(57)【特許請求の範囲】
【請求項１】
半導体基板上に所定パターンのマスクが形成されている状態で該半導体基板に酸素イオンを注入し、その後に上記半導体基板に熱処理を施し、深さ分布が不均一である第２の絶縁体層を形成する第１の工程と、
上記第１の工程の後に、上記半導体基板上から上記所定パターンのマスクが除去された状態で上記半導体基板に酸素イオンを注入し、その後に上記半導体基板に熱処理を施し、上記第２の絶縁体層の上側に、深さ分布が均一である第１の絶縁体層を形成する第２の工程と
を備える半導体基板の製造方法。
【請求項２】
第１の半導体基板上に所定パターンのマスクが形成されている状態で該第１の半導体基板に酸素イオンを注入し、その後に上記半導体基板に加熱処理を施し、深さ分布が不均一である第２の絶縁体層を形成する第１の工程と、
上記第１の工程の後に、上記第１の半導体基板の表面に、深さ分布が均一である第１の絶縁体層を有する第２の半導体基板を接合する第２の工程と、
上記第２の工程の後に、上記第１の半導体基板の表面に上記第２の半導体基板が接合されてなる半導体基板の表面の半導体層の厚さを薄くする第３の工程と
を備える半導体基板の製造方法。
【請求項３】
上記第３の工程は、
イオン注入により予め決められていた位置でへき開する工程と、
上記へき開された後の表面を研磨する工程とからなる
請求項２に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、絶縁体層上に半導体層を有する半導体基板、それを用いた半導体装置、およびその半導体基板の製造方法に関する。詳しくは、この発明は、表面近傍に表面側から第１、第２の絶縁体層が形成され、第１の絶縁体層は深さ分布が均一とされ、第１、第２の絶縁体層に挟まれた半導体層は所定位置に肉厚部が設けられている構造とすることによって、２層の絶縁体層に挟まれた半導体層に肉厚部を形成する場合に、表面側の半導体層に形成される電気デバイスの設計が容易となるようにした半導体基板等に係るものである。
【背景技術】
【０００２】
従来、ＳＯＩ(Silicon On Insulator)基板上に形成される各機能部の間で当該光導波路を用いた光通信を可能とするため、このＳＯＩ基板上に光導波路を形成することが提案されている。
【０００３】
例えば、特許文献１，２には、ＳＯＩ基板の絶縁体層としての埋め込みシリコン酸化膜を下部クラッドとして使用し、このＳＯＩ基板の半導体層としてのシリコン層を加工してコアを形成し、このＳＯＩ基板の表面にシリコン酸化膜を堆積して上部クラッドを形成することで、比屈折率差が大きい光導波路を得ることが記載されている。
【０００４】
【特許文献１】特開２００２−１４２４２号公報
【特許文献２】特開２００２−３２３６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述の特許文献１，２に記載されるようにＳＯＩ基板上に光導波路を形成するものにあっては、表面側のシリコン層を光導波路のコアとして活用するものである。そのため、ＳＯＩ基板の光導波路が形成される部分には電気デバイスを形成できず、例えばＳＯＩ基板を用いたＳＯＣ(System On Chip)デバイスの小型化に際しては不都合となる。
【０００６】
そこで、表面近傍に二重に絶縁体層を形成するＳＯＩ基板（以下、適宜、「二重ＳＯＩ基板」という）を用いるものとし、この二重の絶縁体層とこれらに挟まれた半導体層とで光導波路を構成することが考えられている。図１０は、光導波路が形成された二重ＳＯＩ基板５０の構造を示している。
【０００７】
この二重ＳＯＩ基板５０は、シリコン基板５１上に絶縁膜（シリコン酸化膜）５２を介してシリコン層（シリコン単結晶膜）５３が形成され、さらにこのシリコン層５３の上に絶縁膜（シリコン酸化膜）５４を介してシリコン層（シリコン単結晶膜）５５が形成された構造となっている。
【０００８】
この場合、下層の絶縁膜５２は深さ分布が均一とされ、一方上層の絶縁膜５４は深さ分布が不均一とされ、絶縁膜５２，５４に挟まれるシリコン層５３に、所定の経路に沿って、肉厚部が形成される。ここで、シリコン（Ｓｉ）の屈折率は３．５であり、二酸化シリコン（ＳｉＯ2）の屈折率は１．５であることから、シリコン層５３の肉厚部はコアとなり、この肉厚部に対応した絶縁膜５２，５４はクラッドとなり、所定の経路に沿った光導波路５６が形成される。
【０００９】
図１１は、この二重ＳＯＩ基板５０の表面側のシリコン層５５に、ＣＰＵ(Central Processing Unit)、メモリ等を構成する電気デバイス５７、例えばＭＯＳデバイス等が形成された半導体装置を示している。
【００１０】
二重ＳＯＩ基板５０では、絶縁膜５２，５４とこれらに挟まれたシリコン層５３とで光導波路５６が形成されるため、この光導波路５６の直上のシリコン層５５にも電気デバイス５７を形成できる。そのため、この二重ＳＯＩ基板５０を用いることでＳＯＣデバイスの小型化を図ることができる。
【００１１】
しかし、この二重ＳＯＩ基板５０では、上層の絶縁膜５４の深さ分布は不均一であることから、表面側のシリコン層５５の厚さは一様ではない。そのため、シリコン層５５に例えばＭＯＳデバイスを形成する場合において、光導波路５６に対応した薄いシリコン層５５に作製されるＭＯＳデバイスの特性と、光導出波路５６に対応していない厚いシリコン層５５に作製されるＭＯＳデバイスの特性とを一致させることは困難となる。そして、特性の異なるＭＯＳデバイスが混在しているということは、電気デバイス全体としての設計を複雑にしてしまうこととなる。
【００１２】
この発明の目的は、２層の絶縁体層に挟まれた半導体層に肉厚部を形成する場合に、表面側の半導体層に形成される電気デバイスの設計を容易とすることにある。
【課題を解決するための手段】
【００１３】
この発明の概念は、
表面側から順に第１の半導体層、第１の絶縁体層、第２の半導体層および第２の絶縁体層を有し、
上記第１の絶縁体層は深さ分布が均一とされ、
上記第２の半導体層には所定位置に肉厚部が設けられている
ことを特徴とする半導体基板にある。
【００１４】
この発明において、半導体基板は、表面側から順に第１の半導体層、第１の絶縁体層、第２の半導体層および第２の絶縁体層を有している。上層の第１の絶縁体層は深さ分布が均一とされており、第２の半導体層には所定位置に肉厚部が設けられている。この場合、第２の半導体層に肉厚部を設けるために、下層の第２の絶縁体層は深さ分布が不均一とされている。この肉厚部は例えば光導波路を構成し、所定の経路に沿って肉厚部を形成することで、所定の経路に沿った光導波路が形成される。
【００１５】
例えば、この発明の半導体基板は以下のようにして製造される。まず、半導体基板上に所定パターンのマクスが形成されている状態でこの半導体基板に酸素イオンが注入され、その後にこの半導体基板に熱処理が施され、深さ分布が不均一である第２の絶縁体層が形成される。次に、この半導体基板上から所定パターンのマスクが除去された状態で半導体基板に酸素イオンが注入され、その後にこの半導体基板に熱処理が施され、第２の絶縁体層の上側に、深さ分布が均一である第１の絶縁体層が形成される。
【００１６】
また例えば、この発明の半導体基板は以下のようにして製造される。まず、第１の半導体基板上に所定パターンのマスクが形成されている状態で第１の半導体基板に酸素イオンが注入され、その後にこの半導体基板に加熱処理が施され、深さ分布が不均一である第２の絶縁体層が形成される。次に、この第１の半導体基板の表面に、深さ分布が均一である第１の絶縁体層を有する第２の半導体基板が接合される。次に、このように第１の半導体基板の表面に第２の半導体基板が接合されてなる半導体基板の表面の半導体層の厚さが薄くされる。例えば、この表面の半導体層の厚さを薄くする際、イオン注入により予め決められていた位置でへき開する工程と、このへき開された後の表面を研磨する工程とが行われる。
【００１７】
この発明の半導体基板の表面側の半導体層に、例えばＣＰＵ、メモリ等を構成する電気デバイスが形成されて所定の半導体装置が得られる。この場合、上層の第１の絶縁体層の深さ分布は均一であることから、表面側の第１の半導体層の厚さは一様となる。そのため、表面側の半導体層に例えばＭＯＳデバイスを形成する場合において、第２の半導体層の肉厚部に対応した第１の半導体層の部分に作製されるＭＯＳデバイスの特性と、第２の半導体層の肉厚部に対応していない第１の半導体層の部分に作製されるＭＯＳデバイスの特性とを容易に一致させることができ、電気デバイス全体としての設計が容易となる。
【発明の効果】
【００１８】
この発明によれば、表面近傍に表面側から第１、第２の絶縁体層が形成され、第１の絶縁体層は深さ分布が均一とされ、第１、第２の絶縁体層に挟まれた半導体層は所定位置に肉厚部が設けられているものであり、２層の絶縁体層に挟まれた半導体層に肉厚部を形成する場合に、表面側の半導体層に形成される電気デバイスの設計を容易とできる。
【発明を実施するための最良の形態】
【００１９】
この発明の実施の形態について説明する。図１は、この発明を適用し得るＳＯＣ(System On Chip)デバイス１００を示している。このＳＯＣデバイス１００は、２個のＣＰＵ(Central Processing Unit)１０１Ａ，１０１Ｂと、ＤＲＡＭ(Dynamic Random Access Memory)１０２と、ＲＯＭ(Read Only Memory)１０３と、ロジックＩＣ１０４と、アナログＩＣ１０５と、シリアルＩ／Ｆユニット１０６と、パラレルＩ／Ｆユニット１０７と、光ポート１０８とを備えたシステムＬＳＩ(Large Scale Integrated circuit)である。このＳＯＣデバイス１００の光ポート１０８には外部との通信のために光ファイバ１１０が接続されている。
【００２０】
このＳＯＣデバイス１００は、二重ＳＯＩ基板１０に形成されている。図２は、二重ＳＯＩ基板１０の構造を示している。この二重ＳＯＩ基板１０は、シリコン基板１１上に絶縁膜（シリコン酸化膜）１２を介してシリコン層（シリコン単結晶膜）１３が形成され、さらにこのシリコン層１３の上に絶縁膜（シリコン酸化膜）１４を介してシリコン層（シリコン単結晶膜）１５が形成された構造となっている。
【００２１】
つまり、この二重ＳＯＩ基板１０は、表面側から順に、シリコン層１５、絶縁膜１４、シリコン層１３、絶縁膜１２を有している。ここで、シリコン層１５は第１の半導体層を構成し、絶縁膜１４は第１の絶縁体層を構成し、シリコン層１３は第２の半導体層を構成し、絶縁膜１２は第２の絶縁体層を構成している。
【００２２】
この二重ＳＯＩ基板１０においては、上層の絶縁膜１４は深さ分布が均一とされ、一方下層の絶縁膜１２は深さ分布が不均一とされ、絶縁膜１２，１４に挟まれるシリコン層１３に、所定の経路に沿って、肉厚部が形成される。ここで、シリコン（Ｓｉ）の屈折率は３．５であり、二酸化シリコン（ＳｉＯ2）の屈折率は１．５であることから、シリコン層１３の肉厚部はコアとなり、この肉厚部に対応した絶縁膜１２，１４はクラッドとなり、所定の経路に沿った光導波路１６が形成される。
【００２３】
上述のＳＯＣデバイス１００では、例えばＣＰＵ１０１ＡとＣＰＵ１０１Ｂとの間では光導波路を使用した光通信が行われる。上述したように二重ＳＯＩ基板１０に形成される光導波路１６は、上述の光通信に使用される。
【００２４】
上述のＳＯＣデバイス１００は、図３に示すように、二重ＳＯＩ基板１０の表面側のシリコン層１５に、ＣＰＵ、メモリ等を構成する電気デバイス１７、例えばＭＯＳデバイス等が形成された半導体装置である。
【００２５】
この二重ＳＯＩ基板１０では、絶縁膜１２，１４とこれらに挟まれたシリコン層１３とで光導波路１６が形成されるため、この光導波路１６の直上のシリコン層１５にも電気デバイス１７を形成できる。そのため、この二重ＳＯＩ基板１０を用いることでＳＯＣデバイスの小型化を図ることができる。
【００２６】
また、この二重ＳＯＩ基板１０では、上層の絶縁膜１４の深さ分布は均一であることから、表面側のシリコン層１５の厚さは一様となる。そのため、このシリコン層１５に例えばＭＯＳデバイスを形成する場合において、シリコン層１３の肉厚部に対応したシリコン層１５の部分に作製されるＭＯＳデバイスの特性と、シリコン層１３の肉厚部に対応していないシリコン層１５の部分に作製されるＭＯＳデバイスの特性とを容易に一致させることができ、電気デバイス全体としての設計が容易となる。
【００２７】
次に、図４を参照して、上述した二重ＳＯＩ基板１０およびそれを用いた半導体装置の製造工程を説明する。
【００２８】
まず、図４Ａに示すように、シリコン基板（サブストレート）１１の表面に熱酸化によりシリコン酸化膜を形成し、その後にパターニングを行って光導波路パターンに対応してシリコン酸化膜を除き、マスク１８を形成する。
【００２９】
次に、図４Ｂに示すように、シリコン基板１１の表面にマスク１８が配置された状態で、酸素イオンを注入し、シリコン基板１１内に酸素イオン注入層を形成する。この場合、マスク１８が配置された部分ではこのマスク１８でイオン速度が減速されるため酸素イオンは浅く注入され、一方マスク１８が配置されていない部分では酸素イオンが深く注入される。
【００３０】
次に、図４Ｃに示すように、酸素イオンが注入されて酸素イオン注入層が形成されたシリコン基板１１に高温アニール処理を施し、注入された酸素イオンとシリコンとを反応させて、シリコン基板１１内に絶縁膜（シリコン酸化膜）１２を形成する。この絶縁膜１２は、光導波路パターンに対応して深くなっており、深さ分布が不均一なものとなる。この絶縁膜１２が形成されることで、当初のシリコン基板１１は深さ方向に二分され、絶縁膜１２上にシリコン層（シリコン単結晶膜）１３が形成された状態となる。なお、マスク１８は、アニール処理前または後、あるいはある程度アニールを行った後に除去される。さらには、アニール工程中における不必要な酸化を防止する場合には表面保護層をアニール工程前に形成する場合もある。
【００３１】
次に、図４Ｄに示すように、図４Ｃのように形成された基板に対して、従来周知のＳＯＩ基板作製技術により、シリコン層１３上に、絶縁膜（シリコン酸化膜）１４およびシリコン層（シリコン単結晶膜）１５を形成し、二重ＳＯＩ基板１０を得る。この絶縁膜１４は深さ分布が均一とされ、従ってリコン層１５の深さは一様とされる。この場合、シリコン層１３に、光導波路パターンに対応して肉厚部が形成され、これが光導波路１６となる。
【００３２】
次に、図４Ｅに示すように、表面側のシリコン層１５に、ＣＰＵ、メモリ等を構成する電気デバイス１７、例えばＭＯＳデバイス等を形成し、二重ＳＯＩ基板１０を用いた半導体装置、例えばＳＯＣデバイス１００（図１参照）を形成する。
【００３３】
上述の図４Ｃに示す基板から図４Ｄに示す二重ＳＯＩ基板１０を得るための製造工程をさらに説明する。ここでは、（１）ＳＩＭＯＸ(Silicon IMplanted OXide)法、（２）貼り合わせ（研磨）法、（３）貼り合わせ（スマートカット）法等による製造工程を説明する。
【００３４】
（１）ＳＩＭＯＸ法による二重ＳＯＩ基板の製造工程を説明する（図５参照）。
【００３５】
まず、図５Ａに示すように、図４Ｃに示す基板（ＳＯＩ基板）を用意する。この基板は、シリコン基板１１に、絶縁膜（シリコン酸化膜）１２を介して、シリコン層１３が形成されたものである。このシリコン層１３の厚さは、エピタキシャル成長工程などにより必要とする厚さとする。
【００３６】
次に、図５Ｂに示すように、シリコン層１３の表面から酸素イオンを注入し、このシリコン層１３に酸素イオン注入層を形成する。この場合、酸素イオンが注入される深さは基板の全面に渡って等しくなる。
【００３７】
次に、図５Ｃに示すように、高温アニール処理を施し、注入された酸素イオンとシリコンとを反応させて、シリコン層１３内にシリコン酸化膜からなる絶縁膜１４を形成する。この絶縁膜１４は、深さ分布が均一なものとなる。この絶縁膜１４が形成されることで、当初のシリコン層１３は深さ方向に二分され、絶縁膜１４上にシリコン層（シリコン単結晶膜）１５が形成された状態となる。
【００３８】
このように絶縁膜１４が形成されることで、シリコン基板１１の上に、絶縁膜１２、シリコン層１３、絶縁膜１４およびシリコン層１５がこの順に形成され、絶縁膜１２，１４に挟まれたシリコン層１３の肉厚部で光導波路１６が形成された二重ＳＯＩ基板１０が得られる。
【００３９】
次に、図５Ｄに示すように、シリコン層１５の厚さを所望の厚さに調整する。例えば、エピタキシャル成長工程により厚くし、あるいは熱酸化膜の形成およびエッチングの工程により薄くする。
【００４０】
（２）貼り合わせ（研磨）法による二重ＳＯＩ基板の製造工程を説明する（図６参照）。
【００４１】
まず、図６Ａに示すように、図４Ｃに示す基板（ＳＯＩ基板）を用意する。この基板は、シリコン基板１１に、絶縁膜（シリコン酸化膜）１２を介して、シリコン層１３が形成されたものである。そして、シリコン層１３の表面に、熱酸化によりシリコン酸化膜１９を形成する。シリコン層１３の厚さは、エピタキシャル成長工程などにより必要とする厚さとする。
【００４２】
また、図６Ｂに示すように、シリコン基板２０を用意し、その表面に熱酸化によりシリコン酸化膜２１を形成する。
【００４３】
次に、図６Ｃに示すように、図６Ａで用意したＳＯＩ基板に、図６Ｂで用意したシリコン基板２０を貼り合わせる。この場合、ＳＯＩ基板のシリコン酸化膜１９にシリコン基板２０のシリコン酸化膜２１が重ねられ、加熱加圧により接合される。
【００４４】
次に、図６Ｄに示すように、表面側のシリコン層１５の厚さを、ＣＭＰ(Chemical Mechanical Polishing)による研磨などで所望の厚さに調整する。これにより、シリコン基板１１の上に、絶縁膜１２、シリコン層１３、絶縁膜１４およびシリコン層１５がこの順に形成され、絶縁膜１２，１４に挟まれたシリコン層１３の肉厚部で光導波路１６が形成された二重ＳＯＩ基板１０が得られる。
【００４５】
（３）貼り合わせ（スマートカット）による二重ＳＯＩ基板の製造工程を説明する（図７参照）。
【００４６】
まず、図７Ａに示すように、図４Ｃに示す基板（ＳＯＩ基板）を用意する。この基板は、シリコン基板１１に、絶縁膜（シリコン酸化膜）１２を介して、シリコン層１３が形成されたものである。そして、シリコン層１３の表面に、熱酸化によりシリコン酸化膜２２を形成する。シリコン層１３の厚さは、エピタキシャル成長工程などにより必要とする厚さとする。
【００４７】
また、図７Ｂに示すように、シリコン基板２３を用意する。そして、このシリコン基板２３に水素イオンを注入して水素イオン注入層を形成し、基板分離位置を規定する。
【００４８】
次に、図７Ｃに示すように、図７Ａで用意したＳＯＩ基板に、図７Ｂで用意したシリコン基板２３を貼り合わせる。この場合、ＳＯＩ基板のシリコン酸化膜２２にシリコン基板の表面が重ねられ、加熱加圧により接合される。
【００４９】
次に、図７Ｄに示すように、イオン注入された水素が集中することによる基板の分離現象が生じる温度に加熱することにより、シリコン基板２３を基板分離位置でカットして分離する。そして、図７Ｅに示すように、シリコン基板２３の分離位置を研磨して仕上げをする。これにより、シリコン基板１１の上に、絶縁膜１２、シリコン層１３、絶縁膜１４およびシリコン層１５がこの順に形成され、絶縁膜１２，１４に挟まれたシリコン層１３の肉厚部で光導波路１６が形成された二重ＳＯＩ基板１０が得られる。
【００５０】
なお、上述の貼り合わせ（研磨）法におけるシリコン基板２０、あるいは上述の貼り合わせ（スマートカット）法におけるシリコン基板２３の代わりに、ゲルマニウム、歪みシリコン、シリコン−ゲルマニウム等からなる基板を使用して、二重ＳＯＩ基板１０と同様の基板を製造し、二重ＳＯＩ基板１０の代わりに用いることもできる。また、ＳＩＭＯＸ法におけるシリコン層１３の代わりにゲルマニウム、歪みシリコン、シリコン−ゲルマニウム等の半導体層が形成されたものを用い、この半導体層内に絶縁膜１４を形成し、二重ＳＯＩ基板１０と同様の基板を製造し、二重ＳＯＩ基板１０の代わりに用いることも考えられる。
【００５１】
また、上述実施の形態において、二重ＳＯＩ基板１０は、図２に示すように、絶縁膜１２および絶縁膜１４が、シリコン層１３が光導波路１６を構成する肉厚部となっている部分以外でも、間にシリコン層１３が介在した状態となって離間している。
【００５２】
しかし、図８あるいは図９に示すように、シリコン層１３が光導波路１６を構成する部分だけに存在するようにし、従ってその他の部分では絶縁膜１２および絶縁膜１４が接触した状態となっている二重ＳＯＩ基板１０Ａ，１０Ｂも考えられる。
【００５３】
図８に示す二重ＳＯＩ基板１０Ａは、例えば、図４Ｃに示すＳＯＩ基板を用意し、光導波路１６を構成する部分だけにシリコン層１３が存在するように、このシリコン層１３を研磨し、その後に絶縁膜（シリコン酸化膜）１４が形成されたシリコン基板（シリコン層）１５を貼り合わせることで、製造される。
【００５４】
図９に示す二重ＳＯＩ基板１０Ｂは、例えば、シリコン基板１１上に、絶縁膜１２およびシリコン層１３が形成され、絶縁膜１２の深さ分布が均一な通常のＳＯＩ基板を用意し、光導波路１６部分のシリコン層１３のみを残すようにエッチング処理し、その後に絶縁膜（シリコン酸化膜）１４を堆積して表面を平坦化し、さらにこの絶縁膜１４上にシリコン層１５を堆積することで、製造される。
【産業上の利用可能性】
【００５５】
この発明は、２層の絶縁体層に挟まれた半導体層に肉厚部を形成して例えば光導波路として利用する場合に、表面側の半導体層に形成される電気デバイスの設計を容易とできるものであり、基板内に光導波路を形成し所定の機能部間で光通信を行う半導体装置（ＳＯＣデバイス）に適用できる。
【図面の簡単な説明】
【００５６】
【図１】本発明を適用し得るＳＯＣデバイスの一例を示す図である。
【図２】二重ＳＯＩ基板の構造を示す断面図である。
【図３】二重ＳＯＩ基板を用いた半導体装置を説明するための断面図である。
【図４】半導体基板（半導体装置）の製造工程を示す図である。
【図５】ＳＩＭＯＸ法による二重ＳＯＩ基板の製造工程を示す図である。
【図６】貼り合わせ（研磨）法による二重ＳＯＩ基板の製造工程を示す図である。
【図７】貼り合わせ（スマートカット）法による二重ＳＯＩ基板の製造工程を示す図である。
【図８】二重ＳＯＩ基板の他の構造を示す断面図である。
【図９】二重ＳＯＩ基板の他の構造を示す断面図である。
【図１０】二重ＳＯＩ基板の構造例を示す断面図である。
【図１１】二重ＳＯＩ基板を用いた半導体装置を説明するための図である。
【符号の説明】
【００５７】
１０，１０Ａ，１０Ｂ・・・二重ＳＯＩ基板、１１・・・シリコン基板、１２，１４・・・絶縁膜、１３，１５・・・シリコン層、１６・・・光導波路、１７・・・電気デバイス、１００・・・ＳＯＣデバイス
【図１】
0005130621.tif 000002
【図２】
0005130621.tif 000003
【図３】
0005130621.tif 000004
【図４】
0005130621.tif 000005
【図５】
0005130621.tif 000006
【図６】
0005130621.tif 000007
【図７】
0005130621.tif 000008
【図８】
0005130621.tif 000009
【図９】
0005130621.tif 000010
【図１０】
0005130621.tif 000011
【図１１】
0005130621.tif 000012