(57)【特許請求の範囲】
【請求項１】
半導体基板上に複数の配線を配線間ギャップを設けながら形成する第１工程と、
前記配線の上面および側面上と前記半導体基板上とに第１絶縁膜を形成する第２工程と、
前記第１絶縁膜上に犠牲層を形成する第３工程と、
前記犠牲層の上層部を除去して前記第１絶縁膜のうち前記配線の頂部を覆うキャップ部位を露出させる第４工程と、
前記犠牲層の上面と前記キャップ部位の上面および側面上にストッパー層を形成する第５工程と、
前記配線間ギャップに埋設された前記犠牲層の上方位置で、前記配線間ギャップよりも狭い開口を前記ストッパー層に形成する第６工程と、
前記開口を介して前記配線間ギャップから前記犠牲層を除去してエアギャップを形成す第７工程と、
前記エアギャップを塞ぐように前記ストッパー層上に第２絶縁膜を形成する第８工程と、
前記第２絶縁膜、前記ストッパー層および前記第１絶縁膜を上方から貫いて前記配線に繋がる、貫通孔を形成する第９工程と
を備え、
前記第９工程は、前記ストッパー層をエッチングするのに続いて前記第１絶縁膜をエッチングして前記貫通孔を形成する工程であり、前記第１絶縁膜のエッチング時では前記ストッパー層がエッチングされるエッチングレートが前記第１絶縁膜のエッチングレートよりも遅いことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に複数の配線を配線間ギャップを設けながら形成する第１工程と、
前記配線の上面および側面上と前記半導体基板上とに第１絶縁膜を形成する第２工程と、
前記第１絶縁膜上に犠牲層を形成する第３工程と、
前記犠牲層の上層部を除去して前記第１絶縁膜のうち前記配線の頂部を覆うキャップ部位を露出させる第４工程と、
前記犠牲層の上面と前記キャップ部位の上面および側面上にストッパー層を形成した後、前記ストッパー層の上層部を除去することによって、前記犠牲層および前記キャップ部位の側面上に前記ストッパー層を残しつつ前記キャップ部位の上面を露出させる第５工程と、
前記配線間ギャップに埋設された前記犠牲層の上方位置で、前記配線間ギャップよりも狭い開口を前記ストッパー層に形成する第６工程と、
前記開口を介して前記配線間ギャップから前記犠牲層を除去してエアギャップを形成する第７工程と、
前記エアギャップを塞ぐように前記ストッパー層および前記キャップ部位の上面上に第２絶縁膜を形成する第８工程と、
前記第２絶縁膜および前記第１絶縁膜を上方から貫いて前記配線に繋がる、貫通孔を形成する第９工程と
を備え、
前記第９工程は、前記キャップ部の側面から前記ストッパー層が翼状に延設された前記第１絶縁膜をエッチング除去して前記貫通孔を形成する工程であり、前記エッチング除去時に前記ストッパー層がエッチングされるエッチングレートが前記エッチング除去時での前記第１絶縁膜のエッチングレートよりも遅いことを特徴とする半導体装置の製造方法。
【請求項３】
前記第１工程は、銅を主成分とする配線部材の上面および側面上に銅の拡散を防止するバリアメタル層を形成した配線を形成する工程である請求項１または２に記載の半導体装置の製造方法。
【請求項４】
半導体基板と、
配線間ギャップを設けながら前記半導体基板上に形成された複数の配線と、
前記配線の上面および側面上と前記半導体基板上とに形成された第１絶縁膜と、
前記第１絶縁膜のうち前記配線の頂部を覆う、キャップ部位の側面および上面に形成されたストッパー層と、
前記配線間ギャップを塞ぐように前記ストッパー層の上面上に形成されてエアギャップを規定する第２絶縁膜と、
前記第２絶縁膜、前記ストッパー層および前記第１絶縁膜を上方から貫いて前記配線に繋がる貫通孔と
を備え、
前記貫通孔は、前記ストッパー層をエッチングするのに続いて前記第１絶縁膜をエッチングする工程であって前記第１絶縁膜のエッチング時では前記ストッパー層がエッチングされるエッチングレートが前記第１絶縁膜のエッチングレートよりも遅い工程を実行することで形成されたことを特徴とする半導体装置。
【請求項５】
半導体基板と、
配線間ギャップを設けながら前記半導体基板上に形成された複数の配線と、
前記配線の上面および側面上と前記半導体基板上とに形成された第１絶縁膜と、
前記第１絶縁膜のうち前記配線の頂部を覆う、キャップ部位の側面上に形成されたストッパー層と、
前記配線間ギャップを塞ぐように前記キャップ部位の上面および前記ストッパー層の上面上に形成されてエアギャップを規定する第２絶縁膜と、
前記第２絶縁膜および前記第１絶縁膜を上方から貫いて前記配線に繋がる貫通孔と
を備え、
前記貫通孔は、前記キャップ部の側面から前記ストッパー層が翼状に延設された前記第１絶縁膜をエッチング除去して前記貫通孔を形成する工程であって前記エッチング除去時に前記ストッパー層がエッチングされるエッチングレートが前記エッチング除去時での前記第１絶縁膜のエッチングレートよりも遅い工程を実行することで形成されたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、エアギャップを有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体プロセス技術の目覚ましい進歩によって、配線又は素子の超微細化及び高集積化が可能になっており、配線の集積化が進行している。そして、これに伴い、配線間の容量が信号遅延に多大な影響を及ぼすようになっている。そこで、配線間の絶縁性物質に空気（ｋ＝１．０）によって形成されるエアギャップを意図的に設け、これによって配線間における比誘電率を低下させる技術が提案されている（例えば特許文献１）。
【０００３】
【特許文献１】特開２００３−２９７９１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、エアギャップを設けた半導体装置では、配線上に上層配線と電気的に接続するためのビア（VIA）を形成する際のアライメントずれが発生することがあった。すなわち、この種の半導体装置では、多層配線構造が採用されており、上記配線上に層間絶縁膜が形成されるとともに、当該層間絶縁膜中に上記配線と繋がる貫通孔がビアとして形成される。そして、当該貫通孔に導電材料が埋設されて上記配線（下層配線）と上層配線とがビア内の導電材料によって相互に接続される。この貫通孔（ビア）を層間絶縁膜に形成する際には、従来からフォトリソグラフィー工程が多用されているが、当該フォトリソグラフィー工程においてアライメントずれが生じることがあった。つまり、下層配線に対する貫通孔の形成位置が予め設定されている基準位置からずれてしまい、その結果、貫通孔とエアギャップとが連通、すなわち、エアギャップに貫通孔が到達してしまうことがあった。この場合、後工程において、処理液や導電材料などがエアギャップに進入して半導体装置に致命的な欠陥を与える可能性がある。
【０００５】
この発明は上記課題に鑑みなされたものであり、貫通孔とエアギャップとのミスアライメントが生じた場合においても貫通孔とエアギャップの連通を効果的に防止する技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明にかかる半導体の製造方法の第１態様は、上記目的を達成するため、半導体基板上に複数の配線を配線間ギャップを設けながら形成する第１工程と、前記配線の上面および側面上と前記半導体基板上とに第１絶縁膜を形成する第２工程と、前記第１絶縁膜上に犠牲層を形成する第３工程と、前記犠牲層の上層部を除去して前記第１絶縁膜のうち前記配線の頂部を覆うキャップ部位を露出させる第４工程と、前記犠牲層の上面と前記キャップ部位の上面および側面上にストッパー層を形成する第５工程と、前記配線間ギャップに埋設された前記犠牲層の上方位置で、前記配線間ギャップよりも狭い開口を前記ストッパー層に形成する第６工程と、前記開口を介して前記配線間ギャップから前記犠牲層を除去してエアギャップを形成す第７工程と、前記エアギャップを塞ぐように前記ストッパー層上に第２絶縁膜を形成する第８工程と、前記第２絶縁膜、前記ストッパー層および前記第１絶縁膜を上方から貫いて前記配線に繋がる、貫通孔を形成する第９工程とを備え、前記第９工程は、前記ストッパー層をエッチングするのに続いて前記第１絶縁膜をエッチングして前記貫通孔を形成する工程であり、前記第１絶縁膜のエッチング時では前記ストッパー層がエッチングされるエッチングレートが前記第１絶縁膜のエッチングレートよりも遅いことを特徴としている。
【０００７】
また、この発明にかかる半導体装置の第１態様は、上記目的を達成するため、半導体基板と、配線間ギャップを設けながら前記半導体基板上に形成された複数の配線と、前記配線の上面および側面上と前記半導体基板上とに形成された第１絶縁膜と、前記第１絶縁膜のうち前記配線の頂部を覆う、キャップ部位の側面および上面に形成されたストッパー層と、前記配線間ギャップを塞ぐように前記ストッパー層の上面上に形成されてエアギャップを規定する第２絶縁膜と、前記第２絶縁膜、前記ストッパー層および前記第１絶縁膜を上方から貫いて前記配線に繋がる貫通孔とを備え、前記貫通孔は、前記ストッパー層をエッチングするのに続いて前記第１絶縁膜をエッチングする工程であって前記第１絶縁膜のエッチング時では前記ストッパー層がエッチングされるエッチングレートが前記第１絶縁膜のエッチングレートよりも遅い工程を実行することで形成されたことを特徴としている。
【０００８】
このように構成された発明（半導体装置およびその製造方法）では、複数の配線が半導体基板上に配線間ギャップを設けながら形成されるとともに、該配線の上面および側面上と半導体基板上とに第１絶縁膜が形成されている。このように第１絶縁膜は配線をすっぽりと覆うこととなるが、その第１絶縁膜のうち配線頂部を覆うキャップ部位に対してストッパー層が形成されている。また、このストッパー層の上面上に第２絶縁膜が配線間ギャップを塞ぐように設けられてエアギャップが形成される。このように、キャップ部位の上面および側面にストッパー層が形成されており、ストッパー層を上方から見ると、ストッパー層はキャップ部位の側面に形成されている分だけキャップ部位からはみ出て設けられ（後述の図１（ｃ）参照）、エアギャップの上方周縁部上で翼形状を呈している（同図（ｂ）や後述する図２参照）。したがって、第２絶縁膜、ストッパー層および第１絶縁膜を上方から貫いて配線に繋がるように貫通孔を形成する際、貫通孔の形成位置が予め設定された基準位置からエアギャップ側に多少ずれたとしてもストッパー層により貫通孔のエアギャップへの連通が防止される。
【０００９】
この発明にかかる半導体装置の第２態様は、上記目的を達成するため、半導体基板上に複数の配線を配線間ギャップを設けながら形成する第１工程と、前記配線の上面および側面上と前記半導体基板上とに第１絶縁膜を形成する第２工程と、前記第１絶縁膜上に犠牲層を形成する第３工程と、前記犠牲層の上層部を除去して前記第１絶縁膜のうち前記配線の頂部を覆うキャップ部位を露出させる第４工程と、前記犠牲層の上面と前記キャップ部位の上面および側面上にストッパー層を形成した後、前記ストッパー層の上層部を除去することによって、前記犠牲層および前記キャップ部位の側面上に前記ストッパー層を残しつつ前記キャップ部位の上面を露出させる第５工程と、前記配線間ギャップに埋設された前記犠牲層の上方位置で、前記配線間ギャップよりも狭い開口を前記ストッパー層に形成する第６工程と、前記開口を介して前記配線間ギャップから前記犠牲層を除去してエアギャップを形成する第７工程と、前記エアギャップを塞ぐように前記ストッパー層および前記キャップ部位の上面上に第２絶縁膜を形成する第８工程と、前記第２絶縁膜および前記第１絶縁膜を上方から貫いて前記配線に繋がる、貫通孔を形成する第９工程とを備え、前記第９工程は、前記キャップ部の側面から前記ストッパー層が翼状に延設された前記第１絶縁膜をエッチング除去して前記貫通孔を形成する工程であり、前記エッチング除去時に前記ストッパー層がエッチングされるエッチングレートが前記エッチング除去時での前記第１絶縁膜のエッチングレートよりも遅いことを特徴としている。
【００１０】
また、この発明にかかる半導体装置の第２態様は、上記目的を達成するため、半導体基板と、配線間ギャップを設けながら前記半導体基板上に形成された複数の配線と、前記配線の上面および側面上と前記半導体基板上とに形成された第１絶縁膜と、前記第１絶縁膜のうち前記配線の頂部を覆う、キャップ部位の側面上に形成されたストッパー層と、前記配線間ギャップを塞ぐように前記キャップ部位の上面および前記ストッパー層の上面上に形成されてエアギャップを規定する第２絶縁膜と、前記第２絶縁膜および前記第１絶縁膜を上方から貫いて前記配線に繋がる貫通孔とを備え、前記貫通孔は、前記キャップ部の側面から前記ストッパー層が翼状に延設された前記第１絶縁膜をエッチング除去して前記貫通孔を形成する工程であって前記エッチング除去時に前記ストッパー層がエッチングされるエッチングレートが前記エッチング除去時での前記第１絶縁膜のエッチングレートよりも遅い工程を実行することで形成されたことを特徴としている。
【００１１】
このように構成された発明（半導体装置およびその製造方法）では、第１態様にかかる半導体装置およびその製造方法と同様に、第１絶縁膜が配線をすっぽりと覆うように形成されている。そして、その第１絶縁膜のうち配線頂部を覆うキャップ部位の側面上にストッパー層が形成されている。また、このストッパー層の上面とキャップ部位の上面上に第２絶縁膜が配線間ギャップを塞ぐように設けられてエアギャップが形成される。このように、キャップ部位の側面にストッパー層が形成されており、ストッパー層を上方から見ると、ストッパー層はキャップ部位からエアギャップ側にはみ出て設けられ（後述の図５（ｃ）参照）、エアギャップの上方周縁部上で翼形状を呈している（同図（ｂ）参照）。したがって、第２絶縁膜および第１絶縁膜を上方から貫いて配線に繋がるように貫通孔を形成する際、貫通孔の形成位置が予め設定された基準位置からエアギャップ側に多少ずれたとしてもストッパー層により貫通孔のエアギャップへの連通が防止される。
【００１２】
なお、第１絶縁膜をエッチング除去して貫通孔を形成する場合、当該エッチング除去時にストッパー層がエッチングされるエッチングレートが、エッチング除去時での第１絶縁膜のエッチングレートよりも遅くなるように、第１絶縁膜およびストッパー層を構成する材料を選定するのが望ましい。その理由は以下のとおりである。貫通孔を形成する場合には、第１絶縁膜のキャップ部位に対して貫通孔が形成されることとなるが、アライメントずれが生じると、キャップ部位の側面側に形成されているストッパー層に対してもエッチング除去処理が施されることがある。しかしながら、エッチングレートを上記のように設定することにより、ストッパー層のエッチング除去を抑えてエアギャップに貫通孔が延設されるのを防止しながら第１絶縁膜（キャップ部位）を効率的にエッチング除去して配線に向かう貫通孔を形成することができる。
【発明の効果】
【００１３】
この発明によれば、配線をすっぽりと覆うように形成された第１絶縁膜のうち配線頂部を覆うキャップ部位の側面からエアギャップ側にストッパー層が設けられている。このため、貫通孔とエアギャップとのミスアライメントが生じた場合であっても、ストッパー層によりエアギャップ側への貫通孔の延設が防止され、両者の連通を効果的に防止することができる。
【発明を実施するための最良の形態】
【００１４】
＜第１実施形態＞
図１はこの発明にかかる半導体装置の第１実施形態を示す図であり、同図（ａ）は半導体装置の平面図であり、同図（ｂ）は同図（ａ）のＡ−Ａ線断面図であり、同図（ｃ）は同図（ｂ）のＢ−Ｂ線矢視図である。また、図２は図１中の領域Ｒを拡大した図である。この半導体装置２では、半導体基板４上に複数の銅配線６が配線間ギャップ８を設けながら形成されている。この実施形態では、銅を主成分とする配線部材６ａの上面および側面上にバリアメタル層６ｂを形成した配線６が用いられている。このバリアメタル層６ｂは銅の拡散を防止するために設けられており、窒化タンタル（ＴａＮ）、窒化タンタルとタンタル（Ｔａ）を組み合わせた（Ｔａ，ＴａＮ）や窒化タングステン（ＷＮ）などの材料により構成することができる。
【００１５】
半導体基板４の上面と各配線６の上面および側面上に酸化シリコン膜１０が形成されている。これにより、酸化シリコン膜１０は配線６を覆っており、本発明の「第１絶縁膜」に相当している。また、このように構成された酸化シリコン膜（第１絶縁膜）１０のうち配線６の頂部６ｃを覆う部位１０ａが本発明の「キャップ部位」に相当している。なお、第１絶縁膜の膜材料はこれに限定されるものではないが、後述するように本発明の作用効果を高めるためにはストッパー層との相互関係を考慮して膜材料を設定するのが望ましい。
【００１６】
また、キャップ部位１０ａの側面および上面には、ストッパー層１２が形成されている。この実施形態では、後述するように酸化シリコン膜１０のキャップ部位１０ａの一部をエッチング除去して配線６のバリアメタル層６ｂに繋がる貫通孔を形成することを考慮して酸化シリコン膜１０よりもエッチングレートの遅い窒化シリコン（ＳｉＮ）を膜材料として用いている。このストッパー層１２は半導体基板４の上面全体を覆うものではなく、配線間ギャップ８よりも小さな開口１２ａを有している。なお、開口１２ａが設けられている理由はエアギャップを形成するためであり、その詳細については後で詳述する。
【００１７】
ストッパー層１２の上面上には、酸化シリコン膜により構成された層間絶縁膜１４が配線間ギャップ８を塞ぐように形成されており、これによってエアギャップ１６が規定される。つまり、配線間ギャップ８を酸化シリコン膜１０、ストッパー層１２および層間絶縁膜１４で取り囲んでエアギャップ１６が規定されている。また、各エアギャップ１６では、同図（ｂ）に示すように、その上方周縁部に向けてストッパー層１２の先端部１２ｂが翼状に延設されている。なお、以下においては当該先端部１２ｂを「翼部位」と称する。
【００１８】
そして、各配線６と上層配線（図示省略）を接続するために、貫通孔１８が層間絶縁膜１４、ストッパー層１２および酸化シリコン膜１０を上方から貫いて各配線６のバリアメタル層６ｂに達するように設けられるとともに、各貫通孔１８に配線材料２０が埋設されている。
【００１９】
次に、上記のように構成された半導体装置２を製造する方法について図３および図４を参照しつつ詳述する。まず、半導体基板４上に複数の配線６が配線間ギャップ８を設けながら形成される（第１工程）。配線６の製造方法については任意であるが、例えばフォトリソグラフィー技術、電解メッキ技術、ＣＭＰ（化学的機械的研磨：Chemical Mechanical Polish）、ＣＶＤ（化学気相成長法：Chemical Vapor Deposition）などを組み合わせて形成することができる。つまり、半導体基板４上にフォトレジスト膜を形成し、フォトリソグラフィー技術を用いてフォトレジスト膜をパターン化して配線６に対応したフォトレジストパターンを形成する。そして、フォトレジストパターン上に電解メッキ法により銅配線層を堆積させる。さらに、フォトレジストパターンが露出するまで銅配線層の上層部をＣＭＰにより研磨除去した後、フォトレジストパターンを除去する。これにより、銅配線部材６ａが半導体基板４上に形成される（図３（ａ））。それに続いて、ＣＶＤにより銅配線部材６ａの上面および側面上に窒化タンタルとタンタルを組み合わせた（Ｔａ，ＴａＮ）層、つまりバリアメタル層６ｂを形成し、銅の拡散を防止する（同図（ｂ））。
【００２０】
上記のように構成された配線６の上面および側面と半導体基板４の上面上に酸化シリコン膜１０をＨＤＰ法（高密度プラズマ法：High Density Plasma）、プラズマＴＥＯＳＣＶＤ法やスパッタ法などにより成膜する（同図（ｃ）：第２工程）。これにより、酸化シリコン膜１０が配線６を覆うこととなる。それに続いて、酸化シリコン膜１０上にポリイミドなどの犠牲層２２をスピンコート法などにより成膜し、配線間ギャップ８に犠牲層２２を埋設する（同図（ｄ）：第３工程）。その後、酸素プラズマ法などのドライエッチングにより犠牲層２２の上層部をエッチング除去して酸化シリコン膜１０のキャップ部位１０ａを露出させる（同図（ｅ）：第４工程）。ここで、犠牲層２２のエッチング量は酸化シリコン膜１０のキャップ部位１０ａが露出するようにキャップ部位１０ａの膜厚分よりも大きいことが必要である。即ち、バリアメタル層６ｂの上面高さレベルよりも半導体基板４の側へ犠牲層２２の上面高さレベルを下げることで後述するストッパー層１２による貫通孔１８のエアギャップ１６への連通を防止する部位が大きくなる。
【００２１】
次に、同図（ｆ）に示すように、キャップ部位１０ａの上面および側面と犠牲層２２の上面上にＣＶＤにより窒化シリコン層（ストッパー層１２）を形成する（第５工程）。そして、窒化シリコン層（ストッパー層１２）上にフォトレジスト膜を形成し、フォトリソグラフィー技術を用いてフォトレジスト膜をパターン化してエアギャップ１６（図１（ｂ））に対応したフォトレジストパターン２４を形成する（図３（ｇ））。このフォトレジストパターンをマスクとしてＤＨＦ（希フッ酸：Dilute Hydrogen Fluoride）によるウェットエッチングや（ＣＦ４＋Ｏ２）プラズマによるドライエッチングなどにより窒化シリコン層（ストッパー層１２）を選択的に除去し、配線間ギャップ８に埋設された犠牲層２２の上方位置で、配線間ギャップ８よりも狭い開口１２ａをストッパー層１２に形成する（同図（ｈ）：第６工程）。このようにパターニングされたストッパー層１２は上記したようにキャップ部位１０ａの上面のみならず側面上にも形成され、キャップ部位１０ａの側面から配線間ギャップ８側に翼状に延設される。また、開口１２ａを設けたことで犠牲層２２の上面は露出している。
【００２２】
次に、酸素プラズマ法により犠牲層２２を開口１２ａを介して除去し酸化シリコン膜１０を残してエアギャップ１６を形成する（第７工程）。そして、フォトレジストパターン２４を除去した（図４（ａ））後に、エアギャップ１６を塞ぐようにストッパー層１２の上面上に連続したプレート状に層間絶縁膜１４を形成する（同図（ｂ）：第８工程）。この層間絶縁膜１４は本発明の「第２絶縁膜」に相当するものであり、この実施形態では酸化シリコン膜が用いられている。また、層間絶縁膜１４については、種々の成膜方法により形成することが可能であるが、ストッパー層１２に開口１２ａが設けられていることから、次に説明する成膜方法が好適である。
【００２３】
この実施形態では、加圧転写によってストッパー層１２の上面上に層間絶縁膜１４を形成している。より具体的には、次の薄膜形成装置を用いて層間絶縁膜１４の形成を行っている。この薄膜形成装置では、処理容器の内部に形成された薄膜形成室に、基板用プレート（第１プレート）が設けられており、エアギャップ１６の形成が完了した半導体基板４を装着可能となっている。また、薄膜形成室内には、フィルム用プレート（第２プレート）が基板用プレートと対向しながら配置されており、シートフィルムを装着可能となっている。このシートフィルムの表面には予め層間絶縁膜１４が形成されており、層間絶縁膜１４を基板用プレート上の半導体基板４に対向させながらシートフィルムがフィルム保持機構により保持されている。そして、半導体基板４が装着された基板用プレートと、シートフィルムが装着されたフィルム用プレートとを所定の移動方向に沿って近接するように移動させることによって、半導体基板４とシートフィルムとを互いに押し付けてシートフィルム上の層間絶縁膜１４をストッパー層１２の上面上に転写している。このように加圧転写方式では層間絶縁膜１４は機械的にストッパー層１２の上面上に形成されるため、開口１２ａを介してエアギャップ１６に異物を進入させることなく、層間絶縁膜１４を形成することができる。また、層間絶縁膜１４としては上記した酸化シリコン膜以外に無機ＳＯＧ（Spin On Glass）膜、感光性ポリイミド、低誘電率膜（いわゆるＬｏｗ−ｋ絶縁膜、ポーラスＬｏｗ−ｋ絶縁膜）や有機系絶縁膜などが用いられるが、加圧転写方式を採用した場合には、膜材料を問わず層間絶縁膜１４をストッパー層１２の上面上に良好に形成することができる。
【００２４】
図４に戻って説明を続ける。上記のようにして層間絶縁膜１４の形成が完了すると、層間絶縁膜１４上にフォトレジスト膜を形成し、フォトリソグラフィー技術を用いてフォトレジスト膜をパターン化して配線６と上層配線（図示省略）を導通するための貫通孔１８（図１）に対応したフォトレジストパターン２６を形成する（図４（ｃ））。このフォトレジストパターン２６をマスクとしてＤＨＦによるウェットエッチングや（ＣＦ４＋Ｏ２）プラズマによるドライエッチングなどにより層間絶縁膜（酸化シリコン膜）１４を選択的に除去する（同図（ｄ））。また、層間絶縁膜１４への貫通孔１８の形成が完了すると、同フォトレジストパターン２６をマスクとして上記と同様のエッチング方法によりストッパー層（窒化シリコン層）１２、さらには酸化シリコン膜（第１絶縁膜）１０を選択的に除去して貫通孔１８をさらに掘り下げて配線６に到達させる（同図（ｅ）：第９工程）。
【００２５】
最後に、同図（ｆ）に示すようにフォトレジストパターン２６を除去した後、貫通孔１８に配線材料２０を埋設する（図１（ｂ））。これにより、配線材料２０を介して配線６と上層配線（図示省略）とを電気的に接続することができる。
【００２６】
以上のように、第１実施形態では、酸化シリコン膜（第１絶縁膜）１０のうち配線頂部６ｃを覆うキャップ部位１０ａの上面および側面上にストッパー層１２が形成されている。また、このストッパー層１２の上面上に層間絶縁膜（第２絶縁膜）１４が配線間ギャップ８を塞ぐように設けられてエアギャップ１６が形成されている。このため、図１（ｃ）に示すように、ストッパー層１２を上方から見ると、ストッパー層１２はキャップ部位１０ａの側面に形成されている分だけキャップ部位１０ａからエアギャップ１６側に延設されており、エアギャップ１６の上方周縁部上で翼形状を呈している。したがって、層間絶縁膜１４、ストッパー層１２および酸化シリコン膜１０を上方から貫いて配線６に繋がるように貫通孔１８を形成する際、例えば図１（ａ）に示すように、貫通孔１８の形成位置が予め設定された基準位置１８ａから多少ずれたとしてもストッパー層１２により貫通孔１８がエアギャップ１６に連通するのを防止することができる。
【００２７】
また、図４（ｅ）に示すように酸化シリコン膜１０に貫通孔１８を設けるためにエッチング処理を行っているが、当該エッチング処理での酸化シリコン膜（第１絶縁膜）１０とストッパー層１２のエッチングレートを比較すると、ストッパー層（ＳｉＮ）１２のエッチングレートが酸化シリコン膜１０のエッチングレートよりも遅いため、次の作用効果が得られる。すなわち、酸化シリコン膜１０に貫通孔１８を形成する際にアライメントずれが生じると、同図（ｅ）に示すように、酸化シリコン膜１０のキャップ部位１０ａの側面側に形成されているストッパー層１２の翼部位１２ｂに対してもエッチング除去処理が施されることとなる。しかしながら、エッチングレートが上記のように設定されていることから、ストッパー層１２のエッチング除去を抑えてエアギャップ１６に貫通孔１８が延設されるのを防止しながら酸化シリコン膜（第１絶縁膜）１０のキャップ部位１０ａを効率的にエッチング除去して配線６に向かう貫通孔１８を形成することができる。
【００２８】
＜第２実施形態＞
図５はこの発明にかかる半導体装置の第２実施形態を示す図であり、同図（ａ）は半導体装置の平面図であり、同図（ｂ）は同図（ａ）のＡ−Ａ線断面図であり、同図（ｃ）は同図（ｂ）のＢ−Ｂ線矢視図である。この半導体装置２が第１実施形態と大きく相違する点はストッパー層１２の構成であり、その他の構成はほぼ同一である。したがって、以下の構成説明においては、その相違点を中心に説明し、同一構成については同一符号を付して説明を省略する。
【００２９】
第２実施形態においても、酸化シリコン膜１０が配線６を覆っており、配線６の頂部６ｃを覆う部位１０ａが本発明の「キャップ部位」に相当している。そして、キャップ部位１０ａの側面上にストッパー層１２が形成されている。より詳しくは、同図（ｂ）に示すように、キャップ部位１０ａの側面からストッパー層１２が配線間ギャップ８側に翼状に延設されており、エアギャップ１６の上方周縁部に位置している。このように酸化シリコン膜（第１絶縁膜）１０の上面にストッパー層１２は設けられていないものの、第１実施形態と同様にキャップ部位１０ａの側面上に翼部位１２ｂが設けられている。
【００３０】
次に、上記のように構成された半導体装置２を製造する方法について図６および図７を参照しつつ詳述する。この第２実施形態にかかる製造方法が第１実施形態と大きく相違する点は、ストッパー層１２の形成工程および貫通孔１８の形成工程であり、その他の工程はほぼ同一である。したがって、以下においては、ストッパー層１２の形成工程および貫通孔１８の形成工程を中心に説明する。
【００３１】
この第２実施形態においても、第１実施形態と同様に、複数の配線６の形成（図６（ａ）、（ｂ）：第１工程）、酸化シリコン膜（第１絶縁膜）１０の形成（同図（ｃ）：第２工程）、犠牲層２２の形成（同図（ｄ）：第３工程）、キャップ部位１０ａの露出（同図（ｅ）：第４工程）を行う。その後、第１実施形態と異なる工程が実行されて翼部位１２ｂおよびエアギャップ１６の形成が行われる（同図（ｆ）〜同図（ｈ）および図７（ａ）〜（ｂ））。
【００３２】
第２実施形態では、図６（ｆ）に示すように、キャップ部位１０ａの上面および側面と犠牲層２２の上面上にＣＶＤにより窒化シリコン層（ストッパー層１２）を形成する。そして、キャップ部位１０ａの上面が露出するまで窒化シリコン層（ストッパー層１２）の上層部をＣＭＰにより研磨除去する（同図（ｇ）：第５工程）。これに続いて、互いに面一となった窒化シリコン層（ストッパー層１２）の上面およびキャップ部位１０ａの上面上にフォトレジスト膜を形成し、フォトリソグラフィー技術を用いてフォトレジスト膜をパターン化してエアギャップ１６（図５（ｂ））に対応したフォトレジストパターン２４を形成する（図６（ｈ））。このフォトレジストパターンをマスクとしてＤＨＦ（希フッ酸：Dilute Hydrogen Fluoride）によるウェットエッチングや（ＣＦ４＋Ｏ２）プラズマによるドライエッチングなどによりストッパー層１２を選択的に除去し、配線間ギャップ８に埋設された犠牲層２２の上方位置で、配線間ギャップ８よりも狭い開口１２ａを窒化シリコン層（ストッパー層１２）に形成する（図７（ａ）：第６工程）。このように形成されたストッパー層１２は上記したようにキャップ部位１０ａの側面上にのみ形成され、キャップ部位１０ａの側面から配線間ギャップ８側に翼状に延設された翼部位１２ｂとなっている。
【００３３】
こうしてストッパー層１２の形成が完了すると、酸素プラズマ法により犠牲層２２を開口１２ａを介して除去してエアギャップ１６を形成する（第７工程）。フォトレジスト膜を除去した（同図（ｂ））後に、エアギャップ１６を塞ぐようにストッパー層１２の上面上に層間絶縁膜１４を形成する（第８工程）。この層間絶縁膜１４は本発明の「第２絶縁膜」に相当するものであり、この実施形態では酸化シリコン膜が用いられている。また、層間絶縁膜１４の形成が完了すると、層間絶縁膜１４上にフォトレジスト膜を形成し、フォトリソグラフィー技術を用いてフォトレジスト膜をパターン化して配線６と上層配線（図示省略）を導通するための貫通孔１８（図５）に対応したフォトレジストパターン２６を形成する（図７（ｄ））。このフォトレジストパターン２６をマスクとしてＤＨＦによるウェットエッチングや（ＣＦ４＋Ｏ２）プラズマによるドライエッチングなどにより層間絶縁膜（酸化シリコン膜）１４を選択的に除去し、さらにエッチング処理を続けて酸化シリコン膜１０を選択的に除去して貫通孔１８をさらに掘り下げて配線６に到達させる（同図（ｅ）：第９工程）。
【００３４】
最後に、同図（ｆ）に示すようにフォトレジストパターン２６を除去した後、貫通孔１８に配線材料２０を埋設する（図５（ｂ））。これにより、配線材料２０を介して配線６と上層配線（図示省略）とを電気的に接続することができる。
【００３５】
以上のように、第２実施形態によれば、酸化シリコン膜（第１絶縁膜）１０のうち配線頂部６ｃを覆うキャップ部位１０ａの側面上からエアギャップ１６側にストッパー層１２（翼部位１２ｂ）を延設している。このため、層間絶縁膜１４および酸化シリコン膜１０を上方から貫いて配線６に繋がるように貫通孔１８を形成する際、例えば図５（ａ）に示すように、貫通孔１８の形成位置が予め設定された基準位置１８ａから多少ずれたとしてもストッパー層１２により貫通孔１８がエアギャップ１６に連通するのを防止することができる。
【００３６】
また、図７（ｅ）に示すように酸化シリコン膜１０に貫通孔１８を設けるためにエッチング処理を行っているが、当該エッチング処理での酸化シリコン膜（第１絶縁膜）１０とストッパー層１２のエッチングレートを比較すると、ストッパー層（ＳｉＮ）１２のエッチングレートが酸化シリコン膜１０のエッチングレートよりも遅いため、第１実施形態と同様の作用効果が得られる。つまり、エッチングレートが上記のように設定されていることから、ストッパー層１２のエッチング除去を抑えてエアギャップ１６に貫通孔１８が延設されるのを防止しながら酸化シリコン膜（第１絶縁膜）１０のキャップ部位１０ａを効率的にエッチング除去して配線６に向かう貫通孔１８を形成することができる。
【００３７】
さらに、第２実施形態では図６（ｇ）に示すようにストッパー層１２のうちキャップ部位１０ａの上面に形成された部位をＣＭＰにより研磨除去しているため、貫通孔１８を形成する際にストッパー層１２のエッチング除去が不要となる。これはタクトタイムの短縮にとって有利に作用する。というのも、本実施形態では、ストッパー層１２は酸化シリコン膜（第１絶縁膜）１０よりもエッチングレートの遅い窒化シリコン層で構成しており、第１実施形態のようにストッパー層１２を選択的にエッチング除去して貫通孔１８を設ける場合には当該エッチング処理に要する時間が長くなってしまうが、予めＣＭＰにより研磨除去しておくことで貫通孔１８の形成に要する時間を短縮してタクトタイムの短縮を図ることができる。
【００３８】
＜その他＞
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば上記実施形態では、ストッパー層１２を窒化シリコン（ＳｉＮ）で構成しているが、ＳｉＯＮ、ＳｉＯＣＮ等の窒化膜系によりストッパー層１２を構成してもよく、例えばプラズマＣＶＤ法によって形成することができる。
【００３９】
また、上記第１実施形態では、層間絶縁膜（酸化シリコン膜）１４、ストッパー層（窒化シリコン層）１２および酸化シリコン膜（第１絶縁膜）１０を同一のエッチング方法により選択的に除去して貫通孔１８を形成しているが、異なるエッチング方法を組み合わせてもよい。
【００４０】
また、上記実施形態では、銅配線部材６ａの上面および側面上にバリアメタル層６ｂを形成した配線６を有する半導体装置２に対して本発明を適用しているが、配線６はこれに
限定されるものではなく、任意の配線構造に対して本発明を適用することができる。
【産業上の利用可能性】
【００４１】
この発明は、複数の配線の間にエアギャップを設ける半導体装置およびその製造方法に本発明を適用することができる。
【図面の簡単な説明】
【００４２】
【図１】この発明にかかる半導体装置の第１実施形態を示す図である。
【図２】図１の半導体装置の部分拡大図である。
【図３】図１の半導体装置を製造する方法を示す図である。
【図４】図１の半導体装置を製造する方法を示す図である。
【図５】この発明にかかる半導体装置の第２実施形態を示す図である。
【図６】図５の半導体装置を製造する方法を示す図である。
【図７】図５の半導体装置を製造する方法を示す図である。
【符号の説明】
【００４３】
２…半導体装置
４…半導体基板
６…配線
６ａ…銅配線部材
６ｂ…バリアメタル層
６ｃ…配線頂部
８…配線間ギャップ
１０…酸化シリコン膜（第１絶縁膜）
１０ａ…キャップ部位
１２…ストッパー層
１２ｂ…翼部位
１４…層間絶縁膜（第２絶縁膜）
１６…エアギャップ
１８…貫通孔
２２…犠牲層
【図１】
0005149603.tif 000002
【図２】
0005149603.tif 000003
【図３】
0005149603.tif 000004
【図４】
0005149603.tif 000005
【図５】
0005149603.tif 000006
【図６】
0005149603.tif 000007
【図７】
0005149603.tif 000008