(57)【特許請求の範囲】
【請求項１】
インバータ回路（３）のアッパアーム素子とロワアーム素子とをデッドタイムを設定してスイッチング制御する電力変換装置（１）において、
前記インバータ回路の出力をフィードバック制御するように指令値（Ｖ＊）を演算するフィードバック制御手段（６１−６５）と、
前記インバータ回路の出力電流の極性と、前記出力電流に想定される波形の歪み（ＤＳＴ＋、ＤＳＴ−）と、前記出力電流がゼロクロスする時刻（ｔ２、ｔ４）より前の前記波形の歪みが想定される期間（ｔ１−ｔ２、ｔ３−ｔ４）とに応じて前記デッドタイムに起因する出力の変動を補償する補償量（ＶＣ）を設定し、この補償量により前記指令値を補正する補償手段（７）とを備えることを特徴とする電力変換装置。
【請求項２】
インバータ回路（３）のアッパアーム素子とロワアーム素子とをデッドタイムを設定してスイッチング制御する電力変換装置（１）において、
前記インバータ回路の出力をフィードバック制御するように指令値（Ｖ＊）を演算するフィードバック制御手段（６１−６５）と、
前記インバータ回路の出力電流の極性と、前記出力電流に想定される波形の歪み（ＤＳＴ＋、ＤＳＴ−）とに応じて前記デッドタイムに起因する出力の変動を補償する補償量（ＶＣ）を設定し、この補償量により前記指令値を補正する補償手段（７）とを備え、
前記補償手段は、
前記波形の歪みが想定される期間（ｔ１−ｔ２、ｔ３−ｔ４）において前記補償量（ＶＣ）を抑制することを特徴とする電力変換装置。
【請求項３】
インバータ回路（３）のアッパアーム素子とロワアーム素子とをデッドタイムを設定してスイッチング制御する電力変換装置（１）において、
前記インバータ回路の出力をフィードバック制御するように指令値（Ｖ＊）を演算するフィードバック制御手段（６１−６５）と、
前記デッドタイムに起因する出力の変動を補償する補償量を設定する手段であって、前記出力電流の半波の終端部（ｔ１−ｔ２、ｔ３−ｔ４）において、前記補償量（ＶＣ）を抑制し、この補償量により前記指令値を補正する補償手段（７）とを備えることを特徴とする電力変換装置。
【請求項４】
前記補償手段は、
前記出力電流の極性に応じて極性成分（ＶＣ１）を設定する第１設定手段（７１、７２）と、
前記出力電流が増加する過程において想定される増加歪み（ＤＳＴ＋）と、前記出力電流が減少する過程において想定される減少歪み（ＤＳＴ−）とに応じて歪み成分（ＶＣ２）を設定する第２設定手段（７３、７４）と、
前記極性成分と前記歪み成分とに基づいて補償量（ＶＣ）を設定する補償量設定手段（７５）とを備えることを特徴とする請求項１から請求項３のいずれかに記載の電力変換装置。
【請求項５】
前記第１設定手段は、
前記出力電流の極性が正（＋）か負（−）かを判定する極性判別手段（７１）と、
前記極性が正のとき前記インバータ回路の出力を正方向へ増加させる正の極性成分（＋ＶＰ）を設定し、前記極性が負のとき前記インバータ回路の出力を負方向へ増加させる負の極性成分（−ＶＰ）を設定する極性成分設定手段（７２）とを備え、
前記第２設定手段は、
前記増加歪み（ＤＳＴ＋）が想定される時点（ｔ３）と、前記減少歪み（ＤＳＴ−）が想定される時点（ｔ１）とを検出する歪み検出手段（７３）と、
前記増加歪みが検出されると前記インバータ回路の出力を正方向へ増加させる正の歪み成分（＋ＶＤ）を設定し、前記減少歪みが検出されると前記インバータ回路の出力を負方向へ増加させる負の歪み成分（−ＶＤ）を設定する歪み成分設定手段（７４）とを備えることを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記極性成分（ＶＣ１）は前記出力電流と同じ位相であり、
前記歪み成分（ＶＣ２）は前記極性成分より進相した位相であることを特徴とする請求項４または請求項５に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置のデッドタイム補償の改良に関する発明である。より詳細には、系統連系インバータ装置のデッドタイム補償の改良に関するものである。
【背景技術】
【０００２】
特許文献１は、インバータ回路におけるハイサイドのスイッチ素子とロウサイドのスイッチ素子とが同時にオン状態になることによる短絡を防止するためのスイッチング制限期間（以下、デッドタイムと呼ぶ）を設定する電力変換装置を開示している。さらに、この装置は、デッドタイムを設定したことに伴う出力電力の不足を補償するために、補償機能を備えている。例えば、デッドタイムに起因して、出力電圧が低下する。デッドタイムに起因する誤差を補償する機能は、デッドタイム補償と呼ばれる。特許文献１では、デッドタイムに起因する出力電圧の減少を補償するために、電圧指令値に、補償電圧を付加している。補償電圧は、電流指令値の極性が正である場合は、所定の正の電圧とされ、電流指令値の極性が負である場合は、所定の負の電圧とされる。この従来技術によると、デッドタイムに起因する出力電圧の減少が補償される。また、出力電流のゼロクロス付近において、電流波形の歪みが抑制される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−４７０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術の構成では、依然としてインバータ回路のスイッチ素子のスイッチングに起因して電流波形が大きく歪むという問題点があった。特に、電力変換装置の安全性を向上するためにデッドタイムを大きく設定すると、スイッチングに起因する電流波形の歪みが大きく表れるという問題点があった。
【０００５】
本発明は上記問題点に鑑みてなされたものであり、その目的は、電流波形の歪みを抑制することができる電力変換装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明は上記目的を達成するために以下の技術的手段を採用する。
【０００７】
請求項１に記載の発明は、インバータ回路（３）のアッパアーム素子とロワアーム素子とをデッドタイムを設定してスイッチング制御する電力変換装置（１）において、インバータ回路の出力をフィードバック制御するように指令値（Ｖ＊）を演算するフィードバック制御手段（６１−６５）と、インバータ回路の出力電流の極性と、出力電流に想定される波形の歪み（ＤＳＴ＋、ＤＳＴ−）と、出力電流がゼロクロスする時刻（ｔ２、ｔ４）より前の波形の歪みが想定される期間（ｔ１−ｔ２、ｔ３−ｔ４）とに応じてデッドタイムに起因する出力の変動を補償する補償量（ＶＣ）を設定し、この補償量により指令値を補正する補償手段（７）とを備えることを特徴とする。この発明によると、デッドタイムに起因する出力の変動を補償することができる。さらに、出力電流に想定される歪みにも応じて補償量が設定されるから、出力電流の歪みを抑制することができる。
【０００８】
請求項２に記載の発明は、インバータ回路（３）のアッパアーム素子とロワアーム素子とをデッドタイムを設定してスイッチング制御する電力変換装置（１）において、インバータ回路の出力をフィードバック制御するように指令値（Ｖ＊）を演算するフィードバック制御手段（６１−６５）と、インバータ回路の出力電流の極性と、出力電流に想定される波形の歪み（ＤＳＴ＋、ＤＳＴ−）とに応じてデッドタイムに起因する出力の変動を補償する補償量（ＶＣ）を設定し、この補償量により指令値を補正する補償手段（７）とを備え、補償手段は、波形の歪みが想定される期間（ｔ１−ｔ２、ｔ３−ｔ４）において補償量（ＶＣ）を抑制することを特徴とする。この発明によると、波形の歪みが想定される期間以外の残部の期間において、補償量が有効に作用する。よって、デッドタイムに起因する出力の変動を補償することができる。しかも、この補償によって、歪みを覆い隠すことができる。
【０００９】
請求項３に記載の発明は、インバータ回路（３）のアッパアーム素子とロワアーム素子とをデッドタイムを設定してスイッチング制御する電力変換装置（１）において、インバータ回路の出力をフィードバック制御するように指令値（Ｖ＊）を演算するフィードバック制御手段（６１−６５）と、デッドタイムに起因する出力の変動を補償する補償量を設定する手段であって、出力電流の半波の終端部（ｔ１−ｔ２、ｔ３−ｔ４）において、補償量（ＶＣ）を抑制し、この補償量により指令値を補正する補償手段（７）とを備えることを特徴とする。この発明によると、デッドタイムに起因する出力の変動を補償することができる。さらに、出力電流の半波の終端部（ｔ１−ｔ２、ｔ３−ｔ４）において想定される歪みを覆い隠すことができる。
【００１０】
請求項４に記載の発明は、補償手段は、出力電流の極性に応じて極性成分（ＶＣ１）を設定する第１設定手段（７１、７２）と、出力電流が増加する過程において想定される増加歪み（ＤＳＴ＋）と、出力電流が減少する過程において想定される減少歪み（ＤＳＴ−）とに応じて歪み成分（ＶＣ２）を設定する第２設定手段（７３、７４）と、極性成分と歪み成分とに基づいて補償量（ＶＣ）を設定する補償量設定手段（７５）とを備えることを特徴とする。この発明によると、出力電流の極性に応じた極性成分と、出力電流の波形の歪みに応じた歪み成分とに基づいて補償量を設定することができる。
【００１１】
請求項５に記載の発明は、第１設定手段は、出力電流の極性が正（＋）か負（−）かを判定する極性判別手段（７１）と、極性が正のときインバータ回路の出力を正方向へ増加させる正の極性成分（＋ＶＰ）を設定し、極性が負のときインバータ回路の出力を負方向へ増加させる負の極性成分（−ＶＰ）を設定する極性成分設定手段（７２）とを備え、第２設定手段は、増加歪み（ＤＳＴ＋）が想定される時点（ｔ３）と、減少歪み（ＤＳＴ−）が想定される時点（ｔ１）とを検出する歪み検出手段（７３）と、増加歪みが検出されるとインバータ回路の出力を正方向へ増加させる正の歪み成分（＋ＶＤ）を設定し、減少歪みが検出されるとインバータ回路の出力を負方向へ増加させる負の歪み成分（−ＶＤ）を設定する歪み成分設定手段（７４）とを備えることを特徴とする。この発明によると、出力電流の極性に応じた極性成分と、出力電流の波形の歪みに応じた歪み成分とに基づいて補償量を設定することができる。
【００１２】
請求項６に記載の発明は、極性成分（ＶＣ１）は出力電流と同じ位相であり、歪み成分（ＶＣ２）は極性成分より進相した位相であることを特徴とする。この発明によると、遅れ成分に起因する歪みを、極性成分より進相した歪み成分によって抑制することができる。
【００１３】
なお、特許請求の範囲および上記手段の項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係る電力変換装置のブロック構成図である。
【図２】第１実施形態の作動を説明するための出力電流の波形図である。
【図３】第１実施形態におけるデッドタイム補償量の極性成分を示す波形図である。
【図４】第１実施形態におけるデッドタイム補償量の歪み成分を示す波形図である。
【図５】第１実施形態におけるデッドタイム補償量を示す波形図である。
【図６】第１比較例における出力電流の波形図である。
【図７】第２比較例における出力電流の波形図である。
【図８】第１実施形態における出力電流の波形図である。
【図９】第２実施形態におけるデッドタイム補償量を示す波形図である。
【発明を実施するための形態】
【００１５】
以下に、図面を参照しながら本発明を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各実施形態で具体的に組合せが可能であることを明示している部分同士の組合せばかりではなく、特に組合せに支障が生じなければ、明示してなくとも実施形態同士を部分的に組み合せることも可能である。
【００１６】
（第１実施形態）
図１は、本発明を適用した第１実施形態に係る電力変換装置１のブロック構成図である。電力変換装置１は、系統連系電源装置を提供している。電力変換装置１は、電源２と、インバータ回路３と、フィルタ回路４と、系統電力網５と、制御装置６とを備える。電力変換装置１は、電源２から供給される電力を、系統電力網５へ回生する。この用途のために、電力変換装置１は、電源２の直流電力を、系統電力網５の交流電力と同じ位相の交流電力に変換する。電力変換装置１は、インバータ回路３のアッパアーム素子とロワアーム素子とをデッドタイムを設定してスイッチング制御している。
【００１７】
電源２は、直流電源である。電源２は、電力消費者の住宅または事業所に設けられた分散型電源である。例えば、電源２は、太陽光発電装置、燃料電池、または二次電池によって提供される。また、電源２は、風力または水力などで駆動される交流発電機と整流回路とによって提供されてもよい。さらに、電源２は、直流電圧を調節するコンバータ回路を備えていてもよい。例えば、太陽光発電装置とインバータ回路３との間に昇圧チョッパ回路を備えることができる。
【００１８】
インバータ回路３は、単相インバータ回路を構成している。インバータ回路３は、連系インバータ回路とも呼ばれる。インバータ回路３は、複数のスイッチングアーム３ａ、３ｂを備える。それぞれのスイッチングアームは、直列接続されたアッパアーム素子とロワアーム素子とを備える。スイッチングアーム３ａは、アッパアーム素子３１と、ロワアーム素子３２とを備える。スイッチングアーム３ｂは、アッパアーム素子３３と、ロワアーム素子３４とを備える。それぞれの素子３１、３２、３３、３４は、並列接続されたスイッチ素子とフリーホイールダイオードとを備える。それぞれの素子３１、３２、３３、３４は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）によって提供されている。アッパアーム素子３１は、スイッチ素子としてのトランジスタＱ１と、フリーホイールダイオードとしての逆接続ダイオードＤ１とを備える。ロワアーム素子３２は、スイッチ素子としてのトランジスタＱ２と、フリーホイールダイオードとしての逆接続ダイオードＤ２とを備える。アッパアーム素子３３は、スイッチ素子としてのトランジスタＱ３と、フリーホイールダイオードとしての逆接続ダイオードＤ３とを備える。ロワアーム素子３４は、スイッチ素子としてのトランジスタＱ４と、フリーホイールダイオードとしての逆接続ダイオードＤ４とを備える。
【００１９】
フィルタ回路４は、ＬＣフィルタを構成するインダンクタンス素子４１と、キャパシタンス素子４２とを備える。フィルタ回路４は、インバータ回路３から系統電力網５へのノイズ放出を抑制する。
【００２０】
系統電力網５は、交流の電力網である。系統電力網は、電力事業者によって提供される商用系統、または構内系統である。フィルタ回路４と系統電力網５との間には、系統保護機能を提供する遮断器などを設けることができる。
【００２１】
制御装置６は、コンピュータによって読み取り可能な記憶媒体を備えるマイクロコンピュータによって提供される。記憶媒体は、コンピュータによって読み取り可能なプログラムを格納している。記憶媒体は、メモリによって提供されうる。プログラムは、制御装置６によって実行されることによって、制御装置６をこの明細書に記載される装置として機能させ、この明細書に記載される制御方法を実行するように制御装置６を機能させる。制御装置６が提供する手段は、所定の機能を達成する機能的ブロック、またはモジュールとも呼ぶことができる。
【００２２】
制御装置６は、出力電流Ｉａｃを検出するための電流センサ６１と、出力電圧Ｖａｃを検出するための電圧センサ６２とを備える。電流センサ６１と電圧センサ６２とは、フィルタ回路４と系統電力網５との間に設けられている。制御装置６は、系統電力網５の周波数および位相に調節された交流電力を系統電力網５に供給するようにインバータ回路３を制御するインバータ制御回路として構成されている。制御装置６は、目標とする電流と目標とする電圧とが出力に得られるように、出力電流Ｉａｃと出力電圧Ｖａｃとに基づいて、インバータ回路３のスイッチング信号のデューティ比を調節する。制御装置６は、出力電流を所定の電流とする電流制御回路として構成されている。インバータ回路３と制御装置６とにより、系統連系インバータ装置が提供される。
【００２３】
制御装置６は、電流指令値演算ブロック（ＣＵＲＣ）６３と、偏差演算ブロック（ＤＦＲＣ）６４と、電圧指令値演算ブロック（ＶＯＬＣ）６５と、補償ブロック（ＣＭＰＳ）７とを備える。制御装置６は、さらに、搬送波発生ブロック（ＣＲＲＧ）６６と、ＰＷＭ信号発生ブロック（ＰＷＭＧ）６７と、デッドタイム発生ブロック（ＤＤＴＣ）６８と、ドライブ回路ブロック（ＤＲＶＣ）６９とを備える。
【００２４】
電流指令値演算ブロック６３は、交流の電流指令値Ｉ＊を出力する。電流指令値Ｉ＊は、系統電力網５の電力の周波数および位相に一致するように設定される。偏差演算ブロック６４は、電流指令値Ｉ＊と出力電流Ｉａｃとの偏差ｄＩを式ｄＩ＝Ｉ＊−Ｉａｃによって演算する。電圧指令値演算ブロック６５は、偏差ｄＩと、出力電圧Ｖａｃとに基づいて、電圧指令値Ｖ＊を演算する。ブロック６３、６４、６５は、インバータ回路３の出力電流Ｉａｃを電流指令値Ｉ＊にフィードバック制御するように指令値Ｖ＊を演算するフィードバック制御手段を構成している。フィードバック制御手段は、比例積分制御器（ＰＩ制御器）によって提供されている。電圧指令値Ｖ＊は、補償ブロック７によって補正され、指令値ＶＴＨが出力される。
【００２５】
搬送波発生ブロック６６は、搬送波としての三角波を出力する。ＰＷＭ信号発生ブロック６７は、搬送波と指令値ＶＴＨとを入力する。ＰＷＭ信号発生ブロック６７は、搬送波と指令値ＶＴＨとを比較し、指令値ＶＴＨに応じたデューティ比をもつパルス幅変調信号（以下、ＰＷＭ信号という）を出力する。デッドタイム発生ブロック６８は、所定のデッドタイムを設定する。デッドタイムは、ひとつのスイッチングアームを構成するアッパアーム素子とロワアーム素子とが同時にオン状態になることを回避するために、それらの制御信号に与えられるオフ期間である。ドライブ回路６９は、ＰＷＭ信号とデッドタイムとに基づいて複数の素子３１、３２、３３、３４のトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４の制御信号を出力する。ドライブ回路６９は、アッパアーム素子のトランジスタの制御信号とロワアーム素子のトランジスタの制御信号とを反転させるときに、両方のトランジスタＱ１、Ｑ２の制御信号を同時にオフ状態とするデッドタイムを介在させる。ブロック６６、６７、６８、６９は、ＰＷＭ駆動器を提供している。
【００２６】
補償ブロック７は、極性判別ブロック（ＰＬＲＤ）７１と、極性成分設定ブロック（ＰＬＣＳ）７２と、歪み検出ブロック（ＤＳＴＤ）７３と、歪み成分設定ブロック（ＤＳＣＳ）７４と、補償量設定ブロック（ＣＲＶＳ）７５と、加算ブロック７６とを備える。補償ブロック７は、デッドタイムに起因する出力電圧Ｖａｃ、および／または出力電流Ｉａｃの望ましくない変動を補償するように補償量ＶＣを設定する。さらに、補償ブロック７は、補償量ＶＣに基づいて、電圧指令値Ｖ＊を補正し、指令値ＶＴＨを出力する。補償ブロック７は補償手段を提供している。
【００２７】
極性判別ブロック７１は、出力電流Ｉａｃの極性が正（＋）であるのか、負（−）であるのかを判別する。極性判別ブロック７１は、極性判別手段を提供している。極性成分設定ブロック７２は、出力電流Ｉａｃの極性に応じて、補償量の極性成分ＶＣ１を設定する。極性成分ＶＣ１は、出力電流Ｉａｃの極性が正（＋）の場合は、正の所定電圧＋ＶＰとされる。所定電圧＋ＶＰは、インバータ回路３の出力を正方向へ増加させる。極性成分ＶＣ１は、出力電流Ｉａｃの極性が負（−）の場合は、負の所定電圧−ＶＰとされる。所定電圧−ＶＰは、インバータ回路３の出力を負方向へ増加させる。極性成分設定ブロック７２は、極性成分設定手段を提供している。ブロック７１、７２は、出力電流Ｉａｃの極性に応じて極性成分ＶＣ１を設定する第１設定手段を提供している。
【００２８】
歪み検出ブロック７３は、出力電流Ｉａｃの波形において想定される所定の歪みの発生時点を検出する。検出対象となる歪みは、出力電流Ｉａｃのピーク後であって、かつゼロクロス前の歪みである。歪み検出ブロック７３は、出力電流Ｉａｃが増加しているときの歪みＤＳＴ＋が想定される時点と、出力電流Ｉａｃが減少しているときの歪みＤＳＴ−が想定される時点とを検出する。歪み検出ブロック７３は、出力電流Ｉａｃの波形から、検出対象となる歪みの特徴的な波形形状を認識して、歪みの発生が想定される時点を検出する。この実施形態では、歪みＤＳＴ＋、ＤＳＴ−は、所定の電流値＋Ｉｔｈ、−Ｉｔｈにおいて発生するため、出力電流Ｉａｃの増減判定と、出力電流Ｉａｃと所定の電流値＋Ｉｔｈ、−Ｉｔｈとの比較判定との組み合わせによって歪みＤＳＴ＋、ＤＳＴ−の発生およびその時刻を検出する。歪み検出ブロック７３は、出力電流Ｉａｃが増加する過程において、出力電流Ｉａｃが所定の電流値−Ｉｔｈを上回ると歪みＤＳＴ＋の検出状態（＋）となる。歪み検出ブロック７３は、出力電流Ｉａｃが減少する過程において、出力電流Ｉａｃが所定の電流値＋Ｉｔｈを下回ると歪みＤＳＴ−の検出状態（−）となる。歪み検出ブロック７３は、歪み検出手段を提供している。
【００２９】
歪み成分設定ブロック７４は、検出された歪みに応じて、補償量の歪み成分ＶＣ２を設定する。歪み成分ＶＣ２は、歪みＤＳＴ＋が検出されると、正の所定電圧＋ＶＤとされる。所定電圧＋ＶＤは、インバータ回路３の出力を正方向へ増加させる。歪み成分ＶＣ２は、歪みＤＳＴ−が検出されると、負の所定電圧−ＶＤとされる。所定電圧−ＶＤは、インバータ回路３の出力を負方向へ増加させる。歪み成分設定ブロック７４は、歪み成分設定手段を提供している。ブロック７３、７４は、出力電流Ｉａｃが増加する過程において想定される増加歪みＤＳＴ＋と、出力電流Ｉａｃが減少する過程において想定される減少歪みＤＳＴ−とに応じて歪み成分ＶＣ２を設定する第２設定手段を提供している。
【００３０】
補償量設定ブロック７５は、極性成分ＶＣ１と歪み成分ＶＣ２とに基づいて補償量ＶＣを設定する。補償量設定ブロック７５は、極性成分ＶＣ１と歪み成分ＶＣ２とを加算して補償量ＶＣを算出する。補償量ＶＣは、最大値＋Ｖｍと最小値−Ｖｍとの間に制限されている。補償量ＶＣの最大値＋Ｖｍと最小値−Ｖｍとは、過剰なデッドタイム補償を生じないように設定されている。ブロック７５は、極性成分ＶＣ１と歪み成分ＶＣ２とに基づいて補償量ＶＣを設定する補償量設定手段を提供している。加算ブロック７６は、補償量ＶＣを電圧指令値Ｖ＊に加算して指令値ＶＴＨを出力する。
【００３１】
図２は、補償ブロック７の作動を説明するための出力電流Ｉａｃの波形図である。破線は電流指令値Ｉ＊を示す。電流指令値Ｉ＊は、時刻ｔ２、ｔ４でゼロクロスする正弦波である。実線は出力電流Ｉａｃを示す。一点鎖線は、逆接続ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４がない場合に想定される仮想の遅れ電流Ｉｓｗを示す。図中には、デッドタイムが大きく設定され、かつデッドタイム補償を行わない場合の出力電流Ｉａｃの波形が図示されている。デッドタイムが設定されると、出力電圧が目標電圧より小さくなり、出力電流Ｉａｃも電流指令値Ｉ＊より小さくなる。これは、デッドタイムの間に、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を通じて電流が流れるためである。例えば、ひとつのスイッチングアームの出力電流が正の極性であるときは、ロワアーム素子のダイオードが導通するので、デッドタイムの間、スイチングアームの出力電圧は負の極性になる。このため、出力電圧が正の極性である時間が、デッドタイムだけ短くなる。一方、スイッチングアームの出力電流が負の極性であるときは、アッパアーム素子のダイオードが導通するので、デッドタイムの間、スイッチングアームの出力電圧は正の極性になる。このため、出力電圧が負の極性である時間が、デッドタイムだけ短くなる。この結果、デッドタイムに起因して出力電圧が減少する。
【００３２】
デッドタイムが大きく設定されると、出力電圧の減少が大きくなる。このとき、図示されるように、出力電流Ｉａｃには、歪みＤＳＴ＋、ＤＳＴ−が大きく表れる。デッドタイムが大きく（長く）設定されるほど、歪みＤＳＴ＋、ＤＳＴ−は顕著に表れる。この歪みＤＳＴ＋、ＤＳＴ−は、遅れ電流Ｉｓｗに起因している。遅れ電流Ｉｓｗは、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４なしで、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４だけをＰＷＭ制御によりスイッチングした場合に想定される電流成分である。よって、歪みＤＳＴ＋、ＤＳＴ−は、遅れ電流Ｉｓｗの極大値によって特徴付けることができる。遅れ電流Ｉｓｗの極大値として、ピーク値＋Ｉｔｈと、ボトム値−Ｉｔｈとを用いることができる。さらに、歪みＤＳＴ−は、出力電流Ｉａｃが減少する過程において発生する。また、歪みＤＳＴ＋は、出力電流Ｉａｃが増加する過程において発生する。図中には、時刻ｔ１において歪みＤＳＴ−が発生し、時刻ｔ３において歪みＤＳＴ＋が発生した場合が図示されている。
【００３３】
この実施形態では、デッドタイムに起因する出力電圧の減少を補償するために、出力電流Ｉａｃの極性に応じた極性成分ＶＣ１が設定される。さらに、歪みＤＳＴ＋、ＤＳＴ−を抑制するために、想定される歪みＤＳＴ＋、ＤＳＴ−に応じた歪み成分ＶＣ２が設定される。
【００３４】
図３は、補償量ＶＣの極性成分ＶＣ１を示す波形図である。極性成分ＶＣ１は、出力電流Ｉａｃが正から負へ変化しながらゼロクロスする時刻ｔ２において、＋ＶＰから−ＶＰへ切り替わる。また、極性成分ＶＣ１は、出力電流Ｉａｃが負から正へ変化しながらゼロクロスする時刻ｔ４において、−ＶＰから＋ＶＰへ切り替わる。この結果、極性成分ＶＣ１は、出力電流Ｉａｃと同じ位相となるように設定される。
【００３５】
図４は、補償量ＶＣの歪み成分ＶＣ２を示す波形図である。歪み成分ＶＣ２は、出力電流Ｉａｃが減少する過程において、＋Ｉｔｈを下回った時刻ｔ１において、＋ＶＤから−ＶＤへ切り替わる。また、歪み成分ＶＣ２は、出力電流Ｉａｃが増加する過程において、−Ｉｔｈを上回った時刻ｔ３において、−ＶＤから＋ＶＤへ切り替わる。歪み成分ＶＣ２は極性成分ＶＣ１より進相した位相である。進相量は、歪みＤＳＴ＋、ＤＳＴ−が発生するであろうと想定される時刻とゼロクロスの時刻との間の位相差に相当する。歪み成分ＶＣ２は、出力電流Ｉａｃより僅かに進相した位相となるように設定されるともいえる。
【００３６】
図５は、補償量ＶＣを示す波形図である。補償量ＶＣは、多段階の変化を示している。また、補償量ＶＣは、出力電流Ｉａｃより僅かに進相した位相となっている。補償量ＶＣは、極性成分ＶＣ１と歪み成分ＶＣ２との和である。補償量ＶＣは、出力電流Ｉａｃがゼロクロスするより前に、最大値＋Ｖｍおよび最小値−Ｖｍより０（ゼロ）に近い値に設定される。
【００３７】
この実施形態では、極性成分ＶＣ１の絶対値｜ＶＰ｜と、歪み成分ＶＣ２の絶対値｜ＶＤ｜とが等しく設定されている。このため、補償量ＶＣは、出力電流Ｉａｃがゼロクロスするより前に、０（ゼロ）に設定される。具体的には、補償量ＶＣは、出力電流Ｉａｃがゼロクロスする時刻ｔ２より前の時刻ｔ１において、最大値＋Ｖｍから０（ゼロ）に変化する。すなわち、歪みＤＳＴ−が発生する位相に到達すると、補償量ＶＣを負方向へ減少させる。つまり、出力電圧を正方向へ増加させようとする補償量が減る。ＤＳＴ−は、出力電流Ｉａｃの波形が正方向へ凸となる歪みである。この結果、正方向へ凸の歪みＤＳＴ−を覆い隠すように出力電流が変化する。その後、補償量ＶＣは、出力電流Ｉａｃがゼロクロスする時刻ｔ２において、０（ゼロ）から最小値−Ｖｍに変化する。さらに、補償量ＶＣは、出力電流Ｉａｃがゼロクロスする時刻ｔ４より前の時刻ｔ３において、最小値−Ｖｍから０（ゼロ）に変化する。すなわち、歪みＤＳＴ＋が発生する位相に到達すると、補償量ＶＣを正方向へ減少させる。つまり、出力電圧を負方向へ増加させようとする補償量が減る。ＤＳＴ＋は、出力電流Ｉａｃの波形が負方向へ凸となる歪みである。この結果、負方向へ凸の歪みＤＳＴ＋を覆い隠すように出力電流が変化する。
【００３８】
補償量ＶＣは、歪みＤＳＴ−、ＤＳＴ＋が顕著に表れるおそれがあると想定された期間において小さく抑制されている。この想定された期間は、出力電流Ｉａｃに歪みＤＳＴ−、ＤＳＴ＋が発生すると想定される時刻ｔ１、ｔ３と、その後のゼロクロスの時刻ｔ２、ｔ４との間の期間である。この想定された期間においては、補償量ＶＣは、最大値＋Ｖｍおよび最小値−Ｖｍより０（ゼロ）に近い値、すなわち小さい値に設定される。よって、補償ブロック７は、出力電流Ｉａｃの波形の歪みＤＳＴ−、ＤＳＴ＋が想定される期間ｔ１−ｔ２、およびｔ３−ｔ４において補償量ＶＣを抑制している。
【００３９】
補償量ＶＣは、歪みＤＳＴ−、ＤＳＴ＋が顕著に表れるおそれがない期間においては、大きく設定されている。補償量ＶＣが、最大値＋Ｖｍまたは最小値−Ｖｍ、すなわち大きい値に設定される期間は、出力電流Ｉａｃがゼロクロスした時刻ｔ０、ｔ２から、出力電流Ｉａｃが極大値を通過した後に、再び出力電流Ｉａｃがゼロクロスする前の時刻ｔ１、ｔ３までの期間である。
【００４０】
この結果、出力電流Ｉａｃの半波の後半部分のうち、終端部においてのみ、補償量ＶＣが抑制される。つまり、半波の終端部では補償量ＶＣが小さく設定される。一方、出力電流Ｉａｃの半波のうち、上記終端部を除いた残部では、補償量ＶＣは抑制されることがない。つまり、残部では補償量ＶＣが大きく設定される。このような補償量ＶＣの波形は、デッドタイムに起因する出力の偏差を補償しながら、歪みを覆い隠すことを可能とする。
【００４１】
図６は、第１比較例における出力電流の波形図である。この比較例は、補償ブロック７を備えない電力変換装置である。この比較例では、デッドタイムに起因して、電流指令値Ｉ＊より出力電流Ｉａｃが低くなっている。電流指令値Ｉ＊と出力電流Ｉａｃとの差ＩＤＶは、デッドタイムに起因する出力電圧の減少に起因するものである。また、デッドタイムが比較的大きく設定されているため、歪みＤＳＴ＋、ＤＳＴ−が顕著に表れている。
【００４２】
図７は、第２比較例における出力電流の波形図である。この比較例は、補償ブロック７の歪み検出ブロック７３と歪み成分設定ブロック７４とを備えない電力変換装置である。この比較例では、極性判別ブロック７１と極性成分設定ブロック７２とによって、出力電流Ｉａｃと同位相の極性成分ＶＣ１だけが与えられる。この比較例によると、デッドタイムに起因する電流指令値Ｉ＊と出力電流Ｉａｃとの差はほぼ解消されている。さらに、ゼロクロス付近における歪みもほぼ解消されている。しかし、依然として歪みＤＳＴ＋、ＤＳＴ−が顕著に表れている。
【００４３】
図８は、第１実施形態における出力電流の波形図である。第１実施形態の構成によると、極性成分ＶＣ１には含まれない進相成分が、歪み成分ＶＣ２によって与えられる。この結果、出力電流Ｉａｃが減少する過程における歪みＤＳＴ−と、出力電流Ｉａｃが増加する過程における歪みＤＳＴ＋との両方が抑制されている。
【００４４】
以上に説明したように、この実施形態では、出力電流Ｉａｃが電流指令値Ｉ＊と同位相になるようにインバータ回路３がフィードバック制御される。さらに、デッドタイムに起因する定常偏差を補償するために、補償ブロック７によって補償量ＶＣが与えられる。しかも、この補償量ＶＣは、出力電流Ｉａｃの極性に応じた極性成分ＶＣ１だけでなく、出力電流Ｉａｃに表れることが予想される歪みＤＳＴ＋、ＤＳＴ−に応じた歪み成分ＶＣ２が含まれている。言い換えると、歪みＤＳＴ＋、ＤＳＴ−が発生する位相において、歪みＤＳＴ＋、ＤＳＴ−を覆い隠すための補償成分が加えられている。すなわち、極性成分ＶＣ１より位相が進んだ歪み成分ＶＣ２が加えられている。この結果、極性成分ＶＣ１だけでは補償できない出力電流の変動を補償することができる。特に、出力電流Ｉａｃの波形における歪みを抑制することができる。
【００４５】
系統連系電源装置には、系統電力網５の電力品質を損なわないために、高調波を抑制することが求められる。例えば、ひとつの公的な指標では、最大出力時における全高調波の歪率が５％であることが求められている。この実施形態によると、歪率を３．２％とすることができる。なお、第２比較例では、歪率は６．４％であった。
【００４６】
この実施形態によると、デッドタイムを大きく設定した場合であっても、出力電流の高調波歪率を抑制することができる。
【００４７】
（第２実施形態）
図９は、第２実施形態におけるデッドタイム補償量を示す波形図である。先行する実施形態では、極性成分ＶＣ１の絶対値｜ＶＰ｜と、歪み成分ＶＣ２の絶対値｜ＶＤ｜とを等しく設定した。これに代えて、極性成分ＶＣ１の絶対値｜ＶＰ｜と、歪み成分ＶＣ２の絶対値｜ＶＤ｜とを異なる値に設定してもよい。例えば、｜ＶＰ｜＞｜ＶＤ｜、または｜ＶＰ｜＜｜ＶＤ｜とすることができる。図示された例は、｜ＶＰ｜＞｜ＶＤ｜の場合である。｜ＶＰ｜と｜ＶＤ｜との比は、出力電流Ｉａｃの波形に応じて設定することができる。例えば、電源２、インバータ回路３、フィルタ回路４、および系統電力網５の少なくともいずれかひとつの特性に応じて｜ＶＰ｜と｜ＶＤ｜との比を設定することができる。また、｜ＶＰ｜と｜ＶＤ｜との比を、出力電流Ｉａｃの周波数、位相、絶対値などに応じて可変としてもよい。この実施形態によると、極性に応じて補償すべき成分と、歪みに応じて補償すべき成分との比率を非対称、または可変にすることができる。この結果、出力電流Ｉａｃの波形の歪みを確実に抑制することができる。
【００４８】
（他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において種々変形して実施することが可能である。上記実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものである。
【００４９】
例えば、制御装置６は、系統電力網５から電源２へ電流を流すようにインバータ回路３を制御するように構成されてもよい。
【００５０】
また、上記実施形態では、単相の系統電力網５の場合を説明した。これに代えて、多相の系統電力網５に本発明を適用してもよい。三相の系統電力網５の場合、インバータ回路３に代えて、三相インバータ回路が用いられる。
【００５１】
また、上記実施形態では、極性判別ブロック７１は、出力電流Ｉａｃに基づいて極性を判別した。これに代えて、電流指令値Ｉ＊に基づいて極性を判別するように極性判別ブロック７１を構成してもよい。
【００５２】
また、極性成分ＶＣ１、および／または歪み成分ＶＣ２の値は、出力電流Ｉａｃの周波数、位相、絶対値などに応じて可変としてもよい。
【００５３】
例えば、制御装置が提供する手段と機能は、ソフトウェアのみ、ハードウェアのみ、あるいはそれらの組合せによって提供することができる。例えば、制御装置をアナログ回路によって構成してもよい。
【符号の説明】
【００５４】
１  電力変換装置、２  電源、３  インバータ回路、４  フィルタ回路、５  系統電力網、６  制御装置、６１  電流センサ、６２  電圧センサ、６３  電流指令値演算ブロック、６４  偏差演算ブロック、６５  電圧指令値演算ブロック、６６  搬送波発生ブロック、６７  ＰＷＭ信号発生ブロック、６８  デッドタイム発生ブロック、６９  ドライブ回路、７  補償ブロック、７１  極性判別ブロック、７２  極性成分設定ブロック、７３  歪み検出ブロック、７４  歪み成分設定ブロック、７５  補償量設定ブロック、７６  加算ブロック。
【図１】
0005316514.tif 000002
【図２】
0005316514.tif 000003
【図３】
0005316514.tif 000004
【図４】
0005316514.tif 000005
【図５】
0005316514.tif 000006
【図６】
0005316514.tif 000007
【図７】
0005316514.tif 000008
【図８】
0005316514.tif 000009
【図９】
0005316514.tif 000010