(57)【特許請求の範囲】
【請求項１】
電源端子及びグラウンド端子を有する半導体集積回路が、表面層に前記半導体集積回路の前記電源端子及び前記グラウンド端子にそれぞれ接続される電源パターン及びグラウンドパターンを有するプリント配線板に実装されたプリント回路板において、
前記プリント配線板には、前記電源パターン及び前記グラウンドパターンのいずれにも直流的に接続されないプレーン導体が形成されており、前記電源パターンおよび前記グラウンドパターンと前記プレーン導体とは、前記電源パターンおよび前記グラウンドパターンに対してそれぞれの一端が接続された２つのコンデンサと、該２つコンデンサの他端が接続された導体パターンと、一端が前記導体パターンに接続され他端が前記プレーン導体に接続された第１のフィルタとを介して接続されていることを特徴とするプリント回路板。
【請求項２】
前記プリント配線板は多層板であり、前記プレーン導体は前記表面層とは異なる層に形成されており、前記プリント回路板を鉛直方向から透視した時に、前記電源端子とグラウンド端子の少なくとも一方と重なる様に配置されていることを特徴とする請求項１に記載のプリント回路板。
【請求項３】
前記プレーン導体は、前記半導体集積回路の直下に配置されており、半導体集積回路の外形よりも大きいサイズであることを特徴とする請求項２に記載のプリント回路板。
【請求項４】
前記第１のフィルタがチップ抵抗であることを特徴とする請求項１記載のプリント回路板。
【請求項５】
前記第１のフィルタがチップコンデンサであることを特徴とする請求項１記載のプリント回路板。
【請求項６】
電源端子及びグラウンド端子を有する半導体集積回路が、表面層に前記半導体集積回路の前記電源端子に接続される電源パターンと、前記グラウンド端子に接続されるグラウンドパターンを有するプリント配線板に実装されたプリント回路板において、
前記プリント配線板には、前記電源パターン及び前記グラウンドパターンのいずれにも直流的に接続されないプレーン導体が形成されており、前記電源パターンおよび前記グラウンドパターンと前記プレーン導体とは、前記電源パターンおよび前記グラウンドパターンに対してそれぞれ一端が接続された２つのコンデンサと、該コンデンサの他端が接続された１つのヴィアとを介して接続されていることを特徴とするプリント回路板。
【請求項７】
前記プリント配線板は多層板であり、前記プレーン導体は前記表面層とは異なる層に形成されており、前記プレーン導体は、第２のフィルタを介して、前記グラウンド層もしくは電源層と接続されていることを特徴とする請求項１または６のいずれかに記載のプリント回路板。
【請求項８】
前記第２のフィルタがチップ抵抗であることを特徴とする請求項７記載のプリント回路板。
【請求項９】
前記第２のフィルタがチップコンデンサであることを特徴とする請求項７記載のプリント回路板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板にＬＳＩのような半導体素子を実装したプリント回路板に関するものである。
【背景技術】
【０００２】
近年のＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）の高集積化、高速化によって、ＬＳＩの電源、グラウンドの電位変動に起因した問題が現れるケースが増えている。ＬＳＩ中の回路を動作させるためには、Ｈｉレベルの電位を与えるための電源と、Ｌｏｗレベルの電位を与えるためのグラウンドが必要である。
【０００３】
図１３は、ＣＭＯＳのインバータ回路と、その信号出力と電源、グラウンドの電位変動の関係について説明するものである。図１３（ａ）に示すように構成されたＣＭＯＳインバータの出力がＬｏｗレベルからＨｉレベルに切り替わる際には、ＮＭＯＳ８０５側が閉じ、ＰＭＯＳ８０４側が開く。そして、電源８０２に蓄えられた電荷が、ＰＭＯＳ８０４を通って負荷８０６に蓄えられる、いわゆる充電電流８０７が発生する。このスイッチングが発生した瞬間、電源導体から電荷が失われるために、電源電位が瞬間的に低減するスパイクノイズが発生する。
【０００４】
また、ＣＭＯＳインバータの出力がＨｉレベルからＬｏｗレベルに切り替わる際には、ＰＭＯＳ８０４側が閉じ、ＮＭＯＳ８０５側が開く。これにより、負荷８０６に蓄えられていた電荷がＮＭＯＳ８０５を通ってグラウンド８０３に流れ、いわゆる放電電流８０８が発生する。このスイッチングが発生した瞬間、負荷８０６からグラウンド８０３に電荷が流れ込むために、グラウンド電位が瞬間的に上昇し、いわゆるスパイクノイズが発生する。
【０００５】
従って、図１３（ｂ）に示すようにクロック出力８０９の際に、電源電位波形８１０とグラウンド電位波形８１１には、交互に逆向きのスパイクノイズが発生することになる。回路は、電源電位とグラウンド電位の差分で動作しているので、回路が受ける電位差は、クロックの半分の周期でスパイクノイズ８１２が発生していることになる。この電位変動がＬＳＩの誤動作や、信号の出力タイミング変動などの問題を引き起こす。
【０００６】
そこで、特開２００６−２６１４７０号公報（特許文献１）に記載されているように、近年のＬＳＩの設計においては、電源とグラウンド間にバイパスコンデンサ等の容量性部品を配置する対策が一般的にとられるようになってきている。図１４（ａ）に示すように、スイッチング時に発生する電源８０２の電位低下に対して、対策のために配置された容量８１４により、追従してグラウンド電位も低下する。これにより、図１４（ｂ）に示すように、電源電位波形８１５とグラウンド電位波形８１６が同じように変動するために、電源−グラウンド電位差８１７としては大きく低減される。
【０００７】
しかしながら、プリント配線板上に配置するバイパスコンデンサを用いても、基本的に低減されるのは、電源とグラウンド間のディファレンシャルのノイズである。理想的なグラウンドを確保することが難しい現実では、バイパスコンデンサを用いても、電源とグラウンドの電位が同相で変動するコモンモードノイズによって発生するＥＭＩは抑制できない。
【０００８】
コモンモードノイズは、ディファレンシャルモードノイズと同様に、電源導体、グラウンド導体をアンテナにして、空間に放射され、いわゆるＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁波干渉、放射ノイズ）になる。
【０００９】
コモンモードノイズを低減する手法として、フェライトコアをプリント配線板に取り付けて、コモンモードノイズを熱に変換するものが知られている。
【００１０】
また、２つの導体に発生するコモンモードノイズを低減する手法が、特開２００６−１９１５５１号公報（特許文献２）に開示されている。これは、差動信号伝送における２つの信号導体に対して信号導体間を直列に接続した２つのコンデンサで接続し、さらに２つのコンデンサ同士の接続点とグラウンドを抵抗で接続するセンタータップ終端を行うものである。
【特許文献１】特開２００６−２６１４７０号公報
【特許文献２】特開２００６−１９１５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、フェライトコアは所望の周波数帯で効果を得るためには、ある程度の容積が必要になってしまうという課題がある。また、フェライトコアは焼結体であるため、小さく作ることが難しい。またノイズが問題となる複数の箇所に配置しなければならず、コスト上も有効な手段とは言えない。
【００１２】
また、特許文献２に記載の手法は、差動信号に対するコモンモードノイズの低減を目的としたものであり、直流回路における電源とグラウンドの間のコモンモードノイズに対応することはできない。すなわち図１３（ａ）に示した直流回路の場合、コモンモードノイズは、電源配線、グラウンド配線において同一方向に流れることになる。そのため、図１４（ａ）に示すような、センタータップ終端を適応することができない。すなわち、電源とグラウンド間でコモンモードノイズが発生するため、抵抗を介して接続するグラウンドが回路上に存在しない。
【００１３】
このような、電源とグラウンド間で発生するコモンモードノイズは、わずかな電流でも大きなＥＭＩを発生させることが知られている。ゆえに、近年では、ＬＳＩの高速動作のために、電源、グラウンド間のコモンモードノイズによって発生するＥＭＩの低減が重要な課題となってきている。
【００１４】
本発明は、プリント配線板に実装された半導体集積回路の電源、グラウンド間のコモンモードノイズに起因して発生するＥＭＩを安価な構成で低減することのできるプリント回路板を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
本発明のプリント回路板は、電源端子及びグラウンド端子を有する半導体集積回路が、表面層に前記半導体集積回路の前記電源端子及び前記グラウンド端子にそれぞれ接続される電源パターン及びグラウンドパターンを有するプリント配線板に実装されたプリント回路板において、前記プリント配線板には、前記電源パターン及び前記グラウンドパターンのいずれにも直流的に接続されないプレーン導体が形成されており、前記電源パターンおよび前記グラウンドパターンと前記プレーン導体とは、前記電源パターンおよび前記グラウンドパターンに対してそれぞれの一端が接続された２つのコンデンサと、該２つコンデンサの他端が接続された導体パターンと、一端が前記導体パターンに接続され他端が前記プレーン導体に接続された第１のフィルタとを介して接続されている。
【発明の効果】
【００１６】
半導体集積回路の電源端子、グラウンド端子から同相で電位変動するコモンモードノイズは、コンデンサ及びフィルタを経てプレーン導体に流れる。これによって、プリント配線板の電源パターンやグラウンドパターンに流れていたコモンモードノイズが低減され、ＥＭＩの発生を抑制することが可能になる。
【００１７】
またプレーン導体の領域は、プリント回路板を鉛直方向から透視した時に、電源端子とグラウンド端子の少なくとも一方と重なる様に配置されている。このため、フィルタから流れ込んだコモンモード電流が出発点たる電源端子またはグラウンド端子までの高周波的なパス、コモンモードノイズを電源プレーン、グラウンドプレーンから引き込むことができる。また、フィルタによってコモンモードノイズを熱に変換し、吸収することが可能である。
【発明を実施するための最良の形態】
【００１８】
本発明を実施するための最良の形態を図面に基づいて説明する。
【実施例１】
【００１９】
図１は実施例１によるプリント回路板の模式図である。図２は、図１で示したプリント回路板の主要部を示す平面図であり、半導体集積回路１０２の電源端子１０４と、グラウンド端子１０５の実装部分の詳細を示している。
【００２０】
プリント回路板１０１は、パッケージされた半導体集積回路１０２と多層構成のプリント配線板１０３からなる。ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）パッケージである半導体集積回路１０２は、電源端子１０４と、グラウンド端子１０５と、複数の信号端子１０６とを有している。プリント配線板１０３は、ＦＲ４より形成された多層板であり、その第１層１０３Ａは、グラウンドプレーン１０７を有しているグラウンド層である。第２層１０３Ｂは、基準電位を供給する電源プレーン１０８を有している電源層である。第３層１０３Ｃは、電源プレーン１０８やグラウンドプレーン１０７と直流的に接続されていないプレーン導体１０９を有している配線層である。尚、実施例１のプリント配線板１０３は、第１層１０３Ａ、第２層１０３Ｂ、第３層１０３Ｃの３層から形成されているが、本発明はそれに限られるものではなく、４層以上の多層プリント配線板であってもかまわない。
【００２１】
電源端子１０４は第１層１０３Ａに形成された電源パターン１１０と接続され、グラウンド端子１０５は第１層１０３Ａに形成されたグラウンドパターン１１１と接続されている。電源パターン１１０は電源プレーン１０８とヴィア１１２を介して接続されている。グラウンドパターン１１１はグラウンドプレーン１０７と接続されている。また、電源パターン１１０はコンデンサ１１３を介して導体パターン１１４と接続されている。グラウンドパターン１１１もコンデンサ１１５を介して導体パターン１１４と接続されている。導体パターン１１４は、抵抗やビーズインダクタなどのフィルタ１１６を介してヴィア１１７と接続されており、さらにヴィア１１７はプレーン導体１０９と接続される。第１層１０３Ａには、信号端子１０６に接続される信号パターン１１８も形成されている。
【００２２】
図１に示すプリント回路板１０１では、電源とグラウンドの間のコモンモードノイズは、コンデンサ１１３、１１５、導体パターン１１４、フィルタ１１６（第１のフィルタ）、ヴィア１１７を順に通ってプレーン導体１０９に流れ込む。この際、プリント配線板１０３の第３層１０３Ｃに形成されるプレーン導体１０９は、コモンモードノイズのリファレンスとして考えられる。そのためコモンモードノイズに対するインピーダンスが低くなり、プレーン導体１０９に流れるものである。
【００２３】
なお、プレーン導体１０９をリファレンスプレーンとするためには、プリント回路板１０１を鉛直方向から透視した時に、プレーン導体１０９が電源端子１０４とグラウンド端子１０５の少なくとも一方と重なる様に配置することが好ましい。さらにより好ましくは、プレーン導体１０９は半導体集積回路１０２の直下にあり、半導体集積回路１０３の外形よりも大きいサイズを有することが望ましい。また、プレーン導体１０９は、低インピーダンスを確保できる程度であれば、信号Ｖｉａによる貫通穴や、メッシュ状であってもかまわない。
【００２４】
このように、コモンモードノイズがプレーン導体１０９に流れ込むことにより、コモンモードノイズが他の回路基板やケーブルに流れ込むことを抑制し、ＥＭＩの発生を低減するものである。加えて、直列につながれているコンデンサ１１３とコンデンサ１１５は、ディファレンシャルモードノイズにも効果を示す。また、コンデンサ１１３やコンデンサ１１５を並列に複数のコンデンサを並べることにより、コンデンサの自己インダクタンスを低減させ、高周波のノイズ低減効果を増強させることもできる。
【００２５】
尚、プレーン導体１０９に流れ込んだコモンモードノイズは、プレーン導体１０９において重畳する。プレーン導体１０９は、他の回路とは接続されていないため、大きな問題はないが、プレーン導体１０９の物理形状によって共振が発生する場合がある。共振が発生した場合、特定周波数でインピーダンスの極が発生し、回路の動作周波数によっては逆にＥＭＩを悪化させる可能性がある。そこでプレーン導体１０９重畳するノイズを開放する方法を図３に示す。
【００２６】
図３は、図１に示したプリント回路板に、第２のフィルタ１１９を追加している。第２のフィルタ１１９は第１層１０３Ａに実装され、一端がヴィア１２０を介してプレーン導体１０９に接続されている。また他端は、第１層１０３Ａのグラウンドプレーンに接続されている。プレーン導体１０９に流れ込んだコモンモードノイズは、第２のフィルタ１１９により、共振で発生するエネルギーを熱に変換することができ、プレーン導体１０９に重畳することはない。これによりＥＭＩを抑制することができる。
【００２７】
尚、第２のフィルタ１１９としては、抵抗やビーズインダクタが適している。尚、抑制するノイズの周波数が特定されていれば、その周波数に対応した、コンデンサを配置しても良い。また、第２のフィルタ１１９の他端は、第１層１０３Ａのグラウンドプレーンに接続されているが、それに限らず、プリント回路板１０１の、プレーン導体とは独立したグラウンドであればどこと接続してもかまわない。またグラウンドに限らず、同様に電源プレーンと接続されていても良い。
【００２８】
尚、コンデンサ１１３、１１５、フィルタ１１６を使用していない従来のプリント回路板の場合、コモンモードノイズは、電源パターン１１０、グラウンドパターン１１１を介して、グラウンドプレーン１０７と電源プレーン１０８に流れ込む。一般にコモンモードノイズ（電流）のリターン電流は、大地を通ると考えられている。そのため大地をリファレンスとしたコモンモードの回路を考えると、電源プレーン１０８、グラウンドプレーン１０７よりなる信号導体はインピーダンスが非常に高いと考えられる。そのため、グラウンドプレーン１０７と電源プレーン１０８をアンテナとしてＥＭＩを発生させることとなる。また、プリント回路板に接続されるケーブルをアンテナにして、ＥＭＩを発生させることとなる。
【実施例２】
【００２９】
図４は、実施例２によるプリント回路板の主要部を示す模式図である。
【００３０】
プリント回路板２０１は、半導体集積回路２０２と多層のプリント配線板２０３からなる。ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｌｌａｙ）パッケージである半導体集積回路２０２は、電源用はんだボール２０４、グラウンド用はんだボール２０５及び複数の信号用はんだボール２０６を有する。プリント配線板２０３は、ＦＲ４よりなる４層板であり、第１層２０３Ａは、グラウンドプレーン２０７を有する。第２層２０３Ｂは、基準電位を供給する電源プレーン２０８を有する。第３層２０３Ｃは、電源プレーン２０８やグラウンドプレーン１０７と直流的に接続されていないプレーン導体２０９を有する。第４層２０３Ｄは、プリント配線板２０３の裏面であり、各種電子部品が実装される。
【００３１】
プレーン導体２０９の領域は、プリント回路板２０１を鉛直方向から透視した時に、プレーン導体２０９が電源端子２０４とグラウンド端子２０５の少なくとも一方と重なる様に配置することが好ましい。さらにより好ましくは、プレーン導体２０９は半導体集積回路２０２の直下にあり、半導体集積回路２０３の外形よりも大きいサイズを有することが望ましい。また、プレーン導体２０９は、低インピーダンスを確保できる程度であれば、信号Ｖｉａによる貫通穴や、メッシュ状であってもかまわない。
【００３２】
電源用はんだボール２０４はプリント配線板２０３上の電源パターン２１０と接続され、グラウンド用はんだボール２０５はプリント配線板２０３上のグラウンドパターン２１１と接続されている。電源パターン２１０はヴィア２１２によって第２層２０３Ｂと接続され、第４層２０３Ｄまで引き出されている。グラウンドパターン２１１は第１層２０３Ａのグラウンドプレーン２０７と接続され、近傍でヴィア２１７によって第４層２０３Ｄまで引き出されている。第４層２０３Ｄでは、ヴィア２１２はコンデンサ２１３を介して、ヴィア２１７はコンデンサ２１５を介して、それぞれ第１の導体パターン２１４と接続している。第１の導体パターン２１４は第２の導体パターン２１９とチップ抵抗２１６を介して接続されている。第２の導体パターン２１９はヴィア２２０によって第３層２０３Ｃのプレーン導体２０９と接続されている。
【００３３】
電源用はんだボール２０４及びグラウンド用はんだボール２０５から発生するコモンモードノイズは、ヴィア２１２、２１７、第４層２０３Ｄのコンデンサ２１３、２１５、第１の導体パターン２１４に流れる。さらに第１の導体パターン２１４からチップ抵抗２１６を介して第２の導体パターン２１９に、さらにヴィア２２０を介して第３層２０３Ｃのプレーン導体２０９に流れ込む。このときチップ抵抗２１６は実施例１のフィルタ１１６と同様にコモンモードノイズをプレーン導体に引き込むためのパスとなる。グラウンドプレーン２０７の大地に対するコモンモードインピーダンスは一般に１５０Ω程度といわれている。プレーン導体２０９へのパスは、それよりもインピーダンスが低くないとコモンモードノイズが流れ込まないので、そのためチップ抵抗２１６の値は少なくとも１５０Ω以下が望ましい。このようにしてフィルタよりも安価な構成でＥＭＩ低減を達成し得る。
【００３４】
プレーン導体２０９に流れ込んだコモンモードノイズは、プレーン導体２０９において重畳する。プレーン導体２０９は、他の回路とは接続されていないため、大きな問題はないが、プレーン導体２０９の物理形状によって共振が発生する場合がある。共振が発生した場合、特定周波数でインピーダンスの極が発生し、回路の動作周波数によっては逆にＥＭＩを悪化させる可能性がある。そこでプレーン導体２０９重畳するノイズを開放する方法を図５に示す。
【００３５】
図５は、図４に示したプリント回路板に、第２のフィルタ２１９を追加している。第２のフィルタ２１９は第１層２０３Ａに実装され、一端がヴィア２２０を介してプレーン導体２０９に接続されている。また他端は、第１層２０３Ａのグラウンドプレーンに接続されている。プレーン導体２０９に流れ込んだコモンモードノイズは、第２のフィルタ２１９により、共振で発生するエネルギーを熱に変換することができ、プレーン導体２０９に重畳することはない。これによりＥＭＩを抑制することができる。
【００３６】
尚、第２のフィルタ２１９としては、抵抗やビーズインダクタが適している。尚、抑制するノイズの周波数が特定されていれば、その周波数に対応した、コンデンサを配置しても良い。また、第２のフィルタ２１９の他端は、第１層２０３Ａのグラウンドプレーンに接続されているが、それに限らず、プリント回路板１０１の、プレーン導体とは独立したグラウンドであればどこと接続してもかまわない。またグラウンドに限らず、同様に電源プレーンと接続されていても良い。
【実施例３】
【００３７】
図６は、実施例３によるプリント回路板を示す斜視図である。また図７は、実施例３におけるＥＭＩ低減効果を表すグラフを示す。
【００３８】
プリント回路板３０１は、半導体集積回路３０２と第１のプリント配線板３０３と第２のプリント配線板３０４からなる。半導体集積回路３０２と第１のプリント配線板３０３はボンディングワイヤ３０５によって電気的、物理的に接続されており、樹脂モールド３０６によって被覆されている。第１のプリント配線板３０３と第２のプリント配線板３０４は、電源用及びグラウンド用はんだボール３１９、３２１で接続されている。
【００３９】
半導体集積回路３０２の電源と第１のプリント配線板３０３の電源パターン３０９が電源用ボンディングワイヤ３０７で接続されている。また、半導体集積回路３０２のグラウンドと第１のプリント配線板３０３のグラウンドパターン３１０がグラウンド用ボンディングワイヤ３０８で接続されている。電源パターン３０９と第１の導体パターン３１１がコンデンサ３１２で接続されている。グラウンドパターン３１０と第１の導体パターン３１１はコンデンサ３１３で接続されている。第１の導体パターン３１１と第２の導体パターン３１４はコンデンサ（チップコンデンサ）３１５で接続され、第２の導体パターン３１４からヴィア３１６で第１のプリント配線板３０３のプレーン導体３１７に接続している。
【００４０】
プレーン導体３１７は、第１のプリント配線板３０３の電源パターン３０９、及びグラウンドパターン３１０とは直流的な導通はとられていない。電源パターン３０９はヴィア３１８で電源用はんだボール３１９と導通をとり、第２のプリント配線板３０４の電源導体と接続している。また、グラウンドパターン３１０はヴィア３２０でグラウンド用はんだボール３２１と導通をとり、第２のプリント配線板３０４のグラウンド導体と接続している。
【００４１】
半導体集積回路３０２の電源、グラウンドから発生するコモンモードノイズが、ボンディングワイヤ３０７、３０８を介して第１のプリント配線板３０３の電源パターン３０９、グラウンドパターン３１０に流れ込む。さらにコンデンサ３１２、３１３、第１の導体パターン３１１、コンデンサ３１５、第２のパターン導体３１４、ヴィア３１６を介してプレーン導体３１７にコモンモードノイズが流れ込む。これにより第２のプリント配線板３０４に流れるコモンモードノイズが相対的に低減されるため、第２のプリント配線板３０４がアンテナとなってＥＭＩが発生することを抑制することができる。
【００４２】
ここで、コンデンサ３１２、３１３は電源−グラウンド間のディファレンシャルモードノイズ対策としても作用するため、容量値は０．１μＦ以上の大きな容量をつけることが望ましい。また、本実施例では、実施例１、２のフィルタ１１６、２１６に替えて、コンデンサ３１５を使用している。コンデンサは一般的に、図５に示すような自己共振周波数を有している。抑制するＥＭＩのピーク周波数と、この自己共振周波数がほぼ一致するようにコンデンサ４０５を選定することで、特定周波数のノイズを選択的に低減する対策が可能になる。
【００４３】
このように、フィルタがコンデンサであれば、コンデンサの自己共振周波数を用いて、プレーン導体に引き込みたいコモンモードノイズを選択することが可能である。
【実施例４】
【００４４】
図８は、実施例４によるプリント回路板を示す模式図であり、図９は、図８で示したプリント回路板の主要部を示す平面図であり、図８で示す半導体集積回路４０２の電源端子４０４と、グラウンド端子４０５の実装部分の詳細を示している。
【００４５】
プリント回路板４０１は、半導体集積回路４０２と多層プリント配線板４０３からなる。ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）パッケージである半導体集積回路４０２は、電源端子４０４、グラウンド端子４０５及び複数の信号端子４０６を有している。プリント配線板４０３は、ＦＲ４よりなる多層板である。第１層４０３Ａは、信号パターン４１８や、グラウンドプレーン４０７を有している。第２層４０３Ｂは、基準電位を供給する電源プレーン４０８を有している。第３層４０３Ｃは、電源プレーン４０８やグラウンドプレーン４０７と直流的に接続されていないプレーン導体４０９と、グラウンド導体を有している。
【００４６】
電源端子４０４はプリント配線板４０３上の電源パターン４１０と接続され、グラウンド端子４０５はプリント配線板４０３上のグラウンドパターン４１１と接続されている。電源パターン４１０は電源プレーン４０８とヴィア４１２を介して接続されている。グラウンドパターン４１１はグラウンドプレーン４０７と接続されている。また電源パターン４１０はコンデンサ４１３を介して導体パターン４１４と接続されている。グラウンドパターン４１１もまたコンデンサ４１５を介して導体パターン４１４と接続されている。導体パターン４１４はヴィア４１７を介して、プレーン導体４０９と接続されている。
【００４７】
本実施例においては、プレーン導体４０９は、コンデンサ４１３を介して電源パターン４１０と、コンデンサ４１５を介してグラウンドパターン４１１と接続されている。すなわち、図１に示したフィルタ１１６、図４に示したチップ抵抗２１６、図６に示したコンデンサ３１５を使用する事無く、ヴィア４１４とコンデンサ４１３、４１５が直接接続されている。
【００４８】
プレーン導体４０９は、流れ込んだコモンモードノイズが重畳している。しかしながら、プレーン導体４０９は、他の回路とは独立した配置となっており、ＥＭＩが発生することはない。本実施例では、このように簡便な形態で、アンテナとなり得るプリント配線板４０３の電源プレーン４０８やグラウンドプレーン４０７に流れるコモンモードノイズが相対的に低減され、ＥＭＩの発生を抑制することができる。
【００４９】
尚、プレーン導体４０９において重畳するコモンモードノイズは、プレーン導体１０９は、他の回路とは接続されていないため、大きな問題とはならない。ただし、プレーン導体４０９の物理形状によって共振が発生する場合がある。共振が発生した場合、特定周波数でインピーダンスの極が発生し、回路の動作周波数によっては逆にＥＭＩを悪化させる可能性がある。そこでプレーン導体４０９重畳するノイズを開放する方法を図１０に示す。
【００５０】
図１０は、図８に示したプリント回路板に、第２のフィルタ４１９を追加している。第２のフィルタ４１９は第１層４０３Ａに実装され、一端がヴィア４２０を介してプレーン導体４０９に接続されている。また他端は、第１層４０３Ａのグラウンドプレーンに接続されている。プレーン導体４０９に流れ込んだコモンモードノイズは、第２のフィルタ４１９により、共振で発生するエネルギーを熱に変換することができ、プレーン導体４０９に重畳することはない。これによりＥＭＩを抑制することができる。
【００５１】
尚、第２のフィルタ４１９としては、抵抗やビーズインダクタが適している。尚、抑制するノイズの周波数が特定されていれば、その周波数に対応した、コンデンサを配置しても良い。また、第２のフィルタ４１９の他端は、第１層４０３Ａのグラウンドプレーンに接続されているが、それに限らず、プリント回路板１０１の、プレーン導体とは独立したグラウンドであればどこと接続してもかまわない。またグラウンドに限らず、同様に電源プレーンと接続されていても良い。
【００５２】
尚、プレーン導体４０９の領域は、プリント回路板４０１を鉛直方向から透視した時に、プレーン導体４０９が電源端子４０４とグラウンド端子４０５の少なくとも一方と重なる様に配置することが好ましい。さらにより好ましくは、プレーン導体４０９は半導体集積回路４０２の直下にあり、半導体集積回路４０３の外形よりも大きいサイズを有することが望ましい。また、プレーン導体４０９は、低インピーダンスを確保できる程度であれば、信号Ｖｉａによる貫通穴や、メッシュ状であってもかまわない。
【実施例５】
【００５３】
図１１は、実施例５によるプリント回路板の主要部を示す斜視図である。
【００５４】
プリント回路板６０１は、パッケージされた半導体集積回路６０２と多層プリント配線板６０３からなる。ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）パッケージされた半導体集積回路６０２は、電源端子６０４及びグラウンド端子６０５を有している。プリント配線板６０３は、ＦＲ４よりなる多層板である。第１層６０３Ａは、グラウンドプレーン６０７を有している。第２層６０３Ｂは、基準電位を供給する電源プレーン６０８を有している。第３層６０３Ｃは、電源プレーン６０８やグラウンドプレーン６０７と直流的に接続されていないプレーン導体６０９を有している。
【００５５】
電源端子６０４はプリント配線板６０３上の電源パターン６１０と接続されている。グラウンド端子６０５はプリント配線板６０３上のグラウンドパターン６１１と接続されている。電源パターン６１０は電源プレーン６０８とヴィア６１２を介して接続している。また電源パターン６１０の近傍で、電源とグラウンド間を結ぶコンデンサ６１３が配置されている。
【００５６】
尚、プレーン導体６０９の領域は、プリント回路板６０１を鉛直方向から透視した時に、プレーン導体６０９が電源端子６０４とグラウンド端子６０５の少なくとも一方と重なる様に配置することが好ましい。さらにより好ましくは、プレーン導体６０９は半導体集積回路６０２の直下にあり、半導体集積回路６０３の外形よりも大きいサイズを有することが望ましい。また、プレーン導体６０９は、低インピーダンスを確保できる程度であれば、信号Ｖｉａによる貫通穴や、メッシュ状であってもかまわない。
【００５７】
コモンモードノイズは、大地面がリターン経路となるために、ループが非常に大きくなる。つまり、大地面を流れるコモンモードノイズのリターン電流との打ち消し効果が低いために大きなＥＭＩの発生要因となってしまう。しかしながら、プレーン導体６０９を配置することで、大地面よりも大幅にループの小さいコモンモードノイズに対するリターン経路となり、ＥＭＩ低減効果を示すと考えられる。これによりコンデンサやフィルタを用いることなく、電源、グラウンド導体から発生するコモンモードノイズに起因して発生するＥＭＩを抑制する効果をしめす。
【００５８】
プレーン導体６０９が、電源パターン６１０、グラウンドパターン６１１を流れるコモンモードノイズの帰路として作用するため、大地を帰路とするのに比べて、コモンモードノイズのループ経路を短くできるためＥＭＩを低減することができる。
【００５９】
そして、プレーン導体６０９を半導体集積回路６０２の外形寸法に重なるように配置することで、プレーン導体６０９に流れるコモンモードノイズがその発生源である半導体集積回路６０２へ戻るための容量結合を強化することができる。その結果、プレーン導体６０９のコモンモードノイズインピーダンスが低下して、プレーン導体６０９に流れるコモンモードノイズが増加し、相対的に電源プレーン、グラウンドプレーンに流れるコモンモードノイズが低減し、ＥＭＩの発生が抑制される。
【００６０】
尚、プレーン導体４０９において重畳するコモンモードノイズは、プレーン導体１０９は、他の回路とは接続されていないため、大きな問題とはならない。ただし、プレーン導体４０９の物理形状によって共振が発生する場合がある。共振が発生した場合、特定周波数でインピーダンスの極が発生し、回路の動作周波数によっては逆にＥＭＩを悪化させる可能性がある。そこでプレーン導体４０９重畳するノイズを開放する方法を図１２に示す。
【００６１】
図１２は、図１１に示したプリント回路板に、第２のフィルタ４１９を追加している。第２のフィルタ４１９は第１層４０３Ａに実装され、一端がヴィア４２０を介してプレーン導体４０９に接続されている。また他端は、第１層４０３Ａのグラウンドプレーンに接続されている。プレーン導体４０９に流れ込んだコモンモードノイズは、第２のフィルタ４１９により、共振で発生するエネルギーを熱に変換することができ、プレーン導体４０９に重畳することはない。これによりＥＭＩを抑制することができる。
【図面の簡単な説明】
【００６２】
【図１】実施例１におけるプリント回路板の模式図
【図２】実施例１におけるプリント回路板の主要部の平面図
【図３】実施例１におけるプリント回路板の他の形態を示す模式図
【図４】実施例２におけるプリント回路板の模式図
【図５】実施例２におけるプリント回路板の他の形態を示す模式図
【図６】実施例３におけるプリント回路板の斜視図
【図７】実施例３におけるプリント回路板のＥＭＩ低減効を示すグラフ
【図８】実施例４におけるプリント回路板の模式図
【図９】実施例４におけるプリント回路板の主要部の平面図
【図１０】実施例４におけるプリント回路板の他の形態を示す模式図
【図１１】実施例５におけるプリント回路板の模式図
【図１２】実施例５におけるプリント回路板の他の形態を示す模式図
【図１３】従来例のインバータ回路の構成を示す回路図とグラフ
【図１４】従来例のインバータ回路の構成を示す回路図とグラフ
【符号の説明】
【００６３】
１０１、２０１、３０１、４０１、６０１  プリント回路板
１０２、２０２、３０２、４０２、６０２  半導体集積回路
１０３、２０３、３０３、３０４、４０３、６０３  多層プリント配線板
１０４、４０４、６０４  電源端子
１０５、４０５、６０５  グラウンド端子
１０６、４０６、６０６  信号端子
１０７、２０７、４０７、６０７  グラウンドプレーン
１０８、２０８、４０８、５６０８  電源プレーン
１０９、２０９、３１７、４０９、６０９  プレーン導体
１１０、２１０、３０９、４１０、６１０  電源パターン
１１１、３１０、２１１、４１１、６１１  グラウンドパターン
１１３、１１５、２１３、２１５、３１２、３１３、３１５、４１３、４１５、６１３  コンデンサ
１１４、２１４、２１９、３１４、４１４、６１４  導体パターン
１１６、１１９、２１９、４１９、６１９  フィルタ
２０４、３１９  電源用はんだボール
２０５、３２１  グラウンド用はんだボール
２０６  信号用はんだボール
２１６  チップ抵抗
【図１】
0005354949.tif 000002
【図２】
0005354949.tif 000003
【図３】
0005354949.tif 000004
【図４】
0005354949.tif 000005
【図５】
0005354949.tif 000006
【図６】
0005354949.tif 000007
【図７】
0005354949.tif 000008
【図８】
0005354949.tif 000009
【図９】
0005354949.tif 000010
【図１０】
0005354949.tif 000011
【図１１】
0005354949.tif 000012
【図１２】
0005354949.tif 000013
【図１３】
0005354949.tif 000014
【図１４】
0005354949.tif 000015