(57)【特許請求の範囲】
【請求項１】
直流電圧を３相交流電圧に変換して交流電力系統に供給する電力変換器をＰＷＭ（Pulse Width Modulation）制御する制御装置であって、
前記電力変換器の各相の交流出力電流を検出する電流検出手段と、
前記電流検出手段にて検出された各相の交流出力電流を基に、各相に過電流発生の可能性があるか否かを判定する過電流判定手段と、
前記電流検出手段にて検出された各相の交流出力電流を基に、各相の交流出力電流の極性を判定する電流極性判定手段と、
前記過電流判定手段にて過電流発生の可能性があると判定された相に、前記電流極性判定手段にて判定された当該相の交流出力電流の極性と逆極性の交流出力電圧を強制的に所定時間発生させる強制ゲート信号を生成する強制ゲート信号発生手段と、
前記ＰＷＭ制御方式に基づきゲート信号を生成するゲート信号発生手段と、
前記ゲート信号発生手段にて生成したゲート信号に、前記強制ゲート信号発生手段にて生成した強制ゲート信号を合成して前記電力変換器に供給するゲート信号合成手段と、
を備え、
前記過電流判定手段は、各相の交流出力電流瞬時値の絶対値が所定の第１の過電流判定閾値を超えたか否か、各相の交流出力電流瞬時値の絶対値が所定の第２の過電流判定閾値を超えたか否か、及び各相の交流出力電流瞬時値の時間的変化率の絶対値が所定の第３の過電流判定閾値を超えたか否かを判定し、第１の過電流判定閾値を超えたと判定され、または／及び第２の過電流判定閾値を超え且つ第３の過電流判定閾値を超えたと判定された相に過電流発生の可能性があると判定する、
ことを特徴とする電力変換器の制御装置。
【請求項２】
直流電圧を３相交流電圧に変換して交流電力系統に供給する電力変換器をＰＷＭ（Pulse Width Modulation）制御する制御装置であって、
前記電力変換器の各相の交流出力電流を検出する電流検出手段と、
前記交流電力系統側の各相の系統電圧を検出する系統電圧検出手段と、
前記系統電圧検出手段にて検出された各相の系統電圧を基に、前記交流電力系統側に系統電圧低下が発生したか否かを判定する系統電圧低下判定手段と、
前記電流検出手段にて検出された各相の交流出力電流と、前記系統電圧低下判定手段による系統電圧低下判定結果とを基に、各相に過電流発生の可能性があるか否かを判定する過電流判定手段と、
前記電流検出手段にて検出された各相の交流出力電流を基に、各相の交流出力電流の極性を判定する電流極性判定手段と、
前記過電流判定手段にて過電流発生の可能性があると判定された相に、前記電流極性判定手段にて判定された当該相の交流出力電流の極性と逆極性の交流出力電圧を強制的に所定時間発生させる強制ゲート信号を生成する強制ゲート信号発生手段と、
前記ＰＷＭ制御方式に基づきゲート信号を生成するゲート信号発生手段と、
前記ゲート信号発生手段にて生成したゲート信号に、前記強制ゲート信号発生手段にて生成した強制ゲート信号を合成して前記電力変換器に供給するゲート信号合成手段と、
を備え、
前記系統電圧低下判定手段は、系統電圧の各相電圧瞬時値の絶対値の内の最大値が所定の相電圧低下判定閾値を超えたか否かを判定すると共に、系統電圧の各線間電圧瞬時値の絶対値の内の最大値が所定の線間電圧低下判定閾値を超えたか否かを判定し、相電圧低下判定閾値を超えたと判定され、または／及び線間電圧低下判定閾値を超えたと判定された場合に前記交流電力系統側に系統電圧低下が発生したと判定し、
前記過電流判定手段は、各相の交流出力電流瞬時値の絶対値が所定の第１の過電流判定閾値を超えたか否か、各相の交流出力電流瞬時値の絶対値が所定の第２の過電流判定閾値を超えたか否か、及び各相の交流出力電流瞬時値の時間的変化率の絶対値が所定の第３の過電流判定閾値を超えたか否かを判定し、前記系統電圧低下判定手段にて前記交流電力系統側に系統電圧低下が発生したと判定されると共に、第１の過電流判定閾値を超えたと判定され、または／及び第２の過電流判定閾値を超え且つ第３の過電流判定閾値を超えたと判定された相に過電流発生の可能性があると判定する、
ことを特徴とする電力変換器の制御装置。
【請求項３】
前記第１の過電流判定閾値、第２の過電流判定閾値、第３の過電流判定閾値、強制ゲート信号の時間幅の少なくとも１つは、前記電流検出手段による交流出力電流の検出から前記強制ゲート信号発生手段による強制ゲート信号の生成までに許容される時間遅れに応じて設定されていることを特徴とする請求項１または２に記載の電力変換器の制御装置。
【請求項４】
前記第１の過電流判定閾値は、正常動作時における電力変換器の交流出力電流の相電流波高値より大きく、且つ前記電力変換器の過電流保護継電器の整定値より小さくなるように設定されていることを特徴とする請求項１〜３のいずれか一項に記載の電力変換器の制御装置。
【請求項５】
前記第１の過電流判定閾値は、前記相電流波高値1.0(pu)より大きく、且つ前記整定値1.5(pu)より小さくなるように設定されていることを特徴とする請求項４記載の電力変換器の制御装置。
【請求項６】
前記第２の過電流判定閾値は、ゼロより大きく、且つ正常動作時における電力変換器の交流出力電流の相電流波高値より小さくなるように設定されていることを特徴とする請求項１〜５のいずれか一項に記載の電力変換器の制御装置。
【請求項７】
前記第２の過電流判定閾値は、0.5(pu)より大きく、且つ前記相電流波高値1.0(pu) より小さくなるように設定されていることを特徴とする請求項６記載の電力変換器の制御装置。
【請求項８】
前記第３の過電流判定閾値は、正常動作時における電力変換器の交流出力電流の時間変化率の最大値より大きくなるように設定されていることを特徴とする請求項１〜７のいずれか一項に記載の電力変換器の制御装置。
【請求項９】
前記第３の過電流判定閾値は、正常動作時における電力変換器の交流出力電流の角周波数ωと、前記交流出力電流の相電流波高値Ipとの乗算値ωIp（pu／μs）を前記時間変化率の最大値とし、前記乗算値ωIpより大きくなるように設定されていることを特徴とする請求項８記載の電力変換器の制御装置。
【請求項１０】
前記第３の過電流判定閾値は、前記乗算値ωIpの３０倍以上の値に設定されていることを特徴とする請求項９記載の電力変換器の制御装置。
【請求項１１】
前記強制ゲート信号の時間幅ΔTは、前記第１の過電流判定閾値I1と、正常動作時における電力変換器の交流出力電流の相電流波高値Ipとの差である電流減少量Δi(＝I1−Ip)と、直流電圧E、電力変換器と交流電力系統の間に設けられた変圧器の漏れインダクタンスLから成る関係式ΔT=Δi/(L/E)=(I1−Ip)/(L/E)に基づいて設定されていることを特徴とする請求項１〜１０のいずれか一項に記載の電力変換器の制御装置。
【請求項１２】
前記交流電力系統側の各相の系統電圧を検出する系統電圧検出手段と、
前記系統電圧検出手段にて検出された各相の系統電圧の位相と、前記電流極性判定手段にて判定された各相の交流出力電流の極性とに基づいて、前記第１、第２及び第３の過電流判定閾値を設定する過電流判定閾値設定手段と、を備え、
前記過電流判定手段は、前記過電流判定閾値設定手段によって設定された前記第１、第２及び第３の過電流判定閾値を用いて各相に過電流発生の可能性があるか否かを判定することを特徴とする請求項１記載の電力変換器の制御装置。
【請求項１３】
前記系統電圧検出手段にて検出された各相の系統電圧の位相と、前記電流極性判定手段にて判定された各相の交流出力電流の極性とに基づいて、前記第１、第２及び第３の過電流判定閾値を設定する過電流判定閾値設定手段を備え、
前記過電流判定手段は、前記過電流判定閾値設定手段によって設定された前記第１、第２及び第３の過電流判定閾値を用いて各相に過電流発生の可能性があるか否かを判定することを特徴とする請求項２記載の電力変換器の制御装置。
【請求項１４】
前記過電流判定閾値設定手段は、各相毎に、交流出力電流の極性別に予め設定されている、前記系統電圧の位相と前記第１、第２及び第３の過電流判定閾値との対応関係を表す閾値設定データに基づいて、前記第１、第２及び第３の過電流判定閾値を設定することを特徴とする請求項１２または１３に記載の電力変換器の制御装置。
【請求項１５】
前記過電流判定手段は、過電流発生の可能性があると判定された相に加えて、当該相に対して位相が１２０度進んだ相も過電流発生の可能性があると判定することを特徴とする請求項１〜１４のいずれか一項に記載の電力変換器の制御装置。
【請求項１６】
前記電流検出手段、前記過電流判定手段、前記電流極性判定手段及び前記強制ゲート信号発生手段は、前記電力変換器のアーム内に設置されていることを特徴とする請求項１〜１５のいずれか一項に記載の電力変換器の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器の制御装置に関し、特に直流電圧を３相交流電圧に変換して交流電力系統に供給する交直変換器の制御装置に関する。
【背景技術】
【０００２】
図２７は、一般的な交流電力送電システムの構成概略図である。この図に示すように、一般的な交流電力送電システムでは、直流電源１００（電圧Ｅの電源を直列接続し、その接続点を接地したもの）から供給される直流電圧を、交直変換器２００によって３相交流電圧に変換し、この３相交流電圧を変圧器３００によって電圧変換した後、送電線を介して交流電力系統４００に供給する。
【０００３】
上記のような交流電力送電システムに用いられる交直変換器２００は、還流ダイオードが並列接続されたスイッチング素子（図２７中のＵ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚ）をブリッジ接続した構成となっており、各スイッチング素子のオン／オフ状態をＰＷＭ（Pulse Width Modulation）制御することで、直流電源１００から供給される直流電圧を３相交流電圧に変換するものである。なお、このＰＷＭ制御において、スイッチング素子のオン／オフのタイミングは、三角波状のキャリア信号と正弦波状の交流出力電圧指令値との大小比較によって決定することが一般的である。スイッチング素子としては、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチング素子が使用される。
【０００４】
図２８は、通常時における交直変換器２００のＰＷＭ制御を表すタイミングチャートである。図２８（ａ）は、キャリア信号及び交流出力電圧指令値の時間的変化を表し、図２８（ｂ）は、スイッチング素子Ｕのオン／オフのタイミングを制御するためのゲート信号Ｇｕの時間的変化を表し、図２８（ｃ）は、スイッチング素子Ｘのオン／オフタイミングを制御するためのゲート信号Ｇｘの時間的変化を表し、図２８（ｄ）は、交直変換器２００のＵ相交流出力電圧Ｖｃとその瞬時値（実質的に交直変換器２００のＵ相交流出力電圧となる）Ｖｔの時間的変化を表したものである。
【０００５】
この図２８に示すように、キャリア信号と交流出力電圧指令値との大小関係が反転するタイミングでゲート信号Ｇｕ及びＧｘのレベルが変化する（ゲート信号Ｇｕとゲート信号Ｇｘとは論理反転関係にある）。このようなゲート信号Ｇｕがスイッチング素子Ｕに供給され、ゲート信号Ｇｘがスイッチング素子Ｘに供給されることにより、スイッチング素子Ｕ、Ｘのオン／オフのタイミングが制御されてＵ相交流出力電圧Ｖｔが得られる。
【０００６】
ところで、上記のような交流電力送電システムでは、交流電力系統４００の系統事故（送電線での地絡や短絡等）発生時において、交直変換器２００の交流出力電流に過電流が発生しやすいという問題がある。系統事故発生時には系統電圧の大きさが急変したり波形が歪んだりするが、交直変換器２００は上述したＰＷＭ制御方式に基づいて、スイッチング素子のオン／オフ状態を間欠的なタイミングでしか切り替えないので、交直変換器２００の交流出力電圧も間欠的なタイミングでしか変更できず、図２７に示すように、系統電圧の瞬時値Ｖｓと交直変換器２００の交流出力電圧の瞬時値Ｖｔとの差が増大してしまう（図２７中では系統事故の発生時刻をｔ１としている）。このことが、交直変換器２００の交流出力電流に過電流が発生する原因となる。
【０００７】
このような問題に対する従来技術として、（１）図２９に示すように、系統電圧の変化を検出した場合には、交直変換器のゲート信号を一時停止し、系統電圧の回復を検出した後、ゲート信号の供給を再開する技術（特許文献１参照）や、（２）図３０に示すように、系統電圧の変化を検出した場合には、交直変換器のＰＷＭ制御のスイッチング周波数（キャリア信号の周波数）を一時的に高めて交流出力電圧を変更できるタイミングの間隔を短くし、系統電圧の回復を検出した後、スイッチング周波数を元に戻す技術（特許文献２参照）等がある。
【特許文献１】特開平１１−２２０８８４号公報
【特許文献２】特開２００７−１４３３２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記特許文献１の技術では、交直変換器の交流出力電流が短時間ではあるがゼロになるため、結果として交流出力電力もゼロとなる。従って、系統事故発生時にも交直変換器の交流出力電力を可能な限り維持し、電力を安定供給すべき重要設備（数十万ｋＷ級の直流送電等）にとって、特許文献１の技術は必ずしも適切とは言えない。
【０００９】
また、上記特許文献２の技術では、交直変換器の交流出力過電流は発生しにくくなるが、スイッチング周波数を高めれば交直変換器の発生損失が増大する。系統事故は時折しか発生しないにも関わらず、交直変換器の回路設計はスイッチング周波数を高めた場合の最大発生損失に合わせる必要があるため、通常時は発生損失の裕度が過剰に大きい非合理的な交直変換器を製作することになる。
【００１０】
本発明は、上述した事情に鑑みてなされたものであり、系統事故発生時において電力変換器の交流出力電力を維持しつつ、且つ発生損失を増大させることなく、交流出力過電流の発生を抑制することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明では、電力変換器の制御装置に係る第１の解決手段として、直流電圧を３相交流電圧に変換して交流電力系統に供給する電力変換器をＰＷＭ（Pulse Width Modulation）制御する制御装置であって、前記電力変換器の交流出力電流に過電流発生の可能性がある場合に、前記交流出力電流と逆極性の交流出力電圧を強制的に所定時間発生させる強制ゲート信号を生成することを特徴とする。
【００１２】
また、電力変換器の制御装置に係る第２の解決手段として、上記第１の解決手段において、前記電力変換器の各相の交流出力電流を検出する電流検出手段と、前記電流検出手段にて検出された各相の交流出力電流を基に、各相に過電流発生の可能性があるか否かを判定する過電流判定手段と、前記電流検出手段にて検出された各相の交流出力電流を基に、各相の交流出力電流の極性を判定する電流極性判定手段と、前記過電流判定手段にて過電流発生の可能性があると判定された相に、前記電流極性判定手段にて判定された当該相の交流出力電流の極性と逆極性の交流出力電圧を強制的に所定時間発生させる強制ゲート信号を生成する強制ゲート信号発生手段と、前記ＰＷＭ制御方式に基づきゲート信号を生成するゲート信号発生手段と、前記ゲート信号発生手段にて生成したゲート信号に、前記強制ゲート信号発生手段にて生成した強制ゲート信号を合成して前記電力変換器に供給するゲート信号合成手段とを具備することを特徴とする。                            
【００１３】
また、電力変換器の制御装置に係る第３の解決手段として、上記第１の解決手段におい
て、前記電力変換器の各相の交流出力電流を検出する電流検出手段と、前記交流電力系統側の各相の系統電圧を検出する系統電圧検出手段と、前記系統電圧検出手段にて検出された各相の系統電圧を基に、前記交流電力系統側に系統電圧低下が発生したか否かを判定する系統電圧低下判定手段と、前記電流検出手段にて検出された各相の交流出力電流と、前記系統電圧低下判定手段による系統電圧低下判定結果とを基に、各相に過電流発生の可能性があるか否かを判定する過電流判定手段と、前記電流検出手段にて検出された各相の交流出力電流を基に、各相の交流出力電流の極性を判定する電流極性判定手段と、前記過電流判定手段にて過電流発生の可能性があると判定された相に、前記電流極性判定手段にて判定された当該相の交流出力電流の極性と逆極性の交流出力電圧を強制的に所定時間発生させる強制ゲート信号を生成する強制ゲート信号発生手段と、前記ＰＷＭ制御方式に基づきゲート信号を生成するゲート信号発生手段と、前記ゲート信号発生手段にて生成したゲート信号に、前記強制ゲート信号発生手段にて生成した強制ゲート信号を合成して前記電力変換器に供給するゲート信号合成手段とを具備することを特徴とする。
【００１４】
また、電力変換器の制御装置に係る第４の解決手段として、上記第２の解決手段におい
て、前記過電流判定手段は、各相の交流出力電流瞬時値の絶対値が所定の第１の過電流判定閾値を超えたか否か、各相の交流出力電流瞬時値の絶対値が所定の第２の過電流判定閾値を超えたか否か、及び各相の交流出力電流瞬時値の時間的変化率の絶対値が所定の第３の過電流判定閾値を超えたか否かを判定し、第１の過電流判定閾値を超えたと判定され、または／及び第２の過電流判定閾値を超え且つ第３の過電流判定閾値を超えたと判定された相に過電流発生の可能性があると判定することを特徴とする。
【００１５】
また、電力変換器の制御装置に係る第５の解決手段として、上記第３の解決手段におい
て、前記系統電圧低下判定手段は、系統電圧の各相電圧瞬時値の絶対値の内の最大値が所定の相電圧低下判定閾値を超えたか否かを判定すると共に、系統電圧の各線間電圧瞬時値の絶対値の内の最大値が所定の線間電圧低下判定閾値を超えたか否かを判定し、相電圧低下判定閾値を超えたと判定され、または／及び線間電圧低下判定閾値を超えたと判定された場合に前記交流電力系統側に系統電圧低下が発生したと判定し、前記過電流判定手段は、各相の交流出力電流瞬時値の絶対値が所定の第１の過電流判定閾値を超えたか否か、各相の交流出力電流瞬時値の絶対値が所定の第２の過電流判定閾値を超えたか否か、及び各相の交流出力電流瞬時値の時間的変化率の絶対値が所定の第３の過電流判定閾値を超えたか否かを判定し、前記系統電圧低下判定手段にて前記交流電力系統側に系統電圧低下が発生したと判定されると共に、第１の過電流判定閾値を超えたと判定され、または／及び第２の過電流判定閾値を超え且つ第３の過電流判定閾値を超えたと判定された相に過電流発生の可能性があると判定することを特徴とする。
【００１６】
また、電力変換器の制御装置に係る第６の解決手段として、上記第４または第５の解決
手段において、前記第１の過電流判定閾値、第２の過電流判定閾値、第３の過電流判定閾値、強制ゲート信号の時間幅の少なくとも１つは、前記電流検出手段による交流出力電流の検出から前記強制ゲート信号発生手段による強制ゲート信号の生成までに許容される時間遅れに応じて設定されていることを特徴とする。
【００１７】
また、電力変換器の制御装置に係る第７の解決手段として、上記第４〜第６のいずれか
の解決手段において、前記第１の過電流判定閾値は、正常動作時における電力変換器の交流出力電流の相電流波高値より大きく、且つ前記電力変換器の過電流保護継電器の整定値より小さくなるように設定されていることを特徴とする。
また、電力変換器の制御装置に係る第８の解決手段として、上記第７の解決手段において、前記第１の過電流判定閾値は、前記相電流波高値1.0(pu)より大きく、且つ前記整定値1.5(pu)より小さくなるように設定されていることを特徴とする。
【００１８】
また、電力変換器の制御装置に係る第９の解決手段として、上記第４〜第８のいずれか
の解決手段において、前記第２の過電流判定閾値は、ゼロより大きく、且つ正常動作時における電力変換器の交流出力電流の相電流波高値より小さくなるように設定されていることを特徴とする。
また、電力変換器の制御装置に係る第１０の解決手段として、上記第９の解決手段において、第２の過電流判定閾値は、0.5(pu)より大きく、且つ前記相電流波高値1.0(pu) より小さくなるように設定されていることを特徴とする。
【００１９】
また、電力変換器の制御装置に係る第１１の解決手段として、上記第４〜第１０のいずれかの解決手段において、前記第３の過電流判定閾値は、正常動作時における電力変換器の交流出力電流の時間変化率の最大値より大きくなるように設定されていることを特徴とする。
また、電力変換器の制御装置に係る第１２の解決手段として、上記第１１の解決手段において、前記第３の過電流判定閾値は、正常動作時における電力変換器の交流出力電流の角周波数ωと、前記交流出力電流の相電流波高値Ipとの乗算値ωIp（pu／μs）を前記時間変化率の最大値とし、前記乗算値ωIpより大きくなるように設定されていることを特徴とする。
また、電力変換器の制御装置に係る第１３の解決手段として、上記第１２の解決手段において、前記第３の過電流判定閾値は、前記乗算値ωIpの３０倍以上の値に設定されていることを特徴とする。
【００２０】
また、電力変換器の制御装置に係る第１４の解決手段として、上記第４〜第１３のいずれかの解決手段において、前記強制ゲート信号の時間幅ΔTは、前記第１の過電流判定閾値I1と、正常動作時における電力変換器の交流出力電流の相電流波高値Ipとの差である電流減少量Δi(＝I1−Ip)と、直流電圧E、電力変換器と交流電力系統の間に設けられた変圧器の漏れインダクタンスLから成る関係式ΔT=Δi/(L/E)=(I1−Ip)/(L/E)に基づいて設定されていることを特徴とする。
【００２１】
また、電力変換器の制御装置に係る第１５の解決手段として、上記第４の解決手段において、前記交流電力系統側の各相の系統電圧を検出する系統電圧検出手段と、前記系統電圧検出手段にて検出された各相の系統電圧の位相と、前記電流極性判定手段にて判定された各相の交流出力電流の極性とに基づいて、前記第１、第２及び第３の過電流判定閾値を設定する過電流判定閾値設定手段と、を備え、前記過電流判定手段は、前記過電流判定閾値設定手段によって設定された前記第１、第２及び第３の過電流判定閾値を用いて各相に過電流発生の可能性があるか否かを判定することを特徴とする。
【００２２】
また、電力変換器の制御装置に係る第１６の解決手段として、上記第５の解決手段において、前記系統電圧検出手段にて検出された各相の系統電圧の位相と、前記電流極性判定手段にて判定された各相の交流出力電流の極性とに基づいて、前記第１、第２及び第３の過電流判定閾値を設定する過電流判定閾値設定手段を備え、前記過電流判定手段は、前記過電流判定閾値設定手段によって設定された前記第１、第２及び第３の過電流判定閾値を用いて各相に過電流発生の可能性があるか否かを判定することを特徴とする。
【００２３】
また、電力変換器の制御装置に係る第１７の解決手段として、上記第１５または第１６の解決手段において、前記過電流判定閾値設定手段は、各相毎に、交流出力電流の極性別に予め設定されている、前記系統電圧の位相と前記第１、第２及び第３の過電流判定閾値との対応関係を表す閾値設定データに基づいて、前記第１、第２及び第３の過電流判定閾値を設定することを特徴とする。
【００２４】
また、電力変換器の制御装置に係る第１８の解決手段として、上記第２〜第１７のいずれかの解決手段において、前記過電流判定手段は、過電流発生の可能性があると判定された相に加えて、当該相に対して位相が１２０度進んだ相も過電流発生の可能性があると判定することを特徴とする。
【００２５】
また、電力変換器の制御装置に係る第１９の解決手段として、上記第２〜第１８のいずれかの解決手段において、前記電流検出手段、前記過電流判定手段、前記電流極性判定手段及び前記強制ゲート信号発生手段は、前記電力変換器のアーム内に設置されていることを特徴とする。
【発明の効果】
【００２６】
本発明によれば、交流電力系統側での系統事故等が原因で、電力変換器の交流出力電流に過電流が発生する可能性がある場合には、交流出力電流と逆極性の交流出力電圧を強制的に所定時間発生させる強制ゲート信号を生成することにより、交流出力電流に発生する過電流を抑制することが可能となる。このような本発明は、従来技術である特許文献１（特開平１１−２２０８８４号公報）のように、電力変換器の交流出力電力をゼロにするものではなく、また、特許文献２（特開２００７−１４３３２７号公報）のように、電力変換器のスイッチング周波数を高めるものではないため、電力変換器の交流出力電力を維持しつつ、且つ発生損失を増大させることなく、交流出力過電流の発生を抑制することが可能となる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して、本発明の一実施形態について説明する。
図１は、本実施形態に係る電力変換器（交直変換器２００）の制御装置１０の構成概略図である。この図１に示すように、本制御装置１０は、ゲート信号発生器２０、過電流判定器３０、電流極性判定器４０、強制ゲート信号発生器５０、ゲート信号合成器６０ｕ、６０ｖ、６０ｗ、６０ｘ、６０ｙ、６０ｚ、電流検出器７０ｕ、７０ｖ、７０ｗから構成されている。なお、図１において、図２７と同様の構成要素には同一符号を付して詳細な説明は省略する。すなわち、本制御装置１０の制御対象である交直変換器２００は、直流電源１００から供給される直流電圧を３相交流電圧に変換し、変圧器３００を介して交流電力系統４００に供給するものである。
【００２８】
本制御装置１０において、ゲート信号発生器２０は、外部の上位制御装置（図示省略）から入力される正弦波状の交流出力電圧指令値と、内部に備えるキャリア信号生成回路によって生成した三角波状のキャリア信号とに基づいて、交直変換器２００におけるスイッチング素子Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚのオン／オフのタイミングを規定するゲート信号Ｇｕ、Ｇｖ、Ｇｗ、Ｇｘ、Ｇｙ、Ｇｚを生成する。なお、ゲート信号ＧｕとＧｘ、ＧｖとＧｙ、ＧｗとＧｚのそれぞれは論理反転関係にある。また、ゲート信号の生成は、図２８で説明したように、キャリア信号と交流出力電圧指令値との大小比較によって行われる。
【００２９】
このゲート信号発生器２０は、ゲート信号Ｇｕをゲート信号合成器６０ｕに出力し、ゲート信号Ｇｖをゲート信号合成器６０ｖに出力し、ゲート信号Ｇｗをゲート信号合成器６０ｗに出力し、ゲート信号Ｇｘをゲート信号合成器６０ｘに出力し、ゲート信号Ｇｙをゲート信号合成器６０ｙに出力し、ゲート信号Ｇｚをゲート信号合成器６０ｚに出力する。
【００３０】
過電流判定器３０は、電流検出器７０ｕによって検出された交直変換器２００のＵ相交流出力電流瞬時値ｉｕと、電流検出器７０ｖによって検出された交直変換器２００のＶ相交流出力電流瞬時値ｉｖと、電流検出器７０ｗによって検出された交直変換器２００のＷ相交流出力電流瞬時値ｉｗとに基づいて、各相のいずれかに過電流発生の可能性があるか否かを判定する。以下、図２を参照して、過電流判定器３０の内部構成について詳細に説明する。
【００３１】
図２に示すように、過電流判定器３０は、Ｕ相第１閾値判定器３１ｕ、Ｖ相第１閾値判定器３１ｖ、Ｗ相第１閾値判定器３１ｗ、Ｕ相第２閾値判定器３２ｕ、Ｖ相第２閾値判定器３２ｖ、Ｗ相第２閾値判定器３２ｗ、Ｕ相第３閾値判定器３３ｕ、Ｖ相第３閾値判定器３３ｖ、Ｗ相第３閾値判定器３３ｗ、ＡＮＤ回路３４ｕ、３４ｖ、３４ｗ、ＯＲ回路３５ｕ、３５ｖ、３５ｗ、３６ｕ、３６ｖ、３６ｗから構成されている。
【００３２】
Ｕ相第１閾値判定器３１ｕは、Ｕ相交流出力電流瞬時値ｉｕの絶対値｜ｉｕ｜が所定の第１の過電流判定閾値Ｉ１を超えたか否かを判定し、その判定結果を示す信号（｜ｉｕ｜＞Ｉ１の場合、ハイレベル「１」）をＯＲ回路３５ｕの一方の入力端子に出力する。Ｕ相第２閾値判定器３２ｕは、Ｕ相交流出力電流瞬時値ｉｕの絶対値｜ｉｕ｜が所定の第２の過電流判定閾値Ｉ２を超えたか否かを判定し、その判定結果を示す信号（｜ｉｕ｜＞Ｉ２の場合、ハイレベル「１」）をＡＮＤ回路３４ｕの一方の入力端子に出力する。Ｕ相第３閾値判定器３３ｕは、Ｕ相交流出力電流瞬時値ｉｕの時間変化率の絶対値｜ｄｉｕ／ｄｔ｜が所定の第３の過電流判定閾値Ｉ３を超えたか否かを判定し、その判定結果を示す信号（｜ｄｉｕ／ｄｔ｜＞Ｉ３の場合、ハイレベル「１」）をＡＮＤ回路３４ｕの他方の入力端子に出力する。
【００３３】
ＡＮＤ回路３４ｕは、Ｕ相第２閾値判定器３２ｕの出力信号とＵ相第３閾値判定器３３ｕの出力信号との論理積信号をＯＲ回路３５ｕの他方の入力端子に出力する。ＯＲ回路３５ｕは、Ｕ相第１閾値判定器３１ｕの出力信号とＡＮＤ回路３４ｕの出力信号との論理和信号を、ＯＲ回路３６ｕ及びＯＲ回路３６ｗの一方の入力端子に出力する。
【００３４】
Ｖ相第１閾値判定器３１ｖは、Ｖ相交流出力電流瞬時値ｉｖの絶対値｜ｉｖ｜が所定の第１の過電流判定閾値Ｉ１を超えたか否かを判定し、その判定結果を示す信号（｜ｉｖ｜＞Ｉ１の場合、ハイレベル「１」）をＯＲ回路３５ｖの一方の入力端子に出力する。Ｖ相第２閾値判定器３２ｖは、Ｖ相交流出力電流瞬時値ｉｖの絶対値｜ｉｖ｜が所定の第２の過電流判定閾値Ｉ２を超えたか否かを判定し、その判定結果を示す信号（｜ｉｖ｜＞Ｉ２の場合、ハイレベル「１」）をＡＮＤ回路３４ｖの一方の入力端子に出力する。Ｖ相第３閾値判定器３３ｖは、Ｖ相交流出力電流瞬時値ｉｖの時間変化率の絶対値｜ｄｉｖ／ｄｔ｜が所定の第３の過電流判定閾値Ｉ３を超えたか否かを判定し、その判定結果を示す信号（｜ｄｉｖ／ｄｔ｜＞Ｉ３の場合、ハイレベル「１」）をＡＮＤ回路３４ｖの他方の入力端子に出力する。
【００３５】
ＡＮＤ回路３４ｖは、Ｖ相第２閾値判定器３２ｖの出力信号とＶ相第３閾値判定器３３ｖの出力信号との論理積信号をＯＲ回路３５ｖの他方の入力端子に出力する。ＯＲ回路３５ｖは、Ｖ相第１閾値判定器３１ｖの出力信号とＡＮＤ回路３４ｖの出力信号との論理和信号をＯＲ回路３６ｖ及びＯＲ回路３６ｕの一方の入力端子に出力する。
【００３６】
Ｗ相第１閾値判定器３１ｗは、Ｗ相交流出力電流瞬時値ｉｗの絶対値｜ｉｗ｜が所定の第１の過電流判定閾値Ｉ１を超えたか否かを判定し、その判定結果を示す信号（｜ｉｗ｜＞Ｉ１の場合、ハイレベル「１」）をＯＲ回路３５ｕの一方の入力端子に出力する。Ｗ相第２閾値判定器３２ｗは、Ｗ相交流出力電流瞬時値ｉｗの絶対値｜ｉｗ｜が所定の第２の過電流判定閾値Ｉ２を超えたか否かを判定し、その判定結果を示す信号（｜ｉｗ｜＞Ｉ２の場合、ハイレベル「１」）をＡＮＤ回路３４ｗの一方の入力端子に出力する。Ｗ相第３閾値判定器３３ｗは、Ｗ相交流出力電流瞬時値ｉｗの時間変化率の絶対値｜ｄｉｗ／ｄｔ｜が所定の第３の過電流判定閾値Ｉ３を超えたか否かを判定し、その判定結果を示す信号（｜ｄｉｗ／ｄｔ｜＞Ｉ３の場合、ハイレベル「１」）をＡＮＤ回路３４ｗの他方の入力端子に出力する。
【００３７】
ＡＮＤ回路３４ｗは、Ｗ相第２閾値判定器３２ｗの出力信号とＷ相第３閾値判定器３３ｗの出力信号との論理積信号をＯＲ回路３５ｗの他方の入力端子に出力する。ＯＲ回路３５ｗは、Ｗ相第１閾値判定器３１ｗの出力信号とＡＮＤ回路３４ｗの出力信号との論理和信号をＯＲ回路３６ｗ及びＯＲ回路３６ｖの一方の入力端子に出力する。
【００３８】
ＯＲ回路３６ｕは、ＯＲ回路３５ｕの出力信号とＯＲ回路３５ｖの出力信号との論理和信号を、交直変換器２００のＵ相交流出力電流に過電流発生の可能性があるか否かの判定結果を示すＵ相過電流判定結果として強制ゲート信号発生器５０に出力する。ＯＲ回路３６ｖは、ＯＲ回路３５ｖの出力信号とＯＲ回路３５ｗの出力信号との論理和信号を、交直変換器２００のＶ相交流出力電流に過電流が発生したか否かの判定結果を示すＶ相過電流判定結果として強制ゲート信号発生器５０に出力する。ＯＲ回路３６ｗは、ＯＲ回路３５ｗの出力信号とＯＲ回路３５ｕの出力信号との論理和信号を、交直変換器２００のＷ相交流出力電流に過電流が発生したか否かの判定結果を示すＷ相過電流判定結果として強制ゲート信号発生器５０に出力する。
このように、過電流判定器３０は、Ｕ相過電流判定結果、Ｖ相過電流判定結果、Ｗ相過電流判定結果を示す３ビットの信号を強制ゲート信号発生器５０に出力する。
【００３９】
続いて、図１に戻って説明すると、電流極性判定器４０は、電流検出器７０ｕによって検出されたＵ相交流出力電流瞬時値ｉｕと、電流検出器７０ｖによって検出されたＶ相交流出力電流瞬時値ｉｖと、電流検出器７０ｗによって検出されたＷ相交流出力電流瞬時値ｉｗとに基づいて、各相の交流出力電流の極性が正極性か負極性かを判定する。具体的には、この電流極性判定器４０は、ｉｕ＞０（正極性）の場合、Ｕ相電流極性判定結果としてハイレベル「１」の信号を強制ゲート信号発生器５０に出力し、また、ｉｖ＞０の場合、Ｖ相電流極性判定結果としてハイレベル「１」の信号を強制ゲート信号発生器５０に出力し、また、ｉｗ＞０の場合、Ｗ相電流極性判定結果としてハイレベル「１」の信号を強制ゲート信号発生器５０に出力する。
このように、電流極性判定器４０は、Ｕ相電流極性判定結果、Ｖ相電流極性判定結果、Ｗ相電流極性判定結果を示す３ビットの信号を強制ゲート信号発生器５０に出力する。
【００４０】
強制ゲート信号発生器５０は、過電流判定器３０から入力されるＵ相過電流判定結果、Ｖ相過電流判定結果、Ｗ相過電流判定結果を示す各信号と、電流極性判定器４０から入力されるＵ相電流極性判定結果、Ｖ相電流極性判定結果、Ｗ相電流極性判定結果を示す各信号とに基づいて、交直変換器２００の過電流発生の可能性有りと判定される出力相において、所定時間だけ強制的に交流出力電流と逆極性の交流出力電圧を発生させるようなゲート信号（以下、強制ゲート信号と称す）を生成するものである。以下、図３を参照して、強制ゲート信号発生器５０の内部構成について詳細に説明する。
【００４１】
図３に示すように、強制ゲート信号発生器５０は、ＡＮＤ回路５１ｕ、５１ｖ、５１ｗ、５２ｕ、５２ｖ、５２ｗ、ＮＯＴ回路５３ｕ、５３ｖ、５３ｗ、５６ｕ、５６ｖ、５６ｗ、５７ｕ、５７ｖ、５７ｗ、単安定マルチバイブレータ５４ｕ、５４ｖ、５４ｗ、５５ｕ、５５ｖ、５５ｗから構成されている。
【００４２】
ＡＮＤ回路５１ｕは、Ｕ相電流極性判定結果を示す信号とＵ相過電流判定結果を示す信号との論理積信号を単安定マルチバイブレータ５４ｕに出力する。ＮＯＴ回路５３ｕは、Ｕ相電流極性判定結果を示す信号の論理反転信号をＡＮＤ回路５２ｕの一方の入力端子に出力する。ＡＮＤ回路５２ｕは、Ｕ相過電流判定結果を示す信号とＮＯＴ回路５３ｕの出力信号との論理積信号を単安定マルチバイブレータ５５ｕに出力する。
【００４３】
単安定マルチバイブレータ５４ｕは、ＡＮＤ回路５１ｕの出力信号の立ち上がり（ハイレベル「１」への遷移）に同期して、その立ち上がり時刻ｔ０から所定の時間幅Ｔを有するハイレベルの強制ゲート信号Ｇｘｏｎ（スイッチング素子Ｘを強制的にオンさせるためのゲート信号）を生成し、この強制ゲート信号ＧｘｏｎをＮＯＴ回路５６ｕ及びゲート信号合成器６０ｘに出力する。なお、この単安定マルチバイブレータ５４ｕは、ＡＮＤ回路５１ｕの出力信号に立ち上がりが発生するまでローレベル信号を出力する。ＮＯＴ回路５６ｕは、強制ゲート信号Ｇｘｏｎの論理反転信号を、強制ゲート信号Ｇｕｏｆｆ（スイッチング素子Ｕを強制的にオフさせるためのゲート信号）としてゲート信号合成器６０ｕに出力する。
【００４４】
単安定マルチバイブレータ５５ｕは、ＡＮＤ回路５２ｕの出力信号の立ち上がりに同期して、その立ち上がり時刻ｔ０から所定の時間幅Ｔを有するハイレベルの強制ゲート信号Ｇｕｏｎ（スイッチング素子Ｕを強制的にオンさせるためのゲート信号）を生成し、この強制ゲート信号ＧｕｏｎをＮＯＴ回路５７ｕ及びゲート信号合成器６０ｕに出力する。なお、この単安定マルチバイブレータ５５ｕは、ＡＮＤ回路５２ｕの出力信号に立ち上がりが発生するまでローレベル信号を出力する。ＮＯＴ回路５７ｕは、強制ゲート信号Ｇｕｏｎの論理反転信号を、強制ゲート信号Ｇｘｏｆｆ（スイッチング素子Ｘを強制的にオフさせるためのゲート信号）としてゲート信号合成器６０ｘに出力する。
【００４５】
ＡＮＤ回路５１ｖは、Ｖ相電流極性判定結果を示す信号とＶ相過電流判定結果を示す信号との論理積信号を単安定マルチバイブレータ５４ｖに出力する。ＮＯＴ回路５３ｖは、Ｖ相電流極性判定結果を示す信号の論理反転信号をＡＮＤ回路５２ｖの一方の入力端子に出力する。ＡＮＤ回路５２ｖは、Ｖ相過電流判定結果を示す信号とＮＯＴ回路５３ｖの出力信号との論理積信号を単安定マルチバイブレータ５５ｖに出力する。
【００４６】
単安定マルチバイブレータ５４ｖは、ＡＮＤ回路５１ｖの出力信号の立ち上がりに同期して、その立ち上がり時刻ｔ０から所定の時間幅Ｔを有するハイレベルの強制ゲート信号Ｇｙｏｎ（スイッチング素子Ｙを強制的にオンさせるためのゲート信号）を生成し、この強制ゲート信号ＧｙｏｎをＮＯＴ回路５６ｖ及びゲート信号合成器６０ｙに出力する。なお、この単安定マルチバイブレータ５４ｖは、ＡＮＤ回路５１ｖの出力信号に立ち上がりが発生するまでローレベル信号を出力する。ＮＯＴ回路５６ｖは、強制ゲート信号Ｇｙｏｎの論理反転信号を、強制ゲート信号Ｇｖｏｆｆ（スイッチング素子Ｖを強制的にオフさせるためのゲート信号）としてゲート信号合成器６０ｖに出力する。
【００４７】
単安定マルチバイブレータ５５ｖは、ＡＮＤ回路５２ｖの出力信号の立ち上がりに同期して、その立ち上がり時刻ｔ０から所定の時間幅Ｔを有するハイレベルの強制ゲート信号Ｇｖｏｎ（スイッチング素子Ｖを強制的にオンさせるためのゲート信号）を生成し、この強制ゲート信号ＧｖｏｎをＮＯＴ回路５７ｖ及びゲート信号合成器６０ｖに出力する。なお、この単安定マルチバイブレータ５５ｖは、ＡＮＤ回路５２ｖの出力信号に立ち上がりが発生するまでローレベル信号を出力する。ＮＯＴ回路５７ｖは、強制ゲート信号Ｇｖｏｎの論理反転信号を、強制ゲート信号Ｇｙｏｆｆ（スイッチング素子Ｙを強制的にオフさせるためのゲート信号）としてゲート信号合成器６０ｙに出力する。
【００４８】
ＡＮＤ回路５１ｗは、Ｗ相電流極性判定結果を示す信号とＷ相過電流判定結果を示す信号との論理積信号を単安定マルチバイブレータ５４ｗに出力する。ＮＯＴ回路５３ｗは、Ｗ相電流極性判定結果を示す信号の論理反転信号をＡＮＤ回路５２ｗの一方の入力端子に出力する。ＡＮＤ回路５２ｗは、Ｗ相過電流判定結果を示す信号とＮＯＴ回路５３ｗの出力信号との論理積信号を単安定マルチバイブレータ５５ｗに出力する。
【００４９】
単安定マルチバイブレータ５４ｗは、ＡＮＤ回路５１ｗの出力信号の立ち上がりに同期して、その立ち上がり時刻ｔ０から所定の時間幅Ｔを有するハイレベルの強制ゲート信号Ｇｚｏｎ（スイッチング素子Ｚを強制的にオンさせるためのゲート信号）を生成し、この強制ゲート信号ＧｚｏｎをＮＯＴ回路５６ｗ及びゲート信号合成器６０ｚに出力する。なお、この単安定マルチバイブレータ５４ｗは、ＡＮＤ回路５１ｗの出力信号に立ち上がりが発生するまでローレベル信号を出力する。ＮＯＴ回路５６ｗは、強制ゲート信号Ｇｚｏｎの論理反転信号を、強制ゲート信号Ｇｗｏｆｆ（スイッチング素子Ｗを強制的にオフさせるためのゲート信号）としてゲート信号合成器６０ｗに出力する。
【００５０】
単安定マルチバイブレータ５５ｗは、ＡＮＤ回路５２ｗの出力信号の立ち上がりに同期して、その立ち上がり時刻ｔ０から所定の時間幅Ｔを有するハイレベルの強制ゲート信号Ｇｗｏｎ（スイッチング素子Ｗを強制的にオンさせるためのゲート信号）を生成し、この強制ゲート信号ＧｗｏｎをＮＯＴ回路５７ｗ及びゲート信号合成器６０ｗに出力する。なお、この単安定マルチバイブレータ５５ｗは、ＡＮＤ回路５２ｗの出力信号に立ち上がりが発生するまでローレベル信号を出力する。ＮＯＴ回路５７ｗは、強制ゲート信号Ｇｗｏｎの論理反転信号を、強制ゲート信号Ｇｚｏｆｆ（スイッチング素子Ｚを強制的にオフさせるためのゲート信号）としてゲート信号合成器６０ｚに出力する。
【００５１】
図１に戻って説明すると、ゲート信号合成器６０ｕは、ゲート信号発生器２０から入力されるゲート信号Ｇｕと、強制ゲート信号発生器５０から入力される強制ゲート信号Ｇｕｏｎ及びＧｕｏｆｆとを合成し、その合成して得られるゲート信号を最終的なゲート信号Ｇｕ’として交直変換器２００のスイッチング素子Ｕのゲート端子に出力する。ゲート信号合成器６０ｖは、ゲート信号発生器２０から入力されるゲート信号Ｇｖと、強制ゲート信号発生器５０から入力される強制ゲート信号Ｇｖｏｎ及びＧｖｏｆｆとを合成し、その合成して得られるゲート信号を最終的なゲート信号Ｇｖ’として交直変換器２００のスイッチング素子Ｖのゲート端子に出力する。ゲート信号合成器６０ｗは、ゲート信号発生器２０から入力されるゲート信号Ｇｗと、強制ゲート信号発生器５０から入力される強制ゲート信号Ｇｗｏｎ及びＧｗｏｆｆとを合成し、その合成して得られるゲート信号を最終的なゲート信号Ｇｗ’として交直変換器２００のスイッチング素子Ｗのゲート端子に出力する。
【００５２】
ゲート信号合成器６０ｘは、ゲート信号発生器２０から入力されるゲート信号Ｇｘと、強制ゲート信号発生器５０から入力される強制ゲート信号Ｇｘｏｎ及びＧｘｏｆｆとを合成し、その合成して得られるゲート信号を最終的なゲート信号Ｇｘ’として交直変換器２００のスイッチング素子Ｘのゲート端子に出力する。ゲート信号合成器６０ｙは、ゲート信号発生部２０から入力されるゲート信号Ｇｙと、強制ゲート信号発生器５０から入力される強制ゲート信号Ｇｙｏｎ及びＧｙｏｆｆとを合成し、その合成して得られるゲート信号を最終的なゲート信号Ｇｙ’として交直変換器２００のスイッチング素子Ｙのゲート端子に出力する。ゲート信号合成器６０ｚは、ゲート信号発生器２０から入力されるゲート信号Ｇｚと、強制ゲート信号発生器５０から入力される強制ゲート信号Ｇｚｏｎ及びＧｚｏｆｆとを合成し、その合成して得られるゲート信号を最終的なゲート信号Ｇｚ’として交直変換器２００のスイッチング素子Ｚのゲート端子に出力する。
【００５３】
図４に、ゲート信号合成器６０ｕ、６０ｖ、６０ｗ、６０ｘ、６０ｙ、６０ｚの内部構成を示す。この図４に示すように、ゲート信号合成器６０ｕは、ＯＲ回路６１ｕ、６３ｕ、ＡＮＤ回路６２ｕから構成されている。ＯＲ回路６１ｕは、ゲート信号Ｇｕと強制ゲート信号Ｇｕｏｎとの論理和信号をＯＲ回路６３ｕに出力する。ＡＮＤ回路６２ｕは、ゲート信号Ｇｕと強制ゲート信号Ｇｕｏｆｆとの論理積信号をＯＲ回路６３ｕに出力する。ＯＲ回路６３ｕは、ＯＲ回路６１ｕの出力信号とＡＮＤ回路６２ｕの出力信号との論理和信号を最終的なゲート信号Ｇｕ’として交直変換器２００のスイッチング素子Ｕのゲート端子に出力する。
【００５４】
ゲート信号合成器６０ｖは、ＯＲ回路６１ｖ、６３ｖ、ＡＮＤ回路６２ｖから構成されている。ＯＲ回路６１ｖは、ゲート信号Ｇｖと強制ゲート信号Ｇｖｏｎとの論理和信号をＯＲ回路６３ｖに出力する。ＡＮＤ回路６２ｖは、ゲート信号Ｇｖと強制ゲート信号Ｇｖｏｆｆとの論理積信号をＯＲ回路６３ｖに出力する。ＯＲ回路６３ｖは、ＯＲ回路６１ｖの出力信号とＡＮＤ回路６２ｖの出力信号との論理和信号を最終的なゲート信号Ｇｖ’として交直変換器２００のスイッチング素子Ｖのゲート端子に出力する。
【００５５】
ゲート信号合成器６０ｗは、ＯＲ回路６１ｗ、６３ｗ、ＡＮＤ回路６２ｗから構成されている。ＯＲ回路６１ｗは、ゲート信号Ｇｗと強制ゲート信号Ｇｗｏｎとの論理和信号をＯＲ回路６３ｗに出力する。ＡＮＤ回路６２ｗは、ゲート信号Ｇｗと強制ゲート信号Ｇｗｏｆｆとの論理積信号をＯＲ回路６３ｗに出力する。ＯＲ回路６３ｗは、ＯＲ回路６１ｗの出力信号とＡＮＤ回路６２ｗの出力信号との論理和信号を最終的なゲート信号Ｇｗ’として交直変換器２００のスイッチング素子Ｗのゲート端子に出力する。
【００５６】
ゲート信号合成器６０ｘは、ＯＲ回路６１ｘ、６３ｘ、ＡＮＤ回路６２ｘから構成されている。ＯＲ回路６１ｘは、ゲート信号Ｇｘと強制ゲート信号Ｇｘｏｎとの論理和信号をＯＲ回路６３ｘに出力する。ＡＮＤ回路６２ｘは、ゲート信号Ｇｘと強制ゲート信号Ｇｘｏｆｆとの論理積信号をＯＲ回路６３ｘに出力する。ＯＲ回路６３ｘは、ＯＲ回路６１ｘの出力信号とＡＮＤ回路６２ｘの出力信号との論理和信号を最終的なゲート信号Ｇｘ’として交直変換器２００のスイッチング素子Ｘのゲート端子に出力する。
【００５７】
ゲート信号合成器６０ｙは、ＯＲ回路６１ｙ、６３ｙ、ＡＮＤ回路６２ｙから構成されている。ＯＲ回路６１ｙは、ゲート信号Ｇｙと強制ゲート信号Ｇｙｏｎとの論理和信号をＯＲ回路６３ｙに出力する。ＡＮＤ回路６２ｙは、ゲート信号Ｇｙと強制ゲート信号Ｇｙｏｆｆとの論理積信号をＯＲ回路６３ｙに出力する。ＯＲ回路６３ｙは、ＯＲ回路６１ｙの出力信号とＡＮＤ回路６２ｙの出力信号との論理和信号を最終的なゲート信号Ｇｙ’として交直変換器２００のスイッチング素子Ｙのゲート端子に出力する。
【００５８】
ゲート信号合成器６０ｚは、ＯＲ回路６１ｚ、６３ｚ、ＡＮＤ回路６２ｚから構成されている。ＯＲ回路６１ｚは、ゲート信号Ｇｚと強制ゲート信号Ｇｚｏｎとの論理和信号をＯＲ回路６３ｚに出力する。ＡＮＤ回路６２ｚは、ゲート信号Ｇｚと強制ゲート信号Ｇｚｏｆｆとの論理積信号をＯＲ回路６３ｚに出力する。ＯＲ回路６３ｚは、ＯＲ回路６１ｚの出力信号とＡＮＤ回路６２ｚの出力信号との論理和信号を最終的なゲート信号Ｇｚ’として交直変換器２００のスイッチング素子Ｚのゲート端子に出力する。
【００５９】
以上のように構成された本制御装置１０によって交直変換器２００をＰＷＭ制御することにより、交流電力系統４００側での系統事故発生時において、交直変換器２００の交流出力電力を維持しつつ、且つ発生損失を増大させることなく、交流出力過電流の発生を抑制することが可能となる。以下では、このような効果が得られる理由について、本制御装置１０の動作原理に基づき説明する。
【００６０】
本制御装置１０の動作原理は、以下のような考え方に基づくものである。図２７で説明したように、系統事故によって、交直変換器２００の交流出力電圧瞬時値と、交流電力系統４００側の系統電圧瞬時値との差が大きくなることが、交直変換器２００の交流出力電流に過電流が発生する原因であり、交流出力電圧瞬時値が系統電圧瞬時値より高いと正極性の交流出力過電流が発生し、また、交流出力電圧瞬時値が系統電圧瞬時値より低いと負極性の交流出力過電流が発生する。
【００６１】
すなわち、交直変換器２００の交流出力電流に過電流が発生する可能性がある場合には、交流出力電流と逆極性の交流出力電圧を得られるゲート信号（強制ゲート信号）を強制的に所定時間発生させることにより、交流出力電流の時間変化率（ｄｉ／ｄｔ）の増大を抑制でき、結果として交流出力過電流を抑制することが可能となる。交流出力電流に過電流が発生する可能性があるか否かは、基本的に交流出力電流瞬時値の絶対値が所定の閾値を超えたか否かによって判定することができる。
【００６２】
図５は、本制御装置１０の動作原理を表したものである。なお、図５では、代表的に交直変換器２００の出力相としてＵ相に着目して説明している。この図５に示すように、交直変換器２００のＵ相交流出力電流ｉｕに過電流が発生し、その絶対値が閾値を超えた場合に、Ｕ相交流出力電流ｉｕと逆極性のＵ相交流出力電圧Ｖｕを得られる強制ゲート信号を、スイッチング素子Ｕ用のゲート信号とスイッチング素子Ｘ用のゲート信号に合成する。図５の例では、Ｕ相交流出力電流ｉｕが正極性（ｉｕ＞０）の場合を想定しているため、その逆極性（つまり負極性）のＵ相交流出力電圧Ｖｕを得るためには、所定時間幅を有するローレベル（スイッチング素子Ｕをオフにする）の強制ゲート信号をスイッチング素子Ｕ用のゲート信号に合成し、また、所定時間幅を有するハイレベル（スイッチング素子Ｘをオンにする）の強制ゲート信号をスイッチング素子Ｘ用のゲート信号に合成している。これにより、強制ゲート信号無しの場合と比べて、Ｕ相交流出力電流に発生する過電流を抑制することができる。
【００６３】
続いて、上記のような動作原理に基づき、本制御装置１０の具体的な動作について説明する。まず、本制御装置１０では、交直変換器２００の各出力相の交流出力電流に過電流が発生する可能性を、以下のように判定している。
（１）Ｕ相の過電流判定動作
まず、条件１として、Ｕ相交流出力電流瞬時値ｉｕの絶対値｜ｉｕ｜が第１の過電流判定閾値Ｉ１を超えたか（｜ｉｕ｜＞Ｉ１）を判定し、さらに、条件２として、Ｕ相交流出力電流瞬時値ｉｕの絶対値｜ｉｕ｜が第２の過電流判定閾値Ｉ２を超え（｜ｉｕ｜＞Ｉ２）、且つＵ相交流出力電流瞬時値ｉｕの時間変化率の絶対値｜ｄｉｕ／ｄｔ｜が第３の過電流判定閾値Ｉ３を超えたか（｜ｄｉｕ／ｄｔ｜＞Ｉ３）を判定し、これら条件１と条件２の内、少なくとも１つが成立した場合に、「Ｕ相交流出力電流及びＷ相交流出力電流に過電流発生の可能性がある」と判定する。
【００６４】
すなわち、図２に示す過電流判定器３０におけるＵ相第１閾値判定器３１ｕ、Ｕ相第２閾値判定器３２ｕ、Ｕ相第３閾値判定器３３ｕ、ＡＮＤ回路３４ｕ及びＯＲ回路３５ｕによって、上記条件１と条件２の内、少なくとも１つが成立したか否かが判定され、その判定結果がＯＲ回路３６ｕ及びＯＲ回路３６ｗに出力される。具体的には、上記条件１と条件２の内、少なくとも１つが成立した場合、ＯＲ回路３５ｕの出力はハイレベル「１」となるため、ＯＲ回路３６ｕ及びＯＲ回路３６ｗの出力もハイレベル「１」となり、Ｕ相過電流判定結果及びＷ相過電流判定結果としてハイレベル「１」、つまり「Ｕ相交流出力電流及びＷ相過電流判定結果に過電流発生の可能性がある」ことを示す信号が強制ゲート信号発生器５０に出力されることになる。
【００６５】
本実施形態では、図６（ａ）に示すように、第１の過電流判定閾値Ｉ１を定格交流出力電流の１１５％（＝１．１５ｐｕ）に設定し、図６（ｂ）に示すように、第２の過電流判定閾値Ｉ２を定格交流出力電流の８０％（＝０．８ｐｕ）に設定し、また、第３の過電流判定閾値Ｉ３を１μｓ当たり定格交流出力電流の１０％（＝０．１ｐｕ／μｓ）に設定する。なお、このような第１の過電流判定閾値Ｉ１、第２の過電流判定閾値Ｉ２、第３の過電流判定閾値Ｉ３の設定手法についての詳細は後述する。
【００６６】
（２）Ｖ相の過電流判定動作
まず、条件１として、Ｖ相交流出力電流瞬時値ｉｖの絶対値｜ｉｖ｜が第１の過電流判定閾値Ｉ１を超えたか（｜ｉｖ｜＞Ｉ１）を判定し、さらに、条件２として、Ｖ相交流出力電流瞬時値ｉｖの絶対値｜ｉｖ｜が第２の過電流判定閾値Ｉ２を超え（｜ｉｖ｜＞Ｉ２）、且つＶ相交流出力電流瞬時値ｉｖの時間変化率の絶対値｜ｄｉｖ／ｄｔ｜が第３の過電流判定閾値Ｉ３を超えたか（｜ｄｉｖ／ｄｔ｜＞Ｉ３）を判定し、これら条件１と条件２の内、少なくとも１つが成立した場合に、「Ｖ相交流出力電流及びＵ相交流出力電流に過電流発生の可能性がある」と判定する。
【００６７】
すなわち、図２に示す過電流判定器３０におけるＶ相第１閾値判定器３１ｖ、Ｖ相第２閾値判定器３２ｖ、Ｖ相第３閾値判定器３３ｖ、ＡＮＤ回路３４ｖ及びＯＲ回路３５ｖによって、上記条件１と条件２の内、少なくとも１つが成立したか否かが判定され、その判定結果がＯＲ回路３６ｖ及びＯＲ回路３６ｕに出力される。具体的には、上記条件１と条件２の内、少なくとも１つが成立した場合、ＯＲ回路３５ｖの出力はハイレベル「１」となるため、ＯＲ回路３６ｖ及びＯＲ回路３６ｕの出力もハイレベル「１」となり、Ｖ相過電流判定結果及びＵ相過電流判定結果としてハイレベル「１」、つまり「Ｖ相交流出力電流及びＵ相過電流判定結果に過電流発生の可能性がある」ことを示す信号が強制ゲート信号発生器５０に出力されることになる。
【００６８】
（３）Ｗ相の過電流判定動作
まず、条件１として、Ｗ相交流出力電流瞬時値ｉｗの絶対値｜ｉｗ｜が第１の過電流判定閾値Ｉ１を超えたか（｜ｉｗ｜＞Ｉ１）を判定し、さらに、条件２として、Ｗ相交流出力電流瞬時値ｉｗの絶対値｜ｉｗ｜が第２の過電流判定閾値Ｉ２を超え（｜ｉｗ｜＞Ｉ２）、且つＷ相交流出力電流瞬時値ｉｗの時間変化率の絶対値｜ｄｉｗ／ｄｔ｜が第３の過電流判定閾値Ｉ３を超えたか（｜ｄｉｗ／ｄｔ｜＞Ｉ３）を判定し、これら条件１と条件２の内、少なくとも１つが成立した場合に、「Ｗ相交流出力電流及びＶ相交流出力電流に過電流発生の可能性がある」と判定する。
【００６９】
すなわち、図２に示す過電流判定器３０におけるＷ相第１閾値判定器３１ｗ、Ｗ相第２閾値判定器３２ｗ、Ｗ相第３閾値判定器３３ｗ、ＡＮＤ回路３４ｗ及びＯＲ回路３５ｗによって、上記条件１と条件２の内、少なくとも１つが成立したか否かが判定され、その判定結果がＯＲ回路３６ｗ及びＯＲ回路３６ｖに出力される。具体的には、上記条件１と条件２の内、少なくとも１つが成立した場合、ＯＲ回路３５ｗの出力はハイレベル「１」となるため、ＯＲ回路３６ｗ及びＯＲ回路３６ｖの出力もハイレベル「１」となり、Ｗ相過電流判定結果及びＶ相過電流判定結果としてハイレベル「１」、つまり「Ｗ相交流出力電流及びＶ相過電流判定結果に過電流発生の可能性がある」ことを示す信号が強制ゲート信号発生器５０に出力されることになる。
【００７０】
上記のように、過電流が発生する可能性のある相を１相ではなく２相と判定する理由は以下の通りである。図１に示すように、交直変換器２００の交流出力端子には、Δ結線された変圧器３００が接続されることが一般的であるが、これは交直変換器２００の交流出力電圧に含まれる３の倍数の次数の高調波が打ち消され、交流出力電圧波形がより正弦波に近づくように改善できるためである。この時、交直変換器２００の各相の交流出力電流ｉｕ、ｉｖ、ｉｗの総和はゼロ、すなわちｉｕ＋ｉｖ＋ｉｗ＝０の関係にある。従って、ある相の交流出力電流に過電流が発生する可能性がある場合、他の２相の交流出力電流が全く変動しないということはあり得ない。よって、他の２相の交流出力電流も同時に変動し、過電流が発生する可能性が２番目に高い相が存在することになる。
【００７１】
図７に示すように、一般に、ある相の交流出力電流に過電流が発生する可能性が高いのは、その相の電流波形がピーク値となる位相角である。これは、仮に系統事故が発生しなくとも、交流出力電流の絶対値が元々大きいためである。過電流が発生する可能性が２番目に高いのは、過電流が発生する可能性が最も高い相に比べて位相が１２０度進んでいる相である。これは、１２０度進んでいる相では、過電流が発生する可能性が最も高い相の交流出力電流がピーク値をとる位相角以降において、仮に系統事故が発生しなくとも交流出力電流の絶対値が次第に大きくなるためである。これに対して、１２０度遅れている相は、過電流が発生する可能性が最も高い相の交流出力電流がピーク値をとる位相角以降において、交流出力電流の絶対値はゼロに近づくので過電流が発生する可能性は低い。
【００７２】
このような理由に基づき、本実施形態では、Ｕ相交流出力電流に過電流発生の可能性があると判定された場合には、同時にＵ相交流出力電流より１２０度位相が進んでいるＷ相交流出力電流にも過電流発生の可能性があると判定し、また、Ｖ相交流出力電流に過電流発生の可能性があると判定された場合には、同時にＶ相交流出力電流より１２０度位相が進んでいるＵ相交流出力電流にも過電流発生の可能性があると判定し、また、Ｗ相交流出力電流に過電流発生の可能性があると判定された場合には、同時にＷ相交流出力電流より１２０度位相が進んでいるＶ相交流出力電流にも過電流発生の可能性があると判定する。
なお、必ずしも過電流発生の可能性があると判定された相と、その相に対して１２０度位相が進んだ相を過電流発生の可能性があると判定する必要はなく、１相のみを判定しても良い。
【００７３】
続いて、図３に示す強制ゲート信号発生器５０の動作について説明する。
（１）強制ゲート信号Ｇｕｏｎ、Ｇｕｏｆｆ、Ｇｘｏｎ、Ｇｘｏｆｆの生成動作
（Ａ）まず、Ｕ相過電流判定結果を示す信号がローレベル「０」、つまり、過電流判定器３０によってＵ相交流出力電流ｉｕに過電流発生の可能性は無い（系統事故無し）と判定された場合、且つ、Ｕ相電流極性判定結果を示す信号がローレベル「０」、つまり、電流極性判定器４０によってＵ相交流出力電流ｉｕの極性が負極性と判定された場合を想定して説明する。
【００７４】
この場合、図８（ａ）に示すように、ＡＮＤ回路５１ｕ及び５２ｕの出力は両方ともローレベル「０」に維持され、単安定マルチバイブレータ５４ｕ及び５５ｕの出力、つまり強制ゲート信号Ｇｕｏｎ及びＧｘｏｎはローレベル「０」に維持される一方、ＮＯＴ回路５６ｕ及び５７ｕの出力、つまり強制ゲート信号Ｇｕｏｆｆ及びＧｘｏｆｆはハイレベル「１」に維持される。
【００７５】
（Ｂ）また、Ｕ相過電流判定結果を示す信号がローレベル「０」、つまり、Ｕ相交流出力電流ｉｕに過電流発生の可能性は無い（系統事故無し）と判定された場合、且つ、Ｕ相電流極性判定結果を示す信号がハイレベル「１」、つまり、Ｕ相交流出力電流ｉｕの極性が正極性と判定された場合は、上記（Ａ）と同様に、強制ゲート信号Ｇｕｏｎ及びＧｘｏｎはローレベル「０」に維持される一方、強制ゲート信号Ｇｕｏｆｆ及びＧｘｏｆｆはハイレベル「１」に維持される。
【００７６】
以上のような（Ａ）、（Ｂ）の場合、つまりＵ相電流極性判定結果に関わらず、Ｕ相過電流判定結果を示す信号がローレベル「０」（Ｕ相交流出力電流ｉｕに過電流発生の可能性無し）であれば、強制ゲート信号Ｇｕｏｎ及びＧｘｏｎはローレベル「０」に、強制ゲート信号Ｇｕｏｆｆ及びＧｘｏｆｆはハイレベル「１」に維持される。この場合、図４に示すゲート信号合成器６０ｕから出力される最終的なゲート信号Ｇｕ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｕと同じになり、また、ゲート信号合成器６０ｘから出力される最終的なゲート信号Ｇｘ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｘと同じになる。すなわち、Ｕ相交流出力電流ｉｕに過電流発生の可能性が無ければ、Ｕ相交流出力電流と逆極性のＵ相交流出力電圧Ｖｕを発生させる必要はないので、ゲート信号発生器２０から出力されるゲート信号Ｇｕ、Ｇｘを交直変換器２００のスイッチング素子Ｕ、Ｘにそのまま供給する。
【００７７】
（Ｃ）次に、系統事故が発生し、時刻ｔ０において、Ｕ相過電流判定結果を示す信号がハイレベル「１」に遷移し（つまりＵ相交流出力電流ｉｕに過電流発生の可能性があると判定され）、且つ、Ｕ相電流極性判定結果を示す信号がローレベル「０」の場合を想定して説明する。
【００７８】
この場合、図８（ｂ）に示すように、ＡＮＤ回路５１ｕの出力はローレベル「０」に維持されるため、強制ゲート信号Ｇｘｏｎはローベル「０」に維持されると共に、強制ゲート信号Ｇｕｏｆｆはハイレベル「１」に維持される。一方、ＡＮＤ回路５２ｕの出力は、時刻ｔ０にローレベル「０」からハイレベル「１」に遷移するため、単安定マルチバイブレータ５５ｕは、ＡＮＤ回路５２ｕの出力信号の立ち上がり時刻ｔ０から所定の時間幅ΔＴを有するハイレベルのパルス信号である強制ゲート信号Ｇｕｏｎを生成する。強制ゲート信号Ｇｘｏｆｆは、強制ゲート信号Ｇｕｏｎの論理反転信号であるので、時刻ｔ０から時間幅ΔＴを有するローレベルのパルス信号となる。
【００７９】
つまり、Ｕ相交流出力電流ｉｕに過電流発生の可能性があると判定され、且つ、Ｕ相交流出力電流ｉｕが負極性の場合、正極性のＵ相交流出力電圧Ｖｕ＝＋Ｅ＞０が得られるように、スイッチング素子Ｕを強制的にオンにし、スイッチング素子Ｘを強制的にオフにするような強制ゲート信号Ｇｕｏｎ、Ｇｘｏｆｆを生成する。この場合、図４に示すゲート信号合成器６０ｕから出力される最終的なゲート信号Ｇｕ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｕに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でハイレベルの強制ゲート信号Ｇｕｏｎが合成されたものとなる。また、ゲート信号合成器６０ｘから出力される最終的なゲート信号Ｇｘ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｘに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でローレベルの強制ゲート信号Ｇｘｏｆｆが合成されたものとなる。
【００８０】
（Ｄ）次に、系統事故が発生し、時刻ｔ０において、Ｕ相過電流判定結果を示す信号がハイレベル「１」に遷移し（つまりＵ相交流出力電流ｉｕに過電流発生の可能性があると判定され）、且つ、Ｕ相電流極性判定結果を示す信号がハイレベル「１」の場合を想定して説明する。
【００８１】
この場合、図８（ｃ）に示すように、ＡＮＤ回路５２ｕの出力はローレベル「０」に維持されるため、強制ゲート信号Ｇｕｏｎはローベル「０」に維持されると共に、強制ゲート信号Ｇｘｏｆｆはハイレベル「１」に維持される。一方、ＡＮＤ回路５１ｕの出力は、時刻ｔ０にローレベル「０」からハイレベル「１」に遷移するため、単安定マルチバイブレータ５４ｕは、ＡＮＤ回路５１ｕの出力信号の立ち上がり時刻ｔ０から所定の時間幅ΔＴを有するハイレベルのパルス信号である強制ゲート信号Ｇｘｏｎを生成する。強制ゲート信号Ｇｕｏｆｆは、強制ゲート信号Ｇｘｏｎの論理反転信号であるので、時刻ｔ０から時間幅ΔＴを有するローレベルのパルス信号となる。
【００８２】
つまり、Ｕ相交流出力電流ｉｕに過電流発生の可能性があると判定され、且つ、Ｕ相交流出力電流ｉｕが正極性の場合、負極性のＵ相交流出力電圧Ｖｕ＝−Ｅ＜０が得られるように、スイッチング素子Ｕを強制的にオフにし、スイッチング素子Ｘを強制的にオンにするような強制ゲート信号Ｇｘｏｎ、Ｇｕｏｆｆを生成する。この場合、図４に示すゲート信号合成器６０ｘから出力される最終的なゲート信号Ｇｘ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｘに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でハイレベルの強制ゲート信号Ｇｘｏｎが合成されたものとなる。また、ゲート信号合成器６０ｕから出力される最終的なゲート信号Ｇｕ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｕに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でローレベルの強制ゲート信号Ｇｕｏｆｆが合成されたものとなる。
【００８３】
本実施形態では、各強制ゲート信号の時間幅ΔＴを５０μｓと設定する。図９は、ゲート信号発生器２０において、キャリア信号及び交流出力電圧指令値と、これらを基に生成されるゲート信号との関係を表すものである。ここで、ＰＷＭ制御の変調率をｍ、スイッチング周波数（キャリア信号の周波数）をｆｃ、キャリア信号の周期をＴｃ（＝１／ｆｃ）とすると、生成されるゲート信号の時間幅Ｔｗは、Ｔｗ＝（１−ｍ）・（Ｔｃ／２）で表される。つまり、上記の強制ゲート信号の時間幅（５０μｓ）は、変調率ｍ＝０．８、スイッチング周波数ｆｃ＝２ｋＨｚ（Ｔｃ＝５００μｓ）の場合の一般的に使用されるゲート信号の時間幅に相当するため、技術的には難しくはない。なお、強制ゲート信号の時間幅ΔＴの設定手法の詳細については後述する。
【００８４】
（２）強制ゲート信号Ｇｖｏｎ、Ｇｖｏｆｆ、Ｇｙｏｎ、Ｇｙｏｆｆの生成動作
強制ゲート信号Ｇｖｏｎ、Ｇｖｏｆｆ、Ｇｙｏｎ、Ｇｙｏｆｆの生成動作についても上記と同様であるので、以下では簡略化して説明する。
（Ａ）まず、Ｖ相過電流判定結果を示す信号がローレベル「０」、つまり、過電流判定器３０によってＶ相交流出力電流ｉｖに過電流発生の可能性は無いと判定された場合、且つ、Ｖ相電流極性判定結果を示す信号がローレベル「０」、つまり、電流極性判定器４０によってＶ相交流出力電流ｉｖの極性が負極性と判定された場合、強制ゲート信号Ｇｖｏｎ及びＧｙｏｎはローレベル「０」に維持される一方、強制ゲート信号Ｇｖｏｆｆ及びＧｖｏｆｆはハイレベル「１」に維持される。
【００８５】
（Ｂ）また、Ｖ相過電流判定結果を示す信号がローレベル「０」、つまり、Ｖ相交流出力電流ｉｖに過電流発生の可能性は無い（系統事故無し）と判定された場合、且つ、Ｖ相電流極性判定結果を示す信号がハイレベル「１」、つまり、Ｖ相交流出力電流ｉｖの極性が正極性と判定された場合、強制ゲート信号Ｇｖｏｎ及びＧｙｏｎはローレベル「０」に維持される一方、強制ゲート信号Ｇｖｏｆｆ及びＧｙｏｆｆはハイレベル「１」に維持される。
【００８６】
以上のような（Ａ）、（Ｂ）の場合、図４に示すゲート信号合成器６０ｖから出力される最終的なゲート信号Ｇｖ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｖと同じになり、また、ゲート信号合成器６０ｙから出力される最終的なゲート信号Ｇｙ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｙと同じになる。すなわち、Ｖ相交流出力電流ｉｖに過電流発生の可能性が無ければ、Ｖ相交流出力電流と逆極性のＶ相交流出力電圧Ｖｖを発生させる必要はないので、ゲート信号発生器２０から出力されるゲート信号Ｇｖ、Ｇｙを交直変換器２００のスイッチング素子Ｖ、Ｙにそのまま供給する。
【００８７】
（Ｃ）次に、系統事故が発生し、時刻ｔ０において、Ｖ相過電流判定結果を示す信号がハイレベル「１」に遷移し（つまりＶ相交流出力電流ｉｖに過電流発生の可能性があると判定され）、且つ、Ｖ相電流極性判定結果を示す信号がローレベル「０」（ｉｖ＜０）の場合、強制ゲート信号Ｇｙｏｎはローベル「０」に維持されると共に、強制ゲート信号Ｇｖｏｆｆはハイレベル「１」に維持される。一方、ＡＮＤ回路５２ｖの出力は、時刻ｔ０にローレベル「０」からハイレベル「１」に遷移するため、単安定マルチバイブレータ５５ｖは、ＡＮＤ回路５２ｖの出力信号の立ち上がり時刻ｔ０から所定の時間幅ΔＴを有するハイレベルのパルス信号である強制ゲート信号Ｇｖｏｎを生成する。強制ゲート信号Ｇｙｏｆｆは、強制ゲート信号Ｇｖｏｎの論理反転信号であるので、時刻ｔ０から時間幅ΔＴを有するローレベルのパルス信号となる。
【００８８】
つまり、Ｖ相交流出力電流ｉｖに過電流発生の可能性があると判定され、且つ、Ｖ相交流出力電流ｉｖが負極性の場合、正極性のＶ相交流出力電圧Ｖｖ＝＋Ｅ＞０が得られるように、スイッチング素子Ｖを強制的にオンにし、スイッチング素子Ｙを強制的にオフにするような強制ゲート信号Ｇｖｏｎ、Ｇｙｏｆｆを生成する。この場合、図４に示すゲート信号合成器６０ｖから出力される最終的なゲート信号Ｇｖ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｖに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でハイレベルの強制ゲート信号Ｇｖｏｎが合成されたものとなる。また、ゲート信号合成器６０ｙから出力される最終的なゲート信号Ｇｙ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｙに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でローレベルの強制ゲート信号Ｇｙｏｆｆが合成されたものとなる。
【００８９】
（Ｄ）次に、系統事故が発生し、時刻ｔ０において、Ｖ相過電流判定結果を示す信号がハイレベル「１」に遷移し（つまりＶ相交流出力電流ｉｖに過電流発生の可能性があると判定され）、且つ、Ｖ相電流極性判定結果を示す信号がハイレベル「１」（ｉｖ＞０）の場合、強制ゲート信号Ｇｖｏｎはローベル「０」に維持されると共に、強制ゲート信号Ｇｙｏｆｆはハイレベル「１」に維持される。一方、ＡＮＤ回路５１ｖの出力は、時刻ｔ０にローレベル「０」からハイレベル「１」に遷移するため、単安定マルチバイブレータ５４ｖは、ＡＮＤ回路５１ｖの出力信号の立ち上がり時刻ｔ０から所定の時間幅ΔＴを有するハイレベルのパルス信号である強制ゲート信号Ｇｙｏｎを生成する。強制ゲート信号Ｇｖｏｆｆは、強制ゲート信号Ｇｙｏｎの論理反転信号であるので、時刻ｔ０から時間幅ΔＴを有するローレベルのパルス信号となる。
【００９０】
つまり、Ｖ相交流出力電流ｉｖに過電流発生の可能性があると判定され、且つ、Ｖ相交流出力電流ｉｖが正極性の場合、負極性のＶ相交流出力電圧Ｖｖ＝−Ｅ＜０が得られるように、スイッチング素子Ｖを強制的にオフにし、スイッチング素子Ｙを強制的にオンにするような強制ゲート信号Ｇｙｏｎ、Ｇｖｏｆｆを生成する。この場合、図４に示すゲート信号合成器６０ｙから出力される最終的なゲート信号Ｇｙ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｙに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でハイレベルの強制ゲート信号Ｇｙｏｎが合成されたものとなる。また、ゲート信号合成器６０ｖから出力される最終的なゲート信号Ｇｖ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｖに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でローレベルの強制ゲート信号Ｇｖｏｆｆが合成されたものとなる。
【００９１】
（３）強制ゲート信号Ｇｗｏｎ、Ｇｗｏｆｆ、Ｇｚｏｎ、Ｇｚｏｆｆの生成動作
強制ゲート信号Ｇｗｏｎ、Ｇｗｏｆｆ、Ｇｚｏｎ、Ｇｚｏｆｆの生成動作についても上記と同様であるので、以下では簡略化して説明する。
（Ａ）まず、Ｗ相過電流判定結果を示す信号がローレベル「０」、つまり、過電流判定器３０によってＷ相交流出力電流ｉｗに過電流発生の可能性は無いと判定された場合、且つ、Ｗ相電流極性判定結果を示す信号がローレベル「０」、つまり、電流極性判定器４０によってＷ相交流出力電流ｉｗの極性が負極性と判定された場合、強制ゲート信号Ｇｗｏｎ及びＧｚｏｎはローレベル「０」に維持される一方、強制ゲート信号Ｇｗｏｆｆ及びＧｚｏｆｆはハイレベル「１」に維持される。
【００９２】
（Ｂ）また、Ｗ相過電流判定結果を示す信号がローレベル「０」、つまり、Ｗ相交流出力電流ｉｗに過電流発生の可能性は無い（系統事故無し）と判定された場合、且つ、Ｗ相電流極性判定結果を示す信号がハイレベル「１」（ｉｗ＞０）と判定された場合、強制ゲート信号Ｇｗｏｎ及びＧｚｏｎはローレベル「０」に維持される一方、強制ゲート信号Ｇｗｏｆｆ及びＧｚｏｆｆはハイレベル「１」に維持される。
【００９３】
以上のような（Ａ）、（Ｂ）の場合、図４に示すゲート信号合成器６０ｗから出力される最終的なゲート信号Ｇｗ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｗと同じになり、また、ゲート信号合成器６０ｚから出力される最終的なゲート信号Ｇｚ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｚと同じになる。すなわち、Ｗ相交流出力電流ｉｗに過電流発生の可能性が無ければ、Ｗ相交流出力電流と逆極性のＷ相交流出力電圧Ｖｗを発生させる必要はないので、ゲート信号発生器２０から出力されるゲート信号Ｇｗ、Ｇｚを交直変換器２００のスイッチング素子Ｗ、Ｚにそのまま供給する。
【００９４】
（Ｃ）次に、系統事故が発生し、時刻ｔ０において、Ｗ相過電流判定結果を示す信号がハイレベル「１」に遷移し（つまりＷ相交流出力電流ｉｗに過電流発生の可能性があると判定され）、且つ、Ｗ相電流極性判定結果を示す信号がローレベル「０」（ｉｖ＜０）の場合、強制ゲート信号Ｇｚｏｎはローベル「０」に維持されると共に、強制ゲート信号Ｇｗｏｆｆはハイレベル「１」に維持される。一方、ＡＮＤ回路５２ｗの出力は、時刻ｔ０にローレベル「０」からハイレベル「１」に遷移するため、単安定マルチバイブレータ５５ｖは、ＡＮＤ回路５２ｗの出力信号の立ち上がり時刻ｔ０から所定の時間幅ΔＴを有するハイレベルのパルス信号である強制ゲート信号Ｇｗｏｎを生成する。強制ゲート信号Ｇｚｏｆｆは、強制ゲート信号Ｇｗｏｎの論理反転信号であるので、時刻ｔ０から時間幅ΔＴを有するローレベルのパルス信号となる。
【００９５】
つまり、Ｗ相交流出力電流ｉｗに過電流発生の可能性があると判定され、且つ、Ｗ相交流出力電流ｉｗが負極性の場合、正極性のＷ相交流出力電圧Ｖｗ＝＋Ｅ＞０が得られるように、スイッチング素子Ｗを強制的にオンにし、スイッチング素子Ｚを強制的にオフにするような強制ゲート信号Ｇｗｏｎ、Ｇｚｏｆｆを生成する。この場合、図４に示すゲート信号合成器６０ｗから出力される最終的なゲート信号Ｇｗ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｗに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でハイレベルの強制ゲート信号Ｇｗｏｎが合成されたものとなる。また、ゲート信号合成器６０ｚから出力される最終的なゲート信号Ｇｚ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｚに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でローレベルの強制ゲート信号Ｇｚｏｆｆが合成されたものとなる。
【００９６】
（Ｄ）次に、系統事故が発生し、時刻ｔ０において、Ｗ相過電流判定結果を示す信号がハイレベル「１」に遷移し（つまりＷ相交流出力電流ｉｗに過電流発生の可能性があると判定され）、且つ、Ｗ相電流極性判定結果を示す信号がハイレベル「１」（ｉｗ＞０）の場合、強制ゲート信号Ｇｗｏｎはローベル「０」に維持されると共に、強制ゲート信号Ｇｚｏｆｆはハイレベル「１」に維持される。一方、ＡＮＤ回路５１ｗの出力は、時刻ｔ０にローレベル「０」からハイレベル「１」に遷移するため、単安定マルチバイブレータ５４ｗは、ＡＮＤ回路５１ｗの出力信号の立ち上がり時刻ｔ０から所定の時間幅ΔＴを有するハイレベルのパルス信号である強制ゲート信号Ｇｚｏｎを生成する。強制ゲート信号Ｇｗｏｆｆは、強制ゲート信号Ｇｚｏｎの論理反転信号であるので、時刻ｔ０から時間幅ΔＴを有するローレベルのパルス信号となる。
【００９７】
つまり、Ｗ相交流出力電流ｉｗに過電流発生の可能性があると判定され、且つ、Ｗ相交流出力電流ｉｗが正極性の場合、負極性のＷ相交流出力電圧Ｖｗ＝−Ｅ＜０が得られるように、スイッチング素子Ｗを強制的にオフにし、スイッチング素子Ｚを強制的にオンにするような強制ゲート信号Ｇｚｏｎ、Ｇｗｏｆｆを生成する。この場合、図４に示すゲート信号合成器６０ｚから出力される最終的なゲート信号Ｇｚ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｚに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でハイレベルの強制ゲート信号Ｇｚｏｎが合成されたものとなる。また、ゲート信号合成器６０ｗから出力される最終的なゲート信号Ｇｗ’は、ゲート信号発生器２０から出力されるゲート信号Ｇｗに、時刻ｔ０から時刻ｔ０＋ΔＴまでの期間でローレベルの強制ゲート信号Ｇｗｏｆｆが合成されたものとなる。
【００９８】
図１０は、上述した本制御装置１０の動作の具体例を表すタイミングチャートである。この図１０では、時刻ｔ１において、過電流判定器３０によってＵ相交流出力電流ｉｕに過電流発生の可能性有りと判定され（Ｕ相過電流判定結果を示す信号がハイレベル「１」に遷移）、さらに、時刻ｔ２において、過電流判定器３０によってＷ相交流出力電流ｉｗに過電流発生の可能性有りと判定された（Ｗ相過電流判定結果を示す信号がハイレベル「１」に遷移）場合を想定している。
【００９９】
なお、時刻ｔ１において、電流極性判定器４０によって、Ｕ相交流出力電流ｉｕの極性は正極性と判定され（Ｕ相電流極性判定結果はハイレベル「１」）、Ｗ相交流出力電流ｉｗの極性は負極性と判定される（Ｗ相電流極性判定結果はローレベル「０」）。また、時刻ｔ２において、電流極性判定器４０によって、Ｖ相交流出力電流ｉｖの極性は正極性と判定され（Ｖ相電流極性判定結果はハイレベル「１」）、Ｗ相交流出力電流ｉｗの極性は負極性と判定される（Ｗ相電流極性判定結果はローレベル「０」）。
【０１００】
時刻ｔ１において、Ｕ相交流出力電流ｉｕに過電流発生の可能性有りと判定された場合、同時にＷ相交流出力電流ｉｗに過電流発生の可能性有りと判定されるため、Ｗ相過電流判定結果を示す信号もハイレベル「１」に遷移する。そして、強制ゲート信号発生器５０は、正極性であるＵ相交流出力電流ｉｕに対して逆極性（負極性）のＵ相交流出力電圧Ｖｕを得るための、時間幅ΔＴを有するハイレベルの強制ゲート信号Ｇｘｏｎ及びローレベルの強制ゲート信号Ｇｕｏｆｆを生成すると共に、負極性であるＷ相交流出力電流ｉｗに対して逆極性（正極性）のＷ相交流出力電圧Ｖｗを得るための、時間幅ΔＴを有するハイレベルの強制ゲート信号Ｇｗｏｎ及びローレベルの強制ゲート信号Ｇｚｏｆｆを生成する。
【０１０１】
つまり、時刻ｔ１以降、交直変換器２００のスイッチング素子Ｕは時間幅ΔＴの期間だけ強制的にオフになり、スイッチング素子Ｘは時間幅ΔＴの期間だけ強制的にオンになり、スイッチング素子Ｗは時間幅ΔＴの期間だけ強制的にオンになり、スイッチング素子Ｚは時間幅ΔＴの期間だけ強制的にオフになる。これにより、図１０に示すように、時刻ｔ１以降、時間幅ΔＴの期間だけ負極性のＵ相交流出力電圧Ｖｕと正極性のＷ相交流出力電圧Ｖｗが発生する。
【０１０２】
一方、時刻ｔ２において、Ｗ相交流出力電流ｉｗに過電流発生の可能性有りと判定された場合、同時にＶ相交流出力電流ｉｖに過電流発生の可能性有りと判定されるため、Ｖ相過電流判定結果を示す信号もハイレベル「１」に遷移する。そして、強制ゲート信号発生器５０は、正極性であるＶ相交流出力電流ｉｖに対して逆極性（負極性）のＶ相交流出力電圧Ｖｖを得るための、時間幅ΔＴを有するハイレベルの強制ゲート信号Ｇｙｏｎ及びローレベルの強制ゲート信号Ｇｖｏｆｆを生成すると共に、負極性であるＷ相交流出力電流ｉｗに対して逆極性（正極性）のＷ相交流出力電圧Ｖｗを得るための、時間幅ΔＴを有するハイレベルの強制ゲート信号Ｇｗｏｎ及びローレベルの強制ゲート信号Ｇｚｏｆｆを生成する。
【０１０３】
つまり、時刻ｔ２以降、交直変換器２００のスイッチング素子Ｖは時間幅ΔＴの期間だけ強制的にオフになり、スイッチング素子Ｙは時間幅ΔＴの期間だけ強制的にオンになり、スイッチング素子Ｗは時間幅ΔＴの期間だけ強制的にオンになり、スイッチング素子Ｚは時間幅ΔＴの期間だけ強制的にオフになる。これにより、図１０に示すように、時刻ｔ２以降、時間幅ΔＴの期間だけ負極性のＶ相交流出力電圧Ｖｖと正極性のＷ相交流出力電圧Ｖｗが発生する。
【０１０４】
以上のように、本制御装置１０によれば、交流電力系統４００側での系統事故発生時において、交流出力電流と逆極性の交流出力電圧を得られる強制ゲート信号を強制的に所定時間発生させて交直変換器２００をＰＷＭ制御することにより、交流出力電流に発生する過電流を抑制することが可能となる。このような本制御装置１０の過電流抑制手法は、従来技術である特許文献１（特開平１１−２２０８８４号公報）のように、交直変換器２００の交流出力電力をゼロにするものではなく、また、特許文献２（特開２００７−１４３３２７号公報）のように、交直変換器２００のスイッチング周波数を高めるものではないため、交直変換器２００の交流出力電力を維持しつつ、且つ発生損失を増大させることなく、交流出力過電流の発生を抑制することが可能となる。
【０１０５】
ところで、シミュレーション解析を用いた基礎検討の結果、５０μｓの時間幅ΔＴを有する強制ゲート信号で過電流を抑制しようとする場合、過電流検出から強制ゲート信号の発生までの間に許容される時間遅れは２０μｓ〜３０μｓ程度までであると推測される。従って、時間遅れがさらに長い場合には、過電流発生の可能性を判定するための各過電流判定閾値を厳しめに設定したり、強制ゲート信号の時間幅ΔＴを短くすることにより、過電流の抑制効果を維持することができると考えられる。
【０１０６】
図１１は、時間遅れ（横軸）に対して、過電流抑制効果を維持可能な強制ゲート信号の時間幅ΔＴ（縦軸）と、過電流発生の可能性を判定するための第２の過電流判定閾値Ｉ２（縦軸）との関係を表す特性図である。本実施形態では、強制ゲート信号の時間幅ΔＴを５０μｓ、第２の過電流判定閾値Ｉ２を０．８ｐｕと設定した場合を例示したが、時間遅れが無視できない場合には、図１１から、例えば強制ゲート信号の時間幅ΔＴを３０μｓ、第２の過電流判定閾値Ｉ２を０．７ｐｕと設定しても良い。なお、上記のように、時間遅れに応じて設定する閾値は、第２の過電流判定閾値Ｉ２だけでなく、第１の過電流判定閾値Ｉ１や第３の過電流判定閾値Ｉ３でも良い。
【０１０７】
このように、過電流の検出器（電流検出器７０ｕ、７０ｖ、７０ｗ）と過電流判定器３０は、数１０μｓオーダーの即応性が求められることから、これら電流検出器７０ｕ、７０ｖ、７０ｗと過電流判定器３０を、交直変換器２００の外部（制御装置１０の内部）ではなく、交直変換器２００における各スイッチング素子のアーム内に設けるような構成としても良い。
【０１０８】
図１２は、各スイッチング素子のアーム内に、制御装置１０の電流検出器、過電流判定器、電流極性判定器、強制ゲート信号発生器等の構成要素を設けた場合の交直変換器２００Ａの構成図である。なお、図１２では、各アームにスイッチング素子が３つずつ直列接続された構成を例示している。つまり、Ｕアームにはスイッチング素子Ｕ１、Ｕ２、Ｕ３が直列接続されており、Ｖアームにはスイッチング素子Ｖ１、Ｖ２、Ｖ３が直列接続されており、Ｗアームにはスイッチング素子Ｗ１、Ｗ２、Ｗ３が直列接続されており、Ｘアームにはスイッチング素子Ｘ１、Ｘ２、Ｘ３が直列接続されており、Ｙアームにはスイッチング素子Ｙ１、Ｙ２、Ｙ３が直列接続されており、Ｚアームにはスイッチング素子Ｚ１、Ｚ２、Ｚ３が直列接続されている。
【０１０９】
この図１２において、符号Ｕ１０、Ｖ１０、Ｗ１０、Ｘ１０、Ｙ１０、Ｚ１０は、ぞれぞれ各アームに流れる電流（つまり交直変換器２００Ａの各出力相の交流出力電流）を検出する電流検出器（例えばホール効果ＣＴなど）である。符号Ｕ１１、Ｖ１１、Ｗ１１、Ｘ１１、Ｙ１１、Ｚ１１は、それぞれ図１に示す過電流判定器３０と電流極性判定器４０の機能を備える電流判定器である。符号Ｕ１２、Ｖ１２、Ｗ１２、Ｘ１２、Ｙ１２、Ｚ１２は、図１に示す強制ゲート信号発生器５０と同様の強制ゲート信号発生器である。
【０１１０】
符号Ｕ１３、Ｖ１３、Ｗ１３、Ｘ１３、Ｙ１３、Ｚ１３は、ゲート信号発生器２０から出力される各ゲート信号を、それぞれのアームに接続された３つのスイッチング素子に分配すると共に、各強制ゲート信号発生器によって生成された強制ゲート信号を合成するゲート信号合成機能を有するゲート信号分配器である。なお、各ゲート信号分配器は、アーム間伝送線を介して強制ゲート信号を他のゲート信号分配器に伝送する機能も有する。
【０１１１】
符号Ｕ２０、Ｕ２１、Ｕ２２は、ゲート信号分配器Ｕ１３によって分配されるゲート信号に応じてスイッチング素子Ｕ１、Ｕ２、Ｕ３を駆動するゲート駆動回路である。符号Ｖ２０、Ｖ２１、Ｖ２２は、ゲート信号分配器Ｖ１３によって分配されるゲート信号に応じてスイッチング素子Ｖ１、Ｖ２、Ｖ３を駆動するゲート駆動回路である。符号Ｗ２０、Ｗ２１、Ｗ２２は、ゲート信号分配器Ｗ１３によって分配されるゲート信号に応じてスイッチング素子Ｗ１、Ｗ２、Ｗ３を駆動するゲート駆動回路である。
【０１１２】
符号Ｘ２０、Ｘ２１、Ｘ２２は、ゲート信号分配器Ｘ１３によって分配されるゲート信号に応じてスイッチング素子Ｘ１、Ｘ２、Ｘ３を駆動するゲート駆動回路である。符号Ｙ２０、Ｙ２１、Ｙ２２は、ゲート信号分配器Ｙ１３によって分配されるゲート信号に応じてスイッチング素子Ｙ１、Ｙ２、Ｙ３を駆動するゲート駆動回路である。符号Ｚ２０、Ｚ２１、Ｚ２２は、ゲート信号分配器Ｚ１３によって分配されるゲート信号に応じてスイッチング素子Ｚ１、Ｚ２、Ｚ３を駆動するゲート駆動回路である。
【０１１３】
＜過電流判定閾値及び強制ゲート信号の時間幅の設定手法＞
次に、本実施形態における過電流判定閾値（Ｉ１、Ｉ２、Ｉ３）と、強制ゲート信号の時間幅ΔＴの設定手法について説明する。
交直変換器２００は変換器用変圧器３００を介して交流電力系統４００に連系されているが、各部電圧・電流を変圧器２次側に換算すれば、Ｕ相について下記（１）式が成り立つ。なお、以下ではＵ相に着目して説明するが、Ｖ、Ｗ相も同様である。
【０１１４】
【数１】
0005233418.tif 000002
【０１１５】
系統電圧ｖｓｕは正弦波波形であるから、位相θの関数として下記（２）式で表せる。一方、変換器交流出力電圧ｖｃｕは下記（３）式となる。
【０１１６】
【数２】
0005233418.tif 000003
【０１１７】
ここで、図１３に示すように、変換器交流出力電流ｉｕが過電流判定閾値を超える直前の変換器交流出力電圧ｖｃｕを＋E／２と仮定する。強制ゲート信号を発生させれば、変換器交流出力電圧ｖｃｕは極性が反転して−E／２となる。強制ゲート信号を発生させて、変換器交流出力電圧ｖｃｕを−E／２に反転させた場合それぞれの微小時間幅ΔＴ 間における電流変化量Δｉ’ｕは下記（４）式となる。
【０１１８】
【数３】
0005233418.tif 000004
【０１１９】
一般に、直流電圧Ｅと変換器用変圧器２次側に換算された系統電圧ｖｓｕの間には、Ｅ／２＞Ｖの関係が成り立つ。これは、交直変換器２００の標準的な出力電圧制御方式であるＰＷＭ制御では、交流相電圧波高値（Ｖ）対直流電圧の１／２倍（Ｅ／２）の比で定義される変調率が、原理的に１以下であるためである。このとき、下記の２つの内容が成り立つことになる。
（a）Δｉ’ｕ＜０が常に成り立つ。強制ゲート信号により、常に電流減少効果（過電流抑制効果）がある。
（b）強制ゲート信号による電流減少量は、最も大きめに見積もっても下記（５）式で表される。
【０１２０】
【数４】
0005233418.tif 000005
【０１２１】
上記の点を考慮しつつ、強制ゲート信号の時間幅ΔＴと過電流判定閾値（Ｉ１、Ｉ２、Ｉ３）は下記の手順で設定する。
（１）第１の過電流判定閾値Ｉ１は、正常動作時の変換器交流出力電流の相電流波高値Ｉｐよりは大きく、且つ交直変換器２００の過電流保護継電器の整定値Ｉｍよりは小さい、つまり、Ｉｐ＜Ｉ１＜Ｉｍが成り立つように設定する。
（２）変換器用変圧器２次側に換算された変換器交流出力電流の相電流波高値を単位法の基準値とすれば、Ip=1.0(pu)、Im=1.5(pu)程度が通常である。従って、 I1は1.0<I1<1.5の間、具体的にはI1=1.15(pu)、1.2(pu)等に設定することが好適である。
【０１２２】
（３）強制ゲート信号の目標は、過電流気味の変換器交流出力電流を、例えば1.15(pu)で食い止め、過電流保護継電器が動作して変換器が停止するIm=1.5(pu)まで増加させず、正常時の変換器交流出力電流と同等のIp=1.0(pu)に近づけることにある。よって、強制ゲート信号に求められる電流減少量は、|Δi'u|=1.15−1.0=0.15(pu)となる。
（４）電流減少量は、直流電圧E、変換器用変圧器２次側に換算された変圧器漏れインダクタンスL、強制ゲート信号の時間幅ΔＴの関数である。標準的な諸元を備えた電力系統用変換器を想定した強制ゲート信号の時間幅の算出手順を、図１４に表形式でまとめて示す。表の上から下へと関連する諸元を順次求めていく。
【０１２３】
（５）第１の過電流判定閾値I1と強制ゲート信号の時間幅ΔＴとの間には、線形関係が成り立つ。第１の過電流判定閾値I1を大きくすれば、強制ゲート信号の所要時間幅ΔＴも大きくなり、I1を小さくすればΔＴも小さくなる。図１４の条件では、I1=1.15(pu)に対してΔＴ=39(μs)となったが、I1=1.2(pu)ではΔＴ=52(μs)、I1=1.1(pu)ではΔＴ=26(μs)となる。
（６）但し、上記（５）式|Δi'u|=(E/L)ΔＴは電流減少量が最大の場合を想定しているので、強制ゲート信号の時間幅は上記の値（例えばΔＴ=39(μs)）またはそれ以上に長くする必要がある。しかし、強制ゲート信号の時間幅を極端に長く（例えば2倍）設定すると、変換器全体の動作状態に大幅な変化を及ぼしてしまい、動作が不安定となり新たな過電流を発生させることにもつながりかねない。電気回路シミュレーション計算からの経験によれば、ほぼ上記の値どおり（例えばΔＴ=40〜50(μs)とする）に設定すれば、所期の電流減少効果が得られるものと判断される。
【０１２４】
（７）第２の過電流判定閾値I2と第３の過電流判定閾値I3とは組み合わせて用いる。第２の過電流判定閾値I2はゼロよりは十分大きく、正常動作時の変換器交流出力電流の相電流波高値Ipよりは小さく、つまり、0<<I2<Ipが成り立つように設定する。
（８）変換器用変圧器２次側に換算された変換器交流出力電流の相電流波高値を単位法の基準値とすれば、Ip=1.0(pu)よりI2は0.5〜1.0、具体的にはI２=0.75(pu)、0.8(pu)等に設定することが好適である。
（９）第３の過電流判定閾値I3は、正常時の変換器交流出力電流の時間変化率di/dtの最大値よりも十分大きくなるように設定する。これは正常時と過電流発生時の電流変化率を精度良く区別するためである。（６）式のように、交流出力電流を正弦波とすれば、di/dtの最大値は角周波数ωと相電流波高値Ipを用いてωIpで表すことができる。図１４の数値を用いると、max(di/dt)=ωIp=100π×1.1=345.58(pu/s)=0.00034558(pu/μs)となる。従って、第３の過電流判定閾値I3は、例えばI3=0.01(pu/μs)等、上記最大値の約30倍に設定することが好適である。
【０１２５】
【数５】
0005233418.tif 000006
【０１２６】
＜変形例１＞
次に、本制御装置１０の変形例１について説明する。なお、本変形例１では、交直変換器２００の交流出力電流に過電流が発生しやすいのは、主に系統事故時であることから、交流電力系統４００側における系統電圧の低下を検出し、上述した過電流発生可能性の閾値判定と組み合わせることにより、誤動作・誤不動作を防ぎ、必要十分な条件でのみ過電流を抑制するための強制ゲート信号を生成することの可能な制御装置について説明する。
【０１２７】
図１５に、本変形例１における制御装置１０Ａの構成図を示す。なお、図１５において、図１と同様の構成要素には同一符号を付して説明を省略する。図１５に示すように、本変形例１における制御装置１０Ａは、系統電圧検出器８０Ａと、系統電圧低下判定器９０Ａを新たに備えると共に、内部構成が異なる過電流判定器３０Ａを備えている点で制御装置１０と相違する。
【０１２８】
系統電圧検出器８０Ａは、交流電力系統４００側のＵ相系統電圧（相電圧）の瞬時値Ｖsu、Ｖ相系統電圧（相電圧）の瞬時値Ｖsv、Ｗ相系統電圧（相電圧）の瞬時値Ｖsw、Ｕ−Ｖ相間の系統電圧（線間電圧）の瞬時値Ｖsuv、Ｖ−Ｗ相間の系統電圧（線間電圧）の瞬時値Ｖsvw、Ｗ−Ｕ相間の系統電圧（線間電圧）の瞬時値Ｖswuを検出し、各系統電圧瞬時値の検出結果を系統電圧低下判定器９０Ａに出力する。
【０１２９】
系統電圧低下判定器９０Ａは、系統電圧検出器８０Ａから入力される各系統電圧瞬時値Ｖsu、Ｖsv、Ｖsw、Ｖsuv、Ｖsvw、Ｖswuに基づいて、交流電力系統４００側における系統電圧低下の発生を判定する。図１６に、系統電圧低下判定器９０Ａの詳細な内部構成を示す。この図１６に示すように、系統電圧低下判定器９０Ａは、絶対値演算器９１Ａｕ、９１Ａｖ、９１Ａｗ、９２Ａｕ、９２Ａｖ、９２Ａｗ、最大値選択器９３Ａ、９４Ａ、比較器９５Ａ、９６Ａ、ＯＲ回路９７Ａから構成されている。
【０１３０】
絶対値演算器９１Ａｕは、系統電圧瞬時値Ｖsuの絶対値を最大選択器９３Ａに出力する。絶対値演算器９１Ａｖは、系統電圧瞬時値Ｖsvの絶対値を最大選択器９３Ａに出力する。絶対値演算器９１Ａｗは、系統電圧瞬時値Ｖswの絶対値を最大選択器９３Ａに出力する。絶対値演算器９２Ａｕは、系統電圧瞬時値Ｖsuvの絶対値を最大選択器９４Ａに出力する。絶対値演算器９２Ａｖは、系統電圧瞬時値Ｖsvwの絶対値を最大選択器９４Ａに出力する。絶対値演算器９２Ａｗは、系統電圧瞬時値Ｖswuの絶対値を最大選択器９４Ａに出力する。
【０１３１】
最大値選択器９３Ａは、系統電圧瞬時値Ｖsuの絶対値、系統電圧瞬時値Ｖsvの絶対値、系統電圧瞬時値Ｖswの絶対値の中から最大値を選択して比較器９５Ａに出力する。最大値選択器９４Ａは、系統電圧瞬時値Ｖsuvの絶対値、系統電圧瞬時値Ｖsvwの絶対値、系統電圧瞬時値Ｖswuの絶対値の中から最大値を選択して比較器９６Ａに出力する。
【０１３２】
比較器９５Ａは、最大値選択器９３Ａによって選択された系統電圧瞬時値Ｖsu、Ｖsv、Ｖswの中の最大値と、予め設定されている相電圧低下判定閾値ＶＬＧとを比較し、その比較結果（最大値が相電圧低下判定閾値ＶＬＧを下回った場合はハイレベル「１」）をＯＲ回路９７Ａに出力する。比較器９６Ａは、最大値選択器９４Ａによって選択された系統電圧瞬時値Ｖsuv、Ｖsvw、Ｖswuの中の最大値と、予め設定されている線間電圧低下判定閾値ＶＬＬとを比較し、その比較結果（最大値が線間電圧低下判定閾値ＶＬＬを下回った場合はハイレベル「１」）をＯＲ回路９７Ａに出力する。ＯＲ回路９７Ａは、比較器９５Ａの出力信号と比較器９６Ａの出力信号との論理和信号を系統電圧低下判定結果（系統電圧が低下したと判定された場合はハイレベル「１」）を過電流判定器３０Ａに出力する。
【０１３３】
図１７に、本変形例１における過電流判定器３０Ａの内部構成を示す。なお、この図１７において、図２と同様の構成要素には同一符号を付して説明を省略する。図１７に示すように、本変形例１における過電流判定器３０Ａは、ＯＲ回路３６ｕの後段にＡＮＤ回路３７ｕを備え、ＯＲ回路３６ｖの後段にＡＮＤ回路３７ｖを備え、ＯＲ回路３６ｗの後段にＡＮＤ回路３７ｗを備える点で図２の過電流判定器３０と相違する。
【０１３４】
ＡＮＤ回路３７ｕは、ＯＲ回路３６ｕの出力信号と、系統電圧低下判定器９０ＡにおけるＯＲ回路９７Ａの出力信号（系統電圧低下判定結果）との論理積信号を、Ｕ相過電流判定結果（Ｕ相に過電流発生の可能性有りの場合はハイレベル「１」）として強制ゲート信号発生器５０に出力する。ＡＮＤ回路３７ｖは、ＯＲ回路３６ｖの出力信号と、系統電圧低下判定器９０ＡにおけるＯＲ回路９７Ａの出力信号との論理積信号を、Ｖ相過電流判定結果（Ｖ相に過電流発生の可能性有りの場合はハイレベル「１」）として強制ゲート信号発生器５０に出力する。ＡＮＤ回路３７ｗは、ＯＲ回路３６ｗの出力信号と、系統電圧低下判定器９０ＡにおけるＯＲ回路９７Ａの出力信号との論理積信号を、Ｗ相過電流判定結果（Ｗ相に過電流発生の可能性有りの場合はハイレベル「１」）として強制ゲート信号発生器５０に出力する。
【０１３５】
以上のように、本変形例１における制御装置１０Ａの構成によれば、交流電力系統４００側における系統電圧低下の発生を検出し、過電流発生可能性の閾値判定と組み合わせることにより、誤動作・誤不動作を防ぎ、必要十分な条件でのみ過電流を抑制するための強制ゲート信号を生成することが可能となる。
【０１３６】
＜変形例２＞
次に、本制御装置１０の変形例２について説明する。図２、図１７に示す過電流判定器３０、３０Ａが使用する過電流判定閾値（Ｉ１、Ｉ２、Ｉ３）は固定値であった。本変形例２では、交流電力系統４００側における系統電圧の位相を検出し、この系統電圧の位相に応じて過電流判定閾値を可変することにより、強制ゲート信号による過電流抑制効果を高めることの可能な制御装置について説明する。
【０１３７】
まず、系統電圧の位相に従って過電流判定閾値を可変することにより、強制ゲート信号による過電流抑制効果を高めることが可能となる原理について説明する。
上記の過電流判定閾値の設定手法において、図１３で説明したように、変換器交流出力電流ｉｕが過電流判定閾値を超える直前の変換器交流出力電圧ｖｃｕを＋E／２と仮定し、強制ゲート信号を発生させれば、変換器交流出力電圧ｖｃｕは極性が反転して−E／２となる。ここで、強制ゲート信号を発生させて、変換器交流出力電圧ｖｃｕを−E／２に反転させた場合、微小時間幅ΔＴ 間における電流変化量Δｉ’ｕは下記（４）式となることは既に述べた。この時、強制ゲート信号を発生させずに、変換器交流出力電圧ｖｃｕを＋E／２のまま続けた場合、微小時間幅ΔＴ 間における電流変化量Δｉｕは下記（７）式となる。また、電流変化量Δｉ’ｕとΔｉｕとの差は下記（８）式となる。
【０１３８】
【数６】
0005233418.tif 000007
【０１３９】
系統電圧の位相θは、変換器交流出力電流が過電流判定閾値を超えた時点の値である。時間幅ΔＴが十分小さければ、系統電圧ｖｓｕ＝VsinθもΔＴの間は一定とみなすことができる。この時、電流変化量Δｉ’ｕとΔｉｕの大きさは系統電圧の位相θの関数となり、次のように変化する。
（１）θ=+90゜ ：Δiu>0かつ、|Δiu|は最小値、Δi'u<0かつ、|Δi'u|は最大値。
（２）θ=0゜,180゜：Δiu>0かつ、|Δiu|は中間的な値、Δi'u<0かつ、|Δi'u|は中間的な値。
（３）θ=−90゜：Δiu>0かつ、|Δiu|は最大値、Δi'u<0かつ、|Δi'u|は最小値。
【０１４０】
従って、過電流判定閾値を系統電圧の位相θの関数として下記のように可変に設定すれば、強制ゲート信号による過電流抑制効果をさらに高めることができる。
（１）θ=+90゜：過電流が発生しにくいので、過電流判定閾値は大きめ（緩め）に設定（図１８参照）。
（２）θ=0゜,180゜：過電流発生可能性は中程度なので，過電流判定閾値も中間的な値に設定（図１９参照）。
（３）θ=−90゜：過電流が発生しやすいので，過電流判定閾値は小さめ（厳しめ）に設定（図２０参照）。
なお、−90゜〜+90゜〜0゜の間の位相θでは、過電流判定閾値が連続変化するように設定する。
【０１４１】
ここまでは、変換器交流出力電圧が+E/2から−E/2に反転する場合、すなわち、変換器交流出力電流に正極性の過電流が発生する可能性のある場合を考えたが、負極性の過電流が発生する可能性のある場合、つまり変換器交流出力電圧が−E/2から+E/2に反転する場合も、電流変化量Δiu、 Δi'uの大きさは系統電圧の位相θの関数となり、過電流判定閾値を系統電圧の位相θの関数として可変に設定すれば、過電流抑制効果をさらに高めることができる。ここで、変換器交流出力電圧が−E/2から+E/2に反転する場合における電流変化量Δiu、 Δi'uと両者の差は下記（９）、（１０）、（１１）式で表される。
【０１４２】
【数７】
0005233418.tif 000008
【０１４３】
変換器交流出力電圧が−E/2から+E/2に反転する場合、電流変化量Δｉ’ｕとΔｉｕは次のように変化する。
（１）θ=+90゜：Δiu<0かつ、|Δiu|は最大値、Δi'u>0かつ、|Δi'u|は最小値。
（２）θ=0゜,180゜：Δiu<0かつ、|Δiu|は中間的な値、Δi'u>0かつ、|Δi'u|は中間的な値。
（３）θ=−90゜：Δiu<0かつ、|Δiu|は最小値、Δi'u>0かつ、|Δi'u|は最大値。
【０１４４】
従って、過電流判定閾値を下記のように可変に設定する。
（１）θ=+90゜：過電流が発生しやすいので，過電流判定閾値は小さめ（厳しめ）に設定（図２１参照）。
（２）θ=0゜,180゜：過電流発生可能性は中程度なので，過電流判定閾値も中間的な値に設定（図２２参照）。
（３）θ=−90゜：過電流が発生しにくいので、過電流判定閾値は大きめ（緩め）に設定（図２３参照）。
なお、−90゜〜+90゜〜0゜の間の位相θでは、過電流判定閾値が連続変化するように設定する。
【０１４５】
以上のような系統電圧の位相に応じた過電流判定閾値の可変設定原理に基づき、以下では、本変形例２における制御装置１０Ｂの構成について説明する。
図２４は、本変形例２における制御装置１０Ｂの構成図である。なお、図２４において、図１と同様の構成要素には同一符号を付して説明を省略する。図２４に示すように、本変形例２における制御装置１０Ｂは、系統電圧検出器８０Ｂと、過電流判定閾値設定器９０Ｂを新たに備えると共に、図２に示す過電流判定器３０とは機能の異なる過電流判定器３０Ｂを備えている点で制御装置１０と相違する。
【０１４６】
系統電圧検出器８０Ｂは、交流電力系統４００側のＵ相系統電圧（相電圧）の瞬時値Ｖsu、Ｖ相系統電圧（相電圧）の瞬時値Ｖsv、Ｗ相系統電圧（相電圧）の瞬時値Ｖswを検出し、各系統電圧瞬時値の検出結果を過電流判定閾値設定器９０Ｂに出力する。
【０１４７】
過電流判定閾値設定器９０Ｂは、系統電圧検出器８０Ｂから入力される各系統電圧瞬時値Ｖsu、Ｖsv、Ｖswと、電流極性判定器４０から入力される各相の電流極性判定結果とに基づいて、過電流判定器３０Ｂで使用する各過電流判定閾値を設定し、その設定した各過電流判定閾値を過電流判定器３０Ｂに出力する。図２５に、過電流判定閾値設定器９０Ｂの詳細な内部構成を示す。
【０１４８】
この図２５に示すように、過電流判定閾値設定器９０Ｂは、位相検出器９１Ｂｕ、９１Ｂｖ、９１Ｂｗ、閾値設定器９２Ｂｕ、９２Ｂｖ、９２Ｂｗから構成されている。位相検出器９１Ｂｕは、系統電圧検出器８０Ｂから入力される系統電圧瞬時値Ｖsuを基に、Ｕ相の系統電圧の位相θuを検出し、その検出結果を閾値設定器９２Ｂｕに出力する。位相検出器９１Ｂｖは、系統電圧検出器８０Ｂから入力される系統電圧瞬時値Ｖsvを基に、Ｖ相の系統電圧の位相θvを検出し、その検出結果を閾値設定器９２Ｂｖに出力する。位相検出器９１Ｂｗは、系統電圧検出器８０Ｂから入力される系統電圧瞬時値Ｖswを基に、Ｗ相の系統電圧の位相θwを検出し、その検出結果を閾値設定器９２Ｂｗに出力する。
【０１４９】
閾値設定器９２Ｂｕは、電流極性判定器４０から入力されるＵ相電流極性判定結果と、位相検出器９１Ｂｕから入力される系統電圧位相θuの検出結果とに基づいて、各過電流判定閾値（第１の過電流判定閾値Ｉｕ１、第２の過電流判定閾値Ｉｕ２、第３の過電流判定閾値Ｉｕ３）を設定する。具体的には、この閾値設定器９２Ｂｕには、図２６（a）に示すような、Ｕ相交流出力電流が正極性の場合における各過電流判定閾値（第１の過電流判定閾値Ｉｕ１、第２の過電流判定閾値Ｉｕ２、第３の過電流判定閾値Ｉｕ３）と系統電圧位相θuとの対応関係を表す正極性用閾値設定データと、図２６（b）に示すような、Ｕ相交流出力電流が負極性の場合における各過電流判定閾値（第１の過電流判定閾値Ｉｕ１、第２の過電流判定閾値Ｉｕ２、第３の過電流判定閾値Ｉｕ３）と系統電圧位相θuとの対応関係を表す負極性用閾値設定データとが予め保存されている。
【０１５０】
つまり、閾値設定器９２Ｂｕは、Ｕ相電流極性判定結果を基に正極性用閾値設定データまたは負極性用閾値設定データをいずれか一方を選択し、その選択した閾値設定データと系統電圧位相θuの検出結果とに基づいて、各過電流判定閾値（第１の過電流判定閾値Ｉｕ１、第２の過電流判定閾値Ｉｕ２、第３の過電流判定閾値Ｉｕ３）を設定する。また、この閾値設定器９２Ｂｕは、設定した第１の過電流判定閾値Ｉｕ１を過電流判定器３０ＢにおけるＵ相第１閾値判定部３１ｕに出力し、第２の過電流判定閾値Ｉｕ２を過電流判定器３０ＢにおけるＵ相第２閾値判定部３２ｕに出力し、第３の過電流判定閾値Ｉｕ３を過電流判定器３０ＢにおけるＵ相第３閾値判定部３３ｕに出力する。
【０１５１】
閾値設定器９２Ｂｖは、電流極性判定器４０から入力されるＶ相電流極性判定結果と、位相検出器９１Ｂｖから入力される系統電圧位相θvの検出結果とに基づいて、各過電流判定閾値（第１の過電流判定閾値Ｉｖ１、第２の過電流判定閾値Ｉｖ２、第３の過電流判定閾値Ｉｖ３）を設定する。この閾値設定器９２Ｂｖには、閾値設定器９２Ｂｕと同様に、Ｖ相交流出力電流が正極性の場合における各過電流判定閾値（第１の過電流判定閾値Ｉｖ１、第２の過電流判定閾値Ｉｖ２、第３の過電流判定閾値Ｉｖ３）と系統電圧位相θvとの対応関係を表す正極性用閾値設定データと、Ｖ相交流出力電流が負極性の場合における各過電流判定閾値（第１の過電流判定閾値Ｉｖ１、第２の過電流判定閾値Ｉｖ２、第３の過電流判定閾値Ｉｖ３）と系統電圧位相θvとの対応関係を表す負極性用閾値設定データとが予め保存されている。
【０１５２】
つまり、閾値設定器９２Ｂｖは、Ｖ相電流極性判定結果を基に正極性用閾値設定データまたは負極性用閾値設定データをいずれか一方を選択し、その選択した閾値設定データと系統電圧位相θvの検出結果とに基づいて、各過電流判定閾値（第１の過電流判定閾値Ｉｖ１、第２の過電流判定閾値Ｉｖ２、第３の過電流判定閾値Ｉｖ３）を設定する。また、この閾値設定器９２Ｂｖは、設定した第１の過電流判定閾値Ｉｖ１を過電流判定器３０ＢにおけるＶ相第１閾値判定部３１ｖに出力し、第２の過電流判定閾値Ｉｖ２を過電流判定器３０ＢにおけるＶ相第２閾値判定部３２ｖに出力し、第３の過電流判定閾値Ｉｖ３を過電流判定器３０ＢにおけるＶ相第３閾値判定部３３ｖに出力する。
【０１５３】
閾値設定器９２Ｂｗは、電流極性判定器４０から入力されるＷ相電流極性判定結果と、位相検出器９１Ｂｗから入力される系統電圧位相θwの検出結果とに基づいて、各過電流判定閾値（第１の過電流判定閾値Ｉｗ１、第２の過電流判定閾値Ｉｗ２、第３の過電流判定閾値Ｉｗ３）を設定する。この閾値設定器９２Ｂｗには、閾値設定器９２Ｂｕと同様に、Ｗ相交流出力電流が正極性の場合における各過電流判定閾値（第１の過電流判定閾値Ｉｗ１、第２の過電流判定閾値Ｉｗ２、第３の過電流判定閾値Ｉｗ３）と系統電圧位相θwとの対応関係を表す正極性用閾値設定データと、Ｗ相交流出力電流が負極性の場合における各過電流判定閾値（第１の過電流判定閾値Ｉｗ１、第２の過電流判定閾値Ｉｗ２、第３の過電流判定閾値Ｉｗ３）と系統電圧位相θwとの対応関係を表す負極性用閾値設定データとが予め保存されている。
【０１５４】
つまり、閾値設定器９２Ｂｗは、Ｗ相電流極性判定結果を基に正極性用閾値設定データまたは負極性用閾値設定データをいずれか一方を選択し、その選択した閾値設定データと系統電圧位相θwの検出結果とに基づいて、各過電流判定閾値（第１の過電流判定閾値Ｉｗ１、第２の過電流判定閾値Ｉｗ２、第３の過電流判定閾値Ｉｗ３）を設定する。また、この閾値設定器９２Ｂｗは、設定した第１の過電流判定閾値Ｉｗ１を過電流判定器３０ＢにおけるＷ相第１閾値判定部３１ｗに出力し、第２の過電流判定閾値Ｉｗ２を過電流判定器３０ＢにおけるＷ相第２閾値判定部３２ｗに出力し、第３の過電流判定閾値Ｉｗ３を過電流判定器３０ＢにおけるＷ相第３閾値判定部３３ｗに出力する。
【０１５５】
過電流判定器３０ＢにおけるＵ相第１閾値判定部３１ｕは、Ｕ相交流出力電流瞬時値ｉｕの絶対値｜ｉｕ｜が、過電流判定閾値設定器９０Ｂによって設定された第１の過電流判定閾値Ｉｕ１を超えたか否かを判定し、その判定結果を示す信号をＯＲ回路３５ｕの一方の入力端子に出力する。Ｕ相第２閾値判定部３２ｕは、Ｕ相交流出力電流瞬時値ｉｕの絶対値｜ｉｕ｜が、過電流判定閾値設定器９０Ｂによって設定された第２の過電流判定閾値Ｉｕ２を超えたか否かを判定し、その判定結果を示す信号をＡＮＤ回路３４ｕの一方の入力端子に出力する。Ｕ相第３閾値判定部３３ｕは、Ｕ相交流出力電流瞬時値ｉｕの時間変化率の絶対値｜ｄｉｕ／ｄｔ｜が、過電流判定閾値設定器９０Ｂによって設定された第３の過電流判定閾値Ｉｕ３を超えたか否かを判定し、その判定結果を示す信号をＡＮＤ回路３４ｕの他方の入力端子に出力する。
【０１５６】
過電流判定器３０ＢにおけるＶ相第１閾値判定部３１ｖは、Ｖ相交流出力電流瞬時値ｉｖの絶対値｜ｉｖ｜が、過電流判定閾値設定器９０Ｂによって設定された第１の過電流判定閾値Ｉｖ１を超えたか否かを判定し、その判定結果を示す信号をＯＲ回路３５ｖの一方の入力端子に出力する。Ｖ相第２閾値判定部３２ｖは、Ｖ相交流出力電流瞬時値ｉｖの絶対値｜ｉｖ｜が、過電流判定閾値設定器９０Ｂによって設定された第２の過電流判定閾値Ｉｖ２を超えたか否かを判定し、その判定結果を示す信号をＡＮＤ回路３４ｖの一方の入力端子に出力する。Ｖ相第３閾値判定部３３ｖは、Ｖ相交流出力電流瞬時値ｉｖの時間変化率の絶対値｜ｄｉｖ／ｄｔ｜が、過電流判定閾値設定器９０Ｂによって設定された第３の過電流判定閾値Ｉｖ３を超えたか否かを判定し、その判定結果を示す信号をＡＮＤ回路３４ｖの他方の入力端子に出力する。
【０１５７】
過電流判定器３０ＢにおけるＷ相第１閾値判定部３１ｗは、Ｗ相交流出力電流瞬時値ｉｗの絶対値｜ｉｗ｜が、過電流判定閾値設定器９０Ｂによって設定された第１の過電流判定閾値Ｉｗ１を超えたか否かを判定し、その判定結果を示す信号をＯＲ回路３５ｗの一方の入力端子に出力する。Ｗ相第２閾値判定部３２ｗは、Ｗ相交流出力電流瞬時値ｉｗの絶対値｜ｉｗ｜が、過電流判定閾値設定器９０Ｂによって設定された第２の過電流判定閾値Ｉｗ２を超えたか否かを判定し、その判定結果を示す信号をＡＮＤ回路３４ｗの一方の入力端子に出力する。Ｗ相第３閾値判定部３３ｗは、Ｗ相交流出力電流瞬時値ｉｗの時間変化率の絶対値｜ｄｉｗ／ｄｔ｜が、過電流判定閾値設定器９０Ｂによって設定された第３の過電流判定閾値Ｉｗ３を超えたか否かを判定し、その判定結果を示す信号をＡＮＤ回路３４ｗの他方の入力端子に出力する。
【０１５８】
以上のような本変形例２における制御装置１０Ｂの構成によると、交流電力系統４００側における系統電圧の位相に応じて過電流判定閾値を可変することにより、強制ゲート信号による過電流抑制効果を高めることが可能となる。
【図面の簡単な説明】
【０１５９】
【図１】本発明の一実施形態に係る電力変換器（交直変換器２００）の制御装置１０の構成概略図である。
【図２】本制御装置１０における過電流判定器３０の内部構成図である。
【図３】本制御装置１０における強制ゲート信号発生器５０の内部構成図である。
【図４】本制御装置１０におけるゲート信号合成器６０ｕ、６０ｖ、６０ｗ、６０ｘ、６０ｙ、６０ｚの内部構成図である。
【図５】本制御装置１０の動作原理説明図である。
【図６】本制御装置１０における過電流判定器３０の動作に関する第１説明図である。
【図７】本制御装置１０における過電流判定器３０の動作に関する第２説明図である。
【図８】本制御装置１０における強制ゲート信号発生器５０の動作説明図である。
【図９】本制御装置１０における強制ゲート信号に関する説明図である。
【図１０】本制御装置１０の全体的な動作を示すタイミングチャートである。
【図１１】時間遅れと、強制ゲート信号の時間幅及び第２の過電流判定閾値との対応関係を表す特性図である。
【図１２】本制御装置１０における電流検出器、過電流判定器、電流極性判定器、強制ゲート信号発生器を交直変換器のアーム内に設置した場合の構成例である。
【図１３】強制ゲート信号の時間幅と過電流判定閾値の設定手法に関する第１説明図である。
【図１４】強制ゲート信号の時間幅と過電流判定閾値の設定手法に関する第２説明図である。
【図１５】本制御装置１０の変形例１である制御装置１０Ａの構成概略図である。
【図１６】変形例１における制御装置１０Ａの系統電圧低下判定器９０Ａの内部構成図である。
【図１７】変形例１における制御装置１０Ａの過電流判定器３０Ａの内部構成図である。
【図１８】本制御装置１０の変形例２である制御装置１０Ｂの動作原理に関する第１説明図である。
【図１９】変形例２である制御装置１０Ｂの動作原理に関する第２説明図である。
【図２０】変形例２である制御装置１０Ｂの動作原理に関する第３説明図である。
【図２１】変形例２である制御装置１０Ｂの動作原理に関する第４説明図である。
【図２２】変形例２である制御装置１０Ｂの動作原理に関する第５説明図である。
【図２３】変形例２である制御装置１０Ｂの動作原理に関する第６説明図である。
【図２４】変形例２である制御装置１０Ｂの構成概略図である。
【図２５】変形例２における制御装置１０Ｂの過電流判定閾値設定器９０Ｂの内部構成図である。
【図２６】変形例２における制御装置１０Ｂの過電流判定閾値設定器９０Ｂの詳細説明図である。
【図２７】従来から一般的に知られている交流電力送電システムの構成概略図である。
【図２８】従来から一般的に知られている交直変換器２００のＰＷＭ制御方式に関する説明図である。
【図２９】従来技術（特開平１１−２２０８８４号公報）の説明図である。
【図３０】従来技術（特開２００７−１４３３２７号公報）の説明図である。
【符号の説明】
【０１６０】
１０、１０Ａ、１０Ｂ…制御装置、２０…ゲート信号発生器、３０、３０Ａ、３０Ｂ…過電流判定器、４０…電流極性判定器、５０…強制ゲート信号発生器、６０ｕ、６０ｖ、６０ｗ、６０ｘ、６０ｙ、６０ｚ…ゲート信号合成器、７０ｕ、７０ｖ、７０ｗ…電流検出器、８０Ａ、８０Ｂ…系統電圧検出器、９０Ａ…系統電圧低下判定器、９０Ｂ…過電流判定閾値設定器、１００…直流電源、２００…交直変換器、３００…変圧器、４００…交流電力系統
【図１】
0005233418.tif 000009
【図２】
0005233418.tif 000010
【図３】
0005233418.tif 000011
【図４】
0005233418.tif 000012
【図５】
0005233418.tif 000013
【図６】
0005233418.tif 000014
【図７】
0005233418.tif 000015
【図８】
0005233418.tif 000016
【図９】
0005233418.tif 000017
【図１０】
0005233418.tif 000018
【図１１】
0005233418.tif 000019
【図１２】
0005233418.tif 000020
【図１３】
0005233418.tif 000021
【図１４】
0005233418.tif 000022
【図１５】
0005233418.tif 000023
【図１６】
0005233418.tif 000024
【図１７】
0005233418.tif 000025
【図１８】
0005233418.tif 000026
【図１９】
0005233418.tif 000027
【図２０】
0005233418.tif 000028
【図２１】
0005233418.tif 000029
【図２２】
0005233418.tif 000030
【図２３】
0005233418.tif 000031
【図２４】
0005233418.tif 000032
【図２５】
0005233418.tif 000033
【図２６】
0005233418.tif 000034
【図２７】
0005233418.tif 000035
【図２８】
0005233418.tif 000036
【図２９】
0005233418.tif 000037
【図３０】
0005233418.tif 000038