(57)【特許請求の範囲】
【請求項１】
Ｐｃｈ入力型オペアンプを含む差動増幅回路の入力電圧を分圧する分圧抵抗を前記オペアンプの入力端子と接続する入力抵抗の前段に設置し、
電源とインダクタンス負荷との間に接続されるハイサイド側スイッチング素子と、
前記インダクタンス負荷に直列に接続されたシャント抵抗とグランドとの間に接続されるローサイド側スイッチング素子と、
前記ハイサイド側スイッチング素子と前記ローサイド側スイッチング素子との間に接続されるダイオードと、を備え、
前記シャント抵抗の両端にそれぞれ前記分圧抵抗を接続し、前記差動増幅回路の出力信号をフィードバック信号としてＰＷＭ制御回路へ入力し、該ＰＷＭ制御回路から前記ローサイド側スイッチング素子のゲート信号を出力することを特徴とする電流制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、自動車電装機器をはじめとする半導体産業機器の分野などで用いられる差動増幅回路とそれを用いた電流制御装置および半導体集積回路装置に関する。特に、同相入力電圧が電源電圧付近以上の高い電圧となった場合でも正常に動作するｐチャネルＭＯＳＦＥＴで構成されたオペアンプを含む差動増幅回路とそれを用いた電流制御装置に関する。
【背景技術】
【０００２】
自動車の電動パワーステアリング装置やオートマチック車の速度変換装置などでは、モータやソレノイドなどのインダクタンス負荷に流れる電流を高精度に検出し、その信号をフィードバックして、電流を高精度に制御するための電流制御装置が使われている。
電流制御装置は主にＰＷＭ回路と差動増幅回路および電流検出器で構成され、電流検出器としては、電流を電圧に変換し、高精度な測定が可能で幅広い温度範囲で使用できて、安価であるシャント抵抗が自動車用途ではよく用いられている。
図５は、ソレノイド電流を制御する車載用の電流制御装置の要部回路図である。ここでは、同相入力電圧がＶｃｃ付近まで上昇する例として、車載用ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）を構成する電流制御装置１１５を取り上げる。この電流制御装置１１５の回路は、前記したように、ＰＷＭ回路１０２とｐチャネルＭＯＳＦＥＴ（以下、ＰｃｈＭＯＳと称す）を用いたオペアンプを含む差動増幅回路１０４で主に構成される。ここでは同相入力電圧（Ｖｃｏｍｍｏｎ）は、シャント抵抗５８の低電位側の電圧をいう。
図５の左側の回路は、スイッチングデバイス５２、５５（ＨＳＰ、ＬＳＰ）、ソレノイド５７、シャント抵抗５８（その抵抗値はＲｓｈｕｎｔ）およびダイオード５４で構成されるＰＷＭ（Ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｒａｔｉｏｎ）回路１０２である。
【０００３】
尚、シャント抵抗５８は微小電流を電圧に変換できる電流検出器である。ＨＳＰはハイサイドのパワースイッチング素子（例えば、ｎチャネル型パワーＭＯＳＦＥＴ）、ＬＳＰはローサイドのパワースイッチング素子（例えば、ｎチャネル型パワーＭＯＳＦＥＴ）である。
図５の右側の回路は、シャント抵抗５８を流れる電流Ｉｓにより発生した差動電圧（Ｖｓ＝Ｉｓ×Ｒｓｈｕｎｔ）を一定倍（例えば５倍）に増幅してマイコン５９に入力するＰｃｈＭＯＳを用いたオペアンプを含む従来の差動増幅回路１０４である。
差動増幅回路１０４では、例えば、Ｒ２＝Ｒｆ＝５Ｒ１＝５Ｒｓを満たす任意の抵抗を定めた構成とすることによりＶｓを５倍に増幅し出力電圧Ｖｏｕｔとして出力点２８から出力される。
図６は、ＰＷＭ回路１０２の各部の動作波形を示し、同図（ａ）はＬＳＰ−ＩＮの電圧波形、同図（ｂ）はＶＩＮＮ１の電圧波形、同図（ｃ）はＶＩＮＰ１の電圧波形、同図（ｄ）はＩｓ×Ｒｓｈｕｎｔの電圧波形、同図（ｅ）はＶｏｕｔの電圧波形である。横軸は時間であり任意スケールである。
ＨＳＰ−ＩＮはスイッチングデバイス５２のゲート電圧信号であり、ＬＳＰ−ＩＮはスイッチングデバイス５５のゲート電圧信号である。ＶＩＮＮ１は第２入力点２７の電圧でありシャント抵抗５８の低電位側の電圧である。ＶＩＮＰ１は第１入力点２６の電圧でありシャント抵抗５８の高電位側の電圧である。Ｉｓ×Ｒｓｈｕｎｔはシャント抵抗５８の高電位側の電圧（ＶＩＮＰ１）と低電位側の電圧（ＶＩＮＮ１）の差の電圧（ＶＩＮＰ１−ＶＩＮＮ１）であり差動電圧Ｖｓある。Ｖｏｕｔは出力点２８の電圧でありオペアンプ１５の出力電圧である。
【０００４】
図６において、ＬＳＰ−ＩＮの立ち下がり部においてＶｓ＝Ｉｓ×Ｒｓｈｕｎｔを５倍増幅したＶｏｕｔ波形に誤動作が生じて、Ｖｏｕｔ波形が跳ね上がっている。
これは、ＶＩＮＮ２が、ＬＳＰ−ＩＮの立ち下がりと同時に４．３Ｖ付近まで引き上げられ、また、ＶＩＮＰ２がさらに高く４．７Ｖ付近まで引き上げられたためである。つまり、オペアンプ１５の−入力端子および＋入力端子に入力される電圧（ＶＩＮＮ２およびＶＩＮＰ２）がオペアンプの同相入力電圧範囲の上限値を超えたためである。
オペアンプの同相入力電圧範囲の上限値を超えるとオペアンプ１５は異常動作するようになる。オペアンプ１５が異常動作すると、オペアンプ１５の出力点２８には異常なＶｏｕｔ波形が出力される。この異常なＶｏｕｔ波形がマイコン５９に入力されると、フィードバック信号が異常な状態となりＰＷＭ回路１０２のＰＷＭ制御回路５６が正常動作できなくなる。そうすると、インダクタンス負荷であるソレノイド５７に流す電流を高精度に制御できなくなる。
ここで使用しているオペアンプ１５はＰｃｈ入力型（入力信号の入るＭＯＳＦＥＴがＰｃｈＭＯＳということ）である。ソレノイド電流などを制御するのに用いられる、このオペアンプ１５を含む差動増幅回路１０４では、オペアンプ１５としては同相入力電圧の下限（０Ｖ）から精度良く出力する必要があるため、通常、Ｎｃｈ入力型オペアンプを使用することは出来ない。
【０００５】
また、グランド電位から電源電圧まで出力することができるレール  ツー  レール（ｒａｉｌ−ｔｏ−ｒａｉｌ）入力型は、入力電圧がＮＭＯＳ・ＰＭＯＳ同時オンする期間でｇｍ（相互コンダクタンス）歪が生じ、精度面で課題が大きい。
そのため、ソレノイド電流などを制御するのに用いられるオペアンプ１５を含む差動増幅回路１０４ではＰｃｈ入力型オペアンプを使用せざるを得ない。Ｐｃｈ入力型オペアンプを正常動作させるためには、ＰｃｈＭＯＳを飽和領域で動作させる必要があり、すなわち、オペアンプの入力電圧を電源電圧Ｖｃｃに対してＰｃｈＭＯＳのゲートしきい値電圧とオーバドライブ電圧の和（約１Ｖ）以下で使用しなければならない。
つまりオペアンプ１５の−入力端子および＋入力端子での入力電圧の限界値はＶｃｃ−１Ｖとなる。同相入力電圧（ＶＩＮＮ２およびＶＩＮＰ２）は、第２入力点２７および第１入力点２６の電圧であるＶＩＮＮ１およびＶＩＮＰ１から抵抗４および抵抗３で負担する電圧分だけ低い値となる。
従って、ＶＩＮＮ１、ＶＩＮＰ１の同相入力電圧レベルの上限値は抵抗４および抵抗３の入力抵抗に依存することになる。また、電源電圧Ｖｃｃが高くなると（（Ｖｃｃ−１Ｖ）／Ｖｃｃ）の値が大きくなり、そのため、ＶＩＮＮ１、ＶＩＮＰ１の同相入力電圧レベルの値も大きくなる。そのため、ＶＩＮＮ１、ＶＩＮＰ１の同相入力電圧レベルの上限値はＶｃｃにも依存する。
【０００６】
また、特許文献１には、モータのバッテリー陽極の電位を基準とする第１の基準電圧源と、グランド電位を基準とする第２の基準電圧源と、上アームスイッチング素子と下アームスイッチング素子の接続点とモータの間に設けられたシャント抵抗と、このシャント抵抗の電位に基づいて上記第１および第２の基準電圧源の一方からの電圧を出力する切り替え手段と、該切り替え手段の出力と上記シャント抵抗の両端の間の電位差をそれぞれ分圧して２つの電圧信号を生成する分圧手段と、該分圧手段によって生成された２つの電圧信号を入力し、上記シャント抵抗に流れる電流値と電流方向に基づいて所定の増幅率で増加または減少する電圧を出力する増幅手段とを有する電流検出回路が開示されている。
また、特許文献２には、直流電源と誘導負荷の間に設けられ、制御信号により回路を開閉するスイッチング手段と、スイッチング手段が回路を開放したとき誘導負荷に流れる電流を還流させるための還流ダイオードと、誘導負荷に流れる電流を検出する電流検出用抵抗器と、この電流検出用抵抗器の両端電圧を入力とする差動増幅気と、誘導負荷に流すべき電流に対応する基準電圧と差動増幅器の出力電圧の差を増幅し制御信号として出力する誤差増幅器と、スイッチング手段が回路を開放したといに、差動増幅器に入力される電圧の同相分電圧に対応した補償電圧を発生する補償電圧源とで構成される電流制御回路が開示されている。
【０００７】
尚、図５において、ＶＩＮＰ１＝Ｖｃｏｍｍｏｎ＋Ｉｓ・Ｒｓｈｕｎｔ、ＶＩＮＮ１＝Ｖｃｏｍｍｏｎとしたとき、ＶＩＮＰ１とＶＩＮＮ１の電圧レベルを差動増幅器に入力される同相入力電圧レベルと称する。
また、ＶＩＮＰ２＝（Ｒ２／Ｒ１＋Ｒ２）・（Ｖｃｏｍｍｏｎ＋Ｉｓ・Ｒｓｈｕｎｔ）、ＶＩＮＮ２＝（（１／（Ｒｆ＋Ｒｓ））・（Ｖｆ・Ｖｃｏｍｍｏｎ＋Ｒｓ・Ｖｏｕｔ）＝（（Ｒｆ／（Ｒｆ＋Ｒｓ））・Ｖｃｏｍｍｏｎとしたとき、ＶＩＮＰ２とＶＩＮＮ２の電圧範囲をオペアンプの＋入力端子、−入力端子直近に入力される同相入力範囲と称する。
【特許文献１】特開２００６−６４５９６号公報
【特許文献２】特許第３３３００２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図７は、従来の差動増幅回路での同相入力電圧レベルの上限値の電源電圧依存性を示す図である。ｃ列の○印は差動電圧増幅率が５倍の場合（５倍増幅の場合）での同相入力電圧レベルの上限値である。Ｖｃｃ＝５Ｖ時では同相入力電圧レベルの上限値がＶｃｃを下回り４Ｖになり、一方、図６（ｂ）からＬＳＰ−ＩＮの立ち下がり部でＶＩＮＮ２およびＶＩＮＰ２の電圧が４．３Ｖおよび４．７Ｖとなり、この上限値（４Ｖ）を上回るのでオペアンプ１５が誤動作し、図６で示したようにＶｏｕｔ波形が異常波形となる。
差動増幅回路における同相入力電圧レベルの上限値を上昇させる対策の一つがＲ２（抵抗５の抵抗値）＝Ｒｆ（抵抗１４の抵抗値）＝２．５Ｒ１（抵抗３の抵抗値）＝２．５Ｒｓ（抵抗４の抵抗値）のような抵抗比変更（ｂ列の△印）によるものであるが、同相入力電圧レベルの上限値は上昇してＶｃｃより高くなるが、差動電圧増幅率が２．５倍に下がる。
つまり、図５の差動増幅回路１０４では同相入力電圧レベルの上限値を上昇させると、差動電圧増幅率が低下する。このように、従来の差動増幅回路１０４では同相入力レベルの上限値を上昇させると、差動電圧増幅率が低下するというトレードオフの関係にある。
前記の特許文献１では、第１、第２の基準電圧源を切り替える切り替え手段と、切り替え手段の出力とシャント抵抗の両端の電圧の間の電位差をそれぞれ分圧して２つの電圧信号を生成する分圧手段が必要であり、回路が複雑である。また、本発明と関係するシャント抵抗の高電圧側の電圧と低電位側の電圧を分圧して増幅手段に入力し、同相入力電圧レベルの上限値を上げることは記載されていない。
【０００９】
また特許文献２では、本発明と関係するシャント抵抗の高電圧側の電圧と低電位側の電圧を分圧して差動増幅器に入力して同相入力電圧レベルの上限値を上げることは記載されていない。
この発明の目的は、前記の課題を解決して、同相入力電圧レベルの上限値を上げながら（差動増幅回路としての同相入力電圧範囲を拡大させながら）、差動電圧増幅率を大きくできる差動増幅回路とそれを用いた電流制御装置を提供することである。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、Ｐｃｈ入力型オペアンプ（入力素子としてｐチャネルＭＯＳＦＥＴを用いたオペアンプのこと）を含む差動増幅回路において、入力電圧を分圧する分圧抵抗を前記オペアンプの入力端子と接続する入力抵抗の前段に設置した構成の差動増幅回路とする。
そして、前記の差動増幅回路を用いた電流制御装置において、
電源とインダクタンス負荷との間に接続されるハイサイド側スイッチング素子と、
前記インダクタンス負荷に直列に接続されたシャント抵抗とグランドとの間に接続されるローサイド側スイッチング素子と、前記ハイサイド側スイッチング素子と前記ローサイド側スイッチング素子との間に接続されるダイオードと、を備え、前記シャント抵抗の両端にそれぞれ前記分圧抵抗を接続し、前記差動増幅回路の出力信号をフィードバック信号としてＰＷＭ制御回路へ入力し、該ＰＷＭ制御回路から前記ローサイド側スイッチング素子のゲート信号を出力する構成の電流制御装置とする。
【発明の効果】
【００１１】
この発明によれば、オペアンプを含む差動増幅回路の前段を形成する抵抗（Ｒ１，Ｒ２，Ｒｓ，Ｒｆ）の他にさらに上流側に分圧抵抗（Ｒ１．１、Ｒ１．２、Ｒｓ１およびＲｓ２）を挿入することで、ＰｃｈＭＯＳで構成されるオペアンプの入力端子に入力される電圧を低くできるため、同相入力電圧レベルを電源電圧付近以上に高めることができて、差動増幅回路としての同相入力電圧範囲を拡大することができる。
また、この分圧抵抗を差動増幅回路の入力抵抗の一部とし、好適な抵抗値に設定することで、差動電圧増幅率を大きくすることができる。
この差動増幅回路を用いて電流制御装置を作製し、インダクタンス負荷に流れる電流を制御することで、インダクタンス負荷に流れる電流を高精度に制御できる。
この電流制御装置を半導体基板に形成して半導体集積回路装置とすることで、電流制御装置の小型・軽量化を図ることができる。
【発明を実施するための最良の形態】
【００１２】
発明の実施の形態を以下の実施例で説明する。尚、以下の図の説明で従来と同一部位には同一の符号を付した。
【実施例１】
【００１３】
図１は、この発明の第１実施例の差動増幅回路の回路図である。この差動増幅回路１０１は、オペアンプ１５と、オペアンプ１５の＋入力端子（非反転入力端子）と接続する抵抗９および抵抗１３と、抵抗９と接続する抵抗７および抵抗８と、オペアンプ１５の−入力端子（反転入力端子）と接続する抵抗１２および抵抗１４と、抵抗１２と接続する抵抗１０および抵抗１１で構成される。
抵抗１３、抵抗１１および抵抗８はグランドＧＮＤとそれぞれ接続し、抵抗１４はオペアンプ１５の出力点２８と接続する。抵抗７は第１入力点２６（その電圧はＶＩＮＰ１）と接続し、抵抗１０は第２入力点２７（その電圧はＶＩＮＮ１）と接続する。抵抗９および抵抗１２は第３接続点２３（その電圧はＶＩＮＰ２）および第４接続点２４（その電圧はＶＩＮＮ２）を経由してオペアンプ１５の＋入力端子および−入力端子とそれぞれ接続する入力抵抗である。
抵抗７および抵抗８はＶＩＮＰ１を分圧する分圧抵抗であり、抵抗１０および抵抗１１はＶＩＮＮ１を分圧する分圧抵抗である。抵抗９および抵抗１３は第１接続点２１の電圧を分圧する分圧抵抗であり、抵抗９および抵抗１２はオペアンプの入力抵抗である。ＶＩＮＰ１はシャント抵抗の高電位側の電圧（第１入力点２６の電圧）であり、ＶＩＮＮ１はシャント抵抗の低電位側の電圧（第２入力点２７の電圧）である。オペアンプ１５の出力点２８（その電圧は出力電圧Ｖｏｕｔである）はマイコンに接続される。
【００１４】
尚、図中の２１は抵抗７と抵抗８と抵抗９を接続する第１接続点、２２は抵抗１０と抵抗１１と抵抗１２を接続する第２接続点、２３は抵抗９と抵抗１３とオペアンプ１５の＋入力端子とを接続する第３の接続点、２４は抵抗１２と抵抗１４を接続する第４接続点、２５は抵抗１４とオペアンプの出力点２８を接続する第５接続点である。２６、２７は差動増幅回路の第１、第２入力点である。
Ｒ１．１は第１抵抗７の抵抗値、Ｒ１．２は第２抵抗８の抵抗値、ＲＳ１は第３抵抗１０の抵抗値、ＲＳ２は第４抵抗１１の抵抗値、Ｒ１．３は第５抵抗９の抵抗値、Ｒ２は第６抵抗１３の抵抗値、ＲＳ３は第７抵抗１２の抵抗値、Ｒｆは第８抵抗１４の抵抗値である。
また、ＶＩＮＰ１およびＶＩＮＮ１は差動増幅回路に入力される電圧であり、ＶＩＮＰ２はオペアンプ１５の＋入力端子に入力される電圧であり、ＶＩＮＮ２はオペアンプの−入力端子に入力される電圧である。
従来の差動増幅回路１０４との相違は、本発明の差動増幅回路１０１では抵抗３に相当する抵抗９と抵抗４に相当する抵抗１２、抵抗１３および抵抗１４に加え、分圧の役割を果たす抵抗７、抵抗８、抵抗１０および抵抗１１が加わった点である。
【００１５】
ここで、抵抗７（Ｒ１．１）と抵抗１０（Ｒｓ）、抵抗８（Ｒ１．１）と抵抗１１（Ｒｓ２）、抵抗９（Ｒ１．３）と抵抗１２（Ｒｓ３）はそれぞれ等しい抵抗値のものを用いる必要がある。ＶＩＮＰ１は、抵抗７、抵抗８により抵抗比（Ｒ１．２／（Ｒ１．１＋Ｒ１．２））で分圧され、抵抗９を通じて抵抗１３との分圧によりＶＩＮＰ２となりこの電圧がオペアンプ１５の＋入力端子へ印加される。
一方、ＶＩＮＮ１は、抵抗１０、１１により抵抗比（Ｒｓ２／（Ｒｓ１＋Ｒｓ２））で分圧され抵抗１２を通してＶＩＮＮ２となり、この電圧がオペアンプ１５の−入力端子へ印加される。
この回路による全体の増幅率は、抵抗７（または抵抗１０）と抵抗８（または抵抗１１）によるレベルシフト率と、抵抗７、８、９（または抵抗１０、１１、１２）と抵抗１３（または抵抗１４）の抵抗比による増幅率の積で以下のように表現できる。
【００１６】
【数１】
0005130835.tif 000002
または、
【００１７】
【数２】
0005130835.tif 000003
但し、Ｒ１．１＝Ｒｓ１、Ｒ１．２＝Ｒｓ２、Ｒ１．３＝Ｒｓ３、Ｒ２＝Ｒｆ
今、電位が低い方の電圧（ここではＶＩＮＮ１）をＶｃｏｍｍｏｎ、差動電圧をＶｓとして、ＶＩＮＮ１にＶｃｏｍｍｏｎ、ＶＩＮＰ１にＶｃｏｍｍｏｎ＋Ｖｓを印加したときのＯＵＴ出力（＝Ｖｏｕｔ）は以下の（１）式〜（３）式の関係式から導き出される。
【００１８】
[数３]
ＶＩＮＰ２＝［Ｒ２／｛（Ｒ１．２／（Ｒ１．１＋Ｒ１．２））＋Ｒ１．３＋Ｒ２）｝］・（Ｖｃｏｍｍｏｎ＋Ｖｓ）・・・（１）
【００１９】
[数４]
ＶＩＮＮ２＝［Ｒｆ／｛（Ｒｓ２／（Ｒｓ１＋Ｒｓ２））＋Ｒｓ３＋Ｒｆ｝］・Ｖｃｏｍｍｏｎ・・・（２）
【００２０】
[数５]
ＶＩＮＰ２＝ＶＩＮＮ２（オペアンプのバーチャルショート）・・・（３）
【００２１】
【数６】
0005130835.tif 000004
例えば、Ｒ１．１＝Ｒ１．２＝Ｒｓ１＝Ｒｓ２＝２Ｒ、Ｒ１．３＝Ｒｓ３＝Ｒ、Ｒ２＝Ｒｆ＝２０Ｒという任意のＲによりＶｃｏｍｍｏｎの係数は相殺され、Ｖｏｕｔ＝５Ｖｓという５倍増幅の出力が可能となる。
図２は、図１の本発明の差動増幅回路の同相入力電圧レベルの上限値の電源電圧依存性を示す図である。ａが本発明の場合であり、ｂ、ｃ、ｄは従来の場合である。ａ列のデータ（黒四角）は差動電圧増幅率が５倍の場合である。図で示すように、同相入力電圧レベルの上限値はＶｃｃ＝５Ｖで、９Ｖとなり、Ｖｃｃ＝１５Ｖでは３０Ｖとなる。つまり、Ｖｃｃの１．８倍〜２倍にすることができる。また、抵抗比を変更することにより、さらに広い同相入力電圧範囲での差動増幅動作が可能となる。
この差動増幅回路１０１では、分圧抵抗回路１０３を構成する分圧抵抗（抵抗７と抵抗８、抵抗１０と抵抗１１）により差動電圧Ｖｓも分圧されてしまうことから、使用するオペアンプ１５は低い同相入力電圧領域ではオフセットが小さいことが望まれる。
本発明の差動増幅回路１０１とシャント抵抗５８を組み合わせ、さらにスイッチングデバイスを加えて電流制御装置を製作し、この電流制御装置で自動車用のソレノイド電流を制御することで、ソレノイド電流を高精度に制御することができる。つぎに、この電流制御装置について説明する。
【実施例２】
【００２２】
図３は、この発明の第２実施例の電流制御装置の回路図である。図５に示す従来の電流制御装置１１５と異なるのは、差動増幅回路として分圧抵抗を付加した差動増幅回路１０１を用いた点である。本発明の電流制御装置１１０は主にＰＷＭ回路１０２と差動増幅回路１０１で構成され、ＰＷＭ回路１０２は、電源５１、ハイサイド側のスイッチングデバイス５２、ゲート電源５３、ダイオード５４、シャント抵抗５８、ローサイドのスイッチングデバイス５５、それを駆動するＰＷＭ制御回路５６で構成される。
オペアンプ１５の出力電圧ＯＵＴはマイコン５９を経由してフィードバック信号となり、このフィードバック信号をＰＷＭ制御回路５６に入力し、ＰＷＭ制御回路５６からローサイドのスイッチングデバイス５５のゲート電圧ＬＳＰ−ＩＮが出力される。
本発明の電流制御装置１１０を使用することで、従来の電流制御装置１１５よりソレノイド電流を高精度に制御することができる。
【実施例３】
【００２３】
図４は、この発明の第３実施例の半導体集積回路装置の要部配置図である。図３で示す電流制御装置１１０の回路を半導体基板１１１に形成した場合の要部配置図である。半導体基板１１１に各構成要素を集積して半導体集積回路装置１１２とすることで電流制御装置１１０の小型・軽量化を図ることができる。構成要素のうちシャント抵抗５８は外付けで示したが半導体基板内に形成することもできる。
尚、図中の６１、６２、６３はソレノイド５７やシャント抵抗５８と接続するための電極パッドであり、図３の端子２９、第１入力点２６および第２入力点２７にそれぞれ相当する。
【図面の簡単な説明】
【００２４】
【図１】この発明の第１実施例の差動増幅回路の回路図
【図２】図１の本発明の差動増幅回路の同相入力電圧範囲の上限値の電源電圧依存性を示す図
【図３】この発明の第２実施例の電流制御装置の回路図
【図４】この発明の第３実施例の半導体集積回路装置の要部配置図
【図５】ソレノイド電流を制御する車載用の電流制御装置の要部回路図
【図６】ＰＷＭ回路１０２の各部の動作波形を示し、（ａ）はＬＳＰ−ＩＮの電圧波形、（ｂ）はＶＩＮＮ１の電圧波形、（ｃ）はＶＩＮＰ１の電圧波形、（ｄ）はＩｓ×Ｒｓｈｕｎｔの電圧波形、（ｅ）はＶｏｕｔの電圧波形を示す図
【図７】従来の差動増幅回路での同相入力電圧範囲の上限値の電源電圧依存性を示す図
【符号の説明】
【００２５】
７〜１４  抵抗
１５    オペアンプ
２１〜２５  第１〜第５接続点
２６、２７  第１、第２入力点
２８    出力点
２９    端子
５１    電源
５２    スイッチングデバイス（ＨＳＰ）
５３    ゲート電源
５４    ダイオード
５５    スイッチングデバイス（ＬＳＰ）
５６    ＰＷＭ制御回路
５７    ソレノイド
５８    シャント抵抗
５９    マイコン
６１〜６３  電極パッド
１０１    差動増幅回路
１０２    ＰＷＭ回路
１０３    分圧抵抗回路
１１０    電流制御装置
１１１    半導体基板
１１２    半導体集積回路装置
ＶＩＮＰ１  第１入力点の電圧
ＶＩＮＮ１  第２入力点の電圧
ＶＩＮＰ２  第３接続点の電圧
ＶＩＮＮ２  第４接続点の電圧
Ｖｏｕｔ  出力点の電圧（出力電圧）
ＨＳＰ−ＩＮ  ＨＳＰのゲート電圧信号
ＬＳＰ−ＩＮ  ＬＳＰのゲート電圧信号
Ｖｓ  差動電圧
Ｖｃｏｍｍｏｎ  同相入力電圧
【図１】
0005130835.tif 000005
【図２】
0005130835.tif 000006
【図３】
0005130835.tif 000007
【図４】
0005130835.tif 000008
【図５】
0005130835.tif 000009
【図６】
0005130835.tif 000010
【図７】
0005130835.tif 000011