(57)【特許請求の範囲】
【請求項１】
基板上に設けられ亜鉛を含む酸化物半導体から構成されたチャネル層と、
前記チャネル層を挟むように該チャネル層の両端部に接して設けられたソース・ドレイン電極層と、
前記チャネル層の一表面と第１の面で接して設けられたゲート絶縁膜と、
前記ゲート絶縁膜の前記第１の面と対向する第２の面に設けられ、前記チャネル層に前記ゲート絶縁膜を介して電界を与えるゲート電極と、を有し、
前記ゲート絶縁膜と前記チャネル層とが接触する界面に、硫黄、またはセレンの少なく
とも一つを含み、前記界面近傍に形成される酸素欠陥を抑制する表面処理層を有することを特徴とする酸化物半導体装置。
【請求項２】
前記表面処理層に含有する硫黄、またはセレンの原子濃度が、１０１６ｃｍ−３以上で１０２０ｃｍ−３以下の範囲内にあることを特徴とする請求項１に記載の酸化物半導体装置。
【請求項３】
前記チャネル層が、少なくとも亜鉛を含有する酸化物半導体、またはこれらの酸化亜鉛系酸化物半導体の数種類を組み合わせた積層膜であることを特徴とする請求項１に記載の酸化物半導体装置。
【請求項４】
前記ゲート電極が前記基板表面上に設けられ、前記ソース・ドレイン電極層が前記基板に対して前記ゲート電極より遠い側に設けられたボトムゲート型構造であることを特徴とする請求項１に記載の酸化物半導体装置。
【請求項５】
前記ソース・ドレイン電極層が前記基板表面上に設けられ、前記ゲート電極が前記基板に対して前記ソース・ドレイン電極層より遠い側に設けられたトップゲート型構造であることを特徴とする請求項１に記載の酸化物半導体装置。
【請求項６】
基板上に所望の形状を有するゲート電極を形成する工程と、
前記ゲート電極および前記基板の表面を覆うようにゲート絶縁膜を堆積する工程と、
前記ゲート絶縁膜上に導電体からなるソース・ドレイン電極層を堆積する工程と、
前記堆積したソース・ドレイン電極層をパターニングし前記ゲート電極上に開口部を形
成する工程と、
前記開口部を通して前記ゲート絶縁膜の表面に、硫黄またはセレンの少なくとも一つを
導入し表面処理層を形成する工程と、
前記表面処理層の表面を少なくとも覆うように亜鉛を含む酸化物半導体を堆積しチャネ
ル層を形成する工程とを有し、
前記表面処理層は、前記ゲート絶縁膜と前記チャネル層とが接触する界面近傍に形成される酸素欠陥を抑制することを特徴とする酸化物半導体装置の製造方法。
【請求項７】
前記ゲート絶縁膜表面上へ硫黄またはセレンの少なくとも一つを導入する手段が、それらの化合物による分子ビーム照射、プラズマ照射、イオンビーム照射、ラジカル照射、気相処理、ミスト処理、液相処理のいずれかであり、
前記亜鉛を含む酸化物半導体からなるチャネル層を形成する手段が、スパッタ法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子ビーム成長（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、反応性蒸着法のいずれかであることを特徴とする請求項６に記載の酸化物半導体装置の製造方法。
【請求項８】
前記表面処理層の形成に用いる硫黄、またはセレンの化合物が、硫化水素、硫化アンモニウム、エタンチオール、デカンチオール、ドデカンチオール、エチルメチルスルフィド、ジプロピルスルフィド、プロピレンスルフィド、硫化セレン、セレン酸、亜セレン酸のいずれか一つであることを特徴とする請求項６に記載の酸化物半導体装置の製造方法。
【請求項９】
基板上に所望の形状を有するソース・ドレイン電極層を形成する工程と、
前記ソース・ドレイン電極層および前記基板の表面を覆うように亜鉛を含む酸化物半導
体を堆積する工程と、
前記酸化物半導体の表面に、硫黄またはセレンの少なくとも一つを導入し表面処理層を
形成する工程と、
前記表面処理層を有する酸化物半導体上に、ゲート絶縁膜を堆積する工程と、
前記ゲート絶縁膜上にさらにゲート電極膜を堆積し該ゲート電極膜をパターニングして
ゲート電極を形成する工程とを有し、
前記表面処理層は、前記ゲート絶縁膜と前記酸化物半導体とが接触する界面近傍に形成される酸素欠陥を抑制することを特徴とする酸化物半導体装置の製造方法。
【請求項１０】
前記ゲート絶縁膜表面上へ硫黄またはセレンの少なくとも一つを導入する手段が、それらの化合物による分子ビーム照射、プラズマ照射、イオンビーム照射、ラジカル照射、気相処理、ミスト処理、液相処理のいずれかであり、
前記亜鉛を含む酸化物半導体からなるチャネル層を形成する手段が、スパッタ法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子ビーム成長（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、反応性蒸着法のいずれかであることを特徴とする請求項９に記載の酸化物半導体装置の製造方法。
【請求項１１】
前記表面処理層の形成に用いる硫黄、またはセレンの化合物が、硫化水素、硫化アンモニウム、エタンチオール、デカンチオール、ドデカンチオール、エチルメチルスルフィド、ジプロピルスルフィド、プロピレンスルフィド、硫化セレン、セレン酸、亜セレン酸のいずれか一つであることを特徴とする請求項９に記載の酸化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体装置とその製造技術に関し、特に、液晶テレビや有機ＥＬテレビのスイッチング素子、ドライバ素子やＲＦＩＤタグの基本素子として利用される薄膜トランジスタの高信頼化技術に関するものである。
【背景技術】
【０００２】
近年表示デバイスはブラウン管を用いた表示から液晶パネルやプラズマディスプレイといったフラットパネルディスプレイ（ＦＰＤ）と呼ばれる平面型表示デバイスへと急速な進化を遂げた。液晶パネルでは、液晶による表示切り替えに関わる装置として、a-Siやポリシリコンの薄膜トランジスタをスイッチング素子として利用している。最近では、更なる大面積化やフレキシブル化を目的として有機ＥＬを用いたＦＰＤが期待されている。
【０００３】
しかし、この有機ＥＬディスプレイは有機半導体層を駆動して直接発光を得る自発光デバイスであるため、従来の液晶ディスプレイとは異なり、薄膜トランジスタには電流駆動デバイスとしての特性が要求されている。一方、今後のＦＰＤには更なる大面積化やフレキシブル化といった新機能の付与も求められており、画像表示デバイスとして高性能であることはもちろん、大面積プロセスへの対応やフレキシブル基板への対応も要求されている。この様な背景から、近年表示デバイス向け薄膜トランジスタとして、バンドギャップが３ｅＶ前後と大きく、透明な酸化物半導体の適用が検討されており、表示デバイスの他にＲＦＩＤ等への適用も期待されている。
【０００４】
例えば、酸化物半導体として酸化亜鉛を用い、酸化亜鉛の欠点であるしきい電位のシフトやリーク電流、結晶粒界の存在による特性劣化を抑制するため、酸化亜鉛酸化物半導体成膜時、および成膜後に酸素分圧を増加させたり、酸素中アニール、酸素プラズマ処理を行う方法が特開２００７−０７３５６３号公報、特開２００７−０７３５５８号広報、特表２００６−５０２５９７（特許文献１〜３参照）等に開示されている。しかし、酸化亜鉛は化学量論制御が非常に難しい材料であり、これらの方法を用いた直後には良好な特性が得られても、経時的に特性劣化が進行することが多い。
【０００５】
また、酸化亜鉛の欠点であるしきい電位のシフトが抑制できる材料として、a-ＩＧＺＯ（アモルファス−インジウムガリウム亜鉛酸化物）を用いる薄膜トランジスタが特開２００６−１８６３１９号公報に（特許文献４参照）に記述されている。しかし、貴金属資源である近年価格の高騰が進むインジウムとガリウムを用いていることと、インジウムが間質性肺炎等の健康被害の原因元素であることが将来的な実用化に大きな障害となる可能性がある。
【０００６】
【特許文献１】特開２００７−０７３５６３号公報
【特許文献２】特開２００７−０７３５５８号公報
【特許文献３】特表２００６−５０２５９７号公報
【特許文献４】特開２００６−１８６３１９号公報
【非特許文献１】ジャパニーズジャーナルオブアプライドフィジックス（１９８８年、２７巻、１２冊、Ｌ２３６７ページ−Ｌ２３６９ページ）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
これらの有機ＥＬディスプレイの表示制御には、液晶ディスプレイ同様薄膜トランジスタが応用されるが、従来の液晶がスイッチングのみの機能だったのに対し、有機ＥＬではスイッチング動作に加えて電流を駆動するドライバとしての機能が要求される。電流駆動デバイスには大きな負荷がかかるため、しきい電位のシフトや耐久性の面で大きな信頼性が要求される。例えば、従来液晶ディスプレイのスイッチングに主に用いられていたａ-Ｓｉでは、しきい電位のシフトが補正回路による制御が容易な２Ｖ前後を大きく超えるため、有機ＥＬ向けの薄膜トランジスタとしては適用困難と言われている。また、中小型ディスプレイへ応用されているポリシリコンは、特性的には有機ＥＬ駆動に十分であるが、プロセススループットの問題から将来的な大型ＦＰＤへの適用は困難である。
【０００８】
そこで、スパッタ法やＣＶＤ法による大面積プロセスが可能、且つ１〜５０ｃｍ２／Ｖｓ程度の高移動度が得られ、しきい電位のシフトや環境安定性に有利な酸化物半導体の検討が進められている。特に、酸化亜鉛系酸化物半導体の検討が多いが、酸化亜鉛は成膜時に回転ドメインの存在による粒界や化学量論の制御が困難で酸素欠陥が存在することが知られている。酸素欠陥は電子を補足するサイトとして移動度の低下やしきい電位のシフト、リーク電流等を引き起こし、ワイドギャップ酸化物半導体本来の特性が活かせない問題があった。そこで、しきい電位シフトを小さく抑制できるａ-ＩＧＺＯ等アモルファス系酸化物半導体材料も提案されているが、希少金属であり近年価格が高騰しているインジウムやガリウムを用いているため、資源的観点で課題が大きく、更にインジウムに関しては間質性肺炎の原因元素として健康被害の問題も存在することから、今後の適用化には問題が残る。
【０００９】
本発明の目的は、次世代有機ＥＬディスプレイや液晶ディスプレイのスイッチング、駆動用薄膜トランジスタとして有望、且つ資源的環境的にも有望な酸化亜鉛系酸化物半導体において、酸化物半導体とゲート絶縁膜との界面に存在する酸素欠陥により生ずるしきい電位のシフトやリーク電流の発生、水分やガス吸着により生ずるデバイス特性のふらつきを効果的に抑制する表面処理技術とそれを用いたデバイスを提供することにある。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明の酸化物半導体装置および酸化物半導体表面処理方法は、酸化物半導体とゲート絶縁膜間の界面を架橋結合性の硫黄、またはセレン等の酸素族元素やそれらを含有する化合物により表面処理を行い、従来酸素欠陥の生じていたサイトのパッシベーションを行う。同様な表面処理はガリウム砒素系化合物半導体表面の安定化のために酸化物を除去して表面パッシベーションを行うものとして応用されていたが（非特許文献１参照）、本発明では硫黄やセレンを酸化物半導体とゲート絶縁膜間に存在する酸素欠陥の置換元素として用いる。硫黄やセレンは酸素族元素のため、これらの導入による物性変化も少なく、良好な終端処理が実現され、酸素欠陥による電子補足のサイトを減少させることができる。特に、硫黄については、図１に掲げる通りＺｎＯとＺｎＳの結晶形態が同じウルツ鉱結晶であり、バンドギャップもそれぞれ３．２４ｅＶ、３．６８ｅＶと近いことから、ＺｎＯ系酸化物半導体の特性にほとんど影響を与えず、課題である酸素欠陥を抑制することができる。酸化亜鉛系酸化物半導体の場合、酸素欠陥密度１０１８〜１０２１ｃｍ−３程度で導電体に近い特性を示すため、半導体としての特性、特にオフ電流抑制のために酸素欠陥を補償する元素の導入密度としては１０１６〜１０２０ｃｍ−３程度が必要である。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
酸化物半導体とゲート絶縁膜界面に存在する酸素欠陥に起因するしきい電位のシフトやリーク電流の発生、環境による特性劣化等を抑制し、ディスプレイデバイスやＲＦＩＤタグ、フレキシブルデバイス、その他酸化物半導体を応用するデバイスの動作における信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１５】
（実施の形態１）
本発明の実施の形態１によるディスプレイ用薄膜トランジスタの構造と製造方法を図２〜図５を用いて説明する。図２と図３はボトムゲート型薄膜トランジスタの断面図とその製造工程の一例を示すフロー図、図４と５トップゲート型薄膜トランジスタの断面図とその製造工程の一例を示すフロー図、図６と図８はそれぞれの効果を示すためのしきい電位シフトの経時変化を説明するグラフ図、図７と図９はそれぞれをデバイス適用するための回路の簡単な模式図である。
【００１６】
まず、図２に示すようなボトムゲート型薄膜トランジスタの場合、例えばガラス基板等の支持基板１を用意する。次に、このガラス基板１上に蒸着法やスパッタ法等によりゲート電極２となる金属薄膜、例えばＡｌ（２５０ｎｍ）とＭｏ（５０ｎｍ）積層膜等を形成する。その後、その上層にスパッタ法やＣＶＤ法により、例えば厚さ１００ｎｍ程度の窒化膜や酸化膜から形成されるゲート絶縁膜３を堆積する。この後、蒸着法やスパッタ法によりゲート電極２が挟まれるような配置で酸化物半導体層とオーミック接触が可能な酸化インジウム錫やＧａやＡｌをドープした酸化亜鉛膜等の透明導電膜（２００ｎｍ）をソース・ドレイン電極４として形成する。通常はホトレジスト９等をマスクとして有機酸系ウエットエッチングやハロゲン系ガスを用いたドライエッチング技術により透明導電膜４の加工を行うが、この工程に続いて本発明の酸化物半導体表面処理方法５を用いて、ゲート絶縁膜３表面を硫黄、または、セレン等の酸素族元素およびそれら化合物により表面処理を行う。
【００１７】
具体的な処理方法は、以下の通りである。
ａ）気相法の場合：例えば硫化水素ガスを真空槽中で約５０Ｐａの圧力で１０分程度保持し、一旦真空排気する。この時、硫化水素ガスの代わりにその他の硫黄を含む材料ガスやセレンを含む材料ガスを用いても構わない。十分な効果を得るために材料ガスによっては８０℃から２００℃程度の熱処理が必要な場合もある。また、真空保持の代わりに、０．１〜１０Ｐａ程度の圧力でプラズマ処理（ラジカルシャワーやＥＣＲプラズマ、イオンビーム、硫黄を含有するターゲットを用いたスパッタリング等でも良い）を行うことでも原理的にほぼ同様の効果が期待できる。さらに、スループットは落ちるが、超高真空装置を用いて硫黄やセレンの分子ビームをゲート絶縁膜４表面に照射しても、良質な表面パッシベーションが達成される。
ｂ）液相法の場合：例えば、硫化アンモニウム溶液によりゲート絶縁膜４の表面を浸漬による処理を行った後、流水洗浄、乾燥を行う。硫化アンモニウムの他にもその他の硫黄を含む溶液やセレンを含む溶液を用いることによりほぼ同様な表面パッシベーションを行うことが可能である。処理溶液によっては有効な処理を行うために５０℃から９０℃程度の高温条件が必要な場合もある。また、ウエット処理を嫌うプロセスの場合には溶媒をアルコールやアセトンに変更し、ミスト処理を用いることにより上記の硫黄及びセレンを含む溶液の霧を処理表面に噴霧、乾燥させることでも同様の効果が得られる。
【００１８】
これらの表面処理によりゲート絶縁膜３の表面は硫黄やセレン等の酸素族元素に処理された状態６となる。ここではソース・ドレイン電極４の加工後の開口部のみを表面処理する方法を記述したが、ソース・ドレイン電極４となる透明導電膜を被着する前に同様の表面処理を行っても特に問題ない。さらにスパッタ法やＣＶＤ法、反応性蒸着法等により厚さ５０ｎｍ程度の酸化亜鉛や酸化亜鉛錫、酸化インジウム亜鉛等の酸化亜鉛系酸化物半導体膜７を形成するが、ゲート絶縁膜３との界面に存在する硫黄やセレン等の酸素族元素により、酸化物半導体層界面近傍に形成される酸素欠陥を抑制することが可能となる。最後に、ホトレジスト１０等をマスクとしてウエットエッチングやドライエッチングを用いてチャネルとなる酸化亜鉛系酸化物半導体層７の加工を行い酸化物半導体薄膜トランジスタが完成するが、さらに表面を窒化シリコン膜や窒化アルミニウム膜等のパッシベーション膜８により被覆することで、環境に存在する水分等の影響が抑制され、信頼性の高い薄膜トランジスタデバイスとなる。
【００１９】
次に図４に示すようなトップゲート型薄膜トランジスタの場合、例えばガラス基板１１を用意し、その上に蒸着法やスパッタ法等を用いて酸化物半導体とオーミック接触が可能な酸化インジウム錫やＧａやＡｌをドープした酸化亜鉛等の透明導電膜（２５０ｎｍ）にてソース・ドレイン電極１２を形成する。その後、ソース・ドレイン電極１２の上層にスパッタ法やＣＶＤ法、反応性蒸着法等によりチャネルとなる厚さ１００ｎｍ程度の酸化亜鉛や酸化亜鉛錫、酸化インジウム亜鉛等の酸化亜鉛系酸化物半導体膜１３を形成し、更に本発明の表面処理方法を用いて酸化物半導体層表面の処理１４を行う。処理の方法としては前記ａ）、ｂ）と基本的に同じであるが、酸化物半導体材料は両性酸化物であるため処理方法によりエッチングが進行しないよう処理温度、溶液濃度、処理時間等の処理条件の設定には十分な注意が必要である。その後、ＣＶＤ法やスパッタ法等により厚さ８０ｎｍ程度の窒化膜や酸化膜のゲート絶縁膜１５を形成し、さらにその上層に蒸着法やスパッタ法等によりＡｌ等の金属薄膜（３００ｎｍ）から成るゲート電極１６を形成し、薄膜トランジスタが完成する。トップゲート型薄膜トランジスタの場合、酸化物半導体層１３が露出する構造ではないため、環境に対する影響はボトムゲート構造に比較すると小さいが、さらに表面を窒化シリコン膜や窒化アルミニウム等のパッシベーション膜１７により被覆することで、より信頼性の高い薄膜トランジスタデバイスとなる。
【００２０】
図６には、ボトムゲート型薄膜トランジスタを本発明の方法を用いて形成した時の電流-電圧特性から測定したしきい電位の動作時間に対するシフト量を示す。デバイスの構造は、ゲート電極２に電子ビーム蒸着により形成したＡｌとＭｏの積層膜、ゲート絶縁膜３にはプラズマＣＶＤ法により形成した窒化シリコン膜、酸化物半導体チャネル層７としては有機金属ＣＶＤ法により形成した酸化亜鉛酸化物半導体膜、ソース・ドレイン電極４にはＤＣスパッタ法置により形成した酸化インジウム錫透明導電膜を、さらにパッシベーション膜８としてプラズマＣＶＤ法により成膜した窒化シリコン膜を全体に被覆してある。表面処理方法５としては、硫化アンモニウムの５wt%溶液とセレン酸の２wt%溶液のそれぞれを用いて前記処理方法ａ）の手順により行い、表面処理条件は５０℃で３０秒間浸漬処理とした。これらの表面処理を行った薄膜トランジスタと表面処理なしの場合を２００時間の連続動作試験から予測した５００時間後のＶｔｈシフト量として比較した。表面処理なしのＶｔｈシフト量が１５Ｖであったのに対し、硫化アンモニウムで表面処理を行ったものは０．２Ｖ、セレン酸溶液で表面処理を行ったものは０．５Ｖといずれも良好な結果を示した。また、電流オンオフ比としては１０５以上の十分な値が得られており、本発明による酸化亜鉛薄膜トランジスタが液晶ディスプレイのスイッチング用途や有機ＥＬディスプレイの電流駆動デバイスとして有効に動作することが確認できた。図７には液晶ディスプレイ（ａ）と有機ＥＬディスプレイ（ｂ）に利用される場合の簡単な回路構成を記載した。
【００２１】
図８には、トップゲート型薄膜トランジスタを本発明の方法を用いて形成した時の電流-電圧特性から測定したしきい電位の動作時間に対するシフト量を示す。デバイス構造は、ソース・ドレイン電極１２にはＤＣスパッタ法により形成したＡｌドープ酸化亜鉛透明導電膜を、酸化物半導体チャネル層１３には高周波スパッタ法により形成した酸化亜鉛錫酸化物半導体膜を、ゲート絶縁膜１６には常圧ＣＶＤ法により形成した酸化シリコン膜を、ゲート電極１７にはＤＣスパッタリング法により成長したＡｌ膜とし、全体を窒化アルミニウム膜によりパッシベーション膜１８により保護してある。本デバイスについて、電流オンオフ比は１０9以上の良好な値が得られているが、本発明の表面処理を利用することで、さらに信頼性の向上が可能である。実際に用いた表面処理の方法としては、気相法を用い硫化水素ガスを常温の真空槽内にて３×１０４Ｐａ程度の圧力で３０分保持する方法で行った。また、さらに超高真空槽内で硫黄、セレンの分子ビーム処理についても行った。結果を１００時間の連続動作試験から予測される５００時間後のＶｔｈシフト量として記載すると、表面処理なしが３．２Ｖであったのに対し、硫化水素気相処理が０．1Ｖ、硫黄の分子ビーム処理が０．０５Ｖ、セレンの分子ビーム処理が０．３Ｖといずれも良好な値を示した。電流オンオフ比としても１０９以上の良好な値が得られた他、酸化物半導体結晶の制御が比較的容易なトップゲート構造では移動度としても５０−１００ｃｍ２／Ｖｓと良好な性能が得られており、本発明による酸化亜鉛錫薄膜トランジスタの安定動作とも相まって液晶ディスプレイや有機ＥＬディスプレイ向けデバイスのみならず、１３．５６ＭＨｚ動作可能なパッシブＲＦＩＤ等への用途が可能であることを示すことができた。
【００２２】
図９にその簡単な構成を示すが、アンテナと電源回路、高周波回路、メモリ等から成り、高移動度の酸化亜鉛系酸化物半導体を用いてアンテナ以外の回路を形成し、さらにアンテナもＧａやＡｌをドープした酸化亜鉛透明導電膜を利用すれば、ほぼ透明かつ１３．５６ＭＨｚ動作可能なＲＦＩＤタグが実現可能である。
（実施の形態２）
本発明の実施の形態２によるＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）構造と製造方法について図１０を用いて説明する。
【００２３】
まず、サファイア基板や酸化亜鉛基板等の半導体基板２１の上に、二次元電子ガス層２２を形成するようなバンド構造の組み合わせを選択し、例えば、酸化亜鉛マグネシウム／酸化亜鉛／酸化亜鉛マグネシウムから構成される多層膜２３をＭＢＥ法やＭＯ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ）ＣＶＤ法、ＰＬＤ（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により結晶成長する。基板材料による影響や極性面の制御を行う場合には半導体基板表面上に２００℃以下の低温条件にて成長した酸化亜鉛層や酸化亜鉛マグネシウム層等のバッファ層を上記の多層構造２３と基板２１の中間に設ける場合もある。この多層構造結晶２３上にＣＶＤ法やスパッタ法、反応性蒸着法等によりゲート絶縁膜２４を成膜し、更にゲート電極２５を蒸着法やスパッタ法等により形成し、ホトレジスト等をマスク２６としてドライエッチング法またはミリング法２７によりゲート電極２５からゲート絶縁膜２４までを加工する。その後、ホトレジストマスク２８を形成した後、ソース・ドレイン電極層２９を蒸着法やスパッタ法等により成膜し、リフトオフ法３０によりソース・ドレイン電極加工を行い（または、ホト工程を後に行い、エッチングによりソース・ドレイン電極加工を行ってもよい）、ＨＥＭＴ素子が完成するが、上記ゲート絶縁膜２４を形成する直前に、本発明の酸化物半導体表面処理方法３１を適用する。処理の方法は、（実施の形態１）のａ）、ｂ）に記載されている処理方法と基本的に同一であるが、ＭＢＥ法やＭＯＣＶＤ法、ＰＬＤ法による多層構造結晶２２成長後に同一の超高真空槽内または異なる超高真空槽内で連続して本発明の気相処理法、特に分子ビーム法を用いて処理すると処理工程も少なくより効果的である。
【００２４】
実際に酸化亜鉛単結晶基板上に酸化亜鉛マグネシウム障壁層（３００ｎｍ）、酸化亜鉛チャネル層（２０ｎｍ）、酸化亜鉛マグネシウムキャップ層（５ｎｍ）の順にＭＢＥ成長した多層構造結晶を用い、ゲート絶縁膜としてスパッタ法により形成したＡｌ２Ｏ３層（５０ｎｍ）、ゲート電極として電子ビーム蒸着法により形成したＡｕ（２５０ｎｍ）／Ｔｉ（１０ｎｍ）多層膜、ソース・ドレイン電極として電子ビーム蒸着法により形成したＡｕ（２５０ｎｍ）／Ｍｏ（１０ｎｍ）を作製した際、多層構造結晶表面を本発明の硫化水素ガスを用いた気層処理法を用い、５０℃、２０×１０４Ｐａにて１０分間処理した後、ゲート絶縁膜の酸化アルミニウム層を形成した場合の未処理の場合のＶｔｈのヒステリシス特性を比較した結果が図１１である。
【００２５】
これによると未処理の場合のＶｔｈヒステリシスが約２〜３Ｖであるのに対し、本発明の表面処理を行ったものでは０〜０．５Ｖ以内に抑制されていることが確認できる。このＶｔｈヒステリシスはゲート絶縁膜または酸化物半導体中の何らかの可動イオンが酸化物半導体中の酸素欠陥を介して移動すること起因する現象と考えられ、当然ながら素子の特性ばらつき抑制や安定動作のためにはＶｔｈヒステリシス特性が小さいことが望ましく、従来は酸化ハフニウム等の界面の制御はしやすいが加工の困難な絶縁膜を利用することもあった。
【００２６】
しかしながら、本発明の表面処理方法によりゲート絶縁膜／酸化物半導体間の酸素欠陥が抑制され、通常の半導体プロセスで用いる酸化アルミニウムや酸化シリコン膜で十分実用化できることが確認された。これにより酸化物半導体のワイドギャップや高励起子結合エネルギー特性を利用したパワーデバイス、センサデバイス等の実用化が期待できる。なお、ゲート長１μｍの上記ＨＥＭＴ素子の特性としては、ｇｍ（相互コンダクタンス）として８０ｍＳ／ｍｍ、移動度としては１３５ｃｍ２／Ｖｓが得られている。なお、本実施例では横型の電界効果型トランジスタについて記述したが、例えば、ＬＥＤやＬＤ、バイポーラトランジスタの様な縦型構造のトランジスタで酸化物半導体と絶縁膜の界面が存在するデバイスでも本発明の表面処理により酸素欠陥が低減でき、リーク電流低減等の付随的効果が期待できる。
【００２７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００２８】
本発明の半導体装置の製造方法は、多結晶シリコン膜を有する半導体製品の品質管理に適用することが可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明で用いる酸素族亜鉛化合物の物性値と酸化亜鉛物性値を比較する図。
【図２】本発明の実施の形態１によるボトムゲート型酸化物半導体薄膜トランジスタの構造を示す断面図。
【図３】（ａ）−（ｇ）は、本発明の実施の形態１によるボトムゲート型酸化物半導体薄膜トランジスタの製造工程を示す断面図。
【図４】本発明の実施の形態１によるトップゲート型酸化物半導体薄膜トランジスタの構造を示す断面図。
【図５】（ａ）−（ｇ）は、本発明の実施の形態１によるトップゲート型酸化物半導体薄膜トランジスタの製造工程を示す断面図。
【図６】本発明の実施の形態１によるボトムゲート型酸化物半導体薄膜トランジスタの電流−電圧特性から測定した連続動作時間としきい電位シフトの関係を示すグラフ図。
【図７】本発明の実施の形態１を適用する液晶ディスプレイ（ａ）と有機ＥＬディスプレイ（ｂ）の簡単な回路の模式図。
【図８】本発明の実施の形態１によるトップゲート型酸化物半導体薄膜トランジスタの電流−電圧特性から測定した連続動作時間としきい電位シフトの関係を示すグラフ図。
【図９】本発明の実施の形態１を適用するＲＦＩＤタグの簡単な回路の模式図。
【図１０】（ａ）−（ｆ）は、本発明の実施の形態２による酸化物半導体ＨＥＭＴの製造工程を示す断面図。
【図１１】本発明の実施の形態２による酸化物半導体ＨＥＭＴの電流−電圧特性から測定したしきい電位ヒステリシスとゲート長の関係を示すグラフ図。
【符号の説明】
【００３０】
１…支持基板、
２…ゲート電極、
３…ゲート絶縁膜、
４…ソース・ドレイン電極層、
５…本発明の表面処理、
６…本発明の表面処理層、
７…酸化物半導体層、
８…パッシベーション層、
９…ソース・ドレイン電極レジストパターン、
１０…ゲート電極レジストパターン、
１１…支持基板、
１２…ソース・ドレイン電極層、
１３…酸化物半導体層、
１４…本発明の表面処理、
１５…本発明の表面処理層、
１６…ゲート絶縁膜、
１７…ゲート電極層、
１８…パッシベーション層、
１９…ゲート電極レジストパターン、
２１…半導体基板、
２２…二次元電子ガス層、
２３…酸化物半導体活性層、
２４…ゲート絶縁膜、
２５…ゲート電極層、
２６…ゲート電極レジストパターン、
２７…ゲート加工処理、
２８…リフトオフ用レジストパターン、
２９…ソース・ドレイン電極層、
３０…リフトオフプロセス、
３１…本発明の表面処理、
３２…本発明の表面処理層。
【図１】
0005291928.tif 000002
【図２】
0005291928.tif 000003
【図３】
0005291928.tif 000004
【図４】
0005291928.tif 000005
【図５】
0005291928.tif 000006
【図６】
0005291928.tif 000007
【図７】
0005291928.tif 000008
【図８】
0005291928.tif 000009
【図９】
0005291928.tif 000010
【図１０】
0005291928.tif 000011
【図１１】
0005291928.tif 000012