(57)【特許請求の範囲】
【請求項１】
制御信号に応答して半導体光増幅型ゲートスイッチを高速駆動するためのON/OFF信号を発生する高速駆動部と、
該ON/OFF信号の出力端子と該半導体光増幅型ゲートスイッチとの間に接続された高入力インピーダンスの高速バッファ部と、
を備え、該高速駆動部が、直流電圧を出力する高速オペアンプと、該制御信号を受けて該高速オペアンプの出力をON/OFF制御して該出力端子に与えるスイッチング回路とを含み、
該高速バッファ部が、該出力端子に接続された高抵抗の分圧回路と、該分圧回路の分圧電圧をバッファリングして該半導体光増幅型ゲートスイッチに与える高速オペアンプとを備えたことを特徴とする光スイッチ駆動回路。
【請求項２】
請求項１において、
該高速駆動部のオペアンプが、可変直流電圧を入力する型式のものであることを特徴とする光スイッチ駆動回路。
【請求項３】
請求項１において、
該分圧回路が、低電位側抵抗器にインダクタを直列接続したものであることを特徴とする光スイッチ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光スイッチ駆動回路に関し、特に光通信ネットワークに使用される光パケットスイッチングシステムのマトリクス光スイッチ部に使用されるSOA(光半導体光増幅器:Semiconductor Optical Amplifier) 型ゲートスイッチの駆動回路に関するものである。
将来のマルチメディアネットワークの構築を目指し、高速かつ大容量の光通信装置が要求されている。このような高速かつ大容量化を実現する方式として、ns（ナノ秒）オーダーの高速光スイッチを用いた光パケットスイッチングシステムの研究開発が進められている。
【０００２】
SOA型ゲートスイッチは、nsオーダーの高速切り替えが可能なデバイスであり、光パケットスイッチングシステムへの適用が期待されている。
【背景技術】
【０００３】
図9(1)に一般的な光パケットスイッチングネットワークを示す。この光パケットスイッチングネットワークは複数のコアノードCNで構成され、コアノードCNは光アクセスネットワークANWを介してエッジノードENに接続されている。各ノード間はデータチャネルDC及び制御チャネルCCで接続されている。
コアノードCNは、図10にも拡大して示すように、光パケット信号を切替えるためのマトリクス光スイッチ機能を有し、データチャネルDCからの光パケットデータは、波長変換部WCにおいて波長変換されてマトリクス光スイッチMSWに与えられる。
【０００４】
一方、制御チャネルCCにおいては、光パケット信号データの方路情報がラベル信号として光−電気（電気−光）変換器CNVを介してノード間で中継されており、リザベーションマネジャ(予約管理部)RMは、そのラベルの方路情報を解析して、マトリクス光スイッチMSWを制御する。従って、波長変換部WCで波長変換された光パケットデータは、リザベーションマネジャによりマトリクス光スイッチMSWで方路が切り替えられる。
【０００５】
マトリクス光スイッチMSWにおいては、制御チャネルCCの方路情報を持つラベル信号から一定のオフセット時間（図9(2)のOT）後に方路切替が行われる。このときの光スイッチ切替時間（同図(2)のST）は、約10nsであり、光パケット信号に影響を与えないためのガード時間でもある。すなわち、このガード時間内に光パケット信号の切替が完了しなければならない。
【０００６】
図11にSOA型ゲートスイッチを用いた、分配型光スイッチであるマトリクス光スイッチMSWの構成例を示す。
まず、出力先が図示のように指定された光パケット信号PKT#1,PKT#2,PKT#3・・・（パケット番号が同じでも斜線や網掛で別の送信元からのパケットであることを示す。）を入力ポートPi#1〜Pi#nで受けて光カプラDCLで分配した後、SOA型ゲートスイッチGSWのON/OFFによる高速選択で所望の光パケット信号の方路切り替えを行う。リザベーションマネジャRMの制御を受けるSOA型ゲートスイッチからの出力パケットは、合波カプラCPLにより光パケット信号の合流を行い、所望のポートPo#1〜Po#nのいずれかから出力する。
【０００７】
一例を挙げると、入力ポートPi#1に入力された出力先が出力ポートPo#nの光パケット信号PKT#nは、光カプラDCLにおいて並列にn分岐される。n分岐された光信号は、出力ポートPo#1〜Po#nの各々に用意されたSOA型ゲートスイッチGSWに入力される。この例では、出力ポートPo#nに出力するための光パケット信号であるため、出力ポートPo#nに用意されたSOA型ゲートスイッチGSWのみリザベーションマネジャRMからの制御信号でONになる。その他の出力ポートに用意されたSOA型ゲートスイッチGSWは、全てOFF状態となっている。
【０００８】
図12に半導体光増幅型ゲートスイッチGSWの動作例を示し、図13に半導体光増幅型ゲートスイッチGSWの駆動構成例を示す。SOA型ゲートスイッチGSWは、光信号増幅領域ROAに電流を注入することによって、増幅領域を伝播する光信号を増幅することが可能なデバイスである。このSOA型ゲートスイッチGSWは、その駆動電流IGSWをON/OFF制御することで、光パケット信号のゲート素子として使用される。
【０００９】
図12の例は、入力した光パケット信号PKT#1、PKT#2、PKT#3に対して、パケットPKT#1及びPKT#3はゲートオン、パケットPKT#2はゲートオフの駆動電流制御が行われている状態を示している。
このため、図13に示すように、リザベーションマネジャRMからの制御信号CONTにより駆動回路1を経由して、SOA型ゲートスイッチGSWを駆動することになる。
【００１０】
図14に、半導体光増幅型ゲートスイッチGSWの駆動電流IGSWと光増幅率との関係を示す。ゲートスイッチGSWは半導体光増幅器であり、駆動電流IGSWにより光増幅率が変化する特性を有し、図示の如く、駆動電流を約300mA流すことで、光増幅率約10dBが得られ増幅率はほぼ飽和状態（ON状態）になる。駆動電流IGSWが少なくなると光の減衰特性を示し、光増幅率約-60dBでOFFとなることが分かる。
【００１１】
図15に、半導体光増幅型ゲートスイッチGSWの駆動電圧VGSWと光増幅率との関係が示されており、SOA型ゲートスイッチGSWは電流駆動型であるが、電流300mA以上流せる電圧源から電圧印加することで、電圧駆動することも可能である。この例では、約1.5Vの駆動電圧を与えたとき、光増幅率は10dBであるので、図14のグラフより、駆動電流として約300mA流れ、ON状態となる。駆動電圧を小さくすると光の減衰特性を示し、やはり光増幅率-60dBでOFF状態となることが分かる。
【００１２】
図16に、半導体光増幅型ゲートスイッチGSWの駆動電圧とVGSW半導体光増幅型ゲートスイッチ間消光比(ON/OFF比)との関係を示す。図11に示したマトリクス光スイッチMSWにおいて、その出力側の合波カプラCPLには、マトリクス光スイッチMSWの出力ポート数分のSOA型ゲートスイッチGSWが接続されており、或る１つのSOA型ゲートスイッチGSWがONしたとき、残りのSOA型ゲートスイッチGSWは全てOFF状態になる。
【００１３】
しかしながら、OFF状態であっても漏れ光があるため、合波カプラCPLで光のクロストークとなる。この光のクロストークを消光比特性としてグラフ化したものが図16である。例えば8×8のマトリクス光スイッチを構成しようとすると、ON状態とOFF状態間の消光比特性として約58dBが要求されている。この消光比特性を得るには、駆動電圧VGSWを0.65V以下に設定する必要がある。
【００１４】
従来の駆動回路：図17
図17には、従来技術による半導体光増幅型ゲートスイッチの駆動回路1aが示されている。
図において、SOA型ゲートスイッチGSWと駆動回路1aとの接続線路中の寄生インダクタンスL1は、駆動回路1aの基板パターンに高周波信号が流れた時に生ずる寄生インダクタンス成分である。また、寄生インダクタンスL2は、半導体光増幅型ゲートスイッチGSWをモジュールMDLに収容したときモジュール内伝送路に高周波信号が流れた時に生ずる寄生インダクタンス成分である。SOA型ゲートスイッチGSWと並列接続されたダイオードD1はショットキーダイオードである。
【００１５】
駆動回路1aは、高速オペアンプOP1〜OP3を有し、オペアンプOP1は、300mAの出力電流容量を持ち、帯域約1GHz、スルーレート約5,000V/μs、セットリングタイム約2nsの性能を持つ。この高速オペアンプOP1の非反転入力端子に0.825Vの直流電圧VSET1の電源を接続し、この電圧VSET1は、抵抗器R1,R2により2倍の増幅度(1+R2/R1)を有する高速OP1により1.65Vに増幅されて電圧VSET2となる。
【００１６】
高速オペアンプOP1の出力端子には、高速電界効果トランジスタFET1のドレイン端子Dが接続され、トランジスタFET1のソース端子Sは、トランジスタFET2のドレイン端子Dに接続され、そのソース端子Sはグランドに接続されている。
トランジスタFET1とFET2の接続点は、基板パターンの伝送線路の寄生インダクタンスL1及びSOA型ゲートスイッチモジュールMDL内伝送線路の寄生インダクタンスL2を介してSOA型ゲートスイッチGSWに接続されている。高速ショットキーダイオードD1は、SOA型ゲートスイッチGSWをOFFするときのリンギングを抑圧するためのダイオードである。
【００１７】
また、CONTはSOA型ゲートスイッチGSWをON/OFFするための制御信号であり、バッファBUF1を経由して反転器INV及びバッファBUF2（反転器INVと同等の遅延特性を持つバッファ）に送られる。これらのバッファBUF2及び反転器INVにはそれぞれオペアンプOP2及びOP3が接続されている。オペアンプOP2及びOP3はそれぞれトランジスタFET1及びFET2を駆動するための高速駆動アンプであり、オペアンプOP1と同程度の性能を有する。すなわち、オペアンプOP2,OP3は、オペアンプOP1の増幅度を“1”にしたものに相当する。
【００１８】
動作において、制御信号CONTにHIGHレベル“1”が設定されると、バッファBUF2及びオペアンプOP2を経由してトランジスタFET１がONし、トランジスタFET2がOFFとなる。これにより、オペアンプOP1の出力電圧VSET2が、トランジスタFET1及び寄生インダクタンスL1,L2を経由してSOA型ゲートスイッチGSWに与えられる。トランジスタFET1は0.5Ωの内部抵抗を持つため、300mAの電流を流したとき0.15Vの電圧降下が発生する。これによって,トランジスタFET1とFET2の接続点電圧、すなわちSOA型ゲートスイッチGSWの入力電圧VOUTには1.5V(=1.65V-0.15V)が設定される。
【００１９】
一方、SOA型ゲートスイッチGSWをOFFするときには、制御信号CONTにLOWレベル“0”が設定され、以てトランジスタFET1がOFFし、トランジスタFET2がONとなって、VOUTにはグランドレベルが設定され、SOA型ゲートスイッチGSWに電流が流れなくなりOFFとなる。
なお、参考文献として、面発光レーザの各発光部の駆動に当たって、各発光部を順バイアス状態にしかつレーザ発振閾値電圧よりも低いバイアス電圧と、レーザ発振閾値電圧以上の駆動電圧とをスイッチにて適宜切り替えて発光部の各駆動端に直接印加することによって各発光部を駆動するようにする発光素子駆動装置および発光素子駆動システムがある（例えば特許文献1参照。）。
【特許文献１】特開2002-335038号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
図18に、図17に示した従来技術による半導体光増幅型ゲートスイッチの駆動時の動作波形図を示す。図中、VOUTはトランジスタFET1のソース電圧波形、VGSWはSOA型ゲートスイッチGSWのアノード電圧波形、IGSWはSOA型ゲートスイッチGSWの電流波形を示す。これらの波形を見ると、VOUTの立ち上り時のリンギングがSOA型ゲートスイッチGSWの電流IGSWの波形にも現れており、SOA型ゲートスイッチGSWの光出力にもリンギングを発生するため、光サージを引き起こし、光受信器の劣化を引き起こす可能性がある。この原因は、オペアンプOP1〜OP3がナノ秒オーダーの高速で動作するため、寄生インダクタンスL1及びL2がトランジスタFET1の抵抗成分RとL-R回路を構成する結果、その過渡現象により電圧VOUTの立ち上り波形を鈍らせてしまうためである。
【００２１】
また、光に重畳される主信号に対してもノイズになるためエラーを引き起こす可能性がある。更に電流IGSWのリンギング波形が落ち着くまでに約15nsかかっており、立ち上り速度が遅いという結果が現れている。また、トランジスタFET1の内部抵抗を0.5Ωとすると、300mAで約45mWの消費電力が発生する。使用するトランジスタFET1の内部抵抗が大きくなればなるほど、駆動電流が大きいためトランジスタFET1での消費電力の増加が顕著となる。
【００２２】
電流IGSWの立ち下り波形にも、SOA型ゲートスイッチGSW自身が持つ接合容量（70pF程度）に蓄積された電荷が放電するため、1.5ns程度のリンギング波形が認められるが、電圧VGSWが0.65Vを下回るとSOA型ゲートスイッチGSWの消光比が58dB以上となるため、光信号に影響することはない。
なお、ここでの立ち上がり速度は、SOA型ゲートスイッチGSWに印加される電圧が消光比特性を満たす0.65Vを開始点とし、SOA型ゲートスイッチGSWを流れる電流値は定常値300mAの90％、約270mAに達するまでの所要時間である。また、立ち下がり速度は、SOA型ゲートスイッチGSWを流れる電流値が定常値300mAの90％、約270mAに低下した点を開始点とし、SOA型ゲートスイッチGSWに加わる電圧が消光比特性を満たす0.65Vに達するまでの所要時間である。
【００２３】
従って、本発明は、立ち上り時のリンギングを抑圧し且つ光スイッチングの高速化を図った光スイッチ駆動回路を実現することを目的とする。
【課題を解決するための手段】
【００２４】
上記の目的を達成するため、本発明に係る光駆動回路は、制御信号に応答して半導体光増幅型ゲートスイッチを高速駆動するためのON/OFF信号を発生する高速駆動部と、該ON/OFF信号の出力端子と該半導体光増幅型ゲートスイッチとの間に接続された高入力インピーダンスの高速バッファ部と、を備え、該高速駆動部が、直流電圧を出力する高速オペアンプと、該制御信号を受けて該高速オペアンプの出力をON/OFF制御して該出力端子に与えるスイッチング回路とを含み、該高速バッファ部が、該出力端子に接続された高抵抗の分圧回路と、該分圧回路の分圧電圧をバッファリングして該半導体光増幅型ゲートスイッチに与える高速オペアンプとを備えたことを特徴とする。
すなわち、本発明では、直流電圧を出力する高速オペアンプと、制御信号を受けて該高速オペアンプの出力をON/OFF制御して出力端子に与えるスイッチング回路とで構成された高速駆動部から出力されたON/OFF信号を、高インピーダンスを有する高速バッファ部に与える。ここで、上記の高速バッファ部は、例えば、該出力端子に接続された高抵抗の分圧回路と、該分圧回路の分圧電圧をバッファリングして該SOA型ゲートスイッチに与える高速オペアンプとで構成される。
これによりON/OFF信号は、高インピーダンスによりON信号が反射を起こし、従来回路よりも速いスルーレートで立ち上がり、その強調波形により、後段の高速バッファ部に対して高速化広帯域化（瞬間的に1GHz〜数GHz）の効果をもたらす。
【００２５】
そして、該高速バッファ部の出力を、基板パターンの伝送線路による寄生インダクタンス及び半導体光増幅器型ゲートスイッチモジュール内伝送線路の寄生インダクタンスを介して、半導体光増幅型ゲートスイッチに与える。
これにより、半導体光増幅型ゲートスイッチ駆動用の高速バッファ部の出力は、プリエンファシス波形となり、半導体光増幅型ゲートスイッチの寄生インダクタンス及び半導体光増幅型ゲートスイッチ自身の寄生容量による時定数（約3ns）よりも短いパルスとなるため、ゲートスイッチ電流の高速化をもたらすことになる。それにより、立ち上り時のリンギングの抑圧及び光スイッチ速度の高速化が可能となる。
【００２７】
また、上記の高速駆動部のオペアンプは、可変直流電圧を入力する型式のものを使用することができる。
さらに、上記の分圧回路は、低電位側抵抗器にインダクタを接続したものとすることができる。
【発明の効果】
【００２８】
本発明によれば、以下の効果が得られる。
・立ち上り時のリンギングを抑圧できる。
・半導体光増幅器のスイッチ速度の高速化が図れる。
・SOAドライバアンプの高速広帯域化が図れる。
・ドレイン−ソース間電流容量の小容量化が図れる。
・FET素子の小型化が図れる。
【発明を実施するための最良の形態】
【００２９】
実施例[1]:図1及び図2
図1に本発明による半導体光増幅型ゲートスイッチの駆動回路の実施例[1]を示す。この実施例と、図13に示した従来技術との差異は、駆動回路1にあり、この駆動回路1においては、トランジスタFET1とFET2との接続点と、寄生インダクタンスL1との間にオペアンプOP4と抵抗器R4〜R7を設けた点である。この内、抵抗器R4及びR5はオペアンプOP1の抵抗器R1及びR2と同様の作用を呈するものであるが、オペアンプOP4の非反転入力端子に接続された抵抗器R6(51Ω)及びR7(51Ω)は、トランジスタFET1のソース電圧VOUT1の分圧回路を構成している。なお、高速オペアンプOP4は、オペアンプOP1と同様に、300mAの出力電流容量を持ち、帯域約1GHz、スルーレート約5,000V/μs、セットリングタイム約2nsの性能を有する。
【００３０】
図2において、VOUT1はトランジスタFET1とFET2の結合部電圧波形、VOUT2は抵抗器R6とR7の分圧電圧でありオペアンプOP4の入力電圧波形、VOUT3はオペアンプOP4の出力電圧波形、VGSWはSOA型ゲートスイッチGSWのアノード電圧波形、そして、IGSWはSOA型ゲートスイッチGSWの電流波形を示す。
動作においては、トランジスタFET1がONしてトランジスタFET2がOFFとなったとき、抵抗器R6とR7の接続点の分圧電圧VOUT2は、図13と同様の数値を用いれば、約0.75Vになる。この場合、トランジスタFET1の内部抵抗が約0.5Ω程度存在していても、抵抗器R6とR7の合成抵抗値からすると約1/200であり十分小さいため、トランジスタFET1での電圧降下分は無視できる。
【００３１】
抵抗器R6とR7による分圧電圧VOUT2はオペアンプOP4によってオペアンプOP1と同様に2倍に増幅され、その出力電圧VOUT3は1.5Vになる。この出力電圧VOUT3が、基板の伝送線路の寄生インダクタンスL1及び半導体光増幅器型ゲートスイッチGSWのモジュールMDL内伝送線路の寄生インダクタンスL2を介して、SOA型ゲートスイッチGSWに与えられる。
今、制御信号CONTにHIGHレベルが設定されると、トランジスタFET１がONして、トランジスタFET2はOFFする。これによって、オペアンプOP1の出力電圧VSET2がトランジスタFET1、抵抗器R6とR7の分圧回路、オペアンプOP4、及び寄生インダクタンスL1,L2を経由してSOA型ゲートスイッチGSWに与えられ、SOA型ゲートスイッチGSWをONにする。
【００３２】
SOA型ゲートスイッチGSWをOFFするときには、制御信号CONTにLOWレベルが設定され、トランジスタFET1をOFFしトランジスタFET2をONにする。このとき、電圧VOUT1にはグランドレベルが設定され、SOA型ゲートスイッチGSWには電流が流れなくなりOFFとなる。
図2には、本発明による半導体光増幅型ゲートスイッチ駆動時の動作波形図が示されており、図示の電圧VOUT1の波形は、従来技術を示した図14における電圧VOUTの波形と比べて速い立ち上りと安定動作を示している。
【００３３】
これは、従来技術における駆動回路1aの負荷が、寄生インダクタンスL1,L2及び自分自身の寄生容量を持つSOA型ゲートスイッチGSWであるのに対して、本実施例では抵抗器R6(51Ω)及びR7(51Ω)から成る抵抗値が102Ωという高い分圧回路であるからである。すなわち、この高い純抵抗成分により、電圧VOUT1は反射波成分が大きくなり、これに伴ってオーバーシュートしている。この強調（エンファシス）成分は、オペアンプOP4の高速化広帯域化の効果をもたらすので、オペアンプOP4の出力にも強調波形が生じる。この強調波形は、寄生インダクタンスL1及びL2、並びにSOA型ゲートスイッチGSWの内部抵抗成分から成る回路時定数(約3ns)に対して、十分に短いため、SOA型ゲートスイッチGSWの電圧及び電流波形に対して高速化効果をもたらす。この結果、従来技術で発生したような立ち上り時のリンギングは、1.3nsに抑圧されることになる。
【００３４】
なお、上記の実施例では、高速バッファ部12において、高速駆動部11の出力端子とオペアンプOP4との間の基板パターンが或る程度の長さを有しているものとして抵抗器R6,R7による分圧回路は高周波のインピーダンスマッチングも行っているが、この基板パターンの長さが短いときには、インピーダンスマッチングは必要無いので、オペアンプOP4自身が高入力インピーダンスを有するところから、分圧回路を用いる必要はない。
【００３５】
実施例[2]:図3及び図4
図3に、本発明による半導体光増幅型ゲートスイッチの駆動回路の実施例[2-1]を示す。この実施例[2-1]と、上記の実施例[1]との差異は、抵抗器R6及びR7から成る分圧回路において、抵抗器R7とグランドとの間にインダクタL3(30nH)を挿入した点である。
この実施例[2-1]においては、電圧VOUT1は、抵抗器R6及びR7によって分圧されるが、その際にインダクタL3に与えられた矩形波高周波成分（立ち上がり）電圧VOUT2は、インダクタL3によって発生する逆超電力によって強調（エンファシス）された波形となる。
【００３６】
この信号をオペアンプ      OP4で増幅することにより、出力電圧VOUT3も強調されるので、オペアンプ出力VOUT3に接続される負荷（SOA型ゲートスイッチGSW）の間に発生する伝送路や時定数の影響による波形の遅延を最小限にして、負荷を駆動させることができる。
これにより、実施例[1]の持つ立ち上り時のリンギングは抑圧効果及び高速化効果との相乗効果により、更なる高速化効果を生むことが可能となる。
【００３７】
図4には、実施例による半導体光増幅型ゲートスイッチ駆動時の動作波形図が示されており、インダクタL3が、電圧VOUT2の立ち上り波形を更に強調（エンファシス）する様子が示されている。これにより、オペアンプOP4に更なる広帯域化・高速化の効果をもたらし、オペアンプOP4の出力電圧VOUT3の立ち上り波形を更に強調することになる。
従って、SOA型ゲートスイッチGSWの入力電圧VGSWの立ち上り波形及び立ち下り波形が図4に示す如く高速化し、実施例[1]の場合には、リンギングは1.3nsであったが、実施例[2-1]の場合にはリンギングは0.7nsに短縮されており、SOA型ゲートスイッチGSWに流れる電流IGSWの波形が、立ち上り波形及び立ち下り波形共に高速化されることが分かる。
【００３８】
図5は、インダクタL3の値を10nHにした実施例[2-2]を示しており、図6は、その動作波形図を示す。
図6より、L3=10nHの場合のリンギングは0.9nsかかることが分かる。従って、インダクタL3の値が大きい方が、より高速・広帯域化には適当であることが示されている。
また、図7は、インダクタL3の値を50nHにした実施例[2-3]を示しており、図8は、その動作波形図を示す。図8より、L3=50nHの場合のリンギングは0.6nsであることが分かる。
【００３９】
従って、インダクタL3の値が大きい方が、より高速・広帯域化には適していることが分かる。
なお、本発明は、上記実施例によって限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
【図面の簡単な説明】
【００４０】
【図１】本発明による半導体光増幅(SOA)型ゲートスイッチと、その駆動回路の実施例[1]を示した図である。
【図２】実施例[1]の動作波形図である。
【図３】本発明による半導体光増幅(SOA)型ゲートスイッチと、その駆動回路の実施例[2-1]を示した図である。
【図４】実施例[2-1]の動作波形図である。
【図５】本発明による半導体光増幅(SOA)型ゲートスイッチと、その駆動回路の実施例[2-2]を示した図である。
【図６】実施例[2-2]の動作波形図である。
【図７】本発明による半導体光増幅(SOA)型ゲートスイッチと、その駆動回路の実施例[2-3]を示した図である。
【図８】実施例[2-3]の動作波形図である。
【図９】一般的な光パケットスイッチングネットワークを説明するための図である。
【図１０】光パケットスイッチングネットワークのコアノードの一般的な構成を示したブロック図である。
【図１１】半導体光増幅型ゲートスイッチを用いたマトリクス光スイッチの一般的な構成を示したブロック図である。
【図１２】半導体光増幅型ゲートスイッチの動作を説明するための図である。
【図１３】半導体光増幅型ゲートスイッチ駆動構成を説明するための図である。
【図１４】半導体光増幅型ゲートスイッチの駆動電流と光増幅率との関係を示すグラフ図である。
【図１５】半導体光増幅型ゲートスイッチの駆動電圧と光増幅率との関係を示すグラフ図である。
【図１６】半導体光増幅型ゲートスイッチの駆動電圧と半導体光増幅型ゲートスイッチ間消光比の関係を示すグラフ図である。
【図１７】従来技術による半導体光増幅型ゲートスイッチと、その駆動回路例を示した図である。
【図１８】図17に示した従来技術の動作波形図である。
【符号の説明】
【００４１】
1  駆動回路
GSW  半導体光増幅(SOA)型ゲートスイッチ
OP1〜OP4  高速オペアンプ
R1〜R7  抵抗器
L1, L2  寄生インダクタンス
L3  インダクタ
D1  ショットキーダイオード
BUF1, BUF2  バッファ
INV  反転器
CONT  制御信号
図中、同一符号は同一又は相当部分を示す。
【図１】
0005130975.tif 000002
【図２】
0005130975.tif 000003
【図３】
0005130975.tif 000004
【図４】
0005130975.tif 000005
【図５】
0005130975.tif 000006
【図６】
0005130975.tif 000007
【図７】
0005130975.tif 000008
【図８】
0005130975.tif 000009
【図９】
0005130975.tif 000010
【図１０】
0005130975.tif 000011
【図１１】
0005130975.tif 000012
【図１２】
0005130975.tif 000013
【図１３】
0005130975.tif 000014
【図１４】
0005130975.tif 000015
【図１５】
0005130975.tif 000016
【図１６】
0005130975.tif 000017
【図１７】
0005130975.tif 000018
【図１８】
0005130975.tif 000019