(57)【特許請求の範囲】
【請求項１】
複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させる複数チャネル構造のコンピュータシステムのメモリ試験方法において、
前記コンピュータシステムのメモリ内の転送元領域から、前記メモリの転送先領域にデータを転送するステップと、
すべての転送が完了するまでの時間を測定するステップと、
リファレンス装置で測定した複数チャネルモードのメモリ転送性能の期待値と、被試験装置で測定したメモリ転送速度とを比較して、被試験装置で測定したメモリ転送速度が前記期待値の範囲内であれば複数チャネルモードで動作していると判定するステップと、
を含むことを特徴とするコンピュータシステムのメモリ試験方法。
【請求項２】
複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させる複数チャネル構造のコンピュータシステムのメモリ試験方法において、
前記コンピュータシステムのメモリ内の転送元領域から、前記メモリの転送先領域にデータを転送するステップと、
すべての転送が完了するまでの時間を測定するステップと、
各チャネルの領域のみをアクセスして測定した転送速度と、前記各チャネルの連続領域をアクセスして測定した転送速度とを比較して、前記転送速度の差が検出されることにより複数チャネルモードで動作していると判定するステップと、
を含むことを特徴とするコンピュータシステムのメモリ試験方法。
【請求項３】
複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させる複数チャネル構造のコンピュータシステムのメモリ試験を実行させるためのプログラムであって、
コンピュータに、
前記コンピュータシステムのメモリ内の転送元領域から、前記メモリの転送先領域にデータを転送する手順と、
すべての転送が完了するまでの時間を測定する手順と、
リファレンス装置で測定した複数チャネルモードのメモリ転送性能の期待値と、被試験装置で測定したメモリ転送速度とを比較して、被試験装置で測定したメモリ転送速度が前記期待値の範囲内であれば複数チャネルモードで動作していると判定する手順と、
を実行させるためのメモリ試験プログラム。
【請求項４】
複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させる複数チャネル構造のコンピュータシステムのメモリ試験を実行させるためのプログラムであって、
コンピュータに、
前記コンピュータシステムのメモリ内の転送元領域から、前記メモリの転送先領域にデータを転送する手順と、
すべての転送が完了するまでの時間を測定する手順と、
各チャネルの領域のみをアクセスして測定した転送速度と、前記各チャネルの連続領域をアクセスして測定した転送速度とを比較して、前記転送速度の差が検出されることにより複数チャネルモードで動作していると判定する手順と、
を実行させるためのメモリ試験プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータシステムのメモリ試験方法およびメモリ試験プログラムに関し、特に、コンピュータシステムにおいて、メモリが複数チャネルモードで動作することを判定すること及びメモリの実装構成が正しいことを判定するメモリ試験方法およびメモリ試験プログラムに関する。
【背景技術】
【０００２】
メモリの高速化技術として、複数のメモリを組合せて、メモリとチップセット(メモリコントローラ) 間を２本のバスで同時に接続することによって、データの転送速度を増加させる構造のデュアルチャネルが用いられている。
【０００３】
図１０は、一般的なデュアルチャネルのメモリモジュール実装を示す構成図である。同図において、メモリコントローラ１は、２本のバスを同時使用して、実装されたメモリモジュールであるメモリモジュール０（ＤＩＭＭ０；Dual Inline Memory Module 0）２０とメモリモジュール１（ＤＩＭＭ１；Dual Inline Memory Module 1）２１にチャネルＡ（ＣｈＡ）とチャネルＢ（ＣｈＢ）がそれぞれ接続された状態を示す。
【０００４】
メモリモジュール０（ＤＩＭＭ０）２０とメモリモジュール１（ＤＩＭＭ０）２１は、複数のＤＲＡＭチップをプリント基板に上に搭載したメモリモジュールのことを指し、コンピュータの主記憶として利用される。
【０００５】
これに対し、１本のバスで接続されている場合、または片方のチャネルのみにメモリを搭載している場合は、シングルチャネルと呼ばれる。
【０００６】
図１１は、一般的なシングルチャネルのメモリモジュール実装を示す構成図である。
【０００７】
（ａ）シングルチャネル（その１）は、メモリコントローラ１が、１本のバスのみを使用して、実装されたメモリモジュールであるメモリモジュール０（ＤＩＭＭ０；Dual Inline Memory Module 0）２０にチャネルＡ（ＣｈＡ）が接続された状態を示す。
【０００８】
（ｂ）シングルチャネル（その２）は、メモリコントローラ１が、１本のバスのみを使用して実装されたメモリモジュールであるメモリモジュール０（ＤＩＭＭ０；Dual Inline Memory Module 0）２０に接続された状態を示す。
【０００９】
図１２は、システムメモリにおけるチャネルマッピングを示す構成図である。
【００１０】
（ａ）シングルチャネルは、システムメモリ３の格納アドレス０〜ＴＯＭ（Total Top OF Memory）に至るまでチャネルＡ（ＣｈＡ）またはチャネルＢ（ＣｈＢ）が格納される。
【００１１】
（ｂ）デュアルチャネル（シンメトリック）は、チャネル毎に同容量のメモリを搭載した場合であり、キャシュライン毎にチャネルＡ（ＣｈＡ）とチャネルＢ（ＣｈＢ）がキャッシュライン毎に切り替わって格納される。
【００１２】
（ｃ）デュアルチャネル（アシンメトリック）は、チャネル毎に異なる容量のメモリを搭載した場合であり、（ｂ）デュアルチャネル（シンメトリック）と同様にキャッシュライン毎にチャネルＡ（ＣｈＡ）とチャネルＢ（ＣｈＢ）がキャッシュライン毎に切り替わって格納されるが、最後のチャネルＡ（ＣｈＡ）が余分にシングルチャネルの形で格納されることになる。
【００１３】
コンピュータシステムにおいては、デュアルチャネルモードで正常に動作して性能の問題はないか、また、正しく実装されて指定された容量がデュアルチャネルモードで動作しているかを確認することが行われる。
【００１４】
従来、システムが実際に、デュアルチャネルモードで動作しているか、又はシングルモードで動作しているかを判定するのに、工場での製品検査する者が見かけ上の動作（ＯＳ／アプリの動作）、即ち、アプリケーションソフトを単に動作させてみて、スピード感の違いにより判定していた。更に、メモリがデュアルチャネルで動作するように搭載されているかを判定するのに、メモリ仕様を確認することにより判定していた。
【００１５】
一方、従来の入出力用のチャネルプロセッサを有する計算機システムは、例えば、チャネルプロセッサのデータ転送能力の測定方法として、主記憶中にバイト数が異なる二つの転送データと、二つのチャネルプログラムを設定し、各転送データを入出力装置へ転送する際に、ＣＰＵが入出力命令の実行を開始してから、チャネルプロセッサがデータ転送を終了するまでの時間を計測し、二つの転送データの転送時間と、転送バイト数の差により、チャネルプロセッサのデータ転送速度を求める手段を設けて構成する発明が知られている。（例えば、特許文献１参照）
別の従来技術では、システムバスを介して接続された複数個の機能モジュール間をデータ転送するシステムのデータ転送性能を算出するデータ転送性能算出方式について、ランダムパターンジェネレータでデータの転送先・転送方向・バースト数などの各パラメータをランダムに抽出してテストパターンを生成し、このパターンに基づいてバス動作モデルは、システムバスを介してデータを転送する。バスモニタは、データ転送情報を収集して、データ転送ログを生成し、このログからバス転送性能算出ツールは、データ転送量を算出する発明が知られている。（例えば、特許文献２参照）
【特許文献１】特開平０４−２５５０４７号公報
【特許文献２】特開２０００−３０５８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、システムが実際に、デュアルチャネルモードで動作しているか、又はシングルモードで動作しているかを判定するのに、工場での製品検査する者が見かけ上の動作（ＯＳ／アプリの動作）、即ち、アプリケーションソフトを単に動作させてみて、スピード感の違いだけでは、正確に判定できなかった。なぜなら、デュアルチャネルは、シングルチャネルと比較して最大２倍に転送速度が向上するが、デュアルチャネルモードにチューニングされていない一般のアプリケーションでは差が見えないためである。
【００１７】
また、デュアルチャネルを保証するシステムにおいて、メモリがデュアルチャネルで動作するように搭載されているかを、各チャネル毎に搭載されているメモリ仕様を確認する方法では、システム仕様がシステム構成に依存するため、構成毎に判定データを用意する必要があり、処理が煩雑であった。
【００１８】
従来技術（特許文献１および特許文献２）は、いずれも、チャネルプロセッサのデータ転送性能を算出する内容であるが、本願発明が目的とするシステムの設計又は製造不良により正常にデュアルチャネルで動作していないケースを判定する試験ではなく、システム構成に依存しないでメモリがデュアルチャネルで動作するように搭載されているのを判別する試験でもない。
【００１９】
本発明は、システムの設計又は製造不良により正常にデュアルチャネルで動作していないケースを正確に判定するデユアルチャネルメモリ試験方法、およびシステム構成に依存しないメモリ試験方式を提供することを目的にする。
【課題を解決するための手段】
【００２０】
上記課題を解決するための第１の発明は、複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させる複数チャネル構造のコンピュータシステムのメモリ試験方法において、前記コンピュータシステムのメモリ内の転送元領域から、前記メモリの転送先領域にデータを転送するステップと、すべての転送が完了するまでの時間を測定するステップと、リファレンス装置で測定した複数チャネルモードのメモリ転送性能の期待値と、被試験装置で測定したメモリ転送速度とを比較して、被試験装置で測定したメモリ転送速度が前記期待値の範囲内であれば複数チャネルモードで動作していると判定するステップと、を含んでいる。
【００２１】
この第１の発明によれば、メモリが複数チャネルモードで動作しているか否かを判定できるコンピュータシステムのメモリ試験方法を提供できる。
【００２２】
また、第１の発明に記載のコンピュータシステムのメモリ試験方法において、前記判定は、リファレンス装置で測定した複数チャネルモードのメモリ転送性能の期待値と、被試験装置で測定したメモリ転送速度とを比較して、被試験装置で測定したメモリ転送速度が前記期待値の範囲内であれば複数チャネルモードで動作していると判定する。
【００２３】
この第１の発明によれば、リファレンス装置の転送性能からメモリが複数チャネルモードで動作しているか否かを判定できるコンピュータシステムのメモリ試験方法を提供できる。
【００２４】
第２の発明は、複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させる複数チャネル構造のコンピュータシステムのメモリ試験方法において、前記コンピュータシステムのメモリ内の転送元領域から、前記メモリの転送先領域にデータを転送するステップと、すべての転送が完了するまでの時間を測定するステップと、各チャネルの領域のみをアクセスして測定した転送速度と、前記各チャネルの連続領域をアクセスして測定した転送速度とを比較して、前記転送速度の差が検出されることにより複数チャネルモードで動作していると判定する。
【００２５】
この第２の発明によれば、測定方法の違いにより、すなわち、個別チャネルの領域のみアクセスする測定方法と、各チャネルの連続領域をアクセスする測定方法の違いにより、メモリが複数チャネルモードで動作しているか否かを判定できるコンピュータシステムのメモリ試験方法を提供できる。
【００２８】
第４の発明は、複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させる複数チャネル構造のコンピュータシステムのメモリ試験を実行させるためのプログラムであって、コンピュータに、前記コンピュータシステムのメモリ内の転送元領域から、前記メモリの転送先領域にデータを転送する手順と、すべての転送が完了するまでの時間を測定する手順と、リファレンス装置で測定した複数チャネルモードのメモリ転送性能の期待値と、被試験装置で測定したメモリ転送速度とを比較して、被試験装置で測定したメモリ転送速度が前記期待値の範囲内であれば複数チャネルモードで動作していると判定する手順とを実行させるためのメモリ試験プログラムである。
【００２９】
この第４の発明によれば、メモリが複数チャネルモードで動作しているか否かを判定できるコンピュータシステムのメモリ試験プログラムを提供できる。
【発明の効果】
【００３０】
以上、本発明のデュアルチャネルメモリ試験方法によれば、メモリがデュアルチャネルモードで動作していることをメモリ間のデータ転送を実施することで転送性能を測定し、シングルチャネルモードとの転送性能値の違いから判定できる。更に、デュアルチャネルモードの動作モードの違いに応じて、メモリ転送性能を測定する場合のメモリアドレスを変更することで、これらの動作モードの違いに応じた正常動作を判定できる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態について、図を参照しながら説明する。
【００３２】
図１は、本発明が対象とするデュアルチャネルのメモリモジュール実装例を示す構成図であり、（ａ）メモリモジュール実装例１、または（ｂ）メモリモジュール実装例２のように搭載されていることを判定する必要がある。
（ａ）メモリモジュール実装例１において、メモリコントローラ１は、２本のバスを同時使用して、チャネルＡ（ＣｈＡ）のバスが、メモリモジュール０（ＤＩＭＭ０；Dual Inline Memory Module 0）２０とメモリモジュール２（ＤＩＭＭ２；Dual Inline Memory Module 2）２2に接続され、チャネルＢ（ＣｈＢ）のバスが、メモリモジュール１（ＤＩＭＭ１；Dual Inline Memory Module 1）２1とメモリモジュール３（ＤＩＭＭ３；Dual Inline Memory Module 3）２３に接続された状態を示す。
【００３３】
ここで、メモリモジュール０（ＤＩＭＭ０）２０とメモリモジュール１（ＤＩＭＭ１）２１は、５１２ＭＢ容量のＤＲＡＭチップをプリント基板上に搭載したメモリモジュールが実装されており、メモリモジュール２（ＤＩＭＭ２）２２とメモリモジュール３（ＤＩＭＭ３）２３は、ＤＲＡＭチップが搭載されていない未実装状態を示す。
（ｂ）メモリモジュール実装例２において、メモリコントローラ１は、２本のバスを同時使用して、チャネルＡ（ＣｈＡ）のバスが、メモリモジュール０（ＤＩＭＭ０；Dual Inline Memory Module 0）２０とメモリモジュール２（ＤＩＭＭ２；Dual Inline Memory Module 2）２2に接続され、チャネルＢ（ＣｈＢ）のバスが、メモリモジュール１（ＤＩＭＭ１；Dual Inline Memory Module 1）２1とメモリモジュール３（ＤＩＭＭ３；Dual Inline Memory Module 3）２３に接続された状態を示す。
【００３４】
ここで、メモリモジュール２（ＤＩＭＭ２）２２とメモリモジュール３（ＤＩＭＭ３）２３は、５１２ＭＢ容量のＤＲＡＭチップをプリント基板上に搭載したメモリモジュールが実装されており、メモリモジュール０（ＤＩＭＭ０）２０とメモリモジュール１（ＤＩＭＭ１）２１は、ＤＲＡＭチップが搭載されていない未実装状態を示す。
【００３５】
なお、本発明が対象とするデュアルチャネルのメモリモジュール実施例では、２チャネルにて説明するが、３チャネル以上も対応可能である。しかし、チャネルが増えると同時に使用するＤＩＭＭの枚数が増えるので、現実的には存在しないと考えられる。
【００３６】
また、本発明が対象とするデュアルチャネルのメモリモジュール実施例では、（ＤＩＭＭ０）２０〜（ＤＩＭＭ３）２３と４個のＤＩＭＭが実装される構成にて説明するが、ＤＩＭＭの枚数が５個以上に増えても同じ考え方で、本発明を実施できる。パーソナルコンピュータでは存在しないが、ＩＡサーバ等では８枚差し等が存在する。
【００３７】
図２は、本発明第１の一実施形態におけるデュアルチャネルモードの動作確認の説明図である。メモリがデュアルチャネルで動作していることをメモリ間のデータ転送を実施することで、転送性能を測定し、シングルチャネルモードとの転送性能値の違いから判定できる。
【００３８】
図３は、図２に示すデュアルチャネルモードの動作確認のフローチャートである。以下に、デュアルチャネルモードの動作確認の手順を図２を用いて説明する。
【００３９】
Ｓ１. システムメモリ３の転送元領域３１から転送先領域３２へデータ転送を実施する。なお、アドレスの先頭は、チャネルが切替えられる６４バイトバウンダリーアドレスを用いる。
【００４０】
Ｓ２. すべての転送が完了するまでの時間を測定する。
【００４１】
Ｓ３. 測定結果から、デュアルチャネルモードで動作していることを判定する。
【００４２】
以下、転送性能の測定結果を判定する方法として、以下の３通りの方法を有する。
（１）リファレンス装置の転送性能から判定する方法
デュアルチャネルモードで動作していることを判定するためのリファレンス装置において、シングルチャネルモードおよびデュアルチャネルモードにてメモリ転送性能を測定してその測定結果を期待値とし、一方、被試験装置においてメモリ転送性能を測定し、リファレンス装置で測定した期待値と比較することで結果を判定する。
【００４３】
以下、実際の数値に当てはめた例を示す。
【００４４】
リファレンス装置Ａ：シングルチャネルで転送速度１４００ＭＢ／Ｓ・・・‘１’
リファレンス装置Ｂ：デュアルチャネルの転送速度２０００ＭＢ／Ｓ・・・‘２’
において、被試験装置の性能のバラツキを考慮し、有効範囲を決定する。
【００４５】
（‘２’−‘１’）÷（‘２’−‘１’）×１００＝１７．６％
シングルチャネルモードの閾値＝‘１’×（−１７．６％〜）＋１７．６％
＝１１５４ＭＢ／Ｓ〜１６４６ＭＢ／Ｓ
デュアルモードの閾値＝‘２’×（−１７．６％〜）＋１７．６％
＝１６４８ＭＢ／Ｓ〜２３５２ＭＢ／Ｓ
となる。
【００４６】
被試験装置Ｃで転送速度を測定し、１２００ＭＢ／Ｓであった場合、１１５４ＭＢ／Ｓ〜１６４６ＭＢ／Ｓの範囲に入っているため、シングルチャネルモードで動作していると判断できる。
【００４７】
被試験装置Ｄで転送速度を測定し、２２００ＭＢ／Ｓであった場合、１６４８ＭＢ／Ｓ〜２３５２ＭＢ／Ｓの範囲に入っているため、デュアルチャネルモードで動作していると判断できる。
【００４８】
被試験装置Ｅで転送速度を測定し、１１５３ＭＢ以下、１６４７ＭＢ／Ｓ又は２３５３ＭＢ／Ｓ以上であった場合、測定不能としてエラーとする。
（２）論理値で判定する方法
デュアルチャネルでは、シングルチャネルと比較して、論理上２倍の転送速度となることに鑑み、搭載されているメモリ仕様から期待値を算出し、メモリ転送性能の測定結果と比較する。
【００４９】
以下、実際の数値にあてはめた例を示す。
【００５０】
バス幅：６４ビット（８バイト）、動作周波数：３３３ＭＨＺのＤＲＡＭ
において、
シングルチャネルは、８バイト×３３３ＭＨＺ＝２６６４Ｍバイト／ｓｅｃ、
デュアルチャネルは、８バイト×３３３ＭＨＺ×２＝５３２８Ｍバイト／ｓｅｃ
となる。
（３）測定方法の違いから判定する方法
デュアルチャネルでは、６４バイト（キャッシュライン）毎にチャネルＡ（ＣｈＡ）とチャネルＢ（ＣｈＢ）にデータを転送することで転送速度を向上している。
ＣｈＡ又はＣｈＢの領域のみアクセスする場合とＣｈＡとＣｈＢの連続アクセスする場合で転送性能が異なるため、転送性能を比較することでデュアルチャネルモードで動作しているかシングルチャネルモードで動作しているかを判断することが可能になる。
【００５１】
図４は、本発明第１の一実施形態におけるデータ転送速度の測定方法を示す説明図であり、（ａ）ＣｈＡの領域のみアクセスでは、６４バイトおきにチャネルＡ（ＣｈＡ）をアクセスする測定方法を示し、（ｂ）ＣｈＢの領域のみアクセスでは、６４バイトおきにチャネルＢ（ＣｈＢ）をアクセスする測定方法を示し、（Ｃ）ＣｈＡ，ＣｈＢ連続アクセスでは、チャネルＡ（ＣｈＡ）とチャネルＢ（ＣｈＢ）を連続してアクセスする測定方法を示す。
【００５２】
以下、実際の数値に当てはめた例を示す。
【００５３】
チャネルＡ（ＣｈＡ）領域またはチャネルＢ（ＣｈＢ）領域のみにアクセスした場合の単位時間当たりの転送量：‘１’、
チャネルＡ（ＣｈＡ）とチャネルＢ（ＣｈＢ）の連続アクセスした場合の単位時間当たりの転送量：‘２’
において、
デュアルチャネルモードの場合は、‘１’＜‘２’
シングルチャネルモードの場合は、‘１’＝‘２’
の条件が成立する。
【００５４】
図５は、本発明第２の一実施形態におけるデュアルチャネルメモリ試験の説明図である。デュアルチャネルにはメモリ構成及びメモリコントローラの機能によりメモリへのマッピングに違いがあり、メモリ転送性能を測定する場合のメモリアドレスを変更することで、これらの動作モードの違いに応じて正常動作を判定することが可能になる。
（ａ）試験対象ＤＩＭＭの構造図において、実装はメモリモジュール０（ＤＩＭＭ０；Dual Inline Memory Module 0）２０及びメモリモジュール１（ＤＩＭＭ１；Dual Inline Memory Module 1）２1、メモリモジュール２（ＤＩＭＭ２；Dual Inline Memory Module 2）２2及びメモリモジュール３（ＤＩＭＭ３；Dual Inline Memory Module 3）２３が対になってことが条件である。
（ｂ）２５６ＭＢのＤＩＭＭと５１２ＭＢのＤＩＭＭの搭載例は、前述した（ａ）試験対象ＤＩＭＭの構造形態において、２５６ＭＢのＤＩＭＭと５１２ＭＢのＤＩＭＭを搭載する搭載組み合わせが全部で１２通り存在する状態を示す。
【００５５】
１２通りの搭載において、デュアルチャネルメモリが正常に実装されているかの判断結果がＯＫであるのは、項番１〜項番４であって、項番５〜項番１２は、デュアルチャネルメモリが正常に実装されているかの判断結果がＮＧであるのが確認できる。
【００５６】
図６は、図５に示すＤＩＭＭのメモリ搭載ケース（項番１〜項番１２）毎のチャネルマッピング図である。同図において、（ａ）項番３，４の場合と（ｂ）項番１,２の場合は、２５６ＭＢのＤＩＭＭと５１２ＭＢのＤＩＭＭがデュアルチャネルで正確に実装されていることを示し、（ｃ）項番１０，１２の場合と（ｄ）項番９，１１の場合は、実装条件であるメモリモジュール０（ＤＩＭＭ０；Dual Inline Memory Module 0）２０及びメモリモジュール１（ＤＩＭＭ１；Dual Inline Memory Module 1）２1 、メモリモジュール２（ＤＩＭＭ２；Dual Inline Memory Module 2）２2 及びメモリモジュール３（ＤＩＭＭ３；Dual Inline Memory Module 3）２３ が対になっていないことから、２５６ＭＢのＤＩＭＭと５１２ＭＢのＤＩＭＭがデュアルチャネルで正確に実装されていないことを表しており、（ｅ）項番５，６，７，８の場合は、チャネルＡ（ＣｈＡ）のみ、又はチャネルＢ（ＣｈＢ）のみの接続となるので、２５６ＭＢのＤＩＭＭと５１２ＭＢのＤＩＭＭがデュアルチャネルで正確に実装されていないことを表している。
【００５７】
図７は、ＤＩＭＭの実装が正しく行われたメモリ搭載ケース(項番１)の説明図である。（a）ＤＩＭＭのメモリ搭載ケース(項番１)の構成は、図４と図５における項番１の場合であって、メモリモジュール０（ＤＩＭＭ０）２０に２５６ＭＢが実装され、メモリモジュール１（ＤＩＭＭ１）２1 に５１２ＭＢが実装され、メモリモジュール２（ＤＩＭＭ２）２２ とメモリモジュール３（ＤＩＭＭ３）２３ は、実装なしである。
（ｂ）メモリ領域のチャネル割りつけ(項番１)は、２５６ＭＢ＋５１２ＭＢで合計７６８ＭＢのメモリ容量となるが、０ＭＢ〜５１２ＭＢのメモリ領域に対してはデュアルチャネルモードで動作し、５１２ＭＢ〜７６８ＭＢのメモリ領域に対してはシングルチャネルモードで動作している。
【００５８】
したがって、２５６ＭＢと５１２ＭＢのＤＩＭＭを実装する場合、０ＭＢ〜５１２ＭＢのメモリ領域に対してはデュアルチャネルモードで動作し、５１２ＭＢ〜７６８ＭＢのメモリ領域に対してはシングルチャネルモードで動作していることが判断できれば、実装が正しく行われたことが保証できる。
【００５９】
図８は、ＤＩＭＭの実装が正しく行われなかったメモリ搭載ケース(項番９)の説明図である。（a）ＤＩＭＭのメモリ搭載ケース(項番９)の構成は、図４と図５における項番９の場合であって、メモリモジュール０（ＤＩＭＭ０）２０に２５６ＭＢが実装され、メモリモジュール３（ＤＩＭＭ３）２３ に５１２ＭＢが実装され、メモリモジュール１（ＤＩＭＭ１）２１ とメモリモジュール２（ＤＩＭＭ２）２２ は、実装なしである。
（ｂ）メモリ領域のチャネル割りつけ(項番９)は、２５６ＭＢ＋５１２ＭＢで合計７６８ＭＢのメモリ容量となるが、０ＭＢ〜２５６ＭＢのメモリ領域に対しては、チャネルＡ（ＣｈＡ）のシングルチャネルモードで動作し、２５６ＭＢ〜７６８ＭＢのメモリ領域に対しては、チャネルＢ（ＣｈＢ）のシングルチャネルモードで動作している。
【００６０】
したがって、２５６ＭＢと５１２ＭＢのＤＩＭＭを実装する場合、０ＭＢ〜７６８ＭＢのメモリ領域に対して全てシングルチャネルモードで動作しているため、実装が正しく行われていないと判断する。
【００６１】
図９は、本発明第２の一実施形態におけるデュアルチャネルメモリ試験動作のフローチャートである。
【００６２】
以下にデュアルチャネルメモリを試験する手順を図5、図６を用いて説明する。
【００６３】
Ｓ１. 実装ＤＩＭＭの最小サイズを設定する。この場合、最小サイズ＝２５６ＭＢとする。
【００６４】
Ｓ２．対象ブロックは、ＤＩＭＭの最小サイズ（２５６ＭＢ）に基づいて、０〜２５６ＭＢと２５６ＭＢ〜５１２ＭＢの２ブロックであり、ブロックカウンント値は、０〜２５６ＭＢが１、２５６ＭＢ〜５１２ＭＢが２となる。
【００６５】
Ｓ３．現ブロックを１に設定する。
【００６６】
Ｓ４．まず、０〜２５６ＭＢのブロックの転送速度を測定する。
【００６７】
Ｓ５．データ転送速度から現ブロックがデュアルチャネルで動作しているか否かを判定する。
【００６８】
Ｓ６．前記Ｓ５にて現ブロックがデュアルチャネルで動作していると判定されれば、現ブロック≧ブロックカウントにて試験終了であるか否かを判定する。
【００６９】
Ｓ７．前記Ｓ６にて現ブロック＜ブロックカウントであれば、（現ブロック＋１）を行い、対象ブロックを更新して、前記Ｓ４の処理に飛ぶ。
【００７０】
Ｓ８．前記Ｓ５にて現ブロックがデュアルチャネルで動作していないと判定されれば、現ＤＩＭＭの実装方法は、誤っていると表示される。（エラーメッセージ）
上記説明のとおり、本発明ではＤＩＭＭの容量が判れば、小さい方のＤＩＭＭの容量の２倍の容量がデュアルチャネルで動作していることを判断するだけで実装位置が正しいことが保証できる。
２５６ＭＢ＋５１２ＭＢの場合は、２５６ＭＢ×２＝５１２ＭＢがデュアルチャネルで動作していることをチェックし、５１２ＭＢ＋１ＧＢの場合は、５１２ＭＢ×２＝１ＧＢがデュアルチャネルで動作していることをチェックするだけで、実装位置が正しいことが保証できる。
【００７１】
なお、本フローチャートは、搭載ＤＩＭＭの最小サイズが２５６ＢＭの場合であり、５１２ＭＢ〜７６８ＭＢは、デュアルチャネルで動作していないため、試験対象外とする。
【００７２】
本実施の形態は、デュアルチャネルメモリの構成を有するコンピュータシステムについて述べたが、本発明は、２チャネル以上のメモリチャネル数（例えば４チャネルなど）を有するコンピュータシステムにも適用可能である。
【産業上の利用可能性】
【００７３】
本発明は、パソコンに代表されるコンピュータシステムの量産試験の中で、メモリモジュールであるメモリモジュール（ＤＩＭＭ）がデュアルチャネルモードで正常に動作して性能の問題がないか、また、正しく実装されて指定された容量がデュアルチャネルモードで動作しているかをＳＰＤ情報を読み出す必要もなく試験できる。そのため、コンピュータシステムのデュアルチャネルメモリ試験方法において、利用できる。
【００７４】
以上の実施例を含む実施態様に関し、更に以下の付記を開示する。
（付記１)
複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させる複数チャネル構造のコンピュータシステムのメモリ試験方法において、
前記コンピュータシステムのメモリ内の転送元領域から、前記メモリの転送先領域にデータを転送するステップと、
すべての転送が完了するまでの時間を測定するステップと、
前記測定結果から、複数チャネルモードで動作していることを判定するステップと、を含むことを特徴とするコンピュータシステムのメモリ試験方法。
(付記２)
付記１記載のコンピュータシステムのメモリ試験方法において、
前記判定は、リファレンス装置で測定した複数チャネルモードのメモリ転送性能の期待値と、被試験装置で測定したメモリ転送速度とを比較して、被試験装置で測定したメモリ転送速度が前記期待値の範囲内であれば複数チャネルモードで動作していると判定することを特徴とするコンピュータシステムのメモリ試験方法。
(付記３)
付記１記載のコンピュータシステムのメモリ試験方法において、
前記判定は、実装されているメモリ仕様からデュアルチャネルモードの転送速度とシングルチャネルモードの転送速度の期待値を算出し、被試験装置で測定したメモリ転送速度とを比較して、被試験装置で測定したメモリ転送速度が前記期待値の範囲内であれば複数チャネルモードで動作していると判定することを特徴とするコンピュータシステムのメモリ試験方法。
(付記４)
付記１記載のコンピュータシステムのメモリ試験方法において、
前記判定は、各チャネルの領域のみをアクセスして測定した転送速度と、前記各チャネルの連続領域をアクセスして測定した転送速度とを比較して、前記転送速度の差が検出されることにより複数チャネルモードで動作していると判定することを特徴とするコンピュータシステムのメモリ試験方法。
(付記５)
複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させる複数チャネル構造のコンピュータシステムのメモリ試験方法において、
実装メモリモジュールの最小メモリ容量を1ブロックに設定するステップと、
前記最小メモリ容量の整数倍のメモリ容量を複数ブロックとして試験対象ブロック数を計算するステップと、
現ブロックの転送速度を測定し、複数チャネルモードで動作しているか否かを判定するステップと、
現ブロック値が試験対象ブロックカウント値に達するまで、現ブロックの転送速度を測定するステップと、
現ブロックが複数チャネルモードで動作していない場合には、メモリモジュールの実装方法は誤っているとのエラーメッセージを表示するステップと、
を含むことを特徴とするコンピュータシステムのメモリ試験方法。
(付記６)
複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させる複数チャネル構造のコンピュータシステムのメモリ試験を実行させるためのプログラムであって、
コンピュータに
前記コンピュータシステムのメモリ内の転送元領域から、前記メモリの転送先領域にデータを転送する手順と、
すべての転送が完了するまでの時間を測定する手順と、
前記測定結果から、複数チャネルモードで動作していることを判定する手順と、
を実行させるためのメモリ試験プログラム。
（付記７）
複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させる複数チャネル構造のコンピュータシステムのメモリ試験を実行させるためのプログラムであって、
実装メモリモジュールの最小メモリ容量を1ブロックに設定する手順と、
前記最小メモリ容量の整数倍のメモリ容量を複数ブロックとして試験対象ブロック数を計算する手順と、
現ブロックの転送速度を測定し、複数チャネルモードで動作しているか否かを判定する手順と、
現ブロック値が試験対象ブロックカウント値に達するまで、現ブロックの転送速度を測定する手順と、
現ブロックが複数チャネルモードで動作していない場合には、メモリモジュールの実装方法は誤っているとのエラーメッセージを表示する手順と、
を実行させるためのメモリ試験プログラム。
【図面の簡単な説明】
【００７５】
【図１】本発明が対象とするデュアルチャネルのメモリモジュール実装例を示す構成図である。
【図２】本発明第１の一実施形態におけるデュアルチャネルモードの動作確認の説明図である。
【図３】図２に示すデュアルチャネルモードの動作確認のフローチャートである。
【図４】本発明第１の一実施形態におけるデータ転送速度の測定方法を示す説明図である。
【図５】本発明第２の一実施形態におけるデュアルチャネルメモリ試験の説明図である。
【図６】図５に示すＤＩＭＭのメモリ搭載ケース(項番１〜項番１２)毎のチャネルマッピング図である。
【図７】ＤＩＭＭの実装が正しく行われたメモリ搭載ケース(項番１)の説明図である。
【図８】ＤＩＭＭの実装が正しく行われなかったメモリ搭載ケース(項番９)の説明図である。
【図９】本発明第２の一実施形態におけるデュアルチャネルモードの動作確認のフローチャートである。
【図１０】一般的なデュアルチャネルのメモリモジュール実装を示す構成図である。
【図１１】一般的なシングルチャネルのメモリモジュール実装を示す構成図である。
【図１２】コンピュータシステムのメモリにおけるチャネルマッピングを示す構成図である。
【符号の説明】
【００７６】
１    メモリコントローラ
２０    メモリモジュール０（ＤＩＭＭ０）    
２１    メモリモジュール１（ＤＩＭＭ１）
２２    メモリモジュール２（ＤＩＭＭ２）
２３    メモリモジュール３（ＤＩＭＭ３）
３    メモリ
【図１】
0005130932.tif 000002
【図２】
0005130932.tif 000003
【図３】
0005130932.tif 000004
【図４】
0005130932.tif 000005
【図５】
0005130932.tif 000006
【図６】
0005130932.tif 000007
【図７】
0005130932.tif 000008
【図８】
0005130932.tif 000009
【図９】
0005130932.tif 000010
【図１０】
0005130932.tif 000011
【図１１】
0005130932.tif 000012
【図１２】
0005130932.tif 000013