(57)【特許請求の範囲】
【請求項１】
スピントランスファートルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)アレイであって、
複数のビットセルを具備し、各ビットセルは、複数のビット線およびワード線の1つに結合され、
前記STT-MRAMは、
電源投入中に、前記ビット線または前記ワード線の少なくとも1つの電圧レベルを制御する、電源投入制御信号を提供するように構成された電源投入コントローラと、
前記複数のビット線または前記複数のワード線の少なくとも1つにそれぞれ結合された複数の第1プリチャージトランジスタと
を具備し、各プリチャージトランジスタは、前記電源投入制御信号に基づいて、対応するビット線またはワード線を所望の電圧レベルまで放電するように構成されることを特徴とするSTT-MRAMアレイ。
【請求項２】
前記所望の電圧レベルは、前記ビットセルの書き込み閾値よりも低いことを特徴とする請求項1に記載のSTT-MRAMアレイ。
【請求項３】
前記所望の電圧レベルは、接地電圧レベルであることを特徴とする請求項1に記載のSTT-MRAMアレイ。
【請求項４】
前記電源投入制御信号は、各プリチャージトランジスタのゲートに結合されることを特徴とする請求項1に記載のSTT-MRAMアレイ。
【請求項５】
前記複数のビット線および前記複数のワード線のうちの他方にそれぞれ結合された複数の第2プリチャージトランジスタをさらに具備し、各第2プリチャージトランジスタは、前記電源投入制御信号に基づいて、対応するビット線またはワード線を所望の電圧レベルまで放電するように構成されることを特徴とする請求項1に記載のSTT-MRAMアレイ。
【請求項６】
前記所望の電圧レベルは、前記ビットセルの書き込み閾値よりも低いことを特徴とする請求項5に記載のSTT-MRAMアレイ。
【請求項７】
前記所望の電圧レベルは、接地電圧レベルである、請求項5に記載のSTT-MRAMアレイ。
【請求項８】
前記電源投入制御信号は、各プリチャージトランジスタのゲートに結合されることを特徴とする請求項5に記載のSTT-MRAMアレイ。
【請求項９】
各ビットセルは、
記憶素子と、
前記記憶素子に結合されたワード線トランジスタと
を具備することを特徴とする請求項1に記載のSTT-MRAMアレイ。
【請求項１０】
前記記憶素子は、磁気トンネル接合(MTJ)であるとともに、前記ワード線トランジスタは、前記MTJと直列に結合されることを特徴とする請求項9に記載のSTT-MRAMアレイ。
【請求項１１】
前記電源投入コントローラは、システムコントローラから受け取った電源投入情報に基づいて、一定時間の間、前記電源投入制御信号を提供するように構成されることを特徴とする請求項1に記載のSTT-MRAMアレイ。
【請求項１２】
前記電源投入コントローラは、所定の時間の間、前記電源投入制御信号を提供するように構成されることを特徴とする請求項1に記載のSTT-MRAMアレイ。
【請求項１３】
スピントランスファートルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)アレイの電源投入中にデータを保護する方法であって、
電源投入中に電源投入制御信号を複数の第1プリチャージトランジスタに提供するステップと、
各プリチャージトランジスタにより、前記電源投入制御信号に応じて、複数のビット線または複数のワード線の少なくとも1つを所望の電圧レベルに保持するステップと
を具備することを特徴とする方法。
【請求項１４】
前記電源投入制御信号に応じて、前記複数のビット線および前記複数のワード線のうちの他方を所望の電圧レベルに保持するステップをさらに具備することを特徴とする請求項13に記載の方法。
【請求項１５】
前記所望の電圧レベルは、前記ビットセルの書き込み閾値よりも低いことを特徴とする請求項13に記載の方法。
【請求項１６】
前記所望の電圧レベルは、接地電圧レベルであることを特徴とする請求項13に記載の方法。
【請求項１７】
システムコントローラから電源投入情報を受け取るステップと、
前記受け取った電源投入情報に基づいて、一定時間後に、前記電源投入制御信号を非アクティブにするステップと
をさらに具備することを特徴とする請求項13に記載の方法。
【請求項１８】
所定の時間後に、前記電源投入制御信号を非アクティブにするステップをさらに具備することを特徴とする請求項13に記載の方法。
【請求項１９】
スピントランスファートルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)アレイの電源投入中にデータを保護する装置であって、
電源投入中に電源投入制御信号を複数の第1プリチャージトランジスタに提供する手段を具備し、
各プリチャージトランジスタは、前記電源投入制御信号に応じて、複数のビット線または複数のワード線の少なくとも1つを所望の電圧レベルに保持することを特徴とする装置。
【請求項２０】
前記電源投入制御信号に応じて、前記複数のビット線および前記複数のワード線のうちの他方を前記所望の電圧レベルに保持する手段をさらに具備することを特徴とする請求項19に記載の装置。
【請求項２１】
前記所望の電圧レベルは、ビットセルの書き込み閾値よりも低いことを特徴とする請求項19に記載の装置。
【請求項２２】
前記所望の電圧レベルは、接地電圧レベルであることを特徴とする請求項19に記載の装置。
【請求項２３】
システムコントローラから電源投入情報を受け取る手段と、
前記受け取った電源投入情報に基づいて、一定時間後に、前記電源投入制御信号を非アクティブにする手段と
をさら具備することを特徴とする請求項19に記載の装置。
【請求項２４】
所定の時間後に、前記電源投入制御信号を非アクティブにする手段をさらに備える、請求項19に記載の装置。
【請求項２５】
スピントランスファートルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)アレイの電源投入中にデータを保護するためのプログラムコードが記憶されたコンピュータ可読媒体であって、
電源投入中に電源投入制御信号を複数の第1プリチャージトランジスタに提供するためのプログラムコードと、
前記電源投入制御信号に応じて、各プリチャージトランジスタにより、複数のビット線または複数のワード線の少なくとも1つを所望の電圧レベルに保持するためのプログラムコードと
を具備することを特徴とするコンピュータ可読媒体。
【請求項２６】
前記電源投入制御信号に応じて、前記複数のビット線および前記複数のワード線のうちの他方を前記所望の電圧レベルに保持するためのプログラムコードをさらに具備することを特徴とする請求項25に記載のコンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ランダムアクセスメモリ(RAM)に関する。より詳細には、本発明の実施形態は、スピントランスファートルク磁気抵抗ランダムアクセスメモリ(STT-MRAM: Spin Transfer Torque Magnetoresistive Random Access Memory)における電源投入中のデータ保護に関する。
【背景技術】
【０００２】
ランダムアクセスメモリ(RAM)は、現代のデジタルアーキテクチャのユビキタス・コンポーネントである。当業者であれば理解されるように、RAMは、スタンドアロンのデバイスであってもよく、または、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路(ASIC)、システムオンチップ(SoC)、および他の同様のデバイス等のRAMを使用するデバイス内に一体化されているか、もしくは組み込まれていてもよい。RAMは揮発性または不揮発性であり得る。揮発性RAMは、電力が取り除かれる度に記憶した情報を失う。不揮発性RAMは、電力が不揮発性RAMから取り除かれた場合でもメモリ内容を保持することができる。不揮発性RAMには、電力が印加されなくても内容を保持する能力において利点があるが、従来の不揮発性RAMは、揮発性RAMよりも遅い読み出し/書き込み時間を有する。
【０００３】
磁気抵抗ランダムアクセスメモリ(MRAM)は、揮発性メモリに匹敵する応答(読み出し/書き込み)時間を有する不揮発性メモリの技術である。データを電荷または電流として記憶する従来のRAM技術とは対照的に、MRAMは磁気素子を用いる。図1Aおよび1Bに示されているように、絶縁(トンネルバリア)層120によって分離された2つの磁性層110および130(各磁性層は磁場を保持することができる)から磁気トンネル接合(MTJ)記憶素子100を形成することが可能である。2層のうちの一方(例えば、固定層110)は、特定の極性にされている。他方の層(例えば、自由層130)の極性132は、印加され得る外部の場の極性と一致するよう自由に変更できる。自由層130の極性132の変化は、MTJ記憶素子100の抵抗を変化させることになる。例えば、極性がそろっている場合(図1A)、抵抗が低い状態が存続する。極性がそろっていない場合(図1B)、抵抗が高い状態が存続する。MTJ 100の図示は簡略化されており、当業者であれば、当該技術において知られているように、図示されている各層が一層または複数層の材料を有し得ることを理解するであろう。
【０００４】
図2Aを参照すると、読み出し動作時の従来のMRAMのメモリセル200が示されている。メモリセル200は、トランジスタ210、ビット線220、デジット線230、およびワード線240を含む。このメモリセル200は、MTJ 100の電気抵抗を測定することによって読み出すことができる。例えば、ビット線220からMTJ 100を通る電流をスイッチ可能な関連するトランジスタ210をアクティブにすることによって、特定のMTJ 100は選択することができる。トンネル磁気抵抗効果によって、MTJ 100の電気抵抗は、上述したように、2つの磁性層(例えば、110と130)の極性の向きに応じて変化する。特定のMTJ 100における抵抗は、自由層の極性に起因し、電流から決定することができる。従来、固定層110および自由層130が同一の極性を有している場合は、抵抗が低く「0」が読み出される。固定層110および自由層130が反対の極性を有している場合は、抵抗がより高く「1」が読み出される。
【０００５】
図2Bを参照すると、書き込み動作に関して従来のMRAMのメモリセル200が示されている。MRAMの書き込み動作は、磁気的な動作である。したがって、書き込み中、トランジスタ210はオフである。電流がビット線220およびデジット線230を通して伝播されることで、MTJ 100の自由層の極性と、それによるメモリセル200の論理状態とに影響を与えることができる磁場250および260がつくられる。したがって、データをMTJ 100に書き込むとともに記憶させることができる。
【０００６】
MRAMには、高スピード、高密度(すなわち、ビットセルのサイズが小さい)、低消費電力、および経時劣化がないこと等の、MRAMを汎用メモリの候補とするいくつかの望ましい特徴がある。しかし、MRAMには拡張性の問題がある。具体的には、ビットセルが小さくなるほど、メモリ状態をスイッチするために使用される磁場が大きくなる。したがって、より大きな磁場を提供するために電流密度および消費電力が増加し、MRAMの拡張性を制限する。
【０００７】
従来のMRAMと異なり、スピントランスファートルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)は、薄膜(スピンフィルタ)を通過するときにスピン偏極する電子を用いる。STT-MRAMはさらに、スピントランスファートルクRAM(STT-RAM)、スピントルクトランスファー磁化反転RAM(Spin-RAM: Spin Torque Transfer Magnetization Switching RAM)、およびスピンモーメントトランスファー(SMT-RAM: Spin Momentum Transfer)としても知られている。書き込み動作中、スピン偏極した電子が自由層にトルクを作用させ、自由層の極性をスイッチすることができる。読み出し動作は、前述したように電流がMTJ記憶素子の抵抗/論理状態を検出するために使用される点で従来のMRAMと同様である。図3Aに示されているように、STT-MRAMのビットセル300は、MTJ305、トランジスタ310、ビット線320、およびワード線330を含む。トランジスタ310が読み出し動作と書き込み動作の両方でスイッチオンして、MTJ 305を通して電流を流すことによって、論理状態を読み出すまたは書き込むことができる。
【０００８】
図3Bを参照すると、読み出し/書き込み動作のさらなる説明に関して、STT-MRAMのセル301のより詳細な図が示されている。MTJ 305、トランジスタ310、ビット線320、およびワード線330等のこれまで説明した要素に加えて、ソース線340、センス増幅器350、読み出し/書き込み回路360、およびビット線基準370が図示されている。上記のとおり、STT-MRAMにおける書き込み動作は電気的である。読み出し/書き込み回路360は、ビット線320とソース線340との間に書き込み電圧を発生させる。ビット線320とソース線340との間の電圧の極性に応じて、MTJ 305の自由層の極性を変化させることができ、それに対応してセル301に論理状態を書き込むことができる。同様に、読み出し動作中、読み出し電流が発生し、ビット線320とソース線340との間をMTJ 305を通って流れる。その電流をトランジスタ310を介して流すことが可能な場合に、MTJ 305の抵抗(論理状態)は、ビット線320とソース線340との間の電圧差(基準370と比較され、次いでセンス増幅器350によって増幅される)に基づいて判定することができる。当業者は、当該技術においてメモリセル301の動作および構成が公知であることを理解するであろう。さらなる詳細は、例えば、引用によりその全体が本明細書に組み込まれる、M. Hosomiら、「A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM」、proceedings of IEDM conference (2005)において提供されている。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
STT-MRAM素子の電気的書き込み動作は、MRAMにおける磁気的書き込み動作に起因するスケーリングの問題を解消する。さらにSTT-MRAM用の回路設計がそれほど複雑ではなくなる。しかし、システムの電源投入中に、書き込み閾値とほぼ同じ大きさかまたはそれを上まわる場合のある電圧サージが、ビット線320とワード線330に発生する可能性がある。このような電圧サージはMTJ 305の論理状態を乱す可能性が高く、したがってメモリの完全性を劣化させる場合がある。
【課題を解決するための手段】
【００１０】
本発明の例示的実施形態は、STT-MRAMにおける電源投入中のデータ保護のためのシステム、回路、および方法に関する。
【００１１】
したがって、本発明の一実施形態は、複数のビットセル、電源投入コントローラ、および複数の第1プリチャージトランジスタを含むSTT-MRAMアレイに関する。複数のビットセルは、複数のビット線およびワード線の1つとそれぞれ結合している。電源投入コントローラは、上記ビット線またはワード線の少なくとも1つの電圧レベルを電源投入中に制御するために、電源投入制御信号を提供するように構成されている。複数の第1プリチャージトランジスタは、複数のビット線または複数のワード線の少なくとも1つにそれぞれ結合しており、各プリチャージトランジスタは、電源投入制御信号に基づいて対応するビット線またはワード線を所望の電圧レベルまで放電するように構成されている。
【００１２】
本発明の別の実施形態は、STT-MRAMアレイの電源投入中にデータを保護する方法に関する。上記方法は、電源投入中に電源投入制御信号を複数の第1プリチャージトランジスタに提供するステップと、電源投入制御信号に応じて、複数のビット線または複数のワード線の少なくとも1つを所望の電圧レベルに保持するステップとを具備する。
【００１３】
本発明の別の実施形態は、STT-MRAMアレイの電源投入中にデータを保護する装置に関する。上記装置は、電源投入中に電源投入制御信号を複数の第1プリチャージトランジスタに提供する手段と、電源投入制御信号に応じて、複数のビット線または複数のワード線の少なくとも1つを所望の電圧レベルに保持する手段とを具備する。
【００１４】
本発明の別の実施形態は、スピントランスファートルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)アレイの電源投入中にデータを保護するためのプログラムコードが記憶されたコンピュータ可読媒体を含み得る。上記コンピュータ可読媒体は、電源投入中に電源投入制御信号を複数の第1プリチャージトランジスタに提供するためのプログラムコードと、電源投入制御信号に応じて、複数のビット線または複数のワード線の少なくとも1つを所望の電圧レベルに保持するためのプログラムコードとを具備する。
【００１５】
添付の図面は、本発明の実施形態の説明の助けとなるように与えられており、これらの実施形態を単に図示するために提供されるものであり、実施形態を限定するものではない。
【図面の簡単な説明】
【００１６】
【図１Ａ】磁気トンネル接合(MTJ)記憶素子を例示する図である。
【図１Ｂ】磁気トンネル接合(MTJ)記憶素子を例示する図である。
【図２Ａ】読み出し動作中の磁気抵抗ランダムアクセスメモリ(MRAM)セルを例示する図である。
【図２Ｂ】書き込み動作中の磁気抵抗ランダムアクセスメモリ(MRAM)セルを例示する図である。
【図３Ａ】スピントランスファートルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)セルを例示する図である。
【図３Ｂ】スピントランスファートルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)セルを例示する図である。
【図４】STT-MRAMアレイの断面図である。
【図５】図4の回路の信号方式を例示する図である。
【図６】STT-MRAMアレイの電源投入中にデータを保護する方法を例示するフローチャートである。
【発明を実施するための形態】
【００１７】
本発明の実施形態の態様は、以下の説明と、本発明の具体的な実施形態に関する関連図面において開示される。代替的実施形態は、本発明の範囲から逸脱せずに考案され得る。さらに、本発明の実施形態に関係する細部をわかりにくくすることのないように、本発明における周知の要素は、詳細に説明しないまたは省略する。
【００１８】
「例示的(exemplary)」という単語は、本明細書において「例(example)、具体例(instance)、または例示(illustration)として提供する」意味で用いられている。「例示的」として本明細書において説明されているいかなる実施形態も、他の実施形態よりも好ましいか、または利点があるというようには必ずしも解釈されない。同様に、「本発明の実施形態」という用語では、本発明の全ての実施形態が、説明される特徴、利点、または動作モードを含むことを必要としない。
【００１９】
本明細書において用いられる専門用語は、特定の実施形態だけを説明するためのものであり、本発明の実施形態を限定することは意図されていない。本明細書において用いられるとき、単数形「a」、「an」、および「the」(国際公開における)は、文脈がそうでないことを明確に示さない限り、複数形も含むことが意図されている。本明細書において用いられる場合、「備える(comprise)」、「備えている(comprising)」、「含む(include)」、および/または「含んでいる(including)」という用語は、述べられた特徴、整数、ステップ、動作、要素、および/または構成要素が存在することを明示するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および/またはこれらのグループの存在または追加を排除しないことがさらに理解されるであろう。
【００２０】
背景技術で説明したように、STT-MRAMは、各セルに対して使用する書き込み閾値が低く、このことはMRAMに勝るこのメモリタイプの利点である。しかし、システムの電源投入中に、ビット線(BL)電圧レベルおよびワード線(WL)電圧レベルにおける初期の電圧サージ(1つまたはいくつかのMTJデータ記憶素子の論理状態を乱し、それゆえメモリの完全性を劣化させる可能性のある)が、書き込み閾値とほぼ同じ大きさかまたはそれを上まわる場合がある。この問題を軽減するために、本発明の実施形態は、システムの電源投入中に、ビット線電圧レベルおよびワード線電圧レベルを書き込み閾値電圧よりも低い値に保持することを可能にする。
【００２１】
従来、STT-MRAMアレイにおけるビット線電圧およびワード線電圧は、電源投入中に直接制御されておらず、実質的に浮動(floating)していた。しかし、本発明の実施形態は、システムの電源投入中にビット線電圧レベルおよびワード線電圧レベルを所望の電圧に保持する。
所望の電圧は、用途に特定の設計事項に応じて変更可能であるが、通常は比較的低い電圧かまたは接地レベルの電圧となることが理解されるであろう。
【００２２】
図4は、本発明の一実施形態によるSTT-MRAMアレイの断面を示す。
【００２３】
図示されているように、STT-MRAMアレイ400は、4本の例示的ビット線(BL0〜BL3)を含む。各ビット線は、複数の行(例えば、行0〜行n)内に通常は配置されている複数のビットセルに結合している。各行は、関連するワード線(WL0〜WLn)およびソース線(SL0〜SLn)を有する。背景技術で説明したように(例えば、図3Aおよび図3Bを参照)、各ビットセルは、MTJ(例えば、420)およびワード線トランジスタ(例えば、430)を含む。アレイ内の各ビットセルは、対応するビット線およびワード線をアクティブにすることによって、読み出し動作および書き込み動作のためのアドレス指定が選択的になされ得る。
【００２４】
さらに、ビット線BL0〜BL3はそれぞれ、対応するプリチャージトランジスタ410〜413に結合されており、ワード線WL0〜WL1はそれぞれ、対応するプリチャージトランジスタ414〜415に結合されている。プリチャージトランジスタ410〜415はそれぞれ、対応するビット線またはワード線を電源投入コントローラ405によって提供される電源投入制御信号p.control 417に結合する。電源投入制御信号417は、システムの電源投入のタイミング情報に基づいて、システムの電源投入中に電源投入コントローラ405によってアクティブにされる。システムの電源投入のタイミング情報は、システムコントローラ等(図示せず)によって(例えば、当技術分野では周知であり、したがって本明細書では詳細に説明しない)、電源投入コントローラ405に提供され得る。
【００２５】
さらに、電源投入コントローラ405は独立した要素として図示されているが、システムにおける他のデバイスに組み込まれていてもよい。本明細書で説明する、電源投入コントローラに関するさまざまな動作/機能が、特定の回路(例えば、特定用途向け集積回路(ASIC))によって、1つまたは複数のプロセッサによって実行されるプログラム命令によって、または両方の組み合わせによって行われ得ることが理解されるであろう。さらに、本明細書で説明するこれらの動作シーケンスは、実行時に、本明細書で説明する機能を関連するプロセッサに実行させる、対応するコンピュータ命令のセットを格納した任意の形態のコンピュータ可読記憶媒体内で全て実施するように考えることもできる。
【００２６】
電源投入制御信号p.control 417がアクティブ(例えば、ハイ(high))であるとき、本発明の実施形態は、プリチャージトランジスタ410〜415を介してビット線とワード線を比較的低い電圧または接地レベルの電圧までそれぞれ放電する。電源投入コントローラ405が電源投入制御信号p.control 417をアクティブにする期間は、所定の間隔である、またはシステムコントローラ等によって提供される電源投入のフィードバック情報に基づいて動的に決定されてもよい。信号方式に関するさらなる詳細を図5に関して以下に説明する。
【００２７】
上記の回路図は単に説明のために与えられており、本発明の実施形態がここに示された例に限定されないことが理解されるであろう。例えば、ビット線およびワード線は、同一の電源投入制御信号によって放電される必要はなく、所望された通りに個別の放電タイミングを可能にする別々の電源投入制御信号によって制御することができる。
さらに、ビット線およびワード線の電圧レベルのうち一方または他方だけを所望の電圧レベルに保持して、少なくともあるレベルのデータ保護を達成することができるので、電源投入中にビット線とワード線との両方を放電する必要はない。このことは、いくつかの用途に対する回路設計を簡略化しつつ、妥当な程度のデータ保護をなおも提供し得る。さらに、具体的に示した機能と同一の機能を達成する他のデバイスを用いることもできる。
【００２８】
図5は、本発明の実施形態による図4の回路の信号方式を示す。
【００２９】
システムの電源投入中、最初に電源投入制御信号p.control 417がアクティブにされるとともに、p.control電圧レベル520で保持され、プリチャージトランジスタ(例えば、図4の410を参照)をアクティブにする。これに応じて、ビット線電圧レベルおよび/またはワード線電圧レベル510が、所望の電圧レベルである比較的低いレベルまたは接地レベルに保持される。システムの電源投入が終わる、またはその付近の時間t0で、通常の動作モードに入る。ここで、電源投入制御信号p.control 417が非アクティブにされ、p.control電圧レベル520が接地電圧レベルまたはその付近に保持される。したがって、メモリ読み出し動作、メモリ書き込み動作等に従って、ビット線電圧レベルおよび/またはワード線電圧レベル510を制御することができることで、システムの電源投入後にメモリシステムの通常動作を提供する
【００３０】
上記の開示は本発明の例示的な実施形態を示すが、本発明の実施形態がこれらの例示に限定されないことが理解されるであろう。例えば、図5に示した信号の具体的な時間間隔は、機能が維持される限り(例えば、無効な書き込み動作を防ぐために、ビット線電圧レベルおよび/またはワード線電圧レベルが、書き込み閾値を実質的に下まわって保持される)変更されてもよい。さらに、本発明の実施形態は、本明細書で説明する機能、ステップ、動作シーケンス、および/またはアルゴリズムを実行する方法を含むことができる。
【００３１】
例えば、図6は、本発明の一実施形態による、STT-MRAMアレイの電源投入中にデータを保護する方法を示すフローチャートである。図示されているように、この方法は、電源投入中に電源投入制御信号をプリチャージトランジスタに提供するステップ(ブロック602)と、電源投入制御信号に応じてビット線および/またはワード線を所望の電圧レベルに保持するステップ(ブロック604)と、所与の時間後に電源投入制御信号を非アクティブにするステップ(ブロック606)とを含むことができる。本発明の実施形態のさらなる方法および態様は、本明細書において開示した動作シーケンス/機能から認識され、また本発明の実施形態は、図6に示したフローチャートに限定されないことが理解されるであろう。
【００３２】
1つまたは複数の例示的実施形態において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせで実施され得る。ソフトウェアで実施される場合には、これらの機能は、1つまたは複数の命令もしくはコードとしてコンピュータ可読媒体に記憶されるまたは送信され得る。コンピュータ可読媒体は、コンピュータ記憶媒体と、コンピュータプログラムをある場所から他の場所に伝送することを容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、コンピュータがアクセスできる任意の利用可能な媒体であり得る。限定ではなく例として、このようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または、命令もしくはデータ構造の形態で所望のプログラムコードを運ぶもしくは記憶するために使用できる、コンピュータがアクセス可能な任意の他の媒体を含むことができる。さらに、任意の接続形態も、厳密にはコンピュータ可読媒体と呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、より対線、デジタル加入者線(DSL)、または、赤外線、無線、およびマイクロ波等の無線技術を用いて、ウェブサイト、サーバー、または他の遠隔ソースから送信される場合、その同軸ケーブル、光ファイバケーブル、より対線、DSL、または、赤外線、無線、およびマイクロ波等の無線技術は媒体の定義に含まれる。本明細書で用いられるディスク(disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザーディスク、光ディスク、デジタル多用途ディスク(DVD)、フロッピー(登録商標)ディスク、およびブルーレイディスクを含み、このうち、ディスク(disk)は一般にデータを磁気的に再生する一方で、ディスク(disc)はレーザーによりデータを光学的に再生する。また、上記の組み合わせもコンピュータ可読媒体の範囲に含まれるべきである。
【００３３】
したがって、本発明の一実施形態は、スピントランスファートルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)アレイの電源投入中にデータを保護するためのプログラムコードが記憶されたコンピュータ可読媒体を含むことができる。コンピュータ可読媒体は、電源投入中に電源投入制御信号を複数の第1プリチャージトランジスタに提供するプログラムコードと、電源投入制御信号に応じて複数のビット線または複数のワード線の少なくとも1つを所望の電圧レベルに保持するためのプログラムコードとを含むことができる。先に述べたように、プログラムコードは、埋め込み記憶装置を含む任意の媒体内にあってよい。プログラムコードが装置(例えば、プロセッサ、コントローラ、ステートマシン等)によってアクセスされ実行される場合、プログラムコードは、そのプログラムコードに定義された動作をその装置に実行させる。その動作は装置単独で実行されてもよく、またはその装置に動作可能に結合された、システム内の他の要素と連携して実行されてもよい。
【００３４】
上記の開示は本発明の例示的な実施形態を示すが、本明細書においてはさまざまな変更および改変が、添付の特許請求の範囲によって定義されている本発明の実施形態の範囲から逸脱することなく成され得る点に留意されたい。例えば、アクティブにされるトランジスタ/回路に対応する特定の論理信号は、そのトランジスタ/回路が相補デバイスに変更(例えば、PMOSデバイスとNMOSデバイスとの交換)可能であるため、開示された機能を達成するために適宜変更され得る。同様に、本明細書において説明した本発明の実施形態による方法のうちの機能、ステップ、および/または動作は、任意の特定の順序で実行される必要はない。さらに、本発明の要素は単数形で記載されているまたは特許請求されている場合があるが、単数であるという限定が明示的に述べられていない限り、複数であることも考慮される。
【符号の説明】
【００３５】
400  STT-MRAMアレイ
405  電源投入コントローラ
410〜415  プリチャージトランジスタ
417  電源投入制御信号
420  MTJ
430  ワード線トランジスタ
510  ビット線電圧レベルおよび/またはワード線電圧レベル
520  p.control電圧レベル
BL0〜BL3  ビット線
WL0〜WLn  ワード線
SL0〜SLn  ソース線
【図１Ａ】
0005230818.tif 000002
【図１Ｂ】
0005230818.tif 000003
【図２Ａ】
0005230818.tif 000004
【図２Ｂ】
0005230818.tif 000005
【図３Ａ】
0005230818.tif 000006
【図３Ｂ】
0005230818.tif 000007
【図４】
0005230818.tif 000008
【図５】
0005230818.tif 000009
【図６】
0005230818.tif 000010