(57)【特許請求の範囲】
【請求項１】
バンプと、前記バンプにより貫通される絶縁層とを含む薄膜トランジスタにおいて、
前記バンプが０．０１ｗｔ％以上５ｗｔ％以下のフッ素化合物を含み、
前記絶縁層が塗布法で形成されていることを特徴とする薄膜トランジスタ。
【請求項２】
前記バンプが印刷方法で形成されていることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記印刷方法が凹版印刷法またはスクリーン印刷法であることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
基板と、
前記基板上に形成された複数のゲート電極及び前記複数のゲート電極に接続されたゲート配線と、
前記複数のゲート電極及び前記複数のゲート配線の同一層に隔離して形成された複数のキャパシタ電極及び前記複数のキャパシタ電極に接続された複数のキャパシタ配線と、
前記複数のゲート電極及び前記複数のゲート配線と前記複数のキャパシタ電極及び前記複数のキャパシタ配線とを覆うように形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成された複数のソース電極及び前記複数のソース電極に接続された複数のソース配線と、
前記複数のソース電極及び前記複数のソース配線の同一層に隔離して形成された複数のドレイン電極及び前記複数のドレイン電極に接続された複数の画素電極と、
前記複数の画素電極上に形成された０．０１ｗｔ％以上５ｗｔ％以下のフッ素化合物を含む複数のバンプと、
前記複数のソース電極と前記複数のドレイン電極の間隙に形成された複数の半導体層と、
前記複数の半導体層の全面を覆うように形成された複数の封止層と、
前記複数の封止層の全面を覆うように塗布法で形成された層間絶縁層と、
前記層間絶縁層上に形成され、前記複数のバンプに接続された上部画素電極と、
を備えることを特徴とする薄膜トランジスタアレイ。
【請求項５】
基板と、
前記基板上に形成された複数のゲート電極及び前記複数のゲート電極に接続されたゲート配線と、
前記複数のゲート電極及び前記複数のゲート配線の同一層に隔離して形成された複数のキャパシタ電極及び前記複数のキャパシタ電極に接続された複数のキャパシタ配線と、
前記複数のゲート電極及び前記複数のゲート配線と前記複数のキャパシタ電極及び前記複数のキャパシタ配線とを覆うように形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成された複数の半導体層と、
前記複数の半導体層に跨って形成された複数のソース電極及び前記複数のソース電極に接続された複数のソース配線と、
前記複数の半導体層に跨り、前記複数のソース電極及び前記複数のソース配線の同一層に隔離して形成された複数のドレイン電極及び前記複数のドレイン電極に接続された複数の画素電極と、
前記複数の画素電極上に形成された０．０１ｗｔ％以上５ｗｔ％以下のフッ素化合物を含む複数のバンプと、
前記複数の半導体層の全面を覆うように形成された複数の封止層と、
前記複数の封止層の全面を覆うように塗布法で形成された層間絶縁層と、
前記層間絶縁層上に形成され、前記複数のバンプに接続された上部画素電極と、
を備えることを特徴とする薄膜トランジスタアレイ。
【請求項６】
基板と、
前記基板上に形成された複数のソース電極及び前記複数のソース電極に接続された複数のソース配線と、
前記複数のソース電極及び前記複数のソース配線の同一層に隔離して形成された複数のドレイン電極及び前記複数のドレイン電極に接続された複数の画素電極と、
前記複数の画素電極上に形成された０．０１ｗｔ％以上５ｗｔ％以下のフッ素化合物を含む複数のバンプと、
前記複数のソース電極及び前記複数のドレイン電極の間隙に形成された複数の半導体層と、
前記複数の半導体層と前記複数のソース電極及び前記複数のソース配線と前記複数のドレイン電極及び前記複数の画素電極とを覆うように塗布法で形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成された複数のゲート電極及び前記複数のゲート電極に接続されたゲート配線と、
前記複数のゲート電極及び前記複数のゲート配線の同一層に隔離して形成された複数のキャパシタ電極及び前記複数のキャパシタ電極に接続されたキャパシタ配線と、
前記複数のゲート電極及び前記複数のゲート配線と前記複数のキャパシタ電極及び前記複数のキャパシタ配線を覆うように塗布法で形成された層間絶縁層と、
前記層間絶縁層上に形成され、前記複数のバンプに接続された上部画素電極と、
を備えることを特徴とする薄膜トランジスタアレイ。
【請求項７】
基板と、
前記基板上に形成された複数の半導体層と、
前記複数の半導体層に跨って形成された複数のソース電極及び前記複数のソース電極に接続されたソース配線と、
前記複数の半導体層に跨り、前記複数のソース電極及び前記複数のソース配線の同一層に隔離して形成された複数のドレイン電極及び前記複数のドレイン電極に接続された複数の画素電極と、
前記複数の画素電極上に形成された０．０１ｗｔ％以上５ｗｔ％以下のフッ素化合物を含む複数のバンプと、
前記複数のソース電極及び前記複数のソース配線と前記複数のドレイン電極及び前記複数の画素電極とを覆うように塗布法で形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成された複数のゲート電極及び前記複数のゲート電極に接続されたゲート配線と、
前記複数のゲート電極及び前記複数のゲート配線の同一層に隔離して形成された複数のキャパシタ電極及び前記複数のキャパシタ電極に接続された複数のキャパシタ配線と、
前記複数のゲート電極及び前記複数のゲート配線と前記複数のキャパシタ電極及び前記複数のキャパシタ配線を覆うように塗布法で形成された層間絶縁層と、
前記層間絶縁層上に形成され、前記複数のバンプに接続された上部画素電極と、
を備えることを特徴とする薄膜トランジスタアレイ。
【請求項８】
前記バンプが印刷方法で形成されていることを特徴とする請求項４乃至７のいずれかに記載の薄膜トランジスタアレイ。
【請求項９】
前記印刷方法が凹版印刷またはスクリーン印刷であることを特徴とする請求項８に記載の薄膜トランジスタアレイ。
【請求項１０】
請求項４乃至９のいずれかに記載の薄膜トランジスタアレイを備えたことを特徴とする画像表示装置。
【請求項１１】
前記画像表示装置が電子ペーパ、液晶ディスプレイまたは有機エレクトロルミネッセンスのいずれかであることを特徴とする請求項１０に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置に関し、特に、絶縁層の上部と下部との導電体の間の導通を確保する薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置に関する。
【背景技術】
【０００２】
近年、フレキシブル化、軽量化、低コスト化などの観点から、印刷法で製造することができる有機半導体を用いた薄膜トランジスタの研究が盛んであり、有機ＥＬや電子ペーパなどの駆動回路や電子タグなどへの応用が期待されている。
【０００３】
薄膜トランジスタは、導電体、絶縁体、半導体などが積層されたものである。薄膜トランジスタアレイは構造や用途により、絶縁体の上部と下部との導電体の間の電気的接続がとられている。
【０００４】
電気的接続をとる方法としては、レーザビア法、プラズマビア法などでビアを形成したあと導電体を充填する方法がある。しかし、薄膜トランジスタの用途がディスプレイ駆動回路（アクティブマトリクス）の場合には、各画素に対応する多数のビアを設ける必要があるため、低コストを目指す印刷製造の試みにおいては、スループットやコストが問題となる。
【０００５】
これに対し、非特許文献１では印刷法で導電性のバンプを形成することで、電気的接続を確保した例が報告されている（非特許文献１参照）。非特許文献１は電極上に印刷法でバンプを形成した後、絶縁材を塗布形成し、バンプの一部を絶縁層の上に突出させ、突出部において上部電極との接続を得るというものである。
【０００６】
この方法は、アクティブマトリクスの印刷法の技術を用いた製造方法において有望と考えられるが、バンプ上に絶縁材を塗布するため、特に層間絶縁膜など厚い絶縁層を設けようとすると、絶縁層がバンプを覆ってしまい十分な導通が確保できないという問題点がある。そのために、バンプを高く形成することが有効ではあるが、ディスプレイの解像度が高くなるほどバンプのサイズは小さくなるため厚膜印刷は難しくなる。また、重ね印刷による厚膜化はコストアップだけでなく位置合せに困難が生じやすい。
【非特許文献１】Ｊ.Ａｐｐｌ.Ｐｈｙｓ.,  ｖｏｌ９６,Ｎｏ４,２２８６（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、絶縁層の上部と下部との導電体の間の導通をバンプにより十分に確保することができる薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置を提供する。
【課題を解決するための手段】
【０００８】
本発明の請求項１に係る発明は、バンプと、該バンプにより貫通される絶縁層とを含む薄膜トランジスタにおいて、バンプが０．０１ｗｔ％以上５ｗｔ％以下のフッ素化合物を含み、絶縁層が塗布法で形成されていることを特徴とする薄膜トランジスタとしたものである。
【００１０】
本発明の請求項２に係る発明は、バンプが印刷方法で形成されていることを特徴とする請求項１に記載の薄膜トランジスタとしたものである。
【００１１】
本発明の請求項３に係る発明は、印刷方法が凹版印刷法またはスクリーン印刷法であることを特徴とする請求項２に記載の薄膜トランジスタとしたものである。
【００１２】
本発明の請求項４に係る発明は、基板と、基板上に形成された複数のゲート電極及び複数のゲート電極に接続されたゲート配線と、複数のゲート電極及び複数のゲート配線の同一層に隔離して形成された複数のキャパシタ電極及び複数のキャパシタ電極に接続された複数のキャパシタ配線と、複数のゲート電極及び複数のゲート配線と複数のキャパシタ電極及び複数のキャパシタ配線とを覆うように形成されたゲート絶縁層と、ゲート絶縁層上に形成された複数のソース電極及び複数のソース電極に接続された複数のソース配線と、複数のソース電極及び複数のソース配線の同一層に隔離して形成された複数のドレイン電極及び複数のドレイン電極に接続された複数の画素電極と、複数の画素電極上に形成された０．０１ｗｔ％以上５ｗｔ％以下のフッ素化合物を含む複数のバンプと、複数のソース電極と複数のドレイン電極の間隙に形成された複数の半導体層と、複数の半導体層の全面を覆うように形成された複数の封止層と、複数の封止層の全面を覆うように塗布法で形成された層間絶縁層と、層間絶縁層上に形成され、複数のバンプに接続された上部画素電極と、を備えることを特徴とする薄膜トランジスタアレイとしたものである。
【００１３】
本発明の請求項５に係る発明は、基板と、基板上に形成された複数のゲート電極及び複数のゲート電極に接続されたゲート配線と、複数のゲート電極及び複数のゲート配線の同一層に隔離して形成された複数のキャパシタ電極及び複数のキャパシタ電極に接続された複数のキャパシタ配線と、複数のゲート電極及び複数のゲート配線と複数のキャパシタ電極及び複数のキャパシタ配線とを覆うように形成されたゲート絶縁層と、ゲート絶縁層上に形成された複数の半導体層と、複数の半導体層に跨って形成された複数のソース電極及び複数のソース電極に接続された複数のソース配線と、複数の半導体層に跨り、複数のソース電極及び複数のソース配線の同一層に隔離して形成された複数のドレイン電極及び複数のドレイン電極に接続された複数の画素電極と、複数の画素電極上に形成された０．０１ｗｔ％以上５ｗｔ％以下のフッ素化合物を含む複数のバンプと、複数の半導体層の全面を覆うように形成された複数の封止層と、複数の封止層の全面を覆うように塗布法で形成された層間絶縁層と、層間絶縁層上に形成され、複数のバンプに接続された上部画素電極と、を備えることを特徴とする薄膜トランジスタアレイとしたものである。
【００１４】
本発明の請求項６に係る発明は、基板と、基板上に形成された複数のソース電極及び複数のソース電極に接続された複数のソース配線と、複数のソース電極及び複数のソース配線の同一層に隔離して形成された複数のドレイン電極及び複数のドレイン電極に接続された複数の画素電極と、複数の画素電極上に形成された０．０１ｗｔ％以上５ｗｔ％以下のフッ素化合物を含む複数のバンプと、複数のソース電極及び複数のドレイン電極の間隙に形成された複数の半導体層と、複数の半導体層と複数のソース電極及び複数のソース配線と複数のドレイン電極及び複数の画素電極とを覆うように塗布法で形成されたゲート絶縁層と、ゲート絶縁層上に形成された複数のゲート電極及び複数のゲート電極に接続されたゲート配線と、複数のゲート電極及び複数のゲート配線の同一層に隔離して形成された複数のキャパシタ電極及び複数のキャパシタ電極に接続されたキャパシタ配線と、複数のゲート電極及び複数のゲート配線と複数のキャパシタ電極及び複数のキャパシタ配線とを覆うように塗布法で形成された層間絶縁層と、層間絶縁層上に形成され、複数のバンプに接続された上部画素電極と、を備えることを特徴とする薄膜トランジスタアレイとしたものである。
【００１５】
本発明の請求項７に係る発明は、基板と、基板上に形成された複数の半導体層と、複数の半導体層に跨って形成された複数のソース電極及び複数のソース電極に接続されたソース配線と、複数の半導体層に跨り、複数のソース電極及び複数のソース配線の同一層に隔離して形成された複数のドレイン電極及び複数のドレイン電極に接続された複数の画素電極と、複数の画素電極上に形成された０．０１ｗｔ％以上５ｗｔ％以下のフッ素化合物を含む複数のバンプと、複数のソース電極及び複数のソース配線と複数のドレイン電極及び複数の画素電極を覆うように塗布法で形成されたゲート絶縁層と、ゲート絶縁層上に形成された複数のゲート電極及び複数のゲート電極に接続されたゲート配線と、複数のゲート電極及び複数のゲート配線の同一層に隔離して形成された複数のキャパシタ電極及び複数のキャパシタ電極に接続された複数のキャパシタ配線と、複数のゲート電極及び複数のゲート配線と複数のキャパシタ電極及び複数のキャパシタ配線を覆うように塗布法で形成された層間絶縁層と、層間絶縁層上に形成され、複数のバンプに接続された上部画素電極と、を備えることを特徴とする薄膜トランジスタアレイとしたものである。
【００１７】
本発明の請求項８に係る発明は、バンプが印刷方法で形成されていることを特徴とする請求項４乃至７のいずれかに記載の薄膜トランジスタアレイとしたものである。
【００１８】
本発明の請求項９に係る発明は、印刷方法が凹版印刷またはスクリーン印刷であることを特徴とする請求項８に記載の薄膜トランジスタアレイとしたものである。
【００１９】
本発明の請求項１０に係る発明は、請求項４乃至９のいずれかに記載の薄膜トランジスタアレイを備えたことを特徴とする画像表示装置としたものである。
【００２０】
本発明の請求項１１に係る発明は、画像表示装置が電子ペーパ、液晶ディスプレイまたは有機エレクトロルミネッセンスのいずれかであることを特徴とする請求項１０に記載の画像表示装置としたものである。
【発明の効果】
【００２１】
本発明によれば、絶縁層の上部と下部の導電体の間のバンプによる導通をより確実に得ることができる薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２２】
本発明の実施の形態について、図面を参照して説明する。以下、参照する図面は、説明を判り易くするために縮尺は正確には描かれていない。なお、実施の形態において、同一構成要素には同一符号を付け、実施の形態間において、重複する説明は省略する。
【００２３】
図１に示すように、本発明の実施の形態に係る薄膜トランジスタアレイ２０は、基板１、ゲート電極１１、ゲート配線１２、キャパシタ電極１３、キャパシタ配線１４、ゲート絶縁層２、ドレイン電極１６、画素電極１５、ソース電極１７、ソース配線１８、半導体層３、封止層４、層間絶縁膜５、バンプ７、上部画素電極６を備えている。ここで、図１は４画素領域を示す平面図であるが実際にはもっと複数の薄膜トランジスタをマトリクス状に配置したアレイとして用いられている。
【００２４】
図１に示すように、本発明の実施の形態に係る薄膜トランジスタの構造はボトムゲート・ボトムコンタクト型であるが本発明はこれに限定されるわけではなく、例えば、ボトムゲート・トップコンタクト型、トップゲート・ボトムコンタクト型、トップゲート・トップコンタクト型などの構造を用いることができる。なお、以下、ボトムゲート・ボトムコンタクト型についての説明をするがボトムゲート・トップコンタクト型、トップゲート・ボトムコンタクト型、トップゲート・トップコンタクト型は画素電極１５と上部画素電極６とを接続する方法がボトムゲート・ボトムコンタクト型と同様であるため説明は省略する。
【００２５】
図２は図１に示す薄膜トランジスタアレイ２０の１画素分の拡大図である。図３は図２のａ−ｂ間の断面図を示している。図４は図２のｃ−ｄ間の断面図を示している。
【００２６】
本発明の実施の形態に係る薄膜トランジスタアレイは、画素電極１５と上部画素電極６とを接続するバンプ７がフッ素化合物を含み、かつ層間絶縁膜５が塗布法を用いて形成されている。
【００２７】
本発明の実施の形態に係る薄膜トランジスタのバンプ７に用いられる材料は、導電材料とフッ素化合物とを含有している。バンプ７がフッ素を含むことで、層間絶縁層５の塗布形成において、バンプの頂部分が層間絶縁層５より突出しやすくなり、上部画素電極６との導通を確保しやすくなる。
【００２８】
バンプ７の導電材料は各種公知の材料が使用可能であり、例えばＣ、Ａｇ、Ｎｉ、Ｃｕ等の導電体の粉末とバインダ樹脂とを含む材料、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等のコロイド粒子が高濃度で分散した材料、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの高分子材料などが挙げられるが本発明はこれらに限定されるものではない。
【００２９】
バンプ７のフッ素化合物は各種公知の材料が使用可能であり、例えば各種フッ素樹脂や各種フッ素シラン化合物などが上述の各種導電材料と混合して用いられる。
【００３０】
バンプ７のフッ素含有量は、０．０１ｗｔ％以上５ｗｔ％以下であり、好ましくは０．１ｗｔ％以上１ｗｔ％以下である。バンプ７のフッ素含有量が０．０１ｗｔ％未満の場合では、バンプ７の頂部分が十分に突出せず、上部画素電極６との導通が十分に確保できなくなってしまう。一方、バンプ７のフッ素含有量が５ｗｔ％を超える場合では、バンプ７の導電性が著しく低下してしまう。
【００３１】
バンプ７は各種公知の方法で形成可能であるが、コストの点で印刷方法が好ましい。印刷方法としては、凸版印刷、凹版印刷、オフセット印刷、インクジェット、スクリーン印刷等が挙げられる。その中でも厚膜形成に適した凹版印刷またはスクリーン印刷がより好ましい。
【００３２】
本発明の実施の形態に係る基板１の材料は、耐熱性などを考慮し適宜選択して用いることができる。具体的には、例えば、ソーダライムガラス、石英、シリコンウエハ、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、シクロオレフィンポリマー、ポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネート、ポリアリルレートなどを用いることができるが本発明はこれらに限定されるものではない。
【００３３】
本発明の実施の形態に係る各種電極（ゲート電極１１、キャパシタ電極１３、ソース電極１７、ドレイン電極１６、画素電極１５、上部画素電極６）及び配線（ゲート配線１２、キャパシタ配線１４、ソース配線１８）に用いられる材料は、例えばＡｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ等の金属、ＩＴＯ等の透明導電膜、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子、Ａｕ、Ａｇ、Ｎｉ、Ｃｕなどの金属コロイド粒子を分散させた溶液、Ａｇなどの金属粒子を導電材料として用いたペースト等を用いることができるが本発明はこれらに限定されるものではない。各種電極及び配線の形成方法は、例えば真空蒸着法やスパッタリング法などのドライプロセスや、スクリーン印刷法、反転オフセット印刷法、フレキソ印刷法、インクジェット法などの印刷法が挙げられるが本発明はこれらに限定されるものではない。
【００３４】
本発明の実施の形態に係るゲート絶縁層２は各種公知の材料を用いて形成可能であり、ＳｉＯ２、ＢａｘＳｒ（１−ｘ）ＴｉＯ３、ＢａＴｉｘＺｒ（１−ｘ）Ｏ３などの無機系の材料、ポリエステル／メラミン樹脂ペースト、ポリメチルメタクリレート、ポリ塩化ビニル、ポリビニルアルコール、ポリビニルフェノール、ポリスチレン、シアノエチルプルランなどの有機系の材料を用いることができる。ゲート絶縁層２の形成方法としては、例えば、スピンコート法、ディップコート法、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法、真空蒸着法及びＣＶＤ法等を用いることができる。
【００３５】
本発明の実施の形態に係る半導体層３は各種公知の材料で形成可能であり、ペンタセン、ポリチオフェン、ポリアリルアミン、フルオレンビオチオフェン共重合体などの有機系材料、カーボンナノチューブやフラーレンなどの炭素化合物材料、セレン化カドミウム粒子などの無機系の材料を使用することができる。半導体層３は各種公知の方法で形成可能であり、スピンコート法、ディップコート法、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法、真空蒸着法などから適宜選択して用いることができる。
【００３６】
本発明の実施の形態に係る封止層４に用いる材料は、半導体層３への影響が小さく、かつ酸素や水の侵入を抑制することができる材料であれば特に限定されるものではない。封止層４の材料としては、例えば、ポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、エポキシ樹脂、ベンゾシクロブテン樹脂、フェノール樹脂、アクリル樹脂、フッ素樹脂などを用いることができる。封止層４の形成方法としては、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等を用いることができる。
【００３７】
本発明の実施の形態に係る層間絶縁膜５に用いる材料は、絶縁性を有する材料であれば特に制限されるものではない。層間絶縁膜５の材料としては、例えば、ポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、エポキシ樹脂、ベンゾシクロブテン樹脂、フェノール樹脂、アクリル樹脂、フッ素樹脂などを用いることができる。層間絶縁膜５は各種公知の塗布方法で形成可能であり、スピンコート法、ディップコート法、ダイコート法、スリットコート法、グラビアコート法、スクリーン印刷法、フレキソ印刷法などから、材料や膜厚に応じ適宜選択した塗布方法を用いることができる。
【００３８】
本発明の実施の形態に係る薄膜トランジスタアレイ２０の製造方法は、基板１上にゲート電極１１、ゲート配線１２、キャパシタ電極１３及びキャパシタ配線を形成する。次に、ゲート電極１１、ゲート配線１２、キャパシタ電極１３及びキャパシタ配線を覆うようにゲート絶縁層２を形成する。次に、ゲート絶縁層２上にソース電極１７、ドレイン電極１６、画素電極１５を形成する。ここで、ゲート電極１１がゲート絶縁層２を挟んでソース電極１７、ドレイン電極１６に重なるようにする。また、キャパシタ電極１３がゲート絶縁層２を挟んで画素電極１５に重なるようにする。次に、フッ素化合物を含むバンプ７を画素電極１５上に形成する。次に、ソース電極１７とドレイン電極１６との間隙に半導体層３を形成する。次に、半導体層３上に封止層４と層間絶縁層５と上部画素電極６とを形成する。ここで、上部画素電極６はバンプ７に接続されている。本発明の実施の形態に係る薄膜トランジスタアレイは、複数のゲート電極１１に接続された複数のゲート配線１２と、複数のキャパシタ電極１３に接続された複数のキャパシタ配線１４と、複数のソース電極１７に接続された複数のソース配線１８を用いてマトリクス状に配置したものである。
【００３９】
本発明の実施の形態に係る薄膜トランジスタアレイは画像表示装置に用いることができる。画像表示装置としては、例えば電気泳動型ディスプレイ、液晶ディスプレイまたは有機エレクトロルミネッセンスディスプレイ等に用いることができる。
【実施例１】
【００４０】
実施例１は、図１に示すように、画素サイズ５００μｍ×５００μｍ、画素数２４０×３２０のボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法である。
【００４１】
まず、基板１として、帝人デュポン製、ポリエチレンナフタレート（ＰＥＮ）フィルムを準備した。次に、基板１上にゲート電極１１、ゲート配線１２、キャパシタ電極１３、キャパシタ配線１４としてナノＡｇインキを用いて形成した。ナノＡｇインキは基板１上に反転オフセット印刷法を用いて、１８０℃−１時間の熱処理を行いゲート電極１１、ゲート配線１２、キャパシタ電極１３、キャパシタ配線１４を同一層に形成した。
【００４２】
次に、ゲート絶縁層２として三菱ガス化学製、商品名「ネオプリム」のポリイミド溶液を用いた。ポリイミド溶液をゲート電極１１、ゲート配線１２、キャパシタ電極１３、キャパシタ配線１４を覆うようにダイコーター法を用いて塗布し、１８０℃−１時間の熱処理を行い、厚さ１μｍにゲート絶縁層２を形成した。
【００４３】
次に、ゲート電極１１と同様の材料及び方法で、ソース電極１７、ドレイン電極１６、ソース配線１８、画素電極１５を同一層に形成した。
【００４４】
下記組成物１をスクリーン印刷し、１８０℃−３０分の熱処理を行い、画素電極１５上に、高さ１５μｍ、サイズ７０μｍ×７０μｍのバンプ７を形成した。
【００４５】
（組成物１）
銀ペースト（住友電気工業製、  ＡＧＥＰ３０１Ｘ）：９８重量部
フッ素シラン（信越化学工業製、ＫＢＭ７８０１）：２重量部
上記成分を混合脱泡機で攪拌混合し含フッ素スクリーン印刷用ペーストを得た。
【００４６】
次に、半導体層３として有機物半導体であるＭｅｒｃｋ製、商品名「Ｌｉｓｉｃｏｎ  ＳＰ２００」のテトラリン溶液を用いた。半導体層３はソース電極１７、ドレイン電極１６を覆うようにテトラリン溶液をディスペンサにより塗布し、１００℃−９０分の乾燥を行い形成した。
【００４７】
次に、封止層４として旭硝子製、商品名「サイトップ」のフッ素樹脂を用いた。封止層４を半導体層３の全面を覆うようにスクリーン印刷法を用いて、９０℃−２時間の乾燥を行い形成した。
【００４８】
次に、層間絶縁膜５としてアルドリッチ社製、商品名「ＭＷ＝２０，０００」、ポリビニルフェノールの１０ｗｔ％シクロヘキサノン溶液を用いた。ポリビニルフェノールの１０ｗｔ％シクロヘキサノン溶液はスピンコート法を用いて、１８０℃−３０分の熱処理を行い、厚さ３μｍの層間絶縁層５を形成した。
【００４９】
最後に、上部画素電極６として味の素ファインテクノ製、商品名「ＣＡ−４２」の
導電ペーストを用いた。導電ペーストをスクリーン印刷法を用いて、９０℃−３０分の熱処理を行い、上部画素電極６を形成し、薄膜トランジスタアレイを得た。
【００５０】
得られた薄膜トランジスタアレイに、電気泳動方式の電子ペーパおよび対向電極を設け画像表示媒体とし、駆動したところ、表示が可能であった。
【実施例２】
【００５１】
実施例２は、画素サイズ５００μｍ×５００μｍ、画素数２４０×３２０のトップゲート型・トップコンタクト薄膜トランジスタアレイ（図示せず）の製造方法である。
【００５２】
まず、基板として、帝人デュポン社製、ポリエチレンナフタレート（ＰＥＮ）フィルムを準備した。次に、基板上に半導体層として、有機物半導体であるＭｅｒｃｋ製、商品名「Ｌｉｓｉｃｏｎ  ＳＰ２００」のテトラリン溶液を用いた。テトラリン溶液をスピンコートし、１００℃−９０分の乾燥を行い、半導体層を形成した。
【００５３】
次に、ソース電極、ドレイン電極およびソース配線としてナノＡｇインキを用いた。ナノＡｇインキを反転オフセット印刷し、１８０℃−１時間の熱処理を行い、ソース電極、ドレイン電極及びソース配線を形成した。
【００５４】
次に、実施例１で用いたバンプの組成物１をスクリーン印刷し、１８０℃−３０分の熱処理を行い、ドレイン電極上に高さ１５μｍ、サイズ７０μｍ×７０μｍのバンプを形成した。
【００５５】
次に、ゲート絶縁層として、三菱ガス化学製、商品名「ネオプリム」のポリイミド溶液を用いた。ポリイミド溶液をダイコーター法を用いて塗布し、１８０℃−１時間の熱処理を行い、厚さ１μｍのゲート絶縁層を形成した。
【００５６】
次に、ソース電極と同様の材料および方法で、ゲート電極、ゲート配線、キャパシタ電極、キャパシタ配線を形成した。
【００５７】
次に、層間絶縁膜として、アルドリッチ製、商品名「ＭＷ＝２０，０００」のポリビニルフェノールの１０ｗｔ％シクロヘキサノン溶液を用いた。ポリビニルフェノールの１０ｗｔ％シクロヘキサノン溶液をスピンコート法を用いて、１８０℃−３０分の熱処理を行い、厚さ３μｍの層間絶縁層を形成した。
【００５８】
最後に、上部画素電極として味の素ファインテクノ製、商品名「ＣＡ−４２」の導電ペーストを用いた。導電ペーストをスクリーン印刷法を用いて、９０℃−３０分の熱処理を行い、上部画素電極を形成し、薄膜トランジスタアレイを得た。
【００５９】
得られた薄膜トランジスタアレイに、電気泳動方式の電子ペーパおよび対向電極を設け画像表示媒体とし、駆動したところ、表示が可能であった。
【００６０】
［比較例１］
実施例１の組成物１からフッ素シランを除いた以外は全て実施例１と同様の方法で薄膜トランジスタアレイを形成した。得られた薄膜トランジスタアレイに、電気泳動方式の電子ペーパおよび対向電極を設け画像表示媒体とし、駆動したところ、表示は不可能であった。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態に係るボトムゲート型・ボトムコンタクト薄膜トランジスタアレイを示す平面図である。
【図２】本発明の実施の形態に係る図１の１画素分の拡大図である。
【図３】本発明の実施の形態に係る図２に示すａ―ｂ間を示す断面図である。
【図４】本発明の実施の形態に係る図２に示すｃ―ｄ間を示す断面図である。
【符号の説明】
【００６２】
１  基板
２  ゲート絶縁層
３  半導体層
４  封止層
５  層間絶縁膜
６  上部画素電極
７  バンプ
１１  ゲート電極
１２  ゲート配線
１３  キャパシタ電極
１４  キャパシタ配線
１５  画素電極
１６  ドレイン電極
１７  ソース電極
１８  ソース配線
２０  薄膜トランジスタアレイ
【図１】
0005359032.tif 000002
【図２】
0005359032.tif 000003
【図３】
0005359032.tif 000004
【図４】
0005359032.tif 000005