(57)【特許請求の範囲】
【請求項１】
Ｕ字形のソース電極マスク領域と、
端部が前記ソース電極マスク領域に位置するドレイン電極マスク領域と、
前記ソース電極マスク領域とドレイン電極マスク領域との間に位置するＵ字形の遮光バーと、を備え、
前記ソース電極マスク領域と遮光バーとの間に、及び前記遮光バーとドレイン電極マスク領域との間にスリットが形成され、
前記遮光バーの端部に第二補償領域を設置し、
前記第二補償領域は、
前記遮光バーの端部に連結している縦方向バーと、
前記縦方向バーと垂直する横方向バーと、
前記縦方向バーと前記横方向バーとの間に設置している過渡バーと、を備え、
前記縦方向バー、前記横方向バー、及び前記過渡バーが互いに離間し、
前記Ｕ字形の遮光バーの直線部分が延びる方向が第１方向であり、前記第二補償領域は前記遮光バーの端部から前記第１方向に沿って延び、そして、方向を変えて前記第1方向に垂直する第２方向に沿って外方へ延び、前記縦方向バーは前記第１方向に沿って延びる部分に設けられ、前記横方向バーは前記第２方向に沿って延びる部分に設けられ、且つ、前記過渡バーは前記第二補償領域の第１方向から第２方向へ変換する位置に設けられており、
前記過渡バーと前記縦方向バーとの間隔は前記スリットの幅であり、前記過渡バーと前記横方向バーとの間隔は前記スリットの幅であり、
前記遮光バーの端部が前記ソース電極マスク領域の端部にまで延びていることを特徴とする薄膜トランジスタの製造に使用される補償型グレイスケールマスク。
【請求項２】
前記ソース電極マスク領域の端部の内側に第一補償領域をさらに設置していることを特徴とする請求項１記載の補償型グレイスケールマスク。
【請求項３】
前記第一補償領域は矩形であることを特徴とする請求項２記載の補償型グレイスケールマスク。
【請求項４】
前記第一補償領域の高さは約１．０μｍ〜２．０μｍであることを特徴とする請求項２記載の補償型グレイスケールマスク。
【請求項５】
前記横方向バーの幅は１．０μｍ〜４．０μｍであることを特徴とする請求項１記載の補償型グレイスケールマスク。
【請求項６】
前記横方向バーは矩形であり、前記矩形の高さは前記遮光バーの幅であることを特徴とする請求項１記載の補償型グレイスケールマスク。
【請求項７】
前記横方向バーは順次に配列した複数の矩形であり、隣接する矩形の間隔は前記スリットの幅であり、各矩形の高さは前記遮光バーの幅であることを特徴とする請求項１記載の補償型グレイスケールマスク。
【請求項８】
前記ソース電極マスク領域の端部の内側にさらに第一補償領域を設置し、且つ前記縦方向バーは矩形であり、前記矩形の幅は前記遮光バーの幅であり、前記矩形の高さは前記第一補償領域の高さであることを特徴とする請求項１記載の補償型グレイスケールマスク。    
【請求項９】
前記縦方向バーは順次に配列した複数の矩形であり、隣接する矩形の間隔は前記スリットの幅であり、各矩形の幅は前記遮光バーの幅であることを特徴とする請求項１記載の補償型グレイスケールマスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グレイスケールマスクに関し、特にスリット／遮光バーを有する補償型グレイスケールママスクに関する。
【背景技術】
【０００２】
現在、薄膜トランジスタの液晶表示パネルのアレイ基板の製造プロセス過程では、薄膜の堆積、マスクを利用するフォトリソグラフィ、エッチングプロセスを何度も繰り返すことを必要とする。プロセスサイクルを短縮し、製造時間を節約するため、４回マスク（４Ｍａｓｋ）プロセスは、伝統的な５回マスク（５Ｍａｓｋ）プロセスの代わりとして、既に幅広く応用されている。現在量産化中の４回マスクプロセスの実施方式は、活性層（Ａｃｔｉｖｅ）およびソース／ドレイン電極（Ｓ／Ｄ）を１回のマスクを行うことによってパターンニングする。多層の半導体層（Ｍｕｌｔｉ  Ｌａｙｅｒ）およびソース／ドレイン電極層（Ｓ／Ｄ  Ｌａｙｅｒ）は堆積された後、スリット／遮光バー（Ｓｌｉｔ／Ｂａｒ）構成のマスクによってグレイスケールマスク（Ｇｒａｙ  Ｔｏｎｅ  Ｍａｓｋ）を実現し、従来の５回マスクプロセスにおけるこの二層の２回マスク工程を１回マスク工程に削減する。そのスリット／遮光バー構成のマスクの形状は図８に示す。
【０００３】
図８に示すように、既存のスリット／遮光バーを有する構成のマスクは、ソース電極マスク領域１とドレイン電極マスク領域２と、およびソース電極マスク領域１とドレイン電極マスク領域２との間に設置している遮光バー４と、を備え、このような構成はソース電極マスク領域１と遮光バー４、ドレイン電極マスク領域２と遮光バー４との間にスリットが形成されている。実際の使用には、従来技術のスリット／遮光バーを有する構成のマスクの最大の欠点は、グレイスケールマスクプロセスを行う際、グレイスケール領域のフォトレジスト（Ｐｈｏｔｏｒｅｓｉｔｅｒ、略称ＰＲ）の厚みが不均一になり、一部のグレイスケール領域のフォトレジストの厚みは薄く、これによって当該領域においてエッチングプロセスを行った後、図９に示すようなチャンネルアタック７（Ｃｈａｎｎｅｌ  Ａｔｔａｃｋ）という問題および図１０に示すようなドレイン電極のネックアタック８（Ｌｉｎｅ  Ｃｕｒｖｅ）の問題などを発生していることが判明された。チャンネルアタック７とは、チャンネルがソース電極マスク領域１の端部とドレイン電極マスク領域２との間に凹みを発生した欠陥である。ドレイン電極のネックアタック８とは、ドレイン電極マスク領域２のネックに凹みを発生し、ネックは狭くなった欠陥である。二つの場合とも、薄膜トランジスタ（ＴＦＴ）の性能を変化させ、不良を発生させることになり、製造の品質に影響が出る。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、従来技術によるチャンネルアタックおよびドレイン電極のネックアタックの問題を発生し、薄膜トランジスタ（ＴＦＴ）の性能は低下になるなどの問題を有効的に解決する補償型グレイスケールマスクを提供することにある。
【課題を解決するための手段】
【０００５】
前記目的を実現するため、本発明の第一技術方案として、Ｕ字形のソース電極マスク領域と、端部が前記ソース電極マスク領域に位置するドレイン電極マスク領域と、前記ソース電極マスク領域とドレイン電極マスク領域との間に位置するＵ字形の遮光バーと、を備え、前記ソース電極マスク領域と遮光バーとの間に、前記遮光バーとドレイン電極マスク領域との間にスリットが形成され、前記ソース電極マスク領域の端部の内側に第一補償領域を設置している補償型グレイスケールマスクを提供する。
【０００６】
前記目的を実現するため、本発明の第二技術方案として、Ｕ字形のソース電極マスク領域と、端部が前記ソース電極マスク領域に位置するドレイン電極マスク領域と、前記ソース電極マスク領域とドレイン電極マスク領域との間に位置するＵ字形の遮光バーと、を備え、前記ソース電極マスク領域と遮光バーとの間に、前記遮光バーとドレイン電極マスク領域との間にスリットが形成され、前記遮光バーの端部に第二補償領域を設置している補償型グレイスケールマスクを提供する。
【０００７】
下記の図面および実施例によって、本発明の技術方案についてより詳細に説明する。
【発明を実施するための最良の形態】
【０００８】
図１は本発明の補償型グレイスケールマスクの第一技術方案の構成図であり、図２は図１に示す構成中の領域Ａの概略図である。
【０００９】
図１、図２に示すように、補償型グレイスケールマスク１００は、ソース電極マスク領域１、ドレイン電極マスク領域２および遮光バー３を備える。ソース電極マスク領域１はＵ字形であり、ドレイン電極マスク領域２の端部は矩形であり、矩形であるドレイン電極マスク領域２の端部はソース電極マスク領域１のＵ字形内に位置している。遮光バー３はソース電極マスク領域１とドレイン電極マスク領域２との間に設置されていることによって、遮光バー３もＵ字形である。ソース電極マスク領域１と遮光バー３との間に、遮光バー３とドレイン電極マスク領域２との間にスリット４は形成されている。ソース電極マスク領域１の端部の内側（ドレイン電極マスク領域２に近く側）には第一補償領域５が設置され、第一補償領域はチャンネルアタックの欠陥を補償するためのものである。
【００１０】
薄膜トランジスタの製造過程においては、ソース／ドレイン電極およびチャンネル領域を形成する際、基板上に順次に堆積した半導体層、オーミック接触層およびソース／ドレイン電極メタル層上に一層のフォトレジストを塗布し、マスク１００を用いて当該フォトレジストに対して露光および現像を行なった後、所定の高度差を有するフォトレジスト表面を備えるフォトレジストパターンが得られた。チャンネル領域におけるフォトレジストの高さは、ソース電極領域とドレイン電極領域のフォトレジストとの高さは所定の比例となり、例えば未露光のソース電極領域とドレイン電極領域のフォトレジストの高さより低くなる。このように得られたフォトレジストパターンを用いてエッチングマスクとして基板上のソース／ドレイン電極メタル層、オーミック接触層および半導体層に対して１回のエッチングを施した後、当該フォトレジストパターンをアッシングさせ、チャンネル領域のフォトレジストを除去し、ソース電極領域とドレイン電極領域のフォトレジストを保留することができる。その後、チャンネル領域におけるソース／ドレイン電極メタル層およびオーミック接触層に対して２度目のエッチングを施し、これによって所望のソース／ドレイン電極およびチャンネル領域が得られる。
【００１１】
図１、図２に示すような第一技術方案では、第一補償領域５は矩形であってもよく、他の形状、例えば点状または点からなる網状などであってもよい。矩形を採用する際、矩形の高さａは約１．０μｍ〜２．０μｍであり、より好ましい高さは、試験結果のフィードバックによって選択および微調整を行い、フォトレジストを露光および現像させた後の第一補償領域５のフォトレジストの厚みはチャンネル中のフォトレジストの厚みに一致することを保ち、且つ第一補償領域５は補償作用を達成させた同時に、第一補償領域５におけるフォトレジストの厚みの増加によって薄膜トランジスタ（ＴＦＴ）の性能には新たに不良を発生することが避けられる。
【００１２】
従来技術のマスクがエッチングプロセスにおいては、チャンネルアタックの問題によって薄膜トランジスタ（ＴＦＴ）の性能不良になる技術的欠陥に対して、本発明の第一技術方案は、補償型グレイスケールマスクを提供し、ソース電極マスク領域に対して補償領域を設置することによって、従来技術の欠陥を有効的に解決した。具体には、ソース電極マスク領域の端部に第一補償領域を設置することによって、チャンネルアタックの欠陥を有効に補償した。本発明は構成が簡単で、実現しやすく、コストを増加せず、既存の薄膜トランジスタ（ＴＦＴ）の性能を有効的に改善でき、且つ性能不良の発生を防止できる。
【００１３】
本発明の第一技術方案のマスクを採用して形成されたチャンネルパターンにおいて、フォトレジストを露光および現像させた後、第一補償領域５に対応する位置のフォトレジストの厚みはチャンネル中のフォトレジストの厚みと一致し、且つ均一分布である。従って、得られたフォトレジストパターンをエッチングマスクとして採用してエッチングを施した後、チャンネルアタックの欠陥が改良され、且つ本発明のソース電極マスク領域１の端部からドレイン電極マスク領域２への移行は滑らかになる。
【００１４】
図３は本発明の補償型グレイスケールマスクの第二技術方案の構成図であり、図４は図３に示す構成中の領域Ｂの概略構成図である。
【００１５】
図３、図４に示すように、補償型グレイスケールマスク２００は、ソース電極マスク領域１、ドレイン電極マスク領域２および遮光バー３を備える。ソース電極マスク領域１はＵ字形であり、ドレイン電極マスク領域２の端部は矩形であり、矩形であるドレイン電極マスク領域２の端部はソース電極マスク領域１のＵ字形内に位置している。遮光バー３はソース電極マスク領域１とドレイン電極マスク領域２との間に設置されていることによって、遮光バー３もＵ字形である。ソース電極マスク領域１と遮光バー３との間に、遮光バー３とドレイン電極マスク領域２との間にスリット４は形成されている。遮光バー３の端部には第二補償領域６が設置され、第二補償領域はドレイン電極のネックアタックの欠陥およびチャンネルアタックの欠陥を補償するためのものである。
【００１６】
従来技術のマスクがエッチングプロセスにおいては、チャンネルアタック及びドレイン電極のネックアタックの問題によって薄膜トランジスタ（ＴＦＴ）の性能不良になる技術的欠陥に対して、本発明はもう一つの補償型グレイスケールマスクを提供し、遮光バーに対して補償領域を設置することによって、従来技術の欠陥を有効的に解決した。具体には、遮光バーの端部に第二補償領域を設置することによって、ドレイン電極のネックアタックの欠陥およびチャンネルアタックの欠陥を有効に補償した。本発明は構成が簡単で、実現しやすく、コストを増加せず、既存の薄膜トランジスタ（ＴＦＴ）の性能を有効的に改善でき、且つ性能不良の発生を防止できる。
【００１７】
図３、図４に示すような第二技術方案では、第二補償領域６は縦方向バー６１、横方向バー６２および過渡バーを備え、三者は順次に配列され、遮光バーの端部から上に延伸し、且つ方向を転換した後ドレイン電極マスク領域２から離れ外側に延伸する形状を形成している。具体には、縦方向バー６１は遮光バー３の端部に連結し、横方向バー６２は縦方向バー６１と垂直になる。過渡バー６３は縦方向バー６１と横方向バー６２との間に設置され、垂直となる両端を有し、一端は縦方向バー６１の一端に隣接し、他端は横方向バー６２に隣接している。過渡バー６３と縦方向バー６１との間隔はスリット４の幅ｂであり、過渡バー６３と横方向バー６２との間隔はスリット４の幅ｂである。
【００１８】
前記の第二技術方案では、縦方向バー６１は矩形であってもよく、他の形状、例えば点状または点からなる網状などであってもよい。矩形を採用する際、間隔をあげて設置する複数の矩形であってもよい。縦方向バー６１は一つの矩形である場合に、幅は遮光バー３の端部の幅ｄであり、高さは約１．０μｍ〜２．０μｍである。縦方向バー６１は間隔をあげて設置する複数の矩形である場合、幅は遮光バー３端部の幅ｄであり、スリット４の幅ｂを各矩形の間隔とする。本実施例は一つの矩形の技術方案を採用することが好ましい。
【００１９】
前記の第二技術方案では、横方向バー６２の幅ｃは１．０μｍ〜４．０μｍであり、より好ましい高さは、試験結果のフィードバックによって選択および微調整を行う。フォトレジストを露光および現像させた後、第二補償領域６のフォトレジストの厚みはチャンネル中のフォトレジストの厚みと一致することを保つため、当該横方向バー６２の高さｄは遮光バー３の幅と等しい。横方向バー６２は矩形であってもよく、他の形状、例えば点状または点からなる網状などであってもよい。矩形を採用する際、間隔をあげて設置する複数の矩形であってもよい。本実施例は二つの矩形の技術方案を採用することが好ましく、スリット４の幅ｂをもって二つの矩形が離間して隣接する。
【００２０】
前記の第二技術方案では、過渡バー６３は直角二等辺三角形であってもよく、直角二等辺台形であってもよく、アーチ形であってもよい。本実施例では、直角二等辺三角を例とし、当該直角二等辺三角形の一つの直角辺は縦方向バー６１の端部と平行し、且つ間隔はスリット４の幅ｂである。当該直角二等辺三角のもう一つの直角辺は横方向バー６２の端部と平行し、且つ間隔はスリット４の幅ｂである。
【００２１】
本発明の第二技術方案を採用したマスクが形成されたチャンネルのパターンの中では、フォトレジストを露光および現像させた後、第二補償領域６に対応する位置のフォトレジストの厚みはチャンネル中のフォトレジストの厚みと一致し、且つ均一分布である。従って、得られたフォトレジストパターンを採用してエッチングを施した後、ドレイン電極のネックアタックの欠陥およびチャンネルアタックの欠陥が改良され、これにより得られた本ドレイン電極領域２の端部１０は垂直で滑らかになる。
【００２２】
図５は本発明の補償型グレイスケールマスクの組み合せの技術方案の構成図であり、図６は図５に示す構成中の領域Ｃの概略図である。
【００２３】
図５、図６に示すように、補償型グレイスケールマスク３００は、ソース電極マスク領域１、ドレイン電極マスク領域２および遮光バー３を備える。ソース電極マスク領域１はＵ字形であり、ドレイン電極マスク領域２の端部は矩形であり、矩形であるドレイン電極マスク領域２の端部はソース電極マスク領域１のＵ字形内に位置している。遮光バー３はソース電極マスク領域１とドレイン電極マスク領域２との間に設置され、遮光バー３もＵ字形である。ソース電極マスク領域１と遮光バー３との間に、遮光バー３とドレイン電極マスク領域２との間にスリット４は形成されている。ソース電極マスク領域１の端部の内側には第一補償領域５が設置され、遮光バー３の端部には第二補償領域６が設置されている。第一補償領域５はチャンネルアタックの欠陥を補償するためのものであり、第二補償領域６はドレイン電極のネックアタックの欠陥およびチャンネルアタックの欠陥を補償するためのものである。
【００２４】
従来技術のマスクがエッチングプロセスにおいては、チャンネルアタックおよびドレイン電極のネックアタックの問題によって薄膜トランジスタ（ＴＦＴ）の性能不良になる技術的欠陥に対して、本発明は、補償型グレイスケールマスクの組み合わせの技術方案を提供し、ソース電極マスク領域および遮光バー上に補償領域を設置することによって、従来技術の欠陥を有効的に解決した。具体には、ソース電極マスク領域の端部に第一補償領域を設置することによって、チャンネルアタックの欠陥を有効に補償し、遮光バーの端部に第二補償領域を設置することによって、ドレイン電極のネックアタックの欠陥およびチャンネルアタックの欠陥を有効に補償した。本発明は構成が簡単で、実現しやすく、コストを増加せず、既存の薄膜トランジスタ（ＴＦＴ）の性能を有効的に改善でき、且つ性能不良の発生を防止できる。
【００２５】
図５、図６に示すような組み合わせの技術方案では、第一補償領域５は前記本発明第一技術方案中の第一補償領域５の構成と同様である。第二補償領域６は前記本発明の第二技術方案中の第二補償領域６の構成と同様である。
【００２６】
図７は図５に示すマスクで形成されたチャンネルパターンの概略図である。図７示すように、従来技術のマスクパターン（図９と図１０）と比較して、本発明のマスクパターンを採用した後、フォトレジストを露光および現像させた後、第一補償領域５に対応する位置のフォトレジストの厚みはチャンネル中のフォトレジストの厚みに一致し、且つ均一分布である。従って、得られたフォトレジストパターンをエッチングマスクとして採用してエッチングを施した後、チャンネルアタック７即ちソース電極マスク領域１の端部とドレイン電極マスク領域２との間に凹みを発生した欠陥が改良された。
【００２７】
本発明のソース電極マスク領域１の端部からドレイン電極マスク領域２への移行が滑らかになる。同様に、本発明の組み合わせの技術方案のマスクパターンを採用した後、第一補償領域５および第二補償領域６に対応する位置のフォトレジストの厚みはチャンネル中のフォトレジストの厚みと一致し、且つ均一分布である。従って、エッチングを施した後、ドレイン電極のネックアタック８即ちドレイン電極マスク領域２の端部に凹みを発生し、端部は狭くなった欠陥も改良され、本発明のドレイン電極領域の端部１０は垂直で滑らかになる。試験結果により、本発明の補償型グレイスケールマスクの構成は、チャンネルアタックの欠陥およびドレイン電極のネックアタックの欠陥に対する改良が実現する可能であるだけでなく、エッチングプロセスによって、薄膜トランジスタ（ＴＦＴ）の性能の改善効果は非常に大きい。
【００２８】
なお、前記実施例は本発明の技術方案を説明するためであり、制限するものではなく、最良な実施例を参照して本発明を詳細に説明したが、本発明の属する技術分野の技術者は、本発明の内容に基づき、本発明の保護範囲を超えない状態で、本発明の内容をその他の面で改良および調整できることは言うまでもない。
【図面の簡単な説明】
【００２９】
【図１】本発明の補償型グレイスケールマスクの第一技術方案の構成図である。
【図２】図１に示す構成中の領域Ａの概略図である。
【図３】本発明の補償型グレイスケールマスクの第二技術方案の構成図である。
【図４】図３に示す構成中の領域Ｂの概略図である。
【図５】本発明の補償型グレイスケールマスクの組み合せの技術方案の構成図である。
【図６】図５に示す構成中の領域Ｃの概略図である。
【図７】図５に示すマスクに形成されているチャンネルパターンの概略図である。
【図８】従来技術のグレイスケールマスクの構成図である。
【図９】従来技術のマスクに発生されているチャンネルアタックの概略構成図である。
【図１０】従来技術のマスクに発生されているドレイン電極のネックアタックの概略図である。
【符号の説明】
【００３０】
１    ソース電極マスク領域
２    ドレイン電極マスク領域
３    遮光バー
４    スリット
５    第一補償領域
６    第二補償領域
７    チャンネルアタック
８    ネックアタック
６１    縦方向バー
６２    横方向バー
６３    過渡バー
【図１】
0005230271.tif 000002
【図２】
0005230271.tif 000003
【図３】
0005230271.tif 000004
【図４】
0005230271.tif 000005
【図５】
0005230271.tif 000006
【図６】
0005230271.tif 000007
【図７】
0005230271.tif 000008
【図８】
0005230271.tif 000009
【図９】
0005230271.tif 000010
【図１０】
0005230271.tif 000011