(57)【特許請求の範囲】
【請求項１】
ｎコンタクト層及びｐコンタクト層及び活性領域を含む第一の発光ユニットを有するIII−窒化物材料のヘテロ構造と、  ｐコンタクト層に取り付けられた不透明なｐ電極と、  ｎコンタクト層に取り付けられ、ｐ電極を間に挟んでいる複数のフィンガーを有するｎ電極と、  ｐ電極に付着したｐソルダー界面及びｎ電極に付着したｎソルダー界面とを有し、  ｐソルダー界面及びｎソルダー界面の合計面積が、ｐ電極領域の面積の少なくとも１５％であることを特徴とする発光デバイス。
【請求項２】
さらに、ｎソルダー界面の一部をカバーする誘電体材料を含んでいることを特徴とする請求項１記載の発光デバイス。
【請求項３】
さらに、ｐ電極及びこれに対応するソルダー界面の間に設けられたバリア層を含んでいることを特徴とする請求項１記載の発光デバイス。
【請求項４】
活性領域の面積は０．１６ｍｍ2よりも大きいことを特徴とする請求項１記載の発光デバイス。
【請求項５】
ｐ電極の吸収率は２５％よりも小さいことを特徴とする請求項１記載の発光デバイス。
【請求項６】
ｐ電極はＮｉを含む層を含む多層コンタクトであることを特徴とする請求項５記載の発光デバイス。
【請求項７】
ｐ電極はＡｕ、ＮｉＯx、Ａｌからなることを特徴する請求項５記載の発光デバイス。
【請求項８】
ヘテロ構造を有する少なくとも一つの層をテクスチャ化してあることを特徴とする請求項１記載の発光デバイス。
【請求項９】
ｐ電極のコンタクト抵抗が１０-2Ωｃｍ2より小さいことを特徴とする請求項１記載の発光デバイス。
【請求項１０】
さらに、ソルダー界面を介してヘテロ構造と電気的に接続している下部マウントを有することを特徴とする請求項１記載の発光デバイス。
【請求項１１】
下部マウントはシリコンであることを特徴とする請求項１０記載の発光デバイス。 
【請求項１２】
下部マウントは、発光デバイスのｐｎ接合に、並列ではない態様で電気的に接続された少なくとも一つのダイオードを有する回路を含んでいることを特徴とする請求項１０記載の発光デバイス。
【請求項１３】
下部マウントは、発光デバイスから発せられた光の経路にある少なくとも一つのフォトディテクタを有する回路を含んでいることを特徴とする請求項１０記載の発光デバイス。
【請求項１４】
下部マウントは、六角形の形状を有することを特徴とする請求項１０記載の発光デバイス。
【請求項１５】
III−窒化物ヘテロ構造は、さらに、第二の発光ユニットと溝を含んでおり、  第一及び第二の発光ユニットは、前記溝に対して向かい合って配置され、  互いに電気的に直列に接続されていることを特徴とする請求項１０記載の発光デバイス。
【請求項１６】
活性領域は、ピーク放射波長を有し、  発光デバイスは、さらにヘテロ構造に取り付けられた、１．８よりも大きな屈折率を有するスーパーストレートを有することを特徴とする請求項１記載の発光デバイス。
【請求項１７】
前記スーパーストレートは、ピーク放射波長において３ｃｍ-1よりも小さい吸収係数を有することを特徴とする請求項１６記載の発光デバイス。
【請求項１８】
前記スーパーストレートは、ＳｉＣ、ＺｎＯ、ＹＡＧ、ＺｎＳｅ、ＺｎＳ、ジルコニア、ダイアモンド、ＣｄＳを含む群より選択されたことを特徴とする請求項１６記載の発光デバイス。
【請求項１９】
前記スーパーストレートはＳｉＣであり、その抵抗が０．５Ωｃｍよりも大きいことを特徴とする請求項１８記載の発光デバイス。
【請求項２０】
前記スーパーストレートの少なくとも一つの面は粗く加工されていることを特徴とする請求項１６記載の発光デバイス。
【請求項２１】
前記スーパーストレートの上面の面積が、前記スーパーストレートの下面の面積よりも大きいことを特徴とする請求項１６記載の発光デバイス。
【請求項２２】
活性領域は、ピーク放射波長を有し、  ｐ電極は、吸収率が２５％よりも小さく、  活性領域の中心が、ｐ電極からピーク放射波長の４分の１波長の奇数倍の距離に配置されていることを特徴とする請求項１記載の発光デバイス。
【請求項２３】
活性領域の中心とｐ電極との間の距離は、ピーク放射波長の４分の１波長であることを特徴とする請求項２２記載の発光デバイス。
【発明の詳細な説明】
【従来の技術及び発明が解決しようとする課題】
【０００１】  "III−窒化物"系材料は、窒素をＶ族の主要な元素とした場合の、III族元素とＶ族元素の任意の組み合わせであり、これらは電子デバイス或いは光電子デバイスの製造に用いられる半導体の形成に使われる。この系の材料には、ＧａＮ，ＡｌＧａＮ，ＡｌＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ，ＩｎＮ，ＧａＩｎＡｓＮ，ＧａＩｎＰＮなどが含まれる。ただし、これらに限定されるものはない。III−窒化物系材料は、紫外光から赤色光に至るスペクトル波長領域の光子エネルギーを有する光を生成する発光デバイス（ＬＥＤ）の製造に適している。これらのＬＥＤには、発光ダイオード及びレーザーダイオードが含まれる。
【０００２】  典型的なIII−窒化物は、例えば有機金属気相エピタキシなどの成長技術によって、ｐｎ接合を成長させるのに適した成長基板上に堆積されるエピタキシャル層を含んでいる。III−窒化物半導体デバイスの製造には、いくつかの特有の難題がある。III−窒化物の基板は商業的に入手可能でないので、サファイアやＳｉＣなどの、格子の一致しない基板上でエピタキシャル成長させざるを得ない。従来型のIII−窒化物ＬＥＤチップのエピタキシャル成長の方向は、光を上の面から、すなわちｐ型のIII−窒化物層を通して引き出すことが必要となる。しかし、ＧａＮなどのｐ型III−窒化物層は抵抗が高いことから、電流を十分に拡散させるために、ｐ型材料の表面上に金属層を形成することが必要となる。このような金属は光を吸収するので、光を上面から取り出すことができるよう、通常は非常に細いｐ電極メタライゼーション（例えばＮｉ／Ａｕ）が使われる。しかしながら、このような細い半透明の層でもかなりの量の光を吸収する。Ｎｉを無視して（これは酸化されてＮｉＯxとなっている）Ａｕの厚さを典型的な値として１００Åと仮定すると、この半透明なｐ電極によって吸収される光の量は、λ＝５００ｎｍで、パス当たり２５％程度である。電流密度が大きい場合には、活性領域に注入される電流の均一さを維持するとともにワイヤーポンド用パッド近辺でほとんどの光が生成されるという状況を避けるためには、メタライゼーションの厚さを厚くしなければならない。金属の厚さを増すと、光の吸収量は多くなり、デバイスの取出し効率を低下させる。高い電流密度（＞４０Ａ／ｃｍ2、これは０．３５×０．３５ｍｍ2程度の接合領域へ５０ｍＡ程度流れることに相当する）で動作するIII−窒化物ＬＥＤを設計する場合、このようなトレードオフは回避すべきである。
【０００３】  Nakamuraらが米国特許第５，５６３，４２２号において開示した、代表的な従来技術であるサファイア基板を用いたIII−窒化物ＬＥＤを図１に示す。活性領域は、ドープされていないIII−窒化物層とドープされたIII−窒化物層に挟まれている。サブストレート（基板）は電気絶縁性のため、ｐ領域とｎ領域へのコンタクトをＬＥＤの同じ側（上側）で行う場合は、デバイスの幾何学的配置は平坦ではなくなる。また、デバイスの上側に、二つのワイヤーボンド用パッドが必要となる。ｎ側のワイヤーボンド用パッドは、III−窒化物エピタキシャル層との間の電気的接続を行うためのオーミック電極でもある。ｐ型III−窒化物層は抵抗が高いので、ｐ型III−窒化物層と電気的に接続された細い半透明の（部分的に吸収する）ＮｉＡｕのオーミック電極によって電流を拡散することが必要となる。光の取出し効率は、このオーミック電極とボンディングパッドによってカバーされる表面の面積の合計によって制限される。このオーミツク層及びボンディングパッド層に関連する光学的なロスは、サファイア基板（ｎ〜１．８）上のIII−窒化物材料（ｎ〜２．４）が光を導くという性質によって、さらに大きくなる。
【０００４】  Inoueらは、ヨーロッパ特許０９２１５７７Ａ１において、エピタキシャル層側を下にした、すなわち反転させた構造とし、このため光の大部分がスーパーストレート（superstrate）、すなわちサファイアの成長サブストレートを通して上から取り出される構造の従来技術のIII−窒化物ＬＥＤを開示している。このデバイス設計は、活性接合領域を維持し、チップの寸法は可能なうちで最も小さくなる。ｐ電極はＮｉ及びＡｕからなり、これは可視光を非常に多く吸収する。このデバイスは、反射性の高いｐ電極のメタライゼーションがないため、光の取出し効率が制限され、従来の（エピタキシャル側が上になる）デバイスからみて大きな改善は見られない。また、このデバイスは小さく（＜４００×４００μｍ2）、パッケージに小さなソルダー接続を用いているため、これらが光生成能力を制限している。最後に、このデバイスは、サファイアのスーパーストレートの屈折率が小さいため、導かれてきた光をIII−窒化物のエピタキシャル層内にトラップすることから、効率が低下する。
【０００５】  Kondohらは、ヨーロッパ特許０９２６７４４Ａ２において、サファイアのスーパーストレートを用いた従来技術の反転型III−窒化物ＬＥＤを開示している。このｐ型電極は銀であり、これは可視光を非常によく反射するため、Inoueらによって開示されたデバイスに比べて、デバイスの光取出し効率は非常に高くなる。しかしながら、ＡｇのIII−窒化物材料に対する付着性は非常に低い。アニールする際、Ａｇは丸く固まり、一体的なシート状のオーミックコンタクトとしての振る舞いと反射性とを損なってしまう。このデバイスは相対的に小さく（＜４００×４００μｍ2）、またパッケージに小さなソルダー接続を用いているため、光生成能力が制限される。最後に、このデバイスは、サファイアのスーパーストレートの屈折率が小さいため、導かれてきた光をIII−窒化物のエピタキシャル層内にトラップすることから、効率が低下する。
【０００６】  Menszらは、エレクトロニクス・レターズ（Electronics Letters）３３（２４）２０６６〜２０６８ページに、サファイアのスーパーストレートを用いた従来技術の反転型III−窒化物ＬＥＤを開示している。このデバイスは、二層の金属ｐ電極であるＮｉ／Ａｌ及びＮｉ／Ａｇを用いており、Ｎｉ／Ａｕと比較して反射性が改善されている。しかしながら、これらのデバイスは、３５０×３５０μｍ2のデバイスにおいて２０ｍＡで４．９〜５．１Ｖという高い順方向電圧を示した。これは、１００Ω程度の直列抵抗をもたらし、これは良好なオーミック電極を有するデバイスに比べて３倍以上大きな値である。この高い直列抵抗は、電力変換効率を著しく制限する。これらのデバイスは小さく（＜４００×４００μｍ2）、熱抵抗が小さくなるようには取り付けられていないので、光生成能力が制限される。最後に、このデバイスは、サファイアのスーパーストレートの屈折率が小さいため、導かれてきた光をIII−窒化物のエピタキシャル層内にトラップすることから、効率が低下する。
【０００７】  Edmondらは、WIPO WO96/09653において、図２に示したような導電性のＳｉＣサブストレート上の垂直注入型III−窒化物ＬＥＤを開示している。III−窒化物層からＳｉＣサブストレートへのオーミックな電気伝導のために、導電性のバッファ層が必要となる。導電性のバッファ層に対して必要とされる成長条件が、これに続く層に用いられる成長条件を制限し、このためIII−窒化物活性領域層の品質が制限されてしまう。また、導電性のバッファ層には、光取出し効率を制限するような光学的なロスを生じるメカニズムが生じうる。さらに、ＳｉＣサブストレートは、直列抵抗が低くなるよう高い電気伝導性（ρ＜０．２Ω−ｃｍ）を有するようにドープしなければならない。ＳｉＣサブストレートのドーパントに起因する光学的な吸収は、デバイスの光取出し効率を制限する。これらの条件は、直列抵抗と光取出し効率との間のトレードオフとなり、図２に示すＬＥＤの電気から光へのパワー変換効率を制限するよう作用する。
【課題を解決するための手段】
【０００８】  本発明は、全体として高い光生成能力を有する反転型III−窒化物発光デバイス（ＬＥＤ）である。面積の大きな（＞４００×４００μｍ2）デバイスはｎ電極を少なくとも一つ有し、これはｐ電極のメタライゼーションを間に挟むようにして直列抵抗を小さくしている。ｐ電極のメタライゼーションは不透明で、高い反射性を有し、オーミックであり（具体的なコンタクト抵抗は１０-2Ωｃｍ2よりも小さい）、優れた電流拡散性を有している。ＬＥＤ活性領域におけるピーク放射波長でのｐ電極内での光の吸収は、パス当たり２５％よりも小さい。ＬＥＤチップとパッケージとの間の電気的、熱的な接続を与えるために、中間の材料、すなわち下部マウントを用いることができる。下部マウントの材料にＳｉを用いて、電圧に準拠した制限動作、静電気的な放電（ＥＳＤ）からの保護、直列ＬＥＤアレー、フィードバック制御された光出力などの電子回路的機能を備えることができる。高い電流密度での動作を可能とするために、ＬＥＤ下部マウントとのインターフェースを含むデバイス全体を、熱抵抗が低くなるように設計する。最後に、このデバイスは、光の取出し効率が改善するよう、屈折率の高い（ｎ＞１．８）のスーパーストレートを含むことができる。
【発明を実施するための形態】
【０００９】  ＬＥＤの動作を制限する一つの基本的な条件は、最大接合温度である。最大接合温度Ｔjmaxとは、ＬＥＤ又はそのハウジングのどこかの部分に降伏（ブレークダウン）又は故障が起こる場合の、ｐｎ接合領域における温度である。このような故障は、カプセルに充填するエポキシ又はレンズのガラス転移温度に近づくとしばしば起こり、透明性を低下させ、最終的にこれらの材料の溶融を引き起こす。このような限界が確立されれば、周囲温度からＴjmaxへの温度上昇分であるΔＴjは、
ΔＴj＝Ｔjmax−Ｔa＝ＩmaxＶfΘj-a    （１）
のように表される（パワー変換効率は＜＜１００％と仮定するが、これは今日のIII−窒化物デバイスに対して当てはまる）。ここで、Ｔaは周囲温度、Ｉmaxは最大動作電流、Ｖfはこの電流での順方向電圧であり、Θj-aはｐｎ接合から周囲への熱抵抗である。Ｖfを簡単化して表した式を代入して書き直すと、
Ｉmax＝ΔＴj／［Θj-a（ＶO＋ＩmaxＲs）］    （２）
となる。ここで、ＶOはターンオン電圧（近似的にIII−窒化物半導体のバンドギャップ電圧）であり、Ｒsはこのデバイスの直列抵抗である。この式をＩmaxについて解くと、
Ｉｍａｘ＝［ΔＴｊ／ＲsΘj-a］＋（ＶO／２Ｒs）2］1/2−ＶO／２Ｒs  （３）
となる。
【００１０】  変化する値Ｒs及びΘj-aに対して、ＶO＝２．５Ｖ（波長λが５００ｎｍ程度のエネルギーバンドギャップに対応する）、Ｔjmax＝１３０℃の場合について、式（３）を図３にプロットした。これらのパラメータの値の範囲は、１ｍｍ2程度の寸法のチップに対応し、また、熱の除去がうまく設計された装置に対応する。ＲsとΘj-aとの間の重要性の序列は、図３のグラフのどの部分が適用例を支配するかによって決まる。しかしながら、図３のほとんどの場合、熱抵抗における５℃／Ｗ程度の減少の方が、直列抵抗における０．５Ωの低下よりも、効率的にＩmaxを増大させている。直列抵抗は、有限のコンタクト抵抗及び実用的なドーピングレベルによって決まるので、任意の低いレベルに下げることは難しい。したがって、熱抵抗がＩmaxを増大させる重要な手段となること、そして光生成能力を最大にするためにはこれを最少にしなければならないことは明らかである。
【００１１】  接合温度における制限によってＩmaxが固定されると、最大光生成能力は式（４）で表される。
Ｌmax＝ηＩmax    （４）
ここで、Ｌmaxはワットの単位で表した最大光出力であた、ηはＷ／Ａで示したＬＥＤのスロープ効率（slope efficiency）である。スロープ効率は、
η〜ηext＝ηintＣext    （５）
のように外部量子効率に比例する。ここで、ηintは内部量子効率、ＣextはＬＥＤの光取出し効率である。したがって、活性領域効率を固定すると（ηint）、最大光生成能力は、取出し効率を最大にすることによって得られる。
【００１２】  ＬＥＤチップの直列抵抗と熱抵抗のいずれも、接合部の面積に逆比例するので、Ｉmaxを増大させるには、チップの寸法を大きくするのが望ましい。チップの幾何学的構成を任意に大きくすると、発光装置内における一次的又は二次的な光学寸法及びＬＥＤパッケージのパワー散逸能力の実用的な限界に突き当たる。このため、チップの寸法は、ＬＥＤパッケージによって与えられる許容されるパワー散逸を効率的に用いるよう選ぶべきである。典型的な装置では、接合部から周囲への熱抵抗は、Hoflerらがエレクトロニクス・レターズ３４，１（１９９８）において述べているように、近似的に６０℃／Ｗ程度である。簡単な計算によって、ＬＥＤパッケージのパワー散逸についての上限を見積もる。周囲温度を４０℃、Ｔｊmaxを１３０℃と仮定すると、最大入力電力は（１３０−４０）／６０＝１．５Ｗである。最大入力電力は次のように書かれる。
Ｐmax＝ＩmaxＶf＝Ｉf（ＶO＋ＩmaxＲs）
＝Ｊmax（ＶO＋Ｊmaxρs）Ａdie    （６）
ここで、ＪmaxはＡ／ｃｍ2を単位とする最大順方向電流密度であり、ρsはΩｃｍ2を単位とするチップの直列抵抗であり、Ａdieはチップの面積（単位はｃｍ2）である。効率的かつ対費用効果の高い動作のためには、かなり大きい順方向電流密度が必要である。適当な順方向電流密度は５０Ａ／ｃｍ2である。３５０×３５０μｍ2のデバイスに対する典型的な直列抵抗は３０Ω程度であり、これはデバイスの抵抗がρs〜４×１０-2Ωｃｍ2のオーダーになることに対応する。Ｊmax＝５０Ａ／ｃｍ2、ＶO＝２．５Ｖ（波長λ〜５００ｎｍのエネルギーバンドギャップに対応する）として、式（６）に対してこれと同じ抵抗を仮定すると、パッケージによって許容される最大入力電力を達成するのに必要とされるチップの面積は、６．７×１０-3ｃｍ2又は８００×８００μｍ2である。この同じ電力レベルでデバイスを小さくすると、順方向電圧が高くなり、このため同じ電流に対する効率が低下する。また、デバイスが小さくなると、チップの熱抵抗が大きくなるため動作時の温度が高くなる。
【００１３】  ｐ型のIII−窒化物層は抵抗が高いため、ＬＥＤ設計では、ｐ型層に沿ってメタライゼーションを設けてｐ側の電流を拡散している。したがって、サブストレートの絶縁性のために、ｎ側の電流の拡散は、ｎ型III−室化物層を通して起こらなければならない。これらの層は、普通、２μｍ程度の厚さで、抵抗は１０-3Ωｃｍ程度である。典型的なデバイス抵抗を無視できる部分をうめるために、ｎ型層による電流拡散に必要とされる距離は、２００μｍ程度よりも小さくすべきである。したがって、４００×４００μｍ2を超えるデバイスでは、デバイスの直列抵抗を低く維持するために、間にｐ電極を挟む複数のｎ電極フィンガーを必要とする。上で示したように、光生成能力の高いデバイスは大きくなければならず、例えば４００×４００μｍ2よりも大きくなければならない。したがって、これらのデバイスは間にｎ電極を介在させるような設計とすべきである。このような設計は、反転型構造の場合、下部マウントに接続するときにｎ電極とｐ電極を電気的に分離しなければならないため、反転型構造に対しては、重大な影響を与える。
【００１４】  反転型の設計に対しては、高い反射性を持った電極金属層を用いることが、取出し効率を改善することにとって非常に重要である。図４は、反転型のチップの設計について、従来の（エピタキシャル側を上にした）デバイスと比較して、ＬＥＤの取出し効率とｐ電極の吸収との関係を示している。図４にプロットした取出し効率は、ＬＥＤチップの構造（１×１ｍｍ2）の光学レイトレースモデルによって決定されたものである。従来型のデバイス（反転されていな）はサファイア基板を用いているが、モデル化された反転型デバイスの全ては、サファイアのスーパーストレートを用いている。ｐ電極近傍のIII−窒化物エピタキシャル層の中の等方的な点光源からの注目する波長における照度を仮定した場合、ｐ電極の吸収（ｘ軸）は、パス当たりに吸収される光のパーセント値として定義される。ｐ電極はｐｎ接合部に電流を均一に注入するために活性領域のほぼ全体にわたって延在させてあるので、ｐ電極は光の取出しに対する主要なファクターとなる。さらに、サファイア（ｎ〜１．８）とIII−窒化物エピタキシャル層（ｎ〜２．４）との間の屈折率の違いによって、活性領域から生成される光の大部分は、サファイアとIII−窒化物との界面において全体的に内側へ反射される。この導波路にトラップされる光の量は、活性領域からの等方的な放射に対してｃｏｓ（（１．８／２．４）-1）程度となり、これは生成される光全体の６６％である。この光は、図５に示すように、トラップされ、デバイスに沿ってチップの側方へ向かって横方向に導かれる。図５は従来の（エピタキシャル側が上）の構造を示しているが、チップがエピタキシャル側が上の場合も反転型の場合も、このような導波路効果は存在する。しかしながら、ｐ電極による吸収のために、導波路で導かれる光の大部分は、デバイスから出る前に失われる。このような理由から、図４にプロットされたデータに示されるように、取出し効率は、ｐ電極の吸収に対して非常に敏感である。このことは、例えば４００×４００μｍ2を超える大きな面積のチップにおいては、デバイスから出る前のｐ電極におけるパスの数が非常に多くなるので特に重大である。ｎ電極の場合も光学的なロスを生じるメカニズムはあるが、デバイスをカバーする面積が小さいので、影響は少ない。
【００１５】  図４に示したレイトレースモデルの結果は、Ｎｉ又はＡｕのいずれか一方又は両方からなる電極を有する反転型チップの設計の場合に、取出し効率が３８％から４７％（λ＝５０５ｎｍ）となることを示唆している。従来の半透明のＮｉＡｕ電極を有するエピタキシャル側を上にしたデバイスでは、取出し効率は４３％である。したがって、反転型デバイスのＮｉ又はＡｕのいずれか又は両方からなる電極は、従来型の設計に関しては、取出し効率を大幅には改善しない。しかしながら、Ａｇのｐ電極に対しては、反転型のチップは、従来型のデバイスと比べ、１．７倍程度の取出し効率のゲインを示す。図４から明らかなように、従来技術のデバイスを超える大きな光の取出しを与えるためには、反転型デバイスにおけるｐ電極吸収は、３５％より小さくすべきであり、望ましくはこれを２５％より小さくする。図４は波長が５０５ｎｍの場合についてプロットしてあるが、取出し効率対ｐ電極吸収におけるこのような傾向は、波長に関係なく当てはまる。また、反射率が主要なポイントであること、コンタクト抵抗も同じく主要なポイントであることを指摘しておくことは重要である。ｐ電極のコンタクト抵抗が劣っていると、非常に高い直列抵抗を有するデバイスとなり、式（３）で表される光生成能力が低下する。３５０×３５０μｍ2のデバイスでは、典型的な直列抵抗は３０Ω程度であり、これはデバイスの抵抗が４×１０-2Ωｃｍ2のオーダーのものに対応する。ｐ型のコンタクト抵抗は、直列抵抗に対する寄与を最小限にするためにこれよりも小さくすべきである。本発明では、ｐ型の具体的なコンタクト抵抗は、１０-2ｃｍ2よりも小さくするのが望ましい。
【００１６】  製造可能な工程において小さい光学吸収と小さいコンタクト抵抗とを組み合わせることは、III−窒化物については困難である。例えば、Ａｇは、良好なｐ型のオーミックコンタクトを形成し、反射率も高いが、III−窒化物層に対する密着性が劣り、また、湿度の高い環境においては重大なデバイス欠陥につながるエレクトロマイグレーションが起こりやすい。Ａｌは、そこそこの反射率を有するが、ｐ型のIII−窒化物材料との間に良好なオーミックコンタクトが形成されず、他の元素からなる単一元素の金属は、相当吸収する（吸収は可視光領域でパス当たり２５％よりも大きい）。可能な解決策は、電流拡散層として働く厚い反射層と連係する、非常に薄い半透明のオーミックコンタクトを含む多層コンタクトを用いることである。オーミック層と反射層との間には、任意のバリア層を含める。ｐ型の多層コンタクトの一例は、Ａｕ／ＮｉＯx／Ａｌである。このような金属層を構成する各層の厚さは、３０／１００／１５００Åである。同様に、適合するｎ型のＧａＮ多層コンタクトはＴｉ／Ａｌであり、この各層の典型的な厚さは３０／１５００Åである。
【００１７】  ｐ電極の反射率は取出し効率における主要なファクターであるため、この点は、製造可能性の設計において妥協すべきではない。反転型III−窒化物ＬＥＤのウエハー上でのテストは、不透明なシート状のメタライゼーションによって困難にはなるが、このようなテスト方法はｐ電極の反射特性を低下させることはない。例えば、ウエハー上でのテストのあいだ上向きに光が逃げるようにした開口部又はｐ電極に挿入された半透明領域は、ｐ電極の反射率を大きく下げるため、完成したデバイスの効率を低下させるだけである。したがって、ｐコンタクトの反射率と妥協しない、他の方法を用いるべきである。
【００１８】  本発明は、光の取出しを多くしながらｐｎ接合部から照明パッケージへの熱抵抗を小さくすることによって、例えば４００×４００μｍ2を超える大きな面積を有する最高の光生成能力を伴った高出力ＬＥＤを提供する。これを達成するために本発明では、抵抗が小さく、不透明で、反射率の高いｐ電極を用いた反転構造を採用する。第一実施例を図６（ａ）（ｂ）に示す。
【００１９】  図６（ｂ）に示した断面図において、このデバイスは、III−窒化物エピタキシャルヘテロ構造のｎ型層及びドープされていない層１１及びｐ型層１２を含んでおり、これらは活性領域１３と接している。III−窒化物層１１は、選択的に、透明のスーパーストレート１０に付着させる。スーパーストレート１０は、III−窒化物層を堆積させるための成長サブストレートとすることができる。図６（ａ）に示したＬＥＤチップの底面の平面図では、このデバイスの大きな面積（＞４００×４００μｍ2）は、デバイス全体に均一に電流を拡散させるために、間にｐ電極のメタライゼーション２０を介在させるｎ電極２２の複数の「指（フィンガー）」が必要となる。面積の大きなデバイスでは、直列抵抗を小さくするために（III−窒化物層の小さい電気伝導率を克服するために）、そして、式（３）に示したような高い最大駆動電流が得られるように、このような電極の構成が必要となる。したがって、大面積のデバイスには、全体の光生成能力を最大にするために、このように交互に間に介在するｎ電極の構成が必要となる。このデバイスを、光を側壁からだけでなく透明なスーパーストレート１０を通しても取り出すことができるように、そして反射率が高く厚いｐ電極のメタライゼーション２０を用いて良好な取出し効率が得られるよう、反転する。ｐ電極の反射率は、上述のように、そのＬＥＤ放射波長における吸収がパス当たり２５％より小さくなるようなものである。電極のメタライゼーションは、相互接続６０を介して下部マウント基板５０上の下部マウント電極５２につながる。この相互接続は、動作中にＬＥＤから熱を除去するための経路を与えるとともに、ＬＥＤと下部マウントとの間を電気的に接続する接続手段ともなる。例示した実施例ではソルダーと呼んでいるが、この相互接続は、単一元素金属、金属合金、半導体と金属の合金、ソルダー、電気と熱を伝えるペースト又は化合物（例えばエポキシ）、ＬＥＤチップと下部マウントの間の非同類金属同士のあいだの共晶ジョイント（例えばＰｄ−Ｉｎ−Ｐｄ）、Ａｕのスタッドパンプ（stud-bump）、あるいはソルダーバンプなどで形成することができる。
【００２０】  この相互接続は、導電性の接続部４１、５４を介してＬＥＤ及び下部マウントに取り付けられる。相互接続としてソルダーを用いる場合、導電性の接続部はぬれ性のある金属とする。応用プロセスでは、まず相互接続の厚さ及び面積を決定する。一つの応用可能な技術は、下部マウントのウエハー又はＬＥＤ上の選択した領域にペーストを塗布するスクリーン印刷工程である。その他の技術には、電気メッキ、リフトオフ（lift-off）、リフロー（reflow）などが含まれる。相互接続としてソルダーを用いた実施例では、相互接続の最終的な厚さ及び面積は、下部マウント上のＬＥＤチップと５４上のぬれ性のある金属４１とともに、ソルダーの体積によって決定される。ＬＥＤ上のソルダーでの接合が可能な領域は、ぬれ性のある金属のパターニングによって、あるいはＬＥＤチップ上に設けられたパターン化された誘電体のパッシベーション層４２内のヴィア（via）によって規定される。誘電体のパッシベーション層４２は、ｐ電極とｎ電極との間を電気的に分離する層としての役割を果たし、ソルダー層４１がｐ電極とｎ電極の両方を横切るように延在することから必要となる。下部マウント上のソルダーで接合可能な領域も、同様にソルダー接合可能な金属５４をパターニングすることによって規定される。他の実施例では、メタライゼーション５４のぬれ性のある領域を、パターン化された誘電体層によって規定してもよい。ソルダー接合可能な第二の金属層５５の組は、パッケージへの取り付けのために、下部マウントの後側に堆積される。あるいは、適当なソルダーを直接下部マウントの後側へ堆積させることもできる。ＬＥＤと下部マウントの間の任意のアンダーフィル材料の熱伝導性は非常に小さく、例えば２．０Ｗ／ｍＫよりも小さいので、接合部からパッケージへの熱抵抗は、チップと下部マウントとの間のソルダーの継ぎ目、下部マウントの材料及び幾何学的配置によって大きく左右される。ｐ電極のメタライゼーションにおける熱の発生及び一次元的な流れを仮定するとともに、薄い層及び下部マウントからパッケージへの熱抵抗を無視すると、接合部からパッケージへの熱抵抗は、
Θj-p＝（ｔs／ρs＋ｔsm／ρsm）／Ａs    （誘電体は無視する）    （７）
となる。ここで、ｔs及びｔsmはそれぞれソルダーと下部マウントの厚さであり、ρs及びρsmはそれぞれソルダーと下部マウントの熱伝導率であり、Ａsはソルダー全体の断面積である。式（６）に示すように、ソルダーの面積Ａsは熱抵抗をコントロールする。このため、ＬＥＤチップの表面全体をソルダーでカバーするのが望ましいが、ＬＥＤのｐ電極領域とｎ電極領域の間の電気的な分離が必要なので、このようにすることは可能ではない。また、このｎ型のソルダー接合可能な金属とｐ型ののソルダー接合可能な金属との間のギャップの幅は、下部マウントに取り付けられるチップの許容差をうめるものでなければならない。そうだとしても、図６（ａ）に示した実施例は、８５％程度のソルダーカバー率（ｐ電極領域２０に対するソルダーで接合可能な金属領域４１の割合で定義される）を与える。
【００２１】  図６（ａ）（ｂ）に示される実施例の変形例として、ｐ電極２０の一部からなり、電極２２の部分の下に延在するシート状の反射器を含むようにすることができる。金属間の誘電体は、ｎ電極とシート状の反射器からなるこれらの領域の間に形成される。金属間の誘電体は、これらの領域のｎ電極とｐ電極の間を電気的に分離する。ｎ電極の他の部分は誘電体にはカバーされておらず、これにより下部マウントとの電気的な接続が可能となる。この実施例は、図６（ａ）（ｂ）に示した実施例に比べ、ＬＥＤ金属層内のギャップを通した下向きの光を上向きに反射することによって、この光の漏れを少なくする。
【００２２】  ＬＥＤと下部マウントとの間の相互接続は、ソルダーがリフロー炉内でソルダー合金の固体温度（solid temperature）よりも高くなったときに形成される。リフローの際、毛管力（capillary force）及び表面張力は、ソルダー接合可能な金属領域をソルダーシートに並ばせようとする。これは、ＬＥＤチップの下部マウントのウエハーへのセルフアライメントをある程度可能にする。このセルフアライメントは、速いチップ接着機を使うことを通して利用することが可能であり、初期のチップ接着の正確さを利用して速度を上げることができる。さらに、各ｐ型ソルダーシートとｎ型ソルダーシートを多重シートに分割することによって、セルフアライメントを良くすることができる。図７に、この実施例のｐ型ソルダーパッドとｎ型ソルダーパッド４１をペアで示す。両ソルダーシートの間のギャップは、チップ接着機の精度によって決まる。図６（ａ）の実施例は、大部分ｙ方向におけるセルフアライメント特性を有しているが、図７の実施例は、ｘ方向及びｙ方向における優れたセルフアライメント特性を有している。
【００２３】  図８は、他の実施例の同じ領域のソルダー「バー」としてソルダー接合可能な金属４１を示す。この設計は、リフロー中におけるソルダー接合可能な金属のぬれが均一であることと、良好なセルフアライメントという利点を有する。ぬれ性が均一となるのは、チップと下部マウントとの間に加わる力がソルダーでぬれる面積に比例するからである。均一なぬれは、面積の等しい領域からなるぬれ性のある金属のパターンによって達成される。均一のウェッティングは、リフローの際とその後の冷却の期間において、ＬＥＤチップが傾くことを防止する。平坦なＬＥＤ接着プロセスを維持するということは、ｐｎ接合の短絡などといったＬＥＤチップに欠陥を生じさせるような作用を受ける可能性が少ないことを意味する。このような欠陥は、ＬＥＤチップの部分が下部マウント上のメタライゼーション領域の近傍に配置されているような場合に生じる場合がある。また、ＬＥＤチップの向きが傾かないようにすると、ＬＥＤランプ或いはシステム内の他の光学部品との間の光学的な結合を改善することができる。
【００２４】  図９に、ｎ領域のソルダー接合可能な金属をソルダー「バンプ」のためのパッドに変えた他の実施例を示す。このウエハーの製造プロセスは、ｎ型ソルダーパッドの周辺におけるｎ電極とｐ電極との間の分離が必要なく、このため誘電体のパッシベーション層４２を設ける必要がないため、プロセスが簡単化される。ソルダーバンプの製造は、この産業分野の標準的な作業であり、十分に確立された製造技術によって、ｎ電極にソルダー接続を形成することができる。
【００２５】  他の実施例の平面図及び断面図を、それぞれ図１０（ａ）及び図１０（ｂ）に示す。この実施例では、バンプのためのソルダーパッドによって、全体的なソルダー取り付け面が与えられる。熱抵抗を最少に抑えるために、バンプの数を最大にして最終的な断面のソルダー接合領域を大きくし、最終的なソルダーの厚さを小さくしている。バンプの数は、バンプ寸法が与えられたときにその寸法に対するソルダーバンプのピッチの限界を定める、最先端のソルダーバンプ形成の技術によって決められる。直径１００μｍのバンプに対する典型的なピッチは、２００μｍであり、１ｍｍ2のチップに対しては、直径１００μｍのバンプを５列設けることができる。図１０（ａ）では、ｎパッドに対して、一列に二つのバンプが設けられている。ｎ電極のフィンガーは、ｐ電極のメタライゼーションに沿ったバンプの列の数を、四つに制限している。この設計では、ソルダー領域の断面は、ｐ電極の面積の少なくとも１５％となるように維持されている。ソルダー領域のカバー率は、ぬれ性のある金属領域の面積を、個々のバンプに必要とされる小さなヴィア（via）を超えて拡張することによって大きくすることができる。例えば、ＬＥＤチップ上のぬれ性のある金属のパターンは、図８に示したバーからなる。この場合、下部マウント上のソルダーバンプの形態は、ｐ電極に対して４×４列であり、さらにｎ電極に対して二つである。図１１（ａ）及び図１１（ｂ）は、この実施例の断面を示している。図１１（ａ）は、パターニングされた誘電体４２に、ＬＥＤチップ上のソルダーパッド４１のためにヴィアを設けた実施例を示している。同様に、下部マウント上にはソルダーパッド５４のためのヴィアが、パターニングされた誘電体５３に設けられている。図１１（ｂ）に示した実施例では、ＬＥＤチップ上のソルダー接合可能な金属４１が、ソルダーが個々の直径よりも広がって大きな領域をぬらすよう、ソルダーバンプよりも大きく形成されている。これにより、ソルダー領域のカバー率は、図１１（ａ）の個々のバンプの合計を超える。また、ソルダーの厚さも効果的に薄くなる。これら二つの効果によって、ソルダー接合部の熱抵抗は小さくなり、ＬＥＤチップを、光の出力が増大するよう高い電流密度で駆動することが可能になる。
【００２６】  さらに、ソルダーは、図１２（ａ）（ｂ）に示すように、バンプ以外にも、下部マウントに対して優れた熱的接触を有するデバイスのために、ＬＥＤ上のぬれ性を有する金属パターンと適合するよう、ソルダーを任意の形状に形成することができる。図１２（ａ）は、このＬＥＤの底部の平面図である。ソルダー接合可能な金属４１は、ｐ電極２０及びｎ電極２２のメタライゼーションの上でパターニングされ、リフローの際にソルダーのためにぬれる領域を規定する。あるいは、図６〜図８に示したように、誘電体のパッシベーション層４２によって、ぬれる領域を規定することもできる。図１２（ｂ）は、下部マウントの平面図を示す。横方向の下部マウントの幾何学的形状は任意であるが、ここでは六角形とした設計を示してある。下部マウントは、例えばＳｉからなるサブストレートを含んでいる。ＬＥＤチップと下部マウントのサブストレートとの間の電気的な分離を行うために、例えばＳｉＯ2からなる誘電体層を選択的に含むようにしてもよい。あるいは、下部マウントのサブストレートを、下部マウントのサブストレート内に作り込まれた電子回路とともに集積化するために、ＬＥＤの対に対して電気的に接続することもできる。例えばＡｇあるいはＡｌからなるメタライゼーション５２が、ワイヤーボンディングのためだけでなく、ＬＥＤチップから下方へ光りを放射するための反射手段としても、設けられている。メタライゼーション５２には、接合後にＬＥＤチップのｐ領域とｎ領域を電気的に分離するために、ブレーク（break）が設けられている。ソルダー接着可能な金属５４は、リフローの際ソルダーが溶融する領域を規定するために、ワイヤーボンドのメタライゼーション５２上でパターニングされている。これらのパターンは、ＬＥＤチップ上のソルダー接合可能なメタライゼーション４１のパターンと一致している。ＬＥＤチップについては、図１０ｂに示したように、誘電体のパッシベーション層５３によって規定される。ソルダー材料６０は、下部マウントのソルダー接合可能なメタライゼション５４上に堆積される。あるいは、ソルダー材料をＬＥＤチップ上に堆積させてもよい。ソルダーの縁の部分は、ソルダー接合可能な金属パターン５４の領域の縁の部分から若干内側に引っ込めておくのがよい。ぬれる領域４１、５４並びにソルダーパターン６０によって規定されるソルダーのレイアウトのコントロールは、ソルダーを塗布するプロセスに依存する。リフロー後は、できるだけ多くのｐ電極２０がソルダーによってカバーされることが望ましい。図１２（ａ）（ｂ）のソルダーによってぬれる領域は、６６％程度のカバー率でｐ電極がソルダーによってカバーされる。図１２（ａ）（ｂ）のソルダーのレイアウトは複数のバーからなるが、任意のパターンが可能であり、ｐ電極のソルダー領域によるカバー率をさらに大きくすることができる。
【００２７】  ＬＥＤと下部マウントとの間の妥当な相互接続によって、ＬＥＤの最大動作温度を、最大に見積もって１３０℃を超えるまでに高めることができる。これは、相互接続が１３０℃を超える温度において熱的に安定な場合である。したがってソルダーの場合、界面には、例えば９５／５  Ｐｂ／Ｓｎ、ＡｕＳｎ、ＡｕＡｉ、ＡｌＳｉなどの高温ソルダーを用いるのが望ましい。相互接続の温度を高くすると、ＬＥＤの最大接合部温度が高くなり、最大駆動電流が大きくなり、したがって光生成能力も増大する。
【００２８】  ソルダーのリフローを行っているあいだ、ｐ電極を完全な状態に維持しておくことが重要である。すなわち、ソルダー接合可能な金属層、あるいはソルダー自身の存在によって、この層の反射性及びコンタクト抵抗を劣化させるべきではない。このような劣化は、ｐ電極とソルダー接合可能な金層層との間で金属が相互に混ざり合うことによって、あるいは層間剥離などの歪みを生じさせる効果によって起こりうる。このため、ｐ電極とソルダー接合可能な金属との間にバリアー層を設けることが必要な場合もあり。バリアー層として適するものにはＮｉ、Ｃｒ、Ｃｕ、Ｔｉなどがあるが、これらに限定されるものではない。
【００２９】  大きな寸法のＬＥＤチップでは、ＬＥＤチップ、下部マウント、そしてケーシングの間の熱膨張係数（ＣＴＥ）の違いによって疲労が生じ、結果的に熱サイクルのストレスによって、ＬＥＤと下部マウントの取り付け面において欠陥を引き起こすことが考えられる。小さいシート状ソルダー（或いはバーやバンプ）に比べ、シート状ソルダーが大きな場合の取り付け設計ほど、ＣＴＥの問題が起こる可能性は高い。したがって、大きなＬＥＤチップを取り付ける場合には、より小さなソルダー形状とするのが望ましい方法である。また、厚いソルダーシートあるいは背の高いバンプを使うと、ＬＥＤと下部マウントとの間のより大きなコンプライアンスを与え、欠陥の危険性を軽減する。熱抵抗を最少にすることとＣＴＥの問題の発生との間のトレードオフは、与えられたＬＥＤチップの寸法に対する最適なソルダー取り付けの設計に帰着する。１ｍｍ2のチップでソルダーカバー率が１５％とすると、温度サイクルストレスの状況下でケーシングの欠陥がない場合には、ソルダーの厚さは２０μｍの薄さとなる。
【００３０】  III−窒化物のヘテロ構造の一つの界面にテクスチャー面（textured surface）を設けることによって、ＬＥＤからの光の取出しを高めることができる。このテクスチャー化はランダムなものでもよいし、規則的なものでもよい。図１３（ａ）〜（ｃ）にこの様子を示す。図１３（ａ）は、サファイアのスーパーストレートを用いた反転型デバイスを示している。サファイアのスーパーストレートとIII−窒化物エピタキシャル層との間の屈折率の大きな違い（ｎ〜０．６）によって、活性領域から生成された光の大部分が、サファイアとIII−窒化物の間の界面において内部へ反射される。この光はトラップされ、デバイスに沿ってチップの側方に向かって横方向に導かれる。しかしながら、III−窒化物エピタキシャル層及び電極に存在する多くの損失メカニズムのために、導かれている光のほとんどは、デバイスから取り出される前に失われる。図１３（ｂ）では、III−窒化物層から出る光を散乱させるために、III−窒化物のヘテロ構造とサファイアのスーパーストレートとの間の界面をテクスチャー化してある。これによりヘテロ構造内での平均光子パス長さは小さくなり、内部での吸収の効果は軽減され、したがって光の取出し量がよくなる。同様の効果は、III−窒化物ヘテロ構造の底面またはヘテロ構造内の一つの界面をテクスチャー化しても得られる。複数の界面をテクスチャー化して、さらに光の取出し量を多くすることもできる。
【００３１】  他の実施例では、サファイア（ｎ〜１．８）に比べIII−窒化物層（ｎ〜２．４）の屈折率により近い高い屈折率（ＨＲＩ）（ｎ＞１．８）のスーパーストレートを含む反転型のチップ構成によって、光の取出し量が改善される。光生成領域を構成するIII−窒化物層により近い屈折率とすることによって、より多くの光が厚いスーパーストレート内へ入り、III−窒化物エピタキシャル層の内部または周囲に存在する多くの損失メカニズムのどれかで吸収される前に周囲へ逃げることができる。図１３（ｃ）はこのような実施例を示しており、ここではＳｉＣのスーパーストレートが用いられている。ＳｉＣの屈折率は２．６程度であり、サファイアよりもずっとＧａＮの屈折率に近い。このため全体的な内部反射が起こる可能性はほとんどなく、そのためIII−窒化物層内には導波路は形成されない。活性領域から生成されるほとんどすべての光はスーパーストレートへ入り、５つの露出したスーパーストレートの表面のいずれかを通って外部へ逃げる可能性が高くなる。ＨＲＩスーパーストレートを用いた場合でも、III−窒化物ヘテロ構造の一又は二以上の界面をテクスチャー化することによって、さらに光の取出しをよくすることができる。
【００３２】  ＨＴＩスーパーストレートの利点を十分に引き出すためには、スーパーストレートはほとんど透明で、吸収が非常に少ないものでなければならない。したがってＳｉＣについては、わずかにドープするかあるいは全くドープしないようにし、損失の非常に小さいＬＥＤデバイスの光学窓が得られるよう、スーパーストレートにほとんど不純物が入らないような方法で成長させるべきである。６ＨＳｉＣの場合、抵抗は一般に、０．５Ωｃｍを超える。ＳｉＣ内における吸収損失の効果を、図１４に定量化して示す。ここでは、ＳｉＣスーパーストレート内における吸収効率（サファイアのスーパーストレートを用いたデバイスについて規格化した）を、分散損失（吸収係数、単位はｃｍ-1）の関数としてプロットした。これらの結果は、ＬＥＤデバイス構造をレイトレースでモデル化して得られた。この図には、３つの異なる厚さのＳｉＣが示されている。１００μｍ程度の厚さのＳｉＣスーパーストレートの場合、吸収係数は３ｃｍ-1よりも小さくすべきである。厚いスーパーストレートの場合には、吸収係数はもっと小さくしなければならない。損失のないＳｉＣスーパーストレートの場合、取出し効率のゲインは、本発明の先の実施例よりも１．２倍以上となる。
【００３３】  III−窒化物ＬＥＤの光の取出し効率を改善するのに適合するＨＲＩスーパーストレートは数多くある。多くの異なるポリタイプ（２Ｈ、４Ｈ、６Ｈ、ｃ軸及びａ軸、３Ｃなど）のＳｉＣに加え、ＺｎＳ、ＺｎＳｅ、ＹＡＧ、ＺｎＯ、を始めとする他の多くの材料も使うことができる。ＨＲＩスーパーストレートは、III−窒化物エピタキシャル層のための成長サブストレートとして使うこともでき、あるいはボンディングまたは第２の成長工程によってIII−窒化物エピタキシャル層に取り付けることもできる。
【００３４】  さらにIII−窒化物ヘテロ構造の上またはその内部のＨＲＩスーパーストレートの一又は二以上の面を光学的にランダムな面とすることも、取出し効率にとっては非常に有利である。このような面はデバイスの側壁を例えば鋸歯状刃で切ることによって、あるいはエッチングなどの他の方法によって、自然に得ることができる。また、スーパーストレートを、KramesらによってAppl. Phys. Lett. 75, pp.2365 - 2367に示されているように、取出し効率が改善されるような形状に形成することもできる。このような形状の一つは、スーパーストレートの上面の面積が底面よりも大きい反転ピラミッド形状である。この実施例を図１５に示す。
【００３５】  下部マウントには、機能性を持たせ、性能に影響を及ぼすようにすることができる。ＬＥＤからの熱の除去は熱的経路を介してなされるので、下部マウントの材料は高い熱伝導性を有するものとすべきである。これに適する材料としては、Ｓｉ、ＡｌＮ、ＢｅＯなどがある。たとえば、Ｓｉの下部マウントは、２５０μｍよりも小さくすべきである。Ｓｉは、熱伝導率が１００Ｗ／ｍＫ程度と良好であり、回路の集積化も可能なため、下部マウントの材料として魅力的なものである。下部マウントによって、ＬＥＤとパッケージとの間の電気的な分離を行う場合もある。この場合、下部マウントの上面には、パッケージのリードにつながるアノードとカソードのための二つの接続部が必要とされる。あるいは、パッケージの電気的な分離が必要ない場合、および下部マウントが導電性の場合には、下部マウントを通してパッケージにつながる一本の電極を接触させることができる。その場合、下部マウントの上部から対向するリードまで、相互接続が一つだけ必要となる。下部マウントの上面のメタライゼションはワイヤボンディング可能とすべきであり、また下に向かう光を高い効率で上方へ導くために反射性のものとすべきである。したがって、Ａｇ及びＡｌは、下部マウントの上面のメタライゼションとして適している。
【００３６】  下部マウントの頂上の反射性のメタライゼションの鏡面性だけでなく下部マウントの形状も、ＬＥＤの光源寸法に明らかな影響を与えることから、ＬＥＤ発光装置の光学系に大きな影響を与える。ほとんどのＬＥＤは、チップからほとんどが横方向に発せられる光を上方へ、そして有効な放射パターンとなるよう導くために、反射器カップを必要とする。この反射器カップが大きくなればなるほど、一次レンズ及び任意の二次レンズも大きなものにしなければならない。光学系のコストはその材料の体積に比例するので、反射器カップの半径はできるだけ小さくするのが望ましい。下部マウントを含めると、ワイヤボンド接続のための余分な空間が必要となるので、ＬＥＤチップの寸法は大きくなる。典型的なワイヤボンドの公差は、ワイヤボンディングの信頼性を考慮して、ＬＥＤチップを超えて４００μｍ程度の材料が延在することを要求する。また、下部マウントのウェハーをダイシングするために、隣合うＬＥＤチップとの間に１００μｍ程度の空間が必要となる。これらの公差は、ＬＥＤチップの寸法のかなり大きな増加につながる。例えば下部マウントに長方形の幾何学的配置を用いるとして、１×１ｍｍ2のＬＥＤチップの場合には、１．８×１．１ｍｍ2の面積が必要となる。この下部マウントの最も長い寸法は、（１．８2＋１．１2）1/2＝２．１１ｍｍの長さの対角線であり、この長さは反射器カップの直径の下限を決める。これとは異なり、下部マウントの形状をディスク状にすると、下部マウントの最も大きい長さは単純に１．８ｍｍである。したがって、ディスク型の下部マウントにすると、反射器カップの直径をかなり小さくできる。円形にカットすることは製造上難しいので、円形のディスクに近い他の幾何学的配置とするのが望ましい。例えば六角形の下部マウントであれば、複数のパスでの切断（２パスの代わりに３パスで）によって製造することができ、これは正方形あるいは長方形の下部マウントよりも望ましい。これらのアイディアを図１６に示した。下部マウントの上面の反射性のメタライゼションは、ＬＥＤチップよりも大きな仮想的な光源が下部マウントの面内に形成されることがないよう、できるだけ鏡面に近づけることが望ましい。仮想的な光源の寸法がＬＥＤチップよりも大きくなると、ＬＥＤの放射パターンに有害な効果を及ぼし、これを補正するためにより大きな光学系が必要となってしまう。
【００３７】  図６（ｂ）、図９（ｂ）、図１２（ｂ）に示した下部マウントによって、ＬＥＤ内に電子的な機能を設けることができる。III−窒化物のデバイスは静電気的な放電（ＥＳＤ）による損傷を受けやすいが、これは、Antelらの米国特許第５，９４１，５０１号に説明されているようなＬＥＤに電気的に接続した電源分路素子によって保護することができる。本発明では、Ｓｉの下部マウントに、集積化されたＥＳＤ保護用の回路を埋め込むことができる。この場合、ツェナーダイオードなどからなる保護回路は、ＬＥＤチップと並列に接続される。あるいはまた、交流電源によってＬＥＤを駆動できるよう、バック・トゥ・バック構成のツェナーダイオードを、ＬＥＤチップと並列に作り込むこともできる。他の電子デバイス、例えば光出力をモニターするためのフォトディテクタや電流、電圧をモニターするための抵抗などを、下部マウントに含めるようにすることもできる。これらのデバイスだと、一定の光出力動作を維持するためのクローズド・ループ型のフィードバットコントロールを設けることも可能となる。
【００３８】  図１７（ａ）に示すようなモノリシック構造の中で複数の直列相互接続された複数の発光ダイオードからなるＬＥＤに、下部マウントが用いられる。この組立体には四つの直列に接続されたＬＥＤが含まれており、これらはそれぞれの間がエッチングでIII−窒化物材料が除去され、溝が形成されたことによって、互いに電気的に分離されている。エッチングは、少なくともドープされていないIII−窒化物層まで行われる。電気的な相互接続は、下部マウント（不図示）上にレイアウトされた金属のトレース８１によって与えられる。ソルダーのメタライゼションは、複数のダイオードがソルダーを介して下部マウントの金属トレースに電気的に接続されるよう設計されている。こうして得られるデバイスは、図１７（ｂ）に示したような電子回路として表される。すなわちこのデバイスは、同じ活性接合領域を有する従来のＬＥＤよりも４倍高い電圧で、かつ４倍少ない電流で動作する。例えば、１ｍｍ2の従来のIII−窒化物ＬＥＤは、３．０Ｖ、３５０ｍＡで動作する。この同じ活性接合領域が図１７（ａ）に示すように四つの直列接続されたＬＥＤに分けられると、デバイスは１２．０Ｖ、８７．５ｍＡで動作する。この高い電圧、少ない電流での動作は、ＬＥＤ用の電子ドライバ回路に対する負担を小さくする。実際、この電子ドライバ回路は、高い電圧で高い効率で動作し、ＬＥＤ照明装置の全体的な効率を改善することができる。本実施例のようなモノリシックデバイスは、個々のＬＥＤチップを直列につなぐ従来方法よりも望ましい。従来の方法では、チップ取り付け機械が要求する公差のために、ＬＥＤチップが占めるトータルの面積が大きくなっていた。これはＬＥＤ全体の光源としての寸法を増大させ、このことがこれに続くＬＥＤ装置における光学系の寸法を大きくしていた。望ましい実施例では、各ダイオードは、電気的な分離のための溝のエッチングによって許される限り近づけて配置することができる。この溝の幅は数μｍの狭さとすることができ、このため本実施例のダイオードの充填密度を大幅に高めることができる。図１８に示したように、１ｍｍ2の四つのＬＥＤチップはモノリシック的に製造され、単一のスーパーストレート及び下部マウントを共有している。下部マウント上の金属トレース８１は、四つのＬＥＤと電気的に直列に接続されている。１ｍｍ2の各ＬＥＤは通常３Ｖで動作するが、図１８に示した四つの直列接続のＬＥＤモジュールは１２Ｖで動作する。下部マウントの設計は六角形であり、モジュールの光源の有効寸法を低減している。トレースメタライゼション８１は、外部との接続用のワイヤボンディングに用いられ、これは反射性のある金属、例えばＡｇあるいはＡｌからなる。
【００３９】  光の取出し効率は、活性領域層を反射性の高いｐ電極の近くに配置することによって、更に改善される。活性領域の中心を、材料の内部で反射性のｐ電極からほぼ光の四分の１波長の奇数倍以内のところに持ってくると、上方に進む光と下方に進む光が互いに強め合うよう干渉して、上方に優先的にパワーを発する放射パターンとなる。このようなパワーの向上はIII−窒化物とサブストレートに直交する方向の近くにおいて起こり、III−窒化物エピタキシャル層内へ光を戻すような全体的な内部反射は起こらない。あるいはまた、活性領域を僅かにｐ電極反射器に近づけて（あるいは遠ざけて）共振条件から僅かに外れるようにすると、すべての方向での全体的な光束に対する光の取出し量は改善される。ほとんどの適用例において最大効率にするには、活性領域とｐ電極との間の距離を近似的に４分の１波長とする。
【００４０】  図１９は、ＬＥＤチップの製造プロセスのフローチャートを示している。ステップ９１では、III−窒化物ヘテロ構造を成長サブストレート上に堆積させる。ステップ９２では、III−窒化物ヘテロ構造の上にコンタクトを設け、必要に応じてエッチングする。ｐコンタクトは不透明であり、ｐ型層に電気的に接続する。ｎコンタクトはｎ型層に電気的に接続する。選択的なステップ９３及び９４では、少なくともｎコンタクト上のｎコンタクトがｐコンタクトの間に介在する領域を覆うように金属間の誘電体層を設け、そしてシート状の反射器を設ける。ステップ９５では、コンタクト及び反射器をソルダーから保護するためのバリア層を選択的に設ける。ステップ９６では、ソルダー接合可能な金属を設ける。選択的なステップ９７では、ソルダー接合可能な金属をパターニングする。ステップ９８では、誘電体層を形成してソルダー可能な領域を規定する。ステップ９９では、誘電体層をパターニングする。ステップ９７またはステップ９９のあとに、ＬＥＤを取り付けることができる。
【００４１】  図２０は、ＬＥＤを下部マウントに取り付けるプロセスのフローチャートを示している。ステップ１０１では、ＬＥＤチップと下部マウントとの間にジョイントが形成される。ステップ１０２では、選択的にＬＥＤチップと下部マウントとの間にアンダーフィルが注入される。ステップ１０３では、下部マウントのウェハーが分離される。ステップ１０４では、チップと下部マウントがパッケージに取り付けられる。
【００４２】  別の例では、ステップ１００、１０１、１０２の代わりに、ステップ１０５が行われる。ステップ１０５では、ソルダーがＬＥＤに塗布される。ステップ１０６では、ＬＥＤチップと下部マウントのウェハーとの間にジョイントが形成される。オブションのステップ１０７では、ＬＥＤチップと下部マウントとの間にアンダーフィルが注入される。
【図面の簡単な説明】
【図１】  サファイア基板を有する従来技術のIII−窒化物発光デバイスを示している。
【図２】  別の従来技術のIII−窒化物発光デバイスのＳｉＣ基板を示している。
【図３】  接合部対周囲の熱抵抗の関数として最大順方向電流を示している。
【図４】  ｐ電極吸収の関数としてＬＥＤ取出し効率を示している。
【図５】  従来技術の発光デバイスにトラップされた光を示している。
【図６（ａ）】  本発明の一実施例の平面図を例示している。
【図６（ｂ）】  本発明の一実施例の断面図を例示している。
【図７】  本発明の実施例を例示している。
【図８】  本発明の実施例を例示している。
【図９】  本発明の実施例を例示している。
【図１０（ａ）】  本発明の一実施例の平面図を例示している。
【図１０（ｂ）】  本発明の一実施例の断面図を例示している。
【図１１（ａ）】  図１０（ａ）（ｂ）に示した実施例の断面図を例示している。
【図１１（ｂ）】  図１０（ａ）（ｂ）に示した実施例の断面図を例示している。
【図１２（ａ）】  本発明の一実施例の平面図を例示している。
【図１２（ｂ）】  本発明の一実施例の平面図を例示している。
【図１３（ａ）】  本発明の別の実施例を例示している。
【図１３（ｂ）】  本発明の別の実施例を例示している。
【図１３（ｃ）】  本発明の別の実施例を例示している。
【図１４】  ＳｉＣの吸収係数の関数として、ＧａＮ／ＳｉＣ反転型ＬＥＤの取出し効率を示している。
【図１５】  スーパーストレートの反転型ピラミッド構造を有する一実施例を例示している。
【図１６】  下部マウントに対する別の実施例を例示している。
【図１７（ａ）】  本発明による直列接続された複数の発光構造の平面図を例示している。
【図１７（ｂ）】  図１７（ａ）に示した発光構造に対応する回路図を示している。
【図１８】  下部マウントに接続された直列接続された複数の発光構造を示している。
【図１９】  III−窒化物ＬＥＤを製造するためのフローチャートを示している。
【図２０】  III−窒化物ＬＥＤを下部マウントに取り付けるためのフローチャートを示している。
【図１】
0005354828.tif 000002
【図２】
0005354828.tif 000003
【図３】
0005354828.tif 000004
【図４】
0005354828.tif 000005
【図５】
0005354828.tif 000006
【図６（ａ）】
0005354828.tif 000007
【図６（ｂ）】
0005354828.tif 000008
【図７】
0005354828.tif 000009
【図８】
0005354828.tif 000010
【図９】
0005354828.tif 000011
【図１０（ａ）】
0005354828.tif 000012
【図１０（ｂ）】
0005354828.tif 000013
【図１１（ａ）】
0005354828.tif 000014
【図１１（ｂ）】
0005354828.tif 000015
【図１２（ａ）】
0005354828.tif 000016
【図１２（ｂ）】
0005354828.tif 000017
【図１３（ａ）】
0005354828.tif 000018
【図１３（ｂ）】
0005354828.tif 000019
【図１３（ｃ）】
0005354828.tif 000020
【図１４】
0005354828.tif 000021
【図１５】
0005354828.tif 000022
【図１６】
0005354828.tif 000023
【図１７（ａ）】
0005354828.tif 000024
【図１７（ｂ）】
0005354828.tif 000025
【図１８】
0005354828.tif 000026
【図１９】
0005354828.tif 000027
【図２０】
0005354828.tif 000028