(57)【特許請求の範囲】
【請求項１】
半導体チップが実装されたパッケージ基板と、
前記パッケージ基板と接続部を介して電気的に接続され、外縁部に補強部材が設けられた配線基板と、を有し、
前記接続部は柱状の導体線のみからなり、
前記導体線は、前記パッケージ基板の主面であって前記配線基板と接続された面と垂直な軸に対し斜めに巻かれた部分を有し、
前記導体線は、複数の素線を束ねた束線、複数の素線が編目状に交叉するように斜めに巻かれた編組の束線、又は、複数の素線を撚り合わせた撚線であることを特徴とする半導体装置。
【請求項２】
前記接続部は、伸縮可能に構成されていることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より具体的には、半導体チップが実装されている半導体パッケージと、前記半導体パッケージを搭載する配線基板とが、接続部を介して電気的に接続されている半導体装置に関する。
【背景技術】
【０００２】
従来から、プリント配線基板等と電気的に接続する接続部である電極バンプにはんだバンプを用いた半導体パッケージとして、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package 又は Chip Scale Package）が知られている。これらの半導体パッケージは電子機器の小型化、軽量化、高機能化に対応して開発されたもので、はんだバンプをエリアアレイ状に配置することによって、実装面積の縮小化及び高密度化を実現している。
【０００３】
一方、最近の半導体パッケージではパッケージ基板上に半導体チップが実装されているが、半導体チップの高性能化により激しい発熱が生じ、しかも半導体チップはパッケージ基板に比較して大きな弾性率を有するため、かかる半導体チップを担持するパッケージ基板には、熱応力に起因する反りが発生しやすい。
【０００４】
このような半導体パッケージを、例えば、多層配線基板等のプリント配線基板上に、はんだバンプ等を介して実装した場合、半導体パッケージ及びプリント配線基板の構成部品材料の線膨張係数の不調和に起因して発生する応力や歪みが、はんだバンプ全体に繰り返し集中する。その結果、はんだバンプに大きな応力が印加されてクラックが発生し、半導体チップとパッケージ基板、あるいはパッケージ基板とプリント配線基板との間の電気的及び機械的な接続が破壊されたり損傷したりする問題が生じる。
【０００５】
従って、接続部であるはんだバンプにおける耐疲労強度の向上対策を講じることにより、半導体パッケージ並びにそれをプリント配線基板に実装した半導体装置の疲労寿命の向上を図る必要がある。そこで、このような問題に対する対応策として、従来から、プリント配線基板として、中心部にガラスクロスで補強されたコア部を設けた弾性率の大きい樹脂から構成される多層配線基板が用いられている。
【０００６】
又、はんだバンプとその接続対象との接続角度が鈍角となるように形成せしめることではんだ接続部の対疲労強度を向上させることが知られており、従来の太鼓型形状のはんだバンプに対して、半導体パッケージやプリント配線基板の電極パッドと、はんだバンプとの接続角が鈍角になるような形状、すなわち、鼓型形状に形成せしめることにより、はんだからなる接続部に印加される応力やひずみを分散させ、接続部を破壊し難くしている。
【特許文献１】特開平１１−２７４６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の点に鑑みてなされたものであって、半導体パッケージと配線基板の対応する電極パッド間を電気的に接続する接続部の接続信頼性を向上することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、半導体チップが実装されたパッケージ基板と、前記パッケージ基板と接続部を介して電気的に接続され、外縁部に補強部材が設けられた配線基板と、を有し、前記接続部は柱状の導体線のみからなり、前記導体線は、前記パッケージ基板の主面であって前記配線基板と接続された面と垂直な軸に対し斜めに巻かれた部分を有し、前記導体線は、複数の素線を束ねた束線、複数の素線が編目状に交叉するように斜めに巻かれた編組の束線、又は、複数の素線を撚り合わせた撚線であることを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、半導体パッケージと配線基板の対応する電極パッド間を電気的に接続する接続部の接続信頼性を向上することができる半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について説明する。
【００１１】
〈第１の実施の形態〉
図１に、本発明の第１の実施の形態に係る半導体装置３０を例示する。図１を参照するに、半導体装置３０は、多層配線基板１０と、半導体パッケージ２０と、接続部２７ａと、電極層２８ａ及び２８ｂと、接着層２９ａ及び２９ｂとを有する。多層配線基板１０の中心部には、コア部１１が設けられている。コア部１１は、ガラスクロスに樹脂を含浸させた厚さが４０μｍ〜６０μｍのコア層を積層したものや、金属やセラミックス等の高熱伝導材料から構成されている。
【００１２】
コア部１１の上面１１ａには、配線層１５ａが形成され、更に、配線層１５ａを覆うようにビルドアップ絶縁膜１２ａが形成されている。ビルドアップ絶縁膜１２ａ上には、配線層１６ａが形成され、更に、配線層１６ａを覆うようにビルドアップ絶縁膜１３ａが形成されている。ビルドアップ絶縁膜１３ａ上には、配線層１７ａが形成され、更に、配線層１７ａを覆うように、所定の開口部を有するソルダレジスト膜１４ａが形成されている。配線層１７ａのソルダレジスト膜１４ａの所定の開口部から露出する部分は、電極パッドとして機能する（以下、配線層１７ａのソルダレジスト膜１４ａの所定の開口部から露出する部分を電極パッド１７ａという場合がある）。
【００１３】
配線層１５ａと配線層１６ａとは、ビルドアップ絶縁膜１２ａを貫通するビアホール１２ｘを介して電気的に接続されている。配線層１６ａと配線層１７ａとは、ビルドアップ絶縁膜１３ａを貫通するビアホール１３ｘを介して電気的に接続されている。
【００１４】
コア部１１の下面１１ｂには、配線層１５ｂが形成され、更に、配線層１５ｂを覆うようにビルドアップ絶縁膜１２ｂが形成されている。ビルドアップ絶縁膜１２ｂ上には、配線層１６ｂが形成され、更に、配線層１６ｂを覆うようにビルドアップ絶縁膜１３ｂが形成されている。ビルドアップ絶縁膜１３ｂ上には、配線層１７ｂが形成され、更に、配線層１７ｂを覆うように、所定の開口部を有するソルダレジスト膜１４ｂが形成されている。
【００１５】
配線層１７ｂのソルダレジスト膜１４ｂの所定の開口部から露出する部分は、電極パッドとして機能する（以下、配線層１７ｂのソルダレジスト膜１４ｂの所定の開口部から露出する部分を電極パッド１７ｂという場合がある）。電極パッド１７ｂ上には、はんだバンプ１８が形成されている。はんだバンプ１８は、半導体装置３０を回路基板（図示せず）に実装する際に、回路基板の対応する端子と電気的に接続される外部接続端子として機能する。
【００１６】
配線層１５ｂと配線層１６ｂとは、ビルドアップ絶縁膜１２ｂを貫通するビアホール１２ｙを介して電気的に接続されている。配線層１６ｂと配線層１７ｂとは、ビルドアップ絶縁膜１３ｂを貫通するビアホール１３ｙを介して電気的に接続されている。配線層１５ａ、１６ａ、１７ａ、１５ｂ、１６ｂ、１７ｂは、コア部１１、ビルドアップ絶縁膜１２ａ、１３ａ、１２ｂ、１３ｂを貫通するスルービア１９を介して電気的に接続されている。配線層１５ａ、１６ａ、１７ａ、１５ｂ、１６ｂ、１７ｂの材料としては、例えば、銅等を用いることができる。なお、コア部１１を有する多層配線基板１０の弾性率は、２０ＧＰａ程度である。
【００１７】
多層配線基板１０上には半導体パッケージ２０が実装されている。半導体パッケージ２０において、パッケージ基板２１の第１主面上には半導体チップ２２が実装され、第２主面上には電極パッド２３が形成されている。半導体パッケージ２０の電極パッド２３と、多層配線基板１０の対応する電極パッド１７ａとは、接着層２９ａ及び２９ｂ、電極層２８ａ及び２８ｂ、接続部２７ａを介して電気的に接続されている。
【００１８】
接続部２７ａは、導体線から構成されている。導体線は、複数の極細径の素線を束ねた束線であり、より詳しくは、複数の極細径の素線がパッケージ基板２１の第２主面に垂直な軸に対して斜めに巻かれた、所謂バイアス編みの束線である。接続部２７ａとしては、前記束線の他に、複数の極細径の素線を撚り合わせた撚線、複数の素線が編目状に交叉するように斜めに巻かれた編組の束線（編組線）等を用いても構わない。束線、撚線、編組線等のいずれの導体線を用いた場合においても、導体線がパッケージ基板２１の第２主面に垂直な軸に対して斜めに巻かれた部分を有することが重要である。
【００１９】
接続部２７ａを構成する導体線がパッケージ基板２１の第２主面に垂直な軸に対して斜めに巻かれた部分を有することにより、接続部２７ａは、湾曲させるような曲げ変形、長さ方向の伸縮変形、径寸法を増減させる変形のいずれもが自在な高い可撓性を得ることができる。
【００２０】
接続部２７ａを構成する導体線、すなわち、束線、撚線、編組線等は、銅、錫めっき銅、銅銀合金、アルミニウム、アルミニウム合金等から構成することができる。電極層２８ａ及び２８ｂは、銅、ニッケル、金等の金属から構成することができる。接着層２９ａ及び２９ｂは、導電性接着剤やはんだペーストから構成することができる。接続部２７ａ、電極層２８ａ及び２８ｂ、接着層２９ａ及び２９ｂに関しては、後述する接続部２７ａの製造方法でも説明する。
【００２１】
このように、本発明では、半導体パッケージ２０と多層配線基板１０とを電気的に接続する接続部２７ａに、束線、撚線、編組線等の導体線を用い、導体線がパッケージ基板２１の第２主面に垂直な軸に対して斜めに巻かれた部分を有する構造とした。これにより、接続部２７ａが、多層配線基板１０や半導体パッケージ２０を構成する部材の線膨張係数の相違に起因して発生する応力やひずみにより生じる多層配線基板１０やパッケージ基板２１の反りや変形に追従して伸縮するため、接続部２７ａに加わる機械的ストレスや熱的ストレスを吸収緩和することができる。その結果、接続部２７ａにおけるクラック等の発生の防止、接続部２７ａにおける信頼性及び耐疲労強度の向上、並びに、半導体装置３０の寿命の改善が可能となり、信頼性の高い半導体装置３０を実現することができる。
【００２２】
又、半導体パッケージ２０と多層配線基板１０とは、束線、撚線、編組線等の複数の極細径の導体線のみから構成される接続部２７ａを介して、はんだ又は導電性接着剤によって電気的に接続されるので、接続部２７ａは柔軟性を維持することが可能となり、ストレス緩衝材としての機能を向上することができる。
【００２３】
なお、半導体装置３０は、前述のように、接続部２７ａが、多層配線基板１０や半導体パッケージ２０を構成する部材の線膨張係数の相違に起因して発生する応力やひずみにより生じる多層配線基板１０やパッケージ基板２１の反りや変形に追従して伸縮することにより、接続部２７ａに加わる機械的ストレスや熱的ストレスを吸収緩和する構造である。従って、半導体装置３０において、半導体パッケージ２０のパッケージ基板２１と、多層配線基板１０のソルダレジスト膜１４ａとの間にアンダーフィル樹脂層は形成しない。アンダーフィル樹脂層を形成しなくても、多層配線基板１０と半導体パッケージ２０とを接続する接続部２７ａは、十分な接続信頼性を得ることができる。
【００２４】
図２に、多層配線基板１０に反りが生じた場合に、接続部２７ａが反りに追従して伸縮し、機械的ストレスや熱的ストレスを吸収緩和する様子を模式的に示す。図２において、図１と同一部品については、同一符号を付し、その説明は省略する場合がある。図２に示すように、多層配線基板１０が例えば凸状に反った場合でも、半導体パッケージ２０と多層配線基板１０とを電気的に接続する接続部２７ａは、上述のように複数の極細径の素線がパッケージ基板２１の第２主面に垂直な軸に対して斜めに巻かれた、所謂バイアス編みの束線から構成されており、多層配線基板１０の反りに追従して伸縮するため、接続部２７ａに加わる機械的ストレスや熱的ストレスを吸収緩和することができる。
【００２５】
なお、多層配線基板１０が例えば凹状に反った場合や、多層配線基板１０が例えば図２のＸ軸に平行な方向のみに伸縮した場合のように接続部２７ａにＸ軸に平行な方向のみのストレスが加わる場合にも、同様に、接続部２７ａが反り等に追従して伸縮し、機械的ストレスや熱的ストレスを吸収緩和することができる。
【００２６】
図２では、多層配線基板１０に反りが生じた場合に、接続部２７ａが反りに追従して伸縮し、機械的ストレスや熱的ストレスを吸収緩和する様子を例示したが、半導体パッケージ２０を構成するパッケージ基板２１に反りが生じた場合にも、同様に、接続部２７ａが反りに追従して伸縮し、機械的ストレスや熱的ストレスを吸収緩和することができる。
【００２７】
なお、多層配線基板１０が例えば図２のＸ軸に平行な方向のみに伸縮した場合のように、接続部２７ａにＸ軸に平行な方向のみのストレスが加わる場合には、接続部２７ａをパッケージ基板２１の第２主面に対して垂直な方向のみに配向する（Ｚ軸に平行な方向にのみ配向する）複数の極細径の導体線から構成しても、接続部２７ａに加わる機械的ストレスや熱的ストレスを吸収緩和することができる。
【００２８】
しかし、図２に示すように、接続部２７ａにＸ軸に平行な方向以外のストレスも加わることを想定すれば、接続部２７ａを複数の極細径の素線がパッケージ基板２１の第２主面に垂直な軸に対して斜めに巻かれた、所謂バイアス編みの束線、撚線、編組の束線等から構成する方が、より大きな効果が得られる。又、例えば、パッケージ基板２１の第２主面に対して垂直な方向のみに配向する（Ｚ軸に平行な方向にのみ配向する）複数の極細径の導体線の一部分に捻りを加えたように、一部分の導体線が斜めに巻かれた状態となり、他の部分の導体線がパッケージ基板２１の第２主面に対して垂直な方向のみに配向する（Ｚ軸に平行な方向にのみ配向する）ような構造としても構わない。
【００２９】
すなわち、本発明に係る接続部２７ａは、パッケージ基板２１の第２主面に対して垂直な方向のみに配向する（Ｚ軸に平行な方向にのみ配向する）複数の極細径の導体線から構成しても構わないが、接続部２７ａを構成する導体線がパッケージ基板２１の第２主面に垂直な軸（Ｚ軸）に対して斜めに巻かれた部分を有する構成とすることが好ましい。
【００３０】
続いて、図３〜図１２を参照しながら、本発明に係る接続部２７ａの製造方法について説明する。始めに、キャリア６０を用意する。キャリア６０は、例えば、アクリル等の樹脂材料から構成される板状部材である。次いで、図３に示す工程では、例えば、打ち抜き加工やレーザ加工等により、キャリア６０に、キャリア６０の上面６０ｂから下面６０ｃに貫通する複数の貫通穴６０ａを形成する。貫通穴６０ａは、図１に示す半導体装置３０を構成する多層配線基板１０の電極パッド１７ａが形成されている位置に対応する位置に、電極パッド１７ａに対応する数だけ形成する。もちろん、キャリア６０に形成される貫通穴６０ａの個数は、１６個に限定されることはない。貫通穴６０ａの直径は、後述する図４の工程で用いる導体２６が圧入可能な程度の大きさに形成する。
【００３１】
次いで、図４に示す工程では、束線２６ａが被覆材２６ｂにより被覆されている導体２６を用意する。束線２６ａは、複数の極細径の素線が導体２６の長手方向に対して斜めに巻かれた、所謂バイアス編みの束線である。そして、貫通穴６０ａのうちの一つに、導体２６の先端部がキャリア６０の下面６０ｃから突出するまで、キャリア６０の上面６０ｂから下面６０ｃに向かって導体２６を圧入する。次いで、図５に示す工程では、キャリア６０の上面６０ｂ及び下面６０ｃから突出している導体２６を切断する。切断後の導体を導体２７と、切断後の束線を接続部２７ａと、切断後の被覆材を被覆材２７ｂとする。切断は、導体２７の上面２７ｃ及び下面２７ｄが、キャリア６０の上面６０ｂ及び下面６０ｃと略面一となるように行う。
【００３２】
次いで、図６に示す工程では、図４及び図５と同様の工程を繰り返し、キャリア６０の全ての貫通穴６０ａに導体２６を圧入する。その後、切断後の導体２７の上面２７ｃ及び下面２７ｄが、キャリア６０の上面６０ｂ及び下面６０ｃと略面一となるように、キャリア６０の上面６０ｂ及び下面６０ｃから突出している導体２６を切断する。次いで、図７に示す工程では、全ての導体２７の上面２７ｃの接続部２７ａの部分に電極層２８ａを、下面２７ｄの接続部２７ａの部分に、電極層２８ｂを形成する。
【００３３】
電極層２８ａは、例えば、導体２７が圧入されているキャリア６０の上面６０ｂに、導体２７の上面２７ｃの接続部２７ａの部分に対応する開口部６１ａを有するマスク６１を介して、銅、ニッケル、金等の金属を蒸着することによって形成することができる。電極層２８ａは、蒸着の代わりにスパッタすることによって形成しても構わない。同様に、電極層２８ｂは、導体２７が圧入されているキャリア６０の下面６０ｃに、導体２７の下面２７ｄの接続部２７ａの部分に対応する開口部６１ａを有するマスク６１を介して、銅、ニッケル、金等の金属を蒸着することによって形成することができる。電極層２８ｂは、蒸着の代わりにスパッタすることによって形成しても構わない。
【００３４】
次いで、図８に示す工程では、全ての電極層２８ａ上に接着層２９ａを、全ての電極層２８ｂ上に接着層２９ｂを形成する。接着層２９ａは、例えば、電極層２８ａ上に、図７に示す工程で用いた開口部６１ａを有するマスク６１を介して、導電性接着剤やはんだペーストを塗布することによって形成することができる。同様に、接着層２９ｂは、電極層２８ｂ上に、図７に示す工程で用いた開口部６１ａを有するマスク６１を介して、導電性接着剤やはんだペーストを塗布することによって形成することができる。
【００３５】
次いで、図９に示す工程では、パッケージ基板２１の第１主面上に半導体チップ２２が実装され、第２主面上に電極パッド２３が形成されている半導体パッケージ２０を用意する。そして、上面２７ｃ及び下面２７ｄ上に電極層２８ａ及び２８ｂと接着層２９ａ及び２９ｂが積層された接続部２７ａを有するキャリア６０を、半導体パッケージ２０を構成する半導体基板２１の電極パッド２３が形成されている面上に搭載する。この際、キャリア６０は、複数の接着層２９ｂが、対応する複数の電極パッド２３と接続される位置に搭載する。
【００３６】
次いで、図１０に示す工程では、図９に示すキャリア６０及び被覆材２７ｂを溶剤で溶解して除去する。キャリア６０がアクリル樹脂から構成されている場合は、溶剤としてトルエンやキシレン等を用いることができる。次いで、図１１に示す工程では、多層配線基板１０を用意し、図１０に示す構造体を、複数の接着層２９ａが多層配線基板１０の対応する電極パッド１７ａと接続される位置に搭載する。次いで、図１２に示す工程では、図１１に示す構造体に所定の処理を施すことにより、半導体パッケージ２０の電極パッド２３と多層配線基板１０の対応する電極パッド１７ａとが、接着層２９ａ及び２９ｂ、電極層２８ａ及び２８ｂ、接続部２７ａを介して電気的に接続される。
【００３７】
ここで、所定の処理とは、接着層２９ａ及び２９ｂが熱硬化型導電性接着剤又ははんだペーストから構成されている場合には、接着層２９ａ及び２９ｂが硬化又は溶融する温度まで加熱する処理であり、接着層２９ａ及び２９ｂが紫外線硬化型導電性接着剤から構成されている場合には、紫外線を照射する処理である。以上の工程により、本発明に係る接続部２７ａが製造される。なお、接続部２７ａとして、束線ではなく、複数の極細径の素線を撚り合わせた撚線、複数の素線が編目状に交叉するように斜めに巻かれた編組の束線（編組線）等を用いる場合にも、接続部２７ａは、束線の場合と同様の製造工程により製造される。
【００３８】
続いて、図２に示すように、接続部２７ａが、多層配線基板１０又はパッケージ基板２１の反りに追従して伸縮し、接続部２７ａに加わる機械的ストレスや熱的ストレスを吸収緩和することを確認するために、以下の検討を行った。始めに、直径約０．９ｍｍの電極パッド２３が約２ｍｍピッチで形成されている５０ｍｍ×５０ｍｍの樹脂製のパッケージ基板２１を有する半導体パッケージ２０と、直径約０．９ｍｍの電極パッド１７ａが約２ｍｍピッチで形成されている金属製のコア部１１を有する多層配線基板１０とを各２枚用意した。
【００３９】
次いで、半導体パッケージ２０の電極パッド２３と、多層配線基板１０の電極パッド１７ａとを、直径約１ｍｍの鉛フリーはんだボール（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）を介して電気的に接続し、第１の半導体装置を作製した。又、複数の極細径の素線が斜めに巻かれた、所謂バイアス編みの直径約１ｍｍの束線を用いて、本発明に係る接続部２７ａを前述の製造工程に従って製造した。そして、半導体パッケージ２０の電極パッド２３と、多層配線基板１０の電極パッド１７ａとを、図１に示すように本発明に係る接続部２７ａ、接着層２９ａ及び２９ｂ、電極層２８ａ及び２８ｂを介して電気的に接続し、第２の半導体装置を作製した。
【００４０】
次いで、第１の半導体装置及び第２の半導体装置に、約２５０℃の熱ストレスを印加した後、パッケージ基板２１の変形量を測定した。その結果、パッケージ基板２１の変形量は、第１の半導体装置では最大約５０μｍ、第２の半導体装置では最大約１５０μｍであった。この結果から、第２の半導体装置では、本発明に係る接続部２７ａが、パッケージ基板２１の変形に追従して伸縮し、接続部２７ａに加わる機械的ストレスや熱的ストレスを吸収緩和することが確認された。
【００４１】
本発明の第１の実施の形態に係る半導体装置３０によれば、半導体パッケージ２０と多層配線基板１０とを電気的に接続する接続部２７ａに、束線、撚線、編組線等の導体線を用い、導体線がパッケージ基板２１の第２主面に垂直な軸に対して斜めに巻かれた部分を有する構造としたことにより、接続部２７ａが、多層配線基板１０や半導体パッケージ２０を構成する部材の線膨張係数の相違に起因して発生する応力やひずみにより生じる多層配線基板１０や半導体パッケージ２０の反りや変形に追従して伸縮するため、接続部２７ａに加わる機械的ストレスや熱的ストレスを吸収緩和することができる。その結果、接続部２７ａにおけるクラック等の発生の防止、接続部２７ａにおける信頼性及び耐疲労強度の向上、並びに、半導体装置３０の寿命の改善が可能となり、信頼性の高い半導体装置３０を実現することができる。
【００４２】
又、半導体パッケージ２０と多層配線基板１０とは、束線、撚線、編組線等の複数の極細径の導体線のみから構成される接続部２７ａを介して、はんだ又は導電性接着剤によって電気的に接続されるので、接続部２７ａは柔軟性を維持することが可能となり、ストレス緩衝材としての機能を向上することができる。
【００４３】
〈第２の実施の形態〉
図１３に、本発明の第２の実施の形態に係る半導体装置５０を例示する。図１３において、図１と同一部品については、同一符号を付し、その説明は省略する場合がある。図１３を参照するに、半導体装置５０は、多層配線基板４０と、半導体パッケージ２０と、接続部２７ａと、電極層２８ａ及び２８ｂと、接着層２９ａ及び２９ｂとを有する。図１に示す多層配線基板１０とは異なり、多層配線基板４０は、コア部１１を有さないコアレスの多層配線基板である。又、図１に示す多層配線基板１０とは異なり、多層配線基板４０の外縁部には、多層配線基板４０の反りを抑制するために、例えば金属等から構成される補強部材（スティフナ）４３が設けられている。
【００４４】
多層配線基板４０において、配線層１７ａを覆うようにビルドアップ絶縁膜４１ａが形成されている。ビルドアップ絶縁膜４１ａ上には、配線層４２ａが形成され、更に、配線層４２ａを覆うように、所定の開口部を有するソルダレジスト膜１４ａが形成されている。配線層４２ａのソルダレジスト膜１４ａの所定の開口部から露出する部分は、電極パッドとして機能する（以下、配線層４２ａのソルダレジスト膜１４ａの所定の開口部から露出する部分を電極パッド４２ａという場合がある）。配線層１７ａと配線層４２ａとは、ビルドアップ絶縁膜４１ａを貫通するビアホール４１ｘを介して電気的に接続されている。
【００４５】
多層配線基板４０上には半導体パッケージ２０が実装されている。半導体パッケージ２０において、パッケージ基板２１の第１主面上には半導体チップ２２が実装され、第２主面上には電極パッド２３が形成されている。半導体パッケージ２０の電極パッド２３と、多層配線基板４０の対応する電極パッド４２ａとは、接着層２９ａ及び２９ｂ、電極層２８ａ及び２８ｂ、接続部２７ａを介して電気的に接続されている。
【００４６】
接続部２７ａは、導体線から構成されている。導体線は、複数の極細径の素線を束ねた束線であり、より詳しくは、複数の極細径の素線がパッケージ基板２１の第２主面に垂直な軸に対して斜めに巻かれた、所謂バイアス編みの束線である。接続部２７ａとしては、前記束線の他に、複数の極細径の素線を撚り合わせた撚線、複数の素線が編目状に交叉するように斜めに巻かれた編組の束線（編組線）等を用いても構わない。束線、撚線、編組線等のいずれの導体線を用いた場合においても、導体線がパッケージ基板２１の第２主面に垂直な軸に対して斜めに巻かれた部分を有することが重要である。接続部２７ａ、電極層２８ａ及び２８ｂ、接着層２９ａ及び２９ｂの詳細に関しては、第１の実施の形態において説明したとおりである。
【００４７】
本発明の第２の実施の形態に係る半導体装置５０によれば、本発明の第１の実施の形態に係る半導体装置３０と同様に、半導体パッケージ２０と多層配線基板４０とを電気的に接続する接続部２７ａに、束線、撚線、編組線等の導体線を用い、導体線がパッケージ基板２１の第２主面に垂直な軸に対して斜めに巻かれた部分を有する構造としたことにより、接続部２７ａが、半導体パッケージ２０や多層配線基板４０を構成する部材の線膨張係数の相違に起因して発生する応力やひずみにより生じる半導体パッケージ２０や多層配線基板４０の反りや変形に追従して伸縮するため、接続部２７ａに加わる機械的ストレスや熱的ストレスを吸収緩和することができる。その結果、接続部２７ａにおけるクラック等の発生の防止、接続部２７ａにおける信頼性及び耐疲労強度の向上、並びに、半導体装置５０の寿命の改善が可能となり、信頼性の高い半導体装置５０を実現することができる。
【００４８】
又、半導体パッケージ２０と多層配線基板４０とは、束線、撚線、編組線等の複数の極細径の導体線のみから構成される接続部２７ａを介して、はんだ又は導電性接着剤によって電気的に接続されるので、接続部２７ａは柔軟性を維持することが可能となり、ストレス緩衝材としての機能を向上することができる。
【００４９】
以上、第１の実施の形態では、本発明をビルドアップ工法により製造されたコア部を備える多層配線基板を有する半導体装置に適用する例を、第２の実施の形態では、本発明をビルドアップ工法により製造されたコアレスの多層配線基板を有する半導体装置に適用する例を示した。しかし、本発明は、これらに限定されることなく、様々なプリント配線基板を有する半導体装置に適用することができる。
【００５０】
例えば、基板の片面のみに配線層が形成された片面（一層）配線基板、基板の両面に配線層が形成された両面（二層）配線基板、スルービアで各配線層を接続する貫通多層配線基板、ＩＶＨ（Interstitial  Via Hole）で特定の配線層を接続するＩＶＨ多層配線基板等の様々なプリント配線基板を有する半導体装置に適用することができる。
【００５１】
以上、本発明の実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
【００５２】
以上の説明に関し、更に以下の項を開示する。
（付記１）
半導体チップが実装されたパッケージ基板と、
前記パッケージ基板と接続部を介して電気的に接続された配線基板と、を有し、
前記接続部は導体線を含み、
前記導体線は、前記パッケージ基板の主面であって前記配線基板と接続された面と垂直な軸に対し斜めに巻かれた部分を有することを特徴とする半導体装置。
（付記２）
前記導体線は、複数の素線を束ねた束線であることを特徴とする付記１記載の半導体装置。
（付記３）
前記導体線は、複数の素線が編目状に交叉するように斜めに巻かれた編組の束線であることを特徴とする付記１記載の半導体装置。
（付記４）
前記導体線は、複数の素線を撚り合わせた撚線であることを特徴とする付記１記載の半導体装置。
（付記５）
前記接続部は、伸縮可能に構成されていることを特徴とする付記１乃至４の何れか一項記載の半導体装置。
（付記６）
前記接続部は、封止剤に覆われることなく外部に露出していることを特徴とする付記１乃至５の何れか一項記載の半導体装置。
（付記７）
前記接続部は、一端が電極層及び接着層を介して前記パッケージ基板と電気的に接続され、他端が電極層及び接着層を介して前記配線基板と電気的に接続されていることを特徴とする付記１乃至６の何れか一項記載の半導体装置。
（付記８）
前記接続部は、前記主面に対して垂直に配向する部分を有することを特徴とする付記１乃至７の何れか一項記載の半導体装置。
（付記９）
前記配線基板は、コア部を有する多層配線基板であることを特徴とする付記１乃至８の何れか一項記載の半導体装置。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施の形態に係る半導体装置３０を例示する断面図である。
【図２】多層配線基板１０に反りが生じた場合に接続部２７ａが反りに追従する様子を模式的に示す断面図である。
【図３】本発明に係る接続部２７ａの製造工程を例示する図（その１）である。
【図４】本発明に係る接続部２７ａの製造工程を例示する図（その２）である。
【図５】本発明に係る接続部２７ａの製造工程を例示する図（その３）である。
【図６】本発明に係る接続部２７ａの製造工程を例示する図（その４）である。
【図７】本発明に係る接続部２７ａの製造工程を例示する図（その５）である。
【図８】本発明に係る接続部２７ａの製造工程を例示する図（その６）である。
【図９】本発明に係る接続部２７ａの製造工程を例示する図（その７）である。
【図１０】本発明に係る接続部２７ａの製造工程を例示する図（その８）である。
【図１１】本発明に係る接続部２７ａの製造工程を例示する図（その９）である。
【図１２】本発明に係る接続部２７ａの製造工程を例示する図（その１０）である。
【図１３】本発明の第２の実施の形態に係る半導体装置５０を例示する断面図である。
【符号の説明】
【００５４】
１０，４０  多層配線基板
１１  コア部
１１ａａ  コア部１１の上面
１１ｂ  コア部１１の下面
１２ａ，１２ｂ，１３ａ，１３ｂ，４１ａ  ビルドアップ絶縁膜
１２ｘ，１２ｙ，１３ｘ，１３ｙ，４１ｘ  ビアホール
１４ａ，１４ｂ  ソルダレジスト膜
１５ａ，１５ｂ，１６ａ，１６ｂ，１７ａ，１７ｂ，４２ａ  配線層
１８  はんだバンプ
１９  スルービア
２０  半導体パッケージ
２１  パッケージ基板
２２  半導体チップ
２３  電極パッド
２６  導体
２６ａ  束線
２６ｂ  被覆材
２７  切断後の導体
２７ａ  接続部
２７ｂ  切断後の被覆材
２７ｃ  導体２７の上面
２７ｄ  導体２７の下面
２８ａ，２８ｂ  電極層
２９ａ，２９ｂ  接着層
３０，５０  半導体装置
４３  補強部材（スティフナ）
６０  キャリア
６０ａ  貫通穴
６０ｂ  キャリア６０の上面
６０ｃ  キャリア６０の下面
６１  マスク
６１ａ  開口部
【図１】
0005130972.tif 000002
【図２】
0005130972.tif 000003
【図３】
0005130972.tif 000004
【図４】
0005130972.tif 000005
【図５】
0005130972.tif 000006
【図６】
0005130972.tif 000007
【図７】
0005130972.tif 000008
【図８】
0005130972.tif 000009
【図９】
0005130972.tif 000010
【図１０】
0005130972.tif 000011
【図１１】
0005130972.tif 000012
【図１２】
0005130972.tif 000013
【図１３】
0005130972.tif 000014