(57)【特許請求の範囲】
【請求項１】
基板に形成された複数の画素と前記基板上に層間絶縁膜を介して積層された複数の配線を有する多層配線層とを有する有効画素領域と、
前記有効画素領域の周辺に設けられ、前記基板上に層間絶縁膜を介して積層された複数の配線を有し、前記有効画素領域に設けられた多層配線層に連続して設けられた多層配線層であって、前記有効画素領域に設けられる多層配線層よりも積層される配線の総数が多く、かつ、前記有効画素領域に設けられる多層配線層よりも高く形成された多層配線層を有する周辺回路領域と、
前記有効画素領域の外側の領域であって、前記有効画素領域の多層配線層と前記周辺回路領域の多層配線層との間に形成された段差部よりも前記有効画素領域側の多層配線層上部に設けられた溝部と、を有し、
前記溝部を含む前記多層配線層上には、塗布系材料からなる膜が形成されている
固体撮像装置。
【請求項２】
前記溝部は、幅２０ｎｍ〜１００μｍ、深さ２０ｎｍ〜２０μｍに形成されている
請求項１記載の固体撮像装置。
【請求項３】
前記画素の、フォトダイオード直上の前記多層配線層には、前記層間絶縁膜よりも高屈折率の埋め込み材料が埋め込まれた埋め込み層を有する
請求項１記載の固体撮像装置。
【請求項４】
複数の画素が形成された有効画素領域と前記有効画素領域の周辺に設けられた周辺回路領域との基板上部に、複数の配線が層間絶縁膜を介して積層された多層配線層であって、前記有効画素領域から前記周辺回路領域に連続して設けられ、前記周辺回路領域における配線の積層数が前記有効画素領域における配線の積層数よりも多く、かつ、前記周辺回路領域における高さが前記有効画素領域における高さよりも高い多層配線層を形成する工程と、
前記有効画素領域の外側の領域であって、前記有効画素領域と前記周辺回路領域との間に形成された多層配線層上の段差部よりも前記有効画素領域側の多層配線層上部に溝部を形成する工程と、
前記溝部を含む多層配線層上全面に、塗布系材料からなる膜を成膜する工程と
を含む固体撮像装置の製造方法。
【請求項５】
前記溝部は、幅２０ｎｍ〜１００μｍ、深さ２０ｎｍ〜２０μｍに形成する
請求項４記載の固体撮像装置の製造方法。
【請求項６】
複数の画素が形成された有効画素領域と前記有効画素領域の周辺に設けられた周辺回路領域の基板上部に、複数の配線が層間絶縁膜を介して積層された多層配線層であって、前記有効画素領域から前記周辺回路領域に連続して設けられ、前記周辺回路領域における配線の積層数が前記有効画素領域における配線の積層数よりも多く、かつ、前記周辺回路領域における高さが前記有効画素領域における高さよりも高い多層配線層を形成する工程と、
前記有効画素領域の外側の領域であって、前記有効画素領域と前記周辺回路領域との間に形成された多層配線層上の段差部よりも前記有効画素領域側の多層配線層上部に溝部を形成する工程と、
前記溝部を形成する工程と同時に、前記有効画素領域における前記画素のフォトダイオード上部の多層配線層に開口部を形成する工程と、
前記溝部を含む、前記多層配線層上全面に、塗布系材料からなる膜を成膜する工程と
を含む固体撮像装置の製造方法。
【請求項７】
前記溝部は、幅２０ｎｍ〜１００μｍ、深さ２０ｎｍ〜２０μｍに形成する
請求項６記載の固体撮像装置の製造方法。
【請求項８】
光学レンズ系と、
基板に形成された複数の画素と前記基板上に層間絶縁膜を介して積層された複数の配線を有する多層配線層とを有する有効画素領域と、前記有効画素領域の周辺に設けられ、前記基板上に層間絶縁膜を介して積層された複数の配線を有し、前記有効画素領域に設けられた多層配線層に連続して設けられた多層配線層であって、前記有効画素領域に設けられる多層配線層よりも積層される配線の総数が多く、かつ、前記有効画素領域に設けられる多層配線層よりも高く形成された多層配線層を有する周辺回路領域と、前記有効画素領域の外側の領域であって、前記有効画素領域の多層配線層と前記周辺回路領域の多層配線層との間に形成された段差部よりも、前記有効画素領域側の多層配線層上部に設けられた溝部と、を有し、前記溝部を含む前記多層配線層上には、塗布系材料からなる膜が形成されている固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサや、ＣＣＤイメージセンサ等の固体撮像装置とその製造方法、及び電子機器に関する。
【背景技術】
【０００２】
例えば、ＣＭＯＳイメージセンサや、ＣＣＤイメージセンサ等の固体撮像装置では、半導体基板の表面に形成されたフォトダイオード（光電変換部）に光を入射させ、そのフォトダイオードで発生した信号電荷によって、映像信号を得る構成となっている。
【０００３】
従来、このような固体撮像装置において、光学特性を向上させるために、様々な提案がなされている。以下に、従来の固体撮像装置について詳述する。
【０００４】
図１７に、従来例のＣＭＯＳイメージセンサである固体撮像装置１００の概略平面構成を示し、図１８に、そのＤ−Ｄ線上に沿う断面構成を示す。
【０００５】
図１７に示すように、従来の固体撮像装置１００は、基板１０１上に、撮像領域１０３及び、垂直駆動回路１０４や、水平駆動回路１０５等の周辺回路領域を有する。撮像領域１０３では、光電変換素子であるフォトダイオードと、画素トランジスタ（ＭＯＳトランジスタ）から成る複数の画素が２次元的に配列されている。また、撮像領域１０３は、図示を省略するが、実際に映像信号を出力するための有効画素領域と、実際の映像信号を出力しない無効画素領域、及び黒レベルの基準信号を出力するためのオプティカルブラック領域とから構成される。無効画素領域及びオプティカルブラック領域は、有効画素領域の周辺部の所望の位置に形成される。
【０００６】
図１８に示す断面構成は、撮像領域１０３、特に、実際の映像信号を出力する有効画素領域５５と、周辺回路領域５６（本実施形態例では水平駆動回路１０５）との間における、断面構成である。図１８に示すように、有効画素領域５５では、例えばシリコン基板５０表面にフォトダイオードＰＤが構成されており、その上部に３層の配線１Ｍ，２Ｍ，３Ｍが層間絶縁膜５１を介して形成された多層配線層５２ａが構成され、多層配線層５２ａ上部には、カラーフィルタ５３及びオンチップレンズ５４が構成される。
また、周辺回路領域５６（水平駆動回路１０５）では、例えばシリコン基板５０上に４層の配線１Ｍ，２Ｍ，３Ｍ，４Ｍが層間絶縁膜５１を介して形成された多層配線層５５ｂが構成される。実際には、有効画素領域５５においては、フォトダイオードＰＤの周辺には、複数の画素トランジスタが形成されるが、図１８においては、図示を省略する。
【０００７】
有効画素領域５５では、フォトダイオードＰＤにより多くの光を効率よく照射させるために、光照射位置とフォトダイオードＰＤとの距離とを小さくしたいという要請がある。また、周辺回路領域５６では、多層配線層５２ｂをより多層化することで、集積化を図り、高機能化や小型化を図りたいという要請がある。このため、例えば、有効画素領域５５の多層配線層５２ａは、３層の配線１Ｍ，２Ｍ，３Ｍで構成され、周辺回路領域５６の多層配線層５２ｂは、４層の配線１Ｍ，２Ｍ，３Ｍ，４Ｍで構成される。
【０００８】
このような固体撮像装置１００においては、有効画素領域５５と、周辺回路領域５６との間におけるは多層配線層５２ａ，５２ｂには、図１８に示すように、積層される配線の数の違いに起因する段差が形成される。このように、有効画素領域５５と、周辺回路領域５６との間に段差のある状態で、その上層全体にカラーフィルタ材料５３ａを塗布すると、段差部分にカラーフィルタ材料５３ａが分厚くたまり、その結果、傾斜して塗布される。この傾斜して塗布されたカラーフィルタ材料５３ａを、露光、現像することにより、有効画素領域５５の所望の位置にカラーフィルタ５３が形成される。塗布されたカラーフィルタ材料５３ａは傾斜を有するように塗布されていたため、露光、現像されたカラーフィルタ５３も傾斜して形成されてしまう。
【０００９】
さらに、カラーフィルタ５３を形成した後、オンチップレンズ材料５４ａが全体に塗布される。この場合も、カラーフィルタ材料５３ａを塗布した場合と同様に、段差部分に、オンチップレンズ材料５４ａが分厚くたまり、その結果、傾斜して塗布される。この傾斜して塗布されたオンチップレンズ材料５４ａをパターニングすることにより、有効画素領域５５上に、オンチップレンズ５４が形成される。そうすると、パターニングされるオンチップレンズ５４も傾斜して形成されてしまい、集光ポイントがずれる原因となる。このような従来例における固体撮像装置１００では、オンチップレンズ５４による集光が所望の位置になされず、フォトダイオードＰＤにうまく光が入射しなくなり、感度ムラや色ムラの原因となる。
【００１０】
下記特許文献１では、上述したような、有効画素領域と周辺回路領域との間における段差を低減するために、周辺回路領域の多層配線層内の絶縁膜に凹部を設け、凹部に配線を嵌め込む構成が記載されている。
【特許文献１】特開２００４−７１９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１の構成では、周辺回路領域と有効画素領域の間の段差に起因する、有効画素領域のオンチップレンズ等の傾きが低減されるものの、完全に平坦化されるものではない。また、周辺回路部の配線の層数が大きくなったときにまで、対応できる構成ではない。
【００１２】
上述の点に鑑み、本発明は、有効画素領域において多層配線層上に形成される膜を平坦化することにより、感度ムラや色ムラを低減すると共に、チップサイズを縮小することができる固体撮像装置と、その製造方法を提供するものである。また、本発明は、感度ムラや色ムラが低減された固体撮像装置を用いた電子機器を提供するものである。
【課題を解決するための手段】
【００１３】
上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、基板に形成された複数の画素と基板上に層間絶縁膜を介して積層された複数の配線を有する多層配線層とを有する有効画素領域とを有する。また、有効画素領域の周辺に設けられ、基板上に層間絶縁膜を介して積層された複数の配線を有し、有効画素領域に設けられた多層配線層に連続して設けられた多層配線層であって、有効画素領域に設けられる多層配線層よりも積層される配線の総数が多く、かつ、有効画素領域に設けられる多層配線層よりも高く形成された多層配線層を有する周辺回路領域を備える。また、有効画素領域の外側の領域であって、有効画素領域の多層配線層と周辺回路領域の多層配線層との間に形成された段差部よりも有効画素領域側の多層配線層上部に設けられた溝部を有する。そして、溝部を含む多層配線層上には、塗布系材料からなる膜が形成されている。
【００１４】
本実施形態例の固体撮像装置では、有効画素領域と周辺回路領域との間に溝部が構成されているので、多層配線層上に形成する膜が、有効画素領域において平坦に成膜される。
【００１５】
本発明の固体撮像装置の製造方法は、まず、複数の画素が形成された有効画素領域と有効画素領域の周辺に設けられた周辺回路領域との基板上部に、複数の配線が層間絶縁膜を介して積層された多層配線層であって、有効画素領域から周辺回路領域に連続して設けられ、周辺回路領域における配線の積層数が有効画素領域における配線の積層数よりも多く、かつ、周辺回路領域における高さが有効画素領域における高さよりも高い多層配線層を形成する。次に、有効画素領域の外側の領域であって、有効画素領域と周辺回路領域との間に形成された多層配線層上の段差部よりも有効画素領域側の多層配線層上部に溝部を形成する。次に、溝部を含む多層配線層上全面に、塗布系材料からなる膜を成膜する。
また、本発明の他の側面に係る固体撮像装置の製造方法は、上記固体撮像装置の製造方法において、溝部を形成する工程と同時に、有効画素領域における画素のフォトダイオード上部の多層配線層に開口部を形成する。
【００１６】
本発明の固体撮像装置の製造方法では、有効画素領域と周辺回路領域との間に、溝部が形成されるので、その後の工程において、所望の膜が、有効画素領域において、平坦に形成される。
【００１７】
また、本発明の電子機器は、光学レンズ系と、固体撮像装置と、固体撮像装置の出力信号を処理する信号処理回路とを有する。そして、その固体撮像装置は、基板に形成された複数の画素と基板上に層間絶縁膜を介して積層された複数の配線を有する多層配線層とを有する有効画素領域とを有する。また、有効画素領域の周辺に設けられ、基板上に層間絶縁膜を介して積層された複数の配線を有し、有効画素領域に設けられた多層配線層に連続して設けられた多層配線層であって、有効画素領域に設けられる多層配線層よりも積層される配線の総数が多く、かつ、有効画素領域に設けられる多層配線層よりも高く形成された多層配線層を有する周辺回路領域を備える。また、有効画素領域の外側の領域であって、有効画素領域の多層配線層と周辺回路領域の多層配線層との間に形成された段差部よりも有効画素領域側の多層配線層上部に設けられた溝部を有する。そして、溝部を含む多層配線層上には、塗布系材料からなる膜が形成されている。
【００１８】
本発明の電子機器では、この電子機器に用いられる固体撮像装置において、有効画素領域と、周辺回路領域との間において、溝部が形成されるので、その後の工程において、所望の膜が有効画素領域で平坦に形成される。これにより、色ムラや感度ムラの低減された画像を提供することができる。
【発明の効果】
【００１９】
本発明によれば、感度ムラ、色ムラの低減された固体撮像装置、及びそれを用いた色ごとの感度が良い電子機器を得ることができる。
【発明を実施するための最良の形態】
【００２０】
以下、図１〜図１６を参照して本発明の実施の形態を説明する。
【００２１】
図１は、本発明の実施形態を適用できる固体撮像装置の概略平面構成である。本実施形態例の固体撮像装置１は、ＣＭＯＳイメージセンサを例としたものである。例えば、シリコンからなる基板１１上に、複数の光電変換部であるフォトダイオードを含む画素２が規則的に２次元アレイ状に配列された撮像領域３と、その周辺回路としての垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等から構成される。
【００２２】
撮像領域３は、実際の映像信号を出力する有効画素領域と、実際の映像信号出力には用いられない無効画素領域と、黒レベルの基準信号を出力するためのオプティカルブラック画素領域とから構成される。無効画素領域、及びオプティカルブラック画素領域は、有効画素領域の周辺部の所望の位置に形成されるものであり、その位置は、デバイスの特性によって、変更可能である。
【００２３】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び、水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、そこで生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００２４】
垂直駆動回路４は、たとえばシフトレジスタによって構成され、撮像領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
【００２５】
カラム信号処理回路５は、例えば、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにオプティカルブラック画素（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００２６】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し、信号処理を行って出力する。
【００２７】
以下の説明において、制御回路８、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路を、まとめて周辺回路領域２６と総称する。
また、以下に説明する第１〜第２の実施形態における固体撮像装置は、図１における固体撮像装置１を構成するものであり、その断面構成が異なるものである。断面構成以外の構成は、図１と同様であるから、第１及び第２の実施形態例においては、要部の断面構成のみを示し、その他の構成の説明を省略する。
【００２８】
図２に、本発明の第１の実施形態に係る固体撮像装置の概略断面構成を示す。図２に示す断面構成は、例えば、図１のＡ−Ａ線上に沿う断面構成であり、撮像領域３（特に、有効画素領域２５）と周辺回路領域２６（図１においては、水平駆動回路６）とに架かる線上の断面を取ったものである。
【００２９】
図２に示すように、有効画素領域２５では、例えばシリコン基板２０表面にフォトダイオードＰＤが構成されており、その上部に３層の配線１Ｍ，２Ｍ，３Ｍが層間絶縁膜２１を介して形成された多層配線層２２ａが構成される。そして、多層配線層２２ａ上部には、カラーフィルタ２３及びオンチップレンズ２４が構成される。有効画素領域２５における多層配線層２２ａの配線１Ｍ，２Ｍ，３Ｍは、フォトダイオードＰＤの直上である光入射方向を遮らない位置に形成される。
【００３０】
周辺回路領域２６（水平駆動回路６）では、有効画素領域２５と同様に、シリコン基板２０上に４層の配線１Ｍ，２Ｍ，３Ｍ，４Ｍが層間絶縁膜２１を介して形成された多層配線層２２ｂが構成される。
【００３１】
実際には、有効画素領域２５においては、フォトダイオードＰＤの周辺には、複数の画素トランジスタが形成されているが、図２においては、図示を省略する。
【００３２】
そして、本実施形態例の固体撮像装置においては、有効画素領域２５と周辺回路領域２６との間であって、有効画素領域２５側の多層配線層２２ａ上に形成された溝部３３を有する。
【００３３】
図２に示した固体撮像装置の製造方法を、図３から図６を用いて説明する。
【００３４】
まず、図３Ａに示すように、有効画素領域２５におけるシリコン基板２０表面にフォトダイオードＰＤを形成し、シリコン基板２０上部に、多層配線層２２ａ，２２ｂを形成する。本実施形態例の多層配線層２２ａ，２２ｂは、複数の配線１Ｍ，２Ｍ，３Ｍ，４Ｍが、例えば酸化シリコンからなる層間絶縁膜２１を介して積層された構成とされる。
【００３５】
本実施形態例においては、簡単の為、シリコン基板２０表面に形成されたフォトダイオードＰＤと多層配線層２２ａ，２２ｂのみ図示したが、実際には、図示しない複数の画素トランジスタが構成されている。
【００３６】
有効画素領域２５における多層配線層２２ａは、３層の配線１Ｍ，２Ｍ，３Ｍで構成され、周辺回路領域２６では、４層の配線１Ｍ，２Ｍ，３Ｍ，４Ｍで構成される。有効画素領域２５の配線１Ｍ，２Ｍ，３Ｍと、周辺回路領域２６の配線１Ｍ，２Ｍ，３Ｍとは、同じ工程で形成されるものであり、同じ層に形成される。また、これらの配線１Ｍ，２Ｍ，３Ｍは、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）からなるメタル層で構成することができる。銅（Ｃｕ）で構成する場合は、配線１Ｍ，２Ｍ，３Ｍの近傍に、それぞれ図示しない拡散防止膜を構成することが好ましい。拡散防止膜を構成することにより、銅（Ｃｕ）で構成される配線１Ｍ，２Ｍ，３Ｍの拡散が防止される。
【００３７】
そして、周辺回路領域２６に構成される配線４Ｍも、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）からなるメタル層で構成することができる。
【００３８】
本実施形態例の固体撮像装置では、有効画素領域２５における多層配線層２２ａが、周辺回路領域２６における多層配線層２２ｂよりも低く構成されている。このため、有効画素領域２５では、光照射位置と、フォトダイオードＰＤの距離がより小さくされ、光照射効率の向上が図られる。また、周辺回路領域２６における多層配線層２２ｂにおいて、配線をより多層化することで、集積化が図られている。
【００３９】
このように、本実施形態例の固体撮像装置では、有効画素領域２５では、３層の配線１Ｍ，２Ｍ，３Ｍにより多層配線層２２ａが構成され、周辺画素領域２６では、４層の配線１Ｍ，２Ｍ，３Ｍ，４Ｍにより多層配線層２２ｂが構成される。これにより、多層配線層２２ａ，２２ｂの高さが異なり、周辺回路領域２６と有効画素領域２５との間に、配線４Ｍ分の段差ができる。
【００４０】
次に，図３Ｂに示すように、有効画素領域２５と周辺回路領域２６との間における段差部よりも、有効画素領域２５側の多層配線層２２ａの層間絶縁膜２１の一部を、ドライエッチングや、ウェットエッチングによりエッチングし、溝部３３を形成する。すなわち、周辺回路領域２６の有する４層の配線１Ｍ〜４Ｍを有する多層配線層２２ｂよりも低く形成された有効画素領域２５の多層配線層２２ａ上に、溝部３３を形成する。溝部３３は、多層配線層２２ａに形成された配線１Ｍ〜４Ｍに接触しない位置に形成されるものである。また、溝部３３の大きさは、好ましくは、幅２０ｎｍ〜１００μｍ、深さ２０ｎｍ〜２０μｍに形成される。
【００４１】
次に、図４Ａに示すように、多層配線層２２ａ，２２ｂ上部の、有効画素領域２５と周辺画素領域２６とを含む全面にカラーフィルタ材料２３ａを塗布する。カラーフィルタ材料２３ａは、例えば色素を混合した感光型レジストで構成される。本実施形態例では、有効画素領域２５と周辺回路領域２６との間でできる、多層配線層２２ａ，２２ｂの段差部よりも有効画素領域２５側における多層配線層２２ａ上部には、溝部３３が構成されている。これにより、カラーフィルタ材料２３ａを全体に塗布した場合に、その溝部３３にもカラーフィルタ材料２３ａが入り込む。そうすると、従来、段差部において分厚く塗布されていたカラーフィルタ材料２３ａが溝部３３に吸収され、これにより、周辺回路領域２６と有効画素領域２５との間におけるカラーフィルタ材料２３ａの傾斜が溝部３３においてリセットされる。
【００４２】
すなわち、従来、図１８に示すように、段差部にカラーフィルタ材料５３ａが分厚く塗布されることにより、成膜されるカラーフィルタ５３は、周辺回路領域５６から有効画素領域５５に架けてなだらかな傾斜を有するように、成膜されていた。しかしながら、本実施形態例では、その傾斜に起因していた段差部の塗布材料であるカラーフィルタ材料２３ａが溝部３３に入り込む。これにより、カラーフィルタ材料２３ａの傾きが有効画素領域２５内にずれ込むことがない。これにより、周辺回路領域２６と有効画素領域２５において、多層配線層２２ａ，２２ｂ上部に塗布されたカラーフィルタ材料２３ａは、それぞれ平坦に成膜される。
【００４３】
次に、図４Ｂに示すように、有効画素領域２５に構成されるフォトダイオードＰＤの所望の位置にカラーフィルタ２３が形成されるように、全面に塗布されたカラーフィルタ材料２３ａを露光、現像する。このように形成されたカラーフィルタ２３は、所望の多層配線層２２ａ上に平坦に形成される。
【００４４】
そして、本実施形態例では、図４Ａ及び図４Ｂに示す工程を繰り返すことにより、図５Ａに示すように、例えば、赤色（Ｒ）、青色（Ｂ）、緑色（Ｇ）のカラーフィルタ２３が順に成膜される。
このとき、周辺回路領域２６の多層配線層２２ｂ上には、カラーフィルタ２３は必要ない為、カラーフィルタ材料２３ａは、除去される。
【００４５】
次に、図５Ｂに示すように、有効画素領域２５と周辺回路領域２６とを含む全面に、オンチップレンズ材料２４ａを塗布する。この場合も、有効画素領域２５と周辺回路領域２６との間における、多層配線層２２ａ，２２ｂの段差部よりも、有効画素領域２５側の多層配線層２２ａ上部には、溝部３３が構成されているので、オンチップレンズ材料２４ａを全体に塗布した場合に、その溝部３３にもオンチップレンズ材料２４ａが入り込む。そして、ここにおいても、従来、段差部において分厚く塗布されていたオンチップレンズ材料２４ａが溝部３３に吸収され、これにより、周辺回路領域２６と有効画素領域２５との間におけるオンチップレンズ材料２４ａの傾斜が溝部３３においてリセットされる。これにより、周辺回路領域２６と有効画素領域２５において、それぞれの多層配線層２２ａ，２２ｂ上部に塗布されたオンチップレンズ材料２４ａは、それぞれ平坦に成膜される。
【００４６】
その後、パターニングすることにより、図２に示すように、有効画素領域２５のフォトダイオードＰＤ上にオンチップレンズ２４ａが形成される。以上の工程により、本実施形態例の固体撮像装置が完成される。
【００４７】
本実施形態例では、有効画素領域２５において、オンチップレンズ材料２４ａが、多層配線層２２ａ，２２ｂとの段差部に影響されず、平坦に成膜される。これにより、パターニングされたオンチップレンズ２４が傾斜することなくカラーフィルタ２３上に形成される。
また、オンチップレンズ２４を形成する前段において、カラーフィルタ２３も平坦に形成されているため、従来起こっていた、カラーフィルタ２３の傾斜の影響もない。
【００４８】
本実施形態例によれば、有効画素領域２５と周辺回路領域２６との間の多層配線層２２ａ，２２ｂの段差部よりも有効画素領域２５側の多層配線層２２ａ上部に、溝部３３を形成する。これにより、有効画素領域２５の多層配線層２２ａの上層に、例えば、カラーフィルタ材料２３ａやオンチップレンズ材料２４ａ等の塗布材料を、ムラ無く、平坦に塗布することができる。そうすると、周辺回路領域２６近隣の有効画素領域２５におけるカラーフィルタ２３やオンチップレンズ２４が精度良く形成されるので、オンチップレンズ２４の集光ポイントのずれを低減することができる。
以上より、本実施形態例の固体撮像装置においては、撮像領域３の、周辺領域２６近隣の有効画素領域２５においても、感度ムラや、色ムラが低減され、画質を向上させることができる。
【００４９】
また、実際の固体撮像装置においては、撮像領域３としては、有効画素領域２５周辺に、実際の映像信号を出力しない無効画素領域が形成される。無効画素領域は、従来、周辺回路領域２６と撮像領域３との間における多層配線層２２ａ，２２ｂの段差部に起因した塗布ムラの影響が、有効画素領域２５内に及ばないようにするため等に設けられるものである。周辺回路領域２６と撮像領域３との間に溝部３３を設けることにより、周辺回路領域２６と、撮像領域３における多層配線層２２ａ，２２ｂ上に形成される膜の膜厚が一定になされる。これにより、周辺回路領域２６に近接する撮像領域３における多層配線層２２ａ上部に、塗布ムラなく、平坦な膜を成膜することができ、カラーフィルタ２３や、オンチップレンズ２４等を精度良く形成することができる。そして、従来、使用することのできなかった、周辺回路領域２６に近接する撮像領域３の無効画素領域を少なくすることができ、チップサイズを小さく形成することができる。そして、チップサイズを小さくすることができるため、製造工程において理収が向上する。
【００５０】
また、同様に、撮像領域３と、周辺回路領域２６との距離も短くすることが可能となり、これによっても、チップサイズの縮小により、理収が向上する。
【００５１】
上述したように、溝部３３を、周辺回路領域２６と撮像領域３と間であって、それぞれの多層配線層２２ａ，２２ｂの段差部よりも、撮像領域３（有効画素領域２５）側の多層配線層２２ａに溝部を構成することで、チップサイズを小さく形成でき、理収を向上させることができる。これにより、コストの低減が図られる。
【００５２】
また、本実施形態例の溝部３３は、例えば、図６に示す固体撮像装置６０のように、撮像領域３の一辺に近接する領域にのみ周辺回路領域２６が形成されている場合には、その撮像領域３と、周辺回路部２６との間にのみ、溝部３３を設ける構成とすればよい。
また、図７に示す固体撮像装置６１のように、例えば、撮像領域３の二辺分に近接する領域に周辺回路領域２６が形成されていれば、その二辺分に近接して形成された周辺回路領域２６と撮像領域３との間に、溝部３３を構成すればよい。
【００５３】
図６及び、図７に示すように、溝部３３を構成するレイアウトは、固体撮像装置の種々の構成に基づいてされるものであり、周辺回路領域２６と撮像領域３の、多層配線層２２ａ，２２ｂ間で段差が生じる領域において、溝部３３を構成すればよい。
【００５４】
また、図６及び図７に示すように、周辺回路領域が一部にのみ形成されている場合であっても、有効画素領域の全周辺に、溝部３３を構成してもよい。
【００５５】
本実施形態例では、撮像領域３の有効画素領域２５と、周辺回路領域２６との間の構成について記載し、図６及び図７では、撮像領域３と周辺回路領域２６との境界部分に溝部３３を構成する例としたが、溝部３３を構成する位置はこれに限られるものではない。
【００５６】
図８，図９は、撮像領域３において、有効画素領域２５の周辺に、オプティカルブラック領域２８が構成された場合に、オプティカルブラック領域２８の多層配線層２２ｃ上部に溝部３３を構成する例である。図８及び図９において、図２に対応する部分には、同一符号を付し重複説明を省略する。
【００５７】
図８におけるオプティカルブラック領域２８においては、例えば、多層配線層２２ｃの光入射側に位置する配線３Ｍが遮光膜２７として用いられている。そして、この例においては、オプティカルブラック領域２８と有効画素領域２５とを含む撮像領域３は、配線１Ｍ、２Ｍ，３Ｍからなる３層の多層配線層２２ａ及び２２ｃを有し、周辺回路領域２６は、配線１Ｍ，２Ｍ，３Ｍ，４Ｍからなる４層の多層配線層２２ｂを有している。そして、図９において、オプティカルブラック領域２８の多層配線層２２ｃ上部には、溝部３３が形成されている。
【００５８】
このように、オプティカルブラック領域２８の多層配線層２２ｃ上部に溝部３３を設ける構成としても、その後の工程において、有効画素領域２５の多層配線層２２ａ上部に積層される塗布膜は、多層配線層２２ｃと多層配線層２２ｂの段差部の影響を受けず、平坦に塗布することができる。
【００５９】
また、図９に示すように、例えば、オプティカルブラック領域２８の多層配線層２２ｃ上部に、複数（図９では２個）の溝部３３を設ける構成としてもよい。すなわち、有効画素領域２５の多層配線層２２a上に塗布される材料が、結果的に平坦に塗布されればよい。そのため、４層の配線１Ｍ〜４Ｍからなる多層配線層２２ｂと、３層の配線１Ｍ〜３Ｍからなる多層配線層２２ａ，２２ｂの段差部による塗布ムラをリセットできるだけの溝部３３を、オプティカルブラック領域２８の多層配線層２２ｃ上に構成すればよい。
【００６０】
ところで、近年、微細化された画素のフォトダイオードに、効率良く光を入射させるため、フォトダイオード上の多層配線層に開口部を設け、光導波路材料を埋め込む提案がなされている。
【００６１】
以下に、本発明の第２の実施形態として、フォトダイオード上部の多層配線層に光導波路を構成する固体撮像装置に本発明を適用する場合の、固体撮像装置及び、その製造方法について説明する。
【００６２】
図１０に、本発明の第２の実施形態に係る固体撮像装置の概略断面構成を示す。図１０に示す断面構成は、例えば、図１のＡ−Ａ線上に沿う断面構成であり、撮像領域３（図１０では、特に、有効画素領域２５を示す）と、周辺回路領域２６（図１においては、水平駆動回路６）とに架かる線上の断面を取ったものである。図１０において、図２に対応する部分には同一符号を付し重複説明を省略する。
【００６３】
本実施形態例の固体撮像装置において、有効画素領域２５のフォトダイオードＰＤ直上の多層配線層２２ａには、開口部３２が設けられており、その開口部３２には、パッシベーション膜２９を介して埋め込み層３０が埋め込まれている。そして、パッシベーション膜２９、埋め込み層３０の上部には、平坦化膜３１、カラーフィルタ２３、オンチップレンズ２４が形成されている。
【００６４】
また、周辺回路領域２６の多層配線層２２ｂ上部には、有効画素領域２５と同様に形成されたパッシベーション膜２９と埋め込み層３０が形成されており、埋め込み層３０上部には、平坦化膜３１が形成されている。
【００６５】
本実施形態例における固体撮像装置は、フォトダイオードＰＤ直上の開口部３２に形成されたパッシベーション膜２９と埋め込み層３０とにより、光導波路が構成される例である。すなわち、有効画素領域２５においては、この光導波路により、オンチップレンズで集光された入射光が、効率良く、フォトダイオードＰＤに入射される。
【００６６】
以下に図１１から図１５を参照して、本実施形態例の固体撮像装置の製造方法を説明する。
【００６７】
まず、図１１Ａに示すように、有効画素領域２５におけるシリコン基板２０表面には、フォトダイオードＰＤを形成し、シリコン基板２０上部に、有効画素領域２５の多層配線層２２ａ、及び周辺回回路領域２６の多層配線層２２ｂを形成する。本実施形態例の多層配線層２２ａは複数の配線１Ｍ，２Ｍ，３Ｍが、多層配線層２２ｂは、複数の配線１Ｍ，２Ｍ，３Ｍ，４Ｍが、例えば酸化シリコンからなる層間絶縁膜２１を介して積層された構成とされる。
【００６８】
本実施形態例においては、簡単の為、シリコン基板２０表面に形成されたフォトダイオードＰＤと多層配線層２２ａ，２２ｂのみ図示したが、実際には、図示しない複数の画素トランジスタが構成される。
【００６９】
有効画素領域２５における多層配線層２２ａは、３層の配線１Ｍ，２Ｍ，３Ｍを有し、周辺回路領域２６では、４層の配線１Ｍ，２Ｍ，３Ｍ，４Ｍを有する。有効画素領域２５の配線１Ｍ，２Ｍ，３Ｍと周辺回路領域２６の配線１Ｍ，２Ｍ，３Ｍとは、同じ工程で形成されるものであり、同じ層に形成される。また、これらの配線１Ｍ，２Ｍ，３Ｍは、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）からなるメタル層で構成することができる。銅（Ｃｕ）で構成する場合は、配線１Ｍ，２Ｍ，３Ｍの近傍に、それぞれ図示しない拡散防止膜を構成することが好ましい。拡散防止膜を構成することにより、銅（Ｃｕ）で構成される配線１Ｍ，２Ｍ，３Ｍの拡散が防止される。
【００７０】
そして、周辺回路領域２６に構成される配線４Ｍも、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）からなるメタル層で構成することができる。
【００７１】
このように、本実施形態例の固体撮像装置では、有効画素領域２５の多層配線層２２ａは、３層の配線１Ｍ，２Ｍ，３Ｍにより構成され、周辺画素領域２６の多層配線層２２ｂは、４層の配線１Ｍ，２Ｍ，３Ｍ，４Ｍにより構成される。これにより、有効画素領域２５の多層配線層２２ａと、周辺回路領域２６の多層配線層２２ｂの高さが異なり、周辺回路領域２６と有効画素領域２５との間に，配線４Ｍ分の段差ができる。
【００７２】
次に、図１１Ｂに示すように、有効画素領域２５のフォトダイオードＰＤ直上の多層配線層２２ａに開口部３２を設ける。そして、開口部３２上部をさらに開口して形成される開口部３２ａを設けると同時に、有効画素領域２５と周辺回路領域２６の間における多層配線層２２ａ，２２ｂの段差部より、有効画素領域２５側の多層配線層２２ａ上部に溝部３３を設ける。開口部３２，３２ａ及び溝部３３は、パターニングされたレジスト膜を用い、ウェットエッチング等の異方性エッチングや、ケミカルドライエッチング等の等方性エッチングを用いて形成する。また、開口部３２は、例えば、有効画素領域２５の多層配線層２２ａにおける一番下層の配線３Ｍが形成される層に達する深さに形成される。そして、溝部３３は、幅２０ｎｍ〜１００μｍ、深さ２０ｎｍ〜２０μｍに形成される。
【００７３】
次に、図１２Ａに示すように、有効画素領域２５及び周辺回路領域２６を含む全面に、パッシベーション膜２９を、例えばＣＶＤ法により成膜する。パッシベーション膜２９の材料としては、例えば、多層配線層２２ａ，２２ｂを形成する酸化シリコン膜(屈折率１．４５)よりも高い屈折率を有する窒化シリコン（屈折率２．０）等が用いられる。このパッシベーション膜２９は、多層配線層２２ａ，２２ｂ上面、開口部３２，３２ａ内壁、及び溝部３３内壁を被覆するように、例えば、膜厚０．５μｍ程度に成膜される。パッシベーション膜２９は、開口部３２，３２ａの縁部でテーパー形状とし、堆積時の異方性により縁部に位置する開口部３２ａで厚く堆積し、開口部３２の底部近くで薄くなるようなプロファイルとしてもよい。
【００７４】
図１２Ａで形成したパッシベーション膜２９のように、ＣＶＤ法を用いた成膜では、塗布材料を用いて塗布膜を形成するときよりも、多層配線層２２ａ，２２ｂ間の段差部に、膜の材料が溜まりにくい。このため、周辺回路領域２６と有効画素領域２５との間における、多層配線層２２ａ，２２ｂの段差部に起因した膜厚のムラは、発生しにくい。しかしながら、このようなＣＶＤ法により成膜する場合においても、溝部３３が形成されていることで、より膜厚ムラが改善される。周辺回路領域２６近隣の有効画素領域２５においても、多層配線層２２ａ，２２ｂの段差の影響を受けることなく、平坦なパッシベーション膜２９が成膜される。
【００７５】
次に、図１２Ｂに示すように、有効画素領域２５及び周辺回路領域２６を含む、パッシベーション膜２９上の全面に、埋め込み層３０となる埋め込み材料を塗布する。この埋め込み層３０は、開口部３２，３２ａに埋め込まれるものであり、埋め込み層３０となる埋め込み材料としては、例えば、多層配線層２２ａ，２２ｂを形成する酸化シリコン膜（屈折率１．４５）よりも高い屈折率を有する材料が用いられる。例えば、そのような材料としては、シロキシサン系樹脂や、ポリイミド等が挙げられる。また、上述した樹脂中に、例えば、酸化チタン、酸化タンタル、酸化ニオブ、酸化タングステン、酸化ジルコニウム、酸化亜鉛、酸化インジウム、酸化ハフニウム等の金属酸化物微粒子を含ませることにより、屈折率を高められる。
【００７６】
本実施形態例では、有効画素領域２５と周辺回路領域２６との間における、多層配線層２２ａ，２２ｂの段差部よりも、有効画素領域２５側の多層配線層２２ａ上部には、溝部３３が構成されている。このため、埋め込み層３０となる埋め込み材料を全体に塗布した場合に、その溝部３３にも埋め込み材料が入り込む。そうすると、従来、段差部において分厚く塗布されていた埋め込み材料が溝部３３に吸収される。これにより、周辺回路領域２６と有効画素領域２５との間における埋め込み層３０の傾斜が溝部３３においてリセットされる。すなわち、従来、段差部に埋め込み層３０が分厚く塗布されることにより、成膜される埋め込み層３０は、周辺回路領域２６から有効画素領域２５に架けてなだらかな傾斜を有していたが、その傾斜に原因となっていた段差部の埋め込み層３０が溝部３３に入り込む。これにより、周辺回路領域２６と有効画素領域２５とにおいて、多層配線層２２ａ，２２ｂ上部の埋め込み層３０は、それぞれ平坦に塗布される。
【００７７】
本実施形態例において、フォトダイオードＰＤ直上の開口部３２に形成された高屈折率物質からなるパッシベーション膜２９と、埋め込み層３０は、外部から入射された光をフォトダイオードＰＤに導波する光導波路を構成する。
【００７８】
そして、図１３Ａに示すように、有効画素領域２５及び周辺回路領域２６を含む全面に、平坦化膜３１を塗布する。この平坦化膜３１の成膜工程においても、埋め込み層３０の成膜工程と同様に、有効画素領域２５と周辺回路領域２６との間に、溝部３３が形成されていることにより、周辺回路領域２６及び有効画素領域２５上面に平坦化膜３１が平坦に形成される。
【００７９】
そして、ここまでの工程において、溝部３３は、パッシベーション膜２９、埋め込み層３０、平坦化膜３１によって完全には埋め込まれない程度の大きさであることが好ましい。
【００８０】
そして、図１３Ｂに示すように、有効画素領域２５と周辺画素領域２６とを含む全面にカラーフィルタ材料２３ａを塗布する。カラーフィルタ材料２３ａは、例えば色素を混合した感光型レジストで構成される。本実施形態例では、有効画素領域２５と周辺回路領域２６との間における、多層配線層２２ａ，２２ｂの段差部よりも、有効画素領域２５側の多層配線層２２ａ上部には、溝部３３が構成されている。そして、この段階において、溝部３３は、他の材料（例えば、パッシベーション膜２９や埋め込み層３０）で完全には埋め込まれていない。このため、カラーフィルタ材料２３ａを全体に塗布した場合においても、その溝部３３にカラーフィルタ材料２３ａが入り込む。そうすると、従来、多層配線層２２ａ，２２ｂの段差部において分厚く塗布されていたカラーフィルタ材料２３ａが溝部３３に吸収される。これにより、周辺回路領域２６と有効画素領域２５との間におけるカラーフィルタ材料２３ａの傾斜が溝部３３においてリセットされる。このため、周辺回路領域２６と有効画素領域２５とで、多層配線層２２ａ，２２ｂ上部に塗布されたカラーフィルタ材料２３ａは、それぞれ平坦に成膜される。
【００８１】
そして、図１４Ａに示すように、有効画素領域２５に構成されるフォトダイオードＰＤの所望の位置にカラーフィルタ２３が形成されるように、全面に形成されたカラーフィルタ材料２３ａを露光、現像する。このように形成されたカラーフィルタ２３は、所望の多層配線層２２ａ上に平坦に形成される。
そして、本実施形態例では、図１３Ｂ，図１４Ａに示す工程を繰り返すことにより、図１４Ｂに示すように、例えば、赤色（Ｒ）、青色（Ｂ）、緑色（Ｇ）のカラーフィルタ２３を画素毎に、順に成膜する。このとき、周辺回路領域２６には、カラーフィルタ２３は必要ない為、形成されない。
【００８２】
次に、図１５Ａに示すように、有効画素領域２５と周辺回路領域２６とを含む全面に、オンチップレンズ材料２４ａを塗布する。この場合も、有効画素領域２５と周辺回路領域２６との上部には、溝部３３が構成されているので、オンチップレンズ材料２４ａを全体に塗布した場合に、その溝部３３にもオンチップレンズ材料２４ａが入り込む。そして、ここにおいても、従来、多層配線層２２ａ，２２ｂの段差部において分厚く塗布されていたオンチップレンズ材料２４ａが溝部３３に吸収される。これにより、周辺回路領域２６と有効画素領域２５との間におけるオンチップレンズ材料２４ａの傾斜が溝部３３においてリセットされる。このため、周辺回路領域２６と有効画素領域２５において、多層配線層２２ａ，２２ｂ上部に塗布されたオンチップレンズ材料２４ａは、それぞれ平坦に成膜される。
【００８３】
その後、パターニングすることにより、図１５Ｂに示すように、有効画素領域２５のフォトダイオードＰＤ上にオンチップレンズ２４が形成される。本実施形態例では、以上の工程により、固体撮像装置が完成される。
【００８４】
本実施形態例では、有効画素領域２５において、オンチップレンズ材料２４ａが、有効画素領域２５と周辺回路領域２６との間における、多層配線層２２ａ，２２ｂの段差部に影響されないで、平坦に成膜される。このため、パターニングされたオンチップレンズ２４が傾斜することなくカラーフィルタ２３上に形成される。また、オンチップレンズ２４が形成される工程の前段において、カラーフィルタ２３も平坦に形成されているため、従来起こっていた、カラーフィルタ２３の傾斜の影響もない。このため、周辺回路領域２６近隣の有効画素領域２５における、フォトダイオードＰＤ上へ集光される光の集光特性が向上する。
【００８５】
本実施形態例では、第１の実施形態例と同様の効果を得ることができる。
また、本実施形態例では、フォトダイオードＰＤ直上の開口部３２に光導波路を構成するため、その開口部３２を形成する工程において、同時に、溝部３３を形成することができる。そのため、工程数を増やすことなく、感度ムラ、色ムラが低減された固体撮像装置を製造することができる。
【００８６】
本実施形態例においても、第１の実施形態例と同様に、図６，図７における体様や、図８，図９における体様とすることができる。
【００８７】
本発明に係る固体撮像装置は、固体撮像装置を備えたカメラ、カメラ付き携帯機器、固体撮像装置を備えたその他の機器、等の電子機器に適用することができる。
【００８８】
図１６に、本発明の電子機器の一例としてカメラに適用した実施の形態を示す。本実施の形態に係るカメラ８０は、光学系（光学レンズ）８１と、固体撮像装置８２と、信号処理回路８３とを備えてなる。固体撮像装置８２は、上述した各実施の形態のいずれか１つの固体撮像装置が適用される。光学系８１は、被写体からの像光（入射光）を固体撮像装置の撮像面上に結像させる。これにより、固体撮像装置８２の光電変換素子において一定期間信号電荷が蓄積される。信号処理回路８３は、固体撮像装置８２の出力信号に対して種々の信号処理を施して出力する。本実施の形態のカメラ８０は、光学系８１、固体撮像装置８２、信号処理回路８３がモジュール化したカメラモジュールの形態を含む。
【００８９】
本発明は、図１６のカメラ、あるいはカメラモジュールを備えた例えば携帯電話に代表されるカメラ付き携帯機器などを構成することができる。
さらに、図１６の構成は、光学系８１、固体撮像装置８２、信号処理回路８３がモジュール化した撮像機能を有するモジュール、いわゆる撮像機能モジュ−ルとして構成することができる。本発明は、このような撮像機能モジュールを備えた電子機器を構成することができる。
【００９０】
本実施の形態に係る電子機器によれば、固体撮像装置における画素特性が優れており、感度ムラ、色ムラが低減された電子機器を提供することができる。
【図面の簡単な説明】
【００９１】
【図１】本発明の一実施形態に係る固体撮像装置の概略構成図である。
【図２】本発明の第１の実施形態における固体撮像装置の概略断面構成図である。
【図３】Ａ，Ｂ  本発明の第１の実施形態における固体撮像装置の製造工程図（その１）である。
【図４】Ａ，Ｂ  本発明の第１の実施形態における固体撮像装置の製造工程図（その２）である。
【図５】Ａ，Ｂ  本発明の第１の実施形態における固体撮像装置の製造工程図（その３）である。
【図６】固体撮像装置において、溝部を形成する位置のレイアウト例（その１）である。
【図７】固体撮像装置において、溝部を形成する位置のレイアウト例（その２）である。
【図８】第１の実施形態における固体撮像装置の他の例である。
【図９】第１の実施形態における固体撮像装置の他の例である。
【図１０】本発明の第２の実施形態における固体撮像装置の概略断面構成図である。
【図１１】Ａ，Ｂ  本発明の第２の実施形態における固体撮像装置の製造工程図（その１）である。
【図１２】Ａ，Ｂ  本発明の第２の実施形態における固体撮像装置の製造工程図(その２)である。
【図１３】Ａ，Ｂ  本発明の第２の実施形態における固体撮像装置の製造工程図（その３）である。
【図１４】Ａ，Ｂ  本発明の第２の実施形態における固体撮像装置の製造工程図（その４）である。
【図１５】Ａ，Ｂ  本発明の第２の実施形態における固体撮像装置の製造工程図（その５）である。
【図１６】本発明の固体撮像装置を用いた電子機器である。
【図１７】従来例における固体撮像装置である。
【図１８】従来例における固体撮像装置の概略断面構成図である。
【符号の説明】
【００９２】
１・・固体撮像装置、２・・画素、３・・撮像領域、２０・・シリコン基板、２１・・層間絶縁膜、２２ａ，２２ｂ，２２ｃ・・多層配線層、２３ａ・・カラーフィルタ材料、２３・・カラーフィルタ、２４ａ・・オンチップレンズ材料、２４・・オンチップレンズ、２５・・有効画素領域、２６・・周辺回路領域、２７・・遮光膜、２８・・オプティカルブラック領域、２９・・パッシベーション膜、３０・・埋め込み層、３１・・平坦化膜、３２・・開口部、３３・・溝部
【図１】
0005298617.tif 000002
【図２】
0005298617.tif 000003
【図３】
0005298617.tif 000004
【図４】
0005298617.tif 000005
【図５】
0005298617.tif 000006
【図６】
0005298617.tif 000007
【図７】
0005298617.tif 000008
【図８】
0005298617.tif 000009
【図９】
0005298617.tif 000010
【図１０】
0005298617.tif 000011
【図１１】
0005298617.tif 000012
【図１２】
0005298617.tif 000013
【図１３】
0005298617.tif 000014
【図１４】
0005298617.tif 000015
【図１５】
0005298617.tif 000016
【図１６】
0005298617.tif 000017
【図１７】
0005298617.tif 000018
【図１８】
0005298617.tif 000019