(57)【特許請求の範囲】
【請求項１】
直流電源（４）の直流電力を昇圧する昇圧回路（１３）と、
前記昇圧回路（１３）から出力された直流電力を交流電力に変換し、系統（３）へ交流電力を出力するインバータ回路（１４）と、
前記系統の交流電圧（Ｖａｃ）が前記直流電源の直流電圧（Ｖｄｃ）より低いとき、前記系統へ前記交流電力を出力するように、前記インバータ回路をヒステリシス制御によって制御するヒステリシス制御手段（５１−５８、６０）と、
前記系統の交流電圧（Ｖａｃ）が前記直流電源の直流電圧（Ｖｄｃ）より高いとき、前記系統に前記交流電力を出力するように前記昇圧回路を比例積分制御によって制御する比例積分制御手段（３０）とを備え、
前記インバータ回路（１４）は、ブリッジ回路（Ｑ１−Ｑ４）と、前記ブリッジ回路と前記系統との間に設けられたノーマルコイル（Ｌ２）とを備え、
前記ヒステリシス制御手段と前記比例積分制御手段とは、前記ノーマルコイルに流れる電流（ＩＬ）に応じて制御を実行し、
さらに、前記比例積分制御手段により前記昇圧回路の制御が開始されたときに、制御ゲインを抑制する制御ゲイン抑制手段（２４５）を備えることを特徴とする電力変換装置。
【請求項２】
前記制御ゲイン抑制手段（２４５）は、前記昇圧回路の容量成分と誘導成分との共振周期にわたって前記制御ゲインを抑制することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
直流電源（４）の直流電力を昇圧する昇圧回路（１３）と、
前記昇圧回路（１３）から出力された直流電力を交流電力に変換し、系統（３）へ交流電力を出力するインバータ回路（１４）と、
前記系統の交流電圧（Ｖａｃ）が前記直流電源の直流電圧（Ｖｄｃ）より低いとき、前記系統へ前記交流電力を出力するように、前記インバータ回路をヒステリシス制御によって制御するヒステリシス制御手段（５１−５８、６０）と、
前記系統の交流電圧（Ｖａｃ）が前記直流電源の直流電圧（Ｖｄｃ）より高いとき、前記系統に前記交流電力を出力するように前記昇圧回路を比例積分制御によって制御する比例積分制御手段（３０）とを備え、
前記インバータ回路（１４）は、ブリッジ回路（Ｑ１−Ｑ４）と、前記ブリッジ回路と前記系統との間に設けられたノーマルコイル（Ｌ２）とを備え、
前記ヒステリシス制御手段と前記比例積分制御手段とは、前記ノーマルコイルに流れる電流（ＩＬ）に応じて制御を実行し、
さらに、前記比例積分制御手段による前記昇圧回路の制御を、前記交流電圧（Ｖａｃ）が前記直流電圧（Ｖｄｃ）より高くなるより所定の進角量前に開始させる進角手段（３４４、３７１−３７６）を備えることを特徴とする電力変換装置。
【請求項４】
前記進角量は、前記昇圧回路の容量成分と誘導成分との共振周期の１／１０以上、かつ前記共振周期以下であることを特徴とする請求項３に記載の電力変換装置。
【請求項５】
直流電源（４）の直流電力を昇圧する昇圧回路（１３）と、
前記昇圧回路（１３）から出力された直流電力を交流電力に変換し、系統（３）へ交流電力を出力するインバータ回路（１４）と、
前記系統の交流電圧（Ｖａｃ）が前記直流電源の直流電圧（Ｖｄｃ）より低いとき、前記系統へ前記交流電力を出力するように、前記インバータ回路をヒステリシス制御によって制御するヒステリシス制御手段（５１−５８、６０）と、
前記系統の交流電圧（Ｖａｃ）が前記直流電源の直流電圧（Ｖｄｃ）より高いとき、前記系統に前記交流電力を出力するように前記昇圧回路を比例積分制御によって制御する比例積分制御手段（３０）とを備え、
前記インバータ回路（１４）は、ブリッジ回路（Ｑ１−Ｑ４）と、前記ブリッジ回路と前記系統との間に設けられたノーマルコイル（Ｌ２）とを備え、
前記ヒステリシス制御手段と前記比例積分制御手段とは、前記ノーマルコイルに流れる電流（ＩＬ）に応じて制御を実行し、
さらに、前記比例積分制御手段による前記昇圧回路の制御を、前記交流電圧（Ｖａｃ）が前記直流電圧（Ｖｄｃ）より低くなった後に停止させる遅角手段（３４４、３７７−３７９）を備えることを特徴とする電力変換装置。
【請求項６】
さらに、前記交流電圧（Ｖａｃ）が前記直流電圧（Ｖｄｃ）より低いとき、前記昇圧回路による昇圧を停止する停止手段（４４、３４４）を備えることを特徴とする請求項１から請求項５のいずれかに記載の電力変換装置。
【請求項７】
さらに、前記交流電圧（Ｖａｃ）が前記直流電圧（Ｖｄｃ）より高いとき、前記昇圧回路によって昇圧された直流電力を前記交流電力に変換するように前記インバータ回路を制御する極性制御手段（５９）を備えることを特徴とする請求項１から請求項６のいずれかに記載の電力変換装置。
【請求項８】
前記比例積分制御手段は、前記ノーマルコイルの電流の移動平均値を求める平均値算出手段（３１）を備え、前記移動平均値に基づいて前記比例積分制御を実行することを特徴とする請求項１から請求項７のいずれかに記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、系統へ電力を出力する電力変換装置に関する。
【背景技術】
【０００２】
小規模の発電施設、または小規模の蓄電池から系統へ電力を出力する電力変換装置が知られている。このような電力変換装置は、パワーコンディショナ、または系統連系インバータなどとも呼ばれることがある。この種の電力変換装置においては、系統における電力の品質を維持するために、系統へ出力される交流電力に含まれる高調波を抑制する必要がある。
【０００３】
例えば、特許文献１ないし特許文献４には、系統の交流電圧が電源の直流電圧より低い場合はインバータのみを駆動し、交流電圧が直流電圧より高い場合は昇圧回路のみを駆動する装置を開示している。この構成では、昇圧回路は、昇圧回路のリアクトルに流れる電流を検出することによって制御されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１５２６４７号公報
【特許文献２】特開２０００−３５０４６７号公報
【特許文献３】特開２０００−３３３４７１号公報
【特許文献４】特開２００１−８４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来技術の構成では、昇圧回路がリアクトル電流に応じて制御される。ところが、入力電源からの電流は入力側の平滑コンデンサにも流れる。すなわち、リアクトル電流は、出力側の交流電流を正確に反映していない。このため、交流出力における高調波成分を抑制することが困難であった。
【０００６】
また、従来技術の構成では、昇圧回路による制御と、インバータ回路による制御とが切替えられる過渡期に交流電流に歪みを生じるという問題点があった。この歪みを抑制するために、特許文献３に記載の技術では、直流電圧検出値を補正することで切替タイミングを補正している。しかし、過渡期における歪みは、回路の容量成分と誘導成分との共振によって生じるため、従来技術の構成では歪みを十分に抑制することが困難であった。
【０００７】
本発明は上記問題点に鑑みてなされたものであり、その目的は、交流出力における高調波を抑制することができる電力変換装置を提供することである。
【０００８】
本発明の他の目的は、昇圧回路による直交変換とインバータ回路による直交変換との切り替わりに起因する高調波を抑制することができる電力変換装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明は上記目的を達成するために以下の技術的手段を採用する。
【００１８】
請求項１に記載の発明は、直流電源（４）の直流電力を昇圧する昇圧回路（１３）と、昇圧回路（１３）から出力された直流電力を交流電力に変換し、系統（３）へ交流電力を出力するインバータ回路（１４）と、系統の交流電圧（Ｖａｃ）が直流電源の直流電圧（Ｖｄｃ）より低いとき、系統へ交流電力を出力するように、インバータ回路をヒステリシス制御によって制御するヒステリシス制御手段（５１−５８、６０）と、系統の交流電圧（Ｖａｃ）が直流電源の直流電圧（Ｖｄｃ）より高いとき、系統に交流電力を出力するように昇圧回路を比例積分制御によって制御する比例積分制御手段（３０）とを備え、インバータ回路（１４）は、ブリッジ回路（Ｑ１−Ｑ４）と、ブリッジ回路と系統との間に設けられたノーマルコイル（Ｌ２）とを備え、ヒステリシス制御手段と比例積分制御手段とは、ノーマルコイルに流れる電流（ＩＬ）に応じて制御を実行し、さらに、比例積分制御手段により昇圧回路の制御が開始されたときに、制御ゲインを抑制する制御ゲイン抑制手段（２４５）を備えることを特徴とする。
この構成によると、交流電圧が直流電圧より高いときに昇圧回路が比例積分制御によって制御される。一方、交流電圧が直流電圧より低いときにインバータ回路がヒステリシス制御によって制御される。これにより、インバータ回路のスイッチング回数が抑制される。この結果、インバータ回路に起因する高調波が抑制される。この構成によると、系統への出力に近いノーマルコイルの電流に応じて制御を実行することができる。このため、昇圧回路が比例積分制御されるときに、高調波の少ない交流電力が出力される。この構成によると、昇圧回路の起動時における高調波が抑制される。
【００１９】
請求項２に記載の発明は、制御ゲイン抑制手段（２４５）は、昇圧回路の容量成分と誘導成分との共振周期にわたって制御ゲインを抑制することを特徴とする。この構成によると、昇圧回路の共振に起因する高調波が抑制される。
【００２０】
請求項３に記載の発明は、直流電源（４）の直流電力を昇圧する昇圧回路（１３）と、昇圧回路（１３）から出力された直流電力を交流電力に変換し、系統（３）へ交流電力を出力するインバータ回路（１４）と、系統の交流電圧（Ｖａｃ）が直流電源の直流電圧（Ｖｄｃ）より低いとき、系統へ交流電力を出力するように、インバータ回路をヒステリシス制御によって制御するヒステリシス制御手段（５１−５８、６０）と、系統の交流電圧（Ｖａｃ）が直流電源の直流電圧（Ｖｄｃ）より高いとき、系統に交流電力を出力するように昇圧回路を比例積分制御によって制御する比例積分制御手段（３０）とを備え、インバータ回路（１４）は、ブリッジ回路（Ｑ１−Ｑ４）と、ブリッジ回路と系統との間に設けられたノーマルコイル（Ｌ２）とを備え、ヒステリシス制御手段と比例積分制御手段とは、ノーマルコイルに流れる電流（ＩＬ）に応じて制御を実行し、さらに、比例積分制御手段による昇圧回路の制御を、交流電圧（Ｖａｃ）が直流電圧（Ｖｄｃ）より高くなるより所定の進角量前に開始させる進角手段（３４４、３７１−３７６）を備えることを特徴とする。
この構成によると、交流電圧が直流電圧より高いときに昇圧回路が比例積分制御によって制御される。一方、交流電圧が直流電圧より低いときにインバータ回路がヒステリシス制御によって制御される。これにより、インバータ回路のスイッチング回数が抑制される。この結果、インバータ回路に起因する高調波が抑制される。この構成によると、系統への出力に近いノーマルコイルの電流に応じて制御を実行することができる。このため、昇圧回路が比例積分制御されるときに、高調波の少ない交流電力が出力される。この構成によると、昇圧回路の起動遅れに起因する高調波が抑制される。
【００２１】
請求項４に記載の発明は、進角量は、昇圧回路の容量成分と誘導成分との共振周期の１／１０以上、かつ共振周期以下であることを特徴とする。この構成によると、昇圧回路の共振に起因する高調波が抑制される。
【００２２】
請求項５に記載の発明は、直流電源（４）の直流電力を昇圧する昇圧回路（１３）と、昇圧回路（１３）から出力された直流電力を交流電力に変換し、系統（３）へ交流電力を出力するインバータ回路（１４）と、系統の交流電圧（Ｖａｃ）が直流電源の直流電圧（Ｖｄｃ）より低いとき、系統へ交流電力を出力するように、インバータ回路をヒステリシス制御によって制御するヒステリシス制御手段（５１−５８、６０）と、系統の交流電圧（Ｖａｃ）が直流電源の直流電圧（Ｖｄｃ）より高いとき、系統に交流電力を出力するように昇圧回路を比例積分制御によって制御する比例積分制御手段（３０）とを備え、インバータ回路（１４）は、ブリッジ回路（Ｑ１−Ｑ４）と、ブリッジ回路と系統との間に設けられたノーマルコイル（Ｌ２）とを備え、ヒステリシス制御手段と比例積分制御手段とは、ノーマルコイルに流れる電流（ＩＬ）に応じて制御を実行し、さらに、比例積分制御手段による昇圧回路の制御を、交流電圧（Ｖａｃ）が直流電圧（Ｖｄｃ）より低くなった後に停止させる遅角手段（３４４、３７７−３７９）を備えることを特徴とする。
この構成によると、交流電圧が直流電圧より高いときに昇圧回路が比例積分制御によって制御される。一方、交流電圧が直流電圧より低いときにインバータ回路がヒステリシス制御によって制御される。これにより、インバータ回路のスイッチング回数が抑制される。この結果、インバータ回路に起因する高調波が抑制される。この構成によると、系統への出力に近いノーマルコイルの電流に応じて制御を実行することができる。このため、昇圧回路が比例積分制御されるときに、高調波の少ない交流電力が出力される。この構成によると、昇圧回路の停止時における高調波が抑制される。
【００２３】
請求項６に記載の発明は、さらに、交流電圧（Ｖａｃ）が直流電圧（Ｖｄｃ）より低いとき、昇圧回路による昇圧を停止する停止手段（４４、３４４）を備えることを特徴とする。この構成によると、交流電圧が直流電圧より低いとき昇圧回路の昇圧機能を利用することなく、インバータ回路による変調機能と直交変換機能とを用いて交流電力が出力される。この結果、昇圧回路に起因する高調波が抑制される。
請求項７に記載の発明は、さらに、交流電圧（Ｖａｃ）が直流電圧（Ｖｄｃ）より高いとき、昇圧回路によって昇圧された直流電力を交流電力に変換するようにインバータ回路を制御する極性制御手段（５９）を備えることを特徴とする。この構成によると、昇圧回路によって昇圧された直流電力が、インバータ回路によって交流電力に変換され、系統に出力される。このとき、インバータ回路の直交変換機能だけが利用されるから、インバータ回路のスイッチング回数が抑制される。この結果、インバータ回路に起因する高調波が抑制される。
請求項８に記載の発明は、比例積分制御手段は、ノーマルコイルの電流の移動平均値を求める平均値算出手段（３１）を備え、移動平均値に基づいて比例積分制御を実行することを特徴とする。この構成によると、ノーマルコイルの電流の変動に過敏に反応することなく、安定的に比例積分制御が実行される。この結果、高調波が抑制される。
【００２４】
なお、特許請求の範囲および上記手段の項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
【図面の簡単な説明】
【００２５】
【図１】本発明を適用した第１実施形態の電力変換装置を示すブロック図である。
【図２】第１実施形態の直流電圧と交流電圧とを示す波形図である。
【図３】第１実施形態の平滑コンデンサの電圧を示す波形図である。
【図４】第１実施形態の交流電流を示す波形図である。
【図５】第１実施形態の昇圧回路の制御信号を示す波形図である。
【図６】第１実施形態のインバータ回路の制御信号を示す波形図である。
【図７】第１実施形態のインバータ回路の制御信号を示す波形図である。
【図８】第１実施形態のノーマルコイルの電流を示す波形図である。
【図９】本発明を適用した第２実施形態の電力変換装置を示すブロック図である。
【図１０】第２実施形態の直流電圧と交流電圧とを示す波形図である。
【図１１】第２実施形態の比例ゲインを示す波形図である。
【図１２】第２実施形態のノーマルコイルの電流を示す波形図である。
【図１３】本発明を適用した第３実施形態の電力変換装置を示すブロック図である。
【図１４】第３実施形態の作動を示すフローチャートである。
【図１５】第３実施形態の正弦波テーブルを示すグラフである。
【図１６】第３実施形態の直流電圧と交流電圧とを示す波形図である。
【図１７】第３実施形態の昇圧回路の制御信号を示す波形図である。
【図１８】第３実施形態のインバータ回路の制御信号を示す波形図である。
【図１９】第３実施形態のインバータ回路の制御信号を示す波形図である。
【図２０】第３実施形態の共振成分を示す波形図である。
【図２１】第３実施形態の進角量と電流変動との関係を示すグラフである。
【図２２】第３実施形態のノーマルコイルの電流を示す波形図である。
【図２３】本発明を適用した第４実施形態の電力変換装置を示すブロック図である。
【図２４】第４実施形態のノーマルコイルの電流を示す波形図である。
【図２５】本発明を適用した第５実施形態の電力変換装置を示すブロック図である。
【発明を実施するための形態】
【００２６】
以下に、図面を参照しながら本発明を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各実施形態で具体的に組合せが可能であることを明示している部分同士の組合せばかりではなく、特に組合せに支障が生じなければ、明示してなくとも実施形態同士を部分的に組み合せることも可能である。
【００２７】
（第１実施形態）
図１は、本発明を適用した第１実施形態の電力変換装置１を含む電力システム２を示すブロック図である。電力システム２は、系統３に接続された需要家に設置されている。電力システム２は、例えば、個人の住宅、または事業所において構成されている。系統３は、電力供給会社などの供給者によって提供される電力網である。系統３は、単相３線方式の電源であり、中性線（Ｎ）と、電圧線（Ｕ、Ｖ）とを有する。電力システム２は、小規模な直流電源（ＤＣＳ）４を備える。直流電源４は、住宅などに設置された小規模発電施設、または二次電池によって提供される。小規模発電施設として、例えば、太陽光発電装置、風力発電装置、または燃料電池を用いることができる。電力システム２は、系統３から電力を受ける負荷（ＬＤ）５を備える。電力システム２は、系統３から電力供給を受ける機能と、直流電源４から系統３へ電力を出力する機能とを有している。直流電源４から系統３へ電力を出力する機能は、逆潮流機能とも呼ばれる。電力システム２は、電力変換装置１を備える。電力変換装置１は、直流電源４から系統３へ電力を出力する。
【００２８】
電力変換装置１は、直流電源４に接続された直流端１１と、系統３に接続された交流端１２とを備える。電力変換装置１は、直流端１１から供給される直流電力を交流電力に変換し、交流電力を系統３に供給する。電力変換装置１は、昇圧回路１３と、インバータ回路１４とを備える。
【００２９】
昇圧回路１３は、直流電源４の直流電力を昇圧して出力する。昇圧回路１３は、直流端１１から供給される直流電圧Ｖｄｃを昇圧するコンバータ回路である。系統３のピークトゥピーク（Peak To Peak）電圧が２８２Ｖである場合、昇圧回路１３は、３５０Ｖ以上の出力を供給する。昇圧回路１３は、リアクトルＬ１と、スイッチ素子Ｑｂと、ダイオードＤ１、Ｄ２と、平滑コンデンサＣ１とを備える。スイッチ素子Ｑｂは、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）素子である。リアクトルＬ１の一端には、直流電圧Ｖｄｃが供給される。リアクトルＬ１の他端は、スイッチ素子ＱｂとダイオードＤ２との接続点に接続されている。ダイオードＤ２とスイッチ素子Ｑｂとは、昇圧出力の間において直列接続されており、アッパアームとロワアームとを提供する。リアクトルＬ１の一端と昇圧出力との間には、ダイオードＤ１が接続されている。ダイオードＤ１は、直流電圧Ｖｄｃを昇圧出力に直接に供給することを可能としている。平滑コンデンサＣ１は、昇圧出力の間に並列接続されている。この構成によると、スイッチ素子Ｑｂのスイッチングによって直流電圧Ｖｄｃが昇圧され、昇圧出力に供給される。また、スイッチ素子Ｑｂがスイッチングしないときには、直流電圧Ｖｄｃが直接に昇圧出力に供給される。
【００３０】
インバータ回路１４は、昇圧回路１３と交流端１２との間に設けられている。インバータ回路１４は、直流電力を交流電力に変換して出力することができる回路である。インバータ回路１４は、昇圧回路１３によって昇圧された電圧、または直流電圧Ｖｄｃを交流波形に変換して交流端１２に供給する。インバータ回路１４は、昇圧回路１３から出力された直流電力を変調する変調機能と、直流電力を交流電力に変換する直交変換機能とを有する。インバータ回路１４は、系統３へ交流電力を出力する。インバータ回路１４は、フルブリッジ回路と、ノーマルコイルＬ２と、平滑コンデンサＣ２とを備える。フルブリッジ回路は、複数のスイッチ素子をＨブリッジに接続した回路である。フルブリッジ回路は、少なくとも４つのスイッチ素子Ｑ１、Ｑ２、Ｑ３、およびＱ４を備える。スイッチ素子Ｑ１、Ｑ２、Ｑ３、およびＱ４は、ＩＧＢＴ素子である。スイッチ素子Ｑ１およびＱ４は、直流電圧Ｖｄｃと同じ極性の電圧を出力するので、正転対のスイッチ素子と呼ばれる。スイッチ素子Ｑ２およびＱ３は、直流電圧Ｖｄｃと逆極性の電圧を出力するので、反転対のスイッチ素子と呼ばれる。ノーマルコイルＬ２は、フルブリッジ回路の交流端に接続されている。ノーマルコイルＬ２は、ブリッジ回路のひとつの交流端と、系統３との間に直列接続されている。平滑コンデンサＣ２は、ノーマルコイルＬ２と交流端１２との間に並列接続されている。
【００３１】
電力変換装置１は、直流端１１と昇圧回路１３との間に、ノイズを除去するためのフィルタ回路ＦＬＴを備える。電力変換装置１は、インバータ回路１４と交流端１２との間にノイズを除去するためのフィルタ回路ＦＬＴを備える。電力変換装置１は、交流端１２とフィルタ回路ＦＬＴとの間に遮断器ＲＬ１、ＲＬ２を備える。遮断器ＲＬ１、ＲＬ２は、系統３と電力変換回路１との接続を遮断する。電力変換装置１は、各部の電圧、電流を検出するための複数のセンサを備える。電力変換装置１は、直流電圧Ｖｄｃを検出する電圧センサと、交流電圧Ｖａｃを検出する電圧センサと、ノーマルコイルＬ２に流れる電流を検出する電流センサＣＳ２とを備える。さらに、電力変換装置１は、直流電源４から供給される電流を検出する電流センサＣＳ１を備えてもよい。
【００３２】
電力変換装置１は、昇圧回路１３とインバータ回路１４とを制御する制御装置１５を備える。制御装置１５は、コンピュータによって読み取り可能な記憶媒体を備えるマイクロコンピュータによって提供される。記憶媒体は、コンピュータによって読み取り可能なプログラムを格納している。記憶媒体は、メモリによって提供されうる。プログラムは、制御装置１５によって実行されることによって、制御装置１５をこの明細書に記載される装置として機能させ、この明細書に記載される制御方法を実行するように制御装置１５を機能させる。制御装置１５が提供する手段は、所定の機能を達成する機能的ブロック、またはモジュールとも呼ぶことができる。
【００３３】
制御装置１５は、ノーマルコイルＬ２の電流に応じて、系統３の交流電力に同期した交流電力を系統３に供給するように昇圧回路１３とインバータ回路１４とを制御する。制御装置１５は、正弦波に相当する滑らかな凸状の電流波形が得られるように、昇圧回路１３のスイッチングと、インバータ回路１４のスイッチングとを制御する。制御装置１５は、ノーマルコイルＬ２の検出電流ＩＬが目標電流ＩＬ＊に一致するように、昇圧回路１３を制御する。また、制御装置１５は、ノーマルコイルＬ２の電流ＩＬが目標電流ＩＬ＊に一致するように、インバータ回路１４を制御する。
【００３４】
制御装置１５は、比例積分制御（ＰＩ制御）によって昇圧回路１３を制御する。比例積分制御においては、検出電流ＩＬが目標電流ＩＬ＊に一致するように、スイッチ素子Ｑｂがスイッチングされる。比例積分制御においては、検出電流ＩＬと目標電流ＩＬ＊との偏差に比例する比例成分と、偏差を積分した積分成分とに応じて、スイッチ素子Ｑｂのスイッチングディーティ比が調節される。
【００３５】
制御装置１５は、ヒステリシス制御によってインバータ回路１４を制御する。ヒステリシス制御においては、検出電流ＩＬが目標電流ＩＬ＊に一致するように、スイッチ素子Ｑ１−Ｑ４がスイッチングされる。ヒステリシス制御においては、目標電流ＩＬ＊に基づいて設定された上限値と下限値との間に検出電流ＩＬを維持するように、スイッチ素子Ｑ１−Ｑ４がスイッチングされる。
【００３６】
制御装置１５は、目標電流ＩＬ＊を設定するための目標設定ブロック２０を備える。目標設定ブロック２０は、電流指令値を設定するための指令値ブロック（ＩＴＲ）２１と、補正量を設定するための補正ブロック（ＣＲＡ）２２と、電流指令値と補正量とを加算する加算器ブロック２３とを備える。電流指令値は、直流電源４が太陽電池の場合は、太陽電池の出力電力を最大とするように電流値を変化させる最大電力追従制御によって得られる電流値とすることができる。また、電流指令値は、直流電源４が二次電池の場合は、二次電池の出力を一定にするように設定された電流値とすることができる。補正量は、昇圧回路１３のリアクトルＬ１と平滑コンデンサＣ１とによる電流の立上り遅れをカバーするための補正量である。電流指令値と補正量とは、加算器ブロック２３によって加算される。
【００３７】
目標設定ブロック２０は、系統３の電力波形に同期した目標電流ＩＬ＊を生成するために、同期回路を備える。同期回路は、位相同期制御ブロック（ＰＤＣ）２４と、正弦波発生ブロック（ＳＩＮ）２５と、乗算器ブロック２６とを備える。位相同期制御ブロック２４は、同期位相制御によって、系統３の交流電圧Ｖａｃがゼロクロスする時刻と周期とを求める。正弦波発生ブロック２５は、交流電圧Ｖａｃに同期した正弦波信号を生成する。乗算器ブロック２６は、正弦波信号と補正後の電流指令値とを乗算し、目標電流ＩＬ＊を出力する。
【００３８】
制御装置１５は、昇圧回路１３を比例積分制御する昇圧制御ブロック３０を備える。昇圧制御ブロック３０は、比例積分制御を提供するためのブロック群３１−４３を備える。昇圧回路１３の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係は、Ｖｏｕｔ＝Ｔ／（Ｔ−Ｔｏｎ）×Ｖｉｎによって表すことができる。ここで、Ｔは、スイッチ素子Ｑｂのスイッチング周期である。Ｔｏｎは、スイッチ素子Ｑｂのオン期間である。さらに、Ｔｏｎ／Ｔ＝ＭＲとすると、上式は、ＭＲ＝１−（Ｖｉｎ／Ｖｏｕｔ）と変形することができる。ここで、ＭＲは、変調率と呼ばれる。ブロック群３１−３４は、この変調率ＭＲを算出し、変調率に応じたデューティ信号によりスイッチ素子Ｑｂを駆動する。
【００３９】
平均値ブロック（ＡＶＥ）３１は、ノーマルコイルＬ２の検出電流ＩＬの平均値を算出する。平均値ブロック３１は、所定期間の間の検出電流ＩＬの平均値を求めている。言い換えると、平均値ブロック３１は、検出電流ＩＬの移動平均値を求めている。これにより、ノイズ成分が抑制され、昇圧回路１３を安定して制御することができる。この結果、交流電流の波形を正弦波に近く制御することができる。平均値ブロック３１は、ノーマルコイルＬ２の電流ＩＬの移動平均値を求める平均値算出手段を提供する。
【００４０】
加算器ブロック３２は、目標電流ＩＬ＊と平均電流との偏差を求める。この偏差は、目標電流ＩＬ＊と検出電流ＩＬとの偏差に相当する。比例項ブロック（Ｋｐ）３３は、偏差に比例ゲインＫｐを掛けることにより、比例積分制御のための比例項を算出する。積分項ブロック（Ｋｉ）３５は、比例積分制御のための積分ゲインＫｉを設定する。乗算器ブロック３４は、偏差に積分ゲインＫｉを掛ける。さらに、乗算器ブロック３４の出力は、積分器ブロック３６によって積分され、比例積分制御のための積分項が算出される。比例項と積分項とは、加算器ブロック３７によって加算され、制御量が算出される。
【００４１】
絶対値ブロック（ＡＢＳ）３８は、交流電圧Ｖａｃの絶対値を算出する。加算器ブロック３９は、交流電圧Ｖａｃの絶対値と、加算器ブロック３７によって算出された制御量とを加算することにより、出力電圧Ｖｏｕｔに相当する電圧指令値を算出する。１／Ｎブロック（１／Ｎ）４０と、乗算器ブロック４１と、１−Ｎブロック（１−Ｎ）４２とは、変調率ＭＲを算出する。１／Ｎブロック４０は、電圧指令値の逆数を算出する。乗算器ブロック４１は、上記逆数に、入力電圧Ｖｉｎに相当する直流電圧Ｖｄｃを掛ける。１−Ｎブロック４２は、変調率ＭＲを算出する。変調率ＭＲは、パルス幅変調ブロック（ＰＷＭ）４３に入力される。パルス幅変調ブロック４３は、変調率ＭＲに応じたデューティ信号をスイッチ素子Ｑｂに供給する。
【００４２】
さらに、昇圧制御ブロック３０は、直流電圧Ｖｄｃと交流電圧Ｖａｃとの関係に応じて比例積分制御の実行期間を制御する第１の切替制御ブロック（ＳＷＣ１）４４を備える。第１の切替制御ブロック４４は、交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより大きいとき、すなわち｜Ｖａｃ｜＞Ｖｄｃのとき、パルス幅変調ブロック４３をオン（ＯＮ）状態として、昇圧回路１３が比例積分制御によって制御されることを許容する。一方、第１の切替制御ブロック４４は、交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより小さいとき、昇圧回路１３の昇圧を停止する。すなわち｜Ｖａｃ｜＜Ｖｄｃのとき、第１の切替制御ブロック４４は、パルス幅変調ブロック４３をオフ（ＯＦＦ）状態とし、昇圧回路１３が比例積分制御によって制御されることを禁止する。第１の切替制御ブロック４４は、交流電圧Ｖａｃが直流電圧Ｖｄｃより低いとき、昇圧回路１３による昇圧を停止する停止手段を提供する。これにより、昇圧回路１３は、｜Ｖａｃ｜＞Ｖｄｃのときだけ直流電圧Ｖｄｃから、昇圧された電圧を供給する。｜Ｖａｃ｜＜Ｖｄｃのとき、昇圧回路１３の出力には、ダイオードＤ１を通して直流電圧Ｖｄｃが供給される。なお、｜Ｖａｃ｜＝Ｖｄｃのときには、パルス幅変調ブロック４３はオン状態またはオフ状態の状態におくことができる。昇圧制御ブロック３０は、交流電圧Ｖａｃが直流電圧Ｖｄｃより高いとき、系統３に交流電力を出力するように昇圧回路１３を比例積分制御によって制御する比例積分制御手段を提供する。
【００４３】
制御装置１５は、インバータ回路１４を制御するインバータ制御ブロック５０を備える。インバータ制御ブロック５０は、ヒステリシス制御を提供するためのブロック群５１−５８を備える。ブロック群５１−５８は、検出電流ＩＬが目標電流ＩＬ＊に追従して変化するように、インバータ回路１４のスイッチ素子Ｑ１−Ｑ４を駆動する。絶対値ブロック（ＡＢＳ）５１は、目標電流ＩＬ＊の絶対値を算出する。ヒステリシス幅設定ブロック（ＣＲＨ）５２は、目標電流ＩＬ＊の近傍に設定されるヒステリシス幅に相当する補正量を設定する。加算器ブロック５３は、目標電流ＩＬ＊の絶対値に補正量を加算することによりヒステリシス制御のための上限値を算出する。ヒステリシス制御ブロック（ＨＹＳ）５４は、検出電流ＩＬと、目標電流ＩＬ＊と、上限値とを入力する。ヒステリシス制御ブロック５４は、目標電流ＩＬ＊を下限値として利用する。ヒステリシス制御ブロック５４は、検出電流ＩＬが上限値と下限値との間に維持されるように、スイッチング信号を出力する。ヒステリシス制御ブロック５４は、検出電流ＩＬが上限値または下限値に到達するごとに、正転対のスイッチング素子Ｑ１、Ｑ４と反転対のスイッチング素子Ｑ２、Ｑ３とが反転するようにスイッチング信号を出力する。より具体的には、検出電流ＩＬが上限値に到達すると、スイッチング素子Ｑ２およびＱ３をオン状態とし、スイッチ素子Ｑ１およびＱ４をオフ状態とするスイッチング信号を出力する。検出電流ＩＬが下限値に到達すると、スイッチング素子Ｑ１およびＱ４をオン状態とし、スイッチ素子Ｑ２およびＱ３をオフ状態とするスイッチング信号を出力する。ヒステリシス制御ブロック５４に関連するブロック５１−５８およびブロック６０は、昇圧回路１３から供給される直流電力を滑らかな正弦波に変調するために、かつ、その直流電力を交流電力に変換するために、インバータ回路１４をヒステリシス制御によって制御するヒステリシス制御手段を提供する。
【００４４】
選択ブロック５５は、ヒステリシス制御ブロック５４からの信号と、後述する極性制御ブロック（ＰＳＣ）５９からの信号とのいずれかを選択する。デッドタイム付加ブロック５６は、選択ブロック５５を通過したスイッチング信号に、デッドタイムを付加して、スイッチ素子Ｑ１およびＱ４の駆動信号を出力する。反転ブロック（ＩＮＶ）５７は、選択ブロック５５を通過したスイッチング信号を反転する。デッドタイム付加ブロック５８は、反転ブロック５７によって反転されたスイッチング信号に、デッドタイムを付加して、スイッチ素子Ｑ２およびＱ３の駆動信号を出力する。
【００４５】
極性制御ブロック５９は、交流電圧Ｖａｃの極性に応じて反転するスイッチング信号を出力する。すなわち、交流電圧Ｖａｃがゼロ以上のとき、スイッチ素子Ｑ１およびＱ４をオン状態とし、スイッチ素子Ｑ２およびＱ３をオフ状態とするスイッチング信号を出力する。また、交流電圧Ｖａｃがゼロ未満のとき、スイッチ素子Ｑ２およびＱ３をオン状態とし、スイッチ素子Ｑ１およびＱ４をオフ状態とするスイッチング信号を出力する。極性制御ブロック５９は、昇圧回路１３によって昇圧された直流電力を交流電力に変換するためだけにインバータ回路１４を制御する極性制御手段を提供する。
【００４６】
さらに、インバータ制御ブロック５０は、直流電圧Ｖｄｃと交流電圧Ｖａｃとの関係に応じてヒステリシス制御の実行期間を制御する第２の切替制御ブロック（ＳＷＣ２）６０を備える。第２の切替制御ブロック６０は、インバータ回路１４を、高速スイッチング状態と、低速スイッチング状態とに切替える切替手段でもある。高速スイッチング状態では、インバータ回路１４は、正弦波を出力するためにヒステリシス制御される。低速スイッチング状態では、インバータ回路１４は、昇圧回路１３の出力を変調なしで出力するために交流電圧Ｖａｃの極性に応じて制御される。
【００４７】
第２の切替制御ブロック６０は、交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより大きいとき、すなわち｜Ｖａｃ｜＞Ｖｄｃのとき、極性制御ブロック５９の出力だけによってインバータ回路１４が制御されることを許容する。このとき、第２の切替制御ブロック６０は、ヒステリシス制御ブロック５４の出力によってインバータ回路１４が制御されることを禁止する。これにより、インバータ回路１４は、｜Ｖａｃ｜＞Ｖｄｃのときは、昇圧回路１３によって昇圧された電圧を系統３に供給する。インバータ回路１４は、昇圧回路１３によって昇圧された直流電力を交流電力に変換し、系統３に供給する。
【００４８】
一方、第２の切替制御ブロック６０は、交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより小さいとき、すなわち｜Ｖａｃ｜＜Ｖｄｃのとき、ヒステリシス制御ブロック５４の出力だけによってインバータ回路１４が制御されることを許容する。このとき、第２の切替制御ブロック６０は、極性制御ブロック５９の出力によってインバータ回路１４が制御されることを禁止する。これにより、インバータ回路１４は、｜Ｖａｃ｜＜Ｖｄｃのときは、ヒステリシス制御によって変調された電圧を系統３に供給する。なお、｜Ｖａｃ｜＝Ｖｄｃのときには、ヒステリシス制御ブロック５４または極性制御ブロック５９によってインバータ回路１４を制御することができる。
【００４９】
図２ないし図７は、第１実施形態の作動を示す各部の波形図である。図２は、直流電圧Ｖｄｃと交流電圧Ｖａｃとを示す波形図である。図３は、平滑コンデンサＣ１の電圧ＶＣ１を示す波形図である。図４は、交流電流Ｉａｃを示す波形図である。図５は、昇圧回路１３のスイッチ素子Ｑｂの制御信号を示す波形図である。図６は、インバータ回路１４のスイッチ素子Ｑ１、Ｑ４の制御信号を示す波形図である。図７は、インバータ回路１４のスイッチ素子Ｑ２、Ｑ３の制御信号を示す波形図である。
【００５０】
交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより小さい期間ｔ０−ｔ１、およびｔ２−ｔ３においては、インバータ回路１４だけによって直交変換が実行される。このとき、昇圧制御ブロック３０は、昇圧回路１３を駆動しない。このため、平滑コンデンサＣ１の両端には、直流電圧Ｖｄｃが印加される。インバータ回路１４は、ヒステリシス制御ブロック５４から供給されるスイッチング信号によって制御される。交流電流Ｉａｃは、交流電圧Ｖａｃに同期して正弦波状に制御される。
【００５１】
交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより大きい期間ｔ１−ｔ２、ｔ３−ｔ４においては、昇圧回路１３によって直流電力が昇圧される。このとき、昇圧回路１３は、昇圧制御ブロック３０によって比例積分制御される。この結果、平滑コンデンサＣ１の両端には交流電圧Ｖａｃに追従する電圧が印加される。このとき、インバータ回路１４は、極性制御ブロック５９から供給されるスイッチング信号によって制御される。よって、インバータ回路１４の直交変換機能だけが利用される。このため、交流端１２には、昇圧回路１３によって昇圧された交流電圧が供給される。交流電流Ｉａｃは、交流電圧Ｖａｃに同期して正弦波状に制御される。
【００５２】
交流電圧Ｖａｃの極性は、期間ｔ１−ｔ２においては正である。交流電圧Ｖａｃの極性は、期間ｔ３−ｔ４においては負である。このような交流電圧Ｖａｃの極性の反転に応じて、期間ｔ１−ｔ２におけるインバータ回路１４のスイッチング状態と、期間ｔ３−ｔ４におけるインバータ回路１４のスイッチング状態とは、反転した関係にある。
【００５３】
図８は、第１実施形態のノーマルコイルＬ２の電流ＩＬを示す波形図である。電流ＩＬは、系統３の交流電圧Ｖａｃに同期して正弦波状に変化している。昇圧回路１３が比例積分制御される期間において比較的大きな歪みが生じている。
【００５４】
この実施形態によると、交流電圧Ｖａｃが直流電圧Ｖｄｃより低いときには、昇圧回路１３のスイッチングを停止し、ヒステリシス制御されるインバータ回路によって直流電力の変調と、直交変換とを実行している。このため、昇圧回路１３のスイッチング回数が抑制される。この結果、昇圧回路１３に起因する高調波を抑制することができる。また、交流電圧Ｖａｃが直流電圧Ｖｄｃより低いときには、ヒステリシス制御によるスイッチング回数は比較的少ない。このため、インバータ回路１４に起因する高調波が抑制される。
【００５５】
交流電圧Ｖａｃが直流電圧Ｖｄｃより高いときには、比例積分制御される昇圧回路１３によって直流電力を昇圧し、極性制御されるインバータ回路１４によって直交変換を実行している。このとき、インバータ回路１４の直交変換機能だけが利用されるから、インバータ回路１４のスイッチング回数が抑制される。この結果、インバータ回路１４に起因する高調波を抑制することができる。
【００５６】
また、昇圧回路１３とインバータ回路１４との両方がノーマルコイルＬ２に流れる電流ＩＬに応じて制御される。このため、昇圧回路１３とインバータ回路１４との両方を、出力である交流端１２に近い電流ＩＬに応じて制御することができる。この結果、交流端１２において正弦波に近い電流を供給することができる。
【００５７】
また、昇圧回路１３を制御する比例積分制御には、検出電流ＩＬの移動平均値を用いている。このため、検出電流ＩＬの変動が大きい場合においても、比例積分制御によって昇圧回路１３を安定的に制御することができる。この結果、比例積分制御される昇圧回路１３による直交変換から、ヒステリシス制御されるインバータ回路１４による直行変換への切り替わりがスムーズになる。
【００５８】
（第２実施形態）
図９は、本発明を適用した第２実施形態の電力変換装置１を示すブロック図である。電力変換装置１は、先行する実施形態の構成に加えて、さらに比例積分制御における制御ゲインを調節するゲイン調節ブロック（ＣＧＲ）２４５を備える。ゲイン調節ブロック２４５は、電流の共振を抑制するように比例積分制御における制御ゲインを調節する。ゲイン調節ブロック２４５は、比例積分制御の開始時における比例ゲインＫｐを小さく調節する。ゲイン調節ブロック２４５は、比例積分制御の開始時における所定の期間だけ、比例ゲインＫｐを他の期間より小さく調節する。所定期間は、数ミリ秒とすることができる。所定期間は、昇圧回路１３の容量成分と誘導成分との共振周期に応じて設定することができる。所定期間は、少なくとも共振周期にわたることが望ましい。さらに、所定期間は、共振周期の数サイクル分とすることができる。例えば、所定期間は、リアクトルＬ１と平滑コンデンサＣ１とによるＬＣ共振周期の数サイクル分とすることができる。比例ゲインＫｐは、ほぼゼロに設定することができる。また、比例ゲインＫｐは、小さい値に抑制された後、徐々に通常値に復帰するように調節することができる。ゲイン調節ブロック２４５は、昇圧制御ブロック３０により昇圧回路１３の制御が開始されたときに、制御ゲインを抑制する制御ゲイン抑制手段を提供する。
【００５９】
この構成によると、ヒステリシス制御から比例積分制御への切り替わり時に、リアクトルＬ１と平滑コンデンサＣ１とに流れる電流を抑えることができる。この結果、ヒステリシス制御から比例積分制御への切り替わり時における電流の歪みを抑制することができる。
【００６０】
図１０は、第２実施形態の直流電圧Ｖｄｃと交流電圧Ｖａｃとを示す波形図である。図１１は、比例ゲインＫｐを示す波形図である。比例積分制御が開始される時刻ｔ１において、比例ゲインＫｐは、最大値Ｋｐｍａｘから最小値Ｋｐｍｉｎに設定される。この結果、比例積分制御は、小さい比例ゲインＫｐｍｉｎから開始される。比例ゲインＫｐは、所定期間の間、最小値Ｋｐｍｉｎに維持された後、徐々に増加し、交流電圧Ｖａｃがピーク値に到達するまでに最大値Ｋｐｍａｘに復帰する。この構成によると、比例積分制御の開始時における制御量を抑制して過敏な制御反応を抑制することができる。さらに、比例成分制御の後期には十分な応答性を提供することができる。制御ゲインＫｐが抑制されたことによって、電流ＩＬに含まれる共振成分が抑制される。
【００６１】
図１２は、ノーマルコイルＬ２の電流ＩＬを示す波形図である。破線は、ゲイン調節ブロック２４５を備えない場合の波形図を示す。実線は、この実施形態の波形図を示す。この実施形態によると、電流ＩＬに含まれる共振成分の振幅は、幅ＡＤ（Ｋｐ）だけ抑制される。
【００６２】
（第３実施形態）
図１３は、本発明を適用した第３実施形態の電力変換装置１を示すブロック図である。先行する実施形態の構成では、Ｖａｃ＜Ｖｄｃのとき、ダイオードＤ１を通して供給される直流電力をインバータ回路１４によって直交変換している。このため、Ｖａｃ＜Ｖｄｃのとき、すなわち昇圧回路１３が昇圧機能を停止しているとき、ダイオードＤ２には電流が流れていない。ダイオードＤ２は、昇圧回路１３が機能するときに昇圧された直流電力を供給する素子である。この構成では、昇圧回路１３の比例積分制御が開始された後の応答性が悪いという問題点があった。かかる不具合を抑制するために、この実施形態では、第１の切替制御ブロック３４４は、昇圧回路１３の起動タイミングを、交流電圧Ｖａｃが直流電圧Ｖｄｃより高くなるときより所定の進角量ＴＡだけ前に進角させる。さらに、第１の切替制御ブロック３４４は、昇圧回路１３の停止タイミングを、交流電圧Ｖａｃが直流電圧Ｖｄｃより低くなったときより所定の進角量ＴＲだけ後に遅角させる。
【００６３】
図１４は、第３実施形態における昇圧回路１３の起動タイミングｔｓと停止タイミングｔｆとを設定するための作動を示すフローチャートである。図１５は、正弦波テーブルを示すグラフである。処理３７０は、昇圧回路１３の起動タイミングｔｓと停止タイミングｔｆとを設定する設定手段を提供する。
【００６４】
ステップ３７１では、前回の処理におけるサンプル値Ｓｔ（ｎ）を、前回のサンプル値Ｓｔ（ｎ−１）として記憶する。ステップ３７２では、現在の交流電圧Ｖａｃを今回のサンプル値Ｓｔ（ｎ）として記憶する。ステップ３７３では、前回のサンプル値Ｓｔ（ｎ−１）がゼロ未満であり（Ｓｔ（ｎ−１）＜０）、かつ、今回のサンプル値Ｓｔ（ｎ）がゼロ以上である（Ｓｔ（ｎ）≧０）か否かを判定する。ステップ３７３の条件が満たされないとき、ステップ３７７へ進む。ステップ３７３の条件が満たされると、ステップ３７４に進む。ステップ３７４では、現在の時刻ｔを時刻ｔ０に設定する。ステップ３７１−ステップ３７４は、交流電圧Ｖａｃが上昇しながらゼロクロスする時刻を検出する処理を提供する。
【００６５】
ステップ３７５では、交流電圧Ｖａｃが直流電圧Ｖｄｃに等しくなる時刻ｔ１を予測する。時刻ｔ１は、正弦波テーブルから予測される。ステップ３７６では、昇圧回路１３に対する比例積分制御の起動タイミングｔｓを設定する。起動タイミングｔｓは、ｔｓ＝ｔ１−ＴＡ＋ｔ０によって求めることができる。ＴＡは進角量である。第１の切替制御ブロック３４４は、起動タイミングｔｓが到来すると、パルス幅変調ブロック４３をオン状態とする。第１の切替制御ブロック３４４と、ステップ３７１−３７６は、進角手段を提供する。
【００６６】
ステップ３７７では、交流電圧Ｖａｃが低下しながら、直流電圧Ｖｄｃに等しくなる時刻ｔ２を検出する。ステップ３７７では、交流電圧Ｖａｃが直流電圧Ｖｄｃ以下であり（Ｖａｃ≦Ｖｄｃ）、かつ、今回のサンプル値Ｓｔ（ｎ）が前回のサンプル値Ｓｔ（ｎ−１）未満である（Ｓｔ（ｎ）＜Ｓｔ（ｎ−１））か否かを判定する。ステップ３７７の条件が満たされないとき、ステップ３７１へ戻る。ステップ３７７の条件が満たされると、ステップ３７８に進む。ステップ３７８では、現在の時刻ｔを時刻ｔ２に設定する。
【００６７】
ステップ３７９では、昇圧回路１３に対する比例積分制御の停止タイミングｔｆを設定する。停止タイミングｔｆは、ｔｆ＝ｔ２＋ＴＲによって求めることができる。ＴＲは、遅角量である。第１の切替制御ブロック３４４は、停止タイミングｔｆが到来すると、パルス幅変調ブロック４３をオフ状態とする。第１の切替制御ブロック３４４と、ステップ３７７−３７９は、遅角手段を提供する。
【００６８】
図１６は、第３実施形態の直流電圧Ｖｄｃと交流電圧Ｖａｃとを示す波形図である。図１７は、昇圧回路１３の制御信号を示す波形図である。図１８は、インバータ回路１４の制御信号を示す波形図である。図１９は、インバータ回路１４の制御信号を示す波形図である。
【００６９】
第１の切替制御ブロック３４４は、｜Ｖａｃ｜＜Ｖｄｃから｜Ｖａｃ｜＞Ｖｄｃへ切り替わる時刻１より、進角量ＴＡだけ前の時刻ｔｓまで、パルス幅変調ブロック４３をオフ状態としている。第１の切替制御ブロック３４４は、時刻ｔｓから、パルス幅変調ブロック４３をオン状態とする。時刻ｔｓと時刻ｔ１との間においては、インバータ回路１４はヒステリシス制御によって直交変換を実行している。よって、時刻ｔｓと時刻ｔ１との間においては、昇圧回路１３による直交変換と、インバータ回路１４による直交変換とが同時に実行される。
【００７０】
第１の切替制御ブロック３４４は、｜Ｖａｃ｜＞Ｖｄｃとなる期間ｔ１−ｔ２は、パルス幅変調ブロック４３をオン状態とする。この期間は、インバータ回路１４は低速スイッチング状態にあり、直交変換を実行していない。よって、昇圧回路１３だけによって直交変換が実行される。
【００７１】
さらに、第１の切替制御ブロック３４４は、｜Ｖａｃ｜＞Ｖｄｃから｜Ｖａｃ｜＜Ｖｄｃへ切り替わる時刻ｔ２より、遅角量ＴＲだけ後の時刻ｔｆまで、パルス幅変調ブロック４３をオン状態とする。時刻ｔ２と時刻ｔｆとの間においては、インバータ回路１４はヒステリシス制御によって直交変換を実行している。よって、時刻ｔ２と時刻ｔｆとの間においては、昇圧回路１３による直交変換と、インバータ回路１４による直交変換とが同時に実行される。第１の切替制御ブロック３４４は、時刻ｔｆから、パルス幅変調ブロック４３をオフ状態とする。
【００７２】
図２０は、第３実施形態の共振成分を示す波形図である。図２１は、進角量ＴＡと電流変動Ｉｍとの関係を示すグラフである。ノーマルコイルＬ２に流れる電流ＩＬには、昇圧回路１３の容量成分と誘導成分との共振による共振成分が現れる。この共振成分は、共振周期Ｔｒｅｓをもつ。また、電流ＩＬには、共振成分に起因する電流変動Ｉｍが現れる。電流変動Ｉｍは、進角量ＴＡに応じて増減する。進角量ＴＡが０．１×Ｔｒｅｓから０．３×Ｔｒｅｓの範囲では、進角量ＴＡの増加に応じて電流変動Ｉｍはほぼ一様に減少する。進角量ＴＡを共振周期Ｔｒｅｓに基づいて設定する場合、例えば、進角量ＴＡは、共振周期Ｔｒｅｓの１／１０以上に設定することが望ましい。また、進角量ＴＡは、共振周期Ｔｒｅｓの１／１０以上、かつ共振周期Ｔｒｅｓ以下に設定することができる。また、進角量ＴＡは、変換効率とのトレードオフを考慮して設定することができる。例えば、進角量ＴＡは、共振周期Ｔｒｅｓの１／４程度に設定することができる。遅角量ＴＲも、進角量ＴＡと同様に設定することができる。
【００７３】
図２２は、ノーマルコイルＬ２の電流ＩＬを示す波形図である。破線は、進角量ＴＡおよび遅角量ＴＲを採用しない場合の波形図を示す。実線は、この実施形態の波形図を示す。この実施形態によると、電流ＩＬに含まれる共振成分に起因する遅れが抑制される。
【００７４】
この構成によると、昇圧回路１３の起動後の応答性を補うことができる。この結果、ヒステリシス制御から比例積分制御への切替に起因する高調波成分を抑制することができる。さらに、比例積分制御からヒステリシス制御への切替に起因する高調波成分を抑制することができる。
【００７５】
（第４実施形態）
図２３は、本発明を適用した第４実施形態の電力変換装置１を示すブロック図である。この実施形態では、先行する実施形態のゲイン調節ブロック２４５と第１の切替制御ブロック３４４との両方を採用している。
【００７６】
図２４は、ノーマルコイルＬ２の電流を示す波形図である。破線は、ゲイン調節ブロック２４５と第１の切替制御ブロック３４４との両方を採用しない場合の波形図を示す。実線は、この実施形態の波形図を示す。この実施形態によると、ゲイン調節ブロック２４５によって電流ＩＬに含まれる共振成分の振幅が抑制され、切替制御ブロック３４４によって共振成分に起因する電流ＩＬの遅れが抑制される。ノーマルコイルＬ２に流れる電流は、正弦波に近い滑らかな波形に制御される。この結果、高調波成分を大幅に抑制することができる。
【００７７】
（第５実施形態）
図２５は、本発明を適用した第５実施形態の電力変換装置１を示すブロック図である。先行する実施形態では、変調率ＭＲを算出するために、ブロック３８−４２を採用した。ブロック３８-４２では、電流指令値に対して出力電流が少ない場合に、見かけ上出力電圧Ｖｏｕｔに相当する交流電圧Ｖａｃを大きくし、値１−Ｎが１に近づく制御をしていた。これに代えて、この実施形態では、変調率ＭＲを近似的に算出するブロック５４６−５４９を採用する。加算器ブロック５４６は、制御量から直流電圧Ｖｄｃを減算する。絶対値ブロック（ＡＢＳ）５４７は、交流電圧Ｖａｃの絶対値を求める。１／Ｎブロック（１／Ｎ）５４８は、交流電圧Ｖａｃの絶対値の逆数を求める。乗算器ブロック５４９は、加算器ブロック５４６の出力に、交流電圧Ｖａｃの絶対値の逆数を掛ける。この構成では、電流指令値に対して出力電流が少ない場合に、見かけ上入力電圧Ｖｉｎに相当する直流電圧Ｖｄｃを大きくし、通常はＶｉｎ＜Ｖｏｕｔなので、値Ｖｉｎ／Ｖｏｕｔが１に近づく制御をする。
【００７８】
（他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において種々変形して実施することが可能である。上記実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものである。
【００７９】
例えば、上記実施形態では、目標電流ＩＬ＊を下限値としてヒステリシス制御を実行した。これに代えて、目標電流ＩＬ＊より所定量だけ低い下限値を設定してヒルテリシス制御を実行してもよい。
【００８０】
また、上記実施形態では、比例積分制御における比例ゲインＫｐだけを調節した。これに代えて、積分ゲインＫｉだけ、または比例ゲインＫｐと積分ゲインＫｉとの両方を調節してもよい。
【００８１】
また、上記実施形態では、比例項と積分項だけに基づいて制御量を設定する比例積分制御を採用した。これに代えて、さらに微分項にも基づいて制御量を設定する比例積分微分制御を採用してもよい。
【００８２】
例えば、制御装置が提供する手段と機能は、ソフトウェアのみ、ハードウェアのみ、あるいはそれらの組合せによって提供することができる。例えば、制御装置をアナログ回路によって構成してもよい。
【符号の説明】
【００８３】
１  電力変換装置
２  電力システム
３  系統
４  直流電源
５  負荷
１１  直流端
１２  交流端
１３  昇圧回路
１４  インバータ回路
１５  制御装置
２０  目標設定ブロック
３０  昇圧制御ブロック
５０  インバータ制御ブロック
【図１】
0005267589.tif 000002
【図２】
0005267589.tif 000003
【図３】
0005267589.tif 000004
【図４】
0005267589.tif 000005
【図５】
0005267589.tif 000006
【図６】
0005267589.tif 000007
【図７】
0005267589.tif 000008
【図８】
0005267589.tif 000009
【図９】
0005267589.tif 000010
【図１０】
0005267589.tif 000011
【図１１】
0005267589.tif 000012
【図１２】
0005267589.tif 000013
【図１３】
0005267589.tif 000014
【図１４】
0005267589.tif 000015
【図１５】
0005267589.tif 000016
【図１６】
0005267589.tif 000017
【図１７】
0005267589.tif 000018
【図１８】
0005267589.tif 000019
【図１９】
0005267589.tif 000020
【図２０】
0005267589.tif 000021
【図２１】
0005267589.tif 000022
【図２２】
0005267589.tif 000023
【図２３】
0005267589.tif 000024
【図２４】
0005267589.tif 000025
【図２５】
0005267589.tif 000026