(57)【特許請求の範囲】
【請求項１】
表面に酸化膜が形成された半導体基板を弗酸処理し、前記酸化膜を除去する工程と、
弗酸処理を行った前記半導体基板の前記表面を親水化する工程とを有し、
前記半導体基板の前記表面を親水化する工程は、過酸化水素水を投入した処理槽内で前記半導体基板を処理する工程と、前記処理槽内にアンモニア水を更に投入して前記半導体基板をアンモニア過酸化水素水で処理する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板の前記表面を親水化する工程の後に、前記半導体基板を塩酸過酸化水素水で処理する工程を更に有する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
表面に酸化膜が形成された半導体基板を弗酸処理し、前記酸化膜を除去する工程と、
弗酸処理を行った前記半導体基板をアンモニア過酸化水素水で処理し、前記半導体基板の前記表面を親水化する工程と、
アンモニア過酸化水素水処理を行った前記半導体基板を、塩酸過酸化水素水で処理する工程とを有し、
前記半導体基板の前記表面を親水化する工程は、過酸化水素水を投入した処理槽内で前記半導体基板を処理する工程と、前記処理槽内にアンモニア水を更に投入して前記半導体基板をアンモニア過酸化水素水で処理する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項４】
前記半導体基板を弗酸処理する工程の前に、前記半導体基板をアンモニア過酸化水素水で処理する工程を更に有する
ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記半導体基板は、活性領域を含み、
前記酸化膜は、前記活性領域上に形成されている
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
表面に酸化膜が形成された半導体基板を弗酸処理し、前記酸化膜を除去する工程と、
弗酸処理を行った前記半導体基板の前記表面を親水化する工程とを有し、
前記半導体基板の前記表面を親水化する工程は、過酸化水素水を投入した処理槽内で前記半導体基板を処理する工程と、前記処理槽内にアンモニア水を更に投入して前記半導体基板をアンモニア過酸化水素水で処理する工程とを有する
ことを特徴とする半導体基板の処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の処理方法及び半導体装置の製造方法に係り、特に、弗酸処理によって半導体基板上に形成された酸化膜を除去する工程を含む半導体基板の処理方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造プロセスでは、半導体基板上の異物や金属汚染物質を除去する等のために、ウェット洗浄が広く用いられている。
【０００３】
ウェット洗浄が用いられている工程の一つに、半導体基板を弗酸処理する際の一連の洗浄処理工程がある。この洗浄処理工程では、半導体基板表面に異物が付着したりウォーターマークが発生したりするのを防止するために様々な工夫がなされている。
【０００４】
異物の付着やウォーターマークの発生を抑制する手段としては、弗酸処理後の半導体基板表面を酸化する処理を行うことが有効であることが知られている。
【０００５】
例えば、特許文献１及び特許文献２には、弗酸処理後の半導体基板を過酸化水素水で処理することにより半導体基板の表面を酸化する方法が提案されている。
【０００６】
また、特許文献２には、弗酸処理後の純水洗浄の際に、酸化性ガスを供給した密閉チャンバ内で処理し、或いは酸化性ガスを溶かし込んだ純水で処理することにより、半導体基板の表面を酸化する方法が提案されている。
【０００７】
半導体基板の表面を酸化することにより、洗浄後の半導体基板表面の水分を効果的に除去することができ、ウォーターマークの発生を抑制することができる。また、半導体基板の表面が酸化膜により覆われるため、薬液中や雰囲気中に含まれる不純物や異物が半導体基板の表面に直接付着することを抑制することができる。
【特許文献１】特開２００６−３５１７３６号公報
【特許文献２】特開２００２−１７６０２５号公報
【非特許文献１】M. Itano et al., Journal of Electrochemical Society, 142, No. 3, pp. 971-978, March 1995
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に記載の方法は、アンモニア過酸化水素水洗浄で薬液の処理を完了している。しかしながら、一般的に、アンモニア過酸化水素水はアルカリ性であり金属不純物が付着しやすくなるため、処理後の半導体基板表面に金属不純物が残存することがあった。特にゲート絶縁膜成膜前の洗浄処理では、半導体基板表面に金属不純物が付着することを極力防止する必要があり、アンモニア過酸化水素水洗浄で薬液の処理を完了することは好ましくなかった。
【０００９】
また、特許文献２には、半導体基板の表面に形成する自然酸化膜の膜厚を０．５ｎｍ以下にすると記載されている。しかしながら、本願発明者が行った検討で、自然酸化膜の膜厚が０．５ｎｍ以下では、ウォーターマークの発生や異物の付着を防止するためには不十分であることが判明した。
【００１０】
本発明の目的は、弗酸処理によって半導体基板上に形成された酸化膜を除去する工程を含む半導体基板の処理方法に関し、ウォーターマークの発生や異物の付着を効果的に防止しうる半導体基板の処理方法を提供することにある。また、本発明の他の目的は、このような半導体基板の処理方法を用いることにより、製造歩留まりの高い半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、表面に酸化膜が形成された半導体基板を弗酸処理し、前記酸化膜を除去する工程と、弗酸処理を行った前記半導体基板の前記表面を親水化する工程とを有し、前記半導体基板の前記表面を親水化する工程は、過酸化水素水を投入した処理槽内で前記半導体基板を処理する工程と、前記処理槽内にアンモニア水を更に投入して前記半導体基板をアンモニア過酸化水素水で処理する工程とを有する半導体装置の製造方法が提供される。
【００１２】
また、本発明の他の観点によれば、表面に酸化膜が形成された半導体基板を弗酸処理し、前記酸化膜を除去する工程と、弗酸処理を行った前記半導体基板をアンモニア過酸化水素水で処理し、前記半導体基板の前記表面を親水化する工程と、アンモニア過酸化水素水処理を行った前記半導体基板を、塩酸過酸化水素水で処理する工程とを有し、前記半導体基板の前記表面を親水化する工程は、過酸化水素水を投入した処理槽内で前記半導体基板を処理する工程と、前記処理槽内にアンモニア水を更に投入して前記半導体基板をアンモニア過酸化水素水で処理する工程とを有する半導体装置の製造方法が提供される。
【００１３】
また、本発明の更に他の観点によれば、表面に酸化膜が形成された半導体基板を弗酸処理し、前記酸化膜を除去する工程と、弗酸処理を行った前記半導体基板の前記表面を親水化する工程とを有し、前記半導体基板の前記表面を親水化する工程は、過酸化水素水を投入した処理槽内で前記半導体基板を処理する工程と、前記処理槽内にアンモニア水を更に投入して前記半導体基板をアンモニア過酸化水素水で処理する工程とを有する半導体基板の処理方法が提供される。
【発明の効果】
【００１５】
本発明によれば、半導体基板を弗酸処理して表面の酸化膜を除去した後、アンモニア過酸化水素水処理によって半導体基板の表面を親水化するので、ウォーターマークの発生や異物の付着を防止することができる。また、アンモニア過酸化水素水処理を行う際、先に過酸化水素水を供給して半導体基板の表面に自然酸化膜を形成した後にアンモニア水を供給するので、半導体基板がアンモニア過酸化水素水によってエッチングされることを防止することができる。また、このアンモニア過酸化水素水処理の後には、塩酸過酸化水素水処理を行うので、アンモニア過酸化水素水処理の際に金属汚染物が半導体基板の表面に付着した場合にも、この塩酸過酸化水素水処理によって金属汚染物を除去することができる。また、一連の処理は半導体基板を一度も大気に曝さずに処理層内で連続して行うので、ウォーターマークの発生や異物付着を抑制する効果を更に高めることができる。また、このような半導体基板の処理方法を適用することにより、ウォーターマークや異物等に起因する半導体装置の歩留まり低下を抑制することができる。
【発明を実施するための最良の形態】
【００１６】
［第１実施形態］
本発明の第１実施形態による半導体基板の処理方法について図１乃至図７を用いて説明する。
【００１７】
図１は本実施形態による半導体基板の処理方法に用いる処理装置の概略図、図２は本実施形態による半導体基板の処理方法を示すフローチャート、図３はアンモニア過水の温度とシリコンのエッチング量との相関を示すグラフ、図４は処理薬液のｐＨ値と種々の材料のゼータ電位との関係を示すグラフ、図５は洗浄処理後の半導体基板表面の欠陥数と自然酸化膜の膜厚との関係を示すグラフ、図６は本実施形態の比較例による半導体基板の処理方法を示すフローチャート、図７は本実施形態の方法によって処理した半導体基板と比較例の方法によって処理した半導体基板とにおける欠陥数と自然酸化膜の膜厚とを示すグラフである。
【００１８】
はじめに、本実施形態による半導体基板の処理方法に用いる処理装置について図１を用いて説明する。
【００１９】
半導体基板３０の処理を行うための処理槽１０には、処理薬液を供給する処理薬液供給配管１２の一端が接続されている。処理薬液供給配管１２には、処理槽１０に供給する処理薬液の供給量を制御するバルブ１２ａが設けられている。処理薬液供給配管１２の他端には、純水（ＤＩＷ：DeIonized Water）を供給する純水供給配管１４と、アンモニア水（ＮＨ４ＯＨ）を供給するアンモニア水供給配管１６と、過酸化水素水（Ｈ２Ｏ２）を供給する過酸化水素水供給配管１８と、塩酸（ＨＣｌ）を供給する塩酸供給配管２０と、弗酸（ＨＦ）を供給する弗酸供給配管２２とが接続されている。純水供給配管１４、アンモニア水供給配管１６、過酸化水素水供給配管１８、塩酸供給配管２０及び弗酸供給配管２２には、これら配管を介して処理薬液供給配管１２方向へ供給される薬液の供給量を制御するバルブ１４ａ，１６ａ，１８ａ，２０ａ，２２ａが、それぞれ設けられている。これにより、バルブ１４ａ，１６ａ，１８ａ，２０ａ，２２ａのうち任意のバルブを所定量だけ開くことにより、任意の薬液を、処理薬液供給配管１２を介して任意の供給量で処理槽１０に供給できるようになっている。
【００２０】
次に、本実施形態による半導体基板の処理方法の概略について図１及び図２を用いて説明する。
【００２１】
本実施形態による半導体基板の処理方法は、図２に示すように、アンモニア過酸化水素水処理を行うステップ（ステップＳ１１）と、純水リンスを行うステップ（ステップＳ１２）と、弗酸処理を行うステップ（ステップＳ１３）と、純水リンスを行うステップ（ステップＳ１４）と、過酸化水素水処理を行うステップ（ステップＳ１５）と、アンモニア過酸化水素水処理を行うステップ（ステップＳ１６）と、純水リンスを行うステップ（ステップＳ１７）と、塩酸過酸化水素水処理を行うステップ（ステップＳ１８）と、純水リンスを行うステップ（ステップＳ１９）とを有している。以下、各ステップについて詳細に説明する。
【００２２】
まず、バルブ１４ａ及びバルブ１２ａを開き、純水供給配管１４及び処理薬液供給配管１２を介して処理層１０内に純水を供給する。これにより、薬液槽１０内を純水で満たす。
【００２３】
次いで、純水で満たされた処理槽１０内に、処理対象の半導体基板３０を投入する。なお、処理対象の半導体基板３０は、表面にシリコン酸化物系絶縁膜（例えば、シリコン酸化膜やシリコン窒化酸化膜）が形成されたシリコンウェーハなど、弗酸処理を含む洗浄処理を行うものである。
【００２４】
次いで、バルブ１６ａ，１８ａを開き、処理槽１０内に、純水に加えてアンモニア水及び過酸化水素水を供給する。これにより、処理槽１０内の処理薬液はアンモニア過酸化水素水となり、半導体基板３０のアンモニア過酸化水素水処理が行われる（ステップＳ１１）。この際、バルブ１４ａ，１６ａ，１８ａの開き具合は、処理槽１０内のアンモニア過酸化水素水濃度が所望の値になるように、適宜制御する。
【００２５】
このアンモニア過酸化水素水処理により、半導体基板３０に付着していた異物が除去される。異物の除去効果を高める観点から、本ステップでのアンモニア過酸化水素水処理の処理温度は、室温よりも高い温度、例えば４０℃以上であることが望ましい。なお、本ステップでアンモニア過酸化水素水処理を行う際、半導体基板３０の表面にはシリコン酸化物系絶縁膜が形成されているため、アンモニア過酸化水素水の液温を上げることによる半導体基板３０への影響はない。
【００２６】
次いで、バルブ１４ａを開いた状態でバルブ１６ａ，１８ａを閉じ、処理槽１０内に純水を供給し、処理槽１０内のアンモニア過酸化水素水を純水で置換するとともに、半導体基板３０の純水リンスを行う（ステップＳ１２）。このときに、処理層１０内から、半導体基板３０より除去した異物が排出される。
【００２７】
次いで、バルブ２２ａを開き、処理槽１０内に純水に加えて弗酸を供給する。これにより、処理槽１０内の処理薬液は希弗酸となり、半導体基板３０の弗酸処理が行われる（ステップＳ１３）。この際、バルブ１４ａ，２２ａの開き具合は、処理槽１０内の弗酸濃度が所望の値になるように、適宜制御する。
【００２８】
この弗酸処理により、半導体基板３０の表面に形成されていたシリコン酸化物系絶縁膜は、除去される。
【００２９】
次いで、バルブ１４ａを開いた状態でバルブ２２ａを閉じ、処理槽１０内に純水を供給し、処理槽１０内の弗酸を純水で置換するとともに、半導体基板３０の純水リンスを行う（ステップＳ１４）。
【００３０】
次いで、バルブ１８ａを開き、処理槽１０内に純水に加えて過酸化水素水を供給する。これにより、処理槽１０内の処理薬液は過酸化水素水となり、半導体基板３０の過酸化水素水処理が行われる（ステップＳ１５）。この際、バルブ１４ａ，１８ａの開き具合は、処理槽１０内の過酸化水素水濃度が所望の値になるように、適宜制御する。なお、本ステップでの過酸化水素水処理の処理温度は、２５℃以下であることが望ましい。
【００３１】
図３は、アンモニア過水の温度とシリコンのエッチング量との相関を示すグラフである。図示するように、アンモニア過水の温度が高いほど、シリコンのエッチングレートが早くなる。このことから、液温としては、温度に対するシリコンのエッチング量の変化が小さい２５℃程度以下に設定することが望ましい。なお、この温度に設定している理由としては、通常の装置において純水が常温（２５℃程度）で送水されることも挙げられる。
【００３２】
次いで、バルブ１４ａ，１８ａを開いた状態で、バルブ１６ａを更に開き、処理槽１０内に純水及び過酸化水素水に加えてアンモニア水を供給する。これにより、処理槽１０内の処理薬液はアンモニア過酸化水素水となり、半導体基板３０のアンモニア過酸化水素水処理が行われる（ステップＳ１６）。この際、バルブ１４ａ，１６ａ，１８ａの開き具合は、処理槽１０内のアンモニア過酸化水素水濃度が所望の値になるように、適宜制御する。
【００３３】
半導体基板３０の表面が露出した状態でアンモニア水を供給すると、アンモニア水による半導体基板３０のエッチングが生じる。そこで、本実施形態による半導体基板の処理方法では、弗酸処理後のアンモニア過酸化水素水処理に当たり、まずステップＳ１５で過酸化水素水を処理槽１０内に導入して半導体基板３０表面に自然酸化膜を形成している。これにより、アンモニア水による半導体基板３０のエッチングを防止することができる。
【００３４】
このアンモニア過酸化水素水処理により、シリコン酸化物系絶縁膜を除去した半導体基板３０の表面には、膜厚が約０．７ｎｍ程度の自然酸化膜が形成される。これにより、半導体基板３０の表面は、親水化する。化学薬液により形成されるこのような自然酸化膜は、化学酸化膜と呼ばれることもある。なお、本願明細書において、親水化とは、半導体基板の表面が一様に自然酸化膜に覆われた状態を意味する。本願発明者が用いたエリプソメータによる測定では、自然酸化膜の膜厚を約０．７ｎｍ以上とすることにより、半導体基板の表面が十分に親水化した（後述の図７を参照）。
【００３５】
図４は、処理薬液のｐＨ値と種々の材料のゼータ電位との関係を示すグラフである。なお、図４のグラフは、非特許文献１から引用した。
【００３６】
図４に示すように、シリコン（Ｓｉ）、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）及びポリスチレンラテックス粒子（ＰＳＬ）の何れの場合にも、ｐＨ値が大きくなるほどにゼータ電位はマイナス方向に変化している。特に、ｐＨ値が約８以上では、これら物質のゼータ電位は総てマイナスの値を示している。したがって、処理薬液としてｐＨ値が約８以上、より好ましくは１０以上のアルカリ性を有するアンモニア過酸化水素水を用いることで、シリコン基板やシリコン酸化膜が形成されたシリコン基板に対して、シリコン、シリコン酸化膜、ＰＳＬ粒子などの有機物、シリコン窒化膜は、それぞれ電位的に反発し合い、基板に異物が付着することを防止できる。
【００３７】
本ステップでのアンモニア過酸化水素水処理の処理温度は、２５℃以下であることが望ましい。半導体基板（例えばシリコン基板）に対するアルカリ液のエッチング作用は液温が高いほどに大きいため、半導体基板３０へのダメージを極力低減する観点から、エッチング作用の比較的小さい２５℃以下に設定することが有効である。
【００３８】
また、アンモニア過酸化水素水中のアンモニア濃度は、０．１〜０．５％、より好ましくは０．３％程度に設定することが望ましい。また、アンモニア過酸化水素水中の過酸化水素濃度は、０．５〜１．３％、より好ましくは０．９％程度に設定することが望ましい。シリコン基板に対するアルカリ液のエッチング作用は、アルカリ液の水酸化物イオン濃度が高いほど大きいため、半導体基板３０へのダメージを極力低減する観点から、エッチング作用の比較的小さい上記濃度以下に設定することが望ましい。アンモニア濃度を０．１％以上に設定するのは、０．１％未満ではアンモニアの添加効果を十分に得られないからである。同様に、過酸化水素濃度を０．５％以上に設定するのは、０．５％未満では過酸化水素の添加効果を十分に得られないからである。
【００３９】
次いで、バルブ１４ａを開いた状態でバルブ１６ａ，１８ａを閉じ、処理槽１０内に純水を供給し、処理槽１０内のアンモニア過酸化水素水を純水で置換するとともに、半導体基板３０の純水リンスを行う（ステップＳ１７）。このときに、処理層１０内から異物が排出される。
【００４０】
次いで、バルブ１８ａ，２０ａを開き、処理槽１０内に純水に加えて過酸化水素水及び塩酸を供給する。これにより、処理槽１０内の処理薬液は塩酸過酸化水素水となり、半導体基板３０の塩酸過酸化水素水処理が行われる（ステップＳ１８）。この際、バルブ１４ａ，１８ａ，２０ａの開き具合は、処理槽１０内の塩酸過酸化水素水濃度が所望の値になるように、適宜制御する。
【００４１】
アルカリ液（アンモニア過酸化水素水）処理の際に金属汚染物が半導体基板３０表面に付着している場合、この塩酸過酸化水素水処理によって除去される。金属汚染物の除去効果を高める観点から、本ステップでの塩酸過酸化水素水処理の処理温度は、室温よりも高い温度、例えば４０℃以上であることが望ましい。
【００４２】
なお、塩酸の代わりとして、硝酸を用いてもよい。
【００４３】
次いで、バルブ１４ａを開いた状態でバルブ１８ａ，２０ａを閉じ、処理槽１０内に純水を供給し、処理槽１０内の塩酸過酸化水素水を純水で置換するとともに、半導体基板３０の純水リンスを行う（ステップＳ１９）。
【００４４】
ステップＳ１１からステップＳ１９までの上記一連の処理は、半導体基板３０を処理薬液で満たした処理槽１０内から一度も出すことなく連続して行うことができる。したがって、半導体基板３０が処理途中で大気に曝されることがないので、ウォーターマークの発生や異物付着を抑制する効果を更に高めることができる。
【００４５】
この後、処理槽１０内から半導体基板３０を取り出して乾燥させることにより、一連の処理が完了する。
【００４６】
図５は、洗浄処理後の半導体基板３０表面の欠陥数とステップＳ１５で形成する自然酸化膜の膜厚との関係を示すグラフである。なお、自然酸化膜の膜厚はエリプソメータを用いて測定し、欠陥数はレーザー散乱を用いた欠陥検査装置により測定した。
【００４７】
図５に示すように、半導体基板３０表面の欠陥数は、半導体基板３０表面に形成する自然酸化膜の膜厚が増加するほどに減少している。また、自然酸化膜の膜厚が０．７ｎｍ程度以上になると、欠陥数レベルが低いところで落ち着くようになる。図５の結果から、ステップＳ１５で形成する自然酸化膜の膜厚は、０．７ｎｍ程度以上であることが望ましいことが判る。
【００４８】
図６は本実施形態の比較例による半導体基板の処理方法を示すフローチャートである。
【００４９】
本実施形態の比較例による半導体基板の処理方法は、図６に示すように、アンモニア過酸化水素水処理を行うステップ（ステップＳ２１）と、純水リンスを行うステップ（ステップＳ２２）と、弗酸処理を行うステップ（ステップＳ２３）と、純水リンスを行うステップ（ステップＳ２４）と、塩酸過酸化水素水処理を行うステップ（ステップＳ２５）と、純水リンスを行うステップ（ステップＳ２６）とを有している。図２に示す本実施形態による半導体基板の処理方法との相違点は、ステップＳ１５の過酸化水素水処理、ステップＳ１６のアンモニア過酸化水素水処理、ステップＳ１７の純水リンスを行わない点である。他のステップは、本実施形態による半導体基板の処理方法と同じである。
【００５０】
図７は本実施形態による半導体基板の処理方法によって処理した半導体基板と本実施形態の比較例による半導体基板の処理方法によって処理した半導体基板とにおける欠陥数と自然酸化膜の膜厚とを示すグラフである。
【００５１】
本実施形態の比較例による半導体基板の処理方法では、ステップＳ２５の塩酸過酸化水素水処理によって半導体基板３０の表面に自然酸化膜が形成されるが、図７に示すように、その膜厚は０．３ｎｍ程度であった。すなわち、本実施形態の比較例による半導体基板の処理方法では、半導体基板３０表面の親水化が十分に行われていない（半疎水性）。この結果、処理後における半導体基板３０上の欠陥数も非常に多かった。
【００５２】
一方、本実施形態による半導体基板の処理方法では、図７に示すように、自然酸化膜の膜厚は０．７ｎｍ程度であり、半導体基板３０表面の親水化は十分に行われている。この結果、処理後における半導体基板３０上の欠陥数も、本実施形態の比較例による半導体基板の処理方法と比較して大幅に低減することができた。
【００５３】
このように、本実施形態によれば、半導体基板を弗酸処理して表面のシリコン酸化物系絶縁膜を除去した後、アンモニア過酸化水素水処理によって半導体基板の表面を親水化するので、ウォーターマークの発生や異物の付着を防止することができる。また、アンモニア過酸化水素水処理を行う際、先に過酸化水素水を供給して半導体基板の表面に自然酸化膜を形成した後にアンモニア水を供給するので、半導体基板がアンモニア過酸化水素水によってエッチングされることを防止することができる。また、このアンモニア過酸化水素水処理の後には、塩酸過酸化水素水処理を行うので、アンモニア過酸化水素水処理の際に金属汚染物が半導体基板の表面に付着した場合にも、この塩酸過酸化水素水処理によって金属汚染物を除去することができる。また、一連の処理は半導体基板を一度も大気に曝さずに処理層内で連続して行うので、ウォーターマークの発生や異物付着を抑制する効果を更に高めることができる。
【００５４】
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図８乃至図１１を用いて説明する。
【００５５】
図８乃至図１１は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００５６】
本実施形態では、第１実施形態による半導体基板の処理方法を適用した半導体装置の製造方法の一例を説明する。
【００５７】
まず、シリコン基板３０上に、例えば熱酸化法により、例えば膜厚１０ｎｍのシリコン酸化膜３２を形成する。
【００５８】
次いで、シリコン酸化膜３２上に、例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコン窒化膜３４を形成する（図８（ａ））。
【００５９】
次いで、フォトリソグラフィ及びドライエッチングにより、素子分離領域のシリコン窒化膜３４及びシリコン酸化膜３２を除去するとともに、素子分離領域のシリコン基板３０内に、深さが例えば２００〜４００ｎｍ程度の素子分離溝３６を形成する（図８（ｂ））。
【００６０】
次いで、必要に応じて、例えば熱酸化法により、素子分離溝３６の内壁に、例えば膜厚５ｎｍのシリコン酸化膜３８を形成する（図８（ｃ））。
【００６１】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚４００〜６００ｎｍのシリコン酸化膜４０を堆積し、素子分離溝３６内をこのシリコン酸化膜４０によって充填する。
【００６２】
次いで、例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、シリコン窒化膜３４が露出するまでシリコン酸化膜４０を除去する。これにより、素子分離溝３６内に埋め込まれたシリコン酸化膜３８，４０よりなる素子分離膜４２を形成する（図９（ａ））。
【００６３】
次いで、例えば燐酸処理により、シリコン窒化膜３４を除去する（図９（ｂ））。
【００６４】
次いで、図２に示す第１実施形態による半導体基板の処理方法を用い、活性領域上のシリコン酸化膜３２を除去するとともに、シリコン基板３０表面の異物を除去する（図９（ｃ））。
【００６５】
次いで、例えば熱酸化法により、素子分離膜４２により画定されたシリコン基板３０の活性領域上に、例えば膜厚１０ｎｍのシリコン酸化膜よりなる犠牲酸化膜４４を形成する（図１０（ａ））。犠牲酸化膜４４は、ウェル注入を行う際にシリコン基板３０の表面が汚染されるのを防止するための膜である。
【００６６】
次いで、フォトリソグラフィ及びイオン注入により、Ｎ型トランジスタ形成領域のシリコン基板３０内にＰウェル４６を、Ｐ型トランジスタ形成領域のシリコン基板３０内にＮウェル４８を、それぞれ形成する（図１０（ｂ））。
【００６７】
次いで、図２に示す第１実施形態による半導体基板の処理方法を用い、活性領域上の犠牲酸化膜４４を除去するとともに、シリコン基板３０表面の異物を除去する（図１０（ｃ））。
【００６８】
次いで、例えば熱酸化法により、素子分離膜４２により画定されたシリコン基板３０の活性領域上に、例えば膜厚５ｎｍのシリコン酸化膜よりなるゲート絶縁膜５０を形成する（図１１（ａ））。なお、ゲート絶縁膜５０は、シリコン窒化酸化膜その他の高誘電率材料を用いて構成してもよい。
【００６９】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚１００ｎｍの多結晶シリコン膜を堆積する。
【００７０】
次いで、フォトリソグラフィ及びドライエッチングにより、この多結晶シリコン膜をパターニングし、ゲート絶縁膜５０上に、多結晶シリコン膜よりなるゲート電極５２ｎ，５２ｐを形成する。なお、ゲート電極５２ｎはＮ型トランジスタのゲート電極であり、ゲート電極５２ｐはＰ型トランジスタのゲート電極である。
【００７１】
次いで、フォトリソグラフィ及びイオン注入により、ゲート電極５２ｎをマスクとして砒素や燐等のドナー不純物イオンをイオン注入し、ゲート電極５２ｎの両側のシリコン基板３０内に、ＬＤＤ領域或いはエクステンション領域としての不純物拡散領域５４ｎを形成する。同様に、ゲート電極５２ｐをマスクとして硼素等のアクセプタ不純物イオンをイオン注入し、ゲート電極５２ｐの両側のシリコン基板３０内に、ＬＤＤ領域或いはエクステンション領域としての不純物拡散領域５４ｐを形成する（図１１（ｂ））。
【００７２】
次いで、全面に、例えばＣＶＤ法により、例えばシリコン窒化膜を堆積した後、このシリコン窒化膜をエッチバックし、ゲート電極５２ｎ，５２ｐの側壁部分に、シリコン窒化膜よりなる側壁絶縁膜５６を形成する。
【００７３】
次いで、フォトリソグラフィ及びイオン注入により、ゲート電極５２ｎ及び側壁絶縁膜５６をマスクとして砒素や燐等のドナー不純物イオンをイオン注入し、ゲート電極５２ｎの両側のシリコン基板３０内に、ソース／ドレイン領域の高濃度領域となる不純物拡散領域５８ｎを形成する。同様に、ゲート電極５２ｐ及び側壁絶縁膜５６をマスクとして硼素等のアクセプタ不純物イオンをイオン注入し、ゲート電極５２ｐの両側のシリコン基板３０内に、ソース／ドレイン領域の高濃度領域となる不純物拡散領域５８ｐを形成する。
【００７４】
次いで、例えば窒素雰囲気中で熱処理を行い、注入した不純物イオンを活性化し、不純物拡散領域５４ｎ，５８ｎよりなるＮ型トランジスタのソース／ドレイン領域６０ｎと、不純物拡散領域５４ｐ，５８ｐよりなるＰ型トランジスタのソース／ドレイン領域６０ｐとを形成する。
【００７５】
こうして、シリコン基板３０上に、ゲート電極５２ｎ及びソース／ドレイン領域６０ｎを有するＮ型トランジスタと、ゲート電極５２ｐ及びソース／ドレイン領域６０ｐを有するＰ型トランジスタとを完成する。
【００７６】
この後、必要に応じてサリサイドプロセスや他の素子の形成等を行った後、バックエンドプロセス等を経て、半導体装置が完成する。
【００７７】
このように、本実施形態によれば、ウェルイオン注入前のパッド酸化膜の除去の工程、並びにゲート絶縁膜形成前の犠牲酸化膜の除去の工程において、第１実施形態による半導体基板の処理方法を適用するので、ウォーターマークの発生や異物付着を効果的に防止しつつ弗酸処理及び半導体基板の洗浄を行うことができる。これにより、ウォーターマークや異物等に起因する半導体装置の歩留まり低下を抑制することができる。
【００７８】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００７９】
例えば、上記実施形態では、弗酸処理の前にアンモニア過酸化水素水処理（ステップＳ１１〜ステップＳ１２）を行っているが、例えば異物の付着量が少ない場合などには、必ずしも行う必要はない。
【００８０】
また、上記実施形態では、半導体基板の表面の親水化処理（ステップＳ１５〜ステップＳ１７）の後に塩酸過酸化水素水処理（ステップＳ１８〜ステップＳ１９）を行っているが、例えば親水化処理の過程における金属汚染物の付着量が少ない場合などには、必ずしも行う必要はない。
【００８１】
また、上記実施形態では、半導体基板の表面の親水化処理（ステップＳ１５〜ステップＳ１７）の際に、過酸化水素水を投入（ステップＳ１５）した後にアンモニア水を投入（ステップＳ１６）することにより半導体基板へのダメージを抑制しているが、例えば半導体基板へのダメージが特に問題とならないような場合などには、過酸化水素水とアンモニア水とを同時に投入するようにしてもよい。
【００８２】
また、上記実施形態では、ウォーターマークの発生や異物付着を効果的に防止するために、半導体基板を大気に曝さずに薬液中で連続して処理を行ったが、例えば半導体基板を大気に曝すことによる影響が無視できるような場合などには、必ずしも連続して処理を行う必要はない。
【００８３】
また、上記実施形態では、半導体基板としてシリコン基板を挙げているが、半導体基板としては他の基板を適用することが可能である。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１実施形態による半導体基板の処理方法に用いる処理装置の概略図である。
【図２】本発明の第１実施形態による半導体基板の処理方法を示すフローチャートである。
【図３】アンモニア過水の温度とシリコンのエッチング量との相関を示すグラフである。
【図４】処理薬液のｐＨ値と種々の材料のゼータ電位との関係を示すグラフである。
【図５】洗浄処理後の半導体基板表面の欠陥数と自然酸化膜の膜厚との関係を示すグラフである。
【図６】本発明の第１実施形態の比較例による半導体基板の処理方法を示すフローチャートである。
【図７】本発明の第１実施形態の方法によって処理した半導体基板と比較例の方法によって処理した半導体基板とにおける欠陥数と自然酸化膜の膜厚とを示すグラフである。
【図８】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図９】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１０】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１１】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【符号の説明】
【００８５】
１０…処理槽
１２…処理薬液供給配管
１４…純水供給配管
１６…アンモニア水供給配管
１８…過酸化水素水供給配管
２０…塩酸供給配管
２２…弗酸供給配管
１２ａ，１４ａ，１６ａ，１８ａ，２０ａ，２２ａ…バルブ
３０…半導体基板（シリコン基板）
３２，３８，４０…シリコン酸化膜
３４…シリコン窒化膜
３６…素子分離溝
４２…素子分離膜
４４…犠牲酸化膜
４６…Ｐウェル
４８…Ｎウェル
５０…ゲート絶縁膜
５２ｎ，５２ｐ…ゲート電極
５４ｎ，５４ｐ，５８ｎ，５８ｐ…不純物拡散領域
５６…側壁絶縁膜
６０ｎ，６０ｐ…ソース／ドレイン領域
【図１】
0005233277.tif 000002
【図２】
0005233277.tif 000003
【図３】
0005233277.tif 000004
【図４】
0005233277.tif 000005
【図５】
0005233277.tif 000006
【図６】
0005233277.tif 000007
【図７】
0005233277.tif 000008
【図８】
0005233277.tif 000009
【図９】
0005233277.tif 000010
【図１０】
0005233277.tif 000011
【図１１】
0005233277.tif 000012