(57)【特許請求の範囲】
【請求項１】
基板上に層間絶縁膜を形成し、該層間絶縁膜上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、
前記高配向性ＡｌＮ薄膜を酸化させ、該高配向性ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、
前記高配向性Ａｌ２Ｏ３層上に、シリコンをエキタピシャル成長させることにより高配向性シリコン薄膜を成長させる段階と、を含み、
前記高配向性ＡｌＮ薄膜は、＜００２＞方向に配向され、前記高配向性Ａｌ２Ｏ３層は、＜００１＞方向に配向されたγ−Ａｌ２Ｏ３構造及びα−Ａｌ２Ｏ３構造のうちいずれか１つの構造であるか、またはγ−Ａｌ２Ｏ３構造とα−Ａｌ２Ｏ３構造とが混合された構造であることを特徴とする高配向性シリコン薄膜の形成方法。
【請求項２】
前記高配向性ＡｌＮ薄膜は、前記基板でｃ軸配向されたことを特徴とする請求項１に記載の高配向性シリコン薄膜の形成方法。
【請求項３】
前記高配向性ＡｌＮ薄膜は、スパッタリング法、ＭＯＣＶＤ法、ＰＶＤ法またはＣＶＤ法により形成されることを特徴とする請求項２に記載の高配向性シリコン薄膜の形成方法。
【請求項４】
前記高配向性Ａｌ２Ｏ３層は、酸素またはオゾンの雰囲気で、前記高配向性ＡｌＮ薄膜を熱酸化させて形成されることを特徴とする請求項１に記載の高配向性シリコン薄膜の形成方法。
【請求項５】
前記熱酸化が５００℃〜１，０００℃の温度で行われることを特徴とする請求項４に記載の高配向性シリコン薄膜の形成方法。
【請求項６】
前記高配向性Ａｌ２Ｏ３層を形成した後に、前記高配向性Ａｌ２Ｏ３層の表面を洗浄する段階をさらに含むことを特徴とする請求項４に記載の高配向性シリコン薄膜の形成方法。
【請求項７】
前記表面の洗浄は、希釈ＨＦ溶液で行われることを特徴とする請求項６に記載の高配向性シリコン薄膜の形成方法。
【請求項８】
前記シリコン薄膜を成長させる段階は、ＵＨＶ-ＣＶＤ法、ＬＰＣＶＤ法またはＭＢＥ法により行われることを特徴とする請求項１に記載の高配向性シリコン薄膜の形成方法。
【請求項９】
前記高配向性シリコン薄膜は、＜００１＞方向に配向されたことを特徴とする請求項８に記載の高配向性シリコン薄膜の形成方法。
【請求項１０】
基板上に層間絶縁膜を形成し、該層間絶縁膜上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、
前記高配向性ＡｌＮ薄膜を酸化させ、該高配向性ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、
前記高配向性Ａｌ２Ｏ３層上に、シリコンをエキタピシャル成長させることにより高配向性シリコン薄膜を成長させる段階と、
前記高配向性シリコン薄膜上に電子素子を形成する段階とを含み、
前記高配向性ＡｌＮ薄膜は、＜００２＞方向に配向され、前記高配向性Ａｌ２Ｏ３層は、＜００１＞方向に配向されたγ−Ａｌ２Ｏ３構造及びα−Ａｌ２Ｏ３構造のうちいずれか１つの構造であるか、またはγ−Ａｌ２Ｏ３構造とα−Ａｌ２Ｏ３構造とが混合された構造であることを特徴とする半導体素子の製造方法。
【請求項１１】
第１電子素子が形成されたシリコン基板上に、層間絶縁膜を形成する段階と、
前記層間絶縁膜上に、一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、
前記高配向性ＡｌＮ薄膜を酸化させ、該高配向性ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、
前記高配向性Ａｌ２Ｏ３層上に、シリコンをエキタピシャル成長させることにより高配向性シリコン薄膜を成長させる段階と、
前記高配向性シリコン薄膜上に、第２電子素子を形成する段階とを含み、
前記高配向性ＡｌＮ薄膜は、＜００２＞方向に配向され、前記高配向性Ａｌ２Ｏ３層は、＜００１＞方向に配向されたγ−Ａｌ２Ｏ３構造及びα−Ａｌ２Ｏ３構造のうちいずれか１つの構造であるか、またはγ−Ａｌ２Ｏ３構造とα−Ａｌ２Ｏ３構造とが混合された構造であることを特徴とする３次元半導体素子の製造方法。
【請求項１２】
前記層間絶縁膜はＳｉＯ２、Ｓｉ３Ｎ４及びＡｌ２Ｏ３のうち少なくとも一つを含むことを特徴とする請求項１１に記載の３次元半導体素子の製造方法。
【請求項１３】
前記高配向性ＡｌＮ薄膜は、前記基板でｃ軸配向されたことを特徴とする請求項１１に記載の３次元半導体素子の製造方法。
【請求項１４】
前記高配向性ＡｌＮ薄膜は、スパッタリング法、ＭＯＣＶＤ法、ＰＶＤ法またはＣＶＤ法により形成されることを特徴とする請求項１３に記載の３次元半導体素子の製造方法。
【請求項１５】
前記高配向性Ａｌ２Ｏ３層は、酸素またはオゾンの雰囲気で、前記高配向性ＡｌＮ薄膜を熱酸化させて形成されることを特徴とする請求項１１に記載の３次元半導体素子の製造方法。
【請求項１６】
前記熱酸化が５００℃〜１，０００℃の温度で行われることを特徴とする請求項１５に記載の３次元半導体素子の製造方法。
【請求項１７】
前記高配向性Ａｌ２Ｏ３層を形成した後に、前記高配向性Ａｌ２Ｏ３層の表面を洗浄する段階をさらに含むことを特徴とする請求項１５に記載の３次元半導体素子の製造方法。
【請求項１８】
前記表面の洗浄は、希釈ＨＦ溶液で行われることを特徴とする請求項１７に記載の３次元半導体素子の製造方法。
【請求項１９】
前記高配向性シリコン薄膜を成長させる段階は、ＵＨＶ-ＣＶＤ法、ＬＰＣＶＤ法またはＭＢＥ法で行われることを特徴とする請求項１１に記載の３次元半導体素子の製造方法。
【請求項２０】
前記高配向性シリコン薄膜は、＜００１＞方向に配向されたことを特徴とする請求項１９に記載の３次元半導体素子の製造方法。
【請求項２１】
前記第２電子素子の形成された高配向性シリコン薄膜上に、層間絶縁膜を形成する段階と、
前記層間絶縁膜上に、一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、
前記高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、
前記高配向性Ａｌ２Ｏ３層上に、高配向性シリコン薄膜を成長させる段階と、
前記高配向性シリコン薄膜上に、第３電子素子を形成する段階とを反復することを特徴とする請求項１１に記載の３次元半導体素子の製造方法。
【請求項２２】
請求項１１に記載の３次元半導体素子の製造方法により製造されたことを特徴とする３次元半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高配向性シリコン薄膜を形成する方法、３次元半導体素子を製造する方法及び３次元半導体素子に係り、さらに詳細には、複数の層構造を有する３次元半導体素子を製造するのに適した高配向性シリコン薄膜を形成する方法、前記高配向性シリコン薄膜を利用した３次元半導体素子の製造方法、及び前記製造方法で製造された３次元半導体素子に関する。
【背景技術】
【０００２】
半導体素子の高集積化に対する要求の高まりに伴い、複数のトランジスタまたはメモリ層を有する３次元半導体素子が製造されている。図１は、一般的な３次元半導体素子の断面構造を概略的に図示している。図１を参照すれば、３次元半導体素子１０は、シリコン基板１１上に、絶縁層１２，１４，１６と、シリコン薄膜層１３，１５とをそれぞれ交互に反復的に積層した構造を有する。前記シリコン基板１１とシリコン薄膜層１３，１５との上面には、例えば、ＣＭＯＳのような薄膜トランジスタＴＲまたはメモリが多数形成される。そして、それぞれのシリコン層１１，１３，１５は、伝導性プラグ１７を介して電気的に接続される。
【０００３】
前述のような構造の３次元半導体素子を製造するためには、絶縁層１２，１４上に、積層されたシリコン薄膜層１３，１５が十分なサイズの電荷移動度（mobility）を有さねばならない。従って、前記シリコン薄膜層１３，１５は、ほぼ単結晶に近い高配向性シリコン薄膜で製造される必要がある。しかし、現在のところ、絶縁層上に配向が制御されたシリコン薄膜をエピタキシャル成長させる技術は開発されていない。
【０００４】
絶縁層上に電荷移動度が高いシリコン薄膜を形成するために、従来では、絶縁層１２，１４上に、非晶質シリコンまたは多結晶シリコンをまず形成した後、レーザアニーリング技術を介して単結晶シリコンとして再結晶化するか、または伝導性プラグ１７を中心として側傍にシリコン薄膜を成長させたり、個別的に形成された単結晶シリコン薄膜を絶縁層１２，１４に接合（bonding）する方法が使用された。しかし、前述のような従来の方法は、過度に高温で行われたり、または多くの時間がかかり、また製造コストの非常に高いという問題がある。さらに、配向が完全に制御され難く、たとえ数が少ないとしても、依然として粒界が存在するという問題がある。
【０００５】
一方、非特許文献１に、エピタキシャル成長法により、γ−Ａｌ２Ｏ３層上に＜１００＞方向に配向されたシリコン層を形成する技術が開示されている。前記論文に開示された従来の技術によれば、図２に図示されているように、＜００１＞方向に配向されたシリコン基板２１上に、Ａｌ２Ｏ３層２２を形成すれば、前記Ａｌ２Ｏ３も、やはり＜００１＞方向に配向されたγ−Ａｌ２Ｏ３になる。そして、前記γ−Ａｌ２Ｏ３層２２上にさらにシリコン層２３をエピタキシャル成長させれば、前記シリコン層２３は、＜００１＞方向に配向された状態となる。従って、図２に図示されているように、γ−Ａｌ２Ｏ３層２２，２４と１００−シリコン層２３，２５とを続けて反復的に積層して形成できる。これは、γ−Ａｌ２Ｏ３結晶と１００−シリコン結晶との格子不整合（lattice mismatch）がわずか２．４％〜３．５％にしかならないために、可能なことである。
【０００６】
しかし、前記従来の技術の場合、＜００１＞方向にすでに配向されているシリコン基板２１を必要とする。従って、図１に図示されている３次元半導体素子のように、絶縁層上にシリコン薄膜を形成するには、前記従来の技術を利用し難い。
【非特許文献１】Japan J. Appl. Phys. Vol. 34(1995) pp.831-835
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、前述のような従来技術の問題点を改善し、低温製造工程が可能であり、一般的な半導体製造工程と互換され、シリコン薄膜の配向を制御できる高配向性シリコン薄膜を形成する方法を提供することを目的とする。
また、本発明の他の目的は、前記高配向性シリコン薄膜を利用して３次元半導体素子を製造する方法、及び前記製造方法により製造された３次元半導体素子を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一類型による高配向性シリコン薄膜を形成する方法は、基板上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、前記高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、前記高配向性Ａｌ２Ｏ３層上に、シリコン薄膜を成長させる段階とを含むことを特徴とする。
【０００９】
本発明の良好な実施形態によれば、前記基板は、Ｓｉ、並びに、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３及び他の絶縁体材料のうち、少なくとも１つの材料を利用して形成されうる。
例えば、前記高配向性ＡｌＮ薄膜は、前記基板でｃ軸配向されたことを特徴とする。望ましくは、前記高配向性ＡｌＮ薄膜は、＜００２＞方向に配向されることが望ましい。
【００１０】
前記高配向性ＡｌＮ薄膜は、スパッタリング法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition）法、またはＣＶＤ（Chemical Vapor Deposition）法により形成されうる。
一方、前記高配向性Ａｌ２Ｏ３層は、酸素またはオゾンの雰囲気で、前記高配向性ＡｌＮ薄膜を熱酸化（thermal oxidation）させて形成できる。
【００１１】
その場合、前記高配向性Ａｌ２Ｏ３層は、γ−Ａｌ２Ｏ３構造及びα−Ａｌ２Ｏ３構造のうちいずれか１つの構造であるか、またはγ−Ａｌ２Ｏ３構造とα−Ａｌ２Ｏ３構造とが混合された構造でありうる。
前記熱酸化は５００℃〜１，０００℃の温度で行われることが望ましい。
例えば、前記高配向性Ａｌ２Ｏ３層は、＜００１＞方向に配向されたことを特徴とする。
【００１２】
前記高配向性Ａｌ２Ｏ３層を形成した後には、前記高配向性Ａｌ２Ｏ３層の表面を洗浄する段階をさらに含む。このとき、前記表面の洗浄は、希釈ＨＦ溶液により行われうる。
また、前記シリコン薄膜を成長させる段階は、ＵＨＶ-ＣＶＤ（Ultra-High Vacuum Chemical Vapor Deposition）法、ＬＰＣＶＤ（Low Pressure Chemical VaporDeposition）法またはＭＢＥ（Molecular Beam Epitaxy）法で行われうる。
例えば、前記シリコン薄膜は、＜００１＞方向に配向されたことを特徴とする。
【００１３】
一方、本発明の他の類型による半導体素子の製造方法は、基板上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、前記高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、前記高配向性Ａｌ２Ｏ３層上に、シリコン薄膜を成長させる段階と、前記シリコン薄膜上に電子素子を形成する段階とを含むことを特徴とする。
【００１４】
また、本発明のさらに他の類型による３次元半導体素子の製造方法は、第１電子素子が形成されたシリコン基板上に、層間絶縁膜を形成する段階と、前記層間絶縁膜上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、前記高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、前記高配向性Ａｌ２Ｏ３層上に高配向性シリコン薄膜を成長させる段階と、前記高配向性シリコン薄膜上に第２電子素子を形成する段階とを含むことを特徴とする。
【００１５】
本発明によれば、前記層間絶縁膜は、ＳｉＯ２、Ｓｉ３Ｎ４及びＡｌ２Ｏ３のうち、少なくとも一つを含むことができる。
前記３次元半導体素子の製造方法は、また、前記第２電子素子の形成された高配向性シリコン薄膜上に層間絶縁膜を形成する段階と、前記層間絶縁膜上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、前記高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、前記高配向性Ａｌ２Ｏ３層上に高配向性シリコン薄膜を成長させる段階と、前記高配向性シリコン薄膜上に第３電子素子を形成する段階とを反復することを特徴とする。
【発明の効果】
【００１６】
本発明の望ましい実施形態によれば、ＡｌＮ層をバッファ層として使用することにより、絶縁層上に高配向のシリコン薄膜を形成することが可能である。さらに、本発明による高配向シリコン薄膜の形成方法は、低温工程が可能であり、既存の半導体製造工程と互換されうる。従って、本発明を利用すれば、３次元半導体素子を従来に比べて簡単であり、かつ低コストで製造することが可能である。
【発明を実施するための最良の形態】
【００１７】
前述のように、すでに特定方向に配向されているシリコン層上に、高配向性γ−Ａｌ２Ｏ３層を形成した後、前記高配向性γ−Ａｌ２Ｏ３層上にシリコンをエピタキシャル成長させることにより、高配向性シリコン薄膜を形成する技術は公知である。しかし、まだ、絶縁層上に高配向性シリコン薄膜をエピタキシャル成長させる技術は開発されていない。本発明の発明者は、絶縁層上にＡｌＮをバッファ層として積層することにより、高配向性シリコン薄膜を形成することが可能であることを発見した。
【００１８】
図３Ａないし図３Ｃの断面図は、本発明による高配向性シリコン薄膜の製造工程を順次に図示している。
まず、図３Ａに図示されているように、シリコン基板３１上に、絶縁層としてＳｉＯ２層３２を形成し、その上に、特定の方向に配向された高配向性ＡｌＮ薄膜３３を形成する。ここで、シリコン基板３１とＳｉＯ２層３２は、図１に図示されている３次元半導体素子のシリコン基板１１と絶縁層１２とに対応するように、例示的に図示されている。しかし、ＡｌＮ薄膜３３を形成するための観点だけから見るならば、シリコン基板３１なしに、ＳｉＯ２層３２を基板として使用することもできる。また、ＳｉＯ２以外に、他の材料、例えば、Ｓｉ３Ｎ４またはＡｌ２Ｏ３を絶縁層３２として使用したり、または前述のような材料のうち、少なくとも一つを複合的に積層して絶縁層３２として使用することも可能である。必要によっては、基板３１がシリコンでない他の半導体材料、または絶縁体材料からなっても、ＡｌＮ薄膜３３の形成には影響を与えない。
【００１９】
本発明の良好な実施形態によれば、前記ＡｌＮ薄膜３３は、例えば、スパッタリング法、ＭＯＣＶＤ法、ＰＶＤ法またはＣＶＤ法などで形成されうる。このような方法で、ＳｉＯ２またはＳｉ３Ｎ４上に形成されたＡｌＮ薄膜３３は、基板３１に垂直方向に、すなわち、ｃ軸方向に非常に均一に配向されるということが確認された。図４は、室温で窒素（Ｎ２）ガスとアルゴン（Ａｒ）ガスとをそれぞれおよそ３９ｓｃｃｍと６ｓｃｃｍとの流量で流しつつ、約７，０００ＷのＡＣパワーを使用してスパッタリング法により形成されたＡｌＮ薄膜３３の配向を示すＸＲＤ（X-Ray Deffraction）グラフである。図２のグラフから分かるように、ＡｌＮ薄膜３３は、ｃ軸配向であるために、＜００２＞方向と＜００４＞方向とでのみピークを示している。特に、＜００２＞方向で非常に大きいピークを示しており、ほぼ＜００２＞方向に配向されているということが分かる。
【００２０】
一方、ＡｌＮ薄膜３３の厚さは、特別に制限されるものではないが、３次元半導体素子の製造を考慮するとき、できる限り薄いのがよい。しかし、通常ＡｌＮ薄膜３３の厚さが厚いほど配向が均一であるという点を考慮し、ＡｌＮ薄膜３３の厚さは、３０ｎｍ〜５００ｎｍほどが適当である。
【００２１】
次に、図３Ｂに図示されているように、前記高配向性ＡｌＮ薄膜３３を酸化させ、ＡｌＮ薄膜３３の表面に、高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４を形成する。例えば、前記高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４は、酸素またはオゾンの雰囲気で、高配向性ＡｌＮ薄膜３３を５００℃〜１，０００℃ほどの温度に加熱して熱酸化させることにより、簡単に形成されうる。ここで、加熱温度は、前記範囲内でできる限り高いことが望ましい。それにより、ＡｌＮ薄膜３３の表面から窒素（Ｎ）が抜け、その代わりに酸素（Ｏ）がアルミニウム（Ａｌ）と結合し、Ａｌ２Ｏ３が形成される。このとき、加熱温度及び加熱時間により、γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層が形成され、またはγ−Ａｌ２Ｏ３とα−Ａｌ２Ｏ３とが混合された層が形成されることもある。しかし、いかなる場合でも、シリコン薄膜３５を成長させる後の過程には、大きい影響を与えない。このように形成されたＡｌ２Ｏ３は、短距離規則性（short-range order）を有する結晶質であり、ＡｌＮ薄膜３３と同様に、基板３１にほぼ垂直なｃ軸方向に配向される。例えば、このときのＡｌ２Ｏ３は、＜００１＞方向に配向されたγ−Ａｌ２Ｏ３またはα−Ａｌ２Ｏ３になる。
【００２２】
前述のような方法により、高配向性ＡｌＮ薄膜３３上に、高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４を形成した後には、前記高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４の表面を、例えば、希釈ＨＦ溶液で洗浄し、残余不純物を除去する。
最後に、図３Ｃに図示されているように、前記高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４上にシリコン薄膜３５を成長させる。前述のように、高配向性γ−Ａｌ２Ｏ３層上にシリコンをエピタキシャル成長させることにより、高配向性シリコン薄膜を形成する技術は公知である。γ−Ａｌ２Ｏ３結晶と１００−シリコン結晶との格子不整合がわずか２．４％〜３．５％に過ぎないために、高配向性γ−Ａｌ２Ｏ３層上にシリコンをエピタキシャル成長させれば、高配向性の１００−シリコン薄膜が形成されるのである。一方、前記高配向性γ−Ａｌ２Ｏ３層よりさらに安定した結晶構造を有する高配向性α−Ａｌ２Ｏ３層の場合にも、前記高配向性γ−Ａｌ２Ｏ３層と同じ役割を行える。前記高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４上に、シリコン薄膜３５を成長させる方法は、例えば、ＵＨＶ-ＣＶＤ法、ＬＰＣＶＤ法、またはＭＢＥ法を使用できる。例えば、本発明の場合、ＵＨＶ-ＣＶＤ装備を利用し、およそ１０−３ｔｏｒｒの圧力下で、約５５０℃〜８００℃の温度でＳｉＨ４雰囲気においてシリコン薄膜３５を成長させることができた。
【００２３】
前述のように、本発明の望ましい実施形態によれば、ＡｌＮ層をバッファ層として使用することにより、絶縁層上にもシリコン薄膜を形成することが可能になった。従って、本発明を利用し、高配向性シリコン薄膜を複数層に形成すれば、薄膜トランジスタまたはメモリのような電子素子が多層に形成される３次元半導体素子を、従来に比べて簡単であり、かつ低コストで製造することが可能である。
【００２４】
図５は、本発明により、高配向性シリコン薄膜を複数層に形成した構造を図示する断面図である。図５に図示されているように、シリコン基板１００上に、層間絶縁膜（ＩＬＤ）としてＳｉＯ２層１１１を積層し、その上に、順次に高配向性ＡｌＮ薄膜１１２、高配向性γ−Ａｌ２Ｏ３層１１３及びシリコン薄膜１１４を形成する。ここで、前記ＳｉＯ２層１１１、高配向性ＡｌＮ薄膜１１２、高配向性γ−Ａｌ２Ｏ３層１１３及びシリコン薄膜１１４は、第１層１１０をなす。一方、層間絶縁膜としては、ＳｉＯ２層の代わりに、Ｓｉ３Ｎ４やＡｌ２Ｏ３を使用することもできる。また、本発明によれば、前記シリコン薄膜１１４上に、さらにＳｉＯ２層１２１、高配向性ＡｌＮ薄膜１２２、高配向性γ−Ａｌ２Ｏ３層１２３及びシリコン薄膜１２４からなる第２層１２０を形成することが可能である。図示されていないが、前記シリコン薄膜１２４上に、続けて反復的に第３層、第４層を積層することが可能である。
【００２５】
図１に図示されているような３次元半導体素子は、図６に図示されている構造で、前記シリコン基板１００の上面と、シリコン薄膜１１４，１２４の上面とに、例えば、ＣＭＯＳのような薄膜トランジスタ、またはメモリのような電子素子を形成することによって製造されうる。さらに具体的に、シリコン基板１００の特定領域を公知の方法でｎ−不純物及びｐ−不純物でドーピングし、２つのドーピング領域間にゲート絶縁層（図示せず）とゲート電極（図示せず）とを形成することにより、前記シリコン基板１００上に薄膜トランジスタまたはメモリのような電子素子を形成できる。その後、薄膜トランジスタまたはメモリのような電子素子の形成されたシリコン基板１００上に、ＳｉＯ２層１１１、高配向性ＡｌＮ薄膜１１２、高配向性γ−Ａｌ２Ｏ３層１１３及びシリコン薄膜１１４を順次に形成した後、前記シリコン薄膜１１４の上面に前記と同じ方法でさらに薄膜トランジスタまたはメモリのような電子素子を形成できる。このような過程を反復することにより、３次元半導体素子を形成することが可能である。
【００２６】
これまで、γ−Ａｌ２Ｏ３層上にシリコン薄膜をエピタキシャル成長することについてのみ説明したが、前記γ−Ａｌ２Ｏ３層上には、シリコン薄膜だけではなく、ＧａＮ、Ｆｅ３Ｏ４のような他の半導体薄膜を成長させることも可能である。従って、本発明によれば、必要により、シリコン薄膜だけではなく、他の薄膜材料により形成された多層膜を形成することが可能である。
【産業上の利用可能性】
【００２７】
本発明の高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子は、例えば、半導体関連の技術分野に効果的に適用可能である。
【図面の簡単な説明】
【００２８】
【図１】３次元半導体素子の一般的な構造を概略的に図示する断面図である。
【図２】高配向性シリコン薄膜を形成するための従来の構造を、例示的に図示する断面図である。
【図３Ａ】本発明による高配向性シリコン薄膜の製造工程を図示するための断面図である。
【図３Ｂ】本発明による高配向性シリコン薄膜の製造工程を図示するための断面図である。
【図３Ｃ】本発明による高配向性シリコン薄膜の製造工程を図示するための断面図である。
【図４】＜００２＞方向に配向されたＡｌＮ薄膜のＸＲＤグラフである。
【図５】本発明により、高配向性シリコン薄膜を複数層に形成した構造を図示する断面図である。
【符号の説明】
【００２９】
１０    ３次元半導体素子
１１，２１，３１，１００    シリコン基板
１２，１４，１６    絶縁層
１３，１５，２３，２５    シリコン層
１７    プラグ
２２，２４，３４，１１３，１２３    γ−Ａｌ２Ｏ３層
３２，１１１，１２１    絶縁（ＳｉＯ２）層
３３，１１２，１２２    ＡｉＮ薄膜
３５，１１４，１２４    シリコン薄膜
１１０    第１層
１２０    第２層
ＴＲ    薄膜トランジスタ
【図１】
0005230116.tif 000002
【図２】
0005230116.tif 000003
【図３Ａ】
0005230116.tif 000004
【図３Ｂ】
0005230116.tif 000005
【図３Ｃ】
0005230116.tif 000006
【図４】
0005230116.tif 000007
【図５】
0005230116.tif 000008