(57)【特許請求の範囲】
【請求項１】
負荷への供給電圧に応じた帰還信号と基準発振信号とを比較しその比較結果をスイッチング制御信号として前記負荷への供給電圧を制御するDC-DCコンバータ制御回路において、前記比較結果をさらに分周し、当該分周信号に応答して前記スイッチング制御信号を発生し、前記帰還信号が所定レベルに達すると、前記帰還信号をレベルシフトして得た信号を前記基準発振信号と比較して前記比較結果とすることを特徴とするDC-DCコンバータ制御回路。
【請求項２】
前記帰還信号が前記所定レベルに達するまでは、前記比較結果と前記分周信号とに応答して前記スイッチング制御信号を発生し、前記帰還信号が前記所定レベルに達すると、前記比較結果と前記分周信号の反転信号とに応答して前記スイッチング制御信号を発生することを特徴とする請求項１記載のDC-DCコンバータ制御回路。
【請求項３】
前記負荷、前記スイッチング制御信号、前記帰還信号を、それぞれ、第２の負荷、第２のスイッチング制御信号、第２の帰還信号と定義したとき、
前記DC-DCコンバータ制御回路は、更に、第１の負荷への供給電圧に応じた第１の帰還信号と前記基準発振信号とを比較しその比較結果から第１のスイッチング制御信号を得て前記第１の負荷への供給電圧を制御することを特徴とする請求項１または２に記載のDC-DCコンバータ制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチングレギュレータとしてのDC-DCコンバータに用いられる制御回路に関し、特に、パルス幅変調（PWM）方式を採用したDC-DCコンバータ制御回路に関する。
【背景技術】
【０００２】
DC-DCコンバータは、各種の機器や装置に多用されているが、一つの機器や装置であっても、電源を供給すべき負荷は複数存在し、且つ又、負荷に応じて必要とする負荷電流に違いがある。
【０００３】
例えば、デジタルスチルカメラやカムコーダなどの携帯機器では、モータなどの負荷電流が比較的重い負荷と、ＣＣＤやＬＣＤなどの負荷電流が比較的軽い負荷とが混在している。重い負荷では、必要とする負荷電流の確保のためにスイッチング信号の周波数は比較的高くする必要があるが、そのような高いスイッチング信号で軽い負荷を駆動することは、かえってスイッチングロスが大きくなる。したがって、軽い負荷に対しては、スイッチングロスを減らし電源効率を向上させるべく、スイッチング信号の周波数を抑えることが有益である。
【０００４】
そこで、例えば特許文献１に示すように、それぞれ負荷に適した周波数を持ったスイッチング信号を発生すべく、それぞれの負荷に対応して基準となる発振器（特許文献１では三角波発生器）を設けている。
【０００５】
【特許文献１】特開２００４−２４８３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、互いに異なる周波数を有するスイッチング信号の間に同期関係が崩れている場合、スイッチングノイズが発生する結果となる。このスイッチングノイズは、前述のＬＣＤやＣＣＤに対しノイズとして現れ表示画質に影響を与えることがある。
【０００７】
係るノイズは、基準となる発振器を互いに同期させることにより抑制することができるが、そのためには、特に三角波発生器の場合は、大規模なトリミング回路が必要となり、半導体集積回路化した場合にそのチップ面積が大きくなってしまう。そもそも、複数の基準発振器を必要とること自体が、チップ面積の増大や消費電力の増大を招いてしまうことになっている。
【課題を解決するための手段】
【０００８】
本発明によるDC-DCコンバータ制御回路は、負荷への供給電圧の変化に応じて変化する帰還信号と基準となる発振信号とを比較しその比較結果をスイッチング制御信号として負荷への供給電圧を制御するものであって、比較結果をさらに分周し、当該分周信号に応答してスイッチング制御信号を発生し、前記帰還信号が所定レベルに達すると、前記帰還信号をレベルシフトして得た信号を前記基準発振信号と比較して前記比較結果とすることを特徴としている。
【発明の効果】
【０００９】
このように、本発明では、スイッチング信号の負荷に応じた所望の周波数を、基準となる発振信号ではなくて、当該発振信号と帰還信号との比較結果をさらに分周することにより得ている。したがって、発振信号が元々有する周波数とスイッチング信号の周波数との間には実質的な同期が取られていることになる。
【００１０】
かくして、基準となる発振器は共通として、例え当該発振器が三角波発生器であっても、互いに実質的な同期が取られ且つ周波数が異なる二つのスイッチング制御信号を得ることが可能になる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を用いて本発明の実施の形態を詳細に説明する。
【００１２】
図１は本発明の実施の形態１によりDC-DCコンバータ制御回路１０を示すブロック図である。本回路１０は半導体集積回路装置（LSI）として構成されており、二つのPWM方式のDC-DCコンバータ制御ブロック１００、１１０および両ブロックに共通に設けられた基準発振器としての三角波発生器１０９を有する。なお、DC-DCコンバータ制御ブロックは三つ以上でもよく、その場合、三つ目以上の制御ブロックは、三角波発生器１０９を共用しても良いし、別の三角波発生器から信号を受けても良い。
【００１３】
三角波発生器１０９は、本実施の形態では、その周波数が１MHｚの三角波を発生する。
【００１４】
DC-DCコンバータ制御ブロック１００は、比較的重い負荷のために設けられており、その故、三角波発振信号をその反転端子に受けるPWMコンパレータ１０４の出力は、ドライババッファ１０５を介してスイッチング制御信号として出力端子１０２に供給される。スイッチング制御信号の周波数はかくして１MHzである。PWMコンパレータ１０４の非反転端子には、抵抗、コンデンサ、基準電圧源およびオペアンプでなるバッファアンプ１０３の出力が供給される、バッファアンプ１０３には、本制御ブロック１００で制御される負荷への供給電圧に応じた帰還信号が入力端子１０１を介して供給される。
【００１５】
一方、DC-DCコンバータ制御ブロック１１０は、比較的軽い負荷のために設けられており、その故、三角波発生器１０９からの三角波信号をその反転端子に受けるPWMコンパレータ１１４の出力は、T型フリップフロップ（T-F/F）１２３に供給され、ここで１／２に分周される。そのQ出力（すなわち、１／２分周信号）はコンパレータ１１４の出力とともにANDゲート１２４に供給され、QB出力（Q出力の反転信号）はコンパレータ１１４の出力とともに、両入力に対する論理反転機能を有するANDゲート１２５に供給される。ゲート１２４および１２５の出力はスイッチ回路１２６の入力端子AおよびBにそれぞれ供給される。スイッチ回路１２６は、その制御信号（検知回路１２１の出力）の論理レベルに応じて、一方の入力を選択する、その選択された信号が、スイッチング制御信号としてバッファドライバ１１５を介して出力端子１１２に供給される。係るスイッチング制御信号の周波数はかくして５００ｋHzとなる。
【００１６】
DC-DCコンバータ制御ブロック１１０で制御される負荷への供給電圧に応じた帰還信号は入力端子１１１を介して、抵抗、コンデンサ、基準電圧源およびオペアンプでなるバッファアンプ１１３に供給される。その出力は、スイッチ回路１２２の入力端子Aに供給される。その他方の入力端子Bには、バッファアンプ１１３のレベルを接地電位側にシフトするレベルシフト回路１２０の出力が供給される。レベルシフト回路は、よく知られたソースフォロワー或いはエミッタフォロワー回路で構成できる。
【００１７】
バッファアンプ１１３の出力はさらに検知回路１２１に供給される。検知回路１２１は、図示しない基準電圧源とコンパレータを有し、バッファアンプ１１３の出力レベルを基準電圧と比較し、アンプ１３の出力レベルが基準電圧以上の場合は一方の論理レベルとしての例えばハイレベルの信号を出力し、基準電圧未満であれば他方の論理レベルとしてのロウレベルの信号を出力する。
【００１８】
検知回路１２１の出力がロウレベルの時は、各スイッチ回路１２２および１２６は、図示のようにA側の入力をそれぞれ選択し、ハイレベルの時は反対のB側にそれぞれ切り換わる。
【００１９】
図２に、本制御回路１０を用いたDC-DCコンバータを示す。スイッチングレギュレータとして構成されており、制御ブロック１００からの出力端子１０２を介するスイッチング制御信号はNチャネルMOSトランジスタ２０１のスイッチング動作を制御する。コイル２０２、ダイオード２０３およびコンデンサ２０４と協働して、負荷２００（比較的重い負荷電流を必要とする）に必要な電源電圧が発生される。その電圧は、抵抗２０５および２０６で分圧され、その分圧電圧が帰還信号として、制御回路１０の入力端子１０１に供給される。
【００２０】
一方、制御ブロック１１０からの出力端子１１２を介するスイッチング制御信号はNチャネルMOSトランジスタ２１１のスイッチング動作を制御する。コイル２１２、ダイオード２１３およびコンデンサ２１４と協働して、負荷２１０（比較的軽い負荷電流を必要とする）に必要な電源電圧が発生される。その電圧は、抵抗２１５および２１６で分圧され、その分圧電圧が帰還信号として、制御回路１０の入力端子１１１に供給される。
【００２１】
かかる構成において、制御ブロック１００およびその周辺回路（トランジスタ２０１、抵抗２０５、２０６、コイル２０２、ダイオード２０３およびコンデンサ２０４）による、負荷２００への供給電圧制御動作については、よく知られているので、その説明は省略し、制御プロック１１０の動作に特化して説明する。
【００２２】
制御ブロック１１０は、負荷電流が比較的小さい負荷２１０への供給電圧を制御するので、そのスイッチング制御信号の周波数を三角波発生器のそれと同じにするとスイッチングロスが大きくなる。そこで、PWMコンパレータ１１４の出力をT-F/F１２３で分周したものをスイッチング制御信号とすることにより、スイッチングロスを減らすと共に、制御ブロック１００からのスイッチング制御信号OUT1と同期を取っている。
【００２３】
ところが、PWMコンパレータ１１４は、本実施の形態では１MHｚの信号を扱っているのに対しトランジスタ２１１（図２）へのスイッチング制御信号OUT2はその半分の５００ｋHｚとなっているため、バッファアンプ１１３の出力信号のみと三角波信号とを比較した場合は、スイッチング制御信号OUT2のデューティ比０〜５０％程度しかカバーできない。それ故、レベルシフト回路１２０、検知回路１２１およびスイッチ１２２を設けている。
【００２４】
すなわち、図３に示すように、三角波発生器１０９からの三角波信号のほぼピークレベルを、検知回路１２１が有する基準電圧源（図示せず）のレベルとしており、バッファアンプ１１３の出力が当該基準電圧レベルに達した時点で、検知回路１２１の出力論理レベルが切り替わり、レベルシフト回路１２０の出力がスイッチ１２２を介してPWMコンパレータ１１４に供給されることになる。レベルシフト回路１２０は、したがって、スイッチ１２２が切り替わった時点で三角波発生器１０９の出力信号のほぼボトムレベルとなるように、バッファアンプ１１３の出力レベルをシフトするよう構成されている。
【００２５】
この結果、図３の信号波形を含む、PMWコンパレータ１１４以降の信号波形を図４に示すように、スイッチ１２２がそのA側入力、したがって、バッファアンプ１１３側に接続されている場合は、スイッチ１２６もそのA側入力、したがって、ゲート回路１２４側に接続されているので、デューティ比５０％程度をカバーしたPMWスイッチン制御信号OUT2が得られることになる。
【００２６】
一方、バッファアンプ１１３の出力が検知回路１２１の検知レベルに達した場合は、スイッチ１２２はレベルシフト回路側１２０に切り換り、スイッチ１２６はゲート回路１２５側に切り換る。したがって、PMWスイッチン制御信号OUT2はそのデューティ比が５０％以上となる信号となる。
【００２７】
かくして、スイッチング信号OUT1およびOUT2は、互いに共通の三角波発生器１０９から、互いに実質的に同期した状態となり、スイッチングノイズの削減と共に、部品点数の削減（したがって、半導体集積回路化した場合のチップ面積の縮小）という効果を奏する。
【００２８】
図５に、本発明の実施の形態２を示す。図１と同一の構成要素は同じ番号で示しそれらの説を省略する。
【００２９】
本実施の形態では、スイッチ回路３０１、３０５がさらに設けられている。スイッチ３０１の一方の入力にはPMWコンパレータ１１４の出力が供給され、他方の入力にはスイッチ１２６の出力が供給されている。スイッチ３０１の出力はバッファドライバ１１５に供給され、その制御はスイッチ制御端子３００から行われる。スイッチ３０５の一方の入力にはバッファアンプ１１３の出力が供給され、他方の入力にはスイッチ１２２の出力が供給されている。スイッチ３０５の出力はPWMコンパレータ１１４の非反転端子に接続され、その切換制御は切換制御は端子３００からの信号で行われる。
【００３０】
係る構成において、制御ブロック１１０が制御すべき負荷として、比較的重い負荷電流を必要する場合は、端子３００にロウレベルおよびハイレベルの一方を供給して、スイッチ３０１をPWMコンパレータ１１４側に倒し、スイッチ３０５をバッファアンプ１１３側に倒す。かくして、制御ブロック１１０は制御ブロック１００と同じ動作となる。端子２００の信号レベルをロウレベルおよびハイレベルの他方とすることにより、今度は、スイッチ１２２および１２６の働きが活性化されるので、比較的軽い負荷電流を必要とする負荷に対するスイッチング電源制御が可能となる。
【００３１】
かくして、共通の三角波発生器１０９を用い、重負荷と軽負荷の両負荷を制御したり、二つの重負荷を制御したりすることが、可能となって、必要とされる負荷電流に応じた最適な構成が得られる。
【００３２】
このように、本発明は、PWMコンパレータの出力を分周し、その分周信号に基づきスイッチング制御信号を得ているので、共通の基準発振信号から、制御すべき負荷に応じた制御を行うことが可能となる。したがって、特に図５において、制御ブロック１００は省略することが出来るし、PWMコンパレータの出力に対する分周比も例えば１／３のようなものとすることも可能となる。各ゲート１２３〜１２５は、同一の動作が得られる他の論理回路を用いることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態１に係るDC-DCコンバータ制御回路を示すブロック図である。
【図２】図１のDC-DCコンバータ制御回路を用いたスイッチングレギュレータを示すブロック図である。
【図３】図１の一部の回路からの出力を示す信号波形図である。
【図４】図３の信号波形に加え、図１の他の回路からの出力を示す信号波形図である。
【図５】本発明の実施形態２に係るDC-DCコンバータ制御回路を示すブロック図である。
【符号の説明】
【００３４】
１０：DC-DCコンバータ制御回路、１００、１１０：制御ブロック、１０９：三角波発生器、
【図１】
0005180620.tif 000002
【図２】
0005180620.tif 000003
【図３】
0005180620.tif 000004
【図４】
0005180620.tif 000005
【図５】
0005180620.tif 000006