(57)【特許請求の範囲】
【請求項１】
チャンバ内に基板及びＧａ元素を含有するターゲットを配置し、前記基板上に単結晶のＩＩＩ族窒化物半導体を反応性スパッタ法によって形成するＩＩＩ族窒化物半導体の製造方法であって、
前記チャンバ内を真空状態として前記基板を温度Ｔ１まで加熱することにより、前記基板の表面に付着した酸素を除去する真空工程と、
前記真空工程に次いで、前記基板の温度を温度Ｔ１として前記ＩＩＩ族窒化物半導体を成膜する第１スパッタ工程と、
前記基板の温度を前記温度Ｔ１よりも低い温度Ｔ２に降温して前記ＩＩＩ族窒化物半導体の成膜を続ける第２スパッタ工程と、がこの順で備えられていることを特徴とするＩＩＩ族窒化物半導体の製造方法。
【請求項２】
前記第１スパッタ工程において、前記基板の温度Ｔ１が８００〜１１００℃の範囲であり、前記第２スパッタ工程において、前記基板の温度Ｔ２が７００〜１０００℃の範囲であることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項３】
前記基板の温度Ｔ１、Ｔ２が、次式｛２０℃≦（Ｔ１−Ｔ２）≦３００℃｝で表される関係を満たすことを特徴とする請求項１又は２に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項４】
前記基板の温度Ｔ１、Ｔ２が、次式｛５０℃≦（Ｔ１−Ｔ２）≦２００℃｝で表される関係を満たすことを特徴とする請求項１又は２に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項５】
前記第１スパッタ工程は、膜厚ｔ１を５〜１００ｎｍの範囲として前記ＩＩＩ族窒化物半導体を成膜し、前記第２スパッタ工程は、さらに、膜厚ｔ２を１０ｎｍ以上として前記ＩＩＩ族窒化物半導体を成膜することを特徴とする請求項１〜４の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項６】
前記第１スパッタ工程及び前記第２スパッタ工程は、前記チャンバ内を、窒素原子含有ガス及び不活性ガスを含有するガス雰囲気として前記ＩＩＩ族窒化物半導体を成膜することを特徴とする請求項１〜５の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項７】
前記窒素原子含有ガスが窒素ガス（Ｎ２）であり、前記不活性ガスがアルゴンガス（Ａｒ）であることを特徴とする請求項６に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項８】
前記基板上に反応性スパッタ法によってバッファ層を形成するバッファ層形成工程が備えられ、該バッファ層形成工程に次いで、前記真空工程と、前記第１スパッタ工程と、前記第２スパッタ工程とがこの順で備えられていることを特徴とする請求項１〜７の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項９】
前記基板の表面にプラズマ処理によって前処理を施す前処理工程が備えられ、該前処理工程に次いで、前記バッファ層形成工程と、前記真空工程と、前記第１スパッタ工程と、前記第２スパッタ工程とがこの順で備えられていることを特徴とする請求項８に記載のＩＩＩ族窒化物半導体の製造方法。
【請求項１０】
基板上に、少なくともＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層をこの順で積層するＩＩＩ族窒化物半導体発光素子の製造方法であって、
前記ｎ型半導体層の少なくとも一部を、請求項１〜９の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法によって形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
【請求項１１】
前記ｎ型半導体層に少なくとも下地層が備えられ、該下地層を、請求項１〜９の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法によって形成することを特徴とする請求項１０に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
【請求項１２】
請求項１０又は１１に記載の製造方法で得られるＩＩＩ族窒化物半導体発光素子。
【請求項１３】
請求項１２に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に、好適に用いられ、一般式ＡｌａＧａｂＩｎｃＮ（０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、ａ＋ｂ＋ｃ＝１）で表されるＩＩＩ族窒化物半導体の製造方法、ＩＩＩ族窒化物半導体発光素子の製造方法、及びＩＩＩ族窒化物半導体発光素子、並びにランプに関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の半導体発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べて優れた特性が得られるポテンシャルを有している。
【０００３】
このようなＩＩＩ族窒化物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、有機金属化学気相成長（ＭＯＣＶＤ）法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で原料を分解させることにより、結晶を成長させる方法である。また、従来、ＩＩＩ族窒化物半導体の単結晶ウェーハは市販されておらず、ＩＩＩ族窒化物半導体としては、異なる材料の単結晶ウェーハ上に結晶を成長させて得る方法が一般的である。
【０００４】
上述したようなＩＩＩ族窒化物半導体の成長方法としては、有機金属化学気相成長（ＭＯＣＶＤ）法により、サファイア単結晶基板もしくはＳｉＣ単結晶基板の上に、ＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる際、まず、基板上に窒化アルミニウム（ＡｌＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）からなる低温バッファ層と呼ばれる層を積層し、その上に高温でＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる方法が提案されており、一般に行われている（例えば、特許文献１、２）。
また、上記バッファ層をＭＯＣＶＤ以外の方法で成膜する技術も提案されており、例えば、高周波スパッタで成膜したバッファ層上に、ＭＯＣＶＤによって同じ組成の結晶を成長させる方法が提案されている（例えば、特許文献３）。
【０００５】
また、ＩＩＩ族窒化物半導体結晶をスパッタ法によって製造する研究も行われており、例えば、高抵抗のＧａＮを積層することを目的とし、サファイア基板上に、スパッタ法によってＧａＮを直接成膜する方法が提案されている（例えば、特許文献４）。スパッタ法を用いてＧａＮを成膜する場合、上記特許文献１〜３に記載されたようなＭＯＣＶＤ法を用いた方法に比べ、設備が安価で済むことや、工程が安定化し、生産効率が向上する等の利点がある。
【特許文献１】特許第３０２６０８７号公報
【特許文献２】特開平４−２９７０２３号公報
【特許文献３】特公平５−８６６４６号公報
【特許文献４】特開昭６０−０３９８１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＩＩＩ族窒化物半導体からなる結晶をスパッタ法で成膜する場合には、成膜時の基板温度が重要なパラメータとなる。しかしながら、本発明者等が鋭意検討したところ、上記特許文献４に記載されたような従来のスパッタ法を用いてＧａＮを成膜する場合、基板温度を高めに設定して成膜を行うと、結晶性の良好なＧａＮが成膜されるものの、膜の表面が荒れるとともに、成膜速度が極端に低くなって生産効率が低下し、また、基板温度を低めに設定して成膜を行なった場合には、成膜速度は向上するものの、成膜されるＧａＮの結晶性が低下し、特に、非対称面におけるＸ線ロッキングカーブ半値幅が大きくなることが明らかとなった。
このため、スパッタ法を用いてＩＩＩ族窒化物半導体を形成する際、良好な結晶性を有する膜を、高効率で安定して基板上に成膜することが可能な方法が望まれていた。
【０００７】
本発明は上記問題に鑑みてなされたものであり、良好な結晶性を有するＩＩＩ族窒化物半導体の結晶を、スパッタ法を用いて高い成膜速度で効率良く形成することが可能なＩＩＩ族窒化物半導体の製造方法、及びＩＩＩ族窒化物半導体発光素子の製造方法を提供することを目的とする。
さらに、上記の製造方法で得られ、発光特性に優れたＩＩＩ族窒化物半導体発光素子並びにランプを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明者等は、上記問題を解決するために鋭意検討した結果、スパッタ法によってＩＩＩ族窒化物半導体を形成する際、まず、基板温度を高温として成膜することで、マイグレーションにより初期の転位のループ化を進行させて転位密度を低減し、その後、基板温度を低温として成膜速度を上昇させることにより、結晶性の良好なＩＩＩ族窒化物半導体を、短時間で希望の膜厚まで成膜することが可能なことを見出し、本発明を完成した。
即ち、本発明は以下に関する。
【０００９】
［１］  チャンバ内に基板及びＧａ元素を含有するターゲットを配置し、前記基板上に単結晶のＩＩＩ族窒化物半導体を反応性スパッタ法によって形成するＩＩＩ族窒化物半導体の製造方法であって、前記チャンバ内を真空状態として前記基板を温度Ｔ１まで加熱することにより、前記基板の表面に付着した酸素を除去する真空工程と、前記真空工程に次いで、前記基板の温度を温度Ｔ１として前記ＩＩＩ族窒化物半導体を成膜する第１スパッタ工程と、前記基板の温度を前記温度Ｔ１よりも低い温度Ｔ２に降温して前記ＩＩＩ族窒化物半導体の成膜を続ける第２スパッタ工程と、がこの順で備えられていることを特徴とするＩＩＩ族窒化物半導体の製造方法。
［２］  前記第１スパッタ工程において、前記基板の温度Ｔ１が８００〜１１００℃の範囲であり、前記第２スパッタ工程において、前記基板の温度Ｔ２が７００〜１０００℃の範囲であることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体の製造方法。
［３］  前記基板の温度Ｔ１、Ｔ２が、次式｛２０℃≦（Ｔ１−Ｔ２）≦３００℃｝で表される関係を満たすことを特徴とする上記［１］又は［２］に記載のＩＩＩ族窒化物半導体の製造方法。
［４］  前記基板の温度Ｔ１、Ｔ２が、次式｛５０℃≦（Ｔ１−Ｔ２）≦２００℃｝で表される関係を満たすことを特徴とする上記［１］又は［２］に記載のＩＩＩ族窒化物半導体の製造方法。
［５］  前記第１スパッタ工程は、膜厚ｔ１を５〜１００ｎｍの範囲として前記ＩＩＩ族窒化物半導体を成膜し、前記第２スパッタ工程は、さらに、膜厚ｔ２を１０ｎｍ以上として前記ＩＩＩ族窒化物半導体を成膜することを特徴とする上記［１］〜［４］の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法。
【００１０】
［６］  前記第１スパッタ工程及び前記第２スパッタ工程は、前記チャンバ内を、窒素原子含有ガス及び不活性ガスを含有するガス雰囲気として前記ＩＩＩ族窒化物半導体を成膜することを特徴とする上記［１］〜［５］の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法。
［７］  前記窒素原子含有ガスが窒素ガス（Ｎ２）であり、前記不活性ガスがアルゴンガス（Ａｒ）であることを特徴とする上記［６］に記載のＩＩＩ族窒化物半導体の製造方法。
［８］  前記基板上に反応性スパッタ法によってバッファ層を形成するバッファ層形成工程が備えられ、該バッファ層形成工程に次いで、前記真空工程と、前記第１スパッタ工程と、前記第２スパッタ工程とがこの順で備えられていることを特徴とする上記［１］〜［７］の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法。
［９］  前記基板の表面にプラズマ処理によって前処理を施す前処理工程が備えられ、該前処理工程に次いで、前記バッファ層形成工程と、前記真空工程と、前記第１スパッタ工程と、前記第２スパッタ工程とがこの順で備えられていることを特徴とする上記［８］に記載のＩＩＩ族窒化物半導体の製造方法。
【００１１】
［１０］  基板上に、少なくともＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層をこの順で積層するＩＩＩ族窒化物半導体発光素子の製造方法であって、前記ｎ型半導体層の少なくとも一部を、上記［１］〜［９］の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法によって形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
［１１］  前記ｎ型半導体層が少なくとも下地層を備え、該下地層を、上記［１］〜［９］の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法によって形成することを特徴とする上記［１０］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１２］  上記［１０］又は［１１］に記載の製造方法で得られるＩＩＩ族窒化物半導体発光素子。
［１３］  上記［１２］に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。
【発明の効果】
【００１２】
本発明のＩＩＩ族窒化物半導体の製造方法によれば、基板の温度を温度Ｔ１としてＩＩＩ族窒化物半導体を成膜する第１スパッタ工程と、基板の温度を温度Ｔ１よりも低い温度Ｔ２に降温してＩＩＩ族窒化物半導体の成膜を続ける第２スパッタ工程とを有する方法なので、まず、基板温度を高温とすることでマイグレーション発生させ、初期の転位のループ化を進行させて結晶の転位密度を低減した状態で成膜処理した後、基板温度を低温として結晶の成膜速度を上昇させ、短時間で目的の膜厚に成膜することができる。これにより、良好な結晶性を有するＩＩＩ族窒化物半導体の結晶を、高い成膜速度で効率良く形成することが可能となる。
【００１３】
また、本発明のＩＩＩ族窒化物半導体発光素子の製造方法によれば、ｎ型半導体層の少なくとも一部を、上記製造方法によって単結晶のＩＩＩ族窒化物半導体から形成する方法としているので、導電性の制御された結晶性の良好なＩＩＩ族窒化物半導体からなるｎ型半導体層を備え、優れた発光特性を有するＩＩＩ族窒化物半導体発光素子が得られる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明の実施形態であるＩＩＩ族窒化物半導体の製造方法、ＩＩＩ族窒化物半導体発光素子の製造方法、及びＩＩＩ族窒化物半導体発光素子、並びにランプの一例について、図１〜７を適宜参照しながら説明する。
【００１５】
［ＩＩＩ族窒化物半導体の製造方法］
本実施形態のＩＩＩ族窒化物半導体の製造方法は、チャンバ４１（図５を参照）内に基板１１（図１〜３、５を参照）及びＧａ元素を含有するターゲット４７（図５を参照）を配置し、少なくとも、基板１１上にドナー不純物が添加された単結晶のＩＩＩ族窒化物半導体を反応性スパッタ法によって形成するＩＩＩ族窒化物半導体の製造方法であり、基板１１の温度を温度Ｔ１（図６、７のグラフ参照）としてＩＩＩ族窒化物半導体を成膜する第１スパッタ工程と、基板１１の温度を温度Ｔ１よりも低い温度Ｔ２（図６、７のグラフ参照）に降温してＩＩＩ族窒化物半導体の成膜を続ける第２スパッタ工程とを有する方法である。
【００１６】
＜半導体の積層構造＞
図１は、本実施形態のＩＩＩ族窒化物半導体の製造方法を説明するための図であり、基板１１上にＩＩＩ族窒化物半導体が形成された積層半導体の一例を示す概略断面図である。図１に示す積層半導体１０は、基板１１上にＩＩＩ族窒化物化合物からなるバッファ層１２が積層され、該バッファ層１２上に、ｎ型半導体層１４、発光層１５、及びｐ型半導体層１６が順次積層されてなる半導体層２０が形成されている。
本実施形態のｎ型半導体層１４は、ドナー不純物が添加された単結晶のＩＩＩ族窒化物半導体からなり、詳細を後述する製造方法によって形成されるものである。
以下、本実施形態のＩＩＩ族窒化物半導体の積層構造について詳述する。
【００１７】
『基板』
本実施形態では、基板１１の材料としてサファイアを用いる。
本実施形態において、基板１１に用いることができる材料としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができ、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。この中でも、サファイア、ＳｉＣ等の六方晶構造を有する材料を基板に用いることが、結晶性の良好なＩＩＩ族窒化物半導体を積層できる点で好ましく、サファイアを用いることがより好ましい。また、基板の大きさとしては、通常は直径２インチ程度のものが用いられるが、本発明のＩＩＩ族窒化物半導体では、直径４〜６インチの基板を使用することも可能である。
【００１８】
なお、アンモニアを使用せずにバッファ層を成膜するとともに、アンモニアを使用する方法で後述のｎ型半導体層を構成する下地層を成膜することにより、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いた場合には、本実施形態のバッファ層がコート層として作用するので、基板の化学的な変質を防ぐ点で効果的である。また、一般的に、スパッタ法は基板の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板を用いた場合でも、基板１１にダメージを与えることなく基板上への各層の成膜が可能である。
【００１９】
『バッファ層』
本実施形態の積層半導体１０は、基板１１上に、反応性スパッタ法により、金属原料とＶ族元素を含んだガスとがプラズマで活性化されて反応することで、ＩＩＩ族窒化物化合物からなるバッファ層１２が成膜されている。本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
【００２０】
このようなバッファ層をなすＩＩＩ族窒化物化合物の結晶は、六方晶系の結晶構造を持ち、成膜条件をコントロールすることにより、単結晶膜とすることができる。また、ＩＩＩ族窒化物化合物の結晶は、上記成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶とすることも可能である。なお、ここで説明する柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
【００２１】
バッファ層１２は、単結晶構造であることが、バッファ機能の面から好ましい。上述したように、ＩＩＩ族窒化物化合物の結晶は、六方晶系の結晶を有し、六角柱を基本とした組織を形成する。ＩＩＩ族窒化物化合物の結晶は、成膜等の条件を制御することにより、面内方向にも成長した結晶を成膜することが可能となる。このような単結晶構造を有するバッファ層１２を基板１１上に成膜した場合、バッファ層１２のバッファ機能が有効に作用するため、その上に成膜されるＩＩＩ族窒化物半導体の層は、良好な配向性及び結晶性を持つ結晶膜となる。
【００２２】
バッファ層１２の膜厚は、２０〜８０ｎｍの範囲とされていることが好ましい。バッファ層１２の膜厚をこの範囲とすることにより、良好な配向性を有し、また、バッファ層１２上にＩＩＩ族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能するバッファ層１２が得られる。
バッファ層１２の膜厚が２０ｎｍ未満だと、上述したコート層としての機能が充分でなくなる虞がある。また、８０ｎｍを超える膜厚でバッファ層１２を形成した場合、コート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。
【００２３】
バッファ層１２は、Ａｌを含有する組成とされていることが好ましい。バッファ層１２を構成する材料としては、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物半導体であれば、どのような材料でも用いることができる。さらに、Ｖ族として、ＡｓやＰが含有される構成としても良い。また、バッファ層１２を、Ａｌを含んだ組成とした場合、中でも、ＧａＡｌＮとすることが好ましく、この際、Ａｌの組成が５０％以上とされていることが好ましい。また、バッファ層１２は、ＡｌＮからなる構成とすることがより好ましい。
【００２４】
また、バッファ層１２を構成する材料としては、ＩＩＩ族窒化物半導体と同じ結晶構造を有するものであれば、どのような材料でも用いることができるが、格子の長さが後述の下地層を構成するＩＩＩ族窒化物半導体に近いものが好ましく、特に周期表のＩＩＩａ族元素の窒化物が好適である。
【００２５】
『半導体層』
図１に示すように、本実施形態の積層半導体１０は、基板１１上に、上述のようなバッファ層１２を介して、ＩＩＩ族窒化物系半導体からなり、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６から構成される半導体層２０が積層されてなる。また、図示例の積層半導体１０は、ｎ型半導体層１４に備えられた下地層１４ａがバッファ層１２上に積層されている。
【００２６】
ＩＩＩ族窒化物半導体としては、例えば、一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
【００２７】
窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ及びＡｓ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
【００２８】
「ｎ型半導体層」
ｎ型半導体層１４は、通常、前記バッファ層１２上に積層され、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃから構成される。なお、ｎ型コンタクト層は下地層、及び／又は、ｎ型クラッド層を兼ねることが可能であるが、下地層がｎ型コンタクト層を兼ねることも可能である。
【００２９】
｛下地層｝
本実施形態の下地層１４ａはＩＩＩ族窒化物半導体からなり、詳細を後述する本実施形態のＩＩＩ族窒化物半導体の製造方法により、反応性スパッタ法でバッファ層１２上に積層して成膜される。
下地層１４ａの材料としては、必ずしも基板１１上に成膜されたバッファ層１２と同じである必要はなく、異なる材料を用いても構わないが、ＡｌｙＧａ１―ｙＮ層（０≦ｙ≦１、好ましくは０≦ｙ≦０．５、さらに好ましくは０≦ｙ≦０．１）から構成されることが好ましい。
【００３０】
本発明では、バッファ層１２上に、単結晶のＩＩＩ族窒化物半導体からなる下地層１４ａを予め形成する。単結晶の下地層１４ａの上には、結晶性の良好なＩＩＩ族窒化物半導体の単結晶層を容易にスパッタ法により形成することができるため、ドーパントを添加して導電性を制御したＩＩＩ族窒化物半導体が得られやすくなる。
【００３１】
下地層１４ａに用いる材料としては、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が用いられ、特に、ＡｌＧａＮ、又はＧａＮを好適に用いることができる。
また、バッファ層１２を、例えば、ＡｌＮからなる柱状結晶の集合体として形成した場合には、下地層１４ａがバッファ層１２の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要があるが、このような材料としても上記Ｇａを含むＧａＮ系化合物半導体が挙げられ、特に、ＡｌＧａＮ、又はＧａＮが好適である。
【００３２】
下地層１４ａの膜厚は、０．１〜８μｍの範囲とすることが、結晶性の良好な下地層が得られる点で好ましく、０．１〜２μｍの範囲とすることが、成膜に要する工程時間を短縮でき、生産性が向上する点でより好ましい。
【００３３】
下地層１４ａは、必要に応じて、ドナー不純物（ｎ型不純物）が１×１０１７〜１×１０１９／ｃｍ３の範囲内でドープされた構成としても良いが、アンドープ（＜１×１０１７／ｃｍ３）の構成とすることもでき、アンドープとした場合には、良好な結晶性を維持できる点で好ましい。基板１１が導電性である場合には、下地層１４ａにドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板１１に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板１１直上の層はドープしない結晶とした方が、結晶性が良好となるので好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
【００３４】
｛ｎ型コンタクト層｝
本実施形態のｎ型コンタクト層１４ｂはＩＩＩ族窒化物半導体からなり、反応性スパッタ法で下地層１４ａ上に積層して成膜される。
ｎ型コンタクト層１４ｂとしては、下地層１４ａと同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。また、上述したように、ｎ型コンタクト層１４ｂは、下地層を兼ねた構成とすることもできる。
【００３５】
下地層１４ａ及びｎ型コンタクト層１４ｂを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１〜２０μｍ、好ましくは０．５〜１５μｍ、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
【００３６】
｛ｎ型クラッド層｝
上述のｎ型コンタクト層１４ｂと詳細を後述する発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、ｎ型コンタクト層１４ｂの最表面に生じた平坦性の悪化を改善することができる。ｎ型クラッド層１４ｃは、従来公知のＭＯＣＶＤ法を用いて、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
【００３７】
ｎ型クラッド層１４ｃの膜厚は、特に限定されないが、好ましくは５〜５００ｎｍの範囲であり、より好ましくは５〜１００ｎｍの範囲である。
また、ｎ型クラッド層１４ｃにおけるｎ型不純物のドーパント濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲とされていることが好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。ドーパント濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
【００３８】
「発光層」
発光層１５は、ｎ型半導体層１４上に積層されるとともに、詳細を後述するｐ型半導体層１６がその上に積層される層であり、従来公知のＭＯＣＶＤ法等を用いて成膜することができる。また、発光層１５は、図１に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層されてなり、図示例では、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層して形成されている。
【００３９】
障壁層１５ａとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
【００４０】
また、発光層１５全体の膜厚としては、特に限定されない。例えば、発光層１５の膜厚は、１〜５００ｎｍの範囲であることが好ましく、４００ｎｍ以下の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
【００４１】
「ｐ型半導体層」
ｐ型半導体層１６は、通常、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成され、従来公知のＭＯＣＶＤ法、あるいは反応性スパッタ法を用いて発光層１５上に成膜される。また、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成とすることもできる。
【００４２】
本実施形態のｐ型半導体層１６は、導電性をｐ型に制御するためのドーパントとして、アクセプター不純物が添加されてなる。アクセプター不純物としては、特に限定されないが、例えば、Ｍｇを用いることが好ましく、また、同様にＢｅやＺｎを用いることも可能である。
【００４３】
｛ｐ型クラッド層｝
ｐ型クラッド層１６ａとしては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。
ｐ型クラッド層１６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
【００４４】
ｐ型クラッド層１６ａにアクセプター不純物を添加することによって得られるｐ型ドーパント濃度が、１×１０１８〜１×１０２１／ｃｍ３の範囲とされていることが好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドーパント濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
【００４５】
｛ｐ型コンタクト層｝
ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。
ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
【００４６】
また、ｐ型コンタクト層１６ｂにアクセプター不純物を添加することによって得られるｐ型ドーパント濃度が、１×１０１８〜１×１０２１／ｃｍ３の範囲とされていると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。
【００４７】
＜製造方法＞
本実施形態のＩＩＩ族窒化物半導体の製造方法は、上述したように、チャンバ４１内に基板１１及びＧａ元素を含有するターゲット４７を配置し、少なくとも、基板１１上にドナー不純物が添加された単結晶のＩＩＩ族窒化物半導体を反応性スパッタ法によって形成するＩＩＩ族窒化物半導体の製造方法であり、基板１１の温度を温度Ｔ１としてＩＩＩ族窒化物半導体を成膜する第１スパッタ工程と、基板１１の温度を温度Ｔ１よりも低い温度Ｔ２に降温してＩＩＩ族窒化物半導体の成膜を続ける第２スパッタ工程とが備えられた方法である。
【００４８】
本実施形態の製造方法では、基板１１上にＩＩＩ族窒化物半導体結晶をエピタキシャル成長させ、図１に示すような積層半導体１０を形成する際、基板１１上にバッファ層１２を成膜し、その上に半導体層２０を形成する。本実施形態では、バッファ層１２を反応性スパッタ法で形成し、その上に、ｎ型半導体層１４の下地層１４ａ及びｎ型コンタクト層１４ｂを反応性スパッタ法で形成した後、ｎ型クラッド層１４を従来公知のＭＯＣＶＤ法で形成し、その上に、発光層１５と、ｐ型半導体層１６を構成するｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂの各層を従来公知のＭＯＣＶＤ法で形成する方法としている。
そして、本実施形態では、ｎ型半導体層１４に備えられ、バッファ層１２上に積層される下地層１４ａを、詳細を後述する製造方法を用いて、反応性スパッタ法でＩＩＩ族窒化物半導体から成膜する。
【００４９】
『スパッタ装置』
以下に、本実施形態の製造方法で用いられ、下地層１４ａ、ｎ型コンタクト層１４ｂの各層を成膜するスパッタ装置の構成について、図５に例示するスパッタ装置４０を用いて詳述する。
図５に例示するスパッタ装置４０は、ＲＦ放電式のマグネトロンスパッタ装置の一例であり、チャンバ４１にＧａ元素を含有してなるターゲット４７が電極４３上に配置されており、電極４３の下方（図５の下方）にマグネット４２が配され、該マグネット４２が図示略の駆動装置によってターゲット４７の下方で揺動する。チャンバ４１には窒素ガス及びアルゴンガスが供給され、ヒータ４４に取り付けられた基板１１上に各層が成膜される。
【００５０】
電極４３はマッチングボックス４６に接続されており、また、ヒータプレート４４には基板１１が取り付けられるとともにマッチングボックス４５が接続されている。このようなマッチングボックス４６及び４５は、各々、電源４８に接続されており、電極４３にはマッチングボックス４６を介して電流が供給され、ヒータプレート４４にはマッチングボックス４５を介して電流が供給される。これにより、ターゲット４７にはパワーが印加され、基板１１にはバイアスが印加される。上述のマッチングボックス４６及び４５は、スパッタ装置４０内部と、高周波の電源４８とのインピーダンスのマッチングをとるために設けられる。
【００５１】
ＩＩＩ族窒化物半導体からなる半導体層をスパッタ法で成膜する場合、一般に、ＩＩＩ族金属をターゲットにし、スパッタ装置のチャンバ内に窒素原子含有ガス（窒素ガス：Ｎ２、アンモニア：ＮＨ３等）を導入し、気相中でＩＩＩ族金属と窒素を反応させる反応性スパッタ法（反応性リアクティブスパッタ法）を用いる。スパッタ法としては、ＲＦスパッタ及びＤＣスパッタがあるが、本発明の製造方法のように反応性スパッタ法を用いた場合には、連続的に放電させるＤＣスパッタでは帯電が激しく、成膜速度のコントロールが困難となる。このため、本発明の製造方法では、ＲＦスパッタ法を用いることが好ましく、ＤＣスパッタ法を用いる場合には、パルス的にバイアスを与えることができるパルスＤＣスパッタ法が採用されたスパッタ装置を用いることが好ましい。
【００５２】
また、ＲＦスパッタを用いた場合には、帯電を回避する方法として、マグネットの位置をターゲット内で移動させることが好ましい。具体的な運動の方法は、使用するスパッタ装置によって選択することができ、揺動させたり、回転運動させたりすることができる。  図５に例示するスパッタ装置４０では、ターゲット４７の下方にマグネット４２が備えられ、このマグネット４２がターゲット４７の下方で回転運動できる構成とされている。
【００５３】
また、スパッタによってＩＩＩ族窒化物半導体からなる半導体層を形成する際には、より高エネルギーの反応種を基板に供給することが好ましいことから、スパッタ装置４０内において基板１１がプラズマ中に位置するように構成し、また、ターゲット４７と基板１１とが対面する位置関係として構成することが好ましい。また、基板１１とターゲット４７との間の距離を、１０〜１００ｍｍの範囲とすることが好ましい。
また、チャンバ４１内には、できるだけ不純物を残さないことが好ましいので、スパッタ装置４０の到達真空度は、少なくとも１．０×１０−３Ｐａ以下であることが好ましい。
【００５４】
なお、図示を省略するが、スパッタ装置４０のチャンバ４１内にドーパント供給手段を配置することにより、ＩＩＩ族窒化物半導体にドナー不純物やアクセプター不純物等のドーパントを添加して各層を成膜することができる。また、ターゲットに予めドーパントを混合して成膜処理を行なうこともでき、その他、チャンバの外部からチャンバ内へ向けてドーパントやその化合物を供給する構成とすることも可能である。
【００５５】
『積層半導体の形成』
本実施形態の製造方法を用いて、図１に示すような積層半導体１０を形成する際の各層の成膜方法について以下に詳述する。
【００５６】
「バッファ層の形成」
本実施形態の製造方法では、基板１１上に反応性スパッタ法によってバッファ層１２を形成するバッファ層形成工程を備えることが好ましい。
また、基板１１を反応器（スパッタ装置）の中に導入した後、バッファ層１２を形成する前に、スパッタ法等の方法を用いて前処理を行う前処理工程を備えることが好ましい。前処理工程は、具体的には、基板１１をＡｒやＮ２のプラズマ中に曝す事によって表面を整えることができる工程である。例えば、ＡｒガスやＮ２ガスなどのプラズマを基板１１表面に作用させることで、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。このような前処理を基板１１に施すことにより、基板１１の表面１１ａ全面にバッファ層１２を成膜することができ、その上に成膜される膜の結晶性を高めることが可能となる。また、バッファ層１２を基板１１上に成膜する際、基板１１には湿式の前処理を行っても良い。例えば、シリコンからなる基板１１に対しては、よく知られたＲＣＡ洗浄方法などを行い、表面を水素終端させておくことにより、成膜プロセスが安定する。
【００５７】
本実施形態では、上述した前処理工程を、イオン成分と、電荷を持たないラジカル成分とが混合された雰囲気で行なわれるプラズマ処理により、基板１１の表面を処理する方法を用いた工程としている。
ここで、基板の表面からコンタミ等を除去する際、例えば、イオン成分等を単独で基板表面に供給した場合には、エネルギーが強すぎて基板表面にダメージを与えてしまい、基板上に成長させる結晶の品質を低下させてしまうという問題がある。
本実施形態の前処理工程においては、上述のように、イオン成分とラジカル成分とが混合された雰囲気で行なわれるプラズマ処理を用いた方法とし、基板１１に適度なエネルギーを持つ反応種を作用させることにより、基板１１表面にダメージを与えずにコンタミ等の除去を行なうことが可能となる。このような効果が得られるメカニズムとしては、イオン成分の割合が少ないプラズマを用いることで基板表面に与えるダメージが抑制されることと、基板表面にプラズマを作用させることによって効果的にコンタミを除去できること等が考えられる。
【００５８】
前処理工程において基板１１表面の前処理を行なった後、スパッタ装置内にアルゴン及び窒素ガスを導入し、基板１１の温度を５００℃程度にする。そして、基板１１側に高周波バイアスを印加するとともに、金属ＡｌからなるＡｌターゲット側にパワーを印加し、炉内の圧力を一定に保ちながら、基板１１上にＡｌＮからなるバッファ層１２を成膜する。
【００５９】
バッファ層１２を基板１１上に成膜する方法としては、スパッタ法の他、例えば、ＭＯＣＶＤ法、パルスレーザーデポジション（ＰＬＤ）法、パルス電子線堆積（ＰＥＤ）法等が挙げられ、適宜選択して用いることができるが、スパッタ法が最も簡便で量産にも適しているため、好適な方法である。なお、ＤＣスパッタを用いる場合、ターゲット表面のチャージアップを招き、成膜速度が安定しない可能性があるので、パルスＤＣスパッタ法とするか、ＲＦスパッタ法とすることが望ましい。また、バッファ層１２の成膜処理には、ターゲットや各成膜条件を変更することにより、上述のようなスパッタ装置４０を用いることも可能である。
【００６０】
「半導体層の形成」
バッファ層１２上には、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６をこの順で積層することにより、ＩＩＩ族窒化物半導体からなる半導体層２０を形成する。本実施形態の製造方法では、上述したように、ｎ型半導体層１４の下地層１４ａ及びｎ型コンタクト層１４ｂを反応性スパッタ法によって形成した後、ｎ型クラッド層１４ｃを従来公知のＭＯＣＶＤ法で形成し、その上に、発光層１５をＭＯＣＶＤ法で形成し、そして、ｐ型半導体層１６を構成するｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂの各層をＭＯＣＶＤ法で形成する。
【００６１】
ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
【００６２】
上述したような窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ等のドーパント元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
【００６３】
そして、上述のようなスパッタ装置４０を用いて基板１１上に半導体層を成膜する際は、まず、チャンバ４１内に、例えば、アルゴンガス及び窒素ガス等の反応ガスを供給し、ヒータプレート４４内に設けられた図示略の加熱手段によってヒータプレート４４を発熱させ、基板１１を所定の温度、つまり、基板１１上に成長させられる各層の成長温度に加温し、各層の成膜処理を行なう。
【００６４】
｛反応性スパッタ成膜条件｝
本実施形態では、半導体層２０の各層の内、ｎ型半導体層１４に備えられる下地層１４ａ及びｎ型コンタクト層１４ｂを、反応性スパッタ法を用いて成膜する。このように、反応性スパッタ法を用いて半導体層を成膜する場合、例えば、以下に説明するような成膜条件で行なうことができる。ここで、反応性スパッタ法を用いてＩＩＩ族窒化物半導体からなる半導体層を形成する場合に重要となる他のパラメータとしては、窒素原子含有ガスの分圧、成膜速度、基板温度、バイアス及びパワー等が挙げられる。
【００６５】
まず、スパッタ装置４０のチャンバ４１内のガス雰囲気は、窒素原子含有ガス（窒素：Ｎ２ガス、ＮＨ３ガス等）を含む雰囲気とする。このような窒素原子含有ガスは、スパッタにより、プラズマ化されて窒素原子に分解して結晶成長の原料となる。また、ターゲット４７を効率よくスパッタするために、さらに、アルゴン（Ａｒ）等の重量が大きく反応性の低い不活性ガスを混入させた雰囲気とする。
チャンバ４１内のガス雰囲気中の窒素原子含有ガスの割合、例えば、窒素ガス（Ｎ２）とアルゴン（Ａｒ）の全流量に占める窒素ガス流量の比は、２０％〜９８％とすることができる。窒素ガスの流量比が２０％未満だと、スパッタ原料が金属のまま付着する虞があり、窒素ガスの流量比が９８％超だと、アルゴンの量が少なすぎ、スパッタ速度が低下する。
【００６６】
また、特に結晶性の良好なＩＩＩ族窒化物半導体を積層するためには、チャンバ４１内の雰囲気中の窒素原子含有ガスの割合を２０〜８０％の範囲とし、残部が不活性ガスを含有するガスとされていることが必要である。
なお、不活性ガスを含有するガスは、Ａｒなどの不活性ガスの他に、水素ガス（Ｈ２）など含有した構成としても良い。
【００６７】
また、反応性スパッタ法によってＩＩＩ族窒化物半導体からなる半導体層を形成する際の成膜速度は、０．０１〜１０ｎｍ／秒の範囲とすることが好ましい。成膜速度が１０ｎｍ／秒を超えると積層されたＩＩＩ族窒化物半導体が結晶とならずに非晶質となり、０．０１ｎｍ／秒未満だとプロセスが無駄に長時間となり、工業生産に利用することが困難となる。
【００６８】
また、ＩＩＩ族窒化物半導体からなる半導体層を形成する際の基板温度について、本発明者等が鋭意実験したところ、一般に、結晶性の良好なＩＩＩ族窒化物半導体からなる半導体層をスパッタ法で形成するためには、基板温度を６００〜１２００℃の範囲とすること好ましいことが明らかとなった。基板温度が６００℃より低いと、基板面での反応種のマイグレーションが抑えられ、結晶性の良好なＩＩＩ族窒化物半導体を形成するのが困難となる。また、基板温度が１２００℃を超えると、形成されたＩＩＩ族窒化物半導体が再分解を起こす虞がある。
【００６９】
また、ドナー不純物やアクセプター不純物等のドーパントを添加して半導体層の導電性を容易に制御するためには、基板温度を６００℃〜１０５０℃の範囲内とすることが必要となる。基板温度を６００℃〜１０５０℃の範囲内とすることで、点欠陥等の欠陥密度が少なく結晶性の良好なＩＩＩ族窒化物半導体を成長させることができる。これにより、ＩＩＩ族窒化物半導体にドーパントを添加して導電性を容易に制御することが可能になる。
また、本実施形態の製造方法では、上述したように、下地層１４ａの成膜処理において、基板１１の温度を温度Ｔ１としてＩＩＩ族窒化物半導体を成膜する第１スパッタ工程と、基板１１の温度を温度Ｔ１よりも低い温度Ｔ２に降温してＩＩＩ族窒化物半導体の成膜を続ける第２スパッタ工程とを備えている。この際の、基板１１の温度Ｔ１、Ｔ２は、詳細を後述するが、温度Ｔ１を８００〜１１００℃の範囲、温度Ｔ２を７００〜１０００℃の範囲とすることがより好ましい。
【００７０】
また、結晶成長中の基板１１表面における反応種のマイグレーションを活発にするためには、基板１１側に印加されるバイアス、及びターゲット４７側に印加されるパワーは大きいほうが好ましい。例えば、成膜時に基板１１に印加するバイアスは１．５Ｗ／ｃｍ２以上が好ましく、また、成膜時にターゲット４７に印加するパワーを１．５Ｗ／ｃｍ２〜５ｋＷ／ｃｍ２の範囲とすることが好ましい。
【００７１】
また、ＩＩＩ族窒化物半導体からなる半導体層の組成は、ターゲットに用いるＩＩＩ族金属の組成を所望の値に調整することによりコントロールすることができる。例えば、ＧａＮからなる層を形成する場合には、ターゲットにＧａ金属を用い、ＡｌＧａＮ層を形成する場合には、ターゲットにＡｌＧａ合金を用いれば良い。また、ＩｎＧａＮを形成する場合には、ＩｎＧａ合金を用いれば良い。ＩＩＩ族窒化物半導体の組成は、ターゲット４７のＩＩＩ族金属の組成に応じて変化するので、ターゲット４７の組成を実験的に求めることで、所望の組成のＩＩＩ族窒化物半導体からなる半導体層を形成することが可能となる。
あるいは、ＡｌＧａＮ層を積層する場合、例えば、ターゲットとしてＧａメタルとＡｌメタルの両方を併置してもよい。この場合には、ＧａメタルターゲットとＡｌメタルターゲットの表面積の比を変化させることにより、積層されるＡｌＧａＮ層の組成を制御することが可能となる。同様に、ＩｎＧａＮ層を積層する場合には、ＧａメタルターゲットとＩｎメタルターゲットの両方を併置することも可能である。
【００７２】
｛半導体層の成膜方法｝
以下に、半導体層２０を構成するｎ型半導体層１４、発光層１５及びｐ型半導体層１６を成膜する際の手順について説明する。
【００７３】
（ｎ型半導体層の形成）
まず、基板１１上のバッファ層１２の上に、ＩＩＩ族窒化物半導体からなる下地層１４ａを形成する。
基板１１上に単結晶のＩＩＩ族窒化物半導体からなる下地層１４ａを形成する方法としては、本実施形態のように、反応性スパッタ法を用いてＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）からなる単結晶のバッファ層を形成し、その上に、反応性スパッタ法によって単結晶のＧａＮ層（下地層）を形成する方法がある。
【００７４】
本実施形態のように、下地層１４ａを反応性スパッタ法で形成する場合、例えば、スパッタ法で形成するｎ型コンタクト層１４ｂと、同一のスパッタ装置４０を使用して成膜処理を行うことができる。この場合、下地層については、チャンバ４１内にドナー不純物（Ｓｉ）からなるドーパント元素を供給せずにアンドープで成膜する。一方、ｎ型コンタクト層１４ｂと、ＭＯＣＶＤ法で形成するｎ型クラッド層１４ｃについては、反応炉内にドナー不純物（Ｓｉ）からなるドーパント元素を供給して成膜することにより、ドナー不純物が添加されて導電性がｎ型に制御されたＧａＮ層が得られる。
【００７５】
本実施形態では、上述したように、ｎ型半導体層１４に備えられる下地層１４ａを、基板１１の温度を温度Ｔ１としてＩＩＩ族窒化物半導体を成膜する第１スパッタ工程と、基板１１の温度を温度Ｔ１よりも低いＴ２に降温してＩＩＩ族窒化物半導体の成膜を続ける第２スパッタ工程とが備えられた製造方法によって成膜する。このように、ｎ型半導体層１４に備えられＩＩＩ族窒化物半導体からなる下地層１４ａを、基板１１の温度をＴ１として成長を開始させて所定時間の成膜処理を行なった後、基板１１の温度をＴ２に降温してさらに所定時間の成膜処理を行なう２段階成長で成膜することにより、高い成膜速度並びに表面モフォロジーが得られるとともに、良好な結晶性を得ることが可能となる。
【００７６】
具体的には、図６のグラフに示すように、まず、第１スパッタ工程において、基板１１の温度を高温のＴ１（℃）として、バッファ層１２上へのＩＩＩ族窒化物半導体（下地層１４ａ）の成膜を開始し、このＴ１（℃）で成膜処理を行なうことで、マイグレーションによって初期の転位のループ化を進行させ、一旦、膜の転位密度を低減させた状態とする。その後、第２スパッタ工程において、基板１１の温度をＴ１（℃）よりも低いＴ２（℃）として、さらに、ＩＩＩ族窒化物半導体の成膜処理を続けることによって成膜速度を上昇させることで、短時間で目標膜厚までの成膜処理を行なうことができる。このように、成膜処理時の初期（第１スパッタ工程）における基板１１の温度を高温のＴ１（℃）とすることにより、成膜されるＩＩＩ族窒化物半導体の結晶性が向上し、その後、成膜処理時の後期の工程（第２スパッタ工程）において、基板１１の温度をＴ１（℃）よりも低いＴ２（℃）に降温して成膜を続けることにより、高い成膜速度と表面特性が得られる。従って、高い生産効率と、優れた素子特性とを両立させることが可能となる。
【００７７】
第１スパッタ工程における基板１１の温度Ｔ１は、８００〜１１００℃の範囲とすることが好ましく、第２スパッタ工程における基板１１の温度Ｔ２は、７００〜１０００℃の範囲とすることが好ましい。
第１スパッタ工程における基板１１の温度Ｔ１を上記範囲とすることにより、成膜後の下地層１４ａの結晶性を向上させることが可能となる。また、第２スパッタ工程における基板１１の温度Ｔ２を上記範囲とすることにより、高い成膜速度を維持することができる。
【００７８】
また、第１スパッタ工程における基板１１の温度Ｔ１と、第２スパッタ工程における基板１１の温度Ｔ２は、次式｛２０℃≦（Ｔ１−Ｔ２）≦３００℃｝で表される関係を満たすことが好ましく、次式｛５０℃≦（Ｔ１−Ｔ２）≦２００℃｝で表される関係を満たすことがより好ましい。
本実施形態の製造方法では、上述したように、第２スパッタ工程における基板１１の温度Ｔ２を、第１スパッタ工程における基板１１の温度Ｔ１よりも低い温度に規定している。これら、基板１１の温度Ｔ１とＴ２の関係を、上記各式で表される関係とすることにより、成膜される下地層１４ａの結晶性がより向上するとともに、より高い成膜速度が実現できる。
【００７９】
また、本実施形態では、第１スパッタ工程において、基板１１を温度Ｔ１とするとともに、膜厚ｔ１を５〜１００ｎｍの範囲としてＩＩＩ族窒化物半導体を成膜し、次いで、第２スパッタ工程において、基板１１を温度Ｔ２に降温するとともに、膜厚ｔ２を１０ｎｍ以上として前記ＩＩＩ族窒化物半導体を成膜することが好ましい。また、上記膜厚ｔ１、ｔ２を合わせた下地層１４ａの全体膜厚ｔ３は、１５ｎｍ以上であることが好ましい。
第１スパッタ工程で成膜するＩＩＩ族窒化物半導体の膜厚ｔ１を上記範囲とすることにより、成膜後の下地層１４ａの結晶性をより向上させることができ、また、第２スパッタ工程で成膜するＩＩＩ族窒化物半導体の膜厚ｔ２を上記範囲とすることにより、短時間の工程で確実に目標膜厚を得ることが可能となる。
【００８０】
また、本実施形態の製造方法では、図７のグラフに示すように、上記各工程に加え、さらに、チャンバ４１内を真空状態として基板１１を温度Ｔ１に加熱する真空工程が備えられ、該真空工程に次いで、第1スパッタ工程と、第２スパッタ工程とがこの順で備えられた構成とすることがより好ましい。本実施形態で説明する真空工程とは、図７のグラフ中において領域Ａで示すような、基板１１が温度Ｔ２以上となり、さらに温度Ｔ１となって成膜（第１スパッタ工程）が開始される前の段階において、チャンバ４１内を真空状態として基板１１を加熱する工程を言う。
【００８１】
本実施形態の真空工程においては、上述のように、まず、チャンバ４１内を真空状態とし、ヒータ４４の昇温させることによって基板１１を温度Ｔ１まで加熱する（図７のグラフ中に示す領域Ａ）。このように、ＩＩＩ族窒化物半導体の成膜前に、真空雰囲気中で基板１１を加熱することにより、例えば、大気中に曝された際に表面に付着した酸素や、チャンバ４１内の酸素がバッファ層１２の表面に吸着されることで生じた酸素層等を予め除去することができる。これにより、ＩＩＩ族窒化物半導体からなる下地層１４ａを、良好な結晶性を有する半導体層としてバッファ層１２上に成膜することが可能となる。
また、第１スパッタ工程の前に真空工程が備えられることにより、スパッタ装置４０の内壁やシールド部材等に付着したデポジション等を予め除去することができる。これにより、ＩＩＩ族窒化物半導体から成膜する下地層１４ａ中に不純物等が混入するのを抑制することが可能となる。
【００８２】
その後、基板１１が温度Ｔ１に加熱され、また、チャンバ４１内が窒素ガス（Ｎ２）及びアルゴンガス（Ａｒ）を含有するガス雰囲気とされた第１スパッタ工程において、ＩＩＩ族窒化物半導体を成膜する。そして、基板が温度Ｔ２に降温され、チャンバ４１内が上記ガス雰囲気とされた第２スパッタ工程において、さらにＩＩＩ族窒化物半導体の成膜を目標膜厚まで続けることにより、下地層１４ａを形成する。
【００８３】
なお、本実施形態では、上述のような第１スパッタ工程と第２スパッタ工程が、１サイクルのみ行われる例を説明したが、これには限定されず、例えば、各工程で成膜する膜厚を薄くすることにより、第１スパッタ工程と第２スパッタ工程を複数サイクル繰り返して行なう工程とすることも可能である。
また、本実施形態の真空工程では、チャンバ４１内を真空状態として、基板１１の加熱のみを行なう方法としているが、これには限定されず、例えば、基板１１の加熱と同時に、チャンバ４１内にプラズマを発生させて処理を行なう方法としても良い。
【００８４】
本実施形態の製造方法では、上述したような各工程において、上記各条件でＩＩＩ族窒化物半導体を成膜することにより、結晶性に優れる下地層１４ａを高い成膜速度で形成することができる。
【００８５】
次に、上述の方法で形成した下地層１４ａの上に、反応性スパッタ法を用いてｎ型コンタクト層１４ｂを成膜する。この際、ｎ型コンタクト層１４ｂの成膜に用いるスパッタ装置は、各種成膜条件を変更することにより、下地層１４ａの成膜に用いるものと同じスパッタ装置４０を用いることができる。
次に、ｎ型コンタクト層１４ｂの上に、ｎ型クラッド層１４ｃを、従来公知のＭＯＣＶＤ法を用いて成膜する。
【００８６】
なお、本実施形態では、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃを形成する際、ドナー不純物を添加することにより、導電性がｎ型に制御されたＩＩＩ族窒化物半導体からなる層を成膜することができる。このようなドナー不純物としては、シリコン（Ｓｉ）元素を用いることが好ましいが、上述したように、Ｓｉの他、ＧｅやＳｎ等を用いることが可能である。
【００８７】
（発光層の形成）
ｎ型クラッド層１４ｃ上には、発光層１５を、従来公知のＭＯＣＶＤ法によって形成する。図１に例示するような、本実施形態で形成する発光層１５は、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造を有しており、ＳｉドープのＧａＮからなる６層の障壁層１５ａと、ノンドープのＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層１５ｂとを交互に積層して形成する。
【００８８】
（ｐ型半導体層の形成）
発光層１５上、つまり、発光層１５の最上層となる障壁層１５ａ上には、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂからなるｐ型半導体層１６を、従来公知のＭＯＣＶＤ法で成膜する。また、本実施形態のｐ型半導体層１６は、反応性スパッタ法によって成膜することも可能である。
【００８９】
本実施形態では、まず、ＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層１６ａを発光層１５（最上層の障壁層１５ａ）上に形成し、その上に、ＭｇをドープしたＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂを形成する。これらｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂからなるｐ型半導体層１６の成膜処理においては、例えば、反応炉内にアクセプター不純物からなるドーパント元素を供給して成膜することにより、アクセプター不純物が添加されて導電性がｐ型に制御されたＧａＮからなるｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂが得られる。
【００９０】
アクセプター不純物としては、マグネシウム（Ｍｇ）元素を用いることが好ましいが、Ｍｇの他、ＢｅやＺｎ等を用いることが可能である。
ドーパント元素として上述のようなアクセプター不純物を用いることにより、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂを、導電性がｐ型に制御されて１〜４×１０１６個／ｃｍ３のキャリア濃度を有するｐ型ＧａＮ単結晶から成膜することが出来る。
【００９１】
以上説明したような、本実施形態のＩＩＩ族窒化物半導体の製造方法によれば、基板１１の温度を温度Ｔ１としてＩＩＩ族窒化物半導体を成膜する第１スパッタ工程と、基板１１の温度を温度Ｔ１よりも低温の温度Ｔ２に降温してＩＩＩ族窒化物半導体の成膜を続ける第２スパッタ工程とを備えた方法なので、まず、基板１１の温度を高温とすることでマイグレーション発生させ、初期の転位のループ化を進行させて結晶の転位密度を低減した後、基板１１の温度を低温として結晶の成膜速度を上昇させ、短時間で目的の膜厚に成膜することができる。これにより、良好な結晶性を有するＩＩＩ族窒化物半導体の結晶を、高い成膜速度で効率良く形成することが可能となる。
従って、良好な結晶性を有するＩＩＩ族窒化物半導体からなる下地層１４ａを、スパッタ法を用いて高効率で安定して基板上に成膜することが可能となる。
【００９２】
また、本実施形態の製造方法では、さらに、チャンバ４１内を真空状態として基板１１を温度Ｔ１に加熱する真空工程が備えられ、該真空工程に次いで、第1スパッタ工程と、第２スパッタ工程とがこの順で備えられた構成とすることにより、真空工程において、チャンバ４１内の酸素がバッファ層１２の表面に吸着されることで生じた酸素層等を、予め除去することができる。これにより、下地層１４ａを良好な結晶性を有する半導体層としてバッファ層１２上に成膜することができ、さらに、この上に成膜される各層の結晶性を向上させることが可能となる。
また、第１スパッタ工程の前に真空工程が備えられることにより、スパッタ装置４０の内壁やシールド部材等に付着したデポジション等を予め除去することができる。これにより、下地層１４ａ中に不純物等が混入するのを抑制することが可能となる。
【００９３】
なお、本実施形態では、上述のような第１スパッタ工程及び第２スパッタ工程、あるいは真空工程を有する製造方法により、ｎ型半導体層１４に備えられる下地層１４ａを成膜する例を説明しているが、これには限定されない。例えば、これら各工程を備える製造方法により、ｎ型半導体層１４を構成する各層を成膜することも可能であり、また、ｐ型半導体層１６等、ｎ型半導体層１４以外の層を成膜しても良く、適宜採用することが可能である。
【００９４】
本実施形態の製造方法で得られるＩＩＩ族窒化物半導体は、詳細を後述する発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）のような、発光素子や受光素子等の光電気変換素子の他、ＨＢＴやＨＥＭＴ等の電子デバイスにも用いることができる。これらの半導体素子は各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物半導体の積層構造体の素子構造は、これら周知の素子構造を含めて何ら制限されない。
【００９５】
［ＩＩＩ族窒化物半導体発光素子の製造方法］
本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法は、図３（図１も参照）に例示するようなＩＩＩ族窒化物半導体から各々なるｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順に積層された半導体層２０を備えてなるＩＩＩ族窒化物半導体発光素子（以下、発光素子と略称することがある）１を製造する際、ｎ型半導体層１４の少なくとも一部を上述したようなＩＩＩ族窒化物半導体の製造方法によって形成する方法である。
【００９６】
＜発光素子の積層構造＞
図２及び図３は、本実施形態の発光素子の製造方法の一例を説明するための図であり、基板上にＩＩＩ族窒化物半導体からなる各層が形成された積層半導体１０（図１参照）を用いて発光素子１を構成した例を示す概略図で、図２は平面図、図３は断面図である。
本実施形態の発光素子１は、上記製造方法で製造された積層半導体１０のｐ型半導体層１６上に透光性正極１７が積層され、その上に正極ボンディングパッド１８が形成されるとともに、ｎ型半導体層１４のｎ型コンタクト層１４ｂに形成された露出領域１４ｄに負極１９が積層されて概略構成される。
そして、本実施形態のｎ型半導体層１４に備えられる下地層１４ａは、上記本実施形態のＩＩＩ族窒化物半導体の製造方法によって形成される。
【００９７】
『透光性正極』
透光性正極１７は、上述した積層半導体１０のｐ型半導体層１６（ｐ型コンタクト層１６ｂ）上に形成される透光性の電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極１７は、Ｍｇがドープされたｐ型半導体層１６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
【００９８】
『正極ボンディングパッド及び負極』
正極ボンディングパッド１８は、上述の透光性正極１７上に形成される電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
【００９９】
負極１９は、基板１１上に、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層された半導体層において、ｎ型半導体層１４のｎ型コンタクト層１４ｂに接するように形成される。このため、負極１９を設ける際は、ｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部を除去することにより、ｎ型コンタクト層１４ｂの露出領域１４ｄを形成し、この上に負極１９を形成する。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
【０１００】
＜発光素子の製造方法＞
以下に、図２及び図３に示すような発光素子１の製造方法の一例について説明する。
本実施形態の発光素子１の製造方法は、上記製造方法で得られた積層半導体１０を用い、該積層半導体１０のｐ型半導体層１６上に透光性正極１７を積層し、その上に正極ボンディングパッド１８を形成するとともに、ｎ型半導体層１４のｎ型コンタクト層１４ｂに形成された露出領域１４ｄに負極１９を積層する方法である。
【０１０１】
『透光性正極の形成』
上述のような方法により、基板１１上に、バッファ層１２及び半導体層が積層された積層半導体１０のｐ型コンタクト層１６ｂ上に、ＩＴＯからなる透光性正極１７を形成する。透光性正極１７の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
【０１０２】
また、上述したように、透光性正極１７の材料は、ＩＴＯには限定されず、ＡＺＯ、ＩＺＯ、ＧＺＯ等の材料を用いて形成することが可能である。
また、透光性正極１７を形成した後、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
【０１０３】
『正極ボンディングパッド及び負極の形成』
積層半導体１０上に形成された透光性正極１７上に、さらに、正極ボンディングパッド１８を形成する。この正極ボンディングパッド１８は、例えば、透光性正極１７の表面側から順に、Ｔｉ、Ａｌ、Ａｕの各材料を、従来公知の方法で積層することによって形成することができる。
【０１０４】
また、負極１９を形成する際は、まず、基板１１上に形成された発光層１５、ｐ型半導体層１６、及びｎ型半導体層１４の一部をドライエッチング等の方法によって除去することにより、ｎ型コンタクト層１４ｂの露出領域１４ｄを形成する（図２及び図３参照）。そして、この露出領域１４ｄ上に、例えば、露出領域１４ｄ表面側から順に、Ｎｉ、Ａｌ、Ｔｉ、及びＡｕの各材料を、従来公知の方法で積層することにより、４層構造の負極１９を形成することができる。
【０１０５】
そして、上述のようにして、積層半導体１０上に、透光性正極１７、正極ボンディングパッド１８及び負極１９を設けたウェーハを、基板１１の裏面を研削及び研磨してミラー状の面とした後、例えば、３５０μｍ角の正方形に切断することにより、発光素子チップ（発光素子１）とすることができる。
【０１０６】
以上説明したような、本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法によれば、  ｎ型半導体層１４に備えられる下地層１４ａを、上記製造方法によって単結晶のＩＩＩ族窒化物半導体から形成する方法としているので、導電性の制御された結晶性の良好なＩＩＩ族窒化物半導体からなるｎ型半導体層を備え、優れた発光特性を有するＩＩＩ族窒化物半導体発光素子が得られる。
【０１０７】
［ランプ］
以上説明したような、本発明に係るＩＩＩ族窒化物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
【０１０８】
例えば、図４に示す例のように、同一面電極型のＩＩＩ族窒化物半導体発光素子１を砲弾型に実装する場合には、２本のフレームの内の一方（図４ではフレーム３１）に発光素子１を接着し、また、発光素子１の負極（図３に示す符号１９参照）をワイヤー３４でフレーム３２に接合し、発光素子１の正極ボンディングパッド（図３に示す符号１８参照）をワイヤー３３でフレーム３１に接合する。そして、透明な樹脂からなるモールド３５で発光素子１の周辺を封止することにより、図４に示すような砲弾型のランプ３を作成することができる。
本実施形態のランプ３は、ｎ型半導体層１４に備えられる下地層１４ａが、上記本実施形態の製造方法によって形成された発光素子１が用いられてなるものなので、発光特性に優れたものとなる。
【実施例】
【０１０９】
次に、本発明のＩＩＩ族窒化物半導体の製造方法、及びＩＩＩ族窒化物半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
【０１１０】
本実施例では、基板１１上に各層を成膜し、最終的に、図１に示す断面模式図のようなＩＩＩ族窒化物化合物半導体発光素子の積層半導体１０を作製し、これに、各電極を形成することで発光素子１とした。この際、本例では、サファイアからなる基板１１のｃ面上に、バッファ層１２としてＲＦスパッタ法を用いてＡｌＮからなる単結晶層を形成し、その上に、ｎ型半導体層１４として、単結晶のＧａＮからなる下地層１４ａを反応性スパッタ法で成膜し、この下地層１４ａ上に、ドナー不純物がドープされたｎ型コンタクト層１４ｂを反応性スパッタ法で成膜した後、このｎ型コンタクト層１４ｂ上にｎ型クラッド層１４ｃをＭＯＣＶＤ法で成膜した。そして、この上にＭＯＣＶＤ法によって発光層１５を成膜し、該発光層１５上に、ｐ型半導体層１６として、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂの各層を、ＭＯＣＶＤ法を用いてこの順で積層し、積層半導体サンプルを作製した。
【０１１１】
［実施例１］
実施例１では、以下の手順により、基板１１上に反応性スパッタ法を用いてバッファ層１２を形成し、さらにその上に、反応性スパッタ法でＧａＮ層（下地層１４ａ）を形成した。
【０１１２】
『バッファ層の形成』
まず、表面を鏡面研磨した直径２インチの（０００１）ｃ面サファイアからなる基板１１を、フッ酸及び有機溶媒によって洗浄した後、スパッタ装置のチャンバ中へ導入した。この際、スパッタ装置としては、高周波式の電源部を備え、ターゲット内でマグネットを回転させることにより、磁場の掛かる位置を動かすことができる機構を備えたものを使用した。
【０１１３】
そして、スパッタ装置のチャンバ内で基板１１を５００℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を１．０Ｐａに保持し、基板１１に５０Ｗの高周波バイアスを印加しながら窒素プラズマに晒すことにより、基板１１の表面を洗浄した。
【０１１４】
次いで、チャンバ内にアルゴン及び窒素ガスを導入した後、基板１１の温度を５００℃まで低下させた。そして、基板１１側にバイアスを印加せず、２０００Ｗの高周波パワーを金属Ａｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍの流量で流通させた条件（ガス全体に対する窒素の比は７５％）で、サファイアからなる基板１１上にＡｌＮからなるバッファ層１２を成膜した。この際の成長速度は０．１２ｎｍ／ｓであった。
【０１１５】
なお、ターゲット内のマグネットは、基板１１の洗浄時、及びバッファ層１２の成膜時の何れの際も回転させた。上述のようにして、５０ｎｍのＡｌＮからなるバッファ層を成膜した後、プラズマを立てるのを停止した。以上の手順により、基板１１上に、５０ｎｍの厚さの単結晶のＡｌＮからなるバッファ層１２を形成した。
【０１１６】
『下地層の形成』
次に、バッファ層１２が形成された基板１１を、反応性スパッタ法によってＧａＮからなる下地層を成長させるため、図５に示すようなスパッタ装置４０のチャンバ４１内へ搬送した。ここで、ＧａＮの成膜に使用するスパッタ装置４０としては、高周波式の電源部を有し、四角形のＧａターゲット内をマグネットがスイープすることで磁場の掛かる位置を動かすことができる機構を備えたものを使用した。この際、Ｇａからなるターゲット４７内には冷媒を流通させるための配管を設置し、２０℃に冷却した冷媒を配管内に流通させ、熱によるＧａの融解を防止した。そして、上記方法で基板１１上に成膜されたバッファ層１２上に、反応性スパッタ法によってＧａＮ層を成膜した。この際、ターゲット４７下方のマグネット４２を回転させながら成膜処理を行なった。
【０１１７】
まず、チャンバ４１内を真空状態とし、ヒータ４４の昇温によって基板１１を温度Ｔ１＝９５０℃まで加熱した。この際、チャンバ４１内にプラズマは発生させず、５分間の処理を行なった。
次いで、上記温度Ｔ１＝９５０℃を保ちながら、チャンバ４１内にアルゴン（Ａｒ）ガス及び窒素（Ｎ２）ガスを導入し、１ｋＷの高周波パワーを金属Ｇａからなるターゲット４７側に印加するとともに、１００Ｗのバイアスを基板１１側に印加した。そして、炉内の圧力を０．５〜１Ｐａの範囲に保ちながら、基板４１とターゲット４７間の距離ＴＳを１１０ｍｍ、Ａｒガスを１５ｓｃｃｍ、窒素ガスを５ｓｃｃｍの流量で流通させた条件（ガス全体に対する窒素の比は２５％）として５分間の成膜処理を行い、バッファ１２層上に、約５０ｎｍの膜厚のＧａＮ層を成膜した。その後、ヒータ４４を降温することにより、基板１１を温度Ｔ２＝８００℃とし、さらに、２５分間の成膜処理を続け、約１０００ｎｍの膜厚のＧａＮ層を成膜した。
【０１１８】
このようにして、計３０分間のＧａＮ層の成膜処理を行い、合計膜厚が約１μｍ（１０００ｎｍ）のＧａＮからなる下地層１４ａを成膜した後、プラズマを立てるのを停止した。成膜後にチャンバ４１内から取り出した基板は無色透明であり、ＧａＮ層（下地層）の表面は鏡面であった。
【０１１９】
『下地層のＸ線ロッキングカーブの測定』
上記手順で成膜されたアンドープＧａＮ層（下地層１４ａ）のＸ線ロッキングカーブ（ＸＲＣ）を、Ｘ線測定器（パナリティカル社製；四結晶Ｘ線測定装置、型番：Ｘ‘ｐｅｒｔ）を用いて測定した。この測定は、Ｃｕβ線Ｘ線発生源を光源として用い、対称面である（０００２）面と非対称面である（１０−１０）面で行った。一般的に、ＩＩＩ族窒化物化合物半導体の場合、（０００２）面のＸＲＣスペクトル半値幅は結晶の平坦性（モザイシティ）の指標となり、（１０−１０）面のＸＲＣスペクトル半値幅は転位密度（ツイスト）の指標となる。
成膜された下地層１４ａは、（０００２）面のＸ線ロッキングカーブ半値幅が約４０秒、（０１００）面のＸ線ロッキングカーブ半値幅が約４００秒であり、結晶性に優れた層であることが確認できた。
【０１２０】
［比較例１］
比較例１では、ＧａＮからなる下地層の成膜全工程において降温処理を行なわず、基板温度を９５０℃で均一とした点を除き、上記実施例１と同様の手順で基板上にバッファ層を成膜し、その上にＧａＮからなる下地層を形成した。
比較例１では、成膜後にチャンバ内から取り出した基板は無色透明であり、ＧａＮ層（下地層）の表面は鏡面であった。また、ＧａＮからなる下地層の（０００２）面のＸ線ロッキングカーブ半値幅が約４０秒、（０１００）面のＸ線ロッキングカーブ半値幅が約４００秒と、実施例１とほぼ同等の結晶性が得られた。しかしながら、比較例２では、ＧａＮからなる下地層の膜厚が１μｍとなるまでに要する成膜時間が約２時間と、実施例１に比べて約４倍の時間を要した。
【０１２１】
［比較例２］
比較例２では、ＧａＮからなる下地層の成膜全工程において降温処理を行なわず、基板温度を８００℃で均一とした点を除き、上記実施例１と同様の手順で基板上にバッファ層を成膜し、その上にＧａＮからなる下地層を形成した。
比較例２では、ＧａＮからなる下地層の膜厚が１μｍとなるまでに要する成膜時間が約３０分と、実施例１とほぼ同等の成膜速度が得られた。しかしながら、比較例２では、ＧａＮからなる下地層の（０００２）面のＸ線ロッキングカーブ半値幅が約２００秒、（０１００）面のＸ線ロッキングカーブ半値幅が約１５００秒となり、実施例１に比べて結晶性が大きく劣るものとなった。
【０１２２】
［実施例２］
実施例２では、図５に示すようなスパッタ装置４０を用い、以下に示すような手順で、基板１１上にバッファ層１２を成膜し、その上に、ＧａＮからなる下地層１４ａを成膜した。
本例では、まず、サファイアからなる基板１１のｃ面上に、スパッタ装置４０を用いて、単結晶構造を有するＡｌＮからなるバッファ層１２を、上記実施例１と同様の手順で形成し、その上に、アンドープのＧａＮ層からなるｎ型半導体層１４の下地層１４ａを形成した。
【０１２３】
『下地層の形成』
まず、バッファ層１２が成膜された基板１１をスパッタ装置のチャンバ内から取り出して、図５に示すようなスパッタ装置４０のチャンバ４１内へ搬送した。ｎ型半導体層１４の下地層１４ａを成膜するスパッタ装置４０としては、ターゲット４７が金属Ｇａからなり、ターゲット４７内に冷媒を流通させるための配管が設置されているものを用いた。そして、下地層１４ａの成膜中、配管内に２０℃に冷却した冷媒を流通させ、熱によるＧａの融解を防止した。
【０１２４】
（前処理工程）
下地層１４ａの成膜を行なう前に、スパッタ装置４０のチャンバ４１内で基板１１を５００℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を１．０Ｐａに保持し、基板１１に５０Ｗの高周波バイアスを印加しながら窒素プラズマに晒すことにより、バッファ層１２の形成されている基板１１の表面を洗浄した。
そして、上述のような前処理を行なった後、チャンバ４１内を真空状態とし、基板１１の温度をＴ１＝９５０℃まで上昇させ、チャンバ４１内をアルゴンガス雰囲気とした。
【０１２５】
（１）第１プラズマ発生工程
次いで、基板１１の温度をＴ１＝９５０℃で保持した状態で、チャンバ４１内に流量５ｓｃｃｍでアルゴンガスを導入して、チャンバ４１内を圧力０．５Ｐａのアルゴン雰囲気に保ちながら、Ｇａからなるターゲット４７に０．５Ｗ／ｃｍ２のＲＦパワーを印加することにより、Ｇａ粒子を含む第１プラズマを発生させ、基板１１上にＧａからなる薄膜を、約５秒間の処理時間で成膜した。このようにして得られたＧａ薄膜の厚みは３．４ｎｍであった。
【０１２６】
（２）第１−第２ガス入れ替え工程
上記第１プラズマ発生工程に続き、ターゲット４７へのＲＦパワーをオフにして、チャンバ４１内へのアルゴンガスの供給を停止すると同時に、基板１１側に対して１００ＷのＲＦパワーを印加し、窒素ガスの供給を開始した。なお、本工程においては、プラズマが消失することがないように、４１内の圧力が０．０５Ｐａ以下とならないよう制御しながら１秒間行なった。
【０１２７】
（３）第２プラズマ発生工程
上記第１−第２ガス入れ替え工程に続き、チャンバ４１内の圧力を１．０Ｐａにして、窒素の流量を１５ｓｃｃｍに保つとともに、基板１１側に印加するＲＦパワーを１００Ｗに保ったまま、基板１１の温度をＴ１＝９５０℃で保持しながら５秒間、窒素元素を含む第２プラズマを基板１１上に供給した。
【０１２８】
（４）第２−第１ガス入れ替え工程
次いで、チャンバ４１内への窒素ガスの供給を停止すると同時に、アルゴンガスの供給を開始した。なお、本工程は、プラズマが消失することがないように、基板１１側に対してＲＦパワーを２０Ｗで印加しながら、基板１１の温度をＴ１＝９５０℃、チャンバ４１内圧力を０．２Ｐａとして１秒間行なった。
【０１２９】
（各工程の繰り返し）
そして、上記（１）〜（４）の各工程を９９９回繰り返した後、最後の１回として上記（１）〜（３）の各工程を行うことで、基板１１上に成膜されたバッファ層１２上に、６μｍの膜厚のＧａＮからなる下地層１４ａを成膜した。この際、上記（１）〜（４）の各工程を６回繰り返した段階（膜厚が２０ｎｍとなった段階）で、成膜を一旦停止し、基板１１の温度をＴ１＝９５０℃からＴ２＝８５０℃に低下させた。そして、下地層１４ａの成膜後、チャンバ４１内におけるプラズマ動作を停止し、基板１１の温度を室温まで低下させた。このように、第１プラズマ発生工程と第２プラズマ発生工程とを繰り返し行なうことによって形成された下地層１４ａの成膜速度は、３０ｎｍ／ｍｉｎであった。
【０１３０】
Ｘ線ロッキングカーブ（ＸＲＣ）測定の結果、実施例２の製造方法で作製した下地層１４ａは、（０００２）面の測定では半値幅３０ａｒｃｓｅｃを示し、（１０−１０）面では半値幅３５０ａｒｃｓｅｃを示した。
【０１３１】
［実施例３］
実施例３では、上記実施例２と同様の手順で、基板１１上にバッファ層１２を成膜し、その上に、ＧａＮからなる下地層１４ａを成膜した。そして、さらにその上に、以下の手順を用いて各層を成膜することにより、図１に示すような積層半導体１０を作製し、この積層半導体１０に透光性電極１７、正極ボンディングパッド１８及び負極１９を形成することにより、図２及び図３に示すような発光素子１を作製した。
【０１３２】
『ｎ型コンタクト層の形成』
上記実施例２と同様の手順で、バッファ層１２と下地層１４ａが成膜された基板１１をスパッタ装置４０から搬出し、同じ構成のスパッタ装置４０のチャンバ４１内に搬送した。このような、ｎ型コンタクト層１４ｂを成膜するスパッタ装置４０としては、ターゲット４７としてＧａターゲット上にＳｉ片を配置したものを用いた点を除き、下地層１４ａを成膜したスパッタ装置４０と同じものを用いた。
【０１３３】
また、ｎ型コンタクト層１４ｂの成膜は、下地層１４ａの成膜と同じ条件で、上記（１）〜（４）の各工程と同様の工程を３３３回繰り返した後、最後の１回として上記（１）〜（３）までの各工程と同様工程を繰り返して行い、基板１１上に成膜された下地層１４ａの上に、１×１０１９ｃｍ−３のドーパント濃度を持つ２μｍのＳｉドープＧａＮ層からなるｎ型コンタクト層１４ｂを成膜した。ｎ型コンタクト層１４ｂの成膜後、チャンバ４１内におけるプラズマ動作を停止し、基板１１の温度を室温まで低下させた。このように、第１プラズマ発生工程と第２プラズマ発生工程とを繰り返し行なうことによって形成されたｎ型コンタクト層１４ｂの成膜速度は、３０ｎｍ／ｍｉｎであった。
このようにして得られた、ｎ型コンタクト層１４ｂまで成膜された基板１１は、表面が無色透明のミラー状を呈した。
【０１３４】
『ｎ型クラッド層の形成』
次いで、上記手順でｎ型コンタクト層１４ｂを形成した基板１１をＭＯＣＶＤ装置の炉内に搬送し、上記手順で作製したサンプルのｎ型コンタクト層１４ｂ上に、ＭＯＣＶＤ法を用いて、１×１０１８ｃｍ−３のドーパント濃度を有する２０ｎｍのＩｎ０．１Ｇａ０．９Ｎからなるｎ型クラッド層１４ｃを成膜した。
【０１３５】
『発光層の形成』
次いで、上記手順で作製したサンプルのｎ型クラッド層１４ｃ上に、ＭＯＣＶＤ法を用いて、ＧａＮからなる障壁層１５ａと、Ｉｎ０．２Ｇａ０．８Ｎからなる井戸層１５ｂとから構成され、多重量子井戸構造を有する発光層１５を形成した。この、発光層１５の形成にあたっては、ＳｉドープＧａＮからなるｎ型クラッド層１４ｃ上に、まず、障壁層１５ａを形成し、この障壁層１５ａ上に、Ｉｎ０．２Ｇａ０．８Ｎからなる井戸層１５ｂを形成した。このような積層手順を５回繰り返した後、５番目に積層した井戸層１５ｂ上に、６番目の障壁層１５ａを形成し、多重量子井戸構造を有する発光層１５の両側に障壁層１５ａを配した構造とした。
【０１３６】
すなわち、基板１１の温度を７５０℃とし、窒素ガスキャリアを流通させながら、アンモニア、ＴＥＧ及びモノシランを炉内へ供給することにより、１６ｎｍの膜厚を有するＧａＮからなる障壁層１５ａを形成した。
【０１３７】
次いで、障壁層１５ａの成長を終了させた後、基板１１の温度や炉内の圧力、キャリアガスの流量や種類はそのままとして、ＴＥＧ及びＴＭＩのバルブを切り替えてＴＥＧ及びＴＭＩを炉内へ供給し、Ｉｎ０．２Ｇａ０．８Ｎからなる井戸層１５ｂを成長させた。これにより、３ｎｍの膜厚を有する井戸層１５ｂを形成した。
【０１３８】
そして、井戸層１５ｂの成長を終了させた後、再び障壁層１５ａを成長させた。そして、このような手順を５回繰り返すことにより、５層の障壁層１５ａと５層の井戸層１５ｂを形成した。さらに、最後に積層した井戸層１５ｂ上に、障壁層１５ａを形成し、発光層１５とした。
【０１３９】
『ｐ型クラッド層及びｐ型コンタクト層の形成』
上述の各工程処理によって得られたウェーハ上に、ＭＯＣＶＤ装置を用いて、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂからなるｐ型半導体層１６を成膜した。
ここで、ｐ型半導体層１６の成膜に用いるＭＯＣＶＤ装置としては、従来公知の装置を使用した。また、この際、ｐ型半導体層１６にはＭｇをドープした。
【０１４０】
そして、最終的に、膜厚が１０ｎｍのＭｇドープＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層１６ａと、膜厚が２００ｎｍのＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂとから構成されるｐ型半導体層１６を成膜した。
なお、ｐ型半導体層１６を構成するＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂは、ｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型特性を示した。
【０１４１】
上述のようにして作製したＬＥＤ用のエピタキシャルウェーハは、図１に示す積層半導体１０のように、ｃ面を有するサファイアからなる基板１１上に、単結晶構造を持つＡｌＮ層（中間層１２）を形成した後、基板１１側から順に、６ｎｍのアンドープＧａＮ層（下地層１４ａ）、５×１０１８ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮ層（ｎ型コンタクト層１４ｂ）、１×１０１８ｃｍ−３のドーパント濃度を持つ２０ｎｍのＩｎＧａＮクラッド層（ｎ型クラッド層１４ｃ）、ＧａＮ障壁層に始まってＧａＮ障壁層に終わり、層厚が１６ｎｍとされた６層のＧａＮ障壁層（障壁層１５ａ）と、層厚が３ｎｍとされた５層のノンドープのＩｎ０．２Ｇａ０．８Ｎ井戸層（井戸層１５ｂ）とからなる多重量子井戸構造（発光層１５）、膜厚が１０ｎｍのＭｇドープＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層１６ａと、膜厚が２００ｎｍのＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂとから構成されるＭｇドープＡｌＧａＮ層（ｐ型半導体層１６）を積層した構造を有する。
【０１４２】
『ＬＥＤの作製』
次いで、上記エピタキシャルウェーハ（積層半導体１０）を用いてＬＥＤを作製した。
すなわち、上記エピタキシャルウェーハのＭｇドープＡｌＧａＮ層（ｐ型半導体層１６ｂ）の表面に、公知のフォトリソグラフィー技術によってＩＴＯからなる透光性電極１７を形成し、その上に、チタン、アルミニウム及び金を順に積層した構造を有する正極ボンディングパッド１８（ｐ電極ボンディングパッド）を形成し、ｐ側電極とした。さらに、ウェーハに対してドライエッチングを施し、ｎ型コンタクト層１４ｂのｎ側電極（負極）を形成する領域を露出させ、この露出領域１４ｄにＮｉ、Ａｌ、Ｔｉ及びＡｕの４層が順に積層されてなる負極１９（ｎ側電極）を形成した。このような手順により、ウェーハ（図１の積層半導体１０を参照）上に、図２に示すような形状を有する各電極を形成した。
【０１４３】
そして、上述の手順でｐ側及びｎ側の各電極が形成されたウェーハについて、サファイアからなる基板１１の裏面を研削及び研磨してミラー状の面とした。そして、このウェーハを３５０μｍ角の正方形のチップに切断し、各電極が上になるようにリードフレーム上に配置し、金線でリードフレームへ結線して発光素子とした（図４のランプ３を参照）。
上述のようにして作製した発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．１Ｖであった。また、ｐ側の透光性電極１７を通して発光状態を観察したところ、発光波長は４５０ｎｍであり、発光出力は１８ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
【０１４４】
以上の結果により、本発明に係るＩＩＩ族窒化物半導体が素子特性に優れており、また、本発明に係るＩＩＩ族窒化物半導体発光素子が優れた発光特性を備えていることが明らかである。
【産業上の利用可能性】
【０１４５】
本発明のＩＩＩ族窒化物半導体の製造方法は、反応性スパッタ法によって結晶性の良好なＩＩＩ族窒化物半導体を効率良く作製することができるため、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）のｎ型半導体層に備えられる下地層、また、ＦＥＴのような電子デバイス等のさまざまな半導体素子の製造に好適に用いることができる。
【図面の簡単な説明】
【０１４６】
【図１】本発明に係るＩＩＩ族窒化物半導体の一例を模式的に説明する図であり、積層半導体の断面構造を示す概略図である。
【図２】本発明に係るＩＩＩ族窒化物半導体の一例を模式的に説明する図であり、ＩＩＩ族窒化物半導体によって構成される発光素子の平面構造を示す概略図である。
【図３】本発明に係るＩＩＩ族窒化物半導体の一例を模式的に説明する図であり、ＩＩＩ族窒化物半導体によって構成される発光素子の断面構造を示す概略図である。
【図４】本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプを模式的に説明する概略図である。
【図５】本発明に係るＩＩＩ族窒化物半導体の製造方法の一例を模式的に説明する図であり、スパッタ装置の構造を示す概略図である。
【図６】本発明に係るＩＩＩ族窒化物半導体の製造方法の一例を模式的に説明する図であり、ＩＩＩ族窒化物半導体の成膜時の温度条件を示すグラフである。
【図７】本発明に係るＩＩＩ族窒化物半導体の製造方法の他例を模式的に説明する図であり、ＩＩＩ族窒化物半導体の成膜時の温度条件並びに雰囲気条件を示すグラフである。
【符号の説明】
【０１４７】
１…ＩＩＩ族窒化物半導体発光素子（発光素子）、１０…積層半導体（ＩＩＩ族窒化物半導体）、１１…基板、１１ａ…表面、１２…バッファ層、１４…ｎ型半導体層、１４ａ…下地層（ＩＩＩ族窒化物半導体）、１５…発光層、１６…ｐ型半導体層、１６ａ…ｐ型クラッド層、１６ｂ…ｐ型コンタクト層、３…ランプ、４０…スパッタ装置、４１…チャンバ、４７…ターゲット、Ｔ１、Ｔ２…温度（基板）、ｔ１、ｔ２…膜厚（ＩＩＩ族窒化物半導体）
【図１】
0005272390.tif 000002
【図２】
0005272390.tif 000003
【図３】
0005272390.tif 000004
【図４】
0005272390.tif 000005
【図５】
0005272390.tif 000006
【図６】
0005272390.tif 000007
【図７】
0005272390.tif 000008