(57)【特許請求の範囲】
【請求項１】
基板の上に、ソース電極、ドレイン電極、酸化物半導体層、絶縁層およびゲート電極が少なくとも形成された電界効果型トランジスタの製造方法であって、
該酸化物半導体の上に該絶縁層が設けられた後に、水分を含む雰囲気中でアニールを行い、酸化物半導体の電気伝導度を増大させる工程を含み、
前記水分を含む雰囲気中でアニールする工程における水蒸気圧は、前記アニール温度における大気中の飽和水蒸気圧よりも高いことを特徴とする電界効果型トランジスタの製造方法。
【請求項２】
前記絶縁層は、ゲート絶縁層または保護層の少なくとも１つであることを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
【請求項３】
前記基板の上に前記ソース電極およびドレイン電極を形成する工程と、
該ソース電極およびドレイン電極が形成された基板の上に前記酸化物半導体層を形成する工程と、
該酸化物半導体層の上に前記ゲート絶縁層を形成する工程と、
該ゲート絶縁層の上に前記ゲート電極を形成する工程と、
水分を含む雰囲気中でアニールする工程と、
を少なくとも含むことを特徴とする請求項１または２に記載の電界効果型トランジスタの製造方法。
【請求項４】
前記基板の上に前記酸化物半導体層を形成する工程と、
該酸化物半導体層の上に前記ゲート絶縁層を形成する工程と、
該ゲート絶縁層の上に前記ゲート電極を形成する工程と、
水分を含む雰囲気中でアニールする工程と、
を少なくとも含むことを特徴とする請求項１または２に記載の電界効果型トランジスタの製造方法。
【請求項５】
前記ゲート電極は、水蒸気透過性の低い金属よりなることを特徴とする請求項３または４に記載の電界効果型トランジスタの製造方法。
【請求項６】
前記基板の上に前記ゲート電極を形成する工程と、
該ゲート電極が形成された基板の上に、前記ゲート絶縁層を形成する工程と、
該ゲート絶縁層の上に前記酸化物半導体層を形成する工程と、
該酸化物半導体層の上に保護層を形成する工程と、
該保護層にコンタクトホールを形成する工程と、
水分を含む雰囲気中でアニールする工程と、を少なくとも含み、
該保護層は、該酸化物半導体層と接する酸化物絶縁層部分と、それ以外の水蒸気透過性の低い材料部分とが積層した積層構造を有していることを特徴とする請求項１または２に記載の電界効果型トランジスタの製造方法。
【請求項７】
前記水分を含む雰囲気中でアニールする工程の前に、ソース電極およびドレイン電極が形成され、および該ソース電極およびドレイン電極の材料は、水蒸気透過性のある材料であることを特徴とする請求項６に記載の電界効果型トランジスタの製造方法。
【請求項８】
前記基板の上に前記ゲート電極を形成する工程と、
該ゲート電極が形成された基板の上に、前記ゲート絶縁層を形成する工程と、
該ゲート絶縁層の上に前記酸化物半導体層を形成する工程と、
該酸化物半導体層の上に保護層を形成する工程と、
該保護層の上にチャネルカバーを形成する工程と、
水分を含む雰囲気中でアニールする工程と、
を少なくとも含むことを特徴とする請求項１または２に記載の電界効果型トランジスタの製造方法。
【請求項９】
前記基板の上に前記ゲート電極を形成する工程と、
該ゲート電極が形成された基板の上にゲート絶縁層を形成する工程と、
該ゲート絶縁層の上に透明酸化物導電体からなる前記ソース電極およびドレイン電極を形成する工程と、
該ソース電極およびドレイン電極が形成された該ゲート電極の上に、前記酸化物半導体層を形成する工程と、
該酸化物半導体層の上に保護層を形成する工程と、
該保護層の上にチャネルカバーを形成する工程と、
水分を含む雰囲気中でアニールする工程と、
を少なくとも含むことを特徴とする請求項１または２に記載の電界効果型トランジスタの製造方法。
【請求項１０】
前記チャネルカバーは、水蒸気透過性の低い材料よりなることを特徴とする請求項８または９に記載の電界効果型トランジスタの製造方法。
【請求項１１】
前記水分は、水、重水、水蒸気または重水水蒸気であることを特徴とする請求項１から１０のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項１２】
前記酸化物半導体層は、ＩｎとＧａとＺｎを含有したアモルファス酸化物材料からなることを特徴とする請求項１から１１のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項１３】
前記水分を含む雰囲気中でアニールする工程は、１００℃以上５００℃未満でなされることを特徴とする請求項１から１２のいずれか１項に記載の電界効果型トランジスタの製造方法。
【請求項１４】
前記酸化物半導体の上に形成した絶縁層は、酸化物絶縁層であることを特徴とする請求項１から１３のいずれか１項に記載の電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタの製造方法に関する。より詳しくは、酸化物膜を半導体層として有する電界効果型トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）の開発が活発に行われている（特許文献１）。
【０００３】
前記薄膜は、低温で成膜でき、かつ可視光に対して透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能であるとされている。
【０００４】
しかし、ＺｎＯを主成分とする化合物は室温で安定なアモルファス相を形成することができず多結晶相になるために、多結晶粒子界面の散乱により電子移動度を大きくすることが困難であった。また、多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、ＴＦＴ素子の特性がばらついてしまう。
【０００５】
以上の課題に対し、最近では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物を用いた薄膜トランジスタが報告されている（非特許文献１）。このトランジスタは、室温でプラスチックやガラス基板への作成が可能である。さらには、電界効果移動度が６〜９程度でノーマリーオフ型のトランジスタ特性が得られている。また、可視光に対して透明であるという特徴を有している。さらには、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物活性層に電子線や粒子線等のエネルギー線を照射することにより導電率を変化させることができる（特許文献２）。
【０００６】
また、水蒸気酸化として知られる、水分を含む雰囲気におけるアニールを行うことで、水蒸気による強力な酸化力によって、シリコン酸化膜からなるゲート絶縁層の絶縁耐圧改善、並びに半導体酸化物絶縁層界面改質が報告されている（特許文献３）。
【０００７】
また、長時間の駆動において安定な酸化物半導体トランジスタを得るために、酸化物半導体を形成した後に酸化性ガス雰囲気中において熱処理する工程を含む製造方法が報告されている（特許文献４）。その際、酸化性ガスとして、酸素ラジカル、酸素、水蒸気、およびオゾンが用いられることも開示されている。
【特許文献１】特開２００２−０７６３５６号公報
【特許文献２】特開２００７−０７３６９９号公報
【特許文献３】特許第３２２５２６８号明細書
【特許文献４】特開２００７−３１１４０４号公報
【非特許文献１】Ｋ．Ｎｏｕｍｒａ  ｅｔ．ａｌ，Ｎａｔｕｒｅ  ４３２，４８８（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ系をはじめとするアモルファス酸化物を用いた薄膜トランジスタを検討したところ、どのような組成や製造条件で作製するかにもよるが、ＴＦＴのトランジスタ特性にばらつきが生じる場合がある。
【０００９】
このトランジスタ特性のばらつきは、例えばディスプレイの画素回路などに用いる場合に、駆動対象となる有機ＬＥＤや液晶などの動作ばらつきの原因となる。ばらつきの要因のひとつとしては、ソース電極およびドレイン電極とチャネルの間に生じる寄生抵抗があげられる。
【００１０】
本発明は、前記課題に鑑みてなされたものであり、前記寄生抵抗を低減することが可能な電界効果型トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、基板の上に、ソース電極、ドレイン電極、酸化物半導体層、絶縁層およびゲート電極が少なくとも形成された電界効果型トランジスタの製造方法であって、該酸化物半導体の上に該絶縁層が設けられた後に、水分を含む雰囲気中でアニールを行い、酸化物半導体の電気伝導度を増大させる工程を含み、前記水分を含む雰囲気中でアニールする工程における水蒸気圧は、前記アニール温度における大気中の飽和水蒸気圧よりも高いことを特徴とする。また、前記絶縁層は、ゲート絶縁層または保護層の少なくとも１つであることを特徴とする。
【００１２】
また、前記基板の上に前記ソース電極およびドレイン電極を形成する工程と、該ソース電極およびドレイン電極が形成された基板の上に前記酸化物半導体層を形成する工程と、該酸化物半導体層の上に前記ゲート絶縁層を形成する工程と、該ゲート絶縁層の上に前記ゲート電極を形成する工程と、水分を含む雰囲気中でアニールする工程と、を少なくとも含むことを特徴とする。また、前記基板の上に前記酸化物半導体層を形成する工程と、該酸化物半導体層の上に前記ゲート絶縁層を形成する工程と、該ゲート絶縁層の上に前記ゲート電極を形成する工程と、水分を含む雰囲気中でアニールする工程と、を少なくとも含むことを特徴とする。ここで、前記ゲート電極は、水蒸気透過性の低い金属よりなることを特徴とする。
【００１３】
また、前記基板の上に前記ゲート電極を形成する工程と、該ゲート電極が形成された基板の上に、前記ゲート絶縁層を形成する工程と、該ゲート絶縁層の上に前記酸化物半導体層を形成する工程と、該酸化物半導体層の上に前記保護層を形成する工程と、該保護層にコンタクトホールを形成する工程と、水分を含む雰囲気中でアニールする工程と、を少なくとも含み、該保護層は、該酸化物半導体層と接する酸化物絶縁層部分と、それ以外の水蒸気透過性の低い材料部分とが積層した積層構造を有していることを特徴とする。ここで、前記水分を含む雰囲気中でアニールする工程の前に、ソース電極およびドレイン電極が形成され、および該ソース電極およびドレイン電極の材料は、水蒸気透過性のある材料であることを特徴とする。
【００１４】
また、前記基板の上に前記ゲート電極を形成する工程と、該ゲート電極が形成された基板の上に、前記ゲート絶縁層を形成する工程と、該ゲート絶縁層の上に前記酸化物半導体層を形成する工程と、該酸化物半導体層の上に前記保護層を形成する工程と、該保護層の上にチャネルカバーを形成する工程と、水分を含む雰囲気中でアニールする工程と、を少なくとも含むことを特徴とする。また、前記基板の上に前記ゲート電極を形成する工程と、該ゲート電極が形成された基板の上にゲート絶縁層を形成する工程と、該ゲート絶縁層の上に透明酸化物導電体からなる前記ソース電極およびドレイン電極を形成する工程と、該ソース電極およびドレイン電極が形成された該ゲート電極の上に、前記酸化物半導体層を形成する工程と、該酸化物半導体層の上に前記保護層を形成する工程と、該保護層の上にチャネルカバーを形成する工程と、水分を含む雰囲気中でアニールする工程と、を少なくとも含むことを特徴とする。ここで、前記チャネルカバーは、水蒸気透過性の低い材料よりなることを特徴とする。
【００１５】
また、前記水分は、水、重水、水蒸気または重水水蒸気であることを特徴とする。また、前記酸化物半導体層は、ＩｎとＧａとＺｎを含有したアモルファス酸化物材料からなることを特徴とする。また、前記水分を含む雰囲気中でアニールする工程は、１００℃以上５００℃未満でなされることを特徴とする。また、前記酸化物半導体の上に形成した絶縁層は、酸化物絶縁層であることを特徴とする。
【００１６】
また、本発明は、前記の方法により製造されたことを特徴とする電界効果型トランジスタである。
【００１７】
さらに、本発明は、基板上で表示素子の電極と電界効果型トランジスタのソース電極またはドレイン電極とが接続されてなる表示装置であって、該電界効果型トランジスタは、前記の電界効果型トランジスタであることを特徴とする。また、前記表示素子は、エレクトロルミネッセンス素子であることを特徴とする。また、前記表示素子は、液晶セルであることを特徴とする。また、前記基板上に前記表示素子および前記電界効果型トランジスタが二次元状に複数配されていることを特徴とする。
【発明の効果】
【００１８】
本発明の電界効果型トランジスタの製造方法に従い、水、重水、水蒸気または重水水蒸気（以下、水分）を含む雰囲気中でアニールを行うと、水分が前記酸化物半導体上に形成した絶縁層を透過して酸化物半導体層中に拡散する。その結果、酸化物半導体層の伝導率を増大することができる。
【００１９】
さらに、電界効果型トランジスタのチャネル領域を水蒸気雰囲気から保護する構造を用いると酸化物半導体層中のソース電極およびドレイン電極に接する領域における伝導率を増大することができる。これにより、ソース電極およびドレイン電極と酸化物半導体層との間に生じる寄生抵抗を低減することができ、優れた特性を有する電界効果型トランジスタを実現できる。
【発明を実施するための最良の形態】
【００２０】
これより、本発明の電界効果型トランジスタの製造方法について、図を参照しながら詳細に説明する。
【００２１】
図１に示されているのは、本発明の電界効果型トランジスタの構成例である。（ａ）はトップゲート・スタガ型薄膜トランジスタの例、（ｂ）はトップゲート・トップコンタクト型薄膜トランジスタの例である。また、（ｃ）はボトムゲート・逆スタガ型薄膜トランジスタの例、（ｄ）はボトムゲート・ボトムコンタクト型薄膜トランジスタの例である。
【００２２】
前記（ａ）〜（ｄ）において、符号１０は基板、符号１１はソース電極、符号１２はドレイン電極、符号１３は酸化物半導体層、符号１４はゲート絶縁層、符号１５はゲート電極、符号１６は層間絶縁層、符号１７は保護層を示している。
【００２３】
また、図２から図６には、本発明の水分を含む雰囲気中でアニールする工程におけるトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。ここで、図２は図１（ａ）に、図３は図１（ｂ）に、図４および図５は図１（ｃ）に、図６は図１（ｄ）に対応している。
【００２４】
以下、図２を例に、本発明の製造方法における各工程について順をおって説明する。
【００２５】
まず、図２に示されている基板１０に、後にソース電極１１およびドレイン電極１２を形成するための電極層を形成する。それら電極層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気層蒸着法（ＣＶＤ法）等を用いることができる。ここで、基板１０には、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。また、電極材料は、良好な電気伝導性を有するものであれば特にこだわらない。例えばＩｎ２Ｏ３：Ｓｎ、ＺｎＯ、ＩｎｘＺｎｙＯなどの酸化物導電体や、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｍｏなどの金属電極材料を用いることができる。
【００２６】
次に、フォトリソグラフィー法等を用いてソース電極１１およびドレイン電極１２のパターンを形成する。
【００２７】
次に、パターニングされたソース電極１１およびドレイン電極１２を有する基板１０上に酸化物膜からなる酸化物半導体層１３を形成する。酸化物半導体層１３の作製には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気層蒸着法（ＣＶＤ法）等を用いることができる。また、酸化物半導体材料は、半導体特性を有する酸化物材料で、水分を含む雰囲気によるアニールにより導電率が増大する材料を用いることができる。例えば、ＩｎやＺｎ系の酸化物を用いることが可能である。ここで、酸化物半導体材料は、アモルファス酸化物材料からなることが好ましい。さらには、酸化物半導体材料は、ＩｎとＧａとＺｎを含有したアモルファス酸化物材料からなることがより好ましい。
【００２８】
次に、前記酸化物半導体層１３上にゲート絶縁層１４を形成する。ゲート絶縁層１４の作製には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気層蒸着法（ＣＶＤ法）等を用いることができる。ゲート絶縁材料としては、良好な絶縁特性を有するものであればよい。しかし、ゲート絶縁層形成後に水分を含む雰囲気によるアニールを実施し十分な効果を得るためには、酸化物であることが望ましい。すなわち、酸化物半導体層に形成する絶縁層（後述の保護層を含む）は、酸化物絶縁層であることが好ましい。その中でも、スパッタ法でＳｉＯｘを用いることは、適度な水蒸気透過性、酸化物半導体との相性との観点から最も好ましい。
【００２９】
次に、前記ゲート絶縁層１４上にゲート電極１５を形成する。ゲート電極１５の作製には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気層蒸着法（ＣＶＤ法）等を用いることができる。電極材料は、良好な電気伝導性を有するものであれば特にこだわらない。例えば、Ｉｎ２Ｏ３：Ｓｎ、ＺｎＯ、ＩｎｘＺｎｙＯなどの酸化物導電体や、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｍｏなどの金属電極材料を用いることができる。ここで、ゲート電極１５はフォトリソグラフィー法を用いてパターン形成される。パターンを形成する位置は、ソース電極１１とドレイン電極１２の位置関係を考慮し、トランジスタ特性を得られる位置であればよい。
【００３０】
次に、本発明の特徴である、水、重水、水蒸気または重水水蒸気を含む雰囲気中でアニールする工程を実施する。その際の水蒸気圧は、アニール温度における大気中の飽和水蒸気圧よりも高いことが望ましい。本発明中で大気中の飽和水蒸気圧とは、1気圧での（一般に窒素と酸素を主成分とする）空気における飽和水蒸気圧を意味する。そうすることで、図２に示すように、ゲート電極として水蒸気透過性の低い金属を用いて、ゲート電極１５側から見てゲート電極１５に覆われていない領域では水蒸気がゲート絶縁層１４を透過して酸化物半導体１９の電気的伝導率を増大させることができる。すなわち、ゲート電極１５をマスクとすることで、チャネルを形成する部分を保護しながらソース電極１１、並びにドレイン電極１２と接続する領域の酸化物半導体の電気的伝導率を増大することができるのである。なお、本発明にしたがって水分を含むアニールを実施する際、酸化物半導体層はゲート絶縁層１４に覆われているために、半導体界面が露出した状態に比べ、不純物などの付着の影響を軽減でき、安定した特性を得ることが可能である。また、ゲート絶縁層１４形成前に本発明の水分を含む雰囲気中でアニールを行い、酸化物半導体の電気伝導度を増大する工程を実施した場合、ゲート絶縁層１４の形成条件によっては酸化物半導体の電気的伝導率が再度変化してしまう。よって、ゲート絶縁層１４形成前のアニールでは、本発明の効果を十分に得ることができない。
【００３１】
図３には、トップゲート・トップコンタクト型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程でのトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。
【００３２】
ここにおいて、酸化物半導体層１３、ゲート絶縁層１４、ゲート電極１５は上述の図２における方法で形成されている。前記ゲート電極１５を形成した後、本発明による水分を含む雰囲気中でアニールすることにより、図２での説明と同様の効果を得ることができる。その後、層間絶縁層をゲート絶縁層の形成手段と同様の手段より選択して形成後、コンタクトホールを形成した後、ソース電極およびドレイン電極を形成することにより電界効果型トランジスタが完成する。
【００３３】
図４には、ボトムゲート・逆スタガ型薄膜トランジスタの製造過程において本発明の水分を含む雰囲気中でアニールする工程でのトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。
【００３４】
ここにおいて、ゲート電極１５、ゲート絶縁層１４、酸化物半導体層１３、保護層１７は上述の図２の説明と同様に形成されている。また、保護層はゲート絶縁層と同様にして形成される。その際、保護層は、アニール工程における水蒸気に対するマスク効果を求められる。そのため、保護層は、酸化物半導体層１３と接する部分をＳｉＯｘなどの酸化物絶縁層部分１７’’とし、その上にＳｉＮｘなどの水蒸気透過性の低い材料部分１７’を積層した積層構造をしていることが望ましい。この保護層にコンタクトホールを形成し、図４の形態を得る。この過程で水分を含む雰囲気中でアニールすることにより、酸化物半導体の電気的伝導率を増大することができる。
【００３５】
この後、ソース電極およびドレイン電極を形成して、電界効果型トランジスタを完成する。その際、上述の保護層がエッチングストッパとしての機能を持つため、ソース電極およびドレイン電極のパターニングは酸化物半導体とのエッチング選択比に影響されることが無くなる。
【００３６】
また、ボトムゲート・逆スタガ型薄膜トランジスタの製造過程においては、次のことが可能である。すなわち、本発明の水分を含む雰囲気中でアニールする工程は、ソース電極およびドレイン電極としてＩＴＯなどの水蒸気透過性のある材料を選択することにより、ソース電極およびドレイン電極の形成後に行うことができる。
【００３７】
図５には、ボトムゲート・逆スタガ型薄膜トランジスタの製造過程において、図４とは別工程で作られた、本発明の水分を含む雰囲気中でアニールすることが可能なトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。
【００３８】
ここで、金属からなるゲート電極１５、ゲート絶縁層１４、酸化物半導体層１３、保護層１７は上述の図２の説明と同様に形成される。一方、前記保護層１７の上に水蒸気透過性の低いチャネルカバー１８を形成する。このように水蒸気透過性の低いチャネルカバー１８を形成することが、本発明の一形態を構成する上での特徴の１つである。この際、チャネルカバー１８は、ゲート電極１５を露光マスクとして、酸化物半導体１３の透明性を利用して自己整合的にチャネル部分に形成することができる。また、チャネルカバー１８の材料には、膜厚を数μｍとすることでフォトリソプロセスに用いられる感光性樹脂を使用することができる。こうして、図５の形態を得る。この過程で水分を含む雰囲気中でアニールすることにより、図２での説明と同様の効果を得ることができる。
【００３９】
本構成では図４とは異なり、保護層は水蒸気に対してマスクする効果を要求されない。また、チャネルカバー１８は、水分を含む雰囲気中でアニール工程の後に取り除かれてもよい。この工程の後、ソース電極およびドレイン電極を形成して、電界効果型トランジスタを完成する。その際、図４の説明と同様に、上述の保護層はエッチングストッパとしての機能を持つため、ソース電極およびドレイン電極のパターニングは酸化物半導体とのエッチング選択比に影響されることが無くなる。
【００４０】
図６には、ボトムゲート・ボトムコンタクト型薄膜トランジスタの製造過程において本発明の水分を含む雰囲気中でアニールする工程でのトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。
【００４１】
ここにおいて、金属からなるゲート電極１５、ゲート絶縁層１４、透明酸化物導電体からなるソース電極１１およびドレイン電極１２、酸化物半導体層１３、保護層１７を上述の図２の説明と同様に形成する。図５の説明と同様、その上に水蒸気透過性の低いチャネルカバー１８を形成する。そうすることで、チャネルカバー１８は、ゲート電極１５を露光マスクとして、酸化物半導体１３の透明性を利用して自己整合的にチャネル部分に形成することができる。こうして、図６の形態を得る。この過程で水分を含む雰囲気中でアニールすることにより、図２での説明と同様の効果を得ることができる。
【００４２】
以下、本発明の酸化物半導体に対する水分を含む雰囲気中でのアニール効果について、より詳細に説明する。  
【００４３】
通常、水蒸気酸化として知られる、水分を含む雰囲気におけるアニールでは、水蒸気による強力な酸化力により、シリコン酸化膜からなるゲート絶縁層の絶縁耐圧改善、並びに半導体酸化物絶縁層界面改質が報告されている。しかし、本発明者らの知見によれば、酸化物半導体に対しては、条件によっては低抵抗化、すなわち電気的伝導率の増大効果がある。
【００４４】
図７に示されているのは、水分を含む雰囲気中でアニールを実施したＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜の電気伝導度の変化を測定するために作製した試料の模式的な断面図である。これは、ガラス基板（コーニング社製１７３７）上に膜厚２０ｎｍのＩｎＧａＺｎＯ４薄膜を形成およびパターニングし、次に電極を形成した後、保護層としてスパッタ法によりＳｉＯｘ膜を１００ｎｍ形成したものである。
【００４５】
図８には、図７に示す試料に、それぞれ２００℃、２５０℃、３００℃のアニール処理を実施した際のＩｎＧａＺｎＯ４薄膜の電気伝導度が示されている。○は大気中アニールを１時間実施した試料の電気伝導度、●は各温度で大気中アニールを１時間実施した試料に、さらに同じ温度で水蒸気アニールを１時間実施した際の電気伝導度を示す。水蒸気アニールは、図７に示す試料と純水をガラス管に真空封止することにより実施した。その際の純水量は、実施アニール温度において約２気圧となる様に調整した。図８に示されているように、水蒸気アニールを行うと、膜厚１００ｎｍのＳｉＯｘ絶縁層を透過して水または水蒸気が酸化物半導体に達することで、大気中アニールと比べて、酸化物半導体の電気伝導度が増大することがわかる。この結果は、熱的なアニール効果以外に、水または水蒸気による酸化物半導体のキャリア密度増大効果の存在を示している。このキャリア密度増大効果は、水蒸気による酸化物半導体へのＨ原子の添加によるものであると考えられる。この結果は、大気中の水分程度では以上のような効果を得ることができないことも示しており、また、アニール雰囲気中の水分量により電気伝導度の増大効果に差があることも示唆している。すなわち、水分を含む雰囲気中でアニールする工程における飽和水蒸気圧が、アニール温度における大気中の飽和水蒸気圧よりも高いことで上記の効果が得られる。
【００４６】
先に示した特許文献４には、熱処理により酸化を充分に進行させるために酸化性ガスとして、酸素ラジカル、酸素、水蒸気、およびオゾンが用いられることも開示されている。しかし、本発明で得られる低抵抗化の効果は、一般に大気に代表される酸化雰囲気中の熱処理で得られる酸化の効果ではなく、酸化物半導体に対する水分を含む雰囲気中でのアニール特有の効果である。また、酸化物半導体の上に設けられた絶縁層が水蒸気透過性を有することが必須条件となる。
【００４７】
また、本発明者らの知見によれば、前記水分を含む雰囲気中でアニールする工程は、１００℃以上５００℃未満でなされることが好ましい。周知の通り、水蒸気は１００℃以上において大気圧以上になり安定して得ることができる。その意味では水分を含む雰囲気中でアニールする工程は１００℃以上で安定して実現可能である。本発明者らの知見によれば、前記飽和水蒸気圧が高い方が、水蒸気がＳｉＯｘ絶縁層を透過し易くなる。飽和水蒸気圧は温度が高い方が高くなる。以上の関係から、本発明において、水蒸気の温度は、１２０℃以上が好ましく、さらには２００℃以上がより好ましい。例えば、１２０℃以上において、２気圧以上の飽和水蒸気圧を得ることが可能となる。また、ＳｉＯｘ絶縁層の水蒸気透過性については、水蒸気圧力と大きな相関関係があり、水蒸気圧の上昇に伴い透過性が高くなると考えられる。図８に示す電気伝導度の変化を観測した水蒸気圧は約２気圧であり、ＳｉＯｘ絶縁層の水蒸気透過性を考慮すると１２０℃以上においては、水蒸気が膜厚１００ｎｍのＳｉＯｘ絶縁層を透過して有効に酸化物半導体の表面まで供給されると考えられる。
【００４８】
また、高温領域においては非特許文献１にも記載されている通り、５００℃以上のアニールによりアモルファス相から結晶相への固相での相変換が起こり始める。その際、単結晶を得ることは非常に困難であり多結晶化することが予想される。多結晶では粒界発生による薄膜トランジスタの特性ばらつきを誘起してしまうため、本発明の主たる部分である「水分を含む雰囲気中でアニールする工程」としても好ましくない。
【００４９】
また、図８の２００℃水蒸気アニールの結果からも明らかなように、本発明を用いれば２５０℃以下の低温で酸化物半導体チャネル層全体の電気的伝導率を増大し、制御することが可能である。図９（ａ）（ｂ）（ｃ）（ｄ）に、水分を含む雰囲気でアニールする工程におけるトランジスタ断面図、および酸化物半導体の電気的伝導率が増大する領域が模式的に示されている。一般には、酸化物半導体層の電気伝導度制御は、成膜プロセスでの酸化条件、具体的にはスパッタ法やＰＬＤ法においては酸素ガス濃度を調整することにより行なわれる。しかし、酸素濃度増加による酸化物半導体の電気伝導度低下の変化は非常に急峻であり、再現性を含めての制御に困難を伴う場合がある。また、半導体としては電気導電率の低すぎる（抵抗率が高すぎる）条件で、酸化物チャネル層を形成し、酸化物チャネル層特性の再現性を確保した上で、電気伝導度をアニールによって増大することが酸化物半導体では用いられる場合がある。だがその場合、アニールには３００℃以上の高温が必要となる。それに対し、本発明による水蒸気を含むアニールでは、２５０℃以下の低温で電気伝導度を増大し所望の半導体特性に制御することが可能となる。その際、半導体として機能する電気伝導度の制御の観点から、水蒸気の温度は、好ましくは１２０℃以上２５０℃以下である。さらに好ましくは１２０℃以上２００℃以下である。
【００５０】
これより、本発明の電界効果型トランジスタの製造方法によって製造されたトランジスタを用いた表示装置について説明する。
【００５１】
本発明の方法によって製造された電界効果型トランジスタの出力端子であるドレインに、有機または無機のエレクトロルミネッセンス（ＥＬ）素子、液晶素子等の表示素子の電極に接続することで表示装置を構成することができる。以下に、表示装置の断面図を用いて具体的な表示装置構成の例を説明する。
【００５２】
例えば、図１０に示すように、基体１１１上に、酸化物膜（チャネル層）１１２と、ソース電極１１３と、ドレイン電極１１４とゲート絶縁層１１５と、ゲート電極１１６から構成される電界効果型トランジスタを形成する。そして、ドレイン電極１１４に、層間絶縁層１１７を介して電極１１８が接続されており、電極１１８は発光層１１９と接し、さらに発光層１１９が電極１２０と接している。かかる構成により、発光層１１９に注入する電流を、ソース電極１１３からドレイン電極１１４に酸化物膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれを電界効果型トランジスタのゲート電極１１６の電圧によって制御することができる。ここで、電極１１８、発光層１１９、電極１２０は無機もしくは有機のエレクトロルミネッセンス素子を構成する。
【００５３】
あるいは、図１１に示すように、ドレイン電極１１４が延長されて電極１１８を兼ねており、これを高抵抗膜１２１、１２２に挟まれた液晶セルや電気泳動型粒子セル１２３へ電圧を印加する電極１１８とする構成を取ることができる。液晶セルや電気泳動型粒子セル１２３、高抵抗層１２１および１２２、電極１１８、電極１２０は表示素子を構成する。これら表示素子に印加する電圧を、ソース電極１１３からドレイン電極１１４に非晶質酸化物半導体膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがって、これをＴＦＴのゲート電極１１６の電圧によって制御することができる。ここで表示素子の表示媒体が流体と粒子を絶縁性被膜中に封止したカプセルであるなら、高抵抗膜１２１、１２２は不要である。
【００５４】
次に、ＥＬ素子（ここでは有機ＥＬ素子）と電界効果型トランジスタを含む画素を二次元状（平面状ともいう）に複数配置した表示装置について図１２を用いて説明する。
【００５５】
図１２において、有機ＥＬ層２０４を駆動するトランジスタ２０１、および画素を選択するトランジスタ２０２が示されている。また、コンデンサ２０３は選択された状態を保持するためのものであり、共通電極線２０７とトランジスタ２０２のソース部分との間に電荷を蓄え、トランジスタ２０１のゲートの信号を保持している。画素選択は走査電極線２０５と信号電極線２０６により決定される。
【００５６】
より具体的に説明すると、画像信号がドライバ回路（不図示）から走査電極２０５を通してゲート電極へパルス信号で印加される。それと同時に、別のドライバ回路（不図示）から信号電極２０６を通してやはりパスル信号でトランジスタ２０２へと印加されて画素が選択される。そのときトランジスタ２０２がＯＮとなり信号電極線２０６とトランジスタ２０２のソースの間にあるコンデンサ２０３に電荷が蓄積される。これによりトランジスタ２０１のゲート電圧が所望の電圧に保持されトランジスタ２０１はＯＮになる。この状態は次の信号を受け取るまで保持される。トランジスタ２０１がＯＮである状態の間、有機ＥＬ層２０４には電圧、電流が供給され続け発光が維持されることになる。
【００５７】
この図１２の例では１画素にトランジスタ２ヶコンデンサー１ヶの構成であるが、性能を向上させるためにさらに多くのトランジスタ等を組み込んでもよい。
【実施例】
【００５８】
これより、本発明の実施例について説明するが、本発明は以下の例に限定されはしない。
【００５９】
（実施例１）
図１（ａ）に、トップゲート・スタガ型の電界効果型トランジスタの作製例を示す。
【００６０】
まず、ガラス基板１０（コーニング社製１７３７）上に、ソース電極およびドレイン電極を形成するための電極層をスパッタ法により形成する。電極材料にはＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を用い、膜厚は５０ｎｍとする。
【００６１】
その後、フォトリソグラフィー技術とエッチング技術とを用いて電極をパターニングし、ソース電極１１およびドレイン電極１２とする。
【００６２】
次に、ソース電極１１およびドレイン電極１２を有するガラス基板上にＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層を３０ｎｍ形成する。該酸化物半導体層は、ＲＦスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットは３インチサイズのＩｎ２Ｏ３・ＺｎＯ組成を有する多結晶焼結体を用い、投入ＲＦパワーは２００Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９５：５である。その後、フォトリソグラフィー技術とエッチング技術とを用いて酸化物半導体層１３をパターニング形成する。
【００６３】
次に、ゲート絶縁層１４とゲート電極１５を形成する。
【００６４】
ゲート絶縁層材料にはターゲットとしてＳｉＯ２を用い、スパッタ法により１００ｎｍ堆積させる。また、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層１４をパターニング形成する。
【００６５】
ゲート電極材料にはＭｏを用い、スパッタ法により１００ｎｍ堆積させる。また、フォトリソグラフィー法とエッチング法により、ゲート電極１５をパターニング形成する。
【００６６】
次に、加圧水蒸気炉を用いて２気圧で２５０℃、１時間アニール処理をし、ソース電極１１およびドレイン電極１２と接する領域のＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。こうして、本発明の電界効果型トランジスタが完成する。
【００６７】
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
【００６８】
（実施例２）
図１（ｂ）に、トップゲート・トップコンタクト型の電界効果型トランジスタの作製例を示す。
【００６９】
まず、図１（ｂ）に示すガラス基板１０（コーニング社製１７３７）上にＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層１３を５０ｎｍ形成する。酸化物半導体膜は、ＲＦスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットは３インチサイズのＩｎ２Ｏ３・ＺｎＯ組成を有する多結晶焼結体を用い、投入ＲＦパワーは２００Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９３：７である。その後、フォトリソグラフィー技術とエッチング技術とを用いて酸化物半導体層１３をパターニング形成する。
【００７０】
次に、ゲート絶縁層１４とゲート電極１５を形成する。
【００７１】
ゲート絶縁層材料にはターゲットとしてＳｉＯ２を用い、スパッタ法により１００ｎｍ堆積させる。また、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層１４をパターニング形成する。
【００７２】
ゲート電極材料にはターゲットとしてＭｏを用い、スパッタ法により１００ｎｍ堆積させる。また、フォトリソグラフィー法とエッチング法により、ゲート電極１５をパターニング形成する。
【００７３】
次に、加圧水蒸気炉を用いて２気圧で２５０℃、１時間アニール処理をし、ソース電極１１およびドレイン電極１２と接する領域のＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。こうして図３に示す形態を得る。
【００７４】
その後に、ＳｉＮｘからなる層間絶縁層１６をスパッタ法により３００ｎｍ形成し、フォトリソグラフィー法とエッチング法によりコンタクトホールを形成する。最後にＭｏからなるソース電極およびドレイン電極を、スパッタ法により２００ｎｍ堆積し、フォトリソグラフィー法とエッチング法によりパターニングする。こうして本発明の電界効果型トランジスタを完成させる。
【００７５】
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
【００７６】
（実施例３）
図１（ｃ）にボトムゲート・トップコンタクト型の電界効果型トランジスタの作製例を示す。
【００７７】
まず、基板１０（コーニング社製１７３７）上に、フォトリソグラフィー技術とエッチング技術を用いてゲート電極１５をパターニング形成する。電極はガラス基板１０上にスパッタ法を用いてＭｏを５０ｎｍ形成する。
【００７８】
次に、ゲート絶縁層１４はターゲットとしてＳｉＯ２を用い、スパッタ法を用いて２００ｎｍのＳｉＯ２膜を成膜する。さらに、酸化物半導体膜１３には、３０ｎｍのＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体材料を用いる。
【００７９】
酸化物半導体膜は、ＲＦスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットは３インチサイズのＩｎ２Ｏ３・ＺｎＯ組成を有する多結晶焼結体を用い、投入ＲＦパワーは２００Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９５：５である。その後、フォトリソグラフィー技術とエッチング技術とを用いて酸化物半導体層１３をパターニング形成する。
【００８０】
次に、エッチングストッパ層を兼ねる保護層１７とソース電極１１およびドレイン電極１２を形成する。
【００８１】
エッチングストッパ層を兼ねる保護層１７にはＳｉＯ２とＳｉＮｘの積層構造を用い、ターゲットとしてＳｉＯ２、Ｓｉ３Ｎ４を用い、スパッタ法によりそれぞれＳｉＯ２１００ｎｍとＳｉＮｘ３００ｎｍを順次堆積する。また、フォトリソグラフィー法とエッチング法により、保護層１７にコンタクトホールを形成する。
【００８２】
ソース電極１１およびドレイン電極１２の電極材料にはＩＴＯ（Ｉｎｄｉｕｍ  ＴｉｎＯｘｉｄｅ）を用い、膜厚は１５０ｎｍとする。また、フォトリソグラフィー法とエッチング法により、ソース電極１１およびドレイン電極１２をパターニング形成する。
【００８３】
次に、加圧水蒸気炉を用いて２気圧で３００℃、１時間アニール処理をし、ソース電極１１およびドレイン電極１２と接する領域のＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。こうして、本発明の電界効果型トランジスタを完成させる。
【００８４】
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
【００８５】
（実施例４）
本実施例は、実施例３の別法である。図１（ｃ）にボトムゲート・トップコンタクト型の電界効果型トランジスタの作製例を示す。
【００８６】
酸化物半導体層１３までは実施例３と同様に形成する。その後、エッチングストッパ層を兼ねる保護層１７には、ターゲットとしてＳｉＯ２を用い、スパッタ法によりＳｉＯ２１００ｎｍを堆積する。その上に水蒸気透過性の低いチャネルカバーを形成する。酸化物半導体の透明性を利用して、チャネルカバーはゲート電極を露光マスクとして自己整合性をもたせチャネル部分に形成する。また、チャネルカバーの材料には膜厚５μｍの感光性ポリイミドを使用する。
【００８７】
次に、加圧水蒸気炉を用いて２気圧で３００℃、１時間アニール処理をし、ソース電極１１およびドレイン電極１２と接する領域のＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。こうして図５に示す形態を得る。次に、チャネルカバーをマスクとして、保護層１７にコンタクトホールを形成する。その際、チャネルカバーはコンタクトホール形成後に取り除くこともできる。
【００８８】
ソース電極１１およびドレイン電極１２の電極材料にはＭｏを用い、膜厚は１５０ｎｍとする。また、フォトリソグラフィー法とエッチング法により、ソース電極１１およびドレイン電極１２をパターニング形成する。こうして、本発明の電界効果型トランジスタを完成させる。
【００８９】
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
【００９０】
（実施例５）
図１（ｄ）にボトムゲート・ボトムコンタクト型の電界効果型トランジスタの作製例を示す。
【００９１】
ゲート絶縁層１５までは、実施例３および４と同様に形成する。その後、ソース電極およびドレイン電極を形成するための電極層１７をスパッタ法により形成する。電極材料にはターゲットとしてＭｏを用い、スパッタ法により２００ｎｍ堆積し、フォトリソグラフィー法とエッチング法によりパターニングする。次にＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層１３を５０ｎｍ形成する。酸化物半導体膜は、ＲＦスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットは３インチサイズのＩｎ２Ｏ３・ＺｎＯ組成を有する多結晶焼結体を用い、投入ＲＦパワーは２００Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９０：１０である。その後、フォトリソグラフィー技術とエッチング技術とを用いて酸化物半導体層１３をパターニング形成する。次に、保護層１７としてスパッタ法によりターゲットとしてＳｉＯ２を用い、ＳｉＯ２１００ｎｍを形成する。さらに、チャネルカバー層としてＳｉＮｘ３００ｎｍを堆積し、フォトリソグラフィー法とエッチング法により、チャネルカバー１８をパターニング形成する。
【００９２】
次に、加圧水蒸気炉を用いて２気圧で３００℃、１時間アニール処理をし、ソース電極１１およびドレイン電極１２と接する領域のＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。こうして、本発明の電界効果型トランジスタを完成させる。
【００９３】
本実施例により作製した電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
【００９４】
（実施例６）
本実施例では、図１（ａ）（ｂ）（ｃ）（ｄ）に示す各型の電界効果型トランジスタにおいて、水分を含む雰囲気でアニールを行う。これによって、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層１３全体の電気伝導度の増大させ、ＴＦＴとして動作するために最適な伝導度に制御する場合を示す。
【００９５】
実施例１から４に示す各電界効果型トランジスタについて、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体層の形成条件をガス流量はＡｒ：Ｏ２＝８０：２０とし、酸化物半導体上のゲート絶縁層１４もしくは保護層１７を形成する。その後、加圧水蒸気炉を用いて２気圧で２００℃１時間アニール処理を実施し、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物半導体の電気的伝導率を増大させる。その段階での模式図を図９（ａ）（ｂ）（ｃ）（ｄ）に示す。その後、このプロセス以外は実施例１、２、３、４と同様に本発明の電界効果型トランジスタを完成させる。
【００９６】
本実施例により作製した各電界効果型トランジスタは、ヒステリシス特性、均一性、高速動作性等に関して良好な特性を実現できる。
【００９７】
（実施例７）
本実施例ではトップゲート型のＴＦＴを用いた表示装置について説明する。
【００９８】
ＴＦＴの製造工程は、前記実施例１または２と同様である。前記ＴＦＴにおいて、ドレイン電極をなすＩＴＯ膜の島の短辺を１００μｍまで延長し、延長された９０μｍの部分を残し、ソース電極およびゲート電極への配線を確保した上で、ＴＦＴを絶縁層で被覆する。この上にポリイミド膜を塗布し、ラビング工程を施す。
【００９９】
一方で、同じくプラスチック基板上にＩＴＯ膜とポリイミド膜を形成し、ラビング工程を施したものを用意し、前記ＴＦＴを形成した基板と５μｍの空隙を空けて対向させ、ここにネマチック液晶を注入する。さらにこの構造体の両側に一対の偏光板を設ける。ここで、ＴＦＴのソース電極に電圧を印加し、ゲート電極の印加電圧を変化させると、ドレイン電極から延長されたＩＴＯ膜の島の一部である３０μｍ×９０μｍの領域のみ、光透過率が変化する。またその透過率は、ＴＦＴがオン状態となるゲート電圧の下ではソース−ドレイン間電圧によっても連続的に変化させることができる。このようにして、図１０に示す、液晶セルを表示素子とする表示装置を作成する。
【０１００】
本実施例において、ＴＦＴを形成する基板として白色のプラスチック基板を用い、ＴＦＴの各電極を金に置き換え、ポリイミド膜と偏光板を廃する構成とする。そして、白色と透明のプラスチック基板の空隙に粒子と流体を絶縁性皮膜にて被覆したカプセルを充填させる構成とする。この構成の表示装置の場合、本ＴＦＴによって延長されたドレイン電極と上部のＩＴＯ膜間の電圧が制御され、よってカプセル内の粒子が上下に移動する。それによって、透明基板側から見た延長されたドレイン電極領域の反射率を制御することで表示を行うことができる。
【０１０１】
また、本実施例において、ＴＦＴを複数隣接して形成して、例えば、通常の４トランジスタ１キャパシタ構成の電流制御回路を構成し、その最終段トランジスタのひとつを図６のＴＦＴとして、ＥＬ素子を駆動することもできる。例えば、上述のＩＴＯ膜をドレイン電極とするＴＦＴを用いる。そして、ドレイン電極から延長されたＩＴＯ膜の島の一部である３０μｍ×９０μｍの領域に電荷注入層と発光層からなる有機エレクトロルミネッセンス素子を形成する。こうして、ＥＬ素子を用いる表示装置を形成することができる。
【０１０２】
（実施例８）
本実施例では実施例４の表示素子とＴＦＴとを二次元状に配列させる。例えば、実施例４の液晶セルやＥＬ素子等の表示素子と、ＴＦＴとを含めて約３０μｍ×１１５μｍの面積を占める画素を、短辺方向に４０μｍピッチ、長辺方向に１２０μｍピッチでそれぞれ７４２５×１７９０個方形配列する。そして、長辺方向に７４２５個のＴＦＴのゲート電極を貫くゲート配線を１７９０本、１７９０個のＴＦＴのソース電極が非晶質酸化物半導体膜の島から５μｍはみ出した部分を短辺方向に貫く信号配線を７４２５本設ける。そして、それぞれをゲートドライバ回路、ソースドライバ回路に接続する。さらに液晶表示素子の場合、液晶表示素子と同サイズで位置を合わせＲＧＢが長辺方向に反復するカラーフィルタを表面に設ければ、約２１１ｐｐｉでＡ４サイズのアクティブマトリクス型カラー画像表示装置を構成することができる。
【０１０３】
また、ＥＬ素子においても、ひとつのＥＬ素子に含まれる２ＴＦＴのうち第一ＴＦＴのゲート電極をゲート線に配線し、第二ＴＦＴのソース電極を信号線に配線し、さらに、ＥＬ素子の発光波長を長辺方向にＲＧＢで反復させる。こうすることで、同じ解像度の発光型カラー画像表示装置を構成することができる。
【０１０４】
ここで、アクティブマトリクスを駆動するドライバ回路は、画素のＴＦＴと同じ本発明のＴＦＴを用いて構成してもよいし、既存のＩＣチップを用いてもよい。
【産業上の利用可能性】
【０１０５】
本発明の製造方法によって製造された電界効果型トランジスタは、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができる。また、プラスチックフィルムをはじめとするフレキシブル素材に低温で形成することが可能であり、フレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどに幅広く応用できる。
【図面の簡単な説明】
【０１０６】
【図１】本発明の電界効果型トランジスタの構成例の断面図であり、（ａ）はトップゲート・スタガ型薄膜トランジスタ、（ｂ）はトップゲート・トップコンタクト型薄膜トランジスタ、（ｃ）はボトムゲート・逆スタガ型薄膜トランジスタ、（ｄ）はボトムゲート・ボトムコンタクト型薄膜トランジスタを示す。
【図２】トップゲート・スタガ型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程での、トランジスタ断面図および酸化物半導体の電気的伝導率が増大する領域を模式的に示す図である。
【図３】トップゲート・トップコンタクト型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程での、トランジスタ断面図および酸化物半導体の電気的伝導率が増大する領域を模式的に示す図である。
【図４】ボトムゲート・逆スタガ型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程での、トランジスタ断面図および酸化物半導体の電気的伝導率が増大する領域を模式的に示す図である。
【図５】ボトムゲート・逆スタガ型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程での、図４とは別の方法における、トランジスタ断面図および酸化物半導体の電気的伝導率が増大する領域を模式的に示す図である。
【図６】ボトムゲート・ボトムコンタクト型薄膜トランジスタの製造過程において、本発明の水分を含む雰囲気中でアニールする工程での、トランジスタ断面図および酸化物半導体の電気的伝導率が増大する領域を模式的に示す図である。
【図７】本発明の水分を含む雰囲気中でアニールを実施した際のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜の試料形状を示す模式図である。
【図８】本発明の水分を含む雰囲気中でアニールを実施した際のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜の抵抗率変化を示す図である。
【図９】図１に示す電界効果型トランジスタにおいて酸化物半導体全体の電気的伝導率を増大させる際の断面図である。（ａ）はトップゲート・スタガ型薄膜トランジスタ、（ｂ）はトップゲート・トップコンタクト型薄膜トランジスタ、（ｃ）はボトムゲート・逆スタガ型薄膜トランジスタ、（ｄ）はボトムゲート・ボトムコンタクト型薄膜トランジスタにおける本発明の水分を含む雰囲気でのアニール工程実施の際の断面図を示す。
【図１０】本発明に係る表示装置の一例の断面図である。
【図１１】本発明に係る表示装置の他の例の断面図である。
【図１２】有機ＥＬ素子と薄膜トランジスタを含む画素を二次元状に配列した表示装置の構成を示す図である。
【符号の説明】
【０１０７】
１０  基板
１１  ソース電極
１２  ドレイン電極
１３  酸化物半導体層
１４  ゲート絶縁層
１５  ゲート電極
１６  層間絶縁層
１７  保護層
１７’  水蒸気透過性の低い材料
１７’’  酸化物半導体層と接する材料
１８  チャネルカバー
１９  電気伝導度が増大した酸化物半導体層領域
１１１  基体
１１２  酸化物膜（チャネル層）
１１３  ソース電極
１１４  ドレイン電極
１１５  ゲート絶縁層
１１６  ゲート電極
１１７  層間絶縁層
１１８  電極
１１９  発光層
１２０  電極
１２１  高抵抗膜
１２２  高抵抗膜
１２３  電気泳動型粒子セル
２０１  トランジスタ
２０２  トランジスタ
２０３  コンデンサ
２０４  有機ＥＬ層
２０５  走査電極線
２０６  信号電極線
２０７  共通電極線
【図１】
0005354999.tif 000002
【図２】
0005354999.tif 000003
【図３】
0005354999.tif 000004
【図４】
0005354999.tif 000005
【図５】
0005354999.tif 000006
【図６】
0005354999.tif 000007
【図７】
0005354999.tif 000008
【図８】
0005354999.tif 000009
【図９】
0005354999.tif 000010
【図１０】
0005354999.tif 000011
【図１１】
0005354999.tif 000012
【図１２】
0005354999.tif 000013