(57)【特許請求の範囲】
【請求項１】
複数のスキャンラインと複数のデータラインを有し、コレステリック相を形成するドットマトリクス型表示素子の駆動方法であって、
前記表示素子は、それぞれ２つ以上のスキャンラインで構成される複数のサブ表示ライングループを備え、
前記サブ表示ライングループ内の表示ラインを連続してスキャンして、第１の極性の書き込みを行う第１フェーズと、
前記サブ表示ライングループ内の表示ラインを連続してスキャンして、前記第１の極性と逆極性の第２の極性の書き込みを行う第２フェーズと、を連続して実行することを特徴とするドットマトリクス型表示素子の駆動方法。
【請求項２】
前記第１および第２フェーズの実行時間は、約３３ｍｓ以下であることを特徴とする請求項１に記載のドットマトリクス型表示素子の駆動方法。
【請求項３】
前記サブ表示ライングループでの前記第１および第２フェーズの実行順は、直前に書き込みが実行された前記サブ表示ライングループで前記第１および第２フェーズの実行順と逆であることを特徴とする請求項１または２に記載のドットマトリクス型表示素子の駆動方法。
【請求項４】
前記表示素子が初期階調を表示するように初期化する第１ステップと、
電圧パルスを印加して前記初期階調を変化させる第２ステップと、を備え、
前記第１および第２フェーズは、前記第２ステップで実行されることを特徴とする請求項１から３のいずれか１項に記載のドットマトリクス型表示素子の駆動方法。
【請求項５】
複数のスキャンラインと複数のデータラインを有し、コレステリック相を形成するドットマトリクス型表示素子と、前記表示素子を駆動する駆動回路と、を備え、
前記表示素子は、それぞれ２つ以上のスキャンラインで構成される複数のサブ表示ライングループを備え、
前記駆動回路は、
前記サブ表示ライングループ内の表示ラインを連続してスキャンして、第１の極性の書き込みを行う第１フェーズ処理と、
前記サブ表示ライングループ内の表示ラインを連続してスキャンして、前記第１の極性と逆極性の第２の極性の書込みを行う第２フェーズ処理と、を連続して行う、ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドットマトリクス型表示素子の駆動方法および表示装置に関し、特にコレステリック液晶のような高い分極性を有する表示材料を使用し、書込み時間が長いドットマトリクス型表示素子の駆動方法および表示装置に関する。
【背景技術】
【０００２】
液晶表示素子のようなドットマトリクス型表示素子が、テレビ受像機やコンピュータシステムのモニタとして広く使用されている。ドットマトリクス型表示素子は、平行に配列された複数のスキャンラインと、スキャンラインと垂直に交差するように配置された複数のデータラインとを有し、複数のスキャンラインと複数のデータラインの交差部に画素が形成される。表示する画像の書込みは、スキャンラインに順次スキャンパルスを印加し、スキャンパルスの印加に同期して複数のデータラインに１ライン分のデータを出力することにより行われる。
【０００３】
ドットマトリクス型表示素子には、ＰＤＰ、ＥＬ、液晶方式など各種の方式があるが、近年は液晶方式が広く使用されている。液晶方式は、一方極性の電圧のみを印加するとイオン成分などが分極して表示品位や信頼性が低下する問題がある。この問題を解決するため、３０〜６０フレーム／秒で書換えを行う液晶表示装置では、フレームごとに書込み電圧の極性を変化させてイオン成分などの分極を防止している。
【０００４】
近年、各企業および大学などにおいて、電子ペーパーの開発が盛んに進められている。電子ペーパーの利用が期待されている応用分野として、電子書籍を筆頭に、モバイル端末機器のサブディスプレイやＩＣカードの表示部など、多様な応用形態が提案されている。電子ペーパーの有力な方式の１つに、コレステリック液晶がある。コレステリック液晶は、半永久的な表示保持（メモリ性）や鮮やかなカラー表示、高コントラスト、高解像度といった優れた特徴を有している。
【０００５】
コレステリック液晶を使用した表示素子は、書込み方法が通常の液晶表示素子とは大きく異なるが、コレステリック液晶にも分極による不具合がある。以下、コレステリック液晶の表示素子を例として説明するが、本出願は正負のパルスを印加して分極による不具合を解決する構成であれば適用可能であり、コレステリック液晶の表示素子に限定されるものではない。
【０００６】
コレステリック液晶は、カイラルネマティック液晶とも称されることがあり、ネマティック液晶にキラル性の添加剤（カイラル材）を比較的多く（数十％）添加することにより、ネマティック液晶の分子がらせん状のコレステリック相を形成する液晶である。
【０００７】
図１は、コレステリック液晶の状態を説明する図である。図１の（Ａ）および（Ｂ）に示すように、コレステリック液晶を利用した表示素子１０は、上側基板１１と、コレステリック液晶層１２と、下側基板１３と、有する。コレステリック液晶には、図１の（Ａ）に示すように入射光を反射するプレーナ状態と、図１の（Ｂ）に示すように入射光を透過するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。
【０００８】
プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率ｎ、らせんピッチｐから次の式で表される。
【０００９】
λ＝ｎ・ｐ
一方、反射帯域Δλは、液晶の屈折率異方性Δｎにより大きく異なる。
【００１０】
プレーナ状態の時には、入射光が反射するので「明」状態、すなわち白を表示することができる。一方、フォーカルコニック状態の時には、下側基板１３の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。
【００１１】
次に、コレステリック液晶を利用した表示素子の駆動方法を説明する。
【００１２】
図２は、一般的なコレステリック液晶の電圧−反射特性の一例を示している。横軸は、コレステリック液晶を挟む電極間に所定のパルス周期で印加されるパルス電圧の電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図２に示す実線の曲線Ｐは、初期状態がプレーナ状態のコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態のコレステリック液晶の電圧−反射率特性を示す。
【００１３】
図２において、電極間に所定の高電圧ＶＰ１００（例えば±３６Ｖ）を印加して、コレステリック液晶中に相対的に強い電界を発生させると、液晶分子のらせん構造は完全にほどけて、すべての分子が電界の方向に従うホメオトロピック状態になる。次に、液晶分子がホメオトロピック状態の時に、印加電圧をＶＰ１００から所定の低電圧（例えば、ＶＦ０＝±４Ｖ）に急激に低下させて、液晶中の電界を急激にほぼゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。
【００１４】
一方、電極間に所定の低電圧ＶＦ１００ｂ（例えば、±２４Ｖ）を印加し、コレステリック液晶中の相対的に弱い電界を発生させると、液晶分子のらせん構造が完全には解けない状態になる。この状態において、印加電圧をＶＦ１００ｂから低電圧ＶＦ０に急激に低下させて、液晶中の電界を急激にほぼゼロにするか、あるいは強い電界を印加し緩やかに電界を除去した場合は、液晶分子のらせん軸が電極に平行になり、入射光を透過するフォーカルコニック状態になる。
【００１５】
また、中間的な強さの電界を印加し、急激に電界を除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。
【００１６】
ここで、図２に示す曲線Ｐにおいて、破線枠Ａ内では、印加する電圧パルスの電圧値を高くするに従ってフォーカルコニック状態の割合を増加させてコレステリック液晶の反射率を低下させることができる。また、図２に示す曲線ＰおよびＦＣにおいて、破線枠Ｂ内では、印加する電圧値を低くするに従って増加させてコレステリック液晶の反射率を低下させることができる。
【００１７】
中間調を表示するためには、Ａ領域またはＢ領域を利用する。Ａ領域を利用する場合には、画素を初期化してプレーナ状態にした後に、ＶＦ０とＶＦ１００ａの間の電圧パルスを印加して一部をフォーカルコニック状態にする。また、Ｂ領域を利用する場合には、画素を初期化してフォーカルコニック状態にした後に、ＶＦ１００ｂとＶＰ０の間の電圧パルスを印加して一部をプレーナ状態にする。
【００１８】
以上説明した電圧応答特性に基づく駆動方法の原理を、図３および図４を参照して説明する。図３の（Ａ）、図４の（Ａ）および（Ｃ）は電圧パルスの波形を示す。図３の（Ｂ）、図４の（Ｂ）および（Ｄ）は、図３の（Ａ）、図４の（Ａ）および（Ｃ）の電圧パルスをそれぞれ印加した時のパルス応答特性を示す。図３の（Ａ）は、電圧値が±３６Ｖで、パルス周期が数十ｍｓの電圧パルスを示す。図４の（Ａ）は、オン（ＯＮ）時の電圧値が±２０Ｖで、オフ（ＯＦＦ）時の電圧値が±１０Ｖで、パルス周期が２ｍｓの電圧パルスを示す。図４の（Ｃ）は、オン（ＯＮ）時の電圧値が±２０Ｖで、オフ（ＯＦＦ）時の電圧値が±１０Ｖで、パルス周期が１ｍｓの電圧パルスを示す。図３の（Ｂ）、図４の（Ｂ）および（Ｄ）において、横軸は電圧（Ｖ）を表し、縦軸は反射率（％）を表す。図３の（Ｂ）の電圧−反射率特性は、図２の曲線ＰおよびＦＣを模式化して示し、図４の（Ｂ）および（Ｄ）の電圧−反射率特性は、図２の曲線Ｐのみを模式化して示す。ここで使用する電圧パルスは、液晶の駆動パルスとしてよく知られているように、分極による表示品位や信頼性の劣化を防止するために、正極性と負極性のパルスを組み合わせている。
【００１９】
図３の（Ａ）および（Ｂ）に示すように、パルス周期が大きい場合には、初期状態がプレーナ状態だと、電圧をある範囲に上げると、フォーカルコニック状態となり、さらに電圧を上げると、再度プレーナ状態となる。初期状態がフォーカルコニック状態だと、パルス電圧を上げるにつれて次第にプレーナ状態になる。
【００２０】
パルス周期が大きい場合に、初期状態がプレーナ状態とフォーカルコニック状態のいずれでも必ずプレーナ状態になるパルス電圧は、図３の（Ｂ）では±３６Ｖである。また、この中間のパルス電圧では、プレーナ状態とフォーカルコニック状態が混在した状態になり、中間調が得られる。
【００２１】
一方、図４の（Ａ）および（Ｂ）に示すように、パルス周期が２ｍｓの場合には、初期状態がプレーナ状態では、パルス電圧が±１０Ｖでは反射率変化しないが、それ以上大きな電圧なるとプレーナ状態とフォーカルコニック状態が混在した状態になり、反射率が低下する。反射率の低下量は電圧が大きくなるに従って大きくなるが、±３６Ｖよりさらに大きな電圧なると反射率の低下量は一定となる。これは、初期状態がプレーナ状態とフォーカルコニック状態が混在した状態でも同じである。従って、初期状態がプレーナ状態である場合に、パルス周期が２ｍｓでパルス電圧が±２０Ｖの電圧パルスを１回印加すると、反射率はある程度低下する。このようにしてプレーナ状態とフォーカルコニック状態が混在した状態で反射率が少し低下した状態で、パルス周期が２ｍｓでパルス電圧が±２０Ｖの電圧パルスをさらに印加すると、反射率はさらに低下する。これを繰り返すと、反射率は所定値まで低下する。
【００２２】
図４の（Ｃ）および（Ｄ）に示すように、パルス周期が１ｍｓの場合には、パルス周期が２ｍｓの場合と同様に、電圧パルスを印加することにより反射率が低下するが、反射率の低下具合はパルス周期が２ｍｓの場合と比べて小さい。
【００２３】
以上のことから、数十ｍｓのパルス周期で３６Ｖのパルスを印加すればプレーナ状態になり、２ｍｓ程度のパルス周期で十数Ｖから２０Ｖ程度のパルスを印加すればプレーナ状態からプレーナ状態とフォーカルコニック状態が混在した状態になって反射率が低下し、反射率の低下量は、パルスの累積時間に関係すると考えられる。
【００２４】
そこで、コレステリック液晶の表示素子では、第１ステップにおいて書き換える画素にパルス周期が数十ｍｓの±３６Ｖの初期化パルスを印加してプレーナ状態にし、次の第２ステップでは、中間調にする画素に狭いパルス周期が約±２０．０Ｖの階調パルスを印加し、その累積印加時間を中間調のレベルに応じた値にする。言い換えれば、この表示方法は、図２の領域Ａを利用して中間調レベルを表示する。
【００２５】
表示素子では、表示材料層の一方の面に互いに平行な複数のスキャン電極を設け、表示材料層の他方の面に前記複数のスキャン電極と交差する互いに平行な複数のデータ電極を設け、スキャン電極とデータ電極の交差部分に画素が形成される。ここでは、スキャン電極をスキャンライン、データ電極をデータラインと称する。表示素子では、コモンドライバがスキャンラインにスキャンパルスを印加し、セグメントドライバがデータラインにデータパルスを印加する。ドライバは、２値出力の汎用ＳＴＮドライバを使用することが、コストの点からも好ましい。
【００２６】
ここでは，全画素を書込む場合について説明する。
第１ステップでは、全スキャンラインと全データラインに同時にパルスが印加される。第２ステップでは、画素ごとに階調レベルを設定するため、１本のスキャンラインにスキャンパルスを印加している時に、全データラインにデータパルスを印加することにより、１スキャンライン内の画素への電圧パルスの印加が行われる。以下、スキャンパルスを印加するスキャンラインを順次シフトしながら全スキャンラインの画素への電圧パルスの印加が終了する。
【００２７】
第２ステップでは、１本のスキャンラインにスキャンパルスに対応する選択スキャン電圧が印加される間、他のスキャンラインには非選択スキャン電圧が印加される。また、階調書込みを行う画素のデータラインにはデータパルスに対応する選択データ電圧が印加され、階調書込みを行わない画素のデータラインには非選択データ電圧が印加される。従って、選択スキャン電圧と選択データ電圧が印加された画素、非選択スキャン電圧と選択データ電圧が印加された画素、非選択スキャン電圧と選択データ電圧が印加された画素、および非選択スキャン電圧と非選択データ電圧が印加された画素が存在することになる。選択スキャン電圧と選択データ電圧が印加された画素のみで反射率（階調）が低下し、他の３種類の画素では反射率（階調）が低下しないように、選択スキャン電圧、非選択スキャン電圧、選択データ電圧および非選択データ電圧を設定する必要がある。
【００２８】
コレステリック液晶を利用した表示装置では、プレーナ状態から中間調レベルに変化させるために印加する階調パルスとしてセグメントドライバおよびコモンドライバは、例えば図５の（Ａ）に示すようなパルスを出力する。このようなパルスを印加することにより、画素には図５の（Ｂ）に示すような電圧が印加される。なお、正極フェーズと負極フェーズを有するのは、前述の分極による不具合を防止するためである。
【００２９】
セグメントドライバには、Ｖ０として２０Ｖが、Ｖ２１ＳおよびＶ３４Ｓとして１０Ｖが、供給され、ベース電圧は１０Ｖで、正極フェーズ（ＦＲ＝１）ではＶ０のパルスが、負極フェーズ（ＦＲ＝０）では０Ｖのパルスが、出力される。
【００３０】
コモンライバには、Ｖ０として２０Ｖが、Ｖ２１Ｃとして１５Ｖが、Ｖ３４１Ｃとして５Ｖが、供給され、正極フェーズ（ＦＲ＝１）では、ベース電圧は１５Ｖで０Ｖのパルスが、負極フェーズ（ＦＲ＝０）では、ベース電圧は５Ｖで２０Ｖのパルスが、出力される。
【００３１】
図５の（Ａ）のようなパルスが印加されることにより、スキャンラインが選択状態（コモンがオン）で、データラインも選択状態（セグメントがオン）では、正極フェーズ（ＦＲ＝１）においては２０Ｖが、負極フェーズ（ＦＲ＝０）では−２０Ｖが印加される。スキャンラインが選択状態（コモンがオン）で、データラインが非選択状態（セグメントがオフ）では、正極フェーズ（ＦＲ＝１）においては１０Ｖが、負極フェーズ（ＦＲ＝０）では−１０Ｖが印加される。スキャンラインが非選択状態（コモンがオフ）で、データラインが選択状態（セグメントがオン）では、正極フェーズ（ＦＲ＝１）においては５Ｖが、負極フェーズ（ＦＲ＝０）では−５Ｖが印加される。スキャンラインが非選択状態（コモンがオフ）で、データラインが非選択状態（セグメントがオフ）では、正極フェーズ（ＦＲ＝１）においては−５Ｖが、負極フェーズ（ＦＲ＝０）では５Ｖが印加される。
【００３２】
従って、選択状態のスキャンラインの各画素に印加される電圧パルスの波形は図６の（Ａ）に示すようになり、非選択状態のスキャンラインの各画素に印加される電圧パルスの波形は図６の（Ｂ）に示すようになり、どちらの場合も、選択状態のデータラインの波形を実線で、非選択状態のデータラインの波形を点線で示す。図４の（Ｂ）に示すように、パルス周期が２ｍｓの電圧パルスの場合、電圧が±２０Ｖでは液晶の状態、すなわち反射率が変化するが、電圧が±１０Ｖでは反射率は変化しないので、上記のような波形であれば、スキャンラインとデータラインの両方がＯＮの場合に、階調パルスによる書き込みが行われ、それ以外の場合には書き込みは行われないことになる。実際にはクロストークの問題があるが、本発明には直接関係しないので、説明は省略する。
【００３３】
上記のように、表示装置において実際に印加される電圧パルスは図６に示すような波形であるが、以下の記載では説明を簡単にするために、０Ｖを中心にして対称な正負のパルスで表す場合がある。また、ＯＦＦパルスの電圧は、書き込みが行われないようなレベルに設定されるものとし、パルスの電圧は、ＯＮパルスの電圧を指すものとする。
【００３４】
コレステリック液晶による多階調表示方法については各種の駆動方法が提案されている。コレステリック液晶の多階調表示の駆動方法は、ダイナミック駆動とコンベンショナル駆動の２つの方法に分けられる。
【００３５】
特許文献１は、ダイナミック駆動法を記載している。しかし、ダイナミック駆動法は、駆動波形が複雑なため、複雑な制御回路およびドライバＩＣを必要とし、パネルの透明電極も低抵抗ものが必要であるため、製造コストが高くなるという問題がある。また、ダイナミック駆動法は、消費電力も大きいという問題がある。
【００３６】
非特許文献１は、コンベンショナル駆動法を記載している。非特許文献１は、液晶特有の累積時間を利用し、短いパルスを印加する回数を調整することで、徐々にプレーナ状態からフォーカルコニック状態へ、あるいはフォーカルコニックからプレーナ状態へ準動画レートの比較的高速で駆動する方法を記載している。
【００３７】
コンベンショナル駆動法で累積時間を利用して階調を設定する場合、短いパルスの印加回数を調整する方法と、パルス周期を異ならせる方法がある。パルス周期を異ならせる方法の方が、短いパルスの印加回数を調整するよりも、消費電力を抑制する上では有利である。さらに、パルスの印加回数とパルス周期の両方でパルス印加の累積時間を変える方法もある。図７はそのような方法における電圧パルスの例を示す図であり、電圧パルスとそれを印加することにより変化する階調状態を示す。
【００３８】
図７の（Ａ）は、第１ステップで使用する初期化パルスであり、パルス電圧が±３６Ｖで、比較的大きなパルス周期を有する。このパルスを印加することにより、画素の液晶はプレーナ状態になり、最大の階調状態になる。図７の（Ｂ）から（Ｄ）は、第２ステップで使用する第１から第３階調パルスであり、それぞれパルス電圧は±２０Ｖであるが、第１から第３階調パルスの順にパルス周期が狭くなる。図７の（Ｂ）から（Ｄ）のパルスを印加すると、画素内で液晶は一部がプレーナ状態からフォーカルコニック状態に変化して階調が低下し、階調の低下具合は、（Ｂ）から（Ｄ）になるに従って小さくなる。言い換えれば、（Ｂ）から（Ｄ）のパルスを印加すると、相対的に低階調、中程度の階調、高階調になる。ここでは、（Ｂ）を低階調パルス、（Ｃ）を中階調パルス、（Ｄ）を高階調パルスと称する。これでは（Ｂ）から（Ｄ）のパルスのいずれかを印加するか，またはいずれも印加しないというだけでは，４階調を表現できるだけであるが、図７に示す３種類のパルスを組み合わせることも可能である。例えば、周期Ｔをｎ個合わせて１ライン周期ｎＴとし、各周期Ｔにおけるパルス周期を選択することにより、多数の階調を表現することが可能である。また、階調パルスの印加を複数のフレームで行い、各フレームで（Ｂ）から（Ｄ）のパルスのいずれかを印加するか，またはいずれも印加しないという選択を行うことにより、多数の階調を表現することが可能である。
【００３９】
以上説明したように、コレステリック液晶の表示素子の表示方法は、ツイストネマティック液晶などを使用する通常の液晶表示素子とは大きく異なり、それに応じて駆動方法も大きく異なる。
【００４０】
コレステリック液晶の表示素子も分極による不具合を有しており、そこで、上記のように各パルスは正極フェーズと負極フェーズを有するように構成し、正負のパルスを連続して印加することにより、分極による不具合の問題を回避している。
【００４１】
【特許文献１】特開２００１−２２８４５９号公報
【特許文献２】特開２００５−０２４７７４号公報
【非特許文献１】Y.-M. Zhu, D-K. Yang, Cumulative Drive Schemes for Bistable Reflective Cohlesteric LCDs, SID 98 DIGEST, pp798-801, 1998
【発明の開示】
【発明が解決しようとする課題】
【００４２】
上記のように、コンベンショナル駆動を採用することにより、書換え時の消費電力が小さくなり、ドライバ回路を汎用のＳＴＮドライバで構成できるので、低コスト化が図れるという利点があるが、電子機器では省電力が求められる。特に、電子ペーパーでは、大きな電源を搭載することが不適切であり、非接触で給電するワイヤレス給電機構を電子ペーパーに設けて表示を行う場合には、省電力が強く求められる。
【００４３】
特許文献２は、コレステリック液晶の表示素子のコンベンショナル駆動法において、図８に示すように、スキャンラインに印加する電圧の極性を、１番目のスキャンラインでは、正、負の順に切り換え、２番目のスキャンラインでは、負、正の順に切り換える、という具合に、スキャンラインごとに電圧の極性の印加順を反転させることを、記載している。これにより、コモンドライバが非選択ラインに出力するパルス信号周期は１／２になるので、消費電力が低減できる。スキャンドライバの非選択ラインへの出力は、図５の（Ａ）に示すように、１５Ｖと５Ｖの間で変化する。スキャンラインのうち、選択ラインは１本だけであり、残りは非選択ラインであるから、パッシブ駆動の場合のスキャンドライバの消費電力は、非選択ラインに出力するパルス信号に起因する部分が大部分である。また、セグメントドライバの出力するパルス信号についても、直前のデータを維持するラインについてはパルス信号が変化しないので、その分消費電力が低減できる。
【００４４】
しかし、表示素子、特に電子ペーパーに使用する表示素子では、より一層の省電力が求められている。
【００４５】
本発明は、このような問題を解決して、表示材料の分極による不具合を回避しながら、表示素子の消費電力を低減することを目的とする。
【課題を解決するための手段】
【００４６】
ここに開示するドットマトリクス型表示素子の駆動方法および表示装置は、上記目的を実現するため、スキャンラインを、それぞれ２つ以上のスキャンラインで形成される複数のサブ表示ライングループに分割する。そして、サブ表示ライングループ内の表示ラインを連続してスキャンして第１の極性の書き込みを行い、続いてサブ表示ライングループ内の表示ラインを連続してスキャンして第１の極性と逆極性の第２の極性の書き込みを行う。
【００４７】
図９は、開示するドットマトリクス型表示素子の駆動方法の概要を説明する図であり、（Ａ）が開示の方法を、（Ｂ）が比較のための従来例の方法を示す。
【００４８】
図９の（Ａ）は、ｍ＝８の場合の例を示す。コモンドライバは、図９の（Ａ）に示すように、１番目の第１フェーズ＋Ｐ１において、０番目から７番目の８本のスキャンラインに対して、正極フェーズのスキャンパルスを連続して印加する。セグメントドライバは、各スキャンパルスの印加に同期して正極フェーズのデータパルスをすべてのデータラインに出力する。正極フェーズのスキャンパルスを７番目のスキャンラインまで印加した後、１番目の第２フェーズ−Ｐ１において、０番目のラインから７番目の８本のスキャンラインに対して、負極フェーズのスキャンパルスを連続して印加する。セグメントドライバは、各スキャンパルスの印加に同期して負極フェーズのデータパルスをすべてのデータラインに出力する。
【００４９】
負極フェーズのスキャンパルスを７番目のスキャンラインまで印加した後、８番目から１５番目の８本のスキャンラインに対して、上記と同様に、２番目の第１フェーズ＋Ｐ２および２番目の第２フェーズ−Ｐ２の書込み動作を行い、以下この動作を最終ラインまで繰り返して、１フレームの描画（書込み）が終了する。
【００５０】
従来例では、図９の（Ｂ）に示すように、各スキャンラインに、正極フェーズと負極フェーズの正負のパルスを連続して印加していた。
【００５１】
図１０は、開示の駆動方法において、表示ラインにおける選択（オン）画素に印加されるパルスの変化を示すタイムチャートである。ここでは、ｍ本の表示ラインを１サブ表示ライングループとしている。＋Ｐ１では、１番目のサブ表示ライングループの０番目からｍ−１番目の表示ラインの書込み（オン）画素に対して正の書込みパルスを印加する。−Ｐ１では、１番目のサブ表示ライングループの０番目からｍ−１番目の表示ラインの書込み（オン）画素に対して負の書込みパルスを印加する。以下同様の動作を最終のサブ表示ライングループの最終ラインまで行い、１フレームの書込みが終了する。
【００５２】
図１１の（Ａ）は、開示の駆動方法でｍ＝８の場合の、８本の非選択スキャンラインに対するコモンドライバの出力波形を示す図であり、図１１の（Ｂ）は従来例でのコモンドライバの出力波形を示す図である。図示のように、非選択スキャンラインに対するコモンドライバの出力は、開示の駆動方法では、従来例に比べて１／８になっており、消費電力が低減できる。
【００５３】
上記のように、スキャンドライバの消費電力は、非選択ラインに出力するパルス信号に起因する部分が大部分である。サブ表示ライングループ内の表示ライン数をｍとした場合、コモンドライバが非選択ラインに出力するパルス信号周期は１／ｍになるので、消費電力が大幅に低減できる。また、セグメントドライバの出力するパルス信号についても、直前のデータを維持するラインについてはパルス信号が変化しないので、その分消費電力が低減できる。例えば、あるデータラインについて、同じ画素値がｍライン以上続くならば、その部分については、消費電力が約１／ｍになる。
【００５４】
通常の画像は、空間周波数が低周波に偏る上、同じ画素値が続く確率が非常に高い。そのため、シミュレーションした結果によれば、消費電力は、約１／ｍになることが分かった。
【００５５】
開示の技術は、非選択ラインに印加する信号も変化するパッシブ駆動を使用する場合に有効である。
【００５６】
ドットマトリクス型表示素子は、駆動信号の極性を反転する駆動方法で駆動するものが対象であり、例えば、液晶表示素子である。液晶表示素子の中でも、電子ペーパーに使用されるコレステリック相を形成する素子は、ビデオディスプレイとして使用されるＳＴＮ液晶などに比べて応答時間が長いため、初期化したプレーナ状態から書込みパルスを印加して階調レベルを書き込むのに要する時間が長い。そのため、１フレームの書込みに数秒以上を要する。図１０に示すように、各スキャンラインにおいては、正の電圧パルスが印加されてから負の電圧パルスが印加されるまで、１サブ表示ライングループのすべてのラインをスキャンするのに要する時間だけ経過する。この時間が短ければ分極による不具合は生じないが、上記のように１フレームの書込みに数秒以上を要する場合には、フレームごとに極性を切り換えて書込むのでは、分極による不具合が生じる。
【００５７】
正の電圧パルスが印加されてから負の電圧パルスが印加されるまでの時間は、１サブ表示ライングループのライン数により決定される。従って、１サブ表示ライングループのライン数は、分極による不具合を考慮して決定する必要があるが、他にも次のようなことを考慮して決定することが望ましい。
【００５８】
１サブ表示ライングループのライン数が多い方が消費電力の低減効果が大きい。しかし、１サブ表示ライングループのライン数が多いと次のような問題を生じる。
【００５９】
（１）スキャン中のラインが上下するので、描画がぎこちなく見える。
【００６０】
（２）駆動信号が低周波パルスになるため、信頼性が低下するリスクがある。
【００６１】
（３）液晶パネル内に不純物や液晶自体に起因するイオン成分がある場合、そのイオン成分が分極し、駆動時の場合の負荷が増加する。言い換えれば駆動容量が増加するので、ドライバの負荷が大きくなり、駆動波形が乱れるという問題が生じる。駆動波形が乱れるとＤＣ成分が発生し、表示品位や信頼性にも影響する。この影響は、例えば、グループ間、特にグループが隣接する部分（第７番目と第８番目のライン）間に濃度差を生じさせるなどの現象を発生し、画像を劣化させる。そのため、１サブ表示ライングループのライン数は、上記のことを考慮して決定する必要がある。例えば、１サブ表示ライングループの第１および第２ステップの実行時間が、表示素子の駆動容量の増加が相対的に小さい限界駆動周波数に対応した所定値以下であるように決定される。
【００６２】
具体的には、第１および第２ステップの実行時間が約３３ｍｓ以下，つまり３０Ｈｚ以上に相当するようにすれば、スキャンが往復することによる見た目の不快さを感じることがなく、濃度差の問題も回避できる。
【００６３】
隣接するサブ表示ライングループでの第１および第２フェーズの実行順を逆にして、あるサブ表示ライングループで第１フェーズ、第２フェーズの順で書込みパルスを印加した後、次のサブ表示ライングループでは、第２フェーズ、第１フェーズの順で書込みパルスを印加し、次には第１フェーズ、第２フェーズの順で書込みパルスを印加するという具合にすれば、さらに消費電力を低減できる。
【００６４】
上記のように、コレステリック液晶の表示素子の場合には、表示素子が初期階調を表示するように初期化する第１ステップと、電圧パルスを印加して前記初期階調を変化させる第２ステップと、を有する駆動方法が使用されるが、第１および第２フェーズは第２ステップで実行される。
【００６５】
駆動回路は、２値出力の汎用ＳＴＮドライバで構成することができる。
【００６６】
開示の技術は、異なる反射色を呈する複数のコレステリック液晶パネルの積層構造を有するカラー表示素子にも適用できる。その場合、サブ表示ライングループを構成するスキャンラインの本数は、すべてのコレステリック液晶パネルで同一でも、パネルごとに異なってもよい。パネルごとに異なる場合は、パネルの液晶層の誘電率が相対的に大きいパネルほど、サブ表示ライングループを構成するスキャンラインの本数が多いことが望ましい。
【００６７】
さらに、用途や状況に応じて、開示の技術を適用するかどうかを設定することも可能である。例えば、濃度差が目立ちやすい表示素子の場合は、濃度差を許容する省電力モードと、均一な画像を表示する通常モードを設け、省電力モードでは開示の駆動方法を行い、通常モードでは図６および図７に示した従来の駆動方法を使用する。省電力モードと通常モードは、ユーザが選択可能にしても、電源状況に応じて選択されるようにしてもよい。これは、特に非接触で電源を供給する電源供給機構を使用する場合などに有効である。
【発明の効果】
【００６８】
本出願によれば、分極による不具合の関係で正負のパルスを印加する必要があるパッシブ型の表示素子で、分極による不具合を発生させずに、消費電力を大幅に低減できる。
【発明を実施するための最良の形態】
【００６９】
以下、コレステリック液晶の表示装置を例として実施形態を説明する。しかし、開示の技術はこれに限定されるものではなく、分極による不具合の都合で正負のパルスを印加する必要があるパッシブ型の表示素子であれば適用可能である。
【００７０】
図１２は、実施形態で使用する表示素子１０の構成を示す図である。図１２に示すように、この表示素子１０は、見る側から順番に、青（ブルー）用パネル１０Ｂ、緑（グリーン）用パネル１０Ｇ、および赤（レッド）用パネル１０Ｒの３枚のパネルが積層されており、レッド用パネル１０Ｒの下側には光吸収層１７が設けられている。パネル１０Ｂ、１０Ｇおよび１０Ｒは、同じ構成を有するが、パネル１０Ｂは反射の中心波長が青色（約４８０ｎｍ）、パネル１０Ｇは反射の中心波長が緑色（約５５０ｎｍ）、パネル１０Ｒは反射の中心波長が赤色（約６３０ｎｍ）になるように、液晶材料およびカイラル材が選択され、カイラル材の含有率が決定されている。パネル１０Ｂ、１０Ｇおよび１０Ｒは、青層用制御回路１８Ｂ、緑層用制御回路１８Ｇおよび赤層用制御回路１８Ｒで、それぞれ駆動される。
【００７１】
図１３は、図１２の表示素子１０を構成する３枚のパネル１０Ｂ、１０Ｇ、１０Ｒのうちの１枚のパネル１０Ａの基本構成を示す図である。３枚のパネル１０Ｂ、１０Ｇ、１０Ｒは、反射波長以外はほぼ共通の構成を有する。実施形態で使用するパネルについて、図１３を参照して説明する。
【００７２】
図１３に示すように、表示素子１０Ａは、上側基板１１と、上側基板１１の表面に設けられた上側電極層１４と、下側基板１３の表面に設けられた下側電極層１５と、シール材１６と、を有する。上側基板１１と下側基板１３は、電極が対向するように配置され、間に液晶材料を封入した後シール材１６で封止される。なお、液晶層１２内にスペーサが配置されるが図示は省略している。上側電極層１４と下側電極層１５の電極には、駆動回路１８から電圧パルス信号が印加され、それにより液晶層１２に電圧が印加される。液晶層１２に電圧を印加して、液晶層１２の液晶分子をプレーナ状態またはフォーカルコニック状態にして表示を行う。
【００７３】
上側基板１１と下側基板１３は、いずれも透光性を有しているが、パネル１０Ｒの下側基板１３は不透光性でもよい。透光性を有する基板としては、ガラス基板があるが、ガラス基板以外にも、ＰＥＴ（ポリエチレンテレフタレート）やＰＣ（ポリカーボネート）などのフィルム基板を使用してもよい。
【００７４】
上側電極層１４と下側電極層１５の電極の材料としては、例えば、インジウム錫酸化物(ITO: Indium Tin Oxide)が代表的であるが、その他インジウム亜鉛酸化物(IZO: Indium Zic Oxide)などの透明導電膜を使用することが可能である。
【００７５】
上側電極層１４の透明電極は、上側基板１１上に互いに平行な複数の帯状の上側透明電極として形成され、下側電極層１５の透明電極は、下側基板１３上に互いに平行な複数の帯状の下側透明電極として形成されている。そして、上側基板１１と下側基板１３は、基板に垂直な方向から見た時に、上側電極と下側電極が交差するように配置され、交差部分に画素が形成される。電極上には絶縁性のある薄膜が形成される。この薄膜が厚いと駆動電圧を高くする必要があり、汎用ＳＴＮドライバで駆動回路を構成するのが難しくなる。逆に、薄膜がないとリーク電流が流れるため、消費電力が増大するという問題を生じる。ここでは、薄膜は比誘電率が約５であり、液晶よりもかなり低いため、薄膜の厚さは約０．３μｍ以下とするのが適している。
【００７６】
なお、この絶縁性薄膜は、ＳｉＯ2の薄膜、あるいは配向安定化膜として知られているポリイミド樹脂、アクリル樹脂などの有機膜で実現できる。
【００７７】
上記のように、液晶層１２内にスペーサが配置され、上側基板１１と下側基板１３の間隔、すなわち液晶層１２の厚さを一定にする。スペーサは、一般に樹脂製または無機酸化物製の球体であるが、基板表面に熱可塑性の樹脂をコーティングした固着スペーサを使用することも可能である。このスペーサによって形成されるセルギャップは３．５μｍ〜６μｍの範囲が適正である。セルギャップがこの値より小さいと反射率が低下して暗い表示になり、逆のこの値より大きいと駆動電圧が上昇して汎用ドライバＩＣによる駆動が困難になる。
【００７８】
液晶層１２を形成する液晶組成物は、ネマティック液晶混合物にカイラル材を１０〜４０重量％（ｗｔ％）添加したコレステリック液晶である。ここで、カイラル材の添加量は、ネマティック液晶成分とカイラル材の合計量を１００ｗｔ％とした時の値である。
【００７９】
ネマティック液晶としては、従来から公知の各種のものを使用可能であるが、誘電率異方性（Δε）が１５〜３５の範囲の液晶材料であることが望ましい。誘電率異方性が１５以上であれば、駆動電圧が比較的低くなり、この範囲より大きいと駆動電圧自体は低下するが比抵抗が小さくなりやすく、特に高温時の消費電力が増大する。
【００８０】
また、屈折率異方性（Δｎ）は、０．１８〜０．２４であることが望ましい。屈折率異方性が、この範囲より小さいと、プレーナ状態の反射率が低くなり、この範囲より大きいと、フォーカルコニック状態での散乱反射が大きくなるのに加えて、粘度も高くなり、応答速度が低下する。
【００８１】
図１４は、実施形態の表示装置の全体構成を示す図である。表示素子１０は、Ａ４判ＸＧＡ仕様で、１０２４×７６８画素を有する。電源２１は、例えば３Ｖ〜５Ｖの電圧を出力する。昇圧部２２は、ＤＣ−ＤＣコンバータなどのレギュレータにより、電源２１からの入力電圧を３６Ｖ〜４０Ｖに昇圧する。この昇圧レギュレータは、専用ＩＣが広く使用されており、そのＩＣにはフィードバック電圧を設定することにより、昇圧電圧を調整する機能を有している。従って、抵抗による分圧などにより生成した複数の電圧を選択してフィードバック端子に供給するように構成することで、昇圧電圧を変化させることが可能である。
【００８２】
電圧切替部２３は、抵抗分割などにより各種の電圧を生成する。電圧切替部２３におけるリセット電圧と階調書込み電圧のスイッチングには、高耐圧のアナログスイッチを用いてもよいが、トランジスタによる単純なスイッチング回路を使用することも可能である。電圧安定部２４は、電圧切替部２３から供給される各種の電圧を安定化させるために、オペアンプのボルテージフォロア回路を使用することが望ましい。オペアンプは、容量性負荷に対して強い特性を有するものを使用するのが望ましい。なお、オペアンプに接続する抵抗を切り替えることにより増幅率を切り替える構成が広く知られており、この構成を使用すれば、電圧安定部２４から出力する電圧を容易に切り替えることが可能である。
【００８３】
原振クロック部２５は、動作の基本となる基本クロックを発生する。分周部２６は、基本クロックを分周して、後述する動作に必要な各種クロックを生成する。
【００８４】
制御回路２７は、基本クロック、各種クロックおよび画像データＤに基づいて制御信号を生成して、コモンドライバ２８およびセグメントドライバ２９に供給する。
【００８５】
コモンドライバ２８は７６８本のスキャンラインを駆動し、セグメントドライバ２９は１０２４本のデータラインを駆動する。ＲＧＢの各画素に与える画像データが異なるため、セグメントドライバ２９は各データラインを独立して駆動する。コモンドライバ２８は、ＲＧＢのラインを共通に駆動する。本実施形態では、ドライバＩＣは、汎用の２値出力のＳＴＮドライバを使用した。利用可能な汎用ＳＴＮドライバは、様々なものが使用可能である。
【００８６】
セグメントドライバ２９へ入力する画像データは、フルカラーの原画像を誤差拡散法によりＲＧＢ各１６階調の４０９６色のデータに変換した、４ビットのデータＤ０−Ｄ３である。この階調変換は、高い表示品質を得られる方法が好ましく、誤差拡散法のほかにブルーノイズマスク法などが使用できる。
【００８７】
次に、本実施形態における画像の書込み動作を説明する。
【００８８】
実施形態の駆動シーケンスは、初期階調を表示するように、画素内のコレステリック液晶を初期化する第１ステップＳ１と、初期階調を変化させる第２ステップＳ２と、を有し、第２ステップＳ２では、７個のサブ電圧パルスＳＢ１からＳＢ７を出力し、階調に応じて印加するサブ電圧パルスを選択し、サブ電圧パルスのエネルギー累積値に応じて階調を設定する。
【００８９】
図１５は、第２ステップＳ２における、各階調における７個のサブ電圧パルスＳＢ１からＳＢ７の選択を示す図である。最上段は階調を示し、２段目が第１ステップＳ１後の階調を示し、３段目から８段目が第２ステップＳ２におけるサブ電圧パルスＳＢ１からＳＢ７の選択と印加後の階調を示す。３段目から８段目では、ＯＮで示された場合に、そのサブ電圧パルスが印加されるように選択される。すべての階調に対して、第１ステップＳ１が行われ、階調１５の状態に初期化される。次の第２ステップＳ２では、例えば、階調１の画素に対しては、ＳＢ１−ＳＢ５、ＳＢ７が選択されて印加される。階調６に対しては、ＳＢ１−ＳＢ４、ＳＢ６が選択されて印加される。階調１４に対しては、ＳＢ３のみが選択されて印加される。
【００９０】
３段目から８段目の右側にはサブ電圧パルスＳＢ１からＳＢ７のパルス特性が示される。例えば、ＳＢ１は電圧±２０Ｖのパルス周期２．０ｍｓの電圧パルスである。ＳＢ３は電圧±２０Ｖのパルス周期０．５ｍｓの電圧パルスである。さらに、ＳＢ６は、電圧±２０Ｖのパルス周期１．５ｍｓの電圧パルスである。このように、サブ電圧パルスＳＢ１からＳＢ７は、電圧が±２０Ｖでパルス周期が異なる。
【００９１】
図１６は、第１ステップＳ１、すなわち全画素を初期化する時の、セグメントドライバ２９とコモンドライバ２８の出力電圧と、それによる液晶の印加電圧を示す図である。
【００９２】
ＳＢ１−ＳＢ７を印加する時の、セグメントドライバ２９とコモンドライバ２８の出力電圧と、それによる液晶の印加電圧は、図５に示される。
【００９３】
ドライバの出力電圧と液晶の印加電圧の関係については、図５で説明したので、ここでは説明を省略する。ドライバの出力電圧の変更は、電圧安定部２４からコモンドライバ２８およびセグメントドライバ２９に供給する電圧を切り替えることにより行う。
【００９４】
図１７は、第１ステップＳ１における全画素をプレーナ状態にする全面プレーナリセット処理による画面の変化を示す図である。
【００９５】
第１ステップＳ１を開始する前には、図１７の（Ａ）に示すように画像が表示されている。
【００９６】
第１ステップＳ１を開始時には、セグメントドライバ２９の出力電圧をすべてグランド（ＧＮＤ）レベルにした上で、コモンドライバ２８の全出力ラインを選択状態にする。出力電圧をすべてＧＮＤレベルにするのは、／ＤＳＰＯＦを低（Ｌ）にすればよい。
【００９７】
次に極性信号ＦＲを高（Ｈ）レベルにした上で、／ＤＳＰＯＦをＨレベルにすると、選択された全ラインに＋３６Ｖが印加され、図１７の（Ｂ）のように全画素がホメオトロピック状態になる。
【００９８】
次に、極性信号ＦＲを低（Ｈ）レベルにして全ラインに印加した電圧を＋３６Ｖから−３６Ｖに反転させる。
【００９９】
この場合の＋３６Ｖと−３６Ｖの印加時間は、表示素子の構成によって適正値が異なるが、本実施形態では、数十ｍｓのパルス周期とした。
【０１００】
最後に、／ＤＳＰＯＦをＬにして出力を０Ｖにすると、全画素はホメオトロピック状態から、図１７の（Ｃ）に示すプレーナ状態に切り替わる。このようにして全面プレーナリセット処理が終了する。／ＤＳＰＯＦを用いると、ドライバＩＣの短絡回路で強制的に放電するため、表示素子に充放電された放電時間を短くできる。プレーナ状態への遷移は、電圧パルスの急峻性が必要なので、この／ＤＳＰＯＦを用いた強制放電は、サイズが大きな表示素子の場合でも確実にプレーナ状態にリセットすることが可能である。
【０１０１】
第２ステップＳ２において、サブ電圧パルスＳＢ１−ＳＢ７は、フレームＦ１からＦ７でそれぞれ選択した画素に印加される。各フレームを開始する前には、電源安定部２４からコモンドライバ２８およびセグメントドライバ２９に、サブ電圧パルスを印加するための電圧が入力される。また、分周部２６は、フレームごとに、サブ電圧パルスの正極フェーズと負極フェーズに対応するタイミング信号を制御回路２７に出力する。
【０１０２】
図１８は、第２ステップＳ２における処理を示すフローチャートである。図示のように、ステップ１０１では、ＳＢ１を書き込むフレームＦ１を実行するが、そこではＳＢ１をグルーピングして印加する。同様に、ステップ１０２から１０７では、ＳＢ２からＳＢ７を書き込むフレームＦ２からＦ７を順に実行するが、そこではＳＢ２からＳＢ７をそれぞれグルーピングして印加する。
【０１０３】
図１９は、図１８のステップ１０１で実行されるフレームＦ１の書込みにおける０番目から６番目までのスキャンラインをスキャンする時のタイムチャートである。この例では、１サブ表示ライングループは７本のスキャンラインで構成される。言い換えればｍ＝７である。
【０１０４】
極性切替信号ＦＲは、図示のように７スキャンごとに、すなわちフェーズごとに切り替わる。
【０１０５】
図示のように、セグメントドライバ２９は、第１フェーズ（ＦＲ＝１）では、１０Ｖをベース電圧として、選択データラインに２０Ｖのパルスを出力し、第２フェーズ（ＦＲ＝０）では、１０Ｖをベース電圧として、選択データラインに０Ｖのパルスを出力する。
【０１０６】
コモンドライバ２８は、第１フェーズ（ＦＲ＝１）では、１５Ｖをベース電圧として、選択スキャンラインに０Ｖのスキャンパルスを出力し、第２フェーズ（ＦＲ＝０）では、５Ｖをベース電圧として、選択スキャンラインに２０Ｖのスキャンパルスを出力する。
【０１０７】
コモンドライバ２８は、第１および第２フェーズのそれぞれで選択スキャンラインの位置を１ラインずつシフトする。図示のように、１番目のサブ表示ライングループの第１フェーズ＋Ｐ１では、０番目から６番目までのスキャンラインに順に０Ｖのスキャンパルスが印加され、各スキャンパルスに同期してセグメントドライバ２９が全データラインに１０Ｖまたは２０Ｖの電圧を印加する。これにより、最下段に示すように、スキャンパルスが印加されるラインでは、選択画素では＋２０Ｖが、非選択画素では＋１０Ｖが、印加され、スキャンパルスが印加されないラインでは、選択画素では＋５Ｖが、非選択画素では−５Ｖが、印加される。
【０１０８】
第１フェーズ＋Ｐ１で６番目までのスキャンラインにスキャンパルスが印加された後、ＦＲが０に変化して１番目のサブ表示ライングループの第２フェーズ−Ｐ１が開始される。第２フェーズ−Ｐ１では、コモンドライバ２８は、０番目から６番目までのスキャンラインに順に２０Ｖのスキャンパルスを印加し、各スキャンパルスに同期してセグメントドライバ２９が全データラインに０Ｖまたは１０Ｖの電圧を印加する。これにより、スキャンパルスが印加されるラインでは、選択画素では−２０Ｖが、非選択画素では−１０Ｖが、印加され、スキャンパルスが印加されないラインでは、選択画素では−５Ｖが、非選択画素では＋５Ｖが、印加される。
【０１０９】
以下、７ラインずつ、最終ラインを含むサブ表示ライングループまで同様の動作を繰り返して、ステップ１０１、すなわちフレームＦ１が終了する。以下、ステップ１０２から１０７、すなわちフレームＦ２からＦ７を実行する。
【０１１０】
図２０は、コレステリック液晶の表示素子において、駆動周波数を変化させた場合の、液晶の静電容量の変化を示す図である。図示のように、周波数が概ね１Ｈｚより小さくなると，静電容量が急激に増加する。液晶の静電容量が増加すると、駆動の消費電力が増加する。従って、消費電力を増加させないためには、正負のパルスの印加周期（正負のパルスの間隔の２倍）は、概ね１Ｈｚ以下であることが必要であり、概ね３０Ｈｚ以上（約３３ｍｓ以内）であれば十分であることが分かる。また、この条件であれば、上記の実施形態のコレステリック液晶の表示装置であれば、視覚特性からスキャンの方向が前後しても認識できず、駆動信号の波形の鈍りも少なく、濃度差も生じない。
【０１１１】
サブ電圧パルスＳＢ１からＳＢ７の印加とフレームとの関係については、各種の変形例が可能である。図１８の例では、サブ電圧パルスＳＢ１からＳＢ７を、フレームＦ１からＦ７で、それぞれ実行した。この方法は、階調再現性が優れているが、ＳＢ１からＳＢ７はパルス周期が異なるので、フレームごとにスキャン速度が異なり、消費電力が不均一になる。次に、消費電力の均等性を重視する別の処理方法を説明する。
【０１１２】
図２１は、第２ステップＳ２における別の処理方法を示すフローチャートである。図２２は、図２１の処理方法における動作を説明する図である。この処理方法では、１サブ表示ライングループのライン数を７本、すなわちｎ＝７とする。そして、第１フレームでは、各サブ表示ライングループ内で、０番目から６番目のラインにＳＢ１からＳＢ７を順に書き込む。従って、０番目から６番目のラインにＳＢ１からＳＢ７の正極パルスを印加する第１フェーズを行った後、０番目から６番目のラインにＳＢ１からＳＢ７の負極パルスを印加する第２フェーズを行う。第１フレーム終了後、第２フレームでは、各サブ表示ライングループ内で、０番目から６番目のラインにＳＢ２、ＳＢ３、…、ＳＢ７、ＳＢ１を書き込む。以下同様に、各サブ表示ライングループ内で各ラインに書込むサブ電圧パルスを１つずつずらしながら書込みを行う。７フレームの書込みが終了すると、各ラインにはＳＢ１からＳＢ７が書き込まれる。
【０１１３】
図２１で、ステップ２０１では、７ラインごとのサブ表示ライングループに分割する。この時のグループ数をＬとする。
【０１１４】
ステップ２０２では、変数ｌ，ｎ，ｒ，ｔに０を設定する。
【０１１５】
ステップ２０３では、ｌ番目のグループ（ｌ）内のｎ番目のラインに、ＳＢ（ｒ）を書込む。
【０１１６】
ステップ２０４では、ｎおよびｒを１増加させる。ここで、ｒは７になると０に戻るとする。図におけるｒ＝＜ｒ＋１＞は、１増加させた値が７より小さければそれをｒの値とし、７であればｒに０を設定することを意味する。
【０１１７】
ステップ２０５では、ｎが７であるかを判定し、７でなければステップ２０３に戻る。これにより、各サブ表示ライングループ内での書込みが行われるライン位置が順にずれる。６番目のラインへの書込みが終了すると、ｎは７になるので、ステップ２０６に進む。
【０１１８】
ステップ２０６では、ｌを１増加させ、ｎに０を設定する。
【０１１９】
ステップ２０７では、ｌがＬに等しいかを判定し、等しくなければステップ２０３に戻る。例えば、ｌが１であれば２番目のサブ表示ライングループに対して書込みが行われる。以下、サブ表示ライングループに対して書込みが順次行われ、最後のサブ表示ライングループへの書込みが終了すると、ｌはＬになるので、ステップ２０８に進む。なお、ライン数が７の倍数でない時には、最後のサブ表示ライングループへの書込みで書込むラインが存在しない場合が生じるが、ここでは無視している。必要があれば、最終ラインであることを検出してステップ２０８に進むようにしてもよい。以上の動作で１フレームの書込みが完了する。
【０１２０】
ステップ２０８では、ｌ，ｎに０を設定し、ｒにｔの値をｔ＋１の値に設定する。
【０１２１】
ステップ２１０では、ｔが７に等しいかを判定し、等しくなければステップ２０３に戻る。この場合、ｒは１増加しているので、各サブ表示ライングループ内でラインに書込まれるサブ電圧パルスが１ずれることになる。
【０１２２】
以下、同様の動作を繰り返すと、７フレームの書込みが行われ、ｔ＝７となるので、ステップ２１１に進んで書込みを終了する。
【０１２３】
図２２は、上記の駆動方法におけるスキャン順を説明する図である。第１フレームでは、各サブ表示ライングループ内の０から６番のラインに対して、ＳＢ１からＳＢ７を印加する。第２フレームでは、各サブ表示ライングループ内の０から６番のラインに対して、ＳＢ２からＳＢ７、ＳＢ１を印加する。以下同様である。
【０１２４】
上記の駆動方法では、７つのフレームにおけるスキャン速度が均一化され、消費電力がより一層安定化する。
【０１２５】
第２ステップにおけるスキャン順については他の変形例も可能である。図２３は、第２ステップＳ２における別の処理方法を示すフローチャートである。図１８および図２１を参照して説明したスキャン順では、７フレームで書込みを行ったが、ここでは、１つのサブ表示ライングループ内で連続してＳＢ１からＳＢ７を書込む。
【０１２６】
ステップ３０１では、７ラインごとのサブ表示ライングループに分割する。この時のグループ数をＬとする。
【０１２７】
ステップ３０２では、変数ｎに０を設定する。
【０１２８】
ステップ３０３では、最初のサブ表示ライングループ内のすべてのラインにＳＢ１からＳＢ７を書き込む。この書込み順は各種可能であり、たとえば、ＳＢ１を０番目のラインから７番目のラインに書込み、次にＳＢ２を０番目のラインから７番目のラインに書込み、以下ＳＢ３からＳＢ７を書き込む。また、図２２の順で書込むことも可能であり、０番目のラインから７番目のラインにＳＢ１からＳＢ７を書込み、０番目のラインから７番目のラインにＳＢ２からＳＢ７およびＳＢ１を書込み、以下図２２のように１つずつずらしながら書き込む。
【０１２９】
ステップ３０４では、ｎを１だけ増加させ、ステップ３０５ではｎがｍに等しいかを判定し、等しくなければステップ３０３に戻る。これにより、サブ表示ライングループに対してステップ３０３の書込みが行われる。ｎがｍに等しくなれば、すべてのサブ表示ライングループに対してＳＢ１からＳＢ７が書き込まれるので終了する。
【０１３０】
上記の方法では、フレーム内でスキャン位置の戻りが繰り返されるが、見かけ上１フレームで書込みが終了する。
【０１３１】
図２４は、図１０を参照して説明した駆動方法の別の変形例を示すタイムチャートである。この変形例では、隣接するサブ表示ライングループに対する書込みで、第１フェーズと第２フェーズの順番を逆にする。図示のように、１番目のサブ表示ライングループに対して第１フェーズ＋Ｐ１を行い、次に第２フェーズ−Ｐ１を行った後、１番目のサブ表示ライングループに対しては、第２フェーズ−Ｐ２を行い、次に第１フェーズ＋Ｐを行う。以下、同様に第１フェーズと第２フェーズの順番を切り換えながらすべてのサブ表示ライングループに対する書込みを行う。これにより、コモンドライバの非選択出力の変化周期は２倍になり、セグメントドライバの選択出力が連続する場合の変化周期も２倍になり、消費電力をより一層低減できる。これは上記の変形例にも適用可能である。
【０１３２】
さらに、前述のように正負のパルスの印加周期が長くなると濃度差が生じるが、濃度差の発生には階調依存性があることが判明した。例えば、明階調ほど濃度差が大きい場合には、図１５の明階調を書き込むＳＢ１からＳＢ３は正パルスの直後に負パルスを印加する従来の書込み方法として、ＳＢ４からＳＢ７は上記のサブ表示ライングループで第１および第２フェーズを行う書き込み方法とするハイブリッドの駆動方法としてもよい。これにより、すべてのサブ電圧パルスをグルーピングして書込むのに比べて消費電力は少し増加するが、濃度差を低減することができる。
【０１３３】
また、図１２に示した３層構造のカラーコレステリック液晶の表示素子の例を説明したが、開示の技術は単層のコレステリック液晶の表示素子、２層のコレステリック液晶の表示素子にも同様に適用可能である。ここで、コレステリック液晶の場合、ＲＧＢ各層でそれぞれ誘電率などの特性が異なり、消費電力も異なる場合がある。この場合、コモンドライバ２８はＲＧＢの各層ごとに設け、高誘電率で消費電力が大きい層ほどサブ表示ライングループのライン数を多くすれば、ＲＧＢ各層の消費電力を平準化することができる。
【０１３４】
実施形態のカラーコレステリック液晶の表示装置は、全面を完全に書き換えるには数秒オーダーの時間を要する。これでは、ユーザがページめくりのような感覚で表示内容を簡単に変更することはできない。そこで、図１８のシーケンスを途中で停止させる処理モードが考えられる。この処理モードをドラフトモードと仮称する。このドラフトモードでは、例えば、図１８のシーケンスで、ステップ１０３で停止させる。停止させた段階では、各色が８階調レベル表示できるので、５１２色表示となる。これであれば、約２秒で表示の書換えが可能である。この状態は、最終的な４０９６色表示の過渡状態であるが、表示内容を認識するには十分であり、短時間に書き込めるため、ユーザがページめくりのような感覚で表示更新できる。もしユーザが表示内容を十分に閲覧したい場合は、モード変更を指示して、残りのステップ１０４から１０７を実行して追加の書込みを行うことで４０９６色表示とすることが可能であり、これにより十分な画質での閲覧が可能となる。
【０１３５】
図２５は、図１４に示した実施形態のコレステリック液晶のカラー型表示装置で、電力、表示情報およびクロックＣＬＫの供給を外部から非接触（ワイヤレス）で行うようにした変形例を示す図である。この変形例のコレステリック液晶のカラー型表示装置は、図１４に示した構成に、アンテナ４１、電圧変換回路４２、およびＡ／Ｄコンバータ４３を付加した構成を有する。アンテナ４１は、このコレステリック液晶のカラー型表示装置に近接した外部に設けられたリーダライタ５１から、クロックＣＬＫ、表示情報および駆動電力を無線信号受ける。これについては、ＲＦＩＤなどで広く知られているので説明は省略する。
【０１３６】
アンテナ４１は、受信した駆動電力信号を電圧変換回路４２に供給し、受信したクロックＣＬＫを原振クロックとして分周部２６に供給し、表示情報を制御回路に供給する（図示せず）。電圧変換回路４２は、駆動電力信号を直流電圧の電力に変換して電源２１に供給すると共に、その受信電波強度をＡ／Ｄコンバータ４３に供給する。Ａ／Ｄコンバータ４３は、電波強度のデジタル値を制御回路２７およびアンテナ４１に送る。アンテナ４１は、表示情報の受信確認信号（ＡＣＫ）と共に、受信状況を示す信号として電波強度のデジタル値を、リーダライタ５１に返信する。この変形例の他の構成は、図１４の実施形態と基本的に同じであるが、以下の点が異なる。
【０１３７】
このような表示装置は、消費電力が非常に小さいことが要求されるので、例えば、表示パネル１０はＱ−ＶＧＡの８色表示、言い換えればＲＧＢ各層は２値表示で、データラインが３２０本で、スキャンラインが２４０本である。この場合、全面をプレーナ状態にする第１ステップと階調を書込む第２ステップは行わない。スキャンドライバおよびセグメントドライバの両方の出力がオンである画素に±３６Ｖ、スキャンドライバの出力がオンでセグメントドライバの両方の出力がオフである画素に±２６Ｖ、スキャンドライバの出力がオフである画素には±５Ｖが印加されるように設定した。言い換えれば、セグメントドライバは、正極フェーズでは、オン時に＋３６Ｖを、オフ時には＋２６Ｖを、負極フェーズでは、オン時に０Ｖを、オフ時には＋１０Ｖを、出力する。コモンドライバは、正極フェーズでは、オン時に０Ｖを、オフ時には＋２１Ｖを、負極フェーズでは、オン時に＋３６Ｖを、オフ時には＋１５Ｖを、出力する。
【０１３８】
また、電圧安定部２４の電圧の安定化には、ツェナーダイオードを使用した。前述のように、オペアンプを使用して安定化することも可能であるが、ツェナーダイオードを使用する方が省電力の点で好ましい。
【０１３９】
スキャンラインに対応した表示ラインは、複数のサブ表示ライングループに分割し、各サブ表示ライングループ内では、正極性の電圧パルスを表示ラインに連続して印加する第１フェーズと、負極性の電圧パルスを表示ラインに連続して印加する第２フェーズと、が実行される。ここで、サブ表示ライングループの電極数を、電波強度に応じて変化させる。制御回路２７は、Ａ／Ｄコンバータ４３からの受信電波強度の値を受けると、これに基づいてサブ表示ライングループの電極数を決定する。例えば、電波強度が強い場合は、画質重視で電極数を少なくし（サブ表示ライングループ数を多くし）、電波強度が弱い場合は消費電力重視で電極数を多くする（サブ表示ライングループ数を少なくする）。
【０１４０】
以上、実施形態を説明したが、各種の変形例が可能であるのは言うまでもない。
【図面の簡単な説明】
【０１４１】
【図１】図１は、コレステリック液晶の双安定状態（プレーナ状態とフォーカルコニック状態）を説明する図である。
【図２】図２は、パルス電圧によるコレステリック液晶の状態変化を説明する図である。
【図３】図３は、コレステリック液晶に印加する大きな電圧と広いパルス周期のパルスによる反射率の変化を説明する図である。
【図４】図４は、コレステリック液晶に印加する中間電圧と狭い２種類のパルス周期のパルスによる反射率の変化を説明する図である。
【図５】図５は、階調パルス印加時のドライバ出力電圧と液晶印加電圧を示す図である。
【図６】図６は、実際に印加される対称パルスの例を示す図である。
【図７】図７は、液晶に印加する初期化パルス、パルス周期の異なる複数の階調パルスの例を示す図である。
【図８】図８は、駆動周波数を１／２にする従来例の駆動法を説明する図である。
【図９】図９は、本出願の書き込み処理を説明する図である。
【図１０】図１０は、本出願の書き込み処理のタイムチャートである。
【図１１】図１１は、本出願と従来例におけるコモンドライバの非選択出力の違いを示すタイムチャートである。
【図１２】図１２は、本発明の実施形態のカラー表示装置のコレステリック液晶素子の積層構造を示す図である。
【図１３】図１３は、実施形態のカラー表示装置の１枚のコレステリック液晶素子の構造を示す図である。
【図１４】図１４は、実施形態のカラー表示装置の概略構成を示す図である。
【図１５】図１５は、実施形態における第２ステップ（書き込み処理）での階調表示を説明する図である。
【図１６】図１６は、実施形態における第１ステップ（初期化処理）でのドライバ出力電圧と印加電圧を示す図である。
【図１７】図１７は、実施形態における第１ステップ（初期化処理）での、全面プレーナリセット処理を説明する図である。
【図１８】図１８は、実施形態における第２ステップ（初期化処理）での処理を説明するフローチャートである。
【図１９】図１９は、実施形態における第２ステップ（初期化処理）での駆動波形を示すタイムチャートである。
【図２０】図２０は、コレステリック液晶の駆動周波数に対する静電容量の変化を示す図である。
【図２１】図２１は、第２ステップ（初期化処理）での変形例の処理を示すフローチャートである。
【図２２】図２２は、第２ステップ（初期化処理）での別の変形例の処理を示す説明する図である。
【図２３】図２３は、第２ステップ（初期化処理）での変形例の処理を示すフローチャートである。
【図２４】図２４は、第２ステップ（初期化処理）での変形例の処理を示すタイムチャートである。
【図２５】図２５は、実施形態のカラーコレステリック液晶の表示装置の変形例の構成を示す図である。
【符号の説明】
【０１４２】
１０    表示素子
１１    上側基板
１２    液晶層
１３    下側基板
１４    上側電極層
１５    下側電極層
１７    吸光層
１８    制御回路
２１    電源
２２    昇圧部
２３    電圧切替部
２４    電圧安定部
２７    制御回路
２８    コモンドライバ
２９    セグメントドライバ
【図１】
0005130931.tif 000002
【図２】
0005130931.tif 000003
【図３】
0005130931.tif 000004
【図４】
0005130931.tif 000005
【図５】
0005130931.tif 000006
【図６】
0005130931.tif 000007
【図７】
0005130931.tif 000008
【図８】
0005130931.tif 000009
【図９】
0005130931.tif 000010
【図１０】
0005130931.tif 000011
【図１１】
0005130931.tif 000012
【図１２】
0005130931.tif 000013
【図１３】
0005130931.tif 000014
【図１４】
0005130931.tif 000015
【図１５】
0005130931.tif 000016
【図１６】
0005130931.tif 000017
【図１７】
0005130931.tif 000018
【図１８】
0005130931.tif 000019
【図１９】
0005130931.tif 000020
【図２０】
0005130931.tif 000021
【図２１】
0005130931.tif 000022
【図２２】
0005130931.tif 000023
【図２３】
0005130931.tif 000024
【図２４】
0005130931.tif 000025
【図２５】
0005130931.tif 000026