(57)【特許請求の範囲】
【請求項１】
半導体を処理する方法であって、
構造体上にシリコン層を形成することと、
前記シリコン層を通って前記構造体内に開口部を形成することと、
抵抗可変材料が前記シリコン層上に形成されないように、該抵抗可変材料を前記開口部内に選択的に形成することと、
を有し、
前記抵抗可変材料を選択的に形成することは、
ゲルマニウムアミジナートをＮＨ３と反応させることと、
Ｓｂ（ＯＲ）３（Ｒはアルキル）をＮＨ３と反応させることと、
を含む、方法。
【請求項２】
半導体を処理する方法であって、
構造体上にシリコン層を形成することと、
前記シリコン層を通って前記構造体内に開口部を形成することと、
抵抗可変材料が前記シリコン層上に形成されないように、該抵抗可変材料を前記開口部内に選択的に形成することと、
を有し、
前記抵抗可変材料を選択的に形成することは、
ゲルマニウムアミジナートをＮＨ３と反応させることと、
Ｔｅ（ＯＲ）４（Ｒはアルキル）をＮＨ３と反応させることと、
を含む、方法。
【請求項３】
半導体を処理する方法であって、
構造体上にシリコン層を形成することと、
前記シリコン層を通って前記構造体内に開口部を形成することと、
抵抗可変材料が前記シリコン層上に形成されないように、該抵抗可変材料を前記開口部内に選択的に形成することと、
を有し、
前記抵抗可変材料を選択的に形成することは、
Ｇｅ（ＮＲ２）４をＮＨ３と反応させることと、
Ｓｂ（ＯＲ）３（Ｒはアルキル）をＮＨ３と反応させることと、
を含む、方法。
【請求項４】
半導体を処理する方法であって、
構造体上にシリコン層を形成することと、
前記シリコン層を通って前記構造体内に開口部を形成することと、
抵抗可変材料が前記シリコン層上に形成されないように、該抵抗可変材料を前記開口部内に選択的に形成することと、
を有し、
前記抵抗可変材料を選択的に形成することは、
Ｇｅ（ＮＲ２）４をＮＨ３と反応させることと、
Ｔｅ（ＯＲ）４（Ｒはアルキル）をＮＨ３と反応させることと、
を含む、方法。
【請求項５】
前記抵抗可変材料及び前記シリコン層上にその場でキャップを形成することと、
前記シリコン層上の前記キャップの一部を除去することと、
を含む、請求項１乃至４のいずれか１項に記載の方法。
【請求項６】
その場で前記キャップを形成することは、前記抵抗可変材料の前記選択的形成が生じるチャンバーと同一のチャンバー内で前記キャップを形成することを含む、請求項５に記載の方法。
【請求項７】
前記キャップは電極である、請求項６に記載の方法。
【請求項８】
前記抵抗可変材料上に酸素障壁を形成することを含む、請求項１乃至４のいずれか１項に記載の方法。
【請求項９】
前記酸素障壁を形成することは、その場で前記抵抗可変材料を封止することを含む、請求項８に記載の方法。
【請求項１０】
前記開口部は３５ｎｍ以下の幅を有する、請求項１乃至４のいずれか１項に記載の方法。
【請求項１１】
前記開口部を形成することは、前記構造体内に円筒状容器を形成するように前記シリコン層の一部及び前記構造体の一部を除去することを含む、請求項１０に記載の方法。
【請求項１２】
前記円筒状容器は２：１以上のアスペクト比を有する、請求項１１に記載の方法。
【請求項１３】
電極の表面が前記開口部の底部を画定し、
前記構造体の第１の表面及び前記シリコン層の第１の表面が前記開口部の第１の側壁を画定し、
前記構造体の第２の表面及び前記シリコン層の第２の表面が前記開口部の第２の側壁を画定する、請求項１２に記載の方法。
【請求項１４】
前記抵抗可変材料のいずれの部分を除去することも含まない、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して半導体メモリデバイス、方法、及びシステムに関し、特に、半導体処理用のデバイス、方法、及びシステムに関する。
【背景技術】
【０００２】
メモリデバイスは、コンピュータ又は他の電子デバイス内の内部半導体、集積回路として提供されるのが典型的である。メモリには多様な種類があり、メモリは、特に、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、フラッシュメモリ、及び抵抗可変メモリを含む。
【０００３】
抵抗可変メモリの種類は、特に、プログラマブル導体メモリ、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、及び抵抗変化型メモリ（ＲＲＡＭ）を含む。ＰＣＲＡＭの物理的配置はＤＲＡＭデバイスの配置と類似していてもよく、ＤＲＡＭセルのキャパシタは、ゲルマニウム‐アンチモン‐テルリド（ＧＳＴ）などの相変化材料によって置換されている。ＲＲＡＭメモリデバイスの物理的配置は、可変抵抗薄膜、例えば巨大磁気抵抗材料を含むメモリセルを含んでいてもよく、メモリセルは、例えばダイオード、電界効果トランジスタ（ＦＥＴ）又はバイポーラ接合トランジスタ（ＢＪＴ）などのアクセスデバイスと接続されていてもよい。
【０００４】
ＰＣＲＡＭデバイス、例えばＧＳＴのメモリセル材料は、非晶質の高抵抗状態、又は結晶質の低抵抗状態に存在してもよい。ＰＣＲＡＭの抵抗状態は、エネルギー源の中でも特に電流パルス又は光パルスなどのエネルギー源をセルに印加することで変化してもよい。たとえば、ＰＣＲＡＭセルの抵抗状態は、プログラミング電流でセルを加熱することで変化してもよい。これにより、ＰＣＲＡＭセルは特定の抵抗状態にプログラムされ、あるデータ状態に対応できる。たとえば、ある二進系では、非晶質の高抵抗状態が１のデータ状態に対応してもよく、結晶質の低抵抗状態が０のデータ状態に対応してもよい。しかしながら、これらの対応するデータ状態の選択は反転でき、すなわち、他の二進系では、非晶質の高抵抗状態が０のデータ状態に対応してもよく、結晶質の低抵抗状態が１のデータ状態に対応してもよい。ＲＲＡＭセル、例えば可変抵抗薄膜の抵抗状態は、この膜を横切って正及び／又は負の電気パルスを印加することで増加及び／又は減少してもよい。これにより、ＲＲＡＭセルは特定の抵抗状態にプログラムすることができる。
【０００５】
抵抗可変メモリなどのメモリを処理、例えば製造する方法は、特に化学気相堆積（ＣＶＤ）及び原子層堆積（ＡＬＤ）を含んでいてもよい。ＣＶＤは、材料、例えば抵抗可変材料を形成するようにチャンバー内の幾つかの反応体を混合することを含んでいてもよく、引き続き反応体は、幾つかの半導体構造体及び／又は基板の暴露表面を横切って堆積する。ＡＬＤは、チャンバー内に単原子層を繰り返し堆積することで材料の薄膜を形成することを含んでいてもよい。たとえば、ＡＬＤは、幾つかの反応体、例えば前駆体を個々に堆積することを含んでいてもよく、幾つかの反応体は、幾つかの半導体構造体及び／又は基板を横切って材料、例えば抵抗可変材料の所望の膜をその場で形成するように反応する。
【０００６】
特に、ＡＬＤは第１の反応体をチャンバー内に導入することを含んでいてもよく、第１の反応体は、構造体及び／又は基板を横切って自己制限型層を形成するように幾つかの構造体及び／又は基板と反応する。この層を形成した後、余分な第１の反応体をチャンバーから排出してもよく、引き続いて第２の反応体をチャンバー内に導入してもよい。第２の反応体は、構造体及び／又は基板上の抵抗可変材料などの所望の材料層に前記層を変化させるようにこの層と反応してもよい。
【図面の簡単な説明】
【０００７】
【図１Ａ】基板上の構造体の模式的断面図を示し、構造体上にシリコン層が設けられている。
【図１Ｂ】基板上の構造体の模式的断面図を示し、構造体上にシリコン層が設けられており、シリコン層を通って構造体内に開口部が設けられている。
【図１Ｃ】基板上の構造体の模式的断面図を示し、構造体上にシリコン層が設けられており、シリコン層を通って構造体内に設けられた開口部内に抵抗可変材料が設けられている。
【図１Ｄ】基板上の構造体の模式的断面図を示し、構造体上にシリコン層が設けられており、シリコン層を通って構造体内に設けられた開口部内に抵抗可変材料が設けられており、シリコン層及び抵抗可変材料上にキャップが設けられている。
【図１Ｅ】基板上の構造体の模式的断面図を示し、構造体上にシリコン層が設けられており、シリコン層を通って構造体内に設けられた開口部内に抵抗可変材料が設けられており、シリコン層及び抵抗可変材料上にキャップが設けられており、キャップの一部が除去されている。
【図２】本開示の幾つかの実施形態に係り処理された半導体デバイスの幾つかの深さでの幾つかの元素の原子パーセントを示す試験結果のグラフである。
【発明を実施するための形態】
【０００８】
半導体処理用のデバイス、方法、及びシステムが本明細書で述べられている。半導体処理の幾つかの方法の実施形態は、構造体上にシリコン層を形成することと、シリコン層を通って構造体内に開口部を形成することと、抵抗可変材料がシリコン層上に形成されないように抵抗可変材料を開口部内に選択的に形成することとを含むことができる。
【０００９】
以下の本開示の発明を実施するための形態では、本明細書の一部を形成する添付の図面に参照符号が付されており、参照符号は、その開示の幾つかの実施形態が如何に実施できるかを例示するものとして示されている。これらの実施形態は当業者が本開示の１以上の実施形態を実施できるように十分詳細に述べられており、他の実施形態が利用されてもよいと理解すべきであり、かつプロセス変更、電気的変更、又は機械的変更が本開示の範囲から逸脱することなくなされてもよいことを理解すべきである。
【００１０】
当然のことながら、本明細書の種々実施形態に示す要素は、本開示の幾つかの追加的実施形態を与えるように付加、置換、及び／又は削除できる。また、当然のことながら、図面で与えられた要素の比率及び相対的な大きさは、本発明の実施形態を例示するように意図されたものであって、限定的意義に取るべきではない。
【００１１】
本明細書で用いるように、「幾つかの」何々は、１以上のそのような物であると言うことができる。たとえば、幾つかのメモリデバイスは、１以上のメモリデバイスであると言うことができる。
【００１２】
図１Ａは基板１０２上の構造体１０４の模式的断面図を示し、構造体１０４上にシリコン層１０６が設けられている。基板１０２は、ベース半導体層、例えば半導体ウェハ上のシリコン材料の下位層などの半導体基板、及び／又は半導体基板上に形成された幾つかの構造体、層及び／又は領域を有する半導体基板であってもよい。たとえば、基板１０２は二酸化ケイ素（ＳｉＯ２）であってもよい。しかしながら、本開示の実施形態はそれに限定されない。たとえば、基板１０２はシリコンをベースにする必要はない。基板１０２は半導体ウェハも含んでいてよく、例えば基板１０２は半導体ウェハの一部であってもよい。
【００１３】
図１Ａに示す実施形態では、構造体１０４は基板１０２上に形成、例えば堆積して示されている。当業者には明らかなように、構造体１０４は、特に化学気相堆積（ＣＶＤ）及び原子層堆積（ＡＬＤ）を含む幾つかの方法で基板１０２上に形成されてもよい。たとえば構造体１０４は、基板１０２上に形成された窒化ケイ素（Ｓｉ３Ｎ４）スタックであってもよい。しかしながら、本開示の実施形態はそれに限定されない。たとえば、幾つかの実施形態では、構造体１０４は、基板１０２などの半導体基板の一部、例えば層又は領域であってもよい。構造体１０４は、幾つかの層又は領域も含んでいてよく、例えば、構造体１０４は幾つかの異なる材料を含んでいてもよい。
【００１４】
図１Ａに示すように、シリコン層１０６は構造体１０４に形成、例えば堆積されている。シリコン層１０６は、例えばシリコン薄膜であってもよい。当業者には明らかなように、シリコン層１０６は、特にＣＶＤ及びＡＬＤを含む幾つかの方法で構造体１０４上に形成されてもよい。
【００１５】
図１Ａに示す実施形態では、基板１０２は電極１０８を含む。当業者には明らかなように、構造体１０４を基板１０２上に形成する前に電極１０８を基板１０２内に形成してもよい。電極１０８は、構造体１０４に隣接して配置された表面１１０を含む。
【００１６】
図１Ｂは基板１０２上の構造体１０４の模式的断面図を示し、構造体１０４上にシリコン層１０６が設けられており、シリコン層１０６を通って構造体１０４内に開口部１１２、例えば円筒状容器が設けられている。開口部１１２は、シリコン層１０６及び構造体１０４の一部を除去することによって形成されてもよい。同一の技術が当業者に知られ、理解されるように、シリコン層１０６及び構造体１０４の一部の除去、例えば開口部１１２の形成は、例えば、幾つかのマスキング技術を含んでいてもよい。
【００１７】
図１Ｂに示すように、電極１０８の表面１１０が開口部１１２の底部を画定する。また、構造体１０４の表面１１４及びシリコン層１０６の表面１１６が開口部１１２の第１の側壁を画定し、構造体１０４の表面１１８及びシリコン層１０６の表面１２０が開口部１１２の第２の側壁を画定する。図１Ｂに示す開口部１１２の側壁は互いに平行であるが、本開示の実施形態はそれに限定されない。たとえば、開口部１１２は図１Ｂに示す形状以外の形状を有していてもよい。
【００１８】
図１Ｂに示す実施形態では、開口部１１２の底部を画定する電極１０８の表面は、図１Ａの構造体１０４に隣接して配置された表面と同一であり、例えば、表面１１０は、開口部１１２の底部を画定する表面であるとともに図１Ａの構造体１０４に隣接して配置された表面である。しかしながら、本開示の実施形態はそれに限定されず、例えば、開口部１１２の底部を画定する表面は、図１Ａの構造体１０４に隣接して配置された表面とは異なる表面であってもよい。たとえば、開口部１１２の底部を画定可能な電極１０８の別の表面、例えば新しい表面を露出させ、開口部１１２を形成している間に、電極１０８の一部、例えば図１Ａに示す表面１１０を除去してもよい。
【００１９】
開口部１１２は、３５ｎｍ以下の幅、例えば側壁間の距離を有していてもよい。さらに、開口部１１２は、アスペクト比、例えば開口部の幅に対する開口部の深さの比が２：１以上であってもよい。たとえば、開口部１１２は約１０：１のアスペクト比を有していてもよい。本明細書で用いるように、約１０：１のアスペクト比は、９：１から１１：１の範囲内のアスペクト比を含んでいてもよい。そのような側壁の幅及び／又はアスペクト比によって半導体デバイス、例えばメモリセルのサイズ、例えば幅を低減でき、それにより半導体デバイス、例えばメモリセルの数を増加でき、これら半導体デバイスを半導体ウェハ上に形成できる。
【００２０】
図１Ｃは基板１０２上の構造体１０４の模式的断面図を示し、構造体上にシリコン層１０６が設けられており、開口部１１２内に抵抗可変材料１２２が設けられている。抵抗可変材料１２２は、例えば相変化材料であってもよい。本開示の幾つかの実施形態によれば、相変化材料は、例えば、Ｇｅ‐Ｓｂ材料などのゲルマニウム‐アンチモン材料を含んでいてもよい。相変化材料は、ゲルマニウム‐テルル材料、例えばＧｅ‐Ｔｅ材料などの相変化カルコゲニド合金も含んでいてよい。ハイフンで結んだ化学組成表記は、本明細書で用いるように、特定の混合物又は化合物内に含まれる元素を表すとともに、この表された元素を含む化学量論のすべてを示すように意図されている。
【００２１】
図１Ｃに示すように、抵抗可変材料１２２は、開口部１１２内に選択的に形成、例えば選択的に堆積されている。本明細書で用いるように、抵抗可変材料１２２を開口部１１２内に選択的に形成することは、抵抗可変材料１２２がシリコン層１０６上に形成されないように、例えば抵抗可変材料１２２が開口部１１２内にだけ形成されるように抵抗可変材料１２２を開口部１１２内に形成することを含んでいてもよい。たとえば、抵抗可変材料１２２がシリコン層１０６上に形成されないように、例えば開口部１１２が抵抗可変材料１２２を形成する唯一の位置であるように抵抗可変材料１２２を開口部１２２内に選択的に形成してもよい。
【００２２】
また、抵抗可変材料１２２を開口部１１２内に選択的に形成することは、開口部１１２の底部、例えば電極１０８の表面１１０と、構造体１０４の表面１１４及び１１８によって画定された開口部１１２の側壁の一部とを抵抗可変材料１２２が被覆するように開口部１１２内に抵抗可変材料１２２を形成することも含んでいてよい。たとえば、図１Ｃに示すように、抵抗可変材料１２２を開口部１１２内に選択的に形成することは、シリコン層１０６の表面１１６及び１２０によって画定された開口部１１２の側壁の一部を抵抗可変材料１２２が被覆しないように開口部１１２内に抵抗可変材料１２２を形成することを含んでいてもよい。
【００２３】
さらに、図１Ｃに示すように、抵抗可変材料１２２を開口部１１２内に選択的に形成することは、開口部１１２の底部、例えば電極１０８の表面１１０と、構造体１０４の表面１１４及び１１８によって画定された開口部１１２の側壁の一部とによって形成された開口部１１２の一部に抵抗可変材料１２２が充満するように開口部１１２内に抵抗可変材料１２２を形成することも含んでいてよい。図１Ｃに示すように、抵抗可変材料が電極１０８と接触するように抵抗可変材料１２２を選択的に形成することによって、抵抗可変材料１２２への電気的接触を提供できる。
【００２４】
抵抗可変材料１２２は、ＣＶＤ及び／又はＡＬＤプロセスでの幾つかの反応体、例えば前駆体を用いて開口部１１２内に選択的に形成、例えば選択的に堆積できる。幾つかの実施形態では、Ｇｅ‐Ｓｂ相変化材料がＡＬＤプロセスを用いて開口部１１２内に選択的に形成され、ＡＬＤプロセスは、ゲルマニウムアミジナート又はアミンとアンモニア（ＮＨ３）の表面反応、及びＳｂ（ＯＲ）３（Ｒはアルキル）とアンモニアの表面反応を連続して含む。すなわち、ＡＬＤプロセスは、ゲルマニウムアミジナート又はアミンとアンモニアを反応させることと、それと連続して、例えば交互にＳｂ（ＯＲ）３とアンモニアを反応させることを含む。ゲルマニウムアミジナートは、例えば、ＧｅＢＡＭＤＮ（Ｃ２２Ｈ４６ＧｅＮ４、例えばビス（Ｎ，Ｎ’‐ジイソプロピル‐Ｎ‐ブチルアミジナート）ゲルマニウム（ＩＩ））などのアミジナートであってもよい。アミンは、例えばＧｅ（ＮＲ２）４（Ｒはアルキル基）であってもよい。たとえば、アミンはＧｅ（ＮＣＨ３）４であってもよい。Ｓｂ（ＯＲ）３は、例えばアンチモンＩＩＩエトキシド（Ｃ６Ｈ１５Ｏ３Ｓｂ、例えばアンチモンエチラート）であってもよい。
【００２５】
また、幾つかの実施形態ではＧｅ‐Ｔｅ相変化材料がＡＬＤプロセスを用いて開口部１１２内に選択的に形成され、ＡＬＤプロセスは、ゲルマニウムアミジナート又はアミンとアンモニアの表面反応、及びＴｅ（ＯＲ）４（Ｒはアルキル）とアンモニアの表面反応を連続して含む。すなわち、ＡＬＤプロセスは、ゲルマニウムアミジナート又はアミンとアンモニアを反応させることと、それと連続して、例えば交互にＴｅ（ＯＲ）４とアンモニアを反応させることを含む。ゲルマニウムアミジナートは、例えばＧｅＢＡＭＤＮなどのアミジナートであってもよい。アミンは、例えばＧｅ（ＮＲ２）４（Ｒはアルキル基）であってもよい。たとえば、アミンはＧｅ（ＮＣＨ３）４であってもよい。Ｔｅ（ＯＲ）４は、例えばテトラメトキシテルリド（Ｔｅ（ＯＣＨ３）４）であってもよい。
【００２６】
しかしながら、本開示の実施形態は、それに限定されず、メトキシ基、エトキシ基、イソプロピル基、ｎ‐ブトキシ基及びｔ‐ブトキシ基のＳｂ及び／又はＴｅ化合物など、他の反応体を用いて抵抗可変材料１２２を選択的に形成することを含んでいてもよい。当業者には明らかなように、ＣＶＤ及び／又はＡＬＤプロセスで用いる反応体は、幾つかのキャリアガス、例えばＮ２、アルゴン（Ａｒ）、及び／又はヘリウム（Ｈｅ）によって輸送してもよい。
【００２７】
幾つかの過去のアプローチによれば、抵抗可変材料は、ＣＶＤ又はＡＬＤを用いて半導体基板及び／又は構造体内の円筒状容器などの開口部内に形成、例えば堆積された。しかしながら、そのような過去のアプローチでのＣＶＤ又はＡＬＤでは、抵抗可変材料が開口部内に形成されるのに加えてコンフォーマル層として基板及び／又は構造体上に形成されることもよくあり、例えば、抵抗可変材料が開口部内に選択的には形成されなかった。そのようなものとして、過去のアプローチは、基板及び／又は構造体から抵抗可変材料を除去するための追加の処理ステップを採用し、例えば、抵抗可変材料が開口部内にだけ配置されるよう、抵抗可変材料をパターニングし且つ除去するためのマスクを採用した。そのような過去のアプローチに係る抵抗可変材料の除去及び／又はパターニング方法は、抵抗可変材料の化学機械研磨（ＣＭＰ）、エッチング、及び／又は平坦化を含む。しかしながら、そのような方法は、ＣＶＤ又はＡＬＤが行われた環境とは異なる環境で行われる可能性があり、例えば、そのような過去のアプローチに係る抵抗可変材料の除去及び／又はパターニングは、ＣＶＤ又はＡＬＤが行われたチャンバーから基板及び／又は構造体を取り出すことを含んだ。ＣＶＤ又はＡＬＤが行われるチャンバーから基板及び／又は構造体を取り出すことで、抵抗可変材料が酸素に触れる可能性があり、例えば抵抗可変材料を酸化させる可能性があり、その酸化は、抵抗可変材料に悪影響を及ぼす可能性がある。
【００２８】
それに対して、本開示の幾つかの実施形態によれば、開口部１１２内に抵抗可変材料１２２を選択的に形成することで抵抗可変材料１２２の除去及び／又はパターニングを回避でき、例えば、本開示の幾つかの実施形態によれば、抵抗可変材料１２２がシリコン層１１６上に形成されないように開口部１１２内に抵抗可変材料１２２を形成することで抵抗可変材料１２２の除去及び／又はパターニングを回避できる。すなわち、抵抗可変材料１２２が開口部１１２内にだけ形成されるため、抵抗可変材料１２２のＣＭＰ、エッチング、及び／又は平坦化が回避される。さらに、抵抗可変材料１２２の除去及び／又はパターニングが生じないため、抵抗可変材料１２２の選択的形成が生じる環境からの基板１０２及び／又は構造体１０４の取り出しが回避される。さらに、抵抗可変材料１２２のＣＭＰ、エッチング、又は平坦化が生じないため、抵抗可変材料１２２の酸化が回避される。抵抗可変材料１２２は酸素に敏感であり得るため、例えば抵抗可変材料１２２が酸素に触れることで抵抗可変材料１２２に悪影響があり得るため、抵抗可変材料１２２の酸化の回避は有益であり得る。
【００２９】
図１Ｄは基板１０２上の構造体１０４の模式的断面図を示し、構造体１０４上にシリコン層１０６が設けられており、開口部１１２内に抵抗可変材料１２２が設けられており、シリコン層１０６及び抵抗可変材料１２２上にキャップ１２４が設けられている。キャップ１２４は、電極、例えば窒化チタン（ＴｉＮ）電極であってもよく、キャップ１２４によって抵抗可変材料１２２に電気的接触を提供できる。また、キャップ１２４は酸素障壁であってもよく、例えば酸素はキャップ１２４を通過不可能であってもよい。
【００３０】
図１Ｄに示すように、キャップ１２４はシリコン層１０６及び抵抗可変材料１２２上に形成、例えば堆積されている。当業者には明らかなように、キャップ１２４は、特にＣＶＤ及びＡＬＤを含む幾つかの方法で、シリコン層１０６及び抵抗可変材料１２２上に形成されてもよい。
【００３１】
図１Ｄに示す実施形態では、キャップ１２４は抵抗可変材料１２２を封止するように形成されている。また、キャップ１２４は、その場でシリコン層１０６及び抵抗可変材料１２２上に形成されてもよい。すなわち、キャップ１２４は同一環境、例えば同一のチャンバーにおいてシリコン層１０６及び抵抗可変材料１２２上に形成されてもよく、その場合に抵抗可変材料１２２の選択的形成が生じる。
【００３２】
その場でキャップ１２４を形成することで、及び／又はキャップ１２４が抵抗可変材料１２２を封止するようにキャップ１２４を形成することで、抵抗可変材料１２２の酸化が防止でき、例えば、抵抗可変材料１２２が酸素に触れることを防止できる。本明細書で前述したように、抵抗可変材料１２２の酸化を防ぐことは有益であり得る。また、その場でキャップ１２４を形成することで、及び／又はキャップ１２４が抵抗可変材料１２２を封止するようにキャップ１２４を形成することで、抵抗可変材料１２２への拡散経路及び／又は抵抗可変材料１２２からの拡散経路を低減及び／又は除去することができる。
【００３３】
図１Ｅは基板１０２上の構造体１０４の模式的断面図を示し、構造体１０４上にシリコン層１０６が設けられており、開口部１１２内に抵抗可変材料１２２が設けられており、シリコン層１０６及び抵抗可変材料１２２上にキャップ１２４が設けられており、キャップ１２４の一部が除去されている。当業者には明らかなように、キャップ１２４の除去部分は幾つかの方法で除去できる。たとえば、キャップ１２４の除去部分は、キャップ１２４をエッチング及び／又はパターニングすることで除去できる。さらに、図１Ｅに示すように、キャップ１２４の除去部分は、抵抗可変材料１２２がキャップ１２４で封止されたままであるように除去できる。すなわち、キャップ１２４の除去部は、除去された場合に、抵抗可変材料１２２の封止に影響を及ぼさないキャップ１２４の一部を含むことができる。キャップ１２４の一部を除去することで、半導体デバイス、例えばメモリセルのサイズ、例えば幅を低減でき、更にはメモリセルなどの半導体デバイスの数を増加でき、その半導体デバイスを半導体ウェハ上に形成できる。
【００３４】
キャップ１２４の除去部分は、その場で除去されてもよく、又は除去されなくてもよい。しかしながら、キャップ１２４の除去部分がもしその場で除去されないなら、抵抗可変材料１２２はキャップ１２４で封止されてしまっているため、抵抗可変材料１２２は酸素に触れないであろう。
【００３５】
図２は、本開示の幾つかの実施形態に係り処理された、例えば製造された半導体デバイスの幾つかの深さでの幾つかの元素の原子パーセントを示す試験結果のグラフ２００である。すなわち、グラフ２００は、半導体デバイスの幾つかの深さでの幾つかの元素の原子パーセントを示し、半導体デバイスは、図１Ｅに示す模式的断面図に類似する模式的断面図を有する。半導体デバイスは、約０ｎｍから約４７ｎｍの深さでのキャップ１２４に類似するキャップを含み、半導体デバイスは、約４７ｎｍから約１２３ｎｍの深さでの抵抗可変材料１２２に類似する抵抗可変材料を含む。
【００３６】
図２に示すように、グラフ２００は線２３１、２３２、２３３、及び２３４を含む。線２３１は、半導体デバイスの幾つかの深さでの炭素の原子パーセント、例えば濃度を表す。線２３２は、半導体デバイスの幾つかの深さでの酸素の原子パーセントを表す。線２３３は、半導体デバイスの幾つかの深さでの塩素の原子パーセントを表す。線２３４は、半導体デバイスの幾つかの深さでのアンチモンの原子パーセントを表す。
【００３７】
図２に示すように、約４７ｎｍから約１２３ｎｍの深さ、例えば抵抗可変材料を含む特定の設計則に係る半導体デバイスの深さでの酸素の原子パーセントは、ゼロである。すなわち、抵抗可変材料は全く酸素を含まない。本開示の１以上の実施形態によれば、抵抗可変材料内に酸素がないことにより、抵抗可変材料が半導体デバイスの処理の間に酸素に触れなかったことを示し得る。すなわち、本開示の１以上の実施形態によれば、半導体デバイスの開口部内に抵抗可変材料を選択的に形成することで、その場でキャップを形成することで、及び／又はキャップが抵抗可変材料を封止するようにキャップを形成することで、抵抗可変材料の酸化が防止できることをグラフ２００は示し得る。
【００３８】
半導体処理用のデバイス、方法、及びシステムが本明細書で述べられている。半導体処理の幾つかの方法の実施形態は、構造体上にシリコン層を形成することと、シリコン層を通って構造体内に開口部を形成することと、抵抗可変材料がシリコン層上に形成されないように抵抗可変材料を開口部内に選択的に形成することとを含むことができる。
【００３９】
特定の実施形態を本明細書で示し、述べてきたが、当業者は、同一の結果に達するために計算された配置がその示された特定の実施形態に置換可能であることをよく理解するであろう。本開示は、本開示の種々実施形態の適応又は変形の範囲に及ぶことを意図する。上の記述は例示的な態様でなされてきたものであって、限定的なものでないと理解すべきである。上の記述を精査すれば、上の実施形態と本明細書では詳細に述べない他の実施形態の組み合わせが、当業者には明らかであろう。本開示の種々実施形態の範囲は、上の構造及び方法を用いる他の適用を含む。よって、本開示の種々実施形態の範囲は、添付の請求項を参照して、その請求項の権利が及ぶ均等物の全範囲とともに決めるべきである。
【００４０】
前述の発明を実施するための形態では、種々特徴が、当該開示を簡素化するために単一の実施形態において共に分類されている。この開示方法は次の意図を示すと解すべきでない。すなわち、その意図は、本開示の開示実施形態が各請求項で明確に言及する特徴より多くの特徴を用いなければならないというものである。むしろ、次の請求項が示すように、発明の主題は、単一の開示実施形態のすべての特徴より少なくある。よって、次の請求項は発明を実施するための形態に組み入れられ、各請求項は、それ自体別個の実施形態として主張する。
【図１Ａ】
0005316828.tif 000002
【図１Ｂ】
0005316828.tif 000003
【図１Ｃ】
0005316828.tif 000004
【図１Ｄ】
0005316828.tif 000005
【図１Ｅ】
0005316828.tif 000006
【図２】
0005316828.tif 000007