(57)【特許請求の範囲】
【請求項１】
電力増幅器であって、
第１供給電圧と第１出力ノードとの間に接続された第１スイッチ素子と、
第２供給電圧と第２出力ノードとの間に接続された第２スイッチ素子と、
第１出力ノードと第２出力ノードとの間に結合されたインダクタンスと、
第１の出力ノードと第２出力ノードとに結合された変成回路網と
を備えた電力増幅器。
【請求項２】
該変成回路網は更に、
第１出力ノードと第３出力ノードとに結合されたコンデンサと、
第２出力ノードと第３出力ノードとの間に結合されたインダクタと、
第３ノードに結合された負荷と
を備えた請求項１に記載の電力増幅器。
【請求項３】
電力増幅器であって、
第１供給電圧と第１出力ノードとの間に接続された第１スイッチ素子と、
第２供給電圧と第２出力ノードとの間に接続された第２スイッチ素子と、
第１出力ノードと第２出力ノードとの間に結合されたインダクタンスと、
電力増幅器に接続された前置増幅器とを備え、該前置増幅器は更に、
前記第１供給電圧と第３ノードとの間に接続され、第１スイッチ素子の入力に結合された第３スイッチ素子と、
前記第２供給電圧と第４ノードとの間に接続され、第２スイッチ素子の入力に結合された第４スイッチ素子と、
第３ノードと第４ノードとの間に結合された第２インダクタと
を備えた電力増幅器。
【請求項４】
差動電力増幅器であって、
第１供給電圧と第１出力ノードとの間に接続された第１スイッチ素子と、第２供給電圧と第２出力ノードとの間に接続された第２スイッチ素子と、第１出力ノードと第２出力ノードとの間に結合されたインダクタンスとを有する第１増幅器と、
第３供給電圧と第３出力ノードとの間に接続された第３スイッチ素子と、第４供給電圧と第４出力ノードとの間に接続された第４スイッチ素子と、第３出力ノードと第４出力ノードとの間に結合されたインダクタンスとを有する第２増幅器とを備え、
第１増幅器と第２増幅器とが負荷を駆動するように互いに結合された差動電力増幅器。
【請求項５】
第１増幅器と第２増幅器の第２出力ノードと第４出力ノードとが負荷を駆動するように互いに結合された請求項４に記載の差動電力増幅器。
【請求項６】
第１増幅器と第２増幅器の第１出力ノード、第２出力ノード、第３出力ノードおよび第４出力ノードが負荷を駆動するように互いに結合された請求項４に記載の差動電力増幅器。
【請求項７】
第１増幅器の第１出力ノードおよび第２出力ノードと負荷との間に接続された第１変成回路網と、
第２増幅器の第３出力ノードおよび第４出力ノードと負荷との間に接続された第２変成回路網と
を更に備えた請求項４に記載の差動電力増幅器。
【請求項８】
第１増幅器の第２出力ノードと負荷との間に接続された第１変成回路網と、
第２増幅器の第３出力ノードと負荷との間に接続された第２変成回路網と
を更に備えた請求項４に記載の差動電力増幅器。
【請求項９】
第１出力ノードと第３出力ノードとの間に結合されたインダクタを更に備えた請求項４に記載の差動電力増幅器。
【請求項１０】
第２出力ノードと第４出力ノードとの間に結合されたインダクタを更に備えた請求項４に記載の差動電力増幅器。
【請求項１１】
第１変成回路網が、
第１増幅器の第２出力ノードに結合され、かつ負荷に結合された第１コンデンサと、
第１増幅器の第１出力ノードに結合され、かつ負荷に結合された第１インダクタと
を更に備えた請求項７に記載の差動電力増幅器。
【請求項１２】
第２変成回路網が、
第２増幅器の第３出力ノードに結合され、かつ負荷に結合された第２コンデンサと、
第２増幅器の第４出力ノードに結合され、かつ負荷に結合された第２インダクタと
を更に備えた請求項７に記載の差動電力増幅器。
【請求項１３】
第１増幅器が第１入力と第２入力とを受ける請求項４に記載の差動電力増幅器。
【請求項１４】
第１増幅器の第１スイッチ素子と第２スイッチ素子とが同時に動作可能状態および動作不能状態にされ、第２増幅器の第３スイッチ素子と第４スイッチ素子とが同時に動作可能状態および動作不能状態にされる請求項１３に記載の差動電力増幅器。
【請求項１５】
第１増幅器の第１スイッチ素子と第２スイッチ素子は、第２増幅器の第３スイッチ素子と第４スイッチ素子とが使用不能状態にある間に使用可能状態にされると共に、第２増幅器の第３スイッチ素子と第４スイッチ素子は、第１増幅器の第１スイッチ素子と第２スイッチ素子とが使用不能状態にある間に使用可能状態にされる請求項１４に記載の差動電力増幅器。
【請求項１６】
増幅器が、
第１出力ノードと第１供給電圧との間に結合された第１キャパシタンスと、
第２出力ノードと第１供給電圧との間に結合された第２キャパシタンスと、
を更に備えると共に、
第２増幅器が、
第３出力ノードと第３供給電圧との間に結合された第３キャパシタンスと、
第４出力ノードと第４供給電圧との間に結合された第４キャパシタンスと
を更に備える請求項４に記載の差動電力増幅器。
【請求項１７】
第１キャパシタンス、第２キャパシタンス、第３キャパシタンス、および第４キャパシタンスがコンデンサによって給電される請求項１６に記載の差動電力増幅器。
【請求項１８】
第１キャパシタンス、第２キャパシタンス、第３キャパシタンス、および第４キャパシタンスが第５スイッチ素子、第６スイッチ素子、第７スイッチ素子、および第８スイッチ素子の入力キャパシタンスによってそれぞれ給電される請求項１６に記載の差動電力増幅器。
【請求項１９】
第５スイッチ素子は第３出力ノードに結合され、第６スイッチ素子は第４出力ノードに結合され、第７スイッチ素子は第１出力ノードに結合され、また第８スイッチ素子は第２出力ノードに結合される請求項１８に記載の差動電力増幅器。
【請求項２０】
第１電力増幅器と第２電力増幅器の各々に前置増幅器を更に備えた請求項４に記載の差動電力増幅器。
【請求項２１】
各々の前置増幅器が、
第１供給電圧と第２供給電圧との間に接続された第５スイッチ素子、および第６スイッチ素子と、
第５スイッチ素子と第６スイッチ素子との間に接続された第３インダクタとを備えた請求項２０に記載の差動電力増幅器。
【請求項２２】
第１増幅器と第２増幅器とが交差結合された請求項４に記載の差動電力増幅器。
【発明の詳細な説明】
【０００１】  （発明の分野）
この発明は電力増幅器の分野に関する。この発明は特に、増幅器のスイッチ素子に印加されるピーク電圧を低減する改良型の電力増幅回路に関する。
【０００２】  （発明の背景）
電力増幅器を使用するある種の用途では、電力増幅器のスイッチ素子に印加されるピーク電圧を低減することが望ましい。例えば、ＣＭＯＳ素子では、トランジスタの降服電圧は供給電圧よりも僅かしか大きくないことがある。したがって、ＣＭＯＳ素子は、スイッチ素子に供給電圧の少なくとも２倍の電圧が印加される伝統的な設計の電力増幅器にはあまり適していない。
【０００３】  図１は従来型のＥ級増幅器の概略図である。図示のように、トランジスタＭ１は接地と、電圧源Ｖddに接続されているインダクタＬ１との間に接続されている。トランジスタＭ１のゲートは入力信号Ｖｉに接続されている。トランジスタＭ１とインダクタＬ１との接続がＶｄと表示されたノードを形成する。スイッチ素子Ｍ１、並びに記載されるその他のスイッチ素子は、例えばＭＯＳＦＥＴまたはその他のトランジスタのような任意の適したスイッチ素子であってよい。コンデンサＣ１はＶｄと接地との間に接続されている。増幅器はインダクタＬ２とコンデンサＣ２とからなる変成回路網を含んでいる。コンデンサＣ２は出力ノードＶoで負荷ＲLに接続されている。
【０００４】  図２は入力信号ＶｉとＶｄにおける合成電圧とを示すタイミング図である。入力信号Ｖｉが高電圧（Ｖdd）にある場合にはトランジスタＭ１はターンオンされ、Ｖｄは接地に保持される。入力信号Ｖｉが低電圧に移行すると、トランジスタＭ１はターンオフされ、Ｖｄにおける電圧はＶdd以上に上昇する。この時間中に、トランジスタＭ１はドレン−ソースのこの高電圧を維持しなければならない。ピークの後、Ｖｄにおける電圧は接地に達するまで低減する。標準的な先行技術のＥ級の設計では、このピーク電圧は約３．６Ｖddである。ピーク電圧は僅かに低減できるものの、Ｖｄにおける平均電圧はＶddに等しくなければならないので、約２．５Ｖdd未満には低減できない。図１に示すような設計は、トランジスタの降服電圧が供給電圧よりも僅かしか高くないＣＭＯＳのようなある種の素子技術にはあまり適していない。
【０００５】  したがって、増幅器のトランジスタに印加されるピーク電圧が、設計を実施するために使用される素子のトランジスタの降服電圧未満になるように低減される設計の増幅器が必要になることがある。
【０００６】  増幅器に関する他の問題点は差動回路の使用に関するものである。効率が高いシングルエンドの負荷が必要とされる場合は、差動−シングルエンド変換を行うことは困難である。したがって、改良型の差動−シングルエンド変換の設計が必要である。
【０００７】  （発明の概要）
この発明の電力増幅器は、第１供給電圧と第１出力ノードとの間に接続された第１スイッチ素子と、第２供給電圧と第２出力ノードとの間に接続された第２スイッチ素子と、第１出力ノードと第２出力ノードとの間に結合されたインダクタンスとを備えている。
【０００８】  この発明の他の実施形態は、第１端子と第２端子とを有するインダクタを備えるステップと、インダクタの第１端子と第１供給電圧との間に接続される第１スイッチ素子を備えるステップと、インダクタの第２端子と第２供給電圧との間に接続される第２スイッチ素子を備えるステップと、第１スイッチ素子と第２スイッチ素子をターンオンすることによって、クロックサイクルの第１部分の間にインダクタの第１端子と第２端子との間に電圧を印加するステップと、クロックサイクルの第２部分の間に第１スイッチ素子と第２スイッチ素子とをターンオフするステップと、を含む増幅器のピーク出力電圧を低減する方法を提供するものである。
【０００９】  この発明の別の実施形態は、第１供給電圧と第１出力ノードとの間に接続された第１スイッチ素子と、第２供給電圧と第２出力ノードとの間に接続された第２スイッチ素子と、第１出力ノードと第２出力ノードとの間に結合されたインダクタンスとを有する第１増幅器と、第３供給電圧と第３出力ノードとの間に接続された第３スイッチ素子と、第４供給電圧と第４出力ノードとの間に接続された第４スイッチ素子と、第３出力ノードと第４出力ノードとの間に結合されたインダクタンスとを有する第２増幅器とを備え、第１増幅器と第２増幅器とが負荷を駆動するように互いに結合された差動電力増幅器を提供するものである。
【００１０】  この発明のその他の目的、特徴、および利点は添付図面、および以下の詳細な説明から明らかにされる。
【００１１】  本発明を添付図面の図に限定ではなく例として示す。図中、同じ参照符号は同様の要素を示す。
【００１２】  （詳細な説明）
この説明を理解するための文脈を与えるため、以下にこの発明の代表的な用途を説明する。この発明の電力増幅器は携帯電話またはその他の機器のような無線送信システムで使用するための増幅器として使用できる。この発明は更に、これに限定されるものではないがＲＦ電力増幅器を含むその他の用途に応用してもよい。セルラー電話のような無線機器では、機器は送受器と、アンテナ送受切換器と、アンテナとを含んでいることがある。送受器とアンテナ送受切換器との間にはアンテナを介して送信するための信号を増幅するＲＦ電力増幅器が接続される。これはこの発明の電力増幅器の用途の一例である。勿論、この発明は電力増幅器が必要な他のどの用途に使用してもよい。携帯電話の用途の場合は、この発明はＧＳＭ、またはその他の定エンベロープ変調シススムに応用できる。
【００１３】  図３はこの発明の電力増幅器を使用できる環境の例を示したブロック図である。図３は一対の入力信号ＶinおよびＶipに接続された電力増幅器３１０を示している。入力信号は前記の送受器チップのような入力回路網からの入力３１２から発信される。図示のように入力３１２に接続された複数個のインバータＸ１およびＸ２によって入力バッファが形成される。入力バッファ回路は更に、それ以上、またはそれ以下の個数のインバータ、またはその他の任意の適宜な回路をも含むことができよう。電力増幅器３１０は更に、バッテリ電圧源ＶＢのような電圧源からの調整された電圧源Ｖddを供給する電圧調整器３１４にも接続されている。電力増幅器３１０は更に、負荷３１８に接続された変成回路網３１６にも接続されている。電力増幅器３１０と変成回路網３１６との接続は、単一接続でも、多重接続でもよいことに留意されたい。図３はｎの接続で示されている。無線送信システムの例では、負荷３１８はアンテナであってよい。図３に示されている構成部品はオプションであり、電力増幅器３１０に必須なものではないことに留意されたい。
【００１４】  図４はこの発明の電力増幅器の一実施形態の概略図である。電力増幅器は接地と、Ｖdnと表記されたノードとの間に接続されたスイッチ素子Ｍ１を含んでいる。スイッチ素子Ｍ１のゲートは入力信号Ｖinに接続されている。別のスイッチ素子Ｍ２は電圧源Ｖddと、Ｖdpと表記されたノードとの間に接続されている。スイッチ素子Ｍ２のゲートは入力信号Ｖipに接続されている。スイッチ素子Ｍ２とＭ１との間にはインダクタＬ１が接続されている。図４は更にＶdnと接地との間に接続されたコンデンサＣ１をも示している。コンデンサＣ３はＶdpとＶddの間に接続されている。コンデンサＣ１とＣ３は別個のコンデンサと、スイッチ素子Ｍ１およびＭ２の寄生キャパシタンスとを組合せたものでもよい。図４に示された電力増幅器は更に、Ｖdnと増幅器出力Ｖoとの間に接続されたリアクタンス回路網をも含んでいる。リアクタンス回路網はインダクタＬ２とコンデンサＣ２から形成され、回線の濾過およびインピーダンス変成に使用できる。負荷ＲLは増幅器出力Ｖoに接続されている。
【００１５】  図４に示した電力増幅器は配置上はプッシュプル増幅器と類似しているが、基本的には、入力信号ＶinとＶipが互いに逆信号である点でそれとは異なっている。スイッチ素子Ｍ１はｎチャネル素子であり、スイッチ素子Ｍ２はＰチャネル素子であるので、スイッチ素子Ｍ１とＭ２は双方とも同じ期間中ターンオン、ターンオフされる。図５は入力信号に対する、図４に示された増幅器に存在する電圧を示したタイミング図である。図５は更に、位相が互いに１８０°ずれた入力信号ＶinとＶipをも示している。つまり、入力信号の一方が高電圧だと、他方は低電圧である。位相１の間（Ｖinが高電圧で、Ｖipが低電圧）、スイッチ素子Ｍ１とＭ２は双方ともターンオンされるので、ＶdpおよびＶdnはＶddと接地とにそれぞれクランプされる。位相２の間（Ｖinが低電圧で、Ｖipが高電圧）、スイッチ素子Ｍ１とＭ２は双方ともターンオフされる。Ｖdnにおける電圧は上昇し、構成部品Ｌ１、Ｃ１、Ｃ３、Ｌ２、およびＣ２によって定められる周波数の値でリング（ｒｉｎｇ）し始める。効率を最高にするため、これらの構成部品は、Ｖdnが上昇し、次に位相２の終了の直前に接地に戻るように選択される。Ｖdpにおける電圧は降下し、同様にリングする。ノードＶdpにおける電圧は、スイッチ素子Ｍ１とＭ２とがターンオンする位相２の直前にＶddに戻る。
【００１６】  スイッチ素子Ｍ１とＭ２の両端の間に存在するピーク電圧は、Ｖdnの平均電圧がＶdpの平均電圧と同じでなければならないという制約のもとで、回路内の受動素子の値を変更することによって所望のとおりに調整できる。この平均電圧がＶdd／２である場合は、Ｖdnのピーク値はＶddのピーク値よりも僅かに高くなるだけであり、Ｖdpのピーク値は接地より僅かに低くなる。入力信号ＶinおよびＶipの波形のデューティサイクルは、ピーク電圧を更に低減するように調整できる。その結果、この構成によって、先行技術ではトランジスタが被っていた大きい信号スイング（ｓｉｇｎａｌ  ｓｗｉｎｇ）が除去される。
【００１７】  図４に示されている電力増幅器はノードＶdpに生ずる信号スイングをフルに生かすものではない。効率の上昇はＶdpとＶdnの双方に生ずる信号スイングを利用することによって達成できる。これは図６に示すようにノードＶdpとＶdnの両端間に負荷を差動的に接続することによって達成可能である。図６は図４に示したものと同様の電力増幅器を示している。電力増幅器はスイッチ素子Ｍ１およびＭ２、インダクタＬ１、およびコンデンサＣ１およびＣ３を含んでいる。変成回路網６１６が双方のノードＶdpとＶdnに接続されている。負荷ＲLは変成回路網６１６に接続されている。図６に示した電力増幅器の波形は図４に示した電力増幅器の波形と同様である。この実施形態では、負荷ＲLを流れる電流はＶdpとＶdnの電圧差によって決まる。
【００１８】  シングルエンド負荷が必要である場合は、シングルエンド負荷を促進するように変成回路網を形成することができる。図７は図示のようにＶdnとＶoの間に接続された２個のコンデンサＣ２とＣ４、およびインダクタＬ３を有する電力増幅器を示している。インダクタＬ２はＶdpと、コンデンサＣ２およびＣ４の接続点との間に接続されている。シングルエンド負荷ＲLはＶoと接地との間に接続されている。図７に示された電力増幅器の波形は図４に示された電力増幅器の波形と同様である。この実施形態では、Ｖdpから出力へと流れる電流、およびＶdnから出力へと流れる電流は負荷において同相に合計されると加算される。負荷はコンデンサＣ４によってＶdpまたはＶdnから交流結合される。インダクタＬ２とコンデンサＣ２も、負荷に供給される出力をＶdpおよびＶdnでの電圧スイング（ｖｏｌｔａｇｅ  ｓｗｉｎｇ）とは別個に調整可能であるように、負荷インピーダンスＲLを所望のインピーダンスへと変成するように選択できる。この場合は、Ｖoにおける電圧スイングはＣ２とＬ２の選択によって定められるＶdpおよびＶdnにおける電圧スイングとは異なる。Ｌ２とＣ２の組合せは同調回路であるので、これはある帯域の濾過を行う。付加的な濾過が必要である場合は、コンデンサＣ４とインダクタＬ３を付加的な帯域フィルタとして使用することもできる。要約すると、図７の構成におけるＬ２とＣ２はインピーダンス変成、濾過、および差動−シングルエンド変換の機能を同時に実行する。
【００１９】  この発明の増幅器は更に、図８に示すように互いに接続された（図７に示した増幅器のような）２つの増幅器を使用して差動的に実施してもよい。図８はスイッチ素子Ｍ１＋およびＭ２＋と、インダクタＬ１＋と、コンデンサＣ１＋およびＣ３＋と、コンデンサＣ２＋およびＣ４＋、およびインダクタＬ２＋およびＬ３から構成された変成回路網とから構成された第１の（正の側の）増幅器を示している。（負の側の）第２増幅器はスイッチ素子Ｍ１−およびＭ２−と、インダクタＬ１−と、コンデンサＣ１−およびＣ３−と、コンデンサＣ２−およびＣ４−、およびインダクタＬ２−およびＬ３から構成された変成回路網とから構成されている。２つの増幅器は図示のようにインダクタＬ２とコンデンサＣ２が互いに入れ代わっているだけで互いに同様である。負の側の入力信号Ｖin-とＶip-は正の側の入力信号Ｖin+とＶip+から１８０°シフトされている。図９はノードＶdn+、Ｖdp+、Ｖdn-、およびＶdp-に存在する電圧を示したタイミング図である。
【００２０】  図８に示した増幅器における受動素子の値は、双方の増幅器からの合成電流が負荷ＲLにおいて同相に合計されるように選択してもよい。図８に示した電力増幅器の利点は一般に差動回路に共通する利点と同様である。例えば、供給または基板ノイズからの不都合な干渉はコモンモード干渉である。その他の利点は、双方のクロック位相中に供給電流が流れるので供給抵抗の強い影響が軽減される。
【００２１】  図８に示されている負荷ＲLは電力増幅器の４つの出力ノードのうちの２つだけに接続してもよい場合があることに留意されたい。例えば、ノードＶdp+とＶdp-とがＶo接続されない状態で、図４に示したものと同様の構成を負荷ＲLに差動的に接続できよう。
【００２２】  図８は更に、オプションのインダクタＬ４がノードＶdp+とＶdp-との間に接続された（点線で示す）代替実施形態をも示している。オプションのインダクタＬ４がないと、ノードＶdp+、Ｖdp-、Ｖdn+、およびＶdn-での電圧スイングと、コンデンサＣ１＋、Ｃ１−、Ｃ３＋、およびＣ３−の値を別個に調整することができない。オプションのインダクタＬ４には、これらの電圧スイングを前述のキャパシタンス値とは別個に調整できるという利点がある。
【００２３】  前述のコンデンサＣ１およびＣ３はＶdpとＶdnでの電圧の波形を整形するために使用される。前述のように、これらのキャパシタンスは別個のコンデンサによって給電されてもよく、またはスイッチ素子Ｍ１とＭ２の寄生キャパシタンスによって給電されてもよい。別の実施形態では、これらのキャパシタンスは、増幅器の効率を高めるようにスイッチ素子によって形成される。
【００２４】  図１０は図８に示した増幅器と同様の電力増幅器の概略図である。図１０に示した増幅器の場合は、コンデンサＣ１＋とＣ３＋の代わりにスイッチ素子Ｍ３−とＭ４−とが使用される。同様に、コンデンサＣ１−とＣ３−の代わりにスイッチ素子Ｍ３＋とＭ４＋とが使用される。各スイッチ素子Ｍ３とＭ４は図示のように、反対側の増幅器からの電圧によって駆動される。例えば、スイッチ素子Ｍ４＋は負の側のＶdp-での電圧によって駆動される。スイッチ素子Ｍ４−は正の側のＶdp+での電圧によって駆動される。同様に、スイッチ素子Ｍ３＋はＶdn-での電圧によって駆動され、一方、スイッチ素子Ｍ３−はＶdn+での電圧によって駆動される。図１０に示した増幅器の波形は前記の波形と同様である。
【００２５】  図１０に示した増幅器によってスイッチ素子Ｍ１＋およびＭ１−をスイッチ素子Ｍ３＋およびＭ３−のサイズに等しい量だけ小さくすることができる。同様に、スイッチ素子Ｍ２＋およびＭ２−をスイッチ素子Ｍ４＋およびＭ４−のサイズに等しい量だけ小さくすることができる。しかし、スイッチ素子Ｍ１とＭ２は回路の安定性を確保するのに充分なサイズを保つ必要がある。スイッチ素子Ｍ１とＭ２のサイズの縮小によって、駆動されなければならない入力キャパシタンスが小さくなるので効率が高まる。図１０に示した増幅器の別の利点は、正の入力（Ｖip+，Ｖin+）および負の入力（Ｖip-，Ｖin-）でタイミングが変わる可能性があるにも関わらず、交差結合によって、Ｖdp-およびＶdn-に存在する波形がＶdp+およびＶdn+に存在する波形に対して確実に適正な位相関係を持つことが促進されるからである。
【００２６】  図１０は更にオプションのインダクタＬ４が図８に示したインダクタＬ４と同様に、（点線で示すように）ノードＶdp+とＶdp-との間に接続されている代替実施形態を示している。オプションのインダクタＬ４が接続されると、ノードＶdp+、Ｖdp-、Ｖdn+、およびＶdn-の電圧スイングを、Ｍ４−、Ｍ４＋、Ｍ３−、およびＭ３＋からの入力キャパシタンスとは無関係に選択できる。
【００２７】  図１１はインダクタンスＬ１＋とＬ１−が置き換えられていることを除いては図１０に示した増幅器と同様の電力増幅器の概略図である。インダクタＬ１＋の代わりに一対のインダクタＬ１Ａ＋とＬ１Ｂ＋が使用されている。インダクタＬ１−の代わりに一対のインダクタＬ１Ａ−とＬ１Ｂ−が使用されている。インダクタＬ１Ａ＋とＬ１Ｂ＋との接続によって形成されるノードは、インダクタＬ１Ａ−とＬ１Ｂ−との接続によって形成されるノードに接続されている。図１１に示した実施形態は、ノードＶdp+、Ｖdp-、Ｖdn+、およびＶdn-の電圧スイングをＭ４−、Ｍ４＋、Ｍ３−、およびＭ３＋からの入力キャパシタンスとは無関係に選択できる点で、オプションのインダクタＬ４を伴う図１０の実施形態と同様の利点を備えている。
【００２８】  図３に関連して前述したように、前記の増幅器のスイッチ素子Ｍ１とＭ２のゲートを駆動するために入力バッファ回路を使用してもよい。しかし、前置増幅回路のような同様の増幅回路を使用すれば効率を高めることができる。図１２は前置増幅回路を有する増幅器の例である。
【００２９】  図１２は図７に示した増幅器と同様の増幅器である。増幅器の入力に前置増幅器が示されている。前置増幅器は接地とＶddとの間に接続されたスイッチ素子Ｍ５およびＭ６からなっている。インダクタＬ３がスイッチ素子Ｍ５とＭ６との間に接続されている。前置増幅器は入力Ｖip2および入力Ｖin2を含んでいる。前置増幅回路は入力信号Ｖip2および入力Ｖin2を受け、増幅器によって使用される信号Ｖipおよび入力Ｖinを生成する。この前置増幅回路は、インダクタＬ３を除く全ての受動素子がないこと以外は前述の増幅器と同様である。前置増幅回路が必要とするキャパシタンスはスイッチ素子Ｍ１とＭ２のゲートの入力キャパシタンスから形成される。勿論、前置増幅器と共に他の受動素子を使用することもできよう。
【００３０】  図１３は図１２のＶin、Ｖip、Ｖdn、およびＶdpでの波形を示すタイミング図である。前記増幅器の出力波形ＶipおよびＶinは、最終段でスイッチ素子Ｍ１とＭ２の入力ゲートの駆動に良く適するようにする出力波形を有している。
【００３１】  コンデンサＣ２をＶdnとＶoとの間に接続して、別の構造のコンデンサＣ４をインダクタＬ２とＶoとの間に接続することもできることに留意されたい。この代替構造は図１２に示した構造と同様の機能を果たす。
【００３２】  図１４は図１２に示した回路よりも高い効率が得られる２段差動構造を利用した増幅器の概略図である。図１４に示した増幅器は図１０に示した差動増幅器と同様であるが、前置増幅回路が追加されている。増幅器の入力Ｖip+およびＶin+はスイッチ素子Ｍ５＋およびＭ６＋からなる前置増幅器に接続されている。スイッチ素子Ｍ５＋およびＭ６＋はこれらの間にインダクタＬ３＋を接続して、接地とＶddとの間に接続されている。スイッチ素子Ｍ８＋およびＭ７＋によってノードＶdp2+およびＶdn2+にそれぞれキャパシタンスが供給される。増幅器の負の側は同様に構成されている。前置増幅器の正と負の側は、（前述の）図１０に示された増幅回路と同様に交差結合されている。この構成では、電力増幅器のＮＭＯＳおよびＰＭＯＳスイッチ素子Ｍ１およびＭ２の入力キャパシタンスと、前置増幅器のスイッチ素子Ｍ７およびＭ８の入力キャパシタンスと、インダクタＬ５の値とを、Ｖdp2およびＶdn2における信号が所望のピーク振幅を有するように調整することができる。
【００３３】  本発明の別の態様は、差動信号から差動−シングルエンド出力変換と、インピーダンス変成を行う回路と方法に関するものである。差動回路にはよく知られた幾つかの利点がある。例えば、これらの信号はコモンモード（すなわち正と負の側が同一に実施される）であるので、ノイズ源からの強い影響が軽減される。さらに、偶数オーダー高調波（ｅｖｅｎ−ｏｒｄｅｒ  ｈａｒｍｏｎｉｃ）が回路対称性のため低減される。これらまたその他の利点があるので、負荷がシングルエンドの場合でも差動構造が望ましいことがある。シングルエンド負荷が必要な場合は、差動−シングルエンド変換用の回路が必要になる。
【００３４】  高周波で差動−シングルエンド変換を実行する先行技術の方法の１つは、変成器、または平衡不平衡変成器を使用することを含んでいる。図１５は変成器Ｔ１を用いて差動−シングルエンド変換を実行するために使用される先行技術の回路を示している。変成器Ｔ１の一次側は第１差動入力Ｖ+と第２差動入力Ｖ-に接続されている。変成器Ｔ１の二次側は接地と、出力ノードＶoに接続されている。負荷ＺLは接地と出力ノードＶoとの間に接続されている。変成器の巻数比が１：１である場合は、差動信号Ｖ+とＶ-は負荷ＺLを跨いで振幅（Ｖ+−Ｖ-）を有する信号へと変換される。
【００３５】  ある用途では、所定の負荷インピーダンスを駆動器によって確認される別のインピーダンスへと変成するためにインピーダンス整合、またはインピーダンス変成が必要である。インピーダンス変成は、差動−シングルエンド変換の一部として、図１５に示される変成器回路を使用して、変成器Ｔ１の巻数比を調整することによって達成できる。しかし、差動−シングルエンド変換、およびインピーダンス変成のために変成器を使用することには欠点がある。第１に、高性能の変成器は他の受動素子よりも大型で、コストが高く、また他の半導体回路と容易には統合できない。第２に、実際の変成器の磁気結合は不十分であり、入力から出力への電力損を誘発する。
【００３６】  この発明は差動−シングルエンド変換、並びにインピーダンス変成を実施し、変成器による解決方法の欠点を回避する技術を提供するものである。図１６は差動−シングルカンド変換、およびインピーダンス変成回路のブロック図を示している。この回路は第２差動入力信号Ｖ-と出力ノードＶoとの間に結合された第１インピーダンスＸ1を有している。第２インピーダンスＸ2は第１差動入力信号Ｖ+と出力ノードＶoとの間に結合されている。負荷ＺLは出力ノードＶoと接地との間に接続されている。図１６に示された回路内では、差動入力Ｖ+から出力ノードＶoへと流れる電流はＶ+での電圧から同相にシフトされる。同様に、差動入力Ｖ-から出力ノードＶoへと流れる電流はＶ-での電圧から同相にシフトされる。インピーダンスＸ１とＸ２は、これらが負荷ＺLで合成されるとこれらの２つの電流が互いに加算されるように選択される。例えば、Ｘ１が出力電流を＋９０°だけシフトし、Ｘ２が出力電流を−９０°だけシフトすると、合成電流が負荷にて同相に合計される。図１７は図１６に示される回路の実施態様の一例を示す。図１７はＬ−Ｃ差動−シングルエンド変換、およびインピーダンス変成回路を示している。インピーダンスＸ１は第２差動入力信号Ｖ-と出力ノードＶoとの間に結合されたコンデンサＣ５からなっている。インピーダンスＸ２は第１差動入力信号Ｖ+と出力ノードＶoとの間に結合されたインダクタＬ６からなっている。
【００３７】  図１６を再び参照すると、入力Ｖ+およびＶ-は差動入力であるので、入力の符号は逆である。しかし、差動入力Ｖ+およびＶ-の振幅は必ずしも同一である必要はない。差動−シングルエンド変換とインピーダンス変成の出力電圧Ｖoは以下の方程式によって与えられる。
【００３８】
【数１】
0005230054.tif 000002
負荷ＺLに供給される電力ＰLは以下の方程式によって与えられる。
【００３９】
【数２】
0005230054.tif 000003
差動−シングルエンド変換は、インピーダンスＸ1とＸ2の符号が逆である場合に達成される。インピーダンスＸ1とＸ2は、組合せがこの要求を満たすリアクタンス素子（例えば図１７のコンデンサＣ５およびインダクタＬ６）の何れかの組合せからなるものでよい。例えば、差動入力Ｖ+およびＶ-が同一の振幅Ａを有し、インピーダンスＸ1とＸ2が同一の振幅Ｘを有する場合は、出力電圧Ｖoはこれらの値を上記の方程式（１）に代入することによって算定することができる。その結果生ずる出力電圧Ｖoは以下の方程式によって与えられる。
【００４０】
【数３】
0005230054.tif 000004
方程式（３）から、比率Ｒ／Ｘは出力Ｖoの振幅が差動入力の振幅Ａ以上であるか、以下であるように選択することができることがわかる。Ｘの値が減少すると、出力Ｖoの電圧が増大する。同様に、Ｘの値が増大すると、出力Ｖoの電圧が減少する。
【００４１】  ある用途では、負荷ＺLは差動入力Ｖ-またはＶ+の一方から交流結合されなければならない。図１８および図１９は図１７に示した例の負荷ＺLから差動入力を交流結合できる態様の例を示している。図１８に示した回路では、付加的なコンデンサＣ６が出力ノードＶoと、コンデンサＣ５およびインダクタＬ６の双方との間に挿入されている。コンデンサＣ６は第１の差動入力Ｖ+と第２の差動入力Ｖ-とから出力ノードＶoを交流結合する。図１９に示した回路では、付加的なコンデンサＣ６が出力ノードＶoとインダクタＬ６との間に挿入されている。コンデンサＣ６は第１差動入力Ｖ+から出力ノードＶoを交流結合する。コンデンサＣ１は第２差動入力Ｖ-から出力ノードＶoの間の交流結合を行うことに留意されたい。
【００４２】  上記の差動−シングルエンド変換、およびインピーダンス変成を行う技術は、複数の差動入力を有する回路に適用できる。図２０は複数の差動入力を有する差動−シングルエンド変換、およびインピーダンス変成回路を示している。図２０は差動入力Ｖ1からＶNを示し、但しＮは差動入力の総数である。第１インピーダンスＸ1が差動入力Ｖ1と出力ノードＶoとの間に結合される。第２インピーダンスＸ2が差動入力Ｖ1と出力ノードＶoとの間に結合される。同様に、Ｎ番目のインピーダンスＸNが差動入力ＶNと出力ノードＶoとの間に結合される。各差動入力からの各々の電流は出力ノードＶoで同相に合計される。この実施形態では、ｊ番目の差動入力Ｖjと出力ノードＶoとの間のインピーダンスＸjは他の差動入力のインピーダンスに対する位相に左右される。インピーダンスＸjが純粋にリアクティブである場合に負荷Ｚ1への最適な出力伝達が行われる。しかし、この技術は、インピーダンスＸjが純粋にリアクティブではない場合でも適用できる。それは例えば、実インダクタとコンデンサが直列抵抗を有する場合に該当しよう。
【００４３】  前述のように、図３に示されたＲＦ電力増幅器は電力増幅器３１０と、電圧源ＶＤＤを供給するバッテリ電圧源ＶＢとの間に接続された電圧調整器３１４を含んでいる。この発明の一実施形態では、電圧調整器３１４は出力増幅回路と同じ集積回路上にある。電圧調整器の機能は電圧源を電力増幅器に供給し、出力電力のレベルの制御を補助することである。例えば、セルラー電話の環境では、基地局は、（例えば基地局からの物理的な距離のような要因に基づいて）各セルラー電話が送信すべき出力レベルを指示する。電圧レベル（ＶＤＤ）を変更することで電力増幅器の出力電力を制御できる。電圧源ＶＤＤの電圧が増大すると、出力電力が増大する。したがって、電圧調整器の動作を制御し、ひいては電圧源ＶＤＤの電圧を制御することによって、増幅器の出力電力を制御することができる。電力増幅器３１０は何れかの適宜の電圧調整器、または電圧源と共に機能するので、以下に適宜の電圧調整器を詳細に説明する。
【００４４】  図２１は電圧源ＶＢ、例えばバッテリから調整された電圧ＶＤＤを供給するために使用される電圧調整器５４４のブロック図である。図示のとおり、調整された電圧ＶＤＤは素子５３０に供給される。素子５３０は電力増幅器を含むが、これに限定されない、電圧源を必要とする何れかの種類の素子でよい。電圧調整器５４４は素子５３０に供給される電圧レベルＶＤＤを制御するために制御信号ＶＳＥＴに接続された入力５４６を含んでいる。以下に、（図３に示したような）ＲＦ電力増幅器で使用する文脈で、この発明の電圧調整器を詳細に説明する。しかし、電圧調整器は電圧源を必要とする任意の種類の増幅器、並びに他の何れかの種類の素子と共に使用できることが理解されよう。
【００４５】  図２２はバッテリ電圧ＶＢに接続された電圧調整器６４４の第一実施形態の概略図である。電圧調整器６４４は素子Ｍ９および演算増幅器Ｘ４からなっている。演算増幅器Ｘ４は電圧制御信号ＶＳＥＴに接続するための第１入力６４６を含んでいる。好適な実施形態では、制御信号ＶＳＥＴは所望の電圧レベルに比例するアナログ電圧信号である。演算増幅器Ｘ４への他の入力は調整された電圧ＶＤＤに接続されている。演算増幅器Ｘ４の出力は素子Ｍ９の入力に接続されている。
【００４６】  図２３はバッテリ電圧ＶＢに接続された電圧調整器７４４の他の実施形態の概略図である。電圧調整器７４４は図２２に示した電圧調整器６４４と同類の電圧調整器に演算増幅器Ｘ５と、スイッチ素子Ｍ１０と、外部抵抗Ｒ１からなる第２調整器回路を加えたものである。図２３は更に、電力増幅器は集積回路７７０上に形成されているが、抵抗Ｒ１はそうではないことを示すために、集積回路７７０（点線）をも示している。集積回路７７０は、電力供給される素子が載置されるものと同じ集積回路でもよい。
【００４７】  第１調整器回路は図２２に示した調整器回路と同様に接続される。第２調整器回路の演算増幅器Ｘ５は電圧制御信号に接続するための入力ＶＳＥＴ２を含んでいる。演算増幅器Ｘ５の他の入力は調整された電圧ＶＤＤに接続されている。演算増幅器Ｘ５の出力は素子Ｍ１０のゲートに接続されている。外部抵抗Ｒ１はバッテリ電圧ＶＢと素子Ｍ１０との間に接続されている。図２３は更に、制御信号ＶＳＥＴに接続された入力７４６を有する電圧制御回路７７６をも示している。電圧制御回路７７６は第１調整器回路と第２調整器回路によって使用される電圧制御信号ＶＳＥＴ１およびＶＳＥＴ２を生成するために信号ＶＳＥＴを使用する。双方の調整器を制御することによって電圧レベルＶＤＤを制御できる。加えて、第２調整器を選択的に起動させることによって、電力を集積回路７７０の外側に（抵抗Ｒ１を経て）散逸させることができる。その結果、集積回路７７０内で発生する熱が低減する。
【００４８】  電圧調整器７４４は以下のように動作する。集積回路７７０上で散逸する電力量を最小限にすることが望ましいので、１つの目標は、外部抵抗Ｒ１を経た電力散逸を最大限にするために第２調整器回路（Ｘ５、Ｍ１０）の使用を最大限にすることである。したがって、電圧制御回路７７６は第２調整器回路を使用可能状態にして、第１調整器回路（Ｘ４、Ｍ９）を使用可能状態にする前に可能な限りの電力を供給する。言い換えると、第２調整器回路が供給可能であるよりも多くの電力が必要な場合は、第１調整器回路が使用可能状態にされて、付加的な電力を供給する。このようにして、最大量の電力が外部抵抗Ｒ１を経て散逸される。
【００４９】  図２４は多数の調整器と多数の外部抵抗とを有する電圧調整器８４４の別の実施形態の概略図である。電圧調整器８４４は図２３に示した調整器７４４と同様の調整器に、素子Ｍ１１、演算増幅器Ｘ６、および外部抵抗Ｒ２からなる第３調整器回路を加えたものである。第３調整器回路は第２調整器回路と同様に接続され、同様に動作する。第３調整器回路の演算増幅器Ｘ６は電圧制御信号に接続するための入力ＶＳＥＴ３を含んでいる。演算増幅器Ｘ５の他の入力は調整された電圧ＶＤＤに接続されている。演算増幅器Ｘ６の出力は素子Ｍ１１のゲートに接続されている。外部抵抗Ｒ２はバッテリ電圧ＶＢと素子Ｍ１１との間に接続されている。図２４は更に、制御信号ＶＳＥＴに接続された入力８４６を有する電圧制御回路８７６をも示している。電圧制御回路８７６は調整器回路によって使用される電圧制御信号ＶＳＥＴ１、ＶＳＥＴ２、およびＶＳＥＴ３を生成するために信号ＶＳＥＴを使用する。第２調整器、または第３調整器を起動させることによって、出力を集積回路８７０の外側に（抵抗Ｒ１および／またはＲ２を経て）散逸させることができ、その結果集積回路８７０内に発生する熱が低減される。
【００５０】  電圧調整器８４４は以下のように動作する。集積回路８７０上で散逸される電力量を最小限にすることが望ましいので、１つの目標は、外部抵抗Ｒ１およびＲ２を経た電力散逸を最大限にするために第２調整器回路および第３調整器回路の使用を最大限にすることである。したがって、電圧制御回路８７６は第２調整器回路および第３調整器回路を使用可能状態にして、第１調整器回路を使用可能状態にする前に可能な限りの電力を供給する。言い換えると、第２調整器回路および／または第３調整器回路が供給可能であるよりも多くの電力が必要な場合は、第１調整器回路が使用可能状態にされて、付加的な電力を供給する。このようにして、最大量の電力が外部抵抗Ｒ１およびＲ２を経て散逸される。
【００５１】  抵抗Ｒ１およびＲ２の値は、ユーザのニーズに応じて同一でもよく、異なっていてもよい。加えて、この発明は１つ、または２つの外部抵抗を使用することに限定されるものではない。付加的な調整器回路および外部抵抗を追加することができる。一実施形態では、抵抗Ｒ１の値は０．７オームであり、抵抗Ｒ２の値は０．３オームである。
【００５２】  この発明の他の利点には、デュアルゲート酸化物素子の使用が含まれる。ＣＭＯＳディジタルシステムでは、２つの電圧レベル（例えば３．３ボルトと５ボルト）で使用するのに適した素子を備えることが望ましい場合がある。したがって、０．５μｍと０．３５μｍの双方の素子を有する単一の集積回路を提供するための加工技術が開発されている。前述のように、ゲート酸化物が厚いほど、降服電圧が高い素子になる。これに対して、ゲート酸化物が薄いほど、素子は高速になるが、降服電圧は低くなる。
【００５３】  この発明のＲＦ増幅器は増幅器の様々な構成部品のあるゲート長さを選択することによって、デュアルゲート酸化物素子の利用可能性を活用するものである。例えば、前処理回路、または前駆動器回路の場合、高速度であることが望ましく、降服電圧はそれほど重要ではないことが判明している。したがって、これらの素子はより薄いゲート酸化物を使用して設計される。降服電圧が高いことがより重要である出力状態素子の場合は、素子はより薄いゲート酸化物を使用して設計される。
【００５４】  一実施形態では、図１２および図１４に示したＲＦ増幅器のようなＲＦ増幅器を作成するためにデュアルゲート酸化物素子が使用される。これらの増幅器におけるデュアルゲート酸化物の１つの適切な使用形態は、０．５μｍと０．３５μｍの双方の長さのチャネルを有する素子を使用することである。０．５μｍと０．３５μｍの素子は厚さがそれぞれ１４０オングストローム（Å）および７０Åである。図１２に示した実施例に戻ると、前駆動器素子Ｍ５およびＭ６は、出力素子Ｍ１およびＭ２よりも大幅に狭い幅のものを選択できる。この場合は、前駆動器の出力信号ＶｉｐおよびＶｉｎはほぼ正弦の信号であり、電圧差（Ｖｉｐ−Ｖｉｎ）は約＋Ｖｄｄと−Ｖｄｄとの間で変化し、Ｍ１およびＭ２の入力キャパシタンスは、Ｍ５もＭ６もＶｄｄ以上の電圧降下を受けないように選択される。その結果、前駆動器には高い降服電圧は重要ではなく、０．３５μｍの素子を使用して素子Ｍ５とＭ６を実装することができる。高い効率が望まれる場合は、最終増幅器段のスイッチ素子Ｍ１とＭ２は、これらの素子がオンである場合にノードＶｄｎおよびＶｄｐが接地とＶｄｄのそれぞれの供給電圧に強くクランプされるように、素子の幅が大きいサイズにされる。この場合は、電圧差（Ｖｄｐ−Ｖｄｎ）は前駆動器、およびＭ１、Ｍ２のいずれかの範囲より大きい範囲にわたって変化し、または双方ともＶｄｄよりも大きい電圧降下を受ける。これらの素子からはより高い降服電圧が望ましいので、Ｍ１およびＭ２はそれぞれ０．５μｍの素子を使用して実装可能である。ＰＭＯＳトランジスタは標準的にはＮＭＯＳトランジスタよりも遅く、より厚いゲート酸化物素子はより薄いゲート酸化物素子よりも遅いので、ＮＭＯＳ素子にはＰＭＯＳ素子の場合よりも厚いゲート酸化物を使用することが好適である。図１４のＲＦ増幅器にデュアルゲート酸化物の厚みを使用する例には、厚いゲート酸化物を有するＮＭＯＳ素子だけしか含まれない。前駆動器トランジスタＭ５＋、Ｍ５−、Ｍ６＋、Ｍ６−、Ｍ７＋、Ｍ７−、Ｍ８＋、およびＭ８一は、前述のようにＶｄｄ以上の電圧降下を受けず、また降服電圧は重要な関心事ではないので、０．３５μｍの素子を使用して実装される。前述のように、最終増幅段はより大きい電圧スイングを受ける。しかし、これらのより大きいスイングは、ＮＭＯＳ素子だけがＶｄｄより大きい電圧スイングを受けるように、そのＮＭＯＳ素子とＰＭＯＳ素子を横切って分散することができる。これはインダクタＬ１＋、Ｌ１−、およびＬ４と、素子Ｍ３＋、Ｍ３−、Ｍ４＋、およびＭ４−の入力キャパシタンスを調整することによって達成される。このアプローチでは、最終増幅段のＰＭＯＳ素子Ｍ２＋、Ｍ２一、Ｍ４＋、およびＭ４−はゲート酸化物素子よりも薄く、一方、ＮＭＯＳ素子Ｍ１＋、Ｍ１−、Ｍ３＋、およびＭ３−はゲート酸化物素子よりも厚い。
【００５５】  勿論、この発明は前述の値に限定されるものではない。例えば、より薄いゲート酸化物がより一般的になれば、一方、または双方の厚みは薄くなってもよい。加えて、「より厚い」、または「より薄い」という用語はこの説明ではゲート酸化物の厚みの意図的な、または著しい差だけを意味することを意図している。例えば、０．３５μｍの素子は製造公差に応じてある少ない数値だけ互いに異なることがある。０．５μｍの素子は０．３５μｍの素子よりも「厚い」ものと見なされる。更に、この発明は種々異なるＣＭＯＳ素子に適用され、また前述のＲＦ増幅器はこの発明のデュアルゲート酸化物素子の適用の一例として使用されるに過ぎないことにも留意されたい。
【００５６】  この発明の別の利点は、この発明のＲＦ電力増幅器をパッケージする態様にも関するものである。ＲＦ増幅器の設計にはトランジスタまたはスイッチ素子に対する低いインピーダンスと低い抵抗が必要である。加えて、ＲＦ電力増幅器の設計には通常インダクタおよびコンデンサのような幾つかの受動素子が必要である。これらの構成部品を電力増幅器のパッケージに集積することが有利である。この発明のパッケージ技術は、「フリップチップ」技術、および多層セラミックチップキャリヤ技術を使用した上記の事柄を指向するものである。
【００５７】  図２５および図２６はそれぞれこの発明のパッケージ技術を示した等角図および側面図である。図２５および図２６は多層セラミックチップキャリヤ９７２上に実装された「フリップチップ」集積回路９７０を示している。集積回路９７０は集積回路９７０の下側の複数の接続点、すなわち「バンプ」９７４を含んでいる。同様に、セラミックチップキャリヤ９７２は複数の接続点、すなわちバンプ９７６を含んでいる。集積回路９７０のバンプ９７４はハンダによって形成され、セラミックチップキャリヤ９７２の上表面に形成された対応する導通材料に実装することができる。同様に、セラミックチップキャリヤ９７２のバンプ９７６もハンダによって形成され、チップキャリヤ９７２をプリント基板（図示せず）に実装するために使用される。代表的なフリップチップでは２５０μｍ間隔のパンプが可能である。代表的なチップキャリヤでは更に、フリップチップのバンプ９７４に接続するための２５０μｍ間隔のバイア（ｖｉａ）が可能である。一実施形態では、６×６ｍｍのセラミックチップキャリヤはＰＣＢに接続するための３６のバンプ９７６を含んでいる。フリップチップおよびセラミックキャリヤ技術は従来の技術であると見なされ、詳細には説明しない。
【００５８】  集積回路９７０とセラミックチップキャリヤ９７２上にこの発明のＲＦ電力増幅器のある種の構成部品を選択的に配置することによって様々な利点を実現できる。この発明を図１４に示したＲＦ電力増幅器に関して説明するが、この発明は電力増幅器に限定されるものではない。この発明の一実施形態では、全てのスイッチ素子が集積回路９７０上に形成される。加えて、集積回路９７０上に形成された（スイッチ素子Ｍ１＋、Ｍ１−、Ｍ２＋、Ｍ２−のような）電力用トランジスタは好適には集積回路９７０のバンプ９７４の下に直接配置され、その結果、（ワイヤボンディングによる集積回路パッケージと比較して）低い抵抗とインダクタンスが生ずる。
【００５９】  多層セラミックチップキャリヤ９７２は高性能インダクタ、変成器、およびコンデンサを構成するために使用される。これは、複数のインダクタとコンデンサを必要とすることがあるのでＣＭＯＳ電力増幅器の構造に有利である。例えば、シングルバンドの電力増幅器は、プリント回路基板上に構成するのは非実用的である４〜８個のインダクタを必要とすることがある。加えて、プッシュプル増幅器の設計に必要な高い変成比を得るために複数の整合回路網が使用される。この発明の一実施形態では、変成器、インダクタ、コンデンサ、およびその他の受動素子がセラミックチップキャリヤ９７２上に形成される。セラミックチップキャリヤ９７２はこれらの受動素子を実装するように設計可能な（陰線として示された）複数の導電層９７８を含んでいる。
【００６０】  図１４に示されたＲＦ電力増幅器の一実施形態では、全てのスイッチ素子とコンデンサＣ２＋およびＣ２は集積回路９７０上にあり、インダクタＬ３＋、Ｌ３−、Ｌ５、Ｌ１＋、Ｌ１−、Ｌ４：Ｌ２＋、およびＬ２−は多層セラミックチップキャリヤ９７２上にある。
【００６１】  ＣＭＯＳ電力増幅器の設計では、大きいオンチップゲートキャパシタンスを無視するために複数の高性能インダクタが必要である。これらのキャパシタンスは大きいので、必要なインダクタの値は低く、集積することが困難である。１つの解決方法はセラミックチップキャリヤ上に高性能インダクタを形成することである。図２７は図２５および図２６に示したセラミックチップキャリヤ９７２を示す図であり、水平に形成されたインダクタ１１８０がセラミックチップキャリヤ９７２上に形成されている。インダクタ１１８０は２つのバイア（ｖｉａ）１１８４によってセラミックチップキャリヤ９７２の２つのバンプ９７４に接続された導電トレース１１８２によって形成された水平ループ部を含んでいる。インダクタ１１８０の欠点の１つは、インダクタの値がセラミックチップキャリヤ９７２のより低い層に通すのに充分に大きくない限り、インダクタ接続部がセラミックチップキャリヤ９７２の縁部に近接していなければならないことである。
【００６２】  図２８は垂直に形成されたインダクタ１２８０がキャリヤ９７２内に形成されたセラミックチップキャリヤ９７２を示した図である。インダクタ１２８０は、キャリヤ９７２のより低いレベルに形成してよい導電トレース１２８６へと延長するバイア１２８４によって垂直方向に形成されている。図示のように、インダクタ１２８０はセラミックチップキャリヤ９７２へと下方に延長し、バイア１２８４とトレース１２８６が同一平面上にあるので共面である。バイア１２８４は必要なインダクタンスに応じてキャリヤ９７２の幾つかの層を貫いて形成できる。インダクタ１２８０のような垂直に形成されたインダクタは、水平に形成されたインダクタと比較して２つの主な利点を有している。第１に、垂直に形成されたインダクタは、他のルーティングチャネルを遮断することなく、チップ９７０の下に形成することができる。したがって、より多くの構成オプションが得られ、またより多くのインダクタを形成できる。第２に、垂直に形成されたバイア１２８４は水平の導電トレース１１８２とは異なり、バイア１２８４が導電トレースよりも表面の断面積が大きいので、ＲＦ周波数における損失が少ない。バイア１２８４はほぼ円筒形であり、表面積はπｄＬである。但し、ｄはバイア１２８４の直径（約１００μｍ）であり、Ｌはバイアの長さである。導電トレース１１８２のような導電トレースの表面積は２ｄＬである。したがって、ＲＦ周波数におけるバイアの抵抗は、導電トレース１１８２の抵抗よりも約π／２だけ少ない。
【００６３】  図２９および図３０はこの発明の垂直に形成されたインダクタの一実施形態を示している。図２９は接続点１３１０、１３１２、１３１４、および１３１６の間に接続されたインダクタＬ７、Ｌ８、Ｌ９、Ｌ１０、およびＬ１１を示す電気回路の概略図である。図示のように、インダクタＬ７およびＬ８は接続点１３１０と１３１２の間に接続されている。同様に、インダクタＬ９およびＬ１０は接続点１３１４と１３１６の間に接続されている。インダクタＬ１１は、インダクタＬ９とＬ１０の間、およびＬ７とＬ８の間に形成された接続点１３１８と１３２０の間に接続されている。
【００６４】  図３０はこの発明の垂直に形成されたインダクタを使用して図２９の回路を実装可能である態様の一例を示している。接続点１３１０、１３１２、１３１４、および１３１６はセラミックチップキャリヤ（図３０には図示せず）の表面に形成され、フリップチップ９７０の４つのバンプ９７４に電気的に接続される。この例では、インダクタはセラミックチップキャリヤの上の２層を使用して形成される。バイア１３２２と１３２４は、これらがセラミックチップキャリヤの下層に形成されたそれぞれの導電トレース１３２６および１３２８の端部に接続される双方の層を貫いて延在する。導電トレース１３２６と１３２８の反対端は、これもセラミックチップキャリヤの下層に形成されたバイア１３３０と１３３２にそれぞれ接続される。バイア１３２２、導電トレース１３２６、およびバイア１３３０が共にインダクタＬ７を形成する。同様に、バイア１３２４、導電トレース１３２８、およびバイア１３３２が共にインダクタＬ９を形成する。バイア１３３０と１３３２は上層に形成された導電トレース１３３４の反対端に接続される。導電トレース１３３４はインダクタＬ１１を形成する。最後に、バイア１３３６と１３３８は、それぞれバイア１３３０および１３３２、並びに導電トレース１３３４の反対端に接続される。バイア１３３６と１３３８はインダクタＬ８とＬ１０をそれぞれ形成する。図２９および図３０はインダクタをセラミックチップキャリヤに形成できる態様の特定の一例を示しているが、他の実装形態も可能であることを理解されたい。
【００６５】  前述の説明では、この発明を特定の実施形態を参照して説明してきた。請求項に開示したこの発明の広義の趣旨と範囲から逸れることなく、種々異なる修正と変換を行うことができる。したがって、この明細書と図面は限定的な意味ではなく説明目的であるものと見なされる。
【図面の簡単な説明】
【図１】  先行技術のＥ級増幅器の概略図である。
【図２】  図１に示した先行技術のＥ級増幅器の、入力信号ＶIに対するＶDにおける電圧を示したタイミング図である。
【図３】  この発明の電力増幅器を使用できる環境の例を示したブロック図である。
【図４】  この発明の電力増幅器の一実施形態の概略図である。
【図５】  図４に示した増幅器に存在する、入力信号に対する電圧のタイミング図である。
【図６】  負荷が差動的に接続された、この発明の電力増幅器の実施形態の概略図である。
【図７】  シングルエンド負荷に接続された、この発明の電力増幅器の実施形態の概略図である。
【図８】  差動的に接続された、この発明の電力増幅器の実施形態の概略図である。
【図９】  図８に示した増幅器内に存在する電圧を示したタイミング図である。
【図１０】  この発明の電力増幅器の実施形態の概略図である。
【図１１】  この発明の電力増幅器の別の実施形態の概略図である。
【図１２】  前置増幅回路を有する、この発明の電力増幅器の実施形態の概略図である。
【図１３】  図１２に示した増幅器内に存在する電圧を示したタイミング図である。
【図１４】  この発明の２段差動電力増幅器の実施形態の概略図である。
【図１５】  差動−シングルエンド変換を実施するために使用される先行技術の回路の概略図である。
【図１６】  この発明の差動−シングルエンド変換およびインピーダンス変成回路のブロック図である。
【図１７】  この発明の差動−シングルエンド変換およびインピーダンス変成回路の概略図である。
【図１８】  負荷から交流結合された差動入力を示す概略図である。
【図１９】  負荷から交流結合された差動入力を示す概略図である。
【図２０】  多重差動入力を有する差動−シングルエンド変換およびインピーダンス変成回路のブロック図である。
【図２１】  この発明の電圧調整器の実施形態のブロック図である。
【図２２】  この発明の電圧調整器の実施形態の概略図である。
【図２３】  この発明の電圧調整器の実施形態の概略図である。
【図２４】  この発明の電圧調整器の実施形態の概略図である。
【図２５】  この発明の素子がパッケージされる態様を示した等角図である。
【図２６】  図２５に示した素子の側面図である。
【図２７】  インダクタがキャリヤ内に形成されたセラミックチップキャリヤを示した図である。
【図２８】  インダクタがキャリヤ内に垂直に形成されたセラミックチップキャリヤを示した図である。
【図２９】  ４つの接続点の間に接続されたインダクタの電気的な概略図である。
【図３０】  図２９に示したインダクタがセラミックチップキャリヤ内に形成される態様の例を示した図である。
【図１】
0005230054.tif 000005
【図２】
0005230054.tif 000006
【図３】
0005230054.tif 000007
【図４】
0005230054.tif 000008
【図５】
0005230054.tif 000009
【図６】
0005230054.tif 000010
【図７】
0005230054.tif 000011
【図８】
0005230054.tif 000012
【図９】
0005230054.tif 000013
【図１０】
0005230054.tif 000014
【図１１】
0005230054.tif 000015
【図１２】
0005230054.tif 000016
【図１３】
0005230054.tif 000017
【図１４】
0005230054.tif 000018
【図１５】
0005230054.tif 000019
【図１６】
0005230054.tif 000020
【図１７】
0005230054.tif 000021
【図１８】
0005230054.tif 000022
【図１９】
0005230054.tif 000023
【図２０】
0005230054.tif 000024
【図２１】
0005230054.tif 000025
【図２２】
0005230054.tif 000026
【図２３】
0005230054.tif 000027
【図２４】
0005230054.tif 000028
【図２５】
0005230054.tif 000029
【図２６】
0005230054.tif 000030
【図２７】
0005230054.tif 000031
【図２８】
0005230054.tif 000032
【図２９】
0005230054.tif 000033
【図３０】
0005230054.tif 000034