(57)【特許請求の範囲】
【請求項１】
複数のレジスタを縦続接続して構成され、これらレジスタでスタートパルスを順次シフトさせたシフトパルスを各レジスタから出力するシフトレジスタを備え、
外部から供給された映像信号を、前記シフトパルスに同期したタイミングで各信号線に供給する液晶駆動回路において、
前記シフトレジスタ内の隣接する３つ以上のレジスタの出力に基づいて、前記シフトパルスよりもパルス幅の広い幅広パルス信号を生成するパルス幅拡張回路と、
前記幅広パルス信号と前記映像信号に同期したそれぞれ周波数が異なる複数のタイミング制御信号との論理積信号に基づいて、前記映像信号を対応する信号線に供給するか否かを切り替えるアナログスイッチの切替タイミングを決定するタイミング決定回路と、を備え、
前記複数のタイミング制御信号の周波数はそれぞれ異なり、
前記タイミング制御信号は、前記シフトレジスタをシフトさせるクロック信号と同一周波数の信号と、周波数が前記クロック信号の１／２の信号とを含み、
前記タイミング決定回路は、
前記信号線のそれぞれに対応して設けられ、前記映像信号を対応する信号線に供給するか否かを切り替える切替回路と、
前記幅広パルス信号と前記映像信号に同期したタイミング制御信号とに基づいて、前記映像信号が対応する信号線に供給されるタイミングに合わせて前記切替回路の切り替えを制御する切替制御回路と、を有することを特徴とする液晶駆動回路。
【請求項２】
前記シフトレジスタは、信号線の数分の前記レジスタを少なくとも有し、
前記パルス幅拡張回路は、所定の信号線に前記映像信号を供給する際は、前記所定の信号線に対応する前記レジスタの出力と、該レジスタの前段のレジスタの出力と、該レジスタの前々段のレジスタの出力とに基づいて、前記幅広パルス信号を生成することを特徴とする請求項１に記載の液晶駆動回路。
【請求項３】
前記シフトレジスタは、該シフトレジスタに入力されるクロック信号の半周期ごとに前記シフトパルスをシフトさせることを特徴とする請求項１または２に記載の液晶駆動回路。
【請求項４】
前記シフトレジスタは、該シフトレジスタに入力されるクロック信号の一周期ごとに前記シフトパルスをシフトさせることを特徴とする請求項１または２のいずれかに記載の液晶駆動回路。
【請求項５】
複数のレジスタを縦続接続して構成され、これらレジスタでスタートパルスを順次シフトさせたシフトパルスを各レジスタから出力するシフトレジスタを備え、
外部から供給された映像信号を、前記シフトパルスに同期したタイミングで各信号線に供給する液晶駆動回路において、
前記シフトレジスタ内の隣接する２つのレジスタの出力に基づいて、前記シフトパルスよりもパルス幅の広い幅広パルス信号を生成するパルス幅拡張回路と、
前記幅広パルス信号と前記映像信号に同期したそれぞれ周波数が異なる複数のタイミング制御信号との論理積信号に基づいて、前記映像信号を対応する信号線に供給するか否かを切り替えるアナログスイッチの切替タイミングを決定するタイミング決定回路と、を備え、
前記シフトレジスタは、前記シフトレジスタに入力されるクロック信号の半周期ごとに前記シフトパルスをシフトさせ、
前記複数のタイミング制御信号の周波数はそれぞれ異なり、
前記タイミング制御信号は、前記シフトレジスタをシフトさせるクロック信号と同一周波数の信号と、周波数が前記クロック信号の１／２の信号とを含み、
前記タイミング決定回路は、
前記信号線のそれぞれに対応して設けられ、前記映像信号を対応する信号線に供給するか否かを切り替える切替回路と、
前記幅広パルス信号と前記映像信号に同期したタイミング制御信号とに基づいて、前記映像信号が対応する信号線に供給されるタイミングに合わせて前記切替回路の切り替えを制御する切替制御回路と、を有することを特徴とする液晶駆動回路。
【請求項６】
前記シフトレジスタは、信号線の数分の前記レジスタを少なくとも有し、
前記パルス幅拡張回路は、所定の信号線に前記映像信号を供給する際は、前記所定の信号線に対応する前記レジスタの出力と、該レジスタの前段のレジスタの出力とに基づいて、前記幅広パルス信号を生成することを特徴とする請求項５に記載の液晶駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、シフトレジスタから出力されたシフトパルスを利用して各信号線に映像信号を供給する液晶駆動回路に関する。
【背景技術】
【０００２】  液晶表示装置は、軽量かつ低消費電力型のフラットパネルディスプレイとして注目を集めている。中でも、各表示画素毎に薄膜トランジスタ（以下、ＴＦＴと略称する）等のスイッチ素子を設けたアクティブマトリクス型の液晶表示装置は、クロストークのない高精細な表示画像が得られることから、テレビやＯＡ用途等の各種ディスプレイとして広く利用されている。さらに近年では、表示画面の大型化の要求から、このような液晶表示装置を投射型にする試みがなされている。【０００３】  投写型の液晶表示装置において、小型化、低価格化および低消費電力化を達成するには、光学系を小型化する必要があり、具体的には、液晶表示装置自体を３インチ程度に小型化しなければならない。このため、各表示画素を駆動するための駆動回路を表示画素部と同一基板上に一体的に形成して小型化を図る試みがなされている。
【発明が解決しようとする課題】
【０００４】  しかしながら、駆動回路と表示画素部を同一基板上に一体的に形成すると、駆動回路内の映像信号線駆動回路部で使用されるクロック信号が論理回路の入力容量などにより遅れることがある。
【０００５】  クロック信号が遅れると、映像信号を信号線に供給するか否かを切り替えるアナログスイッチ制御用のサンプリングパルスの出力タイミンクが映像信号のタイミングに対して遅れ、後段のアナログスイッチを通過すべき映像信号が、その前段のアナログスイッチで通過してしまい、表示画像が劣化してしまう。
【０００６】  また、アナログスイッチ制御用のサンプリングパルスの出力タイミンクが映像信号に対して大きく遅れると、表示画像の表示位置がずれてしまう。さらに、サンプリングパルスのパルス幅が大きくなると、複数のアナログスイッチが同時にオンするおそれがあり、表示不良が発生してしまう。
【０００７】  本発明は、上記課題に鑑みてなされたものであり、シフトレジスタに入力されるクロック信号が遅延しても、画質の劣化や表示位置のずれが起きないようにした液晶駆動回路を提供することを目的とする。
【０００８】  具体的には、アナログスイッチ制御用のサンプリングパルスの映像信号に対する出力タイミンクのずれを修正し、またパルス幅の広がりによる前後のパルスの重なりを防ぐことができる映像信号線駆動回路としての液晶駆動回路を提供することを目的とする。これにより、表示画像の劣化を少なくして良好な表示が得られる液晶駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様は、複数のレジスタを縦続接続して構成され、これらレジスタでスタートパルスを順次シフトさせたシフトパルスを各レジスタから出力するシフトレジスタを備え、
外部から供給された映像信号を、前記シフトパルスに同期したタイミングで各信号線に供給する液晶駆動回路において、
前記シフトレジスタ内の隣接する３つ以上のレジスタの出力に基づいて、前記シフトパルスよりもパルス幅の広い幅広パルス信号を生成するパルス幅拡張回路と、
前記幅広パルス信号と前記映像信号に同期した複数のタイミング制御信号とに基づいて、前記映像信号を対応する信号線に供給するタイミングを決定するタイミング決定回路と、を備え、
前記複数のタイミング制御信号の周波数はそれぞれ異なり、
前記タイミング制御信号は、前記シフトレジスタをシフトさせるクロック信号と同一周波数の信号と、周波数が前記クロック信号の１／２の信号とを含み、
前記タイミング決定回路は、
前記信号線のそれぞれに対応して設けられ、前記映像信号を対応する信号線に供給するか否かを切り替える切替回路と、
前記幅広パルス信号と前記映像信号に同期したタイミング制御信号とに基づいて、前記映像信号が対応する信号線に供給されるタイミングに合わせて前記切替回路の切り替えを制御する切替制御回路と、を有することを特徴とする液晶駆動回路を提供する。
また、本発明の他の一態様は、複数のレジスタを縦続接続して構成され、これらレジスタでスタートパルスを順次シフトさせたシフトパルスを各レジスタから出力するシフトレジスタを備え、
外部から供給された映像信号を、前記シフトパルスに同期したタイミングで各信号線に供給する液晶駆動回路において、
前記シフトレジスタ内の隣接する２つのレジスタの出力に基づいて、前記シフトパルスよりもパルス幅の広い幅広パルス信号を生成するパルス幅拡張回路と、
前記幅広パルス信号と前記映像信号に同期した複数のタイミング制御信号とに基づいて、前記映像信号を対応する信号線に供給するタイミングを決定するタイミング決定回路と、を備え、
前記シフトレジスタは、前記シフトレジスタに入力されるクロック信号の半周期ごとに前記シフトパルスをシフトさせ、
前記複数のタイミング制御信号の周波数はそれぞれ異なり、
前記タイミング制御信号は、前記シフトレジスタをシフトさせるクロック信号と同一周波数の信号と、周波数が前記クロック信号の１／２の信号とを含み、
前記タイミング決定回路は、
前記信号線のそれぞれに対応して設けられ、前記映像信号を対応する信号線に供給するか否かを切り替える切替回路と、
前記幅広パルス信号と前記映像信号に同期したタイミング制御信号とに基づいて、前記映像信号が対応する信号線に供給されるタイミングに合わせて前記切替回路の切り替えを制御する切替制御回路と、を有することを特徴とする液晶駆動回路を提供する。
【００１０】  本発明では、幅広パルス信号とタイミング制御信号とに基づいて、映像信号を信号線に供給するタイミングを決定するため、シフトレジスタの動作が遅延しても適切なタイミングで各信号線に映像信号を供給でき、画質の向上が図れる。
【発明を実施するための形態】
【００１１】  以下、本発明に係る液晶駆動回路について、図面を参照しながら具体的に説明する。
【００１２】  （第１の実施形態）
図１は本発明に係る液晶駆動回路の主要部分である映像信号線駆動回路の構成を示す回路図、図２は本発明に係る液晶駆動回路を内蔵した液晶表示装置の構成を示すブロック図である。
【００１３】  図２の液晶表示装置は、投写型EDTVに用いられるものであり、画素アレイ基板と対向基板とを対向配置させて、両基板の間に、ポリイミドからなる配向膜を介してＴＮ型の液晶層を配置した構造になっている。
【００１４】  画素アレイ基板１は、信号線Ｘ１〜Ｘｍおよび走査線Ｙ１〜Ｙｎが列設され対角略３インチの画素アレイ部２と、各信号線を駆動する映像信号線駆動回路３と、各走査線を駆動する走査線駆動回路４と、外部から供給されたクロック信号をレベル変換するレベルシフタ５と、対向基板の対向電極を駆動する対向電極駆動回路６と、画素電位保持容量線駆動回路７と、クロック信号やスタートパルス等の制御信号を供給する制御信号駆動回路８とを備えている。レベルシフタ５は、より詳細には、映像信号線駆動回路３と走査線駆動回路４に入力される信号の電庄を昇圧する。
【００１５】  対向電極駆動回路６、画素電位保持容量線駆動回路７、および制御信号駆動回路８は、画素アレイ基板１と対向基板とを張り合わせた表示パネルとは別個に設けられる。
【００１６】  画素アレイ部２内の信号線と走査線の交点付近にはＴＦＴ１１が形成されており、ＴＦＴ１１のソース端子は信号線に接続され、ドレイン端子は画素電極１２と補助容量１３の一端に接続され、画素電極１２には液晶層１４を挟んで対向電極１５が対向配置され、また補助容量１３の他端側には画素電位保持容量線１６が接続されている。
【００１７】  画素電極１２には、画素電位保持容量線１６が各画素電極１２に対して走査線と略平行に配置されている。対向基板は、ガラス基板上に形成されるＩＴＯ等からなる対向電極と、その上方に形成される配向膜とを有する。
【００１８】  また、図示しないが、走査線と略平行に延びるクロムＣｒ等の金属からなる遮光層が走査線およびＴＦＴ１１上を遮光するように配置されている。
【００１９】  次に、図１の液晶表示装置の表示方式を簡単に説明する。走査線駆動回路４は各走査線にクロック信号に基づいたタイミングで順次パルス電圧を供給する。パルス電圧が供給された走査線に接続されているＴＦＴ１１はドレイン・ソース間が導通し、映像信号線からの映像信号ＶｄがＴＦＴ１１を介して各画素電極１２に導かれる。
【００２０】  これにより、対向電極１５と画素電極１２との間の電位差が液晶層１４に印加され、この電位差に基づいて液晶の透過率が変化して表示がなされる。また、これとともに、画素電極１２と同電位となる補助容量１３と画素電位保持容量線１６との間にも電荷が保持され、これにより液晶層に保持される電荷の変動を補って、各フィールド期間の間、表示画像が維持される。
【００２１】  映像信号線駆動回路３は、図１に示すように、スタートパルスをクロック信号に同期させてシフトさせるシフトレジスタ２１と、シフトレジスタ２１の各段の出力を反転増幅するバッファ２２と、シフトレジスタ２１から出力されたシフトパルスよりもパルス幅の広い信号を生成するパルス幅拡張用論理回路２３と、パルス幅拡張用論理回路２３に接続されたタイミング調整回路２４と、タイミング調整回路２４に接続されたバッファアンプ２５と、バッファアンプ２５に接続された映像信号選択回路２６と、映像信号選択回路２６に接続された保持容量２７とを備えている。
【００２２】  図１のシフトレジスタ２１は、縦続接続された複数のレジスタ３１を有し、各段のレジスタ３１は、インバータ３２と、クロックドインバータ３３，３４とを有し、隣り合う各段でクロック信号φの半周期だけ時間的にずれたサンプリングパルスを出力する。
【００２３】  バッファ２２はシフトレジスタ２１の各段の出力をそれぞれ反転増幅する。パルス幅拡張用論理回路２３は、各信号線に対応して設けられる複数の３入力NANDゲートを有し、各NANDゲートは、前々段のバッファの反転出力、前段のバッファの反転出力、および本段のバッファの反転出力の論理和を演算することにより、サンプリングパルスのパルス幅を広げる。
【００２４】  タイミング調整回路２４は、パルス幅拡張用論理回路２３の出力と、外部から供給される第１タイミング制御信号Ｖc1（または反転第１タイミング制御信号／Ｖc1）と、同じく外部から供給される第２タイミング制御信号Ｖc2（または反転第２タイミング制御信号／Ｖc2）との間でNAND演算を行い、アナログスイッチ制御用のパルス信号を生成する。
【００２５】  第１タイミング制御信号Ｖc1と反転第１タイミング制御信号／Ｖc1は１段おきに交互にタイミング調整回路２４に入力され、第２タイミング制御信号Ｖc2と反転第２タイミング制御信号／Ｖc2は２段おきに交互にタイミング調整回路２４に入力される。
【００２６】  上述した第１タイミング制御信号Ｖc1、反転第１タイミング制御信号／Ｖc1、第２タイミング制御信号Ｖc2、および反転第２タイミング制御信号／Ｖc2は、タイミング制御バスを介して、画素アレイ基板１と対向基板とを張り合わせた表示パネルの外部から直接供給される。
【００２７】  これらのタイミング制御信号Ｖc1、／Ｖc1、Ｖc2、／Ｖc2は、他の回路を介在することなく、外部の駆動回路からタイミング調整回路２４に入力される為、映像信号Ｖｄに対しての遅れがない。
【００２８】  なお、タイミング制御信号Ｖc1、／Ｖc1、Ｖc2、／Ｖc2は、外部からの供給を受ける代わりに、クロック信号に基づいて画素アレイ基板１内で生成してもよい。この場合、シフトレジスタ２１による映像信号に対する遅れ分をなくすことができるので、画質は改善される。
【００２９】  バッファアンプ２５は、４つのバッファ４１〜４４を有する。映像信号選択回路２６は、各信号線ごとに設けられる複数のアナログスイッチＳＷを有し、各アナログスイッチＳＷはn-chＴＦＴとp-chＴＦＴとで構成されている。
【００３０】  図３は図１の映像信号線駆動回路３の動作タイミング図である。以下、図３に基づいて図１の映像信号線駆動回路３の動作を説明する。図３からわかるように、本実施形態のシフトレジスタ２１は半パルスシフト型のシフトレジスタである。
【００３１】  第１タイミング制御信号Ｖc1と反転第１タイミング制御信号／Ｖc1はクロック信号φと同一周波数の信号であり、第２タイミング制御信号Ｖc2と反転第２タイミング制御信号／Ｖc2はクロック信号φの１／２の周波数の信号である。
【００３２】  映像信号Ｖｄと同期して外部駆動回路から供給されるスタートパルスＳＴとクロック信号φと反転クロック信号／φは、図１に示すようにパネルに内蔵されたレベルシフタ５で昇圧されてから、図２に示すシフトレジスタ２１に入力される。
【００３３】  ここで、図３に示すように、シフトレジスタ２１に入力される各信号を、スタートパルスＳＴ’、クロック信号φ’、および反転クロック信号／φ’とすると、これらの信号にはレベルシフタ５の動作遅延によりｔ１の信号タイミングの遅れが生じる。
【００３４】  シフトレジスタ２１は、クロック信号φ’或いは反転クロック信号／φ’の立ち上がりに同期してサンプリングパルスＶOUT1，ＶOUT2，ＶOUT3，ＶOUT4を順次出力する。
【００３５】  このとき、入力容量の影響を受けてクロック信号φ’と反転クロック信号／φ’がなまることと、シフトレジスタ２１自体の動作に時間がかかることを要因として、サンプリングパルスＶOUT1，ＶOUT2，ＶOUT3，ＶOUT4の出カタイミンクはさらにｔ２遅れてしまう。
【００３６】  サンプリングパルスＶOUT1，ＶOUT2，ＶOUT3，ＶOUT4はパルス幅拡張用論理回路２３に入力される。例えば、図１のNANDゲートＧ１は、ＶOUT1の反転増幅信号、ＶOUT2の反転増幅信号、およびＶOUT3の反転増幅信号の論理和ＶOUT5を演算する。また、NANDゲートＧ２は、ＶOUT2の反転増幅信号、ＶOUT3の反転増幅信号、およびＶOUT4の反転増幅信号の論理和ＶOUT6を演算する。ＶOUT5とＶOUT6のパルス幅は映像信号サンプリング期間の４倍の長さがある。
【００３７】  ここでも、バッファの動作遅延とパルス幅拡張用論理回路の動作遅延により、出カタイミンクは更にｔ３遅れてしまう。したがって、最終的にタイミング調整回路２４に入力されるサンプリングパルスは、外部から供給される映像信号Ｖｄに対してｔ１＋ｔ２＋ｔ３の遅れをもっている。
【００３８】  パルス幅拡張用論理回路２３から出力されるサンプリングパルスと、外部から供給されたタイミング制御信号とは、タイミング調整回路２４に入力される。
【００３９】  ここで、第１タイミング制御信号Ｖc1と反転第１タイミング制御信号／Ｖc1は１段おきに交互にタイミング調整回路２４に入力され、第２タイミング制御信号Ｖc2と反転第２タイミング制御信号／Ｖc2は２段おきに交互にタイミング調整回路２４に入力される。
【００４０】  また、第１タイミング制御信号Ｖc1と反転第１タイミング制御信号／Ｖc1はクロック信号φと同一の周波数で、第２タイミング制御信号Ｖc2と反転第２タイミング制御信号／Ｖc2はクロック信号φの１／２の周波数である。このため、パルス幅拡張用論理回路２３から出力されるパルス幅の１／４の長さのサンプリングパルスがタイミング調整回路２４から出力される。そして、タイミング制御信号Ｖc1、／Ｖc1，Ｖc2、／Ｖc2は外部から直接的に入力されるため、映像信号Ｖｄに対する遅延は実質的にないといえる。
【００４１】  ここで、パルス幅拡張用論理回路２３の出力には、前述の通りｔｌ＋ｔ２＋ｔ３の遅延が生じている。しかし、パルス幅拡張用論理回路２３の出力は、アナログスイッチＳＷが映像信号Ｖｄを通過する所定のタイミングより前に出力されたサンプリングパルスとの論理和である。すなわち、パルス幅拡張用論理回路２３は、前段のバッファの出力と前々段のバッファの出力とに基づいてパルス幅を拡張するため、パルス幅拡張用論理回路２３の出力は、アナログスイッチＳＷが映像信号Ｖｄを通過するタイミングより前に出力される。
【００４２】  このため、タイミング調整回路２４にて、パルス幅拡張用論理回路２３の出力とタイミング制御信号の論理積をとると、タイミング調整回路２４の出力するサンプリングパルスＶspのタイミングは、第１タイミング制御信号Ｖc1と反転第１タイミング制御信号／Ｖc1の立ち上がりと立ち下がりによって規定される。すなわち、回路ディレイｔｌ＋ｔ２＋ｔ３が補正できることになる。そして回路ディレイの許容時間は、アナログスイッチＳＷが映像信号Ｖｄを抽出する時間の３倍確保される。
【００４３】  図３に示すように、タイミング調整回路２４の出力Ｖsp1，Ｖsp2はバッファアンプ２５で増幅及び反転増幅された後、アナログスイッチＳＷのゲートに入力される。すなわち、サンプリングパルスＶsp1’、Ｖsp2’がn-chＴＦＴのゲートに入力され、反転サンプリングパルス／Ｖsp1’、／Ｖsp2’がp-chＴＦＴのゲートに入力される。このため、アナログスイッチＳＷは映像信号Ｖｄに対して、ほぼ正確なタイミングでON-OFF動作を行う。
【００４４】  すなわち、アナログスイッチＳＷは、映像信号に対して遅れのない動作をする。なお、図３に示すように、タイミング調整回路２４の出力は、バッファアンプ２５を通過する際にｔ４だけ遅延するため、タイミング制御信号Ｖc1と／Ｖc1の立ち下がりタイミングをｔ４だけ早めることで、バッファアンプ２５の動作遅延の影響をなくすことができる。
【００４５】  以上のように、本実施形態の映像信号線駆動回路３は、アナログスイッチＳＷの切替タイミングを調整するタイミング調整回路２４を有するため、映像信号Ｖｄに対するアナログスイッチＳＷの切替タイミングの遅延を防止できる。
【００４６】  より具体的には、タイミング調整回路２４に外部回路から直接的にタイミング制御信号Ｖc1、／Ｖc1，Ｖc2、／Ｖc2を入力し、このタイミング制御信号を用いて、アナログスイッチＳＷ制御用のサンプリングパルスＶsp1’、／Ｖsp1’、Ｖsp2’、／Ｖsp2’のタイミングを規定するため、映像信号Ｖｄの抽出を正確なタイミングで行うことができる。
【００４７】  また、複数段のシフトレジスタ２１の出力パルスを基にパルス幅の拡張を行なうパルス幅拡張用回路を設けるとともに、拡張したパルス信号と論理演算を行うタイミング制御信号Ｖc1、／Ｖc1，Ｖc2、／Ｖc2を周波数の異なる複数の信号で構成するため、アナログスイッチＳＷの切替タイミングの可変制御範囲を広げることができ、回路ディレイの許容時間を増やせる。
【００４８】  すなわち、一旦遅れたサンプリングパルスのタイミングを、タイミング制御信号Ｖc1、／Ｖc1，Ｖc2、／Ｖc2でタイミング修正することにより、アナログスイッチＳＷに合致するタイミングのサンプリングパルスＶsp1’、／Ｖsp1’、Ｖsp2’、／Ｖsp2’を供給するようにしたので、映像信号Ｖｄの抽出を正しいタイミングで行うことができる。これにより、原画像に忠実な表示画像を得ることができる。
【００４９】  なお、本実施形態のタイミング調整回路２４は、２つの周波数のタイミング制御信号を用いて回路ディレイを修正したが、タイミング制御信号数を増やし、サンプリングパルスのパルス幅拡張幅を増やせば、更に回路ディレイの許容時間を増やすことができる。
【００５０】  （第２の実施形態）
第１の実施形態のパルス幅拡張用論理回路２３は、シフトレジスタ２１内の隣接する３つのレジスタ出力を用いてパルス幅を拡張したが、アナログスイッチ制御用のサンプリングパルスの出力タイミングの遅れが少ない場合には、シフトレジスタ２１内の隣接する２つのレジスタ出力を用いてパルス幅を拡張してもよい。
【００５１】  図４はシフトレジスタ２１内の隣接する２つのレジスタ出力を用いてパルス幅を拡張する映像信号線駆動回路の回路図、図５は図４の各部の動作タイミング図である。図４の回路はパルス幅拡張用論理回路２３の構成が異なる他は図１の回路と同じである。
【００５２】  図４のパルス幅拡張用論理回路２３は、シフトレジスタ２１内の各レジスタに対応して設けられる２入力NANDゲートを有し、各NANDゲートは、対応するレジスタの反転出力とその前段のレジスタの反転出力との論理積を演算する。これにより、図５に示すように、シフトパルスの略２倍のパルス幅をもつ信号がパルス幅拡張用論理回路２３から出力される。
【００５３】  タイミング調整回路２４は、第１の実施形態と同様に、パルス幅拡張用論理回路２３の出力と外部からの第１および第２タイミング制御信号との間で論理演算を行って、アナログスイッチＳＷ制御用のサンプリングパルスＶsp1’、／Ｖsp1’、Ｖsp2’、／Ｖsp2’を生成する。
【００５４】  このように、第２の実施形態では、シフトレジスタ２１内の隣接する２つのレジスタ出力を用いてパルス幅を拡張するため、第１の実施形態よりもパルス幅拡張用論理回路２３のゲート数を削減できる。
【００５５】  （第３の実施形態）
第１および第２の実施形態では、シフトレジスタ２１に入力されるクロック信号の半周期ごとにシフトパルスを出力する例を説明したが、シフトレジスタ２１に入力されるクロック信号の１周期ごとにシフトパルスを出力してもよい。
【００５６】  図６は、シフトレジスタ２１に入力されるクロック信号の１周期ごとにシフトパルスを出力し、かつ、シフトレジスタ２１内の隣接する３つのレジスタ出力を用いてパルス幅を拡張する映像信号線駆動回路の回路図である。また、図７は図６の各部の動作タイミング図である。
【００５７】  図６の回路は、クロック信号の１周期ごとにシフトレジスタ２１がシフトパルスを出力する以外は、図１の回路と同じであり、第１の実施形態と同様の効果が得られる。
【００５８】  なお、上述した第１〜第３の実施形態では、シフトレジスタ２１内の隣接する２つまたは３つのレジスタ出力を用いてパルス幅を拡張する例を説明したが、隣接する４つ以上のレジスタ出力を用いてパルス幅を拡張してもよい。これにより、シフトレジスタ２１の動作がかなり遅れても、アナログスイッチＳＷと映像信号とを同期化させることができ、アナログスイッチの切替タイミングの調整範囲を広げることができる。
【発明の効果】
【００５９】  以上詳細に説明したように、本発明によれば、幅広パルス信号とタイミング制御信号とに基づいて、映像信号を信号線に供給するタイミングを決定するため、シフトレジスタの動作が遅延しても適切なタイミングで各信号線に映像信号を供給でき、画質の向上が図れる。
【図面の簡単な説明】
【図１】  本発明に係る液晶駆動回路の主要部分である映像信号線駆動回路の構成を示すブロック図。
【図２】  本発明に係る液晶駆動回路を内蔵した液晶表示装置の構成を示すブロック図。
【図３】  図１の映像信号線駆動回路３の動作タイミング図。
【図４】  シフトレジスタ２１内の隣接する２つのレジスタ出力を用いてパルス幅を拡張する映像信号線駆動回路の回路図。
【図５】  図４の各部の動作タイミング図。
【図６】  シフトレジスタに入力されるクロック信号の１周期ごとにシフトパルスを出力し、かつ、シフトレジスタ内の隣接する３つのレジスタ出力を用いてパルス幅を拡張する映像信号線駆動回路の回路図。
【図７】  図６の各部の動作タイミング図。
【符号の説明】  １  画素アレイ基板
２  画素アレイ部
３  映像信号線駆動回路
４  走査線駆動回路
５  レベルシフタ
６  対向電極駆動回路
７  画素電位保持容量線駆動回路
８  タイミング制御信号駆動回路
１１  ＴＦＴ
１２  画素電極
１３  補助容量
１４  液晶層
１５  対向電極
１６  画素電位保持容量線
【図１】
0005323292.tif 000002
【図２】
0005323292.tif 000003
【図３】
0005323292.tif 000004
【図４】
0005323292.tif 000005
【図５】
0005323292.tif 000006
【図６】
0005323292.tif 000007
【図７】
0005323292.tif 000008