(57)【特許請求の範囲】
【請求項１】
平板状の弾性体からなる基体、
前記基体の厚さ方向に所定の間隔で並んで配された複数の貫通孔、
前記貫通孔内に本体部が充填され、一端と他端とにそれぞれ第一突出部と第二突出部とを有し、前記第一突出部が前記基体の一面に、前記第二突出部が前記基体の他面に突出するように配された導電部材、
前記基体の一面にあって、前記第一突出部がそれぞれ貫通するような第一開口部を設けてなる可撓性の基板、
及び前記基板上に複数配され、各々に前記第一突出部が貫通するような第二開口部が一端側の近傍に設けてなる長丸状の電極、から少なくともなり、
前記電極は互いに離間部をもって配されていることを特徴とする電子部品実装用基板。
【請求項２】
前記電極の他端側の形状に沿って、前記基板にスリットが配されていることを特徴とする請求項１に記載の電子部品実装用基板。
【請求項３】
前記電極と前記基板とからなる構造体が、前記基体の他面にも配されていることを特徴とする請求項１または２に記載の電子部品実装用基板。
【請求項４】
前記電極の一面にあって、かつ前記電極の他端側に凸部が配されていることを特徴とする請求項１〜３のいずれかに記載の電子部品実装用基板。
【請求項５】
前記電極の一面にあって、かつ前記電極の他端側に凹部が配されていることを特徴とする請求項１〜３のいずれかに記載の電子部品実装用基板。
【請求項６】
平板状の弾性体からなる基体、前記基体の厚さ方向に所定の間隔で並んで配された複数の貫通孔、前記貫通孔内に本体部が充填され、一端と他端とにそれぞれ第一突出部と第二突出部とを有し、前記第一突出部が前記基体の一面に、前記第二突出部が前記基体の他面に突出するように配された導電部材、前記基体の一面にあって、前記第一突出部がそれぞれ貫通するような第一開口部を設けてなる可撓性の基板、及び前記基板上に複数配され、各々に前記第一突出部が貫通するような第二開口部が一端側の近傍に設けてなる長丸状の電極、から少なくともなり、前記電極は互いに離間部をもって配されている電子部品実装用基板の製造方法であって、
前記基体の厚さ方向に所定の間隔で前記貫通孔を複数設ける工程、
前記導電部材の前記第一突出部位と前記第二突出部位とがそれぞれ前記基体の一面と他面とに突出するように前記貫通孔に前記導電部材を挿入する工程、
前記基板の一面に複数の前記電極を設け、前記基板の前記第一突出部位に相当する位置に第一開口部を、前記電極の前記第一突出部位に相当する位置に第二開口部を設けて構造体を形成する工程、
及び前記構造体の第一開口部と第二開口部とに前記導電部材の前記第一突出部位が挿入されるように、前記構造体を前記基体の一面に設ける工程、を少なくとも有することを特徴とする電子部品実装用基板の製造方法。
【請求項７】
請求項１〜５のいずれかに記載の電子部品実装用基板を備えたことを特徴とする電子回路部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品実装用基板に関り、より詳しくは、電子部品の高さのばらつきによらずに十分な接触圧を確保することができ、かつ導通抵抗、及びインダクタンスを小さくすることが可能な電子部品実装用基板及びその製造方法と、該電子部品実装用基板を備えた電子回路部品に関する。
【背景技術】
【０００２】
従来、電極の高さの異なる回路基板等への電子部品の実装方法としては、例えば特許文献１には異方性導電エラストマーシートを用いた実装用基板を用いた方法、例えば図１４に示すような導電性エラストマーを用いた実装用基板を用いた方法、及び例えば図１５に示すような板バネを用いた実装用基板を用いた方法が開示されている。
【０００３】
しかしながら、特許文献１に記載された異方性導電エラストマーシートを用いた方法では、導電性微粒子がエラストマー中に分散されて導電性を有しているため、金属等の良導体と比較すると、どうしても大きな接触抵抗、導通抵抗を有してしまう。また、狭ピッチ化が困難であり、異方性導電エラストマーシート自体が高価であるためコストがかかってしまう。
【０００４】
また、図１４に示すような導電性エラストマー１０３を用いて電子部品１６０半田バンプαと回路基板１７０の導電部βとを電気的に接続させて実装する方法においても、異方性導電エラストマーシートを用いた場合と同様に、金属等の良導体と比較すると接触抵抗、導通抵抗が大きくなってしまう。接触抵抗、導通抵抗を小さくしようとすると、エラストマーと混合する導電性微粒子の配合比を大きくすればよいが、これは導電性エラストマー１０３の変形能を小さくしてしまう、即ち高弾性〜剛体となってしまい、接触電極のストロークとして十分な変位量を持たせることが難しくなってしまう。このように、十分なストローク量を具備していないと、高さのばらつきを持つ電極を備えた電子部品１６０や回路基板１７０を実装した際に、高さの高い電極とは機械的に接触して導通を図ることができるが、高さの低い電極との機械的な接触が不十分となり、接触抵抗の増大、導通不良が生じる虞がある。
【０００５】
また図１５に示すような板バネ１１３を用いて電子部品１６０と回路基板１７０を電気的に接続させて実装する方法では、機械的なバネ構造を持たせる必要があり、端子ピッチを小さくすることが困難である。また、板バネ１１３の酸化により導電性が低下する虞もある。
さらに、充分なストローク量を確保するためには、板バネを長くする必要があり、また、端子ピッチを小さくする場合には板バネを細くする必要がある。ゆえに、いずれの場合においてもインダクタンスが大きくなるため、高周波電子部品に適用することが困難であった。
【特許文献１】特開平１１−２１４５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情に鑑みてなされたものであって、導電部の高さの異なる電子部品を実装する場合であっても十分な接触圧を確保することができ、接触抵抗及びインダクタンスが小さく、かつ導電性に優れ、低コスト化が図れる電子部品実装用基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の請求項１に記載の電子部品実装用基板は、平板状の弾性体からなる基体、前記基体の厚さ方向に所定の間隔で並んで配された複数の貫通孔、前記貫通孔内に本体部が充填され、一端と他端とにそれぞれ第一突出部と第二突出部とを有し、前記第一突出部が前記基体の一面に、前記第二突出部が前記基体の他面に突出するように配された導電部材、前記基体の一面にあって、前記第一突出部がそれぞれ貫通するような第一開口部を設けてなる可撓性の基板、及び前記基板上に複数配され、各々に前記第一突出部が貫通するような第二開口部が一端側の近傍に設けてなる長丸状の電極、から少なくともなり、前記電極は互いに離間部をもって配されていることを特徴とする。
本発明の請求項２に記載の電子部品実装用基板は、請求項１において、前記電極の他端側の形状に沿って、前記基板にスリットが配されていることを特徴とする。
本発明の請求項３に記載の電子部品実装用基板は、請求項１または２において、前記電極と前記基板とからなる構造体が、前記基体の他面にも配されていることを特徴とする。
本発明の請求項４に記載の電子部品実装用基板は、請求項１〜３のいずれかにおいて、前記電極の一面にあって、かつ前記電極の他端側に凸部が配されていることを特徴とする。
本発明の請求項５に記載の電子部品実装用基板は、請求項１〜３のいずれかにおいて、前記電極の一面にあって、かつ前記電極の他端側に凹部が配されていることを特徴とする。
【０００８】
本発明の請求項６に記載の電子部品実装用基板の製造方法は、平板状の弾性体からなる基体、前記基体の厚さ方向に所定の間隔で並んで配された複数の貫通孔、前記貫通孔内に本体部が充填され、一端と他端とにそれぞれ第一突出部と第二突出部とを有し、前記第一突出部が前記基体の一面に、前記第二突出部が前記基体の他面に突出するように配された導電部材、前記基体の一面にあって、前記第一突出部がそれぞれ貫通するような第一開口部を設けてなる可撓性の基板、及び前記基板上に複数配され、各々に前記第一突出部が貫通するような第二開口部が一端側の近傍に設けてなる長丸状の電極、から少なくともなり、前記電極は互いに離間部をもって配されている電子部品実装用基板の製造方法であって、前記基体の厚さ方向に所定の間隔で前記貫通孔を複数設ける工程、前記導電部材の前記第一突出部位と前記第二突出部位とがそれぞれ前記基体の一面と他面とに突出するように前記貫通孔に前記導電部材を挿入する工程、前記基板の一面に複数の前記電極を設け、前記基板の前記第一突出部位に相当する位置に第一開口部を、前記電極の前記第一突出部位に相当する位置に第二開口部を設けて構造体を形成する工程、及び前記構造体の第一開口部と第二開口部とに前記導電部材の前記第一突出部位が挿入されるように、前記構造体を前記基体の一面に設ける工程、を少なくとも有することを特徴とする。
【０００９】
本発明の請求項７に記載の電子部品は、請求項１〜５のいずれかに記載の電子部品実装用基板を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、基体が弾性体からなり、かつ基体の一面上に電極が配されているため、電極が電子部品等の導電部と接触した際に、電極と導電部との間で所定の接触圧を保つことができる。特に、電子部品の導電部に高さのばらつきがある場合においても、基体が高さのばらつきを吸収するので、良好な接触状態を保つことができる。ゆえに、接触不良を低減するとともに、接続抵抗を小さくすることが可能となる。また、導電部材として導電性のピンを用いていることから、導通抵抗を小さくすることができるとともに、導通部を幅広く、かつ短くすることができるため、電極のインダクタンスを小さくすることができる。そのため、本発明の電子部品実装用基板は、高周波電子部品の実装・接続に用いることができる。また容易に電極間隔を小さくすることができるため、平面内に高密度配列した電極配置を実現することが可能な電子部品実装用基板を提供することができる。
【発明を実施するための最良の形態】
【００１１】
＜第１実施形態＞
以下、本発明を、図面を参照して詳細に説明するが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更が可能である。図１は、本発明の電子部品実装用基板１０（１０Ａ）の第１実施形態を模式的に示した図である。図１（ａ）は上面図、図１（ｂ）は、図１（ａ）におけるＬ−Ｌ断面図である。
本発明の電子部品用実装基板１０Ａは、平板状の弾性体からなる基体１、基体１の厚さ方向に所定の間隔で並んで配された複数の貫通孔２、貫通孔２内に本体部３ｃが充填され、一端と他端とにそれぞれ第一突出部３ａと第二突出部３ｂとを有し、第一突出部３ａが基体１の一面１ａに、第二突出部３ｂが基体１の他面１ｂに突出するように配された導電部材３、基体１の一面１ａにあって、第一突出部３ａがそれぞれ貫通するような第一開口部４ｃを設けてなる可撓性の基板４、及び基板４上に複数配され、各々に第一突出部３ａが貫通するような第二開口部５ｄが一端５ｅ側の近傍に設けてなる長丸状の電極５から概略構成されている。また、電極５は互いに離間部７をもって配されている。以下、それぞれについて詳細に説明する。
【００１２】
基体１は、平板状の弾性体からなり、導電部材３を挿入するための貫通孔２が暑さ方向に複数、所定の間隔で設けられている。ここで、所定の間隔とは、例えば０．５ｍｍピッチ〜１ｍｍピッチである。基体１は、必要とされるストローク量に応じてその厚さ及び硬さ（弾性）を適宜調節して用いればよいが、その厚さは、例えば２００μｍ〜１０００μｍである。
基体１は、エラストマーであり、例えば天然ゴム、ラテックス、ブチルゴム、シリコーンゴム、フッ素ゴム等が挙げられ、必要とされるストローク量や特性に応じて、適宜選択して用いることができる。気密性が求められる場合には、気密性に優れたブチルゴムを用いることが望ましい。また、荷重−除重が頻繁に繰り返される場合においては、永久変位が小さく、かつ再現性がよいことからシリコーンゴムを用いることが望ましい。
シリコーンゴムは、その硬さ（弾性）を、加硫の方法や、ゴム材料と混ぜ合わせるフィラーの量で調節することができる。一般に、フィラーの量が少ない場合には軟らかく変形しやすいゴムとしてストローク量の大きい基体１を得ることができ、フィラーを多くすれば硬く変形し難いストローク量の小さい基体１を得ることができる。このフィラーとしては、例えば二酸化ケイ素（ＳｉＯ２）や、カーボンブラックを用いることができる。
フッ素ゴムとしては、ビニリデンフロライド、ヘキサフルオロプロピレン、テトラフルオロエチレン、パーフルオロメチルビニルエーテル等のフッ素化合物モノマーを原料として用いることができる。この所定量の原料モノマーを重合して得られるポリマーに、過酸化物やポリオールにより架橋反応させることで、フッ素ゴムを得ることができる。
【００１３】
貫通孔２には、導電部材３の本体部３ｃが配されている。貫通孔２は、電極５や実装する電子部品の導電部に応じて基体１に設けることが好ましい。貫通孔２の大きさとしては、要求されるインダクタンス（導電部材３の大きさに）に応じて適宜調節して設けることができるが、例えば５０μｍ〜２５０μｍである。
【００１４】
導電部材３は、貫通孔２内に充填された本体部３ｃと、基体１の一面１ａに突出した第一突出部３ａと、基体１の他面１ｂに突出した第二突出部３ｂとからなるピン状のものである。この導電部材３としては、導電性に優れた銅や真鍮、アルミニウム、ステンレススチール等からなるものを用い、電極５と電気的接続が良好となるように、必要に応じて表面処理されたものであってもよい。特に導電部材３と電極５とを半田付けする場合、導電部材３としては銅材や真鍮を用い、必要に応じて電極５との接続部分にフラックス等が塗布されたものであってもよい。このように、金属製の導電部材３を用いることで、従来の異方性導電エラストマーや導電性エラストマーを用いたものと比較し、接触抵抗、導通抵抗を小さくすることができる。また、ピン状の導電部材３を用いることで、導通部（本体部３ｃ）の幅を広く、かつ短くすることが可能であるので、従来の板バネを用いたものと比較し、インダクタンスの低減が図れる。
【００１５】
基板４は基体１の一面１ａに配され、導電部材３の第一突出部３ａが貫通するような第一開口部４ｃが複数、設けられている。このような基板４としては、可撓性の基板を用いることが好ましく、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）等からなるフィルム状の基板、あるいはポリイミド、ポリアミドイミド、ポリエーテルイミド等からなる基板等が挙げられる。また、その厚さは例えば２５μｍ〜１２５μｍである。
【００１６】
電極５は、基板４の一面４ｄに複数配され、それぞれの電極５同士は離間部７を有している。また、電極５は長丸状であり、その一端側５ｅには導電部材３の第一突出部３ａが露呈するような第二開口部５ｄが設けられている。電極５の一面５ｃと第一突出部３ａの頂面とは略一面であってもよいし、略一面でなくてもよい。ここで、略一面とは電極５の一面５ｃと第一突出部位３ａの頂面との段差が−１０μｍ〜＋１０μｍのことをいう。電子部品を実装した際に、略一面とすることで第一突出部３ａが他の電子部品と接触することを防ぐことができる。また、第一突出部３ａの側面が電極５と接触する面積を最大とすることができ、導通の向上が図れる。このような電極５としては、柔軟で加工しやすく、導電性のあるものであれば特に制限されるものではないが、例えば銅や銀等が挙げられる。また、ライン＆スペースは１０〜１５μｍである。電極５の形状としては、電子部品を実装した際に、十分にストローク量を得られるものであれば図１に記載の長丸状に限定されるものではなく、例えば図２(ａ)に示すようなひょうたん状の電極１５であってもよいし、図２（ｂ）に示すような先端が細くなった形状の電極２５であってもよい。
【００１７】
図３〜図５は、本発明の電子部品実装用基板１０Ａの製造方法を模式的に示した図である。
まず図３に示すように、基体１に複数の貫通孔２を所望の間隔で形成する。なお、図３（ａ）は上面図、図３（ｂ）は、図３（ａ）におけるＬ−Ｌ断面図である。貫通孔２を有した基体１は、金型を用いた射出成型技術を用いることで、簡便に作製することができる。あるいは、シート状の基体１に、機械加工やレーザによる穿孔加工で貫通孔２を形成してもよい。また、貫通孔２は例えば０．５ｍｍ〜１ｍｍピッチで設けることができる。
【００１８】
次に、図４に示すように、導電部材３の第一突出部３ａと第二突出部３ｂとがそれぞれ基体１の一面１ａと他面１ｂとに突出するように、図３で作製した貫通孔２に導電部材３の本体３ｃを挿入する。なお、図４（ａ）は上面図、図４（ｂ）は、図４（ａ）におけるＬ−Ｌ断面図である。導電部材３を挿入する方法としては、圧入、インサート形成等が一般に用いられるが、基体１に損傷なく挿入できれば、特に限定されるものではない。
【００１９】
次に、図５に示すように、基板４の一面４ｄに複数の電極５を形成し、導電部材３の第一突出部位３ａが貫通する第一開口部４ｃを基板４に、第二開口部５ｄを電極５に作製して構造体６を形成する。あるいは、第一開口部４ｃを先に基板４に形成してから、電極５が第二開口部５ｄを有するように形成することも可能である。
構造体６の形成方法に関しては、従来公知の方法で行え、基板４が例えばＰＥＴ，ＰＥＮ，ＰＥＳ等のフィルムからなる場合、これらのフィルム上にＡｇ粉末を含む導電性ペースト等を印刷、塗布、あるいは描画して電極５形成する。また基板４がポリイミド、ポリアミドイミド、ポリエーテル等からなる場合、これら基板４の一面４ｄに、Ｃｕを主成分とする金属の電極５を形成する。金属の電極５を形成する方法としては、基板４上に圧延銅箔あるいは電解銅箔を貼り付けた銅張フレキシブル基板に、リソグラフィー技術（レジスト塗布、露光、現像、エッチング、及びレジストの除去、といった一連のプロセスによる回路パターン形成）によるサブトラクティブ法が挙げられる。また、前述のフィルム上に０．１〜１．０μｍ程度の銅の層を無電解めっき等により形成した後、レジストを塗布してからリソグラフィー技術を用いてめっきレジストパターンを形成し、電解めっきにより電極５部分にのみ電解銅めっき等により銅箔を厚膜化し、その後不要なシード層を除去するセミアディティブ法、レジストによる電極５パターン形成後に銅電極パターンを成長させるアディティブ法等が用いられる。
その後、第一開口部４ｃと第二開口部５ｄとに導電部材３の第一突出部３ａが挿入されるように、基体１の一面１ａに構造体６を配置する。
以上で、本発明の電子部品用実装基板１０Ａが得られる。
【００２０】
図６は、本実施形態の電子部品実装用基板１０Ａを用いて、電子部品６０（例えば半導体電子回路６０）を回路基板７０に実装して得た電子回路部品の一例を模式的に示した断面図である。電子部品６０の第一基材６１の一面６１ａに配された半田バンプαが電極５と接触し、導電部材３の第二突出部３ｂが回路基板７０の第二基材７１の一面に配された導電部βと接触し、半田バンプαと導電部βとが電気的に接続されている。
【００２１】
電子部品６０及び回路基板７０としては、特に限定されるものではなく公知のものを用いることができる。半導体電子回路６０に配された半田バンプα、及び回路基板７０に配された導電部βとしては、従来公知のものをもちいることができ、そのサイズ等は特に限定されるものではない。
【００２２】
電極５と半田バンプαとを接触させる部位を調節することで、ストローク量を適宜調節することができる。すなわち、半田バンプαが他の半田バンプよりもサイズが大きい、あるいは高さが高い位置に配されている場合では、電極５の他端５ｆ側の近傍で半田バンプαと接触させることでストローク量を大きくし、半田バンプαが他の半田バンプよりも小さい、あるいは高さが低い場所に配されている場合では、電極５の一端５ｅ側の近傍で電極５と半田バンプαとを接触させ、ストローク量を小さくする。
このように実装する電子部品に応じて半田バンプαと電極５との接触部位を変化させて適正なストローク量を得ることで、半田バンプαと電極５との接触圧を十分に確保することができ、導通不良や接触抵抗の増加を抑制することができる。
【００２３】
また、半田バンプα等が電極５に接触して加圧することで、半田バンプαや電極５の表面がワイピング効果により酸化被膜が破壊され、導電性の向上を図ることができる。
【００２４】
＜第２実施形態＞
図７は、本発明の第２実施形態に関る電子部品実装用基板１０（１０Ｂ）を模式的に示した図である。第１実施形態と同様なものには同一の符号を付し、説明を省略することがある。図７（ａ）は上面図、図７（ｂ）は、図６（ａ）におけるＬ−Ｌ断面図である。本実施形態が第１実施形態と異なる点は、電極５の他端５ｆ側の形状に沿って、基板４にスリット９が配されている点である。
【００２５】
スリット９は、少なくとも電極５の一端５ｆ側の外周を囲むように配されていればよい。このスリット９によりストローク量が増大し、第１実施形態と同様に電子部品６０を実装した際に、半田バンプαの高さのばらつきをより吸収することができる。ゆえに電極５と電子部品６０の半田バンプαとの接触圧力をより広範囲で調節することができるので、電子部品の高さの均一化を図ることができ、接触不良等をより効果的に抑制することができる。
このようなスリット９を基板４に作製するには、穿孔機あるいはレーザにより加工することで、簡便に精度よく設けることができる。
【００２６】
＜第３実施形態＞
図８は、本発明の第３実施形態に関る電子部品実装用基板１０（１０Ｃ）を模式的に示した図である。第２実施形態と同様なものには同一の符号を付し、説明を省略することがある。図８（ａ）は上面図、図８（ｂ）は、図８（ａ）におけるＬ−Ｌ断面図である。本実施形態が第２実施形態と異なる点は、基体１の両面１ａ，１ｂに、構造体６（６ａ、６ｂ）が配されている点である。
【００２７】
本実施形態のように基体１の両面１ａ，１ｂに、電極５（５ｅ、５ｂ）が配された基板４（４ａ，４ｂ）、すなわち構造体６（６ａ、６ｂ）を設けることで、電子部品等を実装した際に基体１の両面で高さのばらつきをより効果的に吸収することができる。したがって、高さにばらつきのある電子部品６０や回路基板７０を両面に実装することが可能となり、設計自由度高く電子回路部品を組み立てることが可能となる。
なお、図８では基体１の両面に配された基板４（４ａ，４ｂ）にスリット９を設けた電子部品実装用基板を図示しているが、必要とされるストローク量が小さい場合は、第１実施形態と同様に基板４にスリット９を設けなくてもよいし、どちらかの基板４ａ，４ｂの一方にのみ設けてもよい。
【００２８】
図９は、本実施形態の電子部品実装用基板１０Ｃを用いて、電子部品６０（例えば半導体電子回路６０）を回路基板７０に実装した一例を模式的に示した断面図である。半導体電子回路６０に配された半田バンプαが基体１の一面１ａに配された電極５ａと接触し、基体１の他面１ｂに配された電極５ｂが回路基板７０の導電部βと接触し、半田バンプαと導電部βとが電気的に接続されている。上述した第１実施形態と同様の効果が得られるほか、本実施形態では基体１の両面に構造体６（６ａ、６ｂ）が配されていることから、高さにばらつきのある回路基板７０を実装することが可能となり、設計自由度の高い電子回路部品を得ることができる。また、導電部βが電極５ｂに接触して加圧することで、導電部βや電極５ｂの表面がワイピング効果により酸化被膜が破壊され、導電性の向上を図ることができる。
【００２９】
＜第４実施形態＞
図１０は、本発明の第４実施形態に関わる電子部品実装用基板１０（１０Ｄ）を模式的に示した図である。図１０（ａ）は上面図、図１０（ｂ）は、図１０（ａ）におけるＬ−Ｌ断面図である。本実施形態が第２実施形態と異なる点は、電極５の一面５ｃにあって、かつ電極５の他端５ｆ側に凸部５１が配されている、すなわち、電極５が電子部品６０の導電部（半田バンプα）と接触する接触点近傍に凸部５１が配されている点である。
【００３０】
凸部５１としては、その形状は特に限定されるものではなく、例えば図１０にあるように表面が曲面な凸部であってもよいし、表面に複数の凹凸を有したものであってもよい。
このように凸部５１を設けることで、電子部品６０との接触圧を大きくすることができる。ゆえに、より効果的に接触不良を抑制することができる。
なお、図１０では基板４にスリット９を設けた電子部品実装用基板を図示しているが、必要とされるストローク量が小さい場合は、第１実施形態と同様に基板４にスリット９を設けなくてもよい。
【００３１】
図１１は、本実施形態の電子部品実装用基板１０Ｄを用いて、電子部品６０（例えば半導体電子回路６０）を回路基板７０に実装した一例を模式的に示した断面図である。半導体電子回路６０の一面に配された半田バンプαが電極５上に配された凸部５１と接触し、導電部材３の第二突出部３ｂが回路基板７０に配された導電部βと接触し、半田バンプαと導電部βとが電気的に接続されている。このように凸部５１を介して接触することで、接触圧を大きくすることができ、より効果的に接触不良を抑制することができる。また、凸部５１と半田バンプαとの接触面におけるワイピング効果が強くなるため、酸化被膜が破壊されやすくなり、導電性の向上が図れる。
【００３２】
＜第５実施形態＞
図１２は、本発明の第５実施形態に関る電子部品実装用基板１０（１０Ｅ）を模式的に示した図である。図１２（ａ）は上述した第１実施形態〜第４実施形態と同様に、電子部品実装用基板の断面図を模式的に示したものである。なお、平面図（上面図）に関しては第４実施形態と同様になるため、省略する。
本実施形態が第３実施形態と異なる点は、基体１の両面１ａ、１ｂに配された構造体６（６ａ，６ｂ）の電極５（５ａ，５ｂ）において、電子部品との接触点近傍に凸部５１（５１ａ，５１ｂ）が配されている点である。凸部５１に関しては、第４実施形態と同様である。
本実施形態によれば、凸部５１を設けることで、電子部品６０及び回路基板７０との接触圧を大きくすることができ、より効果的に接触不良を抑制することができる。
なお、図１２では基体１の両面１ａ，１ｂに配された基板４（４ａ，４ｂ）にスリット９を設けた電子部品実装用基板を図示しているが、必要とされるストローク量が小さい場合は、第１実施形態と同様に基板４（４ａ，４ｂ）にスリット９を設けなくてもよいし、どちらかの基板４ａ，４ｂの一方にのみスリット９を設けてもよい。
【００３３】
図１２（ｂ）は、本実施形態の電子部品実装用基板１０Ｅを用いて、電子部品６０（例えば半導体電子回路６０）を回路基板７０に実装した一例を模式的に示した断面図である。半導体電子回路６０の一面に配された半田バンプαが電極５ａ上に配された凸部５１ａと接触し、回路基板７０に配された導電部βが基体１の電極５ｂ上に配された凸部５１ｂと接触し、半田バンプαと導電部βとが電気的に接続されている。このように、基体１の両面に配された電極５（５ａ，５ｂ）のそれぞれに凸部５１（５１ａ，５１ｂ）を設けることで、電子部品６０及び回路基板７０との接触圧を大きくすることができ、より効果的に接触不良を抑制することができる。また、凸部５１ａと半田バンプα、及び凸部５１ｂと導電部βとの接触面におけるワイピング効果が強くなるため、酸化被膜が破壊されやすくなり、導電性の向上が図れる。
【００３４】
＜第６実施形態＞
図１３は、本発明の第６実施形態に関る電子部品実装用基板１０Ｆを模式的に示した平面図である。本実施形態が第１実施形態と異なる点は、電極５及びスリット９が互い違いに配されている点である。本実施形態においては、電極５とスリット９がそれぞれ互い違いに配されているが、列ごとに互い違いに配されたものであってもよい。本実施形態においても、上述した第３実施形態〜第５実施形態のように、構造体６を基体１の両面１ａ，１ｂに設けてもよいし、また電極５に凸部を設けてもよい。上述した第１実施形態〜第５実施形態で得られる電子部品実装用基板と同様な効果が得られる。
なお、図１３では基板４にスリット９を設けた電子部品実装用基板を図示しているが、必要とされるストローク量が小さい場合は、第１実施形態と同様に基板４にスリット９を設けなくてもよい。
【００３５】
また、上記第４実施形態〜第６実施形態の電子部品実装用基板において、電極５の他端５ｆ側、すなわち電子部品６０との接触点近傍に、凹部を設けてもよい。凹部としては、その形状は、例えば曲面であるが、接触する電子部品や回路基板の導電部の形状に応じて、適宜変更することが可能である。このように凹部を設けることで、半田バンプαや導電部βと接触させる際の位置合わせが行いやすくなり、生産性の向上を図ることができる。
【実施例】
【００３６】
＜実施例＞
シリコーンゴムからなる厚さ８００μｍのエラストマーに、０．５ｍｍピッチで貫通孔を設け、洗浄・表面処理を行った銅を主成分とする導電性ピンを該貫通孔に圧入れした。その後、ポリイミドからなる基板上に銅を主成分とする回路を形成した構造体をエラストマーの両面に設けて、これを実施例の電子部品実装用基板とした。
【００３７】
＜比較例１＞
特許文献１に記載されているような異方性導電エラストマーを用いて０．５ｍｍピッチの電子部品実装用基板を作製し、これを比較例１とした。
【００３８】
＜比較例２＞
図１４に記載されているような導電性エラストマーを用いて１ｍｍピッチの電子部品実装用基板を作製し、これを比較例２とした。
【００３９】
＜比較例３＞
図１５に記載されているような板バネを用いて１．３ｍｍピッチの電子部品実装用基板を作製し、これを比較例３とした。
【００４０】
上記で作製した実施例と比較例１〜３の電子部品実装用基板を用いて、導通性、インダクタンスの比較を行った。その結果を表１に示す。
なお、導通抵抗が大きかったものを×、充分に小さい導通抵抗が得られたものを○とし、インダクタンスが１．０ｎＨを超えたものを×、１．０ｎＨ以下であった場合を○とする。
【００４１】
【表１】
0005325440.tif 000002
【００４２】
表１より、導電性エラストマーを用いた比較例２、及び板バネを用いた比較例３では、インダクタンスが１．０ｎＨを超え、大きい値を示したのに対し、実施例及び比較例１ではインダクタンスは１．０ｎＨより小さい値を示し、高周波電子部品に適用できることがわかった。また、異方性導電エラストマーを用いた比較例１と、導電性エラストマーを用いた比較例２では、導通抵抗が大きくなってしまったのに対し、実施例と板バネを用いた比較例４とでは、導通抵抗を充分に小さくすることができた。
以上より、本発明の電子部品実装用基板によれば、導通抵抗、及びインダクタンスを小さくすることができ、かつ、端子間を狭ピッチ化することが可能である。
【産業上の利用可能性】
【００４３】
本発明は、高さの異なる導電部材を備えた電子部品間の実装に適用することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１実施形態に関る電子部品実装用基板を模式的に示した図である。
【図２】電極の他の形状を模式的に示した平面図である。
【図３】本発明の電子部品実装用基板の製造方法を模式的に示した第一工程図である。
【図４】本発明の電子部品実装用基板の製造方法を模式的に示した第二工程図である。
【図５】本発明の電子部品実装用基板の製造方法を模式的に示した第三工程図である。
【図６】第１実施形態に関る電子部品実装用基板を用いて電子部品を実装した一例を模式的に示した断面図である。
【図７】本発明の第２実施形態に関る電子部品実装用基板を模式的に示した図である。
【図８】本発明の第３実施形態に関る電子部品実装用基板を模式的に示した図である。
【図９】第３実施形態に関る電子部品実装用基板を用いて電子部品を実装した一例を模式的に示した断面図である。
【図１０】本発明の第４実施形態に関る電子部品実装用基板を模式的に示した図である。
【図１１】第４実施形態に関る電子部品実装用基板を用いて電子部品を実装した一例を模式的に示した断面図である。
【図１２】本発明の第５実施形態に関る電子部品実装用基板、及び第５実施形態に関る電子部品実装用基板を用いて電子部品を実装した一例を模式的に示した断面図である。
【図１３】本発明の第６実施形態に関る電子部品実装用基板を模式的に示した平面図である。
【図１４】従来の電子部品実装用基板の一例を模式的に示した断面図である。
【図１５】従来の電子部品実装用基板の他の一例を模式的に示した断面図である。
【符号の説明】
【００４５】
１  基体、１ａ  基体の一面、１ｂ  基体の他面、２  貫通孔、３  導電部材、３ａ  第一突出部、３ｂ  第二突出部、３ｃ  本体部、４，４ａ，４ｂ  基板、５，５ａ，５ｂ，１５，２５  電極、６，６ａ，６ｂ  構造体、９  スリット、５１，５１ａ，５１ｂ  凸部、６０  電子部品、６１  第一基材、６１ａ  第一基材の一面、７０  回路基板、７１  第二基材、７１ａ  第二基材の一面、α  半田バンプ、β  導電部。
【図１】
0005325440.tif 000003
【図２】
0005325440.tif 000004
【図３】
0005325440.tif 000005
【図４】
0005325440.tif 000006
【図５】
0005325440.tif 000007
【図６】
0005325440.tif 000008
【図７】
0005325440.tif 000009
【図８】
0005325440.tif 000010
【図９】
0005325440.tif 000011
【図１０】
0005325440.tif 000012
【図１１】
0005325440.tif 000013
【図１２】
0005325440.tif 000014
【図１３】
0005325440.tif 000015
【図１４】
0005325440.tif 000016
【図１５】
0005325440.tif 000017