(57)【特許請求の範囲】
【請求項１】
ガラス基板上でシリサイド層を形成する工程を含む半導体装置の作製方法であって、
前記ガラス基板上に設けられ且つシリコンを含む半導体層に接して、チタン膜を形成し、
真空雰囲気で、ＲＴＡ法を用いた第１の加熱処理によって、高抵抗の第１のチタンシリサイド層を形成した後、前記高抵抗の第１のチタンシリサイド層の抵抗値の１／３程度の低抵抗であり、酸素が含有された第２のチタンシリサイド層を形成するように大気雰囲気でレーザー照射を用いた第２の加熱処理を行うことを特徴とする半導体装置の作製方法。
【請求項２】
ガラス基板上にシリコンを含む半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ゲート電極を覆う絶縁層を形成し、
前記絶縁層をエッチングすることによって、前記ゲート電極の両側面に接するサイドウォール絶縁層を形成するとともに、前記半導体膜の一部を露出し、
露出した前記半導体膜に接するチタン膜を形成し、
真空雰囲気で、ＲＴＡ法を用いた第１の加熱処理によって、高抵抗の第１のチタンシリサイド層を形成した後、前記高抵抗の第１のチタンシリサイド層の抵抗値の１／３程度の低抵抗であり、酸素が含有された第２のチタンシリサイド層を形成するように大気雰囲気でレーザー照射を用いた第２の加熱処理を行うことを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、
前記ゲート電極は半導体膜で形成されていることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記チタン膜を形成後、前記チタン膜上に保護膜を形成し、
前記保護膜を形成後、前記第１の加熱処理を行うことを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
前記チタン膜を形成後、前記チタン膜上に保護膜を形成し、
前記保護膜を形成後、前記第１の加熱処理を行い、
前記保護膜を除去した後に未反応の前記チタン膜を除去することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシリサイド層を形成する技術に関する。
【背景技術】
【０００２】
集積回路の縮小に伴い、半導体膜と金属のコンタクト抵抗の低抵抗化やソース及びドレイン領域の低抵抗化が要求されている。そのため、チタン（Ｔｉ）シリサイド、コバルト（Ｃｏ）シリサイドを形成することで、コンタクト抵抗や、ソース及びドレイン領域を低抵抗化する技術が半導体分野で採用されている。
【０００３】
例えば、半導体基板を有する半導体素子の作製プロセスにおいて、Ｔｉシリサイドは特許文献１のように以下の方法で形成される。まず、半導体基板に接してチタン（Ｔｉ）膜を成膜し、その後、二段階の加熱処理を行って形成される。まず、第一の加熱処理としてＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）法を用いて５５０〜６５０℃の温度で加熱処理を行い、ある程度の深さを持つ高抵抗のＴｉシリサイド層を形成する。次に、第一の加熱処理で半導体膜と未反応のＴｉを除去する。そして第二の加熱処理としてＲＴＡ法を用いて８００℃以上の加熱処理を行い、Ｔｉシリサイド層をＣ４９（高抵抗相）からＣ５４（低抵抗相）という結晶状態に相転移する。
【０００４】
このように従来、Ｔｉシリサイド層形成は、
１）半導体基板上にＴｉ膜を形成する
２）ＲＴＡ法を用いて第一の加熱処理を行って高抵抗のＴｉシリサイド層を形成する
３）未反応のＴｉ膜を除去する
４）ＲＴＡ法を用いて第二の加熱処理を行って高抵抗のＴｉシリサイド層を低抵抗な結晶状態に相転移させる
という工程によって行われている。
【特許文献１】特開平５−１６６７５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
Ｔｉシリサイド層の形成は、他のシリサイド層を形成するのに比べて高温での処理が必要であった。例えばニッケルシリサイドは４００℃〜５００℃の熱処理で形成されるが、Ｔｉシリサイドは８００℃以上の熱処理が必要である。具体的には、上記のＴｉシリサイド層形成工程の第二の加熱処理として、８００℃以上と高温熱処理が必要である。そのため、例えばガラス基板等の耐熱性が低い基板上にＴｉシリサイド層を形成すると、第二の加熱処理で基板が歪んでしまい、耐熱性の低い基板上にＴｉシリサイドを形成することは不可能であった。
【０００６】
一方、第二の加熱処理を基板が歪まない温度以下で行うと、Ｔｉシリサイド層を十分に相転移できず、低抵抗のＴｉシリサイド層が得られなかった。
【０００７】
また、従来のＲＴＡ法で行うＴｉシリサイド化はＴｉ膜中に酸素が混入するのを抑える必要があった。それはシリサイド化の反応に酸素が混入すると、形成されるＴｉシリサイド層が低抵抗になりにくいためである。そのため、第一の加熱処理及び第二の加熱処理の雰囲気から酸素を除く工程が必要であった。例えば真空下でＲＴＡ法による加熱処理をしたり、特許文献１では窒素雰囲気でＲＴＡ法による加熱処理を行っている。
【０００８】
本発明は、このような問題点に鑑みてなされたものであり、耐熱性の低い基板上においても低抵抗のＴｉシリサイド層を形成することを目的とする。また、大気雰囲気においても低抵抗のＴｉシリサイド層を形成することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、ガラス基板上にシリコンを含む半導体膜を形成し、半導体膜に接してチタン膜を形成し、半導体膜とチタン膜との接合面でチタンシリサイド層を形成する。さらに、Ｔｉシリサイド層を形成する処理として、第一の加熱処理により第１のチタンシリサイド層を形成し、レーザー照射を用いた第二の加熱処理により、第１のチタンシリサイド層を第２のチタンシリサイド層にし、第２のチタンシリサイド層は第１のチタンシリサイド層よりも低抵抗（電気抵抗）であることを特徴とする半導体装置の作製方法の発明である。
【００１０】
また、本発明は、上記第一の加熱処理により第１のチタンシリサイド層を形成した後、未反応のチタン膜を除去し、未反応の前記チタン膜を除去後、上記第二の加熱処理を行って、低抵抗（電気抵抗）の第２のチタンシリサイド層を形成することを特徴とする。
【００１１】
第一の加熱処理をＲＴＡまたはレーザー光の照射で行うことを特徴とする。
【００１２】
第二の加熱処理は大気雰囲気で行うことを特徴とする。また、形成した第２のチタンシリサイド層は酸素を含むことを特徴とする。
【発明の効果】
【００１３】
本発明によると、高温で処理しなければならなかった第二の加熱処理をレーザー照射により行うため、ガラスなどの耐熱性の低い基板上にも低抵抗のＴｉシリサイド層を形成することができる。
【００１４】
本発明を用いることによって、Ｔｉシリサイド層を用いてコンタクト抵抗やソース領域、ドレイン領域を低抵抗化した半導体素子及び半導体装置を、より低温で形成することができる。そのため、ガラス基板などの安価な基板を用いることができ、材料面において低コストで半導体装置を作製することができる。また、低温プロセスにより低いエネルギーで半導体装置を作製することができ、エネルギー面においても低コストで半導体装置を作製できる。
【００１５】
本発明を用いて、ソース領域・ドレイン領域にＴｉシリサイド層を形成すると、ソース領域・ドレイン領域を十分に低抵抗化できるため、ソース領域・ドレイン領域に添加した不純物の活性化工程が省略し、工程を短縮することができる。
【００１６】
また、本発明は、Ｔｉシリサイド層を形成するための加熱処理を大気雰囲気で行うことができ、加熱処理工程の雰囲気から酸素を除く必要がない。そのため歩留まりよく、簡便にＴｉシリサイド層を形成することができる。加えて、酸素を含む低抵抗のＴｉシリサイド層を形成することができる。
【発明を実施するための最良の形態】
【００１７】
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、異なる図面において同一のものを指す場合は同一の符号で示し、説明を省略する場合がある。
【００１８】
（第１実施形態）
ここでは半導体膜の表面にＴｉシリサイド層を形成する実施形態について説明する。
【００１９】
まず、図１（Ａ）に示すように基板１上に半導体膜２を形成する。半導体膜２はシリコンを含む半導体膜とし、例えばシリコン、シリコンゲルマニウム、シリコンゲルマニウムカーボンがある。
【００２０】
図示しないが、基板１と半導体膜２の間に下地膜として絶縁膜を設けてもよい。また、絶縁膜を設けない代わりに、マイクロ波で励起され、電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下、電子密度が１０１１〜１０１３／ｃｍ３程度である高密度プラズマで、基板１の表面を直接処理しても良い。プラズマの生成はラジアルスロットアンテナを用いたマイクロ波励起のプラズマ処理装置を用いることができる。このとき、窒素（Ｎ２）、またはアンモニア（ＮＨ３）、亜酸化窒素（Ｎ２Ｏ）などの窒化物気体を導入すると、基板の表面を窒化することができる。この基板の表面に形成された窒化物層は、窒化珪素を主成分とするので、基板側から拡散してくる不純物のブロッキング層として利用することができる。さらに、この窒化物層の上に酸化珪素膜または酸窒化珪素膜をプラズマＣＶＤ法で形成して下地膜としても良い。
【００２１】
他にも、酸化珪素や、酸窒化珪素などによる下地膜の表面に対し同様なプラズマ処理を行うことにより、その表面及び表面から１〜１０ｎｍの深さを窒化処理をすることができる。このきわめて薄い窒化珪素の層により、その上に形成する半導体膜へ応力の影響を与えることなくブロッキング層とすることができる。
【００２２】
続いて半導体膜２に接してＴｉ膜３を形成する。Ｔｉ膜３を形成する方法はスパッタ法を用いることができる。またスパッタ法に限定されるものではなく、ＣＶＤ法、蒸着法、イオンプレーティング法を用いることができる。Ｔｉ膜形成前には、シリサイド化反応を良好にするため半導体膜２の表面の酸化膜を除去する工程を設けてもよい。これは半導体膜２の表面に形成された酸化膜がＴｉシリサイドの形成に悪影響を与える可能性があるからである。酸化膜の除去には公知のフッ酸等を用いることができる。Ｔｉ膜３の膜厚は１０〜１００ｎｍとする。
【００２３】
必要に応じてＴｉ膜３上にＴｉ膜の酸化を防止する保護膜を形成してもよい。また、第一の加熱処理をランプ光で行う場合、保護膜をランプ光の吸光率が高い膜とすると効率良く加熱処理を行うことができる。第一または第二の加熱処理をレーザー光で行う場合は、保護膜としてレーザー光の吸収を助長する膜を使用することで、効率よく第一または第二の加熱処理を行うこともできる。本実施形態ではこの保護膜としてＴｉＮ膜５を用いている。ＴｉＮ膜５の膜厚は１〜５０ｎｍである。
【００２４】
次に、半導体膜２とＴｉ膜３の接合面に高抵抗の第１のＴｉシリサイド層４を形成するため、第一の加熱処理を行う。第一の加熱処理の方法としてはランプＲＴＡ、ガスＲＴＡ、または炉、オーブンもしくはホットプレート等を用いた加熱処理が挙げられる。第１のＴｉシリサイド層４を形成する第一の加熱処理温度は５００〜７００℃であり、この範囲内であればＴｉ膜とＴｉＮ膜の膜厚に応じて加熱処理温度を任意に選択することができる。ただし、第一の加熱処理は基板１の歪み点以下の温度で行う。本実施形態では６００℃、３ｍｉｎのランプＲＴＡ処理によって第１のＴｉシリサイド層４を形成する。図１（Ｂ）では未反応のＴｉ膜３が図示されているが、Ｔｉ膜３の全てが第１のＴｉシリサイド層４になっても良い。
【００２５】
第一の加熱処理後、図１（Ｃ）では半導体膜と未反応のＴｉ膜３及びＴｉＮ膜５をエッチングにより除去する。これらの膜の除去にはドライエッチングまたはウェットエッチングを用いることができ、ウェットエッチングの場合はエッチング溶液としては例えばＮＨ３：Ｈ２Ｏ２：Ｈ２Ｏ＝２：５：２の割合で調合した薬液などを用いることができる。保護膜としてＴｉＮ膜を用いる場合は、ＴｉＮ膜の除去と同時に未反応のＴｉ膜も除去できる。
【００２６】
第一の加熱処理後に未反応のＴｉ膜が残存する場合、図１（Ｃ）のように未反応のＴｉ膜を除去することで、高抵抗の第１のＴｉシリサイド層４と同じ膜厚を持つ低抵抗の第２のＴｉシリサイド層６を第二の加熱処理により形成することができる。つまり、第二の加熱処理においてＴｉシリサイド層が新たに形成され、Ｔｉシリサイド層の膜厚が増加することを抑えることができる。よってＴｉシリサイド層の膜厚制御を第一の加熱処理のみで確実に行える。特に、ＴｉシリサイドはシリコンがＴｉ膜に拡散してシリサイドを形成していく反応であるため、第二の加熱処理によりＴｉシリサイド層の膜厚を増加させないために、未反応のＴｉ膜を除去することは有効である。
【００２７】
次いで第二の加熱処理として図１（Ｄ）に示すように、第１のＴｉシリサイド層４に対してレーザー光７を大気雰囲気で照射する。第二の加熱処理により高抵抗の第１のＴｉシリサイド層４が低抵抗の第２のＴｉシリサイド層６に変化する。
【００２８】
レーザー光７としては、パルス発振型または連続発振型である波長４００ｎｍ以下のエキシマレーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、サファイアレーザーなどを用いることができる。さらに、これらのレーザーを１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができる。また、これらレーザー光に代えて紫外光ランプから発する光を用いてもよい。
【００２９】
上記したレーザー光７を用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し、第１のＴｉシリサイド層４に照射すればよい。照射条件は実施者が適宣選択するものであるが、パルス発振型のエキシマレーザーを用いる場合は、例えばパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００ｍＪ／ｃｍ２とする。また、パルス発振型のＹＡＧレーザーやＹＶＯ４レーザーを用いる場合には、その第２高調波または第３高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃｍ２とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射する。この時、レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％にするのが好ましい。その他、１〜１０ＭＨｚの発振周波数のレーザー光を用いることも可能である。
【００３０】
また、レーザー光７として連続発振型のレーザー（例えば連続発振型のＹＶＯ４レーザー）を用いる場合、出力１０Ｗの連続発振のＹＶＯ４レーザーから射出されたレーザー光を非線形光学素子により高調波（第２高調波〜第４高調波）に変換する。その他、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、第１のＴｉシリサイド層４に照射する。このときのエネルギー密度は０．００１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザー光７に対して相対的に基板１を移動させて照射すればよい。
【００３１】
図１（Ｅ）、（Ｆ）には、第二の加熱処理をした後に、未反応のＴｉ膜３及びＴｉＮ膜５を除去する例を示す。図１（Ｅ）で第二の加熱処理として、第１のＴｉシリサイド層４にレーザー光７を大気雰囲気で照射する。そして低抵抗の第２のＴｉシリサイド層６を形成する。
【００３２】
その後、未反応のＴｉ膜３及びＴｉＮ膜５をエッチングにより除去して、図１（Ｆ）の状態を得る。図１（Ｅ）、（Ｆ）の場合は、第１のＴｉシリサイド層４の膜厚と第２のＴｉシリサイド層６の膜厚が異なる可能性があるため、第一及び第二の加熱処理条件により膜厚制御を行う。また、図１（Ｂ）の段階でＴｉ膜の全てが第１のＴｉシリサイド層４となり、未反応なＴｉ膜がなければ、第二の加熱処理によりＴｉシリサイド層の膜厚が増加することはない。そのため、第二の加熱処理後にＴｉＮ膜５を除去しても膜厚制御を確実に行うことができる。
【００３３】
なお、本形態では第一の加熱処理として、ＲＴＡまたは炉、オーブンもしくはホットプレート等を用いた加熱処理を行ったが、レーザー光を照射して行っても良い。その場合は、より耐熱性の低い基板を用いて低抵抗の第２のＴｉシリサイド層を形成することができる。ただし、第一の加熱処理をレーザー光で行うと、ＲＴＡまたは炉、オーブンもしくはホットプレート等を用いた加熱処理と比べて、エネルギーが非常に大きいため、Ｔｉシリサイド層の膜厚制御が難しくなる。
【００３４】
また、第一及び第二の加熱処理を一度のレーザー光の照射により行っても良い。この場合はＴｉシリサイド層を一度の加熱処理工程で行うことができ、作製工程を短縮することができる。
【００３５】
以上の方法により、低温で第２のＴｉシリサイド層６を形成することができ、耐熱性の低い基板上にも低抵抗のＴｉシリサイド層を形成することができる。また、第二の加熱処理を酸素が存在する大気雰囲気で行っても、低抵抗の第２のＴｉシリサイド層を形成することができた。このため、第二の加熱処理雰囲気から酸素を除去する必要がなく、簡単にＴｉシリサイド層を形成することができる。
【００３６】
以下、Ｔｉシリサイド層が形成される半導体膜の形成方法について説明する。
【００３７】
Ｔｉシリサイド層が形成される半導体膜はシリコンを含む半導体であればよく、例えばシリコン、シリコンゲルマニウム、シリコンゲルマニウムカーボン等などが挙げられる。つまりＴｉ膜と反応してＴｉシリサイドを形成できる半導体膜であれば良い。また、半導体膜は非晶質半導体膜、微結晶性半導体膜、結晶性半導体膜、単結晶半導体のいずれであってもよい。
【００３８】
半導体膜が結晶性半導体膜である場合、その形成方法としては、基板上に直接結晶性半導体膜を形成する方法、または基板上に非晶質半導体膜を形成した後、結晶化させる方法が挙げられる。
【００３９】
非晶質半導体膜を結晶化させるには、レーザー光を照射して結晶化させる方法、ＲＴＡ、炉、オーブン等で加熱処理をして結晶化させる方法、またはレーザー光の照射と加熱処理を組み合わせて結晶化させる方法がある。結晶化工程は半導体装置の作製工程において高温で処理する工程の一つであるが、レーザー光を照射、またはレーザー光の照射と加熱処理を組み合わせて結晶化させることにより、基板を高温にさらさないで半導体膜を結晶化させることができる。従って、本発明のＴｉシリサイド形成方法と組み合わせることで、より積極的に耐熱性の低い基板を採用することができる。本形態では非晶質半導体膜にレーザー光を照射して結晶化した半導体膜を用いた。
【００４０】
また、半導体膜の結晶化を助長させる元素を用いて、非晶質半導体膜を結晶化させても良い。その場合は非晶質半導体膜に、半導体膜の結晶化を助長させる元素を添加した後、上述したレーザー光の照射、加熱処理またはそれらを組み合わせることにより、非晶質半導体膜を結晶化させる。結晶化を助長させる元素を用いて結晶化させることで、低温で結晶化でき、さらに結晶化した結晶性半導体膜の結晶方位の配向性を単一方向にそろえることが可能となる。従って、本発明のＴｉシリサイド形成方法と組み合わせることで、積極的に耐熱性の低い基板を採用することができるとともに、飛躍的に電界効果移動度及び電気特性が向上した半導体装置を形成することができる。
【００４１】
上記結晶化に用いるレーザー光としては、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【００４２】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【００４３】
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
【００４４】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。
【００４５】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。
【００４６】
この線状ビームを非晶質半導体膜に照射することによって、非晶質半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【００４７】
このようにして得られた強度が均一な線状ビームを用いて非晶質半導体膜を結晶化し、この結晶化した半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。
【００４８】
（第２実施形態）
ここでは本発明を用いてトップゲート型の薄膜トランジスタ（以下、ＴＦＴと言う）を作製する実施形態について図３〜図６を用いて説明する。第１実施形態と同一のものについては同一の符号を付し、説明を省略する。
【００４９】
基板１上に絶縁膜１５を形成する。基板１としてはガラス基板、絶縁膜１５としては酸化シリコン膜を用いる。次に、絶縁膜１５上にシリコンを含む非晶質半導体膜を形成し、第１実施形態で述べたレーザー光を照射して結晶化し、結晶性半導体膜を形成する。その後、結晶性半導体膜を公知のフォトリソグラフィー工程により島状の半導体膜１６にする（図３（Ａ））。
【００５０】
次いで島状の半導体膜１６の表面をフッ酸含有エッチャントで洗浄した後、島状の半導体膜１６上の全面にゲート絶縁膜１７を形成する。ゲート絶縁膜１７は珪素を主成分とする絶縁膜で形成される。これら島状の半導体膜１６の表面洗浄工程とゲート絶縁膜１７の形成工程は、大気にふれさせずに連続的に行うことが望ましい。
【００５１】
ゲート絶縁膜１７としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。この場合において、当該ゲート絶縁膜の表面を、マイクロ波で励起され、電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下、電子密度が１０１１〜１０１３／ｃｍ３程度である高密度プラズマ処理によって酸化又は窒化処理して緻密化しても良い。この処理はゲート絶縁膜１７の成膜に先立って行っても良い。すなわち、島状の半導体膜１６の表面に対してプラズマ処理を行う。このとき、基板温度を３００〜４５０℃とし、酸化雰囲気（Ｏ２、Ｎ２Ｏなど）又は窒化雰囲気（Ｎ２、ＮＨ３など）で処理することにより、その上に堆積するゲート絶縁層と良好な界面を形成することができる。
【００５２】
次いで、ゲート絶縁膜１７の表面を洗浄した後、ゲート絶縁膜１７上に金属膜を形成する。この金属膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。このレジストパターンをマスクとして金属膜をエッチングすることにより、ゲート絶縁膜１７上にゲート電極１８を形成する。金属膜の代わりに、ゲート電極材料にシリコンを含む材料を用いても良い。その場合には、後のシリサイド化する熱処理工程においてゲート電極上にもＴｉシリサイド層を形成することができる。
【００５３】
次いで、ゲート電極１８をマスクとして島状の半導体膜１６に不純物イオンを低濃度で導入して、低濃度の不純物領域を形成する（図３（Ａ））。
【００５４】
次に、図３（Ｂ）に示すようにゲート電極１８を覆うように絶縁層２７を形成する。絶縁層２７を異方性エッチングし、ゲート電極１８の両側面に接するサイドウォール絶縁層２８を形成する（図３（Ｃ））。また、このエッチングによってゲート絶縁膜１７もエッチングし、ゲート絶縁膜１９を形成する。これにより島状の半導体膜１６の一部が露出される。
【００５５】
次に、ゲート電極１８及びサイドウォール絶縁層２８をマスクとして、不純物イオンを島状の半導体膜１６に高濃度で導入する。これにより、高濃度不純物領域２０、低濃度不純物領域２９が形成される（図３（Ｄ））。
【００５６】
その後露出した島状の半導体膜１６、つまり高濃度不純物領域２０の表面をフッ酸で洗浄する。次にＴｉ膜２１を全面にスパッタ法にて５０ｎｍ成膜し、さらにＴｉ膜２１上に保護膜としてＴｉＮ膜２２を全面にスパッタ法にて１０ｎｍ成膜する（図３（Ｅ））。保護膜は必要がなければ成膜しなくとも良い。
【００５７】
次に島状の半導体膜１６及びＴｉ膜２１に第一の加熱処理を行い、島状の半導体膜１６とＴｉ膜２１が接している部分、すなわちソース領域およびドレイン領域に高抵抗の第１のＴｉシリサイド層２３が形成される（図４（Ａ））。本実施形態では第一の加熱処理としてランプＲＴＡを用いて６００℃で、３ｍｉｎの処理を行う。第一の加熱処理方法としてガスＲＴＡ、炉、オーブン、ホットプレート、レーザー照射を用いてもよい。
【００５８】
次に半導体膜と未反応のＴｉ膜２１およびＴｉＮ膜２２をエッチング法により除去する（図４（Ｂ））。エッチング法としてドライエッチングでもウェットエッチングでも良いが、ウェットエッチングの場合はエッチング表面の荒れが少ないため、半導体膜には好ましい。また、第１実施形態で説明したように、第二の加熱処理によりＴｉシリサイド層の膜厚が増加しても良いなら、第二の加熱処理を行った後に未反応のＴｉ膜２１及びＴｉＮ膜２２を除去しても良い。
【００５９】
次いで第二の加熱処理として図４（Ｂ）に示すように、高抵抗の第１のＴｉシリサイド層２３に対してレーザー光３３を大気雰囲気で照射し、第１のＴｉシリサイド層２３を低抵抗の第２のＴｉシリサイド層２４にする。レーザー光３３は発振器の出力で約１〜５Ｗ程度で、このときのパワー密度は０．００１〜１００ＭＷ／ｃｍ２程度とした。基板１上に複数の島状の半導体膜１６がある場合は、レーザー光３３に対し相対的に基板１を移動させて、基板１全面にレーザー光３３を照射する。また、照射するレーザー光３３の種類としては、第１実施形態で挙げたものを用いることができる。
【００６０】
当該Ｔｉシリサイド形成工程によってソース領域、ドレイン領域を十分に低抵抗化できる。したがってその後、高濃度不純物領域を活性化することは不要である。もちろん高濃度不純物領域を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行ってもよいことはいうまでもない。
【００６１】
次いで全面に層間絶縁膜２５を形成した後に水素化を行う。そして層間絶縁膜２５上にレジストパターンを形成し、このレジストパターンをマスクとして層間絶縁膜２５をエッチングすることにより、第２のＴｉシリサイド層２４を露出するコンタクトホールを形成する（図４（Ｃ））。次いで層間絶縁膜２５上及びコンタクトホール中に導電膜（例えばＡｌ合金配線）を形成し、この導電膜をパターニングすることにより、ソース電極及びドレイン電極２６を形成する。以上の工程によりトップゲート型ＴＦＴが形成される。
【００６２】
図５に導電性を付与された半導体膜でゲート電極を形成した場合を示す。ゲート電極が半導体膜で形成されているときは、図３（Ｅ）の状態の後に第一の加熱処理を行うと、ゲート電極上にも高抵抗の第１のＴｉシリサイド層３０が形成される（図５（Ａ））。
【００６３】
第一の加熱処理後に、島状の半導体膜１６と未反応のＴｉ膜２１およびＴｉＮ膜２２をエッチングにより除去する。そして、第二の加熱処理として第１のＴｉシリサイド層２３及び３０にレーザー光３３の照射を行い、第１のＴｉシリサイド層２３及び３０を低抵抗の第２のＴｉシリサイド層２４及び３１にする（図５（Ｂ））。
【００６４】
次いで図４（Ｃ）と同様に層間絶縁膜２５、ソース電極及びドレイン電極２６を形成し、ＴＦＴを形成する（図５（Ｃ））。
【００６５】
図６はゲート電極上にキャップ膜を形成する例について説明する。ゲート電極１８が、未反応のＴｉ膜２１及びＴｉＮ膜２２をエッチングする際のエッチング液に対し耐性がない場合は、以下のようにしてキャップ膜を形成すると有効である。
【００６６】
サイドウォール絶縁層まで形成した基板（図３（Ｄ））全面にキャップ膜として機能する絶縁膜６６を形成する（図６（Ａ））。ここでは、絶縁膜６６として、プラズマＣＶＤ法により酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）を５０ｎｍ形成する。
【００６７】
次に、フォトリソグラフィ法を用いてレジストからなるマスク６７をゲート電極およびゲート線上に形成する（図６（Ｂ））。マスク６７を用いて絶縁膜６６をエッチングし、ゲート電極およびゲート線の表面を覆うキャップ膜６８を形成する（図６（Ｃ））。ここではＨＦ：Ｈ２Ｏ＝１：９９の割合で混合したフッ酸溶液を用いてエッチング処理を行った。このフッ酸を用いたエッチング処理で島状の半導体膜１６の表面に形成されている酸化膜も除去される。キャップ膜６８はゲート電極１８やエッチング液の種類によって任意に選択することができ、酸化窒化シリコンに限られない。
【００６８】
次いで、Ｔｉ膜２１およびＴｉＮ膜２２を成膜し、第一の加熱処理を行って高抵抗の第１のＴｉシリサイド層２３を形成する（図６（Ｄ））。
【００６９】
第一の加熱処理後に半導体膜と未反応のＴｉ膜２１およびＴｉＮ膜２２を公知のエッチング液で除去する。このとき、ゲート電極１８はキャップ膜６８及びサイドウォール絶縁層２８に覆われているため、エッチング液と接することはない（図６（Ｅ））。
【００７０】
次に第二の加熱処理としてレーザー光３３の照射を行い、第１のＴｉシリサイド層２３を第２のＴｉシリサイド層２４にする（図６（Ｅ））。
【００７１】
次いで上記と同様に層間絶縁膜２５、ソース電極及びドレイン電極２６を形成し、ＴＦＴを形成する（図６（Ｆ））。ここで本実施形態ではキャップ膜６８上に層間絶縁膜２５を形成しているが、キャップ膜６８を除去してから層間絶縁膜２５を形成してもよい。
【００７２】
なお本発明は図３〜６に示したＴＦＴ構造に限定されず、他の構造を有するＴＦＴに適用することも可能である。例えばチャネル形成領域とドレイン領域（またはソース領域）との間に低濃度不純物領域２９を設けなくともよい。また、本形態では低濃度不純物領域はゲート電極と重ならない例を示したが、ゲート絶縁膜を介して低濃度領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造としてもよい。その他、図３では不純物イオンを高濃度で注入してからＴｉ膜２１を成膜し、第２のＴｉシリサイド層２４を形成したが、第２のＴｉシリサイド層２４を形成した後に不純物イオンを高濃度で導入しても良い。
【００７３】
また本実施形態ではトップゲート型ＴＦＴを例として説明したが、例えば逆スタガ型ＴＦＴに適用することも可能である。
【００７４】
以上の工程により、高濃度不純物領域２０とソース電極及びドレイン電極２６とのコンタクト抵抗が低いＴＦＴを形成できるとともに、高濃度不純物領域２０自体の抵抗を低くすることができる。そのため、電界効果移動度が高く、応答特性に優れたＴＦＴを形成することができる。また、低温でＴｉシリサイド層を形成できるため、歩留まりよく電気特性のよいＴＦＴを形成できる。
【００７５】
本形態は第１実施形態と実施可能な範囲で自由に組み合わせることができる。
【実施例１】
【００７６】
図１、図２を用いて本実施例を説明する。
【００７７】
まず図２（Ａ）に示すように、基板１としてガラス基板（コーニング製ＥＡＧＬＥ２０００）を用い、その上にプラズマＣＶＤ法により非晶質珪素膜８を膜厚６６ｎｍ程度形成する。図示しないが、基板側からナトリウムなどの不純物が非晶質珪素膜に拡散するのを防止するため、ガラス基板１と非晶質珪素膜８との間に、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）を積層させ、下地膜として形成した。
【００７８】
次に非晶質珪素膜８を結晶化した。まず非晶質珪素膜８の表面に金属含有層９を形成する。金属含有層９は、半導体膜の結晶化を助長する金属元素（例えばＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種又は複数種）を含有している。本実施例では、金属含有層９を、ニッケルを重量換算で１０ｐｐｍ含む酢酸ニッケル溶液をスピナーで塗布することにより形成した。なお金属含有層９の形成方法は、塗布以外に、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する方法がある。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的に金属含有層９を形成してもよい。また金属含有層９は非晶質珪素膜８を形成する前、すなわち非晶質珪素膜８の下に形成されてもよい。
【００７９】
次いで図２（Ｂ）に示すように、基板１、非晶質珪素膜８及び金属含有層９を加熱処理する。ここでは脱水素化のための熱処理（４５０℃〜５００℃、１〜２時間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行い、非晶質珪素膜８を結晶性珪素膜１０にした。
【００８０】
なお上記した結晶化のための熱処理において結晶性珪素膜１０の表面に図示しない酸化膜が形成されるが、この酸化膜は次のレーザー照射の工程を行う前にエッチングにより除去されるのが好ましい。
【００８１】
次いで図２（Ｃ）に示すように、結晶性珪素膜１０の結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶性珪素膜１０に対してレーザー光１１を照射した。
【００８２】
レーザー光１１としては、第１実施形態で述べたレーザー光を用いることができるが、本実施例では連続発振型であるＹＶＯ４レーザーの第２高調波を用いた。出力は１０Ｗ程度とし、レーザー光を非線形光学素子により変換して第２高調波とした。またこのときのパワー密度は０．００１〜１００ＭＷ／ｃｍ２程度とした。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザー光１１に対して相対的に基板１を移動させて照射した。以上により膜中の欠陥が補修された結晶性珪素膜１２を形成した。
【００８３】
次に図２（Ｄ）に示すようにオゾン含有水溶液（代表的にはオゾン水）で結晶性珪素膜１２の表面を処理することにより、結晶性珪素膜１２の表面に酸化膜（ケミカルオキサイドと呼ばれる）を形成する。これによりレーザー光１１を照射することで形成された酸化膜と合計して、合計１〜１０ｎｍの酸化膜からなるバリア層１３が形成される。バリア層１３は、後の工程でゲッタリング層のみを選択的に除去する際にエッチングストッパーとして機能する。
【００８４】
ここでオゾン含有水溶液に代えて、過酸化水素水を含む水溶液で処理しても同様にバリア層１３（ケミカルオキサイド）を形成することができる。また、酸素雰囲気下で紫外線を照射してオゾンを発生させ、このオゾンにより結晶性珪素膜１０の表面を酸化することによりバリア層１３を形成してもよい。また、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜をバリア層１３として堆積しても良い。
【００８５】
次いでバリア層１３上にアルゴン元素を含むゲッタリング層１４をゲッタリングサイトとして形成する。ここでは、スパッタリング法によりアルゴンガスを含む非晶質珪素膜をゲッタリング層１４として形成するが、プラズマＣＶＤ法または減圧ＣＶＤ法でゲッタリング層を形成しても良い。
【００８６】
次いで結晶性珪素膜１２、バリア層１３およびゲッタリング層１４に熱処理（５５０℃、４ｈｒの加熱処理）を行った。これにより図２（Ｄ）のように、結晶性珪素膜１２からゲッタリング層１４へ金属元素（ニッケル）のゲッタリングを行い、結晶性珪素膜１２中における金属元素を低濃度化又は除去する。
【００８７】
次いでバリア層１３をエッチングストッパーとして公知のエッチング方法を行い、ゲッタリング層１４のみを選択的に除去する。その後酸化膜からなるバリア層１３を、例えばフッ酸を含むエッチャントにより除去する（図２（Ｅ））。以上により、基板１上に結晶性構造を持つ結晶性珪素膜１２を形成することができる。
【００８８】
以降の工程は結晶性珪素膜１２を図１（Ａ）の半導体膜２として、図１を用いて説明する。半導体膜２の表面酸化膜をフッ酸を用いて除去した後、スパッタ法にてＴｉ膜３およびＴｉＮ膜５を形成した。Ｔｉ膜３の膜厚は５０ｎｍとし、ＴｉＮ膜５の膜厚は１０ｎｍとした。
【００８９】
次に半導体膜２、Ｔｉ膜３およびＴｉＮ膜５に加熱処理を行い、高抵抗の第１のＴｉシリサイド層４を形成する（図１（Ｂ））。加熱処理方法としてランプＲＴＡ法を使用しており、６００℃  、３ｍｉｎの加熱処理を行った。この加熱処理で形成される第１のＴｉシリサイド層４の膜厚は５〜１０ｎｍである。
【００９０】
その後、半導体膜２と未反応のＴｉ膜３及びＴｉＮ膜５を除去し、図１（Ｃ）の状態にする。
【００９１】
次いで第二の加熱処理として図１（Ｄ）に示すように、第１のＴｉシリサイド層４に対してレーザー光７を大気雰囲気で照射し、低抵抗の第２のＴｉシリサイド層６を形成する。
【００９２】
レーザー光としては、連続発振型であるＹＶＯ４レーザーの第２高調波を用いた。出力は３〜５Ｗであり、レーザー光を非線形光学素子により変換して第２高調波とした。またこのときのパワー密度は０．００１〜１００ＭＷ／ｃｍ２程度である。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザー光に対して相対的に基板１を移動させて照射した。
【００９３】
図４２に、レーザー光７の出力が３〜５Ｗのときの第２のＴｉシリサイド層６の抵抗値を測定した結果を示す。また、図４２中の比較例は、第一の加熱処理を行った直後の第１のＴｉシリサイド層４の抵抗値である。図４２の測定結果より、レーザー光７を照射したとき、第２のＴｉシリサイド層６の抵抗値は比較例の抵抗値の約３分の１となっており、レーザー光７を照射したことで第１のＴｉシリサイド層４の抵抗値が下がっているのが分かる。なお、本実施例ではレーザー光７の出力が４Ｗのときに第２のＴｉシリサイド層６の抵抗値が最小となっている。
【００９４】
また、本実施例で形成した第２のＴｉシリサイド層６のうち、４Ｗの出力でレーザー光を照射したときの第２のＴｉシリサイド層の組成を評価した結果を表１、表２に示す。表１の組成評価はＲＢＳ分析手法で行った。結果より、第２のＴｉシリサイド層６の膜組成には酸素が含まれるという特徴があることが分かった。濃度としては、表１よりＴｉシリサイド層中に２０．０ａｔｏｍｉｃ％の酸素が存在している。また、表２よりＴｉシリサイド層中の酸素は半導体膜のシリコンに対して約３０．８％の割合で存在し、Ｔｉシリサイド層中のＴｉは半導体膜のシリコンに対して約２３．１％の割合で存在している。
【表１】
0005291866.tif 000002
【表２】
0005291866.tif 000003
【００９５】
表３は、第一の加熱処理としてＲＴＡを行った後の第１のＴｉシリサイド層４の組成を評価した結果である。それぞれ、真空下、６５０℃、３ｍｉｎのＲＴＡ法による加熱処理、真空下、７００℃、３ｍｉｎのＲＴＡ法による加熱処理をした後のＴｉシリサイド層の組成を評価したが、いずれにも酸素は含まれていなかった。したがって、第二の加熱処理であるレーザー照射により、膜中に酸素が含まれたことになる。
【表３】
0005291866.tif 000004
【００９６】
一般的には、Ｔｉシリサイド化反応に酸素が混入すると低抵抗のＴｉシリサイド層が得られないため、窒素雰囲気等でＴｉシリサイド化が行われる。しかし、本発明により、加熱処理雰囲気を調整しなくとも、低抵抗のＴｉシリサイド層が形成でき、歩留まりよくＴＦＴを形成できる。
【００９７】
本実施例は、実施可能な範囲で自由に第１及び第２実施形態と組み合わせることができる。
【実施例２】
【００９８】
ここでは図７〜１２を用いてＴＦＴを作製した例について説明する。なお結晶性珪素膜を形成するまでの工程は第１実施形態に示したものと同じであるため、ここでは詳細な説明を省略する。基板１上に窒化酸化珪素膜４０、酸化窒化珪素膜４１を形成する（図７（Ａ））。さらに、その上に非晶質珪素膜を形成し、レーザー光を照射して結晶化した結晶性珪素膜を形成する。そして、結晶性珪素膜をフォトリソグラフィー工程によってパターニングし、島状の結晶性珪素膜４２、４２’を形成する（図７（Ａ））。
【００９９】
次に結晶性珪素膜４２、４２’を覆うようにゲート絶縁膜４３を形成する（図７（Ｂ））。ここではプラズマＣＶＤ法により酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）を２０ｎｍ形成する。
【０１００】
次に、ゲート絶縁膜４３上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、スパッタリング法によりＴａＮ膜を３０ｎｍの厚さで形成する。第１の導電層上の第２の導電層は、スパッタリング法によりＷ膜を３７０ｎｍの厚さで形成する。そして、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層（ゲート電極層とよぶことがある）４４〜４７を形成する。
【０１０１】
次に、導電層４４〜４７形成のためのマスクを除去し、新たに、フォトリソグラフィ法により、レジストからなるマスク４８を形成する。続いて、結晶性珪素膜４２に、イオンドープ法により、Ｎ型を付与する不純物元素（リン）を低濃度に添加して、Ｎ型不純物領域４９、５０を形成する（図７（Ｂ））。
【０１０２】
次に、マスク４８を除去し、新たに、フォトリソグラフィ法によりレジストからなるマスク５１を形成する（図８（Ａ）参照）。続いて、結晶性珪素膜４２’に、Ｐ型を付与する不純物元素（ボロン）を添加して、Ｐ型不純物領域５２、５３、チャネル形成領域６５を形成する。
【０１０３】
次に、マスク５１を除去し、ゲート絶縁膜４３と導電層４４〜４７を覆うように、絶縁層５４を形成する（図８（Ｂ）参照）。絶縁層５４は、プラズマＣＶＤ法により酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）を１００ｎｍ、その後熱ＣＶＤ法により酸化珪素膜（ＳｉＯ２膜）を２００ｎｍ成膜して形成する。
【０１０４】
次に、絶縁層５４を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層４４〜４７の両側面に接する絶縁層（以下サイドウォール絶縁層とよぶ）５５、５６を形成する（図９（Ａ）参照）。サイドウォール絶縁層５５、５６は、後に形成するＬＤＤ領域のドーピング用のマスクとして用いる。またこのエッチングによってゲート絶縁膜も一部除去して結晶性珪素膜４２、４２’の一部を露出させる。
【０１０５】
次に、フォトリソグラフィ法によりレジストからなるマスク５７を形成する。続いて、サイドウォール絶縁層５５をマスクとして、結晶性珪素膜４２にＮ型を付与する不純物元素（リン）を添加して、チャネル形成領域６４、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）６０、６１と、第２のＮ型不純物領域５８、５９とを形成する（図９（Ｂ）参照）。第１のＮ型不純物領域６０、６１が含む不純物元素の濃度は、第２のＮ型不純物領域５８、５９の不純物元素の濃度よりも低い。この後マスク５７を除去する。
【０１０６】
次に、結晶性珪素膜４２、４２’、導電層４４〜４７、ゲート絶縁膜４３及びサイドウォール絶縁層５５、５６を覆うように、絶縁膜６６を形成する（図１０（Ａ）参照）。絶縁膜６６として、プラズマＣＶＤ法により酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）を５０ｎｍ形成する。
次に、絶縁膜６６上にフォトリソグラフィ法を用いてレジストからなるマスク６７を形成し、マスク６７を用いて絶縁膜６６をエッチングする。これによりゲート電極およびゲート線上以外の絶縁膜６６を除去してゲート電極およびゲート線上にキャップ膜６８を形成する（図１０（Ｂ）参照）。ここではＨＦ：Ｈ２Ｏ＝１：９９の割合で混合したフッ酸溶液を用いて、絶縁膜６６に対しエッチング処理を行った。このエッチング処理により、ゲート絶縁膜で覆われていない結晶性珪素膜の表面に形成されている自然酸化膜も同時に除去される。
【０１０７】
スパッタ法にてＴｉ膜６９およびＴｉＮ膜７０を形成した（図１１（Ａ））。Ｔｉ膜６９の膜厚は５０ｎｍとし、ＴｉＮ膜７０の膜厚は１０ｎｍとした。
【０１０８】
次に第一の加熱処理を行い高抵抗の第１のＴｉシリサイド層７１を形成する。第一の加熱処理方法としてランプＲＴＡ法を使用しており、６００℃  、３ｍｉｎの加熱処理を行った。この加熱処理で形成される第１のＴｉシリサイド層７１の膜厚は５〜１０ｎｍである。
【０１０９】
次に結晶性珪素膜と未反応のＴｉ膜およびＴｉＮ膜を除去する。ここではＮＨ３：Ｈ２Ｏ２：Ｈ２Ｏ＝２：５：２の割合で調合した薬液を用いて、Ｔｉ膜およびＴｉＮ膜を除去する。ここで、導電層４５、４７を構成するＷ膜は上記の薬液に対する耐久性がないが、キャップ膜６８およびサイドウォール絶縁層５５、５６により覆われているため、上記の薬液によりＷ膜がエッチングされることはない（図１１（Ｂ））。
【０１１０】
次に第二の加熱処理としてレーザー照射を行い低抵抗の第２のＴｉシリサイド層８２を形成する。レーザー光としては、連続発振型であるＹＶＯ４レーザーの第２高調波を用いた。出力は４Ｗであり、レーザー光を非線形光学素子により変換して第２高調波とした。またこのときのパワー密度は０．００１〜１００ＭＷ／ｃｍ２程度である。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザー光に対して相対的に基板１を移動させて照射した。
本発明では第一の加熱処理で高抵抗の第１のＴｉシリサイド層７１を形成した後に、第１のＴｉシリサイド層７１に対してレーザー照射を行い、第１のＴｉシリサイド層７１を変化させて低抵抗の第２のＴｉシリサイド層８２を形成する。よってソース領域及びドレイン領域の活性化を行う必要はない。ただし後述するように珪素膜の水素化を行う際に加熱処理工程を行うので、水素化と活性化とを同時に行ってもよい。
【０１１１】
上記工程を経て、Ｎ型の薄膜トランジスタ６２と、Ｐ型の薄膜トランジスタ６３の基本構造が完成する。Ｎ型の薄膜トランジスタ６２は、第１のＮ型不純物領域６０、６１と第２のＮ型不純物領域５８、５９とチャネル形成領域６４を含む結晶性珪素膜と、ゲート絶縁膜４３と、ゲート電極として機能する導電層４４、４５とを有する。このような、薄膜トランジスタ６２の構造はＬＤＤ構造と呼ばれる。
【０１１２】
Ｐ型の薄膜トランジスタ６３は、Ｐ型不純物領域５２、５３とチャネル形成領域６５を含む結晶性珪素膜と、ゲート絶縁膜４３と、ゲート電極として機能する導電層４６、４７とを有する。このような、薄膜トランジスタ６３の構造はシングルドレイン構造と呼ばれる。
【０１１３】
また、上記工程を経て完成した、薄膜トランジスタ６２と薄膜トランジスタ６３のチャネル長は０．３５〜５μｍ、好適には０．５〜３μｍであることを特徴とする。上記特徴により、応答速度を早くすることができる。なお、チャネル長は、その回路に応じて作り分けてもよく、例えば、高速動作が要求されない電源回路を構成する薄膜トランジスタのチャネル長は３μｍとし、その他の回路の薄膜トランジスタのチャネル長は１μｍにするとよい。
【０１１４】
次に、薄膜トランジスタ６２、６３を覆うように、絶縁膜７２を形成する（図１２（Ａ））。絶縁膜７２として、プラズマＣＶＤ法により酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）を５０ｎｍ形成する。
【０１１５】
絶縁膜７２を形成した後に、珪素膜の水素化を目的とした加熱処理を行う。ここでは窒素雰囲気下で５５０℃、４時間の加熱処理を行った。この加熱処理によって珪素膜の結晶性の回復や珪素膜に添加された不純物元素の活性化も行われることになる。ただし本発明を用いればソース領域及びドレイン領域を十分に低抵抗化できるので活性化工程は不要であることは上記したとおりである。
【０１１６】
次に珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層を形成する。シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。図示する断面構造では、薄膜トランジスタ６２、６３を覆う絶縁層が３層構造の場合を示す。その構成として、例えば、１層目の絶縁膜７２として酸化珪素を含む層を形成し、２層目の絶縁膜７３として窒化珪素を含む層を形成し、３層目の絶縁膜７４として酸化珪素を含む層を形成するとよい。
【０１１７】
次に、フォトリソグラフィ法により絶縁膜７２〜７４をエッチングして、第２のＴｉシリサイド層８２を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソースドレイン配線として機能する導電層７５〜７７を形成する。
【０１１８】
導電層７５〜７７は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層７５〜７７は、例えば、バリア層、アルミニウムシリコン（Ａｌ−Ｓｉ）層、バリア層の順の積層、バリア層、アルミニウムシリコン（Ａｌ−Ｓｉ）層、窒化チタン（ＴｉＮ）層、バリア層の順の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。
アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層７５〜７７を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また下層のバリア層を設けると、アルミニウムやアルミニウムシリコンと、結晶質半導体層との、良好なコンタクトをとることができる。また、チタンは、還元性の高い元素であるため、チタンからなるバリア層を形成すると、結晶性珪素膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶性珪素膜と良好なコンタクトをとることができる。以上の工程によりＴＦＴが完成する（図１２（Ａ））。
【０１１９】
本実施例は、実施可能な範囲で自由に第１及び第２実施形態、実施例１と組み合わせることができる。
【実施例３】
【０１２０】
本実施例では、本発明を用いてＣＰＵ（中央演算装置：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を作製した例を示す。ここでは実施例２で作製したＴＦＴを用いてＣＰＵを作製する。なお、上記実施例と同じものは同じ符号で表す。
まず図１２（Ａ）の導電層７５〜７７を覆うように、絶縁層７８を形成する（図１２（Ｂ））。絶縁層７８は、公知の手段（ＳＯＧ法、液滴吐出法等）により、無機材料又は有機材料により、単層又は積層で形成する。絶縁層７８は、薄膜トランジスタによる凸凹を緩和し、平坦化することを目的に形成する膜である。そのため、有機材料により形成することが好ましい。
【０１２１】
次に、フォトリソグラフィ法により絶縁層７８をエッチングして、導電層７５、７７を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、配線等として機能する導電層７９、８０を形成する。導電層７９、８０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。例えば、バリア層、アルミニウム層の順の積層、バリア層、アルミニウム層、バリア層の順の積層等の構造を採用するとよい。バリア層とは、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物などに相当する。
【０１２２】
上記工程を経て完成した、薄膜トランジスタ６２、６３等の素子群と、配線等として機能する導電層７９、８０を合わせて薄膜集積回路８１とよぶ。なお、本工程では示さないが、薄膜集積回路８１を覆うように、公知の手段により、保護層を形成してもよい。保護層は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層等に相当する。
【０１２３】
以上のように形成された薄膜集積回路８１を用いて様々な半導体装置を作製することができる。本実施例においては薄膜集積回路８１を用いてＣＰＵを作製する。ＣＰＵは駆動電圧５Ｖで、動作周波数３０ＭＨｚと高速動作が可能となる。
【０１２４】
更に本実施例のＣＰＵの構成についてブロック図を用いて説明する。
【０１２５】
図１３に示すＣＰＵは、基板３６００上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）３６０１、演算回路用の制御部（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）３６０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）３６０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）３６０４、タイミング制御部（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）３６０５、レジスタ（Ｒｅｇｉｓｔｅｒ）３６０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）３６０７、バスインターフェース（Ｂｕｓ  Ｉ／Ｆ）３６０８、書き換え可能なＲＯＭ３６０９、ＲＯＭインターフェース（ＲＯＭ  Ｉ／Ｆ）３６２０とを主に有している。またＲＯＭ３６０９及びＲＯＭ  Ｉ／Ｆ３６２０は、別チップに設けても良い。
【０１２６】
勿論、図１３に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０１２７】
バスインターフェース３６０８を介してＣＰＵに入力された命令は、命令解析部３６０３に入力され、デコードされた後、演算回路用の制御部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５に入力される。
【０１２８】
演算回路用の制御部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用の制御部３６０２は、演算回路３６０１の駆動を制御するための信号を生成する。また、割り込み制御部３６０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部３６０７は、レジスタ３６０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ３６０６の読み出しや書き込みを行う。
【０１２９】
またタイミング制御部３６０５は、演算回路３６０１、演算回路用の制御部３６０２、命令解析部３６０３、割り込み制御部３６０４、レジスタ制御部３６０７の駆動のタイミングを制御する信号を生成する。例えばタイミング制御部３６０５は、基準クロック信号ＣＬＫ１（３６２１）を元に、内部クロック信号ＣＬＫ２（３６２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０１３０】
図１４には、画素部と、ＣＰＵ、その他の回路が同一基板に形成された表示装置、いわゆるシステムオンパネルを示す。基板３７００上に画素部３７０１、画素部３７０１が有する画素を選択する走査線駆動回路３７０２と、選択された画素にビデオ信号を供給する信号線駆動回路３７０３とが設けられている。走査線駆動回路３７０２、及び信号線駆動回路３７０３から引き回される配線によりＣＰＵ３７０４、その他の回路、例えばコントロール回路３７０５とが接続されている。なおコントロール回路にはインターフェースが含まれている。そして、基板の端部にＦＰＣ端子との接続部を設け、外部信号とのやりとりを行う。
【０１３１】
その他の回路として、映像信号処理回路、電源回路、階調電源回路、ビデオＲＡＭ、メモリ（ＤＲＡＭ、ＳＲＡＭ、ＰＲＯＭ）等を基板上に設けることができる。またこれら回路は、ＩＣチップにより形成し、基板上に実装してもよい。さらに必ずしも走査線駆動回路３７０２、及び信号線駆動回路３７０３を同一基板に形成する必要はなく、例えば走査線駆動回路３７０２のみを同一基板に形成し、信号線駆動回路３７０３をＩＣチップにより形成し、実装してもよい。
【０１３２】
図１５（Ａ）には、パッケージングされたＣＰＵの形態を示す。基板３８００上に形成されたＣＰＵの機能を有する薄膜トランジスタアレイ３８０１を、ＣＰＵ表面に設けられた電極（ソース電極やドレイン電極、又はそれらの上に絶縁膜を介して形成された電極等）３８０２が下側となるフェイスダウン状態とする。基板３８００は、ガラス、プラスチックを用いることができる。また銅やその合金で形成される配線３８０３が設けられた配線基板、例えばプリント基板３８０７を用意する。プリント基板３８０７には、接続端子（ピン）３８０４が設けられている。そして電極３８０２と、配線３８０３とを異方性導電膜３８０８等を介して接続する。その後、エポキシ樹脂等の樹脂３８０５で基板３８００上方から覆い、パッケージングされたＣＰＵとして完成する。または中空に保った状態で外周をプラスチックなどで囲んでもよい。
【０１３３】
図１５（Ｂ）には、図１５（Ａ）と異なり、ＣＰＵ表面に設けられた電極３８０２が上側となるフェイスアップ状態とする。そしてプリント基板３８０７上に基板３８００を固定し、電極３８０２と、配線３８０３とをワイヤ３８１８により接続する。このようにワイヤにより接続することをワイヤボンディングという。そして電極３８０２と、配線３８０３に接続されるバンプ３８１４とが接続する。その後、中空に保った状態で外周をプラスチック３８１５等で囲み、パッケージングされたＣＰＵとして完成する。
【０１３４】
図１５（Ｃ）には、フレキシブル性を有する基板、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）上に、ＣＰＵの機能を有する薄膜トランジスタアレイ３８０１を固定する例を示す。基板３８００に形成されたＣＰＵの機能を有する薄膜トランジスタアレイ３８０１を、ＣＰＵ表面に設けられた電極３８０２が下側となるフェイスダウン状態で、ＣＰＵをパッケージングする。基板３８００には、ガラス、石英、金属、バルク半導体、プラスチックを用いることができるが、図１５（Ｃ）ではフレキシブル性の高いプラスチックを用いると好ましい。また、銅やその合金で形成される配線３８０３が設けられたフレキシブル性を有するＦＰＣ３８１７を用意する。そして、電極３８０２と、配線３８０３とを異方性導電膜３８０８を介して接続する。その後、エポキシ樹脂等の樹脂３８０５で基板３８００上方から覆い、パッケージングされたＣＰＵとして完成する。
【０１３５】
このようにパッケージングされたＣＰＵは、外部から保護され、さらに携帯しやすくなる。そして所望箇所に、ＣＰＵを実装することができ、特に図１５（Ｃ）のようにフレキシブル性を有すると、実装する対象物の自由度が高まる。またパッケージングすることによりＣＰＵの機能を補助することもできる。
【０１３６】
以上のように、本発明のＴＦＴを用いて、ＣＰＵ等の半導体装置を作製することができる。薄膜トランジスタにより形成されるＣＰＵは軽量であるため、携帯や実装するときの負担を軽減することができる。また、本実施例で説明したＣＰＵや液晶表示装置、ＥＬ表示装置等、本発明を用いて作製された様々な表示装置を用いて、システムオンパネルを作製することが可能である。
【０１３７】
本実施例は、実施可能な範囲で自由に第１及び第２実施形態、実施例１〜２と組み合わせることができる。
【実施例４】
【０１３８】
ここでは本発明を用いて無線チップを作製する方法について説明する。なお、上記実施例と同じものは同じ符号で表す。
まず、基板１の一表面に、剥離層１００を形成する（図１６（Ａ）の断面図と図１７の上面図参照）。基板１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いる。このような基板１であれば、大きさや形状に大きな制限はないため、基板１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板から無線チップを取り出す場合と比較すると、大きな優位点である。また、基板１上に形成する薄膜集積回路は、後に基板１から剥離する。つまり、本発明において提供する無線チップは、基板１を有していない。従って、薄膜集積回路が剥離された基板１は、何度でも再利用することができる。このように、基板１を再利用すれば、コストを削減することができる。再利用する基板１としては、石英基板が望ましい。
【０１３９】
なお、本実施例では、剥離層１００は、基板１の一表面に薄膜を形成した後、フォトリソグラフィ法によりパターニングして、剥離層を選択的に設けているが、本発明はこの工程を必須とはしない。必要がなければ、剥離層を選択的に設ける必要はなく、全面に設けたままでもよい。
【０１４０】
剥離層１００は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層で又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
【０１４１】
剥離層１００が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
【０１４２】
剥離層１００が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデンもしくはタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
【０１４３】
なお、剥離層１００として、タングステンを含む層と、その上層のタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成する。なお、タングステンを含む層を形成後に、その上層に形成する酸化珪素層、酸化窒化珪素層、窒化酸化珪素層などは、後に下地となる絶縁層として機能する。
【０１４４】
また、タングステンの酸化物は、ＷＯＸで表され、Ｘは２〜３である。Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、そのエッチングレートなどを元に決めるとよい。但し、エッチングレートの最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜Ｘ＜３）である。従って、作製時間の短縮のために、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
【０１４５】
なお上記の工程によると、基板１に接するように剥離層１００を形成しているが、本発明はこの工程に制約されない。基板１に接するように下地となる絶縁層を形成し、該絶縁層に接するように剥離層１００を形成してもよい。
【０１４６】
次に、剥離層１００を覆うように、下地となる絶縁層を形成する。下地となる絶縁層は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。
【０１４７】
下地となる絶縁層が２層構造の場合、例えば、１層目として窒化酸化珪素層を形成し、２層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層が３層構造の場合、１層目の絶縁層１０１として酸化珪素膜を形成し、２層目の絶縁層として窒化酸化珪素膜４０を形成し、３層目の絶縁層として酸化窒化珪素膜４１を形成するとよい。又は、絶縁層１０１として酸化窒化珪素膜を形成し、２層目の絶縁層として窒化酸化珪素膜を形成し、３層目の絶縁層として酸化窒化珪素膜を形成するとよい。ここでは下地となる絶縁層が３層構造の場合を示す。下地となる絶縁層は、基板１からの不純物の侵入を防止するブロッキング膜として機能する。
【０１４８】
次に、下地となる酸化窒化珪素膜４１上に、非晶質珪素膜を形成してＴＦＴを作製する。ＴＦＴの作製は実施例２で示した方法を用いることができるので、ここでは省略する。
ＴＦＴまで作製したものを図１６（Ｂ）に示す。図１２（Ｂ）と比較すると、下地膜が３層であること、下地膜の下層には剥離層が設けられている点で異なっている（図１６（Ｂ）の断面図および図１８の上面図）。
【０１４９】
実施例３で形成した導電層７９、８０はアンテナとして機能することになる。導電層７９、８０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、これらの元素を主成分とする合金材料若しくは化合物材料を用いて、単層又は積層で形成する。例えば、バリア層、アルミニウム層の順の積層、バリア層、アルミニウム層、バリア層の順の積層の構造を採用するとよい。バリア層とは、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物などに相当する。
【０１５０】
次にここでは示さないが、薄膜集積回路８１を覆うように、公知の手段により、保護層を形成してもよい。保護層は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層等に相当する。
【０１５１】
次に、剥離層１００が露出するように、フォトリソグラフィ法により絶縁層１０１、４０、４１、７２〜７４、７８をエッチングして、開口部８４、８５を形成する（図１９（Ａ））。
【０１５２】
次に、薄膜集積回路８１を覆うように、公知の手段（ＳＯＧ法、液滴吐出法等）により、絶縁層８６を形成する（図１９（Ｂ）の断面図と図２０の上面図参照）。絶縁層８６は、有機材料により形成し、好ましくはエポキシ樹脂により形成する。絶縁層８６は、薄膜集積回路８１が飛散しないように形成するものである。つまり、薄膜集積回路８１は小さく薄く軽いために、剥離層を除去した後は、基板に密着していないために飛散しやすい。しかしながら、薄膜集積回路８１の周囲に絶縁層８６を形成することで、薄膜集積回路８１に重みが付き、基板１からの飛散を防止することができる。また、薄膜集積回路８１単体では薄くて軽いが、絶縁層８６を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。なお、図示する構成では、薄膜集積回路８１の上面と側面に絶縁層８６を形成しているが、本発明はこの構成に制約されず、薄膜集積回路８１の上面のみに絶縁層８６を形成してもよい。つまり、絶縁層７８上に絶縁層８６を形成する工程の後に、複数の絶縁層をエッチングして、開口部を形成する工程を行ってもよい。この順番の場合だと、薄膜集積回路８１の上面のみに絶縁層８６が形成される。
【０１５３】
次に、開口部８４、８５にエッチング剤を導入して、剥離層１００を除去する（図２１（Ａ）の断面図と図２２の上面図参照）。エッチング剤は、フッ化ハロゲン又はハロゲン化化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。そうすると、薄膜集積回路８１は、基板１から剥離された状態となる。
【０１５４】
次に、薄膜集積回路８１の一方の面を、第１の基体８７に接着させて、基板１から完全に剥離する（図２１（Ｂ）参照）。
【０１５５】
続いて、薄膜集積回路８１の他方の面を、第２の基体８８に接着させ、その後積層して貼り合わせて、薄膜集積回路８１を、第１の基体８７と第２の基体８８により封止する（図２３参照）。そうすると、薄膜集積回路８１が第１の基体８７と第２の基体８８により封止された無線チップが完成する。
【０１５６】
第１の基体８７と第２の基体８８は、積層フィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。積層フィルムは、熱圧着により、被処理体と積層して貼り合わせが行われるものであり、積層して貼り合わせを行う際には、積層フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。
【０１５７】
第１の基体８７と第２の基体８８の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【０１５８】
本実施例は、実施可能な範囲で自由に第１及び第２実施形態、実施例１〜３と組み合わせることができる。
【実施例５】
【０１５９】
本発明に用いることができる別の半導体装置の作製方法を図２４〜図２６を用いて説明する。
【０１６０】
まず図２４（Ａ）に示すように、基板５００上に下地膜５０１を成膜する。基板５００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
【０１６１】
下地膜５０１は基板５００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマＣＶＤ法を用いて窒素を含む酸化珪素膜を１０ｎｍ〜４００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）の膜厚になるように成膜する。
【０１６２】
なお下地膜５０１は窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜単層であっても、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜を複数積層したものであっても良い。またガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。
【０１６３】
次に下地膜５０１上に半導体膜５０２を形成する。半導体膜５０２の膜厚は２５ｎｍ〜１００ｎｍ（好ましくは３０ｎｍ〜６０ｎｍ）とする。なお半導体膜５０２は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体はシリコン（Ｓｉ）だけではなくシリコンゲルマニウム（ＳｉＧｅ）も用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【０１６４】
次に図２４（Ｂ）に示すように、半導体膜５０２に線状レーザ４９９を照射し、結晶化を行なう。レーザ結晶化を行なう場合、レーザ結晶化の前に、レーザに対する半導体膜５０２の耐性を高めるために、５００℃、１時間の加熱処理を該半導体膜５０２に加えてもよい。
【０１６５】
レーザ結晶化は、連続発振のレーザ、または擬似ＣＷレーザとして、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザを用いることができる。
【０１６６】
半導体膜５０２へのレーザ光の照射により、結晶性がより高められた結晶性半導体膜５０４が形成される。
【０１６７】
次に、図２４（Ｃ）に示すように結晶性半導体膜５０４をパターニングすることで、島状半導体膜５０７〜５０９が形成される。
【０１６８】
次に島状半導体膜にしきい値制御のための不純物を導入する。本実施例においてはジボラン（Ｂ２Ｈ６）をドープすることによってボロン（Ｂ）を島状半導体膜中に導入する。
【０１６９】
次に島状半導体膜５０７〜５０９を覆うように絶縁膜５１０を成膜する。絶縁膜５１０には、例えば酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）または窒素を含んだ酸化珪素（ＳｉＯＮ）等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。
【０１７０】
次に、絶縁膜５１０上に導電膜を成膜した後、導電膜をパターニングすることで、ゲート電極５７１〜５７３を形成する。
【０１７１】
ゲート電極５７１〜５７３は、導電膜を単層または２層以上積層させた構造を用いて形成する。導電膜を２層以上積層させている場合は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極５７１〜５７３を形成してもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。
【０１７２】
本実施例では、ゲート電極５７１〜５７３は以下のようにして形成される。まず第１の導電膜５１１として、例えば窒化タンタル（ＴａＮ）膜を１０〜５０ｎｍ、例えば３０ｎｍの膜厚で形成する。そして第１の導電膜５１１上に第２の導電膜５１２として、例えばタングステン（Ｗ）膜を２００〜４００ｎｍ、例えば３７０ｎｍの膜厚で形成し、第１の導電膜５１１及び第２の導電膜５１２の積層膜を形成する（図２４（Ｄ））。
【０１７３】
次に第２の導電膜５１２を異方性エッチングでエッチングし、上層ゲート電極５６０〜５６２を形成する（図２５（Ａ））。次いで第１の導電膜５１１を等方性エッチングでエッチングし、下層ゲート電極５６３〜５６５を形成する（図２５（Ｂ））。以上よりゲート電極５７１〜５７３を形成する。
【０１７４】
ゲート電極５７１〜５７３は、ゲート配線の一部として形成してもよいし、別にゲート配線を形成して、そのゲート配線にゲート電極５７１〜５７３を接続してもよい。
【０１７５】
そして、ゲート電極５７１〜５７３や、あるいはレジストを成膜してパターニングしたものをマスクとして用い、島状半導体膜５０７〜５０９それぞれに一導電性（ｎ型またはｐ型の導電性）を付与する不純物を添加し、ソース領域、ドレイン領域、さらには低濃度不純物領域等を形成する。
【０１７６】
まず、フォスフィン（ＰＨ３）を用いて、リン（Ｐ）を、加速電圧を６０〜１２０ｋｅＶ、ドーズ量を１×１０１３〜１×１０１５ｃｍ−２として島状半導体膜中に導入する。この不純物導入の際にｎチャネル型ＴＦＴ５５０及び５５２のチャネル形成領域５２２及び５２８が形成される。
【０１７７】
次いでｎチャネル型ＴＦＴ５５０及び５５２なる島状半導体膜中に、フォスフィン（ＰＨ３）を用いて、印加電圧１０〜８０ｋｅＶ、例えば３０ｋｅＶ、ドーズ量１．０×１０１５〜２．５×１０１６ｃｍ−２、例えば３．０×１０１５ｃｍ−２で、リン（Ｐ）を導入する。これによりｎチャネル型ＴＦＴの低濃度不純物領域５２１、５２７、及びソース領域又はドレイン領域５２０、５２６が形成される（図２５（Ｃ））。
【０１７８】
またｐチャネル型ＴＦＴ５５１を作製するために、ジボラン（Ｂ２Ｈ６）を印加電圧１０〜５０ｋｅＶ、例えば２０ｋｅＶ、ドーズ量１×１０１３〜５×１０１５ｃｍ−２、例えば３×１０１５ｃｍ−２の条件で、島状半導体膜中にボロン（Ｂ）を導入する。これによりｐチャネル型ＴＦＴの低濃度不純物領域５２４、及びソース領域又はドレイン領域５２３、またこの不純物導入の際にチャネル形成領域５２５が形成される（図２５（Ｃ））。
【０１７９】
本実施例においては、ｎチャネル型ＴＦＴ５５０及び５５２のソース領域又はドレイン領域５２０、５２６のそれぞれには、１×１０１９〜５×１０２１ｃｍ−３の濃度でリン（Ｐ）が含まれることとなる。またｎチャネル型ＴＦＴ５５０及び５５２の低濃度不純物領域５２１及び５２７のそれぞれには、１×１０１８〜５×１０１９ｃｍ−３の濃度でリン（Ｐ）が含まれる。さらに、ｐチャネル型ＴＦＴ５５１のソース領域又はドレイン領域５２３には、１×１０１９〜５×１０２１ｃｍ−３の濃度でボロン（Ｂ）が含まれる。またｐチャネル型ＴＦＴ５５１の低濃度不純物領域５２４には、１×１０１８〜５×１０１９ｃｍ−３の濃度でボロン（Ｂ）が含まれる。
【０１８０】
次に実施例２と同様の手法を用いてゲート電極５７１〜５７３の両側面に絶縁膜からなるサイドウォール絶縁層５３２〜５３４を形成する。またこのエッチングによってゲート絶縁膜も一部除去してゲート絶縁膜５８０〜５８２を形成し、結晶性珪素膜の一部を露出させる。
【０１８１】
次に、ゲート電極５７１〜５７３とサイドウォール絶縁層５３２〜５３４を覆うように絶縁膜を形成し、ゲート電極５７１〜５７３上以外の絶縁膜を除去してゲート電極上にキャップ膜５３５〜５３７を形成する（図２６（Ｂ）参照）。
【０１８２】
Ｔｉ膜を５０ｎｍ、ＴｉＮ膜を１０ｎｍ成膜し、６００℃  ３ｍｉｎのＲＴＡ加熱処理を行い、露出した島状半導体膜５０７〜５０９に高抵抗の第１のＴｉシリサイド層を形成する。次に半導体膜と未反応のＴｉ膜およびＴｉＮ膜を公知のエッチング液によって除去する。続いて第１のＴｉシリサイド層に対して第二の加熱処理であるレーザー照射を行い、低抵抗の第２のＴｉシリサイド層５３８を形成する（図２６（Ｃ））。レーザー光としては、連続発振型であるＹＶＯ４レーザーの第２高調波を用いた。レーザー光は発振器の出力で約４Ｗ程度で、このときのパワー密度は０．００１〜１００ＭＷ／ｃｍ２程度である。
【０１８３】
次に島状半導体膜５０７〜５０９、第２のＴｉシリサイド層５３８、ゲート電極５７１〜５７３を覆って、第１層間絶縁膜５３０を形成する（図２６（Ｄ））。
【０１８４】
第１層間絶縁膜５３０としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜（ＳｉＯ）、窒化珪素膜（ＳｉＮ）、窒素を含む酸化珪素膜（ＳｉＯＮ）、またはその積層膜で形成する。勿論、第１層間絶縁膜５３０は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１８５】
本実施例においても既にソース領域、ドレイン領域は十分に低抵抗化されているうえ、レーザー加熱を行っているので活性化工程は不要である。しかしレーザ照射方法又はＲＴＡ法によって不純物を活性化してもよい。又は窒素を含む酸化珪素膜形成後、窒素雰囲気中５５０℃で４時間加熱して、不純物を活性化してもよい。
【０１８６】
次に全体を４１０℃で１時間加熱し、窒素を含む酸化珪素膜から水素を放出させることにより水素化を行う。ただし上述の窒素雰囲気中５５０℃で４時間加熱処理を行った場合には不要である。
【０１８７】
次に第１層間絶縁膜５３０を覆って、平坦化膜として機能する第２層間絶縁膜５３１を形成する。
【０１８８】
第２層間絶縁膜５３１としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、珪素（Ｓｉ）と酸素（Ｏ）との結合（Ｓｉ−Ｏ−Ｓｉ結合）で骨格構造が構成され、置換基に少なくとも水素を含む、または置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料、いわゆるシロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
【０１８９】
本実施例では、第２層間絶縁膜５３１としてシロキサンをスピンコート法で形成する。
【０１９０】
第１層間絶縁膜５３０及び第２層間絶縁膜５３１をエッチングして、第１層間絶縁膜５３０及び第２層間絶縁膜５３１に、島状半導体膜５０７〜５０９に到達するコンタクトホールを形成する。
【０１９１】
なお、第２層間絶縁膜５３１上に第３層間絶縁膜を形成し、第１層間絶縁膜〜第３層間絶縁膜にコンタクトホールを形成してもよい。第３の層間絶縁膜としては、水分や酸素などを他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる。
【０１９２】
第２層間絶縁膜５３１上にコンタクトホールを介して、第３の導電膜を形成し、第３の導電膜をパターニングして、電極又は配線５４０〜５４４を形成する。
【０１９３】
本実施例として、第３の導電膜は金属膜を用いる。該金属膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施例では、チタン膜（Ｔｉ）、窒化チタン膜（ＴｉＮ）、シリコン−アルミニウム合金膜（Ａｌ−Ｓｉ）、チタン膜（Ｔｉ）をそれぞれ６０ｎｍ、４０ｎｍ、３００ｎｍ、１００ｎｍに積層したのち、所望の形状にパターニング及びエッチングして電極又は配線５４０〜５４４を形成する。
【０１９４】
またこの電極又は配線５４０〜５４４を、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。このようなアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相互拡散が防止できる。またこのようなアルミニウム合金膜は、透明導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜と接触しても酸化還元反応が起こらないため、両者を直接接触させることができる。さらにこのようなアルミ合金膜は、比抵抗が低く耐熱性にも優れているので、配線材料としては有用である。
【０１９５】
また電極又は配線５４０〜５４４はそれぞれ、電極と配線を一体化して形成してもよいし、電極と配線を別々に形成してそれらを接続させてもよい。
【０１９６】
上記一連の工程によってｎチャネル型ＴＦＴ５５０及びｐチャネル型ＴＦＴ５５１を含むＣＭＯＳ回路５５３、及びｎチャネル型ＴＦＴ５５２を含む半導体装置を形成することができる（図２６（Ｄ））。なお本発明の半導体装置の作製方法は、島状半導体膜の形成以降の、上述した作製工程に限定されない。
【０１９７】
本実施例は、実施可能な範囲で自由に第１及び第２実施形態、実施例１〜４と組み合わせることができる。
【実施例６】
【０１９８】
本実施例では、本発明を用いて液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ（ＬＣＤ））を作製する例を、図２７〜３１に示す。
【０１９９】
本実施例で説明する表示装置の作製方法は画素ＴＦＴを含む画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法である。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【０２００】
まず実施例５に基づいて図２６（Ｄ）における電極又は配線５４０〜５４４の形成までを行う。なお、上記実施例と同じものは同じ符号で表す。
【０２０１】
次に第２層間絶縁膜５３１及び電極又は配線５４０〜５４４上に第３層間絶縁膜６１０を形成する。なお第３層間絶縁膜６１０は、第２層間絶縁膜５３１と同様の材料を用いて形成することが可能である。
【０２０２】
次いで、フォトマスクを用いてレジストマスクを形成し、第３層間絶縁膜６１０の一部をドライエッチングにより除去して開孔（コンタクトホールを形成）する。このコンタクトホール形成においては、エッチングガスとして四フッ化炭素（ＣＦ４）、酸素（Ｏ２）、ヘリウム（Ｈｅ）を、それぞれ５０ｓｃｃｍ、５０ｓｃｃｍ、３０ｓｃｃｍの流量で用いた。なお、コンタクトホールの底部は電極又は配線５４４に達している。
【０２０３】
次いで、レジストマスクを除去した後、全面に第２の導電膜を成膜する。次いでフォトマスクを用いて、第２の導電膜のパターニングを行い、電極又は配線５４４に電気的に接続される画素電極６２３を形成する（図２７）。本実施例では、反射型の液晶表示パネルを作製するので、画素電極６２３はスパッタ法によりＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の光反射性を有する金属材料を用いて形成すればよい。
【０２０４】
また、透過型の液晶表示パネルを作製する場合は、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）などの透明導電膜を用い、画素電極６２３を形成する。
【０２０５】
なお、図２９に、図２７の状態における画素部の上面図を示す。図２９に示すように、ゲート電極５７３はゲート配線と一体化されており、また電極５４３はソース配線と一体形成されている。
【０２０６】
このゲート配線のパターンは、図２９の５７３に示すように、そのコーナー部において、直角三角形の一辺が１０μｍ以下、または、配線の線幅の１／２以下で、線幅の１／５以上の大きさに角部が削除されている。すなわち、ゲート配線の角部は、線幅の１／２以下で、１／５以上にコーナー部に丸みをおびさせる。凸部はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部では、洗浄のときに、たとえできた微粉であっても、それが角に集まりやすいのを洗い流す結果として歩留まり向上が甚だしく期待できるという効果を有する。
【０２０７】
また、ソース配線のパターンも図２９の５４３で示すように、角部に丸みを帯びさせるとよい。具体的に、ソース配線は、そのコーナー部において、直角三角形の一辺が１０μｍ以下、または、配線の線幅の１／２以下で、線幅の１／５以上の大きさに角部が削除され、コーナー部が丸みをおびているパターンを有する。角部は、線幅の１／２以下で、１／５以上にコーナー部に丸みをおびさせる。このような配線は、凸部はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部では、洗浄のときに、たとえできた微粉であっても、それが角に集まりやすいのを洗い流す結果として歩留まり向上が甚だしく期待できるという効果を有する。配線の角部がラウンドをとることにより、電気的にも伝導させることが期待できる。また、多数の平行配線では、ゴミを洗い流すのにはきわめて好都合である。
【０２０８】
以上の工程により、基板５００上にトップゲート型の画素ＴＦＴであるｎチャネル型ＴＦＴ５５２、トップゲート型のｎチャネル型ＴＦＴ５５０及び５５１からなるＣＭＯＳ回路５５３および画素電極６２３が形成された液晶表示装置のＴＦＴ基板が完成する。本実施例では、トップゲート型ＴＦＴを形成したが、ボトムゲート型ＴＦＴを適宜用いることができる。
【０２０９】
次いで、画素電極６２３を覆うように、配向膜６２４ａを形成する。なお、配向膜６２４ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜６２４ａの表面にラビング処理を行う。
【０２１０】
そして、対向基板６２５には、着色層６２６ａ、遮光層（ブラックマトリクス）６２６ｂ、及びオーバーコート層６２７からなるカラーフィルタを設け、さらに透明電極もしくは反射電極からなる対向電極６２８と、その上に配向膜６２４ｂを形成する（図２８）。そして、閉パターンであるシール材６００を液滴吐出法により画素ＴＦＴを含む画素部６５０と重なる領域を囲むように形成する（図３０（Ａ））。ここでは液晶を滴下するため、閉パターンのシール材６００を描画する例を示すが、開口部を有するシールパターンを設け、基板５００を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。
【０２１１】
次いで、気泡が入らないように減圧下で液晶組成物６２９の滴下を行い（図３０（Ｂ））、両方の基板５００及び６２５を貼り合わせる（図３０（Ｃ））。閉ループのシールパターン内に液晶を１回若しくは複数回滴下する。液晶組成物６２９の配向モードとしては、液晶分子の配列が光の入射から射出に向かって９０°ツイスト配向したＴＮモードを用いる。そして基板のラビング方向が直交するように貼り合わせる。
【０２１２】
なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材６００にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。
【０２１３】
次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる（（図２８、図３０（Ｄ））。
【０２１４】
そして、異方性導電体層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）を貼りつける。以上の工程で液晶表示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、ＴＦＴ基板と対向基板の両方に貼り付ける。
【０２１５】
以上の工程によって得られた液晶表示装置の上面図を図３１（Ａ）に示すとともに、他の液晶表示装置の上面図の例を図３１（Ｂ）に示す。
【０２１６】
図３１（Ａ）中、５００はＴＦＴ基板、６２５は対向基板、６５０は画素部、６００はシール材、８０１はＦＰＣである。なお、液晶組成物を液滴吐出法により吐出させ、減圧下で一対の基板５００及び６２５をシール材６００で貼り合わせている。
【０２１７】
図３１（Ｂ）中、５００はＴＦＴ基板、６２５は対向基板、８０２はソース信号線駆動回路、８０３はゲート信号線駆動回路、６５０は画素部、６００ａは第１シール材、８０１はＦＰＣである。なお、液晶組成物を液滴吐出法により吐出させ、一対の基板５００及び６２５を第１シール材６００ａおよび第２シール材６００ｂで貼り合わせている。駆動回路部８０２及び８０３には液晶は不要であるため、画素部６５０のみに液晶を保持させており、第２シール材６００ｂはパネル全体の補強のために設けられている。
【０２１８】
以上示したように、本実施例では、本発明を用いたＴＦＴを用いて、液晶表示装置を作製することができる。これにより応答特性が速い液晶表示装置を低コストで作製することが可能になる。本実施例で作製される液晶表示装置は各種電子機器の表示部として用いることができる。
【０２１９】
なお、本実施例では、ＴＦＴをトップゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【０２２０】
本実施例は、実施可能な範囲で自由に第１及び第２実施形態、実施例１〜５と組み合わせることができる。
【実施例７】
【０２２１】
本実施例では、本発明を用いて両面射出型表示装置を作製する例を図３２〜図３５を用いて示す。
【０２２２】
まず実施例５に基づいて図２４（Ｃ）の島状半導体膜５０７〜５０９の形成を行う。なお、上記実施例と同じものは同じ符号で表す。
【０２２３】
次に、島状半導体膜５０７〜５０９にしきい値制御のための不純物を導入する。本実施例においてはジボラン（Ｂ２Ｈ６）をドープすることによってボロン（Ｂ）を島状半導体膜中に導入する。
【０２２４】
次に島状半導体膜５０７〜５０９を覆うように絶縁膜７００を成膜する。絶縁膜７００には、例えば酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）または窒素を含んだ酸化珪素（ＳｉＯＮ）等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。
【０２２５】
次に、絶縁膜７００上に導電膜を成膜した後、導電膜をパターニングすることで、ゲート電極７０７〜７０９を形成する。
【０２２６】
ゲート電極７０７〜７０９は、導電膜を単層または２層以上積層させた構造を用いて形成する。導電膜を２層以上積層させている場合は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極７０７〜７０９を形成してもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。
【０２２７】
本実施例では、窒化タンタル（ＴａＮ）とタングステン（Ｗ）をそれぞれ、３０ｎｍ、３７０ｎｍ積層した積層膜を用いて、ゲート電極７０７〜７０９を形成する。本実施例では、タングステン（Ｗ）を用いて上層ゲート電極７０１〜７０３を形成し、窒化タンタル（ＴａＮ）を用いて下層ゲート電極７０４〜７０６を形成する。
【０２２８】
ゲート電極７０７〜７０９は、ゲート配線の一部として形成してもよいし、別にゲート配線を形成して、そのゲート配線にゲート電極７０７〜７０９を接続してもよい。
【０２２９】
そして、ゲート電極７０７〜７０９や、あるいはレジストを成膜してパターニングしたものをマスクとして用い、島状半導体膜５０７〜５０９にｎ型またはｐ型の導電性を付与する不純物を添加し、ソース領域、ドレイン領域、さらには低濃度不純物領域等を形成する。
【０２３０】
まず、フォスフィン（ＰＨ３）を用いて、リン（Ｐ）を、加速電圧を６０〜１２０ｋｅＶ、ドーズ量を１×１０１３〜１×１０１５ｃｍ−２として島状半導体膜中に低濃度で導入する。この不純物導入の際にｎチャネル型ＴＦＴ７６１及び７６２のチャネル形成領域７１３及び７１６が形成される。
【０２３１】
ｎチャネル型ＴＦＴと７６１及び７６２なる島状半導体膜中に、フォスフィン（ＰＨ３）を用いて、印加電圧１０〜８０ｋｅＶ、例えば３０ｋｅＶ、ドーズ量１．０×１０１５〜２．５×１０１６ｃｍ−２、例えば３．０×１０１５ｃｍ−２で、リン（Ｐ）を導入する。これによりｎチャネル型ＴＦＴの低濃度不純物領域７１２、７１５、及びソース領域又はドレイン領域７１１、７１４が形成される（図３２（Ａ））。
【０２３２】
またｐチャネル型ＴＦＴ７６３を作製するために、ジボラン（Ｂ２Ｈ６）を印加電圧１０〜５０ｋｅＶ、例えば２０ｋｅＶ、ドーズ量１×１０１３〜５×１０１５ｃｍ−２、例えば３×１０１５ｃｍ−２の条件で、島状半導体膜中にボロン（Ｂ）を導入する。これによりｎチャネル型ＴＦＴの低濃度不純物領域７１８、及びソース領域又はドレイン領域７１７、またこの不純物導入の際にチャネル形成領域７１９が形成される（図３２（Ａ））。
【０２３３】
本実施例においては、ｎチャネル型ＴＦＴ７６１及び７６２のソース領域又はドレイン領域７１１、７１４のそれぞれには、１×１０１９〜５×１０２１ｃｍ−３の濃度でリン（Ｐ）が含まれることとなる。またｎチャネル型ＴＦＴ７６１及び７６２の低濃度不純物領域７１２及び７１５のそれぞれには、１×１０１８〜５×１０１９ｃｍ−３の濃度でリン（Ｐ）が含まれる。さらに、ｐチャネル型ＴＦＴ７６３のソース領域又はドレイン領域７１７には、１×１０１９〜５×１０２１ｃｍ−３の濃度でボロン（Ｂ）が含まれる。またｐチャネル型ＴＦＴ７６３の低濃度不純物領域７１８には、１×１０１８〜５×１０１９ｃｍ−３の濃度でボロン（Ｂ）が含まれる。
【０２３４】
次に実施例２と同様の手法を用いてゲート電極７０７〜７０９の両側面に絶縁膜からなるサイドウォール絶縁層７８０〜７８２を形成する。またこのエッチングによってゲート絶縁膜も一部除去して結晶性珪素膜の一部を露出させ、ゲート絶縁膜７２１〜７２３を形成する（図３２（Ｂ））。
【０２３５】
次に、ゲート電極７０７〜７０９とサイドウォール絶縁層７８０〜７８２を覆うように絶縁膜を形成し、ゲート電極およびゲート線上以外の絶縁膜を除去してゲート電極およびゲート線上にキャップ膜７８３〜７８５を形成する（図３２（Ｃ））。
【０２３６】
その後、Ｔｉ膜を５０ｎｍ、ＴｉＮ膜を１０ｎｍ成膜し、６００℃  ３ｍｉｎのＲＴＡ加熱処理を行い、島状半導体膜５０７〜５０９の露出部分に高抵抗のＴｉシリサイド層を形成する。次に半導体膜と未反応のＴｉ膜およびＴｉＮ膜を公知のエッチング液によって除去する。続いて高抵抗のＴｉシリサイド層に第二の加熱処理としてレーザー照射を行い、低抵抗のＴｉシリサイド層７８６を形成する。レーザー光は発振器の出力で約４Ｗ程度で、このときのパワー密度は０．００１〜１００ＭＷ／ｃｍ２程度である。
【０２３７】
本実施例においては、ｐチャネル型ＴＦＴ７６３は両面射出型表示装置の画素ＴＦＴとして用いられる。またｎチャネル型ＴＦＴ７６１及び７６２は、画素ＴＦＴであるｐチャネル型ＴＦＴ７６３を駆動する駆動回路のＴＦＴとして用いられる。ただし画素ＴＦＴは必ずしもｐチャネル型ＴＦＴである必要はなく、ｎチャネル型ＴＦＴを用いてもよい。また駆動回路も複数のｎチャネル型ＴＦＴを組み合わせた回路である必要はなく、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを相補的に組み合わせた回路、もしくは複数のｐチャネル型ＴＦＴを組み合わせた回路であってもよい。
【０２３８】
次に第１層間絶縁膜７３０として水素を含む絶縁膜を成膜する。水素を含む絶縁膜は、ＰＣＶＤ法により得られる窒素を含む酸化珪素膜（ＳｉＯＮ膜）を用いる。もしくは酸素を含む窒化珪素膜（ＳｉＮＯ膜）を用いてもよい。なお、水素を含む絶縁膜は、酸化珪素を含んでいる透光性を有する絶縁膜である。
【０２３９】
本発明では不純物添加された島状半導体膜に対してレーザー照射による加熱処理を行っているうえ、Ｔｉシリサイドを形成しているのでソース領域、ドレイン領域は十分に低抵抗化されている。したがって島状半導体膜に添加された不純物元素の活性化工程を行う必要はない。しかしその後島状半導体膜に添加された不純物元素の活性化を行ってもよいのは言うまでもない。この不純物元素の活性化はレーザー照射、ＲＴＡ又は窒素雰囲気中５５０℃で４時間加熱して、不純物を活性化してもよい。また、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。
【０２４０】
その後全体を４１０℃で１時間加熱することにより、島状半導体膜の水素化を行う。ただし上述のように窒素雰囲気中５５０℃で４時間などの加熱処理を行った場合には不要である。
【０２４１】
次いで、第２層間絶縁膜７３１となる平坦化膜を形成する。平坦化膜としては、透光性を有する無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いる。また、平坦化膜に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含むＳｉＯｘ膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるＰＳＢ−Ｋ１、ＰＳＢ−Ｋ３１や触媒化成製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げられる。
【０２４２】
次いで、透光性を有する第３層間絶縁膜７３２を形成する。第３層間絶縁膜７３２は、後の工程で透明電極７５０をパターニングする際、第２層間絶縁膜７３１である平坦化膜を保護するためのエッチングストッパー膜として設けるものである。ただし、透明電極７５０をパターニングする際、第２層間絶縁膜７３１がエッチングストッパー膜となるのであれば第３層間絶縁膜７３２は不要である。
【０２４３】
次いで、新たなマスクを用いて第１層間絶縁膜７３０、第２層間絶縁膜７３１及び第３層間絶縁膜７３２にコンタクトホールを形成する。次いで、マスクを除去し、導電膜（ＴｉＮ、Ａｌ及びＴｉＮの積層膜）を形成した後、また別のマスクを用いてエッチング（ＢＣｌ３とＣｌ２との混合ガスでのドライエッチング）を行い、電極又は配線７４１〜７４６（ＴＦＴのソース配線及びドレイン配線や、電流供給配線など）を形成する（図３２（Ｄ））。ただし、本実施例では電極と配線を一体形成するが、電極と配線を別々に形成して、電気的に接続させてもよい。なお、ＴｉＮは、高耐熱性平坦化膜との密着性が良好な材料の一つである。加えて、ＴＦＴのソース領域またはドレイン領域と良好なオーミックコンタクトを取るためにＴｉＮのＮ含有量は４４％より少なくすることが好ましい。
【０２４４】
次いで、新たなマスクを用いて透明電極７５０、即ち、有機発光素子の陽極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極７５０としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの仕事関数の高い（仕事関数４．０ｅＶ以上）透明導電材料を用いることができる（図３３（Ａ））。
【０２４５】
次いで、新たなマスクを用いて透明電極７５０の端部を覆う絶縁物７３３（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。絶縁物７３３としては、塗布法により得られる感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。
【０２４６】
次いで、有機化合物を含む層７５１、７５２、７５３、７５４及び７５５を、蒸着法または塗布法を用いて形成する。なお、発光素子の信頼性を向上させるため、有機化合物を含む層７５１の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有するＳｉＯｘ膜で形成した場合には、さらに高い加熱処理（４１０℃）を加えることもできる。
【０２４７】
次に、蒸着マスクを用いて選択的に透明電極７５０上にモリブデン酸化物（ＭｏＯｘ）と、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤ）と、ルブレンとを共蒸着して第１の有機化合物を含む層７５１（第１の層）を形成する。
【０２４８】
なお、ＭｏＯｘの他、銅フタロシアニン（ＣｕＰＣ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）等の正孔注入性の高い材料を用いることができる。また、ポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）等の正孔注入性の高い高分子材料を塗布法によって成膜したものを第１の有機化合物を含む層７５１として用いてもよい。
【０２４９】
次いで、蒸着マスクを用いて選択的にα−ＮＰＤを蒸着し、第１の有機化合物を含む層７５１の上に正孔輸送層（第２の層）７５２を形成する。なお、α−ＮＰＤの他、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン系化合物に代表される正孔輸送性の高い材料を用いることができる。
【０２５０】
次いで、選択的に発光層７５３（第３の層）を形成する。フルカラー表示装置とするためには発光色（Ｒ、Ｇ、Ｂ）ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。
【０２５１】
赤色の発光を示す発光層７５３Ｒとしては、Ａｌｑ３：ＤＣＭ、またはＡｌｑ３：ルブレン：ＢｉｓＤＣＪＴＭなどの材料を用いる。また、緑色の発光を示す発光層７５３Ｇとしては、Ａｌｑ３：ＤＭＱＤ（Ｎ，Ｎ’−ジメチルキナクリドン）、またはＡｌｑ３：クマリン６などの材料を用いる。また、青色の発光を示す発光層７５３Ｂとしては、α―ＮＰＤ、またはｔＢｕ−ＤＮＡなどの材料を用いる。
【０２５２】
次いで、蒸着マスクを用いて選択的にＡｌｑ３（トリス（８−キノリノラト）アルミニウム）を蒸着し、発光層７５３上に電子輸送層（第４の層）７５４を形成する。なお、Ａｌｑ３の他、トリス（５−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体等に代表される電子輸送性の高い材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども電子輸送性が高いため、電子輸送層７５４として用いることができる。
【０２５３】
次いで、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：ＢｚＯｓ）とリチウム（Ｌｉ）とを共蒸着し、電子輸送層および絶縁物を覆って全面に電子注入層（第５の層）７５５を形成する。ベンゾオキサゾール誘導体（ＢｚＯＳ）を用いることで、後の工程に行われる透明電極７５６形成時におけるスパッタ法に起因する損傷を抑制している。なお、ＢｚＯｓ：Ｌｉ以外に、ＣａＦ２、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）等のようなアルカリ金属又はアルカリ土類金属の化合物等の電子注入性の高い材料を用いることができる。また、この他、Ａｌｑ３とマグネシウム（Ｍｇ）とを混合したものも用いることができる。
【０２５４】
次に、第５の層７５５の上に透明電極７５６、即ち、有機発光素子の陰極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極７５６としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）を用いることができる。
【０２５５】
以上のようにして、発光素子が作製される。発光素子を構成する陽極、有機化合物を含む層（第１の層〜第５の層）、および陰極の各材料は適宜選択し、各膜厚も調整する。陽極と陰極とで同じ材料を用い、且つ、同程度の膜厚、好ましくは１００ｎｍ程度の薄い膜厚とすることが望ましい。
【０２５６】
また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層７５７を形成する。透明保護層７５７としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ））または窒素を含む酸化珪素膜（ＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる（図３３（Ｂ））。
【０２５７】
次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第２の基板７７０と基板５００とを貼り合わせる。第２の基板７７０も、光透過性を有するガラス基板や石英基板を用いればよい。なお、一対の基板の間は、空隙（不活性気体）として乾燥剤を配置してもよいし、透明なシール材（紫外線硬化または熱硬化のエポキシ樹脂など）を一対の基板間に充填してもよい。
【０２５８】
発光素子は、透明電極７５０、７５６が透光性材料で形成されるため、一つの発光素子から２方向、即ち両面側から採光することができる。
【０２５９】
以上に示すパネル構成とすることで上面からの発光と、下面からの発光とでほぼ同一とすることができる。
【０２６０】
最後に光学フィルム（偏光板、または円偏光板）７７１、７７２を設けてコントラストを向上させる（図３４）。
【０２６１】
図３５に発光色（Ｒ、Ｇ、Ｂ）ごとの発光素子の断面図を示す。赤色（Ｒ）の発光素子は、画素ＴＦＴ７６３Ｒ、透明電極（陽極）７５０Ｒ、第１の層７５１Ｒ、第２の層（正孔輸送層）７５２Ｒ、第３の層（発光層）７５３Ｒ、第４の層（電子輸送層）７５４Ｒ、第５の層（電子注入層）７５５、透明電極（陰極）７５６、透明保護層７５７を有している。
【０２６２】
また、緑色（Ｇ）の発光素子は、画素ＴＦＴ７６３Ｇ、透明電極（陽極）７５０Ｇ、第１の層７５１Ｇ、第２の層（正孔輸送層）７５２Ｇ、第３の層（発光層）７５３Ｇ、第４の層（電子輸送層）７５４Ｇ、第５の層（電子注入層）７５５、透明電極（陰極）７５６、透明保護層７５７を有している。
【０２６３】
さらに、青色（Ｂ）の発光素子は、画素ＴＦＴ７６３Ｂ、透明電極（陽極）７５０Ｂ、第１の層７５１Ｂ、第２の層（正孔輸送層）７５２Ｂ、第３の層（発光層）７５３Ｂ、第４の層（電子輸送層）７５４Ｂ、第５の層（電子注入層）７５５、透明電極（陰極）７５６、透明保護層７５７を有している。
【０２６４】
なお、本実施例では、ＴＦＴをトップゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【０２６５】
本実施例は、実施可能な範囲で自由に第１及び第２実施形態、実施例１〜６と組み合わせることができる。
【実施例８】
【０２６６】
本発明が適用される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図３６〜図４１に示す。
【０２６７】
図３６は表示パネル５００１と、回路基板５０１１を組み合わせた液晶モジュールもしくはＥＬモジュールを示している。回路基板５０１１には、コントロール回路５０１２や信号分割回路５０１３などが形成されており、接続配線５０１４によって表示パネル５００１と電気的に接続されている。
【０２６８】
この表示パネル５００１には、複数の画素が設けられた画素部５００２と、走査線駆動回路５００３、選択された画素にビデオ信号を供給する信号線駆動回路５００４を備えている。なお液晶モジュールやＥＬモジュールを作製する場合は上記実施形態及び上記実施例を用いて表示パネル５００１を作製すればよい。また、走査線駆動回路５００３や信号線駆動回路５００４等制御用駆動回路部を、本発明により形成されたＴＦＴを用いて作製することが可能である。
【０２６９】
図３６に示す液晶モジュールもしくはＥＬモジュールにより液晶テレビ受像器又はＥＬテレビ受像機を完成させることができる。図３７は、液晶テレビ受像機もしくはＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ５１０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路５１０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路５１０３と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路５０１２により処理される。コントロール回路５０１２は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路５０１３を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０２７０】
チューナ５１０１で受信した信号のうち、音声信号は音声信号増幅回路５１０５に送られ、その出力は音声信号処理回路５１０６を経てスピーカー５１０７に供給される。制御回路５１０８は受信局（受信周波数）や音量の制御情報を入力部５１０９から受け、チューナ５１０１や音声信号処理回路５１０６に信号を送出する。
【０２７１】
図３８（Ａ）に示すように、液晶モジュールもしくはＥＬモジュールを筐体５２０１に組みこんで、テレビ受像機を完成させることができる。液晶モジュールもしくはＥＬモジュールにより、表示画面５２０２が形成される。また、スピーカー５２０３、操作スイッチ５２０４などが適宜備えられている。
【０２７２】
また図３８（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体５２１２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部５２１３やスピーカ部５２１７を駆動させる。バッテリーは充電器５２１０で繰り返し充電が可能となっている。また、充電器５２１０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体５２１２は操作キー５２１６によって制御する。また、図３８（Ｂ）に示す装置は、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送り、さらに充電器５２１０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部５２１３及び制御用回路部等に適用することができる。
【０２７３】
本発明を図３６、図３７、図３８（Ａ）〜図３８（Ｂ）に示すテレビ受像器使用することにより、電気特性の良い本テレビ受像器を簡単な工程で形成することができ、さらには、低コストで、スループットや歩留まりの高い本テレビ受像器を作製することができ、作製時間、作製コスト等を抑えることができる。また上記実施例に記載された方法で作製されるＩＤチップを本テレビ受像器に貼り付けることにより、流通経路などを明確にすることができる。
【０２７４】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
【０２７５】
図３９（Ａ）は表示パネル５３０１とプリント配線基板５３０２を組み合わせたモジュールを示している。表示パネル５３０１は、複数の画素が設けられた画素部５３０３と、第１の走査線駆動回路５３０４、第２の走査線駆動回路５３０５と、選択された画素にビデオ信号を供給する信号線駆動回路５３０６を備えている。
【０２７６】
プリント配線基板５３０２には、コントローラ５３０７、中央処理装置（ＣＰＵ）５３０８、メモリ５３０９、電源回路５３１０、音声処理回路５３１１及び送受信回路５３１２などが備えられている。プリント配線基板５３０２と表示パネル５３０１は、フレキシブル配線基板（ＦＰＣ）５３１３により接続されている。プリント配線基板５３０２には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ５３０７、音声処理回路５３１１、メモリ５３０９、ＣＰＵ５３０８、電源回路５３１０などは、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式を用いて表示パネル５３０１に実装することもできる。ＣＯＧ方式により、プリント配線基板５３０２の規模を縮小することができる。
【０２７７】
プリント配線基板５３０２に備えられたインターフェース（Ｉ／Ｆ）部５３１４を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート５３１５が、プリント配線基板５３０２に設けられている。
【０２７８】
図３９（Ｂ）は、図３９（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ５３０９としてＶＲＡＭ５３１６、ＤＲＡＭ５３１７、フラッシュメモリ５３１８などが含まれている。ＶＲＡＭ５３１６にはパネルに表示する画像のデータが、ＤＲＡＭ５３１７には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
【０２７９】
電源回路５３１０は、表示パネル５３０１、コントローラ５３０７、ＣＰＵ５３０８、音声処理回路５３１１、メモリ５３０９、送受信回路５３１２を動作させる電力を供給する。またパネルの仕様によっては、電源回路５３１０に電流源が備えられている場合もある。
【０２８０】
ＣＰＵ５３０８は、制御信号生成回路５３２０、デコーダ５３２１、レジスタ５３２２、演算回路５３２３、ＲＡＭ５３２４、ＣＰＵ５３０８用のインターフェース５３６６などを有している。インターフェース５３６６を介してＣＰＵ５３０８に入力された各種信号は、一旦レジスタ５３２２に保持された後、演算回路５３２３、デコーダ５３２１などに入力される。演算回路５３２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ５３２１に入力された信号はデコードされ、制御信号生成回路５３２０に入力される。制御信号生成回路５３２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路５３２３において指定された場所、具体的にはメモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７などに送る。
【０２８１】
メモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０２８２】
入力手段５３２５から入力された信号は、Ｉ／Ｆ部５３１４を介してプリント配線基板５３０２に実装されたＣＰＵ５３０８に送られる。制御信号生成回路５３２０は、ポインティングデバイスやキーボードなどの入力手段５３２５から送られてきた信号に従い、ＶＲＡＭ５３１６に格納してある画像データを所定のフォーマットに変換し、コントローラ５３０７に送付する。
【０２８３】
コントローラ５３０７は、パネルの仕様に合わせてＣＰＵ５３０８から送られてきた画像データを含む信号にデータ処理を施し、表示パネル５３０１に供給する。またコントローラ５３０７は、電源回路５３１０から入力された電源電圧やＣＰＵ５３０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ  Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル５３０１に供給する。
【０２８４】
送受信回路５３１２では、アンテナ５３２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路５３１２において送受信される信号のうち音声情報を含む信号が、ＣＰＵ５３０８からの命令に従って、音声処理回路５３１１に送られる。
【０２８５】
ＣＰＵ５３０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路５３１１において音声信号に復調され、スピーカー５３２７に送られる。またマイク５３２６から送られてきた音声信号は、音声処理回路５３１１において変調され、ＣＰＵ５３０８からの命令に従って、送受信回路５３１２に送られる。
【０２８６】
コントローラ５３０７、ＣＰＵ５３０８、電源回路５３１０、音声処理回路５３１１、メモリ５３０９を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【０２８７】
図４０は、図３９（Ａ）〜図３９（Ｂ）に示すモジュールを含む携帯電話機の一態様を示している。表示パネル５３０１はハウジング５３３０に脱着自在に組み込まれる。ハウジング５３３０は表示パネル５３０１のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル５３０１を固定したハウジング５３３０はプリント基板５３３１に嵌着されモジュールとして組み立てられる。
【０２８８】
表示パネル５３０１はＦＰＣ５３１３を介してプリント基板５３３１に接続される。プリント基板５３３１には、スピーカー５３３２、マイクロフォン５３３３、送受信回路５３３４、ＣＰＵ及びコントローラなどを含む信号処理回路５３３５が形成されている。このようなモジュールと、入力手段５３３６、バッテリ５３３７、アンテナ５３４０を組み合わせ、筐体５３３９に収納する。表示パネル５３０１の画素部は筐体５３３９に形成された開口窓から視認できように配置する。
【０２８９】
本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成としても、上記した作用効果を奏することができる。
できる。
【０２９０】
本発明を図３９（Ａ）〜図３９（Ｂ）、図４０に示す携帯電話に使用することにより、低コストで、スループットや歩留まりの高い携帯電話を作製することができ、作製時間、作製コスト等を抑えることができる。また上記実施例に記載された方法で作製されるＩＤチップを本携帯電話に貼り付けることにより、流通経路などを明確にすることができる。
【０２９１】
図４１（Ａ）は液晶ディスプレイもしくはＯＬＥＤディスプレイであり、筐体６００１、支持台６００２、表示部６００３などによって構成されている。本発明は図３６に示す液晶モジュールもしくはＥＬモジュール、図３９（Ａ）に示す表示パネルの構成を用いて、表示部６００３に適用が可能である。また、本発明を制御用回路部等に用いることも可能である。
【０２９２】
本発明を使用することにより、電気特性の良い本ディスプレイを簡単な工程で形成することができ、さらには、低コストで、スループットや歩留まりの高い本ディスプレイを作製することができ、作製時間、作製コスト等を抑えることができる。また上記実施例に記載された方法で作製されるＩＤチップを本ディスプレイに貼り付けることにより、流通経路などを明確にすることができる。
【０２９３】
図４１（Ｂ）はコンピュータであり、本体６１０１、筐体６１０２、表示部６１０３、キーボード６１０４、外部接続ポート６１０５、ポインティングマウス６１０６等を含む。本発明は図３６に示す液晶モジュールもしくはＥＬモジュール、図３９（Ａ）に示す表示パネルの構成を用いて、表示部６１０３に適用することができる。また、本発明を制御用回路部等に用いることも可能である。
【０２９４】
本発明を使用することにより、電気特性の良い本コンピュータを簡単な工程で形成することができ、さらには、低コストで、スループットや歩留まりの高い本コンピュータを作製することができ、作製時間、作製コスト等を抑えることができる。また上記実施例に記載された方法で作製されるＩＤチップを本コンピュータに貼り付けることにより、流通経路などを明確にすることができる。
【０２９５】
図４１（Ｃ）は携帯可能なコンピュータであり、本体６２０１、表示部６２０２、スイッチ６２０３、操作キー６２０４、赤外線ポート６２０５等を含む。本発明は図３６に示す液晶モジュールもしくはＥＬモジュール、図３９（Ａ）に示す表示パネルの構成を用いて、表示部６２０２に適用することができる。また、本発明を制御用回路部等に用いることも可能である。
【０２９６】
本発明を使用することにより、電気特性の良い本コンピュータを簡単な工程で形成することができ、さらには、低コストで、スループットや歩留まりの高い本コンピュータを作製することができ、作製時間、作製コスト等を抑えることができる。また上記実施例に記載された方法で作製されるＩＤチップを本コンピュータに貼り付けることにより、流通経路などを明確にすることができる。
【０２９７】
図４１（Ｄ）は携帯型のゲーム機であり、筐体６３０１、表示部６３０２、スピーカー部６３０３、操作キー６３０４、記録媒体挿入部６３０５等を含む。本発明は図３６に示す液晶モジュールもしくはＥＬモジュール、図３９（Ａ）に示す表示パネルの構成を用いて、表示部６３０２に適用することができる。また、本発明を制御用回路部等に用いることも可能である。
【０２９８】
本発明を使用することにより、低コストで、スループットや歩留まりの高い本ゲーム機を作製することができ、作製時間、作製コスト等を抑えることができる。また上記実施例に記載された方法で作製されるＩＤチップを本ゲーム機に貼り付けることにより、流通経路などを明確にすることができる。
【０２９９】
図４１（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体６４０１、筐体６４０２、表示部Ａ６４０３、表示部Ｂ６４０４、記録媒体（ＤＶＤ等）読込部６４０５、操作キー６４０６、スピーカー部６４０７等を含む。表示部Ａ６４０３は主として画像情報を表示し、表示部Ｂ６４０４は主として文字情報を表示する。本発明は図３６に示す液晶モジュールもしくはＥＬモジュール、図３９（Ａ）に示す表示パネルの構成を用いて、表示部Ａ６４０３、表示部Ｂ６４０４及び制御用回路部等に適用することができる。また、本発明を制御用回路部等に用いることも可能である。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０３００】
本発明を使用することにより、電気特性の良い本画像再生装置を簡単な工程で形成することができ、さらには、低コストで、スループットや歩留まりの高い本画像再生装置を作製することができ、作製時間、作製コスト等を抑えることができる。また上記実施例に記載された方法で作製されるＩＤチップを本画像再生装置に貼り付けることにより、流通経路などを明確にすることができる。
【０３０１】
これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。
【０３０２】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【０３０３】
本実施例は、実施可能な範囲で自由に第１及び第２実施形態、実施例１〜７と組み合わせることができる。
【産業上の利用可能性】
【０３０４】
本発明を使用することにより、電気特性の良い半導体装置を簡単な工程で形成することができ、さらには、低コストで、スループットや歩留まりの高い半導体装置を作製することができ、作製時間、作製コスト等を抑えることができる。
【図面の簡単な説明】
【０３０５】
【図１】本発明に係るＴｉシリサイド層の形成工程を説明する図。
【図２】本発明に係る半導体装置の作製工程を説明する図。
【図３】本発明に係る半導体装置の作製工程を説明する図。
【図４】本発明に係る半導体装置の作製工程を説明する図。
【図５】本発明に係る半導体装置の作製工程を説明する図。
【図６】本発明に係る半導体装置の作製工程を説明する図。
【図７】本発明に係る半導体装置の作製工程を説明する図。
【図８】本発明に係る半導体装置の作製工程を説明する図。
【図９】本発明に係る半導体装置の作製工程を説明する図。
【図１０】本発明に係る半導体装置の作製工程を説明する図。
【図１１】本発明に係る半導体装置の作製工程を説明する図。
【図１２】本発明に係る半導体装置の作製工程を説明する図。
【図１３】本発明のＣＰＵのブロック図。
【図１４】本発明のシステムオンパネルを示す図。
【図１５】本発明のＣＰＵの形態を説明する図。
【図１６】本発明のＩＤチップの作製工程を説明する図。
【図１７】本発明のＩＤチップの作製工程を説明する図。
【図１８】本発明のＩＤチップの作製工程を説明する図。
【図１９】本発明のＩＤチップの作製工程を説明する図。
【図２０】本発明のＩＤチップの作製工程を説明する図。
【図２１】本発明のＩＤチップの作製工程を説明する図。
【図２２】本発明のＩＤチップの作製工程を説明する図。
【図２３】本発明のＩＤチップの作製工程を説明する図。
【図２４】本発明の半導体装置の作製方法を説明する図。
【図２５】本発明の半導体装置の作製方法を説明する図。
【図２６】本発明の半導体装置の作製方法を説明する図。
【図２７】本発明の液晶表示装置の作製工程を説明する図。
【図２８】本発明の液晶表示装置の作製工程を説明する図。
【図２９】本発明の液晶表示装置の画素部を説明する図。
【図３０】本発明の液晶表示装置の作製工程を説明する図。
【図３１】本発明の液晶表示装置の上面図。
【図３２】本発明のＥＬ表示装置の作製工程を説明する図。
【図３３】本発明のＥＬ表示装置の作製工程を説明する図。
【図３４】本発明のＥＬ表示装置の作製工程を説明する図。
【図３５】本発明のＥＬ表示装置の作製工程を説明する図。
【図３６】本発明が適用される電子機器の例を示す図。
【図３７】本発明が適用される電子機器の例を示す図。
【図３８】本発明が適用される電子機器の例を示す図。
【図３９】本発明が適用される電子機器の例を示す図。
【図４０】本発明が適用される電子機器の例を示す図。
【図４１】本発明が適用される電子機器の例を示す図。
【図４２】Ｔｉシリサイド層の抵抗値の測定結果を示す図。
【符号の説明】
【０３０６】
１  基板
２  半導体膜
３  Ｔｉ膜
４  第１のＴｉシリサイド層
５  ＴｉＮ膜
６  第２のＴｉシリサイド層
７  レーザー光
【図１】
0005291866.tif 000005
【図２】
0005291866.tif 000006
【図３】
0005291866.tif 000007
【図４】
0005291866.tif 000008
【図５】
0005291866.tif 000009
【図６】
0005291866.tif 000010
【図７】
0005291866.tif 000011
【図８】
0005291866.tif 000012
【図９】
0005291866.tif 000013
【図１０】
0005291866.tif 000014
【図１１】
0005291866.tif 000015
【図１２】
0005291866.tif 000016
【図１３】
0005291866.tif 000017
【図１４】
0005291866.tif 000018
【図１５】
0005291866.tif 000019
【図１６】
0005291866.tif 000020
【図１７】
0005291866.tif 000021
【図１８】
0005291866.tif 000022
【図１９】
0005291866.tif 000023
【図２０】
0005291866.tif 000024
【図２１】
0005291866.tif 000025
【図２２】
0005291866.tif 000026
【図２３】
0005291866.tif 000027
【図２４】
0005291866.tif 000028
【図２５】
0005291866.tif 000029
【図２６】
0005291866.tif 000030
【図２７】
0005291866.tif 000031
【図２８】
0005291866.tif 000032
【図２９】
0005291866.tif 000033
【図３０】
0005291866.tif 000034
【図３１】
0005291866.tif 000035
【図３２】
0005291866.tif 000036
【図３３】
0005291866.tif 000037
【図３４】
0005291866.tif 000038
【図３５】
0005291866.tif 000039
【図３６】
0005291866.tif 000040
【図３７】
0005291866.tif 000041
【図３８】
0005291866.tif 000042
【図３９】
0005291866.tif 000043
【図４０】
0005291866.tif 000044
【図４１】
0005291866.tif 000045
【図４２】
0005291866.tif 000046