(57)【特許請求の範囲】
【請求項１】
静電容量を検出するセンサであって、
第１導電層と、第２導電層と、該第１導電層と該第２導電層との間に形成された絶縁層とを有する第１の部材と、
前記第１の部材の前記第１導電層側の面に設けられ、静電容量を検出するための第１電極を有する第２の部材と、
前記第１の部材の前記第２導電層側の面に設けられ、静電容量を検出するための第２電極を有する第３の部材と
を具え、
前記第１の部材は、前記第１電極と前記第２電極との間に配置された錘部と、該錘部を可動自在に支持する梁部と、該梁部に連接されかつ前記第２の部材と前記第３の部材との間に設けられた枠部とを有し、
前記枠部は、前記第２の部材の前記第１電極の接続用配線として用いられ、かつ、前記第３の部材に電気的に接続され、
前記錘部は、前記枠部に対して電気的に絶縁された状態で、前記梁部を介して前記第３の部材に電気的に接続されたことを特徴とする静電容量型センサ。
【請求項２】
前記第１の部材は、前記第１導電層としての第１シリコン層と、前記第２導電層としての第２シリコン層と、前記絶縁層としてのＳｉＯ2層とからなることを特徴とする請求項１記載の静電容量型センサ。
【請求項３】
前記枠部において、前記絶縁層の一部を外側面に沿って除去することによって、前記第１導電層と前記第２導電層とを電気的に接続したことを特徴とする請求項１又は２記載の静電容量型センサ。
【請求項４】
前記第３の部材は、角速度を測定するために、前記錘部に単振動を付与する駆動用電極を有することを特徴とする請求項１ないし３のいずれかに記載の静電容量型センサ。
【請求項５】
前記第３の部材に設けられた前記第２電極は、複数の所定の軸方向の静電容量を検出するための複数の電極からなる特徴とする請求項１ないし４のいずれかに記載の静電容量型センサ。
【請求項６】
前記第３の部材は、前記検出された静電容量を処理するための信号処理機能を有する半導体集積回路基板からなることを特徴とする請求項１ないし５のいずれかに記載の静電容量型センサ。
【請求項７】
静電容量型センサを製造する方法であって、
第１導電層と、第２導電層と、該第１導電層と該第２導電層との間に形成された絶縁層とを有する第１の部材とを用いて、錘部と、該錘部を可動自在に支持する梁部と、該梁部に連接された枠部とを作成する工程と、
前記第１の部材の前記第１導電層側の面に、静電容量を検出するための第１電極を有する第２の部材を取付ける工程と、
前記第１の部材の前記枠部および前記錘部のそれぞれの領域において、前記絶縁層を一部除去して前記第１導電層と前記第２導電層とを電気的に接続するための接続用電極を形成する工程と、
前記接続用電極が形成された前記第１の部材の前記第２導電層側の面に、静電容量を検出するための第２電極を有する第３の部材を取付ける工程と
を具え、
前記枠部は、前記第２の部材の前記第１電極の接続用配線として用いられ、かつ、前記第３の部材に電気的に接続され、
前記錘部は、前記枠部に対して電気的に絶縁された状態で、前記第３の部材に電気的に接続されたことを特徴とする静電容量型センサの製造方法。
【請求項８】
前記第１の部材は、前記第１導電層としての第１シリコン層と、前記第２導電層としての第２シリコン層と、前記絶縁層としてのＳｉＯ2層とからなることを特徴とする請求項７記載の静電容量型センサの製造方法。
【請求項９】
前記枠部において、前記絶縁層の一部を外側面に沿って除去することによって、前記第１導電層と前記第２導電層とを電気的に接続したことを特徴とする請求項７又は８記載の静電容量型センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量を検出する静電容量型センサ、および、その製造方法に関する。
【背景技術】
【０００２】
図１２は、従来のセンサの断面構造例を示す。  
従来型のセンサ１００は、部材１０１と、この部材１０１を上下方向（Ｚ方向）から挟んだ部材１０２，１０３とからなるサンドイッチ構造とされている。
【０００３】
部材１０１は、導電体層１０１ａ，１０１ｂ（Ｓｉ）と、これら導電体層１０１ａ，１０１ｂに挟まれた絶縁層１０１ｃとから構成される。この部材１０１は、その中心部に設けられた錘１０４と、この錘１０４の周囲に設けられた柱１０５と、外周部に設けられた枠１０６（Ｓｉフレーム）とに分離された構造となっている。
【０００４】
上部の部材１０２には、錘１０４に対向した位置に第１電極１０７（Ｚ＋）が配置され、ビア構造とされた複数の穴１０８には、信号の検出を行うための電気的な配線１０９がなされている。
【０００５】
下部の部材１０３には、錘１０４に対向した位置に第２電極１１０（Ｚ−）が配置されている。
【０００６】
このような構造とされたセンサ１００において、慣性力により変位した錘１０４の位置の変化を、錘１０４に対向した第１および第２電極１０７，１１０によって静電容量の変化として検出する。この検出結果に基づいて、錘１０４の変位量から慣性力を測定している。
【０００７】
【非特許文献１】「ＳＯＩウェハを用いた５軸モーションセンサとその設計一手法」電学論Ｅ、１２６巻６号、２００６年、ｐ．２６１−ｐ．２６８
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１２に示したようなセンサ１００の場合、上下の部材１０２，１０３にそれぞれ第１および第２電極１０７，１１０が設けられているが、センサを組み立てる上で、センサ外部に信号を取出せるように一方の部材１０２から他方の部材１０３へ電気的に接続を行う必要がある。
【０００９】
部材１０１の柱１０５は、そのような部材１０２と部材１０３との間での電気的な接続を行うために設けられたものであるが、この柱１０５はその構造上、絶縁層１０１ｃによって導電体層１０１ａ，１０１ｂ間が絶縁された状態となっている。
【００１０】
そこで、従来のセンサ１００においては、柱１０５を構成する下方側の導電体層１０１ｂをビア構造にして電極１１１を形成することによって、導電体層１０１ａ，１０１ｂ間の導通を取る必要がある。
【００１１】
この場合、その錘１０４のサイズが大きくなればなるほど、信号強度は大きくなり、外部のノイズの影響を受けにくくなるが、その一方で、柱１０５を含んでいるため、センサのサイズが非常に大きくなる。
【００１２】
また、従来のセンサ１００においては、錘１０４の電位と枠１０６の電位とを同一電位に設定しているため、枠１０６と電気的に分離された柱１０５を、一方の部材１０２から他方の部材１０３へ接続する必要があり、センサが大型化する。
【００１３】
さらに、柱１０５に形成するビア構造は、製造上安定した導通を行うために大きな面積が必要となり、その結果、柱１０５を小さくすることができずにセンサが大型化してしまう。
【００１４】
図１３は、従来の信号検出機能と信号処理機能とを一体に搭載したセンサ２００の一例を示す。
【００１５】
このセンサ２００は、図１２のセンサ１００と、検出された信号の処理を行うための信号処理ＩＣ（集積回路）基板１５０とを樹脂モールドにより一体にして組込んだ構成例を示す。
【００１６】
この場合、センサ１００と信号処理ＩＣ基板１５０とは、引出線１６０を通じて電気的に接続されているが、このように別体とされた構造では引出線１６０にノイズがのりやすく、必要な信号を正確に検出することができない。また、必要な信号を正確に検出するためには、錘１０４のサイズをある程度大きくして一定レベル以上の信号強度を得る必要があり、その結果、電子部品２００のサイズがさらに大きくなり、装置全体の小型化を図ることができない。
【００１７】
そこで、本発明の目的は、小型化を図ることが可能な、静電容量型センサ、および、その製造方法を提供することにある。
【００１８】
また、本発明の他の目的は、接続配線数を極力減らしてノイズがのりにくい構造とし、所望の信号を正確に検出することが可能な、静電容量型センサ、および、その製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は、静電容量を検出するセンサであって、第１導電層と、第２導電層と、該第１導電層と該第２導電層との間に形成された絶縁層とを有する第１の部材と、前記第１の部材の前記第１導電層側の面に設けられ、静電容量を検出するための第１電極を有する第２の部材と、前記第１の部材の前記第２導電層側の面に設けられ、静電容量を検出するための第２電極を有する第３の部材とを具え、前記第１の部材は、前記第１電極と前記第２電極との間に配置された錘部と、該錘部を可動自在に支持する梁部と、該梁部に連接されかつ前記第２の部材と前記第３の部材との間に設けられた枠部とを有し、前記枠部は、前記第２の部材の前記第１電極の接続用配線として用いられ、かつ、前記第３の部材に電気的に接続され、前記錘部は、前記枠部に対して電気的に絶縁された状態で、前記梁部を介して前記第３の部材に電気的に接続されたことを特徴とする。
【００２０】
前記第１の部材は、前記第１導電層としての第１シリコン層と、前記第２導電層としての第２シリコン層と、前記絶縁層としてのＳｉＯ2層とからなることを特徴とする。
【００２１】
前記枠部において、前記絶縁層の一部を外側面に沿って除去することによって、前記第１導電層と前記第２導電層とを電気的に接続したことを特徴とする。
【００２２】
前記第３の部材は、角速度を測定するために、前記錘部に単振動を付与する駆動用電極を有することを特徴とする。
【００２３】
前記第３の部材に設けられた前記第２電極は、複数の所定の軸方向の静電容量を検出するための複数の電極からなる特徴とする。
【００２４】
前記第３の部材は、前記検出された静電容量を処理するための信号処理機能を有する半導体集積回路基板からなることを特徴とする。
【００２５】
本発明は、静電容量型センサを製造する方法であって、第１導電層と、第２導電層と、該第１導電層と該第２導電層との間に形成された絶縁層とを有する第１の部材とを用いて、錘部と、該錘部を可動自在に支持する梁部と、該梁部に連接された枠部とを作成する工程と、前記第１の部材の前記第１導電層側の面に、静電容量を検出するための第１電極を有する第２の部材を取付ける工程と、前記第１の部材の前記枠部および前記錘部のそれぞれの領域において、前記絶縁層を一部除去して前記第１導電層と前記第２導電層とを電気的に接続するための接続用電極を形成する工程と、前記接続用電極が形成された前記第１の部材の前記第２導電層側の面に、静電容量を検出するための第２電極を有する第３の部材を取付ける工程とを具え、前記枠部は、前記第２の部材の前記第１電極の接続用配線として用いられ、かつ、前記第３の部材に電気的に接続され、前記錘部は、前記枠部に対して電気的に絶縁された状態で、前記第３の部材に電気的に接続されたことを特徴とする。
【発明の効果】
【００２６】
本発明によれば、第１導電層と、第２導電層と、絶縁層とを有する第１の部材と、第１電極を有する第２の部材と、第２電極を有する第３の部材とを具え、第１の部材は、錘部と、該錘部を可動自在に支持する梁部と、該梁部に連接されかつ第２の部材と第３の部材との間に設けられた枠部とを有し、錘部と枠部とを電気的に絶縁した状態で構成し、枠部は、第２の部材の第１電極の接続用配線として用いられると共に第３の部材に電気的に接続され、錘部は、枠部に対して電気的に絶縁された状態で梁部を介して第３の部材に電気的に接続されるようにしたので、従来のような柱構造が不要となり、センサ構造を大幅に小型化することができる。
【００２７】
また、本発明によれば、第３の部材を、信号処理機能を有する半導体集積回路基板として構成したので、従来のような外部への引出線が不要となり、接続配線数を極力減らしてノイズがのりにくい構造とし、所望の信号を正確に測定することができる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
［第１の例］
本発明の第１の実施の形態を、図１〜図５に基づいて説明する。
＜構成＞
図１は、本発明に係る静電容量型センサ１の断面構造を示す。
【００２９】
静電容量型センサ１は、第１の部材２と、第２の部材３と、第３の部材４とから構成される。
【００３０】
第１の部材２は、第１導電層５と、第２導電層６と、第１，２導電層５，６間に形成された絶縁層７とを有する。この場合、第１の部材２は、第１導電層５として第１シリコン層を用い、第２導電層６として第２シリコン層を用い、絶縁層７としてＳｉＯ2層を用いたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造の基板として構成してもよい。
【００３１】
第２の部材３は、第１の部材２の第１導電層５側の面上に設けられている。この第２の部材３には、Ｚ軸方向の静電容量を検出するための第１電極８（Ｚ＋）が形成されている。この第２の部材３としては、ガラス基板を用いることができる。
【００３２】
第３の部材４は、第１の部材２の第２導電層６側の面に設けられている。この第３の部材４には、複数の第２電極９が設けられている。これら複数の第２電極９の一部として、第１電極８（Ｚ＋）に対向した位置には、Ｚ軸方向の静電容量を検出するための電極９ａ（Ｚ−）が形成されている。この第３部材４としては、半導体基板を用いることができる。
【００３３】
第１の部材２は、錘部１０と、梁部１１と、枠部１２とを有する。この場合、錘部１０は、第１電極８と第２電極９との間に配置されている。梁部１１は、錘部１０を可動自在に支持しており、枠部１２に連接されている。枠部１２は、錘部１０の周辺部に配置され、第２の部材３と第３の部材４との間に設けられている。
【００３４】
枠部１２は、第２の部材３の第１電極８の接続用配線として用いられている。この場合、枠部１２には、絶縁層７の一部をその外側面に沿って除去することによって、第１導電層５と第２導電層６とを電気的に接続するための接続電極２０が取付けられている。これにより、枠部１２は、接続電極２０を介して第３の部材４に電気的に接続される。
【００３５】
錘部１０は、枠部１２に対して電気的に絶縁された状態となっている。この場合、錘部１０は、梁部１１の下面側に取付けられた接続電極２１を介して第３の部材４に電気的に接続されている。
【００３６】
図２は、図１の底面側の第３の部材４の表面上における配線構造を示す平面図である。図３は、図１の上面側の第１の部材２からみた平面図である。
【００３７】
第３の部材４には、複数の第２電極９として、Ｘ，Ｙ，Ｚの各軸方向の静電容量を検出するための電極９ａ，９ｂ，９ｃ，９ｄ，９ｅが形成されている。電極９ａは、中央に配置されており、前述したようにＺ軸方向の静電容量を検出するための電極（Ｚ−）である。一対の電極９ｂ，９ｃは、Ｘ軸方向の静電容量を検出するための電極（Ｘ＋，Ｘ−）である。一対の電極９ｄ，９ｅは、Ｙ軸方向の静電容量を検出するための電極（Ｙ＋，Ｙ−）である。
【００３８】
接続部３０は、電極パッドであり、枠部１２に対向して、第３の部材４の外周領域に形成されている。この接続部３０は、枠部１２に取付けられた接続電極２０と半田接続され、第１の電極８の電位となっている。
【００３９】
接続部３１は、電極パッドであり、梁部１１の下面側に取付けられた接続電極２１と半田接続され、錘部１０の電位となっている。
【００４０】
接続部３２は、電極パッドであり、Ｘ，Ｙ，Ｚの各軸方向の静電容量を検出するための電極９ａ，９ｂ，９ｃ，９ｄ，９ｅ内に設けられている。
【００４１】
また、この他に、第３の部材４には、角速度を測定するために、錘部１０に単振動を付与する駆動用電極（図示せず）を形成してもよい。
【００４２】
＜動作＞
図４および図５は、本発明に係る静電容量型センサ１の動作を示す。
【００４３】
図４は、Ｘ方向（Ｙ方向も同様）に力Ｆｘが加わった場合における静電容量の変化を示す。
【００４４】
力Ｆｘが加わると、錘部１０が平衡状態から傾き、これに伴って、第３の部材４上に配置された第２の電極としての電極９ｂ（Ｘ＋）と錘部１０との間の静電容量Ｃｘ＋、および、電極９ｃ（Ｘ−）と錘部１０との間の静電容量間Ｃｘ−がそれぞれ変化する。この例では、静電容量Ｃｘ＋の値が大となり、静電容量Ｃｘ−の値が小となって、これにより、Ｘ軸方向の力Ｆｘの大きさを検出することができる。
【００４５】
図５は、Ｚ方向に力Ｆｚが加わった場合における静電容量の変化を示す。
【００４６】
力Ｆｚが加わると、錘部１０が平衡状態から傾き、これに伴って、第１の電極８（Ｚ＋）と錘部１０との間の静電容量Ｃｚ＋、および、第２の電極としての電極９ｂ（Ｚ−）と錘部１０との間の静電容量Ｃｚ−がそれぞれ変化する。この例では、静電容量Ｃｚ＋の値が大となり、静電容量Ｃｚ−の値が小となって、これにより、Ｚ軸方向の力Ｆｚの大きさを検出することができる。
【００４７】
このようにしてそれぞれ各軸毎に検出された静電容量Ｃｘ＋，Ｃｘ−、Ｃｙ＋，Ｃｙ−、Ｃｚ＋，Ｃｚ−の変化値を、Ｃ−Ｖ変換装置を用いて電圧にそれぞれ変換することにより、加速度、角速度、コリオリ力を検出することが可能となる。
［第２の例］
本発明の第２の実施の形態を、図６〜図９に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【００４８】
図６および図７は、静電容量型センサ１を製造する方法を示す。
【００４９】
まず、図６（ａ）〜（ｄ）の各工程について説明する。
【００５０】
図６（ａ）の工程Ａでは、第１の部材として、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板２を用意する。ＳＯＩ基板２は、第１導電層としての第１シリコン層５と、第２導電層としての第２シリコン層６と、絶縁層としてＳｉＯ2層７とからなる。
【００５１】
図６（ｂ）の工程Ｂでは、第１シリコン層５および第２シリコン層６の各表面に、静電容量の検出を行うためのギャップ４０，４１を形成する。
【００５２】
図６（ｃ）の工程Ｃでは、ドライによるリアクティブ・イオン・エッチング（Ｄ−ＲＩＥ）法を用いて、第１シリコン層５上のギャッブ４０の一部分からＳｉＯ2層７の表面に到達するまで選択的なエッチングを行い、孔４２を形成する。
【００５３】
図６（ｄ）の工程Ｄでは、孔４２の下方に位置するＳｉＯ2層７を選択的なエッチングによって除去し、錘部１０を形成する。
【００５４】
以上の工程Ａ〜工程Ｄにより、第１の部材２において、錘部１０と、枠部１２とが作成される。
【００５５】
次に、図７（ａ）〜（ｅ）の各工程について説明する。
【００５６】
図７（ａ）の工程Ｅは、図６（ｄ）の工程Ｄに続いて行われるものである。この工程Ｅでは、ＳＯＩ基板２の第１シリコン層５の表面に、静電容量を検出するための第１電極８を有する第２の部材としてのガラス基板３を取付ける。この場合、陽極接合法を用いて、ガラス基板３を第１シリコン層５の枠部１２に接合する。
【００５７】
図７（ｂ）の工程Ｆでは、ＳＯＩ基板２の第２シリコン層６の表面からＳｉＯ2層７の表面に到達するまで選択的なエッチングを行い、孔４３を形成する。
【００５８】
図７（ｃ）の工程Ｇでは、孔４３の下方に位置するＳｉＯ2層７を選択的なエッチングによって除去し、梁部１１を形成する。
【００５９】
図７（ｄ）の工程Ｈでは、錘部１０の孔４３の位置に対応した第１シリコン層５、および、梁部１１の第２シリコン層６に対して、それぞれ金属を蒸着して接続電極２０，２１，２２を形成する。この場合、接続電極２０は、枠部１２において、ＳｉＯ2層７の一部を外側面に沿って除去することによって、第１シリコン層５と第２シリコン層６とを電気的に接続する。
【００６０】
図７（ｅ）の工程Ｉでは、接続電極２１が形成された第２シリコン層６上に、静電容量を検出するための第２電極９を有する第３の部材としての半導体基板４を取付ける。この場合、半導体基板４上の接続部３０，３１に、接続電極２０，２１をそれぞれ対向配置して半田接続を行うことによって取付ける。
【００６１】
以上の工程Ｅ〜工程Ｉにより、錘部１０と枠部１２は、互いに電気的に絶縁された状態で、半導体基板４に電気的に接続されることになる。
【００６２】
また、枠部１２は、ガラス基板３の第１電極８の接続用配線として用いられると共に、半導体基板４に接続電極２０を介して電気的に接続される。
【００６３】
以上のように、錘部１０と枠部１２とを電気的に絶縁した状態で、枠自体を第２の部材２と第３の部材４との電気的接続配線として用いたので、従来のような柱構造が不要となり、センサ構造を大幅に小型化することができる。
【００６４】
＜応用例＞
図８および図９は、第３の部材４の製造方法の応用例を示す。  
図８（ａ）の工程１では、第３の部材４として、検出された静電容量を処理するための信号処理機能を有する半導体集積回路基板（ＬＳＩ基板）４０を用意する。このＬＳＩ基板４０上には、ＳｉＮ層４１と、ＩＣパッド４２とが予め形成されている。
【００６５】
図８（ｂ）の工程２では、ＳｉＮ層４１上に、ポリイミド層４３を形成する。
【００６６】
図８（ｃ）の工程３では、ポリイミド層４３上に、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）４４を形成する。
【００６７】
図８（ｄ）の工程４では、再配線を行うために、ＵＢＭ４４上にレジスト膜４５を部分的に塗布する。
【００６８】
図８（ｅ）の工程５では、レジスト膜４５以外のＵＢＭ４４上に、銅の再配線めっき４６を行う。
【００６９】
図８（ｆ）の工程６では、レジスト膜４５を除去する。
【００７０】
図９（ａ）の工程８は、図８（ｆ）の工程６に続いて行われるものである。この工程６では、半田めっきを行うために、レジスト膜４７を部分的に塗布する。
【００７１】
図９（ｂ）の工程８では、レジスト膜４７以外の孔部分に半田めっき４８を行う。
【００７２】
図９（ｃ）の工程９では、レジスト膜４７を除去して、基板表面上に、銅の再配線めっき４６と、半田めっき４８とを露出させる。
【００７３】
図９（ｄ）の工程１０では、ＵＢＭ４４を除去して、ＩＣパッド４２を露出させる。
【００７４】
以上により、ＬＳＩ基板４０上に、ＩＣパッド４２と、銅の再配線めっき４６と、半田めっき４８とが形成される。銅の再配線めっき４６は、図１の第２の電極９に対応する。半田めっき４８は、図２の接続部３１に対応する。ＩＣパッド４２は、図２の接続部３０に対応する。
【００７５】
［第３の例］
本発明の第３の実施の形態を、図１０および図１１に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００７６】
図１０は、静電容量の検出機能と信号処理機能とを有する静電容量型センサ１の構成例を示す。
【００７７】
静電容量型センサ１は、第１の部材としてのＳＯＩ基板２と、第２の部材としてのガラス基板３と、第３の部材としてのＬＳＩ基板４０とから構成され、樹脂５０により一体にモールドされている。
【００７８】
図１１は、静電容量型センサ１の機能を説明する図である。
【００７９】
静電容量型センサ１は、信号検出部６０と、信号処理部７０とからなる。
【００８０】
信号検出部６０は、ＳＯＩ基板２とガラス基板３とにより構成され、各Ｘ，Ｙ，Ｚ軸方向の静電容量Ｃｘ＋，Ｃｘ−、Ｃｙ＋，Ｃｙ−、Ｃｚ＋，Ｃｚ−の値をそれぞれ検出する。
【００８１】
信号処理部７０は、ＬＳＩ基板４０により構成され、容量値を電圧値に変換するＣ−Ｖ変換部７１と、加速度、角速度、コリオリ力の各種信号を測定する測定部７２と、各種信号を測定するために、錘部１０に単振動を付与する駆動部７３とを備えている。
【００８２】
以上のように、第３の部材として信号処理機能を有するＬＳＩ基板４０により構成したので、従来のような外部への引出線が不要となり、接続配線数を極力減らしてノイズがのりにくい構造とし、所望の信号を正確に測定することができる。
【図面の簡単な説明】
【００８３】
【図１】本発明の第１の実施形態である静電容量型センサの構造を示すものであり、図３のＡ−Ａ’断面を示す断面図である。
【図２】図１の静電容量型センサにおける第３の部材の表面形状を示す平面図である。
【図３】図１の静電容量型センサにおける第２の部材からみた平面図である。
【図４】静電容量型センサの錘部における静電容量の検出原理を示す説明図である。
【図５】静電容量型センサの錘部における静電容量の検出原理を示す説明図である。
【図６】本発明の第２の実施形態である静電容量型センサの製造方法を示す工程図である。
【図７】図６に続く静電容量型センサの製造方法を示す工程図である。
【図８】第３の部材をＬＳＩ基板として構成した場合の静電容量型センサの製造方法を示す工程図である。
【図９】図８に続く静電容量型センサの製造方法を示す工程図である。
【図１０】本発明の第３の実施形態である信号処理機能を備えた静電容量型センサの構造を示す断面図である。
【図１１】静電容量型センサの機能を示す説明図である。
【図１２】従来のセンサの構造例を示す断面図である。
【図１３】従来の信号処理機能を備えたセンサの一例を示す断面図である。
【符号の説明】
【００８４】
１  静電容量型センサ
２  第１の部材（ＳＯＩ基板）
３  第２の部材（ガラス基板）
４  第３の部材（半導体基板）
５  第１導電層（第１シリコン層）
６  第２導電層（第２シリコン層）
７  絶縁層（ＳｉＯ2層）
８  第１電極
９  第２電極
９ａ，９ｂ，９ｃ，９ｄ，９ｅ  電極
１０  錘部
１１  梁部
１２  枠部
２０，２１，２２ 接続電極
３０，３１，３２  接続部
４０  半導体集積回路基板（ＬＳＩ基板）
４１  ＳｉＮ層
４２  ＩＣパッド
４３  ポリイミド層
４４  ＵＢＭ
４５  レジスト膜
４６  銅の再配線めっき
４７  レジスト膜
４８  半田めっき
５０  樹脂
６０  信号検出部
７０  信号処理部
７１  Ｃ−Ｖ変換部
７２  測定部
７３  駆動部
１００  従来型のセンサ
１０１，１０２，１０３  部材
１０１ａ，１０１ｂ  導電体層（Ｓｉ）
１０１ｃ絶縁層
１０４  錘
１０５  柱
１０６  枠
１０７  第１電極
１０８  穴
１０９  電気的な配線
１００  センサ
１１０  第２電極
１１１  電極
１５０  信号処理ＩＣ基板
１６０  引出線
２００  センサ
【図１】
0005298332.tif 000002
【図２】
0005298332.tif 000003
【図３】
0005298332.tif 000004
【図４】
0005298332.tif 000005
【図５】
0005298332.tif 000006
【図６】
0005298332.tif 000007
【図７】
0005298332.tif 000008
【図８】
0005298332.tif 000009
【図９】
0005298332.tif 000010
【図１０】
0005298332.tif 000011
【図１１】
0005298332.tif 000012
【図１２】
0005298332.tif 000013
【図１３】
0005298332.tif 000014