(57)【特許請求の範囲】
【請求項１】
データ列を伝送する伝送システムであって、
前記データ列に含まれるデータを取得すべきタイミングを示す第１タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形した第１伝送信号を送信する送信装置と、
前記エッジ有データ波形の前記第１タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する受信装置と、
を備え、
前記送信装置は、前記データ列に含まれる一部のデータを前記エッジ有データ波形に成形し、残りのデータを、前記第１タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した前記第１伝送信号を送信する第１送信部と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第２タイミングエッジを有する第２伝送信号を送信する第２送信部と、
を有し、
前記第１送信部は、前記データ列を入力信号として入力し、送信クロックのタイミングに応じて前記第１伝送信号である送信信号を出力するシフトレジスタを含み、
前記第２送信部は、前記シフトレジスタの出力の排他的論理和を出力するＸＯＲゲートと、前記送信信号の信号レベルが変化しない前記送信クロックのタイミングにおいて、信号レベルが変化する第２伝送信号である送信相補信号を出力するＸＮＯＲゲート及びＤ−フリップフロップとを含む伝送システム。
【請求項２】
データ列を伝送する伝送システムであって、
前記データ列に含まれるデータを取得すべきタイミングを示す第１タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形した第１伝送信号を送信する送信装置と、
前記エッジ有データ波形の前記第１タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する受信装置と、
を備え、
前記送信装置は、前記データ列に含まれる一部のデータを前記エッジ有データ波形に成形し、残りのデータを、前記第１タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した前記第１伝送信号を送信する第１送信部と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第２タイミングエッジを有する第２伝送信号を送信する第２送信部と、
を有し、
前記第１送信部は、送信クロックのタイミングで入力信号を入力する第１Ｄ−フリップフロップと、前記第１Ｄ−フリップフロップの出力と、外部の制御装置から入力される論理値との排他的論理和を送信信号として出力するＸＯＲゲートとを含み、
前記第２送信部は、第２Ｄ−フリップフロップと、前記送信クロックのタイミング毎に前記第２Ｄ−フリップフロップの論理値を反転させて前記第２Ｄ−フリップフロップの入力に返すインバータと、前記第２Ｄ−フリップフロップの出力と前記第１Ｄ−フリップフロップの出力との排他的論理和を送信相補信号として出力するＸＯＲゲートとを含む伝送システム。
【請求項３】
前記受信装置は、前記エッジ無データ波形について、前記第２タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する請求項１または２に記載の伝送システム。
【請求項４】
前記第２送信部は、前記第１タイミングエッジを有さず前記第２タイミングエッジを有する前記第２伝送信号を送信する請求項１から３のいずれか一項に記載の伝送システム。
【請求項５】
前記送信装置は、
前記第１送信部は、データが前のサイクルと同じ値であるサイクルについてはサイクル期間の間信号レベルを維持する前記エッジ無データ波形を送信し、データが前のサイクルと異なるサイクルについては前記第１タイミングエッジにおいて前のサイクルの信号レベルから当該データの値に応じた信号レベルに変化する前記エッジ有データ波形を前記第１伝送信号として送信し、
前記第２送信部は、データが前のサイクルと同じ値である各サイクルについて前記第２タイミングエッジにおいて信号レベルが変化する第２伝送信号を送信する
請求項１から４のいずれか一項に記載の伝送システム。
【請求項６】
前記受信装置は、
前記第１伝送信号および前記第２伝送信号から、前記第１タイミングエッジおよび前記第２タイミングエッジを有する受信クロックを生成するクロック生成部と、
前記受信クロックにより指定されたタイミングで前記第１伝送信号を取得して前記データ列のデータ値を出力するデータ取得部と
を有する請求項１から５のいずれか一項に記載の伝送システム。
【請求項７】
前記データ列に含まれる各データは２値のデータであり、
前記第１送信部は、データが前のサイクルと同じ値であるサイクルについては前のサイクルと同じ論理値であり、データが前のサイクルと異なるサイクルについては前のサイクルと反転した論理値の前記第１伝送信号を送信し、
前記第２送信部は、データが前のサイクルと同じ値であるサイクルについては前のサイクルと反転した論理値であり、データが前のサイクルと異なるサイクルについては前のサイクルと同じ論理値の前記第２伝送信号を送信する
請求項１から５のいずれか一項に記載の伝送システム。
【請求項８】
前記受信装置は、
前記第１伝送信号および前記第２伝送信号の排他的論理和により前記第１タイミングエッジおよび前記第２タイミングエッジを有する受信クロックを生成するクロック生成部と、
前記受信クロックにより指定されたタイミングで前記第１伝送信号を取得して前記データ列のデータ値を出力するデータ取得部と
を有する請求項７に記載の伝送システム。
【請求項９】
データ列を伝送する送信装置であって、
前記データ列に含まれる各データのうち一部のデータについて、当該データを取得すべきタイミングを示す第１タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形し、残りのデータについて、前記第１タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した第１伝送信号を送信する第１送信部と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第２タイミングエッジを有し、前記第１タイミングエッジを有しない第２伝送信号を送信する第２送信部と
を備え、
前記第１送信部は、前記データ列を入力信号として入力し、送信クロックのタイミングに応じて前記第１伝送信号である送信信号を出力するシフトレジスタを有し、
前記第２送信部は、前記シフトレジスタの出力の排他的論理和を出力するＸＯＲゲートと、前記送信信号の信号レベルが変化しない前記送信クロックのタイミングにおいて、信号レベルが変化する第２伝送信号である送信相補信号を出力するＸＮＯＲゲート及びＤ−フリップフロップとを有する送信装置。
【請求項１０】
データ列を伝送する送信装置であって、
前記データ列に含まれる各データのうち一部のデータについて、当該データを取得すべきタイミングを示す第１タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形し、残りのデータについて、前記第１タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した第１伝送信号を送信する第１送信部と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第２タイミングエッジを有し、前記第１タイミングエッジを有しない第２伝送信号を送信する第２送信部と
を備え、
前記第１送信部は、送信クロックのタイミングで入力信号を入力する第１Ｄ−フリップフロップと、前記第１Ｄ−フリップフロップの出力と、外部の制御装置から入力される論理値との排他的論理和を送信信号として出力するＸＯＲゲートとを有し、
前記第２送信部は、第２Ｄ−フリップフロップと、前記送信クロックのタイミング毎に前記第２Ｄ−フリップフロップの論理値を反転させて前記第２Ｄ−フリップフロップの入力に返すインバータと、前記第２Ｄ−フリップフロップの出力と前記第１Ｄ−フリップフロップの出力との排他的論理和を送信相補信号として出力するＸＯＲゲートとを有する送信装置。
【請求項１１】
データ列を受信する受信装置であって、
請求項１から１０の何れか一項に記載の送信装置から第１伝送信号を入力する入力部と、
前記エッジ有データ波形について、前記第１タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する受信部と
を備える受信装置。
【請求項１２】
データ列を伝送する伝送方法であって、
前記データ列に含まれる各データのうち一部のデータについて、当該データを取得すべきタイミングを示す第１タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形し、残りのデータについて、前記第１タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した第１伝送信号を送信する送信段階と、
前記エッジ有データ波形について、前記第１タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する受信段階と
を備え、
前記送信段階は、前記データ列に含まれる一部のデータを前記エッジ有データ波形に成形し、残りのデータを、前記第１タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した前記第１伝送信号を送信する第１送信段階と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第２タイミングエッジを有する第２伝送信号を送信する第２送信段階と、
を有し、
前記第１送信段階は、前記データ列を入力信号として入力し、送信クロックのタイミングに応じて前記第１伝送信号である送信信号を出力する送信信号出力段階を含み、
前記第２送信段階は、前記送信信号出力段階の出力の排他的論理和を出力する排他的論理和出力段階と、前記送信信号の信号レベルが変化しない前記送信クロックのタイミングにおいて、信号レベルが変化する第２伝送信号である送信相補信号を出力する送信相補信号出力段階とを含む伝送方法。
【請求項１３】
データ列を伝送する伝送方法であって、
前記データ列に含まれる各データのうち一部のデータについて、当該データを取得すべきタイミングを示す第１タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形し、残りのデータについて、前記第１タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した第１伝送信号を送信する送信段階と、
前記エッジ有データ波形について、前記第１タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する受信段階と
を備え、
前記送信段階は、前記データ列に含まれる一部のデータを前記エッジ有データ波形に成形し、残りのデータを、前記第１タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した前記第１伝送信号を送信する第１送信段階と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第２タイミングエッジを有する第２伝送信号を送信する第２送信段階と、
を有し、
前記第１送信段階は、送信クロックのタイミングで入力信号を入力する入力段階と、前記入力段階からの出力と、外部の制御装置から入力される論理値との排他的論理和を送信信号として出力する送信信号出力段階とを含み、
前記第２送信段階は、送信クロックを入力する送信クロック入力段階と、前記送信クロックのタイミング毎に前記送信クロック入力段階の論理値を反転させて前記送信クロック入力段階に返す反転段階と、前記送信クロック入力段階の出力と前記入力段階からの出力との排他的論理和を送信相補信号として出力する送信相補信号出力段階とを含む伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送システム、送信装置、受信装置、及び、伝送方法に関する。特に本発明は、クロック信号を利用してシリアルデータを伝送する伝送システム、送信装置、受信装置、及び、伝送方法に関する。
【背景技術】
【０００２】
クロック信号を利用して有線方式／無線方式／光学方式でシリアルデータのデータ列を伝送する伝送システムが知られている。シリアルデータ伝送の送信装置においては、元のデータ列に対して、クロック信号のエッジタイミングを利用して送信するデータ信号を送出する。受信装置では、受信したデータ信号に対して、そのデータ信号に同期したクロック信号のエッジタイミングでデータ信号をサンプリングして元のデータ列を読み取る。受信装置において、受信したデータ信号とクロック信号との間にエッジタイミングの同期に誤差がある場合、受信したデータ列にはビットエラーが発生する場合がある。
【０００３】
受信装置において、受信したデータ信号に同期したクロック信号を得る方法としては、大きく分類して２つの方法が知られている。第一の方法は、送信装置でデータ信号の生成に用いたクロック信号をデータ信号とは別の伝送経路で並列に送信し、受信装置で送信時に用いたクロック信号を受信して得る方法である。第二の方法は、送信装置で元のデータ列にクロック信号を埋め込んだデータ信号を送信し、受信装置で受信したデータ信号からクロック信号を再生して得る方法である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
第一の方法の受信装置では、データ信号に、伝送経路の特性により、エッジタイミングの発生の不規則性に起因するジッタ（以下、確定ジッタと記載）が生じる。これに対しクロック信号では、エッジタイミングの発生間隔が規則的であるので、伝送経路特性による確定ジッタはほとんど生じない。つまり、第一の方法の受信装置では、受信したデータ信号とクロック信号との間には、両確定ジッタの差分のタイミング誤差が発生するが、このタイミング誤差は補正されない。従って、第一の方法の受信装置では、受信するデータ列に応じた確定ジッタに起因するビットエラーが生じうる。
【０００５】
また、上記第二の方法では、受信装置で受信したデータ信号のエッジタイミングと、再生したクロック信号のエッジタイミングとが同期するように、受信装置のＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路によりフィードバック制御が実施される。ＰＬＬ回路は、位相検出器、ループフィルタ、および周波数が可変の発振器を有する。
【０００６】
データ信号に加わるジッタの周波数がループフィルタのループ帯域内の場合は、データ信号に加わったジッタに追従してクロック信号の位相が変化する。この場合、データ信号とクロック信号との間のタイミング誤差が抑えられ、ビットエラーの発生を抑えることができる。一方、データ信号に加わるジッタの周波数がループ帯域外の場合は、データ信号に加わったジッタにクロック信号の位相の変化が追従できなくなってしまう。したがって、この場合、データ信号とクロック信号との間にタイミング誤差が生じ、ビットエラーが発生し得る。
【０００７】
また、第二の方法の受信装置では、受信したデータ信号の論理値が連続して同じ値だと受信したデータ信号にはエッジがないことから、フィードバック制御を実施できなくなる。すると、第二の方法の受信装置では、受信したデータ信号と再生されたクロック信号とのタイミングの誤差を調整できず、ビットエラーを低減できない。さらに、第二の方法の受信装置では、第一の方法の受信装置と比べてＰＬＬ回路等を有するので、回路が複雑で高度な設計技術が必要となり、回路の面積が大きく、高コストである。
【０００８】
そこで本発明の１つの側面においては、上記の課題を解決することのできる伝送システム、送信装置、受信装置、及び伝送方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また、従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００９】
即ち、本発明の第１の形態によると、データ列を伝送する伝送システムであって、前記データ列に含まれるデータを取得すべきタイミングを示す第１タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形した第１伝送信号を送信する送信装置と、前記エッジ有データ波形の前記第１タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する受信装置とを備え、前記送信装置は、前記データ列に含まれる一部のデータを前記エッジ有データ波形に成形し、残りのデータを、前記第１タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した前記第１伝送信号を送信する第１送信部と、前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第２タイミングエッジを有する第２伝送信号を送信する第２送信部と、を有し、前記第１送信部は、前記データ列を入力信号として入力し、送信クロックのタイミングに応じて前記第１伝送信号である送信信号を出力するシフトレジスタを含み、前記第２送信部は、前記シフトレジスタの出力の排他的論理和を出力するＸＯＲゲートと、前記送信信号の信号レベルが変化しない前記送信クロックのタイミングにおいて、信号レベルが変化する第２伝送信号である送信相補信号を出力するＸＮＯＲゲート及びＤ−フリップフロップとを含む伝送システムを提供する。
【００１０】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【発明を実施するための最良の形態】
【００１１】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１２】
図１は、本実施形態にかかる伝送システムの構成の一例を示す。
本実施形態にかかる伝送システム１は、受信装置で受信するデータ列に発生した確定ジッタにより生じるビットエラーを低減させる。伝送システム１は、送信装置１０と受信装置２０とを備え、信号レベルがＨとＬの２値のデータの列であり、そのデータ形状に信号レベルと変化タイミングの情報が含まれるデータ列ＤＴを伝送する。送信装置１０は、データ列ＤＴの入力信号ＤＴｉｎを入力して、第１伝送信号である送信信号ＤＴｔと、第２伝送信号である送信相補信号ＣＤＴｔとを送信する。受信装置２０は、第１伝送信号である受信信号ＤＴｒと、第２伝送信号である受信相補信号ＣＤＴｒを受信して、出力信号ＤＴｏｕｔを出力する。
【００１３】
本実施形態の伝送システム１において、送信装置１０における第１伝送信号は、入力信号ＤＴｉｎの信号レベルが変化する場合のタイミングを示すタイミングエッジＤＥｔｎ(ｎ：正の整数、以下のｎも同様、タイミングエッジは以下エッジとも記載)と入力信号ＤＴｉｎの信号レベルの各情報を含む。送信装置１０において第２伝送信号は、入力信号ＤＴｉｎの信号レベルが変化しない場合の信号レベルの取得タイミングの情報を含む。受信装置２０において受信する第１伝送信号および第２伝送信号は、送信装置１０から送信された第１伝送信号および第２伝送信号に、伝送経路による固定遅延と、伝送経路に生じたジッタが加わった信号である。
【００１４】
送信装置１０は、送信信号ＤＴｔと送信相補信号ＣＤＴｔの２種類の信号を、入力信号ＤＴｉｎを送信クロックＴＣＫのタイミングで順次取得して生成する。送信装置１０は、第１送信部の一例であるシフトレジスタ１１と、第２送信部１９の一例であるＸＯＲゲート１２、ＸＮＯＲゲート１３、およびＤ−フリップフロップ１４を有する。シフトレジスタ１１は、縦続接続されたＤ−フリップフロップ１５、１６を含む。シフトレジスタ１１は、データ列ＤＴを入力信号ＤＴｉｎとして入力し、送信クロックＴＣＫのタイミングに応じて送信信号ＤＴｔを出力する。
【００１５】
Ｄ−フリップフロップ１５、１６は、送信クロックＴＣＫの入力タイミングで入力信号ＤＴｉｎの信号レベル（ＨまたはＬ）を順次前段から取得する。そして、Ｄ−フリップフロップ１５、１６は、次の送信クロックＴＣＫの入力タイミングでその入力信号ＤＴｉｎの信号レベルを後段に出力する。
【００１６】
ＸＯＲゲート１２は、Ｄ−フリップフロップ１５の出力とＤ−フリップフロップ１６の出力の排他的論理和を出力する。これによりＸＯＲゲート１２は、入力信号ＤＴｉｎが変化するサイクルにおいて論理"１"を出力する。ＸＮＯＲゲート１３は、ＸＯＲゲート１２の出力とＤ−フリップフロップ１４の出力の否定排他的論理和を出力する。これによりＸＮＯＲゲート１３は、入力信号ＤＴｉｎが変化するサイクルにおいては、Ｄ−フリップフロップ１４の値と同一の論理値を出力すると共に、入力信号ＤＴｉｎが変化しないサイクルにおいては、Ｄ−フリップフロップ１４の値を反転させた論理値を出力する。
【００１７】
Ｄ−フリップフロップ１４は、送信クロックＴＣＫのエッジタイミングによりＸＮＯＲゲート１３から出力される入力相補データ信号ＣＤＴｉｎの信号レベルを取得し、その入力相補データ信号ＣＤＴｉｎの信号レベルを送信相補信号ＣＤＴｔとして出力する。これによりＸＮＯＲゲート１３、およびＤ−フリップフロップ１４は、送信信号ＤＴｔの信号レベルが変化しない送信クロックＴＣＫのタイミングにおいて、信号レベルが変化する送信相補信号ＣＤＴｔを出力することができる。
【００１８】
受信装置２０は、Ｄ−フリップフロップ２１、およびＸＯＲゲート２２を有する。受信装置２０は、受信信号ＤＴｒと受信相補信号ＣＤＴｒとから受信クロックＲＣＫを生成して、受信信号ＤＴｒをサンプリングする。Ｄ−フリップフロップ２１は、本実施形態にかかるデータ取得部の一例であり、ＸＯＲゲート２２から出力される受信クロックＲＣＫのエッジタイミングで、受信信号ＤＴｒの信号レベルを取得し、出力信号ＤＴｏｕｔとして出力する。ＸＯＲゲート２２は、本実施形態にかかるクロック生成部の一例であり、受信信号ＤＴｒと受信相補信号ＣＤＴｒ（第２伝送信号）の排他的論理和を受信クロックＲＣＫとして出力する。より具体的には、ＸＯＲゲート２２は、受信信号ＤＴｒと受信相補信号ＣＤＴｒの何れか一方の信号レベルが論理"１"から論理"０"、または、論理"０"から論理"１"に変化するタイミングにおいて、出力信号のレベルを論理"１"から論理"０"、または、論理"０"から論理"１"に変化させ、受信クロックＲＣＫとして出力する。
【００１９】
本実施形態にかかる受信装置２０は、受信したデータ列を、受信信号ＤＴｒ自身、または、受信信号ＤＴｒが変化しない場合には受信相補信号ＣＤＴｒの変化タイミングで取得する。これにより伝送システム１は、受信信号ＤＴｒに生じたジッタに応じて受信信号ＤＴｒの取得タイミングを変化させることができ、ビットエラーの発生率を低減できる。
【００２０】
図２(ａ)〜(ｈ)は、図１の伝送システム１の動作の一例を示すタイミングチャートである。
図２（ａ）は、送信装置１０に入力される入力信号ＤＴｉｎの一例を示す。入力信号ＤＴｉｎは、タイミングエッジＤＥｔ１、ＤＥｔ５、ＤＥｔ８で信号レベルがＬからＨに変わり、タイミングエッジＤＥｔ４、ＤＥｔ６、ＤＥｔ９で信号レベルがＨからＬに変わる。
【００２１】
図２（ｂ）は、送信装置１０で用いられる送信クロック信号ＴＣＫの一例を示す。送信クロック信号ＴＣＫは、タイミングエッジＴＥ０〜ＴＥ９の立ち上がりエッジを有する。タイミングエッジＴＥ０〜ＴＥ９の各タイミングをｔ０〜ｔ９とする。
【００２２】
図２（ｃ）は、送信装置１０から送出する送信信号ＤＴｔの一例を示す。送信装置１０は、一例として、送信クロック信号ＴＣＫの各タイミングｔ１、ｔ４、ｔ５、ｔ６、ｔ８、ｔ９において信号レベルが変位する一方で、各タイミングｔ２、ｔ３、ｔ７では信号レベルが変位しない送信信号ＤＴｔを生成して出力する。その場合、送信信号ＤＴｔは、タイミングエッジＰＥｔ１（ｔ１）、ＰＥｔ５（ｔ５）、ＰＥｔ８（ｔ８）の立ち上がりエッジと、タイミングエッジＰＥｔ４（ｔ４）、ＰＥｔ６（ｔ６）、ＰＥｔ９（ｔ９）の立下りエッジを有する。
【００２３】
ここで、図２（ａ）〜図２（ｃ）を参照して、送信信号ＤＴｔについて説明する。送信信号ＤＴｔは、伝送システムにとっての第１伝送信号である。送信装置１０は第１伝送信号を送信する。また、送信信号ＤＴｔは、各第１タイミングエッジＰＥｔｎとその各第１タイミングエッジＰＥｔｎの発生時における前後の信号レベルを有するデータ波形(エッジ有データ波形)と、第１タイミングエッジＰＥｔｎを有さず信号レベルを有するデータ波形(エッジ無データ波形)とからなる。
【００２４】
送信信号ＤＴｔにおけるエッジ有データ波形とは、例えば、図２（ｃ）のタイミングｔ１、ｔ４、ｔ５、ｔ６、ｔ８、及びｔ９の波形であり、第１タイミングエッジＰＥｔｎと、その変位前の信号レベルと、その変位後の信号レベルを含む波形である。また、送信信号ＤＴｔにおけるエッジ無データ波形とは、例えば、図２（ｃ）のタイミングｔ２、ｔ３、及びｔ７の波形であり、第１タイミングエッジＰＥｔｎは含まず、そのタイミングの信号レベルを含む波形である。レベル信号とは、ＨとＬの何れか一方の信号レベルを示す信号である。レベル信号の波形はエッジ無データ波形となる。
【００２５】
送信信号ＤＴｔにおける信号レベルが変位するタイミングエッジＰＥｔｎは、受信時における当該データを取得すべきタイミングを示す。つまり、送信側のタイミングエッジＰＥｔｎが受信装置２０で受信されたタイミングエッジＰＥｒｎに基づいて受信クロックＲＣＫを生成していることから、タイミングエッジＰＥｔｎ自体が当該データの取得タイミングを示すことになる。この送信信号ＤＴｔのタイミングエッジＰＥｔｎを第１タイミングエッジとする。送信装置１０から出力する送信信号ＤＴｔは、第１タイミングエッジＰＥｔｎを有するデータ波形に、その第１タイミングエッジＰＥｔｎの前後の信号レベルを含む。
【００２６】
図２（ｄ）は、送信装置１０から送出する送信相補信号ＣＤＴｔの一例を示す。送信装置１０は、入力信号ＤＴｉｎの信号レベルを送信クロック信号ＴＣＫの各タイミングｔ０〜ｔ９でサンプリングすることにより、信号レベルが変位しない送信クロック信号ＴＣＫの各タイミングｔ２、ｔ３、ｔ７を検出する。そして送信装置１０は、各タイミングｔ２、ｔ３、ｔ７において信号レベルが変位する一方で、各タイミングｔ１、ｔ４、ｔ５、ｔ６、ｔ８、ｔ９では信号レベルが変位しない送信相補信号ＣＤＴｔを生成して出力する。一例として、送信相補信号ＣＤＴｔは、タイミングエッジＳＥｔ２（ｔ２）、ＳＥｔ７（ｔ７）の立ち上がりエッジと、タイミングエッジＳＥｔ３（ｔ３）の立ち下がりエッジを有する。
【００２７】
ここで、図２（ａ）、図２（ｂ）、図２（ｄ）を参照して、送信相補信号ＣＤＴｔについて説明する。送信相補信号ＣＤＴｔは、伝送システムにとっての第２伝送信号である。送信装置１０は、第１伝送信号に加えて第２伝送信号も送信する。また、送信相補信号ＣＤＴｔは、各第２タイミングエッジＳＥｔｎとその各第２タイミングエッジＳＥｔｎの発生時における前後の信号レベルを有するデータ波形(エッジ有データ波形)と、第２タイミングエッジＳＥｔｎを有さず信号レベルを有するデータ波形(エッジ無データ波形)とからなる。
【００２８】
送信相補信号ＣＤＴｔにおけるエッジ有データ波形とは、例えば、図２（ｄ）のタイミングｔ２、ｔ３、及びｔ７の波形であり、第２タイミングエッジＳＥｔｎと、その変位前の信号レベルと、その変位後の信号レベルを含む波形である。また、送信相補信号ＣＤＴｔにおけるエッジ無データ波形とは、例えば、図２（ｄ）のタイミングｔ１、ｔ４、ｔ５、ｔ６、ｔ８、及びｔ９の波形であり、第２タイミングエッジＳＥｔｎは含まず、そのタイミングの信号レベルを含む波形である。
【００２９】
送信側のタイミングエッジＳＥｔｎが、受信装置２０で受信されたタイミングエッジＳＥｒｎに基づいて受信クロックＲＣＫを生成している。この送信相補信号ＣＤＴｔのタイミングエッジＳＥｔｎを第２タイミングエッジとする。送信装置１０から出力する送信相補信号ＣＤＴｔは、第２タイミングエッジＳＥｔｎを有するデータ波形に、その第２タイミングエッジＳＥｔｎの前後の信号レベルを含む。
【００３０】
第１伝送信号と第２伝送信号は、送信クロックＴＣＫでの各サンプリングのタイミングにおいて、一方がエッジ有データ波形を出力する場合は、他方はエッジ無データ波形を出力するという相補の関係である。従って、第１伝送信号と第２伝送信号のタイミングエッジを加えた場合、送信クロックＴＣＫの全てのサンプリングのタイミングエッジと同数のタイミングエッジを得ることができる。
【００３１】
図２（ｅ）は、受信装置２０で受信する受信信号ＤＴｒの一例を示す。受信装置２０では、送信装置１０から送信された送信信号ＤＴｔ（第１伝送信号）を受信信号ＤＴｒとして受信する。具体的には、受信装置２０では、受信信号ＤＴｒの信号レベルが、タイミングエッジＰＥｒ１、ＰＥｒ５、ＰＥｒ８でＬからＨに変わり、タイミングエッジＰＥｒ４、ＰＥｒ６、ＰＥｒ９で信号レベルがＨからＬに変わる。受信装置２０では、受信信号ＤＴｒの変位の形態は、送信信号ＤＴｔと略同様である。しかし、受信装置２０では、受信した受信信号ＤＴｒが、伝送経路による固定遅延と、伝送経路により生じたジッタの影響を受ける。より具体的には、受信装置２０において、受信信号ＤＴｒにおける各タイミングエッジＰＥｒ１〜ＰＥｒ９のタイミングは、送信クロック信号ＴＣＫの各タイミングｔ１〜ｔ９に対して、伝送経路による固定遅延が加わり、更に伝送経路に生じたジッタが加わるので、送信装置１０から出力される第１伝送信号のタイミングとは異なる。なお、本図では、固定遅延については省略して図示している。
【００３２】
図２（ｆ）は、受信装置２０で受信する受信相補信号ＣＤＴｒの一例を示す。受信装置２０では、送信装置１０から送信された受信相補信号ＣＤＴｔ（第２伝送信号）を受信相補信号ＣＤＴｒとして受信する。具体的には、受信装置２０では、受信相補信号ＣＤＴｒの信号レベルが、タイミングエッジＳＥｒ２、ＳＥｒ７でＬからＨに変わり、タイミングエッジＳＥｒ３でＨからＬに変わる。受信装置２０では、受信相補信号ＣＤＴｒの変位の形態は、送信相補信号ＣＤＴｔと略同様である。
【００３３】
しかし、受信装置２０では、受信した受信相補信号ＣＤＴｒも、伝送経路による固定遅延と、伝送経路により生じたジッタの影響を受けている。具体的には、受信装置２０において、受信相補信号ＣＤＴｒにおける各タイミングエッジＳＥｒ２、ＳＥｒ３、ＳＥｒ７のタイミングは、送信クロック信号ＴＣＫの各タイミングｔ２、ｔ３、ｔ７に対して、伝送経路による固定遅延が加わり、更に伝送経路に生じたジッタが加わる。なお、本図でも、固定遅延については省略して図示している。
【００３４】
図２（ｇ）は、受信装置２０で用いられる基準のクロック信号である受信クロック信号ＲＣＫの一例を示す。受信装置２０は、受信したデータ信号ＤＴｒのタイミングエッジＰＥｒｎと、受信した受信相補信号ＣＤＴｒのタイミングエッジＳＥｒｎから、受信クロックＲＣＫを生成する。受信クロック信号ＲＣＫは、第１タイミングエッジＰＥｒｎおよび第２タイミングエッジＳＥｒｎから生成されるクロックエッジＣＥｎを有する。具体的には、受信装置２０では、受信信号ＤＴｒの各タイミングエッジＰＥｒ１、ＰＥｒ４、ＰＥｒ５、ＰＥｒ６、ＰＥｒ８、ＰＥｒ９と、受信相補信号ＣＤＴｒの各タイミングエッジＳＥｒ２、ＳＥｒ３、ＳＥｒ７とを受信したタイミングで配列する。
【００３５】
受信装置２０は、タイミングエッジＰＥｒｎと各タイミングエッジＳＥｒｎの配列順に、信号レベルがＬからＨへ変位する立ち上がりエッジと、信号レベルがＨからＬへ変位する立ち下がりエッジを交互に生成する処理を繰り返して、その信号を受信クロックＲＣＫ用いる。一例として、受信装置２０では、受信クロック信号ＲＣＫの信号レベルが、タイミングエッジＣＥ１、ＣＥ３、ＣＥ５、ＣＥ７、ＣＥ９でＬからＨに変わり、タイミングエッジＣＥ２、ＣＥ４、ＣＥ６、ＣＥ８でＨからＬに変わる。受信装置２０は、受信信号ＤＴｒと受信相補信号ＣＤＴｒに基づいて、受信信号ＤＴｒ及び受信相補信号ＣＤＴｒに対する固定遅延及びジッタの影響を保存して、受信クロック信号ＲＣＫの各タイミングエッジを生成する。
【００３６】
図２（ｈ）は、受信装置２０から出力される出力信号ＤＴｏｕｔを示す。受信装置２０は、受信信号ＤＴｒの信号レベルを受信クロック信号ＲＣＫの各エッジタイミングでサンプリングして出力信号ＤＴｏｕｔを生成する。一例として、受信装置２０では、出力信号ＤＴｏｕｔの信号レベルが、受信信号ＤＴｒに基づいて、タイミングエッジＣＥ１、ＣＥ５、ＣＥ８でＬからＨに変わり、タイミングエッジＣＥ４、ＣＥ６、ＣＥ９でＨからＬに変わる。
【００３７】
図２（ｅ）、図２（ｇ）、図２（ｈ）を参照して、受信信号ＤＴｒと出力信号ＤＴｏｕｔとの関係について説明する。
受信信号ＤＴｒの各タイミングエッジと、受信クロック信号ＲＣＫの各タイミングエッジは、同様に固定遅延及びジッタの影響を受けている。具体的には、受信信号ＤＴｒの各タイミングエッジが時間遅れの方向に変位している場合には、受信クロック信号ＲＣＫの各タイミングエッジも時間遅れの方向に同じ時間量で変位している。逆に、受信信号ＤＴｒの各タイミングエッジが時間進みの方向に変位している場合には、受信クロック信号ＲＣＫの各タイミングエッジも時間進みの方向に同じ時間量で変位している。従って、受信信号ＤＴｒの各タイミングエッジを、受信クロック信号ＲＣＫの各タイミングエッジでサンプリングする場合には、固定遅延及びジッタの影響を受けないことになる。
【００３８】
ここで、図１及び図２(ａ)〜(ｈ)を参照して伝送システム１の各部における具体的な動作及び信号入出力について説明する。送信装置１０におけるシフトレジスタ１１（第１送信部）は、エッジ有データ波形とエッジ無データ波形を含む送信信号ＤＴｔを送信する。例えば、シフトレジスタ１１は、送信クロック信号ＴＣＫの各入力タイミングに従い、入力信号ＤＴｉｎに含まれるデータ値を送信信号ＤＴｔとして出力する。その場合にシフトレジスタ１１は、送信信号ＤＴｔとして、第１タイミングエッジＰＥｔｎ及びその前後のデータ値のレベル信号からなるエッジ有データ波形と、データ値のレベル信号からなるエッジ無データ波形とを、伝送すべきデータパターンに応じて順次出力する。例えば、シフトレジスタ１１は、入力信号ＤＴｉｎに含まれるデータの値が、送信クロック信号ＴＣＫの前サイクルにおけるデータの値と異なる場合には、第１タイミングエッジＰＥｔｎにおいて、前サイクルの信号レベル（論理値）から当該データの信号レベル（論理値）に変化するエッジ有データ波形を、送信信号ＤＴｔとして送信する。
【００３９】
一方、シフトレジスタ１１は、入力信号ＤＴｉｎに含まれる信号レベルが送信クロック信号ＴＣＫの前サイクルの値から変化しない場合には、送信信号ＤＴｔとして、第１タイミングエッジＰＥｔｎを有さずレベル信号を有するエッジ無データ波形を送信する。
【００４０】
送信装置１０における第２送信部１９は、第１タイミングエッジＰＥｔｎを有さず、第２タイミングエッジＳＥｔｎを有する送信相補信号ＣＤＴｔ（第２伝送信号)を送信する。第２送信部１９では、まずＸＯＲゲート１２で、例えば、シフトレジスタ１１中のＤ−フリップフロップ１６への入力データと出力データの排他的論理和を出力する。これにより、ＸＯＲゲート１２は、入力信号ＤＴｉｎに含まれる信号レベルが、送信クロック信号ＴＣＫの前サイクルの値から変化する場合には論理"１"を出力する。また、ＸＯＲゲート１２は、入力信号ＤＴｉｎに含まれる信号レベルが、送信クロック信号ＴＣＫの前サイクルの値から変化しない場合には論理"０"を出力する。
【００４１】
次にＸＮＯＲゲート１３は、ＸＯＲゲート１２の出力と、Ｄ−フリップフロップ１４の出力の否定排他的論理和を出力する。これにより、ＸＮＯＲゲート１３は、ＸＯＲゲート１２から出力される信号レベルが論理"１"の場合、 Ｄ−フリップフロップ１４の出力を反転した論理値を出力する。また、ＸＮＯＲゲート１３は、ＸＯＲゲート１２から出力される信号レベルが論理"０"の場合、 Ｄ−フリップフロップ１４の出力と同一の論理値を出力する。Ｄ−フリップフロップ１４は、ＸＮＯＲゲート１３から出力される内部送信相補信号ＣＤＴｉｎを、送信クロック信号ＴＣＫのサイクルで、送信相補信号ＣＤＴｔとして出力する。つまり、第２送信部１９は、入力信号ＤＴｉｎに含まれるデータの値が前のサイクルと同じ値であるサイクルでは、第２タイミングエッジＳＥｔｎを有して信号レベルが変位する送信相補信号ＣＤＴｔを生成する。
【００４２】
また、第２送信部１９は、入力信号ＤＴｉｎに含まれるデータの値が前のサイクルと異なる値であるサイクルについては、前のサイクルと同じ信号レベルの送信相補信号ＣＤＴｔを生成する。本実施形態中では、送信相補信号ＣＤＴｔについては、第２タイミングエッジＳＥｔｎのみを含む信号として示したが、例えば、さらに第１タイミングエッジＰＥｔｎを含む信号であってもよい。その場合、受信クロック信号ＲＣＫに用いる各タイミングエッジの重複する一部について、例えば、何れか一方を用いればよい。
【００４３】
受信装置２０において、ＸＯＲゲート２２は、受信した受信信号ＤＴｒおよび受信相補信号ＣＤＴｒの排他的論理和を論理演算することで受信クロック信号ＲＣＫを生成する。Ｄ−フリップフロップ２１は、受信クロック信号ＲＣＫのクロックエッジＣＥｎにより指定されたタイミングで、受信信号ＤＴｒの信号レベルをサンプリングすることにより出力信号ＤＴｏｕｔを取得して出力する。
【００４４】
受信装置２０における受信信号の入力部は、例えば、Ｄ−フリップフロップ２１の信号入力部である。Ｄ−フリップフロップ２１の信号入力部には、第１伝送信号である受信信号ＤＴｒが入力する。また、ＸＯＲゲート２２の一方の信号入力部にも、第１伝送信号である受信信号ＤＴｒが入力する。ＸＯＲゲート２２の他方の信号入力部には、第２伝送信号である受信相補信号ＣＤＴｒが入力する。受信装置２０における受信部は、例えば、Ｄ−フリップフロップ２１及びＸＯＲゲート２２である。Ｄ−フリップフロップ２１は、受信信号ＤＴｒのエッジ有データ波形を、受信クロック信号ＲＣＫのエッジタイミングで検出した信号レベルに対応したデータ値を出力する。ＸＯＲゲート２２は、受信クロック信号ＲＣＫを出力する。
【００４５】
受信装置２０は、受信信号ＤＴｒのエッジ有データ波形を受信した場合、第１タイミングエッジＰＥｒｎを受信クロック信号ＲＣＫのエッジタイミングＣＥｎとして用いる。一方、受信装置２０は、受信信号ＤＴｒのエッジ無データ波形を受信した場合、第２タイミングエッジＳＥｒｎを受信クロック信号ＲＣＫのエッジタイミングＣＥｎとして用いる。このように、受信装置２０において、受信クロック信号ＲＣＫのエッジタイミングＣＥｎは、受信信号ＤＴｒの第１タイミングエッジＰＥｒｎと、受信相補信号ＣＤＴｒの第２タイミングエッジＳＥｒｎにより指定される。
【００４６】
受信装置２０は、受信クロック信号ＲＣＫのエッジタイミングＣＥｎで、受信信号ＤＴｒ中の信号レベルを検出して、出力信号ＤＴｏｕｔとして出力する。また、その場合に受信装置２０は、受信相補信号ＣＤＴｒ中の第２タイミングエッジＳＥｒｎにより指定されたタイミングで検出した信号レベルを、出力信号ＤＴｏｕｔとして出力する。
【００４７】
図３は、本実施形態にかかる伝送システムの変形例を示す。
伝送システム２は、送信装置３０と受信装置４０とを備えてデータＤＴを伝送する。受信装置４０は、図１の伝送システム１における受信装置２０と同様の構成である。以下、図１の伝送システムにおける送信装置１０と相違する点について説明し、同様な点については説明を省略する。
【００４８】
送信装置３０は、送信信号ＤＴｔと送信相補信号ＣＤＴｔを出力する。送信装置３０は、第１送信部３６と第２送信部３７とを備える。第１送信部３６は、Ｄ−フリップフロップ３１、およびＸＯＲゲート３２を有する。第２送信部３７は、Ｄ−フリップフロップ３３、インバータ３４、およびＸＯＲゲート３５を有する。第１送信部３６は、入力信号ＤＴｉｎとしてデータＤＴを入力し、送信クロックＴＣＫのタイミングにより送信信号ＤＴｔを出力する。第１送信部３６では、Ｄ−フリップフロップ３１には、送信クロックＴＣＫのタイミングで入力信号ＤＴｉｎを入力する。ＸＯＲゲート３２は、Ｄ−フリップフロップ３１の出力と、外部の制御装置から入力される論理"０"との排他的論理和を送信信号ＤＴｔとして出力する。これによりＸＯＲゲート３２は、入力信号ＤＴｉｎが論理"１"のサイクルにおいて論理"１"を出力する一方で、入力信号ＤＴｉｎが論理"０"のサイクルでは論理"０"を出力する。これによりＸＯＲゲート３２は、第２送信部３７のＸＯＲゲート３５と出力タイミングを合わせる。従って、送信信号ＤＴｔと送信相補信号ＣＤＴｔの出力タイミングが略合っている場合には、ＸＯＲゲート３２は省略することができる。
【００４９】
第２送信部３７では、Ｄ−フリップフロップ３３の出力が、送信クロックＴＣＫのタイミング毎に、インバータ３４で信号の論理値を反転させてＤ−フリップフロップ３３の入力に返される。ＸＯＲゲート３５は、Ｄ−フリップフロップ３３の出力とＤ−フリップフロップ３１の出力との排他的論理和を送信相補信号ＣＤＴｔとして出力する。ＸＯＲゲート３５が出力する送信相補信号ＣＤＴｔは、送信信号ＤＴｔでは信号レベルが変化しない送信クロックＴＣＫのタイミングにおいて、信号レベルが変化する信号である。
【００５０】
以上の構成により、本実施形態の変形例にかかる伝送システム２は、受信装置４０で受信するデータに発生したビットエラーを低減させる回路を、小規模で簡易な論理ゲートの回路で提供することができる。
【００５１】
図４は、本実施形態にかかる伝送システムにおける主要部の構成の変形例を示す。
伝送システム４は、送信装置５０と受信装置６０とを備えてデータＤＴを伝送する。送信装置５０は、図１の伝送システム１における送信装置１０と同様の構成である。以下、図１の伝送システムにおける受信装置２０と受信装置６０が相違する点について説明し、同様な点については説明を省略する。受信装置６０は、Ｄ−フリップフロップ６１、ＸＯＲゲート６２、およびデータジッタ測定回路６３を有する。Ｄ−フリップフロップ６１およびＸＯＲゲート６２は、図１のＤ−フリップフロップ２１およびＸＯＲゲート２２と同様であるので説明を省略する。
【００５２】
データジッタ測定回路６３は、受信信号ＤＴｒに含まれる第１タイミングエッジＰＥｒｎのジッタを測定してジッタデータＪＤＴとして出力する。また、データジッタ測定回路６３は、受信クロックＲＣＫのタイミングＣＥｎのジッタを測定してジッタデータＪＤＴとして出力してもよい。データジッタ測定回路６３は、例えば、オシロスコープ、スペクトラムアナライザ、クロックジッタ測定回路等であっても良い。これに変えてデータジッタ測定回路６３は、例えば、パルス発生部と積分部とジッタ算出部とを有していてもよい。
【００５３】
パルス発生部と積分部とジッタ算出部とを有する場合のパルス発生部は、入力信号のエッジに同期して、パルス幅が一定のパルス信号を生成する。積分部は、上記パルス信号が例えば論理"１"の第１論理値を示す間、所定の増加率で出力する信号レベルを増加させ、上記パルス信号が例えば論理"０"の第２論理値を示す間、所定の減少率で出力する信号レベルを減少させる。ジッタ算出部は、積分部の信号レベルのそれぞれの極値の信号レベルの変化に基づいて、クロック信号のジッタを算出する。例えば、ジッタが無い場合は、積分部の信号レベルの極値は一定であるか直線的に増加又は減少するので、ジッタ算出部は、その値から逸脱した量をジッタＪＤＴとして算出する。受信信号ＤＴｒ及び受信クロック信号ＲＣＫのジッタを測定できる。
【００５４】
以上の構成により、本実施形態の変形例にかかる伝送システム４は、受信装置４０で受信するデータに発生したビットエラーを低減させると共に、ジッタを測定することでジッタを含む受信データを適切に復調する回路を提供することができる。
【００５５】
以上、本発明の一つの側面を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５６】
上記したデータＤＴが０と１の２値の信号の場合に限らず、データが論理"０"、"１"、"２"の３値、あるいは、論理"０"、"１"、"２"、"３"の４値のような多値の信号であってもよい。例えば、伝送システムの送信装置側では、データＤＴの送信信号と共に、その信号レベルに差が無い場合の相補データ信号ＣＤＴを送出し、受信装置側では、受信したデータ信号と相補データ信号ＣＤＴとからその排他的論理和を得ることにより、確定ジッタ等の影響が少ない受信クロックＲＣＫを発生させることができる。
【００５７】
上記説明から明らかなように、本発明の一実施形態によれば、受信装置で受信するデータに発生したビットエラーを低減させる回路を、小規模で簡易な論理ゲートの回路で提供する伝送システム、送信装置、受信装置、及び、伝送方法を実現することができる。
【図面の簡単な説明】
【００５８】
【図１】図１は、本実施形態にかかる伝送システム１の構成の一例を示す。
【図２】図２(ａ)〜(ｈ)は、図1の伝送システム１の動作の一例を示すタイミングチャートである。
【図３】図３は、本実施の形態にかかる伝送システム２における主要部の構成の変形例を示す。
【図４】図４は、本実施の形態にかかる伝送システム３における主要部の構成の変形例を示す。
【符号の説明】
【００５９】
１０，３０，５０  送信装置
１１  シフトレジスタ
１２，２２，３２，３５，６２  ＸＯＲゲート
１３  ＸＮＯＲゲート
１４，１５，１６，２１，３１，３３，６１  Ｄ−フリップフロップ
１９，３７  第２送信部
２０，４０，６０  受信装置
３４  インバータ
３６  第１送信部
６３  データジッタ測定回路
【図１】
0005291395.tif 000002
【図２】
0005291395.tif 000003
【図３】
0005291395.tif 000004
【図４】
0005291395.tif 000005