(57)【特許請求の範囲】
【請求項１】
少なくとも一端が基板に固定された板状の弾性体と、当該弾性体の上面に形成された下部電極層と、当該下部電極層の上面に形成された圧電体層と、当該圧電体層の上面に形成された上部電極層とを有する駆動アームと、
前記駆動アームの一部に形成されたキャパシタ部と、
前記基板に固定された信号線と、
を有し、
前記信号線が、前記駆動アームの一部に形成された前記キャパシタ部上に延伸して切断されており、
前記キャパシタ部上における前記信号線の両端部が、前記駆動アーム駆動時に前記キャパシタ部を介して前記駆動アームと接することができるようになっている
ことを特徴とするスイッチトキャパシタ。
【請求項２】
前記駆動アームにおける前記圧電体層と前記上部電極層と前記下部電極層とが、前記キャパシタ部が形成されている第１の部分と、前記第１の部分以外の第２の部分とに切断されており、
前記第１の部分における前記下部電極層と、前記第２の部分における前記下部電極層との間に高抵抗部が設けられる
ことを特徴とする請求項１記載のスイッチトキャパシタ。
【請求項３】
前記駆動アームが、前記上部電極層及び前記下部電極層に印加される電圧によって前記圧電体層に従って前記信号線に接するように駆動される
ことを特徴とする請求項１記載のスイッチトキャパシタ。
【請求項４】
前記キャパシタ部が、前記駆動アームと前記信号線とが接している状態で、前記信号線を介して前記上部電極層に印加される直流バイアス電圧によって静電容量を変化させる可変容量キャパシタである
ことを特徴とする請求項１記載のスイッチトキャパシタ。
【請求項５】
前記信号線が、前記駆動アームとねじれの位置関係になるように前記駆動アーム上に延伸する
ことを特徴とする請求項１記載のスイッチトキャパシタ。
【請求項６】
前記キャパシタ部は、前記駆動アームにおける前記下部電極層と前記圧電体層と前記上部電極層とで形成されている
ことを特徴とする請求項１乃至５のいずれか１つ記載のスイッチトキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチトキャパシタに関し、より詳しくは電気式微少機械スイッチ（ＭＥＭＳ（Micro Electro Mechanical Systems）スイッチ）を利用するスイッチトキャパシタに関する。
【背景技術】
【０００２】
例えば、特開２００４−２１４４０８号公報には、高周波Ｃ−Ｖ特性を任意に選択できる電圧制御可変容量素子が開示されている。具体的には、当該電圧制御可変容量素子は、相互に並列に接続された夫々１又は複数の第１のバラクタ素子及び第２のバラクタ素子を有し、第１及び第２のバラクタ素子は、夫々第１の端子に接続された第１の導電領域と、第２の端子に接続され第１の導電領域と共に容量を形成する第２の導電領域とを有する。そして、第１のバラクタ素子における第２の導電領域を形成する材料の仕事関数は、第２のバラクタ素子における第２の導電領域を形成する材料の仕事関数と異なり、第１及び第２のバラクタ素子の個数は、第１の端子と第２の端子との間に印加される電圧と、第１の導電領域と第２の導電領域との間の容量との所望の相関関係に応じて設定されるようになっている。
【０００３】
また、特開２００５−３１３２７４号公報及び特開２００５−３１３２７６号公報には、圧電薄膜を駆動する圧電駆動機構を有する圧電駆動型ＭＥＭＳ素子が開示されている。具体的には、特開２００５−３１３２７４号公報記載の圧電駆動型ＭＥＭＳ素子は、開口を有する基板上に開口を跨ぐように設けられた圧電膜、圧電膜の両側に設けられ圧電膜を駆動する圧電駆動機構、および基板と反対側の圧電膜の面の中央部に設けられた第１電極を有する可動梁と、少なくとも一端が基板上に接し、可動梁を跨ぐように設けられ、可動梁の第１電極と対向する側に第２電極を有する固定梁とを備える。一方、特開２００５−３１３２７６号公報記載の圧電駆動型ＭＥＭＳ素子は、凹部を有する基板上に凹部を跨ぐように設けられた圧電膜、圧電膜の両端に設けられ圧電膜を駆動する圧電駆動機構、および圧電膜の基板側の面の中央部に設けられた第１電極を有する可動梁と、基板の凹部の平坦部に設けられ、可動梁の第１電極と対向する第２電極とを備える。
【０００４】
従来技術では、スイッチのＯＮ／ＯＦＦを利用して容量をデジタル的に切り替える機構（以下、デジタル切替機構と呼ぶ）と、材料のＣ−Ｖ特性を利用してキャパシタの容量をアナログ的に変化させる機構（以下、アナログ切替機構と呼ぶ）とを一体化した構成は存在せず、両機構を個別に実装し、組み合わせて実現している。このように従来技術では、両機構を異なる作製プロセスで製作して実装もしくは接合等しなければならず、形状が大きくなるとともに、コストがかかる。
【０００５】
なお、ＣＭＯＳ−ＦＥＴスイッチとＭＯＳ型のバラクタを一括形成する技術が知られているが、ＣＭＯＳ−ＦＥＴスイッチでは数ＧＨｚ以上のスイッチの特性が悪く、高周波回路で使用するときの特性劣化が問題になる。また、一括形成できるＭＯＳ型のバラクタは、構造上、直列抵抗成分が大きく高周波特性が劣化してしまう。
【特許文献１】特開２００４−２１４４０８号公報
【特許文献２】特開２００５−３１３２７４号公報
【特許文献３】特開２００５−３１３２７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明の目的は、デジタル切替機構とアナログ切替機構とを一体化した新規なスイッチトキャパシタを提供することである。
【課題を解決するための手段】
【０００７】
本発明に係るスイッチトキャパシタは、少なくとも一端が基板に固定された板状の弾性体と、当該弾性体の上面に形成された下部電極層と、当該下部電極層の上面に形成された圧電体層と、当該圧電体層の上面に形成された上部電極層とを有する駆動アームと、駆動アームの一部に形成されたキャパシタ部と、少なくとも一端が基板に固定された信号線とを有する。そして、信号線が、駆動アームの一部に形成されたキャパシタ部上に延伸しており、キャパシタ部を介して駆動アームと接することができるようになっているものである。
【０００８】
このように、駆動アームと信号線とが接する部分にキャパシタ部を形成することにより、例えば、駆動アームを信号線と接するように駆動させることでデジタル切替機構を実現でき、駆動アームと信号線とが接した状態で信号線を介して直流バイアス電圧を印加することでアナログ切替機構を実現できる。すなわち、デジタル切替機構とアナログ切替機構とを一体化したスイッチトキャパシタを実現できる。また、一体化することで実装コストを抑えることができるようになる。また、スイッチの機能を上記のような構造で実現することにより、トランジスタスイッチに比べ、直列抵抗を低減させることができる。
【０００９】
また、駆動アームにおける圧電体層と上部電極層と下部電極層とが、キャパシタ部が形成されている第１の部分と、第１の部分以外の第２の部分とに切断されており、第１の部分における下部電極層と、第２の部分における下部電極層との間に高抵抗部が設けられるようにしてもよい。
【００１０】
このように高抵抗部を設けることで、信号電流が第１の部分から第２の部分へ流れないようにすることができる。
【００１１】
さらに、上で述べた駆動アームが、上部電極層及び下部電極層に印加される電圧によって圧電体層に従って信号線に接するように駆動されるようにしてもよい。
【００１２】
また、上で述べたキャパシタ部が、駆動アームと信号線とが接している状態で、信号線を介して上部電極層に印加される直流バイアス電圧によって静電容量を変化させる可変容量キャパシタである場合もある。
【００１３】
さらに、上で述べた信号線が、駆動アームとねじれの位置関係になるように駆動アーム上に延伸する場合もある。
【発明の効果】
【００１４】
本発明によれば、デジタル切替機構とアナログ切替機構とを一体化したスイッチトキャパシタを実現できる。
【発明を実施するための最良の形態】
【００１５】
図１に本発明の一実施の形態に係るスイッチトキャパシタの構成を示す上面図を示す。具体的には、Ｓｉの基板１には矩形の切り欠き部９が設けられており、切り欠き部９の一部を覆うように駆動アーム８が延伸している。また、基板１の表面には、ＳｉＯ2の絶縁層が形成され、その上には、下部電極層となるグランド２ａ及び２ｂが形成されている。このグランド２ａ及び２ｂは、駆動アーム８上に形成されており、グランド２ａとグランド２ｂとの間には、ＴａＮ等の高抵抗率を有する高抵抗部５が設けられている。なお、同じハッチングは同じ層を示している。グランド２ａの上にはＰＺＴ（Pb(ZrTi)O3）等の誘電体層４ａが形成されており、さらに誘電体層４ａの上には上部電極層６ａが形成されている。また、グランド２ｂの上にはＰＺＴ等の誘電体層４ｂが形成されており、さらに誘電体層４ｂの上には上部電極層６ｂ及び６ｃが左右対称に形成されている。
【００１６】
信号線３ａは、一端が基板１に支持され、切り欠き部９とグランド２ｂと誘電体層４ｂと上部電極層６ｂとの一部を覆うように延伸している。同様に、信号線３ｂは、一端が基板１に支持され、切り欠き部９とグランド２ｂと誘電体層４ｂと上部電極層６ｃとの一部を覆うように延伸している。信号線３ａ及び３ｂは、駆動アーム８とねじれの関係になるように形成されている。そして、信号線３ａと信号線３ｂとは、駆動アーム８上で切断されており、左右対称になっている。
【００１７】
図２（ａ）に、上面図（図１）のＡ−Ａ’線での断面図を示す。駆動アーム８は、一端が基板１に支持されており、基板１の一部の層と、グランド２ａ及び２ｂと、高抵抗部５と、誘電体層４ａ及び４ｂと、上部電極層６ａ、６ｂ及び６ｃ（上部電極層６ｂはＡ−Ａ’線での断面図では示されない）とを有する。また、駆動アーム８は、高抵抗部５を挟んで、基板１の一部の層とグランド２ａと誘電体層４ａと上部電極層６ａとで構成されるカンチレバー８ａと、基板１の一部の層とグランド２ｂと誘電体層４ｂと上部電極層６ｂ及び６ｃとで構成されるキャパシタ部８ｂとに分けられる。
【００１８】
図２（ｂ）に、上面図（図１）のＢ−Ｂ’線での断面図を示す。駆動アーム８のキャパシタ部８ｂは、基板１の一部の層とグランド２ｂと誘電体層４ｂと上部電極層６ｂ及び６ｃとで構成される。また、信号線３ａは、一端が基板１に支持され、先端が上部電極層６ｂを覆うように形成されている。同様に、信号線３ｂは、一端が基板１に支持され、先端が上部電極層６ｃを覆うように形成されている。
【００１９】
次に、図３を用いて本実施の形態に係るスイッチトキャパシタの原理を説明する。なお、図３は、上面図（図１）のＡ−Ａ’線での断面図である。図３に示すように、第１の可変直流電源１０ａの正極端子はカンチレバー８ａの上部電極層６ａに接続されており、第１の可変直流電源１０ａの負極端子はカンチレバー８ａのグランド２ａに接続されている。また、第２の可変直流電源１０ｂの正極端子は信号線３ｂに接続されており、第２の可変直流電源１０ｂの負極端子はカンチレバー８ａのグランド２ａに接続されている。
【００２０】
まず、第１の可変直流電源１０ａを用いてカンチレバー８ａに電圧を印加することにより、駆動アーム８を引き上げ、信号線３ｂとキャパシタ部８ｂの上部電極層６ｃとを接触させる。これにより、キャパシタ部８ｂの容量は増加して、最大容量が得られる。
【００２１】
そして、信号線３ｂと上部電極層６ｃとが接している状態で、第２の可変直流電源１０ｂを用いて、信号線３ｂを介して上部電極層６ｃに直流バイアス電圧を印加する。そうすると、キャパシタ部８ｂの誘電体層４ｂの比誘電率εrが減少し、キャパシタ部８ｂの容量も減少する。なお、直流バイアス電圧は、信号線３ｂからカンチレバー８ａの方へかかるようになっているため、信号線３ｂを流れる信号電流に重畳される。そして、キャパシタ部８ｂが信号線３ｂに接すると、直流バイアス電圧とともに信号電流もカンチレバー８ａの方へ流れようとする。そこで、本実施の形態では、キャパシタ部８ｂとカンチレバー８ａの間に高抵抗部５を設け、信号電流がカンチレバー８ａの方へ流れるのを阻止している。
【００２２】
このように、信号線３ｂとキャパシタ部８ｂの上部電極層６とを接触させるように駆動アーム８を駆動させることで、デジタル切替機構を実現する。そして、信号線３ｂと上部電極層６ｃとが接している状態で、信号線３ｂを介して上部電極層６ｃに直流バイアス電圧を印加することで、アナログ切替機構を実現する。
【００２３】
なお、図１及び図２に示した構成は一例であって、例えば図４に示すような構造に変形することも可能である。図４は上面図である。具体的には、基板１１の上には下部電極層となるグランド１２ａ、１２ｂ及び１２ｄが形成されている。なお、同じハッチングは同じ層を示している。グランド１２ａの上にはＰＺＴ等の誘電体層１４ａが形成されており、さらに誘電体層１４ａの上には上部電極層１６ａが形成されている。また、グランド１２ａにはＧＳＧ（Ground Signal Ground）パッド２２ａ及び２２ｂが形成されている。グランド１２ｂの上にはＰＺＴ等の誘電体層１４ｂが形成されており、さらに誘電体層１４ｂの上には上部電極層１６ｂが形成されている。また、グランド１２ｂにはＧＳＧパッド２２ｃ及び２２ｄが形成されている。グランド１２ｄは、高抵抗部２０ａを介して信号線１３ａに接続され、高抵抗部２０ｂを介して信号線１３ｂに接続されている。また、グランド１２ｄには、信号線バイアス２１が形成されている。
【００２４】
駆動アーム１８は、第１及び第２のカンチレバー１８ａ及び１８ｂと、キャパシタ部１８ｃと、ヒンジ部１８ｄ及び１８ｅとを有しており、穴１９を架橋するように設けられている。ヒンジ部１８ｄ及び１８ｅにおいては、ヒンジの機能を有効に果たすために穴が形成されている。また、ヒンジ部１８ｄ及び１８ｅには、高抵抗部１５ａ及び１５ｂが形成されている。
【００２５】
信号線１３ａは、一端が基板１１に支持され、駆動アーム１８のキャパシタ部１８ｃと穴１９との一部を覆うように延伸している。そして、信号線１３ａは、先端にかけて幅が除々に狭くなるように形成されており、一定の幅になるとその幅で先端まで形成されている。同様に、信号線１３ｂは、一端が基板１１に支持され、駆動アーム１８のキャパシタ部１８ｃと穴１９との一部を覆うように延伸している。そして、信号線１３ｂは、先端にかけて幅が除々に狭くなるように形成されており、一定の幅になるとその幅で先端まで形成されている。信号線１３ａと信号線１３ｂとは、駆動アーム１８のキャパシタ部１８ｃ上において切断されており、上下対称になっている。
【００２６】
図５（ａ）に、図４のＣ−Ｃ’線での断面図を示す。駆動アーム１８は、両端が基板１１に支持されており、基板１１の一部の層と、グランド１２ａ、１２ｂ及び１２ｃと、高抵抗部１５ａ及び１５ｂと、誘電体層１４ａ、１４ｂ及び１４ｃと、上部電極層１６ａ、１６ｂ、１６ｃ及び１６ｄ（上部電極層１６ｄはＣ−Ｃ’線での断面図では示されない）とを有する。第１のカンチレバー１８ａは、基板１１の一部の層と、グランド１２ａと、誘電体層１４ａと、上部電極層１６ａとで構成される。同様に、第２のカンチレバー１８ｂは、基板１１の一部の層と、グランド１２ｂと、誘電体層１４ｂと、上部電極層１６ｂとで構成される。また、キャパシタ部１８ｃは、基板１１の一部の層と、グランド１２ｃと、誘電体層１４ｃと、上部電極層１６ｃ及び１６ｄとで構成される。また、グランド層、誘電体層及び上部電極層は、第１のカンチレバー１８ａとキャパシタ部１８ｃとの間で切断されており、グランド１２ａとグランド１２ｃとの間には高抵抗部１５ａが形成されている。同様に、グランド層、誘電体層及び上部電極層は、第２のカンチレバー１８ｂとキャパシタ部１８ｃとの間でも切断されており、グランド１２ｂとグランド１２ｃとの間には高抵抗部１５ｂが形成されている。
【００２７】
図５（ｂ）に、図４のＤ−Ｄ’線での断面図を示す。駆動アーム１８のキャパシタ部１８ｃは、基板１１の一部の層と、グランド１２ｃと、誘電体層１４ｃと、上部電極層１６ｃ及び１６ｄとで構成される。また、信号線１３ａは、一端が基板１１に支持され、先端が上部電極層１６ｃを覆うように形成されている。同様に、信号線１３ｂは、一端が基板１１に支持され、先端が上部電極層１６ｄを覆うように形成されている。
【００２８】
次に、図６及び図９を用いて、図４及び図５に示したようなスイッチトキャパシタの製造方法を説明する。なお、図６乃至図９において、左側に示す断面図Ｃは図４のＣ−Ｃ’線での断面図を示し、右側に示す断面図Ｄは図４のＤ−Ｄ’線での断面図を示す。
【００２９】
図６（ａ）に示すように、表面にＳｉ層１０１、当該表面のＳｉ層１０１より下にＳｉＯ2層１０２、そしてＳｉＯ2層１０２の下にＳｉ層１０３が形成されているＳＯＩ（Silicon On Insulator）ウエハを用いる。そして、図６（ｂ）に示すように、水又は酸素雰囲気中で、ＳＯＩウエハの上下面の表面を熱酸化させてＳｉＯ2層１０４及び１０５を形成する。このＳｉＯ2層１０４は、図４に示した、基板１１の表面の絶縁層である。その後、図６（ｃ）に示すように、スパッタによって圧電体層の下部電極層となるＰｔ／Ｔｉ層１０６をＳｉＯ2層１０４の上に形成する。
【００３０】
そして、図６（ｄ）に示すように、ＳＯＩウエハ上に、ゾルゲル法などを用いて１μｍ程度のＰＺＴ圧電体層１０７を下部電極層となるＰｔ／Ｔｉ層１０６の上に形成する。この際７００℃程度の熱を加えることとなるので、下部電極層にはＰｔのような融点の高い材料を用いなければならない。次に、図６（ｅ）に示すように、再度スパッタによって圧電体層の上部電極層となるＰｔ／Ｔｉ層１０８をＰＺＴ圧電体層１０７の上に形成する。ここまでは、断面図Ｃ及び断面図Ｄ共に変わりない。
【００３１】
次に、フォトレジストをスピンコート法等により塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去するフォトリソグラフィーにより、図７（ａ）に示すように、Ｐｔ／Ｔｉ層１０８と、ＰＺＴ圧電体層１０７と、Ｐｔ／Ｔｉ層１０６とをエッチングするためのレジスト層１０９を形成する。なお、使用するフォトレジストが、ポジ型レジストの場合は感光した部分、ネガ型レジストの場合は感光しなかった部分を不要部分として除去する。断面図Ｃでは、第１及び第２のカンチレバー１８ａ及び１８ｂと、キャパシタ部１８ｃとを切断するため、２つの溝１１０ａ及び１１０ｂが形成される。一方、断面図Ｄでは、駆動アーム１８の部分のみを残すように、一カ所のみレジスト層１０９が形成される。
【００３２】
そして、図７（ｂ）に示すように、エッチングでレジスト層１０９が形成されていない部分のＰｔ／Ｔｉ層１０８と、ＰＺＴ圧電体層１０７と、Ｐｔ／Ｔｉ層１０６とが削られ、その後レジスト層１０９が除去される。次に、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図７（ｃ）に示すように、Ｐｔ／Ｔｉ層１０８をエッチングするためのレジスト層１２０を形成する。なお、断面図Ｃでは、上部全面にレジスト層１２０が形成されるが、断面図Ｄでは、上部電極層１６ａと上部電極層１６ｂとを分離するために、溝１２１が形成される。
【００３３】
そして、図７（ｄ）に示すように、エッチングでレジスト層１２０が形成されていない部分のＰｔ／Ｔｉ層１０８が削られ、その後レジスト層１２０が除去される。そして、図７（ｄ）に示すように、溝１１０ａ及び１１０ｂに対して、スパッタによって高抵抗材料ＴａＮの成膜を行い、ＴａＮ層１２２を形成する。
【００３４】
次に、ＳｉＯ2層１０４と、Ｓｉ層１０１と、ＳｉＯ2層１０２とを加工するために、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図７（ｅ）に示すように、レジスト層１１１を形成する。なお、断面図Ｃでは、上部全面にレジスト層１１１が形成されるが、断面図Ｄでは、駆動アーム１８を分離するために、２つの溝１１２ａ及び１１２ｂが形成される。
【００３５】
その後、図８（ａ）に示すように、エッチングで、レジスト層１１１が形成されていない部分のＳｉＯ2層１０４と、Ｓｉ層１０１と、ＳｉＯ2層１０２とが削られ、その後レジスト層１１１が除去される。なお、ヒンジ部１８ｄ及び１８ｅについてはここでは説明を省略している。このヒンジ部１８ｄ及び１８ｅを形成するためには、図７（ｅ）の段階で断面図Ｃにもレジストが形成されない部分が適切に形成される必要がある。
【００３６】
次に、Ａｕの信号線１３ａ及び１３ｂを形成する前段階として、図８（ｂ）に示すように、溝１１０ａ及び１１０ｂと、溝１１２ａ及び１１２ｂとに埋め込み用レジスト１１３を塗布する。そして、信号線１３ａ及び１３ｂを形成するために、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図８（ｃ）に示すように、犠牲層１１４を形成する。犠牲層１１４の厚みは、信号線１３ａ及び１３ｂと、上部電極層１６ｃ及び１６ｄとの間の空間の距離となる。その後、図８（ｄ）に示すように、犠牲層１１４の上に、スパッタで、Ａｕ層１１５を形成する。
【００３７】
そして、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図８（ｅ）に示すように、レジスト層１１６を形成する。断面図Ｃでは、Ａｕ層１１５のうちＡｕ層１１５ａのみが信号線として用いられるため、Ａｕ層１１５ａの上部にのみレジスト層１１６を形成する。一方、断面図Ｄでは、信号線１３ａと信号線１３ｂとに分離するために、溝１１７が形成される。その後、図９（ａ）に示すように、エッチングで、レジスト層１１６が形成されていない部分のＡｕ層１１５を削り取る。
【００３８】
次に、裏面のＳｉＯ2層１０５の下に、フォトレジストを塗布し、フォトマスクを透過させて露光し、感光したレジストを現像し、不要部分のレジストを除去して、図９（ｂ）に示すように、レジスト層１１８を形成する。そして、下部からエッチングを行って、図９（ｃ）に示すように、レジスト層１１８が形成されていない部分における、ＳｉＯ2層１０５、Ｓｉ層１０３と、ＳｉＯ2層１０２とを削り取る。その後、埋め込み用レジスト１１３と、犠牲層１１４と、レジスト層１１６と、レジスト層１１８とを除去し、超臨界乾燥を実施すると、図９（ｄ）に示すように、完成する。
【００３９】
以上、一例として述べた製造プロセスを実施することによって、図４及び図５に示したようなスイッチトキャパシタを製造することができる。すなわち、デジタル切替機構を実装するための製造プロセスと、アナログ切替機構を実装するための製造プロセスとを別々に実施する必要がないため、実装コストを抑えることができる。また、一体化することで、小型化も可能となる。
【００４０】
また、例えば図１０に示すように、図４及び図５に示したスイッチトキャパシタを並列化することも可能である。なお、図１０の例は、４つのスイッチトキャパシタ（Ｃ1、Ｃ2、Ｃ3及びＣ4）を並列化したものである。このように、並列化することにより、より容量変化幅の広い可変容量キャパシタが得られる。なお、前述のように、個々のスイッチトキャパシタはアナログ的に容量を可変できるキャパシタを内蔵しており、微少な容量変化も可能で、無段階に所望の容量値を得ることができる。
【００４１】
以上本発明の一実施の形態について説明したが、本発明はこれに限定されるものではない。例えば細かい構造は、全て同じでなければならないわけではない。ヒンジ部の構造は、他のヒンジ構造を採用することも可能である。
【００４２】
また、上では、第１及び第２のカンチレバー１８ａ及び１８ｂと、キャパシタ部１８ｃとの誘電体層にＰＺＴを用いる例を説明したが、必ずしも同じ材料を使用しなければならないわけではない。例えば、キャパシタ部１８ｃの誘電体層には、例えばＢＳＴ（BrSrTiO3）などを用いることも可能である。また、第１及び第２のカンチレバー１８ａ及び１８ｂの誘電体層には、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を用いることも可能である。但し、異なる材料を用いる場合には、製造プロセスを適宜変更する必要がある。
【００４３】
また、上では、信号線と駆動アームとがねじれの関係になるような構造を例に説明したが、信号線と駆動アームとの位置関係はこれに限定されない。信号線の先端が、駆動アームと重なるような関係であれば、他の構造を採用することも可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施の形態に係るスイッチトキャパシタの上面図である。
【図２】（ａ）及び（ｂ）は、スイッチトキャパシタの断面図である。
【図３】本発明の一実施の形態に係るスイッチトキャパシタの原理を説明するための図である。
【図４】本実施の形態に係るスイッチトキャパシタ（変形例）の上面図である。
【図５】（ａ）及び（ｂ）は、スイッチトキャパシタ（変形例）の断面図である。
【図６】（ａ）乃至（ｅ）は、アクチュエータの製造方法を示す図である。
【図７】（ａ）乃至（ｅ）は、アクチュエータの製造方法を示す図である。
【図８】（ａ）乃至（ｅ）は、アクチュエータの製造方法を示す図である。
【図９】（ａ）乃至（ｅ）は、アクチュエータの製造方法を示す図である。
【図１０】スイッチトキャパシタの並列化の一例を示す図である。
【符号の説明】
【００４５】
１  基板
２ａ，２ｂ  グランド
３ａ，３ｂ  信号線
４ａ，４ｂ  誘電体層
５  高抵抗部
６ａ，６ｂ，６ｃ  上部電極層
８  駆動アーム
８ａ  カンチレバー
８ｂ  キャパシタ部
９  切り欠き部
１０ａ  第１の可変直流電源
１０ｂ  第２の可変直流電源
【図１】
0005180683.tif 000002
【図２】
0005180683.tif 000003
【図３】
0005180683.tif 000004
【図４】
0005180683.tif 000005
【図５】
0005180683.tif 000006
【図６】
0005180683.tif 000007
【図７】
0005180683.tif 000008
【図８】
0005180683.tif 000009
【図９】
0005180683.tif 000010
【図１０】
0005180683.tif 000011