(57)【特許請求の範囲】
【請求項１】
一つの実装表面と一つの露出表面とを有し、前記実装表面は一つのダイアタッチング領域を有する一つの基板と、
前記基板の前記実装表面に形成される一つのダイアタッチング接着材と、
照準を前記ダイアタッチング領域に合わせ、かつ前記ダイアタッチング接着材を介して前記基板の前記実装表面上に設置される一つのチップと、
前記基板の前記露出表面に設置され、外部の回路基板に電気接続することの可能な複数の第一列外接球接点と、
前記基板の前記露出表面に設置され、複数の前記第一列外接球接点と比較して前記ダイアタッチング領域の中心線から遠くに位置し、外部の回路基板に電気接続することの可能な複数の第二列外接球接点と、
前記基板の前記実装表面に形成される梯形溝であって、前記梯形溝内にある前記基板の厚みは前記ダイアタッチング領域の中心線から遠ざかる方向に向かって階段のように漸次薄くなっており、かつ内に前記ダイアタッチング接着材が充填される少なくとも一つの前記梯形溝と、
を備え、
前記梯形溝の領域内に複数の前記第二列外接球接点の照準を合わせることを特徴とする半導体パッケージ。
【請求項２】
複数の前記第二列外接球接点は前記梯形溝の対称となる両平行周縁に隣接していることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記梯形溝により、前記基板は複数の前記第一列外接球接点と複数の前記第二列外接球接点との上にそれぞれ一つの第一基板厚みと一つの第二基板厚みとを有し、前記第二基板厚みは前記第一基板厚みよりも厚さが薄いことを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記チップは前記ダイアタッチング接着材と接触する一つの側辺の角を有し、前記側辺の角は複数の前記第二列外接球接点の配列方向と略平行となり、かつ前記梯形溝は前記ダイアタッチング領域の外にありかつ前記側辺の角と平行する一つの周縁を有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
前記側辺の角と複数の前記第二列外接球接点との間の前記ダイアタッチング接着材は基板よりも厚さが厚くなることを特徴とする請求項４に記載の半導体パッケージ。
【請求項６】
更に前記チップと前記基板との電気接続用とする複数の電気接続素子を備えることを特徴とする請求項１に記載の半導体パッケージ。
【請求項７】
前記ダイアタッチング接着材を前記チップの一つの主面に貼付し、前記基板は一つの貫通スロットを有し、前記貫通スロットは前記実装表面と前記露出表面とを貫通して複数の前記電気接続素子を通過させることを特徴とする請求項１に記載の半導体パッケージ。
【請求項８】
更に前記基板の前記実装表面上と前記貫通スロット内に形成された一つの封止体を備えることを特徴とする請求項７に記載の半導体パッケージ。
【請求項９】
更に前記チップの上に背中合わせ積層される一つの第二チップを有し、前記基板は複数のインナーフィンガーを有し、複数の前記インナーフィンガーは前記実装表面上及び前記梯形溝の外に形成されることを特徴とする請求項７に記載の半導体パッケージ。
【請求項１０】
前記ダイアタッチング接着材を前記チップの一つの背面に貼付し、前記基板は複数のインナーフィンガーを有し、複数の前記インナーフィンガーは前記実装表面上及び前記梯形溝の外に形成されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１１】
一つの実装表面と一つの露出表面とを有し、前記実装表面は一つのダイアタッチング領域を有する一つの基板と、
前記基板の前記実装表面に形成される一つのダイアタッチング接着材と、
照準をダイアタッチング領域に合わせ、かつ前記ダイアタッチング接着材を介して前記基板の前記実装表面上に設置される一つのチップと、
前記基板の前記露出表面に設置され、外部の回路基板に電気接続することの可能な複数の外接球接点と、
前記基板の前記実装表面に形成される梯形溝であって、前記梯形溝内にある前記基板の厚みは前記ダイアタッチング領域の中心線から遠ざかる方向に向かって階段のように漸次薄くなっており、かつ内に前記ダイアタッチング接着材が充填される少なくとも一つの前記梯形溝と、
前記チップに設けられ、前記ダイアタッチング接着材と接触し、複数の前記外接球接点の配列方向と略平行する一つの側辺の角と、
前記梯形溝に設けられ、ダイアタッチング領域の外にあり、前記側辺の角と平行する一つの周縁と、
を備え、
前記梯形溝の領域内に複数の前記外接球接点の照準を合わせることを特徴とする半導体パッケージ。
【請求項１２】
前記側辺の角と複数の前記外接球接点との間の前記ダイアタッチング接着材は基板よりも厚さが厚くなることを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１３】
更に前記チップと前記基板との電気接続用とする複数の電気接続素子を備えることを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１４】
前記ダイアタッチング接着材を前記チップの一つの主面に貼付し、前記基板は一つの貫通スロットを有し、前記貫通スロットは前記実装表面と前記露出表面とを貫通して複数の前記電気接続素子の通過をさせることを特徴とする請求項１３に記載の半導体パッケージ。
【請求項１５】
更に前記基板の前記実装表面上と前記貫通スロット内に形成された一つの封止体を備えることを特徴とする請求項１４に記載の半導体パッケージ。
【請求項１６】
更に前記チップの上に背中合わせ積層される一つの第二チップを有し、前記基板は複数のインナーフィンガーを有し、複数の前記インナーフィンガーは前記実装表面上及び前記梯形溝の外に形成されることを特徴とする請求項１４に記載の半導体パッケージ。
【請求項１７】
前記ダイアタッチング接着材を前記チップの一つの背面に貼付し、前記基板は複数のインナーフィンガーを有し、複数の前記インナーフィンガーは前記実装表面上及び前記梯形溝の外に形成されることを特徴とする請求項１１に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体実装技術を使用する半導体装置に係り、詳細には、熱サイクル試験を受ける製品に対する信頼性を向上させるため、外接球接点の移動変化による増益効果がある半導体パッケージに関する。
【背景技術】
【０００２】
半導体パッケージは、内部に封止される半導体チップの様々な集積回路によって異なるパッケージ形態が出来る。例えば、ボールグリッドアレイ（ＢＧＡ、Ball Grid Array） パッケージは製品の底面にソルダリフロー（solder reflow）方式で形成した複数の外接球接点（一般には半田ボールやソルダボールと称する）を設置している。この外接球接点群は、半導体パッケージのＩ／Ｏ接続端末として適当な数量だけを用意して同一接合面に形成され、運算中に外部のプリント回路基板と電気接続して高密度表面接合の要求に達する。接合面は通常基板の露出面を利用し、半導体実装過程において、基板は色々な加熱処理を受け、例えば、ダイアタッチング接着材の加熱硬化、封止樹脂の硬化及び外接球接点のリフローなどがある。更に、運算や熱サイクル試験（ＴＣＴ、Thermal cycle Test）の進行中、熱膨張係数が合わないため半導体パッケージと外部のプリント回路基板との間に熱応力が生じ、基板の周辺や隅部及びチップの周縁にある外接球接点は特に熱応力の作用を受け易くなるので、基板の反り変形と半田ボールの断裂が起き、製品信頼性を低下させる。また、墜落テストにおいて、基板の周辺や隅部にある外接球接点（或は周縁ボールと隅部ボールと称する）は衝撃力に遭い易くなるため落下問題がある。
【０００３】
図１に示すように、周知の半導体パッケージ１００は、 ウインドウ型ＢＧＡ（Ｗ‐ＢＧＡ、Window-Ball Grid Array）形態であり、主に一つの基板１１０、一つのダイアタッチング接着材１２０、一つのチップ１３０、複数の第一列外接球接点１４０及び複数の第二列外接球接点１５０を備える。基板１１０は一つの実装表面１１１、一つの露出表面１１２及び窓口としての貫通スロット１１５を有する。その露出表面１１２に一つの半田マスク層１１７を形成し、半田マスク層１１７は、複数の電気接続素子１６０と外接球接点群１４０、１５０との接合に使用する複数のインナーフィンガー１１６と複数の外接パッド１１８とを露出している。
【０００４】
基板１１０の実装表面１１１に形成したダイアタッチング接着材１２０を介してチップ１３０は基板１１０の上に設置されている。チップ１３０の主面には複数のボンディングパッド１３２があり、複数の電気接続素子１６０（例えばワイヤボンディング方式で形成したボンディングワイヤ）が用いられて貫通スロット１１５を通過し、ボンディングパッド１３２群と基板１１０のインナーフィンガー１１６群とが接続されることによって、チップ１３０と基板１１０とは電気的に相互接続される。また、一つの封止体１７０はトランスファーモールディング方式で基板１１０の実装表面１１１と貫通スロット１１５の内とに設置され、チップ１３０と電気接続素子１６０群とを密封している。
【０００５】
第一列外接球接点１４０群は基板１１０の露出表面１１２にある外接パッド１１８群に設置される。第二列外接球接点１５０群は基板１１０の露出表面１１２にある外接パッド１１８群に設置される。しかし、第二列外接球接点１５０群は、第一列外接球接点１４０群と比較して貫通スロット１１５から遠くに位置するので、第一列外接球接点１４０群よりも中心点との距離が長くなって基板１１０の周縁や隅部に隣接して応力集中領域となってしまう。
【０００６】
上述したダイアタッチング接着材１２０の硬化、封止体１７０の硬化、第一列外接球接点１４０群及び第二列外接球接点１５０群のリフロー接合、後続の熱サイクル試験及び実際の製品運算などは加熱処理を提供し、材料間の熱膨張係数が異なるために発生する熱応力と墜落試験による衝撃応力とを第二列外接球接点１５０群に直接印加すると、第二列外接球接点１５０群の断裂や落下を起し電気接続の品質の悪化に影響する。また、基板１１０は反り変形が起き易く、チップ１３０の側辺の角１３１に隣接する一部の外接球接点１４０、１５０群も断裂や落下の問題がある。なお、ダイアタッチング過程において、温度の上昇と圧力の印加とによってダイアタッチング接着材１２０は流動的であり溢れ或いは登る現象を容易に発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の主な目的は外接球接点の移動変化による増益効果がある半導体パッケージを提供することである。このような半導体パッケージにおいて、製品の外観、寸法と厚み及び外接球の接合面に影響せずにダイアタッチング接着材の厚みをチップの周縁に接近すればするほど厚くすると、チップの中心線に遠く位置する外接球接点はチップと比較して移動変化による増益効果を相対的に大きく生じさせることができるので、半導体パッケージの周縁や隅部にある外接球接点は従来より大きい応力に耐えられ、断裂や落下などの現象が発生しないようになる。
【０００８】
本発明のもう一つの目的は外接球接点の移動変化による増益効果がある半導体パッケージを提供することである。このような半導体パッケージにおいて、チップの側辺の角にもっと厚いダイアタッチング接着材を提供することで、チップの側辺の角から外接球接点に印加する応力作用を減少させ外接球接点の断裂を避けることができる。
本発明の更にもう一つの目的は外接球接点の移動変化による増益効果がある一種の半導体パッケージを提供することである。このような半導体パッケージにおいて、基板の梯形溝をダイアタッチング接着材の収容空間として利用することができるため、ダイアタッチング接着材の溢れを制御する。
【課題を解決するための手段】
【０００９】
上述目的を達成するために本発明では、次に述べる技術が提案されている。本発明に係る半導体パッケージは、一つの基板、一つのダイアタッチング接着材、一つのチップ、複数の第一列外接球接点及び複数の第二列外接球接点を備える。基板は一つの実装表面と一つの露出表面とを有し、実装表面には一つのダイアタッチング領域を有しかつダイアタッチング接着材を形成して、ダイアタッチング領域にチップの照準を合わせダイアタッチング接着材を介してチップを基板の実装表面に設置させる。第一列外接球接点は基板の露出表面に設置され、第二列外接球接点も基板の露出表面に設置されるが、第一列外接球接点と比較してダイアタッチング領域の中心線から遠くに位置している。また、基板は更に少なくとも一つの梯形溝を有し、この梯形溝が実装表面に形成されることにより、この梯形溝内にある基板の厚みはダイアタッチング領域の中心線から遠ざかる方向に向かって階段のように漸次薄くなっている。なお、ダイアタッチング接着材を梯形溝内に充填させる。
【００１０】
また、梯形溝の領域内に第二列外接球接点の照準を合わせてもよい。
また、第二列外接球接点は梯形溝の対称になる両平行周縁に隣接してもよい。
また、第二列外接球接点は梯形溝の周辺に隣接してもよい。
また、梯形溝により、基板は第一列外接球接点と第二列外接球接点との上にそれぞれ一つの第一基板厚みと一つの第二基板厚みとを有し、第二基板厚みは第一基板厚みよりも厚さが薄くなってもよい。
【００１１】
また、チップはダイアタッチング接着材と接触する一つの側辺の角を有してもよく、この側辺の角は第二列外接球接点の配列方向と略平行になり、かつ梯形溝はダイアタッチング領域の外にありかつ側辺の角と平行する一つの周縁を有する。
また、側辺の角と第二列外接球接点との間のダイアタッチング接着材は基板よりも厚さが厚くなる。
【００１２】
また、更にチップと基板との電気接続用とする複数の電気接続素子を備えてもよい。
また、電気接続素子は複数のボンディングワイヤを有してもよい。
また、基板は一つの貫通スロットを有してもよく、この貫通スロットは実装表面と露出表面とを貫通して電気接続素子を通過させる。
また、更に基板の実装表面上と貫通スロット内とに形成した一つの封止体を備えてもよい。
【００１３】
また、更にチップの上に背中合わせに積層される一つの第二チップを有してもよい。
また、基板は複数のインナーフィンガーを有してもよく、そのインナーフィンガーは実装表面上及び梯形溝の外に形成される。
また、ダイアタッチング接着材をチップの一つの主面に貼付してもよい。
また、ダイアタッチング接着材をチップの一つの背面に貼付してもよい。
【発明を実施するための最良の形態】
【００１４】
（第１実施形態）
本発明の第１実施形態による半導体パッケージを図２と図３に示す。半導体パッケージ２００は主に一つの基板２１０、一つのダイアタッチング接着材２２０、一つのチップ２３０、複数の第一列外接球接点２４０及び複数の第二列外接球接点２５０を備える。
基板２１０は一つの実装表面２１１、一つの露出表面２１２及び一つの貫通スロット２１５を有し、実装表面２１１にはチップ２３０と略同一寸法の一つのダイアタッチング領域２１３（図４参照）を有する。
【００１５】
第二列外接球接点２５０群はダイアタッチング領域２１３の中心線と平行するように配列され、かつ第一列外接球接点２４０群と比較して中心線から遠くに位置している。本実施形態において、上述の中心線はおよそチップ２３０のボンディングパッド２３２に位置している。
基板２１０の実装表面２１１と露出表面２１２とを貫通した貫通スロット２１５はウインドウ型ＢＧＡパッケージのワイヤボンディング窓口として使用される。基板２１０は更に露出表面２１２にある複数の外接パッド２１８と複数のインナーフィンガー２１６とを有し、外接パッド２１８群は多列配置やグリッドアレイ形態になってもよい。また、基板２１０の露出表面２１２には一つの半田マスク層２１７を形成し、この半田マスク層２１７は導線を被覆するが、後続に導電素子、例えばボンディングワイヤや半田ボールとの接合用になるインナーフィンガー２１６群と外接パッド２１８群とを露出させる。なお、基板２１０のコストを低下するため、単層配線を有するプリント回路基板を基板２１０にすれば好ましい。
【００１６】
また、図２及び図５に示すように、基板２１０は更に実装表面２１１に形成される少なくとも一つの梯形溝２１４を有し、この梯形溝２１４内にある基板２１０の厚さはチップ２３０の中心線から遠ざかる方向に向かって階段のように漸次薄くなって行く。梯形溝２１４は異なる寸法の開口を有する多数のサブー基板を積層することにより形成されている。なお、本発明では梯形溝の数量を制限せず、本実施形態において、基板２１０の両辺にそれぞれ一個の梯形溝２１４を形成している。
【００１７】
ダイアタッチング接着材２２０は、基板２１０の実装表面２１１に形成され、材料として液体エポキシ、Ｂ‐ステージ接着剤或は他にマルチステージ硬化可能のダイアタッチング部材を任意に採用してもよく、かつチップ実装過程の前或は前半作業中に基板２１０の上にダイアタッチング接着材２２０を予め形成することができ、形成方法としてドロップコディング或は印刷などの液体塗布がある。
【００１８】
また、図３及び図４に示すように、ダイアタッチング領域２１３にチップ２３０の照準を合わせ、かつダイアタッチング接着材２２０を介してチップ２３０を基板２１０の実装表面２１１上に設置する。本実施形態において、チップ２３０は主面にある複数のボンディングパッド２３２を有し、ボンディングパッド２３２群は単列か二列で主面の中央区域に並んでいる。ダイアタッチング接着材２２０をチップ２３０の主面に貼付し、かつ、貫通スロット２１５の内にボンディングパッド２３２群の照準を合わせる。
【００１９】
また、再び図３及び図４に示すように、チップ２３０はダイアタッチング接着材２２０と接触する一つの側辺の角２３１を有し、この側辺の角２３１は第二列外接球接点２５０群の配列方向と略平行している。梯形溝２１４は一つの周縁２１４Ａを有し、この周縁２１４Ａはダイアタッチング領域２１３の外に位置して側辺の角２３１と平行することにより、側辺の角２３１と第二列外接球接点２５０群との間にあるダイアタッチング接着材２２０の厚みを厚くすることができるので、チップ２３０の側辺の角２３１から第二列外接球接点２５０群に印加する応力作用が軽減される。
【００２０】
図２及び図４に示すように、第一列外接球接点２４０群は基板２１０の露出表面２１２にある外接パッド２１８群に設置され、第二列外接球接点２５０群も基板２１０の露出表面２１２にある外接パッド２１８群に設置されるが、第一列外接球接点２４０群と比較してダイアタッチング領域２１３の中心線から遠くに位置している。即ち、基板２１０の中心線からの距離や中心点からの距離（ＤＮＰ、Distance from Neutral Point）により、外接球接点群を複数の第一列外接球接点２４０と複数の第二列外接球接点２５０に分けることが可能となり、ここで、断面構造において第二列外接球接点２５０群は第一列外接球接点２４０よりも基板２１０の中心点から遠くに位置している。具体的に言えば、第一列外接球接点２４０群と第二列外接球接点２５０群とは金属ボール、ソルダペースト（solder paste）、接触パッド或は接触ピンを含む。よって、半導体パッケージ２００は第一列外接球接点２４０群と第二列外接球接点２５０群とを介して外部のプリント回路基板（図示せず）と接合することができる。なお、第一列外接球接点２４０群と第二列外接球接点２５０群との間に一列や多列の外接球接点を設置してもよい。
【００２１】
具体的に言えば、図５に示すように、基板２１０は基板厚みＳ０を有し、この基板厚みＳ０は実際に実装表面２１１と露出表面２１２との間の距離である。また、梯形溝２１４を介して、第一列外接球接点２４０群の上と梯形溝２１４との間にある基板２１０は第一基板厚みＳ１を有し、第二列外接球接点２５０群の上と梯形溝２１４との間にある基板２１０は第二基板厚みＳ２を有し、ここで、第二基板厚みＳ２は第一基板厚みＳ１より薄くなってもよく、第一基板厚みＳ１は基板厚みＳ０より薄くなってもよい。半田マスク層２１７、ダイアタッチング接着材２２０及び封止体の膨張係数により、第一基板厚みＳ１と第二基板厚みＳ２とを適当な厚さに調整することができるので、温度変化による基板の反り変形を防止することができる。具体的に言えば、梯形溝２１４の領域内に第二列外接球接点２５０群の照準を合わせることが可能であるとともに、第二列外接球接点２５０群は梯形溝２１４の対称になる両平行周縁２１４Ａに隣接することができる。そのために、第二列外接球接点２５０群からチップ２３０までの最短距離において、ダイアタッチング接着材２２０に占められる比率を比較的に多く確保することができ、基板２１０の占め率よりも多くなる。また、第二列外接球接点２５０群を梯形溝２１４の周辺に隣接させることはこのましく、これにより、第二列外接球接点２５０群の上にあるダイアタッチング接着材２２０は比較的に厚くなることで応力緩和効率を向上させ、集中作用を受け易い第二列外接球接点２５０群は大きい移動変化に耐えることができ、断裂や落下などの不具合が起きない。
【００２２】
図３及び図４に示すように、ダイアタッチング作業を行う時、基板２１０の実装表面２１１に液体塗布方式でダイアタッチング接着材２２０を塗布してチップ２３０の貼付用とする。なお、梯形溝２１４はダイアタッチング領域２１３に隣接することによってダイアタッチング接着材２２０の収容空間として利用されて溢れによる汚染を減少することが可能である。それゆえ、ダイアタッチング接着材２２０が基板２１０へ向かって溢れ流れることを制限する功能がある梯形溝２１４は、適当にダイアタッチング接着材２２０の溢れを制御することができる。図３に示すように、ダイアタッチング接着材２２０は、基板２１０の周辺と貫通スロット２１５の内とに溢れ流れなくなり、かつ、チップ２３０の側面での登る高さを更に低くすることができるので、封止体２７０によりダイアタッチング接着材２２０の完全密封を促進して半導体パッケージ２００の品質を確保している。
【００２３】
具体的に言えば、図３に示すように、ダイアタッチング接着材２２０は実際に梯形溝２１４に充填され、側辺の角２３１と第二列外接球接点２５０群との間にあるダイアタッチング接着材２２０の厚みは、側辺の角２３１と第二列外接球接点２５０群との間にある基板２１０の厚みよりも厚くなる。そのため、製品の外観、寸法と厚み及び外接球の接合面に影響せずに、ダイアタッチング接着材２２０の厚みはチップ２３０の周縁に接近すればするほど厚くなって、ダイアタッチング領域２１３の中心から遠くに位置する第二列外接球接点２５０群はチップ２３０と比較して移動変化による増益効果が相対的に大きく生じるため、半導体パッケージ２００の周縁や隅部にある第二列外接球接点２５０群は従来より大きい応力を耐えられ、断裂や落下などの現象が発生しなくなる。
【００２４】
本実施例形態において、図２に示すように、基板２１０のインナーフィンガー２１６群は露出表面２１１に形成されて貫通スロット２１５と隣接している。半導体パッケージ２００は更に複数の電気接続素子２６０を備え、この電気接続素子２６０群はチップ２３０のボンディングパッド２３２群と基板２１０のインナーフィンガー２１６群との電気接続に利用され、ワイヤボンディング方式で形成したボンディングワイヤを使用してもよい。
【００２５】
半導体パッケージ２００は更に一つの封止体２７０を備え、この封止体２７０は、基板２１０の実装表面２１１上と貫通スロット２１５の内とに形成され、チップ２３０と電気接続素子２６０群とを汚染させないように外部と隔離して密封している。本実施形態において、封止体２７０はトランスファーモールディング方式で形成されてチップ２３０と電気接続素子２６０群とを完全密封している。或は、他の実施形態において、封止体２７０はチップ２３０の側面のみを密封してチップ２３０の背面を露出させる場合もあり、これはベアチップ（bare chip）形態（図示せず）である。
【００２６】
（第２実施形態）
本発明の第２実施形態による半導体パッケージは、背中合わせデュアルダイパッケージのウインドウ型ボールグリッドアレイパッケージ（back-to-back dual die package window BGA package）製品に運用されることができ、そして、第１実施形態と同様な主要素子を持つため、ここでは同じ図号を使用して説明して行く。例えば、図６に示す半導体パッケージは、基板２１０、ダイアタッチング接着材２２０、第一チップ２３０、第一列外接球接点２４０群及び第二列外接球接点２５０群を備える。上述半導体パッケージは更に一つの第二チップ２８０を備え、この第二チップ２８０は背中合わせ第一チップ２３０の背面上に積層される。しかし、制限せずより多いチップ、例えば二個、三個或はもっと多いチップを積層可能でマルチチップ積層パッケージの構成となって効果的に運転できる。具体的に言うと、第二チップ２８０の主面には複数の第二ボンディングパッド２８１を有し、複数の第二電気接続素子２９０（例えば、ワイヤボンディング方式で形成したボンディングワイヤ）を介して第二ボンディングパッド２８１群と基板２１０の実装表面２１１にある複数の第二インナーフィンガー２１９とを接続することより、第二チップ２８０と基板２１０との電気相互接続ができる。また、半田マスク層２１７、ダイアタッチング接着材２２０及び封止体２７０の膨張係数と全体の実装高さにより、梯形溝２１４の厚さと数量を適当に調整することができるので、温度変化による基板２１０の反り変形を防止することができる。梯形溝２１４の領域内に第二列外接球接点２５０群の照準を合わせることより優れた応力緩和性が得られ、実際の製品運算や熱サイクル試験の進行中に第二列外接球接点２５０群は断裂や接合不良などの不具合を発生させず、半導体パッケージの電気接続品質と耐用性を確保可能となる。
【００２７】
（第３実施形態）
本発明の第３実施形態による半導体パッケージは、図７に示すように、主要に一つの基板３１０、一つのダイアタッチング接着材３２０、一つのチップ３３０、複数の第一列外接球接点３４０及び複数の第二列外接球接点３５０を備える。基板３１０は一つの実装表面３１１と一つの露出表面３１２とを有し、実装表面３１１には一つのダイアタッチング領域３１３（図８参照）を有し、ダイアタッチング領域３１３の寸法はチップ３３０と略一致する。基板３１０の露出表面３１２に一つの半田マスク層３１７を形成し、この半田マスク層３１７は絶縁性材料を用い、導線を被覆する一つの電気絶縁層として形成されるが、第一列外接球接点３４０群と第二列外接球接点３５０群とが複数の外接パッド３１８と接合できるように外接パッド３１８群を露出させる。また、図７に示すように、基板３１０は更に少なくとも一つの梯形溝３１４を有し、この梯形溝３１４は実装表面３１１に形成されることによって、梯形溝３１４の内にある基板３１０の厚みはダイアタッチング領域３１３の中心点から遠ざかる方向に向かって階段のように漸次薄くなって行く。図８に示すように、梯形溝３１４はダイアタッチング領域３１３よりも寸法が少し大きくなる。本実施形態において、基板３１０は更に複数のインナーフィンガー３１６を有し、図８に示すように、インナーフィンガー３１６群は実装表面３１１上に形成されて梯形溝３１４の外に位置している。
【００２８】
図７に示すように、ダイアタッチング接着材３２０は、基板３１０の実装表面３１１に形成され、一般に液体エポキシ、Ｂ‐ステージ接着剤或は加熱して液体や稠密体のダイアタッチング材を使用してよいが、Ｂ‐ステージ接着剤を使用すれば好ましい。なお、ダイアタッチング接着材３２０を半導体チップ実装作業の前或は前半に予め基板３１０の上に形成することができる。
【００２９】
ダイアタッチング領域３１３にチップ３３０の照準を合わせ、そして、ダイアタッチング接着材３２０を介してチップ３３０を基板３１０の実装表面３１１に設置させる。本実施形態においては、チップ３３０の一つの背面にダイアタッチング接着材３２０を貼付している。チップ３３０の主面は複数のボンディングパッド３３２を有し、このボンディングパッド３３２群は主面の周辺区域に単列や多列で並んで複数の電気接続素子３６０（例えばボンディングワイヤ）を介して基板３１０のインナーフィンガー３１６群と電気接続される。その上に、再び一つの封止体３７０を用いチップ３３０と電気接続素子３６０群とを適当に保護するように密封している。また、梯形溝３１４は、インナーフィンガー３１６群の汚染を避けるため実装表面３１１上に溢れるダイアタッチング接着材３２０の制御ができ、かつ封止体３７０によってダイアタッチング接着材３２０の完全密封ができる。
【００３０】
再び図７に示すように、第一列外接球接点３４０群は基板３１０上の露出表面３１２中央に接近する部分の外接パッド３１８に設置され、第二列外接球接点３５０群は基板３１０上の露出表面３１２中央から遠い部分の外接パッド３１８に設置され、第二列外接球接点３５０群は第一列外接球接点３４０群と比較してダイアタッチング領域３１３の中心線から遠くに位置し、即ち、第二列外接球接点３５０群は第一列外接球接点３４０群よりも基板３１０の中心点から更に遠く位置している。基板３１０の半田マスク層３１７により梯形溝３１４の数量と溝の深さは設けられる。また、第二列外接球接点３５０群の落球や断裂に起因する基板３１０の反り変形を防止するようにダイアタッチング接着材３２０と封止体３７０との膨張係数を適当に調整している。
【００３１】
再び図７に示すように、チップ３３０はダイアタッチング接着材３２０と接触する一つの側辺の角３３１を有すれば好ましく、この側辺の角３３１は第二列外接球接点３５０群の配列方向と略平行になる。図７及び図８に示すように、梯形溝３１４はダイアタッチング領域３１３の外にありかつ側辺の角３３１と平行する一つの周縁３１４Ａを有し、この周縁３１４Ａにより、側辺の角３３１と第二列外接球接点３５０群との間にあるダイアタッチング接着材３２０の厚みを厚くすることができるので、チップ３３０の側辺の角３３１から第二列外接球接点３５０群に印加する応力作用が軽減される。
【００３２】
また、ダイアタッチング接着材３２０が基板３１０へ向かって溢れ流れることを制限する功能がある梯形溝３１４は、ダイアタッチング接着材３２０が基板３１０の側辺（図７参照）へ溢れ流れないように適当に制御することができ、半導体パッケージ３００の品質を確保している。 
以上、本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は特許請求範囲で限定されて、この保護範囲を基準にして、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。
【図面の簡単な説明】
【００３３】
【図１】周知の半導体パッケージを示す断面図である。
【図２】本発明の第１実施形態による半導体パッケージを示す断面図である。
【図３】本発明の第１実施形態による半導体パッケージの一部を示す断面図である。
【図４】本発明の第１実施形態による半導体パッケージの基板を示す平面図である。
【図５】本発明の第１実施形態による半導体パッケージの基板の一部を示す一部切欠き斜視図である。
【図６】本発明の第２実施形態による半導体パッケージを示す断面図である。
【図７】本発明の第３実施形態による半導体パッケージを示す断面図である。
【図８】本発明の第３実施形態による半導体パッケージの基板を示す斜視図である。
【符号の説明】
【００３４】
Ｓ０：基板厚み、Ｓ１：第一基板厚み、Ｓ２：第二基板厚み、２００：半導体パッケージ、２１０：基板、２１１：実装表面、２１２：露出表面、２１３：ダイアタッチング領域、２１４：梯形溝、２１５：貫通スロット、２１６：インナーフィンガー、２１７：半田マスク層、２１８：外接パッド、２１９：第二インナーフィンガー、２２０：ダイアタッチング接着材、２３０：チップ、２３１：側辺の角、２４０：第一列外接球接点、２５０：第二列外接球接点、２６０：電気接続素子、２７０：封止体、２８０：第二チップ、２８１：ボンディングパッド、２９０：第二電気接続素子、３００：半導体パッケージ、３１０：基板、３１１：実装表面、３１２：露出表面、３１３：ダイアタッチング領域、３１４：梯形溝、３１４Ａ：周縁、３１６：インナーフィンガー、３１７：半田マスク層、３１８：外接パッド、３２０：ダイアタッチング接着材、３３０：チップ、３３１：側辺の角、３３２：ボンディングパッド、３４０：第一列外接球接点、３５０：第二列外接球接点、３６０：電気接続素子、３７０：封止体
【図１】
0005149688.tif 000002
【図２】
0005149688.tif 000003
【図３】
0005149688.tif 000004
【図４】
0005149688.tif 000005
【図５】
0005149688.tif 000006
【図６】
0005149688.tif 000007
【図７】
0005149688.tif 000008
【図８】
0005149688.tif 000009