(57)【特許請求の範囲】
【請求項１】
絶縁性基板と、
前記絶縁性基板の上面に実装された第１半導体チップと、
前記第１半導体チップと電気的に接続されたリードフレームと、
前記絶縁性基板の下面に設けられ、前記第１半導体チップと電気的に接続された外部接続端子と、
前記絶縁性基板の下面と前記リードフレームの上面とが露出するように、前記絶縁性基板と前記半導体チップと前記リードフレームとを封止する樹脂部と、
第２半導体チップ、及び、前記第２半導体チップと電気的に接続され且つ下面が露出した端子を有する上部半導体装置と、
を具備し、
前記上部半導体装置は、前記リードフレームの上面と前記端子の下面とが接続されるように、積層されており、
前記樹脂部の上面が前記リードフレームの上面と実質的に同一レベルとなるように形成された、
ことを特徴とする半導体装置。
【請求項２】
前記リードフレームの上面と前記端子の下面とは、半田を介して接続されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記リードフレームの側面は前記樹脂部から露出していることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
絶縁性基板の上面に第１半導体チップを実装する工程と、
前記第１半導体チップとリードフレームとを電気的に接続する工程と、
前記絶縁性基板の下面と前記リードフレームの上面とが露出するように、前記前記絶縁性基板と前記第１半導体チップと前記リードフレームとを樹脂部により封止する工程と、
前記絶縁性基板の下面に、前記第１半導体チップと電気的に接続されるように、外部接続端子を設ける工程と、
第２半導体チップ、及び、前記第２半導体チップと電気的に接続され且つ下面が露出した端子を有する上部半導体装置を、前記リードフレームの上面と前記端子の下面とが接続されるように、積層する工程と、
を有し、
樹脂部により封止する工程においては、前記樹脂部の上面が前記リードフレームの上面と実質的に同一レベルとなるように形成する、
ことを特徴とする半導体装置の製造方法。
【請求項５】
前記上部半導体装置を積層する工程は、前記リードフレームの上面と前記端子の下面とが半田を介して接続されるように、積層する工程であることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記樹脂部により封止する工程は、前記リードフレームの側面が露出するように封止する工程であることを特徴とする請求項４又は５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に複数の半導体装置を積層することのできる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置に小型化・高機能化の要求が高まっている。これらを実現する技術として、複数の半導体装置を積層するＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）技術がある。
【０００３】
特許文献１には、側面に端子を有した半導体パッケージを積層する技術が開示されている。特許文献２及び特許文献３には、封止樹脂から端子が露出した半導体装置が開示されている。
【特許文献１】特開２００２−７６１６７号公報
【特許文献２】特開２００５−２５２０１８号公報
【特許文献３】特開２００７−１４１９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のＰｏＰ技術では、上段にＰｏＰ専用のＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型パッケージを積層する必要があった。このため、半導体装置のコストが高くなるという課題があった。
【０００５】
本発明は、上記課題に鑑み、より安価な汎用リードフレームパッケージを積層することができ、コストダウンが可能な半導体装置、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、絶縁性基板と前記絶縁性基板の上面に実装された第１半導体チップと、前記第１半導体チップと電気的に接続されたリードフレームと、前記絶縁性基板の下面に設けられ、前記第１半導体チップと電気的に接続された外部接続端子と、前記絶縁性基板の下面と前記リードフレームの上面とが露出するように、前記絶縁性基板と前記半導体チップと前記リードフレームとを封止する樹脂部と、を具備することを特徴とする半導体装置である。本発明によれば、汎用リードフレームパッケージを積層することができるため、半導体装置のコストダウンが可能となる。
【０００７】
上記構成において、第２半導体チップと、前記第２半導体チップと電気的に接続され、下面が露出した端子とを有する上部半導体装置が、前記リードフレームの上面と前記端子の下面とが接続されるように、積層されている構成とすることができる。この構成によれば、汎用リードフレームパッケージを積層することができるため、半導体装置のコストダウンが可能となる。
【０００８】
上記構成において、前記リードフレームの上面と前記端子の下面とは、半田を介して接続されている構成とすることができる。この構成によれば、不良品の半導体装置の取替えを容易に行うことができるため、半導体装置のコストダウンが可能となる。
【０００９】
上記構成において、前記リードフレームの側面は前記樹脂部から露出している構成とすることができる。この構成によれば、側面にヒーターを接触させることで、不良品の半導体装置の取替えを容易に行うことができるため、半導体装置のコストダウンが可能となる。
【００１０】
本発明は、絶縁性基板の上面に第１半導体チップを実装する工程と、前記第１半導体チップとリードフレームとを電気的に接続する工程と、前記絶縁性基板の下面と前記リードフレームの上面とが露出するように、前記前記絶縁性基板と前記第１半導体チップと前記リードフレームとを樹脂部により封止する工程と、前記絶縁性基板の下面に、前記第１半導体チップと電気的に接続されるように、外部接続端子を設ける工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、汎用リードフレームパッケージを積層することができるため、半導体装置のコストダウンが可能となる。
【００１１】
上記構成において、第２半導体チップと、前記第２半導体チップと電気的に接続され、下面が露出した端子と有する上部半導体装置を、前記リードフレームの上面と前記端子の下面とが接続されるように、積層する工程を有する構成とすることができる。この構成によれば、汎用リードフレームパッケージを積層することができるため、半導体装置のコストダウンが可能となる。
【００１２】
上記構成において、上部半導体装置を積層する工程は、前記リードフレームの上面と前記端子の下面とが半田を介して接続されるように、積層する工程とすることができる。この構成によれば、不良品の半導体装置の取替えを容易に行うことができるため、半導体装置のコストダウンが可能となる。
【００１３】
上記構成において、前記樹脂部により封止する工程は、前記リードフレームの側面が露出するように封止する工程とすることができる。この構成によれば、側面にヒーターを接触させることで、不良品の半導体装置の取替えを容易に行うことができるため、半導体装置のコストダウンが可能となる。
【発明の効果】
【００１４】
本発明によれば、安価な汎用リードフレームパッケージを積層することができ、コストダウンが可能な半導体装置、及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
図面を用いて、本発明の実施例について説明する。
【実施例１】
【００１６】
図１（ａ）は実施例１に係る半導体装置１００を示す上面図であり、図１（ｂ）は下面図、図１（ｃ）は側面図である。
【００１７】
図１（ａ）及び図１（ｂ）に示すように、半導体装置１００は縦の辺４ａの長さＬ１が例えば１２ｍｍ、横の辺の長さＬ２が例えば２０ｍｍの長方形である。辺４ａには、リードフレーム６の上面、側面及び下面が露出している。リードフレーム６の露出している部分の長さＬ３は１．２ｍｍ、リードフレーム６の幅Ｗ１は例えば０．２ｍｍ、隣接したリードフレーム６間のピッチＬ４は例えば０．５ｍｍである。露出しているリードフレーム６の数（ピン数）は４８個である。図１（ｃ）に示すように、半導体装置１００の厚さＴは例えば０．５ｍｍである。なお、図１（ａ）から図１（ｃ）においては、後述する外部接続端子１６を省略している。実施例１では、二辺にリードフレーム６が露出しているため、ＴＳＯＰ（Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）等の汎用リードフレームパッケージを積層することができる。
【００１８】
図２は図１（ａ）及び図１（ｂ）のＡ−Ａ１に沿った断面図である。図２に示すように、例えばシリコンからなる第１半導体チップ１０が接着剤１２を介して例えばガラスエポキシ等の絶縁体からなる絶縁性基板２の上面に設けられている。第１半導体チップ１０上に設けられたパッド１０ａは、例えばＡｌ等の金属からなるワイヤ１４により絶縁性基板２と接続されている。すなわち、第１半導体チップ１０は絶縁性基板２の上面に実装されている。絶縁性基板２上に設けられたパッド２ａは、ワイヤ１４により例えばＣｕ等の金属からなるリードフレーム６と接続されている。すなわち、第１半導体チップとリードフレーム６とは、絶縁性基板２とワイヤ１４とを介して、電気的に接続されている。絶縁性基板２の下面、リードフレーム６の上面、側面及び下面が露出するように、絶縁性基板２と第１半導体チップ１０とリードフレーム６とは、例えばエポキシ等からなる樹脂部４により封止されている。露出した絶縁性基板２の下面には例えば半田からなる外部接続端子１６が設けられており、第１半導体チップ１０と電気的に接続されている。
【００１９】
図面を用いて、半導体装置１００の製造方法を説明する。図３（ａ）から図４（ｄ）は半導体装置１００の製造方法を示す断面図である。
【００２０】
図３（ａ）に示すように、フィルム８の粘着層が付いた面にリードフレーム６を貼り付ける。
【００２１】
図３（ｂ）に示すように、絶縁性基板２をフィルム８に貼り付ける。
【００２２】
図３（ｃ）に示すように、接着剤１２を用いて、第１半導体チップ１０を絶縁性基板２の上面に貼り付ける。
【００２３】
図３（ｄ）に示すように、ワイヤ１４を用いて第１半導体チップ１０上に設けられたパッド１０ａと絶縁性基板２とを、絶縁性基板２上に設けられたパッド２ａとリードフレーム６とを各々電気的に接続する。
【００２４】
図３（ｅ）に示すように、絶縁性基板２の下面とリードフレーム６の上面及び下面が露出するように、絶縁性基板２と第１半導体チップ１０とリードフレーム６とを樹脂部４により封止する。これにより複数の半導体装置１００が形成される。
【００２５】
図４（ａ）に示すように、樹脂部４及びリードフレーム６の上面を研削し、半導体装置１００の低背化を行う。
【００２６】
図４（ｂ）に示すように、例えばダイシングを行うことにより、リードフレーム６とフィルム８を切断し、半導体装置１００を個片化する。この工程により、リードフレーム６の側面は露出することとなる。
【００２７】
図４（ｃ）に示すように、フィルム８を剥がし、絶縁性基板２の下面、及びリードフレーム６の下面を露出させる。
【００２８】
図４（ｄ）に示すように、第１半導体チップ１０と電気的に接続されるように、絶縁性基板２の下面に外部接続端子１６を設ける。以上の工程により、半導体装置１００が完成する。
【００２９】
実施例１によれば、リードフレーム６の上面が露出しているため、リードフレーム６を端子として用い、半導体装置１００に別の半導体装置を積層することができる。後述するように、上部半導体装置として、汎用リードフレームパッケージを用いることができるので、半導体装置のコストダウンが可能となる。
【００３０】
また、絶縁性基板２に外部接続端子６が設けられているため、半導体装置１００を基板に実装する場合、熱膨張率が近い材質からなる基板同士を接続することができ、加熱による反りの発生を抑止することができる。
【００３１】
次に実施例１の変形例について説明する。変形例は、半導体装置１００の四辺にリードフレーム６が露出した例である。図５（ａ）は実施例１の変形例を示す上面図であり、図５（ｂ）は下面図、図５（ｃ）は側面図である。
【００３２】
図５（ａ）及び図５（ｂ）に示すように、半導体装置１００は一辺の長さＬ５が例えば１４ｍｍの正方形であり、絶縁性基板２の下面、リードフレーム６の上面及び下面が露出するように樹脂部４により封止されている。四辺に、リードフレーム６の上面、側面及び下面が露出しており、その幅Ｗ２は例えば０．１５ｍｍ、隣接したリードフレーム６間のピッチＬ６は例えば０．３ｍｍである。露出しているリードフレーム６の総数（ピン数）は１４８本である。四隅には、例えば直径０．７ｍｍの位置決め用のホール５が設けられている。図５（ｃ）に示すように、半導体装置１００の厚さＴは例えば０．５ｍｍである。
【００３３】
図５（ａ）から図５（ｃ）に示した例では、半導体装置１００の四辺にリードフレーム６が露出している。このため、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）やＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｌｅａｄ）等の汎用リードフレームパッケージを積層することができる。
【実施例２】
【００３４】
実施例２は、実施例１に係る半導体装置１００の上に、ＴＳＯＰ又はＱＦＰ構造の上部半導体装置２００が積層されている例である。図６は実施例２に係る半導体装置３００の断面図である。実施例１において説明した構成については、説明を省略する。
【００３５】
図６に示すように、第２半導体チップ１８の下面に接着剤２２を介して第３半導体チップ２０が設けられており、両者は電気的に接続されている。第２半導体チップ１８の上面に設けられたパッド１８ａとリードフレーム２６（端子）とはワイヤ２８により電気的に接続されている。第２半導体チップ１８、第３半導体チップ２０及びリードフレーム２６は、第３半導体チップ２０の下面が露出し、かつリードフレーム２６が突出するように、樹脂部２４により封止されている。すなわち、リードフレーム２６の上面、側面及び下面は露出している。以上のように、上部半導体装置２００はＴＳＯＰ構造、又はＱＦＰ構造を有している。
【００３６】
上部半導体装置２００は、リードフレーム６の上面とリードフレーム２６の下面とが半田３０を介し接続されるように、半導体装置１００に積層されている。
【００３７】
実施例２によれば、上述したように、ＴＳＯＰやＱＦＰ等の汎用リードフレームパッケージを積層することができるため、半導体装置３００のコストダウンが可能となる。
【００３８】
また、リードフレーム６の下面が樹脂部４から露出しており、また絶縁性基板２の下面に外部接続端子１６が設けられているため、例えばコンタクトプローブを接触させることで、半導体装置の電気的な試験を行うことができる。このことにより、不良品の半導体装置の取替えを行うことができ、歩留まりが向上するため半導体装置３００のコストダウンが可能となる。
【００３９】
図７（ａ）から図７（ｃ）は、不良品の上部半導体装置２００を取り替える工程を示す断面図である。
【００４０】
図７（ａ）に示すようにヒーター３２を半導体装置３００の近くに配置する。
【００４１】
図７（ｂ）に示すように、ヒーター３２を半導体装置１００のリードフレーム６の側面に接触させる。
【００４２】
図７（ｃ）に示すように、半田３０を溶融させ、上部半導体装置２００を分離させる。このように、リードフレーム６の側面が露出しており、かつリードフレーム６とリードフレーム２６とが半田３０を介して接続されているため、ヒーター３２をリードフレーム６の側面に接触させることで、容易に不良品の取替えを行うことができ、半導体装置３００のコストダウンが可能となる。
【実施例３】
【００４３】
実施例３は、ＱＦＮ構造の上部半導体装置４００が積層されている例である。図８は実施例３に係る半導体装置５００の断面図である。実施例１及び２において説明した構成については、説明を省略する。
【００４４】
図８に示すように、上部半導体装置４００の第２半導体チップ１８と第３半導体チップ２０とは電気的に接続され、また第２半導体チップ１８とリードフレーム３４とはワイヤ２８により電気的に接続されている。第２半導体チップ１８、第３半導体チップ２０及びリードフレーム３４は、第３半導体チップ２０の下面、リードフレーム３４の下面及び側面が露出するように、樹脂部２４に封止されている。上部半導体装置４００は、リードフレーム６の上面とリードフレーム３４の下面とが半田３０を介し接続されるように、半導体装置１００に積層されている。
【００４５】
実施例３によれば、実施例２と同様に、汎用リードフレームパッケージを積層することができるため、半導体装置５００のコストダウンが可能となる。また、積層後に半導体装置の電気的な試験を行うことができ、不良品の取替えも容易に行うことができるため、半導体装置５００のコストダウンが可能となる（図７（ａ）から図７（ｃ）参照）。
【実施例４】
【００４６】
実施例４は、複数の半導体装置を積層した例である。図９は実施例４に係る半導体装置８００を示す断面図である。実施例１、２及び３で説明した構成については、説明を省略する。
【００４７】
図９に示すように、最下段の半導体装置６００は第１半導体チップ１０と第４半導体チップ３６とを有している。第１半導体チップ１０が絶縁性基板２の上面に設けられ、第１半導体チップ１０の上面には第４半導体チップ３６が設けられている。第４半導体チップ上に設けられたパッド３６ａは第１半導体チップ上のパッド１０ａに、パッド１０ａは絶縁性基板２に、各々ワイヤ１４を用いて電気的に接続されている。すなわち、リードフレーム６は第１半導体チップ１０及び第４半導体チップ３６と電気的に接続されている。絶縁性基板２の下面、リードフレーム６の上面、側面及び下面が露出するように、絶縁性基板２、第１半導体チップ１０、第４半導体チップ３６、及びリードフレーム６は樹脂部４により封止されている。
【００４８】
また、上段に配置される上部半導体装置７００の第２半導体チップ１８の上面、第３半導体チップ２０の下面、リードフレーム３８の上面、下面及び側面は樹脂部２４から露出している。上部半導体装置７００の第３半導体チップ２０の上面に設けられたパッド２０ａとリードフレーム３８とはワイヤ２８により電気的に接続されている。
【００４９】
半導体装置６００に、リードフレーム６の上面とリードフレーム３８の下面とが半田３０を介して接続されるように、上部半導体装置７００が積層されている。また、上部半導体装置７００の上には、リードフレーム３８の上面と別のリードフレーム３８の下面とが半田３０を介して接続されるように、別の上部半導体装置７００が積層されている。
【００５０】
実施例４によれば、リードフレーム３８の上面及び下面が露出しているため、半導体装置６００の上に複数の上部半導体装置７００を積層することができる。
【００５１】
また、第２半導体チップ１８の上面が露出している。このため、上部半導体装置７００は上面を研削し、薄型化することが可能となる。結果的に、半導体装置８００の薄型化が可能となる。
【００５２】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５３】
【図１】図１（ａ）は実施例１に係る半導体装置１００を示す上面図であり、図１（ｂ）は下面図、図１（ｃ）は側面図である。
【図２】図２は実施例１に係る半導体装置１００を示す断面図である。
【図３】図３（ａ）から図３（ｅ）は実施例１に係る半導体装置１００の製造方法を示す断面図である。
【図４】図４（ａ）から図４（ｄ）は実施例１に係る半導体装置１００の製造方法を示す断面図である。
【図５】図５（ａ）は実施例１の変形例を示す上面図であり、図５（ｂ）は下面図、図５（ｃ）は側面図である。
【図６】図６は実施例２に係る半導体装置３００を示す断面図である。
【図７】図７（ａ）から図７（ｃ）は上部半導体装置の取替えの工程を示す断面図である。
【図８】図８は実施例３に係る半導体装置５００を示す断面図である。
【図９】図９は実施例４に係る半導体装置８００を示す断面図である。
【符号の説明】
【００５４】
絶縁性基板                ２
樹脂部                    ４、２４
リードフレーム            ６、２６、３４、３８
第１半導体チップ          １０
外部接続端子              １６
第２半導体チップ          １８
第３半導体チップ          ２０
半田                      ３０
第４半導体チップ          ３６
半導体装置                １００、３００、５００、６００、８００
上部半導体装置            ２００、４００、７００
【図１】
0005149694.tif 000002
【図２】
0005149694.tif 000003
【図３】
0005149694.tif 000004
【図４】
0005149694.tif 000005
【図５】
0005149694.tif 000006
【図６】
0005149694.tif 000007
【図７】
0005149694.tif 000008
【図８】
0005149694.tif 000009
【図９】
0005149694.tif 000010