(57)【特許請求の範囲】
【請求項１】
半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、前記樹脂絶縁層に設けた凹部内に内蔵され、その凹部を囲んだ樹脂絶縁層に電磁シールド層が形成され、
前記樹脂絶縁層は、互いに積層された二枚の絶縁性樹脂基材を有し、
下部金属層が、前記二枚の絶縁性樹脂基材の何れか一方の、他方に対向する表面上に位置して前記樹脂絶縁層内に形成されており、
前記凹部が前記樹脂絶縁層の表面から前記下部金属層まで形成されることで、前記凹部の底面に前記下部金属層が形成され、
前記半導体素子がその下部金属層上に載置されていることを特徴とする多層プリント配線板。
【請求項２】
前記電磁シールド層は、複数の非貫通孔の内壁表面が金属によって被覆された形態、複数の非貫通孔内に金属が充填された形態、複数の柱状体の形態から選ばれる少なくとも一つの形態に形成された側面金属層を含むことを特徴とする請求項１に記載の多層プリント配線板。
【請求項３】
前記電磁シールド層は、前記凹部の底面に形成された前記下部金属層、または前記凹部の底面の下方に位置する樹脂絶縁層に形成された下部金属層を含んでいることを特徴とする請求項１に記載の多層プリント配線板。
【請求項４】
前記電磁シールド層は、前記側面金属層と前記下部金属層とが連結されてなることを特徴とする請求項２に記載の多層プリント配線板。
【請求項５】
前記下部金属層は、前記側面金属層に連結されて、電磁シールド層として機能することを特徴とする請求項１に記載の多層プリント配線板。
【請求項６】
前記電磁シールド層は、前記凹部の内壁に形成された金属層からなることを特徴とする請求項１に記載の多層プリント配線板。
【請求項７】
前記凹部は、その側面が底面から上方に向かうにつれて末広がりとなるようなテーパを有して形成されていることを特徴とする請求項１に記載の多層プリント配線板。
【請求項８】
半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、樹脂絶縁層に設けた凹部内に内蔵され、
前記樹脂絶縁層は、互いに積層された二枚の絶縁性樹脂基材を有し、
下部金属層が、前記二枚の絶縁性樹脂基材の何れか一方の、他方に対向する表面上に位置して前記樹脂絶縁層内に形成されており、
前記凹部が前記樹脂絶縁層の表面から前記下部金属層まで形成されることで、前記凹部の底面に前記下部金属層が形成され、
前記半導体素子がその下部金属層上に載置され、
その凹部を囲んだ樹脂絶縁層に、複数の非貫通孔の内壁が金属で被覆された形態、複数の非貫通孔内に金属が充填された形態、複数の金属の柱状体の形態から選ばれる少なくとも一つの形態に形成された側面金属層が、電磁シールド層として形成されていることを特徴とする多層プリント配線板。
【請求項９】
前記側面金属層は、少なくともその一部分が互いに連結されている請求項８に記載の多層プリント配線板。
【請求項１０】
前記柱状体は、円柱、楕円柱、多角柱から選ばれる少なくとも一つの形状である請求項８に記載の多層プリント配線板。
【請求項１１】
前記電磁シールド層は、前記凹部の底面に形成された前記下部金属層、または前記凹部の底面の下方に位置する樹脂絶縁層に形成された下部金属層を含んでいることを特徴とする請求項８に記載の多層プリント配線板。
【請求項１２】
前記電磁シールド層は、前記側面金属層と前記下部金属層とが連結されてなることを特徴とする請求項１２に記載の多層プリント配線板。
【請求項１３】
前記凹部は、その側面が底面から上方に向かうにつれて末広がりとなるようなテーパを有して形成されていることを特徴とする請求項８に記載の多層プリント配線板。
【請求項１４】
半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、樹脂絶縁層に設けた凹部内に内蔵され、
前記樹脂絶縁層は、互いに積層された二枚の絶縁性樹脂基材を有し、
下部金属層が、前記二枚の絶縁性樹脂基材の何れか一方の、他方に対向する表面上に位置して前記樹脂絶縁層内に形成されており、
前記凹部が前記樹脂絶縁層の表面から前記下部金属層まで形成されることで、前記凹部の底面に前記下部金属層が形成され、
前記半導体素子がその下部金属層上に載置され、
前記半導体素子に接続されるビアホールは、導電性材料が充填されてなるフィルドビアの形態に形成され、
前記凹部を囲んだ樹脂絶縁層に電磁シールド層が形成されていることを特徴とする多層プリント配線板。
【請求項１５】
前記フィルドビアの表面は、ほぼ平坦である請求項１４に記載の多層プリント配線板。
【請求項１６】
前記電磁シールド層は、側面金属層と下部金属層とからなる請求項１４に記載の多層プリント配線板。
【請求項１７】
前記電磁シールドは、複数の非貫通孔の内壁表面が金属によって被覆された形態、複数の非貫通孔内に金属が充填された形態、複数の柱状体の形態から選ばれる少なくとも一つの形態に形成された側面金属層である請求項１４に記載の多層プリント配線板。
【請求項１８】
前記側面金属層は、少なくともその一部分が互いに連結されている請求項１７に記載の多層プリント配線板。
【請求項１９】
前記柱状体は、円柱、楕円柱、多角柱から選ばれる少なくとも一つの形状である請求項１７に記載の多層プリント配線板。
【請求項２０】
前記電磁シールド層は、前記凹部の底面に位置する前記下部金属層、または前記凹部の底面の下方に位置する樹脂絶縁層に形成された下部金属層を含んでいることを特徴とする請求項１６に記載の多層プリント配線板。
【請求項２１】
前記電磁シールド層は、前記側面金属層と前記下部金属層とが連結されてなることを特徴とする請求項１６に記載の多層プリント配線板。
【請求項２２】
半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、前記樹脂絶縁層に設けた凹部内に内蔵され、
前記樹脂絶縁層は、互いに積層された二枚の絶縁性樹脂基材を有し、
下部金属層が、前記二枚の絶縁性樹脂基材の何れか一方の、他方に対向する表面上に位置して前記樹脂絶縁層内に形成されており、
前記凹部が前記樹脂絶縁層の表面から前記下部金属層まで形成されることで、前記凹部の底面に前記下部金属層が形成され、
前記半導体素子がその下部金属層上に載置され、
前記他の樹脂絶縁層は繊維基材を含有し、かつ前記半導体素子に接続されるビアホールが形成され、
前記凹部を囲んだ樹脂絶縁層に電磁シールド層が形成されていることを特徴とする多層プリント配線板。
【請求項２３】
前記フィルドビアの表面は、ほぼ平坦である請求項２２に記載の多層プリント配線板。
【請求項２４】
前記電磁シールドは、側面金属層と下部金属層とからなる請求項２２に記載の多層プリント配線板。
【請求項２５】
前記電磁シールドは、複数の非貫通孔の内壁表面が金属によって被覆された形態、複数の非貫通孔内に金属が充填された形態、複数の柱状体の形態から選ばれる少なくとも一つの形態に形成された側面金属層である請求項２２に記載の多層プリント配線板。
【請求項２６】
前記側面金属層は、少なくともその一部分が互いに連結されている請求項２５に記載の多層プリント配線板。
【請求項２７】
前記柱状体は、円柱、楕円柱、多角柱から選ばれる少なくとも一つの形状である請求項２５に記載の多層プリント配線板。
【請求項２８】
前記電磁シールド層は、前記凹部の底面に形成された下部金属層、または前記凹部の底面の下方に位置する樹脂絶縁層に形成された下部金属層を含んでいることを特徴とする請求項２２に記載の多層プリント配線板。
【請求項２９】
前記電磁シールド層は、前記側面金属層と前記下部金属層とが連結されてなることを特徴とする請求項２２に記載の多層プリント配線板。
【請求項３０】
半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、前記樹脂絶縁層に設けた凹部内に内蔵され、
その凹部を囲んだ樹脂絶縁層に電磁シールド層が形成され、
前記樹脂絶縁層は、互いに積層された二枚の絶縁性樹脂基材を有し、
下部金属層が、前記二枚の絶縁性樹脂基材の何れか一方の、他方に対向する表面上に位置して前記樹脂絶縁層内に形成されており、
前記凹部が前記樹脂絶縁層の表面から前記下部金属層まで形成されることで、前記凹部の底面に前記下部金属層が形成され、
前記電磁シールド層として、前記半導体素子の下部に前記下部金属層が配置され、
前記半導体素子がその下部金属層上に載置され、
その下部金属層は、前記凹部の底面の面積よりも大きな面積のものである多層プリント配線板。
【請求項３１】
前記フィルドビアの表面は、ほぼ平坦である請求項３０に記載の多層プリント配線板。
【請求項３２】
前記下部金属層は、圧延銅箔から形成されている請求項３０に記載の多層プリント配線板。
【請求項３３】
前記電磁シールド層は、側面金属層と下部金属層とからなる請求項３０に記載の多層プリント配線板。
【請求項３４】
前記電磁シールドは、複数の非貫通孔の内壁表面が金属によって被覆された形態、複数の非貫通孔内に金属が充填された形態、複数の柱状体の形態から選ばれる少なくとも一つの形態に形成された側面金属層を含む請求項３０に記載の多層プリント配線板。
【請求項３５】
前記側面金属層は、少なくともその一部分が互いに連結されている請求項３４に記載の多層プリント配線板。
【請求項３６】
前記柱状体は、円柱、楕円柱、多角柱から選ばれる少なくとも一つの形状である請求項３４に記載の多層プリント配線板。
【請求項３７】
前記電磁シールド層は、前記凹部の底面に位置する樹脂絶縁層に形成された下部金属層、または前記凹部の底面の下方に位置する樹脂絶縁層に形成された下部金属層を含んでいることを特徴とする請求項３０に記載の多層プリント配線板。
【請求項３８】
前記電磁シールド層は、前記側面金属層と前記下部金属層とが連結されてなることを特徴とする請求項３３に記載の多層プリント配線板。
【請求項３９】
半導体素子が収容されてなる樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板を製造するにあたって、少なくとも以下の工程、すなわち、
樹脂絶縁層の一面に少なくとも導体回路と、金属層とを形成すると共に、その他面に少なくとも導体回路と、前記金属層に対向する位置に導体回路非形成領域とを形成し、さらに前記他面の導体回路と前記一面の導体回路とを電気的に接続するビアホールおよび前記他面の導体回路非形成領域の外側において樹脂絶縁層を貫通して前記一面の金属層に達するビアホールをめっきにより形成し、少なくとも前記一面の金属層を電磁シールド層とした第一絶縁性樹脂基材を形成する工程、
樹脂絶縁層の一面に銅箔が貼付されてなる第二絶縁性樹脂基材を、その樹脂面を前記第一絶縁性樹脂基材に圧着して一体化する工程、
前記第二絶縁性樹脂基材に導体回路を形成すると共に、その導体回路と前記第一絶縁性樹脂基材の前記一面の導体回路とを電気的に接続するビアホールを形成する工程、
前記第一絶縁性樹脂基材の導体回路非形成領域に、樹脂絶縁層表面から前記一面の金属層に達する凹部を形成する工程、
半導体素子を前記凹部内に収容して、前記凹部の底面に位置する前記一面の金属層上に載置し、その金属層上に接着剤を用いて接着させる工程、および、
前記半導体素子を被覆して他の樹脂絶縁層を形成し、前記他の樹脂絶縁層に、前記半導体素子に電気的に接続するビアホールを形成する工程、
を含んだ多層プリント配線板の製造方法。
【請求項４０】
半導体素子が収容されてなる樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板を製造するにあたって、少なくとも以下の工程、すなわち、
樹脂絶縁層の一面に少なくとも導体回路と、金属層とを形成すると共に、その他面に少なくとも導体回路と、前記金属層に対向する位置に導体回路非形成領域とを形成し、前記一面の導体回路と前記他面の導体回路とを電気的に接続するビアホールをめっきにより形成し、少なくとも前記一面の金属層を電磁シールド層とした第一絶縁性樹脂基材を形成する工程、
樹脂絶縁層の一面に銅箔が貼付されてなる第二絶縁性樹脂基材を、その樹脂面を前記第一絶縁性樹脂基材に圧着して一体化する工程、
前記第二絶縁性樹脂基材の一面に導体回路を形成すると共に、その導体回路と前記第一絶縁性樹脂基材に形成したビアホールとを電気的に接続するビアホールをめっきにより形成する工程、
前記第一絶縁性樹脂基材の導体回路非形成領域に、樹脂絶縁層表面から前記一面の金属層に達する凹部を形成する工程、
前記凹部を被覆する他の金属層をめっきにより形成し、前記他の金属層も電磁シールド層とする工程、
半導体素子を前記凹部内に収容し、前記凹部に位置する前記めっきによる他の金属層の底部上に載置させてその金属層に接着剤を用いて固定させる工程、および、
前記半導体素子を被覆して他の樹脂絶縁層を形成し、前記他の樹脂絶縁層に、前記半導体素子に電気的に接続するビアホールをめっきにより形成する工程、
を含んだ多層プリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣなどの電子部品（半導体素子）が内蔵された多層プリント配線板に係り、更に詳しくは、半導体素子のパッドと多層プリント配線板の導体回路との電気的接続性や接続信頼性を確保する多層プリント配線板とその製造方法に関する。
【背景技術】
【０００２】
半導体素子を内蔵する多層プリント配線板としては、例えば、日本国特開２００１−３３９１６５号公報または日本国特開２００２−０５０８７４号公報に開示されたものがある。これらの文献に開示された多層プリント配線板は、半導体素子埋め込み用の凹部が形成された基板と、その基板の凹部内に埋め込まれた半導体素子と、その半導体素子を被覆するように基板上に形成した絶縁層と、絶縁層の表面に形成された導体回路と、その導体回路と半導体素子のパッドとを電気的に接続するように絶縁層に設けたビアホールとから構成されている。
【０００３】
このような従来の多層プリント配線板においては、その最外層の表面に外部接続端子（例えば、ＰＧＡ、ＢＧＡ等）が設けられ、基板に内蔵された半導体素子は、これらの外部接続端子を介して外部との電気的な接続を行うようになっている。
【０００４】
しかしながら、前述したような従来技術においては、半導体素子が埋め込まれた基板において、電気特性が不安定となることもあった。特に、埋め込まれた半導体素子の近傍に配設した導体回路において、電気特性が不安定になることがあり、その結果、信号遅延等の不具合が発生したりすることがある。即ち、樹脂基板に対して、半導体素子を内蔵するための凹部を設けた場合は、半導体素子自身あるいは半導体素子が内蔵された周辺の導体回路で電磁干渉の影響を受けることがあり、信号配線における信号伝達が不安定となり、その結果、信号遅延や誤作動などを引き起こし、基板としての機能確保されないことがあった。
【０００５】
そのような不具合の一例としては、オフ信号のときに、外部からのノイズにより、間違ってオン信号と認識されてしまい、誤作動を引き起こすなどの影響を受けることもあった。また、半導体素子においても、ノイズの影響により、オフ信号のときに、間違ってオン信号と認識されてしまい、その結果として、誤動作を引き起こすなどの影響を受けることもあった。
【０００６】
そこで、本発明の目的は、従来技術が抱える前記問題点を解決して、半導体素子を内蔵する基板の電気的接続性や接続信頼性が確保される多層プリント配線板とその製造方法について提案することにある。
【発明の開示】
【０００７】
本発明者らは、前記目的の実現のために鋭意研究を重ねた結果、以下のような内容を要旨構成とする本発明を完成した。
すなわち、本発明は、
半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、前記樹脂絶縁層に設けた凹部内に内蔵され、その凹部を囲んだ樹脂絶縁層に電磁シールド層が形成され、
前記樹脂絶縁層は、互いに積層された二枚の絶縁性樹脂基材を有し、
下部金属層が、前記二枚の絶縁性樹脂基材の何れか一方の、他方に対向する表面上に位置して前記樹脂絶縁層内に形成されており、
前記凹部が前記樹脂絶縁層の表面から前記下部金属層まで形成されることで、前記凹部の底面に前記下部金属層が形成され、
前記半導体素子がその下部金属層上に載置されている多層プリント配線板を提供する。
【０００８】
前記電磁シールド層は、半導体素子を囲んで、側面金属層と下部金属層とから形成することが望ましい。
また、前記シールド層は、側面金属層または下部金属層のいずれか一方から形成することもできる。
本発明において、前記電磁シールド層は、凹部の外側に位置する樹脂絶縁層に形成された側面金属層であってもよい。
また、前記電磁シールド層は、凹部の外側に位置する樹脂絶縁層に形成された複数の柱状（円柱、楕円柱、多角柱など）の側面金属層から形成され、各側面金属層は互いに連結された構成とすることができる。
また、前記電磁シールド層は、凹部の底面に位置するまたは底面の下方に位置する樹脂絶縁層に形成された下部金属層から形成することができる。
また、前記電磁シールド層は、凹部の外側に位置する樹脂絶縁層に形成され、かつ互いに連結された複数の柱状の側面金属層と、凹部の底面に位置するまたは底面の下方に位置する樹脂絶縁層に形成された下部金属層とからなり、前記柱状の側面金属層と前記下部金属層とが連結された構成とすることができる。
また、前記下部金属層は、前記複数の柱状の側面金属層に連結されて電磁シールド層として機能するように構成することができる。
また、前記下部金属層は、前記複数の非貫通孔の内壁に金属が被覆されてなる側面金属層、または非貫通孔内に金属が充填されてなる側面金属層に連結されて電磁シールド層として機能するように構成することができる。
また、前記電磁シールド層は、前記凹部の内壁に形成された金属層から形成することができる。
本発明において、前記凹部は、その側面が底面から上方に向かうにつれて末広がりとなるようなテーパを有して形成することができる。
さらに、本発明において、前記凹部に収容、固定された半導体素子のパッド上に柱状電極または仲介層を形成し、その柱状電極または仲介層を介して前記パッドとビアホールとを電気的に接続することができる。
【０００９】
また、本発明は、
半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、樹脂絶縁層に設けた凹部内に内蔵され、
前記樹脂絶縁層は、互いに積層された二枚の絶縁性樹脂基材を有し、
下部金属層が、前記二枚の絶縁性樹脂基材の何れか一方の、他方に対向する表面上に位置して前記樹脂絶縁層内に形成されており、
前記凹部が前記樹脂絶縁層の表面から前記下部金属層まで形成されることで、前記凹部の底面に前記下部金属層が形成され、
前記半導体素子がその下部金属層上に載置され、
その凹部を囲んだ樹脂絶縁層に電磁シールド層が形成され、その電磁シールド層は、複数の非貫通孔の内壁表面に金属が被覆されてなる側面金属層、または複数の非貫通孔内に金属が充填されてなる側面金属層、もしくは金属からなる複数の柱状体からなる側面金属層から形成されていることを特徴とする多層プリント配線板である。
【００１０】
前記側面金属層は、複数の非貫通孔内に導電性金属が充填されたものであることが望ましい。導電性金属としては、めっき、ペースト等を用いることができる。
前記柱状体は、円柱、楕円柱および多角柱から選ばれる少なくとも一つの形状であることが望ましい。
前記電磁シールド層は、前記凹部の底面に位置するまたは底面の下方に位置する樹脂絶縁層に形成された下部金属層を含んでいることが望ましい。
前記側面金属層は、複数の非貫通孔の内壁表面に金属が被覆されてなる形態、または複数の非貫通孔内に金属が充填されてなる形態、もしくは金属からなる複数の柱状体の形態であり、それらの少なくとも一部分が互いに連結されていることが望ましい。
前記電磁シールド層は、前記側面金属層と前記下部金属層とが連結されてなることが望ましい。
前記凹部は、その側面が底面から上方に向かうにつれて末広がりとなるようなテーパを有して形成されていることが望ましい。
【００１１】
また、本発明は、
半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、樹脂絶縁層に設けた凹部内に内蔵され、
前記樹脂絶縁層は、互いに積層された二枚の絶縁性樹脂基材を有し、
下部金属層が、前記二枚の絶縁性樹脂基材の何れか一方の、他方に対向する表面上に位置して前記樹脂絶縁層内に形成されており、
前記凹部が前記樹脂絶縁層の表面から前記下部金属層まで形成されることで、前記凹部の底面に前記下部金属層が形成され、
前記半導体素子がその下部金属層上に載置され、
前記半導体素子に接続されるビアホールは、導電性材料で充填されたフィルドビアの形態に形成され、前記凹部を囲んだ樹脂絶縁層に電磁シールド層が形成されている多層プリント配線板である。
【００１２】
また、本発明は、
半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、前記樹脂絶縁層に設けた凹部内に内蔵され、
前記樹脂絶縁層は、互いに積層された二枚の絶縁性樹脂基材を有し、
下部金属層が、前記二枚の絶縁性樹脂基材の何れか一方の、他方に対向する表面上に位置して前記樹脂絶縁層内に形成されており、
前記凹部が前記樹脂絶縁層の表面から前記下部金属層まで形成されることで、前記凹部の底面に前記下部金属層が形成され、
前記他の樹脂絶縁層は繊維基材を含有し、かつその樹脂絶縁層には前記半導体素子に接続されるビアホールが形成され、前記凹部を囲んだ樹脂絶縁層に電磁シールド層が形成されていることを特徴とする多層プリント配線板である。
【００１３】
前記電磁シールド層は、側面金属層と下部金属層とからなることが望ましい。
前記電磁シールド層は、側面金属層からなり、その側面金属層は、複数の非貫通孔の内壁に金属が被覆された形態、あるいは複数の非貫通孔内に金属が充填された形態、もしくは複数の金属の柱状体の形態であることが望ましい。
前記側面金属層は、非貫通孔の内壁が導電性金属で被覆され、あるいは非貫通孔内に導電性金属が充填された形態であることが望ましい。
前記側面金属層は、複数の非貫通孔の内壁に金属が被覆されてなる形態、または複数の非貫通孔内に金属が充填されてなる形態、もしくは複数の金属の柱状体の形態に形成され、少なくともその一部分が互いに連結されていることが望ましい。
前記柱状体は、円柱、楕円柱、多角柱から選ばれる少なくとも一つの形状であることが望ましい。
前記電磁シールド層は、前記凹部の底面に位置するまたは底面の下方に位置する樹脂絶縁層に形成された下部金属層を含んでいることが望ましい。
前記電磁シールド層は、前記側面金属層と前記下部金属層とが連結されてなることが望ましい。
【００１４】
また、本発明は、
半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、前記樹脂絶縁層に設けた凹部内に内蔵され、
その凹部を囲んだ樹脂絶縁層に電磁シールド層が形成され、
前記樹脂絶縁層は、互いに積層された二枚の絶縁性樹脂基材を有し、
下部金属層が、前記二枚の絶縁性樹脂基材の何れか一方の、他方に対向する表面上に位置して前記樹脂絶縁層内に形成されており、
前記凹部が前記樹脂絶縁層の表面から前記下部金属層まで形成されることで、前記凹部の底面に前記下部金属層が形成され、
前記電磁シールド層として、前記半導体素子の下部に前記下部金属層が配置され、
前記半導体素子がその下部金属層上に載置され、その下部金属層は、前記凹部の底面の面積よりも大きな面積のものである多層プリント配線板である。
【００１５】
前記下部金属層は、圧延銅箔から形成されることが望ましい。
前記電磁シールド層は、側面金属層と下部金属層とからなることが望ましい。
前記電磁シールド層は、側面金属層からなり、その側面金属層は、複数の非貫通孔の内壁が金属で被覆されてなる形態、あるいは複数の非貫通孔内に金属が充填されてなる形態、もしくは複数の金属の柱状体の形態の少なくとも一つの形態に形成されることが望ましい。
前記側面金属層は、複数の非貫通孔の内壁が金属で被覆されてなる形態あるいは複数の非貫通孔内に導電性金属が充填されてなる形態であることが望ましい。
前記導電性金属としては、めっき、ペースト等を用いることができる。
前記側面金属層は、複数の非貫通孔の内壁が金属で被覆されてなる形態、あるいは複数の非貫通孔内に金属が充填されてなる形態、もしくは複数の金属の柱状体の形態に形成され、少なくとも一部分が互いに連結されていることが望ましい。
前記柱状体は、円柱、楕円柱、多角柱から選ばれる少なくとも一つの形状であることが望ましい。
前記電磁シールド層は、前記側面金属層と前記下部金属層とが連結されてなることが望ましい。
【００１６】
また、本発明は、
半導体素子が収容されてなる樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板を製造するにあたって、少なくとも以下の工程、すなわち、
樹脂絶縁層の一面に少なくとも導体回路と、金属層とを形成すると共に、その他面に少なくとも導体回路と、前記金属層に対向する位置に導体回路非形成領域とを形成し、さらに前記他面の導体回路と前記一面の導体回路とを電気的に接続するビアホールおよび前記他面の導体回路非形成領域の外側において樹脂絶縁層を貫通して前記一面の金属層に達するビアホールをめっきにより形成し、少なくとも前記一面の金属層を電磁シールド層とした第一絶縁性樹脂基材を形成する工程、
樹脂絶縁層の一面に銅箔が貼付されてなる第二絶縁性樹脂基材を、その樹脂面を前記第一絶縁性樹脂基材に圧着して一体化する工程、
前記第二絶縁性樹脂基材に導体回路を形成すると共に、その導体回路と前記第一絶縁性樹脂基材の前記一面の導体回路とを電気的に接続するビアホールを形成する工程、
前記第一絶縁性樹脂基材の導体回路非形成領域に、樹脂絶縁層表面から前記一面の金属層に達する凹部を形成する工程、
半導体素子を前記凹部内に収容して、前記凹部の底面に位置する前記一面の金属層上に載置し、その金属層上に接着剤を用いて接着させる工程、および、
前記半導体素子を被覆して他の樹脂絶縁層を形成し、前記他の樹脂絶縁層に、
前記半導体素子に電気的に接続するビアホールを形成する工程、
を含んだ多層プリント配線板の製造方法を提供する。
【００１７】
さらに、本発明は、
半導体素子が収容されてなる樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と前記導体回路とがビアホールを介して電気的に接続されてなる多層プリント配線板を製造するにあたって、少なくとも以下の工程、すなわち、
樹脂絶縁層の一面に少なくとも導体回路と、金属層とを形成すると共に、その他面に少なくとも導体回路と、前記金属層に対向する位置に導体回路非形成領域とを形成し、前記一面の導体回路と前記他面の導体回路とを電気的に接続するビアホールをめっきにより形成し、少なくとも前記一面の金属層を電磁シールド層とした第一絶縁性樹脂基材を形成する工程、
樹脂絶縁層の一面に銅箔が貼付されてなる第二絶縁性樹脂基材を、その樹脂面を前記第一絶縁性樹脂基材に圧着して一体化する工程、
前記第二絶縁性樹脂基材の一面に導体回路を形成すると共に、その導体回路と前記第一絶縁性樹脂基材に形成したビアホールとを電気的に接続するビアホールをめっきにより形成する工程、
前記第一絶縁性樹脂基材の導体回路非形成領域に、樹脂絶縁層表面から前記一面の金属層に達する凹部を形成する工程、
前記凹部を被覆する他の金属層をめっきにより形成し、前記他の金属層も電磁シールド層とする工程、
半導体素子を前記凹部内に収容し、前記凹部に位置する前記めっきによる他の金属層の底部上に載置させてその金属層に接着剤を用いて固定させる工程、および、
前記半導体素子を被覆して他の樹脂絶縁層を形成し、前記他の樹脂絶縁層に、前記半導体素子に電気的に接続するビアホールをめっきにより形成する工程、
を含んだ多層プリント配線板の製造方法を提供する。
【００１８】
本発明によれば、樹脂基板の樹脂絶縁層に設けた凹部に半導体素子を収容し、その凹部の周囲に電磁シールド層を形成させることにより、凹部に内蔵された半導体素子をシールドすることができるので、信号遅延や誤作動などの不具合の発生を少なくすることができる。
【００１９】
また、本発明によれば、凹部の底面に金属層を形成することによって、凹部の深さの均一化が容易になる。特に、凹部が断面矩形の場合には、四隅付近での凹部の深さも均一化しやすくなる。そのため、凹部に半導体素子を収容する際には、半導体素子が傾くことが少なくなるのである。それにより、収容された半導体素子のパッドに接続されるビアホールを樹脂絶縁層に形成する際にも、所望のビアホール形状とすることができる。さらに、金属層は樹脂絶縁層内に形成されているので、熱応力や外部応力などの影響によって反りが生じることが少なくなり、その結果、例えば、半導体素子の接続パッドとビアホール等の導体回路との接続不良が起きにくくなるため、電気接続性や接続信頼性が低下しにくくなる。
【図面の簡単な説明】
【００２０】
図１（ａ）〜（ｃ）は、本発明にかかる多層プリント配線板における電磁シールド層の実施形態を示す概略図
図２は、本発明にかかる多層プリント配線板の半導体素子が収容、埋め込まれる凹部のテーパ形状を説明するための概略的断面図
図３は、本発明にかかる多層プリント配線板における半導体素子のパッド上に形成される柱状電極を示す概略的断面図
図４は、本発明にかかる多層プリント配線板における半導体素子のパッド上に形成される仲介層を示す概略的断面図
図５（ａ）〜（ｇ）は、本発明の実施例１−１にかかる多層プリント配線板を製造する工程の一部を示す概略的断面図
図６（ａ）〜（ｄ）は、本発明の実施例１−１にかかる多層プリント配線板を製造する工程の一部を示す概略的断面図
図７（ａ）〜（ｄ）は、本発明の実施例１−１にかかる多層プリント配線板を製造する工程の一部を示す概略的断面図
図８（ａ）〜（ｇ）は、本発明の実施例３−１にかかる多層プリント配線板を製造する工程の一部を示す概略的断面図
図９（ａ）〜（ｅ）は、本発明の実施例３−１にかかる多層ント配線板を製造する工程の一部を示す概略的断面図
図１０（ａ）〜（ｄ）は、本発明の実施例３−１にかかる多層プリント配線板を製造する工程の一部を示す概略的断面図である。
【発明を実施するための形態】
【００２１】
本発明の多層プリント配線板の一実施形態は、半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、ビアホールを介して電気的に接続されてなる多層プリント配線板において、前記半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の周囲に電磁シールド層が形成されていることを特徴とする。
【００２２】
本発明の実施形態において、半導体素子を収容する「凹部の周囲」とは、凹部の側面の外側に位置する樹脂絶縁層、凹部の底面に接するまたは凹部の底面の直下に位置する樹脂絶縁層、凹部の開口周縁に位置する樹脂絶縁層もしくは凹部の内壁（底面＋側面）のことを意味する。
【００２３】
また、「電磁シールド層」とは、基板内で電気信号を伝達する導体回路（ビアホールを含む）との電気的な接続を有していない、電気的に孤立した金属層であり、半導体素子が、他の半導体素子の起動によって、誤作動などを引き起こすことを抑制する等の半導体素子を保護させるシールド効果を有するものを意味する。また、場合によっては、凹部内に収容された半導体素子のシールド性を確保させることができるのであれば、電磁シールド層が電気接続性を有していてもよい。本願におけるシールド層は、半導体素子の周囲に位置する、側面金属層または下部金属層、あるいは側面金属層と下部金属層からなるものであることが望ましい。
【００２４】
本発明の実施形態において、電磁シールド層は、その一つの形態として、半導体素子を内蔵する凹部の外側に位置する樹脂絶縁層内の側面金属層である。
【００２５】
前記側面金属層としては、複数の非貫通孔の内壁表面に金属を被覆させ、または複数の非貫通孔内に金属を充填させることによって形成することができる。
また、前記側面金属層として、凹部の外側に位置する樹脂絶縁層に形成された金属からなる複数の柱状体として形成することができる。
【００２６】
前記非貫通孔の形成方法の一例として、凹部の外側に位置する絶縁層に、レーザ、フォトエッチングなどにより、開口を設け、その開口内をめっきなどの金属で被覆することや、めっき、ペーストなどの導電性材料により、開口内を充填させることで形成させることができるのである。そのような金属としては、一種類もしくは複数の金属を用いることができる。
【００２７】
前述の柱状体の形成方法の一例として、予め金属などを所望の形状（円柱、多角形の柱体）に形成した金属体を凹部の外側に位置する絶縁層に打ち込んだり、あるいは該金属体を予め配列させた後に、凹部の外側に位置する絶縁層を形成したりするなどで形成させることができる。
【００２８】
前記電磁シールド層は、複数の非貫通孔に金属を被覆させた形態、または複数の非貫通孔内に金属を充填させた形態、もしくは柱状体の形態に形成された各側面金属層の少なくとも一部を互いに連結させた構成としてもよいし、連結されていても、部分的に連結されていなくてもよい。
また、複数の非貫通孔に金属を被覆させた形態、または複数の非貫通孔内に金属を充填させた形態、もしくは柱状体の形態に形成された各側面金属層は、個々に離れて存在していてもよい。また、必要であれば、前記各形態の側面金属層を混在させたものを電磁シールド層として構成してもよい。
【００２９】
半導体素子の凹部の外側の絶縁層に側面金属層を形成させることにより、シールド効果を得ることができる。前記各側面金属層は、電気的な接続を持たせてもよいし、電気的な接続を持たせなくてもよい。
ただし、複数の非貫通孔の内壁に金属を被覆させた形態、または複数の非貫通孔内に金属を充填させた形態、もしくは柱状体の形態に形成された側面金属層は、基板内で電子回路を構成する導体回路や、それらの導体回路を電気的に接続されているビアホールには電気的に接続されていないものでもよいし、電気的に接続されているものでもよい。
【００３０】
以下、説明する便宜上、上記形態の側面金属層を、「シールドビア（ｓｈｉｅｌｄ−ｖｉａ）」と呼ぶ。このシールドビアによって、凹部内に内蔵された半導体素子の側面を囲むような電磁シールド領域を形成することができるので、電磁干渉の影響を抑えることができる。
【００３１】
前記シールドビアは、例えば、基板上方から見た場合に、凹部の開口縁部に平行な方向に沿って直線的に配列させる。もしくは、凹部の開口縁部に平行な方向に対してジグザグに配列（千鳥配列）させたりすることによって、電磁シールド層を形成する。
また、前記シールドビアは、柱状であることが望ましい。この場合、「柱状」とは、円柱形状（横断面が楕円形である形状も含む）や多角柱形状（横断面が三角形、正方形、長方形、五角形、六角形、八角形等である形状も含む）、その他の不規則な横断面を有する細長の筒形状を意味する。特に、横断面が円形（楕円形を含む）であって、基板の厚み方向に細長の筒状の形態に形成することが望ましい。なぜならば、断面円形で細長筒状の導体層は、導体層の同心円状の領域までもシールド可能な領域とすることができるので、半導体素子の厚み方向だけでなく、幅方向への均等な電磁シールド領域を確保できるからである。即ち、基板の厚み方向だけでなく、幅方向へのシールド効果も得やすくなるからである。また、シールドビアに対して、熱などの応力が加わったとしても、応力が集中するポイントがなくなりやすくなり、該ビアの近傍でクラック等の不具合が発生しにくくなるからである。
また、前記シールドビアは、非貫通孔に金属を被覆させた形態や、非貫通孔内に金属を充填させた形態であっても、柱状体の形態と同様の効果を得られる。
さらに、前記複数のシールドビアは、互いに連結された形態で、かつ半導体素子を内蔵する凹部の側面を囲むように配置させることによって、基板の幅方向へのシールド効果をより高めることができる。
前記シールドビアの連結は、図１（ａ）に示すように、凹部の開口周縁に平行な方向に沿って直線的に配列された状態で連結させてもよい。また、図１（ｂ）に示すように、凹部の開口周縁に平行な方向に対してジグザグに配列された状態（千鳥配列）で連結させてもよい。
【００３２】
すなわち、凹部の開口周縁に沿って配置された複数のシールドビアにより電磁シールド層を形成するには、連続してシールドビアを繋げることにより、一枚の金属板であるかのように形成してもよい。それとも、シールドビアを交互に位置をずらしながら配列（千鳥配列）させて、一枚の金属板であるかのように形成してもよい。これらのいずれの形態であっても、半導体素子の周囲を取り囲むように、電気的接続を有しない金属層を形成させることによって電磁シールド層を形成することができるので、凹部に内蔵された半導体素子の側面方向の電磁シールド効果を得ることができる。
【００３３】
前記シールドビアの連結は、すべてのシールドビアを連結させた連続的な連結構造であってもよいし、部分的に連結させた部分的な連結構造であってもよい。どちらの形態にしても、半導体素子が埋め込まれた凹部の周囲に電磁シールド層を設けていない実装基板と比較して、半導体素子の側面方向の電磁シールド効果が得られるからである。
【００３４】
本発明の実施形態において、電磁シールド層の他の形態としては、半導体素子を内蔵する凹部の底面に位置する樹脂絶縁層内に形成された下部金属層あるいは凹部の底面の直下に位置する樹脂絶縁層内に形成された下部金属層の形態が望ましい。これらの金属層はシート状であることがより望ましい。
【００３５】
このようなシート状の電磁シールド層は、半導体素子が内蔵された凹部の底面と同等のサイズ、あるいは底面の面積よりもやや大きなサイズもしくは面積を有して形成されることが望ましい。これによって半導体素子の底面方向の電磁シールド効果が得られる。
【００３６】
このシート状のシールド層は、凹部の側面の外側に形成した電磁シールド層、即ち、シールドビアに接続されることが望ましい（図１（ａ）〜１（ｂ）参照）。
それによって、半導体素子の側面方向および底面方向の電磁シールド効果を得ることができる。その結果、電磁干渉の影響をより効果的に抑えることができ、誤作動等の不具合の発生を抑制することができる。
【００３７】
なお、上述したような非貫通孔に導電性材料を充填させてなるシールドビア形態の電磁シールド層や、シート状の電磁シールド層以外にも、基板に設けることがある貫通孔内に導電性材料を充填させてなる形態や、金属板を介在させてなる形態などに形成させてもよい。
【００３８】
また、本発明の実施形態において、電磁シールド層のさらに他の形態としては、図１（ｃ）に示すように、半導体素子を内蔵する凹部の少なくとも内壁に形成された金属層の形態とすることができる。即ち、凹部の底面と側面とを覆う金属層、あるいは凹部の底面と側面を覆う金属層に加えて、凹部の側面の上端から開口周縁に沿って延設された金属層の形態をなす電磁シールド層は、凹部内に内蔵される半導体素子のパッケージ樹脂層の外側表面（接続パッドが設けられている上面を除く）の全体を取り囲んでいるので、半導体素子の側面方向および底面方向の電磁シールド効果を同時に得ることができる。
【００３９】
前記電磁シールド層の形成に用いられる金属としては、ニッケル、銅、クロムのいずれか１種類、あるいは２種類以上が配合されている金属を用いることが望ましい。
【００４０】
これらの金属の一例としては、銅、銅−クロム合金、銅−ニッケル合金、ニッケル、ニッケル−クロム合金、クロムなどが挙げられるが、これら以外の金属を用いてもよい。
【００４１】
前記金属層の厚さは、５μｍ〜２０μｍが望ましい。その理由は、厚さが５μｍ未満では、シールド層としての効果を相殺させてしまうことがあるからである。一方、厚さが２０μｍ超では、シールド層の効果を向上させることできないことがあるからである。
【００４２】
これらの金属層の形成方法としては、無電解めっき、電解めっき、スパッタリング、蒸着等が望ましい。その理由としては、膜厚の均一な金属膜を形成することが容易であるため、電磁波シールド効果をより得やすいからである。
【００４３】
これらの方法により形成されたシールド層は、単層もしくは２層以上の複数層で形成してもよい。複数層で形成する場合には、同一方法による形成でも、異なる方法による形成でもどちらでもよい。シールド層として形成する金属層の種類、厚みなどにより適宜行うことができるのである。これらにより、電磁波シールド効果を劇的に低下させるものではない。
【００４４】
本発明の実施形態において、半導体素子を内蔵する凹部の底面に金属層を形成し、この金属層を介して半導体素子が内蔵されることが望ましい。その理由は、凹部の深さを均一にすることが可能となり、それによって半導体素子が凹部内に傾いた状態で収容、内蔵されることがなくなるからである。そのため、半導体素子を収容する基板が樹脂製であっても、半導体素子の接続パッドに接続されるビアホールを樹脂絶縁層に形成する際にも、所望のビアホール形状とすることができると共に、金属層は樹脂絶縁層内に形成されているので、熱応力や外部応力などの影響によって反りが生じることが少なくなる。その結果、半導体素子の接続パッドと、それに接続されたビアホールを含んだ導体回路との電気的接続性や接続信頼性を確保しやすくなるからである。
【００４５】
また、下部金属層としては、平坦な表面を有するものであってもよい。それにより、凹部形状の保持性や接着剤との接着性が確保されやすくなる。必要に応じて、下部金属層には粗化面を形成してもよい。これらの粗化面により、下部金属層と接着剤とが密着するので、接着性を確保しやすくなることがある。
また、下部金属層は、銅から形成されることが望ましい。エッチングなどによる加工性がよいことなどである。その中でも圧延銅箔を用いて形成されることが望ましい。下部金属層の平坦性を確保されやすくなるし、下部金属層上に載置される半導体素子との収納性や半導体素子との表層の平坦性を確保しやすくなるからである。
【００４６】
さらに詳細に説明すると、半導体素子を収容する凹部が形成される樹脂基板は、主としてガラスエポキシ樹脂などにガラス布等の繊維基材である補強材が含まれている樹脂材料から形成されている。それ故に、ザグリ加工等により凹部を形成した場合には、その凹部の底面では位置によって不規則な凹凸が形成される。
【００４７】
その結果、凹部の深さが不均一になりやすい。特に、断面をほぼ矩形に形成した凹部の四隅付近では、他の部分に比して凹部の深さが浅くなりやすい。それ故に、本発明のように、凹部の底面に金属層を形成することによって、凹部の深さの均一化が容易になる。特に、凹部が断面矩形の場合には、四隅付近での凹部の深さも均一化しやすくなる。
【００４８】
したがって、凹部に半導体素子を収容する際には、半導体素子が傾くことが少なくなるのである。故に、収容された半導体素子のパッドに接続されるビアホールを樹脂絶縁層に形成する際にも、所望のビアホール形状とすることができる。さらに、金属層は樹脂絶縁層内に収納されるように形成されているので、熱応力や外部応力などの影響によって反りが生じることが少なくなる。その結果、例えば、半導体素子の接続パッドとビアホール等の導体回路との接続不良が起きにくくなるため、電気接続性や接続信頼性が低下しにくくなるのである。
【００４９】
また、半導体素子と金属層との間に形成される接着剤層は、厚みを均一にすることが容易となるので、半導体素子の密着性を均等にして、ヒートサイクルなどの信頼性試験を行っても、長期間に亘って密着性が確保されやすくなるのである。
【００５０】
なお、前記下部金属層は、凹部の底面の面積よりも大きな面積とし、凹部の側面の外側に形成することもできる。したがって、このように形成された下部金属層は、基板に内蔵された半導体素子の底面方向のシールド効果を発揮することができる。また、側面金属であるシールドビア形態の電磁シールド層と併設することが望ましい。必要に応じて、下部金属層に、側面金属層を接続させてもよい。それにより、電磁シールド層としての効果を確保しやすくなる。
前記下部金属層は、レーザ処理により露出されてもよい。これにより、凹部の厚みが均一になりやすくなるからである。
【００５１】
前記凹部内の下部金属層の表層は、シャイニー面であることが望ましい。者に一面であると、下部金属層と半導体素子との密着性が確保しやすくなるし、半導体素子と他の樹脂絶縁層に形成されたバイアホールとの接続性と信頼性が確保しやすいからである。また、下部金属層と半導体素子との間に形成される接着剤層の厚みを均一にすることが容易になり、半導体素子の密着が均一となる等の密着性や電気接続性が確保されやすい。
また、接着剤層が、半導体素子の底面および側面の底部周縁に接触していることが望ましい。接着剤層が半導体素子の底面および側面の底部周縁に接触していることにより、半導体素子の密着性が確保しやすいからである。
【００５２】
また、半導体素子を収容するための凹部は、その側面が、図２に示すように、テーパ形状に形成されてもよい。その理由は、凹部内に収容された半導体素子は、側面方向の応力（例えば、熱応力や外部応力等）を受けたとしても、その応力をテーパの上部である樹脂材料で緩和することができるからである。また、凹部内への半導体素子の挿入が容易になるからである。
【００５３】
凹部のテーパの形状は、側面と底面とのなす角度のうちの小さい方の角度が約６０度以上であり、約９０度未満であることが望ましい。テーパの上部である樹脂材料で緩和することができるからである。また、凹部内への半導体素子の挿入が容易になるからである。
【００５４】
また、凹部の壁面と半導体素子の側面とで構成される間隙に樹脂層が充填されることが望ましい。樹脂が充填されることにより、半導体素子が安定するために、半導体素子の接続性や信頼性が確保されやすくなるからである。
さらに、凹部の壁面と半導体素子の側面とで構成される間隙に樹脂層が充填され、かつ、樹脂絶縁層と一体化されていてもよい。
【００５５】
これにより、ビアホールが形成される他の樹脂絶縁層と、凹部の壁面と半導体素子の側面とで構成される間隙に充填される樹脂絶縁層とが同一材料であると、材料間における熱膨張係数の差などに起因する熱応力の発生を抑えられ、半導体の端部におけるクラック等の不具合が抑えられ、耐久性が確保される。その結果、半導体素子の接続性や信頼性が確保されやすくなるからである。
【００５６】
また、本発明の実施形態において、半導体素子のパッド上に、図３または図４に示すような、柱状電極または仲介層を形成することが望ましい。半導体素子のパッドとビアホールとの電気的な接続を容易に行なうことができるからである。
【００５７】
半導体素子のパッドは、一般的にアルミニウムなどで製造されているが、特に、パッド上に何らかの金属層などを形成しないアルミパッドの状態では、以下のような問題を引き起こすことがあった。フォトエッチング（露光、現像を経る工程）により層間絶縁層にビアホールを形成させた場合には、露光、現像後にパッドの表層に樹脂が残りやすくなる。また、それに加えて、現像液などの付着や後工程の薬液（例えば、めっき液、酸、アルカリなどの溶液）によりパッドの変色を引き起こす場合があった。そのため、該半導体素子のパッドとビアホールとの電気的接続性や接続信頼性が確保されにくい場合があった。
【００５８】
一方、レーザによりビアホールを形成する場合には、アルミニウム製のパッドを焼損する危険がある。また、焼損しない条件でレーザ照射を行うと、パッド上に樹脂残りが発生する場合がある。また、後工程（例えば、酸や酸化剤あるいはエッチング液に浸漬工程、種々のアニール工程等をさす。）を経ると、半導体素子のパッドの変色や溶解が発生する場合もあった。これらにより、半導体素子のパッド周辺での電気的接続性や接続信頼性が確保しにくくなるのである。
【００５９】
更に、半導体素子のパッドは、直径４０μｍ程度に作られ、ビアホールはそれより大きい径に作られているために、位置ずれなどが起きやすくなり、パッドとビアホールとの未接続など不具合が発生しやすくなる。そのため、該半導体素子のパッドとビアホールとの電気的接続性や接続信頼性が確保されにくくなる場合がある。
【００６０】
これに対して、半導体素子のパッド上に、銅等からなる仲介層を設けることで、ビアホール形成の不具合が解消されて、溶剤の使用が可能となるため、パッド上の樹脂残りを防ぐことができると共に、後工程を経てもパッドの変色や溶解が発生しない。これにより、パッドとビアホールとの電気的な接続性や接続信頼性が低下しにくくなる。更に、半導体素子のダイパッドよりも大きな径の仲介層を介在させることで、パッドとビアホールとを確実に接続させることができる。
【００６１】
さらに、仲介層を設けることによって、半導体素子をプリント配線板に埋め込む、収容、収容する前、もしくはその後にでも半導体素子の動作確認や電気検査を容易に行なうことができる。その理由は、半導体素子のパッドよりも大きい仲介層が形成されているので、検査用プローブピンが接触し易くなるからである。それにより、予め製品の可否が判定することができ、生産性やコスト面でも向上させることができる。また、プローブによるパッドの損失や傷なども発生しにくくなる。したがって、半導体素子のパッド上にトランジションを形成することによって、プリント配線板に半導体素子を好適に埋め込み、収容することができる。
【００６２】
本発明に用いられる、半導体素子を収容する樹脂絶縁層としては、ガラス布エポキシ樹脂基材、フェノール樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材などから選ばれる硬質な積層基材などを用いることができる。これ以外にも、一般的にプリント配線板で使用されるものを用いることができる。例えば、両面または片面銅張積層板や、金属膜を有しない樹脂板、樹脂フィルム、あるいはそれらの複合材料も用いることができる。
【００６３】
前記樹脂基材は、その厚さが、２０〜３５０μｍの範囲が望ましい。その理由は、厚さがそのような範囲内であれば、層間絶縁層の絶縁性の確保が容易であるとともに、層間接続性を得ることが容易となるからである。
厚さが２０μｍ未満では、層間絶縁層の絶縁性の確保が困難になりやすいことがある。一方、厚さが３５０μｍを越えると、層間での接続性を得ることができないことがあるからである。
【００６４】
本発明において、導体回路、半導体素子を収容させる金属層、および電磁波シールドを形成する金属層としては、銅箔が用いられることが望ましい。その理由は、主として、外形加工に優れ、電気特性にも優れるからである。
【００６５】
前記導体回路を形成するための銅箔は、その厚さが、５〜２０μｍの範囲であることが望ましい。その理由は、銅箔の厚さがそのような範囲内であれば、後述するようなレーザ加工を用いて、絶縁性樹脂基材にビアホール形成用の開口を形成する際に、開口周縁の銅箔の変形が少なくなり、導体回路の形成が容易となるからである。また、エッチングにより、微細な線幅の導体回路パターンを形成することが容易となるからである。銅箔の厚さが５μｍ未満では、後述するようなレーザ加工を用いて、絶縁性樹脂基材にビアホール形成用の開口を形成する際に、開口周縁の銅箔が変形するおそれがある。あるいは、導体回路を形成しがたくなることがあるからである。一方、銅箔の厚さが２０μｍ超では、エッチングにより、微細な線幅の導体回路パターンを形成し難くなることがあるからである。
【００６６】
本発明で用いる銅箔は、ハーフエッチング処理により、その厚みを調整したものでもよい。この場合には、樹脂絶縁層に貼付した銅箔の厚みは、前記の数値よりも大きいものを用い、エッチング後の銅箔の厚みが、５〜２０μｍとなるように調整することが望ましい。
さらに、両面銅張積層版の場合では、銅箔厚みが前記の範囲内であるが、両面で厚みが異なっていてもよい。それにより、強度を確保したりして後工程を阻害しないようにすることができる。
【００６７】
また、前記凹部の底面に形成される金属層としての銅箔の厚さは、５〜２０μｍが望ましい。その理由は、銅箔の厚さがそのような範囲内であれば、キャビティの外形加工を行なう場合に、該銅箔を貫通してしまうおそれが少なくなるので、凹部の底面への金属層の形成が妨げられることが少なくなる。また、エッチングによる金属層の加工形成が容易になるからである。
前記凹部の底面に形成される金属層としては、銅以外にも、ニッケル、鉄、コバルトなどの金属を用いてもよい。
【００６８】
また、電磁シールド層を形成するシート状の金属層としての銅箔の厚さは、５〜２０μｍが望ましい。その理由は、銅箔の厚さがそのような範囲内にあれば、シールド効果の確保しやすくなるからである。
【００６９】
なお、前記絶縁性樹脂基材および銅箔としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面もしくは両面銅張積層板を用いることが好ましい。その理由は、銅箔がエッチングされた後の取扱中に、配線パターンやビアホールの位置がずれることがなく、位置精度に優れるからである。
【００７０】
本発明において、半導体素子を収容するために樹脂絶縁層に設ける凹部は、ザグリ加工、パンチング、レーザ加工等によって形成することができる。特に、レーザ加工によって形成されることが望ましい。それにより、他の加工と比較して、均一な深さの凹部が形成しやすくなる。
【００７１】
前記凹部をレーザ加工によって形成する場合は、レーザ照射による加熱により金属層（銅箔）の表面に酸化膜が形成され、密着性を向上させることができることもある。また、レーザ加工は、凹部をテーパ形状に加工しやすいいのである。
また、ザグリ加工によって凹部を形成する場合には、凹部の底面に形成した金属層がストッパーの役目を果たすので、凹部の深さを均一にすることができる。
【００７２】
前記凹部の深さは、収容される半導体素子自体の厚みおよびその半導体素子の接続パッド上に形成されることがある柱状電極あるいは仲介層の厚み、接着剤層の厚みなどに応じて決められる。そして、凹部の底部には金属層が形成されるので、半導体素子と樹脂絶縁層との間に設けられる接着剤層の厚みを均一にすることが容易となる。その結果として、半導体素子を収容した際に、半導体素子の傾きなどを少なくすることができるのである。
【００７３】
また、半導体素子と樹脂絶縁層との密着性を均一に保持することができるので、ヒートサイクルなどの信頼性試験を行っても、長期間に亘って密着性が低下し難くなる。
【００７４】
また、半導体素子を収容するための凹部は、その側面を底面から上方に向かうにつれて末広がりとなるようなテーパを有する形状に形成されることが望ましい。そのような形状とすることで、凹部内に収容された半導体素子は、側面方向の応力（例えば、熱応力や外部応力等）を受けても、その応力を緩和することができる。さらに、半導体素子を固着させるために半導体素子の底面に設けた接着剤が、毛管現象によって凹部の側面に沿って流動することが少なくなるので、半導体素子の凹部底部への密着性が低下しにくくなる。
【００７５】
本発明において、テーパの角度は、図２に示すように、側面と底面とがなす外角で定義され、そのテーパの角度は、６０度以上、９０度未満であることが望ましく、６０度〜８５度の範囲がより望ましい。その理由は、テーパ角度がそのような範囲内であれば、半導体素子の側面における応力により移動を抑制することが相殺されることが少なくなるために、信頼性試験を行った場合に、ビアホールの接続不具合が起こりにくくなるからである。テーパ角度が６０度未満では、半導体素子の側面における応力により移動を抑制することが相殺されることもあり、そのために、信頼性試験を行うと、ビアホールの接続不具合が早期に引き起こしたりすることがあるからである。
【００７６】
本発明において、半導体素子を収容する絶縁樹脂層の一実施形態としては、上述したような絶縁性樹脂基材を２枚用いる、即ち、一方の表面に半導体素子収容用凹部の底面のサイズよりも大きなサイズの金属層が形成された第一絶縁性樹脂基材と、その第一絶縁性樹脂基材の金属層が形成された側の表面に第二絶縁性樹脂基材とを積層し、第一絶縁性樹脂基材の他方の表面に対してレーザ照射を行って、金属層に達する半導体素子収容用凹部およびその凹部の側面の外側にシールドビア形成用の複数の非貫通孔を形成することで、その凹部の底面および非貫通孔の底面から金属層が露出するようにした後、非貫通孔に金属めっきを充填することによって、電磁シールド層としてのシールドビアを凹部の側面の外側に形成してなる半導体収容用基板を形成する。
【００７７】
また、他の実施形態としては、一方の表面に半導体素子収容用凹部の底面のサイズよりも大きなサイズの金属層が形成されてなる第二絶縁性樹脂基材と、金属層に対応する領域に半導体素子のサイズにほぼ相当する大きさの開口が形成されてなる第一絶縁性樹脂基材とを積層して、開口の一方が塞がれた形態の半導体素子収容用凹部を形成した後、第一絶縁性樹脂基材の表面に対してレーザ照射を行って、金属層に達する複数の非貫通孔を形成することで、その非貫通孔の底面から金属層が露出するようにした後、非貫通孔に金属めっきを充填することによって、電磁シールド層としてのシールドビアを凹部の側面の外側に形成してなる半導体収容用基板を形成してもよい。
【００７８】
さらに他の実施形態としては、一方の表面に半導体素子収容用凹部の底面のサイズよりも大きなサイズの金属層が形成された第一絶縁性樹脂基材の、その金属層が形成された側の表面に第ニ絶縁性樹脂基材を積層し、第一絶縁性樹脂基材の他方の表面に対してレーザ照射を行って、金属層に達する半導体素子収容用凹部を形成することで、その凹部の底面から金属層が露出するようにした後、その凹部の内壁面全体にめっき、あるいはスパッタリングにより金属被覆層を形成することによって電磁シールド層を形成してなる半導体収容用基板を形成する。
【００７９】
このような実施形態では、第一の絶縁性樹脂基材および第二の絶縁性樹脂基材の厚さは、２０〜３５０μｍであることが望ましい。その理由は、厚さがそのような範囲内では、層間絶縁層の絶縁性の確保および層間接続を行うビアホールの形成が容易となり、電気接続性の低下を招くことが少なくなるからである。
【００８０】
また、それぞれの絶縁性樹脂基材としては、単層からなる樹脂基材を用いてもよいし、複数層に多層化した樹脂基材を用いてもよい。
【００８１】
前記半導体収容基板の凹部内用に半導体素子を埋め込んで収容させた後、半導体収容用基板の片面もしくは両面に層間樹脂絶縁層を形成し、次いでその層間樹脂絶縁層に、半導体素子との電気的接続をなすビアホールを含んだ導体回路を形成した後、更に他の層間樹脂絶縁層と導体回路とを交互に積層することによって、本発明にかかる多層プリント配線板を製造することができる。
【００８２】
前記半導体収容基板の凹部内に埋め込む半導体素子としては、その接続パッド上に予め柱状電極が形成された半導体素子、あるいは接続パッドを被覆する仲介層が形成された半導体素子のいずれでも用いることができ、これらの半導体素子は、柱状電極あるいは仲介層を介して層間樹脂絶縁層に設けたビアホールに電気的に接続される。
【００８３】
以下、（１）柱状電極を有する半導体素子および（２）仲介層を有する半導体素子の製造方法について説明する。
（１）柱状電極を有する半導体素子の製造方法
本発明で用いる柱状電極を有する半導体素子とは、柱状電極あるいは再配線を有する半導体素子を意味する。
図３に示すように、ウエハ状態の半導体素子１（シリコン基板）上にアルミニウムなどからなる接続パッド２を形成し、その上面において接続パッド２の中央部を除く部分に保護膜３（パッシベーション膜）を形成したものを用意する。この状態では、接続パッド２の表面は、保護膜３に被覆されていない中央部において露出している。
【００８４】
次に、半導体素子１の上面全体に下地金属層４を形成する。下地金属層としては、クロム、銅、ニッケルなどを用いることができる。
次いで、下地金属層４の上面に液状レジストからなるメッキレジスト層を形成し、メッキレジスト層の半導体素子の接続パッドに対応する部分に開口部を形成する。
【００８５】
次いで、下地金属層４をメッキ電流路として電解メッキを行うことにより、メッキレジスト層の開口部内の下地金属層の上面に柱状電極５を形成する。その後、メッキレジスト層を剥離し、さらに、柱状電極５をマスクとして下地金属層の不要な部分をエッチングして除去すると、柱状電極下にのみ下地金属層４が残存される。
【００８６】
さらに、半導体素子１の上面側にエポキシ樹脂やポリイミド等からなる封止膜６を形成する。この状態において、柱状電極５の上面が封止膜６によって覆われた場合には、表面を適宜に研磨することにより、柱状電極５の上面を露出させる。次に、ダイシング工程を経ると、個々の半導体チップ（柱状電極を有する半導体素子）が得られる。
【００８７】
（２）仲介層を有する半導体素子の製造方法
本発明において用いられる仲介層とは、半導体素子のパッド上に設けられるビアホールとの電気的な接続を行うための介在層を意味する。
【００８８】
図４に示すように、内蔵する半導体素子１０の全面に蒸着、スパッタリングなどを行い、全面に導電性の金属層１２（第１薄膜層）を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。その理由は、金属層の厚みがそのような範囲内であれば、全面に均一な膜厚の金属層を形成することが容易となり、膜厚のバラツキが少なくなるからである。
【００８９】
上記第１薄膜層１２により、接続パッド１４が被覆され、仲介層２０と半導体素子の接続パッド１４の界面の密着性を高めることができる。また、これらの金属で半導体素子１０の接続パッド１４を被覆することで、界面への湿分の侵入を防ぎ、パッドの溶解、腐食を防止し、信頼性を低下させにくくすることができる。
【００９０】
第１薄膜層１２の金属としては、クロム、ニッケル、チタンのいずれかの金属を用いることが望ましい。その理由は、接続パッド１４と金属層１２との密着性がよく、また、界面への湿分の侵入を防止しやすいからである。
第１薄膜層１２上に、スパッタ、蒸着、または無電解めっきにより第２薄膜層１７を形成させる。その金属としてはニッケル、銅、金、銀などがある。電気特性、経済性、あるいは後工程で形成される厚付け層が主として銅から形成されることから、第２薄膜層１７も銅を用いて形成することが望ましい。
【００９１】
ここで第２薄膜層１７を設ける理由は、第１薄膜層１２だけでは、後述する厚付け層を形成するための電解めっき用のリードを取ることが難しいためである。第２薄膜層１７は、厚付けのリードとして用いられる。
第２薄膜層１７の厚みは、０．０１〜５．０μｍの範囲が望ましい。その理由は、厚さがそのような範囲内では、リードとしての役割を果たすことができるとともに、エッチングの際、下層の第１薄膜層がより多く削れて隙間ができるということが少なくなるので、湿分が侵入し難くなり、信頼性の低下を招くことがないからである。
前記第２薄膜層１７上に、無電解あるいは電解めっきにより厚付けさせる。形成される金属の種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、仲介層としての強度や構造上の耐性、あるいは後工程で形成されるビルドアップ配線層の導体層は主として銅から形成されることから、電解銅めっきにより形成することが望ましい。
【００９２】
厚付け電解銅めっき層１８の厚みは、１〜２０μｍの範囲が望ましい。その理由は、厚さがそのような範囲内では、上層のビアホールとの接続信頼性が低下することが少なくなるからである。また、エッチングの際にアンダーカットが生じることが少なくなり、形成される仲介層とビアホールの界面に隙間が発生することが少なくなる。
【００９３】
その後、エッチングルジストを形成して、露光、現像して仲介層以外の部分の金属を露出させてエッチングを行い、半導体素子のパッド上に第１薄膜層１２、第２薄膜層１７、厚付け層１８からなる仲介層２０を形成させる。
【００９４】
上記仲介層の製造方法以外にも、基板の凹部内に半導体素子を内蔵した後、仲介層を形成してもよいし、半導体素子およびコア基板の上に形成した金属膜上にドライフィルムレジストを形成して仲介層に該当する部分を除去させて、電解めっきによって厚付けした後、レジストを剥離してエッチング液によって、同様に半導体素子のダイパッド上に仲介層を形成させることもできる。
【００９５】
次に、本発明にかかる多層プリント配線板を製造する方法の一例について、具体的に説明する。
Ａ．半導体素子収容用基板の作製
本発明にかかる多層プリント配線板を製造するに当たって、それを構成する半導体素子収容用基板としては、絶縁性樹脂基材の片面もしくは両面に銅箔が貼付けられてなる第一の絶縁性樹脂基材と第二の絶縁性樹脂基材とを積層した形態のものを用いる。
【００９６】
（１）前記第一絶縁性樹脂基材は、例えば、両面銅張積層板から形成することができ、このような両面銅張積層板の一方の表面にレーザ照射を行って、一方の銅箔および樹脂絶縁層を貫通して他方の銅箔の裏面に達するビアホール形成用開口およびシールドビア形成用開口を形成する。
このとき、シールドビア形成用開口は、後述するような半導体素子収容用凹部の形成領域の外側に形成され、隣接する開口どうしが連結した形態に形成される。
【００９７】
前記レーザ照射は、パルス発振型炭酸ガスレーザ加工装置を用いて行われ、その加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数２０００〜３０００Ｈｚ、ショット数が１〜５の範囲内であることが望ましい。
【００９８】
このような加工条件のもとで形成され得る開口径は、２０〜２５０μｍであることが望ましい。その理由は、口径がそのような範囲内では、ビアホール形成が技術的に容易になり、電気接続性の低下を招くことが少なくなるからである。また、めっきによる充填が容易になるので、電気接続性の低下を招くことが少なくなり、配線の高密度化が容易になるからである。口径が２０μｍ未満では、ビアホール形成が技術的に困難になることがあり、電気接続性が確保しにくくなることがある。一方、口径が２５０μｍを超えると、めっきでの充填性に難があることがあり、電気接続性が確保されないことがあるし、配線の高密度化を阻害することもあるからである。
【００９９】
なお、レーザ照射によって銅張積層板にビアホール形成用開口およびシールドビア形成用開口を形成させるには、銅箔と絶縁性樹脂基材とに同時に開口を形成するようなレーザ照射を行うダイレクトレーザ法と、ビアホール形成用開口に該当する銅箔部分をエッチングにより予め除去した後に、絶縁性樹脂基材にビーム照射を行うコンフォーマル法があり、そのどちらを用いてもよい。
【０１００】
（２）前記工程で形成された開口内に残留する樹脂残滓を除去するために、デスミア処理を行うことが望ましい。
このデスミア処理は、酸あるいは酸化剤（例えば、クロム酸、過マンガン酸）の薬液処理等の湿式処理や、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等の乾式処理によって行われる。
これらのデスミア処理を選択する方法は、絶縁性樹脂基材の種類や、厚み、開口径、レーザ条件等により残留が予想されるスミア量に応じて選ばれる。
【０１０１】
（３）前記デスミア処理した基板のビアホール形成用開口および側面金属層であるシールドビア形成用開口に対して、銅箔をめっきリードとする電解銅めっき処理を施して、ビアホール形成用開口およびシールドビア形成用開口内に電解銅めっきを完全に充填して、ビアホール（フィルドビア）およびシールドビアが形成される。
なお、場合によっては電解銅めっき処理の後、基板の開口上部に盛り上がった電解銅めっきを、ベルトサンダー研磨、バフ研磨、エッチング等によって除去して平坦化してもよい。
【０１０２】
（４）前記第一の絶縁性樹脂基材の両面にレジスト層を形成し、露光・現像工程を経て、レジスト非形成部分に対して、塩化第二銅などからなるエッチング液により、エッチング処理を行う。その後、レジストを剥離することにより、第一の絶縁性樹脂基材の一方の表面には、ビアホールランドを含んだ導体回路、位置合わせ用の位置決めマーク等が形成され、他方の表面には、半導体素子に関連したサイズを有する金属層、ビアホールランドを含んだ導体回路、位置合わせ用の位置決めマーク等が形成される。
なお、複数のシールドビアは互いに連結された形態に形成され、それらの一端は、第一の絶縁性樹脂基材の一方の表面に露出しており、他方は金属層表面に接続されて、電磁シールド層を形成している。
【０１０３】
（５）前記第一の絶縁性樹脂基材の金属層が形成された側の表面に第二の絶縁性樹脂基材を積層する。
例えば、接着剤層であるプリプレグに銅箔を重ね合わせたものから第二の絶縁性樹脂基材を形成し、それを第一の絶縁性樹脂基材の片面に熱圧着により積層してなる積層体を形成する。
【０１０４】
（６）前記積層体を構成する第一絶縁性樹脂基材の金属層を設けた面に、前記（１）と同様にレーザ照射を行って、第二絶縁性樹脂基材の銅箔表面を貫通すると共に樹脂層を通過して、第一絶縁性樹脂基材に形成したビアホールランドを含んだ導体回路に達するビアホール形成用の開口を形成する。
【０１０５】
このビアホール形成用開口の加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数２０００〜３０００Ｈｚ、ショット数が１〜１０の範囲内であることが望ましい。
また、前記加工条件のもとで形成され得るビアホール形成用開口の口径は、２０〜２５０μｍであることが望ましい。その理由は、口径がそのような範囲内では、ビアホール形成が技術的に容易になり、電気接続性の低下を招くことが少なくなるからである。また、めっきによる充填が容易になるので、電気接続性の低下を招くことが少なくなり、配線の高密度化が容易になるからである。
【０１０６】
（７）前記（６）の工程で形成されたビアホール形成用開口内に残留する樹脂残滓を除去するために、前記（２）と同様にデスミア処理を行う。
【０１０７】
（８）次に、前記第一絶縁性樹脂基材の表面を保護フィルムにより被覆した状態で、前記デスミア処理した基板の銅箔面に対して、その銅箔をめっきリードとする電解銅めっき処理を施して、開口内に電解銅めっきを完全に充填し、フィルドビアを形成する。
【０１０８】
なお、場合によっては電解銅めっき処理の後、基板のビアホール形成用開口の上部に盛り上がった電解銅めっきを、ベルトサンダー研磨、バフ研磨、エッチング等によって除去して平坦化してもよい。
また、無電解めっきを経て、電解めっきを形成してもよい。この場合には、無電解めっき膜は、銅、ニッケル、銀等の金属を用いてもよい。
【０１０９】
（９）前記電解銅めっき膜上に、レジスト層を形成する。レジスト層は、塗布でも予めフィルム状にしたものを貼り付けるいずれの方法でもよい。このレジスト上に予め回路が描画されたマスクを載置して、露光、現像処理してエッチングレジスト層を形成し、エッチングレジスト非形成部分の金属層をエッチングして、ビアホールランドを含んだ導体回路を形成し、その後、前記（８）の工程で貼付した保護フィルムを剥離させる。
このエッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも１種の水溶液が望ましい。
【０１１０】
前記銅箔をエッチングして導体回路を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを調整してもよい。
前記導体回路の一部としてのビアホールランドは、その内径がビアホール口径とほぼ同様であるか、その外径をビアホール径よりも大きく形成し、ランド径を５０〜３５０μｍの範囲に形成することが好ましい。その理由は、その理由は、ランド径がそのような範囲内では、ビアホールとランドの接続が阻害されることが少なくなるとともに、高密度化を阻害することも少なくなるからである。
【０１１１】
（１０）次いで、第一絶縁性樹脂基材の金属層を設けた面と反対側の表面領域（半導体素子収容領域）に、例えば、レーザ加工によって樹脂層を貫通して金属層表面に達する開口を形成し、その開口から金属層表面が露出するような凹部を形成して、半導体素子収容用基板とする。必要に応じて、レジスト形成工程、エッチング処理工程を経て、金属層が露出されるような凹部を形成することもできる。
例えば、前記第一絶縁性樹脂基材と第二絶縁性樹脂基材との積層体に、パルス発振型炭酸ガスレーザ加工装置を用いたレーザ照射によって、第一絶縁性樹脂基材の表面から樹脂層を貫通して金属層表面に達する開口を形成して半導体素子を収容または内蔵させる凹部を形成する。
【０１１２】
前記半導体素子を収容する凹部の加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数２０００〜３０００Ｈｚ、ショット数が１〜１０の範囲内であることが望ましい。
このようなレーザ加工により、半導体素子を内蔵させる凹部が形成され、該凹部の底面には、金属層（この場合は、銅箔を指す。）が露出される。
【０１１３】
Ｂ．半導体素子の収容、埋め込み
（１１）前記Ａ．の（１）〜（１０）の工程により得られた半導体素子収容用基板に、半導体素子を埋め込む。
この埋め込まれる半導体素子としては、前述したように、接続パッド上に予め柱状電極が形成された半導体素子、あるいは接続パッドを被覆する仲介層が形成された半導体素子のいずれをも用いることができるが、ここでは後者を用いる場合について説明する。
【０１１４】
この仲介層は、半導体素子のパッドとプリント配線板のビアホールを含む導体回路とを直接的に接続させるために設けられた仲介層であり、ダイパッド上に、薄膜層を設け、その薄膜層上にさらに厚付け層を設けることによって形成され、少なくとも２層以上の金属層で形成することが好ましい。
また、この仲介層は、半導体素子のダイパッドよりも大きなサイズに形成されることが好ましい。そのようなサイズにすることによって、ダイパッドとの位置合わせが容易となり、その結果、ダイパッドとの電気的接続性が向上すると共に、ダイパッドにダメージを与えることなくレーザ照射やフォトエッチングによるビアホール加工が可能となる。そのため、半導体素子のプリント配線板への埋め込み、収容、収容や電気的な接続を確実に行うことができる。
また、仲介層上には、直接、プリント配線板の導体回路をなす金属層を形成することが可能となる。
また、仲介層は、前述したような製造方法以外にも、半導体素子の接続パッド側の全表面または半導体素子を埋め込んだ半導体素子収容用基板上に形成した金属膜上に、ドライフィルムからなるレジストを形成し、仲介層に該当する部分を除去させた後、電解めっきによって厚付けし、その後、レジストを剥離してエッチング液によって、同様に半導体素子の接続パッド上に仲介層を形成させることもできる。
【０１１５】
（１２）半導体素子を収容、内蔵した基板上に、絶縁樹脂層を設けた後、前記Ａ．の（１）〜（４）と同様の処理を行うことにより、内蔵された半導体素子の接続パッド上に形成した仲介層に電気的に接続されるビアホール、半導体素子収容用基板に形成されたビアホールを含む導体回路に電気的に接続されるビアホール、および外側の導体回路を形成することができる。さらに、絶縁樹脂層と銅箔を積層させ、前記Ａ．の（１）〜（４）と同様の処理を繰り返し行うことにより、更に多層化したプリント配線板を得ることができる。
【０１１６】
前述の方法は、絶縁樹脂層の積層を逐次積層することにより絶縁樹脂層の多層化を行ったが、必要に応じて、絶縁樹脂層が１単位の回路基板を２層以上に積層し、一括で加熱圧着することによって、絶縁樹脂層の多層化を行うような多層プリント配線板としてもよい。
【０１１７】
（１３）次に、最も外側の回路基板の表面にソルダーレジスト層をそれぞれ形成する。この場合、回路基板の外表面全体にソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、半田パッドの開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路のビアホール直上に位置する導電性パッド部分を露出させた半田パッド開口をそれぞれ形成する。この場合、ソルダーレジスト層をドライフィルム化したものを貼り付けて、露光・現像もしくはレーザ加工により開口を形成させてもよい。
【０１１８】
前記マスク層の非形成部から露出した半田パッド上に、ニッケル−金などの耐食層を形成する。このとき、ニッケル層の厚みは、１〜７μｍが望ましく、金層の厚みは０．０１〜０．１μｍが望ましい。
これ以外にも、ニッケル−パラジウム−金、金（単層）、銀（単層）等を形成してもよい。耐食層を形成した後に、マスク層を剥離する。これにより、耐食層を形成された半田パッドと耐食層が形成されていない半田パッドとが混在するプリント配線板となる。
【０１１９】
（１４）前記（１３）の工程で得られたソルダーレジストの開口からビアホール直上に露出した半田パッド部分に、半田体を供給し、この半田体の溶融・固化によって半田バンプを形成し、あるいは導電性ボールまたは導電性ピンを導電性接着剤もしくは半田層を用いてパッド部に接合して、多層回路基板が形成される。
【０１２０】
前記半田体および半田層の供給方法としては、半田転写法や印刷法を用いることができる。
ここで、半田転写法は、プリプレグに半田箔を貼合し、この半田箔を開口部分に相当する箇所のみを残してエッチングすることにより、半田パターンを形成して半田キャリアフィルムとし、この半田キャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、半田パターンがパッドに接触するように積層し、これを加熱して転写する方法である。
【０１２１】
一方、印刷法は、パッドに相当する箇所に開口を設けた印刷マスク（メタルマスク）を基板に載置し、半田ペーストを印刷して加熱処理する方法である。このような半田バンプを形成する半田としては、Ｓｎ／Ａｇ半田、Ｓｎ／Ｉｎ半田、Ｓｎ／Ｚｎ半田、Ｓｎ／Ｂｉ半田などが使用でき、それらの融点は、積層される各回路基板間を接続する導電性バンプの融点よりも低いことが望ましい。
【実施例】
【０１２２】
（実施例１−１）
（１）基材の準備
まず、半導体素子収容用基板を構成するプリント基板を製作する。このプリント基板は、第一絶縁性基材３０と第二絶縁性基材４０からなり、それらの基材を積層して形成する。プリント基板の材質の一例としては、エポキシ系樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面または両面銅張積層板を出発材料として用いる。
前記第一絶縁性基材３０として、厚みが６０μｍの樹脂絶縁層３２の両面に、厚みが１５μｍの銅箔３４を貼付してなる両面銅張積層板を用いる。この積層板の銅箔３２が１５μｍよりも厚いものを用いて、エッチング処理により、銅箔の厚みを１５μｍに調整してもよい（図５（ａ）参照）。
【０１２３】
（２）ビアホールおよびシールドビア形成用開口の形成
前記第一絶縁性基材３０の一方の銅箔表面に、炭酸ガスレーザ照射を行って、銅箔３４および樹脂絶縁層３２を貫通して他方の銅箔表面に達するビアホール形成用開口３６およびシールドビア形成用開口３７を形成した（図５（ｂ）参照）。
【０１２４】
このとき、シールドビア形成用開口３７（非貫通孔）は、後述するような半導体素子収容用凹部の形成領域の外側に形成され、隣接する開口どうしが互いに直列に連結した形態に形成される。
さらにその開口内を過マンガン酸の薬液処理によってデスミア処理した。
【０１２５】
この実施例においては、ビアホール形成用の開口３６およびシールドビア形成用開口３７の形成には、日立ビア社製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚６０μｍのガラス布エポキシ樹脂基材に、銅箔にダイレクトに、以下のような照射条件で、レーザビームを照射して１００穴／秒のスピードで、直径７５μｍのビアホール形成用開口３６およびシールドビア形成用開口３７を形成した。
【０１２６】
（照射条件）
パルスエネルギー：０．５〜１００ｍＪ
パルス幅：１〜１００μｓ
パルス間隔：０．７ｍｓ
周波数：２０００Ｈｚ
【０１２７】
（３）電解銅めっき膜の形成
デスミア処理を終えた第一絶縁性基材３０のビアホール形成用開口３６およびシールドビア形成用開口３７を設けた銅箔面に、以下のようなめっき条件で、銅箔をめっきリードとする電解銅めっき処理を施した。
【０１２８】
〔電解めっき液〕
硫酸  ２．２４ｍｏｌ／ｌ
硫酸銅  ０．２６ｍｏｌ／ｌ
添加剤Ａ（反応促進剤）  １１．０ｍｌ／ｌ
添加剤Ｂ（反応抑制剤）  １０．０ｍｌ／ｌ
【０１２９】
〔電解めっき条件〕
電流密度  １Ａ／ｄｍ２
時間  ６５分
温度  ２２±２℃
【０１３０】
このようなめっき処理によって、添加剤Ａにより開口内の電解銅めっき膜の形成が促進され、逆に添加剤Ｂにより主として銅箔部分に付着されて、めっき膜の形成を抑制される。また、開口内が電解銅めっきで充填されて、銅箔とほぼ同一の高さになると、添加剤Ｂが付着されるので、銅箔部分と同様にめっき膜の形成が抑制される。これにより、開口内に完全に電解銅めっきが充填されると共に、開口から露出した電解銅めっきと銅箔とがほぼ平坦に形成された（図５（ｃ）参照）。
また、銅箔および電解めっき膜からなる導体層をエッチングによって、厚みを調整してもよい。場合によってはサンダーベルト研磨およびバフ研磨の物理的方法によって導体層の厚みを調整してもよい。
【０１３１】
（４）導体回路（フィルドビアを含む）、シールドビアおよび金属層の形成
前記（３）の工程を経た第一絶縁性基材３０の銅箔３４および銅めっき膜上に、感光性ドライフィルムを用いてエッチングレジスト層（図示を省略）を形成した。即ち、第一絶縁性基材３０の両面の銅箔面にエッチングレジスト層を形成した。そのレジスト層の厚みは、１５〜２０μｍの範囲であり、ランドを含む導体回路および半導体素子のサイズに関連したサイズの金属層が描画されたマスクを用いて、露光・現像を経て、銅箔上にレジスト非形成部を形成した。
次いで、レジスト非形成部に、過酸化水素水／硫酸からなるエッチング液により、エッチングを行い、非形成部に該当する銅めっき膜および銅箔を除去する。
【０１３２】
その後、レジストをアルカリ液により剥離することによって、フィルドビア３９のランドを含む導体回路４１、金属層４２、シールドビア４７が形成される。必要に応じて、ダミーパターンや、アライメントマーク、製品認識記号等を形成することができる。
なお、この工程においては、複数のシールドビア４７は、図１（ａ）に示されるような直列に連結された形態となり、金属層４２の表面に接続されて、電磁シールド層を形成する。
【０１３３】
これによって、第一絶縁性基材３０の表面と裏面に導体回路４１が形成されると共に、これらの導体回路４１を電気的に接続するフィルドビア３９が形成され、さらに、半導体素子に接触する金属層４２が形成され、そして金属層４２の表面に接続されて電磁シールド層を構成するシールドビア４７が形成されてなる回路基板が得られる。
【０１３４】
なお、この回路基板に形成される金属層４２は、第一絶縁性基材の裏面に形成され、半導体素子を収容する凹部を形成する領域に相当する回路基板表面の銅箔部分はエッチングにより除去される（図５（ｄ）参照）。
【０１３５】
（５）第一絶縁性基材と第二絶縁性基材との積層
前記第一絶縁性基材３０に積層される第二絶縁性基材４０としては、厚みが６０μｍの樹脂絶縁層４３の片面に、厚みが１５μｍの銅箔４４が貼付されてなる片面銅張積層板を用いる。
【０１３６】
このような第二絶縁性基材４０は、銅箔が形成されていない側の表面が第一絶縁性基材３０の金属層４２が形成された表面に接触した状態で積層される。第一絶縁性基材３０と第二絶縁性基材４０の積層は、以下のような条件で両者を熱圧着することにより行われる（図５（ｅ）参照）。
【０１３７】
（圧着条件）
温度：１５０〜１８０℃
プレス圧力：１００〜２００ｋｇｆ／ｃｍ２
圧着時間：５〜１０分
【０１３８】
なお、この実施例では、第一絶縁性基材３０および第二絶縁性基材４０を単層で形成させたが、２層以上の複数層で形成してもよい。
【０１３９】
（６）ビアホール形成用開口の形成
前記第二絶縁性基材４０の銅箔形成面に対して、炭酸ガスレーザ照射を行って、銅箔４４を貫通すると共に、樹脂絶縁層４３を通過して、前記第一絶縁性基材３０に設けたフィルドビア３９のビアランドを含む導体回路４１表面に達するビアホール形成用開口４６を形成した（図５（ｆ）参照）。さらに、それら開口内を過マンガン酸の薬液処理によってデスミア処理した。
【０１４０】
この実施例において、第二絶縁性基材４０にビアホール形成用の開口４６を形成するには、日立ビア社製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用した。第二絶縁性基材４０の基材厚６０μｍのガラス布エポキシ樹脂基材４３に貼付された銅箔４４にダイレクトに、以下のような照射条件で、レーザビームを照射して１００穴／秒のスピードで、直径７５μｍのビアホール形成用の開口４６を形成した。
【０１４１】
（照射条件）
パルスエネルギー：０．５〜１００ｍＪ
パルス幅：１〜１００μｓ
パルス間隔：０．７ｍｓ
周波数：２０００Ｈｚ
【０１４２】
（７）電解銅めっき膜の形成
前記第一絶縁性基材３０の表面を保護フィルム４８を貼付して被覆した後、開口内のデスミア処理を終えた第二絶縁性基材４０の銅箔面に、以下のような組成の電解めっき液溶液を用いて、銅箔をめっきリードとする電解銅めっき処理を施した。
【０１４３】
〔電解めっき液〕
硫酸  ２．２４ｍｏｌ／ｌ
硫酸銅  ０．２６ｍｏｌ／ｌ
添加剤Ａ（反応促進剤）  １１．０ｍｌ／ｌ
添加剤Ｂ（反応抑制剤）  １０．０ｍｌ／ｌ
【０１４４】
〔電解めっき条件〕
電流密度  １Ａ／ｄｍ２
時間  ６５分
温度  ２２±２℃
【０１４５】
このようなめっき処理においては、添加剤Ａにより開口内の電解銅めっき膜の形成が促進され、逆に添加剤Ｂにより主として銅箔部分に付着されて、めっき膜の形成を抑制される。また、開口内が電解銅めっきで充填されて、銅箔とほぼ同一の高さになると、添加剤Ｂが付着されるので、銅箔部分と同様にめっき膜の形成が抑制される。これにより、開口内に完全に電解銅めっきが充填されると共に、開口から露出した電解銅めっきと銅箔とがほぼ平坦に形成された。
また、銅箔、電解めっき膜からなる導体層をエッチングによって、厚みを調整してもよい。場合によってはサンダーベルト研磨およびバフ研磨の物理的方法によって導体層の厚みを調整してもよい。
【０１４６】
（８）導体回路およびフィルドビアの形成
前記（７）の工程を経た第二絶縁性基材４０の銅箔４４および銅めっき上に、感光性ドライフィルムを用いてエッチングレジスト層（図示を省略）を形成した。このレジスト層の厚みは、１５〜２０μｍの範囲であり、フィルドビアのランドを含む導体回路が描画されたマスクを用いて、露光・現像を経て、銅箔上にレジスト非形成部を形成した。
【０１４７】
次いで、レジスト非形成部に、過酸化水素水／硫酸からなるエッチング液により、エッチングを行い、非形成部に該当する銅めっき膜および銅箔を除去する。
【０１４８】
その後、レジストをアルカリ液により剥離し、さらに、前記（７）の工程にて第一絶縁性基材３０の表面に貼付した保護フィルム４８を剥離させることによって、第二絶縁性基材４０の片面に導体回路５０が形成されると共に、これらの導体回路を第一絶縁性基材３０に設けたフィルドビア３９のランド４１に電気的に接続するフィルドビア５２が形成される（図５（ｇ）参照）。必要に応じて、ダミーパターンや、アライメントマーク、製品認識記号等を形成することもできる。
【０１４９】
（９）半導体素子収容用凹部の形成
前記（４）の工程で、エッチングによって銅箔部分が除去されている樹脂部分に、炭酸ガスレーザ照射を行って、樹脂層を貫通して金属層表面に達する開口を形成し、その開口内に金属層が露出するようにして、その開口の側面と金属層表面（底面）によって半導体素子５５を内蔵するための凹部５４が形成される（図６（ａ）参照）。
【０１５０】
この実施例において、第一絶縁性基材３０に半導体素子収容用の凹部５４を形成するには、日立ビア社製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用した。第一絶縁性基材表面の銅箔が除去された領域に対して、基材厚６０μｍのガラス布エポキシ樹脂基材に、以下のような照射条件でレーザビームを照射して、収容すべき半導体素子のサイズよりも僅かに大きなサイズで、深さが約１００μｍであるような半導体素子収容用の凹部５４を形成した。
【０１５１】
（照射条件）
パルスエネルギー：０．５〜１００ｍＪ
パルス幅：１〜１００μｓ
パルス間隔：０．７ｍｓ
周波数：２０００Ｈｚ
【０１５２】
なお、レーザ加工により形成された半導体素子収容用の凹部５４は、その底面に金属層４２が露出された状態となり、凹部５４の深さはほぼ均一であり、四隅の形状も円弧状になっていなかった。
【０１５３】
（１０）柱状電極を有する半導体素子の収容
前記（１）〜（９）の工程に従って作製された半導体素子収容用基板の凹部５４に収容、内蔵させる半導体素子５５としては、以下の（ａ）〜（ｄ）の工程により作製した柱状電極を有する半導体素子を用いた。
【０１５４】
（ａ）シリコン基板の準備
ウエハ状態のシリコン基板（半導体基板）上に接続パッドが形成され、その上面において接続パッドの中央部を除く部分に保護膜（パッシベーション膜）が形成され、接続パッドの中央部が保護膜に形成された開口部を介して露出されたものを用意する。
【０１５５】
（ｂ）下地金属層の形成
シリコン基板の上面全体に、スパッタリングにより、厚みが２μｍの銅からなる下地金属層を形成する。
【０１５６】
（ｃ）柱状電極の形成
次に、下地金属層の上面にアクリル系樹脂等の感光性樹脂からなるドライフィルムレジストをラミネートして、厚みが１１０μｍのメッキレジスト層を形成する。形成すべき柱状電極の高さを１００μｍ程度に設定した。
次いで、メッキレジスト層のパッドに対応する部分に開口を描画したマスクを用いて、露光・現像を経て、レジストに開口部が形成する。
さらに、下地金属層をメッキ電流路として電解銅めっきを行うことにより、メッキレジスト層の開口部内の下地銅層の上面に銅からなる柱状電極を形成する。
最後に、メッキレジスト層を剥離し、柱状電極をマスクとして下地金属層の不要な部分をエッチングして除去すると、柱状電極下にのみ下地金属層が残存される。
【０１５７】
（ｄ）封止膜の形成
前記（ｃ）で得られたシリコン基板の上面側にエポキシ樹脂やポリイミド等からなる絶縁樹脂である封止膜を形成する。この状態において、柱状電極の上面が封止膜によって覆われた場合には、表面を適宜に研磨することにより、柱状電極の上面を露出させる。
次に、ダイシング工程により、個々の半導体チップ（半導体装置）が得られる。このとき、柱状電極を有する半導体素子の厚みは１００μｍに形成した。
【０１５８】
前記（ａ）〜（ｄ）の工程によって作製した半導体素子５５の下面側に、熱硬化型の接着剤、その一例として、エポキシ樹脂の一部をアクリル化した熱硬化型樹脂からなる接着剤を施して、厚みが３０〜５０μｍの接着剤層５６を形成した。
【０１５９】
その後、半導体素子収容用基板の凹部５４に収容した後、１００〜２００度の間で熱処理を行い、接着剤層５６を硬化させた。これにより、半導体素子５５が内蔵された基板６０が得られた（図６（ｂ）参照）。
このとき、半導体素子の柱状電極５８の先端と基板の上面とはほぼ同一面上となった。即ち、半導体素子５５には傾きはなかった。
【０１６０】
（１１）積層工程
前記（１０）で得られた基板６０上にプリプレグなどの接着材層６２を挟み、この上に厚みが６０μｍの樹脂絶縁層６４の片面に、厚みが１５μｍの銅箔６６が貼付されてなる片面銅張積層板を積層し（図６（ｃ）参照）、以下のような条件で、矢印方向に加熱プレスを行って多層化した（図６（ｄ）参照）。
【０１６１】
（プレス条件）
温度：８０〜２５０℃
圧力：１．０〜５．０ｋｇｆ／ｃｍ２
プレス時間：１０〜６０分
【０１６２】
（１２）ビアホール形成用開口の形成
前記（６）の工程と同様にして、銅箔６６を貫通すると共に、樹脂絶縁層６４を通過して、半導体素子収容用基板をなす第一絶縁性基材に形成されたビアランドを含む導体回路４１、および半導体素子上のパッド上に設けた柱状電極５８にそれぞれ達するビアホール形成用開口７０、および７２を形成した（図７（ａ）参照）。この際のレーザ照射条件は、前記（６）の工程と同じであった。さらに、それら開口内を過マンガン酸の薬液処理によってデスミア処理した。
【０１６３】
（１３）電解銅めっき膜の形成
開口内のデスミア処理を終えた銅箔面に、以下のような組成の電解銅めっき溶液を用いて、銅箔をめっきリードとする電解銅めっき処理を施した。
【０１６４】
〔電解めっき液〕
硫酸  ２．２４ｍｏｌ／ｌ
硫酸銅  ０．２６ｍｏｌ／ｌ
添加剤Ａ（反応促進剤）  １０．０ｍｌ／ｌ
添加剤Ｂ（反応抑制剤）  １０．０ｍｌ／ｌ
【０１６５】
〔電解めっき条件〕
電流密度  １Ａ／ｄｍ２
時間  ６５分
温度  ２２±２℃
【０１６６】
このようなめっき処理においては、添加剤Ａにより開口内の電解銅めっき膜の形成が促進され、逆に添加剤Ｂにより主として銅箔部分に付着されて、めっき膜の形成を抑制される。また、開口内が電解銅めっきで充填されて、銅箔とほぼ同一の高さになると、添加剤Ｂが付着されるので、銅箔部分と同様にめっき膜の形成が抑制される。これにより、開口内に完全に電解銅めっきが充填されると共に、開口から露出した電解銅めっきと銅箔とがほぼ平坦に形成された。
また、銅箔、電解めっき膜からなる導体層をエッチングによって、厚みを調整してもよい。場合によってはサンダーベルト研磨およびバフ研磨の物理的方法によって導体層の厚みを調整してもよい。
【０１６７】
これにより、開口内に電解銅めっきを完全に充填して、導体回路を接続すされるビアホールと半導体素子のホストと接続されるビアホールが形成される。
【０１６８】
（１４）導体回路の形成
前記（１３）の工程を経た銅箔および銅めっき上に、感光性ドライフィルムを用いてエッチングレジスト層を形成した。このレジスト層の厚みは、１５〜２０μｍの範囲であり、フィルドビアのランドを含む導体回路が描画されたマスクを用いて、露光・現像を経て、銅箔上にレジスト非形成部を形成した。
次いで、レジスト非形成部に、過酸化水素水／硫酸からなるエッチング液により、エッチングを行い、非形成部に該当する銅めっき膜および銅箔を除去する。
【０１６９】
その後、レジストをアルカリ液により剥離することによって、半導体素子収容用基板を被覆して設けた樹脂絶縁層６４上に導体回路７４が形成されると共に、この導体回路７４を半導体素子内蔵基板６０に設けたフィルドビアのランド４１に電気的に接続するフィルドビア７６や、半導体素子５５のパッド上に設けた柱状電極５８に電気的に接続されるフィルドビア７８がそれぞれ形成される。なお、必要に応じて、ダミーパターンや、アライメントマーク、製品認識記号等を形成することもできる。
【０１７０】
さらに、必要に応じて、前記（１１）〜（１４）の工程を繰り返すことによって、より多層化したプリント配線板を得ることができる。
なお、このような積層化において、ビアホールの向きが同一方向になるように積層してもよいし、逆方向となるように積層してもよい。また、これら以外の組み合わせにより多層化してもよい。
【０１７１】
（１５）ソルダーレジスト層の形成
前記（１）〜（１４）の工程により得られた多層化基板の最上層および最下層に位置する回路基板の表面に、ソルダーレジスト層８０を形成した。フィルム化されたソルダーレジストを貼り付ける、もしくは予め粘度を調整されたワニスにより塗布することにより基板上に、ソルダーレジスト層８０を２０〜３０μｍの厚さで形成する。
【０１７２】
次いで、７０℃で２０分間、１００℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ現像処理した。さらに、１２０℃で１時間、１５００Ｃで３時間の条件で加熱処理し、パッド部分に対応した開口８２を有する（開口径２００μｍ）ソルダーレジスト層８０（厚み２０μｍ）を形成する。
なお、多層化基板の最上層および最下層に位置する回路基板の表面に、ソルダーレジスト層を形成する前に、必要に応じて、粗化層を設けることもできる。
この場合には、ソルダーレジスト層上に感光性樹脂からなるドライフィルム状となったマスク層を形成する。フィルム化されたマスク層を貼り付ける、もしくは予め粘度を調整されたワニスにより塗布することによりソルダーレジスト層上に、マスク層を１０〜２０μｍの厚さで形成した。
【０１７３】
次いで、８０℃で３０分間の乾燥処理を行った後、クロム層によってマスク層の形成パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて８００ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ現像処理した。さらに、１２０℃で１時間の条件で加熱処理して、ソルダーレジスト層を（厚み２０μｍ）を形成した。
【０１７４】
（１６）耐食層の形成
次に、ソルダーレジスト層８０を形成した基板を、塩化ニッケル３０ｇ／１、次亜リン酸ナトリウム１０ｇ／１、クエン酸ナトリウム１０ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口部に厚さ５μｍのニッケルめっき層を形成した。
【０１７５】
さらに、その基板を、シアン化金カリウム２ｇ／１、塩化アンモニウム７５ｇ／１、クエン酸ナトリウム５０ｇ／１、次亜リン酸ナトリウム１０ｇ／１からなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に厚さ０．０３μｍの金めっき層を形成し、ニッケルめっき層と金めっき層とからなる被覆金属層（図示を省略）を形成した。
【０１７６】
（１７）半田層の形成
そして、最上層の多層回路基板を覆うソルダーレジスト層８０の開口８２から露出する半田パッドに対して、融点が約１８３℃のＳｎ／Ｐｂ半田もしくはＳｎ／Ａｇ／Ｃｕからなる半田ペーストを印刷し、１８３℃でリフローすることにより、半田層８４を形成した。
【０１７７】
（実施例１−２）
以下の（ａ）〜（ｃ）の工程で作製した、仲介層を有する半導体素子５５を半導体素子収容用基板の凹部４２に埋め込んだ以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
（ａ）接続パッドおよび配線パターンの上に保護膜が形成された半導体素子上にスパッタリングによって、全面に亘って、厚みが０．１μｍのクロム薄膜と、その上に厚みが０．５μｍの銅薄膜層の２層を真空チャンバー内で連続して形成させる。
（ｂ）その後、ドライフィルムを用いたレジスト層を薄膜層上に形成させる。仲介層を形成する部分が描画されたマスクを該レジスト層上に、載置して、露光、現像を経て、レジスト非形成部を形成させる。電解銅めっきを施してレジスト非形成部に、厚みが９μｍの厚付け層（電解銅めっき膜）を設ける。
（ｃ）メッキレジストをアルカリ溶液等で除去した後、メッキレジスト下の金属膜をエッチング液によって除去することで、半導体素子のパッド上に仲介層を形成する。
これにより、縦５ｍｍ×横５ｍｍ、厚さが１００μｍである半導体素子が得られた。
【０１７８】
（実施例１−３）
シールドビアを、図１（ｃ）に示すようなジグザグ配列（千鳥配列）に形成した以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
【０１７９】
（実施例１−４）
シールドビアを、図１（ｃ）に示すようなジグザグ配列（千鳥配列）に形成し、仲介層を有する半導体素子５５を半導体素子収容用基板の凹部４２に埋め込んだ以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
【０１８０】
（実施例２−１）
実施例１−１の前記（９）の工程において、以下のようなレーザ照射条件によって、半導体素子収容用の凹部の側面に８５度のテーパを形成した以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
【０１８１】
（照射条件）
パルスエネルギー：９５ｍＪ
パルス幅：９０μｓ
パルス間隔：０．７ｍｓ
周波数：２０００Ｈｚ
【０１８２】
（実施例２−２）
実施例１−１の前記（９）の工程において、以下のようなレーザ照射条件によって、半導体素子収容用の凹部の側面に８５度のテーパを形成し、仲介層を有する半導体素子５５を半導体素子収容用基板の凹部４２に埋め込んだ以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
【０１８３】
（照射条件）
パルスエネルギー：８０ｍＪ
パルス幅：１００μｓ
パルス間隔：０．７ｍｓ
周波数：２０００Ｈｚ
【０１８４】
（実施例２−３）
シールドビアを、図１（ｃ）に示すようなジグザグ配列（千鳥配列）に形成した以外は、実施例２−１と同様の処理を行って、多層プリント配線板を製造した。
【０１８５】
（実施例２−４）
シールドビアを、図１（ｃ）に示すようなジグザグ配列（千鳥配列）に形成し、仲介層を有する半導体素子５５を半導体素子収容用基板の凹部４２に埋め込んだ以外は、実施例２−１と同様の処理を行って、多層プリント配線板を製造した。
【０１８６】
（実施例３−１）
（１）シールドビアを形成しないこと以外は、実施例１−１の（１）〜（９）の工程と同様の処理を行って、第一絶縁性基材３０に半導体素子収容用の凹部５４が形成された基板を作製した（図８（ａ）〜図９（ａ）参照）。
（２）前記基板の両面に対して、厚さ１５μｍのドライフィルムレジストをラミネートしてレジスト層４９を形成し、第一絶縁性基材３０に設けた凹部５４およびその開口周縁部が露出されたレジスト非形成部を形成した。
（３）前記レジスト非形成部の表面に、パラジウム触媒を付与することにより、凹部５４の内壁面およびその開口周縁部の表面に触媒核を付着させた。
（４）次に、前記工程にて触媒を付与した基板を、以下のような組成の無電解銅めっき水溶液中に浸潰して、凹部５４の内壁面およびその開口周縁部の表面に、厚さ０．５〜３．０μｍの無電解銅めっき膜５７ａを形成した。
【０１８７】
（無電解銅めっき液）
硫酸銅：０．０３ｍｏｌ／ｌ
ＥＤＴＡ：０．２００ｍｏｌ／ｌ
ＨＣＨＯ：０．１８ｇ／ｌ
ＮａＯＨ：０．１００ｍｏｌ／Ｌ
α、α’−ビピリジル：１００ｍｇ／ｌ
ポリエチレングリコール：０．１０ｇ／ｌ
（めっき条件）
３４℃の液温で４０分
【０１８８】
（５）次いで、以下のような組成の電解銅めっき水溶液およびめっき条件にて電解銅めっきを施し、レジスト非形成部に、電解銅めっき膜５７ｂを形成した。
【０１８９】
（電解銅めっき液）
硫酸：２．２４ｍｏｌ／ｌ
硫酸銅：０．２６ｍｏｌ／ｌ
添加剤：１９．５ｍｌ／ｌ
（アトテックジャパン社製、商品名：カパラシドＧＬ）
【０１９０】
（電解めっき条件）
電流密度：１Ａ／ｄｍ２
時間：３５±５分
温度：２２±２℃
【０１９１】
（６）その後、アルカリによってめっきレジスト４９を剥離除去することによって、凹部の内壁面（底面および側面）および凹部の開口周縁部に無電解銅めっき膜５７ａと電解銅めっき膜５７ｂとからなるシールド用金属層５７が形成される（図９（ｂ）参照）。
なお、凹部の底面に露出する平坦な表面を有する金属層４２の表面は、無電解銅めっき膜５７ａにより被覆され、その無電解銅めっき膜５７ａ上に電解銅めっき膜５７ｂが形成されてシールド用金属層５７を形成している。
【０１９２】
（７）さらに、実施例１−１の（１０）〜（１７）の工程と同様の処理を行って、多層プリント配線板を製造した（図９（ｃ）〜図１０（ｄ）参照）。
【０１９３】
（実施例３−２）
仲介層を有する半導体素子５５を半導体素子収容用基板の凹部４２に埋め込んだ以外は、実施例３−１と同様の処理を行って、多層プリント配線板を製造した。
【０１９４】
（実施例３−３）
シールド用金属層をニッケルにより形成し、仲介層を有する半導体素子５５を半導体素子収容用基板の凹部４２に埋め込んだ以外は、実施例３−１と同様の処理を行って、多層プリント配線板を製造した。
【０１９５】
（実施例３−４）
シールド用金属層を銀により形成し、仲介層を有する半導体素子５５を半導体素子収容用基板の凹部４２に埋め込んだ以外は、実施例３−１と同様の処理を行って、多層プリント配線板を製造した。
【０１９６】
（実施例４−１）
前記（９）の工程において、以下のようなレーザ照射条件によって、半導体素子収容用の凹部の側面に８５度のテーパを形成した以外は、実施例３−１と同様の処理を行って、多層プリント配線板を製造した。
【０１９７】
（実施例４−２）
前記（９）の工程において、以下のようなレーザ照射条件によって、半導体素子収容用凹部４２の側面に８５度のテーパを形成し、かつ仲介層を有する半導体素子５５を凹部４２に埋め込んだ以外は、実施例３−１と同様の処理を行って、多層プリント配線板を製造した。
【０１９８】
（実施例４−３）
シールド用金属層をニッケルから形成し、かつ仲介層を有する半導体素子５５を凹部４２に埋め込んだ以外は、実施例４−１と同様の処理を行って、多層プリント配線板を製造した。
【０１９９】
（実施例４−４）
シールド用金属層を銀から形成し、かつ仲介層を有する半導体素子５５を凹部４２に埋め込んだ以外は、実施例４−１と同様の処理を行って、多層プリント配線板を製造した。
【０２００】
（比較例１−１）
第一絶縁性樹脂基材に設ける凹部をザグリ加工によって形成し、その凹部の底面が第二絶縁性樹脂基材に達しないような形態にすること、凹部の底部に表面が平坦な金属層を形成しないこと、さらにシールドビアを形成しないこと以外は、実施例１−１と同様にして、多層プリント配線板を製造した。
【０２０１】
（比較例１−２）
第一絶縁性樹脂基材に設ける凹部をザグリ加工によって形成し、その凹部の底面が第二絶縁性樹脂基材に達しないような形態にすること、凹部の底部に表面が平坦な金属層を形成しないこと、さらにシールドビアを形成しないこと以外は、実施例１−２と同様にして、多層プリント配線板を製造した。
【０２０２】
上記各実施例１−１〜４−４および比較例１−１〜１−２にしたがって製造された多層プリント配線板に対して、以下の項目Ａ〜Ｃについての評価試験を行った。各評価試験の結果は、表１に示す。
【０２０３】
Ａ．駆動試験
半導体素子を駆動させて、１ＧＨｚ下における信号線の波形を測定した。駆動させてから、最初の２０分間における波形の乱れの有無を確認した。この信号線の波形が乱れることが、半導体素子で誤作動が発生していることを意味するものであり、本試験は半導体素子の誤作動を確認する試験といえる。
この試験結果は、波形の乱れの有無によって次のように評価された。
２０分間波形の乱れなし：○
１５分以降に波形の乱れを確認：△
１５分以前に波形の乱れを確認：×
【０２０４】
Ｂ．信頼性試験Ｉ
以下のような試験条件での高温高湿バイアス試験を行ない、試験終了後、２時間放置させた後に、導通試験を行って、半導体素子の誤作動の有無を評価した。
（試験条件）
温度：８５℃
湿度：８５％ＲＨ
引火電圧：５．５Ｖ
試験時間：
５００時間、１０００時間、２０００時間
【０２０５】
Ｃ．信頼性試験ＩＩ
１３０℃／３分⇔−５５℃／３分を１サイクルとしたサイクル試験を２０００サイクルまで行い、１０００サイクル以降２００サイクル毎に、試験終了後、２時間放置させた後に、導通試験を行って、抵抗変化率（信頼性試験を行う前に測定した抵抗値を初期値として、その変化を１００分率で算出した。）が２０％を越えた回路の有無を測定し、２０％を越えたサイクル数を比較した。
【０２０６】
【表１】
0005188816.tif 000002
【０２０７】
前記各評価試験の結果から、上記各実施例では、比較例と比べて、電気接続性や接続信頼性が確保されるということが確認された。
【産業上の利用可能性】
【０２０８】
以上説明したように、本発明にかかる多層プリント配線板は、半導体素子を収容する凹部を基板に形成し、その凹部を囲んだ樹脂絶縁層に電磁シールド層を形成したものであり、凹部に内蔵された半導体素子を電磁波から効果的にシールドすることができるので、信号遅延や誤作動などの不具合の発生を少なくできる半導体素子実装基板に適用することができる。
【図１（ａ）】
0005188816.tif 000003
【図１（ｂ）】
0005188816.tif 000004
【図１（ｃ）】
0005188816.tif 000005
【図２】
0005188816.tif 000006
【図３】
0005188816.tif 000007
【図４】
0005188816.tif 000008
【図５（ａ）】
0005188816.tif 000009
【図５（ｂ）】
0005188816.tif 000010
【図５（ｃ）】
0005188816.tif 000011
【図５（ｄ）】
0005188816.tif 000012
【図５（ｅ）】
0005188816.tif 000013
【図５（ｆ）】
0005188816.tif 000014
【図５（ｇ）】
0005188816.tif 000015
【図６（ａ）】
0005188816.tif 000016
【図６（ｂ）】
0005188816.tif 000017
【図６（ｃ）】
0005188816.tif 000018
【図６（ｄ）】
0005188816.tif 000019
【図７（ａ）】
0005188816.tif 000020
【図７（ｂ）】
0005188816.tif 000021
【図７（ｃ）】
0005188816.tif 000022
【図７（ｄ）】
0005188816.tif 000023
【図８（ａ）】
0005188816.tif 000024
【図８（ｂ）】
0005188816.tif 000025
【図８（ｃ）】
0005188816.tif 000026
【図８（ｄ）】
0005188816.tif 000027
【図８（ｅ）】
0005188816.tif 000028
【図８（ｆ）】
0005188816.tif 000029
【図８（ｇ）】
0005188816.tif 000030
【図９（ａ）】
0005188816.tif 000031
【図９（ｂ）】
0005188816.tif 000032
【図９（ｃ）】
0005188816.tif 000033
【図９（ｄ）】
0005188816.tif 000034
【図９（ｅ）】
0005188816.tif 000035
【図１０（ａ）】
0005188816.tif 000036
【図１０（ｂ）】
0005188816.tif 000037
【図１０（ｃ）】
0005188816.tif 000038
【図１０（ｄ）】
0005188816.tif 000039