(57)【特許請求の範囲】
【請求項１】
受光する入力光に応答して光電流を発生するフォトダイオードと、
電源から供給される電源電圧を用いて、前記光電流の大きさに応じてロウレベル又はハイレベルの出力電圧を出力する出力部と、
前記電源の立ち上げ時または立ち下げ時に、前記電源電圧が所定以下の期間、前記出力電圧がロウレベルとなるように前記出力部の入力電圧を制御する出力コントロール回路と、
前記電源電圧を用いて前記光電流を電流／電圧変換して光電圧を生成するプリアンプ部を具備し、
前記出力コントロール回路は、前記光電圧に基づいて前記入力電圧を制御するための出力電圧を出力し、
前記出力コントロール回路は、
前記プリアンプ部が生成した前記光電圧をベース入力とする第１のエミッタ接地増幅回路と、
前記電源電圧の分電圧をベース入力とする第２のエミッタ接地増幅回路とを備え、
前記第１のエミッタ接地増幅回路の出力は前記入力電圧として前記出力部に入力し、
前記第２のエミッタ接地増幅回路の出力は前記第１のエミッタ接地増幅回路のトランジスタと並列接続されたトランジスタのベースに入力し、
前記出力部は、ＮＰＮエミッタフォロワ又はソースフォロワ構成である
受光アンプ。
【請求項２】
請求項１に記載された受光アンプであって、
前記出力部はソースフォロワ構成であり、
前記出力コントロール回路は、
前記プリアンプ部が生成した前記光電圧をゲート入力とする第１のソース接地増幅回路と、
前記電源電圧の分電圧をゲート入力とする第２のソース接地増幅回路とを備え、
前記第１のソース接地増幅回路の出力は前記入力電圧として前記出力部に入力し、
前記第２のソース接地増幅回路の出力は前記第１のソース接地増幅回路のトランジスタと並列接続されたトランジスタのゲートに入力する
受光アンプ。
【請求項３】
請求項１又は２に記載された受光アンプであって、
前記分電圧は、前記電源と接地との間の抵抗分割によって生成される
受光アンプ。
【請求項４】
受光する入力光に応答して光電流を発生するフォトダイオードと、
電源から供給される電源電圧を用いて、前記光電流の大きさに応じてロウレベル又はハイレベルの出力電圧を出力する出力部と、
前記電源の立ち上げ時または立ち下げ時に、前記電源電圧が所定以下の期間、前記出力電圧がロウレベルとなるように前記出力部の入力電圧を制御する出力コントロール回路と、
出力論理反転回路と、
前記電源電圧を用いて前記光電流を電流／電圧変換して光電圧を生成し、前記出力コントロール回路及び前記出力論理反転回路を介して前記出力部に前記入力電圧として受け渡すプリアンプ部とを具備し、
前記出力部は、ＰＮＰエミッタ接地構成であり、
更に、前記出力コントロール回路と前記出力部との間に介設され、前記ＮＰＮエミッタ接地又はソース接地構成のトランジスタのスイッチングを能動的に制御するコンパレータ回路を具備する受光アンプを具備し、
前記コンパレータ回路は、
ＰＮＰトランジスタによって形成されたカレントミラー回路と、
前記カレントミラー回路を能動負荷とするトランジスタ対と、
前記スイッチングがオンかオフかを決めるためのスレッショルド電圧を生成するスレッショルド電圧生成部と、
前記出力コントロール回路が出力する前記出力電圧に制限をかけるＰＮＰトランジスタとを具備し、
前記トランジスタ対は、
前記出力コントロール回路が出力する前記出力電圧を入力とする第１のＮＰＮトランジスタと、
前記第１のＮＰＮトランジスタとエミッタ共通に接続された第２のＮＰＮトランジスタ
とを具備する受光アンプ。
【請求項５】
請求項４に記載された受光アンプであって、
前記出力コントロール回路は、
前記プリアンプ部が生成した前記光電圧をベース入力とする第１のエミッタ接地増幅回路を備え、
前記第１のエミッタ接地増幅回路の出力は前記出力論理反転回路のベースに入力し、
前記出力論理反転回路の出力は前記入力電圧として前記出力部に入力する
受光アンプ。
【請求項６】
請求項１から３のいずれかに記載された受光アンプであって、
更に、前記出力コントロール回路と前記出力部との間に介設され、前記ＮＰＮエミッタ接地又はソース接地構成のトランジスタのスイッチングを能動的に制御するコンパレータ回路を具備する受光アンプ。
【請求項７】
請求項６に記載された受光アンプであって、
前記コンパレータ回路は、
ＰＮＰトランジスタによって形成されたカレントミラー回路と、
前記カレントミラー回路を能動負荷とするトランジスタ対と、
前記スイッチングがオンかオフかを決めるためのスレッショルド電圧を生成するスレッショルド電圧生成部と、
前記出力コントロール回路が出力する前記出力電圧に制限をかけるＰＮＰトランジスタとを具備し、
前記トランジスタ対は、
前記出力コントロール回路が出力する前記出力電圧を入力とする第１のＮＰＮトランジスタと、
前記第１のＮＰＮトランジスタとエミッタ共通に接続された第２のＮＰＮトランジスタ
とを具備する受光アンプ。
【請求項８】
請求項６に記載された受光アンプであって、
前記コンパレータ回路は、
ＰＭＯＳトランジスタによって形成されたカレントミラー回路と、
前記カレントミラー回路を能動負荷とするトランジスタ対と、
前記スイッチングのオンとオフとを決めるためのスレッショルド電圧を生成するスレッショルド電圧生成部と、
前記出力コントロール回路が出力する前記出力電圧に制限をかけるＰＭＯＳトランジスタとを具備し、
前記トランジスタ対は、
前記出力コントロール回路が出力する前記出力電圧を入力とする第１のＮＭＯＳトランジスタと、
前記第１のＮＭＯＳトランジスタとソース共通に接続された第２のＮＭＯＳトランジスタ
とを具備する受光アンプ。
【請求項９】
請求項７又は８に記載された受光アンプであって、
前記スレッショルド電圧生成部は、電源と接地との間の抵抗分割により前記スレッショルド電圧を生成する受光アンプ。
【請求項１０】
入力した電気信号を光信号に変換して出力する発光ダイオードと、
前記光信号を前記入力光として受光する請求項１から１１のいずれかに記載された受光アンプ
とを具備するフォトカプラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光アンプおよびそれを用いたフォトカプラに関する。
【背景技術】
【０００２】
フォトカプラのアプリケーションとして、電源の立ち上げ時あるいは立ち下げ時において、フォトカプラの後段に接続される回路の誤動作を防ぐための出力機能を搭載したフォトカプラが要求されている。従来のフォトカプラでは出力は電源に追従する（ある所定の電源以下になっても出力が完全にオフ状態にならない）ため、そのことによって生じるフォトカプラ後段の誤動作を防止するためには、別途誤動作防止用の制御回路を用意する必要があった。
【０００３】
光カプラの一例として、特許文献１に記載の双方向光カプラを挙げる。
【特許文献１】特開平６−３３８７７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１に、本発明を説明するための参考例におけるフォトカプラの構成を示す。参考例のフォトカプラ９０１は、信号入力側に配置された発光ダイオード９０２と、信号出力側に配置されたフォトダイオード９０３とを備える。フォトダイオード９０３は発光ダイオード９０２からの光を受光して電気信号に変換する。この電気信号は微弱であるため、これを増幅して信号処理する受光アンプ９０４がフォトダイオード９０３の後段に配置される。
【０００５】
図２に参考例の受光アンプの回路図を示す。図２の回路は帰還抵抗Ｒ３１が接続された増幅器３０２を有する。増幅器３０２の入力端子に光変換素子であるフォトダイオード３０１が接続される。フォトダイオード３０１の出力電流は、電流／電圧変換ＩＣの帰還抵抗Ｒ３１によって電圧に変換される。変換によって生成された電圧によって出力トランジスタＱ３１のオン／オフが切替えられる。出力Ｖｏｕｔはオープンコレクタ出力であり、一般にプルアップ抵抗Ｒ３２が使用される。
【０００６】
光入力がない、もしくはあるスレッショルドレベルに対して小さい場合、増幅器３０２の出力はロウレベルとなる。つまり出力トランジスタＱ３１の入力がロウレベルであるため、出力トランジスタＱ３１のコレクタ出力はハイインピーダンス（＝オフ状態）となり、出力Ｖｏｕｔはプルアップ抵抗Ｒ３２を介して接続される電源と同レベルとなる。このときの電源電圧に対する出力Ｖｏｕｔの関係について図３Ａに示す。出力Ｖｏｕｔは常にプルアップ抵抗Ｒ３２を介した電源と同レベルになるため、出力Ｖｏｕｔは図３Ａに示すように完全に電源に追従する。
【０００７】
光入力があるスレッショルドレベルに対して大きい場合、増幅器３０２の出力はハイレベルとなる。つまり出力トランジスタＱ３１の入力がハイレベルであるため、出力トランジスタＱ３１のコレクタ出力はロウインピーダンス（＝オン状態）となり、出力Ｖｏｕｔはロウレベル（出力トランジスタＱ３１の飽和時のコレクタ−エミッタ間電圧）となる。このときの電源電圧に対する出力Ｖｏｕｔの関係について図３Ｂに示す。電源電圧が図３Ｂのグラフ中に示すある電圧Ｖ１以上のとき、出力Ｖｏｕｔはロウレベルである。しかし、電源電圧が電圧Ｖ１以下のとき、光入力がない場合と同様に出力は電源に追従する。この追従は、電源電圧としてある電圧Ｖ１以上の印加がなければ増幅器３０２の出力からハイレベルを得ることができないということ、つまりＶ１以下の電源では増幅器３０２の出力はロウレベルになってしまうということのために生じる。
【０００８】
電源の立ち上げ時あるいは立ち下げ時において、フォトカプラの後段に接続される回路の誤動作を防ぐための出力機能をアプリケーションとして搭載したフォトカプラが要求されている。具体的には、ある電源以下では出力がオフ（＝ロウレベル）となるような機能が要求されている。上述した参考例の構成および動作では、光入力の有無に関わらず低電源時におけるフォトカプラ出力は電源に追従してしまうため、この要求を満足することはできない。そのため、誤動作防止用の制御回路を別途用意する必要がある。
【０００９】
このことを図４、図５を用いて説明する。図４は、図２に示した参考例における受光アンプ１００１をＩＮＶ１００２を介してロジック機能ブロック１００３に接続した光システムである。図５は、光入力がある場合の電源電圧に対する受光アンプ出力Ｖａ、ＩＮＶ出力Ｖｂの関係を示すグラフである。
【００１０】
光入力がある場合、ロジック機能ブロック１００３には、その規定電源範囲内でハイレベル入力となることが求められる。しかし、図５に示すように、参考例における受光アンプ出力Ｖａはある電圧以上ではロウレベルとなり、それ以下では電源に追従する。そのため、ＩＮＶ出力Ｖｂはロジック機能ブロック１００３の規定電源範囲内で動作ＮＧの領域が発生し、誤動作の原因となる。
【００１１】
そのため、参考例の受光アンプ１００１を使用した光システムには、誤動作防止用の制御回路として電源コントロール回路１００４が必要となる。この電源コントロール回路１００４は、電源ラインが受光アンプ１００１＋ＩＮＶ１００２とロジック機能ブロック１００３の２系統に分けられる。初めに受光アンプ１００１＋ＩＮＶ１００２の電源が立ち上げられ、その後にロジック機能ブロック１００３の電源が立ち上げられる。これにより、ロジック機能ブロック１００３起動時には安定した出力が得られる。
【００１２】
本願の発明者らは、電源コントロール回路１００４を削除することができれば、顧客ＶＥの観点から大変望ましいと考えた。しかし、単に電源コントロール回路１００４を有しない参考例の光システムの場合、受光アンプ１００１＋ＩＮＶ１００２とロジック機能ブロック１００３が同時に立ち上がり、上述した不具合が発生する。
【００１３】
受光アンプ及び光カプラにおいて、簡易な構成によって電源の立ち上がり時又は立ち下り時の動作を安定させることの可能な技術が望まれる。
【課題を解決するための手段】
【００１４】
本発明の一実施形態における受光アンプは、受光する入力光に応答して光電流を発生するフォトダイオードと、電源から供給される電源電圧を用いて、前記光電流の大きさに応じてロウレベル又はハイレベルの出力電圧を出力する出力部と、前記電源の立ち上げ時または立ち下げ時に、前記電源電圧が所定以下の期間、前記出力電圧がロウレベルとなるように前記出力部の入力電圧を制御する出力コントロール回路とを備える。
【００１５】
このような構成の受光アンプによれば、出力コントロール回路は、所定電源電圧（Ｖ２）以下で光出力の有無に関わらず出力トランジスタの出力電圧をロウレベルとすることができるため、誤動作防止用の制御回路を設ける必要がなくなる。
【発明の効果】
【００１６】
本発明により、受光アンプ及び光カプラにおいて、簡易な構成によって電源の立ち上がり時又は立ち下り時の動作を安定させることの可能な技術が提供される。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明を実施するための最良の形態について説明する。
［実施の第１形態］
図６に本実施の形態における受光アンプの回路図を示す。この受光アンプは、電流／電圧変換機能を有するＩＣとして実現される。受光アンプは、帰還抵抗Ｒ１１が接続された増幅器１０２を有する。増幅器１０２の入力端子に光変換素子であるフォトダイオード１０１が接続される。フォトダイオード１０１の出力電流は帰還抵抗Ｒ１１によって光電圧に変換される。変換によって生成された光電圧によって出力トランジスタＱ１１のオン／オフが切替えられる。
【００１８】
フォトダイオード１０１と増幅器１０２および帰還抵抗Ｒ１１からなるプリアンプに関しては、既述の参考例と同様である。参考例に対して本実施の形態は、以下の点が異なる。第１に、増幅器１０２の出力と出力トランジスタＱ１１との間に出力コントロール回路１０３が追加される。第２に、オープンコレクタ出力が、出力トランジスタＱ１１およびプルダウン抵抗Ｒ１２からなるエミッタフォロワ構成へと変更される。
【００１９】
出力コントロール回路１０３は、トランジスタＱ１２とトランジスタＱ１３のコレクタを共通とし、そのコレクタと電源間に抵抗Ｒ１３が接続されたエミッタ接地増幅回路、トランジスタＱ１４に対しそのコレクタと電源間に抵抗Ｒ１４が接続されたエミッタ接地増幅回路、および抵抗Ｒ１５と抵抗Ｒ１６にて電源とＧＮＤ間とを分電圧する抵抗分圧回路の組合せによって構成されている。
【００２０】
本発明の回路図である図６および、図６の回路における電源電圧に対する出力Ｖｏｕｔの関係について示した図７Ａ、図７Ｂを用いて動作を説明する。
【００２１】
光入力がない、もしくはあるスレッショルドレベルに対して小さい場合、増幅器１０２の出力は従来同様にロウレベルとなる。ここで、図７Ａのグラフに示すスレッショルド電源電圧Ｖ２は、抵抗Ｒ１５と抵抗Ｒ１６から構成される抵抗分圧回路により以下のように決定される。
Ｖ２＝｛（ＶＢＥ＿Ｑ１４）×（Ｒ１５＋Ｒ１６）／Ｒ１６｝
電源電圧がこのスレッショルド電源電圧Ｖ２よりも高いとき、トランジスタＱ１４のコレクタはロウインピーダンスとなり、トランジスタＱ１３のベース入力はロウレベルであるため、トランジスタＱ１３はオフ状態となる。よってトランジスタＱ１２とトランジスタＱ１３はともにオフ状態であり、そのコレクタはハイインピーダンスとなる。よって出力Ｖｏｕｔはエミッタフォロワおよび抵抗Ｒ１３を介して、図７Ａのグラフに示すように電源に追従したハイレベル出力となる。
【００２２】
次に電源電圧が図７Ａのグラフに示すスレッショルド電源電圧Ｖ２よりも低いとき、トランジスタＱ１４のコレクタはハイインピーダンスとなり、トランジスタＱ１３のベース入力はハイレベルであるため、トランジスタＱ１３はオン状態となる。よってトランジスタＱ１２はオフ状態でトランジスタＱ１３はオン状態であり、そのコレクタはロウインピーダンスとなる。このときトランジスタＱ１１はオフ状態であるので、出力Ｖｏｕｔはプルダウン抵抗Ｒ１２を介してＧＮＤ、つまり図７Ａのグラフに示すようにロウレベル出力となる。
【００２３】
光入力があるスレッショルドレベルに対して大きい場合、増幅器１０２の出力は従来同様にハイレベルとなる。ここで電源電圧が図７Ｂのグラフに示すスレッショルド電源電圧Ｖ２よりも高いとき、トランジスタＱ１４のコレクタはロウインピーダンスとなり、トランジスタＱ１３のベース入力はロウレベルであるため、トランジスタＱ１３はオフ状態となる。よってトランジスタＱ１２はオン状態でトランジスタＱ１３はオフ状態であり、そのコレクタはロウインピーダンスとなる。このときトランジスタＱ１１はオフ状態であるので、出力Ｖｏｕｔはプルダウン抵抗Ｒ１２を介してＧＮＤ、つまり図７Ｂのグラフに示すようにロウレベル出力となる。
【００２４】
次に電源電圧が図７Ｂのグラフに示すスレッショルド電源電圧Ｖ２よりも低いとき、トランジスタＱ１４のコレクタはハイインピーダンスとなり、トランジスタＱ１３のベース入力はハイレベルであるため、トランジスタＱ１３はオン状態となる。よってトランジスタＱ１２とトランジスタＱ１３はともにオン状態であり、そのコレクタはロウインピーダンスとなる。このときトランジスタＱ１１はオフ状態であるので、出力Ｖｏｕｔはプルダウン抵抗Ｒ１２を介してＧＮＤ、つまり図７Ｂのグラフに示すようにロウレベル出力となる。
【００２５】
以上に説明したように、本実施の形態に係る回路においては抵抗１５と抵抗１６からなる抵抗分圧回路により任意のスレッショルド電源電圧Ｖ２が設定される。そのスレッショルド電源電圧Ｖ２よりも電源電圧が低い場合には光入力の有無に関わらず出力Ｖｏｕｔを完全にロウレベルに固定することが可能である。
【００２６】
つまりフォトカプラのアプリケーションとして、電源の立ち上げ時あるいは立ち下げ時において、ある電源以下では出力がオフ（＝ロウレベル）となるような機能を持たせることが可能となる。このＶ２をロジック機能ブロックの規定電源以下に設定すれば、ＩＮＶ通過後に光入力なしの場合はロウレベル、光入力ありの場合はハイレベルの出力が安定して得られる。これにより、従来技術ではフォトカプラ後段の誤動作を防止するために必要としていた誤動作防止用の制御回路を別途用意することなく、後段回路の誤動作防止の要求を満足することが可能となる。
【００２７】
以上のように、フォトダイオードと増幅器および帰還抵抗からなるプリアンプ部と出力トランジスタとの間に新規な構成の出力コントロール回路を追加するとともに、出力トランジスタをエミッタフォロワ構成とすることにより、要求を満足する機能を有するフォトカプラの受光アンプを考案した。
【００２８】
出力コントロール回路は、所定電源電圧（Ｖ２）以下で光出力の有無に関わらず出力トランジスタの出力電圧をロウレベルとすることができるため、誤動作防止用の制御回路を設ける必要がなくなる。
【００２９】
［実施の第２形態］
本発明はＭＯＳトランジスタを用いた構成にも適用することができる。ＭＯＳトランジスタを用いた実施の形態における回路図を図８に示す。図８は図６中のＮＰＮトランジスタＱ１１、Ｑ１２、Ｑ１３、Ｑ１４をＮＭＯＳトランジスタＱ５１、Ｑ５２、Ｑ５３、Ｑ５４にそれぞれ置き換えたものであり、実施の第１形態と同様の効果を得ることができる。
【００３０】
［実施の第３形態］
図９は、実施の第３形態における回路図を示す。実施の第３形態における回路は、実施の第１形態に比べて、出力パワートランジスタがＰＮＰトランジスタＱ７６に変更され、ＮＰＮトランジスタＱ７５および抵抗Ｒ７７とＲ７８からなるエミッタ接地増幅回路７０４が追加されている。
【００３１】
実施の第３形態における回路は、以下の点では実施の第１形態と同様である。光入力が帰還アンプにより光電圧に変換される。この光電圧が、低電源時に強制ロウレベル出力を得る回路（ＮＰＮトランジスタＱ７２、抵抗Ｒ７３からなるエミッタ接地増幅回路およびＮＰＮトランジスタＱ７３、Ｑ７４、抵抗Ｒ７４、Ｒ７５、Ｒ７６からなる）に入力される。
【００３２】
実施の第３形態における回路では、実施の第１形態に比べて、出力パワートランジスタＱ７６がＮＰＮからＰＮＰに変更されている。そのため、論理を反転させる必要がある。ＮＰＮトランジスタＱ７５、抵抗Ｒ７７、Ｒ７８からなるエミッタ接地増幅回路７０４が、論理を反転させる出力論理反転回路の役割を果たしている。
【００３３】
本実施の形態における電源電圧と出力との関係を図１０Ａと図１０Ｂに示す。図１０Ａは、ハイレベル出力時（光入力なし）の動作を示す。帰還アンプ出力はロウレベルとなるため、Ｑ７２コレクタ出力つまりＱ７５ベース入力はハイレベルとなる。これによりＱ７５コレクタ出力つまりＱ７６ベース入力は低インピーダンスとなるので、出力ＰＮＰトランジスタＱ７６は飽和駆動状態になる。よってハイレベル出力として、図１０Ａに示すように、電源電圧からＱ７６の飽和電圧分下がった値（Ｖ２−ΔＶｂ）が得られる。
【００３４】
図１０Ｂは、ロウレベル出力時（光入力あり）の動作を示す。帰還アンプ出力はハイレベルとなるため、Ｑ７２コレクタ出力つまりＱ７５ベース入力はロウレベルとなる。これによりＱ７５コレクタ出力つまりＱ７６ベース入力は高インピーダンスとなるので、出力ＰＮＰトランジスタ（Ｑ７６）はカットオフ状態になる。よってロウレベル出力としては図１０Ｂに示すようにプルダウンされた出力が得られる。
【００３５】
図７Ａと図７Ｂに示した実施の第１形態においては、出力トランジスタＱ１１がエミッタフォロワ構成となっている。このような構成では、光がないハイレベル時の出力電圧が、電源電圧から、抵抗Ｒ１３の電圧降下と出力トランジスタＱ１１のベース・エミッタ間電圧分を加えた電圧（ΔＶａ≒１Ｖ）分だけ低下してしまう。その結果、出力ダイナミックレンジが低下する。しかしながら、実施の第３形態の回路構成では、出力の電源電圧に対する効果が、コレクタ・エミッタ間の飽和電圧分の降下（ΔＶｂ≒０．１Ｖ）のみに抑えられる。そのため、実施の第１形態に比べて追加回路規模は増加するが、出力ダイナミックレンジを広くすることが可能となる。
【００３６】
［実施の第４形態］
［高速動作時の問題点］
実施の第４形態では、より高速化に対応することが可能な受光アンプ及びそれを用いたフォトカプラが提供される。実施の第４形態の作用及び効果について説明するために、実施の第３形態を例に取り上げて、高速化したときに発生する可能性のある問題点について説明する。
【００３７】
図９に示した実施の第３形態に係る回路は、帰還抵抗Ｒ７１が接続された増幅器７０２（電流／電圧変換ＩＣとして構成されている）を有する。増幅器７０２の入力端子に光変換素子であるフォトダイオード７０１が接続される。フォトダイオード７０１の出力電流は帰還抵抗Ｒ７１によって電圧に変換される。この変換によって生成された電圧によって、出力トランジスタＱ７６のオン／オフが切替えられる。出力トランジスタＱ７６はエミッタ接地されたＰＮＰトランジスタである。すなわち、出力トランジスタＱ７６のコレクタにはプルダウン抵抗Ｒ７２が接続される。
【００３８】
増幅器７０２の出力と出力トランジスタＱ７６との間に出力コントロール回路７０３、７０４が設けられる。出力コントロール回路７０３、７０４は、トランジスタＱ７２とトランジスタＱ７３のコレクタを共通とし、そのコレクタと電源間に抵抗Ｒ７３が接続されたエミッタ接地増幅回路と、トランジスタＱ７４に対しそのコレクタと電源間に抵抗Ｒ７４が接続されたエミッタ接地増幅回路と、抵抗Ｒ７５と抵抗Ｒ７６にて電源とＧＮＤ間とを分圧する抵抗分圧回路の組合せによって構成されている。出力パワートランジスタＱ７６がＰＮＰであることから、ＮＰＮトランジスタＱ７５、抵抗Ｒ７７、Ｒ７８からなるエミッタ接地増幅回路によって論理を反転させている。
【００３９】
出力コントロール回路７０３、７０４によって、フォトカプラのアプリケーションとして、電源の立ち上げ時あるいは立ち下げ時において、フォトカプラの後段に接続される回路の誤動作を防ぐための出力動作が可能となっている。具体的にはある電圧以下では出力がオフ（＝ロウレベル）となるような機能であり、また、出力トランジスタＱ７６をプルダウン抵抗Ｒ７２がコレクタに接続されたＰＮＰトランジスタのエミッタ接地とすることで、ハイレベル出力は電源電圧からコレクタ・エミッタ間の飽和電圧分の降下（ΔＶｂ≒０．１Ｖ）のみにおさえることで、出力ダイナミックレンジを広くできている。
【００４０】
まず光入力がない、もしくはあるスレッショルドレベルに対して小さい場合、帰還アンプ出力はロウレベルとなる。そのためトランジスタＱ７２のコレクタ出力つまりトランジスタＱ７５のベース入力はハイレベルとなる。
【００４１】
図１０Ａのグラフに示すスレッショルド電源電圧Ｖ２は、抵抗Ｒ７５と抵抗Ｒ７６から構成される抵抗分圧回路により、以下のように決定される。
Ｖ２＝｛（ＶＢＥ＿Ｑ７４）×（Ｒ７５＋Ｒ７６）／Ｒ７６｝
ここで電源電圧がスレッショルド電源電圧Ｖ２よりも高いとき、トランジスタＱ７４のコレクタはロウインピーダンスとなり、トランジスタＱ７３のベース入力はロウレベルであるため、トランジスタＱ７３はオフ状態となる。よってトランジスタＱ７２とトランジスタＱ７３はともにオフ状態であり、それらのコレクタはハイインピーダンスとなる。これによりトランジスタＱ７５のコレクタ出力つまりトランジスタＱ７６のベース入力はロウインピーダンスとなるので、出力トランジスタＱ７６は飽和駆動状態になる。よってハイレベル出力としては図１０Ａのグラフに示すように電源電圧から出力トランジスタＱ７６の飽和電圧分下がった値（Ｖ２−ΔＶｂ）が得られる。
【００４２】
次に電源電圧が図１０Ａのグラフに示すスレッショルド電源電圧Ｖ２よりも低いとき、トランジスタＱ７４のコレクタはハイインピーダンスとなり、トランジスタＱ７３のベース入力はハイレベルであるため、トランジスタＱ７３はオン状態となる。よってトランジスタＱ７２はオフ状態でトランジスタＱ７３はオン状態であり、そのコレクタはロウインピーダンスとなる。このときトランジスタＱ７６はオフ状態であるので、出力Ｖｏｕｔはプルダウン抵抗Ｒ７２を介してＧＮＤ、つまり図１０Ａのグラフに示すようにロウレベル出力となる。
【００４３】
光入力があるスレッショルドレベルに対して大きい場合、増幅器７０２の出力はハイレベルとなる。ここで電源電圧が図１０Ｂのグラフに示すスレッショルド電源電圧Ｖ２よりも高いとき、トランジスタＱ７４のコレクタはロウインピーダンスとなり、トランジスタＱ７３のベース入力はロウレベルであるため、トランジスタＱ７３はオフ状態となる。よってトランジスタＱ７２はオン状態でトランジスタＱ７３はオフ状態であり、そのコレクタはロウインピーダンスとなる。このときトランジスタＱ７６はオフ状態であるので、出力Ｖｏｕｔはプルダウン抵抗Ｒ７２を介してＧＮＤ、つまり図１０Ｂのグラフに示すようにロウレベル出力となる。
【００４４】
次に電源電圧が図１０Ｂのグラフに示すスレッショルド電源電圧Ｖ２よりも低いとき、トランジスタＱ７４のコレクタはハイインピーダンスとなり、トランジスタＱ７３のベース入力はハイレベルであるため、トランジスタＱ７３はオン状態となる。よってトランジスタＱ７２とトランジスタＱ７３はともにオン状態であり、そのコレクタはロウインピーダンスとなる。このときトランジスタＱ７６はオフ状態であるので、出力Ｖｏｕｔはプルダウン抵抗Ｒ７２を介してＧＮＤ、つまり図１０Ｂのグラフに示すようにロウレベル出力となる。
【００４５】
今後、フォトカプラの高速対応の要求が増えてくる。図９に示した回路においては、図１１に示す様に高速になるほどスイッチング時のパルス幅歪みが大きくなってしまうという問題がある。図９の回路における出力駆動の様子を図１２に示す。図１２中の容量ｃ１は出力トランジスタＱ７６のベースラインにみえる寄生容量成分を示す。容量ｃ１は主に出力トランジスタＱ７６のベース・エミッタ間接合容量および、ベース・コレクタ間接合容量がミラー効果により増大されて加わったものである。スイッチング速度を考える際には容量ｃ１の影響は無視できない。図９の回路においては、この容量ｃ１を充電する際は図１２に示す電流ｉ１で充電速度が決まる。この電流ｉ１は抵抗器Ｒ７７によって決まることから、急速な追従に対する充電能力は弱い。一方、容量ｃ１を放電する際は図１２に示す電流ｉ２で放電速度が決まる。この電流ｉ２はトランジスタＱ７５によって決まることから、急速な追従に対する放電能力は強い。
【００４６】
図９の回路では先述のように、出力トランジスタＱ７６の急速な追従に対してハイからロウへのスイッチング時とロウからハイへのスイッチング時とでスイッチング能力に偏りがあるため、図１１のようにスイッチング時のパルス幅歪みが大きくなってしまう。
【００４７】
［実施の第４形態の構成］
実施の第４形態における受光アンプ及びフォトカプラは、フォトダイオードと増幅器および帰還抵抗からなるプリアンプ部および出力コントロール回路と出力トランジスタとの間に、コンパレータ回路を追加することにより、高速化の要求を満足する機能を有する。
【００４８】
コンパレータ回路は、出力トランジスタのオン時、オフ時ともに能動動作を行うことによって、出力トランジスタのベースラインの容量を急速に充放電を行うことができ、出力トランジスタのスイッチング速度を速くすることで、スイッチング時のパルス幅歪みが改善され、高速化に対応できる。
【００４９】
図１３に実施の第４形態における受光アンプの回路図を示す。図１３の回路は帰還抵抗Ｒ１１が接続された増幅器１０２を有する。増幅器１０２の入力端子に光電変換素子であるフォトダイオード１０１が接続される。フォトダイオード１０１が受光した光に応じて生成した出力電流は、帰還抵抗Ｒ１１によって電圧に変換される。電流／電圧変換ＩＣにおいて電流を変換することにより生成された電圧で、本実施の形態で追加されたコンパレータを動作させることによって出力トランジスタＱ２１のオン／オフが切替えられる。
【００５０】
フォトダイオード１０１と増幅器１０２および帰還抵抗Ｒ１１からなるプリアンプと出力コントロール回路１０３に関しては、実施の第３形態と同様である。実施の第４形態における追加および変更点は、以下の通りである。（１）出力コントロール回路１０３と出力トランジスタＱ２１との間に介設される位置にコンパレータ回路１０４が新規で追加された。（２）図９で示す実施の第３形態の回路の出力コントロール回路７０３内部における反転回路部であるトランジスタＱ７５と抵抗Ｒ７７、Ｒ７８を削除した。
【００５１】
コンパレータ回路１０４の構成について説明する。ＮＰＮトランジスタＱ１６とＮＰＮトランジスタＱ１７はそれらのエミッタが共通となるように接続される。その共通エミッタ点とＧＮＤ端子間に抵抗Ｒ１９が接続される。ＮＰＮトランジスタＱ１６のコレクタにはＰＮＰトランジスタＱ１８のコレクタが、ＮＰＮトランジスタＱ１７のコレクタにはＰＮＰトランジスタＱ１９のコレクタがそれぞれ接続される。ＰＮＰトランジスタＱ１８とＱ１９は、それらのベースが共通となるように接続される。ＰＮＰトランジスタＱ１８とＱ１９のエミッタは電源端子に接続される。ＰＮＰトランジスタＱ１９のベースとコレクタが接続される。このような接続により、ＰＮＰトランジスタＱ１８とＱ１９でカレントミラー回路が構成される。このカレントミラー回路は能動負荷として機能する。この能動負荷と、ＮＰＮトランジスタＱ１６、Ｑ１７とにより、コンパレータが構成される。
【００５２】
電源端子とＮＰＮトランジスタＱ１７のベース間には抵抗Ｒ１１０が接続される。ＧＮＤ端子とＮＰＮトランジスタＱ１７のベース間には抵抗Ｒ１１１が接続される。抵抗Ｒ１１０、Ｒ１１１は出力トランジスタＱ２１のスイッチングがオンかオフかを決めるためのスレッショルド電圧を生成する電圧生成部を構成する。さらにＮＰＮトランジスタＱ１７のベースにはＰＮＰトランジスタＱ１０のベースが接続される。ＰＮＰトランジスタＱ１０のコレクタはＧＮＤ端子に、エミッタはＮＰＮトランジスタＱ１６のベースに接続される。ＮＰＮトランジスタＱ１６のベースには、出力コントロール回路１０３の出力が入力される。ＮＰＮトランジスタＱ１６とＰＮＰトランジスタＱ１８の各コレクタの接続点には出力トランジスタＱ２１のベースが接続される。
【００５３】
［実施の第４形態の動作］
実施の第４形態を示す回路図である図１３および、図１３の回路における電源電圧に対する出力Ｖｏｕｔの関係について示した図１４Ａ、図１４Ｂを用いて動作を説明する。
【００５４】
光入力に応じて生成された電流は帰還アンプにより電圧信号に変換される。その後、この信号は、出力コントロール回路１０３からなる低電源時に強制ロウレベル出力を得る回路を通過する。ここまでは実施の第３形態の回路と全く同様である。
【００５５】
出力コントロール回路１０３内のトランジスタＱ１２をオンさせ得る光入力が供給されない場合、トランジスタＱ１２のコレクタ出力はハイインピーダンスとなり、コンパレータ入力トランジスタＱ１６はオンとなる。そのため、出力トランジスタＱ２１のベース入力はロウインピーダンスとなる。よって出力トランジスタＱ２１はオンとなり、このとき出力トランジスタＱ２１は飽和状態となる。よって、出力電圧Ｖｏｕｔとしては電源電圧から出力トランジスタＱ２１のコレクタ・エミッタ間飽和電圧分下った出力電位（図１４Ａに示すＶ２−ΔＶｂ）が得られる。ここでΔＶｂは出力トランジスタＱ２１のコレクタ・エミッタ間飽和電圧分である。なお、このとき実施の第３形態の回路と同様に電源電圧がスレッショルド電圧Ｖ２以下では強制的にロウレベル出力となる。
【００５６】
一方、出力コントロール回路１０３内のトランジスタＱ１２をオンさせ得る光入力が供給されると、トランジスタＱ１２のコレクタ出力はロウインピーダンスとなり、コンパレータ入力トランジスタＱ１６はオフとなる。そのため、出力トランジスタＱ２１のベース入力はハイインピーダンスとなる。よって出力トランジスタＱ２１はカットオフ状態となり、出力電圧Ｖｏｕｔとしては抵抗Ｒ１２にてプルダウンされたロウレベルの出力電位が得られる。ゆえにこの出力変動特性に関しては、図１３に示す回路構成により、実施の第３形態の特性とほぼ同等な特性が得られる。
【００５７】
また、コンパレータ回路のスレッショルド電圧は抵抗Ｒ１１０およびＲ１１１で任意に設定でき、コンパレータの駆動電流は抵抗Ｒ１９によって決定される。さらにトランジスタＱ１０は入力振幅を制限するリミッターとしての機能を持っている。
【００５８】
本発明回路における出力駆動の様子を図１５に示す。図１５中の容量ｃ２は出力トランジスタＱ４１のベースラインにみえる寄生容量成分を示す。容量ｃ２は主に出力トランジスタＱ４１のベース・エミッタ間接合容量および、ベース・コレクタ間接合容量がミラー効果により増大されて加わったものである。出力トランジスタＱ４１をオン・オフさせるためには、この容量ｃ２への電荷の充放電が必要であり、その充放電の速度によって、出力波形のスイッチング速度が決まる。
【００５９】
実施の第４形態の回路においては、この容量ｃ２を充電する際は図１５に示す電流ｉ３で充電速度が決まる。このｉ３は能動負荷Ｑ４８によって決まることから、急速な追従に対する充電能力は強い。一方、容量ｃ２を放電する際は図１５に示す電流ｉ４で放電速度が決まる。このｉ４はトランジスタＱ４６によって決まることから、急速な追従に対する放電能力は強い。
【００６０】
よって実施の第４形態に係る回路では先述のように、充放電両方向をトランジスタ駆動として強化することにより、出力トランジスタＱ４１の急速な追従に対してハイからロウへのスイッチング時とロウからハイへのスイッチング時とでともにスイッチング能力に偏りが生じないようになる。その結果、図１６に示すようにスイッチング時のパルス幅歪みが改善されている。
【００６１】
さらにトランジスタＱ１０によって、強入力による過大な入力波形がコンパレータ回路に入力しない様に制限をかけることによって、強入力によるスイッチングの遅れを防止できる。
【００６２】
実施の第４形態により、フォトカプラを含むシステムにおいて、以下の条件：
（ａ）従来別に用意していた誤動作防止用の制御回路を必要としない
（ｂ）システム構成の容易性と低コスト化を実現するため、電源立ち上げおよび立ち下げ時のシステムの誤動作を防止する機能をフォトカプラ内部に含んだ
を満たしながら、さらに高速化に対応するためスイッチング速度を向上することができるようになる。
【００６３】
［実施の第５形態］
実施の第５携帯は、実施の第４形態におけるバイポーラトランジスタに代えてＭＯＳトランジスタを用いた構成と有する。図１７は、ＭＯＳトランジスタを用いた実施の第５形態の回路図を示す。図１７の回路は、図１３の回路に比べて以下の点が異なっている。（１）出力コントロール回路１０３内のＮＰＮトランジスタＱ１２、Ｑ１３、Ｑ１４が、出力コントロール回路８０３内のＮＭＯＳトランジスタＱ５２、Ｑ５３、Ｑ５４に置き換えられている。（２）コンパレータ回路１０４内のＮＰＮトランジスタＱ１６、Ｑ１７、ＰＮＰトランジスタＱ１０、Ｑ１８、Ｑ１９が、コンパレータ回路８０４内のＮＭＯＳトランジスタＱ８６、Ｑ８７、ＰＭＯＳトランジスタＱ８０、Ｑ８８、Ｑ８９に置き換えられている。（３）出力トランジスタのＰＮＰトランジスタＱ２１がＰＭＯＳトランジスタＱ８１に置き換えられている。こうした回路によっても、図１３に示した回路とまったく同様の効果を得ることができる。
【００６４】
以上に示した実施の第１〜第５形態のいずれかの受光アンプを受光アンプ９０４として用いて、図１に示した構成のフォトカプラを構成することが可能である。
【００６５】
なお、上述した実施の第１〜第５形態ではフォトダイオード１０１、５０１、７０１のアノードが接地されている場合について説明したが、カソードが電源に接続された場合でも同様の効果を得ることができる。
【００６６】
以上に説明した実施の形態におけるフォトカプラを含むシステムによれば、電源立ち上げおよび立ち下げ時にシステムの誤動作を防止する機能をフォトカプラ内部に含むことにより、誤動作防止用の制御回路を別に用意する必要がない。そのため、システム構成が容易となりかつ低コスト化を実現することができるようになる。
【図面の簡単な説明】
【００６７】
【図１】図１は参考例のフォトカプラを示す。
【図２】図２は参考例の回路図を示す。
【図３Ａ】図３Ａは参考例の出力特性を示す。
【図３Ｂ】図３Ｂは参考例の出力特性を示す。
【図４】図４は参考例の光システム例を示す。
【図５】図５は参考例の光システムにおける出力特性を示す。
【図６】図６は実施の第１形態の回路図を示す。
【図７Ａ】図７Ａは、実施の第１形態における出力特性を示す。
【図７Ｂ】図７Ｂは、実施の第１形態における出力特性を示す。
【図８】図８は実施の第２形態の回路図を示す。
【図９】図９は実施の第３形態の回路図を示す。
【図１０Ａ】図１０Ａは、実施の第３形態における出力特性を示す。
【図１０Ｂ】図１０Ｂは、実施の第３形態における出力特性を示す。
【図１１】図１１は実施の第４形態における課題を説明するための出力特性の一例を示す。
【図１２】図１２は実施の第４形態における課題を説明するための回路の動作の一例を示す。
【図１３】図１３は実施の第４形態の回路図を示す。
【図１４Ａ】図１４Ａは実施の第４形態の出力特性を示す。
【図１４Ｂ】図１４Ｂは実施の第４形態の出力特性を示す。
【図１５】図１５は実施の第４形態における動作を説明するための回路図である。
【図１６】図１６は実施の第４形態の出力波形を示す。
【図１７】図１７は実施の第５形態の回路図を示す。
【符号の説明】
【００６８】
１０１  フォトダイオード
１０２  増幅器
１０３  出力コントロール回路
３０１  フォトダイオード
３０２  増幅器
９０１  フォトカプラ
９０２  発光ダイオード
９０３  フォトダイオード
９０４  受光アンプ
１００１  受光アンプ
１００２  ＩＮＶ（インバータ）
１００３  ロジック機能ブロック
１００４  電源コントロール回路
【図１】
0005185767.tif 000002
【図２】
0005185767.tif 000003
【図３Ａ】
0005185767.tif 000004
【図３Ｂ】
0005185767.tif 000005
【図４】
0005185767.tif 000006
【図５】
0005185767.tif 000007
【図６】
0005185767.tif 000008
【図７Ａ】
0005185767.tif 000009
【図７Ｂ】
0005185767.tif 000010
【図８】
0005185767.tif 000011
【図９】
0005185767.tif 000012
【図１０Ａ】
0005185767.tif 000013
【図１０Ｂ】
0005185767.tif 000014
【図１１】
0005185767.tif 000015
【図１２】
0005185767.tif 000016
【図１３】
0005185767.tif 000017
【図１４Ａ】
0005185767.tif 000018
【図１４Ｂ】
0005185767.tif 000019
【図１５】
0005185767.tif 000020
【図１６】
0005185767.tif 000021
【図１７】
0005185767.tif 000022