(57)【特許請求の範囲】
【請求項１】
複数の記憶素子を有する記憶装置であって、
前記記憶素子は、
第１の金属層と、
前記第１の金属層よりイオン化傾向が大きい材料を有する第２の金属層と、からなり、
前記第１の金属層と前記第２の金属層とは接しており、
前記記憶素子の抵抗状態は、高抵抗状態と低抵抗状態とが選択でき、
前記高抵抗状態は、前記第１の金属層と前記第２の金属層との界面が腐食した状態であり、前記低抵抗状態は、前記第１の金属層と前記第２の金属層とが短絡している状態であることを特徴とする記憶装置。
【請求項２】
マトリクス状に形成された複数の記憶素子を有する記憶装置であって、
前記記憶素子は、
第１の金属層と、
前記第１の金属層よりイオン化傾向が大きい材料を有する第２の金属層と、からなり、
前記第１の金属層と前記第２の金属層とは接しており、
前記記憶素子の抵抗状態は、高抵抗状態と低抵抗状態とが選択でき、
前記高抵抗状態は、前記第１の金属層と前記第２の金属層との界面が腐食した状態であり、前記低抵抗状態は、前記第１の金属層と前記第２の金属層とが短絡している状態であることを特徴とする記憶装置。
【請求項３】
請求項１または２において、
前記第１の金属層は、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金のいずれかを主成分として含有することを特徴とする記憶装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記第２の金属層は、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金のいずれかを主成分として含有することを特徴とする記憶装置。
【請求項５】
請求項１乃至４のいずれか一において、
前記低抵抗状態の選択は、前記第１の金属層と前記第２の金属層との間に書き込みしきい値以上の電圧が印加されることで行われることを特徴とする記憶装置。
【請求項６】
請求項１乃至５のいずれか一において、
前記高抵抗状態の選択は、７０℃以上１５０℃以下の温度、且つ６０％以上１００％以下の湿度の条件下にて行われることを特徴とする記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置及びその作製方法、半導体装置に関する。
【背景技術】
【０００２】
従来より、様々なタイプの記憶装置が提案されている。代表的な記憶装置としては、磁気テープや磁気ディスク等の磁気を利用した記憶装置、書き込み、読み出し、消去が可能なＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、読み出し専用のＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等が挙げられる。
【０００３】
従来のＲＯＭとしては、製造工程においてフォトマスクを用いて情報を記憶させるマスクＲＯＭ、電流によりヒューズ素子を溶断して情報を記憶させるヒューズ型のＲＯＭ、電流により絶縁体を短絡させて情報を記憶させるアンチヒューズ型のＲＯＭ等が挙げられる。
【０００４】
マスクＲＯＭは、製造プロセスにおけるフォトマスクを用いて情報を記憶させるため、書き込む情報に応じたマスクを用意しなければならず、少量生産においては製造コストが増加するという問題がある。また、ヒューズ型のＲＯＭは、ヒューズ素子を溶断する際にごみが発生しやすく、誤動作を引き起こす恐れがある。
【０００５】
この点、アンチヒューズ型のＲＯＭでは、書き込む情報に応じたマスクが不要であり、また、情報を書き込む際にもごみが発生しにくいため、他のＲＯＭに比べて有利である。
【０００６】
近年では、シリコン基板上にシリサイド反応を利用したアンチヒューズ型のＲＯＭを形成する技術が提案されている（例えば、特許文献１参照）。また、一対の導電層の間に、有機化合物層を設けることによりアンチヒューズ型のＲＯＭを形成する技術が提案されている（例えば、特許文献２参照）。
【０００７】
特許文献１に開示されているアンチヒューズ型のＲＯＭは、一対の導電層と、該導電層間に設けられたアモルファスシリコン層とからなるメモリ素子を複数有している。該メモリ素子は、陽極と陰極との間に電圧を印加することにより、陽極又は陰極として機能する導電層とアモルファスシリコン層とがシリサイド反応して素子の抵抗が変化することを利用した素子である。
【０００８】
特許文献２に開示されているアンチヒューズ型のＲＯＭは、有機化合物層を有する。該有機化合物層は、絶縁体としての機能と、密着性向上の機能を併せ持っており、剥離における歩留まり向上に貢献している。
【特許文献１】特開平７−２９７２９３号公報
【特許文献２】特開２００７−１５８３１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述のアンチヒューズ型のＲＯＭは、信頼性を維持しつつ安価に作製することができるというメリットを有しているが、未だ進歩の余地を残していると考えられる。特に、製造コストの低減は、産業上における最大の課題ともいえる。そこで、本発明では、記憶装置の作製工程を簡略化することにより製造コストを低減し、より安価な記憶装置を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の記憶装置では、電極として機能する二つの導電層（金属層）を接触させ、界面領域を腐食（酸化ともいう）させることにより、電気抵抗（以下、単に「抵抗」と呼ぶことがある）が高い領域を形成している。該高抵抗領域は、異種金属を接触させた場合に、イオン化傾向が大きい金属が腐食しやすくなるという性質を利用して形成するものである。作製直後においては、腐食による高抵抗領域が存在するが、電圧の印加により、低抵抗状態を作り出すことができる。本発明により、異種金属接触腐食反応を利用したアンチヒューズ型の記憶装置を提供することができる。なお、本明細書において、腐食とは、金属等が安定した化合物へ変化する事をいうものとする。また、「腐食」を「酸化」と読み替えても良い。また、イオン化傾向の大小は、いわゆるイオン化列を用いて判断することが可能である。イオン化列によれば、イオン化傾向は「カリウム＞カルシウム＞ナトリウム＞マグネシウム＞アルミニウム＞亜鉛＞鉄＞ニッケル＞錫＞鉛＞水素（Ｈ２）＞銅＞水銀＞銀＞白金＞金」となっている。もちろん、イオン化列に含まれない金属、その他の材料を用いても良い。
【００１１】
本発明の記憶装置の一は、第１の導電層と、第１の導電層とは異なる導電性材料を用いて形成された第２の導電層と、を有し、第１の導電層と第２の導電層は接しており、第２の導電層において、第１の導電層と接する領域の一部が腐食（酸化）していることを特徴としている。
【００１２】
本発明の記憶装置の他の一は、第１の金属層と、第１の金属層よりイオン化傾向が大きい材料を用いて形成された第２の金属層と、を有し、第１の金属層と第２の金属層は接しており、第２の金属層において、第１の金属層と接する領域の一部が腐食（酸化）していることを特徴としている。
【００１３】
本発明の記憶装置の他の一は、マトリクス状に形成された複数の記憶素子を有する記憶装置であって、前記記憶素子は、第１の金属層と、第１の金属層よりイオン化傾向が大きい材料を用いて形成された第２の金属層と、を有し、第１の金属層と第２の金属層は接しており、第２の金属層において、第１の金属層と接する領域の一部が腐食（酸化）していることを特徴としている。
【００１４】
上記において、第１の金属層及び第２の金属層は、記憶素子を制御するトランジスタの電極を兼ねることが好ましい。
【００１５】
また、上記において、第１の金属層、及び第２の金属層は、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金のいずれかを主成分として含有することが好ましい。
【００１６】
また、上記の記憶装置において、書き込み回路により高抵抗状態と低抵抗状態のいずれかが選択されることで、情報の書き込みが行われ、低抵抗状態の選択は、情報が読み出される際に読み出し回路により印加される電圧より高い電圧が印加されることにより行うことができる。
【００１７】
また、本発明の記憶装置は、一定期間の経過後に、記憶装置の情報の消去が行われるようにすることが可能である。また、記憶装置の情報が消去された後に、再度の情報の書き込みを行うことも可能である。
【００１８】
上記の記憶装置を用いて、様々な半導体装置を提供することができる。なお、該半導体装置はアンテナを備えていても良い。
【００１９】
本発明の記憶装置の作製方法の一は、基板上に第１の導電層を形成し、第１の導電層に接するように、第１の導電層とは異なる導電性材料を用いて第２の導電層を形成し、第２の導電層において、第１の導電層と接する領域を腐食（酸化）させることにより、高抵抗領域を形成することを特徴としている。
【００２０】
本発明の記憶装置の作製方法の他の一は、基板上に第１の金属層を形成し、第１の金属層に接するように、第１の金属層よりイオン化傾向が大きい材料を用いて第２の金属層を形成し、第２の金属層において、第１の金属層と接する領域を腐食（酸化）させることにより、高抵抗領域を形成することを特徴としている。
【００２１】
上記において、腐食は、７０℃以上１５０℃以下の温度、且つ６０％以上１００％以下の湿度の条件にて行っても良い。
【００２２】
なお、「アンチヒューズ型の記憶装置」とは、高抵抗状態から低抵抗状態に変化させることで情報の書き込みを実現する記憶装置を指すが、本発明における記憶装置は、リライタブルとすることが可能な点で、一般的な一回書き込み用の記憶素子（いわゆるライトワンスメモリ）における「アンチヒューズ型」とは意味合いが異なる。
【発明の効果】
【００２３】
本発明の記憶装置では、電極として機能する二つの導電層（金属層）を接触させることにより、異種金属接触腐食反応による高抵抗領域を形成している。これにより、電極間に絶縁層や半導体層を別途設けることなく、記憶素子を作製することができる。つまり、製造工程を簡略化して製造コストを低減した記憶装置を提供することができる。また、該記憶装置を用いた安価な半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
【００２５】
（実施の形態１）
本実施の形態では、本発明の記憶装置に用いられる記憶素子の作製方法の一例について、図１を参照して説明する。
【００２６】
はじめに、基板１００上に第１の導電層１０２と第２の導電層１０４とを積層する（図１（Ａ）参照）。
【００２７】
基板１００としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどの無アルカリガラス基板、セラミック基板等を用いることができる。耐熱性が許せば、プラスチック基板等を用いてもよい。また、ステンレス合金などの金属基板の表面に絶縁層を設けた基板を用いても良い。もちろん、単結晶半導体基板や石英基板等を用いてもよい。
【００２８】
本実施の形態においては、簡単のため、基板１００上に直接第１の導電層１０２を設ける構成としたが、本発明はこれに限定されない。例えば、基板１００上に下地絶縁層や半導体層、配線層等を設けた後に、第１の導電層１０２を形成する構成としても良い。この意味において、基板１００を、被形成面と読み替えることが可能である。
【００２９】
上記の下地絶縁層は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の無機材料、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等の有機材料を用いて形成することができる。
【００３０】
ここで、酸化窒化珪素とは窒素よりも酸素の含有量（原子数）が多いものであって、酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、Ｓｉが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化珪素とは酸素よりも窒素の含有量（原子数）が多いものであって、酸素が１５原子％以上３０原子％以下、窒素が２０原子％以上３５原子％以下、Ｓｉが２５原子％以上３５原子％以下、水素が１５原子％以上２５原子％以下の範囲で含まれるものをいう。
【００３１】
上記の半導体層は、シリコン、ガリウムヒ素、ゲルマニウム、インジウムリンなどの半導体材料を用いて形成することができる。配線層を設ける場合には、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、ニッケル、亜鉛、ニオブ、シリコン、リン、ボロン、ヒ素、ガリウム、インジウム、錫等から選択された一つ又は複数の元素を主成分とする材料、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、アルミネオジム、マグネシウム銀など）、もしくは、これらの化合物を組み合わせた材料などを用いて形成すればよい。
【００３２】
第１の導電層１０２と第２の導電層１０４は、導電性を有する材料であれば特に限定されないが、それぞれ異なる材料を用いて形成する必要がある。異なる種類の導電性材料を接触させることで、界面領域を腐食させることが可能となるためである。好ましくは、イオン化傾向が異なる金属材料（単体）を用いて、第１の導電層１０２及び第２の導電層１０４を形成する。本実施の形態においては、第１の導電層１０２として錫を、第２の導電層１０４としてアルミニウムを用いるが、第１の導電層１０２としてアルミニウムを、第２の導電層として錫を用いる構成としても良い。また、アルミニウムと錫との組み合わせに限定されず、アルミニウムと銀との組み合わせや、アルミニウムと銅との組み合わせ、鉄と銅との組み合わせ、ＩＴＯ（インジウム錫酸化物）とアルミニウムとの組み合わせなどを用いても良い。また、イオン化傾向の大小が一般に知られている、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金、等の金属から二種類を選択して用いても良い。
【００３３】
作製方法としては、例えば、スパッタ法や蒸着法を用いることができる。第１の導電層１０２と第２の導電層１０４は、大気に晒さずに連続的に形成しても良いし、他の処理を間に挟んで形成しても良い。連続的に形成する場合には、第１の導電層１０２と第２の導電層１０４との界面を清浄に保ちやすいという利点がある。本実施の形態では、第１の導電層１０２と第２の導電層１０４は連続的に形成している。
【００３４】
次に、第１の導電層１０２と第２の導電層１０４との界面領域を腐食させ、高抵抗領域１０６を形成する（図１（Ｂ）参照）。本実施の形態においては、第１の導電層１０２として錫を、第２の導電層１０４としてアルミニウムを用いているため、相対的にイオン化傾向が大きい第２の導電層１０４の第１の導電層１０２と接する領域が腐食され、高抵抗領域１０６が形成されることになる。
【００３５】
なお、上記界面付近の腐食は大気中にて一定期間放置することで進行するため、何らかの特別な処置を施す必要はない。より短時間に作製して歩留まりを向上したい場合には、高温（７０℃以上１５０℃以下、好ましくは９０℃以上１３０℃以下）且つ高湿（６０％以上１００％以下、好ましくは８０％以上１００パーセント以下）の条件下におけばよい。
【００３６】
以上により、第１の導電層１０２と第２の導電層１０４からなる記憶素子が作製される。なお、情報の書き込みは、該記憶素子の抵抗状態を選択することにより行われる。すなわち、低抵抗状態と高抵抗状態のいずれかが選択されることにより、情報が記憶される。
【００３７】
低抵抗状態を選択する場合には、第１の導電層１０２と第２の導電層１０４との間に、一定値（書き込みしきい値）以上の電圧を印加する。これにより、第１の導電層１０２と第２の導電層１０４が短絡し、低抵抗状態が選択される（図１（Ｃ）参照）。高抵抗状態を選択する場合には、第１の導電層１０２と第２の導電層１０４との間に何らかの電圧を印加する必要はない。高抵抗領域１０６が存在している限りは、高抵抗状態が保たれるためである。より詳細には、書き込みしきい値以上の電圧が印加されないようにすればよい。
【００３８】
本発明の記憶装置に用いられる記憶素子は、第１の導電層１０２と第２の導電層１０４の接触による腐食を用いているため、別途、絶縁層や半導体層を設ける必要がない。このため、作製工程を簡略化し、製造コストを低減した記憶装置を提供することができる。例えば、上記においては、半導体層のパターニング、ゲート電極等の形成、コンタクトホールの開口、ソース電極又はドレイン電極等の形成、の工程において各一枚ずつ、計４枚のマスクにより記憶素子を作製することができる。また、成膜の回数を低減することができる。
【００３９】
また、上記二つの導電層の接触領域が腐食しやすいという性質を利用して、一定期間の後に情報が消去される記憶装置、すなわち、リライタブルの記憶装置を提供することができる。なお、情報の保持期間は、二つの導電層の材料選択や、保護層等の形成により、任意に設定することが可能である。
【００４０】
なお、情報を長期にわたって保持したい場合には、酸素や水等が透過しにくい材料を用いて保護層を形成することが有効である。保護層は、記憶装置の上面のみを覆うように形成しても良いし、記憶装置の全体（上面、底面、側面）を覆うように形成しても良い。基板上に下地絶縁層を形成する場合には、該下地絶縁層に酸素や水が透過しにくい材料を用いて、保護層としての機能を付加しても良い。酸素や水が透過しにくい材料としては、窒化珪素、酸化窒化珪素、窒化酸化珪素等の窒素含有材料が挙げられる。
【００４１】
以上のように、本発明は、リライタブルなアンチヒューズ型の素子を提供するという課題を解決することもできる。これにより、本発明の記憶素子は、従来のライトワンス型の記憶素子と比較して、広範な用途を実現している。
【００４２】
（実施の形態２）
本実施の形態では、実施の形態１にて示した記憶素子を有する記憶装置の作製方法の一例について、図２乃至５を参照して説明する。なお、本実施の形態においては、マトリクス状に記憶素子を配列した記憶装置、特に、トランジスタを用いて個々の記憶素子を制御する記憶装置について説明することにする。ここで、トランジスタとしてはトップゲート型の薄膜トランジスタを用いているが、本発明はこれに限定されない。ボトムゲート型の薄膜トランジスタであっても、同様に用いることができる。また、トランジスタを用いて個々の記憶素子を制御する方式（いわゆるアクティブマトリクス方式）を用いることに限定されず、トランジスタを用いずに記憶素子を制御する方法（いわゆるパッシブマトリクス方式）を採用しても良い。
【００４３】
はじめに、基板２００上に下地絶縁層２０２を形成し、その後、半導体層２０４を形成する（図２（Ａ）参照）。下地絶縁層２０２は、基板に含まれる不純物（可動イオン等）の半導体層への侵入を防ぐために設ける。また、下地絶縁層２０２には、後に形成される記憶素子への、外部からの水分等の侵入を制御するという効果もある。なお、基板２００からの汚染等が問題とならない場合、例えば、基板２００として単結晶半導体基板や石英基板を用いる場合等には、下地絶縁層２０２を設けない構成としても良い。
【００４４】
基板２００としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどの無アルカリガラス基板、セラミック基板等を用いることができる。耐熱性が許せば、プラスチック基板等を用いてもよい。また、ステンレス合金などの金属基板の表面に絶縁層を設けた基板を用いても良い。もちろん、上述の単結晶半導体基板や石英基板を用いることもできる。基板２００の大きさについては特に限定されず、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、２８５０ｍｍ×３０５０ｍｍ等の基板を適宜用いることができる。
【００４５】
下地絶縁層２０２は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の無機材料、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等の有機材料を用いて形成することができる。本実施の形態においては、下地絶縁層２０２として、窒化酸化珪素膜と酸化窒化珪素膜の積層構造を用いることにするが、本発明はこれに限定されない。単層としても良いし、３層以上の積層構造としても構わない。なお、水分の侵入を抑制するためには、窒化珪素膜や、窒化酸化珪素膜を設けることが好ましい。本実施の形態においては、窒化酸化珪素膜を５０ｎｍ、酸化窒化珪素膜を１００ｎｍの厚さにて形成した。もちろん、本発明がこれに限定して解釈されるものではない。
【００４６】
半導体層２０４としては、非晶質半導体や微結晶半導体、多結晶半導体、単結晶半導体を形成することができるが、特に限定されない。また、半導体層２０４は、シリコン、ガリウムヒ素、ゲルマニウム、インジウムリンなどの半導体材料を用いて形成することができる。
【００４７】
本実施の形態においては半導体層２０４として、非晶質シリコン膜を４０ｎｍの厚さとなるように形成した。もちろん、本発明がこれに限定して解釈されるものではない。
【００４８】
次に、上記の半導体層２０４をパターニングして島状の半導体層２０６を形成する（図２（Ｂ）参照）。
【００４９】
その後、島状の半導体層２０６を覆うようにゲート絶縁層２０８を形成する（図２（Ｃ）参照）。ゲート絶縁層２０８としては、ＣＶＤ法やスパッタリング法等を用いて形成された、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜などを用いればよい。本実施の形態においては、ゲート絶縁層２０８として酸化珪素膜又は酸化窒化珪素膜と、窒化珪素膜又は窒化酸化珪素膜との積層構造を形成する。なお、本実施の形態においてはゲート絶縁層を２層構造としているが、本発明はこれに限定されない。単層としても良いし、３層以上の積層構造としても構わない。
【００５０】
なお、ゲート絶縁層２０８の形成の際に水素プラズマ処理を行っても良い。ゲート絶縁層に水素プラズマ処理を行うことにより緻密なゲート絶縁層を形成することができる。これは、水素プラズマ処理によって、ゲート絶縁層に存在するダングリングボンドを終端することができるためである。
【００５１】
次に、ゲート絶縁層２０８上に、ゲート電極２１０及び記憶素子の電極２１２を形成する（図２（Ｄ）参照）。
【００５２】
工程を簡略化するためには、同じ材料を用いてゲート電極２１０及び記憶素子の電極２１２を形成することが好ましい。つまり、ゲート電極２１０及び記憶素子の電極２１２として、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金、等の金属材料を選択して用いることが好ましい。もちろん、それ以外の導電性材料、例えば、インジウム錫酸化物（ＩＴＯ）や、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）等を用いて、ゲート電極２１０及び記憶素子の電極２１２を形成しても良い。本実施の形態においては、錫を用いてゲート電極２１０及び記憶素子の電極２１２を形成することとする。錫を用いてゲート電極等を形成する場合には、特性向上のため、鉛等の材料を添加して用いても良い。
【００５３】
なお、本実施の形態においては、ゲート電極２１０及び記憶素子の電極２１２を単層構造としたが、２層以上の積層構造としても良い。２層構造とする場合には、例えば、チタンと上記材料との積層構造とすることができる。また、モリブデンとの積層構造としても良い。モリブデンやチタンに代えて、窒化チタンや窒化タンタルを用いても良い。積層構造とする場合には、上記のようなバリアメタルを設けることで、半導体層中への金属元素の拡散を抑制することができる。
【００５４】
次に、ゲート電極２１０をマスクとして用いて島状の半導体層２０６に一導電型を付与する不純物元素を添加し、チャネル形成領域２１４及びソース領域又はドレイン領域２１６を形成する（図３（Ａ）参照）。ここでは、ｎチャネル型の薄膜トランジスタを形成するために、ｎ型を付与する不純物元素であるリンを添加したが、本発明はこれに限定されない。ｎ型を付与する不純物元素としては、ヒ素などを用いることもできる。ｐチャネル型の薄膜トランジスタを形成する場合には、ｐ型を付与する不純物元素を適宜添加すればよい。ｐ型を付与する不純物元素としては、ボロン等が挙げられる。また、チャネル形成領域２１４と、ソース領域又はドレイン領域２１６との間にＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ−Ｄｒａｉｎ）領域を形成しても良い。
【００５５】
その後、添加された不純物元素を活性化する。活性化の方法としては、ファーネスアニール炉を用いる熱アニール法や、レーザーアニール法、ラピッドサーマルアニール法（ＲＴＡ法）が挙げられる。熱アニール法を用いる場合には、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００℃以上７００℃以下、好ましくは５００℃以上６００℃以下にて熱処理を行えばよい。本実施の形態においては、５５０℃で４時間の熱処理を行うものとする。なお、該熱処理工程は、記憶素子を形成した後に行っても良い。
【００５６】
次に、ゲート電極２１０及び記憶素子の電極２１２を覆うように、ゲート絶縁層２０８上に絶縁層２１８を形成する（図３（Ｂ）参照）。絶縁層２１８は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の無機材料、又は、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等の有機材料を用いて形成することができる。本実施の形態においては、ポリイミドを用いて絶縁層２１８を形成した。
【００５７】
次に、ゲート絶縁層２０８及び絶縁層２１８を選択的にエッチングして、ソース領域又はドレイン領域２１６及び記憶素子の電極２１２に達する開口を形成する。そして、導電層を形成し、該導電層をパターニングすることによりソース電極又はドレイン電極２２０、記憶素子の電極兼ソース電極又はドレイン電極２２２を形成する（図３（Ｃ）参照）。上記の導電層は、記憶素子の電極２１２との接触により腐食されやすい材料を用いて形成することが好ましい。つまり、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金、等の金属材料から適宜選択して用いることが好ましい。本実施の形態においては、アルミニウムを用いて導電層を形成することにより、トップゲート型の薄膜トランジスタ２２４と記憶素子２２６とを形成する。なお、記憶素子２２６における、記憶素子の電極２１２と、記憶素子の電極兼ソース電極又はドレイン電極２２２との接触面積は、０．５μｍ角以上３０μｍ角以下、好ましくは１μｍ角以上１５μｍ角以下とする。接触面積を大きくしすぎると、集積化に問題が生じ、接触面積を小さくしすぎると、素子の信頼性が低下するためである。
【００５８】
なお、本実施の形態では示さないが、ソース電極又はドレイン電極２２０、及び、記憶素子の電極兼ソース電極又はドレイン電極２２２を形成した後に、保護層を設ける構成としても良い。保護層を設けることによって、大気中の不純物元素の半導体層への侵入を抑制し、酸素や水等の記憶素子への侵入を制御することができる。なお、記憶素子への酸素や水等の侵入を抑制するためには、保護層として、窒化珪素、酸化窒化珪素、窒化酸化珪素等の窒素含有材料を用いることが好ましい。
【００５９】
以上の工程により、トップゲート型の薄膜トランジスタを用いた記憶装置を作製することができる（図４参照）。なお、図４（Ａ）は薄膜トランジスタ２２４及び記憶素子２２６の平面図であり、図４（Ｂ）は、図４（Ａ）のＡ−Ｂにおける断面図である。図４（Ａ）においては、ソース領域又はドレイン領域２１６と、記憶素子の電極兼ソース電極又はドレイン電極２２２との接続に係るコンタクトホールの形状を円形に、記憶素子の電極２１２と、記憶素子の電極兼ソース電極又はドレイン電極２２２との接続に係るコンタクトホールの形状を四角形にしたが、本発明はこれに限られない。なお、図４の構成はあくまで一例に過ぎず、本発明は該構成に限定して解釈されるものではない。
【００６０】
図５に、本発明の記憶装置の回路図の一例を示す。図５においては、記憶素子２２６と薄膜トランジスタ２２４とが接続され、薄膜トランジスタ２２４と、ゲート電極２１０（ゲート配線ともいう）、及びソース電極又はドレイン電極２２０（ソース配線又はドレイン配線ともいう）とが接続された様子を示している。ゲート電極２１０や、ソース電極又はドレイン電極２２０には、書き込み回路や読み出し回路等の駆動回路が接続されている。これらの駆動回路により、薄膜トランジスタ２２４を制御し、記憶素子２２６への情報の書き込みや記憶素子２２６からの情報の読み出しを行うことができる。該駆動回路は、ＩＣチップ等により形成しても良いし、薄膜トランジスタ２２４と同様の工程により形成しても良い。なお、図５においては、記憶素子が３行３列にて配列した場合について示しているが、本発明はこれに限定されるものではない。
【００６１】
以上のように、本発明の記憶装置では、電極として機能する二つの導電層（金属層）を接触させることにより、異種金属接触腐食反応による高抵抗領域を形成している。これにより、電極間に絶縁層や半導体層を別途設けることなく、記憶素子を作製することができる。つまり、製造工程を簡略化して製造コストを低減した記憶装置を提供することができる。
【００６２】
また、上記二つの導電層の接触領域が腐食しやすいという性質を利用して、一定期間の後に情報が消去される記憶装置、すなわち、リライタブルの記憶装置を提供することができる。なお、情報の保持期間は、二つの導電層の材料選択や、保護層等の形成により、任意に設定することが可能である。
【００６３】
なお、情報を長期にわたって保持したい場合には、酸素や水等が透過しにくい材料を用いて保護層を形成することが有効である。保護層は、記憶装置の上面のみを覆うように形成しても良いし、記憶装置の全体（上面、底面、側面）を覆うように形成しても良い。基板上に下地絶縁層を形成する場合には、該下地絶縁層に酸素や水が透過しにくい材料を用いて、保護層としての機能を付加しても良い。酸素や水が透過しにくい材料としては、窒化珪素、酸化窒化珪素、窒化酸化珪素等の窒素含有材料が挙げられる。
【００６４】
また、本発明の記憶装置は、上記の如く一定期間の後に情報を消去することが可能である。したがって、記憶された情報を後に残したくない場合等に本発明の記憶装置を用いることは、セキュリティー向上の観点から極めて有効である。
【００６５】
本実施の形態は、実施の形態１と適宜組み合わせて用いることができる。
【００６６】
（実施の形態３）
本実施の形態では、上述した記憶装置を有する半導体装置の作製方法について、図６乃至１０を参照して説明する。なお、本実施の形態においては、一例として充電可能な二次電池を有し、無線通信が可能な半導体装置の作製方法について説明する。もちろん、本発明は該半導体装置に限定して適用されるものではない。
【００６７】
まず、基板６０１の一表面に絶縁膜６０２を介して剥離層６０３を形成し、続けて下地膜として機能する絶縁膜６０４と半導体膜６０５（例えば、非晶質珪素を含む膜）を積層して形成する（図６（Ａ）参照）。なお、絶縁膜６０２、剥離層６０３、絶縁膜６０４および半導体膜６０５は、連続して形成することができる。
【００６８】
基板６０１は、ガラス基板、石英基板、金属基板（例えばステンレス基板など）、半導体基板（例えば単結晶シリコン基板など）、セラミック基板等から選択することができる。また、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの、いわゆるプラスチック基板を選択することもできる。なお、剥離層６０３は、絶縁膜６０２を介して基板６０１の全面に設けているが、フォトリソグラフィ法を用いてマスクを形成し、エッチングを行うことにより、選択的に形成してもよい。
【００６９】
絶縁膜６０２、絶縁膜６０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の絶縁材料を用いて形成することができる。例えば、絶縁膜６０２、絶縁膜６０４をそれぞれ２層構造として、第１層目の絶縁膜として窒化酸化珪素膜を、第２層目の絶縁膜として酸化窒化珪素膜を形成することができる。また、第１層目の絶縁膜として窒化珪素膜を形成し、第２層目の絶縁膜として酸化珪素膜を形成してもよい。もちろん、単層構造であっても良いし、３層以上の積層構造とすることも可能である。絶縁膜６０２は、基板６０１から、剥離層６０３又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能し、絶縁膜６０４は基板６０１、剥離層６０３から、その上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜６０２、６０４を形成することによって、基板６０１からの可動イオンが、素子に侵入して悪影響を及ぼすことを防ぐことができ、また、剥離層６０３からの不純物元素が、素子に侵入して悪影響を及ぼすことを防ぐことができる。なお、基板６０１として石英基板のように不純物元素の影響を無視できる基板を用いる場合には、絶縁膜６０２や絶縁膜６０４を省略することも可能である。
【００７０】
なお、絶縁膜６０２及び絶縁膜６０４には、後に形成される記憶素子への水や酸素の侵入を抑制する効果を有する。つまり、絶縁膜６０２及び絶縁膜６０４の材質や膜厚を適宜設定することにより、記憶素子を構成する電極界面における腐食を制御することができる。これにより、情報の長期にわたる保持や、短期間での情報消去が可能となる。
【００７１】
剥離層６０３には、金属膜や、金属膜と金属酸化膜等の積層構造等を用いることができる。上記金属膜の材料としては、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウムから選択された元素または当該元素を主成分とする合金材料若しくは化合物材料が挙げられる。当該材料を用いて単層構造又は積層構造の金属膜を形成することができる。なお、金属膜の形成方法として、スパッタ法や、プラズマＣＶＤ法等の各種ＣＶＤ法等を用いることができる。上述の金属膜を形成した後に、酸素雰囲気下又はＮ２Ｏ雰囲気下におけるプラズマ処理や、酸素雰囲気下又はＮ２Ｏ雰囲気下における加熱処理等を行うことによって、金属膜表面に当該金属膜の酸化膜又は酸化窒化膜を形成してもよい。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設けた場合、酸素雰囲気下においてタングステン膜にプラズマ処理を行うことで、タングステン膜表面にタングステン酸化物を形成することができる。タングステンの酸化物を形成するにあたり、その組成に特に制約はない。エッチングレート等を考慮して、組成を決定すれば良い。
【００７２】
半導体膜６０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５ｎｍ以上２００ｎｍ以下（好ましくは３０ｎｍ以上１５０ｎｍ以下）の厚さで形成する。半導体膜６０５の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）を用いると良い。
【００７３】
次に、半導体膜６０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射に、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法や、結晶化を助長する金属元素を用いる熱結晶化法等を組み合わせた方法を用いて、半導体膜６０５の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶化した半導体膜６０５ａ、半導体膜６０５ｂ、半導体膜６０５ｃ、半導体膜６０５ｄ、半導体膜６０５ｅを形成し、当該半導体膜６０５ａ、半導体膜６０５ｂ、半導体膜６０５ｃ、半導体膜６０５ｄ、半導体膜６０５ｅを覆うようにゲート絶縁膜６０６を形成する（図６（Ｂ）参照）。
【００７４】
ここで、結晶化に用いることができるレーザーとしては、連続発振（ＣＷ：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）型のレーザーやパルス発振型のレーザー（パルスレーザー）が挙げられる。例えば、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザーや、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４などに、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種が添加された材料を媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーなどを用いることができる。このようなレーザー発振器より発振されたレーザー光の基本波、又は、基本波の第２高調波や、第３高調波、第４高調波などを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。上記Ｎｄ：ＹＶＯ４レーザーは、ＣＷで射出することも、パルス発振で射出することも可能である。
【００７５】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４などに、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種が添加された材料を媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザー光を発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射されることになる。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。なお、当該走査方向にチャネル長方向（キャリアが流れる方向）を合わせてトランジスタを形成することにより、電界効果移動度が高い薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を得ることができる。
【００７６】
ゲート絶縁膜６０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の絶縁材料を用いて形成することができる。例えば、ゲート絶縁膜６０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。もちろん、単層構造であっても良いし、３層以上の積層構造とすることも可能である。
【００７７】
他の方法として、半導体膜６０５ａ、半導体膜６０５ｂ、半導体膜６０５ｃ、半導体膜６０５ｄ、半導体膜６０５ｅに対して高密度プラズマ処理を行い、表面を酸化又は窒化することでゲート絶縁膜６０６を形成しても良い。これにより、１ｎｍ以上２０ｎｍ以下、代表的には５ｎｍ以上１０ｎｍ以下の絶縁膜が形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低く抑えることができる。高密度プラズマ処理は、半導体膜を直接酸化（若しくは窒化）するため、形成される絶縁膜の、膜厚のばらつきをきわめて小さくすることができる。
【００７８】
次に、ゲート絶縁膜６０６上に、第１の導電膜と第２の導電膜とを積層して形成する（図示せず）。ここでは、第１の導電膜は、２０ｎｍ以上１００ｎｍ以下の厚さで形成するとよい。また、第２の導電膜は、１０ｎｍ以上４００ｎｍ以下の厚さで形成するとよい。第１の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。第２の導電膜は、記憶素子の電極として機能する材料を用いて形成する。例えば、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金、等の金属材料を選択して用いることが好ましい。もちろん、それ以外の導電性材料、例えば、インジウム錫酸化物（ＩＴＯ）や、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）等を用いてもよい。本実施の形態においては、錫を用いて第２の導電膜を形成する。なお、錫を用いてゲート電極等を形成する場合には、特性向上のため、鉛等の材料を添加して用いても良い。
【００７９】
次に、フォトリソグラフィ法を用いてレジスト材料からなるマスクを形成し、第１の導電膜と第２の導電膜をエッチングすることにより、半導体膜６０５ａ、半導体膜６０５ｂ、半導体膜６０５ｃ、半導体膜６０５ｄ、半導体膜６０５ｅの上方にゲート電極６０７ａを形成し、同時に、記憶素子の電極６０７ｂを形成する。
【００８０】
次に、ゲート電極６０７ａをマスクとして、半導体膜６０５ａ、半導体膜６０５ｂ、半導体膜６０５ｃ、半導体膜６０５ｄ、半導体膜６０５ｅに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法を用いてレジストからなるマスクを選択的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ホウ素（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１５／ｃｍ３以上１×１０１９／ｃｍ３以下の濃度で含まれるように半導体膜６０５ａ、半導体膜６０５ｂ、半導体膜６０５ｃ、半導体膜６０５ｄ、半導体膜６０５ｅに選択的に導入し、ｎ型を示す不純物領域６０８を形成する。また、ｐ型を付与する不純物元素としてホウ素（Ｂ）を用い、１×１０１９／ｃｍ３以上１×１０２０／ｃｍ３以下の濃度で含まれるように選択的に半導体膜６０５ｃに導入し、ｐ型を示す不純物領域６０９を形成する（図６（Ｃ）参照）。
【００８１】
続いて、ゲート絶縁膜６０６、ゲート電極６０７ａ、記憶素子の電極６０７ｂを覆うように、絶縁膜を形成する。当該絶縁膜としては、プラズマＣＶＤ法やスパッタリング法等により、無機材料を含む膜や有機材料を含む膜を、単層構造又は積層構造で形成することができる。次に、基板６０１に垂直な方向を主体とした異方性エッチングを用いて上記の絶縁膜を選択的にエッチングして、ゲート電極６０７ａ及び記憶素子の電極６０７ｂの側面に接する絶縁膜６１０（サイドウォールともよばれる）を形成する。なお、記憶素子の電極６０７ｂの側面には、絶縁膜６１０を形成しなくとも良い。絶縁膜６１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【００８２】
続いて、フォトリソグラフィ法により形成したレジスト材料からなるマスクと、ゲート電極６０７ａおよび絶縁膜６１０をマスクとして用いて、半導体膜６０５ａ、半導体膜６０５ｂ、半導体膜６０５ｄ、半導体膜６０５ｅにｎ型を付与する不純物元素を高濃度に添加し、ｎ型を示す不純物領域６１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１９／ｃｍ３以上１×１０２０／ｃｍ３以下の濃度で含まれるように半導体膜６０５ａ、半導体膜６０５ｂ、半導体膜６０５ｄ、半導体膜６０５ｅに選択的に導入し、不純物領域６０８より高濃度のｎ型不純物が含まれる不純物領域６１１を形成する。
【００８３】
以上の工程により、ｎチャネル型薄膜トランジスタ６００ａ、ｎチャネル型薄膜トランジスタ６００ｂ、ｎチャネル型薄膜トランジスタ６００ｄ、ｎチャネル型薄膜トランジスタ６００ｅと、ｐチャネル型薄膜トランジスタ６００ｃが形成される（図６（Ｄ）参照）。
【００８４】
ここで、ｎチャネル型薄膜トランジスタ６００ａにおいては、半導体膜６０５ａのゲート電極６０７ａと重なる領域にチャネル形成領域が形成され、ゲート電極６０７ａ及び絶縁膜６１０と重ならない領域に、ソース領域又はドレイン領域となる不純物領域６１１が形成され、チャネル形成領域と不純物領域６１１の間の絶縁膜６１０と重なる領域に、低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ６００ｂ、ｎチャネル型薄膜トランジスタ６００ｄ、ｎチャネル型薄膜トランジスタ６００ｅにも同様に、チャネル形成領域、低濃度不純物領域及び不純物領域６１１が形成されている。
【００８５】
また、ｐチャネル型薄膜トランジスタ６００ｃにおいては、半導体膜６０５ｃのゲート電極６０７ａと重なる領域にチャネル形成領域が形成され、ゲート電極６０７ａと重ならない領域にソース領域又はドレイン領域を形成する不純物領域６０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ６００ｃにはＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよい。もちろん、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成とすることもできる。
【００８６】
次に、半導体膜６０５ａ、半導体膜６０５ｂ、半導体膜６０５ｃ、半導体膜６０５ｄ、半導体膜６０５ｅ、ゲート電極６０７ａ、記憶素子の電極６０７ｂ等を覆うように、絶縁膜を形成し、当該絶縁膜に開口を形成した後、不純物領域６０９、不純物領域６１１、及び記憶素子の電極６０７ｂと接続する導電膜６１３を形成する（図７（Ａ）参照）。上記絶縁膜は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等の方法を用いて形成することができる。また、絶縁膜の材料として、珪素酸化物や珪素窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料等を用いることができる。ここでは、絶縁膜を２層構造とし、１層目の絶縁膜６１２ａを窒化酸化珪素膜で形成し、２層目の絶縁膜６１２ｂをポリイミドで形成する。なお、導電膜６１３は、記憶素子の電極、及び薄膜トランジスタのソース電極又はドレイン電極を構成する。
【００８７】
導電膜６１３は、記憶素子の電極６０７ｂとの接触により腐食されやすい材料を用いて形成することが好ましい。つまり、カリウム、カルシウム、ナトリウム、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、鉛、銅、銀、白金、金、等の金属材料から適宜選択して用いることが好ましい。本実施の形態においては、アルミニウムを用いて導電膜６１３を形成する。
【００８８】
次に、導電膜６１３を覆うように絶縁膜６１４を形成し、絶縁膜６１４に開口を形成した後に、導電膜６１３と接続する導電膜６１５ａ、導電膜６１５ｂ、導電膜６１６を形成する。導電膜６１５ａ、導電膜６１５ｂ、導電膜６１６は、アルミニウム、チタン、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデン等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。
【００８９】
絶縁膜６１４は、ＣＶＤ法やスパッタ法等により、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素または窒素を有する絶縁膜や、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、またはシロキサン樹脂等を用いて、単層構造又は積層構造で形成することができる。
【００９０】
続いて、アンテナとして機能する導電膜６１７を形成する（図７（Ｂ）参照）。導電膜６１７は導電膜６１６と電気的に接続されている。本実施の形態においては、アンテナとして機能する導電膜６１７を導電膜６１６とは別に形成しているが、導電膜６１６を用いてアンテナを形成しても良い。導電膜６１７は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料としては、アルミニウム、チタン、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデン等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料を用いることができる。
【００９１】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜６１７を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷する。導電体粒子としては、銀、金、銅、ニッケル、白金、パラジウム、タンタル、モリブデン、チタン等のから選択された一又は複数からなる金属粒子や、ハロゲン化銀の微粒子、または分散性ナノ粒子といったものを用いること可能である。また、導電性ペーストに含まれる有機樹脂としては、金属粒子のバインダー、溶媒、分散剤、被覆材として機能する有機樹脂等から選ばれた一または複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等を用いる。上述のように導電性のペーストを印刷した後には、焼成を行うことが好ましい。
【００９２】
導電膜６１５ａ、６１５ｂは、二次電池と電気的に接続するための配線として機能する。また、アンテナとして機能する導電膜６１７を形成する際に、導電膜６１５ａ、６１５ｂに電気的に接続する導電膜を別途形成し、当該導電膜を二次電池と接続するための配線として用いてもよい。なお、本実施の形態における半導体装置には二次電池を設けているが、本発明は該半導体装置に限定して解釈されるものではない。二次電池を設けずに、無線通信時に生じる起電力のみを用いる構成としても良いことは言うまでもない。
【００９３】
次に、導電膜６１７を覆うように絶縁膜６１８を形成する。そして、レーザー光（例えばＵＶレーザー光）を照射することによって、薄膜トランジスタ６００ａ等が存在しない領域に開口部を形成する（図７（Ｃ）参照）。
【００９４】
その後、薄膜トランジスタ６００ａ等を含む層（以下、「素子形成層６１９」と記す）を基板６０１から剥離する（図８（Ａ）参照）。ここでは、素子形成層６１９の一方の面（絶縁膜６１８が露出した面）に第１のシート材６２０を貼り合わせた後、力学的な力を用いて基板６０１から素子形成層６１９を剥離する。なお、基板６０１から素子形成層６１９を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層６０３を選択的に除去してもよい。エッチング剤としては、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素を使用することができる。なお、剥離層６０３は、全て除去せずに一部分を残存させてもよい。このようにすることで、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。なお、絶縁膜６１８は、絶縁膜６１４と同様にして形成することができる。
【００９５】
そして、素子形成層６１９の他方の面（剥離により露出した面）に、第２のシート材６２１を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第１のシート材６２０と第２のシート材６２１を貼り合わせる（図８（Ｂ）参照）。第１のシート材６２０、第２のシート材６２１として、例えば、ホットメルトフィルム等を用いることができる。
【００９６】
また、第１のシート材６２０、第２のシート材６２１として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムを用いることによって、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制できる。
【００９７】
なお、本実施の形態の半導体装置において、二次電池は、導電膜６１５ａ、６１５ｂに接続されるが、二次電池との接続を、基板６０１から素子形成層６１９を剥離する前（図７（Ｂ）又は図７（Ｃ）の段階）に行ってもよいし、基板６０１から素子形成層６１９を剥離した後（図８（Ａ）の段階）に行ってもよいし、素子形成層６１９を第１のシート材及び第２のシート材で封止した後（図８（Ｂ）の段階）に行ってもよい。
【００９８】
本発明の記憶装置では、電極として機能する二つの導電層（金属層）を接触させることにより、異種金属接触腐食反応による高抵抗領域を形成している。これにより、電極間に絶縁層や半導体層を別途設けることなく、記憶素子を作製することができる。つまり、製造工程を簡略化して製造コストを低減した半導体装置を提供することができる。
【００９９】
また、上記二つの導電層の接触領域が腐食しやすいという性質を利用して、一定期間の後に情報が消去される記憶装置、すなわち、リライタブルの記憶装置を提供することができる。なお、情報の保持期間は、二つの導電層の材料選択や、保護層等の形成により、任意に設定することが可能である。
【０１００】
なお、情報を長期にわたって保持したい場合には、酸素や水等が透過しにくい材料を用いて保護層を形成することが有効である。保護層は、記憶装置の上面のみを覆うように形成しても良いし、記憶装置の全体（上面、底面、側面）を覆うように形成しても良い。基板上に下地絶縁層を形成する場合には、該下地絶縁層に酸素や水が透過しにくい材料を用いて、保護層としての機能を付加しても良い。酸素や水が透過しにくい材料としては、窒化珪素、酸化窒化珪素、窒化酸化珪素等の窒素含有材料が挙げられる。
【０１０１】
また、一定期間毎に、情報の書き込み（いわゆるリフレッシュ動作）を行う構成としても良い。本実施の形態にて示した半導体装置は、二次電池を有している。これにより、無線による通信が行われていない状況であっても、リフレッシュ動作を行うことが可能である。例えば、情報の保持期間が１０日程度であれば、１０日が経過する前に、再度の書き込みを行うことにより、情報が消失することを防ぐことができる。
【０１０２】
また、本実施の形態にて示した半導体装置は、上記の如く一定期間の後に情報を消去することが可能である。したがって、本発明の記憶装置を、情報を後に残したくない場合等に用いることは、セキュリティー向上の観点から極めて有効である。また、何らかの処置を施さない限りは強制的に情報が消去されるため、情報の保持期間を改ざんすることが困難になる。このため、本実施の形態における半導体装置を、使用期限が定められた用途に用いることは有効である。例えば、一定期間に限って入退室が認められたゲスト向けの通行証に用いる、といったことも有効である。
【０１０３】
なお、本実施の形態は、実施の形態１又は２と適宜組み合わせて用いることができる。
【０１０４】
（実施の形態４）
本発明の記憶装置を用いて、様々な半導体装置を作製することができる。本実施の形態では、いわゆる無線チップ（ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＲＦタグ、ＲＦチップ、無線タグ、無線プロセッサ、無線メモリ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）タグ、ＩＣラベル、電子タグ、電子チップ等とも呼ばれる）について説明する。無線チップの用途は多岐にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図９（Ａ）参照）、包装用容器類（包装紙やボトル等、図９（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図９（Ｂ）参照）、乗物類（自転車等、図９（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図９（Ｅ）、（Ｆ）参照）等の物品に設けて使用することができる。なお、図９において、無線チップは９００で示すものである。
【０１０５】
なお、電子機器とは、例えば、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。また、上記半導体装置を、動物類、人体等に用いることができる。
【０１０６】
無線チップは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなる包装用容器等であれば当該有機樹脂に埋め込むとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線チップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。
【０１０７】
本発明による記憶装置を用いた無線チップは、安価に提供することが可能であり、また、情報の消去が可能であるという特徴を有している。このため、本発明の記憶装置を用いた無線チップを、情報を後に残したくない場合等に用いることは、セキュリティー向上の観点から極めて有効である。また、本発明の記憶装置を用いた無線チップを、使用期限が定められた用途に用いることは有効である。例えば、一定期間に限って入退室が認められたゲスト向けの通行証に用いる、といったことも有効である。
【０１０８】
なお、本実施の形態は、実施の形態１乃至３と適宜組み合わせて用いることができる。
【実施例１】
【０１０９】
本実施例では、チタン、錫、アルミニウムを順に積層して形成した記憶素子（図１０（Ａ）参照）の特性を調査した。なお、本実施例における記憶素子は、基板（図示せず）上にスパッタ法を用いてチタン膜１０００を１００ｎｍ、蒸着法を用いて錫膜１００２を１０ｎｍ、蒸着法を用いてアルミニウム膜１００４を２００ｎｍの厚さに形成し、積層しているが、本発明はこれに限定して解釈されるものではない。また、本実施例では、５μｍ角、及び１０μｍ角の２種類の素子を作製して、特性を調査している。
【０１１０】
上記の積層構造を形成した後、温度が約２５℃、湿度が約５０％の条件において１８０時間放置することにより、錫膜１００２と接触するアルミニウム膜１００４の一部を腐食させて高抵抗領域１００６を形成した（図１０（Ｂ）参照）。なお、当該腐食の様子は、断面観察にて確認している（図１０（Ｃ）参照）。これにより、記憶素子を高抵抗状態にすることができた。なお、本実施例における記憶素子には、酸素や水の侵入を制御するための保護層は設けていない。
【０１１１】
図１１に、上記の記憶素子の電流−電圧特性（電流については対数表示）を示す。図１１中、点線は５μｍ角の記憶素子の電流−電圧特性（高抵抗状態）を示しており、一点鎖線は１０μｍ角の記憶素子の電流−電圧特性（高抵抗状態）を示している。また、実線は高電圧を印加して低抵抗化した後の記憶素子（５μｍ角及び１０μｍ角）の電流−電圧特性を示している。
【０１１２】
図１１から分かるように、５μｍ角及び１０μｍ角のいずれの記憶素子であっても、高抵抗状態においては１×１０−５Ａ以下の電流値となっている。なお、いずれの記憶素子においても、６Ｖ付近で電流値が急激に増加しているが、これは、書き込みしきい値電圧以上の電圧が印加されたことにより、記憶素子が低抵抗状態へと変化したことを意味している。つまり、本実施例における記憶素子のしきい値電圧は、６Ｖ付近であることが分かる。
【０１１３】
同様に、図１１より、低抵抗状態においては１×１０−２Ａ以下程度の電流値となっていることが分かる。つまり、高抵抗状態と低抵抗状態との電流値の比は、少なくとも１０３以上であり、記憶素子として十分な性能を有していることが分かる。
【０１１４】
以上のように、異種金属接触腐食効果を用いた記憶素子は、十分な特性を有していることが分かる。本発明の記憶素子を用いることにより、記憶装置の製造コストを低減し、安価な半導体装置を提供することができる。
【０１１５】
なお、本実施例は、実施の形態１乃至４と適宜組み合わせて用いることができる。
【実施例２】
【０１１６】
本実施例では、実施例１の記憶素子に対して、消去、及び再書き込みの検証を行った。なお、記憶素子の詳細については、実施例１と同様であるため、ここでは省略する。
【０１１７】
上記の記憶素子を作製した後、高電圧を印加することにより、記憶素子を低抵抗状態とした。その後、温度が約２５℃、湿度が約５０％の条件において５０時間放置することにより、再び高抵抗状態とすることができた。また、再び高電圧を印加することにより、再度、低抵抗状態とすることができた。
【０１１８】
なお、上記検証において、高抵抗状態と低抵抗状態とを遷移させた場合、書き込みしきい値電圧が変動することを確認している。詳細については不明であるが、消去期間としてあてた５０時間が不足している可能性も考えられる。なお、書き込みしきい値電圧の変動幅は１Ｖ程度であり、実用上は大きな問題とはならない。
【０１１９】
以上のように、異種金属接触腐食効果を用いた記憶素子では、情報の消去、及び再度の書き込みが可能であることが分かる。本発明の記憶装置はその特徴から、セキュリティー向上や情報改ざん防止の用途に極めて有効である。
【０１２０】
なお、本実施例は、実施の形態１乃至４、実施例１と適宜組み合わせて用いることができる。
【図面の簡単な説明】
【０１２１】
【図１】本発明の記憶素子の断面図である。
【図２】本発明の記憶装置の作製方法を示す図である。
【図３】本発明の記憶装置の作製方法を示す図である。
【図４】本発明の記憶装置の平面図及び断面図である。
【図５】本発明の記憶装置の回路図である。
【図６】本発明の半導体装置の作製方法を示す図である。
【図７】本発明の半導体装置の作製方法を示す図である。
【図８】本発明の半導体装置の作製方法を示す図である。
【図９】本発明の半導体装置の使用例を示す図である。
【図１０】本発明の記憶素子の断面図及び断面写真である。
【図１１】本発明の記憶素子の特性を示す図である。
【符号の説明】
【０１２２】
１００    基板
１０２    導電層
１０４    導電層
１０６    高抵抗領域
２００    基板
２０２    下地絶縁層
２０４    半導体層
２０６    半導体層
２０８    ゲート絶縁層
２１０    ゲート電極
２１２    電極
２１４    チャネル形成領域
２１６    ドレイン領域
２１８    絶縁層
２２０    ドレイン電極
２２２    ドレイン電極
２２４    薄膜トランジスタ
２２６    記憶素子
６０１    基板
６０２    絶縁膜
６０３    剥離層
６０４    絶縁膜
６０５    半導体膜
６０６    ゲート絶縁膜
６０８    不純物領域
６０９    不純物領域
６１０    絶縁膜
６１１    不純物領域
６１３    導電膜
６１４    絶縁膜
６１６    導電膜
６１７    導電膜
６１８    絶縁膜
６１９    素子形成層
６２０    シート材
６２１    シート材
６００ａ    薄膜トランジスタ
６００ａ    薄膜トランジスタ
６００ｂ    薄膜トランジスタ
６００ｃ    薄膜トランジスタ
６００ｄ    薄膜トランジスタ
６００ｅ    薄膜トランジスタ
６０５ａ    半導体膜
６０５ｂ    半導体膜
６０５ｃ    半導体膜
６０５ｄ    半導体膜
６０５ｅ    半導体膜
６０７ａ    ゲート電極
６０７ｂ    電極
６１２ａ    絶縁膜
６１２ｂ    絶縁膜
６１５ａ    導電膜
６１５ｂ    導電膜
１０００    チタン膜
１００２    錫膜
１００４    アルミニウム膜
１００６    高抵抗領域
【図１】
0005291905.tif 000002
【図２】
0005291905.tif 000003
【図３】
0005291905.tif 000004
【図４】
0005291905.tif 000005
【図５】
0005291905.tif 000006
【図６】
0005291905.tif 000007
【図７】
0005291905.tif 000008
【図８】
0005291905.tif 000009
【図９】
0005291905.tif 000010
【図１１】
0005291905.tif 000011
【図１０】
0005291905.tif 000012