(57)【特許請求の範囲】
【請求項１】
ノーマリオン型のトランジスタからなる電流源と、該電流源により流される電流を複数のカレントミラー回路で折り返して所定の電流値の電流を出力するとともに温度補償用の素子が設けられているバイアス回路と、該バイアス回路の出力電流が動作電流として供給されるバンドギャップリファランス回路とを備えた基準電圧発生回路であって、低電源電圧時に前記動作電流を増加させるように補充電流を流し込む電流補充手段を備え、
前記電流補充手段は、前記バンドギャップリファランス回路の電流入力ノードに接続されたスイッチ・トランジスタと、電源電圧を監視し電源電圧が所定のレベル以下の際に前記スイッチ・トランジスタをオン状態にさせる信号を出力する低電圧検出回路とからなることを特徴とする基準電圧発生回路。
【請求項２】
前記スイッチ・トランジスタは、前記電流入力ノードと、前記電流源と１段目のカレントミラー回路の接続ノードとの間に接続されていることを特徴とする請求項１に記載の基準電圧発生回路。
【請求項３】
ノーマリオン型のトランジスタからなる電流源と、該電流源により流される電流を複数のカレントミラー回路で折り返して所定の電流値の電流を出力するとともに温度補償用の素子が設けられているバイアス回路と、該バイアス回路の出力電流が動作電流として供給されるバンドギャップリファランス回路とを備えた基準電圧発生回路であって、低電源電圧時に前記動作電流を増加させるように補充電流を流し込むように、前記バンドギャップリファランス回路の電流入力ノードと、前記電流源と１段目のカレントミラー回路の接続ノードとの間が配線によって接続されていることを特徴とする基準電圧発生回路。
【請求項４】
前記電流源は、デプレッション型の電界効果トランジスタにより構成されていることを特徴とする請求項１〜３のいずれかに記載の基準電圧発生回路。
【請求項５】
前記温度補償用素子は、前記バイアス回路のカレントミラー回路の電流転写先のトランジスタと直列に接続された第１バイポーラ・トランジスタと、該トランジスタのコレクタ端子にベース端子が接続されベース端子にエミッタ端子が接続された第２バイポーラ・トランジスタと、該第２バイポーラ・トランジスタのエミッタ端子に接続された抵抗素子とからなることを特徴とする請求項１〜４のいずれかに記載の基準電圧発生回路。
【請求項６】
請求項１〜５のいずれかに記載の基準電圧発生回路と、該基準電圧発生回路により生成された基準電圧を参照電圧として受け電源電圧に比例した電圧とを比較してリセット信号を生成し出力するリセット回路とを備えることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路および基準電圧を使用したリセット回路を内蔵した半導体集積回路に関し、例えば電源電圧の立ち上がりを検出してリセット解除タイミングを与える信号を出力するリセット回路を内蔵搭載した充電制御用ＩＣ（半導体集積回路）に利用して有効な技術に関する。
【背景技術】
【０００２】
半導体集積回路には、電源投入直後の回路の誤動作を防止するため、電源電圧の立ち上がりを検出してリセット解除タイミングを与える信号を出力するリセット回路が設けられることがある。また、このようなリセット回路として、正確な動作を保証するため図５のように、バイアス回路ＢＩＡＳとバンドギャップリファランス回路ＢＧＲからなる基準電圧発生回路を設け、該回路で生成された基準電圧ＶREFと電源電圧ＶＤＤを抵抗分割した電圧とを比較して電源電圧の立ち上がりを検出するコンパレータＣＭＰを使用したリセット検出回路がある。
【０００３】
さらに、上記のようなリセット回路を内蔵した半導体集積回路においては、基準電圧発生回路が電源投入とともに速やかに立ち上がり、かつ低電源電圧であっても確実に動作することが重要である。
【０００４】
そこで本発明者らは、図６に示すように、デプレッション型ＭＯＳＦＥＴを定電流源として使用し、該定電流源で生成された電流をカレントミラー回路で折り返してバンドギャップリファランス回路からなる基準電圧発生回路へバイアス電流として流し込むことで、電源投入とともに速やかに立ち上がるとともに温度特性が良好なバイアス回路を開発した。
【０００５】
図６の回路は、複数段のカレントミラー回路の途中に、温度補償用のバイポーラ・トランジスタおよび抵抗を設けているため、正の温度特性を有する抵抗と負の温度特性を有するＶbeが打ち消しあって温度特性が向上し、チップ温度にかかわらず安定したバイアス電流を供給することができる。また、デプレッション型ＭＯＳＦＥＴを定電流源として使用しているため、低電源電圧であっても確実に動作することができる。
【０００６】
なお、基準電圧発生回路におけるバイアス回路の定電流源としてデプレッション型ＭＯＳＦＥＴを用いることで低電圧であっても動作して基準電圧を生成する基準電圧発生回路に関する発明として、例えば特許文献１に開示されているものがある。
【特許文献１】特開２００３−２４３５１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明者らは、図６に示すような基準電圧発生回路からなる回路で生成された基準電圧ＶＲＥＦと、電源電圧ＶＤＤを抵抗分割した電圧とを比較して電源電圧の立ち上がりを検出するコンパレータを使用した図６のようなリセット回路を設計し、シミュレーションを行なった。その結果、電源電圧が低い場合には、リセット回路の出力が、リセット解除を示すレベルに変化してしまうという課題があることを見出した。
【０００８】
この発明は上記のような課題に着目してなされたもので、その目的とするところは、温度特性が良好で低電源電圧でも充分なレベルの基準電圧を出力し、しかもリセット回路が誤動作することのない基準電圧発生回路（バイアス回路を含む）およびリセット回路を内蔵した半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、この発明は、ノーマリオン型のトランジスタからなる電流源と、該電流源により流される電流を複数のカレントミラー回路で折り返して所定の電流値の電流を出力するとともに温度補償用の素子が設けられているバイアス回路と、該バイアス回路の出力電流が動作電流として供給されるバンドギャップリファランス回路とを備えた基準電圧発生回路であって、低電源電圧時に前記動作電流を増加させるように補充電流を流し込む電流補充手段を設けるようにしたものである。これにより、低電源電圧時においても出力される基準電圧が低下するのを回避することができ、後段に接続されたリセット回路が誤動作するのが防止される。
【００１０】
ここで、望ましくは、バンドギャップリファランス回路の電流入力ノードに接続されたスイッチ・トランジスタと、電源電圧を監視し電源電圧が所定のレベル以下の際に前記スイッチ・トランジスタをオン状態にさせる信号を出力する低電圧検出回路とから構成する。これにより、必要な時にだけバンドギャップリファランス回路の電流を補うことができる。
【００１１】
また、前記スイッチ・トランジスタは、前記電流入力ノードと、前記電流源と１段目のカレントミラー回路の接続ノードとの間に接続されるようにする。これにより、バイアス回路に設けられている温度補償用の素子によって生じるバイアス回路からバンドギャップリファランス回路へ流れ込む電流の減少分を補うことができる。
【００１２】
また、ノーマリオン型のトランジスタからなる電流源と、該電流源により流される電流を複数のカレントミラー回路で折り返して所定の電流値の電流を出力するとともに温度補償用の素子が設けられているバイアス回路と、該バイアス回路の出力電流が動作電流として供給されるバンドギャップリファランス回路とを備えた基準電圧発生回路において、低電源電圧時に前記動作電流を増加させるように補充電流を流し込むように、前記バンドギャップリファランス回路の電流入力ノードと、前記電流源と１段目のカレントミラー回路の接続ノードとの間が配線によって接続されるように構成する。これにより、配線を１本追加するだけで、バイアス回路からバンドギャップリファランス回路へ流れ込む電流の減少分を補うことができる。
【００１３】
ここで、望ましくは、前記電流源は、デプレッション型の電界効果トランジスタにより構成する。これにより、低電源電圧でもバイアス回路に確実に電流を流すことができる。
【００１４】
さらに、望ましくは、前記温度補償用素子は、前記バイアス回路のカレントミラー回路の電流転写先のトランジスタと直列に接続された第１バイポーラ・トランジスタと、該トランジスタのコレクタ端子にベース端子が接続されベース端子にエミッタ端子が接続された第２バイポーラ・トランジスタと、該第２バイポーラ・トランジスタのエミッタ端子に接続された抵抗素子とから構成する。これにより、簡単な構成でバイアス回路に流れる電流の温度補償を行なうことができる。
【００１５】
さらに、上記のように構成された基準電圧発生回路と、該基準電圧発生回路により生成された基準電圧を参照電圧として受け電源電圧に比例した電圧とを比較してリセット信号を生成し出力するリセット回路とを設ける。これにより、低電源電圧領域でも誤動作することのないリセット信号が得られるようになる。
【発明の効果】
【００１６】
本発明によると、温度特性が良好で低電源電圧でも充分なレベルの基準電圧を出力し、しかもリセット回路が誤動作することのない基準電圧発生回路（バイアス回路を含む）およびリセット回路を内蔵した半導体集積回路を実現することができるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００１８】
図１は、本発明に係る基準電圧発生回路（バイアス回路を含む）の一実施形態の概略構成を示す。
【００１９】
図１に示されているように、この実施形態の基準電圧発生回路は、シリコンのバンドギャップに相当する温度依存性のない基準電圧ＶＲＥＦを発生するバンドギャップリファランス回路ＢＧＲと、該バンドギャップリファランス回路ＢＧＲにバイアス電流を供給するバイアス回路ＢＩＡＳとからなる。
【００２０】
バンドギャップリファランス回路ＢＧＲは、バイアス電流が供給されるノードＮ１と接地点との間に直列に接続された抵抗Ｒ１およびダイオード接続のバイポーラ・トランジスタＱ１と、該トランジスタＱ１とベース共通接続されたトランジスタＱ２と、該トランジスタＱ２のエミッタ抵抗Ｒ２およびコレクタ抵抗Ｒ３と、トランジスタＱ２のコレクタにベースが接続されたトランジスタＱ３およびそのコレクタ抵抗Ｒ４と、トランジスタＱ３のコレクタにベースが接続されたトランジスタＱ４とから構成されている。かかる構成のバンドギャップリファランス回路は公知であるので、詳しい動作の説明は省略する。
【００２１】
バイアス回路ＢＩＡＳは、デプレッション型のＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ；以下ＭＯＳトランジスタと称する）からなりゲート端子が接地点ＧＮＤに接続されることでノーマリオン動作する電流源としての定電流用トランジスタＭ１と、該トランジスタＭ１のドレイン端子と電源電圧ＶＤＤとの間に直列に接続された電流−電圧変換用のＰチャネルＭＯＳトランジスタＭ２と、該トランジスタＭ２とカレントミラー回路ＣＭ１を構成するようにゲート共通接続されたＰチャネルＭＯＳトランジスタＭ３を有する。
【００２２】
また、バイアス回路ＢＩＡＳは、電流転写先の上記ＭＯＳトランジスタＭ３のドレイン端子と接地点ＧＮＤとの間に直列に接続されたＮＰＮバイポーラ・トランジスタＱ５と、該トランジスタＱ５のコレクタにベース端子がまたＱ５のベースにエミッタ端子が接続されたＮＰＮバイポーラ・トランジスタＱ６およびそのエミッタ抵抗Ｒ５を有する。
【００２３】
さらに、バイアス回路ＢＩＡＳは、トランジスタＱ６のコレクタ端子と上記電源電圧ＶＤＤとの間に直列に接続された電流−電圧変換用のＰチャネルＭＯＳトランジスタＭ４と、該トランジスタＭ４とカレントミラー回路ＣＭ２を構成するようにゲート共通接続されたＰチャネルＭＯＳトランジスタＭ５を有する。そして、このトランジスタＭ５に流れる電流を、ＮチャネルＭＯＳトランジスタＭ６とＭ７とからなるカレントミラー回路ＣＭ３およびＰチャネルＭＯＳトランジスタＭ８とＭ９とからなるカレントミラー回路ＣＭ４で折り返して生成した電流を、上記バイアス電流Ｉｂとしてバンドギャップリファランス回路ＢＧＲへ供給するように構成されている。
【００２４】
この実施例において、カレントミラー回路ＣＭ３およびＣＭ４を設けているのは、図示しない他の回路において所定の動作電流を流す定電流用ＭＯＳトランジスタに、トランジスタＭ６のゲート電圧を印加してカレントミラーで電流を流すためであり、そのような回路が不要な場合には、上記カレントミラー回路ＣＭ３およびＣＭ４を省略して、ＭＯＳトランジスタＭ５のドレイン電流をバイアス電流としてバンドギャップリファランス回路ＢＧＲへ供給するように構成してもよい。カレントミラー回路ＣＭ１〜ＣＭ４は、トランジスタのサイズ比を適当に設定することによって所望の電流比が得られるように設定することができる。
【００２５】
この実施例のバイアス回路は、デプレッション型のＭＯＳＦＥＴを、元になる電流を生成する定電流用トランジスタＭ１としているため、電源電圧ＶＤＤが比較的低い低電圧状態においても電流を流すことができる。これとともに、複数段のカレントミラー回路の途中にバイポーラ・トランジスタＱ５，Ｑ６と抵抗Ｒ５を設けているため、バイポーラ・トランジスタのベース・エミッタ間電圧Ｖbeの持つ負の温度特性と抵抗の持つ正の温度特性とが打ち消しあうことで温度特性が向上し、チップ温度にかかわらず安定したバイアス電流をバンドギャップリファランス回路ＢＧＲへ供給することができる。
【００２６】
さらに、この実施形態の基準電圧発生回路は、バイアス回路ＢＩＡＳのＭＯＳトランジスタＭ２のドレイン端子とバンドギャップリファランス回路ＢＧＲの電流入力ノードＮ１との間に接続されたスイッチＭＯＳトランジスタＭ０が設けられている。このトランジスタＭ０は、電源電圧ＶＤＤが低い状態を検出する低電圧検出回路ＬＶＤからの信号によって低電圧時にオン状態にされる。なお、このトランジスタＭ０のソース端子は、ＭＯＳトランジスタＭ２のドレイン端子ではなく電源電圧端子ＶＤＤに接続するように構成しても良いし、定電流源に接続するように構成しても良い。
【００２７】
次に、上記のように構成された基準電圧発生回路の特徴を説明する。
【００２８】
本発明に先立って検討した図６に示す基準電圧発生回路においては、電源電圧ＶＤＤが２Ｖのようにかなり低い場合には、リセット検出回路の出力が図４（Ｅ）のように、リセット解除を示すレベルに変化してしまうという課題がある。本発明者らはその原因について調べた結果、ＶＤＤが２Ｖ以下のような場合には、図４（Ｄ）に示すように、出力される基準電圧ＶＲＥＦの電位が後段のリセット検出回路を構成するＭＯＳＦＥＴのしきい値電圧Ｖｔｈよりも低い０．６Ｖ〜０．７Ｖのような電位になっていることが原因であることを見出した。
【００２９】
本発明者らは、さらにバイアス回路ＢＩＡＳ内のカレントミラー回路を構成するＭＯＳトランジスタＭ２，Ｍ３により流される電流Ｉａ，Ｉｂについて調べた。その結果、図４（Ａ）に示すように、電流ＩａとＩｂはアンバランスになっていた。これは、ＭＯＳトランジスタＭ３側には、温度特性を向上させるために設けたＮＰＮトランジスタＱ５，Ｑ６が接続されているためであり、低電源電圧時にＩａがリニアに立ち上がってもＩｂは同じようには立ち上がれていない。また、バンドギャップリファランス回路ＢＧＲのトランジスタＱ１，Ｑ２へ流れる電流Ｉｃ，ＩｄもＩｂと同様な波形であることが分かった。
【００３０】
これより、低電源電圧時にはバンドギャップリファランス回路ＢＧＲに流し込む電流Ｉｃを増加させればよいとの結論に達した。前記実施形態の基準電圧発生回路はこのような知見に基いて設計されたものであり、低電源電圧時にバイアス回路ＢＩＡＳのＭＯＳトランジスタＭ２のドレイン側から取り出した電流をバンドギャップリファランス回路ＢＧＲに流し込むようにしたものである。このように構成することによって、バンドギャップリファランス回路ＢＧＲの電流Ｉｃ，Ｉｄをバイアス回路ＢＩＡＳ内のＭＯＳトランジスタＭ２の電流Ｉａと同じように立ち上げることができるようになり、後段のリセット検出回路から誤ってリセット解除信号が出力されるのを防止することができる。
【００３１】
本発明者らは、さらに検討を重ねた結果、図１の実施例回路よりもさらに単純な構成で同様な効果が得られる回路形式を考案した。図２に、そのような基準電圧発生回路の例を示す。図２の回路は、図１における低電圧検出回路ＬＶＤ及びスイッチＭＯＳトランジスタＭ０を省略して、バンドギャップリファランス回路ＢＧＲの電流入力ノードＮ１とバイアス回路ＢＩＡＳ内のＭＯＳトランジスタＭ２のドレイン端子とを配線Ｌ１によって直結するように構成したものである。
【００３２】
図３は、図２に示されている基準電圧発生回路内の電流Ｉａ，Ｉｂ，Ｉｃ，Ｉｄの電源電圧特性を示したものである。図３（Ｂ），（Ｃ）と図４（Ｂ），（Ｃ）とを比較すると明らかなように、図３の電流Ｉｂ，Ｉｃの立ち上がりは図４の電流Ｉｂ，Ｉｃの立ち上がりよりもリニアであり、電流Ｉａの立ち上がりに近いことが分かる。このような構成をとることによって、図２の基準電圧発生回路から出力される基準電圧ＶＲＥＦは、図３（Ｄ）のように、ＶＤＤが１Ｖ〜２Ｖの範囲でＭＯＳＦＥＴのしきい値電圧Ｖｔｈよりも低くなることがなく、これによって図３（Ｅ）のように、リセット出力がＶＤＤの１Ｖ〜２Ｖ近傍で落ち込むのが回避されるようになる。
【００３３】
以上本発明の一実施形態について述べたが、本発明は上記実施形態に限定されることなく、本発明の技術的思想に基づいて各種の変更が可能である。例えば、前記実施形態では、バンドギャップリファランス回路としてベース共通接続されたＮＰＮトランジスタＱ１，Ｑ２と抵抗を有するものを示したが、オペアンプを有する他の形式のバンドギャップリファランス回路を使用する場合にも適用することができる。
【産業上の利用可能性】
【００３４】
以上の説明では、本発明に係る基準電圧発生回路を、リセット回路に供給する参照電圧を生成する回路に適用した場合を例にとって説明したが、本発明はそれに限定されるものではなく、コンパレータに供給する参照電圧を生成する基準電圧発生回路を搭載した半導体集積回路にも広く利用することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明に係る基準電圧発生回路の一実施形態の概略構成を示す回路図である。
【図２】図１の基準電圧発生回路の変形例を示す回路図である。
【図３】図２の基準電圧発生回路の各部の電流および出力電圧の電源電圧特性を示す特性図である。
【図４】本発明に先立って検討した基準電圧発生回路の各部の電流および出力電圧の電源電圧特性を示す特性図である。
【図５】本発明に係る基準電圧発生回路に使用して好適な回路の一例としてのリセット検出回路の構成例を示す回路図である。
【図６】本発明に先立って検討した基準電圧発生回路の構成を示す回路図である。
【符号の説明】
【００３６】
ＢＩＡＳ  バイアス回路
ＢＧＲ    バンドギャップリファランス回路
ＬＶＤ    低電圧検出回路
Ｍ０  スイッチ・トランジスタ
Ｍ１  定電流用トランジスタ（電流源）
Ｍ２，Ｍ３  カレントミラー回路を構成するＭＯＳトランジスタ
Ｑ５，Ｑ６  温度補償用トランジスタ
【図１】
0005272467.tif 000002
【図２】
0005272467.tif 000003
【図３】
0005272467.tif 000004
【図４】
0005272467.tif 000005
【図５】
0005272467.tif 000006
【図６】
0005272467.tif 000007