(57)【要約】      （修正有）【課題】論理演算のアルゴリズムおよび回路設計の簡素化と効率化を図る。【解決手段】論理差分値を繰り返し計算する反復処理を行う。論理演算処理は、入力の一方の値を反転させた論理回路または否定論理和回路、もしくはそれらと同様の振る舞いをする回路で実行する。【選択図】図１
2005151578.tif 000002
【特許請求の範囲】
【請求項１】
各１ビットの２つの入力値Ａ，Ｂが、Ａ＞Ｂのとき”１”（ＴＲＵＥ）、Ａ＞Ｂでないとき”０”（ＦＡＬＳＥ）の値（以下、「論理差分値」という。）を出力する論理回路（以下、「論理差分回路」という。）もしくはその否定回路によって論理演算を行う、電子回路等における論理演算の方法。
【請求項２】
入力配線の一方をグラウンドまたは電極に接続し、当該配線間にｎとｐ２種類のチャンネルのトランジスタを直列に配置して、もう一方の入力配線を当該トランジスタの各ゲートに接続する回路設計（以下、「請求項２の回路設計」という。）によって論理差分回路等を作成する、電子回路の配線方法。
【発明の詳細な説明】
【技術分野】
【０００１】電子回路等による論理演算の技術に関する。
【背景技術】
【０００２】従来の論理演算は、否定、否定論理積、否定論理和、論理積、論理和の各演算の組み合わせによってなされる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】論理演算のアルゴリズムおよび回路設計の従来以上の簡素化と効率化。
【課題を解決するための手段】
【０００４】論理差分回路を用いて論理演算を行う。当該の論理演算処理は、入力の一方の値を反転させた論理積回路または否定論理和回路、もしくはそれらと同様の振る舞いをする回路で実行でき、その回路図は（図２）もしくは（図３）で表すことが出来る。【０００５】論理差分回路の否定回路を用いて論理演算処理を行う。その回路図は（図４）もしくは（図５）で表すことが出来る。【０００６】上記の処理を行う電子回路を、請求項２の回路設計によって作成する。
【発明の効果】
【０００７】論理差分回路の処理を表す論理式を、条件式（Ａ＞Ｂ）で表記すると、
（Ａ∩Ｂ）＝（Ａ＞¬Ｂ）
（Ａ∪Ｂ）＝¬（¬Ａ＞Ｂ）    （”¬”は否定）
であり、当該の論理式は、論理積および論理和と相互に代替可能である。さらに、
Ａ＝（Ａ＞０）
¬Ｂ＝（１＞Ｂ）
であることから、当該の論理回路は、入力値をそのまま出力するパスとしての機能と、入力値を反転して出力する否定回路としての機能の両方を兼ねることが出来る。この性質により、当該の論理回路は、単純な回路の反復動作のみで、処理の段数の異なる任意の論理式を処理することが出来る。
【発明を実施するための最良の形態】
【０００８】（図１）は、論理差分値を繰り返し計算する反復処理によって、任意の論理演算の解を求めるアルゴリズム（ＰＡＤによる表記）である。このアルゴリズムによれば、理論上、１個の論理差分回路のみで、あらゆる論理演算の解を得ることが出来る。【０００９】（図１）では便宜上、当該論理演算の被演算子として入力される値の処理待ち行列を、１ビットサイズのレコード列からなるデータファイルと見なして記述している。（図１）の処理では、当該の入力ファイルがボトム（終端）となることがループの終了条件となっているが、実際の動作では、ファイルのボトムを逐一チェックする機構は必要ない。入力される被演算子の数によって、必要な演算の実行回数は、あらかじめ分かっているからである。【００１０】（図１）と同様のアルゴリズムによって、論理差分回路の否定回路の反復処理でも、任意の論理演算の解を得ることが出来る。【００１１】（図６）は、（図１）のアルゴリズムを、複数の回路を接続することによって行う回路構成の例である。当該回路の各入力の初期値は０とする。（図６）では、論理差分回路を（図２）の回路図によって表記している。より大規模で複雑な論理演算を行うには、連結する回路数を増やすか、当該回路を繰り返し動作させることで処理する。【００１２】（図１）と（図６）の処理の実行例を示すと、
論理式（Ａ∩Ｂ）は、
（Ａ∩Ｂ）＝｛（Ａ＞０）＞（１＞Ｂ）｝  より
入力値＝（Ａ，０，１，Ｂ）  を、
論理式（Ａ∪Ｂ）は、
（Ａ∪Ｂ）＝［｛（１＞０）＞（０＞０）｝
＞｛（１＞Ａ）＞（Ｂ＞０）｝］  より
入力値＝（１，０，０，０，１，Ａ，Ｂ，０）  を、
それぞれ入力して実行することで、その解を得られる。【００１３】（図７）は、請求項２の回路設計による論理差分回路の配線図である。一般的なＣＭＯＳトランジスタによるＮＯＴ回路の、電極側の配線を入力Ａに変えたものである。【００１４】（図８）は、請求項２の回路設計による否定論理差分回路の配線図である。【００１５】（図９）は、請求項２の回路設計による論理差分回路の配線図である。上記（図７）の配線と異なり、出力側の配線へ電力供給する電極が独立している。
【図面の簡単な説明】  （図１）      任意の論理演算の解を求めるアルゴリズム（ＰＡＤによる表記）。
（図２、図３）論理差分回路の回路図。
（図４、図５）否定論理差分回路の回路図。
（図６）      （図１）の処理を行う回路図の実施例。
（図７、図９）論理差分回路の配線図。
（図８）      否定論理差分回路の配線図。
【符号の説明】
Ａ        論理演算の１番目の入力値。
Ｂ        論理演算の２番目の入力値。
Ｙ        論理演算の出力値。
Ｑｐ      ｐチャンネルトランジスタ。
Ｑｎ      ｎチャンネルトランジスタ。
【図１】
2005151578.tif 000003
【図２】
2005151578.tif 000004
【図３】
2005151578.tif 000005
【図４】
2005151578.tif 000006
【図５】
2005151578.tif 000007
【図６】
2005151578.tif 000008
【図７】
2005151578.tif 000009
【図８】
2005151578.tif 000010
【図９】
2005151578.tif 000011
【手続補正書】
【提出日】平成17年1月26日(2005.1.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
入力配線の一方をトランジスタのソース端子に、もう一方をゲート端子に接続する回路設計（以下、「請求項２の回路設計」という。）によって論理差分回路等を作成する、電子回路の配線方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】（図１）では、当該論理演算の被演算子として入力される値の処理待ち行列を、１ビットサイズのレコード列からなるデータファイルと見なして記述している。（図１）の処理では、当該の入力ファイルがボトム（終端）となることがループの終了条件となっているが、実際の動作では、ファイルのボトムを逐一チェックする機構は必要ない。入力される被演算子の数によって、必要な演算の実行回数は、あらかじめ分かっているからである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】  （図７）は、請求項２の回路設計による論理差分回路の配線図である。トランジスタＱｎ、およびＱｎからグランドに接続される配線は、理論上省略することが可能であるが、その場合には、動作の度に全値”０”を入力して初期化した後、ゲート側から先に入力を行う必要がある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】  （図９）は、請求項２の回路設計による論理差分回路の配線図である。上記の２つの配線と異なり、出力側の配線へ電力供給する電極が独立している。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2005151578.tif 000012