(57)【要約】【課題】出力レベルの劣化を３ｄＢ以下に抑えることが可能な平衡−不平衡変換増幅回路を提供する。【解決手段】エミッタが共通で特性の同じ一対の第１，第２のトランジスタ１０，１１のコレクタにそれぞれ第１のスパイラルコイル４及び第２のスパイラルコイル５が接続され、コイル５，６のもう一方の接続端子が共通で、半導体基板上の配線のインダクタンス成分３及びワイヤーのインダクタンス成分２を介して電源端子１に接続され、第１の入力端子６が第１のコンデンサー８を介してトランジスタ１０のベースに接続され、第２の入力端子７が第２のコンデンサー９を介してトランジスタ１１のベースに接続され、トランジスタ１０，１１のエミッタは、電流源１４を介して接地され、トランジスタ１１のコレクタは、第１の整合用コンデンサー１８を介して出力端子１６に接続され、トランジスタ１０のコレクタとグランド間にコンデンサー１７が接続される。【選択図】図１
2005236865.tif 000002
【特許請求の範囲】
【請求項１】
電源端子と、第１のスパイラルコイルと、前記電源端子と前記第１のスパイラルコイルとの間に接続され、リードとチップ間を接続するワイヤーのインダクタ成分及び前記ワイヤーと第１のスパイラルコイルを接続する配線のインダクタ成分と、前記第１のスパイラルコイルにコレクタ、第１のコンデンサーを介して第１の入力端子にベース、電流源にエミッタをそれぞれ接続する第１のトランジスタと、この第１のトランジスタのコレクタと接地端子間に接続する線形素子と、前記第１のスパイラルコイルと前記配線の接続点に接続した第２のスパイラルコイルと、この第２のスパイラルコイルにコレクタ、第２のコンデンサーを介して第２の入力端子にベース、電流源にエミッタをそれぞれ接続する、前記第１のトランジスタと特性が同一でかつ一対となる第２のトランジスタと、この第２のトランジスタのコレクタに接続する整合回路とを有していることを特徴とする平衡−不平衡変換増幅回路。
【請求項２】
前記線形素子を可変可能なコンデンサーとしたことを特徴とする請求項１記載の平衡・不平衡変換増幅回路。
【請求項３】
前記整合回路の出力端子に検波回路を接続し、この前記検波回路の出力を、前記可変可能なコンデンサーの容量可変コントロール端子に接続したことを特徴とする請求項２記載の平衡・不平衡変換増幅回路。
【請求項４】
前記可変可能なコンデンサーに設けた容量可変コントロールの制御端子にコントロール部を接続し、このコントロール部から前記コンデンサーに供給する電圧を変えることによって前記コンデンサーの容量を制御することを特徴とする請求項２記載の平衡−不平衡変換増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣに内蔵でき、数ＧＨｚ帯での高周波動作を行うことのできる平衡−不平衡変換増幅回路に関するものである。
【背景技術】
【０００２】
情報を搬送波信号に載せて伝送する場合、無線、有線いずれの伝送においても、一般に不平衡伝送が行われる。一方集積度の高いＩＣチップでは、チップ内のブロック間干渉を避けるために、平衡回路が使われる。よってＩＣチップ内から外の部品に信号を伝送する用途には平衡信号を不平衡信号に変換する回路、すなわち平衡−不平衡変換回路が必要となり、特に高周波においては平衡信号を不平衡信号に変換するため従来は、バラン等を用いていた。しかしながら近年、携帯電話やＥＴＣ車載器といった商品においては、小型化，低コスト化が要望されている。そのような中、小型化，低コスト化を図るために、バラン等の部品を使用することなく平衡型出力を不平衡型出力に変換する要望が多くなってきている。
【０００３】
従来におけるこの種の技術としては、特許文献１に記載された非平衡・平衡変換回路、特許文献２に記載されたプッシュプルＲＦ増幅器、といったものがある。
【０００４】
以下に従来の平衡・不平衡変換増幅回路について説明する。
【０００５】
図７は従来の平衡・不平衡変換増幅回路の構成図を示すものである。図７において１００は電源端子、１０１は第１のトランジスタ、１０２は第２のトランジスタ、１０３は第１の入力端子、１０４は第２の入力端子、１０５は第１のコンデンサー、１０６は第２のコンデンサー、１０７はスパイラルコイル、１０８は整合回路、１０９は出力端子、１１０は電流源である。
【０００６】
第１のトランジスタ１０１のコレクタが電源端子１００に接続され、第１の入力端子１０３が第１のコンデンサー１０５を介して第１のトランジスタ１０１のベースに接続され、この第１のトランジスタ１０１とエミッタが共通の第２のトランジスタは、コレクタ側が、第１のスパイラルコイル１０７を介して電源端子１００に接続され、第２の入力端子１０４が第２のコンデンサー１０６を介して第２のトランジスタのベースに接続され、第１のトランジスタ１０１と第２のトランジスタ１０２のエミッタは、電流源１１０を介して接地され、第２トランジスタ１０２のコレクタは、整合回路１０８を介して出力端子１０９に接続されている。
【０００７】
半導体内部の集積化を図る場合、通常、理想的な電源から、パッケージのワイヤー及び半導体基板上の配線を通じてトランジスタ素子に接続されるので、周波数が高くなってくると、それらのインダクタンスも考慮する必要がある。したがって、実際のワイヤー、配線を考慮した回路構成は図８になる。
【０００８】
図８において、１２０は電源端子、１２１はワイヤーのインダクタンス成分、１２２は半導体基板上の配線、１２３は第１のトランジスタ、１２４は第１の入力端子、１２５は第１のコンデンサー、１２６は第２の入力端子、１２７は第２のコンデンサー、１２８はスパイラルコイル、１２９は第２のトランジスタ、１３０は電流源、１３１は整合回路、１３２は出力端子である。第１のトランジスタ１２３と第２のトランジスタ１２９はエミッタが共通で特性が同一であり、一対の回路として構成される。
【０００９】
第１のトランジスタ１２３のコレクタが半導体基板上の配線１２２及びワイヤー１２１を介して電源端子１２０に接続され、第１の入力端子１２４が第１のコンデンサー１２５を介して第１のトランジスタ１２３のベースに接続される。第２のトランジスタ１２９は、コレクタ側が、スパイラルコイル１２８を介して第１のトランジスタ１２３のコレクタに接続され、第２の入力端子１２６が第２のコンデンサー１２７を介して第２のトランジスタ１２９のベースに接続され、第１のトランジスタ１２３と第２のトランジスタ１２９のエミッタは、電流源１３０を介して接地され、第２トランジスタ１２９のコレクタは、整合回路１３１を介して出力端子１３２に接続されている。
【００１０】
図８において、第１の入力端子１２４及び第２の入力端子１２６に平衡信号が入力される。そして第２トランジスタ１２９のコレクタから、整合回路１３１を介して出力端子１３２より不平衡信号が出力される。
【００１１】
その場合、１ＧＨｚを超える高周波になってくるとワイヤーのインダクタンス成分１２１、及び半導体基板上の配線１２２の影響により、第１のトランジスタ１２３のコレクタが理想的な接地点にならず、十分な不平衡信号が得られないという問題が生じていた。
【００１２】
この問題を解決するために、図９に示すように両コレクタからのインピーダンスを完全対称にするというものがある。
【００１３】
図９において、１４０は電源端子、１４１はワイヤーのインダクタンス成分、１４２は半導体基板上の配線、１４３は第１のスパイラルコイル、１４４は第２の整合回路、１４５は５０Ω負荷、１４７は第１の入力端子、１４８は第１のコンデンサー、１４９は第２の入力端子、１５０は第２のコンデンサー、１５１は第１のトランジスタ、１５２は第２のスパイラルコイル、１５３は第１の整合回路、１５４は出力端子、１５５は第２のトランジスタ、１５６は電流源である。
【００１４】
図９において両トランジスタ１５１，１５５のコレクタから見たインピーダンスを同じにするように第２のトランジスタ１５５のコレクタと出力端子１５４の間の整合回路１５３と同一の整合回路１４４を第１のトランジスタ１５１のコレクタと５０Ω負荷１４５の間に整合回路１４４を設けることにより対称にする。このことによりワイヤーのインダクタンス成分１４１及び半導体基板上の配線１４２のインダクタンス成分の影響を軽減できる。
【特許文献１】特開平２−４７９０５号公報
【特許文献２】特開平４−２２９７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら上記の従来の構成では、平衡出力をバラン等で合成した場合に比べ出力レベルが３ｄＢ劣化してしまう問題があった。
【００１６】
本発明は上記従来の問題点を解決した平衡−不平衡変換増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
この目的を達成するための本発明の平衡−不平衡変換増幅回路は、理想的な電源端子に、リードとチップ間を接続するワイヤーのインダクタ成分及び前記ワイヤーと第１のスパイラルコイルを接続する配線のインダクタ成分及び前記第１のスパイラルコイルにコレクタ、第１のコンデンサーを介して第１の入力端子にベース、電流源にエミッタがそれぞれ接続された第１のトランジスタ、第１のトランジスタのコレクタと接地端子間に前記リードとチップ間を接続するワイヤーのインダクタ成分及び前記ワイヤーと第１のスパイラルコイルを接続する配線のインダクタ成分を第１のスパイラルコイルとでキャンセルするようにインピーダンスをもつ線形素子が接続され、前記第１のスパイラルコイルと前記配線の接続点に接続された第２のスパイラルコイルにコレクタ、第２のコンデンサーを介して第２の入力端子にベース、電流源にエミッタがそれぞれ接続された前記第１のトランジスタと特性が同じ第２のトランジスタ、及び第２のトランジスタのコレクタに整合回路を有していることを特徴とする。
【００１８】
また上記の目的を達成させるため、本発明の平衡−不平衡変換増幅回路は、理想的な電源端子に、リードとチップ間を接続するワイヤーのインダクタ成分及び前記ワイヤーと第１のスパイラルコイルを接続する配線のインダクタ成分及び前記第１のスパイラルコイルにコレクタ、第１のコンデンサーを介して第１の入力端子にベース、電流源にエミッタがそれぞれ接続された第１のトランジスタ、第１のトランジスタのコレクタと接地端子間に前記リードとチップ間を接続するワイヤーのインダクタ成分及び前記ワイヤーと第１のスパイラルコイルを接続する配線のインダクタ成分を第１のスパイラルコイルとでキャンセルするようなインピーダンスにするための容量を可変できるコンデンサーが接続され、前記第１のスパイラルコイルと前記配線の接続点に接続された第２のスパイラルコイルにコレクタ、第２のコンデンサーを介して第２の入力端子にベース、電流源にエミッタがそれぞれ接続された第２のトランジスタ、及び第２のトランジスタのコレクタに整合回路を有していることを特徴とする。
【発明の効果】
【００１９】
以上のように本発明による、平衡−不平衡変換増幅回路は、不平衡出力をさせてないトランジスタのコレクタとグランド間に線形素子を負荷することにより、通常、平衡入力を不平衡出力させた時、３ｄＢ劣化するが、この劣化量を３ｄＢ以下に抑えることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００２１】
（第１の実施形態）
図１本発明の第１の実施形態における平衡−不平衡変換増幅回路の構成図であり、１は電源端子、２はワイヤーのインダクタンス成分、３は半導体基板上の配線、４は第１のスパイラルコイル、５は第２のスパイラルコイル、６は第１の入力端子、７は第２の入力端子、８は第１のコンデンサー、９は第２のコンデンサー、１０は第１のトランジスタ、１１は第２のトランジスタ、１２は整合回路、１３は線形素子、１４は電流源、１６は出力端子である。第１のトランジスタ１０と第２のトランジスタ１１はエミッタが共通で特性が同一であり、一対の回路として構成される。
【００２２】
図１に示すように、第１のトランジスタ１０及び第２のトランジスタ１１のコレクタにそれぞれ第１のスパイラルコイル４及び第２のスパイラルコイル５が接続され、第１のスパイラルコイル４及び第２のスパイラルコイル５のもう一方の接続端子が共通で、半導体基板上の配線３及びワイヤーのインダクタンス成分２を介して電源端子１に接続され、第１の入力端子６が第１のコンデンサー８を介して第１のトランジスタ１０のベースに接続され、第２の入力端子７が第２のコンデンサー９を介して第２のトランジスタ１１のベースに接続され、第１のトランジスタ１０と第２のトランジスタ１１のエミッタは、電流源１４を介して接地され、第２トランジスタ１１のコレクタは、整合回路１２を介して出力端子１６に接続され、第１のトランジスタ１０のコレクタとグランド間に線形素子１３が接続されている。
【００２３】
本発明の第１の実施形態の有効性についてシミュレーション結果を基に説明する。
【００２４】
図２は、図９に示す従来の回路において、整合回路がコンデンサーのみの場合の具体例であり、１５７は整合用の第１のコンデンサー、１５８は整合用の第１のコンデンサー１５７と同じ容量値のコンデンサーを示す。すなわち、図９に示す整合回路１５３として第１のコンデンサー１５７を設け、整合回路１４４としてコンデンサー１５８を設けたものである。
【００２５】
図１０（ａ），図１０（ｂ）は、第１の整合用コンデンサー１５７とコンデンサー１５８の容量値をスイープした場合の周波数５．８ＧＨｚのＳ２１，Ｓ２２特性である。図１０に示す結果から、コンデンサーの容量値を０．５４ｐＦにした時が最大ゲインになることが分かる。
【００２６】
図１１（ａ），図１１（ｂ）は、第１の整合用コンデンサー１５７の容量値を０．５４ｐＦに固定し、コンデンサー１５８の容量値だけをスイープした場合の周波数５．８ＧＨｚのＳ２１，Ｓ２２特性である。図１１に示す結果から、コンデンサーの容量値は０．０５ｐＦにした時が最大ゲインになることが分かる。
【００２７】
よって完全に対称にした場合に比べ、第１のトランジスタのコレクタにおいて希望の周波数で、半導体基板上の配線、ワイヤー、第１のスパイラルコイルにおけるインダクタンス成分の影響を考慮するような容量値を選ぶことにより、大きい出力レベルを得ることができる。
【００２８】
図３は、本発明の第１の実施形態おいて、整合回路及び線形素子がコンデンサーのみの場合の具体例であり、１７は線形素子としてのコンデンサー、１８は整合用のコンデンサーを示す。すなわち、図１に示す整合回路１２としてコンデンサー１８を設け、線形素子１３としてコンデンサー１７を設けたものである。
【００２９】
図３に示すように、第２トランジスタ１１のコレクタは、コンデンサー１８を介して出力端子１６に接続され、第１のトランジスタ１０のコレクタとグランド間にコンデンサー１７が接続されている。
【００３０】
図１２（ａ）、図１２（ｂ）は、第１の整合用コンデンサーの容量値を０．５４ｐＦに固定し、第２のコンデンサーの容量値だけをスイープした場合の周波数５．８ＧＨｚのＳ２１，Ｓ２２特性である。図１２に示す結果から、コンデンサーの容量値は０．３６ｐＦにした時が最大ゲインになることが分かる。
【００３１】
よって完全に対称にした場合に比べ、第１のトランジスタのコレクタにおいて希望の周波数で、半導体基板上の配線、ワイヤー、第１のスパイラルコイルのインダクタンス成分に対し共振するような容量値を選ぶことにより大きい出力レベルを得ることができる。
【００３２】
このように、本発明の第１の実施形態における平衡−不平衡変換増幅回路は、第１の入力端子６、第２の入力端子７より平衡入力信号が入力され、出力端子１６より、不平衡出力される。そのとき線形素子のインピーダンスを、希望の周波数で、ワイヤーのインダクタンス成分２、半導体基板上の配線３及び第１のスパイラルコイル４と共振するように選ぶことにより、従来の問題となっていた、平衡−不平衡変換時の３ｄＢも劣化させないようにできる。
【００３３】
（第２の実施形態）
図４は、本発明の第２の実施形態の平衡−不平衡変換増幅回路の回路図である。本実施の形態の平衡−不平衡変換増幅回路は、２０は電源端子、２１はワイヤーのインダクタンス成分、２２は半導体基板上の配線、２３は第１のスパイラルコイル、２４は第２のスパイラルコイル、２５は第１の入力端子、２６は第２の入力端子、２７は第１のコンデンサー、２８は第２のコンデンサー、２９は第１のトランジスタ、３０は第２のトランジスタ、３１は容量を可変できるコンデンサー、３２は電流源、３４は整合回路、３５は出力端子である。第１のトランジスタ２９と第２のトランジスタ３０はエミッタが共通で特性が同一であり、一対の回路として構成される。
【００３４】
図４に示すように、第１のトランジスタ２９及び第２のトランジスタ３０のコレクタにそれぞれ第１のスパイラルコイル２３及び第２のスパイラルコイル２４が接続され、前記第１のスパイラルコイル２３及び第２のスパイラルコイル２４のもう一方の接続端子が共通で、半導体基板上の配線２２及びワイヤーのインダクタンス成分２１を介して電源端子２０に接続され、第１の入力端子２５が第１のコンデンサー２７を介して第１のトランジスタ２９のベースに接続され、第２の入力端子２６が第２のコンデンサー２８を介して第２のトランジスタ３０のベースに接続され、第１のトランジスタ２９と第２のトランジスタ３０のエミッタは、電流源３２を介して接地され、第２トランジスタ３０のコレクタは、整合回路３４を介して出力端子３５に接続され、第１のトランジスタ２９のコレクタとグランド間に容量値の可変できるコンデンサー３１が接続されている。
【００３５】
本発明の第２の実施形態における平衡−不平衡変換増幅回路は、第１の入力端子２５、第２の入力端子２６より平衡入力信号が入力され、出力端子３５より、不平衡出力される。そのときワイヤー及び半導体基板上の配線のインダクタンス及び第一のスパイラルコイルがばらついた際でも、可変容量コンデンサーの容量値を、増幅させたい希望の周波数で、ワイヤーのインダクタンス成分２１、半導体基板上の配線２２及び第１のスパイラルコイル２３と共振するように調整することにより、不平衡出力レベルのばらつきの低減を図ることができる平衡−不平衡変換増幅回路である。
【００３６】
（第３の実施形態）
図５は、本発明の第３の実施形態の平衡−不平衡変換増幅回路の回路図である。第３の実施形態の平衡−不平衡変換増幅回路は、４０は電源端子、４１はワイヤーのインダクタンス成分、４２は半導体基板上の配線、４３は第１のスパイラルコイル、４４は第２のスパイラルコイル、４５は第１の入力端子、４６は第２の入力端子、４７は第１のコンデンサー、４８は第２のコンデンサー、４９は第１のトランジスタ、５０は第２のトランジスタ、５１は整合回路、５５は容量値を外部より印加される電圧で可変できるコンデンサー、５２は出力端子、５３は電流源、５４は検波回路である。第１のトランジスタ４９と第２のトランジスタ５０はエミッタが共通で特性が同一であり、一対の回路として構成される。
【００３７】
図５に示されるように、第１のトランジスタ４９及び第２のトランジスタ５０のコレクタにそれぞれ第１のスパイラルコイル４３及び第２のスパイラルコイル４４が接続され、前記第１のスパイラルコイル４３及び第２のスパイラルコイル４４のもう一方の接続端子が共通で、半導体基板上の配線４２及びワイヤー４１を介して電源端子４０に接続され、第１の入力端子４５が第１のコンデンサー４７を介して第１のトランジスタ４９のベースに接続され、第２の入力端子４６が第２のコンデンサー４８を介して第２のトランジスタ５０のベースに接続され、第１のトランジスタ４９と第２のトランジスタ５０のエミッタは、電流源５３を介して接地され、第２トランジスタ５０のコレクタは、整合回路５１を介して出力端子５２に接続され、第１のトランジスタ４９のコレクタとグランド間に容量値を外部より印加される電圧で可変できるコンデンサー５５が接続され、前記出力端子５２と前記容量値を外部より印加される電圧で可変できるコンデンサー５５の間に検波回路５４が接続されている。
【００３８】
本発明の第３の実施形態における平衡−不平衡変換増幅回路は、第１の入力端子４５、第２の入力端子４６より平衡入力信号が入力され、出力端子５２より、不平衡出力される。そのときワイヤー４１及び半導体基板上の配線４２のインダクタンス及び第１のスパイラルコイル４４がばらつき、不平衡出力レベルがばらついた際でも、その出力レベルを検波回路５４によって検波し、出力レベルが最大になるように電圧にて可変容量コンデンサーの容量値を自動調整することにより、不平衡出力レベルのばらつきの低減を図ることができるように構成した平衡−不平衡変換増幅回路である。
【００３９】
（第４の実施形態）
図６は本発明の第４の実施形態の平衡−不平衡変換増幅回路の回路図である。第４の実施形態の平衡−不平衡変換増幅回路は、６０は電源端子、６１はワイヤーのインダクタンス成分、６２は半導体基板上の配線、６３は第１のスパイラルコイル、６４は第２のスパイラルコイル、６５は整合回路、６６は出力端子、６７は第１の入力端子、６８は第１のコンデンサー、６９は第１のトランジスタ、７０は第２のトランジスタ、７１は第２の入力端子、７２は第２のコンデンサー、７３は容量値を外部より印加される電圧で可変できるコンデンサー、７４は電流源、７５はコントロール部である。第１のトランジスタ６９と第２のトランジスタ７０はエミッタが共通で特性が同一であり、一対の回路として構成される。
【００４０】
図６に示されるように、第１のトランジスタ６９及び第２のトランジスタ７０のコレクタにそれぞれ第１のスパイラルコイル６３及び第２のスパイラルコイル６４が接続され、前記第１のスパイラルコイル６３及び第２のスパイラルコイル６４のもう一方の接続端子が共通で、半導体基板上の配線６２及びワイヤー６１を介して電源端子６０に接続され、第１の入力端子６７が第１のコンデンサー６８を介して第１のトランジスタ６９のベースに接続され、第２の入力端子７１が第２のコンデンサー７２を介して第２のトランジスタ７０のベースに接続され、第１のトランジスタ６９と第２のトランジスタ７０のエミッタは、電流源７４を介して接地され、第２トランジスタ７０のコレクタは、整合回路６５を介して出力端子６６に接続され、第１のトランジスタ６９のコレクタとグランド間に容量値を外部より印加される電圧で可変できるコンデンサー７３が接続され、コントロール部７５の出力電圧が、前記容量値を外部より印加される電圧で可変できるコンデンサー７３に供給されている。
【００４１】
本発明の第４の実施形態における平衡−不平衡変換増幅回路は、第１の入力端子６７、第２の入力端子７１より平衡入力信号が入力され、出力端子６６より、不平衡出力される。そのときワイヤー６１及び半導体基板上の配線６２のインダクタンス及び第１のスパイラルコイル６４がばらつき、不平衡出力レベルがばらついた際でも、コントロール部の電圧によって可変容量コンデンサーの容量値を制御することにより、不平衡出力レベルのばらつきの低減を図ることでき、また送信時には大きい出力レベルが必要となり、受信時にはスプリアスの問題から比較的出力レベルを抑えることが必要な場合、コントロール部の出力電圧を制御することにより、増幅器の電流を可変する必要が無くその目的を達成することができるので、歪の劣化を防ぐことのできる平衡−不平衡変換増幅回路を提供することが可能になる。
【産業上の利用可能性】
【００４２】
本発明によれば、不平衡出力をさせてないトランジスタのコレクタとグランド間に線形素子を負荷することにより、通常、平衡入力を不平衡出力させた時、３ｄＢ劣化するが、この劣化量を３ｄＢ以下に抑えることが可能になり、携帯電話やＥＴＣ車載器といった機器に利用可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施形態における平衡−不平衡変換増幅回路の回路図
【図２】従来の集積化した場合における完全対称型の平衡−不平衡変換増幅回路の具体例を示す回路図
【図３】本発明の第１の実施形態における平衡−不平衡変換増幅回路の具体例を示す回路図
【図４】本発明の第２の実施形態における平衡−不平衡変換増幅回路の回路図
【図５】本発明の第３の実施形態における平衡−不平衡変換増幅回路の回路図
【図６】本発明の第４の実施形態における平衡−不平衡変換増幅回路の回路図
【図７】従来の平衡−不平衡変換増幅回路の回路図
【図８】従来の集積化した場合の平衡−不平衡変換増幅回路の回路図
【図９】従来の集積化した場合における完全対称型の平衡−不平衡変換増幅回路の回路図
【図１０】従来の集積化した場合における完全対称型の平衡−不平衡変換増幅回路の容量値を可変した場合のＳ２１，Ｓ２２特性を示すグラフ
【図１１】従来の集積化した場合における完全対称型の平衡−不平衡変換増幅回路の片方の容量値を可変した場合のＳ２１，Ｓ２２特性を示すグラフ
【図１２】本発明の第１の実施形態における平衡−不平衡変換増幅回路における容量値を可変した場合のＳ２１，Ｓ２２特性を示すグラフ
【符号の説明】
【００４４】
１，２０，４０，６０  電源端子
２，２１，４１，６１  ワイヤーのインダクタンス成分
３，２２，４２，６２  半導体基板上の配線
４，２３，４３，６３  第１のスパイラルコイル
５，２４，４４，６４  第２のスパイラルコイル
６，２５，４５，６７  第１の入力端子
７，２６，４６，７１  第２の入力端子
８，２７，４７，６８  第１のコンデンサー
９，２８，４８，７２  第２のコンデンサー
１０，２９，４９，６９  第１のトランジスタ
１１，３０，５０，７０  第２のトランジスタ
１２，３４，５１，６５  整合回路
１３  線形素子
１４，３２，５３，７４  電流源
１６３５，５２，６６  出力端子
１７，１８  コンデンサー
３１，５５，７３  可変コンデンサー
５４  検波回路
７５  コントロール部
【図１】
2005236865.tif 000003
【図２】
2005236865.tif 000004
【図３】
2005236865.tif 000005
【図４】
2005236865.tif 000006
【図５】
2005236865.tif 000007
【図６】
2005236865.tif 000008
【図７】
2005236865.tif 000009
【図８】
2005236865.tif 000010
【図９】
2005236865.tif 000011
【図１０】
2005236865.tif 000012
【図１１】
2005236865.tif 000013
【図１２】
2005236865.tif 000014