(57)【要約】【課題】  ＰＬＬ回路を用いずに受信信号をデコードでき、もって小型で低消費電力なトランシーバの提供をする。【解決手段】  所定の周波数を有する交流信号を出力して送信すべき情報を変調し、この変調した送信すべき情報に係る変調信号を送信する送信手段と、送信すべき情報に基づく電界の誘起および受信すべき情報に基づく電界の受信を行う送受信電極と、受信すべき情報に基づく電界を検出し、この検出した電界を電気信号に変換する電界検出手段と、電界検出手段で変換した電気信号を復調して復調信号を生成し、当該復調信号を再生するための搬送波と復調信号とをそれぞれ出力する復調手段と、復調手段から出力された復調信号と搬送波とをもってデコードを行い、再生クロックと再生データとをそれぞれ出力するデコード手段と、を備える。【選択図】      図１
2005303570.tif 000002
【特許請求の範囲】
【請求項１】
送信すべき情報に基づく電界を電界伝達媒体に誘起し、この誘起した電界を用いて情報の送信を行う一方で、前記電界伝達媒体に誘起された受信すべき情報に基づく電界を受信することによって情報の受信を行うトランシーバであって、
所定の周波数を有する交流信号を出力して前記送信すべき情報を変調し、この変調した前記送信すべき情報に係る変調信号を送信する送信手段と、
前記送信すべき情報に基づく電界の誘起および前記受信すべき情報に基づく電界の受信を行う送受信電極と、
前記受信すべき情報に基づく電界を検出し、この検出した電界を電気信号に変換する電界検出手段と、
前記電界検出手段で変換した電気信号から搬送波と復調信号とを生成し、それぞれ出力する復調手段と、
前記復調手段から出力された前記復調信号と前記搬送波とをもってデコードを行い、再生クロックと再生データとをそれぞれ出力するデコード手段と、
を備えたことを特徴とするトランシーバ。
【請求項２】
前記デコード手段は、
デジタル信号による論理回路にて構成され、すくなくとも、論理値の一致・不一致に関する論理的判断を行う一致回路と、カウンタを構成するためのＴフリップフロップと、前記復調信号を前記搬送波の半周期分だけ遅延させるための半周期遅延回路とを含む回路構成であることを特徴とする請求項１に記載のトランシーバ。
【請求項３】
前記半周期遅延回路は、
前記搬送波を動作のクロック信号としたレジスタ回路を構成し、
直列に接続された複数のＤフリップフロップを有して、前記クロック信号を搬送波の周期の２Ｎ倍（Ｎは２以上の整数）としたＮ−１段の前記レジスタ回路であることを特徴とする請求項２に記載のトランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界を伝達する電界伝達媒体に誘起する電界を用いて情報の送受信を行うトランシーバに関し、より具体的には、人間の身体に装着可能なウェアラブルコンピュータを用いたデータ通信において使用されるトランシーバに関する。
【背景技術】
【０００２】
携帯端末の小型化および高性能化により、生体に装着可能なウェアラブルコンピュータが注目されてきている。従来、このようなウェアラブルコンピュータ間のデータ通信として、コンピュータにトランシーバを接続し、このトランシーバが誘起する電界を、電界伝達媒体である生体の内部を伝達することによってデータの送受信を行う方法が提案されている（例えば、特許文献１を参照）。
【０００３】
図５は従来の技術によるトランシーバを説明するためのブロック図である。この図５に示されたトランシーバ１００は、送信回路１０２と、この送信回路１０２に端末１０１から入力されたデータとクロックとからマンチェスタ符号をつくるエンコーダ１０４と、送信回路１０２に備わりエンコーダ１０４の出力信号を変調し出力する変調回路１０５と、受信回路１０３と、この受信回路１０３に備わり受信した信号を復調しマンチェスタ符号の信号を出力する復調回路１０７と、受信回路１０３に備わりマンチェスタ符号化された信号をデコードし再生データと再生クロックを端末１０１へ出力するデコーダ１０６とから構成されている。また、トランシーバ２００は、トランシーバ１００と同様の構成を備え、端末２０１と、送信回路２０２と、送信回路２０２に備わるエンコーダ２０５と変調回路２０４と、受信回路２０３と、この受信回路２０３に備わるデコーダ２０７と、復調回路２０６とを備えている。
【０００４】
このトランシーバ１００とトランシーバ２００とは、互いに伝送路１５０を介して情報通信を行っている。伝送路１５０としては、たとえば人体や床、家具などを想定している。また、それぞれのトランシーバ１００、２００が備える端末１０１、２０１は情報処理を行うためのコンピュータ端末を想定している。コンピュータ端末としては、たとえば比較的小型のＰＤＡ（Personal Digital Assistance）などを適用することができる。端末１０１からデータとクロックが送信回路１０２へ入力され、送信回路１０２では、エンコーダ１０４にてデータをマンチェスタ符号にエンコードする。このマンチェスタ符号へのエンコードにより、デジタル信号であるデータが論理値Ｈ（１）と論理値Ｌ（０）の間で、いずれか一方に変移したタイミングに対して論理値Ｈ（１）もしくは論理値Ｌ（０）として符号が付与される。
【０００５】
このデコードの後に、データは情報処理動作の基準となるクロックと共に搬送波で変調して送信される。送信されるデータは伝送路１５０を介してトランシーバ２００へ伝達する。伝送路１５０を介して伝送されてきたデータは、トランシーバ２００の備える受信回路２０３にて受信される。エンコードされたデータは、復調回路２０６において、受信した変調信号の復調をするために、変調されたデータからこれに同期した一定位相の信号を抽出して搬送波再生を行う。この再生搬送波はデコーダ２０７に入力されてデコード処理が実行され、再生データと再生クロックが出力される。このデコーダ２０７は内部にＰＬＬ回路（Phase Locked Loop：位相同期回路）を備え、再生搬送波から再生クロックを抽出している。
【０００６】
なお、図６に示すのはトランシーバ１００が備える復調回路１１０と、デコーダ１１１の構成を説明するための構成図である。この復調回路１１０はトランシーバ２００の復調回路２０６と同等であり、デコーダ１１１はデコーダ２０７と同等である。受信したデータの信号は搬送波再生回路１１２により再生搬送波となりミキサ１１３に入力され、クロック信号とデータ信号が混合されてデコーダ１１１へ伝送される。デコーダ１１１では、入力信号の位相検出を行う位相検出器１１５と、不要な高周波を遮断して信号を直流化させるためのＬＰＦ（Low Pass Filter）１１６と、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発信器）１１７とでＰＬＬ回路を構成している。サンプラー１１４にて再生データがサンプリングされて出力され、ＰＬＬ回路からは再生クロックが出力される。
【特許文献１】特開２００１−３５２２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した従来技術によるトランシーバにおいては、復調回路が備える搬送波再生回路においてもＰＬＬ回路を用いており、このため比較的に大きな実装面積を要するＰＬＬ回路の部品実装上に占める面積によりトランシーバの小型化の妨げとなり、あるいはＰＬＬ回路の消費電力も比較的に大きいので、トランシーバ全体の消費電力も大きくなってしまうという問題があった。
【０００８】
本発明は、上記の課題に鑑みてなされたもので、その目的とするところは、ＰＬＬ回路を用いずに受信信号をデコードでき、もって小型で低消費電力なトランシーバの提供をすることにある。
【課題を解決するための手段】
【０００９】
課題を解決するために、請求項１に記載の本発明は、送信すべき情報に基づく電界を電界伝達媒体に誘起し、この誘起した電界を用いて情報の送信を行う一方で、前記電界伝達媒体に誘起された受信すべき情報に基づく電界を受信することによって情報の受信を行うトランシーバであって、所定の周波数を有する交流信号を出力して前記送信すべき情報を変調し、この変調した前記送信すべき情報に係る変調信号を送信する送信手段と、前記送信すべき情報に基づく電界の誘起および前記受信すべき情報に基づく電界の受信を行う送受信電極と、前記受信すべき情報に基づく電界を検出し、この検出した電界を電気信号に変換する電界検出手段と、前記電界検出手段で変換した電気信号から搬送波と復調信号とを生成し、それぞれ出力する復調手段と、前記復調手段から出力された前記復調信号と前記搬送波とをもってデコードを行い、再生クロックと再生データとをそれぞれ出力するデコード手段と、を備える。
【００１０】
また、請求項２に記載の本発明は、請求項１において、前記デコード手段は、デジタル信号による論理回路にて構成され、すくなくとも、論理値の一致・不一致に関する論理的判断を行う一致回路と、カウンタを構成するためのＴフリップフロップと、前記復調信号を前記搬送波の半周期分だけ遅延させるための半周期遅延回路とを含む回路構成である。
【００１１】
また、請求項３に記載の本発明は、請求項２において、前記半周期遅延回路は、前記搬送波を動作のクロック信号としたレジスタ回路を構成し、直列に接続された複数のＤフリップフロップを有して、前記クロック信号を搬送波の周期の２Ｎ倍（Ｎは２以上の整数）としたＮ−１段の前記レジスタ回路である。
【発明の効果】
【００１２】
本発明によれば、ＰＬＬ回路を用いずに受信信号をデコードでき、もって小型で低消費電力なトランシーバの提供をすることができる。
【発明を実施するための最良の形態】
【００１３】
図１に本発明のトランシーバに係る実施の形態による、受信回路を説明するための構成図を示す。この図１に示されるのは、トランシーバが受信した受信信号を復調するための復調回路２と、復調回路２から出力される信号をデコードするためのデコーダ１とである。さらに、デコーダ１には、その内部に半周期遅延回路３と、２個の一致回路であるＥｘＮＯＲ（Exclusive NOR：エクスクルーシブ・ノア）４、６と、ＴＦＦ（Ｔフリップフロップ：Toggle flip-flop）５とを有している。
【００１４】
受信信号が復調回路２に入力されると、再生搬送波と復調された復調後信号とがそれぞれ出力される。この復調回路は、従来技術によるＰＬＬ回路などを用いて復調し、再生搬送波を生成している。復調後信号と再生搬送波はデコーダ１へ入力される。
【００１５】
再生搬送波は半周期遅延回路３のＭＣＫ（マスタクロック）入力へ入力される。一方、復調後信号は半周期遅延回路３のＩＮ（信号入力）と、ＥｘＮＯＲ４の入力端（図中Ａ）およびＥｘＮＯＲ６のそれぞれの入力端に入力される。半周期遅延回路３のＯＵＴ（出力）から出力される信号はＥｘＮＯＲ４の入力端（図中Ｂ）に入力される。ＥｘＮＯＲ４の出力はＴＦＦ５のＴ（トリガ）端子に入力される。ＴＦＦ５は、信号がＴ（トリガ入力）に与えられるたびに、Ｑ（出力）が“Ｈ”→“Ｌ”→“Ｈ”→…と変化（トグル）するフリップフロップであり、２進カウンタを構成している。
【００１６】
ＴＦＦ５のＱ（出力）端子からの出力信号は再生データとしてデコーダ１から出力される（図中Ｄ）。また、ＴＦＦ５のＱ（出力）端子からの出力信号は、ＥｘＮＯＲ６にも入力され、再生クロックとしてＥｘＮＯＲ６の出力から出力され、最終的にデコーダ１から再生クロックとして出力される。
【００１７】
このような構成によるデコーダ１の回路の動作を説明するために、図３にタイミングチャートを示す。図３のＡ〜Ｅは、図１のＡ〜Ｅでの波形である。Ａは復調後の信号で、Ｂは復調後の信号をクロックの半周期分遅らせた信号である。これらをＥｘＮＯＲに入力すると、Ｃのようにデータ符号の変化点で矩形波が発生する。立ち上がりが入力されるたびに、ＨレベルとＬレベルが反転するＴＦＦにＣの信号を入力すると、データが再生される（図中Ｄ）。さらに、再生されたデータ信号Ｄと信号ＢをＥｘＮＯＲ回路に入力するとクロックが再生される（図中Ｅ）。
【００１８】
この信号処理においては、半周期遅延させるのに、図２に示すように、搬送波をクロック信号としたレジスタ回路を用いている。このレジスタ回路は、ＤＦＦ（Ｄフリップフロップ）７、８、９、１０が直列に配置されて構成されている。このＤＦＦ７、８、９、１０は、Ｄ（データ）およびＣＫ（クロック）の二つの入力端子を備え、ＣＫ入力の有為なエッジ時において入力されているデータの値を状態として取り込み、ＣＫ入力に有為なエッジがあるまで、状態を保持する。半周期遅延回路３のＩＮ端子に入力された復調後信号はＤＦＦ７のＤ端子に入力される。また、ＭＣＫ端子には再生搬送波が入力される。この再生搬送波はＤＦＦ８、９、１０のそれぞれにも入力される。ＤＦＦ７のＱ端子からの出力はＤＦＦ８に入力され、以降ＤＦＦ８のＱ端子の出力はＤＦＦ９に入力され、ＤＦＦ９のＱ端子の出力はＤＦＦ１０に入力される。
【００１９】
こうした構成による半周期遅延回路３によれば、データのクロックが搬送波の周期の２Ｎ倍（Ｎは２以上の整数）であればＮ−１段のレジスタを設けることで精度よく半周期遅延させることができる。
【００２０】
なお、半周期遅延の精度が悪い場合には、たとえば図４に示すように、データの立上がりと立下りにパルス波形が発生し、これが誤動作の原因となる可能性がある。本実施の形態では、データのクロックを搬送波の周期の２Ｎ倍（Ｎは２以上の整数）とし、図２に示したようなＮ−１段のレジスタを設けることで、精度よく半周期遅延を実現している。
【図面の簡単な説明】
【００２１】
【図１】本発明のトランシーバに係る実施の形態による、受信回路を説明するための構成図を示す。
【図２】本発明のトランシーバに係る実施の形態による、半周期遅延回路を説明するための構成図を示す。
【図３】本発明のトランシーバに係る実施の形態による、受信回路の動作を説明するためのタイミングチャートを示す。
【図４】本発明のトランシーバに係る実施の形態による、半周期遅延回路の動作を説明するための説明図を示す。
【図５】従来の技術による、トランシーバの構成を説明するための全体構成図を示す。
【図６】従来の技術による、受信回路の構成を説明するための構成図を示す。
【符号の説明】
【００２２】
１  デコーダ
２  復調回路
３  半周期遅延回路
４、６  ＥｘＮＯＲ
５  ＴＦＦ
７、８、９、１０  ＤＦＦ
１００、２００  トランシーバ
１０２、２０２  送信回路
１０３、２０３  受信回路
１５０  伝送路
【図１】
2005303570.tif 000003
【図２】
2005303570.tif 000004
【図３】
2005303570.tif 000005
【図４】
2005303570.tif 000006
【図５】
2005303570.tif 000007
【図６】
2005303570.tif 000008