(57)【要約】      （修正有）【課題】ファンアウト型ウェハレベルパッケージ構造及びその製造方法を提供する。【解決手段】適切かつウェハ上のダイ１１０の間の元来の距離よりも広いダイ１１０の間の距離を得るために、標準的なダイ１１０をつまみ上げて新しいベース１００上に置く。ファンアウト型パッケージにより、本パッケージ構造はダイ１１０の寸法よりも広いボールアレイの寸法を有する。さらに、ダイ１１０は、能動素子又は隣合せの構造若しくは積層構造を有する他のダイ１１０を用いてパッケージ化されても良い。【選択図】図１０
2005167191.tif 000002
【特許請求の範囲】
【請求項１】
ファンアウト型ウェハレベルパッケージの製造方法であって、
第１の複数のダイを、分離ベースに接着するステップと、
第１の材料層を前記分離ベースの上に形成して、前記分離ベースの上の第１の複数のダイの間の空間を充填するステップと、
前記第１の材料層を硬化するステップと、
第２の材料層を前記第１の材料層と前記第１の複数のダイとの上に形成するステップと、
前記第１の複数のダイの第１のパッド上の前記第２の材料層の部分的な領域をエッチングして第１の開口を形成するステップと、
前記第２の材料層を硬化するステップと、
前記第１の開口の上に第１の接触導電層を形成して、前記第１のパッドとそれぞれ電気的に結合するステップと、
第１のホトレジスト層を前記第２の材料層と前記第１の接触導電層との上に形成するステップと、
前記第１のホトレジスト層の部分的な領域を除去して、第１のファンアウトパターンを形成し、前記第１の接触導電層を露出させるステップと、
第１の導電線を前記第１のファンアウトパターンの上に形成するステップであって、前記第１の導電線がそれぞれ前記第１の接触導電層と結合されている、ステップと、
残りのホトレジスト層を除去するステップと、
第１の分離層を前記第１の導電層と前記第２の材料層との上に形成するステップと、
前記第１の導電線の上の前記第１の分離層の部分的な領域を除去して、第２の開口を形成するステップと、
前記第１の分離層を硬化するステップと、
はんだボールを前記第２の開口上に溶接するステップと、を備える方法。
【請求項２】
前記第１の材料層と前記第１の複数のダイとが同じレベルにあり、
前記第１の複数のダイが少なくとも２種類のダイを備えており、
前記第１の複数のダイが加工されたシリコンウェハを切出すことによって形成され、
前記加工されたシリコンウェハが裏面研磨されて約５０〜３００μｍの厚さとされ、
前記第１の材料層と前記第２の材料層との材料がＵＶ硬化型の材料と、熱硬化型の材料と、これらの組合せとを備え、
前記第１の接触導電層がＴｉと、Ｃｕと、これらの組合せとを備え、
前記第１の導電線がＮｉと、Ｃｕと、Ａｕと、これらの組合せとを備え、
前記分離層がエポキシと、レジンと、これらの組合せとを備え、
前記分離ベースがガラス、シリコン、セラミック、又は結晶材料であり、
前記分離ベースが円形の種類又は矩形の種類であり、
前記第１の接触導電層と前記第１の導電線とが、物理的方法と、化学的方法と、これらの組合せとを備えた形成方法によって形成され、
前記形成方法がＣＶＤと、ＰＶＤと、スパッタと、電気めっきとを備え、
前記はんだボールを溶接するステップが、スクリーン印刷方法によって前記第２の開口の上に前記はんだボールを置くサブステップと、ＩＲリフロー方法によって前記はんだボールを前記第１の導電線の表面と結合するサブステップとを備えた、
請求項１に記載の方法。
【請求項３】
前記はんだボールを溶接するステップの後に、前記ベースを切出して前記第１の複数のダイを分離するステップをさらに備え、
前記第１の材料層を形成するステップの前に、複数の第１の受動素子を、分離ベースの上の前記第１の複数のダイの間の前記分離ベースに接着させるステップをさらに備え、
前記第２の材料層の部分的な領域をエッチングするステップの後に、プラズマエッチングを用いることによって、前記第１のパッドの各表面を清掃するステップをさらに備え、
ベースの裏面上にエポキシ層を形成するステップをさらに備えた、
請求項１に記載の方法。
【請求項４】
前記第１の分離層の部分的な領域を除去するステップの前に、
第２の複数のダイを、前記第１の複数のダイの縦方向で、前記第１の分離層に接着するステップと、
第３の材料層を前記第１の分離層の上に形成して、前記第１の分離層の上の前記第２の複数のダイの間の空間を充填するステップと、
前記第３の材料層を硬化するステップと、
前記第３の材料層と前記第２の複数のダイとの上に第４の材料層を形成するステップと、
前記第２の複数のダイの第２のパッドの上の前記第４の材料層の部分的な領域をエッチングして第３の開口を形成するステップと、
前記第４の材料層を硬化するステップと、
第２の接触導電層を前記第３の開口の上に形成して、前記第２のパッドとそれぞれ電気的に結合するステップと、
前記第４の材料層の部分的な領域と、前記第３の材料層と、前記第１の導電線の上の前記第２の材料層とを除去して、第２の開口を形成するステップと、
前記開口を導電材料で充填するステップであって、前記導電材料と前記第４の材料層との表面が同じレベルである、ステップと、
第２のホトレジスト層を、前記第４の材料層と、前記導電材料と、前記第２の接触導電層との上に形成するステップと、
前記第２のホトレジスト層の部分的な領域を除去するステップであって、第２のファンアウトパターンを形成し、前記第２の接触導電層と前記導電材料とを露出する、ステップと、
第２の導電線を前記第２のファンアウトパターンの上に形成するステップであって、前記第２の導電線が、対応する前記第２の接触導電層と対応する前記導電材料とに結合している、ステップと、
残っている前記第２のホトレジスト層を除去するステップと、
第２の分離層を前記第２の導電線と前記第４の材料層との上に形成するステップと、
前記第２の導電線の上の前記第２の分離層の部分的な領域を除去して、第３の開口を形成するステップと、
前記第２の分離層を硬化するステップと、
前記第３の開口の上にはんだボールを溶接するステップと、をさらに備えた、
請求項１に記載の方法。
【請求項５】
前記第３の材料層と前記第２の複数のダイの表面とが同じレベルにあり、
前記第２の複数のダイが少なくとも２種類のダイを備え、
前記第３の材料層と前記第４の材料層との材料がＵＶ硬化型材料、熱硬化型材料と、これらの組合せとを備え、
前記第２の接触導電層が、Ｔｉと、Ｃｕと、これらの組合せとを備え、
前記第２の導電線が、Ｎｉと、Ｃｕと、Ａｕと、これらの組合せとを備え、
前記第２の接触導電層と前記第２の導電線とが、物理的方法と、化学的方法と、これらの組合せとを備えた形成方法によって形成され、
前記はんだボールを溶接するステップが、スクリーン印刷方法によって前記はんだボールを前記第３の開口の上に置くサブステップと、ＩＲリフロー方法によって前記はんだボールを前記第２の導電線の表面に結合するサブステップとを備えた、
請求項４に記載の方法。
【請求項６】
前記ベースを切出して、前記第１の複数のダイの１つと前記第２の複数のダイの１つとを有するパッケージ化されたダイに分離するステップと、
前記第３の材料層を形成するステップの前に、複数の受動素子を、前記第１の分離層の上の前記第２の複数のダイの間の前記分離ベースに接着するステップと、
前記第４の材料層の部分的な領域をエッチングするステップの後に、前記第２のパッドの各表面をプラズマエッチングによって清掃するステップと、
をさらに備えた、請求項４に記載の方法。
【請求項７】
分離ベースと、
前記分離ベースに接着した第１のダイと、
前記分離ベースの上に形成されると共に、前記分離ベースの上の前記第１のダイを除く空間が充たされている、第１の誘電層と、
前記第１の誘電層と前記第１のダイとの上に形成された第２の誘電層であって、前記第２の誘電層が前記第１のダイの第１のパッドの上に第１の開口を有する、第２の誘電層と、
前記第１の開口の上に形成された第１の接触導電層であって、前記第１のパッドとそれぞれ電気的に結合している、第１の接触導電層と
前記第２の誘電層と対応する前記第１の接触導電層との上に形成された第１の導電線であって、前記第１の導電線が対応する前記第１の接触導電層から対応する第１の終点まで延出されており、前記対応する第１の終点が前記第２の誘電層の表面内にある、第１の導電線と
前記第１の導電線と前記第２の誘電層との上に形成された第１の分離層であって、前記第１の分離層が前記第１の導電線の上に第２の開口を有する、第１の分離層と、
前記第２の開口の上に溶接されたはんだボールであって、前記第１の導電線とそれぞれ電気的に結合している、はんだボールと、
を備えたファンアウト型ウェハレベルパッケージ構造。
【請求項８】
前記第１の誘電層と前記第１のダイとの表面が同じレベルにあり、
前記第１のダイが加工されたベースを切出すことによって形成され、
前記加工されたベースが裏面研磨されて、約５０〜３００μｍの厚さにされ、
前記第１の誘電層と前記第２の誘電層との材料が、ＵＶ硬化型材料と、熱硬化型材料と、これらの組合せとを備え、
前記第１の接触導電層が、Ｔｉと、Ｃｕと、これらの組合せとを備え、
前記第１の導電線が、Ｎｉと、Ｃｕと、Ａｕと、これらの組合せとを備え、
前記分離ベースの材料が、ガラス、シリコン、セラミック、又は結晶材料であり、
前記分離層が、エポキシと、レジンと、これらの組合せとを備え、
少なくとも１つの受動素子を前記分離ベースの上にさらに備え、
第２のダイを前記分離ベースの上にさらに備え、
エポキシ層がベースの裏面上にさらに形成された、
請求項７に記載のパッケージ構造。
【請求項９】
前記分離ベースと前記第１の誘電層との間に、前記第１のダイの縦方向に接着された第２のダイと、
前記分離ベースと前記第１の誘電層との間に形成された第３の誘電層と、
前記第１の誘電層と、前記第３の誘電層と、前記第２のダイとの間に形成された第４の誘電層であって、前記第２の誘電層が、前記第２のダイの第２のパッドの上に第３の開口を有する、第４の誘電層と、
前記第３の開口の上に形成された第２の接触誘電層であって、前記第２のパッドとそれぞれ電気的に結合されている、第２の接触誘電層と、
前記第１の誘電層と、前記第４の誘電層と、対応する前記第１の接触導電層との間に形成された第２の導電線であって、前記第２の導電線が、対応する前記第２の接触導電層から対応する第２の終点まで延出されており、前記対応する第２の終点が前記第４の誘電層の表面内にある、第２の導電線と、
前記第１の導電線と、前記第４の誘電層と、前記第１の誘電層との間に形成された第２の分離層と、
前記第２の導電線の上の前記第２の分離層と、前記第１の誘電層と、前記第２の誘電層との中に形成された、第４の開口と、
前記第４の開口内に充填された導電材料であって、前記第１の導電線と前記第２の導電線とそれぞれ電気的な結合をしている、導電材料と、
を備えた、請求項７に記載のパッケージ構造。
【請求項１０】
前記第３の誘電層と前記第２のダイとの表面が同じレベルにあり、
前記第３の誘電層と前記第４の誘電層との材料がＵＶ硬化型材料と、熱硬化型材料と、これらの組合せとを備え、
前記第２の接触導電層が、Ｔｉと、Ｃｕと、これらの組合せとを備え、
前記第２の導電線がＮｉと、Ｃｕと、Ａｕと、これらの組合せとを備え、
少なくとも１つの受動素子を前記分離ベースの上にさらに備えている、
請求項９に記載のパッケージ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体用のパッケージに関する。より詳細には、ファンアウト型ウェハレベルパッケージに関する。
【背景技術】
【０００２】
半導体技術は急速に発展しており、特に半導体のダイは微細化の傾向にある。しかしながら、半導体ダイの機能に対する要求事項は、反対に変化に富むものとなる。すなわち、半導体ダイは、より狭い領域により多くのＩ／Ｏパッドを有さなければならず、ピン密度は急速に上昇する。このことは、半導体ダイ用のパッケージ技術をより難しくさせると共に、歩留まりを低下させる。
【０００３】
パッケージ構造の主な目的は、ダイを外部の損傷から保護することである。さらに、ダイによって発生された熱は、ダイの動作を確保するために、パッケージ構造を通じて効率的に放散されなければならない。
【０００４】
従前のリードフレームパッケージ技術は、そのピン密度があまりにも高いゆえに、最新式の半導体ダイにはすでに適さないものとなっている。それゆえ、最新式の半導体ダイのパッケージングについての要求事項を充たすために、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）の新しいパッケージ技術が開発された。ＢＧＡパッケージは、球形のピンがリードフレームパッケージのピッチと比べてより短いピッチを有すると共に、ピンが損傷及び変形しにくいという利点を有している。さらに、信号伝送距離がより短いので、より速い効率という要求に従い動作周波数を上げるために有効である。たとえば、特許文献１は、ＭａｈｕｌｉｋａｒらによるＢＧＡパッケージを開示しており、特許文献２は、その上に導電性のトレースのパターンを有するＦＲ４基板がＰＣＢ上に取付けられている他のパッケージを開示しており、特許文献３は、本発明の発明者によるファンアウト型ＷＬＰを開示している。
【０００５】
大部分のパッケージ技術では、ウエハ上のダイを個々のダイに分割し、次にダイを別々にパッケージ化して試験する。「ウエハレベルパッケージ（ＷＬＰ）」と呼ばれている他のパッケージ技術は、ウエハ上のダイを各ダイに分割するに先立って、ダイをパッケージ化することができる。ＷＬＰ技術は、より短い生産サイクル時間、低コスト、及びアンダーフィル（ｕｎｄｅｒ−ｆｉｌｌ）又はモールド形成の必要がないという、いくつかの利点を有している。特許文献４の「半導体ウェハレベルのパッケージ」には、ＡｄａｍｓらによるＷＬＰ技術が開示されている。その技術は、次のように記述されている。図１に示すように、ダイ４が半導体ウェハの表面上に形成され、接着剤としてのフリットガラス壁８の所定のパターンを有するキャップウェハ６が半導体ウェハ２の表面に付着され、ダイ４はフリットガラス壁８によって完全に囲まれる。次に、半導体ウェハ２の表面のうちダイ４の無い部分は、半導体ウェハ２の高さを減らすために研磨される。このプロセスは一般的には「裏研削（Ｂａｃｋ  Ｇｒｉｎｄｉｎｇ）」と呼ばれる。ダイ４は、半導体ウェハ２と、キャップウェハ６と、フリットガラス壁８との組合せによって形成された所定寸法の空洞内に気密封止される。複数の金属性のトレース１０が、ダイ４に電気的結合を提供する複数の電極を半導体基板ウェハ２上に形作る。複数のワイヤ１２が金属製のトレース１０の外側に形成された複数のパッドに結合されており、孔１４を通じて延び、外部の電気的なダイ（図示せず）に結合されている。
【０００６】
【特許文献１】米国特許第５，６２９，８３５号
【特許文献２】米国特許第５，２３９，１９８号
【特許文献３】台湾特許第１７７，７６６号
【特許文献４】米国特許第５，３２３，０５１号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、ダイの寸法は非常に小さく、Ｉ／Ｏパッドが従来技術によるダイの表面上に形成されている。それゆえに、多数のパッドが制限されており、パッド間のあまりにも短いピッチが、信号結合又は信号インタフェースを引き起こす。パッド間のあまりにも短いピッチのため、はんだにより容易にはんだブリッジが形成される。さらに、ダイの寸法は次第にさらに小さくなり、ダイのパッケージ化されたＩＣは、いくつかのパッケージ技術（チップサイズパッケージのような）によって、標準的な寸法を有さなくなっている。しかし、いくつかの固定した寸法のダイ又はパッケージ用の試験装置、パッケージ装置等は使い続けることができない。
【０００８】
それゆえ、先行技術における上述の問題に鑑みて本発明はなされ、ファンアウト型ウェハレベルパッケージ構造及びその製造方法を提供することが本発明の目的である。
【０００９】
本発明の更なる目的は、パッケージ構造の二つの隣接するパッド間の適切なピッチを維持するために、ファンアウト型ウェハレベルパッケージ構造を提供することである。
【００１０】
本発明の更なる目的は、信号結合及び信号インタフェースを避けることである。
【００１１】
本発明の更なる目的は、パッケージ構造のコストを下げることである。
【００１２】
本発明の更なる目的は、パッケージ構造の歩留まりを上げることである。
【００１３】
本発明の更なる目的は、いくつかの固定した寸法のダイ又はパッケージ用の試験装置、パッケージ装置等を引き続き使用するために、調節可能な寸法を有するパッケージ構造を提供することである。
【課題を解決するための手段】
【００１４】
上述のように、本発明はファンアウト型ウェハレベルパッケージのプロセスを提供する。まず、複数のダイが分離ベースに接着されている。第１の材料層が分離ベースの上に形成され、そこでは分離ベース上の複数のダイ間の空間が第１の材料層によって充填されており、第１の材料層と複数のダイとの表面は同じレベルにある。次に、第１の材料層が硬化される。第２の材料層が第１の材料層と複数のダイの上に形成される。複数のダイのパッド上の第２の材料層の部分的な領域がエッチングされ、第１の開口を形成する。次に、第２の材料層が硬化される。接触導電層が第１の開口の上に形成され、（複数の）パッドとそれぞれ電気的に結合する。ホトレジスト層が、第２の材料層と接触導電層との上に形成される。ホトレジスト層の部分的な領域が除去され、ファンアウトパターンを形成し、接触導電層を露出させる。この後に、導電線がファンアウトパターンの上に形成され、導電線が接触導電層とそれぞれ結合される。残りのホトレジスト層が除去される。これに続いて、分離層が導電線と第２の材料層との上に形成される。導電線の上の分離層の部分的な領域が除去され、第２の開口を形成する。分離層が硬化される。最後に、はんだボールが第２の開口の上に溶接され、ベースが切り出されて複数のダイに分離される。
【００１５】
本発明は、また、ファンアウト型パッケージ構造を提供する。本パッケージ構造は、分離ベースと、ダイと、第１の誘電層と、第２の誘電層と、接触導電層と、導電線と、分離層と、はんだボールとを備える。ダイは分離ベースに接着されている。第１の誘電層が分離ベース上に形成されており、分離ベース上のダイを除く空間内に充填されており、そこでは第１の誘電層とダイとが同じレベルにある。第２の誘電層が第１の誘電層とダイとの上に形成されており、第２の誘電層はダイのパッドの上に第１の開口を有する。接触導電層が第１の開口の上に形成されており、（複数の）パッドとそれぞれ電気的に結合している。導電線が第２の誘電層と対応する接触導電層との上に形成されており、導電線が対応する接触導電層から対応する終点まで延出し、ここで対応する終点は第２の誘電層の表面内にある。分離層が導電線と第２の誘電層との上に形成されており、分離層は導電線の上に第２の開口を有する。はんだボールが第２の開口の上に溶接されており、導電線とそれぞれ電気的に結合している。
【発明を実施するための最良の形態】
【００１６】
本発明のいくつかの例示的な実施の形態をより詳細に記述する。しかし、本発明は、記載された実施の形態のほかに他の実施の形態の広い範囲で実行できること、本発明の範囲は添付の特許請求の範囲で定義されたことに限定されないことを認識されたい。
【００１７】
次に、異なる要素は実際の比率で示されているのではない。本発明のより明確な記述及び理解を提供するために、関連した装置のいくつかの寸法が強調されており、意味のない部分は図示されていない。
【００１８】
本発明の本質は、適切かつウェハ上でのダイの本来の距離よりも広いダイの間の距離を得るために、標準的なダイをつまみ上げて置く（ｐｉｃｋ  ａｎｄ  ｐｌａｃｅ）ことである。それゆえ、あまりにも近すぎるボールピッチを有するという問題を避けるために、本パッケージ構造は、ダイの寸法よりも大きい寸法のボールアレイを有する。さらに、ダイは受動素子（たとえば、コンデンサ）又は隣り合せの（ｓｉｄｅ  ｂｙ  ｓｉｄｅ）構造又は積層構造を有する他のダイと一緒にパッケージされていても良い。本発明の詳細な工程を次に記述する。
【００１９】
複数のダイを有する加工されたシリコンウェハがトレイの上に置かれ、次に加工されたシリコンウェハの厚さは裏面研磨によって低減され、５０〜３００μｍの範囲の厚さを得る。上述の厚さを有する加工されたシリコンウェハは容易に切り出されて、ウェハ上のダイはそれぞれのダイに分割される。加工されたシリコンウェハを裏面研磨なしで切り出すことが難しくない場合には、裏面研磨のステップは省略されても良い。ダイを損傷から保護するために、切出しに先立って、誘電層（保護層）が、加工されたシリコンウェハ上に形成されてもよい。
【００２０】
分割されたダイは試験され、そこから標準の良品ダイ１１０を選ぶ。図２Ａに示すように、標準の良品ダイ１１０はつまみ上げられて、二つの隣接するダイの間がさらに広い距離を有する新しいベース１００の上に置き換えられ、ＵＶ硬化型及び／又は良好な熱伝導性を有する熱硬化型接着剤（図示せず）を用いてベース１００に接着される。接着剤はベース１００上に被覆され、接着剤の厚さは、望ましくは２０〜６０μｍである。ダイ１１０が接着剤の上に置かれていると、接着剤は、ＵＶ光又は熱によって硬化される。二つの隣接するダイの間の距離は、後のステップでファンアウトボールアレイを形成するために十分な空間を有するように、さらに広く配置される。それゆえ、本発明は、ダイの寸法がより小さくなっても、信号結合、信号インタフェース、及びＩ／Ｏポート（ボール）数の増加という問題を避けるための理想的なボールピッチを維持することができる。ダイ１１０は、上面にＩ／Ｏパッドを有する（図４に示すように）。図２Ｂ及び図２Ｃに示すように、フィルタリング又は他の機能を得るために、受動素子１１４又はダイ１１２もまたベース１００の隣接する場所に置かれている。ベース１００の材料は、ガラス、シリコン、セラミック、結晶質の材料等であっても良く、円形又は矩形であっても良い。本発明では、一緒にパッケージ化されるダイと受動素子との数は限定されない。３つよりも多いダイと受動素子とを、本発明による同一のパッケージ構造内にパッケージ化することもできる。本発明の接着剤は、良好な熱伝導材料であることが望ましく、ダイ１１０とベース１００との間の温度差から生ずる問題（応力のような）を避けることができる。
【００２１】
以下の説明と対応する図とは、本発明を単純化してより明確な理解を提供するために、一つのダイについて作成されている。
【００２２】
第１の材料層１２０は、１つのダイ１１０と隣接するダイ１１０との間の空間内を充填するために形成され、第１の材料層１２０の表面とダイ１１０の表面とは同じレベルにある。第１の材料層１２０の材料は、ＵＶ硬化型又は熱硬化型材料であっても良い。次に、第１の材料層１２０はＵＶ又は熱によって硬化される。第１の材料層１２０は、スクリーン印刷法又はホトリソグラフィ法によって形成されても良い。第１の材料層１２０は、温度等に起因する応力を低減するためのバッファ層として働く。第１の材料層１２０は、シリコンゴム、エポキシ、ＢＣＢ等のＵＶ及び／又は熱硬化材料であっても良い。ベース１００と、ダイ１１０と、第１の材料層１２０とを備える上述の構造１０２は、上向きのダイ１１０を有するウェハと同じに見える。
【００２３】
図４に示すように、第２の材料層１２２が、構造１０２の上に被覆される。第２の材料層１２２の材料は、ＢＣＢ、エポキシ、ＳＩＮＲ３１７０（信越化学工業株式会社製）等のＵＶ硬化型又は熱硬化型材料であっても良い。次に、ダイ１１０のパッド１１６の上の第２の材料層１２２の部分的な領域がホトマスクを用いて除去され、パッド１１６の上に第１の開口１２４を形成する。次に、第２の材料層１２０がＵＶ又は熱によって硬化される。次に、場合によってパッド１１６の表面を清掃するために、プラズマエッチング（RIE）が任意に用いられ、パッド１１６の上に残留物がないことが確認される。
【００２４】
図６に示すように、接触導電層１２６がパッド１１６の上に形成される。接触導電層１２６の望ましい材料はＴｉ、Ｃｕ、又はこれらの組合せである。接触導電層１２６は、たとえば、ＣＶＤ、ＰＶＤ、スパッタ、及び電気めっきの物理的方法、化学的方法、又はこれらの組み合わせによって形成できる。ホトレジスト層１２８が第２の材料層１２２と接触導電層１２６との上に形成され、次にホトレジスト層１２８のファンアウトパターンがホトマスクを用いて現像される。ファンアウトパターンは、パッド１１６から始まり第２の誘電層１２２の表面内部の終点までそれぞれ続く、複数のファンアウト開口を有する。すなわち、二つの隣接するファンアウト開口の終点は、二つの隣接するパッド１１６の間のピッチよりも広いピッチをその間に持つことができる。次に、図７（縦断面図）及び図８（図７のａ―ａ’に沿った横断面図）に示すように、電気めっきによる導電線１３０が接触導電層１２６の上に形成される。導電線１３０の材料は、望ましくは、Ｃｕ、Ｎｉ、Ａｕ、又はこれらの組み合わせである。
【００２５】
図９を参照すると、ホトレジスト層１２８と接触導電層１２６とがエッチングされ、次に分離層１３２が導電線１３０と第２の材料層１２２との上に形成され、第２の開口１３４がホトマスクを用いて導電線１３０の上に形成される。次に、第１の分離層１３２が硬化される。第１の分離層１３２は、回転塗布法又はスクリーン印刷によって形成されても良い。第２の開口１３４の位置は、ダイ１１０又は第１の材料層１２０の上に形成されても良く、それぞれ導電線１３０の終点近傍に形成されることが望ましく、二つの隣接する第２の開口１３４間の適切な距離は、信号結合及び信号インタフェースの問題なしに第２の開口１３４の上にはんだボール１３６を形成できる距離である。
【００２６】
図１０を参照すると、エポキシ層１４０がベース１００の裏側に、すなわちその上にダイ１１０が形成されていないベース１００の表面上に形成される。次に、ホトマスクを用いて、トップマークがエポキシ層１４０上に形成され、エポキシ層１４０が硬化される。あるいは、ステンシルを有するインク印刷、次に熱／ＵＶ硬化を用いて、トップマークを形成する。トップマークは装置名を識別するためのものである。エポキシ層１４０を形成するためのステップは省略されても良い。次に、はんだボール１３６がはんだ開口１３４の上に置かれ、ＩＲリフローを用いてはんだボール１３６と導電線１３０の表面とは結合される。
【００２７】
最後に、上述の構造を有するパッケージ化されたベ−ス１００が切り出し線１３８に沿って切り出され、各々のパッケージ化されたＩＣを分離する。図１１に示したように、パッケージ化されたＩＣは能動素子１４２とダイ１１０とを含んでいても良い。パッケージ化されたＩＣは、図１２で示されたように、隣合せの構造を有する多数のダイであっても良い。
【００２８】
本発明のパッケージプロセスは、積層構造を有する多数のダイを形成するためにも適用できる。図１３を参照すると、分離層１３２又は第２の開口１３４を形成するためのステップの後に、ダイ１１０ａが、ダイ１１０の縦方向に、分離層１３２の上に置かれる。次に、上述のように、第３の材料層１２０ａと、第４の材料層１２２ａと、第２の接触導電層１２６ａとが連続して形成される。第３の材料層１２０ａと、第４の材料層１２２ａと、第１の分離層１３２とをエッチングすることによって、第３の開口が形成される。次に、導電材料１４８が第３の開口の中に置かれ、導電材料１４８が導電線１３０と結合される。導電材料１４８は、はんだであっても良い。次に、上述の図７〜図１０の説明と同様に、第２の導電線１３０ａと、第２の分離層１３２ａと、はんだボール１３６とが連続して形成される。同様に、第３の材料層１２０ａと第４の材料層１２２ａとはＵＶ硬化型又は熱硬化型材料であっても良く、第２の接触導電層１２６ａの望ましい材料はＴｉ、Ｃｕ、又はこれらの組み合わせであり、第２の導電線１３０ａの材料は、望ましくはＣｕ、Ｎｉ、Ａｕ、又はこれらの組み合わせである。図１３は２つのダイを有する積層のパッケージ構造を示すだけであるが、２つより多いダイを有する積層パッケージ構造が上述のように得ることができることは明らかである。
【００２９】
それゆえ、本発明によると、上述のパッケージ構造は、パッケージ構造の２つの隣接するはんだボールの間の適切なピッチを維持することができる。したがって、本発明は、信号結合と信号インタフェースの問題を避けることができる。さらに、本発明はＬＣＤ用のガラス基板も採用すると共に、ガラス基板の寸法は非常に大きく、したがって、本発明はパッケージ構造のコストを下げ、パッケージ構造の歩留まりを上げることが出来る。さらに、本発明のパッケージ寸法は、試験装置、パッケージ装置等に容易に調節することができる。
【００３０】
特定の実施の形態を説明して述べて来たが、もっぱら添付の特許請求の範囲によって限定されたように意図された範囲を逸脱せずに、本技術分野における当業者には種々の変更ができることは明らかだろう。
【図面の簡単な説明】
【００３１】
【図１】従来技術における半導体ウェハレベルパッケージの概略図である。
【図２Ａ】標準的なダイを新しいベースの上に置きかえるために、ピックアンドプレースを用いる概略図である。
【図２Ｂ】標準的なダイを新しいベースの上に置きかえるために、ピックアンドプレースを用いる概略図である。
【図２Ｃ】標準的なダイを新しいベースの上に置きかえるために、ピックアンドプレースを用いる概略図である。
【図３】第１の材料層をベースの上に形成する概略図である。
【図４】第２の材料層を第１の材料層とダイとの上に形成する概略図である。
【図５】第１の開口を形成するために、ダイのパッドの上の第２の材料層の部分的な領域をエッチングする概略図である。
【図６】接触導電層を第１の開口の上に形成する概略図である。
【図７】ホトレジスト層によって形成されたファンアウトパターンの上に導電層を形成する概略的な横断面図である。
【図８】図７のａ−ａ’に沿った、ホトレジスト層によって形成されたファンアウトパターン上の導電性の線を形成する縦断面図である。
【図９】分離層を導電性の線と第２の材料層との上に形成する概略図である。
【図１０】本発明による一つのパッケージ化された構造の概略図である。
【図１１】本発明によるダイと受動素子とを有する一つのパッケージ化された構造の概略図である。
【図１２】本発明による二つのダイを有する一つのパッケージ化された構造の概略図である。
【図１３】本発明による二つのダイを有する一つのパッケージ化された積層構造の概略図である。
【符号の説明】
【００３２】
１００：分離ベース
１１０：ダイ（第１の複数のダイ）
１１０ａ：ダイ（第２の複数のダイ）
１１６：パッド（第１のパッド）
１１６ａ：パッド（第２のパッド）
１２０：第１の材料層（第１の誘電層）
１２０ａ：第３の材料層
１２２：第２の材料層（第２の誘電層）
１２２ａ：第４の材料層
１２４：第１の開口
１２６：接触導電層（第１の接触導電層）
１２８：第１のホトレジスト層
１３０：導電線（第１の導電線）
１３０ ａ：第２の導電線
１３２：第１の分離層
１３２ａ：第２の分離層
１３４：第２の開口
１３６：はんだボール
１４２：受動素子
【図１】
2005167191.tif 000003
【図２Ａ】
2005167191.tif 000004
【図２Ｂ】
2005167191.tif 000005
【図２Ｃ】
2005167191.tif 000006
【図３】
2005167191.tif 000007
【図４】
2005167191.tif 000008
【図５】
2005167191.tif 000009
【図６】
2005167191.tif 000010
【図７】
2005167191.tif 000011
【図８】
2005167191.tif 000012
【図９】
2005167191.tif 000013
【図１０】
2005167191.tif 000014
【図１１】
2005167191.tif 000015
【図１２】
2005167191.tif 000016
【図１３】
2005167191.tif 000017