(57)【要約】【課題】  Ｓｉ基板上に高品質で大面積のＺｎＳｅ層を成長させる方法を提供すること。【解決手段】  本発明の方法においては、超高真空化学気相成長法（ＵＨＶＣＶＤ）を用いることによりＳｉ基板上にＧｅＳｉ１−Ｘ／Ｇｅエピタキシャル層を成長させ、最終的にＧｅバッファ層上にＺｎＳｅ薄膜が形成される。  この製造工程においては２つのコンセプトが提供される。  第１のコンセプトは、歪み界面を用いることによってＧｅＳｉ１−Ｘ／Ｇｅエピタキシャル層から発生した転位を停止し、転位の上方への伝搬を終端することである。その結果、ＺｎＳｅ層の転位密度は非常に減少され、表面粗さは改良される。  第２のコンセプトは、オフカット角Ｓｉ基板を用いた非極性材料上に極性材料を成長させることに起因する反位相領域が生じないようにすることであり、それによってＳｉ基板上に一般的なＺｎＳｅ層を成長している間に異種原子間の拡散の問題が解決される。【選択図】  図１
2005303246.tif 000002
【特許請求の範囲】
【請求項１】
以下の（１）〜（６）の工程からなるＳｉ基板上にＺｎＳｅ薄膜を成長する方法。
（１）清浄で平らなＳｉ基板を得る工程；
（２）所定厚さの第１のＳｉＧｅエピタキシャル層を成長させて層の底部及び界面に格子転位により形成される多量の貫通転位を含有させる工程；
（３）前記第１のＳｉＧｅエピタキシャル層をその場で高温でアニール処理することにより貫通転位密度を減少させる工程；
（４）第２及び任意の第３のＳｉＧｅエピタキシャル層を成長させて生成した歪み界面によって第１のエピタキシャル層から上方に伝搬する貫通転位を終端させ、両成長の終期にその場所で高温アニール処理を行う工程；
（５）前記（４）の工程で得られたエピタキシャル層の上部表面に純Ｇｅ層を成長させる工程；及び
（６）前記純Ｇｅ層上にＺｎＳｅ層を形成させる工程。
【請求項２】
前記（２）〜（５）の工程における成長が、成長用ガス圧２０〜１００ｍＴｏｒｒ、温度３５０〜６５０℃の超高真空化学気相成長法により行われ、前記（６）の工程における成長が分子線エピタキシーにより行われ、さらに、その場で７００〜７５０℃、０．２５〜０．５時間の高温アニール処理が行なわれる、請求項１に記載の方法。
【請求項３】
前記（１）の工程における前記Ｓｉ基板は標準的な清浄工程によって清浄化され、１０％フッ酸溶液で洗浄処理され、８００℃で１０分間プリベークすることにより酸化物層が除去されている、請求項１に記載の方法。
【請求項４】
前記第１のＳｉＧｅエピタキシャル層は、厚さが少なくとも０．１μｍのＳｉ０．１Ｇｅ０．９である、請求項１に記載の方法。
【請求項５】
前記第１のＳｉＧｅエピタキシャル層は、厚さが０．５〜０．８μｍのＳｉ０．１Ｇｅ０．９である、請求項１又は４に記載の方法。
【請求項６】
前記第２のＳｉＧｅエピタキシャル層は、厚さが少なくとも０．１μｍのＳｉ０．０５Ｇｅ０．９５である、請求項１に記載の方法。
【請求項７】
前記第２のＳｉＧｅエピタキシャル層は、厚さが少なくとも０．５〜０．８μｍのＳｉ０．０５Ｇｅ０．９５である、請求項１又は６に記載の方法。
【請求項８】
前記任意の第３のＳｉＧｅエピタキシャル層は、厚さが少なくとも０．１μｍのＳｉ０．０２Ｇｅ０．９８である、請求項１に記載の方法。
【請求項９】
前記任意の第３のＳｉＧｅエピタキシャル層は、厚さが少なくとも０．５〜０．８μｍのＳｉ０．０２Ｇｅ０．９８である、請求項１又は８に記載の方法。
【請求項１０】
前記第１のＳｉＧｅエピタキシャル層のＧｅモル濃度は７０〜９０％である、請求項１に記載の方法。
【請求項１１】
前記第２のＳｉＧｅエピタキシャル層のＧｅモル濃度は８０〜９５％である、請求項１に記載の方法。
【請求項１２】
前記エピタキシー成長温度が４００℃である、請求項２に記載の方法。
【請求項１３】
前記高温アニール処理がその場で７５０℃で少なくとも１５分間行われる、請求項２に記載の方法。
【請求項１４】
前記その場での高温アニール処理において用いられる雰囲気は水素雰囲気であり、アニールガスの圧力は２０ｍＴｏｒｒである、請求項２又は１３に記載の方法。
【請求項１５】
Ｓｉ基板と、Ｇｅモル分率が少なくとも７０％である第１のＳｉＧｅエピタキシャル層と、より高Ｇｅモル分率である第２のＳｉＧｅエピタキシャル層と、任意の前記第２のＳｉＧｅエピタキシャル層よりも高Ｇｅモル分率である第３のＳｉＧｅエピタキシャル層と、純Ｇｅ層と、トップ層としてのＺｎＳｅ層と、からなるＺｎＳｅエピタキシャル半導体構造であって、前記第１のＳｉＧｅエピタキシャル層は、前記層の底部及び界面において、格子転位により生じた多量の貫通転位を含むことができ、前記第２のＳｉＧｅエピタキシャル層及び前記任意の第３のＳｉＧｅエピタキシャル層は、それ自体の歪み界面により、前記第１のエピタキシャル層から上方に向かって伝搬している貫通転位を終端できることを特徴とするＺｎＳｅエピタキシャル半導体構造。
【請求項１６】
Ｓｉ基板と、Ｇｅモル分率が少なくとも７０％である第１のＳｉＧｅエピタキシャル層と、より高Ｇｅモル分率である第２のＳｉＧｅエピタキシャル層と、任意の前記第２のＳｉＧｅエピタキシャル層よりも高Ｇｅモル分率である第３のＳｉＧｅエピタキシャル層と、純Ｇｅ層と、トップ層としてのＺｎＳｅ層と、からなるＺｎＳｅエピタキシャル半導体構造であって、ＳｉＧｅエピタキシャル層におけるＧｅモル分率は段階状に増加しており、エピタキシャル層の全厚は、ＺｎＳｅ層を除いて、３．０μｍ以下となるように制御されていることを特徴とするＺｎＳｅエピタキシャル半導体構造。
【請求項１７】
Ｓｉ基板と、Ｇｅモル分率が少なくとも７０％である第１のＳｉＧｅエピタキシャル層と、より高Ｇｅモル分率である第２のＳｉＧｅエピタキシャル層と、任意の前記第２のＳｉＧｅエピタキシャル層よりも高Ｇｅモル分率である第３のＳｉＧｅエピタキシャル層と、純Ｇｅ層と、トップ層としてのＺｎＳｅ層と、からなるＺｎＳｅエピタキシャル半導体構造であって、貫通転位密度は請求項１又は１５に記載の方法によって１０−６／ｃｍ２以下に制御されていることを特徴とするＺｎＳｅエピタキシャル半導体構造。
【請求項１８】
前記ＺｎＳｅ層は、ＺｎＭｇＳｅ，ＺｎＴｅ，ＺｎＳＳｅ，ＩｎＳｅ，ＣｄＳｅ，ＺｎＳ，ＧａＳｅからなる群から選択されたII−VI族ヘテロエピタキシャル化合物により置換できることを特徴とする前記請求項１５〜１７のいずれかに記載のＺｎＳｅエピタキシャル半導体構造。
【請求項１９】
白／青／緑色発光ダイオード（ＬＥＤ）、可視光感応性エミッターバーポーラトランジスタ及び太陽電池用素子の製造に使用し得る前記請求項１５〜１７のいずれかに記載のＺｎＳｅエピタキシャル半導体構造。
【請求項２０】
II−VI族化合物素子、III−Ｖ族及びIV族化合物の素子の集積化に使用し得る前記請求項１５〜１７のいずれかに記載のＺｎＳｅエピタキシャル半導体構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、格子不整合あるいは熱的不整合を有するＳｉ基板上に高品質で大面積の薄膜をヘテロエピタキシャル法により成長させる高生産効率で低コストな方法に関し、特に、シリコン基板上にII−VI族化合物、たとえばＺｎＳｅを成長させる方法に関する。
【背景技術】
【０００２】
本発明のようなＳｉ基板上へ高品質ＺｎＳｅ膜を成長させる方法としては２つの方法が存在する。第１の方法はＺｎＳｅ層における転位密度を減少させる方法であり、第２の方法はオフ−カット角Ｓｉ基板を用いることによって成長工程での不純物の内部拡散を抑制する方法である。その方法及びプロセスは、化合物半導体素子、太陽電池及び発光ダイオードの製造に広く適用可能であり、IV族元素及びIII−Ｖ族化合物の集積化に有用である。
【０００３】
光電性物質、たとえば、発光ダイオード、としてのII−VI族化合物は広いバンド−ギャップを有していることから関心を持たれており、そのうちＺｎＳｅは２．６７ｅＶのバンド−ギャップを有し、青色光帯域に属し、一般的なIII−Ｖ属化合物で得ることが困難な短波長である波長４６３ｎｍの光を発することから、産業界及び学会において研究者の目標となっている。
【０００４】
現在のところ、ＺｎＳｅ化合物半導体のエピタキシーはＧａＡｓ基板上で良好に配列して積層することに基づいており、エピタキシー自体は、有機金属化学的気相成長法（Metal Organic Chemical Vapor Deposition, ＭＯＣＶＤ）又は分子ビームエピタキシー（Molecular Beam Epitaxy)によってＧａＡｓに一致した格子を有するＺｎＳｅ結晶薄膜を成長させるものであり、その成長方法は次の２つの方法で行われている。
（１）Ｚｎ又はＳｅバッファ層を成長させること、
（２）ＺｎＳｅエピタキシャル層とＧａＡｓ基板との間にＡｌｘＧａ１−ｘＡｓ層又はＩｎｘＧａ１−ｘＡｓバッファ層を成長させること。
【０００５】
しかしながら、これらの成長技術には、次のような欠点が存在する。
（１）ＧａＡｓ単結晶基板は高価であり、小面積（近年では普通３インチ及び４インチのものが用いられている。）であり、それらの熱伝導性があまりにも小さいので、ＺｎＳｅ化合物半導体用途にはあまり魅力がないこと。
（２）ＧａＡｓ上のＺｎＳｅの成長に際しては、成長温度があまりにも高すぎるとあるいは高温処理が長時間続くと、ＧａＡｓがドーパント源となってＧａ原子及び／又はＡｓ原子が徐々にＧａＡｓ基板からＺｎＳｅエピタキシャル層に拡散してしまい、その結果として、ドーパンド層の厚さ及び濃度が正確に制御できなくなってしまうこと。
【０００６】
上述のＧａＡｓ基板の代替案としては、Ｇｅ基板あるいはＳｉ基板を使用することが挙げられる。しかしながら、Ｇｅ基板は脆くて機械的特性が良くなく、小面積のもの（近年では２インチのものが用いられている。）しか得られず、このような理由から処理の困難性が増加する。加えて、単結晶Ｇｅ基板の価格は非常に高価であり、結果としてＺｎＳｅ化合物半導体は常に高価となってしまう。潜在的な利点は、ＺｎＳｅ青色発光ダイオイドであり、日本国の松下電器産業株式会社により開発され、従来知られているものよりも４倍も輝度が大きいことにあるが、その主要な改善点は比抵抗の改善及び基板としてＳｉを使用することにあり、それによって製造工程が非常に簡略化されまたＺｎＳｅエピタキシャル層成長のコストが減少される。しかしながら、Ｓｉが最初の基板として使用されると、Ｓｉ基板とＺｎＳｅとの間に約４．３％の、格子定数の差異という問題点が存在し、この格子定数の差異はＺｎＳｅエピタキシャル層に多量の貫通（threading）転位を形成し、エピタキシャル成長薄膜の単結晶の品質を低下させる。加えて、極性のエピタキシャル層（II−VI族）が非極性基板（IV族）上に成長することに起因して、ＺｎＳｅが直接Ｓｉ基板上に成長されて反位相領域（anti-phase domains）を生じるので、この方法は技術的に困難となっている。
【０００７】
上述のＳｉ基板上へのＺｎＳｅ結晶薄膜の成長を改良するための方法は、
（１）Ｇｅ基板上のＺｎＳｅを成長させるために大気圧下−有機金属気相成長法（ＡＰ−ＭＯＣＶＤ）を使用するものであって、ＺｎＳｅのバッファ層としてＺｎ又はＳｅを最初に成長させるものが下記非特許文献１に開示されている。
（２）Ｓｉ基板上に直接ＺｎＳｅを成長させるものは、分子ビームエピタキシーを使用するものが下記非特許文献２に、原子層エピタキシーを用いたＺｎＳｅの成長については下記特許文献３に、ＺｎＳｅ層成長の前にＮ−プラズマ技術を用いることによりＳｉ表面を保護したＳｉ基板上にＺｎＳｅを直接成長させる方法についてが下記特許文献４に、それぞれ開示されている。
【０００８】
しかしながら、これらの方法には、全てＺｎＳｅ／Ｓｉエピキタキシャル構造に重要な欠陥が存在している。たとえば、Ｓｉ基板上に直接ＺｎＳｅを成長させているので、格子転位に基づく貫通転位が高密度で生成され、この貫通転位は単にエピタキシー法を変えるのみでは改良できない。ＳｉとＧｅの間の４．３％の格子定数の差異及びこれらの材料間の熱膨張係数の差異により、多量の貫通転位が内部ＳｉＧｅエピタキシャル層に形成され、エピタキシャル成長薄膜の単結晶品質を低下させ、薄膜の表面を凸凹にする。
【０００９】
【非特許文献１】Ibrahim M., Abdel-Motaleb, S. Pal, P. Desai, 「原子間力顕微鏡を使用したＺｎＳｅ／Ｇｅ材料成長特性」, J. Crystal Growth, 217 (2000), 366-370.
【非特許文献２】Naoki Mino, Masakazu Kobayashi, Makoto Konagai, Kiyoshi Takahashi, 「分子線エピタキシーによるＳｉ基板上への高品質ＺｎＳｅのエピタキシャル成長及び直流エレクトロルミネッセントセルへの応用」, J. Appl. Phys. 58 (2), 15 July 1985.
【非特許文献３】M. Yokoyama, N. T. Chen, H. Y. Ueng, 「原子層エピタキシーによるＳｉ上へのＺｎＳｅの成長及び特性」, J. Crystal Growth 212 (2000) 97-102.
【非特許文献４】M. LOPEZ-LOPEZ, V. H. MBNDEZ-GARCIA, MELENDEZ-LIRA, J. LUYO-ALVARADO, M. TAMURA, K. MOMOSE, H. YONEZU, 「ＧａＡｓ及びＳｉ基板上へのＺｎＳｅ層の分子線エピタキシャル成長」, Phys. Stat. Sol. (b) 220, 99 (2000).
【非特許文献５】E.A.Fitzgerald 他, 「的Ｇｅ／ＧｅＳｉ／Ｓｉ基板上に成長させたＧａＡｓの電気的品質に与えるＧａＡｓバッファ層の厚さの影響」, Applied Physic Letters, Vol.76, No.14, 3 (April 2000).
【特許文献１】米国特許第６，２９１，３２１号明細書
【特許文献２】米国特許第６，１０７，６５３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
この出願の発明者による広範囲の研究によって、Ｇｅエピタキシャルバッファ層の成長を利用する新しい方法が見出された。その方法は貫通転位を制御するために局在化法を使用し、貫通転位の上方向伝搬を終らせるために歪界面を生成させ、またＺｎＳｅ／Ｓｉエピタキシー成長上の問題点を排除するために、オフ−カット角を有するＳｉ基板を使用するものである。加えて、オフ−カット角Ｓｉ基板はまた不純物の内部拡散を抑制することで貫通転位密度を減少させるのに使用される。
【課題を解決するための手段】
【００１１】
本発明は、発光ダイオード、レーザ、太陽電池等の素子構造に広く適用可能な、シリコン基板上へ高品質かつ大面積のヘテロ構造エピタキシャルＺｎＳｅ化合物をエピタキシャル的に成長させることを可能にする。本発明の製造方法によれば、高度の光−電気的性質を有し、低貫通転位密度であり、滑らかな表面を有しているＺｎＳｅエピタキシャル層が得られる。その製造方法は、簡単であり、安価であり、エピタキシャル成長の間に原子の外部拡散という不都合を生じることがなく、また従来技術において生じていた問題点をうまく解決することができる。
【００１２】
本発明は、Ｓｉ基板上に高品質ＺｎＳｅエピタキシャル層をエピタキシャル的に完全に成長させることができるようにすることを目的とする。このＳｉ基板は、II−VI族成長用の基板として使用され、発光ダイオード（青色、緑色又は白色光）、レーザ、太陽電池等、のような素子構造に使用できる。本発明は、大面積、高品質なＺｎＳｅエピタキシャル層を得る方法を提供する。このＺｎＳｅエピタキシャル層は、発光ダイオード、たとえば、青色、緑色又は白色光を発光することができるＺｎＳｅ発光ダイオード、あるいは可変吸光性光検出器、の成長用基板として使用できる。
【００１３】
上述の例は、基板材料又はバッファ材料として格子定数及び僅かな熱膨張係数差に基づく互換性を有するＧｅ／ＳｉＧｅ／Ｓｉ（IV族）の選択に基づいている。（言い換えると、格子定数及び僅かな熱膨張係数差に基づく互換性を有する材料は、ＺｎＭｇＳｅ、ＺｎＴｅ、ＺｎＳＳｅ、ＩｎＳｅ、ＣｄＳｅ、ＺｎＳ、ＧａＳｅ等のようなII−VI族ヘテロ構造エピタキシャル化合物だけでなく、ＺｎＳｅも含む。）
【発明の効果】
【００１４】
半導体素子製造方法における本発明の効果は次のとおりである。すなわち、機械的性質の弱さ、加工操作の困難性に基づくＧｅ基板の脆さ、及び単結晶Ｇｅ基板の高価さといった問題点を解決できること、基板材料としてＳｉを用いることにより（Ｇｅもまたバッファ層材料として使用される）、非常に簡単な製造方法で費用をかけずにＺｎＳｅ結晶成長を行うことができるようになることである。本発明の製造方法は、新規であり、市場における潜在能力がある。
【発明を実施するための最良の形態】
【００１５】
本発明の目的、利点及び態様は、以下に詳細に開示されている。以下の記載を読んだ後、当業者であれば本発明のこれら及び関連する目的、利点及び態様、あるいは、特許請求の範囲の具体的に特定され、限定されている目的、態様、及び利点は明らかになるであろう。
【００１６】
なお、図１は、本発明における貫通転位制御方法を使用した構造を示す断面図であり、図２は、本発明によるII−VI属及びＳｉ材料の積層構造を示す断面図であり、図３は、本発明の製造方法を適用した結果を示すＺｎＳｅ／ＳｉＧｅ／ＳｉのＸ線回折図であ、また、図４は、本発明の製造方法を適用した結果を示すＺｎＳｅ／Ｇｅ横断面の高分解能電子線透過顕微鏡画像である。
【００１７】
図１に示すように、本発明はＳｉ及びＧｅ層間にバッファ層としてＧｅエピタキシャル層を提供する。そのバッファ層は貫通転位密度を大きく減少させることができ、そのようなバッファ層上には格子の互換性を有するＺｎＭｇＳｅ、ＺｎＴｅ、ＺｎＳＳｅ、ＩｎＳｅ、ＣｄＳｅ、ＺｎＳ、ＧａＳｅ等のようなII−VI族ヘテロエピタキシャル化合物だけでなく、ＺｎＳｅも成長できる。完成された基板が図２に示されている。その基板を用いて、白色／青色／緑色の発光ダイオード（ＬＥＤ）、可視光感応性エミッターバイポーラトランジスタ及び太陽電池としての素子が作成される。
【００１８】
本発明により供給されたエピタキシャル成長方法において、原理それ自体は図１に示されており、多量の線形転位がモル分率９０％のＧｅを含むＳｉＧｅを用いることにより第１層上に形成され、そしてその応力を完全に取り除き、それから高Ｇｅモル分率層の第２層及び任意的な次の層が第１層上に積層され、そこで転位がＳｉ基板及び第１バッファ層の間の界面に局在化され、第２層及び任意的な次の層へ向かう転位の伝搬が歪み界面を用いることにより終端され、それによって高欠陥密度及び過度の粗面化の問題点が解決される。
【００１９】
図１においては、Ｇｅモル分率が少なくとも７０％、好ましくは９０％の第１のＳｉＧｅ層がＳｉ基板上に形成され、それによって多量の貫通転位が生じる。それから高Ｇｅモル分率、たとえば９５％の第２のＳｉＧｅエピタキシャル層及び任意の第２層よりも高Ｇｅモル分率、たとえば９８％の第３のＳｉＧｅエピタキシャル層又は純Ｇｅ薄膜が形成される。バッファ層のＧｅモル分率は段階的に増加され、積層されたエピタキシャル層の厚さは３．０μｍ以下に制御される。
【００２０】
上述のＧｅバッファ層のエピタキシャル層は、超高真空化学的気相成長法（ＵＨＶＣＶＤ）により成長され、最終的には分子ビームエピタキシー（ＭＢＥ）によりＺｎＳｅエピタキシャル層がＧｅバッファ層上に成長される。Ｓｉ基板上にバッファ層としてＳｉ１−ｘＧｅｘを用いるという技術概念は上記非特許文献５に開示されており、それによるとＳｉ基板上のＧｅモル分率は徐々に変化されてＳｉＧｅエピタキシャル層を成長させることを包含しており、それから分子線エピタキシーにより設けられたＧｅ層の上部にＧａＡｓ層をエピタキシーにより設けている。Ｓｉ基板上にＳｉ１−ｘＧｅｘを成長させる技術は最初に上記特許文献１及び２に開示されている。しかしながら、本発明は前述の従来技術とは概念、技術及び目的物においても実質的に相違している。
【００２１】
本発明のエピタキシーは、第１にオフ−カット角Ｓｉ基板上に高Ｇｅモル分率のＳｉＧｅエピタキシャル層（たとえば、０．５〜０．８μｍのＳｉ０．１Ｇｅ０．９）を成長させ、この層を用いることによりその層の底部及び界面に格子転位によって形成される多量の貫通転位を含むようになる。それから第２ないし第３の高Ｇｅモル分率のＳｉＧｅエピタキシャル層（たとえば、０．５〜０．８μｍのＳｉ０．０５Ｇｅ０．９５）を成長させ、それぞれの層の間に形成された歪み界面を用いることにより、第１層及び上方に伝搬して消失しなかった貫通転位をさらに終端させるために全エピタキシャル層をわずか数μｍ、たとえば３μｍ以下にＧｅエピタキシャル層を成長させる。
【００２２】
上述の方法においては、高温度、たとえば６５０〜８００℃で、各層ごとにその場で１５〜３０分間でアニール処理が行われ、さらにＧｅ薄膜が積層される。最終的には、ＺｎＳｅエピタキシャル層が分子線エピタキシーによりＧｅバッファ層上に成長され、３５０〜４５０℃で３０分間のアニール処理が行われ、さらにＺｎＳｅエピタキシャル層の品質が向上される。図３の本発明により得られたＺｎＳｅ／Ｇｅ／ＧｅｘＳｉ１−ｘ／Ｓｉ試料のＸ線回折ダイアグラムに示すように、Ｇｅ／Ｓｉ１−ｘＧｅｘバッファ層を用いることにより成長されたＺｎＳｅ層は、良好な単結晶品位を備えている。また、図４の本発明により得られたＺｎＳｅ／Ｇｅ試料の断面の高分解能透過電子顕微鏡画像に示すように、ＺｎＳｅ原子は規則的に配列して良好な単結晶品位を有し、また、極性問題により生じる反位相領域は生じなかった。ＺｎＳｅ層の得られた貫通転位密度は３×１０６／ｃｍ２であり、原子間力顕微鏡（ＡＦＭ）により観察された表面粗さは１０〜２０ｎｍである。
【００２３】
次に、本エピタキシーはまた、オフカット角Ｓｉ上に本発明のＳｉＧｅエピタキシャル層を超高真空化学気相成長法によって成長させる方法に特徴があり、その超高真空化学気相成長法は、成長用ガスとして高純度ＳｉＨ４、ＧｅＨ４を用い、圧力２０〜１００ｍＴｏｒｒ、温度範囲３５０〜６５０℃で、最初に高Ｇｅ含有量のエピタキシャル層が、第２層あるいは必要に応じて第３層が前記所定の操作条件が維持されて、単に成長ガス中のＳｉとＧｅの含有割合が変えられて、実行される。ＺｎＳｅの成長条件としては、基板温度２００〜３５０℃、Ｚｎ成長温度２９５℃、Ｓｅ成長温度１７５℃を包含する。成長の間、１０数層のＺｎ原子層が最初に成長され、それからＺｎＳｅエピタキシャル層が所定の厚さに成長される。この工程は通常のオフカット角を有しないＳｉ基板上にＺｎＳｅを成長させる通常の工程とは全く異なっている。
【００２４】
本発明においては、滑らかな表面を有し、オフカット角Ｓｉ基板がヘテロ構造を成長させるために使用され、最初に通常の清浄化工程により清浄化され、それから５０％ＨＦ溶液に浸漬され、７５０℃で処理されて成長前に存在していた酸化物層が除去される。各エピタキシャル層の成長段階の間にその場で行われる高温アニール処理は、７５０℃で０．２５〜０．５時間行われ、さらに貫通転位を減少させ、Ｇｅ単結晶品質を向上させる。加えて、ＺｎＳｅ成長後に、アニール処理が３５０℃で０．２５〜０．５時間行われ、さらに貫通転位密度が減少され、ＺｎＧｅ単結晶の品位が向上される。
【実施例】
【００２５】
以下、本発明の実施例を以下に開示するが、本発明はこれに限定されるものではない。
【００２６】
Ａ．Ｓｉ基板の清浄化
（ａ）最初に、３〜６インチサイズのオフカット角Ｓｉ基板が標準的な清浄化方法により清浄化され、５０％フッ化水素酸水溶液中に浸漬され、
（ｂ）それから窒素気流中で乾燥される。
【００２７】
Ｂ．Ｇｅ／ＳｉＧｅ層のエピタキシャル成長
（ａ）乾燥した３〜６インチのオフカット角Ｓｉ基板はＵＨＶＣＶＤシステム中に通され、７５０℃で約１０分間プリベークされて成長前に表面の酸化物層が除去され、その後、温度が４００℃に下げられ、１００ｎｍのＳｉバッファ層が温度低下中に成長され、また、ＳｉＧｅエピタキシャル層が温度が安定してから直ちに成長された。
（ｂ）第１の高モル分率を有するＳｉ０．１Ｇｅ０．９エピタキシャル相の（厚さ０．５〜０．８μｍに）成長；
（ｃ）第２の高モル分率を有するＳｉ０．０５Ｇｅ０．９５エピタキシャル相の（厚さ０．５〜０．８μｍに）成長；
（ｄ）０．５〜０．８μｍの厚のＧｅエピタキシャル層の成長。
【００２８】
上述の成長プロセスの間、高温アニール処理が、アニールガスとして水素ガスを７００〜７５０℃で５〜２０ｍＴｏｒｒの圧力範囲で供給されて、それぞれの単結晶層に対してその場で行われ、Ｇｅエピタキシャル層の品位がさらに向上された。前述の工程で、超高真空化学気相成長システムは石英管炉が加熱手段として使用され、雰囲気圧は分子ポンプにより５×１０−３Ｔｏｒｒ以下に排気された。
【００２９】
成長ガスはＳｉＨ４、ＧｅＨ４が使用され、成長時の流量は流量制御器により制御され、ＳｉＨ４の流量は一定としてＧｅＨ４の供給流量のみを以下の所定の条件に合うように合わせた。
（ａ）エピタキシー温度範囲：３５０〜６５０℃、好ましくは４００℃；
（ｂ）成長ガス圧：２０〜１００ｍＴｏｒｒ、好ましくは２０ｍＴｏｒｒ；
（ｃ）成長ガス：高純度ＳｉＨ４、ＧｅＨ４ガス。
【００３０】
上述の成長過程において、第２又は第３の高Ｇｅモル分率（たとえば、層厚が少なくとも０．１μｍ、好ましくは０．５〜０．８μｍ、より好ましくは０．８μｍのＳｉＯ０．０５Ｇｅ０．９５、Ｓｉ０．０２Ｇｅ０．９８）ＳｉＧｅエピタキシャル層が第１の層で消せなかった上方に伝搬した転位を歪み界面を形成することによってさらに終端させるために用いられ、その後Ｇｅ層が所定厚さ、たとえば１μｍに成長される。
【００３１】
Ｓｉ基板上のＧｅエピタキシャル層の成長工程に関しては、第１層のＧｅモル分率は少なくとも７０％、好ましくは７０％と９０％の間である。次の、第２層のＧｅモル分率は８０％と９８％の間であり、好ましくは９５％である。第３層の成長は任意に行われ選択されるＧｅモル分率は第２層のモル分率と純Ｇｅとの間である。最後の層のＧｅモル分率は１００％である。Ｇｅ及びＺｎＳｅの格子定数はほとんど一致しているから、ＺｎＳｅはＧｅ層の上部に直接成長させることができる。
【００３２】
Ｃ．Ｇｅ／ＳｉＧｅ／Ｓｉ基板の清浄化
（ａ）最初に、３〜６インチのＧｅ／ＳｉＧｅ／Ｓｉ基板は標準清浄化手順により清浄化される。その清浄化手順は、Ｇｅ／ＳｉＧｅ／Ｓｉ基板をアセトン溶液中に浸漬して５分間超音波洗浄し、それからメタノール中に浸漬してさらに５分間超音波洗浄する工程を含んでいる。
（ｂ）その後その基板が取り出されて脱イオン化水（ＤＩ水）で５分間洗浄され、５０質量％フッ化水素酸（ＨＦ）水溶液で１分間洗浄処理（あるいは、含有比１８：８：５のＨＮＯ３／ＣＨ３ＣＯＯＨ／ＨＦ溶液で３０秒間エッチング）される。
（ｃ）その後、それらの基板は窒素気流中で乾燥される。
【００３３】
Ｄ．ＺｎＳｅ層のエピタキシャル成長
（ａ）Ｇｅ／ＳｉＧｅ／Ｓｉ基板はＭＢＥ装置内に配置され、４５０〜７５０℃で１０分間プリべークされて表面の酸化物層が除去される。
（ｂ）十数Å厚のＺｎ原子層が成長される。
（ｃ）１〜３μｍ厚のＺｎＳｅ薄膜が成長される。
上述の工程において、分子線ビームエピタキシーの雰囲気の真空度は１×１０−１０Ｔｏｒｒ以下とされた。成長に使用された固体原子はＺｎ及びＳｅであり、成長温度は２９５℃及び１７５℃、基板温度は２００〜３５０℃であった。
【００３４】
本発明におけるＧｅ／ＳｉＧｅ／Ｓｉ基板上のＺｎＳｅ成長の最良の結果が得られるのは次のとおりである。
Ｇｅモル分率が９０％であるＳｉ０．１Ｇｅ０．９が最初のＳｉＧｅエピタキシャル層として用いられ、成長圧力２０ｍＴｏｒｒ、成長温度４００℃で０．８μｍ厚に成長され、その後７５０℃で１５分間アニールされ；
引き続いて、Ｇｅモル分率が９５％であるＳｉ０．０５Ｇｅ０．９５が第２のＳｉＧｅエピタキシャル層として用いられ、成長圧力２０ｍＴｏｒｒ、成長温度４００℃で０．８μｍ厚に成長され、その後７５０℃で１５分間アニールされ；
さらに、１００％純度のＧｅが成長圧力２０ｍＴｏｒｒ、成長温度４００℃で１．０μｍ厚に成長され、その後７５０℃で１５分間アニールされ；
最終的に、ＺｎＳｅ層が分子線エピタキシーにより３５０℃で１〜３μｍ厚に成長される。
【図面の簡単な説明】
【００３５】
【図１】本発明における貫通転位制御方法を使用した構造を示す断面図である。
【図２】本発明によるII−VI属及びＳｉ材料の積層構造を示す断面図である。
【図３】本発明の製造方法を適用した結果を示すＺｎＳｅ／ＳｉＧｅ／ＳｉのＸ線回折図である。
【図４】本発明の製造方法を適用した結果を示すＺｎＳｅ／Ｇｅ横断面の高分解能電子線透過顕微鏡画像である。
【図１】
2005303246.tif 000003
【図２】
2005303246.tif 000004
【図３】
2005303246.tif 000005
【図４】
2005303246.tif 000006