(57)【要約】【課題】インタレース信号をプログレッシブ信号に変換する場合、記憶素子の容量を削減し、回路規模を小さくする。【解決手段】動き情報取得回路１０４は、現フィールドの画像信号Ｖ０及び２フィールド前の画像信号Ｖ２を用いて、画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭを取得する。動き情報取得回路１０５は、画像信号Ｖ０，Ｖ２を用いて、ブロック単位の現フィールドのフレーム動き情報ＭＢ０ＦＭを取得し、記憶素子１０６に記憶する。動き判定回路１０８は、現フィールドのフレーム動き情報Ｍ０ＦＭ及び記憶素子１０６からの１フィールド前のフレーム動き情報ＭＢ１ＦＭに基づいて、補間位置の動き情報ＭＶを得、この動き情報ＭＶに対応した値の係数αを得る。補間演算回路１０９は、係数αの値に対応した混合比率で、画像信号Ｖ０の補間位置周辺の画素データ及び画像信号Ｖ１の補間位置周辺の画素データを混合し、補間位置の画素データを得る。【選択図】        図１
2005151133.tif 000002
【特許請求の範囲】
【請求項１】
インタレース信号をプログレッシブ信号に変換する画像信号処理装置であって、
上記インタレース信号の現フィールドの信号および１フレーム前の信号を用いて、画素単位の現フィールドのフレーム動き情報を得る第１の動き情報取得手段と、
上記インタレース信号の現フィールドの信号および１フレーム前の信号を用いて、複数画素から構成されるブロックの単位で現フィールドのフレーム動き情報を得る第２の動き情報取得手段と、
上記第２の動き情報取得手段で取得された上記ブロック単位の現フィールドのフレーム動き情報を記憶する記憶手段と、
上記第１の動き情報取得手段で取得された補間位置に対応した画素単位の現フィールドのフレーム動き情報および上記記憶手段に記憶されている補間位置に対応したブロック単位の１フィールド前のフレーム動き情報に基づいて、補間位置の動き情報を得る動き判定手段と、
上記動き判定手段で得られた補間位置の動き情報に対応した混合比率で、上記インタレース信号の現フィールドの信号に含まれる上記補間位置の周辺に存在する画素のデータおよび上記インタレース信号の１フィールド前の信号に含まれる上記補間位置の周辺に存在する画素のデータを混合して、該補間位置の画素データを生成する画素データ生成手段と
を備えることを特徴とする画像信号処理装置。
【請求項２】
上記動き判定手段は、
上記補間位置に対応した画素単位の現フィールドのフレーム動き情報および上記補間位置に対応したブロック単位の１フィールド前のフレーム動き情報のうち、動きがより大きいことを示す動き情報を上記補間位置の動き情報とする
ことを特徴とする請求項１に記載の画像信号処理装置。
【請求項３】
上記インタレース信号の現フィールドの信号および１フィールド前の信号を用いて、画素単位の現フィールドのフィールド動き情報を得る第３の動き情報取得手段をさらに備え、
上記動き判定手段は、
上記第１の動き情報取得手段で取得された補間位置に対応した画素単位の現フィールドのフレーム動き情報および上記記憶手段に記憶されている補間位置に対応したブロック単位の１フィールド前のフレーム動き情報と共に、上記第３の動き情報取得手段で取得された補間位置に対応した画素単位の現フィールドのフィールド動き情報に基づいて、補間位置の動き情報を得る
ことを特徴とする請求項１に記載の画像信号処理装置。
【請求項４】
上記動き判定手段は、
上記補間位置に対応した画素単位の現フィールドのフレーム動き情報および上記補間位置に対応したブロック単位の１フィールド前のフレーム動き情報のうち動きがより大きいことを示す動き情報を選択し、該選択された動き情報および上記補間位置に対応した画素単位の現フィールドのフィールド動き情報のうち動きがより小さいことを示す動き情報を上記補間位置の動き情報とする
ことを特徴とする請求項３に記載の画像信号処理装置。
【請求項５】
インタレース信号をプログレッシブ信号に変換する画像信号処理方法であって、
上記インタレース信号の現フィールドの信号および１フレーム前の信号を用いて、画素単位の現フィールドのフレーム動き情報を得る第１の動き情報取得ステップと、
上記インタレース信号の現フィールドの信号および１フレーム前の信号を用いて、複数画素から構成されるブロックの単位で現フィールドのフレーム動き情報を得る第２の動き情報取得ステップと、
上記第２の動き情報取得ステップで取得された上記ブロック単位の現フィールドのフレーム動き情報を記憶素子に記憶する記憶ステップと、
上記第１の動き情報取得ステップで取得された補間位置に対応した画素単位の現フィールドのフレーム動き情報および上記記憶素子に記憶されている補間位置に対応したブロック単位の１フィールド前のフレーム動き情報に基づいて、補間位置の動き情報を得る動き判定ステップと、
上記動き判定ステップで得られた補間位置の動き情報に対応した混合比率で、上記インタレース信号の現フィールドの信号に含まれる上記補間位置の周辺に存在する画素のデータおよび上記インタレース信号の１フィールド前の信号に含まれる上記補間位置の周辺に存在する画素のデータを混合して、該補間位置の画素データを生成する画素データ生成ステップと
を備えることを特徴とする画像信号処理方法。
【請求項６】
上記インタレース信号の現フィールドの信号および１フィールド前の信号を用いて、画素単位の現フィールドのフィールド動き情報を得る第３の動き情報取得ステップをさらに備え、
上記動き判定ステップでは、
上記第１の動き情報取得ステップで取得された補間位置に対応した画素単位の現フィールドのフレーム動き情報および上記記憶素子に記憶されている補間位置に対応したブロック単位の１フィールド前のフレーム動き情報と共に、上記第３の動き情報取得ステップで取得された補間位置に対応した画素単位の現フィールドのフィールド動き情報に基づいて、補間位置の動き情報を得る
ことを特徴とする請求項５に記載の画像信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インタレース信号をプログレッシブ信号に変換する画像信号の処理装置および処理方法に関する。
【０００２】
詳しくは、この発明は、補間位置に対応した画素単位の現フィールドのフレーム動き情報および補間位置に対応したブロック単位の１フィールド前のフレーム動き情報を用いて補間位置の動き情報を得ることによって、記憶素子（メモリ）の容量を大幅に削減でき、回路規模を小さくできる画像信号の処理装置および処理方法に係るものである。
【背景技術】
【０００３】
テレビやビデオ等の多くの画像信号はインタレース方式の画像信号（インタレース信号）である。これに対して、コンピュータの画像信号は、プログレッシブ方式の画像信号（プログレッシブ信号）である。したがって例えば、コンピュータの画像とテレビの画像をコンピュータディスプレイの画面上に表示するためには、インタレース信号をプログレッシブ信号に変換しなければならない。
【０００４】
また、インタレース信号は、１フレームの信号を構成する各ラインの信号を交互に奇数フィールドの信号および偶数フィールドの信号としていることから、画像中に細い横線があるとちらつきが生じてしまう。しかし、プログレッシブ信号では、そのようなことがなく、画像中に細い横線があっても、きれいに表示される。そのため、最近では、家庭用のテレビ受信機でも、内部でインタレース信号からプログレッシブ信号に変換し、プログレッシブ方式で画像を表示するものもある。
【０００５】
インタレース信号は、図７に示すように、互いにずれた１ラインおきのライン信号を持つ奇数、偶数の２つのフィールドで一枚のフレームが構成されている。このインタレース信号をプログレッシブ信号に変換する、いわゆるＩＰ（インタレース−プログレッシブ）変換を行う場合、画素データのない各ラインについて補間データ（画素データ）を生成することが行われる。
【０００６】
この場合、図８に示すように、一般的には、動き検出処理を行って動き領域と静止領域に分け、動き領域についてはフィールド内のデータから補間データを生成し、静止領域については、前または後のフィールドの同じラインの画素データをそのまま補間データとする。
【０００７】
従来、ＩＰ変換を行う際の動き検出処理として、例えば特許文献１〜５に記載されるように、種々の方法が提案されている。
【０００８】
この動き検出処理として、さらにインタレース信号の現フィールドの信号および１フレーム前の信号を用いて画素単位の現フィールドのフレーム動き情報を得ると共に、このフレーム動き情報を記憶素子に記憶し、補間位置に対応した画素単位の現フィールドのフレーム動き情報および記憶素子に記憶されている補間位置に対応した画素単位の１フィールド前のフレーム動き情報に基づいて補間位置の動き情報を得ること、が考えられる。
【０００９】
図９は、そのような動き検出処理を行うＩＰ変換回路２００の構成を示している。
このＩＰ変換回路２００は、インタレース信号である画像信号Ｖ０を入力する入力端子２０１と、この入力端子２０１に入力される現フィールドの画像信号Ｖ０を１フィールド期間遅延させて１フィールド前の画像信号Ｖ１を得るための遅延手段としての記憶素子（フィールドメモリ）２０２と、この記憶素子２０２から出力される１フィールド前の画像信号Ｖ１をさらに１フィールド期間遅延させて２フィールド前（１フレーム前）の画像信号Ｖ２を得るための遅延手段としての記憶素子（フィールドメモリ）２０３とを有している。
【００１０】
また、ＩＰ変換回路２００は、画素単位フレーム動き情報取得回路２０４を有している。この動き情報取得回路２０４は、入力端子２０１に入力される現フィールドの画像信号Ｖ０と記憶素子２０３から出力される１フレーム（２フィールド）前の画像信号Ｖ２を用いて、画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭを取得する。
【００１１】
動き情報取得回路２０４は、図１０に示すように、現フィールドに補間位置Ｐがあるとき、この補間位置Ｐの後のラインの画素ａのデータおよびこのラインに対応する２フィールド前のラインの画素ｂのデータとの差分絶対値を求め、この差分絶対値を補間位置Ｐに対応した画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭとする。この場合、フレーム動き情報Ｍ０ＦＭは、その値が大きい程動きが大きいことを示すものとなる。これは、後述するその他の動き情報に関しても同様である。
【００１２】
また、ＩＰ変換回路２００は、動き情報取得回路２０４で取得された画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭを記憶する記憶素子２０５を有している。この記憶素子２０５は、現フィールドのフレーム動き情報Ｍ０ＦＭを１フィールド期間遅延させて、画素単位の１フィールド前のフレーム動き情報Ｍ１ＦＭを得るための遅延手段を構成している。この１フィールド前のフレーム動き情報Ｍ１ＦＭは、図１０に示すように、例えば補間位置Ｐに対応する１フィールド前、３フィールド前のラインの画素ｃ，ｄのデータの差分絶対値に相当する。
【００１３】
また、ＩＰ変換回路２００は、動き情報取得回路２０４で取得された補間位置に対応した画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭおよび記憶素子２０５に記憶されている補間位置に対応した画素単位の１フィールド前のフレーム動き情報Ｍ１ＦＭに基づいて、補間位置の動き情報ＭＶを取得し、この動き情報ＭＶに対応した値の係数α（０≦α≦１）を得る画素単位動き判定回路２０６を有している。
【００１４】
図１１は、画素単位動き判定回路２０６の構成例を示している。この動き判定回路２０６は、フレーム動き情報Ｍ０ＦＭ，Ｍ１ＦＭの最大値を選択し、それを補間位置の動き情報ＭＶとして出力する最大値選択部２０６ａと、この動き情報ＭＶを係数αに変換するα値変換部２０６ｂとからなっている。α値変換部２０６では、動き情報ＭＶの値が大きいほど係数αの値が１に近づくように、変換が行われる。
【００１５】
図９に戻って、ＩＰ変換回路２００は、動き適応補間演算回路２０７を有している。この補間演算回路２０７は、動き判定回路２０６で得られた補間位置の動き情報ＭＶに対応した値の係数αに基づいて、補間位置の画素データＤipを生成する。この場合、補間演算回路２０７は、動き情報ＭＶ、従って係数αの値に対応した混合比率で、現フィールドの画像信号Ｖ０に含まれる補間位置Ｐの周辺に存在する画素のデータおよび１フィールド前の画像信号Ｖ１に含まれる補間位置Ｐの周辺に存在する画素のデータを混合して、補間位置の画素データＤipを生成する。この補間演算回路２０７では、垂直方向の各補間ライン上の各補間位置で上述したように画素データＤipが生成され、各補間ラインの信号が順次生成されていく。
【００１６】
図１２は、動き適応補間演算回路２０７の要部の構成例を示している。この補間演算回路２０７は、補間位置Ｐの前後のラインの画素ａ，ｅのデータＤａ，Ｄｅの平均値Ｄaeを求める平均化部２０７ａと、この平均値Ｄaeに係数αを掛ける乗算器２０７ｂと、補間位置Ｐに対応する１フィールド前のラインの画素ｃのデータＤｃに係数（１−α）を掛ける乗算器２０７ｃと、乗算器２０７ｂ，２０７ｃの出力信号を加算して補間位置の画素データＤipを得る加算器２０７ｄとからなっている（図１０参照）。
【００１７】
図９に戻って、ＩＰ変換回路２００は、入力端子２０１に入力される現フィールドの画像信号Ｖ０の各ラインの信号と、補間演算回路２０７で生成される各補間ラインの信号とを交互に取り出してプログレッシブ信号である画像信号Ｖｐを得る出力ライン選択回路２０８と、この画像信号Ｖｐを出力する出力端子２０９とを有している。
【００１８】
図９に示すＩＰ変換回路２００の動作を説明する。
入力端子２０１にインタレース信号である画像信号Ｖ０が入力される。この画像信号Ｖ０は記憶素子２０２に供給され、１フィールド期間だけ遅延される。この記憶素子２０２から出力される１フィールド前の画像信号Ｖ１は記憶素子２０３に供給され、１フィールド期間だけ遅延される。
【００１９】
入力端子２０１に入力される現フィールドの画像信号Ｖ０および記憶素子２０３から出力される２フィールド前（１フレーム前）の画像信号Ｖ２は、画素単位フレーム動き情報取得回路２０４に供給される。この動き情報取得回路２０４では、画像信号Ｖ０，Ｖ２を用いて、画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭが取得される。すなわち、この動き情報取得回路２０４では、現フィールドの補間ラインの補間位置Ｐの後のラインの画素ａのデータおよびこのラインに対応する２フィールド前のラインの画素ｂのデータとの差分絶対値が求められ、この差分絶対値が補間位置Ｐに対応した現フィールドのフレーム動き情報Ｍ０ＦＭとされる（図１０参照）。
【００２０】
このように、動き情報取得回路２０４で取得された画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭは、記憶素子２０５に記憶され、１フィールド期間だけ遅延される。つまり、記憶素子２０５からは、１フィールド前のフレーム動き情報Ｍ１ＦＭが得られる。この１フィールド前のフレーム動き情報Ｍ１ＦＭは、補間位置Ｐに対応する１フィールド前、３フィールド前のラインの画素ｃ，ｄのデータの差分絶対値に相当したものである（図１０参照）。
【００２１】
動き情報取得回路２０４で取得された現フィールドのフレーム動き情報Ｍ０ＦＭおよび記憶素子２０５から出力される１フィールド前のフレーム動き情報Ｍ１ＦＭは、画素単位動き判定回路２０６に供給される。この動き判定回路２０６では、フレーム動き情報Ｍ０ＦＭ，Ｍ１ＦＭに基づいて、補間位置の動き情報ＭＶが取得され、この動き情報ＭＶに対応した値の係数α（０≦α≦１）が得られる。この場合、例えば、フレーム動き情報Ｍ０ＦＭ，Ｍ１ＦＭの最大値が補間位置の動き情報ＭＶとして選択され、この動き情報ＭＶが係数αに変換される。ここで、動き情報ＭＶの値が大きいほど係数αの値が１に近づくようにされる。
【００２２】
動き判定回路２０６で得られた係数αは、動き適応補間演算回路２０７に供給される。また、この補間演算回路２０７には、入力端子２０１に入力される現フィールドの画像信号Ｖ０および記憶素子２０２から出力される１フィールド前の画像信号Ｖ１が供給される。補間演算回路２０７では、動き情報ＭＶ、従って係数αの値に対応した混合比率で、現フィールドの画像信号Ｖ０に含まれる補間位置Ｐの周辺に存在する画素のデータおよび１フィールド前の画像信号Ｖ１に含まれる補間位置Ｐの周辺に存在する画素のデータが混合されて、補間位置の画素データＤipが生成される。
【００２３】
この場合、動き情報ＭＶが大きく、係数αの値が１に近づく程、現フィールドの画像信号Ｖ０に含まれる補間位置Ｐの周辺に存在する画素データの混合比率が大きくされる。つまり、動き領域では現フィールドの信号成分が多くなり、一方静止領域では１フィールド前の信号成分が多くなるように混合される。
【００２４】
この補間演算回路２０７では、垂直方向の各補間ライン上の各補間位置で上述したように画素データＤipが生成され、各補間ラインの信号が順次生成されていく。このように補間演算回路２０７で生成される各補間ラインの信号は出力ライン選択回路２０８に供給される。また、この出力ライン選択回路２０８には、入力端子２０１に入力される現フィールドの画像信号Ｖ０の各ラインの信号が供給される。出力ライン選択回路２０８では、現フィールドの画像信号Ｖ０の各ラインの信号と、それに対応した各補間ラインの信号とが交互に取り出されてライン数が倍とされ、プログレッシブ信号である画像信号Ｖｐが得られる。この画像信号Ｖｐは出力端子２０９に導出される。
【００２５】
【特許文献１】特開２００２−１８５９３３号公報
【特許文献２】特開２００２−１１２２０２号公報
【特許文献３】特開２００２−  ７７８３０号公報
【特許文献４】特開２００２−  ７７８３１号公報
【特許文献５】特開２００１−３３９６９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
上述した図９に示すＩＰ変換回路２００においては、１フィールド前のフレーム動き情報Ｍ１ＦＭを得るために、動き情報取得回路２０４で取得された全画素分の現フィールドのフレーム動き情報Ｍ０ＦＭを記憶する記憶素子（フィールドメモリ）２０５を必要としており、メモリ容量が増大し、回路規模が大きくなるという問題があった。
【００２７】
この発明の目的は、記憶素子（メモリ）の容量を大幅に削減し、回路規模を小さくすることにある。
【課題を解決するための手段】
【００２８】
この発明に係る画像信号処理装置は、インタレース信号をプログレッシブ信号に変換する画像信号処理装置であって、インタレース信号の現フィールドの信号および１フレーム前の信号を用いて、画素単位の現フィールドのフレーム動き情報を得る第１の動き情報取得手段と、インタレース信号の現フィールドの信号および１フレーム前の信号を用いて、複数画素から構成されるブロックの単位で現フィールドのフレーム動き情報を得る第２の動き情報取得手段と、第２の動き情報取得手段で取得されたブロック単位の現フィールドのフレーム動き情報を記憶する記憶手段と、第１の動き情報取得手段で取得された補間位置に対応した画素単位の現フィールドのフレーム動き情報および記憶手段に記憶されている補間位置に対応したブロック単位の１フィールド前のフレーム動き情報に基づいて、補間位置の動き情報を得る動き判定手段と、この動き判定手段で得られた補間位置の動き情報に対応した混合比率で、インタレース信号の現フィールドの信号に含まれる補間位置の周辺に存在する画素のデータおよびインタレース信号の１フィールド前の信号に含まれる補間位置の周辺に存在する画素のデータを混合して、この補間位置の画素データを生成する画素データ生成手段とを備えるものである。
【００２９】
また、この発明に係る画像信号処理方法は、インタレース信号をプログレッシブ信号に変換する画像信号処理方法であって、インタレース信号の現フィールドの信号および１フレーム前の信号を用いて、画素単位の現フィールドのフレーム動き情報を得る第１の動き情報取得ステップと、インタレース信号の現フィールドの信号および１フレーム前の信号を用いて、複数画素から構成されるブロックの単位で現フィールドのフレーム動き情報を得る第２の動き情報取得ステップと、第２の動き情報取得ステップで取得されたブロック単位の現フィールドのフレーム動き情報を記憶素子に記憶する記憶ステップと、第１の動き情報取得ステップで取得された補間位置に対応した画素単位の現フィールドのフレーム動き情報および記憶素子に記憶されている補間位置に対応したブロック単位の１フィールド前のフレーム動き情報に基づいて、補間位置の動き情報を得る動き判定ステップと、この動き判定ステップで得られた補間位置の動き情報に対応した混合比率で、インタレース信号の現フィールドの信号に含まれる補間位置の周辺に存在する画素のデータおよびインタレース信号の１フィールド前の信号に含まれる補間位置の周辺に存在する画素のデータを混合して、この補間位置の画素データを生成する画素データ生成ステップとを備えるものである。
【００３０】
この発明においては、インタレース信号がプログレッシブ信号に変換される。インタレース信号の現フィールドの信号および１フレーム前の信号を用いて、画素単位の現フィールドのフレーム動き情報が得られる。また、インタレース信号の現フィールドの信号および１フレーム前の信号を用いて、複数画素から構成されるブロックの単位で現フィールドのフレーム動き情報が得られる。このブロック単位の現フィールドのフレーム動き情報は、記憶素子に記憶される。これは、画素単位の現フィールドのフレーム動き情報は、隣接画素同士の間では似通ったものとなる性質があり、フレーム動き情報を複数画素をまとめたブロック単位で扱い得ることに着目したものである。
【００３１】
そして、補間位置に対応した画素単位の現フィールドのフレーム動き情報および記憶素子（記憶手段）に記憶されている補間位置に対応したブロック単位の１フィールド前のフレーム動き情報に基づいて、補間位置の動き情報が得られる。例えば、補間位置に対応した画素単位の現フィールドのフレーム動き情報および補間位置に対応したブロック単位の１フィールド前のフレーム動き情報のうち、動きがより大きいことを示す動き情報が補間位置の動き情報とされる。
【００３２】
この補間位置の動き情報に基づいた混合比率で、インタレース信号の現フィールドの信号に含まれる補間位置の周辺に存在する画素のデータおよびインタレース信号の１フィールド前の信号に含まれる補間位置の周辺に存在する画素のデータが混合され、補間位置の画素データが生成される。この場合、補間位置の動き情報が示す動きが大きい程、現フィールドの信号に含まれる補間位置の周辺に存在する画素データの混合比率が大きくされる。
【００３３】
このように、本発明によれば、補間位置に対応した画素単位の現フィールドの１フレーム動き情報および補間位置に対応したブロック単位の１フィールド前のフレーム動き情報を用いて補間位置の動き情報を得るものであり、全画素分の現フィールドのフレーム動き情報を記憶する記憶素子を必要とせず、従って記憶素子（メモリ）の容量を大幅に削減でき、回路規模を小さくできる。
【００３４】
また、本発明においては、インタレース信号の現フィールドの信号および１フィールド前の信号を用いて、画素単位の現フィールドのフィールド動き情報を得る第３の動き情報取得手段をさらに備えるようにしてもよい。この場合、補間位置に対応した画素単位の現フィールドのフレーム動き情報および記憶素子（記憶手段）に記憶されている補間位置に対応したブロック単位の１フィールド前のフレーム動き情報と共に、補間位置に対応した画素単位の現フィールドのフィールド動き情報に基づいて、補間位置の動き情報が得られる。
【００３５】
例えば、補間位置に対応した画素単位の現フィールドのフレーム動き情報および補間位置に対応したブロック単位の１フィールド前のフレーム動き情報のうち動きがより大きいことを示す動き情報がまず選択され、この選択された動き情報および補間位置に対応した画素単位の現フィールドのフィールド動き情報のうち動きがより小さいことを示す動き情報が補間位置の動き情報とされる。
【００３６】
１フィールド前のフレーム動き情報をブロック単位とすることで、動き領域と静止領域の変化がブロック状となり、プログレッシブ信号による画像にブロック状のノイズが現れるおそれがある。しかし、上述したように画素単位の現フィールドのフィールド動き情報をも用い、最終的に画素単位の現フィールドのフィールド動き情報と比較して補間位置の動き情報を得ることで、動き領域と静止領域の変化がブロック状となり、プログレッシブ信号による画像にブロック状のノイズが現れることを軽減できる。
【発明の効果】
【００３７】
この発明によれば、補間位置に対応した画素単位の現フィールドのフレーム動き情報および補間位置に対応したブロック単位の１フィールド前のフレーム動き情報を用いて補間位置の動き情報を得るものであり、全画素分の現フィールドのフレーム動き情報を記憶する記憶素子を必要とせず、従って記憶素子（メモリ）の容量を大幅に削減でき、回路規模を小さくできる。
【発明を実施するための最良の形態】
【００３８】
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としてのＩＰ変換回路１００の構成を示している。
このＩＰ変換回路１００は、インタレース信号である画像信号Ｖ０を入力する入力端子１０１と、この入力端子１０１に入力される現フィールドの画像信号Ｖ０を１フィールド期間遅延させて１フィールド前の画像信号Ｖ１を得るための遅延手段としての記憶素子（フィールドメモリ）１０２と、この記憶素子１０２から出力される１フィールド前の画像信号Ｖ１をさらに１フィールド期間遅延させて２フィールド前（１フレーム前）の画像信号Ｖ２を得るための遅延手段としての記憶素子（フィールドメモリ）１０３とを有している。
【００３９】
また、ＩＰ変換回路１００は、画素単位フレーム動き情報取得回路１０４を有している。この動き情報取得回路１０４は、入力端子１０１に入力される現フィールドの画像信号Ｖ０と記憶素子１０３から出力される１フレーム（２フィールド）前の画像信号Ｖ２を用いて、画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭを取得する。
【００４０】
動き情報取得回路１０４は、図２に示すように、現フィールドに補間位置Ｐがあるとき、この補間位置Ｐの後のラインの画素ａのデータおよびこのラインに対応する２フィールド前のラインの画素ｂのデータの差分絶対値を求め、この差分絶対値を補間位置Ｐに対応した画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭとする。この場合、フレーム動き情報Ｍ０ＦＭは、その値が大きい程動きが大きいことを示すものとなる。これは、後述するその他の動き情報に関しても同様である。
【００４１】
なお、フレーム動き情報Ｍ０ＦＭは、上述したもの限定されるものではない。例えば、補間位置Ｐの前のラインの画素ｅのデータおよびこのラインに対応する２フィールド前のラインの画素ｆのデータの差分絶対値を求め、この差分絶対値をフレーム動き情報Ｍ０ＦＭとして取得するようにしてもよい。また例えば、補間位置Ｐの前後のラインの画素ａ，ｅのデータの平均値およびこの前後のラインに対応する２フィールド前のラインの画素ｂ，ｆのデータの平均値の差分絶対値を求め、この差分絶対値をフレーム動き情報Ｍ０ＦＭとして取得するようにしてもよい。
【００４２】
また、ＩＰ変換回路１００は、ブロック単位フレーム動き情報取得回路１０５を有している。この動き情報取得回路１０５は、入力端子１０１に入力される現フィールドの画像信号Ｖ０と記憶素子１０３から出力される１フレーム（２フィールド）前の画像信号Ｖ２を用いて、ブロック単位の現フィールドのフレーム動き情報ＭＢ０ＦＭを取得する。これは、画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭは、隣接画素同士の間では似通ったものとなる性質があり、フレーム動き情報を複数画素をまとめたブロック単位で扱い得ることに着目したものである。
【００４３】
動き情報取得回路１０５は、図２に示すように、現フィールドに補間位置Ｐがあるとき、この補間位置Ｐが含まれる空間領域ＡＲ０内の複数画素（ブロック）のデータおよびこの複数画素（ブロック）に対応する２フィールド前の空間領域ＡＲ２内の複数画素（ブロック）のデータの間で対応する画素同士の差分絶対値を求め、その後各差分絶対値の平均値を求め、この平均値を補間位置Ｐに対応したブロック単位の現フィールドのフレーム動き情報ＭＢ０ＦＭとする。
【００４４】
なお、現フィールドの画面領域は複数の空間領域ＡＲ０に分割されている。同様に、２フィールド前の画面領域も複数の空間領域ＡＲ２に分割されている。例えば、１つの空間領域ＡＲ０には、図３に示すように、水平８画素、垂直４画素の合計３２画素が含まれる。この場合、図示せずも、１つの空間領域ＡＲ２にも、水平８画素、垂直４画素の合計３２画素が含まれる。
【００４５】
１つの空間領域ＡＲ０に含まれる各補間位置Ｐに関して、ブロック単位の現フィールドのフレーム動き情報ＭＢ０ＦＭは全て同じとなることから、動き情報取得回路１０５は、１つの空間領域ＡＲ０に関しては、３２箇所の各補間位置Ｐ（図３に破線○で図示）に対応してフレーム動き情報ＭＢ０ＦＭを求めるのではなく、フレーム動き情報ＭＢ０ＦＭを１箇所の補間位置Ｐに対応して求めるだけでよい。
【００４６】
また、ＩＰ変換回路１００は、動き情報取得回路１０５で取得されたブロック単位の現フィールドのフレーム動き情報ＭＢ０ＦＭを記憶する記憶素子１０６を有している。この記憶素子１０６は、現フィールドのフレーム動き情報ＭＢ０ＦＭを１フィールド期間遅延させて、１フィールド前のフレーム動き情報ＭＢ１ＦＭを得るための遅延手段を構成している。この１フィールド前のフレーム動き情報ＭＢ１ＦＭは、図２に示すように、例えば補間位置Ｐが含まれる空間領域ＡＲ０内の複数画素（ブロック）に対応する、１フィールド前の空間領域ＡＲ１内の複数画素（ブロック）のデータおよびこの複数画素（ブロック）に対応する３フィールド前の空間領域ＡＲ３内の複数画素（ブロック）のデータの間で対応する画素同士の差分絶対値を求め、さらに各差分絶対値を平均化してなる平均値に相当する。
【００４７】
また、ＩＰ変換回路１００は、画素単位フィールド動き情報取得回路１０７を有している。この動き情報取得回路１０７は、入力端子１０１に入力される現フィールドの画像信号Ｖ０と記憶素子１０２から出力される１フィールド前の画像信号Ｖ１を用いて、画素単位の現フィールドのフィールド動き情報Ｍ０ＦＤを取得する。
【００４８】
動き情報取得回路１０７は、図２に示すように、現フィールドに補間位置Ｐがあるとき、この補間位置Ｐの前後のラインの画素ａ，ｅのデータの平均値および補間位置Ｐに対応する１フィールド前の画素ｃのデータの差分絶対値を求め、この差分絶対値を補間位置Ｐに対応した画素単位の現フィールドのフィールド動き情報Ｍ０ＦＤとする。
【００４９】
また、ＩＰ変換回路１００は、動き情報取得回路１０４で取得された補間位置に対応した画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭ、記憶素子１０６に記憶されている補間位置に対応したブロック単位の１フィールド前のフレーム動き情報ＭＢ１ＦＭおよび動き情報取得回路１０７で取得された補間位置に対応した画素単位の現フィールドのフィールド動き情報Ｍ０ＦＤに基づいて、補間位置の動き情報ＭＶを取得し、この動き情報ＭＶに対応した値の係数α（０≦α≦１）を得る画素単位動き判定回路１０８を有している。
【００５０】
図４は、画素単位動き判定回路１０８の構成例を示している。この動き判定回路１０８は、フレーム動き情報Ｍ０ＦＭ，ＭＢ１ＦＭの最大値を選択する最大値選択部１０８ａと、この最大値およびフィールド動き情報Ｍ０ＦＤの最小値を選択し、その最小値を動き情報ＭＶとして出力する最小値選択部１０８ｂと、この動き情報ＭＶを係数αに変換するα値変換部１０８ｃとからなっている。α値変換部１０８ｃでは、動き情報ＭＶの値が大きいほど係数αの値が１に近づくように、変換が行われる。
【００５１】
図１に戻って、ＩＰ変換回路１００は、動き適応補間演算回路１０９を有している。この補間演算回路１０９は、動き判定回路１０８で得られた補間位置の動き情報ＭＶに対応した値の係数αに基づいて、補間位置の画素データＤipを生成する。この場合、補間演算回路１０９は、動き情報ＭＶ、従って係数αの値に対応した混合比率で、現フィールドの画像信号Ｖ０に含まれる補間位置Ｐの周辺に存在する画素のデータおよび１フィールド前の画像信号Ｖ１に含まれる補間位置Ｐの周辺に存在する画素のデータを混合し、補間位置の画素データＤipを生成する。この補間演算回路１０９では、垂直方向の各補間ライン上の各補間位置で上述したように画素データＤipが生成され、各補間ラインの信号が順次生成されていく。
【００５２】
この補間演算回路１０９は、図９に示すＩＰ変換回路２００における動き適応補間演算回路１０９と同様に、例えば図１２に示すように構成される。すなわち、この補間演算回路１０９は、補間位置Ｐの前後のラインの画素ａ，ｅのデータＤａ，Ｄｅの平均値Ｄaeを求める平均化部２０７ａと、この平均値Ｄaeに係数αを掛ける乗算器２０７ｂと、補間位置Ｐに対応する１フィールド前のラインの画素ｃのデータＤｃに係数（１−α）を掛ける乗算器２０７ｃと、乗算器２０７ｂ，２０７ｃの出力信号を加算して補間位置の画素データＤipを得る加算器２０７ｄとからなっている（図２参照）。
【００５３】
なお、現フィールドの画像信号Ｖ０に含まれる補間位置Ｐの周辺に存在する画素は、画素ａ，ｅに限定されるものではなく、例えば画素ａ，ｅの一方、あるいは画素ａ，ｅの他にさらに周辺の画素を含むようにしてもよい。同様に、１フィールド前の画像信号Ｖ１に含まれる補間位置Ｐの周辺に存在する画素のデータは、画素ｃのデータに限定されるものではなく、さらに周辺の画素を含むようにしてもよい。
【００５４】
図１に戻って、ＩＰ変換回路１００は、この入力端子２０１に入力される現フィールドの画像信号Ｖ０の各ラインの信号と、補間演算回路１０９で生成される各補間ラインの信号とを交互に取り出してプログレッシブ信号である画像信号Ｖｐを得る出力ライン選択回路１１０と、この画像信号Ｖｐを出力する出力端子１１１とを有している。
【００５５】
図１に示すＩＰ変換回路１００の動作を説明する。
入力端子１０１にインタレース信号である画像信号Ｖ０が入力される。この画像信号Ｖ０は記憶素子１０２に供給され、１フィールド期間だけ遅延される。この記憶素子１０２から出力される１フィールド前の画像信号Ｖ１は記憶素子１０３に供給され、１フィールド期間だけ遅延される。
【００５６】
入力端子１０１に入力される現フィールドの画像信号Ｖ０および記憶素子１０３から出力される２フィールド前（１フレーム前）の画像信号Ｖ２は、画素単位フレーム動き情報取得回路１０４に供給される。この動き情報取得回路１０４では、画像信号Ｖ０，Ｖ２を用いて、画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭが取得される。すなわち、この動き情報取得回路１０４では、例えば、現フィールドの補間ラインの補間位置Ｐの後のラインの画素ａのデータおよびこのラインに対応する２フィールド前のラインの画素ｂのデータとの差分絶対値が求められ、この差分絶対値が補間位置Ｐに対応した画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭとされる（図２参照）。
【００５７】
また、入力端子１０１に入力される現フィールドの画像信号Ｖ０および記憶素子１０３から出力される２フィールド前（１フレーム前）の画像信号Ｖ２は、ブロック単位フレーム動き情報取得回路１０５に供給される。この動き情報取得回路１０５では、画像信号Ｖ０，Ｖ２を用いて、ブロック単位の現フィールドのフレーム動き情報ＭＢ０ＦＭが取得される。すなわち、この動き情報取得回路１０５では、補間位置Ｐが含まれる現フィールドの空間領域ＡＲ０内の複数画素（ブロック）のデータおよびこの複数画素（ブロック）に対応する２フィールド前の空間領域ＡＲ２内の複数画素（ブロック）のデータの間で対応する画素同士の差分絶対値が求められ、その後各差分絶対値の平均値が求められ、この平均値が補間位置Ｐに対応したブロック単位の現フィールドのフレーム動き情報ＭＢ０ＦＭとされる。
【００５８】
このように、動き情報取得回路１０５で取得されたブロック単位の現フィールドのフレーム動き情報ＭＢ０ＦＭは、記憶素子１０６に記憶され、１フィールド期間だけ遅延される。つまり、記憶素子１０６からは、１フィールド前のフレーム動き情報ＭＢ１ＦＭが得られる。この１フィールド前のフレーム動き情報ＭＢ１ＦＭは、例えば、補間位置Ｐが含まれる空間領域ＡＲ０内の複数画素（ブロック）に対応する、１フィールド前の空間領域ＡＲ１内の複数画素（ブロック）のデータおよびこの複数画素（ブロック）に対応する３フィールド前の空間領域ＡＲ３内の複数画素（ブロック）のデータの間で対応する画素同士の差分絶対値を求め、さらに各差分絶対値を平均化してなる平均値に相当したものである（図２参照）。
【００５９】
また、入力端子１０１に入力される現フィールドの画像信号Ｖ０および記憶素子１０２から出力される１フィールド前の画像信号Ｖ１は、画素単位フィールド動き情報取得回路１０７に供給される。この動き情報取得回路１０７では、画像信号Ｖ０，Ｖ１を用いて、画素単位の現フィールドのフィールド動き情報Ｍ０ＦＤが取得される。すなわち、この動き情報取得回路１０７では、現フィールドの補間ラインの補間位置Ｐの前後のラインの画素ａ，ｅのデータの平均値および補間位置Ｐに対応する１フィールド前の画素ｃのデータの差分絶対値が求められ、この差分絶対値が補間位置Ｐに対応した画素単位の現フィールドのフィールド動き情報Ｍ０ＦＤとされる（図２参照）。
【００６０】
動き情報取得回路１０４で取得された画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭ、記憶素子１０６から出力されるブロック単位の１フィールド前のフレーム動き情報Ｍ１ＦＭおよび動き情報取得回路１０７で取得された画素単位の現フィールドのフィールド動き情報Ｍ０ＦＤは、画素単位動き判定回路１０８に供給される。この動き判定回路１０８では、フレーム動き情報Ｍ０ＦＭ，ＭＢ１ＦＭおよびフィールド動き情報Ｍ０ＦＤに基づいて、補間位置の動き情報ＭＶが取得され、この動き情報ＭＶに対応した値の係数α（０≦α≦１）が得られる。この場合、例えば、フレーム動き情報Ｍ０ＦＭ，ＭＢ１ＦＭの最大値とフィールド動き情報Ｍ０ＦＤとの最小値が動き情報ＭＶとして選択され、この動き情報ＭＶが係数αに変換される。ここで、動き情報ＭＶの値が大きいほど係数αの値が１に近づくようにされる。
【００６１】
動き判定回路１０８で得られた係数αは、動き適応補間演算回路１０９に供給される。また、この補間演算回路１０９には、入力端子１０１に入力される現フィールドの画像信号Ｖ０および記憶素子１０２から出力される１フィールド前の画像信号Ｖ１が供給される。補間演算回路１０９では、動き情報ＭＶ、従って係数αの値に対応した混合比率で、現フィールドの画像信号Ｖ０に含まれる補間位置Ｐの周辺に存在する画素のデータおよび１フィールド前の画像信号Ｖ１に含まれる補間位置Ｐの周辺に存在する画素のデータが混合され、補間位置の画素データＤipが生成される。
【００６２】
この場合、動き情報ＭＶが大きく、係数αの値が１に近づく程、現フィールドの画像信号Ｖ０に含まれる補間位置Ｐの周辺に存在する画素のデータの混合比率が大きくされる。つまり、動き領域では現フィールドの信号成分が多くなり、一方静止領域では１フィールド前の信号成分が多くなるように混合される。
【００６３】
この補間演算回路１０９では、垂直方向の各補間ライン上の各補間位置で上述したように画素データＤipが生成され、各補間ラインの信号が順次生成されていく。このように補間演算回路１０９で生成される各補間ラインの信号は出力ライン選択回路１１０に供給される。また、この出力ライン選択回路１１０には、入力端子１０１に入力される現フィールドの画像信号Ｖ０の各ラインの信号が供給される。出力ライン選択回路１１０では、現フィールドの画像信号Ｖ０の各ラインの信号と、それに対応した各補間ラインの信号とが交互に取り出されてライン数が倍とされ、プログレッシブ信号である画像信号Ｖｐが得られる。この画像信号Ｖｐは出力端子１１１に導出される。
【００６４】
上述した本実施の形態においては、動き判定回路１０８で、補間位置に対応した画素単位の１フィールド前のフレーム動き情報を用いずに、補間位置に対応したブロック単位の１フィールド前のフレーム動き情報ＭＢ１ＦＭを用いて補間位置の動き情報ＭＶを得るものであり、記憶素子１０６として、全画素分の現フィールドのフレーム動き情報を記憶する記憶素子を必要とせず、従って記憶素子１０６の容量を大幅に削減でき、回路規模を小さくできる。例えば、上述したように１ブロックが水平８画素、垂直４画素で構成される場合には、全画素分のフレーム動き情報を記憶する場合と比較して、記憶素子１０６の容量を１／３２とできる。
【００６５】
また、本実施の形態においては、動き判定回路１０８で補間位置の動き情報ＭＶを得る際に、画素単位の現フィールドのフィールド動き情報Ｍ０ＦＤも用い、最小値選択部１０８ｂでフレーム動き情報Ｍ０ＦＭ，ＭＢ１ＦＭの最大値と当該画素単位のフィールド動き情報Ｍ０ＦＤとを比較して最終的な補間位置の動き情報ＭＶを得るようにしているので、画素単位の１フィールド前のフレーム動き情報を使用する代わりにブロック単位の１フィールド前のフレーム動き情報ＭＢ１ＦＭを使用しても、動き領域と静止領域の変化がブロック状となってプログレッシブ信号による画像にブロック状のノイズが現れることを、軽減できる。
【００６６】
なお、図１のＩＰ変換回路１００における処理を、例えば図５に示すような画像信号処理装置３００によって、ソフトウェアで実現することも可能である。まず、図５に示す画像信号処理装置３００について説明する。この画像信号処理装置３００は、装置全体の動作を制御するＣＰＵ３０１と、このＣＰＵ３０１の動作プログラム等が格納されたＲＯＭ（read only memory）３０２と、ＣＰＵ３０１の作業領域を構成するＲＡＭ（random access memory）３０３とを有している。これらＣＰＵ３０１、ＲＯＭ３０２およびＲＡＭ３０３は、それぞれバス３０４に接続されている。
【００６７】
また、画像信号処理装置３００は、ハードディスクドライブ（ＨＤＤ）３０５と、リムーバブルディスク３０６を取り扱うドライブ３０７とを有している。これらＨＤＤ３０５およびドライブ３０７は、それぞれバス３０４に接続されている。
【００６８】
また、画像信号処理装置３００は、インターネット等の通信網３０８に有線または無線で接続する通信部３０９を有している。この通信部３０９は、インタフェース３１０を介してバス３０４に接続されている。
【００６９】
また、画像信号処理装置３００は、ユーザインタフェース部を備えている。このユーザインタフェース部は、リモコン送信機３１１からのリモコン信号ＲＭを受信する受信部３１２と、ＬＣＤ（liquid crystal display）等からなるディスプレイ３１４とを有している。受信部３１２はインタフェース３１３を介してバス３０４に接続され、同様にディスプレイ３１４はインタフェース３１５を介してバス３０４に接続されている。
【００７０】
また、画像信号処理装置３００は、インタレース信号としての画像信号Ｖ０を入力するための入力端子３１６と、プログレッシブ信号としての画像信号Ｖｐを出力するための出力端子３１８とを有している。入力端子３１６はインタフェース３１７を介してバス３０４に接続され、同様に出力端子３１８はインタフェース３１９を介してバス３０４に接続されている。
【００７１】
ここで、上述したようにＲＯＭ３０２に動作プログラム等を予め格納しておく代わりに、例えばインターネットなどの通信網３０８より通信部３０９を介してダウンロードし、ＨＤＤ３０５、ＲＡＭ３０３等に蓄積して使用することもできる。また、この動作プログラム等をリムーバブルディスク３０６で提供するようにしてもよい。
【００７２】
また、処理すべき画像信号Ｖ０を入力端子３１６より入力する代わりに、予めＨＤＤ３０５に記録しておき、あるいはインターネットなどの通信網４００より通信部３０８を介してダウンロードし、さらにはリムーバブルディスク３０６で供給するようにしてもよい。また、処理後の画像信号Ｖｐを出力端子３１８に出力する代わり、あるいはそれと並行してディスプレイ３１４に供給して画像表示をしたり、さらにはＨＤＤ３０５に格納したり、通信部３０９を介してインターネットなどの通信網３０８に送出したり、またリムーバブルディスク３０６に記録するようにしてもよい。
【００７３】
図６のフローチャートを参照して、図５に示す画像信号処理装置３００における、ＩＰ変換の処理手順を説明する。
まず、ステップＳＴ１で、処理を開始し、ステップＳＴ２で、インタレース信号としての画像信号Ｖ０を１フレーム分あるいは１フィールド分入力する。この画像信号Ｖ０が入力端子３１６より入力される場合には、この画像信号Ｖ０をＲＡＭ３０３に一時的に格納する。また、この画像信号Ｖ０がＨＤＤ３０５に記録されている場合には、このＨＤＤ３０５からこの画像信号Ｖ０を読み出し、ＲＡＭ３０３に一時的に格納する。さらに、この画像信号Ｖ０がリムーバブルディスク３０６で供給される場合には、ドライブ３０７でそのリムーバブルディスク３０６からこの画像信号Ｖ０を読み出し、ＲＡＭ３０３に一時的に格納する。
【００７４】
次に、ステップＳＴ３で、画像信号Ｖ０の全フレームまたは全フィールドの処理が終わっているか否かを判定する。処理が終わっているときは、ステップＳＴ４で、処理を終了する。一方、処理が終わっていないときは、ステップＳＴ５に進む。
【００７５】
このステップＳＴ５では、現フィールド（補間位置が存在するフィールド）の画像信号および２フィールド前（１フレーム前）の画像信号を用いて、補間位置に対応した画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭを取得する。すなわち、このステップＳＴ５では、現フィールドの補間ラインの補間位置Ｐの後のラインの画素ａのデータおよびこのラインに対応する２フィールド前のラインの画素ｂのデータとの差分絶対値を求め、この差分絶対値を補間位置Ｐに対応した画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭとする（図２参照）。
【００７６】
次に、ステップＳＴ６で、現フィールド（補間位置が存在するフィールド）の画像信号および２フィールド前（１フレーム前）の画像信号を用いて、ブロック単位の現フィールドのフレーム動き情報ＭＢ０ＦＭを取得する。すなわち、このステップＳＴ６では、補間位置Ｐが含まれる現フィールドの空間領域ＡＲ０内の複数画素（ブロック）のデータおよびこの複数画素（ブロック）に対応する２フィールド前の空間領域ＡＲ２内の複数画素（ブロック）のデータの間で対応する画素同士の差分絶対値を求め、その後各差分絶対値の平均値を求め、この平均値を補間位置Ｐに対応したブロック単位の現フィールドのフレーム動き情報ＭＢ０ＦＭとする。そして、ステップＳＴ７で、ステップＳＴ６で取得されたブロック単位の現フィールドのフレーム動き情報ＭＢ０ＦＭを記憶素子、例えばＲＡＭ３０３に一時的に記憶する。
【００７７】
次に、ステップＳＴ８で、現フィールドの画像信号Ｖ０および１フィールド前の画像信号Ｖ１を用いて、画素単位の現フィールドのフィールド動き情報Ｍ０ＦＤを取得する。すなわち、このステップＳＴ８では、現フィールドの補間ラインの補間位置Ｐの前後のラインの画素ａ，ｅのデータの平均値および補間位置Ｐに対応する１フィールド前の画素ｃのデータの差分絶対値を求め、この差分絶対値を補間位置Ｐに対応した画素単位の現フィールドのフィールド動き情報Ｍ０ＦＤとする（図２参照）。
【００７８】
次に、ステップＳＴ９で、ステップＳＴ５で取得された画素単位の現フィールドのフレーム動き情報Ｍ０ＦＭ、記憶素子、例えばＲＡＭ３０３に記憶されているブロック単位の１フィールド前のフレーム動き情報ＭＢ１ＦＭおよびステップＳＴ８で取得された画素単位の現フィールドのフィールド動き情報Ｍ０ＦＤに基づいて、補間位置の動き情報ＭＶを取得する。この場合、例えば、フレーム動き情報Ｍ０ＦＭ，ＭＢ１ＦＭの最大値とフィールド動き情報Ｍ０ＦＤとの最小値を動き情報ＭＶとして選択する。このステップＳＴ９では、さらに、この動き情報ＭＶに対応した値の係数α（０≦α≦１）を取得する。この動き情報ＭＶから係数αへの変換は、例えばＲＯＭ３０２に記憶されている変換テーブルを参照して行われ、動き情報ＭＶの値が大きいほど係数αの値が１に近づくようにされる。
【００７９】
次に、ステップＳＴ１０で、ステップＳＴ９で取得された動き情報ＭＶ、従って係数αの値に対応した混合比率で、現フィールド（補間位置が含まれるフィールド）の画像信号に含まれる補間位置の周辺に存在する画素のデータおよび１フィールド前の画像信号に含まれる補間位置の周辺に存在する画素のデータを混合し、補間位置の画素データＤipを生成する。この場合、動き情報ＭＶが大きく、係数αの値が１に近づく程、現フィールドの画像信号に含まれる補間位置の周辺に存在する画素のデータの混合比率を大きくする。これにより、動き領域では現フィールドの信号成分が多くなり、一方静止領域では１フィールド前の信号成分が多くなるように混合が行われる。
【００８０】
次に、ステップＳＴ１１で、ステップＳＴ２で入力された画像信号Ｖ０について、全ての補間ラインにおける補間データＤipを生成する処理が終了したか否かを判定する。処理が終了していないときは、ステップＳＴ５に戻り、次の補間位置の処理に移る。なお、ステップＳＴ６およびステップＳＴ７の処理は、１つの空間領域ＡＲ０に含まれる各補間位置Ｐに関しては、１箇所の補間位置Ｐに対応して行えばよい。
【００８１】
ステップＳＴ１１で処理が終了したときは、ステップＳＴ１２に進む。このステップＳＴ１２では、ステップＳＴ２で入力された画像信号Ｖ０に対応した、プログレッシブ信号としての画像信号Ｖｐを出力する。この場合、画像信号Ｖ０の各ラインの信号と、それに対応した各補間ラインの信号とを、ＲＡＭ３０３から交互に読み出すことで、ライン数が倍とされた、プログレッシブ信号である画像信号Ｖｐを得る。
【００８２】
この場合の出力には、画像信号Ｖｐを出力端子３１８に出力すること、画像信号ＶｐをＨＤＤ３０５に記録すること、画像信号Ｖｐをドライブ３０７でリムーバブルディスク３０６に記録すること、画像信号Ｖｐをディスプレイ３１４に供給してそれによる画像を表示すること、画像信号Ｖｐを通信部３０９を介してネットワーク３０８に送出すること等が含まれる。
【００８３】
このステップＳＴ１２の処理の後に、ステップＳＴ２に戻り、インタレース信号としての画像信号Ｖ０の次の１フレーム分あるいは１フィールド分を入力する処理を行って、上述したと同様の処理を繰り返す。
【００８４】
このように、図６に示すフローチャートに沿って処理をすることで、インタレース信号としての画像信号Ｖ０を処理して、プログレッシブ信号としての画像信号Ｖｐを得ることができる。ステップＳＴ５〜ステップＳＴ８の処理順は、図６に示す順に限定されるものではない。
【００８５】
なお、上述実施の形態においては、画像単位フィールド動き情報取得回路１０７で画素単位の現フィールドのフィールド動き情報Ｍ０ＦＤを取得し、画素単位動き判定回路１０８では、フレーム動き情報Ｍ０ＦＭ，ＭＢ１ＦＭの他に、このフィールド動き情報Ｍ０ＦＤをも使用して、補間位置の動き情報ＭＶを得るようにしている。
【００８６】
しかし、画像単位フィールド動き情報取得回路１０７がない構成、すなわち画素単位動き判定回路１０８でフィールド動き情報Ｍ０ＦＤを使用しない構成も考えられる。この場合、動き判定回路１０８は、フレーム動き情報Ｍ０ＦＭ，ＭＢ１ＦＭに基づいて、補間位置の動き情報ＭＶを得るようにされる。この動き判定回路１０８は、例えばフレーム動き情報Ｍ０ＦＭ，ＭＢ１ＦＭの最大値を補間位置の動き情報ＭＶとする。
【産業上の利用可能性】
【００８７】
この発明は、補間位置に対応した画素単位の現フィールドのフレーム動き情報および補間位置に対応したブロック単位の１フィールド前のフレーム動き情報を用いて補間位置の動き情報を得ることで、記憶素子（メモリ）の容量を大幅に削減でき、回路規模を小さくできるものであり、動き情報に基づいてインタレース信号をプログレッシブ信号に変換する用途に適用できる。
【図面の簡単な説明】
【００８８】
【図１】実施の形態としてのＩＰ変換回路の構成を示すブロック図である。
【図２】ＩＰ変換処理を説明するための図である。
【図３】ＩＰ変換処理を説明するための図である。
【図４】画素単位動き判定回路の構成を示すブロック図である。
【図５】ソフトウェアで実現するための画像信号処理装置の構成を示すブロック図である。
【図６】ＩＰ変換処理の手順を示すフローチャートである。
【図７】インタレース信号を説明するための図である。
【図８】一般的なＩＰ変換の処理を説明するための図である。
【図９】ＩＰ変換回路の構成例を示すブロック図である。
【図１０】ＩＰ変換処理を説明するための図である。
【図１１】画素単位動き判定回路の構成を示すブロック図である。
【図１２】動き適応補間演算回路の要部の構成を示すブロック図である。
【符号の説明】
【００８９】
１００・・・ＩＰ変換回路、１０１・・・入力端子、１０２，１０３，１０６・・・記憶素子、１０４・・・画素単位フレーム動き情報取得回路、１０５・・・ブロック単位フレーム動き情報取得回路、１０７・・・画素単位フィールド動き情報取得回路、１０８・・・画素単位動き判定回路、１０８ａ・・・最大値選択部、１０８ｂ・・・最小値選択部、１０８ｃ・・・α値変換部、１０９・・・動き適応補間演算回路、１１０・・・出力ライン選択回路、１１１・・・出力端子、２０７ａ・・・平均化部、２０７ｂ，２０７ｃ・・・乗算器、２０７ｄ・・・加算器、３００・・・画像信号処理装置
【図１】
2005151133.tif 000003
【図２】
2005151133.tif 000004
【図３】
2005151133.tif 000005
【図４】
2005151133.tif 000006
【図５】
2005151133.tif 000007
【図６】
2005151133.tif 000008
【図７】
2005151133.tif 000009
【図８】
2005151133.tif 000010
【図９】
2005151133.tif 000011
【図１０】
2005151133.tif 000012
【図１１】
2005151133.tif 000013
【図１２】
2005151133.tif 000014