(57)【要約】【課題】  比誘電率が低く、機械的特性にも優れた層間絶縁膜の形成方法、および、これを用いた半導体装置の製造方法を提供する。【解決手段】  下層配線１上に形成された拡散防止膜２の上に、空孔形成材を含み低誘電率材料からなる第１の絶縁膜を形成する。次に、第１の絶縁膜にプラズマ処理を施して空孔形成材を除去し、第１の絶縁膜を第１の多孔質絶縁膜２３にする。この絶縁膜を形成する工程およびプラズマ処理する工程を繰り返して行うことにより、第１の多孔質絶縁膜２３の上に、第２の多孔質絶縁膜２６および第３の多孔質絶縁膜３０を積層する。これにより、所定の膜厚を有する層間絶縁膜３を形成することができる。【選択図】      図１６
2005223195.tif 000002
【特許請求の範囲】
【請求項１】
半導体基材上に、空孔形成材を含み低誘電率材料からなる絶縁膜を形成する工程と、
前記絶縁膜をプラズマ処理して前記空孔形成材を除去し、前記絶縁膜を多孔質絶縁膜にする工程と、
前記絶縁膜を形成する工程および前記プラズマ処理する工程を繰り返して行うことにより、前記多孔質絶縁膜の上に１以上の他の多孔質絶縁膜を積層して所定の膜厚の層間絶縁膜にする工程とを有することを特徴とする層間絶縁膜の形成方法。
【請求項２】
前記絶縁膜はプラズマＣＶＤ法により形成され、
前記プラズマ処理は、前記絶縁膜を形成するチャンバと同一のチャンバ内で、前記絶縁膜の形成に連続して行われる請求項１に記載の層間絶縁膜の形成方法。
【請求項３】
前記プラズマ処理は、Ｈ２ガス、Ｈｅガス、Ａｒガス、Ｎ２ＯガスおよびＮＨ３ガスよりなる群から選ばれる少なくとも１のガスを用いて行われる請求項１または２に記載の層間絶縁膜の形成方法。
【請求項４】
前記絶縁膜は、水素原子、アルキル基およびアリル基よりなる群から選ばれる少なくとも１の原子または有機基と結合したシリコン原子を有するＳｉＯ２膜である請求項１〜３のいずれか１に記載の層間絶縁膜の形成方法。
【請求項５】
前記絶縁膜はＭＳＱ膜およびＨＳＱ膜のいずれか一方である請求項４に記載の層間絶縁膜の形成方法。
【請求項６】
前記空孔形成材は、前記シリコン原子に結合した有機基よりも低い熱分解温度を有する請求項４または５に記載の層間絶縁膜の形成方法。
【請求項７】
多層配線構造を有する半導体装置の製造方法において、
半導体基板上に形成された下層配線の上に拡散防止膜を形成する工程と、
前記拡散防止膜の上に、前記請求項１〜６のいずれか１に記載の方法を用いて層間絶縁膜を形成する工程と、
前記層間絶縁膜の上にキャップ膜を形成する工程と、
前記キャップ膜、前記層間絶縁膜および前記拡散防止膜をドライエッチングして、前記下層配線に至る配線溝を形成する工程と、
前記配線溝に銅配線層を埋め込み、前記下層配線に電気的に接続する溝配線を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
前記配線溝を形成する工程は、前記キャップ膜の上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、前記キャップ膜および前記層間絶縁膜に第１のドライエッチングを行い、前記拡散防止膜に至る開口部を形成する工程と、
前記レジスト膜を除去する工程と、
前記キャップ膜をハードマスクとして前記拡散防止膜に第２のドライエッチングを行い、前記下層配線に至る配線溝を形成する工程とを有する請求項７に記載の半導体装置の製造方法。
【請求項９】
前記配線溝を形成する工程は、前記キャップ膜の上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、前記キャップ膜、前記層間絶縁膜および前記拡散防止膜をドライエッチングし、前記下層配線に至る配線溝を形成する工程と、
前記レジスト膜を除去する工程とを有する請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、層間絶縁膜の形成方法および半導体装置の製造方法に関し、より詳しくは、多孔質の低誘電率絶縁膜からなる層間絶縁膜の形成方法およびこの方法を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置の微細化・高速化に伴い、配線構造の多層化が進んでいる。しかし、このような微細化、高速化および多層化が進むにつれて、配線抵抗並びに配線間および配線層間の寄生容量の増大による信号遅延が問題となる。信号遅延Ｔは配線抵抗Ｒと寄生容量Ｃの積に比例することから、信号遅延Ｔを小さくするためには、配線層の低抵抗化とともに寄生容量を小さくすることが必要となる。
【０００３】
配線抵抗Ｒを低減するには、配線材料としてより低抵抗のものを用いればよい。例えば、従来のＡｌ（アルミニウム）配線からＣｕ（銅）配線へ移行することが挙げられる。
【０００４】
一方、配線層間の寄生容量Ｃと、配線層の間に設けられる層間絶縁膜の比誘電率ε、配線層の間隔ｄおよび配線層の側面積Ｓとの間には、Ｃ＝（ε・Ｓ）／ｄの関係がある。したがって、寄生容量Ｃを低減するには、低誘電率の絶縁膜（以下、Ｌｏｗ−ｋ膜という。）を層間絶縁膜として用いることが必要となる。
【０００５】
Ｌｏｗ−ｋ膜を用いた銅配線の形成方法としては、ダマシン法によるものがある（例えば、特許文献１参照。）。これは、銅がアルミニウムに比較してエッチングレートの制御が困難であることに鑑み、銅をエッチングせずに配線を形成する技術として知られている。
【０００６】
ダマシン法は、具体的には、下層配線の上にエッチングストッパ膜、Ｌｏｗ−ｋ膜およびキャップ膜を順に形成した後、レジスト膜をマスクとしたドライエッチングによって配線溝を形成し、アッシングによりレジスト膜を除去してから配線溝内に銅層を埋込むことによって銅配線層を形成する方法である。銅層の埋込みは、メッキ法により配線溝を埋設するようにして銅層を形成した後、配線溝の内部にのみ銅層を残すようにＣＭＰ（化学的機械研磨）法を用いて表面を平坦化することによって実現することができる。
【０００７】
ところで、従来は、ＳｉＯ２（酸化シリコン）膜が層間絶縁膜として用いられていた。しかしながら、低誘電率化を図るために、最近では、フッ素原子や有機基を含むシリコン酸化膜が層間絶縁膜として用いられるようになってきている。特に、シリコン酸化膜の骨格にメチル基を有するＭＳＱ（メチルシルセスキオキサン）膜は、比誘電率が２．７程度と低いことから、Ｌｏｗ−ｋ膜として有望視されている。
【０００８】
また、さらなる比誘電率の低減化のために、ＭＳＱ膜を多孔質化することも行われている。具体的には、適当な空孔形成材（ポロジェン）を添加したＭＳＱ膜を支持体上に成膜した後、熱処理またはプラズマ処理によって空孔形成材を除去することによって、ＭＳＱ膜の内部に空孔を導入することができる。
【０００９】
【特許文献１】特開２００２−２７０５８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、この方法では、ＭＳＱ膜の奥深くに存在する空孔形成材の除去が不十分なものとなり易い。このため、膜厚方向に空孔を均一に形成することができず、比誘電率が上昇するという問題があった。これに対して、空孔形成材の除去率を高めるために、熱処理時間を長くしたり、高エネルギーのプラズマ処理を施したりした場合には、ＭＳＱ膜へのダメージが大きくなるという問題もあった。
【００１１】
さらに、空孔形成材がＭＳＱ膜から抜け出す際にＭＳＱ膜の骨格の一部が破壊されることによって、ＭＳＱ膜の機械的強度が低下するという問題もあった。こうした現象は、ＭＳＱ膜の膜厚が大きくなるにしたがい顕著になると考えられる。
【００１２】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、比誘電率が低く、機械的特性にも優れた層間絶縁膜の形成方法、および、これを用いた半導体装置の製造方法を提供することにある。
【００１３】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１４】
本発明の層間絶縁膜の形成方法は、半導体基材上に、空孔形成材を含み低誘電率材料からなる絶縁膜を形成する工程と、この絶縁膜をプラズマ処理して空孔形成材を除去し、絶縁膜を多孔質絶縁膜にする工程と、絶縁膜を形成する工程およびプラズマ処理する工程を繰り返して行うことにより、多孔質絶縁膜の上に１以上の他の多孔質絶縁膜を積層して所定の膜厚の層間絶縁膜にする工程とを有することを特徴とするものである。
【００１５】
本発明の層間絶縁膜の形成方法において、絶縁膜はプラズマＣＶＤ法により形成することができ、プラズマ処理は、絶縁膜を形成するチャンバと同一のチャンバ内で、絶縁膜の形成に連続して行うことができる。
【００１６】
また、本発明の層間絶縁膜の形成方法において、プラズマ処理は、Ｈ２ガス、Ｈｅガス、Ａｒガス、Ｎ２ＯガスおよびＮＨ３ガスよりなる群から選ばれる少なくとも１のガスを用いて行うことが好ましい。
【００１７】
また、本発明の層間絶縁膜の形成方法において、絶縁膜は、水素原子、アルキル基およびアリル基よりなる群から選ばれる少なくとも１の原子または有機基と結合したシリコン原子を有するＳｉＯ２膜であることが好ましい。この場合、絶縁膜は、ＭＳＱ膜およびＨＳＱ膜のいずれか一方とすることができる。
【００１８】
さらに、本発明の層間絶縁膜の形成方法において、空孔形成材は、シリコン原子に結合した有機基よりも低い熱分解温度を有することが好ましい。
【００１９】
本発明の半導体装置の製造方法は、多層配線構造を有する半導体装置の製造方法において、半導体基板上に形成された下層配線の上に拡散防止膜を形成する工程と、この拡散防止膜の上に、上記のいずれかの方法により層間絶縁膜を形成する工程と、この層間絶縁膜の上にキャップ膜を形成する工程と、キャップ膜、層間絶縁膜および拡散防止膜をドライエッチングして、下層配線に至る配線溝を形成する工程と、この配線溝に銅配線層を埋め込み、下層配線に電気的に接続する溝配線を形成する工程とを有することを特徴とするものである。
【００２０】
本発明の半導体装置の製造方法において、配線溝を形成する工程は、キャップ膜の上に所定のパターンを有するレジスト膜を形成する工程と、このレジスト膜をマスクとして、キャップ膜および層間絶縁膜に第１のドライエッチングを行い、拡散防止膜膜に至る開口部を形成する工程と、レジスト膜を除去する工程と、キャップ膜をハードマスクとして拡散防止膜に第２のドライエッチングを行い、下層配線に至る配線溝を形成する工程とを有することができる。
【００２１】
また、本発明の半導体装置の製造方法において、配線溝を形成する工程は、キャップ膜の上に所定のパターンを有するレジスト膜を形成する工程と、このレジスト膜をマスクとして、キャップ膜、層間絶縁膜および拡散防止膜をドライエッチングし、下層配線に至る配線溝を形成する工程と、レジスト膜を除去する工程とを有することもできる。
【発明の効果】
【００２２】
この発明は以上説明したように、半導体基材上に、空孔形成材を含み低誘電率材料からなる絶縁膜を形成する工程と、この絶縁膜をプラズマ処理して空孔形成材を除去し、絶縁膜を多孔質絶縁膜にする工程と、絶縁膜を形成する工程およびプラズマ処理する工程を繰り返して行うことにより、多孔質絶縁膜の上に１以上の他の多孔質絶縁膜を積層して所定の膜厚の層間絶縁膜にする工程とを有するので、絶縁膜中に含まれる空孔形成材の除去率を高めることができる。また、空孔形成材が絶縁膜から抜け出す際の分子構造の破壊を抑制することもできる。したがって、比誘電率が低く、機械的強度にも優れた層間絶縁膜を形成することが可能となる。
【００２３】
また、本発明によれば、空孔形成材を含み低誘電率材料からなる絶縁膜を形成した後、この絶縁膜をプラズマ処理することによって空孔形成材を除去し、絶縁膜を多孔質絶縁膜にする。以上の工程を複数回繰り返して行うことにより、多孔質絶縁膜の上に１以上の他の多孔質絶縁膜を積層し、所定の膜厚の層間絶縁膜とした後に、層間絶縁膜に配線溝を形成して銅配線層を埋め込む。すなわち、比誘電率が低く、機械的強度にも優れた層間絶縁膜と銅配線との組み合わせによって、信号遅延が小さく、信頼性にも優れた半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００２４】
図１〜図１６は、本実施の形態における半導体装置の製造方法を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
【００２５】
まず、半導体基材を準備する。例えば、下層配線１（第１の銅配線層）が形成された半導体基板の上に拡散防止膜２を形成する（図１）。
【００２６】
拡散防止膜２としては、例えば、ＳｉＮ（窒化シリコン）膜、ＳｉＣ（炭化シリコン）膜またはＳｉＣＮ（炭窒化シリコン）膜などを用いることができる。尚、拡散防止膜２として、この上に形成する層間絶縁膜とのエッチング選択比の大きい材料を用いた場合には、拡散防止膜２はエッチングストッパ膜としても機能することができる。一方、下層配線１としては、例えば、ＭＯＳトランジスタの拡散層に至るタングステンプラグを用いることができる。尚、簡便のために、図では下層配線１の構造を省略している。
【００２７】
次に、拡散防止膜２の上に層間絶縁膜３を形成する（図１）。ここで、層間絶縁膜３は、空孔４を有する多孔質の低誘電率絶縁膜である。
【００２８】
本発明においては、空孔形成材を含み低誘電率材料からなる絶縁膜を形成した後、この絶縁膜をプラズマ処理することによって空孔形成材を除去し、絶縁膜を多孔質絶縁膜にする。以上の工程を複数回繰り返して行うことにより、多孔質絶縁膜の上に１以上の他の多孔質絶縁膜を積層し、所定の膜厚の層間絶縁膜３とすることを特徴としている。層間絶縁膜３の膜厚は、例えば２００ｎｍ〜２５０ｎｍ程度とすることが好ましい。
【００２９】
具体的には、空孔形成材を含む絶縁膜の薄膜を形成した後、この絶縁膜に対してプラズマ処理を行う。これにより、空孔形成材は、分解して低分子量の成分となった後に揮発して絶縁膜中から抜け出ると考えられる。その結果、薄膜の絶縁膜は、薄膜の多孔質絶縁膜となる。再び、この上に空孔形成材を含む絶縁膜の薄膜を形成した後にプラズマ処理を行うことによって、同様の多孔質絶縁膜を形成する。このようにして多孔質絶縁膜の薄膜を積層して行き、これらの膜厚の合計が所望とする層間絶縁膜の膜厚に達するまで上記の工程を繰り返す。例えば、層間絶縁膜の膜厚を６００ｎｍとする場合には、１回のシーケンスで形成する多孔質絶縁膜の膜厚を２００ｎｍとし、全部で３回のシーケンスを繰り返して行えばよい。尚、最終的に形成される層間絶縁膜の比誘電率は、２．０〜２．５程度であることが好ましい。
【００３０】
図１０〜図１６は、本発明による層間絶縁膜の形成工程を示す概念図である。
【００３１】
まず、下層配線１上に形成された拡散防止膜２の上に、空孔形成材２０を含み低誘電率材料からなる第１の絶縁膜２１を形成する（図１０）。次に、第１の絶縁膜２１に対してプラズマ処理を行い（図１１）、空孔形成材２０を除去する。これにより、第１の絶縁膜２１中に空孔２２が形成されて第１の多孔質絶縁膜２３となる（図１２）。
【００３２】
例えば、第１の絶縁膜２１をプラズマＣＶＤ法により形成する場合には、第１の絶縁膜２１を成膜した後、チャンバ内への原料ガスの供給および電極への高周波の印加を停止するとともに、チャンバ内の残留ガスを排気する。次に、チャンバ内にプラズマ源となるガスを供給し、電極に高周波を印加してプラズマを発生させる。プラズマ処理用のガスとしては、Ｈ２（水素）ガス、Ｈｅ（ヘリウム）ガス、Ａｒ（アルゴン）ガス、Ｎ２Ｏ（一酸化二窒素）ガスおよびＮＨ３（アンモニア）ガスよりなる群から選ばれる少なくとも１のガスを用いることが好ましい。プラズマ処理を終えた後は、チャンバ内へのガスの供給および電極への高周波の印加を停止するとともに、チャンバ内の残留ガスを排気する。以上により、第１の多孔質絶縁膜２３を形成することができる。
【００３３】
第１の多孔質絶縁膜２３を形成した後は、この上に、第１の絶縁膜２１と同じ組成の第２の絶縁膜２４を形成する（図１３）。図１３において、２５は、第２の絶縁膜２４中に含まれる空孔形成材である。次に、第２の絶縁膜２４に対して上記と同様のプラズマ処理を行い、第２の絶縁膜２４を第２の多孔質絶縁膜２６にする（図１４）。図１４において、２７は第２の絶縁膜２４中に形成された空孔である。さらに、第２の多孔質絶縁膜２６の上に、第１の絶縁膜２１および第２の絶縁膜２４と同じ組成の第３の絶縁膜２８を形成する（図１５）。図１５において、２９は、第３の絶縁膜２８中に含まれる空孔形成材である。そして、同様にプラズマ処理を行うことによって、第３の絶縁膜２８を第３の多孔質絶縁膜３０にする（図１６）。図１６において、３１は第３の絶縁膜２８中に形成された空孔である。
【００３４】
以上の工程によって形成された第１の多孔質絶縁膜２３、第２の多孔質絶縁膜２６および第３の多孔質絶縁膜３０によって、本実施の形態における層間絶縁膜３が構成される（図１６）。本発明によれば、薄膜の絶縁膜に対してプラズマ処理を行うので、これらの膜中に含まれる空孔形成材の除去率を高めることができる。また、空孔形成材が絶縁膜から抜け出す際の分子構造の破壊を抑制することもできる。したがって、比誘電率が低く、機械的強度にも優れた層間絶縁膜を形成することが可能となる。
【００３５】
本発明において、１回のシーケンスで形成する多孔質絶縁膜の膜厚は、絶縁膜中から十分に空孔形成材を除去することのできる膜厚によって決定される。すなわち、本発明においては、絶縁膜の膜厚によって空孔形成材の除去率を調整するので、除去率を高めるために高エネルギーのプラズマを絶縁膜に照射する必要はない。ここで、絶縁膜の膜厚が薄いほど空孔形成材の除去率は高くなるが、一方で、所望の膜厚の層間絶縁膜とするのに必要なポーラスＬｏｗ−ｋ膜の形成工程数が多くなる。したがって、実際には、層間絶縁膜の比誘電率とスループットとを比較考量することによって、１回のシーケンスで形成する多孔質絶縁膜の膜厚を適宜決定することが好ましい。
【００３６】
尚、一般に、空孔形成材の除去は、プラズマ処理ではなく熱処理によって行うことも可能である。しかしながら、以下の理由により、本発明においては、熱処理ではなくプラズマ処理によって空孔形成材を除去することとする。
【００３７】
まず、第１に、熱処理による場合には、熱履歴によって先に形成された膜にダメージが与えられることが懸念される。一方、プラズマ処理による場合には、プラズマエネルギーを制御することによって、下層の膜へのダメージを抑制することが可能である。
【００３８】
また、第２に、プラズマ処理による場合には、成膜工程とプラズマ処理工程とを同一のチャンバ内で連続して行うことができる。したがって、層間絶縁膜の形成に必要な全体の処理時間を短くすることができるとともに、異物の混入なども防ぐことができる。一方、熱処理による場合にも、空孔形成材を除去する工程を成膜チャンバと同一のチャンバ内で行うことは可能である。しかしながら、熱処理により空孔形成材を除去するには、温度を４００℃以上（通常は、４５０℃で数分間）の高温にする必要がある。ここで、絶縁膜の成膜温度は３００℃〜３５０℃程度であり、空孔形成材の除去に必要な温度との間に大きな温度差がある。このため、所定の温度に達するまでに相当の待ち時間が必要となり、全体のスループットの低下に繋がる。さらに、半導体装置の信頼性向上などの観点から、製造工程で加えられる熱処理の温度を低くしたいとの要望がある。４００℃以上の温度は製造工程全体で見ても高温に属するため、このような温度で加熱処理を行うことは好ましいとはいえない。
【００３９】
本実施の形態において、層間絶縁膜３を構成する絶縁膜としては、ＳｉＯ２膜よりも低い比誘電率を有する絶縁膜を用いる。具体的には、水素原子、メチル基（−ＣＨ３）などのアルキル基またはアリル基（ＣＨ２＝ＣＨＣＨ２−）と結合したシリコン原子を有するＳｉＯ２膜が挙げられる。例えば、ＭＳＱ（メチルシルセスキオキサン）膜またはＨＳＱ（水素化シルセスキオキサン）膜などが好適である。これらの膜は、プラズマＣＶＤ法または塗布法によって形成することができる。但し、成膜工程とプラズマ処理工程とを同一のチャンバ内で連続して行うことができる観点から、プラズマＣＶＤ法によって形成することが好ましい。
【００４０】
空孔形成材としては、シリコン原子に結合したアルキル基やアリル基よりも熱分解温度の低いものを用いる。空孔形成材の熱分解温度がこれらの有機基の熱分解温度よりも高い場合には、空孔形成材が分解する前に絶縁膜が分解することになるので好ましくない。
【００４１】
層間絶縁膜３を形成した後は、層間絶縁膜３の上にキャップ膜５を形成する（図２）。キャップ膜５は、ダマシン法によるＣＭＰ（Ｃｈｅｍｉｃｈａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ，化学的機械研磨）工程で層間絶縁膜３の保護膜として働く。キャップ膜５としては、例えば、ＳｉＯ２（二酸化シリコン）膜、ＳｉＣ（炭化シリコン）膜またはＳｉＮ（窒化シリコン）膜などを用いることができる。これらの膜は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって形成することができる。
【００４２】
尚、層間絶縁膜３とキャップ膜５との密着性向上を図るために、層間絶縁膜３に対して表面処理を行うことにより改質層（図示せず）を形成してからキャップ膜４を形成してもよい。また、層間絶縁膜３とキャップ膜５との間に中間膜（図示せず）を設けることによって、これらの膜の密着性向上を図ってもよい。
【００４３】
キャップ膜５を形成した後は、所定のパターンを有するレジスト膜６を形成する（図３）。具体的には、キャップ膜５の全面にフォトレジスト（図示せず）を塗布し、所定のパターンを有するマスクを介して露光した後に現像する。これにより、フォトレジストをパターニングしてレジスト膜６を形成することができる。
【００４４】
露光光の種類は、半導体装置のデザイン・ルールに応じて適宜選択することができる。例えば、０．２５μｍ〜０．１３μｍのデザイン・ルールではＫｒＦ（フッ化クリプトン）エキシマレーザ（波長：２４８ｎｍ）が、９０ｎｍのデザイン・ルールではＡｒＦ（フッ化アルゴン）エキシマレーザ（波長：１９３ｎｍ）が、６５ｎｍ以下のデザイン・ルールではＦ２レーザ（波長：１５７ｎｍ）が、それぞれ露光装置の光源として用いられる。
【００４５】
尚、本実施の形態においては、キャップ膜５の上に反射防止膜（図示せず）を設けてからレジスト膜６を形成してもよい。反射防止膜は、フォトレジストをパターニングする際に、フォトレジストを透過した露光光を吸収することによって、フォトレジストと反射防止膜との界面における露光光の反射をなくす役割を果たす。反射防止膜としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。
【００４６】
次に、キャップ膜５、層間絶縁膜３および拡散防止膜２をドライエッチングして、下層配線１に至る配線溝を形成する。
【００４７】
例えば、拡散防止膜２がエッチングストッパ膜としても働く場合には、レジスト膜６をマスクとし、キャップ膜５および層間絶縁膜３に対して第１のドライエッチングを行う。このエッチングは、拡散防止膜２に達した時点で自動的に終了し、拡散防止膜２に至る開口部７が形成される（図４）。この場合、拡散防止膜２としては、層間絶縁膜３とのエッチング選択比の大きい材料を用いる。
【００４８】
次に、不要となったレジスト膜６を除去するためにアッシングを行う。アッシングは酸素を用いて行うこともできるが、層間絶縁膜３にダメージを与えないためには、水素を含む還元性雰囲気下でのアッシングが好ましい。
【００４９】
アッシングを終えた後は、さらに洗浄処理を行うことによってアッシング残渣を除去する。これにより、図５に示す構造が得られる。
【００５０】
アッシングおよび洗浄処理によってレジスト膜６を除去した後は、キャップ膜５をハードマスクとし、エッチングストッパ膜２に対して第２のドライエッチングを行う。これにより、下層配線１に至る配線溝８を形成することができる（図６）。
【００５１】
尚、本実施の形態においては、レジスト膜６をマスクとしたキャップ膜５、層間絶縁膜３およびエッチングストッパ膜２のドライエッチングによって配線溝８を形成してもよい。この場合、キャップ膜５はハードマスクとして機能する必要はない。ドライエッチング終了後に、不要となったレジスト膜６をアッシングにより除去することによって、図６に示す構造を得ることができる。
【００５２】
配線溝８を形成した後は、洗浄処理によってエッチング残渣を除去する。その後、メッキ法およびＣＭＰ法を用いて配線溝８の内部に銅配線層を埋め込み、下層配線１に電気的に接続する溝配線を形成する。
【００５３】
まず、配線溝８を含む全面にバリアメタル膜９を形成した後、シードＣｕ（銅）膜１０を形成する（図７）。これらの膜は、スパッタリング法によって形成することができる。
【００５４】
バリアメタル膜９としては、例えば、Ｔａ（タンタル）膜、ＴａＮ（窒化タンタル）膜、Ｗ（タングステン）膜、ＷＮ（窒化タングステン）膜、Ｔｉ（チタン）膜またはＴｉＮ（窒化チタン）膜などを用いることができる。
【００５５】
シードＣｕ膜１０を形成した後は、メッキ法によってＣｕ層１１を形成する（図８）。次に、加熱処理を行い、銅を粒成長させるとともに配線溝８の内部にＣｕを均一に充填させる。その後、ＣＭＰ法によって表面を平坦化し、配線溝８の内部を除いてＣｕ層１１、シードＣｕ膜１０およびバリアメタル膜９を除去する。
【００５６】
以上の工程によって、下層配線１に電気的に接続する溝配線１２を形成することができる（図９）。その後、溝配線１２に電気的に接続するビアプラグを形成した後、同様の工程を繰り返すことによって多層配線構造を形成することができる。
【００５７】
本発明によれば、比誘電率が低くて機械的強度にも優れた層間絶縁膜を形成することができるので、これと銅配線とを組み合わせることによって、信号遅延が小さく、信頼性にも優れた半導体装置を製造することが可能となる。
【００５８】
尚、本実施の形態においては、シングルダマシンプロセスの例について説明したが、本発明はこれに限られるものではない。本発明は、デュアルダマシンプロセスにも同様に適用することが可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明による半導体装置の製造方法を示す断面図である。
【図２】本発明による半導体装置の製造方法を示す断面図である。
【図３】本発明による半導体装置の製造方法を示す断面図である。
【図４】本発明による半導体装置の製造方法を示す断面図である。
【図５】本発明による半導体装置の製造方法を示す断面図である。
【図６】本発明による半導体装置の製造方法を示す断面図である。
【図７】本発明による半導体装置の製造方法を示す断面図である。
【図８】本発明による半導体装置の製造方法を示す断面図である。
【図９】本発明による半導体装置の製造方法を示す断面図である。
【図１０】本発明による層間絶縁膜の形成方法を示す断面図である。
【図１１】本発明による層間絶縁膜の形成方法を示す断面図である。
【図１２】本発明による層間絶縁膜の形成方法を示す断面図である。
【図１３】本発明による層間絶縁膜の形成方法を示す断面図である。
【図１４】本発明による層間絶縁膜の形成方法を示す断面図である。
【図１５】本発明による層間絶縁膜の形成方法を示す断面図である。
【図１６】本発明による層間絶縁膜の形成方法を示す断面図である。
【符号の説明】
【００６０】
１  下層配線
２  エッチングストッパ膜
３  層間絶縁膜
４，２２，２７，３１  空孔
５  キャップ膜
６  レジスト膜
７  開口部
８  配線溝
９  バリアメタル膜
１０  シードＣｕ膜
１１  Ｃｕ層
１２  溝配線
２０，２５，２９  空孔形成材
２１  第１の絶縁膜
２３  第１の多孔質絶縁膜
２４  第２の絶縁膜
２６  第２の多孔質絶縁膜
２８  第３の絶縁膜
３０  第３の多孔質絶縁膜
【図１】
2005223195.tif 000003
【図２】
2005223195.tif 000004
【図３】
2005223195.tif 000005
【図４】
2005223195.tif 000006
【図５】
2005223195.tif 000007
【図６】
2005223195.tif 000008
【図７】
2005223195.tif 000009
【図８】
2005223195.tif 000010
【図９】
2005223195.tif 000011
【図１０】
2005223195.tif 000012
【図１１】
2005223195.tif 000013
【図１２】
2005223195.tif 000014
【図１３】
2005223195.tif 000015
【図１４】
2005223195.tif 000016
【図１５】
2005223195.tif 000017
【図１６】
2005223195.tif 000018