(57)【要約】【課題】  薄膜トランジスタのチャネル領域に入射する光を抑えるための第１遮光膜および第２遮光膜からなる積層遮光膜を用いた薄膜トランジスタにおいて、第１遮光膜に良好な電気的接続が得られるコンタクト構造を提供して、薄膜トランジスタの光リーク電流を低減でき、かつ、遮光膜によるバックゲート効果が薄膜トランジスタに与える影響を低く抑えることができる薄膜トランジスタ、ＴＦＴ基板、及び、液晶表示装置を提供する。【解決手段】  第１遮光膜と電気的接続をするための低抵抗層を第２遮光膜の一部に設け、低抵抗層の上部に遮光コンタクトホールを設ける。これにより、第１遮光膜の電気的接続も第２遮光膜の低抵抗層を介することで容易に行うことができる。【選択図】図１Ｈ
2005223015.tif 000002
【特許請求の範囲】
【請求項１】
導電性の第１遮光膜によって遮光される活性層を有し、前記第１遮光膜と前記活性層との間に前記第１遮光膜に接して第２遮光膜を有し、前記第２遮光膜の前記活性層に対向する表面部分のキャリア濃度が１０１７atoms/cm3以下であることを特徴とする薄膜トランジスタであって、
前記第１遮光膜と電気的接続をするための低抵抗層を前記第２遮光膜の一部に有し、前記低抵抗層の上部に遮光コンタクトホールを有していることを特徴とする薄膜トランジスタ。
【請求項２】
導電性の第１遮光膜によって遮光される活性層を有し、前記第１遮光膜と前記活性層との間に第２遮光膜を有し、前記第１遮光膜と電気的接続をするための低抵抗層を前記第２遮光膜の一部に有し、前記低抵抗層の上部に遮光コンタクトホールを有し、
該第２遮光膜の前記活性層に対向する表面部分の電界強度が、前記第１遮光膜に対向する表面部分の電界強度の８０％以下としたことを特徴とする薄膜トランジスタ。
【請求項３】
前記第２遮光膜と前記活性層との間の距離が１００〜３５０ｎｍであることを特徴とする、請求項２に記載の薄膜トランジスタ。
【請求項４】
前記活性層は、ソース領域とチャネル領域との間、及び、ドレイン領域とチャネル領域との間に、ソース領域及びドレイン領域と同じ導電型で且つソース領域及びドレイン領域よりも不純物濃度が低い低濃度キャリア領域を有し、前記第２遮光膜は、前記チャネル領域及び前記低濃度キャリア領域と、平面的に重なり合う部分を有することを特徴とする、請求項１から３の何れかに記載の薄膜トランジスタ。
【請求項５】
前記第２遮光膜が、半導体膜であることを特徴とする、請求項１から４の何れかに記載の薄膜トランジスタ。
【請求項６】
前記第２遮光膜が光吸収性を有することを特徴とする、請求項１から４の何れかに記載の薄膜トランジスタ。
【請求項７】
光透過性の基板と、前記基板上に形成された複数の薄膜トランジスタから成るトランジスタアレイと、前記基板と前記薄膜トランジスタとの間に配設された導電性の第１遮光膜とを備えるＴＦＴ基板において、
第１遮光膜によって遮光される活性層を有し、前記第１遮光膜と前記活性層との間に前記第１遮光膜に接して第２遮光膜を有し、前記第２遮光膜の、前記活性層に対向する表面部分のキャリア濃度が１０１７atoms/cm3以下であって、  前記第１遮光膜と電気的接続をするための低抵抗層を前記第２遮光膜の一部に有し、前記低抵抗層の上部に遮光コンタクトホールを有していることを特徴とするＴＦＴ基板。
【請求項８】
前記複数の薄膜トランジスタのそれぞれに対応して画素電極を備え、前記画素電極は対応する薄膜トランジスタによって駆動されることを特徴とする、請求項７に記載のＴＦＴ基板。
【請求項９】
前記画素電極に並列に画素容量が接続されることを特徴とする、請求項８に記載のＴＦＴ基板。
【請求項１０】
前記複数の薄膜トランジスタとは別の薄膜トランジスタを備え、該別の薄膜トランジスタには前記第１遮光膜及び第２遮光膜の何れもが配設されないことを特徴とする請求項７又は８に記載のＴＦＴ基板。
【請求項１１】
請求項７〜１０の何れかに記載のＴＦＴ基板と、該ＴＦＴ基板に対向して配設される対向基板と、前記ＴＦＴ基板と前記対向基板との間に配設された液晶層とを備えることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体デバイス、液晶表示装置、及び、それらの製造方法に関し、特に、薄膜半導体デバイスのリーク電流を低減できる薄膜半導体デバイスおよび液晶表示装置に関する。
【背景技術】
【０００２】
近年、ＯＡ（Office Automation）機器用表示装置として、液晶表示装置を用いた各種の表示装置の開発が行われている。各種の液晶表示装置のなかでも、能動素子である薄膜トランジスタ（ＴＦＴ）をスイッチング素子として使用するアクティブマトリクス型液晶表示装置では、走査線数が増加した場合であっても、コントラストや応答速度があまり低下しないという利点がある。このため、高品位のＯＡ機器用表示装置やハイビジョンＴＶ用表示装置には、アクティブマトリクス型液晶表示装置が用いられることが多い。また、アクティブマトリクス型液晶表示装置を、プロジェクタ等の投射型表示装置のライトバルブとして使用した場合には、大画面表示が容易に得られるという利点がある。
【０００３】
液晶表示装置を、投射型表示装置のライトバルブとして使用する場合には、液晶表示装置は、光源と、光源からの光を投射する光学系との間に配置される。このとき、液晶表示装置は、光源が液晶表示装置の対向基板側に、光学系が液晶表示装置の薄膜半導体デバイス・アレイ基板（ＴＦＴ基板）側になるように配置される。液晶表示装置は、光源から入射する比較的高輝度の光のうち、光学系側に透過する光の強度を、画面情報に基づいて制御する。より詳細には、液晶表示装置は、薄膜トランジスタをスイッチング駆動し、画素ごとに液晶層に印加する電界を制御して各画素の透過率を変化させることで、透過光の強度を調整する。液晶表示装置を通過した光は、レンズなどで構成された投影用の光学系を介して拡大投影される。
【０００４】
通常、アクティブマトリクス型液晶表示装置では、アモルファスシリコン（amorphous silicon）や多結晶シリコンなどの半導体層が、薄膜トランジスタの活性層として使用される。この活性層に光が入射すると、光励起によるリーク電流（光リーク電流）が発生し、コントラストの低下などによって、液晶表示装置の表示性能が低下する。特に、アクティブマトリクス型液晶表示装置を、投影型表示装置のライトバルブとして用いる場合には、液晶表示装置には高輝度の光が入射するため、発生する光リーク電流による影響が大きくなる。また、この場合、液晶表示装置には、光源からの光だけでなく、投影用の光学系で反射した光も薄膜トランジスタの活性層に入射するため、光リーク電流による影響は一層大きくなる。近年では、投射型表示装置の小型化や高輝度化が進んでおり、ライトバルブとして使用される液晶表示装置に入射する光の輝度が増加する傾向にある。このため、光リーク電流の問題はより深刻なものとなっている。
【０００５】
光リーク電流による影響を低減する技術として、例えば、特開２０００−３３８９０３号公報では、薄膜半導体デバイス・アレイ基板（ＴＦＴ基板）上に遮蔽膜を設けた構造において、
また、特開２００１−０３３７７１号公報、特開平０６−１６０８９９号公報、特開平１１−０８４４２２号公報に、薄膜トランジスタに入射する戻り光を遮光して、その光量を低減する技術が記載されている。
【０００６】
また、特願２００３−０２４４７３においては、光リークの低減のためには光の回り込みを抑制するために遮光膜と薄膜トランジスタの距離が短い方が良く、一方、遮光膜によるバックゲート効果の影響を避けるためには遮光膜と薄膜トランジスタの距離が長い方が良い、という、相反する案件に対する解決案として、以下のような提案がなされている。
【０００７】
タングステンシリサイド膜からなる第１遮光膜と、薄膜トランジスタの活性層との間に、アモルファスシリコン膜からなる光透過性を有しない第２遮光膜を配置し、その第２遮光膜の薄膜トランジスタの活性層に対向する表面部分のキャリア濃度を１０１７atoms/cm3以下に設定することで、
（１）第２遮光膜と活性層の距離を短くして、第２遮光膜と活性層の間に入り込む光の量を減らし、また、入った光の一部はアモルファスシリコン膜で吸収して、活性に到達する光量を低減する
（２）薄膜トランジスタの活性層に対向する第２遮光膜の表面部分のキャリア濃度を１０１７atoms/cm3以下と低く設定することで第１遮光膜および第２遮光膜によるバックゲート効果を低減させることにより、リーク電流を低く抑えることができ、かつ、遮光膜によるバックゲート効果を抑制して、薄膜トランジスタのスイッチング特性を良好にできる。
【０００８】
図５は、従来例の一実施形態例の液晶表示装置の薄膜トランジスタ付近を平面図として示し、図６は、図５のＡ−Ａ′断面を示している。以下、図５及び図６を参照して、アクティブマトリクス型液晶表示装置を構成する薄膜トランジスタ・アレイ基板（ＴＦＴ基板）３２の構造について詳述する。なお、図５及び図６では、ＴＦＴ基板３２に含まれる複数の薄膜トランジスタのうちの１つを示している。
【０００９】
図５に示すように、ＴＦＴ基板３２は、マトリクス状に配置される複数の薄膜トランジスタ３３を有し、各薄膜トランジスタ３３は、互いに平行にＹ方向に沿って延びる複数のデータ線２８ａと、互いに平行にＸ方向に沿って延びる複数のゲート線２６ａとの交点付近に形成される。ゲート線２６ａは、キャリアがドープされたポリシリコン膜やシリサイド膜などからなり、データ線２８ａは、アルミニウム膜などからなる。ブラックマトリクス３４は、遮光性を有するクロム膜などからなり、ゲート線２６ａ、データ線２８ａ、及び、薄膜トランジスタ３３に空間的に重なるように形成される。画素領域３１は、ゲート線２６ａとデータ線２８ａとによって（ブラックマトリクス３４によって）区画され、画素領域３１には、透明電極からなる、ほぼ矩形状の画素電極２３が配置される。
【００１０】
図６に示すように、ＴＦＴ基板３２は、下層側から順次に積層された基板１、下地絶縁膜２、第１遮光膜３、第２遮光膜５、第２絶縁膜６、及び、活性層７を有する。また、活性層７の上層側に、ゲート絶縁膜１０と、ゲート電極１３と、第１層間絶縁膜１４と、ソース電極１５と、ドレイン電極１６と、第２層間絶縁膜１７と、下部電極１８と、容量絶縁膜１９と、上部電極２０と、第３層間絶縁膜２１と、平坦化膜２２と、画素電極２３とが形成される。
【００１１】
下地絶縁膜２は、酸化シリコンからなり、高歪点ガラス基板からなる基板１上の全面に形成される。第１遮光膜３は、導電性を有し、光を反射するタングステンシリサイドからなり、基板１側から入射する光を遮断する。第１遮光膜３は、図５に示すように、データ線２８ａに対応する領域３ａ、ゲート線２６ａに対応する領域３ｂ、及び、薄膜トランジスタ３３に対応する領域３ｃに形成される。第１遮光膜３は、薄膜トランジスタ３３に対応する領域３ｃの下層側では、Ｘ方向に関して活性層７に重なる領域に、或いは、活性層７よりも少し広めの領域に形成される。
【００１２】
第２遮光膜５は、非光透過性を有し、光の吸収が可能なアモルファスシリコンからなり、図５に示すように、ゲート線２６ａに対応する領域５ａ、及び、薄膜トランジスタ３３に対応する領域５ｂに形成される。第２遮光膜５は、薄膜トランジスタ３３に対応する領域の下層側では、Ｘ方向に関して活性層７に重なる領域に、或いは、活性層７よりも少し広めの領域に形成される。また、第２遮光膜５の活性層７に対向する表面部分のキャリア濃度は、１０１７atoms/cm3以下に設定される。第２遮光膜５は、第１遮光膜３と空間的に重なるように、或いは、第１遮光膜３よりも内側に入るように配置される。第２絶縁膜６は、酸化シリコンからなり、第２遮光膜５と活性層７との間に、１５０ｎｍ程度の膜厚で形成される。
【００１３】
活性層７は、第２絶縁膜６上に形成され、薄膜トランジスタ３３（図５）の活性層を構成する。活性層７のＸ方向の両端では、中央部に比して、Ｙ方向の幅が広く形成される。活性層７のＸ方向の一端付近には、キャリア濃度が高く設定されるソース領域８が形成され、Ｘ方向の他端付近には、キャリア濃度が高く設定されるドレイン領域９が形成される。ソース領域８は、第１データ線２８ａと空間的に重なるように配置され（図５）、アルミニウムシリコンからなるソース電極１５（コンタクトホール２９ａ）を介して、第１データ線２８ａと接続する。ドレイン領域９は、第２データ線２８ｂと空間的に重なるように配置され（図５）、アルミニウムシリコンからなるドレイン電極１６（コンタクトホール２９ｂ）を介して、第２データ線２８ｂと接続する。
【００１４】
活性層７上には、酸化シリコンからなるゲート絶縁膜１０が形成され、ゲート絶縁膜１０上には、活性層７のＸ方向に関して中央付近に、タングステンシリサイドからなるゲート電極１３が形成される。ソース領域８とゲート電極の直下のチャネル領域２７との間には低濃度キャリア領域１１が形成され、ドレイン領域９とチャネル領域２７との間には別の低濃度キャリア領域１２が形成される。チャネル領域２７は、ゲート線２６ａから突き出した配線２６ｂと空間的に重なるように配置され（図５）、ゲート電極１３とゲート線２６（２６ａおよび２６b）とは、コンタクトホールを介して接続される。ゲート絶縁膜１０上及びゲート電極１３上には、酸化シリコンからなる第１層間絶縁膜１４が形成される。
【００１５】
第２層間絶縁膜１７は、窒化シリコンからなり、第１層間絶縁膜１４、ソース電極１５、及び、ドレイン電極１６上に形成される。第２層間絶縁膜１７上には、クロムと微結晶化シリコンとの積層からなる下部電極１８が形成される。下部電極１８の上部には、窒化シリコンからなる容量絶縁膜１９が形成され、その容量絶縁膜１９上には、チタン、アルミニウムシリコン、及び、微結晶化シリコンの積層からなる上部電極２０が形成される。上部電極２０は、第２データ線２８ｂ（図５）を介してドレイン電極１６に接続される。上部電極１０と下部電極１８とは、容量絶縁膜１９を挟んで対向し、画素容量を構成する。上部電極２０上には、窒化シリコンからなる第３層間絶縁膜２１が形成される。
【００１６】
平坦化膜２２は、アクリル樹脂からなり、第３層間絶縁膜２１上に形成される。平坦化膜２２は、薄膜半導体デバイス・アレイ基板３２の表面の平坦性を高める。
【００１７】
画素電極２３は、ＩＴＯ（インジウム−錫酸化物）からなり、画素領域３１（図５）に形成される透明電極として構成される。画素電極２３は、平坦化膜２２上に形成され、コンタクトホールを介して上部電極２０と接続する。液晶表示装置では、図示しない液晶に印加される電界を、画素電極２３に与える電位を変化させることで制御し、基板１側（光源側）からの光の透過量が制御される。
【００１８】
また、このような構造の薄膜トランジスタを作製する上では、第１遮光膜３の電位を制御するために電気的な接続が必要であり、模式的には図７に示すような構造になる。即ち、活性層７から離れた位置で第１遮光膜３と遮光電極７３が遮光コンタクトホール７０を介して接続される。なお、遮光コンタクトホール７０は複数の薄膜トランジスタに対して共用されるものであって、例えば、図５において１画素が示されているが、実際には隣り合う画素により、第１遮光膜３はＸ方向に延びており、画素アレイの終端部において遮光コンタクトホール７０が１箇所形成され、このＸ方向の１ラインがＹ方向に繰り返される。
【００１９】
このような構造において、第１遮光膜３と遮光電極７３とを接続する方法としては、例えば図８のような方法がとられる。図８には第１遮光膜３と遮光電極７３が接続されるまでの工程を示す。
【００２０】
まず、図８（ａ）に示すように、透明絶縁物からなる基板１に下地絶縁膜２、第１遮光膜３および第２遮光膜５が形成され、続いて第２絶縁膜６、活性層７およびゲート絶縁膜１０が形成され、さらにゲート電極１３が形成され、図示しないソース領域１５およびドレイン領域１６が形成され、続いて第１層間膜１４が形成された後に、フォトレジスト９１をマスクに第１層間膜１４、ゲート絶縁膜１０および第２絶縁膜６をエッチングし、続いて第２遮光膜５をエッチングして第１遮光膜３の界面までエッチングすることで遮光コンタクトホール７０が形成される。
【００２１】
次に、図８（ｂ）に示すように、例えばアルミニウムを５００ｎｍ厚に成膜した後、フォトリフォグラフィおよびエッチングを用いて遮光電極７３が形成される。
【００２２】
しかしながら、このような構造においては、遮光コンタクトホール７０を形成する際に、第２遮光膜５をエッチングして第１遮光膜３との界面でエッチングを停止させることが難しく、第１遮光膜３の電位を安定させることが困難になるという問題がある。
【００２３】
これは、第２遮光膜５がキャリア濃度を１０１７atoms/cm3以下とするため高抵抗アモルファスシリコンからなり、第１遮光膜３が約８０％のシリコンを含むタングステンシリサイド膜からなっていることに起因している。遮光コンタクトホール７０を形成する場合においては、第１遮光膜３と第２遮光膜５のそれぞれの膜に含まれるシリコン量の比率が近いため、例えば、ＣＦ4とＯ２のガス比を４：１とし、ガス圧を６Ｐａ、エッチングパワーを５００ｗとしてエッチングを行うと、選択比が約１となって、図９に示すように、第１遮光膜３の表面で止まらずに、第１遮光膜３の底部までエッチングされやすい。このため、遮光コンタクトホール直下に安定して第１遮光膜３を残すことができず、第１遮光膜３の電位を安定させることが困難になるという問題がある。
【００２４】
また、通常エッチング装置内では、場所によりエッチングレートのばらつきが存在するため、エッチングする基板の面内方向でのエッチング量がばらつき、このために第１遮光膜３が完全に除去されてしまうという不良が発生しやすいという問題もある。
【００２５】
【特許文献１】特開２０００−３３８９０３号公報
【特許文献２】特開２００１−０３３７７１号公報
【特許文献３】特開平０６−１６０８９９号公報
【特許文献４】特開平１１−０８４４２２号公報
【特許文献５】特願２００３−０２４４７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
本発明は、薄膜トランジスタのチャネル領域に入射する光を抑えるための第１遮光膜および第２遮光膜からなる積層遮光膜を用いた薄膜トランジスタにおいて、第１遮光膜に良好な電気的接続が得られるコンタクト構造を提供して、薄膜トランジスタの光リーク電流を低減でき、かつ、遮光膜によるバックゲート効果が薄膜トランジスタに与える影響を低く抑えることができる薄膜トランジスタ、ＴＦＴ基板、及び、液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２７】
以下に、［発明を実施するための最良の形態］で使用する符号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２８】
本発明の薄膜トランジスタは、導電性の第１遮光膜（３）によって遮光される活性層（７）を有し、第１遮光膜（３）と活性層（７）との間に第１遮光膜（３）に接して第２遮光膜（５）を有し、第２遮光膜（５）の活性層（７）に対向する表面部分のキャリア濃度が１０１７atoms/cm3以下であることを特徴とする薄膜トランジスタであって、第１遮光膜（３）と電気的接続をするための低抵抗層（５１）を第２遮光膜（５）の一部に有し、低抵抗層（５１）の上部に遮光コンタクトホール（７０）を有していることを特徴とする薄膜トランジスタ。
【００２９】
また、本発明の薄膜トランジスタは、導電性の第１遮光膜（３）によって遮光される活性層（７）を有し、第１遮光膜（３）と活性層（７）との間に第２遮光膜（５）を有し、第１遮光膜（３）と電気的接続をするための低抵抗層（５１）を第２遮光膜（５）の一部に有し、低抵抗層（５１）の上部に遮光コンタクトホール（７０）を有し、該第２遮光膜（５）の活性層（７）に対向する表面部分の電界強度が、第１遮光膜（３）に対向する表面部分の電界強度の８０％以下としたことを特徴とする。
【００３０】
また、本発明の薄膜トランジスタは、第２遮光膜（５）と活性層（７）との間の距離が１００〜３５０ｎｍであることを特徴とする、請求項２に記載の薄膜トランジスタ。
【００３１】
また、本発明の薄膜トランジスタは、活性層（７）は、ソース領域（８）とチャネル領域（２７）との間、及び、ドレイン領域（９）とチャネル領域（２７）との間に、ソース領域（８）及びドレイン領域（９）と同じ導電型で且つソース領域（８）及びドレイン領域（９）よりも不純物濃度が低い低濃度キャリア領域（１１），（１２）を有し、第２遮光膜（５）は、チャネル領域（２７）及び低濃度キャリア領域（１１），（１２）と、平面的に重なり合う部分を有することを特徴とする、請求項１から３の何れかに記載の薄膜トランジスタ。
【００３２】
また、本発明の薄膜トランジスタは、第２遮光膜（５）が、半導体膜であることを特徴とする、請求項１から４の何れかに記載の薄膜トランジスタ。
【００３３】
また、本発明の薄膜トランジスタは、第２遮光膜（５）が光吸収性を有することを特徴とする、請求項１から４の何れかに記載の薄膜トランジスタ。
【００３４】
また、本発明のＴＦＴ基板は、光透過性の基板（１）と、基板上に形成された複数の薄膜トランジスタから成るトランジスタアレイと、基板（１）と薄膜トランジスタとの間に配設された導電性の第１遮光膜（３）とを備えるＴＦＴ基板において、第１遮光膜（３）によって遮光される活性層（７）を有し、第１遮光膜（３）と活性層（７）との間に第１遮光膜（３）に接して第２遮光膜（５）を有し、第２遮光膜（５）の、活性層（７）に対向する表面部分のキャリア濃度が１０１７atoms/cm3以下であって、第１遮光膜（３）と電気的接続をするための低抵抗層（５１）を第２遮光膜（５）の一部に有し、低抵抗層（５１）の上部に遮光コンタクトホール（７０）を有していることを特徴とする。
【００３５】
また、本発明のＴＦＴ基板は、複数の薄膜トランジスタのそれぞれに対応して画素電極（２３）を備え、画素電極（２３）は対応する薄膜トランジスタによって駆動されることを特徴とする、請求項７に記載のＴＦＴ基板。
【００３６】
また、本発明のＴＦＴ基板は、画素電極（２３）に並列に画素容量が接続されることを特徴とする、請求項８に記載のＴＦＴ基板。
【００３７】
また、本発明のＴＦＴ基板は、複数の薄膜トランジスタとは別の薄膜トランジスタを備え、該別の薄膜トランジスタには第１遮光膜（３）及び第２遮光膜（５）の何れもが配設されないことを特徴とする請求項７又は８に記載のＴＦＴ基板。
【００３８】
また、本発明の液晶表示装置は、請求項７〜１０の何れかに記載のＴＦＴ基板と、該ＴＦＴ基板に対向して配設される対向基板と、ＴＦＴ基板と対向基板との間に配設された液晶層とを備えることを特徴とする。
【発明の効果】
【００３９】
このようにして作製された液晶ディスプレイ用ＴＦＴ基板であれば、
タングステンシリサイドからなる第１遮光膜の上部にアモルファスシリコンからなる第２遮光膜積層された遮光膜においても、第２遮光膜をエッチングする工程が無いため、従来例の第２遮光膜のエッチングの際に第１遮光膜もエッチングされるという問題が解消され、第１遮光膜の電気的接続も第２遮光膜の低抵抗層を介することで容易に行うことができる。従って、第１遮光膜によりＴＦＴ基板の外部からの遮光が図れ、かつ、第２遮光膜と薄膜トランジスタ底部の距離を適切に設定することで、ＴＦＴ基板内に進入した光の低減が図れるので、光リークが低減した薄膜トランジスタを得ることができる。また、第２遮光膜と薄膜トランジスタ底部の距離を適切に設定することで、遮光膜によるバックゲート効果の影響を低く抑えることができ、スイッチング特性が良好な薄膜トランジスタを作製できる。
【発明を実施するための最良の形態】
【００４０】
従来の問題を解消するために、本発明においては、第２遮光膜をエッチングする工程を行わず、かつ、第２遮光膜に低抵抗層を有することで第１遮光膜と電気的接続を図ることを特徴とする。
【００４１】
以下、図面を参照し、本発明の実施形態に基づいて、本発明を更に詳細に説明する。
【００４２】
（第１の実施の形態）
まず、図１Ａに示すように、透明絶縁物からなる基板１に例えば膜厚２００ｎｍの酸化シリコンを成膜して下地絶縁膜２を形成し、続いて例えば１００ｎｍ膜厚のタングステンシリサイド（ＷＳｉ）膜および５０ｎｍ膜厚のアモルファスシリコン（ａ−Ｓｉ）膜を連続して成膜した後、フォトリソグラフィおよびエッチングにより第１遮光膜３および第２遮光膜５を形成する。
【００４３】
次に、図１Ｂに示すように、フォトリソグラフィおよびイオンドーピングを用いて、第２遮光膜５に例えば不純物４０としてリンを用い、１×１０１５／ｃｍ２の注入量で第２遮光膜５に注入して低抵抗層５１を形成する。
【００４４】
続いて、図１Ｃに示すように、第２絶縁膜６を２００ｎｍで成膜した後、５０ｎｍ膜厚のシリコン層および２０ｎｍ膜厚の絶縁膜を連続して成膜した後、フォトリソグラフィおよびエッチングを用いて活性層７およびゲート絶縁膜１０を形成する。
【００４５】
続いて、図１Ｄに示すようにフォトリソグラフィおよびイオンドーピングを用いて活性層７に例えば不純物４１としてリンを用い、１×１０１５／ｃｍ２の注入量で活性層７に注入してソース領域８およびドレイン領域９を形成する。
【００４６】
続いて、図１Ｅに示すように、例えば２０ｎｍ膜厚の第２ゲート絶縁膜６１を成膜する。さらに続けて例えば１５０ｎｍ膜厚のＷＳｉを成膜した後、フォトリフォグラフィおよびエッチングを用いてゲート電極１３を形成する。
【００４７】
続いて、図１Ｆに示すように、例えば４００ｎｍ膜厚の第１層間絶縁膜１４を成膜してフォトリフォグラフィおよびエッチングを用いて第１コンタクトホール７１および遮光コンタクトホール７０を形成する。
【００４８】
続いて、図１Ｇに示すように、アルミニウムを０．３μｍ厚に成膜して、フォトリフォグラフィおよびエッチングを用いてソース電極１５、ドレイン電極１６および遮光電極７３を形成する。
【００４９】
続いて、図１Ｈに示すように、例えば膜厚４００ｎｍの窒化シリコンを成膜して第３層間絶縁膜２１を成膜した後、例えば最も薄い部分が２００ｎｍとなるように平坦化膜２２を成膜し、フォトリフォグラフィおよびエッチングを用いて第２コンタクトホール７２を形成した後、１００ｎｍ膜厚のＩＴＯを成膜して、フォトリフォグラフィおよびエッチングを用いて画素電極２３を形成して液晶ディスプレイ用ＴＦＴ基板を作製できる。
【００５０】
このようにして作製した薄膜トランジスタであれば、従来の方式でアモルファスシリコン層からなる第２遮光膜５とタングステンシリサイドからなる第１遮光膜３が積層している場合に、第１遮光膜３と電気的接続をとるために遮光コンタクトホール７０越しに第２遮光膜５をエッチングする必要が無く、第１遮光膜３のオーバーエッチングの問題が解消され、また、遮光コンタクトホール７０直下の第２遮光膜が低抵抗層５１で形成されているためにコンタクト抵抗の増大という問題も解消される。
【００５１】
（第２の実施の形態）
以下、図面を参照し、本発明の第２の実施形態を詳細に説明する。
【００５２】
まず、図２Ａに示すように、透明絶縁物からなる基板１に例えば膜厚２００ｎｍの酸化シリコンを成膜して下地絶縁膜２を形成し、続いて例えば膜厚１００ｎｍのタングステンシリサイド（ＷＳｉ）膜および膜厚５０ｎｍのアモルファスシリコン（ａ−Ｓｉ）膜を連続して成膜した後、フォトリソグラフィおよびエッチングにより第１遮光膜３および第２遮光膜５を形成する。
【００５３】
次に、図２Ｂに示すように、例えば膜厚２００ｎｍの第２絶縁膜６を成膜した後、例えば膜厚５０ｎｍのシリコン層および膜厚２０ｎｍの絶縁膜を連続して成膜した後、フォトリソグラフィおよびエッチングを用いて活性層７およびゲート絶縁膜１０を形成する。
【００５４】
続いて、図２Ｃに示すように、フォトリソグラフィおよびエッチングを用いて第２絶縁膜６に第１遮光コンタクトホール７６を形成する。
【００５５】
続いて、図２Ｄに示すようにフォトリソグラフィおよびイオンドーピングを用いて活性層７に例えば不純物４０としてリンを用い、１×１０１５／ｃｍ２の注入量で導入して活性層７にソース領域８およびドレイン領域９を、また同時に、第２遮光膜に低抵抗層５１を形成する。
【００５６】
続いて、図２Ｅに示すように、例えば膜厚２０ｎｍの第２ゲート絶縁膜６１を成膜し、さらに続けて例えば膜厚１５０ｎｍのタングステンシリサイドを成膜した後、フォトリフォグラフィおよびエッチングを用いてゲート電極１３を形成する。
【００５７】
続いて、図２Ｆに示すように、例えば膜厚４００ｎｍの酸化シリコンを成膜して第１層間絶縁膜１４を形成した後、フォトリフォグラフィおよびエッチングを用いて第２遮光コンタクトホール７７を形成する。
【００５８】
続いて、図１Ｇ〜Ｈと同じ工程を行って、図２Ｇに示すように、液晶ディスプレイ用ＴＦＴ基板を作製できる。
【００５９】
このようにして作製した薄膜トランジスタであれば、従来の方式でシリコン層からなるる第２遮光膜５とタングステンシリサイドからなる第１遮光膜３が積層している場合に、第１遮光膜３と電気的接続をとるために遮光コンタクトホール７０越しに第２遮光膜５をエッチングする必要が無く、第１遮光膜３のオーバーエッチングの問題が解消され、また、第１遮光コンタクトホール７６直下の第２遮光膜５に低抵抗層５１が形成されているためにコンタクト抵抗の増大という問題も解消される。
【００６０】
また、（第１の実施の形態）では、イオンドーピング工程を２回行っていたが、（第２の実施の形態）ではソース領域１５、ドレイン領域１６および低抵抗層５１を１回のイオンドーピング工程で形成できるという利点もある。
【００６１】
（第３の実施の形態）
まず、図３Ａに示すように、透明絶縁物からなる基板１に例えば酸化シリコンを２００ｎｍの膜厚で成膜して下地絶縁膜２を形成し、続いて例えば膜厚が１００ｎｍのタングステンシリサイド（ＷＳｉ）膜および５０ｎｍ膜厚のアモルファスシリコン膜を連続して成膜した後、フォトリソグラフィおよびエッチングにより第１遮光膜３および第２遮光膜５を形成する。
【００６２】
次に、図３Ｂに示すように、例えば膜厚が２００ｎｍの酸化シリコンを成膜して第２絶縁膜６を形成した後、フォトレジスト９１をマスクにエッチングを行い、第１遮光コンタクトホール７６を形成する。
【００６３】
続いて、図３Ｃに示すように、例えば膜厚が１０ｎｍの酸化シリコンを成膜して保護膜６０を形成する。
【００６４】
続いて、図３Ｄに示すように例えば膜厚が５０ｎｍのシリコン層および膜厚が２０ｎｍ絶縁膜を連続して成膜した後、フォトレジスト９１をマスクにエッチングを行い、活性層７およびゲート絶縁膜１０を形成する。
【００６５】
続いて、図３Ｅに示すように、フォトレジスト９３をマスクに例えば不純物４０としてリンを用い、１×１０１５／ｃｍ２の注入量でイオンドーピングを行い、活性層７にソース領域８およびドレイン領域９を、また、同時に第２遮光膜５に低抵抗層５１を形成する。
【００６６】
続いて、図２Ｆ〜図２Ｇと同じ工程を行って、図３Ｆに示すように、液晶ディスプレイ用ＴＦＴ基板を作製できる。
【００６７】
このようにして作製した薄膜トランジスタであれば、従来の方式でアモルファスシリコンからなる第２遮光膜５とタングステンシリサイドからなる第１遮光膜３が積層している場合に、第１遮光膜３と電気的接続をとるために遮光コンタクトホール７０越しに第２遮光膜５をエッチングする必要が無く、第１遮光膜３のオーバーエッチングの問題が解消され、また、第２遮光コンタクトホール７７直下の第２遮光膜５に低抵抗層が形成されているためにコンタクト抵抗の増大という問題も解消される。
【００６８】
また、（第１の実施の形態）では、イオンドーピング工程を２回行っていたが、（第３の実施の形態）ではソース領域８、ドレイン領域９および低抵抗層５１を１回のイオンドーピング工程で形成できるという利点もある。
【００６９】
また、（第３の実施の形態）では、第２遮光膜５に不純物の導入を保護膜６０越しに行っているため、（第２の実施の形態）に対して、不純物による第２遮光膜５表面のダメージを低減できる。
【００７０】
（第４の実施の形態）
第４の実施の形態においては、まず第３の実施の形態に示した、図３Ａ〜図３Ｄの工程を行なうことで、基板１上に下地絶縁膜２、第１遮光膜３、第２遮光膜５、第２絶縁膜、第１遮光コンタクトホール７６、活性層７およびゲート絶縁膜１０が形成される。
【００７１】
次に、図４Ａに示すように、例えば膜厚が２０ｎｍの酸化シリコンを成膜して第２ゲート絶縁膜６１を形成した後、膜厚が２００ｎｍのタングステンシリサイドを成膜して、フォトリソグラフィおよびエッチングによりゲート電極１３を形成する。
【００７２】
続いて、図４Ｂに示すように、ゲート電極１３および第２絶縁膜６をマスクとして用い、例えば不純物６０としてリンを１×１０１５／ｃｍ２の注入量でイオンドーピングすることで活性層７にソース領域８およびドレイン領域９を、また、同時に第２遮光膜５に低抵抗層５１を形成する。
【００７３】
続いて、図４Ｃに示すように、例えば膜厚が４００ｎｍの酸化シリコンを成膜して、第１層間絶縁膜１４を成膜してフォトリフォグラフィおよびエッチングを用いて第１コンタクトホール７１および第２遮光コンタクトホール７７を形成する。
【００７４】
続いて、図１Ｇ〜図１Ｈと同じ工程を行って、図１Ｈと同様の液晶ディスプレイ用ＴＦＴ基板を作製できる。
【００７５】
第４の実施の形態によれば、イオンドーピング用のフォトリソグラフィ工程を行わずに液晶ディスプレイ用ＴＦＴ基板を作成できるという利点と、薄膜トランジスタのソース領域８およびドレイン領域９をセルフアライメント方式で作製することができる。
【００７６】
なお、第１の実施の形態〜第４の実施の形態では、不純物としてリンを用いるｎ型ＴＦＴの作製を例にとっているが、例えば不純物としてボロンを用いたｐ型ＴＦＴとすることも可能である。
【図面の簡単な説明】
【００７７】
【図１Ａ】本発明の第１の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図１Ｂ】本発明の第１の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図１Ｃ】本発明の第１の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図１Ｄ】本発明の第１の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図１Ｅ】本発明の第１の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図１Ｆ】本発明の第１の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図１Ｇ】本発明の第１の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図１Ｈ】本発明の第１の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図２Ａ】本発明の第２の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図２Ｂ】本発明の第２の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図２Ｃ】本発明の第２の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図２Ｄ】本発明の第２の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図２Ｅ】本発明の第２の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図２Ｆ】本発明の第２の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図２Ｇ】本発明の第２の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図３Ａ】本発明の第３の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図３Ｂ】本発明の第３の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図３Ｃ】本発明の第３の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図３Ｄ】本発明の第３の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図３Ｅ】本発明の第３の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図３Ｆ】本発明の第３の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図４Ａ】本発明の第４の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図４Ｂ】本発明の第４の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図４Ｃ】本発明の第４の実施の形態における、薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図５】従来例の薄膜トランジスタ・アレイ基板の薄膜トランジスタ付近を示す平面図である。
【図６】図５に示す薄膜トランジスタ・アレイ基板の薄膜トランジスタ付近の断面図である。
【図７】従来例の薄膜トランジスタと遮光コンタクトホールを示す断面図である。
【図８Ａ】従来例の薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図８Ｂ】従来例の薄膜トランジスタと遮光コンタクトホールの製造工程の１つを示す断面図である。
【図９】従来例における不具合箇所を示す断面図である。
【符号の説明】
【００７８】
１：基板
２：下地絶縁膜
３：第１遮光膜
５：第２遮光膜
６：第２絶縁膜
７：薄膜トランジスタの活性層
８：ソース領域
９：ドレイン領域
１０：ゲート絶縁膜
１１、１２：低濃度キャリア領域
１３：ゲート電極 
１４：第１層間絶縁膜
１５：ソース電極
１６：ドレイン電極
１７：第２層間絶縁膜
１８：画素容量の下部電極
１９：画素容量絶縁膜
２０：画素容量の上部電極
２１：第３層間絶縁膜
２２：平坦化膜
２３：画素電極
２６：ゲート線
２７：チャネル領域
２８：データ線
３１：画素領域
３２：薄膜トランジスタ・アレイ基板（ＴＦＴ基板）
３３：薄膜トランジスタ
３４：ブラックマトリクス膜
４０：不純物
５１：低抵抗層
６０：保護膜
６１：第２ゲート絶縁膜
７０：遮光コンタクトホール
７１：第１コンタクトホール
７３：遮光電極
７６：第１遮光コンタクトホール
７７：第２遮光コンタクトホール
９１、９２、９３：フォトレジスト
【図１Ａ】
2005223015.tif 000003
【図１Ｂ】
2005223015.tif 000004
【図１Ｃ】
2005223015.tif 000005
【図１Ｄ】
2005223015.tif 000006
【図１Ｅ】
2005223015.tif 000007
【図１Ｆ】
2005223015.tif 000008
【図１Ｇ】
2005223015.tif 000009
【図１Ｈ】
2005223015.tif 000010
【図２Ａ】
2005223015.tif 000011
【図２Ｂ】
2005223015.tif 000012
【図２Ｃ】
2005223015.tif 000013
【図２Ｄ】
2005223015.tif 000014
【図２Ｅ】
2005223015.tif 000015
【図２Ｆ】
2005223015.tif 000016
【図２Ｇ】
2005223015.tif 000017
【図３Ａ】
2005223015.tif 000018
【図３Ｂ】
2005223015.tif 000019
【図３Ｃ】
2005223015.tif 000020
【図３Ｄ】
2005223015.tif 000021
【図３Ｅ】
2005223015.tif 000022
【図３Ｆ】
2005223015.tif 000023
【図４Ａ】
2005223015.tif 000024
【図４Ｂ】
2005223015.tif 000025
【図４Ｃ】
2005223015.tif 000026
【図５】
2005223015.tif 000027
【図６】
2005223015.tif 000028
【図７】
2005223015.tif 000029
【図８Ａ】
2005223015.tif 000030
【図８Ｂ】
2005223015.tif 000031
【図９】
2005223015.tif 000032