(57)【要約】【課題】異なる電圧の２電源を有する出力回路において、ＶＣＣ１の電圧が低下した場合に出力トランジスタが破壊する恐れがあり、無駄な消費電流が発生し、出力レンジが狭くなる。【解決手段】第２電源ＶＣＣ２から電力供給を受け、入力電圧に応じた駆動電圧を発生する出力素子駆動部１と、第２電源ＶＣＣ２よりも電源電圧の低い第１電源ＶＣＣ１から電力供給を受け、駆動電圧に応じた電圧を発生する負荷駆動部２と、負荷駆動部２から電圧を出力する出力端子と、第１電源の電圧ＶＣＣ１と第２電源の電圧ＶＣＣ２所定電圧と比較する検出器３と、検出器３の出力に応じて出力素子駆動部１の入力電圧を制限する電圧制限部４とを有し、第１電源の電圧ＶＣＣ１が低下した場合に出力トランジスタを保護することができ、無駄な消費電流を無くし、出力レンジを広げることができる効果がある。【選択図】図１
2005303603.tif 000002
【特許請求の範囲】
【請求項１】
第２電源から電力供給を受け、入力電圧に応じた駆動電圧を発生する出力素子駆動部と、前記第２電源より電源電圧の低い第１電源から電力供給を受け、前記駆動電圧に応じた電圧を発生する出力素子と、前記出力素子から電圧を出力する出力端子と、前記第１電源の電圧と所定電圧とを比較する検出器と、前記検出器の出力に応じて前記出力素子駆動部の入力電圧を制限する電圧制限部とを有することを特徴とする出力回路。
【請求項２】
前記電圧制限部は前記検出器の出力に応じて動作するスイッチ素子を有し、前記スイッチ素子は前記第１電源の電圧が所定電圧より低くなると動作して、前記入力電圧を制限することを特徴とする請求項１記載の出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は出力素子と出力素子の駆動部とで電源電圧が異なる出力回路に関するものである。
【背景技術】
【０００２】
出力素子と出力素子の駆動部とで電源電圧が異なる出力回路において、特許文献１で述べられているように、回路の消費電力を低減する目的より、出力回路の出力素子の動作電源ＶＣＣ１と、この出力素子駆動部の動作電源ＶＣＣ２とを別電源とする出力回路が提案されている。ここで電圧がＶＣＣ２＞ＶＣＣ１であり、ＶＣＣ１に第１の基準電圧源と出力素子が接続され、ＶＣＣ２に第１の基準電圧を増幅するオペアンプが接続されている。
【０００３】
図４は従来技術の出力回路の回路図、図６は図４の回路のＶＣＣ１低下に対する入出力電圧の低下を示す減電圧特性図である。
【０００４】
図４に示すように、従来技術の出力回路は、出力素子駆動部１，負荷駆動部７および基準電圧電源１０によって構成されており、出力素子駆動部１は、オペアンプ１１と、増幅度を決定する抵抗Ｒ１、抵抗Ｒ２とから構成されている。負荷駆動部７は、ベースがオペアンプ１１に接続され、コレクタが抵抗Ｒ６を介して基準電圧源に１０に接続され、エミッタは電流源を介して接地されたＮＰＮ型の出力トランジスタＱ１によって構成されている。オペアンプ１１には基準電圧源１０から第１の基準電圧（以下Ｖref１）が供給され、出力トランジスタＱ１のコレクタには電源電圧（以下ＶＣＣ１）が供給されており、エミッタには出力端子１２が接続されている。
【０００５】
図４及び図６を用いて以下、動作説明をする。具体的に、電源電圧ＶＣＣ１＝５Ｖ、ＶＣＣ２＝８Ｖ、第１の基準電圧（以下Ｖref１）＝１.２Ｖ、出力電圧（以下Ｖo）＝４Ｖとして考える。Ｖｏ＝４Ｖを得るためには、エミッタ−ベース間電圧（以下Ｖbe）＝０.７Ｖとするとオペアンプ出力電圧（以下Ｖop）は、次式（数１）のように、
（数１）
Ｖop＝Ｖo＋Ｖbe＝４.７Ｖ
の出力が必要である。また、Ｖref１＝１.２Ｖであるのでオペアンプの抵抗比を、次式（数２）のように、
（数２）
（Ｒ２＋Ｒ１）／Ｒ１＝４.７／１.２
すなわち、次式（数３）のように、
（数３）
Ｒ２／Ｒ１＝３.５／１.２
とすればＶop＝４.７Ｖが得られる。オペアンプ１１を動作させるための最低電源電圧は、次式（数４）のように、
（数４）
Ｖce（飽和電圧）＝０.２Ｖ
とすると、次式（数５）のように、
（数５）
４.７Ｖ＋Ｖbe＋Ｖce＝４.７＋０.７＋０.２＝５.６Ｖ
が必要である。このためオペアンプ１１の電源はＶＣＣ１より電圧の高いＶＣＣ２に接続している。
【０００６】
一方、出力トランジスタＱ１は負荷に大電流を供給するため出力トランジスタＱ１のコレクタをＶＣＣ２に接続すると消費電力が増加してしまう。出力トランジスタＱ１のコレクタをＶＣＣ１に接続する理由はこのためである。
【０００７】
ところで、ＶＣＣ１とＶＣＣ２は互いに相関無く変動する。図６はＶＣＣ１だけが電圧低下を起こした場合のＶＣＣ１、オペアンプ入力、オペアンプ出力の各電圧を示している。オペアンプ入力電圧でもあるＶref１は、ＶＣＣ１が２.５Ｖ程度まで低下しても一定に出力電圧を保持し続けるためＶopも一定の出力電圧を保持している。
【０００８】
したがって、出力トランジスタＱ１のベース電圧Ｖb１は４.７Ｖに保たれ、一方、出力トランジスタＱ１のコレクタ電圧Ｖc１はＶＣＣ１に応じて低下していく。出力トランジスタＱ１のベース電圧Ｖb１とコレクタ電圧Ｖc１の関係が、次式（数６）のように、
（数６）
Ｖb１−Ｖc１＞０.７Ｖ
に達すると出力トランジスタＱ１のベースからコレクタに向かって逆流電流（以下Ｉbc１）が流れ始める。このＩbc１は出力トランジスタＱ１を破壊する恐れがあるため、Ｑ１のコレクタとＶＣＣ１の間に抵抗Ｒ６を挿入することでＩbc１を制限している。
【特許文献１】特許第３３３８２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の構成では、出力トランジスタＱ１のコレクタとＶＣＣ１の間に抵抗Ｒ６を挿入することで出力レンジを狭めてしまう。一方、出力レンジを最大限にするためには、Ｒ６＝０Ωにしなければならず、この場合、逆流電流によって出力トランジスタを破壊する恐れがある。また抵抗Ｒ６を挿入した場合でも無駄な電流が流れるために消費電力が増加してしまう問題があった。
【００１０】
本発明は、上記従来の問題点を解決するもので、ＶＣＣ１の電圧が低下した場合に出力トランジスタを保護することができ、無駄な消費電流を無くし、出力レンジを広げることができる出力回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この目的を達成するために本発明の出力回路は、第２電源から電力供給を受け、入力電圧に応じた駆動電圧を発生する出力素子駆動部と、第２電源より電源電圧の低い第１電源から電力供給を受け、駆動電圧に応じた電圧を発生する出力素子と、出力素子から電圧を出力する出力端子と、第１電源の電圧と所定電圧と比較する検出器と、検出器の出力に応じて出力素子駆動部の入力電圧を制限する電圧制限部とを有している。
【発明の効果】
【００１２】
本発明の出力回路は、第２電源から電力供給を受け、入力電圧に応じた駆動電圧を発生する出力素子駆動部と、第２電源より電源電圧の低い第１電源から電力供給を受け、駆動電圧に応じた電圧を発生する出力素子と、出力素子から電圧を出力する出力端子と、第１電源の電圧と所定電圧と比較する検出器と、検出器の出力に応じて出力素子駆動部の入力電圧を制限する電圧制限部とを有した構成であり、第１電源の電圧が低下した場合に出力トランジスタを保護することができ、無駄な消費電流を無くし、出力レンジを広げることができる効果がある。
【発明を実施するための最良の形態】
【００１３】
以下本発明の一実施形態について、図面を参照しながら説明する。
【００１４】
図１は本発明の実施形態における出力回路の回路図、図５は本発明の出力回路のＶＣＣ１低下に対する入出力電圧の低下を示す減電圧特性図である。なお、図１において、図４に示す従来技術における部材と同一の部材または同一機能の部材については同一の符号を付して、詳細な説明は省略する。また、説明の便宜上、基準電圧源１０を第１の基準電圧源１０と称することにする。
【００１５】
図１において、負荷駆動部２は、図４に示す負荷駆動部７における抵抗R6を削除して、ＶＣＣ１と出力トランジスタＱ１とを接続したものである。出力素子駆動部１は、ＶＣＣ２に接続され第１の基準電圧（Ｖref１）を増幅するオペアンプ１１と、増幅度を決定する抵抗Ｒ１、抵抗Ｒ２と、ＶＣＣ２より電圧の低いＶＣＣ１に接続された出力トランジスタＱ１とによって構成されている。検出器３はＶＣＣ１と第２の基準電圧源１４による第２の基準電圧（Ｖref２）と比較するものである。電圧制限部４は、検出器３の出力に応じてオペアンプ１１の入力電圧を制限するものである。
【００１６】
電圧制限部４は、検出器３の出力に応じて動作するスイッチ（以下、ＳＷ１）と、ＶＣＣ１に依存した可変電圧源１５と、第１の基準電圧源１０の出力電圧を制限する抵抗Ｒ３とＰＮＰ型のトランジスタＱ２とを有している。第１の基準電圧源１０の出力電圧は抵抗Ｒ３を介してオペアンプ１１にＶref１として入力される。トランジスタＱ２のエミッタは、抵抗Ｒ３とオペアンプ１１との間に接続され、コレクタは接地され、ベースはＳＷ１に接続される。
【００１７】
図２，図３は本実施形態の他の構成を示す回路図であり、図２，図３に示す構成においては、図１における電圧制限部４の構成が異なっている。
【００１８】
図２において電圧制限部５は、検出器３の出力に応じて動作するスイッチ（ＳＷ２）と、ＶＣＣ１に依存した可変電流源１６と、第１の基準電圧源１０の出力電圧を制限する抵抗Ｒ３とを有している。
【００１９】
図３において電圧制限部６は、検出器３がＶＣＣ１とＶref２を比較し、ＶＣＣ１＜Ｖref２となった場合に、動作するＭＯＳトランジスタからなるスイッチ素子Ｍ１と、ＶＣＣ１に依存した電圧を発生させるＲ４，Ｒ５と第１の基準電圧源１０の出力電圧を制限する抵抗Ｒ３とトランジスタＱ２とを有している。
【００２０】
このように構成したことにより、ＶＣＣ１が低下してＶref２を下回ると検出器３の出力によって図１〜３に示すＳＷ１，ＳＷ２，Ｍ１がオンになり、ベース電圧をＶＣＣ１の低下に依存させて制御することで抵抗Ｒ３に電流を流しオペアンプ１１への入力電圧を低下させることができる。これによりオペアンプ１１の出力電圧もＶＣＣ１の低下に依存して制御され、出力トランジスタＱ１のベース電圧はコレクタ電圧と同時に低下するので、ベースからコレクタへ向けての逆流電流を防止することができる。
【００２１】
次に、図３及び図５を用いて、具体的に動作説明をする。電源電圧ＶＣＣ１＝５Ｖ、ＶＣＣ２＝８Ｖ、Ｖref１＝１.２Ｖ、出力電圧Ｖo＝４Ｖ、第２の基準電圧（Ｖref２）＝４.１Ｖとして考える。ＶＣＣ１が低下した場合、Ｖref２＝４.１Ｖを下回ると検出器３の出力によりスイッチ素子Ｍ１をオンさせる。スイッチ素子Ｍ１がオンするとトランジスタＱ２のベースには分割抵抗Ｒ４，Ｒ５によりＶＣＣ１に依存した電圧が印加される。トランジスタＱ２のベース電圧をＶＣＣ１の低下に依存させて制御することによって抵抗Ｒ３に電流を流し、オペアンプ１１への入力電圧を低下させることができる。これによりオペアンプ１１の出力電圧もＶＣＣ１の低下に依存して制御され、出力トランジスタＱ１のベース電圧はコレクタ電圧と同時に低下するので、ベースからコレクタへ向けての逆流電流を防止することができる。
【００２２】
図５はＶＣＣ１だけが電圧低下を起こした場合のＶＣＣ１、オペアンプ入力、オペアンプ出力の各電圧を示している。オペアンプの入力電圧はＶＣＣ１＜Ｖref２（＝４.１Ｖ）となると、トランジスタＱ２のベースにＶＣＣ１の低下に依存させた電圧を印加して抵抗Ｒ３に電流を流すことで、ＶＣＣ１に依存して低下していく。オペアンプ１１の出力電圧は入力電圧に応じて低下していくので、出力トランジスタＱ１のＶb１とＶc１の関係は、次式（数７）のように、
（数７）
Ｖb１−Ｖc１＜０.７Ｖ
とすることができ、逆流電流Ｉbc１の発生をなくすることができる。
【産業上の利用可能性】
【００２３】
以上説明したように、本発明は異なる電圧の２電源を有する出力回路において、第１電源の電圧が低下した場合に出力トランジスタを保護することができ、無駄な消費電流を無くし、出力レンジを広げることに有用である。
【図面の簡単な説明】
【００２４】
【図１】本発明の出力回路の実施形態を示した回路図
【図２】本発明の出力回路の他の実施形態を示した回路図
【図３】本発明の出力回路の他の実施形態を示した回路図
【図４】従来の出力回路の回路図
【図５】本発明の出力回路の動作説明図
【図６】従来の出力回路の動作説明図
【符号の説明】
【００２５】
１  出力素子駆動部
２，７  負荷駆動部
３  検出器
４，５，６  電圧制限部
Ｑ１  出力トランジスタ
Ｑ２  トランジスタ
Ｍ１  スイッチ素子
Ｒ１〜Ｒ６  抵抗
ＳＷ１，ＳＷ２  スイッチ
【図１】
2005303603.tif 000003
【図２】
2005303603.tif 000004
【図３】
2005303603.tif 000005
【図４】
2005303603.tif 000006
【図５】
2005303603.tif 000007
【図６】
2005303603.tif 000008