(57)【要約】【課題】液晶表示部の画面から表示される映像の画質を向上させることを課題とする。【解決手段】映像信号を入力し、映像を構成するフレーム画像毎に画素単位のデジタルの階調値で表現する映像データを生成し、映像データに従って映像信号に対応する各フレーム画像を液晶モジュール（液晶表示部）１８０の画面から順次表示し、液晶モジュール１８０の画面をバックライト１８５で背面から照射し、映像信号に基づいてフレーム画像の輝度ＳＹを検出し、検出したフレーム画像の輝度ＳＹに応じてバックライト１８５の発光輝度（光量）を調整するとともに、画面から表示される各フレーム画像の表示タイミングに対するバックライト１８５から照射される光の照射タイミングの遅れに合わせるように、各フレーム画像を表示させるタイミングを遅延させる。【選択図】図１１
2005303918.tif 000002
【特許請求の範囲】
【請求項１】
同期信号が重畳された映像信号を入力し、入力した映像信号から当該同期信号を分離する同期回路と、
上記映像を構成するフレーム画像毎に画素単位のデジタルの階調値で表現する映像データを一時的に記憶する書き換え可能な半導体メモリからなるフレームメモリと、
上記同期回路にて同期信号が分離された映像信号を入力し、当該同期回路にて分離された同期信号にタイミングを合わせて上記映像データを生成して１フレーム画像分の映像データを繰り返し上記フレームメモリに上書きする映像データ生成回路と、
上記フレームメモリから上記１フレーム画像分の映像データの読み出しを開始させる読み出し開始状態を有するとともに上記分離された同期信号から同読み出し開始状態を所定期間遅らせた基準同期信号を生成する基準同期信号生成回路と、
入力される上記基準同期信号が上記読み出し開始状態となる毎に、上記フレームメモリから映像データの読み出しを開始して上記１フレーム画像分の映像データを読み出すとともに当該読み出した映像データに従って上記フレーム画像を液晶表示部の画面から表示することにより、同基準同期信号にタイミングを合わせて上記映像信号に対応する各フレーム画像を順次表示する映像表示回路と、
上記同期回路にて同期信号が分離された映像信号に基づいて上記フレーム画像の輝度を検出する輝度検出回路と、
駆動電圧を入力して上記液晶表示部の画面を背面から照射するバックライトと、
入力される上記基準同期信号にタイミングを合わせて上記輝度検出回路にて検出されたフレーム画像の輝度に応じて上記バックライトの発光輝度を調整させるデューティ比のパルス信号を生成するパルス生成回路を有するマイコンと、
上記パルス信号を入力し、当該パルス信号のデューティ比に対応した上記駆動電圧を生成して上記バックライトに供給するバックライト駆動回路とを備え、
上記映像データ生成回路は、上記検出されたフレーム画像の輝度に応じた階調値として上記映像データを生成する液晶テレビジョンにおいて、
上記映像表示回路に入力される基準同期信号のタイミングの遅延期間を表す信号を入力して保持し、同映像表示回路に入力される基準同期信号のタイミングを当該遅延期間を表す信号で表される期間遅延させる遅延回路を備え、
上記マイコンは、上記画面から表示される各フレーム画像の表示タイミングに対する上記バックライトから照射される光の照射タイミングの遅れに合わせるとともに上記検出されたフレーム画像の輝度に応じた遅延期間として上記遅延期間を表す信号を生成し、上記遅延回路に対して出力することを特徴とする液晶テレビジョン。
【請求項２】
映像信号を入力し、映像を構成するフレーム画像毎に画素単位のデジタルの階調値で表現する映像データを生成する映像データ生成手段と、
上記映像データに従って上記映像信号に対応する各フレーム画像を液晶表示部の画面から順次表示する映像表示手段と、
上記液晶表示部の画面を背面から照射するバックライトと、
上記映像信号に基づいて上記フレーム画像の輝度を検出し、検出したフレーム画像の輝度に応じて上記バックライトの光量を調整する光量調整手段と、
上記画面から表示される各フレーム画像の表示タイミングに対する上記バックライトから照射される光の照射タイミングの遅れに合わせるように、上記映像表示手段に各フレーム画像を表示させるタイミングを遅延させる遅延手段とを具備することを特徴とする液晶表示装置。
【請求項３】
上記映像表示手段は、上記映像データから各フレーム画像を表示させるための基準同期信号を入力し、当該基準同期信号にタイミングを合わせて、上記映像データに従って上記映像信号に対応する各フレーム画像を液晶表示部の画面から順次表示し、
上記光量調整手段は、入力される上記基準同期信号にタイミングを合わせて、上記検出したフレーム画像の輝度に応じて上記バックライトの光量を調整し、
上記遅延手段は、上記画面から表示される各フレーム画像の表示タイミングに対する上記バックライトから照射される光の照射タイミングの遅れに合わせるように、上記映像表示手段に入力される上記基準同期信号のタイミングを遅延させることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
上記映像信号は同期信号が重畳された信号とされるとともに、上記映像信号から当該同期信号を分離する同期回路と、分離された同期信号に基づいて上記基準同期信号を生成する基準同期信号生成手段とが設けられ、
上記映像データ生成手段は、上記同期信号が分離された映像信号を入力し、上記光量調整手段にて検出されたフレーム画像の輝度に応じた階調値として上記映像データを生成し、
上記光量調整手段は、上記同期信号が分離された映像信号に基づいて上記フレーム画像の輝度を検出し、入力される上記基準同期信号にタイミングを合わせて、検出したフレーム画像の輝度に応じて上記バックライトの光量を調整することを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
上記映像データを一時的に記憶する書き換え可能なフレームメモリが設けられ、
上記基準同期信号は、上記映像表示手段に上記フレームメモリから１フレーム画像分の上記映像データの読み出しを開始させる読み出し開始状態を有する信号とされ、
上記映像データ生成手段は、生成した上記１フレーム画像分の映像データを繰り返し上記フレームメモリに上書きし、
上記映像表示手段は、上記入力される基準同期信号が上記読み出し開始状態となる毎に、上記フレームメモリから上記１フレーム画像分の映像データの読み出しを開始し、当該１フレーム画像分の映像データを読み出して当該読み出した映像データに従って上記フレーム画像を上記液晶表示部の画面から表示し、
上記遅延手段は、上記画面から表示される各フレーム画像の表示タイミングに対する上記バックライトから照射される光の照射タイミングの遅れに合わせるように、上記基準同期信号の読み出し開始状態のタイミングを遅延させることを特徴とする請求項３または請求項４に記載の液晶表示装置。
【請求項６】
上記遅延手段は、上記光量調整手段にて検出されたフレーム画像の輝度、または、当該輝度の変化に応じた期間で上記映像表示手段に各フレーム画像を表示させるタイミングを遅延させることを特徴とする請求項２〜請求項５のいずれかに記載の液晶表示装置。
【請求項７】
上記遅延手段は、上記バックライトへの電源の供給が開始してからの時間に応じた期間で上記映像表示手段に各フレーム画像を表示させるタイミングを遅延させることを特徴とする請求項２〜請求項６のいずれかに記載の液晶表示装置。
【請求項８】
映像信号を入力し、映像を構成するフレーム画像毎に画素単位のデジタルの階調値で表現する映像データを生成する映像データ生成工程と、
上記映像データに従って上記映像信号に対応する各フレーム画像を液晶表示部の画面から順次表示する映像表示工程と、
上記映像信号に基づいて上記フレーム画像の輝度を検出し、検出したフレーム画像の輝度に応じて上記液晶表示部の画面を背面から照射するバックライトの光量を調整する光量調整工程と、
上記画面から表示される各フレーム画像の表示タイミングに対する上記バックライトから照射される光の照射タイミングの遅れに合わせるように、上記映像表示工程にて各フレーム画像を表示させるタイミングを遅延させる遅延工程とを具備することを特徴とする液晶表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示部と当該液晶表示部の画面を背面から照射するバックライトとを有する液晶テレビジョン、液晶表示装置および液晶表示方法に関する。
【背景技術】
【０００２】
従来、入力映像信号の最大の輝度レベルに応じて出力映像信号をその最大の輝度レベルが所定レベルになるように増幅して液晶ディスプレイに入力し、当該最大の輝度レベルに比例してバックライトの光量を制御する技術が知られている（特許文献１参照）。同技術では、明るい映像のときには照明を明るくし、暗い映像のときには照明を暗くしている。
【０００３】
また、映像信号が高輝度または低輝度レベル駆動を要求するか否かに応じて高電位または低電位の電圧のバックライト制御信号を電力変換器に提供してＬＣＤパネルの輝度レベルを増減させる技術も知られている（特許文献２参照）。同技術では、局部的に高い階調に集中する画面（または、高いコントラストが要求される画面）や全体的に高い階調が多い画面（または、高い明るさが要求される画面）の場合にはバックライトの輝度を高くし、そうでない場合は、輝度を正常に維持することによって、液晶表示装置のコントラストを高く、またはダイナミックレンジを広くしている。
【特許文献１】特開平１１−１０９３１７号公報
【特許文献２】特開２００２−２０２７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、蛍光管などで構成されるバックライトの発光の変化は液晶パネルの表示の変化よりも遅いため、液晶表示部の画面から表示される映像は十分に高画質とはなっていなかった。
【０００５】
本発明は、上記課題にかんがみてなされたもので、液晶表示部の画面から表示される映像の画質を向上させることが可能な液晶テレビジョン、液晶表示装置および液晶表示方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１にかかる発明は、同期回路と、フレームメモリと、映像データ生成回路と、基準同期信号生成回路と、映像表示回路と、輝度検出回路と、バックライトと、パルス生成回路を有するマイコンと、バックライト駆動回路とを備え、上記映像データ生成回路は、上記検出されたフレーム画像の輝度に応じた階調値として上記映像データを生成する液晶テレビジョンにおいて、上記映像表示回路に入力される基準同期信号のタイミングの遅延期間を表す信号を入力して保持し、同映像表示回路に入力される基準同期信号のタイミングを当該信号で表される期間遅延させる遅延回路を備え、上記マイコンは、上記画面から表示される各フレーム画像の表示タイミングに対する上記バックライトから照射される光の照射タイミングの遅れに合わせるとともに上記検出されたフレーム画像の輝度に応じた遅延期間として上記遅延期間を表す信号を生成し、上記遅延回路に対して出力することを特徴とする。
【０００７】
また、請求項２にかかる発明は、映像データ生成手段と、映像表示手段と、バックライトと、光量調整手段と、遅延手段とを具備することを特徴とする。
上記映像データ生成手段は、映像信号を入力して映像データを生成する。同映像データは、映像を構成するフレーム画像毎に画素単位のデジタルの階調値で表現するデータである。上記映像表示手段は、上記映像データに従って上記映像信号に対応する各フレーム画像を液晶表示部の画面から順次表示する。上記光量調整手段は、映像信号に基づいて上記フレーム画像の輝度を検出し、検出したフレーム画像の輝度に応じて上記バックライトの光量を調整する。同バックライトは、液晶表示部の画面を背面から照射するライトである。そして、上記遅延手段は、画面から表示される各フレーム画像の表示タイミングに対する上記バックライトから照射される光の照射タイミングの遅れ（以下、単に照射タイミングの遅れとも記載）に合わせるように、上記映像表示手段に各フレーム画像を表示させるタイミングを遅延させる。
【０００８】
すると、映像表示手段は、照射タイミングの遅れに合わせるように表示タイミングを遅らせて各フレーム画像を順次表示する。その結果、液晶表示部の画面から表示される各フレーム画像の表示タイミングが遅らされて、バックライトからの光の照射タイミングと合うようにされる。従って、液晶表示部の画面から表示される映像の画質を向上させることが可能となる。
【０００９】
上記液晶表示部の画面は、液晶パネルの表示面などとすることができる。
上記バックライトは、蛍光管などとすることができる。
上記バックライトの光量は、発光輝度、発光明度、などとすることができる。
フレーム画像の表示タイミングに対するバックライトから照射される光の照射タイミングの遅れに合わせることには、表示タイミングと照射タイミングとの差を無くす以外にも、両タイミングの差を少なくさせることも含む。両タイミングの差を少なくさせることには、表示タイミングが照射タイミングよりも早くさせること、遅くさせること、の両方を含む。
【００１０】
ところで、上記映像表示手段は、上記映像データから各フレーム画像を表示させるための基準同期信号を入力し、当該基準同期信号にタイミングを合わせて、上記映像データに従って上記映像信号に対応する各フレーム画像を液晶表示部の画面から順次表示し、上記光量調整手段は、入力される上記基準同期信号にタイミングを合わせて、上記検出したフレーム画像の輝度に応じて上記バックライトの光量を調整し、上記遅延手段は、上記画面から表示される各フレーム画像の表示タイミングに対する上記バックライトから照射される光の照射タイミングの遅れに合わせるように、上記映像表示手段に入力される上記基準同期信号のタイミングを遅延させる構成としてもよい。
すると、映像表示手段は、照射タイミングの遅れに合わせるようにタイミングが遅延された基準同期信号を入力し、当該遅延された基準同期信号を合わせて各フレーム画像を順次表示する。その結果、液晶表示部の画面から表示される各フレーム画像のタイミングが遅らされて、バックライトからの光の照射タイミングと合うようにされる。基準同期信号を用いることにより、より確実に映像表示とバックライト照射とのタイミングを合わせることができるので、より確実に映像の画質を向上させることができる。
【００１１】
ところで、上記映像信号は同期信号が重畳された信号とされる場合、上記映像信号から当該同期信号を分離する同期回路と、分離された同期信号に基づいて上記基準同期信号を生成する基準同期信号生成手段とを設け、上記映像データ生成手段は、上記同期信号が分離された映像信号を入力し、上記光量調整手段にて検出されたフレーム画像の輝度に応じた階調値として上記映像データを生成し、上記光量調整手段は、上記同期信号が分離された映像信号に基づいて上記フレーム画像の輝度を検出してもよい。同期信号が重畳された汎用的な映像信号を利用して高画質の映像を得ることができるとともに、基準同期信号を利用してより確実に映像の画質を向上させることができる。
【００１２】
上記映像データを一時的に記憶する書き換え可能なフレームメモリが設けられ、上記基準同期信号は上記映像表示手段に上記フレームメモリから１フレーム画像分の上記映像データの読み出しを開始させる読み出し開始状態を有する信号とされる場合、上記映像データ生成手段は、生成した上記１フレーム画像分の映像データを繰り返し上記フレームメモリに上書きし、上記映像表示手段は、上記入力される基準同期信号が上記読み出し開始状態となる毎に、上記フレームメモリから上記１フレーム画像分の映像データの読み出しを開始し、当該１フレーム画像分の映像データを読み出して当該読み出した映像データに従って上記フレーム画像を上記液晶表示部の画面から表示し、上記遅延手段は、上記画面から表示される各フレーム画像の表示タイミングに対する上記バックライトから照射される光の照射タイミングの遅れに合わせるように、上記基準同期信号の読み出し開始状態のタイミングを遅延させてもよい。映像データを一時的に記憶するフレームメモリを用いるという簡易な構成で、高画質の映像を得ることができる。
ここで、上記基準同期信号は、上記映像信号から分離された同期信号から読み出し開始状態を所定期間遅らせた信号としてもよい。
【００１３】
上記遅延手段は、上記光量調整手段にて検出されたフレーム画像の輝度、または、当該輝度の変化に応じた期間で上記映像表示手段に各フレーム画像を表示させるタイミングを遅延させる構成としてもよい。照射タイミングの遅れがフレーム画像の輝度、または、輝度の変化によって大きく変動する場合に、映像の画質をさらに向上させることができる。
【００１４】
また、上記遅延手段は、上記バックライトへの電源の供給が開始してからの時間に応じた期間で上記映像表示手段に各フレーム画像を表示させるタイミングを遅延させる構成としてもよい。照射タイミングの遅れがバックライトへの電源の供給が開始してからの時間によって大きく変動する場合に、映像の画質をさらに向上させることができる。
【００１５】
なお、上記光量調整手段が上記映像信号に基づいてフレーム画像の輝度を検出することには、上記映像信号から生成された映像データに基づいてフレーム画像の輝度を検出することが含まれる。この場合、映像データに従って映像を表示するため、より確実に映像の画質を向上させることができる。
【００１６】
ところで、請求項８記載の発明のように、本発明は上記液晶表示装置に対応した所定の手順に従って各フレーム画像を順次表示する際にタイミングを遅延させる制御方法として適用可能であり、同様の作用、効果を有する。むろん、請求項１、請求項３〜請求項７に記載した構成を、液晶表示方法に対応させることも可能である。
【発明の効果】
【００１７】
請求項１、請求項２、請求項８にかかる発明によれば、液晶表示部の画面から表示される映像の画質を向上させることが可能となる。
請求項３にかかる発明では、より確実に映像の画質を向上させることが可能となる。
請求項４にかかる発明では、汎用的な映像信号および基準同期信号を利用してより確実に高画質の映像を得ることが可能となる。
【００１８】
請求項５にかかる発明では、簡易な構成で、高画質の映像を得ることが可能となる。
請求項６、請求項７にかかる発明では、映像の画質をさらに向上させることが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、下記の順序に従って本発明の実施の形態について説明する。
（１）液晶テレビジョン（液晶表示装置）の概略：
（２）液晶テレビジョン（液晶表示装置）の構成：
（３）変形例：
【００２０】
（１）液晶テレビジョン（液晶表示装置）の概略：
図１は本発明の一実施形態にかかる液晶テレビジョン（ＴＶ）１００の構成の概略を示すブロック図であり、図２はこの液晶ＴＶ１００の要部の構成を示すブロック図であり、図３は映像信号および映像データの構造を模式的に示す図である。図３に示すように、ＴＶ１００は、同期信号が重畳された映像信号Ｓ１を入力し、映像を構成するフレーム画像毎に画素Ｕ１単位のデジタルの階調値で表現する映像データＤ１を生成して、映像を表示する。映像データＤ１は、各フレーム画像を画素毎の階調値で表現するフレーム情報Ｄ２を複数有するデータである。
【００２１】
ＴＶ１００は、本体部１０１、インバータを備えるバックライト駆動回路１７０、液晶モジュール（液晶表示部）１８０、図示しない電源装置、等から構成されている。この電源装置は、各部１０１，１７０，１８０に対して所定電圧の直流電圧を供給している。バックライト駆動回路１７０は、電源装置からの直流電圧を入力し、高電圧を発生させて液晶モジュール１８０のバックライト１８５に供給する。
本体部１０１は、各部１１０，１１１，１１２，１２０，１２１，１２２，１２３，１３０，ＣＬＫ１，ＣＬＫ２、等から構成されている。クロックラインＳＣＬとデータラインＳＤＡとから構成されるＩＩＣバス１０２には、マイコン１１０、ＥＥＰＲＯＭ（記憶するデータを書き換え可能な不揮発性メモリ）１１２、公知のチューナＩＣを中心としたチューナ回路１２０、ビデオ信号処理部１３０のＩ／Ｆ１６４、等が接続されている。これらの回路は互いにバス１０２を介してシリアルデータを送受信する。チューナ回路１２０は、別の信号線を介して直接接続されたマイコン１１０から同信号線を介して入力される信号に基づく制御により動作するようになっている。
発振回路ＣＬＫ２からクロック信号が供給されて動作するビデオ信号処理部１３０は、主要部がＩＣとされ、各部１４０，１５０，１５３〜１５５，１６１〜１６５等から構成されている。さらに、ＲＧＢ信号生成部１４０は各部１４１〜１４５等から構成され、ＲＧＢ信号処理部１５０は各部１５１，１５２等から構成されている。
【００２２】
（２）液晶テレビジョン（液晶表示装置）の構成：
マイコン１１０は、発振回路ＣＬＫ１や操作パネル１１１やビデオ信号処理部１３０の読み出し制御回路１６５や図示しないリモコン信号受光部が直接接続されており、操作パネル１１１等への操作入力に対応するデータを同操作パネル１１１等から入力可能とされている。また、マイコン１１０は、内部のバスに接続されたＣＰＵ、ＲＯＭ、ＲＡＭ、複数のＩ／Ｏポート、パルス生成回路１１０ａ〜ｃ、タイマ回路１１０ｄ、等を備えており、ＣＰＵがＲＯＭやＥＥＰＲＯＭ１１２に書き込まれた内部回路制御用のプログラムに従ってＴＶ全体を制御することにより、ＴＶとしての機能を実現している。
【００２３】
チューナ回路１２０は、主要部がＩＣとされたアナログテレビジョン用の公知の回路であり、アンテナ１２１から所定の放送方式によるアナログのテレビジョン信号を入力して中間周波信号を作成して出力することが可能である。所定の放送方式には、ＰＡＬ方式、ＳＥＣＡＭ方式、ＮＴＳＣ方式等がある。テレビジョン信号は、同期信号が重畳された映像信号の一種である。本回路１２０はいわゆる周波数シンセサイザ方式のチューナを内蔵しており、図示しない高周波増幅回路、局部発振回路、混合回路等を備えている。むろん、電圧シンセサイザ方式等であってもよい。
【００２４】
スイッチ回路（同期回路）１２２は、主要部がＩＣとされており、マイコン１１０とチューナ回路１２０とコンポジット映像入力端子１２３が接続されている。スイッチ回路１２２は、マイコン１１０から入力される選択指示に従って、チューナ回路１２０からの中間周波信号と端子１２３からのアナログのコンポジット映像信号（映像信号の一種）とを選択的に入力し、信号に重畳された水平同期信号および垂直同期信号からなる同期信号を分離して同期信号制御回路１６１に対して出力するとともに、同期信号が分離された映像信号をＡ／Ｄ変換回路１４１に対して出力する。
【００２５】
図４は、水平走査線部において、水平同期信号が重畳された映像信号をフレームメモリ（記憶するデータを書き換え可能な半導体メモリ）１５５の構造とともに模式的に示している。図に示すように、映像信号Ｓ１は、水平走査期間が映像信号部Ｓ２とされ、水平帰線期間に水平同期信号Ｓ３やバースト信号Ｓ４が重畳された信号とされている。映像信号Ｓ１の標本化の開始点（各水平走査期間の開始時点）はクリア点Ｓ５と呼ばれ、垂直走査期間の終了直後のクリア点をフレームメモリ１５５のアドレス０番地に対応させて、映像データを構成するフレーム画像毎の各画素の階調値を順次フレームメモリに書き込むことにしている。
【００２６】
同期信号制御回路１６１は、映像信号Ｓ１から分離された水平同期信号および垂直同期信号を入力し、発振回路ＣＬＫ２のクロック信号にタイミングを合わせた水平同期信号および垂直同期信号に修正して、ビデオ信号処理部１３０内の信号を同期させる制御を行う。ビデオタイミング回路１６２は、同回路１６１の指示に従って、生成されるＹＵＶ信号（輝度信号Ｙと色差信号R-Y,B-Yとからなる信号）のタイミングを合わせるためのビデオタイミング信号を生成してＲＧＢ信号生成部１４０と書き込み制御回路１６３に対して出力する。ビデオタイミング信号も、水平方向のタイミングを同期させる水平ビデオタイミング信号と、垂直方向のタイミングを同期させる垂直ビデオタイミング信号と、から構成される。同ビデオタイミング信号は、同期信号から所定期間遅らされた信号とされる。
書き込み制御回路１６３は、ビデオタイミング信号を入力し、当該ビデオタイミング信号に基づいて、ＲＧＢ信号処理部１５０で生成される映像データがフレームメモリ１５５に書き込まれる際の書き込みタイミングを合わせるための書き込みタイミング信号を生成し、ＲＧＢ信号処理部１５０と読み出し制御回路１６５に対して出力する。例えば、書き込み制御回路１６３に所定期間遅延させる遅延回路を設け、ビデオタイミング信号を当該遅延回路に入力して所定期間遅延させて書き込みタイミング信号を生成することができる。書き込みタイミング信号も、水平方向のタイミングを同期させる水平書き込みタイミング信号と、垂直方向のタイミングを同期させる垂直書き込みタイミング信号と、から構成される。同書き込みタイミング信号も、同期信号から所定期間遅らされた信号とされる。
【００２７】
ＲＧＢ信号生成部１４０は、Ｉ／Ｆ１６４に接続されており、マイコン１１０からの指示に従って所定の処理を行う。
Ａ／Ｄ変換回路１４１は、同期信号が分離された映像信号を入力してＡ／Ｄ変換を行い、当該映像信号の白レベルと黒レベルとの間の電圧を対応するデジタルの階調値に変換する。ここでの階調値は、後述する画質調整回路１４５での増幅を考慮して、マトッリクス回路１４６に入力される０〜255の256階調よりも階調数を多く（例えば２ビット分多い1024階調）している。そして、デジタルの階調値からなるデジタル信号をＹＣ分離回路１４２に対して出力する。ＹＣ分離回路１４２は、このデジタル信号を入力して輝度信号Ｙと搬送色信号Ｃとに分離し、クロマデコーダ回路１４３に対して出力する。クロマデコーダ回路１４３は、輝度信号Ｙと搬送色信号Ｃを入力し、同輝度信号Ｙと搬送色信号Ｃに対応するＹＵＶ信号を生成し、ビデオタイミング回路１６２から入力されるビデオタイミング信号にタイミングを合わせて、輝度レベル検出回路１４４に対して出力する。
【００２８】
図２に示すように、輝度レベル検出回路（輝度検出回路）１４４は、Ｙ（輝度）の階調値を加算する加算器１４４ａ、加算値を画素数で除する除算器１４４ｂ、フレーム画像の輝度値を保持するラッチ回路１４４ｃ、等を備え、スイッチ回路１２２にて同期信号が分離された映像信号に基づいてフレーム画像の輝度を検出する。
【００２９】
図５は、フレーム画像の輝度を検出する様子を模式的に示している。映像を構成する各フレーム画像Ｉ１は、二次元平面状に設けられた多数の画素Ｕ１で構成されている。同フレーム画像Ｉ１をドットマトリクス状の多数の画素Ｕ１で表現するフレーム情報Ｄ２は、画素Ｕ１毎に色の程度を表す階調値から構成されている。クロマデコーダ回路１４３でＹＵＶ信号が生成されているので、輝度レベル検出回路１４４はフレーム情報を構成する各画素Ｕ１のＹ（輝度）の階調値Ｙijを利用してフレーム画像の輝度ＳＹを求める。ここで、図の左右方向を横方向（ｘ方向）、上下方向を縦方向（ｙ方向）として、フレーム画像の走査の順番は、図の矢印のように図の左上の画素から開始して順番に右上の画素までとし、その後一つずつ下の左端の画素から順番に右端の画素までとして、最後に右下の画素としている。そこで、この走査順に各画素の輝度値Ｙijを全て加算器１４４ａで加算し、得られる加算値を除算器１４４ｂによりフレーム画像の全画素数で除すると、フレーム画像の平均輝度（階調値）を算出することができ、この平均輝度をフレーム画像の輝度ＳＹとしてラッチ回路１４４ｃで保持する。
【数１】
2005303918.tif 000003
ただし、Ｎｘはフレーム画像のｘ方向の画素数、Ｎｙはフレーム画像のｙ方向の画素数である。
【００３０】
むろん、輝度ＳＹは、フレーム画像の輝度の算術平均以外にも、相乗平均などでもよい。また、各画素の輝度値の加算値自体をフレーム画像の輝度ＳＹとしてもよいし、当該加算値を全画素数以外の数で除した値を輝度Ｓｙとしてもよいし、各画素の輝度値の最大値を輝度ＳＹとしてもよいし、フレーム画像の一部の平均輝度を輝度ＳＹとしてもよい。
輝度ＳＹを求めると、ラッチ回路１４４ｃで保持するとともに、画質調整回路１４５に対して出力し、また、Ｉ／Ｆ１６４とＩＩＣバス１０２を介してマイコン１１０に対して出力する。
【００３１】
画質調整回路１４５は、データを書き換え可能な半導体メモリ（例えばＲＡＭ）１４８を有しており、クロマデコーダ回路１４３からＹＵＶ信号を入力して１フレーム画像分のＹＵＶ毎のデジタル階調値を蓄積する。同画質調整回路１４５は、輝度レベル検出回路１４４からフレーム画像の輝度ＳＹを入力し、蓄積した階調値を処理対象として、コントラスト調整、ＴＩＮＴ調整、ブライト調整、肌色補正等の色彩調整、白黒伸長調整、遅延調整、水平シャープネス調整、等の処理を行う。そして、画質調整回路１４５は、調整処理後の階調値をＹＵＶ信号としてマトリックス回路１４６に対して出力する。
【００３２】
図６の上段に示すレンジ切換機能テーブルＴ１のように、画質調整回路１４５内に設けられたレンジ切換回路１４７は、入力される輝度ＳＹに応じた増幅比で輝度を増幅して出力する。図において、輝度ＳＹは10ビット1024階調を８ビット256階調に換算して示してあり、増幅比Ａ１は256階調換算の輝度ＳＹを何倍に増幅するかを示してあり、出力輝度ＯＹのb9（上位側のビット）〜b0（下位側のビット）は10ビットの輝度ＳＹの各ビットを表している。例えば、輝度ＳＹが256階調で０〜51であれば10ビットの上位b9〜b2を256階調の出力とすることによって見かけ上増幅比Ａ１が４になり、輝度ＳＹが256階調で52〜63であれば10ビットの中位b8〜b1と下位b7〜b0とを内蔵する加算器で加算して256階調の出力とすることによって見かけ上増幅比Ａ１が３になる。
そして、画質調整回路１４５は、レンジ切換回路１４７で生成された出力輝度ＯＹを用いて、上述した各種処理を行う。その結果、輝度レベル検出回路１４４にて検出されたフレーム画像の輝度に応じた階調値として映像データが生成される。
【００３３】
マトリックス回路１４６は、上記調整処理後のＹＵＶ信号を入力し、輝度信号Ｙと色差信号R-Y,B-Yとを組み合わせて三原色別の３種類の色信号であるＲＧＢ信号を生成し、画素数変換回路１５１に対して出力する。このＲＧＢ信号は映像を色別の多数（複数）の画素で階調表現する映像データであり、画素毎のデジタルの階調値は、大きくなるほど映像が明るくなり（輝度が大きくなり）、小さくなるほど映像が暗くなる（輝度が小さくなる）。
【００３４】
ＲＧＢ信号処理部１５０は、Ｉ／Ｆ１６４に接続されており、マイコン１１０からの指示に従って所定の処理を行う。ＲＡＭからなるフレームメモリ１５５は、各部１５１，１５２に接続されており、Ｎ画面分（Ｎは１以上の整数）のＲＧＢ信号からなる映像データを一時的に記憶する。
スケーラとも呼ばれる画素数変換回路１５１は、ＲＧＢ信号を入力し、液晶パネル１８２〜１８４の画素数に合わせて画素数を変換する所定のスケーリング処理を行って、画素数変換後のＲＧＢ信号を生成する。本実施形態では液晶パネル１８２〜１８４の画素数を横640×縦480画素であるものとして説明するが、1024×768画素等であってもよい。画素数変換後のＲＧＢ信号は、映像を構成するフレーム画像毎に当該フレーム画像を色別の640×480画素で階調表現する映像データであり、画素毎のデジタルの階調値は、０〜255の256階調であるものとして説明する。
【００３５】
画質調整回路１５２は、書き込み制御回路１６３からの書き込みタイミング信号にタイミングを合わせて、フレームメモリ１５５からＲＧＢ色別に各画素の階調値を順次参照し、参照画素における画素数変換後のＲＧＢ信号を構成する階調値に対して、輪郭補正、ＯＳＤ信号の重畳、彩度補正、輝度調整、コントラスト調整、等の調整処理を行って、調整後のＲＧＢ毎の階調値をフレームメモリ１５５の参照画素の位置に書き込む。画質調整回路１５２は、書き込み制御回路１６３から入力される垂直書き込みタイミング信号が書き込み開始状態（ＬからＨへ立ち上がった状態）となる毎に、フレームメモリ１５５に対して映像データの書き込みを開始する。図２に示すように、画質調整回路１５２はアドレス生成回路１５２ａを有しており、アドレス生成回路１５２ａで順次フレームメモリ１５５のアドレス空間に対するアドレスを生成し、次に垂直書き込みタイミング信号が書き込み開始状態となるまでに１フレーム画像分の映像データを書き込む。アドレス生成回路１５２ａは、書き込み制御回路１６３からの垂直書き込みタイミング信号および水平書き込みタイミング信号と、発振回路ＣＬＫ２からのクロック信号と、を入力し、これらの信号に基づいてフレームメモリ１５５のメモリ空間に対するアドレスを生成する。例えば、横640×縦480画素の映像を表示する場合、垂直書き込みタイミング信号が書き込み開始状態になる毎にアドレスを０に戻し、水平書き込みタイミング信号が水平同期期間になる毎にアドレスを６４０画素分進め、水平書き込みタイミング信号が水平走査期間であるときに発振回路ＣＬＫ２からのクロック信号にタイミングを合わせてアドレスを１画素分進めながら水平走査期間内にアドレスを６４０画素分進めるようにすればよい。
そして、１フレーム画像分の映像データを繰り返しフレームメモリ１５５に上書きする。これにより、フレームメモリ１５５には、映像を構成するフレーム画像毎に画素単位のデジタルの階調値で表現する映像データが書き込まれることになる。
本実施形態において、上記各部１４１〜１４３，１４５，１４６，１５０，１６１〜１６３，ＣＬＫ２が、同期回路にて同期信号が分離された映像信号を入力し、当該同期回路にて分離された同期信号にタイミングを合わせて、フレーム画像の輝度に応じたＲＧＢ毎の階調値として映像データを生成して１フレーム画像分の映像データを繰り返しフレームメモリに上書きする映像データ生成回路（映像データ生成手段）を構成する。
【００３６】
読み出し制御回路１６５は、本発明にいう基準同期信号生成回路（基準同期信号生成手段）である。同回路１６５は、書き込み制御回路１６３から書き込みタイミング信号を入力し、当該書き込みタイミング信号に基づいて、フレームメモリ１５５から映像データが読み出される際の読み出しタイミングを合わせるための基準同期信号を生成し、遅延回路１５４とマイコン１１０に対して出力する。例えば、読み出し制御回路１６５に、書き込みタイミング信号の書き込みタイミングから１フレーム画像分の期間未満の範囲内（例えば１／２フレーム画像分）で所定期間遅延させる遅延回路を設け、書き込みタイミング信号を当該遅延回路に入力して所定期間遅延させて基準同期信号を生成することができる。基準同期信号も、水平方向のタイミングを同期させる水平基準同期信号と、垂直方向のタイミングを同期させる垂直基準同期信号と、から構成される。なお、基準同期信号を生成する元は同期信号であるため、基準同期信号は同期信号に基づく信号であると言え、同期信号の同期期間から所定期間遅延された信号であると言える。
【００３７】
図７は、垂直書き込みタイミング信号、垂直読み出しタイミング信号のタイミングを、遅延回路１５４により遅延された後の垂直読み出しタイミング信号とともに示している。なお、いずれの信号も負論理の信号であり、電圧レベルがロー（Ｌ）からハイ（Ｈ）に切り替わった時点がフレーム画像の開始時点となる。垂直ビデオタイミング信号は発振回路ＣＬＫ２のクロック信号にタイミングを合わせて修正された垂直同期信号であり、垂直書き込みタイミング信号は当該垂直ビデオタイミング信号から所定期間遅延された信号であるため、垂直書き込みタイミング信号は垂直同期信号から所定期間遅延された信号とされている。また、垂直基準同期信号は、当該垂直書き込みタイミング信号から所定期間（本実施形態では１／２フレーム画像分）遅延された信号とされている。垂直基準同期信号がオン（Ｌ）からオフ（Ｈ）に切り替わる時点は、フレームメモリから１フレーム画像分の映像データの読み出しを開始させる読み出し開始状態である。すなわち、垂直基準同期信号は、当該読み出し開始状態を有する信号である。
【００３８】
図２に示すように、遅延回路１５４は、データを書き換え可能な半導体メモリ１５４ａ、カウント回路１５４ｂ、リセット回路１５４ｃ、比較回路１５４ｄ、等を有している。同遅延回路１５４は、読み出し制御回路１６５で生成された基準同期信号のタイミングの遅延期間を表す遅延期間信号をマイコン１１０からＩＩＣバス１０２およびＩ／Ｆ１６４を介して入力して遅延期間を表す値をメモリ１５４ａに保持し、同基準同期信号のタイミングを当該遅延期間を表す遅延期間信号で表される期間遅延させて、遅延後の基準同期信号を読み出し回路１５３に対して出力する。カウント回路１５４ｂは、読み出し制御回路１６５から入力される水平基準同期信号がオン（Ｌ）となる毎に１ずつカウント値をカウントアップするカウンタである。リセット回路１５４ｃは、読み出し制御回路１６５から入力される垂直基準同期信号がオン（Ｌ）となる毎にオン（例えばＬ）となるリセット信号を生成してカウント回路１５４ｂに対して出力する。
カウンタ回路１５４ｂは、リセット信号がオフ（例えばＨ）であるときに上記カウントアップを行い、リセット信号がオン（Ｌ）となるとカウント値を０にリセットする。
そして、比較回路１５４ｄは、カウント回路１５４ｂのカウント値とメモリ１５４ａに保持されている遅延期間を表す値とを比較し、一致しているときにオン（例えばＬ）、一致していないときにオフ（例えばＨ）となる遅延後の垂直基準同期信号を生成する。これにより、メモリ１５４ａに保持されている値の水平走査期間分だけ垂直基準同期信号が遅延される。例えば、１フレーム画像につき垂直方向に480画素とされている場合に１／２の２４０をメモリ１５４ａに書き込んでおけば、１／２フレーム画像分垂直基準同期信号を遅延させることができる。
【００３９】
このようにして、遅延回路１５４は、映像表示回路に入力される基準同期信号のタイミングの遅延期間を表す遅延期間信号を入力して保持し、同映像表示回路に入力される基準同期信号のタイミングを当該遅延期間を表す遅延期間信号で表される期間遅延させる。そして、本発明の遅延手段は、遅延回路１５４、マイコン１１０、Ｉ／Ｆ１６４により構成される。
【００４０】
読み出し回路１５３は、遅延回路１５４から入力される垂直基準同期信号が読み出し開始状態（ＬからＨへ立ち上がった状態）となる毎に、フレームメモリ１５５から映像データの読み出しを開始する。読み出し回路１５３はアドレス生成回路１５３ａを有しており、アドレス生成回路１５３ａで順次フレームメモリ１５５のアドレス空間に対するアドレスを生成し、次に垂直基準同期信号が読み出し開始状態となるまでに１フレーム画像分の映像データを読み出す。アドレス生成回路１５３ａは、遅延回路の比較回路１５４ｄからの垂直基準同期信号と、読み出し制御回路１６５からの水平基準同期信号と、発振回路ＣＬＫ２からのクロック信号と、を入力し、これらの信号に基づいてフレームメモリ１５５のメモリ空間に対するアドレスを生成する。例えば、横640×縦480画素の映像を表示する場合、垂直基準同期信号が読み出し開始状態になる毎にアドレスを０に戻し、水平基準同期信号が水平同期期間になる毎にアドレスを６４０画素分進め、水平基準同期信号が水平走査期間であるときに発振回路ＣＬＫ２からのクロック信号にタイミングを合わせてアドレスを１画素分進めながら水平走査期間内にアドレスを６４０画素分進めるようにすればよい。
【００４１】
図８は、画質調整回路１５２によるフレームメモリへの書き込みのタイミング、読み出し制御回路１６５が生成する遅延前の垂直基準同期信号の読み出し開始状態のタイミング、読み出し回路１５３によるフレームメモリからの読み出しのタイミングを模式的に示している。図に示すように、遅延前の垂直基準同期信号の読み出し開始状態は書き込みのタイミングより常に一定期間（例えば１／２フレーム画像分）遅れたタイミングとされ、読み出しのタイミングは遅延前の垂直基準同期信号の読み出し開始状態より常に一定期間（例えば１／８フレーム画像分）遅れたタイミングとされている。従って、読み出しのタイミングは書き込みのタイミングより１フレーム画像分の期間未満（例えば５／８フレーム画像分）とされている。これにより、フレームメモリに書き込まれる１フレーム画像分の映像データが確実に読み出され、映像表示に使用されることになる。
【００４２】
液晶モジュール１８０の制御回路１８１は、画面表示の制御駆動処理を行う電子回路であり、読み出し回路１５３にて読み出された映像データから色別にＲ用液晶パネル１８２、Ｇ用液晶パネル１８３、Ｂ用液晶パネル１８４を駆動する電圧を生成する。バックライト１８５は、本実施形態では蛍光管とされ、インバータを有するバックライト駆動回路１７０から高電圧（駆動電圧）が供給されて点灯し、生じた光を背面から正面方向に液晶パネル１８２〜１８４へ透過させる。ここで、各液晶パネル１８２〜１８４の表面はＴＶ１００の画面となるため、バックライト１８５は、駆動電圧を入力して上記液晶表示部の画面を背面から照射していることになる。これにより、液晶モジュール１８０は、読み出し回路１５３にて読み出された映像データに従ってフレーム画像を液晶パネル１８２〜１８４の表面から表示することにより、垂直基準同期信号および水平基準同期信号にタイミングを合わせて映像信号に対応する各フレーム画像を順次表示する。その結果、ＴＶ１００の画面から映像データに対応する映像、すなわち、映像信号に対応する映像が表示される。
【００４３】
本発明の映像表示回路（映像表示手段）は、読み出し回路１５３、制御回路１８１、液晶パネル１８２〜１８４から構成され、入力される基準同期信号が読み出し開始状態となる毎に、フレームメモリから映像データの読み出しを開始して１フレーム画像分の映像データを読み出すとともに当該読み出した映像データに従ってフレーム画像を液晶表示部の画面から表示することにより、同基準同期信号にタイミングを合わせて映像信号に対応する各フレーム画像を順次表示する。
【００４４】
マイコン１１０のパルス生成回路は図２に示すＤ／Ａ変換回路１１０ａ、パルス幅変調回路１１０ｂ、Ｉ／Ｏ回路１１０ｃを備えている。パルス幅変調回路１１０ｂにはバックライト駆動回路１７０が接続され、Ｉ／Ｏ回路１１０ｃには読み出し制御回路１６５に接続されている。そして、マイコン１１０はＩ／Ｏ回路１１０ｃにて読み出し制御回路１６５から基準同期信号を入力し、パルス幅変調回路１１０ｂからバックライト１８５の光量を調整させるデューティ比のパルス信号を生成してバックライト駆動回路１７０に対して出力するようになっている。その際、マイコン１１０は、入力される垂直基準同期信号にタイミングを合わせて輝度レベル検出回路１４４にて検出されたフレーム画像の輝度に応じてバックライト１８５の発光輝度を調整させるデューティ比のパルス信号を生成する。
具体的には、図６の下段に示すデューティ比切換機能テーブルＴ２がマイコン１１０に記憶されており、マイコン１１０は、Ｉ／Ｆ１６４とＩＩＣバス１０２を介して輝度レベル検出回路１４４によるフレーム画像の検出輝度を入力し、当該フレーム画像の輝度に基づいてデューティ比切換機能テーブルＴ２に従ってパルス信号のデューティ比を切り換える。上述したように、輝度ＳＹは10ビット1024階調を８ビット256階調に換算して示してあり、パルス信号のデューティ比Ａ２は相対量として上述した増幅比Ａ１の逆比１／Ａ１としている。すなわち、輝度ＳＹ＝128〜225のときのデューティ比を基準として、１段階暗い輝度ＳＹ＝86〜127のデューティ比Ａ２を２／３、さらに１段階暗い輝度ＳＹ＝64〜85のデューティ比Ａ２を１／２、等としている。図の右側に示すパルス信号の波形のように、パルス信号の波形は、デューティ比Ａ２が大きくなるほど山の期間が比例して長くなり、デューティ比Ａ２が小さくなるほど山の期間が比例して短くなる。
【００４５】
バックライト駆動回路１７０は、マイコンのパルス幅変調回路１１０ｂからパルス信号を入力し、当該パルス信号のデューティ比Ａ２に対応した駆動電圧を生成してバックライト１８５に供給する。バックライト駆動回路１７０が生成する駆動電圧はパルス信号のデューティ比Ａ２に比例しており、その結果、バックライト１８５からの光はパルス信号のデューティ比Ａ２に比例した発光輝度となる。
本実施形態において、上記各部１４４，１６４，１１０，１７０が、映像信号に基づいてフレーム画像の輝度を検出し、検出したフレーム画像の輝度に応じてバックライトの光量を調整する光量調整手段を構成する。
以上より、明るい画面ではバックライトの光量が多くされ、暗い画面ではバックライトの光量が少なくされるとともに画質調整回路のレンジ切換回路１４７にて映像データの階調値のレンジが広くなるように切り換えられる。これにより、暗い画面でも映像に十分な階調性を得ることができ、良好な画質の映像を得ることができる。
【００４６】
また、マイコン１１０は、画面から表示される各フレーム画像の表示タイミングに対するバックライトから照射される光の照射タイミングの遅れに合わせた遅延期間を表す遅延期間信号を生成し、ＩＩＣバス１０２とＩ／Ｆ１６４を介して遅延回路１５４に対して出力する。
【００４７】
図９は、マイコン１１０内に記憶された遅延期間テーブルＴ３を示している。むろん、遅延期間テーブルＴ３は、ＥＥＰＲＯＭ１１２等に記憶されてもよい。図に示すように、遅延期間テーブルＴ３は、フレーム画像の輝度ＳＹと遅延期間ＤＴとの対応関係を規定したデータテーブルとされている。本実施形態では、輝度レベル検出回路１４４にて検出されたフレーム画像の輝度ＳＹを用い、当該輝度ＳＹの各段階毎に遅延期間ＤＴ１〜ＤＴ５を設けている。各遅延期間ＤＴｉは、照射タイミングの遅れ（画面から表示される各フレーム画像の表示タイミングに対するバックライトから照射される光の照射タイミングの遅れ）に合わせるように各フレーム画像を表示させるタイミングを遅延させる期間とされている。このようにフレーム画像の輝度に応じて遅延時間を設けているのは、照射タイミングの遅れがフレーム画像の輝度によって変動することが想定されるからである。
【００４８】
そして、図１０に示すように、マイコン１１０は、輝度レベル検出回路１４４にて検出された輝度ＳＹをＩ／Ｆ１６４とＩＩＣバス１０２とを介して入力し（ステップＳ１０。以下「ステップ」省略）、当該輝度ＳＹに対応する遅延期間ＤＴｉを読み出して（Ｓ２０）、当該遅延期間ＤＴｉを表す遅延期間信号を生成して、ＩＩＣバス１０２とＩ／Ｆ１６４とを介して遅延回路１５４に対して出力する（Ｓ３０）。すると、遅延回路１５４は、遅延期間ＤＴｉを表す遅延期間信号を入力して当該遅延期間ＤＴｉを表すデータをメモリ１５４ａに保持し、垂直基準同期信号を遅延時間ＤＴｉ遅延させる。なお、Ｓ３０終了後は、操作パネル１１１やリモコンの操作を検出する等して映像出力を継続するか否かを判断し（Ｓ４０）、継続する場合にはＳ１０〜Ｓ４０を繰り返し、継続しない場合にはフローを終了する。
【００４９】
以上により、遅延回路１５４は、照射タイミングの遅れに合わせるように、各フレーム画像を表示させるタイミングを遅延させ、表示タイミングと照射タイミングとの差を少なくさせる。図７を参照して説明すると、垂直基準同期信号の読み出し開始状態は遅延回路１５４を通ることによって、照射タイミングの遅れ時間ＤＴを補償するように遅延され、垂直基準同期信号全体が当該遅延時間ＤＴを補償するように遅延される。
すると、図１１に示すように、液晶モジュール１８０の画面から表示される各フレーム画像の表示タイミングが照射タイミングの遅れに合わせるように遅らされ、各フレーム画像が順次表示される。その結果、表示タイミングは、バックライトからの光の照射タイミングと合うようにされる。従って、従来のように照射タイミングが表示タイミングより遅れて両タイミングのずれが目立つということがなくなり、両タイミングはほぼ一致して、液晶表示部の画面から表示される映像の画質を向上させることが可能となる。
また、輝度レベル検出回路にて検出されたフレーム画像の輝度に応じた期間で各フレーム画像が表示されるタイミングが遅延されるので、照射タイミングの遅れがフレーム画像の輝度によって大きく変動する場合に、映像の画質をさらに向上させることができる。
【００５０】
（３）変形例：
なお、本発明は、ビデオデッキと液晶ＴＶとの一体型装置、ＤＶＤ記録再生装置と液晶ＴＶとの一体型装置、受信機の無い液晶ディスプレイ、等、様々な液晶表示装置に適用可能である。
また、表示タイミングの遅延期間をフレーム画像の輝度ＳＹに応じた期間にかかわらず固定された一定の期間としても、表示タイミングを照射タイミングに合わせるように遅延させることができることに変わりはないため、液晶表示部の画面から表示される映像の画質を向上させる効果が得られる。
【００５１】
なお、照射タイミングの遅れがフレーム画像の輝度の変化によって変動し、フレーム画像の輝度による変動よりも大きいことも想定される。ここで、フレーム画像の輝度の変化ΔＳＹは、これから表示しようとしているフレーム画像の輝度をＳＹ０、そのフレーム画像の一つ手前に表示したフレーム画像の輝度をＳＹ１とすると、ΔＳＹ＝｜ＳＹ１−ＳＹ０｜、ΔＳＹ＝ＳＹ１−ＳＹ０、等とすることができる。
【００５２】
図１２は、変形例において、マイコン１１０内（ＥＥＰＲＯＭ１１２等も可）に記憶された遅延期間テーブルＴ４を示している。図に示すように、遅延期間テーブルＴ４は、フレーム画像の輝度の変化ΔＳＹと遅延期間ＤＴとの対応関係を規定したデータテーブルとされている。本実施形態では、輝度レベル検出回路１４４にて検出されたフレーム画像の輝度ＳＹ１，ＳＹ０から輝度の変化ΔＳＹを求め、当該ΔＳＹの各段階毎に遅延期間ＤＴ１１〜ＤＴ１５を設けている。各遅延期間ＤＴｉは、照射タイミングの遅れに合わせるように各フレーム画像を表示させるタイミングを遅延させる期間とされている。
そして、マイコン１１０は、輝度レベル検出回路１４４にて検出された一つ前のフレーム画像の輝度ＳＹ１を保持しておくとともに、これから表示しようとしているフレーム画像の輝度ＳＹ０をＩ／Ｆ１６４とＩＩＣバス１０２とを介して入力し（Ｓ１１０）、ＳＹ１とＳＹ０との差の絶対値ΔＳＹを求め（Ｓ１２０）、当該ΔＳＹに対応する遅延期間ＤＴｉを読み出す（Ｓ１３０）。そして、当該遅延期間ＤＴｉを表す遅延期間信号を生成して、ＩＩＣバス１０２とＩ／Ｆ１６４とを介して遅延回路１５４に対して出力する（Ｓ１４０）。すると、遅延回路１５４は、遅延期間信号を入力して遅延期間ＤＴｉを表すデータをメモリ１５４ａに保持し、垂直基準同期信号を遅延時間ＤＴｉ遅延させる。Ｓ１４０終了後は、映像出力を継続するか否かを判断し（Ｓ１５０）、継続する場合には輝度ＳＹ０を次回の輝度ＳＹ１にするために内蔵するＲＡＭに保持して（Ｓ１６０）Ｓ１１０〜Ｓ１５０を繰り返し、継続しない場合にはフローを終了する。
【００５３】
輝度レベル検出回路にて検出されたフレーム画像の輝度の変化に応じた期間で各フレーム画像が表示されるタイミングが遅延されるので、照射タイミングの遅れがフレーム画像の輝度の変化によって大きく変動する場合に、映像の画質をさらに向上させることができる。
【００５４】
また、照射タイミングの遅れがバックライトへの電源の供給が開始してからの時間によって変動することも想定される。
図１３は、変形例において、マイコン１１０内（ＥＥＰＲＯＭ１１２等も可）に記憶された遅延期間テーブルＴ５，Ｔ６を示している。図に示すように、遅延期間テーブルＴ５は、バックライト１８５への電源の供給が開始してからの時間ＢＴと遅延期間ＤＴとの対応関係を規定したデータテーブルとされている。遅延期間テーブルＴ６は、バックライト１８５への電源の供給が開始してからの時間ＢＴおよびフレーム画像の輝度の変化ΔＳＹと遅延期間ＤＴ（１１）〜ＤＴ（５５）との対応関係を規定したデータテーブルとされている。本実施形態では、マイコン１１０内に内蔵されたタイマ回路１１０ｄを用いてバックライト１８５への電源の供給を開始した時間ＢＴ（例えばＴＶ１００の電源をオンにしてからの時間）を計時し、計時した時間ＢＴの各段階毎に遅延期間ＤＴ２１〜ＤＴ２５，ＤＴ（１１）〜ＤＴ（５５）を設けている。各遅延期間は、照射タイミングの遅れに合わせるように各フレーム画像を表示させるタイミングを遅延させる期間とされている。
【００５５】
図１４は、遅延期間テーブルＴ６を用いて行うマイコン１１０の処理を示すフローチャートである。本フローチャートを行う前提として、バックライト１８５への電源供給を開始した時刻ＢＴ０をタイマ回路１１０ｄから取得して内蔵するＲＡＭ内に保持しているものとする。
まず、マイコン１１０は、輝度レベル検出回路１４４にて検出された一つ前のフレーム画像の輝度ＳＹ１を保持しておくとともに、これから表示しようとしているフレーム画像の輝度ＳＹ０をＩ／Ｆ１６４とＩＩＣバス１０２とを介して入力し（Ｓ２１０）、ＳＹ１とＳＹ０との差の絶対値ΔＳＹを求める（Ｓ２２０）。また、タイマ回路１１０ｄから現在の時刻ＢＴ１を取得し（Ｓ２３０）、ＢＴ１からＢＴ０を差し引くことにより、バックライト１８５への電源供給を開始してからの時間ＢＴを取得する（Ｓ２４０）。さらに、時間ＢＴおよび輝度の変化ΔＳＹに対応する遅延期間ＤＴ（ｉｊ）を読み出す（Ｓ２５０）。そして、当該遅延期間ＤＴ（ｉｊ）を表す遅延期間信号を生成して、ＩＩＣバス１０２とＩ／Ｆ１６４とを介して遅延回路１５４に対して出力する（Ｓ２６０）。すると、遅延回路１５４は、遅延期間信号を入力して遅延期間ＤＴｉを表すデータをメモリ１５４ａに保持し、垂直基準同期信号を遅延時間ＤＴｉ遅延させる。Ｓ２６０終了後は、映像出力を継続するか否かを判断し（Ｓ２７０）、継続する場合には輝度ＳＹ０を次回の輝度ＳＹ１にするために内蔵するＲＡＭに保持して（Ｓ２８０）Ｓ２１０〜Ｓ２７０を繰り返し、継続しない場合にはフローを終了する。
【００５６】
輝度レベル検出回路にて検出されたフレーム画像の輝度の変化に応じた期間で各フレーム画像が表示されるタイミングが遅延されるとともに、バックライトへの電源の供給が開始してからの時間に応じた期間で各フレーム画像が表示されるタイミングが遅延されるので、照射タイミングの遅れがバックライトへの電源の供給が開始してからの時間によって大きく変動する場合に、映像の画質をさらに向上させることができる。
なお、遅延時間テーブルＴ５を用いる場合には、Ｓ２３０，Ｓ２４０を除いて図１４の処理を行えばよい。すると、バックライトへの電源の供給が開始してからの時間に応じた期間で各フレーム画像が表示されるタイミングが遅延されるので、照射タイミングの遅れがバックライトへの電源の供給が開始してからの時間によって大きく変動する場合に、映像の画質をさらに向上させることができる。
特に、バックライトへの通電を開始した直後はバックライトが比較的低温であるため、バックライトの照射タイミングが比較的遅れることも想定される。この場合、バックライトへの電源供給時間ＢＴが短いほど遅延時間ＤＴを大きく、電源供給時間ＢＴを段階分けする場合にはより時間の短い段階の遅延時間ＤＴを大きくすれば、映像の画質をさらに向上させることができる。
以上説明したように、本発明によると、種々の態様により、液晶表示部の画面から表示される映像の画質を向上させることが可能となる。
【図面の簡単な説明】
【００５７】
【図１】液晶テレビジョンの構成の概略を示すブロック図である。
【図２】液晶テレビジョンの要部の構成を示すブロック図である。
【図３】映像信号および映像データの構造を模式的に示す図である。
【図４】映像信号をフレームメモリの構造とともに模式的に示す図である。
【図５】フレーム画像の輝度を検出する様子を模式的に示す図である。
【図６】レンジ切換機能テーブルとデューティ比切換機能テーブルを示す図である。
【図７】各種信号のタイミングを示す図である。
【図８】書き込みタイミング、遅延前後の読み出しタイミングを示す図である。
【図９】遅延期間テーブルの構造を模式的に示す図である。
【図１０】液晶テレビジョンのマイコンが行う処理を示すフローチャートである。
【図１１】本実施形態の作用効果を示す図である。
【図１２】変形例において、遅延期間テーブルを用いてマイコンが行う処理を示すフローチャートである。
【図１３】変形例において、遅延期間テーブルの構造を模式的に示す図である。
【図１４】変形例において、マイコンが行う処理を示すフローチャートである。
【符号の説明】
【００５８】
１００…液晶テレビジョン（液晶表示装置）
１１０…マイコン
１１０ａ〜ｃ…パルス生成回路
１１０ｄ…タイマ回路
１１１…操作パネル
１１２…ＥＥＰＲＯＭ
１２０…チューナ回路
１２１…アンテナ
１２２…スイッチ回路（同期回路）
１２３…コンポジット映像入力端子
１３０…ビデオ信号処理部
１４０…ＲＧＢ信号生成部
１４１…Ａ／Ｄ変換回路
１４２…ＹＣ分離回路
１４３…クロマデコーダ回路
１４４…輝度レベル検出回路（輝度検出回路）
１４４ａ…加算器
１４４ｂ…除算器
１４４ｃ…ラッチ回路
１４５…画質調整回路
１４６…マトリックス回路
１４７…レンジ切換回路
１４８…半導体メモリ
１５０…ＲＧＢ信号処理部
１５１…画素数変換回路
１５２…画質調整回路
１５３…読み出し回路
１５４…遅延回路
１５４ａ…半導体メモリ
１５４ｂ…カウント回路
１５４ｃ…リセット回路
１５４ｄ…比較回路
１５５…フレームメモリ
１６１…同期信号制御回路
１６２…ビデオタイミング回路
１６３…書き込み制御回路
１６４…インターフェイス（Ｉ／Ｆ）
１６５…読み出し制御回路
１７０…バックライト駆動回路
１８０…液晶モジュール（液晶表示部）
１８１…制御回路
１８２〜１８４…液晶パネル
１８５…バックライト
Ｄ１…映像データ
Ｄ２…フレーム情報
Ｉ１…フレーム画像
Ｕ１…画素
Ｓ１…映像信号
【図１】
2005303918.tif 000004
【図２】
2005303918.tif 000005
【図３】
2005303918.tif 000006
【図４】
2005303918.tif 000007
【図５】
2005303918.tif 000008
【図６】
2005303918.tif 000009
【図７】
2005303918.tif 000010
【図８】
2005303918.tif 000011
【図９】
2005303918.tif 000012
【図１０】
2005303918.tif 000013
【図１１】
2005303918.tif 000014
【図１２】
2005303918.tif 000015
【図１３】
2005303918.tif 000016
【図１４】
2005303918.tif 000017