(57)【要約】      （修正有）【課題】本発明は、フェイズロックループのチャージ電流を等化する方法に係わる。【解決手段】フェイズロックループのチャージポンプにおけるチャージ電流を、全差動フェイズロックループフィルタのコモンモード電圧から生成されるフィードバック信号を用いて直流電流源の１つを制御することにより等化する。フィードバック信号は、全差動フェイズロックループフィルタのコモンモード電圧を検出し、差動信号成分を除去するためにコモンモード電圧をローパスフィルタする検出器・フィルタによって生成される。【選択図】図３
2005236976.tif 000002
【特許請求の範囲】
【請求項１】
フェイズロックループの一対の直流電流源を含むチャージポンプにおけるチャージ電流を等化する方法であって、
全差動フェイズロックループフィルタを用意することと、
前記全差動フェイズロックループフィルタのコモンモード電圧から生成されるフィードバック信号を用いて前記直流電流源の１つを制御することと
を備える等化方法。
【請求項２】
前記フィードバック信号は、前記全差動フェイズロックループフィルタのコモンモード電圧を検出し、差動信号成分を除去するために前記コモンモード電圧をローパスフィルタする検出器・フィルタによって生成される請求項１に記載の等化方法。
【請求項３】
前記検出器・フィルタは、前記チャージポンプの出力信号を入力信号として受ける容量負荷フィルタである請求項２に記載の等化方法。
【請求項４】
前記直流電流源は、スイッチを備え、前記スイッチの制御信号は非オーバーラップ制御回路によって生成される請求項１に記載の等化方法。
【請求項５】
前記制御信号は、位相検出器のアップ出力とダウン出力から生成される請求項４に記載の等化方法。
【請求項６】
前記フィードバック信号は、前記コモンモード電圧と基準電圧とから生成される請求項１に記載の等化方法。
【請求項７】
前記フィードバック信号は、前記フィルタされたコモンモード電圧が前記基準電圧と等しくなるように、前記１つの直流電流源の値を制御する請求項６に記載の等化方法。
【請求項８】
前記フィルタされたコモンモード電圧を前記基準電圧から減算する請求項７に記載の等化方法。
【請求項９】
前記基準電圧は抵抗分割器によって供給される請求項７に記載の等化方法。
【請求項１０】
フィードバックループがサンプルド・ループである、請求項１に記載の等化方法。
【請求項１１】
前記サンプルド・ループの帯域は、基準周波数信号の周波数によって規定されるサンプリング周波数より低い請求項１０に記載の等化方法。
【請求項１２】
位相検出器と、
全差動ループフィルタと、
電荷を前記全差動ループフィルタに注入するための一対の直流電流源を有するチャージポンプと、
前記全差動ループフィルタのコモンモード電圧から生成されるフィードバック信号を用いて前記直流電流源の１つを制御するためのフィードバックループと
を備えるフェイズロックループ。
【請求項１３】
電圧基準源を更に備え、
前記フィードバック信号は、前記コモンモード電圧が前記基準電圧に等しくなるように前記１つの直流電流源を制御する請求項１２に記載のフェイズロックループ。
【請求項１４】
前記フィードバックループは、前記直流電流源からの入力を受けるフィードバックフィルタを含む請求項１３に記載のフェイズロックループ。
【請求項１５】
前記フィードバックフィルタは、完全容量性である請求項１４に記載のフェイズロックループ。
【請求項１６】
前記完全容量性フィードバックフィルタは、抵抗と容量との回路網を備える請求項１５に記載のフェイズロックループ。
【請求項１７】
前記フィードバックフィルタは、前記全差動ループフィルタを抵抗と容量との前記回路網から分離する高インピーダンス入力バッファを備える請求項１６に記載のフェイズロックループ。
【請求項１８】
前記電圧基準源は抵抗電圧分割器である請求項１３に記載のフェイズロックループ。
【請求項１９】
前記フィードバックループは、電流リミッタを更に含む請求項１８に記載のフェイズロックループ。
【請求項２０】
前記電流リミッタは、電流源とＭＯＳ素子との回路網を含む請求項１９に記載のフェイズロックループ。
【請求項２１】
前記抵抗電圧分割器からの基準電圧を受ける相互コンダクタンスアンプを含む請求項２０に記載のフェイズロックループ。
【請求項２２】
前記フィードバックループは、前記全差動ループフィルタの時間依存の充電をなくすよう前記直流電流源が常にオンとなるようにするためのバッファを含む請求項１２に記載のフェイズロックループ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フェイズロックループ（Phase-Locked Loop。以下、適宜「ＰＬＬ」と略称する。）の分野、特に、フェイズロックループの１対の直流電流源を有するチャージポンプのチャージ電流を等化する方法に関する。
【背景技術】
【０００２】
ＰＬＬは通常、位相検出器、ループフィルタ、電圧制御発振器（ＶＣＯ）、及び負帰還ループを備え、基準信号から出力信号を生成する。ＰＬＬがオン・チップ又はオフ・チップのループフィルタを有するＣＭＯＳ集積回路上に集積化されている場合、ノイズが入り込むのを避けるために電圧制御発振器ＶＣＯにおいて全差動制御電圧を使用しなければならない。そうでないと、好ましくないスプリアスや位相ノイズが発生する場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般に、オフ・チップのループフィルタを使用する場合、簡単化のために、単一出力制御電圧を使用する。オフ・チップのループフィルタを使用する場合には、単一出力制御電圧は性能を低下させないが、オン・チップのループフィルタを使用する場合、又はチャージポンプ電流を最小化する必要がある場合は、この方法は使用できない。
【０００４】
１つの可能性は、図１に示すような全差動制御電圧を使用する方法である。しかし、半導体素子内の２つの電流源は、プロセス変動及び他の不等性のために決して等しくならないため、もしコモンモード電圧制御の自動制御システムを使用しない場合は、チャージポンプで使用されるソース電流源とシンク電流源とは等しくならない。このため、この方法は、通常、使用されない。
【０００５】
プロセス変動を避けるために、通常、図２に示すようなスイッチド電流源が使用される。これらの電流源が常に飽和するように、すなわちオンであるように、追加の２つのスイッチが、これら高インピーダンス電流源を、出力の電圧に追従する単一出力型の低インピーダンス電圧源に短絡する。
【課題を解決するための手段】
【０００６】
本発明の一の態様は、フェイズロックループの一対の直流電流源を含むチャージポンプにおけるチャージ電流を等化する方法であって、全差動フェイズロックループフィルタを用意することと、前記全差動フェイズロックループフィルタのコモンモード電圧から生成されるフィードバック信号を用いて前記直流電流源の１つを制御することとを備える等化方法である。
【０００７】
本発明の他の態様は、位相検出器と、全差動ループフィルタと、電荷を前記全差動ループフィルタに注入するための一対の直流電流源を有するチャージポンプと、前記全差動ループフィルタのコモンモード電圧から生成されるフィードバック信号を用いて前記直流電流源の１つを制御するためのフィードバックループとを備えるフェイズロックループである。
【０００８】
本発明の上記及び他の特徴は、以下の説明と添付の図面から明らかとなるであろう。
【発明を実施するための最良の形態】
【０００９】
本発明によれば、フェイズロックループの一対の直流電流源を含むチャージポンプにおけるチャージ電流を等化する方法であって、全差動フェイズロックループフィルタを用意することと、前記全差動フェイズロックループフィルタのコモンモード電圧から生成されるフィードバック信号を用いて前記直流電流源の１つを制御することとを備える等化方法が提供される。
【００１０】
本発明は、半導体素子内の２つの電流源は、プロセス変動及び他の不等性のために決して等しくならないという事実に関連する問題を解決する。電流源の不等性は、全差動チャージポンプ及び全差動ループフィルタの使用を妨げる。これは、ソース電流とシンク電流の差は、接地電位に対してフロートである前記全差動ループフィルタを正又は負電源側へオフセットし、性能低下をまねき、ノイズへの感度を高くするためである。
【００１１】
好ましい実施形態では、本発明は、非オーバーラップ制御信号が全差動チャージポンプを制御する位相／周波数検出器を備え、充電時は、前記チャージポンプにアクティブ・コモンモード制御がループフィルタを介してのみ接続され、それ以外は、接続されない。この構成は、他のチャージポンプ及びコモンモード制御方法のようにＶＣＯ出力の位相ノイズ及びスプリアス性能を低下させることがない。
【００１２】
本発明は、特にループフィルタへの誤った電荷注入の抑制と、全差動かつ接地又は基準電圧を基準とするフローティング・ループフィルタのコモンモード電圧の制御とに関する。本発明は、位相ノイズ性能を低下させないコモンモード制御とループフィルタへの誤った電荷注入のないスイッチ制御とを行う。
【００１３】
他の態様によれば、本発明は、位相検出器と、全差動ループフィルタと、電荷を前記全差動ループフィルタに注入するための一対の直流電流源を有するチャージポンプと、前記全差動ループフィルタのコモンモード電圧から生成されるフィードバック信号を用いて前記直流電流源の１つを制御するためのフィードバックループとを備えるフェイズロックループを提供する。
【００１４】
<<実施例>>
図１〜図５において、同一の構成要素には、同一の符号を付している。  
図３は、ＰＬＬチャージポンプの正負チャージ電流を等化する本発明の方法の好ましい実施形態を示す。
【００１５】
本実施形態は、一対のアップダウンカウンタ１１，１２とＮＡＮＤゲート１３とを含む位相検出器１０を備える。非オーバーラップ・スイッチ制御回路１９は、スイッチ２８，２９，３０，３１，３２，３３を制御する。非オーバーラップ方式とする目的は、全差動ループフィルタ３４が、スイッチング中に短絡されるのを防ぐことである。この短絡は、誤った電荷注入を引き起こす場合がある。ループフィルタ３４は、通常、電圧制御発振器（不図示）を制御する。
【００１６】
ＰＬＬは、非制御で一定の正電流源２０を備えている。負電流源２１は、コモンモード電圧検出器・フィルタ２２、電圧減算器２４、アンプ２５、及びリミッタ２６から構成されるサンプルド制御ループ１００の中に配置されている。
【００１７】
制御ループ１００は、ノードvcpとノードvcnのコモンモード電圧が、電圧生成器２３によって生成されるコモンモード基準電圧vcm_refと等しくなるように、負電流源２１の値を制御する。
【００１８】
前記一組のスイッチ２８〜３３は、位相／周波数検出器１０の出力に応じてvcpノードとvcnノードのうちの１つ、またはバッファ２７によってコモンモード基準電圧と等しい電圧に制御された共通ノードに、前記電流源を接続するようスイッチング動作を行う。
【００１９】
バッファ２７の目的は、全差動ループフィルタ３４の時間依存の充電が行われないために、電流源２０，２１が常にオンであることを保証することである。
【００２０】
前記スイッチング動作は、前記ループをサンプルド・ループにする。このためには、電流制御ループの帯域が基準周波数信号の周波数によって規定されるサンプリング周波数よりずっと低い必要がある。実際には、これは、重大な制約ではない。
【００２１】
図４は、コモンモード電圧検出器・フィルタ２２の好ましい実施形態を更に詳細に示している。ゲインが１の４つの高インピーダンス入力バッファ３５〜３８が、抵抗３９，４０，４１，４２，４５，４６と容量４３，４４により構成されるＲＣフィルタ網からノードvcp，vcnを分離する。このフィルタ網は、次の２つのタスクを行う。  
ａ）コモンモード電圧vcm=(vcp+vcn)/2を検出すること。  
ｂ）差動信号周波数成分を除去するために前記コモンモード電圧をローパスフィルタすること。
【００２２】
図５は、前記電流制御ループの詳細な好ましい実施形態を示す。ここで、基準電圧生成器２３は抵抗分割器４８，４９によって構成され、基準電圧vcm_refを電圧フォロワ７５として構成されたオペレーショナルアンプ(以下、オペアンプと呼ぶ)と、相互コンダクタンスオペアンプ５０(以下、ＯＴＡと呼ぶ)に供給する。
【００２３】
電流制御ループは、図４に示した構成のコモンモード電圧検出器・フィルタ２２、ＯＴＡ５０、及び４つの電流源５１，５２，５７，５８と４つのＭＯＳ素子５３〜５６とから成る電流リミッタ回路２６によって構成される。
【００２４】
また、前記制御ループには、ＰＭＯＳ素子６１によって生成される負電流源としての公称基準電流Icpn_ref0と制御電流Iregとが合計されて、制御された基準電流Icpn_refとなる電流合計点７４が含まれる。また、前記制御ループは、ＭＯＳ素子６０，６２，６３，６４，６５，６８，６９，７０，７１、電流源６６、及び電圧源５９，６７を含む。
【００２５】
コモンモード電圧がコモンモード電圧検出器・フィルタ２２によって検出され、フィルタされてＯＴＡ５０の反転入力に供給される前記制御ループは、電流ICPpとICPnが全差動ループフィルタ３４をチャージすることによって、閉じられる。
【００２６】
以上説明したように、ループフィルタの誤った充電をなくすために、電流源スイッチを制御するスイッチ制御信号が、非オーバーラップ・スイッチ制御回路１９によって位相／周波数検出器の出力ｕｐ，ｄｗｎから生成される。
【００２７】
以上、図面例を用いて例示的実施形態を示し、詳細に説明した。しかし、本発明を開示した特定の形態に限定する意図ではないこと、また、本発明の精神及び範囲に入る全ての変更物、等価物、及び代替物も本発明に含まれることは、理解されるべきである。
【図面の簡単な説明】
【００２８】
【図１】従来の位相／周波数検出器とスイッチド電流源を有する全差動出力チャージポンプとを示す図である。
【図２】従来の位相／周波数検出器とスイッチド電流源を有する単一出力チャージポンプとを示す図である。
【図３】位相／周波数検出器と、非オーバーラップ・スイッチド電流源を有する全差動出力チャージポンプと、容量性負荷だけのアクティブ・コモンモード制御とを含む本発明の好ましい実施形態を示す図である。
【図４】バッファを介する入力とＲＣ回路網によりフィルタされた出力を有するコモンモード電圧検出器・フィルタのみを含む本発明の好ましい実施形態を示す図である。
【図５】電流制御ループのみを含む本発明の好ましい実施形態を示す図である。
【符号の説明】
【００２９】
１０  位相／周波数検出器（位相検出器）
１９  非オーバーラップ・スイッチ制御回路（非オーバーラップ制御回路）
２２  コモンモード電圧検出器・フィルタ
２６  電流リミッタ
２７  バッファ
２８，２９，３０，３１，３２，３３  スイッチ
３４  全差動ループフィルタ（全差動フェイズロックループフィルタ）
【図１】
2005236976.tif 000003
【図２】
2005236976.tif 000004
【図３】
2005236976.tif 000005
【図４】
2005236976.tif 000006
【図５】
2005236976.tif 000007