(57)【要約】【課題】  半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成する半導体デバイスの製造方法を提供する。【解決手段】  半導体デバイスの製造方法は、プラズマを発生させるための上部電極板３が設けられた真空室４内に半導体基板６を設置する工程と、真空室４内にガスを導入し、上部電極板３に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、半導体基板６をプラズマ処理する工程とを包含する半導体デバイスの製造方法であって、上部電極板３は、プラズマ処理特性が許容範囲となるような比抵抗を有している。【選択図】  図１
2005045067.tif 000002
【特許請求の範囲】
【請求項１】
プラズマを発生させるための電極板が設けられた真空室内に基板を設置する工程と、
前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板をプラズマ処理する工程とを包含する半導体デバイスの製造方法であって、
前記電極板は、プラズマ処理特性が許容範囲となるような比抵抗を有していることを特徴とする半導体デバイスの製造方法。
【請求項２】
プラズマを発生させるための電極板がそれぞれ設けられた複数の真空室内に複数の基板をそれぞれ設置する工程と、
各真空室内にガスを導入し、各真空室内にそれぞれ設けられた各電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマをそれぞれ発生させ、前記基板を前記複数のプラズマ処理装置において同一条件でそれぞれプラズマ処理する工程とを包含する半導体デバイスの製造方法であって、
前記複数の真空室に設けられたそれぞれの電極板は、それぞれの真空室に設置された基板のプラズマ処理特性が許容範囲となるような比抵抗をそれぞれ有していることを特徴とする半導体デバイスの製造方法。
【請求項３】
プラズマを発生させるための電極板が設けられた真空室内に基板を前記電極板に対向させて設置する工程と、
前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板をプラズマ処理する工程とを包含する半導体デバイスの製造方法であって、
前記プラズマ処理する工程は、前記基板のプラズマ処理特性を測定する工程と、
前記測定されたプラズマ処理特性が許容範囲を超える分布を持っている場合は、前記電極板を、プラズマ処理特性が許容範囲となるように、前記基板内分布に対応する電極板内比抵抗分布を有するものにしてプラズマ処理を行う工程を含んでいることを特徴とする半導体デバイスの製造方法。
【請求項４】
前記プラズマ処理特性は、エッチング特性を含んでいる、請求項１ないし請求項３のいずれかに記載の半導体デバイスの製造方法。
【請求項５】
前記基板は、シリコン基板と前記シリコン基板の上に形成された絶縁膜とを含んでおり、
前記エッチング特性は、前記絶縁膜にコンタクトホールを形成するためのエッチング速度と前記コンタクトホールの寸法シフト量とを含んでいる、請求項４に記載の半導体デバイスの製造方法。
【請求項６】
前記電極板は、単結晶シリコンを原材料として構成されている、請求項１〜３のいずれかに記載の半導体デバイスの製造方法。
【請求項７】
プラズマを発生させるための電極板が設けられた真空室内に基板を設置する工程と、
前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板を第１プラズマ処理する工程と、
前記第１プラズマ処理された基板のプラズマ処理特性が許容範囲を超えた場合は、前記電極板を、前記プラズマ処理特性が許容範囲となるような比抵抗を有する電極板に交換した後、交換した電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板を第２プラズマ処理する工程とを包含することを特徴とする半導体デバイスの製造方法。
【請求項８】
プラズマを発生させるための電極板が設けられた真空室内に基板を設置する設置手段と、
前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板をプラズマ処理するプラズマ処理手段とを具備する半導体デバイスの製造装置であって、
前記電極板は、プラズマ処理特性が許容範囲となるような比抵抗を有していることを特徴とする半導体デバイスの製造装置。
【請求項９】
プラズマを発生させるための電極板がそれぞれ設けられた複数の真空室内に複数の基板をそれぞれ設置する設置手段と、
各真空室内にガスを導入し、各真空室内にそれぞれ設けられた各電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマをそれぞれ発生させ、前記基板を前記複数のプラズマ処理装置において同一条件でそれぞれプラズマ処理するプラズマ処理手段とを具備する半導体デバイスの製造装置であって、
前記複数の真空室に設けられたそれぞれの電極板は、それぞれの真空室に設置された基板のプラズマ処理特性が許容範囲となるような比抵抗をそれぞれ有していることを特徴とする半導体デバイスの製造装置。
【請求項１０】
プラズマを発生させるための電極板が設けられた真空室内に基板を前記電極板に対向させて設置する設置手段と、
前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板をプラズマ処理するプラズマ処理手段とを具備する半導体デバイスの製造装置であって、
前記プラズマ処理手段は、前記基板のプラズマ処理特性を測定する測定手段を含んでおり、
前記プラズマ処理手段は、前記測定されたプラズマ処理特性が許容範囲を超える分布を持っている場合は、前記電極板を、プラズマ処理特性が許容範囲となるように、前記基板内分布に対応する電極板内比抵抗分布を有するものにしてプラズマ処理を行うことを特徴とする半導体デバイスの製造装置。
【請求項１１】
プラズマを発生させるための電極板が設けられた真空室内に基板を設置する設置手段と、
前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板を第１プラズマ処理するプラズマ処理手段と、
前記第１プラズマ処理された基板のプラズマ処理特性が許容範囲を超えた場合は、前記電極板を、前記プラズマ処理特性が許容範囲となるような比抵抗を有する電極板に交換する交換手段とを具備しており、
前記プラズマ処理手段は、交換した電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板を第２プラズマ処理することを特徴とする半導体デバイスの製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高密度なプラズマを生成するために周波数６０ＭＨｚの高周波電力を印加する平行平板型プラズマ装置を用いたドライエッチングにより、高アスペクト比のコンタクトホールを形成するための半導体デバイスの製造方法および半導体デバイスの製造装置に関する。
【背景技術】
【０００２】
現在、半導体デバイスの製造工程において、プラズマ処理技術を用いてドライエッチングを行う方法は、高集積化された半導体デバイス内の素子パターンを形成するために不可欠な技術となっている。
【０００３】
図１７は、従来の半導体デバイスの製造装置９０の構成を示す模式図である。近年のエッチング装置としては、エッチングガスの低圧力領域において高密度なプラズマを生成することができ、また、垂直断面形状を維持しつつ高アスペクト比のコンタクトホールを安定に形成するために有効であることから、図１７に示すような二周波の高周波電力を上部電極板および下部電極にそれぞれ印加する平行平板型プラズマ装置が現在主流である。その中でも高密度なプラズマを得ようとして処理のためのプラズマ生成用上部電極板に印加する高周波電力の高周波数化が進んでいおり、５０メガヘルツ（ＭＨｚ）以上例えば６０メガヘルツ（ＭＨｚ）が使用される。
【０００４】
図１７に、従来の平行平板型プラズマ装置９０の構成を示す。このような構造の平行平板型プラズマ装置は、例えば、特開２００１―３１３２８６号公報（特許文献１）に記載されている。１０１はソース電力を生成するための周波数６０ＭＨｚの高周波電源である。１０２と１０２ａとは高周波電源１０１と負荷との間のインピーダンス整合をとるための整合回路であり、１０３は上部電極板であり、高周波電源１０１から整合回路１０２を介して高周波電力が印加される。上部電極板１０３の原材料としては単結晶シリコンが使用されている。
【０００５】
１０４は真空室であり、内壁１０４ａによって囲まれるように構成されている。内壁１０４ａとしては石英、シリコンおよび表面にイットリア溶射を施したアルミ等の部材が用いられている。１０５はガス導入孔であり、ここからエッチングガスが真空室１０４内に導入される。１０６はドライエッチングを行う半導体基板であり、下部電極１０７上に載置されている。
【０００６】
１０８はバイアス電力を生成するための周波数２メガヘルツ（ＭＨｚ）の高周波電源であり、下部電極１０７に整合回路１０２ａを介して高周波電力を印加する。１０９は真空室１０４内を減圧する真空ポンプである。また、上部電極板１０３（円形）と半導体基板１０６（円形）とは、それぞれの中心が垂直方向に沿って一致するように対向して配置されている。
【０００７】
以下、この平行平板型プラズマ処理装置９０の動作を説明する。まず、真空ポンプ１０８によって真空室１０４内の圧力を真空に減圧し、その圧力を制御装置（図示せず）によって維持しながら、ガス導入孔１０５からエッチングガスを導入する。その後、周波数６０メガヘルツ（ＭＨｚ）の高周波電源１０１から整合回路１０２を介して上部電極１０３に高周波電力を印加すると、真空室１０４内に高密度なプラズマが生成する。この状態において、高周波電源１０８から整合回路１０２ａを介して下部電極１０７に周波数２ＭＨｚの高周波電力を印加すると、プラズマ中のガスイオンが下部電極１０７側に向かって加速され、下部電極１０７上の半導体基板１０６がドライエッチングされる。
【０００８】
図１８、図１９および図２０に、シリコン基板上の層間絶縁膜にトランジスタのソース・ドレイン領域等の活性領域と配線を接続するためのコンタクトホールや、配線間を接続するためのバイヤホールを形成する工程を模式的に示す。
【０００９】
まず、図１８に示すように、シリコン基板１１４上に、低抵抗の導電層であるコバルトシリサイド膜１１３を形成し、その上に層間絶縁膜である酸化膜１１２を形成する。さらにその上に、有機系の材料からなる反射防止膜１１１と、開口部１１５を有するレジストマスク１１０とを形成する。
【００１０】
次に、前述した平行平板型プラズマ装置９０内に図１８に示す構造をした基板を設置し、平行平板型プラズマ装置９０内に導入されたエッチングガスのプラズマを生成する。そして、発生したプラズマイオンを反射防止膜１１１に衝突させて下方へのエッチングを進行させる。
【００１１】
そして図１９に示すように、レジストマスク１１０の開口部１１５において、反射防止膜１１１の一部をドライエッチングによって選択的に除去する。次いで、エッチングガスを変更し、図２０に示すように、レジストマスク１１０の開口部１１５を通って、酸化膜１１２の一部に選択的にドライエッチングを施してコンタクトホール１１５ａを形成する。このエッチングにおいてはコンタクトホール１１５ａの側壁に、エッチングガスと酸化膜１１２を構成する材料とのエッチング反応等によって生じたデポ物を堆積させることにより側方へ向かうエッチングの進行を阻止するようにしている。このような異方性のドライエッチングによって、層間絶縁膜１１２を貫通する、ホール径の微細なコンタクトホールやバイヤホールを形成することができる。
【００１２】
近年、半導体デバイスの小型化が進み、それに伴って、コンタクトホール径や配線幅は、ますます縮小する傾向にある。一方、配線層間の静電容量を低く抑える要請から、半導体素子が小型化しても層間絶縁膜の膜厚が薄くなるわけではない。従って、コンタクトホール径に対する層間絶縁膜の膜厚の比（アスペクト比）は、ますます大きくなる傾向にある。また、レジストマスクの膜厚は、コンタクトホール径の縮小に伴って、回路パターンの解像度を向上させる観点から、薄膜化する傾向にある。
【００１３】
このような高アスペクト比のコンタクトホールを安定して形成するため、層間絶縁膜において、被エッチング領域とレジストマスクによって保護される領域との選択性を向上させる技術や、シリコン基板上の活性領域をエッチングさせないため、層間絶縁膜とシリコン基板との選択性を向上させる技術が必要となる。また、エッチングガスとしては、炭素に対するフッ素の比率が低いＣ4Ｆ8、Ｃ5Ｆ8およびＣ4Ｆ6等のフルオロカーボンガスが用いられている。
【特許文献１】特開２００１―３１３２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、このような上部電極板１０３に６０ＭＨｚの高周波数領域の高周波電力を印加する平行平板型プラズマ装置９０では、高いエッチング速度、高いエッチング選択性は容易に得られるが、エッチング特性に変動が生じ易く、同一機種、同一構造のドライエッチング装置間であっても装置によって性能のバラツキが大きい等、特に半導体集積回路を量産するに場合に障害があった。
【００１５】
その結果、エッチング速度、エッチング選択性およびエッチング後の仕上がり形状等といったエッチング特性の変動およびバラツキが発生することで、コンタクト抵抗不良および半導体デバイスの製造歩留り低下等の異常を招く恐れがある。
【００１６】
生産ラインにおいてこのようなエッチング特性のバラツキによる異常が発生した場合、異常が発生する毎に、ドライエッチング装置のようなプラズマ装置に設定されたプロセス条件パラメーターや、装置機構のようなハードパラメーターの不良箇所の原因調査と調整とをしている。このため、設備稼働率を低下させていた。
【００１７】
本発明の目的は、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる半導体デバイスの製造方法および半導体デバイスの製造装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る半導体デバイスの製造方法は、プラズマを発生させるための電極板が設けられた真空室内に基板を設置する工程と、前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板をプラズマ処理する工程とを包含する半導体デバイスの製造方法であって、前記電極板は、プラズマ処理特性が許容範囲となるような比抵抗を有していることを特徴とする。
【００１９】
本発明に係る他の半導体デバイスの製造方法は、プラズマを発生させるための電極板がそれぞれ設けられた複数の真空室内に複数の基板をそれぞれ設置する工程と、各真空室内にガスを導入し、各真空室内にそれぞれ設けられた各電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマをそれぞれ発生させ、前記基板を前記複数のプラズマ処理装置において同一条件でそれぞれプラズマ処理する工程とを包含する半導体デバイスの製造方法であって、前記複数の真空室に設けられたそれぞれの電極板は、それぞれの真空室に設置された基板のプラズマ処理特性が許容範囲となるような比抵抗をそれぞれ有していることを特徴とする。
【００２０】
本発明に係るさらに他の半導体デバイスの製造方法は、プラズマを発生させるための電極板が設けられた真空室内に基板を前記電極板に対向させて設置する工程と、前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板をプラズマ処理する工程とを包含する半導体デバイスの製造方法であって、前記プラズマ処理する工程は、前記基板のプラズマ処理特性を測定する工程と、前記測定されたプラズマ処理特性が許容範囲を超える分布を持っている場合は、前記電極板を、プラズマ処理特性が許容範囲となるように、前記基板内分布に対応する電極板内比抵抗分布を有するものにしてプラズマ処理を行う工程を含んでいることを特徴とする。
【００２１】
本発明に係るさらに他の半導体デバイスの製造方法は、プラズマを発生させるための電極板が設けられた真空室内に基板を設置する工程と、前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板を第１プラズマ処理する工程と、前記第１プラズマ処理された基板のプラズマ処理特性が許容範囲を超えた場合は、前記電極板を、前記プラズマ処理特性が許容範囲となるような比抵抗を有する電極板に交換した後、交換した電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板を第２プラズマ処理する工程とを包含することを特徴とする。
【００２２】
本発明に係る半導体デバイスの製造装置は、プラズマを発生させるための電極板が設けられた真空室内に基板を設置する設置手段と、前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板をプラズマ処理するプラズマ処理手段とを具備する半導体デバイスの製造装置であって、前記電極板は、プラズマ処理特性が許容範囲となるような比抵抗を有していることを特徴とする。
【００２３】
本発明に係る他の半導体デバイスの製造装置は、プラズマを発生させるための電極板がそれぞれ設けられた複数の真空室内に複数の基板をそれぞれ設置する設置手段と、各真空室内にガスを導入し、各真空室内にそれぞれ設けられた各電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマをそれぞれ発生させ、前記基板を前記複数のプラズマ処理装置において同一条件でそれぞれプラズマ処理するプラズマ処理手段とを具備する半導体デバイスの製造装置であって、前記複数の真空室に設けられたそれぞれの電極板は、それぞれの真空室に設置された基板のプラズマ処理特性が許容範囲となるような比抵抗をそれぞれ有していることを特徴とする。
【００２４】
本発明に係るさらに他の半導体デバイスの製造装置は、プラズマを発生させるための電極板が設けられた真空室内に基板を前記電極板に対向させて設置する設置手段と、前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板をプラズマ処理するプラズマ処理手段とを具備する半導体デバイスの製造装置であって、前記プラズマ処理手段は、前記基板のプラズマ処理特性を測定する測定手段を含んでおり、前記プラズマ処理手段は、前記測定されたプラズマ処理特性が許容範囲を超える分布を持っている場合は、前記電極板を、プラズマ処理特性が許容範囲となるように、前記基板内分布に対応する電極板内比抵抗分布を有するものにしてプラズマ処理を行うことを特徴とする。
【００２５】
本発明に係るさらに他の半導体デバイスの製造装置は、プラズマを発生させるための電極板が設けられた真空室内に基板を設置する設置手段と、前記真空室内にガスを導入し、前記電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板を第１プラズマ処理するプラズマ処理手段と、前記第１プラズマ処理された基板のプラズマ処理特性が許容範囲を超えた場合は、前記電極板を、前記プラズマ処理特性が許容範囲となるような比抵抗を有する電極板に交換する交換手段とを具備しており、前記プラズマ処理手段は、交換した電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板を第２プラズマ処理することを特徴とする。
【発明の効果】
【００２６】
本発明によれば、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成する半導体デバイスの製造方法および半導体デバイスの製造装置を提供することができる。
【発明を実施するための最良の形態】
【００２７】
本実施の形態に係る半導体デバイスの製造方法においては、プラズマを発生させるために真空室内に設けられた電極板は、プラズマ処理特性が許容範囲となるような比抵抗を有している。このため、プラズマ処理条件のばらつきを低減することができる。その結果、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。
【００２８】
本実施の形態に係る半導体デバイスの他の製造方法においては、複数の真空室に設けられたそれぞれの電極板は、それぞれの真空室に設置された基板のプラズマ処理特性が許容範囲となるような比抵抗をそれぞれ有している。このため、複数の真空室におけるプラズマ処理条件のばらつきをそれぞれ低減することができる。その結果、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。
【００２９】
本実施の形態に係る半導体デバイスのさらに他の製造方法においては、測定されたプラズマ処理特性が許容範囲を超える分布を持っている場合は、電極板を、プラズマ処理特性が許容範囲となるように、基板内分布に対応する電極板内比抵抗分布を有するものにしてプラズマ処理を行う。このため、プラズマ処理条件のばらつきを低減することができる。その結果、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。
【００３０】
前記プラズマ処理特性は、エッチング特性を含んでいることが好ましい。
【００３１】
前記基板は、シリコン基板と前記シリコン基板の上に形成された絶縁膜とを含んでおり、前記エッチング特性は、前記絶縁膜にコンタクトホールを形成するためのエッチング速度と前記コンタクトホールの寸法シフト量とを含んでいることが好ましい。
【００３２】
前記電極板は、単結晶シリコンを原材料として構成されていることが好ましい。
【００３３】
本実施の形態に係る半導体デバイスのさらに他の製造方法においては、第１プラズマ処理された基板のプラズマ処理特性が許容範囲を超えた場合は、前記電極板を、前記プラズマ処理特性が許容範囲となるような比抵抗を有する電極板に交換した後、交換した電極板に５０ＭＨｚ以上の高周波電力を印加してプラズマを発生させ、前記基板を第２プラズマ処理する。このため、プラズマ処理条件のばらつきを低減することができる。その結果、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。
【００３４】
本発明によるコンタクトホールのエッチング方法は、ドライエッチング装置の上部電極板の比抵抗を調節し、コンタクトホールを形成しようとする酸化膜に対するエッチング速度、及びコンタクトホールの寸法シフト量の２種のエッチング特性を指定の設定値の範囲内に納めようとするものである。
【００３５】
以下、図面を参照して本発明の実施の形態を説明する。
【００３６】
（実施の形態１）
まず、図１に、本実施の形態に係る製造方法において用いる平行平板型プラズマ装置１００の構成を示す。１はソース電力を生成するための高周波電源（周波数５０メガヘルツ（ＭＨｚ）以上、ここでは６０メガヘルツ（ＭＨｚ））である。２と２ａは高周波電源１と負荷とのインピーダンス整合をとるための整合回路である。
【００３７】
３は上部電極板であり、高周波電源１から整合回路２を介して高周波電力が印加される。上部電極板３の材料は単結晶シリコンを用いている。４は真空室であり、上部電極板３と内壁４ａとによって囲まれるように構成されている。内壁４ａとしては石英、シリコンおよび表面にイットリア溶射を施したアルミ等の部材が用いられている。５はエッチングガスなどプロセスガスを導入するガス導入孔であり、ここからエッチングガスが真空室４内に導入される。
【００３８】
６はドライエッチングを行う半導体基板であり、下部電極７上に載置されている。８はバイアス電力を生成するための高周波電源（周波数２．０メガヘルツ（ＭＨｚ））であり、下部電極７に整合回路２ａを介して高周波電力を印加する。９は真空室４内を減圧する真空ポンプである。また、上部電極板３と半導体基板６とは円形であり、それぞれの中心が対向して垂直方向に沿って一致するように配置されている。
【００３９】
図１に示す平行平板型プラズマ装置１００を用いて、半導体基板６（図２に示す試料）をドライエッチングして以下の通り、酸化膜１２にコンタクトホール（直径：０．２５マイクロメートル（μｍ）、アスペクト比：６）を形成する装置の作用の要点を説明する。即ち、まず、真空ポンプ９によって真空室４内の圧力を真空に減圧し、その圧力を制御装置（図示せず）によって維持しながらガス導入孔５からエッチングガスを導入する。
【００４０】
その後、高周波電源１から整合回路２を介して上部電極板３に高周波電力を印加すると、真空室４内に高密度なプラズマが生成する。この状態において、高周波電源８から整合回路２ａを介して下部電極７に高周波電力を印加すると、プラズマ中のガスイオンが下部電極７側に加速され、下部電極７上の半導体基板６に形成された酸化膜１２にコンタクトホールが形成される。
【００４１】
図２は、本実施の形態の製造方法に係わるコンタクトホールのドライエッチング実験のための試料として用いる半導体基板の断面の一部を拡大して示す。この試料は、シリコン基板１４上に、コバルトシリサイド１３（膜厚：３０ナノメートル（ｎｍ））が形成され、その上に配線間の層間絶縁膜として機能する酸化膜１２（膜厚：１５００ナノメートル（ｎｍ））が形成されている。またその上に、反射防止膜１１（膜厚：８０ナノメートル（ｎｍ））が形成されている。さらにその上に、開口部１５（コンタクトパターン）により、被ドライエッチング領域が露出したレジストマスク１０（膜厚：７００ナノメートル（ｎｍ））が形成されている。
【００４２】
図３および図４は、図２に示す試料にコンタクトホールを形成する工程を模式的に示すものであり、以降に示す結果データは特に断らない限りこの工程に基づくものである。まず図３に示すように、シリコン基板１４上に、低抵抗の導電層であるコバルトシリサイド膜１３を形成し、その上に酸化膜１２を形成する。さらにその上に、有機系の材料からなる反射防止膜１１と、開口部１５を有するレジストマスク１０とをこの順番に形成する。
【００４３】
次に、図１に示す平行平板型プラズマ装置１００の下部電極７上に図２に示す構造を有する半導体基板６を載置し、真空室４内に導入されたエッチングガスのプラズマを生成する。このプラズマを利用し、図３に示すように、レジストマスク１０の開口部１５において、反射防止膜１１の一部をドライエッチングにより選択的に除去する（ステップ１）。
【００４４】
次いで、エッチングガスを変更し、図４に示すように、レジストマスク１０の開口部１５に沿って、酸化膜１２の一部を選択的にドライエッチングしてコンタクトホール１５ａを形成する（ステップ２）。ここで、コンタクトホール１５ａは、プラズマ中のガスイオンを酸化膜１２に衝突させ、下方向に向かってドライエッチングを進行させ、コバルトシリサイド１３によってドライエッチングを停止させて形成する。ここで、通常のプロセスではドライエッチングは、酸化膜１２の膜厚バラツキおよびエッチング速度のバラツキを考慮して、約３０％の酸化膜オーバーエッチングとする。また、コンタクトホール１５ａの側壁には、エッチングガスと酸化膜１２を構成する材料との反応によって生じる反応生成物が堆積するため、コンタクトホール１５ａの側方へ向かうドライエッチングの進行が阻止される。
【００４５】
【表１】
2005045067.tif 000003
表１に上記した工程において採用したドライエッチング条件を一覧にして示す。ここで、前述したステップ１の条件は、図３に示す工程における反射防止膜１１のドライエッチング条件に対応し、前述したステップ２の条件は、図３に示す工程における酸化膜１２のドライエッチング条件に対応する。
【００４６】
しかし、以下に示すエッチング結果データはエッチング速度およびコンタクトホールの寸法シフト量のような基本的なエッチング特性データを示すので、以下のように変更している。すなわち、ドライエッチング装置の真空室４の内壁４ａを、薬液を用いてウェットクリーニングし、かつ、上部電極板３を交換した直後の実験において評価する。
【００４７】
酸化膜１２のエッチング速度は、表１に示す条件においてステップ２のエッチング時間を６０秒に変更した以外は表１に示す条件と同一の条件で、ドライエッチングすることによって算出する。さらに、コンタクトホール１５ａの寸法シフト量は、表１に示す条件でドライエッチングを行い、下記に示す（式１）を用いて算出する。
【００４８】
寸法シフト量＝（ドライエッチング後のコンタクトホール径）―（ドライエッチング前のレジストマスク又は反射防止膜に形成された開口部の径）…（式１）。
【００４９】
図５は、コンタクトホールエッチング実験において測定する図１の上部電極板３（直径：２８０ミリメートル（ｍｍ））における比抵抗測定点の面内位置を示す。このように、測定点は、上部電極板３の中心を原点としＸ軸上に５個ある。各測定点の脇の数字は、図中の上部電極板３の中心を原点とした測定点の座標（Ｘ、Ｙ）を示す。
【００５０】
また、図６は、コンタクトホールエッチング実験において測定する半導体基板６（直径：２００ミリメートル（ｍｍ））の酸化膜のエッチング速度及び寸法シフト量の測定点の面内位置を示す。このように、測定点は、半導体基板６の中心を原点としＸ軸上に５個ある。各測定点の脇の数字は、図中の半導体基板６の中心を原点とした測定点の座標（Ｘ、Ｙ）を示す。なお、これらの測定点は、図５に示す上部電極板３の原点と図６に示す半導体基板６の原点とが対応していることより二次元的に一致している。
【００５１】
図７は、本実施の形態に係るエッチング方法を実施するための基礎となる実験結果であって、図２に示す酸化膜１２におけるコンタクトホールエッチング速度とその寸法シフト量との半導体基板内分布である。横軸に、図６に示した半導体基板６のＸ座標をとり、縦軸に、図７では、酸化膜１２に対するエッチング速度をとり、図８では、コンタクトホール１５ａの寸法シフト量をそれぞれとった。そして図１に示す平行平板型プラズマ装置１００に設けられた上部電極板３において、図５に示す各測定点における比抵抗がほぼ均一、すなわち上部電極板３の全面にわたってほぼ均一な６６Ω・ｃｍ、７０Ω・ｃｍ、７４Ω・ｃｍ、７８Ω・ｃｍおよび８２Ω・ｃｍの５種類の上部電極板を使用して酸化膜をドライエッチングすることにより得られた結果である。
【００５２】
図７および図８から判るように、このドライエッチング装置を用いた場合は、上部電極板３の比抵抗の上昇に伴って半導体基板の（０、０）座標である中心部のエッチング特性が大きく変化しており、図７では酸化膜１２に対するエッチング速度が小さくなり、図８ではコンタクトホール５ａの寸法シフト量がマイナス方向に、つまりコンタクトホール５ａの寸法が縮小する傾向になることがわかる。このコンタクトホール５ａのエッチング特性、すなわちエッチング速度および寸法シフト量の量産などにおける所望の許容設定範囲をそれぞれ、５００±２５ナノメータ（ｎｍ）／分、±２５ナノメータ（ｎｍ）以下としているが、上部電極板３の比抵抗が７０Ω・ｃｍ〜７８Ω・ｃｍの範囲内であることで、各エッチング特性を所望の値に納めることができることがわかる。以降に示す実験データでもエッチング特性の許容設定範囲は同一とする。ただしこの範囲は各エッチング条件や、対象となる半導体デバイスによって異なってくるため、絶対的なものではない。
【００５３】
そこで本実施の形態に係るコンタクトホールのドライエッチング方法は、ドライエッチング装置に付属するエッチングガスなどのマスフローメーターの設定や表示のわずかなずれ、半導体基板と電極との間隔のわずかなずれなどによってエッチング特性が許容範囲に入らなかった場合、図７および図８に示す実験結果から分かるようにそれらの原因を追及するためにエッチング装置を分解するなどして調べて元の状態に戻す代わりに、適当な比抵抗を有する上部電極板３に取り替えてエッチング特性を許容範囲内に修復し、その後コンタクトエッチングを行うものである。
【００５４】
次に、図７および図８に示す現象の原因を推定した内容を説明しておく。近年のエッチング装置は、高密度なプラズマを得ようとして、プラズマを生成するための上部電極板に印加する高周波電力の高周波数化が進んでいる。ここで課題となってくることが高周波電力の表皮効果現象であり、周波数が低い場合、電流は上部電極材の導体内を一様に流れるが、周波数が高くなると電流は上部電極材の表皮に集中して流れるということである。
【００５５】
上部電極板でこの表皮効果現象を考慮すると、高周波電力は上部電極板の表面を流れ、最終的に上部電極板の中心部に集中する。その結果、上部電極板の中心部に対向しておかれた半導体基板の中心部の酸化膜エッチング速度が大きくなる。表皮効果が大きくなると、半導体基板の中心部の酸化膜エッチング速度が大きくなり、一方、表皮効果が小さくなるにしたがって、酸化膜のエッチング速度は小さくなる傾向であると考えられる。このように、エッチング特性を所望する範囲内に収めるためには高周波電力の表皮効果を考慮する必要がある。
【００５６】
この表皮効果において、比抵抗ρ（Ω・ｍ）、円周率π（−）、電源周波数ｆ（Ｈｚ）、透磁率μ（Ｈ／ｍ）とすると、表皮深さδ（ｍ）は、下記に示す（式２）によって表すことができる。
【００５７】
δ＝√（ρ／π・ｆ・μ）…（式２）
（式２）より、表皮深さδは比抵抗ρが大きくなると大きくなり、電源周波数ｆが大きくなると小さくなる。その結果、表皮効果としては、比抵抗ρが大きくなると小さくなり、電源周波数ｆが大きくなると大きくなることがわかる。したがって、平行平板型プラズマ装置において、酸化膜に対するエッチング速度およびコンタクトホールの寸法シフト量等のエッチング特性は、表皮効果による高周波電力変動が直接関与するため、上部電極板の比抵抗に依存することが説明できる。
【００５８】
以上のように本実施の形態によれば、平行平板型プラズマ装置を用いて、半導体基板のドライエッチングを行う場合、上部電極板の比抵抗を調整することにより、エッチング特性が許容範囲に収まることで、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。
【００５９】
（実施の形態２）
次に、図１に示す平行平板型プラズマ装置１００と同一構造の装置を複数台使用し、それぞれの装置において、図５に示す各測定点において比抵抗がほぼ均一な上部電極板を用い、半導体基板に形成された酸化膜をドライエッチングすることにより、図４に示す高アスペクト比のコンタクトホールを形成する実施の形態を説明する。
【００６０】
まず、従来のように、エッチング特性について何ら対策しない場合について、実際に実験を行って得られたエッチング特性を図９および図１０に示す。ここで、Ａ〜Ｅは複数の装置の名称を示し、各装置における上部電極板の比抵抗は、図５に示す各測定点においてすべて同一でほぼ均一に７４Ω・ｃｍであった。装置５台それぞれに対して、横軸に、図６に示した半導体基板のＸ座標をとり、縦軸に、図９では、酸化膜１２に対するエッチング速度を、図１０では、コンタクトホール１５ａの寸法シフト量をそれぞれとった。
【００６１】
図９および図１０から判るように、同一構造の複数台のプラズマ装置を用い、同一条件でエッチングしても、各装置によってエッチング特性が許容設定値の範囲に収まったり、外れたりしている。これは、上部電極板の比抵抗に起因するエッチング特性のバラツキとは別個の要因で、もともとの各装置のプロセスパラメーターや装置構成のようなハードパラメーターのバラツキが原因となり、エッチング特性が所望許容範囲から外れているものと考えられる。
【００６２】
そこで、酸化膜エッチング速度を基準にして、酸化膜エッチング速度が高めの装置には比抵抗が大きめの上部電極板に交換し、酸化膜エッチング速度の低めの装置には比抵抗が小さめの上部電極板に交換することによって、比抵抗を調整した。これを実際に行って得られたエッチング特性を図１１および図１２に示す。装置５台それぞれに対して、横軸に、図６に示した半導体基板６のＸ座標をとり、縦軸に、図１１では、酸化膜１２に対するエッチング速度を、図１２では、コンタクトホール１５ａの寸法シフト量をそれぞれとった。図１１および図１２から判るように、エッチング特性が所望許容範囲のほぼ中心となり、大幅に改善されている。
【００６３】
以上の結果から、実施の形態２によるコンタクトホールのドライエッチング方法は、同一構造の複数台の平行平板型プラズマドライエッチング装置を用いて半導体基板のドライエッチングを行う際、各装置においてエッチング特性が所望の許容範囲設定値に収まるように適する比抵抗を有する上部電極板に交換し、その後上記の複数台のドライエッチング装置を用いて半導体基板の酸化膜、絶縁膜にコンタクトホールを形成するものである。こうして各装置におけるエッチング特性を所望値に収めることができ、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。
【００６４】
なお、上部電極板の比抵抗の調整は、エッチング特性が許容範囲に収まらなかった原因を追及し、それを修復するものではないため、各装置のメインテナンス時に行うことができ、得られる半導体デバイスの生産効率が向上する。また各装置において、異常の発生毎に、各装置のプロセスパラメーターやハードパラメーターの不良箇所の原因調査と調整が不要となり、設備稼働率が向上する。
【００６５】
（実施の形態３）
実施の形態３を説明する前に、まず、従来のように、エッチング特性について何ら対策しない場合について、実際に実験を行って得られたエッチング特性の１つの場合を図１３および図１４に示す。この実験において使用した平行平板型プラズマ装置は前述した図１に示すものであり、上部電極板３の比抵抗は、図６に示す各測定点においてほぼ均一に７４Ω・ｃｍであるものを用いた。横軸に、図６に示した半導体基板のＸ座標をとり、縦軸に、図１３では、酸化膜１２に対するエッチング速度を、図１４では、コンタクトホール１５ａの寸法シフト量をそれぞれとっている。
【００６６】
図１３および図１４から判るように、このケースでは比抵抗が図５に示す各測定点においてほぼ均一に７４Ω・ｃｍの上部電極板を用いたとしても、半導体基板上のエッチング特性に不均一かつランダムな発生した。そしてエッチング特性は所望許容範囲から外れた箇所が発生している。これは、上部電極板の比抵抗が均一なものを使用しているから上部電極板に起因するものではなく、もともとの装置のプロセスパラメーターや装置の構造的なハードパラメーターのバラツキが原因となり、エッチング特性が所望の値から外れているものと考えられる。
【００６７】
そこで、酸化膜エッチング速度を基準として図６に示した測定点における酸化膜エッチング速度が高めの半導体基板上の測定点には、その測定点に対応する上部電極板上の図５に示した測定点の比抵抗が大きめになっており、酸化膜エッチング速度の低めの半導体基板上の測定点には比抵抗が小さめになっているような比抵抗分布を有する上部電極板に交換してエッチングを行う。
【００６８】
実際にこのような電極を用いて得られたエッチング特性を図１５および図１６に示す。横軸に、図６に示した半導体基板のＸ座標をとり、縦軸に、図１５では、酸化膜１２に対するエッチング速度を、図１６では、コンタクトホール１５ａの寸法シフト量をそれぞれとっている。比抵抗が分布を持った上部電極にしたことによって図１５および図１６から判るように、エッチング特性が所望の許容範囲のほぼ中心となり、大幅に改善されている。
【００６９】
本発明の実施の形態３は以上のような結果を用いるもので、最初の半導体基板上のエッチング速度やコンタクトホールの寸法シフト量の分布に対応した比抵抗分布を有する上部電極に交換し、その後、酸化膜をエッチングするものである。
【００７０】
以上のように本実施の形態によれば、平行平板型プラズマ装置を用いて、半導体基板のドライエッチングを行う場合、半導体基板面内におけるエッチング特性が所望の許容範囲に収まるように、上部電極板面内の比抵抗を調整したものに交換設置することにより、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。また、半導体基板面内のエッチング特性のバラツキが低減し、これによってドライエッチング時のオーバーエッチ量を面内で均一化でき安定した半導体デバイスの製造が可能となる。その結果、配線のコンタクト抵抗値のバラツキが低減すると共に、トランジスタ特性が改善し、得られる半導体デバイスの生産歩留まりを高めることができる。
【００７１】
このように、５０ＭＨｚを越える周波数のプラザ間を発生させる平行平板型プラズマ装置において、ドライエッチングなどのプラズマ処理特性が所望の許容範囲となるような比抵抗を有する上部電極板を用いることによって、プラズマ処理条件をばらつきの少ないものにすることができ、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成することができる。その結果、配線のコンタクト抵抗値のバラツキが低減すると共に、トランジスト特性が改善し、得られる半導体デバイスの生産歩留まりが向上する。
【００７２】
そして、上部電極板の比抵抗の調整は各装置のメインテナンス時に行えばよく、プラズマ処理特性ばらつきの真の原因を追及するために装置を分解などする必要がないから、装置の稼働率が向上し、また、得られる半導体デバイスの生産効率が向上する。
【産業上の利用可能性】
【００７３】
本発明は、半導体基板に形成された層間絶縁膜に高アスペクト比のコンタクトホールを安定して形成する半導体デバイスの製造方法および半導体デバイスの製造装置に適用することができる。
【図面の簡単な説明】
【００７４】
【図１】本実施の形態に係る半導体デバイスの製造装置の構成を示す模式図
【図２】本実施の形態に係る半導体デバイスの製造装置によってコンタクトホールが形成される試料の構成を示す断面図
【図３】本実施の形態に係る半導体デバイスの製造装置によってコンタクトホールが形成される工程を説明するための断面図
【図４】本実施の形態に係る半導体デバイスの製造装置によってコンタクトホールが形成される工程を説明するための断面図
【図５】本実施の形態に係る半導体デバイスの製造装置によって測定される上部電極板の比抵抗の測定点の位置を示す平面図
【図６】本実施の形態に係る半導体デバイスの製造装置によって測定される酸化膜エッチング速度及び寸法シフト量の測定点を示す半導体基板の平面図
【図７】本実施の形態に係る半導体デバイスの製造装置によって測定される寸法シフト量を示すグラフ
【図８】本実施の形態に係る半導体デバイスの製造装置によって測定される酸化膜エッチング速度を示すグラフ
【図９】一定の比抵抗を有する上部電極板を用いたときの装置間の酸化膜エッチング速度を示すグラフ
【図１０】一定の比抵抗を有する上部電極板を用いたときの装置間の寸法シフト量を示すグラフ
【図１１】上部電極板の比抵抗を調節した後の装置間の酸化膜エッチング速度を示すグラフ
【図１２】上部電極板の比抵抗を調節した後の装置間の寸法シフト量を示すグラフ
【図１３】一定の比抵抗を有する上部電極板を用いたときの酸化膜エッチング速度の半導体基板内分布を示すグラフ
【図１４】一定の比抵抗を有する上部電極板を用いたときの寸法シフト量の半導体基板内分布を示すグラフ
【図１５】上部電極板内の比抵抗分布を調整した後の酸化膜エッチング速度の半導体基板内分布を示すグラフ
【図１６】上部電極板内の比抵抗分布を調整した後の寸法シフト量の半導体基板内分布を示すグラフ
【図１７】従来の半導体デバイスの製造装置の構成を示す模式図
【図１８】従来の半導体デバイスの製造装置によってコンタクトホールが形成される試料の構成を示す断面図
【図１９】従来の半導体デバイスの製造装置によってコンタクトホールが形成される工程を説明するための断面図
【図２０】従来の半導体デバイスの製造装置によってコンタクトホールが形成される工程を説明するための断面図
【符号の説明】
【００７５】
１、１０１  高周波電源（周波数６０ＭＨｚ）
２、２ａ、１０２、１０２ａ  整合回路
３、１０３  上部電極板
４、１０４  真空室
４ａ、１０４ａ  内壁
５、１０５  ガス導入孔
６、１０６  半導体基板
７、１０７  下部電極
８、１０８  高周波電源（周波数４．０ＭＨｚ）
９、１０９  真空ポンプ
１０、１１０  レジストマスク
１１、１１１  反射防止膜
１２、１１２  酸化膜
１３、１１３  コバルトシリサイド
１４、１１４  シリコン基板
１５、１１５  開口部
１５ａ、１１５ａ  コンタクトホール
【図１】
2005045067.tif 000004
【図２】
2005045067.tif 000005
【図３】
2005045067.tif 000006
【図４】
2005045067.tif 000007
【図５】
2005045067.tif 000008
【図６】
2005045067.tif 000009
【図７】
2005045067.tif 000010
【図８】
2005045067.tif 000011
【図９】
2005045067.tif 000012
【図１０】
2005045067.tif 000013
【図１１】
2005045067.tif 000014
【図１２】
2005045067.tif 000015
【図１３】
2005045067.tif 000016
【図１４】
2005045067.tif 000017
【図１５】
2005045067.tif 000018
【図１６】
2005045067.tif 000019
【図１７】
2005045067.tif 000020
【図１８】
2005045067.tif 000021
【図１９】
2005045067.tif 000022
【図２０】
2005045067.tif 000023