(57)【要約】      （修正有）【課題】コレクタに抵抗が接続された抵抗内臓バイポーラトランジスタ及び同一チップに複数個の抵抗内蔵バイポーラトランジスタを容易に形成可能なバイポーラトランジスタの構造を提供する。【解決手段】N型半導体基板１１と、上記N型半導体基板上に形成され、且つ、周囲をN型半導体領域で囲むように形成されたP型不純物領域１２と、上記P型不純物領域の一部上に形成された、N型不純物領域１５と、前記N型半導体基板の一部上に絶縁層を介して形成された半導体層とから構成されている。N型半導体基板；エミッタ、P型不純物領域；ベース、N型不純物領域；コレクタとする場合直流電流増幅率ｈFEを100以上とすることが可能となる。したがって、コレクタに抵抗が接続された抵抗内臓バイポーラトランジスタ及び同一チップに複数個の抵抗内蔵バイポーラトランジスタを容易に形成することが可能となる。【選択図】図７
2005294659.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板をエミッタとし、上記第１導電型の半導体基板上に形成され、且つ、周囲を第１導電型半導体領域で囲むように形成された第２導電型不純物領域をベースとし、上記第２導電型ベース領域の一部上に形成された、第１導電型不純物領域をコレクタとし、前記第１導電型半導体基板の一部上に絶縁層を介して形成された半導体層を抵抗としたバイポーラトランジスタにおいて、前記第１導電型コレクタ領域と前記抵抗が接続されていることを特徴とする抵抗内蔵バイポーラトランジスタ。
【請求項２】
第１導電型半導体基板をエミッタとし、上記第１導電型の半導体基板上に形成され、且つ、周囲を第１導電型半導体領域で囲むように形成された第２導電型不純物領域をベースとし、上記第２導電型ベース領域の一部上に形成された、第１導電型不純物領域をコレクタとし、前記第１導電型半導体基板の一部上に絶縁層を介して形成された半導体層を抵抗としたバイポーラトランジスタにおいて、前記第２導電型ベース領域と前記抵抗が接続されていることを特徴とする抵抗内蔵バイポーラトランジスタ。
【請求項３】
第１導電型半導体基板をエミッタとし、上記第１導電型の半導体基板上に形成され、且つ、周囲を第１導電型半導体領域で囲むように形成された第２導電型不純物領域をベースとし、上記第２導電型ベース領域の一部上に形成された、第１導電型不純物領域をコレクタとし、前記第１導電型半導体基板の一部上に絶縁層を介して形成された半導体層を抵抗としたバイポーラトランジスタにおいて、前記第１導電型半導体基板（エミッタ）と前記第２導電型ベース領域との間に並列に前記抵抗が接続されていることを特徴とする抵抗内蔵バイポーラトランジスタ。
【請求項４】
前記請求項３に記載の抵抗内蔵バイポーラトランジスタにおいて、さらに、前記第２導電型ベース領域と直列に抵抗が接続されていることを特徴とする抵抗内蔵バイポーラトランジスタ。
【請求項５】
同一の第１導電型半導体基板上に、上記半導体基板をエミッタとする前記請求項１項、２項、３項、４項に記載の抵抗内蔵バイポーラトランジスタを複数個配置したことを特徴とする抵抗内蔵バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗内蔵バイポーラトランジスタに関するものである。抵抗内蔵バイポーラトランジスタは、主にスイッチング用途として使用され、一般的には図１に示すように、ベースと直列、ベース−エミッタ間に並列に抵抗が接続される構造となっている。この抵抗内蔵バイポーラトランジスタは、電子回路において多量に使用されることも多いため、図２に示すように、同一パッケージに２個のトランジスタが入ったものも生産されているが、この場合、２個のトランジスタチップを同一パッケージに搭載して製造されている。
【０００２】
また、図３に示すミューティング回路においては、トランジスタのコレクタとベースに抵抗が接続されているが、現在この回路は、トランジスタと２個の抵抗を個別の部品で形成するか、あるいは、１個の抵抗と、ベースに抵抗を内蔵したトランジスタを使用して形成されている。
【背景技術】
【０００３】
従来の一般的な抵抗内蔵バイポーラトランジスタの構造を図４に示す。同図ではNＰＮ型バイポーラトランジスタの場合を示している。Ｎ型高不純物濃度半導体基板1上にN型のエピタキシャル層2が形成され、このN型のエピタキシャル層2の一部上に、Ｐ型領域3が形成され、このP型領域3の一部上に、N型領域4が形成されている。また、N型エピタキシャル層2の一部上に絶縁膜5を介して、多結晶シリコンによる抵抗6が形成され、配線電極7、8、9により配線されている。
【０００４】
この構造においては、各領域の不純物濃度の関係は、製造プロセスの順序により、N型エピタキシャル層2＜P型領域3＜N型領域4となる。この構造でNPN型トランジスタを構成する場合、（Ａ）N型エピタキシャル層2；コレクタ、P型領域3；ベース、N型領域4；エミッタとする場合と、（Ｂ）N型エピタキシャル層2；エミッタ、P型領域3；ベース、N型領域4；コレクタとする場合があるが、前述した各領域の濃度の関係で、（Ｂ）の構成の場合は直流電流増幅率ｈFEが10程度と低くなるため、一般的には（Ａ）の構成で使用される。
【０００５】
したがって、図１に示すように、ベース、エミッタに抵抗が接続された抵抗内蔵バイポーラトランジスタを構成することは可能であるが、図３に示すミューティング回路のように、コレクタに抵抗が接続された回路を同一チップ上で構成することは、非常に困難である。
【０００６】
また、図２に示すような、同一パッケージに２個のトランジスタチップが入った製品において、この２個のトランジスタを同一チップで形成可能であれば、組立てする上で非常に有利であるが、前記したように従来の構造の場合は、図５に示すようにコレクタが共通となるため実現が困難である。等価回路を図６に示す。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記した従来技術の問題点に鑑みてなされたものであり、コレクタに抵抗が接続された抵抗内臓バイポーラトランジスタ及び同一チップに複数個の抵抗内蔵バイポーラトランジスタを容易に形成可能なバイポーラトランジスタの構造を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の構造を、ＮPN型抵抗内蔵バイポーラトランジスタに適用した場合について説明する。本発明においては、N型半導体基板と、上記N型半導体基板上に形成され、且つ、周囲をN型半導体領域で囲むように形成されたP型不純物領域と、上記P型不純物領域の一部上に形成された、N型不純物領域と、前記N型半導体基板の一部上に絶縁層を介して形成された半導体層とから構成されている。１例を図７に示す。
【０００９】
この構造の場合、各領域の不純物濃度は、N型半導体基板＞P型不純物領域＜N型不純物領域とすることが可能であるため、（Ａ）N型半導体基板；コレクタ、P型不純物領域；ベース、N型不純物領域；エミッタとする場合、（Ｂ）N型半導体基板；エミッタ、P型不純物領域；ベース、N型不純物領域；コレクタとする場合の両方の場合で直流電流増幅率ｈFEを100以上とすることが可能となる。
【００１０】
したがって、上記（Ｂ）の構成を採用した場合は、コレクタに抵抗が接続された抵抗内臓バイポーラトランジスタ及び同一チップに複数個の抵抗内蔵バイポーラトランジスタを容易に形成することが可能となる。
【発明の効果】
【００１１】
このように本発明にかかる抵抗内蔵バイポーラトランジスタの場合は、図３に示すミューティング回路のように、コレクタに抵抗が接続される場合についても、抵抗とバイポーラトランジスタを同一チップ上に形成可能である。また、複数個の抵抗内蔵バイポーラトランジスタを同一チップ上に形成可能であるため、図２に示すような同一パッケージに２個のトランジスタが入ったものの生産効率を上げることが可能になる。
【発明を実施するための最良の形態】
【００１２】
本発明による抵抗内臓バイポーラトランジスタの実施の形態を、ＮPN型の場合を例にとり、図７にて説明する。高不純物濃度のN型（以下N＋型と称する）半導体基板11上に、上記半導体基板11より低濃度のＰ型半導体層12が形成され、N＋型不純物領域13が上記低濃度のＰ型半導体層12の周囲を囲むように形成される。上記Ｐ型半導体層12の一部上に、Ｎ＋型不純物領域15が形成される。さらに、前記N＋型半導体基板1の一部上に絶縁層16を介して抵抗となる半導体層17が形成され、配線電極18、19、20が形成されることにより、本発明による抵抗内蔵バイポーラトランジスタが形成される。なお、必要に応じて、上記Ｐ型半導体層12の一部上に、P＋型不純物領域14を形成することも可能である。
【００１３】
本構造の場合は、半導体基板1；エミッタ、Ｐ型半導体層2；ベース、Ｎ＋型不純物領域4；コレクタとした構成が可能であり、図８に示す等価回路のように抵抗がコレクタに接続された抵抗内臓バイポーラトランジスタを構成することが可能となる。
【００１４】
次に、本発明による抵抗内臓バイポーラトランジスタの製造方法を説明する。まず、図９に示すようにN＋型のシリコン基板11を用意し、エピタキシャル成長によりＰ型半導体層12を形成する。これらの各領域の具体的な不純物濃度としては、例えば、N＋型半導体基板11；1×1018 cm-3〜1×10 20 cm-3、Ｐ型半導体層12；2×1014cm-3 〜4×1016cm-3等である。
【００１５】
次に、図１０に示すように、リン等のN型不純物を選択的に注入拡散して、Ｐ型半導体層12の周囲を囲むようにN＋型拡散領域13を形成する。なお、N＋型拡散領域13は、N＋型半導体基板11まで到達するように形成し、シート抵抗としては数10Ω/□以下に形成することが望ましい。
【００１６】
次に、図１１に示すように、ホウ素等のP型不純物を選択的に注入拡散して、P＋型領域14を形成する。このP＋型領域14は、Ｐ型半導体層12と配線電極との接触抵抗を低くするために設けるものであり、Ｐ型半導体層12の不純物濃度が十分に高い場合は必要ない。なお、P＋型不純物の濃度としては、表面濃度で1×1017cm-3 〜1×1020cm-3程度とすればよい。
【００１７】
次に、図１２に示すように、リン等のN型不純物を選択的に注入拡散して、N＋型領域15を形成する。N＋型領域の濃度としては、表面濃度で1×1019cm-3 〜1×1020cm-3程度とすればよい。また、本構造のバイポーラトランジスタの直流電流増幅率ｈFEは、N＋型領域15の拡散深さにより決定されるため、必要に応じてコントロールする必要がある。
【００１８】
次に、図１３に示すように、熱酸化、又はＣＶＤ（化学的気相成長法）等により、シリコン酸化膜16を8000Å程度形成し、このシリコン酸化膜16の一部上に多結晶シリコンを5000Å程度堆積し、適当な形状のパターンの形成及び不純物注入を行うことにより、抵抗17を形成する。
【００１９】
次に、図１４に示すように、シリコン酸化膜16の適当な箇所にコンタクト孔を形成し、アルミニウム等による配線電極18、19、20を形成することにより、本発明による抵抗内臓バイポーラトランジスタが完成する。
【実施例１】
【００２０】
本発明による実施例１を図７に示す。これは、コレクタに抵抗を接続した場合であり、等価回路を図８に示す。
【実施例２】
【００２１】
本発明による実施例２を図１５に示す。これは、コレクタとベースに夫々直列に抵抗を形成したものであり、等価回路は図３に示すようになる。
【実施例３】
【００２２】
本発明による実施例３を図１６に示す。これは、エミッタ−ベース間に並列に抵抗を形成した場合であり、等価回路は図１７に示すようになる。
【実施例４】
【００２３】
本発明による実施例４を図１８に示す。これは、図１６の場合にさらにベースに直列に抵抗を形成した場合であり、等価回路は図１９に示すようになる。
【実施例５】
【００２４】
本発明による実施例５を図２０に示す。これは、図１８に示す抵抗内蔵バイポーラトランジスタを、同一チップ上に２個形成した場合である。
【図面の簡単な説明】
【００２５】
【図１】…  抵抗内蔵バイポーラトランジスタの等価回路、
【図２】…  同一パッケージ内に抵抗内蔵バイポーラトランジスタを２個搭載した場合、
【図３】…  ミューティング回路、
【図４】…  従来の抵抗内蔵バイポーラトランジスタの構造、
【図５】…  従来の抵抗内蔵バイポーラトランジスタを同一チップ上に２個形成した場合、
【図６】…  従来の抵抗内蔵バイポーラトランジスタを同一チップ上に２個形成した場合の等価回路、
【図７】…  本発明による抵抗内蔵バイポーラトランジスタの構造、
【図８】…  第７図の抵抗内蔵バイポーラトランジスタの等価回路、
【図９】…  本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１０】…  本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１１】…  本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１２】…  本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１３】…  本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１４】…  本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１５】…  本発明の他の実施例１、
【図１６】…  本発明の他の実施例２、
【図１７】…  図１６の構造の等価回路、
【図１８】…  本発明の他の実施例２、
【図１９】…  図１８の構造の等価回路
【図２０】…  本発明の他の実施例３、
【符号の説明】
【００２６】
１，１１  …  N型高不純物濃度半導体基板、
２  …  N型エピタキシャル層、
３，３Ａ，３Ｂ  …  P型領域、
４，４Ａ，４Ｂ  …  N型領域、
５  …  絶縁膜、
６，６Ａ，６Ｂ  …  多結晶シリコン（抵抗）、
７，７Ａ，７Ｂ  …  エミッタ配線電極、
８，８Ａ，８Ｂ  …  ベース配線電極１、
９，９Ａ，９Ｂ  …  ベース配線電極２、
１２  …  P型半導体層、
１３  …  N＋型不純物領域、
１４  …  P＋型不純物領域、
１５  …  N＋型不純物領域、
１６  …  絶縁膜、
１７，２１，２３Ａ，２３Ｂ  …  多結晶シリコン（抵抗）、
１８，１８Ａ，１８Ｂ  …  ベース配線電極１、
１９，１９Ａ，１９Ｂ  …  コレクタ配線電極１、
２０  …  コレクタ配線電極２、
２１  …  ベース配線電極２。
【図１】
2005294659.tif 000003
【図２】
2005294659.tif 000004
【図３】
2005294659.tif 000005
【図４】
2005294659.tif 000006
【図５】
2005294659.tif 000007
【図６】
2005294659.tif 000008
【図７】
2005294659.tif 000009
【図８】
2005294659.tif 000010
【図９】
2005294659.tif 000011
【図１０】
2005294659.tif 000012
【図１１】
2005294659.tif 000013
【図１２】
2005294659.tif 000014
【図１３】
2005294659.tif 000015
【図１４】
2005294659.tif 000016
【図１５】
2005294659.tif 000017
【図１６】
2005294659.tif 000018
【図１７】
2005294659.tif 000019
【図１８】
2005294659.tif 000020
【図１９】
2005294659.tif 000021
【図２０】
2005294659.tif 000022
【手続補正書】
【提出日】平成16年9月10日(2004.9.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
【図１】抵抗内蔵バイポーラトランジスタの等価回路、
【図２】同一パッケージ内に抵抗内蔵バイポーラトランジスタを２個搭載した場合、
【図３】ミューティング回路、
【図４】従来の抵抗内蔵バイポーラトランジスタの構造、
【図５】従来の抵抗内蔵バイポーラトランジスタを同一チップ上に２個形成した場合、
【図６】従来の抵抗内蔵バイポーラトランジスタを同一チップ上に２個形成した場合の等価回路、
【図７】本発明による抵抗内蔵バイポーラトランジスタの構造、
【図８】第７図の抵抗内蔵バイポーラトランジスタの等価回路、
【図９】本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１０】本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１１】本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１２】本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１３】本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１４】本発明による抵抗内蔵バイポーラトランジスタの製造工程、
【図１５】本発明の他の実施例２、
【図１６】本発明の他の実施例３、
【図１７】図１６の構造の等価回路、
【図１８】本発明の他の実施例４、
【図１９】図１８の構造の等価回路
【図２０】本発明の他の実施例５、
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
１，１１    N型高不純物濃度半導体基板、
２    N型エピタキシャル層、
３，３Ａ，３Ｂ    P型領域、
４，４Ａ，４Ｂ    N型領域、
５    絶縁膜、
６，６Ａ，６Ｂ    多結晶シリコン（抵抗）、
７，７Ａ，７Ｂ    エミッタ配線電極、
８，８Ａ，８Ｂ    ベース配線電極１、
９，９Ａ，９Ｂ    ベース配線電極２、
１２    P型半導体層、
１３    N＋型不純物領域、
１４    P＋型不純物領域、
１５    N＋型不純物領域、
１６    絶縁膜、
１７，２１，２３Ａ，２３Ｂ    多結晶シリコン（抵抗）、
１８，１８Ａ，１８Ｂ    ベース配線電極１、
１９，１９Ａ，１９Ｂ    コレクタ配線電極１、
２０    コレクタ配線電極２、
２１    ベース配線電極２
２２，２２A，２２B  エミッタ配線電極
２４  ベース配線電極２。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本構造の場合は、半導体基板11；エミッタ、Ｐ型半導体層12；ベース、Ｎ＋型不純物領域15；コレクタとした構成が可能であり、図８に示す等価回路のように抵抗がコレクタに接続された抵抗内臓バイポーラトランジスタを構成することが可能となる。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１８
【補正方法】変更
【補正の内容】
【図１８】
2005294659.tif 000023