(57)【要約】【課題】  従来よりも低い熱処理温度で、かつ、完全に層間絶縁膜のボイドを消滅させることができ、さらに、層間絶縁膜に生じた開気孔を埋め込むことができる半導体装置の製造方法を提供する。【解決手段】  本発明の半導体装置の製造方法は、半導体基板１１上の素子により形成された凹凸１の上に、素子への水分の浸入を防止する酸化防止層２を成膜する第１成膜工程と、この酸化防止層２の上に、酸化雰囲気中で熱処理することにより酸化して膨張し得る膨張層３を成膜する第２成膜工程と、この膨張層３の上に、酸化雰囲気中で熱処理することにより流動化し得る絶縁膜４を成膜する第３成膜工程と、酸化防止層２、膨張層３及び絶縁膜４が成膜された前記半導体基板１１を酸化雰囲気中で熱処理し、絶縁膜４を流動化させるとともに膨張層３を酸化させて膨張させることにより、絶縁膜４中に生じた気泡５を消滅させる膨張工程とを含むものである。【選択図】  図５
2005303276.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、
この酸化防止層の上に、酸化雰囲気中で熱処理することにより酸化して膨張し得る膨張層を成膜する第２成膜工程と、
この膨張層の上に、酸化雰囲気中で熱処理することにより流動化し得る絶縁膜を成膜する第３成膜工程と、
酸化防止層、膨張層及び絶縁膜が成膜された前記半導体基板を酸化雰囲気中で熱処理し、絶縁膜を流動化させるとともに膨張層を酸化させて膨張させることにより、絶縁膜中に生じた気泡を消滅させる膨張工程とを含む、ことを特徴とする半導体装置の製造方法。
【請求項２】
前記膨張層は、ポリシリコン、アモルファスシリコン又はシリサイドからなる、ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記膨張層は、アルミニウムもしくはタンタル又はこれらの合金からなる、ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜は、リン、ヒ素、ボロン、フッ素及びハロゲン化物のうち少なくとも一種類を含有するシリコン酸化膜である、ことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、
この酸化防止層の上に、酸化雰囲気中で熱処理することにより酸化して膨張、流動化し得るとともに絶縁性をもつ膨張流動層を成膜する第２成膜工程と、
酸化防止層及び膨張流動層が成膜された前記半導体基板を酸化雰囲気中で熱処理し、膨張流動層を酸化させて膨張させるとともに流動化させることにより、膨張流動層中に生じた気泡又は膨張流動層に生じた開気孔を消滅させる膨張工程とを含む、ことを特徴とする半導体装置の製造方法。
【請求項６】
前記膨張流動層は、ボロン、リン及びフッ素のうち少なくとも一種類を含有するポリシリコン又はアモルファスシリコンからなる、ことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、
この酸化防止層が成膜された凹凸の表面に、該凹凸が埋め込まれないように、酸化雰囲気中で熱処理することにより酸化して膨張すると共に絶縁性をもつに至る膨張層を成膜する第２成膜工程と、
酸化防止層及び膨張層が成膜された前記半導体基板を酸化雰囲気中で熱処理し、膨張層を酸化させて膨張させる膨張工程と、を含み、
前記第２成膜工程において、前記膨張工程における膨張層の膨張によって前記凹凸が埋め込まれる程度の厚さの膨張層を成膜する、
ことを特徴とする半導体装置の製造方法。
【請求項８】
前記膨張層は、ポリシリコン、アモルファスシリコン又はシリサイドからなる、ことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記酸化防止層はシリコン窒化膜からなる、ことを特徴とする請求項１乃至８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記膨張工程における酸化雰囲気の圧力は大気圧以上であり、かつ、熱処理温度は４００℃乃至８００℃である、ことを特徴とする請求項１乃至９のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板（ウエハ）の上に絶縁膜を備えた半導体装置の製造方法に関する。更に詳しくは、上記絶縁膜中に生ずるボイド（気泡）や絶縁膜の埋め込みが不十分であるために生ずる開気孔を完全に消滅させることができる半導体装置の製造方法に関する。
【背景技術】
【０００２】
例えば、半導体装置の製造工程においてＭＯＳＦＥＴのゲート電極が半導体基板の上に突出して形成されることによりそれらに隣接するゲート電極間に凹部ができゲート電極とそれらのゲート電極間とによって凹凸・段差（トレンチ）ができる。この段差が大きくなると、露光により配線パターンを描画する際の焦点ずれが生じたり、配線を交差して形成する場合に交差部のラップ部分が薄くなり断線の原因となったりするなど、半導体装置の欠陥につながるような問題が発生する。このため、このような段差を解消する方法として、段差に化学的気相成長法（ＣＶＤ）によりＢＰＳＧ膜やＰＳＧ膜等の層間絶縁膜を成膜した上で、この層間絶縁膜の表面を何らかの方法で平坦化することが行われる。
【０００３】
ところで、近年、半導体装置の高集積化、大容量化に伴う微細化、高密度化が進むにつれ構造のアスペクト比（構造物の横方向寸法に対する深さ方向寸法の比）が高くなり、製作工程において構造の段差が大きくなる傾向にある。そのため、上述した層間絶縁膜の成膜に際して、絶縁膜中にボイド（気泡）が発生する確率が高くなってきており、また、トレンチへの絶縁膜の成膜の不均一や成膜量不足（成膜不良）により絶縁膜に開気孔が生ずる場合もある。図１０は、従来の半導体装置の製造過程における半導体装置の断面形状を示すものであり、図１０（ａ）は半導体基板５０上の素子により形成された凹凸５１の上に成膜された層間絶縁膜５２中にボイド５３を生じた場合を示し、図１０（ｂ）は層間絶縁膜５２に開気孔５４を生じた場合を示している。なお、図１０において、符号５５はバリアー層である。
【０００４】
従来、層間絶縁膜を成膜した半導体基板を、常圧（０．１ＭＰａ）の不活性ガス雰囲気中で９００℃の温度で熱処理するか、又は、常圧の酸素又は水蒸気雰囲気中で９００℃より若干低い温度で熱処理することにより、絶縁膜を流動化（リフロー）させることにより平坦化が行われており、このリフロー処理により絶縁膜中に生じたボイドや開気孔も消滅させていた。これに関連する先行技術として、下記特許文献１及び２が開示されている。
【０００５】
特許文献1の「半導体装置の絶縁膜の平坦化方法」は、半導体装置のＢＰＳＧ膜を比較的低温，短時間で効果的にリフローすることを目的とし、半導体装置の基板上の凹凸面上に形成された絶縁膜を熱フローにより平坦化する方法において、熱フローを酸素又は、水蒸気を含む雰囲気中において３ａｔｍ以上の圧力下で行うものである。そして、この方法により、絶縁膜に拡散する酸素量及びその拡散速度が増大し、従来に比し低温でかつ短時間でＢＰＳＧ膜の良好なリフローを実現している。
【０００６】
特許文献２の「半導体装置の製造方法」は、低温処理により十分な平坦性を得ることを目的とし、半導体基板上の素子を形成し、この素子上にシリコン窒化膜を形成し、この上にホウ素とリンを含むＢＰＳＧ膜を形成し、更にその上に塗布法によりホウ素もしくはリンの少なくとも一方を含むＳＯＧ膜を形成する。その上で、基板を水蒸気を含む高圧雰囲気中で熱処理を行う。これにより、ＳＯＧ膜をゲル状化し、外部からの高圧により膜自身に圧力が加えられて平坦化される。
【０００７】
【特許文献１】特開平５−６７６０７号広報
【特許文献２】特開平１０−２７５８０５号広報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した特許文献１の「半導体装置の絶縁膜の平坦化方法」では、従来のリフロー処理温度より低い８００℃で熱処理を行うことができ、特許文献２の「半導体装置の製造方法」では、リフロー処理温度を７００℃以下にすることができる。また、リフロー処理による絶縁膜の流動化により、絶縁膜中に生じたボイドや開気孔を消滅させることが期待できる。しかしながら、特許文献１、２のような７００℃〜８００℃の熱処理温度は、微細化レベルの素子特性では悪影響を与える温度であるため、半導体装置の一層の集積化にあたっては熱処理によるダメージ低減のためにさらなる処理温度の低温化が望まれている。また、高い流動性が得られる高温度の処理においてもボイドの発生位置や大きさによりボイドが完全に消滅せずに残留してしまう場合があり、これはデバイスの欠陥原因となり得る。特にボイドの大きさが微小化するに従い、流動時の浮力による効果が低下するため、ボイドが残留する可能性は益々高くなる。また、絶縁膜に開気孔が発生した場合、リフロー処理時には絶縁膜の表面張力により開気孔表面が平坦化されるものの、開気孔が閉じて凹凸（溝）が埋め込まれることはなかった。
【０００９】
本発明は上述した問題を解決するために創案されたものである。すなわち本発明の目的は、従来よりも低い熱処理温度で、かつ、完全に層間絶縁膜のボイドを消滅させることができ、さらに、層間絶縁膜に生じた開気孔を埋め込むことができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の半導体装置の製造方法は、半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、この酸化防止層の上に、酸化雰囲気中で熱処理することにより酸化して膨張し得る膨張層を成膜する第２成膜工程と、この膨張層の上に、酸化雰囲気中で熱処理することにより流動化し得る絶縁膜を成膜する第３成膜工程と、酸化防止層、膨張層及び絶縁膜が成膜された前記半導体基板を酸化雰囲気中で熱処理し、絶縁膜を流動化させるとともに膨張層を酸化させて膨張させることにより、絶縁膜中に生じた気泡を消滅させる膨張工程とを含む、ことを特徴としている（請求項１）。
【００１１】
また、上記本発明の半導体装置の製造方法において、好ましくは、前記膨張層は、ポリシリコン、アモルファスシリコン又はシリサイドからなる（請求項２）。
【００１２】
また、上記本発明の半導体装置の製造方法において、好ましくは、前記膨張層は、アルミニウムもしくはタンタル又はこれらの合金からなる（請求項３）。
【００１３】
また、上記本発明の半導体装置の製造方法において、好ましくは、前記絶縁膜は、リン、ヒ素、ボロン、フッ素及びハロゲン化物のうち少なくとも一種類を含有するシリコン酸化膜である（請求項４）。
【００１４】
また、本発明の半導体装置の製造方法は、半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、この酸化防止層の上に、酸化雰囲気中で熱処理することにより酸化して膨張、流動化し得るとともに絶縁性をもつ膨張流動層を成膜する第２成膜工程と、酸化防止層及び膨張流動層が成膜された前記半導体基板を酸化雰囲気中で熱処理し、膨張流動層を酸化させて膨張させるとともに流動化させることにより、膨張流動層中に生じた気泡又は膨張流動層に生じた開気孔を消滅させる膨張工程とを含む、ことを特徴としている（請求項５）。
【００１５】
また、上記本発明の半導体装置の製造方法において、好ましくは、前記膨張流動層は、ボロン、リン及びフッ素のうち少なくとも一種類を含有するポリシリコン又はアモルファスシリコンからなる（請求項６）。
【００１６】
また、本発明の半導体装置の製造方法は、半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、この酸化防止層が成膜された凹凸の表面に、該凹凸が埋め込まれないように、酸化雰囲気中で熱処理することにより酸化して膨張すると共に絶縁性をもつに至る膨張層を成膜する第２成膜工程と、酸化防止層及び膨張層が成膜された前記半導体基板を酸化雰囲気中で熱処理し、膨張層を酸化させて膨張させる膨張工程と、を含み、前記第２成膜工程において、前記膨張工程における膨張層の膨張によって前記凹凸が埋め込まれる程度の厚さの膨張層を成膜する、ことを特徴としている（請求項７）。
【００１７】
また、上記本発明の半導体装置の製造方法において、好ましくは、前記膨張層は、ポリシリコン、アモルファスシリコン又はシリサイドからなる（請求項８）。
【００１８】
また、上記本発明の半導体装置の製造方法において、好ましくは、前記酸化防止層はシリコン窒化膜からなる（請求項９）。
【００１９】
また、上記本発明の半導体装置の製造方法において、好ましくは、前記膨張工程における酸化雰囲気の圧力は大気圧以上であり、かつ、熱処理温度は４００℃乃至８００℃である（請求項１０）。
【発明の効果】
【００２０】
本発明の半導体装置の製造方法によれば、半導体基板上の素子により形成された凹凸の上に酸化防止層を形成し、その上に膨張層を形成し、その上に絶縁膜を形成し、そしてこれらが形成された半導体基板を高圧酸化雰囲気で熱処理し、絶縁膜を流動化させるとともに膨張層を酸化、膨張させることにより、絶縁膜の流動化を助勢し、これにより絶縁膜中に生じたボイド（気泡）を完全に消滅させることができる。
【００２１】
また、本発明の半導体装置の製造方法によれば、半導体基板上の素子により形成された凹凸の上に酸化防止層を形成し、その上に膨張流動層を形成し、そしてこれらが形成された半導体基板を高圧酸化雰囲気で熱処理し、膨張流動層を膨張させるとともに流動化させることにより、膨張流動層中に発生したボイド（気泡）を完全に消滅させることができる。また、膨張流動層の埋め込みが不十分であるために開気孔が生じた場合でも、膨張および流動化の効果により開気孔の埋め込みが行われるため、開気孔を消滅させることができる。
【００２２】
また、本発明の半導体装置の製造方法によれば、半導体基板上の素子により形成された凹凸の上に、酸化防止層を形成し、その凹凸の表面に膨張層を形成し、そしてこれらが形成された半導体基板を酸化雰囲気中で熱処理し、膨張層を酸化させて膨張させ、その際に、第２成膜工程において、膨張工程における膨張層の膨張によって凹凸が埋め込まれる程度の厚さの膨張層を成膜するので、膨張行程を実施したときに膨張層が酸化膨張し、これにより凹凸が埋め込まれる。かかる方法では、凹凸が埋め込まれないように、凹凸の表面に膨張層を形成するので、従来技術のように、凹凸の埋め込み時にボイドや開気孔を生じることがそもそも無い。そして、膨張工程において膨張層が膨張すると、凹凸内で対向する膨張層同士が自身の幅方向の膨張により互いに接触し、この結果、凹凸が埋め込まれるのである。もちろん、凹凸が埋め込まれた後の膨張層には、ボイドや開気孔は存在しない。
【００２３】
流動効果のみを期待した従来のリフロー処理の場合、ボイドが小さくなるほど流体抵抗が増大するため、処理温度を上げるか、もしくは処理時間を長くする必要があった。しかし、本発明のように膨張層を絶縁膜の流動化を助勢するために用いた場合、熱処理の温度と時間は膨張層の膨張量に依存するため、ボイドが小さくなるほどボイドを消滅させるための膨張層の膨張量が少なくて済むことから、処理温度の低温化又は処理時間の短縮化を図ることができる。また、膨張流動層を膨張、流動させた場合も、熱処理の温度および時間は膨張流動層の膨張量に依存するため、同様に処理温度の低温化又は処理時間の短縮化を図ることができる。また、膨張層を酸化膨張させて、それ自身で凹凸を埋め込んだ場合も熱処理の温度および時間は膨張層の膨張量に依存するため、同様に処理温度の低温化又は処理時間の短縮化を図ることができる。
【００２４】
したがって、本発明の半導体装置の製造方法によれば、従来よりも処理温度の低温化を図ることができるとともに、絶縁膜中にボイドや開気孔のない半導体装置を製造することができ、装置の歩留まりを向上させることができるという効果が得られる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、各図において、同一部分には同一符号を付し、重複した説明を省略する。
【００２６】
まず、本発明の第１の実施形態による半導体装置の製造方法について説明する。本発明の第１の実施形態による半導体装置の製造方法は、半導体基板上の素子により形成された凹凸の上に、酸化防止層を成膜する第１成膜工程と、膨張層を成膜する第２成膜工程と、絶縁膜を成膜する第３成膜工程と、これらが成膜された半導体基板を熱処理し膨張層を膨張させる膨張工程とを含むものである。以下、各工程について説明する。
【００２７】
図１は、本発明の第１の実施形態による半導体装置の製造方法を適用する半導体装置の断面形状を示すものである。まず、図１（ａ）に示すように、半導体基板１１上に形成されたゲート絶縁膜やゲート電極等の配線構造物（素子）によりできた凹凸１（トレンチ）に、減圧化学的気相成長法（以下「ＬＰＣＶＤ」という。）により第１層として酸化防止層２を成膜する第１成膜工程を実施する。本実施形態では、凹凸１の溝の大きさは幅１μｍ、深さ２．５μｍであり、これに１５０ｎｍ厚の酸化防止層２を成膜した。この酸化防止層２は、例えばリシコン窒化膜からなり、後工程での処理による水分が素子まで浸入しないようにするための保護膜（バリアー層）として機能する。
【００２８】
次に、図１（ｂ）に示すように、第１層である酸化防止層２の上に、第２層としてＬＰＣＶＤにより、酸化雰囲気中で熱処理することで酸化により膨張し得る膨張層３を成膜する第２成膜工程を実施する。膨張層３の厚さは最終的に後述する絶縁膜４中に生じるであろうボイド幅の２分の１以上となる厚さとなるように形成する。本実施形態では１００ｎｍ厚の膨張層３を成膜した。この膨張層３は、ポリシリコン、アモルファスシリコン又はシリサイドからなる膜であるのが好ましい。また、アルミニウムもしくはタンタル又はこれらの合金からなる膜であってもよい。さらに、膨張層としては上記以外にも、酸化雰囲気中で酸化されて膨張する性質をもつ全ての物質を採用することができる。
【００２９】
次に、図１（ｃ）に示すように、第２層である膨張層３の上に、常圧化学的気相成長法（以下「ＡＰＣＶＤ」という。）により、第３層として絶縁膜４を凹凸が埋まる程度に成膜する第３成膜工程を実施する。この絶縁膜４は、リン、ヒ素、ボロン、フッ素及びハロゲン化物のうち少なくとも一種類を含有するシリコン酸化膜（ＢＰＳＧ膜、ＰＳＧ膜等）であるのが好ましい。このとき、同図に示すように、絶縁膜４の中にボイド５（気泡）を生じている。
【００３０】
次に、上記の第１層から第３層が形成された半導体基板１１を酸素又は水蒸気を含む雰囲気（酸化雰囲気）中で熱処理を行い、膨張層３を酸化させて膨張させる膨張工程を実施する。
【００３１】
ここで、図２は、ポリシリコン及び単結晶シリコンの酸化膜厚の酸化処理時間依存性を示すものであり、横軸に酸化処理時間［ｍｉｎ］をとり、縦軸に酸化膜厚［ｎｍ］をとっている。図中、「ｐ−Ｓｉ」はポリシリコンを示し、「ｃ−Ｓｉ（１００）」は単結晶シリコン（１００）を示している。熱処理は、水蒸気を含む雰囲気中で温度及び圧力がそれぞれ６００℃、２ＭＰａの条件下で実施した。この結果から、ポリシリコン、単結晶シリコンともに、酸化処理時間に比例して酸化膜厚は厚くなる傾向があることが分かる。
【００３２】
図３は、単結晶シリコンの酸化膜厚の酸化処理温度依存性を示すものであり、横軸に酸化処理時間［ｍｉｎ］をとり、縦軸に酸化膜厚［ｎｍ］をとっている。図中、「○」、「■」、「▲」はそれぞれ処理温度を示しており、「○」は６００℃、「■」は５８０℃、「▲」は５５０℃を示し、いずれも水蒸気を含む雰囲気中で２ＭＰａの圧力条件下で熱処理を実施した。この結果から、単結晶シリコンは酸化処理温度に対し指数的に酸化膜厚が厚くなる傾向があることが分かる。
【００３３】
図４は、単結晶シリコンの酸化膜厚の酸化圧力依存性を示すものであり、横軸に酸化処理圧力［ＭＰａ］をとり、縦軸に酸化速度［ｎｍ／ｍｉｎ］をとっている。熱処理は、水蒸気を含む雰囲気中で６００℃の加熱条件下で実施した。この結果から、単結晶シリコンは酸化処理圧力に比例して酸化膜厚が厚くなる傾向があることが分かる。
【００３４】
熱処理の一例として、水蒸気を含む雰囲気において２ＭＰａの圧力条件下、及び６００℃の加熱条件下で熱処理を行ったところ、ポリシリコンの酸化レートは約４６ｎｍ／Ｈｒ、アモルファスシリコンの酸化レートは約２４ｎｍ／Ｈｒであり、ボイド径が５０ｎｍ程度の場合、膨張層がポリシリコン層であるときは２時間程度を要し、膨張層がアモルファスシリコン層であるときは４時間程度を要した。
【００３５】
そこで、これらの結果を踏まえ、膨張工程では、酸化雰囲気において大気圧（約０．１ＭＰａ）以上の圧力条件下で、及び４００℃〜８００℃の加熱条件下で熱処理を行うことが好ましい。図４の結果から、膨張層３の酸化速度は処理圧力に比例するため、具体的な処理圧力は、生産性等の観点から実用的な処理時間を下回らないような圧力に設定される。この熱処理により、第２層として成膜した膨張層３は高圧酸化雰囲気により酸化され、膨張層３がポリシリコン層であるときは酸化シリコンに変化し、ポリシリコン層は酸化によって２倍程度の厚さまで膨張する。このとき、加熱により粘性が低下して流動化した第３層であるＢＰＳＧ等の絶縁膜４は、膨張層３の膨張により圧縮され、図５（ａ）のように絶縁膜４中のボイド５も縮小していく。そして、熱処理の最終段階では、図５（ｂ）のように膨張層３の膨張によりボイド５が完全に消滅する。
【００３６】
また、この段階で、不純物を含むＢＰＳＧ等の絶縁膜４からの不純物が、酸化・膨張した膨張層３に拡散し、最終的には絶縁膜４と同様の層となり、ボイドフリーの層間絶縁膜として機能する。例えば、膨張層３がポリシリコン、絶縁膜４がＢＰＳＧ膜であるときは、ポリシリコンは酸化により酸化シリコンとなり、これにＢＰＳＧ膜からの不純物が拡散して最終的にはＰＢＳＧ膜となる。
【００３７】
このように、本発明の第１の実施の形態によれば、半導体基板１１上の素子により形成された凹凸１の上に酸化防止層２を形成し、その上に膨張層３を形成し、その上に絶縁膜４を形成し、そしてこれらが形成された半導体基板１１を高圧酸化雰囲気で熱処理し、絶縁膜４を流動化させるとともに膨張層３を酸化、膨張させることにより、絶縁膜４の流動化を助勢するため絶縁膜４中に生じたボイド５（気泡）を完全に消滅させることができるという効果が得られる。この結果、装置の歩留まりを向上させることができる。
【００３８】
流動効果のみを期待した従来のリフロー処理の場合、ボイドが小さくなるほど流体抵抗が増大するため、処理温度を上げるか、もしくは処理時間を長くする必要があった。しかし、本発明のように膨張層３を絶縁膜４の流動化を助勢するために用いた場合、熱処理の温度と時間は膨張層３の膨張量に依存するため、ボイド５が小さくなるほどボイド５を消滅させるための膨張層３の膨張量が少なくて済むことから、処理温度の低温化又は処理時間の短縮化を図ることができる。
【００３９】
次に本発明の第２の実施の形態による半導体装置の製造方法について説明する。本発明による第２の実施形態による半導体装置の製造方法は、半導体基板１１上の素子により形成された凹凸１の上に、酸化防止層を成膜する第１成膜工程と、膨張流動層を成膜する第２成膜工程と、これらが成膜された半導体基板１１を熱処理し膨張流動層を膨張させる膨張工程とを含むものである。以下、各工程について説明する。
【００４０】
図６は、本発明の第２の実施形態による半導体装置の製造方法を適用する半導体装置の断面形状を示すものである。まず、図６（ａ）に示すように、半導体基板１１上の素子により形成された凹凸１に、ＬＰＣＶＤにより第１層として酸化防止層２を成膜する第１成膜工程を実施する。この酸化防止層２は第１の実施形態と同様のものである。
【００４１】
次に、図６（ｂ）に示すように、第１層である酸化防止層２の上に、第２層としてＬＰＣＶＤにより、酸化雰囲気中で熱処理することで酸化して膨張、流動化し得るとともに絶縁性をもつ膨張流動層６を凹凸１が埋まる程度に成膜する第２成膜工程を実施する。このとき、同図に示すように、膨張流動層６の中にボイド５（気泡）を生じたり、図６（ｃ）のように凹凸１に対する膨張流動層６の埋め込みが不十分であると開気孔７を生じたりする。この膨張流動層６は、ボロン、リン、及びフッ素のうち少なくとも一種類を含有するポリシリコン（ドープドポリシリコン）又はアモルファスシリコン（ドープドアモルファスシリコン）からなるのが好ましい。また、膨張流動層６としては上記以外にも、酸化雰囲気中で酸化されて膨張するとともに流動化し、酸化により絶縁性をもつ全ての物質を採用することができる。
【００４２】
次に、上記の第１層及び第２層が形成された半導体基板１１に対して酸化雰囲気中で熱処理を行い、膨張流動層を膨張、流動化させる膨張工程を実施する。膨張工程では、第１の実施形態と同様に、酸化雰囲気において大気圧（約０．１ＭＰａ）以上の圧力条件下、及び４００℃〜８００℃の加熱条件下で熱処理を行うことが好ましい。この熱処理により、第２層として成膜した膨張流動層６は高圧酸化雰囲気により酸化され、膨張流動層６がドープドポリシリコン又はドープドアモルファスシリコンであるときは、リン、ボロン等を含んだ酸化シリコン（ＢＳＧ、ＰＳＧ、ＢＰＳＧ等）に変化する。膨張流動層６は、この酸化過程において膨張するとともに、熱処理により粘性が低下して流動化する。このとき、膨張流動層６は最大で２倍程度まで膨張する。
【００４３】
これにより、膨張流動層６中のボイド５は圧縮されて図７（ａ）のように縮小していき、熱処理の最終段階では図７（ｂ）のように完全に消滅する。また、開気孔７を生じている場合でも、膨張流動層６が熱処理により膨張、流動化することにより、図８（ａ）のように開気孔７はその表面が平坦化された後、図８（ｂ）のようにボイド８に遷移していく。そして、その後は図７（ａ）と同様に圧縮されて縮小し、最終的には図７（ｂ）と同様に完全に埋め込まれ、ボイド８は消滅する。
【００４４】
このように、本発明の第２の実施形態による半導体装置の製造方法によれば、半導体基板１１上の素子により形成された凹凸１の上に酸化防止層１を成膜し、その上に膨張流動層６を成膜し、そしてこれらが成膜された半導体装置を高圧酸化雰囲気で熱処理し、膨張流動層６を膨張させるとともに流動化させることにより、膨張流動層６中に発生したボイド５（気泡）を完全に消滅させることができるという効果が得られる。また、凹凸１に対する膨張流動層６の埋め込みが不十分であるために開気孔７が生じた場合でも、膨張および流動化の効果により開気孔７の埋め込みが行われるため、開気孔７を消滅させることができるという効果が得られる。この結果、装置の歩留まりを向上させることができる。
【００４５】
また、膨張流動層６を膨張、流動させた場合、第１の実施形態と同様に、熱処理の温度および時間は膨張流動層６の膨張量に依存するため、ボイド５が小さくなるほどボイド５を消滅させるための膨張層の膨張量が少なくて済むことから、同様に処理温度の低温化又は処理時間の短縮化を図ることができる。
【００４６】
次に本発明の第３の実施の形態による半導体装置の製造方法について説明する。
【００４７】
本発明による第３の実施形態による半導体装置の製造方法は、半導体基板１１上の素子により形成された凹凸１の上に、酸化防止層を成膜する第１成膜工程と、膨張層を成膜する第２成膜工程と、これらが成膜された半導体基板１１を熱処理し膨張層を膨張させる膨張工程とを含むものである。以下、各工程について説明する。
【００４８】
図９は、本発明の第３の実施形態による半導体装置の製造方法を適用する半導体装置の断面形状を示すものである。まず、図９（ａ）に示すように、半導体基板１１上の素子により形成された凹凸１に、ＬＰＣＶＤにより第１層として酸化防止層２を成膜する第１成膜工程を実施する。この酸化防止層２は第１の実施形態と同様のものである。
【００４９】
次に、図９（ａ）に示すように、第１層である酸化防止層２の上に、第２層としてＬＰＣＶＤにより、膨張層３を成膜する第２成膜工程を実施する。第２成膜工程で成膜する膨張層３は、酸化雰囲気中で熱処理することで酸化により膨張すると共に絶縁性をもつに至る性質を有する。この第２成膜工程では、凹凸１が埋め込まれないように、凹凸１の表面に膨張層３を形成する。このとき、膨張層３の凹凸の幅方向の厚さｔは、後述する膨張工程を実施したときに膨張層３が酸化膨張し、これにより凹凸１が隙間無く埋め込まれる程度の厚さとする。
【００５０】
この膨張層３は、ポリシリコン、アモルファスシリコン又はシリサイドからなる膜であるのが好ましい。また、膨張層３としては上記以外にも、酸化雰囲気中で酸化されて膨張すると共に絶縁性をもつに至る性質をもつ全ての物質を採用することができる。
【００５１】
上述したように、膨張層３がポリシリコンである場合、後述する膨張工程において、最終的には、膨張層は元の膜厚の２倍程度まで膨張する。したがって、膨張層３がポリシリコンである場合は、凹凸１の溝幅方向の膨張層３の膜厚ｔが、凹凸１の溝の最大幅Ｗの約４分の１以上となるように膨張層３を成膜すれば、後述する膨張工程において、凹凸１が隙間無く埋め込まれることになる。なお、膨張層３にポリシリコン以外の物質を適用する場合も、膨張工程の最終段階における膨張量を考慮して、酸化膨張により凹凸１が隙間無く埋め込まれるように、成膜の厚さを設定する。
【００５２】
次に、上記の第１層及び第２層が形成された半導体基板１１に対して酸化雰囲気中で熱処理を行い、膨張流動層を膨張させる膨張工程を実施する。膨張工程では、第１及び第２の実施形態と同様に、酸化雰囲気において大気圧（約０．１ＭＰａ）以上の圧力条件下、及び４００℃〜８００℃の加熱条件下で熱処理を行うことが好ましい。この熱処理により、第２層として成膜した膨張層３は高圧酸化雰囲気により酸化され、膨張層３がポリシリコン層であるときは、酸化シリコンに変化し、ポリシリコンは酸化によって２倍程度の厚さまで膨張する。そして、膨張工程において膨張層３が膨張すると、凹凸１内で対向する膨張層３同士が自身の幅方向の膨張により互いに接触し、この結果、図１０（ａ）、（ｂ）に順に示すように、隙間無く凹凸１が埋め込まれる。なお、酸化シリコンに変化した膨張層３は、層間絶縁膜として機能する。
【００５３】
このように、本発明の第３の実施形態によれば、半導体基板１１上の素子により形成された凹凸１の上に、酸化防止層２を形成し、その凹凸の表面に膨張層３を形成し、そしてこれらが形成された半導体基板１１を酸化雰囲気中で熱処理し、膨張層３を酸化させて膨張させ、その際に、第２成膜工程において、膨張工程における膨張層３の膨張によって凹凸１が埋め込まれる程度の厚さの膨張層３を成膜するので、膨張行程を実施したときに膨張層が酸化膨張し、これにより凹凸が隙間無く埋め込まれる。
【００５４】
また、かかる方法では、凹凸１が埋め込まれないように、凹凸１の表面に膨張層３を形成するので、従来技術のように、凹凸１の埋め込み時にボイドや開気孔を生じることがそもそも無い。もちろん、凹凸１が埋め込まれた後の膨張層３には、ボイドや開気孔は存在しない。したがって、装置の歩留まりを向上させることができる。
【００５５】
また、膨張層を酸化膨張させて、それ自身で凹凸を埋め込んだ場合、第１及び第２の実施形態と同様に、熱処理の温度および時間は膨張層の膨張量に依存するため、同様に処理温度の低温化又は処理時間の短縮化を図ることができる。
【００５６】
なお、本発明は上述した実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施形態による半導体装置の製造方法を適用した半導体装置の断面形状を示す図である。
【図２】ポリシリコン及び単結晶シリコンの酸化膜厚の処理時間依存性を示す図である。
【図３】単結晶シリコンの酸化膜厚の処理温度依存性を示す図である。
【図４】単結晶シリコンの酸化膜厚の処理圧力依存性を示す図である。
【図５】本発明の第１の実施形態による半導体装置の製造方法により絶縁膜中のボイドを消滅させる様子を示す図である。
【図６】本発明の第２の実施形態による半導体装置の製造方法を適用した半導体装置の断面形状を示す図である。
【図７】本発明の第２の実施形態による半導体装置の製造方法により膨張流動層中のボイドを消滅させる様子を示す図である。
【図８】本発明の第２の実施形態による半導体装置の製造方法により膨張流動層の開気孔を消滅させる様子を示す図である。
【図９】本発明の第３の実施形態による半導体装置の製造方法を説明する図である。
【図１０】半導体基板上に成膜された絶縁膜中のボイド及び開気孔を示す図である。
【符号の説明】
【００５８】
１  凹凸（トレンチ）
２  酸化防止層
３  膨張層
４  絶縁膜
５  ボイド（気泡）
６  膨張流動層
７  開気孔
８  ボイド
１１  半導体基板
【図１】
2005303276.tif 000003
【図２】
2005303276.tif 000004
【図３】
2005303276.tif 000005
【図４】
2005303276.tif 000006
【図５】
2005303276.tif 000007
【図６】
2005303276.tif 000008
【図７】
2005303276.tif 000009
【図８】
2005303276.tif 000010
【図９】
2005303276.tif 000011
【図１０】
2005303276.tif 000012