(57)【要約】      （修正有）【課題】多層回路配線板（インターポーザ）に半導体チップを実装し、はんだボールを形成する際のハンダリフロー工程での多層回路配線板（インターポーザ）に反りの発生を防止できる複合スティフナー、半導体装置用基板及び半導体装置を提供する。【解決手段】金属板等からなる金属基材２１の一方の面に反り防止調整層２３を、他方の面に接着剤層２２を設けた複合スティフナー２０を多層回路配線板１０（インターポーザ）と貼り合わせて半導体装置用基板３０を作製し、さらに、半導体チップ４０を実装し、半導体チップ４０と半導体装置用基板３０間にアンダーフィル樹脂５１を充填し、はんだボールパッド１２にはんだボール６１を形成して半導体装置１００を得る。【選択図】図４
2005340596.tif 000002
【特許請求の範囲】
【請求項１】
多層回路配線板（インターポーザ）に取り付けるスティフナーの構造であって、金属基材の一方の面に反り防止調整層が、他方の面に接着剤層が形成されてなる複合スティフナー。
【請求項２】
多層回路配線板（インターポーザ）に請求項１に記載の複合スティフナーを取り付けたことを特徴とする半導体装置用基板。
【請求項３】
請求項２に記載の半導体装置基板に半導体チップを搭載、実装し、はんだボールを形成したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層回路配線板（インターポーザ）の反り等の熱変形を低減するスティフナーの構造及びそれを取り付けた半導体装置用基板並びに半導体装置に関する。
【背景技術】
【０００２】
半導体大規模集積回路（ＬＳＩ）等の半導体素子には、近年、動作速度がクロック周波数で１ＧＨｚに達するものが出現している。このような高速半導体では、トランジスターの集積度が高く、その結果入出力端子数が１０００を越えることもある。
【０００３】
このような多端子数の半導体素子をプリント配線板に実装するために、半導体素子とプリント基板の間にはインターポーザと呼ばれる多層回路配線板が配置され、両者の電気的接合の橋渡しを担っている。インターポーザは、高密度実装に対応するため、プリント配線基板よりも非常に薄い層構造と、微細なライン・アンド・スペースを有する配線パターンを有している。現在広く実用化されているインターポーザとしては、例えばＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）等が挙げられる。
【０００４】
最近では、更なる高密度実装への対応、また、高動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどに配線パターンを形成したものを積層してインターポーザ全体の厚さを薄くすると共に、層間持続長を短くすることにより高周波数に対応させたものも開発されてきている。
このように、インターポーザの厚みが薄くなると、半導体チップ実装、ハンダボール形成等のはんだリフロー工程においてインターポーザに反りが発生するため、スティフナーを取り付けた多層回路配線板が提案されている（例えば、特許文献１参照。）。
【０００５】
インターポーザへスティフナーを取り付けた半導体装置の事例について説明する。
まず、一方の面に実装用パッド１１１を、他方の面にはんだボール用パッド１１２及びソルダーレジスト１１３を形成したインターポーザ１１０を作製する（図５（ａ）参照）。次に、インターポーザ１１０の所定位置にスティフナー１２０を接着層１２１にて貼り合わせ、加熱硬化してスティフナー１２０を固定する（図５（ｂ）参照）。
次に、はんだバンプ１４１が形成された半導体チップ１４０をスティフナー１２０が形成されたインターポーザの所定位置に載置し（図５（ｃ）参照）、ハンダリフローにて半導体チップ１４０のはんだバンプ１４１と実装用パッド１１１をはんだ接合する（図５（ｄ）参照）。
【０００６】
続いて、半導体チップ１４０とインターポーザ間領域にアンダーフィルと称する熱硬化性樹脂を充填、硬化させて接合を強化する。インターポーザ１１０は薄く撓み易いので半導体チップ１４０を取り囲むようにスティフナー１２０が接着、固定されている。
さらに、はんだボール用パッド１１２にはんだ球を載置し、はんだリフローにてはんだボール用パッド１１２上にはんだボール１６１を形成して、半導体装置２００を得る（図５（ｅ）参照）。さらに、マザーボードに実装されて実装基板が完成する。
【０００７】
これまではインターポーザの絶縁基材にポリイミド樹脂フィルムを用いた場合にはスティフナーとして銅を用いていた。ポリイミド樹脂と銅は熱膨張係数がほぼ一致しており、ハンダリフロー工程での温度変化に対して変形が少なく問題がないと考えられていたが、熱膨張係数が近接しているとは言え完全に一致させる事は出来ない。その為ポリイミド樹脂と銅であっても膨張に差が生じる。
スティフナーとインターポーザとの接着は２００℃程度の高温で接着剤を硬化させて行うため、この温度近傍で平面に近い形状となる。低温ではインターポーザの中央部分が張り詰めるため平面状態となるが、スティフナー部分はスティフナー側に反りを生じる。
【０００８】
インターポーザに半導体チップが実装された半導体装置をマザーボードに実装する場合、インターポーザに反り等の変形が生じると、はんだリフロー工程でインターポーザがずれたり、部分的にはんだボールが接合されなという問題が発生する。
このようなインターポーザの反りはインターポーザとスティフナーとの熱膨張係数の差によって引き起こされるものと考えられる。
【特許文献１】特開２００３−２１８５２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記問題点に鑑み考案されたもので、多層回路配線板（インターポーザ）に半導体チップを実装し、はんだボールを形成する際のハンダリフロー工程での多層回路配線板（インターポーザ）に反りの発生を防止できる複合スティフナー、半導体装置用基板及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を達成するために、まず請求項１においては、多層回路配線板（インターポーザ）に取り付けるスティフナーの構造であって、金属基材の一方の面に反り防止調整層が、他方の面に接着剤層が形成されてなる複合スティフナーとしたものである。
【００１１】
また、請求項２においては、多層回路配線板（インターポーザ）に請求項１に記載の複合スティフナーを取り付けたことを特徴とする半導体装置用基板としたものである。
【００１２】
さらにまた、請求項３においては、請求項２に記載の半導体装置基板に半導体チップを搭載、実装し、はんだボールを形成したことを特徴とする半導体装置としたものである。
【発明の効果】
【００１３】
上記したように、本発明の複合スティフナーを多層回路配線板（インターポーザ）に取り付けて半導体装置用基板及び半導体装置を作製することにより、はんだリフロー工程などの加熱処理工程を経ても、多層回路配線板（インターポーザ）の熱変形、特に反りを最小にすることが可能となる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の複合スティフナーの一実施例を、図２は、本発明の半導体装置用基板の一実施例を、図３は、本発明の半導体装置の一実施例をそれぞれ示す模式構成断面図である。
図１に示す複合スティフナー２０は、金属板等からなる金属基材２１の一方の面に反り防止調整層２３を、他方の面に接着剤層２２を設けたもので、金属基材２１の一方の面に反り防止調整層２３を設けることにより、複合スティフナー２０を多層回路配線板（インターポーザ）に貼り合わせた後の多層回路配線板（インターポーザ）の反り防止を図るようにしたものである。
【００１５】
ここで、金属基材２１の材質としては、銅、銅合金、４２合金、ニッケル等が挙げられる。特に、銅箔は電解めっき品、圧延品等の各種の厚みを選択できるため金属基材２１の材質としては好ましい。
また、反り防止調整層２３としては、多層回路配線板（インターポーザ）の絶縁基材と同
じ材質の樹脂が好ましいが、ポリイミド、ポリアミド、ポリアミドイミド、エポキシ、フェノール、ポリエステルイミド等の樹脂が使用でき、これらの樹脂の単独層でも、複数層でも良い。
また、接着剤層２２は、加熱硬化タイプの接着フィルムをラミネートする等の方法で形成する。
【００１６】
図２に示す半導体装置用基板３０は、上記複合スティフナー２０を多層回路配線板（インターポーザ）１０の所定位置に接着剤層２２を介して貼り合わせ、加熱、硬化して固定したものである。
【００１７】
図３に示す半導体装置１００は、上記半導体装置用基板３０に半導体チップ４０を実装し、半導体チップ４０と半導体装置用基板１００間にアンダーフィル樹脂５１を充填し、はんだボールパッド１２にはんだボール６１を形成したものである。
【００１８】
以下、本発明の複合スティフナー、半導体装置用基板及び半導体装置の製造法について説明する。
【００１９】
図４（ａ）〜（ｆ）は、本発明の複合スティフナー、半導体装置用基板及び半導体装置の製造方法の一例を工程順に示す模式構成断面図である。
【００２０】
まず、一方の面に実装用パッド１１が、他方の面にはんだボール用パッド１２及びソルダーレジスト１３が形成された多層回路配線板（インターポーザ）１０を準備する（図４（ａ）参照）。
【００２１】
次に、所定厚の銅箔からなる金属基材２１の一方の面に加熱硬化タイプの樹脂フィルムを貼り合わせ、加熱硬化して反り防止調整層２２を形成し、金属基材２１の他方の面に加熱硬化タイプの接着フィルムをラミネートして接着剤層２２を形成し、金型で打ち抜き加工して開口部２４を有する複合スティフナー２０を作製する（図４（ｂ）参照）。
【００２２】
次に、上記多層回路配線板（インターポーザ）１０の所定位置に複合スティフナー２０を貼り合わせ、加圧、加熱して半導体装置用基板３０を作製する（図４（ｃ）参照）。
次に、はんだバンプ４１が形成された半導体チップ４０を複合スティフナー２０が形成された半導体装置用基板３０の所定位置に載置し（図４（ｄ）参照）、ハンダリフローにて半導体チップ４０のはんだバンプ４１と半導体装置用基板３０の実装用パッド１１をはんだ接合する（図４（ｅ）参照）。
【００２３】
次に、半導体チップ４０と半導体装置用基板３０間にアンダーフィル樹脂５１を充填、硬化させて接合を強化する。さらに、はんだボール用パッド１２上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド１２上にはんだボール６１を形成して、半導体装置１００を得る（図４（ｆ）参照）。
さらに、半導体装置１００はマザーボードに実装されて実装基板が完成する。
【実施例１】
【００２４】
まず、一方の面に実装用パッド１１を、他方の面にはんだボール用パッド１２及びソルダーレジスト１３を形成した４０×４０ｍｍサイズで１５０μｍ厚の多層回路配線板（インターポーザ）１０を作製した（図４（ａ）参照）。
【００２５】
次に、５００μｍ厚の銅板からなる金属基材２１の一方の面に加熱硬化タイプのポリオレフィン系樹脂フィルムを貼り合わせ、加熱硬化して１００μｍ厚の反り防止調整層２２を形成し、金属基材２１の他方の面に加熱硬化タイプの接着フィルムをラミネートして接
着剤層２２を形成し、金型で打ち抜き加工して、一辺４４ｍｍの正方形の中心部に１２．５ｍｍの正方形の開口部２４が形成された複合スティフナー２０を作製した（図４（ｂ）参照）。
【００２６】
次に、上記多層回路配線板（インターポーザ）１０の所定位置に複合スティフナー２０を貼り合わせ、加圧、加熱して半導体装置用基板３０を作製した（図４（ｃ）参照）。
次に、はんだバンプ４１が形成された８ｍｍ角の半導体チップ４０を複合スティフナー２０が形成された半導体装置用基板３０の所定位置に載置し（図４（ｄ）参照）、ハンダリフローにて半導体チップ４０のはんだバンプ４１と半導体装置用基板３０の実装用パッド１１をはんだ接合した（図４（ｅ）参照）。
【００２７】
次に、半導体チップ４０と半導体装置用基板３０間にアンダーフィル樹脂５１を充填、硬化した。さらに、はんだボール用パッド１２上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド１２上にはんだボール６１を形成して、半導体装置１００を得た（図４（ｆ）参照）。
【実施例２】
【００２８】
本実施例２は比較のための例である。
まず、一方の面に実装用パッド１１１を、他方の面にはんだボール用パッド１１２及びソルダーレジスト１１３を形成した４０×４０ｍｍサイズで１５０μｍ厚の多層回路配線板（インターポーザ）１１０を作製した（図５（ａ）参照）。
【００２９】
次に、５００μｍ厚の銅板からなるスティフナー１２０に接着剤層１２１を形成し、金型で打ち抜き加工して、一辺４４ｍｍの正方形の中心部に１２．５ｍｍの正方形の開口部を形成して多層回路配線板（インターポーザ）１１０の所定位置に貼り合わせ、加熱硬化して半導体装置用基板１３０ａを作製した（図５（ｂ）参照）。
【００３０】
次に、はんだバンプ１４１が形成された８ｍｍ角の半導体チップ１４０をスティフナー１２０が形成された半導体装置用基板１３０の所定位置に載置し（図５（ｃ）参照）、ハンダリフローにて半導体チップ１４０のはんだバンプ１４１と半導体装置用基板１３０の実装用パッド１１１をはんだ接合した（図５（ｄ）参照）。
【００３１】
次に、半導体チップ１４０と半導体装置用基板１３０間にアンダーフィル樹脂１５１を充填、硬化した。さらに、はんだボール用パッド１１２上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド１１２上にはんだボール１６１を形成して、半導体装置２００ａを得た（図５（ｅ）参照）。
【実施例３】
【００３２】
本実施例３は比較のための例である。
まず、一方の面に実装用パッド１１１を、他方の面にはんだボール用パッド１１２及びソルダーレジスト１１３を形成した４０×４０ｍｍサイズで１５０μｍ厚の多層回路配線板（インターポーザ）１１０を作製した（図５（ａ）参照）。
【００３３】
次に、６００μｍ厚の銅板からなるスティフナー１２０に接着剤層１２１を形成し、金型で打ち抜き加工して、一辺４４ｍｍの正方形の中心部に１２．５ｍｍの正方形の開口部を形成して多層回路配線板（インターポーザ）１１０の所定位置に貼り合わせ、加熱硬化して半導体装置用基板１３０ｂを作製した（図５（ｂ）参照）。
【００３４】
次に、はんだバンプ１４１が形成された８ｍｍ角の半導体チップ１４０をスティフナー１２０が形成された半導体装置用基板１３０の所定位置に載置し（図５（ｃ）参照）、ハ
ンダリフローにて半導体チップ１４０のはんだバンプ１４１と半導体装置用基板１３０の実装用パッド１１１をはんだ接合した（図５（ｄ）参照）。
【００３５】
次に、半導体チップ１４０と半導体装置用基板１３０間にアンダーフィル樹脂１５１を充填、硬化した。さらに、はんだボール用パッド１１２上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド１１２上にはんだボール１６１を形成して、半導体装置２００ｂを得た（図５（ｅ）参照）。
【００３６】
上記実施例１、実施例２及び実施例３で得られた半導体装置用基板を室温２５℃から２００℃まで変化させて半導体装置用基板の反りを測定した。その結果を表1に示す。
反り量の測定は、アクロメトリックス社製サーモレイ  モデル  ＰＳ８８＋を用いて行った。この装置は温調領域にガラス板が嵌め込まれ、外側から測定対象の形状変化（反り）を測定する。ガラス板には細線が一定間隔で書き込まれており、外側から光を照射すると物体表面に影が形成される。ガラス板上模様と影でモアレが出現する。温度昇降に伴うモアレの変化によって物体表面の形状変化を算出する。
各実施例サンプルを温調領域に位置させ、温度を２００℃まで上げて室温からの反り量を測定した。
【００３７】
【表１】
2005340596.tif 000003
本発明の複合スティフナー２０を用いた半導体装置用基板３０は、従来のスティフナー１２０を用いた半導体装置用基板１３０ａ及び１３０ｂに比べて３５％程反り量が減少した。よって、本発明の構造の複合スティフナーを用いて半導体装置用基板及び半導体装置を作製することにより、半導体装置用基板及び半導体装置の反りを抑えることが可能であることが確認された。
【図面の簡単な説明】
【００３８】
【図１】本発明の複合スティフナーの一実施例を示す模式構成断面図である。
【図２】本発明の半導体装置用基板の一実施例を示す模式構成断面図である。
【図３】本発明の半導体装置の一実施例を示す模式構成断面図である。
【図４】（ａ）〜（ｆ）は、本発明の複合スティフナー、半導体装置用基板及び半導体装置の製造方法の一例を示す説明図である。
【図５】（ａ）〜（ｅ）は、従来のスティフナー、半導体装置用基板及び半導体装置の製造方法の一例を示す説明図である。
【符号の説明】
【００３９】
１０、１１０……多層回路配線板（インターポーザ）
１１、１１１……実装用パッド
１２、１１２……はんだボール用パッド
１３、１１３……ソルダーレジスト
２０……複合スティフナー
２１……金属基材
２２……ソルダーレジスト
２３……反り防止調整層
２４……開口部
３０、１３０、１３０ａ、１３０ｂ……半導体装置用基板
４０、１４０……半導体チップ
４１、１４１……はんだバンプ
５１、１５１……アンダーフィル樹脂
６１、１６１……はんだボール
１００、２００、２００ａ、２００ｂ……半導体装置
１２０……スティフナー
１２１……接着剤層
【図１】
2005340596.tif 000004
【図２】
2005340596.tif 000005
【図３】
2005340596.tif 000006
【図４】
2005340596.tif 000007
【図５】
2005340596.tif 000008