(57)【要約】【課題】  トランジスタが有する相互コンダクタンス等のばらつきの影響をなくし、入力信号の振幅が０の場合でも出力電流のオフセットが０となるＲＳＳＩ回路を提供する。【解決手段】  ＲＳＳＩ回路を、リミッタアンプの出力Ｖ１ｐと出力Ｖ１ｎと入力とするトランジスタＱ１、Ｑ２で構成される差動増幅回路と、この差動増幅回路に対してバイアス電圧を供給するためのＭＯＳトランジスタＱ３と、ＭＯＳトランジスタＱ４及びＱ５で構成され入力電圧Ｖ１ｐ及びＶ１ｎに応じて出力電流を制御するためカレントミラー回路と、ＭＯＳトランジスタＱ６、Ｑ７で構成されるカレントミラー回路とＭＯＳトランジスタＱ８とで構成され差動増幅回路で生じるオフセット電圧を打ち消すためのバイアスキャンセル回路と、各トランジスタのソース側に接続された抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ８及びＲＳＳＩ回路出力端６に接続された抵抗Ｒｒｓｓｉとを少なくとも有する検波回路を多段接続して構成する。【選択図】      図１
2005236479.tif 000002
【特許請求の範囲】
【請求項１】
受信信号を増幅する差動増幅回路と、
該差動増幅回路に対してバイアス電圧を供給するためのバイアス回路と、
前記差動増幅回路の出力電流を制御するためのカレントミラー回路と、
を少なくとも有し、
前記差動増幅回路を構成するＭＯＳトランジスタが有する相互コンダクタンスｇｍと、前記差動増幅回路を構成するＭＯＳトランジスタに接続される抵抗の抵抗値Ｒとが１／ｇｍ＜＜Ｒの関係を有することを特徴とするＲＳＳＩ回路。
【請求項２】
前記差動増幅回路を構成するＭＯＳトランジスタに接続される抵抗は、同じ形状かつ同じ不純物濃度の抵抗で構成されていることを特徴とする請求項１に記載のＲＳＳＩ回路。
【請求項３】
前記差動増幅回路で生じるオフセット電圧を打ち消すためのバイアスキャンセル回路を更に有し、
前記バイアスキャンセル回路を構成するＭＯＳトランジスタに前記抵抗と同一の抵抗を接続していることを特徴とする請求項１または２に記載のＲＳＳＩ回路。
【請求項４】
前記抵抗は互いに近傍に配されている抵抗であることを特徴とする請求項１から３のいずれか一項に記載のＲＳＳＩ回路。
【請求項５】
受信信号を増幅する差動増幅回路と、
該差動増幅回路に対してバイアス電圧を供給するためのＭＯＳトランジスタと、
前記差動増幅回路の出力電流を制御するためカレントミラー回路と、
を少なくとも有し、
前記差動増幅回路を構成するＭＯＳトランジスタが有する相互コンダクタンスｇｍと、前記差動増幅回路を構成するＭＯＳトランジスタに接続される抵抗の抵抗値Ｒとが１／ｇｍ＜＜Ｒの関係を有することを特徴とするＲＳＳＩ回路。
【請求項６】
前記差動増幅回路を構成するＭＯＳトランジスタに接続される前記抵抗は、同じ形状かつ同じ不純物濃度の抵抗で構成されていることを特徴とする請求項５に記載のＲＳＳＩ回路。
【請求項７】
前記抵抗はポリシリコンで構成されていることを特徴とする請求項１から４のいずれか一項に記載のＲＳＳＩ回路。
【請求項８】
受信信号を増幅する差動増幅回路と、
該差動増幅回路に対してバイアス電圧を供給するためのバイアス回路と、
前記差動増幅回路の出力電流を制御するためのカレントミラー回路と、
を少なくとも有し、
前記差動増幅回路を構成するＭＯＳトランジスタが有する相互コンダクタンスｇｍと、前記差動増幅回路を構成するＭＯＳトランジスタに接続される抵抗の抵抗値Ｒとが１／ｇｍ＜＜Ｒの関係を有する回路を多段に接続し、
前記多段に接続された各回路の出力端である前記カレントミラー回路の出力端は相互に接続され、
前記差動増幅回路を構成するＭＯＳトランジスタとＲＳＳＩ回路出力端である前記カレントミラー回路の出力端とに接続される抵抗は、同じ形状かつ同じ不純物濃度の抵抗で構成されていることを特徴とするＲＳＳＩ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信機器などに用いられるＲＳＳＩ回路に関するものである。
【背景技術】
【０００２】
従来より、ＲＳＳＩ（Ｒｅｃｅｉｖｅｄ  Ｓｉｇｎａｌ  Ｓｔｒｅｎｇｔｈ  Ｉｎｄｉｃａｔｏｒ）回路は通信機器等の例えば受信機に用いられて入力信号レベルの大きさを検出する機能などに利用されている。
図５は、一般的なＦＭ受信機におけるリミッタ回路及び検波回路の構成例を示す図である。同図の検波回路としてＲＳＳＩ回路が使用される。
【０００３】
同図におけるリミッタ回路は、ＩＦ信号入力端１８、１９に入力される差動入力電圧Ｖｐ、Ｖｎに対してＤＣ成分をカットするためのコンデンサと、このコンデンサを介した差動入力電圧Ｖｐ、ＶｎにバイアスＶＣＭをかけた入力信号に対して整流を行なうためのリミッタアンプとを有する１段目リミッタ回路１５を７段組みにした回路である。また、同図の各段にあるリミッタアンプの出力信号（例えばＶ１ｐ、Ｖ１ｎ）は、ＤＣ成分をカットされた後に検波回路（例えば検波回路１６）に入力される。入力された信号は検波回路によって整流されて出力され（例えばＶｒ１）、各段の検波回路からの出力信号Ｖｒ１〜Ｖｒ７の総和がＲＳＳＩ回路出力端にあらわれ、その出力信号がＶｒｓｓｉとなる。
【０００４】
図６は、各段の検波回路の構成例を示している。同図は汎用的に使用されている差動増幅回路である。例えばリミッタアンプ１段目の出力信号Ｖ１ｎと、Ｖ１ｎの位相が１８０度反転された出力信号Ｖ１ｐが差動増幅回路に入力されると、電位の高い信号のみが出力信号Ｖｒ１として出力されることによって入力信号は全波整流される。
【０００５】
以上の構成によって得られるＲＳＳＩ回路の出力信号Ｖｒｓｓｉは、適当な容量のコンデンサを介して出力される。その出力信号は理想的には線形性を有する信号となることが要求される。
特許文献１には、帯域制限フィルタの損失により損なわれるＲＳＳＩ出力特性を補正し、線形性のよいＲＳＳＩ出力を得るＲＳＳＩ回路について開示されている。また、特許文献２は、ＲＳＳＩ出力レンジと後段に接続するＡ／Ｄコンバータの入力レンジが噛み合わない場合に、ＲＳＳＩ出力レンジを自在に変更することによって、噛み合わないレンジ部分をなくすようにしたＲＳＳＩ回路について開示されている。
【特許文献１】特開平０６−３５０４６８号公報
【特許文献２】特開平１０−３３６０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＲＳＳＩ回路への入力信号の振幅に対するＲＳＳＩ電圧特性は、回路の製造時に発生するＭＯＳトランジスタが有する相互コンダクタンスや温度変化による抵抗のばらつきに大きく影響されてしまうという問題がある。
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、ＲＳＳＩ回路を構成するＭＯＳトランジスタが有する相互コンダクタンス等のばらつきの影響を受けないＲＳＳＩ回路を提供することである。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、受信信号を増幅する差動増幅回路と、該差動増幅回路に対してバイアス電圧を供給するためのバイアス回路と、前記差動増幅回路の出力電流を制御するためのカレントミラー回路と、を少なくとも有し、前記差動増幅回路を構成するＭＯＳトランジスタが有する相互コンダクタンスｇｍと、前記差動増幅回路を構成するＭＯＳトランジスタに接続される抵抗の抵抗値Ｒとが１／ｇｍ＜＜Ｒの関係を有することを特徴とするＲＳＳＩ回路である。
【０００８】
請求項１に記載の発明によると、前記差動増幅回路を構成するＭＯＳトランジスタが有する相互コンダクタンスｇｍと前記抵抗Ｒとが１／ｇｍ＜＜Ｒの関係を有することによって、ＭＯＳトランジスタの抵抗成分（１／ｇｍ）がこのＭＯＳトランジスタに接続された抵抗の抵抗値Ｒに対して無視できるくらい小さくなるため、ＲＳＳＩ回路の出力電流が製造時に生じる前記相互コンダクタンスｇｍのばらつきに影響されずに前記抵抗Ｒによって決定できる効果を奏する。
【０００９】
請求項２に記載の発明は、前記差動増幅回路を構成するＭＯＳトランジスタに接続される抵抗は、同じ形状かつ同じ不純物濃度の抵抗で構成されていることを特徴とする請求項１に記載のＲＳＳＩ回路である。
請求項２に記載の発明によると、請求項１に記載の効果に加えて、前記差動増幅回路を構成するＭＯＳトランジスタに挿入する抵抗が、同じ形状かつ同じ不純物濃度の抵抗で構成されることによって、製造時に生じる抵抗値のばらつきをなくす効果を奏する。
【００１０】
請求項３に記載の発明は、前記差動増幅回路で生じるオフセット電圧を打ち消すためのバイアスキャンセル回路を更に有し、前記バイアスキャンセル回路を構成するＭＯＳトランジスタに前記抵抗と同一の抵抗を接続していることを特徴とする請求項１または２に記載のＲＳＳＩ回路である。
【００１１】
請求項３に記載の発明によると、請求項１または２に記載の効果に加えて、前記バイアスキャンセル回路によって前記差動増幅回路で生じるオフセット電圧を打ち消す作用により、ＲＳＳＩ回路への入力振幅が０の場合には出力電流が０となる効果を奏する。
請求項４に記載の発明は、前記抵抗は互いに近傍に配されている抵抗であることを特徴とする請求項１から３のいずれか一項に記載のＲＳＳＩ回路である。
【００１２】
請求項４に記載の発明によると、請求項１または２に記載の発明と同様の効果に加えて、前記抵抗が互いに近傍に配されていることによって、製造時の抵抗値のばらつきをなくす効果を一層高めることができる。
請求項５に記載の発明は、受信信号を増幅する差動増幅回路と、該差動増幅回路に対してバイアス電圧を供給するためのＭＯＳトランジスタと、前記差動増幅回路の出力電流を制御するためカレントミラー回路と、を少なくとも有し、前記差動増幅回路を構成するＭＯＳトランジスタが有する相互コンダクタンスｇｍと、前記差動増幅回路を構成するＭＯＳトランジスタに接続される抵抗の抵抗値Ｒとが１／ｇｍ＜＜Ｒの関係を有することを特徴とするＲＳＳＩ回路である。
【００１３】
請求項５に記載の発明によると、前記差動増幅回路を構成するＭＯＳトランジスタが有する相互コンダクタンスｇｍと前記抵抗Ｒとが１／ｇｍ＜＜Ｒの関係を有することによって、ＲＳＳＩ回路の出力電流が製造時に生じる前記相互コンダクタンスｇｍのばらつきに影響されずに前記抵抗Ｒによって決定できる効果を奏する。
【００１４】
請求項６に記載の発明は、前記差動増幅回路を構成するＭＯＳトランジスタに接続される前記抵抗は、同じ形状かつ同じ不純物濃度の抵抗で構成されていることを特徴とする請求項５に記載のＲＳＳＩ回路である。
請求項６に記載の発明によると、請求項５に記載の効果に加えて、前記差動増幅回路を構成するＭＯＳトランジスタに挿入する抵抗が、同じ形状かつ同じ不純物濃度の抵抗で構成されることによって、製造時に生じる抵抗値のばらつきをなくす効果を奏する。
【００１５】
請求項７に記載の発明は、前記抵抗はポリシリコンで構成されていることを特徴とする請求項１から４のいずれか一項に記載のＲＳＳＩ回路である。
請求項７に記載の発明によると、ポリシリコンで構成される抵抗を使用することによって請求項１から４に記載の発明と同様に製造時に生じる抵抗値のばらつきをなくす効果を奏する。
【００１６】
請求項８に記載の発明は、受信信号を増幅する差動増幅回路と、該差動増幅回路に対してバイアス電圧を供給するためのバイアス回路と、前記差動増幅回路の出力電流を制御するためのカレントミラー回路と、
を少なくとも有し、前記差動増幅回路を構成するＭＯＳトランジスタが有する相互コンダクタンスｇｍと、前記差動増幅回路を構成するＭＯＳトランジスタに接続される抵抗の抵抗値Ｒとが１／ｇｍ＜＜Ｒの関係を有する回路を多段に接続し、前記多段に接続された各回路の出力端である前記カレントミラー回路の出力端は相互に接続され、前記差動増幅回路を構成するＭＯＳトランジスタとＲＳＳＩ回路出力端である前記カレントミラー回路の出力端とに接続される抵抗は、同じ形状かつ同じ不純物濃度の抵抗で構成されていることを特徴とするＲＳＳＩ回路である。
【発明の効果】
【００１７】
以上のように、本発明のいずれの態様によっても、ＲＳＳＩ回路を構成するＭＯＳトランジスタが有する相互コンダクタンス等のばらつきの影響を受けないＲＳＳＩ回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について図１から図５に基づいて説明する。なお、本実施形態に係るＲＳＳＩ回路は、ｐチャンネルとｎチャンネルＭＯＳトランジスタを製造できるＣＭＯＳプロセスにより半導体回路基盤上に成形される。
図１は、本発明の第一の実施形態に係るＲＳＳＩ回路の回路構成を示す図である。
【００１９】
本実施例に係るＲＳＳＩ回路は、多段接続されたリミッタ回路に対して各段のリミッタアンプの出力側に接続され、例えば図５に示した１段目のリミッタアンプの出力Ｖ１ｐとＶ１ｐに対して１８０度位相が反転した出力Ｖ１ｎとを入力とするＭＯＳトランジスタＱ１及びＱ２で構成される差動増幅回路と、この差動増幅回路に対してバイアス電圧を供給するためのＭＯＳトランジスタＱ３と、ＭＯＳトランジスタＱ４及びＱ５で構成され入力電圧Ｖ１ｐ及びＶ１ｎに応じて各ＭＯＳトランジスタＱ１及びＱ２に流れる電流に基づいて出力電流を制御するカレントミラー回路と、ＭＯＳトランジスタＱ６とＱ７とで構成されるカレントミラー回路とＭＯＳトランジスタＱ８とで構成され差動増幅回路で生じるオフセット電圧を打ち消すためのバイアスキャンセル回路と、各トランジスタＱ１、Ｑ２、Ｑ３、Ｑ８のソース側にそれぞれ接続された抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ８及びＲＳＳＩ回路出力端６に接続された抵抗Ｒｒｓｓｉとを少なくとも有する検波回路を多段接続してなる回路である。
【００２０】
図２（ａ）及び（ｂ）は、図５に示した１段目のリミッタアンプからの信号Ｖ１ｐ及びＶ１ｐに対して１８０度位相が反転した入力信号Ｖ１ｎを示している。電流源Ｉにより所定のバイアス電圧がゲートに印加されているトランジスタＱ１及びＱ２に、図１の検波回路の一段目の検波回路への入力端３及び４に入力信号Ｖ１ｐ、Ｖ１ｎが入力されると、バイアス電圧に入力信号（Ｖ１ｐ、Ｖ１ｎ）が重畳される。トランジスタＱ１に入力信号が入力されると、ＭＯＳトランジスタＱ４及びＱ５で構成されるカレントミラー回路のトランジスタＱ４には入力信号に応じた電流が流れるので、１段目の検波回路の出力電流がトランジスタＱ５側に流れる。
【００２１】
同様にして、トランジスタＱ２に入力信号が入力されると、ＭＯＳトランジスタＱ４及びＱ５で構成されるカレントミラー回路のトランジスタＱ４には入力信号に応じた電流が流れるので、１段目の検波回路の出力電流がトランジスタＱ５側に流れる。
ここで、トランジスタＱ１、Ｑ２のゲート側に接続される抵抗によって上記バイアス電圧は調整される。また、トランジスタＱ１、Ｑ２のゲート側に接続されるコンデンサは、入力信号（Ｖ１ｐ、Ｖ１ｎ）の直流成分をカットするために使用される。
【００２２】
以上の動作によって、１段目の検波回路の出力端５に現れる波形はは図２（ｃ）に示す波形となる。
ここで、ＲＳＳＩ回路の出力端の抵抗をＲｒｓｓｉ、各トランジスタＱ１、Ｑ２、Ｑ３、Ｑ８に接続されている抵抗をそれぞれＲ１、Ｒ２、Ｒ３、Ｒ８、１段目の検波回路への入力信号の電圧をΔＶ１、トランジスタが有する相互コンダクタンスをｇｍとすると、１段目の検波回路の出力端５に流れる電流Ｉ１は次式で表される。
Ｉ１＝ΔＶ１＊（１／（１／ｇｍ＋Ｒ））
ここで、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ８は抵抗Ｒｒｓｓｉと同じ形状かつ同じ不純物濃度で構成された抵抗であって、各抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ８、Ｒｒｓｓｉの抵抗値をそれぞれｒ１、ｒ２、ｒ３、ｒ８、ｒｒｓｓｉとした場合にＲ＝ｒ１＝ｒ２＝ｒ３＝ｒ８かつ、ｒｒｓｓｉ＝Ｋ＊Ｒ（ただし、Ｋは定数）の関係を有する。また、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ８が有する相互コンダクタンスは同一であって、その値をｇｍとする。
【００２３】
本実施例では、１／ｇｍ＜＜Ｒとなる関係を有するように相互コンダクタンスｇｍを適宜調整して決定する。あるいは、１／ｇｍ＜＜Ｒとなる関係を有するように抵抗値Ｒを適宜調整して決定してもよく、相互コンダクタンスｇｍ及び抵抗値Ｒの双方を調整して決定してもよい。これによって、Ｉ１≒ΔＶ／ＲとなりトランジスタＱ１を流れる電流Ｉ１は抵抗値Ｒによって決定されることとなり、トランジスタが有する相互コンダクタンスのばらつきの影響を受けないようにすることが可能となる。
【００２４】
ここで、１／ｇｍ＜＜Ｒとなる関係とするためには、１／ｇｍの値が抵抗値Ｒに対して数％〜２０％の範囲内になるように調整する。望ましくは、１／ｇｍの値が抵抗値Ｒに対して数％〜５％の範囲となるように調整する。
また、上記抵抗値Ｒを調整するには、同じ大きさ（形状）かつ注入する不純物の濃度抵抗の数によって調整してもよく、注入する不純物の濃度や抵抗の縦・横・深さ等の大きさ（形状）を適宜調整しよもよい。また、上記各トランジスタが有する相互コンダクタンスの調整には、チャネル幅やチャネル長等によって調整する。
【００２５】
本実施例では検波回路を７段構成としているので、各段への入力信号の電圧をΔＶ１、ΔＶ２、ΔＶ３、ΔＶ４、ΔＶ５、ΔＶ６、ΔＶ７、各段の出力電流をＩ１、Ｉ２、Ｉ３、Ｉ４、Ｉ５、Ｉ６、Ｉ７とすると、ＲＳＳＩ回路出力端６の出力電流Ｉｒｓｓｉ及び出力電圧Ｖｒｓｓｉは次式で表される。
Ｉｒｓｓｉ＝Ｉ１＋Ｉ２＋・・・＋Ｉ７
＝ΔＶ１＊（１／（１／ｇｍ＋Ｒ））＋・・・＋ΔＶ７＊（１／（１／ｇｍ＋Ｒ））
Ｖｒｓｓｉ＝Ｒｒｓｓｉ＊Ｉｒｓｓｉ
ここで、本実施例では上述のように１／ｇｍ＜＜Ｒの関係を有するようにトランジスタが有する相互コンダクタンスｇｍを決定するので抵抗値Ｒはキャンセルされ、結局Ｖｒｓｓｉは次式で表されることとなる。
Ｖｒｓｓｉ＝Ｋ＊（ΔＶ１＋ΔＶ２＋・・・＋ΔＶ７）
上式のように、本実施例に係るＲＳＳＩ回路出力端６に出力されるＶｒｓｓｉはＲＳＳＩ回路出力端６に接続される抵抗値Ｋ＊Ｒ（＝Ｒｒｓｓｉ）の定数Ｋ（相対比Ｋ）によって決定されることとなる。
【００２６】
また、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ８、Ｒｒｓｓｉを同じ形状かつ同じ不純物濃度にして製造時の抵抗のばらつきをなくすことで各抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ８、Ｒｒｓｓｉの抵抗値をそれぞれｒ１、ｒ２、ｒ３、ｒ８、ｒｒｓｓｉとした場合にＲ＝ｒ１＝ｒ２＝ｒ３＝ｒ８かつ、ｒｒｓｓｉ＝Ｋ＊Ｒの関係を有することが可能となり、相対比Ｋをばらつかないようにすることができる。
【００２７】
さらに、本実施例ではＭＯＳトランジスタＱ６とＱ７とで構成されるカレントミラー回路とＭＯＳトランジスタＱ８とで構成されるバイアスキャンセル回路が設けられている。トランジスタＱ８に電流Ｉが流れることによってトランジスタＱ６及びＱ７で構成される電流比１：２のカレントミラー回路のトランジスタＱ６側に電流Ｉが流れる。トランジスタＱ６側に電流Ｉが流れることによりトランジスタＱ７側に電流２Ｉが流れる。ここで、トランジスタＱ３とＱ１及びＱ２は、カレントミラー回路の構成となっているので、検波回路への入力振幅が０の場合であってもトランジスタＱ１及びＱ２には電流Ｉがそれぞれながれる。しかし、検波回路への入力振幅が０の場合には上記トランジスタＱ７に流れる電流２Ｉは全てトランジスタＱ１及びＱ２に流れるため、トランジスタＱ４を流れる電流が０となりトランジスタＱ５の電流も０となる。
【００２８】
以上の動作により本実施例ではＭＯＳトランジスタＱ６とＱ７とで構成されるカレントミラー回路とＭＯＳトランジスタＱ８とで構成されるバイアスキャンセル回路により元電流源Ｉの２倍の電流を流すことによって、一段目の検波回路の出力端５に生じるオフセット電圧を打ち消すことが可能となる。すなわち、検波回路への入力振幅が０の場合であっても各段の検波回路の出力電流を０にすることが可能となり、ＲＳＳＩ回路出力端に現れるオフセット電圧を０にすることができる。
【００２９】
図３は、本実施例に係るＲＳＳＩの出力特性の概要を示す図である。横軸が対数表示による入力電圧の変化（ｄＢ）を示し、縦軸は入力電圧に対する差動出力電圧（Ｖ）を示している。従来のＲＳＳＩ出力特性７にはオフセット電圧があるが、本実施例のＲＳＳＩの出力特性８は上述のバイアスキャンセル回路を有することによってオフセット電圧が０となる。
【００３０】
以上のように各段の検波回路において出力電流のオフセットをなくすことにより、入力振幅が０の場合であってもＲＳＳＩ出力電圧のオフセット電圧をなくすことが可能となり、弱電界時のＲＳＳＩ出力特性のばらつきを飛躍的に低減することが可能となる。
図４は、本発明の第二の実施形態に係るＲＳＳＩ回路の回路構成を示す図である。
【００３１】
本実施例に係るＲＳＳＩ回路は、多段接続されたリミッタ回路に対して各段のリミッタアンプの出力側に接続され、例えば図５に示した１段目のリミッタアンプの出力Ｖ１ｐとＶ１ｐに対して１８０度位相が反転した出力Ｖ１ｎとを入力とするＭＯＳトランジスタＱ９及びＱ１０で構成される差動増幅回路と、この差動増幅回路に対してバイアス電圧を供給するためのＭＯＳトランジスタＱ１１と、ＭＯＳトランジスタＱ１２及びＱ１３で構成され入力電圧Ｖ１ｐ及びＶ１ｎに応じて各ＭＯＳトランジスタＱ９及びＱ１０に流れる電流に基づいて出力電流を制御するカレントミラー回路と、各トランジスタＱ９及びＱ１０のソース側にそれぞれ接続された抵抗Ｒ９、Ｒ１０とを少なくとも有する検波回路を多段接続してなる回路である。
【００３２】
第一実施例と同様に入力信号Ｖ１ｐ、Ｖ１ｎはそれぞれ図２（ａ）、（ｂ）に示す信号である。電流源Ｉにより所定のバイアス電圧がゲートに印加されているトランジスタＱ９及びＱ１０に、１段目の検波回路９に入力信号Ｖ１ｐ、Ｖ１ｎが入力されると、バイアス電圧に入力信号（Ｖ１ｐ、Ｖ１ｎ）が重畳される。トランジスタＱ９に入力信号が入力されると、ＭＯＳトランジスタＱ１２及びＱ１３で構成されるカレントミラー回路のトランジスタＱ１２には入力信号に応じた電流が流れるので、１段目の検波回路９の出力電流がトランジスタＱ１３側に流れる。
【００３３】
同様にして、トランジスタＱ１０に入力信号が入力されると、ＭＯＳトランジスタＱ１２及びＱ１３で構成されるカレントミラー回路のトランジスタＱ１２には入力信号に応じた電流が流れるので、１段目の検波回路９の出力電流がトランジスタＱ１３側に流れる。
以上の動作によって、１段目の検波回路の出力端に現れる波形は図２（ｃ）に示す波形となる。
【００３４】
ここで、第一実施例と同様に、ＲＳＳＩ回路の出力端の抵抗をＲｒｓｓｉ、各トランジスタＱ９、Ｑ１０に接続されている抵抗をそれぞれＲ９、Ｒ１０、１段目の検波回路への入力信号の電圧をΔＶ’１、トランジスタが有する相互コンダクタンスをｇｍとし、抵抗Ｒ９、Ｒ１０は抵抗Ｒｒｓｓｉと同じ形状かつ同じ不純物濃度で構成された抵抗であって、Ｒ＝Ｒ９＝Ｒ１０かつＲｒｓｓｉ＝Ｋ＊Ｒ（但しＫは定数）の関係を有するとすると、トランジスタＱ１３に流れる電流Ｉ１３は次式で表される。
Ｉ１３＝ΔＶ’１＊（１／（１／ｇｍ＋Ｒ））
本実施例でも、１／ｇｍ＜＜Ｒとなる関係を有するように相互コンダクタンスｇｍを決定することによって、Ｉ１３≒ΔＶ’１／ＲとなりトランジスタＱ１３を流れる電流Ｉ１３は抵抗値Ｒによって決定されることとなり、トランジスタが有する相互コンダクタンスのばらつきの影響を受けないようにすることが可能となる。
【００３５】
したがって、本実施例では検波回路を７段構成としているので、各段への入力信号の電圧をΔＶ’１、ΔＶ’２、ΔＶ’３、ΔＶ’４、ΔＶ’５、ΔＶ’６、ΔＶ’７、各段の出力電流をＩ’１、Ｉ’２、Ｉ’３、Ｉ’４、Ｉ’５、Ｉ’６、Ｉ’７とすると、ＲＳＳＩ回路出力端１４の出力電流Ｉｒｓｓｉ及び出力電圧Ｖｒｓｓｉは次式で表される。
Ｉｒｓｓｉ＝Ｉ’１＋Ｉ’２＋・・・＋Ｉ’７
＝ΔＶ’１＊（１／（１／ｇｍ＋Ｒ））＋・・・＋ΔＶ’７＊（１／（１／ｇｍ＋Ｒ））
Ｖｒｓｓｉ＝Ｒｒｓｓｉ＊Ｉｒｓｓｉ
さらに、１／ｇｍ＜＜Ｒの関係を有するようにトランジスタが有する相互コンダクタンスｇｍを決定するので抵抗値Ｒはキャンセルされ、ＶｒｓｓｉはＫ＊（ΔＶ’１＋ΔＶ’２＋・・＋ΔＶ’７）となり、本実施例に係るＲＳＳＩ回路出力端６に出力されるＶｒｓｓｉはＲＳＳＩ回路出力端１４に接続される抵抗Ｋ＊Ｒ（＝Ｒｒｓｓｉ）の定数Ｋ（相対比Ｋ）によって決定されることとなる。
【００３６】
また、抵抗Ｒ９、Ｒ１０、Ｒｒｓｓｉを同じ形状かつ同じ不純物濃度にして製造時の抵抗のばらつきをなくすことで各抵抗Ｒ９、Ｒ１０、Ｒｒｓｓｉの抵抗値をそれぞれｒ９、ｒ１０、ｒｒｓｓｉとした場合にＲ＝ｒ９＝ｒ１０かつ、ｒｒｓｓｉ＝Ｋ＊Ｒの関係を有することが可能となり、相対比Ｋをばらつかないようにすることができる。
【００３７】
以上の説明では、本実施例では上記検波回路が７段で構成されるＲＳＳＩ回路の実施例を示したが、これに限るものではなく検波回路が１段以上で構成されるＲＳＳＩ回路に本発明が適応できる。
また、第一実施例で使用される抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ８、Ｒｒｓｓｉ、第二実施例で使用される抵抗Ｒ９、Ｒ１０、Ｒｒｓｓｉは、同じ材料（例えばポリシリコン）を使用し、同じ濃度のものを使用し、かつ、同じプロセスで生成される近接する抵抗を使用することが望ましい。これにり、ＣＭＯＳプロセスにより半導体回路基盤上に抵抗を成形する際の材料、濃度、エッチング等によるばらつきがそれぞれ同程度の抵抗となり、プロセス時のばらつきの影響をなくすことが可能となる。
【００３８】
また、本発明に係るＲＳＳＩ回路は、実施例に示された回路構成に限られず、さらにＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌｌｅｒ）等にも応用することが可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明の第一の実施形態に係るＲＳＳＩ回路の回路構成を示す図である。
【図２】図１に示す一段目の検波回路の入力端Ｖ１ｐ、Ｖ１ｎ及び出力端の波形を示す図である。
【図３】本発明の第一の実施形態に係るＲＳＳＩ回路の出力特性の概要を示す図である。
【図４】本発明の第二の実施形態に係るＲＳＳＩ回路の回路構成を示す図である。
【図５】ＦＭ受信機におけるリミッタ回路及び検波回路の構成例を示し図である。
【図６】ＲＳＳＩ回路を構成する検波回路の従来例を示す図である。
【符号の説明】
【００４０】
１      ・・・  １段目の検波回路
２      ・・・  ７段目の検波回路
３      ・・・  １段目の検波回路への入力端
４      ・・・  １段目の検波回路への入力端
５      ・・・  １段目の検波回路の出力端
６      ・・・  ＲＳＳＩ回路出力端
７      ・・・  従来のＲＳＳＩ出力特性
８      ・・・  本実施例に係るＲＳＳＩ出力特性
９      ・・・  １段目の検波回路
１０      ・・・  ７段目の検波回路
１１      ・・・  １段目の検波回路への入力端
１２      ・・・  １段目の検波回路への入力端
１３      ・・・  １段目の検波回路の出力端
１４      ・・・  ＲＳＳＩ回路出力端
１５      ・・・  １段目のリミッタ回路
１６      ・・・  １段目の検波回路
１７      ・・・  検波回路
１８      ・・・  ＩＦ信号入力端
１９      ・・・  ＩＦ信号入力端
２０      ・・・  ＲＳＳＩ回路出力端
２１      ・・・  １段目の検波回路への入力端
２２      ・・・  １段目の検波回路への入力端
２３      ・・・  １段目の検波回路の出力端
【図１】
2005236479.tif 000003
【図２】
2005236479.tif 000004
【図３】
2005236479.tif 000005
【図４】
2005236479.tif 000006
【図５】
2005236479.tif 000007
【図６】
2005236479.tif 000008