(57)【要約】【課題】  半導体装置に組み込まれたヒューズを、所望の場所で溶断することのできる半導体装置を提供する。【解決手段】  シリコン基板１１上に形成された第１のｐ型不純物領域１４ａと、第２のｐ型不純物領域１４ｂと、ｎ型不純物領域１５との上に、ヒューズとして機能するコバルトシリサイド層１６を形成する。シリコン基板１１上にコバルトシリサイド層１６を形成したことにより、シリコン基板１１表面の平坦な状態がコバルトシリサイド層１６にも反映されて平坦な面の状態に形成される。よって、コバルトシリサイド層１６の膜厚にバラツキが生じにくく、均一な膜厚に形成される。【選択図】    図４
2005340349.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板に形成されたｐ型不純物領域と、
前記ｐ型不純物領域に接するように前記シリコン基板に形成されたｎ型不純物領域と、
前記ｐ型不純物領域と前記ｎ型不純物領域との上に形成された、ヒューズの機能として用いられるシリサイド層と
を有することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ｎ型不純物領域は、前記ｐ型不純物領域に挟まされて接していることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記シリサイド層は、前記ｐ型不純物領域の上に形成された第１のシリサイド層と、ｎ型不純物領域の上に形成された前記第１のシリサイド層より幅が細い第２のシリサイド層と
を有することを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置において、
前記シリサイド層は、コバルトシリサイド層であることを特徴とする半導体装置。
【請求項５】
シリコン基板にｐ型不純物領域を形成する工程と、
前記ｐ型不純物領域に接するように前記シリコン基板にｎ型不純物領域を形成する工程と、
前記ｐ型不純物領域と前記ｎ型不純物領域との上に、ヒューズの機能として用いられるシリサイド層を形成する工程と、
前記シリサイド層に所定電位を印加して、前記シリサイド層の一部を溶断させる工程と
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヒューズを有する半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置は、製造工程で発生する欠陥によって不良となった回路を代替えするための冗長回路が予め組み込まれている。この冗長回路への代替えは、ヒューズ素子に電流を流して溶断するか、又はヒューズ素子にレーザ光を照射して溶断することにより行われる場合が多い。ヒューズ素子を溶断することで、不良となった回路を正常な回路に切り替えることが可能になる。
【０００３】
従来の半導体装置は、半導体基板の上部に、冗長回路に接続されたヒューズである、例えばアルミ配線が形成されている。アルミ配線上には、シリコン酸化膜からなる層間絶縁膜が形成され、その上には窒化シリコン層からなるパッシベーション膜（保護膜）が形成されている。レーザ光を照射してアルミ配線を切断するとき、パッシベーション膜によってレーザ光が反射されてしまうので、ヒューズであるアルミ配線の上に形成されたパッシベーション膜の一部を除去してから行っている。
しかしながら、アルミ配線の上は、パッシベーション膜を除去したことからシリコン酸化膜のみになり、シリコン酸化膜の膜厚の薄い所から水分などが浸入する恐れがあった。水分が浸入することによりアルミ配線が腐蝕することから、高抵抗になり導通不良を起こす問題があった。
【０００４】
そこで、半導体基板上に酸化物層を形成し、酸化物層上にポリシリコン層を形成し、ポリシリコン層上にヒューズとしてのシリサイド層を形成し、シリサイド層に電流を流すことにより溶断させている半導体装置が開示されている（特許文献１）。
これによれば、レーザ光を照射することによってシリサイド層を溶断するのではなく、電流を流すことにより溶断することができるので、保護膜を除去する必要もなく、水分などの浸入による腐蝕を防止することができる。
【０００５】
【特許文献１】特表平１１−５１２８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の半導体装置は、図７に示されるように、シリコン基板１１１上に形成されたポリシリコン層１１２が多結晶シリコンであることから、ポリシリコン層１１２の表面が凸凹している。よって、ポリシリコン層１１２上に形成されているシリサイド層１１３は、ポリシリコン層１１２の表面の凸凹に反映した状態で形成されていることから、膜厚のバラツキが発生していた。従って、更に微細化したとき、溶断する位置によって正常な回路への切り替えを行っているヒューズは、シリサイド層１１３に電流を流したとき、膜厚の薄いところから先に切断され、所望の場所で切断されないという問題があった。
【０００７】
本発明は、半導体装置に組み込まれたヒューズを、所望の場所で溶断することのできる半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記問題を解決するために、本発明に係る半導体装置は、シリコン基板と、前記シリコン基板に形成されたｐ型不純物領域と、前記ｐ型不純物領域に接するように前記シリコン基板に形成されたｎ型不純物領域と、前記ｐ型不純物領域と前記ｎ型不純物領域との上に形成された、ヒューズの機能として用いられるシリサイド層とを有する。
【０００９】
この構成によれば、単結晶であるシリコン基板にヒューズとして機能するシリサイド層を形成したので、シリコン基板表面の平坦な状態がシリサイド層にも反映されて平坦な面の状態に形成される。よって、シリサイド層の膜厚にバラツキが生じにくく、均一な膜厚に形成される。従って、ヒューズカットの際、シリサイド層に電流を流したとき、ｐ型不純物領域とｎ型不純物領域との接合部に逆バイアスがかっているため他の領域に電流が流れなくなり、シリサイド層に電流を集中させることが可能になる。これにより、シリサイド層が発熱し、シリサイド層の所定の位置を溶断することができる。また、シリサイド層が平坦な面の状態に形成されることにより膜厚が均一でありバラツキが小さいので、ヒューズの微細化が可能になる。これにより、シリサイド層に流す電流を小さくすることができる。
【００１０】
上記した本発明に係る半導体装置によれば、前記ｎ型不純物領域は、前記ｐ型不純物領域に挟まされて接していることが望ましい。
【００１１】
この構成によれば、それぞれのｐ型不純物領域に「＋」、「−」の電位に影響されることなく電圧を印加させて、ヒューズを溶断させることができる。
【００１２】
上記した本発明に係る半導体装置によれば、前記シリサイド層は、前記ｐ型不純物領域の上に形成された第１のシリサイド層と、ｎ型不純物領域の上に形成された前記第１のシリサイド層より幅が細い第２のシリサイド層とを有することが望ましい。
【００１３】
この構成によれば、ｎ型不純物領域の上に形成された第２のシリサイド層の幅を細く形成したので、抵抗を高くすることが可能になる。よって、ヒューズカットの際、シリサイド層に電流を流したとき、第２のシリサイド層に集中して発熱させることができるので、所定の位置で溶断しやすくすることが可能になる。
【００１４】
上記した本発明に係る半導体装置によれば、前記シリサイド層は、コバルトシリサイド層であることが望ましい。
【００１５】
この構成によれば、コバルトシリサイド層を用いたので凝集しにくく、ヒューズをより微細にすることが可能になる。
【００１６】
上記した本発明に係る半導体装置の製造方法によれば、シリコン基板にｐ型不純物領域を形成する工程と、前記ｐ型不純物領域に接するように前記シリコン基板にｎ型不純物領域を形成する工程と、前記ｐ型不純物領域と前記ｎ型不純物領域との上に、ヒューズの機能として用いられるシリサイド層を形成する工程と、前記シリサイド層に所定電位を印加して、前記シリサイド層の一部を溶断させる工程とを有する。
【００１７】
この構成によれば、単結晶であるシリコン基板にヒューズとして機能するシリサイド層を形成したので、シリコン基板表面の平坦な状態がシリサイド層にも反映されて平坦な面の状態に形成される。よって、シリサイド層の膜厚にバラツキが生じにくく、均一な膜厚に形成される。従って、ヒューズカットの際、シリサイド層に電流を流したとき、ｐ型不純物領域とｎ型不純物領域との接合部に逆バイアスがかかっているため他の領域に電流が流れなくなり、シリサイド層に電流を集中させることが可能になる。これにより、シリサイド層が発熱し、シリサイド層の所定の位置を溶断することができる。また、シリサイド層の膜厚が均一でありバラツキが小さいので、ヒューズの微細化が可能になる。これにより、シリサイド層に流す電流を小さくすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係る半導体装置の実施形態について図面を参照しながら説明する。
図１は、本実施形態の半導体装置の構成を示す断面図である。（ａ）は、半導体装置を正面からみた断面図であり、（ｂ）は、半導体装置を側面からみた断面図である。以下、本実施形態の半導体装置の構成を、図１を参照しながら説明する。
【００１９】
本実施形態の半導体装置１は、半導体基板であるシリコン基板１１と、シリコン基板上の耐圧を確保するためのＮウエル１２と、Ｎウエル１２の領域を確保するための浅溝分離領域（ＳＴＩ（Shallow Trench Isolation））１３と、ｐ型不純物領域１４と、ｎ型不純物領域１５と、ヒューズとして用いられるシリサイド層であるコバルトシリサイド（ＣｏＳｉ2）層１６と、層間絶縁膜１７と、第１の電極１８と、配線１９と、第２の電極２０と、保護膜として機能するパッシベーション膜２１と、第１の端子２２ａと、第２の端子２２ｂとを含んで構成される。シリコン基板１１は、例えば、Ｐ型シリコン基板である。
【００２０】
図２〜図４は、本実施形態の半導体装置の製造方法を模式的に示す断面図である。以下、本実施形態の半導体装置の製造方法を工程順に説明する。
図２に示される工程１では、シリコン基板１１上に浅溝分離領域１３（工程３参照）を形成するためのレジストパターン３２を形成する。まず、シリコン基板１１上にシリコン窒化酸化膜（ＳｉＯＮ）３１を形成する。次に、シリコン窒化酸化膜３１の上にレジスト膜を塗布する。次に、レジスト膜を露光、現像することにより、レジストパターン３２を形成する。レジストパターン３２の形成は、浅溝分離領域１３の領域を除いた領域に形成されている。
【００２１】
工程２では、シリコン基板１１に浅溝分離領域１３を形成するための溝１３ａを形成する。まず、レジストパターン３２をマスクとして、公知のフォトエッチングを行う。これにより、浅溝分離領域１３を一定の深さに除去し、浅溝分離領域１３の溝１３ａを形成する。これにより、ヒューズ領域も形成される。
【００２２】
工程３では、シリコン基板１１に浅溝分離領域１３を形成する。まず、レジストパターン３２を公知の方法により剥離する。次に、高密度プラズマＣＶＤ（ＨＤＰ（High Density Plasma）ＣＶＤ）法により、浅溝分離領域１３の溝１３ａにシリコン酸化膜を堆積させて、浅溝分離領域１３を形成する。次に、余分に堆積したシリコン酸化膜と、シリコン窒化酸化膜３１とをＣＭＰ技術により研磨して除去する。
【００２３】
工程４では、Ｎウエル１２を形成する。まず、図示しないレジストパターンをマスクとして、シリコン基板１１のＮウエル形成領域にイオン種の一つであるＮ型不純物をイオン注入する。Ｎ型不純物は、例えば、リン（Ｐ）を用いる。次に、シリコン基板１１に熱拡散を施すことにより、Ｎウエル形成領域の不純物を拡散させる。その結果、シリコン基板１１にＮウエル１２が形成される。
【００２４】
図３に示される工程５では、Ｎウエル１２上に、例えば、第１のｐ型不純物領域１４ａと、第２のｐ型不純物領域１４ｂを形成する。まず、第１、第２のｐ型不純物領域１４ａ，１４ｂ以外の領域に、公知の方法でレジストパターン３３を形成する。次に、レジストパターン３３をマスクとしてｐ型不純物をイオン注入する。ｐ型不純物は、例えば、ボロン（Ｂ）を用いる。
次に、シリコン基板１１に熱拡散を施すことにより、Ｎウエル１２にイオン注入された不純物を拡散させる。その結果、Ｎウエル１２に第１のｐ型不純物領域１４ａと、第２のｐ型不純物領域１４ｂとを形成する。なお、第１、第２のｐ型不純物領域１４ａ，１４ｂは、高濃度のｐ型不純物領域になっている。
【００２５】
工程６では、Ｎウエル１２にｎ型不純物領域１５を形成する。ｎ型不純物領域１５は、例えば、上記した第１、第２のｐ型不純物領域１４ａ，１４ｂに挟まれた状態に形成する。まず、工程５における第１、第２のｐ型不純物領域１４ａ，１４ｂを形成するときに用いたレジストパターン３３を公知の方法で除去する。次に、Ｎウエル１２のｎ型不純物領域１５以外の領域に、公知の方法でレジストパターン３４を形成する。次に、レジストパターン３４をマスクとしてＮ型不純物をイオン注入する。Ｎ型不純物は、例えば、リン（Ｐ）を用いる。
次に、シリコン基板１１に熱拡散を施すことにより、Ｎウエル１２の不純物を拡散させる。その結果、Ｎウエル１２の第１、第２のｐ型不純物領域１４ａ，１４ｂとの間に、ｎ型不純物領域１５が形成される。なお、ｎ型不純物領域１５は、Ｎウエル１２の濃度と比較して、高濃度のｎ型不純物領域１５になっている。
【００２６】
工程７では、シリコン基板１１上にヒューズであるコバルトシリサイド層１６を形成するためにコバルト層３５を形成する。まず、工程６におけるｎ型不純物領域１５を形成するときに用いたレジストパターン３４を公知の方法で除去する。コバルト層３５の形成方法は、例えば、スパッタ法を用いる。まず、シリコン基板１１をコバルト層３５を形成するためのチャンバ（図示せず）に投入する。次に、チャンバ内を高真空にして、ターゲットとなるコバルト材料に、高エネルギーのイオン化した原子を衝突させる。このとき飛び出してくるコバルトの原子をシリコン基板１１に付着させてコバルト層３５を形成する。
【００２７】
工程８では、ヒューズとして機能するコバルトシリサイド層１６を形成する。コバルトシリサイド層１６の形成方法は、例えば、公知の方法であるランプアニール（ランプ加熱）法を用いる。ランプアニール法により、コバルト層３５のコバルトと、シリコン基板１１中のシリコンとが合金化し、コバルトシリサイド層１６を形成する。ランプアニール法による熱処理は、例えば、シリコン基板１１の温度を８５０℃に加熱して行う。
【００２８】
図４に示される工程９では、コバルト層３５のうち、コバルトシリサイド層１６が形成された以外の未反応分のコバルト層３５ａを除去する。残ったコバルト層３５ａを除去することにより、ヒューズとしてのコバルトシリサイド層１６が完成する。
【００２９】
本実施形態では、単結晶であるシリコン基板１１中に形成された、第１、第２のｐ型不純物領域１４ａ，１４ｂとｎ型不純物領域１５との上に、ヒューズとして機能するコバルトシリサイド層１６を形成した。これにより、シリコン基板１１の表面は、ポリシリコンのように凸凹でなく平坦であるので、その上に形成されたコバルトシリサイド層１６の膜厚のバラツキが抑制され、膜厚の均一なヒューズを形成することができる。
以下、ヒューズとして機能するコバルトシリサイド層１６に電流を流して、コバルトシリサイド層１６の一部を溶断させる方法を説明する。
【００３０】
工程１０では、ヒューズとして機能するコバルトシリサイド層１６に電流を流してコバルトシリサイド層の一部１６ｄを溶断する。まず、第１の端子２２ａと第２の端子２２ｂに電圧をかける（図１参照）。例えば、第１の端子２２ａに「−」の電圧、第２の端子２２ｂに「＋」の電圧を印加する。これにより、第１の電極１８，１８、配線１９，１９、第２の電極２０，２０を介してコバルトシリサイド層１６に電流が流れる。流れる電流は、例えば、１〜２ｍＡである。第１のｐ型不純物領域１４ａとｎ型不純物領域１５との接合部である第１のｐｎ接合部３６ａには、逆方向電圧（以下、逆バイアスという）がかかっているため他の領域に電流が流れず、コバルトシリサイド層１６に電流が集中して発熱する。これにより、コバルトシリサイド層の一部１６ｄが溶断する。
【００３１】
本実施形態では、コバルトシリサイド層１６は、起伏が少なく膜厚にバラツキの少ない一定の膜厚になっている。よって、ヒューズとして機能するコバルトシリサイド層１６に電流を流したときに、コバルトシリサイド層の所望の位置（第１のｐｎ接合部３６ａ）で安定した溶断が可能になる。また、膜厚が均一でありバラツキが小さいので、ヒューズの微細化が可能になり、ヒューズ領域に流す電流を小さくすることが可能なる。
【００３２】
次に、コバルトシリサイド層１６を含むシリコン基板１１上に、層間絶縁膜１７を形成する（図１参照）。層間絶縁膜１７は、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により形成する。層間絶縁膜１７の上面は、必要に応じてＣＭＰ研磨を行い平坦化する。
【００３３】
次に、層間絶縁膜１７の中に、第２の電極２０（図１参照）を形成する。まず、層間絶縁膜１７の所望領域に、第２の電極２０を形成するためのホールを形成する。ホールは、例えば、プラズマによるエッチング処理やレーザ加工によって形成する。次に、ホール内に、例えば、公知のプラズマＣＶＤ法によって第２の電極２０としてのタングステンプラグを形成する。
【００３４】
次に、層間絶縁膜１７上に配線１９（図１参照）を形成する。配線１９は、例えば、アルミや銅によって構成され、公知のフォトリソグラフィ工程とエッチング工程によって形成する。
【００３５】
次に、層間絶縁膜１７上にパッシベーション膜２１（図１参照）を形成する。パッシベーション膜２１は、例えば、シリコン窒化膜である。パッシベーション膜２１は、例えば、公知のプラズマＣＶＤ法によって形成する。
【００３６】
次に、配線１９の上に、第１の電極１８（図１参照）を形成する。第１の電極１８は、例えば、第２の電極２０と同様に形成される。まず、パッシベーション膜２１の所望領域（配線１９上）に、第１の電極１８を形成するためのホールを形成する。ホールは、例えば、プラズマによるエッチング処理やレーザ加工によって形成する。次に、ホール内に、例えば、公知のプラズマＣＶＤ法によって第１の電極１８としてのタングステンプラグを形成する。
【００３７】
次に、第１の電極１８上に第１の端子２２ａ、第２の端子２２ｂ（図１参照）をそれぞれ形成する。２つの端子２２ａ，２２ｂは、例えば、タングステンで形成されている。２つの端子２２ａ，２２ｂは、公知のフォトリソグラフィ工程とエッチング工程によって形成する。
２つの端子２２ａ，２２ｂは、半導体装置１が完成したあと、ヒューズとして機能するコバルトシリサイド層１６を溶断させるとき、コバルトシリサイド層１６に電流を流すために用いられる。ヒューズカットの際、コバルトシリサイド層１６には、２つの端子２２ａ，２２ｂと、第１の電極１８，１８と、配線１９，１９と、第２の電極２０，２０とを介して、電圧が印加される。
【００３８】
図５は、ヒューズであるコバルトシリサイド層１６を、第１のｐ型不純物領域１４ａと、第２のｐ型不純物領域１４ｂと、ｎ型不純物領域１５とに対応させて示した平面図である。以下、コバルトシリサイド層１６の構成を説明する。
コバルトシリサイド層１６は、第１のｐ型不純物領域１４ａの上に形成された第１のシリサイド層１６ａと、ｎ型不純物領域１５の上に形成された第２のシリサイド層１６ｂと、第２のｐ型不純物領域１４ｂの上に形成された第３のシリサイド層１６ｃとを含んで構成される。第１のシリサイド層１６ａと第２のシリサイド層１６ｂとの接合部を第１のｐｎ接合部３６ａとし、第２のシリサイド層１６ｂと第３のシリサイド層１６ｃとの接合部を第２のｐｎ接合部３６ｂとする。第２のシリサイド層１６ｂの幅Ｗ１は、例えば、０．２μｍである。
【００３９】
ヒューズカットのとき、２つの端子２２ａ，２２ｂに電圧を印加すると、第１のｐｎ接合部３６ａと第２のｐｎ接合部３６ｂには逆バイアスがかかっているため、他の領域に電流が流れなくなり、コバルトシリサイド層１６に電流を集中させることが可能になる。さらに、第２のシリサイド層１６ｂの幅Ｗ１を、第１および第３のシリサイド層１６ａ，１６ｃと比較して細くしたことから、第２のシリサイド層１６ｂの抵抗が増大する。よって、コバルトシリサイド層１６のうち第１のｐｎ接合部３６ａ付近、又は第２のｐｎ接合部３６ｂ付近のどちらかが、温度上昇によって溶断する。
本実施形態では、第１の端子２２ａに「−」、第２の端子２２ｂに「＋」の電圧を印加することにより、第１のｐｎ接合部３６ａに対応するコバルトシリサイド層の一部１６ｄを溶断する。
【００４０】
コバルトシリサイド層１６の膜厚にバラツキが生じている場合、所望の位置である第１のｐｎ接合部３６ａ、又は第２のｐｎ接合部３６ｂに関係なく、膜厚の薄い所から溶断する。コバルトシリサイド層１６が所望の位置でない部分で溶断すると、コバルトシリサイド層１６の一部がなくなった分、高抵抗になるだけなので、電気的に遮断されたヒューズとしての機能を果たさなくなる。
【００４１】
以上詳述したように、本実施形態によれば、以下に示す効果が得られる。
（１）本実施形態によれば、シリコン基板１１上にヒューズとして機能するコバルトシリサイド層１６を形成したので、シリコン基板表面の平坦な状態がコバルトシリサイド層１６にも反映されて平坦な面の状態に形成される。よって、コバルトシリサイド層１６の膜厚にバラツキが生じにくく、均一な膜厚に形成される。従って、コバルトシリサイド層１６に電流を流したとき、膜厚のバラツキによる影響を受けにくく、所定の位置で溶断させることができる。また、コバルトシリサイド層１６の膜厚が均一でありバラツキが小さいので、ヒューズの微細化が可能になる。これにより、コバルトシリサイド層１６に流す電流を小さくすることができる。
【００４２】
（２）本実施形態によれば、第１のｐ型不純物領域１４ａの上に形成された第１のシリサイド層１６ａ、および、第２のｐ型不純物領域１４ｂの上に形成された第３のシリサイド層１６ｃと比較して、ｎ型不純物領域１５の上に形成された第２のシリサイド層１６ｂの幅Ｗ１を細く形成したので、第２のシリサイド層１６ｂの抵抗を高くすることが可能になる。よって、コバルトシリサイド層１６に電流が流れたとき、第１のｐｎ接合部３６ａ又は第２のｐｎ接合部３６ｂ付近で溶断することができる。
【００４３】
なお、本実施形態は上記に限定されず、以下のような形態で実施することもできる。
（変形例１）前記実施形態では、所定の位置をより溶断しやすくするために、ｎ型不純物領域１５に対応する第２のシリサイド層１６ｂの幅Ｗ１を、ｐ型不純物領域１４ａ，１４ｂに対応する第１、第３のシリサイド層１６ａ，１６ｃと比較して細く形成していた。これを、図６に示されるように、前記実施形態の構成に加えて、ｐ型不純物領域１１４ａ，１１４ｂと接合しているｎ型不純物領域１１５との境であるＡ，Ｂ部を、幅Ｗ１と比較して更に細く形成するようにしてもよい。これによれば、Ａ，Ｂ部の抵抗を更に高くすることができるので、より所望の位置で溶断させることができる。
【００４４】
（変形例２）前記実施形態では、ヒューズをコバルトシリサイド層１６で構成していた。これを、ニッケルシリサイド層に代えて構成するようにしてもよい。
【図面の簡単な説明】
【００４５】
【図１】一実施形態における、半導体装置の構成を示す模式断面図。
【図２】半導体装置の製造方法を工程順に示す模式断面図。
【図３】半導体装置の製造方法を工程順に示す模式断面図。
【図４】半導体装置の製造方法を工程順に示す模式断面図。
【図５】ヒューズとしてのコバルトシリサイド層を模式的に示す平面図。
【図６】コバルトシリサイド層の変形例を示す平面図。
【図７】従来技術としてのヒューズを示す断面図。
【符号の説明】
【００４６】
１…半導体装置、１１…シリコン基板、１２…Ｎウエル、１３…浅溝分離領域（ＳＴＩ）、１４ａ…ｐ型不純物領域の１つである第１のｐ型不純物領域、１４ｂ…ｐ型不純物領域の１つである第２のｐ型不純物領域、１５…ｎ型不純物領域、１６…ヒューズとしてのコバルトシリサイド層、１６ａ…第１のシリサイド層、１６ｂ…第２のシリサイド層、１６ｃ…第３のシリサイド層、１７…層間絶縁膜、１８…第１の電極、１９…配線、２０…第２の電極、２１…パッシベーション膜、２２ａ…第１の端子、２２ｂ…第２の端子。
【図１】
2005340349.tif 000003
【図２】
2005340349.tif 000004
【図３】
2005340349.tif 000005
【図４】
2005340349.tif 000006
【図５】
2005340349.tif 000007
【図６】
2005340349.tif 000008
【図７】
2005340349.tif 000009