(57)【要約】【課題】  深さの異なる複数の電気的導通用電極を有する半導体装置を製造することができる半導体装置の製造方法を提供する。【解決手段】  深さの異なる電気的導通用電極１８Ａ、１８Ｂを備えた半導体装置１０の製造方法において、半導体基板１１上に設けられた電極パッド１２および下部配線層１４を露出する深さの異なる電気的導通用接続孔を形成する工程Ａと、この電気的導通用接続孔を覆うようにドライフィルムレジストを被覆する工程Ｂと、このドライフィルムレジストを所定のパターンに形成して、電気的導通用接続孔に整合する位置に開口部を設ける工程Ｃと、この電気的導通用接続孔内に導電性物質を充填して、電気的導通用電極１８Ａ、１８Ｂと、これに連続する上部配線層１９を形成する工程Ｄを設ける。【選択図】        図６
2005340252.tif 000002
【特許請求の範囲】
【請求項１】
深さの異なる複数の電気的導通用電極を備えた半導体装置の製造方法であって、
半導体基板上に設けられた電極パッドおよび下部配線層を露出する深さの異なる複数の電気的導通用接続孔を形成する工程Ａと、該複数の電気的導通用接続孔を覆うようにドライフィルムレジストを被覆する工程Ｂと、該ドライフィルムレジストを所定のパターンに形成して、前記複数の電気的導通用接続孔に整合する位置に開口部を設ける工程Ｃと、前記複数の電気的導通用接続孔内に導電性物質を充填して、電気的導通用電極と、これに連続する上部配線層を形成する工程Ｄを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的導通用電極を有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体チップなどの半導体装置には、半導体基板などとの電気的接続や、半導体装置を構成する配線層間の電気的接続に用いられる電気的導通用電極が多数設けられている。この電気的導通用電極は、半導体基板と配線層の間、あるいは、配線層間に形成された深さの異なる電気的導通用接続孔に導電性物質を充填してなるものである。
【０００３】
ここで、図７〜図１３を参照して、従来の半導体装置の製造方法を説明する。
まず、集積回路（図示略）、および、アルミニウムなどの金属からなる電極パッド１０２が設けられた半導体基板１０１の一方の面１０１ａの全面に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、化学気相蒸着）法などにより、酸化シリコン、窒化シリコンなどからなる無機絶縁層１０３を形成する。
【０００４】
次いで、スピンコート法、キャスティング法などにより、無機絶縁層１０３の表面を覆うように、フォトレジストを塗布する。その後、フォトレジストの表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要なフォトレジストを除去することにより、所定のパターンのレジスト膜を形成する。
【０００５】
次いで、エッチング法により、レジスト膜で覆われていない不要な無機絶縁層１０３を除去した後、レジスト膜を除去して、図７に示すように、電極パッド１０２を露出する。
エッチング法としては、例えば、フッ酸を含むエッチング液を用いるウェットエッチング法、四フッ化炭素（ＣＦ４）などを含むエッチングガスを用いる反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ、以下「ＲＩＥ」と略す。）法などのドライエッチング法などが用いられる。
【０００６】
次いで、スパッタリング法などにより、無機絶縁層１０３の表面を覆うように、アルミニウムや銅などの金属からなる導体層を形成する。
次いで、スピンコート法、キャスティング法などにより、この導体層の表面を覆うように、フォトレジストを塗布する。その後、フォトレジストの表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要なフォトレジストを除去することにより、所定のパターンのレジスト膜を形成する。
【０００７】
次いで、エッチング法により、レジスト膜で覆われていない不要な導体層を除去した後、レジスト膜を除去して、図８に示すように、下部配線層１０４を形成する。
エッチング法としては、導体層を形成する金属およびレジスト膜と適合するエッチング法が用いられる。
【０００８】
次いで、スピンコート法、キャスティング法などにより、無機絶縁層１０３の表面および下部配線層１０４の表面を覆うように、液状のポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などの感光性樹脂を塗布して、この感光性樹脂の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要な感光性樹脂を除去することにより、図９に示すように、所定のパターンの有機絶縁層１０５を形成する。
この工程において、有機絶縁層１０５に、電極パッド１０２および下部配線層１０４の一部（接続部）に整合する位置に電気的導通用接続孔１０５ａ、１０５ｂを形成する。
【０００９】
次いで、スパッタリング法、真空蒸着法などにより、電気的導通用接続孔１０５ａ、１０５ｂの内面および有機絶縁層１０５の表面を覆うように、密着層と給電層からなる下地層（図示略）を形成する。
【００１０】
次いで、図１０に示すように、スピンコート法、キャスティング法などにより、有機絶縁層１０５の表面を覆い、かつ、電気的導通用接続孔１０５ａ、１０５ｂ内に充填するように、液状のフォトレジスト１０６を塗布する。
【００１１】
次いで、フォトレジスト１０６の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要なフォトレジストを除去することにより、図１１に示すように、電極パッド１０２および下部配線層１０４に整合する位置に開口部１０７ａが設けられたレジスト膜１０７を形成する。
【００１２】
次いで、電解めっき、または、無電解めっきを施すことにより、レジスト膜１０７の開口部１０７ａ内に、銅（Ｃｕ）、ニッケル（Ｎｉ）などの金属を充填して、図１２に示すように、電気的導通用接続孔１０５ａ、１０５ｂ内に設けられた電気的導通用電極部１０８ａ、１０８ｂと、これらと連続に有機絶縁層１０５上に設けられた上部配線部１０８ｃとからなる上部配線層１０８を形成する。
【００１３】
次いで、洗浄液により、レジスト膜１０７を除去した後、ウェットエッチング法、または、ドライエッチング法により、上部配線層１０８で覆われていない、不要な下地層を除去し、図１３に示すような半導体装置１００を得る（例えば、特許文献１、特許文献２参照。）。
【００１４】
半導体チップなどの半導体装置には、半導体基板に設けられた集積回路や電極パッドなどと配線層との接続や、異なる配線層間の接続に用いられる電気的導通用電極が多数設けられている。これらの電気的導通用電極は全て導通していなければならない。半導体装置は積層構造をなしているから、半導体基板と配線層との接続、あるいは、異なる配線層間の接続において、深さの異なる電気的導通用接続孔に金属を充填して電気的導通用電極を形成して、半導体基板と配線層との間、あるいは、異なる配線層間を導通させなければならない。
【００１５】
めっきを用いれば、上述のように、電気的導通用電極部１０８ａ、１０８ｂと、上部配線部１０８ｃを一つの工程で形成することができる。これにより、半導体装置の製造工程を簡略化することができる。
【００１６】
しかしながら、めっきにより、電気的導通用電極部１０８ａ、１０８ｂと、上部配線部１０８ｃを一括して形成するためには、有機絶縁層１０５上の所定の位置に、開口部１０７ａが高精度に設けられたレジスト膜１０７を形成しなければならない。
【００１７】
従来、半導体装置の製造において、液状のフォトレジストが用いられてきた。液状のフォトレジストは電気的導通用接続孔内への充填性に優れるので、図１０に示すように、電気的導通用接続孔１０５ａ、１０５ｂ内に充填されたフォトレジスト１０６は、有機絶縁層１０５上に塗布されたフォトレジスト１０６よりも厚みが厚くなる。このような厚みの違いにより、以下のような問題が生じる。
【００１８】
電気的導通用接続孔１０５ａ、１０５ｂ内に充填されたフォトレジスト１０６の厚みに合わせて、露光後のフォトレジスト１０６を現像すると、有機絶縁層１０５上に塗布されたフォトレジスト１０６はオーバー現像となり、結果として、図１４に示すように、レジスト膜１０９の形状が劣化する。このレジスト膜１０９を用いて上部配線層を形成すると、所定のパターンに形成することができない。
【００１９】
一方、有機絶縁層１０５上に塗布されたフォトレジスト１０６の厚みに合わせて、露光後のフォトレジスト１０６を現像すると、電気的導通用接続孔１０５ａ、１０５ｂ内に充填されたフォトレジスト１０６はアンダー現像となり、結果として、図１５に示すように、電気的導通用接続孔１０５ａ、１０５ｂ内にフォトレジスト１０６の残滓が残る。電気的導通用接続孔１０５ａ、１０５ｂ内にフォトレジスト１０６が残ったまま、上部配線層を形成すると、下部配線層と上部配線層との接続が不良になる。
【００２０】
このように、電気的導通用接続孔の大きさ（深さ）に応じて、フォトレジストの最適な現像条件が必要である。また、今後、半導体装置の配線ピッチを微細化するために、電気的導通用接続孔のアスペクト比（電気的導通用接続孔の深さを、電気的導通用接続孔の径で除した値）が高くなることが考えられる。また、高周波領域の電子部品に用いられる半導体装置では、電気的導通用電極の長さを長くして、上部配線層と半導体基板との距離を大きくする傾向にある。しかしながら、上述のようなフォトレジストの現像に関する問題から、従来、電気的導通用接続孔のアスペクト比の上限がおよそ０．５であるだけでなく、アスペクト比の異なる電気的導通用接続孔を多数形成し、この電気的導通用接続孔内に金属を充填して電気的導通用電極を形成するには限界があった。
【特許文献１】特開２００３−２９７９１７号公報
【特許文献２】特開２００１−７７３１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明は、前記事情に鑑みてなされたもので、深さの異なる複数の電気的導通用電極を有する半導体装置を製造することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明は、上記課題を解決するために、深さの異なる複数の電気的導通用電極を備えた半導体装置の製造方法であって、半導体基板上に設けられた電極パッドおよび下部配線層を露出する深さの異なる複数の電気的導通用接続孔を形成する工程Ａと、該複数の電気的導通用接続孔を覆うようにドライフィルムレジストを被覆する工程Ｂと、該ドライフィルムレジストを所定のパターンに形成して、前記複数の電気的導通用接続孔に整合する位置に開口部を設ける工程Ｃと、前記複数の電気的導通用接続孔内に導電性物質を充填して、電気的導通用電極と、これに連続する上部配線層を形成する工程Ｄを有する半導体装置の製造方法を提供する。
【発明の効果】
【００２３】
本発明の半導体装置の製造方法によれば、半導体基板上に設けられた電極パッドおよび下部配線層を露出する深さの異なる複数の電気的導通用接続孔を形成し、これら複数の電気的導通用接続孔を覆うようにドライフィルムレジストを被覆し、ドライフィルムレジストを所定のパターンに形成して、複数の電気的導通用接続孔に整合する位置に開口部を設けるから、半導体基板の全面に均一な厚みのレジスト膜を形成することができるので、半導体基板上に設けられた電気的導通用接続孔の深さに制限されることなく、常に最適な現像条件でドライフィルムレジストを現像することができる。したがって、上部配線層を形成するためのレジスト膜の形状不良や、電気的導通用接続孔内へのレジストの残留を抑制することができる。ゆえに、下部配線層と上部配線層との間における接続不良を低減することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を実施した半導体装置の製造方法について、図面を参照して説明する。
【００２５】
図１〜図６を参照して、本発明に係る半導体装置の製造方法を説明する。
まず、集積回路（図示略）、および、アルミニウムなどの金属からなる電極パッド１２が設けられた半導体基板１１の一方の面１１ａの全面に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、化学気相蒸着）法などにより、酸化シリコン、窒化シリコンなどからなる無機絶縁層１３を形成する。
【００２６】
次いで、スピンコート法、キャスティング法などにより、無機絶縁層１３の表面を覆うように、フォトレジストを塗布する。その後、フォトレジストの表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要なフォトレジストを除去することにより、所定のパターンのレジスト膜を形成する。
【００２７】
次いで、エッチング法により、レジスト膜で覆われていない不要な無機絶縁層１３を除去した後、レジスト膜を除去して、電極パッド１２を露出する。
エッチング法としては、例えば、フッ酸を含むエッチング液を用いるウェットエッチング法、四フッ化炭素（ＣＦ４）などを含むエッチングガスを用いるＲＩＥ法などのドライエッチング法などが用いられる。
【００２８】
次いで、スパッタリング法などにより、無機絶縁層１３の表面を覆うように、アルミニウムや銅などの金属からなる導体層を形成する。
次いで、スピンコート法、キャスティング法などにより、この導体層の表面を覆うように、フォトレジストを塗布する。その後、フォトレジストの表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要なフォトレジストを除去することにより、所定のパターンのレジスト膜を形成する。
【００２９】
次いで、エッチング法により、レジスト膜で覆われていない不要な導体層を除去した後、レジスト膜を除去して、図１に示すように、下部配線層１４を形成する。
エッチング法としては、例えば、リン酸、硫酸、塩化第二鉄の溶液を用いるウェットエッチング法、あるいは、三塩化ホウ素（ＢＣｌ３）ガス、四塩化炭素（ＣＣｌ４）ガス、四塩化ケイ素（ＳｉＣｌ４）ガス、塩素（Ｃｌ２）ガスなどの塩素系ガスを用いる反応性イオンエッチング（ＲＩＥ）などのドライエッチング法が用いられる。具体的には、例えば、導体層が銅からなる場合には、硫酸や塩化第二鉄の溶液を用いるウェットエッチング法が用いられる。
【００３０】
次いで、スピンコート法、キャスティング法などにより、無機絶縁層１３の表面および下部配線層１４の表面を覆うように、液状のポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などの感光性樹脂を塗布して、この感光性樹脂の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要な感光性樹脂を除去することにより、図２に示すように、電極パッド１２および下部配線層１４の一部（接続部）に整合する位置に、それぞれ電気的導通用接続孔１５ａ、１５ｂが設けられた、所定のパターンの有機絶縁層１５を形成する（工程Ａ）。
本発明では、有機絶縁層１５の厚みを、例えば１μｍ〜５０μｍとする。
【００３１】
次いで、スパッタリング法、真空蒸着法などにより、電気的導通用接続孔１５ａ、１５ｂの内面および有機絶縁層１５の表面を覆うように、密着層と給電層からなる下地層（図示略）を形成する。
【００３２】
次いで、図３に示すように、下地層が設けられた有機絶縁層１５の表面全域を覆うように、ドライフィルムレジスト１６を被覆する（工程Ｂ）。
ドライフィルムレジスト１６の厚みは、後段の工程Ｄにおいて形成される上部配線層の厚みや、電気的導通用接続孔１５ａ、１５ｂの直径などに応じて適宜決定される。本発明では、ドライフィルムレジスト１６の厚みを、例えば５μｍ〜５０μｍとする。
【００３３】
ドライフィルムレジスト１６としては、例えば、全域にわたって厚みが均一であり、その厚みが電気的導通用接続孔１５ａ、１５ｂの深さよりも薄く、有機絶縁層１５を被覆した際に、電気的導通用接続孔１５ａ、１５ｂを覆っている部分が、電気的導通用接続孔１５ａ、１５ｂの内側に凹んで表面が窪むことがなく、後段の電気的導通用電極および上部配線層を形成する工程（工程Ｄ）において、めっき浴などに対する耐性があるものが用いられる。具体的には、日立化成工業社製の感光性フィルム「Ｐｈｏｔｅｃ  ＲＹ−３３００シリーズ」などを用いることができる。
【００３４】
次いで、ドライフィルムレジスト１６の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要なドライフィルムレジスト１６を除去して、ドライフィルムレジスト１６を所定のパターンに形成することにより、図４に示すように、電気的導通用接続孔１５ａ、１５ｂに整合する位置に開口部１７ａが設けられたレジスト膜１７を形成する（工程Ｃ）。この工程Ｃでは、ドライフィルムレジスト１６の現像時間を、例えば、２０秒とする。
【００３５】
次いで、電極パッド１２および下部配線層１４をシード層として、電解めっき、または、無電解めっきを施すことにより、レジスト膜１７の開口部１７ａ内に、銅（Ｃｕ）、ニッケル（Ｎｉ）などの金属を充填して、図５に示すように、電気的導通用接続孔１５ａ、１５ｂ内に設けられる電気的導通用電極１８Ａ、１８Ｂと、これらと連続し、有機絶縁層１５上に設けられる上部配線層１９を形成する（工程Ｄ）。
【００３６】
次いで、洗浄液により、レジスト膜１７を除去した後、ウェットエッチング法、または、ドライエッチング法により、上部配線層１９で覆われていない、不要な下地層を除去し、図６に示すような半導体装置１０を得る。
【００３７】
このような本発明の半導体装置の製造方法によれば、工程Ｂにおいて、有機絶縁層１５を、厚みの均一なドライフィルムレジスト１６により被覆した際に、ドライフィルムレジスト１６の電気的導通用接続孔１５ａ、１５ｂを覆っている部分が、電気的導通用接続孔１５ａ、１５ｂの内側に凹むことがない。これは、有機絶縁層１５の表面と、ドライフィルムレジスト１６との接触する面積に対して、電気的導通用接続孔１５ａ、１５ｂの開口部の面積が小さいことや、ドライフィルムレジスト１６自体が撓み難いことが原因であると考えられる。したがって、工程Ｃにおいて、ドライフィルムレジスト１６を、所定のパターンをなすレジスト膜１７に高精度に形成することができると共に、有機絶縁層１５の電気的導通用接続孔１５ａ、１５ｂ内にドライフィルムレジスト１６の残滓が残ることがない。したがって、下部配線層１４と上部配線層１９との間における接続不良を低減することができる。
【産業上の利用可能性】
【００３８】
本発明の半導体装置の製造方法は、半導体基板以外（プリント基板、ガラス基板、ガリウム−砒素（ＧａＡｓ）基板など）の製造にも適用可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明に係る半導体装置の製造方法を示す概略断面図である。
【図２】本発明に係る半導体装置の製造方法を示す概略断面図である。
【図３】本発明に係る半導体装置の製造方法を示す概略断面図である。
【図４】本発明に係る半導体装置の製造方法を示す概略断面図である。
【図５】本発明に係る半導体装置の製造方法を示す概略断面図である。
【図６】本発明に係る半導体装置の製造方法を示す概略断面図である。
【図７】従来の半導体装置の製造方法を示す概略断面図である。
【図８】従来の半導体装置の製造方法を示す概略断面図である。
【図９】従来の半導体装置の製造方法を示す概略断面図である。
【図１０】従来の半導体装置の製造方法を示す概略断面図である。
【図１１】従来の半導体装置の製造方法を示す概略断面図である。
【図１２】従来の半導体装置の製造方法を示す概略断面図である。
【図１３】従来の半導体装置の製造方法を示す概略断面図である。
【図１４】従来の半導体装置の製造方法におけるフォトレジストの現像不良を示す概略断面図である。
【図１５】従来の半導体装置の製造方法におけるフォトレジストの現像不良を示す概略断面図である。
【符号の説明】
【００４０】
１０・・・半導体装置、１１・・・半導体基板、１２・・・電極パッド、１３・・・無機絶縁層、１４・・・下部配線層、１５・・・有機絶縁層、１５ａ，１５ｂ・・・電気的導通用接続孔、１６・・・ドライフィルムレジスト、１７・・・レジスト膜、１７ａ・・・開口部、１８Ａ，１８Ｂ・・・電気的導通用電極、１９・・・上部配線層。
【図１】
2005340252.tif 000003
【図２】
2005340252.tif 000004
【図３】
2005340252.tif 000005
【図４】
2005340252.tif 000006
【図５】
2005340252.tif 000007
【図６】
2005340252.tif 000008
【図７】
2005340252.tif 000009
【図８】
2005340252.tif 000010
【図９】
2005340252.tif 000011
【図１０】
2005340252.tif 000012
【図１１】
2005340252.tif 000013
【図１２】
2005340252.tif 000014
【図１３】
2005340252.tif 000015
【図１４】
2005340252.tif 000016
【図１５】
2005340252.tif 000017