(57)【要約】【課題】  駆動トランジスタのしきい電圧の偏差，及び駆動電圧線で生じる各画素間の電圧降下の差を補償して均一な輝度を表現する。【解決手段】  複数のデータ線と，複数の走査線と，複数の画素回路とを含む発光表示装置であって，画素回路は，発光素子と；制御電極と，第１の主電極と，第２の主電極とを備え，第１の主電極と制御電極との間の電圧に応じて電流を出力する第１のトランジスタと；第１の制御信号に応答して第１のトランジスタをダイオード連結させる第１のスイッチング素子と；一電極がトランジスタの制御電極に接続される第１のキャパシタと；第１の電源と第１のキャパシタの他電極との間に接続される第２のキャパシタと；第２の制御信号に応答して第１のキャパシタの他電極と第２の電源とを連結する第２のスイッチング素子と；走査線からの選択信号に応答してデータ電圧を第１のキャパシタの他電極に伝達する第３のスイッチング素子と；を含む。【選択図】    図８
2005258407.tif 000002
【特許請求の範囲】
【請求項１】
画像信号に対応するデータ電圧を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，前記走査線および前記データ線に電気的に連結された複数の画素回路とを含む発光表示装置において：
前記画素回路は，
印加される電流に対応して光を放出する発光素子と；
制御電極，第１の電源に連結される第１の主電極，および前記発光素子に電気的に連結される第２の主電極を備え，前記第１の主電極と前記制御電極との間の電圧に対応する電流を出力する第１のトランジスタと；
第１の制御信号に応答して前記第１のトランジスタをダイオード連結させる第１のスイッチング素子と；
一電極が前記第１のトランジスタの前記制御電極に接続される第１のキャパシタと；
前記第１の電源と前記第１のキャパシタの他電極との間に接続される第２のキャパシタと；
第２の制御信号に応答して前記第１のキャパシタの他電極と前記第２の電源とを連結する第２のスイッチング素子と；
前記走査線からの前記選択信号に応答して前記データ電圧を前記第１のキャパシタの他電極に伝達する第３のスイッチング素子と；
を含むことを特徴とする，発光表示装置。
【請求項２】
前記第１の制御信号および前記第２の制御信号は，前記走査線からの選択信号が印加される前に前記第１のスイッチング素子および第２のスイッチング素子に印加されることを特徴とする，請求項１に記載の発光表示装置。
【請求項３】
第３の制御信号に応答して，前記発光素子と前記トランジスタの前記第２の主電極とを遮断する第４のスイッチング素子をさらに含むことを特徴とする，請求項１または２のいずれかに記載の発光表示装置。
【請求項４】
前記第３の制御信号は，前記第１の制御信号および前記第２の制御信号が前記第１のスイッチング素子および前記第２のスイッチング素子に各々印加される区間において，前記第４のスイッチング素子に印加されることを特徴とする，請求項３に記載の発光表示装置。
【請求項５】
前記第１のスイッチング素子および前記第２のスイッチング素子は，互いに同一の構成のチャンネルを有するトランジスタから形成され，前記第４のスイッチング素子は，前記第１のスイッチング素子および前記第２のスイッチング素子とは異なる構成のチャンネルを有するトランジスタから形成されることを特徴とする，請求項４に記載の発光表示装置。
【請求項６】
前記第１の制御信号，前記第２の制御信号，および第３の制御信号は，実質的に同一な信号であることを特徴とする，請求項５に記載の発光表示装置。
【請求項７】
画像信号に対応するデータ電圧を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，および前記走査線および前記データ線に電気的に連結された複数の画素回路を含む発光表示装置の表示パネルにおいて：
前記画素回路は，
印加される電流に対応して発光する発光素子と；
制御電極，第１の電源に連結される第１の主電極，および前記発光素子に電気的に連結される第２の主電極を備え，前記制御電極と前記第１の主電極との間に印加される電圧に対応する電流を前記第２の主電極に出力するトランジスタと；
一電極が前記トランジスタの前記制御電極に接続される第１のキャパシタと；
前記第１の電源と前記第１のキャパシタの他電極との間に接続される第２のキャパシタと；を含み，
前記トランジスタをダイオード連結させ，前記第１のキャパシタの他電極を前記第２の電源と連結して，前記第１のキャパシタを充電させる第１の区間と，
前記第２のキャパシタに前記データ電圧を充電する第２の区間と，
前記トランジスタの第３の電極と前記発光素子とを連結して画像を表示する第３の区間と，の順に動作することを特徴とする，発光表示装置の表示パネル。
【請求項８】
前記第１のキャパシタに充電される電圧は，前記第１の電源の電圧と前記トランジスタのしきい電圧との合計から前記第２の電源の電圧を引いた値と実質的に同一であることを特徴とする，請求項７に記載の発光表示装置の表示パネル。
【請求項９】
前記第２の区間および前記第３の区間は，実質的に同時に行われることを特徴とする，請求項７に記載の発光表示装置の表示パネル。
【請求項１０】
前記第２の電源の電圧は，前記データ電圧と前記トランジスタのしきい電圧との合計から前記第２の電源の電圧を引いた値の絶対値が，前記トランジスタのしきい電圧の絶対値以上になるように設定されることを特徴とする，請求項７に記載の発光表示装置の表示パネル。
【請求項１１】
前記第２の電源の電圧は，前記第１の電源の電圧と実質的に同一に設定されることを特徴とする，請求項１０に記載の発光表示装置の表示パネル。
【請求項１２】
マトリックス形態に形成された複数の画素回路を駆動するための駆動方法において：
前記画素回路は，
印加される電流に対応して発光する発光素子と；
第１の電源と前記発光素子との間に接続され，ゲートに印加される電圧に対応する電流を出力するトランジスタと；
一電極が前記トランジスタのゲートに接続される第１のキャパシタと；
前記第１の電源と前記第１のキャパシタの他電極との間に接続される第２のキャパシタと；
を含み，前記画素回路の駆動方法は，
前記第１のキャパシタに，前記トランジスタのしきい電圧と前記第１の電源と別途に形成された第２の電源の電圧とを充電する第１充電段階と；
前記第２のキャパシタに，前記データ電圧に対応する電圧を充電する第２充電段階と；
前記第１のキャパシタおよび前記第２のキャパシタに充電された電圧によって，前記トランジスタを駆動する駆動段階と；
を含むことを特徴とする，発光表示装置の駆動方法。
【請求項１３】
前記第２充電段階および前記駆動段階は，実質的に同時に行われることを特徴とする，請求項１２に記載の発光表示装置の駆動方法。
【請求項１４】
前記第１のキャパシタに充電される電圧は，前記第１の電源の電圧と前記トランジスタのしきい電圧との合計から前記第２の電源の電圧を引いた値と実質的に同一であることを特徴とする，請求項１２に記載の発光表示装置の駆動方法。
【請求項１５】
前記第２の電源の電圧は，前記データ電圧と前記トランジスタのしきい電圧との合計から前記第２の電圧を引いた値の絶対値が前記トランジスタのしきい電圧の絶対値以上になるように設定されることを特徴とする，請求項１２に記載の発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し，より詳しくは，有機電界発光（ｏｒｇａｎｏ−ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ；以下，‘有機ＥＬ’と言う）表示装置およびその表示パネルと有機ＥＬ表示装置の駆動方法に関する。
【背景技術】
【０００２】
一般に，有機ＥＬ表示装置は，蛍光性有機化合物を電気的に励起して発光させる表示装置である。有機ＥＬ表示装置は，Ｎ×Ｍ個の有機発光セルを電圧記入あるいは電流記入して映像を表現することができる。有機発光セルは，アノード，有機薄膜，カソードレイヤの構造を有している。有機薄膜は，電子および正孔の均衡を良くして発光効率を向上させるために，発光層（ＥＭＬ；Ｅｍｉｓｓｉｏｎ  Ｍａｔｅｒｉａｌ  Ｌａｙｅｒ），電子輸送層（ＥＴＬ；Ｅｌｅｃｔｒｏｎ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ），および正孔輸送層（ＨＴＬ；Ｈｏｌｅ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ）を含む多層構造からなる。また，別途の電子注入層（ＥＩＬ；Ｅｌｅｃｔｒｏｎ  Ｉｎｊｅｃｔｉｏｎ  Ｌａｙｅｒ）および正孔注入層（ＨＩＬ；Ｈｏｌｅ  Ｉｎｊｅｃｔｉｏｎ  Ｌａｙｅｒ）を含んでいる。
【０００３】
このように構成される有機発光セルを駆動する方式には，単純マトリックス方式と薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，以下‘ＴＦＴ’とする）または金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ；Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を利用した能動駆動方式とがある。単純マトリックス方式は，正極および負極を直交するように形成し，ラインを選択して駆動する。これに対し，能動駆動方式は，薄膜トランジスタおよびキャパシタを各ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ；インジウム酸化第一スズ）画素電極に接続し，キャパシタに蓄積された電荷により電圧を維持して駆動する。このとき，能動駆動方式は，キャパシタの電圧を維持するために印加される信号の形態によって，電圧記入方式と電流記入方式とに分けられる。
【０００４】
図１は，ＴＦＴを利用して有機ＥＬ素子を駆動するために使用されている従来の画素回路を示した図である。ひとつの有機ＥＬ表示装置に対してＮ×Ｍ個ある画素回路のうち，データ線Ｄｍおよび走査線Ｓｎに連結されたひとつの画素回路を示した図である。
【０００５】
図１に示されているように，有機ＥＬ素子ＯＬＥＤにトランジスタＭ１が連結され，発光するのための電流が供給される。トランジスタＭ１の電流量は，スイッチングトランジスタＭ２を通じて印加されるデータ電圧によって制御されるようになっている。このとき，印加された電圧を一定の期間維持するためのキャパシタＣｓｔは，トランジスタＭ２のソースとトランジスタＭ２のゲートとの間に連結されている。なお，トランジスタＭ２のゲートは走査線Ｓｎに連結され，トランジスタＭ２のソースはデータ線Ｄｍに連結されている。
【０００６】
このような従来の画素回路の動作は，まず，トランジスタＭ２のゲートに印加される選択信号によってトランジスタＭ２が導通すると，データ線Ｄｍを通じてデータ電圧が駆動トランジスタＭ１のゲートに印加される。そして，トランジスタＭ１のゲートに印加されたデータ電圧に応じて，トランジスタＭ１を通じて有機ＥＬ素子ＯＬＥＤに電流が流れて発光する。
【０００７】
このとき，有機ＥＬ素子ＯＬＥＤに流れる電流は，次の数式１で表される。
【０００８】
【数１】
2005258407.tif 000003
【０００９】
ここで，ＩＯＬＥＤは有機ＥＬ素子ＯＬＥＤに流れる電流である。また，ＶｇｓはトランジスタＭ１のゲートとトランジスタＭ１のソースとの間の電圧，ＶｔｈはトランジスタＭ１のしきい電圧，Ｖｄａｔａはデータ電圧，βは定数値を示す。
【００１０】
数式１に示したように，図１の画素回路によると，印加されるデータ電圧Ｖｄａｔａに対応する電流が有機ＥＬ素子ＯＬＥＤに供給され，供給される電流に応じて有機ＥＬ素子ＯＬＥＤが発光する。
【００１１】
一方，一般に，画素回路に電圧ＶＤＤを供給するための電圧（ＶＤＤ）供給線は，走査線Ｓｎに対して水平ラインで形成されたり，垂直ラインで形成される。しかし，図２のように，画素回路に印加される電圧ＶＤＤの電圧（ＶＤＤ）供給線が走査線Ｓｎに対して水平ラインで形成される場合，実際に駆動されるトランジスタが多いとトランジスタのロード値（インピーダンス）が大きくなって消費される電流量が多くなる。このため，入力端の第１のトランジスタの電圧供給地点と最後端のトランジスタの電圧供給地点との間に電圧降下が発生する。
【００１２】
つまり，図２で，電圧（ＶＤＤ）供給線の右側画素に印加される電圧ＶＤＤが左側画素に印加される電圧ＶＤＤより低くなり，ＬＲ（Ｌｏｎｇ  Ｒａｎｇｅ  Ｕｎｉｆｏｒｍｉｔｙ）の問題が発生する。このような電圧（ＶＤＤ）供給線の電圧降下に関する問題は，設計条件のひとつである実際の電圧（ＶＤＤ）供給線の入力端の連結位置を変更することによって解決することが考えられている。
【００１３】
一方，電圧（ＶＤＤ）供給線の電圧降下により発生する輝度差の他にも，製造の工程の不均一さより生じるＴＦＴのしきい電圧Ｖｔｈの偏差によって，有機ＥＬ素子ＯＬＥＤに供給される電流量が変化し，ＳＲ（Ｓｈｏｒｔ  Ｒａｎｇｅ  Ｕｎｉｆｏｒｍｉｔｙ）の問題が発生する。
【００１４】
そこで，このような問題を解決するために，図３に示すような，駆動トランジスタＭ１のしきい電圧Ｖｔｈの変化による輝度不均一の問題を防止することができる画素回路が考案された。ここで，図４は，図３の回路を駆動するための駆動タイミング図を示す。
【００１５】
しかし，図３の回路では，制御信号ＡＺｎがローレベルである間に駆動トランジスタを駆動するデータ電圧が電圧ＶＤＤと同一でなければならない。また，制御信号ＡＺｎがハイレベルになって，データ線Ｄｍにローレベルのデータ電圧が印加されると，駆動トランジスタＭ１のゲートと駆動トランジスタＭ１のソースとの間の電圧は，次の数式２のようになる。
【００１６】
【数２】
2005258407.tif 000004
【００１７】
ここで，ＶｔｈはトランジスタＭ１のしきい電圧，Ｖｄａｔａはデータ電圧，ＶＤＤは電源電圧を示す。
【００１８】
図３に示された画素回路は，数式２から分かるように，データ電圧がキャパシタＣ１，Ｃ２によって分割される。そのため，データ電圧Ｖｄａｔａが高いもしくはキャパシタＣ１のキャパシタンス値が大きくなければならないという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，画素回路に含まれた駆動トランジスタのしきい電圧の偏差を補償して均一な輝度を表現することができる，発光表示装置および発光表示装置の表示パネル，発光表示装置の駆動方法を提供することにある。
【００２０】
また，本発明の他の目的は，駆動電圧線で発生する各画素間の電圧降下量の差を補償して均一な輝度を表現することができる，発光表示装置および発光表示装置の表示パネル，発光表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００２１】
上記課題を解決するために，本発明のある観点によれば，画像信号に対応するデータ電圧を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，走査線およびデータ線に電気的に連結された複数の画素回路を含む発光表示装置であって：画素回路は，印加される電流に対応して光を放出する発光素子と，制御電極と，第１の電源とに連結される第１の主電極と，発光素子とに電気的に連結される第２の主電極とを備え，第１の主電極と制御電極との間の電圧に応じて電流を出力する第１のトランジスタと；第１の制御信号に応答してトランジスタをダイオード連結させる第１のスイッチング素子と；一電極がトランジスタの制御電極に接続される第１のキャパシタと；第１の電源と第１のキャパシタの他電極との間に接続される第２のキャパシタと；第２の制御信号に応答して第１のキャパシタの他電極と第２の電源とを連結する第２のスイッチング素子と；走査線からの選択信号に応答してデータ電圧を第１のキャパシタの他電極に伝達する第３のスイッチング素子とを含むことを特徴とする。
【００２２】
第１の制御信号および第２の制御信号は，走査線からの選択信号が印加される前に第１のスイッチング素子および第２のスイッチング素子に印加されることが望ましい。
【００２３】
また，第３の制御信号に応答して発光素子とトランジスタの第２の主電極とを遮断する第４のスイッチング素子をさらに含むこともできる。このとき，第３の制御信号は，第１の制御信号および第２の制御信号が第１のスイッチング素子および第２のスイッチング素子に各々印加される区間において，第４のスイッチング素子に印加されることが望ましい。
【００２４】
一方，第１のスイッチング素子および第２のスイッチング素子は，互いに同一の構成であるチャンネルを有するトランジスタから形成されることが好ましい。さらに，第４のスイッチング素子は，第１のスイッチング素子および第２のスイッチング素子と異なる構成のチャンネルを有するトランジスタから形成されることが好ましい。
【００２５】
また，第１〜第３の制御信号は，実質的に同一な信号であることが好ましい。
【００２６】
上記課題を解決するために，本発明の別の観点によれば，画像信号に対応するデータ電圧を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，走査線およびデータ線に電気的に連結された複数の画素回路とを含む発光表示装置の表示パネルであって：画素回路は，印加される電流に対応して発光する発光素子と，制御電極と，第１の電源に連結される第１の主電極と，発光素子とに電気的に連結される第２の主電極を備え，制御電極と第１の主電極との間に印加される電圧に対応する電流を第２の主電極に出力するトランジスタと；一電極がトランジスタの制御電極に接続される第１のキャパシタと；第１の電源と第１のキャパシタの他電極との間に接続される第２のキャパシタと；を含み，トランジスタをダイオード連結させ，第１のキャパシタの他電極を第２の電源と連結して第１のキャパシタを充電させる第１の区間と，第２のキャパシタにデータ電圧を充電させる第２の区間と，トランジスタの第３の電極と発光素子とを連結して画像を表示する第３の区間との順に動作することを特徴とする。
【００２７】
第１のキャパシタに充電される電圧は，例えば，第１の電源の電圧とトランジスタのしきい電圧との合計から第２の電源の電圧を引いた値と実質的に同一とすることができる。
【００２８】
また，第２の区間および第３の区間は，実質的に同時に行われるのが好ましい。
【００２９】
さらに，第２の電源の電圧は，データ電圧とトランジスタのしきい電圧との合計から第２の電源の電圧を引いた値の絶対値がトランジスタのしきい電圧の絶対値以上になるように設定されるのがよい。このとき，第２の電源の電圧は，第１の電源の電圧と実質的に同一に設定されることが好ましい。
【００３０】
さらに，上記課題を解決するために，本発明の別の観点によれば，マトリックス形態に形成された複数の画素回路を駆動するための駆動方法であって：画素回路は，印加される電流に対応して発光する発光素子と，第１の電源と前記発光素子との間に接続され，ゲートに印加される電圧に対応する電流を出力するトランジスタと；一電極がトランジスタのゲートに接続される第１のキャパシタと；第１の電源と第１のキャパシタの他電極との間に接続される第２のキャパシタとを含み，画素回路の駆動方法は，第１のキャパシタにトランジスタのしきい電圧と第１の電源と別途に形成された第２の電源の電圧とを充電させる第１充電段階と，第２のキャパシタにデータ電圧に対応する電圧を充電させる第２充電段階と，第１のキャパシタおよび第２のキャパシタに充電された電圧によってトランジスタを駆動する駆動段階とを含むことを特徴とする。
【００３１】
ここで，第２充電段階および駆動段階は，実質的に同時に行われるのがよい。
【００３２】
また，第１のキャパシタに充電される電圧は，第１の電源の電圧とトランジスタのしきい電圧との合計から第２の電源の電圧を引いた値と実質的に同一であるのが好ましい。
【００３３】
さらに，第２の電源の電圧は，データ電圧とトランジスタのしきい電圧との合計から第２の電圧を引いた値の絶対値がトランジスタのしきい電圧の絶対値以上になるように設定されるのが好ましい。
【発明の効果】
【００３４】
本発明によると，画素回路に含まれた駆動トランジスタのしきい電圧の偏差と各画素間の電圧降下量の差とを補償して，発光表示装置の輝度の均一性を改善することができる。
【発明を実施するための最良の形態】
【００３５】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３６】
なお，以下の説明において，ある部分が他の部分と連結されているとするとき，直接的に連結されている場合だけでなく，その中間に他の素子を置いて電気的に連結されている場合をも含む。
【００３７】
まず，図５に基づいて，本実施形態にかかる発光表示装置について説明する。
【００３８】
図５は，本実施形態にかかる発光表示装置の概略を示した図である。図５に示されているように，本実施形態にかかる発光表示装置は，例えば，有機ＥＬ表示パネル１００と，走査駆動部２００と，データ駆動部３００とを含む。
【００３９】
有機ＥＬ表示パネル１００は，列方向に延びる複数のデータ線Ｄ１〜Ｄｍと，行方向に延びる複数の走査線Ｓ１〜Ｓｎと，複数の画素回路１０とを含む。データ線Ｄ１〜Ｄｍは，画像信号であるデータ信号を画素回路１０に伝達する。また，走査線Ｓ１〜Ｓｎは，選択信号を画素回路１０に伝達する。そして，画素回路１０は，隣接する二つのデータ線Ｄ１〜Ｄｍと隣接する二つの走査線Ｓ１〜Ｓｎとによって定義される画素領域に形成されている。
【００４０】
走査駆動部２００は，走査線Ｓ１〜Ｓｎ各々に対し，選択信号を順次印加する。また，データ駆動部３００は，データ線Ｄ１〜Ｄｍに対して画像信号に応じたデータ電圧を印加する。
【００４１】
走査駆動部２００および／またはデータ駆動部３００は，有機ＥＬ表示パネル１００に電気的に連結することができる。または，有機ＥＬ表示パネル１００に接着されて電気的に連結されているテープキャリアパッケージ（ＴＣＰ；Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）にチップなどの形態で装着することができる。あるいは，有機ＥＬ表示パネル１００に接着されて電気的に連結されている可撓性印刷回路（ＦＰＣ；Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）またはフィルムなどにチップなどの形態で装着することもできる。一方，走査駆動部２００および／またはデータ駆動部３００は，有機ＥＬ表示パネル１００のガラス基板上に直接装着することができる。または，ガラス基板上に走査線，データ線，および薄膜トランジスタと同一層に形成されている駆動回路に代替して装着されてもよいし，駆動回路に直接装着されてもよい。
【００４２】
以上，本実施形態にかかる発光表示装置について説明した。次に，本実施形態にかかる画素回路の動作について，第１〜第３の実施形態を示して説明する。
【００４３】
（第１の実施形態）
図６は，第１の実施形態にかかる画素回路の等価回路図である。なお，図６では，説明の便宜上，ｍ番目のデータ線Ｄｍとｎ番目の走査線Ｓｎとに連結された画素回路のみを示した。また，走査線に関し，現在の選択信号を伝達しようとする走査線を“現在の走査線”，現在の選択信号が伝達される前に選択信号を伝達する走査線を“直前の走査線”と定義する。
【００４４】
図６に示されているように，本実施形態にかかる画素回路１０は，トランジスタＭ１〜Ｍ５と，キャパシタＣｓｔと，キャパシタＣｖｔｈと，有機ＥＬ素子ＯＬＥＤとを含む。
【００４５】
トランジスタＭ１は，有機ＥＬ素子ＯＬＥＤを駆動するための駆動トランジスタである。電圧ＶＤＤを供給するための電源と有機ＥＬ素子ＯＬＥＤとの間に接続され，トランジスタＭ１のゲートに印加される電圧によってトランジスタＭ５を通じて有機ＥＬ素子ＯＬＥＤに流れる電流を制御する。トランジスタＭ２は，直前の走査線Ｓｎ−１からの選択信号に応答してトランジスタＭ１をダイオード連結させる。
【００４６】
トランジスタＭ１のゲートには，キャパシタＣｖｔｈの電極Ａが接続されている。また，キャパシタＣｖｔｈの電極Ｂと電圧ＶＤＤを供給する電源との間には，キャパシタＣｓｔおよびトランジスタＭ４は並列に接続されている。トランジスタＭ４は，直前の走査線Ｓｎ−１からの選択信号に応答して，キャパシタＣｖｔｈの電極Ｂに電源ＶＤＤを供給する。
【００４７】
また，トランジスタＭ３は，現在の走査線Ｓｎからの選択信号に応答して，データ線ＤｍからのデータをキャパシタＣｖｔｈの電極Ｂに伝達する。
【００４８】
そして，トランジスタＭ５は，トランジスタＭ１のドレーンと有機ＥＬ素子ＯＬＥＤのアノードとの間に接続される。トランジスタＭ５は，直前の走査線Ｓｎ−１からの選択信号に応答して，トランジスタＭ１のドレーンと有機ＥＬ素子ＯＬＥＤとを遮断する。
【００４９】
有機ＥＬ素子ＯＬＥＤは，入力される電流に応じて光を放出する。本実施形態では，有機ＥＬ素子ＯＬＥＤのカソードに連結される電圧ＶＳＳは電圧ＶＤＤより低いレベルの電圧であって，グラウンド電圧などを用いることができる。
【００５０】
以上，本実施形態にかかる画素回路の構成について説明した。次に，図７に基づいて，本実施形態にかかる画素回路の動作について説明する。
【００５１】
まず，区間Ｔ１で，直前の走査線Ｓｎ−１にローレベルの走査電圧が印加されると，トランジスタＭ２が導通してトランジスタＭ１はダイオードと連結した状態となる。そして，トランジスタＭ１のゲートとトランジスタＭ１のソースとの間の電圧がトランジスタＭ１のしきい電圧Ｖｔｈになるまで変化する。このとき，トランジスタＭ１のソースに電圧ＶＤＤが印加されるので，トランジスタＭ１のゲート，つまりキャパシタＣｖｔｈの電極Ａに印加される電圧は（ＶＤＤ＋Ｖｔｈ）となる。また，トランジスタＭ４が導通して，キャパシタＣｖｔｈの電極Ｂには電圧ＶＤＤが印加される。
【００５２】
したがって，キャパシタＣｖｔｈの両電極間の電圧は数式３で表される。
【００５３】
【数３】
2005258407.tif 000005
【００５４】
ここで，ＶＣｖｔｈはキャパシタＣｖｔｈの両電極間に印加される電圧を示す。また，ＶＣｖｔｈＡはキャパシタＣｖｔｈの電極Ａに印加される電圧，ＶＣｖｔｈＢはキャパシタＣｖｔｈの電極Ｂに印加される電圧を示す。
【００５５】
また，区間Ｔ１で，Ｎタイプのチャンネルを有するトランジスタＭ５が遮断されることにより，トランジスタＭ１に流れる電流が有機ＥＬ素子ＯＬＥＤに流れるのを防止する。一方，現在の走査線Ｓｎにはハイレベルの信号が印加されるので，トランジスタＭ３は遮断される。
【００５６】
次に，区間Ｔ２で，現在の走査線Ｓｎにローレベルの走査電圧が印加されると，トランジスタＭ３が導通してデータ電圧ＶｄａｔａがキャパシタＣｓｔに充電される。また，キャパシタＣｖｔｈにはトランジスタＭ１のしきい電圧Ｖｔｈに該当する電圧が充電されているので，トランジスタＭ１のゲートにはデータ電圧ＶｄａｔａとトランジスタＭ１のしきい電圧Ｖｔｈとの合計に対応する電圧が印加される。
【００５７】
つまり，トランジスタＭ１のゲートとトランジスタＭ１のソースとの間の電圧Ｖｇｓは次の数式４で表され，数式５のような電流がトランジスタＭ１を通じて有機ＥＬ素子ＯＬＥＤに供給される。
【００５８】
【数４】
2005258407.tif 000006
【００５９】
【数５】
2005258407.tif 000007
【００６０】
ここで，ＩＯＬＥＤは有機ＥＬ素子ＯＬＥＤに流れる電流，ＶｇｓはトランジスタＭ１のソースとゲートとの間の電圧，ＶｔｈはトランジスタＭ１のしきい電圧，Ｖｄａｔａはデータ電圧，βは定数値を示す。
【００６１】
数式５から分かるように，各画素に位置するトランジスタＭ１のしきい電圧Ｖｔｈが互いに異なる場合でも，このしきい電圧Ｖｔｈの偏差がキャパシタＣｖｔｈによって補償されるので，有機ＥＬ素子ＯＬＥＤに供給される電流は一定になる。したがって，画素の位置による輝度不均一の問題を解決することができる。
【００６２】
以上，第１の実施形態について説明した。上記のように，一般に，データ電圧を記入するときに駆動トランジスタＭ１に電流が流れていれば，電圧（ＶＤＤ）供給線の内部抵抗によって電圧ＶＤＤが降下する現象が発生する。このとき，電圧降下量は電圧（ＶＤＤ）供給線に流れる電流量に比例する。したがって，同じデータ電圧Ｖｄａｔａを印加しても駆動トランジスタＭ１に印加される電圧Ｖｇｓが異なる。そのため，数式５のように有機ＥＬ素子ＯＬＥＤに流れる電流ＩＯＬＥＤも変化して輝度不均一の問題が発生する。そこで，このような問題を解決するために，以下に，第２の実施形態にかかる画素回路を提案する。
【００６３】
（第２の実施形態）
図８は，第２の実施形態にかかる画素回路を示した図である。
【００６４】
図８に示されているように，本実施形態にかかる画素回路は，トランジスタＭ４のソースに補償電圧Ｖｓｕｓが印加されるという点で，第１の実施形態にかかる画素回路と異なる。以下，本実施形態にかかる画素回路の動作について説明する。
【００６５】
区間Ｔ１で，直前の走査線Ｓｎ−１にローレベルの電圧が印加されると，トランジスタＭ１はダイオード連結され，トランジスタＭ１のゲートとトランジスタＭ１のソースとの間の電圧がトランジスタＭ１のしきい電圧Ｖｔｈになるまで変化する。したがって，トランジスタＭ１のゲート，つまりキャパシタＣｖｔｈの電極Ａには電圧ＶＤＤとトランジスタＭ１のしきい電圧との合計と同一な電圧が印加される。
【００６６】
また，トランジスタＭ４が導通するので，キャパシタＣｖｔｈの電極Ｂには補償電圧Ｖｓｕｓが印加されて，キャパシタＣｖｔｈは数式６のような電圧が充電される。
【００６７】
【数６】
2005258407.tif 000008
【００６８】
このとき，区間Ｔ１で，トランジスタＭ３とトランジスタＭ５とは遮断された状態を維持する。
【００６９】
次に，区間Ｔ２で，現在の走査線Ｓｎにローレベルの電圧が印加されて，トランジスタＭ３が導通する。これにより，データ電圧ＶｄａｔａがキャパシタＣｓｔに充電され，キャパシタＣｖｔｈに数式６のような電圧が充電されるので，トランジスタＭ１のゲートとトランジスタＭ１のソースとの間の電圧は数式７のようになる。
【００７０】
【数７】
2005258407.tif 000009
【００７１】
したがって，有機ＥＬ素子ＯＬＥＤに流れる電流は数式８で表される。
【００７２】
【数８】
2005258407.tif 000010
【００７３】
数式８から分かるように，有機ＥＬ素子ＯＬＥＤに流れる電流は，電圧ＶＤＤに影響を受けない。したがって，電圧（ＶＤＤ）供給線での電圧降下による輝度差を発生させないことが可能となる。
【００７４】
以上，第２の実施形態について説明した。本実施形態による画素回路では，補償電圧Ｖｓｕｓは電源電圧ＶＤＤと異なって電流経路を形成していないので，電流漏れによる電圧降下の問題が発生しない。したがって，全ての画素回路に実質的に同一な補償電圧Ｖｓｕｓが印加され，データ電圧に対応する電流が有機ＥＬ素子ＯＬＥＤに流れる。
【００７５】
また，本実施形態によると，数式７から分かるように，補償電圧Ｖｓｕｓは，データ電圧ＶｄａｔａとトランジスタＭ１のしきい電圧との合計から補償電圧Ｖｓｕｓを引いた値の絶対値がトランジスタＭ１のしきい電圧の絶対値より大きくなるように設定しなければならない。このような補償電圧Ｖｓｕｓとして，例えば，電圧ＶＤＤと同一なレベルの電圧を用いることができる。
【００７６】
さらに，図８では，トランジスタＭ２〜Ｍ５がＰタイプまたはＮタイプのトランジスタである場合を示したが，トランジスタＭ２〜Ｍ５は，印加される制御信号に応答して両端をスイッチングすることができるスイッチング素子であってもよい。また，このようなトランジスタＭ１〜Ｍ５は，有機ＥＬ表示パネル１００のガラス基板上に形成されるゲート電極，ドレーン電極，およびソース電極を各々制御電極および２つの主電極として有する薄膜トランジスタであるのが好ましい。
【００７７】
（第３の実施形態）
次に，第３の実施形態について説明する。図９は，本実施形態による画素回路を示した図である。
【００７８】
図９に示された画素回路は，トランジスタＭ５を別途の信号線Ｅｎで制御するという点で，第２の実施形態による画素回路と異なる。
【００７９】
図９のように，トランジスタＭ５を別途の信号線Ｅｎで制御する場合には，トランジスタＭ５の特性をＰタイプまたはＮタイプに設定することができる。このように，第３の実施形態にかかる画素回路の構成には，画素回路の発光期間を直前の走査線Ｓｎ−１の選択期間と独立して制御することができるという長所がある。
【００８０】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００８１】
例えば，図１０は，第２の実施形態による画素回路が適用された有機ＥＬ表示パネル１００を示した図である。
【００８２】
図１０に示されているように，複数の画素回路が電圧（ＶＤＤ）供給線に連結されている。このような有機ＥＬ表示パネル１００においては，電圧（ＶＤＤ）供給線には寄生成分が存在し，この寄生成分によって電圧降下が発生する。しかし，本実施形態では，有機ＥＬ素子ＯＬＥＤに流れる電流は電圧ＶＤＤの影響を受けないので電圧降下が発生しにくい。したがって，電圧（ＶＤＤ）供給線の電圧降下による有機ＥＬ表示パネル１００の輝度不均一の問題を改善することができる。
【産業上の利用可能性】
【００８３】
本発明は，表示装置に適用可能であり，特に，有機ＥＬ表示装置およびその表示パネル，有機ＥＬ表示装置の駆動方法に適用可能である。
【図面の簡単な説明】
【００８４】
【図１】有機電界発光素子を駆動するための従来の画素回路を示した図である。
【図２】一般的な有機電界発光表示装置の表示パネルにおける電圧供給線の構成を示した図である。
【図３】従来の画素回路を示した図である。
【図４】図３に示された画素回路を駆動するための駆動波形図である。
【図５】本発明の一実施例による発光表示装置を概略的に示した図である。
【図６】第１の実施形態による画素回路の等価回路図である。
【図７】図６に示された画素回路を駆動するための駆動波形図である。
【図８】第２の実施形態による画素回路を示した図である。
【図９】第３の実施形態による画素回路を示した図である。
【図１０】第２の実施形態による画素回路が適用された有機ＥＬ表示パネルを示した図である。
【符号の説明】
【００８５】
１０                        画素回路
１００                      有機ＥＬ表示パネル
２００                      走査駆動部
３００                      データ駆動部
Ｃｓｔ，Ｃｖｔｈ            キャパシタ
Ｄ１〜Ｄｍ                  データ線
Ｍ１〜Ｍ５                  トランジスタ
ＯＬＥＤ                    有機ＥＬ素子
Ｓ１〜Ｓｎ                  走査線
ＶＤＤ，ＶＳＳ，Ｖｄａｔａ  電圧
Ｖｇｓ                      ゲートとソースとの間の電圧
Ｖｓｕｓ                    補償電圧
Ｖｔｈ                      しきい電圧
【図１】
2005258407.tif 000011
【図２】
2005258407.tif 000012
【図３】
2005258407.tif 000013
【図４】
2005258407.tif 000014
【図５】
2005258407.tif 000015
【図６】
2005258407.tif 000016
【図７】
2005258407.tif 000017
【図８】
2005258407.tif 000018
【図９】
2005258407.tif 000019
【図１０】
2005258407.tif 000020