(57)【要約】【課題】  大容量ＭＩＭキャパシタ及びその製造方法を提供する。【解決手段】  半導体基板上に下部電極を形成する工程と、下部電極上に第１誘電膜、中間電極及び第２誘電膜を順次形成する工程と、第２誘電膜上に金属間絶縁膜を形成する工程と、金属間絶縁膜の所定部分をエッチングして、上部電極領域及びビアホール領域を形成する工程と、ビアホール領域の露出された第２誘電膜を選択的にエッチングして、中間電極を露出させる工程と、上部電極領域及びビアホール領域に金属膜を形成して、上部電極及びコンタクトプラグを形成する工程と、を含むＭＩＭキャパシタの製造方法。【選択図】  図１０
2005340818.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に下部電極を形成する工程と、
前記下部電極上に第１誘電膜、中間電極及び第２誘電膜を順次形成する工程と、
前記第２誘電膜上に金属間絶縁膜を形成する工程と、
前記金属間絶縁膜の所定部分をエッチングして、上部電極領域及びビアホール領域を形成する工程と、
前記ビアホール領域の露出された第２誘電膜を選択的にエッチングして、中間電極を露出させる工程と、
前記上部電極領域及びビアホール領域に金属膜を形成して、上部電極及びコンタクトプラグを形成する工程と、を含むことを特徴とするＭＩＭキャパシタの製造方法。
【請求項２】
前記下部電極を形成する工程は、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜内部に下部電極を形成する工程と、を含み、
前記下部電極の表面は、外部に露出されるように形成されることを特徴とする請求項１に記載のＭＩＭキャパシタの製造方法。
【請求項３】
前記下部電極は、銅、アルミニウムまたはタングステンで形成されることを特徴とする請求項２に記載のＭＩＭキャパシタの製造方法。
【請求項４】
前記第１誘電膜、中間電極及び第２誘電膜を形成する工程は、
前記層間絶縁膜上に、第１誘電膜、金属膜及び第２誘電膜を順次積層する工程と、
前記第２誘電膜及び金属膜を、前記下部電極とオーバーラップさせつつ前記下部電極よりは所定長さだけ大きいサイズを持つようにパターニングする工程と、を含むことを特徴とする請求項２に記載のＭＩＭキャパシタの製造方法。
【請求項５】
前記ビアホール領域の第２誘電膜をエッチングする工程と同時に、前記ビアホールの入口部領域の所定幅だけ拡張させる工程を進めることを特徴とする請求項１に記載のＭＩＭキャパシタの製造方法。
【請求項６】
前記ビアホール領域の第２誘電膜をエッチングする工程は、
前記ビアホール両側の金属間絶縁膜が露出されるように、フォトレジストパターンを形成する工程と、
前記露出された金属間絶縁膜の上部領域を所定深さだけエッチングする工程と、
前記露出された第２誘電膜をエッチングする工程と、を含むことを特徴とする請求項５に記載のＭＩＭキャパシタの製造方法。
【請求項７】
半導体基板上に下部電極及び金属配線を持つ層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、第１誘電膜、中間電極用金属膜、第２誘電膜及び保護膜を順次蒸着する工程と、
前記保護膜、第２誘電膜及び中間電極用金属膜を、前記下部電極とオーバーラップされるように所定部分エッチングする工程と、
前記保護膜及び第１誘電膜上にキャッピング層を形成する工程と、
前記キャッピング層上に第１絶縁膜、エッチングストッパー及び第２絶縁膜で構成される金属間絶縁膜を形成する工程と、
前記金属間絶縁膜を所定部分エッチングして、予備の上部電極領域、予備の第１及び予備の第２ビアホールを形成する工程と、
前記予備の第１及び予備の第２ビアホールの入口部の幅を拡張させる工程と、
前記予備の上部電極領域は第２誘電膜が露出されるように、前記予備の第１ビアホールは中間電極が露出されるように、前記予備の第２ビアホールは前記金属配線が露出されるように、キャッピング層、保護膜、第２誘電膜及び第１誘電膜を選択的にエッチングして、上部電極領域、第１及び第２ビアホールを限定する工程と、
前記上部電極領域、第１及び第２ビアホールに金属層を形成して、上部電極及びコンタクトプラグを形成する工程と、を含むことを特徴とするＭＩＭキャパシタの製造方法。
【請求項８】
前記下部電極及び金属配線を持つ層間絶縁膜を形成する工程は、
前記半導体基板上に層間絶縁膜を蒸着する工程と、
前記層間絶縁膜の所定部分を所定厚さだけエッチングして、第１及び第２溝を形成する工程と、
前記第１及び第２溝が充填されるように金属膜を蒸着する工程と、
前記金属膜を化学機械研磨して、金属下部電極及び金属配線を形成する工程と、を含むことを特徴とする請求項７に記載のＭＩＭキャパシタの製造方法。
【請求項９】
前記下部電極及び金属配線用金属膜は、銅、アルミニウムまたはタングステンで形成することを特徴とする請求項８に記載のＭＩＭキャパシタの製造方法。
【請求項１０】
前記第１及び第２誘電膜は、シリコン窒化膜で形成することを特徴とする請求項７に記載のＭＩＭキャパシタの製造方法。
【請求項１１】
前記中間電極用金属膜は、チタン窒化膜またはタンタル窒化膜で形成することを特徴とする請求項７に記載のＭＩＭキャパシタの製造方法。
【請求項１２】
前記保護膜は、シリコン酸化膜で形成することを特徴とする請求項７に記載のＭＩＭキャパシタの製造方法。
【請求項１３】
前記保護膜、第２誘電膜及び中間電極用金属膜をエッチングする工程は、前記中間電極用金属膜が、前記金属下部電極とオーバーラップされつつ所定部分の金属下部電極の外側に延びるように、前記保護膜、第２誘電膜及び中間電極用金属膜をエッチングすることを特徴とする請求項７に記載のＭＩＭキャパシタの製造方法。
【請求項１４】
前記キャッピング層は、シリコン窒化膜で形成することを特徴とする請求項７に記載のＭＩＭキャパシタの製造方法。
【請求項１５】
前記予備の上部電極領域、予備の第１及び予備の第２ビアホール領域を形成する工程は、
前記金属間絶縁膜上に下部電極が形成されている領域、下部電極領域の外側に延びた中間電極が形成されている領域、及び金属配線が形成されている領域が露出されるように、第１フォトレジストパターンを形成する工程と、
前記第１フォトレジストパターンの形態に金属間絶縁膜をエッチングして、キャッピング層を露出させる工程と、
前記第１フォトレジストパターンを除去する工程と、を含むことを特徴とする請求項７に記載のＭＩＭキャパシタの製造方法。
【請求項１６】
前記予備の第１及び予備の第２ビアホールの入口部の幅を拡張させる工程は、
前記予備の上部電極領域を遮蔽しつつ、前記予備の第１及び第２ビアホール両側の金属間絶縁膜の所定部分が露出されるように第２フォトレジストパターンを形成する工程と、
前記第２フォトレジストパターンの形態に、前記金属間絶縁膜の第２絶縁膜をエッチングする工程と、
前記第２フォトレジストパターンを除去する工程と、
前記エッチングストッパーをマスクとして、露出されたキャッピング層及び保護膜をエッチングする工程と、を含むことを特徴とする請求項１５に記載のＭＩＭキャパシタの製造方法。
【請求項１７】
前記上部電極及びコンタクトプラグを形成する工程は、
前記上部電極領域が充填されるように金属層を形成する工程と、
前記金属層を、前記金属間絶縁膜表面が露出されるように化学機械研磨する工程と、を含むことを特徴とする請求項７に記載のＭＩＭキャパシタの製造方法。
【請求項１８】
前記上部電極及びコンタクトプラグを形成する工程は、
前記第１及び第２ビアホールが充填されるように金属層を形成する工程と、
前記金属層を、前記金属間絶縁膜表面が露出されるように化学機械研磨する工程と、を含むことを特徴とする請求項７に記載のＭＩＭキャパシタの製造方法。
【請求項１９】
半導体基板と、
前記半導体基板上に形成され、下部電極及び金属配線を備える層間絶縁膜と、
前記層間絶縁膜上に形成される第１誘電膜と、
前記第１誘電膜上に形成され、前記下部電極とオーバーラップされるように形成される中間電極と、
前記中間電極上に形成される第２誘電膜と、
前記第２誘電膜上に形成される上部電極と、
前記中間電極に信号を伝達するために、前記中間電極とコンタクトされるプラグと、を備えることを特徴とするＭＩＭキャパシタ。
【請求項２０】
前記下部電極及び金属配線は、前記層間絶縁膜上にその表面が露出されるように埋め込まれていることを特徴とする請求項１９に記載のＭＩＭキャパシタ。
【請求項２１】
前記中間電極は、前記下部電極とオーバーラップされつつ前記下部電極の外側に延びた部分を備え、
前記プラグは、前記中間電極の延びた部分とコンタクトされることを特徴とする請求項１９に記載のＭＩＭキャパシタ。
【請求項２２】
前記第２誘電膜上に金属間絶縁膜がさらに形成されており、前記上部電極及びプラグは、前記金属間絶縁膜上に形成されていることを特徴とする請求項１９に記載のＭＩＭキャパシタ。
【請求項２３】
前記上部電極は、前記金属間絶縁膜の所定部分に埋め込まれた形態で形成されることを特徴とする請求項２２に記載のＭＩＭキャパシタ。
【請求項２４】
前記上部電極は、前記金属間絶縁膜上にシリンダー状に形成されることを特徴とする請求項２２に記載のＭＩＭキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタ及びその製造方法に係り、より具体的には、大容量のアナログＭＩＭキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の用途が多様になるにつれて、ロジック回路領域に形成されるアナログキャパシタも高速及び大容量が要求されている。高速のキャパシタを達成するために、キャパシタ電極の抵抗を低くして周波数依存性を減らす必要がある。また、大容量のキャパシタを達成するために、キャパシタ誘電膜を薄くするか、高誘電率の誘電膜を使用するか、キャパシタの面積を拡大させる必要がある。
【０００３】
このようなアナログキャパシタは、一般的に、電極をポリシリコン膜で形成していたが、ポリシリコン膜は抵抗が大きく、容易に酸化する特性を持つ。したがって、高速及び大容量キャパシタを製作し難かった。
【０００４】
これを解決するために、キャパシタ電極として金属膜を利用する技術（以下、ＭＩＭキャパシタ技術）が提案され、このようなＭＩＭキャパシタは、Ｒｕｉｃｈｅｎ Ｌｉｕらにより提案された非特許文献１に詳細に説明されている。
【０００５】
このようなＭＩＭキャパシタは、ポリシリコンより低い比抵抗を持つ金属膜で電極を形成することによって、高速特性を持つ。また、金属電極の使用により、キャパシタ内部の空乏による寄生キャパシタンスが発生しないので、大容量を実現できる。
添付図面である図１ないし図３は、一般的なＭＩＭキャパシタの製造方法を説明するための断面図である。図１に示すように、素子（図示せず）が形成された半導体基板１０上に、層間絶縁膜２０を形成し、層間絶縁膜２０内部の所定部分に下部電極３０及び金属配線３５を形成する。下部電極３０及び金属配線３５が形成された層間絶縁膜２０上に、誘電膜４０及び上部電極用金属膜４５を順次積層する。
【０００６】
次いで、図２に示すように、上部電極用金属膜４５を所定部分エッチングして上部電極４５ａを限定し、上部電極４５ａ及び誘電膜４０を覆うようにキャッピング層５０を蒸着する。
その後、図３に示すように、キャッピング層５０上に金属間絶縁膜６０を蒸着する。次いで、上部電極４５ａ及び金属配線３５が露出されるように、金属間絶縁膜６０を所定部分エッチングしてビアホール６５を形成する。ビアホール６５の形成工程は、公知のフォトリソグラフィ工程及びエッチング工程を利用して進める。
【０００７】
その後、コンタクトマージンを確保できるように、ビアホール６５の入口部を拡張させる工程を進める。ビアホール６５の入口部を拡張させる工程も、公知のフォトリソグラフィ工程及びエッチング工程により進める。
【０００８】
ビアホール６５内部に金属膜を埋め込んで、第１及び第２コンタクトプラグ７０ａ、７０ｂを形成する。ここで、第１コンタクトプラグ７０ａは、上部電極４５ａに電気的信号を伝達するための媒介体であり、第２コンタクトプラグ７０ｂは、金属配線３５と上部金属配線（図示せず）とを電気的に連結させるための媒介体である。
【０００９】
しかし、前記ＭＩＭキャパシタは漏れ電流発生の恐れもかなりあるので、誘電膜の厚さを薄膜化するのに限界がある。したがって、ＭＩＭキャパシタの容量を増大させるのに限界がある。これにより、ＭＩＭキャパシタの容量を増大させるための他の方法として、キャパシタの面積を拡大させる方法があるが、デバイスの集積化の勢いによって、面積を広げるのにも限界がある。
【非特許文献１】「Ｓｉｎｇｌｅ Ｍａｓｋ Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ（ＭＩＭ） Ｃａｐａｃｉｔｏｒ ｗｉｔｈ ｃｏｐｐｅｒ Ｄａｍａｓｃｅｎｅ Ｍｅｔａｌｌｉｚａｔｉｏｎ ｆｏｒ ｓｕｂ−０．１８μｍ Ｍｉｘｅｄ Ｍｏｄｅ ｓｉｎｇｎａｌ ａｎｄ Ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ（ＳｏＣ） Ａｐｐｌｉｃａｔｉｏｎｓ」、２０００年 ＩＥＥＥ１１１−１１３頁
【発明の開示】
【発明が解決しようとする課題】
【００１０】
したがって、本発明が解決しようとする技術的課題は、漏れ電流を防止すると同時に大容量を確保できるＭＩＭキャパシタを提供することである。
【００１１】
また、本発明が解決しようとする他の技術的課題は、追加工程が要求されないＭＩＭキャパシタの製造方法を提供することである。
【課題を解決するための手段】
【００１２】
前記本発明の技術的課題を達成するために、本発明のＭＩＭキャパシタ製造方法は、半導体基板上に下部電極を形成する工程と、前記下部電極上に第１誘電膜、中間電極及び第２誘電膜を順次形成する工程と、前記第２誘電膜上に金属間絶縁膜を形成する工程と、前記金属間絶縁膜の所定部分をエッチングして、上部電極領域及びビアホール領域を形成する工程と、前記ビアホール領域の露出された第２誘電膜を選択的にエッチングして、中間電極を露出させる工程と、前記上部電極領域及びビアホール領域に金属膜を形成して、上部電極及びコンタクトプラグを形成する工程と、を含む。
【００１３】
また、本発明の他の実施形態によるＭＩＭキャパシタ製造方法は、半導体基板上に下部電極及び金属配線を持つ層間絶縁膜を形成する工程と、前記層間絶縁膜上に、第１誘電膜、中間電極用金属膜、第２誘電膜及び保護膜を順次蒸着する工程と、前記保護膜、第２誘電膜及び中間電極用金属膜を、前記下部電極とオーバーラップされるように所定部分エッチングする工程と、前記保護膜及び第１誘電膜上にキャッピング層を形成する工程と、前記キャッピング層上に第１絶縁膜、エッチングストッパー及び第２絶縁膜で構成される金属間絶縁膜を形成する工程と、前記金属間絶縁膜を所定部分エッチングして、予備の上部電極領域、予備の第１及び予備の第２ビアホールを形成する工程と、前記予備の第１及び予備の第２ビアホールの入口部の幅を拡張させる工程と、前記予備の上部電極領域は第２誘電膜が露出されるように、前記予備の第１ビアホールは中間電極が露出されるように、前記予備の第２ビアホールは前記金属配線が露出されるように、キャッピング層、保護膜、第２誘電膜及び第１誘電膜を選択的にエッチングして、上部電極領域、第１及び第２ビアホールを限定する工程と、前記上部電極領域、第１及び第２ビアホールに金属層を形成して、上部電極及びコンタクトプラグを形成する工程と、を含む。
【００１４】
前記下部電極及び金属配線を持つ層間絶縁膜を形成する工程は、前記半導体基板上に層間絶縁膜を蒸着する工程と、前記層間絶縁膜の所定部分を所定厚さだけエッチングして、第１及び第２溝を形成する工程と、前記第１及び第２溝が充填されるように金属膜を蒸着する工程と、前記金属膜を化学機械研磨して、金属下部電極及び金属配線を形成する工程と、を含む。
【００１５】
前記下部電極及び金属配線用金属膜は、銅、アルミニウムまたはタングステンで形成でき、前記第１及び第２誘電膜は、シリコン窒化膜で形成できる。前記中間電極用金属膜は、チタン窒化膜またはタンタル窒化膜で形成でき、前記保護膜は、シリコン酸化膜で形成できる。
【００１６】
前記保護膜、第２誘電膜及び中間電極用金属膜をエッチングする工程は、前記中間電極用金属膜が、前記金属下部電極とオーバーラップされつつ所定部分の金属下部電極の外側に延びるように、前記保護膜、第２誘電膜及び中間電極用金属膜をエッチングする。前記キャッピング層は、シリコン窒化膜で形成できる。
【００１７】
前記予備の上部電極領域、予備の第１及び予備の第２ビアホール領域を形成する工程は、前記金属間絶縁膜上に下部電極が形成されている領域、下部電極領域の外側に延びた中間電極が形成されている領域、及び金属配線が形成されている領域が露出されるように、第１フォトレジストパターンを形成する工程と、前記第１フォトレジストパターンの形態に金属間絶縁膜をエッチングして、キャッピング層を露出させる工程と、前記第１フォトレジストパターンを除去する工程と、を含む。
【００１８】
前記予備の第１及び予備の第２ビアホールの入口部の幅を拡張させる工程は、前記予備の上部電極領域を遮蔽しつつ、前記予備の第１及び第２ビアホール両側の金属間絶縁膜の所定部分が露出されるように第２フォトレジストパターンを形成する工程と、前記第２フォトレジストパターンの形態に、前記金属間絶縁膜の第２絶縁膜をエッチングする工程と、前記第２フォトレジストパターンを除去する工程と、前記エッチングストッパーをマスクとして、露出されたキャッピング層及び保護膜をエッチングする工程と、を含む。
【００１９】
前記上部電極及びコンタクトプラグを形成する工程は、前記上部電極領域が充填されるように金属層を形成する工程と、前記金属層を、前記金属間絶縁膜表面が露出されるように化学機械研磨する工程と、を含む。
【００２０】
また、前記上部電極及びコンタクトプラグを形成する工程は、前記第１及び第２ビアホールが充填されるように金属層を形成する工程と、前記金属層を、前記金属間絶縁膜表面が露出されるように化学機械研磨する工程と、を含む。
【００２１】
本発明のＭＩＭキャパシタは、半導体基板と、前記半導体基板上に形成され、下部電極及び金属配線を備える層間絶縁膜と、前記層間絶縁膜上に形成される第１誘電膜と、前記第１誘電膜上に形成され、前記下部電極とオーバーラップされるように形成される中間電極と、前記中間電極上に形成される第２誘電膜と、前記第２誘電膜上に形成される上部電極と、前記中間電極に信号を伝達するために、前記中間電極とコンタクトされるプラグと、を備える。
【００２２】
前記下部電極及び金属配線は、前記層間絶縁膜上にその表面が露出されるように埋め込まれている。前記中間電極は、前記下部電極とオーバーラップされつつ前記下部電極の外側に延びた部分を備え、前記プラグは、前記中間電極の延びた部分とコンタクトされる。前記第２誘電膜上に金属間絶縁膜がさらに形成されており、前記上部電極及びプラグは、前記金属間絶縁膜上に形成されている。前記上部電極は、前記金属間絶縁膜の所定部分に埋め込まれた形態で形成されるか、または、前記金属間絶縁膜上にシリンダー状に形成される。
【発明の効果】
【００２３】
本発明によれば、追加のフォトリソグラフィ工程を行うことなく、誘電膜を薄くせずに限定された面積内に並列に連結された２個のキャパシタを形成する。これにより、漏れ電流を発生させることなく大容量のキャパシタを得ることができる。フォトリソグラフィ工程、すなわち、マスク工程が追加されないので、工程が複雑にならない。
【発明を実施するための最良の形態】
【００２４】
以下、添付した図面に基づいて本発明の望ましい実施形態を説明する。しかし、本発明の実施形態は色々な他の形態に変形でき、本発明の範囲が、後述する実施形態により限定されると解釈されてはならない。本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものである。したがって、図面での要素の形状は、さらに明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は、同じ要素を意味する。
【００２５】
本発明は、少なくとも一つのキャパシタを並列に連結して、キャパシタの容量を増加させるのにその特徴がある。また、本発明は、追加の工程なしに少なくとも一つのキャパシタを並列に連結させるのにさらに他の特徴がある。
【００２６】
このように追加工程なしに並列にキャパシタを連結することにより、誘電膜を薄くせずともキャパシタンスを確保できるので、漏れ電流特性を改善できる。
【００２７】
このような特徴を持つ本発明のＭＩＭキャパシタ及びその製造方法についてさらに詳細に説明する。
【００２８】
まず、図４を参照して、半導体基板１００上に層間絶縁膜１１０を蒸着する。図面には示されていないが、半導体基板１００と層間絶縁膜１１０との間には、ＭＯＳトランジスタのような素子が形成されている。層間絶縁膜１１０の所定部分を所定厚さだけエッチングして、第１及び第２溝１１５ａ、１１５ｂを形成する。第１溝１１５ａは、キャパシタの下部電極が形成される領域であり、第２溝１１５ｂは、金属配線が形成される領域である。第１及び第２溝１１５ａ、１１５ｂが充填されるように、層間絶縁膜１１０上に第１金属膜が形成される。金属膜は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはタングステン（Ｗ）でありうる。その後、第１金属膜を、層間絶縁膜が露出されるように化学機械研磨して、下部電極１２０及び金属配線１２２を形成する。下部電極１２０及び金属配線１２２が形成された層間絶縁膜１１０上に、第１誘電膜１３０、第２金属膜１３５、第２誘電膜１４０及び保護膜１４５を順次積層する。第１及び第２誘電膜１３０、１４０は、例えば、シリコン窒化膜（ＳｉＮ）であり、キャパシタの漏れ電流を防止できるように、約５００〜１０００Å厚さに形成される。第２金属膜１３５は、エッチングの容易な金属膜、例えば、チタン窒化膜（ＴｉＮ）またはタンタル窒化膜（ＴａＮ）が利用される。保護膜１４５は、第２誘電膜１４０を保護するために提供され、例えば、シリコン酸化膜で形成できる。
【００２９】
次いで、図５に示すように、保護膜１４５、第２誘電膜１４０及び第２金属膜１３５を、前記下部電極１２０とオーバーラップされるようにエッチングして、中間電極１３５ａを限定する。この時、中間電極１３５ａは、前記下部電極１２０より大きいサイズに形成され、前記下部電極１２０から所定長さだけ外部に延びることが望ましい。その後、半導体基板１００の上記結果物上にキャッピング層１５０を形成する。キャッピング層１５０は、例えば、シリコン窒化膜であり、下部電極物質、例えば、銅（Ｃｕ）が外部に広がることを防止する役割を果たし、その以後のビアホール形成時、エッチングストッパーの役割を果たす。
【００３０】
図６を参照して、キャッピング層１５０上に、金属間絶縁膜１６３として、第１絶縁膜１５５、エッチングストッパー１５８及び第２絶縁膜１６０を順次積層する。第１及び第２絶縁膜１５５、１６０は、例えば、シリコン酸化膜であり、エッチングストッパー１５８は、シリコン窒化膜である。
【００３１】
図７を参照して、キャパシタ上部電極領域及び金属配線間を連結するためのビアホールを限定するために、第２絶縁膜１６０上に、公知のフォトリソグラフィ工程によって、第１フォトレジストパターン１６５を形成する。第１フォトレジストパターン１６５をマスクとして利用して、前記キャッピング層１５０が露出されるように、第２絶縁膜１６０、エッチングストッパー１５８及び第１絶縁膜１５５をエッチングする。これにより、金属間絶縁膜１６３内に、予備の上部電極領域Ｈ１及び予備のビアホールＨ２、Ｈ３が形成される。この時、予備の上部電極領域Ｈ１を限定するための工程は、既存の予備のビアホールを形成する工程と同一に進められる。
【００３２】
次いで、図８に示すように、第１フォトレジストパターン１６５を除去した後、予備のビアホールＨ２、Ｈ３の入口部を拡張させるために、予備のビアホールＨ２、Ｈ３及びその両側の第２絶縁膜１６０が露出されるように、第２フォトレジストパターン１７０を形成する。この時、第２フォトレジストパターン１７０は、前記予備の上部電極領域Ｈ１を埋め込むように形成されねばならない。その後、第２フォトレジストパターン１６０の形態に第２絶縁膜１６０をエッチングして、予備のビアホールＨ２、Ｈ３の入口部を拡張する。この時、金属間絶縁膜１６３が第１絶縁膜１５５、エッチングストッパー１５８及び第２絶縁膜１６０で構成され、第２絶縁膜１６０のみを選択的に除去することにより、予備のビアホールＨ２、Ｈ３の入口部を拡張させることができる。
【００３３】
図９に示すように、第２フォトレジストパターン１７０を公知の方法で除去する。次いで、予備のビアホールＨ２、Ｈ３を拡張する工程時、エッチングストッパー１５８をマスクとして、キャッピング層１５０及び保護膜１４５をエッチングする。次いで、金属間絶縁膜１６３、望ましくは、第１絶縁膜１５５をマスクとして、露出されたキャッピング層１５０、保護膜１４５及び第２絶縁膜１４０をエッチングして、上部電極領域Ｈ１’及びビアホールＨ２’、Ｈ３’を形成する。さらに具体的に説明すれば、上部電極領域Ｈ１’では、第１絶縁膜１５５をマスクとして、露出されたキャッピング層１５０及び保護膜１４５をエッチングして、第２誘電膜１４０を露出させる。また、ビアホールＨ２’、Ｈ３’領域では、露出された第２誘電膜１４０をエッチングして、中間電極１３５ａ及び第１金属配線１２２を露出させる。
【００３４】
その後、図１０に示すように、上部電極領域Ｈ１’及びビアホールＨ２’、Ｈ３’上に第３金属膜が充填されるように蒸着した後、第３金属膜を、第２絶縁膜１６０の表面が露出されるように化学機械研磨して、キャパシタ上部電極１８０ａ、第１及び第２コンタクトプラグ１８０ｂ、１８０ｃを形成する。第３金属膜には、例えば銅、アルミニウムまたはタングステンが利用できる。第１プラグ１８０ｂは、中間電極１３５ａに信号を伝達するための配線経路であり、第２プラグ１８０ｃは、金属配線１２２と上部に形成される金属配線（図示せず）とを連結させるための連結経路である。
【００３５】
この時、第３金属膜は、前記図１０のように、上部電極領域Ｈ１’が十分に埋め込まれる程の厚さに蒸着されてもよい。また、図１１のように、ビアホールＨ２’、Ｈ３’が埋め込まれる程の厚さに蒸着され、上部電極領域Ｈ１’が部分的にのみ蒸着されるようにしてもよい。第３金属膜が、ビアホールＨ２’、Ｈ３’が埋め込まれる程に蒸着される場合、相対的に広い幅を持つ上部電極領域Ｈ１’には、第３金属膜が充填されず、単に、上部電極領域Ｈ１’の表面に沿って所定厚さに蒸着される。その後、化学機械研磨を実施すれば、図１１のように、上部電極１８１がシリンダー状に形成される。
【００３６】
このような本発明のキャパシタＣｔは、下部電極１２０、第１誘電膜１３０及び中間電極１３５ａで構成された第１キャパシタＣ１及び中間電極１３５ａ、第２誘電膜１４０及び上部電極１８０ａまたは１８１で構成される第２キャパシタＣ２の積層構造からなる。これを等価回路で表現すれば、図１２のように、第１及び第２キャパシタＣ１、Ｃ２が並列に連結された形態を持つ。周知のように、キャパシタは並列に連結される場合、直列に連結される場合より大きい値を持つと知られているので、面積の増加及び漏れ電流の発生なしに大容量のキャパシタを得ることができる。
【００３７】
また、本発明のキャパシタは、追加のフォトリソグラフィ工程を行うことなく、既存のビアホールマスク及びビアホール拡張マスクにより並列に連結された２個のキャパシタを形成できる。
【００３８】
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想の範囲内で当業者によっていろいろな変形が可能である。
【産業上の利用可能性】
【００３９】
追加のフォトリソグラフィ工程を行うことなしに大容量ＭＩＭキャパシタを形成できて、工程を単純にするだけでなく、製造コストを低減でき、例えば、半導体集積回路の製作に効果的に適用できる。
【図面の簡単な説明】
【００４０】
【図１】従来のＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。
【図２】従来のＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。
【図３】従来のＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。
【図４】本発明の実施形態によるＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。
【図５】本発明の実施形態によるＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。
【図６】本発明の実施形態によるＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。
【図７】本発明の実施形態によるＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。
【図８】本発明の実施形態によるＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。
【図９】本発明の実施形態によるＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。
【図１０】本発明の実施形態によるＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。
【図１１】本発明の他の実施形態によるＭＩＭキャパシタの断面図である。
【図１２】本発明によるＭＩＭキャパシタの等価回路図である。
【符号の説明】
【００４１】
１００  半導体基板
１１０  層間絶縁膜
１１５ａ、１１５ｂ  第１及び第２溝
１２０  下部電極
１２２  金属配線
１３０  第１誘電膜
１３５ａ  中間電極
１４０  第２誘電膜
１４５  保護膜
１５０  キャッピング層
１５５  第１絶縁膜
１５８  エッチングストッパー
１６０  第２絶縁膜
１６３  金属間絶縁膜
１８０ａ  キャパシタ上部電極
１８０ｂ  第１コンタクトプラグ
１８０ｃ  第２コンタクトプラグ
１８１  上部電極
【図１】
2005340818.tif 000003
【図２】
2005340818.tif 000004
【図３】
2005340818.tif 000005
【図４】
2005340818.tif 000006
【図５】
2005340818.tif 000007
【図６】
2005340818.tif 000008
【図７】
2005340818.tif 000009
【図８】
2005340818.tif 000010
【図９】
2005340818.tif 000011
【図１０】
2005340818.tif 000012
【図１１】
2005340818.tif 000013
【図１２】
2005340818.tif 000014