(57)【要約】    【課題】  比較的低温における熱処理でもソース領域及びドレイン領域の不純物活性化が実現でき、高性能な薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供する。    【解決手段】  基板（１１）上に半導体膜の結晶化の際の起点となるべき複数の起点部（１２５）を形成する起点部形成工程と、起点部が形成された基板上に半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行い、複数の起点部（１２５）のそれぞれを略中心とする複数の略単結晶粒を形成する熱処理工程と、半導体膜をパターニングし、トランジスタ領域（１３３）を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜（１４）及びゲート電極（１５）を形成して薄膜トランジスタを形成する素子形成工程と、を含み、パターニング工程におけるソース領域及びドレイン領域（１３３）に略単結晶粒が含まれるように起点部（１２５）を形成する。【選択図】  図５
2005294628.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一方の表面が絶縁性の基板に半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
前記基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、
前記起点部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記複数の起点部のそれぞれを略中心とする複数の略単結晶粒を形成する熱処理工程と、
前記半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
前記起点部形成工程では、前記パターニング工程におけるソース領域及びドレイン領域に前記略単結晶粒が含まれるように前記起点部を形成する、半導体装置の製造方法。
【請求項２】
前記起点部は、前記基板に形成された凹部である、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱処理工程は、レーザ照射によって行われる、請求項１または２のいずれかに記載の半導体装置の製造方法。
【請求項４】
前記ゲート絶縁膜及びゲート電極上から不純物を前記ソース領域及びドレイン領域に導入する不純物導入工程と、
前記不純物が導入された前記ソース領域及びドレイン領域に熱処理を加えて当該ソース領域及びドレイン領域の結晶性を回復させる結晶性回復工程と、をさらに備える、請求項１に記載の半導体装置の製造方法。
【請求項５】
基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、
前記半導体膜は、前記基板上に設けられた複数の起点部を起点として形成された複数の略単結晶粒を含んでおり、
前記薄膜トランジスタのソース領域及びドレイン領域の半導体膜は、前記略単結晶粒を含んでいるようにパターニングされている、半導体装置。
【請求項６】
前記起点部は、前記基板に形成された凹部である、請求項５に記載の半導体装置。
【請求項７】
前記起点部は、前記薄膜トランジスタのソース領域及びドレイン領域に設けられている、請求項５または６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、集積回路及び電子機器に関する。
【背景技術】
【０００２】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細孔を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの結晶粒を形成する技術が提案されている。このような技術は、例えば、特開平１１−８７２４３号公報（特許文献１）、文献「Single Crystal Thin Film Transistors；IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258」（非特許文献１）、文献「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass；R.Ishihara et al. , proc.SPIE 2001, vol.4295 pp14-23」（非特許文献２）などに記載されている。
【０００４】
この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、１つの薄膜トランジスタの形成領域（特に、チャネル形成領域）に結晶粒界が入り込まないようにすることが可能となる。これにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【特許文献１】特開平１１−８７２４３号公報
【非特許文献１】「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258
【非特許文献２】「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」, R.Ishihara et al. , proc.SPIE 2001, vol.4295, pp14-23
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで薄膜トランジスタを高性能化するに伴って、ソース領域やドレイン領域の低抵抗化の必要性が顕在化する。なぜならばチャネル形成領域のみの結晶性が優れ、薄膜トランジスタのＯＮ状態においてこの部分の抵抗が小さくなったとしても、薄膜トランジスタではソース領域〜チャネル形成領域〜ドレイン領域の全体をキャリア（電子や正孔）が流れるため、ソース領域及びドレイン領域の抵抗が十分低くなければ、薄膜トランジスタ全体としての特性は優れたものにならないためである。
【０００６】
一般にソース領域及びドレイン領域は、半導体膜に対して不純物を注入し、後に適当な熱処理を行うことによって注入部分の結晶性を回復させ、不純物の活性化を行う。この時の熱処理温度は、ガラス基板を用いる場合は比較的低温である必要があるため、実際には十分な活性化が実現できず、比較的高い抵抗値を有するソース領域及びドレイン領域しか形成できない。
【０００７】
よって本発明は、比較的低温における熱処理でもソース領域及びドレイン領域の不純物活性化が実現でき、高性能な薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明は、少なくとも一方の表面が絶縁性の基板に半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、起点部が形成された基板上に半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行い、複数の起点部のそれぞれを略中心とする複数の略単結晶粒を形成する熱処理工程と、半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、起点部形成工程では、パターニング工程におけるソース領域及びドレイン領域に前記略単結晶粒が含まれるように前記起点部を形成する。
【０００９】
上記方法によれば、起点部を起点として半導体膜として高性能な略単結晶粒が形成されるが、この起点部はソース及びドレイン領域に略単結晶粒が含まれるように形成される。したがって、このソース及びドレイン領域に不純物を注入すると、比較的低温での熱処理によって活性化され、これらの領域の寄生抵抗を低減することが可能である。
【００１０】
なお、「起点部」とは結晶成長における起点であり、熱処理によって起点部から略単結晶粒の結晶が成長していく部分である。
【００１１】
「半導体膜」に限定はなく、例えば多結晶半導体膜やアモルファス半導体膜を含む。
【００１２】
「略中心」とは幾何的に中心という意味ではなく、上記したように結晶成長の起点となるがために成長直後の略単結晶粒の中程に位置することになるという意味である。
【００１３】
「略単結晶粒」とは、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得るが、不規則粒界を含まないものをいう。
【００１４】
また、「起点部」は、例えば、基板に形成された凹部である。凹部状に形成しておくと熱処理過程により凹部の底部から結晶成長が生じるからである。このとき凹部の径は、多結晶半導体の一つの粒界の径と同等か少し小さい径を有することが好ましい。
【００１５】
また、熱処理工程は、レーザ照射によって行われることは好ましい。レーザ照射によれば、一部の半導体膜に効率よくエネルギーを供給し、一部のみを融解させることによって略単結晶粒を成長させやすいからである。
【００１６】
さらに本発明は、ゲート絶縁膜及びゲート電極上から不純物をソース領域及びドレイン領域に導入する不純物導入工程と、不純物が導入されたソース領域及びドレイン領域に熱処理を加えて当該ソース領域及びドレイン領域の結晶性を回復させる結晶性回復工程と、をさらに備える。不純物が導入されると不純物元素の打ち込みによってその表面付近の結晶性に損傷が生じるが、本願発明によれば熱処理によって十分に結晶粒全体の結晶性が回復し、不純物元素の活性化が実現する。よって、ソース領域及びドレイン領域の低抵抗化が可能となる。
【００１７】
また本発明は、基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、半導体膜は、基板上に設けられた複数の起点部を起点として形成された複数の略単結晶粒を含んでおり、薄膜トランジスタのソース領域及びドレイン領域の半導体膜は、略単結晶粒を含んでいるようにパターニングされている半導体装置でもある。当該半導体装置は、例えば上記した半導体装置の製造方法によって製造されるものであり、ソース及びドレイン領域が略単結晶粒を含んでいるので、このソース及びドレイン領域に不純物を注入すると、比較的低温での熱処理によって活性化され、これらの領域の寄生抵抗を低減することが可能である。
【００１８】
ここで、起点部は、基板に形成された凹部であることが好ましい。凹部状に形成しておくと熱処理過程により凹部の底部から結晶成長が生じるからである。このとき凹部の径は、多結晶半導体の一つの粒界の径と同等か少し小さい径を有することが好ましい。
【００１９】
また起点部は、薄膜トランジスタのソース領域及びドレイン領域に、またはそれらの領域の近傍に設けられている。これによりソース領域やドレイン領域は前記起点部から結晶成長してきた略単結晶粒により形成されるため、高性能な半導体膜を提供可能である。ここで、ここにいう近傍とは、結晶粒の大きさ（半径）に相当する。例えば近傍とは３μｍ以内を指す。
【発明を実施するための最良の形態】
【００２０】
次に本発明を実施するための好適な実施形態を、図面を参照しながら説明する。
【００２１】
< 第１の実施の形態 >
< 構成 >
以下、本発明の実施の形態について図面を参照して説明する。
【００２２】
本実施形態の製造方法は、（１）基板上に半導体膜であるシリコン膜の結晶化の起点となる本発明の凹部としての微細孔を形成する工程と、（２）微細孔からシリコン結晶粒を成長・形成させる工程と、（３）前記シリコン結晶粒を含むシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【００２３】
（１）微細孔形成工程
図１（ａ）に示すように、ガラス基板１１上に下地絶縁膜としての酸化シリコン膜１２１を形成する。膜厚はたとえば２００ｎｍ程度である。次に前記下地絶縁膜１２１上に第一絶縁膜１２２として酸化シリコン膜を膜厚５５０ｎｍで形成する。次に前記第一絶縁膜１２２に直径１μｍ程度以下の孔１２３を形成する（図１（ｂ））。この形成手法としては、マスクを用いて前記第一絶縁膜１２２用上に塗布したフォトレジスト膜を露光、現像して、前記孔１２３の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を第一絶縁膜１２２上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、前記フォトレジスト膜を除去することによって形成することができる。次に前記孔を含む前記第一絶縁膜１２２上に、第二絶縁膜１２４としての酸化シリコン膜を形成する（図１（ｃ））。この第二絶縁膜１２４の堆積膜厚を調整することによって、前記孔１２３の直径を狭め、直径２０ｎｍから１５０ｎｍ程度の本発明の凹部としての微細孔１２５を形成する。これら下地絶縁膜１２１、第一絶縁膜１２２、第二絶縁膜１２４（これらの層を併せて絶縁層１２とも呼ぶ）はいずれも例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）やシラン（ＳｉＨ4）ガスを原料として用いたＰＥＣＶＤ法により形成可能である。
【００２４】
本願発明においては、前記微細孔１２５は、後述の工程によって形成する薄膜トランジスタのチャネル形成領域部分と、ソース領域及びドレイン領域に対して形成することを特徴とする。このとき、隣接する微細孔の間隔は６μｍ程度以下が望ましい。この距離は、後に述べるレーザ照射によって各微細孔１２５から成長するシリコン結晶粒の大きさ（径）にほぼ相当する。これによってソース領域〜チャネル形成領域〜ドレイン領域には、前記微細孔１２５から成長したシリコン結晶粒が連続して配置されることになる。特に後述のソース領域及びドレイン領域に形成されるコンタクトホールの下部またはその近傍に相当する位置に対して、前記微細孔１２５を形成しておくことが望ましい。
【００２５】
（２）結晶粒形成過程
図１（ｄ）に示すように、ＬＰＣＶＤ法やＰＥＣＶＤ法などの製膜法によって、前記第二絶縁膜１２４である酸化シリコン膜上及び前記微細孔１２５内に、半導体膜として用いる非晶質シリコン膜１３０を形成する。この非晶質シリコン膜１３０は、５０〜３００ｎｍ程度の膜厚に形成することが好適である。また、非晶質シリコン膜１３０に代えて、多結晶シリコン膜を形成してもよい。なお、これらシリコン膜１３をＬＰＣＶＤ法やＰＥＣＶＤ法により形成した場合には、形成されるシリコン膜１３中の水素含有量が比較的に多くなる場合がある。このような場合には、後述するレーザ照射時にシリコン膜１３のアブレーションが生じないようにするために、当該シリコン膜の水素含有量を低くする（好適には１％以下）ための熱処理を行うとよい。
【００２６】
次に、図１（e）に示すように、前記シリコン膜１３に対してレーザ照射Ｌを行う。このレーザ照射は、例えば、波長３０８ｎｍ、パルス幅２０〜３０ｎｓのＸｅＣｌパルスエキシマレーザ、またはパルス幅２００ｎｓ程度のＸｅＣｌエキシマレーザを用いて、エネルギー密度が０．４〜２．０Ｊ／ｃｍ2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ-1と比較的に大きいためである。
【００２７】
レーザ照射Ｌの条件を適宜に選択することにより、シリコン膜を、微細孔１２５内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これによりレーザ照射後のシリコンの結晶成長は微細孔の底部近傍で先に始まり、シリコン膜１３の表面付近、すなわち略完全溶融状態の部分へ進行する。レーザ照射Ｌのエネルギーがこれよりやや強く、微細孔１２５内の底部に非溶融状態の部分が残らない場合においても、略完全溶融状態であるシリコン膜１３の表面付近と、微細孔１２５の底部との間に生じる温度差により、やはりレーザ照射後のシリコンの結晶成長は微細孔１２５の底部近傍で先に始まり、先と同様にシリコン膜１３の表面付近、すなわち略完全溶融状態の部分へ進行し得る。
【００２８】
シリコン結晶成長の初期段階では、微細孔１２５の底部においていくつかの結晶粒が発生し得る。このとき、微細孔１２５の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、微細孔１２５の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、シリコン膜１３の略完全溶融状態の部分では、微細孔１２５の上部に到達した１個の結晶粒を核として結晶成長が進行するようになり、図３（ａ）に示すように、微細孔１２５を略中心とした大粒径のシリコン略単結晶粒１３１を規則的に配列してなるシリコン膜を形成可能となる。
【００２９】
ここでシリコン略単結晶粒とは、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得るが、不規則粒界を含まないものを言う。一般に不規則粒界は多くのシリコン不対電子を含むため、そこに形成する薄膜トランジスタの特性の低下や特性のばらつきの大きな要因となるが、本手法によって形成されるシリコン略単結晶粒にはそれを含まないため、この中に薄膜トランジスタを形成することで、優れた特性を有する薄膜トランジスタが実現可能となる。しかしここで、前記微細孔１２５の直径が１５０ｎｍ程度以上の大きい直径を有する微細孔である場合は、微細孔１２５底部で発生した複数の結晶粒が微細孔上部まで成長して到達し、その結果、前記微細孔１２５を略中心として形成されるシリコン結晶粒には不規則粒界を含むことになる。
【００３０】
なお、上述したレーザ照射Ｌによる結晶化の際に、併せてガラス基板を加熱することも好ましい。例えば、ガラス基板を載置するステージによって当該ガラス基板の温度が２００℃〜４００℃程度となるように加熱処理を行うとよい。このように、レーザ照射と基板加熱とを併用することにより、各シリコン略単結晶粒１３１の結晶粒径を更に大粒径化することが可能となる。基板加熱を併用することにより、当該加熱を行わない場合に比較してシリコン略単結晶粒１３１の粒径を概ね１．５倍〜２倍程度にすることができる。更には、基板加熱の併用によって結晶化の進行が緩やかになるため、シリコン略単結晶粒の結晶性がより向上するという利点もある。
【００３１】
このように基板１１上の所望の場所に微細孔１２５を形成しておくことで、レーザ照射後には前記微細孔１２５を略中心として、比較的結晶性の優れたシリコン略単結晶粒１３１を形成することが可能となる。また本願発明者の詳細な調査では、この結晶粒１３１内の前記微細孔１２５付近以外では特にその結晶性は優れており、膜厚方向は連続した結晶性を維持している（膜面内方向に平行な対応粒界は無い）ことが確認されている。
【００３２】
一方、前記微細孔１２５を形成していないシリコン膜１３部分（前記微細孔１２５から十分離れたシリコン膜１３部分）は、レーザ照射によって略完全溶融状態となり、レーザ照射後には等方的な核発生・結晶成長が進行するため、微結晶粒を含む多結晶シリコン膜が形成される。レーザ照射の条件にも依存するが、０．５μｍ程度以下の結晶粒が無秩序に並んだ多結晶シリコン膜となる。
【００３３】
（３）薄膜トランジスタ形成工程
次に、上述したシリコン膜を用いて形成される薄膜トランジスタの構造について説明する。現状では、微細孔１２５を起点とした結晶化を行うことにより得られるシリコン略単結晶粒１３１の結晶粒径は６μｍ程度の大きさである。
【００３４】
薄膜トランジスタＴを形成する工程について説明する。図４及び図５は、薄膜トランジスタＴを形成する工程を説明する説明図であり、図４（ａ）と図４（ｂ）は完成後の薄膜トランジスタの平面図、図５（ａ）〜図４（ｃ）は図４（ａ）に示すＢ−Ｂ’方向の断面図を示している。
【００３５】
図３（ａ）に示すように、微細孔１２５を６μｍ以下の間隔で複数個配置することにより、複数のシリコン略単結晶粒１３１が互いに接するように形成することができる。この時の微細孔１２５の配置方法は問わないが、例えば図３（ａ）に示すように左右上下に等間隔に微細孔１２５を配置する方法や、図３（ｂ）に示すように、近接する微細孔１２５が全て等間隔になるように配置する方法などが考えられる。
【００３６】
このように複数のシリコン略単結晶粒１３１が並んだシリコン膜に対し、薄膜トランジスタの形成に不要となる部分を除去し整形するよう、シリコン膜のパターニングを行ってパターニングされたシリコン膜１３３を形成する。この時、薄膜トランジスタのチャネル形成領域１３５となる部分には、微細孔１２５及びその近傍を含まないようにすることが望ましい。これは微細孔１２５及びその周辺は結晶性の乱れが多いためである。またソース領域及びドレイン領域１３４となる部分、特には後の工程でコンタクトホールが形成される場所に相当するソース領域及びドレイン領域１３４においても、前記略単結晶が配置されているようにする。
【００３７】
次に、図５（ａ）に示すように、第二絶縁膜である酸化シリコン膜１２４（１２）及びパターニングされたシリコン膜１３３の上面に、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）または平行平板型のＰＥＣＶＤ法等によって酸化シリコン膜１４を形成する。この酸化シリコン膜１４は、薄膜トランジスタのゲート絶縁膜として機能し、膜厚は１０ｎｍ〜１５０ｎｍ程度が好ましい。
【００３８】
次に、図５（ｂ）に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極１５及びゲート配線膜を形成する。そして、このゲート電極１５をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１３３にソース領域及びドレイン領域１３４並びにチャネル形成領域１３５を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、４５０℃程度の温度で熱処理を行うことにより、不純物元素の打ち込みによって損傷したシリコン結晶粒の結晶性回復及び不純物元素の活性化を行う。
【００３９】
ここで従来のように、ソース領域及びドレイン領域、またはその近傍に微細孔が形成されていない場合は、前述のレーザ照射の工程において、ソース領域及びドレイン領域のシリコン膜は完全溶融するため、レーザ照射後は微結晶粒が無秩序に並んだ微結晶化膜となる（図６（ａ））。よってここに不純物元素を打ち込み、前記熱処理を行ったとしても、各結晶粒内においては結晶性が回復し不純物元素が活性化するが、多数の結晶粒界が存在するため、比較的高抵抗のままである。また下記文献に記載の固相エピタキシャル成長を考慮すると、不純物打ち込みによるダメージを受けていない領域を含む結晶粒内では、その領域から固相エピタキシャル成長によって結晶性の回復が見込まれるが、結晶粒内全体が不純物打ち込みによるダメージを受けている場合（すなわち表面付近の結晶粒）では、この固相エピタキシャル成長による結晶性の回復は見込まれない。よってやはりソース領域及びドレイン領域における十分な低抵抗化が実現できない（文献：Ｉ．Ｍｉｚｕｓｈｉｍａら、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，  ６３，ｐｐ．１０６５−１０６９  （１９８８）、文献：金本、博士学位論文、東北大、２００１年）。
【００４０】
一方、本願発明のように、ソース領域及びドレイン領域１３４に微細孔を形成しておく場合、前述のレーザ照射の工程によって大粒径のシリコン略単結晶粒１３１の形成、配置が可能となる。よって、図６（ｂ）に示すように、これらシリコン略単結晶粒１３１が不純物元素の打ち込みによってその表面付近の結晶性に損傷があったとしても、前記熱処理によって十分に結晶粒全体の結晶性が回復し、不純物元素の活性化が実現する。これは、先に述べた通り、前記シリコン略単結晶粒１３１は膜面内方向に粒界を持たない特長を反映しており、不純物元素の打ち込みよって結晶性の損傷したシリコン膜１３３表面付近は、前記熱処理によって、結晶性の損傷の軽微な（もしくは全く無い）シリコン膜裏面付近（第二絶縁膜１２４との界面付近）からの固相エピタキシャル成長が実現するためである。その結果、ソース領域及びドレイン領域１３４の低抵抗化が可能となる。
【００４１】
次に、図５（ｃ）に示すように、ゲート絶縁膜１４である酸化シリコン膜及びゲート電極１５の上面に、ＰＥＣＶＤ法などの製膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜１６を形成する。この酸化シリコン膜１６は層間絶縁膜として機能する。次に、この層間絶縁膜１６とゲート絶縁膜１４を貫通してソース領域及びドレイン領域のそれぞれに至るコンタクトホール１６１・１６２を形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極１８１及びドレイン電極１８２を形成する。
【００４２】
ここで前記コンタクトホール１６１・１６２の場所に位置し、ソース電極１８１及びドレイン電極１８２と接触するシリコン膜１３１部分も、前記微細孔１２５からの成長によるシリコン略単結晶粒１３１が配置されていることが望ましい。先に述べた通り、シリコン略単結晶粒部分は不純物元素の活性化によって低抵抗化が図られるため、金属膜であるソース電極１８１及びドレイン電極１８２とシリコン膜１３３との良好な電気的接合が可能になるためである。
【００４３】
なお本実施例では、薄膜トランジスタのチャネル形成領域１３５が形成されるシリコン略単結晶粒と、ソース領域及びドレイン領域１３４となるシリコン略単結晶粒が異なる略単結晶粒である場合について説明したが、薄膜トランジスタの微細化により、一つのシリコン略単結晶粒内にチャネル形成領域、ソース領域及びドレイン領域を形成した場合も、本質的に本実施例と同様の効果が得られる。
【００４４】
以上に説明した製造方法によって、本実施形態の薄膜トランジスタが形成される。
【００４５】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００４６】
図７は、本実施形態の電気光学装置の一例である表示装置１の接続状態を示す図である。図７に示すように、表示装置１は、表示領域内に画素領域Ｇを配置して構成される。画素領域Ｇは有機ＥＬ発光素子ＯＥＬＤを駆動する薄膜トランジスタＴ１〜Ｔ４を使用している。薄膜トランジスタＴ１〜Ｔ４は上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域２からは、発光制御線（Ｖgp）及び書き込み制御線（Ｖsel）が各画素領域Ｇに供給されている。ドライバ領域３からは、電流線（Ｉdata）及び電源線（Ｖdd）が各画素領域Ｇに供給されている。書き込み制御線Ｖselと定電流線Ｉdataを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光制御線Ｖgpを制御することにより発光が制御される。また、本実施形態の薄膜トランジスタＴ１〜Ｔ４は、ドライバ領域２及び３についても本発明のトランジスタが使用可能であり、特にドライバ領域２や３に含まれる発光制御線Ｖgp及び書き込み制御線Ｖselを選択するバッファー回路など大電流が必要とされる用途に有用である。
【００４７】
図８は、表示装置１を適用可能な電子機器の例を示す図である。上述した表示装置１は、種々の電子機器に適用可能である。
【００４８】
図８（ａ）は携帯電話への適用例であり、当該携帯電話２０は、アンテナ部２１、音声出力部２２、音声入力部２３、操作部２３４、及び本発明の表示装置１００を備えている。このように本発明の表示装置１は表示部として利用可能である。
【００４９】
図８（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ３０は、受像部３１、操作部３２、音声入力部３３、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、ファインダや表示部として利用可能である。
【００５０】
図８（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ４０は、カメラ部４１、操作部４２、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、表示部として利用可能である。
【００５１】
図８（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ５０は、バンド５１、光学系収納部５２及び本発明の表示装置１を備えている。このように本発明の表示パネルは画像表示源として利用可能である。
【００５２】
図８（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター６０は、筐体６１に、光源６２、合成光学系６３、ミラー６４、６５、スクリーン６６、及び本発明の表示装置１を備えている。このように本発明の表示装置１は画像表示源として利用可能である。
【００５３】
図８（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター７０は、筐体７２に光学系７１及び本発明の表示装置１を備え、画像をスクリーン７３に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
【００５４】
本発明のトランジスタを使用した表示装置１は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００５５】
なお、上述した実施形態にかかる半導体装置の製造方法と素子転写技術とを組み合わせることも可能である。具体的には、上述した実施形態にかかる方法を適用して、転写元となる第１基板上に半導体装置を形成した後に、当該半導体装置を転写先となる第２基板上に転写（移動）する。これにより、第１基板については、半導体膜の成膜やその後の素子形成に都合のよい条件（形状、大きさ、物理的特性等）を備えた基板を用いることができるので、当該第１基板上に微細かつ高性能な半導体素子を形成することが可能となる。また、第２基板については、素子形成プロセス上の制約を受けることがなく、大面積化が可能となると共に、合成樹脂やソーダガラス等からなる安価な基板や可撓性を有するプラスチックフィルム等、幅広い選択肢から所望のものを用いることが可能となる。したがって、微細かつ高性能な薄膜半導体素子を大面積の基板に容易に（低コストに）形成することが可能となる。
【図面の簡単な説明】
【００５６】
【図１】微細孔の形成、及びシリコン略単結晶粒を形成する工程を説明する説明図である。
【図２】シリコン略単結晶粒を形成する工程について説明する説明図である。
【図３】シリコン略単結晶粒が形成された場合に、微細孔の配置とその配置に対応して形成される略単結晶粒の形状との関係を説明する平面図である。
【図４】薄膜トランジスタについて、主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）に着目し、それ以外の構成を省略して示した平面図である。
【図５】薄膜トランジスタを形成する工程を説明する説明図である。
【図６】熱処理によるシリコン膜の結晶性の回復を説明する説明図である。
【図７】電気光学装置の一例である表示装置の接続状態を示す図である。
【図８】表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
【００５７】
１１…ガラス基板、  １２（１２１、１２２、１２４）、１４、１６…酸化シリコン膜、  １２３…孔、  １２５…微細孔（凹部）、  １３、１３０…シリコン膜、  １３１…シリコン結晶粒、  １３２…結晶粒界、  １３３…半導体膜（トランジスタ領域）、  １５…ゲート電極、  １３４…ソース領域及びドレイン領域、  １３５…チャネル形成領域、  １…表示装置
【図１】
2005294628.tif 000003
【図２】
2005294628.tif 000004
【図３】
2005294628.tif 000005
【図４】
2005294628.tif 000006
【図５】
2005294628.tif 000007
【図６】
2005294628.tif 000008
【図７】
2005294628.tif 000009
【図８】
2005294628.tif 000010