(57)【要約】【課題】  広帯域にわたってノイズを低減できるチップ型ＣＲ複合アレイを提供する。【解決手段】  本発明のチップ型ＣＲ複合アレイは、複数枚の誘電体２が積層されてなる誘電ブロック体１と、この誘電ブロック体１の内部に形成された少なくとも３個の第１，第２，第３の抵抗素子Ｒ１〜Ｒ３と、誘電ブロック体１の内部に形成された互いに対向する第１，第２の内部電極４，５を有し、第１の内部電極４が第１，第２，第３の抵抗素子Ｒ１〜Ｒ３のそれぞれの一端に接続された少なくとも第１，第２，第３のコンデンサＣ１〜Ｃ３とを備え、共通外部電極８に近い位置には、中央部の第３のコンデンサＣ３よりも容量値の小さい第１，第２のコンデンサが配置されているため、高周波のノイズは、第１，第２のコンデンサＣ１，Ｃ２を通って落とすことができると共に、この時のノイズの漏れが共通外部電極８によって効果的に防止でき、広帯域にわたってノイズの低減ができる。【選択図】        図２
2005303075.tif 000002
【特許請求の範囲】
【請求項１】
複数枚の誘電体が積層されてなる誘電ブロック体と、この誘電ブロック体の内部に形成された少なくとも３個の第１，第２，第３の抵抗素子と、前記誘電ブロック体の内部に形成された互いに対向する第１，第２の内部電極を有し、前記第１の内部電極が前記第１，第２，第３の抵抗素子のそれぞれの一端に接続された少なくとも第１，第２，第３のコンデンサとを備え、前記誘電ブロック体は、回路基板への載置側である下面と、前記第１，第２，第３のコンデンサのそれぞれの前記第１の内部電極と前記第１，第２，第３の抵抗素子のそれぞれの一端に接続された複数の第１の外部電極を形成した正面と、前記第１，第２，第３の抵抗素子のそれぞれの他端に接続された複数の第２の外部電極を形成した裏面と、前記第２の内部電極に接続された共通外部電極を形成した一対の側面を有し、一方の前記側面寄りには前記第１のコンデンサが配置され、他方の前記側面寄りには前記第２のコンデンサが配置されると共に、前記第１，第２のコンデンサ間には前記第３のコンデンサが配置され、前記第１，第２のコンデンサのそれぞれは、前記第３のコンデンサより容量値を小さくしたことを特徴するチップ型ＣＲ複合アレイ。
【請求項２】
前記共通外部電極は、一対の前記側面の全面に形成されたことを特徴する請求項１記載のチップ型ＣＲ複合アレイ。
【請求項３】
前記第１，第２のコンデンサ間には、前記第１，第２のコンデンサよりも容量値の大きな複数の前記コンデンサを配置すると共に、前記第１，第２の抵抗素子の間には、複数の抵抗素子が配置され、前記複数のコンデンサの前記第１の内部電極のそれぞれは、前記複数の抵抗素子のそれぞれに接続したことを特徴する請求項１、又は２記載のチップ型ＣＲ複合アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は携帯電話機の送受信ユニット等に使用して好適なチップ型ＣＲ複合アレイに関する。
【背景技術】
【０００２】
従来のチップ型ＣＲ複合アレイの図面を説明すると、図６は従来のチップ型ＣＲ複合アレイの斜視図、図７は従来のチップ型ＣＲ複合アレイに係り、要部の位置で切断した切断正面図、図８は従来のチップ型ＣＲ複合アレイに係り、要部の位置で切断した切断平面図、図９は従来のチップ型ＣＲ複合アレイに係る電気回路図である。
【０００３】
次に、従来のチップ型ＣＲ複合アレイの構成を図６〜図８に基づいて説明すると、直方体状の誘電ブロック体５１は、セラミックからなる複数枚の誘電体５２が積層されて構成されている。
【０００４】
この誘電ブロック体５１は、回路基板（図示せず）への載置側である下面５１ａと、この下面５１ａに対向する上面５１ｂと、この上面５１ｂと直角に位置する正面５１ｃと、この正面５１ｃに対向する裏面５１ｄと、互いに対向する一対の側面５１ｅを有する。
【０００５】
そして、誘電ブロック体５１の内部には、複数の第１〜第４の抵抗器Ｒ１〜Ｒ４を形成するために、互いに並列した状態で設けられた帯状の第１〜第４の抵抗素子５３ａ〜５３ｄと、この第１〜第４の抵抗素子５３ａ〜５３ｄのそれぞれに対向し、第１〜第４のコンデンサ６１〜６４を形成するための内部電極５４が設けられている。
【０００６】
この第１〜第４のコンデンサ６１〜６４は、第１〜第４の抵抗素子５３ａ〜５３ｄと内部電極５４との対向によって形成されると共に、側面１ｅ側に配置された抵抗素子５３ａ、５３ｂは、内側に配置された抵抗素子５３ｃ、５３ｄよりも広幅で形成されているため、側面１ｅ側に配置された第１、第２のコンデンサ６１、６２は、第１，第２のコンデンサ６１，６２間に位置する第３，第４のコンデンサ６３，６４よりも容量値が大きく形成されている。
【０００７】
また、誘電ブロック体５１の正面５１ｃには、複数の第１の外部電極５５が設けられ、この第１の外部電極５５のそれぞれは、第１〜第４の抵抗素子５３ａ〜５３ｄの一端が接続され、更に、誘電ブロック体５１の裏面５１ｄには、複数の第２の外部電極５６が設けられ、この第２の外部電極５６のそれぞれは、第１〜第４の抵抗素子５３ａ〜５３ｄの他端が接続されている。
更に、誘電ブロック体５１の一対の側面５１ｅには、共通外部電極５７が設けられ、共通外部電極５７には、内部電極５４が接続された状態となっている。
【０００８】
このような従来のチップ型ＣＲ複合アレイは、図９の電気回路図で示すように、第１〜第４の抵抗器Ｒ１〜Ｒ４のそれぞれに第１〜第４のコンデンサ６１〜６４が接続され、第１，第２の外部電極５５，５６と共通外部電極５７が外部接続用の端子となっている。
【０００９】
このような構成を有する従来のチップ型ＣＲ複合アレイは、誘電ブロック体５１の下面５１ａが回路基板に載置され、第１，第２の外部電極５５，５６と共通外部電極部５７が回路基板に設けられた配線パターン（図示せず）に半田付けされて、使用されるようになっている。（例えば、特許文献１参照）
【００１０】
しかし、従来のチップ型ＣＲ複合アレイは、誘電ブロック体５１の側面５１ｅの近傍に容量値の大きな第１，第２のコンデンサ６１，６２が配置され、誘電ブロック体５１の中央部に容量値の小さな第３，第４のコンデンサ６３，６４が配設されているため、容量値の小さな第３，第４のコンデンサ６３，６４の電極インダクタンスが大きくなり、高い周波数のノイズを低減できない。
【００１１】
【特許文献１】特開平１１−６７５０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来のチップ型ＣＲ複合アレイは、誘電ブロック体５１の側面５１ｅの近傍に容量値の大きな第１，第２のコンデンサ６１，６２が配置され、誘電ブロック体５１の中央部に容量値の小さな第３，第４のコンデンサ６３，６４が配設されているため、容量値の小さな第３，第４のコンデンサ６３，６４の電極インダクタンスが大きくなり、高い周波数のノイズを低減できないという問題がある。
【００１３】
そこで、本発明は広帯域にわたってノイズを低減できるチップ型ＣＲ複合アレイを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するための第１の解決手段として、複数枚の誘電体が積層されてなる誘電ブロック体と、この誘電ブロック体の内部に形成された少なくとも３個の第１，第２，第３の抵抗素子と、前記誘電ブロック体の内部に形成された互いに対向する第１，第２の内部電極を有し、前記第１の内部電極が前記第１，第２，第３の抵抗素子のそれぞれの一端に接続された少なくとも第１，第２，第３のコンデンサとを備え、前記誘電ブロック体は、回路基板への載置側である下面と、前記第１，第２，第３のコンデンサのそれぞれの前記第１の内部電極と前記第１，第２，第３の抵抗素子のそれぞれの一端に接続された複数の第１の外部電極を形成した正面と、前記第１，第２，第３の抵抗素子のそれぞれの他端に接続された複数の第２の外部電極を形成した裏面と、前記第２の内部電極に接続された共通外部電極を形成した一対の側面を有し、一方の前記側面寄りには前記第１のコンデンサが配置され、他方の前記側面寄りには前記第２のコンデンサが配置されると共に、前記第１，第２のコンデンサ間には前記第３のコンデンサが配置され、前記第１，第２のコンデンサのそれぞれは、前記第３のコンデンサより容量値を小さくした構成とした。
【００１５】
また、第２の解決手段として、前記共通外部電極は、一対の前記側面の全面に形成された構成とした。
また、第３の解決手段として、前記第１，第２のコンデンサ間には、前記第１，第２のコンデンサよりも容量値の大きな複数の前記コンデンサを配置すると共に、前記第１，第２の抵抗素子の間には、複数の抵抗素子が配置され、前記複数のコンデンサの前記第１の内部電極のそれぞれは、前記複数の抵抗素子のそれぞれに接続した構成とした。
【発明の効果】
【００１６】
本発明のチップ型ＣＲ複合アレイは、複数枚の誘電体が積層されてなる誘電ブロック体と、この誘電ブロック体の内部に形成された少なくとも３個の第１，第２，第３の抵抗素子と、誘電ブロック体の内部に形成された互いに対向する第１，第２の内部電極を有し、第１の内部電極が第１，第２，第３の抵抗素子のそれぞれの一端に接続された少なくとも第１，第２，第３のコンデンサとを備え、誘電ブロック体は、回路基板への載置側である下面と、前記第１，第２，第３のコンデンサのそれぞれの第１の内部電極と第１，第２，第３の抵抗素子のそれぞれの一端に接続された複数の第１の外部電極を形成した正面と、第１，第２，第３の抵抗素子のそれぞれの他端に接続された複数の第２の外部電極を形成した裏面と、第２の内部電極に接続された共通外部電極を形成した一対の側面を有し、一方の側面寄りには第１のコンデンサが配置され、他方の側面寄りには第２のコンデンサが配置されると共に、第１，第２のコンデンサ間には第３のコンデンサが配置され、第１，第２のコンデンサのそれぞれは、第３のコンデンサより容量値を小さくした構成とした。
即ち、共通外部電極に近い位置には、容量値の小さい第１，第２のコンデンサが配置されているため、電極との距離が近くなり、そのインダクタンスも小となるので、高周波のノイズは、第１，第２のコンデンサを通って落とすことができると共に、低周波のノイズは容量の大きな第３のコンデンサによって落とすことができるので、広帯域にわたってノイズの低減ができる。
【００１７】
また、共通外部電極は、一対の側面の全面に形成されたため、電極のインダクタンスが小さくなるので、高周波ノイズの漏れを一層防止できる。
【００１８】
また、第１，第２のコンデンサ間には、第１，第２のコンデンサよりも容量値の大きな複数のコンデンサを配置すると共に、第１，第２の抵抗素子の間には、複数の抵抗素子が配置され、複数のコンデンサの第１の内部電極のそれぞれは、複数の抵抗素子のそれぞれに接続したため、多種の電気回路に適用できて、融通性のあるものが得られる。
【発明を実施するための最良の形態】
【００１９】
本発明のチップ型ＣＲ複合アレイの図面を説明すると、図１は本発明のチップ型ＣＲ複合アレイを示す斜視図、図２は本発明のチップ型ＣＲ複合アレイに係り、要部の位置で切断した切断正面図、図３は本発明のチップ型ＣＲ複合アレイの分解斜視図、図４は本発明のチップ型ＣＲ複合アレイに係る電気回路図、図５は本発明のチップ型ＣＲ複合アレイを適用する携帯電話等の送受信装置の回路図である。
【００２０】
次に、本発明のチップ型ＣＲ複合アレイの構成を図１〜図３に基づいて説明すると、直方体状の誘電ブロック体１は、セラミック材等からなる複数枚の誘電体２が積層されて構成されている。
【００２１】
この誘電ブロック体１は、回路基板１１（図２参照）への載置側である下面１ａと、この下面１ａに対向する上面１ｂと、この上面１ｂと直角に位置する正面１ｃと、この正面１ｃに対向する裏面１ｄと、互いに対向する一対の側面１ｅを有する。
【００２２】
そして、誘電ブロック体１の内部には、複数の第１〜第４の抵抗器Ｒ１〜Ｒ４を形成するために、同じ積層位置で、互いに並列した状態で設けられた帯状の第１〜第４の抵抗素子３ａ〜３ｄと、複数の第１〜第４のコンデンサＣ１〜Ｃ４を形成するために、互いに対向する複数の第１，第２の内部電極４，５が誘電体２の積層間に設けられている。
【００２３】
４つの第１〜第４のコンデンサＣ１〜Ｃ４は、第１〜第４の抵抗器Ｒ１〜Ｒ４のそれぞれに対応して配置され、且つ、第１〜第４の抵抗器Ｒ１〜Ｒ４の一端に接続されると共に、第２の内部電極５は、第１の内部電極４に対して共通となっている。
【００２４】
また、第１のコンデンサＣ１は、一方の側面１ｅ寄りに配置され、第２のコンデンサＣ２は、他方の側面１ｅ寄りに配置されると共に、第３、第４のコンデンサＣ３、Ｃ４は、第１，第２のコンデンサＣ１，Ｃ２間に配置され、更に、容量値の等しい第１，第２のコンデンサＣ１，Ｃ２の第１の内部電極４は、第３、第４のコンデンサＣ３、Ｃ４の第１の内部電極４よりも小さい面積となっており、従って、第１，第２のコンデンサＣ１，Ｃ２は、第３、第４のコンデンサＣ３，Ｃ４よりも容量値が小さく形成されている。
【００２５】
誘電ブロック体１の正面１ｃには、間隔を置いて形成された複数の第１の外部電極６が設けられ、この第１の外部電極６のそれぞれには、第１〜第４のコンデンサＣ１〜Ｃ４の第１の内部電極４と、第１〜第４の抵抗器Ｒ１〜Ｒ４のそれぞれの一端が接続されている。
【００２６】
また、誘電ブロック体１の裏面１ｄには、間隔を置いて形成された複数の第２の外部電極７が設けられ、この第２の外部電極７のそれぞれには、第１〜第４の抵抗器Ｒ１〜Ｒ４のそれぞれの他端が接続され、更に、一対の側面１ｅの全面には、共通外部電極８が設けられており、共通外部電極８には、第１〜第４のコンデンサＣ１〜Ｃ４の第２の内部電極５が接続されている。
【００２７】
従って、同じ容量値を持つ容量値の小さい第１，第２のコンデンサＣ１，Ｃ２は、側面１ｅに形成された共通外部電極８に近接した位置に配置された状態となる。
【００２８】
このような本発明のチップ型ＣＲ複合アレイは、図４の電気回路図で示すように、第１〜第４の抵抗器Ｒ１〜Ｒ４のそれぞれに第１〜第４のコンデンサＣ１〜Ｃ４が接続され、第１，第２の外部電極６，７と共通外部電極８が外部接続用の端子となっている。
【００２９】
このような構成を有する本発明のチップ型ＣＲ複合アレイは、誘電ブロック体１の下面１ａが回路基板１１に載置され、第１，第２の外部電極６，７と共通外部電極８が回路基板１１に設けられた配線パターン（図示せず）に半田付けされて、使用されるようになっている。
【００３０】
また、図５は本発明のチップ型ＣＲ複合アレイを適用する携帯電話等の送受信装置の回路図であり、この送受信装置の構成を説明すると、アンテナ２１は、アンテナ切替スイッチ２２によって送信回路２３、又は受信回路２４に接続される。
発振回路２５は送信回路２３に対して送信のための搬送波信号を供給すると共に、受信回路２４に対して周波数変換のための局部発振信号を供給する。
この発振回路２５はＰＬＬ回路２６によって発振周波数が制御される。
また、アンテナ切替スイッチ２２もＰＬＬ回路２６によって制御される。
アンテナ切替スイッチ２２を制御するためのスイッチ回路はＰＬＬ回路２６内に構成されている。
【００３１】
ベースバンド回路２７は、送信すべき音声信号等を処理すると共に、そのベースバンド信号を送信回路２３に出力する。
また、受信回路２４から出力されるベースバンド信号を処理して音声信号等に変換する。
また、発振回路２５の発振周波数を変える為のデータ（Ｄ）、動作クロック信号（ＣＬＫ）、イネーブル信号（ＥＮ）、アンテナ切替スイッチ２２を切り替えるための切替制御信号（ＳＷ）等をＰＬＬ回路２６に供給する。
これらの信号はそれぞれノイズバイパス用のコンデンサＣと静電破壊防止用の抵抗ＲとからなるＣＲフィルタを介して供給され、このＣＲフィルタとして本発明のＣＲ複合アレイが使用される。
【００３２】
また、上記の各回路、即ち、送信回路２３、受信回路２４、ＰＬＬ回路２６、ベースバンド回路２７等には、電源部２８から駆動用の直流電圧が供給される。電圧供給用の電源ライン２９、３０には、主に電源部２８から発生するノイズが重畳されている。
【００３３】
以上の構成において、送信時には、送信回路２３は発振回路２５から供給された搬送波をベースバンド信号によって変調すると共に電力増幅してアンテナ２１に送出する。
また、受信時には、受信回路２４はアンテナから入力された受信信号を、発振回路２５から供給された局部発振信号によって周波数変換すると共に復調し、ベースバンド回路２８に入力する。
この、送信と受信とに必要な発振回路２５の動作やアンテナ２１の切替動作がＰＬＬ回路２６によって制御されるのである。
【図面の簡単な説明】
【００３４】
【図１】本発明のチップ型ＣＲ複合アレイを示す斜視図。
【図２】本発明のチップ型ＣＲ複合アレイに係り、要部の位置で切断した切断正面図。
【図３】本発明のチップ型ＣＲ複合アレイの分解斜視図。
【図４】本発明のチップ型ＣＲ複合アレイに係る電気回路図。
【図５】本発明のチップ型ＣＲ複合アレイを適用する携帯電話等の送受信装置の回路図。
【図６】従来のチップ型ＣＲ複合アレイの斜視図。
【図７】従来のチップ型ＣＲ複合アレイに係り、要部の位置で切断した切断正面図。
【図８】従来のチップ型ＣＲ複合アレイに係り、要部の位置で切断した切断平面図。
【図９】従来のチップ型ＣＲ複合アレイに係る電気回路図。
【符号の説明】
【００３５】
１：誘電ブロック体
１ａ：下面
１ｂ：上面
１ｃ：正面
１ｄ：裏面
１ｅ：側面
２：誘電体
Ｒ１：第１の抵抗器
Ｒ２：第２の抵抗器
Ｒ３：第３の抵抗器
Ｒ４：第４の抵抗器
３ａ：第１の抵抗素子
３ｂ：第２の抵抗素子
３ｃ：第３の抵抗素子
３ｄ：第４の抵抗素子
４：第１の内部電極
５：第２の内部電極
６：第１の外部電極
７：第２の外部電極
８：共通外部電極
１１：回路基板
Ｃ１：第１のコンデンサ
Ｃ２：第２のコンデンサ
Ｃ３：第３のコンデンサ
Ｃ４：第４のコンデンサ
２１：アンテナ
２２：アンテナ切替スイッチ
２３：送信回路
２４：受信回路
２５：発振回路
２６：ＰＬＬ回路
２７：ベースバンド回路
２８：電源部
２９，３０：電源ライン
【図１】
2005303075.tif 000003
【図２】
2005303075.tif 000004
【図３】
2005303075.tif 000005
【図４】
2005303075.tif 000006
【図５】
2005303075.tif 000007
【図６】
2005303075.tif 000008
【図７】
2005303075.tif 000009
【図８】
2005303075.tif 000010
【図９】
2005303075.tif 000011