(57)【要約】【課題】  この発明は、各機種に共用できるように各機種毎の制御設定値または制御プログラムが記憶された制御基板を用いる場合において、それが搭載された複写機の機種がどの機種であるかを制御基板に自動的に認識させることができるようになる画像形成装置を提供することを目的とする。【解決手段】  画像形成装置本体に、制御基板とメモリ基板とを接続するための中継手段が設けられており、中継手段は画像形成装置の機種毎に異なっており、中継手段は、中継手段が制御基板と接続されることによって、中継手段が搭載された画像形成装置の機種を制御基板に認識させるための回路を含んでいる。【選択図】  図１
2005262524.tif 000002
【特許請求の範囲】
【請求項１】
画像形成装置本体に着脱自在に取り付けられる着脱ユニットと、着脱ユニットに取り付けられておりかつ不揮発性メモリを備えたメモリ基板と、画像形成装置本体内に設けられかつメモリ基板上の不揮発性メモリとデータを通信するための制御基板とを備えており、制御基板は各機種の画像形成装置に共用できるように各機種毎の制御設定値または各機種毎の制御プログラムを保持している画像形成装置において、
画像形成装置本体に、制御基板とメモリ基板とを接続するための中継手段が設けられており、中継手段は画像形成装置の機種毎に異なっており、中継手段は、中継手段が制御基板と接続されることによって、中継手段が搭載された画像形成装置の機種を制御基板に認識させるための回路を含んでいることを特徴とする画像形成装置。
【請求項２】
画像形成装置本体に着脱自在に取り付けられる着脱ユニットと、着脱ユニットに取り付けられておりかつ不揮発性メモリを備えたメモリ基板と、画像形成装置本体内に設けられかつメモリ基板上の不揮発性メモリとデータを通信するための制御基板とを備えており、制御基板は各機種の画像形成装置に共用できるように各機種毎の制御設定値または各機種毎の制御プログラムを保持している画像形成装置において、
画像形成装置本体に、制御基板とメモリ基板とを接続するための中継手段が設けられており、中継手段は画像形成装置の機種毎に異なっており、中継手段は、中継手段が制御基板と接続されることによって、中継手段が搭載された画像形成装置の機種を制御基板に認識させるための回路と、メモリ基板が中継手段に接続されているか否かを制御基板に認識させるための回路とを含んでいることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複写機等の画像形成装置に関する。
【背景技術】
【０００２】
複写機では、印字速度の違いによって機械構成が異なっている。つまり、複写機には、印字速度が異なる複数種類の機種がある。制御基板については、機種が異なる複写機においても、部品構成に違いはない。ただし、制御基板に搭載される制御プログラムについては、機種毎に制御設定値に違いがある。
【０００３】
各印字速度に応じた制御設定値または制御プログラムを制御基板に記憶させ、それが搭載された複写機の機種に応じた制御設定値または制御プログラムを選択できるようにしておくことによって、制御基板を全ての機種に共通したものとすることが可能である。このようにすれば、機種毎に異なる制御基板を作成しなくて済むので、その製造および保守が容易となる。
【０００４】
しかしながら、このように各機種に共用できるように各機種毎の制御設定値または制御プログラムが記憶された制御基板を用いる場合には、それが搭載された複写機の機種がどの機種であるかを制御基板に認識させる必要がある。制御基板自体にそれが搭載される機種を設定するためのスイッチを設けることも考えられるが、そのようにすると、制御基板を交換する毎に、その作業者が設定操作を行う必要があり、面倒である。
【特許文献１】特開２０００−２３５３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この発明は、各機種に共用できるように各機種毎の制御設定値または制御プログラムが記憶された制御基板を用いる場合において、それが搭載された複写機の機種がどの機種であるかを制御基板に自動的に認識させることができるようになる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、画像形成装置本体に着脱自在に取り付けられる着脱ユニットと、着脱ユニットに取り付けられておりかつ不揮発性メモリを備えたメモリ基板と、画像形成装置本体内に設けられかつメモリ基板上の不揮発性メモリとデータを通信するための制御基板とを備えており、制御基板は各機種の画像形成装置に共用できるように各機種毎の制御設定値または各機種毎の制御プログラムを保持している画像形成装置において、画像形成装置本体に、制御基板とメモリ基板とを接続するための中継手段が設けられており、中継手段は画像形成装置の機種毎に異なっており、中継手段は、中継手段が制御基板と接続されることによって、中継手段が搭載された画像形成装置の機種を制御基板に認識させるための回路を含んでいることを特徴とする。
【０００７】
請求項２に記載の発明は、画像形成装置本体に着脱自在に取り付けられる着脱ユニットと、着脱ユニットに取り付けられておりかつ不揮発性メモリを備えたメモリ基板と、画像形成装置本体内に設けられかつメモリ基板上の不揮発性メモリとデータを通信するための制御基板とを備えており、制御基板は各機種の画像形成装置に共用できるように各機種毎の制御設定値または各機種毎の制御プログラムを保持している画像形成装置において、画像形成装置本体に、制御基板とメモリ基板とを接続するための中継手段が設けられており、中継手段は画像形成装置の機種毎に異なっており、中継手段は、中継手段が制御基板と接続されることによって、中継手段が搭載された画像形成装置の機種を制御基板に認識させるための回路と、メモリ基板が中継手段に接続されているか否かを制御基板に認識させるための回路とを含んでいることを特徴とする。
【発明の効果】
【０００８】
この発明によれば、各機種に共用できるように各機種毎の制御設定値または制御プログラムが記憶された制御基板を用いる場合において、それが搭載された複写機の機種がどの機種であるかを制御基板に自動的に認識させることができるようになる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、この発明を複写機に適用した場合の実施例について説明する。
【実施例１】
【００１０】
複写機には、印字速度が異なる６種類の機種があるものとする。種別１〜種別６の機種の印字速度は、例えば、１０枚／秒，１５枚／秒，２０枚／秒，２５枚／秒，２５枚／秒，３０枚／秒である。
【００１１】
〔１〕機種種別１の複写機についての説明
図１は、機種種別１の複写機本体内の制御基板および中継基板と、複写機本体に着脱自在に取り付けられる現像ユニットに取り付けられているメモリ基板とを示している。
【００１２】
複写機本体１内には、制御基板１０と、制御基板１０に着脱自在に接続される中継基板２０−１とが設けられている。現像ユニット２には、メモリ基板３０が取り付けられている。現像ユニット２は、複写機本体１に着脱自在に取り付けられる。現像ユニット２が複写機本体１に取り付けられる際には、現像ユニット２に取り付けられたメモリ基板３０と複写機本体１内の中継基板２０−１とが接続される。
【００１３】
複写機の機種毎に制御プログラムの制御設定値が異なっている。そして、制御基板１０としては、各機種に共用できるように各機種毎の制御設定値が記憶されているものが用いられているものとする。つまり、制御基板１０としては、各機種間において共通のものが用いられている。中継基板２０−１としては、各機種毎に異なるものが用いられている。図１では、複写機の機種は種別１であるので、中継基板２０−１としては、機種種別１に対応したものが用いられている。
【００１４】
制御基板１０には、ＣＰＵ１１と、そのプログラムの他、各機種毎の制御設定値、後述する判定用テーブル等のデータを記憶したＲＯＭ１２と、必要なデータを記憶するＲＡＭ１３と、ＣＰＵ１１のＩ／Ｆ回路および判定用回路（メモリ基板３０が中継基板２０−１に接続されているか否かおよび機種を判定するための回路）を含むＩ／Ｆ＆判定用回路、当該Ｉ／Ｆ＆判定用回路を中継基板２０−１と着脱自在に接続するためのコネクタ端子Ｐ１〜Ｐ９とが設けられている。ＣＰＵ１１は、通信用ポートＤ１，Ｄ２と、判定用ポートＡ，Ｂとを備えている。なお、判定用ポートＡ，Ｂの入力電圧は、Ａ／Ｄ変換されてＣＰＵ１１内に取り込まれる。
【００１５】
中継基板２０−１は、中継回路および判定用回路（メモリ基板３０が中継基板２０−１に接続されているか否かおよび機種を制御基板１０のＣＰＵ１１に判定させるための回路）を含む中継＆判定用回路と、中継＆判定用回路を制御基板１０と着脱自在に接続するためのコネクタ端子Ｑ１〜Ｑ９と、中継＆判定用回路をメモリ基板３０に着脱自在に接続するためのコネクタ端子Ｒ１〜Ｒ５とを備えている。
【００１６】
メモリ基板３０には、複写枚数等の管理データを記憶するための不揮発性メモリ（ＥＥＰＲＯＭ）３１、不揮発性メモリ３１のＩ／Ｆ回路および判定用回路（メモリ基板３０が中継基板２０−１に接続されているか否かを制御基板１０のＣＰＵ１１に判定させるための回路）を含むＩ／Ｆ＆判定用回路と、当該Ｉ／Ｆ＆判定用回路を中継基板２０−１に着脱自在に接続するためのコネクタ端子Ｓ１〜Ｓ５とを備えている。
【００１７】
制御基板１０のコネクタ端子Ｐ１〜Ｐ９は、中継基板２０−１のコネクタ端子Ｑ１〜Ｑ９と連結されている。中継基板２０−１のコネクタ端子Ｒ１〜Ｒ５は、メモリ基板３０のコネクタ端子Ｓ１〜Ｓ５と連結されている。
【００１８】
〔１−１〕制御基板１０上のＩ／Ｆ＆判定用回路についての説明
制御基板１０上のＩ／Ｆ＆判定用回路について説明する。コネクタ端子Ｐ１は、抵抗Ｒ１を介してＣＰＵ１１の第１判定用ポートＡに接続されているとともに、抵抗Ｒ２を介してＣＰＵ１１の第２判定用ポートＢに接続されている。また、コネクタ端子Ｐ１は電源Ｖｃ１にも接続されている。
【００１９】
コネクタ端子Ｐ２はＣＰＵ１１の第１通信用ポートＤ１に接続されている。コネクタ端子Ｐ３はＣＰＵ１１の第２通信用ポートＤ２に接続されている。
【００２０】
コネクタ端子Ｐ４は、抵抗Ｒ３を介して接地されている。コネクタ端子Ｐ５は、抵抗Ｒ４を介して接地されている。コネクタ端子Ｐ６は、ＣＰＵ１１の第１判定用ポートＡに接続されている。コネクタ端子Ｐ７は、接地されている。コネクタ端子Ｐ８は、抵抗Ｒ５を介して接地されている。コネクタ端子Ｐ９は、ＣＰＵ１１の第２判定用ポートＢに接続されている。
【００２１】
この例では、各抵抗Ｒ１〜Ｒ５の抵抗値は、次のように設定されている。Ｒ１＝Ｒ２＝Ｒ３＝４．７ｋΩ，Ｒ４＝１８ｋΩ、Ｒ５＝４７ｋΩ。
【００２２】
〔１−２〕中継基板２０−１上のＩ／Ｆ＆判定用回路についての説明
中継基板２０−１上のＩ／Ｆ＆判定用回路について説明する。コネクタ端子Ｒ１，Ｒ２，Ｒ３は、それぞれコネクタ端子Ｑ１，Ｑ２，Ｑ３に接続されている。コネクタ端子Ｒ４は、コネクタ端子Ｑ７に接続されている。コネクタ端子Ｒ５は、コネクタ端子Ｑ９に接続されている。コネクタ端子Ｑ４とコネクタ端子Ｑ６とが互いに接続されている。コネクタ端子Ｑ５とコネクタ端子Ｑ８とが互いに接続されている。
【００２３】
〔１−３〕メモリ基板３０上のＩ／Ｆ＆判定用回路についての説明
メモリ基板３０上のＩ／Ｆ＆判定用回路について簡単に説明する。図１において、各Ｖｃ２は、制御基板１０の電源Ｖｃ１からの電源が供給される電源である。
【００２４】
コネクタ端子Ｓ１は、各電源Ｖｃ２に接続されている。コネクタ端子Ｓ４およびＳ５は、接地されている。
【００２５】
不揮発性メモリ３１の第１ポートはコネクタ端子Ｓ２に接続され、不揮発性メモリ３１の第２ポートは、コネクタ端子Ｓ３に接続されている。不揮発性メモリ３１の第１ポートとコネクタ端子Ｓ２とを接続する接続線は、抵抗Ｒ６を介して電源Ｖｃ２に接続されている。この接続線と抵抗Ｒ６との接続点は、コンデンサＣ１を介して接地されている。不揮発性メモリ３１の第２ポートとコネクタ端子Ｓ３とを接続する接続線は、抵抗Ｒ７を介して電源Ｖｃ２に接続されている。この接続線と抵抗Ｒ７との接続点は、コンデンサＣ２を介して接地されている。
【００２６】
〔１−４〕着脱判定および機種判定等についての説明
図１に示すように、メモリ基板３０が中継基板２０−１に接続された状態においては、メモリ基板３０上の不揮発性メモリ３１の第１ポートは、コネクタ端子Ｓ２、Ｒ２、Ｑ２、Ｐ２を介して制御基板１０上のＣＰＵ１１の第１通信用ポートＤ１に接続されている。また、メモリ基板３０上の不揮発性メモリ３１の第２ポートは、コネクタ端子Ｓ３、Ｒ３、Ｑ３、Ｐ３を介して制御基板１０上のＣＰＵ１１の第２通信用ポートＤ２に接続されている。
【００２７】
制御基板１０のＣＰＵ１１は、第１判定用ポートＡと第２判定用ポートＢに入力される電圧値に対応するデジタル値の組合せと、ＲＯＭ１２内の判定用テーブルに基づいて、メモリ基板３０が中継基板２０−１に接続されているか否かの判定（着脱判定）と、複写機の機種の判定（機種判定）とを行う。
【００２８】
以下の説明では、電源Ｖｃ１の電源電圧に相当する電圧Ｖｃが判定用ポートに入力されたときにＣＰＵ１１に入力されるデジタル値を”２５５”とし、０Ｖの電圧が判定用ポートに入力されたときにＣＰＵ１１に入力されるデジタル値を”０”とする。０Ｖから電源Ｖｃ１の電源電圧に相当する電圧Ｖｃまでの間の電圧が入力された場合には、”０”〜”２５５”の範囲内でその電圧値に比例したデジタル値がＣＰＵ１１に入力されるものとする。
【００２９】
メモリ基板３０が中継基板２０−１に接続されていない状態では、第２判定用ポートＢに入力される電圧は、電源Ｖｃ１の電源電圧Ｖｃ（デジタル値”２５５”）となる。メモリ基板３０が中継基板２０−１に接続された状態では、第２判定用ポートＢは接地されるため、第２判定用ポートＢに入力される電圧は０Ｖ（デジタル値”０”）となる。
【００３０】
第１判定用ポートＡに入力される電圧は、Ｖｃが抵抗Ｒ１（この例では４．７ｋΩ）と、抵抗Ｒ３（この例では４．７ｋΩ）とによって分圧された電圧値（デジタル値”１２８”）となる。
【００３１】
つまり、メモリ基板３０が中継基板２０−１に接続されていない状態（着脱ユニット無しの状態）では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”１２８”と”２５５”となる。また、メモリ基板３０が中継基板２０−１に接続されている状態（着脱ユニット有りの状態）では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”１２８”と”０”となる。
【００３２】
表１は、ＲＯＭ１２に格納されている判定用テーブルの概要を示している。なお、実際は、各デジタル値に幅をもたしている。
【００３３】
【表１】
2005262524.tif 000003
【００３４】
ＣＰＵ１１は、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せと、判定用テーブルの内容とに基づいて、着脱判定と機種判定とを行う。
【００３５】
図１のような中継基板２０−１が用いられている機種種別１の複写機では、現像ユニット２が装着されていない状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”１２８”と”２５５”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別１で着脱ユニットが装着されていないと判別する。
【００３６】
また、現像ユニット２が装着されている状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”１２８”と”０”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別１で着脱ユニットが装着されていると判別する。
【００３７】
ＣＰＵ１１は、認識した機種種別に応じた制御設定値を用いて制御を行うことになる。なお、制御基板１０が交換された場合にも、新しく設置された制御基板１０のＣＰＵ１１は、上記のようにして、それが搭載されている複写機の機種を認識することができる。
【００３８】
〔２〕種別２〜種別６の機種に用いられる中継基板２０−２〜２０−６についての説明。  次に、種別２〜種別６の機種に用いられる中継基板２０−２〜２０−６について説明する。
【００３９】
図２〜図６は、それぞれ種別２〜種別６の機種の制御基板、中継基板およびメモリ基板を示している。図２〜図６において、制御基板１０の構成は、図１の制御基板１０の構成と同じである。同様に、図２〜図６において、メモリ基板３０の構成は、図１のメモリ基板３０の構成と同じである。
【００４０】
各機種において、中継基板２０−１〜２０−６のＩ／Ｆ＆判定用回路の構成は、互いに異なっているので、中継基板のＩ／Ｆ＆判定用回路の構成について説明する。
【００４１】
〔２−１〕種別２の中継基板２０−２についての説明
図２の種別２の中継基板２０−２のＩ／Ｆ＆判定用回路について説明する。
【００４２】
コネクタ端子Ｒ１，Ｒ２，Ｒ３は、それぞれコネクタ端子Ｑ１，Ｑ２，Ｑ３に接続されている。コネクタ端子Ｒ４は、コネクタ端子Ｑ７に接続されている。コネクタ端子Ｒ５は、コネクタ端子Ｑ９に接続されている。コネクタ端子Ｑ４とコネクタ端子Ｑ８とが互いに接続されている。コネクタ端子Ｑ５とコネクタ端子Ｑ６とが互いに接続されている。
【００４３】
メモリ基板３０が中継基板２０−２に接続されていない状態では、ＣＰＵ１１の第２判定用ポートＢに入力される電圧は、電源Ｖｃ１の電源電圧Ｖｃ（デジタル値”２５５”）となる。メモリ基板３０が中継基板２０−２に接続された状態では、第２判定用ポートＢは接地されるため、ＣＰＵ１１の第２判定用ポートＢに入力される電圧は０Ｖ（デジタル値”０”）となる。
【００４４】
第１判定用ポートＡに入力される電圧は、Ｖｃが抵抗Ｒ１（この例では４．７ｋΩ）と、抵抗Ｒ４（この例では１８ｋΩ）とによって分圧された電圧値（デジタル値”２０２”）となる。
【００４５】
図２のような中継基板２０−２が用いられている機種種別２の複写機では、現像ユニット２が装着されていない状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”２０２”と”２５５”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別２で着脱ユニットが装着されていないと判別する。
【００４６】
また、現像ユニット２が装着されている状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”２０２”と”０”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別２で着脱ユニットが装着されていると判別する。
【００４７】
〔２−２〕種別３の中継基板２０−３についての説明
図３の種別３の中継基板２０−３のＩ／Ｆ＆判定用回路について説明する。
【００４８】
コネクタ端子Ｒ１，Ｒ２，Ｒ３は、それぞれコネクタ端子Ｑ１，Ｑ２，Ｑ３に接続されている。コネクタ端子Ｒ４は、コネクタ端子Ｑ７に接続されている。コネクタ端子Ｒ５は、コネクタ端子Ｑ９に接続されている。コネクタ端子Ｑ４とコネクタ端子Ｑ５とが互いに接続されている。コネクタ端子Ｑ６とコネクタ端子Ｑ８とが互いに接続されている。
【００４９】
メモリ基板３０が中継基板２０−３に接続されていない状態では、ＣＰＵ１１の第２判定用ポートＢに入力される電圧は、電源Ｖｃ１の電源電圧Ｖｃ（デジタル値”２５５”）となる。メモリ基板３０が中継基板２０−３に接続された状態では、第２判定用ポートＢは接地されるため、ＣＰＵ１１の第２判定用ポートＢに入力される電圧は０Ｖ（デジタル値”０”）となる。
【００５０】
第１判定用ポートＡに入力される電圧は、Ｖｃが抵抗Ｒ１（この例では４．７ｋΩ）と、抵抗Ｒ５（この例では４７ｋΩ）とによって分圧された電圧値（デジタル値”２３２”）となる。
【００５１】
図３のような中継基板２０−３が用いられている機種種別３の複写機では、現像ユニット２が装着されていない状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”２３２”と”２５５”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別３で着脱ユニットが装着されていないと判別する。
【００５２】
また、現像ユニット２が装着されている状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”２３２”と”０”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別３で着脱ユニットが装着されていると判別する。
【００５３】
〔２−３〕種別４の中継基板２０−４についての説明
図４の種別４の中継基板２０−４のＩ／Ｆ＆判定用回路について説明する。
【００５４】
コネクタ端子Ｒ１，Ｒ２，Ｒ３は、それぞれコネクタ端子Ｑ１，Ｑ２，Ｑ３に接続されている。コネクタ端子Ｒ４は、コネクタ端子Ｑ７に接続されている。コネクタ端子Ｒ５は、コネクタ端子Ｑ６に接続されている。コネクタ端子Ｑ４とコネクタ端子Ｑ９とが互いに接続されている。コネクタ端子Ｑ５とコネクタ端子Ｑ８とが互いに接続されている。
【００５５】
メモリ基板３０が中継基板２０−４に接続されていない状態では、ＣＰＵ１１の第１判定用ポートＡに入力される電圧は、電源Ｖｃ１の電源電圧Ｖｃ（デジタル値”２５５”）となる。メモリ基板３０が中継基板２０−４に接続された状態では、第１判定用ポートＡは接地されるため、ＣＰＵ１１の第１判定用ポートＡに入力される電圧は０Ｖ（デジタル値”０”）となる。
【００５６】
第２判定用ポートＢに入力される電圧は、Ｖｃが抵抗Ｒ２（この例では４．７ｋΩ）と、抵抗Ｒ３（この例では４．７ｋΩ）とによって分圧された電圧値（デジタル値”１２８”）となる。
【００５７】
図４のような中継基板２０−４が用いられている機種種別４の複写機では、現像ユニット２が装着されていない状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”２５５”と”１２８”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別４で着脱ユニットが装着されていないと判別する。
【００５８】
また、現像ユニット２が装着されている状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”０”と”１２８”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別４で着脱ユニットが装着されていると判別する。
【００５９】
〔２−４〕種別５の中継基板２０−５についての説明
図５の種別５の中継基板２０−５のＩ／Ｆ＆判定用回路について説明する。
【００６０】
コネクタ端子Ｒ１，Ｒ２，Ｒ３は、それぞれコネクタ端子Ｑ１，Ｑ２，Ｑ３に接続されている。コネクタ端子Ｒ４は、コネクタ端子Ｑ７に接続されている。コネクタ端子Ｒ５は、コネクタ端子Ｑ６に接続されている。コネクタ端子Ｑ４とコネクタ端子Ｑ８とが互いに接続されている。コネクタ端子Ｑ５とコネクタ端子Ｑ９とが互いに接続されている。
【００６１】
メモリ基板３０が中継基板２０−５に接続されていない状態では、ＣＰＵ１１の第１判定用ポートＡに入力される電圧は、電源Ｖｃ１の電源電圧Ｖｃ（デジタル値”２５５”）となる。メモリ基板３０が中継基板２０−５に接続された状態では、第１判定用ポートＡは接地されるため、ＣＰＵ１１の第１判定用ポートＡに入力される電圧は０Ｖ（デジタル値”０”）となる。
【００６２】
第２判定用ポートＢに入力される電圧は、Ｖｃが抵抗Ｒ２（この例では４．７ｋΩ）と、抵抗Ｒ４（この例では１８ｋΩ）とによって分圧された電圧値（デジタル値”２０２”）となる。
【００６３】
図５のような中継基板２０−５が用いられている機種種別５の複写機では、現像ユニット２が装着されていない状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”２５５”と”２０２”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別５で着脱ユニットが装着されていないと判別する。
【００６４】
また、現像ユニット２が装着されている状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”０”と”２０２”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別５で着脱ユニットが装着されていると判別する。
【００６５】
〔２−５〕種別６の中継基板２０−６についての説明
図６の種別６の中継基板２０−６のＩ／Ｆ＆判定用回路について説明する。
【００６６】
コネクタ端子Ｒ１，Ｒ２，Ｒ３は、それぞれコネクタ端子Ｑ１，Ｑ２，Ｑ３に接続されている。コネクタ端子Ｒ４は、コネクタ端子Ｑ７に接続されている。コネクタ端子Ｒ５は、コネクタ端子Ｑ６に接続されている。コネクタ端子Ｑ４とコネクタ端子Ｑ５とが互いに接続されている。コネクタ端子Ｑ８とコネクタ端子Ｑ９とが互いに接続されている。
【００６７】
メモリ基板３０が中継基板２０−６に接続されていない状態では、ＣＰＵ１１の第１判定用ポートＡに入力される電圧は、電源Ｖｃ１の電源電圧Ｖｃ（デジタル値”２５５”）となる。メモリ基板３０が中継基板２０−６に接続された状態では、第１判定用ポートＡは接地されるため、ＣＰＵ１１の第１判定用ポートＡに入力される電圧は０Ｖ（デジタル値”０”）となる。
【００６８】
第２判定用ポートＢに入力される電圧は、Ｖｃが抵抗Ｒ２（この例では４．７ｋΩ）と、抵抗Ｒ５（この例では４７ｋΩ）とによって分圧された電圧値（デジタル値”２３２”）となる。
【００６９】
図６のような中継基板２０−６が用いられている機種種別６の複写機では、現像ユニット２が装着されていない状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”２５５”と”２３２”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別６で着脱ユニットが装着されていないと判別する。
【００７０】
また、現像ユニット２が装着されている状態では、第１判定用ポートＡおよび第２判定用ポートＢの入力電圧に対応するデジタル値の組合せは、”０”と”２３２”となるので、ＣＰＵ１１は、判定用テーブルに基づいて、機種が種別６で着脱ユニットが装着されていると判別する。
【００７１】
なお、各中継基板２０−１〜２０−６を、コネクタ端子Ｑ１〜Ｑ９を備えたコネクタと、コネクタ端子Ｒ１〜Ｒ５を備えたコネクタと、中継＆判定回路を構成するための電線とから構成するようにしてもよい。つまり、基板が存在しなくてもよい。
【図面の簡単な説明】
【００７２】
【図１】機種種別１の複写機の制御基板、中継基板およびメモリ基板の構成を示す回路図である。
【図２】機種種別２の複写機の制御基板、中継基板およびメモリ基板の構成を示す回路図である。
【図３】機種種別３の複写機の制御基板、中継基板およびメモリ基板の構成を示す回路図である。
【図４】機種種別４の複写機の制御基板、中継基板およびメモリ基板の構成を示す回路図である。
【図５】機種種別５の複写機の制御基板、中継基板およびメモリ基板の構成を示す回路図である。
【図６】機種種別６の複写機の制御基板、中継基板およびメモリ基板の構成を示す回路図である。
【符号の説明】
【００７３】
１  複写機本体
２  現像ユニット
１０  制御基板
２０−１〜２０−６  中継基板
３０  メモリ基板
【図１】
2005262524.tif 000004
【図２】
2005262524.tif 000005
【図３】
2005262524.tif 000006
【図４】
2005262524.tif 000007
【図５】
2005262524.tif 000008
【図６】
2005262524.tif 000009