(57)【要約】【課題】  Ｐを含むおよびｐ型の半導体装置を下地としてｐ型の半導体層を再成長する際に、再成長界面付近の抵抗値の増大を防止する。【解決手段】  Ｐを含む半導体層１８とその上に形成されたｐ型の再成長半導体層２２との界面に、ドーピング濃度が５×１０18cm-3以上であるＧaとＡsとを含むｐ+型の半導体層２１を形成している。そして、ｐ+型半導体層２１と活性層１５との間隔を０.１５μm以上にしている。こうして、再成長界面付近に高ドープのｐ型半導体層が形成され、上記再成長時に、上記Ｐを含む半導体層１８からＰが抜けたり、半導体層１８の下にあるｐ型ＧaＡlＡs第２光ガイド層１６およびｐ型ＧaＡlＡs第２クラッド層１７からドーパントが再蒸発するのを防止する。その結果、再成長界面付近の抵抗値の増大が防止され、再成長界面の荒れが防止される。【選択図】図１
2005223316.tif 000002
【特許請求の範囲】
【請求項１】
基板と、上記基板上に形成された複数の化合物半導体層とを備えた化合物半導体装置であって、
上記複数の化合物半導体層は、少なくとも第１導電型の化合物半導体層と第２導電型の化合物半導体層とからなり、
上記第２導電型の化合物半導体層は開口部を有しており、
上記開口部には上記第１導電型の化合物半導体層が形成されており、
上記開口部に形成された上記第１導電型の化合物半導体層によって電流経路を形成しており、
上記電流経路領域の少なくとも一部または上記電流経路領域の直上領域または上記電流経路領域の直下領域における上記第１導電型のドーピング濃度が５×１０18cm-3以上である
ことを特徴とする化合物半導体装置。
【請求項２】
請求項１に記載の化合物半導体装置において、
上記電流経路領域または上記電流経路領域の直上領域または上記電流経路領域の直下領域の何れかに、再成長界面を有することを特徴とする化合物半導体装置。
【請求項３】
請求項２に記載の化合物半導体装置において、
上記再成長界面近傍の第１導電型のドーピング濃度が５×１０18cm-3以上であることを特徴とする化合物半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
上記基板はＧaＡsからなり、
上記ＧaＡs基板上に、第１導電型の第１のIII‐Ｖ族化合物半導体層が形成されており、この第１のIII‐Ｖ族化合物半導体層上に、上記第１のIII‐Ｖ族化合物半導体層を露出させる開口部を一部に有する第２導電型の第２のIII‐Ｖ族化合物半導体層が形成されて成る化合物半導体装置において、
少なくとも上記開口部内には、組成の異なる複数のIII‐Ｖ族化合物半導体層が順次積層されており、
上記開口部内に積層された複数のIII‐Ｖ族化合物半導体層のうちの最下層は、少なくともＧaとＡsとを含む第１導電型の第３のIII‐Ｖ族化合物半導体層であり、
上記第３のIII‐Ｖ族化合物半導体層における上記第１導電型のドーピング濃度が５×１０18cm-3以上であり、
上記第３のIII‐Ｖ族化合物半導体層と当該化合物半導体装置における主たる動作を行う主動作層との間隔が０.１５μm以上である
ことを特徴とする化合物半導体装置。
【請求項５】
請求項４に記載の化合物半導体装置において、
上記第１のIII‐Ｖ族化合物半導体層および上記第３のIII‐Ｖ族化合物半導体層のドーパントはＺnである
ことを特徴とする化合物半導体装置。
【請求項６】
請求項４に記載の化合物半導体装置において、
上記第３のIII‐Ｖ族化合物半導体層の層厚は３０Å以上且つ１００Å以下であり、
上記第３のIII‐Ｖ族化合物半導体層のドーピング濃度は、上記ＧaＡs基板側から上記ＧaＡs基板の反対側に向かって低下するように設定されている
ことを特徴とする化合物半導体装置。
【請求項７】
請求項４に記載の化合物半導体装置において、
上記第１のIII‐Ｖ族化合物半導体層はＰを含んでいる
ことを特徴とする化合物半導体装置。
【請求項８】
請求項７に記載の化合物半導体装置において、
上記Ｐを含む第１のIII‐Ｖ族化合物半導体層はＩnＧaＰあるいはＩnＧaＡsＰからなる
ことを特徴とする化合物半導体装置。
【請求項９】
請求項１に記載の化合物半導体装置であって、
上記複数の化合物半導体層は、
凸型のリッジを有する第１導電型の第１の化合物半導体層と、
上記リッジの両側に形成された第２導電型の第２の化合物半導体層と、
上記第１の化合物半導体層および上記第２の化合物半導体層の上に形成された第１導電型の第３の化合物半導体層と
を含んで構成されており、
上記第３の化合物半導体層の少なくとも上記リッジの直上領域における第１導電型のドーピング濃度が５×１０18cm-3以上であることを特徴とする化合物半導体装置。
【請求項１０】
請求項１乃至９の何れか一つに記載の化合物半導体装置において、
半導体レーザ素子として機能する
ことを特徴とする化合物半導体装置。
【請求項１１】
ＧaＡs基板上に、第１導電型または真性の第１のIII‐Ｖ族化合物半導体層と、上記第１のIII‐Ｖ族化合物半導体層を露出させる開口部を一部に有する第２導電型の第２のIII‐Ｖ族化合物半導体層とが積層され、少なくとも上記開口部内に組成の異なる複数のIII‐Ｖ族化合物半導体層が順次積層されて成る化合物半導体装置の製造方法であって、
上記第１のIII‐Ｖ族化合物半導体層上に、上記第２のIII‐Ｖ族化合物半導体層を成長させる工程と、
上記第２のIII‐Ｖ族化合物半導体層の一部に、上記第１のIII‐Ｖ族化合物半導体層を露出させる開口部を形成する工程と、
上記基板の温度を上昇させながら、上記温度が５００℃以上且つ５５０℃以下の所定の温度に到達した際に上記成長室内への第１導電型のドーパントガスのフローを開始する工程と、
上記基板の温度を上昇させながら、上記第１導電型のドーパントガスのフロー開始と同時にまたは上記第１導電型のドーパントガスのフローを開始した後に、少なくともＧaとＡsとを含む第１導電型の第３のIII‐Ｖ族化合物半導体層を再成長させる工程
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項１２】
請求項１１に記載の化合物半導体装置の製造方法において、
上記第２のIII‐Ｖ族化合物半導体層および第３のIII‐Ｖ族化合物半導体層の成長を、有機金属化学気相成長法を用いて行う
ことを特徴とする化合物半導体装置の製造方法。
【請求項１３】
請求項１１に記載の化合物半導体装置の製造方法において、
上記第３のIII‐Ｖ族化合物半導体層の成長を、上記基板の温度が６００℃に到達するまでに完了する
ことを特徴とする化合物半導体装置の製造方法。
【請求項１４】
請求項１１に記載の化合物半導体装置の製造方法において、
上記第１のIII‐Ｖ族化合物半導体層として、少なくともＰを含むIII‐Ｖ族化合物半導体層を形成する工程と、
上記第１導電型のドーパントガスのフローを開始するに先立って、上昇する上記基板の温度が４００℃に到達する前に上記成長室内への少なくともＰの原料ガスのフローを開始すると共に、上記第３のIII‐Ｖ族化合物半導体層を再成長させる直前に上記Ｐの原料ガスのフローを停止する工程を含む
ことを特徴とする化合物半導体装置の製造方法。
【請求項１５】
ＧaＡs基板上に、
凸型のリッジを有する第１導電型のIII‐Ｖ族化合物半導体層を形成する工程と、
上記リッジの両側に第２導電型のIII‐Ｖ族化合物半導体層を形成する工程と、
上記リッジ上および上記第２導電型のIII‐Ｖ族化合物半導体層上に、第１導電型のIII‐Ｖ族化合物半導体層を再成長によって形成する工程と
を含む化合物半導体装置の製造方法であって、
上記再成長工程は、
有機金属化学気相成長法によって行われ、
上記基板の温度を上昇させながら、上記第１導電型のドーパントガスの供給開始と同時に、または、上記第１導電型のドーパントガスの供給開始の後に、少なくともＧaとＡsとを含む第１導電型のIII‐Ｖ族化合物半導体層を形成する工程を
含んでおり、
上記第１導電型のドーパントガスの供給を開始する際の上記基板の温度、および、上記再成長させる第１導電型のIII‐Ｖ族化合物半導体層の形成を開始する際の上記基板の温度が、共に５００℃以上であり且つ５５０℃以下であることを特徴とする化合物半導体装置の製造方法。
【請求項１６】
請求項１５に記載の化合物半導体装置の製造方法において、
上記再成長させる第１導電型のIII‐Ｖ族化合物半導体層の成長終了時における上記基板の温度は６００℃以下であり、
上記再成長工程終了後に、上記再成長した第１導電型のIII‐Ｖ族化合物半導体層の表面に電極を形成する工程を含むことを特徴とする化合物半導体装置の製造方法。
【請求項１７】
請求項１１または１５に記載の化合物半導体装置の製造方法において、
半導体レーザ素子が形成される
ことを特徴とする化合物半導体装置の製造方法。
【請求項１８】
請求項１０に記載の化合物半導体装置を用いたことを特徴とする光伝送システム。
【請求項１９】
請求項１０に記載の化合物半導体装置を用いたことを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、化合物半導体装置に関するものであり、特に光ディスク装置や光伝送システム等に用いられる低消費電力で高信頼性を有する化合物半導体装置、その製造方法、上記化合物半導体装置を用いた光伝送システム、および、上記化合物半導体装置を用いた光ディスク装置に関する。
【背景技術】
【０００２】
図１７は、従来の化合物半導体装置としての半導体レーザ素子の断面を示す(例えば、特許文献１(特開平６‐１３２６０７号公報)参照)。ｎ型のＧaＡs基板１の上にｎ型のＧaＡsバッファ層２が形成されており、その上にｎ型のＧa0.5Ａl0.5Ａsクラッド層(以下、単にクラッド層と言う)３，Ｇa0.85Ａl0.15Ａs活性層(以下、単に活性層と言う)４，ｐ型のＧa0.5Ａl0.5Ａs第１光ガイド層(以下、単に第１光ガイド層と言う)５およびｐ型のＩn0.5Ｇa0.5Ｐ第２光ガイド層(以下、単に第２光ガイド層と言う)６が形成されている。
【０００３】
さらに、上記ｐ型の第２光ガイド層６上には、電流狭窄のためのｎ型Ｇa0.4Ａl0.6Ａs電流ブロック層（以下、単に電流ブロック層と言う)７およびＧa0.8Ａl0.2Ａs保護層(以下、単に保護層と言う)８が形成されており、この電流ブロック層７および保護層８には電流チャンネルとなるストライプ状の窓７aが形成されている。そして、保護層８上および窓７a内にはｐ型のＧa0.5Ａl0.5Ａsクラッド層(以下、単にクラッド層と言う)９が形成され、クラッド層９上にはｐ型のＧaＡsコンタクト層(以下、単にコンタクト層と言う)１０が形成されている。
【０００４】
上記構造においては、上記コンタクト層１０から注入される電流は窓７a内に閉じ込められ、窓７aの下部の活性層４で７８０nm帯のレーザ発振が生じる。また、電流ブロック層７の禁制帯幅は活性層４の禁制帯幅よりも大きいために電流ブロック層７による光吸収がなく、導波路での損失が小さい低動作電流の半導体レーザ素子を得ることができる。
【０００５】
次に、図１７に示す従来の半導体レーザ素子の製造方法について、図面を参照しながら説明する。図１８〜図２０は、従来の半導体レーザ素子の各製造工程における断面図である。
【０００６】
先ず、図１８に示すように、ｎ型のＧaＡs基板１上に、ＭＯＣＶＤ(有機金属化学気相成長)法あるいはＭＢＥ(分子線エピタキシー)法によって、ｎ型のＧaＡsバッファ層２(厚さ、０.５μm)、ｎ型のＧa0.5Ａl0.5Ａsクラッド層３(厚さ、１μm)、Ｇa0.85Ａl0.15Ａs活性層４(厚さ、０.０４μm)、ｐ型のＧa0.5Ａl0.5Ａs第１光ガイド層５(厚さ、０.２２μm)、ｐ型のＩn0.5Ｇa0.5Ｐ第２光ガイド層６(厚さ、０.０３μm)、ｎ型のＧa0.4Ａl0.6Ａs電流ブロック層７(厚さ、０.５μm)、および、Ｇa0.8Ａl0.2Ａs保護層８（厚さ、０.０１μm)を、順次形成する。尚、上記保護層８は、ｎ型のＧa0.4Ａl0.6Ａs電流ブロック層７の上部を表面酸化から守るのに必要である。
【０００７】
次に、図１９に示すように、上記Ｇa0.8Ａl0.2Ａs保護層８およびＧa0.4Ａl0.6Ａs電流ブロック層７に、フォトリソグラフィ技術を用いたエッチングによってストライプ状の窓７aを形成する。その場合のエッチング方法としては、最初に、酒石酸または硫酸等のＡlＡs混晶比に対して選択性のあまり無いエッチャントで、Ｇa0.4Ａl0.6Ａs電流ブロック層７の途中までエッチングを行う。次に、ＡlＡs混晶比の高いＧaＡlＡs層を選択的にエッチングできるフッ酸系またはリン酸系等のエッチャントを用いて、電流ブロック層７の残りをエッチングして除去する。その際に、ｐ型のＩn0.5Ｇa0.5Ｐ第２光ガイド層６はエッチングストップ層としても作用するため、上記エッチング工程でのエッチングばらつきが小さく、高歩留が得られるのである。
【０００８】
次に、図２０に示すように、上記ＭＯＣＶＤ法またはＭＢＥ法によって、ｐ型のＧa0.5Ａl0.5Ａsクラッド層９およびｐ型のＧaＡsコンタクト層１０を再成長させる。そして、最後に、ｎ型のＧaＡs基板１側およびｐ型のＧaＡsコンタクト層１０側の夫々に電極(図示せず)を形成して、半導体レーザ素子が完成する。
【０００９】
しかしながら、上記従来の半導体レーザ素子においては、以下のような問題がある。すなわち、電流注入が行われる上記窓７aの領域に対して結晶再成長を行っても、再成長された結晶層と下地となる半導体層との界面の抵抗が十分低下されず、得られる化合物半導体装置(この場合には半導体レーザ素子)の直列抵抗が増大してしまうのである。その一つの要因として、上記結晶再成長工程における加熱によって、電流チャンネルとなるストライプ状の窓７aから露出している半導体層(ＩnＧaＰ第２光ガイド層６)を構成している元素やドーパントの再蒸発が起こり、上記半導体層表面が荒れてしまうことがある。このような荒れた半導体層上に再成長を行っても良好な結晶成長ができず、再成長界面および再成長結晶においてその抵抗が増大してしまうのである。
【００１０】
特に、上記ｐ型のＩn0.5Ｇa0.5Ｐ第２光ガイド層６のように、Ｐを含むIII‐Ｖ族化合物半導体層に対して再成長を行う場合には、結晶再成長時の昇温過程において「Ｐ(リン)抜け」と呼ぶ再成長の下地となる半導体層からのＰ元素の脱離現象が起きてしまう。このＰ抜けによって、上記Ｐを含むIII‐Ｖ族化合物半導体層６に格子定数のずれや半導体層表面の荒れが発生し、再成長させる半導体層９の結晶性が劣化して、この場合も、再成長界面付近における電流経路の抵抗が増大してしまうという問題がある。
【００１１】
上記窓７aの領域は、活性層４への電流狭窄を実現するため、電流ブロック層７によってその面積が狭められている。このように、接合面積(上記界面の面積)が小さくなっている箇所の抵抗が増大してしまうと、すなわち、電流経路の幅が狭められた領域の抵抗が増大してしまうと、作製した化合物半導体装置の直列抵抗が大きく悪化してしまうのである。
【００１２】
そして、これらのことによって、上記半導体レーザ素子を動作させる際の消費電力が大きくなるという問題や、上記電流チャンネルでの発熱増加に伴って寿命が低下するという問題が発生することになる。
【００１３】
さらに、上記結晶再成長工程において、単に最初に成長させる半導体層のドーピング濃度を１×１０18cm-3以上にすると、再成長界面を越えて当該半導体レーザ素子の主たる動作を行う主動作層であるＧaＡlＡs活性層４へドーパントが拡散してしまい、得られる化合物半導体装置(半導体レーザ素子)の特性や信頼性を低下させてしまうという問題もある。
【特許文献１】特開平６‐１３２６０７号公報(第６頁,第１図)
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで、この発明の課題は、局所的に電流経路の幅が狭められた化合物半導体装置に対して、上記ＭＯＣＶＤ法による結晶再成長を行った場合において、上記結晶再成長の下地となる半導体層に含まれるドーパントの再蒸発や下地となる半導体層を構成している元素の再蒸発を防止し、上記再成長された半導体層における結晶性の劣化および再成長界面付近における抵抗値の増大を防止することによって、低消費電力での動作を可能にする良好な特性と高信頼性とを有する化合物半導体装置、その製造方法、上記化合物半導体装置を用いた光伝送システム、および、上記化合物半導体装置を用いた光ディスク装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、この発明の化合物半導体装置は、基板と、上記基板上に形成された複数の化合物半導体層とを備えた化合物半導体装置であって、上記複数の化合物半導体層は、少なくとも第１導電型の化合物半導体層と第２導電型の化合物半導体層とからなり、上記第２導電型の化合物半導体層は開口部を有しており、上記開口部に上記第１導電型の化合物半導体層が形成されており、上記開口部に形成された上記第１導電型の化合物半導体層によって電流経路を形成しており、上記電流経路領域の少なくとも一部または上記電流経路領域の直上領域または上記電流経路領域の直下領域における上記第１導電型のドーピング濃度が５×１０18cm-3以上であることを特徴としている。
【００１６】
上記構成によれば、上記第２導電型の化合物半導体層の開口部内に形成された上記第１導電型の化合物半導体層からなる電流経路(電流狭窄された)領域の少なくとも一部、または上記電流経路領域の直上領域、または上記電流経路領域の直下領域における第１導電型のドーピング濃度を５×１０18cm-3以上にすることによって、上記電流経路領域とその近傍領域とが高抵抗化することを防止できる。したがって、低消費電力での動作が可能な化合物半導体装置を提供することができる。
【００１７】
ここで、上記「電流経路領域の直上領域」および「電流経路領域の直下領域」とは、上記開口部に形成されている上記第１導電型の化合物半導体層に対して連続的に上方および下方に向って結晶成長された化合物半導体層と、それらの化合物半導体層の最外層に接する化合物半導体層における上記最外層との界面近傍までとを指し、上記各化合物半導体層のうち、上記基板側の各化合物半導体層を「電流経路領域の直下領域」とする一方、上記基板とは反対側の各化合物半導体層を「電流経路領域の直上領域」とする。
【００１８】
また、１実施例の化合物半導体装置では、上記電流経路領域または上記電流経路領域の直上領域または上記電流経路領域の直下領域の何れかに、再成長界面を有している。
【００１９】
この実施例によれば、再成長界面を、上記電流経路領域または上記電流経路領域の直上領域または上記電流経路領域の直下領域の何れかに有し、且つ、上記電流経路領域の少なくとも一部または上記電流経路領域の直上領域または上記電流経路領域の直下領域における上記第１導電型のドーピング濃度を５×１０18cm-3以上にすることによって、上記再成長界面近傍の電流狭窄された第１導電型の化合物半導体層における抵抗を低下させることができ、低消費電力動作が可能な化合物半導体装置を提供することができる。
【００２０】
また、１実施例の化合物半導体装置では、上記再成長界面近傍の第１導電型のドーピング濃度が５×１０18cm-3以上である。
【００２１】
この実施例によれば、上記再成長界面の近傍領域と第１導電型のドーピング濃度が５×１０18cm-3以上である領域とを一致させることによって、再成長界面における抵抗の増大を防止でき、電流経路における抵抗を低減した低消費電力動作が可能な化合物半導体装置が提供される。
【００２２】
また、１実施例の化合物半導体装置では、ＧaＡs基板上に、第１導電型の第１のIII‐Ｖ族化合物半導体層が形成されており、この第１のIII‐Ｖ族化合物半導体層上に、上記第１のIII‐Ｖ族化合物半導体層を露出させる開口部を一部に有する第２導電型の第２のIII‐Ｖ族化合物半導体層が形成されて成る化合物半導体装置において、少なくとも上記開口部内には組成の異なる複数のIII‐Ｖ族化合物半導体層が順次積層されており、上記開口部内に積層された複数のIII‐Ｖ族化合物半導体層のうちの最下層は少なくともＧaとＡsとを含む第１導電型の第３のIII‐Ｖ族化合物半導体層であり、上記第３のIII‐Ｖ族化合物半導体層における上記第１導電型のドーピング濃度が５×１０18cm-3以上であり、上記第３のIII‐Ｖ族化合物半導体層と当該化合物半導体装置の主たる動作を行う主動作層との間隔が０.１５μm以上であることを特徴としている。
【００２３】
上記構成によれば、上記第２のIII‐Ｖ族化合物半導体層の開口部から露出している上記第１のIII‐Ｖ族化合物半導体層と上記開口部内に形成された上記複数のIII‐Ｖ族化合物半導体層との間の界面の抵抗値を低く保つことができる。その結果、従来に比べてより低消費電力で動作できる化合物半導体装置を提供することが可能になる。さらに、上記第３のIII‐Ｖ族化合物半導体層を再成長する際に、上記第３のIII‐Ｖ族化合物半導体層からの上記第１導電型のドーパントが上記主動作層まで拡散することがなく、静特性や信頼性を高く保つことが可能になる。
【００２４】
ここで、上記「主動作層」とは、当該化合物半導体装置が、例えば半導体レーザ素子である場合は「活性層」を指し、電界効果トランジスタ(ＦＥＴ)の場合は「チャンネル層」を指し、ヘテロ接合バイポーラトランジスタ(ＨＢＴ)の場合は「ベース層」を指す。
【００２５】
また、１実施例の化合物半導体装置では、上記第１のIII‐Ｖ族化合物半導体層および上記第３のIII‐Ｖ族化合物半導体層のドーパントはＺnである。
【００２６】
この実施例によれば、上記第１,第３のIII‐Ｖ族化合物半導体層のドーパントとして同じＺnを用いることによって、上記第３のIII‐Ｖ族化合物半導体層を再成長させる際の雰囲気がＺnリッチとなり、下地となる上記第１のIII‐Ｖ族化合物半導体層からのＺnの再蒸発が防止される。したがって、上記第１のIII‐Ｖ族化合物半導体層におけるＺnのドーピング濃度の低下に伴う高抵抗化が防止される。それと共に、上記第１のIII‐Ｖ族化合物半導体層の結晶性が低下せず、良好な再成長界面が得られる。さらに、上記再成長時において、上記第３のIII‐Ｖ族化合物半導体層内の若干のＺnドーパントが上記界面を越えて上記第１のIII‐Ｖ族化合物半導体層側に拡散するために、高抵抗になろうとする上記界面が低抵抗化される。
【００２７】
また、１実施例の化合物半導体装置では、上記第３のIII‐Ｖ族化合物半導体層の層厚は３０Å以上且つ１００Å以下であり、上記第３のIII‐Ｖ族化合物半導体層のドーピング濃度は、上記ＧaＡs基板側から上記ＧaＡs基板の反対側に向かって低下するように設定されている。
【００２８】
この実施例によれば、上記第１導電型のドーピング濃度が５×１０18cm-3以上である上記第３のIII‐Ｖ族化合物半導体層は、その層厚が３０Å以上あれば、下地となる上記第１のIII‐Ｖ族化合物半導体層の表面を完全に被覆でき、上記界面の抵抗を効果的に低減できる。さらに、層厚が１００Å以下であれば、上記ドーピング濃度が上記ＧaＡs基板側から上記ＧaＡs基板の反対側に向かって低下するように設定されているため、特性の低下を引き起こすようなドーパントの拡散を防ぐことができ、且つ、上記界面の抵抗を低減することができる。
【００２９】
また、１実施例の化合物半導体装置では、上記第１のIII‐Ｖ族化合物半導体層はＰを含んでいる。
【００３０】
この実施例によれば、上記第１のIII‐Ｖ族化合物半導体層にＰを含むことによって、上部に形成される上記第２のIII‐Ｖ族化合物半導体層に対するエッチング選択性が大きくなり、上記第２のIII‐Ｖ族化合物半導体層に対する上記開口部の形成が容易になる。
【００３１】
その場合、上記第３のIII‐Ｖ族化合物半導体層の再成長時における成長温度を６００℃よりも低くすることによって、上記Ｐを含む第１のIII‐Ｖ族化合物半導体層との界面からのＰ抜けを防止できる。そのために、良好な結晶性を維持することが可能となり、上記Ｐを含む第１のIII‐Ｖ族化合物半導体層と上記第３のIII‐Ｖ族化合物半導体層との界面付近の抵抗を低減できるという大きな効果を奏することができる。
【００３２】
また、１実施例の化合物半導体装置では、上記Ｐを含む第１のIII‐Ｖ族化合物半導体層はＩnＧaＰあるいはＩnＧaＡsＰからなる。
【００３３】
この実施例によれば、上記Ｐを含む第１のIII‐Ｖ族化合物半導体層としてＩnＧaＰあるいはＩnＧaＡsＰを用いることによって、他のIII‐Ｖ族化合物半導体層に対してエッチング選択性を有することができる。したがって、上記第２のIII‐Ｖ族化合物半導体層に対するエッチング選択性がより高まり、製造コストを低減できるという効果を奏することができる。
【００３４】
また、１実施例の化合物半導体装置では、上記複数の化合物半導体層は、凸型のリッジを有する第１導電型の第１の化合物半導体層と、上記リッジの両側に形成された第２導電型の第２の化合物半導体層と、上記第１の化合物半導体層および上記第２の化合物半導体層の上に形成された第１導電型の第３の化合物半導体層とを含んで構成されており、上記第３の化合物半導体層の少なくとも上記リッジの直上領域における第１導電型のドーピング濃度が５×１０18cm-3以上である。
【００３５】
この実施例によれば、第１導電型の第１の化合物半導体層によって形成されたリッジの両側を、第２導電型の第２の化合物半導体層で埋め込むことによって、電流狭窄を実現すると共に、リッジ直上に形成された第１導電型の第３の化合物半導体層のドーピング濃度を５×１０18cm-3以上にすることによって、上記リッジに対する電流注入の抵抗を低下させることができるようになるため、低消費電力で動作できる化合物半導体装置を提供することが可能となる。
【００３６】
また、１実施例の化合物半導体装置では、半導体レーザ素子として機能する。
【００３７】
この実施例によれば、ストライプ状の電流チャンネルにおける抵抗を低減することができると共に、自己整合的に形成されたストライプ状構造を有するＳＡＳ(Self Alignment Strip)構造の半導体レーザ素子が得られる。したがって、歩留りを向上し、低消費電力を実現できる半導体レーザ素子を提供することができる。
【００３８】
また、この発明の化合物半導体装置の製造方法は、ＧaＡs基板上に、第１導電型または真性の第１のIII‐Ｖ族化合物半導体層と、上記第１のIII‐Ｖ族化合物半導体層を露出させる開口部を一部に有する第２導電型の第２のIII‐Ｖ族化合物半導体層とが積層され、少なくとも上記開口部内に組成の異なる複数のIII‐Ｖ族化合物半導体層が順次積層されて成る化合物半導体装置の製造方法であって、上記第１のIII‐Ｖ族化合物半導体層上に上記第２のIII‐Ｖ族化合物半導体層を成長させる工程と、上記第２のIII‐Ｖ族化合物半導体層の一部に上記第１のIII‐Ｖ族化合物半導体層を露出させる開口部を形成する工程と、上記基板の温度を上昇させながら、上記温度が５００℃以上且つ５５０℃以下の所定の温度に到達した際に上記成長室内への第１導電型のドーパントガスのフローを開始する工程と、上記基板の温度を上昇させながら上記第１導電型のドーパントガスのフロー開始と同時にまたは上記第１導電型のドーパントガスのフローを開始した後に、少なくともＧaとＡsとを含む第１導電型の第３のIII‐Ｖ族化合物半導体層を再成長させる工程を含むことを特徴としている。
【００３９】
上記構成によれば、上記第１導電型のドーパントガスをフローすることによって、成長雰囲気を第１導電型のドーパントガスリッチにした状態で上記第３のIII‐Ｖ族化合物半導体層を再成長させることができる。したがって、上記第２のIII‐Ｖ族化合物半導体層に形成された開口部を介して上記第１のIII‐Ｖ族化合物半導体層からドーパントが再蒸発するのを防止することができ、再成長界面が荒れるのを防止できる。それと同時に、５００℃以上且つ５５０℃以下という比較的低温で上記第３のIII‐Ｖ族化合物半導体層を再成長させ始めるため、上記第１のIII‐Ｖ族化合物半導体層がＰを含んでいる場合に、Ｐ抜けと呼ばれる上記第１のIII‐Ｖ族化合物半導体層からのＰの再蒸発を防止することが可能になる。
【００４０】
さらに、特に、上記第１のIII‐Ｖ族化合物半導体層がＰおよびＡsを含んでいる場合には、５５０℃を超える基板温度で成長した場合には、ＰとＡsとの再蒸発の程度が大きく異なってくるため、上記第１のIII‐Ｖ族化合物半導体層の表面のＡs/Ｐ比が当初の所望の値からずれてしまうという問題がある。その場合であっても、５００℃以上且つ５５０℃以下で上記第３のIII‐Ｖ族化合物半導体層を再成長させることによって、下地となる上記第１のIII‐Ｖ族化合物半導体層からのＰおよびＡsの抜けの無い状態で、上記第１のIII‐Ｖ族化合物半導体層の表面を上記第３のIII‐Ｖ族化合物半導体層で被覆することができるのである。
【００４１】
こうして、上記ドーパントの再蒸発とＰ抜けとを防止することによって、再成長界面が荒れることなく良好な再成長結晶を得ることができる。したがって、再成長界面付近における電流チャンネルの抵抗の増大のない消費電力の小さい化合物半導体装置を製造することが可能になる。
【００４２】
ここで、上記第１導電型のドーパントガスとしては、ｐ型のドーピング用として、ＤＥＺn(ジエチルジンク)の他に、ＤＭＺｎ(ジメチルジンク)やＣＰ2Ｍg(ビスシクロペンタジエニルマグネシウム)等を用いることができる。また、ｎ型のドーピング用としては、ＳiＨ4(シラン)やＳi2Ｈ5(ジシラン)やＨ2Ｓe(セレン化水素)等を用いることができる。
【００４３】
また、１実施例の化合物半導体装置の製造方法では、上記第２のIII‐Ｖ族化合物半導体層および第３のIII‐Ｖ族化合物半導体層の成長を、ＭＯＣＶＤ法を用いて行う。
【００４４】
この実施例によれば、量産性に優れたＭＯＣＶＤ法を用いることによって、上記第２,第３のIII‐Ｖ族化合物半導体層を再成長させる工程でのスループットが向上し、より安価に化合物半導体装置を製造することができる。尚、上記成長は、ＭＯＣＶＤ法に代わってＭＢＥ法を用いて行うことも可能である。
【００４５】
また、１実施例の化合物半導体装置の製造方法では、上記第３のIII‐Ｖ族化合物半導体層の成長を、上記基板の温度が６００℃に到達するまでに完了する。
【００４６】
この実施例によれば、上記第１のIII‐Ｖ族化合物半導体層がＰを含んでいる場合は、６００℃よりも低い成長温度で上記第３のIII‐Ｖ族化合物半導体層を再成長させて、上記第１のIII‐Ｖ族化合物半導体層を被覆してしまうことによって、その後に成長温度を６００℃以上に昇温した場合であっても、上記第１のIII‐Ｖ族化合物半導体層からＰが抜けることを防止できる。また、第１導電型がｐ型である場合には、基板の温度を６００℃に到達する前に上記第３のIII‐Ｖ族化合物半導体層を成長することによって、ｐ型ドーパントを十分にドーピングすることができるようになる。
【００４７】
また、１実施例の化合物半導体装置の製造方法では、上記第１のIII‐Ｖ族化合物半導体層として少なくともＰを含むIII‐Ｖ族化合物半導体層を形成する工程と、上記第１導電型のドーパントガスのフローを開始するに先立って、上昇する上記基板の温度が４００℃に到達する前に上記成長室内への少なくともＰの原料ガスのフローを開始すると共に、上記第３のIII‐Ｖ族化合物半導体層を再成長させる直前に上記Ｐの原料ガスのフローを停止する工程を含む。
【００４８】
この実施例によれば、上記第３のIII‐Ｖ族化合物半導体層の再成長を開始する温度よりも十分に低温の４００℃に到達する前にＰの原料ガスのフローを開始するので、上記再成長前における雰囲気が十分にＰがリッチな状態となっている。したがって、上記第１のIII‐Ｖ族化合物半導体層がＰを含んでいる場合に、上記開口部からの上記Ｐ抜けを防止することができる。
【００４９】
さらに、上記第１のIII‐Ｖ族化合物半導体層がＰおよびＡsを含んでいる場合、上記第３のIII‐Ｖ族化合物半導体層の再成長を開始する温度よりも十分に低温の４００℃に到達する前に、Ｐの原料ガスに加えてＡsの原料ガスのフローを開始することによって、上記再成長前の雰囲気が十分にＰおよびＡsリッチな状態になるので、上記第１のIII‐Ｖ族化合物半導体層からの上記Ｐ抜けおよびＡs抜けを防止することができる。その結果、下地となる上記第１のIII‐Ｖ族化合物半導体層における当初のＡs/Ｐ比を保つことができるので、下地半導体層表面が荒れることが無く、良好な結晶性を有する第３のIII‐Ｖ族化合物半導体層が再成長可能となる。
【００５０】
ここで、Ｐの原料ガスとしては、ＰＨ3の他に、Ｖ族のＭＯ(有機金属)ガスからはＴＢＰ(ターシャルブチルフォスフィン)等を使用することができる。また、Ａsの原料ガスとしては、ＡsＨ3の他に、ＴＭＡs(トリメチル砒素)等を使用することができる。
【００５１】
また、１実施例の化合物半導体装置の製造方法では、ＧaＡs基板上に、凸型のリッジを有する第１導電型のIII‐Ｖ族化合物半導体層を形成する工程と、上記リッジの両側に第２導電型のIII‐Ｖ族化合物半導体層を形成する工程と、上記リッジ上および上記第２導電型のIII‐Ｖ族化合物半導体層上に、第１導電型のIII‐Ｖ族化合物半導体層を再成長により形成する工程とを含む化合物半導体装置の製造方法であって、上記再成長工程は、有機金属化学気相成長法によって行われ、上記基板の温度を上昇させながら、上記第１導電型のドーパントガスの供給開始と同時に、または、上記第１導電型のドーパントガスの供給開始の後に、少なくともＧaとＡsとを含む第１導電型のIII‐Ｖ族化合物半導体層を形成する工程を含んでおり、上記第１導電型のドーパントガスの供給を開始する際の上記基板の温度、および、上記再成長させる第１導電型のIII‐Ｖ族化合物半導体層の形成を開始する際の上記基板の温度が、共に５００℃以上であり且つ５５０℃以下である。
【００５２】
この実施例によれば、上記第１導電型のIII‐Ｖ族化合物半導体層における再成長の際には、その再成長開始時または開始前から、成長室内に第１導電型のドーパントガスの供給が行われており、再成長開始時の基板温度が５００℃以上であり且つ５５０℃以下であることから、下地となる第１導電型および第２導電型の化合物半導体層からのドーパントや構成元素の再蒸発を防止することができる。また、第１導電型がｐ型である場合には、５００℃以上で且つ５５０℃以下で成長することによって、再成長界面におけるドーピング濃度をより大きくすることができる。以上のことより、再成長界面の抵抗の悪化を防止でき、且つ、再成長させる化合物半導体層の結晶性を良好に保つことが可能になり、低消費電力で動作できる化合物半導体装置の製造方法を提供することができる。
【００５３】
また、１実施例の化合物半導体装置の製造方法では、上記再成長させる第１導電型のIII‐Ｖ族化合物半導体層の成長終了時における上記基板の温度が６００℃以下であり、上記再成長工程終了後に、上記再成長した第１導電型のIII‐Ｖ族化合物半導体層の表面に電極を形成する工程を含む。
【００５４】
この実施例によれば、再成長終了時の基板温度が６００℃以下であるため、その後の工程において表面に形成される電極に対するコンタクト抵抗を低くすることができる。したがって、低い直列抵抗を実現でき、低消費電力で動作できる化合物半導体装置の製造方法を提供することが可能となる。
【００５５】
また、１実施例の化合物半導体装置の製造方法では、半導体レーザ素子が形成される。
【００５６】
この実施例によれば、ストライプ状の電流チャンネルにおける抵抗を低減して低抵抗な半導体レーザ素子が得られる。こうして、低消費電力動作が可能な半導体レーザ素子を製造することができる。
【００５７】
また、この発明の光伝送システムは、この発明の半導体レーザ素子として機能する化合物半導体装置を用いたことを特徴としている。
【００５８】
上記構成によれば、上記開口部内における再成長界面付近の抵抗値を低く保つことができ、さらに高信頼性を有し、低消費電力で動作でき、且つ、半導体レーザ素子として機能する化合物半導体装置を用いている。したがって、光伝送システムの消費電力が従来の光伝送システムに比べて低く抑えられ、寿命が長くなる。その結果、本光伝送システムを携帯機器等に搭載した場合には、その動作時間を従来よりも長くすることができる。
【００５９】
また、この発明の光ディスク装置は、この発明の半導体レーザ素子として機能する化合物半導体装置を用いたことを特徴としている。
【００６０】
上記構成によれば、上記開口部内における再成長界面付近の抵抗値を低く保つことができ、さらに高信頼性を有し、低消費電力で動作でき、且つ、半導体レーザ素子として機能する化合物半導体装置を用いている。したがって、光ディスク装置の消費電力が従来の光ディスク装置に比べて低く抑えられ、寿命が長くなる。
【発明の効果】
【００６１】
以上より明らかなように、この発明の化合物半導体装置は、開口部を有する第２導電型の化合物半導体層と、上記開口部内に形成された第１導電型の化合物半導体層とを有し、上記開口部内に形成された第１導電型の化合物半導体層によって電流経路を形成し、上記電流経路領域の少なくとも一部または上記電流経路領域の直上領域または上記電流経路領域の直下領域における第１導電型のドーピング濃度を５×１０18cm-3以上にしたので、上記電流経路領域とその近傍領域とで成る直列抵抗の増大を防止することができ。したがって、低消費電力動作を可能にできる。
【００６２】
また、この発明の化合物半導体装置は、第２導電型の第２のIII‐Ｖ族化合物半導体層に形成された開口部において、この開口部から露出している第１導電型の第１のIII‐Ｖ族化合物半導体層上に、少なくともＧaとＡsとを含み、第１導電型のドーピング濃度が５×１０18cm-3以上であり、当該化合物半導体装置の主たる動作を行う主動作層との間隔が０.１５μm以上である第３のIII‐Ｖ族化合物半導体層が形成されているので、上記開口部から露出している上記第１のIII‐Ｖ族化合物半導体層とその上に形成された上記第３のIII‐Ｖ族化合物半導体層を含む複数のIII‐Ｖ族化合物半導体層との間の界面の抵抗値を低く保つことができ、従来に比べてより低消費電力で動作することができる。さらに、上記第３のIII‐Ｖ族化合物半導体層から上記主動作層へのドーパントの拡散を防ぐことができ、良好な特性と高信頼性とを得ることができる。
【００６３】
また、この発明の化合物半導体装置の製造方法は、第１導電型または真性の第１のIII‐Ｖ族化合物半導体層上に成長された第２導電型の第２のIII‐Ｖ族化合物半導体層に開口部を形成し、上記基板の温度を上昇させながら、５００℃以上且つ５５０℃以下の所定の温度に到達すると上記成長室内への第１導電型のドーパントガスのフローを開始し、上記第１導電型のドーパントガスのフロー開始と同時にまたは開始した後に、少なくともＧaとＡsとを含む上記第１導電型の第３のIII‐Ｖ族化合物半導体層を再成長させるので、成長雰囲気を第１導電型のドーパントガスリッチにした状態で上記第３のIII‐Ｖ族化合物半導体層を再成長させることができる。したがって、上記開口部を介して第１のIII‐Ｖ族化合物半導体層からドーパントが再蒸発するのを防止することができ、再成長界面が荒れるのを防止できる。さらに、５００℃以上且つ５５０℃以下という比較的低温で上記第３のIII‐Ｖ族化合物半導体層を再成長を開始させるため、上記第１のIII‐Ｖ族化合物半導体層がＰを含んでいる場合に、上記第１のIII‐Ｖ族化合物半導体層からのＰ抜けを防止することができると共に、第１導電型がｐ型である場合にはドーピング濃度をより高めることができる。
【００６４】
こうして、上記ドーパントの再蒸発とＰ抜けとを防止することによって、再成長界面が荒れることなく良好な再成長結晶を得ることができる。したがって、再成長界面付近における電流チャンネルの抵抗増大がなく、消費電力の小さい化合物半導体装置を製造することができる。
【００６５】
また、この発明の光伝送システムは、上記開口部内における再成長界面付近の抵抗値を低く保つことができ、更に高信頼性を有し、低消費電力で動作でき、半導体レーザ素子として機能するこの発明の化合物半導体装置を用いているので、消費電力を従来よりも低く抑えることができ、長寿命化を図ることができる。したがって、本光伝送システムを携帯機器等に搭載した場合には、その動作時間を従来よりも長くできる。
【００６６】
また、この発明の光ディスク装置は、上記開口部内における再成長界面付近の抵抗値を低く保つことができ、更に高信頼性を有し、低消費電力で動作でき、半導体レーザ素子として機能するこの発明の化合物半導体装置を用いているので、消費電力を従来よりも低く抑えることができ、長寿命化を図ることができる。
【発明を実施するための最良の形態】
【００６７】
以下、この発明を図示の実施の形態により詳細に説明する。
【００６８】
・第１実施の形態
図１は、本実施の形態の化合物半導体装置としての半導体レーザ素子における概略構造を示す断面図である。尚、本実施の形態においては、上記第１導電型はｐ型であり、上記第２導電型はｎ型である。
【００６９】
この半導体レーザ素子は、ｎ型ＧaＡs基板１１上に、ｎ型ＧaＡsバッファ層１２、ｎ型Ｇa0.5Ａl0.5Ａs第１クラッド層１３、ｎ型Ｇa0.642Ａl0.358Ａs第１光ガイド層１４、多重量子井戸活性層１５、ｐ型Ｇa0.6Ａl0.4Ａs第２光ガイド層１６、ｐ型Ｇa0.5Ａl0.5Ａs第２クラッド層１７、ｐ型Ｉn0.245Ｇa0.755Ａs0.54Ｐ0.46エッチストップ層１８、ｎ型のＧa0.4Ａl0.6Ａs電流ブロック層１９、および、ｎ型ＧaＡs保護層２０が、順に積層して形成されている。そして、ｎ型ＧaＡs保護層２０およびｎ型ＧaＡlＡs電流ブロック層１９には、電流狭窄のための電流チャンネルとなるストライプ状の窓１９aが設けられている。また、ｎ型ＧaＡs保護層２０上および窓１９a内にはＧaＡs基板１１から離れる程ｐ型ドーピング濃度が低下するｐ+型ＧaＡs半導体層２１が形成され、ｐ+型ＧaＡs半導体層２１上には、ｐ型Ｇa0.5Ａl0.5Ａs第３クラッド層２２,ｐ型ＧaＡsコンタクト層２３およびｐ型ＧaＡsコンタクト層２４が、順次形成されている。
【００７０】
上記ｎ型ＧaＡs基板１１の裏面側には、ＡuＧe/Ｎi/Ａuが順次積層された多層金属薄膜でなるｎ型電極２５が形成されている。また、ｐ型ＧaＡsコンタクト層２４上には、Ｔi/Ｐt/Ａuが順次積層された多層金属薄膜でなるｐ型電極２６が形成されている。
【００７１】
図２〜図４は、図１に示す構成を有する半導体レーザ素子の各製造工程における断面図である。また、図５は、再成長時における成長温度と原料ガスフローとの制御シーケンスを示す。以下、図２〜図５に従って、上記半導体レーザ素子の製造方法について詳細に説明する。
【００７２】
先ず、図２に示すように、(１００)面を有するｎ型ＧaＡs基板１１上に、ｎ型ＧaＡsバッファ層１２(厚さ：０.５μm，Ｓiドープ：７.２×１０17cm-3)、ｎ型Ｇa0.5Ａl0.5Ａs第１クラッド層１３（厚さ：１.６μm，Ｓiドープ：５.４×１０17cm-3)、ｎ型Ｇa0.642Ａl0.358Ａs第１光ガイド層１４(厚さ：０.１μm，Ｓiドープ：５.４×１０17cm-3)、３層のＩn0.238Ｇa0.762Ａs0.5463Ｐ0.4537バリア層(各層の厚さ：基板１１側から２１５Å,７９Å,２１５Å)と２層のＩn0.1Ｇa0.9Ａs量子井戸層（各層の厚さ：４６Å）とを交互に積層してなる多重量子井戸活性層１５、ｐ型Ｇa0.6Ａl0.4Ａs第２光ガイド層１６(厚さ：０.１μm，Ｚnドープ：１.３５×１０18cm-3)、ｐ型Ｇa0.5Ａl0.5Ａs第２クラッド層１７(厚さ：０.１３μm,Ｚnドープ：１.３５×１０18cm-3)、ｐ型Ｉn0.245Ｇa0.755Ａs0.54Ｐ0.46エッチストップ層１８(厚さ：２５０Å,Ｚnドープ：１.５×１０18cm-3)、ｎ型Ｇa0.4Ａl0.6Ａs電流ブロック層１９（厚さ：０.８μm，Ｓiドープ：３×１０18cm-3)、および、ｎ型ＧaＡs保護層２０（厚さ：１００Å，Ｓiドープ：３×１０18cm-3）を、順次ＭＯＣＶＤ法によって結晶成長させる。
【００７３】
次に、図３に示すようにして、上記ｎ型ＧaＡs保護層２０およびｎ型ＧaＡlＡs電流ブロック層１９に、フォトリソグラフィ技術を用いたエッチングによってストライプ状の窓１９aを形成する。２７は上記フォトリソグラフィ技術によって形成されたレジストマスクである。上記エッチングは、Ｈ2ＳＯ4系エッチャントを使用し、ｎ型ＧaＡs保護層２０およびｎ型ＧaＡlＡs電流ブロック層１９をストライプ状にエッチングする。ｐ型ＩnＧaＡsＰエッチストップ層１８はＨ2ＳＯ4系エッチャントではエッチングされないので、再現性よくストライプ状の窓１９aを形成することが可能である。尚、本実施の形態においては、窓１９aの底部の幅を約３μmとしている。また、レジストマスク２７は、エッチング後に除去される。
【００７４】
続いて、図４に示すように、ＭＯＣＶＤ法によって、上記ｎ型ＧaＡs保護層２０上および窓１９a内に、ｐ+型ＧaＡs半導体層２１(厚さ：５０Å，ＧaＡs基板１１側のＺnドープ：５×１０19cm-3，ＧaＡs基板１１から最も離れた側のＺnドープ：２×１０19cm-3)を再成長させる。引き続き、ｐ+型ＧaＡs半導体層２１上に、ｐ型Ｇa0.5Ａl0.5Ａs第３クラッド層２２(厚さ：１.２８μm，Ｚnドープ：２.４×１０18cm-3)、ｐ型ＧaＡsコンタクト層２３(厚さ：４.４５μm，Ｚnドープ：３×１０18cm-3)、および、ｐ型ＧaＡsコンタクト層２４(厚さ：０.３μm，Ｚnドープ：１×１０20cm-3)を、順次ＭＯＣＶＤ法によって再成長させる。
【００７５】
上記再成長時における成長温度と原料ガスフローとの制御シーケンスを図５に示す。上記ストライプ状の窓１９aを形成した後の基板をＭＯＣＶＤ装置の成長室内に搬送した後に、基板加熱を開始し、基板温度が３５０℃に到達すると、Ｐの原料ガスの一例としてのＰＨ3およびＡsの原料ガスの一例としてのＡsＨ3を成長室内に流しながら基板加熱を続ける。基板温度が５５０℃に到達した後にＰＨ3の供給を停止し、ｐ型のドーパントガスの一例としてのＤＥＺnおよびＧaの原料ガスの一例としてのＴＭＧ(トリメチルガリウム)をフローしてｐ+型ＧaＡs半導体層２１の結晶成長を行う。この結晶成長の間においても基板温度の昇温を継続する。こうして、５０Åのｐ+型ＧaＡs半導体層２１の成長が終了した時点でＴＭＧフローを停止し、上記ＤＥＺnおよびＡsＨ3だけを流しながら６８５℃まで基板温度の昇温を続ける。
【００７６】
尚、Ｐの原料ガスとしては、上述したＰＨ3(フォスフィン)の他に、Ｖ族のＭＯ(有機金属)ガスであるＴＢＰ(ターシャルブチルフォスフィン)等を使用することができる。さらに、Ａsの原料ガスとしては、上述したＡsＨ３(アルシン)の他に、ＴＭＡs(トリメチル砒素)等を使用することができる。
【００７７】
また、ここでは、ｐ型のドーパントガスとして、ＤＥＺn(ジエチルジンク)を使用したが、勿論、これに限定されるものではない。例えば、ＤＭＺn(ジメチルジンク)や、ＣＰ2Ｍg(ビスシクロペンタジエニルマグネシウム)等を使用することができる。ドーパントガスは、下地の半導体層中に含まれるドーパントと同じドーパントが再成長結晶中にドーピングされるよう選択することが好ましい。ｐ型においては、特にＺnドーパントの再蒸発の問題が顕著であるから、本実施の形態においては、Ｚnをドーピングした場合に効果が大きい。
【００７８】
また、ｎ型半導体層を再成長する場合にも、勿論同種の効果がある。その場合には、特に下地の半導体層と再成長される半導体層のドーパントとしてＳe(セレン)を用いた場合に、本発明の効果が大きくなる。
【００７９】
ここで、上記ｐ+型ＧaＡs半導体層２１成長終了時の基板温度は５７０℃である。さらに、ｐ+型ＧaＡs半導体層２１成長時のドーピング濃度は、成長開始時が５×１０19cm-3であり、成長終了直前が２×１０19cm-3である。また、ｐ+型ＧaＡs半導体層２１成長後のＤＥＺn流量は、基板温度が６８５℃に達するまでｐ型ＧaＡlＡs第３クラッド層２２の成長に合わせて徐々に変化させる。
【００８０】
そして、６８５℃に到達した後に基板温度の昇温を止めて、ｐ型Ｇa0.5Ａl0.5Ａs第３クラッド層２２の結晶成長を行う。引き続き、ｐ型ＧaＡsコンタクト層２３の結晶成長を行い、基板温度を６１０℃まで下降させた後、１×１０19cm-3の濃度でＺnがドープされたｐ型ＧaＡsコンタクト層２４を結晶成長させるのである。
【００８１】
こうして、上記再成長が終了した後、上記ＧaＡs基板１１の裏面側に、抵抗加熱蒸着法を用いて、ｎ側電極２５としてＡuＧe(厚さ：１５００Å)/Ｎi(厚さ：１５０Å)/Ａu(厚さ：３０００Å)を順次積層形成し、４００℃の窒素雰囲気中で１分間加熱して電極材料の合金化処理を行う。また、ｐ型ＧaＡsコンタクト層２４上に、電子ビーム蒸着法を用いて、Ｔi(厚さ：１５００Å)/Ｐt(厚さ：５００Å)/Ａu(厚さ：３０００Å)を順次積層形成させて、ｐ側電極２６とする。こうして、本実施の形態における化合物半導体装置としての半導体レーザ素子が完成するのである。
【００８２】
こうして得られた半導体レーザ素子を所望の共振器長を有するチップサイズに分割した後、両端面に反射膜(図示せず)をコーティングすることによって、発振波長８９０nmの半導体レーザ素子として機能することができるのである。
【００８３】
この実施の形態における半導体レーザ素子は、ｎ型電流ブロック層１９によって電流狭窄されている電流経路領域(ｐ型ＧaＡs半導体層２１およびｐ型ＧaＡlＡs第３クラッド層２２)の直下に再成長界面を有し、その再成長界面近傍が５×１０18cm-3以上の第１導電型にドーピングされていることを特徴とする。このことによって、局所的に幅が狭められた電流経路領域における抵抗の増大を防いでいる。
【００８４】
さらに詳しくは、本第１実施の形態の半導体レーザ素子は、少なくともＰを含む(以下、単にＰを含むと言う場合もある)III‐Ｖ族化合物半導体層(ＩnＧaＡsＰエッチストップ層１８)と、その上に形成された少なくともＡlを含む(以下、単にＡlを含むと言う場合もある)再成長半導体層(ｐ型ＧaＡlＡs第３クラッド層２２)との界面に、ドーピング濃度が５×１０18cm-3以上である少なくともＧaとＡsとを含む(以下、単にＧaとＡsとを含むと言う場合もある)ｐ型の半導体層(ｐ+型ＧaＡs半導体層２１)を形成したことを、特徴としている。さらに、上記ＧaとＡsとを含むｐ型の半導体層と当該半導体レーザ素子の主たる動作を行う主動作層としての多重量子井戸活性層１５との間隔が０.１５μm以上であることを、特徴としている。
【００８５】
ここで、上記「主動作層」とは、本第１実施の形態の場合のように、化合物半導体装置が半導体レーザ素子である場合には「活性層」を指す。また、化合物半導体装置がＦＥＴである場合には「チャンネル層」を指し、ＨＢＴである場合には「ベース層」を指す。
【００８６】
本実施の形態における上記ｐ+型ＧaＡs半導体層２１のように半導体層中でドーピング濃度が変化する場合においては、最も小さいドーピング濃度を５×１０18cm-3以上になるように設定する。このように、ドーピング濃度が５×１０18cm-3以上のＧaとＡsとを含むｐ型の半導体層を再成長界面に成長することによって、再成長界面付近に高ドープのｐ型半導体層が形成されるため、再成長された界面の抵抗値を悪化させない効果を奏することができるのである。
【００８７】
さらに、上記不純物が５×１０18cm-3以上の濃度でドーピングされたＧaとＡsとを含むｐ型の半導体層と上記主動作層との間隔を０.１５μm以上に設定することによって、上記ＧaとＡsとを含むｐ型半導体層のドーパントが再成長時の熱履歴によって上記主動作層まで拡散することを防止することができるのである。特に、本実施の形態の場合のように、上記ＧaとＡsとを含むｐ型の半導体層(ｐ+型ＧaＡs半導体層２１)の下地となる半導体層（ｐ型Ｉn0.245Ｇa0.755Ａs0.54Ｐ0.46エッチストップ層１８)において、Ｖ族元素中におけるＰの混晶比(以下、ＰのＶ族混晶比と言う)が４０％以上である場合には、上記ＧaとＡsとを含むｐ型の半導体層と主動作層との間隔を０.２μm以上に設定することによって、上記主動作層である活性層１５へのドーパントＺnの拡散を防止することができるのである。
【００８８】
また、本実施の形態における半導体レーザ素子は、上記再成長界面に形成される５×１０18cm-3以上の濃度でドーピングされたＧaとＡsとを含む半導体層２１の層厚を、３０Å以上且つ１００Å以下とすることを特徴としている。ここで、上記膜厚が３０Åを下回ると、下地となるIII‐Ｖ族化合物半導体層１８の表面を完全に被覆することができなくなって(つまり、部分的にIII‐Ｖ族化合物半導体層１８が露出して)、再成長界面の改善効果が小さくなる。また、上記膜厚が１００Åを超えると、発振レーザ光の吸収成分となるため半導体レーザ素子の特性を低下させる恐れがあるので好ましくはない。したがって、ＧaとＡsとを含む半導体層２１の膜厚としては、３０Å以上且つ１００Å以下である必要がある。そして、この層厚の範囲において、ＧaとＡsとを含む半導体層２１のドーピング濃度は、ＧaＡs基板１１側が最も高く、ＧaＡs基板１１から最も離れた側が最も低くなっている。このような構成をとることによって、界面抵抗の低減に際して、余分なドーピングを防ぎ、再成長工程中における不必要なｐ型のドーパント拡散による悪影響を避けることができるのである。
【００８９】
ここで、上記少なくともＧaとＡsとを含む半導体層としては、本実施の形態の場合のようにＧaＡs層が好ましい。しかしながら、例えば、III族元素中における混晶比(III族混晶比)が１０％以下でＡlを含むIII‐Ｖ族化合物半導体層であれば上記ＧaＡs層に比して特性値の大きな低下は無く、さらにＡlのIII族混晶比が５％以下のIII‐Ｖ族化合物半導体層であれば上記ＧaＡs層を成長した場合と略同一の特性値を得ることができる。
【００９０】
また、上記再成長界面の抵抗値を低下させるために上記少なくともＧaとＡsとを含む半導体層に導入される高濃度のｐ型ドーパントはＺnが望ましい。その場合、Ｚnを用いることによって、Ｚnをｐ型のドーパントとして用いた上記少なくともＧaとＡsとを含む半導体層から、再成長界面を越えて、下地となるｐ型のIII‐Ｖ族化合物半導体層側への拡散が生じる。そして、大量の拡散が生じた場合には所望の素子特性に悪影響を与えることになる。しかしながら、ドーパントＺnの絶対量を制限し、再成長界面付近にのみ拡散するよう制御してやることによって、界面抵抗だけを低減することが可能となる。その場合、ドーパントＺnの絶対量を制限し、且つ、再成長界面の抵抗値を低下させるために、上述したように、ＧaＡs基板１１側のドーピング濃度を最も高くし、ＧaＡs基板１１から最も離れた側のドーピング濃度を最も低くなるように設定するのである。このようなドーピング濃度構造の製造方法については、後に述べることにする。
【００９１】
さらに、上記ＧaとＡsとを含む半導体層２１の下地となるｐ型のIII‐Ｖ族化合物半導体層１６,１７およびＰを含むIII‐Ｖ族化合物半導体層１８のドーパントもＺnであることが望ましい。その場合、下地半導体層のドーパントもＺnであることによって、その上に位置するＺnがドーピングされた上記ＧaとＡsとを含む半導体層２１を成長する際にＺn材料の再蒸発が防止されて、界面の抵抗悪化を防ぐ効果が生ずるのである。
【００９２】
上述の効果は、本実施の形態のように、ｎ型の半導体層の一部に窓を設け、この窓部分を電流チャンネルとして、上記ｎ型の半導体層の上下をｐ型の半導体層で挟んだ構成であって、基板側のｐ型の半導体層が上記少なくともＰを含むIII‐Ｖ族化合物半導体層であるような化合物半導体装置において、特に有効である。尚、導電型が逆であっても同様である。その理由は、上述のように、ある領域に電流チャンネルが制限される構造の場合には、この電流チャンネルを形成する半導体層界面の抵抗の影響が、上記電流チャンネルの構造以外の構造に比べて非常に大きく寄与するためである。そして、上記化合物半導体装置を本実施の形態のような半導体レーザ素子とした場合には、上記電流チャンネルの幅は数μm程度であるので、上述したような素子抵抗値の改善効果は特に大きくなるのである。
【００９３】
本実施の形態における半導体レーザ素子の製造方法においては、再成長時に、５５０℃以上且つ６００℃以下の低成長温度でｐ+型ＧaＡs半導体層２１を形成している。その場合には、ｐ+型ＧaＡs層２１を成長させるまで成長室中にＰＨ3ガスおよびＡsＨ3ガスをフローしていることと、比較的低い成長温度で成長させることとから、少なくともＰを含むIII‐Ｖ族化合物半導体層(ＩnＧaＡsＰエッチストップ層１８)からのＰ抜けおよびＡs抜けを抑制することができる。さらに、５００℃〜５５０℃の何れかの温度に到達した後に、ＤＥＺnのフローをも開始している。このように、５５０℃以下の成長温度でＰＨ3およびＤＥＺnをフローしておくことによって、成長室内はＰ,ＡsおよびＺnがリッチな雰囲気となり、下地であるＰを含むIII‐Ｖ族化合物半導体層１８からの上記Ｐ抜け,Ａs抜けおよびｐ型のIII‐Ｖ族化合物半導体層１６,１７およびＰを含むIII‐Ｖ族化合物半導体層１８からのＺnの蒸発とを防ぐことが可能になる。さらに、６００℃以下でｐ+型ＧaＡsを成長することにより、Ｚnのドーピング濃度を十分に高めることができる。これらのことにより、再成長界面の荒れを防止し良好な再成長半導体結晶を得ることができると共に、上記再成長界面の抵抗を低減することが可能になる。特に、本実施の形態のように、Ｖ族元素としてＰとＡsの両方を含むＩnＧaＡsＰ半導体層に対しては、Ｐ抜けおよびＡs抜けが防止されることで、当初所望のＡs/Ｐ比を維持することができ、再成長界面の荒れ防止の効果が大きい。さらに、本実施の形態のごとく、製造される化合物半導体装置が半導体レーザ素子である場合には、上記再成長界面のラフネス低減によって内部損失が減るため、発振閾値電流値や効率を改善できる効果もある。
【００９４】
また、本実施の形態における半導体レーザ素子の製造方法によれば、上記ｐ+型ＧaＡs層２１を、基板温度を昇温させながら成長させるようにしている。この場合、基板温度が高くなる程ｐ型のドーピング濃度が低下するようになる。したがって、ｐ型のドーピング量を自動的に制限することができ、界面抵抗の低減を行うに際して不必要に余分なｐ型ドーピングを行うことを避けることができるのである。また、次に述べるように、ｐ+型ＧaＡs層２１上にＡlを含む半導体層(ｐ型ＧaＡlＡs第３クラッド層２２)を成長させる場合は、ｐ+型ＧaＡs層２１の成長温度よりも高温で成長する方が良い。そのためにも、本実施の形態においては、昇温しながらｐ+型ＧaＡs層２１を成長させるようにしている。こうすることによって、次に成長する上記Ａlを含む半導体層２２の成長開始までの時間を短縮でき、ＭＯＣＶＤ装置のスループットを向上させることができるのである。
【００９５】
また、本実施の形態における半導体レーザ素子の製造方法によれば、上記成長温度が６００℃に到達するまでにｐ+型ＧaＡs層２１の結晶成長を終了するようにしている。このように、６００℃よりも低い成長温度で、膜厚が３０Å以上且つ１００Å以下のｐ+型ＧaＡs層２１を形成することによって、その後に基板温度を６００℃以上に昇温させても上記Ｐ抜けは発生することはない。逆に、ｐ+型ＧaＡs層２１の成長終了時における基板温度が６００℃以上の場合には、ｐ+型ＧaＡs層２１成長中におけるＰ抜けの発生が無視できなくなり、ｐ+型ＧaＡs層２１自体の結晶性が低下してしまうのである。
【００９６】
本実施の形態によれば、上記ｐ+型ＧaＡs層２１を５５０℃〜６００℃で成長した後、ＤＥＺnおよびＡsＨ3を流しながら基板加熱を続け、基板温度が６８５℃となった後に、少なくともＡlを含むIII‐Ｖ族化合物半導体層２２を結晶成長している。このようにＡlを含む半導体層を比較的高い成長温度で成長させることによって、上記Ａlを含む半導体層２２への酸素の取り込まれによるＡl酸化に起因する半導体レーザ素子の信頼性の低下を防止し、作成される化合物半導体装置の動作時における信頼性を向上させることができるのである。
【００９７】
化合物半導体装置が半導体レーザ素子として用いられる場合には、Ａlを含む層が酸化されると深い準位が形成されて、その部分で光吸収が起こってしまう。そのために、上述したように半導体レーザ素子の信頼性が低下するばかりではなく、発振閾値電流値や効率等の半導体レーザ素子の静特性をも悪化させてしまうことになる。尚、Ａlを含む半導体層２２の成長温度が６５０℃以上であれば、酸素の取り込まれによるＡlの酸化を十分に防止することができるのである。
【００９８】
上述したように、本実施の形態における半導体レーザ素子の製造方法においては、上記Ｐ抜けおよびＺnの再蒸発を防止するようにしている。そのために、良好な再成長界面および良好な再成長結晶を得ることが可能である。また、Ａlを含む半導体層２２への酸素の取り込まれによるＡl酸化の問題が無くなり、素子抵抗を低く保ちつつ、化合物半導体装置としての信頼性を向上させることができるのである。
【００９９】
尚、本実施の形態においては、この発明を発振波長８９０nm帯の半導体レーザ素子に適用した場合を例に挙げて説明しているが、これに限られるものではない。例えば、７８０nm帯や６５０nm帯等の他の発振波長帯の半導体レーザ素子に適用できることは言うまでも無い。さらに、部分的に露出しているＰを含むｐ型のIII‐Ｖ族化合物半導体層上に複数のIII‐Ｖ族化合物半導体層を結晶再成長させる工程を含む化合物半導体装置、例えば、上記ＨＢＴやＦＥＴやＬＥＤ(発光ダイオード)等とその製造方法にも好適に適用することができる。
【０１００】
尚、上記実施の形態においては、上記ｎ型ＧaＡsバッファ層１２からｎ型ＧaＡs保護層２０までの結晶成長、および、ｐ+型ＧaＡs層２１からｐ型ＧaＡsコンタクト層２４までの再成長を、ＭＯＣＶＤ法によって行っている。しかしながら、この発明はこれに限定されるものではなく、ＭＢＥ法によって行っても構わない。
【０１０１】
・第２実施の形態
図６は、本第２実施の形態の化合物半導体装置としての半導体レーザ素子における概略構造を示す断面図である。尚、本実施の形態においては、上記第１導電型はｐ型であり、上記第２導電型はｎ型である。
【０１０２】
この半導体レーザ素子は、ｎ型ＧaＡs基板３１上に、ｎ型ＧaＡsバッファ層３２、ｎ型Ｇa0.5Ａl0.5Ａs第１クラッド層３３、ｎ型Ｇa0.6Ａl0.４Ａs第１光ガイド層３４、多重量子井戸活性層３５、ｐ型Ｇa0.6Ａl0.4Ａs第２光ガイド層３６、ｐ型Ｇa0.5Ａl0.5Ａs第２クラッド層３７、ｐ型ＧaＡsエッチストップ層３８、ｐ型Ｇa0.５Ａl0.５Ａs第３クラッド層３９、および、ｐ型ＧaＡsキャップ層４０が、順に積層して形成されており、第３クラッド層３９およびキャップ層４０がストライプ状のリッジに加工されている。また、上記リッジの両側には、ｎ型Ｇａ０.３Ａｌ０.７Ａｓ電流ブロック層４１、ｎ型ＧaＡs電流ブロック層４２、および、ｐ型ＧaＡsキャップ層４３が形成され、上記リッジおよび電流ブロック層４２上には、ｐ型ＧaＡsコンタクト層４４が形成されている。
【０１０３】
上記ｎ型ＧaＡs基板３１の裏面側には、ＡuＧe/Ｎi/Ａuが順次積層された多層金属薄膜でなるｎ型電極４５が形成されている。また、ｐ型ＧaＡsコンタクト層４４上には、Ｔi/Ｐt/Ａuが順次積層された多層金属薄膜でなるｐ型電極４６が形成されている。
【０１０４】
図７〜図１１は、図６に示す構成を有する半導体レーザ素子の各製造工程における断面図である。また、図１２は、ｐ型ＧaＡsコンタクト層４４の再成長時における成長温度と原料ガスフローとの制御シーケンスを示す。以下、図７〜図１１および図１２に従って、上記半導体レーザ素子の製造方法について詳細に説明する。
【０１０５】
先ず、図７に示すように、(１００)面を有するｎ型ＧaＡs基板３１上に、ｎ型ＧaＡsバッファ層３２(厚さ：０.５μm，Ｓiドープ：７.２×１０17cm-3)、ｎ型Ｇa0.5Ａl0.5Ａs第１クラッド層３３(厚さ：１.８μm，Ｓiドープ：５.４×１０17cm-3）、ｎ型Ｇa0.6Ａl0.4Ａs第１光ガイド層３４(厚さ：０.１μm，Ｓiドープ：５.４×１０17cm-3）、３層のＩn0.2Ｇa0.8Ａs0.5Ｐ0.5バリア層(各層の厚さ：基板１１側から２００Å,５０Å,２００Å)と２層のＩn0.065Ｇa0.935Ａs量子井戸層(各層の厚さ：５０Å)とを交互に積層してなる多重量子井戸活性層３５、ｐ型Ｇa0.6Ａl0.4Ａs第２光ガイド層３６(厚さ：０.１μm，Ｚｎドープ：１.３５×１０18cm-3)、ｐ型Ｇa0.5Ａl0.5Ａs第２クラッド層３７(厚さ：０.１５μm,Ｚｎドープ：１.３５×１０18cm-3)、ｐ型ＧaＡsエッチストップ層３８(厚さ：４０Å,Ｚｎドープ：１.５×１０18cm-3）、ｐ型Ｇa0.5Ａl0.5Ａs第３クラッド層３９(厚さ：１.２８μm，Ｓiドープ：３×１０18cm-3)、および、ｐ型ＧaＡsキャップ層４０(厚さ：０.７５μm，Ｓiドープ：１×１０20cm-3)を、順次ＭＯＣＶＤ法によって結晶成長させる。
【０１０６】
次に、図８に示すように、上記ｐ型ＧａＡｓキャップ層４０上に６μm幅のレジストマスク４７を通常のフォトリソグラフィ技術により形成し、レジストマスク４７以外のｐ型ＧaＡsキャップ層４０およびｐ型Ｇa0.5Ａl0.5Ａs第３クラッド層３９をエッチング除去し、ストライプ状のリッジを形成する。このとき、ｐ型Ｇa0.5Ａl0.5Ａs第３クラッド層３９とｐ型ＧaＡsエッチストップ層３８とで選択性を有するエッチャントを用いて、ｐ型ＧaＡsエッチストップ層３８でエッチングが停止するようにし、リッジ高さの形成精度を高めると共に、リッジ幅を制御している。本実施の形態においては、リッジの底部の幅が２.７μmになるように調整している。
【０１０７】
上記リッジ上のレジストマスク４７を除去した後、図９に示すように、ｎ型Ｇa0.3Ａl0.7Ａs電流ブロック層４１(厚さ：０.６μm，Ｓiドープ：１×１０17cm‐3)、ｎ型ＧaＡs電流ブロック層４２(厚さ：０.３μm，Ｓiドープ：１×１０18cm−3)、ｐ型ＧaＡsキャップ層４３(厚さ：１.０５μm，Ｚnドープ：１×１０18cm-3)を、順次ＭＯＣＶＤ法により第２回目の結晶成長層として形成する。このとき、リッジの両側およびリッジの上部に結晶成長が進み、リッジ上部では山型の突起状に成長膜が形成される。
【０１０８】
その上にレジストを全面塗布し、全面露光を行って現像時間を調整することにより、上記リッジ上部の山型の突起部が露出するまでレジストを除去する。その結果、リッジ上のレジストは除去され、リッジ外のレジストは残ったままになっている。この状態でエッチングを行うことによって、リッジ上に形成された第２回目の結晶成長層と第１回目の結晶成長とにより形成されたｐ型ＧaＡsキャップ層４０の上側一部(厚さ：０.０５μm程度)を除去する。その後にレジストを除去した状態を図１０に示す。
【０１０９】
続いて、図１１に示すように、ｐ型ＧaＡsコンタクト層４４(厚さ：４μm)を第３回目の結晶成長層として、ＭＯＣＶＤ法を用いて形成する。成長開始時のｐ型ドーピング濃度は、後述するような成長温度および原料ガスフローを行うことにより、５×１０19cm-3であり、そこから徐々に３×１０18cm-3までドーピング濃度を減少させ、トータル３.７μmとなるまで成長を継続する。最上層の厚さ０.３μmの領域は、電極との接触抵抗を低下させるため、再度１×１０19cm-3にまでドーピング濃度を高めている。
【０１１０】
上記第３回目の結晶成長時における成長温度と原料ガスフローとの制御シーケンスを図１２に示す。上記リッジ上に形成された第２回目の結晶成長層および第１回目の結晶成長によって形成されたｐ型ＧaＡsキャップ層４０の上側一部をエッチング除去し、レジストも除去した後の基板をＭＯＣＶＤ装置の成長室内に搬送した後に、基板加熱を開始する。
【０１１１】
図１２に示すように、基板温度(成長温度)が３５０℃に到達するとＡsの原料ガスの一例としてのＡsＨ3を成長室内に流しながら基板加熱を続ける。基板温度が５５０℃に到達した後、ｐ型のドーパントガスの一例としてのＤＥＺnおよびＧaの原料ガスの一例としてのＴＭＧをフローしてｐ型ＧaＡsコンタクト層４４の結晶成長を開始しつつ、６８５℃まで基板温度の昇温を続ける。上述したように、結晶成長開始時のｐ型ドーピング濃度は５×１０19cm−3である。
【０１１２】
ここでは、成長開始前からＡsＨ3を流しておくことで、基板温度を昇温させる最中で、且つ、再成長開始前の半導体表面からのＡsの再蒸発を防止している。
【０１１３】
６８５℃に到達した後に基板温度の昇温は止めるが、成長層厚が３.７μmとなるところまでｐ型ＧaＡsコンタクト層４４の結晶成長は継続する。成長温度６８５℃におけるｐ型ドーピング濃度は３×１０18cm‐3である。その後、続けて基板温度を５９５℃まで下降させることによってＺnのドーピング濃度を１×１０19cm-3に高めて、さらに０.３μmの結晶成長を行うのである。
【０１１４】
こうして、上記３回目の再成長が終了した後、上記ＧaＡs基板３１の裏面側に、抵抗加熱蒸着法を用いて、ｎ側電極４５としてＡuＧe(厚さ：１５００Å)/Ｎi(厚さ：１５０Å)/Ａu(厚さ：３０００Å)を順次積層形成し、４００℃の窒素雰囲気中で１分間加熱して電極材料の合金化処理を行う。また、ｐ型ＧaＡsコンタクト層４４上に、電子ビーム蒸着法を用いて、Ｔi(厚さ：１５００Å)/Ｐt(厚さ：５００Å)/Ａu(厚さ：３０００Å)を順次積層形成させて、ｐ側電極４６とする。こうして、本実施の形態における化合物半導体装置としての半導体レーザ素子が完成するのである。
【０１１５】
本実施の形態における半導体レーザ素子は、ｐ型にドーピングされたリッジの両側に、ｎ型のＧa0.3Ａl0.7Ａs電流ブロック層４１およびｎ型ＧsＡs電流ブロック層４２を形成することによって、リッジに対する電流狭窄を実現したリッジ埋め込み型半導体レーザ素子であり、上記リッジが電流経路領域となる。
【０１１６】
本実施の形態においては、再成長界面の下地半導体層となるリッジ頂部のｐ型ＧaＡsキャップ層４０を１×１０20cm-3にドーピングし、再成長半導体層であるｐ型ＧaＡsコンタクト層４４の再成長界面側を５×１０19cm-3にドーピングすることによって、電流経路となる上記電流狭窄部(リッジ)の抵抗を下げることができた。
【０１１７】
他方の導電型の化合物半導体層によりその電流経路の幅が狭められた(電流狭窄された)領域は、その領域が高抵抗化した際に、化合物半導体装置全体の直列抵抗を大きく悪化させてしまうが、上述した本実施の形態の半導体レーザ素子の例のように、そのような電流狭窄領域の中の少なくとも一部とその直上領域とのドーピング濃度を５×１０18cm-3以上にすることによって、上記直列抵抗の悪化を防止でき、その結果、低消費電力で動作できる化合物半導体装置を得ることができた。
【０１１８】
電流狭窄された領域の抵抗を低下させ、化合物半導体装置全体の直列抵抗を改善するためには、上述のように、電流経路領域または上記電流経路領域の直上領域または上記電流経路領域の直下領域の少なくとも一部を５×１０18cm-3以上にドーピングすればよい。
【０１１９】
ここで、上記「電流経路領域の直上領域」および「電流経路領域の直下領域」とは、上記第１導電型の化合物半導体層からなる(電流狭窄されている)電流経路の最上部および最下部に対して連続的に結晶成長された化合物半導体層と、それらの化合物半導体層の最外層に接する化合物半導体層における上記最外層との界面近傍までとを指す。そして、上記各化合物半導体層のうち、上記基板側の各化合物半導体層を「電流経路領域の直下領域」とし、上記基板と反対側の化合物半導体層を「電流経路領域の直上領域」とする。上述の本実施の形態においては、電流狭窄されているのは、ｐ型ＧaＡlＡs第３クラッド層３９であるから、この第３クラッド層３９に対して連続的に結晶成長されたｐ型ＧaＡsキャップ層４０と、そのｐ型ＧaＡsキャップ層４０の最外層に接するｐ型ＧaＡsコンタクト層４４のうちｐ型ＧaＡsキャップ層４０との界面近傍までを「電流経路領域の直上」とするのである。
【０１２０】
上記「電流経路領域の直上」領域は、電流経路(電流狭窄された)領域から１.５μm以内となるような構造とすることが好ましい。また、「電流経路領域の直下」領域は、上記第１実施の形態において述べたように、主動作層から少なくとも０.１５μm以上離すことが好ましい。尚、結晶成長が不連続となっている界面(再成長界面)では、一般に、結晶中に酸素が多く取り込まれる傾向にある。
【０１２１】
この直列抵抗低減効果は、本実施の形態の半導体レーザ素子のように、再成長界面近傍と５×１０18cm-3以上にドーピングした領域とを一致させることによって、さらに大きくすることができる。
【０１２２】
さらに、本実施の形態の半導体レーザ素子においては、３回目の結晶成長を行う際に、上述したように、ｐ型ＧaＡsコンタクト層４４を成長させる前から、ＡsＨ3を成長室内に供給している。したがって、そのことによって、リッジ頂部のｐ型ＧaＡsキャップ層４０およびリッジ両側のｐ型ＧaＡsキャップ層４３夫々の半導体層からのＡsの再蒸発を防止できる。その結果、３回目の結晶成長の下地となる上記ｐ型キャップ層４０,４３の表面の荒れが防止され、良好な結晶品質のｐ型ＧaＡsコンタクト層４４を成長することが可能となる。
【０１２３】
また、本実施の形態においては、ｐ側電極４６直下のｐ型ＧaＡsコンタクト層４４の基板(成長)温度を６００℃以下の５９５℃とすることによって、そのドーピング濃度を高めてｐ側電極４６として使用したＴi/Ｐt/Ａuに対するコンタクト抵抗(オーミック抵抗)を低下させることができる。
【０１２４】
本実施の形態においては、このように、電流狭窄されることによって、その幅が狭められた電流経路領域およびその近傍の界面・バルクの抵抗と、ｐ側電極に対するコンタクト抵抗との両方を低下させ、且つ、良好な結晶性を有する再成長層が形成でき、それによって、低い直列抵抗を実現して低消費電力動作が可能な半導体レーザ素子を提供することができる。
【０１２５】
・第３実施の形態
本実施の形態は、上記第１実施の形態における半導体レーザ素子を用いた光伝送モジュールおよびこの光伝送モジュールを用いた光伝送システムに関する。図１３は、光伝送モジュール５１を示す断面図である。また、図１４は、図１３における光源の部分を示す斜視図である。
【０１２６】
本光伝送モジュール５１では、光源として、上記第１実施の形態において説明した発振波長８９０nmのＩnＧaＡs系半導体レーザ素子(レーザチップ)５２を用いている。また、受光素子５３として、シリコン(Ｓi)のpinフォトダイオードを用いている。尚、上記光伝送システムにおいては、信号を送受信する相手側も同じ光伝送モジュール５１を備えていることを前提としている。
【０１２７】
図１３において、回路基板５４上には半導体レーザ駆動用の正負両電極のパターン(図示せず)が形成されており、レーザチップ５２を搭載する部分には深さが３００μmの凹部５４aが設けられている。この凹部５４aの底部は平坦になっており、この平坦部上にレーザチップ５２が搭載されたレーザマウント(マウント材)５５を半田で固定する。レーザマウント５５の正電極５６の平坦部５７(図１４参照)は、回路基板５４上のレーザ駆動用正電極部(図示せず)とワイヤ５８aによって電気的に接続されている。また、凹部５４aはレーザ光の放射を妨げない程度の深さになっており、表面の粗さが放射角に影響を与えないようになっている。
【０１２８】
上記受光素子５３は、上記レーザマウント５５と同様に回路基板５４に実装されて、ワイヤ５８bによって電気信号が取り出されるようになっている。この他に、回路基板５４上には、レーザ駆動用や受信信号処理用のＩＣ回路(集積回路)５９が実装されている。
【０１２９】
また、上記回路基板５４の凹部５４aに搭載されたレーザマウント５５は、シリコン樹脂６０によって封止されている。この樹脂封止は、回路基板５４におけるレーザマウント５５が固定された凹部５４aの部分に液状のシリコン樹脂６０を適量滴下し、８０℃で約５分間加熱してゼリー状になるまで硬化させることによって行われる。上述のように滴下されたシリコン樹脂６０は、表面張力のために凹部５４a内に留まり、レーザマウント５５を覆い且つ凹部５４aに固定するのである。尚、本実施の形態においては、回路基板５４上に凹部５４aを設け、この凹部５４a内にレーザマウント５５を実装しているが、シリコン樹脂６０は表面張力によってレーザチップ５２の表面およびその近傍に留まるので、凹部５４aは必ずしも設ける必要はない。
【０１３０】
さらに、上記回路基板５４上全体が、透明なエポキシ樹脂モールド６１によって被覆されている。その際に、レーザチップ５２の上面には、放射角制御のためのレンズ部６２が形成され、受光素子５３の上面には信号光を集光するためのレンズ部６３が形成されている。このレンズ部６２とレンズ部６３とは一体と成ってモールドレンズを構成している。
【０１３１】
次に、図１４に従って上記レーザマウント５５について詳細に説明する。図１４において、レーザチップ５２は、Ｌ字型のヒートシンク６４の垂直部６４aにＩn糊剤を用いてダイボンドされている。ここで、レーザチップ５２は、上記第１実施の形態におけるＩnＧaＡs系半導体レーザ素子であり、そのチップ下面５２bには高反射膜(図示せず)がコーティングされる一方、チップ上面５２aには低反射膜(図示せず)がコーティングされている。これらの反射膜は、レーザチップ５２端面の保護も兼ねている。
【０１３２】
上記ヒートシンク６４の基部６４bには、正電極５６がヒートシンク６４と導通しないように絶縁物によって固着されている。この正電極５６とレーザチップ５２表面のｐ型電極５２cとは、金ワイヤ５８cによって接続されている。上記構成を有するレーザマウント５５は、図１３に示すように、回路基板５４の凹部５４aにおける平坦部に形成された負電極(図示せず)に半田で固定される一方、正電極５６上部の平坦部５７と回路基板５４上のレーザ駆動用正電極部(図示せず)とがワイヤ５８aで接続される。このように配線されることによって、発振によってレーザビーム６５を得ることが可能な光伝送モジュール５１が完成する。
【０１３３】
図１５は、上記光伝送モジュール５１を用いた光伝送システムの概観図である。上述したように、この光伝送システムでは、相手側が同じ光伝送モジュール５１を保持して、光信号の送受信を行うことを前提としている。図１５に示す光伝送システムは、パーソナルコンピュータ７１と基地局７２とにおいて、光(赤外線)によるデータ通信を行うものである。
【０１３４】
上記パーソナルコンピュータ７１における操作面には、図１３および図１４に示す構成を有する光伝送モジュール５１が、光出射面および受光面を上方に向けて搭載されている。また、基地局７２は、部屋の天井に設置されており、図１３および図１４に示す構成を有する光伝送モジュール(図示せず)５１が光出射面および受光面を下方に向けて搭載されている。そして、パーソナルコンピュータ７１を端末として使用し、基地局７２サーバとして使用することによって、光(赤外線)によるデータ通信を行うのである。
【０１３５】
例えば、上記パーソナルコンピュータ７１に搭載されている光伝送モジュール５１の光源(レーザチップ５２)から、特定の情報を表す信号光(データ信号が重畳されたレーザ光)が出射される。そうすると、この信号光は、基地局７２に搭載されている光伝送モジュール５１の受光素子５３によって受信される。同様にして、基地局７２から発信された信号光はパーソナルコンピュータ７１側の受光素子５３によって受信されるのである。
【０１３６】
その場合において、本実施の形態における光伝送モジュール５１は、上述したように再成長膜界面付近の抵抗値の悪化が無く、さらに高信頼性を有する半導体レーザ素子を使用しているため、光伝送モジュール５１の消費電力を従来の光伝送モジュールに比べて低く抑えることができる。すなわち、本実施の形態によれば、省エネルギーで環境に与える負荷がより小さく、長寿命な光伝送システムを提供することができるのである。さらに、本光伝送システムを携帯機器等に搭載した場合には、その動作時間を従来の光伝送システムよりも延長させることができるのである。
【０１３７】
・第４実施の形態
本実施の形態は、上記第１実施の形態の構成を有する半導体レーザ素子(但し、発振波長を光ディスク用に調整)を用いた光ディスク装置に関する。図１６は、本実施の形態における光ディスク装置の構成図である。この光ディスク装置は、光ディスク８１にデータを書き込んだり、光ディスク８１に書き込まれたデータを再生したりするものであり、その際に用いる発光素子として、上記第１実施の形態の構成を有する半導体レーザ素子８２を備えている。
【０１３８】
以下、本光ディスク装置の構成および動作について説明する。本光ディスク装置は、書き込みの際には、半導体レーザ素子８２から出射された信号光(データ信号が重畳されたレーザ光)はコリメートレンズ８３を通過して平行光となり、ビームスプリッタ８４を透過する。そして、λ/４偏光板８５によって偏光状態が調節された後に、レーザ光照射用対物レンズ８６によって集光されて光ディスク８１を照射する。こうして、データ信号が重畳されたレーザ光によって、光ディスク８１にデータが書き込まれる。
【０１３９】
一方、読み出しの際には、上記半導体レーザ素子８２から出射されたデータ信号が重畳されていないレーザ光が、上記書き込みの場合と同じ経路を辿って光ディスク８１を照射する。そして、データが記録された光ディスク８１の表面で反射されたレーザ光は、レーザ光照射用対物レンズ８６およびλ/４偏光板８５を経た後、ビームスプリッタ８４で反射されて進行方向が９０°変更される。その後、再生光用対物レンズ８７によって集光され、信号検出用受光素子８８に入射される。そして、こうして信号検出用受光素子８８内で、入射したレーザ光の強弱に応じて光ディスク８１から読み出されたデータ信号が電気信号に変換され、信号光再生回路８９によって元の情報信号に再生されるのである。
【０１４０】
本実施の形態における光ディスク装置においては、上述したように、再成長膜界面付近の抵抗値の悪化が無く、さらに高信頼性を有する半導体レーザ素子８２を使用している。したがって、光ディスク装置の消費電力を、従来の光ディスク装置に比べて低く抑えることができるのである。
【０１４１】
尚、この発明の化合物半導体装置、化合物半導体装置の製造方法、光伝送システム、および、光ディスク装置は、上記第１および第２の実施の形態における化合物半導体装置およびその製造方法、上記第３実施の形態における光伝送システム、および、上記第４実施の形態における光ディスク装置に、限定されるものではない。例えば、井戸層・障壁層の層厚や層数等、この発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論のことである。
【産業上の利用可能性】
【０１４２】
本発明の化合物半導体装置およびその製造方法は、III‐Ｖ族化合物半導体層の上に再成長半導体層の再成長を行う際の再成長界面付近の抵抗を低減すると共に、再成長界面の荒れを防止するのに有用であり、半導体レーザ素子やＨＢＴに利用することができる。
【図面の簡単な説明】
【０１４３】
【図１】この発明の化合物半導体装置としての半導体レーザ素子における断面図である。
【図２】図１に示す半導体レーザ素子の製造工程中における断面図である。
【図３】図２に続く製造工程中における断面図である。
【図４】図３に続く製造工程中における断面図である。
【図５】再成長時における成長温度と原料ガスフローとの制御シーケンスを示す図である。
【図６】この発明の化合物半導体装置としての第２の半導体レーザ素子における断面図である。
【図７】図６に示す第２の半導体レーザ素子の製造工程中における断面図である。
【図８】図７に続く製造工程中における断面図である。
【図９】図８に続く製造工程中における断面図である。
【図１０】図９に続く製造工程中における断面図である。
【図１１】図１０に続く製造工程中における断面図である。
【図１２】図６に示す第２の半導体レーザ素子の第３回目の結晶成長(再成長)時における成長温度と原料ガスフローとの制御シーケンスを示す図である。
【図１３】図１に示す半導体レーザ素子を用いた光伝送モジュールの断面図である。
【図１４】図１３における光源の部分を示す斜視図である。
【図１５】この発明の光伝送システムの概観図である。
【図１６】この発明の光ディスク装置の構成図である。
【図１７】従来の半導体レーザ素子の断面図である。
【図１８】図１７に示す半導体レーザ素子の製造工程中における断面図である。
【図１９】図１８に続く製造工程中における断面図である。
【図２０】図１９に続く製造工程中における断面図である。
【符号の説明】
【０１４４】
１１,３１…ｎ型ＧaＡs基板、
１２,３２…ｎ型ＧaＡsバッファ層、
１３,３３…ｎ型ＧaＡlＡs第１クラッド層、
１４,３４…ｎ型ＧaＡlＡs第１光ガイド層、
１５,３５…多重量子井戸活性層、
１６,３６…ｐ型ＧaＡlＡs第２光ガイド層、
１７,３７…ｐ型ＧaＡlＡs第２クラッド層、
１８…ＩnＧaＡsＰエッチストップ層、
１９,４１…ｎ型ＧaＡlＡs電流ブロック層、
２０…ｎ型ＧaＡs保護層、
２１…ｐ+型ＧaＡs半導体層、
２２,３９…ｐ型ＧaＡlＡs第３クラッド層、
２３,２４,４４…ｐ型ＧaＡsコンタクト層、
２５,４５…ｎ側電極、
２６,４６…ｐ側電極、
３８…ｐ型ＧaＡsエッチストップ層
４０…ｐ型ＧaＡsキャップ層
４２…ｎ型ＧaＡs電流ブロック層
４３…ｐ型ＧaＡsキャップ層
５１…光伝送モジュール、
５２…ＩnＧaＡs系半導体レーザ素子(レーザチップ)、
５３…受光素子、
５４…回路基板、
５５…レーザマウント、
５６…正電極、
６０…シリコン樹脂、
６１…エポキシ樹脂モールド、
６２,６３…レンズ部、
６４…ヒートシンク、
６５…レーザビーム、
７１…パーソナルコンピュータ、
７２…基地局、
８１…光ディスク、
８２…半導体レーザ素子、
８３…コリメートレンズ、
８４…ビームスプリッタ、
８５…λ/４偏光板、
８６…レーザ光照射用対物レンズ、
８７…再生光用対物レンズ、
８８…信号検出用受光素子、
８９…信号光再生回路。
【図１】
2005223316.tif 000003
【図２】
2005223316.tif 000004
【図３】
2005223316.tif 000005
【図４】
2005223316.tif 000006
【図５】
2005223316.tif 000007
【図６】
2005223316.tif 000008
【図７】
2005223316.tif 000009
【図８】
2005223316.tif 000010
【図９】
2005223316.tif 000011
【図１０】
2005223316.tif 000012
【図１１】
2005223316.tif 000013
【図１２】
2005223316.tif 000014
【図１３】
2005223316.tif 000015
【図１４】
2005223316.tif 000016
【図１５】
2005223316.tif 000017
【図１６】
2005223316.tif 000018
【図１７】
2005223316.tif 000019
【図１８】
2005223316.tif 000020
【図１９】
2005223316.tif 000021
【図２０】
2005223316.tif 000022