(57)【要約】  【課題】  半導体装置を形成する際に、半導体装置の小型化を可能とする集合基板の製造方法及びそれを用いた半導体装置の製造方法を提供する。  【解決手段】  集合基板の切断予定領域に外部電極形成用穴部を形成すると同時に位置合わせ用穴部を形成する。その後、外部電極形成用穴部の内壁に、集合基板の表面に実装する半導体素子の電極と接続する外部電極を形成する。この集合基板上に半導体素子を実装し、樹脂封止した後、先に形成した位置合わせ用穴部を基準として位置合わせを行い、個片化を行う。【選択図】  図３
2005223045.tif 000002
【特許請求の範囲】
【請求項１】
集合基板の切断予定領域に穴部を形成した後、該穴部の内壁に、前記集合基板の一主面に実装する半導体素子の電極と接続し、前記集合基板の別の一主面側に導出する外部電極を形成する集合基板の製造方法において、
前記集合基板の別の一主面から、外部電極形成用穴部を形成すると共に、位置合わせ用穴部を形成する工程と、
該集合基板の一主面に実装する半導体素子の電極と接続する内部電極と、該内部電極に接続し、前記外部電極形成用穴部から前記集合基板の別の一主面側に導出する外部電極を形成する工程とを含むことを特徴とする集合基板の製造方法。
【請求項２】
請求項１記載の集合基板の製造方法において、前記集合基板の別の一主面からレーザー光を照射し、少なくとも前記位置合わせ用穴部を形成することを特徴とする集合基板の製造方法。
【請求項３】
集合基板の一主面に半導体素子を実装し、該一主面を樹脂封止した後、該集合基板を切断し、個々の半導体装置に個片化する半導体装置の製造方法において、
前記集合基板の一主面に実装する半導体素子の電極と接続する内部電極と、前記集合基板の別の一主面に開口する外部電極形成用穴部及び位置合わせ用穴部と、前記内部電極に接続し、前記外部電極形成用穴部から前記集合基板の別の一主面側に導出する外部電極を備えた前記集合基板を用意する工程と、
該集合基板の一主面に半導体素子を搭載し、該半導体素子の電極と前記内部電極との接続を形成する工程と、
該集合基板の一主面を樹脂封止する工程と、
前記位置合わせ用穴部を基準として位置合わせを行い、前記外部電極形成用穴部を分割する位置で、前記樹脂封止された集合基板を切断し、個々の半導体装置に個片化する工程とを備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集合基板の表面に半導体素子を実装し、樹脂封止を行った後、切断して半導体装置を形成する集合基板の製造方法及びそれを用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置は小型化、高密度化が求められ、ＣＳＰ（Chip Size Package）と呼ばれる、実装した半導体素子とほぼ同じ大きさのパッケージが開発されている。図４はこの種の半導体装置の製造に用いられる集合基板の製造方法を、図５はこの種の半導体装置の製造方法をそれぞれ示している。
【０００３】
まず銅箔１でエポキシ樹脂等からなる有機コア材２の両面を覆った有機基板を用意する（図４ａ）。外部電極を形成するため、銅箔１の一部を除去し、開口部３を形成する（図４ｂ）。開口部３の形状は、この中央部を個片化工程でダイシングブレードを走行させて切断するため、楕円形状とするのが一般的であり、図４ｂに断面を示す開口寸法（長径）が３００μｍ以上となるように形成する必要があった。具体的には、後述する個片化工程において、１５０μｍ幅のダイシングブレードを使用する場合、ブレード幅１５０μｍ、チッピング幅１５μｍ（両側）、ダイシングブレードの位置合わせのズレの許容幅±７５μｍ程度を考慮する必要があるため、３１５μｍ程度に設定していた。
【０００４】
露出する有機コア材２表面に、例えばＣＯ2レーザー光を照射し、外部電極形成用穴部５を形成する（図４ｃ）。その後、有機基板全面にメッキ層を形成し、所定のパターニングを行い、内部電極７ａと、内部電極７ａに接続して外部電極形成用穴部５の内壁を通り、有機基板の裏面側に導出する外部電極７ｂを形成し、集合基板１００を完成する（図４ｄ）。
【０００５】
次に図５に従い、半導体装置の製造方法について説明する。集合基板１００の内部電極７ａを形成した実装面に半導体素子８を搭載し、金線９により半導体素子８の電極と内部電極７ａとを接続する（図５ａ）。集合基板１００の半導体素子８を搭載した一面を樹脂１０で封止する（図５ｂ）。最後に図５ｂに点線で示す位置を、ダイシングブレードを使って切断することにより、図５ｃに示す半導体装置２００を完成する。
【０００６】
このように半導体装置の製造方法では、集合基板の外部電極形成用穴部の中央部分を切断し、個々の半導体装置に個片化すると同時に、半導体装置の端部に露出する構造の外部電極を形成する構成となっていた。このような構造の半導体装置は、例えば実装基板にハンダを使って実装する場合、ハンダフィレットを目視で確認できるため、接続形成の確認が容易となるという利点がある。
【０００７】
ここで従来の製造方法においては、ダイシングブレードが走行する位置は、内部電極７ａあるいは外部電極７ｂを形成する工程（図４ｄ）と同時に、集合基板の周辺部分に、独立の位置合わせ用マークを形成し、この位置合わせマークを基準として位置合わせを行っていた。あるいは、外部電極形成用穴部５を基準として位置合わせを行うこともあった。
【０００８】
このように位置合わせマークを基準として位置合わせを行う場合、外部電極形成用穴部５と内部電極７ａあるいは外部電極７ｂとの位置合わせがずれてしまうと、外部電極形成用穴部５の中央をダイシングブレードが走行せず、不具合が生じることになる。そのため、外部電極形成用穴部５を楕円形とし、さらにその長径を十分大きく設定する必要があった。その結果、図５ｃに図示する寸法ａが７５μｍ程度と大きくなり、半導体装置の小型化の妨げとなっていた。
【０００９】
なおダイシングブレードが走行する位置を合わせるため、外部電極等のパターニングと同時に位置合わせマークを形成する技術は、特開平１１−１８６４３９号公報（特許文献１）に開示されている。
【特許文献１】特開平１１-１８６４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように、従来の半導体装置の製造方法では、ダイシングブレードの位置合わせマークが、内部電極あるいは外部電極のパターニングと同時に形成されるため、外部電極形成用穴部と外部電極等のパターンとのズレが生じる可能性を考慮し、外部電極形成用穴部の寸法を大きく設定していた。その結果、半導体装置の小型化が困難となっていた。
【００１１】
本発明は上記実情に鑑みてなされたもので、上記問題点を解消し、半導体装置を形成する際に、半導体装置の小型化を可能とする集合基板の製造方法及びそれを用いた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため本願請求項１に係る発明は、集合基板の切断予定領域に穴部を形成した後、該穴部の内壁に、前記集合基板の一主面に実装する半導体素子の電極と接続し、前記集合基板の別の一主面側に導出する外部電極を形成する集合基板の製造方法において、前記集合基板の別の一主面から、外部電極形成用穴部を形成すると共に、位置合わせ用穴部を形成する工程と、該集合基板の一主面に実装する半導体素子の電極と接続する内部電極と、該内部電極に接続し、前記外部電極形成用穴部から前記集合基板の別の一主面側に導出する外部電極を形成する工程とを含むことを特徴とするものである。
【００１３】
請求項２に係る発明は、請求項１記載の集合基板の製造方法において、前記集合基板の別の一主面からレーザー光を照射し、少なくとも前記位置合わせ用穴部を形成することを特徴とするものである。
【００１４】
請求項３に係る発明は、集合基板の一主面に半導体素子を実装し、該一主面を樹脂封止した後、該集合基板を切断し、個々の半導体装置に個片化する半導体装置の製造方法において、前記集合基板の一主面に実装する半導体素子の電極と接続する内部電極と、前記集合基板の別の一主面に開口する外部電極形成用穴部及び位置合わせ用穴部と、前記内部電極に接続し、前記外部電極形成用穴部から前記集合基板の別の一主面側に導出する外部電極を備えた前記集合基板を用意する工程と、該集合基板の一主面に半導体素子を搭載し、該半導体素子の電極と前記内部電極との接続を形成する工程と、該集合基板の一主面を樹脂封止する工程と、前記位置合わせ用穴部を基準として位置合わせを行い、前記外部電極形成用穴部を分割する位置で、前記樹脂封止された集合基板を切断し、個々の半導体装置に個片化する工程とを備えたことを特徴とするものである。
【発明の効果】
【００１５】
本発明の集合基板の製造方法よれば、ダイシングブレードが走行する位置の位置合わせ精度が向上し、外部電極形成用穴部の寸法を小さく設定できる。その結果、半導体素子搭載部の面積を大きくでき、搭載率が高い集合基板を提供できる。また、切断部分の寸法を小さくできるため、集合基板の面積を小さくでき、低コストの集合基板を提供することができるといる利点もある。特にレーザー光を照射して形成した位置合わせ用穴部は、ダイシングブレード幅より狭く形成することができ、位置合わせ精度の向上に特に効果が大きい。
【００１６】
本発明の半導体装置の製造方法によれば、半導体装置の大きさを変えずに、大きな半導体素子を搭載する半導体装置を提供できる。また、搭載する半導体素子の大きさを変えなければ、小型の半導体装置を、低コストで提供できるという利点がある。さらに、個片化時のズレが少ないため、歩留まり良く半導体装置を形成できるという利点がある。
【発明を実施するための最良の形態】
【００１７】
本発明の集合基板の製造方法は、外部電極形成用穴部を形成する際、半導体装置に個片化する際に使用する位置合わせ用穴部を同時に形成する構成としている。また本発明の半導体装置の製造方法は、外部電極形成用穴部と同時に形成した位置合わせ用穴部を用いて位置合わせを行い個片化する構成としている。以下、本発明について詳細に説明する。
【実施例１】
【００１８】
図１に、本願第１の発明である集合基板の製造方法の一実施例を示し、図２に示す集合基板のＡ−Ａ間の断面図を模式的に示すものとする。まず、銅箔１でエポキシ樹脂等からなる有機コア材２の両面を覆った有機基板を用意する（図１ａ）。ドライフィルム等をマスク膜として用いて、外部電極形成用穴部形成予定領域及び位置合わせ用穴部形成予定領域の銅箔１を選択的に除去し、それぞれ開口部３及び開口部４を形成する（図１ｂ）。ここで、後述するようにダイシングブレードを用いて個片化するため、開口部３の形状は楕円形状とし、開口部４の形状は円形状とするのが好ましい。楕円形状の中央部をダイシングブレードが走行するからである。一例として、開口部３の寸法は、短径を１３０μｍ、長径を２３０μｍとし、開口部４の直径を１３０μｍとした。開口部３の長径は、従来より８５μｍ小さく形成することになる。これは、ダイシングブレードの位置合わせのズレの許容幅を小さく設定しているためである。
【００１９】
開口部３及び開口部４にＣＯ2レーザー光を照射して有機コア材２を除去し、銅箔１の一部を露出させ、外部電極形成用穴部５及び位置合わせ用穴部６を形成する。ＣＯ2レーザー光の照射条件は、適宜設定することで、銅箔１を残し、有機コア材２の一部を除去することができる（図１ｃ）。外部電極形成用穴部５を形成する際には、複数回照射を繰り返すことで、楕円形状に有機コア材を除去することができる。また、一度の照射時間が長いと、熱により有機コア材が変形するため、照射条件は、有機基板が変形しないように適宜設定する必要がある。
【００２０】
その後、集合基板をメッキ液に浸漬し、電極を構成する金属膜からなるメッキ層７を形成する（図１ｄ）。メッキ層７は、一例としてＣｕ／Ｎｉ／Ａｕの積層構造とすることができる。次に、内部電極及び外部電極を形成するため、メッキ層７上にパターンフィルム等を用いてマスク膜をパターニングし、このマスク膜をエッチングマスクとして使用して、内部電極７ａ及び外部電極７ｂを形成し、集合基板１００を完成する（図１ｅ）。ここで位置合わせ用穴部６上の銅箔１及びメッキ層７は、図１ｅに図示するように残しても良いし、除去して貫通穴としても良い。
【００２１】
図２に、本発明の集合基板の外部電極形成側のパターンの一例を示す。有機コア材２上の外部電極形成用穴部５周辺に、メッキ層をパターニングして形成した外部電極７ｂが形成されている。また、集合基板１００の周辺に、個片化の際、位置合わせのために使用する位置合わせ用穴部６を、図２に点線で示す切断予定位置に配置している。なお、位置合わせ用穴部は、全ての切断予定領域に配置する必要はなく、位置合わせを行うことができる数、位置に配置すればよいことは言うまでもない。
【００２２】
このように本発明の集合基板の製造方法によれば、外部電極形成用穴部５と位置合わせ用穴部６との間に生じるズレは、開口部３及び４を形成するための銅箔１をパターニングする際のズレに過ぎず、前述の従来例に較べて、外部電極形成用穴部５の寸法を小さくしても、歩留まり良く半導体装置を形成することができる集合基板を提供することができる。外部電極形成用穴部５の寸法を小さくできることから、１枚の集合基板に実装できる半導体素子の数を多くしたり、半導体素子を実装する部分の面積を大きくすることができる。また集合基板自体の面積を小さくすることができる。
【００２３】
なお上記実施例１では集合基板として、銅箔でエポキシ樹脂からなる有機コア材を被覆した有機基板を例にあげ説明したが、本発明はこれに限定されるものでないことは言うまでもない。さらに、外部電極形成用穴部及び位置合わせ用穴部をＣＯ2レーザー光の照射により形成する場合について説明したが、別のレーザー加工法、ドライエッチング法、ウェットエッチング法など、種々変更可能であるが、少なくとも位置合わせ用穴部の形成をレーザー加工法により行うと、位置合わせ用穴部の形成位置の位置合わせ精度、形成寸法精度が良く好ましい。
【実施例２】
【００２４】
次に本願第２の発明である半導体装置の製造方法について説明する。ここで用いる実装用集合基板は、実施例１で説明した集合基板となる。図３に本発明の半導体装置に製造方法を示す。
【００２５】
まず上述の実施例１で説明した回路基板１００を用意する（図１ｅ）。集合基板１００上に半導体素子８を実装する。このときの集合基板１００の実装予定領域に、予め内部電極７ａの形成と同時に銅箔１及びメッキ層７を残しておき、メッキ層上に半導体素子を実装しても良い。その後、半導体素子８の電極と内部電極７ａを金線９で接続する（図３ａ）。なおいわゆるフリップチップ構造の半導体素子を実装することも可能である。
【００２６】
次に通常の樹脂封止方法により、半導体素子の実装面を樹脂１０で封止する（図３ｂ）。封止後、図３ｂに点線で示す切断位置（図２に点線で示す切断位置に相当）に沿ってダイシングブレードを走行させ、個片化する。ここで本発明は、図２に示すように集合基板１００に形成された位置合わせ用穴部６を位置合わせの基準として用いることが大きな特徴となる。位置合わせ用穴部６と外部電極形成用穴部５は、同一工程で形成されるため、相対位置のズレは非常に小さい。実施例１で説明した例では、開口部３及び４を形成する際の銅箔１のパターニング精度に起因するズレが生じるに過ぎず、数μｍ程度となる。また位置合わせ用穴部６の直径を使用するダイシングブレードのブレード幅より狭くしているため、ダイシングブレードの位置合わせ精度が非常に良い。
【００２７】
個片化した半導体装置の断面図を図３ｃに示す。本発明により形成した半導体装置は、図３ｃに示す寸法ｂを従来例で説明した半導体装置（図５ｃ）の寸法ａより、小さくすることができる。具体的には、寸法ａが７５μｍ程度であったのに対し、寸法ｂは３０μｍ程度にすることができた。このように本発明によれば、半導体装置の小型化が可能となり、外形が同じ半導体装置の場合には、大きな半導体素子を搭載することが可能となる。
【００２８】
なお本発明は、使用するダイシングブレードのブレード幅、ダイシング条件を最適化することで、図３ｃに示す寸法ｂを２０μｍ程度まで短縮することができ、半導体装置の小型化に効果が大きい。
【図面の簡単な説明】
【００２９】
【図１】本願第１の発明の実施例を説明する図である。
【図２】本願第１の説明の集合基板を説明する図である。
【図３】本願第２の発明の実施例を説明する図である。
【図４】従来のこの種の集合基板の製造方法を説明する図である。
【図５】従来のこの種の半導体装置の製方法を説明する図である。
【符号の説明】
【００３０】
１：銅箔、２：有機コア材、３：開口部、４：開口部、５：外部電極形成用穴部、６：位置合わせ用穴部、７：メッキ層、７ａ：内部電極、７ｂ：外部電極、８：半導体素子、９金線、１０：樹脂、１００：集合基板、２００：半導体装置
【図１】
2005223045.tif 000003
【図２】
2005223045.tif 000004
【図３】
2005223045.tif 000005
【図４】
2005223045.tif 000006
【図５】
2005223045.tif 000007