(57)【要約】【課題】  モールド封止樹脂と基板との熱膨張差から、マザー回路基板へのはんだ接合部にダメージを与えることがなく、さらに狭ピッチの配線を実現する。【解決手段】  配線層を有しかつはんだ接合部１２を下面に設けた基板３と、基板３上に積層され、第１の半導体素子８および第２の半導体素子６を含む少なくとも２つ以上の半導体素子とを備えた積層型半導体装置であって、少なくとも２層以上の配線導体１７−ｂ，１７−ｃが形成された配線フィルム１４を有し、第１の半導体素子８は、配線フィルム１４の配線導体１７−ｃと接続され、第２の半導体素子６は、第１の半導体素子８が接続された配線フィルム面の反対側にて別の配線導体１７−ｂと接続され、かつ配線導体１７−ｂ，１７−ｃが基板３と接続されている。【選択図】  図１
2005340588.tif 000002
【特許請求の範囲】
【請求項１】
配線層を有しかつはんだ接合部を下面に設けた基板と、前記基板上に積層され、第１の半導体素子および第２の半導体素子を含む少なくとも２つ以上の半導体素子とを備えた積層型半導体装置であって、少なくとも２層以上の配線導体が形成された配線フィルムを有し、前記第１の半導体素子は、前記配線フィルムの前記配線導体と接続され、前記第２の半導体素子は、前記第１の半導体素子が接続された配線フィルム面の反対側にて別の前記配線導体と接続され、かつ前記配線導体が前記基板と接続されていること特徴とする半導体装置。
【請求項２】
前記配線フィルムは、表裏両面に、少なくとも２層以上の配線導体を形成している請求項１記載の半導体装置。
【請求項３】
前記配線フィルムの配線導体は、電極面を除いて、配線導体間を絶縁保護する皮膜で覆われている請求項１記載の半導体装置。
【請求項４】
半導体素子と前記配線フィルムおよび前記基板の電気的接続部付近のみを、樹脂で封止した請求項１，２または３記載の半導体装置。
【請求項５】
配線導体の各層からフィルム表面に導通した配線部を有し、前記基板との接続面側に配線導体からの電極面が露出している請求項１記載の半導体装置。
【請求項６】
半導体素子の電極あるいは前記基板上の配線電極と接続するための突起状電極部が、前記配線フィルムの配線導体表面の電極面に設けられた請求項１記載の半導体装置。
【請求項７】
前記配線フィルムの配線導体と接続するための突起状電極部が、半導体素子の電極面あるいは前記基板上の配線電極面上に設けられた請求項１記載の半導体装置。
【請求項８】
前記配線フィルムの両面に半導体素子が１つずつ実装された配線フィルムユニットを有し、この配線フィルムユニットは基板と電気的に接続されている請求項１記載の半導体装置。
【請求項９】
前記基板に半導体素子が１つ以上実装され、この半導体素子上部に前記配線フィルムユニットを合わせて設置した請求項８記載の半導体装置。
【請求項１０】
前記配線フィルムユニットを２個以上有する請求項８または９記載の半導体装置。
【請求項１１】
配線層を有する前記基板は、導体配線を有するセラミック製である請求項１記載の半導体装置。
【請求項１２】
前記基板の上面領域はすべて封止樹脂で封止した請求項１記載の半導体装置。
【請求項１３】
配線層を有する前記基板は、金属製のリードフレームである請求項１記載の半導体装置。
【請求項１４】
前記リードフレームの上下両面に、前記半導体素子が実装された配線フィルムを各１個以上有する請求項１３記載の半導体装置。
【請求項１５】
前記リードフレームの上下領域はすべて封止樹脂で封止した請求項１３または１４記載の半導体装置。
【請求項１６】
少なくとも２層以上の配線導体が形成された配線フィルムを用意し、第１の半導体素子を、前記配線フィルムの配線導体と接続する第１の工程と、
第２の半導体素子を、前記第１の半導体素子を接続した配線フィルム面の反対側にて、前記配線フィルムの別の配線導体と接続する第２の工程と、
前記配線フィルムの配線導体を基板と接続する第３の工程と、
前記基板との接続部付近を樹脂封止する第４の工程とを含む半導体装置の製造方法。
【請求項１７】
少なくとも２層以上の配線導体が形成された配線フィルムを用意し、第１の半導体素子を、前記配線フィルムの配線導体と接続する第１の工程と、
第２の半導体素子を、前記第１の半導体素子を接続した配線フィルム面の反対側にて、前記配線フィルムの別の配線導体と接続する第２の工程と、
表面に突起電極部が形成された第３の半導体素子を、樹脂を介して基板にフリップチップ接続する第３の工程と、
前記第１および第２の半導体素子の実装された前記配線フィルムの配線導体を、前記第３の半導体素子が載った基板に接続する第４の工程と、
前記基板との接続部付近を樹脂封止する第５の工程とを含む半導体装置の製造方法。
【請求項１８】
前記第１および第２の工程を少なくとも２回以上繰り返し、第１および第２の半導体素子の実装された複数の前記配線フィルムの配線導体を、前記第３の半導体素子が載った基板に接続する請求項１７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多数の配線接続を一層高密度な回路を可能とした半導体素子の積層パッケージング方法に関するもので、とりわけ、情報通信機器、事務用電子機器等の高機能化・小型化を容易にする半導体素子を積層した半導体装置において、該半導体素子の集積回路部を保護する樹脂封止をもって、半導体素子の電気的な接続信頼性を安定に確保するパッケージ構成を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、半導体素子は、シリコン材をベースに製造され、表面には、微細なピッチにて電極端子パッドが形成されている。半導体素子は、リードフレームないし、多層配線されたインターポーザ基板上に実装される。そして、電極端子パッドをリードフレームやインターポーザ基板（以下基板）上の配線ランド部と電気的に接続する。このための方法としては、金細線を用いた、ワイヤボンディング(以下ＷＢ)法や電極パッドに金バンプを形成し、この金バンプと配線ランド部を直接接合フリップチップ(以下ＦＣ)接合と呼ばれる方法が用いられる。
【０００３】
チップの固定は、ＷＢ法の場合、チップとリードフレームは接着ペーストや接着テープで接続される。またＦＣ法の場合、チップとインターポーザ基板とは、アンダーフィル材にて封止固定される。そして、最後にチップとリードフレーム全体や、基板上のチップを熱硬化性エポキシ樹脂等の封止樹脂にて覆い固化する。これにより、ＷＢ法を用いた場合の金ワイヤや、チップ、接続部を保護するものである。
【０００４】
近年、回路配線が形成された基板（インターポーザ基板）上に複数の機能の半導体素子を搭載し、パッケージングした積層型半導体装置が開発されている。このようなパッケージタイプの半導体装置においては、構造上新たな問題が生じている。
【０００５】
以下、従来の積層型半導体装置およびその製造方法について図面を参照しながら説明する。
【０００６】
図１１は、従来の半導体装置のパッケージ形態を断面構造を示したものである。１は半導体素子であるチップ（以下半導体素子）、２はバンプ電極、３は基板、４は基板上の配線電極、５はＦＣ部用アンダーフィル樹脂、６は中段の半導体素子（チップ）、７は接着層、８は上段の半導体素子、９は接着層、１０はボンディングワイヤ、１１はボンディングワイヤ、１２は半田ボール電極端子、１３はモールド封止樹脂である。
【０００７】
図１１に示す半導体装置は、低コスト・高密度回路を実現する複数チップの積層構成で、３チップを重ね合わせたパッケージ構造例であり、この例では、半導体素子１の底面にはバンプ電極２を有し、基板３と対向して、設置され基板表面の配線電極４とバンプ電極２はＦＣ部用アンダーフィル樹脂５を介して、基板配線４と接続された構造となっている。
【０００８】
また中段の半導体素子６を半導体素子１上に接着層７を介して、電極は配線面を上側に向けて接着され、基板３の配線電極４と金の細線であるボンディングワイヤ１１にて接続されている。さらに上段の半導体素子８も半導体素子６上に接着層７を介して、電極は配線面を上側に向けて接着されており、基板３の配線電極４と金の細線であるボンディングワイヤ１１にて接続されている。
【０００９】
ここで配線基板３上に搭載された半導体素子はロジック回路素子やメモリー素子など複数の機能の半導体素子であり、１つの高機能な半導体装置を実現している。
【００１０】
次に従来の半導体装置の製造方法について図面を参照しながら説明する。
【００１１】
図１３は、従来の半導体装置の製造方法を示す主要な断面図である。まず図１３(ａ)に示すように、半導体素子１の配線表面にバンプ電極２を設ける。これは、めっき法やワイヤボンド法で形成される。バンプ電極２を形成した半導体素子１を基板３と対向して設置し、基板表面の配線電極４−ａとバンプ電極２をＦＣ部用アンダーフィル樹脂５を介して、下チップをフリップチップ法にてインターポーザ基板配線との接続を行う。
【００１２】
続いてまず図１３(ｂ)に示すように、半導体素子１上に接着層７を介して、中段の半導体素子６を接着する。同じく図１３(ｃ)に示すように、半導体素子６上に接着層９を介して、上段の半導体素子８を接着する。
【００１３】
さらに図１３(ｄ)に示すように、中段の半導体素子６および上段の半導体素子８と、基板３上の配線電極４−ｃ，４−ｄとの電気的接続をワイヤボンディング法にて行うものである。
【００１４】
最後に図１３(ｅ)に示すように、基板３上の半導体素子群および、露出したワイヤボンディング法の金のボンディングワイヤを保護・絶縁保持するため、モールド封止樹脂１３で封止する。これら、半導体素子を基板３上に実装したのち、エポキシ樹脂などの成分で構成されたモールド封止樹脂１３を使って、トランスファーモールド法などにより、半導体素子群をインターポーザ基板３上に封止する。この封止部は、外部からの影響から半導体素子を守る機能を有している
その後基板底面の電子機器の回路基板へのはんだ付け実装のため、半田ボール電極端子１２を設けることにより、積層型半導体装置を製作するものである。
【００１５】
以上のような工程により、従来は配線基板上に３つの半導体素子を搭載した積層型パッケージタイプの半導体装置を実現していた。
【００１６】
従来の配線部に関する方法については、フィルム配線を用いた技術の提案も有り、例えば特許文献１には、積層型半導体装置において、各半導体素子ごとに１枚のフィルム配線を用い、フリップチップ接続し、全体を封止する構造が提案されている。この場合、チップごとにフィルム配線を使用している。
【特許文献１】特開２００２−２８９７６６公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、従来の半導体装置では、近年増加している上記の半導体装置の構造では、第１の課題として、基板とモールド封止樹脂との熱膨張差によって生じるストレスにより、電子機器の回路基板への半田ボール接合部が破壊するという問題を有している。
【００１８】
それは、１つの半導体素子のみの構造の場合は、低熱膨張で硬いシリコン（Ｓｉ）でできた半導体素子チップの総厚みも少なく、モールド封止樹脂層の厚みも少なく、また最下面の第１のチップがＦＣ実装の場合はモールド樹脂が不要であるため、温度が変わってモールド樹脂と基板との熱膨張差により生ずる半導体装置の反り変形が少なく、その結果、基板下面のはんだ接合部に生じる応力は問題とならなかった。
【００１９】
ところが、図１１に示されているような半導体装置の構造の場合は、異なる材質であるモールド封止樹脂と基板が、半導体素子を間に挟んで存在している。この非対称構造のため熱膨張差によって、半導体装置全体の反り変形が生じる。半導体素子の個数の増加に伴い。その半導体素子の総厚みおよびモールド樹脂の厚みも増し、その結果、基板とはんだ接合部を引き剥がそうとするストレスが拡大してしまう。そのため、外周はんだ部にて亀裂が発生しやすい。さらに温度変動等による繰り返し応力によりさらに亀裂が進展し、最後破断に至る。
【００２０】
これは、基板材質がとりわけ、硬く、熱膨張係数の少ないセラミック製の基板材質等の場合に特に顕著に現れる問題である。数値解析の結果、図１２に示すようにモールド樹脂の有無とはんだ接合部の応力値を見ると、モールド樹脂が少なくなることよって、はんだ部に生じる応力が減少することが確認されている。
【００２１】
加えて、第２の課題として、近年は半導体素子の電極数（ピン数）は増加し、および高密度回路化・狭ピッチ化する傾向にあり、２段目、３段目の半導体素子の電気的接続を行っているワイヤボンディングの本数も増加、狭ピッチ化を要請されている。しかしながら、ワイヤボンディング法では狭ピッチとした場合に、隣接する金ワイヤの接触を防ぐのが難しく、また封止樹脂のなかの不純物でのショートの発生も懸念されている。さらに樹脂流動注入性が悪くなる問題もあり、挟ピッチ化は困難であった。
【００２２】
また各半導体素子ごとに１枚のフィルム配線を用いる方法については、材料が高価であり、また工程時間も多くなるという問題を有していた。ここでフィラー分などを減らし、樹脂成分を増やし、樹脂流動性を改善する封止樹脂が使用されているが、これは樹脂成分を増やした結果、材料の熱膨張係数が大きくなり、第１の課題であるはんだ接合部のストレスを大きく増加させてしまう。
【００２３】
このように従来の積層型半導体装置では、はんだ接合部の破壊による信頼性の低下という第１の問題と狭ピッチ化が困難であるという第２の問題を有している。
【００２４】
したがって、この発明の目的は、上記従来の課題を解決するもので、２つ以上の半導体素子を３次元で搭載した積層型半導体装置において、実装時の熱衝撃が加えられた場合においてモールド封止樹脂と基板との熱膨張差から、マザー回路基板へのはんだ接合部にダメージを与えることがなく、はんだ接合部の信頼性を確保し、さらに狭ピッチの配線を実現した積層型半導体装置とその製造方法を提供することである。
【課題を解決するための手段】
【００２５】
前記の目的を達成するためにこの発明の請求項１記載の半導体装置は、配線層を有しかつはんだ接合部を下面に設けた基板と、前記基板上に積層され、第１の半導体素子および第２の半導体素子を含む少なくとも２つ以上の半導体素子とを備えた積層型半導体装置であって、少なくとも２層以上の配線導体が形成された配線フィルムを有し、前記第１の半導体素子は、前記配線フィルムの前記配線導体と接続され、前記第２の半導体素子は、前記第１の半導体素子が接続された配線フィルム面の反対側にて別の前記配線導体と接続され、かつ前記配線導体が前記基板と接続されている。
【００２６】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記配線フィルムは、表裏両面に、少なくとも２層以上の配線導体を形成している。
【００２７】
請求項３記載の半導体装置は、請求項１記載の半導体装置において、前記配線フィルムの配線導体は、電極面を除いて、配線導体間を絶縁保護する皮膜で覆われている。
【００２８】
請求項４記載の半導体装置は、請求項１，２または３記載の半導体装置において、半導体素子と前記配線フィルムおよび前記基板の電気的接続部付近のみを、樹脂で封止した。
【００２９】
請求項５記載の半導体装置は、請求項１記載の半導体装置において、配線導体の各層からフィルム表面に導通した配線部を有し、前記基板との接続面側に配線導体からの電極面が露出している。
【００３０】
請求項６記載の半導体装置は、請求項１記載の半導体装置において、半導体素子の電極あるいは前記基板上の配線電極と接続するための突起状電極部が、前記配線フィルムの配線導体表面の電極面に設けられた。
【００３１】
請求項７記載の半導体装置は、請求項１記載の半導体装置において、前記配線フィルムの配線導体と接続するための突起状電極部が、半導体素子の電極面あるいは前記基板上の配線電極面上に設けられた。
【００３２】
請求項８記載の半導体装置は、請求項１記載の半導体装置において、前記配線フィルムの両面に半導体素子が１つずつ実装された配線フィルムユニットを有し、この配線フィルムユニットは基板と電気的に接続されている。
【００３３】
請求項９記載の半導体装置は、請求項８記載の半導体装置において、前記基板に半導体素子が１つ以上実装され、この半導体素子上部に前記配線フィルムユニットを合わせて設置した。
【００３４】
請求項１０記載の半導体装置は、請求項８または９記載の半導体装置において、前記配線フィルムユニットを２個以上有する。
【００３５】
請求項１１記載の半導体装置は、請求項１記載の半導体装置において、配線層を有する前記基板は、導体配線を有するセラミック製である。
【００３６】
請求項１２記載の半導体装置は、請求項１記載の半導体装置において、前記基板の上面領域はすべて封止樹脂で封止した。
【００３７】
請求項１３記載の半導体装置は、請求項１記載の半導体装置において、配線層を有する前記基板は、金属製のリードフレームである。
【００３８】
請求項１４記載の半導体装置は、請求項１３記載の半導体装置において、前記リードフレームの上下両面に、前記半導体素子が実装された配線フィルムを各１個以上有する。
【００３９】
請求項１５記載の半導体装置は、請求項１３または１４記載の半導体装置において、前記リードフレームの上下領域はすべて封止樹脂で封止した。
【００４０】
請求項１６記載の半導体装置の製造方法は、少なくとも２層以上の配線導体が形成された配線フィルムを用意し、第１の半導体素子を、前記配線フィルムの配線導体と接続する第１の工程と、第２の半導体素子を、前記第１の半導体素子を接続した配線フィルム面の反対側にて、前記配線フィルムの別の配線導体と接続する第２の工程と、前記配線フィルムの配線導体を基板と接続する第３の工程と、前記基板との接続部付近を樹脂封止する第４の工程とを含む。
【００４１】
請求項１７記載の半導体装置の製造方法は、少なくとも２層以上の配線導体が形成された配線フィルムを用意し、第１の半導体素子を、前記配線フィルムの配線導体と接続する第１の工程と、第２の半導体素子を、前記第１の半導体素子を接続した配線フィルム面の反対側にて、前記配線フィルムの別の配線導体と接続する第２の工程と、表面に突起電極部が形成された第３の半導体素子を、樹脂を介して基板にフリップチップ接続する第３の工程と、前記第１および第２の半導体素子の実装された前記配線フィルムの配線導体を、前記第３の半導体素子が載った基板に接続する第４の工程と、前記基板との接続部付近を樹脂封止する第５の工程とを含む。
【００４２】
請求項１８記載の半導体装置の製造方法は、請求項１７記載の半導体装置の製造方法において、前記第１および第２の工程を少なくとも２回以上繰り返し、第１および第２の半導体素子の実装された複数の前記配線フィルムの配線導体を、前記第３の半導体素子が載った基板に接続する。
【発明の効果】
【００４３】
この発明の請求項１記載の半導体装置によれば、少なくとも２層以上の配線導体が形成された配線フィルムを有し、第１の半導体素子は、配線フィルムの配線導体と接続され、第２の半導体素子は、第１の半導体素子が接続された配線フィルム面の反対側にて別の配線導体と接続され、かつ配線導体が基板と接続されているので、半導体装置全面ないし上面全部を封止する必要無しに半導体装置を構成できる。このため第１の課題であるはんだ接合部の信頼性向上について、実装時や温度サイクル試験等、熱負荷が与えられた場合に、モールド封止樹脂と基板との熱膨張差から、半導体装置が反り変形して電子機器のマザー回路基板へのはんだ接合部へ加わる熱応力を大幅に解消することが出来る。この効果は、基板がセラミック製など剛性が高い場合などで、且つモールド樹脂との熱膨張差が大きい場合に発生するストレスが大きくなるため顕著となる。
【００４４】
また、第２の課題である狭ピッチ化について、半導体素子を半導体装置へ搭載する際の配線ピッチを、従来のワイヤボンド方式では難しかった０〜５０μｍ範囲の配線ピッチに、安価に実現することが出来る。その結果さらなる狭ピッチ化を安価に実現しつつ、半田接合部信頼性を向上した積層形エリアアレイ型半導体装置を提供することができる。
【００４５】
請求項２では、請求項１記載の半導体装置において、配線フィルムは、表裏両面に、少なくとも２層以上の配線導体を形成していることが望ましい。
【００４６】
請求項３では、配線フィルムの配線導体は、電極面を除いて、配線導体間を絶縁保護する皮膜で覆われているので、配線導体間を絶縁できる。
【００４７】
請求項４では、請求項１，２または３記載の半導体装置において、半導体素子と配線フィルムおよび基板の電気的接続部付近のみを、樹脂で封止することが望ましい。樹脂の厚みが少なく、樹脂と基板との熱膨張差により生ずる半導体装置の反り変形が少なくできる。
【００４８】
請求項５では、請求項１記載の半導体装置において、配線導体の各層からフィルム表面に導通した配線部を有し、基板との接続面側に配線導体からの電極面が露出していることが望ましい。配線フィルムの電極面を基板に接続することができる。
【００４９】
請求項６では、請求項１記載の半導体装置において、半導体素子の電極あるいは基板上の配線電極と接続するための突起状電極部が、配線フィルムの配線導体表面の電極面に設けることが望ましい。
【００５０】
請求項７では、請求項１記載の半導体装置において、配線フィルムの配線導体と接続するための突起状電極部が、半導体素子の電極面あるいは基板上の配線電極面上に設けることが望ましい。
【００５１】
請求項８では、配線フィルムの両面に半導体素子が１つずつ実装された配線フィルムユニットを有し、この配線フィルムユニットは基板と電気的に接続されているので、配線フィルムユニットにより半導体装置を構成することができる。
【００５２】
請求項９では、請求項８記載の半導体装置において、基板に半導体素子が１つ以上実装され、この半導体素子上部に配線フィルムユニットを合わせて設置することが望ましい。これにより２つ以上の半導体素子を３次元で搭載した積層型半導体装置を構成することができる。
【００５３】
請求項１０では、請求項８または９記載の半導体装置において、配線フィルムユニットを２個以上有することが望ましい。
【００５４】
請求項１１では、配線層を有する基板は、導体配線を有するセラミック製であるので、熱膨張係数が小さく、モールド樹脂との熱膨張差により半導体装置の反り変形が生じやすいため有効である。
【００５５】
請求項１２では、請求項１記載の半導体装置において、基板の上面領域はすべて封止樹脂で封止することが望ましい。
【００５６】
請求項１３では、請求項１記載の半導体装置において、配線層を有する前記基板は、金属製のリードフレームであることが望ましい。基板がリードフレーム材を用いた半導体装置においても適用できる。
【００５７】
請求項１４では、請求項１３記載の半導体装置において、リードフレームの上下両面に、前記半導体素子が実装された配線フィルムを各１個以上有することが望ましい。
【００５８】
請求項１５では、請求項１３または１４記載の半導体装置において、リードフレームの上下領域はすべて封止樹脂で封止することが望ましい。
【００５９】
この発明の請求項１６記載の半導体装置の製造方法によれば、少なくとも２層以上の配線導体が形成された配線フィルムを用意し、第１の半導体素子を、配線フィルムの配線導体と接続する第１の工程と、第２の半導体素子を、第１の半導体素子を接続した配線フィルム面の反対側にて、配線フィルムの別の配線導体と接続する第２の工程と、配線フィルムの配線導体を基板と接続する第３の工程と、基板との接続部付近を樹脂封止する第４の工程とを含むので、半導体素子を２段に積層する構成において半導体装置全面ないし上面全部を封止する必要無しに半導体装置を構成できる。そのため、実装時や温度サイクル試験等、熱負荷が与えられた場合に、モールド封止樹脂と基板との熱膨張差から、半導体装置が反り変形して電子機器のマザー回路基板へのはんだ接合部へ加わる熱応力を大幅に解消することが出来る。また、半導体素子を半導体装置へ搭載する際の配線ピッチを、従来のワイヤボンド方式では難しかった０〜５０μｍ範囲の配線ピッチに、安価に実現することが出来る。
【００６０】
この発明の請求項１７記載の半導体装置の製造方法によれば、少なくとも２層以上の配線導体が形成された配線フィルムを用意し、第１の半導体素子を、配線フィルムの配線導体と接続する第１の工程と、第２の半導体素子を、第１の半導体素子を接続した配線フィルム面の反対側にて、配線フィルムの別の配線導体と接続する第２の工程と、表面に突起電極部が形成された第３の半導体素子を、樹脂を介して基板にフリップチップ接続する第３の工程と、第１および第２の半導体素子の実装された配線フィルムの配線導体を、第３の半導体素子が載った基板に接続する第４の工程と、基板との接続部付近を樹脂封止する第５の工程とを含むので、半導体素子を３段に積層する構成において半導体装置全面ないし上面全部を封止する必要無しに半導体装置を構成できる。そのため、実装時や温度サイクル試験等、熱負荷が与えられた場合に、モールド封止樹脂と基板との熱膨張差から、半導体装置が反り変形して電子機器のマザー回路基板へのはんだ接合部へ加わる熱応力を大幅に解消することが出来る。また、半導体素子を半導体装置へ搭載する際の配線ピッチを、従来のワイヤボンド方式では難しかった０〜５０μｍ範囲の配線ピッチに、安価に実現することが出来る。
【００６１】
請求項１８では、第１および第２の工程を少なくとも２回以上繰り返し、第１および第２の半導体素子の実装された複数の配線フィルムの配線導体を、第３の半導体素子が載った基板に接続するので、半導体素子を複数段に積層する構成において上記効果が得られる。
【発明を実施するための最良の形態】
【００６２】
この発明の実施の形態を図１〜図５に基づいて説明する。図１は本発明の実施形態の半導体装置の断面構造を示す。また図２は本発明の実施形態における配線フィルムの断面構造を示す。図２(ａ)はフィルム全体の配線方向での断面図、図２(ｂ)はそのＡ−Ａ断面である。
【００６３】
図１および図２において、１は半導体素子であるチップ（第３の半導体素子）、６は中段の半導体素子であるチップ（第２の半導体素子）、８は上段の半導体素子であるチップ（第１の半導体素子）である。
【００６４】
２はバンプ電極、３はインターポーザ基板、４は基板上のチップ実装配線ランド、４−ａは第３の半導体素子に対する基板上の配線電極、４−ｂは第２の半導体素子に対する基板上の配線電極、４−ｃは第１の半導体素子に対する基板上の配線電極、５はＦＣ部用アンダーフィル樹脂、６−ｂは第２の半導体素子のバンプ電極、７は接着層、８−ｂは第１の半導体素子のバンプ電極、１２は半田ボール電極端子（はんだ接合部）、１４は配線フィルム、１５はＦＣ部用封止樹脂、１６はＦＣ部用封止樹脂、１７−ｃは配線導体、１７−ｂは配線導体、１８はフィルム基材、１９は絶縁樹脂、２０は接合部、２３は配線導体ポストである。
【００６５】
図１に示すように、回路配線層を有する少なくとも１つ以上の半導体素子１は、半導体素子と接続している配線層を有する基板３の上に搭載され、相互にアンダーフィル樹脂５によって接着されている。半導体素子１と基板３の配線ランド４は金やはんだなどで出来たバンプ電極２にて接続されている。さらに半導体素子１の裏面上には、接着層７によって２段目の半導体素子６が裏面同士で接着されている。
【００６６】
２段目の半導体素子６は、配線層のある表面にバンプ電極６−ｂを有しており、上側に向けて設置されている。そしてバンプ電極６−ｂは図２に示すようにＦＣ部用封止樹脂１５を介して、配線フィルム１４の電極部２１−ｂに接続されている。電極部２１−ｂは配線フィルム１４内に設置されている配線導体１７−ｂに接続している。
【００６７】
さらに３段目の半導体素子８は、配線層のある表面にバンプ電極８−ｂを有しており、下向きに設置されている。そしてバンプ電極８−ｂは図２に示すようにＦＣ部用封止樹脂１６を介して、配線フィルム１４の電極部２１−ｃに接続されている。電極部２１−ｃは配線フィルム内に設置されている配線導体１７−ｃに接続している。
【００６８】
配線フィルム１４内には、上記のように配線導体１７−ｂ，１７−ｃの２層の配線が両面にわたり配置されている。上面の配線導体１７−ｃは配線フィルム端面において、基板の配線電極４−ｂ，４−ｃに接続されている。接合部２０では、はんだ接続方式やＳｎめっきと金バンプ電極による金−錫の接合方式で接続されている。そして、その接続近傍のみ樹脂封止材２５にて封止が施されている。また接合は、異方性導電性フィルム接着方式や非導電性フィルムの熱収縮によるバンプ圧接方式(ＮＳＤ工法)などで、接合しても良い。
【００６９】
なお、配線フィルムの配線導体と接続するための突起状電極部が、半導体素子の電極面あるいは基板上の配線電極面上に設けられた構成としたが、半導体素子の電極あるいは基板上の配線電極と接続するための突起状電極部が、配線フィルムの配線導体表面の電極面に設けられた構成でもよい。
【００７０】
ここで上記配線フィルムの詳細について、図２を用いて説明する。
【００７１】
すなわち図２に示すように、配線フィルム１４はフィルム基材１８の両面に配線導体１７−ｂ，１７−ｃを有している。半導体素子との接続のため、フィルム両面には、半導体素子側接続電極面２１を有している。ここで、２１−ｃは電極面(上側)、２１−ｂは電極面(下側)である。また配線導体１７−ｂ，１７−ｃは電気的短絡や外部環境から守るため、絶縁樹脂１９で表面が覆われている。また、配線導体ポスト（配線部）２３により、一方の配線導体１７−ｃは下面に導通され、配線フィルム下面に第１および第２の半導体素子の電極と接続された基板側接続電極面２２が同じ側に露出し、電極面２２−ｃ(上側配線)と電極面２２−ｂ(下側配線)を形成している。この事により、複数の配線を一括して、基板上に接合し、電気的に回路配線を形成することが可能となった。すなわち、複数の半導体素子を電気的に一枚の配線フィルムで配線結合を実現した。また各電極面２１，２２の表面には、めっき２４が施されている。めっきは必ずしも必要でないが、金めっきやＳｎめっき等、銅電極などの酸化を防止し、接合品質をあげる効果がある。
【００７２】
次に本発明の実施形態の半導体装置の製造方法について説明する。図３、図４、図５は、本発明の実施形態の半導体装置の製造方法について断面構造を示したものである。
【００７３】
まず図３に示すように、前記配線フィルム１４に第１の半導体素子８を実装する。実施にあたっては、可能であれば、第１ないし第２のいずれの半導体素子を先に実装しても良い、図３(ａ)に示すように、半導体素子８の配線側表面にバンプ電極８−ｂをワイヤボンド法やめっき機法等により形成する。次に、図３(ｂ)、（ｃ）に示すように、配線フィルム１４上にＦＣ部用封止樹脂１６を形成し、半導体素子８を押し当てる。そして、加熱（例えば１５０℃に）することにより樹脂が軟化し、半導体素子８と配線フィルム１４が接着される。ＦＣ部用封止樹脂１６は温度が下がり常温となると熱収縮により、半導体素子８表面のバンプ電極８−ｂと配線フィルム１４上の半導体素子側接続電極面２１−ｃとを押し付け、電気的に接続が完了する。ＦＣ部用封止樹脂１６は、半導体素子８を配線フィルム１４上に配置した後に、液状として注入しても良く、この場合半導体素子と配線フィルム１４との隙間へ毛細管現象等により浸透していくことで半導体素子下面全体に封止樹脂を付けることが出来る。
【００７４】
次に図４（ａ）に示すように前記第１の半導体素子８を実装した配線フィルム１４の反対側面へ、第２の半導体素子６を実装する。半導体素子６の配線側表面にバンプ電極６−ｂをワイヤボンド法やめっき法等により形成する。
【００７５】
次に、図４(ｂ)に示すように、半導体素子８を配線フィルム１４上に配置したあとに、ＦＣ部用封止樹脂１５を形成して半導体素子６表面のバンプ電極６−ｂと配線フィルム１４上の半導体素子側接続電極面２１−ｂと、電気的に接続する。原理的には、図３の第１の半導体素子８の実装のときと同じく、各種フリップチップ工法により、ＦＣ部用封止樹脂は工程上半導体素子の実装前後どちかの時点でＦＣ部用封止樹脂を形成する。
【００７６】
以上のように、第２の半導体素子と第１の半導体素子とを実装した配線フィルムユニット２７を、図５(ａ)に示すように、既に基板３に実装した第３の半導体素子１の上方に搭載する。図５(ａ)に示すように、第３の半導体素子１は基板３上にＦＣ部用アンダーフィル樹脂５を介してフリップチップ接合されている。この半導体素子１の裏面（上面）へ接着層７を形成する。これは、接着シートを貼り付ける方法でも接着ペーストを塗布しても良い。
【００７７】
次に図５(ｂ)に示すように、配線フィルムユニット２７を第３の半導体素子１の上方に配置した後、配線フィルム１４の端面の電極面２２−ｂ,２２−ｃを基板表面の電極面４−ｂ,４−ｃと接合する。接合方法は、上記フリップチップ方式と同じく、金バンプとＡｇペースト等による接続（ＳＢＢ工法）や金バンプとＳｎめっきとの接合方式等いずれの方式でもよく。上記と同じく接合方式は、異方性導電性フィルム接着方式や非導電性フィルムの熱収縮によるバンプ圧接方式(ＮＳＤ工法)などで、電極接合と封止を同時に接合する方式でも良い。
【００７８】
続いて電極の接合部２０を保護するために、接合面付近のみ封止樹脂２５により封止する。具体的には、配線導体１７−ｂ，１７−ｃは配線フィルム１４上で、絶縁樹脂により覆われているため、部分的な封止のみで半導体装置は、周囲の水分等から保護し、電気的に配線間の絶縁を保つことが出来る。なお、上記の製造方法において、第３の半導体素子１はなくてもよい。
【００７９】
このように、本発明の実施形態の半導体装置およびその製造方法によれば、従来のように、半導体装置全面ないし上面全部を封止する必要無しに半導体装置を構成できる。
【００８０】
以上述べた半導体装置においては、インターポーザ基板の材質は、選ばない。しかし、特に剛性が高く、熱膨張係数の大きいセラミック製基板である場合に大きな効果をもたらす。それは、樹脂が主体のモールド封止樹脂に比べ、線膨張の差があり、また剛性（ヤング率）が高いため、発生する応力（＝ヤング率×歪み量）が大きくなるためである。
【実施例１】
【００８１】
本発明のより具体的な実施例について示す。
【００８２】
図１は実施例１の半導体装置を示す断面図である。実施形態と同一部材には同一符号を付す。この半導体装置は、上記実施形態において説明した通り３段の半導体素子を積層した構成で、下段の第３の半導体素子１は下向きにフリップチップ接合され、２段目の第２の半導体素子６、３段目の第１の半導体素子８は対向して、両面配線フィルム１４に実装され、この配線フィルム１４によって、２つの半導体素子６，８は基板３に接続された構造である。
【００８３】
図６は実施例２の半導体装置を示す断面図である。実施形態と同一部材には同一符号を付す。図６に示すように、両面配線フィルム１４上には、２つ以上の半導体素子２６−１，２６−２を搭載している。さらには、以上のような両面に半導体素子を搭載した両面配線フィルムを１つだけでなく、複数積層することも可能である。
【００８４】
図７は実施例３の半導体装置を示す断面図である。実施形態と同一部材には同一符号を付す。図７に示すように、最下段の半導体素子１のような単独に基板に接合した半導体素子が無く、以上のような両面に半導体素子６，８を搭載した両面配線フィルム１４のみによる半導体素子の積層実装である。
【００８５】
図８は実施例４の半導体装置を示す断面図である。実施形態と同一部材には同一符号を付す。図８示すように、両面に半導体素子６，８を搭載した両面配線フィルム１４を２枚有し、これらの配線フィルムユニット２７−１，２７−２を重ねて、基板３に実装することより、多数の半導体素子を積層搭載した積層型半導体装置である。この場合、重ねる枚数は２枚以上であってもよい。
【００８６】
図９は実施例５の半導体装置を示す断面図である。実施形態と同一部材には同一符号を付す。図９に示すように、はんだ部信頼性要求基準が低い場合や、封止樹脂はんだ接合部を別の手段、例えばアンダーフィル材の注入などで強度を向上し、コストはかかるが信頼性を確保した場合などで、狭ピッチのみの目的等にて実施例１と同様の半導体装置構成をとっている。この場合、半導体装置上面を封止樹脂１３で覆ってもよい。
【００８７】
図１０は実施例６の半導体装置を示す断面図である。実施形態と同一部材には同一符号を付す。図１０に示すように、半導体装置の構成に用いられた半導体素子を搭載する基板は、銅等のリードフレーム材３０を用いている。３０−ａはリード部、３０−ｂはダイパッド部である。この半導体装置においては、前記複数の半導体素子６，８を搭載した配線フィルムユニット２７をリードフレーム３０両面に設置することも可能である。
【産業上の利用可能性】
【００８８】
本発明にかかる半導体装置およびその製造方法は、複数の半導体素子をパッケージ化し、狭ピッチ化・高密度配線回路を実現しつつ半田接合部信頼性を向上した積層型半導体装置を提供する手段として有用である。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施形態にかかる半導体装置を示す断面図である。
【図２】（ａ）は本発明の実施形態にかかる半導体装置で用いる配線フィルムを示す断面図、（ｂ）はＡ−Ａ断面図である。
【図３】本発明の実施形態にかかる半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態にかかる半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態にかかる半導体装置の製造方法を示す断面図である。
【図６】本発明の実施例２における３チップ積層の半導体装置を示す断面図である。
【図７】本発明の実施例３における２チップ積層の半導体装置を示す断面図である。
【図８】本発明の実施例４における２枚配線フィルム使用の半導体装置を示す断面図である。
【図９】本発明の実施例５にかかる半導体装置を示す断面図である。
【図１０】本発明の実施例６にかかる半導体装置を示す断面図である。
【図１１】従来の積層型半導体装置を示す断面図である。
【図１２】従来の積層型半導体装置のはんだ接合時応力図である。
【図１３】従来の積層型半導体装置の製造方法を示す断面図である。
【符号の説明】
【００９０】
１  第３の半導体素子
２  バンプ電極
３  基板
４  基板上のチップ実装配線ランド
４−ａ  基板上の配線電極
４−ｂ  基板上の配線電極
４−ｃ  基板上の配線電極
５  ＦＣ部用アンダーフィル樹脂
６  第２の半導体素子
６−ｂ  第２の半導体素子のバンプ電極
７  接着層
８  第１の半導体素子
８−ｂ  第１の半導体素子のバンプ電極
９  接着層
１０  ボンディングワイヤ
１１  ボンディングワイヤ
１２  半田ボール電極端子
１３  モールド封止樹脂
１４  配線フィルム
１５  ＦＣ部用封止樹脂
１６  ＦＣ部用封止樹脂
１７−ｃ  配線導体
１７−ｂ  配線導体
１８  フィルム基材
１９  絶縁樹脂
２０  接合部
２１  半導体素子側接続電極面
２１−ｃ  電極面(上側)
２１−ｂ  電極面(下側)
２２  基板側接続電極面
２２−ｃ  電極面(上側)
２２−ｂ  電極面(下側)
２３  配線導体ポスト
２４  接合部材めっき
２５  樹脂封止材
２６−１  半導体素子
２６−２  半導体素子
２７  第２の半導体素子と第３の半導体素子とを実装した配線フィルム
２７−１  半導体素子と半導体素子とを実装した１枚目の配線フィルム
２７−２  半導体素子と半導体素子とを実装した２枚目の配線フィルム
３０  リードフレーム
３０−ａ  リードフレームのリード部
３０−ｂ  リードフレームのダイパッド部
【図１】
2005340588.tif 000003
【図２】
2005340588.tif 000004
【図３】
2005340588.tif 000005
【図４】
2005340588.tif 000006
【図５】
2005340588.tif 000007
【図６】
2005340588.tif 000008
【図７】
2005340588.tif 000009
【図８】
2005340588.tif 000010
【図９】
2005340588.tif 000011
【図１０】
2005340588.tif 000012
【図１１】
2005340588.tif 000013
【図１２】
2005340588.tif 000014
【図１３】
2005340588.tif 000015