(57)【要約】【課題】  実際の伝搬路で生じるマルチパスに適応した遅延波を生成すること、かつ電波受信のデータから直接にシミュレータに必要な設定を行うことである。【解決手段】  ＦＩＲフィルタ部１３がたとえば６個のＦＩＲフィルタユニットを有し、さらにそれぞれのＦＩＲフィルタユニットがたとえば７２０個のＦＩＲフィルタのタップを有するようにし、それぞれのＦＩＲフィルタユニットにおける各タップのタップ係数がそれぞれ異なるように設定する。【選択図】  図２
2005151355.tif 000002
【特許請求の範囲】
【請求項１】
入力デジタル信号に基づき、擬似的なマルチパスフェージングを有する出力信号を発生するフェージングシミュレータであって、
前記入力デジタル信号を基に有限インパルス応答機能により、擬似的なマルチパスフェージングを有する複数のアナログ信号を出力する複数のＦＩＲフィルタユニットを有したマルチパス発生手段と、
前記複数のアナログ信号を合成し、前記出力信号として出力する合成手段と、
電波伝搬データを帯域系インパルス応答データに変換して前記マルチパス発生手段の制御を行う制御手段と、
を備えることを特徴とするフェージングシミュレータ。
【請求項２】
外部よりのアナログ信号をデジタル信号に変換するアナログ/デジタル変換手段をさらに備え、その出力を前記入力デジタル信号とすることを特徴とする請求項１に記載のフェージングシミュレータ。
【請求項３】
前記ＦＩＲフィルタユニットは、
前記入力デジタル信号を一定時間遅延して出力する定量遅延回路と、
前記一定時間遅延された前記入力デジタル信号と前記帯域系インパルス応答データとの畳み込みの結果を出力する多段ＦＩＲフィルタ手段と、
前記畳み込みの結果をアナログ信号に変換するＤ／Ａ回路とを有する
ことを特徴とする請求項１又は２に記載のフェージングシミュレータ。
【請求項４】
前記ＦＩＲフィルタユニットは、自己の遅延・位相・振幅の特性を較正する較正回路をさらに有することを特徴とする請求項３に記載のフェージングシミュレータ。
【請求項５】
前記多段ＦＩＲフィルタ手段は、所定の遅延時間で前記畳み込みの結果を出力する複数のタップを有していることを特徴とする請求項３又は４に記載のフェージングシミュレータ。
【請求項６】
前記定量遅延回路は、帯域系インパルス応答データに大幅な隙間がある場合、その区間をバイパスするように設定されることを特徴とする請求項３又は４に記載のフェージングシミュレータ。
【請求項７】
入力デジタル信号に基づき、擬似的なマルチパスフェージングを有する出力信号を発生するフェージングシミュレート方法であって、
前記入力デジタル信号を基に有限インパルス応答機能により、擬似的なマルチパスフェージングを有する複数のアナログ信号を出力する工程と、
前記複数のアナログ信号を合成し、前記出力信号として出力する工程と、
電波伝搬データを帯域系インパルス応答データに変換して前記擬似的なマルチパスフェージングを有する複数のアナログ信号を出力する制御を行う工程とを有する
ことを特徴とするフェージングシミュレート方法。
【請求項８】
請求項１〜６のいずれか１項に記載のフェージングシミュレータを有することを特徴とするＲＦ信号発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信側と受信側との伝送路間に生じるマルチパスフェージングを擬似的に発生させるフェージングシミュレータ、フェ-ジングシミュレート方法およびＲＦ信号発生器に関するものである。
【背景技術】
【０００２】
無線通信や放送においては、無線局の移動や時間経過に伴い、電波の受信レベルが変動する。送信局から受信局までの間に、反射等による複数の伝達経路がある場合、これらの距離の差に応じた位相（ｐｈａｓｅ）差が生じ、受信レベルの強弱が生じる（マルチパスフェージング）。短波帯での通信においては電離層で反射された波と地表波との間の干渉が、超短波帯以上では地形や建物等に起因する複数の反射波の干渉が主原因となる。
【０００３】
そのため、テレビやラジオ等の無線周波数（ＲＦ）受信機の研究開発を行う場合、あるいはその生産を行う場合には、ＲＦ受信機の性能測定を実施することが必須の事項となる。この性能測定において、耐フェージング性は重要な測定項目となっている。
【０００４】
ＲＦ受信機の性能測定を行う場合、簡単な測定では、ＲＦ信号発生器と減衰器とを使用しているが、上記のマルチパスフェージングを受けた電波を受信した場合のＲＦ受信機の特性測定を行うには、ＲＦ信号発生器とフェージングシミュレータとが使用される。
【０００５】
このようなフェージングシミュレータとして、本出願人は特許文献１に示すような技術を提案している。これは、ローカル周波数信号を発生する局部発振器と、送信されるＲＦ信号にローカル周波数信号を乗じて中間周波数（ＩＦ）信号を得る第１のミキサと、ＩＦ信号をデジタル化するＡ／Ｄ変換器と、デジタル化された信号に対して擬似的にフェージングパスを与える複数系列の信号処理手段と、各信号処理手段を経由した信号を加算して得られるＩＦ信号に、ローカル周波数信号を乗じる第２のミキサとを具備したものである。
【０００６】
ここで、各信号処理手段は、サンプリング周期に対応する時間単位で遅延量を与える遅延メモリと、サンプリング周期に対応する時間以下の短い時間分解能で遅延量を与えるＦＩＲ（Finite Impulse Response；有限インパルス応答）フィルタを有する遅延器とを具備しているため、きめの細かい遅延量の設定が可能となり、より現実に則したフェージング現象のシミュレートが可能となる。
【特許文献１】特開２００１−１６０７８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、特許文献１でのＦＩＲフィルタを有する遅延器では、その構成上、あらかじめ設定したパターンの遅延波しか発生できない。すなわち、実際に発生するマルチパスフェージングは伝搬路によって種々異なるが、それをシュミュレータに前もって設定することはできない。また、実測によってマルチパスを測定しても、その測定データをシミュレータの設定に反映するには膨大な数のタップ係数を入力していく必要があった。
【０００８】
解決しようとする課題は、実際の伝搬路で生じるマルチパスに適応した遅延波を生成すること、かつ電波受信のデータから直接にシミュレータに必要な設定を行うことである。
【課題を解決するための手段】
【０００９】
本発明のフェージングシミュレータは、入力デジタル信号に基づき、擬似的なマルチパスフェージングを有する出力信号を発生するフェージングシミュレータであって、前記入力デジタル信号を基に有限インパルス応答機能により、擬似的なマルチパスフェージングを有する複数のアナログ信号を出力する複数のＦＩＲフィルタユニットを有したマルチパス発生手段と、前記複数のアナログ信号を合成し、前記出力信号として出力する合成手段と、電波伝搬データを帯域系インパルス応答データに変換して前記マルチパス発生手段の制御を行う制御手段とを備えることを特徴とする。
また、本発明のフェージングシミュレータは、外部よりのアナログ信号をデジタル信号に変換するアナログ/デジタル変換手段をさらに備え、その出力を前記入力デジタル信号としてもよい。
また、前記ＦＩＲフィルタユニットは、前記入力デジタル信号を一定時間遅延して出力する定量遅延回路と、前記一定時間遅延された前記入力デジタル信号と前記帯域系インパルス応答データとの畳み込みの結果を出力する多段ＦＩＲフィルタ手段と、前記畳み込みの結果をアナログ信号に変換するＤ／Ａ回路とを有するようにすることができる。
また、前記ＦＩＲフィルタユニットは、自己の遅延・位相・振幅の特性を較正する較正回路をさらに有するようにすることができる。
また、前記多段ＦＩＲフィルタ手段は、所定の遅延時間で前記畳み込みの結果を出力する複数のタップを有しているようにすることができる。
また、前記定量遅延回路は、帯域系インパルス応答データに大幅な隙間がある場合、その区間をバイパスするように設定されるようにすることができる。
本発明のフェージングシミュレート方法は、入力デジタル信号に基づき、擬似的なマルチパスフェージングを有する出力信号を発生するフェージングシミュレート方法であって、前記入力デジタル信号を基に有限インパルス応答機能により、擬似的なマルチパスフェージングを有する複数のアナログ信号を出力する工程と、前記複数のアナログ信号を合成し、前記出力信号として出力する工程と、電波伝搬データを帯域系インパルス応答データに変換して前記擬似的なマルチパスフェージングを有する複数のアナログ信号を出力する制御を行う工程とを有することを特徴とする。
また、本発明のＲＦ信号発生器は前記のフェージングシミュレータのいずれかを有することを特徴とする。
【発明の効果】
【００１０】
本発明のフェージングシミュレータは、制御手段により実測データを帯域系インパルス応答データに変換してマルチパス発生手段の制御を行い、擬似的なマルチパスフェージングを有する出力信号を発生するようにしたので、実際の伝搬路のマルチパス発生状況に適合した、より緻密なフェージング現象をシミュレートすることができる。
【発明を実施するための最良の形態】
【００１１】
本発明においては、ＦＩＲフィルタの特性を活用し、電波伝搬データから求めた伝搬路の帯域系インパルス応答データを用いて、多段ＦＩＲフィルタ手段の各ＦＩＲフィルタのタップ係数を決定することにより、実際の遅延伝搬路のマルチパスフェージングを有する信号を出力できるようにした。
【００１２】
図１は本発明のフェージングシミュレータの使用形態を説明するための図、図２は図１のフェージングシミュレータの構成を説明するための図、図３は図２のＦＩＲフィルタ部の内部構成を説明するための図、図４は図３のＦＩＲフィルタユニットの内部構成を説明するための図、図５は図４の多段ＦＩＲフィルタ手段を説明するための図、図６は図２のマルチパス発生手段の内部の各ＦＩＲフィルタユニットによる電波伝搬の帯域系インパルス応答の分担を説明するための図、図７はＩＦＦＴ処理前の周波数軸データの再配置を説明するための図、図８はＩＦＦＴ処理後の時間軸データの再配置を説明するための図である。
【００１３】
図１に示すように、フェージングシミュレータ１は、ＲＦ信号発生器２からのＩＦ（中間周波数）信号を受け、擬似的なマルチパスフェージングを有する信号を発生してＲＦ信号発生器２に出力する機能を有している。ちなみに、フェージングシミュレータ１からの擬似的なマルチパスフェージングを有する信号は、ＲＦ信号発生器２においてアップコンバートされてＲＦ信号となり、ケーブル等によりＲＦ受信機３へ送信することで、擬似的なマルチパスフェージングを有する信号によるＲＦ受信機３の耐フェージング性を計測することができる。
【００１４】
次に、図２により、フェージングシミュレータ１の構成について説明する。
フェージングシミュレータ１は、周波数コンバータ部１１、アナログ／デジタル変換部１２、ＦＩＲフィルタ部１３、合成器１４、制御部１５を備えている。
【００１５】
周波数変換手段としての周波数コンバータ部１１は、ＲＦ信号発生器２からの中心周波数が２８６ＭＨｚであるＩＦ１信号（第１のＩＦ信号）５１を、中心周波数が１６ＭＨｚのＩＦ２信号（第２のＩＦ信号）５３にダウンコンバートして、アナログ／デジタル変換部１２に出力する。また、周波数コンバータ部１１は、合成器１４から中心周波数が１６ＭＨｚのＩＦ３信号（第３のＩＦ信号）５６を、中心周波数が２８６ＭＨｚのＩＦ４信号（第４のＩＦ信号）５２としてＲＦ信号発生器２に出力する。
【００１６】
アナログ／デジタル信号変換手段としてのアナログ／デジタル変換部１２は、周波数コンバータ部１１からのダウンコンバートされた中心周波数が１６ＭＨｚのＩＦ２信号５３を受け取ると、そのＩＦ２信号５３をデジタル信号５４に変換してＦＩＲフィルタ部１３に出力する。
【００１７】
マルチパス発生手段としてのＦＩＲフィルタ部１３は、アナログ／デジタル変換部１２からのデジタル信号５４を受け取ると、擬似的なマルチパスフェージングを有する複数のアナログ信号５５を出力するものであるが、その詳細は後述する。
【００１８】
合成手段としての合成器１４は、ＦＩＲフィルタ部１３からの擬似的なマルチパスフェージングを有する複数のアナログ信号を合成し、その合成した中心周波数１６ＭＨｚのＩＦ３信号（第３のＩＦ信号）５６を周波数コンバータ部１１に出力する。
【００１９】
制御手段としての制御部１５は、フェージングシミュレータ１全体の動作を制御するものであるが、その最も重要な機能は、実測データである電波伝搬データ５８を入力とし、その電波伝搬データ５８を帯域系インパルス応答データに変換して、この帯域系インパルス応答データに基づいたタップ係数がＦＩＲフィルタ部１３内部の後述する多段ＦＩＲフィルタ回路１０２のタップ１０２ａ１〜１０２ａｎへ与えられる。また、ＦＩＲユニット間の遅延・位相・振幅の特性を一致させるよう、較正信号を出力してその時の出力の比較からＦＩＲユニット内の較正回路を制御する機能も有する。
【００２０】
制御部１５は電波伝搬データ５８から以下のようにしてデータを得る。まずＯＦＤＭ波を復調し、Ｉ／Ｑベースバンド信号を得る。各々の信号からＳＰ（スキャタードパイロット）信号の振幅値を抽出する。次に本フェージングシミュレータで電波伝搬データ５８は以下のように処理される。ＳＰ信号は周波数軸上で間欠的にしか送られていないため、これを周波数方向に内挿補間した振幅値を生成する。
【００２１】
次に、Ｉ／Ｑ各々の振幅データは１つの複素数として扱われる。つまりＩ信号を実数部に割り当て、Ｑ信号を虚数部に割り当てる。図７のようにデータ数ａの複素数データを中心インデックスで分割した場合の右側半分を、この後の処理となるＩＦＦＴのポイント数分の周波数軸の1から配置し、左側半分を最大インデックス（ｎｍａｘ）に配置する。次に周波数軸上のデータに対してＩＦＦＴ処理を行い、時間軸データに変換する。ＩＦＦＴ処理によって得られた時間軸データも複素数となり、次の再配置処理を施すことによって実数部がＩ信号の等価低域系インパルス応答データ、虚数部がＱ信号の等価低域系インパルス応答データとなる。
【００２２】
再配置は図８に示すように、時間軸データを中心で分割した場合の左側半分と右側半分を入れ替えることにより行われる。次に以下の式を用いて、等価低域系インパルス応答データ（Ｉ信号、Ｑ信号）を、帯域系インパルス応答データに変換する。
ｈｂｐｆ（ｎ）＝ｈｉ（ｎ）×ｃｏｓ｛２π×（ｎ−ｎｍａｘ／２）×ｆｒｅｑ／ｆｓ｝−ｈｑ（ｎ）×ｓｉｎ｛２π×（ｎ−ｎｍａｘ／２）×ｆｒｅｑ／ｆｓ｝
ここで、
ｎ；インパルス応答データのインデックス
ｎｍａｘ；インパルス応答データの最大インデックス
ｈｂｐｆ（ｎ）；インデックスｎに対する帯域系インパルス応答データ
ｈｉ（ｎ）；インデックスｎに対する等価低域系インパルス応答データ（Ｉ信号）
ｈｑ（ｎ）；インデックスｎに対する等価低域系インパルス応答データ（Ｑ成分）
ｆｒｅｑ；ＦＩＲフィルタ部１３を通過する信号の中心周波数
ｆｓ；サンプリング周波数
【００２３】
ｎｍａｘはインパルス応答データの最大インデックスで、ＩＦＦＴ処理するポイント数と同じになる。ｎは1〜ｎｍａｘまでの値となる。ｈｉ（ｎ）、ｈｑ（ｎ）は各ｎに対する等価低域系インパルス応答データ、ｈｂｐｆ（ｎ）は各ｎに対する帯域系インパルス応答データである。等価低域系インパルス応答データは周波数０Ｈｚを基点した複素数の扱いであるが、帯域系インパルス応答データでは中心周波数（ｆｒｅｑ）を基点とした実数データである。従ってｆｒｅｑは実際にＦＩＲフィルタユニット１３１〜１３６を通過する信号の中心周波数である必要がある。なお、求められた帯域系インパルス応答データ数が本フェージングシミュレータで実現できる多段ＦＩＲフィルタ回路１０２の係数の総数より大きい場合、帯域系インパルス応答データの両端のデータの打ち切りを行う。
【００２４】
次に、図３により、ＦＩＲフィルタ部１３の内部構成について説明する。
ＦＩＲフィルタ部１３は、６個のＦＩＲフィルタユニット１３１〜１３６を有している。各ＦＩＲフィルタユニット１３１〜１３６は、有限インパルス応答機能とＤ／Ａ変換機能とにより、中心周波数が１６ＭＨｚの擬似的なマルチパスフェージングを有するアナログ信号５５を合成器１４に出力する。なお、ＦＩＲフィルタユニット１３１〜１３６は、図示のように６個に限るものではなく、７個以上であってもよいし、また２〜５個であってもよい。
【００２５】
次に、図４により、各ＦＩＲフィルタユニット１３１〜１３６の内部構成について説明する。
各ＦＩＲフィルタユニット１３１〜１３６は、定量遅延回路１０１、多段ＦＩＲフィルタ手段としての多段ＦＩＲフィルタ回路１０２、較正回路１０３、Ｄ／Ａ回路１０４を備えている。
【００２６】
定量遅延回路１０１は、複数のＦＩＲフィルタユニット１３１〜１３６内において、一定の時間だけデジタル信号５４を遅延して、次の多段ＦＩＲフィルタ回路１０２に送る。たとえば、この６個のＦＩＲフィルタユニット１３１〜１３６を隙間無く連続的に使用する場合、設定する遅延時間は、後述するように、サンプル時間（Ｔｓ）×タップ数（ｎ）×ＦＩＲユニット番号（ｍ）、整数ｍ（ｍ＝０〜５）倍とすることができる。
【００２７】
一例として、多段ＦＩＲフィルタ手段としての多段ＦＩＲフィルタ回路１０２は、図５に示すように、たとえば７２０個のＦＩＲフィルタのタップ１０２ａ１〜１０２ａｎ（ｎ＝７２０）を有し、上述したデジタル信号５４に対し、制御部１５で各タップ１０２ａ１〜１０２ａｎへのタップ係数が設定され、その値に応じた畳み込みの結果を出力する。
【００２８】
ここで、サンプル時間（Ｔｓ）を４０ｎｓｅｃとすると、７２０個のタップ１０２ａ１〜１０２ａｎでは、最大２８．８μｓｅｃの遅延が可能となる。また、６個のＦＩＲフィルタユニット１３１〜１３６では、最大１７２．８μｓｅｃの遅延が可能となる。なお、各々のタップ１０２ａ１〜１０２ａｎは、上述したごとく制御部１５によって制御される。またこの例では、最大で７２０×６＝４，３２０個の遅延伝搬路までシミュレートが可能となる。
【００２９】
ここでは、ＦＩＲフィルタユニット１３１〜１３６を隙間無く６個並べて連続的に使用する場合を説明したが、帯域系インパルス応答データに大幅な隙間がある場合には、その区間は定量遅延回路１０１を用いてバイパスするように設定すればよい。この場合、シミュレート可能な遅延時間は、上記の最大遅延時間１７２．８μｓｅｃを超えて、さらに長い時間とすることができ、長い遅延時間の伝搬路のシミュレーションが可能となる。
【００３０】
較正回路１０３は、遅延較正回路、位相較正回路、振幅較正回路で構成され、制御部１５からの較正信号５７を基に、各ＦＩＲフィルタユニット１３１〜１３６の入力から合成器１４の出力間で生じる遅延・位相・振幅の差を吸収し、合成器出力１４の出力であるＩＦ３信号で観測した各経路の遅延・位相・振幅の特性を一致させるためのものである。すなわち、各ＦＩＲフィルタユニット１３１〜１３６の入力から合成器１４の出力間で遅延・位相・振幅の差があると、最適なシミュレートが不可能となってしまうからである。
【００３１】
較正信号５７は最初にＦＩＲフィルタユニット１３１のみ、又は１３１と１３２に取り込まれ、１波時の出力又は２波時の合成出力であるＩＦ３信号を制御部１５にて基準信号又は測定信号として取得する。制御部１５からＦＩＲフィルタユニット１３２の較正回路１０３中の遅延・位相・振幅設定をそれぞれ複数回操作し、それぞれのパラメータに対するＩＦ３信号の変化を制御部１５で解析することにより、ＦＩＲフィルタユニット１３１と１３２間の遅延・位相・振幅の差を最小にするように制御部１５から制御信号５９がＦＩＲフィルタユニット１３２に出力される。
【００３２】
次に、ＦＩＲフィルタユニット１３１と１３３、１３１と１３４、１３１と１３５、１３１と１３６の順序でＦＩＲフィルタユニット１３１を基準として前記操作を繰り返すことにより、ＦＩＲフィルタユニット１３１〜１３６の較正が完了する。詳細は後述する。
【００３３】
Ｄ／Ａ回路１０４は、較正回路１０３からのデジタル信号をアナログ信号に変換して合成器１４へ出力する。
【００３４】
なお、定量遅延回路１０１による遅延時間の設定、各多段ＦＩＲフィルタ回路１０２のタップ１０２ａ１〜１０２ａｎにおけるタップ係数の注入による遅延伝送路の設定、較正回路１０３による遅延・位相・振幅の較正のいずれも上述した制御部１５によって制御される。
【００３５】
次に、フェージングシミュレータ１の動作について説明する。
まず、動作開始時には、各ＦＩＲフィルタユニット１３１〜１３６の入力から合成器１４の出力までの遅延・位相・振幅のそれぞれの特性を一致させる必要があるため、制御部１５からの較正信号５７がＦＩＲフィルタ部１３に出力される。
【００３６】
制御部１５からの較正信号５７は正弦波で、周波数はまず１６ＭＨｚに設定される。較正は振幅・位相・遅延の順番で行われる。まず、ＦＩＲフィルタユニット１３１のみを基準レベルとして出力し、ＩＦ３信号５６を制御部１５にてダイオード検波する。検波された直流電圧はデジタル化され制御部１５内に保持される。次にＦＩＲフィルタユニット１３２のみの出力の検波電圧を取得し、ＦＩＲフィルタユニット１３１の取得電圧と比較する。比較した結果が一致しない場合は、較正回路５７中の振幅較正回路を操作して一致するようにする。同様にＦＩＲフィルタユニット１３３〜１３６まで同じ操作を行う。
【００３７】
このようにしてＦＩＲフィルタユニット１３１を基準として、ＦＩＲフィルタユニット１３２〜１３６までの振幅の較正が完了する。次に位相の較正について説明する。ＦＩＲフィルタユニット１３１中の位相較正回路で位相０度に設定し出力する。またＦＩＲフィルタユニット１３２で同じく位相を＋９０度に設定し出力する。ＩＦ３信号５６から２波の合成波を制御部１５に取り込み、ダイオード検波する。振幅較正と同様にデジタル化された直流電圧の値が制御部１５内に保持される。この値を仮にＡとする。次にＦＩＲフィルタユニット１３２の位相設定を−９０度とし、直流電圧の値をＢとする。両信号の位相が９０度であればＡとＢの値は一致する。
【００３８】
一致していない場合はＦＩＲフィルタユニット１３２の較正回路１０３中の位相較正回路を操作し、ＡとＢが一致する位相設定値を見つける。具体的にはＦＩＲフィルタユニット１３２の位相設定を−８９度でＡを取得、＋９１度でＢの値を取得というように、ＡとＢを取得する位相差は常に１８０度になるように位相オフセットをかけていく。ＡとＢの値が一致した時、最初の状態からのオフセット位相量が位相誤差αとなる。同様にＦＩＲフィルタユニット１３１とＦＩＲフィルタユニット１３３〜１３６との組み合わせにおいて位相較正を行う。
【００３９】
次に、遅延の較正について説明する。較正信号５７の周波数を１３ＭＨｚに設定し、ＦＩＲフィルタユニット１３１とＦＩＲフィルタユニット１３２の間で位相較正を同様に行うが、両方の較正回路１０３中の遅延設定回路で遅延を０ｎｓに設定する。この時に求まった位相誤差αをα１Ａとする。次に較正信号５７の周波数を１９ＭＨｚに設定し、同様にαを取得し、これをα１Ｂとする。α１Ａとα１Ｂの差を求め、これをγ１とする。
【００４０】
次に、同じ組み合わせにおいてＦＩＲフィルタユニット１３２の遅延を２ｎｓに設定し、同様にして得られた値をγ２とする。以降２０ｎｓの遅延まで１ｎｓステップで同様の処理を行い、γ１からγ２０を得る。この中で一番小さい値をもつγの遅延設定値が遅延オフセットとなる。同様にＦＩＲフィルタユニット１３１とＦＩＲフィルタユニット１３３〜１３６との組み合わせにおいて遅延オフセット値を求め、遅延較正が完了する。
【００４１】
以上のような較正の後で、ＲＦ信号発生器２からの中心周波数が２８６ＭＨｚのＩＦ１信号５１がフェージングシミュレータ１に取り込まれると、周波数コンバータ部１１により、そのＩＦ１信号５１が中心周波数１６ＭＨｚのＩＦ２信号５３にダウンコンバートされ、アナログ／デジタル変換部１２に出力される。
【００４２】
周波数コンバータ部１１より出力されたＩＦ２信号５３は、アナログ／デジタル変換部１２により、デジタル信号５４に変換されてＦＩＲフィルタ部１３に出力される。ＦＩＲフィルタ部１３においては、６個のＦＩＲフィルタユニット１３１〜１３６に、アナログ／デジタル変換部１２より出力されたデジタル信号５４が取り込まれる。
【００４３】
そして、ＦＩＲフィルタユニット１３１に取り込まれたデジタル信号５４は、定量遅延回路１０１によって、各ＦＩＲフィルタユニット１３１〜１３６毎に異なる一定の時間だけ遅延された後、多段ＦＩＲフィルタ回路１０２に送られる。そして、多段ＦＩＲフィルタ回路１０２中の各タップ１０２ａ１〜１０２ａｎに注入されたタップ係数による畳み込み結果が出力される。ここで、サンプル時間（Ｔｓ）を４０ｎｓｅｃとすると、たとえば７２０個のタップ１０２ａ１〜１０２ａｎに注入されたタップ係数で畳み込まれた結果は、最大２８．８μｓｅｃまでの遅延波を含むことができる。
【００４４】
このようにして得られたデジタル信号は、Ｄ／Ａ回路１０４により、中心周波数が１６ＭＨｚのＩＦの、擬似的なマルチパスフェージングを受けたアナログ信号５５に変換されて合成器１４へ出力される。
【００４５】
なお、上述した説明は、ＦＩＲフィルタユニット１３１についてであるが、他のＦＩＲフィルタユニット１３２〜１３６についても同様にして、中心周波数が１６ＭＨｚのＩＦに変換されたアナログ信号として合成器１４へ出力される。
ここで、各ＦＩＲフィルタユニット１３１〜１３６内の定量遅延回路１０１の遅延時間を下記のように定めると、全体としては最大で１７２．８μｓｅｃの遅延信号の発生が可能となる。
ＦＩＲフィルタユニット番号      固定遅延回路１０１の遅延時間
１３１                          ０μｓｅｃ
１３２                    ２８．８μｓｅｃ
１３３                    ５７．６μｓｅｃ
１３４                    ８６．４μｓｅｃ
１３５                  １１５．２μｓｅｃ
１３６                  １４４．０μｓｅｃ
この場合の各ＦＩＲフィルタユニット１３１〜１３６でのインパルス応答は、たとえば図６のようになる。
【００４６】
図６の例は、各ＦＩＲフィルタユニット１３１〜１３６を連続的に並べた場合であるが、制御部１５に入力された電波伝搬データ５８により算出された帯域系インパルス応答データ上で空白となる期間があれば、その期間をスキップして設定することも可能である。このように、その期間をスキップして設定することで、最大遅延時間を１７２．８μｓｅｃよりも長くすることができる。
【００４７】
また、図６の例では、各ＦＩＲフィルタユニットはそれぞれ４０ｎｓｅｃのクロックで動作した場合を示しているが、帯域系インパルス応答データの設定は、インパルス応答波形をＦＩＲフィルタで形成することにより、１ｎｓｅｃ程度の分解能で行うことが可能である。
【００４８】
上述したようにしてＦＩＲフィルタユニット１３１〜１３６の出力信号が合成器１４に取り込まれると、合成器１４により合成され、擬似的なマルチパスフェージングを有する中心周波数が１６ＭＨｚのＩＦ３信号５６とされて、周波数コンバータ部１１に出力される。ＩＦ３信号５６が周波数コンバータ部１１に取り込まれると、中心周波数が２８６ＭＨｚのＩＦ４信号５２としてアップコンバートされ、出力される。
【００４９】
そして、フェージングシミュレータ１からの擬似的なマルチパスフェージングを有する中心周波数が２８６ＭＨｚのＩＦ４信号５２は、ＲＦ信号発生器２においてアップコンバートされてＲＦ信号となり、ケーブル等によりＲＦ受信機３へ送信することで、擬似的なマルチパスフェージングを有する信号によるＲＦ受信機３の性能劣化の特性を観測することができる。
【００５０】
このように、本実施形態では、ＦＩＲフィルタ部１３が６個のＦＩＲフィルタユニット１３１〜１３６を有し、さらにそれぞれのＦＩＲフィルタユニット１３１〜１３６が７２０個のタップ１０２ａ１〜１０２ａｎ（ｎ＝７２０）を有するようにし、それぞれのＦＩＲフィルタユニット１３１〜１３６における入力デジタル信号５４と、各タップ１０２ａ１〜１０２ａｎに入力されたタップ係数による畳み込み結果の出力の遅延時間がそれぞれ異なるように設定することができるので、実際の伝搬路のマルチパス発生状況に適合した、より緻密なフェージング現象をシミュレートすることができる。
【００５１】
また、それぞれのＦＩＲフィルタユニット１３１〜１３６の出力遅延時間がそれぞれ異なるように設定することができるので、自由度の高いフェージングのシミュレーションが可能となる。すなわち、擬似モデル環境を想定したフィールドの伝送特性に近似したマルチパスフェージング信号を発生させようとする場合、伝搬経路の数が多ければ多い程、実際のフィールドに近いマルチパスフェージング信号を発生することができる。
【００５２】
なお、本実施形態では、図２のように、周波数コンバータ部１１により、中心周波数が２８６ＭＨｚのＩＦ１信号５１を、中心周波数が１６ＭＨｚのＩＦ２信号５３にダウンコンバートし、さらにアナログ／デジタル変換部１２により、デジタル信号５４とした場合について説明したが、このように１回のダウンコンバートではなく、回路の特性に合わせて複数回のダウンコンバートを行う方式を採用してもよい。
【００５３】
また、本実施形態では、ＩＦ信号の中心周波数が２８６ＭＨｚ、１６ＭＨｚとした場合について説明したが、いずれもこれらの値に限定されるものではなく、他の値の中心周波数を使用してもよい。
【００５４】
さらに、本実施形態では、図２のように、ＲＦ信号発生器２より中心周波数が２８６ＭＨｚのＩＦ１信号５１を、周波数コンバータ部１１により中心周波数が１６ＭＨｚのＩＦ２信号５３にダウンコンバートし、また、中心周波数が１６ＭＨｚのＩＦ３信号５６を周波数コンバータ部１１によりアップコンバートして、中心周波数が２８６ＭＨｚのＩＦ４信号５２としてから、ＲＦ信号発生器２に送る場合について説明したが、周波数コンバータ部１１を削除して、ＲＦ信号発生器２よりのＩＦ１信号５１を直接アナログ／デジタル変換部１２に入力し、また、合成器１４からのＩＦ３信号５６を、直接ＲＦ信号発生器２に送出する構成としてもよい。
【００５５】
また、上述したＦＩＲフィルタユニット１３１〜１３６においては、図示しないがＤ／Ａ変換器１０４の前段側にデジタル減衰器を設置し、後段側にアナログ減衰器を設置してもよい。この場合、図６に示す縦軸のインパルス応答値が少ない減衰期間を分担するＦＩＲフィルタユニット１３１〜１３６においては、インパルス応答データに一定値を乗算し、その乗算値分を可変減衰器で減衰させることも可能である。このように可変減衰器を追加することで、出力信号レベルが低い時のＳＮ比を改善することが可能になる。
【００５６】
さらに、図２に示したアナログ／デジタル変換部１２に入力するＩＦ２信号５３の周波数と、合成器１４からの出力であるＩＦ３信号５６の周波数とは必ずしも同じ周波数でなくてもよい。一般的に入手可能なＡ／Ｄコンバータのサンプル周波数は、Ｄ／Ａコンバータのサンプル周波数より低いため、Ａ／Ｄ、Ｄ／Ａコンバータの最良の条件で使用できる周波数であればよい。
【００５７】
また、本実施形態では、６個のＦＩＲフィルタユニット１３１〜１３６を連続的に時間軸で従属接続することができる場合について説明したが、上述したように、各ＦＩＲフィルタユニット１３１〜１３６の各々の定量遅延時間を任意に設定することも可能である。つまり、マルチパスフェージングは遅延時間軸で考えた場合、必ずしも信号成分が一様に存在するとは限らないためであり、成分の無い遅延区間又は無視できる位小さい遅延区間がある場合、この部分を使用しないように遅延時間を空けることで、結果的により遅延時間の広い範囲にわたるマルチパスフェージングを実現することができる。
【００５８】
また、ＦＩＲフィルタユニット１３１〜１３６での任意のタップ数ｎ（２０〜３０程度）を一単位として考え、窓関数処理することにより一単位当たり１波の伝搬経路に相当するマルチパスフェージング信号を発生するようにしてもよい。この場合、各単位の信号の相対遅延時間はシステムクロックの周期より小さい値に設定できる。ここで、ＲＦ周波数が高くなると波長が短くなり、短い遅延時間の影響が無視できなくなる。
【００５９】
今後、狭い空間における無線通信では、より高周波の電波の使用が想定されており、マルチパスフェージングで重要な問題となり得るが、本実施形態でのフェージングシミュレータ１を用いることで、狭い空間における無線通信での無線機器のフェージング試験を最適に行うことができる。これは、本実施形態でのフェージングシミュレータ１が設定を実際の状況に合ったデータに細かく設定することが可能となっているからである。
【産業上の利用可能性】
【００６０】
電波伝搬データがあれば、そのデータを解析することにより、遅延伝搬路を近似するためのパラメータを算出して、任意の方式の電波信号が上記の電波伝搬路を伝搬した場合のマルチパスフェージングを受けた受信信号を得る場合に適用できる。
【図面の簡単な説明】
【００６１】
【図１】本発明のフェージングシミュレータの使用形態を説明するための図である。
【図２】図１のフェージングシミュレータの構成を説明するための図である。
【図３】図２のＦＩＲフィルタ部の内部構成を説明するための図である。
【図４】図３のＦＩＲフィルタユニットの内部構成を説明するための図である。
【図５】図４の多段ＦＩＲフィルタ手段を説明するための図である。
【図６】図２のマルチパス発生手段の内部の各ＦＩＲフィルタユニットによる電波伝搬の帯域系インパルス応答の分担を説明するための図である。
【図７】ＩＦＦＴ処理前の周波数軸データの再配置を説明するための図である。
【図８】ＩＦＦＴ処理後の時間軸データの再配置を説明するための図である。
【符号の説明】
【００６２】
１  フェージングシミュレータ
２  ＲＦ信号発生器
３  ＲＦ受信機
１１  周波数コンバータ部（周波数変換手段）
１２  アナログ／デジタル変換部（アナログ／デジタル変換手段）
１３  ＦＩＲフィルタ部（マルチパス発生手段）
１４  合成器（合成手段）
１５  制御部（制御手段）
１０１  定量遅延回路
１０２  多段ＦＩＲフィルタ回路（多段ＦＩＲフィルタ手段）
１０２ａ１〜１０２ａｎ  タップ
１０３  較正回路
１０４  Ｄ／Ａ回路
１３１〜１３６  ＦＩＲフィルタユニット
【図１】
2005151355.tif 000003
【図２】
2005151355.tif 000004
【図３】
2005151355.tif 000005
【図４】
2005151355.tif 000006
【図５】
2005151355.tif 000007
【図６】
2005151355.tif 000008
【図７】
2005151355.tif 000009
【図８】
2005151355.tif 000010