(57)【要約】【課題】  本発明は通信の途中でシンボルレートを切り替える際に回線品質の劣化を防止することが可能な変復調装置を提供することを目的とする。【解決手段】  シンボルレート制御手段１１とそれが出力するシンボルレートと周波数可変の第１クロックの位相とに基づいて前記第１クロックの位相を補正する位相補正手段１５とシンボルレート制御手段１１が出力するシンボルレートと位相補正手段１５が出力する信号とに基づいて生成した信号を前記第１クロックとして出力する可変発振手段１６と、固定発振手段１７と前記第１クロックに同期して情報信号を変調する変調手段１２と前記第１クロックに同期して変調信号を帯域制限するフィルタ手段１３とその出力をリサンプリングする送信速度変換手段１４とを設けた。【選択図】      図１
2005151407.tif 000002
【特許請求の範囲】
【請求項１】
送信信号のシンボルレートを切り替える送信シンボルレート制御手段と、
前記送信シンボルレート制御手段が出力するシンボルレートと周波数が可変の第１送信クロックの位相とに基づいて、前記第１送信クロックの位相を補正した信号を送信補正位相として演算し出力する送信位相補正手段と、
前記送信シンボルレート制御手段が出力するシンボルレートと前記送信位相補正手段が出力する送信補正位相とに基づいて生成した信号を前記第１送信クロックとして出力する送信側可変発振手段と、
周波数が一定の信号を第２送信クロックとして出力する送信側固定発振手段と、
前記第１送信クロックに同期して、送信対象の情報信号を変調する変調手段と、
前記第１送信クロックに同期して、前記変調手段により変調された信号を帯域制限する送信フィルタ手段と、
前記送信フィルタ手段の出力を前記第２送信クロックを用いてリサンプリングする送信速度変換手段と
を設けたことを特徴とする可変速度変調装置。
【請求項２】
受信信号のシンボルレートを切り替える受信シンボルレート制御手段と、
前記受信シンボルレート制御手段が出力するシンボルレートと周波数が可変の第１受信クロックの位相とに基づいて、前記第１受信クロックの位相を補正した信号を受信補正位相として演算し出力する受信位相補正手段と、
前記受信シンボルレート制御手段が出力するシンボルレートと前記受信位相補正手段が出力する受信補正位相とに基づいて生成した信号を前記第１受信クロックとして出力する受信側可変発振手段と、
周波数が一定の信号を第２受信クロックとして出力する受信側固定発振手段と、
前記第２受信クロックでサンプリングされた受信信号を前記第１受信クロックを用いてリサンプリングする受信速度変換手段と、
前記第１受信クロックに同期して、前記受信速度変換手段から出力される受信信号を帯域制限する受信フィルタ手段と、
前記第１受信クロックに同期して、前記受信フィルタ手段から出力される受信信号から情報信号を復調する復調手段と
を設けたことを特徴とする可変速度復調装置。
【請求項３】
請求項１の可変速度変調装置において、前記送信位相補正手段は、送信信号のシンボルレートの切り替えに同期して、前記第１送信クロックの位相を（切替後のシンボルレート／切替前のシンボルレート）倍に補正した信号を前記送信補正位相として出力することを特徴とする可変速度変調装置。
【請求項４】
請求項２の可変速度復調装置において、前記受信位相補正手段は、受信信号のシンボルレートの切り替えに同期して、前記第１受信クロックの位相を（切替後のシンボルレート／切替前のシンボルレート）倍に補正した信号を前記受信補正位相として出力することを特徴とする可変速度復調装置。
【請求項５】
請求項１の可変速度変調装置及び請求項２の可変速度復調装置を設けたことを特徴とする変復調装置。
【請求項６】
請求項５の変復調装置において、
前記送信位相補正手段は、送信信号のシンボルレートの切り替えに同期して、前記第１送信クロックの位相を（切替後のシンボルレート／切替前のシンボルレート）倍に補正した信号を前記送信補正位相として出力し、
前記受信位相補正手段は、受信信号のシンボルレートの切り替えに同期して、前記第１受信クロックの位相を（切替後のシンボルレート／切替前のシンボルレート）倍に補正した信号を前記受信補正位相として出力する
ことを特徴とする変復調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル変調及びディジタル復調の技術に関し、特に変調信号のシンボルレートを切り替えることが可能な可変速度変調装置及び可変速度復調装置並びに変復調装置に関する。
【背景技術】
【０００２】
従来例の可変速度変調装置及び可変速度復調装置の構成を図７に示す。これは、非特許文献２から従来技術として考えられる箇所を抜粋したものである。図７に示す装置について以下に説明する。
送信対象の情報はマッピング回路９２に入力される。マッピング回路９２は、入力された情報を予め指定された変調方式に従ってシンボルマッピングし、その結果を変調信号として出力する。
【０００３】
マッピング回路９２から出力される変調信号は、送信フィルタ回路９３に入力され、帯域制限されて送信フィルタ回路９３から出力される。
また、マッピング回路９２及び送信フィルタ回路９３は、送信側可変発振回路９６から出力される送信可変クロックのタイミングに同期して動作する。
送信フィルタ回路９３から出力される変調信号は、送信速度変換回路９４に入力される。送信速度変換回路９４は、サンプリング周波数の変換を行う。すなわち、送信速度変換回路９４は送信側可変発振回路９６から入力される送信可変クロックのタイミングでサンプリングされた信号から、送信側固定発振回路９７から入力される送信固定クロックのタイミングでサンプリングし直す（リサンプリングする）。
【０００４】
一方、送信側可変発振回路９６は送信シンボルレート制御回路９１から出力される信号によって制御され、送信シンボルレートを切り替える。
送信側可変発振回路９６は、送信可変クロックの信号とその位相を表す信号とを出力する。送信側可変発振回路９６が出力する送信可変クロックの信号はマッピング回路９２，送信フィルタ回路９３及び送信速度変換回路９４に入力され、送信可変クロック位相の信号は送信速度変換回路９４に入力される。
【０００５】
送信シンボルレート制御回路９１及び送信側可変発振回路９６の構成例を図８に示す。なお、図８の例では送信側可変発振回路９６を数値制御発振器（ＮＣＯ）として構成してある。
図８に示すように、送信シンボルレート制御回路９１は、シンボルレート切替タイミング回路１００及びシンボルレート切替回路１０３を備えている。
【０００６】
シンボルレート切替タイミング回路１００は、シンボルレートの切替タイミングを出力する。シンボルレート切替回路１０３は、シンボルレート切替タイミング回路１００が出力する信号のタイミングに同期して、出力するシンボルレートｎを切り替える。
一方、送信側可変発振回路９６は加算回路１０４，除算回路１０５及び遅延回路１０６を備えている。
【０００７】
加算回路１０４は、シンボルレート切替回路１０３から出力される信号と、遅延回路１０６から出力される信号とを加算した結果を出力する。除算回路１０５は、加算回路１０４から出力される信号を予め決定されたＮＣＯの上限値Ｎで除算し、その結果である商と剰余とを出力する。除算結果の商は送信可変クロックとして出力され、除算結果の剰余は送信可変クロック位相として出力される。遅延回路１０６は、除算回路１０５から出力される送信可変クロック位相の信号を入力し、それを遅延させた結果を出力する。
【０００８】
続いて、可変速度復調装置について説明する。可変速度復調装置は、図７に示すように受信速度変換回路９８，受信側固定発振回路９９，受信フィルタ回路９１０，判定回路９１２，受信シンボルレート制御回路９１３及び受信側可変発振回路９１５を備えている。
受信信号は受信速度変換回路９８に入力される。受信速度変換回路９８は、入力される受信信号を受信側固定発振回路９９から出力されるクロックのタイミングでサンプリングした後で、受信側可変発振回路９１５から入力される受信可変クロックのタイミングでサンプリングし直す（リサンプリングする）。
【０００９】
受信速度変換回路９８から出力される受信信号は、受信フィルタ回路９１０に入力され、帯域制限された信号が受信速度変換回路９８から出力される。判定回路９１２は、受信フィルタ回路９１０から出力される受信信号を復調し、受信した情報を取り出す。
受信フィルタ回路９１０及び判定回路９１２は、受信側可変発振回路９１５から出力される受信可変クロックのタイミングに同期して動作する。
【００１０】
一方、受信側可変発振回路９１５は受信シンボルレート制御回路９１３から出力される信号によって制御され、受信シンボルレートを切り替える。
受信側可変発振回路９１５は、受信可変クロックの信号とその位相を表す信号とを出力する。受信側可変発振回路９１５が出力する受信可変クロックの信号は受信速度変換回路９８，受信フィルタ回路９１０及び判定回路９１２に入力され、受信可変クロック位相の信号は受信速度変換回路９８に入力される。
【００１１】
受信シンボルレート制御回路９１３及び受信側可変発振回路９１５の構成例を図９に示す。なお、図９の例では受信側可変発振回路９１５を数値制御発振器（ＮＣＯ）として構成してある。
図９に示すように、受信シンボルレート制御回路９１３はシンボルレート切替タイミング回路１１００及びシンボルレート切替回路１１０３を備えている。
【００１２】
シンボルレート切替タイミング回路１１００は、シンボルレートの切替タイミングを示す信号を出力する。シンボルレート切替回路１１０３は、シンボルレート切替タイミング回路１１００が出力する信号のタイミングに同期して、出力するシンボルレートｎを切り替える。
一方、受信側可変発振回路９１５は加算回路１１０４，除算回路１１０５及び遅延回路１１０６を備えている。
【００１３】
加算回路１１０４は、シンボルレート切替回路１１０３が出力する信号と遅延回路１１０６が出力する信号とを加算した結果を出力する。
除算回路１１０５は、加算回路１１０４の出力信号を予め決定されたＮＣＯの上限値Ｎで除算した結果の商及び剰余を出力する。除算結果の商は受信可変クロックの信号として出力され、除算結果の剰余は受信可変クロック位相の信号として出力される。
【００１４】
遅延回路１１０６は、除算回路１１０５が出力する受信可変クロック位相を入力し、それを遅延した結果を出力する。
このように構成された送信側可変発振回路９６及び受信側可変発振回路９１５の発振周波数は（（ｎ／Ｎ）Ｆ０）で表される。Ｆ０は送信側可変発振回路９６及び受信側可変発振回路９１５のサンプリング周波数である。
【００１５】
図７に示す可変速度変調装置及び可変速度復調装置は、ｎを切り替えることでシンボルレートを切り替えることができる。
通信中にシンボルレートを切り替える具体例として、可変速度変調装置において、１０ｋＨｚのシンボルレートを５ｋＨｚのシンボルレートに変換するケースについて説明する。可変速度変調装置のサンプリング周波数を５０ｋＨｚとし、送信可変クロックがシンボルレートの４倍のオーバサンプリングレートとなる装置構成を想定する。
【００１６】
すなわち、送信側可変発振回路９６の出力である送信可変クロックは、シンボルレートを切り替える前は４０ｋＨｚ、シンボルレートを切り替えた後は２０ｋＨｚとなる。以下、サンプリング周波数の逆数をＴｓとする。送信シンボルレート制御回路９１及び送信側可変発振回路９６はサンプリング周波数５０ｋＨｚで処理するので、信号に対する処理はＴｓ毎に離散的に行われる。
【００１７】
この場合、シンボルレート切替時の各部の信号は図６に示すようになる。図６において、（１）は４０ｋＨｚから２０ｋＨｚに変化する仮想的な４倍シンボルクロック波形を示し、（２）は（１）の波形に対応したクロック位相（連続値）及び送信可変クロック位相（離散値）を示し、（３）は送信可変クロック（離散値）を示している。すなわち、図７に示す送信側可変発振回路９６は図６（１）のような４倍シンボルクロック波形を図６（２），（３）に示すＴｓ間隔の離散値として表現し出力するものである。
【００１８】
除算回路１０５において（Ｎ＝５０）とすれば、切替前後のシンボルレートｎは次のようになる。
切替前：ｎ＝Ｎ１＝５０×(４０(ｋＨｚ)／５０(ｋＨｚ))＝４０
切替後：ｎ＝Ｎ２＝５０×(２０(ｋＨｚ)／５０(ｋＨｚ))＝２０
従って、加算回路１０４ではＴｓ毎に入力信号に「４０」ないし「２０」を加算する。また、除算回路１０５では入力信号を５０で除算し、商を送信可変クロックとして出力し、剰余を送信可変クロック位相として出力する。可変速度復調装置側についても同様である。
【００１９】
図６に示すように、４倍シンボルクロックの立ち上がりエッジでシンボルレート切替が行われ、かつそのタイミングがサンプリングタイミングＴｓの周期と一致していれば、
クロックの欠落などを生じることなくシンボルレート切替が可能である。
【非特許文献１】富士通：製品プロファイル：ＭＢ８７Ｌ２０７０「QAM Demodulator」，１９９９年２月．１．１版。
【非特許文献２】J. Vankka et al, “A GSM/EDGE/WCDMA Modulator With On-Chip D/A Converter for Base Stations,”IEEE Trans.on Circuit and Systems, vol.49 No.10, pp.649, Oct. 2002.
【発明の開示】
【発明が解決しようとする課題】
【００２０】
次に、シンボルレートの切替タイミングが前記条件を満たさない状況を想定する。この場合の切替前後の送信可変クロック位相を図１０に示す。
この例では、４倍シンボルクロックの立ち上がりエッジであるｔ１のタイミングではなく、Ｔｓ毎の周期の１つであるｔ２のタイミングで切替を行っている。このような状況は、Ｔｓ毎に離散的に処理を行う回路においては余儀なく起こりうる。
【００２１】
この場合、シンボルレートはｔ１以降でｔ１に最も近いサンプリングタイミングであるｔ２（＝(ｋ＋１)Ｔｓ）で切り替えるようにシンボルレート切替回路１０３からシンボルレート切替のための指示信号が出力される。
すなわち、ｔ２（＝(ｋ＋１)Ｔｓ）における切替前の送信可変クロック位相は（ｎ＝４０）を用いて計算され、ｔ２以降の切替後には（ｎ＝２０）で送信可変クロック位相が計算される。
【００２２】
この結果、ｔ２のタイミングをまたぐ４倍シンボルクロックは１周期の途中で周波数が変更されるため、このタイミングにおけるクロック周期は図１０に示すように（１／２０ｋＨｚ）と一致しなくなり、不正な周期のクロックが発生することになる。さらに、４倍シンボルクロックの立ち上がりエッジとＴｓ毎のサンプリング周期との関係は、変調側と復調側とで異なる可能性がある。その場合、切替に伴って生じる不正な周期のクロック幅も変調側と復調側とで一致しない。従って、シンボルレート切替に伴って送信側と受信側とのクロック同期が外れ、通信回線の品質が劣化したり回線断の発生につながる。
【００２３】
本発明は、通信の途中でシンボルレートを切り替える際に回線品質の劣化を防止することが可能な可変速度変調装置及び可変速度復調装置並びに変復調装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
１番目の発明（請求項１）は、送信信号のシンボルレートを切り替える送信シンボルレート制御手段と、前記送信シンボルレート制御手段が出力するシンボルレートと周波数が可変の第１送信クロックの位相とに基づいて、前記第１送信クロックの位相を補正した信号を送信補正位相として演算し出力する送信位相補正手段と、前記送信シンボルレート制御手段が出力するシンボルレートと前記送信位相補正手段が出力する送信補正位相とに基づいて生成した信号を前記第１送信クロックとして出力する送信側可変発振手段と、周波数が一定の信号を第２送信クロックとして出力する送信側固定発振手段と、前記第１送信クロックに同期して、送信対象の情報信号を変調する変調手段と、前記第１送信クロックに同期して、前記変調手段により変調された信号を帯域制限する送信フィルタ手段と、前記送信フィルタ手段の出力を前記第２送信クロックを用いてリサンプリングする送信速度変換手段とを設けたことを特徴とする。
【００２５】
１番目の発明においては、送信シンボルレート制御手段が出力するシンボルレートと送信側可変発振手段の出力する第１送信クロックの位相とに基づいて送信位相補正手段が送信補正位相を生成するので、シンボルレート切替時に、送信側で不正なクロック位相が発生するのを防止することができ、回線品質の劣化を防止できる。すなわち、回線品質を劣化させることなく、通信中にシンボルレートを切り替えることができる。
【００２６】
２番目の発明（請求項２）は、受信信号のシンボルレートを切り替える受信シンボルレート制御手段と、前記受信シンボルレート制御手段が出力するシンボルレートと周波数が可変の第１受信クロックの位相とに基づいて、前記第１受信クロックの位相を補正した信号を受信補正位相として演算し出力する受信位相補正手段と、前記受信シンボルレート制御手段が出力するシンボルレートと前記受信位相補正手段が出力する受信補正位相とに基づいて生成した信号を前記第１受信クロックとして出力する受信側可変発振手段と、周波数が一定の信号を第２受信クロックとして出力する受信側固定発振手段と、前記第２受信クロックでサンプリングされた受信信号を前記第１受信クロックを用いてリサンプリングする受信速度変換手段と、前記第１受信クロックに同期して、前記受信速度変換手段から出力される受信信号を帯域制限する受信フィルタ手段と、前記第１受信クロックに同期して、前記受信フィルタ手段から出力される受信信号から情報信号を復調する復調手段とを設けたことを特徴とする。
【００２７】
２番目の発明においては、受信シンボルレート制御手段が出力するシンボルレートと受信側可変発振手段の出力する第１受信クロックの位相とに基づいて受信位相補正手段が受信補正位相を生成するので、シンボルレート切替時に、受信側で不正なクロック位相が発生するのを防止することができ、回線品質の劣化を防止できる。すなわち、回線品質を劣化させることなく、通信中にシンボルレートを切り替えることができる。
【００２８】
３番目の発明（請求項３）は、１番目の発明において、前記送信位相補正手段は、送信信号のシンボルレートの切り替えに同期して、前記第１送信クロックの位相を（切替後のシンボルレート／切替前のシンボルレート）倍に補正した信号を前記送信補正位相として出力することを特徴とする。
３番目の発明においては、シンボルレート切替時に、送信側で不正なクロック位相が発生するのを防止することができる。
【００２９】
４番目の発明（請求項４）は、２番目の発明において、前記受信位相補正手段は、受信信号のシンボルレートの切り替えに同期して、前記第１受信クロックの位相を（切替後のシンボルレート／切替前のシンボルレート）倍に補正した信号を前記受信補正位相として出力することを特徴とする。
４番目の発明においては、シンボルレート切替時に、受信側で不正なクロック位相が発生するのを防止することができる。
【００３０】
５番目の発明（請求項５）は、１番目の発明の可変速度変調装置及び２番目の発明の可変速度復調装置を設けたことを特徴とする。
５番目の発明においては、シンボルレート切替時に、送信側及び受信側の双方で不正なクロック位相が発生するのを防止することができる。
６番目の発明（請求項６）は、５番目の発明において、前記送信位相補正手段は、送信信号のシンボルレートの切り替えに同期して、前記第１送信クロックの位相を（切替後のシンボルレート／切替前のシンボルレート）倍に補正した信号を前記送信補正位相として出力し、前記受信位相補正手段は、受信信号のシンボルレートの切り替えに同期して、前記第１受信クロックの位相を（切替後のシンボルレート／切替前のシンボルレート）倍に補正した信号を前記受信補正位相として出力することを特徴とする。
【００３１】
６番目の発明においては、シンボルレート切替時に、送信側及び受信側の双方でクロックの位相を正しく補正することができる。
【発明の効果】
【００３２】
本発明によれば、シンボルレート切替時に可変クロック位相を補正するので、不正なクロック周波数が生じるのを防止できる。すなわち、不正なクロックを発生することなくシンボルレートを切り替えることができる。
従って、回線トラヒックや伝搬環境に応じて通信中にシンボルレートの切替を行っても、回線品質の劣化や回線断を生じることがなく、柔軟にシンボルレートを切り替えることができる。
【発明を実施するための最良の形態】
【００３３】
本発明の１つの実施の形態について、図１〜図５を参照して説明する。この形態は全ての請求項に対応する。
図１はこの形態の装置構成を示すブロック図である。図２はこの形態の装置の動作を示すタイムチャートである。図３は送信側の主要部の構成を示すブロック図である。図４は受信側の主要部の構成を示すブロック図である。図５はこの形態の動作を示すタイムチャートである。
【００３４】
この形態では、請求項１の送信シンボルレート制御手段，送信位相補正手段，送信側可変発振手段，送信側固定発振手段，変調手段，送信フィルタ手段及び送信速度変換手段は、それぞれ送信シンボルレート制御回路１１，送信位相補正回路１５，送信側可変発振回路１６，送信側固定発振回路１７，マッピング回路１２，送信フィルタ回路１３及び送信速度変換回路１４に相当する。
【００３５】
また、請求項２の受信シンボルレート制御手段，受信位相補正手段，受信側可変発振手段，受信側固定発振手段，受信速度変換手段，受信フィルタ手段及び復調手段は、それぞれ受信シンボルレート制御回路１１３，受信位相補正回路１１４，受信側可変発振回路１１５，受信側固定発振回路１９，受信速度変換回路１８，受信フィルタ回路１１０及び判定回路１１２に相当する。
【００３６】
まず、通信装置の送信側に設けられる可変速度変調装置１について説明する。
図１に示すように、可変速度変調装置１は送信シンボルレート制御回路１１，マッピング回路１２，送信フィルタ回路１３，送信速度変換回路１４，送信位相補正回路１５，送信側可変発振回路１６及び送信側固定発振回路１７を備えている。
送信対象の情報信号はマッピング回路１２に入力される。マッピング回路１２は、入力された情報信号を予め指定された変調方式に応じてシンボルマッピングした結果を変調信号として出力する。
【００３７】
マッピング回路１２から出力される変調信号は、送信フィルタ回路１３に入力されて帯域制限され、その結果が送信フィルタ回路１３から出力される。
マッピング回路１２及び送信フィルタ回路１３は、送信側可変発振回路１６から出力される送信可変クロックの信号タイミングに同期して動作する。
送信フィルタ回路１３から出力される変調信号は、送信速度変換回路１４に入力される。送信速度変換回路１４は、入力される変調信号に対してサンプリング周波数の変換を行う。すなわち、送信側可変発振回路１６から出力される送信可変クロックのタイミングでサンプリングされた信号を、送信側固定発振回路１７から出力される送信固定クロックのタイミングでサンプリングされた信号に変換（リサンプリング）する。
【００３８】
一方、送信側可変発振回路１６は送信シンボルレート制御回路１１が出力する信号及び送信位相補正回路１５が出力する信号によって制御され、送信シンボルレートを切り替える。
送信側可変発振回路１６は、送信可変クロックとその位相を表す送信可変クロック位相とを出力する。送信可変クロックはマッピング回路１２，送信フィルタ回路１３及び送信速度変換回路１４に入力され、送信可変クロック位相は送信速度変換回路１４及び送信位相補正回路１５に入力される。
【００３９】
この例では、送信シンボルレート制御回路１１及び送信側可変発振回路１６は、図３に示すように構成されている。なお、この例では送信側可変発振回路１６を数値制御発振器（ＮＣＯ）として構成している。
図３に示す送信シンボルレート制御回路１１は、シンボルレート切替タイミング回路３０及びシンボルレート切替回路３３を備えている。
【００４０】
シンボルレート切替タイミング回路３０は、シンボルレートの切替タイミングを表す信号を出力する。シンボルレート切替回路３３は、シンボルレート切替タイミング回路３０が出力する信号のタイミングに同期して、出力するシンボルレートｎを切り替える。
一方、図３の送信側可変発振回路１６は、加算回路３４，遅延回路３５及び除算回路３６を備えている。
【００４１】
加算回路３４は、シンボルレート切替回路３３が出力する信号と遅延回路３５が出力する信号とを加算しその結果を出力する。遅延回路３５は、送信位相補正回路１５が出力する補正されたクロック位相を遅延させた結果を出力する。除算回路３６は、加算回路３４が出力する信号を予め決定したＮＣＯの上限値Ｎで除算し、その結果の商と剰余とを出力する。除算結果の商は送信可変クロックとして出力され、除算結果の剰余は送信可変クロック位相として出力される。
【００４２】
送信位相補正回路１５は、シンボルレート切替時にはシンボルレート切替回路３３から入力されるシンボルレートｎに従って送信可変クロック位相を補正した結果を出力し、それ以外のタイミングでは除算回路３６が出力する送信可変クロック位相をそのまま出力する。
次に可変速度復調装置２について説明する。図１に示すように、可変速度復調装置２は受信速度変換回路１８，受信側固定発振回路１９，受信フィルタ回路１１０，判定回路１１２，受信シンボルレート制御回路１１３，受信位相補正回路１１４及び受信側可変発振回路１１５を備えている。
【００４３】
受信した信号（変調信号）は、受信速度変換回路１８に入力される。受信速度変換回路１８は、受信側固定発振回路１９から入力されるクロックのタイミングで受信信号をサンプリングした後、サンプリングの結果を受信側可変発振回路１１５から出力される受信可変クロックのタイミングでサンプリングし直す（リサンプリングする）。
受信速度変換回路１８が出力する受信信号は、受信フィルタ回路１１０に入力され、帯域制限された受信信号が受信フィルタ回路１１０から出力される。
【００４４】
判定回路１１２は、受信フィルタ回路１１０から出力される受信信号からそれに含まれている受信情報を復調し、その結果を出力する。
受信速度変換回路１８及び受信フィルタ回路１１０は、受信側可変発振回路１１５が出力する受信可変クロックのタイミングに同期して動作する。
受信側可変発振回路１１５は、受信シンボルレート制御回路１１３が出力する信号及び受信位相補正回路１１４が出力する信号によって制御され、受信シンボルレートを切り替える。
【００４５】
受信側可変発振回路１１５は、受信可変クロックとその位相を表す受信可変クロック位相とを出力する。受信可変クロックの信号は受信速度変換回路１８，受信フィルタ回路１１０及び判定回路１１２に入力され、受信可変クロック位相の信号は受信速度変換回路１８及び受信位相補正回路１１４に入力される。
この例では、受信シンボルレート制御回路１１３及び受信側可変発振回路１１５は、図４に示すように構成されている。なお、この例では受信側可変発振回路１１５を数値制御発振器（ＮＣＯ）として構成している。
【００４６】
図４の受信シンボルレート制御回路１１３は、シンボルレート切替タイミング回路４０及びシンボルレート切替回路４３を備えている。
シンボルレート切替タイミング回路４０は、シンボルレートの切替タイミングを表す信号を出力する。シンボルレート切替回路４３は、シンボルレート切替タイミング回路４０が出力する信号のタイミングに同期して出力するシンボルレートｎを切り替える。
【００４７】
一方、受信側可変発振回路１１５は加算回路４４，遅延回路４５及び除算回路４６を備えている。
加算回路４４は、シンボルレート切替回路４３が出力する信号と遅延回路４５が出力する信号とを加算しその結果を出力する。遅延回路４５は、受信位相補正回路１１４が出力する補正されたクロック位相を遅延させた結果を出力する。除算回路４６は、加算回路４４が出力する信号を予め決定したＮＣＯの上限値Ｎで除算し、その結果の商と剰余とを出力する。除算結果の商は受信可変クロックとして出力され、除算結果の剰余は受信可変クロック位相として出力される。
【００４８】
受信位相補正回路１１４は、シンボルレート切替時には除算回路４６から出力される受信可変クロック位相をシンボルレート切替回路４３から出力されるシンボルレートｎにより補正した結果を出力し、それ以外のタイミングでは除算回路４６から出力される受信可変クロック位相をそのまま出力する。
この形態では、送信側可変発振回路１６及び受信側可変発振回路１１５の発信周波数は（（ｎ／Ｎ）Ｆ０）で表される。但し、Ｆ０は送信側可変発振回路１６及び受信側可変発振回路１１５のサンプリング周波数である。
【００４９】
図１の可変速度変調装置１及び可変速度復調装置２は、前記シンボルレートｎを切り替えることにより、変調信号及び復調信号のシンボルレートを切り替える。
通信中にシンボルレートを切り替える具体例として、可変速度変調装置１において１０ｋＨｚのシンボルレートを５ｋＨｚのシンボルレートに切り替えるケースについて説明する。また、ここでは可変速度変調装置１のサンプリング周波数を５０ｋＨｚとし、送信可変クロックがシンボルレートの４倍のオーバサンプリングレートとなる装置構成を想定する。
【００５０】
すなわち、送信側可変発振回路１６の出力である送信可変クロックは、シンボルレートを切り替える前は４０ｋＨｚ、シンボルレートを切り替えた後は２０ｋＨｚとなる。以下、サンプリング周波数の逆数をＴｓで表す。
送信シンボルレート制御回路１１，送信側可変発振回路１６及び送信位相補正回路１５は、サンプリング周波数の５０ｋＨｚで動作するので、これらの回路における信号処理はＴｓ毎に離散的に行われることになる。
【００５１】
可変速度変調装置１の動作例について図５を参照しながら説明する。この例では、図１０の場合と同様に、４倍シンボルクロックの立ち上がりエッジであるｔ１ではなく、Ｔｓ毎の周期の１つであるｔ２のタイミングでシンボルレートの切替を行っている。このような状況は、Ｔｓ毎に離散的に処理を行う回路では余儀なく起こりうる。
図５はシンボルレート切替時の各部の信号波形を示しており、（１）は４０ｋＨｚから２０ｋＨｚに変化する仮想的な４倍シンボルクロック波形、（２）は（１）の波形に対応したクロック位相（連続値）及び送信可変クロック位相（離散値）、（３）は可変クロック（離散値）を表している。この形態の送信側可変発振回路１６は、図５（１）に示すような４倍シンボルクロック波形を図５（２），（３）に示すＴｓ間隔の離散値により表現し出力する。
【００５２】
除算回路３６においてＮを５０とすれば、シンボルレートｎは切替前後で次のように変化する。
切替前：ｎ＝Ｎ１＝５０×（４０(kHz)／５０(kHz)）＝４０
切替後：ｎ＝Ｎ２＝５０×（２０(kHz)／５０(kHz)）＝２０
従って、加算回路３４ではＴｓ毎に４０ないし２０が加算され、除算回路３６では入力を５０で除算し、除算結果の商が送信シンボルクロックとして出力され、除算結果の剰余が送信可変クロック位相として出力される。
【００５３】
可変速度復調装置２側についてもシンボルレートの切替に関する動作は可変速度変調装置１の場合と同様である。
図５に示す例では、時間ｔ１以降でｔ１に最も近いサンプリングタイミングであるｔ２（＝(k+2)Ts）で、切り替えるようにシンボルレート切替タイミング回路３０からシンボルレート切替の指示信号が出力される。
【００５４】
すなわち、時刻ｔ２における切替前の送信可変クロック位相は（ｎ＝４０）を用いて計算され、時刻ｔ２以降の切替後には（ｎ＝２０）で送信可変クロック位相が計算される。
この形態の可変速度変調装置１においては、シンボルレート切替時に送信位相補正回路１５が次に説明するように可変クロック位相を補正する。
ここで、ｔ＝ｋＴｓにおけるクロック位相を「０」とした場合を想定し、上述のパラメータに基づいて送信可変クロック位相を計算する。図５の例では、ｔ２のタイミングは（ｔ＝ｋＴｓ）よりも５０ｋＨｚのサンプリングタイミングで２クロック後なので、（４０＋４０＝８０）が加算回路４４から出力される。従って、除算回路４６では８０を５０で除算し、剰余である３０を送信可変クロック位相として出力する。すなわち、時刻ｔ２において送信位相補正回路１５に入力される送信可変クロック位相は「３０」になる。
【００５５】
送信位相補正回路１５は、入力された値「３０」に、((切替後のシンボルレート)／(切替前のシンボルレート)）＝（５／１０）を乗じた値、すなわち「１５」を出力する。送信側可変発振回路１６は、送信位相補正回路１５によって補正された値を利用することで、正しい信号を出力することができる。
すなわち、送信位相補正回路１５によって補正された値を用いることで、図５に示すように、４倍シンボルクロックの立ち上がりエッジのタイミング（ｔ１）でシンボルレートの切替を行った場合と等価の送信可変クロック位相が得られる。
【００５６】
また、図５から明らかなように、補正前の送信可変クロック位相と補正後の送信可変クロック位相との比は、クロック位相変化の傾き、すなわちシンボルレートの比に比例するため、送信位相補正回路１５における動作を表す補正式は、次に示すように一般化することができる。
Ｐｏｔ＝Ｐｉｔ×（Ｒａ／Ｒｂ）      ・・・（１）
Ｐｏｔ：出力送信補正位相
Ｐｉｔ：入力送信可変クロック位相
Ｒａ：切替後のシンボルレート
Ｒｂ：切替前のシンボルレート
送信位相補正回路１５の働きによって上記のようにシンボルレート切替時のクロック位相を補正することにより、従来のように不正なクロック周波数が発生するのを防止でき、回線品質劣化を生じることなくシンボルレートを切り替えることが可能になる。
【００５７】
同様に、受信位相補正回路１１４における動作を表す補正式も次に示すように一般化できる。
Ｐｏｒ＝Ｐｉｒ×（Ｒａ／Ｒｂ）      ・・・（２）
Ｐｏｒ：出力受信補正位相
Ｐｉｒ：入力受信可変クロック位相
Ｒａ：切替後のシンボルレート
Ｒｂ：切替前のシンボルレート
ところで、図１に示す可変速度変調装置１及び可変速度復調装置２を組み合わせて用いる場合には、図２に示すように可変速度変調装置１と可変速度復調装置２との間で互いに同期してシンボルレートを切り替えるのが望ましい。
【００５８】
図２に示す動作について説明する。
まず、可変速度変調装置１は制御情報として切替時間（ここではＬとする）及び切替後のシンボルレートを可変速度復調装置２に送信する。
可変速度復調装置２は、可変速度変調装置１からの制御情報を受信した直後から数えてＬシンボル時間後に指定された値にシンボルレートを切り替える。
【００５９】
一方、可変速度変調装置１においても、前記制御情報を送信した直後から数えてＬシンボル時間後に、同様にシンボルレートを切り替える。
このようなプロトコルを用いることにより、可変速度変調装置１と可変速度復調装置２との間でタイミング同期を維持しながらシンボルレートを切り替えるような可変速度伝送システムを構築することができる。
【図面の簡単な説明】
【００６０】
【図１】実施の形態の装置構成を示すブロック図である。
【図２】実施の形態の装置の動作を示すタイムチャートである。
【図３】送信側の主要部の構成を示すブロック図である。
【図４】受信側の主要部の構成を示すブロック図である。
【図５】実施の形態の動作を示すタイムチャートである。
【図６】想定される可変クロックの例を示すタイムチャートである。
【図７】従来例の装置構成を示すブロック図である。
【図８】従来例の送信側の主要部構成を示すブロック図である。
【図９】従来例の受信側の主要部構成を示すブロック図である。
【図１０】従来の装置の動作を示すタイムチャートである。
【符号の説明】
【００６１】
１  可変速度変調装置
２  可変速度復調装置
１１  送信シンボルレート制御回路
１２  マッピング回路
１３  送信フィルタ回路
１４  送信速度変換回路
１５  送信位相補正回路
１６  送信側可変発振回路
１７  送信側固定発振回路
１８  受信速度変換回路
１９  受信側固定発振回路
３０，４０  シンボルレート切替タイミング回路
３３，４３  シンボルレート切替回路
３４，４４  加算回路
３５，４５  遅延回路
３６，４６  除算回路
９１  送信シンボルレート制御回路
９２  マッピング回路
９３  送信フィルタ回路
９４  送信速度変換回路
９６  送信側可変発振回路
９７  送信側固定発振回路
９８  受信速度変換回路
９９  受信側固定発振回路
１００，１１００  シンボルレート切替タイミング回路
１０３，１１０３  シンボルレート切替回路
１０４，１１０４  加算回路
１０５，１１０５  除算回路
１０６，１１０６  遅延回路
１１０  受信フィルタ回路
１１２  判定回路
１１３  受信シンボルレート制御回路
１１４  受信位相補正回路
１１５  受信側可変発振回路
９１０  受信フィルタ回路
９１２  判定回路
９１３  受信シンボルレート制御回路
９１５  受信側可変発振回路
【図１】
2005151407.tif 000003
【図２】
2005151407.tif 000004
【図３】
2005151407.tif 000005
【図４】
2005151407.tif 000006
【図５】
2005151407.tif 000007
【図６】
2005151407.tif 000008
【図７】
2005151407.tif 000009
【図８】
2005151407.tif 000010
【図９】
2005151407.tif 000011
【図１０】
2005151407.tif 000012