(57)【要約】【目的】ＬＤＤ構造或いはＧＯＬＤ構造を備えた薄膜トランジスタに於いて、ホットキャリア劣化を回避する。【解決手段】ＬＤＤに対するドーピングをやや高ドーズ・高加速とし、比較的低濃度にドーピングされた上側層と、比較的高濃度にドーピングされた下側層とが形成されるようにして、ホットキャリア劣化を回避し、しかもオン抵抗の増大を回避する。【代表図】    図２【特許請求の範囲】
【請求項１】
基板上に形成された非単結晶の結晶性シリコン膜を島状領域とし、それぞれソース・ドレイン領域、該ソース・ドレイン領域間にＬＤＤ領域を介して設定されるチャネル領域及び該チャネル領域上に絶縁膜を介して配置されたゲートを有する薄膜トランジスタであって、
前記ＬＤＤ領域の上層部に所定の濃度にドープされた領域を設け、その下層部に、相対的に高濃度にドープされた領域を設けたことを特徴とする薄膜トランジスタ。
【請求項２】
前記ゲートが前記ＬＤＤ領域を少なくとも部分的に覆うことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
基板上に形成された非単結晶の結晶性シリコン膜を島状領域とし、それぞれソース・ドレイン領域、該ソース・ドレイン領域間にＬＤＤ領域を介して設定されるチャネル領域及び該チャネル領域上に絶縁膜を介して配置されたゲートを有する薄膜トランジスタの製造方法であって、
前記ＬＤＤ領域に対するドーピングを、比較的高ドーズ・高加速により行い、前記ＬＤＤ領域の上層部に所定の濃度にドープされた領域を設け、その下層部に、相対的に高濃度にドープされた領域を設けたことを特徴とする薄膜トランジスタ。
【請求項４】
基板上に形成された非単結晶の結晶性シリコン膜を島状領域とし、それぞれソース・ドレイン領域、該ソース・ドレイン領域間にＬＤＤ領域を介して設定されるチャネル領域及び該チャネル領域上に絶縁膜を介して配置されたゲートを有する薄膜トランジスタの製造方法であって、
前記ＬＤＤ領域に対するドーピングを、高加速及び低加速により、２段階に分けて行なうことにより、前記ＬＤＤ領域の上層部に所定の濃度にドープされた領域を設け、その下層部に、相対的に高濃度にドープされた領域を設けたことを特徴とする薄膜トランジスタ。
【請求項５】
基板上に形成された非単結晶の結晶性シリコン膜を島状領域とし、それぞれソース・ドレイン領域、該ソース・ドレイン領域間にＬＤＤ領域を介して設定されるチャネル領域及び該チャネル領域上に絶縁膜を介して配置されたゲートを有する薄膜トランジスタの製造方法であって、
前記ＬＤＤ領域に対するドーピングを、軽重２種のイオンを用いて行い、前記ＬＤＤ領域の上層部に所定の濃度にドープされた領域を設け、その下層部に、相対的に高濃度にドープされた領域を設けたことを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【背景技術】
【０００１】
近年、絶縁基板上に、薄膜状の活性層（活性領域ともいう）を有する絶縁ゲート型の半導体装置、特に、薄膜状の絶縁ゲート型のトランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が、アクティブマトリックス型 LCDをはじめと広く利用されつつある。このようなトランジスタに於いて、ホットキャリア劣化を回避し、高信頼性を確保するために、ＬＤＤ（Lightly Doped Drain）構造や、ＧＯＬＤ（Gate Overlapped LDD）構造が用いられる場合がある。このような構造に於いては、ソース・ドレイン低濃度領域のキャリア濃度は、ドレイン端の横方向電界が最も緩和される大きさに定められる。以下の記載では、ＬＤＤ（Lightly Doped Drain）構造や、ＧＯＬＤ（Gate Overlapped LDD）構造に於けるオフセット領域或いはオーバラップ領域を含むソース・ドレイン低濃度領域を、必要に応じてＬＤＤ領域と総称するものとする。
【０００２】
図１は、従来形式のＧＯＬＤ構造薄膜トランジスタを示す。これは、例えば以下のようなプロセスにより製造することができる。ガラス基板１００上に下地酸化珪素膜１０１を設け、さらにその上にアモルファスシリコン膜をプラズマＣＶＤ法により連続的に成膜する。次に、アモルファスシリコン膜を、熱アニール及びレーザによる光アニールにより、結晶性シリコン膜とし、それを、エッチングにより複数の島状領域とする。さらに、プラズマＣＶＤ法によって酸化珪素膜１０７をゲート絶縁膜として堆積し、スパッタ法によって、ＴａＮ膜１０８とＷ膜１０９とを堆積し、更にエッチングすることにより、ＴａＮ膜１０８を比較的広幅とし、Ｗ膜１０９を相対的に狭幅とする。
【０００３】
それに引き続き、ゲート電極１０８，１０９をマスクとし、燐イオンを注入（ドーピング）し、ドーピングされた燐を活性化する。Ｗ膜１０９によりマスキングされた領域は殆どドーピングされないチャネル領域１０２となり、ゲート電極１０８，１０９によりマスキングされない領域は、高濃度の燐ドーピングがなされ、ソース・ドレイン領域１０５，１０６を形成する。ＴａＮ膜１０８によりマスキングされた領域は、燐による低濃度のドーピングがなされ、オーバラップ領域１０３，１０４を形成する。このようなＧＯＬＤ構造の詳しい製造方法については、特許文献１を参照されたい。
【特許文献１】特開２００１−０９４１１３  このようなオーバラップ領域、即ちＬＤＤ構造が設けられことにより、電界緩和効果が生じ、絶縁破壊などの問題を防止することができる。特に、ＧＯＬＤ構造に於いては、ゲート電極が、ＬＤＤ領域まで延伸して設けられるため、ＬＤＤ領域のキャリア濃度もゲート電極によってある程度制御される。その結果、ＬＤＤ領域の不純物濃度が低くとも, 低濃度のＬＤＤ領域の直列抵抗によって相互コンダクタンスが減少したり、ＬＤＤ領域上のゲート酸化膜に注入されるホットキャリアによってトランジスタ特性が変動するというようなことは少なくなる。
【０００４】
特に、ＧＯＬＤ構造やＬＤＤ構造の濃度を所定の最適値とすることにより最も効果的にホットキャリア劣化を抑制することができる。しかしながら、そのような濃度では、抵抗値が比較的高くなり、ＯＮ特性が不良となる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような従来技術の問題点に鑑み、本発明の主な目的は、ＬＤＤ或いはＧＯＬＤ構造薄膜トランジスタに於いて、オフセット領域或いはオーバラップ領域のドレイン端の横方向電界を効果的に緩和し、トランジスタの信頼性を高め、しかもＯＮ特性の低下を回避するような薄膜トランジスタを提供することにある。
【０００６】
本発明の第２の目的は、上記したような薄膜トランジスタの好適な製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
このような目的は、本発明によれば、基板上に形成された非単結晶の結晶性シリコン膜を島状領域とし、それぞれソース・ドレイン領域、該ソース・ドレイン領域間にＬＤＤ領域を介して設定されるチャネル領域及び該チャネル領域上に絶縁膜を介して配置されたゲートを有する薄膜トランジスタであって、前記ＬＤＤ領域の上層部に所定の濃度にドープされた領域を設け、その下層部に、相対的に高濃度にドープされた領域を設けたことを特徴とする薄膜トランジスタを提供することにより達成される。
【０００８】
発明者の知見によれば、このような薄膜トランジスタに於けるホットキャリア劣化の度合は、ＬＤＤ領域の上層部即ちゲート絶縁膜に隣接する部分の不純物濃度により決定される。しかるに、ＬＤＤ領域のオン抵抗は、ＬＤＤ領域全体の不純物濃度により決定される。従って、ＬＤＤ領域の上層部の不純物濃度をホットキャリア劣化を効果的に抑制できるような低濃度とし、ＬＤＤ領域の中・下層部の不純物濃度を十分低いオン抵抗を実現し得るように相対的に高濃度とすることにより、ホットキャリア劣化及びそれに起因する諸問題を回避すると同時に、オン抵抗を十分に低い値とし、所要のトランジスタ特性を確保することができる。
【０００９】
このようなＬＤＤ領域を実現するためには、前記ＬＤＤ領域に対するドーピングを、（１）比較的高ドーズ・高加速により行い、（２）高加速及び低加速により、２段階に分けて行い、或いは（３）軽重２種のイオンを用いて行うことにより、前記ＬＤＤ領域の上層部に所定の濃度にドープされた領域を設け、その下層部に、相対的に高濃度にドープされた領域を設けると良い。このような方法によれば、既存の製造プロセスに対する変更を最小限とすることができる。
【発明を実施するための最良の形態】
【００１０】
以下に添付の図面に示された具体例に基づいて本発明の実施の形態について詳細に説明する。
【００１１】
図２は、本発明に基づくＧＯＬＤ構造薄膜トランジスタを示す。概ね図１に示されたトランジスタと同様であるが、オーバラップ領域１０３，１０４に対する燐のドーピングをやや高ドーズ・高加速とし、比較的低濃度にドーピングされた上側層１０３ｂ，１０４ｂと、比較的高濃度にドーピングされた下側層１０３ａ，１０４ａとが形成されるようにする。下側層１０３ａ，１０４ａの不純物濃度は、所望の低オン抵抗が達成されるようなレベルに設定し、上側層１０３ｂ，１０４ｂの不純物濃度は、ホットキャリア劣化を回避し、高信頼性が確保されるように、ドレイン端の横方向電界を効果的に緩和し得るレベルに設定する。本実施例の場合、ホットキャリア劣化を回避するために最適な表面不純物濃度は、５×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３であった。しかしながら、異なる条件が異なる場合にあっては、本発明は、このような数値範囲に限定されない。図３は、高加速のドーピングを行うことにより、オーバラップ領域の比較的深い領域に高濃度部分を形成できる様子を示している。即ち、高加速のドーピングを行うことにより、不純物が深部に比較的集中し、所要の濃度分布を達成することができる。
【００１２】
図２に於いては、あたかも、オーバラップ領域の燐の不純物濃度が２段階に設定されるように示されているが、実際には、連続的な濃度分布が形成されることに留意されたい。また、上記実施例は、ＧＯＬＤ構造薄膜トランジスタに適用されたものであるが、ＬＤＤ薄膜トランジスタにも等しく適用可能で、ＬＤＤ領域に於いて、燐のドーピングをやや高ドーズ・高加速とし、比較的低濃度にドーピングされた上側層と、比較的高濃度にドーピングされた下側層とが形成されるようにすることにより、同様の効果を達成することができる。
【００１３】
上記したようなオーバラップ領域の濃度分布を実現することは、上記したような方法以外にも可能である。図４に示されるように、比較的高加速のドーピング及びを比較的低加速のドーピングを前後して、２段階に行ない、しかもそれぞれのドーズ量を制御することにより、所望の濃度分布を実現することができる。特に、浅い部分の不純物濃度は、低加速ドーピングのドーズ量により、深い部分の不純物濃度は、高加速ドーピングのドーズ量により概ね決定されることから、濃度分布の態様を自由に制御し、本発明の目的を一層好適に達成することができる。言うまでもなく、高加速のドーピング及び比較的低加速のドーピングの順序は任意に選択することかできる。
【００１４】
或いは、図５に示されるように、軽重２種のイオンを用いたドーピングを前後して、２段階に行ない、しかもそれぞれのドーズ量を制御することにより、所望の濃度分布を実現することができる。Ｎ型領域に対しては、例えば、比較的重いＡｓ及び比較的軽いＰを用いたドーピングを前後して、２段階に或いは同時に行ない、しかもそれぞれのドーズ量を制御することにより、所望の濃度分布を実現することができる。Ｐ型領域に対しては、例えば、比較的重いＩｎ及び比較的軽いＢを用いたドーピングを行なうと良い。これは、軽いイオンは、重いイオンよりも小さな原子半径を有することから、それだけ深く打ち込まれやすく、同程度の加速条件を選択しても、イオンの軽重により、深さ方向についての濃度分布が異なることによるものである。この場合も、軽重２種のイオンを用いたドーピングを２段階に行なう場合、その順序は任意に選択することかできる。
【００１５】
図６は、表面に於ける不純物濃度が同様である場合には、ドーピング加速電圧の低いほうが、オン特性が悪くなる様子を示したものである。ドーピング加速電圧を５０ｋＶ及び８０ｋＶの高低２つの値とし、３種の表面濃度Ａ，Ｂ，Ｃを達成した場合に於いて、ドーピング加速電圧の低いほうが、オン電流が小さく、それだけオン特性が悪いことが示されている。
【００１６】
図７は、ドーピング加速電圧を５０ｋＶ及び８０ｋＶの高低２つの値とし、概ね同一の表面濃度が達成された場合に於いて、ホットキャリア劣化の度合が略同程度となることを示している。前記したように、ドーピング加速電圧に応じて、深い部分の不純物濃度に差があるが、ホットキャリア劣化の度合は、深い部分の不純物濃度によらず、表面の不純物濃度により決定されることが示されている。
【図面の簡単な説明】
【００１７】
【図１】従来形式のＧＯＬＤ構造薄膜トランジスタを示す。
【図２】本発明に基づくＧＯＬＤ構造薄膜トランジスタを示す。
【図３】高ドーズ・高加速のドーピングを行なうことによりシリコン領域の深い部分に高不純物濃度部分を形成し得る様子を示すグラフ。
【図４】高加速・低加速のドーピングを行なうことによりシリコン領域の深い部分に高不純物濃度部分を形成し得る様子を示すグラフ。
【図５】軽重２種のイオンを用いたドーピングを行なうことによりシリコン領域の深い部分に高不純物濃度部分を形成し得る様子を示すグラフ。
【図６】表面に於ける不純物濃度が同様である場合には、ドーピング加速電圧の低いほうが、オン特性が悪くなる様子を示したグラフ。
【図７】（ａ）及び（ｂ）からなり、表面に於ける不純物濃度が同様である場合には、ドーピング加速電圧に関わらず、即ち深い部分に於ける不純物濃度に関わらず、ホットキャリア劣化の度合が同程度となる様子を示したグラフ。
【符号の説明】
【００１８】
１００  ガラス基板
１０１  下地酸化珪素膜
１０２  チャネル領域
１０３、１０４  オーバラップ領域
１０３ａ，１０４ａ  下側層
１０３ｂ，１０４ｂ  上側層
１０５、１０６  ソース・ドレイン領域
１０７  酸化珪素膜
１０８  Ｗ膜
１０９  ＴａＮ膜
【図１】
2005167057.tif 000002
【図２】
2005167057.tif 000003
【図３】
2005167057.tif 000004
【図４】
2005167057.tif 000005
【図５】
2005167057.tif 000006
【図６】
2005167057.tif 000007
【図７】
2005167057.tif 000008