(57)【要約】【課題】  ＨＴＯＬ試験のような高温、高電流密度な環境下で使用されても高寿命となる半導体装置及びそれを用いてなる電子装置を提供すること。【解決手段】  サブストレート又はリードフレームと半導体素子とが金線を用いて電気的に接合されてなる半導体装置であって、前記半導体装置がアイドル時、もしくは停止時に逆バイアス電流が流れるように設計されたことを特徴とする半導体装置、及びそれを用いてなることを特徴とする電子装置。【特許請求の範囲】
【請求項１】
サブストレート又はリードフレームと半導体素子とが電気的に接合されてなる半導体装置であって、前記半導体装置がアイドル時、もしくは停止時に逆バイアス電流が流れるように設計されたことを特徴とする半導体装置。
【請求項２】
サブストレート又はリードフレームと半導体素子とが金線を用いて電気的に接合されてなる半導体装置であって、前記半導体装置がアイドル時、もしくは停止時に逆バイアス電流が流れるように設計されたことを特徴とする半導体装置。
【請求項３】
前記半導体素子が接続部にアルミを含む半導体素子である請求項１又は２記載の半導体装置。
【請求項４】
前記半導体素子が半導体封止用樹脂組成物で覆われた構造である請求項１、２又は３のいずれかに記載の半導体装置。
【請求項５】
請求項１ないし４のいずれかに記載の半導体装置を用いてなることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びそれを用いてなる電子装置に関するものであり、とりわけ、主に高温環境下において、高出力を要求される半導体装置の高寿命化に関するものである。
【背景技術】
【０００２】
半導体装置において、特に金線と半導体素子との接続のように、異種金属間の化合物を作ることにより電気的結合をしている部分においては、従来から、高温下での寿命が問題となっていた。接合部の高温下での寿命に影響を与える原因は、金属間化合物組成の変化や、封止用樹脂組成物に難燃剤として含まれる臭素化合物に起因する金属間化合物への臭素アタック等と考えられており、高温動作試験（ＨＴＯＬ：Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｐｅｒａｔｉｏｎ  Ｌｉｆｅ  Ｔｅｓｔ）でも同様な原因により、接合部がダメージを受けていると思われてきた。こうした観点から、臭素化合物を含まなくても難燃性が良好な封止用樹脂組成物が開発されてきており（例えば、特許文献１）、ある程度は高温下における寿命が長くなったものの、未だ充分なレベルには達していなかった。その原因を検討する中で、半導体装置が動作時、高温下に曝された場合の接合部の劣化モードとして、エレクトロマイグレーションも考えにいれる必要が有ることが分かってきた。
【０００３】
エレクトロマイグレーションとは、例えば、アルミを接続部に含む半導体素子を有する半導体装置がＨＴＯＬ試験等で動作時に高温下に曝された場合、半導体装置の内部では金線と半導体素子の接続部に生じるアルミと金の金属間化合物が、強い電子の流れによって主に−極側にダメージを受け、それによって電気抵抗値が上昇してゆき、いずれは半導体装置として期待した動作が得られなくなってしまうというものである。
【０００４】
【特許文献１】特開２００２−３１７１０１号公報（第２〜７頁）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、従来の上記のような問題点を解決するためになされたもので、その目的とするところはＨＴＯＬ試験のような高温、高電流密度な環境下で使用されても高寿命となる半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、
［１］サブストレート又はリードフレームと半導体素子とが電気的に接合されてなる半導体装置であって、前記半導体装置がアイドル時、もしくは停止時に逆バイアス電流が流れるように設計されたことを特徴とする半導体装置、
［２］サブストレート又はリードフレームと半導体素子とが金線を用いて電気的に接合されてなる半導体装置であって、前記半導体装置がアイドル時、もしくは停止時に逆バイアス電流が流れるように設計されたことを特徴とする半導体装置、
［３］前記半導体素子が接続部にアルミを含む半導体素子である第［１］又は［２］項記載の半導体装置、
［４］前記半導体素子が半導体封止用樹脂組成物で覆われた構造である第［１］、［２］又は［３］項のいずれかに記載の半導体装置、
［５］第［１］ないし［４］項のいずれかに記載の半導体装置を用いてなることを特徴とする電子装置、
である。
【発明の効果】
【０００７】
本発明を用いると、半導体装置のエレクトロマイグレーションによる回路劣化の発生を遅くすることができるので、ＨＴＯＬ試験のような高温、高電流密度な環境下で使用されても高寿命となる半導体装置が得られるものである。
【発明を実施するための最良の形態】
【０００８】
本発明は、サブストレート又はリードフレームと半導体素子とが金線を用いて接合されてなる半導体装置であって、前記半導体装置がアイドル時、もしくは停止時に逆バイアス電流が流れるように設計されたことにより、ＨＴＯＬ試験のような高温、高電流密度な環境下で使用されても高寿命となる半導体装置が得られるものである。
以下、本発明について詳細に説明する。
【０００９】
本発明が適用できる半導体装置としては、サブストレート又はリードフレームと半導体素子とが電気的に接合されてなる半導体装置であればどのような構造のものでも良いが、逆バイアスをかけた際に、エレクトロマイグレーションでダメージを被る部位に、電流が流れるように設計されていることが必要である。また、これを電子装置に組み込む場合は、逆バイアスが掛かり続けないように、適当な時間で停止させる為の補助回路もあった方がよい。
【００１０】
本発明を適用する電子装置としては、逆バイアスを印加する時間が取れることの期待ができる、ステレオセットやテレビのように使われない時間が有るものでないと意味がない。半導体装置が２４時間稼働し続けるものには不向きである。
また、逆バイアスの印加については、使用初期から実施することが望ましく、電気抵抗が高くなってからでは、延命効果が短くなると考えられる。
【００１１】
本発明で用いられる半導体素子としては、特に限定するものではないが、サブストレート又はリードフレームと半導体素子とを電気的に接合する手段として金線を用いることができる。この場合、半導体素子と金線との接合部分には通常アルミが含まれており、アルミは、その原子量の軽さや融点の低さからエレクトロマイグレーションを引き起こしやすい。これは、半導体素子と金線との接続で、金とアルミとの金属間化合物を作った後にも影響を及ぼしていると考えられる。
【００１２】
本発明で用いられる半導体素子は、半導体封止用樹脂組成物で覆われた構造であることが望ましい。樹脂封止タイプの半導体装置の方が、セラミック封止などと較べて、安価に大量生産出来る為、逆バイアスによる長寿命化と併せて、冗長な回路を多く作らない分、部品点数を減らすことで、低コストで高信頼性の電子装置を提供することが可能となる。
【００１３】
本発明で用いられる半導体封止用樹脂組成物としては、特に限定するものではないが、エポキシ樹脂組成物、フェノール樹脂組成物、メラミン樹脂組成物等を用いることができる。半導体素子の封止成形時における成形性、半導体装置の実装時における半田耐熱性、並びに半導体装置として信頼性等を考慮すると、エポキシ樹脂組成物が好適である。エポキシ樹脂組成物としては、一般に半導体封止用として使用されているものであれば、特に限定するものではないが、例えば、エポキシ樹脂、フェノール樹脂、硬化促進剤、無機充填材等を主成分とするものを使用することができる。特に、高温、高電流密度な環境下で使用されても半導体装置の寿命に悪影響を及ぼさないためには、イオン性不純物の量が極力少ないものが望ましい。
【００１４】
また、本発明で用いられる半導体封止用樹脂組成物は、ミキサー等を用いて原料を充分に均一に混合した後、更に熱ロール、ニーダー、押出機等の混練機で溶融混練し、冷却後粉砕して得られる。
本発明で用いられる半導体封止用樹脂組成物を用いて、半導体素子等の各種の電子部品を封止し、半導体装置を製造するには、トランスファーモールド、コンプレッションモールド、インジェクションモールド等の従来からの成形方法で硬化成形すればよい。
【実施例】
【００１５】
以下に本発明の実施例を示すが、本発明はこれらに限定されるものではない。
実施例１、２
１６ｐＳＯＰ（４２アロイリードフレーム）に、３．５ｍｍ×３．５ｍｍの模擬素子（日立ＵＬＳＩ社製、Ｐｈａｓｅ８）を、ダイアタッチペースト（住友ベークライト製、ＣＲＭ−１０７６ＤＪ）を用いてマウント、硬化後、２５μｍ径の金線（住友金属鉱山社製、ＳＧＳ−Ｈ）にて、模擬素子上の対になった金線接続用アルミパッド３組でデイジー接続し、エポキシ樹脂封止材１（ビフェニル変成フェノールノボラック型エポキシ樹脂１０部、ビフェニル変成フェノールノボラック型硬化剤６部、溶融シリカ７７部および硬化促進剤０．３５部、カルナバワックス０．２部）又はエポキシ樹脂封止材２（ビフェニル変成フェノールノボラック型エポキシ樹脂７部、ビフェニル変成フェノールノボラック型硬化剤５部、溶融シリカ７９部および硬化促進剤０．３５部、カルナバワックス０．２部）で封止後、１７５℃、４時間の後硬化を行いパッケージ化した。
得られたパッケージを１８５℃のオーブンに入れ、３組のデイジーチェーンで作られた回路に、０．５Ａを印可した。更に、ランダムなタイミングで０．５Ａを逆向きに、順方向に較べれば短時間（１／１０程度）印可した。不良判断は、１．３Ω以上（初期値０．８Ω＋０．５Ω）とした。結果を表１に示す。表１中、寿命は不良発生までの時間であり、そこから逆バイアスを印加した時間を減算したものが実寿命である。
比較例１、２
実施例１、２と同様に１６ｐＳＯＰのパッケージを作成し、同様に試験したが、逆バイアスの時間を設けないで行った。結果を表１に示す。
【００１６】
【表１】
2005340351.tif 000002
【産業上の利用可能性】
【００１７】
本発明を用いると、半導体装置のエレクトロマイグレーションによる回路劣化の発生を遅くでき、高温、高電流密度な環境下で使用されても高寿命となる半導体装置が得られるため、ステレオセットやテレビ等、逆バイアスを印加する時間が取れることの期待ができる電子装置用として好適に用いることができる。