(57)【要約】【課題】  新たな表示制御信号を設けることなく、階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させる場合に、表示画面に横筋が生じるのを防止して、表示画面の表示品質を向上させることが可能な液晶表示装置の駆動方法を提供する。【解決手段】  複数の画素と、前記複数の画素に階調電圧を印加する複数の映像線とを有し、前記各映像線に供給する階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させる液晶表示装置の駆動方法であって、前記階調電圧の極性が正極性から負極性、あるいは、負極性から正極性へと変化する極性反転ライン位置を、各フレームで異ならせる。この場合に、連続するフレーム間において、前記極性反転ライン位置が不連続である。また、連続する２Ｎフレーム間において、各画素に、正極性の階調電圧と負極性の階調電圧とを（Ｎ／２）回ずつ供給する。【選択図】        図８
2005345603.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、
前記複数の画素に階調電圧を印加する複数の映像線とを有し、
前記各映像線に供給する階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させる液晶表示装置の駆動方法であって、
前記階調電圧の極性が正極性から負極性、あるいは、負極性から正極性へと変化する極性反転ライン位置を、各フレームで異ならせたことを特徴とする液晶表示装置の駆動方法。
【請求項２】
連続するフレーム間において、前記極性反転ライン位置が不連続であることを特徴とする請求項１に記載の液晶表示装置の駆動方法。
【請求項３】
連続する２Ｎフレーム間において、各画素に、正極性の階調電圧と負極性の階調電圧とを（Ｎ／２）回ずつ供給することを特徴とする請求項１または請求項２に記載の液晶表示装置の駆動方法。
【請求項４】
前記Ｎは、２であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の液晶表示装置の駆動方法。
【請求項５】
複数の画素と、
前記複数の画素に階調電圧を印加する複数の映像線と、
前記複数の映像線に対して階調電圧力する駆動手段とを有し、
前記駆動手段は、前記各映像線に供給する階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させる液晶表示装置であって、
前記駆動手段は、前記階調電圧の極性が正極性から負極性、あるいは、負極性から正極性へと変化する極性反転ライン位置を、各フレームで異ならせたことを特徴とする液晶表示装置。
【請求項６】
前記駆動手段に対して、交流化信号を出力する表示制御装置とを備え、
前記駆動手段は、前記表示制御手段から出力される交流化信号に基づき、前記各映像線に供給する階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記駆動手段は、連続するフレーム間において、前記極性反転ライン位置を不連続としたことを特徴とする請求項５または請求項６に記載の液晶表示装置。
【請求項８】
前記駆動手段は、連続する２Ｎフレーム間において、各画素に、正極性の階調電圧と負極性の階調電圧とを（Ｎ／２）回ずつ供給することを特徴とする請求項５ないし請求項７のいずれか１項に記載の液晶表示装置。
【請求項９】
前記Ｎは、２であることを特徴とする請求項５ないし請求項８のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置およびその駆動方法に係わり、特に、画素に印加する階調電圧の極性を複数ライン毎に反転するＮライン反転駆動方法に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）などの能動素子をスイッチング駆動するアクティブマトリクス型液晶表示装置は、パーソナルコンピュータ等の表示装置として広く使用されている。
一般に、液晶層は、長時間同じ電圧（直流電圧）が印加されていると、液晶層の傾きが固定化され、結果として残像現象を引き起こし、液晶層の寿命を縮めることになる。
これを防止するために、液晶表示モジュールにおいては、液晶層に印加する電圧をある一定時間毎に交流化、即ち、コモン電極（または共通電極）に印加する共通電圧を基準にして、画素電極に印加する階調電圧を、一定時間毎に正電圧側／負電圧側に変化させるようにしている。
この液晶層に交流電圧を印加する駆動方法として、コモン対称法が知られている。コモン対称法とは、コモン電極に印加される共通電圧を一定とし、画素電極に印加する階調電圧を、コモン電極に印加される共通電圧を基準にして、交互に正側、負側に反転させる方法であり、ドット反転法、ｎライン（例えば、２ライン）反転法などが知られている。
【０００３】
図１６は、液晶表示モジュールの駆動方法として、ドット反転法を使用した場合において、各画素に書き込まれる階調電圧の極性を説明するための図である。
ドット反転では、図１６に示すように、例えば、奇数フレームの奇数ラインでは、奇数番目の画素に、コモン電極に印加される共通電圧（Ｖｃｏｍ）に対して負極性の階調電圧（図１６では●で示す）が、また、偶数番目の画素に、コモン電極に印加される共通電圧（Ｖｃｏｍ）に対して正極性の階調電圧（図１６では○で示す）が印加される。
さらに、奇数フレームの偶数ラインでは、奇数番目の画素に正極性の階調電圧が、また、偶数番目の画素に負極性の階調電圧が印加される。
また、各ライン毎の極性はフレーム毎に反転され、即ち、図１６に示すように、偶数フレームの奇数ラインでは、奇数番目の画素に正極性の階調電圧が、また、偶数番目の画素に負極性の階調電圧が印加される。
さらに、偶数フレームの偶数ラインでは、奇数番目の画素に負極性の階調電圧が、また、偶数番目の画素に正極性の階調電圧が印加される。
【０００４】
このドット反転法では、コモン電極に流れる電流が少なく電圧降下が大きくならないため、コモン電極の電圧レベルが安定し、表示品質の低下を最小限に抑えることができる。
しかしながら、このドット反転法では、１ライン毎に、ドレイン信号線を、正極性の階調電圧から負極性の階調電圧に放電、あるいは、負極性の階調電圧から正極性の階調電圧に充電する必要があり、消費電力が大きいという問題点がある。
この問題点は、Ｎライン（例えば、２ライン）反転法を採用し、ドレインドライバからドレイン信号線に印加する階調電圧の極性を、Ｎライン毎に反転させることにより解決することができる（下記特許文献１参照）。
しかしながら、駆動方法として、Ｎライン反転法を採用した場合には、図１７に示すように、例えば、同じ階調で、かつ、同じ色を画面全体に表示したときなどに、Ｎライン毎に、表示画面中に横筋が生じ、液晶表示パネルの表示品質を著しく損なわせるという問題点があった。
【０００５】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開２００１−２１５４６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前述の特許文献１では、Ｎライン毎に、表示画面中に横筋が生じるのを防止するために、所定時間Ａが経過してからゲートラインを“Ｈ”として、液晶セルの書き込みを開始させることが開示されている。
しかしながら、前述の特許文献１では、所定時間Ａが経過してからゲートラインを“Ｈ”とするために、出力イネーブル信号／ＶＯＥという新たな表示制御信号が必要になるという問題点がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置およびその駆動方法において、新たな表示制御信号を設けることなく、階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させる場合に、表示画面に横筋が生じるのを防止して、表示画面の表示品質を向上させることが可能となる技術を提供することにある。
本発明の前記目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
即ち、本発明は、液晶表示装置において、各映像線に供給する階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させる際に、前記階調電圧の極性が正極性から負極性、あるいは、負極性から正極性へと変化する極性反転ライン位置を、各フレームで異ならせたことを特徴とする。
【発明の効果】
【０００８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置およびその駆動方法によれば、新たな表示制御信号を設けることなく、階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させる場合に、表示画面に横筋が生じるのを防止して、表示画面の表示品質を向上させることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
〈本発明が適用されるＴＦＴ方式の液晶表示モジュールの基本構成〉
図１は、本発明が適用される液晶表示モジュールの概略構成を示すブロック図である。
図１に示す液晶表示モジュールは、液晶表示パネル１０の長辺側にドレインドライバ１３０が配置され、また、液晶表示パネル１０の短辺側にゲートドライバ１４０が配置される。
このドレインドライバ１３０、ゲートドライバ１４０は、液晶表示パネル１０の一方のガラス基板（例えば、ＴＦＴ基板）の周辺部に直接実装される。
インタフェース部１００はインタフェース基板に実装され、このインタフェース基板は、液晶表示パネル１０の裏側に実装される。
【００１０】
〈図１に示す液晶表示パネル１０の構成〉
図２は、図１に示す液晶表示パネル１０の一例の等価回路を示す図であり、図２に示すように、液晶表示パネル１０は、マトリクス状に形成される複数の画素を有する。
各画素は、隣接する２本の信号線（ドレイン信号線（Ｄ）またはゲート信号線（Ｇ））と、隣接する２本の信号線（ゲート信号線（Ｇ）またはドレイン信号線（Ｄ））との交差領域内に配置される。
各画素は、薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）を有し、各画素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のソース電極は、画素電極（ＩＴＯ１）に接続される。
また、画素電極（ＩＴＯ１）とコモン電極（ＩＴＯ２）との間に液晶層が設けられるので、画素電極（ＩＴＯ１）とコモン電極（ＩＴＯ２）との間には、液晶容量（ＣLC）が等価的に接続される。
さらに、薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のソース電極と前段のゲート信号線（Ｇ）との間には、保持容量（ＣADD）が接続される。
【００１１】
図３は、図１に示す液晶表示パネル１０の他の例の等価回路を示す図である。
図２に示す例では、前段のゲート信号線（Ｇ）とソース電極との間に保持容量（ＣADD）が形成されているが、図３に示す例の等価回路では、共通信号線（ＣＮ）とソース電極との間に付加容量（ＣＳＴＧ）が形成されている点が異なっている。
本発明は、どちらにも適用可能であるが、前者の方式では、前段のゲート信号線（Ｇ）パルスが保持容量（ＣADD）を介して画素電極（ＩＴＯ１）に飛び込むのに対し、後者の方式では、飛び込みがないため、より良好な表示が可能となる。
なお、図２、図３は、縦電界方式の液晶表示パネルの等価回路を示しており、図２、図３において、ＡＲは表示領域である。また、図２、図３は回路図であるが、実際の幾何学的配置に対応して描かれている。
図２、図３に示す液晶表示パネル１０において、列方向に配置された各画素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のドレイン電極は、それぞれドレイン信号線（Ｄ）に接続され、各ドレイン信号線（Ｄ）は、列方向の各画素の液晶に階調電圧を印加するドレインドライバ１３０に接続される。
また、行方向に配置された各画素における薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のゲート電極は、それぞれゲート信号線（Ｇ）に接続され、各ゲート信号線（Ｇ）は、１水平走査時間、行方向の各画素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のゲート電極に走査駆動電圧（正のバイアス電圧あるいは負のバイアス電圧）を供給するゲートドライバ１４０に接続される。
【００１２】
〈図１に示すインタフェース部１００の構成と動作概要〉
図１に示す表示制御装置１１０は、１個の半導体集積回路（ＬＳＩ）から構成され、コンピュータ本体側から送信されてくる外部クロック信号（ＤＣＬＫ）、ディスプレイタイミング信号（ＤＴＭＧ）、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）の各表示制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）を基に、ドレインドライバ１３０、および、ゲートドライバ１４０を制御・駆動する。
表示制御装置１１０は、ディスプレイタイミング信号が入力されると、これを表示開始位置と判断し、スタートパルス（表示データ取込開始信号）を信号線１３５を介して第１番目のドレインドライバ１３０に出力し、さらに、受け取った単純１列の表示データを、表示データのバスライン１３３を介してドレインドライバ１３０に出力する。
その際、表示制御装置１１０は、各ドレインドライバ１３０のデータラッチ回路に表示データをラッチするための表示制御信号である表示データラッチ用クロック（ＣＬ２）（以下、単に、クロック（ＣＬ２）と称する。）を信号線１３１を介して出力する。
本体コンピュータ側からの表示データは、例えば、６ビットで、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各データを１つの組にして単位時間毎に転送される。
また、第１番目のドレインドライバ１３０に入力されたスタートパルスにより第１番目のドレインドライバ１３０におけるデータラッチ回路のラッチ動作が制御される。
この第１番目のドレインドライバ１３０におけるデータラッチ回路のラッチ動作が終了すると、第１番目のドレインドライバ１３０からスタートパルスが、第２番目のドレインドライバ１３０に入力され、第２番目のドレインドライバ１３０におけるデータラッチ回路のラッチ動作が制御される。
以下、同様にして、各ドレインドライバ１３０におけるデータラッチ回路のラッチ動作が制御され、誤った表示データがデータラッチ回路に書き込まれるのを防止している。
【００１３】
表示制御装置１１０は、ディスプレイタイミング信号の入力が終了するか、または、ディスプレイタイミング信号が入力されてから所定の一定時間が過ぎると、１水平分の表示データが終了したものとして、各ドレインドライバ１３０におけるデータラッチ回路に蓄えていた表示データに対応する階調電圧を、液晶表示パネル１０のドレイン信号線（Ｄ）に出力するための表示制御信号である出力タイミング制御用クロック（ＣＬ１）（以下、単にクロック（ＣＬ１）と称する。）を信号線１３２を介して各ドレインドライバ１３０に出力する。
また、表示制御装置１１０は、垂直同期信号入力後に、第１番目のディスプレイタイミング信号が入力されると、これを第１番目の表示ラインと判断して信号線１４２を介してゲートドライバ１４０にフレーム開始指示信号（ＦＬＭ）を出力する。
さらに、表示制御装置１１０は、水平同期信号に基づいて、１水平走査時間毎に、順次液晶表示パネル１０の各ゲート信号線（Ｇ）に正のバイアス電圧を印加するように、信号線１４１を介してゲートドライバ１４０へ１水平走査時間周期のシフトクロックであるクロック（ＣＬ３）を出力する。
これにより、液晶表示パネル１０の各ゲート信号線（Ｇ）に接続された複数の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）が、１水平走査時間の間導通する。
以上の動作により、液晶表示パネル１０に画像が表示される。
【００１４】
〈図１に示す電源回路１２０の構成〉
図１に示す電源回路１２０は、階調基準電圧生成回路１２１、コモン電極（対向電極）電圧生成回路１２３、ゲート電極電圧生成回路１２４から構成される。
階調基準電圧生成回路１２１は、直列抵抗分圧回路で構成され、例えば、１０値の階調基準電圧（Ｖ０〜Ｖ９）を出力する。この階調基準電圧（Ｖ０〜Ｖ９）は、各ドレインドライバ１３０に供給される。
また、各ドレインドライバ１３０には、表示制御装置１１０からの交流化信号（交流化タイミング信号；Ｍ）も、信号線１３４を介して供給される。
コモン電極電圧生成回路１２３はコモン電極（ＩＴＯ２）に印加する共通電圧（Ｖｃｏｍ）を、ゲート電極電圧生成回路１２４は薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のゲート電極に印加する駆動電圧（正のバイアス電圧および負のバイアス電圧）を生成する。
【００１５】
〈図１に示すドレインドライバ１３０の構成〉
図４は、図１に示すドレインドライバ１３０の一例の概略構成を示すブロック図である。なお、ドレインドライバ１３０は、１個の半導体集積回路（ＬＳＩ）から構成される。
同図において、正極性階調電圧生成回路１５１ａは、階調基準電圧生成回路１２１から供給される５値の階調基準電圧（Ｖ０〜Ｖ４）に基づいて、正極性の６４階調の階調電圧を生成し、電圧バスライン１５８ａを介して出力回路１５７に出力する。
負極性階調電圧生成回路１５１ｂは、階調基準電圧生成回路１２１から供給される負極性の５値の階調基準電圧（Ｖ５〜Ｖ９）に基づいて、負極性の６４階調の階調電圧を生成し、電圧バスライン１５８ｂを介して出力回路１５７に出力する。
また、ドレインドライバ１３０の制御回路１５２内のシフトレジスタ回路１５３は、表示制御装置１１０から入力されるクロック（ＣＬ２）に基づいて、入力レジスタ回路１５４のデータ取り込み用信号を生成し、入力レジスタ回路１５４に出力する。
入力レジスタ回路１５４は、シフトレジスタ回路１５３から出力されるデータ取り込み用信号に基づき、表示制御装置１１０から入力されるクロック（ＣＬ２）に同期して、各色毎６ビットの表示データを出力本数分だけラッチする。
ストレージレジスタ回路１５５は、表示制御装置１１０から入力されるクロック（ＣＬ１）に応じて、入力レジスタ回路１５４内の表示データをラッチする。このストレージレジスタ回路１５５に取り込まれた表示データは、レベルシフト回路１５６を介して出力回路１５７に入力される。
出力回路１５７は、正極性の６４階調の階調電圧、あるいは負極性の６４階調の階調電圧に基づき、表示データに対応した１つの階調電圧（６４階調の中の１つの階調電圧）を選択して、各ドレイン信号線（Ｄ）に出力する。
【００１６】
図５は、出力回路１５７の構成を中心に、図４に示すドレインドライバ１３０の構成を説明するためのブロック図である。
同図において、１５３は図４に示す制御回路１５２内のシフトレジスタ回路、１５６は図４に示すレベルシフト回路であり、また、データラッチ部２６５は、図４に示す入力レジスタ回路１５４とストレージレジスタ回路１５５とを表し、さらに、デコーダ部（階調電圧選択回路）２６１、アンプ回路対２６３、アンプ回路対２６３の出力を切り替えるスイッチ部（２）２６４が、図４に示す出力回路１５７を構成する。
ここで、スイッチ部（１）２６２およびスイッチ部（２）２６４は、交流化信号（Ｍ）に基づいて制御される。また、Ｙ１〜Ｙ６は、それぞれ第１番目〜第６番目のドレイン信号線（Ｄ）を示している。
図５に示すドレインドライバ１３０においては、スイッチ部（１）２６２により、データラッチ部２６５（より詳しくは、図４に示す入力レジスタ１５４）に入力されるデータ取り込み用信号を切り替えて、各色毎の表示データを各色毎の隣合うデータラッチ部２６５に入力する。
【００１７】
デコーダ部２６１は、階調電圧生成回路１５１ａから電圧バスライン１５８ａを介して出力される正極性の６４階調の階調電圧の中から、各データラッチ部２６５（より詳しくは、図４に示すストレージレジスタ１５５）から出力される表示用データに対応する正極性の階調電圧を選択する高電圧用デコーダ回路２７８と、階調電圧生成回路１５１ｂから電圧バスライン１５８ｂを介して出力される負極性の６４階調の階調電圧の中から、各データラッチ部２６５から出力される表示用データに対応する負極性の階調電圧を選択する低電圧用デコーダ回路２７９とから構成される。
この高電圧用デコーダ回路２７８と低電圧用デコーダ回路２７９とは、隣接するデータラッチ部２６５毎に設けられる。
アンプ回路対２６３は、高電圧用アンプ回路２７１と低電圧用アンプ回路２７２とにより構成される。
【００１８】
高電圧用アンプ回路２７１には高電圧用デコーダ回路２７８で生成された正極性の階調電圧が入力され、高電圧用アンプ回路２７１は正極性の階調電圧を電流増幅して出力する。
低電圧用アンプ回路２７２には低電圧用デコーダ回路２７９で生成された負極性の階調電圧が入力され、低電圧用アンプ回路２７２は負極性の階調電圧を電流増幅して出力する。
ドット反転法では、隣接する各色の階調電圧は互いに逆極性となり、また、アンプ回路対２６３の高電圧用アンプ回路２７１および低電圧用アンプ回路２７２の並びは、高電圧用アンプ回路２７１→低電圧用アンプ回路２７２→高電圧用アンプ回路２７１→低電圧用アンプ回路２７２となるので、スイッチ部（１）２６２により、データラッチ部２６５に入力されるデータ取り込み用信号を切り替えて、各色毎の表示データを、各色毎の隣り合うデータラッチ部２６５に入力し、それに合わせて、高電圧用アンプ回路２７１あるいは低電圧用アンプ回路２７２から出力される出力電圧をスイッチ部（２）２６４により切り替え、各色毎の階調電圧が出力されるドレイン信号線（Ｙ）、例えば、第１番目のドレイン信号線（Ｙ１）と第４番目のドレイン信号線（Ｙ４）とに出力することにより、各ドレイン信号線（Ｙ）に正極性あるいは負極性の階調電圧を出力することが可能となる。
【００１９】
〈本発明の概要〉
以下、本発明の概要を、駆動方法として、２ライン反転法を採用した場合について説明する。
図６は、液晶表示モジュールの駆動方法として、２ライン反転法を使用した場合において、ドレインドライバ１３０からドレイン信号線（Ｄ）に出力される階調電圧（即ち、画素電極に印加される階調電圧）の極性を説明するための図である。なお、この図６では、正極性の階調電圧を○で、また、負極性の階調電圧を●で表している。
２ライン反転法では、２ライン毎に、ドレインドライバ１３０からドレイン信号線（Ｄ）に出力される階調電圧の極性が反転する点で、前述の図１６に示すドット反転法と異なるだけであるので、その詳細な説明は省略する。
例えば、数ラインに渡って、液晶表示パネル１０に同じ階調の画像を表示する場合に、２ライン反転法では、ドレインドライバ１３０が、２ライン毎に極性を反転した階調電圧をドレイン信号線（Ｄ）に出力する。
【００２０】
以下、２ライン反転法を用いた場合に、前述の横筋が発生する理由を、図７を用いて説明する。
今、ドレインドライバ１３０が、ドレイン信号線（Ｄ）に出力する階調電圧の極性を、負極性から正極性に変化させた場合を考える。
この場合に、ドレイン信号線（Ｄ）上の階調電圧は、階調電圧の極性反転前は負極性で、極性反転後は正極性となるが、ドレイン信号線（Ｄ）は、一種の分布定数線路と見なせるので、直ちに、負極性の階調電圧から正極性の階調電圧に変化することができず、図７の電圧波形に示すように、ある遅延時間を持って、負極性の階調電圧から正極性の階調電圧に変化する。
これに対して、極性反転直後のラインに続くラインでは、ドレインドライバ１３０からドレイン信号線（Ｄ）に出力される階調電圧の極性は変化しないので、速やかに正極性の階調電圧となる。
これは、ドレインドライバ１３０が、ドレイン信号線（Ｄ）に出力する階調電圧の極性を、正極性から負極性に変化させた場合も同様である。
そのため、極性反転直後のライン上の画素に書き込まれる電圧と、同じ階調を表示しようとしているにもかかわらず、極性反転直後のラインに続くライン上の画素に書き込まれる電圧とが異なる（図７のＶｄｉｆの電位差）ことになり、２ライン毎に、前述した横筋が発生することになる。
このように、前述した横筋は、極性反転直後のライン上の画素に書き込まれる電圧と、極性反転直後のラインに続くライン上の画素に書き込まれる電圧とが異なることが原因で発生する。
【００２１】
そこで、本発明では、図８に示すように、階調電圧の極性が、正極性から負極性、あるいは、負極性から正極性へと変化する極性反転ライン位置を、各フレームで異ならせることを特徴とする。なお、この図８において、正極性の階調電圧を○で、また、負極性の階調電圧を●で表している。
例えば、図８に示すように、任意のｋフレームにおける任意のｍラインにおいて、奇数番目の画素に対して負極性の階調電圧が、偶数番目の画素に対して正極性の階調電圧が書き込まれる。同様に、（ｍ＋１）ラインでも、奇数番目の画素に対して負極性の階調電圧が、偶数番目の画素に対して正極性の階調電圧が供給される。
また、（ｍ＋２）、（ｍ＋３）ラインでは、奇数番目の画素に対して正極性の階調電圧が、偶数番目の画素に対して負極性の階調電圧が書き込まれる。
これ以降同様に、各画素に対して、２ライン毎に、順次極性が反転された階調電圧が書き込まれる。
このｋフレームでは、階調電圧の極性が、正極性から負極性へと変化する極性反転ライン位置は、ｍライン、（ｍ＋４）ラインであり、また、階調電圧の極性が、負極性から正極性へと変化する極性反転ライン位置は、（ｍ＋２）ライン、（ｍ＋６）ラインとなる。
【００２２】
次に、（ｋ＋１）フレームにおけるｍラインでは、奇数番目の画素に対して正極性の階調電圧が、偶数番目の画素に対して負極性の階調電圧が書き込まれる。
また、（ｍ＋１）、（ｍ＋２）ラインでは、奇数番目の画素に対して負極性の階調電圧が、偶数番目の画素に対して正極性の階調電圧が書き込まれる。
これ以降同様に、各画素に対して、２ライン毎に、順次極性が反転された階調電圧が書き込まれる。
この（ｋ＋１）フレームでは、階調電圧の極性が、正極性から負極性へと変化する極性反転ライン位置は、（ｍ＋１）ライン、（ｍ＋５）ラインであり、また、階調電圧の極性が、負極性から正極性へと変化する極性反転ライン位置は、（ｍ＋３）ライン、（ｍ＋７）ラインとなる。
次に、（ｋ＋２）フレームにおけるｍ、（ｍ＋１）ラインでは、奇数番目の画素に対して正極性の階調電圧が、偶数番目の画素に対して負極性の階調電圧が書き込まれる。
また、（ｍ＋２）、（ｍ＋３）ラインでは、奇数番目の画素に対して負極性の階調電圧が、偶数番目の画素に対して正極性の階調電圧が書き込まれる。
これ以降同様に、各画素に対して、２ライン毎に、順次極性が反転された階調電圧が書き込まれる。
【００２３】
この（ｋ＋２）フレームでは、階調電圧の極性が、正極性から負極性へと変化する極性反転ライン位置は、（ｍ＋２）ライン、（ｍ＋６）ラインであり、また、階調電圧の極性が、負極性から正極性へと変化する極性反転ライン位置は、ｍライン、（ｍ＋４）ラインとなる。
次に、（ｋ＋３）フレームにおけるｍラインでは、奇数番目の画素に対して負極性の階調電圧が、偶数番目の画素に対して正極性の階調電圧が書き込まれる。
また、（ｍ＋１）、（ｍ＋２）ラインでは、奇数番目の画素に対して正極性の階調電圧が、偶数番目の画素に対して負極性の階調電圧が書き込まれる。
これ以降同様に、各画素に対して、２ライン毎に、順次極性が反転された階調電圧が書き込まれる。
この（ｋ＋３）フレームでは、階調電圧の極性が、正極性から負極性へと変化する極性反転ライン位置は、（ｍ＋３）ライン、（ｍ＋７）ラインであり、また、階調電圧の極性が、負極性から正極性へと変化する極性反転ライン位置は、（ｍ＋１）ライン、（ｍ＋５）ラインとなる。
【００２４】
図９は、順次連続するフレームにおいて、図８のＡの列の画素に書き込まれる階調電圧の極性を示す図である。なお、この図９でも、正極性の階調電圧を○で、また、負極性の階調電圧を●で表している。
この図９から分かるように、任意のｋフレームから連続する（ｋ＋４）フレーム間において、階調電圧の極性が正極性から負極性へと変化する極性反転ライン位置が、ｍライン、（ｍ＋１）ライン、（ｍ＋２）ライン、（ｍ＋３）ライン、（ｍ＋４）ラインと、ｍラインから（ｍ＋１）ラインまで順次移動している。
同様に、階調電圧の極性が負極性から正極性へと変化する極性反転ライン位置が、（ｍ＋２）ライン、（ｍ＋３）ライン、（ｍ＋４）ライン、（ｍ＋５）ラインと、（ｍ＋２）ラインから（ｍ＋５）ラインまで順次移動している。
このように、本実施例では、階調電圧の極性が、正極性から負極性、あるいは、負極性から正極性へと変化する極性反転ライン位置を、各フレームで異ならせるようにしたので、ライン毎に発生していた書き込み電圧の差が平均化され、前述した横スジの発生を防止することができる。
【００２５】
今、１ライン前の階調電圧の極性が正極性、現在の階調電圧の極性が正極性のときの書き込み電圧をＶａ、１ライン前の階調電圧の極性が負極性、現在の階調電圧の極性が負極性のときの書き込み電圧をＶｂ、１ライン前の階調電圧の極性が正極性、現在の階調電圧の極性が負極性のときの書き込み電圧をＶｃ、１ライン前の階調電圧の極性が負極性、現在の階調電圧の極性が正極性のときの書き込み電圧をＶｄとすると、図９に示す（ｍ＋１）ラインの画素は、ｋフレームではＶｂ、（ｋ＋１）フレームではＶｃ、（ｋ＋２）フレームではＶａ、（ｋ＋３）フレームではＶｄとなることがわかる。
したがって、図９に示す（ｍ＋１）ラインの画素は、ｋフレームから（ｋ＋３）フレームまでの連続する４フレームの間において、書き込み電圧の合計は、（Ｖａ＋Ｖｂ＋Ｖｃ＋Ｖｄ）となる。他のラインも同様になり、連続する４フレームの間における各画素に対する書き込み電圧が均一となる。
したがって、本実施例では、前述した横スジを防止することができ、低消費電力で高画質の液晶表示パネルを提供することが可能となる。
【００２６】
各フレームにおける、階調電圧の極性を正極性から負極性、あるいは、負極性から正極性へと変化させる極性反転ライン位置のパターンは、図９以外にも、図１０（ａ）〜図１４（ａ）のパターンもある。
この図１０（ａ）〜図１４（ａ）は、図９と同様、順次連続するフレームにおいて、図８のＡの列の画素に書き込まれる階調電圧の極性を示す図であり、図１０（ａ）〜図１４（ａ）のパターンでも、前述した横スジを防止することが可能となる。
なお、図９、図１４（ａ）のパターンのときは、前述した横スジが画面の上から下、あるいは、画面の下から上へ流れるように観察される場合もあるが、図１０（ａ）〜図１３（ａ）のパターンの場合は、前述した横スジが画面の上から下、あるいは、画面の下から上へ流れるように観察されるのも防止することができる。
また、図１０（ｂ）〜図１４（ｂ）に示すように、図１０（ａ）〜図１４（ａ）に示すパターンは、ｋフレームから（ｋ＋３）フレームの中の２つのフレームを入れ替えると、図９に示すパターンと同じである。
なお、前述の説明では、ドレインドライバ１３０からドレイン信号線（Ｄ）に印加する階調電圧の極性を２ライン毎に反転する場合について説明したが、本発明は、これに限定されるものではなく、ドレインドライバ１３０からドレイン信号線（Ｄ）に印加する階調電圧の極性を、Ｎライン（Ｎ≧２）毎に反転させるようにしてもよい。
この場合には、各画素に書き込まれる電圧は、任意のｋフレームから（ｋ＋（２×Ｎ−１））フレームまでの連続する２Ｎフレーム間で均一となる。
【００２７】
前述したように、図６に示すスイッチ部（１）２６２およびスイッチ部（２）２６４は、交流化信号（Ｍ）に基づいて制御される。即ち、ドレインドライバ１３０からドレイン信号線（Ｄ）に印加される階調電圧の極性は、交流化信号（Ｍ）により制御される。
例えば、前述の図９のパターンの場合には、交流化信号（Ｍ）がＨｉｇｈレベルのときに階調電圧が正極性（図９の○場合）となり、交流化信号（Ｍ）がＬｏｗレベルのときに階調電圧が負極性（図９の●場合）となる。
したがって、交流化信号（Ｍ）の周期、または、交流化信号（Ｍ）の立ち上がり位置、あるいは、立ち下がり位置を調整することにより、前述の図９〜図１４（ａ）のパターンのように、階調電圧の極性が正極性から負極性、あるいは、負極性から正極性へと変化する極性反転ライン位置を、各フレームで異ならせることができる。
以下、交流化信号（Ｍ）を生成するための回路構成について説明する。
【００２８】
図１５は、本実施の形態における、交流化信号（Ｍ）を生成するための交流化信号生成回路の回路構成を示すブロック図である。
なお、図１５に示す交流化信号生成回路３０は、ドレインドライバ１３０からドレイン信号線に印加する階調電圧の極性を、２ライン（Ｎ＝２）毎に反転させる場合の回路構成を示し、また、図１５に示す交流化信号生成回路３０は、図１に示す表示制御手段１１０内に設けられる。
図１５に示す交流化信号生成回路３０は、４フレームカウンタ３１と、ラインカウンタ３２と、デコード回路３３とを備え、４フレームカウンタ３１が、垂直同期信号（Ｖｓｙｎｃ）をカウントし、ラインカウンタ３２が、水平同期信号（Ｈｓｙｎｃ）をカウントする。
４フレームカウンタ３１と、ラインカウンタ３２との出力は、デコード回路３３に入力され、デコード回路３３から交流化信号（Ｍ）が出力される。
ここで、４個の垂直同期信号（Ｖｓｙｎｃ）をカウントするたびにリセットされる。また、ラインカウンタ３２は、垂直同期信号（Ｖｓｙｎｃ）によりリセットされる。
なお、前述の説明では、縦電界方式の液晶表示パネルに本発明を適用した実施の形態について説明したが、これに限定されず、本発明は、横電界方式の液晶表示パネルにも適用可能である。
さらに、本発明は、１フレームを２つのフィールドに分割して２倍速駆動で駆動する倍速駆動方法にも適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００２９】
【図１】本発明が適用される液晶表示モジュールの概略構成を示すブロック図である。
【図２】図１に示す液晶表示パネルの一例の等価回路を示す図である。
【図３】図１に示す液晶表示パネルの他の例の等価回路を示す図である。
【図４】図１に示すドレインドライバの一例の概略構成示すブロック図である。
【図５】出力回路の構成を中心に、図５に示すドレインドライバの構成を説明するためのブロック図である。
【図６】液晶表示モジュールの駆動方法として、２ライン反転法を使用した場合において、ドレインドライバからドレイン信号線（Ｄ）に出力される階調電圧の極性を説明するための図である。
【図７】液晶表示モジュールの駆動方法として、２ライン反転法を使用した場合に、表示画面中に横筋を発生する理由を説明するための図である。
【図８】本発明の駆動方法の一例の概要を説明するための図である。
【図９】順次連続するフレームにおいて、図８のＡの列の画素に書き込まれる階調電圧の極性を示す図である。
【図１０】本発明の駆動方法の他の例の概要を説明するための図である。
【図１１】本発明の駆動方法の他の例の概要を説明するための図である。
【図１２】本発明の駆動方法の他の例の概要を説明するための図である。
【図１３】本発明の駆動方法の他の例の概要を説明するための図である。
【図１４】本発明の駆動方法の他の例の概要を説明するための図である。
【図１５】本発明の実施の形態の液晶表示モジュールにおける、交流化信号（Ｍ）を生成するための交流化信号生成回路の回路構成を示すブロック図である。
【図１６】液晶表示モジュールの駆動方法として、ドット反転法を使用した場合において、各画素に書き込まれる階調電圧の極性を説明するための図である。
【図１７】駆動方法として、Ｎライン反転法を採用した場合に、液晶表示パネルに生じる、Ｎライン毎の横筋を示す模式図である。
【符号の説明】
【００３０】
１０  液晶表示パネル
３０  交流化信号生成回路
３１  ４フレームカウンタ
３２  ラインカウンタ
３３，２７８，２７９  デコーダ回路
１００  インタフェース部
１１０  表示制御装置
１２０  電源回路
１２１，１２２  電圧生成回路
１２３  コモン電極電圧生成回路
１２４  ゲート電極電圧生成回路
１３０  ドレインドライバ
１３１，１３２，１３４，１３５，１４１，１４２  信号線
１３３  表示データのバスライン
１４０  ゲートドライバ
１５１ａ，１５１ｂ  階調電圧生成回路
１５２  制御回路
１５３  シフトレジスタ回路
１５４  入力レジスタ回路
１５５  ストレージレジスタ回路
１５６，ＬＳ  レベルシフト回路
１５７  出力回路
１５８ａ，１５８ｂ  電圧バスライン
２６１  デコーダ部
２６２，２６４  スイッチ部
２６３  アンプ回路対
２６５  データラッチ部
２７１  高電圧用アンプ回路
２７２  低電圧用アンプ回路
Ｄ，Ｙ  ドレイン信号線（映像線または垂直信号線）
Ｇ  ゲート信号線（走査信号線または水平信号線）
ＩＴＯ１  画素電極
ＩＴＯ２  コモン電極
ＣＴ  対向電極
ＣＬ  対向電極信号線
ＴＦＴ  薄膜トランジスタ
ＣLC  液晶容量
ＣＳＴＧ  付加容量
ＣADD  保持容量
【図１】
2005345603.tif 000003
【図２】
2005345603.tif 000004
【図３】
2005345603.tif 000005
【図４】
2005345603.tif 000006
【図５】
2005345603.tif 000007
【図６】
2005345603.tif 000008
【図７】
2005345603.tif 000009
【図８】
2005345603.tif 000010
【図９】
2005345603.tif 000011
【図１０】
2005345603.tif 000012
【図１１】
2005345603.tif 000013
【図１２】
2005345603.tif 000014
【図１３】
2005345603.tif 000015
【図１４】
2005345603.tif 000016
【図１５】
2005345603.tif 000017
【図１６】
2005345603.tif 000018
【図１７】
2005345603.tif 000019