(57)【要約】    【課題】  高周波領域のＩＣチップ、特に３ＧＨｚを越えても誤動作やエラーの発生しないパッケージ基板を提供する。    【解決手段】  電源用プレーン層１５８Ｐを厚くし抵抗分を低減することで、ＩＣチップ９０への電源の供給能力が向上させることができる。そのため、初期動作における電源不足が小さくなるため、より高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない【選択図】  図６
2005167140.tif 000002
【特許請求の範囲】
【請求項１】
電源層又はアース層の少なくとも一方を有するコア基板上に、層間絶縁層を介して導体回路層、及び、電源層又はアース層が形成され、コア基板のスルーホールを介して電気的な接続の行われる多層プリント配線板において、
前記電源層又はアース層の厚みは、前記導体回路層の厚みよりも厚いことを特徴とする多層プリント配線板。
【請求項２】
電源層又はアース層の少なくとも一方を有するコア基板上に、層間絶縁層を介して導体回路層、及び、電源層又はアース層が形成され、コア基板のスルーホールを介して電気的な接続の行われる多層プリント配線板において、
前記電源層又はアース層の厚みは、前記導体回路層の厚みよりも１．２〜１２倍厚いことを特徴とする多層プリント配線板。
【請求項３】
電源層又はアース層の少なくとも一方を有するコア基板上に、層間絶縁層を介して導体回路層、及び、電源層又はアース層が形成され、コア基板のスルーホールを介して電気的な接続の行われる多層プリント配線板において、
前記電源層又はアース層の厚みは、前記導体回路層の厚みよりも２〜４倍厚いことを特徴とする多層プリント配線板。
【請求項４】
前記コア基板は、３層以上の多層コア基板であることを特徴とする請求項１〜請求項３のいずれか１の多層プリント配線板。
【請求項５】
チップコンデンサを実装したことを特徴とする請求項１〜請求項４のいずれか１の多層プリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多層プリント配線板に係り、高周波のＩＣチップ、特に３ＧＨｚ以上の高周波領域でのＩＣチップを実装したとしても誤作動やエラーなどが発生することなく、電気特性や信頼性を向上させることができる多層プリント配線板に関することを提案する。
【背景技術】
【０００２】
ＩＣチップ用のパッケージを構成するビルドアップ式の多層プリント配線板では、スルーホールが形成されたコア基板の両面もしくは片面に、層間絶縁樹脂を形成し、層間導通のためのバイアホールをレーザもしくはフォトエッチングにより開口させて、層間樹脂絶縁層を形成させる。そのバイアホール上にめっきなどにより導体層を形成し、エッチングなどを経て、パターンを形成し、導体回路を作り出させる。さらに、層間絶縁層と導体層を繰り返し形成させることにより、ビルドアップ多層プリント配線板が得られる。必要に応じて、表層には半田バンプ、外部端子（ＰＧＡ／ＢＧＡなど）を形成させることにより、ＩＣチップを実装することができる基板やパッケージ基板となる。ＩＣチップはＣ４（フリップチップ）実装を行うことにより、ＩＣチップと基板との電気的接続を行っている。
【０００３】
ビルドアップ式の多層プリント配線板の従来技術としては、特許文献１、特許文献２などがある。ともに、スルーホールを充填樹脂で充填されたコア基板上に、ランドが形成されて、両面にバイアホールを有する層間絶縁層を施して、アディテイブ法により導体層を施し、ランドと接続することにより、高密度化、微細配線を形成された多層プリント配線板を得られる。
【０００４】
【特許文献１】特開平6-260756号公報
【特許文献２】特開平6-275959号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＩＣチップが高周波になるにつれて、誤動作やエラーの発生の頻度が高くなってきた。特に周波数が３ＧＨｚを越えたあたりから、その度合いが高くなってきている。５ＧＨｚを越えると全く動かなくなることもあった。そのために、該ＩＣチップをＣＰＵとして備えるコンピュータで、機能すべきはずの動作、例えば、画像の認識、スイッチの切り替え、外部へのデータの伝達などの所望の機能や動作を行えなくなってしまった。
【０００６】
それらのＩＣチップ、基板をそれぞれ非破壊検査や分解したいところＩＣチップ、基板自体には、短絡やオープンなどの問題は発生しておらず、周波数の小さい（特に１ＧＨｚ未満）ＩＣチップを実装した場合には、誤動作やエラーの発生はなかった。
【０００７】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、高周波領域のＩＣチップ、特に３ＧＨｚを越えても誤動作やエラーの発生しないプリント基板もしくはパッケージ基板を構成し得る多層プリント配線板を提案することにある。
【課題を解決するための手段】
【０００８】
発明者らは、上記目的の実現に向け鋭意研究した結果、以下に示す内容を要旨構成とする発明に想到した。すなわち、
本願発明は、電源層又はアース層の少なくとも一方を有するコア基板上に、層間絶縁層を介して導体回路層、及び、電源層又はアース層が形成され、コア基板のスルーホールを介して電気的な接続の行われる多層プリント配線板において、
コア基板の表層、内層、層間絶縁層上の前記電源層又はアース層の厚みは、前記導体回路層の厚みよりも厚いことを特徴とする多層プリント配線板にある。
【０００９】
電源層又はアース層を厚くすることにより、電源層又はアース層自体の体積を増やすことができる。その体積を増やすことにより、電源層又はアース層での抵抗分が低減する。そのため供給電流、アース電流の伝達を阻害しなくなる。即ち、電源層の抵抗分を下げることで、ＩＣチップへの電源の供給能力が向上させることができる。また、アース層の抵抗分を下げることで、ＩＣチップへの信号、電源に重畳するノイズを低減させることができる。そのため、該多層プリント基板上にＩＣチップを実装したときに、ＩＣチップ〜基板〜電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、より高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。
【００１０】
また、ＩＣチップ〜基板〜コンデンサもしくは電源層〜電源を経て、ＩＣチップに電源を供給する場合にも、同様の効果を奏する。前述のループインダクタンスを低減することができる。それ故に、コンデンサもしくは誘電体層の電源の供給に損失を起こさない。そもそもＩＣチップは、瞬時的に電力を消費して、複雑な演算処理を行う。電源層からのＩＣチップへの電力供給により、高周波領域のＩＣチップを実装したとしても、初期動作における電源不足（電圧降下の発生という状況）に対して、大量のコンデンサを実装することなく、電源の供給をすることができる。高周波領域のＩＣチップを用いる際には、初期動作時の電源不足（電圧降下）が発生するが、従来のＩＣチップでは、供給されていたコンデンサもしくは誘電体層の容量で足りていた。
【００１１】
特に、電源層、アース層の厚みが、導体回路層の厚みより、厚いときに、上記効果を最大限にさせることができるのである。一方、導体回路層が厚いと、該導体回路層の上面に配置された層間樹脂絶縁層の上面にうねりができ、該層間樹脂絶縁層の上面の配線の信頼性が低下する。この点、電源層、アース層は、基板の表面の大半を覆う用プレーン層であり、厚く形成しても、電源層、アース層上面の層間樹脂絶縁層の上面にうねりが生じ難く、上面に信頼性の高い配線を形成することができる。更に、導体回路層を薄くすることで、多層プリント配線板を薄くでき、放熱性を高めることができる。
【００１２】
ここで、電源層又はアース層の厚みは、導体回路層の厚みよりも１．２〜１２倍厚いことが望ましい。１．２倍以下の場合は、電源不足に対する効果が全くない。言い換えると初期動作時に発生する電圧降下に対して、その降下度を抑えるということが明確にならない。１２倍を越えた場合についても検討を行ったが、基本的には電気特性は、ほぼ同等である。つまり、本願の効果の臨界点であると理解できる。これ以上厚くしても、電気的な効果の向上は望めない。ただ、この厚みを越えると、電源層又はアース層の上層に層間樹脂絶縁層を介して導体層を形成するのに困難が生じてしまう。さらに上層の層間絶縁層を形成すると、凹凸が大きくなってしまい、層間絶縁層にうねりを生じてしまうために、インピーダンスを整合することが出来なくなってしまうことがある。
【００１３】
電源層又はアース層は、導体回路層よりも２〜４倍厚いことが更にさらに望ましい。その範囲であれば、電源不足（電圧降下）によるＩＣチップの誤動作やエラーなどが発生しないことが確認されている。更に、電源層又はアース層の４倍以下にすることで、電源層又はアース層の上層に層間樹脂絶縁層を介して導体層を形成することが容易である。さらに上層の層間絶縁層を形成しても、凹凸が小さく、層間絶縁層にうねりを生じず、インピーダンスを整合させることが可能である。
【００１４】
コア基板として多層コア基板を用いることが好適である。多層コア基板を用い、多層コア基板の表層の導体層と内層の導体層とを電源層又はアース層と用いることで、層間樹脂絶縁層上の電源層又はアース層の厚みを厚くすることと相乗して、電源供給を容易にすることができる。電源層又はアース層の厚みもビルドアップ層の導体回路層の銅厚より１．５〜１２倍厚いことが望ましい。この場合は、３層（表層＋内層）からなるコア基板でもよい。３層以上の多層コア基板でもよい。必要に応じて、コア基板の内層にコンデンサや誘電体層、抵抗などの部品を埋め込み、形成させた電子部品収納コア基板を用いてもよい。
【００１５】
さらに、電源層を厚くしたとき、ＩＣチップの直下に該当の電源層を配置したほうがよい。ＩＣチップの直下に配設させることにより、ＩＣチップと電源層との距離を最短にすることができ、そのために、よりループインダクタンスを低減することができるのである。そのためにより効率よく電源供給がなされることとなり、電圧不足が解消されるのである。このときも、電源層又はアース層の厚みは、導体回路層の厚みよりも１．２〜１２倍厚いことが望ましい。
【００１６】
本願発明でのコア基板とは、以下のように定義される。芯材等が含浸された樹脂などの硬質基材であり、その両面もしくは片面に、芯材などを含まない絶縁樹脂層を用いて、フォトビアもしくはレーザによりバイアホールを形成して、導体層を形成して、層間の電気接続を行うときのものである。相対的に、コア基板の厚みは、樹脂絶縁層の厚みよりも厚い。基本的には、コア基板は電源層を主とする導体層が形成されて、その他信号線などは表裏の接続を行うためだけに形成されている。
【００１７】
なお、同一厚みの材料で形成されたもので、積層された多層プリント配線板であるならば、プリント基板における導体層として電源層を有する層もしくは基板をコア基板として定義される。
【００１８】
更に、多層コア基板は、内層に相対的に厚い導体層を、表層に相対的に薄い導体層を有し、内層の導体層が、主として電源層用の導体層又はアース用の導体層であることが好適である。（相対的に厚い、薄いとは、全ての導体層の厚みを比較して、その傾向がある場合、この場合は、内層は他の導体層と比較すると相対的に厚いということとなり、表層はその逆であると言うことを示している。）
即ち、内層側に厚い導体層を配置させることにより、その厚みを任意に変更したとしても、その内層の導体層を覆うように、樹脂層を形成させることが可能となるため、コアとしての平坦性が得られる。そのため、層間絶縁層の導体層にうねりを生じさせることがない。多層コア基板の表層に薄い導体層を配置しても、内層の導体層と足した厚みでコアの導体層として十分な導体層の厚みを確保することができる。これらを、電源層用の導体層又はアース用の導体層として用いることで、多層プリント配線板の電気特性を改善することが可能になる。
【００１９】
さらに、コア基板内で導体層と導体層との間に信号線を配置することでマイクロストリップ構造を形成させることができるために、インダクタンスを低下させ、インピーダンス整合を取ることができるのである。そのために、電気特性も安定化することができるのである。また、表層の導体層を相対的に薄くすることがさらに望ましい構造となるのである。コア基板は、スルーホールピッチを６００μｍ以下にしてもよい。
【００２０】
多層コア基板は、金属板の両面に、樹脂層を介在させて内層の導体層が、更に、当該内層の導体層の外側に樹脂層を介在させて表面の導体層が形成されて成ることが好適である。表裏の導通はスルーホールで行う。中央部に電気的に隔絶された金属板を配置することで、十分な機械的強度を確保することができる。更に、金属板の両面に樹脂層を介在させて内層の導体層を、更に、当該内層の導体層の外側に樹脂層を介在させて表面の導体層を形成することで、金属板の両面で対称性を持たせ、ヒートサイクル等において、反り、うねりが発生することを防げる。また、金属板に３６合金や４２合金等の低熱膨張部材を使うと基板の熱膨張係数を下げれ、ＩＣチップと基板との熱膨張差を下げれる。
【００２１】
図２１は、縦軸にＩＣチップへ供給される電圧、横軸には時間経過を示している。図２１は、１ＧＨｚ以上の高周波ＩＣチップ電源用のコンデンサを備えないプリント配線板をモデルにしたものである。線Ａは、１ＧＨｚのＩＣチップへの電圧の経時変化を示したものであり、線Ｂは、３ＧＨｚのＩＣチップへの電圧の経時変化を示したものである。その経時変化は、ＩＣチップが起動し始めたとき、瞬時に大量の電源が必要となる。その供給が不足していると電圧が降下する（Ｘ点、Ｘ'点）。その後、供給する電源が徐々に充足されるので、電圧効果は解消される。しかしながら、電圧が降下したときには、ＩＣチップの誤作動やエラーを引き起こしやすくなる。つまり、電源の供給不足によるＩＣチップの機能が十分に機能、起動しないがために起こる不具合である。この電源不足（電圧降下）はＩＣチップの周波数は増えるにつれて、大きくなってくる。そのために、電圧降下を解消するためには、時間が掛かってしまい、所望の機能、起動を行うために、タイムラグが生じてしまう。
【００２２】
前述の電源不足（電圧降下）を補うために、外部のコンデンサと接続させて、該コンデンサ内に蓄積された電源を放出することにより、電源不足もしくは電圧降下を小さくすることができる。
図２２には、コンデンサを備えたプリント基板をモデルにしたものである。線Ｃは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップにおける電圧の経時変化を示したものである。コンデンサを実装していない線Ａに比べると電圧降下の度合いが小さくなってきている。さらに、線Ｄは、線Ｃで行ったものに比べて大容量のコンデンサを実装して、線Ｃ同様に経時変化を示したものである。さらに線Ｃと比較しても、電圧降下の度合いが小さくなってきている。それにより、短時間で所望のＩＣチップも機能、起動を行うことができるのである。しかしながら、図２１に示したように、ＩＣチップがより高周波領域になると、より多くのコンデンサ容量が必要になってしまい、そのためにコンデンサの実装する領域を設定する必要となるため、電圧の確保が困難になってしまい、動作、機能を向上することができないし、高密度化という点でも難しくなってしまう。
【００２３】
電源層と導体回路層との厚みを変えたときグラフを図２３に示す。図２３中に、線Ｃは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップで、電源層と導体回路層との厚みを等しくした場合における電圧の経時変化を示している。また、線Ｆは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップで、電源層を導体回路層の１．２倍にした際における電圧の経時変化を示し、線Ｅは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップで、電源層を導体回路層の４倍にした際における電圧の経時変化を示している。電源層の厚みが厚くなるにつれて、電源不足もしくは電圧降下が小さくなってきている。そのために、ＩＣチップの機能、動作の不具合の発生が少なくなるということがいえる。電源層の厚みを厚くすることにより、導体層の体積が増すことになる。体積が増すと導体抵抗が低減させるので、伝達される電源における電圧、電流への損失がなくなる。そのために、ＩＣチップ〜電源間での伝達損失が小さくなり、電源の供給が行われるので、誤動作やエラーなどを引き起こさない。この場合は、特に層間樹脂絶縁層の電源層の厚みによる要因が大きく、表面実装されたコンデンサの直下に配置された電源の厚みを厚くする方が、コンデンサから遠いコア基板上の電源層を厚くするよりも効果を奏する。
【発明を実施するための最良の形態】
【００２４】
[第１実施例]  ガラスエポキシ樹脂基板
先ず、本発明の第１実施例に係る多層プリント配線板１０の構成について、図１〜図８を参照して説明する。図６は、該多層プリント配線板１０の断面図を、図７は、図６に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９６へ載置した状態を示している。図８は、図６中のＸ−Ｘ横断面図である。図６に示すように、多層プリント配線板１０では、コア基板３０の上面に導体回路３４、電源用プレーン層３４Ｐ、裏面に導体回路３４、アース用プレーン層３４Ｅが形成されている。コア基板３０の上面と裏面とはスルーホール３６を介して接続されている。
【００２５】
更に、コア基板３０の上側の該電源用プレーン層３４Ｐ、導体回路３４の上に層間樹脂絶縁層５０を介して導体回路層を形成する導体回路５８が形成されている。該導体回路５８は、主として信号線の引き回しを行っている。導体回路５８は、バイアホール６０を介してコア基板３０の電源用プレーン層３４Ｐ、導体回路３４と接続されている。導体回路５８の上に層間樹脂絶縁層１５０を介して電源層を構成する電源用プレーン層１５８Ｐ及び導体回路１５８が形成されている。図６中のＸ−Ｘ横断面、即ち、電源用プレーン層１５８及び導体回路１５８の平面を図８中に示す。電源用プレーン層１５８Ｐ及び導体回路１５８は、層間樹脂絶縁層１５０に形成されたバイアホール１６０を介して導体回路５８に接続されている。
【００２６】
コア基板３０の裏面側のアース用プレーン層３４Ｅ、導体回路３４の上層に層間樹脂絶縁層５０を介して導体回路層を形成する導体回路５８が形成されている。該導体回路５８は、主として信号線の引き回しを行っている。導体回路５８は、バイアホール６０を介してコア基板３０のアース用プレーン層３４Ｅ、導体回路３４と接続されている。導体回路５８の上に層間樹脂絶縁層１５０を介してアース層を構成するアース用プレーン層１５８Ｅ及び導体回路１５８が形成されている。アース用プレーン層１５８Ｅ及び導体回路１５８は、層間樹脂絶縁層１５０に形成されたバイアホール１６０を介して導体回路５８に接続されている。
【００２７】
上側のバイアホール１６０、導体回路１５８、電源用プレーン層１５８Ｐ、下側のバイアホール１６０、導体回路１５８、アース用プレーン層３４Ｅの上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７８が形成されている。
【００２８】
図７中に示すように、多層プリント配線板１０の上面側のハンダバンプ７８は、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサＣが実装される。一方、下側のハンダバンプ７８は、ドータボード９６のランド９８へ接続されている。
【００２９】
ここで、コア基板３０上の電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅは、厚さ７．５〜２５０μｍに形成され、層間樹脂絶縁層５０上の導体回路（導体回路層）５８は、厚さ５〜２５μｍに形成され、上側層間樹脂絶縁層１５０上の導体回路１５８、電源用プレーン層１５８Ｐ、即ち、電源層は７．５〜６０μｍ、下側層間樹脂絶縁層１５０上層の導体回路１５８、アース用プレーン層１５８Ｅ、即ち、アース層は７．５〜６０μｍに形成されている。
【００３０】
第１実施例の多層プリント配線板では、電源用プレーン層１５８Ｐ、アース用プレーン層３４Ｅを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗が低減することができる。電源用プレーン層１５８Ｐを電源層として用いることで、ＩＣチップ９０への電源の供給能力が向上させることができる。そのため、該多層プリント基板上にＩＣチップを実装したときに、ＩＣチップ〜基板〜電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、アース用プレーン層１５８Ｅをアース層として用いることで、ＩＣチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。
【００３１】
引き続き、図６を参照して上述した多層プリント配線板１０の製造方法について図１〜図５を参照して説明する。
（第１実施例）
Ａ．層間樹脂絶縁層の樹脂フィルムの作製ビスフェノールＡ型エポキシ樹脂（エポキシ当量４５５、油化シェルエポキシ社製エピコート１００１）２９重量部、クレゾールノボラック型エポキシ樹脂（エポキシ当量２１５、大日本インキ化学工業社製  エピクロンＮ−６７３）３９重量部、トリアジン構造含有フェノールノボラック樹脂（フェノール性水酸基当量１２０、大日本インキ化学工業社製  フェノライトＫＡ−７０５２）３０重量部をエチルジグリコールアセテート２０重量部、ソルベントナフサ２０重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム（ナガセ化成工業社製  デナレックスＲ−４５ＥＰＴ）１５重量部と２−フェニル−４、５−ビス（ヒドロキシメチル）イミダゾール粉砕品１．５重量部、微粉砕シリカ２．５重量部、シリコン系消泡剤０．５重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ３８μｍのＰＥＴフィルム上に乾燥後の厚さが５０μｍとなるようにロールコーターを用いて塗布した後、８０〜１２０℃で１０分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。
【００３２】
Ｂ．樹脂充填材の調製
ビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量：３１０、ＹＬ９８３Ｕ）１００重量部、表面にシランカップリング剤がコーティングされた平均粒径が１．６μｍで、最大粒子の直径が１５μｍ以下のＳｉＯ2 球状粒子（アドテック社製、ＣＲＳ  １１０１−ＣＥ）１７０重量部およびレベリング剤（サンノプコ社製  ペレノールＳ４）１．５重量部を容器にとり、攪拌混合することにより、その粘度が２３±１℃で４４〜４９Ｐａ・ｓの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）６．５重量部を用いた。充填材用樹脂としては、他のエポキシ樹脂（例えば、ビスフェノールＡ型、ノボラック型など）、ポリイミド樹脂、フェノール樹脂などの熱硬化性樹脂を用いてもよい。
【００３３】
Ｃ．多層プリント配線板の製造
（１）厚さ０．２〜０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に７．５〜２５０μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１（Ａ））。まず、この銅張積層板をドリル削孔し、無電解めっき処理および電解めっき処理を施し、パターン状にエッチングすることにより、基板の両面に導体回路３４、電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅとスルーホール３６を形成した（図１（Ｂ））。
【００３４】
（２）スルーホール３６および下層導体回路３４を形成した基板３０を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、そのスルーホール３６内に粗化面３６αを形成すると共に、導体回路３４、電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅの全表面に粗化面３４αを形成した（図１（Ｃ））。
【００３５】
（３）上記Ｂに記載した樹脂充填材を調製した後、下記の方法により調製後２４時間以内に、スルーホール３６内、および、基板の導体回路非形成部に樹脂充填材４０の層を形成した（図１（Ｄ））。
即ち、スルーホールおよび導体回路非形成部に相当する部分が開口した版を有する樹脂充填用マスクを基板上に載置し、スキージを用いてスルーホール内、凹部となっている下層導体回路非形成部、および、下層導体回路の外縁部に樹脂充填材を充填し、１００℃／２０分の条件で乾燥させた。
【００３６】
（４）上記（３）の処理を終えた基板の片面を、＃６００のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により、電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅの外縁部やスルーホール３６のランドの外縁部に樹脂充填材４０が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くため、電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅの全表面（スルーホールのランド表面を含む）にバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。次いで、１００℃で１時間、１５０℃で１時間の加熱処理を行って樹脂充填材４０を硬化した（図２（Ａ））。
【００３７】
このようにして、スルーホール３６や導体回路非形成部に形成された樹脂充填材４０の表層部および電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅの表面を平坦化し、樹脂充填材４０と電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅの側面とが粗化面を介して強固に密着し、またスルーホール３６の内壁面と樹脂充填材とが粗化面を介して強固に密着した基板を得た。即ち、この工程により、樹脂充填材の表面と下層導体回路の表面とが略同一平面となる。
コア基板の導体層の厚みは７．５〜２５０μｍの間で形成された。このとき、第１実施例では、コア基板の導体層の厚みは１８μｍであった。しかしながら、導体層の厚みは上記厚みの範囲を超えてもよい。
【００３８】
（５）上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹きつけて、導体回路３４、電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅの表面とスルーホール３６のランド表面と内壁とをエッチングすることにより、導体回路の全表面に粗化面３４βを形成した（図２（Ｂ））。エッチング液としては、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７．３重量部、塩化カリウム５重量部からなるエッチング液（メック社製、メックエッチボンド）を使用した。
【００３９】
（６）基板の両面に、Ａで作製した基板より少し大きめの層間樹脂絶縁層用樹脂フィルムを基板上に載置し、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層５０を形成した（図２（Ｃ））。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間６０秒の条件で本圧着し、その後、１７０℃で４０分間熱硬化させた。
【００４０】
（７）次に、層間樹脂絶縁層上に、厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅８．１μ秒、マスクの貫通孔の径１．０ｍｍ、１ショットの条件で層間樹脂絶縁層５０に、直径６０〜１００μｍの間でのバイアホール用開口５１を形成した（図２（Ｄ））。今回は直径６０μｍと７５μｍで形成した。
【００４１】
（８）バイアホール用開口６を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、層間樹脂絶縁層２の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図３（Ａ））。
【００４２】
（９）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（ＰｂＣｌ2 ）と塩化第一スズ（ＳｎＣｌ2 ）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
【００４３】
（１０）次に、以下の組成の無電解銅めっき水溶液中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に無電解銅めっき膜５３が形成された基板を得た（図３（Ｂ））。
〔無電解めっき水溶液〕
ＮｉＳＯ4                   ０．００３  ｍｏｌ／ｌ
酒石酸                      ０．２００  ｍｏｌ／ｌ
硫酸銅                      ０．０３２  ｍｏｌ／ｌ
ＨＣＨＯ                    ０．０５０  ｍｏｌ／ｌ
ＮａＯＨ                    ０．１００  ｍｏｌ／ｌ
α、α′−ビピリジル            １００  ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ）  ０．１０  ｇ／ｌ
〔無電解めっき条件〕
３４℃の液温度で４５分
【００４４】
（１１）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルム５４γを張り付け、パターン９７ａを有するマスク９７を載置して、１１０ｍＪ／ｃｍ2 で露光し（図３（Ｃ））、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を設けた（図３（Ｄ））。
【００４５】
（１２）ついで、基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト５４非形成部に、厚さ２０μｍの電解銅めっき膜５６を形成した（図４（Ａ））。
〔電解めっき液〕
硫酸                      ２．２４  ｍｏｌ／ｌ
硫酸銅                    ０．２６  ｍｏｌ／ｌ
添加剤                    １９．５    ｍｌ／ｌ
（アトテックジャパン社製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度                    １  Ａ／ｄｍ2
時間                        ６５  分
温度                        ２２±２  ℃
【００４６】
（１３）さらに、めっきレジスト３を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路層の導体回路５８及びバイアホール６０とした（図４（Ｂ））。
【００４７】
（１４）ついで、上記（５）と同様の処理を行い、導体回路５８及びバイアホール６０の表面に粗化面５８α、６０αを形成した。上層の導体回路層の導体回路５８の厚みは１５μｍの厚みであった（図４（Ｃ））。ただし、導体回路層の導体回路５８の厚みは、５〜２５μｍの間で形成してもよい。
【００４８】
（１５）上記（６）〜（１４）の工程を繰り返すことにより、さらに層間樹脂絶縁層１５０、導体回路１５８、バイアホール１６０、電源用プレーン層１５８Ｐ、アース用プレーン層１５８Ｅを形成した（図４（Ｄ））。電源用プレーン層１５８Ｐ、アース用プレーン層１５８Ｅの厚みは１８μｍで形成し、多層プリント配線板を得た。但し、電源用プレーン層１５８Ｐ、アース用プレーン層１５８Ｅの厚みは、７．５〜６０μｍで形成してもよい。
【００４９】
（１６）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量：４０００）４５．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１６．０重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである２官能アクリルモノマー（日本化薬社製、商品名：Ｒ６０４）４．５重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン（関東化学社製）１．８重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部、を加えることにより、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｍｉｎ-1の場合はローターＮｏ．４、６ｍｉｎ-1の場合はローターＮｏ．３によった。
【００５０】
（１７）次に、多層配線基板の両面に、上記ソルダーレジスト組成物７０を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図５（Ａ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが１５〜２５μｍのソルダーレジストパターン層を形成した。上記ソルダーレジスト組成物としては、市販のソルダーレジスト組成物を使用することもできる。
【００５１】
（１８）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板をシアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成した（図５（Ｂ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
【００５２】
（１９）この後、基板のＩＣチップを載置する面のソルダーレジスト層７０の開口７１に、スズ−鉛を含有するはんだペーストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズ−アンチモンを含有するはんだペーストを印刷した後、２００℃でリフローすることによりはんだバンプ（はんだ体）を形成し、はんだバンプ７８、７８を有する多層プリント配線板を製造した（図６）。
【００５３】
半田バンプ７８を介してＩＣチップ９０を取り付け、チップコンデンサＣを実装する。そして、半田バンプ７８を介してドータボード９６へ取り付ける（図７）。
【００５４】
（第１実施例の試験用多層プリント配線板）
図６を参照して上述した第１実施例では以下の様に製造した。
導体回路層（導体回路５８）の厚み：１５μｍ
電源層、アース層の銅の厚み：１８μｍ
【００５５】
[第２実施例]
第２実施例の構成は、第１実施例と同様であるが以下の厚みに製造した。
導体回路層（導体回路５８）の厚み：１５μｍ
電源層、アース層の銅の厚み：３０μｍ
【００５６】
[第３実施例]
第３実施例の構成は、第１実施例と同様であるが以下の厚みに製造した。
導体回路層（導体回路５８）の厚み：１５μｍ
電源層、アース層の銅の厚み：６０μｍ
【００５７】
[第４実施例]
第４実施例の構成は、第１実施例と同様であるが以下の厚みに製造した。
導体回路層（導体回路５８）の厚み：１５μｍ
電源層、アース層の銅の厚み：１８０μｍ
【００５８】
[第５実施例]  多層コア基板
図９及び図１０を参照して第５実施例に係る多層プリント配線板について説明する。
図６を参照して上述した第１実施例では、コア基板が単板で形成されていた。これに対して、第５実施例では、コア基板が積層板からなり、積層板内に導体層が設けられている。
【００５９】
図９は、第５実施例に係る多層プリント配線板１０の断面図を、図１０は、図９に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９６へ載置した状態を示している。図９に示すように、多層プリント配線板１０では、コア基板３０の表面及び裏面に導体回路３４、電源用プレーン層３４Ｐが形成され、コア基板３０内に導体層２４が形成されている。電源用プレーン層３４Ｐ及び導体層２４は、電源用のプレーン層として形成されている。電源用プレーン層３４Ｐと導体層２４とは導電ポスト２６により接続されている。（この場合の導電ポストとは、スルーホール、非貫通孔などのバイアホール（含むブラインドスルーホール、ブラインドバイアホール）スルーホールもしくはバイアホール導電性材料で充填したもの意味する。）更に、該電源用プレーン層３４Ｐの上にバイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８、アース用プレーン層１５８Ｅの形成された層間樹脂絶縁層１５０とが配置されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７８、７８が形成されている。
【００６０】
図１０中に示すように、多層プリント配線板１０の上面側のハンダバンプ７８は、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサＣが実装される。一方、下側のハンダバンプ７８は、ドータボード９６のランド９８へ接続されている。
【００６１】
ここで、コア基板３０上の導体回路３４、電源用プレーン層３４Ｐ、３４Ｐ及びコア基板内の導体層２４が形成され、層間樹脂絶縁層５０上の導体回路５８及び層間樹脂絶縁層１５０上の導体回路１５８が形成されている。コア基板の電源用プレーン層３４Ｐおよび導体層２４の厚みはコア基板の導体層の厚みは７．５〜２５０μｍの間で形成されて、コア基板上に形成された電源層としての役目を果たすの導体層の厚みは、７．５〜２５０μｍの間で形成された。この場合の導体層の厚みは、コア基板の電源層の厚みの総和である。内層である導体層３４、表層である導体層２４、その双方を足したものであるという意味である。信号線の役目を果たしているものとを足すことではない。この第５実施例においても、層間樹脂絶縁層５０上の導体回路（導体回路層）５８は、厚さ５〜２５μｍに形成され、上側層間樹脂絶縁層１５０上の導体回路１５８、アース用プレーン層１５８Ｅ、即ち、アース層は７．５〜６０μｍ、に形成されている。
【００６２】
第５実施例の多層プリント配線板では、アース用プレーン層１５８Ｅを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗が低減することができる。アース用プレーン層１５８Ｅをアース層として用いることで、ＩＣチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。
【００６３】
[第６実施例]  多層コア基板
図１１〜図１９を参照して本発明の第６実施例に係る多層プリント配線板について説明する。
先ず、第６実施例に係る多層プリント配線板１０の構成について、図１８、図１９を参照して説明する。図１８は、該多層プリント配線板１０の断面図を、図１９は、図１８に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９６へ載置した状態を示している。図１８に示すように、多層プリント配線板１０では多層コア基板３０を用いている。多層コア基板３０の表面側に導体回路３４、電源用プレーン層３４Ｐ、裏面に導体回路３４、アース用プレーン層３４Ｅが形成されている。上側の電源用プレーン層３４Ｐは、電源用のプレーン層として形成され、下側のアース用プレーン層３４Ｅは、アース用のプレーン層として形成されている。更に、多層コア基板３０の内部の表面側に、内層の導体回路１６、導体層１６Ｅ、裏面に導体回路１６、導体層１６Ｐが形成されている。上側の導体層１６Ｅは、アース用のプレーン層として形成され、下側の導体層１６Ｐは、電源用のプレーン層として形成されている。電源用のプレーン層との接続は、スルーホールやバイアホールにより行われる。プレーン層は、片側だけの単層であっても、２層以上に配置したものでもよい。２層〜４層で形成されることが望ましい。４層以上では電気的な特性の向上が確認されていないことからそれ以上多層にしてもその効果は４層と同等程度である。特に、２層で形成されることが、多層コア基板の剛性整合という点において基板の伸び率が揃えられるので反りが出にくいからである。多層コア基板３０の中央には、電気的に隔絶された金属板１２が収容されている。（該金属板１２は、心材としての役目も果たしているが、スルーホールやバイアホールなどどの電気な接続がされていない。主として、基板の反りに対する剛性を向上させているのである。金属板として低熱膨張部材を用いれば基板の熱膨張係数を下げられる）該金属板１２に、絶縁樹脂層１４を介して表面側に、内層の導体回路１６、導体層１６Ｅ、裏面に導体回路１６、導体層１６Ｐが、更に、絶縁樹脂層１８を介して表面側に導体回路３４、電源用プレーン層３４Ｐが、裏面に導体回路３４、アース用プレーン層３４Ｅが形成されている。多層コア基板３０は、スルーホール３６を介して表面側と裏面側との接続が取られている。
【００６４】
多層コア基板３０の上側の該電源用プレーン層３４Ｐ、導体回路３４の上に層間樹脂絶縁層５０を介して導体回路層を形成する導体回路５８が形成されている。該導体回路５８は、主として信号線の引き回しを行っている。導体回路５８は、バイアホール６０を介してコア基板３０の電源用プレーン層３４Ｐ、導体回路３４と接続されている。導体回路５８の上に層間樹脂絶縁層１５０を介して電源層を構成する電源用プレーン層１５８Ｐ及び導体回路１５８が形成されている。電源用プレーン層１５８Ｐ及び導体回路１５８は、層間樹脂絶縁層１５０に形成されたバイアホール１６０を介して導体回路５８に接続されている。
【００６５】
多層コア基板３０の下側のアース用プレーン層３４Ｅ、導体回路３４の上（図中下側）に層間樹脂絶縁層５０を介して導体回路層を形成する導体回路５８が形成されている。該導体回路５８は、主として信号線の引き回しを行っている。導体回路５８は、バイアホール６０を介してコア基板３０のアース用プレーン層３４Ｅ、導体回路３４と接続されている。導体回路５８の上に層間樹脂絶縁層１５０を介してアース層を構成するアース用プレーン層１５８Ｅ及び導体回路１５８が形成されている。アース用プレーン層１５８Ｅ及び導体回路１５８は、層間樹脂絶縁層１５０に形成されたバイアホール１６０を介して導体回路５８に接続されている。
【００６６】
上側のバイアホール１６０、導体回路１５８、電源用プレーン層１５８Ｐ、下側のバイアホール１６０、導体回路１５８、アース用プレーン層３４Ｅの上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７８が形成されている。
【００６７】
図１９中に示すように、多層プリント配線板１０の上面側のハンダバンプ７６Ｕは、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサＣが実装される。一方、下側のハンダバンプ７８は、ドータボード９４のランド９６へ接続されている。
【００６８】
ここで、層間樹脂絶縁層５０上の導体回路（導体回路層）５８は、厚さ５〜２５μｍに形成され、上側層間樹脂絶縁層１５０上の導体回路１５８、電源用プレーン層１５８Ｐ、即ち、電源層は７．５〜６０μｍ、下側層間樹脂絶縁層１５０上層の導体回路１５８、アース用プレーン層１５８Ｅ、即ち、アース層は７．５〜６０μｍ、に形成されている。
【００６９】
第６実施例の多層プリント配線板では、電源用プレーン層１５８Ｐ、アース用プレーン層３４Ｅを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗が低減することができる。電源用プレーン層１５８Ｐを電源層として用いることで、ＩＣチップ９０への電源の供給能力が向上させることができる。そのため、該多層プリント基板上にＩＣチップを実装したときに、ＩＣチップ〜基板〜電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、アース用プレーン層１５８Ｅをアース層として用いることで、ＩＣチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。
【００７０】
第６実施例の多層プリント配線板では、コア基板３０の表層の電源層（導体層）３４Ｐ、導体層３４、内層の電源層（導体層）１６Ｐ、導体層１６Ｅを厚くすることにより、コア基板の強度が増す。それによりコア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。第６実施例では、金属板がコア内に入っているが、金属板がない構成でもよい。
【００７１】
また、電源用プレーン層３４Ｐ、１６Ｐ、アース用プレーン層３４Ｅ、１６Ｅを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗を低減することができる。
【００７２】
更に、電源用プレーン層３４Ｐ、１６Ｐを電源層として用いることで、ＩＣチップ９０への電源の供給能力が向上させることができる。そのため、該多層プリント基板上にＩＣチップを実装したときに、ＩＣチップ〜基板〜電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、アース用プレーン層３４Ｅ、１６Ｅをアース層として用いることで、ＩＣチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。コンデンサを実装することにより、コンデンサ内の蓄積されている電源を補助的に用いることができるので、電源不足を起しにくくなる。特に、ＩＣチップの直下に配設させることにより、その効果（電源不足を起しにくくする）は顕著によくなる。その理由として、ＩＣチップの直下であれば、多層プリント配線板での配線長を短くすることができるからである。
【００７３】
第６実施例では、多層コア基板３０は、内層に厚い導体層１６Ｐ、１６Ｅを、表面に薄い電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅを有し、内層の導体層１６Ｐ、１６Ｅと表面の電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅとを電源層用の導体層、アース用の導体層として用いる。即ち、内層側に厚い導体層１６Ｐ、１６Ｅを配置しても、導体層を覆う樹脂層が形成されている。そのために、導体層が起因となって凹凸を相殺させることで多層コア基板３０の表面を平坦にすることができる。このため、層間絶縁層５０、１５０の導体層５８、１５８にうねりを生じせしめないように、多層コア基板３０の表面に薄い電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅを配置しても、内層の導体層１６Ｐ、１６Ｅと足した厚みでコアの導体層として十分な厚みを確保することができる。うねりが生じないために、層間絶縁層上の導体層のインピーダンスに不具合が起きない。導体層１６Ｐ、３４Ｐを電源層用の導体層として、導体層１６Ｅ、３４Ｅをアース用の導体層として用いることで、多層プリント配線板の電気特性を改善することが可能になる。
【００７４】
更に、コア基板内で電源用プレーン層３４Ｐと導体層１６Ｐとの間の信号線１６（導体層１６Ｅと同層）を配置することでマイクロストリップ構造を形成させることができる。同様に、導体層１６Ｅとアース用プレーン層３４Ｅとの間の信号線１６（導体層１６Ｐと同層）を配置することでマイクロストリップ構造を形成させることができる。マイクロストリップ構造を形成させることにより、インダクタンスも低下し、インピーダンス整合を取ることができるのである。そのために、電気特性も安定化することができる。
【００７５】
多層コア基板３０は、電気的に隔絶された金属板１２の両面に、樹脂層１４を介在させて内層の導体層１６Ｐ（電源用）、１６Ｅ（アース用）が、更に、当該内層の導体層１６Ｐ、１６Ｅの外側に樹脂層１８を介在させて表面の電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅが形成されて成る。中央部に電気的に隔絶された金属板１２を配置することで、十分な機械的強度を確保することができる。更に、金属板１２の両面に樹脂層１４を介在させて内層の導体層１６Ｐ、１６Ｅを、更に、当該内層の導体層１６Ｐ、１６Ｅの外側に樹脂層１８を介在させて表面の電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅを形成することで、金属板１２の両面で対称性を持たせ、ヒートサイクル等において、反り、うねりが発生することを防げる。
【００７６】
図２０は、第６実施例の改変例を示している。この改変例では、ＩＣチップ９０の直下にコンデンサＣを配置してある。このため、ＩＣチップ９０とコンデンサＣとの距離が近く、ＩＣチップ９０へ供給する電源の電圧降下を防ぐことができる。
【００７７】
引き続き、図１８に示す多層プリント配線板１０の製造方法について図１１〜図１７を参照して説明する。
（１）金属層の形成
図１１（Ａ）に示す厚さ５０〜４００μｍの間の内層金属層（金属板）１２に、表裏を買通する開口１２ａを設ける（図１１（Ｂ））。金属層の材質としては、銅、ニッケル、亜鉛、アルミニウム、鉄などの金属やそれらの合金を用いることができる。開口１２ａは、パンチング、エッチング、ドリリング、レーザなどによって穿設する。場合によっては、開口１２ａを形成した金属層１２の全面に電解めっき、無電解めっき、置換めっき、スパッタによって、金属膜１３を被覆してもよい（図１１（Ｃ））。なお、金属板１２は、単層でも、２層以上の複数層でもよい。また、金属膜１３は、開口１２ａの角部において、曲面を形成するほうが望ましい。それにより、応力の集中するポイントがなくなり、その周辺でのクラックなどの不具合が引き起こしにくい。
【００７８】
（２）内層絶縁層の形成
金属層１２の全体を覆い、開口１２ａ内を充填するために、絶縁樹脂を用いる。形成方法としては、例えば、厚み３０〜２００μｍ程度のＢステージ状の樹脂フィルムを金属板１２で挟んでから、熱圧着してから絶縁樹脂層１４を形成することができる（図１１（Ｄ））。更に、樹脂に無機フィラーを分散させた方がよい。場合によっては、塗布、塗布とフィルム圧着の混合、もしくは閑口部分だけを塗布して、その後、フィルムで形成してもよい。
材料としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、ＢＴ樹脂等の熱硬化性樹脂をガラスクロス等の心材に含浸させたプリプレグを用いることが望ましい。この場合にガラス、アルミナ、ジルコニア等の無機フィラーを分散してもよい。それ以外にも樹脂を用いてもよい。
【００７９】
（３）金属箔の貼り付け
樹脂層１４で覆われた金属層１２の両面に、内層金属層１６αを形成させる（図１１（Ｅ））。その一例として、厚み１２〜２７５μｍの金属箔を積層させた。金属箔を形成させる以外の方法として、片面銅箔付きプリプレグを積層させる。片面銅箔付きプリプレグとしては上記（２）の工程と同じものを用いることができる。
【００８０】
（４）内層金属層の回路形成
２層以上にしてもよい。アディティブ法により金属層を形成してもよい。
テンティング法、エッチング工程等を経て、内層金属層１６αから内層導体層１６、１６Ｐ、１６Ｅを形成させた（図１１（Ｆ））。このときの内層導体層の厚みは、７．５〜２５０μｍで形成させた。しかしながら、上述の範囲を超えてもよい。
【００８１】
（５）外層絶縁層の形成
内層導体層１６、１６Ｐ、１６Ｅの全体を覆い、その回路間の隙間を充填するために、絶縁樹脂を用いる。形成方法としては、例えば、厚み３０〜２００μｍ程度のＢステージ状の樹脂フィルムを内層導体層１６、１６Ｐ、１６Ｅを挟んでから、熱圧着して外層絶縁樹脂層１８を形成する（図１２（Ａ））。場合によっては、塗布、塗布とフィルム圧着の混合、もしくは開口部分だけを塗布して、その後、フィルムで形成してもよい。加圧することで表面を平坦にすることができる。
【００８２】
（６）最外層の金属箔の貼り付け
外層絶縁樹脂層１８で覆われた基板の両面に、最外層の金属層３４αを形成させる（図１２（Ｂ））。その一例として、厚み１０〜２７５μｍの金属箔を積層させる。金属箔を形成させる以外の方法として、片面銅箔付きプリプレグを積層させる。金属箔上に、めっきなどで２層以上にしてもよい。アディティブ法により金属層を形成してもよい。片面銅箔付きプリプレグとしては上記（２）の工程と同じものを用いることができる。
【００８３】
（７）スルーホール形成
基板の表裏を貫通する開口径５０〜４００μｍのスルーホール用通孔３６αを形成する（図１２（Ｃ））。形成方法としては、ドリル、レーザもしくはレーザとドリルの複合により形成させる（最外層の絶縁層の開口をレーザで行い、場合によっては、そのレーザでの開口をターゲットマークとして用いて、その後、ドリルで開口して貫通させる）。形状としては、直線状の側壁を有するものであることが望ましい。場合によっては、テーパ状であってもよい。
【００８４】
スルーホールの導電性を確保するために、スルーホール用通孔３６α内にめっき膜２２を形成し、表面を粗化した後（図１２（Ｄ））、充填樹脂２３を充填することが望ましい（図１２（Ｅ））。充填樹脂としては、電気的な絶縁されている樹脂材料、（例えば  樹脂成分、硬化剤、粒子等が含有されているもの）、金属粒子による電気的な接続を行っている導電性材料（例えば、金、銅などの金属粒子、樹脂材料、硬化剤などが含有されているもの。）のいずれかを用いることができる。
めっきとしては、電解めっき、無電解めっき、パネルめっき（無電解めっきと電解めっき）などを用いることができる。金属としては、銅、ニッケル、コバルト、リン、等が含有してもので形成されるのである。めっき金属の厚みとしては、５〜３０μｍの間で形成されることが望ましい。
【００８５】
スルーホール用通孔３６α内に充填する充填樹脂２３は、樹脂材料、硬化剤、粒子などからなるものを絶縁材料を用いることが望ましい。粒子としては、シリカ、アルミナなどの無機粒子、金、銀、銅などの金属粒子、樹脂粒子などの単独もしくは複合で配合させる。粒径が０．１〜５μｍのものを同一径もしくは、複合径のもの混ぜたものを用いることができる。樹脂材料としては、エポキシ樹脂（例えば、ビスフェノール型エポキシ樹脂、ノボラック型エポキシ樹脂など）、フェノール樹脂などの熱硬化性樹脂、感光性を有する紫外線硬化樹脂、熱可塑性樹脂などが単一もしくは混合したものを用いることができる。硬化剤としては、イミダゾール系硬化剤、アミン系硬化剤などを用いることができる。それ以外にも、硬化安定剤、反応安定剤、粒子等を含まれていてもよい。導電性材料を用いてもよい。この場合は、金属粒子、樹脂成分、硬化剤などからなるものが導電性材料である導電性ペーストとなる。場合によっては、半田、絶縁樹脂などの絶縁材料の表層に導電性を有する金属膜を形成したものなどを用いてもよい。めっきでスルーホール用通孔３６α内を充填することも可能である。導電性ペーストは硬化収縮がなされるので、表層に凹部を形成してしまうことがあるからである。
【００８６】
（８）最外層の導体回路の形成
全体にめっき膜を被覆することで、スルーホール３６の直上に蓋めっき２５を形成してもよい（図１３（Ａ））。その後、テンティング法、エッチング工程等を経て、外層の導体回路３４、３４Ｐ、アース用プレーン層３４Ｅを形成する（図１３（Ｂ））。これにより、多層コア基板３０を完成する。
このとき、図示されていないが多層コア基板の内層の導体層１６等との電気接続を、バイアホールやブラインドスルーホール、ブラインドバイアホールにより行ってもよい。
【００８７】
その後の製造方法は、図１（Ｃ）〜図５を参照して上述した第１実施例と同様に、多層コア基板３０に層間樹脂絶縁層５０、１５０、導体回路５８、１５８を形成する。
【００８８】
（９）導体回路３４を形成した多層コア基板３０を黒化処理、および、還元処理を行い、導体回路３４、電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅの全表面に粗化面３４βを形成する（図１３（Ｃ））。
【００８９】
（１０）多層コア基板３０の導体回路非形成部に樹脂充填材４０の層を形成する（図１４（Ａ））。
【００９０】
（１１）上記処理を終えた基板の片面を、ベルトサンダー等の研磨により、電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅの外縁部に樹脂充填材４０が残らないように研磨し、次いで、上記研磨による傷を取り除くため、電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅの全表面（スルーホールのランド表面を含む）にバフ等でさらに研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。次いで、１００℃で１時間、１５０℃で１時間の加熱処理を行って樹脂充填材４０を硬化した（図１４（Ｂ））。
また、導体回路間の樹脂充填を行わなくてもよい。この場合は、層間絶縁層などの樹脂層で絶縁層の形成と導体回路間の充填を行う。
【００９１】
（１２）上記多層コア基板３０に、エッチング液を基板の両面にスプレイで吹きつけて、導体回路３４、電源用プレーン層３４Ｐ、アース用プレーン層３４Ｅの表面とスルーホール３６のランド表面と内壁とをエッチング等により、導体回路の全表面に粗化面３６βを形成した（図１４（Ｃ））。
【００９２】
（１３）多層コア基板３０の両面に、層間樹脂絶縁層用樹脂フィルム５０γを基板上に載置し、仮圧着して裁断した後、さらに、真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層を形成した（図１５（Ａ））。
【００９３】
（１４）次に、層間樹脂絶縁層上に、厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅７．９μ秒、マスクの貫通孔の径１．０ｍｍ、１ショットの条件で層間樹脂絶縁層２に、直径８０μｍのバイアホール用開口５０ａを形成した（図１５（Ｂ））。
【００９４】
（１５）多層コア基板３０を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、バイアホール用開口５０ａの内壁を含む層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図１５（Ｃ））。粗化面は０．１〜５μｍの間で形成した。
【００９５】
（１６）次に、上記処理を終えた多層コア基板３０を、中和溶液（シプレイ社製）に浸漬してから水洗いした。さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。
【００９６】
（１７）次に、無電解銅めっき水溶液中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．６〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に無電解銅めっき膜５２が形成された基板を得る（図１５（Ｄ））。
【００９７】
（１８）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、現像処理することにより、めっきレジスト５４を設けた（図１６（Ａ））。めっきレジストの厚みは、１０〜３０μｍの間を用いた。
【００９８】
（１９）ついで、多層コア基板３０に電解めっきを施し、めっきレジスト５４非形成部に、厚さ５〜２０μｍの電解銅めっき膜５６を形成した（図１６（Ｂ））。
【００９９】
（２０）さらに、めっきレジストを５％程度のＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路５８及びバイアホール６０とした（図１６（Ｃ））。
【０１００】
（２１）ついで、上記（１２）と同様の処理を行い、導体回路５８及びバイアホール６０の表面に粗化面５８α、６０αを形成した。上層の導体回路５８の厚みは５〜２５μｍで形成された。今回の厚みは１５μｍの厚みであった（図１６（Ｄ））。
【０１０１】
（２２）上記（１４）〜（２１）の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層１５０、導体回路１５８、電源用プレーン層１５８Ｅ、アース用プレーン層１５８Ｅを形成し、多層プリント配線板を得た（図１７（Ａ））。
【０１０２】
（２３）次に、多層配線基板の両面に、ソルダーレジスト組成物７０を１２〜３０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後（図１７（Ｂ））、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図１７（Ｃ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが１０〜２５μｍのソルダーレジストパターン層を形成した。
【０１０３】
（２４）次に、ソルダーレジスト層７０を形成した基板を、無電解ニッケルめっき液に浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を無電解金めっき液に浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成した（図１７（Ｄ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
【０１０４】
（２５）この後、基板のＩＣチップを載置する面のソルダーレジスト層７０の開口７１に、スズ−鉛を含有する半田ペーストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズ−アンチモンを含有する半田ペーストを印刷した後、２００℃でリフローすることにより外部端子を形成し、はんだバンプを有する多層プリント配線板を製造した（図１８）。
【０１０５】
半田バンプ７８を介してＩＣチップ９０を取り付け、チップコンデンサＣを実装する。そして、外部端子７８を介してドータボード９６へ取り付ける（図１９）。
【０１０６】
図１８を参照して上述した第６実施例の多層プリント配線板は以下のように設定した。
コア基板の内層の導体層の厚み：７０μｍ  表層の導体層の厚み：３５μｍ
コア基板の導体回路の厚みの和：２１０μｍ
導体回路層（導体回路５８）の厚み：１５μｍ
電源層（電源用プレーン層１５８Ｅ）の厚み：３５μｍ
【０１０７】
（比較例）
第１実施例において、（導体回路層の厚み／電源層の厚み）≦１．２を比較例とした。その実例として、導体回路層の厚み：１５μｍ、電源層の厚み：１５μｍに設定した。
【０１０８】
（参考例）  
第１実施例において、（導体回路層の厚み／電源層の厚み）＞１２を参考例とした。その実例として、導体回路層の厚み：１５μｍ、電源層の厚み：１９５μｍに設定した。
参考例とは、適合例と同様な効果を得ることができるが、それ以外で不具合が発生する恐れがあり、適合例よりも若干適合されないというものである。
【０１０９】
それぞれの実施例と比較例と参考例の基板に周波数３．１ＧＨｚのＩＣチップを実装して、同じ量の電源を供給して、起動させたときの電圧の降下した量を測定した。このときの電圧降下量での平均値を示した。電源電圧１．０Ｖのときの変動した電圧降下量の平均値である。
また、それぞれの実施例と比較例と参考例のバイアス高温高湿条件（１３０、湿度８５ｗｔ％、２Ｖ印加）下における信頼性試験を行った。試験時間は、１００ｈｒ、３００ｈｒ、５００ｈｒ、１０００ｈｒで行い、ＩＣの誤動作の有無、層間樹脂絶縁層のバイアホールの接続オープンの有無についてそれそれ実施例および比較例について検証をした。この結果を図２４中の図表に表す。
さらに、導体層の厚みについても検証を行った。横軸に（電源層／導体回路層厚みの比）を設定し、縦軸に最大電圧降下量（Ｖ）を設定してシュミレートした結果を図２５に示した。
【０１１０】
すべての実施例、比較例、参考例の測定結果を基に行っている。それ以外については、シュミレートで作成した。
【０１１１】
図２４より、適合例で作成したものはＩＣチップの誤動作やオープンなどなりにくい。つまり、電気接続性と信頼性が確保される。
比較例では、ＩＣチップの誤動作を引き起こしてしまうため、電気接続性に問題があるし、導体の厚みが薄いため、信頼性試験下で発生した応力を緩衝できず、バイアホール接続部での剥がれが生じてしまった。そのために、信頼性が低下してしまった。しかしながら、電源層又はアース層の導体の厚み／導体回路層の導体の厚みの比１．２を越えると、その効果が現れてくる。
電源層又はアース層の導体の厚み／層間絶縁層の導体回路層の厚み比が１２を越えると（参考例）、上層の導体回路における不具合（例えば、上層の導体回路への応力の発生やうねりによる密着性の低下を引き起こしてしまう等）のため、信頼性が低下してしまった。通常は問題ないが、材料等の要因によっては、その傾向が現れてしまうことがある。
試験の結果からも電気特性を満たすのは、１．２≦（電源層又はアース層の導体の厚み／導体回路層の導体の厚み）である。また、電気特性と信頼性の要因を満たすのは、１．２≦（電源層又はアース層の導体の厚み／導体回路層の導体の厚み）≦１２ということになる。
【０１１２】
図２５の結果により、この場合、電源電圧１．０Ｖのとき、変動許容範囲±１０％であれば、電圧の挙動が安定していることになり、ＩＣチップの誤動作などを引き起こさない。つまり、この場合、電圧降下量が０．１Ｖ以内であれば、電圧降下によるＩＣチップへの誤動作等を引き起こさないことになる。０．０９Ｖ以下であれば、安定性が増すことになる。それ故に、（電源層、アース層の少なくとも一方の導体の厚み／層間絶縁層の導体回路層の導体の厚み）の比が１．２を越えるの良いのである。さらに、１．２≦（電源層、アース層の少なくとも一方の導体の厚み／層間絶縁層の導体回路層の導体の厚み）≦１２の範囲であれば、数値が減少傾向にあるため、その効果が得やすいということとなる。また、１２＜（電源層、アース層の少なくとも一方の導体の厚み／層間絶縁層の導体回路層の導体の厚み）という範囲では、電圧降下量が上昇していることから、バイアホール剥離などが原因で電圧供給に問題が起こっていることとなる。材料等の選定でビア剥離を抑えれれば、上記問題は解決される。通常使用する範囲では問題にならない。
更に、２．０≦（電源層、アース層の少なくとも一方の導体の厚み／導体回路層の導体の厚み）≦４．０未満であれば、電圧降下量がほぼ同じであることから、安定しているということとなる。つまり、この範囲が、最も望ましい比率範囲であるということが言える。なお、導体回路層とはシグナル層を意味する。
【０１１３】
本願発明により、ＩＣチップ〜基板〜電源の導体における抵抗を低減させることができ、伝達損失が低減される。そのために、伝達される信号や電源が所望の能力が発揮される。そのために、ＩＣチップの機能、動作などが正常に作動するために、誤作動やエラーを発生することがない。ＩＣチップ〜基板〜アースの導体における抵抗を低減させることができ、信号線、電源線でのノイズの重畳を軽減し、誤作動やエラーを防ぐことができる。
また、本願発明により、ＩＣチップの初期起動時に発生する電源不足（電圧降下）の度合いを小さくなることもわかり、高周波領域のＩＣチップ、特に３ＧＨｚ以上のＩＣチップを実装したとしても、問題なく起動することができることが分かった。そのため、電気的な特性や電気接続性をも向上させることができるのである。
さらに、プリント基板の回路内での抵抗を従来のプリント基板に比べても、小さくすることができる。そのために、バイアスを付加して、高温高湿下で行う信頼性試験（高温高湿バイアス試験）を行っても、破壊する時間も長くなるので、信頼性も向上することができる。
【図面の簡単な説明】
【０１１４】
【図１】本発明の第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図２】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図３】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図４】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図５】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図６】第１実施例に係る多層プリント配線板の断面図である。
【図７】第１実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図８】図６中の多層プリント配線板のＸ−Ｘ横断面図である。
【図９】第５実施例に係る多層プリント配線板の断面図である。
【図１０】第５実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図１１】本発明の第６実施例の多層プリント配線板を製造方法を示す工程図である。
【図１２】第６実施例の多層プリント配線板を製造方法を示す工程図である。
【図１３】第６実施例の多層プリント配線板を製造方法を示す工程図である。
【図１４】第６実施例の多層プリント配線板を製造方法を示す工程図である。
【図１５】第６実施例の多層プリント配線板を製造方法を示す工程図である。
【図１６】第６実施例の多層プリント配線板を製造方法を示す工程図である。
【図１７】第６実施例の多層プリント配線板を製造方法を示す工程図である。
【図１８】第６実施例に係る多層プリント配線板の断面図である。
【図１９】第６実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図２０】第６実施例の変形例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図２１】ＩＣチップの動作中における電圧変化を示したグラフである。
【図２２】ＩＣチップの動作中における電圧変化を示したグラフである。
【図２３】ＩＣチップの動作中における電圧変化を示したグラフである。
【図２４】実施例と比較例との試験結果を示す図表である。
【図２５】（コアの電源層厚み／層間絶縁層厚みの比）に対する最大電圧降下量（Ｖ）をシュミレートした結果を示したグラフである。
【符号の説明】
【０１１５】
１２  金属層（金属板）
１４  樹脂層
１６  導体回路
１６Ｐ  導体層
１６Ｅ  導体層
１８  樹脂層
３０  基板
３２  銅箔
３４  導体回路
３４Ｐ  電源用プレーン層
３４Ｅ  アース用プレーン層
３６  スルーホール
４０  樹脂充填層
５０  層間樹脂絶縁層
５８  導体回路（導体回路層）
６０  バイアホール
７０  ソルダーレジスト層
７１  開口
７８、７８  半田バンプ
９０  ＩＣチップ
９６  ドータボード
１５０  層間樹脂絶縁層
１５８  導体回路
１５８Ｐ  電源用プレーン層（電源層）
１５８Ｅ  アース用プレーン層（アース層）
Ｃ  チップコンデンサ
【図１】
2005167140.tif 000003
【図２】
2005167140.tif 000004
【図３】
2005167140.tif 000005
【図４】
2005167140.tif 000006
【図５】
2005167140.tif 000007
【図６】
2005167140.tif 000008
【図７】
2005167140.tif 000009
【図８】
2005167140.tif 000010
【図９】
2005167140.tif 000011
【図１０】
2005167140.tif 000012
【図１１】
2005167140.tif 000013
【図１２】
2005167140.tif 000014
【図１３】
2005167140.tif 000015
【図１４】
2005167140.tif 000016
【図１５】
2005167140.tif 000017
【図１６】
2005167140.tif 000018
【図１７】
2005167140.tif 000019
【図１８】
2005167140.tif 000020
【図１９】
2005167140.tif 000021
【図２０】
2005167140.tif 000022
【図２１】
2005167140.tif 000023
【図２２】
2005167140.tif 000024
【図２３】
2005167140.tif 000025
【図２４】
2005167140.tif 000026
【図２５】
2005167140.tif 000027