(57)【要約】【課題】  本発明は、他基板との接続に用いられるハンダボール等の接続部分に発生するクラックを低減することが可能なコア基板を有さない配線基板を提供することを目的とする。【解決手段】  上記課題を解決するため、本発明の配線基板は、  コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部を主体とし、その少なくとも一方の主面にソルダーレジスト層が形成されてなる配線基板であって、  半導体部品が搭載される側の主面を上側主面、他基板に接続される側の主面を下側主面として、  配線積層部を構成する誘電体層のうち、最下層の誘電体層は、他の誘電体層よりもヤング率が低く、且つ、当該ヤング率が０．０１ＧＰａ以上０．６ＧＰａ以下の低ヤング率層状領域を有することを特徴とする。【選択図】        図１
2005340355.tif 000002
【特許請求の範囲】
【請求項１】
コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部を主体とし、その少なくとも一方の主面にソルダーレジスト層が形成されてなる配線基板であって、
半導体部品が搭載される側の主面を上側主面、他基板に接続される側の主面を下側主面として、
前記配線積層部を構成する誘電体層のうち、最下層の誘電体層は、他の誘電体層よりもヤング率が低く、且つ、当該ヤング率が０．０１ＧＰａ以上０．６ＧＰａ以下の低ヤング率層状領域を有することを特徴とする配線基板。
【請求項２】
前記最下層の誘電体層は、隣接する誘電体層と接触する面をなす部分に、該隣接する誘電体層と同一の材料にて構成された内部側層状領域を有することを特徴とする請求項１に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コア基板を有さない配線基板に関する。
【背景技術】
【０００２】
近年、電子機器における高機能化並びに軽薄短小化の要求により、ＩＣチップやＬＳＩ等の半導体部品では高密度集積化が急速に進んでおり、これに伴い、半導体部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
【０００３】
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板（ＦＲ−４等のガラスエポキシ基板）のリジッド性を利用し、その両主表面上に、誘電体層と導体層とが交互に配されたビルドアップ層（以下、配線積層部とも記す）を形成したものである。このようなビルドアップ多層配線基板では、配線積層部において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、配線積層部と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配された配線積層部間の導通を図るための配線（例えば、スルーホール導体と呼ばれる）が厚さ方向に貫通形成されている。ところが、使用する信号周波数が１ＧＨｚを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
【０００４】
そこで、そのような問題を解決するため、下記特許文献１に示されるような、コア基板を有さず、高密度配線化が可能な配線積層部を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、下記特許文献１の段落００１２〜００２９及び図１〜４に記載されているように、金属板上に配線積層部を形成した後、該金属板をエッチングすることにより薄膜の積層体のみを得る。そして、この配線積層部が配線基板とされる。
【０００５】
【特許文献１】特開２００２−２６１７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上記のようなコア基板を有さない配線基板は、一方の主面に半導体部品を搭載した状態で、他方の主面がマザーボード等の他基板にハンダボール等を介して接続されて、半導体装置として供される。しかしながら、半導体部品、配線基板、他基板のそれぞれの熱膨張率が異なるため、特に、配線基板と他基板との間に配されたハンダボール等の接続部分にクラックが生じやすいといった問題がある。
【０００７】
本発明は、上記課題に鑑みて為されたものであり、他基板との接続に用いられるハンダボール等の接続部分に発生するクラックを低減することが可能なコア基板を有さない配線基板を提供することを目的とする。
【課題を解決するための手段・発明の効果】
【０００８】
上記課題を解決するため、本発明の配線基板は、
コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部を主体とし、その少なくとも一方の主面にソルダーレジスト層が形成されてなる配線基板であって、
半導体部品が搭載される側の主面を上側主面、他基板に接続される側の主面を下側主面として、
配線積層部を構成する誘電体層のうち、最下層の誘電体層は、他の誘電体層よりもヤング率が低く、且つ、当該ヤング率が０．０１ＧＰａ以上０．６ＧＰａ以下の低ヤング率層状領域を有することを特徴とする。
【０００９】
配線基板は、半導体部品を搭載した状態で、他基板に例えばハンダボール等を介して接続される（図３参照）。この状態で熱が加えられると、半導体部品、配線基板、他基板に係るそれぞれの熱膨張率の差に起因する応力が、主にハンダボール等の接続部分に集中して発生する。その結果、ハンダボール等の接続部分に、亀裂等が生じて電気的接続の信頼性が損なわれることがある。そこで、上記本発明のように、最下層の誘電体層が低ヤング率層状領域を有するように構成することによって、発生した応力に対して低ヤング率層状領域自体を変形させ、ハンダボール等への応力集中を緩和させることが可能となる。
【００１０】
また、低ヤング率層状領域のヤング率は、０．０１ＧＰａ以上０．６ＧＰａ以下とする。当該範囲にあることにより、発生した応力に対して低ヤング率層状領域自体を変形させ、ハンダボール等への応力集中を緩和させることが可能となる。なお、ヤング率が０．０１ＧＰａ未満では、柔らかすぎて配線基板に好適に使用できない。他方、ヤング率が０．６ＧＰａを超えると、誘電体層が変形し難く、応力を十分に緩和できない。また、ヤング率は０．０１ＧＰａ以上０．３ＧＰａ以下であるのがより好ましい。
【００１１】
次に、本発明の配線基板では、最下層の誘電体層は、隣接する誘電体層と接触する面をなす部分に、該隣接する誘電体層と同一の材料にて構成された内部側層状領域を有するように構成することができる。
【００１２】
誘電体層において、ヤング率が低ければ低いほど変形によって上記のような応力を緩和することが可能である。しかしながら、誘電体層には、通常、導体層間を接続するビアが形成されるが、仮に、最下層の誘電体層の全てを低ヤング率の材料により構成した場合、誘電体層の変形による応力がビアと導体層の界面等に集中してしまうことになり、これによって界面が剥離したり、クラックが発生する等の問題が生じる場合がある。そこで、上記のように、隣接する誘電体層と接触する面をなす部分に、該隣接する誘電体層と同一の材料にて構成された内部側層状領域を有するように構成することで、ビアは、底部側（内部の導体層側）が低ヤング率層状領域よりもヤング率の高い内部側層状領域により固定されることになるので、ビアと導体層の界面等に集中する応力を緩和することが可能となる。また、誘電体層同士の密着性向上も図れる。具体的には、内部側層状領域は、エポキシ系の樹脂から構成することができ、これによって上記効果を良好に得ることができる。
【００１３】
次に、本発明の配線基板では、配線積層部の下側主面に形成されたソルダーレジスト層のヤング率を、０．０１ＧＰａ以上０．６ＧＰａ以下とすることができる。このように、ソルダーレジスト層についても上記低ヤング率層状領域と同程度のヤング率とすることによって、上述のハンダボール等への応力集中の緩和の効果をより高めることが可能となる。また、ヤング率は０．０１ＧＰａ以上０．３ＧＰａ以下であるのがより好ましい。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る実施形態を、図面を用いて説明する。
図１（ａ）は、本発明の一実施形態である配線基板１の概略断面図である。配線基板１は、誘電体層Ｂ１〜Ｂ４と導体層Ｍ１〜Ｍ４とが交互に積層された配線積層部ＢＵを主体として、その下側主面ＭＰ２にはソルダーレジスト層ＳＲが形成されている。ＩＣチップ等の半導体部品が搭載される上側主面ＭＰ１には、接続のための突起状の金属端子（ハンダバンプ）ＦＢが形成されている。また、上側主面ＭＰ１には、配線基板１を補強して平坦性を確保するための補強枠（スティフナー）ＳＴが接着されて実用に供される。配線基板１はコア基板を有さないので、補強枠ＳＴを用いないと曲がりやすく、ハンダバンプＦＢと半導体部品との接続が困難となる。一方、下側主面ＭＰ２は、マザーボード等の他基板に接続される側の主面である。
【００１５】
次に図１（ｂ）を用いて、さらに詳細に説明をする。図１（ｂ）は、配線基板１の要部断面図である。配線積層部ＢＵは、導体層Ｍ１〜４と誘電体層Ｂ１〜４が交互に積層されてなる。そして、誘電体層Ｂ４の下側主面にはソルダーレジストＳＲが形成されている。導体層Ｍ１〜４は銅を主成分としている。上側主面ＭＰ１をなす誘電体層Ｂ１には、開口が形成され、その内部には金属端子パッドＰＤ１が露出している。金属端子パッドＰＤ１は、ＩＣチップなどの半導体部品をフリップチップ接続するためのパッドであるハンダランドを構成する。また、下側主面ＭＰ２側の金属端子パッドＰＤ２は、配線基板１をマザーボード等の他基板にボールグリッドアレイ（ＢＧＡ）等により接続するための裏面ランドとして利用されるものである。一方、導体層Ｍ１およびＭ２はビアＶ１によって層間接続されている。同様にして、導体層Ｍ２およびＭ３はビアＶ２によって、導体層Ｍ３およびＭ４はビアＶ３によって層間接続がなされている。このようにして、ハンダバンプＦＢから金属端子パッドＰＤ２への電気導通路が形成されている。
【００１６】
図２（ａ)は配線基板１の上側主面ＭＰ１、図２（ｂ）は配線基板１の下側主面を表す図である。図２（ａ)に示すように、金属端子パッドＰＤ１は配線基板１の略中央部分に格子状に配列し、各々その上に形成されたハンダバンプＦＢとともにチップ搭載部４０を形成している。また、図２（ｂ)に示すように、金属端子パッドＰＤ２も、格子状に配列形成されている。
【００１７】
図１（ｂ）に戻り、配線積層部ＢＵを構成する誘電体層Ｂ１〜４のうち、最下層の誘電体層Ｂ４は、ヤング率が０．０１ＧＰａ以上０．６ＧＰａ以下の低ヤング率層状領域Ｂ４ａを有する。ヤング率が０．０１ＧＰａ以上０．６ＧＰａ以下の物質としては例えばＡＢＦ−ＬＥ  ＣｏｄｅＴ３（商品名：味の素ファインテクノ株式会社製）を例示できる。一方、他の誘電体層Ｂ１〜３は、例えば、エポキシ系の樹脂（ヤング率が１ＧＰａ以上５ＧＰａ以下程度）を用いることができる。このように、最下層の誘電体層Ｂ４が有する低ヤング率層状領域Ｂ４ａは、他の誘電体層Ｂ１〜３よりもヤング率が低い材料にて構成されている。
【００１８】
以上のように、最下層の誘電体層Ｂ４が低ヤング率層状領域Ｂ４ａを有することによって、マザーボード等の他基板との接続に用いられるハンダボールに発生するクラックを低減することが可能となる。すなわち、図３に示すように、上側主面ＭＰ１にＩＣチップ等の半導体部品ＩＣが搭載され、下側主面ＭＰ２にハンダボールＳＢを介してマザーボード等の他基板ＭＢが接続された状態で熱が加わると、それぞれの熱膨張率の差からハンダボールＳＢの上下に図の矢印のような互いに逆方向の応力が印加され、亀裂等が生じるおそれがある。そこで、最下層の誘電体層Ｂ４が低ヤング率層状領域Ｂ４ａを有するように構成することによって、低ヤング率層状領域Ｂ４ａ自体を変形させ、応力を緩和させることが可能となる。以上のようにして電気的接続の信頼性が確保されるのである。また、配線積層部ＢＵの下側主面ＭＰ２に形成されたソルダーレジスト層ＳＲも、ヤング率が０．０１ＧＰａ以上０．６ＧＰａ以下の材料を用いることができる。これにより、上記効果がより得られやすくなる。
【００１９】
なお、通常のコア基板を有する配線基板では、コア基板とマザーボードとが同素材で構成されることが多いことなどから、コア基板があることによって、上記のような互いに逆方向の応力は生じにくい。したがって、このような問題は、本発明のようなコア基板を有しない配線基板の場合に顕著な問題と言える。
【００２０】
また、配線積層部ＢＵを構成する誘電体層Ｂ１〜４のうち、最下層の誘電体層Ｂ４は、隣接する誘電体層Ｂ３と接触する面をなす部分に、該隣接する誘電体層Ｂ３と同一の材料（エポキシ系の樹脂）にて構成された内部側層状領域Ｂ４ｂを有する。すなわち、誘電体層Ｂ４は、複数の層状領域（本実施形態では２層）からなり、内部側（上側）に内部側層状領域Ｂ４ｂ、パッドＰＤ２側（下側、主面側）に低ヤング率層状領域Ｂ４ａを有する。
【００２１】
このように、隣接する誘電体層Ｂ３と接触する面をなす部分に、内部側層状領域Ｂ４ｂを設けることによって、最下層の誘電体層Ｂ４に形成されたビアＶ３の底（導体層Ｍ３との界面）に集中する応力を緩和することが可能となる。すなわち、低ヤング率層状領域Ｂ４ａは、自らが変形することにより，ハンダボールＳＢに印加される応力を緩和するものである。したがって、仮に、誘電体層Ｂ４の全てが低ヤング率の材料からなる等、隣接する誘電体層Ｂ３と接触する面をなす部分に低ヤング率の材料が形成されていた場合、ビアＶ３の底に応力が集中することとなり、界面が剥がれたり、クラックが発生する等の問題が生じる場合がある。そこで、上記のような複数の層状領域とすることで、ビアＶ３の底付近は、低ヤング率層状領域Ｂ４ａよりもヤング率の高い内部側層状領域Ｂ４ｂにより固定されるので、応力の集中を緩和することが可能となり、また誘電体層同士の密着性向上も図れるのである。
【００２２】
以上説明した配線基板１の配線積層部ＢＵは、例えば、金属基板に周知のビルドアップ法を用いて積層形成した後、金属板をエッチング除去することで製造できる。または、図４及び図５のように、金属箔Ｍ１，Ｍ１'が密着してなる金属箔密着体を使用する製造工程を用いることができる。具体的には、工程１で、支持基板２０上に形成された下地誘電体シート２１上に配線積層部ＢＵを形成する。ここで、下地誘電体シート２１の主表面に包含されるように金属箔密着体が配され、該金属箔密着体を包むように第一誘電体層Ｂ２が配されている。そして金属箔密着体の上に、周知のビルドアップ工程を用いて、誘電体層Ｂ２〜Ｂ４および導体層Ｍ２〜Ｍ４が積層されている。次に、配線積層部ＢＵの周辺部（図中の破線部）を除去し、配線積層部の端面１０１を露出させる（工程２）。そして、金属箔密着体を剥離することで、配線積層部ＢＵを支持基盤２０および下地誘電体シートから分離する（工程３）。次に、配線積層部ＢＵ側についた金属箔Ｍ１にパターニングを施し、エッチングすることで半導体部品接続側の金属端子パッドＰＤ１を形成する（工程４）。すなわち、金属箔Ｍ１は金属端子パッドＰＤ１を構成するための導体層として使用される。この後、金属端子パッドＰＤ１側に誘電体層Ｂ１を積層し、金属パッドＰＤ１が開口するように選択的にエッチングする。このように形成された配線積層部ＢＵの、半導体チップ接続側（ＰＤ１のある側）に補強枠を接着すると、図１（ａ），（ｂ）の配線基板１が形成される。上記方法によると金属板をエッチングする必要はないので、工程時間の短縮化を図ることができる。また、誘電体層Ｂ１〜Ｂ４に比較的ヤング率の低い物質を使用しているので、反りを低減できる。
【００２３】
なお、当該製造方法において、誘電体層Ｂ４に該当する層を形成する際には、例えば、上記の低ヤング率層状領域Ｂ４ａ及び内部側層状領域Ｂ４ｂとなる複数の層状領域を有する誘電体シートを用いることができる。内部側層状領域Ｂ４ｂと隣接する誘電体層Ｂ３とは同一材料（エポキシ系の樹脂）で構成されており、誘電体層Ｂ４と誘電体層Ｂ３、または誘電体層Ｂ４と導体層Ｍ３との密着性は良好となる。
【図面の簡単な説明】
【００２４】
【図１】本発明の配線基板の一実施形態を表す概略図
【図２】図１の配線基板の主面を表す図
【図３】半導体部品及び他基板に接続された配線基板を表す図
【図４】本発明の配線基板の製造方法の一例を表す工程図
【図５】図４に続く工程図
【符号の説明】
【００２５】
１        配線基板
ＢＵ      配線積層部
ＭＰ１    上側主面
ＭＰ２    下側主面
Ｍ１〜４  導体層
Ｂ１〜４  誘電体層
ＳＴ      補強枠（スティフナー）
ＦＢ      ハンダバンプ
【図１】
2005340355.tif 000003
【図２】
2005340355.tif 000004
【図３】
2005340355.tif 000005
【図４】
2005340355.tif 000006
【図５】
2005340355.tif 000007