(57)【要約】  【課題】  従来の半導体装置、或いはマルチチップモジュールでは、半導体素子を基板に実装した後、或いは半導体同士を接着した後、これらを取り外すときには半導体素子に大きなダメージが加わってしまうという課題があった。  【解決手段】  本発明にかかる半導体装置及びマルチチップモジュールは、基板と半導体素子の接続、及び半導体素子同士の接続を凸部と凹部を嵌合することにより行い、各凸部及び凹部に設けられた露出した金属部分を介して、基板と半導体素子又は半導体素子同士の電気的接続を確立するようにした。  これにより、付け外しが容易な半導体装置及びマルチチップモジュールを得ることができる。【選択図】  図１
2005340527.tif 000002
【特許請求の範囲】
【請求項１】
素子表面に、素子内部の内部回路と接続する露出金属部を有する第１の半導体素子と、
前記第１の半導体素子を嵌め込むための凹部と、該凹部の内壁表面に設けられた露出金属部とを有する基板を備え、
前記第１の半導体素子の露出金属部、及び前記基板の露出金属部は、前記第１の半導体素子を前記基板の凹部に実装した際に接触するよう形成されている、
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記基板は、露出した金属部分である露出金属部を半導体素子表面に有する第２の半導体素子をパッケージングしたものであり、
前記第２の半導体素子の露出金属部が該基板に設けられた凹部の内壁で露出するようにパッケージングされている、
ことを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置において、
前記基板に設けられた凹部は、弾性を有する材料により形成されており、
前記基板の露出した金属部分が、前記弾性を有する材料により形成された凹部上に設けられている、
ことを特徴とする半導体装置。
【請求項４】
請求項１から請求項３の何れかに記載の半導体装置において、
前記第１の半導体素子の動作テストを行う検査回路を前記基板に接続する、
ことを特徴とする検査装置。
【請求項５】
請求項１から請求項４の何れかに記載の半導体装置を製造するための半導体装置の製造方法であって、
前記第１の半導体素子の露出金属部と前記基板の露出金属部とが接触するように、前記第１の半導体素子を前記基板の凹部に嵌め込む嵌め込み工程と、
前記第１の半導体素子が良品か不良品かの検査を行う検査工程とを有し、
前記検査工程により、第１の半導体素子が不良品と判断された場合には、該第１の半導体素子を前記基板から抜き取り、再度、前記嵌め込み工程、及び前記検査工程を実行する、
ことを特徴とする半導体装置の製造方法。
【請求項６】
他の半導体素子に設けられた凹部と嵌合する凸部と、該凸部の表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第３の半導体素子と、
前記第３の半導体素子の凸部を嵌め込むための凹部と、該凹部の内壁表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第４の半導体素子を備え、
前記第３の半導体素子の露出金属部、及び前記第４の半導体素子の露出金属部は、前記第４の半導体素子の凹部に前記第３の半導体素子の凸部を嵌め込んだ際に接触するよう形成されている、
ことを特徴とするマルチチップモジュール。
【請求項７】
請求項６に記載のマルチチップモジュールにおいて、
前記第３の半導体素子の凸部が、前記第３の半導体素子のトランジスタが形成されている面に設けられている、
ことを特徴とするマルチチップモジュール。
【請求項８】
請求項６に記載のマルチチップモジュールにおいて、
前記第４の半導体素子の凹部が、前記第４の半導体素子のトランジスタが形成されている面に設けられている、
ことを特徴とするマルチチップモジュール。
【請求項９】
トランジスタが形成されている面に設けられた複数の凸部と、前記複数の凸部の少なくとも１つの表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第５の半導体素子と、
トランジスタが形成されている面に設けられた、前記第５の半導体素子の複数の凸部を嵌め込むための複数の凹部と、前記複数の凹部の少なくとも１つの内壁表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第６の半導体素子を備え、
前記第５の半導体素子の露出金属部、及び前記第６の半導体素子の露出金属部は、前記第６の半導体素子の複数の凹部に前記第５の半導体素子の複数の凸部をそれぞれ嵌め込んだ際に接触するよう形成されている、
ことを特徴とするマルチチップモジュール。
【請求項１０】
トランジスタが形成されている面に設けられた複数の凸部及び凹部と、前記複数の凸部及び凹部の少なくとも１つの表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第７の半導体素子と、
トランジスタが形成されている面に設けられた、前記第７の半導体素子の複数の凸部及び凹部とそれぞれ嵌合する複数の凹部及び凸部と、前記複数の凹部及び凸部の少なくとも１つの内壁表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第８の半導体素子を備え、
前記第７の半導体素子の露出金属部、及び前記第８の半導体素子の露出金属部は、前記第７の半導体素子の複数の凸部及び凹部に前記第８の半導体素子の複数の凹部及び凸部をそれぞれ嵌め込んだ際に接触するよう形成されている、
ことを特徴とするマルチチップモジュール。
【請求項１１】
請求項６から請求項１０の何れかに記載のマルチチップモジュールにおいて、
前記凹部は、該凹部の開口端に向かって徐々に広がる斜面或いは曲面を有し、
前記凸部は、前記凹部と嵌合するよう形成されている、
ことを特徴とするマルチチップモジュール。
【請求項１２】
請求項６から請求項１１の何れかに記載のマルチチップモジュールに使用するリードフレームであって、
マルチチップモジュールを構成する各半導体素子をそれぞれ載置するダイパットを備え、
前記各半導体素子をそれぞれ載置するダイパットは、前記半導体素子をそれぞれ嵌め合わせた際の各半導体素子下面の位置の差に合わせて高さの調整がなされている、
ことを特徴とするリードフレーム。
【請求項１３】
請求項１２記載のリードフレームにおいて、
前記ダイパットは、前記マルチチップモジュールを構成する半導体素子を固定するための保持部を備える、
ことを特徴とするリードフレーム。
【請求項１４】
請求項６から請求項１０の何れかに記載のマルチチップモジュールを製造するためのマルチチップモジュールの製造方法であって、
各半導体素子に設けられた露出金属部が接触するように、半導体素子同士を嵌め合わせる嵌め合わせ工程と、
前記嵌め合わされた各半導体素子が良品か不良品かの検査を行う検査工程とを有し、
前記検査工程により、一方の半導体素子が不良品で、他の一方の半導体素子が良品と判断された場合には、当該不良品と判断された一方の半導体素子を他の一方の半導体素子から抜き取り、再度、前記嵌め込み工程、及び前記検査工程を実行する、
ことを特徴とするマルチチップモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を直接基板に実装する半導体装置、２つ以上の半導体素子を組み合わせたマルチチップモジュール、マルチチップモジュール用のリードフレーム、並びに半導体装置及びマルチチップモジュールの製造方法に関するものである。
【背景技術】
【０００２】
近年半導体素子で構成する電子機器のシステムは処理内容の高度化・小型化に伴い、ますますその高集積化が求められている。
【０００３】
特に、システムを１チップに収めた、いわゆるシステムLSIと呼ばれる半導体素子を直接基板に実装する半導体装置の重要度が増している。
【０００４】
そして、このような半導体素子を直接基板に実装する半導体装置では、半導体素子を基板にバンプなどで貼り付けることにより、半導体素子と基板との電気的な接続を確立していた。
【０００５】
また、その一方で、低コスト化も求められており、論理回路を主要部分とする、いわゆるロジック素子と、特殊プロセスを必要とする記憶回路を主要部分とする、いわゆるメモリ素子とを組み合わせたものを代表とするマルチチップモジュールの需要も高まっている。
【０００６】
このようなマルチチップモジュールでは、金ワイヤやバンプによって半導体素子同士を結線することにより半導体素子間の電気的な接続を確立していた。
【特許文献１】特開平７−９９２６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の半導体素子を直接基板にバンプなどで貼り付けた半導体装置では、一旦、半導体素子を実装した後に、これを基板から取り外すときには半導体素子に大きなダメージが加わってしまうという問題点を有していた。
【０００８】
また、従来のマルチチップモジュールにおいても、一旦マルチチップモジュールを組み立てた後に、これを分解するためには半導体素子に大きなダメージが加わってしまうという同様の問題点を有していた。
【０００９】
そのため、従来の半導体装置、或いはマルチチップモジュールでは、製品として組み合わせた後に動作テストによって半導体装置、或いはマルチチップモジュールを構成する一部の半導体素子が不良品であると判断された場合であっても、良品を含む半導体装置、或いはマルチチップモジュールそのものを廃棄せざる負えず、コスト高の要因の一つとなっていた。
【００１０】
本発明は、前記問題点に鑑みてなされたものであり、基板や半導体素子に大きなダメージを与えることなく、半導体素子と基板の脱着、或いは半導体素子同士の脱着を可能にする半導体装置、マルチチップモジュール、その製造方法、及び前記マルチチップモジュールの組み立てに適するリードフレームを提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、本発明の請求項１に記載の半導体装置は、素子表面に、素子内部の内部回路と接続する露出金属部を有する第１の半導体素子と、前記第１の半導体素子を嵌め込むための凹部と、該凹部の内壁表面に設けられた露出金属部とを有する基板を備え、前記第１の半導体素子の露出金属部、及び前記基板の露出金属部は、前記第１の半導体素子を前記基板の凹部に実装した際に接触するよう形成されていることを特徴とするものである。
【００１２】
また、本発明の請求項２に記載の半導体装置は、請求項１に記載の半導体装置において、前記基板が、露出した金属部分である露出金属部を半導体素子表面に有する第２の半導体素子をパッケージングしたものであり、前記第２の半導体素子の露出金属部が該基板に設けられた凹部の内壁で露出するようにパッケージングされていることを特徴とするものである。
【００１３】
また、本発明の請求項３に記載の半導体装置は、請求項１又は請求項２に記載の半導体装置において、前記基板に設けられた凹部が、弾性を有する材料により形成されており、前記基板の露出した金属部分が、前記弾性を有する材料により形成された凹部上に設けられていることを特徴とするものである。
【００１４】
また、本発明の請求項４に記載の半導体装置は、請求項１から請求項３の何れかに記載の半導体装置において、前記第１の半導体素子の動作テストを行う検査回路を前記基板に接続することを特徴とするものである。
【００１５】
また、本発明の請求項５に記載の半導体装置の製造方法は、請求項１から請求項４の何れかに記載の半導体装置を製造するための半導体装置の製造方法であって、前記第１の半導体素子の露出金属部と前記基板の露出金属部とが接触するように、前記第１の半導体素子を前記基板の凹部に嵌め込む嵌め込み工程と、前記第１の半導体素子が良品か不良品かの検査を行う検査工程とを有し、前記検査工程により、第１の半導体素子が不良品と判断された場合には、該第１の半導体素子を前記基板から抜き取り、再度、前記嵌め込み工程、及び前記検査工程を実行することを特徴とすることを特徴とするものである。
【００１６】
また、本発明の請求項６に記載のマルチチップモジュールは、他の半導体素子に設けられた凹部と嵌合する凸部と、該凸部の表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第３の半導体素子と、前記第３の半導体素子の凸部を嵌め込むための凹部と、該凹部の内壁表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第４の半導体素子を備え、前記第３の半導体素子の露出金属部、及び前記第４の半導体素子の露出金属部は、前記第４の半導体素子の凹部に前記第３の半導体素子の凸部を嵌め込んだ際に接触するよう形成されていることを特徴とするものである。
【００１７】
また、本発明の請求項７に記載のマルチチップモジュールは、請求項６に記載のマルチチップモジュールにおいて、前記第３の半導体素子の凸部が、前記第３の半導体素子のトランジスタが形成されている面に設けられていることを特徴とするものである。
【００１８】
また、本発明の請求項８に記載のマルチチップモジュールは、請求項６に記載のマルチチップモジュールにおいて、前記第４の半導体素子の凹部が、前記第４の半導体素子のトランジスタが形成されている面に設けられていることを特徴とするものである。
【００１９】
また、本発明の請求項９に記載のマルチチップモジュールは、トランジスタが形成されている面に設けられた複数の凸部と、前記複数の凸部の少なくとも１つの表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第５の半導体素子と、トランジスタが形成されている面に設けられた、前記第５の半導体素子の複数の凸部を嵌め込むための複数の凹部と、前記複数の凹部の少なくとも１つの内壁表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第６の半導体素子を備え、前記第５の半導体素子の露出金属部、及び前記第６の半導体素子の露出金属部は、前記第６の半導体素子の複数の凹部に前記第５の半導体素子の複数の凸部をそれぞれ嵌め込んだ際に接触するよう形成されていることを特徴とするものである。
【００２０】
また、本発明の請求項１０に記載のマルチチップモジュールは、トランジスタが形成されている面に設けられた複数の凸部及び凹部と、前記複数の凸部及び凹部の少なくとも１つの表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第７の半導体素子と、トランジスタが形成されている面に設けられた、前記第７の半導体素子の複数の凸部及び凹部とそれぞれ嵌合する複数の凹部及び凸部と、前記複数の凹部及び凸部の少なくとも１つの内壁表面に設けられた、素子内部の内部回路と接続する露出金属部とを有する第８の半導体素子を備え、前記第７の半導体素子の露出金属部、及び前記第８の半導体素子の露出金属部は、前記第７の半導体素子の複数の凸部及び凹部に前記第８の半導体素子の複数の凹部及び凸部をそれぞれ嵌め込んだ際に接触するよう形成されていることを特徴とするものである。
【００２１】
また、本発明の請求項１１に記載のマルチチップモジュールは、請求項６から請求項１０の何れかに記載のマルチチップモジュールにおいて、前記凹部は、該凹部の開口端に向かって徐々に広がる斜面或いは曲面を有し、前記凸部は、前記凹部と嵌合するよう形成されていることを特徴とするものである。
【００２２】
また、本発明の請求項１２に記載のリードフレームは、請求項６から請求項１１の何れかに記載のマルチチップモジュールに使用するリードフレームであって、マルチチップモジュールを構成する各半導体素子をそれぞれ載置するダイパットを備え、前記各半導体素子をそれぞれ載置するダイパットは、前記半導体素子をそれぞれ嵌め合わせた際の各半導体素子下面の位置の差に合わせて高さの調整がなされていることを特徴とするものである。
【００２３】
また、本発明の請求項１３に記載のリードフレームは、請求項１２記載のリードフレームにおいて、前記ダイパットが、前記マルチチップモジュールを構成する半導体素子を固定するための保持部を備えることを特徴とするものである。
【００２４】
また、本発明の請求項１４に記載のマルチチップモジュールの製造方法は、請求項６から請求項１０の何れかに記載のマルチチップモジュールを製造するためのマルチチップモジュールの製造方法であって、各半導体素子に設けられた露出金属部が接触するように、半導体素子同士を嵌め合わせる嵌め合わせ工程と、前記嵌め合わされた各半導体素子が良品か不良品かの検査を行う検査工程とを有し、前記検査工程により、一方の半導体素子が不良品で、他の一方の半導体素子が良品と判断された場合には、当該不良品と判断された一方の半導体素子を他の一方の半導体素子から抜き取り、再度、前記嵌め込み工程、及び前記検査工程を実行することを特徴とするものである。
【発明の効果】
【００２５】
本発明にかかる半導体装置、及び半導体装置の製造方法によれば、半導体素子を基板に嵌め込んだ際に、半導体素子及び基板にそれぞれ設けられた露出した金属部分を介して半導体素子と基板とが電気的に接続するため、はんだ等の接続手段を用いることなく半導体素子と基板とを接続することができるとともに、半導体素子に過大なストレスを与えることなく半導体素子を基板から取り外すことができるため、基板から半導体素子を取り外す際における半導体素子の破壊を防止することが可能になる。
【００２６】
また、製造した半導体素子の検査の結果、嵌め込んだ半導体素子が不良品であった場合には、基板から不良品である半導体素子を抜き取り、新たな半導体素子を嵌め込むといった作業を行うことにより、基板を廃棄することなく、新たな半導体装置を製造することが可能になる。
【００２７】
また、本発明にかかるマルチチップモジュール、及びマルチチップモジュールの製造方法によれば、一方の半導体素子に設けられた凸部を、他の一方の半導体素子に設けられた凹部に嵌め込むことにより、各半導体素子の露出した金属部分を介して、半導体素子間の電気的接続を確立できるため、はんだ等の接続手段を用いることなく半導体素子同士を接続することができるとともに、接続した各半導体素子に過大なストレスを与えることなく、一方の半導体素子から他方の半導体素子を取り外すことができ、半導体素子が破壊されるのを防止することが可能になる。
【００２８】
また、製造したマルチチップモジュールの検査の結果、一方の半導体素子が不良品であった場合には、他の一方の半導体素子から不良品である半導体素子を抜き取り、新たな半導体素子を嵌め込むといった作業を行うことにより、良品と判断された他の一方の半導体素子を用いて新たなマルチチップモジュールの製造を行うことが可能になる。
【００２９】
また、本発明にかかるリードフレームによれば、本発明のマルチチップモジュールを構成する半導体素子を載置するダイパットの高さを、各半導体素子の下面の位置の差に応じて設定するようにしたことにより、マルチチップモジュールを安定に保持することができ、マルチチップモジュールの組み立て歩留まりを上げることが可能になる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を図面を参照しながら、説明する。
（実施の形態１）
本発明の実施の形態１による半導体装置は、半導体素子を基板に嵌め込んだ際に、半導体素子及び基板の露出した金属部分を介して半導体素子と基板とが電気的に接続するようにしたものである。
【００３１】
以下、図１を用いて詳細に説明する。
図１は、本発明の実施の形態１による半導体装置の構成の一例を示す図である。
図１において、本発明にかかる半導体装置は、半導体素子１０１（第１の半導体素子）と、基板１１１とからなる。
【００３２】
半導体素子１０１の表面には、露出した金属部分であるメタル配線１０２が設けられ、メタル配線１０２と半導体素子１０１内の内部回路１０３とが電気的に接続されている。なお、メタル配線１０２は、半導体素子１０１の少なくとも１つ以上の面の表面に設けられていれば良く、例えば、図１に示すように半導体素子１０１の２つの面にわたってメタル配線１０２を設けるようにしてもよい。
【００３３】
一方で、基板１１１は、半導体素子１０１を嵌め込むための凹部１１２と、半導体素子１０１を実装した際に半導体素子１０１のメタル配線１０２と接触するように凹部１１２の内壁表面に形成された露出した金属部分である配線１１３とからなる。なお、配線１１３は、半導体素子１０１を凹部１１２に実装した際に、少なくとも、半導体素子１０１のメタル配線１０２と接触するように形成されていれば良く、例えば、図１に示すように基板１１１の複数の面にわたって配線１１３を設けるようにしてもよい。
【００３４】
次に、半導体素子１０１と基板１１１を用いた半導体装置の製造方法について説明する。
半導体素子１０１のメタル配線１０２と、基板１１１の配線１１２とは、ともに露出しているため、図１中の白抜き矢印のように、半導体素子１０１を基板１１１に設けられた凹部１１２に嵌め込めば、半導体素子１０１のメタル配線１０２と基板１１１の配線１１３とがそれぞれ接触することとなる。
【００３５】
これにより、半導体素子１０１と基板１１１とが電気的に接続されるので、半導体素子１０１と基板１１１とからなる半導体装置を得ることができる。
【００３６】
また、製造した半導体素子の検査の結果、嵌め込んだ半導体素子１０１が不良品であった場合には、基板１１１から不良品である半導体素子１０１を抜き取り、新たな半導体素子１０１を嵌め込むといった作業を容易に行うことができるため、基板１１１を廃棄することなく、良品の半導体装置を製造することが可能になる。
【００３７】
以上のように、本発明の実施の形態１による半導体装置によれば、半導体素子１０１を基板１１１に設けられた凹部１１２に嵌め込むことにより、半導体素子１０１と基板１１１との電気的接続を確立することができ、はんだ等の接続手段を用いることなく半導体素子１０１と基板１１１とを接続することが可能になるとともに、半導体素子１０１に過大なストレスを与えることなく半導体素子１０１を基板１１１から取り外すことができるため、基板１０１から半導体素子１０１を取り外す際における半導体素子１０１の破壊を防止することが可能になる。
【００３８】
また、製造した半導体素子の検査の結果、嵌め込んだ半導体素子１０１が不良品であった場合には、基板３１１から不良品である半導体素子１０１を抜き取り、新たな半導体素子１０１を嵌め込むといった作業を行うことにより、基板３１１を廃棄することなく、新たな半導体装置を製造することが可能になる。
【００３９】
（実施の形態２）
本発明の実施の形態２による半導体装置は、半導体素子を嵌め込むための基板に設けられた凹部を弾性を有する材料により形成したものである。
【００４０】
以下、図２を用いて詳細に説明する。
図２は、本発明の実施の形態２による半導体装置の構成の一例を示す図である。
図２において、本発明にかかる半導体装置は、半導体素子１０１（第１の半導体素子）と、基板２１１とからなる。
【００４１】
半導体素子１０１の表面には、露出した金属部分であるメタル配線１０２が設けられ、メタル配線１０２と半導体素子１０１内の内部回路１０３とが電気的に接続されている。なお、メタル配線１０２は、半導体素子１０１の少なくとも１つ以上の面の表面に設けられていれば良く、例えば、図２に示すように半導体素子１０１の２つの面にわたってメタル配線１０２を設けるようにしてもよい。
【００４２】
一方で、基板２１１は、半導体素子１０１を嵌め込むための凹部２１２と、半導体素子１０１を実装した際に半導体素子１０１のメタル配線１０２と接触するように凹部２１２の内壁表面に形成された露出した金属部分である配線２１３とからなる。なお、配線２１３は、半導体素子１０１を凹部２１２に実装した際に、少なくとも、半導体素子１０１のメタル配線１０２と接触するよう形成されていれば良く、例えば、図２に示すように基板２１１の複数の面にわたって配線２１３を設けるようにしてもよい。
【００４３】
また、本発明の実施の形態２による半導体装置では、基板２１１の凹部２１２の上部及び下部がゴム状部材などの弾性を有する材料２１４により形成されており、半導体素子１０１を基板２１１の凹部２１２に嵌め込む際、或いは半導体素子１０１を基板２１１から取り外す際に、凹部２１２の上下方向に生じる応力を吸収する役割を果たす。なお、この際、露光した金属部分である配線２１３の一部は、弾性を有する材料２１４により形成された凹部２１２上に設けられることとなる。
【００４４】
次に、半導体素子１０１と基板２１１を用いた半導体装置の製造方法についてであるが、これについては、前述した本発明の実施の形態１と同様であるためここでは説明を省略する。
【００４５】
以上のように、本発明の実施の形態２による半導体装置によれば、基板２１１の凹部２１２を弾性を有する材料２１４により形成したことにより、半導体素子１０１を基板２１１の凹部２１２に嵌め込む際、或いは半導体素子１０１を基板２１１の凹部２１２から取り外す際に、凹部２１２の上下方向に生じる応力を吸収することができるため、嵌め込み、或いは取り外し時の破壊の危険度を、前記実施の形態１による半導体装置より更に下げることが可能になる。
【００４６】
なお、本発明の実施の形態２による半導体装置では、基板２１１の凹部２１２の上部及び下部を弾性を有する材料により形成するものについて説明したが、弾性を有する材料により形成される位置は、凹部２１２に嵌め込まれた半導体素子１０１を移動させる際に応力がかかる位置であればよく、例えば、基板２１１の凹部２１２の全体を弾性を有する材料により形成するものの他、基板２１１の凹部２１２の表面のみを弾性を有する材料により形成してもよい。
【００４７】
（実施の形態３）
本発明の実施の形態３による半導体装置は、半導体素子をパッケージングしてなる基板に、他の半導体素子を嵌め込むことにより、半導体素子及び基板の露出した金属部分を介して、パッケージングされた半導体素子と嵌め込んだ半導体素子とが電気的に接続するようにしたものである。
【００４８】
以下、図３を用いて詳細に説明する。
図３は、本発明の実施の形態３による半導体装置の構成の一例を示す図である。
図３において、本発明にかかる半導体装置は、半導体素子１０１（第１の半導体素子）と、半導体素子３１２（第２の半導体素子）をパッケージングした基板３１１とからなる。
【００４９】
半導体素子１０１の表面には、露出した金属部分であるメタル配線１０２が設けられ、メタル配線１０２と半導体素子１０１内の内部回路１０３とが電気的に接続されている。なお、メタル配線１０２は、半導体素子１０１の少なくとも１つ以上の面の表面に設けられていれば良く、例えば、図３に示すように半導体素子１０１の２つの面にわたってメタル配線１０２を設けるようにしてもよい。
【００５０】
一方で、基板３１１は、露出した金属部分であるメタル配線３１３を有する半導体素子３１２を樹脂３１５によりパッケージングしたものであり、前述した実施の形態１、２の基板同様、半導体素子１０１を嵌め込むための凹部３１６を有する。
【００５１】
なお、半導体素子３１２をパッケージングした基板３１１は、露出した金属部分であるメタル配線３１３と半導体素子３１２内の内部回路３１４とが電気的に接続されており、半導体素子１０１を基板３１１の凹部３１６に嵌め込んだ際に、半導体素子１０１のメタル配線１０２と半導体素子３１２のメタル配線３１３とが接触するように、樹脂３１５によりパッケージングされている。
【００５２】
次に、半導体素子１０１と基板３１１を用いた半導体装置の製造方法について説明する。
半導体素子１０１のメタル配線１０２と、パッケージングされた半導体素子３１２のメタル配線３１３とは、ともに露出しているため、図３中の白抜き矢印のように、半導体素子１０１を基板３１１に設けられた凹部３１６に嵌め込めば、半導体素子１０１のメタル配線１０２とパッケージングされた半導体素子３１２のメタル配線３１３とがそれぞれ接触することとなる。
【００５３】
これにより、半導体素子１０１と基板３１１にパッケージングされた半導体素子３１２とが電気的に接続されるので、半導体素子１０１と半導体素子３１２をパッケージングした基板３１１とからなる半導体装置を得ることができる。
【００５４】
また、製造した半導体素子の検査の結果、嵌め込んだ半導体素子１０１が不良品であった場合には、基板３１１から不良品である半導体素子１０１を抜き取り、新たな半導体素子１０１を嵌め込むといった作業を容易に行うことができるため、基板３１１を廃棄することなく、良品の半導体装置を製造することが可能になる。
【００５５】
以上のように、本発明の実施の形態３による半導体装置によれば、半導体素子１０１を基板３１１に設けられた凹部３１６に嵌め込むことにより、半導体素子１０１とパッケージングされた半導体素子３１２との電気的接続を確立することができ、はんだ等の接続手段を用いることなく半導体素子１０１とパッケージングされた半導体素子３１２とを接続することが可能になるとともに、半導体素子１０１や半導体素子３１２に過大なストレスを与えることなく半導体素子１０１を基板３１１から取り外すことができるため、基板３１１から半導体素子１０１を取り外す際における半導体素子１０１の破壊を防止することが可能になる。
【００５６】
特に、マイコンに代表される外部メモリを必要とするシステムにおいて、半導体素子１０１を外部メモリ、半導体素子３１２をマイコンとすれば、半導体素子１０１である外部メモリの容量変更が容易となる効果が得られる。
【００５７】
なお、本発明の実施の形態３では、基板３１１に設けられた凹部３１６の材質について特に言及しなかったが、実施の形態２で説明したように凹部３１６を弾性を有する材料で形成した場合には、半導体素子１０１を基板３１１の凹部３１６に嵌め込む際、或いは半導体素子１０１を基板３１１の凹部３１６から取り外す際に、凹部３１６の上下方向に生じる応力を吸収することができるため、取り外し時の破壊の危険度をより低くすることが可能になる。
【００５８】
（実施の形態４）
本発明の実施の形態４による半導体装置は、前記実施の形態１で説明した半導体装置の基板に検査回路を接続したものである。
【００５９】
以下、図４を用いて詳細に説明する。
図４は、本発明の実施の形態４による半導体装置の構成の一例を示す図である。
図４において、本発明にかかる半導体装置は、半導体素子１０１（第１の半導体素子）と、基板１１１とからなる。なお、本発明の実施の形態４による半導体装置は、基板１１１と検査回路４１５とが配線４１４を介して接続されている点において、前記本発明の実施の形態１による半導体装置と相違するものであり、他の箇所は前述した本発明の実施の形態１による半導体装置と同様であるため、ここでは同じ符号を付し、説明を省略する。
【００６０】
本発明の実施の形態４による半導体装置は、前記実施の形態１と同様、図９中の白抜き矢印のように、半導体素子１０１を基板１１１に嵌め込むことにより、半導体素子１０１のメタル配線１０２と基板１１１の配線１１３とが電気的に接続されることとなる。
【００６１】
また、基板１１１の配線１１３は、配線４１４によって、検査回路４１５と接続されているため、結果として、半導体素子１０１は、メタル配線１０２、配線１１３、４１４を介して検査回路４１５と接続されることとなり、半導体素子１０１を基板１１１に嵌め込むことのみによって、半導体素子１０１の検査が可能となる。
【００６２】
以上のように、本発明の実施の形態４による半導体装置によれば、半導体素子１０１を基板１１１に設けられた凹部１１２に嵌め込むことのみにより、簡単に半導体素子１０１の検査を行うことが可能になる。
【００６３】
特に、半導体素子に対するバーンインとよばれるスクリーニング工程では、簡単な信号を用いて実施できることが多いため、半導体素子１０１のメタル配線１０２をあらかじめ規則的に配置していれば、複数の品種に対して１つの装置でバーンインを与えることができ、半導体素子のスループット向上に寄与することが可能になる。
【００６４】
なお、本発明の実施の形態４では、前記実施の形態１で説明した半導体装置に検査回路４１５を設けたものについて説明したが、前記実施の形態２、３で説明した半導体装置に検査回路４１５を設けた場合であっても同様の効果を得ることができる。
【００６５】
（実施の形態５）
本発明の実施の形態５によるマルチチップモジュールは、一方の半導体素子に設けられた凸部を、他の一方の半導体素子に設けられた凹部に嵌め込むことにより、半導体素子の露出した金属部分を介して、半導体素子間の電気的接続を確立するようにしたものである。
【００６６】
以下、図５を用いて詳細に説明する。
図５は、本発明の実施の形態５によるマルチチップモジュールの構成の一例を示す図である。
図５において、本発明にかかるマルチチップモジュールは、半導体素子５０１（第３の半導体素子）と、半導体素子５１１（第４の半導体素子）とからなる。
【００６７】
半導体素子５０１は、半導体素子５１１の凹部５１４に嵌め込むための凸部５０４と、凸部５０４の表面に設けられた露出した金属部分であるメタル配線５０２とを有するものであり、メタル配線５０２は、半導体素子５０１内の内部回路５０３と電気的に接続されている。なお、ここで凸部５０４は、半導体素子５１１の凹部５１４と嵌合する半導体素子５０１の一部のことを意味する。
【００６８】
一方で、半導体素子５１１は、半導体素子５０１の凸部５０４を嵌め込むための凹部５１４と、凹部５１４の内壁表面に設けられた露出した金属部分であるメタル配線５１２とを有するものであり、メタル配線５１２は、半導体素子５１１内の内部回路５１３と電気的に接続されている。なお、ここで凹部５１４は、半導体素子５０１の凸部５０４と嵌合するように形成されている。
【００６９】
また、さらに、メタル配線５０２、及びメタル配線５１２は、半導体素子５０１の凸部５０４を半導体素子５１１の凹部５１４に嵌め込んだ際に、半導体素子５０１のメタル配線５０２と半導体素子５１１のメタル配線５１２とが接触するように配置されている。
【００７０】
次に、半導体素子５０１、５１１を用いたマルチチップモジュールの製造方法について説明する。
半導体素子５０１のメタル配線５０２と、半導体素子５１１のメタル配線５１２とは、ともに露出しているため、図５中の白抜き矢印のように、半導体素子５０１の凸部５０４を半導体素子５１１の凹部５１４に嵌め込めば、半導体素子５０１のメタル配線５０２と半導体素子５１１のメタル配線５１２とがそれぞれ接触することとなる。
【００７１】
これにより、半導体素子５０１と半導体素子５１１とが電気的に接続されるので、半導体素子５０１と半導体素子５１１とからなるマルチチップモジュールを得ることができる。
【００７２】
次に、マルチチップモジュールの検査工程も含め、図６を用いてマルチチップモジュールの製造方法についてさらに詳細に説明する。
図６は、マルチチップモジュールの製造方法を示したフローチャートである。
【００７３】
（ステップＳ１０１）先ず、図５中の白抜き矢印のように、半導体素子５０１の凸部５０４を半導体素子５１１の凹部５１４に嵌め込み、半導体素子５０１と半導体素子５１１とを電気的に接続させる。
【００７４】
（ステップＳ１０２）次に、マルチチップモジュールの動作テストを行い、嵌め合わされた各半導体素子５０１、及び５１１がそれぞれ良品か不良品かの検査を行う。
【００７５】
この際、半導体素子５０１、及び５１１のうちの一方の半導体素子のみが不良品と判断された場合には、ステップＳ１０３に行く。
【００７６】
一方で、半導体素子５０１、及び５１１がともに良品と判断された場合には、当該マルチチップモジュールを製品として出荷し、また、半導体素子５０１、及び５１１がともに不良品と判断された場合には、当該マルチチップモジュールを廃棄して、処理を終了する。
【００７７】
（ステップＳ１０３）半導体素子５０１、及び５１１のうちの一方の半導体素子のみが不良品と判断された場合には、不良品と判断された半導体素子を他の一方の半導体素子から抜き取り、不良品と判断された半導体素子を廃棄するとともに、良品と判断された半導体素子を用いて新たなマルチチップモジュールを製造すべく、ステップＳ１０１に行く。
【００７８】
以上のように、本発明の実施の形態５によるマルチチップモジュールによれば、半導体素子５０１の凸部５０４を半導体素子５１１の凹部５１４に嵌め込むことにより、半導体素子の露出した金属部分を介して、半導体素子５０１と半導体素子５１１との電気的接続を確立することができ、はんだ等の接続手段を用いることなく半導体素子５０１と半導体素子５１１とを接続することが可能になるとともに、半導体素子５０１、及び５１１に過大なストレスを与えることなく一方の半導体素子５０１から他方の半導体素子５１１を取り外すことができるため、取り外し時に半導体素子５０１、及び５１１が破壊してしまうことを防止することが可能になる。
【００７９】
また、製造したマルチチップモジュールの検査の結果、一方の半導体素子が不良品であった場合には、他の一方の半導体素子から不良品である半導体素子を抜き取り、新たな半導体素子を嵌め込むといった作業を行うことにより、良品と判断された他の一方の半導体素子を用いて新たなマルチチップモジュールの製造を行うことが可能になる。
【００８０】
（実施の形態６）
本発明の実施の形態６によるマルチチップモジュールは、半導体素子に設けられる凸部及び凹部を、半導体素子のトランジスタが形成されている面に設け、当該凸部及び凹部を用いて半導体素子間の電気的接続を確立するようにしたものである。
【００８１】
以下、図７を用いて詳細に説明する。
図７は、本発明の実施の形態７によるマルチチップモジュールの構成の一例を示す図である。
【００８２】
図７において、本発明にかかるマルチチップモジュールは、半導体素子７０１（第３の半導体素子）と、半導体素子７１１（第４の半導体素子）とからなる。なお、本発明の実施の形態６によるマルチチップモジュールと、前記本発明の実施の形態５によるマルチチップモジュールとの相違点は、半導体素子の凸部及び凹部が半導体素子のトランジスタが形成されている面に設けられている点であり、他の箇所は前述した本発明の実施の形態５によるマルチチップモジュールと同様であるため、ここでは同じ符号を付し、説明を省略する。
【００８３】
半導体素子７０１の凸部７０４は、半導体素子７１１の凹部７１４と嵌合するように形成されたものであり、半導体素子７０１のトランジスタが形成されている面に設けられている。
【００８４】
また、半導体素子７１１の凹部７１４は、半導体素子７０１の凸部７０４を嵌め込むためのものであり、半導体素子７１１のトランジスタが形成されている面に設けられている。
【００８５】
以上のように、本発明の実施の形態６によるマルチチップモジュールによれば、半導体素子が有する凸部７０４、及び凹部７１４をトランジスタが形成されている面に設けるようにしたことにより、半導体素子の端面に凸部又は凹部を設けるために必要な製造上特殊な工程を行うことなく、トランジスタを形成する際に、同時に半導体素子の凸部７０４、及び凹部７１４を形成することが可能になる。
【００８６】
なお、本発明の実施の形態６によるマルチチップモジュールによれば、半導体素子が有する凸部７０４及び凹部７１４を、ともに半導体素子のトランジスタが形成されている面に設けるものについて説明したが、凸部７０４又は凹部７１４の何れか一方のみをトランジスタが形成されている面に設けるようにしてもよい。
【００８７】
（実施の形態７）
本発明の実施の形態７によるマルチチップモジュールは、一方の半導体素子のトランジスタが形成されている面に複数設けられた凸部を、他の一方の半導体素子のトランジスタが形成されている面に複数設けられた凹部に嵌め込むことにより、半導体素子の露出した金属部分を介して、半導体素子間の電気的接続を確立するようにしたものである。
【００８８】
以下、図８を用いて詳細に説明する。
図８は、本発明の実施の形態７によるマルチチップモジュールの構成の一例を示す図である。
【００８９】
図８において、本発明にかかるマルチチップモジュールは、半導体素子８０１（第５の半導体素子）と、半導体素子８１１（第６の半導体素子）とからなる。なお、本発明の実施の形態７によるマルチチップモジュールは、半導体素子のトランジスタが形成されている面に複数の凸部８０４又は凹部８１４が設けられている点において、前記本発明の実施の形態６によるマルチチップモジュールと相違するものであり、他の箇所は前述した本発明の実施の形態６で説明したマルチチップモジュールと同様である。
【００９０】
半導体素子８０１は、トランジスタが形成されている面に設けられた２つの凸部８０４と、２つの凸部８０４の少なくとも一方の表面に設けられた、素子内部の内部回路（図示せず）と接続する露出した金属部分とを有する。
【００９１】
一方で、半導体素子８１１は、トランジスタが形成されている面に設けられた、半導体素子８０１の２つの凸部８０４を嵌め込むための２つの凹部８１４と、２つの凹部８１４の少なくとも一方の内壁表面に設けられた、素子内部の内部回路（図示せず）と接続する露出した金属部分とを有する。
【００９２】
また、半導体素子８０１の露出した金属部分、及び半導体素子８１１の露出した金属部分は、半導体素子８１１の２つの凹部８１４に半導体素子８０１の２つの凸部８０４をそれぞれ嵌め込んだ際に接触するよう形成されている。
【００９３】
これにより、半導体素子８０１の２つの凸部８０４と、半導体素子８１１の２つの凹部８１４とを嵌め合わせた際には、半導体素子８０１と半導体素子８１１との電気的接続が確立されると共に、半導体素子間の接触面積を増大させることが可能になる。
【００９４】
以上のように、本発明の実施の形態７によるマルチチップモジュールによれば、半導体素子同士を嵌め合わせた際の接触面積を増大させることができ、半導体素子間の接着性が強くなり組み立て歩留まりを上げることができるとともに、半導体素子間でやり取りする信号線の本数を増やすことも可能になる。
【００９５】
なお、本発明の実施の形態７によるマルチチップモジュールでは、図８に示すように、各半導体素子に凸部８０４又は凹部８１４をそれぞれ２つ設けたものについて説明したが、各半導体素子に設けられる凸部８０４又は凹部８１４の個数については特に限定はない。
【００９６】
（実施の形態８）
本発明の実施の形態８によるマルチチップモジュールは、一方の半導体素子のトランジスタが形成されている面に複数設けられた凸部及び凹部と、他の一方の半導体素子のトランジスタが形成されている面に複数設けられた凹部及び凸部とを嵌合させることにより、半導体素子の露出した金属部分を介して、半導体素子間の電気的接続を確立するようにしたものである。
【００９７】
以下、図９を用いて詳細に説明する。
図９は、本発明の実施の形態８によるマルチチップモジュールの構成の一例を示す図である。
【００９８】
図９において、本発明にかかるマルチチップモジュールは、半導体素子９０１（第７の半導体素子）と、半導体素子９１１（第８の半導体素子）とからなる。なお、本発明の実施の形態８によるマルチチップモジュールは、各半導体素子のトランジスタが形成されている面に、それぞれ少なくとも１つ以上の凸部９０４、９１５、及び凹部９０５、９１４が設けられている点において、前記本発明の実施の形態６によるマルチチップモジュールと相違するものであり、他の箇所は前述した本発明の実施の形態６で説明したマルチチップモジュールと同様である。
【００９９】
半導体素子９０１は、トランジスタが形成されている面に設けられた凸部９０４及び凹部９０５と、凸部９０４及び凹部９０５の少なくとも１つの表面に設けられた、素子内部の内部回路（図示せず）と接続する露出した金属部分とを有する。
【０１００】
一方で、半導体素子９１１は、トランジスタが形成されている面に設けられた、半導体素子９０１の凸部９０４及び凹部９０５とそれぞれ嵌合する凹部９１４及び凸部９１５と、凹部９１４及び凸部９１５の少なくとも１つの内壁表面に設けられた、素子内部の内部回路（図示せず）と接続する露出した金属部分とを有する。
【０１０１】
また、半導体素子９０１の露出した金属部分、及び半導体素子９１１の露出した金属部分は、半導体素子９１１の凸部９０４及び凹部９０５に半導体素子９１１の凹部９１４及び凸部９１５をそれぞれ嵌め込んだ際に接触するよう形成されている。
【０１０２】
これにより、半導体素子９０１の凸部９０４及び凹部９０５と、半導体素子９１１の凹部９１４及び凸部９１５とを嵌め合わせた際には、半導体素子９０１と半導体素子９１１との電気的接続が確立されると共に、半導体素子間の接触面積を増大させることが可能になる。
【０１０３】
以上のように、本発明の実施の形態８によるマルチチップモジュールによれば、半導体素子同士の接触面積を増大させることができ、半導体素子間の接着性が強くなり組み立て歩留まりを上げることができるとともに、半導体素子間でやり取りする信号線の本数を増やすことも可能になる。
【０１０４】
また、特に、本発明の実施の形態８によるマルチチップモジュールでは、各半導体素子が凸部９０４、９１５、及び凹部９０５、９１４を有し、これらがそれぞれ嵌合することにより、より強い接着性を得ることができる。
【０１０５】
なお、本発明の実施の形態８によるマルチチップモジュールでは、図９に示すように、各半導体素子が凸部と凹部をそれぞれ１個づつ有するものについて説明したが、各半導体素子に設けられる凸部及び凹部の個数については特に限定はない。
【０１０６】
（実施の形態９）
本発明の実施の形態９によるマルチチップモジュールは、一方の半導体素子が有する凹部を、該凹部の開口端に向かって徐々に広がる斜面或いは曲面を有する形状とし、他の一方の半導体素子が有する凸部を、一方の半導体素子が有する凹部と嵌合するように形成したものである。
【０１０７】
以下、図１０を用いて詳細に説明する。
図１０は、本発明の実施の形態９によるマルチチップモジュールの構成の一例を示す図である。
【０１０８】
図１０において、本発明にかかるマルチチップモジュールは、半導体素子１００１と、半導体素子１０１１とからなる。なお、本発明の実施の形態９によるマルチチップモジュールは、半導体素子１０１１の凹部１０１４が、該凹部１０１４の底部から開口部に向かって徐々に広がる斜面或いは曲面を有する形状をとるとともに、半導体素子１００１の凸部１００４が半導体素子１０１１の凹部１０１４と嵌合する形状を有するように形成されている点において、前記本発明の実施の形態５によるマルチチップモジュールと相違するものであり、他の箇所は前述した本発明の実施の形態５によるマルチチップモジュールと同様であるため、ここでは同じ符号を付し、説明を省略する。
【０１０９】
半導体素子１０１１が有する凹部１０１４は、該凹部１０１４の開口端に向かって徐々に広がる斜面或いは曲面を有する形状をとる。即ち、凹部１０１４の形状は、図１０に示すような断面形状がＶ字状の形状を有するものの他、開口端に向かって徐々に広がるよう形成された断面形状がＵ字状の形状など、該凹部１０１４の開口端に向かって徐々に広がる斜面或いは曲面を有するものであればよい。
【０１１０】
また、半導体素子１００１が有する凸部１００４は、半導体素子１０１１の凹部１０１４と嵌合するように形成されている。
【０１１１】
これにより、半導体素子１０１１の凹部１０１４と半導体素子１００１の凸部１００４とを嵌め合わせる際、或いは半導体素子１０１１の凹部１０１４から半導体素子１００１の凸部１００４を抜き取る際に、半導体素子１０１１の凹部１０１４に生じる応力を、該凹部１０１４の開口端に向かって徐々に広がる斜面或いは曲面に沿って分散させることが可能になる。
【０１１２】
以上のように、本発明の実施の形態９によるマルチチップモジュールによれば、半導体素子１０１１の凹部１０１４が、該凹部１０１４の開口端に向かって徐々に広がる斜面或いは曲面を有する形状をとるとともに、半導体素子１００１の凸部１００４が半導体素子１０１１の凹部１０１４と嵌合する形状を有することにより、半導体素子１０１１の凹部１０１４と半導体素子１００１の凸部１００４とを嵌め合わせる際、或いは半導体素子１０１１の凹部１０１４から半導体素子１００１の凸部１００４を抜き取る際に、半導体素子１０１１の凹部１０１４に生じる応力を、該凹部１０１４の開口端に向かって徐々に広がる斜面或いは曲面に沿って分散させることができ、嵌め合わせ、或いは抜き取り時の破壊の危険度を低下させることが可能になる。
【０１１３】
なお、本発明の実施の形態９によるマルチチップモジュールでは、前記実施の形態５によるマルチチップモジュールを構成する半導体素子の凸部及び凹部の形状を変更するものについて説明したが、前記実施の形態６から８で説明したマルチチップモジュールを構成する半導体素子の凸部及び凹部の形状を同様に変更するようにしてもよく、この場合にも本発明の実施の形態９によるマルチチップモジュールと同様の効果を得ることができる。
【０１１４】
（実施の形態１０）
本発明の実施の形態１０によるリードフレームは、本発明のマルチチップモジュールを構成する半導体素子をそれぞれ載置するダイパットの高さを、各半導体素子の下面の位置の差に応じて設定するようにしたものである。
【０１１５】
以下、図１１を用いて詳細に説明する。
図１１は、本発明の実施の形態１０によるリードフレームの構成の一例を示す図である。
【０１１６】
図１１において、本発明にかかるリードフレームは、ダイパット１１０１、１１１１、リード１１０２、１１１２とからなり、ダイパット１１０１とリード１１０２が金ワイヤ１１３１により、ダイパット１１１１とリード１１１２が金ワイヤ１１３２により接続されている。なお、マルチチップモジュールを構成する半導体素子５０１及び５１１は、前記実施の形態５によるマルチチップモジュールを構成する半導体素子と同様であるため、ここでは同じ符号を付し、説明を省略する。
【０１１７】
ダイパット１１０１は、半導体素子５０１を載置するためのダイパットであり、ここでは半導体素子５０１が半導体素子５０１用のダイパット１１０１に接着されている。また、ダイパット１１１１は、半導体素子５１１を載置するためのダイパットであり、ここでは半導体素子５１１が半導体素子５１１用のダイパット１１１１に接着されている。
【０１１８】
また、図１１中の１１４１は、ダイパット１１０１とダイパット１１１１との高さの差を示したものであり、該ダイパット１１０１とダイパット１１１１との高さの差１１４１は、半導体素子５０１と半導体素子５１１を嵌め合わせた際の、各半導体素子５０１及び５１１の下面の位置の差と同じになるように設定されている。
【０１１９】
以上のように、本発明の実施の形態１０によるリードフレームによれば、マルチチップモジュールを構成する各半導体素子を載置するダイパットの高さを、各半導体素子の下面の位置の差に応じて設定するようにしたことにより、マルチチップモジュールを安定に保持することができ、マルチチップモジュールの組み立て歩留まりを上げることが可能になる。
【０１２０】
（実施の形態１１）
本発明の実施の形態１１によるリードフレームは、前記本発明の実施の形態１０によるリードフレームの各ダイパットに半導体素子を固定するための保持部をさらに設けたものである。
【０１２１】
以下、図１２を用いて詳細に説明する。
図１２は、本発明の実施の形態１１によるリードフレームの構成の一例を示す図である。
【０１２２】
図１２において、本発明にかかるリードフレームは、ダイパット１２０１、１２１１、リード１２０２、１２１２、保持部１２０３、１２１３とからなり、ダイパット１２０１とリード１２０２が金ワイヤ１２３１により、ダイパット１２１１とリード１２１２が金ワイヤ１２３２により接続されている。なお、マルチチップモジュールを構成する半導体素子５０１及び５１１は、前記実施の形態５によるマルチチップモジュールを構成する半導体素子と同様であるため、ここでは同じ符号を付し、説明を省略する。また、前記実施の形態１０によるリードフレームと同じ構成要素についても、ここでは同じ符号を付し、説明を省略する。
【０１２３】
保持部１２０３及び１２１３は、ダイパット１２０１及び１２１１上に接着された半導体素子５０１及び５１１を保持するためのダイパット１２０１及び１２１１に設けられたツメ等の保持部である。
【０１２４】
以上のように、本発明の実施の形態１１によるリードフレームによれば、リードフレームの各ダイパット１２０１及び１２１１に半導体素子を固定するための保持部１２０３及び１２１３を設けたことにより、マルチチップモジュールの位置が固定されるため、半導体素子５０１と半導体素子５１１とによりマルチチップモジュールを組み立てた際に、半導体素子５０１と半導体素子５１１とが外れにくくなるという効果があり、これによりマルチチップモジュールの組み立て歩留りを上げることが可能になる。
【産業上の利用可能性】
【０１２５】
本発明にかかる半導体装置、マルチチップモジュール、リードフレーム、並びに半導体装置及びマルチチップモジュールの製造方法は、基板や半導体素子に大きなダメージを与えることなく、半導体素子と基板との脱着、或いは半導体素子同士の脱着を容易に行うことができるため、大変有用である。
【図面の簡単な説明】
【０１２６】
【図１】本発明の実施の形態１による半導体装置の構成の一例を示す図である。
【図２】本発明の実施の形態２による半導体装置の構成の一例を示す図である。
【図３】本発明の実施の形態３による半導体装置の構成の一例を示す図である。
【図４】本発明の実施の形態４による半導体装置の構成の一例を示す図である。
【図５】本発明の実施の形態５によるマルチチップモジュールの構成の一例を示す図である。
【図６】本発明の実施の形態５によるマルチチップモジュールの製造方法を示したフローチャートである。
【図７】本発明の実施の形態６によるマルチチップモジュールの構成の一例を示す図である。
【図８】本発明の実施の形態７によるマルチチップモジュールの構成の一例を示す図である。
【図９】本発明の実施の形態８によるマルチチップモジュールの構成の一例を示す図である。
【図１０】本発明の実施の形態９によるマルチチップモジュールの構成の一例を示す図である。
【図１１】本発明の実施の形態１０によるリードフレームの構成の一例を示す図である。
【図１２】本発明の実施の形態１１によるリードフレームの構成の一例を示す図である。
【符号の説明】
【０１２７】
１０１  第１の半導体素子
１０２  メタル配線
１０３  内部回路
１１１  基板
１１２  凹部
１１３  配線
２１１  基板
２１２  凹部
２１３  配線
２１４  弾性を有する材料
３１１  基板
３１２  第２の半導体素子
３１３  メタル配線
３１４  内部回路
３１５  樹脂
３１６  凹部
４１４  検査回路接続用配線
４１５  検査回路
５０１  第３の半導体素子
５０２  メタル配線
５０３  内部回路
５０４  凸部
５１１  第４の半導体素子
５１２  メタル配線
５１３  内部回路
５１４  凹部
７０１  第３の半導体素子
７０４  凸部
７１１  第４の半導体素子
７１４  凹部
８０１  第５の半導体素子
８０４  凸部
８１１  第６の半導体素子
８１４  凹部
９０１  第７の半導体素子
９０４  凸部
９０５  凹部
９１１  第８の半導体素子
９１４  凹部
９１５  凸部
１００１  半導体素子
１００４  凸部
１０１１  半導体素子
１０１４  凹部
１１０１、１１１１  ダイパット
１１０２、１１１２  リード
１１３１、１１３２  金ワイヤ
１２０１、１２１１  ダイパット
１２０２、１２１２  リード
１２０３、１２１３  保持部
１２３１、１２３２  金ワイヤ
【図１】
2005340527.tif 000003
【図２】
2005340527.tif 000004
【図３】
2005340527.tif 000005
【図４】
2005340527.tif 000006
【図５】
2005340527.tif 000007
【図６】
2005340527.tif 000008
【図７】
2005340527.tif 000009
【図８】
2005340527.tif 000010
【図９】
2005340527.tif 000011
【図１０】
2005340527.tif 000012
【図１１】
2005340527.tif 000013
【図１２】
2005340527.tif 000014