(57)【特許請求の範囲】
【請求項１】
配線層が形成された電子部品と前記配線層に対応した導体層が形成された基板とを、前記配線層及び前記導体層が対向するように配置して、該両層をろう材を介して接続する電子部品の実装方法であって、
回路が形成された電子部品の回路形成面を絶縁性シート材により覆う工程と、
前記絶縁性シート材を選択的に除去して前記電子部品の回路形成面を選択的に露出する開口を形成した後、該開口から前記絶縁性シート材に沿って前記電子部品の外部方向に引出すように配線層を形成する工程と、
前記配線層のろう付け予定個所を露出し、かつ前記ろう付け予定個所以外をマスクするソルダーレジストを前記配線層上に形成する工程と、
前記配線層及び前記絶縁性シート材を含む一体化構成部を前記電子部品の側面に向かって屈曲して、前記配線層の前記ろう付け予定個所を前記電子部品の側面に位置させる工程と、
前記電子部品を配置する貫通孔が形成され、該貫通孔の内壁面に前記配線層に対応した導体層が形成された基板を用意して、該基板の前記貫通孔に前記電子部品を配置する工程と、
前記電子部品の前記配線層と前記基板の導体層とをろう材により接続する工程と、
を含むことを特徴とする電子部品の実装方法。
【請求項２】
前記配線層の前記ろう付け予定個所を前記電子部品の側面に位置させる工程の前に、
前記配線層の前記ろう付け予定個所にろう材を供給する工程と、
を含むことを特徴とする請求項１記載の電子部品の実装方法。
【請求項３】
前記配線層の前記ろう付け予定個所を前記電子部品の側面に位置させる工程において
前記基板の前記貫通孔の平面的な大きさが前記屈曲の後の前記電子部品の平面的な大きさと略同じか、あるいは小さめになるように前記一体化構成部を屈曲させる、
ことを特徴とする請求項１又は２記載の電子部品の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子部品の実装方法に係り、詳しくは、配線層が形成された電子部品とその配線層に対応した導体層が形成された配線基板（以下、基板とも称する）とが、配線層及び導体層が対向するように配置されて、これら両層がろう材を介して接続される電子部品の実装方法に関する。
【背景技術】
【０００２】
電子部品の代表として知られているＬＳＩなどの半導体装置が各種の電子機器に広く用いられているが、電子機器の軽薄短小化、高速化、高機能化及び多機能化などの要望に応じて、用いられるＬＳＩも小型化、薄型化及び外部電極の狭ピッチ化などへ進展している。このような観点から、最近のＬＳＩはベアチップ、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ  Ｐａｃｋａｇｅ）などの超小型のＬＳＩパッケージが採用されるようになってきている。さらに、より高密度実装を実現するためのＬＳＩとして、小型の高密度配線が形成された基板上に複数のＬＳＩチップを搭載したＭＣＭ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）も実用化されている。このように、複数のＬＳＩチップを基板上に搭載する場合、各ＬＳＩチップは基板の平面方向に配置されるか、基板の垂直方向に積層される。
【０００３】
図１０は、ベアチップを用いた従来の電子部品の実装構造の一例を示すもので、この電子部品の実装構造１００は、表面側に電極パッド（図示せず）が形成されたＬＳＩチップ１０１が、裏面側に外部電極となるはんだボール１０２が形成された基板１０３上に搭載されて、ＬＳＩチップ１０１の前記電極パッドと基板１０３の対応した電極端子（図示せず）との間はボンディングワイヤ１０４により接続されるとともに、ＬＳＩチップ１０１の周囲は樹脂体１０５で封止されている。また、図１１は、ベアチップを用いた従来の電子部品の実装構造の他の例を示すもので、この電子部品の実装構造２００は、表面側にはんだバンプ２０４が形成されたＬＳＩチップ２０１が反転されて、裏面側にはんだボール２０２が形成された基板２０３上に搭載されて、ＬＳＩチップ２０１のはんだバンプ２０４と基板２０３の対応した電極端子（図示せず）との間はフリップチップボンディングにより接続されるとともに、ＬＳＩチップ２０１と基板２０３との隙間には樹脂体２０５が封入されている。
【０００４】
ところで、図１０及び図１１のそれぞれの実装構造１００，２００では、各ＬＳＩチップ１０１、２０１がそれぞれ基板１０３，２０３上に搭載されるので、各基板１０３、２０３の厚み分厚くなって薄型化を図るのが困難なので、それぞれ図１２及び図１３に示したような、キャビティ基板を用いる改良された実装構造１００Ａ、２００Ａが提供されている。すなわち、図１２の電子部品の実装構造１００Ａは、キャビティ基板１０３Ａを用いてそのキャビティ部１０６内にＬＳＩチップ１０１を配置し、一方、図１３の電子部品の実装構造２００Ａは、キャビティ基板２０３Ａを用いてそのキャビティ部２０６内の薄い別の基板２０７上にＬＳＩチップ２０１を搭載したものである。これらの構成により、各実装構造１００Ａ、２００Ａはそれぞれのキャビティ部１０６、２０６の略深さ分だけ薄型化が図れることになる。これらの電子部品の実装構造１００、１００Ａ、２００，２００Ａは、それぞれの外部電極としてのはんだボール１０２、２０２をリフローにより溶融させて、マザーボードに接続することによって、電子機器に組み込まれる。
【０００５】
また、近年の技術の発展に伴って、ＬＳＩチップを搭載する基板としてフレキシブル基板やフィルムキャリア基板などの屈曲性基板を用いた電子部品の実装構造も提供されている。図１４は、例えば、フィルムキャリア基板を用いた他の従来例を示すもので、この電子部品の実装構造３００は、フィルムキャリア基板３０３上に複数のＬＳＩチップ３０１を搭載した後、フィルムキャリア基板３０３を折り曲げて、３次元的な実装構造を実現したものである（特許文献１）。符号３０２は、フィルムキャリア基板３０３上のＬＳＩチップ３０１の搭載面と反対面に形成されたはんだボールである。このような実装構造３００によれば、屈曲性基板の特長を生かすことにより、容易に３次元的な実装構造が得られるので、より高密度実装が可能になる。
【０００６】
さらに、多数の半導体チップを基板上にフリップチップ実装した場合に、不良チップの局所的な修復作業を容易にするために、半導体チップを接続したキャリア基板を主基板に搭載し、キャリア基板の側壁に設けた接続部により両基板を接続するように構成した電子部品の実装構造が提供されている（特許文献２）。また、ＩＣチップを収容したリードレスパッケージを基板上に実装した場合に、接続不良部分の修正を容易にするために、穴を設けた基板のその穴にリードレスパッケージを装着し、穴の周囲に設けた応力吸収用の接続回路箔によりリードレスパッケージと基板とを接続するように構成した電子部品の実装構造が提供されている（特許文献３）。また、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプのパッケージ構造を有する半導体装置において、低コスト化及び小型化を図るために、キャビティ部が形成された枠体のそのキャビティ部に、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープに搭載された半導体チップを収納し、ＴＡＢテープの外部電極としてのはんだボールを設けるとともに、半導体チップと枠体との間をボンディングワイヤで接続するようにした構成の電子部品の実装構造が提供されている（特許文献４）。
【特許文献１】特開平１１−０４０６１８号公報
【特許文献２】特開２００２−１５８５０９号公報
【特許文献３】特開昭５６−１１０２４１号公報
【特許文献４】特開平０９−００８０７４号公報
【０００７】
なお、特許文献２には、本願発明で必須の要件としている電子部品を配置するための貫通孔が形成された基板については開示されておらず、本願発明の従来技術（図１３）で説明した基板と同形状の貫通孔がない基板が開示されているだけなので、本願発明の従来欠点を解消することはできない。
特許文献３には、穴を設けた基板が開示されているが、穴の周囲に設けた接続回路箔により穴に装着したリードレスパッケージと基板とを接続しているだけで、本願発明で必須の要件としている電子部品の配線層と基板の貫通孔の内壁面の導体層とをろう材により接続することは開示されていない。
特許文献４には、基板（枠体）のキャビティ部に電子部品（半導体チップ）を収納することが開示されているが、特許文献３と同様に、本願発明で必須の要件としている電子部品の配線層と基板の貫通孔の内壁面の導体層とをろう材により接続することは開示されていない。また、この特許文献４では、半導体チップと枠体とをボンディングワイヤにより接続しているが、本願発明の実装構造では薄型化の妨げとなるのでボンディングワイヤは用いない。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、前記した従来の電子部品の実装構造では、それぞれ次のような問題がある。
まず、図１２に示したような、キャビティ基板１０３Ａを用いた電子部品の実装構造１００Ａでは、キャビティ部１０６の略深さ分だけ薄型化を図ることが可能であるものの、ボンディングワイヤ１０４の高さはそのまま維持されているので、それほど薄型化の効果が得られない。また、図１３に示したような、フリップチップボンディングによるキャビティ基板２０３を用いた電子部品の実装構造２００Ａでは、実装構造１００Ａと同じくキャビティ部２０６の略深さ分だけ薄型化が可能であるものの、チップ２０１の直下部分に別の基板２０７が必要になるため、この基板２０７の厚さ分だけ薄型化が妨げられることになる。
次に、図１４に示したような、フィルムキャリア基板３０３を用いた電子部品の実装構造３００では、基板として折り曲げ可能なフィルムキャリア基板３０３を用いているので、必然的に配線層数が少なくなるため、多ピン（多外部電極）のＬＳＩチップを搭載することが困難になる。ここで、搭載するＬＳＩチップの多ピン化を図ろうとすると、多くの配線が必要となって、配層の細線化や多層化が避けられなくなるので、折り曲げ性が低下するようになる。したがって、限られた製品例えば、比較的ピン数が少ないメモリ製品などに適用対象が限られてくる。
【０００９】
この発明は、上述の事情に鑑みてなされたもので、多ピン化が容易であり、かつ薄型化を図ることができるようにした電子部品の実装方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、この発明の構成は、配線層が形成された電子部品と前記配線層に対応した導体層が形成された基板とを、前記配線層及び前記導体層が対向するように配置して、該両層をろう材を介して接続する電子部品の実装方法に係り、回路が形成された電子部品の回路形成面を絶縁性シート材により覆う工程と、前記絶縁性シート材を選択的に除去して前記電子部品の回路形成面を選択的に露出する開口を形成した後、該開口から前記絶縁性シート材に沿って前記電子部品の外部方向に引出すように配線層を形成する工程と、前記配線層のろう付け予定個所を露出し、かつ前記ろう付け予定個所以外をマスクするソルダーレジストを前記配線層上に形成する工程と、前記配線層及び前記絶縁性シート材を含む一体化構成部を前記電子部品の側面に向かって屈曲して、前記配線層の前記ろう付け予定個所を前記電子部品の側面に位置させる工程と、前記電子部品を配置する貫通孔が形成され、該貫通孔の内壁面に前記配線層に対応した導体層が形成された基板を用意して、該基板の前記貫通孔に前記電子部品を配置する工程と、前記電子部品の前記配線層と前記基板の導体層とをろう材により接続する工程と、を含むことを特徴としている。
【発明の効果】
【００１２】
このように、この発明の構成によれば、配線層が形成された電子部品と配線層に対応した導体層が形成された基板とが、配線層及び導体層が対向するように配置されて、両層がろう材を介して接続される電子部品の実装構造において、配線層が側面に形成された電子部品が、電子部品を配置する貫通孔が形成されかつ貫通孔の内壁面に前記配線層に対応した導体層が形成された基板の前記貫通孔に配置されて、配線層と導体層とがろう材を介して接続されるので、従来のようなボンディングワイヤは用いないのでワイヤループの高さが生じない。また、従来のフリップチップボンディングのようなチップ直下部分の別な基板も不要になる。また、フィルムキャリア基板などの屈曲性基板も不要なので配線層数に制限を受けることもなくなる。したがって、多ピン化が容易であり、かつ薄型化を図ることができる電子部品の実装構造が得られる。
【発明を実施するための最良の形態】
【００１３】
電子部品の実装構造１０は、第１配線層１Ａ、第２配線層１Ｂが表面側から側面に引出されるように形成されたＬＳＩチップ（電子部品）２が、略中央部に貫通孔３が形成されこの貫通孔３の内壁面４に第１導体層５Ａ、第２導体層５Ｂが形成された基板６の前記貫通孔３に配置されて、第１配線層１Ａと第１導体層５Ａとがはんだ（ろう材）７Ａを介して接続されるとともに、第２配線層１Ｂと第２導体層５Ｂとがはんだ７Ｂを介して接続される。
【実施形態１】
【００１４】
図１は、この発明の実施形態１である電子部品の実装構造の概略構成を示す平面図、図２は同電子部品の実装構造の概略構成を示す底面図、図３は図１のＡ‐Ａ矢視断面図、図４は同電子部品の実装構造の主要部の概略構成図を示す斜視図である。
この例の電子部品の実装構造１０は、図１〜図３に示すように、例えばＡｌから成る第１配線層１Ａ、第２配線層１Ｂが表面側から側面に引出されるように形成されたＬＳＩチップ（電子部品）２が、略中央部に貫通孔３が形成されこの貫通孔３の内壁面４に例えばＣｕから成る第１導体層５Ａ、第２導体層５Ｂが形成された基板６の前記貫通孔３に配置されて、第１配線層１Ａと第１導体層５Ａとがはんだ（ろう材）７Ａを介して接続されるとともに、第２配線層１Ｂと第２導体層５Ｂとがはんだ７Ｂを介して接続されている。
【００１５】
この実施形態では、一例として、ＬＳＩチップ２の側面には厚さ方向に第１及び第２配線層１Ａ、１Ｂの２つの配線層が形成されるとともに、基板６の貫通孔３の内壁面４には厚さ方向に、第１及び第２配線層１Ａ、１Ｂにそれぞれ対応した第１及び第２導体層５Ａ、５Ｂの２つの導体層が形成された例で示している。
【００１６】
ここで、図１及び図２から明らかなように、例えば正方形形状から成るＬＳＩチップ２の四辺の側面のいずれにも第１及び第２配線層１Ａ、１Ｂが形成されて、それぞれが対応した基板６の第１及び第２導体層５Ａ、５Ｂにはんだ７Ａ、７Ｂを介して接続されている。
【００１７】
ＬＳＩチップ２の表面側には半導体回路（回路機能部）が形成されて、第１及び第２配線層１Ａ、１Ｂはその半導体回路から引出されている。そして、ＬＳＩチップ２は半導体回路が形成された表面側が下方向となるように反転された状態で基板６の貫通孔３に配置されている。
【００１８】
また、ＬＳＩチップ２の表面側の半導体回路から引出された第１及び第２配線層１Ａ、１Ｂ上には外部電極となるはんだボール９が形成され、さらに、基板６の裏面側にも同様に外部電極となるはんだボール１１が形成されて、このはんだボール１１は第１及び第２導体層５Ａ、５Ｂのいずれかと導通している。ＬＳＩチップ２の周囲は絶縁層１２で覆われるとともに、はんだ７及びはんだボール９が接続される個所以外の第１及び第２配線層１Ａ、１Ｂはソルダーレジスト１３で覆われている。ソルダーレジスト１３は、はんだ付けが不要な個所をマスクしてはんだが濡れ広がるのを防止する役割を担い、隣接したはんだボール９同士の短絡を防止する。はんだ７、はんだボール９，１１は、低融点ろう材として知られているＳｎ／Ｐｂ、Ｓｎ／Ｃｕ、Ｓｎ／Ａｇ，Ｓｎ／Ｚｎ合金などの中から適宜選ばれる。
【００１９】
基板６は、図４に示すように、例えば４層基板から成り、ＬＳＩチップ２と対向する側の内壁面４の具体的な構造は、半スルーホール構造１５から構成されている。この半スルーホール構造１５は、同図に示すように、第１配線層１６Ａ〜第４配線層１６Ｄ、第１絶縁層１７Ａ〜第３絶縁層１７Ｃ及び第１、第２導体層５Ａ、５Ｂから構成されている。第１配線層１６Ａと第２配線層１６Ｂは第１導体層５Ａで接続され、一方、第３配線層１６Ｃと第４配線層１６Ｄは第２導体層５Ｂで接続されている。すなわち、１つの半スルーホール構造１５で、第１導体層５Ａ及び第２導体層５Ｂの２つの導体層を有し、各導体層５Ａ、５ＢはＬＳＩチップ２の第１配線層１Ａ、第２配線層１Ｂと対向して、それぞれはんだ７Ａ、７Ｂによって接続されることになる。基板６の層数をさらに増加することにより、１つの半スルーホール構造によるはんだ接続部（導体層）をさらに増加することができるようになる。
【００２０】
次に、図４に示したような半スルーホール構造１５から構成される基板６の製造方法を説明する。この基板６は通常のプリント基板の製造方法を利用することにより製造することができる。
同図に示すような４層基板の場合、まず絶縁層にパラジウム触媒を含む銅張積層板を２枚用意する。１枚目は、図４において、第１配線層１６Ａ、第１絶縁層１７Ａ及び第２配線層１６Ｂから成る第１構成部を製造するための材料、２枚目は、第３配線層１６Ｃ、第３絶縁層１７Ｃ及び第４配線層１６Ｄから成る第２構成部を製造するための材料となる。
【００２１】
次に、２枚の銅張積層板をそれぞれ孔開け、めっき処理を施して、内層面になる片面のみに回路形成を行う。次に、パラジウム触媒を含まない通常のプリプレグ材を用意して、図４における第２絶縁層１７Ｂを製造するための材料とする。続いて、２枚の銅張積層板をそれぞれ回路形成面を内側にして間にプリプレグ材を挟んで、全体を加圧、加熱処理を施して一体化する。次に、一体化物に孔開け、めっき処理を施して、外層面になる他面のみに回路形成を行う。ここで、貫通孔３となる部分にはスルーホールとして孔開けをする。
【００２２】
次に、内壁面４となるスルーホールにめっき処理を行うが、この場合めっき予定部分のみ触媒処理をしないで、無電解厚付けめっき処理を施す。この結果、スルーホールの中で、触媒を含む第１絶縁層１７Ａ及び第３絶縁層１７Ｃの壁面のみにめっきが析出され、一方、触媒を含まない第２絶縁層１７Ｂの壁面にはめっきが析出しない。次に、ＮＣルータやレーザーなどを用いて、スルーホールに沿って機械加工を施して不要部を除去することにより、図４に示したような半スルーホール構造１５から構成される基板６が得られる。めっきが析出した部分は第１及び第２導体層５Ａ、５Ｂとなる。
【００２３】
このように、本実施形態１の電子部品の実装構造１０によれば、第１配線層１Ａ、第２配線層１Ｂが表面側から側面に引出されるように形成されたＬＳＩチップ（電子部品）２が、略中央部に貫通孔３が形成されこの貫通孔３の内壁面４に第１導体層５Ａ、第２導体層５Ｂが形成された基板６の前記貫通孔３に配置されて、第１配線層１Ａと第１導体層５Ａとがはんだ（ろう材）７Ａを介して接続されるとともに、第２配線層１Ｂと第２導体層５Ｂとがはんだ７Ｂを介して接続されているので、従来のようなボンディングワイヤは用いないのでワイヤループの高さが生じず、また、従来のフリップチップボンディングのようなチップ直下部分の別な基板も不要になる。また、フィルムキャリア基板などの屈曲性基板も不要なので配線層数に制限を受けることもなくなる。
したがって、多ピン化が容易であり、かつ薄型化を図ることができるようにした電子部品の実装構造を提供することができる。
【実施形態２】
【００２４】
図５及び図６は、この発明の実施形態２である電子部品の実装方法を工程順に示す工程図である。以下、同図を参照して工程順に説明する。
まず、図５（ａ）に示すように、例えばＣｕなどから成る金属板２１を用意する。この金属板２１は、実装構造を組立てるための支持基板としての役割を担うためのもので、最終的な実装構造には存在しないものである。
【００２５】
次に、図５（ｂ）に示すように、金属板１上にＬＳＩチップ２を半導体回路の形成面（回路機能部形成面）を上にして裏面側を仮固定する。これには適当な接着剤を用いることが望ましい。
【００２６】
次に、図５（ｃ）に示すように、ＬＳＩチップ２の周囲の金属板２１上に液状の感光性樹脂を塗布した後、乾燥させて樹脂層２２を形成する。この樹脂層２２の厚さはＬＳＩチップ２の厚さと略等しくなるように形成するのが望ましい。これは感光性樹脂の塗布時のスピンナーの回転速度、乾燥時の温度、時間などの条件を調整することで可能となる。
【００２７】
次に、図５（ｄ）に示すように、ＬＳＩチップ２の半導体回路形成面及び樹脂層２２を覆うように樹脂シート２３を貼り付ける。この樹脂シート２３はエポキシ樹脂、ポリイミド樹脂や、感光性樹脂などを用いることができる。あるいは、ガラスクロスやフィラーなどがそれらに含まれていてもよい。
【００２８】
次に、図５（ｅ）に示すように、樹脂シート２３を選択的に除去してＬＳＩチップ２の半導体回路形成面を選択的に露出させるビア孔（開口）２４を形成する。このビア孔２４は、例えばレーザー光を利用して樹脂シート２３を選択的に加工することにより、容易に形成することができる。あるいは、樹脂シート２３として感光性樹脂を利用する場合には、通常の写真処理のように露光、現像を行ってビア孔２４を形成する。
【００２９】
次に、図５（ｆ）に示すように、メッキ処理を行ってビア孔２４から樹脂シート２３に沿ってＬＳＩチップ２の外部方向に引出すように例えばＣｕ層を形成した後、このＣｕ層のパターニングを行って第１配線層１Ａ及び第２配線層１Ｂを形成するとともに、所望の回路パターンを形成する。次に、選択的にソルダーレジスト１３を形成する。ソルダーレジスト１３は、はんだ付けが不要な個所をマスクしてはんだが濡れ広がるのを防止する役割を担い、隣接した電極同士の短絡を防止する。
【００３０】
次に、図６（ａ）に示すように、図５（ｆ）における金属板２１をエッチングにより除去した後、樹脂層２２を剥離して除去する。ここで、金属板２１をエッチングするときは、第１及び第２配線層１Ａ、１Ｂの形成面側がエッチングされるのを防止するために、この面をエッチングレジストとなるフィルムで覆って保護しておく。
【００３１】
次に、図６（ｈ）に示すように、ソルダーレジスト１３により露出している第１及び第２配線層１Ａ、１Ｂの上方にはんだ７Ａ、７Ｂを供給する。これらのはんだ７Ａ、７Ｂは、後述するように第１及び第２配線層１Ａ、１Ｂと対応した基板２の第１及び第２導体層５Ａ、５Ｂとをはんだ付けするためのもので、前述したように周知のろう材の中から任意のものが選択される。これらのはんだ７Ａ、７Ｂの供給は、予めはんだボールを該当個所に搭載したり、あるいはクリームはんだを該当個所に印刷した後加熱により溶融させてボール状にする方法などをとることができる。
【００３２】
次に、図６（ｉ）に示すように、樹脂シート２３、第１及び第２配線層１Ａ、１Ｂ、及びソルダーレジスト１３から成る一体化構成部をＬＳＩチップ２の側面方向に向かって、はんだ７Ａ、７ＢがＬＳＩチップ２の側面に位置するように屈曲させる。図１及び図２からも明らかなように、その一体化構成部はＬＳＩチップ２の四辺において屈曲されるので、予め一体化構成部を、ＬＳＩチップ２を中心にして、ＬＳＩチップ２と略同じ大きさで十字の形状に外形加工しておくことが望ましい。また、一体化構成部を屈曲させたとき、樹脂シート２３とＬＳＩチップ２の側面とは接着しても、しなくともよい。さらに、一体化構成部を屈曲させたときこの先端部がＬＳＩチップ２の裏面まで回り込まないように、余分の寸法分を外形加工して除去しておくことが望ましい。
【００３３】
次に、図６（ｊ）に示すように、予め略中央部に貫通孔３が形成されこの貫通孔３の内壁面４に第１及び第２導体層５Ａ、５Ｂが形成された基板６を用意して、貫通孔３にＬＳＩチップ２を反転させて配置し、第１及び第２配線層１Ａ、１Ｂがはんだ７Ａ、７Ｂを介して第１及び第２導体層５Ａ、５Ｂと対向するように配置する。続いて、加熱処理によりはんだ７Ａ、７Ｂを溶融させて、第１及び第２配線層１Ａ、１Ｂとそれぞれ対応する第１及び第２導体層５Ａ、５Ｂとをはんだ７Ａ、７Ｂを介して接続する。ここで、基板６の貫通孔３の平面的な大きさは、図６（ｉ）において、一体化構成部を屈曲させたとき、屈曲の後のＬＳＩチップ２の平面的な大きさと略同じか、あるいは小さめになるように一体化構成部を屈曲させることが望ましい。また、はんだ７Ａ、７Ｂによるはんだ付けの前に、基板６の内壁面４をフラックスで濡らしておくと、はんだ７Ａ、７Ｂの基板６への濡れ性を良好にすることができ、ＬＳＩチップ２と基板６間のはんだ付けを確実に行うことができる。
最後に、ＬＳＩチップ２の表面側及び基板６の裏面側にそれぞれ外部電極となるはんだボール９、１１を接続することで、図１〜図３に示したような電子部品の実装構造１０が完成する。
【００３４】
このように、本実施形態２の電子部品の実装方法によれば、半導体回路が形成されたＬＳＩチップ２の半導体回路形成面を樹脂シート２３により覆う工程と、樹脂シート２３を選択的に除去してＬＳＩチップ２の半導体開口形成面を選択的に露出するビア孔２４を形成した後、ビア孔２４から樹脂シート２３に沿ってＬＳＩチップ２の外部方向に引出すように第１及び第２配線層１Ａ、１Ｂを形成する工程と、各配線層１Ａ、１Ｂのはんだ付け予定個所を露出し、かつはんだ付け予定個所以外をマスクするソルダーレジスト１３を各配線層１Ａ、１Ｂ上に形成する工程と、樹脂シート２３、各配線層１Ａ、１Ｂ及びソルダーレジスト１３から成る一体化構成部をＬＳＩチップ２の側面に向かって屈曲して、各配線層１Ａ、１Ｂのはんだ付け予定個所をＬＳＩチップ２の側面に位置させる工程と、ＬＳＩチップ２を配置する貫通孔３が形成され、この貫通孔３の内壁面４に各配線層１Ａ、１Ｂに対応した第１及び第２導体層５Ａ、５Ｂが形成された基板６を用意して、この基板６の貫通孔３にＬＳＩチップ２を配置する工程と、ＬＳＩチップ２の各配線層１Ａ、１Ｂと基板６の各導体層５Ａ、５Ｂとを第１及び第２はんだ７Ａ、７Ｂにより接続する工程とを含むので、周知の製造工程を組合わせるだけで、多ピン化が容易であり、かつ薄型化を図ることができる電子部品の実装構造を容易に提供できる。
【００３５】
図７は、本実施形態２の電子部品の実装方法の一部の変形例を示すものである。この変形例では、図５（ａ）における支持基板としての金属板２１を用いることなく、図７（ａ）に示すように、スタート材として樹脂シート２３を用いてこの樹脂シート２３にＬＳＩチップ２を半導体回路の形成面が接するように搭載する。続いて、ＬＳＩチップ２の周囲の樹脂シート２３上に液状の感光性樹脂を塗布した後、乾燥させて樹脂層２２を形成する。この樹脂層２２の厚さはＬＳＩチップ２の厚さと略等しくなるように形成するのが望ましい。次に、図７（ｂ）に示すように、樹脂シート２３を選択的に除去してＬＳＩチップ２の半導体回路形成面を露出させるビア孔２４を形成する。以下、図５（ｆ）以下の工程に準じた工程を経ることにより、図１〜図３に示したような電子部品の実装構造１０を完成させる。
【実施形態３】
【００３６】
図８は、この発明の実施形態３である電子部品の実装構造の概略構成を示す断面図である。この例の電子部品の実装構造の構成が、上述の実施形態１のそれと大きく異なるところは、電子部品の側面だけでなく裏面にまで配線層を位置させるようにした点である。また、電子部品と基板とのろう付けは１個所のみで行う例で示している。
この実施形態３の電子部品の実装構造２０は、図８に示すように、実施形態１の図５（ｆ）の工程に相当した工程で、Ｃｕ層のパターニングを行って第１配線層１４Ａ、第２配線層１４Ｂ及び第３配線層１４Ｃを形成した後、図６（ｉ）の工程に相当した工程で、樹脂シート２３、第１〜第３配線層１４Ａ〜１４Ｃ及びソルダーレジスト１３から成る一体化構成部をＬＳＩチップ２の側面方向に向かって、第３配線層１３Ｃ及びはんだ７がＬＳＩチップ２の側面に位置するように屈曲させた後に、さらに一体化構成材をＬＳＩチップ２の裏面方向に向かって屈曲させたＬＳＩチップ２を用いて、基板６の貫通孔３に反転して配置し、第３配線層１４Ｃと基板６の対応した導体層５とをはんだ７を介して接続したものである。このような電子部品の実装構造２０によれば、ＬＳＩチップ２の裏面にも第１及び第２配線層１４Ａ、１４Ｂが形成されているので、この実装構造２０を単位実装構造として複数積層して新たな電子部品の実装構造を実現することにより、３次元的な実装構造を得ることができ、高密度実装が可能になる。
これ以外は、上述した実施形態１と略同様である。それゆえ、図８において、図３の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００３７】
このように、実施形態３による電子部品の実装構造２０によっても、実施形態１と略同様な効果を得ることができ、加えて３次元実装が可能な実装構造を得ることができる。
【実施形態４】
【００３８】
図９は、この発明の実施形態４である電子部品の実装構造の概略構成を示す断面図である。この例の電子部品の実装構造の構成が、上述の実施形態３のそれと大きく異なるところは、具体的に３次元実装を実現するようにした点である。
この実施形態４の電子部品の実装構造３０は、実施形態３の電子部品の実装構造２０を単位実装構造として、その実装構造２０と構成が異なる他の電子部品の実装構造２５を組合わせて複数の実装構造を積層したものである。他の電子部品の実装構造２５は、実装構造２０と同様にＬＳＩチップ２の側面に第３配線層１８Ｃが形成されるとともに、その裏面に第１及び第２配線層１８Ａ、１８Ｂが形成されている。そして、実装構造２０と実装構造２５とははんだボール９，１１を介して積層されて電子部品の実装構造３０が構成されている。
【００３９】
このように、実施形態４による電子部品の実装構造３０によれば、具体的な３次元実装を実現できる実装構造を得ることができるので、高密度実装を図ることができる。
【００４０】
以上、この発明の実施形態を図面により詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、各実施形態では電子部品としてＬＳＩに例をあげて説明したが、これに限らずにキャパシタ、インダクタなどの受動素子を含めた他の回路素子に対しても同様に適用することができる。また、ＬＳＩチップの平面形状は正方形、長方形などの四辺を有する方形形状であれば適用することができる。また、電子部品と基板とのろう付けに用いるろう材は、実施形態で例示した合金材料に限らずに目的に応じて任意のものを選択することができる。
【図面の簡単な説明】
【００４１】
【図１】この発明の実施形態１である電子部品の実装構造の概略構成を示す平面図である。
【図２】同電子部品の実装構造の概略構成を示す底面図である。
【図３】図１のＡ‐Ａ矢視断面図である。
【図４】同電子部品の実装構造の主要部の概略構成図を示す斜視図である。
【図５】この発明の実施形態２である電子部品の実装方法を工程順に示す断面図である。
【図６】同電子部品の実装方法を工程順に示す断面図である。
【図７】同電子部品の実装方法の一部の変形例を工程順に示す断面図である。
【図８】この発明の実施形態３である電子部品の実装構造の概略構成を示す断面図である。
【図９】この発明の実施形態４である電子部品の実装構造の概略構成を示す断面図である。
【図１０】従来の電子部品の実装構造の概略構成を示す断面図である。
【図１１】従来の電子部品の実装構造の概略構成を示す断面図である。
【図１２】従来の電子部品の実装構造の概略構成を示す断面図である。
【図１３】従来の電子部品の実装構造の概略構成を示す断面図である。
【図１４】従来の電子部品の実装構造の概略構成を示す断面図である
【符号の説明】
【００４２】
１Ａ、１Ｂ、１６Ａ〜１６Ｃ、１８Ａ〜１８Ｃ      配線層
２        ＬＳＩチップ（電子部品）
３        貫通孔
４        基板の内壁面
５、５Ａ、５Ｂ、１４Ａ〜１４Ｃ      導体層
６        基板（基板）
７、７Ａ、７Ｂ      はんだ（ろう材）
９，１１    はんだボール
１０、２０、２５，３０      電子部品の実装構造
１２、１７Ａ〜１７Ｃ      絶縁層
１３      ソルダーレジスト
１５      半スルーホール構造
２１      金属板（支持基板）
２２      樹脂層
２３      樹脂シート（絶縁性シート材）
２４      ビア孔（開口）
【図１】
0005115241.tif 000002
【図２】
0005115241.tif 000003
【図３】
0005115241.tif 000004
【図４】
0005115241.tif 000005
【図５】
0005115241.tif 000006
【図６】
0005115241.tif 000007
【図７】
0005115241.tif 000008
【図８】
0005115241.tif 000009
【図９】
0005115241.tif 000010
【図１０】
0005115241.tif 000011
【図１１】
0005115241.tif 000012
【図１２】
0005115241.tif 000013
【図１３】
0005115241.tif 000014
【図１４】
0005115241.tif 000015