(57)【要約】【課題】信頼性を向上できる磁気記憶装置およびその製造方法を提供する。【解決手段】磁気記憶装置は、第１書き込み用配線ＷＬ上に設けられた磁気抵抗効果素子ＭＴＪを備え、前記第１書き込み用配線は、絶縁層３４中の溝内部に埋め込み形成された配線層３７と、前記配線層上の前記溝内部に埋め込み形成されたバリアメタル層３８とを具備する。【選択図】      図１
2005340366.tif 000002
【特許請求の範囲】
【請求項１】
第１書き込み用配線上に設けられた磁気抵抗効果素子を備え、
前記第１書き込み用配線は、絶縁層中の溝内部に埋め込み形成された配線層と、
前記配線層上の前記溝内部に埋め込み形成されたバリアメタル層とを具備すること
を特徴とする磁気記憶装置。
【請求項２】
前記第１書き込み用配線と前記磁気抵抗効果素子との間に設けられる下地導電層を更に具備し、
前記下地導電層は、前記磁気抵抗効果素子と接して設けられていること
を特徴とする請求項１に記載の磁気記憶装置。
【請求項３】
前記磁気抵抗効果素子上に前記第１書き込み用配線と交差する方向に設けられた第２書き込み用配線を更に具備し、
前記第１書き込み用配線および前記第２書き込み用配線は、前記磁気抵抗効果素子と接して設けられていること
を特徴とする請求項１に記載の磁気記憶装置。
【請求項４】
前記第１書き込み用配線は、前記溝内部と前記配線層との間に設けられたヨーク層を更に具備し、
前記バリアメタル層の表面は、前記ヨーク層の表面と連続して設けられていること
を特徴とする請求項１乃至３のいずれか１項に記載の磁気記憶装置。
【請求項５】
絶縁層中に第１方向に沿った溝を形成する工程と、
前記溝内壁に沿って磁性層を形成する工程と、
前記磁性層上に金属層を形成する工程と、
前記磁性層および金属層を平坦化して前記溝内に埋め込み、ヨーク層および配線層を形成する工程と、
ヨーク層表面上および配線層表面上をウエットエッチングする工程と、
前記ウエットエッチング工程によりリセスされた前記配線層上にバリアメタル層を形成する工程と、
前記バリアメタル層を前記ヨーク層表面上まで平坦化して前記溝内に埋め込み、前記バリアメタル層の表面と前記ヨーク層の表面とが連続するように形成する工程と、
前記配線層に熱処理を加える工程とを具備すること
を特徴とする磁気記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は磁気記憶装置およびその製造方法に関し、例えば、ＭＲＡＭ（Magnetic Random Access Memory）等に適用されるものである。
【背景技術】
【０００２】
まず、図１５を用いて従来の磁気記憶装置について説明する。半導体基板１１上にいわゆる１Ｔ１ＭＴＪ（１Transistor−１Magnetic Tunnel Junction）型のＭＲＡＭが設けられている。トランジスタＴＲのドレインＤがドレインコンタクトＤＣ−１〜ＤＣ−４、および配線１８を介してフリー層１９に電気的に接続されている。メモリセルＭＣは、配線１８上に順次設けられた、フリー層１９、トンネルバリア層２０、およびピン層２１を備えるＭＴＪ素子により構成されている。ＭＴＪ素子は、ビット線ＢＬとワードＷＬとの交差位置に設けられている。
【０００３】
ワード線ＷＬは、絶縁層１４中の溝内部にＣｕ（銅）等の金属により形成されている。しかし、ワード線ＷＬを溝内部にダマシン法により形成した後、絶縁性向上等のために、上記金属にウエットエッチング（wet etching）処理および熱処理を行う必要がある（例えば、特許文献１参照）。上記ウエットエッチング工程の際には、金属表面に凹凸が生じる。上記熱処理工程の際にも、金属中の粒界が成長するため金属表面に凹凸が生じる。上記のように、ワード線ＷＬの表面上に凹凸が生じた結果、ワード線ＷＬ上に順次設けられる絶縁層１５、配線１８、およびＭＴＪ素子の断面形状は上記表面上の凹凸に伴って歪んで設けられている。
【０００４】
そのため、ピン層２１、トンネルバリア層２０、およびフリー層１９には上記歪みよる応力、張力が発生し、磁化反転をするためのスイッチング磁界が増大する。さらに、上記歪みによる応力等はメモリセルＭＣごとに不均一に発生するため、メモリセルＭＣごとに抵抗値が不均一となり、読み出し動作時におけるメモリセルＭＣの信頼性が低下するという問題がある。
【０００５】
一方、ワード線ＷＬ上に設けられた絶縁層１５を厚く形成し、さらにこの絶縁層１５を平坦化すれば上記凸凹の表面に伴う問題が解決されるとも考えられるが、絶縁層１５を厚く形成しすぎるとワード線ＷＬとＭＴＪ素子との距離が増大するためスイッチング磁界が増大する。さらに、上記平坦化工程の際における絶縁層１５の膜厚のバラツキにより、ワード線ＷＬおよびＭＴＪ素子間の距離が不均一となる。そのため、メモリセルＭＣごとに書き込み電流が不均一となり、書き込み動作時におけるメモリセルＭＣの信頼性が低下するという問題がある。
【０００６】
上記問題は、ＭＴＪ素子とワード線ＷＬが直接に接し絶縁層１５および配線１８が設けられていない、いわゆるクロスポイント型等の構造においてはより顕著に表れる。
【０００７】
以上のように、従来の磁気記憶装置およびその製造方法では、信頼性が低下するという事情がある。
【特許文献１】ＵＳＰ  ６，２６１，９５３  号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
この発明は上記のような事情に鑑みて、信頼性を向上できる磁気記憶装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００９】
この発明の一態様によれば、第１書き込み用配線上に設けられた磁気抵抗効果素子を備え、前記第１書き込み用配線は、絶縁層中の溝内部に埋め込み形成された配線層と、前記配線層上の前記溝内部に埋め込み形成されたバリアメタル層とを具備する磁気記憶装置を提供できる。
【００１０】
この発明の一態様によれば、絶縁層中に第１方向に沿った溝を形成する工程と、前記溝内壁に沿って磁性層を形成する工程と、前記磁性層上に金属層を形成する工程と、前記磁性層および金属層を平坦化して前記溝内に埋め込み、ヨーク層および配線層を形成する工程と、ヨーク層表面上および配線層表面上をウエットエッチングする工程と、前記ウエットエッチング工程によりリセスされた前記配線層上にバリアメタル層を形成する工程と、前記バリアメタル層を前記ヨーク層表面上まで平坦化して前記溝内に埋め込み、前記バリアメタル層の表面と前記ヨーク層の表面とが連続するように形成する工程と、前記配線層に熱処理を加える工程とを具備する磁気記憶装置の製造方法を提供できる。
【発明の効果】
【００１１】
この発明によれば、信頼性を向上できる磁気記憶装置およびその製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【００１３】
［第１の実施形態（１Ｔ１ＭＴＪ型）］
まず、この発明の第１の実施形態に係る磁気記憶装置およびその製造方法について、図１乃至図３を用いて説明する。図１は、第１の実施形態に係る磁気記憶装置を模式的に示す断面構造図である。この実施形態に係る磁気記憶装置においては、いわゆる１Ｔ１ＭＴＪ（１Transistor−１Magnetic Tunnel Junction）型のＭＲＡＭを例に挙げて説明をする。
【００１４】
半導体基板（Ｓｉ基板）３１の主表面上に、ＭＴＪ素子を選択するトランジスタ（選択トランジスタ）ＴＲが設けられている。ビット線ＢＬ（書き込み用配線）とワード線ＷＬ（書き込み用配線）との交差位置における絶縁層４５中にＭＴＪ素子（磁気抵抗効果素子）が設けられている。ビット線ＢＬ上に絶縁層４６が設けられている。図中の破線で囲った部分が１ビットのメモリセルＭＣである。
【００１５】
トランジスタＴＲは、基板３１の主表面上にゲート絶縁膜３２を介して設けられたゲート電極３３と、基板３１中にゲート電極３３を挟むように隔離して設けられたソースＳ／ドレインＤにより構成されている。ソースＳ上にソース線コンタクトＳＣが設けられ、ソース線コンタクトＳＣ上にワード線ＷＬ方向に沿った複数のメモリセルＭＣ（図示せず）のソースＳに共通の電位を印加するソース線ＳＬが設けられている。ドレインＤ上にドレインコンタクトＤＣ−１〜ＤＣ−４が設けられ、下地導電層４０を介してＭＴＪ素子とドレインＤとを電気的に接続している。
【００１６】
一例として、ＭＴＪ素子は、トンネルバリア層（絶縁層）４２をフリー層（強磁性層）４１およびピン層（強磁性層）４３により挟んだ構造を備えている。ＭＴＪ素子に記憶される情報は、フリー層４２とピン層４３の磁化の向きが平行かまたは反平行かによって“１”状態、“０”状態の情報を不揮発に記憶し、強磁性トンネル接合（Magnetic Tunnel Junction）におけるいわゆるＴＭＲ（Tunnel Magnetoresistance）効果を利用して“１”状態、“０”状態の情報を読み出す。ピン層４２はその磁化の向きは固定され、フリー層４３のみビット線ＢＬおよびワード線ＷＬからの合成磁界によりその磁界の向きが平行かまたは反平行かのいずれかに変化させる。
【００１７】
ワード線ＷＬは、絶縁層３４中に設けられた溝内部に埋め込み設けられたＣｕ配線層（配線層）３７、上記Ｃｕ配線層３７と溝内部との界面に設けられたヨーク（yoke）層３６、上記Ｃｕ配線層３７上における溝内部に埋め込み設けられたバリアメタル層３８により構成されている。上記バリアメタル層３８は、例えば、Ｔａ、Ｔｉ、ＴｉＮ、ＴａＮ等により形成されている。上記ヨーク層３６は、例えば、ＮｉＦｅ等の透磁率が高い磁性材料を含む強磁性体により形成されている。
【００１８】
ＭＴＪ素子の情報を読み出す場合は、ＭＴＪ素子の抵抗値を検出することによって行われる。フリー層４２の磁化の向きとピン層４３の磁化の向きとが平行の場合は、ＭＴＪ素子の抵抗値は最も小さく、例えば“１”状態となる。また、フリー層４２の磁化の向きとピン層４３の磁化の向きとが反平行（ビット線ＢＬ方向において反対）の場合は、ＭＴＪ素子の抵抗値は最も小さく、例えば“０”状態となる。上記“１”状態、“０”状態は書き込み動作を実行することよって、フリー層４１の磁化の向きを反転することにより、平行、反平行の状態をスイッチングさせることができる。
【００１９】
より具体的に、読み出し動作は、下地導電層４０、フリー層４１、トンネルバリア層４２、ピン層４３、ビット線ＢＬ、と順次電流を流すことにより行われる。さらに上記電流がビット線ＢＬに接続された図示しないセンスアンプ等により増幅・検出され、抵抗値を検出することによって読み出し動作が完了する。
【００２０】
一方、ＭＴＪ素子の情報を書き込む場合は、ワード線ＷＬ及びビット線ＢＬにより発生する合成磁界によって、フリー層４１の磁化の向きを反転することにより行われる。先ず、ワード線ＷＬ内に電流を流すと、ワード線ＷＬの周りには、いわゆるアンペールの法則に従い磁界が発生する。ビット線ＢＬ内に電流を流すと、同様にビット線ＢＬの周りには磁界が発生し、上記ワード線ＷＬから発生する磁界との合成磁界により、ＭＴＪ素子のフリー層４１の磁化の向きのみが反転する。上記のようにして、ＭＴＪ素子がアレイ状に配置されている場合に、選択されたワード線ＷＬおよび選択されたビット線ＢＬの交差位置に存在するＭＴＪ素子のみにデータを書き込むことができる。
【００２１】
上記書き込み動作時において、ワード線ＷＬにはＣｕ配線層３７と溝内部との界面に透磁率が高い磁性体を含んで形成されるヨーク（yoke）層３６が設けられているため、ワード線ＷＬから発生する磁束のうち、ワード線ＷＬの下面および両側面から発生する磁束のほとんどはヨーク層３６に導かれる。
【００２２】
上記のように、この実施形態に係る磁気記憶装置は、絶縁層３４中に設けられた溝内部に埋め込み設けられたＣｕ配線層（配線層）３７、上記Ｃｕ配線層３７上における溝内部に埋め込み設けられたバリアメタル層３８により構成されている。
【００２３】
そのため、ＭＴＪ素子は平坦化された絶縁層３５上および下地導電層４０上にその断面形状が平坦となるように設けられている。そのため、ＭＴＪ素子の断面形状における歪みに伴う応力、張力等がＭＴＪ素子に発生し、磁化反転をするためのスイッチング磁界等が増大するということがない。即ち、ＭＴＪ素子の磁気的特性を均一にすることができるため、書き込み動作時においてＭＴＪ素子の書き込み電流をメモリセルＭＣごとに均一にでき、メモリセルＭＣの書き込み動作時における信頼性を向上できる。さらに、その断面形状が平坦であることからＭＴＪ素子の膜厚等もメモリセルＭＣごとに均一とすることができる。即ち、読み出し動作時におけるＭＴＪ素子の抵抗値をメモリセルＭＣごと均一にすることができ、メモリセルＭＣの読み出しマージン向上等により、メモリセルＭＣの読み出し動作時における信頼性を向上することができる。
【００２４】
また、バリアメタル層３８とヨーク層３６の表面が連続して設けられかつ表面が平坦に設けられているため、バリアメタル層３８上およびヨーク層３６上に設けられる絶縁層３５の表面も平坦となる。そのため、平坦化のためにＣｕ配線層３７上に絶縁層を厚く形成し溝内部に埋め込み平坦化する必要がない。よって、ワード線ＷＬとＭＴＪ素子が電気的に絶縁できる程度に絶縁層３５を設ければよく、絶縁層３５を薄く設けることができる。その結果、ＭＴＪ素子とワード線ＷＬとの距離を短くすることができ、書き込み電流を低減することができる。
【００２５】
さらに、ワード線ＷＬにはＣｕ配線層３７と溝内部との界面に透磁率が高い磁性体を含んで形成されるヨーク（yoke）層３６が設けられているため、上記書き込み動作時において、ワード線ＷＬから発生する磁束のうちワード線ＷＬの下面および両側面から発生する磁束のほとんどはヨーク層３６に導かれる。そのため、発生した磁束がアレイの四方八方に広がることを防ぎ、発生した磁束が互いに干渉して誤書き込みをすることを防止することができる。上記のようなヨーク層３６により、ワード線ＷＬに流される書き込み電流を低減することができる。より具体的には、例えば、ヨーク層３６が設けられることにより２倍程度の高効率化効果（書き込み電流値が１／２程度となる）を得ることができる。
【００２６】
次に、図２および図３を用いて、図１に示した磁気記憶装置を例に挙げ、この実施形態に係る磁気記憶装置の製造方法について説明する。
【００２７】
まず、図２に示すように、周知の工程を用いて、半導体基板３１の主表面上にトランジスタＴＲ、ドレインコンタクトＤＣ−１〜ＤＣ−３、ソースコンタクトＳＣ、ソース線ＳＬ、および絶縁層３４を形成する。さらに、周知の工程を用いて、絶縁層３４中に溝３９内部を形成し、全面上に順次ヨーク層３６となるＮｉＦｅ等の磁性膜、およびＣｕ配線層３７となるＣｕ膜を形成する（図示せず）。
【００２８】
続いて、例えば、ＣＭＰ（Chemical Mechanical Polishing ）法を用いて絶縁層３４の表面上まで平坦化し、溝３９内部に上記磁性膜およびＣｕ膜を埋め込む。
【００２９】
続いて、全面のウエットエッチング（wet etching）を行う。
【００３０】
続いて、全面上に、例えば、ＣＶＤ（Chemical Vapor Deposition ）法を用いてバリアメタル層３８となるＴａ膜等を堆積する。
【００３１】
続いて、図３に示すように、例えば、ＣＭＰ法を用いて上記Ｔａ膜を絶縁層３４の表面上まで平坦化し、溝３９内部にＴａ膜を埋め込むことにより、Ｃｕ配線層３７上にバリアメタル層３８を形成する。
【００３２】
続いて、上記Ｃｕ配線層３７に熱処理を行い、Ｃｕ配線層３７中のＣｕ金属の粒界を成長させる。上記工程によりワード線ＷＬを形成する。以下、周知の工程を用いて、図１に示す磁気記憶装置を製造できる。
【００３３】
上記に示すように、溝３９内部に磁性膜およびＣｕ膜を埋め込んだ後、全面をウエットエッチングする。続いて、全面に堆積したＴａ膜を絶縁層３４の表面上まで平坦化し、溝３９内部にＴａ膜を埋め込むことにより、Ｃｕ配線層３７上にバリアメタル層３８を形成する。
【００３４】
上記ウエットエッチング工程により、ドレインコンタクトＤＣ−３上および絶縁層３４上に残存したＣｕ膜、磁性膜等を除去できる。そのため、残存したＣｕ膜等によりショートすることを防ぐことができ、信頼性を向上できる。
【００３５】
一方、上記ウエットエッチング工程により、Ｃｕ膜の上面は溝３９上面より落ち込み、凹凸に歪んで形成されるが、その後Ｔａ膜を絶縁層３４の表面上まで平坦化し、溝３９内部にＴａ膜を埋め込むことにより、Ｃｕ配線層３７上にバリアメタル層３８を形成する。そのため、上面が平坦化されたワード線ＷＬを形成することができる。
【００３６】
さらに、Ｃｕ配線層３７に熱処理を行い、Ｃｕ配線層３７におけるＣｕ金属の粒界を成長させる。上記工程において、Ｃｕ配線層３７上にはバリアメタル層３８が形成されているため、成長したＣｕ配線層３７の粒界によりワード線ＷＬ表面が凸凹になることを防止することができる。かつ上記熱処理工程によりＣｕ配線層３７におけるＣｕ金属の粒界を成長させ、Ｃｕ配線層３７の信頼性を向上できる。上記のように、バリアメタル層３８は、上記熱処理工程において成長したＣｕ配線層３７中の粒界によりワード線ＷＬ表面が凸凹になることを防止するバリアメタル層３８下面側に対するバリアとしても働く。
【００３７】
以上のように、この実施形態に係る磁気記憶装置の製造方法によれば、上記ウエットエッチング工程により、絶縁層３４上に残存したＣｕ膜、磁性膜等を除去できるため、ショートすることを防止することができ、絶縁性を向上できる。かつ、溝３９上面より落ち込み、凹凸に歪んで形成されたＣｕ膜上における溝３９内部に、バリアメタル層３８を埋め込み形成することにより上面が平坦化されたワード線ＷＬを形成することができる。そのため、以後の工程においてワード線ＷＬ上に形成されるＭＴＪ素子の断面形状が平坦で、かつワード線ＷＬ−ＭＴＪ素子間の距離を短くなるように形成することができる。
【００３８】
［変形例１（ＭＴＪ素子の断面形状の変形例）］
次に、磁気記憶装置およびその製造方法に係る変形例１について、図４乃至図７を用いて説明する。以下の説明において、上記第１の実施形態と重複する部分の説明は省略する。
【００３９】
図４は、この変形例１に係る磁気記憶装置を模式的に示す断面構造図である。下地導電層４０上にフリー層４１およびトンネルバリア層４２が設けられている。さらに、フリー層４１およびトンネルバリア層４２のビット線ＢＬ方向における側壁は連続するように設けられている。トンネルバリア層４２上に、ビット線ＢＬ方向における長さがフリー層４１およびトンネルバリア層４２よりも短くなるようにピン層４３が設けられている。
【００４０】
上記のような磁気記憶措置によれば、上記第１の実施形態と同様な効果を有する。さらに、この変形例１に係る磁気記憶装置は、フリー層４１およびトンネルバリア層４２のビット線ＢＬ方向における側壁は連続するように設けられ、トンネルバリア層４２上に、ビット線ＢＬ方向における長さがフリー層４１およびトンネルバリア層４２よりも短くなるようにピン層４３が設けられている。
【００４１】
そのため、ビット線ＢＬ方向におけるフリー層４１の側壁とピン層４３の側壁との距離４４を、フリー層４１、トンネルバリア層４２、およびピン層４３のビット線ＢＬ方向における側壁が連続するように設けられている場合に比べ、より大きく設けることができる。そのため、フリー層４１とピン層４３の絶縁性を向上でき、信頼性を向上できる。ここで、ＭＴＪ素子の厚さ（フリー層４１、トンネル絶縁膜４２、およびピン層４３の合計の膜厚）は、例えば、数Å〜数１０Å程度である。そのため、上記距離４４をより大きく設けることができる本例は、微細化に対して有効である。
【００４２】
次に、この変形例１に係る磁気記憶装置の製造方法について、図４で示した磁気記憶装置を例に挙げ、図５乃至図７を用いて説明する。
【００４３】
まず、図５に示すように、周知の工程により、半導体基板３１の主表面上にトランジスタＴＲ、ワード線ＷＬを形成した後、絶縁層３５、５０、および下地導電層４０を形成する。
【００４４】
続いて、図６に示すように、絶縁層５０上および下地導電層４０上に、例えば、ＣＶＤ法を用いて磁性膜５５、絶縁層５６、磁性膜５７、およびハードマスク５８−１を順次形成する。さらに、ハードマスク５８−１上にフォトレジスト５８−２を塗布する。
【００４５】
続いて、上記フォトレジスト５８−２に露光および現像を行いフリー層４１およびトンネルバリア層４２を形成するためのパターンを形成し、上記パターンをハードマスク５８−１に転写する。その後、フォトレジスト５８−２をアッシャーにより除去する。さらに、上記パターンが転写されたハードマスク５８−１をマスクとして全面上を、例えば、ＲＩＥ（Reactive Ion Etching）法等により異方性エッチングを下地導電層４０の表面上まで行い、フリー層４１およびトンネルバリア層４２を形成する。
【００４６】
続いて、図７に示すように、上記と同様工程を用いて磁性膜５８上にピン層を形成するためのパターンが転写されたハードマスク６０−１、およびフォトレジスト６０−２を順次形成する。その後、フォトレジスト６０−２をアッシャーにより除去する。さらに、上記パターンが転写されたハードマスク６０−１をマスクとして全面の、例えば、ＲＩＥ法等により異方性エッチングをトンネルバリア層５２の表面上まで行い、ピン層４３を形成する。その後、ハードマスク６０−１を除去する。以下、同様の工程により、図４に示す磁気記憶装置を製造できる。
【００４７】
上記のような製造方法によれば、上記第１の実施形態と同様な効果を有する。さらに、この変形例に係る製造方法によれば、まずフリー層４１およびトンネルバリア層４２を形成し（図６）、その後ビット線ＢＬ方向においてフリー層４１およびトンネルバリア層４２よりも短くなるようにピン層４３を形成する（図７）。
【００４８】
そのため、ピン層４３とフリー層４１を別個独立に形成でき（図６、図７）、かつピン層４３を形成する工程（図７）においては、フリー層４１の表面はハードマスク６０−１により覆われている。よって、ピン層４３を形成する工程の際において、磁性膜５７の一部がトンネルバリア層４２を超えてフリー層４１に接触することを防止し絶縁性を向上できるため、信頼性を向上することができる。
【００４９】
また、フリー層４１およびピン層４３を形成する際においてはいずれも、磁性膜５５、５７上に直接フォトレジスト５８−２、６０−２を塗布することなく、ハードマスク５８−１，５８−２上に形成する。そのため、フォトレジスト５８−２、６０−２をアッシャーにより除去する際に、磁性膜５５、５７の磁性が劣化することを防止することができる。
【００５０】
［第２の実施形態（クロスポイント型）］
次に、この発明の磁気記憶装置およびその製造方法に係る第２の実施形態ついて、図８乃至図１１を用いて説明する。以下の説明において、上記第１の実施形態と重複する部分の説明を省略する。図８は、第２の実施形態に係る磁気記憶装置を模式的に示す断面構造図である。この実施形態に係る磁気記憶装置は、いわゆるクロスポイント型のＭＲＡＭに適用した例である。
【００５１】
半導体基板３１の主表面上における、ワード線ＷＬとビット線ＢＬとの交差位置にＭＴＪ素子が設けられている。ＭＴＪ素子は、ワード線ＷＬにおけるバリアメタル層３８上に接するように設けられている。
【００５２】
上記のような構成によれば、上記第１の実施形態と同様な効果を有する。さらに、この実施形態の磁気記憶装置は、バリアメタル層３８上に接するようにＭＴＪ素子が設けられる、いわゆるクロスポイント型のＭＲＡＭの例である。そのため、上記第１の実施形態および変形例１のような１Ｔ１ＭＴＪ型のＭＲＡＭに比べ、トランジスタＴＲ、絶縁層３５、および下地導電層４０が不要であり、微細化に対してさらに有効である。
【００５３】
次に、この実施形態に係る磁気記憶装置の製造方法について、図８で示した磁気記憶装置を例に挙げ、図９乃至図１１を用いて説明する。
【００５４】
まず、図９に示すように、上記と同様の工程により、半導体基板３１の主表面上の絶縁層６１中に、ヨーク層３６、Ｃｕ配線層３７、およびバリアメタル層３８を形成し、ワード線ＷＬを形成する。
【００５５】
続いて、図１０に示すように、絶縁層６１上、ヨーク層３６上、およびバリアメタル層３８上に、例えば、ＣＶＤ法を用いて磁性膜５５、絶縁層５６、磁性膜５７、およびハードマスク７０−１を順次形成する。さらに、ハードマスク７０−１上にフォトレジスト７０−２を塗布する。続いて、上記フォトレジスト７０−２に露光および現像を行い、ＭＴＪ素子を形成するためのパターンをフォトレジスト７０−２に形成し、上記パターンをハードマスク７０−１に転写する。その後、フォトレジスト７０−２をアッシャーにより除去する。
【００５６】
続いて、図１１に示すように、上記パターンが転写されたハードマスク７０−１をマスクとして、例えば、ＲＩＥ法等により異方性エッチングをバリアメタル層３８の表面上７１まで行い、ＭＴＪ素子を形成する。その後、ハードマスク７０−１を除去する。以下、同様の工程により、図８に示す磁気記憶装置を製造できる。
【００５７】
上記のような製造方法によれば、上記第１の実施形態と同様な効果を有する。さらに、ＭＴＪ素子を形成する工程（図１１）において、バリアメタル層３８の表面上７１まで異方性エッチングを行う。そのため、硬度の低いＣｕ配線３７を露出することがなくバリアメタル層３８が覆われた状態において上記異方性エッチングを行うため、Ｃｕ配線３７の落ち込みや削れを防止することができる。さらに、上記異方性エッチング工程の前に行われる、物理的成分の多いいわゆるミリング工程等においても、Ｃｕ配線３７を直接露出することなく行うため、Ｃｕ配線３７の落ち込みや削れを防止し、ワード線ＷＬの信頼性を向上できる。上記のように、バリアメタル層３８は、上記異方性エッチング工程およびミリング工程等に対してＣｕ配線３７の落ち込みや削れを防止するバリアメタル層３８表面側に対するバリアとしても働く。
【００５８】
［変形例２（ヨーク層の変形例）］
次に、この発明の磁気記憶装置およびその製造方法に係る変形例２について、図１２を用いて説明する。以下の説明において、上記第１、第２の実施形態、および変形例１と重複する部分の説明は省略する。図１２は、この変形例２に係る磁気記憶装置を模式的に示す断面構造図である。
【００５９】
この変形例２は、ヨーク層を多層とした例である。絶縁層６１の溝内部に第１ヨーク層７５が設けられ、第１ヨーク層７５上に第２ヨーク層７６が更に設けられている。上記第１ヨーク層７５は、例えば、ＮｉＦｅ、ＣｏＦｅＮｉ等の透磁率が高い磁性材料を含む強磁性体より形成され、上記第２ヨーク層は、ＮｉＦｅ、ＣｏＦｅＮｉ等の透磁率が高い磁性材料を含む強磁性体により形成されている。
【００６０】
また、第１ヨーク層７５および第２ヨーク層７６は、例えば、スパッタ法により溝内部に形成するが、ＭＯＣＶＤ法、またはＣＶＤ法により形成することも可能である。その他は上記と同様の工程により、図１２に示す磁気記憶装置を製造できる。
【００６１】
上記のような磁気記憶装置およびその製造方法によれば、上記第２の実施形態と同様な効果を有する。さらに、この変形例２に係る磁気記憶装置は、ヨーク層を多層とし、絶縁層６１の溝内部に第１ヨーク層７５が設けられ、第１ヨーク層７５上に第２ヨーク層７６が更に設けられている。さらに、上記第１ヨーク層７５および第２ヨーク層７６は、いずれも透磁率が高い磁性材料を含む強磁性体により形成されている。そのため、書き込み動作時において、ワード線ＷＬから発生する磁束のうちワード線ＷＬの下面および両側面から発生する磁束をヨーク層７５、７６に導くことができ、書き込み電流の低減に対してより有効である。
【００６２】
［変形例３（クロスポイント型の変形例）］
次に、この発明の磁気記憶装置およびその製造方法に係る変形例３について、図１３および図１４を用いて説明する。以下の説明において、上記第１、第２の実施形態、および変形例１、２と重複する部分の説明は省略する。図１３、図１４は、この変形例３に係る磁気記憶装置を模式的に示す断面構造図である。
【００６３】
この変形例３は、クロスポイント型のＭＴＪ素子とワード線ＷＬとの間に、ダイオード層７２が更に設けられた例である。図１３に示すように、バリアメタル層３８上における絶縁層６２中に、ダイオード層７２が設けられている。ダイオード層７２上にＭＴＪ素子が設けられている。図１４には、２層のヨーク層７５、７６を備えたヨーク層に、更にダイオード層７２が設けられた例である。製造方法の詳細な説明は、周知であるので、省略する。上記ダイオード層７２は、例えば、シリコンにより形成されたＰＮ接合ダイオード層等である。
【００６４】
尚、ダイオード層７２は、ＭＴＪ素子とビット線ＢＬとの間に設けることも可能である。
【００６５】
上記のような磁気記憶装置によれば、上記第２の実施形態および変形例２と同様な効果を有する。さらに、この変形例２に係る磁気記憶装置は、ＭＴＪ素子とワード線ＷＬとの間に、ダイオード層７２が更に設けられている。
【００６６】
そのため、ＭＴＪ素子の書き込み／読み出し動作時において隣接するＭＴＪ素子に電流が流れ込む、いわゆる回り込み電流を防止することができる。その結果、磁気記憶装置の信頼性をさらに向上できる。
【００６７】
また、ダイオード層７２は、ＭＴＪ素子とワード線ＷＬとの間、またはＭＴＪ素子とビット線との間に一層設ければよいため、ビット線ＢＬ方向のセル面積が増大することがないため、微細化に対して有効である。
【００６８】
尚、上記第１、第２の実施形態、変形例１乃至変形例３おいては、一例としてＭＴＪ素子を用いて説明をした。しかし、この発明はＭＴＪ素子に限定されず、例えば、ＧＭＲ（Giant Magneto-resistance）素子、ＣＭＲ（Colossal Magneto-resistance）素子等、その他の磁気抵抗効果素子（magneto-resistance effect element）を備えた磁気記憶装置に適用することが可能である。
【００６９】
また、上記実施形態および変形例において、ワード線ＷＬの配線層は、Ｃｕ配線層３７としてＣｕのみを一例として挙げたが、例えば、Ａｌ等その他の金属においても適用することが可能である。
【００７０】
以上、第１、第２の実施形態、変形例１乃至変形例３を用いてこの発明の説明を行ったが、この発明は上記各実施形態および各変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および各変形例には種々の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば、各実施形態および各変形例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００７１】
【図１】この発明の第１の実施形態に係る磁気記憶装置（１Ｔ１ＭＴＪ型）を模式的に示す断面構造図。
【図２】この発明の第１の実施形態に係る磁気記憶装置の製造方法の一工程を模式的に示す断面構造図。
【図３】この発明の第１の実施形態に係る磁気記憶装置の製造方法の一工程を模式的に示す断面構造図。
【図４】この発明の変形例１に係る磁気記憶装置を模式的に示す断面構造図。
【図５】この発明の変形例１に係る磁気記憶装置の製造方法の一工程を模式的に示す断面構造図。
【図６】この発明の変形例１に係る磁気記憶装置の製造方法の一工程を模式的に示す断面構造図。
【図７】この発明の変形例１に係る磁気記憶装置の製造方法の一工程を模式的に示す断面構造図。
【図８】この発明の第２の実施形態に係る磁気記憶装置（クロスポイント型）を模式的に示す断面構造図。
【図９】この発明の第２の実施形態に係る磁気記憶装置の製造方法の一工程を模式的に示す断面構造図。
【図１０】この発明の第２の実施形態に係る磁気記憶装置の製造方法の一工程を模式的に示す断面構造図。
【図１１】この発明の第２の実施形態に係る磁気記憶装置の製造方法の一工程を模式的に示す断面構造図。
【図１２】この発明の変形例２に係る磁気記憶装置を模式的に示す断面構造図。
【図１３】この発明の変形例３に係る磁気記憶装置を模式的に示す断面構造図。
【図１４】この発明の変形例３に係る磁気記憶装置を模式的に示す断面構造図。
【図１５】従来の磁気記憶装置を示す断面構造図。
【符号の説明】
【００７２】
３１…半導体基板、Ｓ／Ｄ…ソース／ドレイン、３２…ゲート絶縁膜、３３…ゲート電極、ＤＣ−１〜ＤＣ−４…ドレインコンタクト、ＳＣ…ソース線コンタクト、ＳＬ…ソース線、ＢＬ…ビット線、ＷＬ…ワード線、ＭＣ…メモリセル、ＭＴＪ…ＭＴＪ素子、４０…下地導電層、４１…フリー層、４２…トンネル絶縁膜、４３…ピン層、３６…ヨーク層、３７…Ｃｕ配線層、３８…バリアメタル層、３４、３５、４５、４６…絶縁層。
【図１】
2005340366.tif 000003
【図２】
2005340366.tif 000004
【図３】
2005340366.tif 000005
【図４】
2005340366.tif 000006
【図５】
2005340366.tif 000007
【図６】
2005340366.tif 000008
【図７】
2005340366.tif 000009
【図８】
2005340366.tif 000010
【図９】
2005340366.tif 000011
【図１０】
2005340366.tif 000012
【図１１】
2005340366.tif 000013
【図１２】
2005340366.tif 000014
【図１３】
2005340366.tif 000015
【図１４】
2005340366.tif 000016
【図１５】
2005340366.tif 000017