(57)【要約】【課題】  パッケージを充分に小さくでき、且つ被検出光の散乱を抑制することができる裏面入射型光検出素子を提供する。【解決手段】  裏面入射型ホトダイオード１は、Ｎ型半導体基板１０、Ｐ+型不純物半導体領域１１、凹部１２、及び被覆層１３を備えている。Ｎ型半導体基板１０の表面Ｓ１側における表層には、Ｐ+型不純物半導体領域１１が形成されている。Ｎ型半導体基板１０の裏面Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、被検出光の入射部となる凹部１２が形成されている。また、裏面Ｓ２上には、凹部１２へと入射する被検出光を透過させる被覆層１３が設けられている。ここで、被覆層１３は、凹部１２上に設けられている部分が、凹部１２の外縁部１４上に設けられている部分に対して窪んでいる。【選択図】  図１
2005045073.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型をもつ半導体基板と、
前記半導体基板の第１面側における表層に設けられ、第２導電型をもつ不純物半導体領域と、
前記半導体基板の第２面における前記不純物半導体領域に対向する領域に形成され、被検出光が入射する凹部と、
前記第２面上に設けられ、前記被検出光を透過させる樹脂からなる被覆層と、を備え、
前記被覆層は、前記第２面の前記凹部上に設けられた部分が、前記凹部の外縁部上に設けられた部分に対して窪んでいることを特徴とする裏面入射型光検出素子。
【請求項２】
前記半導体基板の前記第１面上に設けられ、前記半導体基板を支持する支持膜を備えることを特徴とする請求項１に記載の裏面入射型光検出素子。
【請求項３】
前記支持膜を貫通するとともに、一端が前記不純物半導体領域と電気的に接続された充填電極を備えることを特徴とする請求項２に記載の裏面入射型光検出素子。
【請求項４】
前記半導体基板の側面全体に、前記第１導電型の不純物が高濃度に添加された高濃度不純物半導体領域が露出していることを特徴とする請求項１〜３のいずれか一項に記載の裏面入射型光検出素子。
【請求項５】
前記半導体基板の前記第２面側における表層のうち、前記凹部の底面部分に、前記第１導電型の不純物が高濃度に添加された高濃度不純物層が設けられていることを特徴とする請求項１〜４のいずれか一項に記載の裏面入射型光検出素子。
【請求項６】
前記半導体基板の前記外縁部の前記第２面側における表層に、前記第１導電型の不純物が高濃度に添加された高濃度不純物層が設けられていることを特徴とする請求項１〜５のいずれか一項に記載の裏面入射型光検出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面入射型光検出素子に関するものである。
【背景技術】
【０００２】
図１３に示す従来の裏面入射型ホトダイオード１００においては、Ｎ型シリコン基板１０１の表面側の表層にＰ+型高濃度不純物半導体領域１０２及びＮ+型高濃度不純物半導体領域１０３が形成されている。Ｐ+型高濃度不純物半導体領域１０２及びＮ+型高濃度不純物半導体領域１０３には、それぞれアノード電極１０４及びカソード電極１０５が接続されている。両電極１０４，１０５上には、半田からなるバンプ電極１０６が形成されている。また、Ｎ型シリコン基板１０１は、Ｐ+型高濃度不純物半導体領域１０２に対応する部分が裏面側から薄板化されている。この薄板化された部分が被検出光の入射部となる。
【０００３】
裏面入射型ホトダイオード１００は、図１３に示すように、フリップチップボンディングによりセラミックパッケージ１０７に実装される。すなわち、裏面入射型ホトダイオード１００のバンプ電極１０６が、セラミックパッケージ１０７の底面配線１０８上に設けられた半田パッド１０９と接続されている。底面配線１０８は、ワイヤボンディングで出力端子ピン１１０に電気的に接続されている。また、セラミックパッケージ１０７の表面には、窓枠１１１がロウ材１１２でシーム溶接されている。窓枠１１１には、裏面入射型ホトダイオード１００の薄板化された部分に対応する位置に開口が形成されており、この開口部分に被検出光を透過させるコバールガラス等の透明窓材１１３が設けられている。
【特許文献１】特開平９−２１９４２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
裏面入射型ホトダイオードにおいては、セラミックパッケージを用いる上記構成では、そのパッケージが大きくなってしまうという問題がある。
【０００５】
一方、特許文献１には、半導体電子部品に対するＣＳＰ（チップサイズパッケージ）技術が開示されている。この技術においては、半導体電子部品が作りこまれたウエハの両面を樹脂等の有機材料により封止するとともに、ウエハの一面側に設けられた有機材料にフォトリソグラフィーにより開口を形成し、その開口に電極を形成している。
【０００６】
しかしながら、上記のＣＳＰ技術を裏面入射型ホトダイオードに適用して、そのパッケージを小さくしようとすると、以下の問題を生じる。すなわち、裏面入射型ホトダイオードは、被検出光の入射部となる部分が薄板化されているため、機械的強度が弱い。そのため、裏面入射型ホトダイオードのアセンブリには、角錐コレットではなく、平コレットが用いられる。例えば、ホトダイオードの表面側に設けられたバンプ電極等を加熱、加圧する際には、平コレットにより裏面を吸着面として裏面入射型ホトダイオードを吸着しつつ、ヒータブロックから熱と圧力が加えられる。
【０００７】
裏面が樹脂で封止された裏面入射型ホトダイオードに対して平コレットを用いる場合、コレットとの接触により樹脂が損傷を受けてしまう。裏面入射型ホトダイオードの薄板化された部分（すなわち被検出光の入射部）の樹脂がこのような損傷を受けた場合、その傷により被検出光が散乱を受けてしまうという問題がある。そして、被検出光が散乱を受けることは、裏面入射型ホトダイオードの感度低下にもつながってしまう。
【０００８】
本発明は、上記課題を解決するためになされたものであり、パッケージを充分に小さくでき、且つ被検出光の散乱を抑制することができる裏面入射型光検出素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明による裏面入射型光検出素子は、第１導電型をもつ半導体基板と、半導体基板の第１面側における表層に設けられ、第２導電型をもつ不純物半導体領域と、半導体基板の第２面における不純物半導体領域に対向する領域に形成され、被検出光が入射する凹部と、第２面上に設けられ、被検出光を透過させる樹脂からなる被覆層と、を備え、被覆層は、第２面の凹部上に設けられた部分が、凹部の外縁部上に設けられた部分に対して窪んでいることを特徴とする。
【００１０】
この裏面入射型光検出素子においては、被覆層が設けられていることにより、裏面入射型光検出素子の機械的強度が向上する。機械的強度の向上により、ウエハレベルでのダイシングが可能となるため、チップサイズの裏面入射型光検出素子を得ることができる。これにより、パッケージが充分に小さい裏面入射型光検出素子が実現される。また、被覆層は、被検出光を透過させる樹脂からなるため、裏面入射型光検出素子の機械的強度を向上させるだけでなく、被検出光に対する透過窓材としても機能することができる。
【００１１】
さらに、被覆層は、凹部上に設けられた部分が、凹部の外縁部上に設けられた部分に対して窪んでいる。したがって、アセンブリの際に平コレットを用いても、凹部上に設けられた被覆層の表面は、平コレットと接触しない。これにより、被覆層表面のうち被検出光の入射部分が損傷を受けることがないため、被検出光の散乱が抑制される。
【００１２】
本発明による裏面入射型光検出素子は、半導体基板の第１面上に設けられ、半導体基板を支持する支持膜を備えることが好適である。この場合、裏面入射型光検出素子の機械的強度が一層向上する。
【００１３】
さらに、支持膜を貫通するとともに、一端が不純物半導体領域と電気的に接続された充填電極を備えることが好適である。この場合、検出信号を裏面入射型光検出素子の外部に容易に取り出すことができる。
【００１４】
半導体基板の側面全体に、第１導電型の不純物が高濃度に添加された高濃度不純物半導体領域が露出していることが好適である。この場合、半導体基板の側面がダイシング等によりダメージを受けている場合であっても、半導体基板の側面付近で発生した不要キャリアを高濃度不純物半導体領域によりトラップすることができ、それゆえ暗電流や雑音を抑えることができる。
【００１５】
半導体基板の第２面側における表層のうち、凹部の底面部分に、第１導電型の不純物が高濃度に添加された高濃度不純物層が設けられていることが好適である。この高濃度不純物層は、アキュームレーション層として機能する。これにより、被検出光の入射により発生したキャリアが半導体基板の第１面側へと進みやすくなるため、裏面入射型光検出素子の感度が向上する。
【００１６】
半導体基板の外縁部の第２面側における表層に、第１導電型の不純物が高濃度に添加された高濃度不純物層が設けられていることが好適である。この場合、外縁部の第２面側における表面付近に結晶欠陥が生じている場合であっても、結晶欠陥に起因して発生する暗電流やノイズを高濃度不純物層により抑制することができる。
【発明の効果】
【００１７】
本発明によれば、パッケージを充分に小さくでき、且つ被検出光の散乱を抑制することができる裏面入射型光検出素子が実現される。
【発明を実施するための最良の形態】
【００１８】
以下、図面とともに本発明による裏面入射型光検出素子の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【００１９】
図１は、本発明による裏面入射型光検出素子の第１実施形態を示す断面図である。裏面入射型ホトダイオード１は、裏面側から被検出光を入射し、被検出光の入射によりキャリアを生成し、生成したキャリアを検出信号として表面側から出力するものである。裏面入射型ホトダイオード１は、Ｎ型半導体基板１０、Ｐ+型不純物半導体領域１１、凹部１２、及び被覆層１３を備えている。Ｎ型半導体基板１０としては、例えば、リン等のＮ型不純物が添加されたシリコン基板を用いることができる。Ｎ型半導体基板１０の不純物濃度は、例えば１０12〜１０15／ｃｍ3である。また、Ｎ型半導体基板１０の厚さｔ１は、例えば２００〜５００μｍである。
【００２０】
Ｎ型半導体基板１０の表面（第１面）Ｓ１側における表層の一部には、Ｐ+型不純物半導体領域１１が形成されている。Ｐ+型不純物半導体領域１１は、ボロン等のＰ型不純物が添加されており、Ｎ型半導体基板１０とｐｎ接合を構成している。Ｐ+型不純物半導体領域１１の不純物濃度は、例えば１０15〜１０20／ｃｍ3である。また、Ｐ+型不純物半導体領域１１の深さは、例えば０．１〜２０μｍである。
【００２１】
Ｎ型半導体基板１０の裏面（第２面）Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、凹部１２が形成されている。凹部１２は、被検出光の入射部となる。凹部１２は、裏面Ｓ２から表面Ｓ１に向かって幅が次第に狭くなる形状をしている。具体的には、凹部１２の形状は、例えば裏面Ｓ２から表面Ｓ１に向かって幅が次第に狭くなる四角錐状又はテーパ状とすることができる。凹部１２の深さは、例えば２〜４００μｍである。また、凹部１２が形成されることにより、Ｎ型半導体基板１０のうち凹部底面Ｓ３及びＰ+型不純物半導体領域１１で挟まれた領域は、裏面Ｓ２側からの被検出光の入射により発生したキャリアが表面Ｓ１側表層に設けられたＰ+型不純物半導体領域１１付近まで達し易くなるように、他の領域よりも薄板化されている。また、この薄板化された領域の厚さは、例えば１０〜２００μｍである。
【００２２】
Ｎ型半導体基板１０の裏面Ｓ２上には、被覆層１３が設けられている。被覆層１３は、被検出光に対して透明な樹脂、すなわち被検出光の波長に対して充分な透過率をもつ樹脂からなる。このような樹脂として、例えば、エポキシ系、シリコーン系、アクリル系若しくはポリイミド系のもの、又はこれらの複合素材からなるものが挙げられる。この被覆層１３は、裏面Ｓ２を保護する保護層、及び凹部１２へと入射する被検出光を透過させる透過窓材として機能する。また、被覆層１３は、凹部１２上に設けられている部分が、凹部１２の外縁部１４上に設けられている部分に対して窪んでいる。すなわち、凹部１２が形成されている部分に設けられた被覆層１３の表面は、凹部１２の外縁部１４に設けられた被覆層１３の表面よりもＮ型半導体基板１０側に入り込んでいる。ここで、外縁部１４とは、Ｎ型半導体基板１０のうち凹部１２を側方から包囲している部分を指す。外縁部１４上の被覆層１３の厚さは、例えば５〜５００μｍ、好ましくは２５０μｍである。
【００２３】
また、裏面入射型ホトダイオード１は、Ｎ+型高濃度不純物層２１、Ｎ+型高濃度不純物半導体領域２２、絶縁膜２３，２４、アノード電極２５、及びカソード電極２６を備えている。Ｎ+型高濃度不純物層２１は、Ｎ型半導体基板１０の裏面Ｓ２側の表層全体に形成されている。Ｎ+型高濃度不純物層２１は、Ｎ型不純物がＮ型半導体基板１０よりも高濃度に添加されている。Ｎ+型高濃度不純物層２１の不純物濃度は、例えば１０15〜１０20／ｃｍ3である。また、Ｎ+型高濃度不純物層２１の深さは、例えば０．１〜２０μｍである。
【００２４】
Ｎ+型高濃度不純物半導体領域２２は、Ｎ型半導体基板１０の表面Ｓ１側における表層に、Ｐ+型不純物半導体領域１１と所定の距離を隔てて形成されている。Ｎ+型高濃度不純物半導体領域２２は、Ｎ+型高濃度不純物層２１と同様にＮ型不純物が高濃度に添加されており、後述するカソード電極２６とのコンタクト層であるとともに、表面Ｓ１における表面リーク電流を抑制する機能をもつ。Ｎ+型高濃度不純物半導体領域２２の不純物濃度は、例えば１０15〜１０20／ｃｍ3である。また、Ｎ+型高濃度不純物半導体領域２２の深さは、例えば０．１〜３０μｍである。
【００２５】
絶縁膜２３及び絶縁膜２４は、それぞれＮ型半導体基板１０の表面Ｓ１及び裏面Ｓ２上に形成されている。絶縁膜２３，２４は、例えばＳｉＯ2からなる。絶縁膜２３の厚さは、例えば０．１〜２μｍである。一方、絶縁膜２４の厚さは、例えば０．０５〜１μｍである。また、絶縁膜２３には、開口（コンタクトホール）２３ａ，２３ｂが形成されており、一方の開口２３ａはＰ+型不純物半導体領域１１の部分に、他方の開口２３ｂはＮ+型高濃度不純物半導体領域２２の部分に設けられている。
【００２６】
絶縁膜２３上の開口２３ａ，２３ｂを含む領域には、それぞれアノード電極２５及びカソード電極２６が形成されている。これらの電極２５，２６の厚さは、例えば１μｍである。また、これらの電極２５，２６は、それぞれ開口２３ａ，２３ｂを充填するように設けられている。これにより、開口２３ａを通してアノード電極２５がＰ+型不純物半導体領域１１と、開口２３ｂを通してカソード電極２６がＮ+型高濃度不純物半導体領域２２とそれぞれ直接に接続されている。アノード電極２５及びカソード電極２６としては、例えばＡｌが用いられる。
【００２７】
さらに、裏面入射型ホトダイオード１は、パッシベーション膜３１、支持膜３２、充填電極３３ａ，３３ｂ、ＵＢＭ（Under Bump Metal）３４ａ，３４ｂ、及びバンプ３５ａ，３５ｂを備えている。パッシベーション膜３１は、Ｎ型半導体基板１０の表面Ｓ１上において、絶縁膜２３、アノード電極２５及びカソード電極２６を覆うように設けられている。また、パッシベーション膜３１のうちアノード電極２５及びカソード電極２６上に設けられた部分に、後述する充填電極３３ａ，３３ｂが充填される貫通孔３１ａが形成されている。パッシベーション膜３１は、例えばＳｉＮからなり、Ｎ型半導体基板１０の表面Ｓ１を保護するものである。パッシベーション膜３１は、例えばプラズマＣＶＤ法により形成することができる。また、パッシベーション膜３１の厚さは、例えば１μｍである。
【００２８】
パッシベーション膜３１上には、支持膜３２が形成されている。支持膜３２は、Ｎ型半導体基板１０を支持するものである。また、支持膜３２のうちパッシベーション膜３１の貫通孔３１ａに対応する部分に、貫通孔３１ａと共に充填電極３３ａ，３３ｂが充填される貫通孔３２ａが形成されている。支持膜３２の材料としては、例えば樹脂、或いはプラズマＣＶＤ等によるＳｉＯ2を用いることができる。また、支持膜３２の厚さは、例えば２〜１００μｍ、好ましくは５０μｍである。
【００２９】
充填電極３３ａ，３３ｂは、貫通孔３１ａ，３２ａに充填されるとともに、一端がそれぞれアノード電極２５及びカソード電極２６に接することにより、Ｐ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２２と電気的に接続されている。また、充填電極３３ａ，３３ｂの他端は、ともに支持膜３２の表面に露出している。すなわち、充填電極３３ａ，３３ｂは、パッシベーション膜３１及び支持膜３２を貫通して、それぞれアノード電極２５及びカソード電極２６から支持膜３２表面まで延びている。また、充填電極３３ａ，３３ｂは、略円柱状をしている。これらの充填電極３３ａ，３３ｂは、電極２５，２６と後述するバンプ３５ａ，３５ｂとを電気的に接続するためのものである。充填電極３３ａ，３３ｂは、例えばＣｕからなる。また、貫通孔３１ａ，３２ａの直径は、例えば１０〜２００μｍ、好ましくは１００μｍである。
【００３０】
充填電極３３ａ，３３ｂの支持膜３２表面に露出する部分には、ＵＢＭ３４ａ，３４ｂが形成されている。ＵＢＭ３４ａ，３４ｂは、例えばＮｉ及びＡｕの積層膜からなる。また、ＵＢＭ３４ａ，３４ｂの厚さは、例えば０．１〜５μｍである。
【００３１】
ＵＢＭ３４ａ，３４ｂの充填電極３３ａ，３３ｂと反対側の面上には、バンプ３５ａ，３５ｂが形成されている。したがって、バンプ３５ａ，３５ｂは、それぞれアノード電極２５及びカソード電極２６と電気的に接続されている。バンプ３５ａ，３５ｂは、ＵＢＭ３４ａ，３４ｂとの接触面を除いては略球状をしている。バンプ３５ａ，３５ｂとしては、例えば半田、金、Ｎｉ−Ａｕ、Ｃｕ、又は金属フィラーを含む樹脂等を用いることができる。
【００３２】
裏面入射型ホトダイオード１の動作について説明する。ここでは、裏面入射型ホトダイオード１に逆バイアス電圧が印加されており、Ｎ型半導体基板１０には、薄板化された領域に空乏層が生じているものとする。被覆層１３を透過して、凹部１２からＮ型半導体基板１０に入射した被検出光は、主に薄板化された領域で吸収される。すると、この領域においてキャリア（正孔及び電子）が発生する。発生した正孔及び電子は、逆バイアス電界に従って、それぞれＰ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２２へと移動する。Ｐ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２２に達した正孔及び電子は、充填電極３３ａ，３３ｂ及びＵＢＭ３４ａ，３４ｂを通ってバンプ３５ａ，３５ｂへと移動し、バンプ３５ａ，３５ｂから検出信号として出力される。
【００３３】
裏面入射型ホトダイオード１の効果について説明する。裏面入射型ホトダイオード１においては、被覆層１３が設けられていることにより、裏面入射型ホトダイオード１の機械的強度が向上している。特に、凹部１２上に被覆層１３が設けられていることにより、アセンブリ時に裏面入射型ホトダイオード１に圧力や熱を加えても、Ｎ型半導体基板１０の薄板化された領域の反り、撓み、破損等を防ぐことができる。また、機械的強度の向上により、ウエハレベルでのダイシングが可能となるため、チップサイズの裏面入射型ホトダイオード１を得ることができる。これにより、パッケージが充分に小さい裏面入射型ホトダイオード１が実現されている。また、セラミックパッケージ等が不要であるので、裏面入射型ホトダイオード１の製造コストを低減することができる。以上より、安価で信頼性が高く且つ小型な裏面入射型ホトダイオード１が実現されている。
【００３４】
さらに、被覆層１３は、凹部１２上に設けられた部分が、凹部１２の外縁部１４上に設けられた部分に対して窪んでいる。したがって、図２に示すように、アセンブリの際に平コレットＦＣを用いても、凹部１２上に設けられた被覆層１３の表面は、平コレットＦＣと接触しない。これにより、被覆層１３表面のうち被検出光の入射部分が損傷を受けることがないため、被検出光の散乱が抑制される。このため、高感度な裏面入射型ホトダイオード１が実現されている。
【００３５】
また、外縁部１４上にも被覆層１３が設けられていることにより、平コレットＦＣは外縁部１４と直接接触しない。このため、平コレットＦＣとの接触により外縁部１４に結晶欠陥が生じるのを抑制することができ、したがって、結晶欠陥に起因する暗電流やノイズの発生も抑制することができる。
【００３６】
また、被覆層１３として樹脂を用いているため、被覆層１３を所望の形状に加工することが容易となる。
【００３７】
支持膜３２が設けられていることにより、裏面入射型ホトダイオード１の機械的強度が一層向上している。
【００３８】
充填電極３３ａ，３３ｂが設けられていることにより、検出信号を電極２５，２６から外部に容易に取り出すことができる。なお、充填電極３３ａ，３３ｂは、貫通孔３１ａ，３２ａの側壁に形成され、アノード電極２５及びカソード電極２６に電気的に接続されるものであってもよい。
【００３９】
Ｎ型半導体基板１０の裏面Ｓ２側の表層全体にＮ+型高濃度不純物層２１が形成されている。裏面Ｓ２表層のうち凹部１２の底面Ｓ３に設けられたＮ+型高濃度不純物層２１は、アキュームレーション層として機能する。これにより、Ｎ型半導体基板１０で発生したキャリアが底面Ｓ３付近で再結合するのを防ぐことができる。このため、より高感度な裏面入射型ホトダイオード１が実現されている。このとき、Ｎ+型高濃度不純物層２１の不純物濃度は、１０15／ｃｍ3以上であることが好ましい。この場合、Ｎ+型高濃度不純物層２１は、アキュームレーション層として好適に機能することができる。
【００４０】
また、Ｎ型半導体基板１０の外縁部１４の裏面Ｓ２側における表層に設けられたＮ+型高濃度不純物層２１は、外縁部１４に結晶欠陥が生じている場合であっても、結晶欠陥に起因して発生する暗電流やノイズを抑制できる。このため、裏面入射型ホトダイオード１によれば、高いＳＮ比で検出信号を得ることができる。このときも、Ｎ+型高濃度不純物層２１の不純物濃度は、１０15／ｃｍ3以上であることが好ましい。この場合、Ｎ+型高濃度不純物層２１は、結晶欠陥に起因して発生する暗電流やノイズを充分に抑制することができる。
【００４１】
図３〜図８を参照しつつ、図１に示す裏面入射型ホトダイオード１の製造方法の一例を説明する。まず、表面Ｓ１及び裏面Ｓ２が（１００）面であるＮ型シリコンウエハからなるＮ型半導体基板１０を準備する。このＮ型半導体基板１０に熱酸化を施すことにより、Ｎ型半導体基板１０の表面Ｓ１にＳｉＯ2からなる絶縁膜を形成する。また、絶縁膜の所定部分を開口し、開口部からＮ型半導体基板１０にリンをドープすることによりＮ+型高濃度不純物半導体領域２２を形成する。その後、Ｎ型半導体基板１０を酸化させて、表面Ｓ１に絶縁膜を形成する。また、絶縁膜の所定部分を開口し、開口部からＮ型半導体基板１０にボロンをドープすることによりＰ+型不純物半導体領域１１を形成する。その後、Ｎ型半導体基板１０を酸化させて、表面Ｓ１に絶縁膜２３を形成する（図３（ａ））。
【００４２】
次に、Ｎ型半導体基板１０の裏面Ｓ２を研磨して、Ｎ型半導体基板１０の裏面Ｓ２上に、ＬＰ−ＣＶＤによりＳｉＮ８２を堆積させる（図３（ｂ））。また、凹部１２を形成するために、裏面Ｓ２上のＳｉＮ８２に開口８５を形成する（図４（ａ））。そして、開口８５からＫＯＨ等によるエッチングを行うことにより凹部１２を形成する（図４（ｂ））。
【００４３】
次に、ＳｉＮ８２を除去した後、凹部１２が形成されたＮ型半導体基板１０の裏面Ｓ２側に対しイオン注入等を用いてＮ型不純物をドープすることにより、裏面Ｓ２側における表層全体にＮ+型高濃度不純物層２１を形成する（図５（ａ））。その後、熱酸化を施すことにより裏面Ｓ２側における表層全体に絶縁膜２４を形成する（図５（ｂ））。表面Ｓ１の絶縁膜２３に電極のためのコンタクトホールを形成し、表面Ｓ１にアルミニウムを堆積させてから所定のパターニングを施すことにより、アノード電極２５及びカソード電極２６を形成する（図５（ｃ））。
【００４４】
次に、アノード電極２５及びカソード電極２６が形成されたＮ型半導体基板１０の表面Ｓ１上に、ＳｉＮからなるパッシベーション膜３１をプラズマＣＶＤ法により堆積させる。また、パッシベーション膜３１におけるバンプ３５ａ，３５ｂに対応する部分に開口３１ａを形成する（図６（ａ））。さらに、表面Ｓ１上に樹脂からなる厚い支持膜３２を形成するとともに、パッシベーション膜３１の開口３１ａに対応する部分に開口３２ａを形成する。このとき、支持膜３２の樹脂としては、例えばエポキシ系、アクリル系、又はポリイミド系のものを用いることができる。或いは、プラズマＣＶＤ等によるＳｉＯ2を用いてもよい。また、支持膜３２の開口３２ａは、例えば樹脂として感光性のものを用いてフォトリソグラフィー法で形成するか、或いはエッチング等によるパターニングで形成することができる（図６（ｂ））。また、開口３１ａ及び開口３２ａを充填するように、Ｃｕからなる導電性部材３３を堆積させる。これは、例えば、開口３１ａ及び開口３２ａから露出するアノード電極２５及びカソード電極２６の表面にＣｕシード層等をスパッタ等により堆積させた後、そのＣｕシード層上にメッキによりＣｕ等を堆積させることにより行うことができる（図６（ｃ））。
【００４５】
次に、導電性部材３３の表面を研磨することにより、支持膜３２上に堆積された導電性部材３３を除去する。これにより、充填電極３３ａ，３３ｂが形成される（図７（ａ））。また、裏面Ｓ２側の全面を覆う形で樹脂からなる被覆層１３をスピンコート又は印刷等により塗布した後、塗布した被覆層１３を硬化させる。このとき、被覆層１３のうち凹部１２上に設けられている部分が窪むようにする（図７（ｂ））。さらに、表面Ｓ１上の充填電極３３ａ，３３ｂ上にそれぞれＮｉとＡｕ等の積層膜からなるＵＢＭ３４ａ，３４ｂを無電解メッキにより形成する。また、ＵＢＭ３４ａ，３４ｂ上に、半田等からなるバンプ３５ａ，３５ｂを印刷又はボール搭載法等により形成する（図７（ｃ））。
【００４６】
最後に、個片化された裏面入射型ホトダイオード１を得るために、ダイシングを行う。ダイシングにおいては、図８（ａ）に一点鎖線Ｌ１で示すように、Ｎ型半導体基板１０の裏面Ｓ２における外縁部１４の中央を通るように切断する。以上により、裏面入射型ホトダイオード１を得る（図８（ｂ））。
【００４７】
図９は、本発明による裏面入射型光検出素子の第２実施形態を示す断面図である。裏面入射型ホトダイオード２は、半導体基板２０、Ｐ+型不純物半導体領域１１、凹部１２、及び被覆層１３を備えている。
【００４８】
半導体基板２０の表面Ｓ１側における表層の一部には、Ｐ+型不純物半導体領域１１が形成されている。一方、半導体基板２０の裏面Ｓ２におけるＰ+型不純物半導体領域１１に対向する領域には、凹部１２が形成されている。また、半導体基板２０の裏面Ｓ２上には、被覆層１３が設けられている。被覆層１３は、凹部１２上に設けられている部分が、凹部１２の外縁部１４上に設けられている部分に対して窪んでいる。
【００４９】
また、裏面入射型ホトダイオード２は、Ｎ+型高濃度不純物半導体領域２８、絶縁膜２３，２４、アノード電極２５、及びカソード電極２６を備えている。Ｎ+型高濃度不純物半導体領域２８は、半導体基板２０の側面Ｓ４全体に露出するようにして形成されている。また、Ｎ+型高濃度不純物半導体領域２８は、半導体基板２０の裏面Ｓ２全体にも露出している。したがって、半導体基板２０のうち、Ｐ+型不純物半導体領域１１及びＮ+型高濃度不純物半導体領域２８の何れも形成されていない部分２０ａが、半導体基板２０の側面Ｓ４及び裏面Ｓ２側からＮ+型高濃度不純物半導体領域２８によって完全に囲まれている。
【００５０】
図１０（ａ）〜図１０（ｃ）を参照しつつ、Ｎ+型高濃度不純物半導体領域２８を形成する方法の一例を示す。まず、半導体基板２０を準備する。半導体基板２０においては、Ｎ+型高濃度不純物層４１が、表面Ｓ１側の一部分を残して裏面Ｓ２から拡がっている。残された表面Ｓ１側が、Ｎ+型高濃度不純物層４１よりも不純物濃度が低いＮ型不純物層４２である（図１０（ａ））。次に、表面Ｓ１側からＮ型不純物を高濃度にドープさせることにより、Ｎ+型高濃度不純物半導体領域４３を形成する（図１０（ｂ））。そして、Ｎ型不純物を熱処理により更に深く拡散させることにより、このＮ+型高濃度不純物半導体領域４３がＮ+型高濃度不純物層４１まで達するようにする（図１０（ｃ））。以上より、Ｎ+型高濃度不純物層４１とＮ+型高濃度不純物半導体領域４３とからなるＮ+型高濃度不純物半導体領域２８が形成される。なお、図１０（ｃ）には、Ｐ+型不純物半導体領域１１及び凹部１２が形成される領域をそれぞれ破線Ｌ２，Ｌ３によって示している。この方法によれば、半導体基板２０の裏面Ｓ２側から不純物をドープする工程を省略することができるので、Ｎ+型高濃度不純物半導体領域２８の製造工程が簡略化され、ひいては裏面入射型ホトダイオード２全体の製造工程が簡略化される。
【００５１】
図９に戻って、半導体基板２０の表面Ｓ１及び裏面Ｓ２には、それぞれ絶縁膜２３及び絶縁膜２４が形成されている。また、絶縁膜２３には、開口２３ａ，２３ｂが形成されており、一方の開口２３ａはＰ+型不純物半導体領域１１の部分に、他方の開口２３ｂはＮ+型高濃度不純物半導体領域２８の部分に設けられている。
【００５２】
絶縁膜２３上の開口２３ａ，２３ｂを含む領域には、それぞれアノード電極２５及びカソード電極２６が形成されている。これらの電極２５，２６は、それぞれ開口２３ａ，２３ｂを充填するように設けられている。これにより、開口２３ａを通してアノード電極２５がＰ+型不純物半導体領域１１と、開口２３ｂを通してカソード電極２６がＮ+型高濃度不純物半導体領域２８とそれぞれ直接に接続されている。
【００５３】
さらに、裏面入射型ホトダイオード２は、パッシベーション膜３１、支持膜３２、充填電極３３ａ，３３ｂ、ＵＢＭ３４ａ，３４ｂ、及びバンプ３５ａ，３５ｂを備えている。パッシベーション膜３１は、半導体基板２０の表面Ｓ１上において、絶縁膜２３、アノード電極２５及びカソード電極２６を覆うように設けられている。パッシベーション膜３１上には、支持膜３２が形成されている。また、充填電極３３ａ，３３ｂは、パッシベーション膜３１及び支持膜３２を貫通して、それぞれアノード電極２５及びカソード電極２６から支持膜３２の表面まで延びている。充填電極３３ａ，３３ｂの支持膜３２の表面に露出する部分には、ＵＢＭ３４ａ，３４ｂが形成されている。ＵＢＭ３４ａ，３４ｂの充填電極３３ａ，３３ｂと反対側の面上には、バンプ３５ａ，３５ｂが形成されている。
【００５４】
裏面入射型ホトダイオード２の効果について説明する。裏面入射型ホトダイオード２においては、被覆層１３が設けられていることにより、裏面入射型ホトダイオード２の機械的強度が向上している。また、機械的強度の向上により、ウエハレベルでのダイシングが可能となるため、ＣＳＰで裏面入射型ホトダイオード２を得ることができる。これにより、パッケージが充分に小さい裏面入射型ホトダイオード２が実現されている。
【００５５】
さらに、被覆層１３は、凹部１２上に設けられた部分が、凹部１２の外縁部１４上に設けられた部分に対して窪んでいる。したがって、アセンブリの際に平コレットを用いても、凹部１２上に設けられた被覆層１３の表面は、平コレットと接触しない。これにより、被覆層１３表面のうち被検出光の入射部分が損傷を受けることがないため、被検出光の散乱が抑制される。このため、高感度な裏面入射型ホトダイオード２が実現されている。
【００５６】
さらに、裏面入射型ホトダイオード２においては、Ｎ+型高濃度不純物半導体領域２８が半導体基板２０の側面Ｓ４全体に露出するようにして形成されている。これにより、半導体基板２０の側面Ｓ４付近で発生した不要キャリアをＮ+型高濃度不純物半導体領域２８によりトラップすることができ、それゆえ暗電流やノイズを抑制することができる。側面Ｓ４は、ダイシングラインに当たるため、ダイシング時に結晶欠陥が生じている可能性があるが、かかる結晶欠陥に起因して発生する暗電流やノイズもＮ+型高濃度不純物半導体領域２８によって抑制することができる。このため、裏面入射型ホトダイオード２によれば、より高いＳＮ比で検出信号を得ることができる。
【００５７】
また、半導体基板２０の一部分２０ａが、半導体基板２０の側面Ｓ４及び裏面Ｓ２側からＮ+型高濃度不純物半導体領域２８によって完全に囲まれている。これにより、囲まれた部分２０ａをＩ層とするＰＩＮ構造が実現されている。裏面入射型ホトダイオード２は、このようなＰＩＮ構造により、より高い電圧を印加できて、空乏層の幅を広く取ることが可能となり、感度を上げることと同時に容量を下げることができるために高速応答が可能となる。
【００５８】
図１１は、本発明による裏面入射型光検出素子の第３実施形態を示す平面図である。裏面入射型ホトダイオードアレイ３は、縦横にそれぞれ８列、全部で６４個の裏面入射型ホトダイオードが格子状に配列されて成っている。これらのホトダイオードの配列ピッチは、例えば１ｍｍとされる。図１１は、裏面入射型ホトダイオードアレイ３を裏面側から見た様子を示している。各ホトダイオードにおいては、図１の裏面入射型ホトダイオード１と同様に、裏面が被覆層で覆われるとともに、被覆層の所定部分が窪んで形成されている。図１１には、被覆層の窪んでいる部分を破線Ｌ４で示している。
【００５９】
図１２は、図１１に示す裏面入射型ホトダイオードアレイ３のXII−XII線に沿った断面図である。この断面図においては、図１１に示す６４個のホトダイオードのうち２個のホトダイオードＰ１，Ｐ２が示されている。図１２に示すように、裏面入射型ホトダイオードアレイ３は、Ｎ型半導体基板５０、Ｐ+型不純物半導体領域５１、凹部５２、及び被覆層５３を備えている。
【００６０】
Ｎ型半導体基板５０の表面Ｓ１側における表層には、Ｐ+型不純物半導体領域５１が複数形成されている。これらのＰ+型不純物半導体領域５１は、ホトダイオードＰ１，Ｐ２に対してそれぞれ設けられている。各Ｐ+型不純物半導体領域５１の面積は、例えば０．７５×０．７５ｍｍ2である。Ｎ型半導体基板５０の裏面Ｓ２におけるＰ+型不純物半導体領域５１に対向する領域には、凹部５２が形成されている。ここでは、Ｐ+型不純物半導体領域５１が複数設けられていることに伴い、凹部５２も複数形成されている。Ｐ+型不純物半導体領域５１及び凹部５２は、各ホトダイオードＰ１，Ｐ２に一組ずつ設けられている。また、Ｎ型半導体基板５０の裏面Ｓ２上には、被覆層５３が設けられている。被覆層５３は、凹部５２上に設けられている部分が、凹部５２の外縁部５４上に設けられている部分に対して窪んでいる。
【００６１】
また、裏面入射型ホトダイオードアレイ３は、Ｎ+型高濃度不純物層６１、Ｎ+型高濃度不純物半導体領域６２、絶縁膜６３，６４、アノード電極６５、及びカソード電極６６を備えている。Ｎ+型高濃度不純物層６１は、Ｎ型半導体基板５０の裏面Ｓ２側の表層全体に形成されている。Ｎ+型高濃度不純物半導体領域６２は、Ｎ型半導体基板５０の表面Ｓ１側における表層に形成されている。このＮ+型高濃度不純物半導体領域６２は、各ホトダイオードを構成するＰ+型不純物半導体領域５１を取り囲むように設けられることが望ましい。
【００６２】
Ｎ型半導体基板５０の表面Ｓ１及び裏面Ｓ２上には、それぞれ絶縁膜６３及び絶縁膜６４が形成されている。絶縁膜６３には、開口６３ａ，６３ｂが形成されており、一方の開口６３ａはＰ+型不純物半導体領域５１の部分に、他方の開口６３ｂはＮ+型高濃度不純物半導体領域６２の部分に設けられている。
【００６３】
絶縁膜６３上の開口６３ａ，６３ｂを含む領域には、それぞれアノード電極６５及びカソード電極６６が形成されている。アノード電極６５及びカソード電極６６は、各ホトダイオードＰ１，Ｐ２に１組ずつ設けられている。また、これらの電極６５，６６は、それぞれ開口６３ａ，６３ｂを充填するように設けられている。これにより、開口６３ａを通してアノード電極６５がＰ+型不純物半導体領域５１と、開口６３ｂを通してカソード電極６６がＮ+型高濃度不純物半導体領域６２とそれぞれ直接に接続されている。
【００６４】
さらに、裏面入射型ホトダイオードアレイ３は、パッシベーション膜７１、支持膜７２、充填電極７３ａ，７３ｂ、ＵＢＭ７４ａ，７４ｂ、及びバンプ７５ａ，７５ｂを備えている。パッシベーション膜７１は、Ｎ型半導体基板５０の表面Ｓ１上において、絶縁膜６３、アノード電極６５及びカソード電極６６を覆うように設けられている。パッシベーション膜７１上には、支持膜７２が形成されている。また、充填電極７３ａ，７３ｂは、パッシベーション膜７１及び支持膜７２を貫通して、それぞれアノード電極６５及びカソード電極６６から支持膜７２表面まで延びている。充填電極７３ａ，７３ｂの支持膜７２表面に露出する部分には、ＵＢＭ７４ａ，７４ｂが形成されている。ＵＢＭ７４ａ，７４ｂの充填電極７３ａ，７３ｂと反対側の面上には、バンプ７５ａ，７５ｂが形成されている。
【００６５】
裏面入射型ホトダイオードアレイ３の効果について説明する。裏面入射型ホトダイオードアレイ３においては、被覆層５３が設けられていることにより、裏面入射型ホトダイオードアレイ３の機械的強度が向上している。また、機械的強度の向上により、ウエハレベルでのダイシングが可能となるため、ＣＳＰで裏面入射型ホトダイオードアレイ３を得ることができる。これにより、パッケージが充分に小さい裏面入射型ホトダイオードアレイ３が実現されている。
【００６６】
さらに、被覆層５３は、凹部５２上に設けられた部分が、凹部５２の外縁部５４上に設けられた部分に対して窪んでいる。したがって、アセンブリの際に平コレットを用いても、凹部５２上に設けられた被覆層５３の表面は、平コレットと接触しない。これにより、被覆層５３表面のうち被検出光の入射部分が損傷を受けることがないため、被検出光の散乱が抑制される。このため、高感度な裏面入射型ホトダイオードアレイ３が実現されている。
【００６７】
さらに、Ｎ型半導体基板５０の表面Ｓ１側の表層における複数の領域にＰ+型不純物半導体領域５１が形成されるとともに、裏面Ｓ２におけるそれぞれのＰ+型不純物半導体領域５１に対向する領域に凹部５２が形成されることにより、複数のホトダイオードが構成されている。このため、裏面入射型ホトダイオードアレイ３は、各ホトダイオードが１画素に対応するイメージセンサ等に好適に用いることができる。
【００６８】
本発明による裏面入射型光検出素子は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、図１の裏面入射型ホトダイオード１において、Ｎ型半導体基板１０の代わりにＰ型半導体基板を用いてもよい。この場合には、不純物半導体領域１１はＮ型、高濃度不純物層２１及び高濃度不純物半導体領域２２はＰ型の導電型をもつようにする。
【００６９】
また、図６（ｃ）において、Ｃｕからなる導電性部材３３を堆積させる例を示したが、Ｃｕの代わりにＮｉを用い、開口３１ａ及び開口３２ａから露出するアノード電極２５及びカソード電極２６の表面に直接、Ｎｉの無電解メッキを施してもよい。この場合、図７（ａ）において説明した導電性部材３３表面を研磨する工程を省くことができる。
【００７０】
また、図７（ｃ）においては、充填電極３３ａ，３３ｂ上にＵＢＭ３４ａ，３４ｂ及びバンプ３５ａ，３５ｂを形成する例を示したが、充填電極３３ａ，３３ｂ自体をバンプとする方法もある。すなわち、開口３２ａに充填電極３３ａ，３３ｂが充填された状態の支持膜３２（図７（ｂ）参照）表面を、Ｏ2等を用いてドライエッチングする。これにより、充填電極３３ａ，３３ｂの一部が支持膜３２表面から突出するので、この突出した部分をバンプとして用いればよい。この場合、ＵＢＭ３４ａ，３４ｂも形成する必要がない。或いは、導電性部材３３として、導電性樹脂を用いてもよい。これによれば、印刷等により貫通孔への電極充填作業を短時間で完了させることが可能となる。
【００７１】
また、図１０（ａ）においては、Ｎ+型高濃度不純物層とＮ+型高濃度不純物層よりも不純物濃度が低いＮ型不純物層とが貼り合わされた貼り合わせウエハを半導体基板２０として用いてもよい。この場合、半導体基板２０の表面Ｓ１側にＮ型不純物層が、裏面Ｓ２側にＮ+型高濃度不純物層が設けられる。
【図面の簡単な説明】
【００７２】
【図１】本発明による裏面入射型光検出素子の第１実施形態を示す断面図である。
【図２】図１に示す裏面入射型ホトダイオード１の効果を説明するための図である。
【図３】（ａ）及び（ｂ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。
【図４】（ａ）及び（ｂ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。
【図５】（ａ）〜（ｃ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。
【図６】（ａ）〜（ｃ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。
【図７】（ａ）〜（ｃ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。
【図８】（ａ）及び（ｂ）は、図１の裏面入射型ホトダイオード１を製造する方法を示す工程図である。
【図９】本発明による裏面入射型光検出素子の第２実施形態を示す断面図である。
【図１０】（ａ）〜（ｃ）は、図９におけるＮ+型高濃度不純物半導体領域２８を形成する方法の一例を説明するための図である。
【図１１】本発明による裏面入射型光検出素子の第３実施形態を示す平面図である。
【図１２】図１１に示す裏面入射型ホトダイオードアレイ３のXII−XII線に沿った断面図である。
【図１３】従来の裏面入射型ホトダイオードを示す断面図である。
【符号の説明】
【００７３】
１，２…裏面入射型ホトダイオード、３…裏面入射型ホトダイオードアレイ、１０，５０…Ｎ型半導体基板、１１，５１…Ｐ+型不純物半導体領域、１２，５２…凹部、１３，５３…被覆層、１４，５４…外縁部、２０…半導体基板、２１，６１…Ｎ+型高濃度不純物層、２２，２８，６２…Ｎ+型高濃度不純物半導体領域、２３，２４，６３，６４…絶縁膜、２５，６５…アノード電極、２６，６６…カソード電極、３１，７１…パッシベーション膜、３２，７２…支持膜、３３ａ，３３ｂ，７３ａ，７３ｂ…充填電極、３４ａ，３４ｂ，７４ａ，７４ｂ…ＵＢＭ、３５ａ，３５ｂ，７５ａ，７５ｂ…バンプ、Ｓ１…表面、Ｓ２…裏面、Ｓ３…凹部底面、Ｓ４…半導体基板２０の側面。
【図１】
2005045073.tif 000003
【図２】
2005045073.tif 000004
【図３】
2005045073.tif 000005
【図４】
2005045073.tif 000006
【図５】
2005045073.tif 000007
【図６】
2005045073.tif 000008
【図７】
2005045073.tif 000009
【図８】
2005045073.tif 000010
【図９】
2005045073.tif 000011
【図１０】
2005045073.tif 000012
【図１１】
2005045073.tif 000013
【図１２】
2005045073.tif 000014
【図１３】
2005045073.tif 000015