(57)【要約】【課題】  容易に製造できると共に、高周波側のＱ値を向上させることができる高性能スパイラルインダクタを備える半導体素子及びその製造方法を提供する。【解決手段】  半導体基板１と、この半導体基板１上に設けられた電極パッド２の全面を覆うように絶縁樹脂層５を設け、この絶縁樹脂層５の電極パッド２上に開口部４を開口させた後、この絶縁樹脂層５上に柱状の突部６を設け、更にこの突部６を中心としてその外周に螺旋状の平面コイル７を設け、これらの後に電極パッド２から平面コイルの外周端までの間、及びこの平面コイルの内周端から突部の上端面までの間に導通可能に導電層７と設けることにより、絶縁樹脂層上に高性能スパイラルインダクタを形成すると共に、電極パッド２から引き出された導電層が平面コイルと交差しない構成を形成することができる。その結果、高周波側のＱ値を向上させることができる。【選択図】      図１
2005340573.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた電極パッドと、
前記半導体基板上を覆う絶縁樹脂層と、
前記絶縁樹脂層上に設けられた平面コイルと、
前記絶縁樹脂層上に設けられ、前記電極パッドと前記平面コイルの外周の端を導通可能に接続する第１の配線とを有し、
前記平面コイルの内側の端に外部との電気的入出力部を設けたことを特徴とする半導体素子。
【請求項２】
前記平面コイルの内側の端に導電性機能をもたせた柱状の突部を設けたことを特徴とする請求項１記載の半導体素子。
【請求項３】
前記突部は絶縁性樹脂からなる突起上の基部と該基部の一部又は全体が第２の配線で覆われると共に、前記第２の配線が前記平面コイルの内側の端に電気的に導通接続されていることを特徴とする請求項２記載の半導体素子。
【請求項４】
前記突部は金属ポストからなり、前記金属ポストは前記平面コイルの内側の端に電気的に導通接続されていることを特徴とする請求項２記載の半導体素子。
【請求項５】
請求項１乃至４のいずれか１項に記載の前記半導体素子が回路基板に実装されていることを特徴とする半導体装置。
【請求項６】
半導体基板を形成する工程と、
前記半導体基板上に電極パッドを形成する工程と、
前記半導体基板及び前記電極パッドの全面を覆うように絶縁樹脂層を設ける工程と、
前記絶縁樹脂層の前記電極パッド上に開口部を形成する工程と、
前記絶縁樹脂層上に第１の配線及び平面コイルを同時に形成するとともに、前記電極パッドと前記平面コイルの外周の端を導通可能に接続したことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高性能スパイラルインダクタを備える半導体素子、半導体装置、及び半導体素子の製造方法に関し、特に、製造方法が容易で高い音響品質係数（Ｑ値）を有し、且つ高性能スパイラルインダクタを備える半導体素子、半導体装置、及び半導体素子の製造方法に関する。
【背景技術】
【０００２】
近年の移動体通信分野の発展により、高周波化、小型軽量化を目指した移動端末装置の開発が活発化している。高周波回路の性能を決定付ける要因のひとつとしてインダクタが挙げられる。従来、個別部品のインダクタ等は半導体素子の外に付けるのが一般的であった。しかし近年の小型・高性能化の要求によりアルミニウム配線（Ａｌ配線）を用いてチップ上にインダクタを形成する技術が進められている。
【０００３】
このようなインダクタをチップ上に備える高周波半導体素子を作製する際には、インピーダンスマッチング等の目的から半導体基板上に螺旋状のインダクタ（以下、スパイラルインダクタという。）を形成する方法が一般に用いられる。このようなスパイラルインダクタから放出される電磁エネルギーの一部は、配線と、この配線の下方に配置される基板との間に寄生する寄生キャパシタンスによって引き起こされる自己共振により、基板側のシリコン基板やスパイラルインダクタを形成するラインにおいて失われる。（特許文献１、特許文献２参照）
上記スパイラルインダクタにおいて電磁エネルギーが失われる原因のひとつは、シリコン基板とスパイラルインダクタの距離が近接していることにある。そこでシリコン基板とスパイラルインダクタの間に厚い樹脂層を挿入し、損失を抑制する研究が進められている。（非特許文献１参照）
ここで図８、図９を参照して、従来のスパイラルインダクタの構成及び製造方法を説明する。図８（ａ）は、半導体基板上に形成されたスパイラルインダクタを上方から見た平面図であり、図８（ｂ）は、図８（ａ）のＤ−Ｄ断面図である。また図９は、このスパイラルインダクタの製造方法を示す断面工程図である。
【０００４】
図８（ａ）、（ｂ）に示すように、従来のスパイラルインダクタは、半導体基板１０１と、半導体基板１０１上に設けられる電極１０２と、半導体基板１０１の全面を覆いつつ電極１０２上のみが開口された絶縁層１０３と、絶縁層１０３上の所定位置に設けられる下部導電層１０５と、下部導電層１０５の全面を覆いつつ下部導電層１０５上の所定位置及び電極１０２上のみが開口された絶縁樹脂層１０６と、前述の開口された部分を埋めると共に絶縁樹脂層１０６上に形成される平坦な螺旋状の上部導電層１０８と、で構成されている。
【０００５】
ここで下部導電層１０５と上部導電層１０８を合わせてスパイラルインダクタ１１０と呼ぶ。即ち、スパイラルインダクタ１１０は、螺旋状の上部導電層１０８の外側に設けられた第１端子１０９ａと内側に設けられた第２端子１０９ｂとが下部導電層１０５により導通接続されており、図中の矢印で示した入力から下部導電層１０５、上部導電層１０８を介して出力に高周波信号を伝播するものである。尚、ここで螺旋状の上部導電層１０８は左回りで構成されており、図８（ｂ）中の記号（・）及び記号（×）はＤ−Ｄ断面における電流の向きを示している。
【０００６】
次に、図９を参照してスパイラルインダクタの製造方法を説明する。
【０００７】
まず図９（ａ）に示すように、既に集積回路（図示せず）及び集積回路から引き出された配線の先端に電極１０２が形成されている半導体基板１０１を用意する。ここで電極１０２は例えばアルミニウム（Ａｌ）で形成された電極であり、半導体基板１０１はＳｉウェハ等である。そして、この半導体基板１０１の全面に絶縁層（ＳｉＮ層、パッシベーション膜ともいう。）１０３を形成し、絶縁層１０３の電極１０２に整合する位置に開口部１０４を開口して電極１０２を露出させる。
【０００８】
次に、図９（ｂ）に示すように、後工程で形成するスパイラルインダクタ１１０の下部導電層となる位置に、アルミニウムを用いて下部導電層１０５を形成する。その厚さは例えば０．２乃至２μｍ程度である。下部導電層１０５の形成方法は、スパッタリング法、蒸着法又はメッキ法を用いて形成する。具体的には、下部導電層１０５を構成するＡｌ等の膜を絶縁層１０３上の全面に成膜後、フォトリソグラフィ技術を用いてパターニングする。
【０００９】
続いて、図９（ｃ）に示すように、電極１０２の上方と下部導電層１０５の上方にそれぞれ開口部１０４とコンタクトホール１０７が開口されてなる絶縁樹脂層１０６を形成する。絶縁樹脂層１０６は例えばポリイミド、エポキシ又はシリコーン樹脂等からなり、その厚さは例えば５乃至５０μｍである。この絶縁樹脂層１０６の形成方法は、絶縁層１０３上に、例えば回転塗布法、印刷法又はラミネート法等を用いて均一厚でポリイミド等からなる層を成膜後、フォトリソグラフィ技術により所望位置をパターニングして開口部１０４とコンタクトホール１０７を開口することにより形成する。
【００１０】
次いで、図９（ｄ）に示すように、後工程でスパイラルインダクタとなる上部導電層に整合する位置に、螺旋状のマスクを被せ、フォトリソグラフィ技術によりパターニングすることで上部導電層１０８を形成する（非特許文献１参照）。このとき上部導電層１０８の厚さは、例えば１乃至２０μｍ程度である。尚、上部導電層１０８の主原材料としては例えば銅（Ｃｕ）が挙げられ、成膜方法としては電解銅メッキ法が用いられる。
【特許文献１】特開２００２−２４６５４７号公報
【特許文献２】特開２００３−８６６９０号公報
【特許文献３】国際公開第００／７７８４４号パンフレット
【非特許文献１】「日経マイクロデバイス」日経ＢＰ社出版、２００２年３月１日号、ｐ１２５−１２７、「システム集積化に向けた受動部品取り込みが急進展、インダクタをチップ上に形成」
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、昨今の高周波化に伴い、従来のＡｌインダクタでは既に音響品質係数（Ｑ値）が限界に達している。以下、従来のスパイラルインダクタの問題点を４点挙げる。
【００１２】
まず１点目は、螺旋状の上部導電層１０８の直下に、この上部導電層１０８の巻き方向に対して直交する方向に下部導電層１０５を設けることにより、図８（ｂ）の一点鎖線で示したように上部導電層１０８と下部導電層１０５とが交差する。この交差が原因となり交差部分で電流分布の乱れが生じ、引いてはＱ値が低下するという問題がある。
【００１３】
また２点目として、上記スパイラルインダクタ１１０を形成するためには、１個のスパイラルインダクタ１１０に対し最低２〜３個のコンタクトホール１０７が必要となる。そのため銅メッキからなる上部導電層１０８を形成する際に、アルミニウムで形成される下部導電層１０５と上部導電層１０８の電気的接続を考慮に入れて設計しなければならない。即ちアルミニウムと銅の接続点が増すと、銅とアルミニウムの間のコンタクト抵抗によってスパイラルインダクタの抵抗値が増加し、それに伴いＱ値が低下する可能性がある（製造上の問題）ため、出来る限り接続点を少なくしなければならないという問題がある。
【００１４】
更に３点目に、従来のスパイラルインダクタはコンタクトホール１０７及び開口部１０４の開口径がそれぞれ異なるため、コンタクトホール１０７と開口部１０４の工程を同時に行うことができない。よって製造条件の調整が必要となり製造工程が煩雑になるという問題がある。
【００１５】
また更に４点目として、開口部１０４を開口した後、下部導電層１０５を成膜し、更にフォトリソグラフィ技術とエッチング技術を用いて所望範囲のみ下部導電層１０５を残す工程が必要となるため、製造工程時間が長くなるという問題がある。
【００１６】
本発明は、上記課題を鑑みてなされたものであり、その目的は、容易に製造できると共に、高周波側の音響品質係数（Ｑ値）を向上させることができる高性能スパイラルインダクタを備える半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、請求項１記載の本発明は、半導体基板と、半導体基板上に設けられた電極パッドと、半導体基板上を覆う絶縁樹脂層と、絶縁樹脂層上に設けられた平面コイルと、絶縁樹脂層上に設けられ、電極パッドと平面コイルの外周の端を導通可能に接続する第１の配線とを有し、平面コイルの内側の端に外部との電気的入出力部を設けたことを要旨とする。
【００１８】
請求項２記載の本発明は、請求項１記載の半導体素子において、平面コイルの内側の端に導電性機能をもたせた柱状の突部を設けたことを要旨とする。
【００１９】
請求項３記載の本発明は、請求項２記載の半導体素子において、突部は絶縁性樹脂からなる突起上の基部と該基部の一部又は全体が第２の配線で覆われると共に、第２の配線が平面コイルの内側の端に電気的に導通接続されていることを要旨とする。
【００２０】
請求項４記載の本発明は、請求項２記載の半導体素子において、突部は金属ポストからなり、金属ポストは平面コイルの内側の端に電気的に導通接続されていることを要旨とする。
【００２１】
請求項５記載の本発明は、請求項１乃至４のいずれか１項に記載の半導体素子が回路基板に実装されていることを要旨とする。
【００２２】
請求項６記載の本発明は、半導体基板を形成する工程と、半導体基板上に電極パッドを形成する工程と、半導体基板及び電極パッドの全面を覆うように絶縁樹脂層を設ける工程と、絶縁樹脂層の電極パッド上に開口部を形成する工程と、絶縁樹脂層上に第１の配線及び平面コイルを同時に形成するとともに、電極パッドと平面コイルの外周の端を導通可能に接続したことを要旨とする。
【発明の効果】
【００２３】
本発明は、半導体基板と、この半導体基板上に設けられた電極パッドの全面を覆うように絶縁樹脂層を設け、この絶縁樹脂層の電極パッド上に開口部を開口させた後、この絶縁樹脂層上に導電性材料からなる螺旋状の平面コイルを形成し、電極パッドから平面コイルの外周端までの間を導通可能に導電層で導通接続して、更に平面コイルの内側端にバンプを配置することにより、絶縁樹脂層上に高性能スパイラルインダクタを形成し、更に電極パッドから引き出された導電層が平面コイルと交差しない構成を実現する。その結果、半導体素子に配線交差部が存在しないのでＱ値を向上させることができ、特に、高周波側のＱ値を向上させる効果を得ることができる。
【００２４】
更に、従来構成で設けられていた下部導電層を不要とするため、これまで下部導電層と上部導電層（本願において平面コイルに相当する）間の導通を得るために設けられていたコンタクトホールの数を減らすことができる。これにより従来異なる導電性材料を電気的接続することでＱ値が低下していたという問題を解消できるので、結果としてＱ値を向上させることができる。
【００２５】
また更に、半導体基板と平面コイルの間に一定膜厚を有する絶縁樹脂層を設けることにより、半導体基板と平面コイルの距離を離すことができるのでＱ値を向上させることができる。また突部を設けることにより更に回路基板と平面コイル間の距離をより離すことができるので、回路基板からの影響も低減することができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明の実施の形態に係る半導体素子の１つである高性能スパイラルインダクタを備える半導体素子の構造を説明する。
【００２７】
図１（ａ）は、半導体基板上に形成されたスパイラルインダクタを上方から見た平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図である。また、図１（ｃ）は、スパイラルインダクタの外観斜視図である。本実施の形態においては、１個のスパイラルインダクタに注目して説明するが、実際にはこのようなスパイラルインダクタが半導体基板上に複数個設けられているものとする。
【００２８】
まず図１（ｂ）に示すように、本発明に係る半導体素子１１は、半導体基板１（ウェハともいう。）と、この半導体基板１上に設けられた電極パッド２と、半導体基板１及び電極パッド２の全面を覆うように設けられた絶縁樹脂層５と、絶縁樹脂層５の電極パッド２上に開口された開口部４と、絶縁樹脂層５上に設けられる導電性材料からなる螺旋状の平面コイル７ａと、電極パッド２から平面コイル７ａの外周端まで導通可能に設けられる配線７ｂとを少なくとも備える。ここで平面コイル７ａと配線７ｂを合わせてスパイラルインダクタ１０という。またこのような半導体素子１１は回路基板に実装され一体化されている。
【００２９】
本発明の特徴のひとつは、電極パッド２から引き出された配線７ｂが、スパイラルインダクタ１０の直下を通過しない構成を有している点にある。即ち、従来は図８（ｂ）に示すように電極１０２から引き出された下部導電層１０５が、上部導電層１０８と交差するように配置されていた。しかし本発明は、電極パッド２から絶縁樹脂層５上に導電配線を引き出し、この絶縁樹脂層５上にスパイラルインダクタ１０を直接設け、この中心部から直接出力を取り出すか、又は中心部にバンプ８を載置することにより、従来構成において問題であった下部導電層１０５と上部導電層１０８の交差を解消する。
【００３０】
本発明のもうひとつの特徴は、半導体基板１と平面コイル及び配線の間に絶縁樹脂５を設ける点にある。これにより半導体基板１と平面コイル７ａ及び配線７ｂの層間隔に厚みを持たせることができるのでＱ値を上げることができる。
【００３１】
また本発明の他の特徴は、従来構成で設けられていた下部導電層を不要とすることで、１個の電極パッド２に対して開口部を１個形成すれば済む。これにより従来と比較してコンタクトホールの数を減少させることができるので、コンタクト抵抗によるスパイラルインダクタの抵抗値が減少でき、結果としてＱ値を上げることができる。
【００３２】
ここで本発明において半導体基板１とは、集積回路が内部に積層形成されている基板を指し、その一例としてはウェハレベルＣＳＰ（Chip Size/Scale Package）が挙げられる。このような半導体基板１は、予め集積回路の入出力端子が基板上に引き出されており、その末端に電極パッド２が設けられている。電極パッド２は、主原材料が例えばアルミニウム（Ａｌ）からなる薄膜のパッドである。
【００３３】
また、このような半導体素子１１においては、半導体基板１と絶縁樹脂層５の間には一定膜厚を有する絶縁層３を設けるようにしてもよい。その場合絶縁層３は、半導体基板１の全面を被覆することで外部との絶縁性を保つことができる。尚、この絶縁層３の電極パッド２上に開口される開口部４は、フォトリソグラフィ技術により形成される。絶縁層３は、例えば、ＳｉＮ層等で構成される。
【００３４】
絶縁樹脂層５は、絶縁層３が形成された全面を被覆しつつ、後工程で載置する半田バンプ８との整合性を考慮して形成される層である。この絶縁樹脂層５は、例えばポリイミド、エポキシ又はシリコーン樹脂等で形成される。
【００３５】
また、絶縁層３と絶縁樹脂層５に連通して開口される開口部４は、絶縁層３をＳｉＮ等の膜を全面に成膜した後、フォトリソグラフィ技術によりパターニングすることで開口されるものである。
【００３６】
平面コイル７ａは、その最外周の端が電極パッド２と導通するように配線接続されている。また平面コイル７ａの内側の端は、図示していない電極に銅線等を用いて空中配線されるか、又はバンプを載置することにより他の基板と対向接合される。この平面コイル７ａは、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）を主成分とする単層又は複層で形成される。
【００３７】
配線７ｂは、主原材料が例えば銅等の導電性材料からなる薄膜の配線層である。この配線７ｂは、電極パッド２から平面コイル７ａの外周端までを導通可能に配線接続するものである。
【００３８】
また、図１には図示してないが、絶縁樹脂層５及びスパイラルインダクタ１０を封止するための封止樹脂層をスパイラルインダクタ１０上に設けるようにしてもよい。封止樹脂層を設けることでスパイラルインダクタ１０の他基板への絶縁性を上げることができる。
【００３９】
以上の構成によれば、絶縁樹脂層上に高性能スパイラルインダクタを形成すると共に、電極パッドから引き出された配線７ｂが平面コイルと交差しない構成を形成することができるので、半導体素子のＱ値を向上させることができる。
【００４０】
次に、図２（ａ）〜（ｄ）を参照して、本発明に係る高性能スパイラルインダクタを備える半導体素子の製造方法を説明する。
【００４１】
この半導体素子の製造方法は、半導体基板１を形成する工程と、半導体基板１上に電極パッド２を形成する工程と、半導体基板１及び電極パッド２の全面を覆うように絶縁樹脂層５を形成する工程と、絶縁樹脂層５の電極パッド２上に開口部４を開口する工程と、絶縁樹脂層上に導電性材料からなる螺旋状の平面コイル７ａを形成する工程と、電極パッド２から平面コイル７ａの外周端までを導通接続させる導電性材料からなる配線７ｂを形成する工程とを有することを特徴とする。
【００４２】
本発明の製造方法の特徴のひとつは、絶縁樹脂層５上にスパイラルインダクタ１０を設けることにより、従来の必須工程であった下部導電層１０５を形成する工程を不要にする点にある。このように下部導電層１０５の積層工程及びパターンニング工程を不要にすることで、下部導電層１０５の製造作業を軽減し、且つ製造時間を短縮化することができる。
【００４３】
また、もうひとつの特徴は、スパイラルインダクタ１０を絶縁樹脂層５上に設けることにより、下部導電層１０５が不要になるため、その結果、コンタクトホールの数を１個の電極パッド２に対して１箇所設ければよくなる点にある。これにより開口径の異なるホールを形成する必要がなくなるので、異なる開口径毎にホールを開口する２段階の工程を、１段階の工程で済ませることができる。その結果、開口工程数を削減することができるので、その分製造作業を軽減し、且つ製造時間を短縮化することができる。
【００４４】
本発明の具体的な製造工程は、まず図２（ａ）に示すように、既に内層に集積回路が積層形成されている半導体基板１を用意し、この半導体基板１上に蒸着等で電極パッド２（アルミパッド）を形成し、次いで半導体基板１及び電極パッド２の全面に化学的気相蒸着法（ＣＶＤ）等により絶縁層３を形成し、その後フォトリソグラフィ技術によりパターニングすることで、電極パッド上を開口する。
【００４５】
次に図２（ｂ）に示すように、絶縁層３、及び電極パッド２の全面に絶縁樹脂材料を塗布して絶縁樹脂層５を形成する。そして電極パッド２に整合する位置に開口部４を形成する。このときの絶縁層３の膜厚は例えば１μｍ程度である。また絶縁樹脂層５は、例えばポリイミド、エポキシ又はシリコーン樹脂等からなり、その厚さは例えば１０μｍ程度である。また、この絶縁樹脂層５は例えば回転塗布法、印刷法又はラミネート法等により形成する。開口部４は例えば絶縁樹脂層５を構成するポリイミド等の膜を全面に成膜した後にフォトリソグラフィ技術によりパターニングすることで形成する。
【００４６】
次いで図２（ｃ）に示すように、絶縁樹脂層５上の電極パッド２と接続するスパイラルインダクタを形成する。この時、出力側の電気的接続口が平面コイル内側端になるように形成する。スパイラルインダクタの主原材料としては銅等の導電性材料が用いられ、電解銅メッキ等によりパターニングされる。その厚さは例えば１乃至１０μｍである。以上の工程により、半導体基板１上に、銅からなる平面コイル７ａと配線７ｂが同時に形成され、即ちスパイラルインダクタ１０が完成する。
【００４７】
そして図２（ｄ）に示すように、スパイラルインダクタ１０の内側の端に例えば半田バンプ８を載置し、この半田バンプ８を介して、導電性回路１３が予め配線された回路基板１２を対向接合させることで、半導体基板から回路基板１２までを導通可能に接続することができる。このとき半田バンプの直径は例えば１００μｍ程度を有している。尚ここで回路基板１２とは、フレキシブルプリント基板、リジット基板、シリコン基板等を指している。
【００４８】
次に、図３、図４を参照して、本発明の第２の実施の形態に係る高性能スパイラルインダクタを備える半導体素子２１の構成及び製造方法を説明する。尚、図３に示す第２の実施の形態において、図１（ａ）〜（ｃ）に示した第１の実施の形態と同一構成要素については同一符号を付し、その詳細説明は省略する。尚、本第２の実施の形態において第１の実施の形態と異なる点は、平面コイル７ａの内側の端に突部６を設ける点にある。
【００４９】
まず図３（ａ）は、半導体基板上に形成されたスパイラルインダクタを上方から見た平面図であり、図３（ｂ）は、図３（ａ）のＢ−Ｂ断面図である。また、図３（ｃ）は、スパイラルインダクタの外観斜視図である。
【００５０】
本発明の特徴のひとつは、螺旋状を有するスパイラルインダクタの内側の端に突部６を設けることで、絶縁樹脂層５を更に厚くすることができるので、回路基板に接合した際の半導体基板１に加わる応力を緩和させることができる点にある。また、更に平面コイルと回路基板との距離を離すことができるので、回路基板からの電気的影響を受けにくくなり、結果としてＱ値が向上する。
【００５１】
また他の特徴としては、突部６の高さが制御可能であるため高さ調整が容易である。そのため半導体基板１、絶縁層３、及び絶縁樹脂層５の特性に応じて突部６の積層高さを可変させ、適切な特性を得ることができる。
【００５２】
この突部６は、図３（ｂ）に示すように絶縁樹脂層５上であって電極パッド２から離れた所定位置に、断面が台形状を有する樹脂からなる突部である。この突部６は、原材料が例えばポリイミド、エポキシ又はシリコーン樹脂等からなり、その高さは、絶縁樹脂層５表面よりも高く、高さは５乃至１００μｍの範囲内とする。好ましくは３０μｍ程度が望ましい。尚、この樹脂製突部６は、ポリイミド等を印刷する印刷法、ラミネート法、又は回転塗布法（スピンコート）等により形成される。
【００５３】
ここで平面コイル７ａは、螺旋状に形成されたコイルの内側の端から連続して突部６の上端面を覆うように形成されている。本実施の形態においては、図３（ｂ）に示すように、平面コイル７ａの端が突部６の側面一部を介して突部６の上面と連続導通するように形成しているが、これに限らず、突部６の側面及び上面の全面を導電性材料で覆うようにしてもよい。
【００５４】
尚、図示してないが、平面コイル７ａが形成された半導体素子２１の上面を封止樹脂を用いて封止してもよい。封止樹脂層を設けることで突部６の強度を上げることができる。また突部６の上面に半田バンプ８を載置するようにしてもよい。これにより突部６の高さに加え半田バンプ８の高さを加算することができるので、回路基板１２と平面コイル７ａとの距離が離れるため更にＱ値を向上させることができる。
【００５５】
次に、図４（ａ）〜（ｅ）を参照して、本発明に係る高性能スパイラルインダクタを備える半導体素子の製造方法を説明する。
【００５６】
この半導体素子の製造方法は、半導体基板１を形成する工程と、半導体基板１上に電極パッド２を形成する工程と、半導体基板１及び電極パッド２の全面を覆うように絶縁樹脂層５を形成する工程と、絶縁樹脂層５の電極パッド２上に開口部４を開口する工程と、絶縁樹脂層上に導電性材料からなる螺旋状の平面コイル７ａを形成する工程と、平面コイル７ａの内側の端に柱状の突部６を形成する工程と、電極パッド２から平面コイルの外周端までの間、及びこの平面コイルの内周端から突部６の上端面までの間に導通可能に配線７ｂ、７ｃを形成する工程とを有することを特徴とする。
【００５７】
尚、図４（ａ）〜（ｅ）に示す第２の実施の形態に係る製造方法おいて、図２（ａ）〜（ｄ）に示した第１の実施の形態と同一構成要素については同一符号を付し、その詳細説明は省略する。また図４（ａ）、（ｂ）は、図２（ａ）、（ｂ）と同工程のため、説明を省略し、図４（ｃ）から説明する。
【００５８】
そこで図４（ｃ）に示すように、絶縁樹脂層５上に突部形成用の樹脂を例えば回転塗布法、印刷法又はラミネート法で塗布する。その後、例えばフォトリソグラフィー法を用いて突部のみを残す。この突部６は、例えばポリイミド、エポキシ又はシリコーン樹脂等からなり、その高さは、例えば５乃至１００μｍ程度を有する。好ましくは３０μｍ程度が望ましい。
【００５９】
次いで、図４（ｄ）に示すように、スパッタリング法等を用いて導電性材料を、電極パッド２、絶縁樹脂層５及び突部６上に均一に積層塗布することにより導電層を形成し、この導電層上にレジストを塗布して、更に配線及び平面コイル用マスクを被せて現像し、これをパターンニングした後にマスクを除去することで平面コイル７ａ及び配線７ｂ、７ｃを形成する。これにより電極パッド２から平面コイル７ａまでの配線７ｂと、平面コイル７ａの内側の端から突部６の側面及び突部６の上面までの配線７ｃを一括形成する。この導電性材料には具体的に銅等が用いられ、その厚さは１乃至２０μｍ程度を有し、好ましくは１０μｍが望ましい。
【００６０】
尚、平面コイル７ａ、配線７ｂ，７ｃは一括形成に限らず、それぞれ別の工程で形成しても良く、更には各部分を異なる材料で形成しても良い。これにより、例えば各配線部の膜厚を個別制御することが可能となる、という効果を得ることができる。
【００６１】
そして図４（ｅ）に示すように、上記工程により形成された突部６の上に半田バンプ８を載置し、この半田バンプ８を介して、導電性回路１３が予め配線された回路基板１２を対向接合させることで、半導体基板１と回路基板１２を導通可能に接続することができる。
【００６２】
次に、図５、図６を参照して、本発明の第３の実施の形態に係る高性能スパイラルインダクタを備える半導体素子３１の構成及び製造方法を説明する。図５（ａ）は、半導体基板上に形成されたスパイラルインダクタを上方から見た平面図であり、図５（ｂ）は、図５（ａ）のＣ−Ｃ断面図である。尚、図５に示す第３の実施の形態において、図３（ａ）〜（ｃ）に示した第２の実施の形態と同一構成要素については同一符号を付し、その詳細説明は省略する。尚、本第３の実施の形態において第２の実施の形態と異なる点は、突部６を金属ポスト９とした点である。
【００６３】
本発明に係る半導体素子３１の特徴は、第２の実施の形態において設けられた樹脂製の突部６に代えて、導電性材料からなる金属ポスト９を設ける点にある。これにより平面コイル７ａと回路基板との距離を離すことができるのでＱ値を向上させることができる。また半導体基板１に加わる応力を減少させることもできる。更に第２の実施の形態において突部６の側面及び上面に導電性材料を積層形成させていた工程を不要にすることができる。
【００６４】
この金属ポスト９は、絶縁樹脂層５上に形成された螺旋状の平面コイル７ａの中心部に形成される突部である。この主原材料は、銅、アルミニウム等の導電性材料からなり、好ましくは平面コイル７ａと同材質であることが望ましい。この金属ポスト９は断面形状が矩形状を有している。
【００６５】
このような構成を有する半導体素子３１によれば、半導体基板１上に高性能なスパイラルインダクタ３０を形成すると共に、電極パッド２から引き出された配線がスパイラルインダクタ３０と交差しない構成を形成することができるので、結果として半導体素子のＱ値を向上させることができる。
【００６６】
次に、図６（ａ）〜（ｅ）を参照して、本発明に係る高性能スパイラルインダクタを備える半導体素子の製造方法を説明する。尚、図６（ａ）〜（ｅ）に示す第３の実施の形態に係る製造方法において、図４（ａ）〜（ｄ）に示した第２の実施の形態と同一構成要素については同一符号を付し、その詳細説明は省略する。また図６（ａ）、（ｂ）は、図４（ａ）、（ｂ）と同工程のため、説明を省略し、図６（ｃ）から説明する。
【００６７】
まず図６（ｃ）に示すように、絶縁樹脂層５を形成後、この絶縁樹脂層５の上面であって、平面コイル７ａ、配線７ｂの整合する位置に導電性材料からなる層を形成する。導電性材料としては例えば銅（Ｃｕ）が用いられ、電解銅メッキにより積層形成される。その厚さは、例えば１乃至２０μｍであり、好ましくは１０μｍとする。
【００６８】
次いで図６（ｄ）に示すように、平面コイル７ａの内側の端に銅メッキからなる金属ポスト９を形成する。この金属ポスト９も銅等の導電性材料が用いられ、電解銅メッキにより形成される。その高さは、例えば２０乃至１００μｍであり、好ましくは３０μｍとする。以上の製造方法により、半導体基板１上に銅等の導電性材料によるスパイラルインダクタ３０を形成することができると共に、同じ導電性材料からなる金属ポスト９を形成することができる。
【００６９】
そして図６（ｅ）に示すように、上記工程により形成された金属ポスト９の上に半田バンプ８を載置し、この半田バンプ８を介して、導電性回路１３が予め配線された回路基板１２を対向接合させることで、半導体素子３１と回路基板１２を導通可能に接続することができる。
【００７０】
次に、図７を参照して、上記第１乃至第３の実施の形態で形成された高性能スパイラルインダクタを備える半導体素子のＱ値を測定した測定結果を示す。
【００７１】
図７は、周波数に対するＱ値の変化を示した特性グラフである。このグラフにおいて横軸は周波数[ＧＨｚ]であり縦軸はＱ値を示している。ここで同グラフ中のグラフ（１）は、第２の実施の形態で説明した構成を有する、いわゆる樹脂で形成された突部（樹脂ポスト）を備える半導体素子の特性である。またグラフ（２）は、第３の実施の形態で示した構成を有する、いわゆる銅からなる金属ポスト（銅ポスト）を備える半導体素子の特性である。またグラフ（３）は、第１の実施の形態で示した構成を有する、いわゆる突部（ポスト）を設けなかった場合であって、アンダーパス（配線交差部）無しの特性である。更にグラフ（４）は、突部（ポスト）を設けず、アンダーパス（配線交差部）が存在する場合の特性である。又、コイル形状は他の実施例と同じにしてある。
【００７２】
これらのＱ値の測定は、図２（ｄ）、図４（ｅ）、図６（ｅ）に示すように、何れのサンプルにも半田バンプ８を介して回路基板１２が接合されており、このサンプルの電極パッド２から測定用信号を入力し、導電性回路１３から出力を得た。このときネットワークアナライザーと高周波プローブを用いて、Ｓパラメータを測定し、その測定結果からＱ値を算出した。又、比較例においても、出力端より半田バンプ８を介し実施例と同様の測定を行った。
【００７３】
本グラフによれば、配線交差部を設けないことにより、高周波側のＱ値が向上したことが示された。即ちグラフ（４）に示すように、２[ＧＨｚ]付近にＱ値のピークが存在し、そのときのＱ値は２３であった。しかし本発明の樹脂ポスト（グラフ（１））によれば、約２[ＧＨｚ]の位置にピークが存在し、そのときのＱ値は２８となることが示された。また銅ポスト（グラフ（２））及びポスト無し（グラフ（３））の場合も共に高周波側にＱ値のピークが存在し、高周波側で顕著な優位性が出ることが示された。尚、ポスト有りの場合に高いＱ値が示されるのは、回路基板１２との距離が離れるためであると考えられる。また、樹脂ポストの方が他のポストより特性が良いことから、同じ特性を得る場合には、樹脂ポストを適用して全体の厚さを薄くすることで、高いＱ値を得つつ薄い半導体素子を提供することができる。
【００７４】
従って、本発明によれば、半導体基板と、半導体基板上に設けられた電極パッドと、半導体基板及び電極パッドの全面を覆うように設けられた絶縁層と、絶縁層の全面を覆うように設けられた絶縁樹脂層と、絶縁層及び絶縁樹脂層の電極パッド上に開口された開口部と、絶縁樹脂層上に突設された柱状の突部と、絶縁樹脂層上であって、この突部を中心としてその外周に設けられた螺旋状の平面コイルと、電極パッドから平面コイルの外周端までの間、及びこの平面コイルの内周端から突部の上端面までの間に導通可能に設けられた導電層とを備えることにより、絶縁樹脂層上に高性能スパイラルインダクタを形成すると共に、電極パッドから引き出された導電層が平面コイルと交差しない構成を形成することができる。その結果、半導体素子に配線交差部が形成されないのでＱ値を向上させることができ、特に高周波側のＱ値を向上させることができる。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施の形態に係る半導体素子の平面図（ａ）、Ａ−Ａ断面図（ｂ）、外観斜視図（ｃ）を示すものである。
【図２】本発明の第１の実施の形態に係る半導体素子の製造方法を工程順に示した図である。
【図３】本発明の第２の実施の形態に係る半導体素子の平面図（ａ）、Ｂ−Ｂ断面図（ｂ）を示すものである。
【図４】本発明の第２の実施の形態に係る半導体素子の製造方法を工程順に示した図である。
【図５】本発明の第３の実施の形態に係る半導体素子の平面図（ａ）、Ｃ−Ｃ断面図（ｂ）を示すものである。
【図６】本発明の第３の実施の形態に係る半導体素子の製造方法を工程順に示した図である。
【図７】本発明の第１乃至第３の実施の形態に係る半導体素子のＱ値特性と、従来の半導体素子のＱ値特性を測定した測定結果を示すグラフである。
【図８】従来の半導体素子の平面図（ａ）、Ｄ−Ｄ断面図を示すものである。
【図９】従来の半導体素子の製造工程を工程順に示した図である。
【符号の説明】
【００７６】
１…半導体基板
２…電極パッド
３…絶縁層
４…開口部
５…絶縁樹脂層
６…突部（樹脂製突部）
７ａ…平面コイル
７ｂ、７ｃ…配線
８…半田バンプ
９…金属ポスト
１０…スパイラルインダクタ
１０１…半導体基板
１０２…電極
１０３…絶縁層
１０４…開口部
１０５…下部導電層
１０６…絶縁樹脂層
１０７…コンタクトホール
１０８…上部導電層
１０９ａ…第１端子
１０９ｂ…第２端子
１１０…スパイラルインダクタ
【図１】
2005340573.tif 000003
【図２】
2005340573.tif 000004
【図３】
2005340573.tif 000005
【図４】
2005340573.tif 000006
【図５】
2005340573.tif 000007
【図６】
2005340573.tif 000008
【図７】
2005340573.tif 000009
【図８】
2005340573.tif 000010
【図９】
2005340573.tif 000011