(57)【要約】【課題】  ＢＧＡの基板の外部接続端子配置を変えることなく、メモリを増大した半導体チップの周辺部に必要な電圧を印加できる半導体装置を提供する。【解決手段】  半導体チップ10と、それを第１及び第２チップ領域12ａ、ｂに画する第１電極パッド11と、両チップ領域に設定の第１及び第２の電極パッド対13、14と、第１及び第２基板領域23ａ、ｂの境界の中央開口21、第１及び第２基板領域23ａ、ｂの周辺開口24、25、両基板領域を連結する連結部22を有して半導体チップ10を搭載する基板20と、中央及び周辺開口21、24、25の周縁部の第１乃至第３の接続パッド33、36、37とを有し、更に外部接続端子32ａと第１接続パッド33と第２接続パッド36ａ、外部接続端子32ｂと第１接続パッド33と第３接続パッド37ｂ、連結部22を介して第３接続パッド37ａと外部接続端子32ａ、及び、連結部22を介して第２接続パッド36ｂと外部接続端子32ｂをそれぞれ電気的接続する手段を有する。【選択図】  図１
2005294569.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップの主面の中間部に一方向に沿って配列されて半導体チップ領域を第１チップ領域と第２チップ領域に区画する第１のＶＳＳ電極パッド及び第１のＶＤＤ電極パッドと、
前記第１チップ領域に設けられたＶＳＳ電極パッド及びＶＤＤ電極パッドとからなる第１の電極パッド対と、
前記第２チップ領域に設けられたＶＳＳ電極パッド及びＶＤＤ電極パッドとからなる第２の電極パッド対と、
第１基板領域と第２基板領域との境界に選択的に設けられて前記第１のＶＳＳ電極パッド及び前記第１のＶＤＤ電極パッドを露出する第１の開口、前記第１基板領域に設けられて前記第１の電極パッド対を露出する第２の開口、前記第２基板領域に設けられて前記第２の電極パッド対を露出する第３の開口を有し、前記半導体チップが搭載された基板と、
前記第１の開口の周縁部に設けられて前記第１のＶＳＳ電極パッド及び第１のＶＤＤ電極パッドにそれぞれ電気的接続された第１のＶＳＳ接続パッド及び第１のＶＤＤ接続パッドと、
前記第２の開口の周縁部に設けられて前記第１の電極パッド対にそれぞれ電気的接続された第２のＶＳＳ接続パッド及び第２のＶＤＤ接続パッドと、
前記第３の開口のそれぞれの周縁部に設けられて前記第２の電極パッド対にそれぞれ電気的接続された第３のＶＳＳ接続パッド及び第３のＶＤＤ接続パッドと、
前記第１基板領域に設けられたＶＳＳ電源用外部接続端子と前記第１のＶＳＳ接続パッド及び前記第２のＶＳＳ接続パッドを電気的接続する第１の接続手段と、
前記第２基板領域に設けられたＶＤＤ電源用外部接続端子と前記第１のＶＤＤ接続パッド及び前記第３のＶＤＤ接続パッドを電気的接続する第２の接続手段と、
前記第３のＶＳＳ接続パッドと前記ＶＳＳ電源用外部接続端子とを電気的接続する第３の接続手段と、
前記第２のＶＤＤ接続パッドと前記ＶＤＤ電源用外部接続端子とを電気的接続する第４の接続手段と、
を有することを特徴とする半導体装置。
【請求項２】
前記第１及び第２の接続手段はベタ配線パターンであり、前記第３及び第４の接続手段は配線ラインであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体チップと、
前記半導体チップの主面の中間部に一方向に沿って配列されて半導体チップ領域を第１チップ領域と第２チップ領域に区画する第１のＶＳＳ電極パッド及び第１のＶＤＤ電極パッドと、
前記第１チップ領域及び前記第２チップ領域のそれぞれに設けられたＶＳＳ電極パッド及びＶＤＤ電極パッドのいずれか一方の第２の電極パッドと、
第１基板領域と第２基板領域との境界に選択的に設けられて前記第１のＶＳＳ電極パッド及び前記第１のＶＤＤ電極パッドを露出する第１の開口、前記第１及び第２基板領域にそれぞれ設けられて前記一方の第２の電極パッドを露出する第２及び第３の開口を有し、前記半導体チップが搭載された基板と、
前記第１の開口の周縁部に設けられて前記第１のＶＳＳ電極パッド及び前記第１のＶＤＤ電極パッドにそれぞれ電気的接続された第１のＶＳＳ接続パッド及び第１のＶＤＤ接続パッドと、
前記第２の開口の周縁部に設けられて前記一方の第２の電極パッドに電気的接続された第２の接続パッドと、
前記第３の開口の周縁部に設けられて前記一方の第２の電極パッドに電気的接続された第３の接続パッドと、
前記第１基板領域に設けられた第１の電源用外部接続端子と前記第１のＶＳＳ接続パッド及び前記第１のＶＤＤ接続パッドのいずれか一方を電気的接続する第１の接続手段と、
前記第２基板領域に設けられた第２の電源用外部接続端子と前記第１のＶＳＳ接続パッド及び前記第１のＶＤＤ接続パッドの他方、並びに前記３接続パッドを電気的接続する第２の接続手段と、
前記第２の接続パッドと前記第２の電源用外部接続端子とを電気的接続する第５の接続手段と、
を有することを特徴とする半導体装置。
【請求項４】
前記第１及び第２の接続手段はベタ配線パターンであり、前記第５の接続手段は配線ラインであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ベタ配線パターン及び前記配線ラインは、同じ金属箔で形成されていることを特徴とする請求項２または４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ＢＧＡ用のシート状パッケージ基板の配線構造に関する。
【背景技術】
【０００２】
近年、半導体装置が搭載される機器の小型化、薄型化が急速に進んでいる。このような市場要求を満たすため、パッケージ基板（以下、単に基板という）上に基板とほぼ同一サイズの半導体チップを配置した、所謂チップスケールパッケージ（ＣＳＰ）構造の半導体装置が開発されている。特に、高集積化、高機能化、大容量化を目的とする半導体装置においては、小型のボール・グリッド・アレイ（ＢＧＡ）タイプのパッケージが用いられる。
【０００３】
この種の従来の半導体装置の例を図５に示す(例えば、特許文献１参照)。図５（ａ）は、外部接続端子１１４側から見た平面図で、配線ライン１１３、ボンディングワイヤ１２８についてはその一部のみが記載され、同図（ｂ）は、同図（ａ）のＢ−Ｂ線に沿った断面図に電極パッド１２６及びボンディングワイヤ１２８等を追加記載した模式図である。
【０００４】
図５に示すように、半導体装置１０１は、配線パターンが形成された基板１１１と、この基板１１１上にフェイスダウンで搭載された半導体チップ１２５と、封止樹脂１３２、１３３とで主に構成されている。半導体チップ１２５は、ほぼ中央に直線状に配置された電極パッド１２６を有する。
【０００５】
この基板１１１は、上下方向の中間部に位置して水平方向に細長く形成された開口１２１によって第１基板領域１１１ａと第２基板領域１１１ｂに２分されている。この第１基板領域１１１ａ及び第２基板領域１１１ｂには、それぞれベタ配線パターン１１２ａ、１１２ｂが配置され、またこのベタ配線パターン１１２ａ、１１２ｂと絶縁分離されたボール等からなる複数の外部接続端子１１４が配置されている。これらの外部接続端子１１４と電極パッド１２６とが、配線ライン１１３、開口１２１の周縁部に配置された接続パッド１１６及びボンディングワイヤ１２８により接続されている。
【０００６】
そして、ＶＳＳ電源用の外部接続端子１１４ａは、第１基板領域１１１ａに配置されてベタ配線パターン１１２ａで互いに接続されると共にこのベタ配線パターン１１２ａに接続された左右両端部及び中央部右寄りのＶＳＳ電源用の接続パッド１１６ａ及びボンディングワイヤ１２８を介して半導体チップ１２５上の電極パッド１２６に接続されている。
【０００７】
一方、ＶＤＤ電源用の外部接続端子１１４ｂは、第２基板領域１１１ｂに配置されてベタ配線パターン１１２ｂで互いに接続されると共にこのベタ配線パターン１１２ｂに接続された左右両端部及び中央部右寄りのＶＤＤ電源用の接続パッド１１６ｂ及びボンディングワイヤ１２８を介して半導体チップ１２５上の電極パッド１２６に接続されている。
【０００８】
上述したような外部接続端子を有するＢＧＡ構造の半導体装置は広く普及しているが、近年、実装の互換性を維持した上で、すなわち外部接続端子配置を変えることなく、半導体チップのメモリ容量をより増大し、しかも、価格の増大を抑制した半導体装置の開発が強く要求されている。
【０００９】
ところで、従来の半導体装置では、例えば、ＢＧＡの基板に搭載する半導体チップのメモリ容量が比較的小さい場合、ＶＳＳ及びＶＤＤ電源用の外部接続端子からの供給される電圧は、配線パターン、接続パッド、ボンディングワイヤ及び半導体チップの中央部の電極パッドを通して、半導体チップ全体に印加することが可能であった。
【００１０】
しかしながら、メモリ容量が大きくなり、同時に半導体チップが大きくなると、チップの周辺部、特に電源供給用の電極パッドから遠い位置にある素子等に印加される電圧は一定レベルに達しないという問題が起こる。
【特許文献１】特開２００３−１０９９８６号公報  （第２頁、図４、図５）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、ＢＧＡの基板の外部接続端子配置を変えることなく、メモリ容量を増大した半導体チップの周辺部にも必要な電圧を印加することが可能な半導体装置を提供する。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の一態様の半導体装置は、半導体チップと、前記半導体チップの主面の中間部に一方向に沿って配列されて半導体チップ領域を第１チップ領域と第２チップ領域に区画する第１のＶＳＳ電極パッド及び第１のＶＤＤ電極パッドと、前記第１チップ領域に設けられたＶＳＳ電極パッド及びＶＤＤ電極パッドとからなる第１の電極パッド対と、前記第２チップ領域に設けられたＶＳＳ電極パッド及びＶＤＤ電極パッドとからなる第２の電極パッド対と、第１基板領域と第２基板領域との境界に選択的に設けられて前記第１のＶＳＳ電極パッド及び前記第１のＶＤＤ電極パッドを露出する第１の開口、前記第１基板領域に設けられて前記第１の電極パッド対を露出する第２の開口、前記第２基板領域に設けられて前記第２の電極パッド対を露出する第３の開口を有し、前記半導体チップが搭載された基板と、前記第１の開口の周縁部に設けられて前記第１のＶＳＳ電極パッド及び第１のＶＤＤ電極パッドにそれぞれ電気的接続された第１のＶＳＳ接続パッド及び第１のＶＤＤ接続パッドと、前記第２の開口の周縁部に設けられて前記第１の電極パッド対にそれぞれ電気的接続された第２のＶＳＳ接続パッド及び第２のＶＤＤ接続パッドと、前記第３の開口のそれぞれの周縁部に設けられて前記第２の電極パッド対にそれぞれ電気的接続された第３のＶＳＳ接続パッド及び第３のＶＤＤ接続パッドと、
前記第１基板領域に設けられたＶＳＳ電源用外部接続端子と前記第１のＶＳＳ接続パッド及び前記第２のＶＳＳ接続パッドを電気的接続する第１の接続手段と、前記第２基板領域に設けられたＶＤＤ電源用外部接続端子と前記第１のＶＤＤ接続パッド及び前記第３のＶＤＤ接続パッドを電気的接続する第２の接続手段と、前記第３のＶＳＳ接続パッドと前記ＶＳＳ電源用外部接続端子とを電気的接続する第３の接続手段と、前記第２のＶＤＤ接続パッドと前記ＶＤＤ電源用外部接続端子とを電気的接続する第４の接続手段とを有することを特徴とする。
【００１３】
また、本発明の別の態様の半導体装置は、半導体チップと、前記半導体チップの主面の中間部に一方向に沿って配列されて半導体チップ領域を第１チップ領域と第２チップ領域に区画する第１のＶＳＳ電極パッド及び第１のＶＤＤ電極パッドと、前記第１チップ領域及び前記第２チップ領域のそれぞれに設けられたＶＳＳ電極パッド及びＶＤＤ電極パッドのいずれか一方の第２の電極パッドと、第１基板領域と第２基板領域との境界に選択的に設けられて前記第１のＶＳＳ電極パッド及び前記第１のＶＤＤ電極パッドを露出する第１の開口、前記第１及び第２基板領域にそれぞれ設けられて前記一方の第２の電極パッドを露出する第２及び第３の開口を有し、前記半導体チップが搭載された基板と、前記第１の開口の周縁部に設けられて前記第１のＶＳＳ電極パッド及び前記第１のＶＤＤ電極パッドにそれぞれ電気的接続された第１のＶＳＳ接続パッド及び第１のＶＤＤ接続パッドと、前記第２の開口の周縁部に設けられて前記一方の第２の電極パッドに電気的接続された第２の接続パッドと、前記第３の開口の周縁部に設けられて前記一方の第２の電極パッドに電気的接続された第３の接続パッドと、前記第１基板領域に設けられた第１の電源用外部接続端子と前記第１のＶＳＳ接続パッド及び前記第１のＶＤＤ接続パッドのいずれか一方を電気的接続する第１の接続手段と、前記第２基板領域に設けられた第２の電源用外部接続端子と前記第１のＶＳＳ接続パッド及び前記第１のＶＤＤ接続パッドの他方、並びに前記３接続パッドを電気的接続する第２の接続手段と、前記第２の接続パッドと前記第２の電源用外部接続端子とを電気的接続する第５の接続手段とを有することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ＢＧＡの外部接続端子配置を変えることなく、メモリ容量を増大した半導体チップの周辺部にも必要な電圧を印加することが可能な半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
本発明者等は、本発明の開発の過程において、従来の基板を、図面上の上下方向に拡大してメモリ容量の増大を図った半導体チップの搭載に使用することが可能か否かについて検討した。
【００１６】
シミュレーションを用いた解析では、半導体チップの上下方向に拡大された部分の素子に所定の電圧を印加するためには、半導体チップ内のＶＤＤあるいはＶＳＳ電源用の配線パターンの電流容量を増大させることが不可欠という結果を得た。このＶＤＤあるいはＶＳＳ電源用の配線パターンの電流容量の増大は、メモリ容量の増大に見合う以上の面積増大あるいはレイアウト設計工数の増大を招くことになってしまい、要求されるＢＧＡの外部接続端子配置を変えることなく、しかも、コストの増大を抑制した半導体装置を提供することは難しいことが明らかになった。
【００１７】
そこで、半導体チップのレイアウト及び面積変更は必要最小限に抑えて、ＢＧＡパッケージ基板の配線レイアウト等の変更で、ＢＧＡの外部接続端子配置を変えることなく、コストの増大を抑制した半導体装置の作製が可能か否かの追求を行い、本発明の半導体装置を得た。
【００１８】
以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１９】
本発明の実施例１に係る半導体装置について、図１及び図２を参照しながら説明する。図１（ａ）は半導体装置を外部接続端子側から見た模式的な平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う断面図、図２は、図１（ａ）の中央部のみを詳細に描いた平面図である。なお、本発明を概略的に捉えることができるように、図１（ａ）では、配線の一部、第１の電極パッドの一部、ボンディングワイヤの一部等は省略されており、図１（ｂ）では、断面図の中に、配線、第１及び第２の電極パッド、ボンディングワイヤ、半田ボール（外部接続端子)等を追加してある。
【００２０】
図１に示すように、半導体装置１は、半導体チップ１０と、この半導体チップ１０がエラストマ４１を介して搭載される基板２０と、この半導体チップ１０と基板２０とを封止する封止樹脂４２、４３とで主に構成される。
【００２１】
この半導体チップ１０は、チップ領域のほぼ中間部に水平方向に直線状に配置された第１のＶＳＳ電極パッド１１ａ及びＶＤＤ電極パッド１１ｂを含む複数の第１の電極パッド１１を有する。また、半導体チップ１０は、第１の電極パッド１１によって、図面上側の第１チップ領域１２ａと図面下側の第２チップ領域１２ｂに区画され、第１チップ領域１２ａには、第２のＶＳＳ電極パッド１３ａ及びＶＤＤ電極パッド１３ｂとからなる第１の電極パッド対１３が設けられ、第２チップ領域１２ｂには、第２のＶＳＳ電極パッド１４ａ及びＶＤＤ電極パッド１４ｂからなる第２の電極パッド対１４が設けられている。
【００２２】
一方、この基板２０は、基板領域のほぼ中間部、すなわち第１基板領域２３ａと第２基板領域２３ｂの境界に、第１の開口である３個の中央開口２１が連結部２２を介して水平方向に直線状に配置され、両側の中央開口２１ｂから半導体チップ１０の第１の電極パッド１１が露出される。この中央開口２１ａ、２１ｂによって、図面上で上側の第１基板領域２３ａと下側の第２基板領域２３ｂとに区画されている。
【００２３】
また、この第１基板領域２３ａの中心より上方には、中央開口２１ａと相対向して第２の開口である周辺開口（以下、第１の周辺開口とも言う）２４が設けられてこの第１の周辺開口２４から半導体チップ１０の第１の電極パッド対１３が露出され、第２基板領域２３ｂの中心より下方には、中央開口２１ａに相対向して第３の開口である周辺開口（以下、第２の周辺開口とも言う）２５が設けられてこの第２の周辺開口２５から半導体チップ１０の第２の電極パッド対１４が露出される。
【００２４】
そして、この第１基板領域２３ａには、ほぼ全面に第１の接続手段であるベタ配線パターン３０が形成され、第２基板領域２３ｂには、ほぼ全面に第２の接続手段であるベタ配線パターン３１が形成されている。また、第１基板領域２３ａ及び第２基板領域２３ｂには、例えば３０個の外部接続端子３２がそれぞれ格子点列状に配置され、ＶＳＳ電源用の外部接続端子（斜線で示す）３２ａ及びＶＤＤ電源用の外部接続端子（斜線で示す）３２ｂを除く外部接続端子３２ｃは、ベタ配線パターン３０及び３１とそれぞれ絶縁分離され、一方、３個のＶＳＳ電源用の外部接続端子３２ａ及び３個のＶＤＤ電源用の外部接続端子３２ｂは、ベタ配線パターン３０及び３１にそれぞれ直接、電気的接続されている。このＶＳＳ電源用の外部接続端子３２ａは基板２０の第１基板領域２３ａのみ、ＶＤＤ電源用の外部接続端子３２ｂは基板２０の第２基板領域２３ｂのみに存在する。
【００２５】
また、中央開口２１ｂの周縁部には、ＶＳＳ接続パッド３３ａ及びＶＤＤ接続パッド３３ｂを含む複数の第１の接続パッド３３がそれぞれ配置され、図２に示すように、第１のＶＳＳ接続パッド３３ａ及び第１のＶＤＤ接続パッド３３ｂを除く第１の他の接続パッド３３ｃは、配線ライン３４を介して外部接続端子３２ｃにそれぞれ電気的接続されている。一方、第１のＶＳＳ接続パッド３３ａ及び第１のＶＤＤ接続パッド３３ｂは、ＶＳＳ電源用のベタ配線パターン３０及びＶＤＤ電源用のベタ配線パターン３１にそれぞれ直接、電気的接続されている。そして、これらの第１の接続パッド３３はボンディングワイヤ３５を介して半導体チップ１０の第１の電極パッド１１にそれぞれ電気的接続されている。
【００２６】
また、第１の周辺開口２４の周辺部には、第２のＶＳＳ接続パッド３６ａ及び第２のＶＤＤ接続パッド３６ｂが設けられ、第２の周辺開口２５の周縁部には、第３のＶＳＳ接続パッド３７ａ及び第３のＶＤＤ接続パッド３７ｂが設けられており、第１の周辺開口２４における第２のＶＳＳ接続パッド３６ａはベタ配線パターン３０に直接、電気的接続され、且つ第２のＶＳＳ電極パッド１３ａにボンディングワイヤ３５を介して電気的接続され、第２の周辺開口２５における第３のＶＤＤ接続パッド３７ｂはベタ配線パターン３１に直接、電気的接続され、且つ第３のＶＤＤ電極パッド１４ｂにボンディングワイヤ３５を介して電気的接続されている。これにより、第１の周辺開口２４から露出された半導体チップ１０の周辺部の第２のＶＳＳ電極パッド１３ａにはベタ配線パターン３０よりＶＳＳ電位が供給され、また第２の周辺開口２５から露出された半導体チップ１０の周辺部の第３のＶＤＤ電極パッド１４ｂにはベタ配線パターン３１よりＶＤＤ電位が供給される。
【００２７】
そして、第１基板領域２３ａ側の第１の周辺開口２４における第２のＶＤＤ電極パッド１３ｂは、第３の接続手段である配線ライン３８により一側の連結部２２を介して第２基板領域２３ｂのベタ配線パターン３１に電気的接続され、これにより第２基板領域２３ｂのベタ配線パターン３１より第２のＶＤＤ電極パッド１３ｂにＶＤＤ電位が供給され、また第２基板領域２３ｂの第２の周辺開口２５における第３のＶＳＳ電極パッド１４ａは、第４の接続手段である配線ライン３９により他側の連結部２２を介して第１基板領域２３ａのベタ配線パターン３０に電気的接続され、これにより第１基板領域２３ａのベタ配線パターン３０より第３のＶＳＳ電極パッド１４ａにＶＳＳ電位が供給される。
【００２８】
なお、配線ライン３４、３８、３９は、ベタ配線パターン３０、３１と絶縁分離され、例えば、３０〜１００μｍ程度の一定幅を持った線状を有している。
【００２９】
また、このＶＤＤ電源及びＶＳＳ電源用の配線ライン３８、３９は、中央開口２１ａにより互いに電気的分離されている。
【００３０】
そして、例えば、図面下側にあるＶＤＤ用の外部接続端子３２ｂから供給されるＶＤＤ電位は、６箇所の第１のＶＤＤ接続パッド３３ｂ、第２のＶＤＤ接続パッド３６ｂおよび第３のＶＤＤ接続パッド３７ｂから半導体チップ１０にそれぞれ供給される。
【００３１】
すなわち、半導体チップ１０の中央にある４個所の第１のＶＤＤ電極パッド１１ｂには、ベタ配線３１から中央開口２１ｂの４個所の第１のＶＤＤ接続パッド３３ｂ及びボンディングワイヤ３５を介して供給される。
【００３２】
また、半導体チップ１０の第２チップ領域１２ｂの周辺部における第３のＶＤＤ電極パッド１４ｂには、ベタ配線３１から第２の周辺開口２５における第３のＶＤＤ接続パッド３７ｂ及びボンディングワイヤ３５を介して供給される。
【００３３】
また、半導体チップ１０の第１チップ領域１２ａの周辺部における第２のＶＤＤ電極パッド１３ｂには、ベタ配線３１、ＶＤＤ電源用の配線ライン３８、第１の周辺開口２４の第２のＶＤＤ接続パッド３６ｂ及びボンディングワイヤ３５を介して供給される。
【００３４】
一方、半導体チップ１０の中央にある４個所の第１のＶＳＳ電極パッド１１ａには、ベタ配線パターン３０から第１の接続パッド３３ａ及びボンディングワイヤ３５を介して供給され、半導体チップ１０の第１チップ領域１２ａの周辺部の第２のＶＳＳ電極パッド１３ａには、ベタ配線パターン３０から第１の周辺開口２４の第２のＶＳＳ接続パッド３６ａ及びボンディングワイヤ３５を介して供給され、第２基板領域３１ｂの周辺部の第３のＶＳＳ電極パッド３７ａには、ベタ配線パターン３０、ＶＳＳ電源の配線ライン３９、第２の周辺開口２５の第３のＶＳＳ接続パッド３７ａ及びボンディングワイヤ３５介して供給される。
【００３５】
なお、中央部の中央開口２１ａは、配線ライン３８、３９を電気的に分離できればよいので、必要最小限の大きさでよく、左右両端部の中央開口２１ｂは、第１の電極パッド１１と第１の接続パッド３３とのワイヤボンディングが可能な大きさであればよい。
【００３６】
そして、図１（ｂ）に示すように、半導体チップ１０の周辺部分、及び、ボンディングワイヤ３５のある中央開口２１ｂあるいは周辺開口２４、２５の部分は、それぞれ、封止樹脂４２、４３で封止されている。外部接続端子３２は、例えば、半田ボール４０を介して外部に接続される。
【００３７】
上述したように、メモリ容量増大のために上下方向に拡大して大きくなった半導体チップ１０の第１チップ領域１２ａ及び第２チップ領域１２ｂの周辺部には、ＶＳＳ電極パッド及びＶＤＤ電極パッドからなる第１の電極パッド対１３及び第２の電極パッド対１４がそれぞれ形成されている。そして、この第１の電極パッド対１３のＶＳＳ電極パッド１３ａ及び第２の電極パッド対１４のＶＳＳ電極パッド１４ａには、第１基板領域２３ａのＶＳＳ電源用のベタ配線パターン３０及びＶＳＳ電源用の配線ライン３９によりそれぞれＶＳＳ電位が供給され、また下側及び上側周辺部の第２の電極パッド対１４のＶＤＤ電極パッド１４ｂ及び第１の電極パッド対１３のＶＤＤ電極パッド１３ｂには、第２基板領域２３ｂのＶＤＤ電源用のベタ配線パターン３１及びＶＤＤ電源用の配線ライン３８によりＶＤＤ電位が供給される。しかもベタ配線パターン３０、３１及び配線ライン３８、３９は、半導体チップ１０の内部配線に比較して大きな断面積の銅箔からなるため、半導体チップの周辺部に実質的に電圧変化のない電位が供給される。その結果、ＢＧＡの外部接続端子配置を変えることなく、メモリの増大を果たした半導体チップの周辺部に必要な電圧を印加することが可能となる。
【実施例２】
【００３８】
本発明の実施例２に係る半導体装置について、図３を参照しながら説明する。図３は、半導体装置を外部接続端子側から見た模式的な平面図である。以下では、上記実施例１と同一の構成要素には同一の符号を付し、上記実施例１と異なる部分について説明する。
【００３９】
本実施例は、基板の第１基板領域２３ａ及び第２基板領域２３ｂにおける右左の側方を経由してＶＤＤ電源用の配線ライン４８及びＶＳＳ電源用の配線ライン４９を配設した点で上記実施例１と異なる。
【００４０】
すなわち、図３に示すように、本実施例の半導体装置２では、基板５０のほぼ中間部、すなわち第１基板領域２３ａと第２基板領域２３ｂの境界には、第１の開口である３個の中央開口５１ａ、５１ｂが連結部５２を介して水平方向に直線状に配置されるが、半導体チップ１０のＶＳＳ電極パッド１１ａ及びＶＤＤ電極パッド１１ｂを含む第１の電極パッド１１が中央の中央開口５１ａから露出されるようになっている。またＶＳＳ電源用の配線ライン４９及びＶＤＤ電源用の配線ライン４８がこの中央開口５１ａの両側の連結部５２を介して設けられるようになっている。
【００４１】
そして、第１基板領域２３ａの第１の周辺開口２４における第２のＶＳＳ接続パッド３６ａは第１基板領域２３ａのＶＳＳ電源用のベタ配線パターン３０及び第２のＶＳＳ電極パッド１３ａに電気的接続され、第２基板領域２３ｂの第２の周辺開口２５における第３のＶＤＤ接続パッド３７ｂはＶＤＤ電源用のベタ配線パターン３１及び第３のＶＤＤ電極パッド１４ｂに電気的接続されている。これにより、第１の周辺開口２４から露出された半導体チップ１０の周辺部の第２のＶＳＳ電極パッド１３ａにはベタ配線パターン３０よりＶＳＳ電位が供給され、また第２の周辺開口２５から露出された半導体チップ１０の周辺部の第３のＶＤＤ電極パッド１４ｂにはベタ配線パターン３１よりＶＤＤ電位が供給される。
【００４２】
一方、第１基板領域２３ａの第１の周辺開口２４における第２のＶＤＤ接続パッド３６ｂは第１基板領域２３ａの図面上の右側端部を迂回して図面上の右側の連結部５２を介して第２基板領域２３ｂのＶＤＤ電源用のベタ配線３１に伸びる配線ライン４８により電気的接続され、これにより第２基板領域２３ｂのベタ配線パターン３１より第１基板領域２３ａの周辺部の第２のＶＤＤ電極パッド３６ｂにＶＤＤ電位が供給されている。また第２基板領域２３ｂの第２の周辺開口２５における第３のＶＳＳ接続パッド３７ａは第２基板領域２３ｂの図面上の左端部を迂回して図面上の左側の連結部５２を介して第１基板領域２３ａのＶＳＳ電源用のベタ配線３０に伸びる配線ライン４９により電気的接続され、これにより第１基板領域２３ａのベタ配線パターン３０より第２基板領域２３ｂの第３のＶＳＳ電極パッド１４ａにＶＳＳ電位が供給される。
【００４３】
このＶＳＳ及びＶＤＤ電源用の配線ライン４９及び４８は、いずれも上記実施例１の場合に比較して、その長さが２〜３倍になるため、断面積を調整することにより電圧変化が起こらないようにしてある。
【００４４】
なお、両端部にある２個の中央開口５１ｂは、ＶＳＳ及びＶＤＤ電源用の配線ライン４９、４８を、半導体装置２の信頼性向上のために一端が外気に曝されるメッキ用引出線４５と物理的に分離できればよいので、必要最小限の大きさでよく、中央部の中央開口５１ａは、第１の接続パッド３３ａ、３３ｂ、３３ｃと半導体チップ１０の第１の電極パッド１１とのワイヤボンディングが可能な大きさであればよい。また、上述した構成以外は、上記実施例１と同様である。
【００４５】
本実施例では、上記の実施例１で得られる効果の他に、中央開口５１ａに当たる位置に第１の電極パッド１１を有する半導体チップ１０の搭載に好適である。また、ＶＳＳ及びＶＤＤ電源用の配線ライン４９、４８を、基板の左右の両端部に配設することによって、半導体チップ１０のレイアウトの制限を軽減でき、レイアウト設計の自由度を向上できる。
【実施例３】
【００４６】
本発明の実施例３に係る半導体装置について、図４を参照しながら説明する。図４は、半導体装置を外部接続端子側から見た模式的な平面図である。以下では、上記実施例１と同一の構成要素には同一の符号を付し、上記実施例１と異なる部分について説明する。
【００４７】
本実施例は、ＶＳＳ及びＶＤＤ電源のうち、一方の電源、たとえばＶＤＤ電源のみを強化する場合の例で、半導体チップ１０の第１チップ領域１２ａ及び第２チップ領域１２ｂの周辺部には、それぞれ第２のＶＤＤ電極パッド１３ｂ及び第３のＶＤＤ電極パッド１４ｂのみ設け、第１の周辺開口２４及び第２の周辺開口２５を通してＶＤＤ電源のみを供給できるような構成とした点が上記実施例１とは異なり、それ以外は上記実施例１とほとんど同じである。
【００４８】
すなわち、図４に示すように、本実施例の半導体装置３では、基板６０のほぼ中間部、すなわち第１基板領域２３ａと第２基板領域２３ｂの境界には、第１の開口である２個の中央開口６１が連結部６２を介して水平方向に直線状に配置され、この中央開口６１から半導体チップ１０のＶＳＳ電極パッド１１ａ及びＶＤＤ電極パッド１１ｂを含む第１の電極パッド１１が露出されるようになっている。そして、ＶＤＤ電源用の配線ライン５８がこの連結部６２を介して設けられている。
【００４９】
また、基板６０の第１基板領域２３ａの第１の周辺開口２４及び第２基板領域２３ｂの第２の周辺開口２５には、第２のＶＤＤ接続パッド３６ｂ及び第３のＶＤＤ接続パッド３７ｂがそれぞれ形成されている。そして、この第２基板領域２３ｂの第２の周辺開口２５にける第３のＶＤＤ接続パッド３７ｂは、ＶＤＤ電源用のベタ配線パターン３１及び第３のＶＤＤ電極パッド１４ｂに電気的接続されている。これにより、第２の周辺開口２５から露出された半導体チップ１０の周辺部の第３のＶＤＤ電極パッド１４ｂにはベタ配線パターン３１よりＶＤＤ電位が供給される。
【００５０】
一方、第１基板領域２３ａの第１の周辺開口２４における第２のＶＤＤ接続パッド３６ｂは、第１基板領域２３ａの図面上のほぼ中央部を通り、連結部６２を介して第２基板領域２３ｂのＶＤＤ電源用のベタ配線３１に伸びる配線ライン５８により電気的接続され、これにより第１の周辺開口２４から露出された半導体チップ１０の周辺部の第２のＶＤＤ電極パッド１３ｂには第２基板領域２３ｂのベタ配線パターン３１よりＶＤＤ電位が供給される。
【００５１】
本実施例では、上記の実施例１で得られる効果の他に、１つの連結部があればよいので、中央開口６１を通して接続する第１の電極パッド１１の数が多い半導体チップ１０の搭載に好適である。
【００５２】
なお、本実施例では、ＶＳＳ電源配線は半導体チップの中で強化されており、ＶＤＤ電源配線のみを半導体チップの外側の基板の配線で強化する例を示したが、逆に、ＶＳＳ電源配線のみを強化する場合には、本実施例のＶＤＤ電源用の第２の電極パッドをＶＳＳ電源用の第２の電極パッドに置き換え、上側の第１基板領域の第１の周辺開口の接続パッドを上側のベタ配線パターンに直接接続し、下側の第２基板領域の第２の周辺開口の接続パッドを上側のベタ配線パターンに配線ラインで接続すれば良い。
【００５３】
以上、本発明の実施例を説明したが、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。
【００５４】
例えば、半導体チップのレイアウトが図面上下あるいは左右方向で概ね対称に構成されている場合を示したが、レイアウトに片寄りがある場合、基板の周辺開口の位置あるいは数、または、周辺開口周縁部の接続パッドの位置あるいは数を、必要に応じて変更することは差し支えない。
【００５５】
また、中央開口の一部は、メッキ配線の部分を分離するために使用されている。メッキ配線の引き回し方を変更することによって、中央開口の一部を省略することは可能である。中央開口の位置あるいは数、基板の周辺開口の位置あるいは数、または、周辺開口周縁部の接続パッドの位置あるいは数等は、必要に応じて変更することは差し支えない。
【００５６】
また、半導体チップと基板とを局部的に封止樹脂によって封止する半導体装置の例を示したが、半導体チップと基板の両者を樹脂モールドで覆う構造の所謂オーバモールド型の半導体装置にも適用できる。
【００５７】
また、上述した半導体装置では、半導体チップの電極パッドと基板の接続パッドとをワイヤボンディング法による接続を採用したが、ビームリードボンディング法で接続する方法であっても差し支えない。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施例１に係る半導体装置を模式的に示す図で、図１（ａ）は外部接続端子側から見た平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う断面図。
【図２】図１（ａ）の半導体装置の中央部のみを拡大して示す拡大平面図。
【図３】本発明の実施例２に係る半導体装置を外部接続端子側から見た模式的な平面図。
【図４】本発明の実施例３に係る半導体装置を外部接続端子側から見た模式的な平面図。
【図５】従来の半導体装置を模式的に示す図で、図５（ａ）は外部接続端子側から見た平面図、図５（ｂ）は図５（ａ）のＢ―Ｂ線に沿う断面図。
【符号の説明】
【００５９】
１、２、３、１０１  半導体装置
１０、１２５  半導体チップ
１１、１１ａ、１１ｂ、１１ｃ  第１の電極パッド
１２ａ  第１チップ領域
１２ｂ  第２チップ領域
１３  第１の電極パッド対
１３ａ、１３ｂ  第２の電極パッド
１３ａ  ＶＳＳ電源用の第２の電極パッド
１３ｂ  ＶＤＤ電源用の第２の電極パッド
１４  第２の電極パッド対
１４ａ、１４ｂ  第３の電極パッド
１４ａ  ＶＳＳ電源用の第３の電極パッド
１４ｂ  ＶＤＤ電源用の第３の電極パッド
２０、５０、６０、１１１  基板
２１、２１ａ、２１ｂ、５１ａ、５１ｂ、６１  中央開口
２２、５２、６２  連結部
２３ａ、１１１ａ  第１基板領域
２３ｂ、１１１ｂ  第２基板領域
２４、２５  周辺開口
２４  第１の周辺開口
２５  第２の周辺開口
３０、３１、１１２ａ、１１２ｂ  ベタ配線パターン
３０、１１２ａ  ＶＳＳ電源用のベタ配線パターン
３１、１１２ｂ  ＶＤＤ電源用のベタ配線パターン
３２、３２ａ、３２ｂ、３２ｃ、１１４、１１４ａ、１１４ｂ、１１４ｃ  外部接続端子
３２ａ、１１４ａ  ＶＳＳ電源用の外部接続端子
３２ｂ、１１４ｂ  ＶＤＤ電源用の外部接続端子
３２ｃ、１１４ｃ  他の外部接続端子
３３、３３ａ、３３ｂ、３３ｃ  第１の接続パッド
３３ａ  ＶＳＳ電源用の第１の接続パッド
３３ｂ  ＶＤＤ電源用の第１の接続パッド
３３ｃ  他の第１の接続パッド
３４、３８、３９、４８、４９、５８、１１３  配線ライン
３９、４９  ＶＳＳ電源用の配線ライン
３８、４８、５８  ＶＤＤ電源用の配線ライン
３５、１２８  ボンディングワイヤ
３６、３６ａ、３６ｂ  第２の接続パッド
３６ａ  ＶＳＳ電源用の第２の接続パッド
３６ｂ  ＶＤＤ電源用の第２の接続パッド
３７、３７ａ、３７ｂ  第３の接続パッド
３７ａ  ＶＳＳ電源用の第３の接続パッド
３７ｂ  ＶＤＤ電源用の第３の接続パッド
４０  半田ボール
４１、１３１  エラストマ
４２、４３、１３２、１３３  封止樹脂
４５、１１８  メッキ用引出線
１１６、１１６ａ、１１６ｂ、１１６ｃ  接続パッド
１２１  開口
１２６  電極パッド
【図１】
2005294569.tif 000003
【図２】
2005294569.tif 000004
【図３】
2005294569.tif 000005
【図４】
2005294569.tif 000006
【図５】
2005294569.tif 000007