(57)【要約】【課題】本発明は、絶縁耐圧特性が改善された薄膜トランジスタを提供する。【解決手段】薄膜トランジスタを提供する。薄膜トランジスタはゲート絶縁膜１３０及びゲート絶縁膜下部１３０に位置してゲート絶縁膜１３０に接して、８０度以下のテーパーを有するエッジＰを備える下部パターンを含む。これで、ゲート絶縁膜の絶縁耐圧特性を改善できる。【選択図】図３
2005167207.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁膜と、
前記ゲート絶縁膜下部に位置して前記ゲート絶縁膜に接して、８０度以下のテーパーを有するエッジと、
を備える下部パターンを含むことを特徴とする薄膜トランジスタ。
【請求項２】
前記下部パターンのエッジのテーパーは３０度以上であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記下部パターンのエッジのテーパーは６０ないし７５度であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記ゲート絶縁膜はシリコーン酸化膜で構成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記ゲート絶縁膜はＰＥＣＶＤを用いて形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記下部パターンは半導体層であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項７】
前記下部パターンはゲート電極であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
前記ゲート電極の厚さは５００ないし３０００Åであることを特徴とする請求項７に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタに係り、特に絶縁耐圧特性が改善された薄膜トランジスタに関する。
【背景技術】
【０００２】
薄膜トランジスタは一般に半導体層、ゲート電極、ソース／ドレイン電極及び前記半導体層と前記ゲート電極間に位置するゲート絶縁膜を備える。前記薄膜トランジスタを用いた回路において、高速動作を具現するためには前記薄膜トランジスタのしきい電圧(Vth)を低くすることが要求されている。前記薄膜トランジスタのしきい電圧は前記ゲート絶縁膜の厚さと密接な関係があるが、前記しきい電圧を低くするために前記ゲート絶縁膜は薄くしなければならない。
【０００３】
【特許文献１】大韓民国特許出願第１９９４−０３５６２６号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記ゲート絶縁膜が薄くなることによって前記ゲート絶縁膜の絶縁耐圧特性は悪化することになる。前記ゲート絶縁膜の絶縁耐圧特性とは前記ゲート電極と前記半導体層間の電界を増加させる時、前記ゲート絶縁膜が絶縁破壊されるまでの最大電界を言う。前記ゲート絶縁膜の絶縁耐圧が所望する設計値よりも低い場合前記ゲート絶縁膜は破壊されやすい。これは薄膜トランジスタの動作不良を引き起こして、前記薄膜トランジスタを用いた表示装置において表示不良を誘発するからである。
【０００５】
このようなゲート絶縁膜の絶縁耐圧特性を改善するために大韓民国特許出願第１９９４−０３５６２６号では低温化学気相蒸着（ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ＣＶＤ）酸化膜を蒸着した後、これを熱酸化する方法を開示している。しかし、この場合、前記熱酸化を高い温度で進行しなければならないので高価の石英基板を必要とする短所がある。
【０００６】
本発明が解決しようとする技術的課題は前記従来技術の問題点を解決するためのものであって、絶縁耐圧特性が改善された薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【０００７】
前記技術的課題を達成するために本発明は薄膜トランジスタを提供する。前記薄膜トランジスタはゲート絶縁膜及び前記ゲート絶縁膜下部に位置して前記ゲート絶縁膜に接して、８０度以下のテーパーを有するエッジを備える下部パターンを含む。
【０００８】
前記下部パターンのエッジのテーパーは３０度以上であることが望ましい。さらに望ましくは前記下部パターンのエッジのテーパーは６０ないし７５度である。前記ゲート絶縁膜はシリコーン酸化膜で構成されることが望ましい。また、前記ゲート絶縁膜はＰＥＣＶＤ（ｐｌａｓｍａ  ｅｎｃｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）を用いて形成されることが望ましい。前記下部パターンは半導体層であることがある。これとは違って、前記下部パターンはゲート電極であることがある。この場合、前記ゲート電極の厚さは５００ないし３０００Åであることが望ましい。
【発明の効果】
【０００９】
前述したように本発明によるとゲート絶縁膜の下部パターンを８０度以下のテーパーを有するエッジを備えるように形成することによって、前記ゲート絶縁膜の絶縁耐圧特性を改善できる。結果的に薄膜トランジスタの動作不良及び前記薄膜トランジスタを表示装置に用いる場合において表示装置の表示不良を抑制することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明をさらに具体的に説明するために本発明による望ましい実施形態を添付した図面を参照してさらに詳細に説明する。しかし、本発明はここで説明される実施形態に限られなくて他の形態で具体化されることもある。
【００１１】
図１は、一般的なトップゲート型薄膜トランジスタを示した平面図である。
【００１２】
図１を参照すると、一方向に半導体層１２０が位置して、前記半導体層１２０上に前記半導体層１２０を横切るゲート電極１４０が位置する。前記半導体層１２０と前記ゲート電極１４０間にはゲート絶縁膜（図示せず）が位置する。前記半導体層１２０両側端部にはソース電極160aとドレイン電極１６０bが位置する。
【００１３】
図２及び図３は、図１の切断線Ｉ−Ｉ′及びＩＩ−ＩＩ′に沿ってそれぞれ取られた本発明の第１実施形態によるトップゲート型薄膜トランジスタ及びその製造方法を説明するための断面図である。
【００１４】
図２及び図３を参考にすれば、基板１００を提供して、前記基板１００上に緩衝膜（図示せず）を形成することが望ましい。前記緩衝膜は前記基板１００から流出される不純物から後続する工程で形成される薄膜トランジスタを保護するための層であって、シリコーン酸化膜またはシリコーン窒化膜で形成することができる。前記緩衝膜上に非晶質シリコーン層を形成した後、前記非晶質シリコーン層をＥＬＡ（Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ）、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）、ＭＩＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）またはＭＩＬＣ（Ｍａｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法を用いて結晶化することによって多結晶シリコーン層を形成することが望ましい。前記多結晶シリコーン層は３００ないし１０００Åの厚さを有することが望ましい。
【００１５】
続いて、前記多結晶シリコーン層上にフォトレジストパターンを形成して、前記フォトレジストパターンをマスクにして前記多結晶シリコーン層をエッチングすることによって、半導体層１２０を形成する。前記半導体層１２０はテーパー付けられたエッジＰを有するように形成するが、前記エッジＰのテーパーは８０度以下になるように形成する。前記多結晶シリコーン層をエッチングすることはエッチング均一度が優れて、エッチング線幅損失（ｅｔｃｈ  ＣＤ  ｌｏｓｓ）が少ない乾式エッチングを用いて行うことが望ましい。また、テーパー付けられたエッジＰを有する半導体層１２０を形成することは酸素（Ｏ２）と六フッ化硫黄（ＳＦ６）の混合ガスをエッチングガスとして用いて行うことが望ましい。前記酸素（Ｏ２）は前記半導体層１２０を形成することにおいてエッチングマスクである前記フォトレジストパターンの側面をエッチングする役割をしてテーパー付けられたエッジを有する半導体層１２０を形成することができるようにする。前記半導体層１２０のエッジＰのテーパー角を調節することは前記酸素（Ｏ２）と前記六フッ化硫黄（ＳＦ６）の流量体積比を調節することによって行うことができる。
【００１６】
続いて、前記半導体層１２０上に前記半導体層１２０を覆うゲート絶縁膜１３０を形成する。前記ゲート絶縁膜１３０はシリコーン酸化膜またはシリコーン窒化膜で形成することができる。しかし望ましくは絶縁耐圧特性が良いシリコーン酸化膜で形成する。前記ゲート絶縁膜１３０を形成することは低温でＰＥＣＶＤを用いて形成することが望ましい。
【００１７】
前記半導体層１２０を８０度以下のテーパー付けられたエッジＰを有するように形成することによって、前記ゲート絶縁膜１３０は前記半導体層１２０の側面Ｐで薄くなる現象がなくなることができる。前記半導体層１２０の側面でゲート絶縁膜１３０の厚さが薄くなる場合その部分でゲート絶縁膜１３０が絶縁破壊されることができる。結果的に前記半導体層１２０を８０度以下のテーパー付けられたエッジを有するように形成することによって、前記ゲート絶縁膜１３０を前記半導体層１２０の上面と側面Ｐで均等な厚さを有するように形成することができる。したがって、前記ゲート絶縁膜１３０の絶縁耐圧特性は向上することができる。
【００１８】
前記半導体層１２０のエッジのテーパーは３０度以上であることが望ましい。前記テーパーが３０度未満の場合、前記半導体層１２０は３０度未満の薄いエッジによって抵抗が増える。これは後続する工程で前記半導体層１２０に形成されるチャネルの抵抗増加を誘発することになる。さらに望ましくは前記半導体層１２０の抵抗特性と前記ゲート絶縁膜１３０の絶縁耐圧特性を確保するためには前記半導体層１２０のエッジのテーパーは６０ないし７５度である。
【００１９】
続いて、前記ゲート絶縁膜１３０上にゲート電極物質を積層してこれをパターニングすることによって、ゲート電極１４０を形成する。そうしてから、前記ゲート電極１４０をマスクにして前記半導体層１２０に不純物を注入することによって、前記半導体層１２０にソース領域１２０ａとドレイン領域１２０ｂを形成する。この時、前記ソース領域１２０ａと前記ドレイン領域１２０ｂ間の領域はチャネル領域１２０cに限られる。
【００２０】
続いて、ゲート電極１４０を含んだ基板全面を覆う層間絶縁膜１５０を形成して、前記層間絶縁膜１５０内に前記ソース領域１２０ａと前記ドレイン領域１２０ｂをそれぞれ露出させるソースコンタクトホール１５０ａとドレインコンタクトホール１５０ｂを形成する。前記ソース／ドレインコンタクトホール１５０ａ、１５０ｂが形成された基板上にソース／ドレイン電極物質を積層してこれをパターニングすることによって、前記ソース／ドレインコンタクトホール１５０ａ、１５０ｂを介して前記ソース／ドレイン領域１２０ａ、１２０ｂにそれぞれ接するソース電極１６０ａとドレイン電極１６０ｂを形成する。
【００２１】
図４は、本発明の第２実施形態によるボトムゲート型薄膜トランジスタ及びその製造方法を説明するための断面図である。
【００２２】
図４を参照すると、基板３００を提供する。前記基板３００上にゲート電極物質を積層して前記積層されたゲート電極物質上にフォトレジストパターン（図示せず）を形成する。前記フォトレジストパターンをマスクにして前記ゲート電極物質をエッチングすることによって、ゲート電極３２０を形成する。前記ゲート電極３２０はテーパー付けられたエッジＱを有するように形成するが、前記エッジのテーパーは８０度以下になるように形成する。前記ゲート電極物質をエッチングすることはエッチング均一度が優れて、エッチング線幅損失が少ない乾式エッチングを用いて行うことが望ましい。また、テーパー付けられたエッジQを有するゲート電極３２０を形成することは酸素（Ｏ２）と六フッ化硫黄（ＳＦ６）の混合ガスをエッチングガスとして用いて行うことが望ましい。前記酸素（Ｏ２）はゲート電極３２０を形成することにおいてエッチングマスクである前記フォトレジストパターンの側面をエッチングする役割をしてテーパー付けられたエッジを有するゲート電極３２０を形成することができるようにする。前記ゲート電極３２０のエッジのテーパー角を調節することは前記酸素（Ｏ２）と前記六フッ化硫黄（ＳＦ６）の流量体積比を調節することによって行うことができる。
【００２３】
前記ゲート電極３２０は平板表示素子において前記ゲート電極３２０と同時に形成されるゲート配線の抵抗特性及びエッチング線幅損失を考慮する時５００ないし３０００Åの厚さを有することが望ましい。
【００２４】
続いて、前記ゲート電極３２０上にゲート絶縁膜３３０を積層する。前記ゲート絶縁膜３３０はシリコーン酸化膜またはシリコーン窒化膜で形成することができる。望ましくは前記ゲート絶縁膜３３０はシリコーン酸化膜を用いて形成する。また、望ましくは前記ゲート絶縁膜３３０は低温でＰＥＣＶＤを用いて形成する。
【００２５】
前記ゲート電極３２０を８０度以下のテーパー付けられたエッジを有するように形成することによって、前記ゲート絶縁膜３３０は前記ゲート電極３２０の側面Qで薄くなる現象がなくなることができる。前記ゲート電極３２０の側面Qで前記ゲート絶縁膜３３０の厚さが薄くなる場合その部分で前記ゲート絶縁膜３３０は絶縁破壊されることができる。結果的に前記ゲート電極３２０を８０度以下のテーパー付けられたエッジを有するように形成することによって、前記ゲート絶縁膜３３０を前記ゲート電極３２０の上面と側面で均等な厚さを有するように形成することができる。したがって、前記ゲート絶縁膜３３０の絶縁耐圧特性は向上することができる。
【００２６】
前記ゲート電極３２０のエッジQのテーパーは３０度以上であることが望ましい。前記テーパーが３０度未満の場合、前記ゲート電極３２０は３０度未満の薄いエッジによって抵抗が増えることができる。これは平板表示装置において、前記ゲート電極３２０と同時に形成されるゲート配線の配線抵抗の増加をもたらすことができる。さらに望ましくは前記ゲート電極３２０の抵抗特性と前記ゲート絶縁膜３３０の絶縁耐圧特性を確保するためには前記ゲート電極３２０のエッジのテーパーは６０ないし７５度である。
【００２７】
続いて、前記ゲート絶縁膜３３０上に半導体膜及びオーミックコンタクト膜を順に形成する。この場合、前記半導体膜は非晶質シリコーンで形成することが望ましく、前記オーミックコンタクト膜は不純物がドーピングされた非晶質シリコーンで形成することが望ましい。しかし、前記半導体膜と前記オーミックコンタクト膜を前記非晶質シリコーンで形成した後、これをＥＬＡ、ＳＬＳ、ＭＩＣまたはＭＩＬＣ法を用いて結晶化させることができる。この場合、前記半導体膜と前記オーミックコンタクト膜は多結晶シリコーン膜である。 そうしてから、前記オーミックコンタクト膜及び半導体膜を順にパターニングして半導体層パターン３４０及びオーミックコンタクト層パターン３５０を形成する。この時、前記半導体層パターン３４０は前記ゲート電極３２０を覆うように形成する。
【００２８】
続いて、前記オーミックコンタクト層パターン３５０上にソース／ドレイン電極物質を積層して、これをパターニングして前記ゲート電極３２０の両側端部と重なるソース電極３６０ａとドレイン電極３６０bを形成する。この時、前記ソース電極３６０ａとドレイン電極３６０b間には前記半導体層パターン３４０が露出する。
【００２９】
以下、本発明の理解を助けるために望ましい実験例（ｅｘａｍｐｌｅ）を提示する。
【００３０】
＜実験例１＞  
絶縁基板上に非晶質シリコーン層を形成して、これを結晶化することによって５００Åの厚さを有する多結晶シリコーン層を形成する。前記多結晶シリコーン層上にフォトレジストパターンを形成して、前記フォトレジストパターンをマスクにして前記多結晶シリコーン層をエッチングすることによって半導体層を形成する。前記多結晶シリコーンをエッチングすることにおいて、１２０／１８０ｓｃｃｍの比率を有するＳＦ６／Ｏ２ガスを用いてエッチングすることによって、半導体層を形成する。続いて、前記半導体層上にシリコーン酸化膜をＰＥＣＶＤ法を用いて１０００Åの厚さで積層することによって、ゲート絶縁膜を形成する。前記ゲート絶縁膜上にゲート電極を形成することによって薄膜トランジスタを製造した。
【００３１】
＜実験例２＞  
前記多結晶シリコーン層をエッチングすることにおいて、１００／２００ｓｃｃｍの比率を有するＳＦ６／Ｏ２ガスを用いてエッチングしたことを除いては前記実験例１と同一な方法で薄膜トランジスタを製造した。
【００３２】
＜比較例１＞  
前記多結晶シリコーン層をエッチングすることにおいて、１５０／１５０ｓｃｃｍの比率を有するＳＦ６／Ｏ２ガスを用いてエッチングしたことを除いては前記実験例１と同一な方法で薄膜トランジスタを製造した。
【００３３】
＜比較例２＞  
前記多結晶シリコーン層をエッチングすることにおいて、１５０／５０ｓｃｃｍの比率を有するＳＦ６／Ｏ２ガスを用いてエッチングしたことを除いては前記実験例１と同一な方法で薄膜トランジスタを製造した。
【００３４】
図５、図７、図９及び図１１は前記実験例１、２及び前記比較例１、２による薄膜トランジスタにおいて、半導体層のエッジをそれぞれ示した写真である。図５を参照すると、前記実験例１による薄膜トランジスタにおいて、半導体層エッジのテーパー（Ｒ）は７８度である。図７を参照すると、前記実験例２による薄膜トランジスタにおいて、半導体層エッジのテーパーＳは６０度である。図９を参照すると、前記比較例１による薄膜トランジスタにおいて、半導体層エッジのテーパーＴは８２度である。図１１を参照すると、前記比較例２による薄膜トランジスタにおいて、半導体層エッジのテーパーＵは９０度である。
【００３５】
図６、図８、図１０及び図１２は前記実験例１、２及び前記比較例１、２による薄膜トランジスタのゲート絶縁膜の絶縁耐圧特性をそれぞれ示したグラフである。前記グラフにおいて、Ｘ軸はゲート電極と半導体層間に印加された電界（ｅｌｅｃｒｔｒｉｃ  ｆｉｅｌｄ；ＭＶ／ｃｍ）であって、Ｙ軸は前記ゲート電極で測定した漏れ電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ；Ａ）である。
【００３６】
図６及び図８を参照すると、実験例１及び２による薄膜トランジスタは前記ゲート電極と前記半導体層間の電界が５ＭＶ／ｃｍに至るまでゲート漏れ電流が１×１０−１２Ａ（１Ｅ−１２）でほとんど一定である。これで、前記実験例１及び２による薄膜トランジスタのゲート絶縁膜の絶縁耐圧特性は非常に良好であると言える。
【００３７】
図１０及び図１２を参照すると、比較例１及び２による薄膜トランジスタは前記ゲート電極と前記半導体層間の電界が２ＭＶ／ｃｍを超過すればゲート漏れ電流の急激な増加を見せる。これはゲート絶縁膜が絶縁破壊されたことであって薄膜トランジスタ動作不良及び前記薄膜トランジスタを表示装置に用いる場合表示装置の表示不良すなわち、点不良（ｐｏｉｎｔ  ｄｅｆｅｃｔ）、ライン不良（ｌｉｎｅ  ｄｅｆｅｃｔ）及び輝度不均一をもたらすことができる。
【図面の簡単な説明】
【００３８】
【図１】一般的なトップゲート型薄膜トランジスタを示した平面図である。
【図２】図１の切断線Ｉ−Ｉ′及びＩＩ−ＩＩ′に沿ってそれぞれ取られた本発明の第１実施形態によるトップゲート型薄膜トランジスタ及びその製造方法を説明するための断面図である。
【図３】図１の切断線Ｉ−Ｉ′及びＩＩ−ＩＩ′に沿ってそれぞれ取られた本発明の第１実施形態によるトップゲート型薄膜トランジスタ及びその製造方法を説明するための断面図である。
【図４】本発明の第２実施形態によるボトムゲート型薄膜トランジスタ及びその製造方法を説明するための断面図である。
【図５】実験例１、２及び比較例１、２による薄膜トランジスタの半導体層のエッジをそれぞれ示した写真である。
【図６】実験例１、２及び比較例１、２による薄膜トランジスタのゲート絶縁膜の絶縁耐圧特性をそれぞれ示したグラフである。
【図７】実験例１、２及び比較例１、２による薄膜トランジスタの半導体層のエッジをそれぞれ示した写真である。
【図８】実験例１、２及び比較例１、２による薄膜トランジスタのゲート絶縁膜の絶縁耐圧特性をそれぞれ示したグラフである。
【図９】実験例１、２及び比較例１、２による薄膜トランジスタの半導体層のエッジをそれぞれ示した写真である。
【図１０】実験例１、２及び比較例１、２による薄膜トランジスタのゲート絶縁膜の絶縁耐圧特性をそれぞれ示したグラフである。
【図１１】実験例１、２及び比較例１、２による薄膜トランジスタの半導体層のエッジをそれぞれ示した写真である。
【図１２】実験例１、２及び比較例１、２による薄膜トランジスタのゲート絶縁膜の絶縁耐圧特性をそれぞれ示したグラフである。
【符号の説明】
【００３９】
１００、３００  基板
１２０、３４０  半導体層
１４０、３２０  ゲート電極
１３０、３３０  ゲート絶縁膜
【図１】
2005167207.tif 000003
【図２】
2005167207.tif 000004
【図３】
2005167207.tif 000005
【図４】
2005167207.tif 000006
【図５】
2005167207.tif 000007
【図６】
2005167207.tif 000008
【図７】
2005167207.tif 000009
【図８】
2005167207.tif 000010
【図９】
2005167207.tif 000011
【図１０】
2005167207.tif 000012
【図１１】
2005167207.tif 000013
【図１２】
2005167207.tif 000014