(57)【要約】【課題】  ＣＧＲＯＭのチェックを効率的に行う。【解決手段】  表示制御基板１２上に、ＣＰＵ２０１と、ＶＤＰ２０４と、ＣＧＲＯＭ２０５〜２０８とが配置される。ＣＰＵ２０１は、ＣＧＲＯＭ２０５〜２０８を直接アクセスできないため、各ＣＧＲＯＭ２０５〜２０８の第１のアドレス（０１０１０１）と、第１のアドレスの２進数表現の反転値で表される第２のアドレス（１０１０１０）とに記憶されているデータをＶＤＰ２０４のアトリビュートＲＡＭ２２２に転送させる。ＣＰＵ２０１は、アトリビュートＲＡＭ２２２に転送させたデータが予め記憶しているチェックデータ（期待値）に一致するか否かを判別し、一致しなければ、異常と判断する。ＣＰＵ２０１は、各ＣＧＲＯＭ２０５〜２０８の検査範囲のデータをアトリビュートＲＡＭ２２２に転送させて、転送されたデータについてサムチェックを行い、チェックデータと比較し、各ＣＧＲＯＭ２０５〜２０８の異常の有無を判別する。【選択図】  図３
2005131144.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性の半導体メモリが搭載された回路基板を備え、前記半導体メモリを検査する機能を有する遊技機であって、
回路基板と、
前記回路基板に配置された不揮発性半導体メモリと、
前記不揮発性半導体メモリに接続された制御手段と、
前記制御手段に接続されたと検査メモリと、を備え、
前記検査メモリは、不揮発性半導体メモリの第１のアドレス位置と、前記第１のアドレスの２進数表現の反転値で表される第２のアドレス位置とにそれぞれ記憶されているべきデータに等しい第１と第２のチェックデータと前記不揮発性半導体メモリの検査範囲のアドレス位置のデータを順次読み出し、読み出したデータに順次演算を施して得られるべき最終的な演算結果に等しい第３のチェックデータとを記憶しており、
前記制御手段は、
前記不揮発性半導体メモリの前記第１のアドレス位置と前記第２のアドレス位置とから記憶データをそれぞれ読み出し、読み出したデータと前記検査メモリに記憶されている第１と第２のチェックデータとをそれぞれ比較し、比較結果に基づいて第１のアドレス位置と第２のアドレス位置における記憶データの整合性を検査する第１の検査手段と、
前記不揮発性半導体メモリの前記検査範囲のアドレス位置のデータを順次読み出し、読み出したデータに順次演算を施し、最終的な演算結果と前記検査メモリに記憶されている第３のチェックデータとを比較することにより、前記検査範囲のアドレス位置における記憶データの整合性を検査する第２の検査手段と、
前記第１の検査手段及び第２の検査手段で検査した結果を出力する出力手段と、
を備え、
前記第１の検査手段又は第２の検査手段で異常が特定されたときに、以後の遊技制御を停止する、
ことを特徴とする遊技機。
【請求項２】
遊技の進行に応じた画像を表示可能な画像表示装置を備え、
前記制御手段は、前記画像表示装置に表示する画像を制御するための処理を行う表示制御手段と、該表示制御手段の処理に応じて、前記画像表示装置に表示する画像を生成する画像生成手段とを備え、
前記不揮発性半導体メモリには前記画像生成手段が表示画像を生成するために用いる画像データが記憶され、第１と第２のアドレス位置には画像データが記憶されており、
前記画像生成手段は、前記表示制御手段がデータの読み込み及び書き込みが可能な一時記憶領域と前記不揮発性半導体メモリと前記一時記憶領域との間でデータを転送するデータ転送手段とを備え、
前記表示制御手段は、前記第１の検査手段と第２の検査手段とを備え、
前記第１の検査手段は、前記データ転送手段に指示して、前記不揮発性半導体メモリの前記第１のアドレス位置から読み出したデータと前記第２のアドレス位置から読み出したデータとを前記一時記憶領域に転送させ、転送された画像データの整合性を検査し、
前記第２の検査手段は、前記データ転送手段に指示して、前記不揮発性半導体メモリの前記検査範囲のアドレス位置のデータを前記一時記憶領域に転送させ、転送された画像データの整合性を検査する、
ことを特徴とする請求項１に記載の遊技機。
【請求項３】
前記出力手段により出力された検査結果を表示する表示装置を備え、
前記第１及び第２の検査手段は、前記遊技機の電源投入時に、検査をそれぞれ実行し、検査結果を前記出力手段を介して前記表示装置に表示する、
ことを特徴とする請求項１又は２に記載の遊技機。
【請求項４】
前記不揮発性半導体メモリは、複数の半導体メモリから構成され、
前記検査メモリは、前記複数の半導体メモリのそれぞれについて、検査により得られるべき第４のチェックデータを記憶しており、
制御手段は、各半導体メモリについて、検査により得たデータがその半導体メモリ用の第４のチェックデータに一致せず、他のいずれかの半導体メモリ用の第４のチェックデータに一致する場合には、データが一致すると判別された半導体メモリが誤って検査中の半導体メモリの位置に搭載されていると判別する第３の検査手段を備え、
前記出力手段は、前記第３の検査結果をも出力する、
ことを特徴とする請求項１、２または３に記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パチンコ遊技機、スロットマシン、アーケードゲーム装置、家庭用ゲーム装置等を含む遊技機に関し、特に、不揮発性メモリを検査する機能を有する遊技機に関する。
【背景技術】
【０００２】
パチンコ遊技機等の遊技機には、プログラムＲＯＭ、ＣＧＲＯＭなどの多数のメモリチップが搭載されている。
遊技機の製造時及び遊技機の電源投入時には、これらのメモリの記憶内容をチェックする必要がある。
【０００３】
例えば、特許文献１には、ＲＯＭデータのチェックサムと、アドレスを監視して、ＲＯＭデータの改竄の検出を行う遊技機が開示されている。
【特許文献１】特開２００２−  ８８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
チェックサムによるメモリのチェックには、メモリの全アドレスへのアクセスが必要になるため、相当の時間がかかる。
また、チェックサムによる検査では、エラーが発見された場合に、エラーが発生した原因を特定・推定することができず、エラー発生の原因の追求に時間がかかる。例えば、エラーが、パターン異常（断線、短絡、接触不良等）により生じたものか、記憶データの破損により生じたものか、メモリの配置ミスにより生じたものか、等の原因を推定することさえできない。このため、例えば、アドレスバス自体に異常があるような場合にも、メモリチップの交換を繰り返すことがあるなど、異常に対する処理の効率が低かった。
また、メモリの一部には、検査機能を有するＣＰＵからは直接アクセスできないものも存在し、これらのものを効率よく検査する手法が望まれている。
【０００５】
この発明は、上記実情に鑑みてなされたものであり、メモリの検査を効率よく実行可能とすることを目的とする。
また、この発明は、パターン異常によるメモリエラーと、記憶データの破損によるエラーとを区別しやすい検査結果を出力するメモリチェックを可能とすることを他の目的とする。
さらに、この発明は、メモリの搭載位置のミスによるメモリエラーを容易に識別可能なメモリチェックを可能とすることを他の目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本願の請求項１に記載の遊技機は、
不揮発性の半導体メモリが搭載された回路基板を備え、前記半導体メモリを検査する機能を有する遊技機であって、
回路基板（例えば、主基板１１，表示制御基板１２）と、
前記回路基板に配置された不揮発性半導体メモリ（例えば、遊技制御ＲＯＭ１０２，表示制御ＲＯＭ２０２，第１〜第４のＣＧＲＯＭ２０５〜２０８）と、
前記不揮発性半導体メモリに接続された制御手段（例えば、遊技制御ＣＰＵ１０１、表示制御ＣＰＵ２０１とＶＤＰ２０４）、
前記制御手段に接続されたと検査メモリ（例えば、遊技制御ＲＯＭ１０２のうちチェックデータを記憶した部分、表示制御ＲＯＭ２０２のうちチェックデータを記憶した部分）と、を備え、
前記検査メモリは、不揮発性半導体メモリの前記第１のアドレス位置と、前記第１のアドレスの２進数表現の反転値で表される第２のアドレス位置とにそれぞれ記憶されているべきデータに等しい第１と第２のチェックデータと前記不揮発性半導体メモリの検査範囲のアドレス位置のデータを順次読み出し、読み出したデータに順次演算を施して得られるべき最終的な演算結果に等しい第３のチェックデータとを記憶しており、
前記制御手段は、
前記不揮発性半導体メモリの前記第１のアドレス位置と前記第２のアドレス位置とから記憶データをそれぞれ読み出し、読み出したデータと前記検査メモリに記憶されている第１と第２のチェックデータとをそれぞれ比較し、比較結果に基づいて第１のアドレス位置と第２のアドレス位置における記憶データの整合性を検査する第１の検査手段と、
前記不揮発性半導体メモリの前記検査範囲のアドレス位置のデータを順次読み出し、読み出したデータに順次演算を施し、最終的な演算結果と前記検査メモリに記憶されている第３のチェックデータとを比較することにより、前記検査範囲のアドレス位置における記憶データの整合性を検査する第２の検査手段と、
前記第１の検査手段及び第２の検査手段で検査した結果を出力する出力手段（例えば、ＶＤＰ２０４）と、
を備え、
前記第１の検査手段又は第２の検査手段で異常が特定されたときに、以後の遊技制御を停止する（例えば、スイッチＳＷ２のオフ）、
ことを特徴とする遊技機。
【０００７】
また、請求項２に記載の遊技機は、遊技の進行に応じた画像を表示可能な画像表示装置を備え、
前記制御手段は、前記画像表示装置に表示する画像を制御するための処理を行う表示制御手段（例えば、ＣＰＵ２０１）と、該表示制御手段の処理に応じて、前記画像表示装置に表示する画像を生成する画像生成手段（例えば、ＶＤＰ２０４）とを備え、
前記不揮発性半導体メモリ（例えば、第１〜第４のＣＧＲＯＭ２０５〜２０８）には前記画像生成手段が表示画像を生成するために用いる画像データが記憶され、第１と第２のアドレス位置には画像データが記憶されており、
前記画像生成手段（例えば、ＶＤＰ２０４）は、前記表示制御手段がデータの読み込み及び書き込みが可能な一時記憶領域（例えば、アトリビュートＲＡＭ）と前記不揮発性半導体メモリと前記一時記憶領域との間でデータを転送するデータ転送手段（例えば、データ転送制御部２２５）とを備え、
前記表示制御手段（例えば、ＣＰＵ２０１）は、前記第１の検査手段と第２の検査手段とを備え、
前記第１の検査手段は、前記データ転送手段に指示して、前記不揮発性半導体メモリの前記第１のアドレス位置から読み出したデータと前記第２のアドレス位置から読み出したデータとを前記一時記憶領域に転送させ、転送された画像データの整合性を検査し、
前記第２の検査手段は、前記データ転送手段に指示して、前記不揮発性半導体メモリの前記検査範囲のアドレス位置のデータを前記一時記憶領域に転送させ、転送された画像データの整合性を検査する、
ことを特徴とする。
【０００８】
さらに、請求項３の遊技機は、前記出力手段により出力された検査結果を表示する表示装置（例えば、表示装置４）を備え、
前記第１及び第２の検査手段は、前記遊技機（例えば、パチンコ遊技機１）の電源投入時に、検査をそれぞれ実行し、検査結果を前記出力手段を介して前記表示装置に表示する、
ことを特徴とする。
【０００９】
また、請求項４に記載の遊技機においては、前記不揮発性半導体メモリは、複数の半導体メモリ（例えば、４つのＣＧＲＯＭ）から構成され、前記検査メモリ（例えば、表示制御ＲＯＭは、前記複数の半導体メモリのそれぞれについて、検査により得られるべき第４のチェックデータを記憶しており、
制御手段（例えば、ＣＰＵ２０１とＶＤＰ２０４）は、各半導体メモリについて、検査により得たデータがその半導体メモリ用の第４のチェックデータに一致せず、他のいずれかの半導体メモリ用の第４のチェックデータに一致する場合には、データが一致すると判別された半導体メモリが誤って検査中の半導体メモリの位置に搭載されていると判別する第３の検査手段を備え、
前記出力手段は、前記第３の検査結果をも出力する、
ことを特徴とする。
【発明の効果】
【００１０】
請求項１に記載の遊技機によれば、第１のアドレスと第１のアドレスのバイナリデータの反転データである第２のアドレスから読み出したデータの整合性を検査することにより、不揮発性半導体メモリの接続状態の異常、例えば、端子の浮き（絶縁状態）や配線の短絡を効率よく推定するための情報を出力することができる。また、検査範囲のアドレスから読み出したデータに演算処理を施して検査する（例えば、チェックサムを施す）ことにより、不揮発性半導体メモリの接続状態の異常やＲＯＭデータの異常を、特定して、異常に対する対応を効率よく実行するための情報を出力できる。
【００１１】
また、請求項２に記載の遊技機によれば、表示制御手段が、不揮発性半導体メモリに記憶されている画像データを、画像生成手段の一時記憶領域を介してチェックするので、表示制御手段が直接アクセスできない不揮発性半導体メモリ、例えば、ＣＧＲＯＭを簡単な手順でチェックを行うことができる。
【００１２】
また、請求項３に記載の遊技機によれば、遊技機の電源投入時に自動的に検査を行い、異常が検出された場合には、以後の遊技制御を停止するので、表示が異常なまま遊技が行われるような事態を防止できる。また、係員が不揮発性半導体目折りの接続異常や記憶データの異常を特定でき、異常に対する対応を効率よく行うことができる。
【００１３】
請求項４に記載の遊技機によれば、各半導体メモリについて、検査により得たデータがその半導体メモリ用の第４のチェックデータに一致せず、他のいずれかの半導体メモリ用の第４のチェックデータに一致する場合には、データが一致すると判別された半導体メモリが誤って検査中の半導体メモリの位置に搭載されていると判別するので、メモリの単純な異常を判別するだけでなく、搭載位置の誤りを検出することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しつつ、本発明の一実施形態にかかるパチンコ遊技機を詳細に説明する。
パチンコ遊技機（遊技機）１は、図１に示すように、遊技盤（ゲージ盤）２と、遊技盤２を支持固定する遊技機用枠（台枠）３とから構成されている。遊技盤２には、ほぼ円形状の遊技領域が形成され、この遊技領域のほぼ中央位置には、表示装置４が設けられている。
【００１５】
表示装置４は、液晶表示装置、ＥＬ（Electro Luminescence）、またはＣＲＴ（Cathode Ray Tube）などを用いて構成される。普通可変入賞球装置６に遊技球が入賞することが実行条件となる変動表示ゲーム（特図ゲーム）において、表示装置４は、数字、文字、絵柄等から構成され、各々が識別可能な複数種類の識別情報として機能する特別図柄を、複数の表示領域にて変動表示可能に表示する。表示装置４により行われる特図ゲームでは、特別図柄の変動表示を開始した後、一定時間が経過すると、各表示領域における特別図柄の変動表示結果を所定の順序で導出表示し、確定図柄（最終停止図柄）を停止表示する。そして、確定図柄の組合せ（停止図柄態様）が所定の特定表示結果（大当り）となったときに、このパチンコ遊技機１は、特定遊技状態（大当り遊技状態）となる。
【００１６】
表示装置４の下側には、普通可変入賞球装置（始動入賞口）６が配置されている。普通可変入賞球装置６の下側には、特別可変入賞球装置（大入賞口）７が配置されている。特別可変入賞球装置７は、普通可変入賞球装置６への入賞タイミングに基づいて特図ゲームが行われた結果、大当りとなった場合に前面に設けられた開閉板の開成動作を行う。また、遊技機用枠３の左右上部位置には、効果音等を再生出力するためのスピーカ８Ｌ、８Ｒが設けられており、さらに遊技領域周辺部には、遊技効果ランプ９が設けられている。
【００１７】
パチンコ遊技機１には、図２に示すような主基板１１と、表示制御基板１２とが搭載されている。
【００１８】
主基板１１には、普通可変入賞球装置６、特別可変入賞球装置７等への遊技球の入賞等を検出するための各入賞口スイッチ７０からの配線が接続されている。
【００１９】
主基板１１は、パチンコ遊技機１における遊技の進行を制御するための各種回路を備え、遊技の進行・状態を制御すると共に、表示制御基板１２に、表示制御コマンドを送出して、遊技状態に応じた表示を行わせる。
【００２０】
主基板１１は、例えば、遊技制御用マイクロコンピュータ（マイコン）１００とスイッチ回路１０７を備える。
スイッチ回路１０７は、各入賞口スイッチ７０からの検出信号を取り込んで、遊技制御用マイコン１００に伝送する。
遊技制御用マイコン１００は、遊技制御プログラムを実行し、各入賞口スイッチ７０からの検出信号に基づいて、パチンコ遊技を制御し（一般には、特図ゲーム、普通図ゲーム、賞球の払い出し等を制御するものであり、例えば１チップマイコンから構成され、遊技制御ＣＰＵ（Central Processing Unit）１０１、遊技制御ＲＯＭ（Read Only Memory）１０２、ＲＡＭ（Random Access Memory）１０３、及びＩ／Ｏ（Input/Output）ポート１０４、これらを接続するバスＢ１等を含んでいる。
【００２１】
遊技制御ＣＰＵ１０１は、遊技制御用マイコン１００の中枢を成し、遊技制御ＲＯＭ１０２に格納されたプログラムと各入賞口スイッチ７０からの検出信号に従って、遊技の進行、表示制御基板１２への表示コマンドの送信、等の処理を行う。また、遊技制御ＣＰＵ１０１は、遊技制御ＲＯＭ１０２をチェックする機能を有する。
遊技制御ＲＯＭ１０２は、ゲーム制御用のプログラムや固定データを記憶する。また、遊技制御ＲＯＭ１０２は、該遊技制御ＲＯＭ１０２自身をチェックするためのメモリチェックプログラムとメモリチェック用のチェックデータを記憶する。メモリチェックプログラムとメモリチェック用データの詳細については、それぞれ、図７と図４を参照して後述する。
ＲＡＭ１０３は、遊技制御ＣＰＵ１０１のワークメモリとして機能する。Ｉ／Ｏポート１０４は、この遊技制御用マイコン１００と表示制御基板１２或いはスイッチ回路１０７との通信を行う。バスＢ１は、アドレスバス、制御バス、データバスを備える内部バスである。
【００２２】
図２に示す表示制御基板１２は、遊技制御部１１の制御下に、表示装置４による様々な表示を制御するためのものである。
【００２３】
表示制御基板１２は、図３に示すように、表示制御ＣＰＵ２０１と、表示制御ＲＯＭ２０２と、ワークＲＡＭ２０３と、ビデオディスプレイプロセッサ（以下、ＶＤＰ：Ｖｉｄｅｏ  Ｄｉｓｐｌａｙ  Ｐｒｏｃｅｓｓｏｒ）２０４と、第１から第４のＣＧＲＯＭ２０５〜２０８と、ＶＲＡＭ（Ｖｉｄｅｏ  ＲＡＭ）２０９と、を備えている。
【００２４】
表示制御ＣＰＵ２０１と表示制御ＲＯＭ２０２とワークＲＡＭ２０３とＶＤＰ２０４とは、ＣＰＵバスＢ２で接続されている。
第１〜第４のＣＧＲＯＭ２０５〜２０８とＶＤＰ２０４とはＣＧバスＢ３で接続されている。
【００２５】
表示制御ＲＯＭ２０２は、表示制御ＣＰＵ２０１によって利用される表示制御用の各種制御プログラム及び制御データ等を格納する半導体メモリである。具体的には、表示制御ＲＯＭ２０２は、表示制御ＣＰＵ２０１が実行する表示制御動作の動作プログラムを格納する。また、表示制御ＲＯＭ２０２は、表示制御ＣＰＵ２０１が実行するメモリチェックのためのプログラムとチェックデータ（期待値データ）とを格納する。表示制御ＲＯＭ２０２が格納するチェックデータとプログラムについては、図５，６と図８，９を参照して後述する。
【００２６】
ワークＲＡＭ２０３は、表示制御ＣＰＵ２０１の作業領域として機能する。
【００２７】
ＶＤＰ２０４は、画像表示を行うための表示装置制御機能及び高速描画機能を有し、表示制御ＣＰＵ２０１からの指示に従って動作し、描画処理を行って、描画した画像を表示装置４に表示する。
【００２８】
ＶＤＰ２０４は、これらの機能を実現するために、ＣＰＵＩ／Ｆ２２１、アトリビュートＲＡＭ２２２、ＣＧバスＩ／Ｆ２２３，内部バスＢ４、描画制御部２２４、ＶＲＡＭＩ／Ｆ２２５，データ転送制御部２２６、表示制御部２２７を備える。
【００２９】
ＣＰＵＩ／Ｆ２２１は、表示制御ＣＰＵ２０１との通信Ｉ／Ｆである。
アトリビュートＲＡＭ２２２は、ＣＰＵＩ／Ｆ２２１を介して表示制御ＣＰＵ２０１がアクセス可能なＲＡＭであり、本来、キャラクタを描画するためのパラメータであるアトリビュートを格納するメモリである。このパラメータは、例えば、描画順序や、色数、拡大縮小率、パレット番号、座標などの情報を含む。また、アトリビュートＲＡＭ２２２は、後述するＣＧＲＯＭ２０５〜２０８を検査する際に、検査対象データを一時的に記憶する一時記憶領域として機能する。
【００３０】
ＣＧバスＩ／Ｆ２２３は、第１から第４のＣＧＲＯＭ２０５〜２０８との通信を行うためのバスＩ／Ｆである。
描画制御部２２４は、第１〜第４のＣＧＲＯＭ２０５〜２０８から読み出したキャラクタに様々なエフェクト処理を施して任意の位置に展開（描画）することにより、表示対象画像を生成するためのものであり、アトリビュートＲＡＭ２２２に設定されているアトリビュートを解析する機能、半透明処理・輝度処理・拡大縮小処理などを行う画像処理機能、展開位置のアドレスを生成する機能、ＶＲＡＭＩ／Ｆ２２５を介してＶＲＡＭ２０９に表示対象データを書き込む機能などを備える。
【００３１】
ＶＲＡＭＩ／Ｆ２２５は、ＶＲＡＭ２０９との間で通信を行うためのＩ／Ｆである。
データ転送制御部２２６は、ＶＤＰ２０４と外部回路との間、及び、ＶＤＰ２０４の内部回路間のデータ転送を制御する。
表示制御部２２７は、ＶＲＡＭＩ／Ｆ２２５を介してＶＲＡＭ２０９をアクセスして表示データ（ＲＧＢ輝度信号）を読み出し、ＲＧＢ輝度信号で定義される画像を表示する駆動信号を供給してＬＣＤから構成される表示装置４を駆動する。
【００３２】
第１〜第４のＣＧＲＯＭ２０５〜２０８は、いわゆるキャラクタジェネレータであり、互いに異なる表示対象画像（表示要素画像）を予め記憶している。
【００３３】
ＶＲＡＭ２０９は、表示対象画像を格納するメモリである。
【００３４】
表示制御ＣＰＵ２０１は、遊技制御ＣＰＵ１０１からの指示に従って、表示制御ＲＯＭ２０２に格納されている動作プログラムを実行し、表示動作を制御する。具体的には、表示すべき画像を定義する情報（アトリビュート）をＶＤＰ２０４のアトリビュートＲＡＭ２２２に書き込む。
また、表示制御ＣＰＵ２０１は、表示制御ＲＯＭ２０２と第１〜第４のＣＧＲＯＭ２０５〜２０８をチェックする機能を有する。
なお、表示制御ＣＰＵ２０１（のＩ／Ｏ）は、主基板１１のＩ／Ｏポート１０４と、メモリテストを指示するためのスイッチＳＷ４と、電源スイッチＳＷ３とに接続されている。スイッチＳＷ４は、工場出荷時等に取り除かれる。
【００３５】
図２に示す電源回路２１には、外部より交流電力が供給されており、電源スイッチＳＷ１によりオンされると、外部からの交流電圧を変圧・整流・平滑化して、パチンコ遊技機１内の回路に直流電圧を供給する。電源回路２１の供給電圧のうち、主基板１１への電圧は、スイッチＳＷ２とＳＷ３を介して供給される。スイッチＳＷ２は、通常状態でオン状態であり、主基板１１のＩ／Ｏポート１０４からオフ制御信号が供給されるとオフになる。また、スイッチＳＷ２３、通常状態でオン状態であり、表示制御基板１２（の表示制御ＣＰＵ２０１）からのオフ制御信号が供給されるとオフになる。スイッチＳＷ２とＳＷ３の少なくとも一方がオフになると、主基板１１への電力の供給が停止する。
【００３６】
次に、遊技制御ＲＯＭ１０２と表示制御ＲＯＭ２０２に格納されているチェックデータについて図４〜図６を参照して説明する。
遊技制御ＲＯＭ１０２には、この遊技制御ＲＯＭ１０２自身を検査するためのチェックデータが格納されている。
ここでは、理解を容易にするため、遊技制御ＲＯＭ１０２のアドレスを８ビットとする。
【００３７】
遊技制御ＲＯＭ１０２は、まず、図４（ａ）に示すように、第１のアドレス１１１１００００の位置に記憶されているべきデータ（４５２Ｆｈ（ｈ：１６進数）と、第２のアドレス００００１１１１の位置に記憶されているべきデータ（８３２４ｈ）とのセットを記憶する。第１と第２のアドレスは、バイナリデータが反転した関係にある。
【００３８】
遊技制御ＲＯＭ１０２は、さらに、図４（ｂ）に示すように、サムチェックを実行するための、自身のアドレス範囲（検査範囲）の先頭アドレス「００００００００」と最終アドレス「１１１１１１１１」と、その範囲に記憶されているデータの和（サム）「４Ａ５２Ｆｈ」を記憶する。
【００３９】
次に、表示制御ＲＯＭ２０２は、図５（ａ）に示すように、第１のアドレス１１００１１００の位置に記憶されているべきデータ（５２Ｆｈと、第２のアドレス００１１００１１の位置に記憶されているべきデータ（３２４ｈ）とのセットを記憶する。第１と第２のアドレスは、バイナリデータが反転した関係にある。表示制御ＲＯＭ２０２は、さらに、図５（ｂ）に示すように、サムチェックを実行するための、自身のアドレス範囲（検査範囲）の先頭アドレス「０００１００００」と最終アドレス「１１１１１１００」と、その範囲に記憶されているデータの和（サム）「２６８５Ｆｈ」を記憶する。
【００４０】
表示制御ＲＯＭ２０２は、さらに、第１から第４のＣＧＲＯＭ２０５から２０８を検査する際のチェックデータを格納する。
ここでは、理解を容易にするため、ＣＧＲＯＭ２０５〜２０８のアドレスを８ビットとして、上位２ビットをチップ選択用に使用するものとする。
【００４１】
表示制御ＲＯＭ２０２は、まず、図６（ａ）に示すように、第１ＣＧＲＯＭ２０５の第１のアドレス００−０１０１０１の位置に記憶されているべきデータに等しいチェックデータと、第２のアドレス００−１０１０１０の位置に記憶されているべきデータに等しいチェックデータとのセットを記憶する。同様に、表示制御ＲＯＭ２０２は、図６（ａ）に示すように、第２ＣＧＲＯＭ２０６の第１のアドレス０１−０１０１０１の位置に記憶されているべきデータに等しいチェックデータと、第２のアドレス０１−１０１０１０の位置に記憶されているべきデータに等しいチェックデータとのセット、第３ＣＧＲＯＭ２０７の第１のアドレス１０−０１０１０１の位置に記憶されているべきデータに等しいチェックデータと、第２のアドレス１０−１０１０１０の位置に記憶されているべきデータに等しいチェックデータとのセット、さらに、第４ＣＧＲＯＭ２０８の第１のアドレス１１−０１０１０１の位置に記憶されているべきデータに等しいチェックデータと、第２のアドレス１１−１０１０１０の位置に記憶されているべきデータに等しいチェックデータとのセット、を記憶する。前述のように、アドレスデータの上位２ビットはメモリチップの選択に使用されており、第１と第２のアドレスは、各チップ内の記憶位置を指定するためのアドレス（下位６ビット）に関する限りバイナリデータで反転した関係にある。
【００４２】
表示制御ＲＯＭ２０２は、さらに、図６（ｂ）に示すように、第１ＣＧＲＯＭ２０５の所定範囲（検査範囲）のアドレス００−００００００〜００−０１１１１１の位置に記憶されているデータの和（サム）に等しいチェックデータを記憶し；第２ＣＧＲＯＭ２０６の所定範囲（検査範囲）のアドレス０１−００００００〜０１−０１１１１１の位置に記憶されているデータの和（サム）に等しいチェックデータを記憶し；第３ＣＧＲＯＭ２０７の所定範囲（検査範囲）のアドレス１０−００００００〜１０−０１１１１１の位置に記憶されているデータの和（サム）に等しいチェックデータを記憶し；第４ＣＧＲＯＭ２０８の所定範囲（検査範囲）のアドレス１１−００００００〜１１−０１１１１１の位置に記憶されているデータの和（サム）に等しいチェックデータを記憶する。
【００４３】
次に、上記構成のパチンコ遊技機１のメモリ検査機能について説明する。
【００４４】
この検査機能を用いたメモリ検査は、例えば、このパチンコ遊技機１の工場出荷時と、パチンコ遊技機１がホールに設置された後、電源スイッチＳＷ１がオンされて電源が投入された直後に実行される。
【００４５】
まず、工場出荷時には、主基板１１については、遊技制御ＣＰＵ１０１に検査コマンドを発行することにより検査を行う。また、表示制御基板１２については、検査員が検査用スイッチＳＷ４をオンすることにより、所定の割り込み信号が入り、表示制御ＣＰＵ２０１はこの割り込み信号に応答して、検査用のプログラムモジュールを表示制御ＲＯＭ２０２から読み出して実行する。
一方、電源投入時には、遊技制御ＣＰＵ１０１と表示制御ＣＰＵ２０１とは、スイッチＳＷ１のオンによる電源投入後のイニシャライズ処理の中で、検査用プログラムモジュールを読み出して実行する。
【００４６】
まず、遊技制御ＣＰＵ１０１が、遊技制御ＲＯＭ１０２をチェックする動作について図７のフローチャートを参照して説明する。このフローチャートに示す動作を実行するためのプログラムは、チェック対象の遊技制御ＲＯＭ１０２自身に格納されている。
【００４７】
まず、遊技制御ＣＰＵ１０１は、遊技制御ＲＯＭ１０２の接続状態を確認するため、遊技制御ＲＯＭ１０２に予め格納されている第１のアドレス（１１１１００００）で、遊技制御ＲＯＭ１０２をアクセスして記憶データを読み出し、ＲＡＭ１０３に格納する（ステップＳ１１）。続いて、第２のアドレス（００００１１１１）の位置から記憶データを読み出し、ＲＡＭ１０３に格納する（ステップＳ１２）。続いて、読み出した各データと、遊技制御ＲＯＭ１０２に予め格納されているチェックデータ（期待値：４５２Ｆｈ，８３２４ｈ）とを比較して、その結果をＲＡＭ１０３に格納する（ステップＳ１３）。両データが共にチェックデータに一致していれば、エラー無し、少なくとも一方が異なっていればエラー有りである。即ち、遊技制御ＣＰＵ１０１は第１の検査手段として機能する。このとき検査対象のメモリとチェックデータを格納したメモリは同一である。
【００４８】
次に、遊技制御ＣＰＵ１０１は、サムチェックを行うため、遊技制御ＲＯＭ１０２に予め格納されているサムチェック用のスタートアドレス（００００００００）を読み出しアドレスとして（ステップＳ１４）、加算値Ｄの初期値を０とする（ステップＳ１５）。
【００４９】
続いて、遊技制御ＲＯＭ１０２の読み出しアドレスで指定される位置から記憶データを読み出し、加算値Ｄに加算して、新たな加算値Ｄとする（ステップＳ１６）。続いて、読み出しアドレスが遊技制御ＲＯＭ１０２に格納されているエンドアドレス（１１１１１１１１）に達したか否かを判別し（ステップＳ１７）、達していなければ（ステップＳ１７；Ｎｏ）、読み出しアドレスを更新して（ステップＳ１８）、読み出しと加算動作を繰り返す（ステップＳ１６〜Ｓ１８）。
読み出しアドレスがエンドアドレス（１１１１１１１１）に達したと判別されると（ステップＳ１７；Ｙｅｓ）、最終演算結果Ｄと遊技制御ＲＯＭ１０２に予め記憶されているチェックデータ（４Ａ５２Ｆｈ）とを比較し、比較結果をセーブする（ステップＳ１９）。最終演算結果Ｄとチェックデータとが一致していれば検査ＯＫ（異常検出できず），一致していれば、異常ありである。即ち、遊技制御ＣＰＵ１０１は、第２の検査手段として機能する。このとき、検査対象のメモリとチェックデータを格納したメモリとは同一である。
【００５０】
以上の動作が終了すると、遊技制御ＣＰＵ１０１は、ＲＡＭ１０３にセーブしておいた比較結果をＩ／Ｏポート１０４を介して表示制御基板１２上の表示制御ＣＰＵ２０１に通知する（ステップＳ２０）。
【００５１】
遊技制御ＣＰＵ１０１は、比較結果の送信後、表示制御基板１２からの検査結果受信完了の通知をＩ／Ｏポート１０４を介して受信した後、ステップＳ２１に進み、遊技制御ＲＯＭ１０２に何らかの異常があるか否かをＲＡＭ１０３にセーブした比較結果から判別する（ステップ２１）。
遊技制御ＣＰＵ１０１は、何らかの異常があれば（ステップＳ２１；ＹＥＳ）、第２のスイッチＳＷ２に信号を送ってこれをオフさせる（ステップＳ２２）。これにより、主基板１１への電力の供給が切断され、主基板１１による以後の、遊技制御動作はできなくなる。ただし、表示制御基板１２への電力の供給は継続されるので、後述するエラー表示は可能である。
【００５２】
次に、表示制御ＣＰＵ２０１が、表示制御ＲＯＭ２０２をチェックする動作について図８のフローチャートを参照して説明する。このフローチャートに示す動作を実行するためのプログラムとチェックデータとは、チェック対象の表示制御ＲＯＭ２０２自身に格納されている。
【００５３】
まず、表示制御ＣＰＵ２０１は、表示制御ＲＯＭ２０２の接続状態を確認するため、表示制御ＲＯＭ２０２に予め格納されている第１のアドレス（１１００１１００）で、バスＢ２を介して表示制御ＲＯＭ２０２をアクセスして記憶データを読み出し、ワークＲＡＭ２０３に格納する（ステップＳ３１）。続いて、第２のアドレス（００１１００１１）で、バスＢ２を介して表示制御ＲＯＭ２０２から記憶データを読み出し、ワークＲＡＭ２０３に格納する（ステップＳ３２）。続いて、読み出した各データと、表示制御ＲＯＭ２０２に予め格納されているチェックデータ（５２Ｆｈと３２４ｈ）とを比較して、その結果をワークＲＡＭ２０３に格納する（ステップＳ３３）。両データが共にチェックデータに一致していれば、検査ＯＫ（エラー検出できず）、少なくとも一方が異なっていればエラーありである。即ち、表示制御ＣＰＵ２０１は、第１の検査手段として機能する。このとき、検査対象のメモリとチェックデータを記憶しているメモリは同一である。
【００５４】
次に、表示制御ＣＰＵ２０１は、サムチェックを行うため、表示制御ＲＯＭ２０２に予め格納されているサムチェック用のスタートアドレス（０００１００００）を読み出しアドレスとして（ステップＳ３４）、加算値Ｄの初期値を０とする（ステップＳ３５）。
【００５５】
続いて、表示制御ＲＯＭ２０２の読み出しアドレスで指定される位置から記憶データを読み出し、加算値Ｄに加算して、新たな加算値Ｄとする（ステップＳ３６）。続いて、読み出しアドレスが表示制御ＲＯＭ２０２に格納されている最終アドレス（１１１１１１００）に達したか否かを判別し（ステップＳ３７）、達していなければ（ステップＳ３７；Ｎｏ）、読み出しアドレスを更新して（ステップＳ３８）、読み出しと加算動作を繰り返す（ステップＳ３６〜Ｓ３８）。読み出しアドレスがエンドアドレス（１１１１１１００）に達したと判別されると（ステップＳ３７；Ｙｅｓ）、最終演算結果Ｄと表示制御ＲＯＭ２０２に予め記憶されているチェックデータ（２６８５Ｆｈ）とを比較し、比較結果をセーブする（ステップＳ３９）。最終演算結果Ｄとチェックデータとが一致していれば検査ＯＫ（異常検出できず），一致していければ、異常ありである。即ち、表示制御ＣＰＵ２０１は、第２の検査手段として機能する。
【００５６】
以上の動作が終了すると、表示制御ＣＰＵ２０１は、第１から第４のＣＧＲＯＭ２０５〜２０８の検査のため、図９のフローの処理に移る。
図９の処理において、まず、表示制御ＣＰＵ２０１は、バスＢ３に接続されたＣＧＲＯＭ２０５〜２０８の接続状態を確認するため、バスＢ３に接続されている検査対象のＣＧＲＯＭ（チップ）を特定する（ステップＳ４１）。ここでは、第１のＣＧＲＯＭ２０５を特定するため、アドレスの上位２ビットを００にセットするものとする。
【００５７】
次に、上位２ビットを００とした状態で、下位６ビット（ローカルアドレス）を０１０１０１（すなわち第１のアドレス）に指定して、ＣＰＵＩ／Ｆ２２１を介してデータ転送制御部２２６に該当アドレスからのデータを読み出してアトリビュートＲＡＭ２２２に転送することを指示する（ステップＳ４２）。この指示に応答して、データ転送制御部２２６は、指示されたアドレス（すなわち、第１ＣＧＲＯＭ２０５内の第１のアドレス）からデータを読み出し、アトリビュートＲＡＭ２２２に転送する（ステップＳ４２）。
【００５８】
次に、表示制御ＣＰＵ２０１は、上位２ビットを００とした状態で、下位６ビット（ローカルアドレス）を１０１０１０（すなわち第２のアドレス）に指定して、ＣＰＵＩ／Ｆ２２１を介してデータ転送制御部２２６に該当アドレスからのデータを読み出してアトリビュートＲＡＭ２２２に転送することを指示する（ステップＳ４３）。この指示に応答して、データ転送制御部２２６は、指示されたアドレス（すなわち、第１ＣＧＲＯＭ２０５内の第２のアドレス）からデータを読み出し、アトリビュートＲＡＭ２２２に転送する（ステップＳ４３）。
【００５９】
表示制御ＣＰＵ２０１は、アトリビュートＲＡＭ２２２に転送された２つのデータを読み出し、表示制御ＲＯＭ２０２に格納されているチェックデータとそれぞれ比較し、比較結果をワークＲＡＭ２０３にセーブする（ステップＳ４４）。
【００６０】
次に、表示制御ＣＰＵ２０１は、第１ＣＧＲＯＭ２０５の検査範囲についてチェックサブを求めるため、上位２ビットを００とした状態で、下位６ビット（ローカルアドレス）が００００００から０１１１１１のデータをアトリビュートＲＡＭ２２２に転送することをＣＰＵＩ／Ｆ２２１を介してデータ転送制御部２２６に指示する。この指示に応答して、データ転送制御部２２６は、指示された範囲のアドレス位置からデータを読み出し、アトリビュートＲＡＭ２２２にバースト転送する（ステップＳ４５）。
【００６１】
表示制御ＣＰＵ２０１は、アトリビュートＲＡＭ２２２に転送されたデータを順次読み出し、これを加算して、チェックサムを求める（ステップＳ４６〜Ｓ４９）。具体的には、読み出しアドレスを、アトリュビュートメモリ２２２の転送されたデータが格納されているエリアのスタート（先頭）アドレスに設定し、加算値Ｄを０に初期化する（ステップＳ４６）。
【００６２】
続いて、アトリビュートＲＡＭ２２２の転送されたデータが格納されているエリアの先頭アドレス位置からデータを読み出し、加算値Ｄに加算して、新たな加算値Ｄとする（ステップＳ４７）。続いて、読み出しアドレスが領域の最終アドレスに達したか否かを判別し（ステップＳ４８）、達していなければ（ステップＳ４８；Ｎｏ）、読み出しアドレスを更新して（ステップＳ４９）、転送されたデータのうちの次のデータを読み出し、読み出しと加算動作を繰り返す（ステップＳ４７〜Ｓ４９）。
【００６３】
読み出しアドレスがエンドアドレスに達した（ＣＧＲＯＭの検査対象領域のデータがすべて読み出された）と判別されると（ステップＳ４８；Ｙｅｓ）、最終演算結果Ｄをセーブする（ステップＳ５０）。
【００６４】
表示制御ＣＰＵ２０１は、すべてのＣＧＲＯＭについてのチェック動作が終了したか否かを判別する（ステップＳ５１）。
この例では、終了していないので、ステップＳ４３でＣＧＲＯＭ（チップ）を更新して（上位アドレスを「０１」）に切り替えて第２のＣＧＲＯＭ２０６を指定して同様の動作を繰り返す。
【００６５】
さらに、上位アドレスを「１０」，「１１」に順次切り替えて第３、第４のＣＧＲＯＭ２０７，２０８を指定して同様の動作を繰り返す。
【００６６】
このようにして、４つのＣＧＲＯＭ２０５〜２０８のチェックを終了すると（ステップＳ５１；Ｙｅｓ）、表示制御ＣＰＵ２０１はワークＲＡＭ２０３にセーブしておいた比較結果に基づいて、異常の有無を判別する（ステップ５２）。何らかの異常があれば（ステップＳ５２；ＹＥＳ）、第２のスイッチＳＷ３に信号を送ってオフさせる（ステップＳ５３）。これにより、主基板１１への電力の供給が切断され、主基板１１による以後の、遊技制御動作はできなくなる。ただし、表示制御基板１２への電力の供給は続く。
【００６７】
このようにして、４つのＣＧＲＯＭ２０５〜２０８のチェックを終了すると、表示制御ＣＰＵ２０１は、遊技制御ＣＰＵ１０１から通知された遊技制御ＲＯＭ１０２のチェック結果とあわせてＶＤＰ２０４を介して表示装置４に、図１０（ａ）〜（ｃ）に例示するように、チェック結果を表示する（ステップＳ５４）。なお、表示制御ＣＰＵ２０１は、遊技制御ＣＰＵ１０１から送信された比較結果を、上述の処理とは別個の通常の通信処理で受信し、ワークＲＡＭ２０３に格納する。また、ワークＲＡＭ２０３への格納が完了した時点で、アック信号（受信完了信号）を遊技制御ＣＰＵ１０１に送信する。
【００６８】
表示制御ＣＰＵ２０１は、検査結果を表示装置４に表示する場合には、通常の表示と同様に、ＶＤＰ２０４のアトリビュートＲＡＭ２２２に、表示すべき文字のコード、表示位置、表示サイズ、色などのアトリビュートを書き込む。
【００６９】
例えば、表示制御ＣＰＵ２０１は、ＶＤＰ２０４を介して以下のように表示を行う。
１）  各ＲＯＭについて、第１アドレスと第２アドレスの読み出しデータのいずれかがチェックデータと異なる場合には、第１のエラーとする。
２）  各ＲＯＭについて、第１アドレスと第２アドレスの読み出しデータはすべてチェックデータと一致するが、サムデータがチェックデータと異なる場合には、第２のエラーとする。
３）  各ＲＯＭについて、第１アドレスと第２アドレスの読み出しデータのいずれかがチェックデータと一致せず、かつ、サムデータがチェックデータと異なる場合には、第３のエラーとする。
４）  各ＲＯＭについて、第１アドレスと第２アドレスの読み出しデータがそれぞれのチェックデータと一致し、かつ、サムデータが対応するチェックデータと一致する場合には、チェックＯＫとする。
【００７０】
このようなメモリチェックによれば、図１１に模式的に示すように、例えば、ＲＯＭの接続ピンが本来接続されるべきアドレス線ａ３から浮いている（バスラインから絶縁されている）事態が生ずると、第１と第２のアドレスにより読み出されたデータがチェックデータ（期待値）と異なる値になり、何らかの異常があることがわかる。同様に、バスラインやピンが短絡により接地されているようなことがある場合にも第１と第２のアドレスにより読み出されたデータがチェックデータ（期待値）と異なる値になり、何らかの異常があることがわかる。すなわち、２つのアドレスでの読み出しテストを行うだけで、接続の異常を判別することができる。即ち、配線パターンに起因するミスを簡単に判別することができる。
【００７１】
また、各ＣＧＲＯＭの重要部分（又は全部）についてチェックサムを行うことにより、そのメモリ自体をチェックすることができる。
【００７２】
さらに、アトリビュートＲＡＭ２２２を介すことにより、表示制御ＣＰＵ２０１が直接アクセスできない第１〜第４のＣＧＲＯＭ２０５〜２０８を検査することができる。
【００７３】
工場出荷時には、他にも、様々なチェックが行われる。
また、電源投入時のチェックの場合には、メモリチェック及び他のチェックが共にＯＫであれば、以後は、電源回路２１から提供される電力を用いて通常の遊技制御が行われる。
【００７４】
すなわち、主基板１１は、パチンコ遊技機１の右下位置に設けられたハンドルを操作することにより、遊技領域中に遊技球が発射される。主基板１１の遊技制御用マイコン１００は、スイッチ回路１０７の出力から、遊技球が普通可変入賞球装置６に入賞したことを検出すると、乱数回路１０４により乱数値を発生し、得られた乱数値を保留情報として記憶する。
【００７５】
遊技制御用マイコン１００は、保留情報を順次読み出して、読み出した保留情報に対応する特図ゲームを実行する。すなわち、乱数値から、大当たりとするかハズレとするかを決定し、大当たりとするかハズレとするかの別に応じて、特別図柄の表示結果（最終停止図柄）の組み合わせを決定する。
【００７６】
遊技制御用マイコン１００は、表示制御基板１２（表示制御ＣＰＵ２０１へ）へ、特図ゲームを開始することと最終停止図柄と変動パターンとを指定する制御コードとを指示する変動開始コマンドを送信する。
【００７７】
表示制御ＣＰＵ２０１は、遊技制御用マイコン１００から供給される変動開始コマンドに応じて、表示すべき画像を特定するためのアトリビュートをアトリビュートＲＡＭ２２２に書き込む。ＶＤＰ２０４は、書き込まれたアトリビュートに従って、ＣＧＲＯＭ２０５〜２０８から画像を読み出して、展開し、表示画像を形成し、表示部４に表示し、識別情報の変動と停止を表示する。
【００７８】
変動表示された特別図柄の最終停止図柄が、大当り図柄（３つの特別図柄の図柄が揃った状態）であれば、パチンコ遊技機１は大当り状態（特定遊技状態）となり、特別可変入賞球装置７の開閉板が一定時間又は一定数の遊技球が入賞するまで開成し、Ｖ入賞を条件に開閉を一定サイクル繰り返す。一方、最終停止図柄が、ハズレ図柄であれば、特別可変入賞球装置７の開閉板の開成等は行わない。
【００７９】
以上説明したように、この発明によれば、ＣＧＲＯＭを適切にチェックし、異常がある場合には、遊技制御を停止させ、正常な場合には遊技を可能とすることができる。
【００８０】
上記実施の形態において、本来第４のＣＧＲＯＭ２０８として搭載されるべきＲＯＭが誤って第１のＣＧＲＯＭ２０５の位置に搭載されることがある。この発明によれば、このような搭載ミスを検知することも可能である。理解を容易にするため、図４を参照すると、例えば、第１のＣＧＲＯＭ２０５について、第１のアドレスと第２のアドレスで読み出したデータが、第１のＣＧＲＯＭ２０５のチェックデータと異なる場合には、表示制御ＣＰＵ２０１は他のＣＧＲＯＭのデータのチェックデータと比較する。そして、一致するものがあれば、そのメモリが誤って搭載されていることを判別できる。
【００８１】
例えば、第１のＣＧＲＯＭ２０５の第１と第２のアドレスでの読み出しデータが、１１１０１０１と１１１０１１０１であれば、本来第４のＣＧＲＯＭとして装着されるべきＣＧＲＯＭが誤って装着されていることがわかる。同様に、例えば、第２のＣＧＲＯＭ２０６の第１と第２のアドレスでの読み出しデータが、１０１０１０００と１１０１１１１であれば、本来第３のＣＧＲＯＭ２０７として装着されるべきＣＧＲＯＭが誤って装着されていることがわかる。
【００８２】
チェックサムについても同様に、例えば、第１のＣＧＲＯＭ２０５のチェックサム値が「２３３４６ｈ」であれば、本来第２のＣＧＲＯＭ２０６として装着されるべきＣＧＲＯＭが誤って第１のＣＧＲＯＭ２０５として装着されていることがわかる。同様に、例えば、第４のＣＧＲＯＭ２０８のチェックサム値が、Ａ９２１３ｈであれば、本来第１のＣＧＲＯＭ２０５として装着されるべきＣＧＲＯＭが誤って装着されていることがわかる。
【００８３】
表示制御ＣＰＵ２０１は、このような処理により、ＲＯＭの搭載エラーを検出した場合には、その内容を示すエラーコードを表示するアトリビュートをアトリビュートＲＡＭ２２２に書き込み、ＶＤＰ２０４を介して表示装置４に表示する。
【００８４】
このような処理のため、例えば、図１２に例示するように、各ＣＧＲＯＭについて、本来予定されるチェックサム値と、最終演算結果が一致した場合には、そのチップのマウントミスであることを判別するためのデータとを対応つけて表示制御ＲＯＭ２０２に格納しておいてもよい。また、第１と第２のアドレスによる読み出し値と、誤マウントで読み出されると予想されるデータとを比較することにより、誤マウントを判別することも可能である。
【００８５】
なお、各ＣＧＲＯＭを検査するためのアドレス範囲（検査範囲）は任意であり、ＣＧＲＯＭごとにことなってもよい。
なお、上記実施の形態において示した数値は一例であり、任意に変更可能である。例えば、上述の例では、ＣＧＲＯＭの数を４としたが、ＣＧＲＯＭの数は任意である。さらに、アドレスのビット（バイト）数や、データのビット（バイト）数も任意であり、例えば、アドレスを２バイト、データを２バイト構成とすること等も可能である。また、チェック対象のメモリのＣＧＲＯＭに限定されるものではない。
【００８６】
また、メモリチップを特定するためにアドレスの上位ビットを使用したが、チッ
プセレクト信号をバスとは別の信号線で供給するようにしてもよい。
【００８７】
また、メモリをチェックするためにチェックサムを用いたが、ＣＲＣチェックなど、他の演算を用いたチェックを利用することも可能である。チェック対象のメモリもＣＧＲＯＭに限定されず、他の任意のメモリをチェック対象とすることができる。
【００８８】
図１〜１２に示した装置構成、ブロック構成、フローチャート、表示例は、例示であり、任意に変更及び修正が可能である。
【００８９】
また、上述した実施の形態では、パチンコ遊技機１を用いてこの発明を説明したが、パチンコ遊技機に限られず、チェック対象のＲＯＭと表示装置とを備えたスロット機、家庭用ゲーム機、アーケード用ゲーム機、携帯ゲーム機、パソコンによるゲーム等の他の遊技機においても、本発明を適用することができる。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施の形態におけるパチンコ遊技機の正面図である。
【図２】システム構成例を示すブロック図である。
【図３】表示制御基板の構成例を示す図である。
【図４】図２の遊技制御ＲＯＭに格納される遊技制御ＲＯＭ用のチェックデータの例を示す図である。
【図５】図３の表示制御ＲＯＭに格納される表示制御ＲＯＭ用のチェックデータの例を示す図である。
【図６】図３の表示制御ＲＯＭに格納されるＣＧＲＯＭ用のチェックデータの例を示す図である。
【図７】遊技制御ＣＰＵによる遊技制御ＲＯＭのチェック動作を説明するためのフローチャートである。
【図８】表示制御ＣＰＵによる表示制御ＲＯＭのチェック動作を説明するためのフローチャートである。
【図９】表示制御ＣＰＵによるＣＧＲＯＭのチェック動作を説明するためのフローチャートである。
【図１０】チェック結果の表示例である。
【図１１】第１のアドレスとその反転データから構成される第２のアドレスによる検査の内容を説明するための図である。
【図１２】チェックデータの他の例を示す図である。
【符号の説明】
【００９１】
１  …  パチンコ遊技機
２  …  遊技盤
３  …  遊技機用枠
４  …  表示装置
５ａ〜５ｄ  …  通過部材
６  …  普通可変入賞球装置
７  …  特別可変入賞球装置
８Ｌ、８Ｒ  …  スピーカ
９  …  ランプ
【図１】
2005131144.tif 000003
【図２】
2005131144.tif 000004
【図３】
2005131144.tif 000005
【図４】
2005131144.tif 000006
【図５】
2005131144.tif 000007
【図６】
2005131144.tif 000008
【図７】
2005131144.tif 000009
【図８】
2005131144.tif 000010
【図９】
2005131144.tif 000011
【図１０】
2005131144.tif 000012
【図１１】
2005131144.tif 000013
【図１２】
2005131144.tif 000014