(57)【要約】【課題】信号フォーマット変換機能と時間軸補正機能を、共通の回路構成と簡単なメモリ制御で実現する。【解決手段】共通化したメモリ制御規則に基づき、カメラ信号処理手段から出力される非標準信号が入力されたときはメモリを用いてフォーマットを標準信号に変換し、アナログ信号入力手段から出力される非標準信号が入力されたときはメモリを用いて時間軸補正を行い標準信号に変換する。入力信号が途絶えた場合でも、また、入力が再開された場合でも、不連続になることなく標準信号出力を行なう。【選択図】  図１
2005236551.tif 000002
【特許請求の範囲】
【請求項１】
非標準映像信号の供給手段と、
Ｎ（Ｎは４以上の正の整数）個のフィールド領域を備えて前記供給手段から供給される前記非標準映像信号を記憶する映像信号記憶手段と、
前記映像信号記憶手段の各フィールド領域に前記非標準映像信号を順次更新記憶しながら順次読み出すとともに、前記映像信号記憶手段に対する書き込みアドレス制御と読み出しアドレス制御とに基づいて前記非標準映像信号をインターレース信号からなる任意の標準映像信号に変換して前記映像信号記憶手段から出力するメモリ制御手段とを備え、
前記メモリ制御手段は、前記非標準映像信号がプログレッシブ信号である場合には、当該非標準映像信号を、前記標準映像信号に対してその時間軸が一致する時間軸補正を実施しつつインターレース信号からなる前記標準映像信号に変換し、前記非標準映像信号がインターレース信号である場合には、当該非標準映像信号を、前記標準映像信号に対して時間軸が一致する時間軸補正を行うことで前記標準映像信号に変換する、
ことを特徴とする映像信号変換装置。
【請求項２】
請求項１に記載の映像信号変換装置において、
前記メモリ制御手段は、
非標準映像信号の書き込み時において、書き込み予定フィールド領域を読み出し禁止としたうえで、前記非標準映像信号のフィールド信号を前記書き込み予定フィールド領域に書き込み、書き込み完了後に読み出し禁止を解除するとともに、書き込んだ前記非標準映像信号の信号形態（インターレース／プログレッシブ）を識別する映像信号識別情報を前記映像信号記憶手段に記憶させる書き込み制御を実施し、
標準映像信号の読み出し形成時において、読み出し中の非標準映像信号の信号形態判断と、当該非標準映像信号のフィールド信号の読み出し禁止の有無判断とに基づいて読み出し制御を実施するとともに、当該読み出しフィールド信号が予測外の順序である場合に、読み出し中のフィールド領域に映像時間上で隣接しかつ当該フィールド領域と同じフィールド位置にある両隣接フィールド領域のうち、その時点での読み出しフィールド信号の読み出しアドレスからみてより映像時間上で離れた方の隣接フィールド領域を新たな書き込み予定フィールド領域として設定することで、読み出し乱れを最小限に抑制する、ことを特徴とする映像信号変換装置。
【請求項３】
請求項２に記載の映像信号変換装置において、
前記メモリ制御手段は、標準映像信号の各フィールド信号の読み出しが完了した時点で、読み出し完了フィールド領域の映像時間的に次に位置するフィールド領域の先頭アドレスと現時点非標準映像信号書き込み中の書き込みアドレスとの間の位相差情報と、前記映像信号識別情報と、読み出しフィールド信号のライン間補間処理の有無を示す擬似フィールド処理情報と、読み出しフィールド信号の読み出し順序乱れを示すスキップ情報とに基づいて、次にフィールド信号を読み出す読み出し予定フィールドを仮設定したうえで、仮設定した読み出し予定フィールドを、そのフィールドに対する非標準映像信号の書き込み完了状態に応じて読み出し予定フィールドとして本設定する、ことを特徴とする映像信号変換装置。
【請求項４】
請求項１ないし３のいずれかに記載の映像信号処理装置において、
前記映像信号記憶手段内に書き込まれた非標準映像信号が無い場合には、保護映像信号を標準信号として出力する保護手段をさらに備える、ことを特徴とする映像信号変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画および静止画などの映像信号をプログレッシブ信号からインターレース信号へフォーマット変換する技術およびビデオテープレコーダで再生される映像信号のような非標準信号を標準信号に変換する技術（時間軸補正）を行う映像信号記録装置に関するものである。
【背景技術】
【０００２】
デジタルＶＴＲなどでは、カメラ信号処理手段が出力するインターレース信号やプログレッシブ信号を、入力信号に用いることがある。これらのＶＴＲ入力信号は、後段の処理手段で必要となる処理周期（フィールド周期やフレーム周期）と同期する。しかしながら、これらのＶＴＲ入力信号は、上記処理周期に対してブランキングなどの基準位相などにおいて位相ずれが生じることがある。そのため、デジタルＶＴＲなどのインターレース出力を標準信号とすると、カメラ信号処理手段からがデジタルＶＴＲに入力されるインターレース信号やプログレッシブ信号は非標準映像信号となる。
【０００３】
また、ビデオテープレコーダで再生される映像信号においても、当該信号は、その後段の処理手段で必要となる処理周期（フィールド周期やフレーム周期）との間に周期ずれが生じたり、ブランキングなどの基準位相に対して位相ずれが生じることがあり、ビデオテープレコーダの出力を標準映像信号とするとその入力は非標準映像信号となる。
【０００４】
また、上記ＶＴＲ入力信号においては、当該入力信号が突然、ブランキングに同期してインターレース信号からプログレッシブ信号に変化したり、その逆の入力に切換わる場合もある。さらには、ビデオテープレコーダで再生される映像信号などの非標準信号においては、ブランキングなどとは全く非同期に入力信号が切換わる場合もある。このように、非標準映像信号自身もさらなる変動が生じることがある。
【０００５】
第１の従来の技術では、映像信号をフレームまたはフィールド単位のメモリーに書き込み、このメモリーから標準信号の同期信号に従って読み出すと共に、この書き込みと読み出しの間でフレームまたはフィールド単位の追い越しを発生させるようにしている。第１の従来技術は、簡単な構成で非標準信号の映像信号を標準信号に変換する機能を提案している（特許文献１参照）。
【０００６】
しかしながら、第１の従来技術によれは、映像信号が途切れたり、または、途中で入力が切換わった場合、標準信号への変換が不可能であり、出力の映像信号は乱れてしまう。また、インターレース信号からプログレッシブ信号へのフォーマット変換機能は有していない。
【０００７】
第２の従来の技術においては、映像信号の時間軸変動に追従した書き込みクロックに基づいて書き込みアドレスを順次切り換えて映像信号をメモリに書き込み、さらに、書き込みクロックと非同期の読み出しクロックに基づいて読み出しアドレスを順次切り換えて映像信号をメモリから読み出す。これにより、第２の従来の技術では、映像信号の時間軸変動を補正している（特許文献２参照）。
【０００８】
第２の従来技術では、動作として書き込みアドレスと読み出しアドレスとの位相差から最適な読み出しアドレスを算出し、時間軸補正機能を実現している。第２の従来技術では、位相差が規定以下になれば読み出しアドレスを１フィールド進めてメモリの競合状態を回避し、メモリの競合状態が無くなれば読み出しアドレスを１フィールド戻して正常位相状態に復帰させている。第２の従来技術によれば、メモリの競合状態回避のために必要となる動作は、位相差に基づいて読み出しアドレスを進めるだけである。しかしながら、第２の従来技術では、２フィールドで構成したメモリにおいて上記動作で時間軸の補正を行うことは可能であるものの、３フィールド以上で構成したメモリにおいては、読み出しアドレスを進める動作と戻す動作などが必要になる。つまり、アドレスを進める動作だけでなく他の動作が必要となる。さらには、第２の従来技術においても、第１の従来技術と同様に、映像信号が途切れたり、途中で入力が切換わった場合、標準信号への変換が不可能となって出力の映像信号が乱れてしまう。さらには、第２の従来技術においても、インターレース信号からプログレッシブ信号へのフォーマット変換機能は有していない。
【特許文献１】特開２００１−３０９３１１号公報
【特許文献２】特開平７−２０３３７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このように、第１，第２の従来技術では、プログレッシブ信号からインターレース信号にフォーマット変換する機能と、ビデオテープレコーダで再生される映像信号等の非標準信号を標準信号に時間軸補正する機能とを、共通の回路構成や共通のメモリ制御で実現していない。そのため、これの従来技術では、回路の規模増加や構成の複雑化やメモリ制御の複雑化を招いたり、入力信号の切換わりや入力信号の中断などといった複雑な入力変動に対して、標準信号を途切れることなく出力することはできずに映像信号が乱れてしまう、という点不都合がある。本発明はこれら不具合を解消することを課題とする。
【課題を解決するための手段】
【００１０】
本発明は、Ｎフィールドで構成されるメモリ手段と、メモリ手段の書き込みアドレス及び読み出しアドレスを制御し入力信号を所定の標準信号に変換し出力するメモリ制御手段と、メモリ手段の出力に保護手段とを有する。これにより、本発明では、共通化したメモリ制御アルゴリズムを用いることで、メモリ制御手段に入力される信号が、カメラ信号処理手段から出力される非標準信号（プログレッシブ信号もしくはインターレース信号）である場合はフォーマット変換を行い、アナログ入力信号処理手段から出力される非標準信号（インターレース信号）である場合は時間軸補正を行う。したがって、入力信号の途切れや不連続な切り換わりがあった場合やメモリ手段内に映像信号が無い場合でも、所定の標準信号のインターレース信号出力を実現し、出力映像信号が乱れることが防止される。
【発明の効果】
【００１１】
本発明は、例えばインターレース信号からプログレッシブ信号へフォーマット変換する機能とビデオテープレコーダで再生される映像信号のような非標準信号を標準信号に時間軸補正する機能とを、両機能で共通となる回路構成で、しかも簡単なメモリ制御方法でもって実現することができる。
【００１２】
また、本発明は、入力信号が途絶えたり、切換わったりした場合であっても標準信号を途切れることなく出力することが可能である。
【発明を実施するための最良の形態】
【００１３】
図１は、本発明の映像信号変換装置の第１の実施の形態を表すブロック図である。同図において、カメラ信号処理手段１０１は、デジタルビデオカメラ等のデジタル映像信号源（図示省略）を映像入力源とし、デジタル映像信号源の撮像素子（図示せず）などから出力されるデジタル映像信号のうち、動画信号を伝送する際には主にインターレース信号で出力し、静止画信号を伝送する際には主にプログレッシブ信号で出力する。
【００１４】
カメラ信号処理手段１０１が出力するインターレース信号やプログレッシブ信号は、後段の処理手段（図示せず）が必要とする処理周期であるフィールド周期やフレーム周期との間では同期しているものの、ブランキングなどの基準位相などとの間では位相ずれが生じている信号である。
【００１５】
外部信号入力手段の一例であるアナログ入力信号処理手段１０２は、アナログＶＴＲ等のアナログ映像信号源を映像入力源とし、アナログ映像信号源の再生映像信号を擬似的なＮＴＳＣ／ＰＡＬ信号（インターレース信号）である非標準信号に変換し出力する。アナログ入力信号処理手段１０２が出力する非標準信号は、後段の処理手段が必要とする処理周期であるフィールド周期やフレーム周期だけでなくブランキングなどの基準位相などとの間においても位相ずれが生じている信号である。
【００１６】
セレクタ１０３は、デジタル映像信号源からの映像信号を記録する（カメラ記録）場合には、カメラ信号処理手段１０１の出力を入力とし、アナログ映像信号源からの映像信号を記録する（アナログ入力信号記録）場合には、アナログ入力信号処理手段１０２の出力を入力として、非標準信号（ａ）を出力する。
【００１７】
メモリ制御手段１０４は、非標準信号（ａ）を入力信号とし、非標準信号（ａ）から書き込みアドレス（以下Ｗａｄと記す）の計算を行い、同時に標準信号（ｂ）の読み出しアドレス（以下Ｒａｄと記す）の計算を行なう。（ａ’）は、非標準信号（ａ）からブランキング情報や同期情報などを取り除いた映像信号であり、（ｂ’）は、標準信号（ｂ）にブランキング情報や同期情報などを付加する前の信号である。
【００１８】
メモリ１０５はメモリ制御手段１０４によって計算されたＷａｄに従い非標準信号（ａ’）を書き込み、Ｒａｄに従い標準信号（ｂ’）の読み出しを行う。
【００１９】
図２は、メモリ制御手段１０４の構成の一例を示すブロック図である。メモリ制御手段１０４に入力される入力信号は非標準信号（ａ）であり、書き込み用同期信号検出手段２０１は、非標準信号（ａ）内にある同期情報を検出し、検出した同期情報から書き込み同期信号を生成して出力する。読み出し用同期信号生成手段２０２は、標準信号として読み出す為の同期信号を生成し、読み出し同期信号を出力する。Ｗ／Ｒポインタ制御手段２０３は、書き込み同期信号および読み出し同期信号の位相差や周期性、連続性などを監視しＷａｄ、Ｒａｄを設定するとともに、同期情報やブランキング情報の削除や付加を行なう。保護手段２０４は、メモリ１０５内に読み出すのに値しない信号しか残っていない場合には、保護映像信号であるブルーバック信号出力などを行なう。
【００２０】
図３は、メモリ１０５の構成及びメモリの状態を監視するパラメータの一構成例を示す図である。この例では、メモリ１０５は４フィールド構成とする。書き込み側の制御においては、メモリ制御手段１０４により設定されたＷａｄに従って、信号（ａ’）をメモリ１０５に書き込む。書き込み開始及び終了時において、各々のフィールドメモリの状態を示すＷｒｉｔｅ完了フラグと書き込み信号とが、フォーマットフラグを所定の値に設定する。フォーマットフラグとは、プログレッシブ信号かインターレース信号を示す映像信号識別情報である。また、Ｗｒｉｔｅ完了フラグにおいて書き込み処理が処理を完了している場合、そのフラグは“真”に設定され、完了していない場合は、“偽”に設定される。
【００２１】
読み出し側の制御においては、メモリ制御手段１０４により設定されたＲａｄに従って標準信号がメモリ１０５から読み出される。読み出し終了時において読み出したフィールドメモリ領域の巡回順が乱れた場合には、そのことを示すスキップ情報（以下、スキップフラグと記す）や読み出したフィールド信号のライン間補間処理を示す擬似フィールド処理情報（以下、擬似フィールド処理フラグＭと記す）が所定の値に設定される。擬似フィールド処理がなされる場合、擬似フィールド処理フラグＭは、“真”と設定され、擬似フィールド処理がなされない場合、擬似フィールド処理フラグＭは、“偽”と設定される。
【００２２】
図４は、メモリ制御手段１０４が生成するＷａｄを制御するアルゴリズムの一例を示すフローチャートである。ここでは、Ｎフィールドの書き込みを行なう場合の流れを示す。
【００２３】
Ｎフィールドの書き込みを開始する前に、対象となるフィールドのＷｒｉｔｅ完了フラグを“偽”に設定して書き込みを開始する（Ｓ４０１、Ｓ４０２）。書き込み実施中は常に、書き込み映像信号（非標準映像信号）の書き込み同期信号の連続性や周期性などを監視し（Ｓ４０３）、予測外のフィールド先頭を検出した場合は、予測外先頭を判定したフィールド（以下、予測外フィールドという）が属するフレーム（以下、予測外判定フレームという）における予測外フィールドの位置、すなわち、第１フィールドか第２フィールドかを判定する（Ｓ４０４）。さらに、その時点でのＲａｄの位置と、書き込み映像信号（非標準映像信号）において映像時間上で予測外判定フレームに対して、時間的に前後に位置する両隣接フレームのフィールド（以下、隣接フィールドという）の位置との間の時間的距離を検出する。ここで、測定対象となる両隣接フレームの隣接フィールドとは、予測外判定フィールドと同位置のフィールド（第１フィールドor第２フィールド）とする。そして、Ｒａｄの位置からみて映像時間上でより時間的に遠い位置にある隣接フィールドを選択し、その選択隣接フィールドの先頭にＷａｄを設定したうえで書き込みを継続する（Ｓ４０５〜Ｓ４０８）。
【００２４】
予測外のフィールド先頭が検出されず、Ｎフィールドの書き込みが最終まで到達した場合は（Ｓ４０９）、Ｗｒｉｔｅ完了フラグを“真”に設定し、フォーマットフラグを“インターレース”か“プログレッシブ”に設定し（Ｓ４１０）、書き込み処理を完了する。そして次のフィールドＮ＋１の書き込みステップに移行する（Ｓ４１１）。
【００２５】
図５は、メモリ制御手段１０４が生成するＲａｄを制御するアルゴリズムの一例を示すフローチャートである。ここでは、Ｎフィールドの読み出しを行なう場合の流れを示す。まず、大きな流れを説明する。
【００２６】
読み出し側のブランキング期間内にＲｅａｄ予定フィールドを決定する。そして、決定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”か“偽”の判定に基づいて実際に読み出すフィールドを決定する。読み出しが決定したフィールドの読み出しアドレスがＲｅａｄとなる。以下、その詳細を説明する。
【００２７】
まず、Ｒｅａｄ予定フィールドの設定方法について説明する。ここでは、現在書き込みが行なわれているＷｒｉｔｅアドレスポインタ（＝Ｗａｄ、以下、ＷＰと記す）と、Ｒｅａｄ予定フィールドのＲｅａｄアドレスポインタ（以下、ＲＰと記す）とを用いて説明する。
【００２８】
読み出し対象となる任意のＮフィールドのフォーマットフラグが“インターレース”か“プログレッシブ”かを判定する（Ｓ５０１）。Ｓ５０１の判定がプログレッシブを示す場合は、ＷＰ−ＲＰ＜閾値２の判定を行う（Ｓ５０２）。閾値２については後述する。Ｓ５０２の判定が“真”ならば、Ｒｅａｄ予定フィールドをＮ−２フィールドに仮設定する（Ｓ５０３）。
【００２９】
Ｓ５０１の判定が“インターレース”である場合、もしくは、Ｓ５０１の判定が“プログレッシブ”であり、かつ、Ｓ５０２の判定がＷＰ−ＲＰ＜閾値２でない（＝“偽”）である場合、ＲＰ−ＷＰ＜閾値１の判定を行なう（Ｓ５０４）。閾値１については後述する。
【００３０】
Ｓ５０４の判定が、ＲＰ−ＷＰ＜閾値１でない（＝“偽”）である場合、擬似フィールド処理フラグＭ及びＭ−１を用いて、２回以上連続して出力信号が擬似フィールド処理された映像信号か否かの判定を行う（Ｓ５０５）。擬似フィールド処理フラグについては後述する。
【００３１】
Ｓ５０５において、２回以上続けて擬似フィールド処理された映像信号が出力されていないと判断する場合、Ｒｅａｄ予定フィールドをＮフィールドに仮設定する（Ｓ５０６）。
【００３２】
Ｓ５０５において、２回以上続けて擬似フィールド処理された映像信号が出力されていると判断する場合、スキップフラグを参照して、スキップフラグに“ｆｗｄ” が設定されているか否かを判断する（Ｓ５０７）。Ｓ５０７においてスキップフラグに“ｆｗｄ” が設定されていると判断する場合、Ｒｅａｄ予定フィールドをＮ＋１フィールドに仮設定する（Ｓ５０８）。Ｓ５０７において、スキップフラグに“ｂａｋ”が設定されていると判断する場合、Ｒｅａｄ予定フィールドをＮ−１フィールドに仮設定する（Ｓ５０９）。
【００３３】
一方、Ｓ５０４において、ＲＰ−ＷＰ＜閾値１が“真”であると判断する場合、再度フォーマットフラグを参照する（Ｓ５１０）。Ｓ５１０において、フォーマットフラグがインターレースであると判断する場合、Ｒｅａｄ予定フィールドをＮ＋１に仮設定し、スキップフラグを“ｆｗｄ”に設定する（Ｓ５１１）。
【００３４】
Ｓ５１０においてフォーマットフラグがプログレッシブであると判断する場合、Ｒｅａｄ予定フィールドをＮ＋２に仮設定すると同時に、強制的にＮ＋２フィールドのＷｒｉｔｅ完了フラグを“真”に設定する（Ｓ５１２）。
【００３５】
次に、実際に読み出しを行なうフィールドの設定方法について述べる。まず、メモリ１０５の全てのＷｒｉｔｅ完了フラグが“偽”であるか否かを判断する（Ｓ５１３）。Ｓ５１３において“偽”であると判断する場合は、出力に値する映像信号がメモリ１０５内に存在しないと判断する。この場合、保護手段２０４を介してブルーバックなどの保護映像信号出力を行い、映像が乱れることを防ぐ（Ｓ５１４）。
【００３６】
Ｓ５１３において全てのＷｒｉｔｅ完了フラグが“偽”でないと判断する場合は、上記手順で仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグを参照する（Ｓ５１５）。
【００３７】
Ｓ５１５におけるＷｒｉｔｅ完了フラグの参照結果において、Ｒｅａｄ予定フィールドのＷｒｉｔｅ完了フラグを“真”と判断する場合、仮設定したＲｅａｄ予定フィールドを、Ｒｅａｄ予定フィールドとして本設定したうえでその読み出し動作を行なう（Ｓ５１６）。
【００３８】
このとき、標準信号の読み出しタイミングが第１フィールド出力時である場合には、メモリ１０５の第１フィールドの映像データを読み出す。また、標準信号の読み出しタイミングが第２フィールド出力時である場合には、メモリ１０５の第２フィールドの映像データを読み出す。この場合、標準信号の読み出しタイミングが第１フィールド出力時であるので、第２フィールドの映像データを読み出す際には、読み出しデータのライン間の内挿演算処理などを行なって擬似フィールドとして出力する。擬似フィールド処理を行う場合は擬似フィールド処理フラグＭを“真”に設定し、擬似フィールド処理を行う必要がない場合は擬似フィールド処理フラグＭを“偽”に設定する。
【００３９】
このような擬似フィールド処理フラグＭの設定に先立ち、フラグＭの一つ前に位置する擬似フィールド処理フラグＭ−１として、擬似フィールド処理フラグＭの内容が複写される。
【００４０】
Ｓ５１５におけるＷｒｉｔｅ完了フラグの参照結果において、Ｒｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”である場合、これまでに設定していたＲｅａｄ予定フィールドから１フィールド前のフィールド（Ｒｅａｄ予定フィールド−１）を新たにＲｅａｄ予定フィールドとして設定する。この場合、読み出し終了時において読み出したフィールドメモリ領域の巡回順が乱れたと判断して、スキップフラグを“ｂａｋ”に設定する（Ｓ５１７）。
【００４１】
Ｓ５１７の処理を実施した後、Ｓ５１３に戻って再度Ｗｒｉｔｅ完了フラグの“真”／“偽”の判定を行なう。
【００４２】
以上の様に定義したＷａｄのアルゴリズムおよびＲａｄのアルゴリズムを実施することで、いかなる場合であっても標準信号出力（ｂ）である映像信号が常時乱れることなく出力される。以下、その理由を図６を参照して説明する。
【００４３】
図６は、非標準信号（ａ）がカメラ信号処理手段１０１のプログレッシブ信号である場合のメモリ制御手段１０４の動作の一例を示すタイミングチャートである。メモリ１０５は４フィールドメモリであり、順にフィールドメモリ＃０、フィールドメモリ＃１、フィールドメモリ＃２、フィールドメモリ＃３とする。
【００４４】
この場合、非標準信号（ａ）はプログレッシブ信号なので、１フレーム時間を使い２フィールドの映像データをメモリ１０５に書き込む。書き込み中のフィールドメモリは斜線で示しており、この時、Ｗｒｉｔｅ完了フラグは“偽”の状態となる。
【００４５】
読み出し処理においては、映像信号を、標準信号であるインターレース信号として読み出す。読み出しにかかる時間は１フィールド時間を用いており、これによって各読み出し時間において１フィールドの映像データを読み出す。入力されるプログレッシブ信号（非標準信号）は、読み出される標準信号の同期に対して、フレーム単位の時間周期は一致しているもののブランキングなどが存在する位相はずれている状態となっている。よって、ＷＰ出力（Ｗａｄ）とＲＰ出力（Ｒａｄ）との相互関係によって読み出しが可能な位相関係と不可能な位相関係が存在する。すなわち、図６において、ＲＰ出力（Ｒａｄ）の読み出し周期が、ＷＰ出力（Ｗａｄ）の書き込み周期に対して同一タイミングである状態Ｒａｄ１から所定の時間ずれで相対的に遅延する状態Ｒａｄ２までのタイミング期間では、読み出し処理と書き込み処理との重複を避けながら、メモリ１５からフィールドデータを連続して読み出し処理することができる。以下、このようなタイミング領域を、読み出し可能領域１という。
【００４６】
しかしながら、ＲＰ出力（Ｒａｄ）の読み出し周期が、ＷＰ出力（Ｗａｄ）の書き込み周期に対して上述したＲａｄ２以上相対的に遅延すると、読み出し処理時において読み出しが不可能となるタイミング領域が生じて、メモリ１５からフィールドデータを連続して読み出し処理することができなくなる。以下、このようなタイミング領域を読み出し不可領域１という。
【００４７】
一方、ＷＰ出力（Ｗａｄ）の書き込み周期に対してＲＰ出力（Ｒａｄ）の読み出し周期が、同一タイミングである状態Ｗａｄ３から所定の時間ずれで相対的に先行する（追い越す）状態Ｗａｄ４までのタイミング期間では、読み出し処理と書き込み処理との重複を避けながら、メモリ１５からフィールドデータを連続して読み出し／書き込み処理することができる。以下、このようなタイミング領域を、読み出し可能領域２という。
【００４８】
しかしながら、ＲＰ出力（Ｒａｄ）の読み出し周期が、ＷＰ出力（Ｗａｄ）の書き込み周期に対して上述したＲａｄ４以上相対的に先行すると、読み出し処理において読み出しが不可能となるタイミングが生じて、メモリ１５からフィールドデータを連続して読み出し処理することができなくなる。以下、このようなタイミング領域を読み出し不可領域２という。
【００４９】
なお、４つのフィールドメモリを用いて、１フレーム（２フィールド）分の映像データを交互に読み書きする本実施形態のメモリ１０５の構成では、上述した所定の時間ずれ（読み書き処理における許容先行時間ないしは許容遅延時間）は、読み出し周期にして１／２フィールド時間となる。
【００５０】
本発明では、このような読み出し可能領域１,２、読み出し不可領域１,２の判別を、ＷＰ（現在書き込みが行なわれているＷｒｉｔｅアドレスポインタ）と、ＲＰ（Ｒｅａｄ予定フィールドのＲｅａｄアドレスポインタ）との位相差を基づいて判別している。以下、説明する。
【００５１】
Ｒａｄの位相位置とＷａｄの位相位置との間に相対的なずれが生じると、ＲＰ出力（Ｒａｄ）の読み出しアドレス位置と、ＷＰ出力（Ｗａｄ）の書き込みアドレス位置との間にずれが生じる。本発明では、このずれが所定値（閾値１,閾値２）以上になるか否かの判断に基づいて読み出し可能領域１,２と読み出し不可領域１,２との判別を実施する。
【００５２】
４つのフィールドメモリを用いて、１フレーム分（２フィールド分）のデータを交互に読み書き処理する本実施形態の構成では、閾値１,２は、前述した所定の時間ずれ（読み書き処理における許容Ｒａｄ先行時間ないしは許容Ｒａｄ遅延時間）に相当してアドレスにして１／２フィールドとなる。図６では、上記時間ずれをｓで示している。
【００５３】
図７は、非標準信号（ａ）がカメラ信号処理手段１０１のプログレッシブ信号である場合において、ＲＰが読み出し可能領域１及び２から読み出しを開始した場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。図７では、前述した所定の時間ずれ（読み書き処理における許容Ｒａｄ先行時間ないしは許容Ｒａｄ遅延時間）が許容範囲である場合を示す。
【００５４】
書き込み側のアルゴリズムでは、書き込みが終了と同時にＷｒｉｔｅ完了フラグが“真”になる結果、読み出しが可能な状態になる。同時に、フォーマットフラグは“プログレッシブ”に設定される。読み出し側のアルゴリズムは、閾値１および閾値２を１／２フィールドに設定している。読み出し可能領域１及び読み出し可能領域２では、ＲＰ−ＷＰ＜閾値１の条件、ＷＰ−ＲＰ＜閾値２の条件とも“偽”である（図５のＳ５０１,Ｓ５０２,Ｓ５０４参照）。さらには、扱っているフォーマットがプログレッシブなので（フレームスキップしか存在しない）、擬似フィールド処理フラグは“真”になることはなく（図５のＳ５０５参照）、Ｒｅａｄ予定フィールドとしてＮフィールドが仮設定される（図５のＳ５０６参照）。この場合、Ｗｒｉｔｅ完了フラグは“真”であるため、設定されたＲｅａｄ予定フィールドでの読み出しを行なう（図５のＳ５１３〜Ｓ５１７参照）。
【００５５】
ここでメモリ制御手段１０４の出力信号（標準信号（ｂ））の表記について説明する。“０ａ”は第０番目の第１フィールド期間の信号であり、“０ｂ”は第０番目の第２フィールド期間の信号である。“０ａ’”は第０番目の第１フィールド期間の信号から第２フィールド期間出力用として疑似フィールド処理を施した信号であり、“０ｂ’”は第０番目の第２フィールド期間の信号から第１フィールド期間出力用として疑似フィールド処理を施した信号である。なお、“０ａ’”や“０ｂ’”の信号は、図６、図７では取り扱われず、以降の説明において参照される。
【００５６】
図８は、セレクタ１０３からメモリ制御手段１０４に入力される非標準信号（ａ）がカメラ信号処理手段１０１から出力されたプログレッシブ信号である状態において、ＲＰが読み出し不可領域１から読み出しを開始する（ＲＰ出力（Ｒａｄ）が許容Ｒａｄ遅延時間を超えてＷＰ出力（Ｗａｄ）から相対的に遅延する）場合におけるメモリ制御手段１０４の動作と出力との一例を示すタイミングチャートである。
【００５７】
書き込み側のアルゴリズムは、図７に示す状態と同じであるので省略する。読み出し側のアルゴリズムは、閾値１および閾値２を１／２フィールドに設定している。読み出し不可領域１では、ＷＰ−ＲＰ＜閾値２の条件は“偽”となり、ＲＰ−ＷＰ＜閾値１の条件は“真”となる（図５のＳ５０１,Ｓ５０２,Ｓ５０４,Ｓ５１０参照）。よって、Ｒｅａｄ予定フィールドはＮ＋２フィールドに仮設定される（図５のＳ５１２参照）。図８において、Ｒｅａｄ予定フィールドＮ＋２フィールドの読み出し開始時刻を時刻ｔ８１に示す。
【００５８】
Ｒｅａｄ予定フィールドとして仮設定されたＮ＋２フィールドは、図５のＳ５１２においてＷｒｉｔｅ完了フラグが“真”に書き換えられているので、図５のＳ５１３、Ｓ５１５の判断を経て、Ｒｅａｄ予定フィールドとして本設定されて読み出しが可能となる（図５のＳ５１６参照）。非標準信号では、ブランキングなどの基準位相が読み出し標準信号からずれていたとしても、そのフィールド／フレーム周期は読み出し標準信号に同期している。その為、非標準信号は、一旦、位相関係が整って読み出し可能領域２から読み出しが開始される状態になると、その後、読み出し不可領域からの読み出しを行なうことは無い。
【００５９】
図９は、セレクタ１０３からメモリ制御手段１０４に入力される非標準信号（ａ）がカメラ信号処理手段１０１から出力されるプログレッシブ信号である状態において、ＲＰが読み出し不可領域２から読み出しを開始する（ＲＰ出力（Ｒａｄ）が許容Ｒａｄ先行時間を超えてＷＰ出力（Ｗａｄ）から相対的に先行する）
場合におけるメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。
【００６０】
書き込み側のアルゴリズムは、図７に示す状態と同じであるので省略する。読み出し側のアルゴリズムは、閾値１および閾値２を１／２フィールドに設定している。読み出し不可領域２では、ＷＰ−ＲＰ＜閾値２の条件は“真”となる（図５のＳ５０１,Ｓ５０２参照）。よって、Ｒｅａｄ予定フィールドは、Ｎ−２フィールドに仮設定される（図５のＳ５０３参照）。図９において、Ｒｅａｄ予定フィールド（Ｎ−２フィールド）の読み出し開始時刻を時刻ｔ９１に示す。
【００６１】
Ｒｅａｄ予定フィールドとして仮設定されたＮ―２フィールドはＷｒｉｔｅ完了フラグが“真”であるから、図５のＳ５１３、Ｓ５１５の判断を経て、Ｒｅａｄ予定フィールドとして本設定されて読み出しが可能となる（図５のＳ５１６参照）。
【００６２】
プログレッシブ信号などの非標準信号では、ブランキングなどの基準位相がずれていたとしても、そのフィールド／フレーム周期は読み出し標準信号に同期している。その為、プログレッシブ信号などの非標準信号は、一旦、位相関係が整って読み出し可能領域２から読み出しが開始される状態になると、その後、読み出し不可領域２から読み出しを行なうことは無い。
【００６３】
図１０は、セレクタ１０３からメモリ制御手段１０４に入力される非標準信号（ａ）がカメラ信号処理手段１０１から出力されるプログレッシブ信号である状態において、書き込みが停止した（ＷＰが停止）場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。
【００６４】
書き込み側のアルゴリズムは、図７に示す状態と同じであるので省略する。読み出し側のアルゴリズムは、閾値１および閾値２を１／２フィールドに設定している。時刻ｔ１０１で書き込みが何らかの原因で停止した場合、ＷＰは停止する。時刻ｔ１０１では、通常の読み出しが行なわれるが、時刻ｔ１０２では、ＷＰ−ＲＰ＜閾値２の条件は“真”となる為（図５のＳ５０１,Ｓ５０２参照）、Ｒｅａｄ予定フィールドは、Ｎ−２フィールドに仮設定される（図５のＳ５０３参照）。
【００６５】
Ｒｅａｄ予定フィールドとして仮設定されるＮ―２フィールドはＷｒｉｔｅ完了フラグが“真”なので（図５のＳ５１３,Ｓ５１５参照）、Ｒｅａｄ予定フィールドとして本設定されて読み出しが可能となる（図５のＳ５１６参照）。このようにして、入力信号が途絶えた場合でも、標準信号出力が可能である。
【００６６】
図６から図１０で示すような処理を行なうことで、いかなる場合においても、プログレッシブ信号からインターレース信号へのフォーマット変換が可能になると共に、常に標準信号出力が可能となる。
【００６７】
図１１は、セレクタ１０３からメモリ制御手段１０４に入力される非標準信号がカメラ信号処理手段１０１のインターレース信号である状態におけるメモリ制御手段１０４の動作の一例を示すタイミングチャートである。非標準信号（ａ）がインターレース信号なので、１フィールド時間を使い１フィールドの映像データをメモリ１０５に書き込む。書き込み中のフィールドメモリは斜線で示しており、この状態のフィールドメモリではＷｒｉｔｅ完了フラグが“偽”の状態である。読み出しに際しては、標準信号であるインターレース信号が読み出される。読み出しにかかる時間は、１フィールド時間を用いて１フィールドの映像データを読み出す時間とされる。入力される信号は、読み出す標準信号同期に対して、フィールド単位の時間周期は一致しているが、ブランキングなどが挿入されている位相はずれている。よって、ＷＰとＲＰの位相やＷｒｉｔｅ完了フラグの状態によって読み出しが可能なフィールドや位相関係と、不可能なフィールドや位相関係とが存在する。
【００６８】
図１１では、フィールドメモリ＃２から読み出しを開始する場合を示している。読み出し可能領域３では、ＷＰ、ＲＰとも一定の位相差を確保できている領域である。読み出し不可領域３では、対象となるフィールドのＷｒｉｔｅ完了フラグは“偽”であり、新たなＲｅａｄ予定フィールドの設定が必要な領域である。読み出し不可領域４では、ＷＰ、ＲＰとも一定の位相差を確保できていない領域である。
【００６９】
図１２は、非標準信号（ａ）がカメラ信号処理手段１０１のインターレース信号であり、ＲＰが読み出し可能領域３、読み出し不可領域３、４から読み出しを開始した場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。書き込み側のアルゴリズムにおいては、Ｗｒｉｔｅ完了フラグは、書き込みが終了と同時に“真”になり読み出しが可能な状態になる。同時に、フォーマットフラグは“インターレース”に設定される。
【００７０】
まず、読み出し可能領域３からの読み出し状態となるＲａｄとＷａｄとの位相状態での読み出し処理を説明する。
【００７１】
読み出し側のアルゴリズムにおいて閾値１は予め所定の値（ライン数の数％から数十％相当）に設定されている。そのうえで、まず、入力フォーマットをインターレースであると判断する（図５のＳ５０１参照）。読み出し可能領域３では、ＲＰ−ＷＰ＜閾値１の条件は“偽”であり（図５のＳ５０４参照）、初期状態では擬似フィールド処理はなされていない。このことを検知すると（図５のＳ５０５参照）、Ｒｅａｄ予定フィールドはＮフィールドに仮設定される（図５のＳ５０６参照）。Ｒｅａｄ予定フィールドとして仮設定されるＮフィールドのＷｒｉｔｅ完了フラグは“真”であるため（図５のＳ５１３、Ｓ５１５、Ｓ５１６参照）、結果としてメモリ制御手段出力（Ｂ）が得られる。
【００７２】
読み出し不可領域３からの読み出し状態となるＲａｄとＷａｄとの位相状態では、Ｒｅａｄ予定フィールドとして仮設定されたいかなるフィールドであっても、対象となるフィールドのＷｒｉｔｅ完了フラグは“偽”となる（図５のＳ５１３、Ｓ５１５参照）。そのため、図５のＳ５１６の処理によって、新たなＲｅａｄ予定フィールドとしてＮ−１フィールドが仮設定される（図５のＳ５１７参照）。その結果、読み出し開始時刻は時刻ｔ１２１となり、メモリ制御手段出力（Ａ）が得られる。
【００７３】
読み出し不可領域４からの読み出し状態となるＲａｄとＷａｄとの位相状態では、ＲＰ−ＷＰ＜閾値１の条件は“真”となり（図５のＳ５０４参照）、Ｒｅａｄ予定フィールドはＮ＋１フィールドに仮設定される（図５のＳ５１０、Ｓ５１１参照）。Ｒｅａｄ予定フィールドとして仮設定されるＮ＋１フィールドのＷｒｉｔｅ完了フラグは“真”であるため（図５のＳ５１３、Ｓ５１５参照）、図５のＳ５１６の処理が実施される。その結果、処理読み出し開始時刻は時刻ｔ１２２となり、メモリ制御手段出力（Ｃ）が得られる。
【００７４】
インターレース信号などはフィールド／フレーム周期は同期しているがブランキングなどの基準位相がずれている信号である為、一旦、位相関係が読み出し可能領域３になると、その後、読み出し不可領域からの読み出しを行なうことは無い。図１１、図１２で示すような処理を行なうことで、いかなる場合においても、常に標準信号が出力可能となる。
【００７５】
図１３は、非標準信号（ａ）がカメラ信号処理手段１０１のプログレッシブ信号とインターレース信号が交互に出力される場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。
【００７６】
書き込み側のアルゴリズムにおいては、Ｗｒｉｔｅ完了フラグは、書き込み終了と同時に“真”になり読み出しが可能な状態になる。同時に、フォーマットフラグは入力されたフォーマットに従い“プログレッシブ”または“インターレース”に設定される（図４のＳ４１０参照）。
【００７７】
読み出し側のアルゴリズムにおいては、閾値１、２をフォーマットフラグに応じて変更したうえで、図５に示す各種の処理が実行される。図６〜図１２に示すように、一旦Ｗａｄ、Ｒａｄの位相関係を所定の位相関係（読み出し可能領域）に引き込んだ後であれば、図１３に示すように、プログレッシブ信号とインターレース信号が交互に入力されても、標準信号（ｂ）出力が乱れることは無い。
【００７８】
図１４は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号の場合のメモリ制御手段１０４の動作の一例を示すタイミングチャートである。書き込み側のアルゴリズムにおいては、Ｎフィールドの書き込みを開始する前に、対象となるフィールドのＷｒｉｔｅ完了フラグを“偽”に設定したうえで書き込みを開始する（図４のＳ４０１、Ｓ４０２参照）。
【００７９】
書き込みに際しては、アナログ入力信号の場合、例えばＶＴＲ出力のチャンネルが変わるなどして入力信号のフィールド周期が突然乱れることがある。よって、書き込み実施中は常に、書き込み同期信号の連続性や周期性などを監視し予測外のフィールド先頭が検出されるか否かを監視する（図４のＳ４０３参照）。
【００８０】
そして、予測外のフィールド先頭を検出した場合は、そのフィールドが第１フィールドか第２フィールドかを判定する（図４のＳ４０４参照）。予想外のフィールドを第２フィールドと判定した場合、その予想外フィールドが位置するフレームに対して時間的に前方にある次のフレーム（隣接フレーム）の第２フィールド（隣接第２フィールド）と時間的に後方にある隣接フレームの第２フィールド（隣接第２フィールド）とのうちで、検出時点でのＲａｄからみて時間的に遠い位置にある隣接第２フィールドの先頭位置にＷａｄを設定し書き込みを継続する（図４のＳ４０５、Ｓ４０７参照）。
【００８１】
反対に、予想外のフィールドを第１フィールドと判定した場合、その予想外フィールドの時間的に前方にある隣接フレームの第１フィールド（隣接第１フィールド）と時間的に後方にある隣接フレームの第１フィールド（隣接第１フィールド）とのうちで、検出時点でのＲａｄからみて時間的に遠い位置にある隣接第１フィールドの先頭位置にＷａｄを設定し書き込みを継続する（図４のＳ４０６、Ｓ４０８参照）。
【００８２】
予測外のフィールド先頭が検出されず、Ｎフィールドの書き込み処理がそのフィールドの最終まで到達した場合（図４のＳ４０９参照）は、Ｗｒｉｔｅ完了フラグを“真”に設定し、フォーマットフラグを“インターレース”に設定し、書き込み処理を完了する（図４のＳ４１０、Ｓ４１１参照）。以上の書き込みステップを実施したのち、次のフィールドＮ＋１の書き込みステップに移行する。
【００８３】
読み出し側のアルゴリズムにおいては、上述したように、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。そのため、読み出し可能領域５から読み出しを開始する位相状態では、ＲＰ−ＷＰ＜閾値１の条件は“偽”となる。（図５のＳ５０４参照）。
【００８４】
この場合、擬似フィールドの状態やスキップフラグの状態に応じて、Ｒｅａｄ予定フィールドをＮフィールド、Ｎ−１フィールド、Ｎ＋１フィールドに仮設定する（図５のＳ５０５、Ｓ５０７、Ｓ５０９参照）。
【００８５】
一方、読み出し不可領域５から読み出しを開始する位相状態では、Ｒｅａｄ予定フィールドとして設定されたいかなるフィールドであっても、対象となるフィールドのＷｒｉｔｅ完了フラグは“偽”となる。そのため、新たなＲｅａｄ予定フィールドとしてＮ−１フィールドが設定される（図５のＳ５１３、Ｓ５１５、Ｓ５１７参照）。
【００８６】
一方、読み出し不可領域６から読み出しを開始する位相状態では、ＲＰ−ＷＰ＜閾値１の条件は“真”となる（図５のＳ５０４参照）。そのため、Ｒｅａｄ予定フィールドをＮ＋１フィールドに仮設定し、スキップフラグを“ｆｗｄ”に設定する（図５のＳ５１０、Ｓ５１１参照）。仮設定されたＲｅａｄ予約フィールドは、Ｗｒｉｔｅ完了フラグの判別（図５のＳ５１３、Ｓ５１５）に基づいて、Ｒｅａｄを実際行なうフィールド（Ｗａｄ）を決定（本設定）する（図５のＳ５１６、Ｓ５１７参照）。
【００８７】
図１５はメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。図１５は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号であり、入力信号の周期（フレームレートであって、書き込み周期に相当する）が読み出し周期（読み出し信号のフレームレート）よりも長い場合の処理を示す。この場合、読み出し処理中にＷａｄがＲａｄに追い越される。
【００８８】
書き込み側のアルゴリズムは、図１４で示す状態と同じであるので省略する。読み出し側のアルゴリズムにおいては、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。
【００８９】
時刻ｔ１５１では、Ｒｅａｄ予定フィールドのＷｒｉｔｅ完了フラグの判断が“偽”となる（図５のＳ５１５参照）。そのため、Ｎ−１フィールドを新たにＲｅａｄ予定フィールドとして仮設定して読み出し、同時にスキップフラグを“ｂａｋ”に設定する（図５のＳ５１７参照）。そうした場合、新たに仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為に、そのフィールドは、Ｒｅａｄ予定フィールドとして本設定されて読み出しが可能となる。読み出している映像は擬似フィールド処理を行なっているので、擬似フィールド処理フラグを設定する（図５のＳ５１６参照）。
【００９０】
時刻ｔ１５２では、２回以上連続して擬似フィールド処理を行うことになるため（図５のＳ５０５参照）、Ｒｅａｄ予定フィールドとして、スキップフラグに基づいてＮ−１フィールドを仮設定する（図５のＳ５０参照）。仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為、Ｒｅａｄ予定フィールドとして仮設定されたＮ−１フィールドは、Ｒｅａｄ予定フィールドに本設定されて読み出しが可能となる（図５のＳ５１３、Ｓ５１５、Ｓ５１６参照）。このようにして、入力信号の周期が読み出しよりも長い（ＷａｄがＲａｄに追い越される）場合の時間軸補正機能を実現する。
【００９１】
図１６は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号であり、入力信号の周期が読み出しよりも短い（ＷａｄがＲａｄに追いつく）場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。書き込み側のアルゴリズムは、図１４で示す状態と同じであるので省略する。
【００９２】
読み出し側のアルゴリズムは、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。時刻ｔ１６１ではＲＰ−ＷＰ＜閾値１が“真”となるため、そのことを検出すると（図５のＳ５０４、Ｓ５１０参照）、Ｒｅａｄ予定フィールドがＮ＋１フィールドに仮設定され、同時にスキップフラグが“ｆｗｄ”に設定される（図５のＳ５１１参照）。
【００９３】
仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為、そのことを検出すると、Ｒｅａｄ予定フィールドとして仮設定されたＮ＋１フィールドはＲｅａｄ予定フィールドとして本設定されて読み出しが可能となる。同時に疑似フィールド処理フラグが設定される。時刻ｔ１６２では、疑似フィールド処理が２回以上連続しているため、スキップフラグに基づき、Ｒｅａｄ予定フィールドをＮ＋１フィールドに仮設定する。仮設定されたＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為、そのことを検出すると、Ｒｅａｄ予定フィールドとして仮設定されたＮ＋１フィールドはＲｅａｄ予定フィールドとして本設定されて読み出しが可能となる（図５のＳ５１５、Ｓ５１６参照）。このようにして、入力信号の周期が読み出しよりも短い（ＷａｄがＲａｄに追いつく）場合の時間軸補正機能を実現する。
【００９４】
図１７は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号であり、入力信号が途絶える場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。書き込み側のアルゴリズムは、図１４で示す状態と同じであるので省略する。
【００９５】
読み出し側のアルゴリズムは、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。時刻ｔ１７１ではメモリ１０５への書き込みが停止し、Ｗａｄが変化しない。
【００９６】
時刻ｔ１７２では、Ｒｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１５参照）、Ｒｅａｄ予定フィールドをＮ−１に新たに仮設定し（図５のＳ５１７参照）、このＮ−１フィールドを疑似フィールド処理して出力する（図５のＳ５１３、Ｓ５１６参照）。
【００９７】
時刻ｔ１７３でも同様に仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１５参照）、Ｒｅａｄ予定フィールドをＮ−１に新たに仮設定し（図５のＳ５１７参照）、Ｎ−１フィールドを疑似フィールド処理せずに出力する（図５のＳ５１３、Ｓ５１６参照）。
【００９８】
時刻ｔ１７４では仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１５参照）、Ｒｅａｄ予定フィールドをＮ−１に新たに仮設定し（図５のＳ５１７参照）、Ｎ−１フィールドを疑似フィールド処理して出力する（図５のＳ５１３、Ｓ５１６参照）。
【００９９】
このようにして、入力信号（非標準映像信号）が途絶えた場合でも、標準信号（ｂ）出力を途絶えさせることなく、映像信号を出力する事が可能である。
【０１００】
図１８は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号であり、入力信号のフィールドが２ａフィールドの途中から２ａフィールドに対して不連続となる５ａフィールドに変化した場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。書き込み側のアルゴリズムは、図１４に示す状態と同じである。
【０１０１】
読み出し側のアルゴリズムは、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。時刻ｔ１８１ではフィールドへの信号の書き込み途中で、これまでの入力信号とは周期的に連続性のない信号が入力されることで（２ａフィールド→５ａフィールド）、予測外のフィールド先頭が検出される（図４のＳ４０３参照）。ここで新たに検出されたフィールド先頭は第１フィールドの信号である。そのため、検出された予想外フィールドが位置するフレームに対して時間的に前方にある次のフレーム（隣接フレーム）の第１フィールド（前方隣接第１フィールド）と時間的に後方にある隣接フレームの第１フィールド（後方隣接第１フィールド）とのうちで、検出時点（時刻ｔ１８１）でのＲａｄからみて時間的に遠い位置にある隣接第１フィールドの先頭位置にＷａｄをスキップさせたうえで書き込みを継続する（図４のＳ４０６、Ｓ４０８）。
【０１０２】
なお、図１８の読み出しアルゴリズムの詳細は図１４における説明に準じており、上述した読み出しアルゴリズムの説明では、図１４の読み出しアルゴリズムの説明を参照している。
【０１０３】
以上の書き込み変更がｔ１８１で実施された以降の読み出し処理を説明する。時刻ｔ１８２ではＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、新たにＲｅａｄ予定フィールドとしてＮ−１フィールドを仮設定し、スキップフラグを“ｂａｋ”に設定する（図５のＳ５１７参照）。仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為、仮設定したＲｅａｄ予定フィールドは、Ｒｅａｄ予定フィールドとして本設定されて読み出しが可能となる。同時に疑似フィールド処理フラグが設定される（図５のＳ５１３、Ｓ５１５、Ｓ５１６参照）。
【０１０４】
時刻ｔ１８３では、Ｒｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、新たにＲｅａｄ予定フィールドとしてＮ−１フィールドを仮設定するが（図５のＳ５１７参照）、新たに仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグも“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、さらに１フィールド前のフィールドをＲｅａｄ予定フィールドとして仮設定する（図５のＳ５１７参照）。仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為、仮設定したＲｅａｄ予定フィールドをＲｅａｄ予定フィールドとして本設定することで読み出しが可能となり（図５のＳ５１３、Ｓ５１５）、疑似フィールド処理を行いながら出力する（図５のＳ５１６参照）。
【０１０５】
時刻ｔ１８４では、疑似フィールド処理が２回以上連続しているため（図５のＳ５０５参照）、そのスキップフラグに基づいて、Ｒｅａｄ予定フィールドをＮ−１フィールドに仮設定する（図５のＳ５０６参照）。すると、仮設定したＲｅａｄ予定フィールのＷｒｉｔｅ完了フラグが“真”となる結果（図５のＳ５１４、Ｓ５１５参照）、仮設定したＲｅａｄ予定フィールが本設定となって読み出しが可能となる（図５のＳ５１６参照）。
【０１０６】
このようにして、入力信号が周期的に不連続な入力であっても標準信号（ｂ）出力に乱れが生じない映像信号を出力する事が可能である。
【０１０７】
図１９は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号であり、入力信号のフィールドが３ａフィールドの途中から３ａフィールドに対して不連続となる５ａフィールドに変化した場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。書き込み側のアルゴリズムは、図１４で示す状態と同じである。
【０１０８】
読み出し側のアルゴリズムは、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。時刻ｔ１９１ではフィールドへの信号の書き込み途中で、これまでの入力信号とは周期的に連続性のない信号が入力されることで（３ａフィールド→５ａフィールド）、予測外のフィールド先頭が検出される（図４のＳ４０３参照）。ここで新たに検出されたフィールド先頭は第１フィールドの信号であり、時刻ｔ１９１のＲａｄからみてその時間前後方向により遠い隣接第１フィールドの先頭にＷａｄをスキップさせて書き込みを行なう（図４のＳ４０６、Ｓ４０８）。なお、図１９の読み出しアルゴリズムの詳細は図１４における説明に準じており、上述した読み出しアルゴリズムの説明では、図１４の読み出しアルゴリズムの説明を参照している。
【０１０９】
図１９の例ではＷａｄをスキップさせるだけでよい。このようにして、入力信号が周期的に不連続な入力であっても標準信号（ｂ）出力に乱れが生じない映像信号を出力する事が可能である。
【０１１０】
図２０は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号であり、入力信号のフィールドが２ａフィールドの途中から２ａフィールドに対して不連続となる５ｂフィールドに変化した場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。書き込み側のアルゴリズムは、図１４で示す状態と同じである。
【０１１１】
読み出し側のアルゴリズムは、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。時刻ｔ２０１ではフィールドへの信号の書き込み途中で、これまでの入力信号とは周期的に連続性のない信号が入力されることで（２ａフィールド→５ｂフィールド）、予測外のフィールド先頭が検出される（図４のＳ４０３参照）。ここで新たに検出されたフィールド先頭は第２フィールドの信号である。そのため、検出された予想外フィールドが位置するフレームに対して時間的に前方にある次のフレーム（隣接フレーム）の第２フィールド（前方隣接第２フィールド）と時間的に後方にある隣接フレームの第２フィールド（後方隣接第２フィールド）とのうちで、検出時点（時刻ｔ２０１）でのＲａｄからみて時間的に遠い位置にある隣接第１フィールドの先頭位置にＷａｄをスキップさせたうえで書き込みを継続する（図４のＳ４０５、Ｓ４０７）。
【０１１２】
なお、図２０の読み出しアルゴリズムの詳細は図１４における説明に準じており、上述した読み出しアルゴリズムの説明では、図１４の読み出しアルゴリズムの説明を参照している。
【０１１３】
以上の書き込み変更がｔ２０１で実施された以降の読み出し処理を説明する。時刻ｔ２０２ではＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”である為（図５のＳ５１３、Ｓ５１５参照）、新たにＲｅａｄ予定フィールドとしてＮ−１フィールドを仮設定し、スキップフラグを“ｂａｋ”に設定する（図５のＳ５１７参照）。仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為、仮設定したＲｅａｄ予定フィールドは、Ｒｅａｄ予定フィールドとし本設定されて読み出しが可能となる。同時に疑似フィールド処理フラグが設定される（図５のＳ５１３、Ｓ５１５、Ｓ５１６参照）。
【０１１４】
時刻ｔ２０３では、Ｒｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、新たにＲｅａｄ予定フィールドとしてＮ−１フィールドを仮設定するが（図５のＳ５１７参照）、新たに仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為（図５のＳ５１３、Ｓ５１５参照）、仮設定されたＲｅａｄ予定フィールドが本設定となって読み出しが可能となる（図５のＳ５１６参照）。
【０１１５】
時刻ｔ２０４では、Ｒｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、新たにＲｅａｄ予定フィールドとしてＮ−１フィールドを設定する（図５のＳ５１７参照）。新たに設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグも“偽”である為（図５のＳ５１３、Ｓ５１５参照）、時間的にみてさらに１フィールド前のフィールドをＲｅａｄ予定フィールドとして仮設定する（図５のＳ５１７参照）。仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為（図５のＳ５１３、Ｓ５１５）、仮設定されたＲｅａｄ予定フィールドは本設定となって読み出しが可能となる（図５のＳ５１６参照）。
【０１１６】
このようにして、入力信号が周期的に不連続な入力であっても標準信号（ｂ）出力に乱れが生じない映像信号を出力する事が可能となる。
【０１１７】
図２１は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号であり、入力信号のフィールドが３ａフィールドの途中から、その３ａフィールドに対して不連続となる５ｂフィールドに変化した場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。書き込み側のアルゴリズムは、図１４で示す状態と同じである。
【０１１８】
読み出し側のアルゴリズムは、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。時刻ｔ２１１ではフィールドへの信号の書き込み途中で、これまでの入力信号とは周期的に連続性のない信号が入力されることで（３ａフィールド→５ａフィールド）、予測外のフィールド先頭が検出される（図４のＳ４０３参照）。ここで新たに検出されたフィールド先頭は第２フィールドの信号である。そのため、時刻ｔ２１１のＲａｄからみて時間的に前方にある次のフレーム（隣接フレーム）の第２フィールド（前方隣接第２フィールド）と時間的に後方にある隣接フレームの第２フィールド（後方隣接第２フィールド）とのうちで、より遠い方に位置する隣接第２フィールドの先頭にＷａｄをスキップさせて書き込みを行なう（図４のＳ４０６、Ｓ４０８）。
【０１１９】
なお、図２１の読み出しアルゴリズムの詳細は図１４における説明に準じており、上述した読み出しアルゴリズムの説明では、図１４の読み出しアルゴリズムの説明を参照している。
【０１２０】
図２１の例ではＷａｄがスキップさせるだけでよい。このようにして、入力信号が周期的に不連続な入力であっても標準信号（ｂ）出力に乱れが生じない映像信号を出力する事が可能である。
【０１２１】
図２２は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号であり、入力信号のフィールドが２ｂフィールドの途中から２ｂフィールドに対して不連続となる５ａフィールドに変化した場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。書き込み側のアルゴリズムは、図１４で示す状態と同じである。
【０１２２】
読み出し側のアルゴリズムは、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。時刻ｔ２２１ではフィールドへの信号の書き込み途中で、これまでの入力信号とは周期的に連続性のない信号が入力されることで（２ｂフィールド→５ａフィールド）、予測外のフィールド先頭が検出される（図４のＳ４０３参照）。ここで新たに検出されたフィールド先頭は第１フィールドの信号である。そのため、検出された予想外フィールドが位置するフレームに対して時間的に前方にある次のフレーム（隣接フレーム）の第１フィールド（前方隣接第１フィールド）と時間的に後方にある隣接フレームの第１フィールド（後方隣接第１フィールド）とのうちで、検出時点（時刻ｔ２２１）でのＲａｄからみて時間的に遠い位置にある隣接第１フィールドの先頭位置にＷａｄをスキップさせたうえで書き込みを継続する（図４のＳ４０６、Ｓ４０８参照）。
【０１２３】
なお、図１８の読み出しアルゴリズムの詳細は図１４における説明に準じており、上述した読み出しアルゴリズムの説明では、図１４の読み出しアルゴリズムの説明を参照している。
【０１２４】
以上の書き込み変更がｔ１８１で実施された以降の読み出し処理を説明する。時刻ｔ２２２ではＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、新たにＲｅａｄ予定フィールドとしてＮ−１フィールドを設定し、スキップフラグを“ｂａｋ”に仮設定する（図５のＳ５１７参照）。仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為、仮設定されたＲｅａｄ予定フィールドが本設定となって読み出しが可能となる。同時に疑似フィールド処理フラグが設定される。（図５のＳ５１３、Ｓ５１５、Ｓ５１６参照）。
【０１２５】
時刻ｔ２２３では、Ｒｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、新たにＲｅａｄ予定フィールドとしてＮ−１フィールドを仮設定する（図５のＳ５１７参照）。仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグは“真”である為（図５のＳ５１４、Ｓ５１５参照）、仮設定されたＲｅａｄ予定フィールドは本設定となって読み出しが可能となる（図５のＳ５１６参照）。
【０１２６】
時刻ｔ２２４では、Ｒｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、新たにＲｅａｄ予定フィールドとしてＮ−１フィールドを設定するが（図５のＳ５１７参照）、新たに設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグも“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、さらに時間的に１フィールド前のフィールドをＲｅａｄ予定フィールドとして仮設定する（図５のＳ５１７参照）。仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為、仮設定されたＲｅａｄ予定フィールドは本設定となって読み出しが可能となり（図５のＳ５１３、Ｓ５１５）、疑似フィールド処理を行いながら出力する（図５のＳ５１６参照）。
【０１２７】
このようにして、入力信号が周期的に不連続な入力であっても標準信号（ｂ）出力に乱れが生じない映像信号を出力する事が可能となる。
【０１２８】
図２３は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号であり、入力信号のフィールドが３ｂフィールドから３ｂフィールドに対して不連続となる５ａフィールドに変化した場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。書き込み側のアルゴリズムは、図１４で示す状態と同じである。
【０１２９】
読み出し側のアルゴリズムは、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。時刻ｔ２３１ではフィールドへの信号の書き込み途中で、これまでの入力信号とは周期的に連続性のない信号が入力されることで（２ｂフィールド→５ａフィールド）、予測外のフィールド先頭が検出される（図４のＳ４０３参照）。ここで新たに検出されたフィールド先頭は第１フィールドの信号である。そのため、検出された予想外フィールドが位置するフレームに対して時間的に前方にある次のフレーム（隣接フレーム）の第１フィールド（前方隣接第１フィールド）と時間的に後方にある隣接フレームの第１フィールド（後方隣接第１フィールド）とのうちで、検出時点（時刻ｔ２３１）でのＲａｄからみて時間的に遠い位置にある隣接第１フィールドの先頭位置にＷａｄをスキップさせたうえで書き込みを継続する（図４のＳ４０６、Ｓ４０８）。図２３の例ではＷａｄがスキップさせるだけでよい。
【０１３０】
このようにして、入力信号が周期的に不連続な入力であっても標準信号（ｂ）出力に乱れが生じない映像信号を出力する事が可能である。
【０１３１】
図２４は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号であり、入力信号のフィールドが２ｂフィールドから２ｂフィールドに対して不連続となる５ｂフィールドに変化した場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。書き込み側のアルゴリズムは、図１４で示す状態と同じである。
【０１３２】
読み出し側のアルゴリズムは、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。時刻ｔ２４１ではフィールドへの信号の書き込み途中で、これまでの入力信号とは周期的に連続性のない信号が入力されることで（２ｂフィールド→５ａフィールド）、予測外のフィールド先頭が検出される（図４のＳ４０３参照）。ここで新たに検出されたフィールド先頭は第２フィールドの信号である。そのため、検出された予想外フィールドが位置するフレームに対して時間的に前方にある次のフレーム（隣接フレーム）の第２フィールド（前方隣接第２フィールド）と時間的に後方にある隣接フレームの第２フィールド（後方隣接第２フィールド）とのうちで、検出時点（時刻ｔ２４１）でのＲａｄからみて時間的に遠い位置にある隣接第２フィールドの先頭位置にＷａｄをスキップさせたうえで書き込みを継続する（図４のＳ４０６、Ｓ４０８）。
【０１３３】
なお、図１８の読み出しアルゴリズムの詳細は図１４における説明に準じており、上述した読み出しアルゴリズムの説明では、図１４の読み出しアルゴリズムの説明を参照している。
【０１３４】
以上の書き込み変更がｔ２４１で実施された以降の読み出し処理を説明する。時刻ｔ２４２ではＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、新たにＲｅａｄ予定フィールドとしてＮ−１フィールドを仮設定し、スキップフラグを“ｂａｋ”に設定する（図５のＳ５１７参照）。仮設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為、仮設定されたＲｅａｄ予定フィールドは本設定となって読み出しが可能となる。同時に疑似フィールド処理フラグが設定される（図５のＳ５１３、Ｓ５１５、Ｓ５１６参照）。
【０１３５】
時刻ｔ２４３では、Ｒｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、新たにＲｅａｄ予定フィールドとしてＮ−１フィールドを設定するが（図５のＳ５１７参照）、新たに設定したＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグも“偽”であるため（図５のＳ５１３、Ｓ５１５参照）、さらに１フィールド前のフィールドをＲｅａｄ予定フィールドとして仮設定する（図５のＳ５１７参照）。仮設定されたＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為、仮設定されたＲｅａｄ予定フィールドは、Ｒｅａｄ予定フィールドとして本設定されて読み出しが可能となる（図５のＳ５１３、Ｓ５１５）。このようにして本設定されたＲｅａｄ予定フィールドを、疑似フィールド処理を行いながら読み出して出力する（図５のＳ５１６参照）。
【０１３６】
時刻ｔ２４４では、２回以上連続して疑似フィールド処理を行うことになるため（図５のＳ５０５参照）、Ｒｅａｄ予定フィールドとして、スキップフラグに基づいてＮ―１フィールドに仮設定する（図５のＳ５０６参照）。仮設定されたＲｅａｄ予定フィールドのＷｒｉｔｅ完了フラグが“真”である為、Ｒｅａｄ予定フィールドとして本設定されて読み出しが可能となる（図５のＳ５１３、Ｓ５１５、Ｓ５１６参照）。このようにして、入力信号が周期的に不連続な入力であっても標準信号（ｂ）出力に乱れが生じない映像信号を出力する事が可能となる。
【０１３７】
図２５は、非標準信号（ａ）がアナログ入力信号処理手段１０２のインターレース信号であり、入力信号のフィールドが３ｂフィールドから、３ｂフィールドに対して不連続となる５ｂフィールドに変化した場合のメモリ制御手段１０４の動作と出力の一例を示すタイミングチャートである。書き込み側のアルゴリズムは、図１４で示す状態と同じである。
【０１３８】
読み出し側のアルゴリズムは、閾値１を所定の値（ライン数の数％から数十％相当）に設定している。時刻ｔ２５１ではフィールドへの信号の書き込み途中で、これまでの入力信号とは周期的に連続性のない信号が入力されることで（２ｂフィールド→５ｂフィールド）、予測外のフィールド先頭が検出される（図４のＳ４０３参照）。ここで新たに検出されたフィールド先頭は第２フィールドの信号である。そのため、検出された予想外フィールドが位置するフレームに対して時間的に前方にある次のフレーム（隣接フレーム）の第２フィールド（前方隣接第２フィールド）と時間的に後方にある隣接フレームの第２フィールド（後方隣接第２フィールド）とのうちで、検出時点（時刻ｔ２５１）でのＲａｄからみて時間的に遠い位置にある隣接第２フィールドの先頭位置にＷａｄをスキップさせたうえで書き込みを継続する（図４のＳ４０６、Ｓ４０８）。
【０１３９】
なお、図１８の読み出しアルゴリズムの詳細は図１４における説明に準じており、上述した読み出しアルゴリズムの説明では、図１４の読み出しアルゴリズムの説明を参照している。
【０１４０】
図２５の例ではＷａｄがスキップさせるだけでよい。このようにして、入力信号が周期的に不連続な入力であっても標準信号（ｂ）出力に乱れが生じない映像信号を出力する事が可能である。
【０１４１】
また、アナログ入力信号処理手段から入力される信号の変化が激しく、メモリ１０５内に出力するのに有効な映像データが存在しない（すべてのＷｒｉｔｅ完了フラグが“偽”）場合は（図５のＳ５１３参照）、保護手段２０４からブルーバックなどを出力し、乱れた映像信号を出力しない制御を行う（図５のＳ５１４参照）。
【０１４２】
更に、上述した本発明の書き込み・読み出し制御を実施すれば、メモリ制御手段１０４の入力信号がカメラ信号処理手段１０１及び、アナログ入力信号処理手段１０２間で切換わったとしても、同様に、標準信号出力を途切れることなく出力することが可能である。
【０１４３】
なお、カメラ信号処理手段１０１が出力するフォーマットとして、プログレッシブ信号もしくはインターレース信号として説明を行なったが、後段の処理手段が必要とする処理周期（フィールド周期やフレーム周期）と同期しているが位相（ブランキングなどの基準位相など）がずれているフォーマットの信号であれば本発明が有効であることはいうまでもない。
【０１４４】
また、フィールドメモリ数を４として説明したが、メモリ数が４以上であっても本発明が有効であることはいうまでもない。
【０１４５】
また、Ｗａｄを制御するアルゴリズム及びＲａｄを制御するアルゴリズムとして図４、図５を用いて説明したが、本発明は、要するに、次のような方法や装置において実施すれば有効となる。すなわち、後段の処理手段が必要とする処理周期と同期しているが位相がずれている映像信号を、メモリを用いたフォーマット変換処理により標準信号に変換する方法や装置において実施すれば本発明は有効となる。さらには、後段の処理手段が必要とする処理周期と位相とがずれている信号を、メモリを用いた時間軸変換処理により標準信号に変換するＷａｄ制御アルゴリズム及びＲａｄ制御アルゴリズムを備えた方法や装置において実施すれば本発明は有効である。
【０１４６】
また、一連のＷａｄを制御するアルゴリズム及びＲａｄを制御するアルゴリズムはメモリ制御手段１０４により行なわれるが、もちろん、マイクロプロセッサなどを用いてソフトウェア処理を行ない、メモリ制御手段１０４は処理タイミングの調停のみを行なうという構成でもかまわない。
【産業上の利用可能性】
【０１４７】
本発明に掛かる映像信号変換装置は、例えばインターレース信号からプログレッシブ信号へフォーマット変換する機能とアナログビデオテープレコーダで再生される映像信号のような非標準信号を標準信号に時間軸補正する機能を共通の回路構成、簡単なメモリ制御方法で実現したり、また、入力信号が途絶えたり、切換わったりした場合でも標準信号を途切れることなく出力することが必要なフォーマット変換および時間軸補正用途にも適応できる。
【図面の簡単な説明】
【０１４８】
【図１】本発明の映像信号変換装置の一実施の形態を示すブロック図。
【図２】本発明の映像信号変換装置のメモリ制御手段の構成例を示すブロック図。
【図３】本発明の映像信号変換装置のメモリの構成及びメモリの状態を監視するパラメータの構成例を示す図。
【図４】本発明のＷａｄを制御するアルゴリズムの一例を示すフローチャート。
【図５】本発明のＲａｄを制御するアルゴリズムの一例を示すフローチャート。
【図６】非標準信号がカメラ信号処理手段のプログレッシブ信号である場合における本発明のメモリ制御手段の動作の一例を示すタイミングチャート。
【図７】非標準信号がカメラ信号処理手段のプログレッシブ信号でありＲＰが読み出し可能領域１及び２から読み出しを開始した場合におけるメモリ制御手段の動作と出力の一例を示すタイミングチャート。
【図８】非標準信号がカメラ信号処理手段のプログレッシブ信号でありＲＰが読み出し不可領域１から読み出しを開始した場合のメモリ制御手段の動作と出力の一例を示すタイミングチャート。
【図９】非標準信号がカメラ信号処理手段のプログレッシブ信号でありＲＰが読み出し不可領域２から読み出しを開始した場合のメモリ制御手段の動作と出力の一例を示すタイミングチャート。
【図１０】非標準信号がカメラ信号処理手段のプログレッシブ信号であり書き込みが停止した（ＷＰが停止）場合のメモリ制御手段の動作と出力の一例を示すタイミングチャート。
【図１１】非標準信号がカメラ信号処理手段のインターレース信号である場合のメモリ制御手段の動作の一例を示すタイミングチャート。
【図１２】非標準信号がカメラ信号処理手段のインターレース信号であり、ＲＰが読み出し可能領域３、読み出し不可領域３、４から読み出しを開始した場合のメモリ制御手段の動作と出力の一例を示すタイミングチャート。
【図１３】非標準信号がカメラ信号処理手段のプログレッシブ信号とインターレース信号が交互に出力される場合のメモリ制御手段の動作と出力の一例を示すタイミングチャート。
【図１４】非標準信号がアナログ入力信号処理手段のインターレース信号である場合のメモリ制御手段の動作の一例を示すタイミングチャート。
【図１５】非標準信号がアナログ入力信号処理手段のインターレース信号でありＷａｄがＲａｄに追い越される場合のメモリ制御手段の動作と出力の一例を示すタイミングチャート。
【図１６】非標準信号がアナログ入力信号処理手段のインターレース信号でありＷａｄがＲａｄに追いつく場合のメモリ制御手段の動作と出力の一例を示すタイミングチャート。
【図１７】非標準信号がアナログ入力信号処理手段のインターレース信号であり入力信号が途絶える場合のメモリ制御手段の動作と出力の一例を示すタイミングチャート。
【図１８】非標準信号がアナログ入力信号処理手段のインターレース信号であり入力信号のフィールドがａフィールドから不連続なａフィールドに変化した場合のメモリ制御手段の動作と出力の第一例を示すタイミングチャート。
【図１９】非標準信号がアナログ入力信号処理手段のインターレース信号であり入力信号のフィールドがａフィールドから不連続なａフィールドに変化した場合のメモリ制御手段１０４の動作と出力の第二例を示すタイミングチャート。
【図２０】非標準信号がアナログ入力信号処理手段のインターレース信号であり入力信号のフィールドがａフィールドから不連続なｂフィールドに変化した場合のメモリ制御手段の動作と出力の第一例を示すタイミングチャートである。
【図２１】非標準信号がアナログ入力信号処理手段のインターレース信号であり入力信号のフィールドがａフィールドから不連続なｂフィールドに変化した場合のメモリ制御手段の動作と出力の第二例を示すタイミングチャート。
【図２２】非標準信号がアナログ入力信号処理手段のインターレース信号であり入力信号のフィールドがｂフィールドから不連続なａフィールドに変化した場合のメモリ制御手段の動作と出力の第一例を示すタイミングチャート。
【図２３】非標準信号がアナログ入力信号処理手段のインターレース信号であり入力信号のフィールドがｂフィールドから不連続なａフィールドに変化した場合のメモリ制御手段の動作と出力の第二例を示すタイミングチャート。
【図２４】非標準信号がアナログ入力信号処理手段のインターレース信号であり入力信号のフィールドがｂフィールドから不連続なｂフィールドに変化した場合のメモリ制御手段の動作と出力の第一例を示すタイミングチャート。
【図２５】非標準信号がアナログ入力信号処理手段のインターレース信号であり入力信号のフィールドがｂフィールドから不連続なｂフィールドに変化した場合のメモリ制御手段の動作と出力の第二例を示すタイミングチャート。
【符号の説明】
【０１４９】
１０１  カメラ信号処理手段
１０２  アナログ入力信号処理手段
１０３  セレクタ
１０４  メモリ制御手段
１０５  メモリ
２０１  書き込み用同期信号検出手段
２０２  読み出し用同期信号検出手段
２０３  Ｗ／Ｒポインタ制御手段
２０４  保護手段
【図１】
2005236551.tif 000003
【図２】
2005236551.tif 000004
【図３】
2005236551.tif 000005
【図４】
2005236551.tif 000006
【図５】
2005236551.tif 000007
【図６】
2005236551.tif 000008
【図７】
2005236551.tif 000009
【図８】
2005236551.tif 000010
【図９】
2005236551.tif 000011
【図１０】
2005236551.tif 000012
【図１１】
2005236551.tif 000013
【図１２】
2005236551.tif 000014
【図１３】
2005236551.tif 000015
【図１４】
2005236551.tif 000016
【図１５】
2005236551.tif 000017
【図１６】
2005236551.tif 000018
【図１７】
2005236551.tif 000019
【図１８】
2005236551.tif 000020
【図１９】
2005236551.tif 000021
【図２０】
2005236551.tif 000022
【図２１】
2005236551.tif 000023
【図２２】
2005236551.tif 000024
【図２３】
2005236551.tif 000025
【図２４】
2005236551.tif 000026
【図２５】
2005236551.tif 000027