(57)【要約】      （修正有）【課題】プログレッシブ及びインターレースビデオ信号の両方を生成するビデオ信号処理装置を提供する。【解決手段】主要映像プロセッサ、インターレース回復モジュール及びビデオエンコーダを備え、主要映像プロセッサはメモリからのビデオ信号に基づいて対応する主要映像信号を生成し、予め定められたビデオ信号処理によって、プログレッシブ走査信号に変換する。インターレース回復モジュールは、プログレッシブビデオ信号の偶数部分もしくは奇数部分のどちらかを回復させ、インターレース走査信号のセットを生成する。ビデオエンコーダは、プログレッシブ走査信号及びインターレース走査信号の両方を受け取り、プログレッシブビデオ信号のセットとインターレースビデオ信号のセットを生成する。ビデオディスプレイ装置にプログレッシブビデオ信号及びインターレースビデオ信号の両方を同時に供給できる。【選択図】  図５
2005045787.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つのビデオディスプレイ装置に対して、プログレッシブビデオ信号及びインターレースビデオ信号の両方を生成するビデオ信号処理装置において、
そのビデオ信号処理装置は、
ビデオメモリから送信されたビデオ信号に従って、対応するプログレッシブ主要映像信号を生成し、予め定められたビデオ処理手続きを介して、そのプログレッシブ主要映像信号からプログレッシブストリーム信号をさらに生成するための主要映像プロセッサと、
そのプログレッシブストリーム信号を受け取り、インターレースストリーム信号を生成するために、奇数と偶数の二者択一方式でそのプログレッシブストリーム信号を選択的に記憶するための線バッファを少なくとも一つ含むインターレースビデオ信号生成モジュールと、
ビデオディスプレイ装置のビデオ標準に従って、プログレッシブストリーム信号及びインターレースストリーム信号をそれぞれ、ビデオディスプレイ装置のビデオ標準に対応したプログレッシブビデオ信号及びインターレースビデオ信号にエンコードするビデオエンコーダとを含み、
それによって、ビデオ表示のためのビデオディスプレイ装置に、プログレッシブビデオ信号とインターレースビデオ信号の両方を供給するビデオ再生システム。
【請求項２】
請求項１のビデオ信号処理装置において、そのビデオ信号処理装置は補助映像プロセッサ及び混合器を含み、
その補助映像プロセッサは、
ビデオメモリにおけるビデオ信号を対応するインターレース補助映像信号にデコードするための補助映像デコーダと、
ビデオメモリにおけるビデオ信号に基づいて対応するインターレースＯＳＤ信号を生成するためのオンスクリーン表示（ＯＳＤ）プロセッサとを含み、
前記混合器はそのインターレース補助映像信号、インターレースＯＳＤ信号及びインターレース主要映像信号の混合を実行するビデオ信号処理装置。
【請求項３】
ビデオ信号処理を実行し、かつ、入力信号を調整するための前処理回路をさらに含み、その前処理回路が、ローパスフィルタ、明るさ調整器、色調整器及びコントラスト調整器を含んでいる請求項１のビデオ信号処理装置。
【請求項４】
予め定められたビデオ処理手続きとは、インターレース主要映像信号を混合器により混合し、かつ、前処理回路により処理及び調整することである請求項３のビデオ信号処理装置。
【請求項５】
前記ビデオエンコーダが、プログレッシブビデオエンコーダ及びインターレースビデオエンコーダを含む請求項１のビデオ信号処理装置。
【請求項６】
前記インターレースビデオエンコーダが、インターレースストリーム信号を生成するために、プログレッシブストリーム信号の半分の周波数で記憶された信号をさらに読みとる請求項５のビデオ信号処理装置。
【請求項７】
前記プログレッシブストリーム信号は複数のフレーム信号を含み、そのフレーム信号は複数の走査信号を含んでいる請求項１のビデオ信号処理装置。
【請求項８】
プログレッシブストリーム信号を、奇数と偶数の二者択一方式で選択的に記憶するということは、連続した第一及び第二のフレーム信号に関して、第一のフレーム信号では、奇数走査信号のみを記憶し、第二のフレーム信号では偶数走査信号のみを記憶する信号処理ステップを実行することを意味する請求項７のビデオ信号処理装置。
【請求項９】
プログレッシブストリーム信号を、奇数と偶数の二者択一方式で選択的に記憶するということは、連続した第一及び第二のフレーム信号に関して、第一のフレーム信号では、偶数走査信号のみを記憶し、第二のフレーム信号では奇数走査信号のみを記憶する信号処理ステップを実行することを意味する請求項７のビデオ信号処理装置。
【請求項１０】
二つの異なったビデオディスプレイ装置に連結することができる請求項１のビデオ信号処理装置において、そのビデオ信号処理装置により生成されたプログレッシブビデオ信号及びインターレースビデオ信号は、ビデオ表示のためにその二つのビデオディスプレイ装置それぞれに送信されるビデオ信号処理装置。
【請求項１１】
インターレース信号生成モジュールの複数の線バッファが、ルミナンス線バッファ及び少なくとも一つのクロマ線バッファであり、そのクロマ線バッファの数は、クロマサンプリング及びルミナンスサンプリングのサンプリングレートに依存している請求項１のビデオ信号処理装置。
【請求項１２】
プログレッシブストリーム信号に従って、少なくとも一つのビデオディスプレイ装置に対してプログレッシブビデオ信号及びインターレースビデオ信号の両方を生成するプログレッシブ及びインターレースビデオ信号装置において、
そのプログレッシブ及びインターレースビデオ信号装置は、
前記プログレッシブストリーム信号を受け取り、インターレースストリーム信号を生成するために、そのプログレッシブストリーム信号を偶数と奇数の二者択一方式で選択的に記憶するための線バッファを少なくとも一つ含むインターレースビデオ信号生成モジュールと、
ビデオディスプレイ装置のビデオ標準に従って、プログレッシブストリーム信号及びインターレースビデオ信号をそれぞれ、ビデオディスプレイ装置のビデオ標準に対応したプログレッシブビデオ信号及びインターレースビデオ信号にエンコードするビデオエンコーダとを含み、
それによって、ビデオ表示のためのビデオディスプレイ装置にプログレッシブビデオ信号とインターレースビデオ信号の両方を供給するビデオ信号処理装置。
【請求項１３】
ビデオ信号処理装置が、少なくとも一つのビデオディスプレイ装置に対して、プログレッシブビデオ信号及びインターレースビデオ信号の両方を生成することができるようにインターレース信号生成モジュールを使用する方法において、そのビデオ信号処理装置は、少なくとも一つの線バッファを含んだインターレース信号生成モジュールとビデオディスプレイ装置のビデオ標準に従って、プログレッシブストリーム信号及びインターレースストリーム信号をそれぞれビデオディスプレイ装置のビデオ標準に対応したプログレッシブビデオ信号及びインターレースビデオ信号にエンコードするビデオエンコードモジュールとを含み、
その方法は次のステップ、すなわち、
インターレースビデオ信号生成モジュールにおいて、奇数と偶数の二者択一方式で、前にビデオエンコーダによりエンコードされなかったプログレッシブストリーム信号を選択的に記憶するステップと、
プログレッシブストリーム信号及びインターレースストリーム信号を個々にプログレッシブビデオ信号及びインターレースビデオ信号にエンコードするステップとを含み、
それによって、そのビデオ信号処理装置は、ビデオ表示のためのビデオディスプレイ装置にプログレッシブビデオ信号とインターレースビデオ信号の両方を供給することを含んでいる方法。
【請求項１４】
前記ビデオ信号処理装置が、外部ビデオメモリから送信されたビデオ信号に従い、予め定められたビデオ処理手続きを介してプログレッシブストリーム信号生成する請求項１３の方法。
【請求項１５】
前記ビデオエンコーダがプログレッシブビデオエンコーダ及びインターレースビデオエンコーダを含んでいる請求項１３の方法。
【請求項１６】
前記インターレースビデオエンコーダが、インターレースストリーム信号を生成するために、プログレッシブストリーム信号の半分の周波数で記憶された信号をさらに読み込む請求項１５の方法。
【請求項１７】
前記プログレッシブストリーム信号は複数のフレーム信号を含み、そのフレーム信号は複数の走査信号を含む請求項１３の方法。
【請求項１８】
奇数と偶数の二者択一方式でプログレッシブストリーム信号を選択的に記憶するとは、連続した第一及び第二のフレーム信号に関して、第一のフレーム信号においては奇数走査信号のみを記憶し、第二のフレーム信号においては偶数走査信号のみを記憶するという信号処理ステップを実行することを意味する請求項１７の方法。
【請求項１９】
奇数と偶数の二者択一方式でプログレッシブストリーム信号を選択的に記憶するとは、連続した第一及び第二のフレーム信号に関して、第一のフレーム信号においては偶数走査信号のみを記憶し、第二のフレーム信号においては奇数走査信号のみを記憶するという信号処理ステップを実行することを意味する請求項１７の方法。
【請求項２０】
インターレースビデオ信号生成モジュールにおける複数の線バッファは、ルミナンス線バッファ及び少なくとも一本のクロマ線バッファであり、クロマ線バッファの数は、クロマサンプリング及びルミナンスサンプリングのサンプリングレートに依存している請求項１７の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオ信号処理装置に関するものである。より詳細には、本発明は、ビデオ信号処理装置がプログレッシブ及びインターレースビデオ信号の両方を生成することに関するものである。
【背景技術】
【０００２】
連続的な静止ビデオ映像もしくはビデオ画像を連続して表示することにより、ビデオ表示は通常行われている。その時、人間の目には、それは動的もしくは運動的効果を果たすものとして捉えられている。各ビデオ映像／画像は、その左上隅から始まる数本の走査線を含んでいる。例えば、よく知られたＮＴＳＣ標準を採用すると、そのビデオ映像／画像のフォーマットタイプには、５２５本の走査線が含まれており、そのうちのおおよそ４８０本の走査線が有効、もしくは有効走査線と呼ばれる。
【０００３】
ＴＶ、プロジェクターもしくはモニターのようなビデオディスプレイ装置がビデオ表示のために使用されるとき、一般に、２種類の走査方法が存在する。インターレース走査法（インターレース走査）及びプログレッシブ走査法（プログレッシブ走査）である。インターレース走査法は、長い期間を経て発展してきたものであり、しばしば使用される方法である。現在の市場に出回っているＴＶのほとんどが、ビデオ表示の際、このインターレース走査法を使用している。しかしながら、プログレッシブ走査に対する需要も増加している。それゆえ、ビデオディスプレイ装置の幾らかは、プログレッシブ走査を使用するようにもまた設計されている。
【０００４】
ビデオ表示のための最もよく知られたフォーマットタイプには次のものがある。全５２５本の走査線と４８０本の有効走査線からなるインターレースビデオ（４８０ｉ）、全１１２５本の走査線と１０８０本の有効走査線からなるインターレースビデオ（１０８０ｉ）、全５２５本の走査線と４８０本の有効走査線からなるプログレッシブビデオ（４８０ｐ）及び全７５０本の走査線と７２０本の有効走査線からなるプログレッシブビデオ（７２０ｐ）である。
【０００５】
インターレース走査法においては、奇数番目の走査線、つまり、一番目、三番目、五番目・・・が第一に走査される。通常、それはまた、ファーストフィールド、もしくは“奇数フィールド”と呼ばれる。次いで、偶数番目の走査線に続く、つまり、二番目、四番目、六番目、八番目・・・に続く。通常、それはまた、セカンドフィールド、もしくは“偶数フィールド”と呼ばれる。このように、走査線がビデオディスプレイ装置上において、最初奇数次いで偶数方式もしくは奇数と偶数の二者択一方式で、表示されるよう制御することにより、滑らかなビデオ表示が実際に形成されている。
【０００６】
プログレッシブ走査法においては、走査線は順次表示される、つまり、一番目、二番目、三番目、四番目、・・・最後までである。それらは、“フレーム”と呼ばれるものを構成しており、その表現された映像は通常より洗練された精密なものである。このように、プログレッシブ走査法では、同じ時間内にインターレース走査法が走査する走査線の２倍を表示しなければならないため、その走査速度はインターレース走査の走査速度の２倍である。プログレッシブ走査のデータ量もまたインターレース走査のデータ量の２倍である。
【０００７】
図１は、従来技術によるビデオ信号処理装置１０のブロック図である。ビデオ信号処理装置１０は、一般に、一つのチップに収まるよう設計されている。従来技術のビデオ信号処理装置１０は、外部ビデオメモリ２０から送信されたビデオ信号２２を処理し、ビデオディスプレイ装置によって表示できるインターレースビデオ信号１１を出力する。そのビデオ信号処理装置１０は、インターレースフォーマット映像プロセッサ１２及びＴＶエンコーダ１４を備えている。インターレースフォーマット映像プロセッサ１２は、インターレース走査法に従って、ビデオメモリ２０から送信されたビデオ信号２２を読み込み、次いで、その信号をローパスフィルタ処理を実行し、クロミナンス、明るさ及びコントラストを調整するためのＴＶエンコーダ１４にさらに送信する。そのインターレースフォーマットの信号は、その時、ビデオディスプレイ装置のビデオ標準に対応したインターレース信号１１にエンコードされる。
【０００８】
図２は、図１におけるインターレースビデオ信号１１がプログレッシブビデオ信号３１に変換される概略図である。仮にプログレッシブビデオディスプレイ装置がプログレッシブ走査法でビデオ表示を実行するならば、その入力ビデオ信号は対応するプログレッシブビデオ信号３１でなければならない。従来技術では、ビデオ信号処理装置１０は、インターレースビデオ信号１１をプログレッシブビデオ信号３１に変換するための外付けインターレース−プログレッシブ変換ＩＣ回路１３を使用している。より詳細には、その信号変換は、外挿もしくはシミュレーションのどちらかの手段によって、インターレースビデオ信号１１の２つの連続した走査線間に一つの走査線を挿入することによって実行される。このように、インターレースフィールド信号を、プログレッシブフレーム信号として外挿もしくはシュミレーションすることができ、それゆえ、インターレースビデオ信号１１をプログレッシブビデオ信号３１に変換することができる。インターレース−プログレッシブ変換ＩＣ回路１３は、ビデオ信号処理装置１０の外部に別のチップとして設計される必要があるので、その生産コストは、結果的に増大する。前記方法は、現実的応用においては、コストの問題により制限されている。
【０００９】
図３は、プログレッシブビデオ信号３１を生成するための従来技術によるビデオ信号処理装置３０のブロック図である。その従来技術によるビデオ信号処理装置３０は、一つのチップ上で設計され、プログレッシブビデオ信号３１を生成するのに使われる。
【００１０】
このビデオ信号処理装置３０は、ビデオ信号処理装置１０と同じ機能を備えている。その上、それはプログレッシブ走査法に従ってビデオ信号２２を処理する。映像プロセッサ３２は、外挿かつ／またはシミュレーションの機能を組み込んでいるので、ビデオ信号２２を読み込んだ後、プログレッシブ走査法に従った対応するフレーム信号を生成する。加えて、ＴＶエンコーダ３４は、映像プロセッサ３２からの信号をビデオディスプレイ装置のビデオ標準に対応したプログレッシブビデオ信号３１にエンコードできる。
【００１１】
図４は、図３のビデオ信号処理装置３０がインターレースビデオ信号１１を生成する場合のブロック図である。ビデオ信号処理装置１０と同じ機能を備えたビデオ信号処理装置３０は、独力もしくは独立に、インターレースビデオ信号１１を出力できることを述べておくことは価値がある。ビデオ信号処理装置３０がインターレースビデオ信号１１を生成するのに使われるときは、その映像プロセッサ３２は、図１の映像プロセッサ１２と同様に使用され、外挿かつ／またはシミュレーションの機能は作動されず、もしくは使われずにビデオ信号２２を読み込まれる。つまり、ビデオ信号処理装置３０の映像プロセッサ３２には２つのモードがある、プログレッシブモード／フォーマットとインターレースモード／フォーマットである。それゆえ、ビデオ信号処理装置３０は、様々な状況によって、ある時はプログレッシブビデオ信号３１を出力し、またある時は、インターレースビデオ信号１１を出力する。
【００１２】
図３および４のビデオ信号処理装置３０の実施形態と図２のビデオ信号処理装置１０の実施形態を比較して、ビデオ信号処理装置３０は、外付けインターレース−プログレッシブ変換ＩＣ回路１３を使用せずプログレッシブビデオ信号３１を生成する、そのため生産コストを削減することができる。しかしながら、ビデオ信号処理装置３０は、プログレッシブビデオ信号３１あるいはまたインターレースビデオ信号１１のどちらかを表示することができるのみであり、その両方を一緒に表示できるわけではない。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、一つのチップ上で、シンプルかつ相対的に安価に設計されたビデオ信号処理装置／ビデオ再生システムを提供することにあり、それはまた、ビデオ表示の目的のために、ＴＶ、プロジェクター等のようなビデオディスプレイ装置にプログレッシブビデオ信号とインターレースビデオ信号の両方を出力できるものである。
【課題を解決するための手段】
【００１４】
本発明は、少なくとも一つのビデオディスプレイ装置にプログレッシブビデオ信号とインターレースビデオ信号の両方を生成するビデオ信号処理装置／ビデオ再生システムである。そのビデオ信号処理装置／ビデオ再生システムには、一つの主要映像プロセッサ、一つのインターレースビデオ信号生成モジュール及び一つのビデオエンコーダが備えられている。そのインターレース信号生成モジュールには、一つのルミナンス線バッファ、少なくとも一つのクロマ線バッファ及び一つの制御回路が備えられている。ビデオメモリから送信されたビデオ信号に従い、主要映像プロセッサは対応するプログレッシブ主要映像信号を生成するのに使用される。そのプログレッシブ主要映像信号から、予め定められたビデオ処理手続きを介して、プログレッシブストリーム信号がさらに生成される。インターレースビデオ信号生成モジュールは、そのプログレッシブストリーム信号を受け取り、インターレースストリーム信号を再構成するために、そのプログレッシブストリーム信号を、奇数と偶数の二者択一方式で、選択的に線バッファに記憶するのに使用される。そのビデオエンコーダは、そのプログレッシブストリーム信号とインターレースストリーム信号をそれぞれ、ビデオディスプレイ装置のビデオ標準に対応したプログレッシブビデオ信号とインターレースビデオ信号に、ビデオディスプレイ装置のビデオ標準に従ってエンコードするのに使われる。このように、そのビデオ信号処理装置は、プログレッシブビデオ信号とインターレースビデオ信号の両方を、ビデオ表示のために、その対応するビデオディスプレイ装置に出力する。
【００１５】
従来技術における一つのチップ上での設計の伝統的構造の下、本発明は、そのビデオ信号処理装置に、インターレースビデオ信号生成モジュールをさらに導入している。これにより、本発明のビデオ信号処理装置は、例えば、従来技術におけるインターレース−プログレッシブ変換ＩＣ回路１３のような外部回路を必要とせず、プログレッシブビデオ信号及びインターレースビデオ信号の両方を出力することができる。外部回路を必要としないため、本発明は生産コストを削減することができる。本発明のビデオ信号処理装置を利用しているＤＶＤプレーヤーのようなビデオ信号処理装置は、プログレッシブビデオ信号及びインターレースビデオ信号の両方を、同時に最も経済的利益を伴うように、出力することができる。それゆえ、そのＤＶＤプレーヤーが、例えばインターレースビデオ信号のみに対応できる伝統的ＴＶとプログレッシブビデオ信号に対応できるプロジェクターもしくは高性能ＴＶとのように２つの異なるの装置にビデオ信号を出力する必要が生じたとき、その２つの異なる装置は、同時にその最高性能を達成することができる。
【００１６】
発明の利点及び精神は、添付図面と伴に以下の詳説によっても理解される。
【発明を実施するための最良の形態】
【００１７】
（発明の詳細な説明）
図５は、本発明のビデオ信号処理装置５０のブロック図である。そのビデオ信号処理装置５０は、主要映像プロセッサ５２、補助映像プロセッサ５４、混合器５６、前処理回路５８、インターレースビデオ信号生成モジュール６０及びビデオエンコーダ６２を備えている。その補助映像プロセッサ５４は、補助映像デコーダ６６及びオンスクリーン表示（ＯＳＤ：Ｏｎ  Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙ）プロセッサ６８を備えている。前処理回路５８は、ローパスフィルタ７２、明るさ調整器７４、色調整器７６及びコントラスト調整器７８を備えている。ビデオ信号処理装置５０は、ビデオ表示のための少なくとも一つのビデオディスプレイ装置に対し、プログレッシブビデオ信号３１及びインターレースビデオ信号１１の両方を供給する。
【００１８】
図５に示すように、ビデオメモリ２０から送信されたビデオ信号２２に従って、主要映像プロセッサ５２は、対応するプログレッシブ主要映像信号８０を生成する。仮に、ビデオ信号２２がインターレースビデオ信号であるならば、主要映像プロセッサ５２は、そのフィールド信号の連続した走査線上に外挿かつ／もしくはシミュレーションを施し、プログレッシブ主要映像信号８０を生成する。仮に、ビデオ信号２２がプログレッシブビデオ信号であるならば、主要映像プロセッサ５２は、外挿かつ／もしくはシミュレーションの手続きなしに、プログレッシブ主要映像信号を生成する。プログレッシブ主要映像信号８０は、表示されるべき主要映像のビデオデータをさらに含んでいる。プログレッシブ主要映像信号８０は、予め定められたビデオ処理手続きを介して、プログレッシブストリーム信号８６を生成する。プログレッシブストリーム信号８６は複数のフレーム信号を含み、そのフレーム信号は複数の走査線を含んでいる。予め定められたビデオ処理手続きは、補助映像プロッセサ５４、混合器５６及び前処理回路５８によって実行される。
【００１９】
補助映像プロセッサ５４は、補助映像デコーダ６６及びオンスクリーン表示（ＯＳＤ）プロセッサ６８を備えている。その補助映像デコーダ６６は、ビデオ信号２２を対応するプログレッシブ補助映像信号８２にデコードする。オンスクリーン表示プロセッサ６８は、ビデオ信号２２に従って、対応するプログレッシブＯＳＤ信号８４を生成する。プログレッシブ補助映像信号８２には、補助映像のビデオデータが含まれている。補助映像とは、主要映像に重ねあわせることのできる、例えば、サブタイトル、ロゴ・・・等のことである。プログレッシブＯＳＤ信号８４は、ビデオ信号処理装置５０の操作を容易にし、かつ、補助するためのオンスクリーン表示メニュー（ＯＳＤメニュー）のビデオデータを含んでいる。混合器５６は、プログレッシブ補助映像信号８２、プログレッシブＯＳＤ信号８４及びプログレッシブ主要映像信号８０を混合し、それらの混合信号をビデオ処理と調整のための前処理回路５８にさらに送信する。
【００２０】
図５において、前処理回路５８は、ローパスフィルタ７２、明るさ調整器７４、色調整器７６及びコントラスト調整器７８を備えている。プログレッシブ主要映像信号８０が他の信号と混合された後、前処理回路５８は、さらにローパスフィルタ処理を実行し、全てのクロミナンス、明るさ及びコントラストを調整し、プログレッシブストリーム信号８６を生成する。
【００２１】
インターレースビデオ信号生成モジュール６０はプログレッシブストリーム信号８６を受け取り、インターレースストリーム信号８８を再構成もしくは再生成するために、そのプログレッシブビデオ信号を、奇数と偶数の二者択一方式で、選択的に線バッファに記憶することができる。図９は、本発明のインターレースビデオ信号生成モジュール６０の概略図である。その実施形態において、ルミナンス及びクロミナンスの表示フォーマットが必要であり、そこでは、Yはルミナンス値を表し、それぞれ第１クロミナンス及び第２クロミナンスを表すCB及びCRを含むCはクロミナンスを表す。それゆえ、インターレースビデオ信号生成モジュール６０は、ルミナンスのデータを一時的に記憶しておくためのルミナンス線バッファ６１、クロミナンスのデータを一時的に記憶しておくための第一クロミナンス線バッファ６５及び第２クロミナンス線バッファ６７、さらにルミナンスとクロミナンスのデータへのアクセスを制御する制御回路６９を備えている。MPEG‐２において定義された３種類のサンプリングフォーマットが存在する。それらは、４：２：０、４：２：２及び４：４：４であり、それぞれ３つの異なったクロミナンスのサンプリングレートを表す。これは、産業上の従来技術においては知られたことであるので、さらに詳細な説明はここでは与えない。このように、インターレースビデオ信号生成モジュール６０は、クロミナンスデータを記憶するための一つまたは二つのクロミナンス線バッファを収容することができる。
【００２２】
図５に示すように、ビデオエンコーダ６２は、プログレッシブビデオエンコーダ６３及びインターレースビデオエンコーダ６４を備えている。ビデオディスプレイ装置のビデオ標準に全て対応するように、プログレッシブビデオエンコーダ６３は、プログレッシブストリーム信号８６をプログレッシブビデオ信号３１に、インターレースビデオエンコーダ６４は、インターレースストリーム信号８８をインターレースビデオ信号１１にエンコードできる。このように、このビデオ信号処理装置は、ビデオ表示の目的のために、一つの対応するビデオディスプレイ装置または複数のビデオディスプレイ装置に、プログレッシブビデオ信号３１及びインターレースビデオ信号１１の両方を一緒に出力することができる。
【００２３】
本発明の文脈における“一緒に”は、信号処理手続き時にプログレッシブビデオ信号３１及びインターレースビデオ信号１１の両方を、必ずしも同時にではなく、生成できるという事実を引用していることを特に述べておかなければならない。つまり、プログレッシブビデオ信号３１及びインターレースビデオ信号１１を同時に生成できるか否かは重要ではなく、ビデオ表示の目的のために、ビデオディスプレイ装置に一緒に両方の信号を生成できる全てのビデオ信号処理装置が、本発明の添付請求項の境界および限界によりカバーされているものとして構成されるべきである。図５のビデオ信号処理装置５０によれば、全ての主要映像プロセッサ５２、補助映像デコーダ及びオンスクリーン表示プロセッサ６８は、プログレッシブ走査法に従っている。両方一緒にではなく、プログレッシブビデオ信号３１さもなくばインターレースビデオ信号１１のどちらかのみを出力できる図３及び４における従来技術のビデオ信号処理装置３０と比較して、本発明のビデオ信号処理装置５０は、プログレッシブ信号を奇数と偶数の二者択一方式で選択的にプログレッシブ信号を記憶するためのインターレースビデオ信号生成モジュール６０を使用し、プログレッシブビデオ信号３１及びインターレースビデオ信号１１の両方を一緒に出力することができる。
【００２４】
図６は、インターレース信号１１のみを出力する場合における図５のビデオ信号処理装置５０のブロック図である。ビデオ信号処理装置５０は、プログレッシブビデオ信号及びインターレースビデオ信号１１を一緒に出力できるだけではなく、仮に必要ならば、インターレースビデオ信号１１のみを出力することもできる。ビデオ信号処理装置５０がインターレースビデオ信号１１のみを出力した場合、主要映像プロセッサ５２は、入力された連続走査線に対して外挿かつ／またはシミュレーションの操作を実行しない。この特別な場合、主要映像プロセッサ５２、補助映像デコーダ６６及びＯＳＤプロセッサ６８は全て、インターレース走査法に従って機能し、インターレース主要映像信号８１、インターレース補助映像信号８３及びインターレースＯＳＤ信号８５が、ビデオ信号２２に基づいて選択的に生成される。この実施形態において、図４における従来技術と同様に、インターレースビデオ信号生成モジュール６０及びプログレッシブビデオエンコーダ６３はいかなる機能も果たさない。
【００２５】
図７は、本発明に従った別の実施形態であるビデオ信号処理装置９０のブロック図である。図７のビデオ信号処理装置９０と図５のビデオ信号処理装置５０との間の主な違いは、インターレースビデオ信号生成モジュール９２の回路配置である。インターレースビデオ信号生成モジュール９２は、混合器５６から送信されたプログレッシブストリーム信号９３を受け取り、インターレースストリーム信号９４を生成するために、奇数と偶数の二者択一方式で、インターレースビデオ信号を選択的に記憶するのに使用される。
【００２６】
図７において、プログレッシブストリーム信号９３及びインターレースストリーム信号９４は、前処理回路９６及び前処理回路９８を介して、それぞれローパスフィルタリングがなされ、さらにクロミナンス、明るさ、コントラストの調整がなされる。次いで、プログレッシブビデオエンコーダ６３はプログレッシブストリーム信号９３をプログレッシブビデオ信号３１にエンコードし、インターレースビデオエンコーダ６４はインターレースストリーム信号９４をインターレースビデオ信号１１にエンコードし、両方ともビデオディスプレイ装置のビデオ標準に対応するようにエンコードする。
【００２７】
図５の実施形態と図７の実施形態とを比較すると、図５の実施形態では、インターレースビデオ信号生成モジュール６０がインターレースストリーム信号８８を生成する前に、ローパスフィルタリングが実行され、クロミナンス、明るさ及びコントラストの調整がなされている。この配置において、一つの前処理回路の使用を削減及び節約できる。プログレッシブビデオエンコーダ６３及びインターレースビデオエンコーダ６４は、分離した信号処理を必要とするビデオエンコーダとしてそれぞれ設計されている。
【００２８】
図１０は、外部プログレッシブストリーム信号８６を使用するための図５におけるビデオ信号処理装置５０の概略図である。前記実施形態において、ビデオ信号処理装置５０は、ＶＣＤ、ＤＶＤ・・・等のようなビデオ記憶媒体に記憶されたビデオデータを再生するために使用されている。図１０を参照すると、本発明のビデオ信号処理装置５０は、プログレッシブビデオ信号３１及びインターレースビデオ信号１１の両方を生成するために、外部プログレッシブビデオストリーム信号８６をさらに使うことができる。一般に、外部プログレッシブストリーム信号８６は、高レベルＴＶセットのケーブルかつ／またはワイヤレスＴＶ信号から入力するものでもよい。例えば、スポーツビデオ表示において高品質画像を保証するために、あるスポーツ番組では、より大きなデータ収容力を備えたプログレッシブストリーム信号８６を使用する。さらに、多くの都市や国において、プログレッシブ走査機能を備えたビデオディスプレイ装置に対応するようにするため、ワイヤレスＴＶ信号の標準をプログレッシブビデオフォーマットに変更することが計画されている。この実施形態において、ビデオ信号処理装置５０のインターレースビデオ信号生成モジュール６０及びビデオエンコーダ６２をプログレッシブ及びインターレースビデオ信号処理装置９７とみなすことができる。プログレッシブストリーム信号８６を読み込んでいる間、インターレースストリーム信号８８を生成するためインターレースビデオ信号生成モジュール６０を使用できる。次いで、ビデオエンコーダ６２を、二つのストリーム信号８６及び８８をエンコードし、インターレースビデオ信号３１及びプログレッシブビデオ信号１１を生成するのに使用することができる。
【００２９】
図８において、図５のインターレースビデオ信号生成モジュール６０によってなされる奇数と偶数の二者択一方式での選択的信号記憶を説明する概略図が示されている。Ｐ１信号は、ビデオ映像を構成するためのプログレッシブビデオ信号を表す。インターレースビデオ信号生成モジュール６０は、奇数走査線、例えばＰ１におけるＰ１Ｌ１、Ｐ１Ｌ３、Ｐ１Ｌ５・・・等、を保持するが、偶数走査線、例えばＰ１信号におけるＰ１Ｌ２、Ｐ１Ｌ４、Ｐ１Ｌ６・・・等、は廃棄する。それらの保持された信号は、インターレースビデオ信号生成モジュール６０における一つまたは複数の線バッファに記憶されるだろう。プログレッシブ走査信号の周波数はインターレース走査信号の周波数の二倍の早さであるので、インターレースビデオ信号生成モジュール６０は、インターレースビデオ信号Ｉ１を生成するために、周波数をＰ１の半分にして、記憶された信号を出力する。上記説明は、一つのビデオ映像に関する信号もしくはデータ変換とみなすことができる。次のビデオ映像に関しては、インターレースビデオ信号生成モジュール６０は、偶数走査線、例えばＰ２信号におけるＰ２Ｌ２、Ｐ２Ｌ４、Ｐ２Ｌ６・・・等、を保持するが、奇数走査線、例えばＰ２信号におけるＰ２Ｌ１、Ｐ２Ｌ３、Ｐ２Ｌ５・・・等、は廃棄する。それらの保持された信号は、インターレースビデオ信号生成モジュール６０における一つまたは複数の線バッファに記憶されるだろう。インターレースビデオ信号生成モジュール６０は、インターレースビデオ信号Ｉ２を生成するために、周波数をＰ２の半分にして、記憶された信号を出力する。
【００３０】
前記信号保持かつ廃棄処理はそれ自身を繰り返していく。つまり、次のビデオ映像では、インターレースビデオ信号生成モジュール６０は、奇数走査線、例えばＰ３信号におけるＰ３Ｌ１、Ｐ３Ｌ３、Ｐ３Ｌ５・・・等を保持するが、偶数走査線、例えばＰ３信号におけるＰ３Ｌ２、Ｐ３Ｌ４、Ｐ３Ｌ６・・・等は廃棄する。これは、本発明に従って、インターレースビデオ信号を再構成もしくは再生成するために、プログレッシブビデオ信号を奇数と偶数の二者択一方式で選択的に記憶させるようインターレースビデオ信号生成モジュール６０を使用する方法である。開示された方法によれば、プログレッシブストリーム信号８６を、インターレースストリーム信号８８に、シンプルかつ有効コストで変換することができる。以上を要約すると、従来技術の一つのチップ上での設計構造の下、本発明は、そのビデオ信号処理装置に一つのインターレースビデオ信号生成モジュールをさらに備えている。これにより、本発明のビデオ信号処理装置は、外付け回路を必要とせず、プログレッシブ走査信号とインターレース走査信号の両方を出力するという設計目標を達成することができた。外付け回路がないために、本発明は、その意図した設計目標を達成した上に、その生産コストも削減することができる。
【００３１】
上記例及び説明により、発明の特徴及び精神は、願わくば十分に説明されたであろう。発明の示唆を保持したまま、多数の装置の修正及び変更が可能であることが、当業者であれば容易に気づくであろう。従って、上記開示は、添付請求項の境界及び限度によってのみ制限されるものとして構成されるべきである。
【図面の簡単な説明】
【００３２】
【図１】従来技術に従ったビデオ信号処理装置のブロック図。
【図２】図１のインターレースビデオ信号がプログレッシブビデオ信号に変換される場合の概略図。
【図３】プログレッシブビデオ信号を生成するための従来技術によるビデオ信号処理装置のブロック図。
【図４】図３のビデオ信号処理装置がインターレースビデオ信号を生成する場合のブロック図。
【図５】本発明のビデオ信号処理装置のブロック図。
【図６】図５のビデオ信号処理装置がインターレースビデオ信号のみを出力する場合のブロック図。
【図７】本発明に従った第二の実施形態におけるビデオ信号処理装置のブロック図。
【図８】図５のインターレースビデオ信号生成モジュール６０による奇数と偶数の二者択一方式の選択的記憶を説明する概略図。
【図９】本発明のインターレースビデオ信号生成モジュールの概略図。
【図１０】外部プログレッシブストリーム信号を使用する図５のビデオ信号処理装置の概略図。
【図１】
2005045787.tif 000003
【図２】
2005045787.tif 000004
【図３】
2005045787.tif 000005
【図４】
2005045787.tif 000006
【図５】
2005045787.tif 000007
【図６】
2005045787.tif 000008
【図７】
2005045787.tif 000009
【図８】
2005045787.tif 000010
【図９】
2005045787.tif 000011
【図１０】
2005045787.tif 000012
【外国語明細書】
2005045787.tif 000013
2005045787.tif 000014
2005045787.tif 000015
2005045787.tif 000016
2005045787.tif 000017
2005045787.tif 000018
2005045787.tif 000019
2005045787.tif 000020
2005045787.tif 000021
2005045787.tif 000022
2005045787.tif 000023
2005045787.tif 000024
2005045787.tif 000025
2005045787.tif 000026
2005045787.tif 000027
2005045787.tif 000028
2005045787.tif 000029
2005045787.tif 000030
2005045787.tif 000031
2005045787.tif 000032
2005045787.tif 000033
2005045787.tif 000034
2005045787.tif 000035
2005045787.tif 000036
2005045787.tif 000037
2005045787.tif 000038
2005045787.tif 000039
2005045787.tif 000040