(57)【要約】【課題】  信号波源と接続された際に容易にＤＣオフセットをキャンセルでき、変調精度及び隣接チャネル漏洩電力の値の最適化を短期間にて行うことが可能なデジタル変調回路を提供する。【解決手段】  入力される複数の信号波と複数の搬送波とをミキシングするデジタル変調回路１である。信号波がベースに入力される複数のバイポーラトランジスタＱ２１〜Ｑ２４を備えて構成され、ミキシングを行う変調回路部３Ａを備える。バイポーラトランジスタＱ２１〜Ｑ２４の各々のベースに印加される信号波の相互間におけるＤＣオフセットを調整するＤＣオフセット調整部３Ｂを備える。【選択図】    図２
2005303699.tif 000002
【特許請求の範囲】
【請求項１】
入力される複数の信号波と複数の搬送波とをミキシングするデジタル変調回路において、
前記信号波がベースに入力される複数のバイポーラトランジスタを備えて構成され、前記ミキシングを行う変調回路部と、
前記複数のバイポーラトランジスタの各々のベースに印加される前記信号波の相互間におけるＤＣオフセットを調整するＤＣオフセット調整部と、
を備えることを特徴とするデジタル変調回路。
【請求項２】
前記ＤＣオフセット調整部は、ローカルリークをキャンセル可能な程度に前記ＤＣオフセットを調整可能に構成されていることを特徴とする請求項１に記載のデジタル変調回路。
【請求項３】
前記ＤＣオフセット調整部は、変調精度特性及び隣接チャネル漏洩電力を最適化することが可能な程度に前記ＤＣオフセットを調整可能に構成されていることを特徴とする請求項１又は２に記載のデジタル変調回路。
【請求項４】
前記ＤＣオフセット調整部は、
前記複数のバイポーラトランジスタのベースへの信号波の入力経路における抵抗値を調整することにより前記ＤＣオフセットを調整することが可能に構成されていることを特徴とする請求項１乃至３のいずれか一項に記載のデジタル変調回路。
【請求項５】
前記複数のバイポーラトランジスタのベースには、前記信号波としてのＩ／Ｑ信号が差動入力されることを特徴とする請求項１乃至４のいずれか一項に記載のデジタル変調回路。
【請求項６】
前記複数のバイポーラトランジスタのベースには、前記信号波としてのＩ／Ｑ信号が差動入力され、
前記入力経路のうち、差動関係にある一対の信号のうちの一方の信号の入力経路には固定の抵抗値を設定する一方で、前記一対の信号のうちの他方の信号の入力経路には調整可能な抵抗値を設定したことを特徴とする請求項４に記載のデジタル変調回路。
【請求項７】
ｎ（ｎは１以上の正の整数）個の抵抗のうちの何れか１つ又は複数をスイッチを用いて選択することにより前記他方の信号の入力経路の抵抗値を調整可能としたことを特徴とする請求項６に記載のデジタル変調回路。
【請求項８】
前記スイッチをｎビットのパラレルデータの各ビット信号により切替制御するようにしたことを特徴とする請求項７に記載のデジタル変調回路。
【請求項９】
前記スイッチにより選択された抵抗との協働により並列抵抗を構成する並列抵抗構成用固定抵抗を備え、
前記並列抵抗の抵抗値を調節することによりＤＣオフセットを調整可能としたことを特徴とする請求項７又は８に記載のデジタル変調回路。
【請求項１０】
前記スイッチにより選択された抵抗との協働により直列抵抗を構成する直列抵抗構成用固定抵抗を備え、
前記直列抵抗の抵抗値を調節することによりＤＣオフセットを調整可能としたことを特徴とする請求項７又は８に記載のデジタル変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル変調回路に関する。
【背景技術】
【０００２】
従来、主にデジタル移動体通信の送信系に用いられ、デジタル変調回路と呼ばれる回路がある。
【０００３】
デジタル変調回路は、例えば、Ｉチャネルのベースバンド信号（ＩＮ信号、ＩＢ信号）、Ｑチャネルのベースバンド信号（ＱＮ信号、ＱＢ信号）などの信号波を搬送波によって増幅変調した後で相互に加算することにより変調波出力を得る。
【０００４】
以下、図５及び図６を参照して、従来のデジタル変調回路について説明する。
【０００５】
図５は従来のデジタル変調回路１００を示すブロック図であり、図６は図５のデジタル変調回路１００が備えるＩ／Ｑ変調回路１６０の構成を示す回路図である。
【０００６】
図５に示すように、デジタル変調回路１００は、図示しない搬送波源からの無変調信号（ＬＯｉｎｐｕｔ）の位相を９０度ずらす９０度位相回路１５０と、Ｉ／Ｑ変調回路１６０とを備えている。
【０００７】
このうち９０度位相回路１５０には、搬送波としての無変調信号（ＬＯｉｎｐｕｔ）が入力されるようになっている。
【０００８】
９０度位相回路１５０は、入力される無変調信号（ＬＯｉｎｐｕｔ）から、位相が９０度ずつ異なる（位相がそれぞれ０度、９０度、１８０度、２７０度の）信号（ＬＯＩＮ、ＬＯＩＢ、ＬＯＱＮ、ＬＯＱＢ）を生成し、差動出力する。
【０００９】
他方、Ｉ／Ｑ変調回路１６０は、９０度位相回路１５０からの出力信号と、図示しないベースバンド回路からのベースバンド信号（ＩＮ信号、ＩＢ信号、ＱＮ信号、ＱＢ信号）と、をミキシングし、ＭＯＤ信号（変調波）を出力する。
【００１０】
より具体的には、Ｉ／Ｑ変調回路１６０は、図６に示すように、搬送波としての無変調信号（ＬＯＩＮ、ＬＯＩＢ、ＬＯＱＮ、ＬＯＱＢ）が入力されるバイポーラトランジスタＱ１１１〜Ｑ１１８と、信号波としてのベースバンド信号（ＩＮ信号、ＩＢ信号、ＱＮ信号、ＱＢ信号）が入力されるバイポーラトランジスタＱ１２１〜Ｑ１２４と、抵抗Ｒ１３１及びＲ１３２と、定電流源Ｉ１４１〜Ｉ１４４と、電源１７０と、抵抗Ｒ１０１及びＲ１０２と、ＭＯＤ信号を出力するＭＯＤ端子１８０、１８１と、を備えている。
【００１１】
このうちトランジスタＱ１１１〜Ｑ１１８は上段の差動対を構成し、トランジスタＱ１２１〜Ｑ１２４は下段の差動対を構成している。
【００１２】
トランジスタＱ１２１のベースにはベースバンド回路からのＩＮ信号が入力され、トランジスタＱ１２２のベースにはベースバンド回路からのＩＢ信号が入力される。
【００１３】
トランジスタＱ１２１及びＱ１２２のエミッタ間は抵抗Ｒ１３１を介して相互に接続されているとともに、トランジスタＱ１２１のエミッタは定電流源Ｉ１４１に、トランジスタＱ１２２のエミッタは定電流源Ｉ１４２に、それぞれ接続されている。また、トランジスタＱ１２１のコレクタは、トランジスタＱ１１１及びＱ１１２のエミッタどうしの接続点に接続され、同様に、トランジスタＱ１２２のコレクタは、トランジスタＱ１１３及びＱ１１４のエミッタどうしの接続点に接続されている。
【００１４】
ここで、ＩＮ信号とＩＢ信号とは差動関係にあり、ＩＢ信号はＩＮ信号に対して位相が反転している。
【００１５】
また、トランジスタＱ１２３のベースにはベースバンドからのＱＮ信号が入力され、トランジスタＱ１２４のベースにはベースバンドからのＱＢ信号が入力される。
【００１６】
トランジスタＱ１２３及びＱ１２４のエミッタ間どうしは抵抗Ｒ１３２を介して相互に接続されているとともに、トランジスタＱ１２３のエミッタは定電流源Ｉ１４３に、トランジスタＱ１２４のエミッタは定電流源Ｉ１４４に、それぞれ接続されている。また、トランジスタＱ１２３のコレクタは、トランジスタＱ１１５及びＱ１１６のエミッタどうしの接続点に接続され、同様に、トランジスタＱ１２４のコレクタは、トランジスタＱ１１７及びＱ１１８のエミッタどうしの接続点に接続されている。
【００１７】
ここで、ＱＮ信号とＱＢ信号とは差動関係にあり、ＱＢ信号はＱＮ信号に対して位相が反転している。
【００１８】
なお、ＩＢ信号及びＱＢ信号は、Ｉ／Ｑ変調回路１６０をバランスよく動作させるために用いられる。
【００１９】
また、トランジスタＱ１１１及びＱ１１４の各々のベースにはＬＯＩＮ信号が入力されるようになっている。同様に、トランジスタＱ１１２及びＱ１１３の各々のベースにはＬＯＩＢ信号が入力され、トランジスタＱ１１５及びＱ１１８の各々のベースにはＬＯＱＮ信号が入力され、トランジスタＱ１１６及びＱ１１７の各々のベースにはＬＯＱＢ信号が入力される。
【００２０】
また、トランジスタＱ１１１、Ｑ１１３、Ｑ１１５及びＱ１１７のコレクタは、相互に共通接続されているとともに抵抗Ｒ１０１を介して電源（ＶＤＤ）１７０に接続されている。
【００２１】
同様に、トランジスタＱ１１２、Ｑ１１４、Ｑ１１６及びＱ１１８のコレクタは、相互に共通接続されているとともに抵抗Ｒ１０２を介して電源１７０に接続されている。
【００２２】
また、電源１７０の他端はグランド（ＧＮＤ）に接地されている。
【００２３】
一般的に、デジタル変調回路の主特性である変調精度と隣接チャネル漏洩電力は、Ｉ／Ｑ信号のＤＣオフセットの特性で左右される要素をもっている。
【００２４】
Ｉ／Ｑ信号のＤＣオフセットとしては、ベースバンド回路から出力されるＩ／Ｑ信号が有するＤＣオフセット、ベースバンド回路からＩ／Ｑ変調回路１６０までの各々の信号経路における配線抵抗の差分に起因するＤＣオフセット、デジタル変調回路が有するＤＣオフセットなどがある。
【００２５】
なお、ＤＣオフセットを低減する従来の技術としては、例えば、特許文献１及び２の技術がある。ただし、特許文献１及び２の技術は、本発明との比較で示す図６の従来技術とは基本構成が異なる。
【００２６】
すなわち、特許文献１の技術は、ダブルバランスミキサー回路のＦＥＴ特性のアンバランス調整を目的としているものであり、バイポーラトランジスタは用いていない。
【００２７】
また、特許文献２の技術は、通信関係ではなく映像関係で用いられる平衡変調回路のＤＣオフセットの調整を目的としている。
【特許文献１】特開２００１−２２３５３号公報（図１）
【特許文献２】特開昭６３−１３３７０６号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００２８】
上記のようにデジタル変調回路の主特性である変調精度と隣接チャネル漏洩電力を左右するＤＣオフセットは、ベースバンド回路と変調回路（例えばＩ／Ｑ変調回路１６０）とを接続する配線を理想素子を用いて構成した場合には発生しない。
【００２９】
しかし、ベースバンド回路と変調回路とを接続する配線を、半導体を用いて構成した場合には、トランジスタの相対精度、抵抗素子の相対精度、及び、アルミ配線の抵抗成分などの要因により、ＤＣオフセットが発生してしまう。
【００３０】
そのため、試作の回数を増やして合わせこみを行う必要が生じ、多大な時間を有するという問題や、コストが増大してしまうという問題があった。
【００３１】
特許文献１の技術によれば、ＤＣオフセットをキャンセルすることが可能である。
【００３２】
しかしながら、特許文献１の場合、ＦＥＴによる回路構成であるため、ゲートに電流は流れず、従って、ＦＥＴのゲートに外部から印加される電圧を微調整することによりＤＣオフセットを調整する必要がある。
【００３３】
また、特許文献２の技術の場合にもＤＣオフセットをキャンセルすることが可能である。
【００３４】
しかしながら、特許文献２の場合、変調波が直列の容量（特許文献２中の符号Ｃ１）を介して平衡変調回路に入力されるようになっており、無信号の期間にてフィードバックをかけることにより変調回路自体がもつＤＣオフセットをキャンセルしてキャリアリークを低減させる構成となっている。つまり、特許文献２の場合、変調波が入力されていない期間にＤＣオフセットの調整を行うため、連続した通信においては調整することができない。
【００３５】
本発明は、上記のような問題点を解決するためになされたもので、信号波源（例えばベースバンド回路）と接続された際に容易にＤＣオフセットをキャンセルすることができ、その結果、信号波源−デジタル変調回路間の設計を短期間で行うことを可能とするとともに、デジタル変調回路の主特性である変調精度及び隣接チャネル漏洩電力の値の最適化を短期間にて行うことが可能で、しかも、ＤＣオフセットの調整のために外部から印加する電圧を微調整する必要がないとともに、連続した通信においても効果を発揮することが可能なデジタル変調回路を提供することを目的とする。
【課題を解決するための手段】
【００３６】
上記課題を解決するため、本発明のデジタル変調回路は、入力される複数の信号波と複数の搬送波とをミキシングするデジタル変調回路において、前記信号波がベースに入力される複数のバイポーラトランジスタを備えて構成され、前記ミキシングを行う変調回路部と、前記複数のバイポーラトランジスタの各々のベースに印加される前記信号波の相互間におけるＤＣオフセットを調整するＤＣオフセット調整部と、を備えることを特徴としている。
【００３７】
本発明のデジタル変調回路においては、前記ＤＣオフセット調整部は、ローカルリークをキャンセル可能な程度に前記ＤＣオフセットを調整可能に構成されていることが好ましい。
【００３８】
本発明のデジタル変調回路においては、前記ＤＣオフセット調整部は、変調精度特性及び隣接チャネル漏洩電力を最適化することが可能な程度に前記ＤＣオフセットを調整可能に構成されていることが好ましい。
【００３９】
本発明のデジタル変調回路においては、前記ＤＣオフセット調整部は、前記複数のバイポーラトランジスタのベースへの信号波の入力経路における抵抗値を調整することにより前記ＤＣオフセットを調整することが可能に構成されていることが好ましい。
【００４０】
本発明のデジタル変調回路においては、前記複数のバイポーラトランジスタのベースには、前記信号波としてのＩ／Ｑ信号が差動入力されることが好ましい。
【００４１】
本発明のデジタル変調回路においては、前記複数のバイポーラトランジスタのベースには、前記信号波としてのＩ／Ｑ信号が差動入力され、前記入力経路のうち、差動関係にある一対の信号のうちの一方の信号の入力経路には固定の抵抗値を設定する一方で、前記一対の信号のうちの他方の信号の入力経路には調整可能な抵抗値を設定したことが好ましい。
【００４２】
本発明のデジタル変調回路においては、ｎ（ｎは１以上の正の整数）個の抵抗のうちの何れか１つ又は複数をスイッチを用いて選択することにより前記他方の信号の入力経路の抵抗値を調整可能としたことが好ましい。
【００４３】
本発明のデジタル変調回路においては、前記スイッチをｎビットのパラレルデータの各ビット信号により切替制御するようにしたことが好ましい。
【００４４】
本発明のデジタル変調回路においては、前記スイッチにより選択された抵抗との協働により並列抵抗を構成する並列抵抗構成用固定抵抗を備え、前記並列抵抗の抵抗値を調節することによりＤＣオフセットを調整可能としたことが好ましい。
【００４５】
本発明のデジタル変調回路においては、前記スイッチにより選択された抵抗との協働により直列抵抗を構成する直列抵抗構成用固定抵抗を備え、前記直列抵抗の抵抗値を調節することによりＤＣオフセットを調整可能としたことが好ましい。
【発明の効果】
【００４６】
本発明のデジタル変調回路によれば、当該デジタル変調回路が信号波源と接続された際において、複数のバイポーラトランジスタの各々のベースに印加される信号波（例えば、ベースバンドのＩ／Ｑ信号）の相互間に生ずるＤＣオフセットを、ＤＣオフセット調整部により調整して相殺（キャンセル）することができる。
【００４７】
よって、デジタル変調回路の特性であるローカルリーク特性を容易に最適化することができる。
【００４８】
また、ローカルリーク特性を最適化することができるので、デジタル変調回路の特性である変調精度特性及び隣接チャネル漏洩電力特性を容易に最適化することができる。
【００４９】
更に、変調回路部はＦＥＴではなくバイポーラトランジスタを備えて構成されているので、ＤＣオフセットの調整のために外部から印加する電圧を微調整する必要がない。
【００５０】
また、ＤＣオフセットの調整を製造工程にて一度行うだけで良いため、連続した通信においても効果を発揮することができる。
【発明を実施するための最良の形態】
【００５１】
以下、図面を参照して、本発明に係る実施形態について説明する。
【００５２】
〔第１の実施形態〕
図１は第１の実施形態に係るデジタル変調回路１を示すブロック図であり、図２は図１のデジタル変調回路１が備えるＩ／Ｑ変調回路３を示す回路図である。
【００５３】
図１に示すように、本実施形態に係るデジタル変調回路１は、図示しない搬送波源からの無変調信号（ＬＯｉｎｐｕｔ）の位相を９０度ずらす９０度位相回路２と、Ｉ／Ｑ変調回路３と、を備えて構成されている。
【００５４】
このうち９０度位相回路２は、入力される無変調信号（ＬＯｉｎｐｕｔ）から、位相が９０度ずつ異なる（位相がそれぞれ０度、９０度、１８０度、２７０度の）信号（ＬＯＩＮ、ＬＯＩＢ、ＬＯＱＮ、ＬＯＱＢ）を生成し、差動出力する。
【００５５】
他方、Ｉ／Ｑ変調回路３は、９０度位相回路２からの出力信号と、図示しないベースバンド回路から信号波として入力されるベースバンド信号（ＩＮ信号、ＩＢ信号、ＱＮ信号、ＱＢ信号）と、をＩ側（ＩＮ信号、ＩＢ信号、ＬＯＩＮ信号、ＬＯＩＢ信号）及びＱ側（ＱＮ信号、ＱＢ信号、ＬＯＱＮ信号、ＬＯＱＢ信号）でそれぞれミキシングし、ＭＯＤ信号（変調波）として出力する。
【００５６】
Ｉ／Ｑ変調回路３は、ＤＣオフセット調整が可能な変調回路であり、図２に示すように、ミキシングを行う変調回路部３Ａと、ＤＣオフセットを調整するＤＣオフセット調整部３Ｂと、を備えて構成されている。
【００５７】
このうち変調回路部３Ａは、周知の技術であるＳＳＢミキサ回路構成を成し、従来のＩ／Ｑ変調回路１６０（図６）と同様に構成されている。
【００５８】
すなわち、変調回路部３Ａは、搬送波としての無変調信号（ＬＯＩＮ、ＬＯＩＢ、ＬＯＱＮ、ＬＯＱＢ）が入力されるバイポーラトランジスタＱ１１〜Ｑ１８と、信号波としてのベースバンド信号（ＩＮ信号、ＩＢ信号、ＱＮ信号、ＱＢ信号）がＤＣオフセット調整部３２を介して入力されるバイポーラトランジスタＱ２１〜Ｑ２４と、抵抗Ｒ３１及びＲ３２と、定電流源Ｉ４１〜Ｉ４４と、電源７０と、抵抗Ｒ５１及びＲ５２と、ＭＯＤ信号を出力するＭＯＤ端子８０、８１と、を備えている。
【００５９】
このうちトランジスタＱ１１〜Ｑ１８は上段の差動対を構成し、トランジスタＱ２１〜Ｑ２４は下段の差動対を構成している。
【００６０】
トランジスタＱ１１及びＱ１４の各々のベースにはＬＯＩＮ信号が入力されるようになっている。同様に、トランジスタＱ１２及びＱ１３の各々のベースにはＬＯＩＢ信号が入力され、トランジスタＱ１５及びＱ１８の各々のベースにはＬＯＱＮ信号が入力され、トランジスタＱ１６及びＱ１７の各々のベースにはＬＯＱＢ信号が入力される。
【００６１】
また、トランジスタＱ１１、Ｑ１３、Ｑ１５及びＱ１７のコレクタは、相互に共通接続されているとともに抵抗Ｒ５１を介して電源（ＶＤＤ）７０に接続されている。
【００６２】
同様に、トランジスタＱ１２、Ｑ１４、Ｑ１６及びＱ１８のコレクタは、相互に共通接続されているとともに抵抗Ｒ５２を介して電源７０に接続されている。
【００６３】
また、電源７０の他端はグランド（ＧＮＤ）に接地されている。
【００６４】
また、トランジスタＱ２１のベースには、ベースバンド回路からのＩＮ信号がＤＣオフセット調整部３Ｂの抵抗Ｒ８１（後述）を介して入力され、トランジスタＱ２２のベースには、ベースバンドからのＩＢ信号がＤＣオフセット調整部３Ｂの並列抵抗構成部８３（後述）を介して入力される。
【００６５】
トランジスタＱ２１及びＱ２２のエミッタ間は抵抗Ｒ３１を介して相互に接続されている。更に、トランジスタＱ２１のエミッタは定電流源Ｉ４１を介して接地（ＧＮＤに接続）され、トランジスタＱ２２のエミッタは定電流源Ｉ４２を介して接地されている。
【００６６】
また、トランジスタＱ２１のコレクタは、トランジスタＱ１１及びＱ１２のエミッタどうしの接続点に接続され、同様に、トランジスタＱ２２のコレクタは、トランジスタＱ１３及びＱ１４のエミッタどうしの接続点に接続されている。
【００６７】
ここで、ＩＮ信号とＩＢ信号とは差動関係にあり、ＩＢ信号はＩＮ信号に対して位相が反転している。
【００６８】
また、トランジスタＱ２３のベースには、ベースバンドからのＱＮ信号がＤＣオフセット調整部３Ｂの抵抗Ｒ８２（後述）を介して入力され、トランジスタＱ２４のベースには、ベースバンドからのＱＢ信号がＤＣオフセット調整部３Ｂの並列抵抗構成部８４（後述）を介して入力される。
【００６９】
トランジスタＱ２３及びＱ２４のエミッタ間は抵抗Ｒ３２を介して相互に接続されているとともに、トランジスタＱ２３のエミッタは定電流源Ｉ４３に、トランジスタＱ２４のエミッタは定電流源Ｉ４４に、それぞれ接続されている。また、トランジスタＱ２３のコレクタは、トランジスタＱ１５及びＱ１６のエミッタどうしの接続点に接続され、同様に、トランジスタＱ２４のコレクタは、トランジスタＱ１７及びＱ１８のエミッタどうしの接続点に接続されている。
【００７０】
ここで、ＱＮ信号とＱＢ信号とは差動関係にあり、ＱＢ信号はＱＮ信号に対して位相が反転している。
【００７１】
なお、ＩＢ信号及びＱＢ信号は、Ｉ／Ｑ変調回路３をバランスよく動作させるために用いられる。
【００７２】
他方、ＤＣオフセット調整部３Ｂは、抵抗Ｒ８１、Ｒ８２と、並列抵抗構成部８３、８４と、を備えている。
【００７３】
このうち抵抗Ｒ８１は、ベースバンド回路からのＩＮ信号の入力端子６１と変調回路部３ＡのトランジスタＱ２１のベースとの間に直列に接続されている。
【００７４】
同様に、抵抗Ｒ８２は、ベースバンド回路からのＱＮ信号の入力端子６３と変調回路部３ＡのトランジスタＱ２３のベースとの間に直列に接続されている。
【００７５】
また、並列抵抗構成部８３は、ベースバンド回路からのＩＢ信号の入力端子６２と変調回路部３ＡのトランジスタＱ２２のベースとの間に直列に接続され、並列抵抗構成部８４は、ベースバンド回路からのＱＢ信号の入力端子６４と変調回路部３ＡのトランジスタＱ２４のベースとの間に直列に接続されている。
【００７６】
並列抵抗構成部８３は、抵抗（並列抵抗構成用固定抵抗）Ｒ８３１と、相互に抵抗値が異なるｎ個（ｎは１以上の整数）の抵抗（抵抗Ｒ８３２ａ、Ｒ８３２ｂ、・・・、Ｒ８３２ｎ）と、各抵抗Ｒ８３２ａ〜Ｒ８３２ｎに対して１つずつ設けられたスイッチＳＷ８３３ａ、ＳＷ８３３ｂ、・・・、ＳＷ８３３ｎと、を備えて構成されている。
【００７７】
このうち抵抗Ｒ８３１は入力端子６２とトランジスタＱ２２のベースとの間に直列に接続されている。
【００７８】
また、抵抗Ｒ８３２ａ〜Ｒ８３２ｎは、各々対応するスイッチＳＷ８３３ａ〜ＳＷ８３３ｎがＯＮ状態となった際に、入力端子６２とトランジスタＱ２２のベースとの間に直列、且つ、抵抗Ｒ８３１とは並列に接続された状態となって、該抵抗Ｒ８３１との協働により並列抵抗を構成するように設けられている。
【００７９】
ここで、各スイッチＳＷ８３３ａ〜ＳＷ８３３ｎのうち何れか１つ又は複数が選択的にＯＮ状態とされることにより、対応する抵抗（Ｒ８３２ａ、Ｒ８３２ｂ、・・・、Ｒ８３２ｎのうちの何れか１つ又は複数）と抵抗Ｒ８３１との協働により並列抵抗が構成される。
【００８０】
従って、この並列抵抗の抵抗値をスイッチＳＷ８３３ａ〜ＳＷ８３３ｎのＯＮ／ＯＦＦ制御により調節することによって、入力端子６２からトランジスタＱ２２のベースまでの経路の抵抗値を調節することが可能となっている。
【００８１】
並列抵抗構成部８４は、並列抵抗構成部８３と同様に構成され、抵抗Ｒ８４１と、抵抗Ｒ８４２ａ、Ｒ８４２ｂ、・・・、Ｒ８４２ｎと、各抵抗Ｒ８４２ａ〜Ｒ８４２ｎに対して１つずつ設けられたスイッチＳＷ８４３ａ、ＳＷ８４３ｂ、・・・、ＳＷ８４３ｎと、を備えている。
【００８２】
ここで、抵抗Ｒ８３２ａ〜Ｒ８３２ｎ、Ｒ８４２ａ〜Ｒ８４２ｎの各抵抗値は、以下のような関係となるように設定されている。
【００８３】
Ｒ８３２ｂ＝Ｒ８３２ａ×１／２1
Ｒ８３２ｃ＝Ｒ８３２ａ×１／２2
・
・
・
Ｒ８３２n＝Ｒ８３２ａ×１／２n
Ｒ８３２ａ＝Ｒ８４２ａ、Ｒ８３２ｂ＝Ｒ８４２ｂ、・・・、Ｒ８３２ｎ＝Ｒ８４２ｎ
なお、各スイッチＳＷ８３３ａ〜ＳＷ８３３ｎ、並びに、ＳＷ８４３ａ〜ＳＷ８４３ｎのＯＮ／ＯＦＦ制御は、各々１ビットのパラレルデータであるデータＤ１〜Ｄｎ（つまり合計ｎビットのパラレルデータ）によりなされる。
【００８４】
具体的には、例えば、スイッチＳＷ８３３ａ及びＳＷ８４３ａのＯＮ／ＯＦＦ制御は共通のデータＤ１により一括して行われ、同様に、スイッチＳＷ８３３ｂ及びＳＷ８４３ｂのＯＮ／ＯＦＦ制御は共通のデータＤ２により、・・・、スイッチＳＷ８３３ｎ及びＳＷ８４３ｎのＯＮ／ＯＦＦ制御は共通のデータＤｎにより、それぞれ一括して行われる。
【００８５】
次に、本実施形態の場合の動作を説明する。
【００８６】
ＤＣオフセット調整部３Ｂには、ベースバンドからのＩ／Ｑ信号（ＩＮ，ＩＢ，ＱＮ  ＱＢ）が、差動にて入力される。すなわち、ＩＮ信号とＩＢ信号とが差動関係にあり、ＱＮ信号とＱＢ信号とが差動関係にある。
【００８７】
このうちＩＮ信号は、抵抗Ｒ８１を介して変調回路部３ＡのトランジスタＱ２１のベースへ入力される。
【００８８】
他方、ＩＮ信号と差動関係にあるＩＢ信号は、抵抗Ｒ８３１と、スイッチＳＷ８３３ａ〜ＳＷ８３３ｎによって選択された抵抗（抵抗Ｒ８３２ａ〜Ｒ８３２ｎのうちの何れか１つ又は複数）と、により構成される並列抵抗を介して、変調回路部３ＡのトランジスタＱ２２のベースへ入力される。
【００８９】
同様に、ＱＮ信号は、抵抗Ｒ８２を介して変調回路部３ＡのトランジスタＱ２３のベースへ入力される。
【００９０】
また、ＱＮ信号と差動関係にあるＱＢ信号は、抵抗Ｒ８４１と、スイッチＳＷ８４３ａ〜ＳＷ８４３ｎによって選択された抵抗（抵抗Ｒ８４２ａ〜Ｒ８４２ｎのうちの何れか１つ又は複数）と、により構成される並列抵抗を介して、変調回路部３ＡのトランジスタＱ２４のベースへ入力される。
【００９１】
こうして、ＤＣオフセット調整部３ＢによりＤＣオフセット調整されたＩ／Ｑ信号が変調回路部３Ａへ入力される。
【００９２】
また、上記のように９０度位相回路２により９０度位相がずらされた無変調信号（ＬＯＩＮ、ＬＯＩＢ、ＬＯＱＮ、ＬＯＱＢ）も変調回路部３Ａへ入力される。
【００９３】
変調回路部３Ａでは、入力される無変調信号とＩ／Ｑ信号とをミキシング（後述）し、デジタル変調出力（ＭＯＤｏｕｔ）としてＭＯＤ端子８０、８１より出力する。
【００９４】
ここで、本実施形態に係るデジタル変調回路１においては、図２に示す構成のＤＣオフセット調整部３Ｂを備えるため、ベースバント回路からのＩ/Ｑ信号（ＩＮ信号、ＩＢ信号、ＱＮ信号、ＱＢ信号）のＤＣオフセットを、ｎビットパラレルデータを用いてロジック的に任意に微調整することができる。
【００９５】
以下に、ＤＣオフセット調整部３ＢでのＤＣオフセットの調整動作について説明する。
【００９６】
ＤＣオフセット調整部３Ｂは、図２のポイント（１）とポイント（２）とのＤＣオフセット、並びに、図２のポイント（３）とポイント（４）とのＤＣオフセットをキャンセルする動作を行う。
【００９７】
ここで、ポイント（１）、（２）のＤＣオフセット値について説明する。
【００９８】
ポイント（１）のＤＣ値（ＤＣ（１））は、固定の抵抗値（抵抗Ｒ８１の抵抗値＝Ｒ８１）と、ベースバンドのＩＮ信号のＤＣ値（ＤＣ（ＩＮ））と、定電流源Ｉ４１、Ｉ４２の電流値と、トランジスタＱ２１のｈｆｅ（＝ｈｆｅ（Ｑ２１）と、により以下の式１で求まる。なお、定電流源Ｉ４１の電流値（＝Ｉ４１）と定電流源Ｉ４２の電流値（＝Ｉ４２）とは相互に等しくＩ４１２であるとする。また、ｈｆｅとは、バイポーラトランジスタのエミッタ接地回路におけるｈパラメータｈ21のことである。
【００９９】
ＤＣ（１）＝（ＤＣ（ＩＮ））−（Ｒ８１）×（Ｉ４１２／ｈｆｅ（Ｑ２１））・・・（式１）
他方、ポイント（２）のＤＣ値（ＤＣ（２））は、抵抗Ｒ８３１の抵抗値（＝Ｒ８３１）と、スイッチ（ＳＷ８３３ａ〜ＳＷ８３３ｎ）により選択された抵抗値、すなわち抵抗Ｒ８３２ａ〜Ｒ８３２ｎ（抵抗値＝Ｒ８３２ａ〜Ｒ８３２ｎ）のうちの選択された何れか１つ又は複数の抵抗値と、ベースバンドのＩＢ信号のＤＣ値（ＤＣ（ＩＢ））と、定電流源Ｉ４１、Ｉ４２の電流値と、トランジスタＱ２２のｈｆｅ（＝ｈｆｅ（Ｑ２２））と、により求まる。
【０１００】
例えば、スイッチＳＷ８３３ａ〜ＳＷ８３３ｎのうちスイッチＳＷ８３３ａのみがＯＮ状態となり、抵抗Ｒ８３２ａ〜Ｒ８３２ｎのうち抵抗Ｒ８３２ａが選択された場合には、以下の式２で求まる。なお、定電流源Ｉ４１の電流値（＝Ｉ４１）と定電流源Ｉ４２の電流値（＝Ｉ４２）とは相互に等しくＩ４１２であるとする。
【０１０１】
ＤＣ（２）＝（ＤＣ（ＩＢ））−｛（Ｒ８３２ａ×Ｒ８３１）／（Ｒ８３２ａ＋Ｒ８３１）｝×（Ｉ４１２／ｈｆｅ（Ｑ２２））・・・（式２）
従って、上記の式１、２より、ポイント（１）、（２）のＤＣオフセット（＝ＤＣ（１−２））は、以下の式３で求まる。
【０１０２】
ＤＣ（１−２）＝ＤＣ（１）−ＤＣ（２）＝｛（ＤＣ（ＩＮ））−（Ｒ８１）×（Ｉ４１２／ｈｆｅ（Ｑ２１））｝−｛（ＤＣ（ＩＢ））−｛（Ｒ８３２ａ×Ｒ８３１）／（Ｒ８３２ａ＋Ｒ８３１）｝×（Ｉ４１２／ｈｆｅ（Ｑ２２））｝・・・（式３）
また、ポイント（３）、（４）のＤＣオフセット値ＤＣ（３−４）についても、ポイント（１）、（２）のＤＣオフセット値と同様に、以下の式４により求めることができる（例えば、抵抗Ｒ８４２ａ〜Ｒ８４２ｎのうち抵抗Ｒ８４２ａのみが選択された場合）。なお、式４における記号（ＤＣ（３）、ＤＣ（４）、ＤＣ（ＱＮ）、Ｒ８２、Ｉ４３４、ｈｆｅ（Ｑ２３）、ＤＣ（ＱＢ）、Ｒ８４２ａ、Ｒ８４１、ｈｆｅ（Ｑ２４））の定義についても上記の式１乃至式３におけるのと同様である。
【０１０３】
ＤＣ（３−４）＝ＤＣ（３）−ＤＣ（４）＝｛（ＤＣ（ＱＮ））−（Ｒ８２）×（Ｉ４３４／ｈｆｅ（Ｑ２３））｝−｛（ＤＣ（ＱＢ））−｛（Ｒ８４２ａ×Ｒ８４１）／（Ｒ８４２ａ＋Ｒ８４１）｝×（Ｉ４３４／ｈｆｅ（Ｑ２４））｝・・・（式４）
上記の式３及び式４を用いることにより、ＤＣオフセットがキャンセルされるようにＤＣオフセットの調整を行うことができる。
【０１０４】
すなわち、ベースバンド側のＤＣオフセットが存在する場合におけるそのＤＣオフセット、並びに、差動トランジスタのｈｆｅ相対バラツキがキャンセルされることとなるように、ｎビットパラレルデータ（Ｄ１〜Ｄｎ）を用いて並列抵抗構成部８３、８４の抵抗値をコントロールする。
【０１０５】
これにより、差動関係にあるトランジスタＱ２１とＱ２２とのＤＣオフセット、並びに、トランジスタＱ２３とＱ２４とのＤＣオフセットをキャンセルすることができる。
【０１０６】
次に、ＩＮ信号及びＩＢ信号と、ＬＯＩＮ信号及びＬＯＩＢ信号とが変調回路部３Ａにてミキシングされた結果（Ｉ側でのミキシングされた結果）について説明する。
【０１０７】
ＩＮ信号（＝ＩＮ）、ＩＢ信号（＝ＩＢ）、ＬＯＩＮ信号（＝ＬＯＩＮ）、ＬＯＩＢ信号（＝ＬＯＩＢ）を、それぞれ、ＩＮ＝ＤＣ（１）＋Ａｃｏｓ（ω1ｔ）、ＩＢ＝ＤＣ（２）−Ａｃｏｓ（ω1ｔ）、ＬＯＩＮ＝Ｂｓｉｎ（ω2ｔ）、ＬＯＩＢ＝−Ｂｓｉｎ（ω2ｔ）とすると、Ｉ側でのミキシングされた結果（＝ＩＮ・ＬＯＩＮ＋ＩＢ・ＬＯＩＢ）は、以下の式５で表すことができる。
【０１０８】
ＩＮ・ＬＯＩＮ＋ＩＢ・ＬＯＩＢ＝｛ＤＣ（１）＋Ａｃｏｓ（ω1ｔ）｝・｛Ｂｓｉｎ（ω2ｔ）｝＋｛ＤＣ（２）−Ａｃｏｓ（ω1ｔ）｝・｛−Ｂｓｉｎ（ω2ｔ）｝＝２ＡＢ｛ｃｏｓ（ω1ｔ）・ｓｉｎ（ω2ｔ）｝＋｛ＤＣ（１）−ＤＣ（２）｝・Ｂｓｉｎ（ω2ｔ）・・・（式５）
同様に、Ｑ側については、ＱＮ信号（＝ＱＮ）、ＱＢ信号（＝ＱＢ）、ＬＯＱＮ信号（＝ＬＯＱＮ）、ＬＯＱＢ信号（＝ＬＯＱＢ）を、それぞれ、ＱＮ＝ＤＣ（３）＋Ａｓｉｎ（ω1ｔ）、ＱＢ＝ＤＣ（４）−Ａｓｉｎ（ω1ｔ）、ＬＯＱＮ＝Ｂｃｏｓ（ω2ｔ）、ＬＯＱＢ＝−Ｂｃｏｓ（ω2ｔ）とすると、Ｑ側でのミキシングされた結果（＝ＱＮ・ＬＯＱＮ＋ＱＢ・ＬＯＱＢ）は、以下の式６で表すことができる。
【０１０９】
ＱＮ・ＬＯＱＮ＋ＱＢ・ＬＯＱＢ＝２ＡＢ｛ｓｉｎ（ω1ｔ）・ｃｏｓ（ω2ｔ）｝＋｛ＤＣ（３）−ＤＣ（４）｝・Ｂｃｏｓ（ω2ｔ）・・・（式６）
よって、変調回路部３Ａの出力は、以下の式７で表すことができる。
【０１１０】
｛ＩＮ・ＬＯＩＮ＋ＩＢ・ＬＯＩＢ｝＋｛ＱＮ・ＬＯＱＮ＋ＱＢ・ＬＯＱＢ｝＝２ＡＢ｛ｃｏｓ（ω1ｔ）・ｓｉｎ（ω2ｔ）｝＋｛ＤＣ（１）−ＤＣ（２）｝・Ｂｓｉｎ（ω2ｔ）＋２ＡＢ｛ｓｉｎ（ω1ｔ）・ｃｏｓ（ω2ｔ）｝＋｛ＤＣ（３）−ＤＣ（４）｝・Ｂｃｏｓ（ω2ｔ）＝２ＡＢ｛ｓｉｎ（ω1ｔ＋ω2ｔ）｝＋｛ＤＣ（１）−ＤＣ（２）｝・Ｂｓｉｎ（ω2ｔ）＋｛ＤＣ（３）−ＤＣ（４）｝・Ｂｃｏｓ（ω2ｔ）・・・（式７）
本実施形態の場合、ＤＣオフセットを調整してキャンセルすることにより、ＤＣ（１）−ＤＣ（２）≒０、ＤＣ（３）−ＤＣ（４）≒０となる。
【０１１１】
よって、式７において、ＬＯ周波数成分（ω2ｔ）（ローカルリーク）に相当する「｛ＤＣ（１）−ＤＣ（２）｝・Ｂｓｉｎ（ω2ｔ）＋｛ＤＣ（３）−ＤＣ（４）｝・Ｂｃｏｓ（ω2ｔ）」が実質的にキャンセルされる（消える）ので、式７は実質的に「２ＡＢ｛ｓｉｎ（ω1ｔ＋ω2ｔ）｝」となる。
【０１１２】
このように出力成分（「２ＡＢ｛ｓｉｎ（ω1ｔ＋ω2ｔ）｝」）以外の成分が消えるので、デジタル変調回路１の特性である変調精度特性及び隣接チャネル漏洩電力を最適化することが可能である。
【０１１３】
以上のように、第１の実施形態によれば、ＤＣオフセット調整部３ＢによりＤＣオフセットを微調整できるので、ベースバンド回路と接続された際におけるベースバンドからのＩ／Ｑ信号のＤＣオフセット（デジタル変調回路１の配線抵抗及び該デジタル変調回路１が備えるバイポーラトランジスタの相対精度に起因するＤＣオフセット）をキャンセルすることができる。
【０１１４】
また、差動回路のＤＣオフセットを微調整できるので、デジタル変調回路１の特性であるローカルリーク特性を短期間にて容易に最適化することができる。
【０１１５】
また、ローカルリーク特性を容易に最適化できるので、デジタル変調回路１の特性である変調精度特性及び隣接チャネル漏洩電力特性を短期間にて容易に最適化することができる。
【０１１６】
更に、Ｉ／Ｑ信号のＤＣオフセットをｎビットパラレルデータを用いてロジック的に行うので、試作の回数を低減することができるため、短期間にてデジタル変調器を実現することが可能となり、コストを低減することができる。。
【０１１７】
また、Ｉ/Ｑ信号のＤＣオフセットをロジック的に微調整できるので、容易にＤＣオフセットをキャンセルすることができる。
【０１１８】
なお、変調回路部３ＡはＦＥＴではなくバイポーラトランジスタＱ２１〜Ｑ２４を備えて構成されているので、バイポーラトランジスタＱ２１〜Ｑ２４のベースに流れる電流を、並列抵抗構成部８３、８４の抵抗値を調節することにより制御することができる。よって、ＤＣオフセットの調整のために外部から印加する電圧を微調整する必要がない。
【０１１９】
また、ＤＣオフセットの調整を製造工程にて一度行うだけで良く、該調整後にＤＣオフセットがズレることがないため、連続した通信においても効果を発揮することができる。
【０１２０】
なお、上記の第１の実施形態においては、並列抵抗構成部８３における抵抗Ｒ８３２ａ〜８３２ｎの抵抗値がそれぞれ異なり、同様に、直列抵抗構成部８４における抵抗Ｒ８４２ａ〜８４２ｎの抵抗値がそれぞれ異なる例を示したが、各抵抗Ｒ８３２ａ〜８３２ｎ、並びに、各抵抗Ｒ８４２ａ〜８４２ｎの抵抗値が同一であっても良い。
【０１２１】
〔第２の実施形態〕
次に、第２の実施形態について説明する。
【０１２２】
上記の第１の実施形態の場合には、並列抵抗構成部８３，８４の並列抵抗値を選択することによりＤＣオフセットを調整する構成であるため、該抵抗値を直線的（リニア）に変化させて調整することが困難である（図４の曲線Ｌ１参照）。
【０１２３】
そこで、第２の実施形態では、以下に説明するようにして、上記の第１の実施形態における課題を解決する。
【０１２４】
なお、第２の実施形態に係るデジタル変調回路１は、以下に説明する点の他は上記の第１の実施形態に係るデジタル変調回路１と同様に構成されているため、同様の構成要素には同一の符号を付し、その説明を省略する。
【０１２５】
図３は第２の実施形態に係るデジタル変調回路１が備えるＩ／Ｑ変調回路３を示すブロック図である。
【０１２６】
図３に示すように、本実施形態の場合のデジタル変調回路１は、そのＤＣオフセット調整部３Ｂが、上記の第１の実施形態における並列抵抗構成部８３に代えて直列抵抗構成部９３を備えているとともに、並列抵抗構成部８４に代えて直列抵抗構成部９４を備えている。
【０１２７】
直列抵抗構成部９３は、抵抗（直列抵抗構成用固定抵抗）Ｒ９３１と、相互に抵抗値が異なるｎ個（ｎは１以上の整数）の抵抗（抵抗Ｒ９３２ａ、Ｒ９３２ｂ、・・・、Ｒ９３２ｎ）と、各抵抗Ｒ９３２ａ〜Ｒ９３２ｎに対して１つずつ設けられたスイッチＳＷ９３３ａ、ＳＷ９３３ｂ、・・・、ＳＷ９３３ｎと、を備えて構成されている。
【０１２８】
そして、トランジスタＱ２２のベースには抵抗Ｒ９３１の一端が接続され、該抵抗Ｒ９３１の他端はスイッチＳＷ９３３ａが接続されている。このスイッチＳＷ９３３ａは、抵抗Ｒ９３２ａが抵抗Ｒ９３１との協働により直列抵抗を構成する状態としない状態とにデータＤ１により変換される。同様に、スイッチＳＷ９３３ｂ、・・・、ＳＷ９３３ｎは、抵抗Ｒ９３２ｂ、・・・、抵抗Ｒ９３２ｎが抵抗Ｒ９３１との協働により直列抵抗を構成する状態としない状態とにデータＤ２、・・・、Ｄｎにより変換される。
【０１２９】
すなわち、抵抗Ｒ９３２ａ〜Ｒ９３２ｎは、各々対応するスイッチＳＷ９３３ａ〜ＳＷ９３３ｎにより選択されて、入力端子６２とトランジスタＱ２２のベースとの間に直列、且つ、抵抗Ｒ９３１と直列に接続された状態となることにより、該抵抗Ｒ９３１との協働により直列抵抗を構成するようになっている。
【０１３０】
なお、各スイッチＳＷ９３３ａ〜ＳＷ９３３ｎは、対応する抵抗Ｒ９３２ａ〜Ｒ９３２ｎを選択しない状態では、各抵抗Ｒ９３２ａ〜Ｒ９３２ｎと並列に設けられた配線を介して入力端子６２に接続された状態となるようになっている。
【０１３１】
また、直列抵抗構成部９４は、直列抵抗構成部９３と同様に構成され、抵抗（直列抵抗構成用固定抵抗）Ｒ９４１と、相互に抵抗値が異なるｎ個（ｎは１以上の整数）の抵抗（抵抗Ｒ９４２ａ、Ｒ９４２ｂ、・・・、Ｒ９４２ｎ）と、各抵抗Ｒ９４２ａ〜Ｒ９４２ｎに対して１つずつ設けられたスイッチＳＷ９４３ａ、ＳＷ９４３ｂ、・・・、ＳＷ９４３ｎと、を備えて構成されている。
【０１３２】
そして、トランジスタＱ２４のベースには抵抗Ｒ９４１の一端が接続され、該抵抗Ｒ９４１の他端にはスイッチＳＷ９４３ａが接続されている。このスイッチＳＷ９４３ａは、抵抗Ｒ９４２ａが抵抗Ｒ９４１との協働により直列抵抗を構成する状態としない状態とにデータＤ１により変換される。同様に、スイッチＳＷ９４３ｂ、・・・、ＳＷ９４３ｎは、抵抗Ｒ９４２ｂ、・・・、抵抗Ｒ９４２ｎが抵抗Ｒ９４１との協働により直列抵抗を構成する状態としない状態とにデータＤ２、・・・、Ｄｎにより変換される。
【０１３３】
すなわち、抵抗Ｒ９４２ａ〜Ｒ９４２ｎは、各々対応するスイッチＳＷ９４３ａ〜ＳＷ９４３ｎにより選択されて、入力端子６４とトランジスタＱ２４のベースとの間に直列、且つ、抵抗Ｒ９４１と直列に接続された状態となることにより、該抵抗Ｒ９４１との協働により直列抵抗を構成するようになっている。
【０１３４】
また、各スイッチＳＷ９４３ａ〜ＳＷ９４３ｎは、対応する抵抗Ｒ９４２ａ〜Ｒ９４２ｎを選択しない状態では、各抵抗Ｒ９４２ａ〜Ｒ９４２ｎと並列に設けられた配線を介して入力端子６４に接続された状態となるようになっている。
【０１３５】
ここで、抵抗Ｒ９３２ａ〜Ｒ９３２ｎ、Ｒ９４２ａ〜Ｒ９４２ｎの各抵抗値は、以下のような関係となるように設定されている。
【０１３６】
Ｒ９３２ｂ＝Ｒ９３２ａ×２1
Ｒ９３２ｃ＝Ｒ９３２ａ×２2
・
・
・
Ｒ９３２n＝Ｒ９３２ａ×２n
Ｒ９３２ａ＝Ｒ９４２ａ、Ｒ９３２ｂ＝Ｒ９４２ｂ、・・・、Ｒ９３２ｎ＝Ｒ９４２ｎ
次に、第２の実施形態の場合の動作について説明する。
【０１３７】
変調回路部３Ａについては、上記の第１の実施形態と同様の動作を行う。
【０１３８】
また、ＤＣオフセット調整部３Ｂは、図３のポイント（１）とポイント（２）とのＤＣオフセット、並びに、図３のポイント（３）とポイント（４）とのＤＣオフセットをキャンセルする動作を行う。
【０１３９】
ここで、図３のポイント（１）、（２）のＤＣオフセット値について説明する。
【０１４０】
ポイント（１）のＤＣ値（ＤＣ（１））は、固定の抵抗値（抵抗Ｒ８１の抵抗値＝Ｒ８１）と、ベースバンドのＩＮ信号のＤＣ値（ＤＣ（ＩＮ））と、定電流源Ｉ４１、Ｉ４２の電流値と、トランジスタＱ２１のｈｆｅ（＝ｈｆｅ（Ｑ２１）と、により以下の式８で求まる。なお、定電流源Ｉ４１の電流値（＝Ｉ４１）と定電流源Ｉ４２の電流値（＝Ｉ４２）とは相互に等しくＩ４１２であるとする。
【０１４１】
ＤＣ（１）＝（ＤＣ（ＩＮ））＋（Ｒ８１）×（Ｉ４１２／ｈｆｅ（Ｑ２１））・・・（式８）
他方、図３のポイント（２）のＤＣ値（ＤＣ（２））は、抵抗Ｒ９３１の抵抗値（＝Ｒ９３１）と、スイッチ（ＳＷ９３３ａ〜ＳＷ９３３ｎ）により選択された抵抗値、すなわち抵抗Ｒ９３２ａ〜Ｒ９３２ｎのうち選択された抵抗の抵抗値（＝Ｒ９３２ａ〜Ｒ９３２ｎ）の和と、ベースバンドのＩＢ信号のＤＣ値（ＤＣ（ＩＢ））と、定電流源Ｉ４１、Ｉ４２の電流値と、トランジスタＱ２２のｈｆｅ（＝ｈｆｅ（Ｑ２２））と、により決まる。
【０１４２】
具体的には、例えば、抵抗Ｒ９３２ａ〜Ｒ９３２ｎのうち抵抗Ｒ９３２ａのみが選択された場合には、以下の式９で決まる。なお、定電流源Ｉ４１の電流値（＝Ｉ４１）と定電流源Ｉ４２の電流値（＝Ｉ４２）とは相互に等しくＩ４１２であるとする。
【０１４３】
ＤＣ（２）＝（ＤＣ（ＩＢ））＋（Ｒ９３１＋Ｒ９３２ａ）×（Ｉ４１２／ｈｆｅ（Ｑ２２））・・・（式９）
従って、上記の式８、９より、ポイント（１）、（２）のＤＣオフセット（＝ＤＣ（１−２））は、以下の式１０で求まる。
【０１４４】
ＤＣ（１−２）＝ＤＣ（１）−ＤＣ（２）＝（ＤＣ（ＩＮ））＋（Ｒ８１）×（Ｉ４１２／ｈｆｅ（Ｑ２１））−（ＤＣ（ＩＢ））＋（Ｒ９３１＋Ｒ９３２ａ）×（Ｉ４１２／ｈｆｅ（Ｑ２２））・・・（式１０）
また、図３のポイント（３）、（４）のＤＣオフセット値ＤＣ（３−４）についても、ポイント（１）、（２）のＤＣオフセット値と同様に、以下の式１１により求めることができる（例えば、抵抗Ｒ９４２ａ〜Ｒ９４２ｎのうち抵抗Ｒ９４２ａのみが選択された場合）。なお、式１１における記号（ＤＣ（３）、ＤＣ（４）、ＤＣ（ＱＮ）、Ｒ８２、Ｉ４３４、ｈｆｅ（Ｑ２３）、ＤＣ（ＱＢ）、Ｒ９４２ａ、Ｒ９４１、ｈｆｅ（Ｑ２４））の定義についても上記の式８乃至式１０におけるのと同様である。
【０１４５】
ＤＣ（３−４）＝ＤＣ（３）−ＤＣ（４）＝（ＤＣ（ＱＮ））＋（Ｒ８２）×（Ｉ４３４／ｈｆｅ（Ｑ２３））−（ＤＣ（ＱＢ））＋（Ｒ９４１＋Ｒ９４２ａ）×（Ｉ４３４／ｈｆｅ（Ｑ２４））・・・（式１１）
上記の式１０及び式１１を用いることにより、ＤＣオフセットがキャンセルされるようにＤＣオフセットの調整を行うことができる。
【０１４６】
すなわち、ベースバンド側のＤＣオフセットが存在する場合におけるそのＤＣオフセット、並びに、差動トランジスタのｈｆｅ相対バラツキがキャンセルされることとなるように、ｎビットパラレルデータ（Ｄ１〜Ｄｎ）を用いて直列抵抗構成部９３、９４の抵抗値をコントロールする。
【０１４７】
これにより、差動関係にあるトランジスタＱ２１とＱ２２とのＤＣオフセット、並びに、トランジスタＱ２３とＱ２４とのＤＣオフセットをキャンセルすることができる。
【０１４８】
ここで、本実施形態の場合、直列抵抗構成部９３、９４にて、それぞれ抵抗を適宜に直列接続することにより、各直列抵抗構成部９３、９４の抵抗値を調節するので、該抵抗値をリニア（直線的）に変化させることができる（図４の曲線Ｌ２参照）。
【０１４９】
よって、ＤＣオフセットもリニア（直線的）に調整でき、上記の第１の実施形態の場合よりも容易にＤＣオフセットをキャンセルすることが可能である。なお、その他の動作は上記の第１の実施形態と同様である。
【０１５０】
以上のような第２の実施形態によれば、ＤＣオフセットをリニア（直線的）に調整することができるので、ベースバンドからのＩ／Ｑ信号のＤＣオフセットを、リニア（直線的）に調整することにより一層容易にキャンセルすることが可能である。
【０１５１】
なお、上記の第２の実施形態においては、直列抵抗構成部９３における抵抗Ｒ９３２ａ〜９３２ｎの抵抗値がそれぞれ異なり、同様に、直列抵抗構成部９４における抵抗Ｒ９４２ａ〜９４２ｎの抵抗値がそれぞれ異なる例を示したが、各抵抗Ｒ９３２ａ〜９３２ｎ、並びに、各抵抗Ｒ９４２ａ〜９４２ｎの抵抗値が同一であっても良い。
【図面の簡単な説明】
【０１５２】
【図１】本発明の実施形態に係るデジタル変調回路を示すブロック図である。
【図２】第１の実施形態に係るデジタル変調回路が備えるＩ／Ｑ変調回路を示す回路図である。
【図３】第２の実施形態に係るデジタル変調回路が備えるＩ／Ｑ変調回路を示す回路図である。
【図４】第１の実施形態における並列抵抗構成部、並びに、第２の実施形態における直列抵抗構成部の抵抗値可変特性を示す図である。
【図５】従来のデジタル変調回路を示すブロック図である。
【図６】従来のデジタル変調回路のＩ／Ｑ変調回路（ＳＳＢミキサ回路）を示す回路図である。
【符号の説明】
【０１５３】
１      デジタル変調回路
２      ９０度位相回路
３      Ｉ／Ｑ変調回路
３Ａ    変調回路部
３Ｂ    ＤＣオフセット調整部
Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４  バイポーラトランジスタ
Ｒ８１  抵抗
８３    並列抵抗構成部
Ｒ８３１  抵抗（並列抵抗構成用固定抵抗）
ＳＷ８３３ａ〜ＳＷ８３３ｎ  スイッチ
Ｒ８３２ａ〜Ｒ８３２ｎ  抵抗（スイッチにより選択される抵抗）
Ｒ８２  抵抗
８４    並列抵抗構成部
Ｒ８４１  抵抗（並列抵抗構成用固定抵抗）
ＳＷ８４３ａ〜ＳＷ８４３ｎ  スイッチ
Ｒ８４２ａ〜Ｒ８４２ｎ  抵抗（スイッチにより選択される抵抗）
９３    直列抵抗構成部
Ｒ９３１  抵抗（直列抵抗構成用固定抵抗）
ＳＷ９３３ａ〜ＳＷ９３３ｎ  スイッチ
Ｒ９３２ａ〜Ｒ９３２ｎ  抵抗（スイッチにより選択される抵抗）
９４    直列抵抗構成部
Ｒ９４１  抵抗（直列抵抗構成用固定抵抗）
ＳＷ９４３ａ〜ＳＷ９４３ｎ  スイッチ
Ｒ９４２ａ〜Ｒ９４２ｎ  抵抗（スイッチにより選択される抵抗）
【図１】
2005303699.tif 000003
【図２】
2005303699.tif 000004
【図３】
2005303699.tif 000005
【図４】
2005303699.tif 000006
【図５】
2005303699.tif 000007
【図６】
2005303699.tif 000008