(57)【要約】【課題】  エミッタ形成プロセスを簡便化し、低コスト、高スループットで高性能のＨＢＴが得られるＨＢＴ用エピタキシャルウエハを提供する。【解決手段】  ベース層４と、ベース層４とは異なる半導体材料からなるエミッタ層５とを有するＨＢＴ用エピタキシャルウエハ１において、エミッタ層５上にエミッタ層５よりもキャリア濃度が高いノンアロイエミッタ層６を形成し、そのノンアロイエミッタ層６の一部を空乏化すべく、ノンアロイエミッタ層６上にエミッタ層６とは極性が異なる導電層７を形成したものである。【選択図】      図１
2005340606.tif 000002
【特許請求の範囲】
【請求項１】
ベース層と、ベース層とは異なる半導体材料からなるエミッタ層とを有するＨＢＴ用エピタキシャルウエハにおいて、上記エミッタ層上に上記エミッタ層よりもキャリア濃度が高いノンアロイエミッタ層を形成し、そのノンアロイエミッタ層の一部を空乏化すべく、上記ノンアロイエミッタ層上に上記エミッタ層とは極性が異なる導電層を形成したことを特徴とするＨＢＴ用エピタキシャルウエハ。
【請求項２】
ｎ型の上記コレクタ層上にｐ型の上記ベース層を形成し、ｐ型の上記ベース層上にｎ型の上記エミッタ層を形成し、ｎ型の上記エミッタ層上にｎ型の上記ノンアロイエミッタ層を形成し、ｎ型の上記ノンアロイエミッタ層上にｐ型の上記導電層を形成した請求項１記載のＨＢＴ用エピタキシャルウエハ。
【請求項３】
上記導電層のキャリア濃度は、上記エミッタ層のキャリア濃度よりも低い請求項１または２記載のＨＢＴ用エピタキシャルウエハ。
【請求項４】
請求項１〜３いずれかに記載されたＨＢＴ用エピタキシャルウエハを用い、上記導電層に、上記ノンアロイエミッタ層と接触するエミッタ電極を埋め込んだことを特徴とするＨＢＴ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体電子デバイス、特に、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）に用いられるエピタキシャルウエハ及びＨＢＴに関する。
【背景技術】
【０００２】
ＨＢＴとしては、図４に示すようなＨＢＴ４１がある。ＨＢＴ４１は、図示しない基板上に、順にコレクタ層４２、ベース層４３、ベース層４３とは異なる半導体材料からなるエミッタ層４４、ノンアロイエミッタ層４５を形成したＨＢＴ用エピタキシャルウエハを用いて作製される。ベース層４３とエミッタ層４４の接合はヘテロ接合となる。
【０００３】
このエピタキシャルウエハを所定形状に加工した後、コレクタ層４２上にコレクタ電極４６、ベース層４３上にベース電極４７、ノンアロイエミッタ層４５上にエミッタ電極４８がそれぞれ形成される。
【０００４】
ＨＢＴのエミッタ面積は、デバイス性能（増幅率や電流利得）の指標の一つであり、エミッタメタルとエピタキシャルウエハとの接触面で一意的に決定される。ＨＢＴ４１のエミッタ面積は、エミッタ電極４８とノンアロイエミッタ層４５との接触面積である。
【０００５】
なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。
【０００６】
【特許文献１】特開２００１−３５８１４９号公報
【特許文献２】特開２００４−２２８３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＨＢＴでは、コレクタ・エミッタ間に流れる電流をベース電極からの正孔注入により制御する。ベース・エミッタ間の電界強度を大きくすれば、ベースから注入する正孔とエミッタから注入される電子の再結合確率が高まり、結果的に高い増幅率となる。つまり、ＨＢＴでは、エミッタ電極（エミッタ面積）を小さくすれば、同一のベース・エミッタ間電圧に対してエミッタ周辺の電界強度を大きくすることができ、その結果大きな増幅率や高い電流利得を得ることができる。
【０００８】
しかしながら、ＨＢＴ４１において、エミッタ電極４８よりも小面積のエミッタ電極を得るためには、エミッタ層４４やノンアロイエミッタ層４５をさらに小さく加工する必要があり、電子ビームリソグラフィーや紫外光リソグラフィーといったコストも高く複雑なプロセスを行わなければならない。
【０００９】
このため、エミッタ層の加工、ノンアロイエミッタ層の加工、エミッタ電極の形成などのエミッタ形成プロセスが、ＨＢＴ４１のデバイス性能とコスト、スループットの両立を難しくしていた。
【００１０】
そこで、本発明の目的は、エミッタ形成プロセスを簡便化し、低コスト、高スループットで高性能のＨＢＴが得られるＨＢＴ用エピタキシャルウエハ及びＨＢＴを提供することにある。
【課題を解決するための手段】
【００１１】
本発明は上記目的を達成するために創案されたものであり、請求項１の発明は、ベース層と、ベース層とは異なる半導体材料からなるエミッタ層とを有するＨＢＴ用エピタキシャルウエハにおいて、上記エミッタ層上に上記エミッタ層よりもキャリア濃度が高いノンアロイエミッタ層を形成し、そのノンアロイエミッタ層の一部を空乏化すべく、上記ノンアロイエミッタ層上に上記エミッタ層とは極性が異なる導電層を形成したＨＢＴ用エピタキシャルウエハである。
【００１２】
請求項２の発明は、ｎ型の上記コレクタ層上にｐ型の上記ベース層を形成し、ｐ型の上記ベース層上にｎ型の上記エミッタ層を形成し、ｎ型の上記エミッタ層上にｎ型の上記ノンアロイエミッタ層を形成し、ｎ型の上記ノンアロイエミッタ層上にｐ型の上記導電層を形成した請求項１記載のＨＢＴ用エピタキシャルウエハである。
【００１３】
請求項３の発明は、上記導電層のキャリア濃度は、上記エミッタ層のキャリア濃度よりも低い請求項１または２記載のＨＢＴ用エピタキシャルウエハである。
【００１４】
請求項４の発明は、請求項１〜３いずれかに記載されたＨＢＴ用エピタキシャルウエハを用い、上記導電層に、上記ノンアロイエミッタ層と接触するエミッタ電極を埋め込んだＨＢＴである。
【発明の効果】
【００１５】
本発明によれば、プロセスが容易で電流利得の高いＨＢＴが得られるという優れた効果を発揮する。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好適実施の形態を添付図面にしたがって説明する。
【００１７】
図１は、本発明の好適実施の形態を示すＨＢＴ用エピタキシャルウエハの断面図である。
【００１８】
図１に示すように、本実施の形態に係るＨＢＴ用エピタキシャルウエハ１は、例えば、分子線エピタキシー（ＭＢＥ）法や有機金属エピタキシー（ＭＯＶＰＥ）法を用いて、図示しない基板上に複数層のエピタキシャル層を形成して作製される。
【００１９】
このＨＢＴ用エピタキシャルウエハ１は、基板上に、順にサブコレクタ層２、コレクタ層３、ベース層４、ベース層４とは異なる材料からなるエミッタ層５、エミッタ層５よりもキャリア濃度が高いノンアロイエミッタ層６、そのノンアロイエミッタ層６の一部を空乏化すべく、エミッタ層５とは極性が異なる導電層７を形成したものである。
【００２０】
ＨＢＴ用エピタキシャルウエハ１では、コレクタ層３／ベース層４／エミッタ層５の各領域間で、ｎ／ｐ／ｎ接合、あるいはｐ／ｎ／ｐ接合が形成され、ベース層４とエミッタ層５の接合はヘテロ接合となる。本実施の形態では、ｎ／ｐ／ｎ接合が形成される例で説明する。
【００２１】
より詳細には、基板として、半絶縁性のＧａＡｓ基板を使用する。サブコレクタ層２は、必要に応じて形成され、コレクタ抵抗を小さくする働きをする。サブコレクタ層２としては、ｎ型ドーパント（ＧａＡｓ中のＳｉなど）を高濃度（例えば、キャリア濃度３×１０18ｃｍ-3）に添加したｎ+ 型ＧａＡｓを使用する。
【００２２】
コレクタ層３としては、低濃度（例えば、キャリア濃度１×１０16ｃｍ-3）のｎ- 型ＧａＡｓを使用する。ベース層４としては、ｐ型でドーピングが高濃度（例えば、キャリア濃度が４×１０19ｃｍ-3）のｐ+ 型ＧａＡｓを使用する。エミッタ層５としては、ベース層４よりもバンドギャップエネルギーの大きな材料であるｎ型ＩｎＧａＰ（例えば、キャリア濃度３×１０17ｃｍ-3）を使用する。
【００２３】
ノンアロイエミッタ層６は、エミッタ抵抗を小さくする働きをし、合金（アロイ）化熱処理することなく後述するエミッタ電極を形成するための層である。ノンアロイエミッタ層６としては、主材料であるＧａＡｓに対してバンドギャップエネルギーの小さなＩｎＧａＡｓで、ｎ型ドーパント（Ｓｉ、Ｓｅ、Ｔｅなど）を高濃度（例えば、キャリア濃度２×１０19ｃｍ-3）に添加したｎ+ 型ＩｎＧａＡｓを使用する。
【００２４】
導電層７はｐ型導電層である。導電層７としては、ｐ型ドーパント（Ｃ、Ｚｎ、Ｍｇなど）を高濃度（例えば、キャリア濃度２×１０19ｃｍ-3）に添加したｐ+ 型ＧａＡｓを使用する。
【００２５】
導電層７のキャリア濃度は、エミッタ層５のキャリア濃度（ｎ型濃度）よりも低く調整される。これは、ＨＢＴ用エピタキシャルウエハ１を用いて後述するＨＢＴを作製した際、導電層７がベース・エミッタ間の電流のリークパスとなるのを防止するためである。
【００２６】
導電層７のキャリア濃度と膜厚の積（キャリア濃度×膜厚）であるｎ・ｄ積（導電層）と、ノンアロイエミッタ層６のキャリア濃度と膜厚の積であるｎ・ｄ積（ノンアロイエミッタ層）とは、ほぼ一致させる（ｎ・ｄ積（導電層）／ｎ・ｄ積（ノンアロイエミッタ層）＝約１にする）とよい。
【００２７】
これは、ＨＢＴ用エピタキシャルウエハ１を用いてＨＢＴを作製した際、ｎ・ｄ積（導電層）とｎ・ｄ積（ノンアロイエミッタ層）とを一致させると、ＨＢＴの電流利得が最大になるからである。通常、ノンアロイエミッタ層６はエミッタ層５に比べて１００倍程度高いキャリア濃度とするため、ノンアロイエミッタ層６のｎ・ｄ積に合わせて導電層７のｎ・ｄ積を設計するのが好適である。
【００２８】
次に、ＨＢＴ用エピタキシャルウエハ１を用いて作製したＨＢＴを説明する。
【００２９】
図２に示すように、まず、フォトエッチングなどによって図１のＨＢＴ用エピタキシャルウエハ１の各層を選択的にエッチングし、ＨＢＴ用エピタキシャルウエハ１を所定形状に加工する。ただし、図２では、サブコレクタ層が形成されていないＨＢＴ用エピタキシャルウエハ１を用いた。
【００３０】
より詳細には、コレクタ層３、ベース層４、エミッタ層５を各断面の幅が段階的に狭くなる形状にし、エミッタ層５、ノンアロイエミッタ層６、導電層７を各断面の幅が等しくなる形状に加工する。さらに導電層７の一部をエッチングし、ノンアロイエミッタ層６の上面の一部を露出させる。
【００３１】
ＨＢＴ用エピタキシャルウエハ１を所定形状に加工した後、各電極が互いに絶縁されるように、コレクタ層３上にコレクタ電極２２を形成し、ベース層４上にベース電極２３を形成する。サブコレクタ層が形成されたＨＢＴ用エピタキシャルウエハ１を用いる場合には、サブコレクタ層上にコレクタ電極を形成する。さらに、露出したノンアロイエミッタ層６の上面の一部と導電層７の上面とを覆うように、断面が下に凸状のエミッタ電極２４を形成すると、ＨＢＴ２１が得られる。
【００３２】
このＨＢＴ２１は、エミッタ電極２４の下面がノンアロイエミッタ層６と接触し、かつ導電層７にエミッタ電極２４の下部が埋め込まれている。言い換えれば、ＨＢＴ２１は、エミッタ電極２４の下部の両脇に導電層７が挿入されている。
【００３３】
ＨＢＴ２１は、エミッタ接地の場合、コレクタ電極２２に正の電圧を印加し、ベース電極２３よりベース電流を信号入力として流すことで、出力となるコレクタ電流を制御する。
【００３４】
本実施の形態の作用を説明する。
【００３５】
ＨＢＴ用エピタキシャルウエハ１は、ｎ型のノンアロイエミッタ層６の一部を空乏化すべく、ノンアロイエミッタ層６上に、ｎ型のエミッタ層５とは極性が異なるｐ型の導電層７を形成した点に特徴がある。ＨＢＴ用エピタキシャルウエハ１では、ノンアロイエミッタ層６と導電層７の接合がｐｎ接合となるので、ノンアロイエミッタ層６と導電層７の境界部が空乏化される。
【００３６】
このＨＢＴ用エピタキシャルウエハ１を用いて、図２のＨＢＴ２１を作製すれば、ノンアロイエミッタ層６内に、エミッタ電極２４とノンアロイエミッタ層６が接触する両脇から空乏層ｓが侵入し、実効的なエミッタ面積、すなわち、エミッタ電極２４とエピタキシャル面であるノンアロイエミッタ層６の上面との接触面積が小さくなる。
【００３７】
つまり、ＨＢＴ２１は、実効的なエミッタ面積が小さくなることで、実効的に小さなエミッタ電極２４が得られるため、上述したように、同一のベース・エミッタ間電圧に対してエミッタ周辺の電界強度を大きくすることができ、その結果大きな増幅率や高い電流利得を得ることができる。
【００３８】
このｐ型の導電層７は、エミッタ層５のｎ型濃度よりも低く調整されるため、エミッタ層５との補償により完全に空乏化し、導電層７がベース・エミッタ間の電流のリークパスとならない。
【００３９】
このように、ＨＢＴ用エピタキシャルウエハ１の作製時には、通常のノンアロイエミッタ層６上に導電層７を形成し、ＨＢＴ２１作製時には、通常のエミッタ層５の加工、ノンアロイエミッタ層６の加工に加え、導電層７をフォトエッチングなどの低コストで簡単な方法で適宜加工してエミッタ電極２４を形成すればＨＢＴ２１が得られるので、エミッタ形成プロセスが容易になる。
【００４０】
したがって、ＨＢＴ用エピタキシャルウエハ１を用いれば、実効的なエミッタ面積を小さくするためのエミッタ形成プロセスが簡便化されるので、低コスト、高スループットで高性能（増幅率が大きく、電流利得が高い）のＨＢＴ２１が得られる。
【００４１】
また、ＨＢＴは正孔と電子の再結合が起こるエミッタ電極付近の温度が高くなりやすく、これがデバイスの信頼性を低下させる原因となっているが、ＨＢＴ２１では、従来のＨＢＴに比べ、エミッタ電極２４とエピタキシャル面（ノンアロイエミッタ層６の上面、導電層７の下面及び側面）との接触面積を大きくすることができるため、エミッタ電極２４による放熱の寄与が大きい。このため、ＨＢＴ２１はデバイスの信頼性が高い。
【００４２】
ここで、ｎ・ｄ積（導電層）とｎ・ｄ積（ノンアロイエミッタ層）とをほぼ一致させる理由について説明する。
【００４３】
図３は、ｎ・ｄ積（導電層）／ｎ・ｄ積（ノンアロイエミッタ層）を横軸にとり、ＨＢＴ用エピタキシャルウエハ１を用いて作製したＨＢＴ２１の電流利得を縦軸にとってプロットしたものである。ただし、図３では、（電流利得）＝（コレクタ電流（出力））／（ベース電流（入力））であり、導電層７が形成されていない場合を１００とした相対値で示した。
【００４４】
図３に示すように、導電層７とノンアロイエミッタ層６のｎ・ｄ積が一致する（ｎ・ｄ積（導電層）／ｎ・ｄ積（ノンアロイエミッタ層）＝１）付近で電流利得は最大になる。しかし、これを超えると導電層７によりベース・エミッタ間の電流のリークが起こるため、電流利得は急激に低下し始める。さらに、ｎ・ｄ積（導電層）／ｎ・ｄ積（ノンアロイエミッタ層）が１．２５を超えると、電流利得は導電層７がない場合よりも低い１００未満となる。
【００４５】
上記実施の形態では、コレクタ層／ベース層／エミッタ層がｎ／ｐ／ｎ接合の例で説明したが、コレクタ層／ベース層／エミッタ層がｐ／ｎ／ｐ接合の場合には、ｐ型のノンアロイエミッタ層、ｎ型の導電層を使用する。この場合にも、上述と同様の作用効果が得られる。
【００４６】
また、図１のＨＢＴ用エピタキシャルウエハ１は、ＨＢＴ用エピタキシャルウエハ１の上方にエミッタ層５が形成されたエミッタアップの例で説明したが、ＨＢＴ用エピタキシャルウエハの上方にコレクタ層が形成されたコレクタアップのＨＢＴ用エピタキシャルウエハを用いる場合には、サブコレクタ層上に、コレクタ層とは極性が異なる導電層を形成してもよい。このＨＢＴ用エピタキシャルウエハを用いて、上述と同様にしてＨＢＴを作製すれば、実効的に小さなコレクタ電極が得られる。
【図面の簡単な説明】
【００４７】
【図１】本発明の好適実施の形態を示すＨＢＴの模式断面図である。
【図２】本発明の好適実施の形態を示すＨＢＴ用エピタキシャルウエハの断面図である。
【図３】ｎ・ｄ積（導電層）／ｎ・ｄ積（ノンアロイエミッタ層）と電流利得の関係を示す図である。
【図４】背景技術のＨＢＴの模式断面図である。
【符号の説明】
【００４８】
１  ＨＢＴ用エピタキシャルウエハ
３  コレクタ層
４  ベース層
５  エミッタ層
６  ノンアロイエミッタ層
７  導電層
【図１】
2005340606.tif 000003
【図２】
2005340606.tif 000004
【図３】
2005340606.tif 000005
【図４】
2005340606.tif 000006