(57)【要約】【課題】  基材表面にＤＬＣ膜を厚く成膜し、膜内の残留応力を低減させること。【解決手段】  コーティング対象となる基材を炭化水素系ガスで満たされた真空容器内に設置し、基材にパルスＲＦ電圧と負極性の高電圧ＤＣパルス電圧を交互に印加し、パルスＲＦ電圧の印加終了後にＤＣパルス電圧を印加し、前記ＤＣパルス電圧の波高値電圧をグロー放電に移行するしきい値電圧に設定する。そして、前記炭化水素系ガスはトルエンガス、ガス圧力は０.１〜２Ｐａとし、前記パルスＲＦ電圧の印加終了後、１０〜５０μｓ経過した後にＤＣパルス電圧を印加する。コーティングされた基材の残留応力が０〜０．５ＧＰａであるＤＬＣ成膜物。膜厚が１〜４０μｍであるＤＬＣ成膜物。【選択図】        図６
2005281727.tif 000002
【特許請求の範囲】
【請求項１】
コーティング対象となる基材を炭化水素系ガスで満たされた真空容器内に設置し、
基材にパルスＲＦ電圧と負極性の高電圧ＤＣパルス電圧を交互に印加し、
パルスＲＦ電圧の印加終了後にＤＣパルス電圧を印加し、
前記ＤＣパルス電圧の波高値電圧をグロー放電に移行するしきい値電圧に設定としたことを特徴とするＤＬＣ成膜物の製造方法。
【請求項２】
前記炭化水素系ガスは、トルエンガスである請求項１記載のＤＬＣ成膜物の製造方法。
【請求項３】
前記炭化水素系ガスのガス圧力は、０.１〜２Ｐａである請求項１記載のＤＬＣ成膜物の製造方法。
【請求項４】
前記パルスＲＦ電圧の印加終了後、１０〜５０μｓ経過した後に、
前記ＤＣパルス電圧を印加する請求項１記載のＤＬＣ成膜物の製造方法。
【請求項５】
前記炭化水素系ガスはトルエンガス、ガス圧力は０.１〜２Ｐａとし、前記パルスＲＦ電圧の印加終了後、１０〜５０μｓ経過した後にＤＣパルス電圧を印加することを特徴とする請求項１記載のＤＬＣ成膜物の製造方法。
【請求項６】
コーティングされた基材の残留応力が０〜０.５ＧＰａであるＤＬＣ成膜物。
【請求項７】
コーティングされた基材の残留応力が０.１〜０.５ＧＰａであるＤＬＣ成膜物。
【請求項８】
コーティングされた基材の残留応力が０であるＤＬＣ成膜物
【請求項９】
コーティングされた基材の膜厚が１〜４０μｍであるＤＬＣ成膜物。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、工業および医用部材の耐摩擦摩耗特性を向上させる表面加工技術に関するものである。
【背景技術】
【０００２】
工業用に利用されるダイヤモンド状カーボン「ＤＬＣ（Diamond-Like Carbon）」膜は、ＰＶＤ法もしくはＣＶＤ法によるドライコーティング技術で作製されている。図８に現在用いられているＣＶＤ法によるＤＬＣ膜作製装置（従来例１）の構成を示す。この装置では真空容器１１の内部にフィードスルー１６を介してＤＬＣ膜がコーティングされる基材１が設置されている。真空容器１１の上部にはＲＦ入射窓２３とアンテナ２４が設けられ、アンテナ２４には整合器２２ａを介してＲＦ電源２１ａが接続され、フィードスルー１６には整合器２２ｂを会してＲＦ電源２１ｂが接続されている。
【０００３】
また、真空容器１１の内部にはボンベ１７からトルエンガスが供給されている。アンテナ２４から真空容器１１の内部に放射された電磁波はトルエンガスを電離し、プラズマ化する。一方、基材１にはＲＦ電源２１ｂにより高周波電圧が印加されるため、プラズマから基材１に向かって高エネルギーを持つイオンが引き出される。基材１表面にはプラズマ中で生成されるラジカルがイオンとともに到達するため、熱非平衡状態で化学反応が起き、ＤＬＣ膜が作製される。
【０００４】
また、本願の発明者は、先に共通のフィードスルーを介してプラズマ発生電源と高電圧パルス発生用電源とにより、基材に高周波パルスと負の高電圧パルスとを重畳的に印加する表面改質装置および改質方法を開発している（従来例２）。（特開２００１−２６８８７公報参照）。この従来例２は、基材の外形に沿ってプラズマを発生させる一方、該基材に負の高電圧パルスを印加することにより、前記プラズマ中のイオンを誘引させて基材に注入する誘引注入および基材に薄膜を形成する誘引堆積並びに基材をスパッタクリーニングする誘引衝突を行うものである。
【特許文献１】特開２００１−２６８８７公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来例１で作製されたＤＬＣ膜は、残留応力が圧縮方向に約１０Ｇｐａもあり、１０μｍ以上の厚膜コーティングやＤＬＣとの親和性が良くない基材へのコーティングが困難であった。
【０００６】
本発明は前記従来例２の装置を用いて、基材表面にＤＬＣ膜を厚く成膜すると共に膜内の残留応力を低減させることができるＤＬＣ成膜物の製造方法およびＤＬＣ成膜物を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の第１の課題解決手段は方法であり、コーティング対象となる基材を炭化水素系ガスで満たされた真空容器内に設置し、基材にパルスＲＦ電圧と負極性の高電圧ＤＣパルス電圧を交互に印加し、パルスＲＦ電圧の印加終了後にＤＣパルス電圧を印加し、前記ＤＣパルス電圧の波高値電圧をグロー放電に移行するしきい値電圧に設定としたことである。
【０００８】
第２の課題解決手段は方法であり、第１の方法に加え、前記炭化水素系ガスは、トルエンガスである。
【０００９】
第３の課題解決手段は方法であり、第１の方法に加え、前記炭化水素系ガスのガス圧力は、０.１〜２Ｐａである。
【００１０】
第４の課題解決手段は方法であり、第１の方法に加え、前記パルスＲＦ電圧の印加終了後、１０〜５０μｓ経過した後に、前記ＤＣパルス電圧を印加することである。
【００１１】
第５の課題解決手段は方法であり、第１の方法に加え、前記炭化水素系ガスはトルエンガス、ガス圧力は０.１〜２Ｐａとし、前記パルスＲＦ電圧の印加終了後、１０〜５０μｓ経過した後にＤＣパルス電圧を印加することである。
【００１２】
第６の課題解決手段はＤＬＣ成膜物であり、コーティングされた基材の残留応力が０〜０.５ＧＰａである。
【００１３】
第７の課題解決手段はＤＬＣ成膜物であり、コーティングされた基材の残留応力が０.１〜０.５ＧＰａである。
【００１４】
第８の課題解決手段はＤＬＣ成膜物であり、コーティングされた基材の残留応力が０である。
【００１５】
第９の課題解決手段はＤＬＣ成膜物は、コーティングされた基材の膜厚が１〜４０μｍである。
【００１６】
このように、本発明のＤＬＣ成膜物の製造方法は、少なくとも一以上の炭化水素系ガスを用いて、パルスプラズマによる、イオン注入プロセスと成膜プロセスとを組み合わせた複合プロセスによって、基材表面にＤＬＣ膜を成膜する。また、その複合プロセスの前にパルスプラズマによる表面調整プロセスを設けてもよい。
【００１７】
プラズマ発生用高周波電源と高電圧パルス発生用電源とを、共通のフィールドスルーを介してチャンバー内の基材に接続しておき、前記プラズマ発生用高周波電源から基材に高周波パルス（パルスＲＦ電圧）を印加して基材の外形に沿って周囲にプラズマを発生させるのである。
【００１８】
そして、そのプラズマ中またはアフターグロープラズマ中に、高電圧パルス発生用電源から基材に負の高電圧パルス（ＤＣパルス電圧）を少なくとも１回印加し、かつ、これら高周波パルスの印加と負の高電圧パルスの印加とを繰り返し行うのである。なお、この高周波パルスの印加と高電圧パルスの印加との繰り返し数は、例えば１００回／秒〜５０００回／秒程度である。
【００１９】
高周波パルス幅を２〜２００μｓの短パルスとし、好ましくは、５〜２０μｓの短パルスとする。高電圧パルス幅を０.２〜５０μｓの短パルスとし、好ましくは、１〜５μｓの短パルスとする。前記高周波パルスの印加後１０〜５０μｓ経過した後に高電圧パルスを印加する。
【００２０】
パルスプラズマによるイオン注入プロセスおよび初期成膜段階での高電圧パルスの電圧を初期成膜段階以後の成膜段階における高電圧パルスの電圧よりも高く設定し、かつ前記高周波パルスと高電圧パルスの印加の繰り返し数を、前記初期成膜段階後の成膜段階でより多くしてもよい。
【００２１】
パルスプラズマイオン注入プロセスおよび初期成膜段階における高電圧パルスの電圧をマイナス（−）２０ｋＶに設定し、それ以後の成膜段階における前記電圧をマイナス１０ｋＶに設定する。
【００２２】
少なくともパルスプラズマイオン注入プロセスの後期から初期成膜段階の前期にかけて、不純物としてシランカップリング用剤を加える。シランカップリング用剤としては、例えばアルコキシド系のものが挙げられ、ヘキサメチルジシロキサン（ＨＭＤＳＯ），テトラメチルシラン（ＴＭＳ），テトラエトオキシシリコン（ＴＥＯＳ）等が挙げられる。特に前記ヘキサメチルジシロキサンが最も好適であり、またこの場合、成膜プロセスにおける初期成膜段階でのチャンバー内のガス圧を０.３〜０.５Ｐａとし、その後の成膜段階でのガス圧を０.８〜３Ｐａとするのが好ましい。
【００２３】
表面調整用ガスとして、アルゴンとメタンあるいは更に水素を含む混合ガスを用いる。パルスプラズマイオン注入用ガスとしてメタンガスを用いる。成膜用ガスとしてアセチレン，プロパン，ブタン，ヘキサン，ベンゼン，クロルベンゼン，トルエンからなる群より選ばれた一以上のガスを用いる。
【００２４】
即ち、前記表面調整用ガスのうち、分子量の大きいアルゴンガスにおける分子衝突により、基材表面をクリーニングすると共に、メタンガスにおける炭素原子および水素原子の基材表面への付着により表面調整を行う。
【００２５】
そして、パルスプラズマイオン注入用ガスとしてメタンガスを用いて、炭素単原子を基材に注入した後、成膜用ガスとしてアセチレン，プロパン等の炭素２原子分子以上を基材に衝突させて成膜するのである。
【００２６】
パルスプラズマイオン注入用ガスとしてメタンガスを用いる前に、窒素ガスを用いても良い。この場合、基材に注入された窒素原子は、その後に注入される炭素原子が基材中に拡散するのを防止する機能を有する。
【００２７】
前記基材には、ＤＬＣ成膜が必要なあらゆる完成品や部品等が含まれ、具体的には試作用金型，工具，ハードディスク，半導体製造用部品，ゴルフクラブヘッドおよび自動車部品等が挙げられる。
【００２８】
基材は金属（鉄など）等の導電性材料の他、プラスチック，ゴムおよびセラミックス等の絶縁性材料であっても良い。
【００２９】
また、基材を低融点合金、例えば、亜鉛合金，アルミニウム合金，マグネシウム合金とすることができる。本発明の成膜方法では、基本的にパルスプラズマによって、イオン注入およびＤＬＣ成膜の各プロセスを行うため、成膜中における基材の温度を低く抑えることが可能となり、低融点合金へのＤＬＣ成膜が実現し得る。
【００３０】
基材が絶縁性材料である場合に、該基材を導電性材料からなるホルダーに保持した状態で各処理を行う。
【００３１】
ＤＬＣ成膜物は、基材の表面にＤＬＣ膜が直接成膜されたＤＬＣ成膜物であって、基材の表面から所定深さまでに炭素原子が注入され、基材とＤＬＣ膜との界面には注入原子と炭素原子との傾斜層が形成され、前記基材中の注入原子とＤＬＣ膜の炭素原子とが共有結合されており、ＤＬＣ膜中の炭素原子が整列されているものである。
【発明の効果】
【００３２】
本発明によれば、負極性の高電圧ＤＣパルス電圧の波高値電圧の大きさを、ＤＣパルス電圧によりグロー放電が生じるしきい値電圧と一致させることで、ＤＬＣ膜の残留応力を極めて小さくすることができるとともに、１０μｍ以上の厚膜コーティングやＤＬＣとの親和性が良くない基材へのコーティングも可能となる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施態様を図に示す一実施例に基づき説明する。
図１において、本装置では真空容器１１の内部にフィードスルー１６を介してＤＬＣ膜がコーティングされる基材１が設置されている。真空容器１１には原料ガスとなるトルエンガスがガス供給槽１７に供給され、その内部はガス圧力が０.１〜２Ｐａの範囲に設定されている。フィードスルー１６には整合器１３を介してパルスＲＦ電圧を発生するパルスＲＦ電源１２が接続され、基材１に負極性のＤＣパルス電圧を印加するための高電圧パルス電源３がフィルタ１４を介して接続されている。ここで、フィルタ１４はパルスＲＦ電圧が高電圧パルス電源３に侵入しないように保護するためのものである。パルスＲＦ電源１３と高電圧パルス電源３の動作は同期信号発生器１５により制御される。
【００３４】
図２に示すように、重畳装置９は、フィードスルー１６と高電圧パルス発生用電源３との間を結合すると共に、パルスＲＦ電源（プラズマ発生用電源）１２と高電圧パルス電源（高電圧パルス発生用電源）３との相互干渉を阻止する結合・相互干渉阻止回路１９と、プラズマ発生用電源１２と基材１とのインピーダンスを整合する整合回路部１７とから構成されている。
【００３５】
結合・相互干渉阻止回路１９は、高電圧パルスによりアーク放電を生じさせ、回路を導通するためのギャップＧ１，プラズマ発生用電源１２からの高周波電力が高電圧パルス発生用電源３に影響するのを阻止するためのダイオードＤおよびコイルＬ１，更に高電圧パルス発生用電源３の高電圧パルスがプラズマ発生用電源１２に影響しないようにするための抵抗Ｒおよび保護ギャップＧ２を有する。なお、前記ギャップＧ１は、パルス印加電圧が低い場合には、短絡して使用することがある。この重畳装置９における結合・相互干渉阻止回路１９は、ダイオードＤのカソード側が高電圧パルス発生用電源３に接続されている。また、抵抗Ｒの非接地側端が同軸ケーブル１８により、プラズマ発生用電源１２に接続されている。また、前記ダイオードＤは省略しても良い。
【００３６】
整合回路部１７は、共振用可変コンデンサＣ１と、インピーダンス変換用コンデンサＣ２と、高耐圧コンデンサＣ３と、コイルＬ２とから構成されている。前記コンデンサＣ２は前記抵抗Ｒに並列に接続されているので、非接地側端がやはり同軸ケーブル１８により、プラズマ発生用電源１２に接続されている。
【００３７】
高耐性コンデンサＣ３のギャップＧ１側における端子は、フィードスルー１６および基材１側のギャップＧ１導体に接続されている。
【００３８】
前記プラズマ発生用電源１２は、ＣＰＵ（整合器）１３による制御に基づいて基材１に高周波パルスを印加するものである。また高電圧パルス発生用電源３は、ＣＰＵ１３による制御に基づいて基材１に負の高電圧パルスを印加するものである。
【００３９】
作製されたＤＬＣ膜の残留応力を図５に示す片持ち梁法で測定した。この測定方法は、短冊状の基材をホルダーで支持し、この試料を湾曲させて残留応力を計測するのである。その結果が図６のグラフであり、横軸にＤＣパルス電圧の波高値電圧ＶPP（ｋＶ），縦軸に残留応力σ（ＧＰａ）をとったものである。測定に用いた際の基材は厚さ０.５ｍｍの石英基板（ヤング率７６.２ＧＰａ，ポアソン比０.１４）であり、この基板を装置内に設置しその表面にＤＬＣ膜を作製した。このときの成膜条件は、ガス圧力が０.５Ｐａであった。
【００４０】
電源供給条件は図４に示すように、パルスＲＦ電圧の入力電圧，電力およびパルス幅がそれぞれ１〜２ｋＶ，１００Ｗおよび５０μｓであり、ＤＣパルス電圧のパルス幅が５μｓであった。また、パルスＲＦ電圧の出力周波数１３.５６ＭＨｚ，繰り返し発振周波数５００Ｈｚであり、ＤＣパルス電圧はパルスＲＦ電圧の立ち下がりから５０μｓ後に印加した。そして、パルスＲＦ電圧の印加と、ＤＣパルス電圧の印加との組を３６０万回にわたり、繰り返した（合計２時間）。
【００４１】
図６から分かるように、ＤＬＣ膜の残留応力σはＤＣパルス電圧の波高値電圧ＶPPを変化させると、｜ＶPP｜が０から５ｋＶまでの領域で、残留応力σは０.２７ＧＰａからほぼ直線的に０.２，０.１と低下し、５ｋＶ〜７ｋＶの領域では残留応力σは零（０）となり、もしくは限りなく零に近づく。
【００４２】
即ち、｜ＶPP｜＜７ｋＶの領域（イオン注入領域）では、ＶPPの絶対値が増加するに伴って減少し、ＶPP＝−５ｋＶではσ＝０ＧＰａとなった。一方、｜ＶPP｜＞７ｋＶの領域（グロー放電領域）になると、ＶPPの絶対値が大きくなるとともに残留応力σも増大した。この領域では、図３で基材近傍でのプラズマの挙動を示すように、シース領域５で起こるイオンの加速作用によるイオン電流よりも、基材から放出される二次電子による電子電流量の方が大きくなるため、基材近傍でグロー放電が生じてシースに加わる電圧が低下し、イオン注入の効果が減少する。
【００４３】
図７は、横軸にガス圧力ｐｇ（Ｐａ），縦軸にしきい値電圧Ｖｓｈ（ｋＶ）をとったグラフである。これから、ガス圧力を０.２Ｐａから２Ｐａまで増加させると、しきい値電圧は、ほぼ｜１２｜ｋＶから｜０.１｜ｋＶまで減少することが分かる。このグラフ線よりも上方は、グロー放電領域、下方はイオン注入領域と考えられる。そして、このグラフ線の近傍領域（境界領域）で、イオン注入効率が最も良い。
【００４４】
また、前記電源供給条件（図４）で得られた成膜物の膜厚さは０.５μｍ，成膜運転時の温度は約１００℃であった。このときのＤＬＣ成膜速度は約０.２５μｍ／ｈであった。そして、膜厚１μｍの場合は４時間、膜厚４０μｍの場合は１６０時間、成膜運転を行った。
【００４５】
本発明は前記した実施例や実施態様に限定されず、特許請求の範囲および範囲を逸脱せずに種々の変形を含む。
【産業上の利用可能性】
【００４６】
本発明は、ＤＬＣ成膜物の製造方法およびＤＬＣ成膜物に利用される。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施例に係る装置構成の全体図である。
【図２】図１の要部の電気回路図である。
【図３】図１の基材近傍での動作説明図である。
【図４】本発明の一実施例に係る動作シーケンス図である。
【図５】残留応力試験の一例を示す正面図である。
【図６】本発明の実施例に係る残留応力のパルス電圧依存性グラフ例図である。
【図７】本発明の一実施例に係る放電特性グラフ例図である。
【図８】従来のＤＬＣ膜作製装置を示す説明図である。
【符号の説明】
【００４８】
１  対象物（基材）
２  薄膜
３  高電圧パルス電源
４  プラズマ
５  シース
６  ラジカル
７  イオン
８  高電圧パルス電源
１１  真空容器
１２  パルスＲＦ電源
１３  整合器
１４  フィルタ
１５  同期信号発生器
１６  フィードスルー
１７  トルエンガスボンベ
２１ａ  ＲＦ電源
２１ｂ  ＲＦ電源
２２ａ  整合器
２２ｂ  整合器
２３  ＲＦ入射窓
２４  アンテナ
【図１】
2005281727.tif 000003
【図２】
2005281727.tif 000004
【図３】
2005281727.tif 000005
【図４】
2005281727.tif 000006
【図５】
2005281727.tif 000007
【図６】
2005281727.tif 000008
【図７】
2005281727.tif 000009
【図８】
2005281727.tif 000010