(57)【要約】      （修正有）【課題】多チャネルデータを多重化し、フレーム単位で伝送する場合、フレーム識別用パタンを付加して伝送されてきた。この場合、識別パタンとデータパタンとの誤識別を避けるため、パタンを複雑にし、このため回路および識別処理が複雑になっていた。このため、より単純な回路と識別処理で多チャネル伝送を可能にする手段の実現を目的とした。【解決手段】ｎチャネルの１ビット量子化伝送を対象とし、データ部分の各チャネルが論理“１”の場合は多重化後のチャネル長の１／ｎ以下のパルス幅の孤立パルスを当該チャネルに割り当て、論理“０”の場合は無信号とし、上記のフレームの識別パタンとしてはこのデータ孤立パルスよりは十分に広いパルス幅の孤立パルスをフレーム先頭位置にダミーデータとして配置する構成とした。【選択図】図１
2005303820.tif 000002
【特許請求の範囲】
【請求項１】
１ビットデータの複数チャネルを並列入力し、該各チャネルのデータを時間圧縮して時間軸上で多重化し、予め定められたチャネル数を１纏めとしてフレームを構成し、該フレームはフレーム先頭部を識別するため第１のチャネルであるダミーデータが設定されているダミーチャネルと、第２以降のチャネルである前記複数チャネルの入力データがそれぞれ書き込まれる複数のデータチャネルとから構成されており、該フレームにより前記複数チャネルの１ビット量子化伝送信号を生成する信号多重回路において、
ｎを正の整数として、ｎ個のチャネルのデータを入力するｎ個の入力端子と、前記ダミーチャネル設定用のダミーデータとして常時論理“１”を入力するためのダミーデータ入力端子との合計（ｎ＋１）個の入力端子を有し、
前記（ｎ＋１）個の入力端子から入力された入力信号のうち、ｎ個のチャネルの入力データの論理“１”のデータを前記時間圧縮後の１チャネル長の１／（ｎ＋１）以下の時間長を有する孤立パルスに符号化し、前記フレームの先頭部に配置されフレーム同期用となるダミーチャネルに対しては常時論理“１”で、前記チャネル長の１／（ｎ＋１）以下の時間長を有する孤立パルスよりは予め定められた時間長以上に長くかつ前記１チャネル長よりは短い時間長の孤立パルスを生成する符号化手段と、
前記符号化手段で符号化された各チャネルのデータを前記時間圧縮して時間軸上で多重化し、かつ前記フレームの先頭部分に前記ダミーチャネルを配置し、前記ダミーチャネルの後続チャネルとして残りのデータチャネルを予め定められた順序で配列する多重化手段と、
前記符号化手段で前記各チャネルの前記孤立パルスを生成する論理処理をおこない、前記多重化手段で前記ダミーチャネルを先頭に前記残りのチャネルを時間圧縮して予め定められた順序で配列して前記フレームを形成するタイミング設定を行うため外部から供給されるクロック入力を処理するクロック分周手段と
を有することを特徴とする信号多重回路。
【請求項２】
請求項１に記載の信号多重回路において、
前記符号化手段は、前記第１のチャネルに書き込む第１のデータを入力する第１のデータ入力端子と、
前記第２のチャネルに書き込む第２のデータを入力する第２のデータ入力端子と、
クロック信号を入力するクロック入力端子とを有し、
前記第１のデータは前記ダミーデータではなく、前記第１および前記第２のデータは何れも論理“０”または論理“１”により構成された有意な実データであり、
前記クロック信号は第１、第２および第３の従属接続されたＴフリップフロップからなる分周回路を有しており、該第１のＴフリップフロップは第１のクロックを出力し、該第２のＴフリップフロップは第２のクロックを出力し、該第３のＴフリップフロップは第３のクロックを出力し、
前記第１のデータと前記第２のクロックとを第１の２入力ＡＮＤ回路の入力端子それぞれに入力し、
前記第２のデータと、前記第１のクロックと、前記第３のクロックをインバータ回路で極性反転した第４のクロックとを第１の３入力ＡＮＤ回路の各入力端子に入力し、
前記第１の２入力ＡＮＤ回路出力および前記第１の３入力ＡＮＤ回路出力を２入力マルチプレクサに入力し、前記第３のクロックで該マルチプレクサの切り替えを制御する
ことを特徴とする信号多重回路。
【請求項３】
請求項１に記載の信号多重回路において、
前記各チャネルの孤立パルスが当該チャネルの先頭位置に配置するタイミングを生成するクロック分周手段を有している
ことを特徴とする信号多重回路。
【請求項４】
請求項１に記載の信号多重回路において、
入力クロックの１／２分周の正逆両相および１／４分周の正逆両相のクロック生成手段を有し、前記ダミーチャネルを除く残りのデータチャネル内では互いに異なる位置で、かつ前記異なる位置は前記各チャネル毎に固有の位置として固定されている位置にそれぞれ孤立パルスを配置するクロック分周手段を有する
ことを特徴とする信号多重回路。
【請求項５】
ｎを正の整数とし、時間軸上で多重化されたｎ個のデータチャネルと、該ｎ個の入力データの纏まりとしてのフレームの先頭部を識別するフレーム同期用のダミーチャネルとの合計（ｎ＋１）個のチャネルで構成されたフレームを有する受信信号から各データチャネルのデータを元の前記多重化前の各チャネルに分離する信号分離回路であって、
前記フレームにおいて、ｎ個のデータチャネルにおいて論理“１”のデータを有するチャネルは、多重化後の１チャネル当たりの長さの１／（ｎ＋１）以下の時間長を有する孤立パルスを有し、前記ダミーチャネルに対しては、前記データチャネルの孤立パルスよりも時間長の長い孤立パルスを有する構成であり、
前記受信信号入力データとして一時保持するラッチ手段と、
前記ラッチされた入力データを所定の時間遅延を与える遅延手段と、
前記遅延を与える前後の孤立パルスの時間長の比較から時間長の長い孤立パルスを有する前記ダミーチャネルの検出を行うパルス幅検出手段と、
多重化された各データチャネルのデータを抽出するためのマスクとなる信号を生成するためのマスク生成手段と、
前記マスク生成手段により得られたマスク信号から時間軸上の各データチャネルに対応した位置に前記マスク信号をそれぞれ配置するための位相差調整手段と、
前記位相差調整手段により生成された前記各データチャネルの位置に対応した前記各マスク信号を用いて各データチャネルのデータを抽出する抽出手段と
を有することを特徴とする信号分離回路。
【請求項６】
請求項５に記載の信号分離回路において、
前記受信信号は第１および第２の２チャネルを多重化した信号であり、
クロックは入力クロックを第５のクロックとし、第４のＴフリップフロップにより１／２分周したクロックを第６のクロックとし、
前記ラッチ手段は多重化されたデータ入力をラッチする第１のＤフリップフロップ回路と、該第１のＤフリップフロップ回路の出力を第５のクロックの１周期分遅延する第２のＤフリップフロップ回路とを有し、
前記第１および第２のＤフリップフロップ回路出力をそれぞれ第２の２入力ＡＮＤ回路の入力端子にそれぞれ入力し、
前記第２の２入力ＡＮＤ回路出力のパルス時間長を伸張する第５のＴフリップフロップ回路を有し、
入力側と出力側とをそれぞれ排他的論理和回路の入力端子に接続し、
前記排他的論理和回路の出力を前記第１のチャネルの出力とし、
前記排他的論理和回路出力を前記第２のクロックで駆動される２段従属接続された初段側である第３のＤフリップフロップ回路の入力端子に接続し、
終段側である第４のＤフリップフロップ出力と、前記第２のＤフリップフロップの出力とを前記第２のチャネルとして出力とする
ことを特徴とする信号分離回路。
【請求項７】
請求項２に記載の２チャネル多重信号の信号分離を行う請求項６に記載の信号分離回路において、
前記第３および第４のＤフリップフロップ回路の代わりに前記排他的論理和回路の出力を極性反転回路で極性反転し、前記第２の２入力ＡＮＤ回路の入力端子の一方に接続し、前記第２のＤフリップフロップ回路出力を前記第２の２入力ＡＮＤ回路の他の一方の入力端子に接続した
ことを特徴とする信号分離回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１ビット量子化伝送（１ビットデジタルパルス伝送）におけるデータ多重化伝送技術に係り、データを多重化する多重回路と多重化されたデータを各チャネルに分離する分離回路に関する。
【背景技術】
【０００２】
多チャネルのデジタル信号を多重化して伝送し、受信側で分離することは、信号伝送技術として広く用いられている。その技術の中でも、時分割多重分離と呼ばれ、図１５に示されるような多重分離動作を行う方式がよく使用されている。しかしながら、この方式では、多重分離のデータを環（サイクル）と見做した場合に、そのチャネルの順番は保持されるが、分離回路側で、どの端子にチャネルＡのデータが出力されるかを決めることは出来ない。図１５に示すように出力の物理位置は、電源のＯＮ，ＯＦＦ等によつて、電子回路を構成する電子デバイスの初期値の変化にともなつて変わつてしまう。つまり、ある場合は、図１６（ａ）のように各端子に対するチャネルの配列がＡ，Ｂ，Ｃ，Ｄの順序で正しく信号配置される場合もあるが、ある場合には、図１６（ｂ）のようにＣ，Ｄ，Ａ，Ｂの信号配置となったりする。これを回避するためには、下記「非特許文献１」に記載されているようにチャネル位置を示す独立したチャネル選択情報を付加することが必要となる。
【０００３】
このような状況を回避するための方法として、下記「非特許文献２」に記載されているＳＤＨ（同期デジタルハイアラーキー）伝送のフレーム同期の方法が知られている。これは、図１７に示すように多重化するデータ群をある長さのカプセルとしてフオーマツトを決めて伝送し、そのデータ群の先頭にヘッダ(header)や最後部(tailer)等の特定のデータ格納領域にデータの始まりまたは終りを示すマークとなる特別のパタンを用意し、回路を用いて複数回のパタンマッチを実行し、その実行回数において、headerまたはtailerを示すパタンが抽出されれば、そこをキーとしてデータの順番を決める方法がある。
【０００４】
しかしながら、この方法では、headerあるいはtailerの検出パタンがデータ中に含まれるパタンと偶然一致した場合には、定められたフォーマットの途中であるにも拘らず誤った検出をしてしまう。このため、前記マークとなる特別のパタンはある程度複雑にしておく必要があり、常にデータをあるフォーマットにカプセル化しなければならなかった。このため、伝送装置の構成が複雑になるという問題があつた。
【０００５】
【非特許文献１】デジタル・システムの設計（ＣＱ出版、ｐｐ．１２１−１２２）
【非特許文献２】Ｂ−ＩＳＤＮ絵解読本(オーム社、１４６頁)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以上のことから、本発明の目的は、簡易なデータフォーマットおよび回路構成にて、多重化されたデータ群の先頭位置を検知しながらデータの多重化および多重化されたデータの分離を実現するデジタルデータの多重回路および分離回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の請求項１においては、１ビットデータの複数チャネルを並列入力し、該各チャネルのデータを時間圧縮して時間軸上で多重化し、予め定められたチャネル数を１纏めとしてフレームを構成し、該フレームはフレーム先頭部を識別するため第１のチャネルであるダミーデータが設定されているダミーチャネルと、第２以降のチャネルである前記複数チャネルの入力データがそれぞれ書き込まれる複数のデータチャネルとから構成されており、該フレームにより前記複数チャネルの１ビット量子化伝送信号を生成する信号多重回路において、ｎを正の整数として、ｎ個のチャネルのデータを入力するｎ個の入力端子と、前記ダミーチャネル設定用のダミーデータとして常時論理“１”を入力するためのダミーデータ入力端子との合計（ｎ＋１）個の入力端子と、前記（ｎ＋１）個の入力端子から入力された入力信号のうち、ｎ個のチャネルの入力データの論理“１”のデータを前記時間圧縮後の１チャネル長の１／（ｎ＋１）以下の時間長を有する孤立パルスに符号化し、前記フレームの先頭部に配置されフレーム同期用となるダミーチャネルに対しては常時論理“１”で、前記チャネル長の１／（ｎ＋１）以下の時間長を有する孤立パルスよりは予め定められた時間長以上に長くかつ前記１チャネル長よりは短い時間長の孤立パルスを生成する符号化手段を有し、前記符号化手段で符号化された各チャネルのデータを前記時間圧縮して時間軸上で多重化し、かつ前記フレームの先頭部分に前記ダミーチャネルを配置し、前記ダミーチャネルの後続チャネルとして残りのデータチャネルを予め定められた順序で配列する多重化手段と、前記符号化手段で前記各チャネルの前記孤立パルスを生成する論理処理をおこない、前記多重化手段で前記ダミーチャネルを先頭に前記残りのチャネルを時間圧縮して予め定められた順序で配列して前記フレームを形成するタイミング設定を行うため外部から供給されるクロック入力を処理するクロック分周手段とを有する構成の信号多重回路について規定している。
【０００８】
請求項２においては、請求項１に記載の信号多重回路において、前記符号化手段は、前記第１のチャネルに書き込む第１のデータを入力する第１のデータ入力端子と、前記第２のチャネルに書き込む第２のデータを入力する第２のデータ入力端子と、クロック信号を入力するクロック入力端子とを有し、前記第１のデータは前記ダミーデータではなく、前記第１および前記第２のデータは何れも論理“０”または論理“１”により構成された有意な実データであり、前記クロック信号は第１、第２および第３の従属接続されたＴフリップフロップからなる分周回路を有しており、該第１のＴフリップフロップは第１のクロックを出力し、該第２のＴフリップフロップは第２のクロックを出力し、該第３のＴフリップフロップは第３のクロックを出力し、前記第１のデータと前記第２のクロックとを第１の２入力ＡＮＤ回路の入力端子それぞれに入力し、  前記第２のデータと、前記第１のクロックと、前記第３のクロックをインバータ回路で極性反転した第４のクロックとを第１の３入力ＡＮＤ回路の各入力端子に入力し、前記第１の２入力ＡＮＤ回路出力および前記第１の３入力ＡＮＤ回路出力を２入力マルチプレクサに入力し、前記第３のクロックで該マルチプレクサの切り替えを制御する構成の信号多重回路について規定している。
【０００９】
請求項３においては、請求項１に記載の信号多重回路において、前記各チャネルの孤立パルスが当該チャネルの先頭位置に配置するタイミングを生成するクロック分周手段を有している構成の信号多重回路について規定している。
【００１０】
請求項４においては、請求項１に記載の信号多重回路において、入力クロックの１／２分周の正逆両相および１／４分周の正逆両相のクロック生成手段を有し、これにより前記特定のチャネルを除く残りのデータチャネル内では互いに異なる位置で、かつ前記異なる位置は前記各チャネル毎に固有の位置として固定されている位置にそれぞれ孤立パルスを配置し得るクロックの生成可能なクロック分周手段を有する構成の信号多重回路について規定している。
【００１１】
請求項５においては、ｎを正の整数とし、時間軸上で多重化されたｎ個のデータチャネルと、該ｎ個の入力データの纏まりとしてのフレームの先頭部を識別するフレーム同期用のダミーチャネルとの合計（ｎ＋１）個のチャネルで構成されたフレームを有する受信信号から各データチャネルのデータを元の前記多重化前の各チャネルに分離する信号分離回路であって、前記フレームにおいて、ｎ個のデータチャネルにおいて論理“１”のデータを有するチャネルは、多重化後の１チャネル当たりの長さの１／（ｎ＋１）以下の時間長を有する孤立パルスを有し、前記ダミーチャネルに対しては、前記データチャネルの孤立パルスよりも時間長の長い孤立パルスを有する構成であり、前記受信信号入力データとして一時保持するラッチ手段と、前記ラッチされた入力データを所定の時間遅延を与える遅延手段と、前記遅延を与える前後の孤立パルスの時間長の比較から時間長の長い孤立パルスを有する前記ダミーチャネルの検出を行うパルス幅検出手段と、多重化された各データチャネルのデータを抽出するためのマスクとなる信号を生成するためのマスク生成手段と、前記マスク生成手段により得られたマスク信号から時間軸上の各データチャネルに対応した位置に前記マスク信号をそれぞれ配置するための位相差調整手段と、前記位相差調整手段により生成された前記各データチャネルの位置に対応した前記各マスク信号を用いて各データチャネルのデータを抽出する抽出手段とを有する信号分離回路について規定している。
【００１２】
請求項６においては、請求項５に記載の信号分離回路において、前記受信信号は第１および第２の２チャネルを多重化した信号であり、クロックは入力クロックを第５のクロックとし、第４のＴフリップフロップにより１／２分周したクロックを第６のクロックとし、前記ラッチ手段は多重化されたデータ入力をラッチする第１のＤフリップフロップ回路と、該第１のＤフリップフロップ回路の出力を第５のクロックの１周期分遅延する第２のＤフリップフロップ回路とを有し、前記第１および第２のＤフリップフロップ回路出力をそれぞれ第２の２入力ＡＮＤ回路の入力端子にそれぞれ入力し、前記第２の２入力ＡＮＤ回路出力のパルス時間長を伸張するＴフリップフロップ回路を有し、入力側と出力側とをそれぞれ排他的論理和回路の入力端子に接続し、前記排他的論理和回路の出力を前記第１のチャネルの出力とし、前記排他的論理和回路出力を前記第２のクロックで駆動される２段従属接続された初段側である第３のＤフリップフロップ回路の入力端子に接続し、
終段側である第４のＤフリップフロップ出力と、前記第２のＤフリップフロップの出力とを前記第２のチャネルとして出力とする信号分離回路の構成について規定している。
【００１３】
請求項７においては、請求項２に記載の２チャネル多重信号の信号分離を行う請求項６に記載の信号分離回路において、前記第３および第４のＤフリップフロップ回路の代わりに前記排他的論理和回路の出力を極性反転回路で極性反転し、前記第２の２入力ＡＮＤ回路の入力端子の一方に接続し、前記第２のＤフリップフロップ回路出力を前記第２の２入力ＡＮＤ回路の他の一方の入力端子に接続した構成について規定している。
【発明の効果】
【００１４】
本発明により、以下の効果を得ることが出来る。
１）パルス幅のみをキーとする先頭検出機能を有した多チャネルデータの多重化と分離を行うため、部品点数が少なく、簡易な論理操作で回路を実現することが出来るようになる。
２）本発明による多重・分離を行うことにより、パタンマッチなどの複雑な回路処理を行わずに、簡単な論理操作および回路で多重化された一連のデータ列の先頭データの検出が可能となる。さらに多重化された各チャネル毎にデータ表示のビットの位置を当該チャネルの中で固定することにより、分離データの出力先データチャネルの物理位置を変えることなく、元の順序を維持したままで分離を実行することが出来る。
３）特に、２多重の場合は、敢えて上記の先頭チャネルをダミーとする必要がなく、したがって、冗長度を犠牲にすることなく、データの帯域を有効に利用することが出来、回路の簡素化に資する所大である。
【発明を実施するための最良の形態】
【００１５】
（実施例１)
本発明においては、１ビット量子化データの伝送を対照としており、基本的には１チャネル１ビットとし、各チャネルのそれぞれデータを示す孤立パルスを配置する構成である。  
図１は本発明の基本となる、情報を孤立１ビットで伝送する際の孤立パルスの各種形状を示したものである。図１において、（ａ）は通常の１ビット長のＮＲＺデータで、論理“１”としている。（ｂ）は例えばＮＲＺデータが論理“１”であることを示すのに、１ＮＲＺデータビット長（１チャネル長）の１／４の期間のみ論理“１”を示すハイレベルを保持するデューティー比２５％のＲＺデータである孤立パルスとして１ビット信号を出力することを示している。同様にハイレベルの保持期間を（ｃ）のように１ビット長の１／２とするとデューティー比５０％の孤立パルスとして出力することであり、また、（ｄ）のように１ビット長全長に渉ってハイレベルを保持してデューティ比１００％とすると、これはＮＲＺデータそのものである。図１においては、情報を孤立パルス化して示すためにデューティ比２５％および５０％の例について示したが、その値は例えばデューティ比７５％其の他１００％以下で任意のデューティ比のしようが可能である。
【００１６】
図１に示すデューティー比を調整して表示する符号は、例えば、図２(ａ)に示す回路構成を用いて実現することができる。すなわち、図２（ａ）において入力端子１に入力された論理“１”または論理“０”の１ビット情報の連続であるＮＲＺデータ（データ）ａａと、クロック入力端子２に印加された第１のクロックａｂと、Ｔフリップフロップ３で分周された第２のクロックａｃとは３入力ＡＮＤ回路４でＡＮＤ演算を行った後、出力データａｄとして出力端子６から多重化後の１ビット長すなわち１チャネルデータ長の１／４の時間長のデータとして出力される。このとき、上記のＴフリップフロップ３で分周された第２のクロックａｃと上記入力されたＮＲＺデータａａとに対して２入力ＡＮＤ回路５でＡＮＤ演算を行えば、１／２データ長に引き伸ばされたデータａｅとしても出力端子７から出力することが出来る。この処理にたいするタイミングチャートを図２（ｂ）に示す。図２（ｂ）における各波形の左側につけられた英記号は図２（ａ）の各部に付された英記号に対応している。
【００１７】
図３は、図１で示したＮＲＺデータを孤立パルスとして時間軸上で多重化する場合の、各チャネルへのデータの割り振りを行う方法を示すもので、合計４チャネルの場合を例として示している。図３(ａ)においては、４つの入力チャネル（チャネルＡ〜Ｄ）を有する４チャネル多重の例を示しており、第１チャネルであるチャネルＡのみがデューティー比５０％の孤立パルスであり、残りの第２（チャネルＢ）、第３（チャネルＣ）および第４のチャネル（チャネルＤ）がデューティー比２５％の孤立パルスの場合を例示している。図２（ａ）においては全てのチャネルにおいて、各チャネルのデータを示す孤立パルスは各チャネルの先頭部に配置している。ここで、フレームという概念を導入し、これは図３最下段に示すように多重化した後の全チャネルを含む一連のデータ列を指すものとする。
【００１８】
また、上記の多重化データの配置方法以外に図３（ｂ）に示す方法もある。すなわち、図１で示した各チャネルの入力ＮＲＺデータ１ビット当たりのデータ幅（時間長）を１チャネル当りのデータ長とし、これを時間圧縮して多重化し、前述のように多重化する全チャネルに対応するデータの数を含む長さを１フレームとする。このとき、チャネルＡは、必ずフレームの先頭のチャネルとして位置するものとし、かつ当該チャネルの先頭部から時間圧縮されているチャネル長の１／２の期間を占める位置に孤立パルスを立てる。すなわち、図３（ｂ）でＡ１，Ａ２の位置に孤立パルスを立てることによりフレームの先頭位置を特定することが可能となる（フレーム同期）。チャネルＢは、チャネルＡに後続するチャネルで、そのチャネルＢの先頭から当該チャネル長の１／４の期間を占める位置に孤立パルスが立つ（図３（ｂ）でＢ１，Ｂ２）。同様にチャネルＣは、チャネルＢに後続するチャネルで、そのチャネルＣの先頭から当該チャネル長の１／４の期間をブランクとして空けておき、そのブランク部の直後に当該チャネル長の１／４の期間の孤立パルスを立てる（図３（ｂ）でＣ１，Ｃ２）。チャネルＤもチャネルＣの場合と同様であるが、この場合ブランク部は当該チャネル長の１／２（２×１／４）の期間に広げ、その直後に孤立パルスが立てられる。この図３（ｂ）に示した多重化の操作方法は、例えば、外部雑音等通信系の障害によってクロックに乱れが生じフレーム同期に乱れが生じたとき、通信系が正常に復帰した後のチャネル識別は、ダミーチャネルからの距離を測定するまでもなく１／４長の孤立パルスの位置を探すことで同期復帰を行うことが出来、正常状態への復帰を早める効果がある。
【００１９】
このようにチャネルＡのみ孤立パルス幅を広く（１／２チャネル長）して特異なマークとしておき、これ以外のチャネルＢ〜チャネルＤに対しては孤立パルス幅を狭く（１／４チャネル長）設定することにより、フレームの同期検出を従来の複雑な同期パタンを使用する方法に比べ、より単純な回路でかつ容易に実行可能としている。
【００２０】
なお、以上の説明においては、チャネルＢ〜チャネルＤのデータを全て論理“１”としたが、データが論理“０”の場合は当該チャネルに対してフレーム内の所定の位置にデータは現れない。したがって、チャネルＡにも入力データを割り当てるとデータ“０”の時上記の同期マークが消失するため、同期保護の見地からチャネルＡはフレーム同期用のダミーチャネルとして常に“１”が立つようにしておく。このためのダミーデータ生成手段としては、例えば図４においてデータＡ入力端子１を常時論理“１”の状態としておけばよい。各データチャネル（チャネル２以降）の位置はチャネルＡの位置を基準にして、そこからの時間で決定される。すなわち、有意のデータを有するデータチャネルの数をｎとすればフレームは１個の同期用ダミーチャネルとｎ個のデータチャネルの合計（ｎ＋１）個のチャネルで構成されている。
【００２１】
また、データの多重化は、図４に示すような従来の時間多重の方式に従って、生成することが出来る。ここでは、２チャンネル入力の場合を例として示す。図４に回路図を、図５に図４の回路図中に記載された英記号の部分のデータに対応するタイミング図を示す。
【００２２】
図４において、入力端子１に入力された第１の入力データであるチャネルＡ（データＡ）のＮＲＺ信号ｂａは２入力ＡＮＤ回路９の一方の入力端子に印加される。クロック入力端子２に入力されたクロックｂｃは、第１のＴフリップフロップ１０で１／２に分周されて第１の分周クロックｂｄとなり、第２のＴフリップフロップ１１でさらに１／２分周されて入力から見て１／４分周された第２の分周クロックｂｅとなり、続いて第３のＴフリップフロップ１２で合計１／８分周された第３の分周クロックｂｆを得ている。ここで得られた第２の分周クロックｂｅは前記２入力ＡＮＤ回路９における他の一方の入力に接続され、前記第１の入力データｂａとＡＮＤ演算が行われ、これによりパルス幅が１／２チャネル長のチャネルＡの信号ｂｇを生成する。
【００２３】
入力端子８に印加されたチャネルＢ（データＢ）のＮＲＺ信号ｂｂと、第１の分周クロックｂｄと、第２の分周クロックｂｅをインバータ回路１３で極性反転した第４のクロックｂｈとについて３入力ＡＮＤ回路１４でＡＮＤ演算を行うことによりパルス幅が１／４のチャネルＢの信号ｂｉを生成する。これら生成されたチャネルＡおよびチャネルＢの信号に対して、第３の分周クロックｂｆを用いて、例えば２：１セレクタ１５のようなマルチプレクサにより交互に切り換えてセレクトすることで、これらのチャネルＡおよびチャネルＢのデータを時間軸上で多重化し、多重出力ｂｊとして出力することが出来る。
【００２４】
以上、図４および図５においては２チャネルの場合についての説明であるが、これをさらに多チャネルに拡張出来ることは言うまでもない。図６（ａ）にｎチャネル入力（ｎ：正の整数とする）におけるデータ多重回路の構成図を示す。図６において、多チャネルのＮＲＺ信号である入力データは並列に符号化手段１６に入力される。ここで、フレームの先頭部を示すダミーチャネルを挿入するため、例えば、論理“１”の状態が保持されているダミーデータ生成手段１７からのデータも同時に上記ｎ個の入力データと共に並列に入力される。したがって、符号化手段１６への並列入力データチャネルは合計（ｎ＋１）チャネルとなって入力される。
【００２５】
この（ｎ＋１）チャネルの入力データを時間軸上で圧縮するため、各入力データの（ｎ＋１）倍のクロック周波数が必要となる。クロック入力として外部から供給されるクロック信号は、クロック分周手段１９によりチャネル数ｎに応じて分周され、所望の周波数のクロック信号が符号化手段１６に供給される。
【００２６】
符号化手段１６においては、図４において示した回路と同様に、チャネル毎にデータ表示としての孤立パルスがそれぞれ生成される。ここで、データ表示用の孤立パルスのパルス幅は、多重化された後の１チャネル当たりの時間長の１／（ｎ＋１）以下に設定し、ダミーチャネルの孤立パルスのパルス幅はデータ用孤立パルスとの区別を明確にするために十分大きなパルス幅、例えば２／（ｎ＋１）以上のパルス幅に設定しておけば良い。ただし、このダミーチャネルの孤立パルスの時間長は上記２／（ｎ＋１）に限定されるものではなく、データの孤立パルスの時間長は１／（ｎ＋１）よりも広く、１チャネル長より短ければ任意の時間長の使用が可能である。なお、ダミーチャネル用の孤立パルスは図３（ａ）および（ｂ）で示したようにダミーチャネルの先頭部分から上記所定のパルス時間長の位置に配置し、データ用孤立パルスは図３（ａ）の場合に対しては、図５のタイミング図によるクロックおよびデータの処理過程をそのまま使用すればよい。また、図３(ｂ)で示したように、各チャネル固有の位置に孤立パルスを立てるの場合は、図６(ｂ)のタイミング図に示すように、例えば１チャネル当たり４クロックを使用する場合は、図４の回路のタイミング図である図５における入力クロックの１／２分周の正相クロックｂｄに対する逆相クロック／ｂｄ、および１／４分周の正相クロックｂｅに対する逆相クロック／ｂｅの２つの逆相クロックを追加し、これら４種のクロック（ｂｄ，／ｂｄ，ｂｅ，／ｂｅ）の組み合わせと、入力のＮＲＺデータとの論理積を求めることで各チャネルについて固有の位置に孤立パルスを立てることが出来る。
【００２７】
以上のようにして符号化されたデータは、例えば、セレクタのように並列入力データを順次選択して時間軸上に直列に配列する多重化手段２０を用いて多重化されクロック信号と共に出力される。このクロック信号はこのままデータチャネルと別個に２系統で伝送するか、データチャネルの中にクロック信号成分も含めて伝送するかはこれ以降の伝送系の設計による。  
また、以上述べたように、ここでは、ハードウエアロジックによってビット列を操作する構成について説明したが、この操作をソフトウエアで行うことも可能であることは言うまでもない。
（実施例２）
（実施例１）において本発明における多重化の過程について説明した。本実施例２においては多重化されたデータを入力時の各チャネルに分離する過程について説明する。
【００２８】
図７は本発明における分離回路のブロック図であり、図８は、図７に対応するタイミング図で、特に、図３（ａ）で示したルールに従つて４多重されたデータをそれぞれ対応する出力端子に分離する過程を示したタイミング図である。なお、図７において英記号で記した部分における各データと図８におけるタイミングデータの英記号とを対応させている。特に図示しないがチャネル数がｎの場合への拡張も可能である。また、本実施例２では多重化された１チャネル長当たりに４クロックを割り当てている。  
図７において、多重化された入力データＤはこの入力データＤに同期した入力クロックＣＫによりラッチ手段２１にラッチしてデータｃａを生成し、このデータｃａに遅延手段２２を用いて１クロック分遅延を施して遅延データｃｂを生成する。得られた遅延データｃｂとラッチされている入力データｃａとをパルス幅検出手段２３を用いて、パルスの重なり量がパルス幅によつて異なることを利用して、幅の広いパルス（すなわちチャネルＡのダミーデータ）のみを抽出し、フレーム同期用のダミーデータｃｃを得る。
【００２９】
このダミーデータｃｃは時間多重されたデータ内の各チャネルの物理的位置を決定するためのキーパルスとなる。このキーパルスは本来の対応するチャネルのパルスの時間位置、すなわちこの場合はチャネルＡの位置、は維持されているが、パルス幅は狭くなつている（１クロック分）ため、マスク生成手段２４において幅を広げる操作（本実施例２では３クロック分）、または必要に応じて極性反転の処理を行う等の各チャネルのデータを切り出し分離するためのマスクを生成する操作を行う。
【００３０】
マスクパタンとなるデータｃｄは、ダミーデータｃｃの先頭エッジと入力データｃａの後続チャネルＢの先頭エッジとで挟まれる期間で形成される。このマスクパタンであるデータｃｄを位相差調整手段２５において遅延量を変化させた一連のマスクパタンｃｆ，ｃｇ，ｃｈを生成し、これら各マスクパタンｃｆ，ｃｇ，ｃｈを用いて各チャネル毎のデータの抽出を抽出手段２６において行う。前記の遅延手段２２の出力であるデータｃｅとこれら各マスクパタンとの一致を調べる論理演算を行うことで、ダミーデータのタイミングであるｃｉとデータチャネルであるｃｊ，ｃｋ，ｃｍで示した所望のタイミングにおける各チャネルのデータとなるパルスを抽出する。遅延手段２２あるいは位相差調整手段２５には、固定の遅延だけでなく、クロックおよび分周クロック等のクロックを利用したシフトレジスタ等を用いても良い。
(実施例３)
本実施例３においても多重化されたデータを入力データのチャネルに分離する他の過程について図９により説明する。図９は、図３（ａ）で示したルールに従って４多重したデータ（チャネルＡ〜Ｄ）を所定の出力端子に分離する過程を示したタイミング図である。なお、本実施例３においても使用する回路は前記実施例２で使用した図７と同様の回路を使用する。
【００３１】
ラッチされた入力信号ｃａと、遅延手段２２により１／４チャネル分だけ遅延した信号ｃｂとをパルス幅検出手段２３により一致部分を求めると、データｃｃに示すように１番目のデータであるチャネルＡのみの信号を抽出することが出来る。このチャネルＡの信号をキーとしてマスク生成手段２４によりパルス幅を広げることで、データｃｄに示すように以下のデータを抽出するためのマスクを生成する。このマスクｃｄと前記１／４チャネル分遅延されたデータｃｂの遅延入力データとの一致（例えば論理積）を位相差調整手段２５により求めることでｃｑに示すようにチャネルＡのデータのみを抽出し得るゲート信号を生成することが出来る。
【００３２】
また、上記操作にて得られたマスクｃｄを位相差調整手段２５においてシフトレジスタで順次ｃｆ，ｃｇ，ｃｈに示す目的の場所にシフトし、前記遅延された入力データｃｂの入力データと抽出手段２６において一致を求めることによって所望のチャネルのデータを抽出することが出来る。ｃｊ，ｃｋ，ｃｍは、上の抽出の操作によって分離されたチャネルＢ、チャネルＣ、チャネルＤのデータを示す。  
以上は、４チャネルの場合の多重分離について、その操作の概念を示した。これを具体的な回路構成と関連付け、その多重分離の手順を以下に説明する。図１０は、チャネルＡおよびチャネルＢの２チャネルデータが多重化された信号を分離する場合について具体的な回路との対比で説明する図である。
【００３３】
図１０の回路図における英記号による表示の位置は、図１１のタイミング図中の同記号表示に対応している。図１０に示すように入力データｄａをＤフリップフロップ２７でラッチしたのち、更にＤフリップフロップ２８で１クロック周期遅延させてラッチする。この遅延前のデータｄｃと遅延後のデータｄｄとの論理積演算をＡＮＤ回路２９で行うことで、図１０、図１１のデータｄｅに示すようにチャネルＡのみのデータを抽出することが出来る。この抽出されたデータｄｅをＴフリップフロップ３０を用いて立上りエッジを抽出し、抽出したデータｄｆをＤフリップフロップ３１において、クロックｄｋの立ち上がりエッジによりビットシフトすることにより、チャネルＢの先頭部に同期したデータｄｇを生成する。
【００３４】
このとき、Ｄフリップフロップ３１で用いるクロックには、Ｔフリップフロップ３３を用いてクロック入力ｄｂを１／２分周したクロックｄｋを用いる。本実施例３では１チャネルデータに４クロックを割り当てているため、データｄｇはデータｄｆに対してクロック入力ｄｂのクロックサイクルで換算して２クロックサイクル分、すなわち１／２チャネル分の遅延差を有することになる。これにより、データｄｆとデータｄｇとの排他的論理和をＥＸＯＲ３２で求めることにより、データｄｈに示すように、本来のパルス幅に広げられたチャネルＡのデータを抽出することが出来る。
【００３５】
チャネルＢについては、Ｔフリップフロップ３３の出力クロックｄｋにより、チャネルＡ出力ｄｈをＤフリップフロップ２段３４、３５で遅延させた波形ｄｉと上記遅延を与えた入力データｄｄとのＡＮＤ演算を２入力ＡＮＤ回路３６で行うことでチャネルＢ出力ｄｊを得ている。
（実施例４）
実施例１では、先頭チャネルのデータのみパルス幅を広げ、ダミーパルスとして先頭チャネル検出のためのキーとしてのみ利用したが、チャネル数が２の場合に限って考えれば、前記チャネルＡも前記のような単なる先頭検出用ダミーではなく、有意なデータの送信に割り当てることも可能である。
【００３６】
したがって、送出波形としては、チャネルＡのビットが常に“１”では無く、図１２に示すように、有意なデータとして“０”である場合も、“１”である場合も許容する構成とする。すなわち、図１２の波形図ｅａにおいてチャネルＡの２番目と４番目のデータが“０”で、チャネルＢの４番目のデータが“０”の場合について示している。図１２において、データｅａは入力信号、データｅｂは１クロック周期分（１／４フレーム長）遅延したデータであり、データｅｃはデータｅａとデータｅｂとのデータが重なる部分から得られたチャネル位置設定用となるチャネルＡのデータである。具体的多重化の方法は、実施例１と同じく、図４に示した構成またはソフトウエア等のビット処理で実現できる。
（実施例５）
実施例４の有意なデータ２チャネルで構成される多重化（ステレオ化）の場合の受信側での分離に際しては、データが“０”の場合もあり実施例３で示したように先頭の第１チャネルを必ずキーとする手法が使用できない。すなわち、図１０の回路図と図１１のタイミング図から、チャネルＡが論理“０”になるとチャネルＡの出力ｄｈは“０”となり、この論理値（極性）はＤフリップフロップ２段３４，３５を経由してＡＮＤ回路３７の制御側に“０”のまま入力されるため、ＡＮＤ回路３７の出力側はデータｄｄの値にかかわらず常に“０”となってしまう。すなわち、チャネルＢは出力されないことになる。
【００３７】
そこで、実施例４に対応する２チャネル多重の場合として、図１３の回路図および図１４のタイミング図に示すようにチャネルＡの出力データｄｈの極性反転信号ｄｉを利用することで、チャネルＢの信号の分離・抽出を行う構成とすることによりこの問題を解決した。
【００３８】
すなわち、図１３に示す回路構成は実施例３で示した図１０と殆ど同じであるが、本実施例ではチャネルＢの出力部が、Ｄフリップフロップ２段２７，２８を経由した後のデータｄｄと、チャネルＡの出力ｄｈをインバータ回路３６で極性反転したデータｄｉとの論理積演算を行うＡＮＤ回路３７を有する構成とした点で異なっている。図１４において、斜線部は論理“１”または“０”の何れかであることを示している。このタイミング図から、例えば、チャネルＡが“０”であっても、チャネルＢ出力のＡＮＤ回路の一方の端子には、チャネルＢ抽出のタイミングは常に“１”の状態にあるからチャネルＢのデータは出力することが可能となっていることが知れる。
【図面の簡単な説明】
【００３９】
【図１】本発明の基本となる孤立パルス形成法を示す波形図。
【図２】（ａ）はＮＲＺデータから孤立パルスを生成するための回路図,（ｂ）は（ａ）で示した回路各部のタイミング図。
【図３】ＮＲＺデータを孤立パルスとして時間多重した時の位置関係の例を示す波形図。
【図４】２チャネル多重を行う場合の回路図。
【図５】図４における回路各部のタイミング図。
【図６】ｎ個のチャネルのデータを多重化する基本構成を示すブロック図。
【図７】多重化されたデータの分離回路を示すブロック図。
【図８】図７における分離回路のブロック図各部のタイミング図。
【図９】多重化されたデータを分離する他の方法を示すタイミング図。
【図１０】２チャネル多重の場合の分離を実行する回路図。
【図１１】図１０に置ける回路各部のタイミング図。
【図１２】２チャネル多重の場合における他の分離方法を示すタイミング図。
【図１３】２チャネル多重の場合におけるさらに他の分離方法を示す回路図。
【図１４】図１３における分離回路各部の動作タイミング図。
【図１５】従来の時分割多重を説明するチャネル割り当て図。
【図１６】従来の時分割多重で（ａ）正常な伝送が行われた場合のチャネル割り当て図、（ｂ）チャネル分離が誤って行われた場合のチャネル配置の例を示すチャネル割り当て図。
【図１７】従来の時分割伝送のフレーム構成図。
【符号の説明】
【００４０】
１、８：データ入力端子                ２：クロック入力端子
３、１０、１１、１２、３０、３３：Ｔフリップフロップ
４、１４、２９，３６：３入力ＡＮＤ回路
５、９、３７：２入力ＡＮＤ回路    ６、７：出力端子
１３、３６：インバータ回路            １５：セレクタ
１６：符号化手段                      １７：ダミーデータ生成手段
１８：クロック発生手段                １９：分周手段
２０：多重化手段                      ２１：ラッチ手段
２２：遅延手段                        ２３：パルス幅検出手段
２４：マスク生成手段                  ２５：位相差調整手段
２６：抽出手段                    
２７、２８、３１、３４、３５：Ｄフリップフロップ
３２：排他的論理和回路
【図１】
2005303820.tif 000003
【図２】
2005303820.tif 000004
【図３】
2005303820.tif 000005
【図４】
2005303820.tif 000006
【図５】
2005303820.tif 000007
【図６】
2005303820.tif 000008
【図７】
2005303820.tif 000009
【図８】
2005303820.tif 000010
【図９】
2005303820.tif 000011
【図１０】
2005303820.tif 000012
【図１１】
2005303820.tif 000013
【図１２】
2005303820.tif 000014
【図１３】
2005303820.tif 000015
【図１４】
2005303820.tif 000016
【図１５】
2005303820.tif 000017
【図１６】
2005303820.tif 000018
【図１７】
2005303820.tif 000019