(57)【要約】【課題】  電源ラインのノイズ低減、および信号ラインの伝播速度の向上を両立させるプリント基板の層構成。【解決手段】  導体層間の絶縁層を、同一層内で誘電率の異なる材料を用いて構成する。【選択図】  図１
2005294777.tif 000002
【特許請求の範囲】
【請求項１】
電気回路を構成するための複数の導体層と、前記複数の導体層を互いに絶縁するために設けられた、一つもしくは複数の絶縁層を有するプリント基板において、
一つまたは複数の絶縁層が、同一層において異なる誘電率を有する絶縁体にて構成することを特徴とするプリント基板。
【請求項２】
前記絶縁層において、一つまたは複数の絶縁層の絶縁層厚が異なることを特徴とするプリント基板。
【請求項３】
前記絶縁層において、前記絶縁層を構成する絶縁体の比誘電率の差が０．０５以上であることを特徴とするプリント基板。
【請求項４】
前記導体層に形成される信号ライン周辺の絶縁層の比誘電率が４．０以下であることを特徴とするプリント基板。
【請求項５】
前記導体層に形成される電源層および電源ラインにおいて、電源層および電源ライン間の絶縁層の比誘電率が５．０以上であることを特徴とするプリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板に関するものである。
【背景技術】
【０００２】
デジタル回路は、情報機器をはじめ広い分野で利用されている。
【０００３】
デジタル回路で用いる信号には高次の周波数成分を含んでおり、この高調波成分によるノイズ問題、とりわけ、これらの信号がプリント基板の導体中を通過した際に発生する、電磁放射ノイズが深刻化している。この電磁放射ノイズには、差動モードによるノイズと同相モードによるノイズに大別される。
【０００４】
差動モードを図１（ａ）を用いて説明する。
【０００５】
１は典型的なロジック回路の配線の様子を示したものである。
【０００６】
２は電源ラインＶＣＣ、３はグランドＧＮＤ、４は信号ライン、５はドライバ、６はレシーバを示している。
【０００７】
ドライバ５がＬＯＷレベルからＨＩＧＨレベルに遷移した時、電源ライン２、信号ライン４、グランド３には、点線で示すような電流Ｉｎが流れる。この電流ループにより発生するノイズが差動モードのノイズである。
【０００８】
同相モードを図１（ｂ）を用いて説明する。
【０００９】
ドライバ５がＬＯＷレベルからＨＩＧＨレベル、ＨＩＧＨレベルからＬＯＷレベルへ遷移した時、電源ライン２、グランド３に電流が流れる。またここでは図示していないが、その他のドライバがスイッチングすることでも、電源ライン２、グランド３に電流が流れる。これらがトータルされ、電源ライン２には電流Ｉｃが、そしてグランド３には電流Ｉｃ’が流れる。Ｉｃ，Ｉｃ’が電源ライン、グランドに流れることで、電源ラインおよびグランドに存在するインピーダンスによる電圧変動が生じる。これが同相モードによるノイズである。
【００１０】
差動モードのノイズ対策としては、電流ループの面積をできる限り小さくすることにある。
【００１１】
一般には、べたグランド等を設けることで、リターン電流の電流経路をできる限り短くする、あるいは、ドライバやレシーバの近傍に電源・グランド間を接続するキャパシタンスを配することで電流ループを小さくするなどが行われている。
【００１２】
また、同相モードのノイズ対策としては、電源ライン、グランドラインの低インピーダンス化、一般には、電源ラインの幅広化、あるいは多層基板を用いた電源べた面化が行われている。
【００１３】
このように電源およびグランドのべた面化は、いずれのノイズモードに対しても有効であるが、実際の設計においては、スルーホールやビア、さらには、電源層の分割が生じてしまい、理想的なべた面を形成することは困難である。
【００１４】
しかし、このスルーホールやビア、分割ラインにより、大きなノイズが発生する場合がある。このことを図２を用いて説明する。
【００１５】
図２（ａ）は典型的なマイクロストリップライン構造を示している。また、図２（ｂ）〜（ｅ）は図２（ａ）を上部から見た場合の信号ライン４とグランド層３を示している。
【００１６】
ドライバ５がスイッチングすると、信号ライン４に電流（実線）が流れ、そのリターン電流（破線）がグランド層３に流れる。このうち、リターン電流の直流成分は、図２（ｂ）のようにグランド層４全面に流れるが、高周波成分は、図２（ｃ）のように信号ライン４の直下を流れている。
【００１７】
ところが、電源層やグランド層にビアや分割が存在した場合、例えば図２（ｄ）のようにグランド層４に分割ライン８が入った場合、高周波成分のリターン電流は、配線パターン直下を流れることが出来ず、点線のように分割ライン８を大きく迂回するように流れることになる。
【００１８】
このように電流経路が大きくなることで、電流経路のインピーダンスが増大し、電圧変動も大きくなる。
【００１９】
これに対処するため、図２（ｅ）に示すように、信号ライン４の側にグランドガード９を配することで、信号ライン４のリターン経路を確保する方法がとられている。
【００２０】
また、最近では、特開平８−１４８８３２に記載されているように、導体層間の絶縁層に、異なる誘電率材料を用いることで、導体層間のデカップリングを制御する例が報告されている。これはプリント基板の多層化が進んでいる今日において、有効なノイズ対策手段となる。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
一方、近年の情報機器の小型化・高機能化により、デジタル回路で扱うロジック信号は、一段と高速化が進んでいる。
【００２２】
このような状況の下、プリント基板にロジック信号ラインを配する際には、ロジック信号波形を品質を落とさず確実に伝送する伝送系を構成することが求められている。
【００２３】
しかし、ノイズ対策のために用いる電源・グランド間のデカップリング強化、特に絶縁層に高誘電率材料を用いてデカップリング強化を行った場合、図３に示すように、信号ライン４を高誘電体で覆われた構造となる。
【００２４】
一般に、周囲を比誘電率εｒの誘電体で覆われた伝送線を伝播する電磁波の速さＶは、
Ｖ＝ＣＯ／√（εｒ）    ＣＯ：真空中の光速
である。
【００２５】
つまり、信号ラインが高誘電体で覆われた場合、信号ライン４の伝送速度が低下するを意味し、ロジック信号の高速化には不向きな伝送系となる。
【課題を解決するための手段】
【００２６】
本発明は上記問題を鑑みて考案したものである。
【００２７】
本発明は、電気回路を構成するための複数の導体層と、前記複数の導体層を互いに絶縁するために設けられた、一つもしくは複数の絶縁層を有するプリント基板において、一つまたは複数の絶縁層が、同一層において異なる誘電率を有する絶縁体にて構成することを特徴とする。
【００２８】
本構成により、電源・グランド間のデカップリング強化と信号ラインの伝播速度の向上を両立することができる。
【発明の効果】
【００２９】
以上述べてきたように、本発明は、電気回路を構成するための複数の導体層と、前記複数の導体層を互いに絶縁するために設けられた、一つもしくは複数の絶縁層を有するプリント基板において、一つまたは複数の絶縁層が、同一層において異なる誘電率を有する絶縁体にて構成することを特徴とするプリント基板であり、本構成により、電源・グランド間に高誘電体を配することで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
【００３０】
また信号ライン周辺に低誘電体を配することで、信号ラインの伝播速度の向上を図ることができ、ロジック信号の高速化に際しても、対応可能な伝送系を形成することができる。
【発明を実施するための最良の形態】
【００３１】
図４（ａ）に本発明を適用した第一の実施例を示す。
【００３２】
第一の実施例は、２層の導体層と１層の誘電体層からなる。
【００３３】
同図において、２は第一の導体層に配される電源ライン、４は第一の導体層に配される信号ライン、３はグランド電位が与えられている第二の導体層、１０は第一の導体層の電源ライン２と第二の導体層３との間の誘電体層、１１は第一の導体層の信号ライン４と第二の導体層３との間の誘電体層、を示している。
【００３４】
誘電体層１０と誘電体層１１の誘電率εｄ１およびεｄ２は、
εｄ１＞εｄ２
となっており、電源ライン２と、第二の導体層３が、高誘電体層１０を、信号ライン４と、第二の導体層３が、低誘電体層１１を挟持する構成をとっている。
【００３５】
ここで、高誘電体層１０の比誘電率は５．０以上が望ましく、低誘電体層１１の比誘電率は４．０以下が望ましい。
【００３６】
また、高誘電体層１０と低誘電体層１１の差が０．５以上が望ましい。
【００３７】
高誘電体材料としては、ガラスＰＰＯ樹脂系、ガラスフッ素樹脂系が望ましい。
【００３８】
低誘電体材料としては、ガラスエポキシ樹脂系、ガラスＰＰＯ樹脂系、ガラスフッ素樹脂系、ポリイミド系が望ましい。
【００３９】
本構成により、電源・グランド間に高誘電体を配することで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
【００４０】
一方、信号ライン４周辺に低誘電体を配することで、信号ラインの伝播速度の向上を図ることができ、ロジック信号の高速化に対応可能な伝送系を形成することができる。
【００４１】
図４（ｂ）に本発明を適用した第二の実施例を示す。
【００４２】
第二の実施例は、第二の実施例と同様、２層の導体層と１層の誘電体層からなる。
【００４３】
同図において、第一の実施例と異なる点は、第一の導体層にグランドライン９を有し、グランドライン９と第二の導体層３で高誘電体層を挟持している点である。図では記していないが、グランドライン９と第二の導体層３とは、スルーホールで接続されている。
【００４４】
誘電体層１０と誘電体層１１の誘電率εｄ１およびεｄ２は、
εｄ１＞εｄ２
となっており、電源ライン２と第二の導体層３、グランドライン９と第二の導体層３が高誘電体層１１を、信号ライン４と第二の導体層３が低誘電体層１１を挟持する構成をとっている。
【００４５】
ここで、高誘電体層１０の比誘電率は５．０以上が望ましく、低誘電体層１１の比誘電率は４．０以下が望ましい。
【００４６】
また、高誘電体層１０と低誘電体層１１の差が０．５以上が望ましい。
【００４７】
高誘電体材料としては、ガラスＰＰＯ樹脂系、ガラスフッ素樹脂系が望ましい。
【００４８】
低誘電体材料としては、ガラスエポキシ樹脂系、ガラスＰＰＯ樹脂系、ガラスフッ素樹脂系、ポリイミド系が望ましい。
【００４９】
本構成により、電源・グランド間に高誘電体を配することで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
【００５０】
また、信号ライン４の両側に、グランドライン９を配することで、第二の導体層が分割されている場合においても、信号ラインのリターン電流は信号ライン近傍を流れることができ、ノイズが発生しにくい構造となっている。
【００５１】
一方、信号ライン４周辺に低誘電体を配することで、信号ラインの伝播速度の向上を図ることができ、ロジック信号の高速化に対応可能な伝送系を形成することができる。
【００５２】
図４（ｃ）に本発明を適用した第三の実施例を示す。
【００５３】
第三の実施例は、４層の導体層と３層の誘電体層から構成され、２つの電源を有する場合について示している。
【００５４】
同図において、３ａは第一の導体層に形成されているグランド層、２ａは第二の導体層に形成されている、第一の電源ライン、４は第二の導体層に形成されている、信号ライン、２ｂは第三の導体層に形成されている、第二の電源ライン、３ｂは第三の導体層に形成されているグランドライン、３ｃは第四の導体層に形成されているグランド層、１０はグランド層３ａと電源ライン２ａ、電源ライン２ａと電源ライン２ｂ、電源ライン２ｂおよびグランドライン３ｂとグランド層３ｃで挟持している誘電層εｄ１、１１はグランド層３ａと信号ライン４、信号ライン４とグランドライン３ｂで挟持している誘電層εｄ２、を示している。
【００５５】
また、図では記していないが、グランド層３ａおよび３ｃと、グランドライン３ｂとは、スルーホールで接続されている。
【００５６】
誘電体層１０と誘電体層１１の誘電率εｄ１およびεｄ２は、
εｄ１＞εｄ２
となっており、電源ライン２ａ，２ｂ、グランドライン３ｂ、およびグランド層３ａ，３ｃが、高誘電体層１０を、信号ライン４と、グランド層３ａおよびグランドライン３ｂが、低誘電体層１１を挟持する構成をとっている。
【００５７】
ここで、高誘電体層１０の比誘電率は５．０以上が好ましく、低誘電体層１１の比誘電率は４．０以下が望ましい。
【００５８】
また、高誘電体層１０と低誘電体層１１の差が０．５以上が望ましい。
【００５９】
高誘電体材料としては、ガラスＰＰＯ樹脂系、ガラスフッ素樹脂系が望ましい。
【００６０】
低誘電体材料としては、ガラスエポキシ樹脂系、ガラスＰＰＯ樹脂系、ガラスフッ素樹脂系、ポリイミド系が望ましい。
【００６１】
本構成により、電源・グランド間に高誘電体を配することで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
【００６２】
一方、信号ライン４周辺に低誘電体を配することで、信号ラインの伝播速度の向上を図ることができ、ロジック信号の高速化に対応可能な伝送系を形成することができる。
【００６３】
図４（ｄ）に本発明を適用した第四の実施例を示す。
【００６４】
第四の実施例は、４層の導体層と３層の誘電体層から構成され、２つの電源を有する場合について示している。
【００６５】
同図において、第三の実施例と異なる点は、第二の導体層にグランドライン９を有し、グランドライン９とグランド層３ａ，３ｃで高誘電体層を挟持している点である。
【００６６】
また、図では記していないが、グランド層３ａおよび３ｃと、グランドライン３ｂおよび９とはスルーホールで接続されている。
【００６７】
信号ライン４は低誘電体層で覆われ、それ以外の各電源間を高誘電体で満たされた構造を取っている。
【００６８】
ここで、高誘電体層１０の比誘電率は５．０以上が望ましく、低誘電体層１１の比誘電率は４．０以下が望ましい。
【００６９】
また、高誘電体層１０と低誘電体層１１の差が０．５以上が望ましい。
【００７０】
高誘電体材料としては、ガラスＰＰＯ樹脂系、ガラスフッ素樹脂系が望ましい。
【００７１】
低誘電体材料としては、ガラスエポキシ樹脂系、ガラスＰＰＯ樹脂系、ガラスフッ素樹脂系、ポリイミド系が望ましい。
【００７２】
本構成により、電源・グランド間に高誘電体を配することで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
【００７３】
また、信号ライン４の両側に、グランドライン９を配することで、第二の導体層が分割されている場合においても、信号ラインのリターン電流は信号ライン近傍を流れることができ、ノイズが発生しにくい構造となっている。
【００７４】
一方、信号ライン４周辺に低誘電体を配することで、信号ラインの伝播速度の向上を図ることができ、ロジック信号の高速化に際しても、対応可能な伝送系を形成することができる。
【００７５】
図４（ｅ）に本発明を適用した第五の実施例を示す。
【００７６】
第五の実施例は、プリント基板の絶縁層が、同一層において異なる誘電率を有する絶縁体で構成され、かつ一つまたは複数の絶縁層の層厚が異なることを特徴としている。
【００７７】
図４（ｅ）において、他の実施例と異なる点は、電源ライン２ｂ−グランド層３ｃ、およびグランドライン３ｂ−グランド層３ｃの絶縁層の層厚をできる限り薄くし、信号ライン２ｂ−グランド層３ａ間、信号ライン２ｂ−グランドライン３ｂ間の絶縁層の層厚を、信号ライン２ｂの特性インピーダンスが適切な値を示すように設定している点にある。
【００７８】
電源ライン２ｂ−グランド層３ｃ、およびグランドライン３ｂ−グランド層３ｃ間のデカップリングは、絶縁層の誘電率に比例し、絶縁層の層厚に反比例する。したがって、絶縁層の誘電率を大きくし、かつ電源−グランド間を狭くすることで、効率的にデカップリング強化が図ることができる。ここで絶縁層厚は０．２ｍｍ以下が望ましい。
【００７９】
一方、信号ライン−電源間の絶縁層の層厚を可変することによって伝送速度は変化しない。また層厚を可変することで、信号ライン４の特性インピーダンスは変化する。本実施例では、このことを利用して、伝送系のインピーダンスマッチング、例えば、コネクタやケーブルとのインピーダンスマッチングを図るための絶縁層厚を設定している。
【００８０】
例えば、信号ライン２ｂのライン幅Ｗが０．１ｍｍ、信号ライン２ｂを構成している導体層厚Ｄが１２μｍ、信号ライン２ｂ周辺の絶縁層の比誘電率εｒｄが４とした場合、特性インピーダンスを８０Ωとするには、信号ライン２ｂ−グランド層３ａ間、信号ライン２ｂ−グランドライン３ｂ間の層厚を、それぞれ０．３５ｍｍ程度に設定すればよい。
【００８１】
ここで、高誘電体層１０の比誘電率は５．０以上が望ましく、低誘電体層１１の比誘電率は４．０以下が望ましい。
【００８２】
また、高誘電体層１０と低誘電体層１１の差が０．５以上が望ましい。
【００８３】
高誘電体材料としては、ガラスＰＰＯ樹脂系、ガラスフッ素樹脂系が望ましい。
【００８４】
低誘電体材料としては、ガラスエポキシ樹脂系、ガラスＰＰＯ樹脂系、ガラスフッ素樹脂系、ポリイミド系が望ましい。
【００８５】
本構成により、電源・グランド間に高誘電体を配し、かつ絶縁層厚を薄くすることで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
【００８６】
また、本構成により、信号ライン４周辺に低誘電体を配し、かつ信号ライン４−電源間の絶縁層の層厚を適切に選ぶことで、伝送速度を低下させることなく伝送系全体でのインピーダンスマッチングが可能になる。これによって、ロジック信号の高速化に対応し、かつ反射等によるノイズの少ない伝送系を形成することができる。
【００８７】
以上、本発明の実施例を説明したが、いずれの場合においても誘電体の誘電率とその層厚、および導体層の形成を制御することで、所望の電源間のデカップリングおよび信号ラインの伝送特性（インピーダンス特性や伝播速度など）を得ることができる。
【００８８】
また、本発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で適用可能である。たとえば上記実施例では、導体層が２層および４層の場合について説明したが、それ以上の層構成でも適用可能であることはいうまでもない。
【図面の簡単な説明】
【００８９】
【図１】電磁放射ノイズの発生要因の説明。（ａ）は差動モード。（ｂ）は同相モード。
【図２】ドライバスイッチング時の電流の流れ方。  （ａ）典型的なマイクロストリップライン  （ｂ）リターン電流の直流成分の流れ（点線）  （ｃ）リターン電流の高周波成分の流れ（点線）  （ｄ）グランド層に分割ラインが存在する時のリターン電流の高周波成分の流れ（点線）  （ｅ）グランド層に分割ラインが存在し、信号ラインのそばにグランドガードラインを配した時のリターン電流の高周波成分の流れ（点線）
【図３】誘電層に高誘電率材料を用いた時のプリント基板の層構成。
【図４】本案に係る実施例。
【符号の説明】
【００９０】
１  典型的なロジック回路の伝送系
２  電源層
３  グランド層およびグランドライン
４  信号ライン
５  ドライバ
６  レシーバ
７  誘電層
８  信号ラインのインダクタンス
９  グランド層の分割ライン
１０  高誘電率の誘電層
１１  低誘電率の誘電層
【図１】
2005294777.tif 000003
【図２】
2005294777.tif 000004
【図３】
2005294777.tif 000005
【図４】
2005294777.tif 000006