(57)【要約】【課題】簡単な回路構成によりFSK信号をデジタル処理により検波できるFSK信号検波器を提供。【解決手段】FSK信号50はコンパレータ12により２値化されて2n段シフトレジスタ14に入力される。2n段シフトレジスタ14では、FSK信号を順次入力し第１段目〜第ｎ段目のレジスタのFSK信号を加算器18へ出力し、第n+1段目〜第2n段目のレジスタのFSK信号を加算器18へインバータ16-1〜16-nを介して出力する。加算器18では入力されたFSK信号のうち値が”1”のFSK信号の総数を算出して周波数検波出力64を出力し、加算器20では周波数検波出力64に−ｎを加算して周波数検波出力68を出力する。また、絶対値変換部22では周波数検波出力68の絶対値を算出して周波数検波出力70を出力し、デジタルLPF24では周波数検波出力70を平均化して周波数検波出力72を出力する。コンパレータ26では周波数検波出力72と閾値74とを比較してFSKデータ76を生成する。【選択図】図１
2005151406.tif 000002
【特許請求の範囲】
【請求項１】
入力FSK信号の振幅を２値化する２値化手段と、
該２値化手段により２値化されたFSK信号をクロックに従って順次シフトする２ｎ段のレジスタから構成される2n段シフトレジスタと、
該2n段シフトレジスタの第１段目乃至第ｎ段目のレジスタに格納されているFSK信号のうち値が”1”または”0”のFSK信号の総数と、第n+1段目乃至第2n段目のレジスタに格納されているFSK信号のうち値が”0”または”1”のFSK信号の総数との合計を算出する加算器手段とを含むことを特徴とするFSK信号検波器。
【請求項２】
請求項１に記載のFSK信号検波器において、該検波器は、前記２値化手段の前段に入力FSK信号の振幅変動成分を抑圧する振幅制限手段を設けたことを特徴とするFSK信号検波器。
【請求項３】
請求項１に記載のFSK信号検波器において、該検波器は、
前記加算手段により算出される合計値が前記2n段シフトレジスタに供給されるクロックに従って変化する場合の変化幅に基づいてFSKデータを生成するFSKデータ生成手段を含むことを特徴とするFSK信号検波器。
【請求項４】
請求項３に記載のFSK信号検波器において、前記FSK生成手段は、
前記加算手段により算出された合計値からｎを減算する減算手段と、
該減算手段の出力の絶対値を求める絶対値変換手段と、
該絶対値変換手段の出力を平均化するローパスフィルタと、
該ローパスフィルタの出力と所定の閾値とを比較してFSKデータを生成する比較手段とを含むことを特徴とするFSK信号検波器。
【請求項５】
請求項４に記載のFSK信号検波器において、前記FSK生成手段は、前記ローパスフィルタの出力がFSK信号の先頭に付加されたプリアンブルに対応する時、該プリアンブルに対応する出力を平均化して直流オフセットを生成し、該直流オフセットをFSK信号のフレーム期間保持する直流オフセット生成手段を含み、
前記比較手段は、前記ローパスフィルタの出力から前記直流オフセット生成手段により生成された直流オフセットを減算し、値が０の閾値と比較してFSKデータを生成することを特徴とするFSK信号検波器。
【請求項６】
請求項５に記載のFSK信号検波器において、前記プリアンブルはスペクトラム拡散通信で使用する拡散符号であることを特徴とするFSK信号検波器。
【請求項７】
請求項１に記載のFSK信号検波器において、前記2n段シフトレジスタに供給されるクロックの周波数fCLKは、周波数がマイナス側に偏移されFSK信号の周波数をfIF-、周波数がプラス側に偏移されたFSK信号の周波数をfIF+とすると、(fCLK/fIF-)−(fCLK/fIF+)≧８を満足するように設定され、該2n段シフトレジスタの段数２ｎは、周波数fCLKを周波数fIF-で割った値に近い整数に設定されることを特徴とするFSK信号検波器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、FSK（Frequency Shift Keying）信号を検波するFSK信号検波器に関し、特にデジタル処理によりFSK信号を検波するFSK信号検波器に関するものである。
【背景技術】
【０００２】
FSK信号をデジタル処理により検波する従来のFSK信号検波器の一例を図19に示す。このFSK信号検波器では、発振器100、2/π移相器102および乗算器104,106で構成される直交検波回路を用いて、入力される受信IF信号118を直交検波によりベースバンド信号であるＩ信号とＱ信号とに分解し、このＩ，Ｑ信号をそれぞれA/Dコンバータ（ADC）108,110を用いて量子化することにより振幅情報を表わすデジタルデータを生成し、例えばＩ，Ｑ信号の振幅とtan-1 θの関係を示すテーブルを備えた位相検波器112を用いてＩ，Ｑ信号の振幅に対応する位相情報を生成する。そして、１シンボル遅延回路114と位相推移判定回路116とを用いて、Ｉ，Ｑ信号の振幅から得られた位相情報の１シンボル遅延差分を求めることにより、位相がどのように動いたかを検出し、検出信号120を出力していた。
【０００３】
例えば、シンボルS1で位相θ1を検出し、その１シンボル後のシンボルS2で位相θ2を検出した場合に位相差分θ2−θ1が正であるとき、シンボルS1からS2へ移行する間に位相が進んだことになるので、シンボルS1に比べてシンボルS2での周波数が高くなったことになる。また、シンボルS1で位相θ1を検出し、その１シンボル後のシンボルS3で位相θ３を検出した場合に位相差分θ３−θ1が負であるとき、シンボルS1からS3へ移行する間に位相が遅れたことになるので、シンボルS1に比べてシンボルS3での周波数が低くなったことになる。このように、図19のFSK信号検波器では、シンボル間の位相偏移を周波数偏移に読み替えることによりFSK信号118を周波数検波していた。
【０００４】
【特許文献１】特開平０９−３６９２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のFSK信号検波器では、Ｉ，Ｑ信号の振幅情報を基礎として周波数を検波するため、雑音等によりＩ，Ｑ信号の振幅が変動する場合には、その振幅変動が周波数検波の特性に悪影響を及ぼすという問題があった。また、上記のFSK信号検波器では、A/Dコンバータ等の部品を必要とし、さらにはＩ，Ｑ信号の振幅情報を複数のビットを用いて表わすため回路構成が複雑化する等の問題があった。
【０００６】
本発明はこのような従来技術の欠点を解消し、FSK信号の振幅変動が周波数検波の特性に影響を与えない回路構成が簡単なFSK信号検波器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は上述の課題を解決するために、入力FSK信号の振幅を２値化する２値化手段と、２値化手段により２値化されたFSK信号をクロックに従って順次シフトする２ｎ段のレジスタから構成される2n段シフトレジスタと、2n段シフトレジスタの第１段目乃至第ｎ段目のレジスタに格納されているFSK信号のうち値が”1”または”0”のFSK信号の総数と、第n+1段目乃至第2n段目のレジスタに格納されているFSK信号のうち値が”0”または”1”のFSK信号の総数との合計を算出する加算器手段とを含むことを特徴とする。
【０００８】
この場合、２値化手段の前段に入力FSK信号の振幅変動成分を抑圧する振幅制限手段を設けるとい。
【０００９】
また、本発明は、さらに加算手段により算出される合計値が2n段シフトレジスタに供給されるクロックに従って変化する場合の変化幅に基づいてFSKデータを生成するFSKデータ生成手段を含むことを特徴とする。
【００１０】
この場合、FSK生成手段は、加算手段により算出された合計値からｎを減算する減算手段と、減算手段の出力の絶対値を求める絶対値変換手段と、絶対値変換手段の出力を平均化するローパスフィルタと、ローパスフィルタの出力と所定の閾値とを比較してFSKデータを生成する比較手段から構成するのがよい。
【００１１】
また、FSK生成手段は、ローパスフィルタの出力がFSK信号の先頭に付加されたプリアンブルに対応する時、プリアンブルに対応する出力を平均化して直流オフセットを生成し、直流オフセットをFSK信号のフレーム期間保持する直流オフセット生成手段を含み、比較手段は、ローパスフィルタの出力から直流オフセット生成手段により生成された直流オフセットを減算し、値が０の閾値と比較してFSKデータを生成するのがよい。
【発明の効果】
【００１２】
本発明によれば、入力FSK信号を２値化手段により振幅が”0”,”1”の２値化信号に変換し、この２値化信号を2n段シフトレジスタおよび加算手段を用いてデジタル処理により周波数検波しているので、A/Dコンバーター等の部品を使用する必要がなくなり回路構成を簡単化することができる。
【００１３】
また、入力FSK信号の振幅変動成分を振幅制限手段により抑圧して、その振幅を２値化手段により２値化することにより、従来のI，Ｑ信号の振幅から位相を求める検波方式と異なり、検波特性が振幅変動の影響を受けないようにすることができる。
【００１４】
さらに、FSK信号に含まれる周波数オフセットに応じて変化する直流オフセットを生成し、周波数検波出力に含まれる周波数オフセット成分をこの直流オフセットによりキャンセルしているので、周波数オフセットの影響を受けることなく周波数検波出力からFSKデータを生成することができる。
【発明を実施するための最良の形態】
【００１５】
次に添付図面を参照して本発明によるFSK信号検波器の実施例を詳細に説明する。図１を参照すると、本実施例のFSK信号検波器は、FSK信号50をデジタル処理により周波数検波してFSKデータ76を出力するものであり、リミッタアンプ10、コンパレータ12，26、2n段シフトレジスタ14、インバータ16-1〜16-n、加算器18，20、絶対値変換部22およびデジタルLPF（ローパスフィルタ）24から構成されている。なお、図１において、接続線に付した参照符号は同接続線に現れる信号を表わす。
【００１６】
リミッタアンプ10には、高周波の受信信号から数ＭＨzのIF受信信号にダウンコンバートされたFSK信号50が入力される。リミッタアンプ10は、FSK信号50の振幅を一定に制限してその振幅変動成分を抑圧する振幅制限回路である。これにより、振幅変動の影響を受けることなく周波数検波を行うことができる。リミッタアンプ10は、振幅変動成分を抑圧した信号をFSK信号52として出力する。図２は、リミッタアンプ10から出力されるFSK信号52の波形の一例を示す。
【００１７】
リミッタアンプ12に接続されているコンパレータ12は、リミッタアンプ10から出力されるFSK信号52の振幅を２値化する２値化回路である。具体的には、FSK信号52の中点レベルに略等しい中点電位54とFSK信号52とを比較し、FSK信号52の振幅が中点電位54より大きい場合には”1”の値となり、小さい場合には”0”の値となるFSK信号56を生成して出力する。これにより、コンパレータ12以降の回路では、FSK信号を振幅が”1”,”0”の２値化信号として取り扱うことができる。図３は、コンパレータ12から出力されるFSK信号56の波形の一例を示す。
【００１８】
コンパレータ12に接続されている2n段シフトレジスタ14は、2n段のレジスタからなるシフトレジスタであり、外部から供給されるクロックCLK（図示せず）に従って、コンパレータ12から出力されるFS信号56を順次入力し、入力したFS信号を出力側へ順次シフトするものである。ここで、FSK信号56の中心周波数をfIF、最大周波数偏移を±Δfd、プラス側に周波数偏移したときの周波数をfIF+（＝fIF＋Δfd）、マイナス側に周波数偏移したときの周波数をfIF-（＝fIF−Δfd）とすると、クロックCLKの周波数（動作クロック周波数）fCLKは、後述するように（fCLK／fIF-）−（fCLK／fIF+）≧８を満足する値に設定することが望ましい。
【００１９】
また、2n段シフトレジスタ14の段数2nは、本実施例では、2n≒fCLK／fIF-に設定される。ただし、この式は、商が偶数の場合にはその商を2nとし、それ以外の場合にはその商に最も近い偶数を2nとすることを示すものとする。この場合、2n段シフトレジスタ14は、FSK信号56が周波数fIF-に周波数偏移されているときは、FSK信号56の略１サイクル分を格納することができ、FSK信号56が周波数fIF+に周波数偏移されたときは、クロックCLKの周波数fCLKが（fCLK／fIF-）−（fCLK／fIF+）＝８を満足するように選定されている場合には、FSK信号の略（１＋8fIF+/fCLK）サイクル分を格納することができる。
【００２０】
2n段シフトレジスタ14を構成するレジスタのうち第１段目〜第ｎ段目のレジスタの出力はそれぞれ加算器18に接続され、各段のレジスタから出力されるFSK信号58-1〜58-nは加算器18に入力される。また、第n+1段目〜第2n段目のレジスタの出力はインバータ16-1〜16-nを介して加算器18にそれぞれ接続されている。インバータ16-1〜16-nは、第n+1段目〜第2n段目のレジスタから出力されるFSK信号60-1〜60-nを反転（”1”を”0”に、”0”を”1”にそれぞれ変換）させて、これをFSK信号62-1〜62-nとして加算器18へ出力するものである。
【００２１】
加算器18は、FSK信号58-1〜58-nおよびFSK信号62-1〜62-nのうち値が”1”のFSK信号の数を算出し、算出した数を示す周波数検波出力64を出力するものである。この値が”1”のFSK信号の数は、2n段シフトレジスタ14の１段目〜ｎ段目の各レジスタに格納されているFSK信号のうち値が”1”のFSK信号の数と、第n+1段目〜第2n段目の各レジスタに格納されているFSK信号のうち値が”0”のFSK信号の数との合計に等しい。なお、加算器18にFSK信号58-1〜58-nうち値が”1”のFSK信号の数とFSK信号60-1〜60-nのうち値が”0”のFSK信号の数とを算出する機能を持たせることにより、インバータ16-1〜16-nを省略してもよい。
【００２２】
図４および図６は、2n段シフトレジスタ14の第１段目〜第2n段目の各レジスタに格納されるFSK信号がクロックCLKに従って変化する状態を示すものであり、図４は周波数fIF-に周波数偏移されたFSK信号56が入力された場合の格納状態の変化を、図６は周波数fIF+に周波数偏移されたFSK信号56が入力された場合の格納状態の変化を示す。なお、クロックCLKの周波数fCLKは（fCLK／fIF-）−（fCLK／fIF+）＝８を満足するように選定され、2n段シフトレジスタ14の段数は2n≒fCLK／fIF-に設定されているものとする。
【００２３】
まず、図４(a)は、2n段シフトレジスタ14の第１段目〜第2n段目のレジスタに１サイクル分のFSK信号が格納された状態を示し、図４(b)は、FSK信号が図４(a)の状態から１クロックだけ出力側へシフトされた状態を示し、図４(c)は、FSK信号が図４(b)の状態からｎ−２クロックだけ出力側へシフトされた状態を示し、図４(d)は、FSK信号が図４(c)の状態から１クロックだけ出力側へシフトされた状態を示している。
【００２４】
図４(a)の場合、第１段目〜第ｎ段目のレジスタに格納されているFSK信号のうち値が”1”のFSK信号の数はｎであり、第n+1段目〜第2n段目のレジスタに格納されているFSK信号のうち値が”0”のFSK信号の数はｎであるから、加算器18の周波数検波出力64は2nになる。同様にして、図４(b)，(c)，(d)の周波数検波出力64はそれぞれ2n-2，２，０になる。したがって、周波数検波出力64は、クロックCLKに従って最大値2nと最小値０の間を図５に示すように周期的に変化する。なお、周波数検波出力64は、図５では直線的に変化しているが、実際にはクロックCLKに従って階段状に変化する。
【００２５】
次に、図６(a)は、2n段シフトレジスタ14の第５段目〜第2n-4段目のレジスタに１サイクル分のFSK信号が格納された状態を示し、図６(b)は、FSK信号が図６(a)の状態から１クロックだけ出力側へシフトされた状態を示し、図６(c)は、FSK信号が図６(b)の状態からn-6クロックだけ出力側へシフトされた状態を示し、図６(d)は、FSK信号が図６(c)の状態から１クロックだけ出力側へシフトされた状態を示している。
【００２６】
図６(a)の場合、第１段目〜第ｎ段目のレジスタに格納されているFSK信号のうち値が”1”のFSK信号の数はn-4であり、第n+1段目〜第2n段目のレジスタに格納されているFSK信号のうち値が”0”のFSK信号の数はn-4であるから、加算器18の周波数検波出力64は2n-8になる。同様にして、図６(b)，(c)，(d)の周波数検波出力64はそれぞれ2n-9，９，８になる。したがって、周波数検波出力64は、クロックCLKに従って最大値2n-8と最小値８の間を図７に示すように周期的に変化する。
【００２７】
このように、周波数検波出力64の振幅の変化幅（＝最大値−最小値）は、2n段シフトレジスタ14に周波数がfIF-に偏移されたFSK信号56が入力されたとき図５に示すように2nとなり、周波数がfIF+に周波数偏移されたFSK信号56が入力されるとき図７に示すように2n-16となる。したがって、周波数検波出力64の変化幅はFSK信号の周波数偏移に応じて変化するので、周波数検波出力64の変化幅に基づいてFSK信号56の周波数偏移を判断することができる。すなわち、2n段シフトレジスタ14、インバータ16-1〜16-nおよび加算器18は、周波数を検波する周波数検波器として動作する。
【００２８】
なお、（fCLK／fIF-）−（fCLK／fIF+）＝Ｋとすると、周波数fIF-に周波数偏移されたFSK信号56に対する周波数検波出力64の変化幅は2nであり、周波数fIF+に周波数偏移されたFSK信号56に対する周波数検波出力64の変化幅は2n-2Kとなるから、両変化幅の差は2Kになる。したがって、Ｋが大きくなるように動作クロック周波数fCLKを選定すれば、周波数fIF-に周波数偏移されたFSK信号と周波数fIF+に周波数偏移されたFSK信号との区別が容易になる。ただし、この場合、2n段シフトレジスタ14の段数が増加することになる。
【００２９】
また、図１の実施例では、2n段シフトレジスタ14の第n+1段目〜第2n段目の出力と加算器18との間にインバータ16-1〜16-nを挿入していたが、第１段目〜第ｎ段目の出力と加算器18との間にそれぞれインバータを挿入し、各インバータから出力されるFSK信号と第n+1段目〜第2n段目のレジスタから出力されるFSK信号のうち値が”0”のFSK信号の数を加算器18により算出してもよい。算出された数は、第１段目〜第ｎ段目のレジスタに格納されているFSK信号のうち値が”1”のFSK信号の数と、第n+1段目〜第2n段目のレジスタに格納されているFSK信号のうち値が”0”のFSK信号の数を合計した数に等しくなる。
【００３０】
加算器20の後段に設けられている加算器20、絶対値変換部22、デジタルLPF24およびコンパレータ26は、FSKデータ76を生成するFSKデータ生成手段を構成する。
【００３１】
まず、加算器20は、加算器18から出力される周波数検波出力64に−ｎを加算する加算回路であり、加算結果を周波数検波出力68として出力する。これにより、周波数検波出力64は、変化幅の中点を０とする波形に変換される。例えば、FSK信号56が周波数fIF-に周波数偏移されているとき、加算器20は、図５に示す波形の周波数検波出力64が入力されるので、図８に示す波形の周波数変換出力68を出力する。また、FSK信号56が周波数fIF+に周波数偏移されているとき、加算器20は、図７に示す波形の周波数検波出力64が入力されるので、図９に示す波形の周波数変換出力68を出力する。なお、加算回路20を、周波数検波出力64からｎを減算する減算器に替えてもよいのは勿論である。
【００３２】
加算器20に接続されている絶対値変換部22は、加算器20から出力される周波数検波出力68の絶対値を算出し、これを周波数検波出力70として出力ものである。例えば、絶対値変換部22は、図８に示す波形の周波数検波出力68が入力されたとき、図10に示す波形の周波数検波出力70を出力し、図９に示す波形の周波数検波出力68が入力されたとき、図11に示す波形の周波数検波出力70を出力する。したがって、例えば、FSK信号50の周波数が順次fIF-，fIF+，fIF+，fIF-，fIF-，fIF+，fIF-に周波数偏移されている場合、絶対値変換部22から出力される周波数検波出力70は図12に示すように変化する。なお、図12において、TsはFSK信号の１シンボル時間である。
【００３３】
絶対値変換部22に接続されているデジタルLPF24は、絶対値変換部22から出力される周波数検波出力70をFSK信号の１シンボル時間Tsで１シンボル区間幅の移動平均をとるローパスフィルタであり、周波数検波出力70を、振幅がFSK信号の周波数偏移に応じて変化する周波数検波出力72に変換して出力する。例えば、デジタルLPF24は、図12に示す波形の周波数検波出力70が入力されたとき、図13に示す波形の周波数検波出力72を出力する。
【００３４】
デジタルLPF24に接続されているコンパレータ26は、デジタルLPF24から出力される周波数検波出力72と外部から入力される閾値74とを比較し、FSK信号の周波数偏移に対応するFSKデータ76を生成して出力する比較器である。閾値74は、例えばFSK信号が周波数fIF-に周波数偏移されている場合の周波数検波出力72の振幅と、FSK信号が周波数fIF+に周波数偏移されている場合の周波数検波出力72の振幅との平均値に設定される。なお、図13における”th”は、このようにして設定される閾値74の一例である。
【００３５】
一般に、FSKデータでは、周波数fIF-に周波数偏移されたFSK信号に対しては”0”が、周波数fIF+に周波数偏移されたFSK信号に対しては”1”がそれぞれ対応している。このことを考慮し、本実施例のコンパレータ26では、周波数検波出力72が閾値74より大きいときFSK信号は周波数fIF-に周波数偏移されているので”0”を、周波数検波出力72が閾値74より小さいときFSK信号は周波数fIF+に周波数偏移されているので”1”をそれぞれ出力する。したがって、コンパレータ26は、図13に示す波形の周波数検波出力72が入力されたとき、図14に示す波形のFSKデータ76を出力する。
【００３６】
このように構成されたFSK信号検波器の動作について説明すると、リミッタアンプ10では、入力されるFSK信号50の振幅を一定にし、これをFSK信号52としてコンパレータ12へ出力する。コンパレータ12では、FSK信号52と中点電位54とを比較してFSK信号52を２値化し、これをFSK信号56として2n段シフトレジスタ14へ出力する。
【００３７】
2n段シフトレジスタ14では、外部から供給されるクロックCLKに従ってFSK信号56を順次入力し出力側へ順次シフトすると共に、第１段目〜第ｎ段目のレジスタのFSK信号をFSK信号58-1〜58-nとして加算器18へ出力し、第n+1段目〜第2n段目のレジスタのFSK信号をFSK信号60-1〜60-nとしてインバータ16-1〜16-nへ出力する。インバータ16-1〜16-nでは、FSK信号60-1〜60-nを反転させ、これをFSK信号62-1〜62-nとして加算器18へ出力する。
【００３８】
加算器18では、2n段シフトレジスタ14から出力されるFSK信号58-1〜58-nおよびインバータ16-1〜16-nから出力されるFSK信号62-1〜62-nのうち値が”1”のFSK信号の数を算出し、FSK信号の周波数偏移（fIF±Δfd）に応じて振幅の変化幅が変化する周波数検波出力64を生成して加算器20へ出力する。周波数検波出力64の振幅の変化幅は、本実施例では、2nシフトレジスタ14に周波数fIF-に周波数偏移されたFSK信号56が入力されたとき図５に示すように2nになり、周波数fIF+に周波数偏移されたFSK信号56が入力されたとき図７に示すように2n-16になるので、周波数fIF-に周波数偏移に対する変化幅は周波数fIF+に対する変化幅より大きくなる。
【００３９】
加算器20では、加算器18からの周波数検波出力64に−ｎを加算して、周波数検波出力64の最大値と最小値の平均値（ｎ）に相当する部分が０となるように周波数検波出力64のレベルを変換し、これを周波数検波出力68として絶対値変換部22へ出力する。例えば、図５，図７に示す周波数検波出力64は図８，図９に示す周波数検波出力68に変換される。絶対値変換部22では、加算器20からの周波数検波出力68の絶対値を生成し、これを周波数検波出力70としてデジタルLPF30へ出力する。例えば、図８，図９に示す周波数検波出力68は、図10，図11に示す周波数検波出力70に変換される。
【００４０】
デジタルLPF24では、絶対値変換部22からの周波数検波出力70をFSK信号の１シンボル時間Tsで１シンボル区間幅の移動平均をとり、振幅がFSK信号の周波数偏移に応じて変化する周波数検波出力72に変換してコンパレータ26へ出力する。例えば、図12に示す周波数検波出力70は、デジタルLPF24により図13に示す周波数検波出力72に変換される。
【００４１】
コンパレータ26では、デジタルLPF24からの周波数検波出力72と外部から入力される閾値74とを比較してFSK信号の周波数偏移に対応するFSKデータ76を生成して出力する。具体的には、周波数検波出力72が閾値74より大きいときは”0”となり、小さいときは”1”となるFSKデータ76を生成して出力する。例えば、図13に示す周波数検波出力72は、コンパレータ26により図14に示すFSKデータ76に変換される。このようにして、入力FSK信号50は、FSK信号検波器によりデジタル的に処理され復調される。
【００４２】
本実施例によれば、入力FSK信号50の振幅変動成分をリミッタアンプ10により抑圧しているので、従来のI，Ｑ信号の振幅から位相を求める検波方式と異なり、検波特性が振幅変動の影響を受けにくいという効果が得られる。また、FSK信号52をコンパレータ12により振幅が”0”,”1”の２値化信号に変換し、2n段シフトレジスタ14、インバータ16-1〜16-nおよび加算器18によりFSK信号をデジタル処理により周波数検波しているので、A/Dコンバーター等の部品を使用する必要がなく、回路構成を簡単化することができる。
【００４３】
図15は、本発明によるFSK信号検波器の他の実施例である。図１に示すFSK信号検波器のコンパレータ26では、周波数検波出力72をFSKデータ76に変換する際に、閾値74を基準としてFSKデータを生成している。しかし、FSK信号50の周波数fIfが規格値からずれてFSK信号50に周波数オフセットが存在すると、周波数検波出力72の直流成分がその周波数オフセットに応じて上下するので、閾値74が固定である場合にはコンパレータ26がFSKデータを誤判定する恐れが生ずる。
【００４４】
本実施例は、受信FSK信号のフレームの先頭に、”0”，”1”の繰り返しのような一定シンボル内で”0”，”1”の数が均等になるプリアンブルパターンが配置されている通信システムに適用されるものであり、このプリアンブルパターンを検出し、プリアンブルに対応する周波数検波出力72の平均値を求めて周波数オフセットに応じて変化するオフセット出力80を生成し、このオフセット出力80に基づいて周波数検波出力72の直流成分を打ち消し、FSKデータの誤判定を防止するものである。
【００４５】
本実施例のFSK信号検波器は、図15に示すように、図１に示すFSK信号検波器のコンパレータ26に替えてデジタルLPF30、保持回路32およびコンパレータ34を設けたものであり、リミッタアンプ10からデジタルLPF24までは図１に示すFSK信号検波器の構成と同じである。なお、図15において、図１と同じ要素には同一の参照符号を付してあり、また、接続線に付した参照符合は同接続線に現れる信号を表わす。
【００４６】
図１のFSK信号検波器と異なる点に着目すると、デジタルLPF24にはデジタルLPF30およびコンパレータ34が接続されている。デジタルLPF30は、デジタルLPF24から出力される周波数検波出力72を、プリアンブルの複数シンボルもしくは拡散符号周期の”0”と”1”の数が均等になる時間で平均化して直流オフセットを生成し、これをオフセット出力80として出力するローパスフィルタである。したがって、オフセット信号80は、プリアンブルが入力されたときの周波数検波出力72の直流成分であり、そのレベルは周波数オフセットに応じて変化する。なお、デジタルLPF30は、外部から与えられるプリアンブル検出信号82をトリガーとして動作を開始する。
【００４７】
デジタルLPF30に接続されている保持回路32は、プリアンブル検出信号82が与えられてから所定の時間経過後、すなわちデジタルLPF30がプリアンブルに対応するオフセット出力80を出力する時、その時点のオフセット出力80を保持し、外部から保持解除信号84が与えられたときオフセット出力80の保持を解除するものである。プリアンブル検出信号82は装置がプリアンブルを検出したときに与えられ、保持解除信号84はフレーム受信終了時に与えられる。これにより、保持回路32では、プリアンブルに対応するオフセット出力80をフレーム内に渡って保持し、これをオフセット出力86として出力する。
【００４８】
このように、デジタルLPF30および保持回路32は、デジタルLPF24からプリアンブルに対応する周波数検波出力72が出力された時、その周波数検波出力72を平均化して直流オフセットを生成し、FSK信号のフレーム期間これを保持する直流オフセット生成手段を構成する。
【００４９】
保持回路32およびデジタルLPF24に接続されているコンパレータ34は、図１のコンパレータ26と同様に、周波数検波出力72と閾値とを比較してFSKデータを生成するものである。ただし、本実施例のコンパレータ34は、周波数検波出力72からオフセット出力84を減算することにより、周波数オフセットの影響を排除した周波数検波出力(A)を生成し、この周波数検波出力(A)と値が０の閾値とを比較してFSKデータ90を生成する。
【００５０】
例えば、FSK信号に周波数オフセットが含まれる場合において、デジタルLPF24から図16に示す周波数検波出力72が出力されるとき、その周波数検波出力72の直流成分は周波数オフセットに応じて変化する。しかし、周波数検波出力72の直流成分は、保持回路32から出力されるオフセット出力86に一致する。したがって、周波数検波出力72からオフセット出力86を減算することにより、周波数検波出力72から直流成分を除去し、周波数オフセットの影響を排除することができる。図17は、このようにして得られた周波数検波出力(A)の波形を示す。
【００５１】
一般に、FSKデータでは周波数fIF-に周波数偏移されたFSK信号に対して”0”が、周波数fIF+に周波数偏移されたFSK信号に対しては”1”がそれぞれ対応している。コンパレータ34では、周波数検波出力(A)は図17のようにFSK信号が周波数fIF-に周波数偏移されているとき正の値になり、周波数fIF+に周波数偏移されているとき負の値になるので、閾値の値を０とし、周波数検波出力(A)が閾値より大きいときは”0”を、小さいときは”1”となるFSKデータ88を生成して出力する。これにより、例えば、図17に示す周波数検波出力(A)は図18に示すFSKデータ88に変換される。
【００５２】
次に、図15のFSK信号検波器の動作について説明する。2n段シフトレジスタ14に、周波数fIF-が規格値から低い方にずれた（例えば、クロックCLK（周波数fCLK）の数クロック分だけ）FSK信号が入力された場合、加算器18から出力される周波数検波出力64の最大値は2n、最小値は０になり、周波数fIF-が規格値に適合している場合の値と変わらない。しかし、2n段シフトレジスタ14に、周波数fIF-が規格値から高い方へずれたFSK信号が入力された場合、加算器18から出力される周波数検波出力64の最大値は2nより小さくなり、最小値は０より大きくなる。このため、絶対値変換部22から出力される周波数検波出力70はｎより小さくなる。しかし、周波数fIF+に周波数偏移されたFSK信号に対する周波数検波出力70は、周波数fIF-に周波数偏移されたFSK信号に対する周波数検波出力70よりさらに小さくなるので、両者を区別することは可能である。
【００５３】
さて、リミッタアンプ10からデジタルLPF24までの各回路の動作は図１の場合と同様であるので省略し、デジタルLPF30以降の回路の動作について説明すると、受信FSK信号のフレームの先頭に配置されている、”0”，”1”の繰り返しのような一定シンボル内で”0”，”1”の数が均等になるプリアンブルパターンの信号がリミッタアンプ10に入力されるとき、外部からプリアンブル検出信号82がデジタルLPF30および保持回路32に入力される。
【００５４】
デジタルLPF30では、プリアンブル検出信号82が与えられたとき、デジタルLPF24から出力される周波数検波出力72を、プリアンブルの数シンボルもしくは拡散符号周期の”0”と”1”の数が均等になる時間で平均化し、その結果をオフセット出力80として保持回路32へ出力する。このオフセット出力80は、FSK信号50が周波数オフセットを含む場合には、その周波数オフセットに応じて変化する。
【００５５】
保持回路32では、プリアンブル検出信号82が与えられてから所定の時間が経過した時、すなわちデジタルLPF30がオフセット出力80を算出して出力した時そのオフセット出力80を保持し、保持解除信号84が与えられたときその保持を解除する。したがって、保持回路32では、プリアンブルに対応するオフセット出力80を１フレームに渡って保持することになる。保持されたオフセット出力はオフセット出力86としてコンパレータ34へ出力される。
【００５６】
コンパレータ34では、デジタルLPF24から出力される周波数検波出力72から、保持回路32から出力されるオフセット出力86を減算する。このオフセット出力86は周波数検波出力72の直流成分に一致するから、周波数検波出力72は直流成分を含まない周波数検波出力(A)に変換され、周波数オフセットの影響を受けない周波数検波出力(A)が得られる。コンパレータ34では、この周波数検波出力(A)と値が０の閾値を比較してFSKデータ90を生成して出力する。
【００５７】
なお、図15の実施例では、フレームの先頭に”0”,”1”の繰り返しのような一定シンボル内で”0”,”1”の数が均等になるプリアンブルパターンが配置されているFSK通信の復調器に適用した例を示したが、FSK変調もしくはMSK（Minimum Shift Keying）変調を用いた一定区間（１シンボル間）でFSKデータもしくはMSKデータの”0”,”1”の数が均等になるような通信であれば周波数オフセットを正確にキャンセルできるため、このような条件のスペクトラム拡散通信等の復調器としても用いることができる。
【００５８】
このように本実施例によれば、デジタルLPF30および保持回路32によりFSK信号に含まれる周波数オフセットに応じて変化するオフセット出力86（直流オフセット）を生成し、コンパレータ34において、デジタルLPF24から出力される周波数検波出力72からオフセット出力86を減算して周波数オフセット成分をキャンセルした周波数検波出力(A)を生成し、この周波数検波出力(A)を用いてFSKデータを生成しているので、周波数オフセットの影響を受けることなくFSKデータを生成することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明によるFSK信号検波器の実施例を示すブロック図である。
【図２】図１に示すFSK信号検波器のリミッタアンプ10から出力されるFSK信号を示す図である。
【図３】図１に示すFSK信号検波器のコンパレータ12から出力されるFSK信号を示す図である。
【図４】図１に示すFSK信号検波器に周波数がfIF-に偏移されたFSK信号が入力されたときの2n段シフトレジスタ14の動作を示す図である。
【図５】図１に示すFSK信号検波器に周波数がfIF-に偏移されたFSK信号が入力されたとき、加算器18から出力される周波数検波出力を示す図である。
【図６】図１に示すFSK信号検波器に周波数がfIF+に偏移されたFSK信号が入力されたときの2n段シフトレジスタ14の動作を示す図である。
【図７】図１に示すFSK信号検波器に周波数がfIF+に偏移されたFSK信号が入力されたとき、加算器18から出力される周波数検波出力を示す図である。
【図８】図１に示すFSK信号検波器に周波数がfIF-に偏移されたFSK信号が入力されたとき、加算器20から出力される周波数検波出力を示す図である。
【図９】図１に示すFSK信号検波器に周波数がfIF+に偏移されたFSK信号が入力されたとき、加算器20から出力される周波数検波出力を示す図である。
【図１０】図１に示すFSK信号検波器に周波数がfIF-に偏移されたFSK信号が入力されたとき、絶対値変換部22から出力される周波数検波出力を示す図である。
【図１１】図１に示すFSK信号検波器に周波数がfIF+に偏移されたFSK信号が入力されたとき、絶対値変換部22から出力される周波数検波出力を示す図である。
【図１２】図１に示すFSK信号検波器に周波数がfIF-またはfIF+に偏移されたFSK信号が入力されたとき、絶対値変換部22から出力される周波数検波出力を示す図である。
【図１３】図１に示すFSK信号検波器のデジタルLPF24から出力される周波数検波出力を示す図である。
【図１４】図１に示すFSK信号検波器のコンパレータ26から出力されるFSKデータを示す図である。
【図１５】本発明によるFSK信号検波器の他の実施例を示すブロック図である。
【図１６】図15に示すFSK信号検波器のデジタルLPF24から出力される周波数検波出力を示す図である。
【図１７】図15に示すFSK信号検波器のコンパレータ34内で生成される周波数検波出力(A)を示す図である。
【図１８】図15に示すFSK信号検波器のコンパレータ34から出力されるFSKデータを示す図である。
【図１９】従来のFSK信号検波器の一例を示すブロック図である。
【符号の説明】
【００６０】
10  リミッタアンプ
12、26、34  コンパレータ
14  2n段シフトレジスタ
16-1〜16-n  インバータ
18、20  加算器
22  絶対値変換部
24、30  デジタルLPF
32  保持回路
【図１】
2005151406.tif 000003
【図２】
2005151406.tif 000004
【図３】
2005151406.tif 000005
【図４】
2005151406.tif 000006
【図５】
2005151406.tif 000007
【図６】
2005151406.tif 000008
【図７】
2005151406.tif 000009
【図８】
2005151406.tif 000010
【図９】
2005151406.tif 000011
【図１０】
2005151406.tif 000012
【図１１】
2005151406.tif 000013
【図１２】
2005151406.tif 000014
【図１３】
2005151406.tif 000015
【図１４】
2005151406.tif 000016
【図１５】
2005151406.tif 000017
【図１６】
2005151406.tif 000018
【図１７】
2005151406.tif 000019
【図１８】
2005151406.tif 000020
【図１９】
2005151406.tif 000021