(57)【要約】【課題】  暗電流や画素欠陥の発生を抑制できる構成の固体撮像素子を提供する。【解決手段】  半導体基体１内に複数の光電変換素子４が形成され、半導体基体１上に、複数の光電変換素子４からの信号電荷を読み出す回路５がそれぞれ形成され、この複数の光電変換素子からの信号電荷を読み出す回路５とは反対側より光が照射される構成の固体撮像素子１０を形成し、隣接する光電変換素子４を分離する素子分離領域２にゲッタリング領域１５を設けるようにする。【選択図】      図１ 
2005294705.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体内に、複数の光電変換素子が形成され、前記半導体基体上に、前記複数の光電変換素子からの信号電荷を読み出す回路がそれぞれ形成され、前記複数の光電変換素子からの信号電荷を読み出す回路とは反対側より、光が照射される構成の固体撮像素子であって、
隣接する前記光電変換素子を分離する素子分離領域に、ゲッタリング領域が形成されている
ことを特徴とする固体撮像素子。
【請求項２】
前記ゲッタリング領域は、前記素子分離領域の光が照射される側に形成されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記光電変換素子がマトリクス状に形成され、前記ゲッタリング領域が、前記光電変換素子の行間或いは列間の前記素子分離領域の一部に形成されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項４】
前記ゲッタリング領域は、前記半導体基体の半導体領域を構成する元素とは異なる元素により形成されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項５】
半導体基体内に、複数の光電変換素子が形成され、前記半導体基体上に、前記複数の光電変換素子からの信号電荷を読み出す回路がそれぞれ形成され、前記複数の光電変換素子からの信号電荷を読み出す回路とは反対側より、光が照射される構成の固体撮像素子を製造する方法であって、
隣接する前記光電変換素子を分離する素子分離領域に、光が照射される側から不純物を注入することにより、ゲッタリング領域を形成する工程を有する
ことを特徴とする固体撮像素子の製造方法。
【請求項６】
前記半導体基体の光が照射される側と反対の面に、前記素子分離領域、前記光電変換素子、前記信号電荷を読み出す回路を形成した後に、前記ゲッタリング領域を形成することを特徴とする請求項５に記載の固体撮像素子の製造方法。
【請求項７】
前記光電変換素子をマトリクス状に形成し、前記ゲッタリング領域を、前記光電変換素子の行間或いは列間の前記素子分離領域の一部に形成することを特徴とする請求項５に記載の固体撮像素子の製造方法。
【請求項８】
前記不純物を注入する際のエネルギー量が、１．０×１０14ｃｍ−2であることを特徴とする請求項５に記載の固体撮像素子の製造方法。
【請求項９】
前記半導体基体の半導体領域を構成する元素とは異なる元素により、前記ゲッタリング領域を形成することを特徴とする請求項５に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びその製造方法に関する。
【背景技術】
【０００２】
従来より、固体撮像素子としては、半導体基体の表面側に各素子や各膜等を形成し、この表面側より光を入射させて撮像する構成が採られていた。
しかしながら、このような構成の場合、表面側に形成された各素子や各膜等で入射光が吸収、あるいは反射されてしまい、入射光に対する光電変換効率が低く、感度の低い構成となっていた。
【０００３】
そこで、近年、このような問題を解決する構成として、半導体基体の表面側に各素子や各膜等を形成し、半導体基体の裏面側より光を入射させて撮像できるようにすることで、受光のための開口率を高くし、また、入射光の吸収、あるいは反射を抑えるようにした、いわゆる裏面照射型の固体撮像素子が用いられるようになった（例えば特許文献１参照）。
【０００４】
ここで、このような構成を有する固体撮像素子、例えばＣＭＯＳ型の固体撮像素子の構成を、図１４を参照して説明する。
なお、図１４Ａは裏面側から見た撮像領域の概略平面図を示し、図１４Ｂは図１４ＡのＡ−Ａ線の概略断面図を示している。
このＣＭＯＳ型の固体撮像素子５０では、半導体基体５１（例えば単結晶シリコン層）内に形成された素子分離領域５２により区切られた単位画素領域５３内に、高濃度のＮ型の半導体領域よりなる光電変換素子（いわゆるフォトダイオードＰＤ部）５４が形成されている。
また、単結晶シリコン層５１の一方の面、すなわち表面側（図中上側）には、各光電変換素子５４に蓄積された信号電荷を読み出す回路（読み出し回路）５５がそれぞれ形成され、これら読み出し回路５５上に配線層５６が形成されている。
また、単結晶シリコン層５１の他方の面、すなわち裏面側（図中下側）には、平坦化膜（パッシべーション膜）５９を介して各光電変換素子５４に対応する位置にオンチップレンズ５７が形成されている。
【０００５】
読み出し回路５５は、具体的には、Ｐ型の半導体領域よりなる読み出しゲート部６３と、この読み出しゲート部６３に隣接して、光電変換素子５４で蓄積された信号電荷を電圧に変換する、高濃度のＮ型の半導体領域よりなるフローティングディフュージョン部（ＦＤ部）６４と、読み出しゲート部６３上に形成された読み出し電極６６とから構成されている。
なお、６７はＰ型の半導体領域よりなる第２の素子分離領域である。また６８は光電変換素子５４の表面側に形成された高濃度のＰ型の半導体領域よりなる電荷蓄積領域である。
また、図示しないが、この単位画素領域５３内においては、フローティングディフュージョン部６４に蓄積された信号電荷を掃き捨てるリセットゲート部や、フローティングディフュージョン部６４で変換された電圧を出力する出力部（出力アンプ）等が設けられている。
【０００６】
配線層５６は、例えば２層の配線を有している。
具体的には、単結晶シリコン層５１上に形成された絶縁層７４中において、１層目の配線５６１と、この１層目の配線５６１上に絶縁層７４を介して形成された２層目の配線５６２とから形成されている。
なお、絶縁層７４上にはパッシベーション膜からなる平坦化膜が形成され、この平坦化膜上に接着剤層（図示せず）を介して支持基板５８が接着されている。
【０００７】
そして、このような構成のＣＭＯＳ型の固体撮像素子５０においては、単結晶シリコン層５１の裏面側から画像光（図中矢印Ｘ）が入射される。
【０００８】
【特許文献１】特開２００３−３１７８５号公報、段落番号〔００２７〕〜〔００２９〕及び図３参照。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述したＣＭＯＳ型の固体撮像素子５０においては、その製造途中において、例えば半導体基体５１を構成する単結晶シリコンにストレスが生じることにより、単結晶シリコン層５１内（例えば裏面側付近）に結晶欠陥が発生するといった問題が生じる。
また、単結晶シリコン層５１内に例えば不要なメタル不純物が存在することにより、メタル汚染が進行するといった問題が生じる。
【００１０】
このように、結晶欠陥が発生した場合は、例えば製造後の固体撮像素子５０において暗電流が発生してしまい、またメタル汚染が進行した場合は、例えば画像欠陥（白点）が発生してしまう。
なお、このような暗電流や画像欠陥の発生は、固体撮像素子５０の性能を低下させる要因となる。
【００１１】
上述した点に鑑み、本発明は、暗電流や画素欠陥の発生を抑制できる構成の固体撮像素子を提供するものである。
また、本発明は、結晶欠陥の修復や不要な不純物を吸収することができる構成の固体撮像素子の製造方法を提供するものである。
【課題を解決するための手段】
【００１２】
本発明に係る固体撮像素子は、半導体基体内に、複数の光電変換素子が形成され、半導体基体上に、複数の光電変換素子からの信号電荷を読み出す回路がそれぞれ形成され、複数の光電変換素子からの信号電荷を読み出す回路とは反対側より、光が照射される構成の固体撮像素子であって、隣接する前記光電変換素子を分離する素子分離領域に、ゲッタリング領域が形成されている構成とする。
【００１３】
上述した本発明に係る固体撮像素子によれば、隣接する光電変換素子を分離する素子分離領域に、ゲッタリング領域が形成されているので、このゲッタリング領域により結晶欠陥を修復したり、不純物を吸収することができる。これにより、例えば結晶欠陥に起因する暗電流の発生を抑制したり、不要な不純物による汚染の進行を抑えて、画像欠陥（白点）の発生を抑制することができる。
【００１４】
本発明に係る固体撮像素子の製造方法は、半導体基体内に、複数の光電変換素子が形成され、半導体基体上に、複数の光電変換素子からの信号電荷を読み出す回路がそれぞれ形成され、複数の光電変換素子からの信号電荷を読み出す回路とは反対側より、光が照射される構成の固体撮像素子を製造する方法であって、隣接する光電変換素子を分離する素子分離領域に、光が照射される側から不純物を注入することにより、ゲッタリング領域を形成する工程を有するようにする。
【００１５】
上述した本発明に係る固体撮像素子の製造方法によれば、隣接する光電変換素子を分離する素子分離領域に、光が照射される側から不純物を注入することにより、ゲッタリング領域を形成する工程を有するので、例えば、製造途中において半導体基体の裏面側に発生する結晶欠陥を修復したり、不要な不純物を吸収して不純物による汚染の進行を抑えることができる。これにより、このような結晶欠陥に起因する暗電流や不純物の汚染に起因する画素欠陥（白点）の発生が抑制された構成の固体撮像素子を製造することができる。
【発明の効果】
【００１６】
本発明に係る固体撮像素子によれば、結晶欠陥に起因する暗電流の発生や不純物の汚染に起因する画素欠陥の発生を抑制することが可能になる。したがって、高性能で、高い信頼性を有する固体撮像素子を実現することができる。
【００１７】
本発明に係る固体撮像素子の製造方法によれば、暗電流や画像欠陥の発生が抑制された構成の固体撮像素子を製造することができるため、良好な特性や歩留まりが向上した固体撮像素子を製造することが可能になる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して、本発明の実施の形態を説明する。
【００１９】
まず、本発明に係る固体撮像素子の製造方法を適用する固体撮像素子、例えばＣＭＯＳ型の固体撮像素子の一実施の形態の概略構成図を、図１を参照して説明する。
なお、図１Ａは裏面側から見た撮像領域の概略平面図を示し、図１Ｂは図１ＡのＡ−Ａ線の概略断面図を示している。
このＣＭＯＳ型の固体撮像素子１０では、半導体基体（例えば単結晶シリコン層）１内に形成された素子分離領域２により区切られた単位画素領域３内に、高濃度のＮ型の半導体領域よりなる光電変換素子（いわゆるフォトダイオードＰＤ部）４が形成されている。すなわち、光電変換素子はマトリクス状に形成されている。そして、単結晶シリコン層１の一方の面、すなわち表面側（図中上側）には、各光電変換素子４に蓄積された信号電荷を読み出す回路（読み出し回路）５がそれぞれ形成され、これら読み出し回路５上に配線層６が形成されている。また、単結晶シリコン層１の他方の面、すなわち裏面側（図中下側）には、各光電変換素子４に対応してオンチップレンズ７が形成されている。
【００２０】
読み出し回路５は、具体的には、Ｐ型の半導体領域よりなる読み出しゲート部１３と、この読み出しゲート部１３に隣接して、光電変換素子４で蓄積された信号電荷を電圧に変換する、高濃度のＮ型の半導体領域よりなるフローティングディフュージョン部（ＦＤ部）１４と、読み出しゲート部１３上に形成された読み出し電極１６とから構成されている。
なお、１７はＰ型の半導体領域よりなる第２の素子分離領域である。また１８は光電変換素子４の表面側に形成された高濃度のＰ型の半導体領域よりなる電荷蓄積領域である。
また、図示しないが、この単位画素領域３内においては、フローティングディフュージョン部１４に蓄積された信号電荷を掃き捨てるリセットゲート部や、フローティングディフュージョン部１４で変換された電圧を出力する出力部（出力アンプ）等が設けられている。
【００２１】
配線層６は、例えば２層の配線を有している。
具体的には、単結晶シリコン層１上に形成された絶縁層２４中において、１層目の配線６１と、この１層目の配線６１上に絶縁層２４を介して形成された２層目の配線６２とから形成されている。
なお、絶縁層２４上にはパッシベーション膜からなる平坦化膜が形成され、この平坦化膜上に接着剤層（図示せず）を介して支持基板８が形成されている。
【００２２】
このような構成のＣＭＯＳ型の固体撮像素子１０においては、単結晶シリコン層１の裏面側から画像光（図中矢印Ｘ）が入射される。
【００２３】
そして、本実施の形態のＣＭＯＳ型の固体撮像素子１０においては、特に、列方向及び行方向の各単位画素領域３を分離する素子分離領域２内に、ゲッタリング領域１５が形成されている。
このゲッタリング領域１５は、単結晶シリコン層１内で発生した結晶欠陥を修復したり、単結晶シリコン層１内に存在する不純物を吸収したりする特性を有する領域である。
【００２４】
このゲッタリング領域１５を構成する具体的な材料は、上述したような特性を有し、単結晶シリコン層１内の半導体領域を構成する不純物元素とは異なる不純物元素、例えばカーボンを用いて形成することができる。また、これ以外にも、リン（Ｐ）や砒素（Ａｓ）等を用いることもできる。
【００２５】
また、ゲッタリング領域１５は、具体的には、素子分離領域２において、画像光（図中矢印Ｘ参照）が入射する裏面側付近に形成されている。
このように画像光が入射する裏面側にゲッタリング領域１５を形成することにより、単結晶シリコン層１の裏面側に発生する結晶欠陥をより効果的に修復することができる。また、単結晶シリコン層１の裏面側に存在する不純物をより効果的に吸収することができる。
なお、ゲッタリング領域１５を光電変換素子４に直接接して形成した場合、ゲッタリング領域１５の形成材料にもよるが、ゲッタリング領域１５の周囲で欠陥が発生し、この欠陥がリーク電流を引き起こす要因となることがある。したがって、ゲッタリング領域１５は光電変換素子４の側壁から離れて形成することが望ましい。
【００２６】
また、ゲッタリング領域１５の形状は任意の形状に形成することができる。
図１に示す場合では、マトリクス状に配置された各単位画素領域３の周囲を囲むようにゲッタリング領域１５を形成している。すなわち格子形状で形成した場合である。
【００２７】
このような構成の本実施の形態のＣＭＯＳ型の固体撮像素子１０によれば、単結晶シリコン層１において、各単位画素領域３を分離する素子分離領域２内の画像光が入射する裏面側にゲッタリング領域１５を形成したので、単結晶シリコン層１内の特に裏面側で発生した結晶欠陥を修復することができ、このような結晶欠陥に起因する暗電流の発生を抑えることができる。
また、単結晶シリコン層１内の特に裏面側に存在する不純物を吸収することができるので、不要なメタル不純物によるメタル汚染等の進行を抑えることができる。これにより、このようなメタル汚染等に起因する画素欠陥（白点）の発生を抑えることができる。
【００２８】
また、素子分離領域２内にゲッタリング領域１５を形成したので、単位画素領域３の面積を増大させずに、暗電流や画素欠陥（白点）の発生を抑制することが可能になる。
【００２９】
また、ゲッタリング領域１５が、各光電変換素子４の周囲を囲むように形成されているので、単結晶シリコン層１内の裏面側の広い範囲において発生する結晶欠陥の修復が可能になる。また単結晶シリコン層１内の広い範囲において存在する不純物の吸収が可能になる。すなわち、大きいゲッタリング効果を得ることができる。
【００３０】
次に、本発明に係る固体撮像素子の他の実施の形態を、図２を参照して説明する。
なお、この図２においても、図２Ａは裏面側から見た平面図を示し、図２Ｂは図２ＡのＡ−Ａ線の断面図を示している。
上述した実施の形態のＣＭＯＳ型の固体撮像素子１０では、図１に示したように、ゲッタリング領域１５を、マトリクス状に配置された各単位画素領域３を囲むように格子形状で形成した場合を示したが、本実施の形態のＣＭＯＳ型の固体撮像素子１１では、ゲッタリング領域１５をドット状に形成した場合である。
すなわち、本実施の形態の固体撮像素子１１では、図２Ａに示すように、素子分離領域２において、４つの各光電変換部の中心となる位置に（例えば４Ａ，４Ｂ，４Ｃ，４Ｄの中心となる位置に）、それぞれ十字形状のゲッタリング領域１５が形成されている。
なお、ゲッタリング領域１１の具体的な形成材料や形成位置（深さ）は、上述した実施の形態のＣＭＯＳ型の固体撮像素子１０の場合と同様にすることができる。
また、これ以外の構成においても、上述した実施の形態のＣＭＯＳ型の固体撮像素子１０の場合と同様であるので、図１と対応する部分には同一符号を付して重複説明を省略している。
【００３１】
このような構成の本実施の形態のＣＭＯＳ型の固体撮像素子１１によれば、上述した実施の形態の固体撮像素子１０の場合と同様に、単結晶シリコン層１の特に裏面側で発生した結晶欠陥を修復することができ、暗電流の発生を抑えることができる。また、単結晶シリコン層１の特に裏面側に存在する不要な不純物を吸収することができるので、画素欠陥（白点）の発生を抑えることができる。また、単位画素領域３の面積を増加させずに、暗電流や画素欠陥の発生を抑えることができる。
【００３２】
また、ゲッタリング領域１５がドット状に形成されているので、例えば製造工程において、レジストマスクが作り易い構成を得ることができる。
【００３３】
上述した実施の形態では、図１及び図２に示したように、単結晶シリコン層１において、ゲッタリング領域１５を素子分離領域２内の画像光が入射する裏面側に形成した場合を示したが、このゲッタリング領域１５の形成位置は、必ずしも裏面側に限定されず、例えば図３に示すように、素子分離領域２内の内部に形成することもできる。
なお、図３において、図１及び図２と対応する部分には、同一符号を付して重複説明を省略している。
【００３４】
ゲッタリング領域１５をこのような構成とした場合は、単結晶シリコン層１の特に内部で発生した結晶欠陥をより効果的に修復することができ、また、単結晶シリコン層１の特に内部に存在する不要な不純物をより効果的に吸収することができる。
【００３５】
また、上述した実施の形態では、ゲッタリング領域１５の形状として、格子形状のゲッタリング領域１５（図１参照）やドット状に形成された十字形状のゲッタリング領域１５（図２及び図３参照）を挙げて説明を行ったが、ゲッタリング領域１５の形状はこのような形状に限定されず、この他にも様々な形状が考えられる。
【００３６】
例えば図４に示すように、素子分離領域２において、行方向のみに連続するゲッタリング領域１５を形成することも可能である。また、図５に示すように、素子分離領域２において、列方向に連続しない、すなわち、光電変換素子４列間の一部に島状のゲッタリング領域１５をドット状で形成することも可能である。
ゲッタリング領域１５をこのような形状に形成した場合にも、上述した実施の形態のＣＭＯＳ型の固体撮像素子１０，１１の場合と同様の作用を得ることができる。
【００３７】
また、図示しないが、特定の行間毎や特定の列間毎にゲッタリング領域１５を形成することもできる。すなわち、マトリクス状に配置された光電変換素子４において、その特定の行間毎、あるいはその特定の列間毎の素子分離領域２内にのみゲッタリング領域１５を形成する場合である。
ゲッタリング領域１５をこのように形成した場合は、上述した実施の形態のＣＭＯＳ型の固体撮像素子１０，１１の場合と同様の作用を得ることができるが、特定の行間毎及び特定の列間毎とした分、レジストマスクがさらに作り易い構成を得ることができる。
【００３８】
なお、ゲッタリング領域１５の形状、形成位置（深さ）は、これら以外にも考えられることはいうまでもない。
【００３９】
このように、ゲッタリング領域１５は、単結晶シリコン層１の裏面側や内部において、結晶欠陥の発生が多い箇所や不純物が多く存在する箇所等を考慮して、形状や位置を選定することができる。また、製造工程において、ゲッタリング領域１５を形成する際に用いるマスクの作り易さ等を考慮して、形状を選定してもよい。
【００４０】
次に、本発明の製造方法の一実施の形態として、図１に示した構成の固体撮像素子１０を製造する方法を、図６〜図１３を参照して説明する。なお、図１と対応する部分には同一符号を付している。
【００４１】
先ず、図６に示すように、例えばシリコンからなる支持基板（シリコン基板）２１上に、埋め込み酸化膜（所謂ＢＯＸ層）２２を介して、単結晶シリコン層１が形成されたＳＯＩ基板２３を用意する。なお、ＳＯＩ基板２３としては、例えば張り合わせ法や水素イオン注入法を用いて形成されたもの等が挙げられる。
【００４２】
次に、ＳＯＩ基板２３の単結晶シリコン層１の所定の位置に、素子分離領域２をそれぞれ形成し、図７に示すように、単結晶シリコン層１中に、素子分離領域２によりそれぞれ分離された単位画素領域３を形成する。
【００４３】
次に、従来より公知の方法にしたがい、図８に示すように、単位画素領域３内の所定の位置に光電変換素子４を形成する。そして、光電変換素子４の表面側に、光電変換素子４に蓄積された信号電荷を読み出す読み出し回路５を形成する。
【００４４】
ここでは、単結晶シリコン層１内の所定の位置に、フローティングディフュージョン部１４、読み出しゲート部１３、第２の素子分離領域１７、表面電荷蓄積領域１８を形成し、単結晶シリコン層１上の所定の位置に読み出し電極１６を形成することで、読み出し回路５を形成している。
【００４５】
次に、図９に示すように、単結晶シリコン層１の表面側に配線層６を形成する。
具体的には、先ず、ＳＯＩ基板２３上の全面に絶縁層２４を形成して平坦化処理を行った後、１層目となる配線６１を所定のパターンに形成する。
次に、１層目の配線６１を含んで全面に再び絶縁層２４を形成して平坦化処理を行った後、２層目となる配線６２を所定のパターンに形成する。
そして、この後、絶縁層２４上に例えばＳｉＮ膜やＳｉＯＮ膜等からなる平坦化膜を形成する。
なお、図９に示す場合では配線層６が２層構造の場合を示したが、３層以上の場合はこのような工程が繰り返される。
【００４６】
次に、図１０に示すように、配線層６上に支持基板８を貼り合わせる。
具体的には、平坦化膜上に接着材層（図示せず）を塗布して、支持基板８を貼り合わせることにより、配線層６上に支持基板８を接着させる。
なお、ＳＯＩ基板２３の表面側に支持基板８を貼り合わせるのは、後述する工程において、ＳＯＩ基板２３を薄膜化させる際に、機械的な強度を確保するためである。
【００４７】
次に、上下を反転させることにより、ＳＯＩ基板２３の裏面側、すなわちシリコン基板２１を露出する。次いで、露出されたシリコン基板２１及び埋め込み酸化膜２２を順に除去して、図１１に示すように、単結晶シリコン層１を露出する。
【００４８】
次に、本実施の形態においては、図１２に示すように、単結晶シリコン層１において、素子分離領域２の画像光が入射する裏面側付近にゲッタリング領域１５を形成する。
具体的には、先ず、単結晶シリコン層１上にレジスト膜（図示せず）を成膜し、このレジスト膜を公知のリソグラフィ技術を用いてパターニングすることで、図１２Ａに示すように、ゲッタリング領域１５形成用のレジストマスク２５を形成する。
この際、後述するように、形成されるゲッタリング領域１５の形状が格子形状になるようにレジスト膜をパターニングする。また、形成されるゲッタリング領域１５の側壁が光電変換素子４の側壁と直接接しないように、レジストマスク２５は光電変換素子４よりも縦横とも大きい幅で形成する。すなわち、光電変換素子４を覆うようにしてレジストマスク２５を形成する（図１２Ｂ参照）。
【００４９】
そして、このように形成されたレジストマスク２５をマスクとして単結晶シリコン層１内に不純物元素（カーボン）を注入することにより、図１２Ｂに示すように、素子分離領域２内の表面側にマトリクス状に配置された各単位画素領域３の周囲を囲むように格子形状のゲッタリング領域１５を形成する。
この際、エネルギー量やドーズ量を調整することにより、素子分離領域２内の裏面側にゲッタリング領域１５を形成することができる。
カーボンのエネルギー量は、例えば２０ＫｅＶ〜２００ＫｅＶの範囲内で規定することができ、ドーズ量は、例えば５．０×１０14ｃｍ−2〜５．０×１０15ｃｍ−2の範囲内で規定することができる。
本実施の形態では、エネルギー量を１００ＫｅＶ、ドーズ量を１．０×１０15ｃｍ−2としてカーボンを注入している。
【００５０】
次に、ゲッタリング領域１５形成用のレジストマスク２５を除去して、図１３に示すように、単結晶シリコン層１上に平坦化膜（パッシべーション膜）９や反射防止膜（図示せず）等を形成し、さらに、この平坦化膜９上に、単結晶シリコン層１内に形成された各光電変換素子４に対応してオンチップレンズ７を形成する。なお、白黒ではなくカラーの場合は、オンチップレンズ７を形成する前にカラーフィルターを形成する。
【００５１】
このようにして、素子分離領域２の裏面側にゲッタリング領域１５が形成された構成のＣＭＯＳ型の固体撮像素子を製造することができる。
【００５２】
上述した本実施の形態の固体撮像素子１０の製造方法によれば、素子分離領域２の裏面側に、結晶欠陥を修復したり、不純物を吸収する特性を有するゲッタリング領域１５を形成するようにしたので、製造途中において、単結晶シリコン層１内に発生した結晶欠陥を修復することができる。
また半導体基体１内に不要な不純物が存在する場合は、この不純物を吸収することができ、不要なメタル不純物によるメタル汚染の進行を抑えることができる。
これにより、結晶欠陥に起因する暗電流の発生や、不要なメタル不純物によるメタル汚染に起因する画素欠陥（白点）の発生を抑制することができる。
【００５３】
また、素子分離領域２内にゲッタリング領域１５を形成するようにしたので、単位画素領域３の面積を増大させずに、結晶欠陥を修復したり、不要な不純物を吸収することができる。
【００５４】
また、単結晶シリコン層１の裏面側より不純物元素を注入して素子分離領域２の裏面側にゲッタリング領域１５を形成するようにしたことにより、特別な注入装置等を用いずに、通常用いられる注入装置により安価に製造することができる。
すなわち、単結晶シリコン層１の表面側より不純物元素を注入して素子分離領域２の裏面側にゲッタリング領域１５を形成するようにした場合は、不純物元素が表面側から裏面側の所定の位置まで確実に注入されるようにするために高エネルギーで不純物元素を注入する必要があり、高性能な注入装置を用いることが必要になることが考えられるからである。
【００５５】
また、単結晶シリコン層１の表面側に読み出し回路５や配線層６等を形成した後にゲッタリング領域１５を形成することにより、ゲッタリング効果を最大限に発揮することができる。
すなわち、単結晶シリコン層１の裏面側の所定の位置にゲッタリング領域１５を形成した後に、単結晶シリコン層１の表面側に読み出し回路５や配線層６を形成した場合、読み出し回路や配線層６の形成過程で生じる熱履歴によりゲッタリング領域１５が影響を受け、ゲッタリング効果が低下してしまう虞がある。
しかしながら、単結晶シリコン層１の表面側に読み出し回路５や配線層６等を形成した後に、素子分離領域２の所定の位置にゲッタリング領域１５を形成した場合は、製造工程の最終段階でゲッタリング領域１５を形成することになるので、製造過程においてゲッタリング領域１５が余分な熱履歴による影響を受け、必要以上にゲッタリング効果が低下してしまうことを防止できるからである。
【００５６】
本実施の形態では、図１に示したような格子形状のゲッタリング領域１５を形成する場合に適用して説明を行ったが、図２に示したようなドット状のゲッタリング領域１５を形成する場合は、図１１に示したレジストマスク形成工程において、得られるレジストマスク２５の形状がドット状になるようにレジスト膜をパターニングしてレジストマスク２５を形成し、このレジストマスク２５をマスクとして不純物元素を注入することにより形成することができる。
【００５７】
また、図３に示したようなゲッタリング領域１５を素子分離領域２の内部に形成する場合は、図１２に示した不純物元素注入工程において、不純物元素のエネルギー量をさらに高くすることにより形成することができる。この場合、エネルギー量を１５０ＫｅＶ、ドーズ量を１．０×１０15ｃｍ−2として不純物元素を注入する。
【００５８】
このように、本実施の形態では、得ようとするゲッタリング領域１５の形状や形成位置により、レジストマスク２５の形状や不純物元素の注入量を任意に調整して、ゲッタリング領域２５を形成する。
この場合、得ようとするゲッタリング領域１５の形状によっては、レジストマスク２５の形成が容易になる。
すなわち、図１に示したような格子形状のゲッタリング領域１５形成用のレジストマスク２５の場合は、縦横とも島状の微細なパターンに形成しなければならず、マスク２５が作り難いが、図２及び図３、また図５に示したようなドット状のゲッタリング領域１５形成用のレジストマスク２５の場合は、レジストマスクを縦横とも島状の微細なパターンに形成しなくても済むためである。
【００５９】
また、各単画素領域３の一部に必ずゲッタリング領域１５を形成せずに、マトリクス状に配置された光電変換素子４において、その特定の行間毎にゲッタリング領域１５を形成することや、その特定の列間毎にゲッタリング領域１５を形成することも可能である。
ゲッタリング領域１５をこのように形成する場合は、特定の行間毎及び列間毎とした分、レジストマスク２５の形成をさらに作り易くすることができる。
【００６０】
上述した実施の形態では、ゲッタリング領域１５を、素子分離領域２において、画像光が入射する裏面側付近に形成した場合を説明したが、これ以外にも、素子分離領域２において、読み出し回路５等が形成された領域付近に形成することもできる。
このような構成を形成する場合は、例えば、図１２に示した不純物元素注入工程において、読み出し回路５等が形成された領域付近（表面側付近）にゲッタリング領域１５が形成されるように、エネルギー量やドーズ量を調整して不純物元素を注入すればよい。
【００６１】
上述した実施の形態では、本発明を裏面照射型のＣＭＯＳ型の固体撮像素子に適用した場合を示したが、例えば裏面照射型のＣＣＤ型の固体撮像素子においても本発明を適用することができる。
【００６２】
尚、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００６３】
【図１】Ａ，Ｂ  本発明の固体撮像素子の一実施の形態を示す概略構成図である。
【図２】Ａ，Ｂ  本発明の固体撮像素子の他の実施の形態を示す概略構成図である。
【図３】Ａ，Ｂ  ゲッタリング領域の形成位置の他の形態を示す概略構成図である。
【図４】ゲッタリング領域の形状の他の形態を示す概略平面図である。
【図５】ゲッタリング領域の形状のさらに他の形態を示す概略平面図である。
【図６】本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その１）である。
【図７】本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その２）である。
【図８】本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その３）である。
【図９】本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その４）である。
【図１０】本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その５）である。
【図１１】本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その６）である。
【図１２】Ａ，Ｂ  本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その７）である。
【図１３】本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その８）である。
【図１４】Ａ，Ｂ  従来の固体撮像素子の概略構成図である。
【符号の説明】
【００６４】
１０，１１，１２・・・ＣＭＯＳ型の固体撮像素子、１・・・半導体基体（単結晶シリコン層）、２・・・素子分離領域、３・・・単位画素領域、４・・・光電変換素子、５・・・読み出し回路、６（６１，６２）・・・配線層、７・・・オンチップレンズ、８・・・支持基板、９・・・パッシべーション膜（平坦化膜）、１３・・・読み出しゲート部、１４・・・フローティングディシュージョン部、１５・・・ゲッタリング領域、１６・・・読み出し電極、２１・・・支持基板（シリコン基板）、２２・・・埋め込み酸化膜、２３・・・ＳＯＩ基板、２４・・・絶縁層、２５・・・レジストマスク
【図１】
2005294705.tif 000003
【図２】
2005294705.tif 000004
【図３】
2005294705.tif 000005
【図４】
2005294705.tif 000006
【図５】
2005294705.tif 000007
【図６】
2005294705.tif 000008
【図７】
2005294705.tif 000009
【図８】
2005294705.tif 000010
【図９】
2005294705.tif 000011
【図１０】
2005294705.tif 000012
【図１１】
2005294705.tif 000013
【図１２】
2005294705.tif 000014
【図１３】
2005294705.tif 000015
【図１４】
2005294705.tif 000016