(57)【要約】  【課題】シリコン基板を信号伝播媒体とするマイクロ波伝送線路を長期安定性を維持しながら伝送損失の劣化を防止できるようにする。  【解決手段】高抵抗シリコンからなる基板１の主面上には、酸化シリコンからなる保護膜２、酸化アルミニウムからなる電位中和膜３及びストリップメタル４が順次形成されている。保護膜２は正の空間電荷を持ち、電位中和膜３は負の空間電荷を持ち、信号電界が基板１と保護膜２と電位中和とを伝播し、保護膜２及び電位中和膜３の各膜厚は、基板１の表面近傍における電位が中和されるように調整されている。【選択図】      図１
2005236956.tif 000002
【特許請求の範囲】
【請求項１】
高抵抗シリコンからなる基板と、
前記基板の主面上に順次形成され、組成が互いに異なる第１の誘電体膜及び第２の誘電体膜と、
少なくとも前記第１の誘電体膜を介在させて形成された導体膜とを備え、
前記第１の誘電体膜及び第２の誘電体膜のうち、一方は正の空間電荷を持ち、他方は負の空間電荷を持ち、
信号電界が前記基板と前記第１の誘電体膜と前記第２の誘電体膜とを伝播することを特徴とするマイクロ波伝送線路。
【請求項２】
前記第１の誘電体膜及び第２の誘電体膜のうち、正の空間電荷を持つ誘電体膜は酸化シリコンからなり、負の空間電荷を持つ誘電体膜は酸化アルミニウムからなることを特徴とする請求項１に記載のマイクロ波伝送線路。
【請求項３】
前記第１の誘電体膜は酸化シリコンからなり、前記第２の誘電体膜は酸化アルミニウムからなることを特徴とする請求項２に記載のマイクロ波伝送線路。
【請求項４】
前記第１の誘電体膜及び第２の誘電体膜の各膜厚は、前記基板の表面近傍における電位が中和されるように調整されていることを特徴とする請求項１〜３のいずれか１項に記載のマイクロ波伝送線路。
【請求項５】
前記第１の誘電体膜及び第２の誘電体膜のうちの少なくとも一方は、前記基板の表面近傍における電位が中和されるように、他方の誘電体膜と交互に積層されて形成されていることを特徴とする請求項１〜４のいずれか１項に記載のマイクロ波伝送線路。
【請求項６】
前記第２の誘電体膜は、前記基板における信号電界密度が高い部分にのみ形成されていることを特徴とする請求項１〜５のいずれか１項に記載のマイクロ波伝送線路。
【請求項７】
前記基板の主面と反対側の面上に形成された接地導体膜をさらに備えていることを特徴とする請求項１〜５のいずれか１項に記載のマイクロ波伝送線路。
【請求項８】
前記基板と前記接地導体膜との間に順次形成され、互いに組成が異なる第３の誘電体膜及び第４の誘電体膜とをさらに備え、
前記第３の誘電体膜及び第４の誘電体膜のうち、一方は正の空間電荷を持ち、他方は負の空間電荷を持つことを特徴とする請求項７に記載のマイクロ波伝送線路。
【請求項９】
前記第３の誘電体膜及び第４の誘電体膜のうち、正の空間電荷を持つ誘電体膜は酸化シリコンからなり、負の空間電荷を持つ誘電体膜は酸化アルミニウムからなることを特徴とする請求項８に記載のマイクロ波伝送線路。
【請求項１０】
前記導体膜は、前記基板の主面上に互いに間隔をおいて互いに並行に形成された第１の導体膜及び第２の導体膜からなることを特徴とする請求項１〜５のいずれか１項に記載のマイクロ波伝送線路。
【請求項１１】
前記基板の主面上における前記導体膜の両側に前記導体膜と間隔をおいてそれぞれ形成された接地導体膜をさらに備えていることを特徴とする請求項１〜５のいずれか１項に記載のマイクロ波伝送線路。
【請求項１２】
前記第２の誘電体膜は、前記基板における信号電界密度が高い部分にのみ形成されていることを特徴とする請求項１０又は１１に記載のマイクロ波伝送線路。
【請求項１３】
前記基板の導電型はｐ型であり、前記基板における多数キャリア密度は１×１０13ｃｍ-3以下であることを特徴とする請求項１〜１２のいずれか１項に記載のマイクロ波伝送線路。
【請求項１４】
前記導体膜は、前記基板の主面上に形成されたトランジスタ、ダイオード、抵抗素子、キャパシタ素子及びインダクタ素子のうちの少なくとも１つと接続されていることを特徴とする請求項１〜１３のいずれか１項に記載のマイクロ波伝送線路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波伝送線路に関し、特に、高抵抗のシリコン基板上に形成されたマイクロ波伝送線路に関する。
【背景技術】
【０００２】
マイクロ波無線通信装置及びマイクロ波無線通信端末が民生用を中心に多くの分野において用いられるようになってきている。これらの無線通信装置におけるマイクロ波フロントエンド回路は、半導体基板としてIII-Ｖ族化合物半導体が用いられることが多い。これは、化合物半導体基板上に形成される能動素子の高周波特性が良好であるという長所以外に、基板自体が半絶縁性であり、低損失なマイクロ波伝送線路を容易に実現できることも理由として挙げられる。一方、III-Ｖ族化合物半導体基板の短所としては、価格が高いこと、ＩＦ(intemediate-frequency：中間周波数）段及び信号処理部は、通常シリコン（Ｓｉ）からなる半導体基板上に形成されるため、これらＩＦ段及び信号処理部とマイクロ波フロントエンド回路とを集積化できないこと、シリコン基板上の素子と比べて歩留まりが劣る傾向があること並びに熱伝導率が低いことがある。これらのIII-Ｖ族化合物半導体基板の短所によって、シリコン基板上にマイクロ波フロントエンド回路を実現するニーズが高まっている。
【０００３】
一般的なＣＺ(Czochralski）法で製造したシリコン基板は、該基板の抵抗率が１００Ωｃｍ以下であり、マイクロ波伝送線路の基板としては適さない。ところが、ＦＺ(帯域溶融：floating zone)法で製造した高抵抗のｐ- 型シリコン基板においては、２ｋΩｃｍ以上の高抵抗性を実現することができる。マイクロ波伝送線路の信号電界が伝播する媒体としての基板の抵抗率がこの程度の大きさであれば、半絶縁性のガリウム砒素（ＧａＡｓ）からなる基板に近い、低損失なマイクロ波伝送線路を理想的には構築できるはずである。
【非特許文献１】A.C. Reyes他,"Coplanar Waveguides and Microwave Inductors on Silicon Substrates", IEEE Trans. on Microwave Theory and Tech., vol.43, No.9, Sep., 1995
【非特許文献２】Y. Wu他,"SiO2 Interface Layer Effects on Microwave Loss of High Resistivity CPW Line", IEEE Microwave and Guided Wave Letters, Vol.9, No.1 Jan., 1999
【特許文献１】特開平８−３１６４２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、実際にはシリコン基板には電荷反転層が発生して、高抵抗のｐ- 型シリコン基板の表面近傍において著しく抵抗率が劣化するという問題がある。
【０００５】
シリコン基板は表面に自然酸化膜が生じ、シリコンの物性が変化するという特性があるため、一般にはあらかじめシリコン酸化膜を形成してこれを保護膜としている。しかしながら、このシリコン酸化膜とシリコン基板との界面に正の界面電荷が発生したり、シリコン基板の不純物による表面準位のために正電荷が発生したり、シリコン酸化膜自体が不純物であるナトリウム（Ｎａ）イオンによって正に帯電したりするため、ｐ- 型シリコン基板におけるシリコン酸化膜との界面及びその近傍に、少数キャリアである電子が蓄積される。その結果、ｐ- 型シリコン基板の表面の近傍に厚さが０．０３ｍｍ以下と薄いながらも、その低効率が０．０３Ωｃｍ程度にまで下がる電荷反転層が発生するとされている。従って、高抵抗のｐ- 型シリコン基板を用いたとしても低損失のマイクロ波伝送線路を実現することは難しい。
【０００６】
例えば、非特許文献１には、ｐ- 型シリコン基板上にシリコン酸化膜を設けず、該基板の上にバリアメタルを介在させて、マイクロ波伝送線路のストリップ導体を配置する構成が記載されている。
【０００７】
また、非特許文献２には、シリコン酸化膜におけるマイクロ波伝送線路の下側を除く部分を取り除いて、電界が印加される部分での電荷反転層の生成を抑えることにより、ガリウム砒素基板に近い低損失なマイクロ波伝送線路を実現する構成が記載されている。しかしながら、非特許文献１においても非特許文献２においても、ｐ- 型シリコン基板が露出しているため、長期安定性及び長期信頼性が十分に得られなくなるおそれがある。
【０００８】
また、特許文献１には、ｐ- 型シリコン基板にホウ素（Ｂ）イオンをあらかじめイオン注入することにより基板表面に正電荷層を形成し、シリコン酸化膜に含まれる不純物（Ｎａ）イオンに起因する正の空間電荷によって、ｐ- 型シリコン基板に蓄積される負電荷を打ち消すことにより電荷反転層の発生を抑えることが記載されている。
【０００９】
しかしながら、特許文献１の方法によれば、イオン注入したホウ素を活性化するためのアニール処理が必要であり、そのアニール処理には８００℃以上の加熱が必要である。ところが、ｐ- 型シリコン基板上に既にトランジスタ又はダイオード等が形成されている場合は、ドーピングされていた不純物が熱拡散したり、成膜されていた薄膜が剥離したりする等の問題が生じるおそれがある。また、少なくともシリコン酸化膜を成膜するよりも前にイオン注入を行なう必要があるため、電荷反転層の発生量をモニタしながら不純物イオンの注入量を最適化することは困難である。
【００１０】
本発明は、前記従来の問題を解決し、シリコン基板を信号伝播媒体とするマイクロ波伝送線路を、長期安定性を維持しながら伝送損失の劣化を防止できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するため、本発明は、マイクロ波伝送線路を、シリコンからなる高抵抗基板と導体膜との間に、極性が互いに異なる空間電荷を生成する第１の誘電体膜と第２の誘電体膜とを積層する構成とする。
【００１２】
具体的に、本発明に係るマイクロ波伝送線路は、高抵抗シリコンからなる基板と、基板の主面上に順次形成され、組成が互いに異なる第１の誘電体膜及び第２の誘電体膜と、少なくとも第１の誘電体膜を介在させて形成された導体膜とを備え、第１の誘電体膜及び第２の誘電体膜のうち、一方は正の空間電荷を持ち、他方は負の空間電荷を持ち、信号電界が基板と第１の誘電体膜と第２の誘電体膜とを伝播することを特徴とする。
【００１３】
本発明のマイクロ波伝送線路によると、基板の主面上に順次形成された第１の誘電体膜及び第２の誘電体膜によって生成される正の空間電荷及び負の空間電荷の相互作用によって、基板の主面の近傍で合成される電位が中和されるため、基板の主面の近傍にキャリアの蓄積が起こらなくなる。その結果、基板の主面の近傍に基板の抵抗率を低下させる電荷反転層が形成されなくなる。また、基板の主面は複数の誘電体膜に覆われているため、長期信頼性を維持しながら伝送損失の劣化を防止することができる。
【００１４】
本発明のマイクロ波伝送線路において、第１の誘電体膜及び第２の誘電体膜のうち、正の空間電荷を持つ誘電体膜は酸化シリコン（ＳｉＯ2 ）からなり、負の空間電荷を持つ誘電体膜は酸化アルミニウム（Ａｌ2Ｏ3）からなることが好ましい。酸化シリコンは基板がシリコンからなることから、基板上に安定して生成可能であり長期安定性に優れる。従って、基板上に直接に形成される第１の誘電体膜には酸化シリコンが好ましい。また、酸化シリコンは不純物のＮａイオンによって正の空間電荷を持つ。これに対し、酸化アルミニウムは経験的に負の空間電荷を持つ。従って、基板の主面の近傍で合成される電位が酸化シリコン及び酸化アルミニウムによって中和されて、基板の主面の近傍にキャリアの蓄積が起こらなくなる。
【００１５】
また、本発明のマイクロ波伝送線路において、第１の誘電体膜及び第２の誘電体膜の各膜厚は、基板の表面近傍における電位が中和されるように調整されていることが好ましい。
【００１６】
また、本発明のマイクロ波伝送線路において、第１の誘電体膜及び第２の誘電体膜のうちの少なくとも一方は、基板の表面近傍における電位が中和されるように、他方の誘電体膜と交互に積層されて形成されていることが好ましい。このようにすると、組成が互いに異なる誘電体膜を積層すると、内部ストレスにより剥離するおそれがあるが、誘電体膜を３層以上の積層構造とすることにより剥離を防止することができる。
【００１７】
また、本発明のマイクロ波伝送線路において、第２の誘電体膜は、基板における信号電界密度が高い部分にのみ形成されていることが好ましい。
【００１８】
本発明のマイクロ波伝送線路は、基板の主面と反対側の面上に形成された接地導体膜をさらに備えていることが好ましい。このようにすると、マイクロ波伝送線路はいわゆるマイクロストリップ構造となる。
【００１９】
この場合に、マイクロ波伝送線路は、基板と接地導体膜との間に順次形成され、互いに組成が異なる第３の誘電体膜及び第４の誘電体膜とをさらに備え、第３の誘電体膜及び第４の誘電体膜のうち、一方は正の空間電荷を持ち、他方は負の空間電荷を持つことが好ましい。
【００２０】
さらに、この場合に、第３の誘電体膜及び第４の誘電体膜のうち、一方は酸化シリコンからなり、他方は酸化アルミニウムからなることが好ましい。
【００２１】
本発明のマイクロ波伝送線路において、導体膜は基板の主面上に互いに間隔をおいて互いに並行に形成された第１の導体膜及び第２の導体膜からなることが好ましい。このようにすると、マイクロ波伝送線路はいわゆるストリップ構造又はスロット構造となる。
【００２２】
本発明のマイクロ波伝送線路において、基板の主面上における導体膜の両側に導体膜と間隔をおいてそれぞれ形成された接地導体膜をさらに備えていることが好ましい。このようにすると、マイクロ波伝送線路はいわゆるコプレーナ構造となる。
【００２３】
この場合に、第２の誘電体膜は、基板における信号電界密度が高い部分にのみ形成されていることが好ましい。
【００２４】
本発明のマイクロ波伝送線路において、基板の導電型はｐ型であり、基板における多数キャリア密度は１×１０13ｃｍ-3以下であることが好ましい。
【００２５】
本発明のマイクロ波伝送線路において、導体膜は、基板の主面上に形成されたトランジスタ、ダイオード、抵抗素子、キャパシタ素子及びインダクタ素子のうちの少なくとも１つと接続されていることが好ましい。
【発明の効果】
【００２６】
本発明のマイクロ波伝送線路によると、基板の主面上に順次形成された第１の誘電体膜及び第２の誘電体膜によって生成される正の空間電荷及び負の空間電荷の相互作用によって基板の主面の近傍で合成される電位が中和されるため、基板の主面の近傍にキャリアの蓄積が起こらなくなる。このため、基板の主面の近傍に基板の抵抗率を低下させる電荷反転層が形成されなくなる。その上、基板上に積層された誘電体膜を持つことから、長期信頼性を維持しながら伝送損失の劣化を防止することができる。
【発明を実施するための最良の形態】
【００２７】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００２８】
図１は本発明の第１の実施形態に係るマイクロ波伝送線路であって、マイクロストリップ線路の断面構成を部分的に示している。図１に示すように、多数キャリア（正孔）のキャリア密度が約１×１０13ｃｍ-3以下である高抵抗のｐ- 型シリコンからなり、厚さが約１００μｍの高抵抗基板１の主面上には、膜厚が約５０ｎｍの酸化シリコン（ＳｉＯ2 ）からなる第１の誘電体膜としての保護膜２と、膜厚が約５００ｎｍの酸化アルミニウム（Ａｌ2Ｏ3）からなる第２の誘電体膜としての電位中和膜３とが順次形成されている。
【００２９】
電位中和膜３の上には、例えば金（Ａｕ）又はアルミニウム（Ａｌ）等からなり、幅が約４０μｍのストリップメタル４が形成され、高抵抗基板１におけるストリップメタル４の反対側の面（裏面）上には、例えば金（Ａｕ）又はアルミニウム（Ａｌ）等からなる接地メタル５が形成されている。
【００３０】
これにより、ｐ- 型シリコンからなる高抵抗基板１、酸化シリコンからなる保護膜２及び酸化アルミニウムからなる電位中和膜３を信号伝播媒体とするマイクロストリップ線路が、ストリップメタル４及び接地メタル５によって形成される。
【００３１】
電位中和膜３の膜厚は、保護膜２中の例えばＮａイオンによる正の空間電荷と、電位中和膜３中の負の空間電荷と、保護膜２と高抵抗基板１との界面で発生する高抵抗基板１中にドープされた不純物イオンによる正の空間電荷との相互作用により、高抵抗基板１の表面近傍が電位的に中和状態となるように設定する。例えば、前述したように、保護膜２の膜厚を５０ｎｍとした場合には、電位中和膜３の膜厚は５００ｎｍ程度となる。
【００３２】
この構成により、高抵抗基板１の保護膜２との界面近傍にキャリアの蓄積が起こらなくなるため、該界面近傍に生じて高抵抗基板１の抵抗率を低下させる電荷反転層の発生を抑止することができる。その結果、積層された保護膜２及び電位中和膜３により長期安定性を維持しながら、伝送損失の劣化を防止できるようになる。
【００３３】
保護膜２を構成する酸化シリコンは、酸素雰囲気下の熱酸化処理によって容易に形成することができる。その上、熱酸化による酸化シリコンは膜質が緻密であることから、長期安定性にも優れる。一方、電位中和膜３を構成する酸化アルミニウムは、スパッタ法等により、４００℃以下の基板温度で比較的に低温で形成することができる。このため、高抵抗基板１の上に能動素子があらかじめ形成されている場合であっても、伝送線路の形成時に能動素子には熱による損傷を与えることがない。その結果、第１の実施形態に係るマイクロストリップ線路は、積層された保護膜２及び電位中和膜３により長期安定性を維持しながら、伝送損失の劣化を防止することができる。
【００３４】
なお、高抵抗基板１の上に、酸化シリコンからなる保護膜２を形成し、該保護膜２の上に電位中和膜３を形成したが、これとは逆に、高抵抗基板１の上に電位中和膜３を形成し、その上に保護膜２を形成しても良い。この場合には、酸化シリコンからなる保護膜２は、化学的気相堆積（ＣＶＤ）法により成膜することができる。
【００３５】
また、電位中和膜３は、酸化アルミニウムに限られず、負の空間電荷を持つ誘電体材料であれば良く、例えば窒化アルミニウム（ＡｌＮ）を用いることができる。
【００３６】
（第１の実施形態の第１変形例）
以下、本発明の第１の実施形態の第１変形例について図面を参照しながら説明する。
【００３７】
図２は本発明の第１の実施形態の第１変形例に係るマイクロ波伝送線路であって、マイクロストリップ線路の断面構成を部分的に示している。図２において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００３８】
第１の実施形態においては、酸化シリコンからなる保護膜２の上に、酸化アルミニウムからなる電位中和膜３を積層している。しかしながら、酸化シリコンと酸化アルミニウムとでは、その成膜温度の違いや、物性の違いによって膜中に生じる内部応力が均衡しないことも考えられ、そのような場合には保護膜２又は電位中和膜３が剥離したり、膜中にクラックが生じたりするおそれがある。
【００３９】
そこで、第１変形例においては、高抵抗基板１とストリップメタル４との間に設ける誘電体積層膜を、基板側から順次形成された、酸化シリコンからなる第１の保護膜２Ａ、酸化アルミニウムからなる電位中和膜３及び酸化シリコンからなる第２の保護膜２Ｂとにより構成する。これにより、誘電体積層膜における内部応力が各膜２Ａ、３、２Ｂ同士の間で平衡化されるため、各膜の剥離やそれに生じるクラックを防ぐことができる。
【００４０】
電位中和膜５の膜厚は、第１の保護膜２Ａ中の正の空間電荷と電位中和膜３中の負の空間電荷と、第２の保護膜２Ｂ中の正の空間電荷と、第１の保護膜２Ａと高抵抗基板１との界面で発生する高抵抗基板１にドープされた不純物イオンによる正の空間電荷との相互作用により、高抵抗基板１の表面近傍が電位的に中和状態となるように設定する。ここでは、例えば、第１の保護膜２Ａ及び第２の保護膜２Ｂの各膜厚が５０ｎｍの場合には、電位中和膜３の膜厚は５５０ｎｍ程度となる。
【００４１】
このように、第１変形例によると、第１の実施形態の効果に加えて、高抵抗基板１とストリップメタル４との間に設ける誘電体積層膜の安定性を向上することができる。
【００４２】
（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態の第２変形例について図面を参照しながら説明する。
【００４３】
図３は本発明の第１の実施形態の第２変形例に係るマイクロ波伝送線路であって、マイクロストリップ線路の断面構成を部分的に示している。図３において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００４４】
図３に示すように、第２変形例に係るマイクロ波伝送線路は、高抵抗基板１とストリップメタル４との間に、基板側から酸化シリコンからなる第１の保護膜２Ａ及び酸化アルミニウムからなる第１の電位中和膜３Ａが設けられていると共に、高抵抗基板１と接地メタル５との間にも、基板側から酸化シリコンからなる第２の保護膜２Ｂ及び酸化アルミニウムからなる第２の電位中和膜３Ｂが設けられている。
【００４５】
第１の電位中和膜３Ａの膜厚は、第１の保護膜２Ａ中の正の空間電荷と、第１の電位中和膜３Ａ中の負の空間電荷と、第１の保護膜２Ａと高抵抗基板１との界面で発生する高抵抗基板１中にドープされた不純物イオンによる正の空間電荷との相互作用により、高抵抗基板１の表面近傍が電位的に中和状態となるように設定する。
【００４６】
同様に、第２の電位中和膜３Ｂの膜厚も、第２の保護膜２Ｂ中の正の空間電荷と、第２の電位中和膜３Ｂ中の負の空間電荷と、第２の保護膜２Ｂと高抵抗基板１との界面で発生する高抵抗基板１中にドープされた不純物イオンによる正の空間電荷との相互作用により、高抵抗基板１の裏面近傍が電位的に中和状態となるように設定する。
【００４７】
ここでは、例えば、第１の保護膜２Ａ及び第２の保護膜２Ｂの各膜厚を５０ｎｍとする場合には、第１の電位中和膜３Ａ及び第２の電位中和膜３Ｂの各膜厚はそれぞれ５００ｎｍ程度となる。
【００４８】
このように、第２変形例によると、高抵抗基板１と接地メタル５との間にも、積極的に第２の保護膜２Ｂ及び第２の電位中和膜３Ｂを設けるため、製造過程における空気への暴露による酸化及び汚染により生じる高抵抗基板１の裏面における電荷反転層の発生を抑制することができる。その結果、マイクロ波の伝送損失低減のさらなる改善が見込める。
【００４９】
また、接地メタル５を構成する金属原子の高抵抗基板１への拡散をも防止することができる。
【００５０】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００５１】
図４は本発明の第２の実施形態に係るマイクロ波伝送線路であって、ストリップ線路の断面構成を部分的に示している。
【００５２】
図４に示すように、多数キャリアのキャリア密度が約１×１０13ｃｍ-3以下である高抵抗のｐ- 型シリコンからなる高抵抗基板１の主面上には、膜厚が約５０ｎｍの酸化シリコンからなる第１の誘電体膜としての保護膜２と、膜厚が約５００ｎｍの酸化アルミニウムからなる第２の誘電体膜としての電位中和膜３とが順次形成されている。
【００５３】
電位中和膜３の上には、例えば金又はアルミニウム等からなり、それぞれ幅が約１００μｍで、且つ互いに約３０μｍの間隔をおいた第１のストリップメタル４Ａ及び第２のストリップメタル２Ｂが形成されている。
【００５４】
これにより、ｐ- 型シリコンからなる高抵抗基板１、酸化シリコンからなる保護膜２及び酸化アルミニウムからなる電位中和膜３を信号伝播媒体とするストリップ線路が、第１のストリップメタル４Ａ及び第２のトリップメタル４Ｂによって形成される。
【００５５】
第２の実施形態に係るマイクロ波伝送線路は、通常、第１のストリップメタル４Ａ及び第２のストリップメタル４Ｂ同士の間に、電位の位相が互いに１８０度反転した平衡信号が印加されるため、これらストリップメタル４Ａ、４Ｂ同士の間に信号電界が集中する。従って界面の空間反転層を抑止する効果が大きい。
【００５６】
ここでも、電位中和膜３の膜厚は、保護膜２中の例えばＮａイオンによる正の空間電荷と、電位中和膜３中の負の空間電荷と、保護膜２と高抵抗基板１との界面で発生する高抵抗基板１中にドープされた不純物イオンによる正の空間電荷との相互作用により、高抵抗基板１の表面近傍が電位的に中和状態となるように設定する。これにより、高抵抗基板１の保護膜２との界面近傍にキャリアの蓄積が起こらなくなるため、該界面近傍における電荷反転層の発生を抑止することができる。その結果、第２の実施形態に係るストリップ線路は、積層された保護膜２及び電位中和膜３により長期安定性を維持しながら、伝送損失の劣化を防止できるようになる。
【００５７】
なお、電位中和膜３は、酸化アルミニウムに限られず、負の空間電荷を持つ誘電体材料であれば良く、例えば窒化アルミニウム（ＡｌＮ）を用いてもよい。
【００５８】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００５９】
図５は本発明の第３の実施形態に係るマイクロ波伝送線路であって、コプレーナ導波路線路の断面構成を部分的に示している。
【００６０】
図５に示すように、多数キャリアのキャリア密度が約１×１０13ｃｍ-3以下である高抵抗のｐ- 型シリコンからなる高抵抗基板１の主面上には、膜厚が約５０ｎｍの酸化シリコンからなる第１の誘電体膜としての保護膜２が形成されている。
【００６１】
保護膜２の上には、例えば金（Ａｕ）又はアルミニウム（Ａｌ）等からなり、幅が約４０μｍの中心導体ストリップ７と、該中心導体ストリップ７の両側方の部位に中心導体ストリップ７と約３０μｍの間隔をおいた接地導体膜８Ａ、８Ｂとがそれぞれ形成されている。
【００６２】
さらに、中心導体ストリップ７と接地導体膜８Ａ、８Ｂとの間の領域から露出する保護膜２の上側部分を含め中心導体ストリップ７及び接地導体膜８Ａ、８Ｂの上には、酸化アルミニウムからなる第２の誘電体膜としての電位中和膜３が形成されている。ここで、電位中和膜３における保護膜２の上側部分の膜厚は約５００ｎｍである。
【００６３】
第３の実施形態に係るマイクロ波伝送線路においては、中心導体ストリップ７とその両側に形成された接地導体膜８Ａ、８Ｂとの間の領域が信号伝播の媒体部分となり、すなわち信号電界密度が高い部分となるため、この信号電界密度が高い部分に酸化アルミニウムからなる電位中和膜３を設けている。この構成により、電位中和膜３は、中心導体ストリップ７と接地導体膜８Ａ、８Ｂとの両間隙部分において、高抵抗基板１の表面近傍における電荷反転層の生成を抑止する。
【００６４】
なお、電位中和膜５を中心導体ストリップ７及び接地導体膜８Ａ、８Ｂの上を覆うように形成されているため、電位中和膜５における中心導体ストリップ７及び接地導体膜８Ａ、８Ｂの上側部分は、中心導体ストリップ７及び接地導体膜８Ａ、８Ｂの保護膜として機能する。
【００６５】
ここでも、電位中和膜３の膜厚は、保護膜２中の例えばＮａイオンによる正の空間電荷と、電位中和膜３中の負の空間電荷と、保護膜２と高抵抗基板１との界面で発生する高抵抗基板１中にドープされた不純物イオンによる正の空間電荷との相互作用により、高抵抗基板１の表面近傍が電位的に中和状態となるように設定する。これにより、高抵抗基板１の表面近傍であって中心導体ストリップ７と接地導体膜８Ａ、８Ｂとの両間隙部分にキャリアの蓄積が起こらなくなるため、該間隙部分における電荷反転層の発生を抑止することができる。その結果、第３の実施形態に係るコプレーナ導波路線路は、積層された保護膜２及び電位中和膜３により長期安定性を維持しながら、伝送損失の劣化を防止できるようになる。
【００６６】
なお、高抵抗基板１の表面近傍における中心導体ストリップ７の下側部分及び接地導体膜８Ａ、８Ｂの下側部分にはそれぞれ電荷反転層は生成するが、もとより導体の下側部分には低抵抗の電荷反転層が存在しているため、信号伝播への影響は極めて小さい。
【００６７】
また、電位中和膜３は、酸化アルミニウムに限られず、負の空間電荷を持つ誘電体材料であれば良く、例えば窒化アルミニウム（ＡｌＮ）を用いてもよい。
【００６８】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【００６９】
図６は本発明の第４の実施形態に係るマイクロ波伝送線路であって、スロット線路の断面構成を部分的に示している。
【００７０】
図６に示すように、多数キャリアのキャリア密度が約１×１０13ｃｍ-3以下である高抵抗のｐ- 型シリコンからなる高抵抗基板１の主面上には、膜厚が約５０ｎｍの酸化シリコンからなる第１の誘電体膜としての保護膜２が形成されている。
【００７１】
保護膜２の上には、例えば金（Ａｕ）又はアルミニウム（Ａｌ）等からなり、互いに約５０μｍの間隔をおいた第１の導体膜９及び第２の導体膜１０とがそれぞれ形成されている。
【００７２】
第４の実施形態に係るマイクロ波伝送線路においては、第１の導体膜９及び第２の導体膜１０との間の領域が信号伝播の媒体部分となり、すなわち信号電界密度が高い部分となるため、この信号電界密度が高い部分に酸化アルミニウムからなる電位中和膜３を設けている。この構成により、電位中和膜３は、第１の導体膜９及び第２の導体膜１０との間の間隙部分において、高抵抗基板１の表面近傍における電荷反転層の生成を抑止する。
【００７３】
ここでも、電位中和膜３の膜厚は、保護膜２中の例えばＮａイオンによる正の空間電荷と、電位中和膜３中の負の空間電荷と、保護膜２と高抵抗基板１との界面で発生する高抵抗基板１中にドープされた不純物イオンによる正の空間電荷との相互作用により、高抵抗基板１の表面近傍が電位的に中和状態となるように設定する。これにより、高抵抗基板１の表面近傍であって第１の導体膜９及び第２の導体膜１０との間の間隙部分にキャリアの蓄積が起こらなくなるため、該間隙部分における電荷反転層の発生を抑止することができる。その結果、積層された保護膜２及び電位中和膜３により長期安定性を維持しながら、伝送損失の劣化を防止できるようになる。
【００７４】
なお、電位中和膜３は、酸化アルミニウムに限られず、負の空間電荷を持つ誘電体材料であれば良く、例えば窒化アルミニウム（ＡｌＮ）を用いてもよい。
【００７５】
（第５の実施形態）
以下、本発明の第５の実施形態について図面を参照しながら説明する。
【００７６】
図７は本発明の第５の実施形態に係るマイクロ波伝送線路を用いた高周波集積回路装置の断面構成を部分的に示している。図７において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００７７】
図７に示すように、第５の実施形態に係る高周波集積回路装置は、ｐ- 型シリコンからなる高抵抗基板１の上部に形成されたｎ型コレクタ層２１と、該ｎ型コレクタ層２１の上に順次積層されたｐ型ベース２２層及びｎ型エミッタ層２３とからなるｎｐｎ型バイポーラトランジスタ２０を有している。
【００７８】
ｎｐｎ型バイポーラトランジスタ２０におけるｐ型ベース層２２及びｎ型コレクタ層２１は、高抵抗基板１に形成され、第１の実施形態に係るマイクロストリップ線路と同一の構成を持つ第１のマイクロストリップ線路３１及び第２のマイクロストリップ線路３２とそれぞれ接続されている。また、図示はしていないが、ｎ型エミッタ層２３は接地されている。この構成を回路図で表わすと図８のようになる。
【００７９】
第５の実施形態に係る高周波集積回路装置は、第１のマイクロストリップ線路３１及び第２のマイクロストリップ線路３２が共に、高抵抗基板１の保護膜２との界面近傍にキャリアの蓄積が起こらなくなるため、該界面近傍に生じて高抵抗基板１の抵抗率を低下させる電荷反転層の発生を抑止することができる。その結果、積層された保護膜２及び電位中和膜３により長期安定性を維持しながら、伝送損失の劣化を防止できるようになる。
【００８０】
なお、第５の実施形態に係る集積回路装置に示したｎｐｎ型バイポーラトランジスタ２０は一例であって、ｎｐｎ型バイポーラトランジスタ２０の他に、電界効果トランジスタ、ダイオード、インダクタ、キャパシタ又は抵抗素子等を集積化することもでき、高抵抗基板１上に伝送ロスが少ない高周波集積回路を形成することができる。
【００８１】
また、第１のマイクロストリップ線路３１及び第２のマイクロストリップ線路３２の構成は、第１の実施形態に係る構成には限られず、第１の実施形態の各変形例及び第２〜第４の各実施形態に係るマイクロ波伝送線路のいずれかを用いることができる。
【産業上の利用可能性】
【００８２】
本発明に係るマイクロ波伝送線路は、基板上の第１の誘電体膜及び第２の誘電体膜によって生成される正の空間電荷及び負の空間電荷の相互作用によって、基板の主面の近傍で合成される電位が中和されて、基板の主面の近傍にキャリアの蓄積が起こらなくなるため、基板の主面の近傍に抵抗率を低下させる電荷反転層が形成されなくなり、長期信頼性を維持しながら伝送損失の劣化を防止することができるという効果を有し、マイクロ波無線通信装置及び同端末に用いられるマイクロ波フロントエンド回路と、ＩＦ回路及び信号処理回路等をシリコン基板上で一体に集積化する用途において、特に５ＧＨｚ以上のマイクロ波を扱う場合には有用である。また、シリコン基板を用いたマイクロメカニクスデバイス等にもそのマイクロ波伝送線路として適用することができる。
【図面の簡単な説明】
【００８３】
【図１】本発明の第１の実施形態に係るマイクロ波伝送線路であって、マイクロストリップ線路を示す断面斜視図である。
【図２】本発明の第１の実施形態の第１変形例に係るマイクロ波伝送線路であって、マイクロストリップ線路を示す断面斜視図である。
【図３】本発明の第１の実施形態の第２変形例に係るマイクロ波伝送線路であって、マイクロストリップ線路を示す断面斜視図である。
【図４】本発明の第２の実施形態に係るマイクロ波伝送線路であって、ストリップ線路を示す断面斜視図である。
【図５】本発明の第３の実施形態に係るマイクロ波伝送線路であって、コプレーナ導波路線路を示す断面斜視図である。
【図６】本発明の第４の実施形態に係るマイクロ波伝送線路であって、スロット線路を示す断面斜視図である。
【図７】本発明の第５の実施形態に係るマイクロ波伝送線路を用いた高周波集積回路装置を示す断面図である。
【図８】本発明の第５の実施形態に係るマイクロ波伝送線路を用いた高周波集積回路装置を示す回路図である。
【符号の説明】
【００８４】
１    高抵抗基板
２    保護膜（第１の誘電体膜）
２Ａ  第１の保護膜（第１の誘電体膜）
２Ｂ  第２の保護膜（第３の誘電体膜）
３    電位中和膜（第２の誘電体膜）
３Ａ  第１の電位中和膜（第２の誘電体膜）
３Ｂ  第２の電位中和膜（第４の誘電体膜）
４    ストリップメタル（導体膜）
４Ａ  第１のストリップメタル
４Ｂ  第２のストリップメタル
５    接地メタル
７    中心導体ストリップ
８Ａ  接地導体膜
８Ｂ  接地導体膜
９    第１の導体膜
１０  第２の導体帯膜
２０  ｎｐｎ型バイポーラトランジスタ
２１  コレクタ
２２  ベース
２３  エミッタ
３１  第１のマイクロストリップ線路
３２  第２のマイクロストリップ線路
【図１】
2005236956.tif 000003
【図２】
2005236956.tif 000004
【図３】
2005236956.tif 000005
【図４】
2005236956.tif 000006
【図５】
2005236956.tif 000007
【図６】
2005236956.tif 000008
【図７】
2005236956.tif 000009
【図８】
2005236956.tif 000010