(57)【要約】【課題】  結合された磁場を提供するために連結部及びインダクタ部を有するインダクタを提供する。【解決手段】  主な磁場を提供するように形成された主なインダクタ部分と、主な磁場に補強干渉される連結磁場を提供するように形成された連結インダクタ部分を含むインダクタである。二つの磁場の補強干渉によって主な磁場より大きい磁場を提供するオンチップインダクタを提示できる。【選択図】            図５Ａ
2005045272.tif 000002
【特許請求の範囲】
【請求項１】
インダクタの主な磁場を提供するように形成された主なインダクタ部分と、
前記主なインダクタ部分に電気的に結合されて前記主な磁場に補強干渉される連結磁場を提供するように形成された連結インダクタ部分と、を含むことを特徴とするオンチップインダクタ。
【請求項２】
前記連結磁場と前記主な磁場とは、前記主な磁場より大きいインダクタ磁場を提供することを特徴とする請求項１に記載のオンチップインダクタ。
【請求項３】
前記連結インダクタ部分は、
前記主なインダクタ部分に電流を提供するか、または前記主なインダクタ部分から電流を引き出す第１パスと、
前記主なインダクタ部分に電流を提供するか、または前記主なインダクタ部分から電流を引き出す第２パスと、を含み、
前記第１パスはオーバーパス部分を含むが、前記オーバーパス部分は前記第２パスに含まれるアンダーパス部分の上側に延びることを特徴とする請求項１に記載のオンチップインダクタ。
【請求項４】
前記第２パスは、前記第１パスに結合される前記主なインダクタ部分の隣接する部分に流れる電流の方向と平行に前記主なインダクタ部分に電流を提供するか、または前記主なインダクタ部分から電流を引き出す部分をさらに含むことを特徴とする請求項３に記載のオンチップインダクタ。
【請求項５】
前記第１パスは、前記第２パスに結合される前記主なインダクタ部分の隣接する部分に流れる電流の方向と平行に前記主なインダクタ部分に電流を提供するか、または前記主なインダクタ部分から電流を引き出す部分をさらに含むことを特徴とする請求項４に記載のオンチップインダクタ。
【請求項６】
前記第１パス及び前記第２パスそれぞれの抵抗は同じであることを特徴とする請求項３に記載のオンチップインダクタ。
【請求項７】
前記第２パスの前記アンダーパス部分は、少なくとも一つのビアによって前記主な部分に結合されることを特徴とする請求項３に記載のオンチップインダクタ。
【請求項８】
前記アンダーパス部分の厚さは、前記オーバーパス部分の厚さと同じであることを特徴とする請求項３に記載のオンチップインダクタ。
【請求項９】
前記第２パスの前記アンダーパス部分は、相互に離隔した多重層を含むことを特徴とする請求項３に記載のオンチップインダクタ。
【請求項１０】
前記オーバーパス部分及び前記アンダーパス部分は、相互に直角であることを特徴とする請求項３に記載のオンチップインダクタ。
【請求項１１】
前記隣接する部分の幅は、前記隣接する部分とこれに平行に離隔された他の部分との間の間隔より広いことを特徴とする請求項５に記載のオンチップインダクタ。
【請求項１２】
前記主なインダクタ部分は、円形、四角形及び非整形のうち何れか一つの形状を含むことを特徴とする請求項１に記載のオンチップインダクタ。
【請求項１３】
前記主なインダクタ部分は外側インダクタ部分を含み、
前記オーバーパス及びアンダーパス部分はそれぞれ第１オーバーパス部分及び第１アンダーパス部分を含み、
前記外側インダクタ部分と結合され、内側領域に位置する内側インダクタ部分と、
前記内側インダクタ部分を前記外側インダクタ部分に結合させる第２オーバーパス部分と、
前記内側インダクタ部分を前記外側インダクタ部分に結合させ、前記第２オーバーパス部分の下側に延びる第２アンダーパス部分と、を含むことを特徴とする請求項３に記載のオンチップインダクタ。
【請求項１４】
前記第１オーバーパス部分及び前記第２アンダーパス部分は、前記内側インダクタ部分内に含まれる前記インダクタの中心ポイントに電流が流れるように誘導するパス内に連続的に配置されることを特徴とする請求項１３に記載のオンチップインダクタ。
【請求項１５】
前記第１アンダーパス部分及び前記第２オーバーパス部分は、前記内側インダクタ部分内に含まれる前記インダクタの中心ポイントに電流が流れるように誘導するパス内に連続的に配置されることを特徴とする請求項１３に記載のオンチップインダクタ。
【請求項１６】
前記第１オーバーパス部分及び前記第２オーバーパス部分は、前記内側インダクタ部分内に含まれる前記インダクタの中心ポイントに電流が流れるように誘導するパス内に連続的に配置されることを特徴とする請求項１３に記載のオンチップインダクタ。
【請求項１７】
前記主なインダクタ部分は外側インダクタ部分を含み、
前記外側インダクタ部分に結合され、内側領域に位置する少なくとも一つの単一ターン内側インダクタ部分をさらに含み、
個々の前記内側インダクタ部分はそれぞれ連結部分を含み、前記連結部分はオーバーパス部分及びアンダーパス部分をそれぞれ含むことを特徴とする請求項３に記載のオンチップインダクタ。
【請求項１８】
交番的に配置された前記オーバーパス部分及び前記アンダーパス部分を通じて前記インダクタに電流が流れるように誘導されることを特徴とする請求項１７に記載のオンチップインダクタ。
【請求項１９】
連続的に配置された多数の前記アンダーパス部分及び多数の前記オーバーパス部分を通じて前記インダクタに電流が流れるように誘導されることを特徴とする請求項１７に記載のオンチップインダクタ。
【請求項２０】
外側の外側領域からインダクタの内側領域を分離する主なインダクタ部分と、
前記主なインダクタ部分に結合され、前記外側領域に延びる入力連結部分と、
前記主なインダクタ部分に結合され、前記外側領域に延びる出力連結部分と、を含み、
前記入力連結部分及び前記出力連結部分のうち何れか一つは、他の一つの上側に延びることを特徴とするオンチップインダクタ。
【請求項２１】
前記入力及び出力連結部分はそれぞれ磁場を生成し、前記主なインダクタ部分によって生成される主な磁場に結合されて、前記主な磁場に比べて大きい磁場を提供することを特徴とする請求項２０に記載のオンチップインダクタ。
【請求項２２】
前記入力連結部分は、前記入力連結部分に結合される前記主なインダクタ部分の隣接する部分に流れる電流の方向と平行に前記主なインダクタ部分に電流を提供する部分をさらに含むことを特徴とする請求項２１に記載のオンチップインダクタ。
【請求項２３】
前記出力連結部分は、前記出力連結部分に結合される前記主なインダクタ部分の隣接する部分に流れる電流の方向と平行に前記主なインダクタ部分から電流を引出させる部分をさらに含むことを特徴とする請求項２１に記載のオンチップインダクタ。
【請求項２４】
前記入力連結部分及び前記出力連結部分のうち一つは、
前記主なインダクタ部分に電流を提供するか、または前記主なインダクタ部分から電流を引き出せるように形状が作られたパスを含み、
前記パスはアンダーパス部分を含むが、前記アンダーパス部分は前記入力連結部分及び前記出力連結部分のうち他の一つに含まれるオーバーパス部分の下側に延びることを特徴とする請求項２０に記載のオンチップインダクタ。
【請求項２５】
前記パスは、少なくとも一つのビアによって前記主なインダクタ部分に結合されることを特徴とする請求項２４に記載のオンチップインダクタ。
【請求項２６】
前記アンダーパス部分の厚さは、前記オーバーパス部分の厚さと同じであることを特徴とする請求項２０に記載のオンチップインダクタ。
【請求項２７】
前記アンダーパス部分は、相互に離隔した多重層を含むことを特徴とする請求項２０に記載のオンチップインダクタ。
【請求項２８】
前記主なインダクタ部分は外側インダクタ部分を含み、
前記外側インダクタ部分に結合され、内側領域に位置する少なくとも一つの単一ターン内側インダクタ部分をさらに含み、
個々の前記内側インダクタ部分はそれぞれ連結部分を含み、前記連結部分はオーバーパス部分及びアンダーパス部分をそれぞれ含むことを特徴とする請求項２１に記載のオンチップインダクタ。
【請求項２９】
交番的に配置された前記オーバーパス部分及び前記アンダーパス部分を通じて前記インダクタに電流が流れるように誘導されることを特徴とする請求項２８に記載のオンチップインダクタ。
【請求項３０】
連続的に配置された多数の前記アンダーパス部分及び連続的に配置された多数の前記オーバーパス部分を通じて前記インダクタに電流が流れるように誘導されることを特徴とする請求項２８に記載のオンチップインダクタ。
【請求項３１】
インダクタの外側の外側領域からインダクタの内側領域を分離する外側インダクタ部分と、
前記外側インダクタ部分に電気的に結合される連結部分を含み、
前記連結部分は、
前記インダクタの内側領域で前記外側インダクタの隣接する部分の外形ラインに沿って延びた延長部分と、
前記延長部分を通じて前記外側インダクタ部分に結合され、前記外側インダクタ部分の下側を過ぎて前記外側インダクタ部分の第１側部方向に前記インダクタから遠く延びる入力パスと、
前記延長部分を通じて前記外側インダクタ部分に結合され、前記外側インダクタ部分の下側を過ぎて前記外側インダクタ部分の前記第１側部方向と逆になる第２側部方向に前記インダクタから遠く延びる出力パスと、を含むことを特徴とするオンチップインダクタ。
【請求項３２】
前記外側インダクタ部分に結合され、前記内側及び外側領域間に延びるオーバーパス部分と、
前記外側インダクタ部分に結合され、前記オーバーパス部分の下側に延びるアンダーパス部分と、を含み、
前記オーバーパス及びアンダーパス部分は、インダクタの同じ側部上に位置することを特徴とする請求項３１に記載のオンチップインダクタ。
【請求項３３】
前記外側インダクタ部分は、完全なターンとして設定されることを特徴とする請求項３１に記載のオンチップインダクタ。
【請求項３４】
前記外側インダクタ部分に結合され、前記内側領域に位置する内側インダクタ部分と、
前記外側インダクタ部分を前記内側インダクタ部分に結合させる第２入力パスと、
前記外側インダクタ部分を前記内側インダクタ部分に結合させる第２出力パスと、を含み、
前記第２入力パスは、前記インダクタの第２側部方向に前記第２出力パスの下側を過ぎることを特徴とする請求項３１に記載のオンチップインダクタ。
【請求項３５】
前記外側インダクタ部分に結合され、前記内側領域に位置する内側インダクタ部分と、
前記外側インダクタ部分を前記内側インダクタ部分に結合させる第２入力パスと、
前記外側インダクタ部分を前記内側インダクタ部分に結合させる第２出力パスと、を含み、
前記第２入力パスは、前記インダクタの第２側部方向に前記第２出力パスの上側を過ぎることを特徴とする請求項３１に記載のオンチップインダクタ。
【請求項３６】
前記内側インダクタ部分に結合され、前記内側領域に位置する第２内側インダクタ部分と、
前記内側インダクタ部分に前記第２内側インダクタ部分を結合させる第３入力パスと、
前記第２内側インダクタ部分を前記内側インダクタ部分に結合させる第３出力パスと、を含み、
前記第３入力パスは、前記インダクタの第１側部方向に前記第３出力パスの上側を過ぎることを特徴とする請求項３５に記載のオンチップインダクタ。
【請求項３７】
前記内側インダクタ部分に結合され、前記内側領域に位置する第２内側インダクタ部分と、
前記内側インダクタ部分に前記第２内側インダクタ部分を結合させる第３入力パスと、
前記第２内側インダクタ部分を前記内側インダクタ部分に結合させる第３出力パスと、を含み、
前記第３入力パスは、前記インダクタの第１側部方向に前記第３出力パスの下側を過ぎることを特徴とする請求項３５に記載のオンチップインダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品分野に係り、特に、インダクタに関する。
【背景技術】
【０００２】
ラジオ周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）バンドで作動する多くの素子は、インダクタのような電子部品を使用している。インダクタは、ＲＦ回路のアナログ部分、例えば、電圧制御オシレータ（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）に使用されうる。さらに、このような形態の製品がさらに小さくなるにつれて、インダクタは、ＲＦ回路を含む半導体チップの外部に独立された部品として形成されるよりは、ＲＦ回路を含む半導体チップ内に一体として形成されうる。
【０００３】
図１Ａは、従来のＲＦ素子に使われるリボン状インダクタの平面図である。図１Ｂは、図１Ａに示されたリボン状インダクタに関連された寄生キャパシタンスを説明するために概略的に示す等価回路図である。リボン状インダクタは、相対的に大きい傾向があるので、このようなインダクタの形態は半導体チップで高密度に集積されたＲＦ回路に含まれることは適切ではない。
【０００４】
図２は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路に使用されうる従来のスパイラル状のインダクタの平面図である。スパイラル状インダクタは、スパイラル部分を全体にわたって同じ方向に電流が流れるために大きいインダクタンスが誘起されうるという特徴がある。また、スパイラル状インダクタは、インダクタを他の部品に集積する時に使われる連結部の数が相対的に少なくて、抵抗が小さいという特徴がある。したがって、スパイラル状インダクタによって提供されるインダクタンスは予測されうる。それにも拘わらず、従来のスパイラル状インダクタはまた、スパイラル状インダクタがその上側に形成される基板とコイル間にカップリングされる高い寄生キャパシタンスも特徴的に有しうる。
【０００５】
従来の他の形態のインダクタは、３次元ソレノイド状インダクタである。一般的に、ソレノイド状インダクタはコイル（前述したスパイラルインダクタと類似に）を含む。しかし、このようなコイルは同一面には位置していない。その代りに、コイルはインダクタがシリンダー状を有するように相互離隔され、ソレノイド状に連結される。ソレノイド状インダクタは、インダクタの相異なるコイル内でも同じ方向に電流が流れるので、相対的に大きいインダクタンスを提供できるという特徴がある。３次元ソレノイド状インダクタがインダクタのコイルと基板との間の相対的に低いカップリングによって低いキャパシタンスを有しうるが、このような従来のインダクタは多くの工程段階を要求するため、製造し難い。
【０００６】
前述したように、インダクタは、無線電話または携帯電話などのようなＲＦ装置の部品としてのＶＣＯ回路に使用されうる。この技術分野に公知のように、従来のＶＣＯ回路は図３の概略的な回路図に示されたように、対称的に配列された部品を使用している。ＶＣＯ回路での非対称性は、２つのオシレーション端子（ｏｕｔ，／ｏｕｔ）に対してオシレーションの不均衡を誘発する。このような点はＶＣＯ回路のオシレーションの整合性を阻害する。
【０００７】
特許文献１及び２は、インダクタを開示しており、開示された内容全体がここで参照されうる。
【特許文献１】米国特許出願公開第２００３００３０５３２号公報
【特許文献２】特開２００３−０４５７１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、オンチップインダクタを提供することである。
【課題を解決するための手段】
【０００９】
前記課題を達成するために本発明は、インダクタの主な磁場を提供するように形成された主なインダクタ部分と、前記主なインダクタ部分に電気的に結合されて前記主な磁場に補強干渉される連結磁場を提供するように形成された連結インダクタ部分と、を含むことを特徴とする。
【００１０】
前記課題を達成するために本発明は、外側の外側領域からインダクタの内側領域を分離する主なインダクタ部分と、前記主なインダクタ部分に結合され、前記外側領域に延びる入力連結部分と、前記主なインダクタ部分に結合され、前記外側領域に延びる出力連結部分と、を含み、前記入力連結部分及び前記出力連結部分のうち何れか一つは、他の一つの上側に延びることを特徴とする。
【００１１】
前記課題を達成するために本発明は、インダクタの外側の外側領域からインダクタの内側領域を分離する外側インダクタ部分と、前記外側インダクタ部分に電気的に結合される連結部分を含み、前記連結部分は、前記インダクタの内側領域で前記外側インダクタの隣接する部分の外形ラインに沿って延びた延長部分と、前記延長部分を通じて前記外側インダクタ部分に結合され、前記外側インダクタ部分の下側を過ぎて前記外側インダクタ部分の第１側部方向に前記インダクタから遠く延びる入力パスと、前記延長部分を通じて前記外側インダクタ部分に結合され、前記外側インダクタ部分の下側を過ぎて前記外側インダクタ部分の前記第１側部方向と逆になる第２側部方向に前記インダクタから遠く延びる出力パスと、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明による実施の形態は、オンチップスパイラル状インダクタを提供できる。本発明による実施の形態で、オンチップスパイラル状インダクタは、主な磁場を提供するように形成された主なインダクタ部分と、主な磁場に補強干渉される連結磁場を提供するように形成された連結インダクタ部分と、を含む。したがって、主なインダクタ部分と連結インダクタ部分とによって提供されるそれぞれの磁場の補強干渉は、主な磁場より大きいオンチップインダクタ磁場を提供できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を示す添付図面を参照して本発明をさらに具体的に説明する。しかしながら、記述される本発明は他の形態に実施され、本発明がここで記述されたものに限定されてはならない。この実施の形態は、当業者に本発明の思想を具体的に、完全に、全体的に伝達するために提供されるものである。
【００１４】
以下で、“低い”及び“高い”のような相対的な概念の用語は、図面に示された何れかの要素が他の要素に対する関係を表すために使われる。相対的な概念の用語は、図面に示された方向に対して他の装置の方向を含むためのものであると理解されうる。例えば、図面での素子が逆転される場合、他の要素に対して“低い”と記載された要素は他の要素に対して“高い”に変わる。したがって、“低い”という用語は、図面の見る方向によって“低い”及び“高い”の二つの方向を何れも含む。
【００１５】
本発明による実施の形態は、オンチップスパイラル状インダクタを提供できる。本発明による実施の形態で、オンチップスパイラル状インダクタは、主な磁場を提供するように形成された主なインダクタ部分と、主な磁場に補強干渉される連結磁場を提供するように形成された連結インダクタ部分と、を含む。したがって、主なインダクタ部分と連結インダクタ部分とによって提供されるそれぞれの磁場の補強干渉は、主な磁場より大きいオンチップインダクタ磁場を提供できる。
【００１６】
本発明による他の実施の形態で、オンチップインダクタは、単一または多重ターンを含みうる。本発明によるさらに他の実施の形態で、オンチップインダクタは少なくとも一つの完全なターンを含みうる。本発明によるさらに他の実施の形態で、主なインダクタ部分と連結インダクタ部分との間の距離は、それぞれの磁場間の効果的な補強干渉を提供できるように選択設定される。本発明によるさらに他の実施の形態で、オンチップインダクタは、四角形、円形、または非整形的な形態のような多様な形態のターンを含みうる。
【００１７】
図４は、発明者によって評価された問題点を例示するためのものであって、従来の開放型インダクタ４００を示す平面図である。特に、開放型インダクタ４００は、逆方向の磁場を発生させる部分を含むが、これにより、インダクタの主な部分によって発生する磁場に対して相殺干渉が発生する。公知のように、電流４０３は、インダクタ４００の主な部分４０５に連結部分４１０，４１５を通じて提供される。特に、一サイクル間に電流４０３は連結部分４１０を通じて主な部分４０５に提供されうる。一方、主な部分４０５から提供される電流４０３は、連結部分４１５を通じて放出される。図４で、電流４０３が一つの方向に流れるように示されても、電流方向は他のサイクルで逆方向に交番的に変わりうる。
【００１８】
連結部分４１０，４１５及び主な部分４０５の電流４０３は関連した磁場を発生させる。特に、連結部分４１０，４１５はそれぞれ磁場４１１，４１６を発生させ、これにより、インダクタ４００の主な部分４０５の隣接する部分４２０，４２５は磁場４１１，４１６に逆になる方向の磁場４２１，４２６をそれぞれ発生させる。本発明によれば、連結部分４１０，４１５及び隣接する部分４２０，４２５によって発生する磁場は相互に相殺干渉する。
【００１９】
図５Ａは、本発明の実施の形態によるスパイラル状インダクタ５００を示す平面図である。特に、オンチップスパイラルインダクタ５００は、単一ターンの主なインダクタ部分５０５を含み、主なインダクタ部分５０５は、主なインダクタ部分５０５の内側にあるインダクタ５００の内側領域５１０を設定する。インダクタ５００はまた、主なインダクタ部分５０５の外側の外側領域にある連結インダクタ部分５１５を含む。
【００２０】
連結インダクタ部分５１５は、入力パス５２０を含むが、入力パス５２０は外側領域から主なインダクタ部分５０５に延び、図５Ａに示されたように、何れか一方向に電流を主なインダクタ部分５０５に提供するために形成される。連結インダクタ部分５１５は、出力パス５３０をさらに含むが、出力パス５３０は主なインダクタ部分５０５から外側領域に延び、主なインダクタ部分５０５から電流を引導してインダクタ５００から遠く放出させるために形成される。
【００２１】
入力パス及び出力パスが連結インダクタ部分５１５に含まれると記載され、それぞれ主なインダクタ部分５０５にまたは主なインダクタ部分５０５から電流を誘導すると記載されているが、このような部分は電流が流れる方向が変わる時に逆方向に電流を誘導しうる。したがって、入力及び出力の用語は絶対的な概念ではなく、参考しやすく提供されたものである。
【００２２】
入力パス５２０は、主なインダクタ部分５０５に電気的に結合される部分を含むが、この部分は出力パス５３０の下側に延びて、例えば、アンダーパスとなる。同様に、出力パス５３０は、主なインダクタ部分５０５に電気的に結合される部分を含むが、この部分は入力パス５２０の上側に延びて、例えば、オーバーパスとなる。
【００２３】
図５Ａに示されたように、入力及び出力パス５２０，５３０は、主なインダクタ部分５０５の隣接部分に平行に延びる。例えば、図５Ａに示されたように、入力パス５２０及び主なインダクタ部分５０５に隣接する部分（５３５で指摘される部分）は相互平行に延びる。同様に、出力パス５３０及び主なインダクタ部分５０５に隣接する部分（５４０で指摘される部分）は相互平行に延びる。したがって、主な部分５０５と連結部分５１５との平行した部分はそれぞれ磁場を生成し、この時、これら磁場は補強干渉し、主な部分５０５によって生成される磁場に比べて大きい磁場を生成する。
【００２４】
さらに、主な部分５０５と連結部分５１５とのこのような平行部分との間の間隔は、入力及び出力パスと主なインダクタ部分とによって提供されるそれぞれの磁場が効果的に結合されてさらに大きい磁場を提供できるように選択設定されうる。本発明による実施の形態で、主な部分５０５の隣接部分の幅Ｗ１は隣接部分との間の間隔Ｗ２より広く設定される。入力及び出力パスの相互間にオーバーパス／アンダーパスする部分の幅が相互同じであると理解されうる。
【００２５】
動作において、電流５５０は、オンチップスパイラル状インダクタ５００に入力パス５２０を通じて印加され、図５ＡでＢｉと指摘され、図５Ａに示された方向の関連された磁場を発生させる。電流５５０は、入力パス５２０から主なインダクタ部分５０５に提供され、出力パス５３０に隣接する主なインダクタ部分５０５に沿って誘導され、主な部分５０５の単一ターンに沿って誘導された後、入力パス５２０に隣接する部分へ誘導される。電流５５０は、主な部分５０５の隣接する部分で、図５Ａに示されたような方向の磁場ＢＭ１及びＢＭ２をそれぞれ生成させる。
【００２６】
電流５５０は、主なインダクタ部分５０５から出力パス５３０を通じて遠く放出されるように誘導されるが、この時、出力パス５３０には図５Ａに示された方向の磁場Ｂ０が関連されて生成される。本発明の実施の形態によれば、磁場Ｂｉと磁場ＢＭ１、ＢＭ２及びＢ０は相互に補強干渉して、オンチップスパイラル状インダクタ５００に大きく増加した磁場を提供する。
【００２７】
図５Ｂ及び図５Ｃはそれぞれ、図５ＡのＩ−Ｉ’線及びＩＩ−ＩＩ’線に沿う断面図である。図５Ｂの断面図は、入力パス５２０の部分上に延びた出力パス５３０の部分を示している。図５Ｂに示されたように、入力パス５２０の出力パスの下側に延びた部分は、連結インダクタ部分５５の残りの部分に電気的に結合され、ビア５８０及び５８５によって主なインダクタ部分５０５に電気的に結合される。
【００２８】
図６は、本発明の実施の形態による２ターンスパイラル状インダクタ６００の一形態を示す平面図である。具体的には、インダクタ６００は、外側インダクタ部分６０５を含むが、外側インダクタ部分６０５は、インダクタ６００の内側領域をインダクタ６００の外側に位置する外側領域から分離する役割を担う。インダクタ６００はまた、内側領域内に内側インダクタ部分６１０を含む。連結部分６１５は、インダクタ６００への／からの入力／出力パスを提供し、第２連結部分６２５は、外側インダクタ部分６０５を内側インダクタ部分６１０に電気的に結合させる。
【００２９】
図６に示されたように、連結部分６１５はアンダーパス部分及びオーバーパス部分を含むが、アンダーパス部分はオーバーパス部分の下側に延び、オーバーパス部分はアンダーパス部分の上側に延びる。これと類似して、第２連結部分６２５は、外側インダクタ部分６０５を内側インダクタ部分６１０に電気的に結合するためにアンダーパス部分及びオーバーパス部分を含むが、アンダーパス部分はオーバーパス部分の下側に延び、オーバーパス部分はアンダーパス部分の上側に延びる。
【００３０】
内側インダクタ部分６１０は、中心ポイント６３５または仮想グラウンドを含むが、中心ポイント６３５は、その周囲に導入されてインダクタ６００に結合されるＶＣＯ回路が対称的でありうるインダクタ６００部分を表すと理解されうる。言い換えれば、インダクタ６００は、中心ポイント６３５がＶＣＯ回路の対称中心ポイントになるようにＶＣＯ回路に含まれうる。
【００３１】
中心ポイント６３５に関連された対称性は、インダクタ６００内に流れる電流が中心ポイント６３５の前後にインダクタの他の部分の下側にまたは上側に過ぎる反復回数で設定される。例えば、図６に示されたように、連結部分６１５に提供された電流は、中心ポイント６３５まで至る時、２オーバーパス部分を通じて中心ポイントに至る。一方、電流が中心ポイント６３５を過ぎた以後に、電流はインダクタ６００の２アンダーパス部分を過ぎて流れる。
【００３２】
入力／出力パス６２０の部分は、外側インダクタ部分６０５の隣接部分と平行に延びて、それぞれの磁場を相互に補強干渉させる。連結部分６１５の入力／出力パスの平行した部分と外側インダクタ部分６０５の隣接する部分との間の間隔Ｗ３は、外側インダクタ部分６０５の隣接する部分及び内側インダクタ部分６１０の隣接する部分の間の間隔Ｗ４と同じでありうる。さらに、インダクタ（外側インダクタ部分６０５の隣接する部分のような）を形成する導線の幅Ｗ５は、Ｗ３及びＷ４より広いこともある。
【００３３】
図７は、本発明の実施の形態による２ターンスパイラル状インダクタ７００の一形態を示す平面図である。図７に示されたようなインダクタ７００は図６と類似している。それにも拘わらず、インダクタ７００は、インダクタ６００に比べて改善された対称性を提供できる。これは、電流が中心ポイント７３５に至る前に流入されたオーバーパス部分及びアンダーパス部分の数が、電流が中心ポイント７３５を過ぎた後に流れるオーバーパス部分及びアンダーパス部分の数と同じであるためである。
【００３４】
具体的には、インダクタ７００は外側インダクタ部分７０５を含むが、外側インダクタ部分７０５はインダクタ７００の内側領域をインダクタ７００の外側に位置する外側領域から分離する役割を担う。インダクタ７００はまた、内側領域内に内側インダクタ部分７１０を含む。連結部分７１５は、インダクタ７００への／からの入力／出力パスを提供し、第２連結部分７２５は外側インダクタ部分７０５を内側インダクタ部分７１０に電気的に結合させる。
【００３５】
図７に示されたように、インダクタ７００に提供された電流は、中心ポイント７３５に至る前にオーバーパス部分（連結部品７１５の）及びアンダーパス部分（連結部分７２５の）を過ぎる。一方、中心ポイント７３５を過ぎた後の電流はオーバーパス部分（連結部品７２５の）及びアンダーパス部分（連結部分７１５の）を過ぎる。したがって、電流は同じ数のオーバーパス部分及びアンダーパス部分を経て中心ポイント７３５に至り、電流はまた、中心ポイント７３５を過ぎた後に同じ数のオーバーパス部分及びアンダーパス部分を経て流れる。したがって、インダクタ７００は、インダクタ６００に比べて改善された対称性を提供する。
【００３６】
入力／出力パス７２０の部分は、外側インダクタ部分７０５の隣接部分に平行に延びて、それぞれの磁場を相互に補強干渉させる。連結部分７１５の入力／出力パス７２０の平行した部分と外側インダクタ部分７０５の隣接する部分との間の間隔Ｗ３は、外側インダクタ部分７０５の隣接する部分及び内側インダクタ部分７１０の隣接する部分の間の間隔Ｗ４と同じでありうる。さらに、インダクタ（外側インダクタ部分７０５の隣接する部分のような）を形成する導線の幅Ｗ５は、Ｗ３及びＷ４より広いこともある。
【００３７】
図８は、本発明の実施の形態による３ターンスパイラル状インダクタ８００の一形態を示す平面図である。具体的には、インダクタ８００は、最外側のインダクタ部分８０５を含むが、最外側のインダクタ部分８０５は、インダクタ８００の内側領域をインダクタ８００の外側に位置する外側領域から分離する役割を担う。最内側のインダクタ部分８１０がまたインダクタ８００の内側領域内に含まれる。インダクタ８００はまた、最外側のインダクタ部分８０５と最内側のインダクタ部分８１０間に中間インダクタ部分８４５を含む。
【００３８】
インダクタ８００の中間ポイント８３５は、ＶＣＯ回路（または、類似形態の回路）を動作させうるインダクタ８００の対称中心ポイントで設定される。図８に示されたように、インダクタ８００の連結部分は、中心ポイント８３５に電流を誘導するか、または中心ポイント８３５から電流を誘導して放出させるのに使われるが、アンダーパス部分及びオーバーパス部分を含む。
【００３９】
具体的には、連結部分８１５は、最外側のインダクタ部分８０５に電流を誘導するか、または最外側のインダクタ部分８０５から電流を誘導して放出させるために最外側のインダクタ部分８０５に電気的に結合される。これに対して、第２連結部分８２５は、最外側のインダクタ部分８０５を中間インダクタ部分８４５に電気的に結合させる。連結部分８１５はインダクタ８００に延びるか、またはインダクタ８００から延びられる入力／出力パス８２０をさらに含む。さらに、第３連結部分８５５は、中間インダクタ部分８４５を最内側のインダクタ部分８１０に電気的に結合させる。
【００４０】
連結部分それぞれは、アンダーパス部分及びオーバーパス部分を含む。それぞれの連結部分で、アンダーパス部分はオーバーパス部分の下側に延び、オーバーパス部分はアンダーパス部分の上側に延びる。電流は、３つのオーバーパス部分を通じて中心ポイント８３５に提供される。一方、電流が中心ポイント８３５を過ぎた後に電流は３アンダーパス部分を過ぎて放出される。
【００４１】
連結の部分８１５は、最外側のインダクタ部分８０５の隣接部分に平行に延びて、それぞれの磁場が相互に補強干渉されて主なインダクタ８００自体だけで提供できる磁場に比べて大きい磁場を提供させる。
【００４２】
連結部分８１５の入力／出力パスの平行した部分と最外側のインダクタ部分８０５の隣接する部分との間の間隔Ｗ３は、最外側のインダクタ部分８０５の隣接する部分及び中間インダクタ部分８４５の隣接する部分の間の間隔Ｗ４と同じでありうる。さらに、インダクタ（最外側のインダクタ部分８０５の隣接する部分のような）を形成するのに使われる導線の幅Ｗ５は、Ｗ３及びＷ４より広いこともある。
【００４３】
図９は、本発明の実施の形態による３ターンスパイラル状インダクタ９００の一形態を示す平面図である。具体的には、図９に示されたようなインダクタ９００は図８と類似している。それにも拘わらず、インダクタ９００は、インダクタ８００に比べて改善された対称性を提供できる。
【００４４】
具体的には、インダクタ９００は最外側のインダクタ部分９０５を含むが、最外側のインダクタ部分９０５は、インダクタ９００の内側領域をインダクタ９００の外側に位置する外側領域から分離する役割を担う。最内側のインダクタ部分９１０もインダクタ９００の内側領域内に含まれる。また、インダクタ９００は最外側のインダクタ部分９０５と最内側のインダクタ部分９１０間に中間インダクタ部分９４５を含む。
【００４５】
インダクタ９００の中間ポイント９３５は、ＶＣＯ回路（または、類似形態の回路）を動作させうるインダクタ９０００の対称中心ポイントで設定される。図９に示されたように、インダクタ９００の連結部分は中心ポイント９３５に電流を誘導するか、または中心ポイント９３５から電流を誘導して放出させるのに使われるが、アンダーパス部分及びオーバーパス部分を含む。
【００４６】
具体的には、連結部分９１５は最外側のインダクタ部分９０５に電流を誘導するか、または最外側のインダクタ部分９０５から電流を誘導して放出するために最外側のインダクタ部分９０５に電気的に結合される。これに対して、第２連結部分９２５は、最外側のインダクタ部分９０５を中間インダクタ部分９４５に電気的に結合させる。連結部分９１５は、インダクタ９００に延びるか、またはインダクタ９００から延びられる入力／出力パス９２０をさらに含む。さらに、第３連結部分９５５は、中間インダクタ部分９４５を最内側のインダクタ部分９１０に電気的に結合させる。
【００４７】
連結部分それぞれは、アンダーパス部分及びオーバーパス部分を含む。それぞれの連結部分でアンダーパス部分はオーバーパス部分の下側に延び、オーバーパス部分はアンダーパス部分の上側に延びる。さらに、電流が流れるように誘導されるオーバーパス部分及びアンダーパス部分の数は、中心ポイント９３５を前後して対称的である。具体的には、中心ポイント９３５に提供される電流は、二つのアンダーパス部分及び一つのオーバーパス部分を経る。一方、中心ポイント９３５から引き出される電流は、二つのオーバーパス部分及び一つのアンダーパス部分を経る。また、アンダーパス部分とオーバーパス部分とは相互に交番的な順序に配列される。すなわち、アンダーパス部分はオーバーパス部分を伴い、オーバーパス部分はアンダーパス部分を順次に伴う。
【００４８】
入力／出力パス９２０は、最外側のインダクタ部分９０５の隣接部分に平行に延びて、それぞれの磁場を相互に補強干渉させる。連結部分９１５の入力／出力パス９２０の平行した部分と最外側のインダクタ部分９０５の隣接する部分との間の間隔Ｗ３は、最外側のインダクタ部分９０５の隣接する部分及び中間インダクタ部分９４５の隣接する部分の間の間隔Ｗ４と同じでありうる。さらに、インダクタ（最外側のインダクタ部分９０５の隣接する部分のような）を形成するのに使われる導線の幅Ｗ５は、Ｗ３及びＷ４より広いこともある。
【００４９】
図１０は、本発明の実施の形態によるオンチップスパイラル状インダクタ１０００の一形態を示す平面図である。インダクタ１０００は、外側インダクタ部分１００５及び連結部分１０１５を含む。連結部分１０１５は、外側インダクタ部分１００５の内側に延長部分１００６を含むが、延長部分１００６は外側インダクタ部分１００５の外郭に沿って形成された部分を伴う。延長部分１００６はまた、延長部分１００６からインダクタ１０００から遠く延びる入力／出力パス１０２０／１０３０を伴う。入力／出力パス１０２０／１０３０は、延長部分１００６に対して直角に設定される。入力パス１０２０は、外側インダクタ部分１００５の第１側部の下側に延び、出力パス１０３０は第１側部と逆になる外側インダクタ部分１００５の第２側部の下側に延びる。
【００５０】
図１０に示されたように、延長部分１００６は外側インダクタ１００５が隣接する部分に平行に延びる。したがって、外側インダクタ１００５と延長部分１００６の平行した部分とはそれぞれ磁場を発生させるが、このような磁場は、相互に補強干渉されて主なインダクタ１０００自体だけで提供できる磁場に比べて大きい磁場を提供させる。さらに、外側インダクタ部分１００５は、完全なターン（すなわち、一つのターンに完結されるもの）に完結されるが、これは改善された磁場を提供する。
【００５１】
図１１は、本発明の実施の形態によるオンチップ２ターンスパイラル状インダクタ１１００の一形態を示す平面図である。インダクタ１１００は、外側インダクタ部分１１０５を含むが、外側インダクタ部分１１０５は、インダクタ１１００の内側領域をインダクタ１１００の外側に位置する外側領域から分離する役割を担う。図１１に示されたように、外側インダクタ部分１１０５は完全なターンに完結される。
【００５２】
インダクタ１１００はまた、内側領域に含まれる内側インダクタ部分１１１０を含む。入力パス１１２０は、インダクタ１１００の第１側部から外側インダクタ部分１１０５及び内側インダクタ部分１１１０の下側に延びる。出力パス１１３０は、第１側部と逆になるインダクタ１１００の第２側部から外側インダクタ部分１１０５及び内側インダクタ部分１１１０の下側に延びる。また、インダクタ１１００は、内側インダクタ部分１１１０の内側に延長部分１１０６をさらに含むが、延長部分１１０６は、内側インダクタ部分１１１０の外郭に沿って形成された部分を伴う。
【００５３】
図１１に示されたように、入力パス１１２０は、連結部分１１１５のアンダーパス部分を通じて延長部分１１０６のうち一つに電気的に結合される。一方、出力パス１１３０は、連結部分１１１５のオーバーパス部分を通じて延長部分１１０６のうち他の一つに電気的に結合される。さらに、外側インダクタ部分１１０５は、第２連結部分１１２５によって内側連結部分１１１０に電気的に結合される。この時、第２連結部分１１２５は、それぞれのオーバーパス部分及びアンダーパス部分を含む。
【００５４】
図１２は、本発明の実施の形態によるオンチップ２ターンスパイラル状インダクタ１２００の一形態を示す平面図である。具体的には、図１２に示されたようなインダクタ１２００は図１１と類似している。それにも拘わらず、インダクタ１２００は、インダクタ１１００に比べて改善された対称性を提供できる。
【００５５】
第１連結部分１２１５は、入力パス１２２０及び出力パス１２３０を内側インダクタ部分１２１０にアンダーパス部分及びオーバーパス部分それぞれを通じて電気的に結合させる。さらに、第２連結部分１２２５は、外側インダクタ部分１２０５を内側インダクタ部分１２１０にアンダーパス部分及びオーバーパス部分それぞれを通じて電気的に結合させる。図１２に示されたように、インダクタ１２００は、インダクタ１１００に比べて改善された対称性を提供できる。これは、電流が中心ポイント１２３５に至る前に流入されたオーバーパス部分及びアンダーパス部分の数が、電流が中心ポイント１２３５を過ぎた後に流れるオーバーパス部分及びアンダーパス部分の数と同じであるためである。
【００５６】
さらに、外側インダクタ部分１２０５は、完全なターン（すなわち、一つのターンに完結されるもの）に完結されるが、これは改善された磁場を提供する。
【００５７】
図１３は、本発明の実施の形態によるオンチップ３ターンスパイラル状インダクタ１１００の一形態を示す平面図である。図１４は、本発明の実施の形態によるオンチップ３ターンスパイラル状インダクタ１１００の他の一形態を示す平面図である。
【００５８】
図１３でのインダクタ１３００の形状は、図１４のインダクタ１４００と類似しているものであって、インダクタ１４００の形状から変形されたものであると理解されうる。インダクタ１３００は、入力連結部分１３１０から外側連結部分１３１５に電流が誘導されるために、オーバーパス部分及びアンダーパス部分が順次に交番されるように形成される。したがって、インダクタ１３００は、インダクタ１４００に比べて改善された対称性を提供できる。
【００５９】
図１４に示されたように、インダクタ１４００は外側インダクタ部分１４０５を含むが、外側インダクタ部分１４０５は、インダクタ１４００の内側領域をインダクタ１４００の外側に位置する外側領域から分離する役割を担う。図１４に示されたように、外側インダクタ部分１４０５は完全なターンに完結される。これにより、改善された磁場を提供する。
【００６０】
インダクタ１４００は、内側領域に含まれる内側インダクタ部分１４１０を含む。また、インダクタ１４００は、中間インダクタ部分１４４５を含むが、中間インダクタ部分１４４５は、外側インダクタ部分１４０５と内側インダクタ部分１４１０間に位置する。インダクタ１４００はまた、内側インダクタ部分１４１０の内側に延長部分１４０６をさらに含むが、延長部分１４０６は、内側インダクタ部分１４１０の外郭に沿って形成された部分を伴う。
【００６１】
入力パス１４２０は、外側、中間、内側インダクタ部分１４０５、１４４５及び１４１０それぞれの下側に延びる。入力パス１４２０は、第１連結部分１４１５のアンダーパス部分を通じて内側インダクタ部分１４２０に電気的に結合される。出力パス１４２５は、外側インダクタ部分１４０５、中間インダクタ部分１４４５、及び内側インダクタ部分１４１０の下側に延び、第１連結部分１４１５のオーバーパス部分を通じて内側インダクタ部分１４１０に電気的に連結結合される。
【００６２】
前述したような実施の形態で、実質的に円形である場合を例としたが、本発明による実施の形態は、図１５に示されたような四角形（または、直四角形）、図１６に示されたような円形、または／及び図１７に示されたような非整形のような異なる形状を使用することもある。また、他の形状も利用されうる。
【００６３】
図１８は、本発明の実施の形態による多重層アンダーパス構造を説明するための断面図である。図１８に示されたように、アンダーパス構造１８０５は、オーバーパス部分１８１０の下側に延びる多重層を含む。アンダーパス部分（１８０５で多重層の構造はアンダーパス部分の抵抗を減少させ、また半導体集積工程の構造及び連結工程を使用することによる非対称性を減少させうる。
【００６４】
図１９は、本発明の実施の形態による単一ターンスパイラル状インダクタの平面図である。インダクタ１９００は、主なインダクタ部分１９０５、主なインダクタ部分１９０５の外郭に沿って形成された部分を伴い、主なインダクタ部分１９０５の外側にある延長部分１９０６、及び延長部分１９０６に主なインダクタ部分１９０５を電気的に結合させる連結部分１９２０を含む。
【００６５】
図１９に示されたように、延長部分１９０６は、主なインダクタ１９０５の隣接する部分に平行に延びる。したがって、主なインダクタ１９０５と延長部分１９０６の平行した部分とはそれぞれ磁場を発生させ、このような磁場は、相互に補強干渉されて主なインダクタ部分１９０５自体だけで提供できる磁場に比べて大きい磁場を提供する。
【００６６】
インダクタ１９００はまた、延長部分１９０６からインダクタ１９００から遠く相互逆方向に延びる入力／出力パス１９１０／１９１５を含む。図１０ないし図１５に、例として図示された本発明による他の実施の形態と対照的に、入力／出力パス１９１０／１９１５は、相互逆方向にインダクタ１９００から遠く延びるが、インダクタ１９００の下側には延びない。
【００６７】
図２０は、本発明の実施の形態によるオンチップ２ターンスパイラル状インダクタ２０００の一形態を示す平面図である。図２１は、本発明の実施の形態によるオンチップ２ターンスパイラル状インダクタ２１００の他の一形態を示す平面図である。
【００６８】
図２０を参照すれば、インダクタ２０００は外側インダクタ部分２００５を含むが、外側インダクタ部分２００５は、インダクタ２０００の内側領域をインダクタ２０００の外側に位置する外側領域から分離する役割を担い、内側インダクタ部分は内側領域に含まれる。
【００６９】
また、インダクタ２０００は、外側インダクタ部分２００５の外側に延長部分２００６をさらに含むが、延長部分２００６は外側インダクタ部分２００５の外郭に沿って形成された部分を伴う。インダクタ２０００はまた、外側インダクタ部分２００５を延長部分２００６に電気的に結合させる第１連結部分２０２５及び内側インダクタ部分を外側インダクタ部分２００５に電気的に結合させる第２連結部分２０３５を含む。第１及び第２連結部分２０２５及び２０３５は、それぞれのオーバーパス部分及びアンダーパス部分を含む。
インダクタ２０００はまた、入力パス及び出力パス２０１０及び２０１５を含む。入力パス及び出力パス２０１０及び２０１５は、相互逆方向にインダクタ２０００から遠くなるように延長部分２００６から延びる。
【００７０】
電流は、二つのアンダーパス部分を経て中心ポイントに提供され、また２つのオーバーパス部分を経て中心ポイントから引き出される。
【００７１】
図２１に例として示されたインダクタ２１００は、図２０に示されたインダクタ２０００とは違って、アンダーパス及びオーバーパス部分が交番的に順次に配列されたと理解されうる。図２１に示されたインダクタ２１００は、インダクタ２０００に比べて改善された対称性を提供できる。
【００７２】
図２２は、本発明の実施の形態によるオンチップ３ターンスパイラル状インダクタ２２００の一形態を示す平面図である。図２３は、本発明の実施の形態によるオンチップ３ターンスパイラル状インダクタ２３００の他の一形態を示す平面図である。
【００７３】
図２２に示された本発明による実施の形態は、例えば、図２０と類似している。それにも拘わらず、図２０と対照的に、インダクタ２２００は、２回ではない３回のターンを含む。したがって、インダクタ２２００は３つの連結部分を含む。それぞれの連結部分はオーバーパス部分及びアンダーパス部分を含む。
【００７４】
さらに、電流がインダクタ２２００の中心ポイントまで流入されるか、または中心ポイントから流出される時に経るオーバーパス部分及びアンダーパス部分の数は相互に対応する。具体的には、図２２に示されたように、電流は、３つの連続的なオーバーパス部分を経て中心ポイントまで流入するように誘導され、また、３つの連続的なアンダーパス部分を経て中心ポイントから遠くなるように誘導される。
【００７５】
図２３に示された本発明による他の実施の形態は、オーバーパス及びアンダーパス部分の順序を交番的に変えて配置したものと理解されうる。
【００７６】
本発明による実施の形態で、オンチップインダクタは単一または多重ターンを含みうる。本発明によるさらに他の実施の形態で、オンチップインダクタは少なくとも一つの完全なターンを含みうる。本発明によるさらに他の実施の形態で、主なインダクタ部分と連結インダクタ部分との間の距離は、それぞれの磁場間の効果的な補強干渉を提供できるように選択設定される。本発明によるさらに他の実施の形態で、オンチップインダクタは、四角形、円形、または非整形的な形態のような多様な形態のターンを含みうる。
【００７７】
以上、本発明を具体的な実施の形態を通じて詳細に説明したが、本発明はこれに限定されず、本発明の技術的思想内で当業者によってその変形や改良が可能であることは明らかである。
【産業上の利用可能性】
【００７８】
本発明の実施の形態は、携帯電話端末機のような通信装備にはラジオ周波数通信用回路を具現する半導体チップ素子に採用されうる。このようなチップ素子を具現する時、インダクタ素子は非常に重要に取り扱われるが、本発明の実施の形態は、特に、通信用回路を構成するのに必須的に採用されるＶＣＯのように非常に高い特性を要求するインダクタを具現するのに利用されうる。
【図面の簡単な説明】
【００７９】
【図１Ａ】従来のリボン状インダクタの平面図である。
【図１Ｂ】図１Ａに示されたリボン状インダクタの概略的な等価回路図である。
【図２】従来のスパイラル状インダクタの平面図である。
【図３】従来のＶＣＯ回路の概略的な回路図である。
【図４】典型的な開放型インダクタの平面図である。
【図５Ａ】本発明の実施の形態によるスパイラル状インダクタの平面図である。
【図５Ｂ】図５Ａに示された本発明の実施の形態によるスパイラル状インダクタのオーバーパス及びアンダーパス部分を概略的に示す断面図である。
【図５Ｃ】図５Ａに示された本発明の実施の形態によるスパイラル状インダクタのオーバーパス及びアンダーパス部分を概略的に示す断面図である。
【図６】本発明の実施の形態による２ターンスパイラル状インダクタの平面図である。
【図７】本発明の実施の形態による２ターンスパイラル状インダクタの平面図である。
【図８】本発明の実施の形態による３ターンスパイラル状インダクタの平面図である。
【図９】本発明の実施の形態による３ターンスパイラル状インダクタの平面図である。
【図１０】本発明の実施の形態による単一ターンスパイラル状インダクタの平面図である。
【図１１】本発明の実施の形態による２ターンスパイラル状インダクタの平面図である。
【図１２】本発明の実施の形態による２ターンスパイラル状インダクタの平面図である。
【図１３】本発明の実施の形態による３ターンスパイラル状インダクタの平面図である。
【図１４】本発明の実施の形態による３ターンスパイラル状インダクタの平面図である。
【図１５】本発明の実施の形態による対称四角形の単一ターンスパイラル状インダクタの平面図である。
【図１６】本発明の実施の形態による対称円形の単一ターンスパイラル状インダクタの平面図である。
【図１７】本発明の実施の形態による非整形の単一ターンスパイラル状インダクタの平面図である。
【図１８】本発明の実施の形態によるターンスパイラル状インダクタのオーバーパス及びアンダーパス部分の断面図である。
【図１９】本発明の実施の形態による単一ターンスパイラル状インダクタの平面図である。
【図２０】本発明の実施の形態による２ターンスパイラル状インダクタの平面図である。
【図２１】本発明の実施の形態による２ターンスパイラル状インダクタの平面図である。
【図２２】本発明の実施の形態による３ターンスパイラル状インダクタの平面図である。
【図２３】本発明の実施の形態による３ターンスパイラル状インダクタの平面図である。
【符号の説明】
【００８０】
５００    オンチップスパイラル状インダクタ、
５０５    主な部分、
５１０    内側領域、
５１５    連結部分、
５２０    入力パス、
５３０    出力パス、
５３５    入力パス及び主なインダクタ部分に隣接する部分、
５５０    電流。
【図１Ａ】
2005045272.tif 000003
【図１Ｂ】
2005045272.tif 000004
【図２】
2005045272.tif 000005
【図３】
2005045272.tif 000006
【図４】
2005045272.tif 000007
【図５Ａ】
2005045272.tif 000008
【図５Ｂ】
2005045272.tif 000009
【図５Ｃ】
2005045272.tif 000010
【図６】
2005045272.tif 000011
【図７】
2005045272.tif 000012
【図８】
2005045272.tif 000013
【図９】
2005045272.tif 000014
【図１０】
2005045272.tif 000015
【図１１】
2005045272.tif 000016
【図１２】
2005045272.tif 000017
【図１３】
2005045272.tif 000018
【図１４】
2005045272.tif 000019
【図１５】
2005045272.tif 000020
【図１６】
2005045272.tif 000021
【図１７】
2005045272.tif 000022
【図１８】
2005045272.tif 000023
【図１９】
2005045272.tif 000024
【図２０】
2005045272.tif 000025
【図２１】
2005045272.tif 000026
【図２２】
2005045272.tif 000027
【図２３】
2005045272.tif 000028