(57)【要約】【課題】  Ｉ信号およびＱ信号の位相ずれ補正の高速化が期待でき、回路構成の簡略化および消費電力の抑制を実現できる無線受信装置を提供すること。【解決手段】  位相補正量・補正方向決定部４０では、Ｉ信号、Ｑ信号の位相ずれの補正について、補正する量、補正する位相の方向を、ベースバンド信号処理部２でディジタルのシンボル値となり、エラー量を判別できるデマッパー３５から得られる値を用いて決め、この決定結果をもとにセレクト信号を補正処理部１８へ出力する。補正処理部１８では、ディジタル化されたＩ信号、Ｑ信号をＩ信号処理用ディジタルフィルタ１７ａ、Ｑ信号処理用ディジタルフィルタ１７ｂで２倍オーバサンプリングした後のディジタル信号に対し、前記前記セレクト信号をもとにＩ信号，Ｑ信号の位相ずれを補正する。【選択図】      図１
2005303386.tif 000002
【特許請求の範囲】
【請求項１】
変調信号からＩ信号およびＱ信号を抽出し、前記Ｉ信号および前記Ｑ信号をディジタルＩ信号およびディジタルＱ信号へ変換する高周波信号処理部と、前記ディジタルＩ信号および前記ディジタルＱ信号の復調処理にかかわるデマッパーを有したベースバンド信号処理部とを備えた無線受信装置であって、
前記デマッパーからの検出値をもとに、ベースバンド信号であるＩ信号、Ｑ信号の位相ずれを補正する補正回路を備えたことを特徴とする無線受信装置。
【請求項２】
前記補正回路は、前記デマッパーからの検出値をもとに、補正する量、位相の方向を決定する第１補正処理部と、前記第１補正処理部の決定結果をもとに、前記高周波信号処理部における変換されたディジタルＩ信号またはディジタルＱ信号の位相を修正し、Ｉ信号、Ｑ信号の位相ずれを修正する第２補正処理部とを備えていることを特徴とする請求項１記載の無線受信装置。
【請求項３】
前記第１補正処理部は、前記デマッパーからの検出値として、軟判定後のシンボルメトリックを用いて補正する量、位相の方向を決定することを特徴とする請求項２記載の無線受信装置。
【請求項４】
前記第１補正処理部は、前記デマッパーからの検出値として、軟判定後のシンボルメトリックを用い、各シンボル点の値をもとに補正する量、位相の方向を決定することを特徴とする請求項３記載の無線受信装置。
【請求項５】
前記第１補正処理部は、前記デマッパーからの検出値として、軟判定後のシンボルメトリックを用い、各シンボル点の分布をもとに補正する量、位相の方向を決定することを特徴とする請求項３記載の無線受信装置。
【請求項６】
前記第２補正処理部は、前記Ｉ信号と前記Ｑ信号との間における位相の遅れ、進みに応じた、前記Ｉ信号または前記Ｑ信号に対応する、補正位相量が付与された前記ディジタルＩ信号またはディジタルＱ信号を生成する生成回路と、前記生成回路により生成した前記補正位相量が付与されたディジタルＩ信号またはディジタルＱ信号のいずれかを、前記第１補正処理部の決定結果をもとに選択する選択回路とを備えたことを特徴とする請求項２記載の無線受信装置。
【請求項７】
前記生成回路は、高周波信号処理部におけるディジタルフィルタのオーバサンプリング値のクロック半周期分を単位とする位相補正量が付加された位相補正信号を生成することを特徴とする請求項６記載の無線受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ベースバンド信号であるＩ信号およびＱ信号の位相ずれを補正可能な無線受信装置に関する。
【背景技術】
【０００２】
従来、無線ＬＡＮなどの無線受信装置においてベースバンド信号であるＩ信号およびＱ信号の位相ずれが生じたときには、その位相ずれを補正する必要があるが、このような信号間の位相ずれ、タイミングずれを補償するものとして、同期ビットパターンを検出し補正処理を行う「同期位置ずれ補償回路」がある（例えば、特許文献１参照）。
【特許文献１】特開平５−１２０８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
かかる従来の「同期位置ずれ補償回路」では、以下の短所が付随している。従来の「同期位置ずれ補償回路」において実現されている同期位置ずれ補償は、入力データを記録媒体に記録する際の、前記入力データの先頭とゲート信号との同期ずれを同期ビットパターンを検出し補償するものであり、ベースバンド信号であるＩ信号およびＱ信号の位相ずれの補正に適用するのは困難であるという課題があった。
【０００４】
本発明は、このような事情に鑑みてなされたものであり、Ｉ信号およびＱ信号の位相ずれ補正の高速化が期待でき、回路構成の簡略化および消費電力の抑制を実現できる無線受信装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の目的を達成するため、本発明にかかる無線受信装置は、変調信号からＩ信号およびＱ信号を抽出し、前記Ｉ信号および前記Ｑ信号をディジタルＩ信号およびディジタルＱ信号へ変換する高周波信号処理部と、前記ディジタルＩ信号および前記ディジタルＱ信号の復調処理にかかわるデマッパーを有したベースバンド信号処理部とを備えた無線受信装置であって、前記デマッパーからの検出値をもとに、ベースバンド信号であるＩ信号、Ｑ信号の位相ずれを補正する補正回路を備えたことを特徴とする。
【発明の効果】
【０００６】
本発明によれば、ディジタルＩ信号およびディジタルＱ信号の復調処理にかかわるデマッパーからの検出値をもとに、ベースバンド信号であるＩ信号、Ｑ信号の位相ずれを補正する補正回路を備えるように構成したので、前記デマッパーから得られる復調した結果をもとに補正をかける方向を具体的に知ることが出来、Ｉ信号、Ｑ信号の位相ずれを補正できる無線受信装置を提供できる効果がある。
また、従来に比べ回路構成が簡略化でき、処理速度の高速化が期待でき、消費電力も抑制できる無線受信装置を提供できる効果がある。
また、補正回路自体のクロックレイテンシとして４クロック分に抑えることが出来るため、他のベースバンド処理に時間を割り当てることが可能になる無線受信装置を提供できる効果がある。
【発明を実施するための最良の形態】
【０００７】
Ｉ信号およびＱ信号の位相ずれ補正の高速化を実現でき、また、回路構成が簡略化でき、消費電力を抑制できる無線受信装置を提供するという目的を、ディジタルＩ信号およびディジタルＱ信号の復調処理にかかわるデマッパーからの検出値をもとに、ベースバンド信号であるＩ信号、Ｑ信号の位相ずれを補正することで実現した。
【実施例１】
【０００８】
ＷｉｒｅｌｅｓｓＬＡＮ、ＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭなどの無線システムにおいて、変復調されたデータは、空間を伝搬してくる変調信号を受信用アンテナにより受信し、ＲＦ信号処理部によって復調し、情報信号を抜き出す。この際に、直交変調された信号について同相成分をＩ軸，直交成分をＱ軸として信号を抽出する。この抽出されたアナログ信号はアナログＩ信号、アナログＱ信号となる。前記アナログＩ信号およびアナログＱ信号のアナログ値は、ＡＤコンバータによりディジタル値に変換され、後段のディジタルフィルタ以降の信号処理に渡される。
本発明は、ディジタル化されたＩ信号、Ｑ信号をディジタルフィルタでオーバサンプリングした後のディジタル信号に対しＩ信号，Ｑ信号の位相ずれを補正する。また、その位相ずれの補正について、補正する量、補正する位相の方向を、ベースバンド信号処理部でディジタルのシンボル値となり、エラー量を判別できる一番前段のブロック、すなわちデマッパーから得られる値を用いて決定するものである。
【０００９】
図１は、この実施例１の無線受信装置の構成を示すブロック図である。
この無線受信装置は、ＲＦ信号処理部１とベースバンド信号処理部２とを備えている。
ＲＦ信号処理部１は、受信用ＲＦ回路と送信用ＲＦ回路と搬送波発振回路１３とＲＦインタフェース１９とを備えている。
受信用ＲＦ回路は、受信用アンテナ１１、受信用ＲＦ増幅器１２、Ｉ信号受信処理用乗算器１４ａ、Ｑ信号受信処理用乗算器１４ｂ、Ｉ信号受信処理用増幅器１５ａ、Ｑ信号受信処理用増幅器１５ｂ、Ｉ信号受信処理用ＡＤコンバータ１６ａ、Ｑ信号受信処理用ＡＤコンバータ１６ｂ、Ｉ信号処理用ディジタルフィルタ１７ａ、Ｑ信号処理用ディジタルフィルタ１７ｂおよび補正処理部（第２補正処理部）１８とを備えている。
【００１０】
受信用アンテナ１１は、ＷｉｒｅｌｅｓｓＬＡＮ、ＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭなどの無線システムにおいて電波として空間を伝搬してくる変調信号を受信する。また、受信用アンテナ１１は、前記受信した前記変調信号を電気信号へ変換し、高周波信号として出力する。
受信用ＲＦ増幅器１２は前記高周波信号を増幅する回路である。
Ｉ信号受信処理用乗算器１４ａおよびＱ信号受信処理用乗算器１４ｂは、直交変調された信号について、互いに位相がπ／２異なる第１の基準搬送波および第２の基準搬送波をもとに、同相成分をＩ軸，直交成分をＱ軸として信号を抽出するための回路である。
Ｉ信号受信処理用増幅器１５ａは、Ｉ信号受信処理用乗算器１４ａにより抽出されたアナログＩ信号を増幅する回路である。
Ｑ信号受信処理用増幅器１５ｂは、Ｑ信号受信処理用乗算器１４ｂにより抽出されたアナログＱ信号を増幅する回路である。
Ｉ信号受信処理用ＡＤコンバータ１６ａは前記アナログＩ信号をディジタルＩ信号へ変換する。
Ｑ信号受信処理用ＡＤコンバータ１６ｂは前記アナログＱ号をディジタルＱ信号へ変換する。
Ｉ信号処理用ディジタルフィルタ１７ａは、前記ディジタルＩ信号を２倍オーバサンプリングしディジタル処理を施すことでアナログフィルタと等価なフィルタ機能を実現した回路である。
Ｑ信号処理用ディジタルフィルタ１７ｂは、前記ディジタルＱ信号を２倍オーバサンプリングしディジタル処理を施すことでアナログフィルタと等価なフィルタ機能を実現した回路である。
補正処理部１８は、Ｉ信号受信処理用ＡＤコンバータ１６ａとＱ信号受信処理用ＡＤコンバータ１６ｂによりディジタル化されたＩ信号、Ｑ信号がディジタルフィルタ１７ａ，１７ｂにおいて２倍オーバサンプリングされた後のディジタル信号に対し、Ｉ信号、Ｑ信号の位相ずれを補正する回路である。
【００１１】
送信用ＲＦ回路は、送信処理用ＤＡコンバータ２１ａ，２１ｂ、送信処理用増幅器２２ａ，２２ｂ、送信処理用乗算器２３ａ，２３ｂ、送信用ＲＦ増幅器２４および送信用アンテナ２５を備えている。
【００１２】
送信処理用ＤＡコンバータ２１ａは、送信用ディジタルＩ信号を送信用アナログＩ信号へ変換し、送信処理用ＤＡコンバータ２１ｂは、送信用ディジタルＱ信号を送信用アナログＱ信号へ変換する。
送信処理用増幅器２２ａは前記送信用アナログＩ信号を増幅し、送信処理用増幅器２２ｂは前記送信用アナログＱ信号を増幅する。
送信処理用乗算器２３ａでは送信処理用増幅器２２ａの出力を搬送波ｓｉｎωｔで変調し、送信処理用乗算器２３ｂでは増幅器２２ｂの出力を搬送波ｃｏｓωｔで変調する。
無線周波増幅器２４では、送信処理用乗算器２３ａで変調されたＩ信号と、送信処理用乗算器２３ｂで変調されたＱ信号とを位相合成し高周波増幅し、送信用アンテナ２５へ出力する。
【００１３】
ベースバンド信号処理部２は、ＲＦインタフェース３１、同期検出部３２、デマッパー３５、周波数デインターリーバ３６、ビタビ復号・デパンチャー部３７、デスクランブラー３８、ＭＡＣ（Ｍｅｄｉｕｍ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）インタフェース３９および位相補正量・補正方向決定部（第１補正処理部）４０を備えている。
【００１４】
ＲＦインタフェース３１は、ＲＦ信号処理部１とベースバンド信号処理部２との間で、ＲＦ信号処理部１において抽出したＩ信号、Ｑ信号を含む各種信号の送受信を行う回路である。
同期検出部３２は、送受信間の搬送波周波数誤差を調整し、ＲＦ信号処理部１において抽出したＩ信号およびＱ信号と同期をとるための回路である。
デマッパー３５は、同期検出部３２を介して受け取った１２ビットマッピングデータから、変調方式に応じたシンボルメトリック（ｂ０，ｂ１，ｂ２，ｂ３，ｂ４，ｂ５）を７ビット軟判定データとして抽出することを含む機能を備えている。
周波数デインターリーバ３６は、サブキャリアについて送信時に並び替えたものを元の並びに戻す機能を備えている。
ビタビ復号・デパンチャー部３７は、ビタビアルゴリズムを用いて、データに対して誤り訂正を行い、畳み込み符号の復号を行う機能を備えている。
デスクランブラー３８は、スクランブルを解除するための機能を備えている。
ＭＡＣインタフェース３９は、ＭＡＣ層の処理を行う回路に対してのインタフェース回路である。
【００１５】
位相補正量・補正方向決定部４０は、ベースバンド信号処理部２でディジタルのシンボル値となり、エラー量を判別できるデマッパー３５から得られる値を用い、位相のずれを補正する際の補正量、補正する位相の方向を決定する回路である。
【００１６】
図２は、補正処理部１８の構成を示すブロック図である。
この補正処理部１８は、Ｉ信号処理用ディジタルフィルタ１７ａ，Ｑ信号処理用ディジタルフィルタ１７ｂの２倍オーバサンプリング周波数のクロックにより動作する。
そして、入力されたＩ信号を１クロック分遅延させ出力する１クロックディレイ回路１０１，１０２，１０３，１０４，１０５，１１１と、全加算回路１０６と、位相選択回路１０７と、入力されたＱ信号を１クロック分遅延させ出力する１クロックディレイ回路１１２とを備えている。
【００１７】
なお、１クロックディレイ回路１０１，１０２，１０３，１０４，１０５は請求項６の生成回路に対応し、また、位相選択回路１０７は選択回路に対応している。
【００１８】
図３は、位相と取り出すデータの関係を示す説明図である。
図３では、データＩ（↑１“）［１Ｄ］を基準に、Ｉ信号に対しＱ信号の位相が遅れている場合、またはＱ信号に対しＩ信号の位相が進んでいるデータであって、セレクト信号をもとに位相選択回路１０７において選択されるデータとして、データＩ（↓２‘）、データＩ（↑２‘）［１Ｄ］、データＩ（↓２“）があることを示している。
そして、データＩ（↓２‘）はデータＩ（↑１“）［１Ｄ］に対しクロック半周期分の位相進み量を有している。また、データＩ（↑２‘）［１Ｄ］は、データＩ（↑１“）［１Ｄ］に対し（クロック半周期分の位相進み量）×２倍の位相進み量を有している。また、データＩ（↓２“）は、データＩ（↑１“）［１Ｄ］に対し（クロック半周期分の位相進み量）×３倍の位相進み量を有している。
一方、データＩ（↑１“）［１Ｄ］を基準に、Ｉ信号に対しＱ信号の位相が進んでいる場合、またはＱ信号に対しＩ信号の位相が遅れているデータであって、セレクト信号をもとに位相選択回路１０７において選択されるデータとして、データＩ（↓１”）、データＩ（↑１‘）［１Ｄ］があることを示している。
そして、データＩ（↓１”）はデータＩ（↑１“）［１Ｄ］に対しクロック半周期分の位相遅れ量を有している。また、データＩ（↑１‘）［１Ｄ］は、データＩ（↑１“）［１Ｄ］に対し（クロック半周期分の位相進み量）×２倍の位相遅れ量を有している。
【００１９】
図４は、位相補正量・補正方向決定部４０の構成を示すブロック図である。
この位相補正量・補正方向決定部４０は、レジスタ２０１と、ピークホールドレジスタ２０２，２０３と、ボトムホールドレジスタ２０４，２０５と、アベレージレジスタ２０６，２０７とを備えている。また、レジスタ２１１と、ピークホールドレジスタ２１２，２１３と、ボトムホールドレジスタ２１４，２１５と、アベレージレジスタ２１６，２１７とを備えている。また、レジスタ２２１と、ピークホールドレジスタ２２２，２２３と、ボトムホールドレジスタ２２４，２２５と、アベレージレジスタ２２６，２２７とを備えている。また、レジスタ２３１と、ピークホールドレジスタ２３２，２３３と、ボトムホールドレジスタ２３４，２３５と、アベレージレジスタ２３６，２３７とを備えている。また、比較判定回路２４０を備えている。
【００２０】
次に動作について説明する。
ＷｉｒｅｌｅｓｓＬＡＮ、ＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭなどの無線システムにおいて、変復調されたデータは、空間を伝搬してくる変調信号を受信用アンテナ１１により受信し、ＲＦ信号処理部１の受信用ＲＦ増幅器１２、Ｉ信号受信処理用乗算器１４ａ、Ｑ信号受信処理用乗算器１４ｂ、Ｉ信号受信処理用増幅器１５ａおよびＱ信号受信処理用増幅器１５ｂによって復調し、情報信号を抜き出す。この際に、直交変調された信号について同相成分をＩ軸，直交成分をＱ軸として信号を抽出する。
Ｉ信号受信処理用増幅器１５ａおよびＱ信号受信処理用増幅器１５ｂから出力されるアナログ信号はアナログＩ信号、アナログＱ信号となる。
前記アナログＩ信号およびアナログＱ信号のアナログ値は、Ｉ信号受信処理用ＡＤコンバータ１６ａとＱ信号受信処理用ＡＤコンバータ１６ｂにおいてディジタル値に変換され、後段のＩ信号処理用ディジタルフィルタ１７ａおよびＱ信号処理用ディジタルフィルタ１７ｂ以降の信号処理に渡される。
【００２１】
補正処理部１８では、ディジタル化されたＩ信号、Ｑ信号をＩ信号処理用ディジタルフィルタ１７ａとＱ信号処理用ディジタルフィルタ１７ｂで２倍オーバサンプリングした後のディジタル信号に対し、前記位相補正量・補正方向決定部４０から出力された前記セレクト信号をもとにＩ信号，Ｑ信号の位相ずれを補正する。
【００２２】
位相補正量・補正方向決定部４０では、前記補正処理部１８で行う前記位相ずれの補正について、補正する量、補正する位相の方向を、ベースバンド信号処理部２でディジタルのシンボル値となり、エラー量を判別できる一番前段のブロック、すなわちデマッパー３５から得られる値を用いて決め、この決定結果をもとにセレクト信号を出力する。
【００２３】
次に、補正処理部１８の具体的な動作を、図１と、図２と、図５のタイミングチャートとを用いて説明する。
図１のＲＦ信号処理部１において４０Ｍｓｐｓ（ｓａｍｐｌｅ ｐｅｒ ｓｅｃｏｎｄ）で変換されたディジタルＩ信号、Ｑ信号のデータについて、位相を変化させるのはＩ信号に特化して行う。Ｉ信号とＱ信号との相対的な位相を補正する回路であるため、Ｑ信号についてはそのまま固定とし、Ｉ信号について位相の変更を行う。
【００２４】
補正処理部１８に入る前の図５の（ロ）に示すＩ信号は、後段のＩ信号処理用ディジタルフィルタ１７ａで２倍オーバサンプリングされ、同図（ハ）に示すような信号となる。そして、補正処理部１８に入力された信号、すなわち同図（ハ）に示すＩ（↑２”）は、１クロック分遅延された同図（ニ）に示すＩ（↑２')［１Ｄ］と全加算器１０６において演算され、同図（ホ）に示すＩ（↓２”）＝Ｉ（↑２"）Ｉ＋（↑２'）［１Ｄ］／２を得る。この演算を行うことで２倍オーバサンプリングされたデータに対して平均値補間を行なった値を得ることが出来る。この時に、全加算器１０６で加算するためｂｉｔが１ｂｉｔ増え１３ｂｉｔとなる。１／２を行うためにＭＳＢ側に１ｂｉｔシフトしてＬＳＢ１ｂｉｔを取りＭＳＢより１２ｂｉｔを得る。このままでは、立ち上がりクロックで扱うことが出来ないので、立ち下がりクロックでＩ（↑２”）Ｉと（↑２‘）［１Ｄ］間の同図（ホ）に示すデータＩ（↓２”）を得る。
また、得られた同図（ニ）に示すデータＩ（↑２')［１Ｄ］を１，２クロック分ずらし、また、得られた同図（ホ）に示すデータＩ（↓２”）を１，２クロック分ずらし、図３に示すクロック半周期毎に位相をずらした信号を得る。この位相についてＱ信号を基準にセレクトを行う。図５のタイミングチャートにおいて一番下の波形は、同図（ヘ）に示す信号が選択された場合の波形例を示す。
この選択箇所については、後段のデマッパー３５の値をもとに位相補正量・補正方向決定部４０で判断した結果を用いて行うこととなる。その際に、通常のＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの復調に関する場合と、衛星放送などに用いるＢＰＳＫ、ＱＰＳＫの通信手段における復調に関する場合とで分けて説明することとする。
【００２５】
先ず、デマッパー３５から得られた復調データに対し位相補正量・補正方向決定部４０が行う処理の概要について説明する。
図１において、ベースバンド信号処理部２における信号処理の過程で得られるディジタルＩ、Ｑ信号を復調する段階で、符号化ｂｉｔ推定が最初にできる回路は、デマッパー３５から得られる信号である。デマッパー３５を通ることで、Ｉ軸、Ｑ軸各々の相関として、シンボルがマッピングされるので、この値を用いて入力される波形について比較判定を行うこととなる。直接コンスタレーションを修正する指標にするのではなく、復調した結果、計測できるデータを指標として用いている。
図１に示す回路構成は、衛星放送などに用いるＢＰＳＫ、ＱＰＳＫの通信手段における復調に関する場合と、他の無線システム、通常のＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの復調に関する場合に適応できるものである。
【００２６】
次に、通常のＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの復調に関する場合について位相補正量・補正方向決定部４０が行う処理を説明する。
この場合、ＤＦＦＴを通るパスが存在しないので、Ｄｉｇｉｔａｌ Ｆｉｌｔｅｒの補正回路の結果をそのまま、デマッパー３５で相関を取ることが可能であるため、以下の方法で、処理を行うことが出来る。デマッパー３５からの入力データは、軟判定後のシンボルメトリックｂ０（ＤＥＭＡＰ＿Ｘ０）、ｂ１（ＤＥＭＡＰ＿Ｙ０）を用いる。ＱＰＳＫを例に説明を行う。ＩＱ軸にシンボルをマッピングした際に値はシンボル毎に”００“、”０１“、”１０“、”１１”の４カ所取る。
【００２７】
図６において、第１事象、第２事象の方向から投射したＩ軸の値に対してｂ０の値が反映され、原点から”−“側と”＋”側を各々考えることとする。判定に使用する値は、図６の”００”のシンボルでは、ｂ０の”−“の値、”１０”のシンボルでは、ｂ０の”＋“の値、”０１”のシンボルでは、ｂ０の”−“の値、”１１”のシンボルでは、ｂ０の”＋“の値を考える。次に、第２事象、第３事象の方向から投射したＱ軸の値に対してｂ１の値が反映され、原点から”−“側と”＋”側を各々考えることとする。判定に使用する値は、図６の”００”のシンボルでは、ｂ１の”−“の値、”１０”のシンボルでは、ｂ１の”−“の値、”０１”のシンボルでは、ｂ１の”＋“の値、”１１”のシンボルでは、ｂ１の”＋“の値を考える。
【００２８】
図４のレジスタ２０１，２１１，２２１，２３１は各シンボルのデータが入力されるときにイネーブルされ回路に入力される。入力されるデータは、各シンボルを逐次遷移するので、ある特定の時間を決めて判定する手順を考える。
判定の準備として各シンボル点の値について各々１６，６４，１２８，２５６個の値を選択して、その値の範囲内で最大値としてＰｅａｋ Ｈｏｌｄ、最小値としてＢｏｔｔｏｍ Ｈｏｌｄ、平均値としてアベレージレジスタブロックに加算し値を保持する。データ個数の切り替えについては、コマンドレジスタ等から外部コントロールする。図４においてレジスタ２０１では、ｂ０”＋”の値のみを扱い、レジスタ２１１では、ｂ０”−“の値のみを扱う。同様にレジスタ２２１では、ｂ１”＋”の値のみを扱い、レジスタ２３１では、ｂ１”−“の値のみを扱う。
ＩＱＩｍｂａｌａｎｃｅのずれ量を計測する方法として各ピークホールドレジスタ、ボトムホールドレジスタ、アベレージレジスタにデータ数１６個を取り込む内容を例として説明を行う。
【００２９】
（手順１）デマッパー３５からのＩ信号についてＢ０”＋”の値として、１事象のシンボルについてレジスタ２０１を通過したデータについてデータが１６個揃うまで各ピークホールドレジスタ２０２，２０３、ボトムホールドレジスタ２０４，２０５の値を更新する。また、アベレージレジスタ２０６，２０７に１６個分のデータを加算して、１／１６をｂｉｔシフトで行い値を保持する。この時点で、１事象の値が（ａ） （ｂ６〜０）〜（ｃ）（ｂ６〜０）に揃う事となる。
（手順２）同様にデマッパー３５からのＩ信号についてＢ０”−”の値として、２事象のシンボルについてレジスタ２１１を通過したデータについてデータが１６個揃うまで各ピークホールドレジスタ２１２，２１３、ボトムホールドレジスタ２１４，２１５の値を更新する。また、アベレージレジスタ２１６，２１７に１６個分のデータを加算して、１／１６をｂｉｔシフトで行い値を保持する。この時点で、２事象の値が（ｄ）（ｂ６〜０）〜（ｆ）（ｂ６〜０）に揃う事となる。
（手順３）同様にデマッパー３５からのＱ信号についてＢ１”＋”の値として、１事象のシンボルについてレジスタ２２１を通過したデータについてデータが１６個揃うまで各ピークホールドレジスタ２２２，２２３、ボトムホールドレジスタ２２４，２２５の値を更新する。また、アベレージレジスタ２２６，２２７に１６個分のデータを加算して、１／１６をｂｉｔシフトで行い値を保持する。この時点で、１事象の値が（ｇ）（ｂ６〜０）〜（ｉ）（ｂ６〜０）に揃う事となる。
（手順４）同様にデマッパー３５からのＱ信号についてＢ１”−”の値として、４事象のシンボルについてレジスタ２３１を通過したデータについてデータが１６個揃うまで各ピークホールドレジスタ２３２，２３３、ボトムホールドレジスタ２３４，２３５の値を更新する。また、アベレージレジスタ２３６，２３７に１６個分のデータを加算して、１／１６をｂｉｔシフトで行い値を保持する。この時点で、４事象の値が（ｊ）（ｂ6〜０）〜（ｌ）(ｂ６〜０)に揃う事となる。
（手順５)（ａ）（ｂ６〜０）にデータが揃った時点で（ａ‘）（ｂ６〜０）へ、保持している各事象のデータを移動して保持する。次に、未だ測定を行なっていない事象の各データについての計測を行う。
【００３０】
（手順６）デマッパー３５からのＩ信号についてＢ０”＋”の値として、４事象のシンボルについてレジスタ２０１を通過したデータについてデータが１６個揃うまで各ピークホールドレジスタ２０２，２０３、ボトムホールドレジスタ２０４，２０５の値を更新する。また、アベレージレジスタに１６個分のデータを加算して、１／１６をｂｉｔシフトで行い値を保持する。この時点で、４事象の値が（ａ）（ｂ６〜０)〜（ｃ）（ｂ６〜０）に揃う事となる。
（手順７）同様にデマッパー３５からのＩ信号についてＢ０”−”の値として、３事象のシンボルについてレジスタ２１１を通過したデータについてデータが１６個揃うまで各ピークホールドレジスタ２１２，２１３、ボトムホールドレジスタ２１４，２１５の値を更新する。また、アベレージレジスタ２１６，２１７に１６個分のデータを加算して、１／１６をｂｉｔシフトで行い値を保持する。この時点で、３事象の値が（ｄ）（ｂ６〜０）〜（ｆ）（ｂ６〜０)に揃う事となる。
【００３１】
（手順８）同様にデマッパー３５からのＱ信号についてＢ１”＋”の値として、２事象のシンボルについてレジスタ２２１を通過したデータについてデータが１６個揃うまで各ピークホールドレジスタ２２２，２２３、ボトムホールドレジスタ２２４，２２５の値を更新する。また、アベレージレジスタ２２６，２２７に１６個分のデータを加算して、１／１６をｂｉｔシフトで行い値を保持する。この時点で、２事象の値が（ｇ）（ｂ６〜０）〜（ｉ）（ｂ６〜０）に揃う事となる。
（手順９）同様にデマッパー３５からのＱ信号についてＢ１”−”の値として、３事象のシンボルについてレジスタ２３１を通過したデータについてデータが１６個揃うまで各ピークホールドレジスタ２３２，２３３、ボトムホールドレジスタ２３４，２３５の値を更新する。また、アベレージレジスタ２３６，２３７に１６個分のデータを加算して、１／１６をｂｉｔシフトで行い値を保持する。この時点で、３事象の値が（ｊ）（ｂ６〜０）〜（ｌ）（ｂ６〜０）に揃う事となる。
（手順１０）この時点で、（ａ）（ｂ６〜０）〜（ｌ）（ｂ６〜０）に４，３，２，３事象のピークホール、ボトムホールド、アベレージの値、（ａ‘）（ｂ６〜０）〜（ｌ’）（ｂ６〜０）に１，２，１，４事象のピークホール、ボトムホールド、アベレージの値が全て揃うこととなる。
【００３２】
（手順１１）この値をもとに移動方向を比較判定することとする。その際に、ＩＱの位相ずれについて２つの場合分けを図７および図８に示す。揃ったデータより、以下の演算を行い比較判定する。
（条件１）
図７および図９のＩに対してＱが進んでいる場合、以下の演算結果が得られる。
図７ Ｑ信号で判断(計算結果として)
（ｉ'）(ｂ６〜０) − （ｉ）（ｂ６〜０） ＞０
（ｌ）（ｂ６〜０） − （ｌ')（ｂ６〜０） ＞０
図９ I信号で判断
（ｃ)（ｂ６〜０) −（ｃ')（ｂ６〜０) ＞０
（f'）（ｂ６〜０） −（ｆ）（ｂ６〜０) ＞０
この場合、図３でＩ信号の位相を＋１する。すなわち、現在、位相選択回路１０７で選択されているＩ信号に対し、ディジタルフィルタ１７ａのオーバサンプリング値のクロック半周期分の進み位相補正量が付加されたＩ信号を選択する。
（条件２)
図８および図１０のIに対してＱが遅れている場合、以下の演算結果が得られる。
図８、７ Ｑ信号で判断
（ｉ）（ｂ６〜０）−（ｉ‘）（ｂ６〜０）＞０
（ｌ）（ｂ６〜０）−（ｌ‘）（ｂ６〜０）＞０
図１０ Ｉ信号で判断
（ｃ‘）（ｂ６〜０） − （ｃ）（ｂ６〜０） ＞０
（ｆ‘）（ｂ６〜０） − （ｆ）（ｂ６〜０） ＞０
この場合、図３でＩ信号の位相を−１する。
この（条件１）および（条件２）によって、図２の位相選択回路１０７を比較判定により変更する。すなわち、現在、位相選択回路１０７で選択されているＩ信号に対し、ディジタルフィルタ１７ａのオーバサンプリング値のクロック半周期分の進み位相補正量が付加されたＩ信号を選択する。あるいは、現在、位相選択回路１０７で選択されているＩ信号に対し、ディジタルフィルタ１７ａのオーバサンプリング値のクロック半周期分の遅れ位相補正量が付加されたＩ信号を選択する。
その後、再度手順（１）〜（１１）を繰り返す。それを行うことにより位相ずれが”０”に向かい収束していくこととなる。１６ＱＡＭ，６４ＱＡＭの場合にも同様にデマッパー３５からの値についてシンボルの原点から一番遠い値を採用して同様の判定を行う。１６ＱＡＭの場合は、シンボルとして００００，１０００，１０１０，００１０の４点、６４ＱＡＭ場合には、シンボルとして００００００，１０００００，１００１００，０００１００の４点を用いて上記の演算を行う。
【００３３】
次に、衛星放送などに用いるＢＰＳＫ、ＱＰＳＫの通信手段における復調に関する場合
について位相補正量・補正方向決定部４０が行う処理を説明する。
この場合、前記同様にデマッパー３５からの入力データは、軟判定後のシンボルメトリックｂ０（ＤＥＭＡＰ＿Ｘ０），ｂ１（ＤＥＭＡＰ＿Ｙ０）を用いる。
ＱＰＳＫを例に取り説明を行う。ＩＱＩｍｂａｌａｎｃｅのずれ量を直接計測することは出来ないのでＯＦＤＭの場合はデータの分布を見て判断を行うこととする。各ピークホールドレジスタ、ボトムホールドレジスタ、アベレージレジスタにデータ数１６個取り込む内容を例として説明を行う。手順については前記した内容と同様にデータを取得する。この値をもとに移動方向を比較判定することとする。揃ったデータより、以下の演算を行い比較判定する。
【００３４】
（手順１）ピークホールドレジスタ２０２−ボトムホールドレジスタ２０４を求める。
（手順２）以下同様にＩ信号Ｑ信号に対して、４つの事象毎に値を求める。
（手順３）求めた値を外部のメモリ等に保持して、位相セレクトを０より＋１を選択→計測→−１を選択→計測→−２を選択→計測→＋２を選択→計測→＋３を選択を行い一番値の小さい箇所を測定する。なお、前記各選択されるデータについては図３に示されている。
（手順４）最小となる位相セレクトを選ぶ。
この手順によって、位相ずれが”０”に向かい収束していくこととなる。
１６ＱＡＭ，６４ＱＡＭの場合にも同様にデマッパー３５からの値についてシンボルの原点から一番遠い値を採用して同様の判定を行う。１６ＱＡＭの場合は、シンボルとして００００，１０００，１０１０，００１０の４点、６４ＱＡＭの場合には、シンボルとして００００００，１０００００，１００１００，０００１００の４点を用いて上記の演算を行う。
【００３５】
以上のように、この実施例１によれば、デマッパー３５における復調結果を用いてその値を利用することにより、補正をかける方向を具体的に知ることが出来る。
また、現状のシステムに比べてＩＱ Ｉｍｂａｌａｎｃｅ回路自体を簡略化でき、ゲートサイズを少なくすることが出来る。
また、テスターなどで測定を行う場合、値のフィードバックが出来るため測定時間の短縮が出来る。
また、比較判定回路２４０が加算器とレジスタとで構成できるため、特別な制御回路を必要としない。
また、位相制御を簡単に行うことが可能となる。
また、ＯＦＤＭ回路においても、データの分布を把握できるので補正が可能となる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施例１の無線受信装置の構成を示すブロック図である。
【図２】本発明の実施例１の無線受信装置における補正処理部の構成を示すブロック図である。
【図３】本発明の実施例１の無線受信装置における位相と取り出すデータの関係を示す説明図である。
【図４】本発明の実施例１の無線受信装置における位相補正量、補正方向決定部の構成を示すブロック図である。
【図５】本発明の実施例１の無線受信装置における補正処理部の動作を示すタイミングチャートである。
【図６】本発明の実施例１の無線受信装置におけるＱＰＳＫのコンスタレーションを示す説明図である。
【図７】本発明の実施例１の無線受信装置におけるＱＰＳＫのＩ信号に対しＱ信号が進んでいる場合のコンスタレーションを示す説明図である。
【図８】本発明の実施例１の無線受信装置におけるＱＰＳＫのＩ信号に対しＱ信号が遅れている場合のコンスタレーションを示す説明図である。
【図９】本発明の実施例１の無線受信装置におけるＱＰＳＫのＩ信号に対しＱ信号が進んでいる場合のコンスタレーションを示す説明図である。
【図１０】本発明の実施例１の無線受信装置におけるＱＰＳＫのＩ信号に対しＱ信号が遅れている場合のコンスタレーションを示す説明図である。
【符号の説明】
【００３７】
１……ＲＦ信号処理部、２……ベースバンド信号処理部、１８……補正処理部（第２補正処理部）、３５……デマッパー、４０……位相補正量、補正方向決定部（第１補正処理部）、１０７……位相選択回路（選択回路）、１０１，１０２，１０３，１０４，１０５……１クロックディレイ回路（生成回路）、１０７……位相選択回路（選択回路）。
【図１】
2005303386.tif 000003
【図２】
2005303386.tif 000004
【図３】
2005303386.tif 000005
【図４】
2005303386.tif 000006
【図５】
2005303386.tif 000007
【図６】
2005303386.tif 000008
【図７】
2005303386.tif 000009
【図８】
2005303386.tif 000010
【図９】
2005303386.tif 000011
【図１０】
2005303386.tif 000012