(57)【要約】【課題】  トレンチを形成する際の層間絶縁膜のサイドエッチングを防止して所望の特性を得ることができる半導体装置及びその製造方法を提供する。【解決手段】  層間絶縁膜１及びＣｕ膜２上に、ＳｉＣ膜３、層間絶縁膜としてのポーラスシリカ膜４、ＳｉＣ膜５、ＳｉＯ2膜６、ＳｉＮ膜７及び反射防止膜８を順次形成する。次に、反射防止膜８上に、有機系の感光性ＡｒＦレジストを塗布し、これに露光及び現像を施すことにより、配線溝のパターンが形成されたレジストマスク９を形成する。その後、ポーラスシリカ膜４、ＳｉＣ膜５、ＳｉＯ2膜６及びＳｉＮ膜７にトレンチ１０を形成し、ポーラスシリカ膜４の側面に対して、水素を含有するガスを用いたプラズマ処理を行うことにより、変質層４ａを形成する。そして、ＳｉＣ膜３の露出している部分に対してエッチングを行うことにより、トレンチ１０をＣｕ膜２まで到達させる。【選択図】  図２
2005045176.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ、Ｃ及びＯを含有する層間絶縁膜と、
前記層間絶縁膜中に埋め込まれた配線と、
を有する半導体装置において、
前記層間絶縁膜中のＳｉ又はＣの濃度は、前記配線と接する部分において、他の部分よりも高くなっていることを特徴とする半導体装置。
【請求項２】
配線上にＳｉＣバリア膜を形成する工程と、
前記ＳｉＣバリア膜上に、Ｓｉ、Ｃ及びＯを含有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記ＳｉＣバリア膜まで達する開口部を形成する工程と、
前記開口部に向かって露出する前記層間絶縁膜の側面に対して、水素を含有するガスを用いたプラズマ処理を行う工程と、
前記ＳｉＣバリア膜に対してエッチングを行うことにより、前記開口部を前記配線まで到達させる工程と、
前記開口部内に導電材を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項３】
前記水素を含有するガスとして、少なくともＨ2ガスを含有するガスを用いることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記水素を含有するガスとして、少なくともＮＨ3ガスを含有するガスを用いることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
前記プラズマ処理によって、前記層間絶縁膜の側面部分を変質させて前記ＳｉＣバリア膜との選択比を向上させることを特徴とする請求項２乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記プラズマ処理を行う際に、前記水素を含有するガスの他にＮ2ガスを含有し、酸素を実質的に含まないガスを処理チャンバ内に流入させることを特徴とする請求項２乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
配線上にＳｉＣバリア膜を形成する工程と、
前記ＳｉＣバリア膜上に、Ｓｉ、Ｃ及びＯを含有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記ＳｉＣバリア膜まで達する開口部を形成する工程と、
前記開口部に向かって露出する前記層間絶縁膜の側面に対してプラズマ処理を行うことにより、前記層間絶縁膜の表面上に有機膜を形成する工程と、
前記ＳｉＣバリア膜に対してエッチングを行うことにより、前記開口部を前記配線まで到達させる工程と、
前記開口部内に導電材を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記層間絶縁膜を形成する工程と、前記層間絶縁膜に開口部を形成する工程との間に、前記層間絶縁膜上にＳｉＯ2膜を形成する工程を有し、
前記層間絶縁膜に開口部を形成する工程において、前記ＳｉＯ2膜にも前記開口部を形成し、
前記プラズマ処理を、前記ＳｉＯ2膜上には前記有機膜が形成されない条件の下で行うことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記プラズマ処理を行う工程及び前記ＳｉＣバリア膜に対してエッチングを行う工程において、Ｃ4Ｆ6ガスを用いることを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記層間絶縁膜として、ポーラスシリカ膜、ＳｉＯＣ膜、ポーラスＳｉＯＣ膜、ＳｉＯＣＮ膜及びポーラスＳｉＯＣＮ膜からなる群から選択された１種の膜を形成することを特徴とする請求項２乃至９のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線層の形成に好適な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近時、ダマシン法を採用した配線層の形成に当たって、３層構造のハードマスクを用いる方法が用いられている。図１４（ａ）乃至図１４（ｄ）は、従来のダマシン法を採用した半導体装置の製造方法を工程順に示す断面図である。
【０００３】
従来の製造方法では、図１４（ａ）に示すように、層間絶縁膜１０１中にＣｕ膜１０２を埋め込み、その後、これらの上に、バリア膜としてのＳｉＣ膜１０３、ポーラスシリカ膜１０４、キャップ膜としてのＳｉＣ膜１０５、ＳｉＯ2膜１０６、ＳｉＮ膜１０７、及びＢＡＲＣ（Bottom Anti Reflection Coating）等の反射防止膜１０８を順次形成し、更に、ＡｒＦレジストからなるレジストマスク１０９を形成する。
【０００４】
次に、図１４（ｂ）に示すように、レジストマスク１０９をマスクとして、反射防止膜１０８及びＳｉＮ膜１０７をエッチングする。次いで、レジストマスク１０９及び反射防止膜１０８をアッシングにより除去する。その後、ＳｉＮ膜１０７をマスクとして、ＳｉＯ2膜１０６をエッチングする。続いて、ＳｉＯ2膜１０６をマスクとして、ＳｉＣ膜１０５をエッチングすると共に、ＳｉＮ膜１０７を除去する。
【０００５】
次に、図１４（ｃ）に示すように、ＳｉＯ2膜１０６をマスクとして、ポーラスシリカ膜１０４をエッチングする。
【０００６】
次いで、図１４（ｄ）に示すように、ＳｉＯ2膜１０６をマスクとして、ＳｉＣ膜１０３をエッチングする。その後、配線の形成を行う。
【０００７】
従来、このようなダマシン法によってＣｕ配線の形成を行っており、低抵抗で微細な配線が得られている。
【０００８】
しかしながら、上述のようなダマシン法では、図１４（ｄ）に示すように、バリア膜であるＳｉＣ膜１０３をエッチングする際に、低誘電率膜であるポーラスシリカ膜１０４がサイドエッチングによって加工され、その側部が後退してしまう。このような現象は、ポーラスシリカ膜だけでなく、他の無機系の低誘電率膜、例えばＳｉＯＣ膜、ＳｉＯＣＮ膜、ポーラスＳｉＯＣ膜、ポーラスＳｉＯＣＮ膜等でも現れている。
【０００９】
【特許文献１】特開２００３−１２４１８９号公報
【特許文献２】特許第３２５０５１８号明細書
【特許文献３】特許第３３６５５５４号明細書
【特許文献４】特開２００２−２６１２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、トレンチ（配線溝）を形成する際の層間絶縁膜のサイドエッチングを防止して所望の特性を得ることができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【００１２】
本願発明に係る第１の半導体装置の製造方法では、配線上にＳｉＣバリア膜を形成した後、前記ＳｉＣバリア膜上に、Ｓｉ、Ｃ及びＯを含有する層間絶縁膜を形成する。次に、前記層間絶縁膜に前記ＳｉＣバリア膜まで達する開口部を形成し、前記開口部に向かって露出する前記層間絶縁膜の側面に対して、水素を含有するガスを用いたプラズマ処理を行う。次いで、前記ＳｉＣバリア膜に対してエッチングを行うことにより、前記開口部を前記配線まで到達させる。そして、前記開口部内に導電材を埋め込む。
【００１３】
本願発明に係る第２の半導体装置の製造方法では、配線上にＳｉＣバリア膜を形成した後、前記ＳｉＣバリア膜上に、Ｓｉ、Ｃ及びＯを含有する層間絶縁膜を形成する。次いで、前記層間絶縁膜に前記ＳｉＣバリア膜まで達する開口部を形成し、前記開口部に向かって露出する前記層間絶縁膜の側面に対してプラズマ処理を行うことにより、前記層間絶縁膜の表面上に有機膜を形成する。次いで、前記ＳｉＣバリア膜に対してエッチングを行うことにより、前記開口部を前記配線まで到達させる。そして、前記開口部内に導電材を埋め込む。
【発明の効果】
【００１４】
第１の半導体装置の製造方法によれば、プラズマ処理によって層間絶縁膜の側面を変質させてＳｉＣバリア膜との選択比を向上させることができる。このため、その後のＳｉＣバリア膜のエッチング時にも層間絶縁膜がサイドエッチングされることがなく、所望の特性（設計通りの特性）を得ることができる。
【００１５】
また、第２の半導体装置の製造方法によれば、プラズマ処理によって形成する有機膜が層間絶縁膜の保護膜として作用する。このため、その後のＳｉＣバリア膜のエッチング時にも層間絶縁膜がサイドエッチングされることがなく、所望の特性（設計通りの特性）を得ることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。なお、便宜上、半導体装置の構成については、その製造方法と共に説明する。
【００１７】
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１乃至図３は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態では、シングルダマシン法により半導体装置を製造する。
【００１８】
先ず、半導体基板（図示せず）の表面にトランジスタ等の素子を形成した後、その上に層間絶縁膜（図示せず）を形成し、この層間絶縁膜中にコンタクトプラグを形成する。更に、この層間絶縁膜上に層間絶縁膜１を形成し、図１（ａ）に示すように、層間絶縁膜１内にＣｕ膜２（配線又はビアプラグ等の導電層）を埋め込み、これらの上に、エッチングストッパ膜（バリア膜）としてＳｉＣ膜３を形成する。ＳｉＣ膜３の厚さは、例えば３０ｎｍである。次に、ＳｉＣ膜３上に、層間絶縁膜としてポーラスシリカ膜４を形成する。ポーラスシリカ膜４の厚さは、例えば２００ｎｍである。ポーラスシリカ膜４は、多孔質の低誘電率絶縁膜である。
【００１９】
次いで、ポーラスシリカ膜４上に、キャップ膜（第１のハードマスク）としてＳｉＣ膜５を形成し、更に、第２のハードマスクとしてＳｉＯ2膜６を形成する。ＳｉＣ膜５及びＳｉＯ2膜６の厚さは、夫々、例えば３０ｎｍ、１５０ｎｍである。続いて、ＳｉＯ2膜６上に、第３のハードマスクとしてＳｉＮ膜７を形成する。ＳｉＮ膜７の厚さは、例えば７０ｎｍである。その後、ＳｉＮ膜７上に、パターニング時に必要な反射防止膜８を形成する。反射防止膜９は、例えば有機ＢＡＲＣである。そして、反射防止膜８上に、有機系の感光性ＡｒＦレジストを塗布し、これに露光及び現像を施すことにより、配線溝のパターンが形成されたレジストマスク９を形成する。配線溝の幅は、例えば１００ｎｍ程度である。また、反射防止膜８及びレジストマスク９の厚さは、夫々、例えば８０ｎｍ、３００ｎｍである。
【００２０】
次に、図１（ｂ）に示すように、レジストマスク９をマスクとして、反射防止膜８及びＳｉＮ膜７をエッチングする。次いで、酸素アッシングによりレジストマスク９及び反射防止膜８を除去する。このとき、ポーラスシリカ膜４はＳｉＯ2膜６及びＳｉＣ膜５により覆われているため、ポーラスシリカ膜４がアッシング時に酸素プラズマに晒されることはない。
【００２１】
その後、図１（ｃ）に示すように、ＳｉＮ膜７をマスクとして、ＳｉＯ2膜６をエッチングする。続いて、図１（ｄ）に示すように、ＳｉＮ膜７をマスクとして、ＳｉＣ膜５をエッチングする。このとき、ＳｉＮ膜７の厚さが減少する。この結果、ＳｉＮ膜７が消失してもよい。
【００２２】
次いで、図２（ａ）に示すように、ＳｉＯ2膜６をマスクとして、ポーラスシリカ膜４をエッチングする。このエッチングは、酸素を用いない条件、例えば、ＣＦ4：１００ｓｃｃｍ、ＣＨＦ3：１００ｓｃｃｍ、Ｎ2：２０ｓｃｃｍを処理チャンバ内に流入させ、圧力：１３．３Ｐａ（１００ｍＴｏｒｒ）、ＲＦ電源パワー：５００Ｗの条件の下で、プラズマエッチング装置を用いて行う。このエッチングの結果、ポーラスシリカ膜４にトレンチ（配線溝）１０が形成される。
【００２３】
次に、水素プラズマ処理を行うことにより、図２（ｂ）に示すように、ポーラスシリカ膜４の露出している部分を変質させて変質層４ａを形成する。この水素プラズマ処理は、例えば、Ｈ2：２００ｓｃｃｍ、Ｎ2：１００ｓｃｃｍを処理チャンバ内に流入させ、圧力：１３．３Ｐａ（１００ｍＴｏｒｒ）、ＲＦ電源パワー：２００Ｗの条件の下で、プラズマエッチング装置を用いて行う。また、処理時間は、変質層４ａの厚さが１０ｎｍ以下となる条件、例えば１０秒間とする。この水素プラズマ処理の結果、変質層４ａを含むポーラスシリカ膜４とＳｉＣ膜３との選択比が向上する。ポーラスシリカ膜４中のＳｉ及びＣの濃度は、変質層４ａにおいて、他の部分よりも高くなっている。なお、Ｓｉ又はＣのいずれか一方の濃度が、変質層４ａにおいて、他の部分よりも高くなっていてもよい。
【００２４】
次いで、図３（ａ）に示すように、ＳｉＯ2膜６をマスクとしてエッチングを行うことにより、ＳｉＣ膜３の露出している部位及びＳｉＣ膜７を除去する。このエッチングは、酸素を用いず、かつ窒素を用いる条件、例えば、ＣＦ4：２０ｓｃｃｍ、ＣＨ2Ｆ2：２０ｓｃｃｍ、Ｎ2：５０ｓｃｃｍを処理チャンバ内に流入させ、圧力：３．９９Ｐａ（３０ｍＴｏｒｒ）、ＲＦ電源パワー：２００Ｗの条件の下で、プラズマエッチング装置を用いて行う。このエッチングの結果、トレンチ１０が下層のＣｕ膜２まで到達する。続いて、全面のウェット洗浄を行う。
【００２５】
次に、トレンチ１０の底部及び側部にバリアメタル膜及びＣｕシード膜（いずれも図示せず）を形成した後、図３（ｂ）に示すように、めっき法により、トレンチ１０内にＣｕ膜（配線材料）１１を埋め込む。次いで、図３（ｃ）に示すように、ＳｉＣ膜５が露出するまでＣｕ膜１１にＣＭＰ（化学機械的研磨）を施すことにより、配線１２を形成する。その後、図３（ｄ）に示すように、更にバリア膜としてのＳｉＣ膜１４及び層間絶縁膜１３を形成した後、上層配線等の形成を行い、半導体装置を完成させる。
【００２６】
このような第１の実施形態によれば、バリア膜としてのＳｉＣ膜３のエッチング時には、ポーラスシリカ膜４の側部に変質部４ａが形成されており、ポーラスシリカ膜４がサイドエッチングによって後退することはない。このため、設計通りの構造及び特性を得ることができる。
【００２７】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図４（ａ）乃至図４（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第１の実施形態では、変質部４ａを形成することにより、ポーラスシリカ膜４のサイドエッチングを防止しているが、変質部４ａの存在によって誘電率が高くなる虞がある。第２の実施形態は、この点に鑑みてなされたものであり、第２の実施形態では、変質部４ａを形成するのではなく、ポーラスシリカ膜４を保護する膜を形成する。
【００２８】
本実施形態では、図４（ａ）に示すように、第１の実施形態と同様にして、ポーラスシリカ膜４のエッチングまでの処理を行う。但し、本実施形態では、図４（ａ）に示すように、この時点でＳｉＮ膜７を消失させている。ＳｉＮ膜７は後の工程で用いられるものではないため、第１の実施形態において消失させていても、第２の実施形態において残存させていてもよい。
【００２９】
次に、図４（ｂ）に示すように、ポーラスシリカ膜４の側面上に高分子デポ膜（有機膜）２１を形成する。このとき、ＳｉＣ膜３上にも高分子デポ膜２１を同時に形成してもよい。この高分子デポ膜２１の形成条件については後述する。
【００３０】
次いで、図４（ｃ）に示すように、ＳｉＯ2膜６をマスクとしてエッチングを行うことにより、ＳｉＣ膜３の露出している部位を除去する。このとき、高分子デポ膜２１がほとんど消滅する。その後、全面のウェット洗浄を行う。この結果、その前の時点で高分子デポ膜２１が残存していたとしても、完全に除去される。
【００３１】
そして、第１の実施形態と同様にして、Ｃｕ膜１１の形成等を行うことにより、半導体装置を完成させる。
【００３２】
このような第２の実施形態では、ポーラスシリカ膜４の側部に変質部４ａを形成することもなく、また、高分子デポ膜２１を形成してはいても、配線を形成する前には完全に除去しているので、より確実に設計通りの構造及び特性を得ることができる。
【００３３】
ここで、高分子デポ膜２１を形成する際の条件について説明する。図５は、プラズマ処理の条件と被処理膜の形状との関係を示す図であり、図６は、プラズマ処理の条件と被処理膜の処理状況との関係を示す図である。なお、いずれの図も、プラズマ処理の条件を、Ｃ4Ｆ6：ｘｓｃｃｍ、Ｏ2：２０ｓｃｃｍ、Ａｒ：（４００−２０−ｘ）ｓｃｃｍを処理チャンバ内に流入させ、圧力：１３．３Ｐａ（１００ｍＴｏｒｒ）、ＲＦ電源パワー：１０００Ｗとし、ｘの値を変化させたときに得られるものである。
【００３４】
図５に示すように、ＳｉＣ膜、ポーラスシリカ膜及びＳｉＯ2膜のいずれの膜においても、ｘの値に応じて処理後の形状が変化する。より詳細には、ｘの値が小さいほどサイドエッチングによってボーイング形状（側面が弓形に後退した形状）になりやすく、ｘの値が大きいほど高分子デポ物が堆積しやすい。そして、これらの間の条件において、側面がほぼ垂直な形状が得られる。また、ＳｉＣ膜の側面がほぼ垂直な形状になるＣ4Ｆ6の流速域（ｘの範囲）Ｉ、ポーラスシリカ膜の側面がほぼ垂直になる流速域ＩＩ、ＳｉＯ2膜の側面がほぼ垂直になる流速域ＩＩＩは、後者ほど大きい。本願発明は、ポーラスシリカ膜のサイドエッチングを防止することを目的としているため、第２の実施形態では、Ｃ4Ｆ6の流速を流速域ＩＩ以上とする必要がある。また、ＳｉＯ2膜に関しては、できるだけ高分子デポ物の堆積は避けることが好ましい。これは、このような堆積が生じると、チャンバ内が汚染され、半導体装置自体も汚染される虞があるからである。従って、Ｃ4Ｆ6の流速は流速域ＩＩＩ以下とすることが好ましい。第２の実施形態では、プラズマ処理の条件を、Ｃ4Ｆ6：３０ｓｃｃｍ、Ｏ2：２０ｓｃｃｍ、Ａｒ：３５０ｓｃｃｍを処理チャンバ内に流入させ、圧力：１３．３Ｐａ（１００ｍＴｏｒｒ）、ＲＦ電源パワー：１０００Ｗとし、処理時間を４秒間としている。
【００３５】
なお、図６に示すように、サイドエッチングが生じるか高分子デポ物の堆積が生じるかの境界は、エッチング速度が極大となるときの条件と実質的に一致している。但し、図６は、図４に示すような構造に対して得られる関係ではなく、ＳｉＣ膜、ポーラスシリカ膜及びＳｉＯ2膜を個別に基板上に形成し、これらに対して上記のような条件の下でプラズマ処理を行ったときに得られるものである。そして、概ね、図６に示すエッチング速度を高分子デポ物の堆積速度が上回る条件において、高分子デポ物の堆積が進行して高分子デポ膜が形成される。一方、エッチング速度を高分子デポ物の堆積速度が下回る条件においては、被処理膜のエッチングが進行する。
【００３６】
例えば、第２の実施形態に対し、ＳｉＯ2膜６のエッチングを行った後に、流速域ＩＩの条件下でポーラスシリカ膜４のエッチングを行い、更に同じく流速域ＩＩの条件下でＳｉＣ膜４のエッチングを行うと、図７（ａ）に示すように、ＳｉＣ膜３の形状がテーパ形状となってしまう。また、第２の実施形態に対し、ＳｉＯ2膜６のエッチングを行った後に、流速域ＩＩの条件下でポーラスシリカ膜４のエッチングを行い、更に流速域Ｉの条件下でＳｉＣ膜４のエッチングを行うと、図７（ｂ）に示すように、ポーラスシリカ膜４の形状がボーイング形状となってしまう。図７（ｂ）に示す状態は、図１４（ｄ）に示す状態に相当する。
【００３７】
次に、本発明の第３の実施形態について説明する。図８乃至図１２は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態では、先溝露光方式のデュアルダマシン法により半導体装置を製造する。
【００３８】
先ず、図８（ａ）に示すように、層間絶縁膜１内に形成されたＣｕ膜２（導電層）上に、エッチングストッパ膜としてＳｉＣ膜３を形成する。次に、ＳｉＣ膜３上に、層間絶縁膜としてポーラスシリカ膜４を形成する。次いで、ポーラスシリカ膜４上に、キャップ膜（第１のハードマスク）としてＳｉＣ膜５を形成し、更に、第２のハードマスクとしてＳｉＯ2膜６を形成する。続いて、ＳｉＯ2膜６上に、第３のハードマスクとしてＳｉＮ膜７を形成形成する。その後、ＳｉＮ膜７上に、パターニング時に必要な反射防止膜８を形成する。反射防止膜８は、例えば有機ＢＡＲＣである。そして、反射防止膜８上に、有機系の感光性ＡｒＦレジストを塗布し、これに露光及び現像を施すことにより、配線溝のパターンが形成されたレジストマスク９を形成する。
【００３９】
次に、図８（ｂ）に示すように、レジストマスク９をマスクとして、反射防止膜８をエッチングする。
【００４０】
次いで、図８（ｃ）に示すように、レジストマスク９をマスクとして、ＳｉＮ膜７をエッチングする。この結果、ＳｉＮ膜７が配線溝のパターンにパターニングされる。
【００４１】
その後、図８（ｄ）に示すように、レジストマスク９及び反射防止膜８を、アッシングにより除去する。
【００４２】
続いて、図９（ａ）に示すように、ＳｉＮ膜７の段差を埋めて平坦化する下層樹脂膜（有機膜）３１を形成する。次に、下層樹脂膜３１上に、下層樹脂膜３１のエッチングの際にマスクとして使用するＳＯＧ（Spin On Glass）膜（無機膜）３２を形成する。次いで、ＳＯＧ膜３２上に、有機系の感光性レジストを塗布し、これに露光及び現像を施すことにより、ビアホールのパターンが形成されたレジストマスク（感光性レジスト膜）３３を形成する。
【００４３】
なお、感光性レジストとしては、例えばＫｒＦレーザ（波長：２４８ｎｍ）に感光する材料、ＡｒＦレーザ（波長：１９３ｎｍ）に感光する材料及びＦ２レーザ（波長：１５７ｎｍ）に感光する材料並びに電子線に感光する材料等を使用することができる。
【００４４】
また、ＳＯＧ膜３２の原料としては、例えば有機シリケートガラス及び有機シロキサンポリマー等のＳＯＧ材料を使用することができ、下層樹脂膜３１の原料としては、例えば塗布型の有機樹脂材料を使用することができる。
【００４５】
その後、図９（ｂ）に示すように、レジストマスク３３をマスクとして、ＳＯＧ膜３２をエッチングする。
【００４６】
続いて、図９（ｃ）に示すように、ＳＯＧ膜３２をマスクとして、下層樹脂膜３１をエッチングすると同時に、レジストマスク３３を除去する。このエッチングでは、下層樹脂膜３１が、レジストマスク３３と同様に、有機系であるため、これらのエッチング選択比は１程度である。従って、レジストマスク３３の膜厚が、下層樹脂膜３１の膜厚よりも著しく厚い場合は、下層樹脂膜３１のエッチングが終了しても、ＳＯＧ膜３２上にレジストマスク３３が残る可能性がある。このため、レジストマスク３３の膜厚は、下層樹脂膜３１の膜厚よりも同等以下であることが望ましい。
【００４７】
次に、図９（ｄ）に示すように、下層樹脂膜３１をマスクとして、ＳｉＮ膜７及びＳｉＯ2膜６をエッチングすることにより、これらの膜にビアホールのパターンを形成すると共に、ＳＯＧ膜３２を除去する。
【００４８】
次いで、図１０（ａ）に示すように、アッシングにより下層樹脂膜３１を除去する。その後、図１０（ｂ）に示すように、ＳｉＯ2膜６をマスクとして、ＳｉＣ膜５をエッチングする。このとき、ＳｉＮ膜７もエッチングされ、その厚さが減少する。続いて、図１０（ｃ）に示すように、ＳｉＮ膜７及びＳｉＣ膜５をマスクとして、ＳｉＯ2膜６及びポーラスシリカ膜４をエッチングする。このとき、ポーラスシリカ膜４については、その厚さ方向の中間部でエッチングを停止する。この結果、ＳｉＯ2膜６にも、配線溝のパターンが形成される。また、このエッチングによりポーラスシリカ膜４に形成された孔は、ビアホールの一部となる。次に、図１０（ｄ）に示すように、ＳｉＯ2膜６をマスクとして、エッチングにより、ＳｉＣ膜５の露出している部位及びＳｉＮ膜７を除去すると共に、この結果、ＳｉＣ膜５にも、配線溝のパターンが形成される。
【００４９】
次いで、続いて、ＳｉＯ2膜６及びＳｉＣ膜５をマスクとして、層間絶縁膜であるポーラスシリカ膜４のエッチングを行うことにより、図１１（ａ）に示すように、配線溝３４を形成すると同時に、ＳｉＣ膜３まで到達するビアホール３５を形成する。
【００５０】
その後、第２の実施形態と同様にして、図１１（ｂ）に示すように、ポーラスシリカ膜４の側面上に高分子デポ膜２１を形成する。このとき、ＳｉＣ膜３上にも高分子デポ膜２１を同時に形成してもよい。この高分子デポ膜２１の形成条件は、上述のとおりである。
【００５１】
続いて、図１１（ｃ）に示すように、ＳｉＯ2膜６をマスクとしてエッチングを行うことにより、ＳｉＣ膜３の露出している部位を除去することにより、ビアホール３５をＣｕ膜２まで到達させる。このとき、高分子デポ膜２１がほとんど消滅する。その後、全面のウェット洗浄を行う。この結果、その前の時点で高分子デポ膜２１が残存していたとしても、完全に除去される。
【００５２】
次に、配線溝３４及びビアホール３５の底部及び側部にバリアメタル膜及びＣｕシード膜（いずれも図示せず）を形成した後、図１１（ｄ）に示すように、めっき法により、配線溝３４及びビアホール３５内にＣｕ膜（配線材料）１１を埋め込む。次いで、図１２に示すように、ＳｉＣ膜５が露出するまでＣｕ膜１１にＣＭＰ（化学機械的研磨）を施すことにより、コンタクトビア３６及びＣｕ配線３７を形成する。その後、更に層間絶縁膜及び上層配線等の形成を行い、半導体装置を完成させる。
【００５３】
図１３は、第３の実施形態を適用して製造した半導体装置の構造を示す断面図である。図１３に示す例では、第３の実施形態に係る製造方法により、少なくとも２層の多層配線が形成されている。そして、最上層のＣｕ配線３７及びポーラスシリカ膜４上に、ＳｉＮ等からなるパッシベーション膜４１が形成されている。更に、パッシベーション膜４１上に、シリコン酸化膜４２及びＳｉＮ膜４３からなるカバー膜が形成されている。カバー膜には、適宜パッド引出用の開口部（図示せず）が形成されている。
【００５４】
このように本願発明をデュアルダマシン法に適用した場合にも、ポーラスシリカ膜４の変形を抑制することができ、設計通りの構造及び特性を得ることができる。なお、第３の実施形態では、第２の実施形態をデュアルダマシン法に適用しているが、第１の実施形態をデュアルダマシン法に適用してもよい。
【００５５】
なお、層間絶縁膜の材料はＳｉ、Ｃ及びＯを含有するものであれば特に限定されるものではなく、ポーラスシリカ膜だけでなく、他の低誘電率絶縁膜、例えばＳｉＯＣ膜、ＳｉＯＣＮ膜、ポーラスＳｉＯＣ膜、ポーラスＳｉＯＣＮ膜等を用いてもよい。
【００５６】
また、変質層又は高分子デポ膜の形成のために行うプラズマ処理では、水素プラズマだけでなく、アンモニアプラズマ等の水素（元素）を含有する還元性ガスのプラズマを用いてもよい。また、ヘリウムプラズマを用いてポーラスシリカ膜等の層間絶縁膜の側面に衝撃を与えて硬化させてもよい。
【００５７】
なお、上記特許文献１（特開平１３−３１２８８３号公報）には、レジストマスクをマスクとして用いて多孔質膜をエッチングした後に、Ｏ2／ＣＯプラズマでアッシングし、バリア膜としてのＳｉＣ膜をエッチングする方法が記載されているが、この方法では、プラズマを用いたアッシング処理によって、多孔質膜に損傷が生じてしまう。これに対し、本願発明では、層間絶縁膜に開口部を形成する前に、レジスト等の有機膜を除去しており、プラズマ処理の程度を適切に制御できるため、そのような損傷の発生を回避することが可能である。
【００５８】
また、上記特許文献２（特許第３２５０５１８号明細書）には、有機系の低誘電率膜の加工に当たって、ＮＨ3を使用するか、又はＨ2にＮ2を添加したガス系を使用することによって、低誘電率膜の側面に側壁デポ物を堆積させてパターンのボーイングを防止することが記載されている。しかし、この方法では、下層配線までトレンチを到達させる前に側壁デポ物をウェット処理に除去しているため、下層配線までトレンチを到達させる際に低誘電率膜を保護することはできない。尤も、低誘電率膜として有機膜を用いている以上、バリア膜としてのＳｉＣ膜のエッチング時の選択比は大きなものになるため、保護の必要性は低い。
【００５９】
また、上記特許文献３（特許第３３６５５５４号明細書）には、多孔質膜のエッチング後にその側面が不安定になることを抑制することを目的として、Ｏ2プラズマ処理を行うことによって表面を絶縁膜化した後に、更に、ＮＨ3、Ｎ2又はＮ2Ｏのプラズマ処理を行うことで表面を窒化し、その後で下地絶縁膜を加工する方法が記載されている。しかし、多孔質膜の側面を窒化した場合には、下地絶縁膜（ＳｉＣ膜）との選択比が下がるため、よりサイドエッチングが生じやすくなってしまう。
【００６０】
また、上記特許文献４（特開２００２−２６１２１号公報）には、低密度低誘電率膜に対してＯ2プラズマ処理を行うことが記載されているが、一般的なＲＩＥ（Reaction Ion Etching）装置を用いてＯ2プラズマ処理を行った場合には、サイドエッチングが生じて低密度低誘電率膜の側面が後退することがある。これに対し、本願発明のように、水素を含有し酸素を含有しないプラズマによる処理では、このような後退を発生させることがない。
【００６１】
以下、本発明の諸態様を付記としてまとめて記載する。
【００６２】
（付記１）
Ｓｉ、Ｃ及びＯを含有する層間絶縁膜と、
前記層間絶縁膜中に埋め込まれた配線と、
を有する半導体装置において、
前記層間絶縁膜中のＳｉ又はＣの濃度は、前記配線と接する部分において、他の部分よりも高くなっていることを特徴とする半導体装置。
【００６３】
（付記２）  配線上にＳｉＣバリア膜を形成する工程と、
前記ＳｉＣバリア膜上に、Ｓｉ、Ｃ及びＯを含有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記ＳｉＣバリア膜まで達する開口部を形成する工程と、
前記開口部に向かって露出する前記層間絶縁膜の側面に対して、水素を含有するガスを用いたプラズマ処理を行う工程と、
前記ＳｉＣバリア膜に対してエッチングを行うことにより、前記開口部を前記配線まで到達させる工程と、
前記開口部内に導電材を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
【００６４】
（付記３）  前記水素を含有するガスとして、少なくともＨ2ガスを含有するガスを用いることを特徴とする付記２に記載の半導体装置の製造方法。
【００６５】
（付記４）  前記水素を含有するガスとして、少なくともＮＨ3ガスを含有するガスを用いることを特徴とする付記２に記載の半導体装置の製造方法。
【００６６】
（付記５）  前記プラズマ処理によって、前記層間絶縁膜の側面部分を変質させて前記ＳｉＣバリア膜との選択比を向上させることを特徴とする付記２乃至４のいずれか１項に記載の半導体装置の製造方法。
【００６７】
（付記６）  前記プラズマ処理によって変質させる側面部分の厚さを１０ｎｍ以下とすることを特徴とする付記５に記載の半導体装置の製造方法。
【００６８】
（付記７）  前記プラズマ処理を行う際に、前記水素を含有するガスの他にＮ2ガスを含有し、酸素を実質的に含まないガスを処理チャンバ内に流入させることを特徴とする付記２乃至６のいずれか１項に記載の半導体装置の製造方法。
【００６９】
（付記８）  配線上にＳｉＣバリア膜を形成する工程と、
前記ＳｉＣバリア膜上に、Ｓｉ、Ｃ及びＯを含有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記ＳｉＣバリア膜まで達する開口部を形成する工程と、
前記開口部に向かって露出する前記層間絶縁膜の側面に対してプラズマ処理を行うことにより、前記層間絶縁膜の表面上に有機膜を形成する工程と、
前記ＳｉＣバリア膜に対してエッチングを行うことにより、前記開口部を前記配線まで到達させる工程と、
前記開口部内に導電材を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
【００７０】
（付記９）  前記プラズマ処理を行う際に、炭素及びフッ素を含有するガスを処理チャンバ内に流入させることを特徴とする付記８に記載の半導体装置の製造方法。
【００７１】
（付記１０）  前記層間絶縁膜を形成する工程と、前記層間絶縁膜に開口部を形成する工程との間に、前記層間絶縁膜上にＳｉＯ2膜を形成する工程を有し、
前記層間絶縁膜に開口部を形成する工程において、前記ＳｉＯ2膜にも前記開口部を形成し、
前記プラズマ処理を、前記ＳｉＯ2膜上には前記有機膜が形成されない条件の下で行うことを特徴とする付記８又は９に記載の半導体装置の製造方法。
【００７２】
（付記１１）  前記プラズマ処理を行う工程及び前記ＳｉＣバリア膜に対してエッチングを行う工程において、Ｃ4Ｆ6ガスを用いることを特徴とする付記８乃至１０のいずれか１項に記載の半導体装置の製造方法。
【００７３】
（付記１２）  配線上にＳｉＣバリア膜を形成する工程と、
前記ＳｉＣバリア膜上に、Ｓｉ、Ｃ及びＯを含有する層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記ＳｉＣバリア膜まで達する開口部を形成する工程と、
前記開口部に向かって露出する前記層間絶縁膜の側面に対してプラズマ処理を行うことにより、前記層間絶縁膜の表面に衝撃を与えてその部分を硬化させる工程と、
前記ＳｉＣバリア膜に対してエッチングを行うことにより、前記開口部を前記配線まで到達させる工程と、
前記開口部内に導電材を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
【００７４】
（付記１３）  前記プラズマ処理を行う際に、少なくともＨｅガスを含有するガスを処理チャンバ内に流入させることを特徴とする付記１２に記載の半導体装置の製造方法。
【００７５】
（付記１４）  前記層間絶縁膜として、低誘電率膜を形成することを特徴とする付記２乃至１３のいずれか１項に記載の半導体装置の製造方法。
【００７６】
（付記１５）  前記層間絶縁膜として、ポーラスシリカ膜、ＳｉＯＣ膜、ポーラスＳｉＯＣ膜、ＳｉＯＣＮ膜及びポーラスＳｉＯＣＮ膜からなる群から選択された１種の膜を形成することを特徴とする付記２乃至１４のいずれか１項に記載の半導体装置の製造方法。
【００７７】
（付記１６）  シングルダマシン法を適用した半導体装置の製造方法であって、
前記開口部を配線溝として形成することを特徴とする付記２乃至１５のいずれか１項に記載の半導体装置の製造方法。
【００７８】
（付記１７）  デュアルダマシン法を適用した半導体装置の製造方法であって、
前記開口部を配線溝及びビアホールとして形成することを特徴とする付記２乃至１５のいずれか１項に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】図１に引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】図２に引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図５】プラズマ処理の条件と被処理膜の形状との関係を示す図である。
【図６】プラズマ処理の条件と被処理膜の処理状況との関係を示す図である。
【図７】テーパ形状のＳｉＣ膜３及びボーイング形状のポーラスシリカ膜４を示す断面図である。
【図８】本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図９】図８に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１０】図９に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１】図１０に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１２】図１１に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１３】本発明の第３の実施形態を適用して製造した半導体装置の構造を示す断面図である。
【図１４】従来のダマシン法を採用した半導体装置の製造方法を工程順に示す断面図である。
【符号の説明】
【００８０】
１：層間絶縁膜
２：Ｃｕ膜
３：ＳｉＣバリア膜
４：ポーラスシリカ膜
４ａ：変質層
５：ＳｉＣキャップ膜
６：ＳｉＯ2膜
７：ＳｉＮ膜
８：反射防止膜
９：レジストマスク
１０：トレンチ（配線溝）
１１：Ｃｕ膜
１２：配線
１３：層間絶縁膜
１４：ＳｉＣ膜
２１：高分子デポ膜（有機膜）
３１：下層樹脂膜
３２：ＳＯＧ膜
３３：レジストマスク
３４：配線溝
３５：ビアホール
【図１】
2005045176.tif 000003
【図２】
2005045176.tif 000004
【図３】
2005045176.tif 000005
【図４】
2005045176.tif 000006
【図５】
2005045176.tif 000007
【図６】
2005045176.tif 000008
【図７】
2005045176.tif 000009
【図８】
2005045176.tif 000010
【図９】
2005045176.tif 000011
【図１０】
2005045176.tif 000012
【図１１】
2005045176.tif 000013
【図１２】
2005045176.tif 000014
【図１３】
2005045176.tif 000015
【図１４】
2005045176.tif 000016