(57)【要約】【課題】  簡素化したＳＯＩ基板のゲート酸化膜の評価方法を提供する。【解決手段】  シリコン支持体３、シリコン支持体３の一面側に設けられた酸化膜からなる絶縁層７、絶縁層７をシリコン支持体３とで挟んだ状態で設けられたシリコン層５、及びシリコン層５の表面に設けられたゲート酸化膜９を備えたＳＯＩ基板のゲート酸化膜の評価方法であり、ゲート酸化膜９の表面に間隔をおいて複数の第１の電極１１を形成し、シリコン支持体３を第２の電極とし、第１の電極１１と前記第２の電極３の間に電圧を印加し、予め設定した値の電流または電荷になったときの電圧値を計測する。【選択図】        図１
2005340242.tif 000002
【特許請求の範囲】
【請求項１】
シリコン支持体、該シリコン支持体の一面側に設けられた酸化膜からなる絶縁層、該絶縁層を前記シリコン支持体との間に挟んだ状態で設けられたシリコン層、及び該シリコン層の表面に設けられたゲート酸化膜を備えたＳＯＩ基板のゲート酸化膜の評価方法であり、
前記ゲート酸化膜の表面に間隔をおいて複数の第１の電極を形成し、前記シリコン支持体を第２の電極とし、前記第１の電極と前記第２の電極の間に電圧を印加し、予め設定した値の電流または電荷になったときの電圧値を計測するＳＯＩ基板のゲート酸化膜の評価方法。
【請求項２】
前記第１の電極は、金属材料、合金材料、または、金属材料及び合金材料の少なくとも一方を含む混合材料からなることを特徴とする請求項１に記載のＳＯＩ基板のゲート酸化膜の評価方法。
【請求項３】
前記第１の電極の厚みが１００ｎｍ以上であることを特徴とする請求項１または２に記載のＳＯＩ基板のゲート酸化膜の評価方法。
【請求項４】
前記印加する電界が１６ＭＶ／ｃｍ以下であることを特徴とする請求項１乃至３のいずれか１項に記載のＳＯＩ基板のゲート酸化膜の評価方法。
【請求項５】
前記印加する電圧を、０.１Ｖ／秒以上１Ｖ／秒以下の速度で昇圧することを特徴とする請求項１乃至４のいずれか１項に記載のＳＯＩ基板のゲート酸化膜の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ基板のシリコン層の表面に形成したゲート酸化膜の絶縁耐圧を評価するＳＯＩ基板のゲート酸化膜の評価方法に関する。
【背景技術】
【０００２】
シリコン支持体とシリコン層との間に酸化シリコン膜からなる絶縁層を設けた構造を有するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板では、製造後の品質検査や出荷検査などにおいて、ＳＯＩ基板のシリコン層の表面に設けられた酸化シリコン膜であるゲート酸化膜の絶縁耐圧の評価を行なっている。従来のゲート酸化膜の絶縁耐圧を評価するＳＯＩ基板のゲート酸化膜の評価方法では、ゲート酸化膜上にポリシリコン層を形成した後、エッチングなどによってポリシリコン層の一部を除去することにより、間隔をおいて複数の電極を形成する。さらに、ポリシリコンで形成した電極間のゲート酸化膜をエッチングなどによって除去し、ゲート酸化膜を除去したシリコン層の部分にリン酸の拡散処理やイオン注入などにより拡散層を形成する。そして、ポリシリコンで形成した電極と拡散層との間に電圧を印加してゲート酸化膜の絶縁耐圧を評価している。
【０００３】
このような従来のＳＯＩ基板のゲート酸化膜の評価方法では、ポリシリコンで形成した電極下のゲート酸化膜と拡散層との境界部分に電界が集中することによって、そのゲート酸化膜の境界部分で絶縁破壊が起こることにより、評価の信頼性が低下してしまう場合がある。
【０００４】
これに対して、ＳＯＩ基板のポリシリコンで形成した電極や拡散層など全体を覆うフォスフォシリケイトグラスや酸化膜などからなる保護層を形成し、この保護層のポリシリコンで形成した電極や拡散層を覆っている部分に、この保護層を貫通する孔を設け、この孔を介して配線を電極や拡散層に電気的に接触させる評価方法が提案されている（例えば、特許文献１参照）。そして、この評価方法を用いてＳＯＩ基板のゲート酸化膜の評価を行なうことで、ゲート酸化膜と拡散層との境界となる角部分での電界集中を抑制し、評価の信頼性の低下を抑制できることが知られている。
【０００５】
【特許文献１】特開２００２−３５９３６２号公報（第４−６頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上記のような従来のＳＯＩ基板のゲート酸化膜の評価方法では、ポリシリコン層の形成とその一部の除去による複数の電極の形成、そして、この複数の電極間のゲート酸化膜の除去とゲート酸化膜を除去したシリコン層の部分への拡散層の形成といったように複雑な工程が必要となる。さらに、ゲート酸化膜と拡散層との境界となる角部分での電界集中を抑制するためには、保護層の形成や、その保護層への貫通孔の形成などが必要となり、ゲート酸化膜の評価方法の工程は、より複雑なものとなってしまう。
【０００７】
しかし、ＳＯＩ基板のゲート酸化膜の評価方法は、工程の数が増えて複雑になるに連れ、例えば拡散層形成のための熱処理時に生じる汚染といったような各工程での汚染や、加工の失敗などが生じる確率が高くなる。このため、工程の数が増えて複雑になるに連れ、誤った評価結果となる可能性が高くなり、評価の信頼性が低下してしまう可能性が大きくなる。したがって、評価の信頼性を向上するため、ＳＯＩ基板のゲート酸化膜の評価方法は、簡素化することが望ましい。また、ＳＯＩ基板のゲート酸化膜の評価方法は、ＳＯＩ基板の品質保証を行なう上で必須のものであり、製造ロット毎の抜き取り検査などとして実施される。このため、評価に要する作業や時間、コストなどはできるだけ抑える必要がある。したがって、評価に要する作業や時間、コストなどを低減する上でも、ＳＯＩ基板のゲート酸化膜の評価方法は、簡素化が必要となっている。
【０００８】
本発明の課題は、ＳＯＩ基板のゲート酸化膜の評価方法を簡素化することにある。
【課題を解決するための手段】
【０００９】
本発明のゲート酸化膜の評価方法は、シリコン支持体、このシリコン支持体の一面側に設けられた酸化膜からなる絶縁層、この絶縁層をシリコン支持体との間に挟んだ状態で設けられたシリコン層、及びこのシリコン層の表面に設けられたゲート酸化膜を備えたＳＯＩ基板のゲート酸化膜の評価方法であり、ゲート酸化膜の表面に間隔をおいて複数の第１の電極を形成し、シリコン支持体を第２の電極とし、第１の電極と第２の電極の間に電圧を印加し、予め設定した値の電流または電荷になったときの電圧値を計測することにより上記課題を解決する。
【００１０】
本発明者らは、シリコン支持体とシリコン層の間に設けられた酸化シリコン膜からなる絶縁層は、シリコン層の表面に形成されたゲート酸化膜に比べて数十倍から数百倍といった厚みがあることに着目した。そして、この厚みの違いから、正常なゲート酸化膜が絶縁破壊されるような電圧を印加しても、絶縁層が破壊されることはほとんどないこと、また、ゲート酸化膜の静電容量が絶縁層の静電容量より数十倍程度大きく、定常状態では印加電圧は主にゲート酸化膜にかかることを見出した。これらのことから、ゲート酸化膜の表面に間隔をおいて複数の第１の電極を形成し、シリコン支持体を第２の電極として、ゲート酸化膜の評価を行なうことでゲート酸化膜の評価が可能であると考え、検討を行なったところ、ゲート酸化膜の評価が可能であることを見出した。このように、本発明のゲート酸化膜の評価方法であれば、ゲート酸化膜の評価を行うための工程や加工は、ゲート酸化膜の表面に間隔をおいて複数の第１の電極を形成するためのものだけであり、ゲート酸化膜の除去や拡散層の形成、また、保護層の形成などの必要がなく、ＳＯＩ基板のゲート酸化膜の評価方法を簡素化できる。
【００１１】
また、第１の電極は、金属材料、合金材料、または、金属材料及び合金材料の少なくとも一方を含む混合材料からなる評価方法とする。これにより、メタルマスクを利用して金属材料、合金材料、または、金属材料及び合金材料の少なくとも一方を含む混合材料をゲート酸化膜の表面に蒸着やスパッタリングなどで容易に第１の電極を形成できる。このため、ＳＯＩ基板のゲート酸化膜の評価方法をより簡素化できる。
【００１２】
さらに、第１の電極の厚みが１００ｎｍ以上である評価方法とする。第１の電極の厚みが１００ｎｍよりも薄いと、電圧の印加によって第１の電極が破壊されることなどによって評価精度が低下してしまう場合がある。このため、第１の電極の厚みを１００ｎｍ以上とすることによって評価精度の低下を抑制できる。
【００１３】
また、印加する電界が１６ＭＶ／ｃｍ以下である評価方法とする。印加する電圧が１６ＭＶ／ｃｍを越えると厚みによっては絶縁層でも絶縁破壊が起こり、評価精度が低下する場合がある。このため、印加する電界が１６ＭＶ／ｃｍ以下にすることによって評価精度の低下を抑制できる。
【００１４】
さらに、印加する電圧を、０.１Ｖ／秒以上１Ｖ／秒以下の速度で昇圧する評価方法とする。印加する電圧を、０.１Ｖ／秒よりも遅い速度で昇圧すると、ストレスによって本来の絶縁耐圧よりも低い電圧でゲート酸化膜が破壊されてしまうことにより、評価精度が低下する場合がある。また、１Ｖ／秒よりも速い速度で昇圧すると、定常状態ではなく遷移状態になってしまうため、正確な評価ができなくなってしまう場合がある。このため、印加する電圧を、０.１Ｖ／秒以上１Ｖ／秒以下の速度で昇圧することによって評価精度の低下を抑制できる。
【発明の効果】
【００１５】
本発明によれば、ＳＯＩ基板のゲート酸化膜の評価方法を簡素化できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を適用してなるＳＯＩ基板のゲート酸化膜の評価方法の一実施形態について図１乃至図４を参照して説明する。図１は、本発明を適用してなるＳＯＩ基板のゲート酸化膜の評価方法における電極の設置及び電圧の印加の状態を模式的に示す断面図である。図２は、本発明を適用してなるＳＯＩ基板のゲート酸化膜の評価方法により得たＩ−Ｖカーブの一例を示す図である。図３は、本発明を適用してなるＳＯＩ基板のゲート酸化膜の評価方法により得たＳＯＩ基板の部位ごとの絶縁耐圧のマップの一例を示す図である。図４は、本発明を適用してなるＳＯＩ基板のゲート酸化膜の評価方法により得た絶縁耐圧ごとのその絶縁耐圧を示した部位の割合の一例を示す図である。なお、図３では、円盤状のＳＯＩ基板の４分の１の部分のみを示している。
【００１７】
評価対象となるＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造のウェーハ、すなわちＳＯＩ基板１は、図１に示すように、シリコン支持体３とシリコン層５との間に酸化シリコン膜からなる絶縁層７を設けた構成を有している。さらに、シリコン層５の表面には、酸化シリコン膜からなるゲート酸化膜９が設けられている。このようなＳＯＩ基板１は、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法や貼り合わせ法などで形成することができるが、本発明のＳＯＩ基板のゲート酸化膜の評価方法は、製造方法に関係なく適用できる。
【００１８】
本実施形態のＳＯＩ基板のゲート酸化膜の評価方法は、上記のようなＳＯＩ基板１のゲート酸化膜９の表面に、メタルマスクを用いた蒸着法などによって所定の間隔をおいて複数の金属材料、合金材料、または、金属材料及び合金材料の少なくとも一方を含む混合材料で第１の電極１１を形成する。さらに、ＳＯＩ基板１のシリコン支持体３の表面に形成されている酸化膜を、フッ酸などを用いて除去し、シリコン支持体３を第２の電極とする。そして、第１の電極１１及び第２の電極となるシリコン支持体３に配線１３を介して電源１５及び電流計１７を接続する。
【００１９】
電流値の測定は、第１の電極１１に、電源１５によって、予め設定した速度で上昇させながら正電圧を印加することで行なう。電流計１７によって測定した電流値が、予め設定した値に達したとき、絶縁破壊が生じたとみなし、そのときの電圧値を絶縁耐圧として評価を行なう。このとき、印加する電圧は、絶縁層７の絶縁破壊が生じないような電圧を最大電圧とする。また、電圧を上昇させる速度は、ゲート酸化膜９の厚みに応じて選択する。なお、電流値に代えて、電荷を測定することでも絶縁耐圧を検出することができる。
【００２０】
第１の電極１１は、電極となる材料であればポリシリコンなどのような材料を用いて形成することもできる。しかし、本実施形態では、例えばアルミニウム、金、銀、アルミニウム合金、モリブデン合金、タングステン合金、そして、アルミニウムなどの金属や合金材料とシリコンなどの半導体材料を混合した混合材料などといった金属材料、合金材料、または、金属材料及び合金材料の少なくとも一方を含む混合材料を用いている。このように、金属材料、合金材料、または、金属材料及び合金材料の少なくとも一方を含む混合材料を用いることにより、ゲート酸化膜の表面に、メタルマスクを用いた蒸着法やスパッタ法などで容易に第１の電極１１を形成できるようにしている。
【００２１】
さらに、第１の電極１１は、厚みが１００ｎｍよりも薄くなると、電圧の印加によって破壊されてしまい、不良部分であるにもかかわらず問題のない部分であるかのような結果を示してしまい、評価精度が低下してしまう場合がある。このため、本実施形態では、第１の電極１１の厚みは、１００ｎｍ以上とすることによって評価精度の低下を抑制している。
【００２２】
印加する電界が１６ＭＶ／ｃｍを越えると厚みによっては絶縁層７で絶縁破壊が起こる可能性があり、評価精度が低下する場合がある。このため、本実施形態では、印加する電界が１６ＭＶ／ｃｍ以下になるように印加する電圧を決定することによって絶縁層７で絶縁破壊評価精度の低下を抑制している。さらに、印加する電圧を、０.１Ｖ／秒よりも遅い速度で昇圧すると、ストレスによって本来の絶縁耐圧よりも低い電圧でゲート酸化膜が破壊されてしまうことにより、評価精度が低下する場合がある。また、１Ｖ／秒よりも速い速度で昇圧すると、定常状態ではなく遷移状態になってしまうため、正確な絶縁耐圧の測定が行なえず、評価ができなくなってしまう場合がある。そこで、本実施形態では、印加する電圧を、０.１Ｖ／秒以上１Ｖ／秒以下の速度で昇圧することによって評価精度の低下を抑制している。
【００２３】
ここで、ＳＯＩ基板１として直径２００mm、Ｐ型ボロンドープのＳＯＩウェーハを試料として本実施形態のＳＯＩ基板のゲート酸化膜の評価方法により、ゲート酸化膜の評価を行なった結果の一例を示す。評価対象となるＳＯＩ基板１には、７ｎｍの厚みのシリコン酸化膜からなるゲート酸化膜９が形成されている。そして、第１の電極１１の材料としてアルミニウムを用い、ゲート酸化膜９の表面にメタルマスクを利用して蒸着法により３００ｎｍの厚みで０.０５ｃｍ２の大きさの第１の電極１１を５.０８ｍｍ間隔で複数形成する。最後に、シリコン支持体３の表面に形成されている酸化膜をフッ酸（ＨＦ）などによって除去し、アルミニウムからなる第１の電極１１と、シリコン支持体３からなる第２の電極に配線１３を介して電源１５及び電流計１７を接続する。
【００２４】
測定は、電源１５によって、アルミニウムからなる第１の電極１１に０Ｖから１０Ｖまでの正電圧を１Ｖ／秒の速度で上昇させながら印加する。そして、電流計１７で測定した電流値が１μＡに達したときの電圧を絶縁耐圧として検出する。この結果を図２乃至図４に示す。
【００２５】
各第１の電極１１に対応するＳＯＩ基板１のゲート酸化膜９の部分のＩ−Ｖカーブは、図２に示すようになった。さらに、図２のＩ−Ｖカーブに示した結果を絶縁耐圧としてＳＯＩ基板１のゲート酸化膜９の対応する部分にマッピングすると図３のようになった。また、図２のＩ−Ｖカーブに示した結果を絶縁耐圧の出現頻度、つまり、絶縁耐圧の値に対する、その値を示したＳＯＩ基板１のゲート酸化膜９の部分の数の割合は、図４のようになった。したがって、絶縁耐圧が４.５Ｖ以上の部分が９０％以上であるものが合格品であるとすれば、このＳＯＩ基板１は、合格品と判定できる。このように、本実施形態のＳＯＩ基板のゲート酸化膜の評価方法によってＳＯＩ基板１のゲート酸化膜９の各部分の絶縁耐圧を検出することができた。
【００２６】
本発明者らは、シリコン支持体３とシリコン層５の間に設けられた絶縁層７は、シリコン層５の表面に形成されたゲート酸化膜９が数ｎｍか数十ｎｍ程度であるのに対し、数百ｎｍといったように、ゲート酸化膜９の数十倍から数百倍といった厚みがあることに着目し検討を行なった。その結果、印加する電圧の範囲によって、この厚みの違いから、ゲート酸化膜９の正常な部分が絶縁破壊されても、絶縁層７が破壊されることがほとんどないことを見出した。さらに、ゲート酸化膜９の静電容量が絶縁層７の静電容量より数十倍程度大きく、定常状態では印加電圧は主にゲート酸化膜９にかかることから、ゲート酸化膜９の表面に間隔をおいて複数の第１の電極１１を形成し、シリコン支持体３を第２の電極とすることで、ゲート酸化膜９の評価を行なえる可能性があることを見出した。これらのことから、ゲート酸化膜９の表面に間隔をおいて複数の第１の電極１１を形成し、シリコン支持体３を第２の電極として、ゲート酸化膜９の評価を実際に行なう検討を重ねた結果、上記にその一例を示したように、本発明の評価方法によってゲート酸化膜の評価が可能であることを見出した。
【００２７】
このように、本実施形態のＳＯＩ基板のゲート酸化膜の評価方法では、ゲート酸化膜９の評価を行うための工程や加工は、ゲート酸化膜９の表面に間隔をおいて複数の第１の電極１１を形成する程度で済み、従来の評価方法のようにゲート酸化膜の除去や拡散層の形成、また、保護層の形成などの必要がない。したがって、ＳＯＩ基板のゲート酸化膜の評価方法を簡素化できる。
【００２８】
さらに、ＳＯＩ基板のゲート酸化膜の評価方法を簡素化できることによって、汚染や加工の失敗などが生じる確率が低くなり、誤った評価結果となる可能性が低くなるため、評価の信頼性を向上できる。加えて、評価に要する作業や時間、コストなどを低減できる。
【００２９】
ところで、従来のＳＯＩ基板のゲート酸化膜の評価方法では、シリコン層が例えば５０ｎｍ以下といったように薄い場合、拡散層が横方向に拡がり、ゲート酸化膜の表面に形成した電極の側部とシリコン層に形成した拡散層の端部とが重なり合った状態となる。そして、電極の側部と拡散層の端部とが重なり合った状態となると、測定有効面積が変わり、評価精度が低下してしまう可能性がある。さらに、拡散層のドーピング濃度に、ＳＯＩ基板のシリコン層の部分によって誤差が生じていると、このドーピング濃度の誤差が評価結果に影響してしまい、評価精度が低下してしまう可能性がある。また、従来のＳＯＩ基板のゲート酸化膜の評価方法では、ＳＯＩ基板のシリコン層が例えば５０ｎｍ以下といったように薄い場合、拡散層からなる電極の接触抵抗が大きいため、電流が取り難く測定自体が難しいという問題もある。
【００３０】
これに対して、本実施形態のＳＯＩ基板のゲート酸化膜の評価方法では、  拡散層を形成する必要がないため、これらの拡散層に起因する問題は起こり得ないことからも、評価精度を向上できる。
【図面の簡単な説明】
【００３１】
【図１】本発明を適用してなるＳＯＩ基板のゲート酸化膜の評価方法の一実施形態における電極の設置及び電圧の印加の状態を模式的に示す断面図である。
【図２】発明を適用してなるＳＯＩ基板のゲート酸化膜の評価方法により得たＩ−Ｖカーブの一例を示す図である。
【図３】本発明を適用してなるＳＯＩ基板のゲート酸化膜の評価方法により得たＳＯＩ基板の部位ごとの絶縁耐圧のマップの一例を示す図である。
【図４】本発明を適用してなるＳＯＩ基板のゲート酸化膜の評価方法により得た絶縁耐圧ごとのその絶縁耐圧を示した部位の割合の一例を示す図である。
【符号の説明】
【００３２】
１  ＳＯＩ基板
３  シリコン支持体（第２の電極）
５  シリコン層
７  絶縁層
９  ゲート酸化膜
１１  第１の電極
１３  配線
１５  電源
１７  電流計
【図１】
2005340242.tif 000003
【図２】
2005340242.tif 000004
【図３】
2005340242.tif 000005
【図４】
2005340242.tif 000006