(57)【要約】  【課題】  ＣＣＤ駆動クロックに周波数拡散クロックを使用した場合でも、ＣＣＤ出力波形の形状が変化しない構成とすることで、読取画像にスジが発生する不具合を改善可能な画像読取装置を提供すること。  【解決手段】  周波数拡散クロック発生部５０２は、発振器５０１からの基準クロックＭＣＬＫを内部で周波数拡散クロックに変換し、周波数拡散クロックからＣＣＤ５０３、ＡＦＥ５０４、Ａ／Ｄコンバータ５０５を駆動するための各種タイミング信号を生成する。ＣＣＤ駆動クロック選択部５０６は、複数のＣＣＤ駆動クロックのうち、どれを周波数拡散の無いＨ期間またはＬ期間が固定幅となるクロックとするかを選択する。周波数拡散クロック発生部５０２は、周波数拡散クロックを分周した分周クロックと分周クロックを遅延させた遅延クロックの負論理とのＡＮＤをとるなどして、Ｈ期間またはＬ期間が固定幅となるＣＣＤ駆動クロックを生成可能な構成となっている。  【選択図】  図５
2005151296.tif 000002
【特許請求の範囲】
【請求項１】
読取画像の光像を受光して受光量に応じたアナログ画像信号を出力する光電変換素子と、
基準クロックを発生させる基準クロック発生手段と、
前記基準クロック発生手段にて発生された基準クロックを周波数拡散させて周波数拡散クロックを発生させる周波数拡散クロック発生手段と、
前記周波数拡散クロック発生手段にて発生された周波数拡散クロックに同期して前記光電変換素子を駆動する複数の駆動クロックを発生させる駆動クロック発生手段と、を備え、
前記駆動クロック発生手段は、発生する複数の駆動クロックのうち、少なくとも１つををＨレベルまたはＬレベルが固定幅となる駆動クロックとすることを特徴とする画像読取装置。
【請求項２】
読取画像の光像を受光して受光量に応じたアナログ画像信号を出力する光電変換素子と、
基準クロックを発生させる基準クロック発生手段と、
前記基準クロック発生手段にて発生された基準クロックを周波数拡散させて周波数拡散クロックを発生させる周波数拡散クロック発生手段と、
前記周波数拡散クロック発生手段にて発生された周波数拡散クロックに同期して前記光電変換素子を駆動する複数の駆動クロックを発生させる駆動クロック発生手段と、
前記駆動クロック発生手段にて発生される複数の駆動クロックについて、ＨレベルまたはＬレベルを固定幅とするか否かの選択を受領する選択手段と、を備え、
前記駆動クロック発生手段は、前記選択手段にてＨレベルまたはＬレベルを固定幅とするとの選択を受領した駆動クロックをＨレベルまたはＬレベルが固定幅となる駆動クロックとすることを特徴とする画像読取装置。
【請求項３】
前記選択手段と前記駆動クロック発生手段とを、単一のＡＳＩＣ（特定用途向け集積回路）に内蔵したことを特徴とする請求項２記載の画像読取装置。
【請求項４】
前記駆動クロック発生手段は、ＨレベルまたはＬレベルが固定幅となる駆動クロックを、前記周波数拡散クロック発生手段にて発生された周波数拡散クロックから生成することを特徴とする請求項１、請求項２または請求項３記載の画像読取装置。
【請求項５】
前記駆動クロック発生手段は、ＨレベルまたはＬレベルが固定幅となる駆動クロックを、ＨレベルまたはＬレベルが固定幅となる駆動クロック以外の駆動クロックから生成することを特徴とする請求項１、請求項２または請求項３記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージスキャナ、デジタル複写機、ファクシミリ、カメラなどの画像形成装置の備える画像読取装置に関し、特にＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）駆動クロックに周波数拡散クロックを使用した場合でも、読取画像にスジが発生する不具合を改善することができる画像読取装置に関する。
【背景技術】
【０００２】
デジタル複写機などの画像形成装置への高画質化、高速化の要求に伴い、画像形成装置の備える画像読取装置においても、画像読み取り時の高画素密度化、高速化の傾向にある。
従来の画像読取装置において、画像をＣＣＤで読み取ってからデジタル画像信号にするまでの信号処理を図１を参照して説明する。
まず、原稿の画像を読み取ったＣＣＤ１０１から奇数及び偶数画素のアナログ画像信号が出力され、アナログ信号処理回路１１０に出力される。アナログ信号処理回路１１０は、サンプルホールド回路１０２、黒レベル補正回路１０３、マルチプレクス回路１０４などからなる。前記のアナログ画像信号は、それぞれサンプルホールド回路１０２でサンプルパルスによりサンプリングされて保持されることにより、連続的なアナログ画像信号となり、その後黒レベル補正回路１０３においてＣＣＤ１０１の暗出力のレベルのバラツキを補正され、増幅回路（図示せず）において各色信号の奇数、偶数画素の出力を一定レベルに合わせた後、マルチプレクス回路１０４において奇数、偶数画素の出力がマルチプレクスされて画像信号となる。この画像信号は、増幅回路（図示せず）で所定程度に増幅され、Ａ／Ｄ（アナログ／デジタル）変換回路１０５によって１０ビットのデジタル画像信号に変換される。
【０００３】
こうして得られたデジタル画像信号は、シェーディング補正回路１０６において、露光光源で照射された白基準板（図示せず）の反射光をＣＣＤ１０１で読み取ることにより所定の濃度のレベルを得て、ＣＣＤ１０１の感度バラツキや照射系の配光ムラが補正されて、所定のＩ／Ｆ（インタフェース）１０７に出力される。
ＣＣＤ１０１やその他の回路の駆動に必要なタイミング信号は、タイミング発生回路１０８で生成され、各回路に出力される。画像読取装置の各部を集中的に制御するマイコン１０９は、タイミング発生回路１０８、アナログ信号処理回路１１０、Ａ／Ｄ変換回路１０５、シェーディング補正回路１０６などの動作を制御する。
【０００４】
前記従来の画像読取装置においては、画素密度が高くなるほど、また、画像の読み取りスピードが速くなるほど、画像を読み取るＣＣＤ１０１などの光電変換素子や、その後段で光電変換素子が出力する画像信号に各種信号処理を施すアナログ信号処理回路１１０を駆動するときのクロック周波数が高くなってしまい、それに伴い電磁波の不要輻射が多くなるという不具合があった。
そこで、このような不具合を防止するため、クロック周波数を生成するのに用いる発振器の後段に周波数拡散をする部品を設けたり、発振器内部に周波数拡散機能を設けたりすることにより、周波数のピーク部分の不要輻射強度（放射ノイズ）を低減する方法が提案されている。即ち、図２のＳ１に示すようなスペクトル特性のクロック周波数は、周波数拡散器によりクロックを周波数拡散させることで図２のＳ２に示すようなスペクトル特性となり、不要輻射強度（放射ノイズ）はＳ１に比べて低減する。
【０００５】
しかし、前記従来の画像読取装置の回路構成において、アナログ系の前記タイミング発生回路１０８に周波数拡散クロックを使用すると、ＣＣＤ１０１の出力波形の変化が原因で、同一濃度のレベルの画像を読み取った場合でも画像信号のレベルが１ライン中で周期的に変動し、レベルの高低が発生してしまった。この現象について、図３を参照して説明する。
従来より、ＣＣＤ駆動クロックとして、発振精度が５０ｐｐｍ、１００ｐｐｍといった高精度の基準クロックから生成することが一般的であるが、不要輻射強度の不具合への対策で周波数拡散を行った場合には、図３下図に示すように横軸を時間、縦軸を周波数とすると、時間経過と共に周波数が変化することになる。即ち、基準クロックの周波数（基準周波数）を中心として、±０．５％、±１．０％といった所定の幅で滑らかに周波数が推移するように構成されている。図３下図に示すように、規則正しい周波数拡散周期（変調周期）をもっており、基準周波数に対してクロック周期が短くなる方向（高周波側：＋側）へ所定の変調幅分変化した後は、同じ特性カーブに沿ってクロック周期が長くなる方向（低周波側：−側）へ所定の変調幅分変化するといった変調サイクルを繰り返し、基準周波数に戻る。これにより、変調周期の１／２毎に基準周波数と位相があうタイミングが発生することになる。
図３上図は、この変調周期に対する画像レベルの変動を示しており、横軸を時間、縦軸を画像レベルとした場合、変調周期に同期して画像レベルが変動する。
【０００６】
図３には、１ライン中での画像レベルの変動を示したが、これを何ラインも繰り返していると、結果として図４に示すようにレベルの高低がスジとして読取画像に細かく表われ、人間の目にはモアレ状になって見えてくるという不具合となる。図４を参照すると、各ラインのレベルが高い部分を結んだ直線と、レベルの低い部分を結んだ直線上にスジが発生する。そこで、このような不具合を防止するための技術が、下記の特許文献に開示されている。
【０００７】
【特許文献１】特開２０００−１３８８０５公報
【特許文献２】特開２０００−２２４３９２公報
【０００８】
特許文献１は、読取画像にスジが発生する原因は、ＣＣＤ駆動クロックによりＣＣＤから出力されるアナログ画像信号が、１クロック後の拡散幅のクロックでサンプリングされることにあると述べ、ＣＣＤ駆動クロックとサンプリングクロックを同じ拡散幅のクロックとする装置を記載している。
【０００９】
特許文献２は、読取画像にスジが発生する原因は、ＣＣＤ出力の遅延時間は一定であることから、ＣＣＤ出力をサンプリングする位置がサンプリングクロックを周波数拡散していることでずれることにあると述べ、ＣＣＤ駆動クロックの最終段クロックを遅延させたものをサンプリングクロックにすることでＣＣＤ出力開始から常に一定時間経過した後のデータをサンプリングする装置を記載している。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１及び特許文献２においては、ＣＣＤ駆動クロックの周期が変動すればＣＣＤ出力波形自体の形状が変化することから、特許文献１のようにＣＣＤ駆動クロックとサンプリングクロックの拡散幅を合わせただけでは、また、特許文献２のようにＣＣＤ出力開始から常に一定時間経過した後のデータをサンプリングするだけでは、読取画像に発生するスジを安定して除去することはできない。
【００１１】
ここで、読取画像にスジが発生するという前記不具合の発生原因は、ＣＣＤ出力波形が変動することであることから、ＣＣＤ駆動クロックに周波数拡散クロックを使用した場合のＣＣＤ出力波形への影響について説明する。
ＣＣＤ駆動クロックには、最終段バッファリセットクロックであるＲＳクロック、ＤＣオフセットレベルへのクランプクロックであるＣＰクロックがある。ＲＳクロックがＨレベルでアクティブとすると、周波数拡散によりＨ期間幅（Ｈレベルの幅）が変化することにより、ＣＣＤ出力のリセット期間出力レベルが変動する。ＣＰクロックがＨレベルでアクティブとすると、周波数拡散によりＨ期間幅が変化することにより、ＣＣＤ出力のＤＣオフセット電位レベルが変動する。
また、ＣＣＤ駆動クロックには、シフトレジスタ転送クロックであるφ１、φ２クロックがあり、このφ１、φ２クロックは、２つの信号のレベル差でＣＣＤ内部のシフトレジスタの電荷を転送する。φ１、φ２クロックのエッジが交差する部分をクロスポイントと呼んでおり、このクロスポイント間の幅が変化することにより、ＣＣＤ出力波形が変動する。
また、ＣＣＤ駆動クロックには、最終段転送クロックであるφ２Ｂクロックがあり、このφ２Ｂクロックの立ち下がりまたは立ち上がりに同期して、ＣＣＤからアナログ電圧が出力される。立ち下がり出力の場合は周波数拡散によりＨ期間幅が変化すると、また、立ち上がり出力の場合は周波数拡散によりＬ期間幅が変化すると、ＣＣＤ出力波形が変動する。
【００１２】
前述の通り、読取画像にスジが発生するという前記不具合の発生原因は、ＣＣＤ出力波形が変動することであるが、ＣＣＤ出力波形が変動する主要因は、システム構成、光電変換素子によって異なる。ＣＣＤ出力波形が変動する主要因には、例えば、ＣＰクロックのＨ期間が変化することによる場合、ＲＳクロックのＨ期間が変化することによる場合、またはＣＰクロック、ＲＳクロック以外のＣＣＤ駆動クロックによる場合などが挙げられる。
これにより、ＣＣＤを駆動するタイミング信号の少なくとも１つをＨ期間またはＬ期間が固定幅となるタイミング信号とすることで、前記不具合を改善することが可能となる。この場合、当然ながら、ＣＣＤ駆動クロックのうち、どれを周波数拡散クロックとし、どれをＨ期間またはＬ期間が固定幅となるクロックとするかを、任意に選択可能とすることが望ましい。通常、ＣＣＤ駆動端子容量としては、シフトレジスタの電荷転送用クロック端子であるφ１、φ２クロック端子の容量は大きな値であり、ＲＳ、ＣＰ、φ２Ｂクロック端子の容量は小さな値となっていることが多い。容量の大きな端子を高周波で駆動する場合、放射ノイズのレベルが悪化する度合いは大きくなる。このことからも、ＣＣＤ駆動クロックのうち、どれを周波数拡散クロックとし、どれをＨ期間またはＬ期間が固定幅となるクロックとするかを、選択可能とすることが望まれる。
【００１３】
そこで、本発明の第１の目的は、ＣＣＤ駆動クロックに周波数拡散クロックを使用した場合でも、ＣＣＤ出力波形の形状が変化しない構成とすることで、読取画像にスジが発生する不具合を改善することができる画像読取装置を提供することである。
また、本発明の第２の目的は、ＣＣＤ駆動クロックに周波数拡散クロックを使用するか、それともＨ期間またはＬ期間が固定幅となるクロックを使用するかを選択することができる画像読取装置を提供することである。
また、本発明の第３の目的は、低コストにて読取画像にスジが発生する不具合を改善することができる画像読取装置を提供することである。
【課題を解決するための手段】
【００１４】
請求項１記載の発明は、読取画像の光像を受光して受光量に応じたアナログ画像信号を出力する光電変換素子と、基準クロックを発生させる基準クロック発生手段と、前記基準クロック発生手段にて発生された基準クロックを周波数拡散させて周波数拡散クロックを発生させる周波数拡散クロック発生手段と、前記周波数拡散クロック発生手段にて発生された周波数拡散クロックに同期して前記光電変換素子を駆動する複数の駆動クロックを発生させる駆動クロック発生手段と、を備え、前記駆動クロック発生手段は、発生する複数の駆動クロックのうち、少なくとも１つををＨレベルまたはＬレベルが固定幅となる駆動クロックとすることにより、前記第１の目的を達成する。
【００１５】
請求項２記載の発明は、読取画像の光像を受光して受光量に応じたアナログ画像信号を出力する光電変換素子と、基準クロックを発生させる基準クロック発生手段と、前記基準クロック発生手段にて発生された基準クロックを周波数拡散させて周波数拡散クロックを発生させる周波数拡散クロック発生手段と、前記周波数拡散クロック発生手段にて発生された周波数拡散クロックに同期して前記光電変換素子を駆動する複数の駆動クロックを発生させる駆動クロック発生手段と、前記駆動クロック発生手段にて発生される複数の駆動クロックについて、ＨレベルまたはＬレベルを固定幅とするか否かの選択を受領する選択手段と、を備え、前記駆動クロック発生手段は、前記選択手段にてＨレベルまたはＬレベルを固定幅とするとの選択を受領した駆動クロックをＨレベルまたはＬレベルが固定幅となる駆動クロックとすることにより、前記第２の目的を達成する。
【００１６】
請求項３記載の発明は、請求項２記載の画像読取装置において、前記選択手段と前記駆動クロック発生手段とを、単一のＡＳＩＣ（特定用途向け集積回路）に内蔵したことにより、前記第３の目的を達成する。
【００１７】
請求項４記載の発明は、請求項１、請求項２または請求項３記載の画像読取装置において、前記駆動クロック発生手段は、ＨレベルまたはＬレベルが固定幅となる駆動クロックを、前記周波数拡散クロック発生手段にて発生された周波数拡散クロックから生成することにより、前記第１の目的を達成する。
【００１８】
請求項５記載の発明は、請求項１、請求項２または請求項３記載の画像読取装置において、前記駆動クロック発生手段は、ＨレベルまたはＬレベルが固定幅となる駆動クロックを、ＨレベルまたはＬレベルが固定幅となる駆動クロック以外の駆動クロックから生成することにより、前記第１の目的を達成する。
【発明の効果】
【００１９】
請求項１記載の画像読取装置によれば、光電変換素子を駆動するタイミング信号（駆動クロック）の少なくとも１つをＨレベルまたはＬレベルが固定幅となる駆動クロックとすることで、読取画像に発生するスジを改善または低減することができる。
【００２０】
請求項２記載の画像読取装置によれば、光電変換素子を駆動するタイミング信号（駆動クロック）のうち、どれを周波数拡散の有る周波数拡散クロックとし、どれを周波数拡散の無いＨレベルまたはＬレベルが固定幅となるクロックとするかを任意に選択可能とすることで、放射ノイズ対策と出力画像品質との関係にフレキシブルに対応することができる。また、選択内容に応じて周波数拡散の無いＨレベルまたはＬレベルが固定幅となる駆動クロックとすることで、読取画像に発生するスジを改善または低減することができる。また、選択内容に応じて全ての駆動クロックを周波数拡散の有る周波数拡散クロックとすることも、全ての駆動クロックを周波数拡散の無いＨレベルまたはＬレベルが固定幅となるクロックとすることもできる。
【００２１】
請求項３記載の画像読取装置によれば、光電変換素子を駆動するタイミング信号（駆動クロック）のうち、どれを周波数拡散の有る周波数拡散クロックとし、どれを周波数拡散の無いＨレベルまたはＬレベルが固定幅となるクロックとするかの選択手段と、駆動クロックを発生する駆動クロック発生手段とを、単一のＡＳＩＣ（特定用途向け集積回路）に内蔵することにより、低コストにて読取画像に発生するスジを改善または低減することができる。
【００２２】
請求項４記載の画像読取装置によれば、ＨレベルまたはＬレベルが固定幅となる駆動クロックを、前記周波数拡散クロック発生手段にて発生された周波数拡散クロックから生成することにより、読取画像に発生するスジを改善または低減することができる。
【００２３】
請求項５記載のＨレベルまたはＬレベルが固定幅となる駆動クロックを、ＨレベルまたはＬレベルが固定幅となる駆動クロック以外の駆動クロックから生成することにより、読取画像に発生するスジを改善または低減することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の好適な実施の形態について、図５から図８を参照して詳細に説明する。
図５は、本発明の実施の形態に係る画像読取装置の備えるタイミング発生回路の構成を示したブロック図である。
図５を参照すると、タイミング発生回路は、発振器５０１、周波数拡散クロック発生部５０２及びＣＣＤ駆動クロック選択部５０６を備えており、ＣＣＤ５０３、アナログ処理ＡＳＩＣ５０４（以後ＡＦＥ５０４と記載）及びＡ／Ｄコンバータ５０５への各種タイミング信号を出力する。ＡＦＥ５０４は、図１のアナログ信号処理回路１１０と等価である。
発振器５０１は、発振精度の高い水晶発振器または水晶振動子であり、一定周期で発振を繰り返し、基準クロックＭＣＬＫを生成する。
周波数拡散クロック発生部５０２は、発振器５０１からのＭＣＬＫを内部で周波数拡散クロックに変換し、この周波数拡散クロックからＣＣＤ５０３へのＣＣＤ駆動クロックとしてシフトレジスタ転送クロックであるφ１とφ２、最終段転送クロックφ２Ｂ、最終段バッファリセットクロックＲＳ及びＤＣオフセットレベルへのクランプクロックＣＰを、ＡＦＥ５０４へのサンプルホールドクロックＳＨＤ及びＡＦＥ５０４の入力オフセット電位へのクランプクロックＣＬＰＩＮを、Ａ／Ｄコンバータ５０５へのＡＤ変換クロックＡＤＣＬＫを生成する。なお、従来より採用されているスペクトラム拡散クロック発生ＩＣ（集積回路）であるＳＳＦＴＧ（Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｆｒｅｑｕｅｎｃｙ  Ｔｉｍｉｎｇ  Ｇｅｎｅｒａｔｉｏｎ）Ｗ１８０などを周波数拡散クロック発生部５０２に備えることで、発振器５０１からのＭＣＬＫを±１．０％の範囲で周波数変調させて周波数拡散クロックを得ることができる。
【００２５】
また、周波数拡散クロック発生部５０２は、上記ＣＣＤ駆動クロックのうち、少なくとも１つ以上のＣＣＤ駆動クロックを、周波数拡散の無いＨ期間またはＬ期間が固定幅となるクロックとすることが可能な構成となっている。このＣＣＤ駆動クロック生成に関する周波数拡散クロック発生部５０２の内部構成については後述する。
ＣＣＤ駆動クロック選択部５０６は、ＣＣＤ駆動クロックのうち、どれをＨ期間またはＬ期間が固定幅となるクロックとするかを選択する。このＣＣＤ駆動クロック選択部５０６は、例えば、周波数拡散クロック発生部５０２内部にレジスタを設け、外部からシリアルまたはパラレルデータバスでクロックの選択を可能としたり、ＣＣＤ駆動クロックの個数分の入力を用意し、入力信号レベルでクロックの選択を可能とするなどの方法が考えられる。周波数拡散クロック発生部５０２は、ＣＣＤ駆動クロック選択部５０６にてＨ期間またはＬ期間が固定幅となるクロックとするとの選択を受けたＣＣＤ駆動クロックを周波数拡散の無いクロックとして生成し、その他のＣＣＤ駆動クロックを周波数拡散クロックとして生成する。
当然ながら、ＣＣＤ駆動クロック選択部５０６を設けない場合には、ＣＣＤ駆動クロックのうち、どれを周波数拡散の有る周波数拡散クロックとし、どれを周波数拡散の無いＨ期間またはＬ期間が固定幅となるクロックとするかを周波数拡散クロック発生部５０２内部で固定とする構成をとってもよい。
【００２６】
ここで、ＣＣＤ駆動クロック生成に関する周波数拡散クロック発生部５０２の内部構成として、ＣＣＤ駆動クロックのうちＣＰクロックを生成するＣＰクロック生成回路について図６及び図７を参照して説明する。
図６は、ＣＰクロック生成回路の例を示した図であり、図７は、そのタイミングチャートである。図７のタイミングチャートにおいて、基準クロックとは発振器５０１からの基準クロックＭＣＬＫのことであり、ＭＣＬＫは回路内部で周波数拡散クロック（図中は拡散クロック）となる。このＣＰクロック生成回路の例では、基準クロック４周期でＣＣＤ５０３の駆動クロックタイミングの１周期とし、拡散クロックを４分周したクロックがＣＰ＿１として生成される。ＣＰ＿１は、図６のＤＬ（ディレイ素子）を通ることでｔ１遅れてＣＰ＿２となる。そして、ＣＰ＿１とＣＰ＿２の負論理とのＡＮＤをとることで、Ｈ期間がｔ１固定のＣＰ信号が生成される。
ＤＬ（ディレイ素子）としてはディレイラインなどを使用できるが、信号を遅延させることが可能な部品であれば特に規定はなく使用可能である。また、図示してはいないが、ＣＰ＿１とＣＰ＿２の負論理とのＡＮＤ出力（Ｈ期間がｔ１固定のＣＰ信号）の負論理をとることで、Ｌ期間がｔ１固定のＣＰ信号を生成することもできる。
【００２７】
更に、ＣＣＤ駆動クロック生成に関する周波数拡散クロック発生部５０２の内部構成として、ＣＣＤ駆動クロックのうちＲＳクロックを生成するＲＳクロック生成回路について図８及び図９を参照して説明する。
図８は、ＲＳクロック生成回路の例を示した図であり、図９は、そのタイミングチャートである。図９のタイミングチャートにおいて、基準クロックとは発振器５０１からの基準クロックＭＣＬＫのことであり、ＭＣＬＫは回路内部で周波数拡散クロック（図中は拡散クロック）となる。このＲＳクロック生成回路の例では、基準クロック４周期でＣＣＤ５０３の駆動クロックタイミングの１周期とし、拡散クロックを４分周したクロックであるＣＰクロックをＤＬ（ディレイ素子）を通すことでｔ２遅らせたクロックがＲＳ＿１として生成される。そして、ＲＳ＿１の負論理とＣＰとのＡＮＤをとることで、Ｈ期間がｔ２固定のＲＳ信号が生成される。
ＤＬ（ディレイ素子）としてはディレイラインなどを使用できるが、信号を遅延させることが可能な部品であれば特に規定はなく使用可能である。また、図示してはいないが、ＲＳ＿１の負論理とＣＰとのＡＮＤ出力（Ｈ期間がｔ２固定のＲＳ信号）の負論理をとることで、Ｌ期間がｔ２固定のＲＳ信号を生成することもできる。
【００２８】
以上、ＣＣＤ駆動クロックのうち、ＣＰクロックとＲＳクロックについて、Ｈ期間またはＬ期間が固定幅となるクロック生成方法について図６〜図９を参照して説明したが、同様の方法で、φ１クロック、φ２クロック及びφ２Ｂクロックについても、Ｈ期間またはＬ期間が固定幅となるクロックとして生成することが可能である。
【００２９】
ところで、図５に示したタイミング発生回路のうち、周波数拡散クロック発生部５０２とＣＣＤ駆動クロック選択部５０６とを、１つのＡＳＩＣ（特定用途向け集積回路）に内蔵することで、ＣＣＤ駆動クロックのうち、どれを周波数拡散の有る周波数拡散クロックとし、どれを周波数拡散の無いＨ期間またはＬ期間が固定幅となるクロックとするかの選択と、この選択に応じたＣＣＤ駆動クロックの生成とを低コストにて実現することができる。
【００３０】
また、ＣＣＤ駆動クロック選択部５０６について補足すると、前述の通りＣＣＤ駆動クロックの個数分の入力信号により、全てのＣＣＤ駆動クロックを周波数拡散の有る周波数拡散クロックとする選択も可能であり、また、全てのＣＣＤ駆動クロックを周波数拡散の無いＨ期間またはＬ期間が固定幅となるクロックとする選択も可能である。この選択内容に応じて、周波数拡散クロック発生部５０２は、ＣＣＤ駆動クロックを周波数拡散の有る周波数拡散クロックとして生成したり、周波数拡散の無いＨ期間またはＬ期間が固定幅となるクロックとして生成したりする。
このように、全てのＣＣＤ駆動クロックについて、周波数拡散の無いＨ期間またはＬ期間が固定幅となるクロックとするか否かを任意に選択可能とすることで、放射ノイズ対策と出力画像品質との関係にフレキシブルに対応することができる。
【図面の簡単な説明】
【００３１】
【図１】画像をＣＣＤで読み取ってからデジタル画像信号にするまでの信号処理を説明するための図である。
【図２】不要輻射強度（放射ノイズ）の低減効果を示したグラフである。
【図３】基準クロックを周波数拡散させたときの変調周期と変調周期に対する画像レベル変動を示した図である。
【図４】基準クロックを周波数拡散させたときの画像レベル変動を複数ライン分示した図である。
【図５】本発明の実施の形態に係る画像読取装置の備えるタイミング発生回路の構成を示したブロック図である。
【図６】ＣＰクロック生成回路の例を示した図である。
【図７】図６のＣＰクロック生成回路のタイミングチャートである。
【図８】ＲＳクロック生成回路の例を示した図である。
【図９】図８のＲＳクロック生成回路のタイミングチャートである。
【符号の説明】
【００３２】
１０１  ＣＣＤ
１０２  サンプルホールド回路
１０３  黒レベル補正回路
１０４  マルチプレクス回路
１０５  Ａ／Ｄ変換回路
１０６  シェーディング補正回路
１０７  Ｉ／Ｆ
１０８  タイミング発生回路
１０９  マイコン
１１０  アナログ信号処理回路
５０１  発振器
５０２  周波数拡散クロック発生部
５０３  ＣＣＤ
５０４  アナログ処理ＡＳＩＣ（ＡＦＥ）
５０５  Ａ／Ｄコンバータ
５０６  ＣＣＤ駆動クロック選択部
【図１】
2005151296.tif 000003
【図２】
2005151296.tif 000004
【図３】
2005151296.tif 000005
【図４】
2005151296.tif 000006
【図５】
2005151296.tif 000007
【図６】
2005151296.tif 000008
【図７】
2005151296.tif 000009
【図８】
2005151296.tif 000010
【図９】
2005151296.tif 000011