(57)【要約】【課題】  通信機器の小型化、薄型化、低コスト化が可能で、回路部品のより一層の集積化を行うことができ、また今後のより一層の高周波化にも対応することができるようにする。【解決手段】  この発明の高周波回路基板１は、プリント配線基板の伝送線路４上に少なくとも高周波回路８を有し、この高周波回路８は、プリント配線基板の伝送線路４上に形成されたセラミック膜層８１と、そのセラミック膜層８１上に形成された高周波回路８２と、を備えることを特徴としている。【選択図】  図１ 
2005294767.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線基板上に少なくとも高周波回路を有する高周波回路基板において、
上記プリント配線基板上に形成されたセラミック膜層と、
上記セラミック膜層上に形成された高周波回路と、
を備えることを特徴とする高周波回路基板。
【請求項２】
上記セラミック膜層はアルミナからなる、請求項１に記載の高周波回路基板。
【請求項３】
上記セラミック膜層はプリント配線基板表面の銅配線上に形成されている、請求項１または２に記載の高周波回路基板。
【請求項４】
上記セラミック膜層はエアロゾルデポジション法により形成されている、請求項１から３の何れかに記載の高周波回路基板。
【請求項５】
上記セラミック膜層は膜厚が５μｍ以上である、請求項２に記載の高周波回路基板。
【請求項６】
上記高周波回路は最表面が銅からなるマイクロストリプフィルタである、請求項１から５の何れかに記載の高周波回路基板。
【請求項７】
上記マイクロストリプフィルタはアルミと金と銅を順に積層してなる、請求項６に記載の高周波回路基板。
【請求項８】
上記セラミック膜層と高周波回路とからなる層を３次元的に積層させた、請求項１から７の何れかに記載の高周波回路基板。
【請求項９】
プリント配線基板上に少なくとも高周波回路を有する高周波回路基板の作製方法において、
上記プリント配線基板の銅配線上に、エアロゾルデポジション法によりアルミナからなるセラミック膜層を室温で５μｍ以上の厚さで形成し、
上記セラミック膜層上に電解メッキ法により高周波回路を形成する、
ことを特徴とする高周波回路基板の作製方法。
【請求項１０】
上記高周波回路はマイクロストリプフィルタであり、
上記マイクロストリプフィルタは、
先ずセラミック膜層上にアルミ薄膜を下地として形成し、
次にレジスト層のコーティング、露光を経て、その全表面に金薄膜を形成し、  その後レジスト層からのリフトオフで残った金薄膜からなるパターン上に電解メッキ法により銅を積層させ、
パターン以外の領域の下地を湿式エッチングで除去してなる、
請求項９に記載の高周波回路基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線基板上に少なくとも高周波回路を有する高周波回路基板およびその作製方法に関するものである。
【背景技術】
【０００２】
携帯電話をはじめ無線通信用機器は、音声、文字、映像などのデータを送受信するために、先ずそのデータを電気的信号に変換する。この信号は低周波領域（ｋＨｚ〜ＭＨｚ）であってベースバンド（基底帯域）という。この信号はアンテナを通じて送るために、キャリア周波数（ＧＨｚ帯域：ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ））に乗せて電磁波として放出しなければならない。したがって、送受信の時はこの二つの信号の変換が行われるが、ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ、中間周波数）という周波数を用いて変復調をした方が雑音等に対して優れた特性が得られる。
【０００３】
図１３は携帯電話端末機のブロック図、図１４は携帯電話端末機の回路部品が実装された様子を示す図である。これらの図に示したような無線通信用機器を実際に作製するためには、プリント配線基板上においてＲＦ部（高周波回路部）に対してＩＦ部やベースバンド部を分ける必要がある。
【０００４】
すなわち、ＲＦ部は、一般のプリント配線基板上に作製すると、例えば配線がアンテナとして機能してしまうため、ＩＦ部やベースバンド部に干渉しその特性を悪化させてしまう。このため、ＲＦ部をモジュール化し、そのモジュール化したＲＦ部をプリント配線基板上に搭載し、ＩＦ部やベースバンド部との干渉を回避するようにしている（例えば、下記の非特許文献１参照）。
【０００５】
ところで、高周波回路はLow Temperature Co-fired Ceramics（LTCC）やPolymer Compositeといった３次元的に回路を構成することによって、高周波化や小型化の実現に向けて活発に研究・開発が行われている。電子機器の高機能性、すなわちいつでもどこでも大量の情報へのアクセスができるようなデバイスの要求が高まっている。その中、高性能の能動素子の集積化が小型化に寄与しているが、その周辺の受動素子の数が急激に増加してきて、電子機器の小型化には受動素子を集積化する技術が不可欠になっている。その技術がLTCCやPolymer Compositeである。そして、この技術は主に高周波部だけをモジュール化することによって現在の問題点を解決しようとしている。電子機器、例えば、携帯電話はプリント配線基板をベースとし、その上に図１４に示したように高周波部のモジュールと低周波部のチップ部品とを実装している。
【０００６】
図１５は従来の高周波回路基板の縦断面図である。図において、従来の高周波回路基板１０１は、誘電体層１０２と、その誘電体層１０２の一方の面に形成されたグランド電極１０３と、他方の面に形成された伝送線路１０４とを備えたプリント配線基板を用いて作製されている。すなわち、伝送線路１０４上に抵抗１０５、インダクター１０６、コンデンサー１０７等の各種の回路部品が搭載されている。また、この伝送線路１０４上にはモジュール化されたＲＢ部１０８が搭載されている。
【０００７】
しかし、上記のようにモジュール化したＲＦ部をプリント配線基板上に搭載していると、モジュール化のためにコストが高くなり、またプリント配線基板上にＲＦ部のための大きなスペースが必要となる。したがって、携帯電話等の通信機器の小型化、薄型化、低コスト化という要請に応えることができず、また回路部品のより一層の集積化が困難となるという問題点を有していた。
【０００８】
また、従来のプリント配線基板の誘電体層として、通常ＦＲ−４（Ｐｏｌｙｍｅｒ系）が用いられているが、この材料は１ＧＨｚ以上の周波数では不安定になり１０ＧＨｚ以上の高周波では使用できず、今後のより一層の高周波化に対応できないという問題点も有していた。
【非特許文献１】Clemens C. W. Ruppel, Leonhard Reindl and Robert Weigel, “SAW Devices and Their Wireless Communications Applications”, IEEE Microwave Magazine, pp.65-71, June 2002.
【発明の開示】
【発明が解決しようとする課題】
【０００９】
この発明は上記に鑑み提案されたもので、通信機器の小型化、薄型化、低コスト化が可能で、回路部品のより一層の集積化を行うことができ、また今後のより一層の高周波化にも対応することができる高周波回路基板およびその作製方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１に記載の発明は、プリント配線基板上に少なくとも高周波回路を有する高周波回路基板において、上記プリント配線基板上に形成されたセラミック膜層と、上記セラミック膜層上に形成された高周波回路と、を備えることを特徴としている。
【００１１】
また、請求項２に記載の発明は、上記した請求項１に記載の発明の構成に加えて、上記セラミック膜層はアルミナからなる、ことを特徴としている。
【００１２】
また、請求項３に記載の発明は、上記した請求項１または２に記載の発明の構成に加えて、上記セラミック膜層はプリント配線基板表面の銅配線上に形成されている、ことを特徴としている。
【００１３】
また、請求項４に記載の発明は、上記した請求項１から３の何れかに記載の発明の構成に加えて、上記セラミック膜層はエアロゾルデポジション法により形成されている、ことを特徴としている。
【００１４】
また、請求項５に記載の発明は、上記した請求項２に記載の発明の構成に加えて、上記セラミック膜層は膜厚が５μｍ以上である、ことを特徴としている。
【００１５】
また、請求項６に記載の発明は、上記した請求項１から５の何れかに記載の発明の構成に加えて、上記高周波回路は最表面が銅からなるマイクロストリプフィルタである、ことを特徴としている。
【００１６】
また、請求項７に記載の発明は、上記した請求項６に記載の発明の構成に加えて、上記マイクロストリプフィルタはアルミと金と銅を順に積層してなる、ことを特徴としている。
【００１７】
また、請求項８に記載の発明は、上記した請求項１から７の何れかに記載の発明の構成に加えて、上記セラミック膜層と高周波回路とからなる層を３次元的に積層させた、ことを特徴としている。
【００１８】
また、請求項９に記載の発明は、プリント配線基板上に少なくとも高周波回路を有する高周波回路基板の作製方法において、上記プリント配線基板の銅配線上に、エアロゾルデポジション法によりアルミナからなるセラミック膜層を室温で５μｍ以上の厚さで形成し、上記セラミック膜層上に電解メッキ法により高周波回路を形成する、ことを特徴としている。
【００１９】
また、請求項１０に記載の発明は、上記した請求項９に記載の発明の構成に加えて、上記高周波回路はマイクロストリプフィルタであり、上記マイクロストリプフィルタは、先ずセラミック膜層上にアルミ薄膜を下地として形成し、次にレジスト層のコーティング、露光を経て、その全表面に金薄膜を形成し、その後レジスト層からのリフトオフで残った金薄膜からなるパターン上に電解メッキ法により銅を積層させ、パターン以外の領域の下地を湿式エッチングで除去してなる、ことを特徴としている。
【発明の効果】
【００２０】
この発明では、プリント配線基板上に形成したセラミック膜層に高周波回路を形成するようにしたので、高周波回路のモジュール化が不要となり、高周波回路基板の小型化、薄型化、低コスト化を行うことができる。また小型化できるので、回路部品のより一層の集積化を行うことができる。さらにセラミック膜層、例えばアルミナからなるセラミック膜層上に高周波回路を形成するので、より一層の高周波化に対応することができ、２０ＧＨｚ以上の高周波であっても対応可能となる。
【発明を実施するための最良の形態】
【００２１】
以下にこの発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
図１はこの発明の高周波回路基板の説明図である。この発明の高周波回路基板１は、図に示すように、誘電体層２と、その誘電体層２の一方の面に形成されたグランド電極３と、他方の面に形成された伝送線路４とを備えた、単層または多層のプリント配線基板を用いて作製されている。すなわち、プリント配線基板の伝送線路４上に抵抗５、インダクター６、コンデンサー７等の各種の回路部品が搭載され、またこの伝送線路４上にこの発明に係るＲＢ部（高周波回路部）８が形成されている。ここで、誘電体層２は例えばガラスエポキシやＦＲ−４からなり、グランド電極３および伝送線路４は、導体（例えば銅）で形成されている。
【００２３】
上記のＲＦ部８は、伝送線路４上に形成されたセラミック膜層８１と、そのセラミック膜層８１上に形成された高周波回路８２とを備えている。
【００２４】
セラミック膜層８１は、エアロゾルデポジション法（ＡＤ法）により室温〜３００℃の低温で形成された層であり、例えば厚さ５０μｍ以下の厚さのアルミナからなる層である。
【００２５】
また高周波回路８２は、ここではマイクロストリプフィルタであるとして説明するが、この高周波回路８２としては、マイクロストリプフィルタの他に、位相器（phase shifter）、結合器（coupler）、アンテナ（antenna）、アンテナスイッチ（antenna switch）、共振器（resonator）、分配器、分岐器などのあらゆる高周波回路素子が適用可能である。
【００２６】
ところで、情報通信機器の中には数多くのフィルタが必要であるが、代表的なフィルタとしては誘電体フィルタ、チップ多層ＬＣフィルタ、マイクロストリプフィルタ、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタ、そしてＦＢＡＲ（Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ）フィルタなどが挙げられる。しかし、これらのフィルタは１０ＧＨｚ以上の帯域での小型化、プリント配線板への集積化には限界に向かっている。誘電体フィルタは３ＧＨｚ以下におけるほとんどの無線通信システムでＲＦ部のキーパーツとして使われているが、１０００℃を超える高温焼成を要するためプリント配線基板への集積化ができない。チップ多層ＬＣフィルタも同様である。ＳＡＷフィルタはＩＤＴ（Ｉｎｔｅｒ  Ｄｉｇｉｔａｌ  Ｔｒａｎｄｕｃｅｒ）の電極の間の寸法を微細化することにより高周波化が可能であるが、５ＧＨｚがその限界である。ＦＢＡＲフィルタはシリコン基板上に作製できるためアンプなどの能動素子とのモノリシックが可能であるが、厚み制御の問題により１０ＧＨｚ以上のフィルタの作製が困難である。
【００２７】
これらのフィルタに対してマイクロストリプフィルタはアルミナ基板を用いることで数１０ＧＨｚまでフィルタの作製が可能である。本発明はこの点に着目し、現在幅広く使用されているプリント配線基板（ＰＣＢ）をベースにして、そのプリント配線基板上に優れた高周波特性を持ち、熱導電率の良いアルミナからなるセラミック膜層８１を室温で形成するようにし、そのアルミナ膜層８１上に、マイクロストリプフィルタ８２を形成している。
【００２８】
そして、以下の説明ではマイクロストリプフィルタの内、マイクロストリプヘアピン型バンドパスフィルタ（microstrip hairpin band pass filter）を取り上げる。ヘアピン型フィルタはエッジカップル（edge-coupled）型フィルタが基本であるが、図２に示すように、Ｕ字の形にすることによって長さを短縮でき、フィルタ寸法のアスペクト比を著しく改善することができ、より一層小型化に寄与することができるようになる。
【００２９】
図３はアルミナ膜層の膜厚をパラメータとしたときのフィルタ特性のシミュレーション結果を示す図である。横軸は周波数、縦軸は伝達特性（Ｓ２１）である。中心周波数が１０ＧＨｚであるヘアピン型のマイクロストリプフィルタ８２の作製を行った。誘電体であるアルミナ膜層８２の膜厚をパラメータとしたときのフィルタ特性を、電磁界解析シミュレーションにより求めた。その結果図３が得られ、アルミナ膜層８１が２０μｍ以上あれば、その上に形成されるヘアピン型マイクロストリプフィルタ８２が良好なフィルタ特性を示すことが分かった。また、マイクロストリプフィルタ以外の他の高周波回路を形成する場合は、アルミナ膜層８１の厚みは５μｍ以上であればよいことが分かった。
【００３０】
次にマイクロストリプフィルタ８２の作製手順を説明する。
【００３１】
図４はマイクロ
ストリプフィルタの作製手順を示す図である。この実施形態では、最表面が銅（Ｃｕ）からなるマイクロストリプフィルタ８２をパターンメッキ法に従って作製した。Ｃｕのメッキ法には電解メッキ法と無電解メッキ法がある。Ｃｕを無電解メッキ法で作製する際にはホルムアルデヒド（formaldehyde）という還元剤を使用するが発癌性物質であり、環境保護規制のための排水施設などが必要となり、Ｃｕの無電解メッキは高価な工程になる。そこで工業化に向いている安価なＣｕ電解メッキ法を採用することにした。また、ヘアピン型マイクロストリプフィルタ８２を作製するためには、図２に示すように、導体部８２ａを離れ小島の形状で作製する必要があり、この形状を作製するのに適しているパターンメッキ法に着目して作製手順を確立した。
【００３２】
先ず図４（ａ）において、銅（純度９９．９９９％）からなる伝送線路４上にエアロゾルデポジション法により室温で厚さ２８μｍの厚さのアルミナ膜層８１を形成し、そのアルミナ膜層８１の表面を１μｍのＡｌ２Ｏ３粉末を用いて鏡面研磨を行った。
【００３３】
基板洗浄後、アルミナ膜層８１上に下地金属としてアルミニウム（Ａｌ）の薄膜を形成した。すなわちＡｌ（純度：９９．９９９％）をターゲットとして用い、ＲＦマグネトロンスパッタ装置によりＡｌ膜を２００ｎｍ成膜した。スパッタリングは、３×１０−７ｔｏｒｒまで真空に引いたあと、流量５．７ｓｃｃｍのＡｒガスを流入し、３×１０−２ｔｏｒｒの真空度で、１００ＷのＲＦｐｏｗｅｒで２０分間行った。
【００３４】
下地金属にＡｌを選択したのは下記の経緯によるものである。すなわちパターンメッキ法では、最後の工程（図４（ｉ））で下地金属をエッチングし、アルミナ膜層８１との接続を除去する必要があるが、安価なウェットエッチングを行うためには、伝送線路４のＣｕが反応しないエッチング液を用いて下地金属膜のみを選択的にエッチングしなければならない。なお、下地金属膜を作製するためにスパッタ法を用いている。
【００３５】
最初、下地金属としてＡｕを用いた。電解メッキによるＣｕ層としては良質な膜が得られたものの、Ｃｕとは反応せずＡｕのみ選択的に反応するようなエッチング液はなかった。次に、下地金属としてＡｌを用いたが、アルカリ溶液でエッチングされるためＣｕに対してＡｌだけを選択的にエッチングすることはできるものの、Ａｌ上にはＣｕ層のメッキができなかった。密着性において優れたＴｉを用いた場合は、電解メッキはできるが、Ｃｕの膜質が悪く、エッチングについても選択的な除去は困難であった。そこで、下地金属にもＣｕを用いる方法を検討した。下地金属層としてスパッタ法でＣｕを２００ｎｍの厚みで成膜した。Ｃｕ下地金属部分とＣｕメッキの伝送線路部分の両方をエッチングしてもＣｕメッキ層は十分な厚み（数μｍ）を持っているため、同時にエッチングしてもＣｕメッキの伝送線路部分のパターンが残ると考えて実施した。しかし、図５に示すように、メッキしたＣｕ層の粒界からエッチングされ、表面が非常に粗くなり、下地Ｃｕを均一にきれいにエッチングするには困難であった。さらに、Ｃｕ下地金属部分とＣｕメッキの伝送線路部分との界面がエッチングされ、高周波の応用への形状には問題があった。
【００３６】
上述した結果から、Ａｌは導通しているにもかかわらず電解メッキができないこと、Ａｕ上のメッキの膜質がよいこと、Ａｌは選択的にエッチングできることを利用して、従来のパターンメッキ法を改良した新たな手法を検討した。すなわち先ず、下地金属層としてＡｌ膜をスパッタで作製し（図４（ｂ））、その上にパターニングした後スパッタでＡｕを成膜し（図４（ｃ）、（ｄ）、（ｅ）、（ｆ））、リフトオフして（（図４（ｇ））、パターニングされたＡｕ膜を形成する。そうすることによってＡｌ下地金属層に導通して電解メッキすることでＡｕ上にのみＣｕのメッキができる（図４（ｈ））。それを、アルカリ性溶液でエッチングするとＡｌのみが選択的にエッチングされ、ＡＤ−アルミナ膜層上にＣｕ伝送線路が形成できる（図４（ｉ））。
【００３７】
Ａｌ下地金属膜は、薄いとメッキ電流に対する電気抵抗が大きくなりメッキ層にムラが生じ、厚すぎても除去しづらくなることを考慮し、２００ｎｍの厚みとし成膜した。また、この下地金属膜にはその後の工程でＣｕをメッキするが、その際にセラミック膜層の表面粗さは１０ｎｍ以上が好ましい。しかし、本発明のように下地金属にＡｌを用いると、１０ｎｍ以下の凹凸でもメッキが可能になる。高周波回路の場合、１０ＧＨｚ以上の高周波においては表皮効果により、セラミック膜層の表面の凹凸をなるべく小さくした方がよい。例えば、１．５μｍのＣｕメッキ層に対して２００ｎｍの凹凸がある場合は１ｄＢ位挿入損失が悪くなる。なお、下地金属膜にはこのアルミ（Ａｌ）の他に低抵抗アルミ合金（アルカリ溶液にエッチングされる金属）も同様に使用することができる。
【００３８】
図４に戻って、下地金属膜を形成した後（図４（ｂ））、図４（ｃ）に示すように、レジストのコーティングを行った。すなわち、スピンコーターを用いて濃度２０ｃｐのＯＦＰＲ−８００を用いて、１ｓｔステージは５００ｒｐｍの回転速度で５秒間、２ｎｄステージは３０００ｒｐｍ、２０秒間の条件でレジストコートした。
【００３９】
続いて９０℃で１０分間プレベーキング（pre-baking）してから、フォトリソグラフィー装置を用いて１２秒間紫外線照射した（図４（ｄ））。現像液にＮＭＤ−３を用いて６０秒間現像し、すぐに流水で６０秒間洗浄した後、再び９０℃で１０分間ベーキング（baking）した（図４（ｅ））。
【００４０】
ここで、フォトリソグラフィーについて説明すると、フォトリソグラフィーに用いるレジストは樹脂、感光剤、あるいは感光性の樹脂を溶剤で溶かした物質で、感光剤は紫外線に露光されることにより光化学反応を起こす。このとき、ガラス表面に形成した金属マスクパターンで紫外線をさえぎると、フォトレジスト膜中で部分的に光化学反応を起こすことができる。酸性の電解メッキ液に溶けないアルカリ剥離タイプのレジストを用いる必要がある。得られるパターンはフォトレジストの特性、すなわちポジ型かネガ型かで異なるが、ポジ型は感光した部分が化学反応を起こし、ネガ型は感光した部分が反応せず、その部分を現像すると反応部は洗い流されパターンが残る。フォトリソグラフィーの最適化について述べると、最適条件としては、主にレジストの厚さ、紫外線照射時間、現像時間が挙げられ、これらは相互に関係している。紫外線はレジスト表面から徐々に反応していくので、レジストが厚すぎるとそれだけ紫外線照射時間がかかることになる。現像時間についても、感光したレジストの量が多いと除去するのに時間がかかるため、レジストの量によって決定される。
【００４１】
レジストの厚みは最低３００ｎｍが必要であると考えられる。また、スピンコータを用いてコーティングするため、基板端からレジストがたまってしまう。これは低回転数にするほど顕著になり、フィルター作製に使用できる平坦な部分が減少していく。これらを考慮し、フォトリソグラフィーの条件を決定した。レジストには濃度２０ｃｐのＯＦＰＲ−８００を用いて、１ｓｔステージは５００ｒｐｍの回転速度で５秒間、２ｎｄステージは３０００ｒｐｍ、２０秒間でスピンコーティングした。このレジストの厚みは９００ｎｍである。この条件で紫外線照射時間および現像時間の最適化を行った。この実施形態では、フィルタの特性を測定するため、フィルタ回路をグラウンドで囲んだコプラナ（coplanar）型の状態にパターニングしなければならないため、レジストが厚めにたまっている端の部分も完全に感光させる必要がある。そのため、紫外線照射時間と現像時間は通常よりも長めであることが予想される。これから得られた最適化された条件は紫外線照射時間１２秒、現像時間６０秒であった。現像液にはＮＭＤ−３を使用した。この条件でパターニングしたものを、紫外線照射時間が不足したものおよび現像時間が不足したものとともに図６に示した。上述の条件をもとにパターニングしたものは、境界線の明瞭なパターンが形成されている（図６（ｂ））。
【００４２】
レジストの形成、露光、現像の後、図４（ｆ）に示すように、全面に金（Ａｕ）のスパッタリングを行い、引き続きレジストからのリフトオフを行い、Ａｌ下地金属膜上にＡｕ層のみを残した（図４（ｇ））。
【００４３】
このＡｕ層についてはリフトオフしやすくするため、ＤＣスパッタ装置を用い、５ｍＡで２０秒間成膜し数ｎｍと非常に薄くした場合は、図７（ａ）に示すように、最表面の銅メッキ膜に皺が寄ってしまった。一方、、５ｍＡで３分間行い６０ｎｍ成膜した場合は、リフトオフできないが部分が生じた。これは、スパッタの際Ａｕ原子の衝突によるレジストのイミド化によるものであると判断し、電流値を２．５ｍＡにして５分行い４０ｎｍ成膜した結果（図７（ｂ））、均一にリフトオフすることができた。この条件を用いて図４（ｆ）に示すＡｕスパッタを行うことにした。なお、下地金属膜上には金（Ａｕ）の他に、銅（Ｃｕ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、銀（Ａｇ）、白金（Ｐｔ）も同様に形成することができる。
【００４４】
リフトオフ後、下地のＡｌスパッタ膜に導通させて、Ａｕパターン層にＣｕの電解メッキを行った（図４（ｈ））。
【００４５】
この電解Ｃｕメッキについて説明すると、メッキ液中ではＣｕ２＋＋２ｅ−⇔Ｃｕの反応が起こり、陰電極にＣｕが堆積していく。メッキ液は硫酸銅メッキ液を用い、その主な組成としてはキャリアーであるＣｕイオン確保のためのＣｕＳＯ４であり、緩衝液としてＨ２ＳＯ４とＨＣｌ他、光沢剤などを含む。陽極にはＣｕイオン供給源も兼ねたＣｕ板があり、陰極は硫酸、塩酸に溶け出さない真鍮または真鍮をＣｕメッキした基板ホルダーを使用した。次に、電解メッキの最適化について述べる。電解Ｃｕメッキ装置についている直流安定化電源の制御電流値範囲０．０１〜１．２５Ａおよびアルミナ（Ａｌ２Ｏ３）膜層面積１０×１０ｍｍ２を考慮し、０．１５〔μｍ／分〕程度の成膜速度が電流調整範囲内で得られるような基板ホルダーを使用した。試料の固定には３ｍｍサラビスを用いた。電流密度２２．９ｍＡ／ｃｍ２以上においては表面が粗いＣｕ膜が析出することが分かっている。２２．９ｍＡ／ｃｍ２以下の電流密度においてもＣｕ膜は得られるが、この実施形態ではマイクロストリップラインを電解Ｃｕメッキすることを目的としているため、０．１μｍ程度の膜厚制御が可能な範囲から３．６ｍＡ／ｃｍ２を最適電流密度値と設定した。
【００４６】
このほかに、メッキの成膜精度に関する最適化を行った。電解Ｃｕメッキは成膜温度に大きく依存するので、成膜温度を一定に保つためヒーター制御で２５℃に保った。また、重金属であるためＣｕイオン拡散速度は比較的遅く、陰極電極付近のＣｕイオン密度が一定しないので、エアバブラ（air bubbler）による撹拌を行った。Ｃｕ電解メッキを再現性よく作製するためには、溶液状態（濃度）の保持が重要であった。これは、時間の経過とともに水分および光沢材などの有機溶媒の分解・蒸発が起こり、メッキ液の濃縮が起こるからである。以上の最適条件のもとで電解メッキを行った。すなわち、メッキ浴槽を２５℃に保ち、エアバブラによる撹拌をしながら、電流密度３．６ｍＡ／ｃｍ２で１０分間Ｃｕの電解メッキを行った。Ｃｕメッキ層の膜厚は１．５μｍであり、鏡面のＣｕ膜を得ることができた。このＣｕ膜の電気抵抗率を四端子法で測定した結果、ρ＝２×１０−８Ω・ｍとなり、理論値（１．７×１０−８Ω・ｍ）とほぼ変わらない値となった。
【００４７】
電解メッキによって銅メッキ層を形成した後、図４（ｉ）に示すように、下地金属膜の湿式エッチングを行った。このエッチングには、下地金属膜のＡｌを選択的に除去できるＮＭＤ−３（アルカリ性溶液のＯＦＰＲレジストの現像液）を用い、Ａｌ下地金属層を６０秒間ウェットエッチングし除去した。このようにして、アルミナ膜層８１上にアルミと金と銅を順に積層してなるマイクロストリプフィルタ（伝送線路）８２を形成した。最表面が銅のマイクロストリプフィルタ８２のＳＥＭ写真を図８に示す。図５とその微細構造を比較してみると緻密で高周波応用に求められる角型形状をもつＣｕメッキ層の作製できた。このメッキ法は従来のパターンメッキ法と比べて安価で簡単に作製できるといったメリットを持つ。
【００４８】
作製した中心周波数が１０ＧＨｚであるヘアピン型マイクロストリプフィルタ８２のＳＥＭ写真を図９に示す。設計通りに作製することができた。このマイクロストリプフィルタ８２のフィルタ特性を測定した。実際の物性値を使って再び電磁界シミュレーションし、測定値との比較を行った。フィルターの特性はネットワークアナライザを用いて測定した。また、作製したフィルター物性値をもとに、再び電磁界解析ソフト（Ansoft HFSS）を用いてシミュレーションを行った。新たな解析条件は、アルミナ膜層８１の膜厚２８μｍ、比誘電率εｒ＝９．９、誘電損失ｔａｎδ＝０．８９％、Ｃｕ伝送線路８２の膜厚は１．５μｍ、抵抗率ρ＝２×１０−８〔Ω・ｍ〕とした。このシミュレーション結果を測定結果とともに図１０に示した。図の横軸は周波数、縦軸は伝達特性（Ｓ２１）と反射特性（Ｓ１１）である。中心周波数１０ＧＨｚにおける損失は測定結果が−５．９７ｄＢ、シミュレーション結果が−６．０５ｄBとなり、ほぼ等しい結果となった。
【００４９】
ここで、従来のマイクロストリプフィルタの作製手順について説明し、上記の本発明に係る作製手順と比較しその相違点を明確にする。
【００５０】
図１１は従来のマイクロストリプフィルタの作製手順を示す図である。従来の作製手順では先ず、基本的に電解メッキ法を用いるため、カソード電極の役割をする導電性の膜が必要になる。そのために、スパッタリング法などによりあらかじめ薄い金属膜（銅膜）をメッキ下地としてつけておく（図１１（ａ））。この下地の厚みは、０．１〜０．３μｍ程度である。次に、パターニングをするためにレジスト膜をメッキ下地の上にコーティングする（図１１（ｂ））。そのレジストを感光させパターニングをするため、フォトリソグラフィーや電子線リソグラフィーを用いる。どちらも、紫外線あるいは電子線と部分的に化学反応を起こしパターンを形成する技術である（図１１（ｃ））。次に感光した部分を現像し、電界メッキが可能な部分だけを残す（図１１（ｄ））。電界メッキ時には、下地金属膜をマイナス側の電極に接続する（図１１（ｅ））。レジストは電気を通さないので、電流を流すことによりメッキ液の中に含まれる金属イオンは、現像でレジストが除去された部分でのみ電子を受け取り金属となる。最後に、レジストの剥離を行い（図１１（ｆ））、またメッキが終わった時点ではパターンの間が下地でつながっているため、この下地金属を除去する（図１１（ｇ））。そのために、イオンビームを用いたドライエッチングを行い、目的としたパターンを得る
【００５１】
この従来の作製手順に対して本発明ではパターニング工程として従来のフォトリソグラフィー、そして下地金属を除去するために高価なドライエッチング工程の代わりに安価なウェットエッチング工程を選択した。上述した従来のパターンメッキ法を用い伝送線路を作製するためには、図４を用いて説明したように、Ｃｕ電解メッキの最適化、フォトリソグラフィーの最適化、そしてウェットエッチング工程のため下地金属の選択や工程の開発が必要であった。
【００５２】
なお、上記の説明では、セラミック膜層８１と高周波回路８２とからなる層を単層だけ形成して高周波部としたが、これを単層でなく、図１２に示すように、３次元的に積層させて複数層形成することもできる。このように、高周波部を３次元化することで、より一層の集積化を行うことができる。
【００５３】
以上述べたように、この発明では、プリント配線基板上に形成したセラミック膜層８１に高周波回路８２を形成するようにしたので、高周波回路８２のモジュール化が不要となり、高周波回路基板の小型化、薄型化、低コスト化を行うことができる。また小型化できるので、回路部品のより一層の集積化を行うことができ、１０ＧＨｚ以上のフィルタの形成や高周波部品を集積化できるようになる。
【００５４】
また、セラミック膜層８１、例えばアルミナからなるセラミック膜層上に高周波回路８２を形成するので、より一層の高周波化に対応することができ、２０ＧＨｚ以上の高周波であっても対応可能となる。
【００５５】
さらに、安価なプリント配線基板に直接作製することによって低周波部も同時に集積化ができてさらなる低コスト化、小型化を行うことができ、モジュール搭載の場合に必要であった半田付けやワイヤボンディングなどもいらなくなり、高周波特性にも優れた高周波回路用複合基板とすることができる。
【図面の簡単な説明】
【００５６】
【図１】この発明の高周波回路基板の説明図である。
【図２】作製例としてのヘアピン型マイクロストリプフィルタの構成を示す図である。
【図３】アルミナ膜層の膜厚をパラメータとしたときのフィルタ特性のシミュレーション結果を示す図である。
【図４】マイクロストリプフィルタの作製手順を示す図である。
【図５】従来手法のウェットエッチングにより得られた銅メッキ層の電子顕微鏡写真である。
【図６】レジストのパターニング最適化を示す図である。
【図７】Ａｕ層形成条件により変化する最表面銅メッキ層の表面状態を示す写真である
【図８】本発明手法のウェットエッチングにより得られた銅メッキ層の電子顕微鏡写真である。
【図９】作製したヘアピン型マイクロストリプフィルタのＳＥＭ写真である。
【図１０】作製したマイクロストリプフィルタのフィルタ特性を示す図である。
【図１１】従来のマイクロストリプフィルタの作製手順を示す図である。
【図１２】この発明の高周波回路基板の第２の構成例の説明図である。
【図１３】携帯電話端末機のブロック図である。
【図１４】携帯電話端末機の回路部品が実装された様子を示す図である。
【図１５】従来の高周波回路基板の縦断面図である。
【符号の説明】
【００５７】
１    高周波回路基板
２    誘電体層
３    グランド電極
４    伝送線路
５    抵抗
６    インダクター
７    コンデンサー
８    高周波回路部（ＲＦ部）
８１    セラミック膜層
８２    高周波回路（ヘアピン型マイクロストリプフィルタ）
８２ａ  ヘアピン型マイクロストリプフィルタの導体部
【図１】
2005294767.tif 000003
【図２】
2005294767.tif 000004
【図３】
2005294767.tif 000005
【図４】
2005294767.tif 000006
【図５】
2005294767.tif 000007
【図６】
2005294767.tif 000008
【図７】
2005294767.tif 000009
【図８】
2005294767.tif 000010
【図９】
2005294767.tif 000011
【図１０】
2005294767.tif 000012
【図１１】
2005294767.tif 000013
【図１２】
2005294767.tif 000014
【図１３】
2005294767.tif 000015
【図１４】
2005294767.tif 000016
【図１５】
2005294767.tif 000017