(57)【要約】【課題】  黒シェーディングデータの量子化分解能を落とさずに、シェーディングメモリの容量を抑えることができる画像処理装置を提供することを目的とするものである。【解決手段】  白シェーディングデータ取得時には、ｎビットのＡ／Ｄ変換回路から出力されるｎビット幅のデジタル信号のうちで、有効とされる上位ｍビットのデータをメモリにストアし、黒シェーディングデータ取得時には、黒側の量子化分解能の精度を上げるので、上記ｎビット幅のデジタル信号のうちで、有効とされる下位ｍビットをメモリにストアし、また、上記ｎビット幅のデジタル信号のうちで、有効とされる下位ｍビットをメモリにストアする画像処理装置である。【選択図】  図１
2005167723.tif 000002
【特許請求の範囲】
【請求項１】
原稿の反射率または透過率に応じた電気信号を画像信号として検出することによって、画像情報を得る画像処理装置において、
光電変換素子のアナログ出力をｎビットのデジタル信号に変換するＡ／Ｄ変換回路と；
上記光電変換素子の出力特性を補正するシェーディング補正処理において、白シェーディングデータ取得時には、上記ｎビットのデジタル信号の上位ｍ１ビットを有効ビットとし、黒シェーディングデータ取得時には、上記ｎビットの下位ｍ２ビットを有効ビットとし、上記上位ｍ１ビットの白シェーディングデータの下位にビットを付加し、上記下位ｍ２ビットの黒シェーディングデータの上位にビットを付加し、シェーディング演算する補正手段と；
を有することを特徴とする画像処理装置。
【請求項２】
請求項１において、
上記ビット付加手段は、上記上位ｍ１ビットの白シェーディングデータの下位にｎ−ｍ１ビットを付加し、上記下位ｍ２ビットの黒シェーディングデータの上位にｎ−ｍ２ビットを付加する手段であることを特徴とする画像処理装置。
【請求項３】
請求項２において、
上記ｍ１とｍ２は等しいビット数であることを特徴とする画像処理装置。
【請求項４】
原稿の反射率または透過率に応じた電気信号を画像信号として検出することによって、画像情報を得る画像処理装置において、
光電変換素子のアナログ出力をｎビットのデジタル信号に変換するＡ／Ｄ変換回路と；
上記光電変換素子の出力特性を補正するシェーディング補正処理において、白シェーディングデータ取得時には、上記ｎビットのデジタル信号の上位ｍビットを有効ビットとし、黒シェーディングデータ取得時に、白シェーディングデータ取得時と同様に、上記ｎビットデジタル信号の上位ｍビットのデータを取得し、上記ｍビットのデータを参照することによって、取得した黒シェーディングデータが有効であるかどうかを判別する判別手段と；
を有することを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像出力情報の実質的な量子化ビット数を削減しながら、高階調、高品質で出力することができる画像処理装置に関する。
【背景技術】
【０００２】
従来、原稿を入力し、原稿画像を読み取る画像読取装置である複写機、スキャナ等には、１ライン構成で、１ｍｍを数本〜数十本の分解能で読み取る微小セルからなるＣＣＤセンサ、コンタクトセンサ等の光電変換素子が用いられている。
【０００３】
この場合、通常、主走査方向に対しては、センサ自身の電気的な走査によって読み取り、副走査方向については、原稿に対して、光電変換素子全体を移動することによって、読み取る。
【０００４】
上記従来の画像処理装置において、高品位な読み取りを行う場合、階調性の高い原稿に忠実な情報を得る必要がある。この場合、階調の識別は、肉眼の視覚特性に合致したものであることが重要である。すなわち、視覚が階調の違いを識別しやすい反射率または透過率のレンジでは、その階調の違いを読み取る必要がある。視覚の階調に対する識別は、原稿からの反射光量（透過光量）に線形の関係がなく、「濃度」と呼ばれる量Ｄ（Ｄ＝−ｌｏｇ１０ｒ、ｒ＝反射率または透過率）に、ほぼ比例することが知られている。つまり、反射率または透過率に関して、光量が小さいとき程、すなわち、黒に近いとき程、僅かな違いを識別することができることを示している。
【０００５】
しかし、一般にセンサの出力特性は、入力光量に比例するので、黒側の階調情報は、白側の精度と同じ程度の精度が必要である。つまり、Ａ／Ｄ変換され、デジタル信号になった画像情報において、たとえば、Ａ／Ｄ変換されたデジタル信号が８ビットであれば、黒側の量子化の刻みが、実質的に粗く、８ビットに及ばない情報しか持っていない。
【０００６】
そこで、上記センサの出力特性の黒側の量子化分解能を上げる手段として、光電変換素子の出力をデジタル信号に変換する第１のＡ／Ｄ変換回路を設け、入力光量が零であるときに、出力が零になる極性で、上記光電変換素子の出力を増幅度２ｎ倍で増幅する増幅回路を設け、この増幅回路の出力をデジタル信号に変換する第２Ａ／Ｄ変換回路を設け、これら第１、第２のＡ／Ｄ変換回路の出力の上位または下位に、定値のビットを付加した後に選択し、出力する選択ビット付加手段を設けた画像処理回路が知られている（たとえば、特許文献１参照）。
【０００７】
この従来例では、原稿の最も黒側の量子化分解能を上げることができるので、視覚特性に合致した高階調の画像読み取りを行うことが可能である。
【０００８】
図６は、従来の画像処理装置ＩＤ１１を示すブロック図である。
【０００９】
光電変換素子としてのＣＣＤセンサ６０１には、サンプルホールド回路６０２が接続され、サンプルホールド回路６０２には、サンプルホールド回路６０３と、ピークホールド回路６０４とが接続されている。サンプルホールド回路６０３とピークホールド回路６０４との後段には、第１のＡ／Ｄ変換回路６０５と、増幅回路６０６とが分岐して接続されている。
【００１０】
増幅回路６０６の後段には、リミット回路６０７を介して、第２Ａ／Ｄ変換回路６０８が接続され、Ａ／Ｄ変換回路６０８とＡ／Ｄ変換回路６０５との後段には、選択ビット付加手段としての選択ビット付加回路６０９が接続されている。選択ビット付加回路６０９の後段には、暗出力補正回路６１０、シェーディング補正回路６１１が接続されている。
【００１１】
暗出力補正回路６１０は、補正メモリ６１２を備え、シェーディング補正回路６１１は、補正メモリ６１３を備えている。シェーディング補正回路６１１の後段には、出力端子６１４が接続されている。この場合、Ａ／Ｄ変換回路６０５は、ＣＣＤセンサ６０１の出力をデジタル信号に変換する。増幅回路６０６は、入力光量が零であるときに、出力が零になる極性で、ＣＣＤセンサ６０１の出力を、増幅度２ｎ倍で増幅する。Ａ／Ｄ変換回路６０８は、増幅回路６０６の出力をデジタル信号に変換し、選択ビット付加回路６０９は、Ａ／Ｄ変換回路６０５、６０８の出力の上位または下位に、定値のビットを付加した後に、選択し、出力する。
【００１２】
次に、従来の画像処理装置ＩＤ１１の動作について説明する。
【００１３】
まず、ＣＣＤセンサ６０１から出力されたアナログ信号を、Ａ／Ｄ変換回路６０５が、全レンジにわたり、通常のＡ／Ｄ変換を行う。また、これと同時に、サンプルホールド回路６０２の出力信号を、増幅回路６０６が、ＤＳ（Ｅ）の値を基準に、２のベキ乗、たとえば、１６倍に増幅する。この出力信号を、リミット回路６０７が、ＶｒｅｆＢよりも小さい適当な値でリミットし、Ａ／Ｄ変換回路６０８の入力とする。
【００１４】
Ａ／Ｄ変換回路６０８のリファレンスＶｒｅｆＴ、ＶｒｅｆＢは、Ａ／Ｄ変換回路６０５と同一である。
【００１５】
これによって、ＣＣＤセンサ６０１の出力信号の全レンジのうちで最も黒側の１／１６のレンジで、量子化分解能が１６倍、すなわち、４ビット相当分Ａ／Ｄ変換回路６０５よりも下位側に、ビット数の多いＡ／Ｄ変換出力が得られる。
【００１６】
図７は、従来の画像処理装置ＩＤ１１における変換処理の様子を示す図である。
【００１７】
ここでは、「メインＡ／Ｄ変換回路」が、図６に示すＡ／Ｄ変換回路６０５に相当し、「サブＡ／Ｄ変換回路」が、図６に示すＡ／Ｄ変換回路６０８に相当し、それぞれ８ビットのＡ／Ｄ変換回路である。
【００１８】
この場合、図７の上側の領域程、白側の入力の時の出力信号のコードを示す。また、メインＡ／Ｄ変換回路の出力信号のうちで小さい方から、１６種の出力コードに対して、サブＡ／Ｄ変換回路の出力コードは、さらに１６倍の分解能をもつ。したがって、合計１２ビットのＡ／Ｄ変換出力信号とするので、サブＡ／Ｄ変換回路の出力信号が、オール「１」であるときに、メインＡ／Ｄ変換回路の出力に、さらに下位４ビットを付け加え、それに定値、（たとえば、オール「０」）を与え、１２ビットとし、サブＡ／Ｄ変換出力信号が、それ以外であるときに、サブＡ／Ｄ変換出力信号に、さらに上位４ビットの「０」を加えて１２ビットとする。これによって、原稿の黒側の量子化分解能を通常よりも上げた特性になる。そして、その合計１２ビットの出力信号にする操作は、選択ビット付加回路６０９が実行する。
【００１９】
このようにして、選択ビット付加回路６０９が出力した後は、暗出力補正回路６１０が、ＣＣＤセンサ６０１の画素毎に変化する暗出力信号の補正を、予め記憶させておいた補正メモリ６１２の内容を、画素毎に読出し、演算することによって受ける。
【００２０】
その後、予め記憶した補正データを、シェーディング補正回路６１１が、補正メモリ６１３から画素毎に読出し、演算することによって、ＣＣＤセンサ６０１の画素毎の感度バラツキ、照明系の明るさの分布等を補正する。これによって、出力端子６１４から、画像読み取りの出力を取り出すことができる。
【００２１】
したがって、上記一連の処理を行うことによって、原稿の最も黒側の量子化分解能を１６倍に増加させることができるので、肉眼の視覚特性に合致した高階調の画像読み取りができる。
【特許文献１】特開平５−２２７４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
上記のようなセンサの出力特性における黒側の量子化分解能を増加させる手段として、光電変換素子の出力をデジタル信号に変換する第１のＡ／Ｄ変換回路と、入力光量が零の時、出力が零になる極性で上記光電変換素子の出力を増幅度２ｎ倍で増幅する増幅回路と、この増幅回路の出力をデジタル信号に変換する第２のＡ／Ｄ変換回路と、選択ビット付加手段を設ける必要がある。
【００２３】
また、補正メモリについても、選択ビット付加手段の後段に接続されているので、量子化分解能分のビット幅が必要になる。
【００２４】
したがって、従来例では、黒側の量子化分解能の精度を上げ、肉眼の視覚特性に合致した高階調の画像読み取りを実現するためには、回路規模やメモリ容量が増加し、コスト的にもアップする傾向であるという問題がある。
【００２５】
本発明は、黒シェーディングデータの量子化分解能を落とさずに、シェーディングメモリの容量を抑えることができる画像処理装置を提供することを目的とするものである。
【課題を解決するための手段】
【００２６】
本発明は、白シェーディングデータ取得時には、ｎビットのＡ／Ｄ変換回路から出力されるｎビット幅のデジタル信号のうちで、有効とされる上位ｍ１ビットのデータをメモリにストアし、黒シェーディングデータ取得時には、上記ｎビット幅のデジタル信号のうちで、有効とされる下位ｍ２ビットをメモリにストアし、また、上記ｎビット幅のデジタル信号のうちで、有効とされる下位ｍ２ビットをメモリにストアする画像処理装置である。
【発明の効果】
【００２７】
請求項１記載の発明によれば、白シェーディングデータ取得時には、ｎビットのＡ／Ｄ変換回路から出力されるｎビット幅のデジタル信号のうちで、有効とされる上位ｍ１ビットのデータをメモリにストアし、黒シェーディングデータ取得時には、黒側の量子化分解能の精度を上げるので、また、上記ｎビット幅のデジタル信号のうちで、有効とされる下位ｍ２ビットをメモリにストアするので、黒シェーディングデータの量子化分解能を落とさずに、シェーディングメモリの容量を抑えることができるという効果を奏する。
【００２８】
請求項２記載の発明によれば、白シェーディングデータ取得時には、ｎビットのＡ／Ｄ変換回路から出力されるｎビット幅のデジタル信号の上位ｍ１ビットを有効ビットとし、黒シェーディングデータ取得時には、上記ｎビットの下位ｍ２ビットを有効ビット幅とし、有効とされるビット幅を減らし、且つビット付加手段を設けるので、シェーディング演算時に必要とされる回路規模を削減することができるという効果を奏する。
【００２９】
請求項３記載の発明によれば、取得するビット数が白シェーディングデータ取得時と黒シェーディングデータ取得時で同じなので、補正手段をハードウェアで構成した場合に、データを取得開始するビットの位置を変更する回路があればよく、ビット数を変更する回路を組み込まなくて良いので、より回路規模を縮小できる。
【００３０】
請求項４記載の発明によれば、黒シェーディングデータ取得時に、白シェーディングデータ取得時と同様に、上記ｎビットの上位ｍビットのデータを取得し、上記ｍビットのデータを参照するので、取得した黒シェーディングデータが有効であるかどうかを判別でき、したがって、読み取った画像の品質と信頼性とが向上するという効果を奏する。
【発明を実施するための最良の形態】
【００３１】
発明を実施するための最良の形態は、次の実施例である。
【実施例１】
【００３２】
図１は、本発明の実施例１である画像処理装置ＩＤ１の概略構成を示す図である。
【００３３】
画像処理装置ＩＤ１は、ＣＰＵ２０１と、ＲＯＭ２０２と、ＲＡＭ２０３と、画像メモリ２０４と、データ変換部２０５と、操作表示部２０８と、通信制御部２０９と、解像度変換処理部２１０と、符号復号化処理部２１１と、記録制御部２１２と、ＵＳＢファンクション制御部２１３と、ＵＳＢホスト制御部２１４と、記録部２１５と、ＣＰＵバス２２１と、読取部１０１と、読取制御部１０２とを有する。
【００３４】
ＣＰＵ２０１は、システム制御部であり、画像処理装置ＩＤ１の全体を制御する。ＲＯＭ２０２は、ＣＰＵ２０１が実行する制御プログラムや組み込みオペレーティングシステム（ＯＳ）プログラム等を格納する。実施例１では、ＲＯＭ２０２に格納されている各制御プログラムは、ＲＯＭ２０２に格納されている組み込みＯＳの管理下で、スケジューリングやタスクスイッチ等のソフトウェア制御を行う。
【００３５】
ＲＡＭ２０３は、ＳＲＡＭ（ｓｔａｔｉｃ  ＲＡＭ）等で構成され、プログラム制御変数等を格納し、また、オペレータが登録した設定値や画像処理装置ＩＤ１の管理データ等を格納し、各種ワーク用バッファ領域が設けられている。画像メモリ２０４は、ＤＲＡＭ（ｄｙｎａｍｉｃ  ＲＡＭ）等で構成され、画像データを蓄積する。
【００３６】
データ変換部２０５は、ページ記述言語（ＰＤＬ）等の解析や、キャラクタデータのＣＧ（ｃｏｍｐｕｔｅｒ  ｇｒａｐｈｉｃｓ）展開等、画像データの変換を行う。
【００３７】
読取部１０１を構成するＣＣＤセンサ、コンタクトセンサ等の光電変換素子が、原稿や写真のフィルムを光学的に読み取り、電気的な画像データに変換した画像信号を、読取制御部１０１は、図示しない画像処理制御部を介して、２値化処理や中間調処理等の各種画像処理を施し、高精細な画像データを出力する。
【００３８】
なお、実施例１では、原稿を搬送しながら読み取りを行うシート読取制御方式と、原稿台にある原稿をスキャンするブック読取制御方式との両制御方式に、読取制御部１０２が対応している。また、写真のフィルムを原稿台にのせ、不図示の光源を用いてフィルムの透過光をＣＣＤやコンタクトセンサで読み取ることも出来る。
【００３９】
操作表示部２０８は、数値入力キー、文字入力キー、ワンタッチ電話番号キー、モード設定キー、決定キー、取り消しキー等を備え、ユーザが画像送信相手先データの決定や設定データの登録動作を行うための操作部と、各種キーと、発光ダイオード（ＬＥＤ）と、液晶ディスプレイ（ＬＣＤ）等によって構成され、オペレータによる各種入力操作や、画像処理装置ＩＤ１の動作状況、ステータス状況の表示等を行う表示部である。
【００４０】
通信制御部２０９は、変復調装置（ＭＯＤＥＭ）や、網制御装置（ＮＣＵ）等によって構成されている。実施例１では、通信制御部２０９は、アナログの通信回線（ＰＳＴＮ）２３１に接続され、Ｔ３０プロトコルでの通信制御、通信回線に対する発呼と着呼等の回線制御を行っている。
【００４１】
解像度変換処理部２１０は、画像データのミリ−インチ解像度変換等の解像度変換制御を行う。なお、解像度変換処理部２１０において、画像データの拡大縮小処理も可能である。
【００４２】
符号復号化処理部２１１は、画像処理装置ＩＤ１で扱う画像データ（ＭＨ、ＭＲ、ＭＭＲ、ＪＢＩＧ、ＪＰＥＧ等）を符号復号化処理し、拡大縮小処理する。
【００４３】
記録制御部２１２は、印刷される画像データに対し、図示しない画像処理制御部を介して、スムージング処理、記録濃度補正処理、色補正等の各種画像処理を施し、高精細な画像データに変換し、ＵＳＢホスト制御部２１４に出力する。また、ＵＳＢホスト制御部２１４を制御することによって、定期的に記録部２１５の状態情報データを取得する。
【００４４】
ＵＳＢファンクション制御部２１３は、ＵＳＢインタフェースの通信制御を行うものであり、ＵＳＢ通信規格に従ってプロトコル制御を行い、ＣＰＵ２０１が実行するＵＳＢ制御タスクからのデータをパケットに変換し、外部の情報処理端末にＵＳＢパケット送信を行い、逆に、外部の情報処理端末からのＵＳＢパケットをデータに変換し、ＣＰＵ２０１に送信する。
【００４５】
ＵＳＢホスト制御部２１４は、ＵＳＢ通信規格で定められたプロトコルで通信するための制御部である。ＵＳＢ通信規格は、双方向のデータ通信を高速に行うことができる規格であり、１台のホスト（マスター）に、複数のハブまたはファンクション（スレーブ）を接続することができる。ＵＳＢホスト制御部２１４は、ＵＳＢ通信におけるホストの機能を有する。
【００４６】
記録部２１５は、レーザビームプリンタ、インクジェットプリンタ等からなる印刷装置であり、カラー画像データ、またはモノクロ画像データを、印刷部材に印刷する。ＵＳＢホスト制御部２１４は、ＵＳＢ通信規格で定められたプロトコルで通信し、特に、記録部２１５は、ファンクションの機能を有する。実施例１においては、記録機能のＵＳＢ通信は、１対１の接続形態を用いる。
【００４７】
次に、読取制御部１０２について、詳細に説明する。
【００４８】
図２は、読取制御部１０２を示すブロック図である。
【００４９】
読取部１０１は、ＣＣＤセンサ、コンタクトセンサ等の光電変換素子によって、原稿や写真のフィルムを光学的に読み取る。ＣＣＤセンサ、コンタクトセンサ等の光電変換素子によって読み込まれたアナログデータは、読取制御部１０２に入力され、読取制御部１０２において、まずＡ／Ｄ変換回路１０３が、１６ビットのデジタルデータに変換し、変換された１６ビットのデジタルデータを、シェーディング補正回路１０４が、読取部１０１からの明出力データと暗出力データとを、各画素単位でシェーディングメモリ１０６にストアする。
【００５０】
原稿読み込み時に、シェーディングメモリ１０６から、ストアされた明出力データと暗出力データとが、原稿入力データに対応する画素毎に読み出され、シェーディング補正演算が行われる。
【００５１】
シェーディング補正された画像データは、シェーディング補正回路１０４の後段に接続されているエッジ強調回路１０７、ガンマ変換回路１０８、誤差拡散回路１０９における各画像処理が実行され、読取制御部１０２から画像メモリ２０４内に割り当てられた読み取りバッファ（不図示）に、ＣＰＵ２０１によってＤＭＡ転送される。
【００５２】
なお、シェーディング補正回路１０４、エッジ強調回路１０７、ガンマ変換回路１０８、誤差拡散回路１０９は、同じ機能をソフトウェアで処理するように構成することが出来る。この場合、それらの処理プログラムは、ＲＯＭ２０２に格納され、ＣＰＵ２０１により実行される。
【００５３】
さらに、ＵＳＢファンクション制御部２１３を介して、接続されているコンピュータへＡ／Ｄ変換後のデータを送信し、シェーディング補正回路１０４、エッジ強調回路１０７、ガンマ変換回路１０８、誤差拡散回路１０９と同じ機能を処理するソフトウェアを接続されているコンピュータ上で実行されるプログラムで構成すれば、やはり、シェーディング補正用データが１６ビット分のすべてを保存する場合と比べて、１２ビット分で済むので、コンピュータのメモリに記憶されるシェーディング補正用データの量を削減できる。
【００５４】
次に、上記実施例１におけるシェーディング補正演算について説明する。
【００５５】
図３は、実施例１におけるシェーディング補正回路１０４を示すブロック図である。
【００５６】
まず、白シェーディングデータ（明出力データ）取得時の動作について説明する。
【００５７】
白シェーディングデータ取得時には、読取部１０１を、白基準板（不図示）の位置に移動させ、光源（不図示）のランプをオンし、センサから、データを取り込む。
【００５８】
図４は、光源のランプをオンし、読取部１０１が白基準板を読み取った場合に、その読取部１０１の出力信号の波形を示す図である。
【００５９】
図４を見て判るように、センサ出力は、電圧レベルとしては、高めに設定されているので、Ａ／Ｄ変換回路１０３が、１６ビットのデジタルデータに変換した後に、下位４ビットは、ほとんど無視できるレベルであるので、上位１２ビットのデータのみを有効とし、シェーディングメモリ１０６に、センサの画素単位毎にストアする。
【００６０】
次に、黒シェーディングデータ取得には、白シェーディングデータ取得時と同じ読み取り位置で光源（不図示）のランプをオフした状態で、センサから、データを取り込む。
【００６１】
図５は、光源のランプをオフし、読取部１０１が白基準板を読み取った場合に、その読取部１０１の出力信号の波形を示す図である。
【００６２】
このときに、取り込まれる波形は、図５を見て判るように、センサ出力は電圧レベルとしては低く設定され、Ａ／Ｄ変換回路１０３が１６ビットのデジタルデータに変換した後に、上位４ビットは“００００”となるように予め設定されているので、下位１２ビットのデータのみを有効とし、シェーディングメモリ１０６に、センサの画素単位毎に、ストアする。
【００６３】
上記のように、画素毎のセンサの白シェーディングデータと黒シェーディングデータとを、１２ビット単位で、シェーディングメモリ１０６にストアする。
【００６４】
次に、原稿読み取り時におけるシェーディング演算について説明する。
【００６５】
まず、センサが読み取った画像入力データを、Ａ／Ｄ変換回路１０３が１６ビットのデジタルデータに変換し、この１６ビットの画像入力データは、シェーディング補正回路１０４が、次の演算を行う。
【００６６】
まず、シェーディングメモリ１０６内に設けられているダークメモリ３０１から、１２ビットの黒シェーディングデータを読み出し、ｅｘｔ３０２が、上位４ビットに“００００”を付加することによって、１６ビットの黒シェーディングデータとする。加減算器３０３が、１６ビット化された黒シェーディングデータと画像入力データとの差分“ａ”を求め、ここで差分“ａ”のデータが、０以下（画像入力データ＜黒シェーディングデータ）であれば、クランプ回路３０４が０にクランプする。
【００６７】
次に、シェーディングメモリ１０６内に設けられているホワイトメモリ３０５から、１２ビットの白シェーディングデータを読み出し、ｅｘｔ３０６が、下位４ビットに“００００”を付加することによって、１６ビットの白シェーディングデータとする。
【００６８】
次に、加減算器３０７が、１６ビットの白シェーディングデータと、上記１６ビットの黒シェーディングデータの差分“ｂ”とを求める。差分“ａ”、“ｂ”を算出した後に、除算回路３０８が、画像入力データと黒シェーディングデータとの差分“ａ”と、白シェーディングデータと黒シェーディングデータとの差分“ｂ”とを除算し、１２ビットのシェーディング演算を行う。
【００６９】
実施例１では、シェーディング演算結果を１２ビットで扱っているので、ここで演算結果が４０９５を超えていれば、クランプ回路３０９が、４０９５（１２ビット全て“１”）にクランプする。シェーディング演算については、シェーディング補正後の後段の処理に応じたビット数にすればよく、後段の処理が８ビットであれば、８ビットの除算を行う。これによって、本来必要とされる黒シェーディングデータの精度を落とさずに、黒シェーディングデータの容量を削減することができる。したがって、黒側の量子化分解能のビット精度を上げることができる。
【００７０】
さらに、黒シェーディングデータと白シェーディングデータとについても、本来必要とされる１６ビットのデータを、１２ビットにするので、シェーディングメモリを３／４に削減することができ、回路規模を縮小することができる。したがって、上記一連の処理を行うことによって、黒側の量子化分解能の精度を上げ、肉眼の視覚特性に合致した高階調の画像読み取りができる。
【００７１】
なお、実施例１では、白シェーディングデータの上位１２ビットと黒シェーディングデータの下位１２ビットとを記憶することとし、白シェーディングデータの上位ｍビットと黒シェーディングデータの下位ｍビットとを同じ値として説明した。
【００７２】
しかし、白シェーディングデータと黒シェーディングデータを実際に測定した場合、Ａ／Ｄ変換回路１０３のゲインを白シェーディングデータのピークが１６ビットに収まるように調整した場合、黒シェーディングデータの上位８ビットがすべて０となり、下位８ビット以下に有効データが収まる場合には、記憶する黒シェーディングデータを１６ビット中の下位８ビットとすれば、白シェーディングデータの上位１２ビット分と黒シェーディングデータの下位８ビット分を記憶し、記憶した白シェーディングデータを読み出すときには、下位４ビットを所定の値００００で埋め、黒シェーディングデータデータの上位８ビットを００００００００で埋めれば、白シェーディングデータの上位１２ビット分と黒シェーディングデータの下位１２ビット分を記憶する場合と比べて、記憶するデータ量を更に減らすことが出来る。
【実施例２】
【００７３】
本発明の実施例２は、黒シェーディングデータ取得時に、実施例１の白シェーディングデータ取得時と同様の処理を行うことによって、ｎビットの上位ｍビットのデータを取得し、上記上位ｍビットのデータを参照することによって、取得した黒シェーディングデータが有効であるかどうかを判別する実施例であり、これによって、読み取った画像の品質と信頼性とを向上させる実施例である。
【００７４】
まず、白シェーディングデータ（明出力データ）取得時の動作について説明する。
【００７５】
白シェーディングデータ取得時には、読取部１０１を白基準板（不図示）の位置に移動させ、光源（不図示）のランプをオンし、センサからデータを取り込む。この時取り込まれたデータの波形は、図４に示すような波形である。
【００７６】
図４を見て判るように、センサ出力は、電圧レベルとしては高めに設定されているので、Ａ／Ｄ変換回路１０３で、１６ビットのデジタルデータに変換した後に、下位４ビットは、ほとんど無視できるレベルであるので、上位１２ビットのデータのみを有効とし、シェーディングメモリ１０６に、センサの画素単位毎にストアする。
【００７７】
次に、黒シェーディングデータ取得には、白シェーディングデータ取得時と同じ読み取り位置で光源（不図示）のランプをオフした状態で、センサから、データを取り込む。
【００７８】
このときに取り込まれた信号の波形は、図５に示すようになる。図５を見て判るようにセンサ出力は、電圧レベルとしては、低く設定されている。Ａ／Ｄ変換回路１０３が、１６ビットのデジタルデータに変換した後に、上位４ビットが“００００”となるように、予め設定されているので、下位１２ビットのデータのみを有効とし、シェーディングメモリ１０６に、センサの画素単位毎にストアする。
【００７９】
しかし、黒シェーディングデータ取得時に、たとえばＡ／Ｄ変換回路１０３のゲイン設定の異常等の影響によって、図８に示すような出力信号がセンサから出力された場合、Ａ／Ｄ変換回路１０３が出力した１６ビットのデジタルデータの上位４ビットが必ずしも“００００”にならないケースや、下位１２ビットのデジタルデータがオーバーフローするケースが想定される。
【００８０】
このような黒シェーディングデータの異常を検知するために、まず光源（不図示）のランプをオフした状態で、白シェーディングデータ取得時と同様に、Ａ／Ｄ変換回路１０３が、１６ビットのデジタルデータの上位１２ビットを取り込み、取り込んだデータの上位４ビットが“００００”であるかどうかを判別する。上位４ビットのデータが“００００”でなければ、Ａ／Ｄ変換回路１０３のゲイン設定を変更、または再設定し、再度データを取得する。
【００８１】
上記ゲイン設定を再設定しても、正常な黒シェーディングデータが取得できない場合には、シェーディングエラーとする。取り込んだデータの上位４ビットが“００００”であれば、取り込む黒シェーディングデータが正しいと判断し、黒シェーディングデータを取得する。
【００８２】
実施例２によれば、黒シェーディングデータ取得時に、白シェーディングデータ取得時と同様に上位１２ビットのデータを取得し、その中の上位４ビットのデータが“００００”であるかどうかを判別する処理を行うことによって、上記ｎビットの上位ｍビットのデータを取得し、上記ｍビットのデータを参照することによって、取得した黒シェーディングデータが有効であるかどうかを判別可能であるので、読み取った画像の品質と信頼性とが向上する。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施例１である画像処理装置ＩＤ１の概略構成を示す図である。
【図２】実施例１における読取制御部１０２を示すブロック図である。
【図３】実施例１におけるシェーディング補正回路１０４を示すブロック図である。
【図４】光源のランプをオンし、読取部１０１が白基準板を読み取った場合に、その読取部１０１の出力信号の波形を示す図である。
【図５】光源のランプをオフし、読取部１０１が白基準板を読み取った場合に、その読取部１０１の出力信号の波形を示す図である。
【図６】従来の画像処理装置ＩＤ１１を示すブロック図である。
【図７】従来の画像処理装置ＩＤ１１における変換処理の様子を示す図である。
【図８】読取部１０１が白基準板を読み取った場合に、その読取部１０１の出力信号の波形を示す図である。
【符号の説明】
【００８４】
ＩＤ１…画像処理装置、
１０１…読取部、
１０２…読取制御回路、
１０３…Ａ／Ｄ変換回路、
１０４…シェーディング補正回路、
１０５…シェーディング、
１０６…シェーディングメモリ、
１０７…エッジ強調回路、
１０８…ガンマ変換回路、
１０９…誤差拡散回路、
２０１…ＣＰＵ、
２０２…ＲＯＭ、
２０３…ＲＡＭ、
２０４…画像メモリ、
２０５…データ変換部。
【図１】
2005167723.tif 000003
【図２】
2005167723.tif 000004
【図３】
2005167723.tif 000005
【図４】
2005167723.tif 000006
【図５】
2005167723.tif 000007
【図６】
2005167723.tif 000008
【図７】
2005167723.tif 000009
【図８】
2005167723.tif 000010