(57)【要約】    【課題】内部導体層とセラミック層との界面における引張応力を緩和しつつ、良好な電気特性を得ることができる高性能で信頼性の優れた超小型の積層型セラミック電子部品を実現する。    【解決手段】内部導体層が、磁性体層８ａ〜８ｇよりも熱収縮率の大きな導電性ペーストが焼成されてなる第１の内部導体層６ａ、６ｃと、磁性体層８ａ〜８ｇよりも熱収縮率の小さな導電性ペーストが焼成されてなる第２の内部導体層６ｂ、６ｄとからなり、磁性体層８ｂ〜８ｆを介して第１の内部導体層６ａ、６ｃと第２の内部導体層６ｂ、６ｄとが交互に配され、第２の内部導体層６ａと磁性体層８ｂ、８ｃ、第２の内部導体層６ｃと磁性体層８ｄ、８ｅとの間に空隙９が形成されている。  【選択図】図２
2005294725.tif 000002
【特許請求の範囲】
【請求項１】
セラミック層と内部導体層とが交互に複数積層された積層型セラミック電子部品において、
前記内部導体層は、熱収縮率が前記セラミック層と同等以上の第１の導電性ペーストを焼成してなる第１の内部導体層と、熱収縮率が前記セラミック層より小さい第２の導電性ペーストを焼成してなる第２の内部導体層とからなり、
前記第１の内部導体層と前記第２の内部導体層とが所定層毎に交互に配されていることを特徴とする積層型セラミック電子部品。
【請求項２】
前記第１の内部導体層と前記セラミック層との間に空隙が形成されていることを特徴とする請求項１記載の積層型セラミック電子部品。
【請求項３】
前記内部導体層が互いに電気的に接続されてコイル導体を形成していることを特徴とする請求項１又は請求項２記載の積層型セラミック電子部品。
【請求項４】
セラミックグリーンシートの表面に導電パターンを形成する導電パターン形成工程と、該導電パターンの形成された複数のセラミックグリーンシートを積層した後、圧着して積層体を形成する積層体形成工程と、前記積層体に焼成処理を施してセラミック焼結体を作製する焼成工程とを含む積層型セラミック電子部品の製造方法において、
前記導電パターン形成工程は、熱収縮率が前記セラミックグリーンシートと同等以上の第１の導電性ペーストを使用して前記セラミックグリーンシートの表面に第１の導電パターンを形成する第１の導電パターン形成工程と、熱収縮率が前記セラミックグリーンシートより小さい第２の導電性ペーストを使用して前記セラミックグリーンシートの表面に第２の導電パターンを形成する第２の導電パターン形成工程とを含み、
前記積層体形成工程は、前記第１の導電パターンが形成されたセラミックグリーンシートと前記第２の導電パターンが形成されたセラミックグリーンシートとを所定層毎に交互に積層した後、圧着して積層体を形成することを特徴とする積層型セラミック電子部品の製造方法。
【請求項５】
前記第１の導電性ペーストは、前記第２の導電性ペーストよりも導電性物質の体積含有量が少ないことを特徴とする請求項４記載の積層型セラミック電子部品の製造方法。
【請求項６】
前記第１の導電性ペーストは樹脂粒子を含み、該樹脂粒子は、該第１の導電性ペーストに含有される導電性物質の焼結温度よりも低温で焼失することを特徴とする請求項４又は請求項５記載の積層型セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型セラミック電子部品及び該積層型セラミック電子部品の製造方法に関し、より詳しくはセラミック層と内部導体層とが交互に複数積層された積層型インダクタ等の積層型セラミック電子部品、及びその製造方法に関する。
【背景技術】
【０００２】
積層型のセラミック電子部品は、通常、薄層のセラミックグリーンシートの表面に内部導体用導電性ペーストをスクリーン印刷して導電パターンを形成し、斯かる導電パターンの形成されたセラミックグリーンシートを所定枚数積層・圧着して積層体を形成し、その後、該積層体に焼成処理を施し、さらに外部導体を形成することにより製造される。
【０００３】
そして、積層型のセラミック電子部品では、内部導体を構成する導電性材料とセラミック材料の熱膨張係数が異なり、収縮挙動が異なることから焼成後の冷却によりセラミック層と内部導体層との界面で引張応力が発生し、磁歪効果によって透磁率が低下し、インダクタンスの低下を招く。しかも、セラミック材料としてフェライトを使用した場合はインピーダンスやインダクタンスが低下し、電気特性を損なうおそれがある。
【０００４】
上述した引張応力の発生を抑制するためには、内部導体層とセラミック層との間に空隙を形成し、内部導体層とセラミック層との間の接触率を低減させるのが有効と考えられる。
【０００５】
そして、従来より、内部導体パターンの第１層及び最終層における少なくとも外部導体との接続部が、周囲の磁性体と密着して形成され、それ以外の内部導体パターンは、周囲の磁性体と密着しないように形成された積層インダクタが既に提案されている（特許文献１）。
【０００６】
特許文献１では、内部導体パターンの第１層及び最終層における少なくとも外部導体との接続部を、焼成による熱収縮率が磁性体層と略同一の１０％以下の導電性ペーストを使用して内部導体層と磁性体層との間に空隙が生じないようにし、それ以外の内部導体パターンは、焼成による熱収縮率が１０％以上の導体パターンを使用して内部導体と磁性体層との間に空隙を形成し、これにより外部導体との接続部からの液体の浸入を防止すると共に、空隙の存在により応力発生を抑制している。
【０００７】
【特許文献１】特開２００３−１０９８２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１では、外部導体との接続部以外の全層において内部導体層と磁性体層との間に空隙を形成しているが、外形寸法が例えば、縦０．６ｍｍ、横０．３ｍｍ、厚み０．３ｍｍ以下の超小型になると、熱収縮率の大きな導電性ペーストを使用して単に内部導体層と磁性体層との間に空隙を形成したのみでは、高性能で信頼性の優れた積層型セラミック電子部品を得るのが困難になるという問題点があった。
【０００９】
すなわち、例えば、積層インダクタの場合、高性能化を実現するためには磁性体シート（セラミックグリーンシート）をより一層薄層化・多層化して、コイルターン数を多くする必要がある。ところが、磁性体シートを薄層化した場合、導体パターンの形成された磁性体シートを積層・圧着したときに導体パターンの導体幅が横方向に伸張して該導体幅が大きくなり、このためコイル内面積が小さくなってインピーダンスの低下を招くおそれがある。
【００１０】
そして、導体パターンの横方向の伸張を抑制する方策としては、導体パターンの塗布膜の厚み（以下、「塗布厚み」と略す）を薄くすることが考えられるが、内部導体層と磁性体層との間に空隙を形成するためには磁性体層よりも熱収縮率の大きな導電性ペーストを使用する必要がある。
【００１１】
ところが、前記熱収縮率の大きな導電性ペーストは、導電性材料以外の添加物質が所定量含有されているため、導電性物質の含有量は少なく、したがって導体パターンの塗布厚みを薄くすると、断線が生じたり耐サージ特性の低下を招くおそれがある。
【００１２】
すなわち、熱収縮率の大きな導電性ペーストを使用する場合は、断線防止や耐サージ性の観点から、導体パターンの塗布厚みを或る程度厚くする必要があるが、導体パターンの塗布厚みを厚くすると、圧着時に導体パターンの導体幅が大きくなってコイル内面積が小さくなり、このためインピーダンスの低下を招き、高性能で信頼性の優れた積層型セラミック電子部品を得るのが困難となる。
【００１３】
本発明はこのような事情に鑑みなされたものであって、内部導体層とセラミック層との界面における引張応力を緩和しつつ、良好な電気特性を得ることができる高性能で信頼性の優れた超小型の積層型セラミック電子部品、及び該積層型セラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
積層型セラミック電子部品の製造過程において、熱収縮率がセラミックグリーンシートより小さな導電性ペーストを使用した場合は、図７に示すように、セラミックグリーンシート１０１上の導電パターン１０２の塗布厚みを薄くすることができる。
【００１５】
すなわち、熱収縮率がセラミックグリーンシートより小さな導電性ペーストは、導電性物質の含有量が多く、このため導電パターン１０２の塗布厚みを薄くしても、断線したりや耐サージ性を損なうことがなく、したがって導電パターン１０２の塗布厚みを薄くすることが可能である。
【００１６】
そして、図８のように導電パターン１０２の形成された複数のセラミックグリーンシート１０１を積層・圧着して積層体１０３を形成した場合、導電パターン１０２の塗布厚みが薄いことから、圧着後の導電パターン１０２の横方向の伸張も小さく、したがって導電パターン１０２間の距離Ｔ１も長く、導体幅の所望値（設計値）からの「ズレ」を小さくすることができる。
【００１７】
しかしながら、積層体１０３に焼成処理を施して図９に示すようなセラミック焼結体１０４を作製した場合、上述したように導電性ペーストの熱収縮率がセラミックグリーンシートの熱収縮率よりも小さいため、焼成後の冷却過程によりセラミック層１０５と内部導体層１０６との間で引張応力が発生し、磁歪効果によって透磁率が低下し、インダクタンスの低下を招く。
【００１８】
一方、熱収縮率がセラミックグリーンシートより大きな導電性ペーストを使用した場合は、図１０に示すように、セラミックグリーンシート１０１上の導電パターン１０７の塗布膜の厚みを厚くする必要がある。
【００１９】
すなわち、熱収縮率がセラミックグリーンシートより大きな導電性ペーストは、導電性物質の体積含有量が減少するため、導電パターン１０７の塗布厚みを薄くすると、断線が生じたり耐サージ性の悪化を招き易くなるおそれがあり、このため、導電パターン１０７の塗布厚みを厚くする必要がある。
【００２０】
そしてこの後、導電パターン１０７の形成されたセラミックグリーンシート１０１を積層・圧着して図１１に示すように積層体１０８を形成し、次いで、該積層体１０８に焼成処理を施すことにより、図１２に示すようなセラミック焼結体１０９を得ることができる。すなわち、導電性ペーストの熱収縮率がセラミック材の熱収縮率よりも大きいことから、内部導体層１１０とセラミック層１１１との界面に空隙１１２が形成され、これにより両者の間に作用する残留引張応力を緩和することができる。
【００２１】
しかしながら、この場合、上述したように導電パターン１０７の塗布厚みが厚いため、導電パターン１０７の形成されたセラミックグリーンシート１０１を積層して圧着させた場合、圧着後の導電パターン１０７の横方向の伸張が大きく、このため、上記図１１に示すように、導電パターン１０７間の距離Ｔ２が短くなり、導体幅の所望値（設計値）からの「ズレ」が大きくなって所望の電気特性を得ることができなくなり、高性能で信頼性の優れた積層セラミック電子部品を得ることが困難となる。
【００２２】
そこで、本発明者は、応力緩和とインピーダンス等の電気特性の双方を満足する積層型セラミック電子部品を得るべく鋭意研究したところ、熱収縮率がセラミック層と同等以上の導電性ペーストを使用して形成された内部導体層と、熱収縮率がセラミック層より小さい導電性ペーストを使用して形成されたが内部導体層とを適宜交互に配することにより、焼結後の引張応力の緩和と内部導体層の横方向への伸張を抑制することができ、これにより高性能で信頼性の優れた積層型セラミック電子部品を得ることができるという知見を得た。
【００２３】
本発明はこのような知見に基づきなされたものであって、本発明に係る積層型セラミック電子部品は、セラミック層と内部導体層とが交互に複数積層された積層型セラミック電子部品において、前記内部導体層は、熱収縮率が前記セラミック層と同等以上の第１の導電性ペーストを焼成してなる第１の内部導体層と、熱収縮率が前記セラミック層より小さい第２の導電性ペーストを焼成してなる第２の内部導体層とからなり、前記第１の内部導体層と前記第２の内部導体層とが所定層毎に交互に配されていることを特徴としている。
【００２４】
ここで、上記「所定層毎」とは、第１の内部導体層と第２の内部導体層とが１層毎、或いは２層毎に交互に配されている場合の他、第１の内部導体層の所定層を２層、第２の内部導体層の所定層を１層として交互に配した場合や、所定層を適当な任意の複層として交互に配した場合も含む。
【００２５】
さらに、本発明の積層型セラミック電子部品は、前記第１の内部導体層と前記セラミック層との間に空隙が形成されていることを特徴としている。
【００２６】
また、本発明の積層型セラミック電子部品は、前記内部導体層が互いに電気的に接続されてコイル導体を形成していることを特徴としている。
【００２７】
また、本発明に係る積層型セラミック電子部品の製造方法は、セラミックグリーンシートの表面に導電パターンを形成する導電パターン形成工程と、該導電パターンの形成された複数のセラミックグリーンシートを積層した後、圧着して積層体を形成する積層体形成工程と、前記積層体に焼成処理を施してセラミック焼結体を作製する焼成工程とを含む積層型セラミック電子部品の製造方法において、前記導電パターン形成工程は、熱収縮率が前記セラミックグリーンシートと同等以上の第１の導電性ペーストを使用して前記セラミックグリーンシートの表面に第１の導電パターンを形成する第１の導電パターン形成工程と、熱収縮率が前記セラミックグリーンシートより小さい第２の導電性ペーストを使用して前記セラミックグリーンシートの表面に第２の導電パターンを形成する第２の導電パターン形成工程とを含み、前記積層体形成工程は、前記第１の導電パターンが形成されたセラミックグリーンシートと前記第２の導電パターンが形成されたセラミックグリーンシートとを所定層毎に交互に積層した後、圧着して積層体を形成することを特徴としている。
【００２８】
また、本発明の積層型セラミック電子部品の製造方法は、前記第１の導電性ペーストは、前記第２の導電性ペーストよりも導電性物質の体積含有量が少ないことを特徴としている。
【００２９】
さらに、本発明の積層型セラミック電子部品の製造方法は、前記第１の導電性ペーストは樹脂粒子を含み、該樹脂粒子は、該第１の導電性ペーストに含有される導電性物質の焼結温度よりも低温で焼失することを特徴としている。
【発明の効果】
【００３０】
上記積層型セラミック電子部品及びその製造方法によれば、第１の内部導体層は、熱収縮率がセラミック層と同等以上の第１の導電性ペーストを使用して形成されているので、第１の導体パターンの塗布厚みは厚いものの、セラミック層との間の引張応力を緩和することができる。一方、第２の内部導体層は、熱収縮率がセラミック層より小さい第２の導電性ペーストを使用して形成されているので、第２の導電パターンの塗布厚みを薄くすることができる。そして、第１の内部導体層の上部又は下部の少なくともいずれか一方に、塗布厚みの薄い第２の導電パターンを焼成してなる第２の内部導体層が配されるため、圧着時に緩衝作用を呈するセラミック層の厚みが相対的に大きくなり、このためセラミック層の緩衝作用が助長されて第１の導電パターンの横方向への伸張を抑制することができる。しかも、第１の内部導体層とセラミック層との間の引張応力が緩和されているため、上記第２の導電性ペーストのみを使用した積層型セラミック電子部品に比べ、引張応力を低減することができる。
【００３１】
すなわち、本発明によれば、上述した第１の内部導体層と第２の内部導体層とが所定層毎に交互に配されているので、引張応力を緩和させつつ、導電パターンの横方向への伸張を抑制することができ、超小型であっても良好な電気特性を有する高性能で信頼性の優れた積層型セラミック電子部品を容易に得ることができる。
【００３２】
また、本発明の積層型セラミック電子部品は、前記第１の内部導体層と前記セラミック層との間に空隙が形成されているので、第１の内部導体層とセラミック層との界面における引張応力の発生を確実に抑制することができ、しかも塗布厚みの薄い第２の内部導体層が第１の内部導体層の上部及び下部のいずれか一方に配されているので、第１の導電パターンの横方向への伸張も容易に抑制することができる。
【００３３】
本発明の積層型セラミック電子部品は、前記内部導体層が互いに電気的に接続されてコイル導体を形成しているので、内部導体層の導体幅の横方向への伸張が抑制されてコイル内面積が小さくなるのを極力回避することができ、したがって、引張応力を緩和しつつ、良好なインピーダンス特性を有する積層インダクタ等の積層コイル部品を得ることができる。
【００３４】
また、前記第１の導電性ペーストは、前記第２の導電性ペーストよりも導電性物質の体積含有量が少ないので、第１の導電性ペーストを使用して製造された第１の内部導体層とセラミック層との間の圧接力を小さくすることが可能となり、引張応力の緩和を図ることができる。
【００３５】
また、本発明の積層型セラミック電子部品は、前記第１の導電性ペーストが樹脂粒子を含み、該樹脂粒子は、該第１の導電性ペーストに含有される導電性物質の焼結温度よりも低温で焼失するので、第１の導電性ペーストを焼成して形成された内部導体層とセラミック層（セラミックグリーンシート）との間には容易に空隙が形成され、引張応力の緩和を図ることができる。
【発明を実施するための最良の形態】
【００３６】
次に、本発明の実施の形態を図面を参照しながら詳説する。
【００３７】
図１は本発明に係る積層型セラミック電子部品としての積層インダクタの一実施の形態を示す斜視図であって、該積層型インダクタは、Ｎｉ−Ｚｎ−Ｃｕフェライト系材料からなるフェライト素体（セラミック焼結体）１と、該フェライト素体１の両端部に形成された外部導体２ａ、２ｂと、フェライト素体１の内部に螺旋状に埋設されたコイル導体３とからなり、コイル導体３は、始端側引出部４を介して外部導体２ｂに電気的に接続され、終端側引出部５を介して外部導体２ａに電気的に接続されている。
【００３８】
図２は図１のＡ−Ａ断面図であり、図３は図２のＢ部拡大図である。
【００３９】
フェライト素体１は、磁性体層（セラミック層）８ａ〜８ｇを有し、また、磁性体層８ｂ〜８ｆの各層間には第１の内部導体層６ａ、６ｃ又は第２の内部導体層６ｂ、６ｄが介在されている。さらに、第１及び第２の内部導体層６ａ〜６ｄは、図中上下方向に穿設されたビアホール（不図示）を介して電気的に接続され、反時計回り方向に巻回されたコイルパターンによりコイル導体３を形成している。
【００４０】
コイル導体３は、具体的には、前記磁性体層８ａ〜８ｇよりも熱収縮率の大きな第１の導電性ペーストが焼成されてなる第１の内部導体層６ａ、６ｃと、前記磁性体層８ａ〜８ｇよりも熱収縮率の小さな第２の導電性ペーストが焼成されてなる第２の内部導体層６ｂ、６ｄとからなり、図３に示すように、例えば、第１の内部導体層６ａと前記磁性体層８ｂ、８ｃとの間には空隙９が形成されている。
【００４１】
次に、本積層インダクタの製造方法を詳述する。
【００４２】
まず、第１及び第２の導電性ペーストを作製する。
【００４３】
すなわち、有機バインダと溶剤との配合比率が、例えば１：９となるように調製して有機ビヒクルを作製し、次いで、該有機ビヒクルに所定量の導電性粒子及び該導電性粒子の焼結温度よりも低温で焼失する熱分解性を有する樹脂粒子を加えて三本ロールミルで混練し、第１の導電性ペーストを作製する。
【００４４】
ここで、第１の導電性ペースト中に樹脂粒子を含有させたのは以下の理由による。
【００４５】
コイル導体３は焼成過程で導電性ペーストに含有されている有機成分の脱バインダと導電性粒子の焼結によって収縮するが、脱バインダ過程で有機成分が残留炭素として残った場合、その後に行われる高温下での焼成処理でコイル導体３中の残留炭素が気化膨張して空孔を形成し、前記コイル導体３は空孔を伴ってフェライト素体１を押圧する勢いで膨張する。そしてその結果、フェライト素体１とコイル導体３の界面が圧接状態となり、酸素の拡散が阻害されるため該酸素が界面に残留し、コイル導体３とフェライト素体１とは酸素を介して強固に化学結合し、引張応力が発生する。
【００４６】
換言すると、界面が圧接状態とならないようにすることにより、前記酸素は界面に留まることなく外方へと拡散し、化学結合力が弱くなり、引張応力も緩和され、磁歪効果による透磁率の低下が抑制されてインダクタンスの低下を回避し得る。そして、界面が圧接状態になるのを極力回避するためには、フェライト素体１とコイル導体３との間に空隙９を形成する必要がある。
【００４７】
そして、このような空隙９を形成するためには、導電性粒子が焼結する以前に樹脂粒子の焼失を開始させ、或いは完全に焼失させ、導電性ペーストの焼結がフェライト素体１の焼結よりも早く完了させる必要がある。すなわち、例えば、導電性粒子としてＡｇ粒子を使用した場合は、Ａｇの焼結温度は３００〜５００℃であるので、樹脂粒子はＡｇの焼結温度である３００〜５００℃以下の低温で少なくとも焼失を開始させる必要がある。つまり、樹脂粒子としては、斯かる導電性粒子の焼結を阻害しない熱分解性の良好なものを使用する必要がある。
【００４８】
そこで、本実施の形態では、熱分解性を有する樹脂粒子を使用することにしている。
【００４９】
そして、このような熱分解性を有する樹脂としては、例えばアクリル樹脂、メタクリル樹脂、ポリプロピレン樹脂、ポリエチレン樹脂、ポリスチレン樹脂、ポリエステル樹脂、ポリオレフィン樹脂、ポリイソブチレン樹脂、ポリエチレングリコール樹脂等を使用することができる。
【００５０】
尚、圧縮強さが７０ＭＰａ以上の樹脂を用いた場合は、セラミックグリーンシートである磁性体シートを圧着する工程で樹脂粒子の潰れを抑制することができ、より高い電気特性を得ることができるため、特に好ましい。圧縮強さが７０ＭＰａ以上の樹脂としては、例えば、ポリメタクリル酸メチル（ＰＭＭＡ）樹脂や、ポリスチレン樹脂等を使用することができる。これら樹脂のＡＳＴＭ試験法Ｄ６９５による圧縮強さは、例えばＰＭＭＡ樹脂が７３〜１２５ＭＰａ、ポリスチレン樹脂が８２〜８９ＭＰａである。
【００５１】
また、導電性粒子としては、導電性を有していれば特に限定されるものではなく、Ａｇ、Ｐｄ、Ｐｔ、Ａｕ、Ｎｉ、Ｃｕや、これらの２種又は２種以上の合金を使用することができる。
【００５２】
また、有機ビヒクルに含有される有機バインダとしては、エチルセルロース樹脂、アクリル樹脂、ブチラール樹脂等を使用することができ、溶剤としてはα−テルピネオール、テトラリン、ブチルカルビトール等を使用することができる。
【００５３】
次に、上述の有機ビヒクルに所定量の導電性粒子を加え、樹脂粒子を加えることなく三本ロールミルで混練し、第２の導電性ペーストを作製する。
【００５４】
尚、第２の導電性ペーストには、樹脂粒子が含有されていないことから、第１の導電性ペーストに比べ、導電性粒子の体積含有量は増加することとなる。
【００５５】
そして、このように第１及び第２の導電性ペーストを作製する一方で、ＮｉＯ、ＣｕＯ、ＺｎＯ、Ｆｅ２Ｏ３等のフェライト系材料を所定量秤量し、これら秤量物をボールミルに投入して湿式で混合粉砕し、その後乾燥・仮焼を行う。
【００５６】
次に、この仮焼物を乾式粉砕して仮焼粉末を作製し、この後、該仮焼粉末をバインダ、可塑剤、分散剤と混合させ、溶剤中に分散させてセラミックスラリーを調製し、該セラミックスラリーをドクターブレード法等によりシート状に成形して磁性体シート（セラミックグリーンシート）を作製する。
【００５７】
次に、磁性体シート上の所定位置にビアホールを穿設し、第１又は第２の導電性ペーストを使用して磁性体シートの表面にスクリーン印刷を施し、所定の導電パターンを形成する。
【００５８】
すなわち、図４に示すように、例えば、積層インダクタ用に７枚の磁性体シート１１ａ〜１１ｇを用意し、このうち磁性体シート１１ｂ、１１ｄの表面には第１の導電性ペーストを使用して導電パターン１２ａ、１２ｃを形成し、磁性体シート１１ｃ、１１ｅの表面には第２の導電性ペーストを使用して導電パターン１２ｂ、１２ｄを形成する。
【００５９】
この場合、導電パターン１２ａ、１２ｃの塗布厚みは、導電パターン１２ｂ、１２ｄの塗布厚みよりも厚くなるように形成される。
【００６０】
すなわち、導電パターン１２ｂ、１２ｄの形成に使用される第２の導電性ペーストは、樹脂粒子を含有していないことから、導電性粒子の体積含有量が多く、このため塗布膜の厚みを薄くしても、断線したり耐サージ性を損なうのを回避することができ、したがって塗布厚みを薄くすることができる。
【００６１】
これに対し導電パターン１２ａ、１２ｃの形成に使用される第１の導電性ペーストは、樹脂粒子を含有しているため、導電性粒子の体積含有量が減少しており、したがって塗布厚みを薄くすると、断線したり耐サージ性を損なうおそれがあり、このため塗布厚みを厚くする必要がある。
【００６２】
そこで、図４に示すように、導電パターン１２ａ、１２ｃの塗布厚みを、導電パターン１２ｂ、１２ｄの塗布厚みよりも厚く形成している。
【００６３】
次いで、磁性体シート１１ａ〜１１ｇを積層・圧着し、図５に示すように積層体１３を作製する。
【００６４】
この場合、導電パターン１２ａの上部には磁性体シート１１ｃを介して塗布厚みが薄い導電パターン１２ｂが配されており、また、導電パターン１２ｃの上部及び下部には磁性体シート１１ｄ、１１ｅを介して塗布厚みの薄い導電パターン１２ｂ、１２ｄが配されており、このため圧着時に緩衝作用を呈する磁性体層１１ｃ〜１１ｅの厚みが相対的に大きくなることから、これら導電パターン１２ａ、１２ｃの横方向への伸張を抑制することができる。
【００６５】
次いで、上記積層体１３を所定サイズに切断した後、所定温度（例えば、５００℃以下）で脱バインダ処理を行った後、所定温度（例えば、８００〜９００℃）で焼成処理を行ない、これにより磁性体層８ｂ〜８ｅと内部導体層（第１の内部導体層１２ａ、１２ｃ又は第２の内部導体層１２ｂ、１２ｄ）とが交互に積層されたフェライト素体１が作製される（図２参照）。
【００６６】
尚、脱バインダ処理では、導電性粒子の焼結温度（例えば３００℃）よりも低温（例えば、１５０℃）で樹脂粒子の焼失が始まるため、樹脂粒子が抜けたところが空孔となり、有機成分の脱バインダ処理が促進され、５００℃以上の焼成温度で炭素成分は残存することなく蒸発揮散する。
【００６７】
そして、第１の内部導体層６ａ、６ｃを形成する第１の導電性ペーストの熱収縮率は、磁性体層８ａ〜８ｇの熱収縮率よりも大きいので、焼成処理後の冷却過程により第１の内部導体層６ａ、６ｃと磁性体層８ｂ、８ｃ、及び第１の内部導体層６ｃと磁性体層８ｄ、８ｅとの間には空隙９が形成され、これにより引張応力を低減することができ、磁歪効果による透磁率の低下が抑制されてインダクタンスの低下を回避することができる。
【００６８】
そしてこの後、フェライト素体１の両端部に導電性ペーストを塗布、焼き付けて外部導体２ａ、２ｂを形成し、これにより積層型インダクタが製造される。
【００６９】
このように本実施の形態では、磁性体層８ａ〜８ｅよりも熱収縮率の大きな第１の導電性ペーストを焼成してなる第１の内部導体層６ａ、６ｃと、前記磁性体層８ａ〜８ｅよりも熱収縮率の小さな第２の導電性ペーストを焼成してなる第２の内部導体層６ｂ、６ｄとを磁性体層８ａ〜８ｇを介して交互に配し、しかも第１の内部導体層６ａ、６ｃと磁性体層８ｂ〜８ｅとの間には空隙９が形成されているので、塗布厚みの薄い第２の導体パターン１２ｂ、１２ｄと接する磁性体層１１ｃ〜１１ｆの厚みが相対的に大きくなり、これにより磁性体層１１ｃ〜１１ｆの緩衝作用が助長され、第１の内部導体層６ａ、６ｃの横方向への伸張が極力回避されてコイル内面積が低下するのを抑制することができ、引張応力を緩和しつつインピーダンス等の電気特性が良好で信頼性の優れた積層インダクタを得ることができる。
【００７０】
尚、本発明は上記実施の形態に限定されるものではない。上記実施の形態では、所定の樹脂粒子を含有した第１の導電性ペーストを使用して第１の内部導体層６ａ、６ｃと磁性体層８ｂ〜８ｅとの間に空隙９を形成しているが、上記樹脂粒子を含有させる代わりに有機ビヒクルの含有量を増量させて導電性粒子の含有量を減少させた第２の導電性ペーストを調製し、この導電性ペーストを使用しても所期の目的を達成することが可能である。
【００７１】
すなわち、この場合、第２の内部導体層６ａ、６ｃと磁性体層８ｂ〜８ｅとの間に空隙９は形成されないものの、第１の導電性ペースト中の導電性物質の体積含有量を減らすことにより、第２の内部導体層６ａ、６ｃと磁性体層８ｂ〜８ｅとの間の圧接力を低下させることができ、引張応力を緩和することが可能となる。
【００７２】
また、上記実施の形態では、第１の内部導体層６ａ、６ｃと第２の内部導体層６ｂ、６ｄとを交互に配しているが、図６に示すように、第１の内部導体層１４ａ、１４ｂ、第２の内部導体層１４ｃ、第１の内部導体層１４ｄ、１４ｅ、第２の内部導体層１４ｆの順で各内部導体層１４ａ〜１４ｆをフェライト層１５ａ、…１５ｎを介して配する構成としても本発明の目的を達成することが可能であり、また、第１の内部導体層と第２の内部導体層とをランダム的に配することによっても本発明の目的を達成することができる。
【００７３】
また、上記実施の形態では、積層インダクタを例示して説明したが、積層インダクタ以外の積層型セラミック電子部品、例えば、積層セラミックコンデンサや積層ＬＣ部品にも適用できるのはいうまでもない。
【００７４】
次に、本発明の実施例を具体的に説明する。
【実施例１】
【００７５】
まず、Ａｇ粒子（導電性物質）：２５体積％、アクリル樹脂粒子：２１体積％、エチルセルロース樹脂（有機バインダ）：５体積％、α―テルピネオール（溶剤）：４９体積％からなる第１の導電性ペーストを作製し、また、Ａｇ粒子：３５体積％、エチルセルロース樹脂：６体積％。α―テルピネオール：５９体積％からなる第２の導電性ペーストを作製した。
【００７６】
次に、ＮｉＯ、ＣｕＯ、ＺｎＯ、Ｆｅ２Ｏ３等のフェライト系材料を所定量秤量し、これら秤量物をボールミルに投入して湿式で混合粉砕し、その後スプレードライヤーで乾燥処理を行った後、トンネル炉で仮焼した。
【００７７】
次に、この仮焼物を乾式粉砕して仮焼粉末を作製し、この仮焼粉末に純水、分散剤を添加して湿式混合し、ボールミルを用いて所定の粒径となるまで湿式粉砕し、さらにバインダ、可塑剤、潤滑剤、消泡材等を添加し、ボールミルで所定時間湿式混合した後、真空脱泡を行い、フェライトスラリーを作製した。
【００７８】
次いで、ドクターブレード法を使用してフェライトスラリーに成形加工を施し、厚み１５μｍの磁性体シートを作製し、その後レーザ加工機を使用して磁性体シートの所定位置にビアホールを穿設した。
【００７９】
次に、第１の導電性ペーストを使用して磁性体シートにスクリーン印刷を施し、塗布厚みが１３．２μｍ、導体幅が５０．８μｍのコ字状導電パターンを形成した（以下、この磁性体シートを「磁性体シートＡ」という）。
【００８０】
また、第２の導電性ペーストを使用して磁性体シートにスクリーン印刷を施し、塗布厚みが９．６μｍ、導体幅５０．６μｍのコ字状導電パターンを形成した（以下、この磁性体シートを「磁性体シートＢ」という）。
【００８１】
次に、導電パターンの形成されていない所定枚数の磁性体シート上に磁性体シートＡ及び磁性体シートＢを交互に２３枚積層し、さらにその上に導電パターンの形成されていない所定枚数の磁性体シートを積層して圧着した後、所定寸法に切断し、これにより積層体を得た。
【００８２】
尚、圧着後の塗布厚み、及び導体幅をキーエンス社製マイクロスコープＶＨ−８０００で測定したところ、磁性体シートＡ上の導電パターンは塗布厚みが７．９μｍ、導体幅は６５．１μｍ、磁性体シートＢ上の導電パターンは塗布厚みが５．５μｍ、導体幅は５８．０μｍであった。
【００８３】
次に、この積層体を温度５００℃で２時間、脱バインダ処理を行った後、温度８５０℃で２時間焼成処理を施し、螺旋状のコイル導体が埋設されたフェライト素体（セラミック焼結体）を得た。
【００８４】
次に、浸漬法を使用し、前記コイル導体の引出部が表面露出している端面に外部導体用導電性ペーストを塗布し、その後温度６００℃で１時間、焼付け処理を行い、これにより外形寸法が縦０．６ｍｍ、横０．３ｍｍ、厚み０．３ｍｍ、コイルターン数が１６．５の積層インダクタを得た（実施例１）。
【００８５】
また、比較例として、磁性体シートＢを使用せずに磁性体シートＡのみを使用した積層体を形成し、その後上述と同様の方法・手順で積層インダクタを作製した（比較例１）。
【００８６】
さらに、磁性体シートＡを使用せずに磁性体シートＢのみを使用した積層体を形成し、その後上述と同様の方法・手順で積層インダクタを作製した（比較例２）。
【００８７】
尚、各比較例についても、圧着後の塗布厚み及び導体幅をキーエンス社製マイクロスコープＶＨ−８０００で測定したところ、比較例１は、塗布厚みが７．２μｍ、導体幅が７２．５μｍであり、比較例２は、塗布厚みが５．６μｍ、導体幅が５７．５μｍであった。
【００８８】
次に、各実施例及び比較例について、１００ＭＨｚでのインピーダンスＺをヒューレット・パッカード社製ＨＰ４２９１Ａで測定し、直流抵抗Ｒｄｃをアドバンテスト社製ＴＲ６８４７で測定した。
【００８９】
表１は実施例及び比較例における圧着前後の塗布厚み、導体幅、インピーダンスＺ、及び直流抵抗Ｒｄｃを示している。
【表１】
2005294725.tif 000003
この表１から明らかなように、比較例１は、樹脂粒子を含有した導電性ペーストを使用して積層インダクタを作製しているので、磁性体層と内部導体層との間に空隙が形成され、これにより引張応力が緩和されることからインピーダンスＺは５１８．９Ωとなって高インピーダンスを得ることができた。しかしながら、圧着前の塗布厚みが１３．２μｍと厚くしているものの、圧着後の導体幅が７２．５μｍとなって圧着時の導電パターンの伸張が大きく、このため直流抵抗Ｒｄｃが１．６０Ωと大きくなり、直流抵抗Ｒｄｃを十分に低減することができないことが分かった。
【００９０】
また、比較例２は、圧着前の塗布厚みが９．６μｍと薄いため、圧着後の導体幅も５７．５μｍであり、導体パターンの伸張は減少するが、インピーダンスＺが４３２．３Ωと低くなることが分かった。これは比較例２の磁性体シートＢには樹脂粒子が含有されておらず、導電パターンの熱収縮率がフェライト素体の熱収縮率よりも小さいため、残留引張応力の影響を受け、インピーダンスＺが低下するものと思われる。
【００９１】
これに対し実施例１は、比較例１に対しインピーダンスＺを殆ど劣化させずに直流抵抗Ｒｄｃのみを低減できることが分かった。これは、実施例１では、フェライト素体が磁性体シートＡと磁性体シートＢとを交配してなるので、磁性体シートＡ上の導体パターンにおいても圧着後の導体幅の伸張が抑制され、これにより磁性体シートＢと磁性体層との間の引張応力に伴うインピーダンスの低下が略相殺される結果となり、したがって、インピーダンスＺを殆ど劣化させずに直流抵抗Ｒｄｃのみを低減できたものと思われる。
【実施例２】
【００９２】
まず、Ａｇ粒子：３０体積％、エチルセルロース樹脂：６体積％、α―テルピネオール：６４体積％からなる第１の導電性ペーストを作製し、また、Ａｇ粒子：４０体積％、エチルセルロース樹脂：６体積％。α―テルピネオール：５４体積％からなる第２の導電性ペーストを作製した。
【００９３】
次いで、〔実施例１〕と同様の方法・手順で磁性体シートを作製した。
【００９４】
次に、第１の導電性ペーストを使用して磁性体シートにスクリーン印刷を施し、塗布厚みが９．９μｍ、導体幅が５０．５μｍのコ字状導電パターンを形成した（以下、この磁性体シートを「磁性体シートＣ」という）。
【００９５】
また。第２の導電性ペーストを使用して磁性体シートにスクリーン印刷を施し、塗布厚みが９．１μｍ、導体幅５０．４μｍのコ字状導電パターンを形成した（以下、この磁性体シートを「磁性体シートＤ」という）。
【００９６】
次に、磁性体シートＣ、Ｄを使用し、〔実施例１〕と同様の方法・手順で実施例１１の積層インダクタを作製した。
【００９７】
尚、圧着後の導電パターンの塗布厚み及び導体幅は、磁性体シートＣが塗布厚みは５．８μｍ、導体幅は５８．２μｍ、磁性体シートＤが塗布厚みは５．３μｍ、導体幅は５７．４μｍであった。
【００９８】
また、比較例として、磁性体シートＣのみを使用して積層体を形成し、その後上述と同様の方法・手順で積層インダクタを作製した（比較例１１）。
【００９９】
さらに、磁性体シートＤのみを使用して積層体を形成し、その後上述と同様の方法・手順で積層インダクタを作製した（比較例１２）。
【０１００】
尚、圧着後の塗布厚み及び導体幅は、比較例１１は、塗布厚みが５．７μｍ、導体幅が５９．５μｍであり、比較例１２は、塗布厚みが５．３μｍ、導体幅が５７．２μｍであった。
【０１０１】
次に、各実施例及び比較例について、〔実施例１〕と同様、１００ＭＨｚでのインピーダンスＺ、直流抵抗Ｒｄｃを測定した。
【０１０２】
表２は実施例及び比較例における圧着前後の塗布厚み、導体幅、及びインピーダンスＺ、直流抵抗Ｒｄｃを示している。
【表２】
2005294725.tif 000004
この表２から明らかなように比較例１１は、導電性ペースト中のＡｇ粒子の体積含有量が少ないので、磁性体層と内部導体層との間の圧接力が小さく、したがって引張応力も小さいため、インピーダンスＺは４７０．０Ωと良好な結果を得た。しかしながら、圧着前の塗布厚みを９．９μｍと厚くしても、圧着後の導電パターンの導体幅が５９．５μｍと大きくなり、このため直流抵抗Ｒｄｃは１．４２Ωとなって十分に低減できないことが分かった。
【０１０３】
また、比較例１２は、導電性ペースト中のＡｇ粒子の体積含有量が多いため、磁性体層と内部導体層との間に残留引張応力が発生し、インピーダンスＺは３９０．１Ωに低下することが分かった。
【０１０４】
これに対し実施例１１は、フェライト素体が磁性体シートＣと磁性体シートＤとを交配してなるので、磁性体シートＣ上の導体パターンにおいても圧着後の導体幅の伸張が抑制され、したがって磁性体シートＤと磁性体層との間の引張応力により若干のインピーダンス低下が認められたものの、比較例１２に比べてインピーダンス特性が大幅に改善され、しかも直流抵抗Ｒｄｃを低減できることが分かった。
【図面の簡単な説明】
【０１０５】
【図１】本発明に係る積層セラミック電子部品としての積層インダクタの一実施の形態を示す斜視図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図２のＢ部拡大図である。
【図４】磁性体シート上に第１又は第２の導電性ペーストを塗布した状態を示す断面図である。
【図５】導電パターンの形成された磁性体シートが圧着・積層された状態を示す断面図である。
【図６】積層インダクタの他の実施の形態を示す断面図である。
【図７】セラミック層よりも熱収縮率の小さな導電性ペーストを使用して導電パターンを形成したセラミックグリーンシートの断面図である。
【図８】図７のセラミックグリーンシートを複数積層して得た積層体の断面図である。
【図９】図８の積層体を焼成して得たセラミック焼結体の断面図である。
【図１０】セラミック層よりも熱収縮率の大きな導電性ペーストを使用して導電パターンを形成したセラミックグリーンシートの断面図である。
【図１１】図１０のセラミックグリーンシートを複数積層して得た積層体の断面図である。
【図１２】図１１の積層体を焼成して得たセラミック焼結体の断面図である。
【符号の説明】
【０１０６】
８ａ〜８ｇ  磁性体層（セラミック層）
６ａ、６ｃ  第１の内部導体層
６ｂ、６ｄ  第２の内部導体層
９  空隙
１１ａ〜１１ｇ  磁性体シート（セラミックグリーンシート）
１２ａ、１２ｃ  第１の導電パターン
１２ｂ、１２ｄ  第２の導電パターン
１３  積層体
１４ａ、１４ｂ、１４ｄ、１４ｅ  第１の内部導体層
１４ｃ、１４ｆ  第２の内部導体層
１５ａ〜１５ｎ  磁性体シート（セラミックグリーンシート）
【図１】
2005294725.tif 000005
【図２】
2005294725.tif 000006
【図３】
2005294725.tif 000007
【図４】
2005294725.tif 000008
【図５】
2005294725.tif 000009
【図６】
2005294725.tif 000010
【図７】
2005294725.tif 000011
【図８】
2005294725.tif 000012
【図９】
2005294725.tif 000013
【図１０】
2005294725.tif 000014
【図１１】
2005294725.tif 000015
【図１２】
2005294725.tif 000016