(57)【要約】  【課題】  閾値電圧が安定し、特性・信頼性に優れた、ＯＮＯ積層膜をゲート絶縁膜とし得る半導体装置の製造方法を提供する。  【解決手段】  半導体基板１上に酸化シリコン膜２、４および窒化シリコン膜３からなるＯＮＯ積層膜５を形成した後、窒化シリコン膜３に対して以下のいずれかの電荷蓄積抑制処理を施す。電荷蓄積処理の後、プラズマ・ドライエッチングまたはプラズマ化学的気相成長法によりＯＮＯ積層膜５に電荷を注入する。電荷蓄積処理は、未反応の水素および酸素の混合気体中において高温に加熱し水素および酸素を反応させて窒化シリコン膜３を酸化するもの、塩素を含む酸化雰囲気中で酸化する高温の水素雰囲気中で窒化シリコン膜を酸化するもの、などがある。【選択図】  図１
2005045012.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に積層絶縁膜を形成する工程と、前記積層絶縁膜に電荷蓄積抑制処理を施す工程と、前記積層絶縁膜に電荷を注入する工程とを含む半導体装置の製造方法。
【請求項２】
半導体基板上に積層絶縁膜を形成する工程と、前記積層絶縁膜上の一部にゲート電極を形成する工程と、前記ゲート電極をマスクとして前記積層絶縁膜に電荷蓄積抑制処理を施す工程と、前記積層絶縁膜に電荷を注入する工程とを含む半導体装置の製造方法。
【請求項３】
積層絶縁膜は、下層より第１の絶縁膜、第２の絶縁膜、および第３の絶縁膜で構成されている請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
電荷蓄積抑制処理が、半導体基板を未反応の水素および酸素の混合気体中において高温に加熱し、前記水素および酸素を反応させて第２の絶縁膜を酸化する処理である請求項３記載の半導体装置の製造方法。
【請求項５】
電荷蓄積抑制処理が、塩素を含む高温の雰囲気中において第２の絶縁膜を熱酸化する処理である請求項３記載の半導体装置の製造方法。
【請求項６】
電荷蓄積抑制処理が、水素を含む高温の雰囲気中において第２の絶縁膜をアニールする処理である請求項３記載の半導体装置の製造方法。
【請求項７】
電荷蓄積抑制処理が、第２の絶縁膜中に酸素または水素のイオンを注入した後、前記第２の絶縁膜を高温でアニールする処理である請求項３記載の半導体装置の製造方法。
【請求項８】
電荷の注入が、紫外線照射により半導体基板中で電子・正孔対を生成させることによるものである請求項１から請求項７までのうちいずれか１項記載の半導体装置の製造方法。
【請求項９】
電荷の注入が、プラズマ・ドライエッチングあるいはプラズマ化学的気相成長法によるものである請求項１から請求項７までのうちいずれか１項記載の半導体装置の製造方法。
【請求項１０】
第１および第３の絶縁膜が酸化シリコン膜であり、第２の絶縁膜が窒化シリコン膜である請求項３から請求項７までのうちいずれか１項記載の半導体装置の製造方法。
【請求項１１】
第１および第３の絶縁膜が酸化シリコン膜であり、第２の絶縁膜が酸窒化シリコン膜である請求項３から請求項７までのうちいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に積層絶縁膜を有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
現在、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜を積層したいわゆるＯＮＯ積層膜を代表とする積層絶縁膜は、ＭＯＮＯＳ型半導体記憶装置やＣＣＤ撮像装置などのゲート絶縁膜として広く用いられている。
【０００３】
従来、このような積層絶縁膜を有する半導体装置の製造方法は以下に示すようなものであった。
【０００４】
図３（ａ）、（ｂ）は、従来のＯＮＯ積層膜を有する半導体装置の製造方法の一例を示す工程断面図である。
【０００５】
まず、図３（ａ）に示すように、半導体基板１０１上に酸化シリコン膜１０２、窒化シリコン膜１０３および酸化シリコン膜１０４を順次積層してＯＮＯ積層膜１０５を形成する。次に、図３（ｂ）に示すように、ＯＮＯ積層膜１０５を有する半導体基板に対し、その後、プラズマ・ドライエッチングまたはプラズマ化学的気相成長法等のプラズマ処理工程を施す。
【０００６】
しかしながら、上記従来の半導体装置の製造方法においては、図４に示すように、プラズマ・ドライエッチングまたはプラズマ化学的気相成長法等のプラズマ処理工程において発生した紫外線がシリコン基板１０１に達し、価電子帯の電子が酸化シリコン膜１０２の伝導帯にまで励起され、窒化シリコン膜１０３中に達してその中に蓄積される、あるいはプラズマ・ドライエッチングまたはプラズマ化学的気相成長法の工程においてＯＮＯ積層膜１０５に電界が印加され、その結果としてＯＮＯ積層膜中１０５に電荷が注入され、窒化シリコン膜１０３に蓄積されるという問題があった。
【０００７】
窒化シリコン膜１０３中に電荷が蓄積されると、ＯＮＯ積層膜１０５をゲート絶縁膜とするトランジスタの閾値電圧が上昇あるいは低下し、所望の値が得られない。また、トランジスタ以外の部分においてはＯＮＯ積層膜下の基板中に不要な電荷を誘起することとなり、半導体装置の特性あるいは信頼性に悪影響を及ぼす。
【０００８】
この紫外線による電気的特性の変動という問題に対して、これを防止する半導体装置が提案されている（例えば特許文献１）。
【０００９】
図５は、上記紫外線対策を行った半導体装置の断面図である。
【００１０】
図５に示すように、シリコン基板１０１上に酸化シリコン膜１０２、窒化シリコン膜１０３、酸化シリコン膜１０４が順次積層されてＯＮＯ積層膜１０５を形成され、ＯＮＯ積層膜１０５上にはゲート電極１０６が形成されている。さらに、ゲート電極１０６の上部には絶縁膜を介して金属遮光膜１１０および１１１が形成され、紫外線を遮断している。
【特許文献１】特開２００１−２８４５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記従来の半導体装置においては、金属遮光膜１１０および１１１は下地への紫外線の入射を防ぐためかなりの面積にわたってほぼ切れ目なく形成されている必要があり、配線の自由な配置に関して制約になるという問題がある。また、金属遮光膜の形成以前の工程において照射される紫外線に対しては効果が無いという問題もある。
【００１２】
本発明は、上記課題を解決するものであり、積層絶縁膜中への電荷蓄積が抑制でき、積層絶縁膜をゲート絶縁膜とするトランジスタの閾値電圧が所望の値からはずれることがなく、また、トランジスタ以外の部分に関して積層絶縁膜下の半導体基板中に不要な電荷が誘起されることがない半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の第１の半導体装置の製造方法は、半導体基板上に積層絶縁膜を形成する工程と、積層絶縁膜に電荷蓄積抑制処理を施す工程と、前記積層絶縁膜に電荷を注入する工程とを含む。
【００１４】
また、本発明の第２の半導体装置の製造方法は、半導体基板上に積層絶縁膜を形成する工程と、積層絶縁膜上の一部にゲート電極を形成する工程と、ゲート電極をマスクとして積層絶縁膜に電荷蓄積抑制処理を施す工程と、前記積層絶縁膜に電荷を注入する工程とを含む。
【００１５】
本発明の第１および第２の半導体装置の製造方法において、積層絶縁膜は、下層より第１の絶縁膜、第２の絶縁膜、および第３の絶縁膜で構成されていることが好ましい。
【００１６】
本発明の第１および第２の半導体装置の製造方法において、電荷蓄積抑制処理が、半導体基板を未反応の水素および酸素の混合気体中において高温に加熱し、水素および酸素を反応させて第２の絶縁膜を酸化する処理であることが好ましい。
【００１７】
このようにすれば、窒化シリコン膜あるいは酸窒化シリコン膜は一般の熱酸化に比して酸化の速度が著しく大きくなりまた膜中の未結合手密度が減少するため、電荷蓄積が抑制される。
【００１８】
また、本発明の第１および第２の半導体装置の製造方法において、電荷蓄積抑制処理が、塩素を含む高温の雰囲気中において第２の絶縁膜を熱酸化する処理であることが好ましい。
【００１９】
このようにすれば、窒化シリコン膜あるいは酸窒化シリコン膜中の未反応材料が排出され結果として膜中の未結合手密度が減少するため、電荷蓄積が抑制される。
【００２０】
また、本発明の第１および第２の半導体装置の製造方法において、電荷蓄積抑制処理が、水素を含む高温の雰囲気中において第２の絶縁膜をアニールする処理であることが好ましい。
【００２１】
このようにすれば、窒化シリコン膜あるいは酸窒化シリコン膜中の未結合手が水素により終端されるため、電荷蓄積が抑制される。
【００２２】
また、本発明の第１および第２の半導体装置の製造方法において、電荷蓄積抑制処理が、第２の絶縁膜中に酸素または水素のイオンを注入した後、第２の絶縁膜を高温でアニールする処理であることが好ましい。
【００２３】
このようにすれば、窒化シリコン膜あるいは酸窒化シリコン膜中の未結合手が酸素または水素により終端されるため、電荷蓄積が抑制される。
【００２４】
また、本発明の第１および第２の半導体装置の製造方法において、電荷の注入が、紫外線照射により半導体基板中で電子・正孔対を生成させることによるものであることが好ましい。
【００２５】
また、本発明の第１および第２の半導体装置の製造方法において、電荷の注入が、プラズマ・ドライエッチングあるいはプラズマ化学的気相成長法によるものであることが好ましい。
【００２６】
また、本発明の第１および第２の半導体装置の製造方法において、第１および第３の絶縁膜が酸化シリコン膜であり、第２の絶縁膜が窒化シリコン膜であることが好ましい。
【００２７】
また、本発明の第１および第２の半導体装置の製造方法において、第１および第３の絶縁膜が酸化シリコン膜であり、第２の絶縁膜が酸窒化シリコン膜であることが好ましい。
【発明の効果】
【００２８】
以上詳細に説明したように、本発明の半導体装置の製造方法によれば、積層絶縁膜中への電荷蓄積が抑制されるので、積層絶縁膜をゲート絶縁膜とするトランジスタの閾値電圧が所望の値からはずれることがない。また、トランジスタ以外の部分に関しては積層絶縁膜下の半導体基板中に不要な電荷が誘起されることがないので、結果として信頼性に優れた半導体装置が得られる。
【発明を実施するための最良の形態】
【００２９】
（第１の実施形態）
図１（ａ）〜（ｃ）は、本発明の第１の実施形態を示す工程順断面図である。
【００３０】
まず、図１（ａ）に示すように、半導体基板１上に酸化シリコン膜２、窒化シリコン膜３および酸化シリコン膜４を順次積層して積層絶縁膜であるＯＮＯ積層膜５を形成する。次に、図１（ｂ）に示すようにＯＮＯ積層膜５に対して電荷蓄積抑制処理を施す。
【００３１】
この電荷蓄積抑制処理には数種の処理法がある。
【００３２】
第１の処理法は、半導体基板１を未反応の水素および酸素の混合気体中においてランプ加熱等の方法により１０００℃程度の高温に加熱し、水素と酸素とを反応させて窒化シリコン膜３を酸化するものである。窒化シリコン膜３は非常に酸化されにくい膜であるが、我々の研究によればこのような方法によりシリコン基板と同程度の酸化速度で酸化されることが判明している。窒化シリコン膜３は、膜中に多数の電荷捕獲準位を有しているが、酸化されることにより膜中の未結合手が減少して膜の組成が化学量論的組成に近づくため膜中の電荷捕獲準位密度が減少する。
【００３３】
第２の処理法は、ＯＮＯ積層膜５を１重量％程度の塩素を含む酸化雰囲気中で８００℃〜１０００℃で酸化することにより窒化シリコン膜３を酸化するものである。我々の研究によれば、この酸化工程において窒化シリコン膜３が塩素を含む酸化雰囲気にさらされることにより窒化シリコン膜３中の未反応ＮＨ濃度が減少し、結果として膜中の電荷捕獲準位密度が減少することが判明している。
【００３４】
第３の処理法は、ＯＮＯ積層膜５を９００℃程度の水素雰囲気中でアニールするものである。このとき水素が窒化シリコン膜３中に拡散し、未結合手を終端することにより、窒化シリコン膜３中の電荷捕獲準位密度が減少する。
【００３５】
第４の処理法は、ＯＮＯ積層膜５中に酸素または水素をイオン注入し、その後９００℃程度の温度でアニールするものである。このアニールによりイオン注入された酸素または水素が窒化シリコン膜３中の未結合手を終端し、窒化シリコン膜中の電荷捕獲準位密度が減少する。
【００３６】
以上のような処理法を用いることにより、窒化シリコン膜３は膜中の電荷捕獲準位密度が減少した状態の窒化シリコン膜３１となり、またＯＮＯ積層膜５はＯＮＯ積層膜５１となる。
【００３７】
次に、図１（ｃ）に示すように、ＯＮＯ積層膜５１を有する半導体基板１にプラズマ・ドライエッチングまたはプラズマ化学的気相成長法等により紫外線を照射する。この紫外線により、半導体基板１中で電子・正孔対を生成し、励起された電子は半導体基板１上のＯＮＯ積層膜５１に注入されるが、窒化シリコン膜３１はごく少数の電荷捕獲準位を有するのみであり、結果として捕獲される電子はごく少数である。
【００３８】
（第２の実施形態）
図２（ａ）〜（ｄ）は、本発明の第２の実施形態を示す工程順断面図である。
【００３９】
まず、図２（ａ）に示すように、半導体基板１上に酸化シリコン膜２、窒化シリコン膜３および酸化シリコン膜４を順次積層してＯＮＯ積層膜５を形成する。次に、図２（ｂ）に示すようにＯＮＯ積層膜５上にゲート電極６を形成する。ゲート電極６は、たとえばｎ型多結晶シリコンである。次に、図２（ｃ）に示すようにＯＮＯ積層膜５に対してゲート電極６をマスクとして電荷蓄積抑制処理を施す。
【００４０】
この電荷蓄積抑制処理には数種の処理法がある。
【００４１】
第１の処理法は、半導体基板１を未反応の水素および酸素の混合気体中においてランプ加熱等の方法により１０００℃程度の高温に加熱し、水素と酸素とを反応させて窒化シリコン膜３を酸化するものである。窒化シリコン膜３は非常に酸化されにくい膜であるが、我々の研究によればこのような方法によりシリコン基板と同程度の酸化速度で酸化されることが判明している。窒化シリコン膜３は、膜中に多数の電荷捕獲準位を有しているが、酸化されることにより膜中の未結合手が減少して膜の組成が化学量論的組成に近づくため膜中の電荷捕獲準位密度が減少する。この際、ゲート電極６の下部に位置するＯＮＯ積層膜５には酸化が達しない。
【００４２】
第２の処理法は、ＯＮＯ積層膜５を１重量％程度の塩素を含む酸化雰囲気中で８００℃〜１０００℃で酸化することにより窒化シリコン膜３を酸化するものである。我々の研究によれば、この酸化工程において窒化シリコン膜３が塩素を含む酸化雰囲気にさらされることにより窒化シリコン膜３中の未反応ＮＨ濃度が減少し、結果として膜中の電荷捕獲準位密度が減少することが判明している。この際、ゲート電極６の下部に位置するＯＮＯ積層膜５には酸化が達しない。
【００４３】
第３の処理法は、ＯＮＯ積層膜５を９００℃程度の水素雰囲気中でアニールするものである。このとき水素が窒化シリコン膜３中に拡散し、未結合手を終端することにより、窒化シリコン膜３中の電荷捕獲準位密度が減少する。この際、ゲート電極６の下部に位置するＯＮＯ積層膜５には水素が達しない。
【００４４】
第４の処理法は、ＯＮＯ積層膜５中に酸素または水素をイオン注入し、その後９００℃程度の温度でアニールするものである。このアニールによりイオン注入された酸素または水素が窒化シリコン膜３中の未結合手を終端し、窒化シリコン膜中の電荷捕獲準位密度が減少する。この際、ゲート電極６の下部に位置するＯＮＯ積層膜５には酸素あるいは水素のイオン注入が達しない。
【００４５】
以上のような処理法を用いることにより、ゲート電極６に覆われていない窒化シリコン膜３は膜中の電荷捕獲準位密度が減少した状態の窒化シリコン膜３１となり、またＯＮＯ積層膜５はＯＮＯ積層膜５１となる。一方、ゲート電極６に覆われた領域においては窒化シリコン膜３は電荷蓄積抑制処理を受けない。
【００４６】
次に、図２（ｄ）に示すように、半導体基板全体にプラズマ・ドライエッチングまたはプラズマ化学的気相成長法等により紫外線を照射する。この紫外線により、半導体基板中で励起された電子は半導体基板上のＯＮＯ積層膜５１に注入されるが、窒化シリコン膜３１はごく少数の電荷捕獲準位を有するのみであり、結果として捕獲される電子はごく少数である。また、ゲート電極６は紫外線に対してほぼ不透明であるためゲート電極６の下部に位置するＯＮＯ積層膜５には電子が注入されない。すなわち、ゲート電極６の下部に位置するＯＮＯ積層膜５はその中の窒化シリコン膜３がある程度の電荷捕獲順位密度を維持したままであり、かつ紫外線照射による電子注入もなされていないのでＭＯＮＯＳ型半導体記憶装置やＣＣＤ撮像装置などのゲート絶縁膜に適した性質を有している。
【００４７】
なお、上記本発明の第１および第２の実施形態においては、一例として第１、第２および第３の絶縁膜をそれぞれ酸化シリコン膜、窒化シリコン膜および酸化シリコン膜としたが、これらは他の絶縁膜であっても同様の効果が得られ、特に第２の絶縁膜は酸窒化シリコン膜であってもよい。
【００４８】
また、窒化シリコン膜３を酸化する場合、酸化が膜中まで進行して酸窒化シリコン膜あるいは酸化シリコン膜となるような構成においても同様の効果が得られる。
【００４９】
また、プラズマ・ドライエッチングまたはプラズマ化学的気相成長法等による紫外線照射について示したが、電荷注入はこれらのプラズマプロセスによって印加される電界によっても生じる。
【産業上の利用可能性】
【００５０】
本発明の半導体装置の製造方法は、積層絶縁膜中への電荷蓄積が抑制されるので、積層絶縁膜をゲート絶縁膜とするトランジスタの閾値電圧が所望の値からはずれることがなく、また、トランジスタ以外の部分に関しては積層絶縁膜下の半導体基板中に不要な電荷が誘起されることがないので、結果として信頼性に優れた半導体装置が得られるという効果を有し、特に積層絶縁膜を有する半導体装置の製造方法に有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施形態を示す工程順断面図である。
【図２】本発明の第２の実施形態を示す工程順断面図である。
【図３】従来の半導体装置の製造方法の一例を示す工程順断面図である。
【図４】紫外線による電荷蓄積を示す図である。
【図５】従来の半導体装置の一例を示す断面図である。
【符号の説明】
【００５２】
１    半導体基板
２    酸化シリコン膜
３    窒化シリコン膜
４    酸化シリコン膜
５    ＯＮＯ積層膜
６    ゲート電極
３１  窒化シリコン膜
５１  ＯＮＯ積層膜
【図１】
2005045012.tif 000003
【図２】
2005045012.tif 000004
【図３】
2005045012.tif 000005
【図４】
2005045012.tif 000006
【図５】
2005045012.tif 000007