(57)【要約】【課題】  非晶質シリコンを用いた光起電力素子の光劣化後の光電変換効率を向上させる。【解決手段】  Ｓｉを主構成元素とする多結晶、微結晶または非晶質半導体をｉ層に含むｐｉｎ接合を少なくとも一組有する光起電力素子において、該光起電力素子の初期光電変換効率をダイオードリーク電流により２％以上９％以下低下させたことを特徴とする。【選択図】      図６−１
2005294326.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉを主構成元素とする多結晶、微結晶または非晶質半導体をｉ層に含むｐｉｎ接合を少なくとも一組有する光起電力素子において、該光起電力素子の初期光電変換効率をダイオードリーク電流により２％以上９％以下低下させたことを特徴とする光起電力素子。
【請求項２】
Ｓｉを主構成元素とする多結晶、微結晶または非晶質半導体をｉ層に含むｐｉｎ接合を有する光起電力素子を酸性水溶液中に浸漬し該光起電力素子のｐ層側に電圧を印加する工程において、前記光起電力素子のダイオードリーク電流による初期光電変換効率の低下率が２％以上９％以下になるように条件を制御することを特徴とする光起電力素子の製造方法。
【請求項３】
前記制御は、前記印加電圧の波形を変化させることにより行なうことを特徴とする請求項２に記載の光起電力素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主として多結晶、微結晶または非晶質半導体を光活性層に用いた光起電力素子の信頼性と変換効率の向上に関する。
【背景技術】
【０００２】
従来、光起電力素子には単結晶、多結晶を用いた系が用いられてきた。特に、単結晶シリコンでは変換効率が２０％を超えるものも登場し、太陽光発電システムが一般住宅にも普及し始めている。しかしながら、太陽電池市場の拡大に伴い、生産コスト低減の面から非晶質を用いた光起電力素子への期待が高まり種々の作製方法が検討されてきた。
【０００３】
半導体装置に使われる非晶質シリコン、微結晶シリコン、あるいは多結晶シリコンの堆積方法としては、シランＳｉＨ4またはジシランＳｉ2Ｈ6を成膜ガスとするＲＦプラズマＣＶＤ法やマイクロ波プラズマＣＶＤ法、などが用いられてきた。実験的にはこの他にも光ＣＶＤ法、ＥＣＲＣＶＤ法、水素原子存在下でのシリコンの真空蒸着法などがある。このような非晶質シリコン、微結晶シリコンの作製法でもっとも普及しているのはプラズマＣＶＤ法である。シランＳｉＨ4、ジシランＳｉ2Ｈ6、四フッ化珪素ＳｉＦ4を材料ガスとして用い、必要に応じて水素ガスで希釈を行い、１３．５６ＭＨｚの高周波でプラズマを発生させ、プラズマにより成膜ガスを分解して反応性のある活性種をつくり、基板上に膜を堆積させる。また、成膜ガスに、ホスフィン（ＰＨ3），ジボラン（Ｂ2Ｈ6）、ＢＦ3などのドーピングガスを混ぜれば、ｎ型半導体、ｐ型半導体が形成できる。
【０００４】
さらに、シャントパスによる特性低下を防止するため、金属層（裏面電極）と半導体層の間に導電性を示す透光性の材料による層、即ち透明導電性層を設けることが行なわれている。
【０００５】
非晶質シリコン光起電力素子の場合、光を照射すると変換効率が悪くなってしまう。光を照射すると、生成された光キャリアの再結合中心となるシリコンダングリングボンドが増加してしまう。そのため、太陽光の下に長く置くと光起電力素子の変換効率が低下してしまう。これに対して、光劣化の少ない系として微結晶シリコンの開発が進められてきた。しかし、アモルファス微結晶中のアモルファス相の光劣化など問題も抱えている。
【０００６】
光起電力素子の場合、信頼性の観点から光劣化以外にｐｎ間のシャント抵抗が問題となる。特に、シャント抵抗が大きく下がると、光電変換効率が低下し、また実用上光起電力素子の耐電圧が低下するという問題がある。特許文献１にあるようにシャント抵抗は１ｋΩ・ｃｍ2から５００ｋΩ・ｃｍ2で高ければ高いほど信頼性は向上し光電変換効率が良いとされている。また、特許文献２にみられる光起電力素子も２ｋΩ・ｃｍ2から２００ｋΩ・ｃｍ2なる値を代表値としてあげている。また、シャントに関連して特許文献３では光起電力素子内部のピンホールに注目している。ピンホールの直径ｄ［μｍ］とその密度Ｎ個／ｃｍ2との関係がｄ2×Ｎ≦１．５×１０4であるように規定している。
【０００７】
【特許文献１】特開平７−３０２９２６号公報
【特許文献２】特開平８−１８０８６号公報
【特許文献３】特開平１０−４１２３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
非晶質シリコンの場合、光劣化は、光生成キャリアが、半導体膜中で再結合することにより、ダングリングボンドを生成すると考えられ、そのメカニズムについては諸説唱えられている。また、光劣化のない系として微結晶シリコンを用いることも大いに検討されている。完全な非晶質でなく、非晶質相と微結晶相の両者を含むことを特徴とする微結晶シリコンの開発も行われている。微結晶シリコンでは、バンドギャップが１．１ｅＶ程度であり、非晶質シリコンのバンドギャップ約１．７ｅＶよりも小さい。そのため、光起電力素子において、ｉ層を二層以上組み合わせて作製するスタック型光起電力素子のボトムまたはミドル用の光起電力素子として微結晶シリコンは期待されている。
【０００９】
しかし、微結晶シリコンは、結晶相と非晶質相の混合であるから、光が照射されたとき生成されたキャリアは、結晶相中を走行するときの移動度に比べ、非晶質相を走行するときの移動度が光劣化により悪化することが問題となっている。微結晶シリコンでは、結晶粒の界面もしくは結晶粒の周りの非晶質領域で光劣化が生じていると考えられる。そのため、非晶質シリコンの場合と同様に光劣化の低減対策をとる必要がある。
【００１０】
非晶質シリコンの光劣化は、ステブラーロンスキー効果と言われる光誘起の可逆現象である。光起電力素子の短絡電流は、電子−正孔対の生成効率、ドリフト移動度、キャリアの寿命で決まるが、光照射によってキャリアの寿命が、大きく減少することがわかっている。これらは、微結晶シリコン内の非晶質領域にも当てはまり非晶質シリコンと同様の特性の光劣化現象が起こる。
【００１１】
現象論的には、ステブラーロンスキー効果の原因となる準安定ダングリングボンドは、光によって励起された電子−正孔対の直接的および間接的な非輻射再結合あるいはどちらか一方のキャリアのトラッピングによって誘起される。本発明では、ステブラロンスキー効果を抑制し、非晶質シリコン、微結晶シリコン、多結晶シリコンの光劣化後の光電変換効率を向上させることを目的とする。
【課題を解決するための手段】
【００１２】
本発明は上記目的を達成するために、光劣化現象とリーク電流に着目して鋭意検討した結果完成に至ったものであり、その骨子とするところは、Ｓｉを主構成元素とする多結晶、微結晶または非晶質半導体をｉ層に含むｐｉｎ接合を少なくとも一組有する光起電力素子において、該光起電力素子の初期光電変換効率をダイオードリーク電流により２％以上９％以下低下させたことを特徴とする光起電力素子である。
【００１３】
また、本発明は、Ｓｉを主構成元素とする多結晶、微結晶または非晶質半導体をｉ層に含むｐｉｎ接合を有する光起電力素子を酸性水溶液中に浸漬し該光起電力素子のｐ層側に電圧を印加する工程において、前記光起電力素子のダイオードリーク電流による初期光電変換効率の低下率が２％以上９％以下になるように条件を制御することを特徴とする光起電力素子の製造方法である。なお、前記制御は、前記印加電圧の波形を変化させることにより行なうことが好ましい。
【００１４】
一般的な光起電力素子は図２のように集電電極２０１、透明電極２０２、ｐ型半導体層２０３、ｉ型半導体層２０４、ｎ型半導体層２０５、透明導電層２０６、裏面電極２０７、導電性基板２０８からなっている。図２のような構成をとる場合、透明導電層２０６は多重干渉効果により反射率を高めるほかに、半導体層の短絡箇所に過剰な電流が流れるのを防止し、金属層（裏面電極２０７）を覆って半導体層との反応を防止するといった光起電力素子の信頼性を高める効果がある。しかし、半導体層の成膜時にごみや基板形状などが原因で生ずるピンホールや欠陥による多数の透明電極−裏面電極間の短絡については、透明導電層２０６の介在だけでは該短絡を防止する信頼性を十分確保できるとはいえず、光起電力素子の性能の低下を十分に防止するのは難しい。
【００１５】
こうしたことから、成膜後すでに存在する短絡を除去、あるいは短絡箇所近傍の部材を高抵抗化し光起電力素子の性能を回復する処理が施される。以降この処理をシャントパッシベーションと呼ぶ。シャントパッシベーションの条件を適正化することにより、光起電力素子のリーク電流を変えシャント抵抗を変化させた光起電力素子を作製することが出来る。
【００１６】
光起電力素子のｐｎ同士を短絡すると、再結合電流が減少し、光劣化も低減することが一般に知られている。本発明は、この現象に着目し、シャント電流を積極的に利用する事によって光劣化を抑止する事を検討した。その結果、従来はできる限り小さく押さえていたシャント電流を敢えて特定の範囲内の電流量流すことによって、光起電力素子の再結合電流を減らすことで光劣化を抑制し劣化後の光電変換効率を向上させよういうことが本発明の狙いである。
【００１７】
ＰＩＮ型光起電力素子の場合、図１のような模式図で表されるように、ダイオードと並列抵抗で表記できる。このとき並列抵抗を挿入することにより、光によって励起された電子−正孔対は並列抵抗を介して消費され、光劣化は低減される。
【００１８】
しかし、並列抵抗を入れることにより、光起電力素子（ダイオード）の初期の光電変換効率は低下する。そこで、光劣化後の光電変換効率が最大になるように並列抵抗の値を変化させる必要がある。本発明では、光起電力素子のシャントパッシベーションの条件を制御する事により、ダイオードリーク電流を敢えて多めに生じさせること（並列抵抗の値を下げる）により、光劣化を抑制し光劣化後の変換効率の向上を図ったものである。
【発明の効果】
【００１９】
本発明によれば、光起電力素子のシャント抵抗を制御し、ダイオードリーク電流による光電変換効率の低下率を２％以上９％以下としたことにより、非晶質シリコンを用いた光起電力素子の光劣化後の光電変換効率を向上させることができる。また、耐電圧の高い光起電力素子を作製でき信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２０】
図２は、本発明の概念を詳しく説明するための、光起電力素子の断面図の一例である。図２において、２０８は導電性基板、２０７は裏面電極、２０６は透明導電層、２０５はｎ型半導体層、２０４はｉ型半導体層、２０３はｐ型半導体層、２０２は透明電極である。２０１は発生した光電流を取り出す集電電極である。さらに、図２は基板２０８と逆側から光を入射する構成であるが、基板側から光を入射する構成の光起電力素子では、基板を除いて図２とは逆の順番に各層を積層することで対応できる
以下、本発明の光起電力素子の各層について形成する順に詳しく説明する。
【００２１】
（導電性基板）
本発明に用いられる導電性基板２０８は、たとえば、ＮｉＣｒ，ステンレス，Ａｌ，Ｃｒ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，Ｔｉ，Ｐｔ，Ｐｂなどの金属またはこれらの合金からなるものである。また、導電性基板２０８の厚さは、製造上および取り扱い上における機械的強度などの点から、通常は１０μｍ以上必要である。導電性基板の研磨処理には、化学エッチングまたは切削加工により、鋭角を持ったジグザグ状に金属基板の表面を加工する。化学研磨法、電解研磨法、などの化学的表面加工法、およびダイヤモンド、カーボランダム、アランダムなどの微粒子研磨剤を用いる機械的研磨法により、凹凸を制御しながら金属基板の表面を加工する。金属表面を研磨したあと、エッチングすることにより、多重凸面上の尖端をなくす。
【００２２】
（裏面電極層）
本発明に用いられる裏面電極２０７は光入射方向に対し半導体層の裏面に配される電極である。裏面電極の材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属またはステンレス等の合金が挙げられる。なかでもアルミニウム、銅、銀、金などの反射率の高い金属が特に好ましい。反射率の高い金属を用いる場合には、裏面電極に半導体層で吸収しきれなかった光を再び半導体層に反射する光反射層の役割を兼ねさせる事ができる。
【００２３】
（透明導電層）
透明導電層２０６は、主に以下のような目的で、裏面電極層２０７と半導体層の間に配置される。まず、光起電力素子の裏面での乱反射を向上させ、薄膜による多重干渉によって光を光起電力素子内に閉じ込めて、半導体層内の光路長を延ばし、光起電力素子の短絡電流（Ｊｓｃ）を増大させる。次に、裏面電極層の金属が、半導体層に拡散するかあるいはマイグレーションを起こして、光起電力素子がシャントすることを防止する。また、透明導電層に若干の抵抗値をもたせることで、半導体層を挟んで設けられた裏面電極層２０７と透明電極２０２との間に半導体層のピンホール等の欠陥で発生するショートを防止することである。
【００２４】
透明導電層２０６は半導体層の吸収可能な波長領域において高い透過率を有することと、適度の抵抗率が要求される。好ましくは、６５０ｎｍ以上の透過率が、８０％以上、より好ましくは、８５％以上、最適には９０％以上であることが望ましい。
【００２５】
（半導体層）
本発明に用いられる半導体層の材料としては、Ｓｉ、Ｃ、Ｇｅ等のＩＶ族元素を用いたもの、あるいはＳｉＧｅ、ＳｉＣ、ＳｉＳｎ等のＩＶ族合金を用いたものが用いられる。
【００２６】
また、以上の半導体材料の中で、本発明の光起電力素子に特に好適に用いられる半導体材料としては、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略記）、μｃ−Ｓｉ（微結晶シリコンの略記）、多結晶シリコン、ａ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、ａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅ：Ｆ、ａ−ＳｉＧｅ：Ｈ：Ｆ、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：Ｆ、ａ−ＳｉＣ：Ｈ：Ｆ等のＩＶ族及びＩＶ族合金系非単結晶半導体材料が挙げられる。
【００２７】
また、半導体層は価電子制御及び禁制帯幅制御を行うことができる。具体的には半導体層を形成する際に価電子制御剤又は禁制帯幅制御剤となる元素を含む原料化合物を単独で、又は前記堆積膜形成用原料ガス又は前記希釈ガスに混合して成膜空間内に導入してやれば良い。
【００２８】
また、半導体層は、価電子制御によって、少なくともその一部が、ｐ型およびｎ型にドーピングされ、少なくとも一組のｐｉｎ接合を形成する。そして、ｐｉｎ接合を複数積層することにより、いわゆるスタック型光起電力素子の構成になる。
【００２９】
また、半導体層の形成方法としては、マイクロ波プラズマＣＶＤ法、ＶＨＦプラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種ＣＶＤ法によって、あるいはＥＢ蒸着、ＭＢＥ、イオンプレーティング、イオンビーム法等の各種蒸着法、スパッタ法、スプレー法、印刷法などによって、形成される。工業的に採用されている方法としては、原料ガスをプラズマで分解し、基板上に堆積させるプラズマＣＶＤ法が好んで用いられる。また、反応装置としては、バッチ式の装置や連続成膜装置などが所望に応じて使用できる。
【００３０】
本発明では、ｉ型半導体層としてシリコン、シリコンゲルマニウム、シリコンカーバイドなどを非晶質の状態、微結晶化または多結晶化させて用いている。微結晶層を成長させるための方法としては、大量の水素で原料ガスを希釈し、大パワーを入れて成膜する方法が用いられることが多い。作製装置の一例を図３に示す。３０１に示すマイクロ波電源から周波数２．４５ＧＨｚ、パワー２０Ｗから２０００Ｗのマイクロ波を導入する。マイクロ波の周波数は工業周波数である２．４５ＧＨｚのほか、５０ＭＨｚから１．５ＧＨｚも好適に用いられる。３０１のマイクロ波電源で発生したマイクロ波は、３０２に示す導波管を通じて３０９に示す反応室に導入される。原料ガスであるＳｉＨ4は３０５に示すラインから導入される。ＧｅＨ4、ＣＨ4、Ｈ2などのガスを、３０６に示すガスラインから導入される。ガスは、ライン３０５および３０６から反応室３０９に導入される。反応室３０９の中には、ＳｉＨ4を５ｓｃｃｍから２００ｓｃｃｍ、ＧｅＨ4を５ｓｃｃｍから５００ｓｃｃｍ、ＣＨ4を５ｓｃｃｍから１０００ｓｃｃｍ、Ｈ2を１００ｓｃｃｍから３０００ｓｃｃｍなどの流量で導入される。マイクロ波導入口３０３から入射したマイクロ波によって、反応室３０９内のガスはプラズマ状態となり、３０４に示す基板上に、非晶質シリコン、微結晶シリコン、ＳｉＧｅ、ＳｉＣが形成できる。分解後のガスは３０７に示す油拡散ポンプによって排気され、反応室３０９内の圧力は、１．３３Ｐａ（１０ｍＴｏｒｒ）から６６．５Ｐａ（５００ｍＴｏｒｒ）に保たれる。また、マイクロ波プラズマＣＶＤの他に、ＲＦプラズマＣＶＤ法も用いられ、この場合反応室圧力は１３．３Ｐａ（１００ｍＴｏｒｒ）から１３３０Ｐａ（１０Ｔｏｒｒ）で成膜を行う。
【００３１】
（透明電極）
透明電極２０２は光を透過する、光入射側の電極であるとともに、その膜厚を最適化する事によって反射防止膜としての役割も兼ねる。透明電極２０２は半導体層の吸収可能な波長領域において高い透過率を有することと、抵抗率が低いことが要求される。好ましくは、５５０ｎｍにおける透過率が、８０％以上、より好ましくは、８５％以上であることが望ましい。また、抵抗率は好ましくは、５×１０-3Ωｃｍ以下、より好ましくは、１×１０-3Ωｃｍ以下であることが望ましい。その材料としては、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）、ＺｎＯ、ＣｄＯ、Ｃｄ2ＳｎＯ4、ＴｉＯ2、Ｔａ2Ｏ5、Ｂｉ2Ｏ3、ＭｏＯ3、ＮａxＷＯ3等の導電性酸化物あるいはこれらを混合したものが好適に用いられる。また、これらの化合物に、導電率を変化させる元素（ドーパント）を添加しても良い。
【００３２】
導電率を変化させる元素（ドーパント）としては、例えば透明電極２０２がＺｎＯの場合には、Ａｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆ等が、またＩｎ2Ｏ3の場合には、Ｓｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂ等が、またＳｎＯ2の場合には、Ｆ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、Ｔｌ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いられる。
【００３３】
また、透明電極２０２の形成方法としては、スプレー法、ＣＶＤ法、プラズマＣＶＤ法、電析法、真空蒸着法、イオン化蒸着法、スパッタリング法、スピンオン法、デップ法等が好適に用いられる。
【００３４】
例えばスパッタリング法により透明電極を作製する場合、スパッタターゲットとしてＩＴＯ等を用いることができる。ＩＴＯターゲットにおいては、インジウム化合物と錫化合物、例えばインジウム塩化物と錫塩化物、あるいはインジウム、錫のアルコキシドを原料とし、化学蒸着法（ＣＶＤ）により、酸化雰囲気中で気相反応させることによって、平均粒径０．１〜１μｍと小さく、大きさの揃ったＩＴＯの微粒子を得ることができる。さらに粒径が小さいだけでなく分解、酸化反応、凝縮という工程を通るという特徴上、従来の液相法に比べて、錫原子はＩｎ2Ｏ3微粒子中のインジウム原子と置換したり、格子間に侵入したりして存在することが多くなり、Ｉｎ2Ｏ3微粒子とＳｎＯ2微粒子が分相して存在することが少なくなると考えられる。
【００３５】
（シャントパッシベーション）
透明導電層は多重干渉効果により反射率を高めるほかに、半導体層の短絡箇所に過剰な電流が流れるのを防止し、金属層（裏面電極）を覆って半導体層との反応を防止するといった光起電力素子の信頼性を高める効果がある。しかし、半導体層の成膜時にごみや基板形状などが原因で生ずるピンホールや欠陥による多数の透明電極−裏面電極間の短絡については、透明導電層の介在だけでは該短絡を防止する信頼性を十分確保できるとはいえず、光起電力素子の性能の低下を十分に防止するのは難しい。こうしたことから、成膜後すでに存在する短絡を除去、あるいは短絡箇所近傍の部材を高抵抗化し光起電力素子の性能を回復する処理が施される。この処理はシャントパッシベーションと呼ばれている。
【００３６】
シャントパッシベーションの具体的な方法としては、米国特許第４，１６６，９１８号明細書には大面積光起電力素子の電気的短絡部の欠陥部を除去する方法が記載されている。この方法は降伏電圧以下の十分高い逆バイアス電圧を用いて光起電力素子の欠陥部を焼きとるものである。また特公昭６２−５９９０１号公報には半導体装置のピンホールをレーザーにより埋設する方法が記載されている。さらには、特公昭６２−４８６９号公報には光起電力素子の非晶質膜を貫通して生じるピンホールに絶縁物を充填する方法が記載されている。また、米国特許第４，７２９，９７０号明細書には透明導電膜を含む電気バイアスのショート欠陥部に変換試薬を接触し、欠陥付近の導電膜の高抵抗化することにより電極と電気的に絶縁する方法が記載されている。
【００３７】
しかしながら、上記の方法はいずれも欠陥部以外の正常部にダメージを与える可能性があるという問題がある。特に上述した特公昭６２−４８６９号公報の方法は、感光性絶縁物を塗布し透光性基板を介して光照射によりピンホールに絶縁物を充填する方法であるため、導電性基板を用いる場合には適応できないという問題がある。
【００３８】
光起電力素子の量産に好適なシャントパッシベーションとしては、米国特許第４，０８４，４００号明細書に記載された、光起電力素子のショート欠陥部をＨ2ＳＯ4などの酸溶液中で電圧を印加して欠陥付近の導電膜を高抵抗化することにより電極と電気的に絶縁する方法が挙げられる。その際には、図４にみられるような装置において、シャントパッシベーションを行っている。浴槽４０２の中には例えば１ｗｔ％の硫酸水溶液を入れ、電極４０５を設けその上に磁石などで光起電力素子４０４をｎ側が電極４０５と接するように設置し、対向電極４０３を設ける。電極と対向電極に電圧を印加するために、パルス電源４０１が接続してある。
【００３９】
上記の光起電力素子４０４には、金属層としてテクスチャー構造のＡｇを１００ｎｍ堆積した、５ｃｍ×５ｃｍの鏡面研磨ステンレス板（ＳＵＳ３０４）を基板とし、透明導電層ＺｎＯを１μｍ形成した。さらにグロー放電分解法にて、ＳｉＨ4，ＰＨ3を原料ガスとしてｎ型ａ−Ｓｉ層を２０ｎｍ、ＳｉＨ4を原料ガスとしてｉ型ａ−Ｓｉ層を４００ｎｍ、ＳｉＨ4，ＢＦ3，Ｈ2を原料ガスとしてｐ型微結晶（μｃ）Ｓｉ層を１０ｎｍ堆積し薄膜半導体接合とした。その上に透明電極として抵抗加熱蒸着法により酸化インジウム錫膜（ＩＴＯ膜）を７０ｎｍ堆積し、さらにＡｇペーストで幅３００μｍの集電電極を形成して光起電力素子を得た。また、透明層にＳｎ／（Ｓｎ＋Ｚｎ）＝１４％のＺＴＯ膜を用いた。
【００４０】
この試料を、１ｗｔ％の硫酸水溶液を主成分とする電解液にてシャントパッシベーションし、短絡箇所を除去した。次に全ての試料を光の当たらない状態で湿度８５％、雰囲気温度８５℃中で逆電圧０．８５Ｖを印加（高湿逆バイアス試験）し、時間に伴うＲｓｈＤｋ（光の当たらない状態での漏れ抵抗）の変化を測定、比較評価した。ＲｓｈＤｋが０．０１ｋΩｃｍ2以下に低下すると、低照度光の下で開放電圧が出なくなり、光起電力素子としての特性、信頼性に問題がでてくる。従って高湿逆バイアス試験ではＲｓｈＤｋ≧０．０１ｋΩｃｍ2を高湿逆バイアス試験合格基準とする。
【００４１】
シャントパッシベーション時に電流は図５に示すような波形を示した。ｐ層側（対向電極４０３）に正の電圧を印加しこの時に流れる電流（逆方向電流）を計測した。最初に逆方向電流を徐々に増やし、一定時間保持した後、逆方向電流をゼロに近づける。印加電圧ゼロのとき、電流は順方向にオーバーシュートしてしまい、順方向電流領域ができる。しばらくすると、順方向電流はゼロとなり、印加電圧ゼロで、電流の方もゼロとなる。この手順を３回繰り返し、図５のような電流を光起電力素子に流れるよう電圧を印加した。このようにしてシャントパッシベーション処理を行った。
【００４２】
この時、逆方向電流最高値ａの値を変化させる事により、順方向漏れ電流ｂを変化させる事が出来る。逆方向電流最高値ａが大きければ、ピンホールや欠陥による多数の透明電極−裏面電極間の短絡の原因となるシャントパスを封じる事が出来る。しかし、順方向漏れ電流ｂが大きいと、理由は明らかではないがシャント抵抗が下がり、光電変換効率が低下する。本発明では、逆方向電流最高値、順方向漏れ電流、入力する電圧波形を変化させることにより、シャント抵抗を下げ、初期の光電変換効率の低下率が２％以上から９％以下となるように光起電力素子のリーク電流を増やすことにより、光電変換効率の劣化率を抑え、劣化後の光電変換効率を向上させている。
【実施例】
【００４３】
以下、本発明の実施例を説明するが、本発明はこれらの実施例に限定されるものではない。
【００４４】
（実施例１）
本実施例では、先ず、非晶質シリコンをｉ型層とするｐｉｎ接合を有するシングル光起電力素子に対して順方向漏れ電流を異なる電流値にしてシャントパッシベーションを行った試料をいくつか作製し、順方向漏れ電流を変化させたときのシングル光起電力素子の特性を調べた。本実施例のシングル光起電力素子は以下のようにして作製した。
【００４５】
５ｃｍ×５ｃｍ×０．８ｍｍのＳＵＳ３０４を支持体（導電性基板）として適用した。支持体に用いたＳＵＳ３０４は熱圧延後、酸洗を硝酸５ｖｏｌ％で行い、その後バフ研磨を行ったものである。支持体のＳＵＳ３０４の片側の表面はバフ研磨によって鏡面処理されており、その鏡面側に裏面電極として、アルミニウムを抵抗加熱によるＥＢ蒸着法で２０Å／ｓの堆積速さで厚さ１０００Å堆積した。裏面電極の上の透明導電層は、酸化亜鉛をターゲットとするＤＣスパッタリング法により作製した。酸化亜鉛をスパッタする際には、Ａｒガスを用い圧力１．０６Ｐａ（８ｍＴｏｒｒ）、直流電力２ｋＷで行った。堆積前に１５分間、シャッターを閉じ基板表面に酸化亜鉛が堆積しないようにして、放電させて酸化亜鉛ターゲット表面のクリーニングを行った。その後、シャッターを３０分間開けて酸化亜鉛薄膜を形成した。
【００４６】
次に非晶質シリコンをｉ型層とするｐｉｎ接合を作製した。通常のプラズマＣＶＤ法により、ガス流量Ｓｉ2Ｈ6  １．０ｓｃｃｍ，１％Ｈ2希釈のＰＨ3  １．０ｓｃｃｍ，Ｈ2  ４８．０ｓｃｃｍ、基板温度３００℃、ＲＦパワー１．５Ｗ、内圧１６０Ｐａ（１．２Ｔｏｒｒ）の条件で１０分間堆積を行ない、ｎ+型の非晶質シリコン（ｎ+−ａ−Ｓｉ：Ｈ）層を１０００Å形成し、続けて真空を破らずに、ガス流量Ｓｉ2Ｈ6  １．０ｓｃｃｍ，Ｈ2  ４８．０ｓｃｃｍ、基板温度３００℃、ＲＦパワー１．０Ｗ、内圧１５３Ｐａ（１．１５Ｔｏｒｒ）の条件で１４０分間堆積を行い、非ドープの非晶質シリコン（ｉ−ａ−Ｓｉ：Ｈ）層を８０００Å形成し、さらに続けて真空を破らずに、ガス流量ＳｉＨ4  ０．１ｓｃｃｍ，１０％Ｈ2希釈のＢ2Ｈ6  ０．２ｓｃｃｍ，Ｈ2  ７４．５ｓｃｃｍ、基板温度２００℃、ＲＦパワー３３．０Ｗ、内圧２６６Ｐａ（２．０Ｔｏｒｒ）の条件で５分間堆積を行ない、ｐ+型の微結晶シリコン（ｐ+−μｃ−Ｓｉ：Ｈ）層を２５０Å形成した。
【００４７】
その後、スパッタ法によりＩＴＯ層を７００Å、Ｃｒ層を２０００Å、Ａｌ層を１００００Å堆積した。続いて、Ａｌ層，Ｃｒ層を通常のフォトリソグラフィー工程により所望の形状にエッチングして端子取り出し電極とした後、ＩＴＯ層を通常のフォトリソグラフィー工程により所望の形状にエッチングし、キャリアの収聯電極を形成した。
【００４８】
以上のようにして作製したシングル光起電力素子に対してシャントパッシベーションを行った。その時の、順方向漏れ電流を０から１０ｍＡ／ｃｍ2まで異なる電流値にしてシャントパッシベーションを行った試料をいくつか作製した。
【００４９】
順方向漏れ電流を変化させたときの非晶質シリコンをｉ層に用いたシングル光起電力素子の特性を表１に示す。
【００５０】
【表１】
2005294326.tif 000003
【００５１】
表１に示すように、順方向漏れ電流が大きくなればなるほど、シャント抵抗は下がり光電変換効率は小さくなっている。
【００５２】
次に、上記のような特性をもったａ−Ｓｉをｉ型層とするｐｉｎ接合をトップセルに用いて、図６−１に示すようなスタック型光起電力素子を作製した。
【００５３】
図６−１のようにスタック型光起電力素子はＡｇ／ＺｎＯを形成した基板６５上にボトムセル６４、ミドルセル６３、トップセル６２、ＩＴＯ６１からなる。
【００５４】
このスタック型光起電力素子は、先ず、基板上にＡｇ薄膜と酸化亜鉛薄膜を形成後、高周波プラズマＣＶＤ法によりｎ型半導体層を形成した。このとき、高周波電力２００Ｗ、圧力２６６Ｐａ（２Ｔｏｒｒ）、材料ガス流量ＳｉＨ4  ２００ｓｃｃｍ，Ｓｉ2Ｈ6  ３０ｓｃｃｍ，Ｈ2で２０ｐｐｍにまで希釈したＰＨ3の混合ガス  ０．５ｓｃｃｍ、の条件で堆積を行なった。その後、図３に示すマイクロ波プラズマＣＶＤチャンバーに入れｉ型半導体層を形成した。反応室３０９内に基板３０４を設置し、ＳｉＨ4ライン３０５とガスライン３０６からＳｉＨ4とその他のガスを導入する。マイクロ波電源３０１から導波管３０２を介し、マイクロ波導入口３０３から反応室３０９内に導入する。この時の、マイクロ波パワー１ｋＷ、作製温度３００℃、圧力７４．５Ｐａ（５６０ｍＴｏｒｒ）、原料ガスにはＳｉＨ4  ５ｓｃｃｍおよびＨ2  １００ｓｃｃｍを用いた。その後、高周波プラズマＣＶＤ法によって、ｐ型半導体層を形成した。このとき、電源には、工業周波数１３．５６ＭＨｚを用い、電力５００Ｗ、基板温度２００℃、原料ガスとしてＳｉＨ4を２０ｓｃｃｍ、Ｈ2で６０ｐｐｍにまで希釈したＢＦ3の混合ガスを１．０ｓｃｃｍ用い、圧力２００Ｐａ（１．５Ｔｏｒｒ）でｐ型半導体層を形成した。
【００５５】
以上のようにボトムｐｉｎ層（ボトムセル６４）を形成後、ミドルセル６３を形成した。ミドルセルでは、ｎ，ｐはボトムセルと同じ条件で作製した。図３に示すマイクロ波プラズマＣＶＤチャンバーに入れｉ型半導体層を形成した。この時の、マイクロ波パワー１ｋＷ、作製温度３００℃、圧力７４．５Ｐａ（５６０ｍＴｏｒｒ）、原料ガスにはＳｉＨ4  ５ｓｃｃｍおよびＨ2  ８０ｓｃｃｍを用いた。
【００５６】
次に、非晶質シリコンをｉ型層とするトップセル６２を作製した。通常のプラズマＣＶＤ法により、ガス流量Ｓｉ2Ｈ6  １．０ｓｃｃｍ，１％Ｈ2希釈のＰＨ3  １．０ｓｃｃｍ，Ｈ2  ４８．０ｓｃｃｍ、基板温度３００℃、ＲＦパワー１．５Ｗ、内圧１６０Ｐａ（１．２Ｔｏｒｒ）の条件で１０分間堆積を行ない、ｎ+型の非晶質シリコン（ｎ+−ａ−Ｓｉ：Ｈ）層を１０００Å形成し、続けて真空を破らずに、ガス流量Ｓｉ2Ｈ6  １．０ｓｃｃｍ，Ｈ2  ４８．０ｓｃｃｍ、基板温度３００℃、ＲＦパワー１．０Ｗ、内圧１５３Ｐａ（１．１５Ｔｏｒｒ）の条件で１４０分間堆積を行い、非ドープの非晶質シリコン（ｉ−ａ−Ｓｉ：Ｈ）層を８０００Å形成し、さらに続けて真空を破らずに、ガス流量ＳｉＨ4  ０．１ｓｃｃｍ，１０％Ｈ2希釈のＢ2Ｈ6  ０．２ｓｃｃｍ，Ｈ2  ７４．５ｓｃｃｍ、基板温度２００℃、ＲＦパワー３３．０Ｗ、内圧２６６Ｐａ（２．０Ｔｏｒｒ）の条件で５分間堆積を行ない、ｐ+型の微結晶シリコン（ｐ+−μｃ−Ｓｉ：Ｈ）層を２５０Å形成した。
【００５７】
その後、スパッタ法によりＩＴＯ層を７００Å、Ｃｒ層を２０００Å、Ａｌ層を１００００Å堆積した。続いて、Ａｌ層，Ｃｒ層を通常のフォトリソグラフィー工程により所望の形状にエッチングして端子取り出し電極とした後、ＩＴＯ層を通常のフォトリソグラフィー工程により所望の形状にエッチングし、キャリアの収聯電極を形成した。
【００５８】
以上のようにして作製したスタック型光起電力素子に対してシャントパッシベーションを行った。その時の、順方向漏れ電流を０から１０ｍＡ／ｃｍ2まで異なる電流値にしてシャントパッシベーションを行った試料をいくつか作製した。
【００５９】
それらスタック型光起電力素子を光劣化試験にかけた。光劣化用には擬似太陽光発生装置（山下電装ＹＳＳ−１５０）において１ｓｕｎ  １００ｍＷ／ｃｍ2の光の下で、ステージ温度４５℃で行った。そのときの光劣化特性の変化を表２−１に示す。
【００６０】
【表２−１】
2005294326.tif 000004
【００６１】
表２−１に示すように、ａ−Ｓｉシングル光起電力素子の順方向漏れ電流を増やす条件でシャントパッシベーションを行うと初期の光電変換効率は低下する。さらに、そのａ−Ｓｉシングル光起電力素子のシャントパッシベーションをスタック型光起電力素子に行った場合においても順方向漏れ電流を大きくすると初期の光電変換効率は低下する。ここに示されているような光電変換効率の低下は、ダイオードリーク電流による低下であると考えられる。本願明細書及び特許請求の範囲では、このような光電変換効率の低下率を、初期光電変換効率のダイオードリーク電流による低下率と定義する。
また、光電変換効率の光劣化率は順方向漏れ電流を大きくするにつれて改善されている。これは、表１にあるように順方向漏れ電流を増やすにつれてａ−Ｓｉシングル光起電力素子のシャント抵抗が下がり、光起電力素子のダイオードリーク電流が増え光活性なキャリアが再結合し、光劣化が改善されたためと考えられる。
【００６２】
表２−１に示した結果をグラフにしたものが図６−２と図６−３である。図６−２に示すように、初期の光電変換効率の低下率が２％以上９％以下のａ−Ｓｉシングル光起電力素子を用いたスタック型光起電力素子では、初期光電変換効率が最も高い１２．３１％のもの（順方向漏れ電流がゼロのもの）以上の光劣化後の光電変換効率を得ることができる。また、図６−３に示すように、スタックにした時の初期光電変換効率の低下率も９％以内であれば、スタック型光起電力素子の光劣化後光電変換効率は初期光電変換効率が最も高い１２．３１％のもの（順方向漏れ電流がゼロのもの）と同等以上であった。特に、シングル光起電力素子のダイオードリーク電流による光電変換効率の低下率が２％以上９％以下での効率が非常に良くなっている。
【００６３】
さらに、スタック型光起電力素子において、トップセルのａ−Ｓｉのｉ層形成時の基板温度を３００℃から３５０℃に変化させ、スタック型光起電力素子を作製した。
【００６４】
それらスタック型光起電力素子について同様に光劣化試験を行なった。その結果が表２−２である。また、表２−２の結果をグラフにしたものが図６−３、図６−４である。
【００６５】
【表２−２】
2005294326.tif 000005
【００６６】
表２−２においても、順方向漏れ電流を増やすにつれてａ−Ｓｉシングル光起電力素子の光電変換効率は低下し、順方向漏れ電流が１０ｍＡ／ｃｍ2のものは順方向漏れ電流ゼロのものに比べ１８．１％も光電変換効率が低下した。また、スタックにした時の初期光電変換効率も順方向漏れ電流を増やすにつれ低下する。しかし、初期の光電変換効率の低下率が２％以上９％以下のａ−Ｓｉシングル光起電力素子を用いたスタック型光起電力素子では、初期光電変換効率が最も高い１２．５０％のもの（順方向漏れ電流がゼロのもの）以上の光劣化後の光電変換効率を得ることができる。また、スタックにした時の初期光電変換効率の低下率も９％以内であれば、スタック型光起電力素子の光劣化後光電変換効率は初期光電変換効率が最も高い１２．５０％のもの（順方向漏れ電流がゼロのもの）と同等以上であり、順方向漏れ電流をある程度増やしたほうが効率が良くなっている。
【００６７】
（実施例２）
本実施例のスタック型光起電力素子は以下のようにして作製した。
【００６８】
幅５０ｃｍの長尺状ＳＵＳ４３０ＢＡを基板として用い、酸洗を硝酸５ｖｏｌ％で行い、その後バフ研磨を行ったものをコイル状に巻いて使用した。支持体のＳＵＳ４３０ＢＡの片側の表面はバフ研磨によって鏡面処理されており、その鏡面側に裏面電極として、アルミニウムをＤＣスパッタリング法で２０Å／ｓの堆積速さで厚さ１０００Å堆積した。裏面電極の上の透明導電層は、酸化亜鉛をターゲットとするＤＣスパッタリング法により作製した。酸化亜鉛のスパッタする際には、Ａｒガスを用い圧力１．０６Ｐａ（８ｍＴｏｒｒ）、直流電力２ｋＷで行った。堆積前に１５分間、シャッターを閉じ基板表面に酸化亜鉛が堆積しないようにして、放電させて酸化亜鉛ターゲット表面のクリーニングを行った。その後、シャッターを３０分間開けて酸化亜鉛薄膜を形成した。
【００６９】
酸化亜鉛薄膜形成後、支持体を図７に示すロールツーロール式ｐｉｎ光起電力素子作製装置（高周波プラズマＣＶＤチャンバー）に入れた。図中、７０はロールの送り出しチャンバー、７７は巻き取りチャンバーである。
【００７０】
先ず、ｎ層チャンバー７１において高周波プラズマＣＶＤ法によりｎ型半導体層を形成した。このとき、高周波電力２００Ｗ、圧力２６６Ｐａ（２Ｔｏｒｒ）、材料ガス流量ＳｉＨ4  ２００ｓｃｃｍ，Ｓｉ2Ｈ6  ３０ｓｃｃｍ，Ｈ2で２０ｐｐｍにまで希釈したＰＨ3の混合ガス  ０．５ｓｃｃｍ、の条件で堆積を行なった。その後、ｎｉ層チャンバー７２において高周波プラズマＣＶＤ法でｎｉバッファー層を形成した。このとき、高周波電力２０００Ｗ、圧力２６６Ｐａ（２Ｔｏｒｒ）、材料ガス流量ＳｉＨ4  １００ｓｃｃｍ，Ｓｉ2Ｈ6  ３０ｓｃｃｍ，Ｈ2  ３００ｓｃｃｍを用いた。その後、ｉ層チャンバー７３，７４においてｉ型半導体層を形成した。この時の、ＶＨＦパワー１ｋＷ、作製温度２５０℃、圧力７４．５Ｐａ（５６０ｍＴｏｒｒ）、原料ガスにはＳｉＨ4  ５ｓｃｃｍおよびＨ2  １００ｓｃｃｍを用いた。
【００７１】
その後、ｐｉ層チャンバー７５においてｐｉバッファー層を形成した。このとき高周波電力２０００Ｗ、圧力２６６Ｐａ（２Ｔｏｒｒ）、材料ガス流量ＳｉＨ4  １００ｓｃｃｍ，Ｓｉ2Ｈ6  ３０ｓｃｃｍ，Ｈ2  ５００ｓｃｃｍを用いた。その後、ｐ層チャンバー７６において高周波プラズマＣＶＤ法によって、ｐ型半導体層を形成した。このとき、電源には、工業周波数１３．５６ＭＨｚを用い、電力５００Ｗ、基板温度２００℃、原料ガスとしてＳｉＨ4を２０ｓｃｃｍ、Ｈ2で６０ｐｐｍにまで希釈したＢＦ3の混合ガスを１．０ｓｃｃｍ用い、圧力２００Ｐａ（１．５Ｔｏｒｒ）でｐ型半導体層を形成した。
【００７２】
以上のようにボトムｐｉｎ層（ボトムセル）を形成後、ミドルセルを形成した。ミドルセルでは、ｎ，ｐはボトムセルと同じ条件で作製した。図７に示す高周波プラズマＣＶＤチャンバーに入れミドルセルの半導体層を形成した。この時の、ＶＨＦパワー１ｋＷ、作製温度３００℃、圧力７４．５Ｐａ（５６０ｍＴｏｒｒ）、原料ガスにはＳｉＨ4  ５ｓｃｃｍおよびＨ2  ８０ｓｃｃｍを用いた。
【００７３】
次に、非晶質シリコンをｉ型層とするトップセルを作製した。通常のプラズマＣＶＤ法により、ガス流量Ｓｉ2Ｈ6  １．０ｓｃｃｍ，１％Ｈ2希釈のＰＨ3  １．０ｓｃｃｍ，Ｈ2  ４８．０ｓｃｃｍ、基板温度３００℃、ＲＦパワー１．５Ｗ、内圧１６０Ｐａ（１．２Ｔｏｒｒ）の条件で１０分間堆積を行ない、ｎ+型の非晶質シリコン（ｎ+−ａ−Ｓｉ：Ｈ）層を１０００Å形成し、続けて真空を破らずに、ガス流量Ｓｉ2Ｈ6  １．０ｓｃｃｍ，Ｈ2  ４８．０ｓｃｃｍ、基板温度３００℃、ＲＦパワー１．０Ｗ、内圧１５３Ｐａ（１．１５Ｔｏｒｒ）の条件で１４０分間堆積を行ない、非ドープの非晶質シリコン（ｉ−ａ−Ｓｉ：Ｈ）層を８０００Å形成し、さらに続けて真空を破らずに、ガス流量ＳｉＨ4  ０．１ｓｃｃｍ，１０％Ｈ2希釈のＢ2Ｈ6  ０．２ｓｃｃｍ，Ｈ2  ７４．５ｓｃｃｍ、基板温度２００℃、ＲＦパワー３３．０Ｗ、内圧２６６Ｐａ（２．０Ｔｏｒｒ）の条件で５分間堆積を行ない、ｐ+型の微結晶シリコン（ｐ+−μｃ−Ｓｉ：Ｈ）層を２５０Å形成した。
【００７４】
その後、スパッタ法によりＩＴＯ層を７００Å堆積した後、長尺の支持基体を５０ｃｍごとに切断した。続いて、切断した支持基体にＡｇペーストを用いてワイヤーグリッドをＩＴＯ表面に張った。通常のフォトリソグラフィー工程により所望の形状にエッチングしてワイヤグリッド端部に電流取出し用電極タブを端子取り出し電極を形成した。
【００７５】
以上のようにして作製したスタック型光起電力素子に対してシャントパッシベーションを行った。シャントパッシベーションの際に、表３のように逆方向電流最高値ａを変化させた。
【００７６】
それらのサンプルを湿度  ８０％、１ｓｕｎ  １００ｍＷ／ｃｍ2の光照射下、温度２５℃の下で光劣化試験を行なった。この時の光劣化特性の変化を表３に示す。
【００７７】
【表３】
2005294326.tif 000006
【００７８】
表３のように、逆方向電流が大きいほどシャントパッシベーションの効果は大きすぎ、初期効率は向上するが、シャント抵抗が上がったために光劣化率は悪化している。ボトムのｉ層形成時の基板温度の同じもの同士で比較すると、シャント抵抗が小さいほうが劣化後の光電変換効率は良くなっている。シャント抵抗が小さいほうが、光活性なキャリアがダイオードリーク電流により再結合したためと考えられる。特に、初期の光電変換効率の低下率が２％以上９％以下のスタック型光起電力素子では、初期光電変換効率が最も高いもの（逆方向電流最高値が０．５ｍＡ／ｃｍ2のもの）以上の光劣化後の光電変換効率を得ることができる。
【００７９】
（実施例３）
本実施例のスタック型光起電力素子は以下のようにして作製した。
【００８０】
幅５０ｃｍの長尺状ＳＵＳ４３０ＢＡを基板として用い、酸洗を硝酸５ｖｏｌ％で行い、その後バフ研磨を行ったものをコイル状に巻いて使用した。支持体のＳＵＳ４３０ＢＡの片側の表面はバフ研磨によって鏡面処理されており、その鏡面側に裏面電極として、アルミニウムをＤＣスパッタリング法で２０Å／ｓの堆積速さで厚さ１０００Å堆積した。裏面電極の上の透明導電層は、酸化亜鉛をターゲットとするＤＣスパッタリング法および電析法により作製した。電析法では、図９に示す電析装置を用いて酸化亜鉛を堆積した。図９中で９１０から９１９は亜鉛電極に電圧を印加する導入部であり、９０２から９０８は電析浴であり、硝酸亜鉛水溶液で満たされている。堆積する際には、硝酸亜鉛水溶液にデキストリンを０．１ｇ／Ｌ加え酸化亜鉛薄膜を形成した。
【００８１】
酸化亜鉛薄膜形成後、支持体を図７に示すロールツーロール式ｐｉｎ光起電力素子作製装置に入れ、先ず、高周波プラズマＣＶＤ法によりｎ型半導体層を形成した。このとき、高周波電力２００Ｗ、圧力２６６Ｐａ（２Ｔｏｒｒ）、材料ガス流量ＳｉＨ4  ２００ｓｃｃｍ，Ｓｉ2Ｈ6  ３０ｓｃｃｍ，Ｈ2で２０ｐｐｍにまで希釈したＰＨ3の混合ガス  ０．５ｓｃｃｍ、の条件で堆積を行なった。その後、ｉ型半導体層を形成した。この時の、マイクロ波パワー１ｋＷ、作製温度３００℃、圧力７４．５Ｐａ（５６０ｍＴｏｒｒ）、原料ガスにはＳｉＨ4  ５ｓｃｃｍおよびＨ2  １００ｓｃｃｍを用いた。
【００８２】
その後、高周波プラズマＣＶＤ法によって、ｐ型半導体層を形成した。このとき、電源には、工業周波数１３．５６ＭＨｚを用い、電力５００Ｗ、基板温度２００℃、原料ガスとしてＳｉＨ4を２０ｓｃｃｍ、Ｈ2で６０ｐｐｍにまで希釈したＢＦ3の混合ガスを１．０ｓｃｃｍ用い、圧力２００Ｐａ（１．５Ｔｏｒｒ）でｐ型半導体層を形成した。
【００８３】
以上のようにボトムｐｉｎ層（ボトムセル）を形成後、ミドルセルを形成した。ミドルセルでは、ｎ，ｐはボトムセルと同じ条件で作製した。図７に示すＶＨＦプラズマＣＶＤチャンバーに入れミドルセルの半導体層を形成した。この時の、ＶＨＦパワー１ｋＷ、作製温度３００℃、圧力７４．５Ｐａ（５６０ｍＴｏｒｒ）、原料ガスにはＳｉＨ4  ５ｓｃｃｍおよびＨ2  ８０ｓｃｃｍを用いた。
【００８４】
次に、非晶質シリコンをｉ型層とするトップセルを作製した。通常のプラズマＣＶＤ法により、ガス流量Ｓｉ2Ｈ6  １．０ｓｃｃｍ，１％Ｈ2希釈のＰＨ3  １．０ｓｃｃｍ，Ｈ2  ４８．０ｓｃｃｍ、基板温度３００℃、ＲＦパワー１．５Ｗ、内圧１６０Ｐａ（１．２Ｔｏｒｒ）の条件で１０分間堆積を行ない、ｎ+型の非晶質シリコン（ｎ+−ａ−Ｓｉ：Ｈ）層を１０００Å形成し、続けて真空を破らずに、ガス流量Ｓｉ2Ｈ6  １．０ｓｃｃｍ，Ｈ2  ４８．０ｓｃｃｍ、基板温度３００℃、ＲＦパワー１．０Ｗ、内圧１５３Ｐａ（１．１５Ｔｏｒｒ）の条件で１４０分間堆積を行ない、非ドープの非晶質シリコン（ｉ−ａ−Ｓｉ：Ｈ）層を８０００Å形成し、さらに続けて真空を破らずに、ガス流量ＳｉＨ4  ０．１ｓｃｃｍ，１０％Ｈ2希釈のＢ2Ｈ6  ０．２ｓｃｃｍ，Ｈ2  ７４．５ｓｃｃｍ、基板温度２００℃、ＲＦパワー３３．０Ｗ、内圧２６６Ｐａ（２．０Ｔｏｒｒ）の条件で５分間堆積を行ない、ｐ+型の微結晶シリコン（ｐ+−μｃ−Ｓｉ：Ｈ）層を２５０Å形成した。
【００８５】
その後、スパッタ法によりＩＴＯ層を７００Å堆積した後、長尺の支持基体を５０ｃｍごとに切断した。続いて、切断した支持基体にＡｇペーストを用いてワイヤーグリッドをＩＴＯ表面に張った。通常のフォトリソグラフィー工程により所望の形状にエッチングしてワイヤグリッド端部に電流取出し用電極タブを端子取り出し電極を形成した。
【００８６】
以上のようにして作製したスタック型光起電力素子に対してシャントパッシベーションを行った。その光起電力素子のＩＶカーブを図８に示す。図８のようになっており、マイナス電圧を印加するとダイオードリーク電流を生じた。表４のようにシャントパッシベーションの時に加える逆方向電流最高値の保持時間を変化させ初期光電変換効率と光劣化後の光電変換効率を種々の光起電力素子によって測定した。
【００８７】
【表４】
2005294326.tif 000007
【００８８】
表４のように、逆方向電流最高値の保持時間を減らすとシャントパッシベーションの効果が弱くなり、リーク電流が大きくなって光劣化率は向上している。光劣化後の光電変換効率は、ダイオードリーク電流による光電変換効率の低下率が２％以上９％以下で光劣化後非常に高い光電変換効率を示している。
【００８９】
（実施例４）
本実施例のシングル光起電力素子は以下のようにして作製した。
【００９０】
幅５０ｃｍの長尺状ＳＵＳ４３０ＢＡを基板として用い、酸洗を硝酸５ｖｏｌ％で行い、その後バフ研磨を行ったものをコイル状に巻いて使用した。支持体のＳＵＳ４３０ＢＡの片側の表面はバフ研磨によって鏡面処理されており、その鏡面側に裏面電極として、アルミニウムをＤＣスパッタリング法で２０Å／ｓの堆積速さで厚さ１０００Å堆積した。裏面電極の上の透明導電層は、酸化亜鉛をターゲットとするＤＣスパッタリング法により作製した。酸化亜鉛のスパッタする際には、Ａｒガスを用い圧力１．０６Ｐａ（８ｍＴｏｒｒ）、直流電力２ｋＷで行った。堆積前に１５分間、シャッターを閉じ基板表面に酸化亜鉛が堆積しないようにして、放電させて酸化亜鉛ターゲット表面のクリーニングを行った。その後、シャッターを３０分間開けて酸化亜鉛薄膜を形成した。
【００９１】
酸化亜鉛薄膜形成後、支持体を図７に示すロールツーロール式ｐｉｎ光起電力素子作製装置に入れ、先ず、高周波プラズマＣＶＤ法によりｎ型半導体層を形成した。このとき、高周波電力２００Ｗ、圧力２６６Ｐａ（２Ｔｏｒｒ）、材料ガス流量ＳｉＨ4  ２００ｓｃｃｍ，Ｓｉ2Ｈ6  ３０ｓｃｃｍ，Ｈ2で２０ｐｐｍにまで希釈したＰＨ3の混合ガス  ０．５ｓｃｃｍ、の条件で堆積を行なった。その後、非晶質Ｓｉのｉ型半導体層を形成した。この時のＶＨＦパワー１ｋＷ、作製温度３００℃、圧力７４．５Ｐａ（５６０ｍＴｏｒｒ）、原料ガスにはＳｉＨ4  ５ｓｃｃｍおよびＨ2  ５０ｓｃｃｍを用いた。
【００９２】
その後、高周波プラズマＣＶＤ法によって、ｐ型半導体層を形成した。このとき、電源には、工業周波数１３．５６ＭＨｚを用い、電力５００Ｗ、基板温度２００℃、原料ガスとしてＳｉＨ4を２０ｓｃｃｍ、Ｈ2で６０ｐｐｍにまで希釈したＢＦ3の混合ガスを１．０ｓｃｃｍ用い、圧力２００Ｐａ（１．５Ｔｏｒｒ）でｐ型半導体層を形成した。以上のようにｐｉｎ層を形成した。
【００９３】
その後、スパッタ法によりＩＴＯ層を７００Å堆積した後、長尺の支持基体を５０ｃｍごとに切断した。続いて、切断した支持基体にＡｇペーストを用いてワイヤーグリッドをＩＴＯ表面に張った。通常のフォトリソグラフィー工程により所望の形状にエッチングしてワイヤグリッド端部に電流取出し用電極タブを端子取り出し電極を形成した。
【００９４】
以上のようにして作製したシングル光起電力素子に対して、図１０に示すような波形の電圧を印加した。
【００９５】
逆方向に電圧を印加（Ｐ層側にプラス）し、電圧をゼロに戻しても、オーバーシュートが起こり、順方向に電流が流れてしまい、光起電力素子中にピンホールを生じてしまう。光起電力素子に生じたピンホールはＳＥＭにより観察した。三角波の回数とピンホールの数との相関を示したものが表５である。非晶質シリコン内部の、異なる直径ｄｉのピンホールがＮｉの密度で存在する場合のΣｄｉ2×Ｎｉを計算した。その値は、パルス数によって異なっており、表５のようになった。
【００９６】
【表５】
2005294326.tif 000008
【００９７】
表５のように、パルス数を増やすとピンホールの数が増え、ダイオードリーク電流が流れるための経路が増え、そのため光劣化の劣化率が改善される。特に、ダイオードリーク電流による光電変換効率の低下率が２％以上から９％以下では光劣化後の変換効率が、ピンホールが少なく初期光電変換効率が高いものより向上している。
【００９８】
（実施例５）
本実施例のシングル光起電力素子は以下のようにして作製した。
【００９９】
５ｃｍφ厚さ０．８ｍｍの円板状のＳＵＳ３０４を支持体として適用した本発明に基づく実施例を示す。支持体に用いたＳＵＳ３０４は熱圧延後、酸洗を硝酸５ｖｏｌ％で行い、その後バフ研磨を行ったものである。支持体のＳＵＳ３０４の片側の表面はバフ研磨によって鏡面処理されており、その鏡面側に裏面電極として、アルミニウムを抵抗加熱によるＥＢ蒸着法で２０Å／ｓの堆積速さで厚さ１０００Å堆積した。裏面電極の上の透明導電層は、酸化亜鉛をターゲットとするＤＣスパッタリング法により作製した。酸化亜鉛のスパッタする際には、Ａｒガスを用い圧力１．０６Ｐａ（８ｍＴｏｒｒ）、直流電力２ｋＷで行った。堆積前に１５分間、シャッターを閉じ基板表面に酸化亜鉛が堆積しないようにして、放電させて酸化亜鉛ターゲット表面のクリーニングを行った。その後、シャッターを３０分間開けて酸化亜鉛薄膜を形成した。
【０１００】
酸化亜鉛薄膜形成後、高周波プラズマＣＶＤ法によりｎ型半導体層を形成した。このとき、高周波電力２００Ｗ、圧力２６６Ｐａ（２Ｔｏｒｒ）、材料ガス流量ＳｉＨ4  ２００ｓｃｃｍ，Ｓｉ2Ｈ6  ３０ｓｃｃｍ，Ｈ2で２０ｐｐｍにまで希釈したＰＨ3の混合ガス  ０．５ｓｃｃｍ、の条件で堆積を行なった。その後、図３に示すマイクロ波プラズマＣＶＤチャンバーに入れｉ型半導体層を形成した。この時の、マイクロ波パワー１ｋＷ、作製温度３００℃、圧力７４．５Ｐａ（５６０ｍＴｏｒｒ）、原料ガスにはＳｉＨ4  ５ｓｃｃｍおよびＨ2  １００ｓｃｃｍを用いた。
【０１０１】
その後、高周波プラズマＣＶＤ法によって、ｐ型半導体層を形成した。このとき、電源には、工業周波数１３．５６ＭＨｚを用い、電力５００Ｗ、基板温度２００℃、原料ガスとしてＳｉＨ4を２０ｓｃｃｍ、Ｈ2で６０ｐｐｍにまで希釈したＢＦ3の混合ガスを１．０ｓｃｃｍ用い、圧力２００Ｐａ（１．５Ｔｏｒｒ）でｐ型半導体層を形成した。
【０１０２】
その後、スパッタ法によりＩＴＯ層を７００Å、Ｃｒ層を２０００Å、Ａｌ層を１００００Å堆積した。続いて、Ａｌ層，Ｃｒ層を通常のフォトリソグラフィー工程により所望の形状にエッチングして端子取り出し電極とした後、ＩＴＯ層を通常のフォトリソグラフィー工程により所望の形状にエッチングし、キャリアの収聯電極を形成した。
【０１０３】
以上のようにして作製したシングル光起電力素子に対してシャントパッシベーションを行った。その後、図１１に示すような０．５ｗｔ％の硝酸水溶液中で光起電力素子に電圧を印加した。図１１で光起電力素子１１５はアルミ板１１４の上に固定し、対向電極１１３を設け、電源１１１により電圧をかけた。本実施例では、硫酸雰囲気で３０ｐｐｍであった。また、この雰囲気は塩酸液または硝酸液でも良く、光起電力素子全体に電圧が印加できるような系であればよい。この光起電力素子に図１２に示すような電圧を印加した。図１２のような矩形波を印加すると矩形波の立下り部分で、光起電力素子には順方向電流が流れ、シャント抵抗が下がってしまう。矩形波の電圧を表６のように変化させたときの光起電力素子のシャント抵抗を観察した。さらに、それらの光起電力素子に対して、−２５Ｖ印加して光起電力素子の特性に異常が出ないかどうか試験を行った。
【０１０４】
【表６】
2005294326.tif 000009
【０１０５】
その結果、表６に示すようにＶａを高くしたほうが、耐電圧試験でも結果がよく生存率も１００％であった。また、シャント抵抗が低いほうが半導体層の破壊がしにくく耐電圧試験の結果がよく、実用上の信頼性が高いことがわかった。また、ダイオードリーク電流による光電変換効率の低下率が２％以上９％以下で良好な結果を得た。
【０１０６】
（実施例６）
本実施例では図１３に示すような光起電力素子を作成した。この光起電力素子は、導電性基板１３１０、裏面電極１３９、透明導電層１３８、ｎ層１３７、ｎｉバッファー層１３６、ｉ層１３５、ｐｉバッファー層１３４、ｐ層１３３、透明電極１３２から構成される。
【０１０７】
導電性基板（支持体）１３１０には、５ｃｍ×５ｃｍ×０．８ｍｍのＳＵＳ３０４を用いた。この支持体に用いたＳＵＳ３０４は熱圧延後、酸洗を硝酸５ｖｏｌ％で行い、その後バフ研磨を行ったものである。支持体のＳＵＳ３０４の片側の表面はバフ研磨によって鏡面処理されており、その鏡面側に裏面電極として、アルミニウムを抵抗加熱によるＥＢ蒸着法で２０Å／ｓの堆積速さで厚さ１０００Å堆積した。裏面電極の上の透明導電層は、酸化亜鉛をターゲットとするＤＣスパッタリング法により作製した。酸化亜鉛のスパッタする際には、Ａｒガスを用い圧力１．０６Ｐａ（８ｍＴｏｒｒ）、直流電力２ｋＷで行った。堆積前に１５分間、シャッターを閉じ基板表面に酸化亜鉛が堆積しないようにして、放電させて酸化亜鉛ターゲット表面のクリーニングを行った。その後、シャッターを３０分間開けて酸化亜鉛薄膜を形成した。
【０１０８】
酸化亜鉛薄膜形成後、高周波プラズマＣＶＤ法によりｎ型半導体層を形成した。このとき、高周波電力２００Ｗ、圧力２６６Ｐａ（２Ｔｏｒｒ）、材料ガス流量ＳｉＨ4  ２００ｓｃｃｍ，Ｓｉ2Ｈ6  ３０ｓｃｃｍ，Ｈ2で２０ｐｐｍにまで希釈したＰＨ3の混合ガス  ０．５ｓｃｃｍ、の条件で堆積を行なった。その後、高周波プラズマＣＶＤ法により、ｎｉバッファーとして高周波電力２００Ｗ、圧力２６６Ｐａ（２Ｔｏｒｒ）、材料ガス流量ＳｉＨ4  ２００ｓｃｃｍ、Ｓｉ2Ｈ6  ３０ｓｃｃｍで、放電時間と温度を表７のように変化させて堆積した。その後、図３に示すマイクロ波プラズマＣＶＤチャンバーに入れｉ型半導体層を形成した。この時の、マイクロ波パワー１ｋＷ、作製温度３００℃、圧力７４．５Ｐａ（５６０ｍＴｏｒｒ）、原料ガスにはＳｉＨ4  ５ｓｃｃｍおよびＨ2  １００ｓｃｃｍを用いた。
【０１０９】
その後、高周波プラズマＣＶＤ法により、ｐｉバッファーとして高周波電力２００Ｗ、圧力２６６Ｐａ（２Ｔｏｒｒ）、材料ガス流量ＳｉＨ4  ２００ｓｃｃｍ，Ｓｉ2Ｈ6  ３０ｓｃｃｍを用い、２０秒間堆積した。その後、高周波プラズマＣＶＤ法によって、ｐ型半導体層を形成した。このとき、電源には、工業周波数１３．５６ＭＨｚを用い、電力５００Ｗ、基板温度２００℃、原料ガスとしてＳｉＨ4を２０ｓｃｃｍ、Ｈ2で６０ｐｐｍにまで希釈したＢＦ3の混合ガスを１．０ｓｃｃｍ用い、圧力２００Ｐａ（１．５Ｔｏｒｒ）でｐ型半導体層を形成した。
【０１１０】
以上のようにして、図１３のような光起電力素子を作成した。
【０１１１】
図１３のｎｉバッファー層１３６の作製時の放電時間と基板温度を表７のように変えるとシャント抵抗が変化し、シャント抵抗が低くなると光劣化率は向上している。特にリーク電流による光電変換効率の低下率が２％以上９％以下のものは、光劣化後の光電変換効率がシャントの少ないものよりも向上しており、光劣化後に高い光電変換効率を示している。
【０１１２】
【表７】
2005294326.tif 000010
【図面の簡単な説明】
【０１１３】
【図１】光起電力素子の模式図である。
【図２】シングル光起電力素子の一構成例を模式的に示す断面図である。
【図３】光起電力素子の半導体層の作製装置の一例を示す模式図である。
【図４】シャントパッシベーション装置の一例を示す模式図である。
【図５】シャントパッシベーション時の電流波形を示す図である。
【図６−１】スタック型光起電力素子の一構成例を模式的に示す断面図である。
【図６−２】本発明の実施例１にかかるスタック型光起電力素子の光劣化後光電変換効率を示す図である。
【図６−３】本発明の実施例１にかかるスタック型光起電力素子の光劣化後光電変換効率を示す図である。
【図６−４】本発明の実施例１にかかるスタック型光起電力素子の光劣化後光電変換効率を示す図である。
【図６−５】本発明の実施例１にかかるスタック型光起電力素子の光劣化後光電変換効率を示す図である。
【図７】ロールツーロール方式の光起電力素子作製装置の概略図である。
【図８】本発明の実施例３にかかるスタック型光起電力素子のＩ−Ｖ特性を示す図である。
【図９】光起電力素子の透明導電層を形成するため電析装置の概略図である。
【図１０】本発明の実施例４においてシングル光起電力素子に対して印加した電圧波形を示す図である。
【図１１】本発明の実施例５におけるシャントパッシベーション装置を示す模式図である。
【図１２】本発明の実施例５においてシングル光起電力素子に対して印加した電圧波形を示す図である。
【図１３】本発明の実施例６において作成した光起電力素子の構成を模式的に示す断面図である。
【符号の説明】
【０１１４】
６１  ＩＴＯ
６２  トップセル
６３  ミドルセル
６４  ボトムセル
６５  基板
６６  負荷
７０  送り出しチャンバー
７１  ｎ層チャンバー
７２  ｎｉ層チャンバー
７３  ｉ層チャンバー
７４  ｉ層チャンバー
７５  ｐｉ層チャンバー
７６  ｐ層チャンバー
７７  巻き取りチャンバー
１１１  電源
１１２  液槽
１１３  対向電極
１１４  アルミ板
１１５  光起電力素子
１３２  透明電極
１３３  ｐ層
１３４  ｐｉバッファー層
１３５  ｉ層
１３６  ｎｉバッファー層
１３７  ｎ層
１３８  透明導電層
１３９  裏面電極
１３１０  導電性基板
２０１  集電電極
２０２  透明電極
２０３  ｐ型半導体層
２０４  ｉ型半導体層
２０５  ｎ型半導体層
２０６  透明導電層
２０７  裏面電極
２０８  導電性基板
３０１  マイクロ波電源
３０２  導波管
３０３  マイクロ波導入口
３０４  基板
３０５  ＳｉＨ4ライン
３０６  ガスライン
３０７  油拡散ポンプ
３０８  ＲＰ
３０９  反応室
４０１  パルス電源
４０２  液槽
４０３  対向電極
４０４  光起電力素子
４０５  電極
【図１】
2005294326.tif 000011
【図２】
2005294326.tif 000012
【図３】
2005294326.tif 000013
【図４】
2005294326.tif 000014
【図５】
2005294326.tif 000015
【図６−１】
2005294326.tif 000016
【図６−２】
2005294326.tif 000017
【図６−３】
2005294326.tif 000018
【図６−４】
2005294326.tif 000019
【図６−５】
2005294326.tif 000020
【図７】
2005294326.tif 000021
【図８】
2005294326.tif 000022
【図９】
2005294326.tif 000023
【図１０】
2005294326.tif 000024
【図１１】
2005294326.tif 000025
【図１２】
2005294326.tif 000026
【図１３】
2005294326.tif 000027