(57)【要約】【課題】  簡素な構造にして、所望とする周波数特性を実現することができるＤＣカット構造を提供することである。【解決手段】  本発明のＤＣカット構造は、基板１０上の向かい合った信号の伝送路パターン１１、１２間に、２つのコンデンサ１３、１４を並列に接続してなる。そして、コンデンサ１３、１４は、その基板１０上に設けられた穴部１７に露出された各伝送路パターン１１、１２の両面に電気的に接続されている。【選択図】図１
2005303551.tif 000002
【特許請求の範囲】
【請求項１】
基板上の向かい合った信号の伝送路パターン間に、２つのコンデンサを並列に接続してなるＤＣカット構造において、
前記基板上に設けられた穴部に露出された各伝送路パターンの両面に前記２つのコンデンサを電気的に接続したことを特徴とするＤＣカット構造。
【請求項２】
前記２つのコンデンサは、容量値が互いに異なることを特徴とする請求項１記載のＤＣカット構造。
【請求項３】
前記基板上のパターン配置を、伝送路パターンが設けられた面に、その伝送路パターンを挟むようにしてグランドパターンを設けたコプレーナラインとしたことを特徴とする請求項１記載のＤＣカット構造。
【請求項４】
前記基板上のコンデンサ接続部分を含む所定区間のパターンを、伝送路パターンが設けられた面に、その伝送路パターンを挟むようにしてグランドパターンを設けたコプレーナラインとしたことを特徴とする請求項１記載のＤＣカット構造。
【請求項５】
前記基板上の所定区間を除く端部に、前記コプレーナラインから、一面に伝送路パターンが設けられ、他面にグランドパターンが設けられるマイクロストリップラインへの変換部分を有することを特徴とする請求項４記載のＤＣカット構造。
【請求項６】
前記基板上の所定区間を除く端部に、前記コプレーナラインから、一面に伝送路パターンが設けられ、両面にグランドパターンが設けられるグランデッドコプレーナラインへの変換部分を有することを特徴とする請求項４記載のＤＣカット構造。
【請求項７】
前記基板上の所定区間を除く端部に、フライングリードを有することを特徴とする請求項４記載のＤＣカット構造。
【請求項８】
前記端部のフライングリード部分のパターン幅の少なくとも一部を接続相手の基板上のパターン幅に合わせることを特徴とする請求項７記載のＤＣカット構造。
【請求項９】
基板上の向かい合った信号の伝送路パターン間に、１つのコンデンサを接続してなるＤＣカット構造において、
前記基板上に設けられた穴部に露出された各伝送路パターンのいずれかの面に前記コンデンサを電気的に接続したことを特徴とするＤＣカット構造。
【請求項１０】
基板上の向かい合った信号の伝送路パターン間に、２つのコンデンサを並列に接続してなるＤＣカット構造を含む回路基板の製造方法において、
前記基板上の２つのコンデンサの接続部に穴部を設ける切削工程と、
該穴部に前記各伝送路パターンの一部を露出して前記各伝送路パターンを前記基板上に取り付ける取付工程と、
前記伝送路パターンの露出部分の両面にコンデンサを電気的に接続する接続工程と、を含み、
前記取付工程として、フレキシブル基板の製造プロセスが用いられることを特徴とする回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電子回路、特に、光通信システムなど所望とする周波数特性、例えば、広帯域特性、が要求される電子回路、または、各種高周波デバイス間の接続に用いられるＤＣカット構造に関する。
【背景技術】
【０００２】
ＤＣカット構造は、高周波電子回路、特に、光通信システムなど所望とする周波数特性、例えば、広帯域特性が要求される電子回路、または、各種高周波デバイス間の接続に用いられる構造である。
【０００３】
このようなＤＣカット構造は、例えば、電子回路内のＩＣ間に設けられた場合には、直流（ＤＣ）分をカットすることにより、それらＩＣ間でやり取りされる信号をそれぞれで所望とされる形式に調整する。例えば、一方のＩＣでは、原点を中心に振られる信号の入力が前提とされていて、他方のＩＣでは、原点から見た一方の側に存在するハイレベル、ローレベルでの出力が前提とされているような場合に、それらＩＣ間で信号のやり取りに際してこのようなＤＣカット構造が用いられる。
【０００４】
このＤＣカット構造に設けられるコンデンサには、通常、数ＫＨｚ〜数十ＧＨｚの範囲の広帯域特性が要求される。このような広帯域特性への要求に応えるために、ＤＣカット構造においては、一般に、互いに容量値が異なるコンデンサを信号パターン間に並列に接続し、それらコンデンサの周波数特性の差を利用し広帯域化を図っている。
【０００５】
図６は、ＤＣカット構造に用いられる２つのコンデンサの周波数特性を示す図である。
図６に示すように、容量が大きい方のコンデンサは、低い周波数帯域に対して損失を低く抑えることができ、また、容量が小さい方のコンデンサは、高い周波数帯域に対して損失を低く抑えることができるようになっている。
【０００６】
コンデンサの並列接続技術としては、以下に示すようにいくつかの従来技術が知られている。
まず、特許文献１に開示される第１の従来技術においては、パターン上にコンデンサを複数配置するためのハンダ付けパターンを設け、そのパターン上に複数のコンデンサを接続することにより、コンデンサの並列接続の構造が形成されている。
【０００７】
次に、特許文献２に開示される第２の従来技術においては、図７に示すように、容量値の小さい高周波用マイクロチップコンデンサ４１を一方のパターン４２上に接続し、他方のパターン４３とそのマイクロチップコンデンサ４１の電極部とをＡｕリボン４４等で接続し、さらに、そのマイクロチップコンデンサ４１とその一方のパターン４２間にセラミックコンデンサ４５を斜めに立てかけるようにして、並列接続の構造が形成されている。
【０００８】
また、特許文献３に記載される第３の従来技術においては、容量値の小さいコンデンサを向かい合うパターン間を櫛形にして近づけることにより基板の一方の面に形成すると共に、基板の他方の面にもコンデンサを設けることにより、コンデンサの並列接続の構造が形成されている。
【０００９】
さらに、第４の従来技術においては、図８に示すように、ビア５３で接続された基板の表裏のパターン５１、５２のそれぞれにコンデンサ５４、５５を搭載することによりコンデンサの並列接続の構造が形成されている。
【特許文献１】特開平６−８５５１１号公報  「広帯域結合回路の実装構造」
【特許文献２】特開平５−２３５６０２号公報  「伝送線路」
【特許文献３】特開２００３−１８８０４７号公報  「ＤＣブロック回路および通信装置」
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図９は、ＤＣカット構造の等価回路を示す図である。
図９において、このようなＤＣカット構造においては、コンデンサを並列接続する部分において、パターン上にコンデンサを配置することに伴い生じる寄生容量（キャパシタンス）成分と、主にコンデンサ間を接続する際に用いられる線路（例えば、図７のＡｕリボン４４）に起因する寄生インダクタンス成分が発生する。そして、これら寄生成分は、このようなＤＣカット構造の適用対象として通常想定される、例えば、分布定数が５０Ωである伝送線路において、インピーダンスミスマッチを生じさせる。この結果、このような伝送線路における高周波特性が劣化するという問題がある。
【００１１】
図１０は、図９の各寄生成分の高周波特性への影響のシミュレーション結果を示す図である。
図１０において、右側のグラフは、寄生容量成分の各設定値（５０ｆＦ、１００ｆＦ、１５０ｆＦ、２００ｆＦ、２５０ｆＦ）に対して、伝送路パターン内を伝わる信号の周波数（単位：ＧＨｚ）と損失（単位：ｄＢ）との関係を示した図である。この右側のグラフを参照すると、同一の寄生容量値に対しては周波数が高いほど損失は高くなると共に、同じ周波数では、寄生容量値が大きいほど損失が高くなることが分かる。すなわち、同一の構造での比較においては、寄生容量値は小さい方が損失は抑えられる。
【００１２】
また、図１０の左側のグラフは、寄生インダクタンス成分の各設定値（１００ｐＨ、２００ｐＨ、３００ｐＨ、４００ｐＨ、５００ｐＨ）に対して、伝送路パターン内を伝わる信号の周波数（単位：ＧＨｚ）と損失（単位：ｄＢ）との関係を示した図である。この左側のグラフを参照すると、同一の寄生インダクタンス値に対しては周波数が高いほど損失は高くなると共に、同じ周波数では、寄生インダクタンス値が大きいほど損失が高くなることが分かる。すなわち、同一の構造での比較においては、寄生インダクタンス値は小さい方が損失は抑えられる。
【００１３】
上記各従来技術における問題点につき以下に列挙する。
上記第１の従来技術においては、コンデンサをハンダ付けパターン上に複数配置することにより生じる寄生容量値が大きくなることから、高周波特性が劣化する。
【００１４】
上記第２の従来技術においては、コンデンサ４１、４５間の接続に用いられる線路（Ａｕリボン）４４に起因して寄生インダクタンスが発生すると共に、その寄生インダクタンス値は、本質的には線路長に比例することになるので、その線路長に応じて、高周波特性が制限される。
【００１５】
上記第３の従来技術においては、ＤＣカットとして十分な容量値を得るには、各伝送路パターンの端部を数十μｍ程度の櫛型にして噛み合わせる微細加工を行なう必要があり、加工精度の観点から実現が困難である。
【００１６】
上記第４の従来技術においては、一面に設けられたパターン５１と他面に設けられたパターン５２との間をビア５３で接続する際に、ビア５３の特性により帯域制限を受けることと、コンデンサ５４、５５の搭載箇所付近の両面配線、および、ビア５３部分でのインピーダンス整合が非常に困難であるため、高周波特性が確保できない。
【００１７】
このように、高周波特性を改善し、広帯域に渡って良好な特性を得るには、上記の各寄生成分（寄生容量、寄生インダクタンス）を低く設定する必要がある。
また、所望とする帯域、例えば、広帯域に渡って良好な特性を得るには、ＤＣカット構造において線路幅等の各パラメータの調整が容易に行なえることが望ましい。このような調整においては、例えば、線路幅の変更に伴って関連箇所のサイズが所定条件を満たすように変更される。
【００１８】
また、所望とする帯域、例えば、広帯域に渡って良好な特性を得るには、ＤＣカット構造が有する連続性、例えば、線路幅が可能な限り一定であること、も重要である。
本発明の第１の課題は、簡素な構造にして、所望とする周波数特性を実現することができるＤＣカット構造を提供することである。
【００１９】
本発明の第２の課題は、低コストにて、所望とする周波数特性を実現することができるＤＣカット構造を提供することである。
本発明の第３の課題は、量産化を行うのに適した、所望とする周波数特性を実現することができるＤＣカット構造が用いられる回路基板の製造方法を提供することである。
【課題を解決するための手段】
【００２０】
本発明のＤＣカット構造は、基板上の向かい合った信号の伝送路パターン間に、２つのコンデンサを並列に接続してなるＤＣカット構造において、前記基板上に設けられた穴部に露出された各伝送路パターンの両面に前記２つのコンデンサを電気的に接続したことを特徴とするＤＣカットである。
【００２１】
本発明のＤＣカット構造では、基板上に設けられた穴部から伝送路パターンの一部を露出させ、その露出した伝送路パターンに、コンデンサを両面から接続して、２つのコンデンサの並列接続構造を形成している。これにより、本発明のＤＣカット構造の構成は、例えば、図７に示す第２の従来技術のＤＣカット構造に比較して、Ａｕリボン４４を有さない、また、図８に示す第４の従来技術のＤＣカット構造に比較してビア５３を有さない簡素な構造を有する。そして、本発明のＤＣカット構造は、このように簡素な構造を有しているので、所望とする周波数特性を実現するのに、最適とされる線路幅等の各パラメータの設定も容易に行なえる。よって、安価なコンデンサ、例えば、セラミックコンデンサによって構成した場合でも、十分な周波数特性を得ることができるので、低コストにて、所望とする周波数特性を実現することも可能となる。
【００２２】
上記２つのコンデンサとして、互いに容量値が異なるものを用いた場合は、広帯域に対応することが可能となる。この場合、簡素な構成にして、広帯域に対応可能なＤＣカット構造が得られる。
【００２３】
本発明のＤＣカット構造が用いられる回路基板の製造方法は、基板上の向かい合った信号の伝送路パターン間に、２つのコンデンサを並列に接続してなるＤＣカット構造を含む回路基板の製造方法において、前記基板上の２つのコンデンサの接続部に穴部を設ける切削工程と、該穴部に前記各伝送路パターンの一部を露出して前記各伝送路パターンを前記基板上に取り付ける取付工程と、前記伝送路パターンの露出部分の両側からコンデンサを電気的に接続する接続工程と、を含み、前記取付工程として、フレキシブル基板の製造プロセスが用いられることを特徴とする回路基板の製造方法である。
【００２４】
ここで、取付工程は、フレキシブル基板の製造プロセスを用いることができるので、そのような穴部の露出部分（フライングリード部分）を容易に作ることができる。よって、量産化に適している。
【発明の効果】
【００２５】
本発明のＤＣカット構造は、基板上に設けられた穴部からその伝送路パターンの一部を露出させ、その露出した伝送路パターンに、コンデンサを両面から接続して、２つのコンデンサの並列接続構造を形成している。よって、本発明のＤＣカット構造は簡素な構造を有する。本発明のＤＣカット構造では、所望とする周波数特性を実現するのに、最適とされる線路幅等の各パラメータの設定も容易に行なえる。よって、安価なコンデンサ、例えば、セラミックコンデンサによって構成した場合でも、十分な周波数特性を得ることができるので、低コストにて、所望とする周波数特性を実現することが可能となる。
【００２６】
本発明のＤＣカット構造が用いられる回路基板の製造方法では、取付工程は、フレキシブル基板の製造プロセスを用いることができるので、そのような穴部の露出部分（フライングリード部分）を容易に作ることができる。よって、量産化に適している。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
図１は、本発明の一実施形態のＤＣカット構造の構造を示す図である。
図１において、ＤＣカット構造は、基板１０上の向かい合った信号の伝送路パターン１１、１２間に、互いに容量が異なる２つのコンデンサ１３、１４を並列に接続してなる。図では、例えば、物理的なサイズが大きい方のコンデンサ１４が容量が大きい方のコンデンサに対応し、また、物理的なサイズが小さい方のコンデンサ１３が容量が小さい方のコンデンサに対応する。
【００２８】
そして、コンデンサ１３、１４は、その基板１０上に設けられた穴部１７に露出された各伝送路パターン１１、１２の両面に電気的に接続されている。
基板１０上では、パターンの配置として、基板の一方の面に、伝送路パターン１１、１２をグランドパターン１５、１６で挟むようにしたコプレナーラインが採用されている。そして、それらパターン間に、コンデンサ１３、または、１４を基板１０と接触させることなく接合できる程度の大きさの穴部１７を、例えば、基板１０の対応する部分に対する切削を実施することで設ける。この穴部１７は、伝送路パターン１１、１２の一部が露出するフライングリード形状を有する。なお、このような穴部１７近傍の構造は、例えば、ポリイミド基板などのフレキシブルな基板で用いられるプロセスにおいて、精度良く、一括して形成することが可能である。
【００２９】
そして、それら伝送路パターン１１、１２の露出部分の両面に、半田やＡｇエポキシ樹脂などを用いて、互いに容量値が異なる２つのコンデンサ１３、１４を電気的に接続する。すなわち、コンデンサ１３を、伝送路パターン１１、１２の露出部分の一面に、そのコンデンサ１３の両端部に設けられた電極１３ａ、１３ｂが、対応する伝送路パターン１１、１２のいずれかに接触するように接続する。図では、電極１３ａが伝送路パターン１２の一面に、また、電極１３ｂが伝送路パターン１１の一面に、それぞれ接続されている。同様にして、コンデンサ１４を、伝送路パターン１１、１２の露出部分の他面に、そのコンデンサ１４の両端部に設けられた電極１４ａ、１４ｂが、対応する伝送路パターン１１、１２のいずれかに接触するように接続する。図では、電極１４ａが伝送路パターン１２の他面に、また、電極１４ｂが伝送路パターン１１の他面に、それぞれ接続されている。
【００３０】
このように、本発明のＤＣカット構造は、例えば、図７に示す第２の従来技術のＤＣカット構造に比較して、Ａｕリボン４４を有さない、また、図８に示す第４の従来技術のＤＣカット構造に比較してビア５３を有さない簡素な構造を有する。
【００３１】
コンデンサ１３、１４として幅が同一のコンデンサを用いた場合に、さらに、伝送路パターン１１、１２の幅を、その同一なコンデンサ幅に一致させれば、上記した連続性を最もよく担保することが可能となるが、例えば、コンデンサ１３、１４として互いに幅が異なるコンデンサを用いた場合は、それらの幅の中間範囲内、好ましくは、それらの幅の平均値近傍（平均値を含む）に、それら伝送路パターン１１、１２の幅を設定してもよい。
【００３２】
また、簡素な構造をしていることから、所望とする周波数特性を実現するのに、最適とされる線路幅等の各パラメータの設定も容易に行なえる。よって、安価なコンデンサ、例えば、セラミックコンデンサによって構成した場合でも、十分な周波数特性を得ることができるので、低コストにて、所望とする周波数特性を実現することも可能となる。なお、図１のように、それら２つのコンデンサが互いに異なる容量値を持つ場合には、そのＤＣカット構造は、広帯域に対応可能なものとなる。
【００３３】
なお、ＤＣカット構造の帯域特性を決定する他の、より一般的な要因としては以下の２つが考えられる。
１．伝送線路特性
２．インピーダンスミスマッチ部（寄生容量成分、寄生インダクタンス成分）の長さ
上記１．伝送線路特性については、一般に、基板の誘電率や誘電損失に依存するが、ポリイミド基板などの低誘電率、低誘電損失の基板を用いることにより、広帯域に渡って良好な特性を持つ伝送線路が作成できる。また、上記２．インピーダンスミスマッチについては、寄生インダクタンス成分に対応する伝送路パターン１１、１２の露出部分の長さＬをコンデンサ１３、１４をそれら伝送路パターン１１、１２の双方に接続できることを満たす範囲で可能な限り短く設定することにより、その寄生インダクタンス成分を可能な限り低く抑えることができる。なお、上記露出部分の長さＬは、より正確には、グランドパターンが伝送路パターンから離れていく地点から物理的なサイズが大きい方のコンデンサの端部までの距離として定義される。
【００３４】
また、伝送路パターン上に接続されるコンデンサの物理的なサイズによって決まる寄生容量については、このような伝送線路において、通常想定されている所定の分布定数値、例えば、５０Ωを満たすように、コンデンサの並列接続部分での伝送路パターンとグランドパターン間の幅Ｗが、調整可能な他のパラメータとのバランスを考慮しつつ適切な値に設定される。そして、それら調整可能な各パラメータに対して、それらの値を様々な値に調整して実験を行ったり、または、シミュレータを用いたシミュレーション結果を参照したりして、それらパラメータの最適な組み合わせが求まる。
【００３５】
図２は、例えば、上記シミュレーションの結果として得られた、本実施形態のＤＣカット構造の寸法、重量の一例を示す図である。
図２において、ＤＣカット構造の各部の寸法は、誘電体（基板）種、誘電体（基板）厚、銅泊（パターン）厚に依存して設定される。この例では、２つのコンデンサの重量は、それぞれ、１．５ｍｇ、０．３ｍｇで与えられ、また、基板（ポリイミド）厚は５０μｍ、伝送路パターン（銅泊）幅は２５μｍで、それぞれ与えられている。そして、それらの寸法から、シミュレーションにより、伝送路パターンとグランドパターン間のギャップ（Ｇ１）が４０μｍ、伝送路パターンの幅（Ｗ１）が３９０μｍと決定される。この例では、フライングリードへ搭載するコンデンサの重量は数ｍｇであるため強度的にも製造可能と考えられる。また、図２では、基板上のコンデンサのパターンへの接続部に設けられた穴部の寸法は、横幅１．２ｍｍ、縦幅０．７ｍｍで与えられている。
【００３６】
図３は、本実施形態のＤＣカット構造の周波数特性を、従来のＤＣカット構造と比較して示した図であり、（ａ）は、本実施形態のＤＣカット構造の周波数特性を、（ｂ）は、図７の第２の従来技術のＤＣカット構造の周波数特性を、（ｃ）は、図８の第４の従来技術のＤＣカット構造の周波数特性を、対応するＤＣカット構造の断面図と共に、それぞれ示す図である。
【００３７】
図３において、各列の上段と下段に設けられたグラフは、容量成分やインダクタンス成分がどの程度伝わるのかを示すＳパラメータについて、周波数特性が示されている。このうち、上段のグラフは、Ｓ１１パラメータ、すなわち、１ポートから入力され、１ポートから出力される信号（反射波）について、損失（単位：ｄＢ）が周波数（単位：ＧＨｚ）に対して描かれている。また、下段のグラフは、Ｓ２１パラメータ、すなわち、１ポートから入力され、２ポートから出力される信号（透過波）について、損失（単位：ｄＢ）が周波数（単位：ＧＨｚ）に対して描かれている。
【００３８】
特に、下段のＳ２１パラメータのグラフは、ＤＣカット構造の周波数特性を示すのにしばしば用いられるグラフであり、図３では、このグラフに対応して、透過波の損失が「−１ｄＢ」を超える、すなわち、損失の絶対値が「１ｄＢ」より大きくなると共に、その値が「−１ｄＢ」より小さくなる周波数の閾値が示されている。この閾値が大きいＤＣカット構造の方が、より広い帯域に対して損失を低く抑えられるので、より良い広い周波数帯域に対応可能なＤＣカット構造ということができる。
【００３９】
図３では、（ａ）の本発明のＤＣカット構造においてこの閾値が「５４ＧＨｚ」となっており、（ｂ）の第２の従来技術のＤＣカット構造の閾値「４０ＧＨｚ」や、（ｃ）の第４の従来技術のＤＣカット構造の閾値「３３ＧＨｚ」を超える値となっている。
【００４０】
図３（ａ）に示す本発明のＤＣカット構造は、上記シミュレーションにより設定されたデータの１つを用いた例であり、特に、パラメータを最適化していないが、同じコンデンサの値の組み合わせ（８２ｐＦ、０．１μＦ）に対して、従来技術と比較して十分に良好な周波数特性が得られている。
【００４１】
図４は、本実施形態のＤＣカット構造の適用例（その１）を示す図である。
図４において、ＤＣカット構造は、基板上のコンデンサ接続部分を含む所定区間については、コプレーナラインの配置がとられているが、その基板上の所定区間を除く端部に、上記コプレーナラインから、一面に伝送路パターンが設けられ、他面にグランドパターンが設けられるマイクロストリップラインへの変換部分、または、上記コプレーナラインから、一面に伝送路パターンが設けられ、両面にグランドパターンが設けられるグランデッドコプレーナラインへの変換部分、が設けられている。これにより、他の形態の伝送線路（マイクロストリップライン、グランデッドコプレーナライン）との接続が容易となる。
【００４２】
図５は、本実施形態のＤＣカット構造の適用例（その２）を示す図である。
図５において、ＤＣカット構造は、基板上のコンデンサ接続部分を含む所定区間については、コプレーナラインの配置がとられているが、その基板上の所定区間を除く端部に、フライングリードを有している。その端部のフライングリード部分のパターン幅の少なくとも一部は、接続相手の基板上のパターン幅に合わせて設定されることが好ましい。
【００４３】
例えば、図では、フライングリード部分の伝送線路のパターン幅Ｗ２と、そのフライングリード部分の伝送線路のパターンとグランドパターン間のギャップＧ２とが、接続相手の線路に合わせて設定されている。
【００４４】
高周波の信号が伝送路パターン中を伝播する場合は、他の基板との接続部分での対応するパターン間でのパターン幅の差が、周波数特性（高周波特性）に影響を与えるため、このように、接続部分での幅を合わせることで、その接続部分での高周波特性が良くなる。
【００４５】
また、フライングリード部分に、Ａｕメッキを施せば、他の基板、または、デバイスとボンディングによる直接接続も可能となる。
以上の説明では、ＤＣカット構造を、回路基板、ＩＣパッケージ、等に取り付け可能な１つのユニットとして考えていたが、このようなＤＣカット構造は、回路基板、または、ＩＣパッケージの一部に製造時から組み込むことも可能である。
【００４６】
例えば、高周波信号の線路上に、ＤＣカット構造が用いられる高周波回路基板や、ＩＣが実装されるインターポーザ上で、高周波信号の配線上にＤＣカット構造が用いられるＩＣパッケージに対して、そのＤＣカット構造部分に、本実施形態のＤＣカット構造を用いることが可能である。
【００４７】
また、以上の説明では、基板上には、コプレーナラインによるパターン配置がとられていたが、パターン配置としては、この他の配置、例えば、マイクロストリップライン、グランデッドコプレーナライン、も採用可能である。
【００４８】
その場合、基板の端部では、基板上のコンデンサ接続部に用いられたパターンから、その用いられたパターンとは別のパターンへの変換部分を有することもできる。
また、以上の説明では、基板上で、穴部から露出した伝送路パターンの両面に容量が互いに異なる２つのコンデンサを接続していたが、使用する帯域との関係からそれほど広い帯域に対応する必要がない場合は、２つのコンデンサを使用する場合でもそれらコンデンサとして容量値が同一ものを用いてもよい。
【００４９】
また、同様の理由から、それほど広い帯域に対応する必要がない場合は、露出した伝送路パターン間に接続されるコンデンサは１つであってもよい。その場合、そのコンデンサは、その露出した伝送路パターン間のいずれか一面に電気的に接続される。
【００５０】
また、本実施形態のＤＣカット構造が用いられる回路基板の製造方法においては、そのＤＣカット構造の製造に関連する部分としては、基板上の２つのコンデンサの接続部に穴部を設ける切削工程と、その穴部にそれら各伝送路パターンの一部を露出してそれら各伝送路パターンをその基板上に取り付ける取付工程と、それら伝送路パターンの露出部分の両側からコンデンサを電気的に接続する接続工程と、が含まれるが、このうち、取付工程は、フレキシブル基板の製造プロセスを用いることができるので、そのような穴部の露出部分（フライングリード部分）を容易に作ることができる。よって、量産化に適している。
【００５１】
この場合でも、上記したように、それほど広い帯域に対応する必要がない場合は、露出した伝送路パターン間に１つのコンデンサが接続されるようにしてもよい。その場合に対応するＤＣカット構造の製造には、基板上のコンデンサの接続部に穴部を設ける切削工程と、その穴部にそれら伝送路パターンの一部を露出してそれら伝送路パターンをその基板上に取り付ける取付工程と、それら伝送路パターンの露出部分のいずれか一面にコンデンサを電気的に接続する接続工程と、が含まれるが、このうち、取付工程は、フレキシブル基板の製造プロセスを用いることができるので、そのような穴部の露出部分（フライングリード部分）を容易に作ることができる。よって、量産化に適している。
【００５２】
本発明は、下記構成でもよい。
（付記１）  基板上の向かい合った信号の伝送路パターン間に、容量値の互いに異なる２つのコンデンサを並列に接続してなるＤＣカット構造において、
前記基板上に設けられた穴部に露出された各伝送路パターンの両面に前記２つのコンデンサを電気的に接続したことを特徴とするＤＣカット構造。
【００５３】
（付記２）  前記２つのコンデンサは、容量値が互いに異なることを特徴とする付記１記載のＤＣカット構造。
（付記３）  前記２つのコンデンサは、いずれもセラミックコンデンサであることを特徴とする付記１記載のＤＣカット構造。
【００５４】
（付記４）  前記基板上のパターン配置を、伝送路パターンが設けられた面に、その伝送路パターンを挟むようにしてグランドパターンを設けたコプレーナラインとしたことを特徴とする付記１記載のＤＣカット構造。
【００５５】
（付記５）  前記基板上のコンデンサ接続部分を含む所定区間のパターンを、伝送路パターンが設けられた面に、その伝送路パターンを挟むようにしてグランドパターンを設けたコプレーナラインとしたことを特徴とする付記１記載のＤＣカット構造。
【００５６】
（付記６）  前記基板上の所定区間を除く端部に、前記コプレーナラインから、一面に伝送路パターンが設けられ、他面にグランドパターンが設けられるマイクロストリップラインへの変換部分を有することを特徴とする付記５記載のＤＣカット構造。
【００５７】
（付記７）  前記基板上の所定区間を除く端部に、前記コプレーナラインから、一面に伝送路パターンが設けられ、両面にグランドパターンが設けられるグランデッドコプレーナラインへの変換部分を有することを特徴とする付記５記載のＤＣカット構造。
【００５８】
（付記８）  前記基板上の所定区間を除く端部に、フライングリードを有することを特徴とする付記５記載のＤＣカット構造。
（付記９）  前記端部のフライングリード部分のパターン幅の少なくとも一部を接続相手の基板上のパターン幅に合わせることを特徴とする付記８記載のＤＣカット構造。
【００５９】
（付記１０）  前記２つのコンデンサの容量値を同一に設定したことを特徴とする付記１記載のＤＣカット構造。
（付記１１）  前記２つのコンデンサの幅の中間範囲内に前記伝送路パターンの幅を設定したことを特徴とする付記１記載のＤＣカット構造。
【００６０】
（付記１２）  前記基板上のコンデンサ接続部分を含む所定区間のパターンとして、伝送路パターンが設けられた面に、その伝送路パターンを挟むようにしてグランドパターンを設けたコプレーナライン、一面に伝送路パターンが設けられ、他面にグランドパターンが設けられるマイクロストリップライン、一面に伝送路パターンが設けられ、両面にグランドパターンが設けられるグランデッドコプレーナラインのいずれかが用いられることを特徴とする付記１記載のＤＣカット構造。
【００６１】
（付記１３）  前記基板上の所定区間を除く端部に、前記所定区間に用いられたパターンから、その用いられたパターンとは別のパターンへの変換部分を有することを特徴とする付記１２記載のＤＣカット構造。
【００６２】
（付記１４）  基板上の向かい合った信号の伝送路パターン間に、１つのコンデンサを接続してなるＤＣカット構造において、
前記基板上に設けられた穴部に露出された各伝送路パターンのいずれかの面に前記コンデンサを電気的に接続したことを特徴とするＤＣカット構造。
【００６３】
（付記１５）  高周波信号の線路上に、付記１、または、１４記載のＤＣカット構造が用いられることを特徴とする高周波回路基板。
（付記１６）  ＩＣが実装されるインターポーザ上で、高周波信号の配線上に付記１、または、１４記載のＤＣカット構造が用いられることを特徴とするＩＣパッケージ。
【００６４】
（付記１７）  基板上の向かい合った信号の伝送路パターン間に、２つのコンデンサを並列に接続してなるＤＣカット構造を含む回路基板の製造方法において、
前記基板上の２つのコンデンサの接続部に穴部を設ける切削工程と、
該穴部に前記各伝送路パターンの一部を露出して前記各伝送路パターンを前記基板上に取り付ける取付工程と、
前記伝送路パターンの露出部分の両面にコンデンサを電気的に接続する接続工程と、を含み、
前記取付工程として、フレキシブル基板の製造プロセスが用いられることを特徴とする回路基板の製造方法。
【００６５】
（付記１８）  基板上の向かい合った信号の伝送路パターン間に、１つのコンデンサを接続してなるＤＣカット構造を含む回路基板の製造方法において、
前記基板上のコンデンサの接続部に穴部を設ける切削工程と、
該穴部に前記各伝送路パターンの一部を露出して前記各伝送路パターンを前記基板上に取り付ける取付工程と、
前記伝送路パターンの露出部分のいずれか一面にコンデンサを電気的に接続する接続工程と、を含み、
前記取付工程として、フレキシブル基板の製造プロセスが用いられることを特徴とする回路基板の製造方法。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態のＤＣカット構造の構造を示す図である。
【図２】シミュレーションの結果として得られた、本実施形態のＤＣカット構造の寸法、重量の一例を示す図である。
【図３】本実施形態のＤＣカット構造の周波数特性を、従来のＤＣカット構造と比較して示した図であり、（ａ）は、本実施形態のＤＣカット構造の周波数特性を、（ｂ）は、図７の第２の従来技術のＤＣカット構造の周波数特性を、（ｃ）は、図８の第４の従来技術のＤＣカット構造の周波数特性を、それぞれ示す図である。
【図４】本実施形態のＤＣカット構造の適用例（その１）を示す図である。
【図５】本実施形態のＤＣカット構造の適用例（その２）を示す図である。
【図６】ＤＣカット構造に用いられる２つのコンデンサの周波数特性を示す図である。
【図７】第２の従来技術のＤＣカット構造の構造を示す図である。
【図８】第４の従来技術のＤＣカット構造の構造を示す図である。
【図９】ＤＣカット構造の等価回路を示す図である。
【図１０】図９の各寄生成分の高周波特性への影響のシミュレーション結果を示す図である。
【符号の説明】
【００６７】
１０  基板
１１，１２  伝送路パターン
１３，１４  コンデンサ
１５，１６  グランドパターン
１７  穴部
【図１】
2005303551.tif 000003
【図２】
2005303551.tif 000004
【図３】
2005303551.tif 000005
【図４】
2005303551.tif 000006
【図５】
2005303551.tif 000007
【図６】
2005303551.tif 000008
【図７】
2005303551.tif 000009
【図８】
2005303551.tif 000010
【図９】
2005303551.tif 000011
【図１０】
2005303551.tif 000012