(57)【要約】【目的】半導体素子の埋設されている領域における機械的強度が高く、また、半導体素子の周辺に集中して発生する応力歪が緩和された半導体装置を提供する。【構成】    半導体素子と、第１及び第２の主面を有し多孔構造を有する絶縁体からなる回路配線基板であって、前記半導体素子の少なくとも一部が前記第１の主面と前記第２の主面との間に埋設され、前記多孔構造の密度は前記半導体素子が埋設されていない第２の領域よりも前記半導体素子が埋設されている第１の領域の方が高く且つ前記第１の領域と前記第２の領域との間の境界領域を介して前記第１の領域から前記第２の領域に亘り略連続的に変化してなる回路配線基板と、を備えたことを特徴とする半導体装置を提供する。【選択図】  図１
2005294689.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
第１及び第２の主面を有し多孔構造を有する絶縁体からなる回路配線基板であって、前記半導体素子の少なくとも一部が前記第１の主面と前記第２の主面との間に埋設され、前記多孔構造の密度は前記半導体素子が埋設されていない第２の領域よりも前記半導体素子が埋設されている第１の領域の方が高く且つ前記第１の領域と前記第２の領域との間の境界領域を介して前記第１の領域から前記第２の領域に亘り略連続的に変化してなる回路配線基板と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記回路配線基板は、前記第１及び第２の主面の少なくともいずれかに選択的に形成された配線領域と、前記第１及び第２の主面の間の絶縁領域と、を有し、
前記配線領域は、前記多孔構造の空孔に充填された導電性材料を有し、
前記絶縁領域は、前記多孔構造の空孔に充填された絶縁性材料を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記多孔構造の密度は、前記境界領域において、最も低くなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１の領域における前記多孔構造の密度は、９０パーセント以上であることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
第１及び第２の主面を有し多孔構造を有する回路配線基板と、
前記第１の主面から圧入することによりその少なくとも一部が前記回路配線基板の前記第１の主面と前記第２の主面との間に埋設された半導体素子と、
を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、回路配線基板に半導体素子が埋設されている半導体装置に関する。
【背景技術】
【０００２】
近年、半導体素子の高集積化技術の進歩に伴い、半導体素子の実装技術においても高密度化が求められている。半導体素子の代表的な高密度実装技術としては、ワイヤーボンディング技術やＴＡＢ(Tape Automated Bonding)技術などが挙げられる。最も高密度な実装技術であるフリップチップ実装技術は、コンピュータ機器などにおいて、半導体素子を高密度実装する際に多く用いられている。
【０００３】
最近では、高度情報化社会に対応するために、前述した半導体素子実装技術を応用した研究開発が多く行われている。すなわち、薄型回路配線基板の内部に半導体素子を搭載するＩＣ（Integrated Circuit）カードシステムやＩＣタグシステムなどの半導体装置の研究開発が多く行われている。ＩＣカードとは、キャッシュカードサイズの樹脂系材料の内部に薄型半導体素子が配置されていて、多くの情報を記録できる半導体装置である。
【０００４】
今後の高度情報化社会の実現に極めて重要となる、自由な可搬性が要求される超薄型半導体装置の代表例であるＩＣカード、ＩＣタグなどでは、電子機器しての可撓性向上が重要な製品要素になっている。このため、可撓性を必要とするＩＣカード、ＩＣタグを高信頼性で実現する薄型半導体装置の構造として、これまで多くの提案が行われている。
【０００５】
そのうちの一つに、半導体素子の周囲に補強板を配置することによって、半導体素子の破壊を防止する提案がある（例えば、特許文献１）。
【特許文献１】特開２０００−１８２０１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述した、半導体素子の周囲に補強板を配置することによって半導体素子の破壊を防止する方法では、ＩＣカードを構成する表裏のプラスティックシートが強固な補強板により破壊されるという問題がある。なお、この問題は、ＩＣタグシステムなどの、数十μｍ程度に超薄型化された半導体素子を保護する強固な補強板を用いた構造において、顕著に見られる。
【０００７】
さらに、最近では、半導体素子の高性能化に伴い、半導体素子自体が大型化している。寸法の大きな半導体装置をＩＣカードに搭載する場合、寸法の大きな強固な補強板を配置する必要がある。このため、寸法の大きな補強板の配置によってＩＣカードの薄型化が阻害されるという問題もある。さらに、大型化した半導体素子をＩＣカードに搭載する場合、半導体素子の熱膨張係数とＩＣカードを構成する回路配線基板材料の熱膨張係数との相違に起因して、回路配線基板内部の半導体素子周辺に応力歪が集中的に発生するため、回路配線基板自体とその上に形成する回路配線が断線破壊されるという問題がある。
【０００８】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、半導体素子の搭載されている領域における機械的強度が高くて破断しにくく、また、それ以外の領域では十分な可撓性を有し、しかも半導体素子の周辺に集中して発生する応力歪が緩和された半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様によれば、半導体素子と、第１及び第２の主面を有し多孔構造を有する絶縁体からなる回路配線基板であって、前記半導体素子の少なくとも一部が前記第１の主面と前記第２の主面との間に埋設され、前記多孔構造の密度は前記半導体素子が埋設されていない第２の領域よりも前記半導体素子が埋設されている第１の領域の方が高く且つ前記第１の領域と前記第２の領域との間の境界領域を介して前記第１の領域から前記第２の領域に亘り略連続的に変化してなる回路配線基板と、を備えたことを特徴とする半導体装置が提供される。
【００１０】
または、本発明の一態様によれば、第１及び第２の主面を有し多孔構造を有する回路配線基板と、前記第１の主面から圧入することによりその少なくとも一部が前記回路配線基板の前記第１の主面と前記第２の主面との間に埋設された半導体素子と、を備えたことを特徴とする半導体装置が提供される。
【発明の効果】
【００１１】
本発明によれば、半導体素子が埋設されている領域における多孔構造の密度が高く、かつ、半導体素子の周辺における多孔構造の密度が低く、そして、回路配線基板内のすべての領域において多孔構造の密度が連続的に分布している半導体装置を実現することができる。その結果として、半導体素子の搭載されている領域における機械的強度を高めることができ、それ以外の領域では十分な可撓性が得られ、しかも、半導体素子の周辺に集中して発生する応力歪を効果的に緩和することができる。また、絶縁体の中に回路配線が埋め込まれているため、屈曲性が高く、半導体装置としての信頼性も高くなる。
【００１２】
このため、ＩＣカードやＩＣタグシステムなどにおいて、薄型化を阻害する補強板を特別に配置する必要がなく、また、補強板の配置によるＩＣカードのプラスティックシートの破壊を防止できる。また、回路配線基板上に半導体素子を搭載する貫通孔あるいは凹部を形成する場合において、特に問題となっていた、回路配線の断線破壊を効果的に防止することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しながら本発明の実施の形態について説明する。  
図１は、本発明の実施の形態にかかる半導体装置の断面構造を例示する模式図である。図１に表したように、本実施形態の半導体装置１は、回路配線基板２と、回路配線基板２を挟むように上下に設けられたプラスティックシート３とを備える。回路配線基板２の上下の主面には、複数の回路配線４と電極端子７とが形成されている。また、回路配線基板２には、半導体素子５が埋設されていて、バンプ電極６を介して回路配線４に電気的に接続されている。
【００１４】
回路配線基板２は、多孔構造を有する絶縁体１０からなる。本願明細書においては、「多孔構造を有する絶縁体」とは、後に具体例を挙げて詳述するように、マトリックス中に多数の空孔が分散した構造のみならず、繊維の混抄なども含むものとする。多孔構造を有する絶縁体１０のうちのいくつかの選択された領域は配線領域４であり、多孔構造の空孔に導電性物質１８が充填されている。それ以外の領域は絶縁領域であり、多孔構造の空孔に絶縁性物質１２が充填されている。導電性物質１８が充填されている配線領域は、回路配線４または電極端子７として機能する。
【００１５】
次に、回路配線基板２における、多孔構造を有する絶縁体１０の密度の分布について説明する。
【００１６】
図２は、本発明の実施の形態にかかる半導体装置の、半導体素子の周辺を拡大した断面模式図である。本実施形態の半導体装置１では、回路配線基板２に半導体素子５を圧入することによって埋設するため、半導体素子５が埋設されて圧縮された領域２Ａは、絶縁体１０の密度の高い領域となっている。そして、半導体素子５が埋設されていない領域２Ｂは、絶縁体１０の密度の低い領域となっている。さらに、半導体素子５の埋設されている領域２Ａと半導体素子５の埋設されていない領域２Ｂとの境界領域２Ｃは、絶縁体１０の密度の最も低い領域となっている。
【００１７】
半導体素子５が埋設されている領域２Ａは、圧縮されているために多孔構造の密度が高い。このため、ヤング率などが高くなり、領域２Ａの機械的強度が高くなる。一方、境界領域２Ｃは密度が低いため、可撓性が高く保持されることから、半導体素子５の周辺に発生する応力歪みや熱的歪みを効果的に緩和できる。
【００１８】
さらにまた、半導体素子５を、多孔構造を有する絶縁体１０内に圧入することによって埋設するため、半導体素子５が埋設されている領域から半導体素子５が埋設されていない領域までの絶縁体１０の密度は連続的に変化している。つまり、回路配線基板２の多孔構造の組織は途切れることなく連続しているから、回路配線基板２は破断しにくい。
【００１９】
また、多孔構造を有する絶縁体１０のうちの、導電性物質１８が充填されていない領域には、絶縁性物質１２が充填されている。絶縁性物質１２は、多孔構造を有する絶縁体１０よりも可撓性の高い材料とされている。それゆえ、回路配線基板２は十分な可撓性を有する。
【００２０】
このように、本発明の実施形態にかかる半導体装置では、半導体素子５の埋設されている領域２Ａにおける絶縁体１０の密度が高く、かつ、半導体素子５の埋設されている領域２Ａと半導体素子５の埋設されていない領域２Ｂとの境界領域２Ｃにおける絶縁体１０の密度が最も低く、そして、回路配線基板２内のすべての領域において絶縁体１０の密度が連続的に分布している、半導体装置１を実現することができる。その結果、半導体素子５の埋設されている領域における機械的強度を高めることができ、また、半導体素子５の周辺に集中して発生する曲げ応力歪を効果的に緩和できる。さらに、半導体素子５が埋設されていない領域の可撓性を十分に高くできる。
【００２１】
図３及び図４は、本発明の実施の形態にかかる半導体装置の製造工程を例示する工程断面図である。
【００２２】
図３は、半導体装置１の回路配線基板２の製造工程を例示する工程断面図である。
【００２３】
図３（ａ）に表したように、回路配線基板２の材料として、多孔構造を有する絶縁体１０を用いた。
【００２４】
次に、光照射によりイオン交換性基を生成する化合物を含有する感光性組成物１４に、多孔構造を有する絶縁体１０を３０秒間浸漬することにより、感光性組成物１４を、多孔構造を有する絶縁体１０に染み込ませた。さらに、この絶縁体１０を、１時間乾燥して、図３（ｂ）に表したような、多孔構造を有する絶縁体１０に感光性組成物１４が含浸されたものを用意した。多孔構造を有する絶縁体１０には、１辺が１０ｃｍの正方形状のものを用いた。
【００２５】
感光性組成物１４には、ナフトキノンジアジド含有フェノール樹脂を用いた。このナフトキノンジアジド含有フェノール樹脂は、フェノール樹脂の分子量が４５００、ナフトキノンジアジドが含有率４６当量モル％であった。さらに、感光性組成物１４には２０重量％のジアジドカルコンを架橋剤として添加して、感光性組成物１４が６６．７ミリモル／ｌとなるように溶液を調整した。溶媒にはアセトン／テトラヒドロフランを１対１で混合した溶液を用いた。
【００２６】
多孔構造を有する絶縁体１０としては、本実施例では、濡れ性を高めるために表面にポリビニルアルコールＰＶＡ（polyvinyl alcohol）のコーティングされたテトラフルオロエチレン樹脂ＰＴＦＥ（polytetrafluoroethylene）を用いた。その他、多孔構造を有する絶縁体１０としては、例えば、ガラスエポキシ樹脂、ビスマレイミド−トリアジン樹脂、ＰＰＥ（Polyphenylene ether）樹脂、ポリオレフィン、ポリエチレンテレフタレート、アクリル系ポリマー、ポリアリルエーテル系などのポリエーテル、ポリアリレート系などのポリエステルや、ポリアミド、ポリエーテルスルホン等のエンジニアリングプラスチック樹脂、ガラス、アルミナ、窒化アルミなどのセラミックや、フッ素繊維、ナイロン繊維、アクリル繊維、ポリエステル繊維、アラミド繊維、フェノール繊維、ガラス繊維、カーボン繊維などの極細化繊維混抄などを用いることができる。
【００２７】
本実施例で用いたＰＴＦＥ樹脂は、空孔径が０．０１μｍ、密度が４２．７％（空孔率５７．３％）、樹脂厚が５０μｍであった。ここで、「空孔率」とは、物質中の空孔の割合を表す値であり、「密度」と「空孔率」の和は、１００％とする。「密度」あるいは「空孔率」は、例えば、光学顕微鏡を用いて回路配線基板２の断面を観察することによって測定できる。
【００２８】
続いて、図３（ｃ）に表したように、感光組成物１４を染み込ませた多孔構造を有する絶縁体（ＰＴＦＥ）１０に対して、遮光体１５及びガラスマスク１９を介して、リソグラフィー光１６を照射することによって露光を行った。これにより、感光性組成物１４の露光部分に潜像を形成した。
【００２９】
遮光体１５としては、本実施例では、回路配線基板２に埋設される半導体素子５のＩ／Ｏ数が６４個、ＩＣカード外部端子がＩＳＯ／ＩＥＣ７８１６に準拠する設計のものを用いた。しかし、遮光体１５は、特に限定されるものではなく，前述した以外のパターンを用いることもできる。
【００３０】
露光は、具体的には、ＰＬＡ５０１（Ｃａｎｏｎ社製）を用いて、多孔構造を有する絶縁体１０の両面から、露光量１０００ｍＪ／ｃｍ２（波長４３６ｎｍ：水銀ランプｉ線）をプロキシ露光で照射した。
【００３１】
さらに、図３（ｄ）に表すように、前述の露光によってパターンが潜像された、感光性組成物１４を含有するＰＴＦＥ多孔構造絶縁体１０を、テトラメチルアンモニウムハイドロオキサイドＴＭＡＨ（Tetramethyl ammonium hydroxide）２．３８％溶液に１０分間浸漬した後、純水洗浄することによって、感光性組成物１４の潜像部分にイオン交換性基１７を生成させた。
【００３２】
続いて、露光部分に生成されたイオン交換性基１７に金属イオンを結合させた。具体的には、酢酸銅５０ミリモル／ｌ水溶液に、感光性組成物１４を塗布した多孔構造を有する絶縁体１０を３０分間浸漬した後、純水洗浄して、イオン交換反応により露光部分に発生したイオン交換基に銅イオンを付着させた。この段階で、多孔構造を有する絶縁体１０に含浸されている感光性組成物１４の大部分は、洗浄によって除去される。
【００３３】
続いて、露光部のイオン交換性基１７に結合した金属イオンを還元した。具体的には、水素化ホウ素ナトリウム（ＮａＢＨ４）５０ミリモル／ｌにＡＤ−１０（多摩化学社製）を１重量％混合した溶液に、感光性組成物１４を含有するＰＴＦＥ多孔構造絶縁体１０を１０分間浸漬して、銅イオンから金属銅を還元析出させた後に純水洗浄した。
【００３４】
続いて、金属イオンの還元によって形成された、導電部部分に、導電性を向上させるために無電解めっきを行った。無電解めっき液には、ＰＢ−５０３ＡとＰＢ５０３Ｂ（荏原ユージライト社製）の２液を建浴するものを用いた。具体的には、ＰＢ５０３ＡとＰＢ５０３Ｂを別々に５倍に希釈した溶液を１対１で混合して無電解銅めっき液を建浴して、浴温度３０℃で３時間無電解めっきを行った。
【００３５】
なお、必要に応じて、続いて、無電解めっきで析出された銅表面に、はんだ接続で発生するＣｕ−Ｓｎ金属拡散を防止するため、ニッケルを銅の表面に無電解めっきで析出させることも可能であり、さらに必要に応じて、ニッケル表面上に金（Ａｕ）を無電解めっきで析出させることも可能である。
【００３６】
このようにして、図３（ｅ）に表した、多孔構造を有する絶縁体１０の選択された領域に導電性物質１８の充填された、回路配線基板２を作製した。導電性物質１８の充填されている領域は、以下、回路配線４または電極端子７として、機能する。
【００３７】
図４は、回路配線基板に、半導体素子を埋設する方法を表す工程断面図である。
【００３８】
本実施例で埋設する半導体素子５は、埋設する回路配線基板２の厚みに応じて、基板厚を約３０μｍ〜５０μｍ程度まで薄型化することができる。薄型化する具体的な方法としては、半導体素子５を構成するシリコン基板の裏面を機械的に研磨する。機械的研磨の際は、マクロ研磨により凹凸を±５μｍまで均一化した後、ミクロ研磨により凹凸を±３μｍ程度以下にすることが好ましい。マクロ研磨は、例えば５μｍ〜１０μｍ程度の粒径を有する酸化セリウム、または＃１０００程度の耐水研磨紙を用い、ミクロ研磨は０．３μｍ程度の粒径を有する酸化セリウムまたは酸化アルミナまたはダイヤモンドを用いることが好ましい。このとき、液体状の研磨ペーストを研磨剤とする湿式研磨法を用いると、シリコン基板の裏面に凹凸が発生するため、仕上げのミクロ研磨にはダイヤモンドなどが埋め込まれたディスク盤を用いた乾式研磨法を用いることが好ましい。この方法により、基板厚を３０μｍ〜５０μｍ程度まで容易に薄型化できる。本実施例では、基板厚を３０μｍまで薄型化した半導体素子を用いたが、半導体素子５の基板厚は、特に３０μｍに限定されるわけではない。
【００３９】
まず、図４（ａ）に表したように、前述した方法により製造された回路配線基板２の上から、半導体素子５を埋設した。同図には、ひとつの半導体素子５を埋設する場合を表すが、複数の半導体素子５を埋設してもよい。埋設方法は、特に限定されるものではないが、本実施例では、説明のため、以下の方法を用いた。具体的には、バンプ電極６の形成された半導体素子５と、回路配線基板２の間にハーフミラー（図示せず）を設置して位置合わせを行い、半導体素子５に形成されたバンプ電極６と、半導体素子５の埋設される面に形成された電極端子７との位置合わせを行う。
【００４０】
続いて、図４（ｂ）に表したように、フリップチップボンダー（図示せず）によって、半導体素子５を回路配線基板２に圧入した。半導体素子５は加熱機構を有するコレットに保持され、３５０℃の窒素雰囲気中で予備加熱されている。そして、半導体素子５のバンプ電極６と、回路配線基板２の電極端子７が接触された状態で、コレットを下方移動して、圧力３０ｋｇ／ｍｍ２を加え、半導体素子５とバンプ電極６とに機械的圧力が加わった状態で接触させる。さらにこの状態で温度を２５０℃まで上昇させて多孔構造を有する絶縁体１０を軟化させる。多孔構造を有する絶縁体１０を構成するＰＴＦＥの軟化点は、１２０℃である。さらに、回路配線基板の裏面に形成されている電極端子７と半導体素子５のバンプ電極６とを接続して、半導体素子５を回路配線基板２の内部に配置する。この際、バンプ電極６によって絶縁体１０の連続している組織が打ち破られて、バンプ電極６と電極端子７とが接続するので、固い材料によって形成されたバンプ電極を用いることが望ましい。
【００４１】
このように、半導体素子５を、多孔構造を有する絶縁体１０に圧入することによって埋設したので、半導体素子５の埋設される領域から半導体素子５の埋設されない領域に連続的に、多孔構造を有する絶縁体１０の密度を分布させることができた。この結果、半導体素子５の埋設される領域における回路配線基板２の材料が、半導体素子５の埋設されない領域よりも高密度に充填配置され、半導体素子周辺の機械的強度が高まった。
【００４２】
さらに、本発明者の試作検討の結果によれば、半導体素子５を埋設し、絶縁体１０の全体の厚みも十分に薄くし、且つ、半導体素子５が埋設されている領域における機械的強度を屈曲に対して十分に高くするためには、半導体素子が埋設されて圧縮された領域２Ａにおける多孔構造の密度を９０パーセント以上とすることが望ましいことが分かった。
【００４３】
続いて、図４（ｃ）に表すように、多孔構造を有する絶縁体１０のうちの導電性物質１８が充填されていない部分に、絶縁性物質１２を充填する。
【００４４】
この絶縁性物質１２は特に限定されるものではなく任意に選択することができるが、多孔構造を有する絶縁体１０と比較して、可撓性の高い材料から構成されることが好ましい。具体的には、ＰＴＦＥのヤング率は、約１５０ＭＰａ程度であり、成型後には１ＧＰａ程度になることを考慮すると、数〜数十ＧＰａ程度のヤング率を有するポリイミド、ポリエステル、ＰＥＥＫ、ポリカーボネート、ＰＥＳ（Poly Sulfone）、アラミド樹脂、ＰＰＳ（Poly Phenylene Sulephyde）、エポキシ樹脂などを用いることができる。本発明では説明のためにエポキシ樹脂を絶縁性物質として用いた。さらに、回路配線基板の高周波特性を向上させるに、例えば、ベンゾシクロブテン、ＰＴＦＥ樹脂などの低誘電率樹脂などを用いることも可能である。
【００４５】
このようにすることで、多孔構造を有する絶縁体１０において、導電性物質１８が充填されていない領域に充填される絶縁性材料１２を、多孔構造を有する絶縁体１０と比較して、可撓性の高い材料から構成することができる。これにより、半導体素子の埋設されない領域において十分な可撓性を得ることができる。
【００４６】
なお、多孔構造を有する絶縁体１０のうちの導電性物質１８が充填されていない部分に、絶縁性物質１２を充填する工程は、半導体素子５を多孔構造を有する絶縁体１０に圧入する前に行ってもよい。すなわち、予め絶縁性物質１２が充填されている絶縁体１０に、半導体素子５を圧入することもできる。
【００４７】
続いて、図４（ｄ）に表すように、表裏面のプラスティックシート３を、回路配線基板２にラミネートした後に、例えば、ＩＳＯ／ＩＥＣ７８１６に定義されるサイズに、プレス技術を用いて加工する。
【００４８】
このようにして、多孔構造を有する絶縁体１０から構成される回路配線基板２の内部に、半導体素子５が圧入された、半導体装置１を実現することができる。
【００４９】
図５は、本実施例の変形例として、回路配線基板に半導体素子を埋設する方法を表す工程断面図である。すなわち、図４に関して前述した埋設方法の変形例を表す。
【００５０】
図４に関して前述した埋設方法では、フリップチップボンダーによって直接半導体素子５を回路配線基板２に圧入した。しかし、図５に表したように、半導体素子５の裏面にダミー板８を搭載して、ダミー板８が搭載された半導体素子５をフリップチップボンダー（図示せず）によって、回路配線基板２に圧入してもよい。
【００５１】
すなわち、図４（ｃ）に表したように、ダミー板８が搭載された半導体素子５を、半導体素子５の裏面と回路配線基板２の主面とが一致する位置まで圧入する。圧入後にダミー板８を除去し、その後プラスティックシートをラミネートする。
【００５２】
こうすることにより、半導体素子５をダミー板８によって補強しながら回路配線基板２に埋設することが可能になり、半導体素子５の埋設工程における破壊を防止することができる。
【００５３】
図６は、本実施例にかかる半導体装置１の分解斜視図である。同図に表したように、本実施例にかかる半導体装置１は、半導体素子５を埋設した回路配線基板２がプラスティックシート３に上下から挟まれている構造を有する。
【００５４】
次に、このような工程で製造した本実施例にかかる半導体装置１を評価したところ以下の結果を得ることができた。
【００５５】
本実施例にかかる半導体装置１は、総厚９０μｍまで薄型化することができた。具体的には、本実施例にかかる半導体装置１では、回路配線基板厚Ｌ２（図４）を５０μｍ、表裏プラスティックシート厚Ｌ１を２０μｍにすることができた。特に、半導体素子５の埋設される領域の、多孔構造を有する絶縁体１０の厚さＬ３を２０μｍ、半導体素子基板厚Ｌ４を３０μｍにすることができた。その結果、半導体素子５の埋設される領域２Ａの回路配線基板材料が、半導体素子５の埋設されない領域２Ｂに比較して高密度に圧縮されている構造を実現できた。さらに具体的には、半導体素子５の埋設されない領域２ＢのＰＴＦＥは、空孔径０．０１μｍ、密度４６．３％（空孔率５３．７％）であった。一方、半導体素子５が埋設された領域２ＡのＰＴＦＥは、空孔径０．００５μｍ、密度９８．１％（空孔率１．９％）であった。さらに、半導体素子５の埋設されない領域２Ｂと埋設されている領域２Ａとの境界領域２ＣにおけるＰＴＦＥは、空孔径０．０２μｍ、密度１２．６％（空孔率８７．４％）であった。これは、半導体素子の埋設されている領域２Ａにおける機械的強度が十分に高く、半導体素子の埋設されない領域２Ｂにおける可撓性も十分に高く、さらに熱膨張係数差に起因する応力歪が最も集中する半導体素子周辺における領域の可撓性が，半導体素子の埋設されない領域における可撓性よりも高く、この部分における応力緩和効果が最大となる回路配線基板を容易に実現できる構造が得られたことを意味する。
【００５６】
なお、本発明の実施例にかかる半導体装置１は、補強板によって半導体装置の強度を強めるこれまでの半導体装置と比較して，補強板の埋設厚を必要としないことから、厚さを約３／４程度まで薄型化できた。
【００５７】
さらに、本発明の実施例にかかる半導体装置１の信頼性評価を行ったところ以下の結果を得た。半導体装置１に埋設される半導体素子５の６４個のバンプ電極６において、１箇所でも接続がオープンになった場合を不良にして評価した。サンプル数は１０００個で評価した。
【００５８】
まず、ＩＳＯ／ＩＥＣ７８１６定義される屈曲試験を行った。具体的には、半導体装置１の長辺方向にプラスマイナス１０ｍｍ、短辺方向にプラスマイナス５ｍｍ屈曲させた場合における接続信頼性を評価した。評価の結果、補強板によって強度を強めたこれまでの半導体装置では、１０００サイクルで半導体装置基材が破壊されて接続不良が発生した。これらの接続不良は、補強板が半導体装置の表裏面のプラスティックシートを破壊したことに起因する半導体装置自体の破壊と、補強板が回路配線基板を破壊したことに起因する回路配線の破壊とによって発生した。これに対して、本発明の実施例にかかる半導体装置では、３０００サイクルまで接続不良は発生せず、半導体装置としての信頼性が極めて向上することが確認された。
【００５９】
さらに、半導体装置としての動作評価を行うため、温度サイクル試験での評価を行った。温度サイクル条件は、−５５℃（３０分）〜２５℃（５分）〜１２５℃（３０分）〜２５℃（５分）とした。
【００６０】
評価の結果、これまでの半導体装置では、１０００サイクルで接続不良が発生し、２０００サイクルでは１００％のサンプルが接続不良になった。これらの接続不良のうちのほとんどは、半導体素子周辺の応力歪が集中する箇所における回路配線の不良によって発生した。これに対して、本発明の実施例にかかる半導体装置では、３５００サイクルまで接続不良は発生せず、半導体装置としての信頼性が極めて向上することが確認された。
【００６１】
以上の結果から、本発明の実施形態にかかる半導体装置では、これまでのように補強板を用いることなく、半導体素子５の破壊を効果的に防止できる。さらに、本実施形態にかかる半導体装置１は、回路配線基板内部に配置する半導体素子５の周辺部に集中する応力歪を効果的に緩和でき、回路配線の破壊を防止できる。したがって本発明の実施形態によれば、超薄型で信頼性の高い半導体装置を容易に実現できることが確認された。
【００６２】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置を構成する具体的な材料や、膜厚、形状、寸法などに関しては、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【００６３】
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施しうるすべての半導体装置も同様に本発明の範囲に属する。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施の形態にかかる半導体装置の断面構造を例示する模式図である。
【図２】本発明の実施の形態にかかる半導体装置の、半導体素子の周辺を拡大して表す断面模式図である。
【図３】本発明の実施の形態にかかる半導体装置の製造工程を例示する工程断面図である。
【図４】本発明の実施の形態にかかる半導体装置の製造工程を例示する工程断面図である。
【図５】本実施例の変形例として、回路配線基板に半導体素子を埋設する方法を表す工程断面図である。
【図６】本実施例にかかる半導体装置の分解斜視図である。
【符号の説明】
【００６５】
１ 半導体装置
２ 回路配線基板
３ プラスティックシート
４ 回路配線
５ 半導体素子
６ バンプ電極
７ 電極端子
８ ダミー板
１０ 多孔構造絶縁体
１２ 絶縁性物質
１４ 感光性組成物
１５ 遮光体
１６ リソグラフィー光
１７ イオン交換性基
１８ 導電性物質
１９ ガラスマスク
１００ 補強板
１０１ 封止部材
【図１】
2005294689.tif 000003
【図２】
2005294689.tif 000004
【図３】
2005294689.tif 000005
【図４】
2005294689.tif 000006
【図５】
2005294689.tif 000007
【図６】
2005294689.tif 000008