(57)【要約】【課題】撮像装置のシェーディング補正回路において、補正用の基準データのメモリ容量を削減できるようにする。【解決手段】黒シェーディングや白シェーディングを補正するためのデジタル基準データのうち、シェーディング補正に有効な成分を有効データ抽出部２７０により抽出して、これをデータ保持部２５４に格納しておく。たとえば、上位・下位ビット選択部２７２は、ビットシフト操作により、黒シェーディング用には下位ビット側を抽出し、白シェーディング用には上位ビット側を抽出する。受光部１４０により撮像された通常画像を表す入力画像データＤinについてシェーディング補正を行なう際には、データ保持部２５４から読み出した有効な成分を参照して、減算処理部２５２や正規化補正処理部２６０において、白シェーディングや黒シェーディングを補正する。【選択図】図３
2005236834.tif 000002
【特許請求の範囲】
【請求項１】
撮像装置における白シェーディングや黒シェーディングを補正するシェーディング補正回路であって、
前記白シェーディングや前記黒シェーディングを補正するためのデジタル値で示された基準データのうち、当該白シェーディングや黒シェーディングを補正のために有効な成分を抽出する有効データ抽出部と、
前記有効データ抽出部が抽出した前記有効な成分を記憶する記憶部と、
前記撮像装置により撮像された通常画像を表す入力画像データについて、前記記憶部から読み出した前記有効な成分を参照して、前記白シェーディングや前記黒シェーディングを補正する補正部と
を備えたことを特徴とするシェーディング補正回路。
【請求項２】
前記有効データ抽出部は、前記デジタル値で示された基準データのビットのうち、上位または下位のビットを選択することで前記有効な成分を抽出する
ことを特徴とする請求項１に記載のシェーディング補正回路。
【請求項３】
前記有効データ抽出部は、前記デジタル値で示された基準データから、オフセット成分に対応する値を減算することで前記有効な成分を抽出する
ことを特徴とする請求項１に記載のシェーディング補正回路。
【請求項４】
原稿の画像データを読み取る画像読取装置であって、
撮像装置を用いて前記原稿の画像を読み取りアナログ値で示された撮像信号を取得する画像取得部と、
前記画像取得部により取得された前記撮像信号をデジタル値で示された撮像データに変換する変換部と、
前記撮像装置により白シェーディング補正用の基準部分を読み取ることで得られる、あるいは、前記撮像装置により黒シェーディング補正用の基準部分を読み取ることで得られる、それぞれ前記変換部によりデジタル値に変換された前記白シェーディングや前記黒シェーディングを補正するための基準データのうち、当該白シェーディングや黒シェーディングを補正のために有効な成分を抽出する有効データ抽出部と、
前記有効データ抽出部が抽出した前記有効な成分を記憶する記憶部と、
前記撮像装置により撮像された通常画像を表す入力画像データについて、前記記憶部から読み出した前記有効な成分を参照して、前記白シェーディングや前記黒シェーディングを補正する補正部と
を備えたことを特徴とする画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置における白シェーディングや黒シェーディングを補正するシェーディング補正回路、およびシェーディング補正回路を搭載したファクシミリ装置やデジタル複写装置などに用いられる原稿の画像データを読み取る画像読取装置に関する。
【背景技術】
【０００２】
撮像装置を利用して画像を読み取る仕組みが様々な分野で利用されている。たとえば、デジタル複写機など原稿の平面的画像データを多階調でデジタル的に読み出し中間調の再現をすることのできる画像読取装置がある。
【０００３】
ここで、中間調を含む原稿の画像データを多階調で精度よく読み取るためには、通常、白シェーディング補正や黒シェーディング補正を行なう（たとえば特許文献１，２を参照。）これにより、たとえば、光源の光量のばらつきや撮像装置（イメージセンサ）の画素ごとの感度のばらつきや暗電流による画素ごとの暗時出力電圧ばらつきなどを補正して画像データの信号対ノイズ比（Ｓ／Ｎ比；Signal to Noise  Ratio）を上げるとともに、入力原稿の濃度に対するダイナミックレンジを大きくすることができる。
【０００４】
【特許文献１】特許第２６２９７９４号公報
【特許文献２】特許第２６５８２３７号公報
【０００５】
たとえば、特許文献１では、白基準板の画像をイメージセンサで読み取って得られる白基準データと、黒基準板の画像をイメージセンサで読み取って得られる黒基準データをメモリに記憶しておき、メモリから読み出した黒基準データに、その黒基準データの最も小さなレベルより小さなレベルのランダムノイズを加え、さらにランダムノイズを加えられた黒基準データと白基準データをもとにイメージセンサによって読み取られた原稿の画像データを補正する仕組みが開示されている。
【０００６】
この特許文献１の仕組みでは、量子化の際に発生する丸め誤差が副走査方向に一定のパターンで画像データに表れるのを抑制でき、原稿の再生画像に局部的に濃度の薄い部分や濃い部分が線状にあらわれることを防止することができる。
【０００７】
また特許文献２では、黒色の基準画像信号をＡ／Ｄ変換（アナログ→デジタル変換）する際に、白色の基準画像信号をＡ／Ｄ変換する際の、Ａ／Ｄ変換の基準となる基準電圧より小さい基準電圧に切り替える仕組みが開示されている。
【０００８】
この特許文献２の仕組みでは、黒基準データのデジタル値を相対的に大きく取ることができるので、Ａ／Ｄ変換器の量子化誤差は相対的に小さくなり、メモリに記憶された黒基準データは十分信頼できるデータとなる。またシェーディング演算器へ入力される黒基準データが大きくなるため、デジタル演算による丸め誤差が減少し、画像データの高濃度域の読取品位を向上させることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
一方近年、画像データの階調数（ビット幅）は増加している。それに伴い、画像処理回路の規模は増加の一途にある。カラー画像処理回路ではモノクロ画像処理回路に比べて回路規模がさらに大きくなり、コストが増加することが問題となっている。このことは、前述の白シェーディング補正や黒シェーディング補正を行なう場合にも同様の問題となる。
【００１０】
たとえば、特許文献１および特許文献２の仕組みでは、画像データの階調数（ビット幅）が増えることで、白基準データや黒基準データを記憶するメモリの容量が増大する。
【００１１】
一方、特許文献２の仕組みでは、白色の基準画像信号をＡ／Ｄ変換する際のＡ／Ｄ変換の基準電圧より小さい基準電圧に切り替えて黒色の基準画像信号をＡ／Ｄ変換するが、この基準電圧を切り替える処理はアナログ的なものになる。よって、この具現化のためには、シェーディング補正をデジタル処理だけで行なうことができず、アナログ制御回路が必要になるし、Ａ／Ｄ変換の基準電圧を切り替えることはアナログ回路の動作を不安定にさせる要因になる。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、シェーディング補正を行なうための白基準データや黒基準データを記憶するメモリの容量を低減可能な仕組みを提供することを目的とする。
【００１３】
また本発明は、メモリの容量を低減しつつ、デジタル信号処理だけでシェーディング補正を行なうことのできる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係るシェーディング補正回路においては、白シェーディングや黒シェーディングを補正するためのデジタル値で示された基準データのうち、白シェーディングや黒シェーディングを補正のために有効な成分を抽出する有効データ抽出部と、有効データ抽出部が抽出した有効な成分を記憶する記憶部とを備えるものとした。
【００１５】
また、記憶部から読み出した有効な成分を参照して、撮像装置により撮像された通常画像を表す入力画像データについて、白シェーディングや黒シェーディングを補正する補正部を備えるものとした。
【００１６】
基準データを取得するに際しては、撮像装置により白シェーディング補正用の基準部分を読み取ることで白基準データを得、あるいは、撮像装置により黒シェーディング補正用の基準部分を読み取ることで黒基準データを得る。
【００１７】
上記において、「白シェーディングや黒シェーディングを補正のために有効な成分」とは、基準データのうちの、シェーディング補正に意味を持つ変化成分である。なお、変化成分を有効な成分として抽出するに際しては、最下位ビット成分まで忠実に抽出する必要性は必ずしもなく、変化成分の概要を抽出するものとしてもよい。
【００１８】
たとえば、黒シェーディングにおける変化成分は小さいので、最下位ビット成分まで忠実に抽出するのが好ましく、下位ビット側を有効な成分として抽出するのが好ましい。これに対して、白シェーディングにおける変化成分は、全体における変動幅に対して画素ごとの変化成分は小さいのが一般的であるので、白シェーディングにおける変化成分を抽出する際には最下位ビット側を無視し、上位ビット側を有効な成分として抽出してもよい。あるいは、オフセット相当分を除去（減算）して、残りの成分を有効な成分として抽出してもよい。
【００１９】
本発明に係る画像読取装置は、撮像装置を用いて原稿の画像を読み取りアナログ値で示された撮像信号を取得する画像取得部と、画像取得部により取得された撮像信号をデジタル値で示された撮像データに変換する変換部と、前述の本発明に係るシェーディング補正回路とを備えるものとした。
【発明の効果】
【００２０】
本発明に依れば、デジタル値で示されるシェーディング補正用の基準データのうち、補正に有効な成分を抽出して記憶部に記憶するようにしたので、シェーディング補正用の基準データのデータ量を削減することができ、メモリ容量を少なくすることや回路規模を削減することができる。広ビット幅の画像データを取り扱う場合であっても、回路規模を増大させることなく、シェーディング補正を行なうことができ、コストダウンを図ることができる。
【００２１】
また、デジタル信号処理のみでシェーディング補正を行なうことができるので、アナログ回路を用いる場合に生じ得る回路動作の不安定ということも起きないので、安定した画像品質を提供することができる。
【発明を実施するための最良の形態】
【００２２】
＜装置構成の概略＞
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００２３】
図１は、本発明に係る下地除去処理回路を含む画像処理装置を備えた画像読取装置の一実施形態の概略を示す側断面図である。図１（Ａ）に示す画像読取装置３は、たとえば複写機、スキャナ装置、ファクシミリ装置などに用いられるもので、読取対象となる原稿から、その原稿上に描かれた画像を光学的に読み取るものであり、大まかには、画像取得部１０、画像処理部２０、およびプラテンカバー６１を備える。
【００２４】
画像取得部１０は、筐体１１１と、この筐体１１１上に設けられた透明ガラスからなる、読取対象となる原稿が載置されるＡ３サイズよりも少し大きいプラテンガラス（原稿載置台）１１２とを有している。画像処理部２０は、筐体１１１内に設けられた画像処理基板１０２上に設けられている。
【００２５】
複写装置を構成する場合には、画像処理部２０により処理された画像信号は、たとえば熱昇華方式、インクジェット方式、あるいは電子写真方式などの公知のプリント方式を用いて所定の記録媒体に可視画像を形成するプリンタエンジン（画像形成ユニット）などを備える画像出力部に送られる。
【００２６】
画像取得部１０は、筐体１１１内のプラテンガラス１１２の下方に、プラテンガラス１１２の原稿載置面と反対側の面（裏面）に向かって読取光を照射する、つまりプラテンガラス１１２上の原稿に向けて読取光を照射する露光用光源１２０と、露光用光源１２０から発せられた読取光をプラテンガラス１１２側に反射させる略凹状の反射笠１３１とを備える。
【００２７】
また、画像取得部１０は、プラテンガラス１１２側からの反射光を受光して副走査ＳＳ（Slow Scan ）の方向（図中矢印Ｘの読取方向）と略直交する主走査ＦＳ（Fast Scan ）の方向（図の紙面奥行き方向）に画像を読み取り、濃度に応じた画像信号（アナログの電気信号）を順次出力する受光部１４０と、受光部１４０からの画像信号を所定のレベルまで増幅し出力する読取信号処理部１４とを備える密着光学系のものである。
【００２８】
受光部１４０は、フォトダイオードなどの光電変換素子とＣＣＤ（Charge Coupled Device ）やＣＭＯＳ（Complementary Metal-oxide Semiconductor ）などで構成され、原稿の主走査方向幅とほぼ等しい幅のラインセンサ（後述参照）を用いる。
【００２９】
この受光部１４０は、読取信号処理部１４などとともに基板１０３上に配設され、光学走査系（センサユニット）１６を構成する。なお密着型光学系による受光の仕組みに代えて、図１（Ｂ）に示すように、露光用光源１２０やフルレートキャリッジ１３４やハーフレートキャリッジ１３８あるいはレンズ１３９などで縮小光学系を採用した読取光学系（走査光学系）の仕組みを採用してもよい。
【００３０】
露光用光源１２０としては、主走査方向を長手方向とするランプが使用されている。露光用光源１２０から発せられる照明光の色としては、撮像装置の主要部をなす受光部１４０を構成する各ラインセンサ（図示せず）の分光光学特性に合わせたものが使用され、たとえば白色光や緑色光が使用される。この露光用光源１２０は、図示しない照明制御部によって、点灯動作が制御可能になっている。
【００３１】
図中プラテンガラス１１２の左側には、本実施形態の特徴部分であるシェーディング補正を行なうため、白シェーディング補正に供される白色基準板１１６が内包されている。なお、白色基準板１１６だけでなく、黒シェーディング補正に供される黒色基準板も内包するようにしてもよい。白色基準板１１６は、たとえば光の反射率が“１”に近い材質で構成されているものを使用する。また、黒色基準板は光の反射率が“０”に近い材質で構成されているものを使用する。
【００３２】
また図示していないが、画像取得部１０は、筐体１１１内に、読取光学系や受光部１４０などをプラテンガラス１１２下で移動させるためのワイヤや駆動プーリなども具備する。駆動プーリは、駆動モータの駆動力によって往復回転させられ、この回転駆動によってワイヤを当該駆動プーリに巻き取ることで、プラテンガラス１１２の下方において、露光用光源１２０、あるいはレンズ１３９などからなる光学走査系１６を所定速度で移動させる。
【００３３】
また、この固定読取方式時には、原稿載置台としてのプラテンガラス１１２上に原稿を載置し、当該プラテンガラス１１２上の任意の位置に固定（停止ロック）させた状態で、図中△マークで示す固定読取画先位置Ｆを読取基準として、光学走査系１６を矢印Ｘの方向（副走査方向）へ等速移動走査して原稿を露光し画像を読み取る。
【００３４】
受光部１４０は、ラインセンサで原稿画像を撮像して得た各分光成分の撮像画像信号を読取信号処理部１４に送る。読取信号処理部１４は、この読み取りにより得た撮像画像信号に対して所望のアナログ信号処理を施した後に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色成分のデジタル画像データに変換し、シェーディング補正やその他の所定の処理を施した後に、赤、緑、青のデジタル画像データを画像処理部２０に送る。画像処理部２０では、たとえば、読取信号処理部１４から出力された色成分のデジタル画像データＲ，Ｇ，Ｂを同時化する処理や、明度信号Ｌおよび色信号ａ，ｂを生成する色変換処理などを行なう。
【００３５】
なお、図１（Ａ）に示した画像読取装置３では、通常のプラテンカバー６１を使用していたが、図１（Ｂ）に示すように、プラテンカバー６１の機能も備えたＡＤＦ（Automatic Document Feeder ；自動原稿搬送）装置を利用することもできる。また、循環機能を有する原稿自動給送装置（ＤＡＤＦ；Duplex Automatic Document Feeder）を使用することもできる。
【００３６】
また、画像読取装置３単独のものとして示していたが、画像読取装置３をスキャナユニットとして利用することで、複写装置を構成することもできる。この場合、たとえば、画像取得部１０の下部に画像出力部を設け、画像処理部２０からの赤、緑、青の画像データＲ，Ｇ，Ｂに基づいて、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の２値もしくは多値の出力画像信号を得る出力用画像処理部、この出力用画像処理部により得られた出力画像信号に基づいて印刷用紙などの記録媒体上に可視画像を形成する画像形成部（プリンタエンジン）を設けるとよい。
【００３７】
＜画像取得部の信号処理系統＞
図２は、画像取得部１０の処理機能に着目してその詳細を示したブロック図である。画像取得部１０は、画像取得部１０を制御する中央演算制御部１８０と、ラインセンサ１４２およびこのラインセンサ１４２を駆動する駆動回路１４３を有した受光部１４０と、受光部１４０によって取得された撮像画像に対してＡＧＣ（Auto Gain Control;自動ゲイン調整）、ＡＯＣ（Auto Offset Control;自動オフセット調整）、Ａ／Ｄ変換などの信号処理を施す読取信号処理部１４とを備える。受光部１４０および読取信号処理部１４に設けられた各回路ブロックには、色成分Ｒ，Ｇ，Ｂに応じた参照子Ｒ，Ｇ，Ｂを付して示す。受光部１４０をなすラインセンサ１４２としては、ＣＣＤを使用している。
【００３８】
受光部１４０の後段に設けられた読取信号処理部１４は、それぞれの色成分用のラインセンサ１４２により撮像された所定読取位置における各画像信号ＳＲ，ＳＧ，ＳＢに対応した信号処理系であり、それぞれサンプルホールド回路２４４、出力増幅回路２４６、Ａ／Ｄ変換回路２４８、およびシェーディング補正回路２５０を有する。シェーディング補正回路２５０は、たとえば減算回路、データ保持部としてのＲＡＭ（Random Access Memory）、乗算回路、除算回路などを有する。
【００３９】
中央演算制御部１８０は、駆動回路１４３を制御することでラインセンサ１４２の駆動の周期を設定し、あるいは出力増幅回路２４６Ｒ，１４６Ｇ，１４６Ｂの利得の制御やシェーディング補正回路２５０Ｒ，２５０Ｇ，２５０Ｂの制御などを行なう。ラインセンサ１４２は、駆動回路１４３からの駆動信号によって駆動されることにより、原稿の搬送経路上の所定の読取位置において原稿画像を読み取り、その読取位置における撮像信号ＳＲ，ＳＧ，ＳＢを出力する。
【００４０】
この構成において、ラインセンサ１４２は、原稿の画像を読み取り、Ｒ，Ｇ，Ｂの各色成分を示す３系統の撮像信号ＳＲ，ＳＧ，ＳＢを出力する。撮像信号ＳＲ，ＳＧ，ＳＢは、対応するサンプルホールド回路２４４により各々サンプリングされた後、対応する出力増幅回路２４６によって各々適正なレベルに増幅される。出力増幅回路２４６から出力された信号は、対応するＡ／Ｄ変換回路２４８により各々デジタル画像データＤＲ，ＤＧ，ＤＢに変換される。
【００４１】
これらの３系統のデジタル画像データＤＲ，ＤＧ，ＤＢに対し、対応するシェーディング補正回路２５０は、対応するラインセンサ１４２の画素感度ばらつきの補正や読取光学系の光量分布特性に対応した補正を施すために、ＡＧＣ（Auto Gain Control;自動ゲイン調整）や、ＡＯＣ（Auto Offset Control;自動オフセット調整）などの信号処理を施し、処理済のデータＤＲ，ＤＧ，ＤＢを、後段の図示しない同時化処理部に出力する。
【００４２】
ここで、ラインセンサ１４２は、駆動回路１４３からの駆動信号によって駆動されることにより、原稿の搬送経路上の読取位置の各々において、原稿の所定距離だけ離れた位置を同時に読み取り、各色成分に対応する撮像信号ＳＲ，ＳＧ，ＳＢを出力する。
【００４３】
＜シェーディング補正回路の信号処理系統＞
図３は、シェーディング補正回路２５０の処理機能に着目してその詳細を示した第１実施形態のブロック図である。また、図４は、シェーディング成分と入力画像データＤinとの関係を示した概念図である。
【００４４】
第１実施形態のシェーディング補正回路２５０は、入力画像データＤinと黒シェーディング補正用の黒補正データＤBKとの差分を取る減算処理部２５２と、ＲＡＭなどで構成され受光部１４０で読み取った白基準データＤinWHや黒基準データＤinBKを保持するデータ保持部２５４と、減算処理部２５２から出力された黒シェーディング補正済みのデータＤΔに対して基準データＤSTを用いて正規化処理を行ないつつ白シェーディング補正用の白補正データＤWHを使って白シェーディング補正を行なう正規化補正処理部２６０とを有している。
【００４５】
正規化補正処理部２６０は、黒シェーディング補正済みのデータＤΔに対して基準データＤSTとして、たとえば正規化補正処理部２６０へ入力される画像データが１２ビット幅のとき“ＦＦＦｈ；ヘキサデータ”を用いて乗算を行なう乗算処理部２６２と、乗算処理部２６２から出力された乗算データＤMPX に対して白シェーディング補正用の白補正データＤWHを使って白シェーディング補正を行なう除算処理部２６４とを有する。
【００４６】
除算処理部２６４は、実際には、白補正データＤWHだけでなく黒補正データＤBKＫも使って除算処理をする。この除算処理部２６４から出力されるシェーディング補正済みデータＤCOMPとしては、白シェーディング補正および黒シェーディング補正が行なわれて正規化されたデータとなる。
【００４７】
なお、白補正データＤWHに対して黒補正データＤBKは小さく、“ＤWH−ＤBK≒ＤWH”と考えることもできるので、除算処理部２６４は、図中点線で示すように、データ保持部２５４から読み出した白補正データＤWHだけを使って除算処理をしてもよい。この場合に、除算処理部２６４から出力されるシェーディング補正済みデータＤCOMPとしても、白シェーディング補正および黒シェーディング補正が行なわれて正規化されたデータとなる。
【００４８】
また、本実施形態特有の構成として、シェーディング補正回路２５０は、減算処理部２５２とデータ保持部２５４や乗算処理部２６２との間に、黒シェーディングや白シェーディングを補正するためのデジタル値で示された基準データのうち、黒シェーディングや白シェーディングを補正のために有効な成分を抽出する有効データ抽出部２７０を備えている。
【００４９】
ここで、第１実施形態の有効データ抽出部２７０は、減算処理部２５２から出力された黒シェーディング補正済みのデータＤΔにおける所定幅の上位ビットや下位ビットを選択して、その選択したデータＤSel をデータ保持部２５４に渡す上位・下位ビット選択部２７２と、減算処理部２５２から出力された黒シェーディング補正済みのデータＤΔについて、所定ビット分だけビットデータをシフトして、上位固定ビットをシフト済みのデータＤSFとして乗算処理部２６２に渡すビットシフト部２７４とを有している。
【００５０】
図５は、上位・下位ビット選択部２７２の動作を説明する図である。ここでは、入力画像データＤinのビット幅が１４ビットの場合を例示している。
【００５１】
上位・下位ビット選択部２７２は、中央演算制御部１８０からの選択信号ＳＥＬに従って、減算処理部２５２から出力されたデータＤΔの上位側の所定ビット幅分（たとえば１２ビット分）を選択したときには、図５（Ａ）に示すように、その上位側の所定ビット幅分（たとえば１２ビット分）をデータ保持部２５４に渡す。
【００５２】
また、上位・下位ビット選択部２７２は、中央演算制御部１８０からの選択信号ＳＥＬに従って、減算処理部２５２から出力されたデータＤΔの下位側の所定ビット幅分（たとえば１２ビット分）を選択したときには、図５（Ｂ）に示すように、ビットシフト操作により、その下位側の所定ビット幅分（たとえば１２ビット分）をデータ保持部２５４に渡す。
【００５３】
図２に戻って説明を続ける。中央演算制御部１８０は、データ保持部２５４に記憶されている白基準データまたは黒基準データを読み出し、所定の演算処理をして、シェーディング補正用のデータを生成し、減算処理部２５２、除算器２６４に供給するとともに、有効データ抽出部２７０の上位・下位ビット選択部２７２におけるビットを制御する。
【００５４】
上記のような構成のシェーディング補正回路２５０において、ＣＣＤなどの撮像素子の画素感度ばらつきなどを補正するためにシェーディング補正を行なう。特に黒シェーディングはアナログ処理回路などの温度ドリフトによる黒基準レベルの補正し、白シェーディングは主走査方向の光学系光量分布ばらつきを補正する。以下、黒シェーディング補正と白シェーディング補正について、それぞれ具体的に説明する。
【００５５】
＜黒シェーディング補正の詳細＞
黒シェーディング補正においては、プラテンカバーを閉じるなど外乱光の影響のない場所で原稿照射用光源としての露光用光源１２０を消灯した状態で１ライン分データを黒シェーディングを補正するための黒基準データＤinBKとして読み取り、それをデータ保持部２５４に格納する。
【００５６】
黒基準板を設ける場合には、その黒基準板を読み取ることで黒基準データを取得すればよい。また、黒基準板を設けない場合には、プラテンカバーの適当な部分を黒基準板と見なして黒基準データを取得してもよいし、あるいはプラテンガラス１１２下以外の場所の筐体１１１の適当な場所を黒基準板と見なして黒基準データを取得してもよい。
【００５７】
そして、中央演算制御部１８０にて黒基準データを参照して黒シェーディングを補正するための黒補正データＤBKを生成し、この黒補正データＤBKを受光部１４０で取得される通常画像を示す入力画像データＤinから減算することで黒シェーディングを補正する。
【００５８】
この際、画像データは黒を読み取っていることから、黒基準データＤinBKにおける上位ビットには画素ごとのデータに変化は殆どなく、黒基準データＤinBKにおける黒シェーディングを補正するための有効な部分は、下位ビットになる（図４の黒基準データＤinBK参照）。そこで、上位・下位ビット選択部２７２は、黒基準データＤinBKのうち所定幅の下位ビットを選択して、その選択データＤSEL をデータ保持部２５４に渡して記憶させる。
【００５９】
たとえば、シェーディング補正回路２５０に入力される入力画像データＤinのビット幅が１４ビットあるとき、この１４ビットのうちの下位１２ビットを上位・下位ビット選択部２７２により選択し、その選択データＤSEL を真の黒基準データＤinBK０としてデータ保持部２５４に格納する。
【００６０】
中央演算制御部１８０は、この１ライン分の黒基準データを平均化し、１画素あたりの値を算出する。そして、その値が所定値から外れている場合は、所定値になるように減算処理部２５２に減算係数としての黒補正データＤBKを入力して黒シェーディングを補正する。つまり減算処理部２５２は、黒シェーディングを補正する補正部の機能を持つ。画素ごとにそれぞれ異なる黒レベルを持つが、そのレベル差は小さいと考えてよく、処理を簡易にするため、ここでは、平均値を取っている。もちろん、画素ごとに個別に補正データを管理してもよい。なお、この１ライン分の黒基準データの平均化をデータ保持部２５４に格納することで、メモリ容量のさらなる削減を図ってもよい。
【００６１】
＜白シェーディング補正の詳細＞
白シェーディング補正においては、露光用光源１２０を点灯させて白色基準板１１６を読み取って１ライン分の分布データを、白シェーディングを補正するための白基準データＤinWHとして読み取り、それをデータ保持部２５４に格納する。そして、中央演算制御部１８０において白基準データを参照して白シェーディングを補正するためのシェーディング補正データ（たとえば“ＤWH−ＤBK”）を生成し、このシェーディング補正データで乗算処理部２６２から出力された乗算データＤMPX を除算することで白シェーディングを補正する。
【００６２】
この際、画像データは白を読み取っていることから、白基準データＤinWHにおける下位ビットには白シェーディング補正に有効な変化成分は殆どなく、白基準データＤinWHにおける白シェーディングを補正するための有効な部分は、上位ビットになる（図４の白基準データＤinWH参照）。白基準データＤinWHにおける白シェーディング幅ΔWHに対して下位ビットのデータ（微小変動分）は極めて小さく無視してもよいからである。そこで、上位・下位ビット選択部２７２は、白基準データＤinWHのうち所定幅の上位ビットを選択して、その選択データＤSEL をデータ保持部２５４に渡して記憶させる。
【００６３】
たとえば、シェーディング補正回路２５０に入力される入力画像データＤinのビット幅が１４ビットあるとき、この１４ビットのうちの上位１２ビットを上位・下位ビット選択部２７２により選択し、それを真の白基準データＤinWH０としてデータ保持部２５４に格納する。
【００６４】
この後、通常の原稿読み取りの際は、受光部１４０から読み取られたアナログ撮像信号Ｓは、たとえば読取信号処理部１４内のＡ／Ｄ変換回路２４８でデジタルデータＤに変換されシェーディング補正回路２５０に入力画像データＤinとして供給される。
【００６５】
減算処理部２５２は、この入力画像データＤinから、中央演算制御部１８０から供給される減算係数としての黒補正データＤBKを減じる。その後、ビットシフト部２７４は、ビットシフト操作により、白シェーディングデータと同じビット幅に変換して正規化補正処理部２６０に渡す。正規化補正処理部２６０では、乗算処理部２６２が、黒シェーディング補正済みのデータＤΔと基準データＤSTとの乗算を行ない、除算処理部２６４が、中央演算制御部１８０から供給されるシェーディング補正データ（たとえば“ＤWH−ＤBK”）で乗算データＤMPX を除算することで、シェーディング補正と正規化とを行なう。
【００６６】
このように、この第１実施形態のシェーディング補正回路２５０に依れば、画像データの階調数（ビット幅）が増えた場合であっても、黒シェーディング補正用の基準データを保持するためのメモリの容量が増大することを防止できる。結果として、広ビット幅の画像データを取り扱いつつ白シェーディング補正を行なう場合であっても、回路規模縮小が実現可能となり、コストダウンを図ることができる。
【００６７】
同様に、画像データの階調数（ビット幅）が増えた場合であっても、白シェーディング補正用の基準データを保持するためのメモリの容量が増大することを防止できる。結果として、広ビット幅の画像データを取り扱いつつ黒シェーディング補正を行なう場合であっても、回路規模縮小が実現可能となり、コストダウンを図ることができる。
【００６８】
また、この第１実施形態のシェーディング補正回路２５０では、デジタル信号処理により白もしくは黒のシェーディング補正処理を行なうようにしたので、特許第２６５８２３７号公報に記載の技術のように、黒色の基準画像信号をＡ／Ｄ変換する際に白色の基準画像信号をＡ／Ｄ変換する際の基準電圧より小さい基準電圧に切り替えるといった基準電圧の切り替えを行なう必要がなく、アナログ回路部を不安定にさせる要因を持たないので、安定した画像品質を提供することができる。
【００６９】
＜第２実施形態＞
図６は、シェーディング補正回路の処理機能に着目してその詳細を示した第２実施形態のブロック図である。また、図７は、この第２実施形態に使用される受光部１４０の機能構成を示すブロック図である。この第２実施形態は、受光部１４０として、１ライン分の撮像信号を複数の系統から出力し得るものを使用する場合に対応したものである。
【００７０】
第２実施形態の受光部１４０をなすラインセンサ１４２としても、ＣＣＤを使用している。ここで、図７に示すように、ＲＧＢの各色成分に対応した３つのラインセンサ１４２Ｒ，１４２Ｇ，１４２Ｂについては、それぞれ２つの転送レジスタ１４４Ｒａ，１４４Ｒｂ，１４４Ｇａ，１４４Ｇｂ，１４４Ｂａ，１４４Ｂｂ（纏めて転送レジスタ１４４という）が付設されており、これらによって、１ライン分の撮像信号を、奇数（ＯＤＤ）画素と偶数（ＥＶＥＮ）画素とをそれぞれ振り分けて２系統に（並列に）出力し得るようになっている。
【００７１】
各転送レジスタ１４４の主走査方向の最終段（図中左側）には、それぞれ、電荷／電圧変換機能と増幅機能とを備えた出力アンプ１４８Ｒａ，１４８Ｒｂ，１４８Ｇａ，１４８Ｇｂ，１４８Ｂａ，１４８Ｂｂが設けられている。
【００７２】
カラー用の出力アンプ１４８Ｒａ，１４８Ｒｂ，１４８Ｇａ，１４８Ｇｂ，１４８Ｂａ，１４８Ｂｂを纏めて出力アンプ１４８という。出力アンプ１４８としては、たとえば、寄生容量を持った拡散層であるフローティングディフュージョン（ＦＤＡ；Floating Diffusion Amp）構成のものを使用する。
【００７３】
このように各色成分についてそれぞれ複数ラインを配した構成とした場合、各ラインセンサ１４２に対する転送レジスタ１４４が多くなり、カラー撮像モード時に、良好な読み取りを実現できるのに加えて、その読み取りのさらなる高速化を図ることが可能となる。
【００７４】
各転送レジスタ１４４の段間には、感光部に蓄積された電荷を転送レジスタ１４４に転送させる垂直転送（シフト動作）に関わる駆動パルス（シフトパルス）ＳＨやその他の１０数種類程度のパルス信号（纏めて垂直転送系パルスＰＶという）が供給される。
【００７５】
また、各転送レジスタ１４４を構成する個々のレジスタには、転送レジスタ１４４に転送された信号電荷を出力アンプ１４８側に順次転送させる水平転送に関わる水平転送駆動パルスφ１，φ２（纏めて水平転送系パルスＰＨという）が供給される。
【００７６】
また出力アンプ１４８には、信号出力に関わる、たとえばＬＨ信号やＲＳ信号や切替信号ＳＷ（纏めて出力系パルスＰＯという）が供給される。
【００７７】
以上のような構成では、原稿からの反射光が受光部１４０に入射すると、各ラインセンサ１４２におけるそれぞれの光電変換素子が、受光した光量に応じた電荷を蓄積する。その後、各光電変換素子に蓄積された信号電荷は、所定タイミングで外部から与えられる駆動パルスＳＨによって、それぞれ対応する転送レジスタ１４４に移動する。
【００７８】
そして、転送レジスタ１４４に移動した信号電荷は、外部からの水平転送駆動パルスφ１，φ２により転送レジスタ１４４内を順次出力アンプ１４８側へ転送され、最終転送パルスであるＬＨ信号により出力アンプ１４８へ転送され、出力アンプ１４８の出力端子から出力信号として外部へ出力される。
【００７９】
このとき、カラー用のラインセンサ１４２Ｒ，１４２Ｇ，１４２Ｂについては、それぞれ２つの転送レジスタ１４４により、ＯＤＤとＥＶＥＮとを並列に出力し得るようになっている。
【００８０】
図６に示すように、ラインセンサ１４２側からＯＤＤとＥＶＥＮとで並列に出力された撮像信号は、合成回路２４３で１系統の信号にされた後に、サンプルホールド回路２４４、出力増幅回路２４６、およびＡ／Ｄ変換回路２４８を経由して、入力画像データＤinとしてシェーディング補正回路２５０に供給される。
【００８１】
第２実施形態のシェーディング補正回路２５０は、ラインセンサ１４２側のＯＤＤとＥＶＥＮとで並列に出力される撮像信号に対応するように、減算処理部２５２として、ＯＤＤ用の減算処理部２５２ａとＥＶＥＮ用の減算処理部２５２ｂの２系統を有している。
【００８２】
また、シェーディング補正回路２５０は、減算処理部２５２ｂの出力データＤΔａと減算処理部２５２ｂの出力データＤΔｂとを合成して１系統の信号に変換する合成処理部２５３を有している。
【００８３】
減算処理部２５２ａと減算処理部２５２ｂとには、中央演算制御部１８０からそれぞれに対応する黒補正データＤBKａ，ＤBKｂが個別に入力され、それぞれの減算値を変えて黒シェーディング補正を行なうようになっている。
【００８４】
このような第２実施形態の構成においても、黒シェーディング補正をＯＤＤ系統とＥＶＥＮ系統とで独立に行なう点を除いて、基本的な動作は第１実施形態と同様であり、第１実施形態と同様の効果を授受できる。
【００８５】
なお、上記第２実施形態の具体的な仕組みでは、１ライン分の撮像信号を２系統から出力し得る受光部１４０を使用した場合を例示したが、これに限らず、３系統以上から出力し得る受光部１４０を使用した場合にも、それに応じて、たとえば減算処理部２５２の数を増やすことで、上記の仕組みを同様に適用可能である。
【００８６】
図６は、シェーディング補正回路の処理機能に着目してその詳細を示した第２実施形態のブロック図である。また、図７は、この第２実施形態に使用される受光部１４０の機能構成を示すブロック図である。この第２実施形態は、受光部１４０として、１ライン分の撮像信号を複数の系統から出力し得るものを使用する場合に対応したものである。
【００８７】
第２実施形態の受光部１４０をなすラインセンサ１４２としても、ＣＣＤを使用している。ここで、図７に示すように、ＲＧＢの各色成分に対応した３つのラインセンサ１４２Ｒ，１４２Ｇ，１４２Ｂについては、それぞれ２つの転送レジスタ１４４Ｒａ，１４４Ｒｂ，１４４Ｇａ，１４４Ｇｂ，１４４Ｂａ，１４４Ｂｂ（纏めて転送レジスタ１４４という）が付設されており、これらによって、１ライン分の撮像信号を、奇数（ＯＤＤ）画素と偶数（ＥＶＥＮ）画素とをそれぞれ振り分けて２系統に（並列に）出力し得るようになっている。
【００８８】
＜第３実施形態＞
図８は、シェーディング補正回路の処理機能に着目してその詳細を示した第３実施形態のブロック図である。また、図９は、この第３実施形態の原理を説明する図である。この第３実施形態は、白シェーディング補正用の白基準データＤinWHを取得してデータ保持部２５４に保持する際に、白基準データＤinWHが持つオフセット分ΔOSを除去して、白シェーディングの有効な部分を抽出して保持する点に特徴を有する。
【００８９】
たとえば、図９に示すように、白色基準板１１６を読み取った際の白基準データＤinWHは、オフセット分ΔOSに、白シェーディング幅ΔWH分が加わったものとして得られる。つまり、白シェーディングの有効な部分は、白シェーディング幅ΔWH分のデータであるから、その差分（＝ＤinWH−ΔOS）を修正白基準データＤinWHａとしてデータ保持部２５４に保持しておくことで、データ量を圧縮できる。また、白シェーディング幅ΔWH分に載る微小変動分を失うことがない。
【００９０】
白シェーディング補正時には、データ保持部２５４から読み出した修正白基準データＤinWHａをオフセット分ΔOS分だけ修正して使用すればよい。
【００９１】
このため、図８に示すように、第３実施形態のシェーディング補正回路２５０において、有効データ抽出部２７０は、上位・下位ビット選択部２７２に代えて、白色基準板１１６を読み取った際の白基準データＤinWHからオフセット分ΔOSに相当する値を差し引くことで修正白基準データＤinWHａを得る減算処理部２７６を有している。中央演算制御部１８０は、オフセット分ΔOSに相当する値を減算処理部２７６に与える。
【００９２】
なお、この第３実施形態では、ビットシフト部２７４は必須要素ではない。ビットシフト部２７４を取り外すことで、全体の処理を、入力画像データＤinのビット幅（本例では１４ビット）と同じビット幅で取り扱うようにすることができる。
【００９３】
また、シェーディング補正回路２５０は、データ保持部２５４から読み出した白補正データだけを除算処理部２６４に供給する系統として、データ保持部２５４から読み出した修正白基準データＤinWHａにオフセット分ΔOSに相当する値を加えることで元の白基準データＤinWHに戻し白補正データＤWHとして除算処理部２６４に供給する加算処理部２５６を、データ保持部２５４と除算処理部２６４との間に有している。中央演算制御部１８０は、オフセット分ΔOSに相当する値を加算処理部２５６に与える。
【００９４】
ここで、中央演算制御部１８０は、図中点線で示すように、入力画像データＤinを監視することで、それぞれの装置におけるそれぞれのラインセンサ１４２に応じたオフセット分ΔOSを求めて減算処理部２７６や加算処理部２５６に設定してもよいが、必ずしも正確なオフセット分ΔOSを減算処理部２７６や加算処理部２５６に与える必要はない。たとえば、製造ロットごとや機種ごとにオフセット成分に対応する適当な値（図９に示すオフセット分ΔOSａ）を設定してもよい。
【００９５】
たとえば、ビット単位でオフセット分ΔOSａ（図では１２２８７；デシマル値）を設定することで、減算処理部２７６を、第１実施形態と同様に、下位ビット側を抽出してデータ保持部２５４に保持させる上位・下位ビット選択部２７２に置き換えることができる。
【００９６】
なお、除算処理部２６４において、白補正データＤWHだけでなく黒補正データＤBKＫも使って除算処理をする際には、中央演算制御部１８０は、データ保持部２５４から読み出した修正白基準データＤinWHａにオフセット分ΔOSを加えることで元の白基準データＤinWHに戻す処理を行なうことで白補正データＤWHを取得し、この後、第１実施形態と同様に処理する。
【００９７】
このような第３実施形態の構成に依れば、白シェーディング補正に際して、画像データの階調数（ビット幅）が増えた場合であっても、白シェーディング補正用の基準データを保持するためのメモリの容量が増大することを防止でき、回路規模縮小が実現可能であることに加えて、白シェーディング幅ΔWH分に載る微小変動分を失うことがないので、高精度の白シェーディング補正を実現できる。
【００９８】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【００９９】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１００】
たとえば、上記実施形態では、撮像装置をデジタル複写機など原稿の画像を読み取る画像読取装置に適用した場合におけるシェーディング補正回路の仕組みを説明したが、このような画像読取装置に限らず、たとえばデジタルカメラなどの一般的な撮像装置におけるシェーディング補正回路についても、上記実施形態で説明した仕組みを適用することができる。
【０１０１】
また、シェーディング補正用の基準データのうち、補正に有効な成分を抽出して記憶部に記憶しておいた後のシェーディング補正の具体的な演算手法に関しては、上述した例に限らず、公知の様々な演算手法を適用することができる。何れの演算手法を用いる場合であっても、補正に有効な成分を抽出して記憶部に記憶しておくことで、シェーディング補正用の基準データのデータ量を削減することができ、メモリ容量を少なくすることや回路規模を削減することができる。
【図面の簡単な説明】
【０１０２】
【図１】本発明に係るシェーディング補正回路を備えた画像読取装置の一実施形態の概略を示す側断面図である。
【図２】画像取得部の処理機能に着目してその詳細を示したブロック図である。
【図３】第１実施形態のシェーディング補正回路の処理機能を示したブロック図である。
【図４】シェーディング成分と入力画像データとの関係を示した概念図である。
【図５】上位・下位ビット選択部の動作を説明する図である。
【図６】第２実施形態のシェーディング補正回路の処理機能を示したブロック図である。
【図７】第２実施形態に使用される受光部の機能構成を示すブロック図である。
【図８】第３実施形態のシェーディング補正回路の処理機能を示したブロック図である。
【図９】第３実施形態の原理を説明する図である。
【符号の説明】
【０１０３】
３…画像読取装置、１０…画像取得部、１４…読取信号処理部、１６…光学走査系、２０…画像処理部、６１…プラテンカバー、１１２…プラテンガラス、１１６…白色基準板、１２０…露光用光源、１４０…受光部、１４２…ラインセンサ、１４３…駆動回路、１４４…転送レジスタ、１４８…出力アンプ、１８０…中央演算制御部、２４３…合成回路、２４４…サンプルホールド回路、２４６…出力増幅回路、２４８…Ａ／Ｄ変換回路、２５０…シェーディング補正回路、２５２…減算処理部、２５３…合成処理部、２５４…データ保持部、２５６…加算処理部、２６０…正規化補正処理部、２６２…乗算処理部、２６４…除算処理部、２７０…有効データ抽出部、２７２…上位・下位ビット選択部、２７４…ビットシフト部、２７６…減算処理部
【図１】
2005236834.tif 000003
【図２】
2005236834.tif 000004
【図３】
2005236834.tif 000005
【図４】
2005236834.tif 000006
【図５】
2005236834.tif 000007
【図６】
2005236834.tif 000008
【図７】
2005236834.tif 000009
【図８】
2005236834.tif 000010
【図９】
2005236834.tif 000011