(57)【要約】【課題】高精度な位相制御に用いる位相差算出回路において、逆三角関数を記憶する記憶回路のテーブルサイズ及びそれに付随する回路規模を縮小可能な位相差算出回路を提供する。【解決手段】逐次信号処理回路１０２がＬＭＳアルゴリズムにより位相回転量ｗ（ｔ）を算出し、実部出力回路１０３がｗ（ｔ）の実部Ｗｒ（ｔ）を算出し、ＲＯＭ１０４が実部Ｗｒ（ｔ）と０ｒａｄ〜πｒａｄが記憶されたアークコサインの逆三角関数のテーブルとに基づいて位相θを検索し、符号判定回路１０５がｗ（ｔ）の虚部ｗｉ（ｔ）の符号データを判別し、位相角補正回路１０６が符号データに基づいて位相θを補正することにより、所望の位相差θｒを得る。【選択図】図１
2005151016.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力信号と第２の入力信号との間の位相差を算出する回路において、
逐次信号処理により前記位相差を算出し、一定振幅の直交形式で出力する逐次信号処理回路と、
該逐次信号処理回路の出力を入力信号とし、該入力信号の実部を出力する実部出力回路と、
該実部出力回路の出力を入力信号とし、予め記憶された逆三角関数のテーブルから前記入力信号に対応するデータを出力する記憶回路と、
前記逐次信号処理の出力を入力信号とし、該入力信号の虚部について正負符号を判別して出力する虚部符号判定回路と、
該虚部符号判定回路の出力と前記記憶回路の出力とをそれぞれ入力信号とし、所望の位相差を求める位相補正回路とを備えたことを特徴とする位相差算出回路。
【請求項２】
第１の入力信号と第２の入力信号との間の位相差を算出する回路において、
逐次信号処理により前記位相差を算出し、一定振幅の直交形式で出力する逐次信号処理回路と、
該逐次信号処理回路の出力を入力信号とし、該入力信号の虚部を出力する虚部出力回路と、
該虚部出力回路の出力を入力信号とし、予め記憶された逆三角関数のテーブルから前記入力信号に対応するデータを出力する記憶回路と、
前記逐次信号処理の出力を入力信号とし、該入力信号の実部について正負符号を判別して出力する実部符号判定回路と、
該実部符号判定回路の出力と前記記憶回路の出力とをそれぞれ入力信号とし、所望の位相差を求める位相補正回路とを備えたことを特徴とする位相差算出回路。
【請求項３】
第１の入力信号と第２の入力信号との間の位相差を算出する回路において、
逐次信号処理により前記位相差を算出し、一定振幅の直交形式で出力する逐次信号処理回路と、
該逐次信号処理回路の出力を入力信号とし、該入力信号の実部の絶対値を出力する実部絶対値出力回路と、
前記逐次信号処理回路の出力を入力信号とし、該入力信号の虚部の絶対値を出力する虚部絶対値出力回路と、
前記実部絶対値出力回路の出力と虚部絶対値出力回路の出力とをそれぞれ入力信号とし、これらの入力信号の入力値の大小を比較し、比較結果を出力する比較回路と、
前記実部絶対値出力回路の出力と虚部絶対値出力回路の出力とをそれぞれ入力信号とし、これらの入力信号のうちの入力値が小さい信号を選択して出力する選択回路と、
該選択回路の出力を入力信号とし、予め記憶された逆三角関数のテーブルから前記入力信号に対応するデータを出力する記憶回路と、
前記逐次信号処理の出力を入力信号とし、該入力信号の象限を判定して出力する象限判定回路と、
該象限判定回路の出力と前記比較回路の出力と記憶回路の出力とをそれぞれ入力信号とし、所望の位相差を求める位相補正回路とを備えたことを特徴とする位相差算出回路。
【請求項４】
請求項１または２に記載の位相差算出回路において、
前記記憶回路は、０ｒａｄからπｒａｄまでの範囲のアークサインまたはアークコサインの逆三角関数のテーブルが記憶されていることを特徴とする位相差算出回路。
【請求項５】
請求項３に記載の位相差算出回路において、
前記記憶回路は、０ｒａｄからπ／４ｒａｄまでの範囲のアークサインまたはアークコサインの逆三角関数のテーブルが記憶されていることを特徴とする位相差算出回路。
【請求項６】
請求項１から５までのいずれか一項に記載の位相差算出回路において、
前記逐次信号処理を、ＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）アルゴリズムを用いた処理とすることを特徴とする位相差算出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の位相差を算出する回路に係り、特に直交形式で表される２つの複素信号の位相差を算出するディジタル回路に関するものである。
【背景技術】
【０００２】
一般に、直交変調方式を用いたディジタル通信において、復調後のベースバンド信号は、送受信機間のローカル搬送波・位相誤差の補償や、ドップラーシフトによる周波数偏差の補償等の様々な位相補償処理が施される。ベースバンド信号が直交形式ｘ＋ｊｙ（ｊは複素単位）で表されるときの位相補償処理は、その演算が複雑であるため実装が困難となる場合がある。例えば、信号ｘ＋ｊｙの位相を１００倍する演算を行う場合、１００乗の複素乗算を計算する必要があるため、回路規模や動作速度の面からして非現実的である。そこで、まず、直交形式の信号の位相を算出した後、これに対して信号処理を行う手法が用いられることが多い。
【０００３】
直交形式で表される信号の位相を算出するためには、アークサイン（逆正弦）、アークコサイン（逆余弦）またはアークタンジェント（逆正接）の逆三角関数の演算が必要である。このうち、信号の実部ｘと虚部ｙを参照アドレスとしたｔａｎ−１（ｙ／ｘ）をＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に記憶させ、そこからデータを読み出して位相を算出する手法は、その理論の単純さから広く用いられている。図４に、逆三角関数のテーブルを記憶するＲＯＭのアドレス領域を表現した図を示す。図中、ＲＯＭのアドレス領域は、実部ｘ（Ｒｅ）と虚部ｙ（Ｉｍ）のそれぞれが取り得る最小値から最大値までの範囲内において、要求精度に応じて分割した２次元の平面で表現され、−πｒａｄ〜πｒａｄのデータが記憶されている。この場合、位相の分解能を高くするとＲＯＭのテーブルサイズは二乗のオーダーで大きくなり、実現が困難になるという問題がある。
【０００４】
このような問題を解決するために、ＲＯＭのテーブルサイズを縮小する手法が提案されている（特許文献１参照。）。この第１の従来技術の手法は、図５に示すように、０ｒａｄ〜π／４ｒａｄの範囲の位相については、０ｒａｄ〜π／４ｒａｄの範囲のデータが記憶されたＲＯＭからデータを読み出すことにより求め、それ以外の範囲の位相については、入力信号の実部及び虚部の大小関係及び符号に基づいて、ＲＯＭに記憶された０ｒａｄ〜π／４ｒａｄの範囲のデータから計算により間接的に求めるものである。これにより、ＲＯＭのテーブルサイズの削減を実現している。
【０００５】
具体的には、入力信号Ｕ＝ｘ＋ｊｙの位相を算出する場合、まず、ｘの絶対値である｜ｘ｜とｙの絶対値である｜ｙ｜とを比較し、｜ｘ｜≧｜ｙ｜であれば、α＝｜ｘ｜，β＝｜ｙ｜、｜ｘ｜＜｜ｙ｜であれば、α＝｜ｙ｜，β＝｜ｘ｜とする。次に、α，βを参照アドレスとしてＲＯＭに記憶された０ｒａｄ〜π／４ｒａｄの範囲の位相θ＝ｔａｎ−１（β／α）を読み出す。そして、θ、ｘ，ｙの符号及び｜ｘ｜，｜ｙ｜の大小関係に基づいて、次式１により所望の位相θｒを求める。
【数１】
2005151016.tif 000003
この手法では、図４に示した−πｒａｄ〜πｒａｄの範囲のテーブルを単純に作成する場合と比較して、テーブルサイズを約１／８に削減することが可能であり、ＲＯＭの規模削減に有効である。
【０００６】
また、ＲＯＭのテーブルサイズを縮小する別の手法も提案されている（特許文献２参照。）。図６に、この第２の従来技術を実現する位相差算出回路のブロック図を示す。図中、５０８はアナログ信号である入力信号を入力する入力端子、５００は入力信号をディジタル信号に変換するＡ／Ｄ変換器、５０１は入力信号の位相を９０度回転させるπ／２移相器、５０２は入力信号の電力を検出するレベル検出器、５０３及び５０６は乗算器、５０４は二つの入力信号のうち小さい信号を取り出す論理回路、５０７はアークサインまたはアークコサインの逆三角関数のうち必要なデータが記憶されたＲＯＭ、５０５はＲＯＭに記憶されていない範囲のデータについて補正を行うπ／２補正器、５０９は算出した位相を出力する出力端子である。
【０００７】
Ａ／Ｄ変換器５００は、入力端子５０８に入力されたアナログ信号を変換してディジタル信号ｘを得る。また、π／２移相器５０１はＡ／Ｄ変換器５００により変換されたディジタル信号ｘから直交成分ｙを得る。レベル検出器５０２は、ｘ及びｙを入力して次式２により振幅の逆数を得る。
【数２】
2005151016.tif 000004
乗算器５０３,５０６は、入力信号ｘ＋ｊｙのｙ及びｘをそれぞれ正規化して論理回路５０４に供給する。論理回路５０４は、正規化されたｘ，ｙのうち小さい方を出力する。ＲＯＭ５０７は、前記ｘ，ｙの小さい方を参照アドレスとして入力し、アークサインまたはアークコサインの逆三角関数のうち必要な部分（例えば０ｒａｄ〜π／４ｒａｄ）のテーブルから対応した位相を読み出す。そして、π／２補正器５０５は、ＲＯＭ５０７から位相を入力し、論理回路５０４からｘ，ｙのうち小さい方を入力し、ＲＯＭ５０７に記憶されていない範囲の位相について補正し出力端子５０９に供給する。この場合、ＲＯＭ５０７に記憶されたデータの範囲が０ｒａｄ〜π／４ｒａｄの場合は、上述した式１に従って補正する。このように、図６に示した位相差算出回路において、振幅を１に補償した場合には、ＲＯＭのアドレス空間を１次元に縮退可能であり、ＲＯＭの規模削減に有効であることが分かる。
【０００８】
【特許文献１】特開平６−４６４４１号公報（段落〔０００８〕）
【特許文献２】特開平５−２７６２０１号公報（段落〔０００７〕、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した第１の従来技術では、位相が−πｒａｄ〜＋πｒａｄの範囲の全てのデータが記憶されたＲＯＭを用いて位相を算出する手法と比較すると、ＲＯＭのテーブルサイズを縮小可能であるが、アドレス領域が２次元であるため、高い位相分解能を必要とする場合にはテーブルサイズが大きくなるという問題があった。また、上述した第２の従来技術では、式２に示したような信号の振幅を正規化する手段が必要になるため、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｒｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）のような固定小数点演算回路では、回路規模や動作速度の面から除算や平方根の実現が難しく、実装が非現実的であるという問題があった。
【００１０】
そこで、本発明は上述した問題に鑑みてなされたものであり、その目的は、高精度な位相制御に用いる位相差算出回路において、逆三角関数を記憶する記憶回路のテーブルサイズ及びそれに付随する回路規模を縮小可能な位相差算出回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記の問題を解決するために、請求項１の発明は、第１の入力信号と第２の入力信号との間の位相差を算出する回路において、逐次信号処理により前記位相差を算出し、一定振幅の直交形式で出力する逐次信号処理回路と、該逐次信号処理回路の出力を入力信号とし、該入力信号の実部を出力する実部出力回路と、該実部出力回路の出力を入力信号とし、予め記憶された逆三角関数のテーブルから前記入力信号に対応するデータを出力する記憶回路と、前記逐次信号処理の出力を入力信号とし、該入力信号の虚部について正負符号を判別して出力する虚部符号判定回路と、該虚部符号判定回路の出力と前記記憶回路の出力とをそれぞれ入力信号とし、所望の位相差を求める位相補正回路とを備えたことを特徴とする。
【００１２】
また、請求項２の発明は、第１の入力信号と第２の入力信号との間の位相差を算出する回路において、逐次信号処理により前記位相差を算出し、一定振幅の直交形式で出力する逐次信号処理回路と、該逐次信号処理回路の出力を入力信号とし、該入力信号の虚部を出力する虚部出力回路と、該虚部出力回路の出力を入力信号とし、予め記憶された逆三角関数のテーブルから前記入力信号に対応するデータを出力する記憶回路と、前記逐次信号処理の出力を入力信号とし、該入力信号の実部について正負符号を判別して出力する実部符号判定回路と、該実部符号判定回路の出力と前記記憶回路の出力とをそれぞれ入力信号とし、所望の位相差を求める位相補正回路とを備えたことを特徴とする。
【００１３】
また、請求項３の発明は、第１の入力信号と第２の入力信号との間の位相差を算出する回路において、逐次信号処理により前記位相差を算出し、一定振幅の直交形式で出力する逐次信号処理回路と、該逐次信号処理回路の出力を入力信号とし、該入力信号の実部の絶対値を出力する実部絶対値出力回路と、前記逐次信号処理回路の出力を入力信号とし、該入力信号の虚部の絶対値を出力する虚部絶対値出力回路と、前記実部絶対値出力回路の出力と虚部絶対値出力回路の出力とをそれぞれ入力信号とし、これらの入力信号の入力値の大小を比較し、比較結果を出力する比較回路と、前記実部絶対値出力回路の出力と虚部絶対値出力回路の出力とをそれぞれ入力信号とし、これらの入力信号のうちの入力値が小さい信号を選択して出力する選択回路と、該選択回路の出力を入力信号とし、予め記憶された逆三角関数のテーブルから前記入力信号に対応するデータを出力する記憶回路と、前記逐次信号処理の出力を入力信号とし、該入力信号の象限を判定して出力する象限判定回路と、該象限判定回路の出力と前記比較回路の出力と記憶回路の出力とをそれぞれ入力信号とし、所望の位相差を求める位相補正回路とを備えたことを特徴とする。
【００１４】
また、請求項４の発明は、請求項１または２に記載の位相差算出回路において、前記記憶回路に、０ｒａｄからπｒａｄまでの範囲のアークサインまたはアークコサインの逆三角関数のテーブルが記憶されていることを特徴とする。
【００１５】
また、請求項５の発明は、請求項３に記載の位相差算出回路において、前記記憶回路に、０ｒａｄからπ／４ｒａｄまでの範囲のアークサインまたはアークコサインの逆三角関数のテーブルが記憶されていることを特徴とする。
【００１６】
また、請求項６の発明は、請求項１から５までのいずれか一項に記載の位相差算出回路において、前記逐次信号処理を、ＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）アルゴリズムを用いた処理とすることを特徴とする。
【００１７】
ここで、逐次信号処理とは、第１の入力信号をＵ（ｔ）、第２の入力信号をｄ（ｔ）とした場合に、Ｕ（ｔ）とｄ（ｔ）との間の直交形式で表現された位相差ｗ（ｔ）＝ｗｒ（ｔ）＋ｗｉ（ｔ）を用いて誤差関数ｅ（ｔ）を定義し、当該ｅ（ｔ）が最小になるようにｗ（ｔ）の調整を繰り返し行うことにより、ｗ（ｔ）の最適値を算出するための処理である。具体的には、次式３を満たすｗ（ｔ）を算出するために、Ｕ（ｔ），ｄ（ｔ）及びｗ（ｔ）の関数である誤差関数ｅ（ｔ）を定義し、これが０になるようにｗ（ｔ）を次式４に基づいて逐次更新する。
【数３】
2005151016.tif 000005
【数４】
2005151016.tif 000006
ここで、Ｔはシンボル周期、ｗ（ｔ＋Ｔ）はｗ（ｔ）の次のステップの値である。また、ｆ（ｅ（ｔ））はｅ（ｔ）の関数でありｗ（ｔ）の更新値である。この動作を繰り返してｅ（ｔ）が十分に０に近づいたときに、ｗ（ｔ）は式３を満たしＵ（ｔ）とｄ（ｔ）の位相差の算出が完了する。このような逐次信号処理は、ノイズの影響を除去するフィルタの中でも環境変化に対して追従する適応性が高いため、広く用いられている。
【００１８】
ノイズが重畳した第１の入力信号Ｕ（ｔ）と、これと振幅の等しい第２の入力信号ｄ（ｔ）との位相差を求める場合、式３によりｗ（ｔ）＝Ｕ（ｔ）／ｄ（ｔ）を算出し、これを平滑化してノイズを除去することが一般的である。しかし、｜Ｕ（ｔ）｜＝｜ｄ（ｔ）｜＝１が常に成り立たない限り、ｗ（ｔ）を算出するには振幅を正規化するための除算が不可欠となる。上述のように、固定小数点演算回路では除算回路の回路規模が大きくなるため、これを取り除くことが望ましい。これに対して、逐次信号処理では、式４に従ってｗ（ｔ）を算出するため、｜Ｕ（ｔ）｜＝｜ｄ（ｔ）｜が成り立てば｜ｗ（ｔ）｜＝１となり、誤差関数ｅ（ｔ）及び更新値ｆ（ｅ（ｔ））を適切に定めることにより、振幅を正規化するための除算回路を除去できるというメリットがある。
【００１９】
従って、本発明の逐次信号処理回路により、上述した従来技術２における除算平方根を用いることなく振幅の正規化が可能となる。また、請求項１の発明ではｗ（ｔ）の一方である実部ｗｒ（ｔ）を用いて、請求項２の発明ではｗ（ｔ）の一方である虚部ｗｉ（ｔ）を用いて、また請求項３の発明ではｗ（ｔ）の一方である実部ｗｒ（ｔ）または虚部ｗｉ（ｔ）を用いて、それぞれ逆三角関数の演算により位相差を算出するようにした。これにより、記憶回路のアドレスを１次元に縮小可能である。この場合、２次元のアドレス領域を有する記憶回路に比べてテーブルサイズを約１／２乗に削減可能となる。
【００２０】
ところで、請求項４の発明では、記憶回路には０ｒａｄからπｒａｄまでの範囲のアークサインまたはアークコサインの逆三角関数が記憶されている。この場合、図７に示すように、入力信号の入力値の絶対値が１に近づくに従い位相の傾きが大きくなり、分解能が低くなる。どの範囲においても所定の精度を実現するには、絶対値が１付近においても分解能を高くする必要があるため好ましくない。そこで、請求項５の発明では、０ｒａｄからπ／４ｒａｄまでの範囲のアークサインまたはアークコサインの逆三角関数が記憶された記憶回路から当該範囲の位相差を求め、それ以外の範囲の位相差はｗｒ（ｔ）と虚部ｗｉ（ｔ）の符号及び大小比較等により位相差を補正して所望の位相差を求めるようにした。これにより、分解能が低い絶対値１付近のデータを記憶しておく必要がなく、ほぼ均一の分解能で位相差を算出することができる。さらに、請求項４の発明に比べてテーブルサイズを約１／４に縮小できる。
【発明の効果】
【００２１】
本発明の位相差算出回路により、小規模な回路構成を実現でき、位相差算出回路を含む装置のコストを削減できる。また、本発明の位相差算出回路は、小型化が要求される端末に至適である。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。ここでは、ＡＷＧＮ（Ａｄｄｉｔｉｖｅ  Ｗｈｉｔｅ  Ｇａｕｓｓｉａｎ  Ｎｏｉｓｅ）環境下でのＡＦＣ（Ａｕｔｏｍａｔｉｃ  Ｆｒｅｑｕｅｎｃｙ  Ｃｏｎｔｒｏｌ／自動周波数補償）回路における周波数オフセット算出回路について適用する。
まず、第１の実施例について説明する。図１は、第１の実施例における位相差算出回路を示すブロック図である。図中、１００は入力信号を入力する入力端子、１０１は基準信号を入力する入力端子、１０２は２つの入力信号の位相差を直交形式により算出する逐次信号処理回路、１０３は入力信号の実部を出力する実部出力回路、１０４は逆三角関数のデータが記憶されたＲＯＭ、１０５は入力信号の虚部について符号を判定する符号判定回路、１０６は符号判定回路１０５の出力を用いてＲＯＭ１０４の出力における位相を所望の値に補正する位相角補正回路、１０７は位相差を出力する出力端子である。尚、逐次信号処理回路１０２は、ＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）アルゴリズムを用いて位相を算出することとする。
【００２３】
送受信機におけるローカル発信器間に周波数誤差Δｆが存在する場合、次式５で表される入力信号であるベースバンド受信信号Ｕ（ｔ）が入力端子１００に入力される。
【数５】
2005151016.tif 000007
Ａ（ｔ）は情報成分を表す複素数、ｒ（ｔ）は振幅、θ０は初期位相、ｎ（ｔ）は白色ガウス雑音を表す。一方、Ｕ（ｔ）よりもＮシンボル時間だけ以前に受信した基準信号Ｕ（ｔ−ＮＴ）がｄ（ｔ）として入力端子１０１に入力される。この場合、ＡＦＣ回路では、Ｕ（ｔ）とＵ（ｔ−ＮＴ）との位相差、すなわちＮＴ時間での位相回転量を算出することによりΔｆを推定する。
【００２４】
ここで、入力信号の振幅ｒ（ｔ）及び情報成分Ａ（ｔ）はＮシンボル時間では変化しない。すなわち、ｒ（ｔ）＝ｒ（ｔ−ＮＴ），Ａ（ｔ）＝Ａ（ｔ−ＮＴ）が常に成り立つと仮定する。この場合、逐次信号処理回路１０２におけるＬＭＳアルゴリズムのｅ（ｔ）、ｆ（ｅ（ｔ））は、次式６で表される。
【数６】
2005151016.tif 000008
ｅ（ｔ）は誤差関数、μはＬＭＳアルゴリズムにおける制御パラメータである。逐次信号処理回路１０２は、この式６を上述した式４に代入することによりＬＭＳアルゴリズムの基本式を得ることができ、この基本式を逐次的に解くことによりＮＴ時間当たりの位相回転量ｗ（ｔ）を算出することができる。
【００２５】
実部出力回路１０３は、逐次信号処理回路１０２により算出されたｗ（ｔ）を入力して実部ｗｒ（ｔ）を出力する。また、符号判定回路１０５は、逐次信号処理回路１０２により算出されたｗ（ｔ）を入力し、ｗ（ｔ）の虚部ｗｉ（ｔ）が正であるときはｃ（ｔ）＝０、負であるときはｃ（ｔ）＝１を出力する。
【００２６】
ＲＯＭ１０４は、実部出力回路１０３から出力された実部ｗｒ（ｔ）を入力し、０ｒａｄ〜πｒａｄのデータが記憶されているアークコサインの逆三角関数のテーブルを検索してθ＝ｃｏｓ−１ｗｒ（ｔ）を出力する。ＲＯＭ１０４から出力された位相θは、ｗ（ｔ）の実部ｗｒ（ｔ）のみを用いて算出したものであるため、所望の値が得られていない可能性がある。例えば、ｗｒ（ｔ）＝０．５の場合には、θ＝π／３または−π／３である可能性があり、ＲＯＭ１０４はどちらが正しい値であるかを判断できない。そこで、位相角補正回路１０６は、符号判定回路１０５の出力ｃ（ｔ）を用いて、ＲＯＭ１０４の出力を次式７に表すように補正し、所望の値θｒを得る。
【数７】
2005151016.tif 000009
以上の手順により、Ｕ（ｔ）とＵ（ｔ−ＮＴ）の位相差、すなわちＮＴ時間での位相回転量を求めることができ、周波数オフセットを算出できる。
【００２７】
以上より、第１の実施例における位相差算出回路によれば、逐次信号処理回路１０２がＬＭＳアルゴリズムにより位相回転量ｗ（ｔ）を算出し、実部出力回路１０３がｗ（ｔ）の実部Ｗｒ（ｔ）を算出し、ＲＯＭ１０４が実部Ｗｒ（ｔ）と０ｒａｄ〜πｒａｄが記憶されたアークコサインの逆三角関数のテーブルとに基づいて位相θを検索し、符号判定回路１０５がｗ（ｔ）の虚部ｗｉ（ｔ）の符号データを判別し、位相角補正回路１０６が符号データに基づいて位相θを補正することにより、所望の位相差θｒを得るようにした。これにより、ＲＯＭ１０４に記憶された一次元のデータから位相を検索するから、二次元のデータが記憶されたＲＯＭに比べてテーブルサイズを小さくすることができる。また、式２に示したような除算平方根の演算を行うことなく振幅の正規化が可能となり所望の位相差θｒを得ることができるから、回路規模や動作速度の面において実装が現実的となる。すなわち、ＲＯＭ１０４のテーブルサイズの縮小化及び回路規模の縮小化を実現できる。
【００２８】
尚、第１の実施例における位相差算出回路では、実部出力回路１０３が実部を出力し符号判定回路１０５が虚部の符号を出力するようにしたが、実部出力回路１０３及び符号判定回路１０５の代わりにそれぞれ虚部を出力する虚部出力回路と実部の符号を出力する符号判定回路を備えるようにしてもよい。これにより、同様の手順で位相差を求めることができ、周波数オフセットを算出できる。
【００２９】
次に、第２の実施例について説明する。図２は、第２の実施例における位相差算出回路を示すブロック図である。図中、１００は入力信号を入力する入力端子、１０１は基準信号を入力する入力端子、１０２は２つの入力信号の位相差を直交形式により算出する逐次信号処理回路、２０３は入力信号の実部の絶対値を出力する実部絶対値出力回路、２１３は入力信号の虚部の絶対値を出力する虚部絶対値出力回路、２０４は２つの入力された信号を制御信号に従って選択出力する選択回路、２０５は２つの入力された信号の大きさを比較する比較回路、２０６は入力される複素信号の象限を判定する象限判定回路、２０７は逆三角関数のデータが記憶されたＲＯＭ、２０８は比較回路２０５及び象限判定回路２０６の出力を用いてＲＯＭ２０４の出力である位相を所望の値に補正する位相角補正回路、１０７は位相差を出力する出力端子である。尚、第１の実施例と同じ符号を付した回路等は第１の実施例のそれと同等の機能を有し、逐次信号処理回路１０２はＬＭＳアルゴリズムを用いて位相を算出することとする。
【００３０】
実部絶対値出力回路２０３は、逐次信号処理回路１０２により算出されたｗ（ｔ）を入力して実部ｗｒ（ｔ）の絶対値を出力する。また、虚部絶対値出力回路２１３は、逐次信号処理回路１０２により算出されたｗ（ｔ）を入力して虚部ｗｉ（ｔ）の絶対値を出力する。また、象限判定回路２０６は、逐次信号処理回路１０２により算出されたｗ（ｔ）を入力し、ｗ（ｔ）の実部ｗｒ（ｔ）の符号及び虚部ｗｉ（ｔ）の符号から象限ｑ（ｔ）を判定する。ｗ（ｔ）が第一象限の値のときはｑ（ｔ）＝０、第二象限の値のときはｑ（ｔ）＝１、第三象限の値のときはｑ（ｔ）＝２、第四象限の値のときはｑ（ｔ）＝３をそれぞれ出力する。
【００３１】
比較回路２０５は、実部絶対値出力回路２０３から｜ｗｒ（ｔ）｜を、虚部絶対値出力回路２１３から｜ｗｉ（ｔ）｜をそれぞれ入力し、大小を比較して次式８に表される制御信号ｃ（ｔ）を出力する。
【数８】
2005151016.tif 000010
選択回路２０４は、実部絶対値出力回路２０３から｜ｗｒ（ｔ）｜を、虚部絶対値出力回路２１３から｜ｗｉ（ｔ）｜を、比較回路２０５から制御信号ｃ（ｔ）をそれぞれ入力し、｜ｗｒ（ｔ）｜と｜ｗｉ（ｔ）｜のうちの小さい方を選択して出力する。すなわち、式８よりｃ（ｔ）＝０のときは｜ｗｉ（ｔ）｜を出力し、ｃ（ｔ）＝１のときは｜ｗｒ（ｔ）｜を出力する。
【００３２】
ＲＯＭ２０７は、選択回路２０４から出力された｜ｗｒ（ｔ）｜または｜ｗｉ（ｔ）｜を入力し、０ｒａｄ〜π／４ｒａｄの値が記憶されているアークサインの逆三角関数のテーブルを検索し、次式９により位相θを出力する。尚、選択回路２０４の出力である｜ｗｒ（ｔ）｜または｜ｗｉ（ｔ）｜をα（ｔ）とする。
【数９】
2005151016.tif 000011
ＲＯＭ２０７から出力された位相θは実部の絶対値｜ｗｒ（ｔ）｜または虚部の絶対値｜ｗｉ（ｔ）｜のみを用いて算出したものであり、ＲＯＭ２０７には図３に示したような０ｒａｄ〜π／４ｒａｄの位相しか記憶されていないため、ＲＯＭ２０７の出力θは所望の値でない可能性がある。そこで、位相角補正回路２０８は、象限判定回路２０６の出力ｑ（ｔ）及び比較回路２０５の出力ｃ（ｔ）を用いて、ＲＯＭ２０７の出力を次式１０に表すように補正し、所望の値θｒを得る。
【数１０】
2005151016.tif 000012
以上の手順により、Ｕ（ｔ）とＵ（ｔ−ＮＴ）の位相差、すなわちＮＴ時間での位相回転量を求めることができ、周波数オフセットを算出できる。
【００３３】
以上より、第２の実施例における位相差算出回路によれば、逐次信号処理回路１０２がＬＭＳアルゴリズムにより位相回転量ｗ（ｔ）を算出し、実部絶対値出力回路２０３及び虚部絶対値出力回路２１３がそれぞれｗ（ｔ）の実部Ｗｒ（ｔ）及び虚部ｗｉ（ｔ）の絶対値を算出し、象限判定回路２０６がｗ（ｔ）の象限を算出し、比較回路２０５が｜ｗｒ（ｔ）｜と｜ｗｉ（ｔ）｜の大小を比較し、出力選択回路２０４が｜ｗｒ（ｔ）｜と｜ｗｉ（ｔ）｜のうちの小さい方を選択し、ＲＯＭ２０７が｜ｗｒ（ｔ）｜と｜ｗｉ（ｔ）｜のうちの小さい方と０ｒａｄ〜π／４ｒａｄが記憶されたアークサインの逆三角関数のテーブルとに基づいて位相θを検索し、位相角補正回路２０８がｗ（ｔ）の象限と｜ｗｒ（ｔ）｜及び｜ｗｉ（ｔ）｜の大小比較結果と基づいて位相θを補正することにより、所望の位相差θｒを得るようにした。これにより、ＲＯＭ２０７に記憶された０ｒａｄ〜π／４ｒａｄの範囲の一次元のデータから位相を検索するから、テーブルサイズを小さくすることができる。また、式２に示したような除算平方根の演算を行うことなく振幅の正規化が可能となり所望の位相差θｒを得ることができるから、回路規模や動作速度の面において実装が現実的となる。すなわち、ＲＯＭ１０４のテーブルサイズの縮小化及び回路規模の縮小化を実現できる。
【００３４】
以上実施例を挙げて本発明を説明したが、本発明は上記実施例に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。例えば、上記第１の実施例において、ＲＯＭ１０４に０ｒａｄ〜πｒａｄの範囲におけるアークコサインの逆三角関数のテーブルを記憶するようにしたが、他の範囲のテーブル（ｎπ／４〜ｎπ／４＋π（ｎ＝−４，−３，−２，−１））を記憶するようにしてもよい。また、アークサインの逆三角関数のテーブルを記憶するようにしてもよい。
【００３５】
また、上記第２の実施例において、ＲＯＭ２０７に０ｒａｄ〜π／４ｒａｄの範囲におけるアークサインの逆三角関数のテーブルを記憶するようにしたが、図７に示したように、分解能の低い絶対値が１付近ではなくほぼ均一の精度を実現できるπ／４の範囲のテーブルを記憶するようにしてもよい。また、アークコサインの逆三角関数のテーブルを記憶するようにしてもよい。
【００３６】
また、上記第１及び２の実施例において、ＬＭＳアルゴリズムを用いて位相回転量ｗ（ｔ）を算出するようにしたが、ＬＭＳアルゴリズム以外の逐次信号処理を用いて算出するようにしてもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明における第一の実施例を説明する図である。
【図２】本発明における第二の実施例を説明する図である。
【図３】第二の実施例について、０ｒａｄ〜π／４ｒａｄの範囲のテーブルを保持するＲＯＭのアドレス領域を表現した図である。
【図４】逆三角関数のテーブルを保持するＲＯＭのアドレス領域を表現した図である。
【図５】従来提案されている、アークタンジェントの逆三角関数のテーブルを保持するＲＯＭのアドレス領域を表現した図である。
【図６】従来提案されている、受信信号の振幅を正規化する機能を具備した位相差算出回路のブロック図である。
【図７】アークサイン及びアークコサインの逆三角関数の入出力を示す図である。
【符号の説明】
【００３８】
１００，１０１，５０８  入力端子
１０２  逐次信号処理回路
１０３  実部（虚部）出力回路
１０４，２０７，５０７  ＲＯＭ
１０５  符号判定回路
１０６，２０８  位相角補正回路
１０７，５０９  出力端子
２０３  実部絶対値出力回路
２０４  選択回路
２０５  比較回路
２０６  象限判定回路
２１３  虚部絶対値出力回路
５００  Ａ／Ｄ変換器
５０１  π／２移相器
５０２  レベル検出器
５０３，５０６  乗算器
５０４  論理回路
５０５  π／２補正器
【図１】
2005151016.tif 000013
【図２】
2005151016.tif 000014
【図３】
2005151016.tif 000015
【図４】
2005151016.tif 000016
【図５】
2005151016.tif 000017
【図６】
2005151016.tif 000018
【図７】
2005151016.tif 000019