(57)【要約】【課題】高性能ヘテロ接合バイポーラトランジスタにおいて、カーク効果の抑制と寄生容量の低減を図るために、ＳｉＧｅベース層をエピタキシャル成長した後に自己整合的にＳＩＣ注入を実施すると、注入による欠陥発生の懸念と工程数が増加してコストアップにつながるという問題がある。【解決手段】エピタキシャル成長したベース層とリンドープされたポリシリコンのエミッタ電極とを有するバイポーラトランジスタにおいて、エミッタ電極から拡散したリンのプロファイルがコレクタ層にまで到達していることを特徴とする。【選択図】図１
2005167125.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の上にエピタキシャル成長された第２導電型の半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部を含む前記絶縁膜の上に形成された第１導電型の多結晶半導体膜と、
前記多結晶半導体膜の中の第１導電型の不純物が拡散して前記半導体層に形成された第１導電型の第１拡散層と、
前記不純物が前記開口部の下の前記半導体基板にまで拡散して前記半導体基板に形成された第１導電型の第２拡散層とを備え、
前記不純物の拡散プロファイルは前記多結晶半導体膜から前記半導体層を通じて前記半導体基板にまで分布することを特徴とする半導体装置。
【請求項２】
前記多結晶半導体膜は、前記不純物を拡散させる熱処理により、前記開口部の上に形成された非晶質半導体膜が固相エピタキシャル成長して該多結晶半導体膜に変化したことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１導電型の不純物はリン（Ｐ）であり、
前記多結晶半導体膜は多結晶シリコン（Ｓｉ）であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体層はシリコン・ゲルマニウム・カーボン（Ｓｉ１−ｘ−ｙＧｅｘＣｙ、０≦ｘ＜１、０≦ｙ＜１）混晶材料からなることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第１導電型の半導体基板はコレクタ層であり、
前記第２導電型の半導体層はベース層であり、
前記第１導電型の非晶質半導体膜はエミッタ電極であり、
前記第１導電型の第１拡散層はエミッタ層であり、
前記第１導電型の第２拡散層はコレクタ拡散層であることを特徴とする請求項１に記載の半導体装置。
【請求項６】
第１導電型の半導体基板の上に第２導電型の半導体層をエピタキシャル成長する工程（ａ）と、
前記半導体層の上に開口部を有する絶縁膜を形成する工程（ｂ）と、
前記開口部を含む前記絶縁膜の上に第１導電型の非晶質半導体膜を形成する工程（ｃ）と、
熱処理により前記非晶質半導体膜の中の第１導電型の不純物を拡散させ、前記半導体層に第１導電型の第１拡散層を形成する工程（ｄ）とを備え、
前記工程（ｄ）において、前記不純物が前記開口部の下の前記半導体基板にまで拡散し、前記半導体基板に第１導電型の第２拡散層を形成することを特徴とする半導体装置の製造方法。
【請求項７】
前記工程（ｄ）において、前記熱処理により前記不純物が拡散すると共に前記開口部の上の前記非晶質半導体膜が固相エピタキシャル成長して多結晶半導体膜に変化することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１導電型の不純物はリン（Ｐ）であり、
前記非晶質半導体膜は非晶質シリコン（Ｓｉ）であることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記半導体層はシリコン・ゲルマニウム・カーボン（Ｓｉ１−ｘ−ｙＧｅｘＣｙ、０≦ｘ＜１、０≦ｙ＜１）混晶材料からなることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項１０】
前記第１導電型の半導体基板はコレクタ層であり、
前記第２導電型の半導体層はベース層であり、
前記第１導電型の非晶質半導体膜はエミッタ電極であり、
前記第１導電型の第１拡散層はエミッタ層であり、
前記第１導電型の第２拡散層はコレクタ拡散層であることを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にシリコン・ゲルマニウム・カーボン（以下、ＳｉＧｅＣと称す）等のヘテロ接合を有した高性能バイポーラトランジスタの構造及びその製造方法に関するものである。
【背景技術】
【０００２】
ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと称す）は、優れた高速・高電流駆動能力を持つことから、高速・高集積を必要とする移動体通信等の通信用デバイスとして利用されている。特に近年は、バイポーラトランジスタにＳｉ／ＳｉＧｅ、Ｓｉ／ＳｉＧｅＣ等のヘテロ接合構造を形成して１００ＧＨｚを越える遮断周波数を持つＨＢＴが実現されている。
【０００３】
上記のＨＢＴに関して従来の製造方法が知られている（例えば、特許文献１参照）。この従来例の特徴は、エミッタ直下の真性コレクタ領域に自己整合的にＳＩＣ注入を実施して高周波特性の高いデバイスを実現することである。
【特許文献１】特開平１１−３５４５３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のＨＢＴ構造では、ＳｉＧｅベース層をエピタキシャル成長した後に２回目のＳＩＣ注入を実施しなければならず、このＳＩＣ注入によりＳｉＧｅベース層に欠陥が発生するという問題がある。また、注入工程が必ず２回以上必要で工程数が増加してコストアップにつながるという問題がある。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、本発明に係る半導体装置は、第１導電型の半導体基板の上にエピタキシャル成長された第２導電型の半導体層と、半導体層の上に形成された開口部を有する絶縁膜と、開口部を含む絶縁膜の上に形成された第１導電型の多結晶半導体膜と、多結晶半導体膜の中の第１導電型の不純物が拡散して半導体層に形成された第１導電型の第１拡散層と、不純物が開口部の下の半導体基板にまで拡散して半導体基板に形成された第１導電型の第２拡散層とを備え、不純物の拡散プロファイルは多結晶半導体膜から半導体層を通じて半導体基板にまで分布することを特徴とする。
【０００６】
この構成によれば、エピタキシャル成長後にＳＩＣ注入を行う必要がなく、バイポーラトランジスタのカーク効果を抑制するためのコレクタ拡散層になる第１導電型の第２拡散層を自己整合的に形成することが可能である。従って、バイポーラトランジスタの高周波特性の向上と共に、ベース層への欠陥導入の危険性を回避することができる。
【０００７】
上記の半導体装置において、多結晶半導体膜は不純物を拡散させる熱処理により開口部の上に形成された非晶質半導体膜が固相エピタキシャル成長して該多結晶半導体膜に変化したことが好ましい。
【０００８】
上記の半導体装置において、第１導電型の不純物はリン（Ｐ）であり、多結晶半導体膜は多結晶シリコン（Ｓｉ）であることが好ましい。
【０００９】
上記の半導体装置において、多結晶半導体膜は、半導体層はシリコン・ゲルマニウム・カーボン（Ｓｉ１−ｘ−ｙＧｅｘＣｙ、０≦ｘ＜１、０≦ｙ＜１）混晶材料からなることが好ましい。
【００１０】
上記の半導体装置において、第１導電型の半導体基板はコレクタ層であり、第２導電型の半導体層はベース層であり、第１導電型の非晶質半導体膜はエミッタ電極であり、第１導電型の第１拡散層はエミッタ層であり、第１導電型の第２拡散層はコレクタ拡散層であることが好ましい。
【００１１】
また、本発明に係る半導体装置の製造方法は、第１導電型の半導体基板の上に第２導電型の半導体層をエピタキシャル成長する工程（ａ）と、半導体層の上に開口部を有する絶縁膜を形成する工程（ｂ）と、開口部を含む絶縁膜の上に第１導電型の非晶質半導体膜を形成する工程（ｃ）と、熱処理により非晶質半導体膜の中の第１導電型の不純物を拡散させ、半導体層に第１導電型の第１拡散層を形成する工程（ｄ）とを備え、工程（ｄ）において、不純物が開口部の下の半導体基板にまで拡散し、半導体基板に第１導電型の第２拡散層を形成することを特徴とする。
【００１２】
この構成によれば、エミッタ層になる第１導電型の第１拡散層と、コレクタ拡散層になる第１導電型の第２拡散層とを同時に、且つ自己整合的に形成することが可能である。従って、バイポーラトランジスタの高周波特性の向上と共に、製造工程における工程数の削減とコスト削減を実現することができる。
【００１３】
上記の半導体装置の製造方法において、工程（ｄ）において熱処理により不純物が拡散すると共に開口部の上の非晶質半導体膜が固相エピタキシャル成長して多結晶半導体膜に変化することが好ましい。
【００１４】
上記の半導体装置の製造方法において、第１導電型の不純物はリン（Ｐ）であり、非晶質半導体膜は非晶質シリコン（Ｓｉ）であることが好ましい。
【００１５】
上記の半導体装置の製造方法において、半導体層はシリコン・ゲルマニウム・カーボン（Ｓｉ１−ｘ−ｙＧｅｘＣｙ、０≦ｘ＜１、０≦ｙ＜１）混晶材料からなることが好ましい。
【００１６】
上記の半導体装置の製造方法において、第１導電型の半導体基板はコレクタ層であり、第２導電型の半導体層はベース層であり、第１導電型の非晶質半導体膜はエミッタ電極であり、第１導電型の第１拡散層はエミッタ層であり、第１導電型の第２拡散層はコレクタ拡散層であることが好ましい。
【発明の効果】
【００１７】
本発明の半導体装置及びその製造方法によると、エピタキシャル成長したベース層を貫くようにＳＩＣ注入を行う必要がなく、バイポーラトランジスタのカーク効果を抑制するためのコレクタ拡散層になる第１導電型の第２拡散層を自己整合的に、且つエミッタ層になる第１導電型の第１拡散層と同時に形成することが可能である。従って、バイポーラトランジスタの高周波特性の向上と共に、ベース層への欠陥導入の危険性を回避することができ、また、製造工程における工程数の削減とコスト削減を実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照しながら、本発明の実施形態について詳細に説明する。図１は、本実施形態による半導体装置の断面図である。また、図２〜１２は、本実施形態による半導体装置の製造方法を示す工程断面図である。なお、レジスト膜の除去工程については特に断らない限り説明を省略している。
【００１９】
まず、図２に示すように、（００１）面を主面とするＰ型Ｓｉ基板１の上部の表面にフォトリソグラフィーを用いてＮ型のサブコレクタを形成する領域を開口したレジスト膜（図示せず）を形成する。このレジスト膜をマスクにヒ素（Ａｓ）イオンを注入して、ＨＢＴ形成領域に深さ約１μｍのＮ型のサブコレクタ層２を形成する。続いて、Ｓｉ基板１の上部にＮ型不純物をドープしながらＳｉ単結晶をエピタキシャル成長させ、Ｎ型コレクタ層３を形成する。
【００２０】
次に、図３に示すように、素子分離としてシリコン酸化膜が埋め込まれたシャロートレンチ４と、アンドープポリシリコン膜６及びこれを取り囲むシリコン酸化膜７により構成されるディープトレンチ５とを形成する。シャロートレンチ４とディープトレンチ５の深さは、それぞれ約０．３μｍと約２μｍである。
【００２１】
次に、Ｎ＋型コレクタ引き出し層を形成する領域を開口したレジスト膜（図示せず）を形成し、このレジスト膜をマスクにリン（Ｐ）イオンを約６０ｋｅＶ、３×１０１５ａｔｏｍｓ／ｃｍ２で注入する。続いて、温度が８５０℃程度で時間が３０分程度の熱処理を行って、Ｎ＋型コレクタ引き出し層８を形成する。以上により、図４のような形状を形成する。続いて、フォトリソグラフィーとイオン注入を用いて、Ｎ＋型コレクタ引き出し層８上にヒ素を約５０ｋｅＶ、３×１０１５ａｔｏｍｓ／ｃｍ２で注入した後、温度が１０００℃程度で時間が１０〜１５秒程度の熱処理をして不純物を活性化させる。
【００２２】
次に、図５に示すように、約５０ｎｍの酸化膜２８を減圧ＣＶＤ法で堆積させ、続いて約１００ｎｍのポリシリコン膜２９を減圧ＣＶＤ法で堆積させる。
【００２３】
次に、図６に示すように、フォトリソグラフィーを用いてＨＢＴ形成領域を開口したレジスト膜（図示せず）を形成する。このレジスト膜をマスクに前記ポリシリコン膜２９をエッチングした後、コレクタのリンプロファイルを形成するため、リンをエネルギー２８０ｋｅＶ、ドーズ量約５×１０１３ａｔｏｍｓ／ｃｍ２で注入する。これにより、コレクタ層３内に所望の濃度の第１コレクタ拡散層（所謂ＳＩＣ層）３０が形成できる。続いて、前記ポリシリコン膜をエッチングした領域で露出している前記酸化膜２８をフッ酸により除去し、ＨＢＴ形成領域のコレクタ層３の表面を露出させる。
【００２４】
次に、図７に示すように、ＵＨＶ−ＣＶＤ法により約６０ｎｍＳｉ／約７０ｎｍＳｉ１−ｘ―ｙＧｅｘＣｙ層３１（ａ）及びポリＳｉ／ポリＳｉ１−ｘ―ｙＧｅｘＣｙ層３１（ｂ）を同時に堆積する（０≦ｘ＜１、０≦ｙ＜１）。この時、Ｓｉ１−ｘ―ｙＧｅｘＣｙ層はＧｅ傾斜組成を持つベース層になる。また、Ｓｉ１−ｘ―ｙＧｅｘＣｙ層には膜成長中にボロン（Ｂ）が約３×１０１９ａｔｏｍｓ／ｃｍ３導入され、Ｐ型になっている。また、カーボン（Ｃ）濃度は約０．５％になっている。
【００２５】
次に、図８に示すように、膜厚が約３０ｎｍの酸化膜３２及び膜厚が約５０ｎｍでリンを約３×１０１５ａｔｏｍｓ／ｃｍ３含むポリシリコン膜３３を連続して減圧ＣＶＤ法により堆積する。その後、フォトリソグラフィーを用いてＨＢＴのエミッタ領域を開口したレジスト膜（図示せず）を形成し、このレジスト膜をマスクに前記ポリシリコン膜３３をドライエッチング技術によりエッチングする。続いて、前記開口部内の酸化膜３２をフッ酸系のウエットエッチングで除去する。
【００２６】
次に、図９に示すように、膜厚が３００ｎｍ程度で濃度が５×１０２０ａｔｏｍｓ／ｃｍ３程度のＮ＋型アモルファスシリコン膜を減圧ＣＶＤ法により約５４０℃で堆積する。なお、このアモルファスシリコン膜が後工程の熱処理を経て、エミッタ電極のポリシリコン膜になる。続いて、フォトリソグラフィーにより所定の領域を開口したレジスト膜（図示せず）を形成する。このレジスト膜をマスクにして前記アモルファスシリコン膜を異方性エッチングし、ＨＢＴのエミッタ電極３４を形成する。続いて、前記酸化膜３２をウエットエッチングで除去する。
【００２７】
次に、図１０に示すように、フォトリソグラフィーにより所定の領域を開口したレジスト膜（図示せず）を形成する。このレジスト膜をマスクにして前記ポリＳｉ／ポリＳｉ１−ｘ―ｙＧｅｘＣｙ膜３１（ｂ）とポリシリコン膜２９を順次エッチングしてパターニングし、ＨＢＴの外因性ベース電極３５を形成する。
【００２８】
次に、図１１に示すように、厚さが約３０〜１００ｎｍ程度の酸化膜を減圧ＣＶＤ法により堆積した後、温度が９００℃程度で時間が１０〜１５秒程度の熱処理をして前記エミッタ電極３４からリンをベース層３１（ａ）中に拡散させてエミッタ層３６を形成する。このとき、アモルファスシリコン膜が下地のベース層３１（ａ）に対し固相エピ成長してポリシリコン膜に変化しており、図１３に示すように、エピ成長したポリシリコン膜からは低濃度領域でのリンの拡散が促進され、異常に深く拡散していることが実験よりわかった。この現象のメカニズムについては不明な点が多いが、ＣＶＤ法で堆積したグレインが多いポリシリコン膜のリンの偏析状態と、エピ成長したポリシリコン膜のリンの偏析状態とが異なり、エピ成長した場合に低温でも拡散速度の速い拡散メカニズムが存在しているのではないかと考えている。
【００２９】
本発明ではこの特異な拡散現象を利用し、エミッタ電極３４の中のリンをベース層３１（ａ）を通して拡散させ、対向するコレクタ層３にまで拡散させることにより第２コレクタ拡散層（従来のＳＩＣ層に相当する）３７を形成する。このため、従来例とは異なってベース層３１（ａ）を貫くようにＳＩＣ注入を行わないので、ベース層３１（ａ）に欠陥が発生することはない。また、第２コレクタ拡散層３７はエミッタ層３６と同時に形成されるので、工程数の増加はなく、コストアップを抑制することができる。
【００３０】
なお、本実施形態では約５×１０２０ａｔｏｍｓ／ｃｍ３のリン濃度を使用したが、ベース膜厚やコレクタ表面濃度等に応じて適宜、アモルファスシリコン膜中のリン濃度を最適な濃度に変えても構わない。また、アモルファスシリコン膜をエピ成長させるには、堆積温度や下地の表面状態（前処理に依存し、本実施形態ではフッ酸系のウエットエッチングを用いた）が重要なパラメータと考えられるが、成膜設備や成長方法により異なることが予想されるため、本実施形態にとらわれることなく、アモルファス状態からポリシリコン状態へと状態変化するときにエピ成長すれば良く、どのような方法でも構わない。
【００３１】
通常、高濃度のリンが拡散すると格子間シリコンを放出するためにベース中のボロンが拡散しやすい状態を作ってしまう。本発明ではベース層にカーボンを導入することにより、カーボンが格子間シリコンと相互作用し、格子間カーボンを形成する替わりに格子間シリコンを消滅させるためボロンの増速拡散を抑制させることができる。このカーボン濃度も使用するエミッタ中のリン濃度、ベース中のボロン濃度に応じて適時最適な濃度に変えて構わない。ただし、カーボン濃度はＨＢＴのバンド構造に影響するため最適化には注意が必要である。
【００３２】
続いて、前記酸化膜を異方性エッチングし、ＨＢＴのエミッタ電極３４の側壁にサイドウォール３８を形成する。この時、ＨＢＴのエミッタ電極３４、外因性ベース電極３５及びＮ＋型コレクタ引き出し層８の各表面はシリコン面が露出している状態である。以降の工程は周知の配線プロセスにより作成される。
【００３３】
最後に、図１２に示すように、Ｃｏをスパッタリングし、アニールを行った後に、Ｃｏの未反応層を除去する。続いて、アニールを実施することによりＣｏシリサイド層３９を形成する。続いて、層間絶縁膜４０を堆積した後、前記層間絶縁膜４０を貫通してＨＢＴのエミッタ電極３４、外因性ベース電極３５及びＮ＋型コレクタ引き出し層８の上の各Ｃｏシリサイド層３９に到達する接続孔を形成する。続いて、各接続孔内にＷ膜を埋め込んでＷプラグ４１を形成した後、アルミニウム合金膜をスパッタリングし、所定の領域を開口したレジスト膜（図示せず）を形成する。このレジスト膜をマスクにしてパターニングし、各Ｗプラグ４１に接続され、層間絶縁膜４０の上に延びる金属配線４２を形成して、本発明のＨＢＴが形成される。
【００３４】
以上のように、本実施形態によれば、エピタキシャル成長したベース層３１（ａ）を貫くようにＳＩＣ注入を行う必要がなく、エミッタ電極３４の中のリンをコレクタ層３にまで拡散させることにより、バイポーラトランジスタのカーク効果を抑制するための第２コレクタ拡散層３７を形成するので、ベース層３１（ａ）に欠陥が発生することはない。
【００３５】
また、カーク効果を抑制するための低抵抗なコレクタ層が第１コレクタ拡散層３０及び第２コレクタ拡散層３７で形成することができる。その上、第２コレクタ拡散層３７が自己整合的に形成されるので、コレクタ層３全体に形成された場合に比べてベース−コレクタ間の接合容量を低減することが可能になる。上記の構造により、電流の流れる真性領域は抵抗が小さく、それ以外の外部領域は不純物濃度が小さいために寄生容量が低減でき、理想的なバイポーラトランジスタを形成することができる。
【００３６】
さらに、従来このような理想構造を形成するために何度もＳＩＣ注入を繰り返さなければならなかったプロセスが一度の注入と熱処理によりエミッタ層３６と同時に形成されるので、工程数の削減、コスト削減のメリットは大きい。
【００３７】
なお、本実施形態では第１コレクタ拡散層３０を一度のリン注入で形成したが、濃度プロファイルを最適化するにあたり多段注入で形成しても構わない。
【００３８】
また、本実施形態によると、当然ではあるが、ベース中に１０１７ａｔｏｍｓ／ｃｍ２オーダーのリンが存在する。このため、実効的なベース中のホール濃度が低減してしまうが、ボロン濃度を最適化することにより所望のデバイス特性を得ることは可能である。
【００３９】
以上のように、本発明によれば、注入技術を駆使してコレクタ層の不純物プロファイルを調整することなく、ＨＢＴの高周波特性の向上と共に、ベース層への欠陥導入の危険性を回避することができるので、実用的な意義は大きい。
【産業上の利用可能性】
【００４０】
以上説明したように、本発明に係る半導体装置及びその製造方法は、エミッタ層と同時に且つ自己整合的に形成されたコレクタ拡散層を有し、移動体通信の通信用デバイス等に有用である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態による半導体装置の断面図
【図２】本発明の実施形態による半導体装置の製造方法を示す工程断面図
【図３】本発明の実施形態による半導体装置の製造方法を示す工程断面図
【図４】本発明の実施形態による半導体装置の製造方法を示す工程断面図
【図５】本発明の実施形態による半導体装置の製造方法を示す工程断面図
【図６】本発明の実施形態による半導体装置の製造方法を示す工程断面図
【図７】本発明の実施形態による半導体装置の製造方法を示す工程断面図
【図８】本発明の実施形態による半導体装置の製造方法を示す工程断面図
【図９】本発明の実施形態による半導体装置の製造方法を示す工程断面図
【図１０】本発明の実施形態による半導体装置の製造方法を示す工程断面図
【図１１】本発明の実施形態による半導体装置の製造方法を示す工程断面図
【図１２】本発明の実施形態による半導体装置の製造方法を示す工程断面図
【図１３】本発明の実施形態によるエミッタ層及び第２コレクタ拡散層を示すリンの拡散プロファイルを示す図
【符号の説明】
【００４２】
１  Ｐ型Ｓｉ基板
２  サブコレクタ層
３  Ｎ型コレクタ層
４  シャロートレンチ
５  ディープトレンチ
６  アンドープポリシリコン膜
７  シリコン酸化膜
８  Ｎ＋型コレクタ引き出し層
２８  酸化膜
２９  ポリシリコン膜
３０  第１コレクタ拡散層
３１（ａ）  Ｓｉ／Ｓｉ１−ｘ―ｙＧｅｘＣｙ層
３１（ｂ）  ポリＳｉ／ポリＳｉ１−ｘ―ｙＧｅｘＣｙ層
３２  酸化膜
３３  Ｎ＋型ポリシリコン膜
３４  エミッタ電極
３５  外因性ベース電極
３６  エミッタ層
３７  第２コレクタ拡散層
３８  サイドウォール
３９  Ｃｏシリサイド層
４０  層間絶縁膜
４１  Ｗプラグ
４２  アルミニウム金属配線
【図１】
2005167125.tif 000003
【図２】
2005167125.tif 000004
【図３】
2005167125.tif 000005
【図４】
2005167125.tif 000006
【図５】
2005167125.tif 000007
【図６】
2005167125.tif 000008
【図７】
2005167125.tif 000009
【図８】
2005167125.tif 000010
【図９】
2005167125.tif 000011
【図１０】
2005167125.tif 000012
【図１１】
2005167125.tif 000013
【図１２】
2005167125.tif 000014
【図１３】
2005167125.tif 000015