(57)【要約】【課題】低い電源電圧で使用でき、回路内部で発生するノイズの少ない可変利得増幅回路を提供することである。【解決手段】差動増幅回路を構成するＭＯＳトランジスタ３３及び３４のソース間にはＭＯＳトランジスタ３５が接続され、ＭＯＳトランジスタ３５のゲートには、ＭＯＳトランジスタ３５を非飽和領域で動作させる直流バイアス電圧が供給されている。可変利得増幅回路３０の出力電圧が増加すると、ＭＯＳトランジスタ３５のソース・ドレイン間の抵抗を小さくするような制御電圧が与えられ、ＡＭ中間周波可変利得増幅回路３０の利得が小さくなる。【選択図】    図１
2005151460.tif 000002
【特許請求の範囲】
【請求項１】
入力信号と該入力信号を反転させた反転入力信号を差動増幅する第１及び第２の電界効果トランジスタと、
前記第１の電界効果トランジスタのソースと、前記第２の電界効果トランジスタのソースとの間に接続され、ゲートに前記第１及び第２の電界効果トランジスタの差動増幅利得を制御するための制御電圧が与えられる第３の電界効果トランジスタと、
前記第３の電界効果トランジスタを非飽和領域で動作させる直流バイアス電圧を与えるバイアス回路とを有するＡＭ中間周波可変利得増幅回路。
【請求項２】
前記バイアス回路は、少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第４の電界効果トランジスタからなる請求項１記載のＡＭ中間周波可変利得増幅回路。
【請求項３】
前記バイアス回路は、少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第４の電界効果トランジスタと、該第４の電界効果トランジスタに直列に接続され、ゲートがドレインと接続された第５の電界効果トランジスタとからなる請求項１記載のＡＭ中間周波可変利得増幅回路。
【請求項４】
前記第３の電界効果トランジスタと並列に抵抗を接続した請求項１，２または３記載のＡＭ中間周波可変利得増幅回路。
【請求項５】
入力信号と該入力信号を反転させた反転入力信号を差動増幅する第１及び第２の電界効果トランジスタと、
前記第１の電界効果トランジスタのソースと、前記第２の電界効果トランジスタのソースとの間に接続され、ゲートに前記第１及び第２の電界効果トランジスタの差動増幅利得を制御するための制御電圧が与えられる第３の電界効果トランジスタと、
少なくとも、ソースが電源に接続され、ゲートがドレインに接続され、前記第３の電界効果トランジスタを非飽和領域で動作させる直流バイアス電圧を供給する第４の電界効果トランジスタからなるバイアス回路とを備える可変利得増幅回路。
【請求項６】
前記バイアス回路は、前記第４の電界効果トランジスタに直列に接続され、ゲートがドレインと接続された第５の電界効果トランジスタを有する請求項５記載の可変利得増幅回路。
【請求項７】
前記第１及び第２のＭＯＳトランジスタのソースに一定電流を供給する定電流回路を有する請求項５記載の可変利得増幅回路。
【請求項８】
入力信号と該入力信号を反転させた反転入力信号を差動増幅する第１及び第２の電界効果トランジスタと、
前記第１の電界効果トランジスタのソースの一方と、前記第２の電界効果トランジスタのソースとの間に接続され、ゲートに前記第１及び第２の電界効果トランジスタの差動増幅利得を制御するための制御電圧が与えられる第３の電界効果トランジスタと、
少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第４の電界効果トランジスタを有し、前記第３の電界効果トランジスタを非飽和領域で動作させる直流バイアス電圧を供給する第１のバイアス回路と、
少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第５の電界効果トランジスタを有し、前記第１及び第２の電界効果トランジスタに直流バイアス電圧を供給する第２のバイアス回路とを備える可変利得増幅回路。
【請求項９】
入力信号と該入力信号を反転させた反転入力信号を差動増幅する第１及び第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのソースと、前記第２のＭＯＳトランジスタのソースとの間に接続され、ゲートに前記第１及び第２のＭＯＳトランジスタの差動増幅利得を制御するための制御電圧が与えられる第３のＭＯＳトランジスタと、
ソースが電源に接続され、ゲートがドレインに接続され、前記第３のＭＯＳトランジスタを非飽和領域で動作させる直流バイアス電圧を供給する第４のＭＯＳトランジスタからなるバイアス回路とで構成される可変利得増幅回路をＣＭＯＳプロセスにより半導体回路基板上に形成した半導体集積回路。
【請求項１０】
電流源と、
前記電流源の出力とソースが接続された第１及び第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのソースと、前記第２のＭＯＳトランジスタのソースとの間に接続され、ゲートに前記第１及び第２のＭＯＳトランジスタの差動増幅利得を制御するための制御電圧が与えられる第３のＭＯＳトランジスタと、
ソースが電源に接続され、ゲートがドレインに接続された第４のＭＯＳトランジスタと、該第４のＭＯＳトランジスタに直列に接続され、ゲートがドレインと接続された第５のＭＯＳトランジスタとからなり、前記第３のＭＯＳトランジスタを非飽和領域で動作させる直流バイアス電圧を供給するバイアス回路とにより構成される可変利得増幅回路を、ＣＭＯＳプロセスにより半導体回路基板上に形成した半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＭ中間周波信号を増幅する可変利得増幅回路、可変利得増幅回路及びその可変利得増幅回路が搭載された半導体集積回路に関する。
【背景技術】
【０００２】
入力信号のレベルの変化に応じて利得を制御する可変利得増幅器が知られている。可変増幅器の一例として、特許文献１には、差動増幅器を構成するトランジスタのエミッタ端子間にダイオードからなる可変抵抗手段を接続し、この可変抵抗手段に流れる電流を制御入力の指数に比例するように制御する回路について記載されている。
【０００３】
また、特許文献２には、差動増幅回路の２つの出力電流が入力される可変抵抗の抵抗値を変化させて利得を制御する回路について記載されている。
図４は、差動増幅回路のＭＯＳトランジスタに流れる電流を変化させて利得を制御する可変利得増幅回路の例を示す。
【０００４】
可変利得増幅回路１０は、電流源１１と、利得を制御するための制御電圧がゲートに与えられるｐチャネルＭＯＳトランジスタ１２と、制御基準電圧がゲートに与えられるｐチャネルＭＯＳトランジスタ１３と，入力信号とその反転信号を差動増幅する４個のｐチャネルＭＯＳトランジスタ１４〜１７と、ｐチャネルＭＯＳトランジスタ１４，１７のドレインに接続され、他端が接地された抵抗Ｒ１，Ｒ２とで構成されている。
【０００５】
図４の可変利得増幅回路４０は、ｐチャネルＭＯＳトランジスタ１２に流れる電流を制御することで、増幅回路の利得を変化させている。
次に、図４の可変利得増幅回１０の動作を、図５（ａ）〜（ｃ）を参照して説明する。
図５（ｂ）は、ｐチャネルＭＯＳトランジスタ１２，１３に流れる制御電流Ｉdd１，Ｉdd２と制御電圧との関係を示したものであり、縦軸は制御電流Ｉdd１，Ｉdd２を、横軸は制御電圧を表している。
【０００６】
ある制御電圧Ｖａのとき、ｐチャネルＭＯＳトランジスタ１２とｐチャネルＭＯＳトランジスタ１３のドレイン電流（制御電流）Ｉdd１、Ｉdd２が等しくなるとすると、それより制御電圧が減少するにつれてｐチャネルＭＯＳトランジスタ１２のドレイン電流Ｉdd１が増加し、ｐチャネルＭＯＳトランジスタ１３のドレイン電流Ｉdd２が減少する。
【０００７】
入力信号レベルが低いときには、図示しない回路から、Ｉdd１を増加させる制御電圧がｐチャネルＭＯＳトランジスタ１２のゲートに与えられる。Ｉdd１が増加すると、ｐチャネルＭＯＳトランジスタ１４のドレイン電流Ｉd１が増加し、同じ電流源１１から電流が供給されているＩdd２が減少して、ｐチャネルＭＯＳトランジスタ１７のドレイン電流Ｉd４が減少する。
【０００８】
抵抗Ｒ１，Ｒ２には、それぞれドレイン電流Ｉd１、Ｉd２と、信号レベルに比例した電流が流れるので、抵抗Ｒ１と抵抗Ｒ２との出力電圧の差が増加し、利得可変増幅回路１０の利得が増加する。
図５（ｃ）は、縦軸に図４の可変利得増幅回路の利得を、横軸に制御電圧を表したものであり、入力信号レベルが低下して制御電圧が減少すると、利得が増加するように制御されていることが分かる。
【０００９】
図５（ａ）は、縦軸に入力信号の信号レベルを、横軸に制御電圧を表したものであり、入力信号のレベルが増大すると、制御電圧が増加し、入力信号のレベルが減少すると、制御電圧が減少するように制御される。
ところで、図４の可変利得増幅回路１０の電流源１１がＭＯＳトランジスタで構成されていると考えると、電源ＶDDと接地間には、電流源１１を構成するＭＯＳトランジスタと、利得制御用のＭＯＳトランジスタ１２または１３と、信号増幅用のＭＯＳトランジスタ１４、１５，１６または１７が、少なくとも３個縦続に接続されることになり、電源電圧ＶDDは、ＭＯＳトランジスタの動作電圧の３倍以上の電圧が必要となる。そのため、低い電源電圧で図４の可変利得増幅回路１０を動作させることができないという問題点があった。
【００１０】
そのような問題点を解決するために、例えば、図６に示すような可変利得増幅回路２０が考えられている。
この可変利得増幅回路２０は、カレントミラー回路の電流を変化させて利得を制御するようにしたものである。図６において、図４の回路と同じ部分には、同じ符号を付けてそれらの説明は省略する。
【００１１】
図６の可変利得増幅回路２０は、図４の利得を制御するｐチャネルＭＯＳトランジスタ１２及び１３とｐチャネルＭＯＳトランジスタ１４〜１７の代わりに、ｎチャネルＭＯＳトランジスタ２１，２２，２３，２４からなるカレントミラー回路と、ｐチャネルＭＯＳトランジスタ２５，２６とｎチャネルＭＯＳトランジスタ１４’〜１７’を用いたものである。
【００１２】
ｎチャネルＭＯＳトランジスタ１４’〜１７’の動作は、基本的には、図４のｐチャネルＭＯＳトランジスタ１４〜１７と同じである。
可変利得増幅回路２０は、ｐチャネルＭＯＳトランジスタ２５のゲートに与えられる制御電圧が変化すると、例えば、ｐチャネルＭＯＳトランジスタ２５のドレイン電流が増加し、ｐチャネルＭＯＳトランジスタ２６のドレイン電流が減少する。ｐチャネルＭＯＳトランジスタ２５のドレイン電流に比例した電流がｎチャネルＭＯＳトランジスタ２１，２２のドレインに流れ、ｐチャネルＭＯＳトランジスタ２６のドレイン電流に比例した電流がｎチャネルＭＯＳトランジスタ２３，２４のドレインに流れる。
【００１３】
従って、ｐチャネルＭＯＳトランジスタ２５のドレイン電流を制御することにより、ｎチャネルＭＯＳトランジスタ１４’及び１６とｎチャネルＭＯＳトランジスタ１５’及び１７’のドレイン電圧の電圧差を変化させ、可変利得増幅回路２０の利得を制御することができる。
【特許文献１】特開平５−２９８５６号公報（図１）
【特許文献２】特開平７−１２２９５０号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、図６の可変利得増幅回路２０は、使用されるＭＯＳトランジスタの数が、図４の可変利得増幅回路１０に比べて多いので、回路内部で発生するノイズが増加するという問題点があった。特にＡＭ中間周波信号を増幅する可変利得増幅回路では、低域でのノイズを減らすことが必要である。
【００１５】
本発明の課題は、低い電源電圧で使用でき、回路内部で発生するノイズの少ない可変利得増幅回路を提供することである。また、他の課題は、可変利得増幅回路の利得制御用の電界効果トランジスタを非飽和領域で動作させることである。
【課題を解決するための手段】
【００１６】
本発明のＡＭ中間周波可変利得増幅回路は、入力信号と該入力信号を反転させた反転入力信号を差動増幅する第１及び第２の電界効果トランジスタと、前記第１の電界効果トランジスタのソースと、前記第２の電界効果トランジスタのソースとの間に接続され、ゲートに前記第１及び第２の電界効果トランジスタの差動増幅利得を制御するための制御電圧が与えられる第３の電界効果トランジスタと、前記第３の電界効果トランジスタを非飽和領域で動作させる直流バイアス電圧を与えるバイアス回路とを有する。
【００１７】
この発明によれば、低い電源電圧で動作でき、かつ回路内部で発生する低域のノイズの少ないＡＭ中間周波可変利得増幅回路及びＭＯＳ集積回路を実現できる。
上記の発明において、前記バイアス回路は、少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第４の電界効果トランジスタからなる。
【００１８】
このように構成することで、例えば、電源電圧が変動した場合でも、バイアス回路の出力電圧は電界効果トランジスタのドレイン・ソース間電圧でほぼ一定に保たれるので、バイアス電圧の変動を抑制できる。これにより、第３の電界効果トランジスタを常に非飽和領域で動作させることができるので、可変利得増幅回路の出力信号の歪みを少なくできる。さらに、バイアス回路の第３の電界効果トランジスタを、利得制御用の第３の電界効果トランジスタと同じ特性を有するトランジスタで構成することができるので、温度変化、電界効果トランジスタの特性のばらつき等によるバイアス点の変動の影響を少なくできる。
【００１９】
例えば、第１及び第２の電界効果トランジスタは、図３のｐチャネルＭＯＳトランジスタ３３，３４に対応し、第３の電界効果トランジスタは、ｐチャネルＭＯＳトランジスタ３５に対応し、第４の電界効果トランジスタは、ｐチャネルＭＯＳトランジスタ４６に対応する。
【００２０】
上記の発明において、前記バイアス回路は、少なくとも、ソースが電源に接続され、ゲートがドレインに接続された第４の電界効果トランジスタと、該第４の電界効果トランジスタに直列に接続され、ゲートがドレインに接続された第５の電界効果トランジスタとからなる。
【００２１】
このように構成することで、例えば、電界効果トランジスタで構成される定電流回路から第１及び第２の電界効果トランジスタに電流が供給されている場合に、定電流回路の電界効果トランジスタと、第１及び第２の電界効果トランジスタと同じ特性を有する電界効果トランジスタでバイアス回路を構成することができるので、温度変化、電界効果トランジスタの特性のばらつき等によるバイアス点の変動の影響を少なくできる。
【００２２】
例えば、第４及び第５の電界効果トランジスタは、図３のｐチャネルＭＯＳトランジスタ４６及び４７に対応する。
上記の発明において、前記第３の電界効果トランジスタと並列に抵抗を接続する。
本発明の可変利得増幅回路は、入力信号と該入力信号を反転させた反転入力信号を差動増幅する第１及び第２の電界効果トランジスタと、前記第１の電界効果トランジスタのソースと、前記第２の電界効果トランジスタのソースとの間に接続され、ゲートに前記第１及び第２の電界効果トランジスタの差動増幅利得を制御するための制御電圧が与えられる第３の電界効果トランジスタと、少なくとも、ソースが電源に接続され、ゲートがドレインに接続され、前記第３の電界効果トランジスタを非飽和領域で動作させる直流バイアス電圧を供給する第４の電界効果トランジスタからなるバイアス回路とを備える。
【００２３】
この発明によれば、低い電源電圧で動作でき、かつ回路内部で発生するノイズの少ない可変利得増幅回路を実現できる。
また、電源電圧が変動した場合でも、バイアス回路の出力電圧は電界効果トランジスタのドレイン・ソース間電圧でほぼ一定に保たれるので、バイアス電圧の変動を抑制できる。これにより、第３の電界効果トランジスタを常に非飽和領域で動作させることができるので、可変利得増幅回路の出力信号の歪みを小さくできる。
【００２４】
さらに、バイアス回路の第４の電界効果トランジスタを、利得制御用の第３の電界効果トランジスタとほぼ同じ特性を有するトランジスタで構成することで、温度変化、トランジスタの特性のばらつき等によるバイアス点の変動の影響を抑制できる。
【発明の効果】
【００２５】
本発明によれば、低い電源電圧で動作でき、かつ回路内部で発生する低域のノイズの少ないＡＭ中間周波可変利得増幅回路を実現できる。また、低い電源電圧で動作でき、回路内部で発生するノイズが少なく、かつバイアス点の変動の少ない可変利得増幅回路を実現できる。バイアス点の変動を少なくすることで、可変利得増幅回路における信号の歪みを小さくできる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態のＡＭ受信機のＡＭ中間周波可変利得増幅回路３０の回路図である。以下に述べる可変利得増幅回路は、ｐチャネルとｎチャネルＭＯＳトランジスタを製造できるＣＭＯＳプロセスにより半導体回路基板上に形成される。
【００２７】
図１において、電流源３１，３２は、一端が電源ＶDDに接続され、他端がｐチャネルＭＯＳトランジスタ（電界効果トランジスタ）３３，３４のソースに接続されている。電流源３１，３２は、例えば、カレントミラー回路で構成される。
ｐチャネルＭＯＳトランジスタ３３，３４は差動増幅回路を構成しており、それぞれのゲートに１８０度位相の異なるＡＭ信号の中間周波信号Ｖinp、Ｖinnが入力する。ｐチャネルＭＯＳトランジスタ３３，３４のドレインには、それぞれ抵抗Ｒ５，Ｒ６が接続され、抵抗Ｒ５，Ｒ６の他端は接地されている。ｐチャネルＭＯＳトランジスタ３３，３４のドレイン電圧Ｖout1、Ｖout2の差電圧が、ＡＭ中間周波可変利得増幅回路３０の出力電圧となる。
【００２８】
ｐチャネルＭＯＳトランジスタ３３のソースとｐチャネルＭＯＳトランジスタ３４のソースとの間には、抵抗Ｒ７とｐチャネルＭＯＳトランジスタ３５が並列に接続されている。このｐチャネルＭＯＳトランジスタ３５のゲートには、利得を制御するための制御電圧ＶCTLが入力する。
【００２９】
なお、図示していないが制御電圧ＶCTLを出力する回路は、ＡＭ中間周波可変利得増幅回路３０の出力電圧を検出し、出力電圧が増加したときには、利得を減少させるような制御電圧ＶCTLを出力し、出力電圧が減少したときには、利得を増加させるような制御電圧ＶCTLを出力する。
【００３０】
次に、以上のような構成のＡＭ中間周波可変利得増幅回路３０の動作を説明する。
この第１の実施の形態のＡＭ中間周波可変利得増幅回路３０は、ｐチャネルＭＯＳトランジスタ３５を非飽和領域で動作させ、そのゲート電圧ＶGを変化させてｐチャネルＭＯＳトランジスタ３５に流れる電流を制御している。
【００３１】
図２は、ｐチャネルＭＯＳトランジスタのゲート・ソース間電圧ＶGSを変化させたときのドレイン電流ＩDとドレイン・ソース間電圧ＶDSとの関係を示す図である。
図２の縦軸は、ドレイン電流ＩDを、横軸はドレイン・ソース間電圧ＶDSを示している。非飽和領域のＭＯＳトランジスタのドレイン・ソース間の抵抗はＶDS／ＩDで表すことができる。従って、ゲート電圧ＶGSを変化させることで、ｐチャネルＭＯＳトランジスタ３５のドレイン・ソース間の抵抗値を変化させ、ドレイン電流ＩDを制御することができる。
【００３２】
今、ＡＭ中間周波可変利得増幅回路３０の利得がある値に制御されているときに、入力信号Ｖinpの振幅が増加し、ＡＭ中間周波可変利得増幅回路３０の出力電圧（Ｖout1−Ｖout2）が増大すると、ｐチャネルＭＯＳトランジスタ３５のゲートに、ゲート・ソース間電圧ＶGSを順バイアス方向に増加させる制御電圧ＶCTLが与えられる。
【００３３】
ｐチャネルＭＯＳトランジスタ３５のゲート電圧ＶGが順バイアス方向に増加すると、ドレイン・ソース間の抵抗値が減少する。このとき、入力信号ＶinpをｐチャネルＭＯＳトランジスタ３３で増幅した信号電圧を含むソース電圧ＶS1が、ｐチャネルＭＯＳトランジスタ３４の信号電圧を含むソース電圧ＶS2より大きいとすると、電流源３１からｐチャネルＭＯＳトランジスタ３５を通ってｐチャネルＭＯＳトランジスタ３４に流れ込む電流が増加する。
【００３４】
電流源３１と３２からは、それぞれ一定電流ＩsがｐチャネルＭＯＳトランジスタ３３、３４及び３５に供給されているので、ｐチャネルＭＯＳトランジスタ３５に流れる電流が増加すると、その増加分だけｐチャネルＭＯＳトランジスタ３３のドレイン電流Ｉd1が減少する。そして、ｐチャネルＭＯＳトランジスタ３５の電流の増加分だけｐチャネルＭＯＳトランジスタ３４のドレイン電流Ｉd2が増加する。
【００３５】
その結果、差動増幅回路の一方のｐチャネルＭＯＳトランジスタ３３のドレイン電圧Ｖout1が減少し、他方のｐチャネルＭＯＳトランジスタ３４のドレイン電圧Ｖout2が増加する。これにより、ｐチャネルＭＯＳトランジスタ３３のドレイン電圧Ｖout1と、ｐチャネルＭＯＳトランジスタ３４のドレイン電圧Ｖout2との差電圧が減少し、ＡＭ中間周波可変利得増幅回路３０の利得が小さくなる。
【００３６】
他方、入力信号Ｖinpの振幅が小さくなり、ＡＭ中間周波可変利得増幅回路３０の出力電圧が減少すると、ｐチャネルＭＯＳトランジスタのゲート電圧ＶGを小さくするような制御電圧ＶCTLが与えられる。ゲート電圧ＶGが小さくなると、ドレイン・ソース間の抵抗値が大きくなり、電流源３１からｐチャネルＭＯＳトランジスタ３５を通ってｐチャネルＭＯＳトランジスタ３４に流れ込む電流が減少する。
【００３７】
ｐチャネルＭＯＳトランジスタ３５に流れる電流が減少すると、その減少分だけｐチャネルＭＯＳトランジスタ３３のドレイン電流Ｉd1が増加する。そして、ｐチャネルＭＯＳトランジスタ３５の電流の減少分だけ、ｐチャネルＭＯＳトランジスタ３４のドレイン電流Ｉd2も減少する。
【００３８】
その結果、差動増幅回路の一方のｐチャネルＭＯＳトランジスタ３３のドレイン電圧Ｖout1が増加し、他方のｐチャネルＭＯＳトランジスタ３４のドレイン電圧Ｖout2が減少する。これにより、ドレイン電圧Ｖout1とドレイン電圧Ｖout2との差電圧が大きくなり、ＡＭ中間周波可変利得増幅回路３０の利得が大きくなる。
【００３９】
上述した第１の実施の形態によれば、ｐチャネルＭＯＳトランジスタ３５を非飽和領域で動作させ、そのゲート電圧ＶGを制御することで、ＡＭ中間周波可変利得増幅回路３０の利得を変化させることができる。
この第１の実施の形態のＡＭ中間周波可変利得増幅回路３０は、電源と接地間に接続するＭＯＳトランジスタの段数を少なくできるので、低い電源電圧で使用でき、かつトランジスタ数を少なくできるので回路内部で発生する低域のノイズを減らすことができる。
【００４０】
次に、図３は、本発明の第２の実施の形態の可変利得増幅回路４０の回路図である。以下の説明では、図１の回路と同じ部分には同じ符号を付けてそれらの説明は省略する。
図１のＡＭ中間周波可変利得増幅回路３０において、利得を制御するｐチャネルＭＯＳトランジスタ３５のバイアス電圧として、電源電圧ＶDDを抵抗で分圧した電圧を供給した場合、例えば、電源電圧が上昇すると、バイアス電圧が大きくなり、ｐチャネルＭＯＳトランジスタ３５のドレイン・ソース間電圧ＶDSの最大値が飽和領域に入ってしまう可能性がある。ｐチャネルＭＯＳトランジスタ３５のドレイン・ソース間電圧ＶDSの最大値が飽和領域に入ると、信号の歪みが大きくなる。第２の実施の形態は、バイアス回路の電源電圧の変動等により生じる信号の歪みを小さくすることを目的としている。
【００４１】
図３において、ｐチャネルＭＯＳトランジスタ４１，４２，４３及び電流源４４は、カレントミラー回路であり、このカレントミラー回路は、図１の電流源３１，３２に対応する。
ｐチャネルＭＯＳトランジスタ４１のドレインには電流源４４が接続され、その電流源４４の他端は接地されている。ｐチャネルＭＯＳトランジスタ４２及び４３のドレイン電流は、ｐチャネルＭＯＳトランジスタ４１のドレイン電流に比例した電流となる。ｐチャネルＭＯＳトランジスタ４１のドレイン電流は、電流源４４の出力電流と等しくなる。
【００４２】
ｐチャネルＭＯＳトランジスタ３５のバイアス回路４５は、ドレインとゲートが接続された２個のｐチャネルＭＯＳトランジスタ４６，４７と、そのｐチャネルＭＯＳトランジスタ４６，４７と並列に接続された抵抗Ｒ８とからなる。
ｐチャネルＭＯＳトランジスタ４６のソースと抵抗Ｒ８の一端は電源ＶDDに接続され、ｐチャネルＭＯＳトランジスタ４６のドレインはｐチャネルＭＯＳトランジスタ４７のソースと接続されている。また、ｐチャネルＭＯＳトランジスタ４７のドレインと抵抗Ｒ８の他端はｐチャネルＭＯＳトランジスタ３５のゲートＧ１に接続されている。
【００４３】
差動増幅回路のｐチャネルＭＯＳトランジスタ３３及び３４のバイアス回路４８は、それぞれドレインとゲートが接続され、直列に接続された２個のｐチャネルＭＯＳトランジスタ４９，５０と、電流源５１と、抵抗Ｒ９，Ｒ１０とからなる。
ｐチャネルＭＯＳトランジスタ４９のソースは電源電圧ＶDDに接続され、ｐチャネルＭＯＳトランジスタ４９のドレインは、ｐチャネルＭＯＳトランジスタ５０のソースと接続されている。また、ｐチャネルＭＯＳトランジスタ５０のドレインは、抵抗Ｒ９，Ｒ１０と電流源５１に接続されている。抵抗Ｒ９の他端はｐチャネルＭＯＳトランジスタ３３のゲートに接続され、抵抗Ｒ１０の他端はｐチャネルＭＯＳトランジスタ３４のゲートに接続されている。電流源５１の他端は接地されている。また、入力信号Ｖinpとその反転信号Ｖinnは、それぞれコンデンサＣ１，Ｃ２を介してｐチャネルＭＯＳトランジスタ３３，３４のゲートに入力している。
【００４４】
次に、以上のような構成の可変利得増幅回路４０の動作を説明する。入力信号Ｖinp、Ｖinnの振幅の変化に対して、ｐチャネルＭＯＳトランジスタ３５の抵抗値を変化させて利得を制御する動作は、図１の回路と同じであるのでバイアス回路４５及び４８の動作を主に説明する。
【００４５】
バイアス回路４５のｐチャネルＭＯＳトランジスタ４６，４７は、それぞれのゲートとドレインが短絡されているので、電源電圧ＶDDを基準としたときに、ｐチャネルＭＯＳトランジスタ３５のゲートには、ｐチャネルＭＯＳトランジスタのドレイン・ソース間電圧の約２倍の電圧が印加される。
【００４６】
これにより、電源電圧ＶDDが変動しても、ｐチャネルＭＯＳトランジスタのゲート電圧ＶGは、ｐチャネルＭＯＳトランジスタ４６，４７のドレイン・ソース間電圧により決まるほぼ一定の電圧となる。
従って、電源電圧ＶDDの変動により、ｐチャネルＭＯＳトランジスタ３５のゲート電圧ＶGが変動するのを防止できるので、バイアス電圧が変動することにより、入力信号Ｖinp、Ｖinnを増幅した電圧の差電圧の最大値（ｐチャネルＭＯＳトランジスタ３５のＳ１、Ｓ２間の電圧ＶDS）が飽和領域に入るのを防止することができる。これにより、差動増幅回路の出力信号の歪みを小さくできる。
【００４７】
さらに、バイアス電圧を供給するｐチャネルＭＯＳトランジスタ４６，４７を、利得制御用のｐチャネルＭＯＳトランジスタ３５と、カレントミラー回路のｐチャネルＭＯＳトランジスタ４２，４３と同じ特性を有するトランジスタで構成しているので、トランジスタの特性のバラツキや温度特性を揃えることができる。これにより、特性のバラツキや温度変化によるバイアス点の変動の影響を少なくできる。
【００４８】
ｐチャネルＭＯＳトランジスタ３３及び３４のバイアス回路４８も上述したバイアス回路４５と同様に、バイアス電圧の供給先であるｐチャネルＭＯＳトランジスタ３３及び３４と同じ特性のトランジスタで構成している。
これにより、ｐチャネルＭＯＳトランジスタ３３，３４のゲートには、ｐチャネルＭＯＳトランジスタのドレイン・ソース間電圧により決まるほぼ一定の電圧が印加されるので、バイアス電圧の変動を小さくできる。
【００４９】
さらに、バイアス電圧を供給するｐチャネルＭＯＳトランジスタ４９，５０を、差動増幅回路のｐチャネルＭＯＳトランジス３３，３４と、カレントミラー回路のｐチャネルＭＯＳトランジスタ４２，４３と同じ特性を有するトランジスタで構成しているので、それらのトランジスタの特性のバラツキや温度特性を揃えることができる。これにより、特性のバラツキや温度変化によるバイアス点の変動の影響を抑制できる。
【００５０】
本発明は、上述した実施の形態に限らず、以下のように構成しても良い。
可変利得増幅回路を全てｐチャネルＭＯＳトランジスタにより構成した場合について説明したが、ｎチャネルＭＯＳトランジスタ、あるいはｐチャネルとｎチャネルＭＯＳトランジスタの両方を用いても良い。
【００５１】
バイアス回路４５は、２個のｐチャネルＭＯＳトランジスタ４６，４７と抵抗Ｒ８からなる回路に限らず、１個のＭＯＳトランジスタで構成しても良いし、バイアス電圧の供給先の回路の構成に応じて２個以上のＭＯＳトランジスタを使用しても良い。また、ＭＯＳトランジスタではく、ＰＮ接合を用いても良い。
【００５２】
本発明は、ラジオのＡＭ中間周波可変利得増幅回路に限らず、種々の回路の可変利得増幅回路に適用できる。
【図面の簡単な説明】
【００５３】
【図１】第１の実施の形態のＡＭ中間周波可変利得増幅回路の回路図である。
【図２】ｐチャネルＭＯＳトランジスタのドレイン電流の特性を示す図である。
【図３】第２の実施の形態の可変利得増幅回路の回路図である。
【図４】従来の可変利得増幅回路の回路図である。
【図５】入力レベル、制御電流及び利得の説明図である。
【図６】従来の可変利得増幅回路の回路図である。
【符号の説明】
【００５４】
３３，３４、３５    ｐチャネルＭＯＳトランジスタ
３１，３２          電流源
４５、４８          バイアス回路
４６，４７          ｐチャネルＭＯＳトランジスタ
【図１】
2005151460.tif 000003
【図２】
2005151460.tif 000004
【図３】
2005151460.tif 000005
【図４】
2005151460.tif 000006
【図５】
2005151460.tif 000007
【図６】
2005151460.tif 000008