(57)【要約】【課題】例えば先溝タイプのデュアルダマシン配線構造の形成にあたって、接続孔の形成箇所における下層膜の上面高さの変動を抑制して、精度良く微細な接続孔を形成できるようにする。【解決手段】配線溝１４となる凹部を有したハードマスク膜１３上を下層膜１９で覆い、さらに当該下層膜１９上をレジスト膜１５で覆うとともに、当該レジスト膜１５における前記凹部上の箇所に前記下層膜１９に連通する接続孔１６を形成する工程を含む半導体装置の製造方法において、前記ハードマスク膜１３上を前記下層膜１９で覆うのに先立ち、前記接続孔１６が形成される直下位置またはその近傍位置に、前記ハードマスク膜１３の前記凹部以外の箇所における上面と略同一の上面高さを有する島状のダミーパターン２０を形成しておくようにする。【選択図】図１
2005045084.tif 000002
【特許請求の範囲】
【請求項１】
配線溝となる凹部を有したハードマスク膜上を下層膜で覆い、さらに当該下層膜上をレジスト膜で覆うとともに、当該レジスト膜における前記凹部上の箇所に前記下層膜に連通する接続孔を形成する工程を含む半導体装置の製造方法において、
前記ハードマスク膜上を前記下層膜で覆うのに先立ち、前記接続孔が形成される直下位置またはその近傍位置に、前記ハードマスク膜の前記凹部以外の箇所における上面と略同一の上面高さを有する島状のダミーパターンを形成する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記ダミーパターンの形成箇所および大きさを、前記凹部における溝幅および前記接続孔の大きさに応じて決定する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ダミーパターンは、前記ハードマスク膜および前記凹部と併せてパターニング形成されたものである
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
配線溝となる凹部を有したハードマスク膜上を下層膜で覆い、さらに当該下層膜上をレジスト膜で覆うとともに、当該レジスト膜における前記凹部上の箇所に前記下層膜に連通する接続孔を形成する工程を含んで製造される半導体装置について、当該半導体装置における配線パターンを決定するために用いられるパターン形成プログラムであって、
コンピュータを、
前記ハードマスク膜のパターニングにあたり、前記凹部における溝幅および前記接続孔の大きさに応じて、前記接続孔が形成される直下位置またはその近傍位置に、前記ハードマスク膜の前記凹部以外の箇所における上面と略同一の上面高さを有する島状のダミーパターンを形成するパターニング手段
として機能させることを特徴とするパターン形成プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置の製造方法に関し、またその半導体装置の製造過程にて用いられるパターン形成プログラムに関する。
【背景技術】
【０００２】
近年、半導体装置の微細化に伴って配線寄生容量の増大による回路遅延や微細配線のエレクトロマイグレーション耐性の劣化等が問題となることから、アルミニウムより電気抵抗が低く配線信頼性の高い銅（Ｃｕ）が、半導体装置の配線材料として用いられるようになっている。銅配線を形成する方法としては、銅のドライエッチングが一般に困難であることから、いわゆるダマシンプロセスが広く採用されるが、特に製造コスト面からデュアルダマシン法が有望視されている（例えば、特許文献１）。デュアルダマシン法とは、多層配線構造における層間絶縁膜に配線溝と接続孔（ビアホール）とを形成しておき、その配線溝とビアホールとに同時に配線材料を埋め込んだ後、化学的機械研磨（Chemical Mechanical Polishing；以下「ＣＭＰ」と略す）によって層間絶縁膜上の余分な配線材料を除去する方法であり、配線材料の埋め込みやその後のＣＭＰ工程が１回で済むことから、コスト的な利点が高い。
【０００３】
デュアルダマシン法において配線溝および接続孔を形成する方法としては、様々な方法が提案されているが、接続孔形成後に配線溝を形成する先ビアタイプのフローと、配線溝を形成してから接続孔を形成する先溝タイプのフローとに大別される。また、先溝タイプのフローでは、ソニー（株）宮田幸児等がアドバンス・メタライゼーション・カンファレンス（Advanced Metallization Conference）1999：アジアン・セッション（Asian Session）にて「ア・ノーベル・インテグレーション・アプローチ・トゥ・オーガニック・ロゥケー・デュアル・ダマシン・プロセッシング（A Nobel Integration Approach to Organic Low-k Dual Damascene Processing）」という題名で発表しているように、層間絶縁膜の上に無機膜（ハードマスク膜）を用いる方法が提案されている。
【０００４】
図３２は、ハードマスク膜を用いたデュアルダマシンプロセスの一例を示す説明図である。図３２（ａ）に示すように、ハードマスク膜を用いたデュアルダマシンプロセスでは、下層の層間絶縁膜１１、中間の層間絶縁膜１２、最上層のハードマスク膜１３を積層した基板上にて、リソグラフィ工程およびエッチング工程を経ることにより、最上層のハードマスク膜１３に配線パターンに対応した凹状の配線溝１４を形成する。ここで、無機材料からなるハードマスク膜１３を用いるのは、以下に述べる理由による。すなわち、デュアルダマシンプロセスにおいて、絶縁膜として低誘電率絶縁材料を使用すると、そのエッチング特性がレジスト材料と近似するため、その絶縁膜のマスクとしてレジスト膜を用いることが困難になってしまうからである。そして、凹状の配線溝１４を有したハードマスク膜１３の形成後は、図３２（ｂ）に示すように、そのハードマスク膜１３上にレジスト膜１５を形成して、そのレジスト膜１５に接続孔となる孔パターン１６を露光転写する。図例では、露光転写するときのアライメントエラーにより、配線溝１４と孔パターン１６とがずれている場合を示しているが、本来であれば孔パターン１６は配線溝１４上に位置するものである。その後は、図３２（ｃ）に示すように、レジスト膜１５をマスクに、ハードマスク膜１３および中間の層間絶縁膜１２をそれぞれエッチングし、さらに図３２（ｄ）に示すように、下層の層間絶縁膜１１もエッチングする。このとき、レジスト膜１５はエッチングされてなくなり、その代わりにハードマスク膜１３がエッチングのためのマスクとなる。したがって、エッチングを継続して行うと、図３２（ｅ）に示すように、ハードマスク膜１３をマスクに中間の層間絶縁膜１２がエッチングされ、さらには図３２（ｆ）に示すように、下層の層間絶縁膜１１をマスクにさらにその下層のストッパー膜１７がエッチングされることになる。このようにして、配線溝１４および孔パターン１６を形成した後は、配線材料として用いられる銅の埋め込みプロセスへと移る。
【０００５】
以上のような手順を経て形成される先溝タイプのデュアルダマシン配線構造は、配線パターンと接続孔パターンとの論理和が実際に銅配線となる点に特徴がある。
【０００６】
【特許文献１】特開平１０−２６１７０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、先溝タイプのデュアルダマシン配線構造の形成にあたっては、配線溝１４によるハードマスク膜１３の凹部上に接続孔となる孔パターン１６を形成するため、その孔パターン１６、すなわちフォトレジストパターンの形状不良が問題となる。これは、接続孔となる孔パターン１６を露光転写するリソグラフィ工程において、配線溝１４によるハードマスク膜１３の凹部（段差）の影響により、要求される寸法精度で孔パターン１６を形成することが困難なためである。
【０００８】
通常、配線溝１４を有したハードマスク膜１３上にレジスト膜１５を形成する場合、そのレジスト膜１５の下層側には、図３３に示すように、配線溝１４による段差を平坦化する目的で、有機系の下層膜１９が形成される。ところが、配線溝１４の広い箇所では、図３４に示すように、下層膜１９が配線溝１４による段差に倣ってしまい、その段差を完全に平坦化することが困難であり、最大でハードマスク膜１３の厚さ分だけ下層膜１９の上面高さが低くなってしまう可能性がある。このような下層膜１９における上面高さの不均一化は、その下層膜１９上に積層されるレジスト膜１５に孔パターン１６を露光転写する際のデフォーカス（焦点外れ）を招くおそれがある。また、レジスト膜１５の厚膜化に繋がるため、孔パターン１６を露光転写する際の光エネルギーの不足を招くおそれもある。したがって、配線溝１４の影響により下層膜１９上面の高さが不均一になると、所望通りの大きさの孔パターン１６が得られなくなってしまうことが考えられる。このことは、半導体装置の歩留まり低下に直接結びつくため、回避すべきである。
【０００９】
例えば、炭素を含む酸化珪素（ＳｉＯＣ）を主成分とする層間絶縁膜１２上に、膜厚２００ｎｍのシリコン窒化膜をハードマスク膜１３として積層して、そのシリコン窒化膜に異なる幅（２００〜３０００ｎｍ）の溝を複数形成し、それぞれの溝段差上にポリメタクリレート系樹脂を主成分とする有機膜をレジスト膜１５として形成した場合を例に挙げて考える。図３５は、その場合における、シリコン窒化膜における溝幅とその溝の中央部での有機膜の膜厚との関係を示す説明図である。このときの溝の長さは２０μｍである。図例によれば、幅２００ｎｍの溝中では有機膜の膜厚が３４０ｎｍであり、幅が２０００ｎｍ以上の溝中での膜厚は１５０ｎｍであることが分かる。これは、配線幅により有機膜の膜厚が最大で１９０ｎｍも違うということであり、また配線幅により±９５ｎｍデフォーカスしていることを意味する。つまり、接続孔のターゲット径：２２０ｎｍ、同最小ピッチ：４００ｎｍ、使用レジスト：アセタール系ポジ型化学増幅レジスト（膜厚６００ｎｍ）、レチクル：Ｃｒレチクル、露光装置の条件：ＫｒＦエキシマレーザ・スキャナー、縮小投影率＝１／４、ＮＡ＝０．６３、σ＝０．６５、現像：２．３８％ＴＭＡＨという条件にて、実際に接続孔の孔パターンを露光転写したときであっても、接続孔を幅２０００ｎｍの溝上に形成する場合には、その接続孔の底の直径がターゲット径の２２０ｎｍから外れて１７０ｎｍとなってしまう可能性がある。このように、接続孔の径がターゲット径より小さくなり過ぎると、その接続孔に配線材料を埋め込んだ場合における電気抵抗が大きくなってしまったり、また配線材料を埋め込めなくなったりする可能性がある。
【００１０】
そこで、本発明は、溝状の凹部を有した膜上を下層膜で覆い、さらにその下層膜上をレジスト膜で覆うとともに、そのレジスト膜における凹部上の箇所にリソグラフィ技術を用いて接続孔を形成する場合であっても、その接続孔の形成箇所における下層膜の上面高さの変動を抑制して、精度良く微細な接続孔を形成することのできる、半導体装置の製造方法およびパターン形成プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記目的を達成するために案出された半導体装置の製造方法で、配線溝となる凹部を有したハードマスク膜上を下層膜で覆い、さらに当該下層膜上をレジスト膜で覆うとともに、当該レジスト膜における前記凹部上の箇所に前記下層膜に連通する接続孔を形成する工程を含む半導体装置の製造方法において、前記ハードマスク膜上を前記下層膜で覆うのに先立ち、前記接続孔が形成される直下位置またはその近傍位置に、前記ハードマスク膜の前記凹部以外の箇所における上面と略同一の上面高さを有する島状のダミーパターンを形成することを特徴とする。
【００１２】
また、本発明は、上記目的を達成するために案出されたパターン形成プログラムで、配線溝となる凹部を有したハードマスク膜上を下層膜で覆い、さらに当該下層膜上をレジスト膜で覆うとともに、当該レジスト膜における前記凹部上の箇所に前記下層膜に連通する接続孔を形成する工程を含んで製造される半導体装置について、当該半導体装置における配線パターンを決定するために用いられるパターン形成プログラムであって、コンピュータを、前記ハードマスク膜のパターニングにあたり、前記凹部における溝幅および前記接続孔の大きさに応じて、前記接続孔が形成される直下位置またはその近傍位置に、前記ハードマスク膜の前記凹部以外の箇所における上面と略同一の上面高さを有する島状のダミーパターンを形成するパターニング手段として機能させることを特徴とする。
【００１３】
上記手順の半導体装置の製造方法および上記構成のパターン形成プログラムによれば、接続孔が形成される直下位置またはその近傍位置、すなわちハードマスク膜における凹部内に、島状のダミーパターンを形成するので、例えば配線溝となる凹部の溝幅が大きく、その凹部に下層膜が倣って上面高さが不均一になり得る場合であっても、ダミーパターンによってその不均一化が是正される。したがって、不均一化が是正された下層膜上をレジスト膜で覆うことになるので、ハードマスク膜の凹部（段差）の影響によるレジスト膜上でのフォトレジストパターンの形状不良を招くことがなく、接続孔を精度良く形成することが可能となる。特に、溝幅の大きい配線溝と小さい配線溝とが混在する場合には、成膜条件によらずに下層膜の上面高さの変動を抑制し得るので、接続孔の形成精度を確保する上で非常に有効である。
【発明の効果】
【００１４】
本発明によれば、配線溝となる凹部内に島状のダミーパターンを形成することによって、その凹部（段差）の影響による下層膜およびレジスト膜の膜厚変動を抑制できるので、寸法精度良く微細な接続孔を形成し得るようになる。したがって、その接続孔を利用を用いてダマシン配線構造の半導体装置を構成すれば、消費電力が低く、高速で作動し、かつ、高度に集積した半導体装置を実現することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、図面に基づき本発明に係る半導体装置の製造方法およびパターン形成プログラムについて説明する。なお、以下に示す各図において、従来と同様の構成要素（図３２〜３４参照）については、同一の符号を付すものとする。
【００１６】
先ず、はじめに、本発明に係る半導体装置の製造方法の概要について説明する。ここでは、本発明を、デュアルダマシン法による半導体装置の製造方法に適用した場合を例に挙げて説明する。ここで説明する半導体装置の製造方法は、上述した従来におけるハードマスク膜を用いたデュアルダマシンプロセスの場合（図３２参照）と略同様であるが、ハードマスク膜１３の配線溝１４による段差を平坦化する目的で有機系の下層膜１９を形成するのに先立ち、接続孔１６が形成される直下位置またはその近傍位置に、ハードマスク膜１３の配線溝１４以外の箇所における上面と略同一の上面高さを有する島状のダミーパターンを形成する点に大きな特徴がある。すなわち、予め定められた所定寸法以上の大きさの配線溝１４内で、かつ、接続孔１６が接続する部分またはその周辺に、ダミーパターンを配置することを特徴とする。
【００１７】
ダミーパターンは、ハードマスク膜１３とは別に形成してもよいが、製造の容易性を考慮すると、ハードマスク膜１３の成膜と併せて、そのハードマスク膜１３の配線溝１４を形成するためのパターニングを利用して形成することが望ましい。すなわち、ハードマスク膜１３がダミーパターンを含むように、そのハードマスク膜１３を形成する際のマスクパターンを構成し、そのハードマスク膜１３と共にダミーパターンを形成することが望ましい。
【００１８】
具体的には、例えば図１に示すように、所定寸法以上の大きさの配線溝１４内で、かつ、接続孔１６が形成される直下位置に、ダミーパターン２０を配置することが考えられる。このようなダミーパターン２０を形成すると、その後に、配線溝１４を有したハードマスク膜１３上にレジスト膜１５を形成する場合に、その配線溝１４による段差を平坦化する目的で有機系の下層膜１９が形成しても、その配線溝１４内に上面高さがハードマスク膜１３と略同一のダミーパターン２０が配置されているので、少なくともそのダミーパターン２０の配置個所、すなわち接続孔１６の形成箇所では、下層膜１９が配線溝１４による段差に倣ってしまうのを回避することができる。したがって、下層膜１９上に積層されるレジスト膜１５に孔パターン１６を露光転写する際に発生し得るデフォーカス（焦点外れ）や光エネルギー不足等を低減することが可能となり、結果として寸法精度良く接続孔１６を形成し得るようになる。つまり、配線溝１４内には接続孔１６が形成される直下位置にダミーパターン２０が配置されているので、その分だけハードマスク膜１３が底上げされたことになり、所定寸法以下の大きさの配線溝上に露光転写した接続孔と比較しても、略デフォーカスすることなく狙い通りの寸法で接続孔１６が形成されることになる。
【００１９】
図２は、図１においてハードマスク膜１３に配線溝パターンおよびダミーパターン２０を形成したときの半導体基板を上面から見た図である。図中において、破線で描かれた円は、配線上に露光転写する接続孔パターン、すなわち接続孔１６の大きさを示している。図例のように、接続孔１６が形成される直下位置にダミーパターン２０を配置する場合には、そのダミーパターン２０の幅を接続孔１６の直径より小さくすることが望ましい。これは、接続孔１６をエッチングするときにダミーパターン２０を貫通することから、最終的な配線溝パターンは、設計での配線溝パターンと接続孔１６との論理和となるからであり、またダミーパターン２０の幅を接続孔１６の直径より小さくしているので、配線と接続孔とが電気的に絶縁することもないからである。つまり、ダミーパターン２０の形成箇所および大きさは、配線溝１４の平面寸法の大きさおよび接続孔１６の大きさ（直径）に応じて決定する。
【００２０】
ダミーパターン２０の配置位置は、接続孔１６の直下位置ではなく、その近傍位置であっても構わない。すなわち、図３に示すように、所定寸法以上の大きさの配線溝１４内で、かつ、接続孔１６が形成される直下の近傍位置に、ダミーパターン２０を配置することが考えられる。このようなダミーパターンを形成した場合であっても、直下位置の場合と同様に、その分だけハードマスク膜１３が底上げされたことになり、所定寸法以下の大きさの配線溝上に露光転写した接続孔と比較しても、デフォーカスや光エネルギー不足等を低減することが可能となり、狙い通りの寸法で接続孔１６を寸法精度良く形成し得るようになる。
【００２１】
図４は、図３においてハードマスク膜１３に配線溝パターンおよびダミーパターン２０を形成したときの半導体基板を上面から見た図である。すなわち、図２とダミーパターン２０の配置位置が異なる場合を示している。図例の場合であっても、図２に示した場合と同様に、ダミーパターン２０の形成箇所および大きさは、配線溝１４の平面寸法の大きさおよび接続孔１６の大きさ（直径）に応じて決定することになる。
【００２２】
以上のように、ハードマスク膜１３を用いたデュアルダマシンプロセスにおいて、ハードマスク膜１３を下層膜１９で覆うのに先立ち、接続孔１６が形成される直下位置またはその近傍位置に島状のダミーパターンを形成すれば、小さいものから大きいものまで同時に存在する配線溝を刻んだ半導体基板上に膜を塗布する場合であっても、その配線溝の影響による膜厚変動を低減可能となり、これにより光リソグラフィ技術を用いてパターン形成する場合における寸法変動を低減することができる。したがって、寸法精度良く微細なダマシン構造の銅配線を形成し得るようになり、結果として消費電力が低く、高速で作動し、かつ、高度に集積した半導体装置を構成できるようになる。
【実施例１】
【００２３】
次に、本発明に係る半導体装置の製造方法およびその製造方法の過程で用いられるパターン形成プログラムについて、具体例を挙げて詳細に説明する。
具体例の一つ目として説明する実施例１では、図５に示すように、１層目の銅配線２１を形成した半導体基板上に、窒化珪素（ＳｉＮ）膜２２を７０ｎｍ厚で成膜し、次いで酸化珪素（ＳｉＯ）膜２３を３８０ｎｍ厚で成膜し、次いでポリアリルエーテル系の有機高分子膜２４を１８０ｎｍ厚で成膜し、次いでＳｉＯ膜２５を２４０ｎｍ厚で成膜し、さらにＳｉＮ膜２６を２００ｎｍ厚で成膜する。その後、図６に示すように有機系の反射防止膜２７を７０ｎｍ厚で塗布し、例えばＫｒＦエキシマレーザ・リソグラフィ技術を用いて、反射防止膜２７上に塗布したポジ型化学増幅レジスト膜２８に配線パターンを露光転写する。これにより、配線となる部分のレジストが現像で除去されて配線溝２９となる。また、これと同時に、必要に応じて配線溝２９内に島状のダミーパターン３０が形成されることになる。
【００２４】
ここで、ダミーパターン３０の発生ルール、すなわちどのような配線溝２９の部分にどのようなダミーパターン３０を形成するかについて説明する。
図７は、ダミーパターン３０を発生させる前提となる配線パターンの設計データの一部を示す図である。この設計データは、例えば配線の最小幅が２００ｎｍ、配線間の最小スペースが２００ｎｍ、といった設計ルールに基づいて、予め特定されているものである。図中において、白抜き部分３１で示したのが配線パターンである。また、白抜き部分３１内における島状のシャドー模様部分３２がダミーパターンである。このダミーパターンに重なるように破線で描かれた円形の図形３３は接続孔パターンに相当する。
【００２５】
図８は、図７における配線パターンのうちの一つを抜き出して示したものである。この図８に示す配線パターンを例に挙げてダミーパターン３０の発生ルールを説明する。
図９は、実施例１における発生ルールに従ってダミーパターンを特定する手順を示したフローチャートである。図例のように、ダミーパターンの特定にあたっては、先ず、配線パターンの設計データを参照しつつ、接続孔パターン1603の中心位置と、これに対応する配線パターン1601における配線溝のエッジ位置との距離を抽出する（ステップ１０１、以下ステップを「Ｓ」と略す）。ここでは、図８中における左エッジとの距離をＬ、右エッジとの距離をＲ、上エッジとの距離をＵ、下エッジとの距離をＢとする。そして、ダミーパターンの縦横比との整合性を確保すべく、縦（垂直）方向と横（水平）方向との大きさを比較して、必要に応じて値の入れ換えを行う（Ｓ１０２，Ｓ１０３）。横方向の大きさ（配線溝の幅の大きさ）が所定の基準値（例えば３００ｎｍ）より小さければ、ダミーパターンを発生させないが、基準値以上であれば、その配線溝の部分にダミーパターンを発生させることを決定し、そのダミーパターンの幅ｗの値を所定の幅値（例えば１８０ｎｍ）とする（Ｓ１０４〜Ｓ１０６）。さらには、縦方向の大きさ（配線溝の長さの大きさ）が所定の基準値（例えば３６０ｎｍ）より大きければ、ダミーパターンの長さａ，ｂの値を所定の長さ値（例えば、ａ＝ｂ＝１８０ｎｍ）とする（Ｓ１０７，Ｓ１０８）。一方、基準値未満であれば、続いて上エッジとの距離Ｕと下エッジとの距離Ｂとを比較し、その比較結果に応じて配線溝の部分にダミーパターンを発生させることを決定し、そのダミーパターンの長さａ，ｂの値を所定の長さ値（例えば、ａ＝１２０ｎｍ，ｂ＝Ｂまたはａ＝Ｕ，ｂ＝１２０ｎｍ）とする（Ｓ１０９〜Ｓ１１１）。つまり、縦方向の大きさが基準値未満であれば、ダミーパターンを上エッジまたは下エッジのいずれかに接続させる。なお、基準値は、解像限界等に基づいて適宜決定すればよい。
【００２６】
具体的には、例えば図１０（ａ）に示すように、Ｌ＝２５０ｎｍ、Ｒ＝２５０ｎｍ、Ｕ＞１μｍ、Ｂ＝４００ｎｍの場合であれば、ＬとＲが３００ｎｍより小さいので、Ｗ＝０となり、ダミーパターンは発生しない。また、例えば図１０（ｂ）に示すように、Ｌ＝５００ｎｍ、Ｒ＝５００ｎｍ、Ｕ＞１μｍ、Ｂ＝４００ｎｍの場合であれば、Ｗ＝１８０ｎｍ、ａ＝１８０ｎｍ，ｂ＝１８０ｎｍのダミーパターンが発生する。また、例えば図１０（ｃ）に示すように、Ｌ＝５００ｎｍ、Ｒ＝５００ｎｍ、Ｕ＞１μｍ、Ｂ＝３４０ｎｍの場合であれば、Ｗ＝１８０ｎｍ、ａ＝１２０ｎｍ、ｂ＝３４０ｎｍのダミーパターンが発生し、ダミーパターンの下端は配線の下エッジに接する。
【００２７】
このような発生ルールに従ったダミーパターンの特定は、コンピュータまたはコンピュータとしての機能を有した半導体製造装置（以下、単に「コンピュータ等」と総称する）において、そのコンピュータ等がパターン形成プログラムを実行することによって実現される。すなわち、コンピュータ等が実行するパターン形成プログラムには、上述したような必要に応じてダミーパターンを発生させるとともに、発生させるダミーパターンの形状を特定する機能が含まれているものとする。当該機能を実現する部分が、本発明に係るパターン形成プログラムに相当する部分である。そして、そのパターン形成プログラムを実行するコンピュータ等が、上述した各処理を主体的に行うのである。このパターン形成プログラムは、予めコンピュータ等内にインストールしておくことが考えられるが、コンピュータ読み取り可能な記憶媒体に格納されて提供されるものをコンピュータ等が読み出しても、あるいは有線若しくは無線による通信手段を介してコンピュータ等に配信されるものであってもよい。
【００２８】
その後は、特定したダミーパターンに基づくことで、図１１に示すように、配線パターンを抜いたレジストをマスクに、ドライエッチング技術を用いて、有機系の反射防止膜２７およびＳｉＮ膜２６をエッチングし、レジストを除去する。これにより、ＳｉＮ膜２６中に配線部分に相当する配線溝２９が形成され、また同時に配線溝２９中に島状のダミーパターン３０が形成される。
【００２９】
図１２は、配線溝２９およびダミーパターン３０の形成後、その上に有機系の反射防止膜３４を塗布して成膜した状態を示している。また、図１３は、このときにおける、配線幅と、次に露光転写する接続孔の中心位置での、反射防止膜３４の下地のＳｉＯ膜２５からの高さの関係を示す図である。図中では、参考のためにダミーパターンがない場合についても示している。図例からも明らかなように、ダミーパターン３０がある場合における反射防止膜３４の上面高さは、そのダミーパターン３０のＳｉＮ膜厚と反射防止膜３４の膜厚の和になる。ダミーパターンがない場合には、配線幅により１９０ｎｍ高さが異なり、配線幅により±９５ｎｍデフォーカスすることになる。しかしながら、ダミーパターン３０を発生させた場合であれば、ダミーパターン３０を配置できない配線幅が５９５ｎｍのとき、高さが３０５ｎｍと一番低くなる。このとき、配線幅による高さの違いは３５ｎｍである。したがって、配線幅のデフォーカスを±１８ｎｍに抑えることができる。
【００３０】
その後は、図１４に示すように、有機系の反射防止膜３４にレジスト膜３５を塗布して、接続孔パターン３６を露光転写する。このときの露光条件としては、例えば接続孔のターゲット径：２２０ｎｍ、同最小ピッチ：４００ｎｍ、使用レジスト：アセタール系ポジ型化学増幅レジスト（膜厚６００ｎｍ）、レチクル：Ｃｒレチクル、露光装置の条件：ＫｒＦエキシマレーザ・スキャナー、縮小投影率＝１／４、ＮＡ＝０．６３、σ＝０．６５、現像：２．３８％ＴＭＡＨとすることが考えられる。この露光条件にて露光転写を行って形成した接続孔パターン３６について、その接続孔パターン底の直径を測定したところ、その測定結果の平均は狙い通りの２２０ｎｍで、幅が２０００ｎｍの配線溝上では２１４ｎｍで、配線幅により寸法変動を６ｎｍに抑えられるのが確認できた。寸法スペックは±２０ｎｍなので、問題なく次の工程に進むことができるようになる。
【００３１】
次の工程では、図１５〜２０に示すような手順で、銅配線と銅接続孔とを形成する。すなわち、先ず、図１５に示すように、レジスト膜３５をマスクに、反射防止膜３４、ＳｉＮ膜２６、ＳｉＯ膜２５までエッチングする。このとき、ダミーパターン３０上にある接続孔パターンは、このダミーパターン３０を貫通する。そして、図１６に示すように、ポリアリルエーテル系の有機高分子膜２４をエッチングする。このとき、レジスト膜３５および反射防止膜３４も同時に除去される。さらに、図１７に示すように、ＳｉＯ膜２３をエッチングする。下層のＳｉＯ膜２３は、ポリアリルエーテル系の有機高分子膜２４がマスクとなり、接続孔パターンがエッチングされる。一方、上層のＳｉＯ膜２５は、ＳｉＮ膜２６がマスクとなり、配線パターンがエッチングされる。その後は、図１８に示すように、ＳｉＮ膜２６をマスクに、ポリアリルエーテル系の有機高分子膜２４に配線パターンをエッチングし、図１９に示すように、下層のＳｉＮ膜２２をエッチングする。このとき、上面のＳｉＮ膜２６の一部が全面エッチバックされる。そして、図２０に示すように、内壁にバリアメタル膜を薄く成膜し、さらに銅のシード膜を成膜し、さらに銅３７を電解メッキして埋め込み、上面をＣＭＰ（Chemical Mechanical Polishing；化学的機械的研磨）技術でＳｉＯ膜まで研磨し、キャップ膜としてＳｉＮ膜３８を７０ｎｍ厚で成膜する。このような手順により、埋め込み不良が生じることなく、銅配線と銅接続孔とを同時に形成することができるようになる。
【００３２】
図２１（ａ）は、ダミーパターン３０上に形成した接続孔３６を銅配線上面から眺めた図である。ダミーパターンのうち、図中白抜きの部分が層間絶縁膜として残っている部分である。前述したように、最終的に形成される銅配線は、配線パターンと接続孔パターンとの論理和である。接続孔の半径の最小値rは、リソグラフィ工程で１００ｎｍ、その後の加工で大きくなって１０５ｎｍになる。ダミーパターンの幅は１８０ｎｍなので、接続孔と配線が接する長さＨは、２×｛ｒ2−（Ｗ／２）2｝1/2となり、１０８ｎｍとなる。この接続孔パターンと配線パターンは、上面から見て片側１０８ｎｍ、高さ方向では、配線高さ分だけ界面を持たずに接しているので、電気抵抗が大きくなったり、絶縁することはない。
図２１（ｂ）は、図２１（ａ）で接続孔パターンの露光転写のとき、右側に（ｒ−Ｗ／２）だけ位置ずれし、接続孔の図中左側部分が配線に接しないときの状態を示したものである。接続孔の図中右側部分と配線が接する長さＨは、２×｛ｒ2−（Ｗ−ｒ）2｝となり、１４７ｎｍとなる。この場合でも、接続孔と配線との接続は十分とれる。
【実施例２】
【００３３】
次に、具体例の二つ目として実施例２を説明する。ここで説明する実施例２は、ダミーパターンの特定（配置）以外は、実施例１における場合の手順と同じである。
図２２は、図７における配線パターンのうちの一つを抜き出して示したものである。この図２２に示す配線パターンを例に挙げてダミーパターン３０の発生ルールを説明する。
図２３は、実施例２における発生ルールに従ってダミーパターンを特定する手順を示したフローチャートである。図例のように、ダミーパターンの特定にあたっては、先ず、実施例１の場合と同様に、Ｌ、Ｒ、Ｕ、Ｂの値を抽出する（Ｓ２０１）。そして、最小値をＬと再定義し、Ｒ、Ｕ、Ｂは座標を回転させて再定義する（Ｓ２０２）。再定義したＬの値が所定の第１基準値（例えば３００ｎｍ）より小さければ、ダミーパターンを発生させないが（Ｓ２０３，Ｓ２０４）、基準値以上であれば、さらにＬの値を所定の第２基準値（例えば４００ｎｍ）と比較する（Ｓ２０５）。その結果、Ｌの値が第２基準値以上であれば、配線溝の部分にダミーパターンを発生させることを決定し、そのダミーパターンの各寸法ａ，ｂ，ｃ，ｄを所定の値（例えば、ａ＝ｂ＝ｄ＝２００ｎｍ，ｃ０ｎｍ）とする（Ｓ２０６）。一方、Ｌの値が第２基準値未満であれば、発生させるダミーパターンの各寸法ａ，ｂ，ｃ，ｄを所定の値（例えば、ａ＝ｂ＝１００ｎｍ，ｃ＝Ｌ，ｄ＝０ｎｍ）とする（Ｓ２０７）。
【００３４】
具体的には、例えば図２４（ａ）に示すように、Ｌ＝３００ｎｍ、Ｒ＝４００ｎｍ、Ｕ＞１０００ｎｍ、Ｂ＝３５０ｎｍの場合であれば、ダミーパターンのサイズはａ＝ｂ＝１００ｎｍ、ｃ＝３００ｎｍ、ｄ＝０ｎｍとなり、配線の端エッジからダミーパターンが突き出し、接続孔の円形断面の略半分の領域に重なるような形になる。
また、例えば図２４（ｂ）に示すように、Ｌ＝４００ｎｍ、Ｒ＝５００ｎｍ、Ｕ＞１０００ｎｍ、Ｂ＝５００ｎｍの場合であれば、ダミーパターンのサイズはａ＝ｂ＝２００ｎｍ、ｃ＝０ｎｍ、ｄ＝２００ｎｍとなる。この場合、長方形のダミーパターンが、接続孔の円形断面の略半分の領域に重なるような形になる。
【００３５】
このように、実施例２では、接続孔の円形断面の略半分の領域に重なるようにダミーパターンの配置位置および大きさを特定し、そのダミーパターンの一部が接続孔に敷かれるようにする。したがって、実施例１の場合と比較して、有機系の反射防止膜の高さを上げる効果は若干劣るが、接続孔の半分がダミーパターン上に載っていないので、配線との接触部分を十分に確保でき、電気抵抗の観点からは良好なものとなる。また、反射防止膜の高さについても、ダミーパターンを配置しない場合に比べれば、十分に有効である。
【実施例３】
【００３６】
次に、具体例の三つ目として実施例３を説明する。ここで説明する実施例３も、ダミーパターンの特定（配置）以外は、実施例１における場合の手順と同じである。
図２５は、実施例３で発生させるダミーパターンの一例を示す図である。図例のように、実施例３では、ダミーパターンの配置位置が接続孔の直下位置ではなくその近傍位置となっており、さらに一つの配線溝あたりに二つの島状のダミーパターン３２ａ，３２ｂを発生させるようになっている。このことから、配線溝と接続孔との位置関係を特定するＬ、Ｒ、Ｕ、Ｂの各値については、実施例１，２の場合と同様に定義するが、ダミーパターン３２ａ，３２ｂについては以下のように定義する。すなわち、一方のダミーパターン３２ａの幅をＷ１、接続孔中心線から上の長さをａ１、下の長さをｂ１、横方向における接続孔中心からの距離をｓ１とする。また、他方のダミーパターン３２ｂの幅をＷ２、接続孔中心線から上の長さをａ２、下の長さをｂ２、横方向における接続孔中心からの距離をｓ２とする。
【００３７】
図２６は、実施例３における発生ルールに従ってダミーパターンを特定する手順を示したフローチャートである。図例のように、ダミーパターンの特定にあたっては、先ず、実施例１の場合と同様に、Ｌ、Ｒ、Ｕ、Ｂの値を抽出後（Ｓ３０１）、縦横の大きさを比較して必要に応じて値の入れ換えを行う（Ｓ３０２，Ｓ３０３）。そして、Ｌの値と所定の基準値（例えば、３００ｎｍまたは５００ｎｍ）とを比較し、その比較結果に基づいて一方のダミーパターン３２ａについてのＷ１およびｓ１の値を順次決定する（Ｓ３０４〜Ｓ３０８）。さらに、Ｗ１およびｓ１の値の決定後は、Ｕ、Ｂの値と所定の基準値（例えば４００ｎｍ）と比較し、またＵ、Ｂの値同士を比較して、その比較結果に基づいて一方のダミーパターン３２ａについてのａ１およびｂ１の値を順次決定する（Ｓ３０９〜Ｓ３１３）。
また、Ｒの値と所定の基準値（例えば、３００ｎｍまたは５００ｎｍ）とを比較し、その比較結果に基づいて他方のダミーパターン３２ｂについてのＷ２およびｓ２の値を順次決定する（Ｓ３１４〜Ｓ３１８）。さらに、Ｗ２およびｓ２の値の決定後は、Ｕ、Ｂの値と所定の基準値（例えば４００ｎｍ）と比較し、またＵ、Ｂの値同士を比較して、その比較結果に基づいて他方のダミーパターン３２ｂについてのａ２およびｂ２の値を順次決定する（Ｓ３１９〜Ｓ３２３）。
【００３８】
具体的には、例えば図２７（ａ）に示すように、Ｌ＝３００ｎｍ、Ｒ＝４００ｎｍ、Ｕ＞１０００ｎｍ、Ｂ＝３５０ｎｍの場合であれば、一方のダミーパターン３２ａのサイズはａ１＝１５０ｎｍ、ｂ１＝３５０ｎｍ、Ｓ１＝２００ｎｍ、Ｗ１＝１００ｎｍとなり、他方のダミーパターン３２ｂのサイズはａ２＝１５０ｎｍ、ｂ２＝３５０ｎｍ、Ｓ２＝２００ｎｍ、Ｗ２＝２００ｎｍとなり、配線の端エッジに両ダミーパターンの２辺が接する状態となる。つまり、配線幅があまり広くないときは、両ダミーパターンが配線の端エッジに接する。
また、例えば図２７（ｂ）に示すように、Ｌ＝５００ｎｍ、Ｒ＝５００ｎｍ、Ｕ＞１０００ｎｍ、Ｂ＝４００ｎｍの場合であれば、一方のダミーパターン３２ａのサイズはａ１＝ｂ１＝２００ｎｍ、Ｓ１＝１００ｎｍ、Ｗ１＝２００ｎｍとなり、他方のダミーパターン３２ｂのサイズはａ２＝ｂ２＝２００ｎｍ、Ｓ２＝１００ｎｍ、Ｗ２＝２００ｎｍとなり、接続孔の両脇に長方形状の各ダミーパターンが配置されることになる。つまり、配線幅が十分に大きい場合には、接続孔のすぐ脇に各ダミーパターンが配置される。
【００３９】
このように、実施例３では、一つの配線溝あたりに二つの島状のダミーパターン☆，☆を発生させるとともに、両ダミーパターン☆，☆の配置位置を接続孔の直下位置ではなくその近傍位置とする。したがって、実施例１の場合と比較して、有機系の反射防止膜の高さを上げる効果は若干劣るが、接続孔の大部分がダミーパターン上に載っていないので、配線との接触部分を十分に確保でき、実施例２の場合と比較しても、電気抵抗の観点からは良好なものとなる。また、反射防止膜の高さについても、ダミーパターンを配置しない場合に比べれば、十分に有効である。
【実施例４】
【００４０】
次に、具体例の四つ目として実施例４を説明する。ここで説明する実施例４では、ダミーパターンを発生させるアルゴリズムとして、実施例１〜３で説明したアルゴリズムを単独で用いるのではなく、複数組み合わせたものを用いる。さらには、多層の配線構造に適したものであり、上層側から落ちてくる接続孔と配線が断線しないように、上層側から落ちてくる接続孔のところにダミーパターンが発生しないようにする点で、上述した実施例１〜３の場合と異なる。ただし、下の接続孔に直接接続孔が落ちてくる場合は良いものとする。
【００４１】
図２８は、実施例４における発生ルールに従ってダミーパターンを特定する手順を示したフローチャートである。ここでは、ｎ種類のダミーパターン配置アルゴリズムが予めインストールされている場合を例に挙げる。図例のように、ダミーパターンの特定にあたっては、ある一つの接続孔に着目して抽出し（Ｓ４０１）、その接続孔について、アルゴリズム１によりダミーパターン１が発生するか否かを判断し（Ｓ４０２）、発生する場合にはそのダミーパターン１が、抽出した接続孔の部分を除いた他の接続孔（同層、上の層を含む）と重なるか否かを判断し（Ｓ４０３）、重ならなければその接続孔に対してアルゴリズム１によるダミーパターン１を発生させることを決定する（Ｓ４０４）。また、他の接続孔と重なる場合には、続いて、アルゴリズム２によりダミーパターン２が発生するか否かを判断し（Ｓ４０５）、発生する場合にはそのダミーパターン２が、抽出した接続孔の部分を除いた他の接続孔（同層、上の層を含む）と重なるか否かを判断し（Ｓ４０６）、重ならなければその接続孔に対してアルゴリズム２によるダミーパターン２を発生させることを決定する（Ｓ４０７）。そして、このような処理を、アルゴリズムｎによるダミーパターンｎについてまで繰り返して行う（Ｓ４０８〜Ｓ４１１）。つまり、配線幅が小さくダミーパターンを配置する必要がない以外は、上層側から落ちてくる接続孔と重ならないダミーパターンが発生するまで順次計算を繰り返す。途中で、ダミーパターンが重なった場合は、一つにまとめ、ダミーパターンが同層で他の接続孔に重なる場合は、ダミーパターンは発生させず、次のアルゴリズムに移行する。なお、ｎ種類のアルゴリズムの適用順は、予め定められている優先順に従うものとする。
【００４２】
ところで、ある下層の配線に複数の接続孔が落ちてくる場合、それらの接続孔は同電位である。これらは、下の配線で電気的に接続しなくても、上の配線つながっていれば良い。例えば、図２９（ａ）に示すように、配線溝４１中の接続孔４２の上下左右に近接して接続孔４３が落ちてくる場合、接続孔４３は同電位である。また、図２９（ｂ）に示すように、配線溝４１中の接続孔４２の斜め四方に近接して接続孔４３が落ちてくる場合、接続孔４３は同電位である。接続孔４３は、上層で配線すれば良く、同電位の接続孔は二次元方向に近接して４個並べる必要はない。そこで、同電位の接続孔は、近接（最小ピッチから最小ピッチの２倍程度）して並べる場合は２個までと規定する。そうすれば、上層側から落ちてくる接続孔の並びから外して、必ずダミーパターンを配置できる。このルールは、対象となる接続孔の層に対しても同様である。
【００４３】
図３０は、２層目配線パターンと２層目接続孔パターン、３層目接続孔パターンの設計レイアウトの一具体例を示す図である。２層目配線は、最終的には２層目配線パターンと２層目接続孔パターンの論理和になる。その上に３層目接続孔パターンが落ちてくる。
図３１は、図３０の第２層目配線層にダミーパターンを発生させたときのものである。
【００４４】
このように、実施例４では、ｎ種類のアルゴリズムを適宜選択して適用し、幅が広い配線溝内で、配線端から離れた接続孔の近傍にダミーパターンを発生させる。したがって、多層の配線構造であっても、有機系の反射防止膜の高さを上げる効果によって、寸法精度良く接続孔パターンを形成することができる。
【００４５】
なお、上述した実施例１〜４では、本発明をデュアルダマシン配線構造の形成に適用した場合を例に挙げたが、本発明はこれに限定されるものではなく、他のリソグラフィ技術であっても同様に適用することが可能である。
【図面の簡単な説明】
【００４６】
【図１】ダミーパターンを配置したデュアルダマシン配線構造の一例を示す側断面図である。
【図２】図１において配線溝パターンおよびダミーパターンを形成したときの半導体基板を上面から見た平面図である。
【図３】ダミーパターンを配置したデュアルダマシン配線構造の他の例を示す側断面図である。
【図４】図３において配線溝パターンおよびダミーパターンを形成したときの半導体基板を上面から見た平面図である。
【図５】本発明に係るデュアルダマシンプロセスの一手順を示す側断面図（その１）である。（実施例１）
【図６】本発明に係るデュアルダマシンプロセスの一手順を示す側断面図（その２）である。（実施例１）
【図７】ダミーパターンを発生させる前提となる配線パターンの設計データの一部を示す説明図である。
【図８】図７における配線パターンのうちの一つを抜き出して示したものであり、実施例１におけるパラメータの定義を示す説明図である。
【図９】実施例１における発生ルールに従ってダミーパターンを特定する手順を示したフローチャートである。
【図１０】実施例１におけるダミーパターンの配置具体例を示す説明図である。
【図１１】本発明に係るデュアルダマシンプロセスの一手順を示す側断面図（その３）である。（実施例１）
【図１２】本発明に係るデュアルダマシンプロセスの一手順を示す側断面図（その４）である。（実施例１）
【図１３】実施例１における配線幅と下層膜高さとの関係を示す説明図である。
【図１４】本発明に係るデュアルダマシンプロセスの一手順を示す側断面図（その５）である。（実施例１）
【図１５】本発明に係るデュアルダマシンプロセスの一手順を示す側断面図（その６）である。（実施例１）
【図１６】本発明に係るデュアルダマシンプロセスの一手順を示す側断面図（その７）である。（実施例１）
【図１７】本発明に係るデュアルダマシンプロセスの一手順を示す側断面図（その８）である。（実施例１）
【図１８】本発明に係る半デュアルダマシンプロセスの一手順を示す側断面図（その９）である。（実施例１）
【図１９】本発明に係るデュアルダマシンプロセスの一手順を示す側断面図（その１０）である。（実施例１）
【図２０】本発明に係るデュアルダマシンプロセスの一手順を示す側断面図（その１１）である。（実施例１）
【図２１】ダミーパターンと接続孔パターンとの位置関係を示す説明図である。（実施例１）
【図２２】図７における配線パターンのうちの一つを抜き出して示したものであり、実施例２におけるパラメータの定義を示す説明図である。
【図２３】実施例２における発生ルールに従ってダミーパターンを特定する手順を示したフローチャートである。
【図２４】実施例２におけるダミーパターンの配置具体例を示す説明図である。
【図２５】図７における配線パターンのうちの一つを抜き出して示したものであり、実施例３におけるパラメータの定義を示す説明図である。
【図２６】実施例３における発生ルールに従ってダミーパターンを特定する手順を示したフローチャートである。
【図２７】実施例３におけるダミーパターンの配置具体例を示す説明図である。
【図２８】実施例４における発生ルールに従ってダミーパターンを特定する手順を示したフローチャートである。
【図２９】各層の接続孔位置の例を示す説明図である。（実施例４）
【図３０】２層目配線パターンと２層目接続孔パターン、３層目接続孔パターンの設計レイアウトの一具体例を示す図である。（実施例４）
【図３１】図３０の第２層目配線層にダミーパターンを発生させたときの設計レイアウトの一具体例を示す図である。（実施例４）
【図３２】従来のデュアルダマシンプロセスの一手順を示す側断面図である。
【図３３】従来におけるデュアルダマシン配線構造の一例を示す側断面図（その１）である。
【図３４】従来におけるデュアルダマシン配線構造の一例を示す側断面図（その２）である。
【図３５】従来における配線幅と下層膜高さとの関係を示す説明図である。
【符号の説明】
【００４７】
１３…ハードマスク膜、１４…配線溝、１５…レジスト膜、１６…接続孔、１９…下層膜、２０…ダミーパターン
【図１】
2005045084.tif 000003
【図２】
2005045084.tif 000004
【図３】
2005045084.tif 000005
【図４】
2005045084.tif 000006
【図５】
2005045084.tif 000007
【図６】
2005045084.tif 000008
【図７】
2005045084.tif 000009
【図８】
2005045084.tif 000010
【図９】
2005045084.tif 000011
【図１０】
2005045084.tif 000012
【図１１】
2005045084.tif 000013
【図１２】
2005045084.tif 000014
【図１３】
2005045084.tif 000015
【図１４】
2005045084.tif 000016
【図１５】
2005045084.tif 000017
【図１６】
2005045084.tif 000018
【図１７】
2005045084.tif 000019
【図１８】
2005045084.tif 000020
【図１９】
2005045084.tif 000021
【図２０】
2005045084.tif 000022
【図２１】
2005045084.tif 000023
【図２２】
2005045084.tif 000024
【図２３】
2005045084.tif 000025
【図２４】
2005045084.tif 000026
【図２５】
2005045084.tif 000027
【図２６】
2005045084.tif 000028
【図２７】
2005045084.tif 000029
【図２８】
2005045084.tif 000030
【図２９】
2005045084.tif 000031
【図３０】
2005045084.tif 000032
【図３１】
2005045084.tif 000033
【図３２】
2005045084.tif 000034
【図３３】
2005045084.tif 000035
【図３４】
2005045084.tif 000036
【図３５】
2005045084.tif 000037