(57)【要約】  【課題】  Ａ／Ｄ変換出力データの非直線性を、温度変化を考慮する必要なく低コストで直線補正することを目的とする。  【解決手段】  まず、所定の基準電圧ｖ０，ｖ１，ｖ２をそれぞれＡ／Ｄ変換して対応するデジタルデータｄ０，ｄ１，ｄ２を得る。一方、ｙ１／ｙ２＝（ｖ１−ｖ０）／（ｖ２−ｖ０）＝１／２を満たす任意の基準デジタル値ｙ１，ｙ２を予め設定しておく。更に、ｘ１＝ｄ１−ｄ０，ｘ２＝ｄ２−ｄ０の各演算によりｘ１，ｘ２を得る。そして、ｘｙ座標における点Ｄ（ｘ１，ｙ１），Ｅ（ｘ２，ｙ２）及び原点を通る２次曲線（２次関数式ｙ＝ｆ（ｘ））を、直線補正式として設定する。このようにして得られた直線補正式によって、Ａ／Ｄ変換回路からの非直線性を有するデータｄｓからｄ０を減じたシフト値ｘを補正することにより、ｄｓに対する直線補正値ｙが得られる。  【選択図】  図５
2005045538.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をデジタルデータに変換するＡ／Ｄ変換回路において、該Ａ／Ｄ変換回路から出力されるデジタルデータの非直線性を補正する方法であって、
（イ）前記Ａ／Ｄ変換回路にてＡ／Ｄ変換可能なｎ＋１個（但し、ｎ≧２）の基準アナログ信号Ｖｉ（ｉ＝０，１，２，・・・，ｎ）（但し、Ｖ０＜Ｖ１＜Ｖ２＜・・・＜Ｖｎ）を設定すると共に、該各基準アナログ信号Ｖｉとの間で次式（１）の関係を有するｎ個の基準デジタル値ｙｊ（ｊ＝１，２，・・・，ｎ）を設定し、
【数１】
2005045538.tif 000009
（ロ）前記各基準アナログ信号Ｖｉをそれぞれ前記Ａ／Ｄ変換回路でＡ／Ｄ変換することにより、対応する前記デジタルデータｄｉ（ｉ＝０，１，２，・・・，ｎ）を得て、このうちｄ０を除く各デジタルデータｄｉを、次式（２）によりそれぞれシフト値ｘｊ（ｊ＝１，２，・・・，ｎ）に変換し、
ｘｊ＝ｄｉ−ｄ０・・・（２）  （但し、ｉ＝ｊ）
（ハ）ｘｙ座標上におけるｎ個の座標点（前記ｘｊ，前記ｙｊ）及び原点を通るｎ次曲線を表すｎ次関数式ｙ＝ｆ（ｘ）を、直線補正式として設定し、
（ニ）任意のアナログ信号を前記Ａ／Ｄ変換回路にてＡ／Ｄ変換して得られたデジタルデータｄに対し、該デジタルデータｄから前記ｄ０を減じたシフト値を前記直線補正式の変数ｘとして該直線補正式に代入することにより、前記デジタルデータｄの非直線性が補正された補正デジタル値ｙを得る
ことを特徴とするＡ／Ｄ変換出力データの非直線性補正方法。
【請求項２】
前記ｎ＝２であることを特徴とする請求項１記載のＡ／Ｄ変換出力データの非直線性補正方法。
【請求項３】
請求項１に記載の非直線性補正方法を実現するために前記Ａ／Ｄ変換回路に設けられる非直線性補正装置であって、
前記各基準アナログ信号Ｖｉを生成する基準アナログ信号生成手段と、
前記各基準デジタル値ｙｊが設定された基準デジタル値設定手段と、
前記基準アナログ信号生成手段により生成された各基準アナログ信号Ｖｉを前記Ａ／Ｄ変換回路へ順次入力する基準信号入力手段と、
該基準信号入力手段により前記Ａ／Ｄ変換回路に入力された各基準アナログ信号Ｖｉに対する前記各デジタルデータｄｉ、及び、前記各基準デジタル値ｙｊに基づいて、前記直線補正式を設定する補正式設定手段と、
該補正式設定手段により設定された直線補正式に従って、外部から入力される任意のアナログ信号に対する前記デジタルデータｄを前記補正デジタル値ｙに補正する補正演算手段と、
を備えたことを特徴とする非直線性補正装置。
【請求項４】
前記基準アナログ信号生成手段は、
生成する前記基準アナログ信号Ｖｉの最大値Ｖｎ以上の基準定電圧Ｖｒを生成する定電圧生成手段と、
前記基準定電圧Ｖｒを分圧することにより前記各基準アナログ信号Ｖｉを生成する分圧手段と、を備え、
該分圧手段は、前記各基準アナログ信号Ｖｉの比率Ｖ０：Ｖ１：Ｖ２：・・・：Ｖｎが周囲温度の変化に拘わらず一定となるよう構成されている
ことを特徴とする請求項３記載の非直線性補正装置。
【請求項５】
前記基準アナログ信号生成手段は、前記各基準アナログ信号Ｖｉとして３つの基準アナログ信号Ｖ０，Ｖ１，Ｖ２を生成し、
前記基準デジタル値設定手段には、２つの前記基準デジタル値ｙ１，ｙ２が設定され、
前記補正式設定手段は、前記各基準アナログ信号Ｖ０，Ｖ１，Ｖ２に対する前記デジタルデータｄ０，ｄ１，ｄ２、及び、前記各基準デジタル値ｙ１，ｙ２に基づいて、次式（３）で表される前記直線補正式を設定する
【数２】
2005045538.tif 000010
ことを特徴とする請求項３又は４記載の非直線性補正装置。
【請求項６】
前記Ａ／Ｄ変換回路は、
入力信号を反転し且つ反転動作時間が電源電圧により変化する反転回路が複数個リング状に連結されると共に、該反転回路の一つが反転動作を外部から制御可能な起動用反転回路として構成され、該起動用反転回路の動作開始に伴いパルス信号を周回させるパルス周回回路と、
該パルス周回回路内の各反転回路の電源ラインに接続され、前記アナログ信号を該各反転回路の電源電圧として印加するアナログ信号入力端子と、
前記パルス周回回路内での前記パルス信号の周回回数をカウントし、該カウント結果を二進数デジタルデータとして出力するカウンタと、
前記起動用反転回路を動作させて前記パルス周回回路の周回動作を起動させる制御手段と、
前記カウンタからの二進数デジタルデータをＡ／Ｄ変換結果の一部として出力するデータ出力ラインと、
により構成されたものであることを特徴とする請求項３〜５いずれかに記載の非直線性補正装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をＡ／Ｄ変換回路でＡ／Ｄ変換することにより得られるＡ／Ｄ変換出力データの非直線性を直線補正する方法及びその装置に関する。
【背景技術】
【０００２】
従来より、アナログ回路部分を持たない高分解能のＡ／Ｄ変換回路として、反転回路をリング状に接続してなるリングゲート遅延回路を備え、各反転回路の反転動作時間がその電源電圧に応じて変化することを利用したものが知られている（例えば、特許文献１参照。）。
【０００３】
上記特許文献１に開示されたＡ／Ｄ変換回路（以下「時間Ａ／Ｄ変換回路」という）は、本願出願人が提案したものであり、その概略構成を図８に示す。図８に示す如く、時間Ａ／Ｄ変換回路１００は、入力パルスＰＡ，ＰＢの位相差を符号化するパルス位相差符号化回路１０１と、パルス信号ＰＡ，ＰＢを発生する制御回路１０２とから構成されている。このうちパルス位相差符号化回路１０１は、一方の入力端にパルス信号ＰＡを受けて動作する起動用反転回路としての１個の否定論理積回路ＮＡＮＤと反転回路としての多数のインバータＩＮＶとをリング状に連結してなるリングゲート遅延回路１１０と、リングゲート遅延回路１１０内の否定論理積回路ＮＡＮＤの前段に設けられたインバータＩＮＶの出力レベルの反転回数からリングゲート遅延回路１１０内でのパルス信号の周回回数をカウントして二進数のデジタルデータを発生するカウンタ１１２と、カウンタ１１２から出力されるデジタルデータをラッチするラッチ回路１１４と、リングゲート遅延回路１１０を構成する各反転回路（即ち否定論理積回路ＮＡＮＤ及びインバータＩＮＶ）の出力を取り込み、その出力レベルからリングゲート遅延回路１１０内を周回中のパルス信号を抽出して、その位置を表す信号を発生するパルスセレクタ１１６と、パルスセレクタ１１６からの出力信号に対応したデジタルデータを発生するエンコーダ１１８と、ラッチ回路１１４からのデジタルデータを上位ビット，エンコーダ１１８からのデジタルデータを下位ビットとして入力することによりパルス信号ＰＡ，ＰＢの位相差を表す二進数のデジタルデータｄを生成する信号処理回路１１９と、信号処理回路１１９にて生成されたデジタルデータｄを外部に出力するデータ出力ライン１２０とにより構成されている。なおラッチ回路１１４及びパルスセレクタ１１６は、制御回路１０２から出力されるパルス信号ＰＢを受けて動作する。
【０００４】
このように構成されたパルス位相差符号化回路１０１において、リングゲート遅延回路１１０は、制御回路１０２から出力されるパルス信号ＰＡがHighレベルになると、パルス信号の周回動作を開始し、パルス信号ＰＡがHighレベルである間パルス信号を周回させる。またその周回回数は、カウンタ１１２によりカウントされ、制御回路１０２から出力されるパルス信号ＰＢがHighレベルとなった時点で、そのカウント結果がラッチ回路１１４にラッチされる。
【０００５】
一方、制御回路１０２から出力されるパルス信号ＰＢがHighレベルになると、パルスセレクタ１１６が、リングゲート遅延回路１１０内でのパルス信号の周回位置を検出し、エンコーダ１１８がその周回位置に対応したデジタルデータを発生する。すると信号処理回路１１９が、エンコーダ１１８からのデジタルデータとラッチ回路１１４にラッチされたデジタルデータとから、パルス信号ＰＡの立上がりからパルス信号ＰＢの立上がりまでの時間Ｔｃに対応した二進数のデジタルデータｄを生成し、データ出力ライン１２０を介して外部に出力する。
【０００６】
また、リングゲート遅延回路１１０内の各反転回路（即ち否定論理積回路ＮＡＮＤ及びインバータＩＮＶ）に電源供給を行なうための電源ライン１１０ａには、Ａ／Ｄ変換すべきアナログ信号（電圧信号）Ｖinの入力端子１０１ａが接続されており、各反転回路にはアナログ信号Ｖinが電源電圧として印加される。
【０００７】
各反転回路における反転動作時間（つまりパルス信号の遅延時間）は、電源電圧により変化するため、データ出力ライン１２０から出力されるデジタルデータｄは、アナログ信号Ｖinの電圧レベルに応じて変化し、上記時間Ｔｃを一定にすれば、アナログ信号Ｖinに対応したデジタルデータが得られることとなる。そこで、この時間Ａ／Ｄ変換回路１００では、制御回路１０２を、パルス信号ＰＡの立上がりからパルス信号ＰＢの立上がりまでの時間Ｔｃが常に一定になるように構成している。
【０００８】
その結果、時間Ａ／Ｄ変換回路１００によれば、アナログ信号Ｖinに対応したデジタルデータｄがパルス位相差符号化回路１０１から出力されることとなり、しかもそのＡ／Ｄ変換動作は、制御回路１０２のパルス信号ＰＡ，ＰＢの出力周期に対応して周期的に実行されるため、デジタルデータｄは、アナログ信号Ｖinの変化に対応して周期的に変化することとなる。
【０００９】
ところで、上記のように構成された時間Ａ／Ｄ変換回路１００では、アナログ信号Ｖinに対するデジタルデータｄの特性が、図６に示すように非直線性を有している。このようにＡ／Ｄ変換出力データ（デジタルデータｄ）がアナログ信号Ｖinの変化に対してリニアに変化しないのは、リングゲート遅延回路１１０を構成している否定論理積回路ＮＡＮＤやインバータＩＮＶの遅延時間が電源電圧の変化に対して比例的に変化しないためである。
【００１０】
また、上記構成の時間Ａ／Ｄ変換回路１００では、通常、リングゲート遅延回路１１０以外の他の回路にも、即ちパルス位相差符号化回路１０１全体に、駆動電圧としてアナログ信号Ｖinを印加して動作させるようにしているため、リングゲート遅延回路１１０以外の他の回路での動作に基づく遅延時間もアナログ信号Ｖinの影響を受けて変動する。そして、これらの遅延時間も、電源電圧であるアナログ信号Ｖinの変化に対して比例的に変化しない。
【００１１】
そのため、時間Ａ／Ｄ変換回路１００において、アナログ信号Ｖinに対するデジタルデータｄの特性（以下「Ａ／Ｄ変換出力特性」ともいう）は、比較的大きな非直線性を有することになる。このように非直線性を有する時間Ａ／Ｄ変換回路１００では、例えば精度のある直線性が要求されるセンシング機器等では問題となり、こういったセンシング機器や計測器等におけるＡ／Ｄ変換回路として使用することは困難である。
【００１２】
そこで、Ａ／Ｄ変換出力特性の非直線性を直線補正する方法として、例えば上記特許文献１には、補正用のデータを格納したＲＯＭを用意し、Ａ／Ｄ変換出力データに対して１対１の補正値を割り当てることにより直線補正する方法が開示されている。
【００１３】
また例えば、既述のようにパルス位相差符号化回路１０１全体に駆動電圧としてアナログ信号Ｖinを印加して動作させる電源供給方法に対し、リングゲート遅延回路１１０以外の他の回路をアナログ信号Ｖinとは別の一定電圧で駆動することにより、非直線性誤差を低減する補正方法も提案されている（例えば、特許文献２参照。）。
【特許文献１】特開平５−２５９９０７号公報
【特許文献２】特開２００２−１１８４６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記特許文献２で提案された補正方法は、リングゲート遅延回路１１０以外の駆動電圧としてＡ／Ｄ変換対象のアナログ信号Ｖinを印加していたことに起因する非直線性誤差が無くなるため、ある程度は非直線性誤差を低減できるものの、リングゲート遅延回路１１０内でのパルス遅延時間が電源電圧に比例しないことに起因する非直線性誤差は残ったままである。そのため、高精度のＡ／Ｄ変換が実現できないという問題がある。
【００１５】
また、上記特許文献１に開示された直線補正方法は、理論的には非直線性誤差をほぼ完全に直線補正できるものの、そのためには大容量のＲＯＭを用意して膨大な量の補正値を格納する必要がある。しかも、Ａ／Ｄ変換出力特性は、温度変化によっても変動する特性を有している。即ち、リングゲート遅延回路１１０を構成している各反転回路の遅延時間は、電源電圧としてのアナログ信号Ｖinだけでなく、温度によっても変化する。そのため、Ａ／Ｄ変換出力特性の非直線性も温度によって変化するのである。
【００１６】
これに対処するためには、例えば温度計測回路を別途備えると共に、温度に応じた補正値を補正用ＲＯＭに格納しておくことにより、温度特性を考慮した補正を行うことが考えられる。しかし、このような方法だと、想定される温度範囲内における複数の温度毎に補正値を用意する必要があり、さらなるＲＯＭの増大や回路構成の複雑化を招き、コストアップの要因となって現実的ではない。
【００１７】
また、時間Ａ／Ｄ変換回路１００に限らずアナログ回路を有する一般的なＡ／Ｄ変換回路（例えば二重積分型など）においても、Ａ／Ｄ変換出力データには非直線性誤差が含まれているのが一般的であり、しかも、周囲温度の変化によって出力値が変化してしまういわゆる温度ドリフトも生じる。そのため、一般的なＡ／Ｄ変換回路の非直線性を補正する方法として、上記の補正用ＲＯＭを用いた方法を適用しようとしても、やはり同様の問題（ＲＯＭ増大等によるコストアップ）が生じてしまい、現実的ではない。
【００１８】
本発明は上記課題に鑑みなされたものであり、Ａ／Ｄ変換出力データの非直線性を、温度変化を考慮する必要なく低コストで直線補正することを目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するためになされた請求項１記載の発明は、アナログ信号をデジタルデータに変換するＡ／Ｄ変換回路において、該Ａ／Ｄ変換回路から出力されるデジタルデータの非直線性を補正する方法であって、該Ａ／Ｄ変換回路にてＡ／Ｄ変換可能なｎ＋１個（但し、ｎ≧２）の基準アナログ信号Ｖｉ（ｉ＝０，１，２，・・・，ｎ）（但し、Ｖ０＜Ｖ１＜Ｖ２＜・・・＜Ｖｎ）を設定すると共に、該各基準アナログ信号Ｖｉとの間で式（１）の関係を有するｎ個の基準デジタル値ｙｊ（ｊ＝１，２，・・・，ｎ）を設定する。
【００２０】
【数３】
2005045538.tif 000003
【００２１】
そして、各基準アナログ信号Ｖｉをそれぞれ上記Ａ／Ｄ変換回路でＡ／Ｄ変換することにより、それぞれ対応するデジタルデータｄｉ（ｉ＝０，１，２，・・・，ｎ）を得て、このうちｄ０を除く各デジタルデータｄｉを、式（２）によりそれぞれシフト値ｘｊ（ｊ＝１，２，・・・，ｎ）に変換する。
【００２２】
ｘｊ＝ｄｉ−ｄ０・・・（２）  （但し、ｉ＝ｊ）
そして、ｘｙ座標上におけるｎ個の座標点（ｘｊ，ｙｊ）及び原点を通るｎ次曲線を表すｎ次関数式ｙ＝ｆ（ｘ）を、直線補正式として設定する。
【００２３】
直線補正式を設定したら、その直線補正式に基づいてＡ／Ｄ変換後のデジタルデータの補正を行う。具体的には、任意のアナログ信号（Ａ／Ｄ変換対象のアナログ信号）をＡ／Ｄ変換回路にてＡ／Ｄ変換して得られたデジタルデータｄに対し、該デジタルデータｄから上記ｄ０（基準アナログ信号Ｖ０のＡ／Ｄ変換結果）を減じたシフト値を上記直線補正式の変数ｘとして該直線補正式に代入することにより、デジタルデータｄの非直線性が補正された補正デジタル値ｙを得る。
【００２４】
上記方法によってＡ／Ｄ変換出力データ（デジタルデータ）の非直線性が補正されることについて、図６及び図７に基づいてより具体的に説明する。例えば図６に示すようなＡ／Ｄ変換出力特性を有するＡ／Ｄ変換回路の非直線性を補正する場合、各基準アナログ信号Ｖ０，Ｖ１，Ｖ２，・・・，Ｖｎに対し、これらをそのＡ／Ｄ変換回路で実際にＡ／Ｄ変換してデジタルデータｄ０，ｄ１，ｄ２，・・・，ｄｎを得る。これらのデジタルデータは、そのときの周囲環境（温度等）に応じたデータである。一方、Ｖ０を除く各基準アナログ信号Ｖ１，Ｖ２，・・・，ＶｎとＶ０の差の比率（つまり式（１）の右辺）と同じ比率となるような基準デジタル値ｙ１，ｙ２，・・・，ｙｎを設定する（図７参照）。
【００２５】
そして、式（２）によって各デジタル値ｄ１，ｄ２，・・・，ｄｎからｄ０を減じることにより、それぞれ対応するシフト値ｘ１，ｘ２，・・・，ｘｎに変換する。そして、図７に示すように、各シフト値ｘ１，ｘ２，・・・，ｘｎを横軸（ｘ軸）、各基準デジタル値ｙ１，ｙ２，・・・，ｙｎを縦軸（ｙ軸）とするｘｙ座標上において、各座標（ｘ１，ｙ１），（ｘ２，ｙ２），・・・，（ｘｎ，ｙｎ）及び原点を通るｎ次曲線を表すｎ次関数式ｙ＝ｆ（ｘ）を直線補正式とする。
【００２６】
この直線補正式ｙ＝ｆ（ｘ）で表されるｎ次曲線は、図６における実際のＡ／Ｄ変換出力特性を各点（Ｖｉ，ｄｉ）を通るｎ次曲線に近似し、このｎ次曲線上の点Ａ（Ｖ０，ｄ０）を原点移動した後、縦軸と横軸を入れ替えた結果得られるものであり、図６のＡ／Ｄ変換出力特性の近似曲線（ｎ次曲線）の形状と、図７の直線補正式を表すｎ次曲線とは相似している。
【００２７】
つまり、各アナログ信号Ｖｉに対するＡ／Ｄ変換結果である各デジタルデータｄｉは、図６に示すように各アナログ信号Ｖｉに比例しない非直線性を有するものであるが、図７に示す直線補正式ｙ＝ｆ（ｘ）は、その非直線性を有するアナログ信号Ｖｉ（正確にはシフト値）を各基準デジタル値ｙｉに変換するものであってしかもその各基準デジタル値ｙｉは各アナログ信号Ｖｉとの間で式（１）の関係を有している。そのため、図６に示すように任意のアナログ信号ＶをＡ／Ｄ変換して得られるデジタルデータｄ（非直線性誤差あり）に対し、図７に示すように、これをシフトしたシフト値ｘ（＝ｄ−ｄ０）を直線補正式ｙ＝ｆ（ｘ）で補正演算することで、非直線性が補正（直線補正）された補正デジタル値ｙが得られるのである。
【００２８】
ｎ個の座標点（ｘｊ，ｙｊ）及び原点を通るｎ次関数式を設定する方法としては、例えば最小二乗法やラグランジュの補間公式などの周知の方法でｎ次関数式を導出することができ、これを直線補正式として設定すればよい。
【００２９】
従って、請求項１の非直線性補正方法によれば、ｎ＋１個の基準アナログ信号Ｖｉについて実際にＡ／Ｄ変換回路でＡ／Ｄ変換を行い、その結果に基づいて直線補正式を設定して、その直線補正式に基づいてデジタルデータの補正を行うようにしているため、温度変化等の周囲環境変化によらず、その時々の温度変化に応じた適切な直線補正式によって高精度に直線補正することが可能となる。しかも、単に直線補正式を用いた演算による補正であるため、従来技術のように補正用ＲＯＭに補正値を格納しておくといったやり方に比べて低コストで補正を実現できる。
【００３０】
ここで、基準アナログ信号の個数は３個以上であれば任意に決めることができるが、例えば図８に示した時間Ａ／Ｄ変換回路１００のＡ／Ｄ変換出力特性は、２次曲線でよく近似できる。また、一般的なＡ／Ｄ変換回路である二重積分型などにおいても、そのＡ／Ｄ変換出力特性を２次曲線でよく近似できる場合が多い。
【００３１】
そこで、上記直線補正式は、例えば請求項２に記載のように２次関数式とするようにしてもよい。つまり、請求項１におけるｎを２にするのであり、この場合、基準アナログ信号はＶ０，Ｖ１，Ｖ２の３個で基準デジタル値ｙｊはｙ１，ｙ２の２個となる。そして、各基準アナログ信号ＶｉをそれぞれＡ／Ｄ変換したデジタルデータｄ０，ｄ１，ｄ２に基づいて式（２）によりシフト値ｘ１，ｘ２を演算し、座標点（ｘ１，ｙ１），（ｘ２，ｙ２）及び原点を通る２次曲線（２次関数式）を設定する。
【００３２】
このように、直線補正式を２次関数式とすれば、直線補正の精度を維持しつつ、直線補正を実現するための演算処理・回路構成等を簡易的にすることができ、周囲温度の変化に影響されない高精度の補正をより低コストで実現することが可能となる。
【００３３】
次に、請求項３記載の発明は、請求項１に記載の非直線性補正方法を実現するために上記Ａ／Ｄ変換回路に設けられる非直線性補正装置であって、各基準アナログ信号Ｖｉを生成する基準アナログ信号生成手段と、各基準デジタル値ｙｊが設定された基準デジタル値設定手段と、基準アナログ信号生成手段により生成された各基準アナログ信号ＶｉをＡ／Ｄ変換回路へ順次入力する基準信号入力手段と、該基準信号入力手段によりＡ／Ｄ変換回路に入力された各基準アナログ信号Ｖｉに対する各デジタルデータｄｉ及び各基準デジタル値ｙｊに基づいて直線補正式を設定する補正式設定手段と、その補正式設定手段により設定された直線補正式に従って、外部から入力される任意のアナログ信号に対するデジタルデータｄを補正デジタル値ｙに補正する補正演算手段と、を備えたものである。
【００３４】
補正式設定手段は、より具体的には、各デジタルデータｄｉを上記式（２）で変換（ｄ０だけシフト）して、その変換後の各シフト値ｘｊと各基準デジタル値ｙｊに基づいて直線補正式を設定する。また、補正演算手段は、より具体的には、Ａ／Ｄ変換対象としての外部からのアナログ信号に対するデジタルデータｄを直線補正するにあたり、このデジタルデータｄからｄ０を減じたシフト値を直線補正式に代入して演算することにより、補正デジタル値ｙを得ることになる。
【００３５】
従って、上記構成の非直線性補正装置によれば、請求項１に記載の非直線補正方法を用いてＡ／Ｄ変換出力データ（デジタルデータ）を直線補正することができるため、請求項１と同様の効果が得られる。
【００３６】
ここで、基準アナログ信号生成手段は、各基準アナログ信号Ｖｉを確実に生成できる限り種々の構成にて実現できるが、例えば請求項４に記載のように、生成する基準アナログ信号Ｖｉの最大値Ｖｎ以上の基準定電圧Ｖｒを生成する定電圧生成手段と、その基準定電圧Ｖｒを分圧することにより各基準アナログ信号Ｖｉを生成する分圧手段とにより構成し、且つ、該分圧手段を、各基準アナログ信号Ｖｉの比率Ｖ０：Ｖ１：Ｖ２：・・・：Ｖｎが周囲温度の変化に拘わらず一定となるよう構成するとよい。
【００３７】
即ち、例えば分圧手段を複数の抵抗で構成した場合、一般に温度が変化すると抵抗値も変化するため、各基準アナログ信号Ｖｉの比率Ｖ０：Ｖ１：Ｖ２：・・・：Ｖｎも温度に応じて変化してしまうおそれがある。そして、この比率が変化してしまっても基準デジタル値ｙｊ相互間の比率（つまり式（１）の左辺）は不変であるため、結果として直線補正式がその時の実際の温度に対応しない不正確なものとなってしまう。
【００３８】
そのため、周囲温度が変化しても上記比率は一定となるように分圧手段を構成するのである。具体的には、例えば抵抗分圧による構成の場合、基準定電圧Ｖｒを各基準アナログ信号に分圧するための各抵抗をいずれも抵抗温度係数の等しいものにすることで実現できる。
【００３９】
基準アナログ信号生成手段をこのように構成すれば、基準定電圧Ｖｒを分圧するだけの簡単な構成で各基準アナログ信号Ｖｉを生成できる。しかも、周囲温度が変化しても各基準アナログ信号Ｖｉの比率Ｖ０：Ｖ１：Ｖ２：・・・：Ｖｎは一定であるため、周囲温度に関係なく常に精度の高い補正が可能となる。
【００４０】
そして、本発明（請求項３，４）の非直線性補正装置においても、例えば請求項５に記載のように、３つの基準アナログ信号を元に２次の直線補正式を設定して直線補正するよう構成するとよい。
【００４１】
即ち、請求項５記載の非直線性補正装置は、基準アナログ信号生成手段が各基準アナログ信号Ｖｉとして３つの基準アナログ信号Ｖ０，Ｖ１，Ｖ２を生成し、基準デジタル値設定手段には２つの基準デジタル値ｙ１，ｙ２が設定され、補正式設定手段が、各基準アナログ信号Ｖ０，Ｖ１，Ｖ２に対するデジタルデータｄ０，ｄ１，ｄ２及び各基準デジタル値ｙ１，ｙ２に基づいて、次式（３）で表される直線補正式を設定するよう構成されたものである。
【００４２】
【数４】
2005045538.tif 000004
【００４３】
上記式（３）は、座標点（ｘ１，ｙ１），（ｘ２，ｙ２）及び原点を通る２次関数式を導出するためのごく一般的な数式演算により得られる式であるため、ここではその導出過程についての説明は省略する。上記構成の非直線性補正装置によれば、請求項２に記載の非直線性補正方法を実現でき、請求項２と同様の効果が得られる。
【００４４】
尚、上記の直線補正式（３）は、上記の表記方式以外にも、例えば変数ｘを含む項とそれ以外の定数項とに分けた表記方式とすることもできるなど、通常の式変形の方法によって各種の表記が可能であり、結果として上記式（３）に相当する演算が行われる限り、式の具体的な表記方式は限定されない。
【００４５】
本発明の非直線性補正装置（請求項３〜５）は、あらゆる構成・種類のＡ／Ｄ変換回路に対し、そのＡ／Ｄ変換出力データの非直線性を直線補正するために適用可能であるが、既述の通り、図８に例示した時間Ａ／Ｄ変換回路１００は、その構成上、非直線性が他の一般的なＡ／Ｄ変換回路より大きい。そこで、請求項３〜５いずれかに記載の非直線性補正装置は、例えば請求項６に記載のように構成してもよい。
【００４６】
即ち、請求項６に記載の非直線性補正装置は、入力信号を反転し且つ反転動作時間が電源電圧により変化する反転回路が複数個リング状に連結されると共に、該反転回路の一つが反転動作を外部から制御可能な起動用反転回路として構成され、該起動用反転回路の動作開始に伴いパルス信号を周回させるパルス周回回路と、該パルス周回回路内の各反転回路の電源ラインに接続され、上記アナログ信号を該各反転回路の電源電圧として印加するアナログ信号入力端子と、パルス周回回路内でのパルス信号の周回回数をカウントし、該カウント結果を二進数デジタルデータとして出力するカウンタと、起動用反転回路を動作させてパルス周回回路の周回動作を起動させる制御手段と、カウンタからの二進数デジタルデータをＡ／Ｄ変換結果の一部として出力するデータ出力ラインと、により構成されたＡ／Ｄ変換回路に対して、その非直線性を補正するために設けられるものである。
【００４７】
上記構成のＡ／Ｄ変換回路の非直線性を補正するよう構成された非直線性補正装置によれば、例えば図８で示した時間Ａ／Ｄ変換回路１００のような非直線性が比較的大きいＡ／Ｄ変換回路に対してもその非直線性を精度よく補正できるため、より効果的である。
【発明を実施するための最良の形態】
【００４８】
以下に、本発明の好適な実施形態を図面に基づいて説明する。図１は、本実施形態のＡ／Ｄ変換装置の概略構成を示す説明図である。本実施形態のＡ／Ｄ変換装置１は、図示は省略するものの、例えば半導体式赤外線センサや半導体式圧力センサなどの各種物理量を検出する半導体センサ素子からの信号（被計測信号Ｖｓ）をＡ／Ｄ変換するためのものであり、一つの信号処理ＩＣ（図示略）内に構成されている。
【００４９】
そして、図１に示す如く、３つの基準電圧ｖ０，ｖ１，ｖ２を生成する基準電圧生成回路２と、各基準電圧ｖ０，ｖ１，ｖ２及び半導体センサ素子からの被計測信号Ｖｓのうちいずれか一つを選択して出力するアナログマルチプレクサ４と、アナログマルチプレクサ４から時間Ａ／Ｄ変換回路８側を高インピーダンスにするインピーダンス変換のためのバッファアンプ（増幅度は１）６と、アナログマルチプレクサ４からバッファアンプ６を介して入力された入力電圧Ｖｉｎ（ｖ０，ｖ１，ｖ２，Ｖｓのいずれか）をＡ／Ｄ変換する時間Ａ／Ｄ変換回路８と、時間Ａ／Ｄ変換回路８からのデジタルデータｄが有する非直線性（非直線性誤差）を直線補正してその補正後の直線補正値ｙを当該Ａ／Ｄ変換装置１からのＡ／Ｄ変換出力データとして外部に出力する演算回路１０と、により構成される。
【００５０】
基準電圧生成回路２は、４つの抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４が図示の如く直列接続され、抵抗Ｒ１の一端に定電圧Ｖｃｃを印加することにより、各抵抗の接続点から定電圧Ｖｃｃの分圧値を取り出せるよう構成されたものである。
【００５１】
即ち、抵抗Ｒ１と抵抗Ｒ２の接続点電圧はｖ２、抵抗Ｒ２と抵抗Ｒ３の接続点電圧はｖ１、抵抗Ｒ３と抵抗Ｒ４の接続点電圧はｖ０であり、これら３つの電圧ｖ０，ｖ１，ｖ２を後述する補正式設定のための基準電圧としてアナログマルチプレクサ４に入力している。尚、定電圧Ｖｃｃは、図示しない定電圧回路（定電圧生成手段）により生成される。
【００５２】
このうち、抵抗Ｒ２と抵抗Ｒ３は抵抗温度係数が等しいため、周囲温度の変化に対する抵抗値の変化率ΔＲも同じである。従って、周囲温度の変化によらず、（ｖ１−ｖ０）：（ｖ２−ｖ０）は常に一定の比率である。しかも、本実施形態では抵抗Ｒ２と抵抗Ｒ３の抵抗値も等しいため、上記比率は１：２となる。
【００５３】
アナログマルチプレクサ４は、制御回路１２からのＳＷ切替信号に従って３つの基準電圧ｖ０，ｖ１，ｖ２及び被計測信号Ｖｓのうちいずれか一つを選択するものであり、複数のアナログスイッチにより構成されている。
【００５４】
時間Ａ／Ｄ変換回路８は、制御回路１２からのパルス信号ＰＡ，ＰＢの位相差を符号化するパルス位相差符号化回路１０１と、上記パルス信号ＰＡ，ＰＢを生成すると共に、アナログマルチプレクサ４へのＳＷ切換信号の出力及び後述する演算回路１０の動作を制御する各種制御信号の出力を行う制御回路１２と、により構成される。
【００５５】
このうち、パルス位相差符号化回路１０１は、図８で説明した時間Ａ／Ｄ変換回路１００を構成するパルス位相差符号化回路１０１と全く同じものである。そのため、このパルス位相差符号化回路１０１についてはその詳細説明を省略する。そして、制御回路１２からのパルス信号ＰＡ，ＰＢについても、図８の時間Ａ／Ｄ変換回路１００を構成する制御回路１０２から出力されるパルス信号ＰＡ，ＰＢと全く同じである。
【００５６】
次に、演算回路１０の内部構成について、図２に基づいて説明する。図２に示す如く、演算回路１０は、時間Ａ／Ｄ変換回路８からのＡ／Ｄ変換値（デジタルデータ）ｄの入力及び補正演算後の直線補正値ｙを外部に出力するための入出力バッファ２１と、時間Ａ／Ｄ変換回路８からの各種デジタルデータや当該演算回路１０内での演算の過程で生じる各種データを格納する汎用レジスタ群２２と、直線補正式を設定するために必要な基準デジタル値ｙ１，ｙ２や、その他各種制御プログラム等が格納されたＲＯＭ２５と、汎用レジスタ群２２内のデータを選択して算術論理演算ユニット（以下「ＡＬＵ」という）２６へ出力するマルチプレクサ２３と、汎用レジスタ群２２内のデータ及びＲＯＭ２５内の基準デジタル値ｙ１，ｙ２のうちいずれかを選択してＡＬＵ２６へ出力するマルチプレクサ２４と、各マルチプレクサ２３，２４からのデータに対して所定の演算処理を行うＡＬＵ２６と、ＡＬＵ２６による演算結果を一時記憶するアキュムレータ（以下「ＡＣＣ」という）２７と、ＡＬＵ２６での演算結果において桁上げが発生したときにフラグをセットする桁上げフラグ２８と、ＡＬＵ２６での演算結果が負数となったときにフラグをセットする負数フラグ２９と、ＡＬＵ２６での演算結果がゼロになったときにフラグをセットするゼロフラグ３０と、により構成される。そして、これらは基本的に制御回路１２からの各種制御信号に従って動作する。
【００５７】
尚、制御回路１２は、外部から動作用クロックパルスＣＬＫが入力されると共にそのクロックパルスＣＬＫをカウントするカウンタ（図示略）を有し、そのカウント値や、場合によってはＡＬＵ２６から入力される３つのフラグ２８，２９，３０や汎用レジスタ群２２内の各レジスタ値によって、演算回路１０内の各部の動作を制御している。
【００５８】
上記構成のＡ／Ｄ変換装置１を構成する時間Ａ／Ｄ変換回路８は、図４に示すように、そのＡ／Ｄ変換出力特性が非直線性を有している。本実施形態では、（ｖ１−ｖ０）＝（ｖ２−ｖ１）であるため、もしＡ／Ｄ変換出力特性が理想的な直線特性であればｄ０〜ｄ１，ｄ１〜ｄ２の間隔が等しくなるものの、既述の通り本実施形態の時間Ａ／Ｄ変換回路８のＡ／Ｄ変換出力特性は非直線性を有しているため、図４からも明らかなように上記間隔は等しくならない。
【００５９】
そのため、この非直線性を有するＡ／Ｄ変換出力データに対し、演算回路１０で直線補正する補正演算を行った上で、最終的なＡ／Ｄ変換結果として外部に出力するようにしている。以下、本実施形態のＡ／Ｄ変換装置１において、被計測信号Ｖｓの時間Ａ／Ｄ変換回路８によるＡ／Ｄ変換結果を直線補正する動作について説明する。
【００６０】
時間Ａ／Ｄ変換回路８からのデジタルデータを直線補正するためには、予め、直線補正のための直線補正式を設定する必要がある。そのため、被計測信号ＶｓのＡ／Ｄ変換を行う前に、各基準電圧ｖ０，ｖ１，ｖ２をＡ／Ｄ変換して得られるデジタルデータｄ０，ｄ１，ｄ２に基づいて、直線補正式を設定する。
【００６１】
具体的には、まず各基準電圧ｖ０，ｖ１，ｖ２を順次時間Ａ／Ｄ変換回路８へ入力することにより、それぞれ対応するデジタルデータｄ０，ｄ１，ｄ２を得る。一方、ＲＯＭ２５には、直線補正式を設定するために必要な基準デジタル値ｙ１，ｙ２が予め格納されている。この基準デジタル値ｙ１，ｙ２は、次式（４）の関係を満たす限り任意のデジタル値を設定可能である。
【００６２】
【数５】
2005045538.tif 000005
【００６３】
ここで、本実施形態では上記式（４）の右辺が１／２となるよう各基準電圧ｖ１，ｖ２を設定しているため、ｙ１／ｙ２＝１／２となる。言い換えれば、図５のグラフの縦軸に示す如く、ｙ１＝（ｙ２−ｙ１）＝ΔＤである。
【００６４】
尚、本実施形態では、３つの基準電圧の最小値ｖ０を０とはしていない。これは、時間Ａ／Ｄ変換回路８がロジック回路で構成されるリングゲート遅延回路１１０を利用している関係上、入力電圧Ｖｉｎ（つまり各反転回路の電源電圧）が０では動作しないためである。また、バッファアンプ６は、本実施形態では単にインピーダンス変換のためのもので信号増幅度は１としたが、インピーダンスと共に所定の増幅度で増幅するようにしてもよい。その場合、当然ながら時間Ａ／Ｄ変換回路８への入力電圧Ｖｉｎは、アナログマルチプレクサ４からの信号がその増幅度に応じて増幅されたものとなる。
【００６５】
そして、得られた各デジタルデータｄ０，ｄ１，ｄ２に対し、ｄ１及びｄ２からｄ０を減じた値をそれぞれＡ／Ｄ変換シフト値ｘ１，ｘ２とする。つまり、ｘ１＝ｄ１−ｄ０であり、ｘ２＝ｄ２−ｄ０である。そして、図５に示す如く、このＡ／Ｄ変換シフト値を横軸（ｘ軸）とし、基準デジタル値ｙ１，ｙ２を縦軸（ｙ軸）とするｘｙ座標上において、座標点Ｄ（ｘ１，ｙ１），Ｅ（ｘ２，ｙ２）及び原点を通る２次曲線（２次関数式ｙ＝ｆ（ｘ））を、直線補正式として設定する。
【００６６】
尚、このように直線補正式を２次関数としたのは、図４のＡ／Ｄ変換出力特性が２次曲線でよく近似できるからである。つまり、図５に示した、直線補正式を表す２次曲線は、図４における実際のＡ／Ｄ変換出力特性を３つの座標点Ａ（ｖ０，ｄ０），Ｂ（ｖ１，ｄ１），Ｃ（ｖ２，ｄ２）を通る２次曲線に近似し、この２次曲線上の点Ａ（ｖ０，ｄ０）を原点移動した後、縦軸と横軸を入れ替えた結果得られるものであり、図４の２次曲線の形状と、図５の直線補正式を表す２次曲線とは相似している。
【００６７】
そして、直線補正式ｙ＝ｆ（ｘ）は、次の方法で容易に導出可能である。即ち、直線補正式が原点を通る２次関数式であることから、ａ，ｂを定数としてｙ＝ａ・ｘ2＋ｂ・ｘとおくと、次式（５）の関係が成り立つ。
【００６８】
【数６】
2005045538.tif 000006
【００６９】
上記式（５）の連立方程式を解けば定数ａ，ｂが得られる。その結果、直線補正式は次式（６）で表せる。
【００７０】
【数７】
2005045538.tif 000007
【００７１】
このようにして直線補正式が得られれば、後は、被計測信号Ｖｓを時間Ａ／Ｄ変換回路８でＡ／Ｄ変換したデジタルデータｄｓ（図４参照）に対し、このｄｓからｄ０を減じた値をＡ／Ｄ変換シフト値ｘとして上記直線補正式に代入することで、直線補正値ｙが得られる（図５参照）。
【００７２】
以上説明した直線補正演算のための直線補正式設定、及び、その直線補正式に基づく直線補正演算が、実際には制御回路１２が、時間Ａ／Ｄ変換回路８，アナログマルチプレクサ４及び演算回路１０を制御することによって行われることについて、図３に基づいて説明する。図３は、制御回路１２が実行する直線補正制御処理を示すフローチャートであり、所定周期で繰り返し実行されるものである。これらの動作は、制御回路１２内にハードウェア的に実現されてもいいし、ＲＯＭ２５内に書き込まれたプログラムによってもよい。
【００７３】
この処理が開始されると、まずステップ（以下「Ｓ」と略す）１１０にて、ＳＷ切替信号によりアナログマルチプレクサ（図３のフローチャートでは単に「ＳＷ」と記載）４を基準電圧ｖ０側に切り替える。これにより、基準電圧ｖ０がバッファアンプ６を介して時間Ａ／Ｄ変換回路８の入力電圧Ｖｉｎとして入力されることになる。Ｓ１２０で、時間Ａ／Ｄ変換回路８を動作させてその基準電圧ｖ０をＡ／Ｄ変換し、続くＳ１３０で、そのＡ／Ｄ変換結果であるデジタルデータｄ０を汎用レジスタ群２２内のｄ０レジスタ２２ａに格納する。
【００７４】
他の２つの基準電圧ｖ１，ｖ２についても、ｖ０と同様の処理が行われる。即ち、Ｓ１４０にて、ＳＷ切替信号によりアナログマルチプレクサ４を基準電圧ｖ１側に切り替え、この基準電圧ｖ１をバッファアンプ６を介して時間Ａ／Ｄ変換回路８の入力電圧Ｖｉｎとして入力する。続くＳ１５０では、時間Ａ／Ｄ変換回路８を動作させてその基準電圧ｖ１をＡ／Ｄ変換し、Ｓ１６０でそのＡ／Ｄ変換結果であるデジタルデータｄ１を汎用レジスタ群２２内のｄ１レジスタ２２ｂに格納する。
【００７５】
その後Ｓ１７０に進み、ＳＷ切替信号によりアナログマルチプレクサ４を基準電圧ｖ２側に切り替え、この基準電圧ｖ２をバッファアンプ６を介して時間Ａ／Ｄ変換回路８の入力電圧Ｖｉｎとして入力する。続くＳ１８０では、時間Ａ／Ｄ変換回路８を動作させてその基準電圧ｖ２をＡ／Ｄ変換し、Ｓ１９０でそのＡ／Ｄ変換結果であるデジタルデータｄ２を汎用レジスタ群２２内のｄ２レジスタ２２ｃに格納する。
【００７６】
そして、Ｓ２００にて、ｄ１−ｄ０の演算を行ってその結果ｘ１をｘ１レジスタ２２ｄに格納する。同様に、Ｓ２１０にてｄ２−ｄ０の演算を行い、その結果ｘ２をｘ２レジスタ２２ｅに格納する。これらの各演算はＡＬＵ２６が行い、その結果がＡＣＣ２７を介して各レジスタへ格納されることになる。
【００７７】
また、基準デジタル値ｙ１，ｙ２については、既述の通りＲＯＭ２５に格納されている。そのため、Ｓ２１０までの処理によって、上記式（６）の直線補正式における定数ｘ１，ｘ２，ｙ１，ｙ２が全て決定されることになる。つまり、図３の直線補正制御処理のうち、Ｓ１１０〜Ｓ２１０までの処理は、直線補正式（６）を設定するための準備処理である。
【００７８】
尚、この準備処理は、被計測信号ＶｓをＡ／Ｄ変換する毎に逐一実行してもよく、そうすれば常にその時の周囲環境（温度等）を反映した直線補正式によって補正されることになり、極めて高精度の補正が可能となるが、温度が急激に変化することがないような場合などは、適宜間隔をあけて行うようにしてもよい。
【００７９】
具体的には、例えば、タイマ等を用いて一定周期で行うようにしてもよいし、被計測信号Ｖｓを所定回数取り込む毎に行うようにしてもよい。また例えば、別途温度センサを設けて周囲温度を計測し、前回直線補正式を導出したときの温度から所定値以上の温度変化があった場合に再び直線補正式を導出する、というようにしてもよい。
【００８０】
このようにして直線補正式が設定されたら、Ｓ２２０にてアナログマルチプレクサ４を被計測信号Ｖｓ側に切り替え、この被計測信号Ｖｓをバッファアンプ６を介して時間Ａ／Ｄ変換回路８の入力電圧Ｖｉｎとして入力する。続くＳ２３０では、時間Ａ／Ｄ変換回路８を動作させてその被計測信号ＶｓをＡ／Ｄ変換し、Ｓ２４０でそのＡ／Ｄ変換結果であるデジタルデータｄｓをＡＬＵ２６に取り込む。そして、Ｓ２５０でｘ＝ｄｓ−ｄ０の演算を行ってそのｘをｘレジスタ２２ｆに格納する。
【００８１】
そしてＳ２６０にて、ｘレジスタ２２ｆに格納されたｘを直線補正式（６）の変数ｘとして代入し演算を行うことにより、直線補正値ｙを得る。具体的には、制御回路１２内にハードウェア的につくられた演算処理回路、或いはＲＯＭ２５に格納されている直線補正式（６）に基づく演算プログラムに従って、汎用レジスタ群２２内の各値及びＲＯＭ２５内の基準デジタル値ｙ１，ｙ２を適宜ＡＬＵ２６に取り込みながら演算する。このようにして得られた直線補正値ｙは、ｙレジスタ２２ｇに格納されると共に、入出力バッファ２１を介して補正後の最終的なＡ／Ｄ変換結果として外部に出力される。
【００８２】
以上詳述した本実施形態のＡ／Ｄ変換装置１によれば、基準電圧ｖ０，ｖ１，ｖ２について実際に時間Ａ／Ｄ変換回路８でＡ／Ｄ変換を行い、その結果に基づいて直線補正式を設定して、その直線補正式に基づいて被計測信号Ｖｓのデジタルデータ（Ａ／Ｄ変換結果）の補正を行うようにしているため、温度変化等の周囲環境変化によらず、その時々の温度変化に応じた適切な直線補正式によって高精度に直線補正することが可能となる。しかも、単に直線補正式を用いた演算による補正であるため、従来技術のように補正用ＲＯＭに補正値を格納しておくといったやり方に比べて低コストで補正を実現できる。
【００８３】
また、本実施形態ではＡ／Ｄ変換出力特性を２次曲線に近似し、直線補正式を２次関数式で表しているため、３次以上の関数で表す場合に比べて、直線補正の精度を維持しつつ、直線補正を実現するための演算回路１０の構成や制御回路１２による制御処理等を簡易的にすることができ、周囲温度の変化に影響されない高精度の補正をより低コストで実現することが可能となる。
【００８４】
更に、基準電圧生成回路２を構成する抵抗Ｒ２，Ｒ３の抵抗温度係数が等しく、温度が変化しても（ｖ１−ｖ０）：（ｖ２−ｖ０）の比率は変化しないため、周囲温度に関係なく常に精度の高い補正が可能となる。
【００８５】
ここで、本実施形態の構成要素と本発明の構成要素の対応関係を明らかにする。本実施形態において、定電圧Ｖｃｃは本発明の基準定電圧Ｖｒに相当し、基準電圧ｖ０，ｖ１，ｖ２はいずれも本発明の基準アナログ信号Ｖｉに相当し、演算回路１０からの直線補正値ｙは本発明の補正デジタル値ｙに相当し、基準電圧生成回路２は本発明の基準アナログ信号生成手段に相当し、各抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４は本発明の分圧手段に相当し、ＲＯＭ２５は本発明の基準デジタル値設定手段に相当し、制御回路１２及びアナログマルチプレクサ４により本発明の基準信号入力手段が構成され、制御回路１２及び演算回路１０により本発明の補正式設定手段及び補正演算手段が構成される。
【００８６】
また、リングゲート遅延回路１１０は本発明のパルス周回回路に相当し、入力端子２ａは本発明のアナログ信号入力端子に相当し、制御回路１２は本発明の制御手段にも相当する。
【００８７】
また、図３の直線補正制御処理において、Ｓ１１０，Ｓ１４０及びＳ１７０の処理はいずれも本発明の基準信号入力手段が実行する処理に相当し、Ｓ１３０，Ｓ１６０及びＳ１９０〜ＳＳ２１０の処理はいずれも本発明の補正式設定手段が実行する処理に相当し、Ｓ２４０〜Ｓ２６０の処理は本発明の補正演算手段が実行する処理に相当する。
【００８８】
尚、本発明の実施の形態は、上記実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
例えば、上記実施形態では３つの基準電圧ｖ０，ｖ１，ｖ２を設定してＡ／Ｄ変換出力特性を２次曲線に近似した場合について説明したが、２次曲線への近似に限らず３次以上の曲線に近似して上記同様に直線補正式を得て補正するようにしてもよい。但し、時間Ａ／Ｄ変換回路８のＡ／Ｄ変換出力特性は２次曲線でよく近似でき、実用上問題ないレベルであるため、実際上は２次曲線近似で十分である。
【００８９】
また、上記実施形態では、リングゲート遅延回路１１０を利用した時間Ａ／Ｄ変換回路８を用いているため、既述の通り入力電圧Ｖｉｎが０では動作しない。そのため、基準電圧を０より大きい値（換言すればリングゲート遅延回路１１０が動作可能な値）とした。しかし、アナログ回路を用いた一般的なＡ／Ｄ変換回路では、入力電圧Ｖｉｎとして０を入力することも可能である。
【００９０】
従って、入力電圧Ｖｉｎとして０を入力可能なＡ／Ｄ変換回路に対する直線補正を行う場合は、基準電圧ｖ０を０に設定するようにしてもよい。即ち、Ａ／Ｄ変換回路にてＡ／Ｄ変換可能なｎ個（但し、ｎ≧２）の基準アナログ信号Ｖｉ（ｉ＝１，２，・・・，ｎ）（但し、０＜Ｖ１＜Ｖ２＜・・・＜Ｖｎ）を設定すると共に、各基準アナログ信号Ｖｉとの間で次式（７）の関係を有するｎ個の基準デジタル値ｙｉ（ｉ＝１，２，・・・，ｎ）を設定する。
【００９１】
【数８】
2005045538.tif 000008
【００９２】
そして、各基準アナログ信号ＶｉをそれぞれＡ／Ｄ変換回路でＡ／Ｄ変換することにより、対応するデジタルデータｄｉ（ｉ＝１，２，・・・，ｎ）を得て、ｘｙ座標上におけるｎ個の座標点（ｄｉ，ｙｉ）及び原点を通るｎ次曲線を表すｎ次関数式ｙ＝ｆ（ｘ）を、直線補正式として設定する。このようにして直線補正式が得られたら、後は、任意のアナログ信号（Ａ／Ｄ変換対象）をＡ／Ｄ変換回路にてＡ／Ｄ変換して得られたデジタルデータｄに対し、このｄをそのまま直線補正式の変数ｘとして代入することにより、デジタルデータｄの非直線性が補正された補正デジタル値ｙが得られる。
【００９３】
また、上記実施形態では、Ａ／Ｄ変換回路としてリングゲート遅延回路１１０を利用した時間Ａ／Ｄ変換回路８を例に挙げて説明したが、時間Ａ／Ｄ変換回路８に限定されないことはいうまでもなく、例えば二重積分型などの一般によく知られているＡ／Ｄ変換回路であっても適用可能である。
【００９４】
更に、上記実施形態では、Ａ／Ｄ変換装置１が信号処理ＩＣに内蔵され、半導体センサ素子からの被計測信号ＶｓをＡ／Ｄ変換し且つその出力データの非直線性を補正して出力するものとして説明したが、本発明は上記のような信号処理ＩＣ内への適用に限定されないことはいうまでもない。
【００９５】
また、半導体センサ素子からの被計測信号をＡ／Ｄ変換するよう構成された半導体式センサでは、通常、Ａ／Ｄ変換値に対して本発明の非直線性補正以外の何らかの補正（例えば半導体センサ素子自体の温度特性やバラツキの補正など）を施すために、はじめから演算回路（四則演算機能）が搭載されているものが多い。そのため、このような構成の半導体式センサに対して本発明を適用すれば、元々搭載されているセンサ特性の補正用演算回路を利用して必要最小限の機能（回路等）追加で直線補正のための補正演算を行うことができるため、より効果的である。
【図面の簡単な説明】
【００９６】
【図１】本実施形態のＡ／Ｄ変換装置の概略構成を示す構成図である。
【図２】演算回路１０の構成を示すブロック図である。
【図３】本実施形態の直線補正制御処理を示すフローチャートである。
【図４】時間Ａ／Ｄ変換回路８における入力電圧とＡ／Ｄ変換値との関係を示すグラフである。
【図５】演算回路１０における直線補正前のＡ／Ｄ変換シフト値と直線補正結果との関係を示すグラフである。
【図６】Ａ／Ｄ変換回路におけるアナログ信号とそのＡ／Ｄ変換値との関係を示すグラフである。
【図７】本発明における直線補正前のシフト値とその直線補正結果との関係を示すグラフである。
【図８】リングゲート遅延回路を用いたＡ／Ｄ変換回路（時間Ａ／Ｄ変換回路）の概略構成を示す構成図である。
【符号の説明】
【００９７】
１…Ａ／Ｄ変換装置、２…基準電圧生成回路、２ａ…入力端子、４…アナログマルチプレクサ、６…バッファアンプ、８，１００…時間Ａ／Ｄ変換回路、１０…演算回路、１２…制御回路、２１…入出力バッファ、２２…汎用レジスタ群、２２ａ…ｄ０レジスタ、２２ｂ…ｄ１レジスタ、２２ｃ…ｄ２レジスタ、２２ｄ…ｘ１レジスタ、２２ｅ…ｘ２レジスタ、２２ｆ…ｘレジスタ、２２ｇ…ｙレジスタ、２３，２４…マルチプレクサ、２５…ＲＯＭ、２６…ＡＬＵ、２７…ＡＣＣ、２８…桁上げフラグ、２９…負数フラグ、３０…ゼロフラグ、１０１…パルス位相差符号化回路、１０１ａ…入力端子、１０２…制御回路、１１０…リングゲート遅延回路、１１０ａ…電源ライン、１１２…カウンタ、１１４…ラッチ回路、１１６…パルスセレクタ、１１８…エンコーダ、１１９…信号処理回路、１２０…データ出力ライン、ＩＮＶ…インバータ、ＮＡＮＤ…否定論理積回路、Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗
【図１】
2005045538.tif 000011
【図２】
2005045538.tif 000012
【図３】
2005045538.tif 000013
【図４】
2005045538.tif 000014
【図５】
2005045538.tif 000015
【図６】
2005045538.tif 000016
【図７】
2005045538.tif 000017
【図８】
2005045538.tif 000018