(57)【要約】【課題】  界面リークを防止しオン／オフ比向上を図る、有機半導体層を備えた半導体装置等を提供する。【解決手段】  絶縁性基板１１と、絶縁性基板１１上にゲート電極１２、ゲート絶縁膜１３、および第１半導体層１４が順次形成され、第１半導体層１４上に所定の距離を有して離隔して配置された２つのソース／ドレイン電極１５と、第１半導体層１４表面とソース／ドレイン電極１５を覆う第２半導体層１６などから構成される。２つのソース／ドレイン電極１５が第１半導体層１４および第２半導体層１６に囲まれ、ゲート絶縁膜１３／第１半導体層１４の界面に接触しない構成とする。したがって、ソース／ドレイン電極１５間の界面リークを防止してドレイン・オフ電流を抑制し、オン／オフ比の向上を図ることができる。【選択図】  図２
2005223048.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜を覆う有機物からなる第１の半導体層と、
前記第１の半導体層の表面に所定の間隙を有して配置された第１のソース／ドレイン電極および第２のソース／ドレイン電極と、
前記第１のソース／ドレイン電極、第２のソース／ドレイン電極、および前記第１の半導体層表面を覆う有機物からなる第２の半導体層と、を備えた半導体装置。
【請求項２】
基板と、
前記基板上に形成された第２の半導体層と、
前記第２の半導体層の表面に所定の間隙を有して配置された第１のソース／ドレイン電極および第２のソース／ドレイン電極と、
前記第１のソース／ドレイン電極、第２のソース／ドレイン電極、および第２の半導体層表面を覆う第１の半導体層と、
前記第１の半導体層を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、を備えた半導体装置。
【請求項３】
前記第１の半導体層は、第２の半導体層よりもキャリア密度の大きい有機半導体材料より形成されてなることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第１の半導体層と第２の半導体層とが同一の材料よりなることを特徴とする請求項１または２記載の半導体装置。
【請求項５】
前記第１の半導体層と第２の半導体層とが一体化してなることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置。
【請求項６】
前記第１の半導体層および／または第２の半導体層はキャリア密度の異なる有機半導体材料を混合してなることを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置。
【請求項７】
前記第１のソース／ドレイン電極および第２のソース／ドレイン電極は互いに仕事関数が異なる材料よりなることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置。
【請求項８】
前記第１のソース／ドレイン電極および第２のソース／ドレイン電極は、互いに対向する各々の面がテーパー形状を有することを特徴とする請求項１〜７のうち、いずれか一項記載の半導体装置。
【請求項９】
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜を覆う有機物からなる半導体層と、
前記半導体層中であって、前記ゲート絶縁膜の表面から離隔して略等距離に、かつ互いに所定の間隙を有して配置された第１のソース／ドレイン電極および第２のソース／ドレイン電極と、を備えた半導体装置。
【請求項１０】
画像素子部と、
請求項１〜９のうちいずれか一項記載の半導体装置が配置されなり、前記半導体装置を選択的にオンあるいはオフさせて、前記素子部に電界を印加し、あるいは前記素子部にキャリアを注入して画像素子部の光学的性質を制御する画像素子部駆動手段と、を備える表示装置。
【請求項１１】
基板上に選択的にゲート電極を形成する工程と、
前記基板表面およびゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に第１の有機半導体材料を溶解した溶液を塗布して第１の半導体層を形成する工程と、
前記第１の半導体層上に互いに所定の間隙を有して配置された第１のソース／ドレイン電極および第２のソース／ドレイン電極を形成する工程と、
前記第１の半導体層表面と第１のソース／ドレイン電極および第２のソース／ドレイン電極を覆うように、第２の有機半導体材料を溶解した溶液を塗布して第２の半導体層を形成する工程と、を備えた半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機物からなる半導体層を備えた半導体装置、半導体装置の製造方法、および表示装置に関する。
【背景技術】
【０００２】
近年、有機半導体材料をチャネル生成層とした有機トランジスタを印刷法などの廉価なプロセスにより基板上に形成し、これを用いた軽量・柔軟・薄型かつ廉価な電子装置を実現しようとする研究が活発化している。例えば、デュルリらは、この試みとしてポリマーフィルム上に、ゲート絶縁膜、半導体層、電極の全てに有機材料を用いた有機トランジスタを形成している（C. J. Drury, C. M. J. Mutsaers, C. M. Hart, M. Matters, D. M. de Leeuw, Appl. Phys. Lett. Vol.73, p108 (1998).）。また、バオらは、ＩＴＯ電極を形成したポリエチレンテレフタレート基板上に、低温焼成のポリイミドからなるゲート絶縁膜、ポリチオフェンからなる高分子半導体チャネル層、導電性インクからなる電極層を順次スクリーン印刷することにより有機トランジスタを形成している（Z. Bao, Y. Feng, A. Dodabalapur, V. R. Raju, A. J. Lovinger, Chem. Mater., vol.9, p1299 (1997)）。
【０００３】
更に近年では、有機トランジスタを液晶素子、有機電界発光素子（有機ＥＬ素子）や電気泳動素子などのスイッチング素子に応用するという検討がなされている。この場合にはドレイン電流のオン／オフ比が高いこと、つまりドレイン・オフ電流（トランジスタがオフの場合にソース・ドレイン間に流れる電流）が小さいこと、およびドレイン・オン電流（トランジスタがオンの場合にソース・ドレイン間に流れる電流）が大きいことが、コントラスト比向上や応答高速化にあたって要求される。
【０００４】
一般に、電界効果型トランジスタにおいて、ソース−ドレイン間に充分な電圧を印加したときに、両電極間に流れる電流ＩDは、ドレイン・オン電流のみを考慮すると、次式で表されることが知られている。
【０００５】
ＩD＝（Ｗ／２Ｌ）μＣ0(ＶG−Ｖth)2…  （１）
ここで、Ｗ：ゲート幅、Ｌ：ゲート長、μ：電界効果移動度、Ｃ0：ゲート絶縁膜の単位面積当たりのキャパシタンス、ＶG ：ゲート電圧、Ｖth：閾値電圧である。ここで、電界効果移動度μは、電界効果型トランジスタのドレイン・オン電流とゲート電圧との関係から求められ、オン時に半導体層を流れる電流の実効的なキャリア移動度を表す。上記式（１）から、電界効果型トランジスタにおいて大きいドレイン・オン電流を得るためには、電界効果移動度μが大きいことが必要となることが分かる。
【０００６】
しかし、有機半導体材料においてキャリアの伝導機構はホッピング伝導によるものと
考えられており、ホッピング伝導による移動度の最大値は数ｃｍ2／Ｖｓが限度と云われている。それ故、オン／オフ比を大きくするには、移動度を大きくすることでドレイン・オン電流を増やすという方法では限度がある。
【０００７】
そこで、ドレイン・オフ電流を低減することによりオン／オフ比を向上する有機トランジスタが提案されている。例えば、電極−有機半導体層界面に大きな障壁を持たせることでドレイン・オフ電流を低減し、それによってオン／オフ比５桁を実現した有機半導体トランジスタが提案されている（非特許文献１参照。）。しかしこの場合、電界効果移動度は２×１０-4ｃｍ2／Ｖｓにとどまっており、十分なドレイン・オン電流が確保されていない。
【特許文献１】特開平４−１９９６３８号公報
【非特許文献１】H. Koezuka, A. Tsumura, H. Fuchigami, and K. Kuramoto, Appl. Phys. Lett. vol.62, p1794, (1993)）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１（Ａ）に示す有機トランジスタ１００は、いわゆるプレーナー型あるいはボトムコンタクト型の構造を有し、ソース／ドレイン電極１０４がゲート絶縁膜１０３の表面に形成され、これらを覆うように有機半導体層１０５が形成されている。また、図１（Ｂ）に示す有機トランジスタ１１０は、いわゆる逆スタガー型あるいはトップコンタクト型の構造を有し、ソース／ドレイン電極１０４が有機半導体層１０５表面に形成され、これらを覆うように絶縁膜１１１が設けられる。これらのプレーナー型あるいは逆スタガー型構造を有する有機トランジスタは、ソース／ドレイン電極１０４がゲート絶縁膜１０３／有機半導体層１０５あるいは有機半導体層１０５／絶縁膜１１１の界面に形成されているので、界面リークが生じ易く、そのリーク電流によりドレイン・オフ電流を抑制することが出来ないという問題点があり、その結果、オン／オフ比を向上することができないという問題点がある。
【０００９】
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、リーク電流を抑制しオン／オフ比の大きな、有機半導体層を備えた半導体装置、その製造方法、および表示装置を提供することである。
【課題を解決するための手段】
【００１０】
請求項１に記載の如く、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜を覆う有機物からなる第１の半導体層と、前記第１の半導体層の表面に所定の間隙を有して配置された第１のソース／ドレイン電極および第２のソース／ドレイン電極と、前記第１のソース／ドレイン電極、第２のソース／ドレイン電極、および前記第１の半導体層表面を覆う有機物からなる第２の半導体層と、を備えた半導体装置が提供される。
【００１１】
請求項１に記載の発明によれば、第１および第２のソース／ドレイン電極が、第１の半導体層と第２の半導体層に囲まれ、第１の半導体層と第２の半導体層との界面は両者の導電率の差がゲート絶縁膜と第１または第２半導体層の導電率の差と比較して小さいので、第１および第２のソース／ドレイン電極１５間の界面リークを防止しドレイン・オフ電流を抑制することができる。その結果、半導体装置のオン／オフ比を向上することができる。
【００１２】
請求項２に記載の如く、基板と、前記基板上に形成された第２の半導体層と、前記第２の半導体層の表面に所定の間隙を有して配置された第１のソース／ドレイン電極および第２のソース／ドレイン電極と、前記第１のソース／ドレイン電極、第２のソース／ドレイン電極、および第２の半導体層表面を覆う第１の半導体層と、前記第１の半導体層を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備えた半導体装置が提供される。
【００１３】
請求項２に記載の発明によれば、請求項１に記載の発明の効果に加え、第１の半導体層および第２の半導体層が基板とゲート絶縁膜に挟まれているので、半導体装置の使用時に外部の雰囲気に曝されることがない。したがって、第１の半導体層や第２の半導体層の半導体材料の電気特性を劣化させる水分や酸素との接触や侵入を回避することができ、半導体装置の耐久性を向上することができる。
【００１４】
請求項３に記載の如く、請求項１または２記載の半導体装置において、前記第１の半導体層は、第２の半導体層よりもキャリア密度の大きい有機半導体材料より形成されてなる。
【００１５】
請求項３に記載の発明によれば、キャリアをゲート絶縁膜に接する第１の半導体層に集中させることにより最大ドレイン電流を増加することができる。
【００１６】
請求項４に記載の如く、請求項１または２記載の半導体装置において、前記第１の半導体層と第２の半導体層とが同一の材料よりなる。
【００１７】
請求項４に記載の発明によれば、第１の半導体層と第２の半導体層を同一の材料とすることにより、第１のソース／ドレイン電極と第２のソース／ドレイン電極との間に生じる界面リークを完全に防止することができる。
【００１８】
請求項５に記載の如く、請求項１〜４のうち、いずれか一項記載の半導体装置において、前記第１の半導体層と第２の半導体層とが一体化してなる。
【００１９】
請求項５に記載の発明によれば、第１の半導体層と第２の半導体層との界面を解消して一体化することにより、第１のソース／ドレイン電極と第２のソース／ドレイン電極との間に生じる界面リークを一層防止することができる。
【００２０】
請求項６に記載の如く、請求項１〜５のうち、いずれか一項記載の半導体装置において、前記第１の半導体層および／または第２の半導体層はキャリア密度の異なる有機半導体材料を混合してなる。
【００２１】
請求項６に記載の発明によれば、キャリア移動度の低下を回避しつつドレイン・オフ電流を低減することができる。
【００２２】
請求項７に記載の如く、請求項１〜６のうち、いずれか一項記載の半導体装置において、前記第１のソース／ドレイン電極および第２のソース／ドレイン電極は互いに仕事関数が異なる材料よりなる。
【００２３】
請求項７に記載の発明によれば、仕事関数の差違により第１のソース／ドレイン電極と第２のソース／ドレイン電極との間に電位差が生じ、ドレイン電圧として印加する電圧を低減することができる。
【００２４】
請求項８に記載の如く、請求項１〜７のうち、いずれか一項記載の半導体装置において、前記第１のソース／ドレイン電極および第２のソース／ドレイン電極は、互いに対向する各々の面がテーパー形状を有する。
【００２５】
請求項８に記載の発明によれば、第１のソース／ドレイン電極および第２のソース／ドレイン電極と第２半導体層（あるいは半導体層）との界面に空隙が生じ難くなって接触状態が良好となり、電界効果に寄与する実効面積を増加することができる。
【００２６】
請求項９に記載の如く、ゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜を覆う有機物からなる半導体層と、前記半導体層中であって、前記ゲート絶縁膜の表面から離隔して略等距離に、かつ互いに所定の間隙を有して配置された第１のソース／ドレイン電極および第２のソース／ドレイン電極と、を備えた半導体装置が提供される。
【００２７】
請求項９に記載の発明によれば、第１および第２のソース／ドレイン電極が半導体層に囲まれ、ゲート絶縁膜に接触していないので、第１および第２のソース／ドレイン電極間の界面リークを防止しドレイン・オフ電流を抑制することができる。その結果、半導体装置のオン／オフ比を向上することができる。
【００２８】
請求項１０に記載の如く、画像素子部と、請求項１〜９のうちいずれか一項記載の半導体装置が配置されなり、前記半導体装置を選択的にオンあるいはオフさせて、前記素子部に電界を印加し、あるいは前記素子部にキャリアを注入して画像素子部の光学的性質を制御する画像素子部駆動手段とを備える表示装置が提供される。
【００２９】
請求項１０に記載の発明によれば、請求項１〜９のうちいずれか一項記載の半導体装置がドレイン・オフ電流が抑制されオン／オフ比の向上が図られているので、表示性能として高いコントラスト比を有する表示装置を実現できる。
【００３０】
請求項１１に記載の如く、基板上に選択的にゲート電極を形成する工程と、前記基板表面およびゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第１の有機半導体材料を溶解した溶液を塗布して第１の半導体層を形成する工程と、前記第１の半導体層上に互いに所定の間隙を有して配置された第１のソース／ドレイン電極および第２のソース／ドレイン電極を形成する工程と、前記第１の半導体層表面と第１のソース／ドレイン電極および第２のソース／ドレイン電極を覆うように、第２の有機半導体材料を溶解した溶液を塗布して第２の半導体層を形成する工程と、を備えた半導体装置の製造方法が提供される。
【００３１】
請求項１１に記載の発明によれば、第１の半導体層上に第２の有機半導体材料を溶解した溶液を塗布する際に、第１の半導体層の最表面が溶解されて、第１の半導体材料と第２の半導体材料がその最表面において混合し、第１の半導体層と第２の半導体層の界面が略解消される。したがって、第１のソース／ドレイン電極と第２のソース／ドレイン電極との間の界面リークを防止することができ、ドレイン・オフ電流を抑制することができる。その結果、半導体装置のオン／オフ比を向上することができる。
【発明の効果】
【００３２】
本発明によれば、２つのソース／ドレイン電極１５が半導体層に囲まれ、ゲート絶縁膜あるいは絶縁膜に接触していないので、半導体層／ゲート絶縁膜等の界面において生じる界面リークを防止して、ドレイン・オフ電流を抑制することができ、その結果、オン／オフ比を向上した半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００３３】
以下図面を参照しつつ実施の形態を具体的に説明する。
【００３４】
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る半導体装置の断面図である。図２を参照するに、本実施の形態の半導体装置１０は、絶縁性基板１１と、絶縁性基板１１上にゲート電極１２、ゲート絶縁膜１３、および第１半導体層１４が順次形成され、第１半導体層１４上に所定の距離を有して離隔して配置された２つのソース／ドレイン電極１５と、第１半導体層１４表面とソース／ドレイン電極１５を覆う第２半導体層１６から構成されている。
【００３５】
半導体装置１０は、２つのソース／ドレイン電極１５が第１半導体層１４および第２半導体層１６に囲まれているのでソース／ドレイン電極１５間のリーク電流を抑制しドレイン・オフ電流を抑制することができるものである。以下、具体的に半導体装置１０の構成について説明する。
【００３６】
絶縁性基板１１は、絶縁性の樹脂基板、ガラス基板、半導体基板、およびセラミックス基板等、特に限定されないが、本実施の形態の半導体装置１０が適用される表示装置や電子装置に可撓性を付与する場合は樹脂基板が好ましく、その樹脂材料としては例えば、スチレン系重合体、スチレン−ブタジエン共重合体、スチレン−アクリロニトリル共重合体、スチレン−マレイン酸共重合体、アクリル共重合体、スチレン−アクリル酸共重合体、ポリエチレン、エチレン−酢酸ビニル共重合体、塩素化ポリエチレン、ポリ塩化ビニル、ポリプロピレン、塩化ビニル−酢酸ビニル共重合体、ポリエステルアルキド樹脂、ポリアミド、ポリイミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ケトン樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂等の熱可塑性樹脂や、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、その他架橋性の熱硬化性樹脂、さらにエポキシアクリレート、ウレタン−アクリレート等の光硬化性樹脂等があげられる。耐熱性、防湿性の点からポリイミドが好ましく、例えば市販品としてＳＥ−１１８０（日産化学社製、商品名）、ＡＬ３０４６（ＪＳＲ社製、商品名）が挙げられる。
【００３７】
ゲート電極１２は、例えばゲート長方向が長さ１μｍ〜１０００μｍ、ゲート幅方向が長さ５μｍ〜４０００μｍ、膜厚１０ｎｍ〜２００ｎｍを有し、導電性材料であれば特に限定されないが、例えば、白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン、鉛、タンタル、インジウム、パラジウム、テルル、レニウム、イリジウム、アルミニウム、ルテニウム、ゲルマニウム、モリブデン、タングステン、およびこれらの金属の合金や、酸化スズ・アンチモン、酸化インジウム・スズ（ＩＴＯ）、酸化インジウム・酸化亜鉛（ＩＺＯ）、フッ素ドープ酸化亜鉛、亜鉛、炭素、グラファイト、グラッシーカーボン、銀ペーストおよびカーボンペースト、ベリリウム、カリウム、カルシウム、スカンジウム、チタン、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム、ナトリウム−カリウム合金、リチウム、フッ化リチウム、マグネシウム、マグネシウム／銅混合物、マグネシウム／銀混合物、マグネシウム／アルミニウム混合物、マグネシウム／インジウム混合物、アルミニウム／酸化アルミニウム混合物、リチウム／アルミニウム混合物、あるいはこれらの積層体を用いることができる。これらのうち、大気中での安定性の点で、白金、金、銀、銅、アルミニウム、インジウム、ＩＴＯ、ＩＺＯおよび炭素が好適である。
【００３８】
また、ドーピング等で導電率を向上させた公知の導電性ポリマー、例えば導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸の錯体などが導電性および大気中での安定性の点で好適であり、これらの材料を２種類以上併用してもよい。さらに、導電性のカーボンブラック、カーボンナノチューブ、およびフラーレン（Ｃ６０、Ｃ７０）などのカーボン材料を用いることができる。
【００３９】
また、導電性微粒子の加熱融着体を用いることができる。導電性微粒子としては、平均粒子径（直径）が１〜５０ｎｍ、好ましくは１〜１０ｎｍの白金、金、銀、銅、コバルト、クロム、イリジウム、ニッケル、パラジウム、モリブデン、タングステンなどの金属微粒子が挙げられる。
【００４０】
ゲート絶縁膜１３は、例えば膜厚が１０ｎｍ〜１０００ｎｍ（好ましくは１００ｎｍ〜１０００ｎｍ）の範囲に設定され、絶縁性材料であれば無機材料、有機材料の何れの材料でも用いることができる。例えば、ポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルプルラン、ポリメチルメタクリレート、ポリサルフォン、ポリカーボネート、ポリイミド、ポリエチレン、ポリエステル、ポリビニルフェノール、メラミン樹脂、フェノール樹脂、フッ素樹脂、ポリフェニレンスルフィド、ポリパラキシレン、ポリアクリロニトリルなどの有機材料や、酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化チタン、および窒素酸化シリコンなどの無機材料、各種絶縁性Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ膜等を用いることができる。もちろんこれらの材料に限られるわけではなく、また、これらの材料を２種類以上用いてもよく、異なる材料からなる絶縁膜を２層以上積層してもよい。
【００４１】
これらの絶縁性材料のうち、比誘電率の点で、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化チタン、窒素酸化シリコンが好ましい。ゲート絶縁膜１３全体の比誘電率を向上すると共にゲートリーク電流を一層抑制することができる。また、ゲート電極１２との接着強度の向上を図る絶縁性材料を適宜選択することができる。
【００４２】
ゲート絶縁膜１３の形成方法は特に制限はなく、例えばＣＶＤ法、プラズマＣＶＤ法、プラズマ重合法、真空蒸着法、スパッタ法、スピンコーティング法、ディッピング法、クラスタイオンビーム蒸着法およびＬａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ法などが挙げられ、何れも使用可能である。酸化シリコンや酸化アルミニウムはそれぞれシリコンやアルミニウムを熱酸化、自然酸化、プラズマ酸化して酸化物に変換したものでもよい。窒化シリコンや窒素酸化シリコン、窒化アルミニウムも同様に熱やプラズマ等を用いてシリコンやアルミニウムから窒化あるいは酸窒化などの変換をしてもよい。
【００４３】
第１半導体層１４は、例えば膜厚が５ｎｍ〜１０００ｎｍ（好ましくは５ｎｍ〜３００ｎｍ）の範囲に設定される。５ｎｍより薄膜とすると第１半導体層１４中に形成される活性層の厚さが十分ではなく、トランジスタ特性を低下させてしまう。また、１０００ｎｍよりも厚膜とすると、第１半導体層１４上に形成されるソース／ドレイン電極１５が活性層から離隔されてしまう。
【００４４】
第２半導体層１６は、ソース／ドレイン電極１５を覆うように、ソース／ドレイン電極１５の膜厚より大なる膜厚に設定され、例えば膜厚が３０ｎｍ以上、好ましくは３０ｎｍ〜１０００ｎｍの範囲に設定される。このような膜厚に設定することで、ソース／ドレイン電極１５の全体を第１半導体層１４と第２半導体層１６とにより覆うことでソース／ドレイン電極１５間のリーク電流を抑制することができる。
【００４５】
第１半導体層１４および第２半導体層１６の材料としては、公知の有機低分子、有機高分子、有機オリゴマー等の有機半導体材料を用いることができる。特に塗布可能な材料が製造容易、製造コストの点で好ましく、有機低分子および有機オリゴマーの材料では、例えば、アントラセン、テトラセン、ペンタセンやそれらの置換誘導体を含むアセン分子材料、金属フタロシアニン、チオフェンオリゴマーやその誘導体、フラーレンＣ６０やカーボンナノチューブとその誘導体などが挙げられる。ペンタセンのような低分子系材料は真空蒸着法により成膜することが一般的であるが、J. E. Anthonyra et al, Org. Lett. vol. 4 p15 (2002)や、P. T. Herwig et al, Adv. Mater. vol.11, p480 (1999)に記載されるペンタセンの前駆体を用いて塗布した後に化学変化させることによりペンタセン膜を形成する方法を用いることができる。
【００４６】
また、有機高分子材料としては、π電子共役系高分子やσ電子共役系高分子またはこれらの誘導体が用いられる。π電子共役系高分子としては、例えば、ポリパラフェニレン、ポリアセチレン、ポリピロール、ポリチオフェン、ポリフラン、ポリセレノフェン、ポリアニリン、ポリアズレン、ポリピレン、ポリフルオレン、ポリパラフェニレンビニレン、ポリチエニレンビニレン、ポリベンゾフラン、ポリベンゾチオフェン、ポリインドール、ポリカルバゾール、ポリジベンゾフラン、ポリイソチアナフテン、ポリイソナフトチオフェン、ポリジアセチレン、ポリフェニレンスルフィド、ポリフェニレンオキシドなどが挙げられる。また生体材料としてデオキシリボ核酸（ＤＮＡ）を使用することも可能である。さらに、電子受容体と電子供与体からなる電荷移動錯体を使用することもできる。電子受容体の例としては、２，３−ジクロロ−５，６−ジシアノ−ｐ−ベンゾキノン、２，５−ジメチルテトラシアノキノジメタン、テトラシアノキノジメタンなどが挙げられる。電子供与体の例としては、ジベンゾテトラチアフルバレン、テトラセレナフルバレン、テトラチアフルバレン、テトラチアテトラセン、テトラメチルテトラチアフルバレンなどが挙げられる。上記の有機半導体材料は複数を混合して用いてもよく、バインダ樹脂に分散して用いてもよい。
【００４７】
第１半導体層１４および第２半導体層１６の材料として、キャリア密度の高い高分子有機半導体材料とキャリア密度の低い低分子有機半導体材料を混合して用いてもよい。ドレイン・オフ電流を低減すると共にキャリア移動度の低下を回避することができる。例えば、キャリア密度の高い高分子有機半導体材料としてはポリフルオレン誘導体（ポリ９，９−ジオクチルフルオレン−ビチオフェン共重合体）が挙げられ、キャリア密度の低い低分子有機半導体材料としては電荷発生材料として用いられるブタジエン誘導体や芳香族第三級アミン誘導体が挙げられる。
【００４８】
また、第１半導体層１４に第２半導体層１６よりもキャリア密度の高い材料を用いることが好ましい。キャリアをゲート絶縁膜１３に接する第１半導体層１４に集中させることにより最大ドレイン電流を増加することができる。具体的には、第１半導体層１４を低分子の有機半導体材料を用い、第２半導体層１６には第１半導体層１４よりも高分子の有機半導体材料を用いて、例えば、第１半導体層１４にペンタセンやアントラセン、これらのオリゴマー、およびオリゴチオフェンを用い、第２半導体層１６にポリチオフェン誘導体やポリパラフェニレンビニレン誘導体、フルオレン誘導体、ポリパラフェニレン誘導体、カルバゾール誘導体、ポリシラン系材料、Ｃ６０やカーボンナノチューブなどの炭素同族体を用いることができる。
【００４９】
第１半導体層１４および第２半導体層１６の塗布方法としては、スプレーコート法、スピンコート法、ブレードコート法、ディップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法、スクリーン法およびＬＢ法が挙げられ、また、他の形成方法としては、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、ＣＶＤ法、スパッタリング法、プラズマ重合法、電解重合法、化学重合法等が挙げられ、材料に応じて使用することができる。
【００５０】
ソース／ドレイン電極１５は、第１半導体層１４上にゲート電極１２と対向するように互いに離隔して、例えばゲート長方向が長さ１μｍ〜１０００μｍ、ゲート幅方向が長さ５μｍ〜４０００μｍ、膜厚１０ｎｍ〜２００ｎｍ、ゲート長方向の間隙０．０１μｍ〜１０００μｍの範囲に設定される。
【００５１】
ソース／ドレイン電極１５の材料は、上述したゲート電極１２と同様の材料を用いることができ、その詳しい説明を省略するが、第１半導体層１４および第２半導体層１６とオーミック接触を形成する電極材料を用いることが好ましい。第１半導体層１４および第２半導体層１６とソース／ドレイン電極１５とのエネルギー障壁を低減することができる。具体的には、第１半導体層１４および第２半導体層１６にキャリアがホールであるｐ型半導体を用いた場合は、電極材料の仕事関数（真空準位からフェルミ準位までのエネルギー差）が第１半導体層１４および第２半導体層１６の仕事関数よりも大きいものが好ましく、例えば、金（５．１ｅＶ）、白金（５．６５ｅＶ）、イリジウム（５．２７ｅＶ）、パラジウム（５．１２ｅＶ）、ニッケル（５．１５ｅＶ）やスズ・インジウム酸化物（ＩＴＯ）や酸化亜鉛（ＺｎＯ）などが挙げられる。また、ｎ型半導体を用いた場合は、電極材料として、電極材料の仕事関数が第１半導体層１４および第２半導体層１６の仕事関数よりも小さいものが好ましく、例えば、マグネシウム（３．６６ｅＶ）やバリウム（２．７ｅＶ）などのアルカリ土類金属、ガリウム（４．２ｅＶ）、インジウム（４．１２ｅＶ）、アルミニウム（４．２８ｅＶ）、銀（４．２６ｅＶ）などが挙げられる。なお、かっこ内の数値は仕事関数を示している。なお、ソース／ドレイン電極１５材料と第１半導体層１４および第２半導体層１６材料の組み合わせは、具体的には半導体装置１０の電流―電圧特性を調べることにより、これらの接触面において電気抵抗がより低下するように選択してもよい。
【００５２】
さらに、２つのソース／ドレイン電極１５を異なる仕事関数を有する材料より構成してもよい。第１半導体層１４および第２半導体層１６にキャリアがホールであるｐ型半導体を用いた場合は、２つのソース／ドレイン電極１５のうち、ソース電極の材料に対してドレイン電極の材料の仕事関数を小さくなるように選択する。このように選択することにより、負のドレイン電圧を印加した際と同じ方向に電位差が生じ、ドレイン電圧として印加する電圧を低減することができる。例えばソース電極に金、ドレイン電極に銀を用いる。なお、ｎ型半導体を用いた場合は、ソース電極とドレイン電極の材料を入れ換えればよい。
【００５３】
ゲート電極１２およびソース／ドレイン電極１５の形成方法としては、公知のフォトリソグラフィ法やリフトオフ法を用いてこれらの電極のパターンを形成し、上記の導電性材料を蒸着法、スパッタ法によりパターニングされた導電膜を形成する方法や、アルミニウムや銅などの金属箔上に熱転写あるいはインクジェット等によりレジストのパターンを形成し、エッチングにより電極を形成してもよい。また、導電性ポリマーの溶液あるいは分散液、導電性微粒子分散液を直接インクジェット装置により噴射して電極を形成してもよく、カーボンブラックや導電性ポリマー、導電性微粒子を含む導電性インクや導電性ペーストなどをを塗布した塗工膜をリソグラフィ法やレーザーアブレーション法などによりパターニングして形成してもよく、かかる導電性インクや導電性ペーストを凸版、凹版、平版、スクリーン印刷などの印刷法でパターニングされた電極を形成してもよい。
【００５４】
本実施の形態に係る半導体装置１０は、２つのソース／ドレイン電極１５が略同程度の導電性を有する第１半導体層１４および第２半導体層１６に囲まれ、ゲート絶縁膜１３／第１半導体層１４の界面に接触していないので界面リークを防止してソース／ドレイン電極１５間のドレイン・オフ電流を抑制することができる。その結果、オン／オフ比を向上することができる。
【００５５】
次に本実施の形態の変形例に係る半導体装置について説明する。本実施の形態の第１および第２変形例に係る半導体装置は、ソース／ドレイン電極の断面形状が異なる以外は第１の実施の形態の半導体装置と同様に構成されている。
【００５６】
図３（Ａ）および（Ｂ）は本実施の形態の第１および第２変形例に係る半導体装置の断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００５７】
図３（Ａ）を参照するに、第１変形例の半導体装置２０は、絶縁性基板１１と、絶縁性基板１１上にゲート電極１２、ゲート絶縁膜１３、および第１半導体層１４が順次形成され、第１半導体層１４上に所定の距離を有して離隔して配置された２つのソース／ドレイン電極１５ａと、第１半導体層１４表面とソース／ドレイン電極１５ａを覆う第２半導体層１６から構成されている。本変形例は、ソース／ドレイン電極１５ａの断面形状、特に２つのソース／ドレイン電極１５ａが互いに対向する面が、平行ではなく第２半導体層１６の上方向に対して広がるテーパー形状を有していることに特徴がある。
【００５８】
ソース／ドレイン電極１５ａの断面形状をこのようにテーパー形状とすることにより、断面形状が矩形である場合よりもソース／ドレイン電極１５ａと第２半導体層１６との界面に空隙が生じ難くなって接触状態が良好となり、電界効果に寄与する実効面積を増加することができる。
【００５９】
また、図３（Ｂ）に示す第２変形例の半導体装置２５のように、ソース／ドレイン電極１５ｂの断面形状を第２半導体層１６の上方向に対して閉じるテーパー形状としてもよい。第１変形例と略同様の効果を有する。なお、テーパー形状は傾斜部が平面の場合に限定されず曲面であってもよい。
【００６０】
次に本実施の形態の第３〜第５変形例に係る半導体装置について説明する。第３〜第５変形例に係る半導体装置は、第１半導体層と第２半導体層を同様の材料により形成し、さらに一体化したものである。
【００６１】
図４（Ａ）〜（Ｃ）は、本実施の形態の第３〜第５変形例に係る半導体装置の断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００６２】
図４（Ａ）を参照するに、第３変形例の半導体装置４０は、絶縁性基板１１と、絶縁性基板１１上にゲート電極１２、ゲート絶縁膜１３、および第１半導体層１４ａが順次形成され、第１半導体層１４ａ中にゲート絶縁膜１３から略等距離に所定の距離を有して離隔して配置された２つのソース／ドレイン電極１５とから構成されている。
【００６３】
本変形例の半導体装置４０は、図２に示す第１の実施の形態に係る半導体装置において第１半導体層１４と第２半導体層１６とが同様の有機半導体材料からなり、第１半導体層１４と第２半導体層１６との界面が消失していることに特徴があり、図４（Ａ）に示すように第１半導体層１４ａの一層によりソース／ドレイン電極１５が囲まれている。したがって、ソース／ドレイン電極１５間には半導体層の界面が形成されないので、境界リークが生じずドレイン・オフ電流を一層抑制することができる。
【００６４】
このように積層した際に界面の形成を阻害するためには、第１半導体層１４ａは有機半導体材料を真空蒸着法やスパッタ法等のドライプロセスを用いる。さらに有機半導体材料を溶媒に溶解し塗布して形成するものが特に好ましい。先に形成した半導体層の表面が溶媒により溶解するので界面が消失し易くなる。
【００６５】
また、図４（Ｂ）および（Ｃ）に示すように、第４および第５変形例の半導体装置４１、４２は、それぞれ図３（Ａ）および（Ｂ）に示す第２および第３変形例の半導体装置２０、２５において第３実施例と同様にして第１半導体層１４ａを形成したものである。第３実施例と同様の効果が得られる。
【００６６】
次に、上記の実施の形態および第１〜５変形例では、絶縁性基板１１上にゲート電極１２を備えた例を示したが、絶縁性基板１１上に第１および第２半導体層を形成した構成としてもよい。
【００６７】
図５（Ａ）〜（Ｃ）は、本実施の形態の第６〜第８変形例に係る半導体装置の断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００６８】
図５（Ａ）を参照するに、第６変形例の半導体装置５０は、絶縁性基板１１と、絶縁性基板１１上に形成された第１半導体層１４と、第１半導体層１４上に所定の距離を有して離隔して配置された２つのソース／ドレイン電極１５と、第１半導体層１４表面および、ソース／ドレイン電極１５を覆う第２半導体層１６と、第２半導体層１６上に、ゲート絶縁膜１３、ゲート電極１２とが順次形成された構成となっている。
【００６９】
本変形例の半導体装置５０は、第１の実施の形態に係る半導体装置と同様の方法により形成することができ、効果の点においてもほぼ同様である。さらに、本変形例の半導体装置５０は、第１半導体層１４および第２半導体層１６が絶縁性基板１１とゲート絶縁膜１３に挟まれているので使用時に外部の雰囲気に曝されることがない。したがって、第１半導体層１４や第２半導体層１６の半導体材料の電気特性を劣化させる水分や酸素との接触や侵入を回避することができ、半導体装置５０の耐久性を向上することができる。
【００７０】
また、図５（Ｂ）および（Ｃ）に示す第６変形例の半導体装置５０のソース／ドレイン電極１５の形状を、第７および第８変形例の半導体装置５１、５２のソース／ドレイン電極１５ａ、１５ｂのようにテーパー状の断面形状としてもよい。
【００７１】
次に、本実施の形態に係る実施例と本発明によらない比較例について説明する。
【００７２】
［実施例１］
本実施例では、図４（Ａ）に示す第１の実施の形態の第３変形例に係る半導体装置と同様の構造の有機トランジスタを作製した。
【００７３】
まず、ポリヘキシルチオフェン（アルドリッチ社製）０．０１５６ｇをキシレン（和光純薬社製）溶媒８．９ｃｍ3に溶かし、ポリテトラフルオロエチレンの空孔径０．２μｍのメンブレンフィルター（ワットマン社製）を用いてろ過し、ポリヘキシルチオフェン溶液を得た。
【００７４】
このポリヘキシルチオフェン溶液０．５ｃｍ3を、表面にゲート絶縁膜としての膜厚５０ｎｍの熱酸化膜が形成された３０ｍｍ角のｎ型シリコン基板（実験の便宜のため絶縁性基板とゲート電極を兼ねている。）上に市販のスピンコーター（回転数２０００ｒｐｍ、３０秒間）を用いて塗布し、次いで市販のホットプレートを用いて加熱（加熱温度１２０℃、１時間）して膜中の溶媒を除去した。このようにして膜厚３０ｎｍ（触針法）の有機半導体層としてのポリヘキシルチオフェン膜を形成した。
【００７５】
次いで、ポリヘキシルチオフェン膜上に真空蒸着装置を用いてメタルマスクを介して金（Ａｕ）を蒸着し、ソースおよびドレイン電極を形成した。ソースおよびドレイン電極は膜厚７０ｎｍ、１ｍｍ×１０ｍｍの矩形とし、ソース電極とドレイン電極との間隙を１０μｍとした。なお、蒸着の際の真空度は、５．３×１０-4Ｐａ（４×１０-6Ｔｏｒｒ）、成膜速度を０．２〜０．３ｎｍ／ｓ、基板温度を制御せず室温とした。
【００７６】
次いで、ポリヘキシルチオフェン膜表面とソースおよびドレイン電極を覆うように、上記ポリヘキシルチオフェン溶液０．５ｃｍ3を市販のスピンコーター（回転数３７００ｒｐｍ、３０秒間）を用いて塗布し、次いで市販のホットプレートを用いて加熱（加熱温度１２０℃、１時間）して膜中の溶媒を除去した。このようにして膜厚１７０ｎｍ（触針法）のポリヘキシルチオフェン膜を形成し、ソースおよびドレイン電極を完全に覆った。以上により本実施例の有機トランジスタが得られた。
【００７７】
なお、本実施例の有機トランジスタの形成雰囲気は真空蒸着以外の工程では窒素雰囲気で行った。後述する他の実施例および比較例においても同様である。
【００７８】
図６は本実施例の有機トランジスタの特性を示す図であり、＋４Vから−２０Vまで２Ｖのゲート電圧ＶGに対して、ソース・ドレイン間電圧Ｖdsを０Vから−２０Ｖまで印加したときにソース・ドレイン間に流れるドレイン電流Ｉdを示した図である。横軸がソース・ドレイン間電圧Ｖds、縦軸がドレイン電流Ｉdを示す。
【００７９】
図６を参照するに、例えばソース・ドレイン間電圧Ｖds−２０Vにおいてゲート電圧０Vから−２０Ｖに対応してドレイン電流が変化している、すなわちゲート変調ができていることが分かる。また、図には詳細に示していないが、ゲート電圧＋４Ｖ、ソース・ドレイン間電圧Ｖds−２０Ｖにおけるドレイン・オフ電流は、０．９８ｎＡであり、ゲート電圧−２０Ｖにおけるドレイン・オン電流とのオン／オフ比は約２００であった。ドレイン・オフ電流は、後述する比較例２の逆スタガー型構造を有する有機トランジスタの約１／１０であり、オン／オフ比は約１０倍であった。また、本実施例の有機トランジスタの移動度は１×１０-3ｃｍ2／Ｖｓであり、後述する比較例１のプレーナー型構造を有する有機トランジスタの約１０倍となった。なお、測定は窒素雰囲気下で半導体パラメータアナライザー（ヒューレット・パッカード社製、型式：４１４５Ｂ）を使用し、ゲート電極を取り出すためにｎ型シリコン基板にインジウム・ガリウム合金の電極を形成して測定した。
【００８０】
［比較例１］
本比較例の有機トランジスタは、本発明によらない図１（Ａ）に示すプレーナー型構造の有機トランジスタを作製した。
【００８１】
まず、表面にゲート絶縁膜としての膜厚５０ｎｍの熱酸化膜が形成された３０ｍｍ角のｎ型シリコン基板（基板とゲート電極を兼ねる）上に真空蒸着装置を用いてメタルマスクを介してＣｒ膜（膜厚２０ｎｍ）および金（Ａｕ）膜（膜厚８０ｎｍ）を積層し、ソースおよびドレイン電極を形成した。ソースおよびドレイン電極の寸法およびソース電極−ドレイン電極間隙、および蒸着の条件を実施例１と同様とした。
【００８２】
次に、熱酸化膜表面とソースおよびドレイン電極を覆うように、実施例１で用いたポリヘキシルチオフェン溶液０．５ｃｍ3を市販のスピンコーター（回転数２０００ｒｐｍ、３０秒間）を用いて塗布し、次いで市販のホットプレートを用いて加熱（加熱温度１２０℃、１時間）して膜中の溶媒を除去し、膜厚２００ｎｍ（触針法）の有機半導体層としてのポリヘキシルチオフェン膜を形成した。以上により本比較例の有機トランジスタが得られた。
【００８３】
本比較例の有機トランジスタの電流−電圧特性を実施例１と同様にして測定した。トランジスタ特性は得られたものの、ソース・ドレイン間電圧Ｖds−２０Ｖにおけるドレイン・オフ電流は、５．３ｎＡであり、ゲート電圧−２０Ｖにおけるドレイン・オン電流とのオン／オフ比は約１０５であった。また、本比較例の有機トランジスタの移動度は１×１０-4ｃｍ2／Ｖｓであった。
【００８４】
［比較例２］
本比較例の有機トランジスタは、本発明によらない図１（Ｂ）に示す逆スタガー型構造の有機トランジスタを作製した。
【００８５】
まず、表面にゲート絶縁膜としての膜厚５０ｎｍの熱酸化膜が形成された３０ｍｍ角のｎ型シリコン基板（基板とゲート電極を兼ねる）上に、実施例１で用いたポリヘキシルチオフェン溶液０．５ｃｍ3を市販のスピンコーター（回転数２０００ｒｐｍ、３０秒間）を用いて塗布し、次いで市販のホットプレートを用いて加熱（加熱温度１２０℃、１時間）して膜中の溶媒を除去し、膜厚２００ｎｍ（触針法）の有機半導体層としてのポリヘキシルチオフェン膜を形成した。
【００８６】
次いで、ポリヘキシルチオフェン膜上に真空蒸着装置を用いてメタルマスクを介して金（Ａｕ）を蒸着し、ソースおよびドレイン電極（膜厚７０ｎｍ）を形成した。ソースおよびドレイン電極の寸法およびソース電極−ドレイン電極間隙、蒸着の条件を実施例１と同様とした。以上により本比較例の有機トランジスタが得られた。
【００８７】
本比較例の有機トランジスタの電流−電圧特性を実施例１と同様にして測定した。トランジスタ特性は得られたものの、ソース・ドレイン間電圧Ｖds−２０Ｖにおけるドレイン・オフ電流は、１４．８ｎＡであり、ゲート電圧−２０Ｖにおけるドレイン・オン電流とのオン／オフ比は約２０であった。
【００８８】
［実施例２］
本実施例では、実施例１と同様の構造の有機トランジスタを作製し、ポリヘキシルチオフェン溶液の溶媒をクロロホルムとし、熱酸化膜側のポリヘキシルチオフェン膜の膜厚を２０ｎｍ（触針法）とした以外は実施例１の有機トランジスタと同様の条件により形成した。
【００８９】
具体的には、本実施例のポリヘキシルチオフェン溶液は、ポリヘキシルチオフェン（アルドリッチ社製）０．０１８２ｇをクロロホルム（和光純薬社製）溶媒６．１ｃｍ3に溶かし、ポリテトラフルオロエチレンの空孔径０．２μｍのメンブレンフィルター（ワットマン社製）を用いてろ過したものを用いた。
【００９０】
図７は本実施例の有機トランジスタの特性を示す図であり、ゲート電圧−２０Ｖにおいてソース・ドレイン間電圧Ｖdsを０Vから−２０Ｖまで印加したときのドレイン電流Ｉdを示した図である。横軸がソース・ドレイン間電圧、縦軸がドレイン電流を示す。
【００９１】
図７を参照するに、本実施例の有機トランジスタでは、ソース・ドレイン間電圧Ｖdsが−２０Ｖにおいて、ドレイン電流Ｉdが−２．０μＡ得られていることが分かる。これは実施例１のドレイン電流よりも大きくなっており、ゲート絶縁膜とソース・ドレイン電極との距離が実施例１より狭かったためと考えられ、このことよりゲート絶縁膜とソース・ドレイン電極との距離が狭い方がよいことが分かる。
【００９２】
［実施例３］
本実施例では、図２に示す第１の実施の形態と同様の構造の有機トランジスタを作製した。
【００９３】
まず、表面にゲート絶縁膜としての膜厚５０ｎｍの熱酸化膜が形成された３０ｍｍ角のｎ型シリコン基板（基板とゲート電極を兼ねる）上に真空蒸着装置を用いてペンタセン（アルドリッチ製）を蒸着して第一の有機半導体層としてのペンタセン膜（膜厚２０ｎｍ）を形成した。なお、蒸着の際の真空度は、２．７×１０-4Ｐａ（２×１０-6Ｔｏｒｒ）、成膜速度を０．２〜０．３ｎｍ／ｓ、基板温度を制御せず室温とし、膜厚は水晶振動子によりモニターした。
【００９４】
次いで、ペンタセン膜上に真空蒸着装置を用いてメタルマスクを介して金（Ａｕ）を蒸着し、ソースおよびドレイン電極を形成した。ソースおよびドレイン電極の寸法およびソース電極−ドレイン電極間隙、および蒸着の条件を実施例１と同様とした。
【００９５】
次いで、ポリヘキシルチオフェン（アルドリッチ社製）０．０２４６ｇをクロロホルム（和光純薬社製）溶媒８．３ｃｍ3に溶かし、ポリテトラフルオロエチレンの空孔径０．２μｍのメンブレンフィルター（ワットマン社製）を用いてろ過し、ポリヘキシルチオフェン溶液を得た。
【００９６】
このポリヘキシルチオフェン溶液０．５ｃｍ3を、ペンタセン膜表面とソースおよびドレイン電極を覆うように、市販のスピンコーター（回転数１８００ｒｐｍ、３０秒間）を用いて塗布し、次いで市販のホットプレートを用いて加熱（加熱温度１２０℃、１時間）して膜中の溶媒を除去した。このようにしての第２有機半導体層としての膜厚２００ｎｍ（触針法）のポリヘキシルチオフェン膜を形成した。以上により本実施例の有機トランジスタが得られた。
【００９７】
図８は本実施例の有機トランジスタの特性を示す図であり、ゲート電圧−２０Ｖにおいてソース・ドレイン間電圧Ｖdsを０Vから−２０Ｖまで印加したときのドレイン電流Ｉdを示した図である。横軸がソース・ドレイン間電圧、縦軸がドレイン電流を示す。
【００９８】
図８を参照するに、本実施例の有機トランジスタでは、ソース・ドレイン間電圧Ｖdsが−２０Ｖにおいて、ドレイン電流Ｉdが−２７μＡ得られている。これは上述した実施例２と比較してドレイン電流が約１４倍となっている。熱酸化膜（ゲート絶縁膜）とソース・ドレイン電極間にポリヘキシルチオフェン膜よりも低分子量のペンタセン膜形成することにより、ポリヘキシルチオフェン膜だけで形成した場合より、大幅にドレイン電流を増加できることが分かる。
【００９９】
［実施例４］
本実施例では、図２に示す第１の実施の形態と同様の構造の有機トランジスタを作製した。
【０１００】
ポリフルオレン誘導体ｒｅｄ１１００（ダウ化学社製商品名）を０．０７１３ｇならびにトリフェニルアミン誘導体Ｓ−１００（高砂香料工業社製商品名）０．０２１４ｇをトルエン（和光純薬製）溶媒１．２ｃｍ3に溶かし、ポリテトラフルオロエチレンの空孔０．２μｍのメンブレンフィルター（前出）によりろ過し、混合溶液を得た。
【０１０１】
この混合溶液０．５ｃｍ3を、表面にゲート絶縁膜としての膜厚５０ｎｍの熱酸化膜が形成された３０ｍｍ角のｎ型シリコン基板（基板とゲート電極を兼ねる）上に市販のスピンコーター（回転数４０００ｒｐｍ、３０秒間）を用いて塗布し、次いで市販のホットプレートを用いて加熱（加熱温度１２０℃、１時間）して膜中の溶媒を除去した。このようにして膜厚２０ｎｍ（触針法）の第１有機半導体層としてのポリフルオレン誘導体−トリフェニルアミン誘導体膜を形成した。
【０１０２】
次いで、ポリフルオレン誘導体−トリフェニルアミン誘導体膜上に実施例１と同様にしてソースおよびドレイン電極を形成した。
【０１０３】
次いで、ポリヘキシルチオフェン膜表面とソースおよびドレイン電極を覆うように、上記混合溶液０．５ｃｍ3をスピンコーター（回転数１８００ｒｐｍ、３０秒間）を用いて塗布し、次いで市販のホットプレートを用いて加熱（加熱温度１２０℃、１時間）して膜中の溶媒を除去した。このようにして膜厚２００ｎｍ（触針法）のポリフルオレン誘導体−トリフェニルアミン誘導体膜を形成し、ソースおよびドレイン電極を完全に覆った。以上により本実施例の有機トランジスタが得られた。
【０１０４】
図９は本実施例の有機トランジスタの特性を示す図であり、＋４Vから−２０Vまで２Ｖ毎に異ならせたゲート電圧ＶGに対して、ソース・ドレイン間電圧Ｖdsを０Vから−２０Ｖまで印加したときにソース・ドレイン間に流れるドレイン電流Ｉdを示した図である。横軸がソース・ドレイン間電圧Ｖds、縦軸がドレイン電流Ｉdを示す。
【０１０５】
図９を参照するに、ソース・ドレイン間電圧Ｖds−２０Vにおいて、ゲート電圧ＶG−２０Ｖにおけるドレイン電流Ｉd（ドレイン・オン電流）は約−８０ｎＡ、ゲート電圧ＶG−０Ｖにおけるドレイン電流Ｉd（ドレイン・オフ電流）は約−０．４ｎＡである。したがって、ソース・ドレイン間電圧Ｖds−２０Vでのオン／オフ比が約２００であることが分かる。また、上記比較例１および比較例２では、ドレイン・オフ電流が５〜１５ｎＡとなっており、本実施例の有機トランジスタがドレイン・オフ電流を抑制したことによりオン／オフ比が向上していることが分かる。
【０１０６】
（第２の実施の形態）
図１０は、本発明の第２の実施の形態に係る液晶表示装置の要部断面図である。図１０を参照するに、本実施の形態の液晶表示装置７０は、透明基板７１と、透明基板７１上に、ＴＦＴアレイ部７２、液晶素子部７３、透明電極部７４、透明基板７５が順次積層された構成となっている。
【０１０７】
透明基板７１、７５は、ガラス基板や、ポリエステル、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板を用いることができる。透明電極部７４は、ＩＴＯ膜、ＺＴＯ膜等の透明な導電性酸化物材料などを用いることができる。
【０１０８】
液晶素子部７３は配向膜／液晶／配向膜から構成され、液晶はその表示方式として、例えば、ツイステッドネマティック（ＴＮ）方式、スーパーツイステッドネマティック（ＳＴＮ）方式、ゲストホスト液晶、高分子分散型液晶（ＰＤＬＣ）など、公知の表示方式を用いることができる。反射型液晶表示装置には明るい白色表示が得られる点でＰＤＬＣが好ましい。
【０１０９】
ＴＦＴアレイ部７２は、透明基板７１上にマトリックス状に配列されたトランジスタ７６と、トランジスタ７６のドレイン電極７８に電気的に接続された画素電極７９と、ゲート電極８０に電気的に接続され、ゲート電圧を供給するゲートバスライン（不図示）と、ソース電極８１に駆動電圧を供給するソースバスライン（不図示）などから構成されている。トランジスタ７６は、透明基板７１上に形成されたゲート電極８０、透明基板７１表面およびゲート電極８０を覆うゲート絶縁膜８２、ゲート絶縁膜８２上に形成された第１半導体層８３、第１半導体層上８３に離隔して形成されたソース電極８１およびドレイン電極７８、第１半導体層８３表面とソース電極８１およびドレイン電極７８を覆う第２半導体層８４から構成されている。
【０１１０】
液晶表示装置７０は、ゲートバスラインおよびソースバスラインを介して信号が供給されることにより選択的にトランジスタ７６がオンとなりドレイン電極７８を介して駆動電圧が画素電極７９に供給され、画素電極７９と透明電極部７４との間の液晶素子部７３の液晶に電界が印加されることにより、透明基板７１の裏面側から入射されるバックライト光の透過あるいは遮断の切り換えが行われ、透明基板７５から出射された光により画像表示が行われる。
【０１１１】
本実施の形態の液晶表示装置７０はＴＦＴアレイ部７２のトランジスタ７６に特徴がある。トランジスタ７６には、第１の実施の形態の半導体装置、およびその第１変形例〜第５変形例の半導体装置のいずれかの半導体装置を用いる。トランジスタ７６は、上述したようにドレイン・オフ電流が抑制されオン／オフ比の向上が図られているので、液晶表示装置７０は表示性能として高いコントラスト比、優れた視認性、および長期信頼性を有している。なお、透明基板７５上に公知のカラーフィルターを形成することによりカラー液晶表示装置として用いることができる。
【０１１２】
なお、表示装置としては、上記の液晶表示装置７０の液晶素子部７３の替わりに公知の有機ＥＬ（エレクトロルミネッセンス）素子部や電気泳動素子部を用いることにより、それぞれ有機ＥＬ表示装置、電気泳動表示装置としてもよい。
【０１１３】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【０１１４】
【図１】（Ａ）および（Ｂ）は従来の有機半導体装置の断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図３】（Ａ）および（Ｂ）は第１の実施の形態の第１および第２変形例に係る半導体装置の断面図である。
【図４】（Ａ）〜（Ｃ）は、第１の実施の形態の第３〜第５変形例に係る半導体装置の断面図である。
【図５】（Ａ）〜（Ｃ）は、第１の実施の形態の第６〜第８変形例に係る半導体装置の断面図である。
【図６】実施例１の有機トランジスタの特性図である。
【図７】実施例２の有機トランジスタの特性図である。
【図８】実施例３の有機トランジスタの特性図である。
【図９】実施例４の有機トランジスタの特性図である。
【図１０】本発明の第２の実施の形態に係る液晶表示装置の要部断面図である。
【符号の説明】
【０１１５】
１０、２０、２５、４０〜４２、５０〜５２  半導体装置
１１                  絶縁性基板
１２、８０            ゲート電極
１３、８２            ゲート絶縁膜
１４、１４ａ、８３    第１半導体層
１５、１５ａ、１５ｂ  ソース／ドレイン電極
１６、８４            第２半導体層
７０                  液晶表示装置
７１、７５            透明基板
７２                  ＴＦＴアレイ部
７３                  液晶素子部
７４                  透明電極部
７６                  トランジスタ
７８                  ドレイン電極
７９                  画素電極
８１                  ソース電極
【図１】
2005223048.tif 000003
【図２】
2005223048.tif 000004
【図３】
2005223048.tif 000005
【図４】
2005223048.tif 000006
【図５】
2005223048.tif 000007
【図６】
2005223048.tif 000008
【図７】
2005223048.tif 000009
【図８】
2005223048.tif 000010
【図９】
2005223048.tif 000011
【図１０】
2005223048.tif 000012