(57)【要約】【課題】画素開口率の低下による光利用効率の低減を伴うことなく、スルーホール形成不良による点欠陥の不良率を低減する液晶表示装置の製造方法を提供する。【解決手段】  複数の走査線、複数の信号線、複数の補助容量線、複数の走査線と複数の信号線との各交差部に設けられたスイッチング素子を含む液晶画素、各走査線、各信号線、各補助容量線、スイッチング素子を覆うように配置された透明有機絶縁膜層、該透明有機絶縁膜層に形成されたスルーホールを介してスイッチング素子に電気的に接続される画素電極、透明有機絶縁膜層上に設けられた柱状スペーサを有し、透明有機絶縁膜層に形成されるスルーホールは隣接する複数のスルーホールを一体形成後、柱状スペーサと同時に形成されるスルーホールセパレータにより個々に区画することにより形成される。【選択図】図１
2005345972.tif 000002
【特許請求の範囲】
【請求項１】
主面上に互いに並列に設けられた複数の走査線と、この複数の走査線に交差するように並列に設けられた複数の信号線と、前記複数の走査線と複数の信号線との各交差部に設けられたスイッチング素子を含む液晶画素と、前記複数の走査線、複数の信号線および前記スイッチング素子を覆うように配設された絶縁層と、この絶縁層に形成されたスルーホールを介して前記スイッチング素子に電気的に接続される画素電極とを有するアクティブマトリックス型液晶表示装置の製造方法において、
前記絶縁層に形成されるスルーホールは、隣接する複数のスルーホールを一体的に形成した後、スルーホールセパレータにより前記一体的に形成されたスルーホールを個々に区画することにより形成されることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
【請求項２】
前記スルーホールセパレータは、前記主面に対向して設けられる対向基板との間を離間する柱状スペーサと同時に形成されることを特徴とする請求項１記載のアクティブマトリックス型液晶表示装置の製造方法。
【請求項３】
前記絶縁層が透明有機絶縁膜層であることを特徴とする請求項１または２記載のアクティブマトリックス型液晶表示装置の製造方法。
【請求項４】
前記絶縁層が着色層であることを特徴とする請求項１または２記載のアクティブマトリックス型液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の走査線と複数の信号線の各交差部に薄膜トランジスタからなるスイッチング素子を含む液晶画素を配設したアクティブマトリックス型液晶表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、高密度かつ大容量でありながら高機能、高精細な表示を行うことができる液晶表示装置の実用化が進められている。このような液晶表示装置の中でも、隣接画素間のクロストークが小さく、高コントラストの表示が得られ、透過型表示が可能で大面積も容易などの理由により、互いに交差する複数の走査線と複数の信号線とにより区画された複数の領域に薄膜トランジスタをスイッチング素子とした画素電極をマトリックス状に配設したアレイ基板を備えるアクティブマトリックス型液晶表示装置が多く使用されている。
【０００３】
このようなアクティブマトリックス型液晶表示装置では、画素間の光漏れを防止するためのブラックマトリックス（ＢＭ）が設けられている。このブラックマトリックスは、一般的にカラーフィルタ用の着色層とともにアレイ基板と液晶層を介して対向して配置される対向基板側に配置されている。このため、液晶表示装置の製造では、アレイ基板と対向基板との合わせずれを考慮する必要があり、光を透過する開口部分の割合（開口率）の低下を引き起こしている。
【０００４】
このような開口率の低下を解決するために、近年においては、アレイ基板の配線上に有機絶縁膜層を設け、最上層に画素表示電極を設け、かつその端部をマトリックス状に設けられた配線に重ねることにより、当該配線をブラックマトリックスとして用いる配線ＢＭ構造が提案されている。
【０００５】
また、更に前記有機絶縁膜層の代わりに、従来対向基板に形成されていたカラーフィルタの着色層を用いた構造も提案されている。このような構造では、アレイ基板と対向基板との合わせずれによる開口率の低下がなく、高開口率を実現することができる。
【特許文献１】特開２００２−１４３７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した従来の画素構造では、有機絶縁膜層を挟んで配線電極と画素電極を重ね合わせる場合に、スイッチング素子と画素表示電極とを電気的に接続するために、有機絶縁膜層にスルーホールを形成する必要がある。しかしながら、有機絶縁膜層は、寄生容量を低減するために通常２〜３μｍ程度の厚みが必要であり、微細加工が困難であるが、近年の液晶表示装置の高精細化に伴ってスルーホールを微細化すると、スルーホールが潰れるなどし、スルーホールの微細化によるスルーホールの形成不良による点欠陥が問題となっている。
【０００７】
また、スルーホールの形成不良を避けるために、スルーホールのサイズを大きくすると、画素開口率が低下し、光利用効率が低減するという問題がある。
【０００８】
本発明は、上記に鑑みてなされたもので、その目的とするところは、画素開口率の低下による光利用効率の低減を伴うことなく、スルーホール形成不良による点欠陥の不良率を低減することができるアクティブマトリックス型液晶表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１記載の本発明のアクティブマトリックス型液晶表示装置の製造方法は、主面上に互いに並列に設けられた複数の走査線と、この複数の走査線に交差するように並列に設けられた複数の信号線と、前記複数の走査線と複数の信号線との各交差部に設けられたスイッチング素子を含む液晶画素と、前記複数の走査線、複数の信号線および前記スイッチング素子を覆うように配設された絶縁層と、この絶縁層に形成されたスルーホールを介して前記スイッチング素子に電気的に接続される画素電極とを有するアクティブマトリックス型液晶表示装置の製造方法において、前記絶縁層に形成されるスルーホールは、隣接する複数のスルーホールを一体的に形成した後、スルーホールセパレータにより前記一体的に形成されたスルーホールを個々に区画することにより形成されることを要旨とする。
【００１０】
請求項２記載の本発明のアクティブマトリックス型液晶表示装置の製造方法は、前記スルーホールセパレータは、前記主面に対向して設けられる対向基板との間を離間する柱状スペーサと同時に形成されることを要旨とする。
【００１１】
請求項３記載の本発明のアクティブマトリックス型液晶表示装置の製造方法は、前記絶縁層が透明有機絶縁膜層であることを要旨とする。
【００１２】
請求項４記載の本発明のアクティブマトリックス型液晶表示装置の製造方法は、前記絶縁層が着色層であることを要旨とする。
【発明の効果】
【００１３】
本発明によれば、絶縁層に形成されるスルーホールは、隣接する複数のスルーホールを一体的に形成した後、スルーホールセパレータにより前記一体的に形成されたスルーホールを個々に区画することにより形成されるので、個々にスルーホールを形成する場合に比較して、一体的に形成するときのスルーホールのサイズを大きくすることができ、形成不良による欠陥が発生しにくく、画素開口率の低下による光利用効率の低下を伴うことなく、スルーホール形成不良による点欠陥の不良率を低減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を用いて、本発明を実施するための最良の形態（以下、実施形態と称する）を説明する。
【００１５】
まず、本実施形態で用いられるスルーホールとコンタクトホールについて説明する。通常、スルーホールとコンタクトホールは、その電気的な接続相手によって使い分けられているが、以下の本実施形態の説明では次のように使い分けるものとする。すなわち電気的な接続を行うものをコンタクトホールとし、電気的な接続を前提としない、つまり電気的な接続の有無を含まないものを単にスルーホールとする。
【００１６】
図１（ａ）、（ｂ）は、それぞれ本発明の一実施例に係るアクティブマトリックス型液晶表示装置に使用されている複数の画素の一部を含む表示部の平面図（図１（ａ））およびこの図１（ａ）で示す複数の画素のうちの１画素を拡大して示す平面図（図１（ｂ））である。
【００１７】
図１（ａ）においては、２本の走査線のみが符号１５で示されているが、実際にはこの走査線１５に並行に図示していない複数の走査線が配列されているものである。また、走査線１５には並行に補助容量線４３が配列されているが、この補助容量線４３も複数の走査線と同様に走査線に並行して複数配列されているものである。
【００１８】
前記走査線１５および補助容量線４３に対して直交するように交差して、複数（図１では４本）の信号線１７ａが並行に配列されている。各走査線１５と各信号線１７ａとの各交差部には、液晶画素のスイッチング素子を構成するＮチャネル型ＬＤＤ（Lightly Doped Drain）構造の薄膜トランジスタ（以下、画素ＴＦＴと称する）４５が配設されている。
【００１９】
図１（ｂ）に走査線１５と各信号線１７ａとの各交差部の構造を拡大して示すように、画素ＴＦＴ４５は、走査線１５に接続されたゲート電極１５ａ、このゲート電極１５ａに直交するようにＴＦＴチャネル層４０が形成され、このＴＦＴチャネル層４０の一方の端部には信号線１７ａ上にドレイン電極４２が形成され、またＴＦＴチャネル層４０の他方の端部にはソース電極４１が形成されている。また、このソース電極４１から上方に続いて画素コンタクト電極１７ｂが設けられている。
【００２０】
また、前記ドレイン電極４２より図１（ｂ）で少し上方の、信号線１７ａと補助容量線４３との交差部には後述する樹脂からなる柱状スペーサ２０ａが設けられている。この柱状スペーサ２０ａの同図で右方には、後述する透明有機絶縁膜に形成されたスルーホール１９ａおよび樹脂からなるスルーホールセパレータ２０ｂが配設されている。
【００２１】
図２は、図１（ａ）、（ｂ）で線Ａ−Ｂに沿った断面を示す図である。この図２から良く分かるように、本実施形態のアクティブマトリックス型液晶表示装置１０は、アレイ基板１１０と対向基板１２０から構成されている。アレイ基板１１０は、アレイ側ガラス基板１１上（主面上）に補助容量下部電極１３が形成され、この補助容量下部電極１３上にゲート絶縁膜１４を介して補助容量上部電極１５ｂが形成され、補助容量下部電極１３と補助容量上部電極１５ｂとにより補助容量が形成されている。
【００２２】
また、補助容量上部電極１５ｂの上には層間絶縁膜１６が形成され、この層間絶縁膜１６上に信号線１７ａ、画素コンタクト電極１７ｂが形成されている。この信号線１７ａと画素コンタクト電極１７ｂとの間および上には保護絶縁膜１８が形成され、更に保護絶縁膜１８の上において図２で左寄りの信号線１７ａの上方には絶縁層である透明有機絶縁膜層１９が形成され、右寄りの信号線１７ａの上方には前記スルーホールセパレータ２０ｂが形成されている。この透明有機絶縁膜層１９とスルーホールセパレータ２０ｂとの間に後述するように保護絶縁膜１８に形成されたコンタクトホール１８ａと透明有機絶縁膜層１９に形成されたスルーホール１９ａが生成されている。
【００２３】
そして、前記透明有機絶縁膜層１９の上には前記柱状スペーサ２０ａが形成され、この柱状スペーサ２０ａによりアレイ基板１１０と対向基板１２０との間の距離が一定に保持されている。また、この柱状スペーサ２０ａを除いた透明有機絶縁膜層１９の上側の縁部には画素表示電極２１が形成されている。
【００２４】
この画素表示電極２１は、透明有機絶縁膜層１９の上側の縁部から続いて透明有機絶縁膜層１９の側面に沿って下方に延出し、この下方に延出した部分が前記コンタクトホール１８ａおよび前記スルーホール１９ａを形成し、このスルーホール１９ａを介して画素表示電極２１を画素コンタクト電極１７ｂに接続している。また、透明有機絶縁膜層１９の縁部の上の画素表示電極２１と柱状スペーサ２０ａとの間の透明有機絶縁膜層１９の上には配向膜３０が形成されている。
【００２５】
また、スルーホールセパレータ２０ｂの上側の縁部にも画素表示電極２１が形成され、この縁部以外のスルーホールセパレータ２０ｂの上には配向膜３０が形成されている。そして、スルーホールセパレータ２０ｂの上の左側縁部に形成された画素表示電極２１は、当該左側縁部分から続いてスルーホールセパレータ２０ｂの左側面に沿って下方に延出し、この下方に延出した部分が前記コンタクトホール１８ａとスルーホール１９ａを形成し、このスルーホール１９ａを介して当該画素表示電極２１を画素コンタクト電極１７ｂに接続している。
【００２６】
また同様に、スルーホールセパレータ２０ｂの上の右側縁部に形成された画素表示電極２１は、当該右側縁部分から続いてスルーホールセパレータ２０ｂの右側面にそって下方に延出し、この下方に延出した部分がコンタクトホール１８ａとスルーホール１９ｂを形成し、このスルーホール１９ｂを介して当該画素表示電極２１を画素コンタクト電極１７ｂに接続している。
【００２７】
アレイ基板１１０に対向する対向基板１２０を構成する対向側ガラス基板５１の下面には、対向電極５２および配向膜５３が形成されている。このように形成された対向基板１２０と対向基板１２０との間には液晶７０が配設されている。
【００２８】
次に、以上のように構成されるアクティブマトリックス型液晶表示装置１０の製造方法について図１、図２および図３以降に示す各製造工程の断面図を参照して説明する。
【００２９】
まず、高歪点ガラス基板や石英基板などの透光性絶縁基板からなるアレイ側ガラス基板１１の上にＣＶＤ法などによりａ−Ｓｉ膜を５０ｎｍ程度被着する。それから、４５℃で１時間炉アニールを行った後、ＸｅＣｌエキシマレーザを照射し、ａ−Ｓｉを多結晶化する。その後、多結晶Ｓｉをフォトエッチング法によりパターニングして、表示領域内画素部の画素ＴＦＴ４５のＴＦＴチャネル層４０と図示しない駆動回路領域のＴＦＴ（以下、回路ＴＦＴと称する）のＴＦＴチャネル層を形成し、画素ＴＦＴ４５から延在してソース電極４１と補助容量下部電極１３のパターンからなるポリシリコン膜を形成する。
【００３０】
次に、上記のように形成された上から、ＣＶＤ法により絶縁基板であるアレイ側ガラス基板１１の全面にわたってゲート絶縁膜１４となるＳｉＯｘ膜を１００ｎｍ程度被着する。それから、ゲート絶縁膜１４を構成するＳｉＯｘ膜の上に全面的にＴａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕなどの単体またはその積層膜または合金膜を４００ｎｍ程度被着し、フォトエッチング法により所定の形状にパターニングし、走査線１５と補助容量上部電極１５ｂを兼ねる補助容量線４３、走査線１５を延在してなる画素ＴＦＴ４５のゲート電極１５ａ、図示しない回路ＴＦＴのゲート電極と駆動回路領域内の各種配線を形成する。
【００３１】
その後、前記ゲート電極１５ａをマスクとしてイオン注入やイオンドーピング法により不純物を注入し、画素ＴＦＴ４５のドレイン電極４２、ソース電極４１および図示しないＮチャネル型の回路ＴＦＴのソース電極とドレイン電極を形成する。不純物の注入は、例えば加速電圧８０ｋｅＶで５×１０15atoms／ｃｍ2 のドーズ量でＰＨ3 ／Ｈ2 によりリンを高濃度注入する。
【００３２】
次に、画素ＴＦＴ４５および図示しない駆動回路領域のＮチャネル型の回路ＴＦＴには不純物が注入されないようにレジストで被覆し、それから図示しないＰチャネル型の回路ＴＦＴのゲート電極をそれぞれマスクとして、加速電圧８０ｋｅＶで５×１０15atoms／ｃｍ2 のドーズ量でＢ2 Ｈ6 ／Ｈ2 によりボロンを高濃度注入して、図示しないＰチャネル型の回路ＴＦＴのソース電極とドレイン電極を形成する。その後、更にＮ側型ＬＤＤ（Lightly Doped Drain）を形成するための不純物を注入し、基板をアニールすることにより不純物を活性化する。
【００３３】
更に、上記のように形成された上から、例えばＰＥＣＶＤ法を用いて、絶縁基板であるアレイ側ガラス基板１１の全面にわたってＳｉＯ2 からなる前記層間絶縁膜１６を５００ｎｍ程度被着する。
【００３４】
続いて、フォトエッチング法により画素ＴＦＴ４５のドレイン電極４２とソース電極４１に至る図示しないコンタクトホールと図示しない回路ＴＦＴのソース電極およびドレイン電極に至るコンタクトホールを形成する。
【００３５】
次に、Ｔａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕなどの単体またはその積層膜または合金膜を５００ｎｍ程度被着し、フォトエッチング法により所定の形状にパターニングし、信号線１７ａ、画素ＴＦＴ４５のドレイン電極４２と信号線１７ａの接続、および図示しない駆動回路領域内の回路ＴＦＴの各種配線等を行う。
【００３６】
更に、上記のように形成された上から、ＰＥＣＶＤ法により絶縁基板であるアレイ側ガラス基板１１の全面にわたってＳｉＮｘからなる保護絶縁膜１８を成膜する。ここまでの処理を行った途中の段階の断面が図３に示すものである。
【００３７】
次に、図３に示すように、アレイ側ガラス基板１１の全面にわたって形成された保護絶縁膜１８に対してフォトエッチング法を施して、図４に示すように、画素コンタクト電極１７ｂに至るスルーホール１９ａ，１９ｂ，１９ｃを保護絶縁膜１８に形成し、画素コンタクト電極１７ｂの電極面をそれぞれ露出させる。
【００３８】
次に、上記のように形成された上から、透明有機絶縁膜層１９を図５に示すように、全面に２μｍほど塗布する。
【００３９】
続いて、図６に示すように、この透明有機絶縁膜層１９に対して画素コンタクト電極１７ｂに至るスルーホール１９ｄを形成する。このスルーホール１９ｄは隣接する複数個、本実施形態では隣接する３個のスルーホール１９ａ，１９ｂ，１９ｃを含む大きさのスルーホール１９ｄを一体的に形成する。
【００４０】
次に、上記のように形成された上から、図７で点線で示すように、樹脂膜２０を全面に３μｍほど塗布し、それから同じ図７に示すように、この樹脂膜２０を選択的に除去して、透明有機絶縁膜層１９上に柱状スペーサ２０ａを形成するとともに、上述したように３個分を一体形成したスルーホール１９ｄにスルーホールセパレータ２０ｂを形成する。このスルーホールセパレータ２０ｂによりスルーホール１９ｄが区画され、３個のスルーホール１９ａ，１９ｂ，１９ｃを形成する。
【００４１】
次に、ＩＴＯ（インジウム・すず酸化物）をスパッター法により１００ｎｍ程度成膜し、フォトエッチング法により所定の形状にパターニングして、図８に示す画素表示電極２１を形成する。これによりスルーホール１９ａ，１９ｂ，１９ｃに対応する位置にそれぞれコンタクトホール１８ａ，１８ｂ，１８ｃが形成される。
【００４２】
次に図９に示すように、配向膜３０を柱状スペーサ２０ａを除く全体に塗布しアレイ基板１１０が形成される。
【００４３】
このように形成されたアレイ基板１１０においては、透明有機絶縁膜１９を選択的に除去して形成されるスルーホール１９ｄは、隣接する複数のスルーホール１９ａ，１９ｂ，１９ｃを含む外形で一体的に形成され、その後、柱状スペーサ２０ａと同一層の樹脂からなるスルーホールセパレータ２０ｂによって区画されるため、スルーホール１９ａ，１９ｂ，１９ｃを個々に形成する場合に比較して、個々のスルーホール１９ａ，１９ｂ，１９ｃが潰れるなどの形成不良による点欠陥不良が発生しにくい。
【００４４】
なお、図９は、上記のように形成されたアレイ基板１１０に対して対向基板１２０を設けて完成したアクティブマトリックス型液晶表示装置１０を図示しているものである。
【００４５】
上記実施形態では、半導体層として例えばポリシリコン層を用いてアクティブマトリックス型液晶表示装置１０を構成したものであるが、本発明はこれに限定されるものでなく、半導体層として例えばアモルファスシリコン層などの他の半導体層を用いてもよい。
【００４６】
また、上記実施形態では、透明有機絶縁膜層１９を用いた場合について説明したが、本発明はこれに限定されるものでなく、透明有機絶縁膜層１９の代わりに着色層を用い、これによりアレイ基板１１０側にカラーフィルタの機能を併せ持つように構成してもよい。
【００４７】
図３は、上述したように透明有機絶縁膜層１９の代わりに着色層２２を用いて、アレイ基板１１０にカラーフィルタの機能を併せ持たせた本発明の他の実施形態に係わるアクティブマトリックス型液晶表示装置１０の構成を示す断面図である。
【００４８】
図３に示す実施形態のアクティブマトリックス型液晶表示装置１０は、図１、図２に示した実施形態において透明有機絶縁膜層１９の代わりに着色層２２を用い、この着色層２２に対して複数のスルーホール１９ａを一体化して形成した点のみが異なるものであり、その製造工程は同じであり、同じ構成要素には同じ符号を付し、説明を省略する。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態に係わるアクティブマトリックス型液晶表示装置に使用されている複数の画素の一部を含む表示部の平面図および複数の画素のうちの１画素を拡大して示す平面図である。
【図２】図１においてＡ−Ｂ線に沿った断面図である。
【図３】図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうちアレイ側ガラス基板の全面にわたって保護絶縁膜を成膜した工程におけるアレイ基板の断面を示す図である。
【図４】図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうちコンタクトホールを保護絶縁膜に形成した工程におけるアレイ基板の断面を示す図である。
【図５】図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうち透明有機絶縁膜層を全面に塗布した工程におけるアレイ基板の断面を示す図である。
【図６】図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうち３個のスルーホールを一体的に形成した工程におけるアレイ基板の断面を示す図である。
【図７】図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうち透明有機絶縁膜層上に柱状スペーサを形成するとともに、３個分を一体形成したスルーホールにスルーホールセパレータを設けて、３個のスルーホールを形成した工程におけるアレイ基板の断面を示す図である。
【図８】図１に示す実施形態のアクティブマトリックス型液晶表示装置の製造工程のうち画素表示電極を形成して完成したアレイ基板の断面を示す図である。
【図９】図８のように形成されたアレイ基板に対して対向基板を設けて完成したアクティブマトリックス型液晶表示装置の断面を示す図である。
【図１０】図１、２の実施形態における透明有機絶縁膜層の代わりに着色層を用いて、アレイ基板にカラーフィルタの機能を併せ持たせた本発明の他の実施形態に係わるアクティブマトリックス型液晶表示装置の断面図である。
【符号の説明】
【００５０】
１０    アクティブマトリックス型液晶表示装置
１１    アレイ側ガラス基板
１３    補助容量下部電極
１４    ゲート絶縁膜
１５    走査線
１５ａ    ゲート電極
１６    層間絶縁膜
１７ａ    信号線
１７ｂ    画素コンタクト電極
１８    保護絶縁膜
１８ａ、１８ｂ、１８ｃ    コンタクトホール
１９    透明有機絶縁膜層
１９ａ、１９ｂ、１９ｃ、１９ｄ    スルーホール
２０ａ    柱状スペーサ
２０ｂ    スルーホールセパレータ
２１    画素表示電極
２２    着色層
３０、５３    配向膜
４０    ＴＦＴチャネル層
４３    補助容量線
４５    画素ＴＦＴ
５１    対向側ガラス基板
５２    対向電極
７０    液晶
１１０    アレイ基板
１２０    対向基板
【図１】
2005345972.tif 000003
【図２】
2005345972.tif 000004
【図３】
2005345972.tif 000005
【図４】
2005345972.tif 000006
【図５】
2005345972.tif 000007
【図６】
2005345972.tif 000008
【図７】
2005345972.tif 000009
【図８】
2005345972.tif 000010
【図９】
2005345972.tif 000011
【図１０】
2005345972.tif 000012