(57)【要約】【課題】  ＧＴＯ素子がターンオフできない状態を事前に検知してＧＴＯ素子の劣化によるシステムへの悪影響を未然に防止することにある。【解決手段】  制御ＯＮ信号によりＧＴＯ素子１２のゲートＧにゲート電流Ｉｇを付与して前記ＧＴＯ素子１２をターンオンさせるＯＮドライブ回路１３と、制御ＯＦＦ信号によりＧＴＯ素子１２のゲートＧに逆バイアス電圧を印加してＧＴＯ素子１２をターンオフさせるＯＦＦドライブ回路１４とを具備したＧＴＯ駆動回路１１において、前記ＧＴＯ素子１２のターンオフ動作時におけるゲート電流Ｉｇを時間積分し、その積分値が所定の閾値を超えた場合に保護信号を出力する劣化診断回路１５を設ける。【選択図】    図１
2005045963.tif 000002
【特許請求の範囲】
【請求項１】
制御ＯＮ信号によりＧＴＯ素子のゲートに順バイアス電圧を印加して前記ＧＴＯ素子をターンオンさせるＯＮドライブ回路と、制御ＯＦＦ信号により前記ＧＴＯ素子のゲートに逆バイアス電圧を印加してＧＴＯ素子をターンオフさせるＯＦＦドライブ回路とを具備したＧＴＯ駆動回路において、前記ＧＴＯ素子のターンオフ動作時におけるゲート電流を時間積分し、その積分値が所定の閾値を超えた場合に保護信号を出力する劣化診断回路を設けたことを特徴とするＧＴＯ駆動回路。
【請求項２】
前記ＧＴＯ素子は、Ｓｉ−ＧＴＯ素子である請求項１に記載のＧＴＯ駆動回路。
【請求項３】
前記ＧＴＯ素子は、ＳｉＣ−ＧＴＯ素子である請求項１に記載のＧＴＯ駆動回路。
【請求項４】
前記ＧＴＯ素子は、ダイヤモンド、ＧａＮ等のワイドギャップ半導体である請求項１に記載のＧＴＯ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば大容量ＵＰＳや電池電力貯蔵システム等に組み込まれたインバータに用いられ、そのインバータを構成するスイッチング素子であるＧＴＯ素子を駆動させるＧＴＯ駆動回路に関する。
【背景技術】
【０００２】
例えば、大容量ＵＰＳや電池電力貯蔵システム等に組み込まれた電力変換器の一種であるインバータは、太陽電池や燃料電池などの直流電源からの直流を交流変換して負荷に電力を供給するものであり、複数のスイッチング素子、例えばＧＴＯ（ゲート・ターンオフ・サイリスタ）素子をブリッジ構成した構造を具備する。
【０００３】
このインバータを構成するＧＴＯ素子は、図８に示す駆動回路１により制御ＯＮ／ＯＦＦ信号に基づいてオンオフ動作する。同図に示す駆動回路１は、制御ＯＮ信号によりＧＴＯ素子２のゲートＧにゲート電流Ｉｇを付与することにより順バイアス電圧を印加してＧＴＯ素子２をターンオンさせるＯＮドライブ回路３と、制御ＯＦＦ信号によりＧＴＯ素子２のゲートＧに逆バイアス電圧を印加してＧＴＯ素子２をターンオフさせるＯＦＦドライブ回路４とを具備する。なお、ＯＮドライブ回路３とＯＦＦドライブ回路４の入力側は共通接続され、ＯＦＦドライブ回路４の入力側に反転回路６を挿入接続している。
【０００４】
この駆動回路１では、ＯＮドライブ回路３に制御ＯＮ信号が付与されると、そのＯＮドライブ回路３から出力される正のゲート電流ＩｇによりＧＴＯ素子２に順バイアス電圧が印加され、これによりＧＴＯ素子２がターンオンする。一方、ＯＦＦドライブ回路４に制御ＯＦＦ信号が付与されると、そのＯＦＦドライブ回路４から出力される負のゲート電流ＩｇによりＧＴＯ素子２に逆バイアス電圧が印加され、これによりＧＴＯ素子２がターンオフする。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前述したＧＴＯ素子２の駆動回路１では、ＧＴＯ素子２のオンオフ動作時にスイッチング損失が発生する。特に、ＧＴＯ素子２のターンオフ時に発生するスイッチング損失は、そのターンオン時に発生するスイッチング損失よりもかなり大きい。このＧＴＯ素子２のターンオフが繰り返されると、そのターンオフ時のスイッチング損失により、ＧＴＯ素子２がターンオフできない状態が発生する。
【０００６】
ここで、インバータは、前述したように複数のＧＴＯ素子２をブリッジ構成したものであり、直列接続された一対のＧＴＯ素子２では、通常、一方のＧＴＯ素子２がターンオン状態であれば、他方のＧＴＯ素子２はターンオフ状態となっており、これら一対のＧＴＯ素子２でオンオフ動作を繰り返している。
【０００７】
しかしながら、前述したようにスイッチング損失により一方のＧＴＯ素子２がターンオフできない状態が発生すると、一対のＧＴＯ素子２の両方ともが同時にターンオン状態となって直流短絡が発生するという問題が生じる。
【０００８】
この問題を解消するため、ＧＴＯ素子２がターンオフできない状態、つまり、ＧＴＯ素子２の劣化状態を診断する手段が先に提案されている（例えば特許文献１参照）。しかしながら、この特許文献１に開示された電子回路の劣化診断では、半導体デバイスの異常により発生する異常信号波形を検出することにより、その半導体デバイスに異常が発生したことを診断するようにしていることから、その異常発生に先立って半導体デバイスの劣化を事前に診断することが困難であった。
【０００９】
そこで、本発明は前記問題点に鑑みて提案されたもので、その目的とするところは、ＧＴＯ素子がターンオフできない状態を事前に検知してＧＴＯ素子の劣化によるシステムへの悪影響を未然に防止し得るＧＴＯ駆動回路を提供することにある。
【特許文献１】特開平５−２８１２９１号公報
【課題を解決するための手段】
【００１０】
前記目的を達成するための技術的手段として、本発明は、Ｓｉ−ＧＴＯ素子を用いた駆動回路と、そのＳｉ−ＧＴＯ素子よりも高温動作可能で高耐圧のＳｉＣ−ＧＴＯ素子を用いた駆動回路に分類される。なお、ＧＴＯ素子としては、ダイヤモンド、ＧａＮ等のワイドギャップ半導体を使用することも可能である。
【００１１】
Ｓｉ−ＧＴＯ素子を用いた本発明の駆動回路は、制御ＯＮ信号によりＳｉ−ＧＴＯ素子のゲートからカソードへ流れる正のゲート電流を付与することにより、そのゲートに順バイアス電圧を印加してＳｉ−ＧＴＯ素子をターンオンさせるＯＮドライブ回路と、制御ＯＦＦ信号によりＳｉ−ＧＴＯ素子のゲートに逆バイアス電圧を印加することにより、そのゲートからカソードへ負のゲート電流を流してＳｉ−ＧＴＯ素子をターンオフさせるＯＦＦドライブ回路とを具備し、前記Ｓｉ−ＧＴＯ素子のターンオフ動作時におけるゲート電流を時間積分し、その積分値が所定の閾値を超えた場合に保護信号を出力する劣化診断回路を設けたことを特徴とする。
【００１２】
また、ＳｉＣ−ＧＴＯ素子を用いた本発明の駆動回路は、制御ＯＮ信号によりＳｉＣ−ＧＴＯ素子のアノードからゲートへ流れる負のゲート電流を付与することにより、そのゲートに逆バイアス電圧を印加してＳｉＣ−ＧＴＯ素子をターンオンさせるＯＮドライブ回路と、制御ＯＦＦ信号によりＳｉＣ−ＧＴＯ素子のゲートに順バイアス電圧を印加することにより、そのアノードからゲートへ正のゲート電流を流してＳｉＣ−ＧＴＯ素子をターンオフさせるＯＦＦドライブ回路とを具備し、前記ＳｉＣ−ＧＴＯ素子のターンオフ動作時におけるゲート電流を時間積分し、その積分値が所定の閾値を超えた場合に保護信号を出力する劣化診断回路を設けたことを特徴とする。
【００１３】
ここで、前述した「制御ＯＮ信号」「制御ＯＦＦ信号」は、駆動回路の外部からＯＮドライブ回路あるいはＯＦＦドライブ回路へ付与されるＧＴＯ素子のオンオフ動作開始信号である。「ターンオフ動作期間」とは、制御ＯＦＦ信号がＯＦＦドライブ回路に入力された時点から、ＧＴＯ素子がターンオフしてゲート電流が零になるまでを意味する。
【００１４】
本発明では、ＧＴＯ素子のターンオフ動作期間におけるゲート電流と時間の積がターンオフ時のスイッチング損失となり、ＧＴＯ素子のターンオフが繰り返されると、そのターンオフ時のスイッチング損失により、ＧＴＯ素子がターンオフできない状態が発生することから、劣化診断回路によりターンオフ動作期間におけるゲート電流を時間積分し、その積分値が所定の閾値を超えた場合に保護信号を出力する。これにより、ＧＴＯ素子がターンオフできない状態を事前に検知することができる。
【００１５】
ここで、「所定の閾値」とは、ターンオフ時のスイッチング損失によりＧＴＯ素子が劣化した結果、そのＧＴＯ素子がターンオフできない状態に至る時点でのゲート電流の時間積分値に基づいて設定された基準レベルである。この基準レベルとしては、ＧＴＯ素子がターンオフできない状態に至る前の任意の積分値を選定する必要がある。また、「保護信号」とは、劣化判定によりＯＮドライブ回路またはＯＦＦドライブ回路からの出力信号を遮断する信号や、劣化状態を表示または発音により警報するための信号を意味する。
【発明の効果】
【００１６】
本発明によれば、ＧＴＯ素子のターンオフ動作時におけるゲート電流と時間の積を計測し、その計測値が所定の閾値を超えた場合に所定の保護信号を出力する劣化診断回路を設けたことにより、ＧＴＯ素子がターンオフできない状態を事前に検知してＧＴＯ素子の劣化によるシステムへの悪影響を未然に防止することができ、信頼性が大幅に向上する。
【発明を実施するための最良の形態】
【００１７】
本発明に係るＧＴＯ駆動回路の実施形態を以下に詳述する。なお、以下の実施形態では、Ｓｉ−ＧＴＯ素子を用いた駆動回路と、そのＳｉ−ＧＴＯ素子よりも高温動作可能で高耐圧のＳｉＣ−ＧＴＯ素子を用いた駆動回路について説明する。
【００１８】
まず、図１に示す実施形態は、Ｓｉ−ＧＴＯ素子１２を用いた駆動回路１１を例示する。図２（ａ）（ｂ）はＳｉ−ＧＴＯ素子１２の基本構造と内部等価回路を示す。Ｓｉ−ＧＴＯ素子１２は、図２（ａ）（ｂ）に示すようにｐ型半導体領域ＰE，ＰBとｎ型半導体領域ＮB，ＮEを接合し、その接合領域間で接合部Ｊ１，Ｊ２，Ｊ３を有するｐｎｐｎ構造を具備し、ｐ型半導体領域ＰEからアノードＡ、ｎ型半導体領域ＮEからカソードＫ、ｐ型半導体領域ＰBからゲートＧを引き出している。このＳｉ−ＧＴＯ素子１２は、同図（ｃ）に示すようにゲートＧとカソードＫ間に駆動回路１１を接続している。
【００１９】
一般的に、オン状態にあるＳｉ−ＧＴＯ素子１２は、ターンオン時とは逆向きのゲート電流Ｉｇを流すことによりターンオフさせることができる。つまり、アノードＡにプラス極性、カソードＫにマイナス極性の電圧を印加し、この電圧を接合部Ｊ２で阻止している状態で、カソードＫに対してゲートＧがプラス極性になるように順バイアス電圧を印加するとゲートＧから半導体領域ＰBにゲート電流の大きさに応じたホールが移動し、ＮＰＮトランジスタ部にベース電流を供給した状態と同様に、ゲート電流とＮＰＮトランジスタ部の電流増幅率の大きさに応じたエレクトロンが、半導体領域ＮEから半導体領域ＮBへ運ばれる。半導体領域ＮBへ運ばれたエレクトロンは、ＰＮＰトランジスタ部のベース電流と同じ働きをし、エレクトロンの数とＰＮＰトランジスタ部の電流増幅率に応じたホールが半導体領域ＰEから半導体領域ＰBへ運ばれる。このように、オフ状態にあるＳｉ−ＧＴＯ素子のＮＰＮトランジスタ部のゲートに順バイアス電圧を印加することによりホール、エレクトロンのいわゆるキャリアが接合部Ｊ２を通り抜け、Ｓｉ−ＧＴＯ素子はオフ状態が維持できなくなり電流が流れ始めてターンオンする。
【００２０】
一方、オン状態にあるＳｉ−ＧＴＯ素子１２は、カソードＫに対してゲートＧがマイナス極性（ゲートＧに対してカソードＫがプラス極性）となるように逆バイアス電圧を印加することにより、半導体領域ＰEから半導体領域ＰBへ運ばれたホールの一部がゲートＧから引き抜かれ、半導体領域ＮEからカソードＫにゲート電流の大きさに応じたエレクトロンが流れ込み、ＰＮＰ、ＮＰＮトランジスタ部の電流増幅率の合計が１以下になると、オン状態が維持できなくなりオフ状態へ移行する。
【００２１】
次に、図３に示す実施形態は、Ｓｉ−ＧＴＯ素子１２よりも高温動作可能で高耐圧のＳｉＣ−ＧＴＯ素子２２を用いた駆動回路１１を例示する。図４（ａ）（ｂ）はＳｉＣ−ＧＴＯ素子２２の基本構造と内部等価回路を示す。ＳｉＣ−ＧＴＯ素子２２は、図４（ａ）（ｂ）に示すようにｐ型半導体領域ＰE，ＰBとｎ型半導体領域ＮB，ＮEを接合し、その接合領域間で接合部Ｊ１，Ｊ２，Ｊ３を有するｐｎｐｎ構造を具備し、ｐ型半導体領域ＰEからアノードＡ、ｎ型半導体領域ＮEからカソードＫ、ｎ型半導体領域ＮBからゲートＧを引き出している。このＳｉＣ−ＧＴＯ素子２２は、同図（ｃ）に示すようにアノードＡとゲートＧ間に駆動回路１１を接続している。
【００２２】
ＳｉＣ−ＧＴＯ素子２２は、前述したＳｉ−ＧＴＯ素子１２とほぼ同様な基本構造を有し、異なる点は、ＰＮＰトランジスタ部のベース部分がゲートＧになっていることである。従って、ＳｉＣ−ＧＴＯ素子２２におけるターンオンおよびターンオフ動作は、アノードＡとゲートＧ間に順バイアス電圧あるいは逆バイアス電圧を印加することにより行なわれる。
【００２３】
具体的に、アノードＡにプラス極性、カソードＫにマイナス極性の電圧を印加し、この電圧を接合部Ｊ２で阻止している状態で、アノードＡに対してゲートＧがマイナス極性（ゲートＧに対してアノードＡがプラス極性）になるように順バイアス電圧を印加するとゲートＧから半導体領域ＮBにゲート電流の大きさに応じたエレクトロンが流れ込み、ＰＮＰトランジスタ部にベース電流を供給した状態と同様に、ゲート電流とＰＮＰトランジスタ部の電流増幅率の大きさに応じたホールが、半導体領域ＰEから半導体領域ＰBへ運ばれる。半導体領域ＰBへ運ばれたホールは、ＮＰＮトランジスタ部のベース電流と同じ働きをし、ホールの数とＰＮＰトランジスタ部の電流増幅率に応じたエレクトロンが半導体領域ＮEから半導体領域ＮBへ運ばれる。このように、オフ状態にあるＳｉＣ−ＧＴＯ素子２２のＮＰＮトランジスタ部のゲートＧに順バイアス電圧を印加することによりホール、エレクトロンのいわゆるキャリアが接合部Ｊ２を通り抜け、Ｓｉ−ＧＴＯ素子２２はオフ状態が維持できなくなり電流が流れ始めてターンオンする。
【００２４】
一方、オン状態にあるＳｉＣ−ＧＴＯ素子２２は、アノードＡに対してゲートＧがプラス極性となるように逆バイアス電圧を印加することにより、半導体領域ＮEから半導体領域ＮBへ運ばれたエレクトロンの一部がゲートＧから引き抜かれ、ＰＮＰ、ＮＰＮトランジスタ部の電流増幅率の合計が１以下になると、オン状態が維持できなくなりオフ状態へ移行する。
【００２５】
ここで、以下の説明では、Ｓｉ−ＧＴＯ素子１２とＳｉＣ−ＧＴＯ素子２２で共通部分をまとめて説明し、異なる点についてはＳｉＣ−ＧＴＯ素子２２について括弧書きで説明する。なお、Ｓｉ−ＧＴＯ素子１２とＳｉＣ−ＧＴＯ素子２２で共通する場合は、単にＧＴＯ素子１２，２２と表記し、異なる場合のみ、ＧＴＯ素子をＳｉ−ＧＴＯ素子１２またはＳｉＣ−ＧＴＯ素子２２と表記する。
【００２６】
ＧＴＯ素子１１，２２を用いた実施形態の駆動回路１１は、図１および図３に示すように制御ＯＮ信号によりＳｉ−ＧＴＯ素子１２のゲートＧからカソードＫへ流れる正のゲート電流Ｉｇ（ＳｉＣ−ＧＴＯ素子２２の場合、アノードＡからゲートＧへ流れる負のゲート電流）を付与することにより、そのゲートＧに順バイアス電圧（ＳｉＣ−ＧＴＯ素子２２の場合、逆バイアス電圧）を印加してＧＴＯ素子１２，２２をターンオンさせるＯＮドライブ回路１３と、制御ＯＦＦ信号によりＳｉ−ＧＴＯ素子１２のゲートＧに逆バイアス電圧（ＳｉＣ−ＧＴＯ素子２２の場合、順バイアス電圧）を印加することにより、そのゲートＧからカソードＫへ負のゲート電流（ＳｉＣ−ＧＴＯ素子２２の場合、アノードＡからゲートＧへ正のゲート電流）を流してＧＴＯ素子１２，２２をターンオフさせるＯＦＦドライブ回路１４と、ＧＴＯ素子１２，２２のターンオフ動作期間Ｔにおけるゲート電流Ｉｇを時間積分し、その積分値が所定の閾値を超えた場合に保護信号を出力する劣化診断回路１５とを具備する。
【００２７】
なお、ＯＮドライブ回路１３とＯＦＦドライブ回路１４の入力側は共通接続され、ＯＦＦドライブ回路１４の入力側に反転回路１６を挿入接続している。ＯＮドライブ回路１３とＯＦＦドライブ回路１４の出力側は共通接続され、スイッチ１７を介してＧＴＯ素子１２，２２のゲートＧに接続されている。このスイッチ１７は、劣化診断回路１５から出力される劣化判定信号により開閉動作可能となっている。また、前記劣化診断回路１５から出力される劣化警報信号により、表示あるいは音声でもって警報を発する。
【００２８】
劣化診断回路１５では、図５に示すようにゲート電流Ｉｇを積分回路１８により時間で積分し、その積分結果を比較回路１９により所定の閾値と比較し、その積分値が所定の閾値を超えた場合に、保護信号の一つである劣化判定信号を出力してスイッチ１７を開放し、ＧＴＯ素子１２，２２を強制的にオフ動作させると共に、他の保護信号である劣化警報信号を出力して警報を発する。スタート・リセット回路２０では、基準信号に基づいて積分演算の開始信号を積分回路１８に送出し、積分演算完了後にはリセット信号を積分回路１８に送出する。なお、所定の閾値は、前述したようにターンオフ時のスイッチング損失によりＧＴＯ素子１２，２２が劣化した結果、そのＧＴＯ素子１２，２２がターンオフできない状態に至る前の積分値を任意に選定した基準レベルである。
【００２９】
図６および図７はＧＴＯ素子１２，２２の駆動回路１１における制御ＯＮ／ＯＦＦ信号とゲート電流Ｉｇの関係を示すタイミングチャートである。この駆動回路１１では、同図に示すようにＧＴＯ素子１２，２２のターンオフ動作時に、制御ＯＦＦ信号によりゲート電流Ｉｇがターンオフ動作期間Ｔ中で大きく変動する。つまり、ターンオフ動作期間Ｔの初期ｔ1では、ターンオフに起因するゲート電流Ｉｇ（ｔ1）が流れて大きく変動し、その中期ｔ2では、接合部Ｊ２の余剰キャリアを排出するのに必要な一定のゲート電流Ｉｇ（ｔ2）が流れ、終期ｔ3ではそのゲート電流Ｉｇ（ｔ3）が徐々に変動して零に達する。なお、ＳｉＣ−ＧＴＯ素子２２の場合は、Ｓｉ−ＧＴＯ素子１２の特性（図６参照）を反転させた特性（図７参照）を有する。
【００３０】
このターンオフ動作期間Ｔにおけるゲート電流と時間の積がターンオフ時のスイッチング損失となる。このＧＴＯ素子１２，２２のターンオフが繰り返されると、そのターンオフ時のスイッチング損失により、ＧＴＯ素子１２，２２がターンオフできない状態が発生することから、劣化診断回路１５によりターンオフ動作期間Ｔにおけるゲート電流を時間積分し、その積分値が前述の基準レベルを超えた場合に保護信号を出力する。保護信号の一つである劣化判定信号を出力してスイッチ１７を開放し、ＧＴＯ素子１２，２２を強制的にオフ動作させると共に、他の保護信号である劣化警報信号を出力して警報を発する。
【００３１】
これにより、ターンオフ時のスイッチング損失により、ＧＴＯ素子１２，２２がターンオフできない状態が発生することを事前に検知してＧＴＯ素子１２，２２の劣化によるシステムへの悪影響を未然に防止でき、例えば、このＧＴＯ素子１２，２２をブリッジ構成したインバータの場合、一対のＧＴＯ素子１２，２２の両方ともが同時にターンオン状態となることに起因する直流短絡の発生を回避することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態で、Ｓｉ−ＧＴＯ素子の駆動回路を示す回路図である。
【図２】（ａ）はＳｉ−ＧＴＯ素子の基本構造図、（ｂ）はＳｉ−ＧＴＯ素子の内部等価回路図、（ｃ）はＳｉ−ＧＴＯ素子と駆動回路の接続状態を示す回路図である。
【図３】本発明の他の実施形態で、ＳｉＣ−ＧＴＯ素子の駆動回路を示す回路図である。
【図４】（ａ）はＳｉＣ−ＧＴＯ素子の基本構造図、（ｂ）はＳｉＣ−ＧＴＯ素子の内部等価回路図、（ｃ）はＳｉＣ−ＧＴＯ素子と駆動回路の接続状態を示す回路図である。
【図５】図１および図３の劣化診断回路の内部構成を示すブロック図である。
【図６】図１の実施形態の駆動回路における制御信号とゲート電流の関係を示すタイミングチャートである。
【図７】図３の実施形態の駆動回路における制御信号とゲート電流の関係を示すタイミングチャートである。
【図８】ＧＴＯ素子の駆動回路の従来例を示す回路図である。
【符号の説明】
【００３３】
１１  駆動回路
１２，２２  ＧＴＯ素子
１３  ＯＮドライブ回路
１４  ＯＦＦドライブ回路
１５  劣化診断回路
【図１】
2005045963.tif 000003
【図２】
2005045963.tif 000004
【図３】
2005045963.tif 000005
【図４】
2005045963.tif 000006
【図５】
2005045963.tif 000007
【図６】
2005045963.tif 000008
【図７】
2005045963.tif 000009
【図８】
2005045963.tif 000010