(57)【要約】【課題】  従来のパイプライン方式Ａ／Ｄ変換器は任意のパイプステージに対して直接アナログ値を入力する事ができず、パイプラインステージの単体特性の評価ができなかった。【解決手段】  制御回路１０によりパイプラインステージ列６のすべてのパイプラインステージ７〜９を動作させる事でＡ／Ｄ変換器本来の変換処理を行う事ができ、なおかつ制御回路１０によりパイプラインステージ列６のうちの一つの任意のパイプラインステージのみを動作させ、同時にその他のパイプラインステージを停止させ、入力されたアナログ値を任意のパイプラインステージまでスルーさせる事で、Ａ／Ｄ変換器のアナログ入力端子（１）から任意のパイプラインステージのアナログ入力までのアナログパスを確保し、アナログ入力端子（１）とデジタル出力端子（２、３または４）よりアナログ信号とデジタル変換値を観測し、パイプラインステージの単体特性の評価を可能にできる。【選択図】  図１
2005303638.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ入力されるアナログ信号に対し自己の受け持ちビット分のみデジタル変換を行う複数のパイプラインステージを直列に接続したパイプラインステージ列を備え、
前記パイプラインステージ列の初段の前記パイプラインステージには被変換のアナログ信号が入力され、初段より後の前記パイプラインステージにはそれぞれ前段の前記パイプラインステージでのデジタル変換における残渣成分のアナログ信号が入力され、全ての前記パイプラインステージでのデジタル変換値の並列出力を前記被変換のアナログ信号を変換したデジタル信号として出力するＡ／Ｄ変換器であって、
個々の前記パイプラインステージを動作させるか停止させるかの制御を行う制御回路を設け、
前記パイプラインステージ列の最後段以外の個々の前記パイプラインステージは前記制御回路により停止させられるときには入力されるアナログ信号をそのまま次段の前記パイプラインステージへ出力するようにしたことを特徴とするＡ／Ｄ変換器。
【請求項２】
前記パイプラインステージ列の個々の前記パイプラインステージが、自己の受け持ちビット分にオーバーラップ部分をもったデジタル変換を行うようにし、
全ての前記パイプラインステージのデジタル変換値を入力し、前記制御回路が全ての前記パイプラインステージを動作させるときには全ての前記パイプラインステージのデジタル変換値からオーバーラップ部分を補正した前記デジタル信号を出力し、前記制御回路が任意の一つの前記パイプラインステージを動作させ、他の前記パイプラインステージを停止させるときには前記任意の一つのパイプラインステージのデジタル変換値をそのまま出力する補正回路を設けたことを特徴とする請求項１のＡ／Ｄ変換器。
【請求項３】
請求項１または請求項２のＡ／Ｄ変換器において、前記制御回路により前記パイプラインステージ列の任意の一つのパイプラインステージを選択的に動作させたときのデジタル信号と、前記被変換のアナログ信号とに基づいて、パイプラインステージの単体特性の評価をするＡ／Ｄ変換器の特性評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＡ／Ｄ変換器、特にパイプライン方式のＡ／Ｄ変換器において、パイプラインステージの単体特性を評価可能にする構成を有するものに関するものである。
【背景技術】
【０００２】
従来のパイプライン方式のＡ／Ｄ変換器において、各パイプラインステージはサンプルホールド回路でサンプリングされたアナログ値あるいは前段のパイプラインステージでの変換残渣分のアナログ値が入力され、各パイプラインステージでのデジタル変換値を並列に出力する事でトータルのデジタル変換値を出力している。また、各パイプラインステージはサンプルホールド回路でサンプリングされたアナログ値あるいは前段のパイプラインステージでの変換残渣分のアナログ値が入力され、各パイプラインステージで変換処理の信頼性を向上させるために、それぞれオーバーラップ部分を持ったデジタル変換値を出力し、補正回路を介してトータルのデジタル変換値を出力しているものもある（例えば、特許文献１参照。）。
【特許文献１】特開２００３−１７４３６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
パイプライン方式Ａ／Ｄ変換器において、実デバイス上でＡ／Ｄ変換特性に不具合が生じた場合、原因解析にはパイプラインステージの単体特性評価が有効である。
【０００４】
しかしながら、従来のパイプライン方式Ａ／Ｄ変換器は上記のように構成されている為、パイプラインステージ単体の特性評価を実施する為に任意のパイプステージに対して直接アナログ値を入力する事ができず、パイプラインステージの単体特性の評価ができない。また、デジタル変換値が補正回路を介して出力される構成の場合は、パイプラインステージ単体のデジタル変換値を直接観測する事ができない。
【０００５】
本発明は上記のような問題点に解決する為のもので、任意のパイプラインステージ単体の特性評価を可能とするＡ／Ｄ変換器およびその特性評価方法を提供する事を目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決する為に、本発明にかかるＡ／Ｄ変換器は、それぞれ入力されるアナログ信号に対し自己の受け持ちビット分のみデジタル変換を行う複数のパイプラインステージを直列に接続したパイプラインステージ列を備え、パイプラインステージ列の初段のパイプラインステージには被変換のアナログ信号が入力され、初段より後のパイプラインステージにはそれぞれ前段のパイプラインステージでのデジタル変換における残渣成分のアナログ信号が入力され、全てのパイプラインステージでのデジタル変換値の並列出力を被変換のアナログ信号を変換したデジタル信号として出力するＡ／Ｄ変換器であって、個々のパイプラインステージを動作させるか停止させるかの制御を行う制御回路を設け、パイプラインステージ列の最後段以外の個々のパイプラインステージは制御回路により停止させられるときには入力されるアナログ信号をそのまま次段のパイプラインステージへ出力するようにしたことを特徴とする。
【０００７】
さらに本発明において、パイプラインステージ列の個々のパイプラインステージが、自己の受け持ちビット分にオーバーラップ部分をもったデジタル変換を行うようにし、全てのパイプラインステージのデジタル変換値を入力し、制御回路が全てのパイプラインステージを動作させるときには全てのパイプラインステージのデジタル変換値からオーバーラップ部分を補正したデジタル信号を出力し、制御回路が任意の一つのパイプラインステージを動作させ、他のパイプラインステージを停止させるときには任意の一つのパイプラインステージのデジタル変換値をそのまま出力する補正回路を設けたことを特徴とする。
【０００８】
また、本発明のＡ／Ｄ変換器の特性評価方法は、上記のＡ／Ｄ変換器において、制御回路によりパイプラインステージ列の任意の一つのパイプラインステージを選択的に動作させたときのデジタル信号と、被変換のアナログ信号とに基づいて、パイプラインステージの単体特性の評価をする。
【発明の効果】
【０００９】
本発明によれば、制御回路によりパイプラインステージ列のすべてのパイプラインステージを動作させる事でＡ／Ｄ変換器本来の変換処理を行う事ができ、なおかつ制御回路によりパイプラインステージ列から任意のパイプラインステージのみを動作させ、同時にその他のパイプラインステージを停止させ、入力されたアナログ値を任意のパイプラインステージまでスルーさせる事で、任意のパイプラインステージに対して、既存のアナログ入力端子とデジタル出力端子より、アナログ信号の入力とデジタル変換値の観測を可能にし、任意のパイプラインステージ単体の特性評価を可能にできる。
【００１０】
さらに、本発明において、個々のパイプラインステージが、自己の受け持ちビット分にオーバーラップ部分をもったデジタル変換を行うようにし、オーバーラップ部分を補正する補正回路を設けた場合でも、制御回路によりパイプラインステージ列のすべてのパイプラインステージを動作させ、補正回路にパイプラインステージ列の全てのパイプラインステージからのデジタル変換値よりオーバーラップ補正演算させる事でＡ／Ｄ変換器本来の変換処理を行う事ができ、なおかつ制御回路によりパイプラインステージ列から任意のパイプラインステージのみを動作させ、同時にその他のパイプラインステージを停止させ、入力されたアナログ値を任意のパイプラインステージまでスルーさせ、同時に制御回路により補正回路に、任意のパイプラインステージからのデジタル変換値をオーバーラップ補正演算せずそのまま出力させる事で、任意のパイプラインステージに対して、既存のアナログ入力端子とデジタル出力端子より、アナログ信号の入力とデジタル変換値の観測を可能にし、任意のパイプラインステージ単体の特性評価を可能にできる。
【００１１】
すなわち、制御回路によりパイプラインステージ列の任意の一つのパイプラインステージを選択的に動作させたとき、同時に他のパイプラインステージを停止させ、Ａ／Ｄ変換器のアナログ入力端子から任意のパイプラインステージのアナログ入力までのアナログパスと、任意のパイプラインステージのデジタル出力からＡ／Ｄ変換器のデジタル出力までのデジタルパスを確保する事で、被変換のアナログ信号と任意のパイプラインステージによるデジタル信号とに基づいてパイプラインステージの単体特性の評価を可能にできる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明のＡ／Ｄ変換器の具体的な実施の形態を、図面を参照しながら説明する。
【００１３】
（実施の形態１）
図１は、本発明の実施の形態１にかかるＡ／Ｄ変換器であり、搭載されているパイプラインステージの単体特性が可能な３ビットのＡ／Ｄ変換器の構成を示している。図１において、１はアナログ入力信号、２は第1のデジタル出力信号、３は第２のデジタル出力信号、４は第３のデジタル出力信号、５はサンプルホールド回路、６はパイプラインステージ列、７は第1のパイプラインステージ、８は第２のパイプラインステージ、９は第３のパイプラインステージ、１０は制御回路、１１はサンプルホールド回路５によってサンプリングされたアナログ信号、１２は第1のパイプラインステージ７のアナログ残渣成分、１３は第２のパイプラインステージ８のアナログ残渣成分、１４は制御回路１０の第1の制御信号、１５は制御回路１０の第２の制御信号、１６は制御回路１０の第３の制御信号である。
【００１４】
実施の形態１であるＡ／Ｄ変換器は、入力としてアナログ入力信号１が与えられて、デジタル出力信号２〜４を出力する構成になっている。アナログ入力信号１はサンプルホールド回路５によってサンプリングされたアナログ信号１１となり、第1のパイプラインステージ７の入力として接続され、その出力が第1のパイプラインステージ７のアナログ残渣成分１２となり、第２のパイプラインステージ８の入力として接続され、その出力が第２のパイプラインステージ８のアナログ残渣成分１３となり、第３のパイプラインステージ９の入力として接続されている。
【００１５】
パイプラインステージ７で得られたデジタル変換値はそのままデジタル出力信号２として、パイプラインステージ８で得られたデジタル変換値はそのままデジタル出力信号３として、パイプラインステージ９で得られたデジタル変換値はそのままデジタル出力信号４としてデジタル出力端子から出力される。
【００１６】
また、制御回路１０からは、パイプラインステージ７に対して第1の制御信号１４が、パイプラインステージ８に対して第２の制御信号１５が、パイプラインステージ９に対して第３の制御信号１６が接続されており、制御回路１０は、個々のパイプラインステージ７、８、９を動作させるか停止させるかの制御を行い、個々のパイプラインステージは制御回路１０により停止させられるときには入力されるアナログ信号をそのままの次段のパイプラインステージへ出力する。
【００１７】
以上のように本発明の実施の形態１のＡ／Ｄ変換器は、制御回路１０によりパイプラインステージ列６のすべてのパイプラインステージ７〜９を動作させる事でＡ／Ｄ変換器本来の変換処理を行う事ができ、なおかつ制御回路１０によりパイプラインステージ列６のうちの一つの任意のパイプラインステージのみを動作させ、同時にその他のパイプラインステージを停止させ、入力されたアナログ値を任意のパイプラインステージまでスルーさせる事で、Ａ／Ｄ変換器のアナログ入力端子（１）から任意のパイプラインステージのアナログ入力までのアナログパスと、その任意のパイプラインステージのデジタル出力からＡ／Ｄ変換器のデジタル出力までのデジタルパスとを確保し（この場合デジタルパスについてはもともと確保できている）、任意のパイプラインステージに対して、既存のアナログ入力端子（１）とデジタル出力端子（２〜４）よりアナログ信号とデジタル変換値の観測を可能とし、任意のパイプラインステージの単体特性の評価を可能にできる。
【００１８】
（実施の形態２）
図２は、本発明の実施の形態２にかかるＡ／Ｄ変換器であり、搭載されているパイプラインステージの単体特性が可能な３ビットのオーバーラップ補正機能を有するＡ／Ｄ変換器の構成を示している。図２において、１はアナログ入力信号、２は第1のデジタル出力信号、３は第２のデジタル出力信号、４は第３のデジタル出力信号、５はサンプルホールド回路、６はパイプラインステージ列、１７は第1のデジタル変換値にオーバーラップ部分を持つパイプラインステージ、１８は第２のデジタル変換値にオーバーラップ部分を持つパイプラインステージ、１９は第３のデジタル変換値にオーバーラップ部分を持つパイプラインステージ、１０は制御回路、１１はサンプルホールド回路５によってサンプリングされたアナログ信号、２４は第1のデジタル変換値にオーバーラップ部分を持つパイプラインステージ１７のアナログ残渣成分、２５は第２のデジタル変換値にオーバーラップ部分を持つパイプラインステージ１８のアナログ残渣成分、１４は制御回路１０の第1の制御信号、１５は制御回路１０の第２の制御信号、１６は制御回路１０の第３の制御信号、２０は補正回路である。
【００１９】
実施の形態２であるＡ／Ｄ変換器は、入力としてアナログ入力信号１が与えられて、デジタル出力信号２〜４を出力する構成になっている。アナログ入力信号１はサンプルホールド回路５によってサンプリングされたアナログ信号１１となり、第1のデジタル変換値にオーバーラップ部分を持つパイプラインステージ１７の入力として接続され、その入力に対する第1のデジタル変換値にオーバーラップ部分を持つパイプラインステージ１７のアナログ残渣成分２４が出力され、第２のデジタル変換値にオーバーラップ部分を持つパイプラインステージ１８の入力として接続され、その入力に対する第２のデジタル変換値にオーバーラップ部分を持つパイプラインステージ１８のアナログ残渣成分２５が出力され、第３のデジタル変換値にオーバーラップ部分を持つパイプラインステージ１９の入力として接続されている。
【００２０】
デジタル変換値にオーバーラップ部分を持つパイプラインステージ１７で得られたデジタル変換値は部分デジタル信号２１として出力され補正回路２０に接続されている。前記デジタル変換値にオーバーラップ部分を持つパイプラインステージ１７のデジタル変換値は３つの変換値をもち、次段のパイプラインステージのデジタル変換値と０．５ビット分のオーバーラップ部分を持つ、また前記部分デジタル信号２１は３つの変換値を伝搬する事を可能にする為に２ビット構成となっている。
【００２１】
デジタル変換値にオーバーラップ部分を持つパイプラインステージ１８で得られたデジタル変換値は部分デジタル信号２２として出力され補正回路２０に接続されている。前記デジタル変換値にオーバーラップ部分を持つパイプラインステージ１８のデジタル変換値は３つの変換値をもち、次段のパイプラインステージのデジタル変換値と０．５ビット分のオーバーラップ部分を持つ、また前記部分デジタル信号２２は３つの変換値を伝搬する事を可能にする為に２ビット構成となっている。
【００２２】
デジタル変換値にオーバーラップ部分を持つパイプラインステージ１９で得られたデジタル変換値は部分デジタル信号２３として出力され補正回路２０に接続されている。前記デジタル変換値にオーバーラップ部分を持つパイプラインステージ１９のデジタル変換値は３つの変換値をもち、次段のパイプラインステージのデジタル変換値と０．５ビット分のオーバーラップ部分を持つ、また前記部分デジタル信号２３は３つの変換値を伝搬する事を可能にする為に２ビット構成となっている。
【００２３】
また、制御回路１０からは、デジタル変換値にオーバーラップ部分を持つパイプラインステージ１７と補正回路２０に対して第1の制御信号１４が、デジタル変換値にオーバーラップ部分を持つパイプラインステージ１８と補正回路２０に対して第２の制御信号１５が、デジタル変換値にオーバーラップ部分を持つパイプラインステージ１９と補正回路２０に対して第３の制御信号１６が接続されている。制御回路１０は、個々のパイプラインステージ１７、１８、１９を動作させるか停止させるかの制御を行い、個々のパイプラインステージは制御回路１０により停止させられるときには入力されるアナログ信号をそのままの次段のパイプラインステージへ出力する。
【００２４】
また、補正回路２０は、制御回路１０からの制御信号１４、１５、１６によって制御回路１０が全てのパイプラインステージ１７〜１９を動作させるときには、全てのパイプラインステージ１７〜１９のデジタル変換値２１〜２３を前段のパイプラインステージのデジタル変換値に対して１ビット右（下位）シフトさせながら加算する事でオーバーラップ部分を補正したデジタル変換値の上位３ビットをデジタル信号２〜４より出力することで、Ａ／Ｄ変換器本来の変換処理を行う事ができる。制御回路１０が任意の一つのパイプラインステージを動作させ、他のパイプラインステージを停止させるときには任意の一つのパイプラインステージの部分デジタル信号（２１、２２、２３のいずれか）をそのままデジタル出力信号（２、３、４のいずれか２本）より出力する。
【００２５】
以上のように本発明の実施の形態２のＡ／Ｄ変換器は、制御回路１０によりパイプラインステージ列６のすべてのパイプラインステージ１７〜１９を動作させる事でＡ／Ｄ変換器本来の変換処理を行う事ができ、なおかつ制御回路１０によりパイプラインステージ列６のうちの一つの任意のパイプラインステージのみを動作させ、同時にその他のパイプラインステージを停止させ、入力されたアナログ値を任意のパイプラインステージまでスルーさせるとともに、補正回路２０に任意のパイプラインステージからのデジタル変換値をオーバーラップ補正演算せずそのまま出力させる事で、Ａ／Ｄ変換器のアナログ入力端子（１）から任意のパイプラインステージのアナログ入力までのアナログパスと、その任意のパイプラインステージのデジタル出力（２１〜２３）からＡ／Ｄ変換器のデジタル出力（２〜４）までのデジタルパスを確保し、任意のパイプラインステージに対して、既存のアナログ入力端子（１）とデジタル出力端子（２〜４）よりアナログ信号とデジタル変換値の観測を可能とし、任意のパイプラインステージの単体特性の評価を可能にできる。
【産業上の利用可能性】
【００２６】
本発明にかかるＡ／Ｄ変換器は、パイプラインステージの単体特性の評価機能を有し、実デバイス上でＡ／Ｄ変換特性に不具合が生じた場合の原因解析手法として有用である。また、任意のデジタル変換の分解能を変更させる用途にも応用できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態１にかかるＡ／Ｄ変換器の構成図
【図２】本発明の実施の形態２にかかるＡ／Ｄ変換器の構成図
【符号の説明】
【００２８】
１    アナログ入力信号
２    第1のデジタル出力信号
３    第２のデジタル出力信号
４    第３のデジタル出力信号
５    サンプルホールド回路
６    パイプラインステージ列
７    第1のパイプラインステージ
８    第２のパイプラインステージ
９    第３のパイプラインステージ
１０  制御回路
１１  サンプリングされたアナログ信号
１２  第1のパイプラインステージのアナログ残渣成分
１３  第２のパイプラインステージのアナログ残渣成分
１４  第1の制御信号
１５  第２の制御信号
１６  第３の制御信号
１７  第1のデジタル変換値にオーバーラップ部分を持つパイプラインステージ
１８  第２のデジタル変換値にオーバーラップ部分を持つパイプラインステージ
１９  第３のデジタル変換値にオーバーラップ部分を持つパイプラインステージ
２０  補正回路
２１  第1の部分デジタル信号
２２  第２の部分デジタル信号
２３  第３の部分デジタル信号
２４  第1のデジタル変換値にオーバーラップ部分を持つパイプラインステージのアナログ残渣成分
２５  第２のデジタル変換値にオーバーラップ部分を持つパイプラインステージのアナログ残渣成分
【図１】
2005303638.tif 000003
【図２】
2005303638.tif 000004