(57)【要約】  【課題】  従来の技術では、エッチング工程で容量素子の周辺部に損傷領域が形成されてしまうため、金属酸化物容量素子の微細化が困難であった。また、金属酸化物を含む記憶装置の製造工程において、金属酸化物を結晶化させる高温のアニール処理が必要であった。  【解決手段】  半導体基板２０上に下部電極層３１を形成する工程と、予め作製された金属酸化物微粒子３２を孔の内部の下部電極層３１上に選択的に配置する工程と、上部電極層３３を形成する工程とを有する容量素子の製造方法であって、下部電極層３１の一部あるいは全部がメッキ法により形成することを特徴とする。本発明によれば、高温アニールが不要とすることができるとともに、金属酸化物に損傷領域のない微細な容量素子を提供することができる。【選択図】      図１
2005236081.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に下部電極層を形成する工程と、予め作製された金属酸化物微粒子を前記下部電極層上に選択的に配置する工程と、上部電極層を形成する工程とを有する容量素子の製造方法であって、前記下部電極層および前記上部電極層の一方または双方の電極層の一部あるいは全部がメッキ法により形成された金属であることを特徴とする容量素子の製造方法。
【請求項２】
半導体基板上に第一下部電極層を形成する工程と、予め作製された金属酸化物微粒子を前記第一下部電極層上に配置する工程と、その後メッキ法で第二下部電極層を形成する工程と、上部電極層を形成する工程とを備えたことを特徴とする容量素子の製造方法。
【請求項３】
前記金属酸化物微粒子の単一粒子が単一層を形成して容量素子の単一セル内に配置されていることを特徴とする請求項1または請求項２記載の容量素子。
【請求項４】
前記金属酸化物微粒子の単一粒子が容量素子の単一セルに配置されていることを特徴とする請求項1または請求項２記載の容量素子。
【請求項５】
前記金属酸化物微粒子は強誘電体微粒子もしくは、高誘電体微粒子であることを特徴とする請求項１ないし請求項４のいずれか１項に記載の容量素子。
【請求項６】
前記上部電極を形成する前に、液相中で電解法により絶縁体層を形成する工程を有する請求項２に記載の容量素子の製造方法。
【請求項７】
前記上部電極層を形成する工程の前に表面半導体基板に溶液を吹き付けて洗浄する工程を有する請求項１ないし請求項４のいずれか１項に記載の容量素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属酸化物微粒子を任意の電極層上に選択的に配置させてなる容量素子およびその製造方法に関するものである。
【背景技術】
【０００２】
容量素子とトランジスタとによってメモリ・セルを構成する従来の記憶装置は、たとえば図７に示すような構成からなる。ここで、容量素子１０の第1の電極１はトランジスタ７のソース４に接続され、第２の電極２はセルプレート線９に接続されている。トランジスタ７のドレイン５はビット線８に、ゲート６はワード線１１（図示せず）にそれぞれ接続されている。
【０００３】
この構造において、容量素子１０の第1の電極１は、第１のコンタクトプラグ１２を介してトランジスタ７のソース４に接続され、第２の電極２はセルプレート線９に接続されている。トランジスタ７のドレイン５は第２のコンタクトプラグ１３を介してビット線８に、ゲート６はワード線１１（図示せず）にそれぞれ接続されている。(例えば、特許文献１参照)
このような構造のメモリセルにおいて、容量素子１０を形成するには、たとえば図８に示すように、半導体基板２０上に第４の絶縁層２５を形成した半導体基板２０の上に、第１の電極１と、金属酸化物層３と、第２の電極２を積層したのち、図８（ａ）に示すように最上層に所望の形状に形成したフォト・レジスト・マスク２４をエッチ・マスクとして、プラズマ・エッチング法などで図８（ｂ）の容量素子形状を得る。
【０００４】
しかし、プラズマ・エッチングにおいては反応性ラジカルなど活性種を多量に含むので、これによる金属酸化物層の切断面は内部まで損傷し、損傷領域２６が、容量素子１０の周辺部に形成される（図８（ｃ））。
【０００５】
このような損傷領域２６の範囲は容量素子１０の加工方法で決まり、半導体基板上での容量素子の大きさ（すなわち面積）にはよらない。
【特許文献１】特許第３４００９６４号公報（第４頁左欄第２９行、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述の損傷領域２６は、容量素子１０の実効面積を減少させる。すなわち、損傷領域２６は、容量素子１０の側壁から内部へ数十ナノ・メートルから数百ナノ・メートルにまでおよび、容量素子の面積が１マイクロ平方メートルを下回ると、容量素子１０の実効面積の減少は無視できなくなる。
【０００７】
このような損傷領域２６を低減するために、容量素子１０の形成後には、回復アニールが施されるが、損傷領域２６を完全に消失させる効果はない。
【０００８】
従来の技術においては、金属酸化物層３を結晶化させるアニール処理が必要である。このアニール処理により、コンタクトプラグ１２内部の周囲がわすかに熱劣化してしまう。半導体製造における最小配線間隔が狭くなっていくに従い、コンタクトプラグ１２の配線幅も小さくなっていくので、熱劣化がコンタクトプラグ１２の動作性に与える影響が無視できなくなる。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本願の請求項１記載の容量素子の製造方法は、半導体基板上に下部電極層を形成する工程と、予め作製された金属酸化物微粒子を前記下部電極層上に選択的に配置する工程と、上部電極層を形成する工程とを有する容量素子の製造方法であって、下部電極層および上部電極層の一方または双方の電極層の一部あるいは全部がメッキ法により形成された金属であることを特徴とする。
【００１０】
この構成により、金属酸化物微粒子を前記下部電極層上に選択的に配置することができるので、金属酸化物の形成・加工工程を削減でき、金属酸化物に損傷のない微細な容量素子を提供する作用を有する。さらに、予め作製された金属酸化物微粒子を下部電極上に配置するので、金属酸化物を結晶化させるアニール処理を削減することができ、配線の熱劣化などを防ぐことができる。また、下部電極層および、上部電極層の一部あるいは全部がメッキ法により形成されるので、金属酸化物微粒子と上部電極および下部電極の接触面積が増大するので、容量素子の実効面積を増大させることができる。メッキ法は安価な装置で実施可能であるので、プロセスコストを削減することができる。
【００１１】
次に、請求項２に記載の発明は、半導体基板上に第一下部電極層を形成する工程と、予め作製された金属酸化物微粒子を前記第一下部電極層上に配置する工程と、その後メッキ法で第二下部電極層を形成する工程と、上部電極層を形成する工程とを備えたことを特徴とする容量素子の製造方法であって、金属酸化物微粒子を前記第一下部電極層上に配置した後、メッキ法で第二下部電極層を形成することを特徴とする。
【００１２】
この構成によれば、金属酸化物微粒子の一部が前記第二下部電極層に埋まるので、容量素子の実効面積を増加させる効果ならびに、金属酸化物微粒子を半導体基板上に固定する効果を有する。
【００１３】
次に、請求項３に記載の発明は、前記金属酸化物微粒子の単一粒子が単一層を形成して容量素子の単一セル内に配置されていることを特徴とする請求項1または請求項２記載の容量素子であって、金属酸化物微粒子の単一粒子が単一層を形成して容量素子の単一セルに配置することを特徴とする。
【００１４】
この構成によれば、上部電極と下部電極間の距離が多層粒子膜に比べて短くなり、動作電圧を低くすることができる効果を有する。
【００１５】
次に、請求項４に記載の発明は、前記金属酸化物微粒子の単一粒子が容量素子の単一セルに配置されていることを特徴とする請求項1または請求項２に記載の容量素子であって、金属酸化物微粒子の単一粒子が容量素子の単一セルに配置されることを特徴とする。
この構成によれば、金属酸化物微粒子直径に対応した容量素子を容量素子の加工形成工程を含むことなく形成できるので、ダメージ領域のない素子面積０．０１μｍ2以下の容量素子を提供することができる。
【００１６】
次に、請求項５に記載の発明は、前記金属酸化物微粒子は強誘電体微粒子もしくは、高誘電体微粒子であることを特徴とする請求項１ないし請求項４のいずれかに記載の容量素子であることを特徴とする。
【００１７】
この構成によれば、これまでの強誘電体および高誘電体容量素子形成に必要であったアニール処理と、強誘電体層および高誘電体層の加工形成工程が不要となり、配線の熱劣化などを防ぐ効果と、容量素子面積が０．２５μｍ2以下の微細な容量素子を形成することができる効果を提供する。
【００１８】
次に、請求項６に記載の発明は、前記上部電極を形成する前に、液相中で電解法により絶縁体層を形成する工程を有する請求項２に記載の容量素子の製造方法であって、前記絶縁体層は、電解法により、下部電極層上だけに成長していくので、金属酸化物微粒子の特性を損なうことなく下部電極層と上部電極層を電気的に分離させることができ、容量素子の動作信頼性を向上させることができる。
【００１９】
次に、請求項７に記載の発明は、前記上部電極層を形成する工程の前に表面半導体基板に溶液を吹き付けて洗浄する工程を有する請求項１ないし請求項４のいずれかに記載の容量素子の製造方法であることを特徴とする。
【００２０】
この構成によれば、半導体基板表面に固定されていない金属酸化物粒子を除去することができるので、単一粒子の単一層を得ることができる。
【発明の効果】
【００２１】
以上のように本発明の容量素子の製造方法は、第一下部電極上に所望の開口形状を備えた孔を形成する工程と、予め作製された金属酸化物微粒子を前記孔の内部の前記下部電極層上に選択的に配置する工程と、メッキ法で第二下部電極層を形成する工程と、電解法で絶縁体層を形成する工程と、上部電極層を形成する工程とを有するので以下の効果を提供することができる。
【００２２】
金属酸化物微粒子を前記孔の内部の前記下部電極層上に選択的に配置することができるので、金属酸化物の形成・加工工程を削減でき、金属酸化物に損傷のない微細な容量素子を提供することができる。
【００２３】
予め作製された金属酸化物微粒子を下部電極上に配置するので、金属酸化物を結晶化させるアニール処理を削減することができ、配線の熱劣化などを防ぐことができる。
【００２４】
金属酸化物微粒子を前記第一下部電極層上に配置した後、メッキ法で第二下部電極層を形成することで、金属酸化物微粒子の一部が前記第二下部電極層に埋まるので、容量素子の実効面積を増加させる効果ならびに、金属酸化物微粒子を半導体基板上に固定することができる。
【００２５】
前記絶縁体層は電解法により前記第二下部電極上だけに成長していくので、金属酸化物微粒子の特性を損なうことなく下部電極層と上部電極層を電気的に分離させることができ、容量素子の動作信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について説明する。
【００２７】
（実施形態１）
図１に本発明の一実施例の形態として、半導体基板表面上に容量素子１０を形成する方法を容量素子１０の断面図を用いて説明する。
【００２８】
まず、図１（ａ）に示すように、例えば半導体基板２０の一表面に底部で接地した下部電極３１形成したのち、例えばシリコン酸化膜からなる第一の薄膜４１を形成する。
【００２９】
次に、図１（ｂ）に示すように、前記第一の薄膜４１に所望の開口形状を備えた孔４５を形成する。孔４５の形成は、リソグラフィ法によるレジストマスク（図示せず）を転写パターンと用い、第一の薄膜４１をエッチングしてもよい。なお、孔４５の形成においては、第一の薄膜４１の下層にある下部電極３１の表面が露出するようにしておく。
【００３０】
つづいて、予め作製された金属酸化物微粒子３２を前記下部電極層３１上に配置するために、半導体基板２０はたとえば図３に示す液相処理槽５０の中に置かれる。この液相処理槽５０は、たとえば、直径２５ｎｍの前記金属酸化物微粒子３２を含む懸濁液５１で満たされている。ここで、図３に示すように、白金電極５２と液相処理槽５０の上部に設けた半導体基板２０（処理基板５３）との間には、直流電源５４が接続されている。前記金属酸化物微粒子３２は前記懸濁液５１中で表面に電荷をもって分散しているので、電界により粒子の表面電荷と引き合う方向に移動する。粒子表面が正負どちらに帯電しているかは、ゼータ電位を測定するとわかる。例えば、表面電荷が正の場合、懸濁液５１中で、白金基板５２を陽極とし、半導体基板２０（処理基板５３）を陰極として電圧を印加すると、金属酸化物微粒子３２が前記孔４５内の下部電極層３１側に引き付けられ、図１（ｃ）に示すように前記下部電極層３１上に吸着する。予め一定の電圧を印加する時間と下部電極層３１上に吸着する金属酸化物微粒子３２の厚さの関係を導いておくと、図１（ｄ）に示すように、前記下部電極層３１上に吸着する金属酸化物微粒子３２の厚さを制御することができる。また、前記金属酸化物微粒子３２層の厚さは、前記孔４５の深さより小さくする必要がる。
【００３１】
次に、メッキにより下部電極３１の一部を形成する方法を説明する。たとえば、１Ａ／ｄｍ2で析出速度１００ｎｍ/分のＰｔメッキ浴中で、陽極に白金基板、陰極に金属酸化物微粒子３２の層が形成された半導体基板２０を配置させる。前記半導体基板２０をメッキ浴にいれたのち、緩やかに揺すると、金属酸化物微粒子の隙間にメッキ浴が十分に浸透し、メッキの析出効率が向上する。その後、陽極と陰極間に電圧を印加し、１Ａ／ｄｍ2の条件で１０秒間メッキを行うとよい。メッキ後、図２（ａ）に示すように、下部電極３１上に配置された金属酸化物微粒子の粒子間の隙間にメッキ層７１が下部電極３１より成長する。メッキ層７１が金属酸化物微粒子３２の粒子間の隙間に成長することにより、下部電極３１と金属酸化物微粒３２の層の接触面積が増大する。メッキ後は基板表面を水中にいれ、緩やかに攪拌すると、金属酸化物微粒子間３２の隙間に残ったメッキ液を排除することができる。その後、半導体基板２０を３００℃で熱処理をしてもよい。熱処理により、前記金属酸化物微粒子３２同士や前記金属酸化物微粒子３２と下部電極３２の密着力が増し、膜質が向上する。
【００３２】
次に、上部電極を無電解メッキ法で形成する方法を説明する。まず初めに半導体基板２０を触媒粒子７２が分散した溶液に浸漬させる。たとえば、粒径３〜５nmの白金パラジウム微粒子が分散した溶液に半導体基板２０を１５分間浸漬させてもよい。その後、その基板を取り出し、半導体基板２０の表面を洗浄する。図２（ｂ）に示すように、浸漬処理で触媒微粒子７２が半導体基板上２０に配置された前記金属酸化物微粒子３２の表面や層表面付近の隙間に入り込み吸着する。洗浄後、半導体基板２０を熱処理することで、触媒微粒子７２と金属酸化物微粒子３２の吸着力を増加させることができる。その後、無電解メッキ液中に半導体基板を浸すと、図２（ｃ）に示すように、触媒微粒子７２を核にメッキが成長し、上部電極３３を形成することができる。白金パラジウムを触媒とする無電解メッキには、たとえば無電解Ｎｉメッキ液などを使用するとよい。また、無電解メッキはわずかではあるが、金属酸化物微粒子３２の層内部にも成長するので、上部電極３３との接触面積を増加させることができる。
【００３３】
このようにして得られた容量素子１０は、金属酸化物微粒子を前記孔の内部の前記下部電極層上に選択的に配置することができるので、金属酸化物の形成・加工工程を削減でき、金属酸化物に損傷のない微細な容量素子を提供する作用を有する。さらに、予め作製された金属酸化物微粒子を下部電極上に配置するので、金属酸化物を結晶化させるアニール処理を削減することができ、配線の熱劣化などを防ぐことができる。さらに、上部と下部電極の一部をメッキで作成することで、金属酸化物微粒子３２と上部電極３３および下部電極３１の接触面積が増大するので、容量素子の実効面積を増大させることができる。
【００３４】
（実施の形態２）
図４に本発明の実施の形態２として、金属酸化物微粒子を構成要素に含んだ半導体記憶装置の容量素子の製造工程を図４に容量素子の断面図を用いて示す。
【００３５】
まず、図４（a）に示すように、例えば半導体基板２０の一表面に底部で接地した第一下部電極層３４を形成したのち（図示せず）、例えばシリコン酸化膜からなる第一の薄膜４１を形成する。
【００３６】
次に、前記第一の薄膜４１に開口形状(例えば、横７００ｎｍ、縦２５０ｎｍ、深さ２５０ｎｍ)を備えた孔４５を形成する。孔４５の形成は、リソグラフィ法によるレジストマスク（図示せず）を転写パターンと用い、第一の薄膜４１をエッチングしてもよい。なお、孔４５の形成においては、第一の薄膜４１の下層にある第一下部電極層３４の表面が露出するようにしておく。
【００３７】
つづいて、例えば、予め作製された高誘電体微粒子３５を第一下部電極層３４上に配置するために、半導体基板２０はたとえば図３に示す液相処理槽５０の中に置かれる。この液相処理槽５０は、たとえば、直径２００ｎｍの高誘電体微粒子３５を含む懸濁液５１で満たされている。ここで、図３に示す白金電極５２と液相処理槽５０の上部に設けた半導体基板２０（処理基板５３）との間には、直流電源５４が接続されている。前記金高誘電体微粒子３５は前記懸濁液５１中で表面に電荷をもって分散しているので、電界により粒子の表面電荷と引き合う方向に移動する。粒子表面が正負どちらに帯電しているかは、ゼータ電位を測定するとわかる。例えば、表面電荷が正の場合、懸濁液５１中で、白金基板５２を陽極とし、半導体基板２０（処理基板５３）を陰極として電圧を印加すると、高誘電体微粒子３５が前記孔４５内の前記第一下部電極層３４側に引き付けられ、図４（ｂ）に示すように、前記第一下部電極層３４上に吸着する。予め電圧印加時間と第一下部電極層３４上に吸着する高誘電体微粒子３５の厚さの関係を導いておくと、高誘電体微粒子３５の吸着量を制御することができ、図４（ｂ）に示すように、前記下部電極層３４上に高誘電体微粒子３５の単一粒子で構成された単粒子膜を得ることができる。しかしながら、上述の方法では、単一粒の単一層上の一部に二次粒子６０が付着しやすく（図示せず）、図４（a）に示すような単一粒の単一層を上記の処理だけで得る事は難しい。二次粒子を除去する方法は後に記載している。
【００３８】
メッキにより第二下部電極層３６を作製する方法を説明する。メッキの方法には電解メッキ法、無電解メッキ法などがある。例えば、１０ｍＡ/ｄｍ2で析出速度０．４μｍ／分のＡｕメッキ浴を使用した場合、Ａｕメッキ浴中に、陽極にＰｔ基板、陰極に半導体基板を設置して、定電流１０ｍＡ/ｄｍ2で１２秒間メッキを行うと、図４（ｃ）に示すように、第一下部電極層上３４にＡｕ層（第二下部電極層３６）が８０ｎｍ成長する。この選択的に形成されたＡｕ層（第二下部電極層３６）によって、高誘電体微粒子３４は半導体基板２０上に固定される。また、第二下部電極層３６と高誘電体微粒子３４の接触面積が増加するので、容量素子の実動面積を増加させることができる。
【００３９】
電解法により絶縁体層３７を形成する方法を説明する。アセトンに中にヨウ素を１ｇ／Ｌ溶解出せた溶液中で、陽極にＺｒ基板、陰極に半導体基板２０を電極距離間５ｍｍとなるように配置し、陽極と陰極間に電圧を印加すると、第二下部電極層３６上に酸化ジルコニア膜(絶縁体層３７)が形成される。実験を行う前に、予め一定電圧で電圧印加時間と膜圧の関係を調べて、所望の膜圧に必要な電圧と印加時間を見積もった上で実験すると、図４（ｄ）に示すように、第二下部電極層３６上に所望の膜圧の絶縁体層を作製することができる。
【００４０】
単一粒子が二次元に整列された単一粒子膜の作製方法を説明する。上記で述べたように、単一粒子膜形成工程において、図５（ａ）に示すように単一粒子層上の一部に二次粒子６０が付着しやすく、単一粒子膜を上記の処理だけで得る事は難しい。しかしながら、単一粒子層内の高誘電体微粒子３５と二次粒子６０は弱いファンデルワールス力で結合しているので、図５（ｂ）に示すように、半導体基板に流水６１を吹き付けることで、図５（ｃ）に示すように、第二下部電極層３６および絶縁体層３７で固定されていない粒子を基板表面から取り除くことができる。その後熱処理を行うことで前記絶縁体層３７の膜質を向上させることができる。
【００４１】
上部電極層３３を蒸着法により形成したのち、ＣＭＰ法で所望の位置まで表面を研磨すると、図４（e）に示す容量素子を形成することができる。
【００４２】
（実施の形態３）
図６は本発明のもう一つの実施例を示したものである。
【００４３】
まず、例えば半導体基板２０の一表面に底部で接地した第一下部電極層３４を形成したのち（図示せず）、例えばシリコン酸化膜からなる第一の薄膜４１を形成する。
【００４４】
次に、図６（a）に示すように、前記第一の薄膜４１に開口形状(例えば、直径１３０ｎｍ、深さ１３０ｎｍ)を備えた孔４５を形成する。孔４５の形成は、リソグラフィ法によるレジストマスク（図示せず）を転写パターンと用い、第一の薄膜４１をエッチングしてもよい。なお、孔４５の形成においては、第一の薄膜４１の下層にある第一下部電極層３４の表面が露出するようにしておく。
【００４５】
つづいて、例えば、予め作製された強誘電体微粒子３８を第一下部電極層３４上に配置するために、半導体基板２０はたとえば図３に示す液相処理槽５０の中に置かれる。この液相処理槽５０は、たとえば、直径１００ｎｍの強誘電体微粒子３８を含む懸濁液５１で満たされている。ここで、図３に示す白金電極５２と液相処理槽５０の上部に設けた半導体基板２０（処理基板５３）との間には、直流電源５４が接続されている。前記強誘電体微粒子３８は前記懸濁液５１中で表面に電荷をもって分散しているので、電界により粒子の表面電荷と引き合う方向に移動する。粒子表面が正負どちらに帯電しているかは、ゼータ電位を測定するとわかる。例えば、表面電荷が正の場合、懸濁液５１中で、白金基板５２を陽極とし、半導体基板２０（処理基板５３）を陰極として電圧を印加すると、図６（ｂ）に示すように、強誘電体微粒子３８が前記孔４５内の前記第一下部電極層３４側に引き付けられ、前記第一下部電極層３４上に吸着する。予め電圧印加時間と第一下部電極層３４上に吸着する高誘電体微粒子３５の厚さの関係を導いておくと、強誘電体微粒子３８の吸着量を制御することができ、前記下部電極層３４上に強誘電体微粒子３８を単一粒子で吸着させることができる（図６（ｂ））。しかしながら、上述の方法では、単一粒上の一部に二次粒子６０が付着しやすい（図示せず）。二次粒子を除去する方法は後に記載している。
【００４６】
メッキにより第二下部電極層３６を作製する方法を説明する。メッキの方法には電解メッキ法、無電解メッキ法などがある。例えば、１０ｍＡ/ｄｍ2で析出速度０．１５μｍ／分のＡｕメッキ浴を使用した場合、Ａｕメッキ浴中に、陽極にＰｔ基板、陰極に半導体基板を設置して、定電流１０ｍＡ/ｄｍ2で１２秒間メッキを行うと、図６（ｃ）に示すように第一下部電極層上３４にＡｕ層（第二下部電極層３６）が３０ｎｍ成長する。この選択的に形成されたＡｕ層（第二下部電極層３６）によって、強誘電体微粒子３８は半導体基板２０上に固定される。また、第二下部電極層３６と強誘電体微粒子３８の接触面積が増加するので、容量素子の実動面積を増加させることができる。
【００４７】
次に、電解法により第二下部電極層３６上に絶縁体層３７を形成する手法を説明する。Ｔｉ, Zr, Ｈｆの金属イオンを含む溶液中に半導体基板２０を負電位、Pt基板を正電位として直流電圧を印加すると、第二下部電極層３６に金属酸化物層が形成することができる。例えば、TiCl4を0.01M溶解させた水溶液中で２０mA/dm2で定電流電解を行うと、図６（ｄ）に示すように陰極に酸化チタン膜（絶縁体層３７）が形成される。実験を行う前に、予め一定電圧で電圧印加時間を膜圧の関係を調べ、所望の膜圧に必要な電圧と印加時間を見積もった上で実験すると、第二下部電極層３６上に所望の膜圧の絶縁体層３７を作製することができる。
【００４８】
絶縁体層３７を形成後、水流６１を基板上に吹き付けることで、強誘電体微粒子３８に重なって付着した二次粒子６０を除去することができる（図示せず）。この工程により、孔４５内に強誘電体微粒子３８の単一粒子を配置させることができる（図示せず）。洗浄後、半導体基板を取り出し熱処理をすることで、絶縁体層３７の膜質を向上させることができる。
【００４９】
蒸着法により上部電極３３を作製した後、CMPにより表面を平坦化することで、図６（ｅ）に示すような容量素子が形成される。
【産業上の利用可能性】
【００５０】
本発明にかかる容量素子ならびにその製造方法は、容量素子を搭載した半導体デバイスならびにその製造方法として有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態１における容量素子の製造工程
【図２】本発明の実施形態１における容量素子の製造工程
【図３】金属酸化物粒子を半導体基板上へ選択配置させる工程
【図４】本発明の実施形態２における容量素子の製造工程
【図５】単一粒子を単一層で配置させる工程
【図６】本発明の実施形態３における容量素子の製造工程
【図７】従来の技術における記憶装置の一断面図
【図８】従来の技術における容量素子の製造工程
【符号の説明】
【００５２】
１  第1の電極
２  第2の電極
３  金属酸化物層
４  ソース
５  ドレイン
６  ゲート
７  トランジスタ
８  ビット線
９  セルプレート線
１０  容量素子
１１   ワード線
１２  第１のコンタクトプラグ
１３  第２のコンタクトプラグ
２０  半導体基板
２１  第１の絶縁膜
２２  第２の絶縁膜
２３  第３の絶縁膜
２４  フォトレジストマスク
２５  第４の絶縁膜
２６  損傷領域
３１  下部電極層
３２   金属酸化物微粒子
３３  上部電極層
３４  第一下部電極層
３５  高誘電体微粒子
３６  第二下部電極層
３７  絶縁体層
３８  強誘電体微粒子
４１  第一の薄膜
４５  孔
５０  液相処理槽
５１  懸濁液
５２  白金基板
５３  処理基板
５４  直流電源
６０  二次粒子
６１  流水
７１  メッキ層
７２  触媒微粒子
【図１】
2005236081.tif 000003
【図２】
2005236081.tif 000004
【図３】
2005236081.tif 000005
【図４】
2005236081.tif 000006
【図５】
2005236081.tif 000007
【図６】
2005236081.tif 000008
【図７】
2005236081.tif 000009
【図８】
2005236081.tif 000010