(57)【要約】【課題】  被測定光を波長分離手段で複数の波長成分に分離して複数の受光手段でそれぞれ受光し、所定分光感度特性に近似する分光感度での信号を求める色彩計において、小さい回路規模で、Ｓ／Ｎが高く、所望分光感度特性に高精度に近似した分光感度を合成する。【解決手段】  各画素センサＰ０〜Ｐ３０からの出力電流Ｉ０〜Ｉ３０をＡ／Ｄ変換した後に、ＣＩＥの２度視野等色関数に対応した重み係数を乗算するのではなく、前記出力電流Ｉ０〜Ｉ３０を分流回路ＳＰ０〜ＳＰ３０で任意の割合で取出し可能にし、その分流割合を、演算制御回路５がＤ／ＡおよびＭＸ１を介して、前記等色関数に対応して設定する。分流電流は、前記等色関数に対応した積算回路Ｓｘ，Ｓｙ，Ｓｚで積算し、３刺激値に対応する信号Ｖｘ，Ｖｙ，Ｖｚを合成し、ＡＤｘ，ＡＤｙ，ＡＤｚによってデジタル変換する。すなわち、前記重み係数の乗算を、アナログ信号の段階で行う。【選択図】      図２
2005345323.tif 000002
【特許請求の範囲】
【請求項１】
被測定光を波長分離手段で複数の波長成分に分離して複数の受光手段でそれぞれ受光し、予め定める分光感度特性での出力を合成するようにした分光感度合成装置において、
前記各受光手段に設けられ、対応する受光手段からの出力電流を任意の割合で取出すことができる分流手段と、
前記各分流手段からの出力電流が入力され、その出力電流の積算値に対応する信号を出力する積算手段と、
前記各分流手段に対して、所望とする分光感度特性に対応した分流割合を設定する設定手段とを含むことを特徴とする分光感度合成装置。
【請求項２】
前記積算手段は、設定すべき分光感度特性の種類数設けられ、
前記各分流手段は、設定すべき分光感度特性の種類数設けられ、前記各積算手段への電流を取出すために使用される第１の抵抗素子と、前記積算手段へ供給されず、余剰となる電流が生じる際に、その余剰電流の排出のために使用される第２の抵抗素子とを備えて構成されることを特徴とする請求項１記載の分光感度合成装置。
【請求項３】
前記第１および第２の抵抗素子が、ゲート電圧でチャネル抵抗を制御可能なＦＥＴから成ることを特徴とする請求項２記載の分光感度合成装置。
【請求項４】
前記各ＦＥＴには、ゲート電圧を保持するためのコンデンサが設けられ、
前記設定手段は、
前記各ＦＥＴに設定すべき分光感度特性に対応した分流値データを記憶している記憶手段と、
前記分流値データを順次読出し、デジタル／アナログ変換するデジタル／アナログ変換手段と、
前記デジタル／アナログ変換手段での変換結果を各ＦＥＴのゲートのコンデンサへ順次設定する第１のマルチプレクサとを備えて構成されることを特徴とする請求項３記載の分光感度合成装置。
【請求項５】
定電流源と、
前記定電流源からの定電流を前記受光手段に代えて各分流手段へ順次供給してゆく第２のマルチプレクサと、
前記第２のマルチプレクサを制御するとともに、前記定電流を与えた分流手段からの出力が予め定める基準値と等しくなるように、前記ＦＥＴのゲート電圧を補正する補正手段をさらに備えることを特徴とする請求項３または４記載の分光感度合成装置。
【請求項６】
前記被測定光を遮断する遮断手段と、
前記各受光素子を照明する発光素子と、
前記遮断手段および発光素子を制御し、前記被測定光を遮断した状態で前記発光素子で光照射を行うことで得られた前記各分流手段からの出力が予め定める基準値と等しくなるように、前記ＦＥＴのゲート電圧を補正する補正手段をさらに備えることを特徴とする請求項３または４記載の分光感度合成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、色彩計などとして実現される分光感度合成装置に関する。
【背景技術】
【０００２】
入射光の色彩値を測定する前記色彩計などでは、分光感度を所定の分光感度特性、具体的にはＣＩＥ（国際照明委員会）が推奨する標準観察者の等色関数などに近似して、被測定光を測定する必要がある。そして、近年、液晶やプラズマなどのディスプレイ、ＬＥＤなどの単色や単色の組合わせによる光源が増加するに伴い、近似精度に対する要求が高まりつつある。
【０００３】
前記所定の分光感度特性を実現するにあたって、従来から、以下の２つの手法が用いられている。第１は、たとえば特許文献１に示すように、複数の光学フィルタを組合わせるものである（フィルタ型）。第２は、たとえば特許文献２に示すように、被測定光を波長分離手段で複数の波長成分に分離して複数の受光手段でそれぞれ受光し、受光した結果に重み係数を乗算して相互に加算するというものである（分光型）。これらのフィルタ型と分光型との特徴の差を、以下の表１に示す。
【０００４】
【表１】
2005345323.tif 000003
【特許文献１】特公平５−３４６１１号公報
【特許文献２】特開平５−２８１０４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
表１でも示すように、前記光学フィルタの組合わせで前記所定分光感度特性に近似する手法では、前記被測定光を、組合わせたフィルタを介して、単一の受光素子へ入射させて測定を行うので、受光波長域が広く、また受光素子の面積を大きくできるので、信号電流が大きく、またＳ／Ｎが良好であるとともに、ダイナミックレンジが広いという利点がある。また、各波長成分を並列処理で測定するので、回路規模が小さく、測定時間も短いという利点もある。しかしながら、使用可能なフィルタの制約や、その特性のばらつきから、求められる近似精度を満たすことが難しいので、近年では、前記分光型が主流となりつつある。
【０００６】
前記分光型では、たとえば図１３で示すように、４００〜７００ｎｍの被測定光を測定するにあたって、波長分離手段で１０ｎｍ毎の３１の波長成分に分離して、対応する受光素子でそれぞれ受光し、受光出力をＡ／Ｄ変換したデータＲ０（λ）〜Ｒ３０（λ）に、前記所定分光感度特性に対応した重み係数を数値的に乗じて積算することで、前記ＣＩＥの２度視野等色関数ｘ（λ），ｙ（λ），ｚ（λ）のような目標とする分光感度を近似するので、近似精度が高いという利点がある。しかしながら、受光素子は前記３１の波長成分に対応して分割して使用されるので、各画素の受光波長域が狭く、したがって信号電流が小さいため、Ｓ／Ｎが低いという問題がある。また、波長毎に信号処理回路が必要になり、回路規模が大きいという問題もある。受光素子にＣＣＤなどの電荷転送型の素子を用いて各画素の信号を逐次処理すると、回路規模を小さくできるけれども、転送に伴うスイッチングノイズのために、さらにＳ／Ｎが悪くなるとともに、素子の構造上、ダイナミックレンジにも制約を受けるという問題もある。
【０００７】
本発明の目的は、小さい回路規模で、Ｓ／Ｎが高く、所望とする分光感度特性に高精度に近似した合成分光感度を得ることができる分光感度合成装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の分光感度合成装置は、被測定光を波長分離手段で複数の波長成分に分離して複数の受光手段でそれぞれ受光し、予め定める分光感度特性での出力を合成するようにした分光感度合成装置において、前記各受光手段に設けられ、対応する受光手段からの出力電流を任意の割合で取出すことができる分流手段と、前記各分流手段からの出力電流が入力され、その出力電流の積算値に対応する信号を出力する積算手段と、前記各分流手段に対して、所望とする分光感度特性に対応した分流割合を設定する設定手段とを含むことを特徴とする。
【０００９】
上記の構成によれば、色彩計などとして実現される、所定分光感度特性を合成する分光感度合成装置において、前記所定分光感度特性を、Ｓ／Ｎが高く、回路規模も小さいものの、前記所定分光感度特性への近似精度が劣る煩雑なフィルタの組合わせで実現するのではなく、被測定光を波長分離手段で複数の波長成分に分離して複数の受光手段でそれぞれ受光し、受光した結果に処理を施す前記近似精度が高い方式で実現する。その際、各受光手段からの出力電流をアナログ／デジタル変換した後に、前記所定分光感度特性に対応した重み係数を乗算することで前記所定分光感度特性を実現した場合のようなＳ／Ｎの劣化を招かないように、前記各受光手段に分流手段を設け、この分流手段で対応する受光手段からの出力電流を任意の割合で取出すことができるようにしておき、その分流割合を、設定手段によって、所望とする分光感度特性に対応して設定する。すなわち、前記重み係数の乗算を、各受光手段からの出力電流をどれだけの割合で分流して取出すかによって実現し、アナログ信号の段階で行う。そして、前記各分流手段からの出力電流を積算手段で積算し、所望とする分光感度特性に対応する信号を合成する。その後、この合成信号のデータを利用するために、アナログ／デジタル変換などが行われる。
【００１０】
したがって、小さい回路規模で、フィルタ型に近いＳ／Ｎで、所望とする分光感度特性に高精度に近似した合成分光感度の信号を得ることができる。
【００１１】
また、本発明の分光感度合成装置では、前記積算手段は、設定すべき分光感度特性の種類数設けられ、前記各分流手段は、設定すべき分光感度特性の種類数設けられ、前記各積算手段への電流を取出すために使用される第１の抵抗素子と、前記積算手段へ供給されず、余剰となる電流が生じる際に、その余剰電流の排出のために使用される第２の抵抗素子とを備えて構成されることを特徴とする。
【００１２】
上記の構成によれば、積算手段を設定すべき分光感度特性の種類数設けて、必要な分光感度特性を１回の測定で得られるようにし、これに対応して、前記各分流手段を、相互に並列に設けられる複数の第１の抵抗素子と、単一の第２の抵抗素子を備えて構成し、前記設定手段は、第１の抵抗素子を使用するとともに、その第１の抵抗素子の電流制限によって余剰電流が生じる際に、必要に応じて第２の抵抗素子を使用する。
【００１３】
したがって、設定すべき分光感度特性によって、各分流手段で前記積算手段へ供給する電流に余剰が生じても、余剰電流を常に第２の抵抗素子によって排出しているので、正確に分流して供給することができる。これによって、前記所定分光感度特性を高精度に近似することができる。
【００１４】
さらにまた、本発明の分光感度合成装置は、前記第１および第２の抵抗素子が、ゲート電圧でチャネル抵抗を制御可能なＦＥＴから成ることを特徴とする。
【００１５】
上記の構成によれば、前記設定手段は、ゲートをＯＦＦ駆動することでそれらの抵抗素子の選択を回避することができ、またゲートをＯＮ駆動するとともに、そのゲート電圧を調整することで、それらの抵抗素子の抵抗値を前記所定分光感度特性に対応した値に調整することができる。
【００１６】
したがって、簡単な構成で、設定手段および分流手段を実現することができるとともに、前記所定分光感度特性の変更にも容易に対応することができる。また、装置製作後に、試験測定を行い、実際の測定時には、その測定結果に対応した補正値を含めて前記ゲート電圧を制御することで、トリミングなどの煩雑な作業によることなく、各装置の校正を行うこともできる。なお、前記ＦＥＴのチャネル抵抗で、前記所定分光感度特性を実現するのに必要な抵抗値に不足する場合には、直列にさらに固定抵抗などを設ければよい。
【００１７】
また、本発明の分光感度合成装置では、前記各ＦＥＴには、ゲート電圧を保持するためのコンデンサが設けられ、前記設定手段は、前記各ＦＥＴに設定すべき分光感度特性に対応した分流値データを記憶している記憶手段と、前記分流値データを順次読出し、デジタル／アナログ変換するデジタル／アナログ変換手段と、前記デジタル／アナログ変換手段での変換結果を各ＦＥＴのゲートのコンデンサへ順次設定する第１のマルチプレクサとを備えて構成されることを特徴とする。
【００１８】
上記の構成によれば、コンデンサの放電時定数をマルチプレックスの周期よりも充分長く設定することで、前記所定分光感度特性を得ることができるゲート電圧を維持しつつ、前記設定手段を、単一の記憶手段、デジタル／アナログ変換手段および第１のマルチプレクサで実現することができる。
【００１９】
さらにまた、本発明の分光感度合成装置は、定電流源と、前記定電流源からの定電流を前記受光手段に代えて各分流手段へ順次供給してゆく第２のマルチプレクサと、前記第２のマルチプレクサを制御するとともに、前記定電流を与えた分流手段からの出力が予め定める基準値と等しくなるように、前記ＦＥＴのゲート電圧を補正する補正手段をさらに備えることを特徴とする。
【００２０】
上記の構成によれば、各分流手段から対応する受光素子を切離すか、または前記被測定光を遮断するなどして、各分流手段へ受光手段に代えて定電流源からの定電流を供給するようにし、補正手段が、その定電流を与えた分流手段からの出力が予め定める基準値と等しくなるように前記ＦＥＴのゲート電圧を補正することで、ＦＥＴの抵抗値の温度依存を補正することができる。
【００２１】
また、本発明の分光感度合成装置は、前記被測定光を遮断する遮断手段と、前記各受光素子を照明する発光素子と、前記遮断手段および発光素子を制御し、前記被測定光を遮断した状態で前記発光素子で光照射を行うことで得られた前記各分流手段からの出力が予め定める基準値と等しくなるように、前記ＦＥＴのゲート電圧を補正する補正手段をさらに備えることを特徴とする。
【００２２】
上記の構成によれば、遮断手段で被測定光を遮断した状態で、発光素子から各受光手段へ規定量の光照射を行い、補正手段が、その規定量の光照射を行うことで得られた前記各分流手段からの出力が予め定める基準値と等しくなるように前記ＦＥＴのゲート電圧を補正することで、ＦＥＴの抵抗値の温度依存を補正することができる。
【発明の効果】
【００２３】
本発明の分光感度合成装置は、以上のように、色彩計などとして実現される、所定分光感度特性を合成する分光感度合成装置において、前記所定分光感度特性を、煩雑なフィルタの組合わせで実現するのではなく、被測定光を波長分離手段で複数の波長成分に分離して複数の受光手段でそれぞれ受光し、受光出力に処理を施すことで実現する。その際、各受光手段からの出力電流をアナログ／デジタル変換した後に、前記所定分光感度特性に対応した重み係数を数値的に乗じて積算することで前記所定分光感度特性を実現した場合のようなＳ／Ｎの劣化を招かないように、前記各受光手段に分流手段を設け、この分流手段で対応する受光手段からの出力電流を任意の割合で取出すことができるようにしておき、その分流割合を、設定手段によって、所望とする分光感度特性に対応して設定する。その後、前記各分流手段からの出力電流を積算手段で積算し、所望とする分光感度での信号を合成する。
【００２４】
それゆえ、小さい回路規模で、フィルタ型に近いＳ／Ｎで、所望とする分光感度特性に高精度に近似した分光感度を合成することができる。
【発明を実施するための最良の形態】
【００２５】
［実施の形態１］
図１は、本発明の実施の一形態に係る色彩計１の構成を示すブロック図である。被測定光２は、受光レンズ３によってポリクロメータ４の入射スリットＳＬに結像し、前記ポリクロメータ４内に入射した被測定光２は、波長分離手段である分光手段Ｇによって複数の波長毎に異なる方向に分散反射され、結像レンズＬによって前記入射スリットＳＬの分散像がセンサアレイＳＡ上に作成される。
【００２６】
前記センサアレイＳＡは、シリコンフォトダイオードなどから成り、ポリクロメータ４の他の構成要素と併せて、前記図１３のＲ０（λ）〜Ｒ３０（λ）の分光感度を持つ３１個の画素センサが等間隔に並んで形成されている。そのセンサ出力Ｉ０〜Ｉ３０は、演算制御回路５によって制御される信号処理回路６において、後述するようにして予め定める重みで加算合成され、最終的に前記ＣＩＥの２度視野等色関数ｘ（λ），ｙ（λ），ｚ（λ）の３刺激値Ｘ，Ｙ，Ｚに対応するデジタル出力が前記演算制御回路５に送られる。
【００２７】
前記受光レンズ３の後には、遮蔽手段であり、駆動装置７によって駆動されるシャッタ８が設けられており、前記駆動装置７は演算制御回路５によって制御され、非測定時および校正時には前記シャッタ８は閉じられ、測定時には開放され、前記被測定光２の入射が制御される。演算制御回路５は、このシャッタ８を閉じて入射光を遮断した状態で各画素の信号処理回路６のオフセットデータを求め、これによって被測定光２に対する画素データの補正を行う。
【００２８】
図２は、前記信号処理回路６の具体的構成を示すブロック図である。前記センサアレイＳＡの各画素センサＰ０〜Ｐ３０は、前記被測定光２の各波長λ０〜λ３０の成分の入力に対して、出力としての光電流Ｉ０〜Ｉ３０を出力する。その光電流Ｉ０〜Ｉ３０は、個別に対応して設けられた分流回路ＳＰ０〜ＳＰ３０において、前記等色関数ｘ（λ），ｙ（λ），ｚ（λ）の各成分Ｉｘ０，Ｉｙ０，Ｉｚ０〜Ｉｘ３０，Ｉｙ３０，Ｉｚ３０および余剰成分Ｉｄ０〜Ｉｄ３０の４つに分離される。その内、前記余剰成分Ｉｄ０〜Ｉｄ３０はＧＮＤへ排出され、前記等色関数ｘ（λ），ｙ（λ），ｚ（λ）の成分Ｉｘ０，Ｉｙ０，Ｉｚ０〜Ｉｘ３０，Ｉｙ３０，Ｉｚ３０は、積算回路Ｓｘ，Ｓｙ，Ｓｚに入力され、相互に加算されて電流−電圧変換されるとともに、帰還抵抗Ｒｆｘ，Ｒｆｙ，Ｒｆｚによって増幅される。得られた電圧出力Ｖｘ，Ｖｙ，Ｖｚは、アナログ／デジタル変換器ＡＤｘ，ＡＤｙ，ＡＤｚによってアナログ／デジタル変換され、前記演算制御回路５へ入力される。
【００２９】
前記各分流回路ＳＰ０〜ＳＰ３０において、前記等色関数ｘ（λ），ｙ（λ），ｚ（λ）における分光感度特性に対応した分流比設定電圧Ｖｘ０，Ｖｙ０，Ｖｚ０，Ｖｄ０〜Ｖｘ３０，Ｖｙ３０，Ｖｚ３０，Ｖｄ３０は、記憶手段である前記演算制御回路５から順次読出されるデータＤｘ０，Ｄｙ０，Ｄｚ０，Ｄｄ０〜Ｄｘ３０，Ｄｙ３０，Ｄｚ３０，Ｄｄ３０を、デジタル／アナログ変換器ＤＡにおいてアナログ電圧値に変換して作成され、マルチプレクサＭＸ１によって順次各分流回路ＳＰ０〜ＳＰ３０に設定される。
【００３０】
図３は、任意のｋ（ｋ＝０〜３０）番目の画素に対応した分流回路ＳＰｋの具体的な一構成例を示す電気回路図である。この分流回路ＳＰｋは、設定すべき分光感度特性の種類である前記等色関数ｘ（λ），ｙ（λ），ｚ（λ）に対応し、前記各積算回路Ｓｘ，Ｓｙ，Ｓｚへの電流を取出すために使用される第１の抵抗素子である３つのＦＥＴＱｘｋ，Ｑｙｋ，Ｑｚｋと、前記積算回路Ｓｘ，Ｓｙ，Ｓｚのいずれへも供給されず、余剰となる電流が生じる際に、その余剰電流の排出のために使用される第２の抵抗素子であるＦＥＴＱｄｋと、それぞれのＦＥＴＱｘｋ，Ｑｙｋ，Ｑｚｋ，Ｑｄｋのゲート電圧を保持するコンデンサＣｘｋ，Ｃｙｋ，Ｃｚｋ，Ｃｄｋとを備えて構成されている。
【００３１】
前記ＦＥＴＱｘｋ，Ｑｙｋ，Ｑｚｋ，Ｑｄｋは、相互に並列に設けられ、ゲート電圧でチャネル抵抗を制御可能であり、ゲートに遮断電圧を印加することでそれらの抵抗素子を遮断することができ、またそのゲート電圧を調整することで、それらのＦＥＴＱｘｋ，Ｑｙｋ，Ｑｚｋ，ＱｄｋのＯＮ抵抗値を前記等色関数ｘ（λ），ｙ（λ），ｚ（λ）に対応した分流比に調整することができる。こうして、対応する画素センサＰｋからの光電流Ｉｋが、分流回路ＳＰｋにおいて、前記等色関数ｘ（λ），ｙ（λ），ｚ（λ）の成分Ｉｘｋ，Ｉｙｋ，Ｉｚｋに分流されるとともに、余剰となった電流ＩｄｋはＧＮＤへ排出される。
【００３２】
したがって、設定すべき分光感度特性によって、各ＦＥＴＱｘｋ，Ｑｙｋ，Ｑｚｋから積算回路Ｓｘ，Ｓｙ，Ｓｚへ供給する電流Ｉｘｋ，Ｉｙｋ，Ｉｚｋに余剰が生じても、余剰電流Ｉｄｋを常にＦＥＴＱｄｋによって除去しているので、所定分光感度特性を分流によって高精度に近似することができる。
【００３３】
また、前記第１および第２の抵抗素子としてＦＥＴＱｘｋ，Ｑｙｋ，Ｑｚｋ，Ｑｄｋを用いることで、簡単な構成で、分流比設定を実現することができるとともに、前記所定分光感度特性の変更にも容易に対応することができる。また、後述するように、装置製作後に、試験測定を行い、実際の測定時には、その測定結果に対応した補正値を含めて前記ゲート電圧を制御することで、トリミングなどの煩雑な作業によることなく、各装置の校正を行うこともできる。
【００３４】
図４は、前記デジタル／アナログ変換器ＤＡおよびマルチプレクサＭＸ１の一構成例を示すブロック図である。デジタル／アナログ変換器ＤＡには、前記演算制御回路５からデータＤｘｋ，Ｄｙｋ，Ｄｚｋ，Ｄｄｋが順次読出され、アナログの電圧Ｖｘｋ，Ｖｙｋ，Ｖｚｋ，Ｖｄｋに変換されてゆく。その電圧Ｖｘｋ，Ｖｙｋ，Ｖｚｋ，Ｖｄｋは、マルチプレクサＭＸ１に順次入力され、前記演算制御回路５からのアドレスデータＡＤＲ１に応答して、各分流回路ＳＰｋ内のコンデンサＣｘｋ，Ｃｙｋ，Ｃｚｋ，Ｃｄｋに択一的に設定されてゆく。
【００３５】
したがって、コンデンサの容量とリーク抵抗によって決まるコンデンサＣｘｋ，Ｃｙｋ，Ｃｚｋ，Ｃｄｋの放電時定数をマルチプレックスの周期よりも充分長く設定することで、所定分光感度特性を得ることができるゲート電圧を維持しつつ、前記所定分光感度特性の設定を、単一の演算制御回路５、デジタル／アナログ変換器ＤＡおよびマルチプレクサＭＸ１で実現することができる。
【００３６】
図５は、ＦＥＴのゲート−ソース間電圧Ｖｇｓとドレイン−ソース間抵抗ｒｄｓとの関係の一例を示すグラフである。この図５から明らかなように、ＦＥＴを可変抵抗として用いると、数百〜十ｋΩ程度が実用的な抵抗値の範囲となる。したがって、極小さい分流電流が必要な場合、すなわち十ｋΩ以上の抵抗値が必要な場合、前記図３においてＦＥＴＱｘで示すように、直列にさらに固定抵抗Ｒ１などを設けてもよい。
【００３７】
また、図６にはシリコンフォトダイオードの電流−電圧特性を示す。この図６のＶｄ＜Ｖｆの平坦部（Ａ）では光電流は照度に比例するが、Ｖｆに近づくにつれて直線性が崩れる。しかしながら、前記ＦＥＴＱｘｋ，Ｑｙｋ，Ｑｚｋ，Ｑｄｋのチャネル抵抗である前記負荷抵抗が百ｋΩで１ｎＡ、１ｋΩで１００ｎＡ程度では、ＶD＝０．１ｍＶ程度で、充分な直線性があり、実用上問題にならない。
【００３８】
すなわち、フォトダイオードから出力される電流Ｉは、下式で表すことができる。
【００３９】
Ｉ＝ＩL−ＩS・［ｅｘｐ（ｅ・ＶD／ｋＴ）−１］
ＩL ：光電流
ＩS ：飽和逆電流（〜ｎＡ）
ｅ  ：電子の電荷
ｋ  ：ボルツマン定数
Ｔ  ：絶対温度
ＶD ：バイアス電圧
ここで、ＩSは温度依存性が高いが、ＶDを低く抑えることで、上記式の［］内を０に近付け、影響を排除することができる。たとえば、ｅ／ｋＴ≒４０であり、ＶD＝０．１ｍＶとすれば、上記式の［］内は０．００１程度となり、ＩSの影響は無視できる。
【００４０】
前記コンデンサＣｘｋ，Ｃｙｋ，Ｃｚｋ，Ｃｄｋへの分流比設定電圧Ｖｘｋ，Ｖｙｋ，Ｖｚｋ，Ｖｄｋの書込みは、上述のように対応するデータＤｘｋ，Ｄｙｋ，Ｄｚｋ，Ｄｄｋが前記演算制御回路５から順次読出され、デジタル／アナログ変換器ＤＡにおいてアナログ電圧値に変換された後、マルチプレクサＭＸ１によって行われる。この設定に、たとえばコンデンサＣｘｋ，Ｃｙｋ，Ｃｚｋ，Ｃｄｋの１つ当りの充電に要する時間を１０μｓｅｃとすると、１チャネル当り４つで、チャネル数ｋが３１とすると、略１ｍｓｅｃ周期で再設定が可能になる。したがって、コンデンサＣｘｋ，Ｃｙｋ，Ｃｚｋ，Ｃｄｋの放電時定数をそのマルチプレックスの周期よりも充分長く設定することで、所定分光感度特性を得ることができるゲート電圧を維持しつつ、前記設定手段である演算制御回路５、デジタル／アナログ変換器５およびマルチプレクサ１２を、単一の構成で実現することができる。
【００４１】
前記各分流回路ＳＰｋからの電流Ｉｘｋ，Ｉｙｋ，Ｉｚｋは、積算回路Ｓｘ，Ｓｙ，Ｓｚにおいて、対応する成分同士が相互に加算されて電流−電圧変換され、増幅された後に、その電圧出力Ｖｘ，Ｖｙ，Ｖｚがアナログ／デジタル変換器ＡＤｘ，ＡＤｙ，ＡＤｚにおいてアナログ／デジタル変換され、前記演算制御回路５へ入力される。したがって、前記積算回路Ｓｘ，Ｓｙ，Ｓｚが出力する電圧出力Ｖｘ，Ｖｙ，Ｖｚは、前記演算制御回路５が設定した前記等色関数ｘ（λ），ｙ（λ），ｚ（λ）の分光感度特性に対応した分光感度を有することになる。このように重みを付けた各画素の相対分光感度の和で２度視野等色関数ｘ（λ），ｙ（λ），ｚ（λ）を近似するにあたって、前記演算制御回路５は、各画素に与える重みに応じた分流比となるような分流比設定電圧Ｖｘｋ，Ｖｙｋ，ＶｚｋのデータＤｘｋ，Ｄｙｋ，Ｄｚｋを出力することで、積算回路Ｓｘ，Ｓｙ，Ｓｚからの電圧出力Ｖｘ，Ｖｙ，Ｖｚの分光感度を前記２度視野等色関数ｘ（λ），ｙ（λ），ｚ（λ）に近似させることができる。
【００４２】
図７は、上述のように構成される色彩計１の校正手順を示すフローチャートである。補正手段でもある前記演算制御回路５は、以下のようにして各種の校正を行う。ステップＳ１では、各画素センサＰｋへの等エネルギー単波長光入力に対する出力から相対分光感度Ｒｋ（λ）が求められる。ステップＳ２では、前記ステップＳ１で求められた相対分光感度Ｒｋ（λ）に重み付けした積算結果が、前記ＣＩＥの２度視野等色関数ｘ（λ），ｙ（λ），ｚ（λ）に近似するように、各画素の重みＷｘｋ，Ｗｙｋ，Ｗｚｋが求められる。ステップＳ３では、各画素の分流比が、前記ステップＳ２で求められた重みＷｘｋ，Ｗｙｋ，Ｗｚｋに対応するような分流比設定電圧Ｖｘｋ，Ｖｙｋ，Ｖｚｋ，Ｖｄｋのデータが求められる。ステップＳ４では、前記ＦＥＴＱｘｋ，Ｑｙｋ，Ｑｚｋ，Ｑｄｋのチャネル抵抗の温度依存が補正される。ステップＳ５では、分光強度が既知の基準光源を用いて、ステップＳ１〜Ｓ４による設定で出力される三刺激値が校正される。以下に、上述の各校正処理について、詳しく説明する。
【００４３】
先ず、ステップＳ１の相対分光感度Ｒｋ（λ）の校正処理では、３つの積算回路Ｓｘ，Ｓｙ，Ｓｚの内の選択した１つをモニタ用積算回路とし、基準モノクロメータから、半値幅が２ｎｍ程度の相互に等しいエネルギーの単波長光を２ｎｍピッチで順次受光レンズ３から入射させ、各単色光に対する該当画素の出力を、前記モニタ用積算回路を通して出力し、前記相対分光感度Ｒｋ（λ）として測定する。このとき、モニタ用積算回路には、並列に繋がる他の画素からの分流電流も流れ込んでしまう可能性があるので、該当画素のＦＥＴのみＯＮし、該当以外の画素のＦＥＴはＯＦＦしておく。走査する波長の範囲は、測定範囲の前記４００〜７００ｎｍに、両側の帯域を加えた、たとえば３５０〜７５０ｎｍである。前記単波長光の半値幅（２ｎｍ）が問題になる場合は、公知の方法（デコンボリューション）で補正し、２ｎｍ以下の分解能が必要な場合は、補間を行う。
【００４４】
次に、ステップＳ２の重み係数の算出では、各画素センサＰｋを相対分光感度Ｒｋ（λ）を持つ仮想画素とし、下式で示すように、その仮想画素ｋの相対分光感度Ｒｋ（λ）に、重みＷｘｋ，Ｗｙｋ，Ｗｚｋを乗じて積算して合成分光感度ｘ（λ）’，ｙ（λ）’，ｚ（λ）’ を求める。
【００４５】
ｘ（λ）’＝ΣkＷｘｋ・Ｒｋ（λ）
ｙ（λ）’＝ΣkＷｙｋ・Ｒｋ（λ）
ｚ（λ）’＝ΣkＷｚｋ・Ｒｋ（λ）
そして、その合成分光感度ｘ（λ）’，ｙ（λ）’，ｚ（λ）’が目標とする等色関数ｘ（λ），ｙ（λ），ｚ（λ）に近似するように、重みＷｘｋ，Ｗｙｋ，Ｗｚｋを求める。具体的には、下式で示すように、合成分光感度ｘ（λ）’，ｙ（λ）’，ｚ（λ）’と目標とする等色関数ｘ（λ），ｙ（λ），ｚ（λ）との波長毎の差の自乗和Ｅｘ、Ｅｙ、Ｅｚを評価関数とし、これらが最小となるように最小自乗法で求める。
【００４６】
Ｅｘ＝Σλ［ｘ（λ）’−ｘ（λ）］2
Ｅｙ＝Σλ［ｙ（λ）’−ｙ（λ）］2
Ｅｚ＝Σλ［ｚ（λ）’−ｚ（λ）］2
続いてステップＳ３の分流比の校正では、既知の分光強度Ａ（λ）をもつ基準光源Ａを測定したときに、各画素から積算回路Ｓｘ，Ｓｙ，Ｓｚに流れ込む電流の画素間の相対比が前記重みＷｘｋ，Ｗｙｋ，Ｗｚｋに準じるように、各画素の分流回路ＳＰｋの分流比を設定する。分流比調整の目標を、以下によって算出する。
【００４７】
先ず、基準光源Ａを測定したときの各画素ｋの相対出力ａｘ０ｋ，ａｙ０ｋ，ａｚ０ｋを、下式から算出する。
【００４８】
ａｘ０ｋ＝Ｗｘｋ・∫Ａ（λ）・Ｒｋ（λ）・ｄλ
ａｙ０ｋ＝Ｗｙｋ・∫Ａ（λ）・Ｒｋ（λ）・ｄλ
ａｚ０ｋ＝Ｗｘｚ・∫Ａ（λ）・Ｒｋ（λ）・ｄλ
さらに、各相対出力ａｘ０ｋ，ａｙ０ｋ，ａｚ０ｋに、下式で示すように、それぞれ定数Ｃｘ，Ｃｙ，Ｃｚを乗じたｂｘ０ｋ，ｂｙ０ｋ，ｂｚ０ｋを調整の目標とする。
【００４９】
ｂｘ０ｋ＝Ｃｘ・ａｘｋ
ｂｙ０ｋ＝Ｃｙ・ａｙｋ
ｂｚ０ｋ＝Ｃｚ・ａｚｋ
等色関数ｘ（λ），ｙ（λ），ｚ（λ）間の校正は後述の色彩値校正で行うので、ここでは各等色関数ｘ（λ），ｙ（λ），ｚ（λ）について、各画素間の相対的な重み付けを行う。したがって、前記定数Ｃｘ，Ｃｙ，Ｃｚは、光電流Ｉｋの利用効率が高くなるように、換言すればＧＮＤに流れるドレイン電流が小さくなるように決定される。
【００５０】
概略的には、各画素チャネル内の分流比校正で、１つの画素チャネルから３つの積算回路Ｓｘ，Ｓｙ，Ｓｚに流れ込む分流電流間の相対比を調整し、さらに各画素チャネル間の分流比校正で、各積算回路Ｓｘ，Ｓｙ，Ｓｚに流れ込む各画素ｋからの分流電流間の相対比を調整する。これを以下に詳述する。
【００５１】
各画素チャネル内の分流比校正では、対象とする画素チャネルｋ以外のＦＥＴを総てＯＦＦにし、対象画素チャネルｋのドレイン分流電流Ｉｄｋを設定するＦＥＴＱｄｋもＯＦＦとする。この状態で、対象画素チャネルｋのＦＥＴＱｘｋ，Ｑｙｋ，Ｑｚｋからの光電流Ｉｘｋ，Ｉｙｋ，Ｉｚｋによる３つの積算回路Ｓｘ，Ｓｙ，Ｓｚの相対比ｐｘｋ：ｐｙｋ：ｐｚｋが、目標とする相対比ｂｘｋ：ｂｙｋ：ｂｚｋに等しくなるように、前記分流値のデータＤｘｋ，Ｄｙｋ，Ｄｚｋを調整する。光電流Ｉｘｋ，Ｉｙｋ，Ｉｚｋが３つの積算回路Ｓｘ，Ｓｙ，Ｓｚの総てに分流される場合は２つずつ、たとえば相対比ｐｘｋ：ｐｙｋが相対比ｂｘｋ：ｂｙｋに等しくなるように分流値のデータＤｘｋ，Ｄｙｋを調整し、さらに相対比ｐｙｋ：ｐｚｋが相対比ｂｙｋ：ｂｚｋに等しくなるように分流値のデータＤｚｋを調整する。このような処理を各画素チャネルについて順次行う。
【００５２】
また、各画素チャネル間の分流比校正では、対象とする画素チャネルｋ以外のＦＥＴを総てＯＦＦにし、画素チャネルｋの分流比を、画素チャネル内の分流比校正で求めた分流値データＤｘｋ，Ｄｙｋ，Ｄｚｋで設定することで、当該画素チャネルｋの光電流Ｉｘｋ，Ｉｙｋ，Ｉｚｋのみを積算回路Ｓｘ，Ｓｙ，Ｓｚの出力ｐｘｋ，ｐｙｋ，ｐｚｋとしてモニタすることができる。
【００５３】
そして、先ず１つの画素チャネルｒを基準画素チャネルとし、その光電流Ｉｘｒ，Ｉｙｒ，Ｉｚｒによる基準出力ｐｘｒ，ｐｙｒ，ｐｚｋを測定する。その後、対象とする画素チャネルｋの出力ｐｘｋ，ｐｙｋ，ｐｚｋをモニタし、前記基準出力ｐｘｒ，ｐｙｒ，ｐｚｋとの相対比が、目標とする相対比に等しくなるように、対象画素チャネルｋのドレイン分流電流Ｉｄｋを設定する分流値データＤｄｋを調整する。既に画素チャネル内の分留置校正が行われているので、出力ｐｘｋ，ｐｙｋ，ｐｚｋの１つ、たとえばｐｙｋについて、相対比ｐｙｋ：ｐｙｒが相対比ｂｙｋ：ｂｙｒと等しくなるように調整する。このような調整を、各画素チャネルについて順次行う。
【００５４】
ここで、モニタ出力が小さいと、誤差が大きくなるので、モニタする積算回路と基準画素チャネルとは、波長域に応じて適切に選択することが望ましい。たとえば、前記図１３に基づいて、５００ｎｍ以下の画素（ｋ＝０〜１０）では４５０ｎｍ相当の画素（ｋ＝５）を基準として、ｚ（λ）に近似する積算回路Ｓｚをモニタし、５００ｎｍ以上の画素（ｋ＝１０〜３０）では５５０ｎｍ相当の画素（ｋ＝１５）を基準として、ｙ（λ）に近似する積算回路Ｓｙをモニタする。
【００５５】
以上のようにして、先ず各画素チャネル内で、Ｉｘｋ，Ｉｙｋ，Ｉｚｋの分流比を校正し、次に各画素（波長）間の相対比が所定値になるように、ドレイン分流電流Ｉｄｋの量を決定する。
【００５６】
次にステップＳ４の温度補正では、ＦＥＴの抵抗値の温度依存に起因する分流比の変化を補正する。これを補正するにあたって、各画素チャネルｋの分流比が光電流Ｉｋの大小に依存しないことから、定電流注入、あるいはＬＥＤ照明によって分流回路ＳＰに一定電流を流し、これを用いて分流比校正を再度行う。
【００５７】
具体的には、先ず前記定電流を注入する手法では、図８および図９で示すように、定電流回路ＣＣが定電流ＩＣを発生しており、それをマルチプレクサＭＸ２が、演算制御回路５からのアドレス信号ＡＤＲ２に応答して、順次各画素チャネルｋに供給するように構成しておく。そして、上述のようにして求められた分流値データＤｘｋ，Ｄｙｋ，Ｄｚｋ，Ｄｄｋを設定し、同じ温度条件で、シャッタ８を閉じて光電流Ｉｋを０とし、マルチプレクサＭＸ２を制御して、対象の画素チャネルｋに前記定電流ＩＣを注入し、各積算回路Ｓｘ，Ｓｙ，Ｓｚの出力ｍｘ０ｋ，ｍｙ０ｋ，ｍｚ０ｋを測定し、基準値として記憶する。以上を順次各画素チャネルに行う。
【００５８】
実際の測定時には、校正時とは異なる温度条件となることが多く、同様に定電流ＩＣを注入し、前述の分流比校正と同様の手順で、各積算回路Ｓｘ，Ｓｙ，Ｓｚの出力ｍｘｋ，ｍｙｋ，ｍｚｋを測定し、それが前記基準値のｍｘ０ｋ，ｍｙ０ｋ，ｍｚ０ｋにそれぞれ等しくなるように、ＦＥＴのゲート電圧のデータＤｘｋ，Ｄｙｋ，Ｄｚｋ，Ｄｄｋを再調整する。
【００５９】
これに対して、ＬＥＤ照明によって分流回路ＳＰに一定電流を注入する手法では、図１０および図１１で示すように、ポリクロメータ４内に、分光手段ＧＬを通過することなく、直達光で前記センサアレイＳＡの全画素センサを均等に照明するＬＥＤ１５を設け、補正時にこのＬＥＤ１５を、前記演算制御回路５が駆動回路１６を介して点灯する。そして、分流比校正後、同じ温度条件で、シャッタ８を閉じて、センサアレイＳＡをＬＥＤ１５が直接照明する。求められた分流値データＤｘｋ，Ｄｙｋ，Ｄｚｋ，Ｄｄｋによって対象とする画素チャネルｋの分流比を設定し、他の画素チャネルのＦＥＴを総てＯＦＦにし、各積算回路Ｓｘ，Ｓｙ，Ｓｚの出力ｍｘ０ｋ，ｍｙ０ｋ，ｍｚ０ｋを測定し、基準値として記憶する。以上を順次各画素チャネルに行う。前記ＬＥＤ１５には、順電圧が１.２Ｖ程度と小さいこと、センサアレイＳＡの前に二次光除去フィルタがあっても透過すること、センサ感度が高いこと等から、赤外ＬＥＤが望ましい。
【００６０】
この場合でも、ＬＥＤ１５の発光強度は温度に依存するので、発光強度Ｍ０を、モニタセンサとその信号処理回路とから構成されるモニタ受光手段で同時に測定し、基準値として記憶しておく。ただし、前記モニタ受光手段の信号処理回路には、ＦＥＴなどの温度依存の大きい素子は使用されないものとする。
【００６１】
実際の測定時にも、その前または後に、ＬＥＤ１５を発光させ、各画素チャネルについて、校正時と同じ手順で、各積算回路Ｓｘ，Ｓｙ，Ｓｚの出力ｍｘｋ，ｍｙｋ，ｍｚｋおよびＬＥＤ１５の発光強度Ｍを測定し、各積算回路Ｓｘ，Ｓｙ，Ｓｚの出力ｍｘｋ，ｍｙｋ，ｍｚｋが、ＬＥＤ１５の発光強度比Ｍ／Ｍ０で補正された基準値Ｍ／Ｍ０・ｍｘ０ｋ，Ｍ／Ｍ０・ｍｙ０ｋ，Ｍ／Ｍ０・ｍｚ０にそれぞれ等しくなるように、ＦＥＴのゲート電圧のデータＤｘｋ，Ｄｙｋ，Ｄｚｋ，Ｄｄｋを再調整する。
【００６２】
なお、分流回路ＳＰｋの近傍に温度センサを配置し、演算制御回路は前記温度センサによってモニターされる温度に一定以上の変化があった場合に、上記の温度補正を行うようにしてもよい。
【００６３】
また、前記ステップＳ５の色彩値調整では、上述のようにして温度補正された分流比のデータＤｘｋ，Ｄｙｋ，Ｄｚｋ，Ｄｄｋによって分光感度を設定した色彩計１において、既知の分光強度Ａ（λ）を持つ基準光源Ａの３刺激値Ｘａ，Ｙａ，Ｚａを測定する。前記３刺激値Ｘａ，Ｙａ，Ｚａが前記基準光源Ａの既知の分光強度Ａ（λ）から理論的に算出される３刺激値Ｘａ０，Ｙａ０，Ｚａ０に一致するように、下式のようにして係数Ｅｘ，Ｅｙ，Ｅｚを求める。
【００６４】
Ｘａ０＝Ｅｘ・Ｘａ
Ｙａ０＝Ｅｙ・Ｙａ
Ｚａ０＝Ｅｚ・Ｚａ
そして、実際の測定時には、測定された３刺激値Ｘ，Ｙ，Ｚに対して、
Ｘ’＝Ｅｘ・Ｘ
Ｙ’＝Ｅｙ・Ｙ
Ｚ’＝Ｅｚ・Ｚ
が、演算制御回路５からの最終の出力となる。
【００６５】
以上のように、本発明の色彩計１では、各波長成分を合成してＣＩＥの２度視野等色関数などの所定分光感度特性を合成するにあたって、前記所定分光感度特性を、Ｓ／Ｎが高く、回路規模も小さいものの、前記所定分光感度特性への近似精度が劣る煩雑なフィルタの組合わせで実現するのではなく、前記近似精度の高い、被測定光２を分光手段ＧＬで複数の波長成分に分離してセンサアレイＳＡの各画素センサＰｋでそれぞれ受光し、各画素センサＰｋの受光出力に処理を施す方法で実現する。その際、各画素センサＰｋに分流回路ＳＰｋを設け、この分流回路ＳＰｋで対応する画素センサＰｋからの光電流Ｉｋを任意の割合で取出すことができるようにしておき、その分流割合を、演算制御回路５によって、所望とする分光感度特性に対応して設定する。すなわち、重み係数の乗算を、各画素センサＰｋからの光電流Ｉｋを、どれだけの割合で分流して取出すかによって実現し、アナログ信号の段階で行う。そして、前記各分流回路ＳＰｋからの出力電流Ｉｘｋ，Ｉｙｋ，Ｉｚｋを積算回路Ｓｘ，Ｓｙ，Ｓｚで積算し、前記所望とする分光感度に近似する分光感度での電圧出力Ｖｘ、Ｖｙ、Ｖｚを合成する。
【００６６】
したがって、光電流Ｉｋをアナログ／デジタル変換後に、所望分光感度特性に対応した重み係数を乗じて積算することで合成する従来の手法と比べて、所望とする分光感度特性への近似精度を同程度に高く設定することができる。また、電流−電圧変換する積算回路Ｓｘ，Ｓｙ，Ｓｚにおいて、入力電流が増加することでＳ／Ｎを改善することができる。さらにまた、その入力電流が増加することで、帰還抵抗Ｒｆｘ，Ｒｆｙ，Ｒｆｚに起因するノイズやリークの影響も小さくすることができる。また、電流−電圧変換回路のチャネル数が少ないので、ノイズやダイナミックレンジの面で有利な上述のような並列処理を行っても、回路規模が大きくならず、コストやスペースを抑えることができる。
【００６７】
［実施の形態２］
図１２は、本発明の実施の他の形態に係る色彩計における信号処理回路６ａの具体的構成を示すブロック図である。この信号処理回路６ａは前述の信号処理回路６に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。前記３刺激値ｘ，ｙ，ｚの各成分Ｉｘｋ，Ｉｙｋ，Ｉｚｋは、前述の信号処理回路６では、同時並列に測定されているけれども、注目すべきは、この信号処理回路６ａでは、時分割で順次測定されることである。
【００６８】
この場合、分流回路ＳＰｋａは、入力された光電流Ｉｋを、単一の積算回路Ｓｔに入力される電流Ｉｔｋと、ＧＮＤへ排出される電流Ｉｄｋとに２分する。そして、各分流回路ＳＰｋａへの演算制御回路５ａからの分流値の設定は、前記等色関数ｘ（λ），ｙ（λ），ｚ（λ）に対応する分流比データセット（Ｄｘｋ，Ｄｄｋ），（Ｄｙｋ，Ｄｄｋ），（Ｄｚｋ，Ｄｄｋ）を順次出力することで行われる。各分流回路ＳＰｋａからの出力電流Ｉｔｋは、積算回路Ｓｔにおいて相互に加算されて電流−電圧変換されるとともに、帰還抵抗Ｒｆｔで増幅され、得られた電圧出力Ｖｔは、アナログ／デジタル変換器ＡＤｔによってアナログ／デジタル変換され、前記演算制御回路５ａに入力される。こうして、前記等色関数ｘ（λ），ｙ（λ），ｚ（λ）に近似の分光感度を順次合成することができる。
【００６９】
この構成によれば、測定に要する時間は長くなるけれども、構成を簡略化することができる。
【００７０】
なお、上述の説明では、所望分光感度特性として、ＣＩＥの２度視野等色関数を用いているけれども、１０度視野等色関数などの他の関数が用いられてもよく、またそれら複数の関数を、切換えて使用するようにしてもよい。
【００７１】
本実施の形態では分光手段を含むポリクロメータによて波長成分毎の出力を得ているが、特開平７−４３２１２号公報に示すようなウエッジ型の干渉フィルタとセンサアレイを組合わせた分光手段によって波長成分毎の出力を得てもよい。
【００７２】
また、測定時の温度補正にあたって、定電流ＩＣを注入するのは一部の分流回路だけとしてもよい。さらにまた、前記測定時の温度補正にあたっては、補正データを演算制御回路５，５ａが保持しており、別途設けた温度センサの測定結果を用いることで、前記定電流源ＣＣやＬＥＤ１５などは出荷時に取外すこともできる。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の一形態に係る色彩計の構成を示すブロック図である。
【図２】本発明の実施の一形態の信号処理回路の具体的構成を示すブロック図である。
【図３】分流回路の具体的な一構成例を示す電気回路図である。
【図４】デジタル／アナログ変換器およびマルチプレクサの一構成例を示すブロック図である。
【図５】ＦＥＴのゲート−ソース間電圧とドレイン−ソース間抵抗との関係の一例を示すグラフである。
【図６】シリコンフォトダイオードの電流−電圧特性を示すグラフである。
【図７】色彩計の校正手順を示すフローチャートである。
【図８】温度補正を行う場合の信号処理回路の一構成例を示すブロック図である。
【図９】図８の温度補正を行うための構成を具体的に示すブロック図である。
【図１０】温度補正を行う場合の色彩計の構成を示すブロック図である。
【図１１】温度補正を行う場合の信号処理回路の他の構成例を示すブロック図である。
【図１２】本発明の実施の他の形態の信号処理回路の具体的構成を示すブロック図である。
【図１３】分光型の色彩計における複数の受光素子の出力と、ＣＩＥの２度視野等色関数における３刺激値との関係を示すグラフである。
【符号の説明】
【００７４】
１    色彩計
２    被測定光
３    受光レンズ
４    ポリクロメータ
５，５ａ    演算制御回路
６，６ａ    信号処理回路
７    駆動装置
８    シャッタ
１５    ＬＥＤ
１６    駆動回路
ＡＤｘ，ＡＤｙ，ＡＤｚ    アナログ／デジタル変換器
ＣＣ    定電流源
Ｃｘ，Ｃｙ，Ｃｚ，Ｃｄ    コンデンサ
ＤＡ    デジタル／アナログ変換器
ＧＬ    分光手段
Ｌ    結像レンズ
Ｐ０〜Ｐ３０    画素センサ
Ｑｘ，Ｑｙ，Ｑｚ，Ｑｄ    ＦＥＴ
ＳＡ    センサアレイ
ＳＬ    入射スリット
ＳＰ０〜ＳＰ３０    分流回路
Ｓｘ，Ｓｙ，Ｓｚ    積算回路
ＭＸ１，ＭＸ２    マルチプレクサ
【図１】
2005345323.tif 000004
【図２】
2005345323.tif 000005
【図３】
2005345323.tif 000006
【図４】
2005345323.tif 000007
【図５】
2005345323.tif 000008
【図６】
2005345323.tif 000009
【図７】
2005345323.tif 000010
【図８】
2005345323.tif 000011
【図９】
2005345323.tif 000012
【図１０】
2005345323.tif 000013
【図１１】
2005345323.tif 000014
【図１２】
2005345323.tif 000015
【図１３】
2005345323.tif 000016