(57)【要約】【課題】  液晶表示装置の薄膜トランジスタパネルにおいて、Ｃｒなどの金属からなるソース電極とＩＴＯなどの金属酸化物からなる画素電極との間の接続抵抗値を低くする。【解決手段】  チャネル保護膜５を含む真性アモルファスシリコン膜２１の上面に、ｎ型アモルファスシリコン膜２３、ソース電極およびドレイン電極を形成するための金属膜２４および金属酸化膜２５を成膜する。次に、金属酸化膜２５の上面のソース電極形成領域およびドレイン電極形成領域にレジストパターン２６、２７を形成する。この場合、レジストパターン２６、２７は金属膜２４の上面と接触することがなく、したがって、ソース電極およびドレイン電極を形成した後に、レジストパターン２６、２７を剥離してもソース電極およびドレイン電極の各上面にレジスト成分が残存することがない。これにより、ソース電極と該ソース電極の上面に金属酸化膜（２５）を介して接続される画素電極との間の接続抵抗値を低くすることができる。【選択図】  図３
2005340569.tif 000002
【特許請求の範囲】
【請求項１】
金属膜および前記金属膜の上面に第１の金属酸化膜を連続的に成膜する工程と、前記第１の金属酸化膜の上面にレジストパターンを形成する工程と、前記レジストパターンをマスクとして少なくとも前記第１の金属酸化膜をエッチングして金属酸化膜パターンを形成する工程と、前記レジストパターンをレジスト剥離液を用いて剥離する工程とを有することを特徴とする金属膜パターンの形成方法。
【請求項２】
請求項１に記載の発明において、前記金属膜は、前記レジスト剥離工程の前に、前記金属酸化膜パターン形成に引き続いてパターン形成することを特徴とする金属膜パターンの形成方法。
【請求項３】
請求項１に記載の発明において、前記金属膜は、前記レジスト剥離工程の後に、前記金属酸化膜パターンをマスクとしてパターン形成することを特徴とする金属膜パターンの形成方法。
【請求項４】
請求項１に記載の発明において、前記レジストパターンをレジスト剥離液を用いて剥離する工程の後に、第２の金属酸化膜を形成することを特徴とする金属膜パターンの形成方法。
【請求項５】
請求項２または３に記載の発明において、前記金属膜パターンはボトムゲート型の薄膜トランジスタのソース電極およびドレイン電極であり、前記第１の金属酸化膜パターンは前記ソース電極および前記ドレイン電極の各上面に形成されたソース用金属酸化膜およびドレイン用金属酸化膜であることを特徴とする金属膜パターンの形成方法。
【請求項６】
請求項５に記載の発明において、前記ソース用金属酸化膜に対応する部分にコンタクトホールを有するオーバーコート膜を形成する工程と、前記オーバーコート膜の上面に第２の金属酸化物からなる画素電極を前記コンタクトホールを介して前記ソース用金属酸化膜に接続させて形成する工程とを有することを特徴とする金属膜パターンの形成方法。
【請求項７】
上面に金属からなるソース電極およびドレイン電極を有し、且つ、前記ソース電極および前記ドレイン電極の各上面にソース用金属酸化膜およびドレイン用金属酸化膜を有する薄膜トランジスタと、前記薄膜トランジスタを覆うように設けられ、且つ、前記ソース用金属酸化膜に対応する部分にコンタクトホールを有するオーバーコート膜と、前記オーバーコート膜の上面に前記コンタクトホールを介して前記ソース用金属酸化膜に接続されて設けられた金属酸化物からなる画素電極とを具備することを特徴とする薄膜トランジスタパネル。
【請求項８】
請求項７に記載の発明において、前記ソース用金属酸化膜および前記ドレイン用金属酸化膜の膜厚は前記画素電極の膜厚よりも薄くなっていることを特徴とする薄膜トランジスタパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は金属膜パターンの形成方法および金属膜パターンを備えた薄膜トランジスタパネルに関する。
【背景技術】
【０００２】
例えば、従来の液晶表示装置の薄膜トランジスタパネルには、ボトムゲート型の薄膜トランジスタのソース電極およびドレイン電極を形成するための金属膜、例えばＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉなどを成膜し、金属膜の上面にレジストパターンを形成し、レジストパターンをマスクとして金属膜をエッチングしてソース電極およびドレイン電極（金属膜パターン）を形成し、レジストパターンをレジスト剥離液を用いて剥離し、ソース電極に対応する部分にコンタクトホールを有するオーバーコート膜を形成し、オーバーコート膜の上面にＩＴＯなどの金属酸化物からなる画素電極をコンタクトホールを介してソース電極に接続させて形成したものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００４−４５５８号公報（図３２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記従来の薄膜トランジスタパネルでは、金属からなるソース電極と金属酸化物からなる画素電極との間の接続抵抗値が比較的高いという問題があった。この原因を調べたところ、レジストパターンの金属からなるソース電極に対する密着性が高く、レジストパターンをレジスト剥離液を用いて剥離しても、ソース電極の上面にレジスト成分が残存し、この残存するレジスト成分により、ソース電極と画素電極との間の接続抵抗値が比較的高くなってしまうということが分かった。
【０００５】
そこで、この発明は、ソース電極などからなる金属膜パターンの上面にレジスト成分が残存しないようにすることができる金属膜パターンの形成方法および金属膜パターンを備えた薄膜トランジスタパネルを提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、上記目的を達成するため、成膜された金属膜の上面に金属酸化膜を成膜し、この成膜された金属酸化膜の上面にレジストパターンを形成するようにしたことを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、金属膜の上面に成膜された金属酸化膜の上面にレジストパターンを形成しているので、レジストパターンが金属膜の上面と接触することがなく、したがってレジストパターンを剥離しても金属膜パターンの上面にレジスト成分が残存しないようにすることができる。
【発明を実施するための最良の形態】
【０００８】
図１はこの発明の一実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルは透明基板１を備えている。透明基板１の上面の所定の箇所にはＣｒなどの金属からなるゲート電極２が設けられている。ゲート電極２を含む透明基板１の上面には窒化シリコンからなるゲート絶縁膜３が設けられている。ゲート電極２上におけるゲート絶縁膜３の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜４が設けられている。
【０００９】
半導体薄膜４の上面の所定の箇所には窒化シリコンからなるチャネル保護膜５が設けられている。チャネル保護膜５の上面両側およびその両側における半導体薄膜４の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層６、７が設けられている。オーミックコンタクト層６、７の各上面には金属からなるソース電極８およびドレイン電極９が設けられている。ソース電極８およびドレイン電極９に使用される金属には、例えばＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉなどが挙げられる。ソース電極８およびドレイン電極９の各上面には、例えばＩＴＯなどの金属酸化物からなるソース用金属酸化膜１０、および、例えばＩＴＯなどの金属酸化物からなるドレイン用金属酸化膜１１が設けられている。
【００１０】
そして、ゲート電極２、ゲート絶縁膜３、半導体薄膜４、チャネル保護膜５、オーミックコンタクト層６、７、ソース電極８、ドレイン電極９、ソース用金属酸化膜１０およびドレイン用金属酸化膜１１により、ボトムゲート型の薄膜トランジスタ１２が構成されている。
【００１１】
薄膜トランジスタ１２を含むゲート絶縁膜３の上面には窒化シリコンからなるオーバーコート膜１３が設けられている。ソース用金属酸化膜１０の所定の箇所に対応する部分におけるオーバーコート膜１３にはコンタクトホール１４が設けられている。オーバーコート膜１３の上面の所定の箇所には、例えばＩＴＯなどの金属酸化物からなる画素電極１５がコンタクトホール１４を介してソース用金属酸化膜１０に接続されて設けられている。
【００１２】
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。まず、図２に示すように、透明基板１の上面の所定の箇所に、スパッタ法により成膜されたＣｒなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２を形成する。次に、ゲート電極２を含む透明基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜３、真性アモルファスシリコン膜２１および窒化シリコンからなるチャネル保護膜形成用膜２２を連続して成膜し、チャネル保護膜形成用膜２２をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜５を形成する。
【００１３】
次に、図３に示すように、チャネル保護膜５を含む真性アモルファスシリコン膜２１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜２３を成膜する。次に、ｎ型アモルファスシリコン膜２３の上面に、スパッタ法により、同一装置内において連続的に金属膜２４および金属酸化膜２５を成膜する。なお、金属膜２４に使用される金属としては、例えばＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉなどが挙げられる。また、金属酸化膜２５に使用される金属酸化物としてはＩＴＯなどが挙げられる。次に、金属酸化膜２５の上面のソース電極形成領域およびドレイン電極形成領域に、印刷法などにより塗布されたフォトレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジストパターン２６、２７を形成する。
【００１４】
次に、レジストパターン２６、２７をマスクとして、金属酸化膜２５、金属膜２４、ｎ型アモルファスシリコン膜２３および真性アモルファスシリコン膜２１を順次エッチングすることにより、図４に示すように、一方のレジストパターン２６下にソース用金属酸化膜１０、ソース電極８およびオーミックコンタクト層６を形成し、他方のレジストパターン２７下にドレイン用金属酸化膜１１、ドレイン電極９およびオーミックコンタクト層７を形成し、さらに、両オーミックコンタクト層６、７およびチャネル保護膜５下に半導体薄膜４を形成する。
【００１５】
次に、レジストパターン２６、２７をレジスト剥離液を用いて剥離する。この状態では、図５に示すように、ソース電極８およびドレイン電極９の各上面にはソース用金属酸化膜１０およびドレイン用金属酸化膜１１が形成されている。ここで、図３に示すように、ソース電極８およびドレイン電極９を形成するための金属膜２４の上面に成膜された金属酸化膜２５の上面のソース電極形成領域およびドレイン電極形成領域にレジストパターン２６、２７を形成しているので、レジストパターン２６、２７が金属膜２４の上面と接触することがなく、したがってレジストパターン２６、２７を剥離してもソース電極８およびドレイン電極９の各上面にレジスト成分が残存することがない。
【００１６】
なお、ソース用金属酸化膜１０およびドレイン用金属酸化膜１１として、ＩＴＯを使用した場合、レジストパターン２６、２７のソース用金属酸化膜１０およびドレイン用金属酸化膜１１に対する密着性はあまり高くなく、レジストパターン２６、２７をレジスト剥離液を用いて剥離すると、ソース用金属酸化膜１０およびドレイン用金属酸化膜１１の各上面にレジスト成分がほとんど残存することがなく、仮に残存したとしても支障が生じるほどではない。
【００１７】
次に、図１に示すように、薄膜トランジスタ１２を含むゲート絶縁膜３の上面に、プラズマＣＶＤ法により成膜された窒化シリコン膜をフォトリソグラフィ法によりパターニングすることにより、ソース用金属酸化膜１０の所定の箇所に対応する部分にコンタクトホール１４を有するオーバーコート膜１３を形成する。次に、オーバーコート膜１３の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯなどからなる金属酸化膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１５をコンタクトホール１４を介してソース用金属酸化膜１０に接続させて形成する。かくして、図１に示す薄膜トランジスタパネルが得られる。
【００１８】
ここで、一例として、金属膜２４としてＣｒを使用し、金属膜２４の膜厚は１０００Å程度とし、金属酸化膜２５としてＩＴＯを使用し、金属酸化膜２５の膜厚は２５０Å程度とし、画素電極１５を形成するための金属酸化物としてＩＴＯを使用し、ＩＴＯ膜の膜厚は１０００Å程度とし、金属膜２４、金属酸化膜２５および画素電極１５を形成するためのＩＴＯ膜の加工はすべてウェットエッチングにより行なった。この場合、金属酸化膜２５の膜厚は、成膜時間、加工時間などを考慮したら、画素電極１５を形成するためのＩＴＯ膜の膜厚よりも薄い方が望ましい。
【００１９】
そして、ソース用金属酸化膜１０およびドレイン用金属酸化膜１１を有する薄膜トランジスタパネル（以下、本発明品という）とそのようなものを有しない薄膜トランジスタパネル（以下、比較品という）とを用意し、ソース電極８と画素電極１５との間の接続抵抗値（１００μｍ□）を調べたところ、図６に示す結果が得られた。なお、本発明品および比較品においては、ソース電極８にはＣｒ、ソース用金属酸化膜１０、ドレイン用金属酸化膜および画素電極１５にはＩＴＯを使用した。この図６から明らかなように、接続抵抗値は、比較品の場合には約６５Ω〜約１７５Ωと比較的高く、本発明品の場合には約３０Ω以下と比較的低い。この場合、本発明品において、ソース電極８と画素電極１５との間の接続抵抗値とは、その間にソース用金属酸化膜１０が存在する状態での接続抵抗値のことである。
【００２０】
以上のことを考察するに、比較品のソース電極について、オージェ電子分光法で表面分析したところ、レジスト成分のピークが見られた。これに対し、本発明品のソース用金属酸化膜１０について、オージェ電子分光法で表面分析したところ、レジスト成分のピークはほとんど見られなかった。また、比較品のソース電極の上面を光学顕微鏡で観察したところ、何も観察できなかったが、上記オージェ電子分光法による表面分析結果および図６に示す比較品の接続抵抗値から、肉眼では観察できない程度の極めて薄いレジスト薄膜のようなものが残存していると推測され、これが接続抵抗値の増大の原因と思われる。
【００２１】
次に、図１に示す薄膜トランジスタパネルの製造方法の他の例について説明する。まず、図３に示す工程において、レジストパターン２６、２７をマスクとして金属酸化膜２５をエッチングすることにより、図７に示すように、一方のレジストパターン２６下に、例えばＩＴＯなどからなるソース用金属酸化膜１０を形成し、他方のレジストパターン２７下に、例えばＩＴＯなどからなるドレイン用金属酸化膜１１を形成する。次に、レジストパターン２６、２７をレジスト剥離液を用いて剥離する。
【００２２】
次に、両金属酸化膜１０、１１をマスクとして、例えばＣｒなどからなる金属膜２４、ｎ型アモルファスシリコン膜２３および真性アモルファスシリコン膜２１を順次エッチングすることにより、図５に示すように、ソース用金属酸化膜１０下にソース電極８およびオーミックコンタクト層６を形成し、ドレイン用金属酸化膜１１下にドレイン電極９およびオーミックコンタクト層７を形成し、さらに、両オーミックコンタクト層６、７およびチャネル保護膜５下に半導体薄膜４を形成する。以下、上記の場合と同様の工程を経ると、図１に示す薄膜トランジスタパネルが得られる。
【図面の簡単な説明】
【００２３】
【図１】この発明の一実施形態としての薄膜トランジスタパネルの要部の断面図。
【図２】図１に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】本発明品および比較品のソース電極と画素電極との間の接続抵抗値を説明するために示す図。
【図７】図１に示す薄膜トランジスタパネルの製造方法の他の例を説明するために示す所定の工程の断面図。
【符号の説明】
【００２４】
１  透明基板
２  ゲート電極
３  ゲート絶縁膜
４  半導体薄膜
５  チャネル保護膜
６、７  オーミックコンタクト層
８  ソース電極
９  ドレイン電極
１０  ソース用金属酸化膜
１１  ドレイン用金属酸化膜
１２  薄膜トランジスタ
１３  オーバーコート膜
１４  コンタクトホール
１５  画素電極
２４  金属膜
２５  金属酸化膜
２６、２７  レジストパターン
【図１】
2005340569.tif 000003
【図２】
2005340569.tif 000004
【図３】
2005340569.tif 000005
【図４】
2005340569.tif 000006
【図５】
2005340569.tif 000007
【図６】
2005340569.tif 000008
【図７】
2005340569.tif 000009