(57)【要約】  【課題】高精度なシミュレーションと、演算周期が異なる各種負荷の模擬を容易に実現可能とする。  【解決手段】電力系統の三相交流負荷と電気的に相似なアナログ回路を構成し、このアナログ回路にシミュレータ系統から電圧を印加すると共に電流を通流させて電力系統に発生する系統現象を模擬する三相交流負荷模擬装置に関する。負荷模擬装置２０’が、複数の演算処理部を備えたディジタル演算装置２１’と、シミュレータ系統から印加される電圧を検出する電圧検出器２３と、ディジタル演算装置２１’からの電流指令値に従って負荷電流を流す電流源２４と、遮断器２５とから構成され、模擬するべき三相交流負荷の機能を、ディジタル演算装置２１’により複数の制御用パーツ２１６を組み合わせて構成した制御ブロック図にて実現し、この制御ブロック図に基づきディジタル演算装置２１’の負荷演算プログラムを生成する。【選択図】  図１
2005045981.tif 000002
【特許請求の範囲】
【請求項１】
電力系統の三相交流負荷と電気的に相似なアナログ回路を構成し、解析対象である電力系統を模擬したシミュレータ系統から前記アナログ回路に電圧を印加すると共に電流を通流させて電力系統に発生する系統現象をシミュレーションするようにしたアナログシミュレータ用の三相交流負荷模擬装置において、
この負荷模擬装置が、複数の演算処理部を備えたディジタル演算装置と、前記シミュレータ系統から印加される電圧を検出する電圧検出器と、前記ディジタル演算装置からの電流指令値に従って負荷電流を流すための電流源と、この電流源と前記シミュレータ系統との間に接続された遮断器とから構成され、
模擬するべき三相交流負荷の機能を、前記ディジタル演算装置により複数の制御用パーツを組み合わせて構成した制御ブロック図により実現し、この制御ブロック図に基づいて、前記ディジタル演算装置により実行される負荷演算プログラムを生成することを特徴とする三相交流負荷模擬装置。
【請求項２】
請求項１に記載した三相交流負荷模擬装置において、
前記ディジタル演算装置内の複数の演算処理部の演算周期を異ならせ、これらの演算処理部により演算周期の異なる負荷演算を可能にしたことを特徴とする三相交流負荷模擬装置。
【請求項３】
請求項１または２に記載した三相交流負荷模擬装置において、
負荷模擬装置内に存在する誤差分のコンダクタンス及びサセプタンスと、負荷模擬装置と前記シミュレータ系統との接続端子から負荷模擬装置側を見て測定したコンダクタンス及びサセプタンスと、前記遮断器が有する抵抗値と、前記電圧検出器による検出電圧とを用いて、構成機器の入出力遅延時間や入出力ゲイン誤差を補正した電流指令値を生成することを特徴とする三相交流負荷模擬装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、解析対象とする実際の電力系統の三相交流負荷と電気的に相似な電気回路をアナログ回路（リアクトル、抵抗、コンデンサ、変圧器、演算機能付き電圧源、同電流源等）にて実現し、このアナログ回路に電力系統より低い電圧及び小さい電流を実際に印加または通流することにより、電力系統に発生する種々の系統現象をリアルタイムにシミュレーションするようにしたアナログシミュレータ用の三相交流負荷模擬装置に関する。
【背景技術】
【０００２】
図９は、この種のアナログシミュレータ向けに使用されている負荷模擬装置の第１の従来技術を示すもので、可変抵抗１１、可変リアクトル１２及び可変コンデンサ１３等の受動素子から構成されている。
【０００３】
また、図１０は第２の従来技術を示しており、この負荷模擬装置２０は、ＤＳＰ（Digital Signal Processor）またはＣＰＵ（Central Processing Unit）等の演算処理部２１１、Ａ／Ｄ変換部２１２及びＤ／Ａ変換部２１３を有するディジタル演算装置２１と、定数設定用端末２２と、解析対象である電力系統を模擬したシミュレータ系統３０からの印加電圧を検出する電圧検出器２３と、負荷電流を流すための電流源２４と、この電流源２４とシミュレータ系統３０との間に接続された遮断器２５等を備えている。
【０００４】
この負荷模擬装置２０は、無限大電源３１及び送電線を模擬するリアクトル３２を備えた前記シミュレータ系統３０に接続され、電圧検出器２３により検出した瞬時電圧ｖ（ｔ）と定数設定用端末２２により設定したコンダクタンスやサセプタンス等を用いて、演算処理部２１１が瞬時電流指令値を生成し、この指令値に従って電流源２４が負荷電流ｉ（ｔ）を流すように構成されている。
ここで、図９、図１０に示した従来技術は、何れも負荷模擬装置の一相分を表したものである。
【０００５】
なお、上述したようなアナログシミュレータと、電力系統の現象を計算機による数値演算のみによって模擬するディジタルシミュレータとを組み合わせた電力系統ハイブリッドシミュレータが、下記の特許文献１に記載されている。
このハイブリッドシミュレータでは、電力系統の基準周波数からの周波数偏差を演算すると共に、アナログシミュレータにより計測した電流、電圧のベクトルデータの前記周波数偏差に起因するベクトル回転を補正演算し、その結果の電流、電圧データに基づいてアナログシミュレータの状態量（等価アドミタンス量）を最小二乗法により演算して電力系統の時々刻々の状態を模擬するものである。
【０００６】
また、ハイブリッド形三相負荷モデルとしてのアナログ系統シミュレータ用負荷モデルにおいて、三相系統モデルとの間に接続される絶縁変圧器のインピーダンス電圧降下により生じる誤差を補償するように補正演算を行う負荷モデルが、下記の特許文献２に記載されている。
【０００７】
更に、各相のＣＰＵによる演算遅れに起因する零相電流を抑制可能とした三相電子的負荷モデルが下記の特許文献３に記載され、電圧の過渡的変動に対応した電力の過渡的変動を模擬可能とした三相電子的負荷モデルが下記の特許文献４に記載されている。
【０００８】
【特許文献１】特開平１０−３２２９０７号公報（請求項５，６等）
【特許文献２】特開平２−２３１９２５号公報（［課題を解決するための手段］、［作用］等）
【特許文献３】特許第２７３７３５７号公報（［課題を解決するための手段］、［作用］等）
【特許文献４】特許第２９１９６５７号公報（［０００６］，［０００７］等）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図９の従来技術では、可変抵抗１１、可変リアクトル１２または可変コンデンサ１３の値をある間隔で変更することは可能であるが、負荷特性としては定インピーダンス負荷のみを模擬可能であり、負荷機能を任意に変更する機能は全く持たないと言える。また、受動素子のみを使用しているため、容易に誤差補正を行うことが困難である。
【００１０】
一方、図１０の従来技術では、ディジタル演算装置２１に搭載されている演算処理部２１１に対して、予め定められた定インピーダンス、定電流、定電力負荷特性などの演算式をプログラミングすれば、所望の負荷特性を模擬することは可能である。
しかし、電力系統に存在する負荷は近年、電子機器等の普及により複雑な特性を持つ傾向にあり、これらの多様な負荷特性を模擬したい場合には、その都度、プログラムを変更する必要があり、多大な労力を要することになる。
【００１１】
また、例えば実効値にて演算するような演算周期が比較的遅くてもよい演算部分と、高速な演算周期を必要とする瞬時電流を計算する演算部分とが混在するにも関わらず、リアルタイムの負荷演算を行うための演算処理部２１１が単一であるため、高速な演算周期を用いて全ての負荷演算を実施しなければならなかった。これにより、実効値にて演算する部分は不必要に短い演算周期にて演算処理を終える必要が生じることとなり、その結果、多くの機能を模擬することは困難であった。
更に、実際の負荷がアナログ回路と一定の演算周期をもったディジタル形の制御回路とを組み合わせたような特性を有する場合、正確な負荷模擬を行うためには、１個の演算処理部２１１では実現が困難であった。
【００１２】
加えて、図１０の従来技術では、負荷模擬装置を構成する電流検出抵抗（図示せず）、遮断器２５のＯＮ抵抗、電流源２４の出力インピーダンス等による出力電流のゲイン誤差の補正は行われておらず、また、電圧検出器２３や電流源２４、ディジタル演算装置２１１等の入出力遅延時間に起因する出力電流の位相誤差（負荷模擬装置接続端のシミュレータ系統電圧に対する位相誤差）の補正も行われていなかった。
この結果、負荷模擬装置を多数台設置したようなアナログシミュレータによる解析ケースでは、数％以下の高精度なシミュレーション結果が要求されるシステムでは無視できない負荷電流誤差を生じていた。
【００１３】
また、特許文献１に記載されたハイブリッドシミュレータでは、最小二乗法によるリアルタイムな演算を必要としており、プログラムの量や演算負荷が多くなるという問題があった。
特許文献２に記載された負荷モデル、特許文献３，４に記載された三相三相電子的負荷モデルは、あくまで絶縁変圧器に起因する誤差の補償やＣＰＵによる演算遅れ、電圧の過渡的変動を考慮したものであり、負荷模擬装置構成機器の入出力ゲイン誤差や入出力遅延時間による位相誤差等の補正、更には負荷特性に応じた適正な演算周期等まで考慮したものではない。
【００１４】
そこで本発明は、上述した種々の問題点を解消し、高精度なシミュレーションを可能にすると共に、演算周期が異なる各種負荷の模擬を容易に実現可能とした三相交流負荷模擬装置を提供しようとするものである。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、請求項１に記載した発明は、電力系統の三相交流負荷と電気的に相似なアナログ回路を構成し、解析対象である電力系統を模擬したシミュレータ系統から前記アナログ回路に電圧を印加すると共に電流を通流させて電力系統に発生する系統現象をシミュレーションするようにしたアナログシミュレータ用の三相交流負荷模擬装置において、
この負荷模擬装置が、複数の演算処理部を備えたディジタル演算装置と、前記シミュレータ系統から印加される電圧を検出する電圧検出器と、前記ディジタル演算装置からの電流指令値に従って負荷電流を流すための電流源と、この電流源と前記シミュレータ系統との間に接続された遮断器とから構成され、
模擬するべき三相交流負荷の機能を、前記ディジタル演算装置により複数の制御用パーツを組み合わせて構成した制御ブロック図により実現し、この制御ブロック図に基づいて、前記ディジタル演算装置により実行される負荷演算プログラムを生成するものである。
【００１６】
請求項２に記載した発明は、請求項１に記載した三相交流負荷模擬装置において、
前記ディジタル演算装置内の複数の演算処理部の演算周期を異ならせ、これらの演算処理部により演算周期の異なる負荷演算を可能にしたものである。
【００１７】
請求項３に記載した発明は、請求項１または２に記載した三相交流負荷模擬装置において、
負荷模擬装置内に存在する誤差分のコンダクタンス及びサセプタンスと、負荷模擬装置と前記シミュレータ系統との接続端子から負荷模擬装置側を見て測定したコンダクタンス及びサセプタンスと、前記遮断器が有する抵抗値と、前記電圧検出器による検出電圧とを用いて、構成機器の入出力遅延時間や入出力ゲイン誤差を補正した電流指令値を生成するものである。
【発明の効果】
【００１８】
上述した請求項１の発明によれば、負荷演算用の制御ブロック図を、予め用意された制御用パーツを組み合わせて容易に作成することができ、また、この制御ブロック図からＣ言語プログラム等を生成し、これをコンパイラにより機械語プログラムにまで自動変換することで、演算処理部による負荷演算用プログラムを簡単に作成することができる。
請求項２の発明によれば、複数の演算処理部を用いることで演算周期の異なる負荷模擬を可能にし、効率的なリアルタイム演算を実現することができる。
請求項３の発明によれば、構成機器の入出力遅延時間や入出力ゲイン誤差等に起因する負荷電流の誤差を補正でき、高精度な負荷模擬装置を実現することが可能である。
【発明を実施するための最良の形態】
【００１９】
以下、図に沿って本発明の実施形態を説明する。
図１は、この実施形態に係る負荷模擬装置の一相分を示す構成図であり、図１０と同一の構成要素には同一の参照符号を付して説明を省略し、以下では異なる部分を中心に説明する。
【００２０】
図１において、２０’はシミュレータ系統に直接接続される負荷模擬装置であり、ディジタル演算装置２１’と、電圧検出器２３と、電流源２４と、遮断器２５とを備えている。
ディジタル演算装置２１’は、端末２１５が接続され、かつＣＰＵが実装されたＣＰＵボード２１４と、演算周期が異なる例えば４個の演算処理部としてのＤＳＰ ２１１Ａ〜２１１Ｄ及び共有メモリ２１１Ｍを有する演算処理装置２１１’と、Ａ／Ｄ変換部２１２及びＤ／Ａ変換部２１３とから構成され、Ａ／Ｄ変換部２１２には電圧検出器２３により検出されたシミュレータ系統からの印加電圧ｖ（ｔ）が入力され、Ｄ／Ａ変換部２１３から出力される負荷電流指令値としての瞬時電流指令値ｉ（ｔ）が電流源２４に入力されている。なお、４個の演算処理部はＣＰＵであっても良い。
【００２１】
前記ＣＰＵボード２１４には適宜なオペレーションシステム（ＯＳ）が搭載され、このＯＳ上で汎用制御用ソフトウェアをアプリケーションソフトウェアとして使用することが可能になっている。
この汎用制御用ソフトウェアには、図２に示したような微分、積分、乗算、ｓｉｎ関数等の各種演算要素や、非線形要素、不感帯要素、遅延要素、スイッチ等の制御用パーツ２１６が各種用意されており、端末２１５からの入力操作によってこれらの制御用パーツ２１６を組み合わせることにより、本装置が模擬するべき負荷の機能を、図３のように視覚的に把握が容易な制御ブロック図（負荷演算ブロック図）によって表現可能となっている。
【００２２】
また、図３に示す制御ブロック図から、例えばＣ言語のプログラムを生成し、これをリアルタイム演算に使用するＤＳＰ（ＣＰＵ）用のＣコンパイラにより、ＤＳＰ用の機械語プログラムにまで自動変換する機能も備えている。
更に、この機械語プログラムを、ＣＰＵボード２１４上のＣＰＵから複数個のＤＳＰ ２１１Ａ〜２１１Ｄに対してダウンロードすることも可能であり、各ＤＳＰ ２１１Ａ〜２１１Ｄはダウンロードしたプログラムを実行して所定の負荷演算を行うようになっている。
【００２３】
また、複数個のＤＳＰ ２１１Ａ〜２１１Ｄに対して、ＣＰＵボード２１４上のＯＳ上で演算周期設定用のプログラムを起動することにより、各ＤＳＰごとに演算周期を個別に設定可能である。
図４は、上記プログラムによる個別演算周期の設定画面を示しており、各ＤＳＰ ２１１Ａ〜２１１Ｄ（画面上のＤＳＰ−Ａ〜ＤＳＰ−Ｄ）に設定される個別の演算周期及びその実演算周期（実処理時間）が表示されるようになっている。
【００２４】
図示する如く、例えばＤＳＰ−Ａの演算周期を１００μｓ、ＤＳＰ−Ｂの演算周期を１ｍｓ、ＤＳＰ−Ｃ，ＤＳＰ−Ｄの演算周期を１０ｍｓというように個別に設定可能な機能を持たせることにより、例えば実効値で演算するような演算周期が比較的遅くてもよい演算部分と、高速な演算周期を必要とする瞬時電流を計算する演算部分とが混在したり、実際の負荷がアナログ回路と一定の演算周期を持つディジタル回路とを組み合わせたような特性を有する場合のように、複数の演算周期が複合した負荷特性を持つ場合でも、各演算部分または回路に最適な演算周期のＤＳＰを割り当てることで効率よい演算を行うことができる。
また、演算周期を個別に設定可能とすれば、演算周期の長いＤＳＰ（例えばＤＳＰ−Ｃ，ＤＳＰ−Ｄ）では、最も演算周期が短いＤＳＰ（例えばＤＳＰ−Ａ）に合わせて短時間で演算を終了させる必要がなくなるため、より多くの負荷演算を可能にしてハードウェア資源を有効に利用することが可能になる。
【００２５】
次に、図１の構成において、電圧検出値としての瞬時電圧ｖ（ｔ）から負荷電流の電流指令値ｉ（ｔ）を求める理想的な計算式は、周知のように数式１によって表される。
【００２６】
【数１】
2005045981.tif 000003
【００２７】
ここで、ディジタル演算装置２１’、電圧検出器２３及び電流源２４等の入出力ゲイン誤差や入出力遅延時間等が存在しなければ、電圧検出器２３による検出電圧ｖ（ｔ）と負荷模擬装置２０’自身が端末２１５により設定した負荷量相当分のＧｓ，Ｂｓとに応じて数式１により求められる負荷電流ｉ（ｔ）を、誤差なく高精度にシミュレータ系統から引き込むことが可能である。
しかし、負荷模擬装置２０’の各構成機器は実際にはそれぞれ相当の誤差を有しており、これらを組み合わせた場合には、シミュレータの如く高精度（２％程度）が要求される装置に適応した演算精度、模擬精度を得ることはできない。
そこで、本実施形態では、以下のようにして数式１を補正し、最終的に後述する数式２１を得てこの数式２１により瞬時電流指令値ｉ（ｔ）を生成することとした。
【００２８】
（１）各構成機器の入出力遅延時間を補正するための手段
最初に負荷模擬装置２０’の各構成機器の入出力遅延時間について着目し、これをまとめて補正する方法について述べる。
まず、数式１に示した瞬時電流指令値ｉ（ｔ）を、実数部Ｉｒ及び虚数部ＩｉからなるベクトルＩｋ（なお、本文において、ベクトルを示すドット“・”は便宜上、省略する。）により以下のように表記する。
【００２９】
【数２】
2005045981.tif 000004
【００３０】
また、入出力遅延時間、すなわち位相遅れθにより実際に流れてしまう電流ベクトルをＩｍとし、瞬時電流指令値ベクトルＩｋに対して位相をθ進ませることにより位相遅れθを補正するように設定される電流ベクトルをＩｎとおく。
これらの電流ベクトルＩｍ，Ｉｋ，Ｉｎの関係を図示すると、図５のようになる。
【００３１】
また、Ｉｋを基準とした実際に流れる電流ベクトルＩｍの遅れ位相をθとおくと、Ｉｍは次式のように表せる。
【００３２】
【数３】
2005045981.tif 000005
【００３３】
数式３は、数式２の如く有効電力Ｐ成分の電流成分Ｉｒと無効電力Ｑ成分の電流成分Ｉｉとを設定しても、位相遅れθが存在すると、実際に流れる電流ベクトルＩｍのＰ，Ｑ電流成分がＩｒ，Ｉｉとは異なることを意味する。
一方、数式２は、数式１から数式４のように表すことができる。
【００３４】
【数４】
2005045981.tif 000006
【００３５】
従って、数式４より、次式が成り立つ。
【００３６】
【数５】
2005045981.tif 000007
【００３７】
数式５を数式３に代入すると、次式が得られる。
【００３８】
【数６】
2005045981.tif 000008
【００３９】
更に、数式６を数式１のように瞬時値電流ｉ（ｔ）にて表現すると、次式のようになる。
【００４０】
【数７】
2005045981.tif 000009
【００４１】
次に、遅れ位相θによる誤差電流分を補正するための演算式を考えてみる。
まず、遅れ位相θを進み位相θにすればよいことから、θ分だけ進相させた設定すべき電流ベクトルＩｎは、次式で表される。
【００４２】
【数８】
2005045981.tif 000010
【００４３】
数式８を数式１のように瞬時値電流ｉ（ｔ）にて表現すると、次式のようになる。
【００４４】
【数９】
2005045981.tif 000011
【００４５】
（２）各構成機器の入出力ゲイン誤差を補正するための手段
次に、負荷模擬装置２０’の各構成機器の入出力ゲイン誤差を補正する方法について述べる。
図６は、図１に示した負荷模擬装置２０’に基づいて構成された入出力ゲイン誤差を補正するための具体的な等価回路を示している。
【００４６】
図６の等価回路において、Ｇｓはディジタル演算装置２１’により電流源２４に対して設定したコンダクタンス、Ｂｓは同じくサセプタンス、Ｇｘは負荷模擬装置２０’内に存在する誤差分のコンダクタンス、Ｂｘは同じくサセプタンス、ＧＬは接続端子ｂ−ｂ’から負荷モデル（負荷模擬装置２０’）側を見た場合のコンダクタンス、ＢＬは同じくサセプタンス、ｒは遮断器２５が有する直列抵抗である。
【００４７】
ここで、負荷模擬装置２０’を構成する電流源２４、ディジタル演算装置２１’、電圧検出器２３の入出力ゲイン誤差は、誤差分のコンダクタンスＧｘ，サセプタンスＢｘの中にまとめて補正するものとする。
【００４８】
図６の等価回路において、本来、負荷模擬装置２０’に対して設定したい値は、接続端子ｂ−ｂ’から負荷モデル側を見た場合のアドミタンスＹＬを構成する負荷模擬装置２０’のコンダクタンスＧＬ（負荷量Ｐ）及びサセプタンスＢＬ（負荷量Ｑ）である。
しかし、誤差分ｒ，Ｇｘ，Ｂｘが負荷模擬装置２０’内に存在するため、実際に電流源２４に対して設定する負荷量相当分のコンダクタンスＧｓ及びサセプタンスＢｓは、ＧＬ，ＢＬとは異なる値になるべきである。このため、以下ではＧｓ，ＢｓとＧＬ，ＢＬとの関係を求める。
【００４９】
まず、図６から、以下の関係式が求まる。
【００５０】
【数１０】
2005045981.tif 000012
【００５１】
また、数式１１のようにおくと、数式１０は数式１２となる。
【００５２】
【数１１】
2005045981.tif 000013
【００５３】
【数１２】
2005045981.tif 000014
【００５４】
数式１２を変形して、数式１３を得る。
【００５５】
【数１３】
2005045981.tif 000015
【００５６】
数式１３の両辺を比較してＧＬ，ＢＬとＧｓｘ，Ｂｓｘとの関係を求めると、数式１４，１５のようになる。
【００５７】
【数１４】
2005045981.tif 000016
【００５８】
【数１５】
2005045981.tif 000017
【００５９】
逆に、数式１４，１５より、Ｇｓｘ，ＢｓｘをＧＬ，ＢＬで表すと、数式１６，１７のようになる。
【００６０】
【数１６】
2005045981.tif 000018
【００６１】
【数１７】
2005045981.tif 000019
【００６２】
また、数式１１より、数式１８を得る。
【００６３】
【数１８】
2005045981.tif 000020
【００６４】
数式１８に数式１６，１７を代入して、数式１９，２０を得る。
【００６５】
【数１９】
2005045981.tif 000021
【００６６】
【数２０】
2005045981.tif 000022
【００６７】
数式１９，２０は、ディジタル演算装置２１’により実際に設定すべきコンダクタンスＧｓ、サセプタンスＢｓが、ＧＬ，ＢＬ，Ｇｘ，Ｂｘ及びｒから求められることを意味する。
ただし、負荷模擬装置２０’に使用される各構成機器によって、Ｇｘ，Ｂｘ，ｒの値は異なってくる。
【００６８】
（３）入出力遅延時間と入出力ゲイン誤差とを併せた誤差補正演算
前述した数式９による入出力遅延時間による誤差補正の演算式に、数式１９，２０による入出力ゲイン誤差を補正するための演算式を代入すれば、負荷模擬装置２０’が有する誤差を補正した電流指令値を得ることができる。
すなわち、数式９，１９，２０により、検出した瞬時電圧ｖ（ｔ）と電流指令値ｉ（ｔ）との関係を改めて記すと、数式２１のようになる。なお、この数式２１におけるｒ，Ｇｘ，Ｂｘ，Ｋ，Ｓを、以下では誤差補正定数というものとする。
【００６９】
【数２１】
2005045981.tif 000023
【００７０】
（４）誤差補正定数（ｒ，Ｇｘ，Ｂｘ，Ｋ，Ｓ）の求め方
数式２１において、未知数すなわち誤差補正定数ｒ，Ｇｘ，Ｂｘ，Ｋ，Ｓを求める方法を以下に具体的に述べる。
（ａ）Ｇｘ，Ｂｘ，ｒの求め方
図６において、電流源２４に対する電流指令値、言い換えればＧｓ，Ｂｓを０［ｐｕ］に設定すると、端子ａ−ａ’からディジタル演算装置２１’側を見たインピーダンスは無限大（開放）とみなせる。
従って、端子ａ−ａ’を開放すると、数式１９，２０から次式が得られる。
【００７１】
【数２２】
2005045981.tif 000024
【００７２】
【数２３】
2005045981.tif 000025
【００７３】
ここで、数式２２，２３には未知数がそれぞれ三つある。このうち、ｒについては、端子ａ−ｂ間の抵抗値をディジタルマルチメータ等の抵抗測定器にて測定すれば簡単に求めることができるから、残りのＧＬ，ＢＬの求め方を考えれば良い。
すなわち、図６のＧｓ，Ｂｓ＝０［ｐｕ］に設定したときのＰ，Ｑをディジタルパワーメータ３３等の測定器により測定すれば、ＧＬ，ＢＬを求めることができ、これらのＧＬ，ＢＬと前記ｒとを用いて数式２２，２３からＧｘ，Ｂｘを求めることができる。
なお、測定したＰ，Ｑ，｜Ｖ｜とＧＬ，ＢＬとの関係は、次式のとおりである。
【００７４】
【数２４】
2005045981.tif 000026
【００７５】
【数２５】
2005045981.tif 000027
【００７６】
（ｂ）Ｋ，Ｓ（これらを位相補正定数とする）の求め方
数式１の位相補正を行っていない瞬時電流ｉ（ｔ）を計算する式において、Ｇｓ，Ｂｓをディジタル演算装置２１’のソフトウェア内で固定値に設定すると、実際に測定されるＧＬ，ＢＬは、数式７から以下のように求めることができる。
【００７７】
【数２６】
2005045981.tif 000028
【００７８】
【数２７】
2005045981.tif 000029
【００７９】
数式２６，２７から、Ｋ，Ｓについて求めると次式になる。
【００８０】
【数２８】
2005045981.tif 000030
【００８１】
【数２９】
2005045981.tif 000031
【００８２】
数式２８，２９はＧｓ，Ｂｓを固定値に設定し、ＧＬ，ＢＬを測定により求めればＫ，Ｓが求まることを意味している。
ただし、測定されたＧＬ，ＢＬには回路中に存在するＧｘ，Ｂｘの値が含まれることから、前述したＧｘ，Ｂｘを用いて、Ｋ，Ｓを次式により求める。
【００８３】
【数３０】
2005045981.tif 000032
【００８４】
【数３１】
2005045981.tif 000033
【００８５】
以上によって誤差補正定数（ｒ，Ｇｘ，Ｂｘ，Ｋ，Ｓ）を求めることができ、これらと測定値ＧＬ，ＢＬ及び電圧検出値ｖ（ｔ），ｖ−９０°（ｔ）を用いれば、数式２１により入出力遅延時間による誤差補正及び入出力ゲインの誤差補正を行った電流指令値を得ることができるから、この電流指令値を電流源２４に与えればよいことになる。
なお、上記の演算は、演算処理装置２１１’内の何れかのＤＳＰを用いて実行すれば良い。
【００８６】
図７及び図８は、本実施形態において、有効電力Ｐの設定値を変化させた場合の誤差補正前後の相対誤差（負荷電流指令値と実際の負荷電流との誤差）を比較したもので、図７は誤差補正前、図８は誤差補正後を示している。
この実施形態によれば、有効電力Ｐの設定値を１［ｐｕ］に設定した時に１アームにつき２５［ｍＡ］流れるが、誤差補正により図８の相対誤差は図７の約１／３程度となり、高精度な負荷模擬装置を実現できることが立証されている。  
【図面の簡単な説明】
【００８７】
【図１】本発明の実施形態に係る負荷模擬装置の一相分を示す構成図である。
【図２】制御ブロック図（負荷演算ブロック図）を構成するための制御用パーツの説明図である。
【図３】制御用パーツを用いて構成された制御ブロック図の一例である。
【図４】複数個のＤＳＰに対する個別演算周期の設定画面を示す図である。
【図５】各電流ベクトルの関係を示す図である。
【図６】図１の負荷模擬装置に基づいて構成された入出力ゲイン誤差を補正するための具体的な等価回路図である。
【図７】有効電力Ｐの設定値を変化させた場合の、誤差補正前の相対誤差を示す図である。
【図８】有効電力Ｐの設定値を変化させた場合の、誤差補正後の相対誤差を示す図である。
【図９】従来技術を示す構成図である。
【図１０】従来技術を示す構成図である。
【符号の説明】
【００８８】
２０’：負荷模擬装置
２１’：ディジタル演算装置
２３：電圧検出器
２４：電流源
２５：遮断器
２１１’：演算処理装置
２１１Ａ，２１１Ｂ，２１１Ｃ，２１１Ｄ：ＤＳＰ（演算処理部）
２１２：Ａ／Ｄ変換部
２１３：Ｄ／Ａ変換部
２１４：ＣＰＵボード
２１５：端末
２１６：制御用パーツ
３１：無限大電源
３２：リアクトル
３３：ディジタルパワーメータ
【図１】
2005045981.tif 000034
【図２】
2005045981.tif 000035
【図３】
2005045981.tif 000036
【図４】
2005045981.tif 000037
【図５】
2005045981.tif 000038
【図６】
2005045981.tif 000039
【図７】
2005045981.tif 000040
【図８】
2005045981.tif 000041
【図９】
2005045981.tif 000042
【図１０】
2005045981.tif 000043