(57)【要約】【課題】  新規で集積化可能で動作パラメータが素子のバラツキの影響をうけない非方向性カップラを提供する。【解決手段】  非方向性カップラはキャパシタと直列の半導体接合をふくみ、該半導体接合が整流器として動作するスレッシュホールド周波数が、カップラの動作周波数より低くなるように前記半導体接合が形成される。【選択図】  図３
2005167202.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタ（３６）と直列に半導体接合（３５）を有し、該接合が整流器として動作するスレッシュホールド周波数がカップラの動作周波数より低いように前記半導体接合が形成される、非方向性カップラ。
【請求項２】
前記半導体接合（３５）はエピタキシャル層（７１）に形成され、その厚さが前記接合がもはや整流機能をもたないスレッシュホールド周波数を条件づける、請求項１記載のカップラ。
【請求項３】
前記キャパシタ（３６）は１０ピコファラドより大きな値をもつ、請求項１記載のカップラ。
【請求項４】
前記半導体接合（３５）は、カップラの動作周波数で、直列キャパシタンスが２００−３００フェムトファラドのオーダ、直列抵抗が２０−３０オームのオーダを示すように形成される、請求項１記載のカップラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はカップラの分野に関し、制御とフィードバックのために、２次ラインに向かうメインラインの上の電力の一部をサンプルする機能を有する。カップラは一般に閉ループのゲイン制御ループに使用され電力の実測定を提供する。
【背景技術】
【０００２】
図１はカップラを使用する従来の回路の例を示す。この例は送信アンテナ２に対する有用信号ＵＴＩを増幅するパワー増幅器（ＰＡ）１の制御に関する。このタイプの応用では、送信電力は電力基準ＰＬに関して制御される。カップラ３は増幅器１の出力とアンテナ２の間に挿入され、実際に送信されるパワーに比例するデータを抽出する。このデータは検出器（ＤＥＴ）４で使用されて、測定値ＭＥＳを、必要なパワーＰＬと比較する比較器５に送る。比較器５は制御信号ＲＥＧを増幅器１に送る。
【０００３】
カップラの２つの大きなカテゴリが知られている。第１のカテゴリはいわゆる分布カップラで、結合した伝送線から構成される。第２のカテゴリは、キャパシタとインダクタンスにもとづくローカル部品によるカップラに関する。
【０００４】
分布カップラは方向性で、つまり、測定パワーの方向を方向づけ、ラインの寸法変動に敏感である。このカップラは数百ＭＨｚから２〜３ＧＨｚの無線周波数への応用では、構成するラインのサイズのために大型である。
【０００５】
ローカル部品によるカップラは非方向性である。これは大きなパスバンドをもち、よりコンパクトであるという利点を有する。
【０００６】
図１に示すように、カップラは４つのポート又は端子、ＩＮ、ＤＩＲ、ＣＰＬＤ、ＩＳＯで定義される。端子ＩＮとＤＩＲはメインラインの上にあり、端子ＣＰＬＤとＩＳＯは結合した２次ラインを定義する。図１で、端子ＩＮはパワー増幅器１の側にあり、端子ＤＩＲはアンテナ２の側にある。端子ＣＰＬＤはメインラインにおける電力に比例する情報をサンプルする端子である。本発明が適用される非方向性カップラでは、端子ＩＮとＤＩＲはひとつで同じであり、端子ＩＳＯは一般に存在しない。
【０００７】
非方向性カップラの主なパラメータは；
カップリングファクタ（一般に１０〜３０ｄＢのオーダ）で、ポートＩＮとＣＰＬＤの間のパス損失に対応する（他のポートは標準化インピーダンス、一般に５０オームで負荷される）；及び、
所望のパスバンドでの挿入損失で、ポートＩＮとＤＩＲのパス損失に対応し（他のポートは標準化インピーダンス、一般に５０オームで負荷される）、この値は出来るだけ小さいことが望まれる（１ｄＢ以下、好ましくは０．５ｄＢのオーダ）。カップラの存在による所望信号の減衰を最小にするためである。
【０００８】
図２は従来のローカル部品による非方向性カップラを示す。このカップラは、ハイパスフィルタとローパスフィルタを構成する２つのセル３１と３２から形成される。セル３１はキャパシタＣ３１を有し、その第１端子は送信ライン１２（混合端子ＩＮ、ＤＩＲ）に接続され、第２端子はインダクタンスＬ３１により接地に接続される。キャパシタＣ３１の第２端子は、又、セルＣ３２の入力端子を構成し、該セルは前記第２端子を端子ＣＰＬＤに接続するインダクタンスＬ３２を有し、端子ＣＰＬＤはキャパシタＣ３２により接地される。
【０００９】
図２に示されるようなローカル部品による受動カップラの欠点はインダクタンス及びキャパシタンス部品を製造する際のバラツキ（２０％のオーダ）に関連する。このバラツキはカップラの動作周波数バンドでのパラメータに反映する。
【００１０】
理論的には、カップラを構成するために、ハイパスフィルタとローパスフィルタを抵抗素子及びキャパシタンス素子で形成することも可能である。しかし、ステージの必要な数（フィルタオーダ）から実際上大型のフィルタとなる。さらに、バラツキの問題は抵抗器に対しても存在する。
【００１１】
特に、上述の構造は、本発明が意図する高周波応用（１００ＭＨｚ以上）ではキャパシタの容量が小さくて（１ピコファラド以下）、実際上、集積化できない。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は新規な集積化可能なカップラを提供することにある。
【００１３】
本発明は特にローカル部品による従来のカップラのバラツキの問題のないパラメータの非方向性カップラを提供することにある。
【００１４】
本発明はさらにカップラ部品の値の容易で正確な設定を可能とすることを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するための本発明の特徴は、キャパシタと直列に半導体接合を有し、該接合が整流器として動作するスレッシュホールド周波数がカップラの動作周波数より低いように前記半導体接合が形成される非方向性カップラにある。
【００１６】
本発明の実施例によると、前記半導体接合はエピタキシャル層に形成され、その厚さが前記接合がもはや整流機能をもたないスレッシュホールド周波数を条件づける。
【００１７】
本発明の実施例によると、前記キャパシタは１０ピコファラドより大きな値をもつ。
【００１８】
本発明の実施例によると、前記半導体接合は、カップラの動作周波数で、直列キャパシタンスが２００−３００フェムトファラドのオーダ、直列抵抗が２０−３０オームのオーダを示すように形成される。
【発明を実施するための最良の形態】
【００１９】
異なる図面で、同じ素子は同じ符号で示される。明瞭化のために本発明の理解に必要な素子のみが図示され記述される。特に、本発明によるカップラにより実施される測定の使用については詳述しない。測定のタイプ及びカップラが接続される伝送線にかかわらず本発明は適用できる。
【００２０】
本発明の特徴は集積化カップラをキャパシタと直列の半導体接合（ＰＮ）の形態で形成することにある。
【００２１】
図３は本発明によるカップラ３の実施例をしめす。
【００２２】
ＰＮ接合３５は第１端子（Ｐ又はＮにかかわらず）により伝送線１２に接続され、他方の端子はキャパシタ３６の第１電極に接続され、該キャパシタの他方の電極はカップラの端子ＣＰＬＤを定義する。
【００２３】
本発明によると、ＰＮ接合３５は、整流素子としてではなく、カップラの動作が所望される周波数で、抵抗３５２と直列のキャパシタ３５１を形成するために使用され、これら両方の素子は非常に小さい。非常に小さいとは、キャパシタ３５１が１ピコファラド以下、抵抗３５２が１００オーム以下を意味する。従って、ＰＮ接合はカップラのために選択される比較的高い動作周波数（数百ＭＨｚ以上）では信号の整流を避けるように形成される。好ましい実施例によると、それは例えばエピタキシャル層の真性領域（ＰＩＮダイオード）で形成される。
【００２４】
キャパシタ３６はＤ．Ｃ．成分を阻止する機能を有する。その値はキャパシタ３５１との直列構成で無視できる十分な値である。好ましくは、１０ピコファラド以上の値がこの要求を満足する。キャパシタ３６の機能は、カップラをその応用と集積化する図４に関連してよりよく理解されるであろう。
【００２５】
図４で、本発明によるカップラ３はキャパシタ３６と直列のダイオード３５の形態で示され、その端子ＣＰＬＤは比較器のための測定信号ＭＥＳを提供する検出回路４に接続される。回路４は通常の回路で例えば図１に示されるタイプである。それは、整流素子４１（例えばダイオード）を有し、そのアノードは端子ＣＰＬＤに接続され、カソードはキャパシタ４４を介して接地される。素子４１のカソードは、さらに、抵抗４２により端子ＭＥＳに接続され、該端子はキャパシタ４３により接地される。キャパシタ４３と４４と抵抗４２はローパスフィルタを形成し、端子ＭＥＳでサンプルされるＤ．Ｃ．信号のリップルを減少させる。
【００２６】
検出器４は、さらに、ダイオード４１のアノードにレベルＶｄｃを設定する温度補償されたバイアス回路を有する。この回路は、電圧Ｖｄｃを印加する端子４７とダイオード４１のアノードとの間に、直列の２つの抵抗４５と４６を有する。この直列接続の中点は抵抗４９と直列のダイオード４８により接地される。このような組立体は、メインライン１２の信号のパワーが低くても（０ｄＢ以下）、利用可能なレベルを得ることができる。このバイアスがないと、ダイオード４１はそのレベルにブロックされる。しかし、このバイアス電圧の存在により、所望の動作を無効にする、カップラ３のＰＮ接合３５の連続バイアスを避けるためにキャパシタ３６を使用することが必要となる。
【００２７】
図５は、本発明によるカップラのＰＮ接合３５のシリコン基板７への集積化の例である。整流効果がないようにするために、エピタキシャル層７１がＰ＋ドープ領域７２とＮ＋ドープ基板７の間に提供される。これは例であり、ドーピング型は反転してもよい。第１のコンタクト７３（アノード）が領域７２の上にもうけられ、第２のコンタクト（カソード）がＮ＋領域つまり基板７の上にもうけられる。
【００２８】
所望の動作周波数で整流効果がなければ、別の接合構成を使用することができる。例えば、ＰＮ接合は、ダイオード構成のＮＰＮ型バイポーラトランジスタ（ベースとコレクタを接続する）から形成することができる。
【００２９】
ＰＮ接合がもはや信号を整流しないスレッシュホールド周波数ｆｓはキャリア伝播時間（ｔｔとあらわす）の関数である。この周波数は伝播時間の逆数である。
【００３０】
メインライン信号の周波数がスレッシュホールド周波数ｆｓより高いと、伝播時間より小さな周期で、電圧が負値から正値へ、及びその逆にスイッチングされる。順方向の侵入は険しすぎて電流は流れず、再結合従って整流電流の発生の前に、キャリアは負の半波によって奪われる。このような環境では、ＰＮ接合は抵抗と直列のキャパシタと考えられる。
【００３１】
第１近似として、伝播時間はエピタキシャル層の厚さとキャリア拡散係数の関数と考えることができる。より特定すると、時間ｔｔはＷ２／Ｄに比例する。ここでＷはエピタキシャル層の厚さで、Ｄはキャリア拡散係数である。
【００３２】
現在の技術で通常である、キャリアの拡散係数Ｄが１３ｃｍ２／ｓのオーダの場合、周波数ｆｓは１３００／Ｗ２（ｆｓはＭＨｚ、Ｗはμｍ）である。一般に、ダイオードを形成するために使用される軽いドーピングでは、キャリアの拡散係数Ｄは一定と考えることができる。従って、エピタキシャル層の厚さが小さいほど、ＰＮ接合が整流機能をもたなくなる周波数は高くなる。
【００３３】
領域のドーピングレベルは、ＰＮ接合のスレッシュホールド周波数に影響するがわずかである。
【００３４】
本発明の応用の特定の例はモバイル技術（ＧＳＭ及びＤＣＳ）の分野で使用されるカップラに関する。キャパシタ３５１の値は２００〜３００フェムトファラドのオーダである。構成ダイオードのこの値は、所望の応答とストレイキャパシタンスを考慮することによって、エピタキシイのドーピングと、活性表面と、完全空乏の場合エピタキシイの厚さを設定することにより調節することができる。そのような値は１ＧＨｚのオーダの周波数と互換性がある。
【００３５】
同様に、抵抗素子３５２は２０−３０オームのオーダで、これはＰＮ接合の形成と互換性があり、さらに、所望の特性に従って、Ｐ＋とＮ＋領域の間の間隔の設定により、調節可能である。
【００３６】
検出回路と集積化する場合、このように形成されたダイオードのアノードは、ライン１２が接続される端子つまりアンテナとパワー増幅器の出力とを直接形成する。
【００３７】
ＰＮ接合でカップラを構成することの利点は、活性カップラの形態で、そのパラメータが、小さなバラツキで（半導体技術による）、小さなキャパシタンス値と抵抗値に対してさえ、制御可能なことにある。従って、「活性」カップラは集積可能となる。従って、検出回路（図４の４）と同じチップに集積化することができる。
【００３８】
接合３５の構成で抵抗３５２とキャパシタンス３５１に与えられる値は、所望の、及び／又は受入れ可能な結合係数、及び選択された動作周波数での挿入損失に従って、通常のモデリング及びシミュレーションにより決定される。
【００３９】
もちろん、本発明は、当業者に容易な種々の変更、修飾、改良が可能である。特に、カップラを構成するために本発明により与えられる拘束を達成するダイオードの実際の形成は上述の機能的及びサイズの表示にもとづいて当業者に容易である。さらに、所望の動作周波数に関して十分に遅ければ、本発明は、横ダイオードと垂直技術で作られるダイオードに、形成されるダイオードが何であれ（ＰＮダイオード、ＰＩＮダイオード等）、適用することができる。
【００４０】
このような変更、修飾、改良は本開示の一部であり、本発明の範囲内である。従って、上述の記述は単に実施例であり、限定的ではない。本発明は特許請求の範囲とその均等物によってのみ限定される。
【図面の簡単な説明】
【００４１】
【図１】従来の技術と問題点を示す図である。
【図２】従来の技術と問題点を示す図である。
【図３】本発明によるカップラの実施例を示す図である。
【図４】図１の制御ループの検出器に接続される、本発明によるカップラを示す。
【図５】本発明による、シリコンウェハーにカップラを形成する例の断面図を示す。
【符号の説明】
【００４２】
１２  伝送ライン
３５  ＰＮ接合
３６  キャパシタ
７１  エピタキシャル層
３５１  キャパシタ
３５２  抵抗
【図１】
2005167202.tif 000003
【図２】
2005167202.tif 000004
【図３】
2005167202.tif 000005
【図４】
2005167202.tif 000006
【図５】
2005167202.tif 000007
【外国語明細書】
2005167202.tif 000008
2005167202.tif 000009
2005167202.tif 000010
2005167202.tif 000011
2005167202.tif 000012
2005167202.tif 000013
2005167202.tif 000014
2005167202.tif 000015
2005167202.tif 000016
2005167202.tif 000017
2005167202.tif 000018