(57)【要約】【課題】  再配線バンプ形成方法及びそれを利用した半導体チップと実装構造を提供する。【解決手段】  ＬＤＩチップの実装を容易にし、チップ内のパッド３３面積を最小化するために、バンプ４３上部が平らでありながら、同一パッドピッチでバンプ面積を拡大させうるバンプ形成方法、それを利用した半導体チップと実装構造。これにより、従来チップのエッジにあるパッド面積を最小化し、バンプ４３をチップ内側の平らな部分に形成しつつ、パッド３３とバンプ４３との電気的連結は再配線金属膜に実行させる。【選択図】            図１２
2005045268.tif 000002
【特許請求の範囲】
【請求項１】
パッドが形成されたウェーハ状態のチップ上面に前記パッド上面の一部を露出させる第１パッシベーション膜を形成する段階と、
前記パッド上面とその周辺の前記第１パッシベーション膜とを露出させるように第２パッシベーション膜を形成する段階と、
前記第２パッシベーション膜が形成された表面に沿って再配線金属膜を形成する段階と、
前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に前記再配線金属膜に接するバンプを形成する段階と、
前記バンプ下に所定線幅の金属膜だけを残すように前記再配線金属膜をエッチングする段階と、
前記バンプは露出させ、前記再配線金属膜は保護する第３パッシベーション膜を形成する段階と、を含む再配線バンプ形成方法。
【請求項２】
前記バンプを形成する段階は、
前記再配線金属膜上に、前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に開放部を有するように、フォトレジストパターンを形成する段階と、
前記開放部の中に金属を詰めてバンプを形成する段階と、
前記フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項１に記載の再配線バンプ形成方法。
【請求項３】
前記バンプを形成する段階と前記再配線金属膜をエッチングする段階とは、
前記再配線金属膜上に、前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に開放部を有するように、第１フォトレジストパターンを形成する段階と、
前記開放部の中に金属を詰めてバンプを形成する段階と、
前記第１フォトレジストパターンを露光及び現像して前記パッド部位と前記バンプとを覆う第２フォトレジストパターンとを形成する段階と、
前記第２フォトレジストパターンをエッチングマスクとして前記再配線金属膜をエッチングする段階と、
前記第２フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項１に記載の再配線バンプ形成方法。
【請求項４】
前記バンプを形成する段階と前記再配線金属膜をエッチングする段階とは、
前記再配線金属膜上に、前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に開放部を有するように第１フォトレジストパターンを形成する段階と、
前記開放部の中にバンプを形成する段階と、
前記第１フォトレジストパターンを除去する段階と、
前記パッド部位と前記バンプとを覆う第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンをエッチングマスクとして前記再配線金属膜をエッチングする段階と、
前記第２フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項１に記載の再配線バンプ形成方法。
【請求項５】
前記再配線金属膜は蒸着法、スパッタリング法、またはメッキ法を利用して形成することを特徴とする請求項１に記載の再配線バンプ形成方法。
【請求項６】
前記再配線金属膜はＴｉＷ、Ａｕ、Ｃｒ、Ｃｕ、Ｔｉ、Ｎｉ、ＮｉＶ、またはＰｄのうち１つ以上を組合わせて形成することを特徴とする請求項１に記載の再配線バンプ形成方法。
【請求項７】
前記バンプは金または金合金で形成することを特徴とする請求項１に記載の再配線バンプ形成方法。
【請求項８】
前記再配線金属膜と前記バンプ間に追加的な再配線金属膜をさらに形成する段階をさらに含むことを特徴とする請求項１に記載の再配線バンプ形成方法。
【請求項９】
前記追加的な再配線金属膜は金または金合金、ニッケル／金で形成することを特徴とする請求項８に記載の再配線バンプ形成方法。
【請求項１０】
外部電子機器に実装するための半導体チップにおいて、
前記チップのパッドと前記外部電子機器間の電気的通電方法にバンプが使われ、
前記バンプは、前記チップ内の前記パッドが位置した部位以外の平らな地域に形成され、前記パッドと再配線金属膜で連結されており、その上面が平らな半導体チップ。
【請求項１１】
前記パッドと前記バンプ間には少なくとも１層の平らなパッシベーション膜が形成されていることを特徴とする請求項１０に記載の半導体チップ。
【請求項１２】
前記バンプは金または金合金よりなることを特徴とする請求項１０に記載の半導体チップ。
【請求項１３】
前記再配線金属膜は前記パッドの上面を覆い、前記バンプの下に拡張されていることを特徴とする請求項１０に記載の半導体チップ。
【請求項１４】
前記再配線金属膜はＴｉＷ、Ａｕ、Ｃｒ、Ｃｕ、Ｔｉ、Ｎｉ、ＮｉＶ、またはＰｄのうち１つ以上で組合わせて積層されたことを特徴とする請求項１０に記載の半導体チップ。
【請求項１５】
前記再配線金属膜と前記バンプ間に追加的な再配線金属膜がさらに形成されていることを特徴とする請求項１０に記載の半導体チップ。
【請求項１６】
前記追加的な再配線金属膜は、金または金合金、ニッケル／金で形成されたことを特徴とする請求項１５に記載の半導体チップ。
【請求項１７】
チップ上面に形成されたパッドを覆いつつ、前記パッド上面の一部を露出させる第１パッシベーション膜と、
前記パッド上面とその周辺の前記第１パッシベーション膜とを露出させるように前記第１パッシベーション膜上に形成された第２パッシベーション膜と、
前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に形成され、その上面が平らなバンプと、
前記パッドと前記バンプとの電気的連結のために前記パッド上面から前記バンプの下部まで拡張されている再配線金属膜と、
前記バンプは露出させ、前記再配線金属膜は保護する第３パッシベーション膜と、を含む半導体チップ。
【請求項１８】
前記バンプは金または金合金よりなることを特徴とする請求項１７に記載の半導体チップ。
【請求項１９】
前記再配線金属膜は、ＴｉＷ、Ａｕ、Ｃｒ、Ｃｕ、Ｔｉ、Ｎｉ、ＮｉＶ、またはＰｄのうち１つ以上で組合わせて積層されたことを特徴とする請求項１７に記載の半導体チップ。
【請求項２０】
前記再配線金属膜と前記バンプ間に追加的な再配線金属膜がさらに形成されていることを特徴とする請求項１７に記載の半導体チップ。
【請求項２１】
前記追加的な再配線金属膜は金または、金合金、ニッケル／金で形成されたことを特徴とする請求項２０に記載の半導体チップ。
【請求項２２】
請求項１７に記載の半導体チップが液晶パネルに実装され、前記半導体チップに含まれるバンプと前記液晶パネルの電極とが接続された実装構造。
【請求項２３】
前記半導体チップと前記液晶パネル間は異方性導電フィルム、または非導電性接着剤で接着されたことを特徴とする請求項２２に記載の実装構造。
【請求項２４】
請求項１７に記載の半導体チップが、回路パターンが形成されたフィルムに実装され、前記半導体チップに含まれるバンプと前記フィルムの回路パターンとが接続された実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ及び実装構造に係り、より詳細には、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）駆動回路チップとそのチップがバンプにより外部電子機器と接続された実装構造に関する。
【背景技術】
【０００２】
ＬＣＤは、薄型、軽量、低消費電力という優秀な特性を有しつつ、解像度、カラー表示、画質などが優秀で、活発に研究されている平板表示装置である。公知のように、ＬＣＤは２枚の基板（アレイ基板、カラーフィルタ基板）間に液晶が注入されている液晶パネルと、液晶パネル下部に配置されて、光源として利用されるバックライトと、液晶パネルの外郭に位置し、液晶パネルを駆動させるための駆動部とよりなる。液晶パネルは２枚のガラス基板間にマトリックス形態に配列された画素と、これら画素にそれぞれ供給される信号を制御するスイッチング素子、すなわち薄膜トランジスタとよりなる。
【０００３】
一方、駆動部は色々な制御信号、データ信号などを生成する部品が実装される印刷回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ：ＰＣＢ）と、液晶パネル及びＰＣＢに連結されて液晶パネルの配線に信号を印加するための駆動回路（ＬＤＩ：ＬＣＤ  Ｄｒｉｖｅ  ＩＣ）とを含む。ＬＤＩチップを液晶パネルに実装する方法によって、実装構造の種類がチップオンガラス（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ：ＣＯＧ）、テープキャリアパッケージ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ：ＴＣＰ）、チップオンフィルム（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ：ＣＯＦ）などに分けられる。このような実装方法はＬＤＩチップの複雑化、画素数の増加と高解像度のニーズに合わせて微細ピッチの接続、やさしい接続工程、高い信頼性を必要とする。このための核心技術として、金バンプ形成方法や微細パッドピッチボンディング方法などがある。
【０００４】
図１ないし図４にはＬＤＩチップを実装するのに利用される従来の金バンプの形成方法を示す。
【０００５】
従来の金バンプ形成工程では、まず図１に示したように、パッシベーション膜５で被覆され、アルミニウムパッド３がオープンされたウェーハ状態のチップ１にポリイミド７を塗布してアルミニウムパッド３のオープン部位が露出されるようにパターニングする。
【０００６】
次いで、図２のようにスパッタリング法でＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌｌｕｒｇｙ）層９を図１の結果物の上面に形成する。その後、ＵＢＭ層９上にアルミニウムパッド３と対応する位置に開口部Ａを有したフォトレジストパターン１１を形成する。
【０００７】
図３のように、金電気メッキを実施して開口部Ａ内を金層で詰めてバンプ１３を形成した後、図４のようにフォトレジストパターン１１をストリッピング法で除去し、バンプ１３の下にだけＵＢＭ層９ａが残るようにＵＢＭ層９のエッチング工程を進行する。
【０００８】
ところが、従来では、アルミニウムパッド３の上側にバンプ１３を形成するためにバンプ１３下部のパッシベーション膜５がオープンされながら生じた段差克服が難しく、このような段差によってバンプ１３の上部にも段差が生じる。バンプ１３上面が平らではないので、組立て時にボンディング工程に悪影響を及ぼす。そして、アルミニウムパッド３上にバンプ１３を形成するために、チップサイズを大きくするしかない。組立て工程を容易にするためにバンプ１３間の間隔を広くし、バンプ１３のサイズを大きくするためには、アルミニウムパッド３の間隔が広くなければならないためである。また、アルミニウムパッド３をセル（回路）領域と区別される周辺パッド領域に配置した構造であるので、微細パッドピッチを具現し難い。
【０００９】
図５は、従来の再配線バンプ２８を示したものである。図５に示すように、再配線金属配線２５を形成した後で、バンプが形成される位置に電気的通電のためのビアとしてのＵＢＭ層２６を残し、残りの領域はパッシベーション膜２７で保護した後、バンプ２８形成をする。したがって、依然としてバンプ２８上面が平らではなく、エッジの突起が生じる現象が抑制できないという問題点がある。図５で参照番号２１、２２、２３及び２４は、それぞれウェーハ状態のチップ、アルミニウムパッド、第１及び第２パッシベーション膜を示す。
【００１０】
一方、特許文献１にはＬＤＩなどのパッケージ製造方法が開示されている。
【特許文献１】韓国登録特許第０３７７１２７号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明によれば、半導体チップの組立てを容易にし、チップ内のパッド面積を最小化できるようにバンプを形成する方法が提供される。そして、改善されたバンプ形成方法を利用して組立てが容易になった半導体チップが提供される。また、接合部位がより信頼性ある半導体チップ実装構造が提供される。
【課題を解決するための手段】
【００１２】
本発明によるバンプ形成方法では、パッドが形成されたウェーハ状態のチップ上面に前記パッド上面の一部を露出させる第１パッシベーション膜を形成する。前記パッド上面とその周辺の前記第１パッシベーション膜とを露出させるように第２パッシベーション膜を形成した後、前記第２パッシベーション膜が形成された表面に沿って再配線金属膜を形成する。前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に前記再配線金属膜に接するバンプを形成した後、前記バンプの下に所定線幅の再配線金属膜だけが残るように前記再配線金属膜をエッチングする。次に、前記バンプは露出させ、前記再配線金属膜は保護する第３パッシベーション膜を形成する。
【００１３】
本発明による半導体チップの一態様は、外部電子機器との電気的通電法にバンプを使用し、前記バンプは前記チップ内の前記パッドが位置した部位以外の平らな地域に形成され、前記パッドとは再配線金属膜で連結されており、その上面が平らなものである。
【００１４】
ここで、前記パッドと前記バンプ間には少なくとも１層の平らなパッシベーション膜が形成されており、前記バンプは金または金合金よりなる。前記再配線金属膜は前記パッドの上面を覆い、前記バンプの下に拡張されている。前記再配線金属膜と前記バンプ間に追加的な再配線金属膜がさらに形成されている場合がある。前記追加的な再配線金属膜は、金または金合金、ニッケル／金で形成できる。
【００１５】
本発明による半導体チップの他の態様は、チップ上面に形成されたパッド上面の一部を露出させるように、該パッドを覆う第１パッシベーション膜を含む。前記第１パッシベーション膜上には前記パッド上面とその周辺の前記第１パッシベーション膜を露出させるように第２パッシベーション膜が形成されている。前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側にはバンプが形成されており、前記パッドと前記バンプとの電気的連結のために前記パッド上面から前記バンプの下部まで再配線金属膜が拡張されている。前記バンプは露出させ、前記再配線金属膜は保護する第３パッシベーション膜も含む。
【００１６】
このような本発明の半導体チップは、液晶パネル及び／または回路パターンが形成されたフィルムに実装できるが、この時、前記バンプが前記液晶パネルの電極及び／または前記回路パターンと接続された構造となる。
【発明の効果】
【００１７】
本発明によれば、バンプ上部が平らでありながら同一ピッチ内でバンプ面積を拡大させうるバンプが形成されうる。なお、チップ内のパッド面積を増加させる恐れなくこのようなことが可能である。
【００１８】
そして、バンプの上面が平らであるので、組立て工程が容易になり、組立て公差が確保でき、不良率が減少する。また、回路薄膜の製作が容易になって加工コストが減少する。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明による再配線バンプ形成方法及びそれを利用した半導体チップと実装構造とに関する望ましい実施例を説明する。しかし、本発明は以下で開示される実施例に限定されるものでなく、相異なる多様な形態に具現される。本実施例は、本発明の開示を完全にし、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は特許請求の範囲の範疇により定義されるものである。
【００２０】
まず、図６ないし図１２を参照して本発明の第１実施例による再配線バンプ形成方法を詳細に説明すれば、次のようである。
【００２１】
図６を参照して、多数の半導体素子が製造されているウェーハ状態のチップ３１上面に第１パッシベーション膜３５を塗布する。次に、第１パッシベーション膜３５を部分的にエッチングして半導体素子と外部電子機器間の信号伝達を担当するアルミニウムパッド３３の上面を露出させる。第１パッシベーション膜３５は一般的に使用するシリコン酸化膜及びシリコン窒化膜で構成される。この時、アルミニウムパッド３３を露出させる工程は、フォトリソグラフィ工程とエッチング工程とで行う。次いで、ポリイミドのような第２パッシベーション膜３７をスピンコーティング法で第１パッシベーション膜３５及びアルミニウムパッド３３上に塗布する。その後、アルミニウムパッド３３部分をオープンさせるように第２パッシベーション膜３７をパターニングする。第２パッシベーション膜３７はポリエーテルイミド、またはエポキシ、シリコン樹脂で形成してもよい。
【００２２】
次いで、図７のように、図６の結果物の上面に金属膜３９を形成する。金属膜３９は蒸着法、スパッタリング法、またはメッキ法を利用して形成する。メッキ法は電気メッキと無電解メッキとを含む。この金属膜３９を形成する工程は後続する工程で外部端子、すなわちバンプを形成する位置を変えるための再配線工程である。一方、本発明の固有な思想によって、金属膜３９は後続のバンプ形成工程のためのＵＢＭ層としても機能できる。したがって、望ましい金属膜３９はバンプとアルミニウムパッド３３間の接続信頼性を高めうるためにＴｉＷ、Ａｕ、Ｃｒ、Ｃｕ、Ｔｉ、Ｎｉ、ＮｉＶ、またはＰｄのうち１つ以上を組合わせて積層したものを使用するのが望ましい。
【００２３】
金属膜３９を形成した後、フォトレジストを塗布し、接合のためのバンプが形成される位置に開放部Ｈを形成して第１フォトレジストパターン４１を形成する。この時、開放部Ｈは従来とは別にアルミニウムパッド３３位置から外れた平らな位置の第２パッシベーション膜３７の上に形成される。
【００２４】
図８を参照して、電気メッキ方法で開放部Ｈ内に金または金合金を詰めてバンプ４３を形成する。開放部Ｈが平らな位置に形成されるために、この開放部Ｈの中に形成されるバンプ４３も段差なしに平らな上面を有するように形成される。バンプ４３を形成する時にメッキ以外にも蒸着法またはスパッタリング法が利用できる。
【００２５】
その後、図９のように、アルミニウムパッド３３の第１パッシベーション膜３５のオープン部位からバンプ４３まで所定線幅になるようにマスクで覆い、第１フォトレジストパターン４１に対して露光Ｅを行なう。現像してから、図１０のようにアルミニウムパッド３３の第１パッシベーション膜３５のオープン部位とバンプ４３とは被覆し、金属膜３９は一部露出させる第２フォトレジストパターン４１ａが形成される。
【００２６】
その後、図１１を参照して第２フォトレジストパターン４１ａ下に表れている金属膜３９をエッチングで除去する。再配線を担当し、残っている金属膜は参照符号３９ａで示す。
【００２７】
次いで、図１２を参照すれば、図１１の第２フォトレジストパターン４１ａを除去した後、バンプ４３部分だけを残し、残りの露出された金属膜３９ａは全て保護されうるように第３パッシベーション膜４７を形成する。第３パッシベーション膜４７はポリイミド、ポリエーテルイミド、またはエポキシ、シリコン樹脂で形成できる。このような第３パッシベーション膜４７を形成する方法としては、スピンコーティング法とパターニング法とがある。その後、ウェーハを切断して半導体チップをウェーハから個々に分離する工程を行って実装工程に投入する。分離されたチップＣ１はＣＯＦ、ＣＯＧ、ＴＣＰなどの実装構造で製造されうる。これについては後述する。
【００２８】
以上で詳細に説明したように、本発明ではアルミニウムパッド３３上にバンプ４３を形成するのでなく、アルミニウムパッド３３領域からやや離れている平らな位置の第２パッシベーション膜３７上側に形成する。アルミニウムパッド３３とバンプ４３との電気的連結は再配線金属膜３９ａが実行する。したがって、最終的なチップＣ１構造でバンプ４３上部にいかなる段差発生もなく、平らな上面が得られて組立て時にボンディング工程が容易になり、接合部位の信頼性が高まる。そして、アルミニウムパッド３３とは関係なしにバンプ４３のサイズを大きくできるために、バンプ４３のサイズが従来より大きくしても、チップサイズの変更を伴わない。また、アルミニウムパッド３３を微細ピッチに具現してもバンプ４３のサイズと間隔とに影響を及ぼさないので、チップＣ１サイズ縮少のためにアルミニウムパッド３３ピッチをいくらでも小さくできる。
【００２９】
図１２に示したように、前述した方法によってバンプが形成される本発明の半導体チップＣ１は、チップ上面に形成されたパッド３３を覆うが、パッド３３上面の一部を露出させる第１パッシベーション膜３５を含む。第１パッシベーション膜３５上にはパッド３３上面とその周辺の第１パッシベーション膜３５とを露出させるように第２パッシベーション膜３７が形成されている。バンプ４３はパッド３３位置から外れた平らな位置の第２パッシベーション膜３７上側に形成されるので、その上面が平らであることが特徴である。このバンプ４３とパッド３３との電気的連結はパッド３３上面からバンプ４３の下部まで拡張されている再配線金属膜３９ａが実行する。第３パッシベーション膜４７によりバンプ４３は露出されており、再配線金属膜３９ａは保護されている。
【００３０】
前述したように、このような半導体チップはバンプ４３上部にいかなる段差発生もなく、平らな上面が得られるようになって、組立て時にボンディング工程が容易になり、接合部位の信頼性が高まる。
【００３１】
次いで、図１３ないし図１６は発明の第２実施例によるバンプ形成方法を示した断面図である。図６ないし図１２と同じ要素に対しては、同じ参照符号を付与し、第１実施例と重複される部分の説明は説明の便宜上、避けることにする。
【００３２】
まず、図６ないし図８を参照して説明したバンプ４３形成段階まで進行する。その後、図１３のようにバンプ４３形成に使われた第１フォトレジストパターン４１をアッシング及びストリップで除去する。
【００３３】
次いで、図１４を参照してアルミニウムパッド３３の第１パッシベーション膜３５のオープン部位からバンプ４３まで所定線幅になるようにして新しいフォトレジストパターン４４を形成する。これをエッチングマスクとして、図１５に示したように金属膜３９をエッチングすることによって再配線のための金属膜３９ａを残す。
【００３４】
次に、フォトレジストパターン４４を除去した後、図１２を参照して説明したような第３パッシベーション膜４７を形成して図１６のようなチップＣ２構造を得る。
【００３５】
第１実施例では第１フォトレジストパターン４１をもう１回露光して第２フォトレジストパターン４１ａを作ったが、本実施例では第１フォトレジストパターン４１を除去してから新しいフォトレジストパターン４４を形成する。新しく形成されるフォトレジストパターン４４はバンプ４３上面までも被覆できるので、下部の金属膜３９をエッチングする時にバンプ４３の損傷を最大限に防止できる。
【００３６】
次いで、図１７ないし図２１は、発明の第３実施例によるバンプ形成方法を示した断面図である。第１及び第２実施例と重複される部分の説明は説明の便宜上、避けることにする。
【００３７】
図１７を参照すれば、ウェーハ状態のチップ５１上面に第１パッシベーション膜５５を塗布した後、パターニングしてアルミニウムパッド５３の上面を露出させる。次いで、第２パッシベーション膜５７を塗布した後、パターニングしてアルミニウムパッド５３部分をオープンさせる。
【００３８】
その後、結果物前面に金属膜５９を形成する。金属膜５９はアルミニウムパッド５３と後続のバンプ間電気的連結のために形成するものであるので、その種類に大きく拘束されるものではないが、例えばＴｉＷ、Ａｕ、Ｃｒ、Ｃｕ、Ｔｉ、Ｎｉ、ＮｉＶ、またはＰｄの１つ以上を組合わせて積層したものを使用するのが望ましい。次いで、その上に第１フォトレジストパターン６１を形成した後、電気的連結のための追加的な再配線金属膜が形成される位置に開放部Ｏを形成する。開放部Ｏに電気メッキ法などを利用して再配線金属膜６３を形成する。追加的な再配線金属膜６３としては、０．１μｍ〜２０μｍ厚みの金または金合金、ニッケル／金が使用できる。
【００３９】
次いで、図１８のように第１フォトレジストパターン６１をストリップして除去する。
【００４０】
図１９を参照してさらに前面に第２フォトレジストパターン６５を形成する。この時、第２フォトレジストパターン６５はバンプを形成する開放部Ｒを有する。電気メッキ法で開放部Ｒ内に金または金合金を詰めてバンプ６７を形成する。
【００４１】
その次、図２０を参照すれば、バンプ６７形成に使われた第２フォトレジストパターン６５を除去する。次いで、アルミニウムパッド５３の第１パッシベーション膜５５のオープン部位からバンプ６７まで所定線幅になるようにして第３フォトレジストパターン６９を形成する。第３フォトレジストパターン６９は第２フォトレジストパターン６５を除去する代わりに追加露光と現像を実施して形成することもできる。このような第３フォトレジストパターン６９をエッチングマスクとして、金属膜５９をエッチングすれば、図２１のように金属膜５９ａが残る。次に、第３フォトレジストパターン６９を除去した後、バンプ６７を露出させる第３パッシベーション膜７１を形成して最終的なチップＣ３構造を得る。
【００４２】
本実施例も前の第１及び第２実施例と同様にバンプ６７の上端部が段差を有さないようになってボンディング工程で有利である。特に、第１及び第２実施例とは違って、別途の追加的な再配線金属膜６３を形成することによって配線短絡防止及び信頼性を向上させうる。
【００４３】
以上で詳細に説明したのと同じ方法でバンプを形成すれば、半導体チップの構造は図１２及び図２１に示したように上面が平らなバンプを有する。このようなバンプを有したチップ構造を実装する方法によっていろいろな実装構造が可能であるが、図２２ないし図２５は本発明によるバンプを形成したチップ構造を利用して製造した信頼性が高い実装構造の例を示した断面図である。説明の便宜上、第１実施例のチップＣ１が実装される例を図示した。
【００４４】
まず、図２２は、本発明のチップＣ１を液晶パネル１００に実装したＣＯＧ実装構造である。ここでは本発明による方法により形成したバンプ４３を有したチップＣ１を異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：ＡＣＦ、１１０）を使用して熱圧着させて液晶パネル１００に実装したものである。ＡＣＦ１１０は熱硬化性樹脂フィルム１０５に小さな導電性粒子１０７が入っているものであって、導電性接着をしようとする液晶パネル１００の電極（あるいはパッド）１０２上にＡＣＦ１１０を付け、バンプ４３を電極１０２と合せて付着した後、熱圧着すれば、垂直方向に電気的接触される。導電性粒子１０７は、５〜２０μｍ直径の金、銀、Ｎｉ、または金属でコーティングされたポリマーまたはガラスボールでありうる。参照符号１０３は絶縁膜である。
【００４５】
図２３も本発明のチップＣ１を液晶パネル１００に実装したＣＯＧ実装構造である。ここでは、本発明による方法により形成したバンプ４３を有したチップＣ１を非導電性接着手段（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ：ＮＣＰ、１２０）を使用して熱圧着させてガラスパネル１００に実装したものである。残りは図２２と類似である。
【００４６】
図２４及び図２５は、それぞれＣＯＦ実装構造及びＴＣＰ実装構造の断面図である。図２２及び図２３を参照して説明したようなＣＯＧ実装構造は液晶パネル上にチップを実装するので、ＬＣＤの体積が大きくなる一方、ＴＣＰやＣＯＦは別途のフィルムを利用してチップを実装するためにチップが内蔵されたフィルムを液晶パネルの背面に曲げられてコンパクトな構造を有する。
【００４７】
図２４及び図２５を参照すれば、ポリイミドのようなベースフィルム１３０上に一対一対応する第１及び第２信号配線（あるいは、銅リード）１４０、１４５が多数形成されており、第１及び第２信号配線１４０、１４５上にはソルダレジスト１５０がそれぞれ形成されており、ソルダレジスト１５０はそれぞれ第１及び第２信号配線１４０、１４５の一部をあらわす。表れた第１及び第２信号配線１４０、１４５上にはそれぞれバンプ４３が接触されてチップＣ１が配置されてこのバンプ４３を通じてチップＣ１と第１及び第２信号配線１４０、１４５とが連結される。チップＣ１両側にはレジン１５５が形成され、レジン１５５はソルダレジスト１５０と第１及び第２信号配線１４０、１４５、そしてバンプ４３を覆う。
【００４８】
図２５のＴＣＰ実装構造は図２４と類似するが、その代わり、ベースフィルム１３０の中が空いていることが異なる。
【００４９】
以上で説明した実装構造は、本発明によるバンプを形成したチップを実装する構造であり、これらの実装構造は上面が平らなバンプを利用した構造になるために接合信頼性が優秀である。
【００５０】
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は前記実施例に限定されず、本発明の技術的思想内で当業者によって色々な多くの変形が可能であることは明白である。
【産業上の利用可能性】
【００５１】
チップサイズを減少できて、ネットダイの数を増加させうるので、製造コストを下げられうる。したがって、ＬＤＩ微細ピッチ製品に容易に適用されうる。
【図面の簡単な説明】
【００５２】
【図１】液晶表示装置駆動回路チップを実装するのに利用される従来の金バンプの製造方法を工程順序別に示した断面図である。
【図２】液晶表示装置駆動回路チップを実装するのに利用される従来の金バンプの製造方法を工程順序別に示した断面図である。
【図３】液晶表示装置駆動回路チップを実装するのに利用される従来の金バンプの製造方法を工程順序別に示した断面図である。
【図４】液晶表示装置駆動回路チップを実装するのに利用される従来の金バンプの製造方法を工程順序別に示した断面図である。
【図５】従来再配線バンプを示した図である。
【図６】本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図７】本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図８】本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図９】本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図１０】本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図１１】本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図１２】本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図１３】発明の他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図１４】発明の他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図１５】発明の他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図１６】発明の他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図１７】発明のさらに他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図１８】発明のさらに他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図１９】発明のさらに他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図２０】発明のさらに他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図２１】発明のさらに他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。
【図２２】本発明の半導体チップ構造を利用した実装構造の多様な例を示した断面図である。
【図２３】本発明の半導体チップ構造を利用した実装構造の多様な例を示した断面図である。
【図２４】本発明の半導体チップ構造を利用した実装構造の多様な例を示した断面図である。
【図２５】本発明の半導体チップ構造を利用した実装構造の多様な例を示した断面図である。
【符号の説明】
【００５３】
３１、５１…チップ、
３３、５３…パッド、
３５、５５…第１パッシベーション膜、
３７、５７…第２パッシベーション膜、
３９ａ、５９ａ、６３…金属膜、
４１、４１ａ、４４、６１、６５、６９…第１フォトレジストパターン、
６５…第２フォトレジストパターン、
４３、６７…バンプ、
４７、７１…第３パッシベーション膜、
Ｃ１…チップ、
１００…液晶パネル、
１０２…電極、
１０３…絶縁膜、
１０５…熱硬化性樹脂フィルム、
１０７…導電性粒子、
１３０…ベースフィルム、
１４０…信号配線、
１５０…ソルダレジスト、
１５５…レジン。
【図１】
2005045268.tif 000003
【図２】
2005045268.tif 000004
【図３】
2005045268.tif 000005
【図４】
2005045268.tif 000006
【図５】
2005045268.tif 000007
【図６】
2005045268.tif 000008
【図７】
2005045268.tif 000009
【図８】
2005045268.tif 000010
【図９】
2005045268.tif 000011
【図１０】
2005045268.tif 000012
【図１１】
2005045268.tif 000013
【図１２】
2005045268.tif 000014
【図１３】
2005045268.tif 000015
【図１４】
2005045268.tif 000016
【図１５】
2005045268.tif 000017
【図１６】
2005045268.tif 000018
【図１７】
2005045268.tif 000019
【図１８】
2005045268.tif 000020
【図１９】
2005045268.tif 000021
【図２０】
2005045268.tif 000022
【図２１】
2005045268.tif 000023
【図２２】
2005045268.tif 000024
【図２３】
2005045268.tif 000025
【図２４】
2005045268.tif 000026
【図２５】
2005045268.tif 000027