(57)【要約】  【課題】  本発明は、ブリッジ回路に接続された負荷の短絡等による過電流を確実に防止できると共に、電流検出抵抗での電力損失を極力削減できる過電流検出回路を提供するものである。  【解決手段】  ブリッジ回路における過電流防止と電力損失削減という目的を、ブリッジ回路に直列接続していた抵抗に替えローサイド側トランジスタＭＬ１と並列に第１ローサイド過電流検出部ＤＬ１を接続することで実現した。過電流検出部ＤＬ１は、ローサイド電流検出抵抗ＲＳＬの一端がＭＯＳトランジスタＭＳＬのソースに、他端が低圧電源端子ＶＳＳにそれぞれ接続されて成り、ＭＯＳトランジスタＭＳＬのオン抵抗と電流検出抵抗ＲＳＬとの分電圧をローサイド検出電圧ＶＳＬとしている。【選択図】  図１
2005303969.tif 000002
【特許請求の範囲】
【請求項１】
高圧電源から電圧が印加される高圧電源端子と、
低圧電源から電圧が印加される低圧電源端子と、
負荷の一端が接続される出力端子と、
前記高圧電源端子と前記出力端子との間に接続されたハイサイド出力トランジスタと、
前記ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じて前記ハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、
前記出力端子と前記低圧電源端子との間に接続されたローサイド出力トランジスタと、
前記ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じて前記ローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、
前記ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、
前記ローサイド過電流検出電圧により、前記ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第1の制御回路部とを具備し、
前記ローサイド過電流検出部は、ドレインが前記出力端子に接続されているローサイド検出トランジスタと、一端が前記ローサイド検出トランジスタのソースに、他端が前記低圧電源端子にそれぞれ接続されたローサイド検出抵抗とを含み、
前記ローサイド検出トランジスタと前記ローサイド検出抵抗との接続点から取り出されたローサイド過電流検出電圧を前記第1の制御回路部へ帰還し、
さらに、前記ローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じて前記ローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路を有することを特徴とする過電流検出回路。
【請求項２】
高圧電源から電圧が印加される高圧電源端子と、
低圧電源から電圧が印加される低圧電源端子と、
負荷の一端が接続される出力端子と、
前記高圧電源端子と前記出力端子との間に接続されたハイサイド出力トランジスタと、
前記ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じて前記ハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、
前記出力端子と前記低圧電源端子との間に接続されたローサイド出力トランジスタと、
前記ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じて前記ローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、
前記ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、
前記ハイサイド過電流検出電圧により、前記ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第２の制御回路部とを具備し、
前記ハイサイド過電流検出部は、ドレインが前記高圧電源端子に接続されているハイサイド検出トランジスタと、一端が前記ハイサイド検出トランジスタのソースに、他端が前記出力端子にそれぞれ接続されたハイサイド検出抵抗とを含み、
前記ハイサイド検出トランジスタと前記ハイサイド検出抵抗との接続点から取り出されたハイサイド過電流検出電圧を前記第２の制御回路部へ帰還し、
さらに、前記ハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じて前記ハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路。
【請求項３】
高圧電源から電圧が印加される高圧電源端子と、
低圧電源から電圧が印加される低圧電源端子と、
負荷の一端が接続される出力端子と、
前記高圧電源端子と前記出力端子との間に接続されたハイサイド出力トランジスタと、
前記ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じて前記ハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、
前記出力端子と前記低圧電源端子との間に接続されたローサイド出力トランジスタと、
前記ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じて前記ローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、
前記ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、
前記ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、
前記ローサイド過電流検出電圧及びハイサイド過電流検出電圧により、前記ローサイド駆動回路及びハイサイド駆動回路の駆動信号のオン・オフ状態を制御する第３の制御回路部とを具備し、
前記ローサイド過電流検出部は、ドレインが前記出力端子に接続されているローサイド検出トランジスタと、一端が前記ローサイド検出トランジスタのソースに、他端が前記低圧電源端子にそれぞれ接続されたローサイド検出抵抗とを含み、
前記ローサイド検出トランジスタと前記ローサイド検出抵抗との接続点から取り出された前記ローサイド過電流検出電圧を前記第３の制御回路部へ帰還し、
さらに、前記ローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じて前記ローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路と、
前記ハイサイド過電流検出部は、ドレインが前記高圧電源端子に接続されているハイサイド検出トランジスタと、一端が前記ハイサイド検出トランジスタのソースに、他端が前記出力端子にそれぞれ接続されたハイサイド検出抵抗とを含み、
前記ハイサイド検出トランジスタと前記ハイサイド検出抵抗との接続点から取り出された前記ハイサイド過電流検出電圧を前記第３の制御回路部へ帰還し、
さらに、前記ハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じて前記ハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路。
【請求項４】
高圧電源から電圧が印加される高圧電源端子と、
低圧電源から電圧が印加される低圧電源端子と、
負荷の一端が接続される出力端子と、
前記高圧電源端子と前記出力端子との間に接続されたハイサイド出力トランジスタと、
前記ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じて前記ハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、
前記出力端子と前記低圧電源端子との間に接続されたローサイド出力トランジスタと、
前記ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じて前記ローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、
前記ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、
前記ローサイド過電流検出電圧により、前記ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第1の制御回路部とを具備し、
前記ローサイド過電流検出部は、ドレインが前記出力端子に接続されているローサイド検出トランジスタと、各一端が接続された第1のローサイド検出抵抗と第２のローサイド検出抵抗とを含み、前記第1のローサイド検出抵抗の他端が前記ローサイド検出トランジスタのソースに、前記第２のローサイド検出抵抗の他端が前記低圧電源端子にそれぞれ接続されてなり、
前記第1のローサイド検出抵抗と第２のローサイド検出抵抗との接続点から取り出されたローサイド過電流検出電圧を前記第1の制御回路部へ帰還し、
さらに、前記ローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じて前記ローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路を有することを特徴とする過電流検出回路。
【請求項５】
高圧電源から電圧が印加される高圧電源端子と、
低圧電源から電圧が印加される低圧電源端子と、
負荷の一端が接続される出力端子と、
前記高圧電源端子と前記出力端子との間に接続されたハイサイド出力トランジスタと、
前記ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じて前記ハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、
前記出力端子と前記低圧電源端子との間に接続されたローサイド出力トランジスタと、
前記ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じて前記ローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、
前記ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、
前記ハイサイド過電流検出電圧により、前記ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第２の制御回路部とを具備し、
前記ハイサイド過電流検出部は、ドレインが前記高圧電源端子に接続されているハイサイド検出トランジスタと、各一端が接続された第1のハイサイド検出抵抗と第２のハイサイド検出抵抗とを含み、前記第1のハイサイド検出抵抗の他端が前記ハイサイド検出トランジスタのソースに、前記第２のハイサイド検出抵抗の他端が前記出力端子にそれぞれ接続されてなり、
前記第1のハイサイド検出抵抗と第２のハイサイド検出抵抗との接続点から取り出されたハイサイド過電流検出電圧を前記第２の制御回路部へ帰還し、
さらに、前記ハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じて前記ハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路。
【請求項６】
高圧電源から電圧が印加される高圧電源端子と、
低圧電源から電圧が印加される低圧電源端子と、
負荷の一端が接続される出力端子と、
前記高圧電源端子と前記出力端子との間に接続されたハイサイド出力トランジスタと、
前記ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じて前記ハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、
前記出力端子と前記低圧電源端子との間に接続されたローサイド出力トランジスタと、
前記ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じて前記ローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、
前記ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、
前記ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、
前記ローサイド過電流検出電圧及びハイサイド過電流検出電圧により、前記ローサイド駆動回路及びハイサイド駆動回路の駆動信号のオン・オフ状態を制御する第３の制御回路部とを具備し、
前記ローサイド過電流検出部は、ドレインが前記出力端子に接続されているローサイド検出トランジスタと、各一端が接続された第1のローサイド検出抵抗と第２のローサイド検出抵抗とを含み、前記第1のローサイド検出抵抗の他端が前記ローサイド検出トランジスタのソースに、前記第２のローサイド検出抵抗の他端が前記低圧電源端子にそれぞれ接続されてなり、
前記第1のローサイド検出抵抗と第２のローサイド検出抵抗との接続点から取り出されたローサイド過電流検出電圧を前記第３の制御回路部へ帰還し、
さらに、前記ローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じて前記ローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路と、
前記ハイサイド過電流検出部は、ドレインが前記高圧電源端子に接続されているハイサイド検出トランジスタと、各一端が接続された第1のハイサイド検出抵抗と第２のハイサイド検出抵抗とを含み、前記第1のハイサイド検出抵抗の他端が前記ハイサイド検出トランジスタのソースに、前記第２のハイサイド検出抵抗の他端が前記出力端子にそれぞれ接続されてなり、
前記第1のハイサイド検出抵抗と第２のハイサイド検出抵抗との接続点から取り出されたハイサイド過電流検出電圧を前記第３の制御回路部へ帰還し、
さらに、前記ハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じて前記ハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路。
【請求項７】
高圧電源から電圧が印加される高圧電源端子と、
低圧電源から電圧が印加される低圧電源端子と、
負荷の一端が接続される出力端子と、
前記高圧電源端子と前記出力端子との間に接続されたハイサイド出力トランジスタと、
前記ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じて前記ハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、
前記出力端子と前記低圧電源端子との間に接続されたローサイド出力トランジスタと、
前記ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じて前記ローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、
前記ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、
前記ローサイド過電流検出電圧により、前記ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第1の制御回路部と、
前記第1の制御回路部の電源を供給する制御電源端子及び接地のための接地電源端子とを具備し、
前記ローサイド過電流検出部は、ドレインが前記出力端子に接続されている第1のローサイド検出トランジスタと、
ドレインが前記第1のローサイド検出トランジスタのソースに、ソースが前記低圧電源端子に、ゲートが前記制御電源端子にそれぞれ接続された第２のローサイド検出トランジスタとを含み、
前記第1、第２のローサイド検出トランジスタの接続点から取り出されたローサイド過電流検出電圧を前記第1の制御回路部へ帰還し、
さらに、前記第1のローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じて前記第1のローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路を有することを特徴とする過電流検出回路。
【請求項８】
高圧電源から電圧が印加される高圧電源端子と、
低圧電源から電圧が印加される低圧電源端子と、
負荷の一端が接続される出力端子と、
前記高圧電源端子と前記出力端子との間に接続されたハイサイド出力トランジスタと、
前記ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じて前記ハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、
前記出力端子と前記低圧電源端子との間に接続されたローサイド出力トランジスタと、
前記ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じて前記ローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、
前記ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、
前記ハイサイド過電流検出電圧により、前記ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第２の制御回路部と、
前記第２の制御回路部の電源を供給する制御電源端子及び接地のための接地電源端子とを具備し、
前記ハイサイド過電流検出部は、ドレインが前記高圧電源端子に接続されている第1のハイサイド検出トランジスタと、
ドレインが前記第1のハイサイド検出トランジスタのソースに、ソースが前記出力端子にそれぞれ接続され、ゲート電圧が前記第２の制御回路部より供給される第２のハイサイド検出トランジスタとを含み、
前記第1、第２のハイサイド検出トランジスタの接続点から取り出されたハイサイド過電流検出電圧を前記第２の制御回路部へ帰還し、
さらに、前記第1のハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じて前記第1のハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路。
【請求項９】
高圧電源から電圧が印加される高圧電源端子と、
低圧電源から電圧が印加される低圧電源端子と、
負荷の一端が接続される出力端子と、
前記高圧電源端子と前記出力端子との間に接続されたハイサイド出力トランジスタと、
前記ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じて前記ハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、
前記出力端子と前記低圧電源端子との間に接続されたローサイド出力トランジスタと、
前記ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じて前記ローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、
前記ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、
前記ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、
前記ローサイド過電流検出電圧及びハイサイド過電流検出電圧により、前記ローサイド駆動回路及びハイサイド駆動回路の駆動信号のオン・オフ状態を制御する第３の制御回路部と、
前記第３の制御回路部の電源を供給する制御電源端子及び接地のための接地電源端子とを具備し、
前記ローサイド過電流検出部は、ドレインが前記出力端子に接続されている第1のローサイド検出トランジスタと、
ドレインが前記第1のローサイド検出トランジスタのソースに、ソースが前記低圧電源端子に、ゲートが前記制御電源端子にそれぞれ接続された第２のローサイド検出トランジスタとを含み、
前記第1、第２のローサイド検出トランジスタの接続点から取り出されたローサイド過電流検出電圧を前記第３の制御回路部へ帰還し、
さらに、前記第1のローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じて前記第1のローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路と、
前記ハイサイド過電流検出部は、ドレインが前記高圧電源端子に接続されている第1のハイサイド検出トランジスタと、
ドレインが前記第1のハイサイド検出トランジスタのソースに、ソースが前記出力端子にそれぞれ接続され、ゲート電圧が前記第３の制御回路部より供給された第２のハイサイド検出トランジスタとを含み、
前記第1、第２のハイサイド検出トランジスタの接続点から取り出されたハイサイド過電流検出電圧を前記第３の制御回路部へ帰還し、
さらに、前記第1のハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じて前記第1のハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路。
【請求項１０】
請求項１、４又は７記載の過電流検出回路において、
前記ハイサイド出力トランジスタの駆動信号と前記ローサイド出力トランジスタの駆動信号とが、相補的に変化する信号であり、
また、前記ローサイド検出トランジスタの駆動信号は、前記ローサイド出力トランジスタの駆動信号の立ち上がりよりも遅れて立ち上がり、前記ローサイド出力トランジスタの駆動信号と略同時に立ち下がると共に、前記出力端子の立ち下がり時間よりも小さくならないようにマスク制御されていることを特徴とする過電流検出回路。
【請求項１１】
請求項２、５又は８記載の過電流検出回路において、
前記ハイサイド出力トランジスタの駆動信号と前記ローサイド出力トランジスタの駆動信号とが、相補的に変化する信号であり、
また、前記ローサイド検出トランジスタの駆動信号は、前記ローサイド出力トランジスタの駆動信号の立ち上がりよりも遅れて立ち上がり、前記ローサイド出力トランジスタの駆動信号と略同時に立ち下がると共に、前記出力端子の立ち下がり時間よりも小さくならないようにマスク制御されていることを特徴とする過電流検出回路。
【請求項１２】
請求項３、６又は９記載の過電流検出回路において、
前記ハイサイド出力トランジスタの駆動信号と前記ローサイド出力トランジスタの駆動信号とが、相補的に変化する信号であり、
また、前記ローサイド検出トランジスタの駆動信号は、前記ローサイド出力トランジスタの駆動信号の立ち上がりよりも遅れて立ち上がり、前記ローサイド出力トランジスタの駆動信号と略同時に立ち下がると共に、前記出力端子の立ち下がり時間よりも小さくならないようにマスク制御されており、
さらに、前記ハイサイド検出トランジスタの駆動信号は、前記ハイサイド出力トランジスタの駆動信号の立ち上がりよりも遅れて立ち上がり、前記ハイサイド出力トランジスタの駆動信号と略同時に立ち下がると共に、前記出力端子の立ち下がり時間よりも小さくならないようにマスク制御されていることを特徴とする過電流検出回路。
【請求項１３】
請求項１０に記載の過電流検出回路において、前記第1の制御回路部は、
ローサイド基準電圧を発生するためのローサイド基準電圧回路と、
前記ローサイド基準電圧と前記ローサイド過電流検出電圧とを比較し、
前記ローサイド過電流検出電圧が前記ローサイド出力トランジスタの過電流時に対応する電圧になっているか否かを検出するローサイド比較器と、
前記ローサイド比較器での過電流検出結果が入力され、前記ハイサイド駆動制御信号を前記ハイサイド駆動回路へ、前記ローサイド駆動制御信号を前記ローサイド駆動回路へ、前記ローサイド検出トランジスタ駆動制御信号を前記ローサイド過電流検出駆動回路へ、それぞれ出力する第１のタイミング生成回路と
を有することを特徴とする過電流検出回路。
【請求項１４】
請求項１１に記載の過電流検出回路において、前記第２の制御回路部は、
ハイサイド基準電圧を発生するためのハイサイド基準電圧回路と、
前記ハイサイド基準電圧と前記ハイサイド過電流検出電圧とを比較し、
前記ハイサイド過電流検出電圧が前記ハイサイド出力トランジスタの過電流時に対応する電圧になっているか否かを検出するハイサイド比較器と、
前記ハイサイド比較器での過電流検出結果が入力され、前記ハイサイド駆動制御信号を前記ハイサイド駆動回路へ、前記ローサイド駆動制御信号を前記ローサイド駆動回路へ、前記ハイサイド検出トランジスタ駆動制御信号を前記ハイサイド過電流検出駆動回路へ、それぞれ出力する第２のタイミング生成回路と
を有することを特徴とする過電流検出回路。
【請求項１５】
請求項１２に記載の過電流検出回路において、前記第３の制御回路部は、
ローサイド基準電圧を発生するためのローサイド基準電圧回路と、
ハイサイド基準電圧を発生するためのハイサイド基準電圧回路と、
前記ローサイド基準電圧と前記ローサイド過電流検出電圧とを比較し、
前記ローサイド過電流検出電圧が前記ローサイド出力トランジスタの過電流時に対応する電圧になっているか否かを検出するローサイド比較器と、
前記ハイサイド基準電圧と前記ハイサイド過電流検出電圧とを比較し、
前記ハイサイド過電流検出電圧が前記ハイサイド出力トランジスタの過電流時に対応する電圧になっているか否かを検出するハイサイド比較器と、
前記ローサイド比較器での過電流検出結果及び前記ハイサイド比較器での過電流検出結果が入力され、前記ハイサイド駆動制御信号を前記ハイサイド駆動回路へ、前記ローサイド駆動制御信号を前記ローサイド駆動回路へ、前記ローサイド検出トランジスタ駆動制御信号を前記ローサイド過電流検出駆動回路へ、前記ハイサイド検出トランジスタ駆動制御信号を前記ハイサイド過電流検出駆動回路へ、それぞれ出力する第３のタイミング生成回路と
を有することを特徴とする過電流検出回路。
【請求項１６】
請求項１〜１５に記載のいずれか１つの過電流検出回路において、
回路を構成する前記ハイサイド出力トランジスタ、ローサイド出力トランジスタ、ハイサイド検出トランジスタ及びローサイド検出トランジスタのうち、すくなくともドレイン側が高耐圧構造のトランジスタであることを特徴とする過電流検出回路。
【請求項１７】
請求項１〜１６に記載のいずれか１つの過電流検出回路において、
回路を構成する前記ハイサイド出力トランジスタ、ローサイド出力トランジスタ、ハイサイド検出トランジスタ及びローサイド検出トランジスタのうち、すくなくとも前記ハイサイド出力トランジスタ及びローサイド出力トランジスタを除く
全回路を同一半導体基板に集積化して形成したことを特徴とする過電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧高電力のスイッチ出力を必要とする高耐圧パワー集積回路に係り、特にハイサイド側及びローサイド側の２個の出力スイッチ素子を有する高耐圧パワー集積回路における過電流検出回路に関するものである。
【背景技術】
【０００２】
近年、ホームシアター、ＤＶＤの5.1チャンネル・デジタルサウンド、ＢＳ／ＣＳデジタルハイビジョン放送などの普及に伴い、音源ソースのマルチチャンネル化が進み、多出力、高電力、高効率のオーディオアンプが望まれている。効率の悪い従来のアナログＡＢ級アンプに代わり、電力効率の高いＤ級アンプを用いたものが一般的に知られている。このようなオーディオアンプに限らず広くブリッジドライバ回路の過電流検出回路例として、特開平４−４９８７０号公報に基本回路となる構成の例が開示されている。本例は、ステッピングモータを駆動する出力回路でＭＯＳトランジスタによるＨ型ブリッジ出力部の一例である。
【０００３】
以下、従来の過電流検出回路の一具体例を、図１１を参照して次に示す。図において、１〜４はｎチャネルＭＯＳトランジスタ、５，６はＮＰＮトランジスタ、７は高圧電源端子、９は接地端子（低圧電源端子）で、ｎチャネルＭＯＳトランジスタ１，４のそれぞれソースとドレインを接続してハーフブリッジ出力端子Ｍとし、同じくｎチャネルＭＯＳトランジスタ３，２のそれぞれソースとドレインを接続してハーフブリッジ出力端子Ｎとしている。
【０００４】
また、ｎチャネルＭＯＳトランジスタ２，４の各ソースを接続して共通ソース点８とし、ｎチャネルＭＯＳトランジスタ１，３の各ドレインを接続して共通ドレイン点１８とし、ｎチャネルＭＯＳトランジスタ１，３の高圧側対（ハイサイド側対）及び２，４の低圧側対（ローサイド側対）をブリッジ構成してＨ型ブリッジ出力部１０を構成している。そして、ステッピングモータ等の負荷ＲＬ（抵抗値をＲＬとする）は、ブリッジ出力端子Ｍ，Ｎ間に接続されている。
【０００５】
更に、１６は電流検出抵抗で共通ソース点８と接地端子９との間に設け、その両端の電圧ＶＲをＮＰＮトランジスタ５，６の各ベース−エミッタ間に入力し、ＮＰＮトランジスタ５，６の各コレクタを高圧側対ＭＯＳトランジスタのゲート制御端子１１，１３にそれぞれ接続し、ＮＰＮトランジスタ５，６の各エミッタを接地端子９に接続し過電流検出部１５を構成している。
【０００６】
上記構成において過電流検出の動作を次に示す。
まず、Ｓ１〜Ｓ４は各ｎチャネルＭＯＳトランジスタ１〜４のゲートに入力される制御信号で、制御信号Ｓ１，Ｓ２は同相であり、制御信号Ｓ３，Ｓ４は同相で且つ制御信号Ｓ１，Ｓ２と相補的な逆相である。従って、ｎチャネルＭＯＳトランジスタ１、２がオンし、ｎチャネルＭＯＳトランジスタ３、４がオフすると、ブリッジ出力端子Ｍからブリッジ出力端子Ｎへ電流が流れ、逆に、ｎチャネルＭＯＳトランジスタ３、４がオンし、ｎチャネルＭＯＳトランジスタ１、２がオフすると、ブリッジ出力端子Ｎからブリッジ出力端子Ｍへ電流が流れることで所望の負荷駆動を行っている。
【０００７】
次に、上述の過電流検出部１５が無い場合は、負荷ＲＬが何らかの原因で短絡したときに高圧電源端子７から接地端子９に流れる過電流により、ＭＯＳトランジスタや集積回路の配線などを破壊してしまう虞がある。そこで、過電流検出部１５を設け、負荷ＲＬが接続されている出力端子Ｍ、Ｎ間が短絡したり、過剰電圧が高圧電源端子７に加わって接地端子９に過剰の電流が流れた場合に、電流検出抵抗１６の両端に発生する検出電圧ＶＲが０．７Ｖ以上上昇することでＮＰＮトランジスタ５，６をオンさせ、高圧側対ｎチャネルＭＯＳトランジスタ１，３のゲート制御信号Ｓ１，Ｓ３の電圧を下げ、ＭＯＳトランジスタ１，３を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【０００８】
上記のようにして過剰な負荷電流を検出し、制御信号Ｓ１，Ｓ３をクランプして、Ｈ型ブリッジ出力部１０を構成する高圧側対ｎチャネルＭＯＳトランジスタ１，３をオフさせることにより、ＭＯＳトランジスタの破壊や集積回路の配線などの溶断を防止している（例えば、特許文献１参照。）。
【特許文献１】特開平４−４９８７０号公報（第１〜３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来の過電流検出回路２００では、過電流が流れない通常時にＮＰＮトランジスタ５，６がオンしないようにするため電流検出抵抗１６の抵抗値を充分に小さくしてもなお電流検出抵抗１６での電力損失
ＰＬ＝ＲＬ×ＩＯ２
が発生してしまうという欠点があった。ここで、ＰＬは電力損失、ＩＯは過電流値である。
【００１０】
また、電流検出抵抗１６の抵抗値の製造ばらつき及びＮＰＮトランジスタ５，６の電流増幅率等の製造ばらつきにより過電流検出値のばらつきが大きくなるという問題もあった。
【００１１】
本発明の目的は、上記した従来の欠点を改良し、確実に過電流を防止でき、電力損失を極力削減した、過電流検出値のばらつきを低減した過電流検出回路を提供するものである。
【課題を解決するための手段】
【００１２】
請求項１記載の発明は、
高圧電源から電圧が印加される高圧電源端子と、低圧電源から電圧が印加される低圧電源端子と、負荷の一端が接続される出力端子と、高圧電源端子と出力端子との間に接続されたハイサイド出力トランジスタと、ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じてハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、出力端子と低圧電源端子との間に接続されたローサイド出力トランジスタと、ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じてローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、ローサイド過電流検出電圧により、ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第1の制御回路部とを具備し、
ローサイド過電流検出部は、ドレインが出力端子に接続されているローサイド検出トランジスタと、一端がローサイド検出トランジスタのソースに、他端が低圧電源端子にそれぞれ接続されたローサイド検出抵抗とを含み、ローサイド検出トランジスタとローサイド検出抵抗との接続点から取り出されたローサイド過電流検出電圧を第1の制御回路部へ帰還し、さらに、ローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じてローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路を有することを特徴とする過電流検出回路である。
【００１３】
請求項２記載の発明は、
高圧電源から電圧が印加される高圧電源端子と、低圧電源から電圧が印加される低圧電源端子と、負荷の一端が接続される出力端子と、高圧電源端子と出力端子との間に接続されたハイサイド出力トランジスタと、ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じてハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、出力端子と低圧電源端子との間に接続されたローサイド出力トランジスタと、ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じてローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、ハイサイド過電流検出電圧により、ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第２の制御回路部とを具備し、
ハイサイド過電流検出部は、ドレインが高圧電源端子に接続されているハイサイド検出トランジスタと、一端がハイサイド検出トランジスタのソースに、他端が出力端子にそれぞれ接続されたハイサイド検出抵抗とを含み、ハイサイド検出トランジスタとハイサイド検出抵抗との接続点から取り出されたハイサイド過電流検出電圧を第２の制御回路部へ帰還し、さらに、ハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じてハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路である。
【００１４】
請求項３記載の発明は、
高圧電源から電圧が印加される高圧電源端子と、低圧電源から電圧が印加される低圧電源端子と、負荷の一端が接続される出力端子と、高圧電源端子と出力端子との間に接続されたハイサイド出力トランジスタと、ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じてハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、出力端子と低圧電源端子との間に接続されたローサイド出力トランジスタと、ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じてローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、ローサイド過電流検出電圧及びハイサイド過電流検出電圧により、ローサイド駆動回路及びハイサイド駆動回路の駆動信号のオン・オフ状態を制御する第３の制御回路部とを具備し、
ローサイド過電流検出部は、ドレインが出力端子に接続されているローサイド検出トランジスタと、一端がローサイド検出トランジスタのソースに、他端が低圧電源端子にそれぞれ接続されたローサイド検出抵抗とを含み、ローサイド検出トランジスタとローサイド検出抵抗との接続点から取り出されたローサイド過電流検出電圧を第３の制御回路部へ帰還し、さらに、ローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じてローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路と、ハイサイド過電流検出部は、ドレインが高圧電源端子に接続されているハイサイド検出トランジスタと、一端がハイサイド検出トランジスタのソースに、他端が出力端子にそれぞれ接続されたハイサイド検出抵抗とを含み、ハイサイド検出トランジスタとハイサイド検出抵抗との接続点から取り出されたハイサイド過電流検出電圧を第３の制御回路部へ帰還し、さらに、ハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じてハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路である。
【００１５】
請求項４記載の発明は、
高圧電源から電圧が印加される高圧電源端子と、低圧電源から電圧が印加される低圧電源端子と、負荷の一端が接続される出力端子と、高圧電源端子と出力端子との間に接続されたハイサイド出力トランジスタと、ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じてハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、出力端子と低圧電源端子との間に接続されたローサイド出力トランジスタと、ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じてローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、ローサイド過電流検出電圧により、ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第1の制御回路部とを具備し、
ローサイド過電流検出部は、ドレインが出力端子に接続されているローサイド検出トランジスタと、各一端が接続された第1のローサイド検出抵抗と第２のローサイド検出抵抗とを含み、第1のローサイド検出抵抗の他端がローサイド検出トランジスタのソースに、第２のローサイド検出抵抗の他端が低圧電源端子にそれぞれ接続されてなり、第1のローサイド検出抵抗と第２のローサイド検出抵抗との接続点から取り出されたローサイド過電流検出電圧を第1の制御回路部へ帰還し、さらに、ローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じてローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路を有することを特徴とする過電流検出回路である。
【００１６】
請求項５記載の発明は、
高圧電源から電圧が印加される高圧電源端子と、低圧電源から電圧が印加される低圧電源端子と、負荷の一端が接続される出力端子と、高圧電源端子と出力端子との間に接続されたハイサイド出力トランジスタと、ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じてハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、出力端子と低圧電源端子との間に接続されたローサイド出力トランジスタと、ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じてローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、ハイサイド過電流検出電圧により、ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第２の制御回路部とを具備し、
ハイサイド過電流検出部は、ドレインが高圧電源端子に接続されているハイサイド検出トランジスタと、各一端が接続された第1のハイサイド検出抵抗と第２のハイサイド検出抵抗とを含み、第1のハイサイド検出抵抗の他端がハイサイド検出トランジスタのソースに、第２のハイサイド検出抵抗の他端が出力端子にそれぞれ接続されてなり、第1のハイサイド検出抵抗と第２のハイサイド検出抵抗との接続点から取り出されたハイサイド過電流検出電圧を第２の制御回路部へ帰還し、さらに、ハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じてハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路である。
【００１７】
請求項６記載の発明は、
高圧電源から電圧が印加される高圧電源端子と、低圧電源から電圧が印加される低圧電源端子と、負荷の一端が接続される出力端子と、高圧電源端子と出力端子との間に接続されたハイサイド出力トランジスタと、ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じてハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、出力端子と低圧電源端子との間に接続されたローサイド出力トランジスタと、ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じてローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、ローサイド過電流検出電圧及びハイサイド過電流検出電圧により、ローサイド駆動回路及びハイサイド駆動回路の駆動信号のオン・オフ状態を制御する第３の制御回路部とを具備し、
ローサイド過電流検出部は、ドレインが出力端子に接続されているローサイド検出トランジスタと、各一端が接続された第1のローサイド検出抵抗と第２のローサイド検出抵抗とを含み、第1のローサイド検出抵抗の他端がローサイド検出トランジスタのソースに、第２のローサイド検出抵抗の他端が低圧電源端子にそれぞれ接続されてなり、第1のローサイド検出抵抗と第２のローサイド検出抵抗との接続点から取り出されたローサイド過電流検出電圧を第３の制御回路部へ帰還し、さらに、ローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じてローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路と、ハイサイド過電流検出部は、ドレインが高圧電源端子に接続されているハイサイド検出トランジスタと、各一端が接続された第1のハイサイド検出抵抗と第２のハイサイド検出抵抗とを含み、第1のハイサイド検出抵抗の他端がハイサイド検出トランジスタのソースに、第２のハイサイド検出抵抗の他端が出力端子にそれぞれ接続されてなり、第1のハイサイド検出抵抗と第２のハイサイド検出抵抗との接続点から取り出されたハイサイド過電流検出電圧を第３の制御回路部へ帰還し、さらに、ハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じてハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路である。
【００１８】
請求項７記載の発明は、
高圧電源から電圧が印加される高圧電源端子と、低圧電源から電圧が印加される低圧電源端子と、負荷の一端が接続される出力端子と、高圧電源端子と出力端子との間に接続されたハイサイド出力トランジスタと、ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じてハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、出力端子と低圧電源端子との間に接続されたローサイド出力トランジスタと、ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じてローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、ローサイド過電流検出電圧により、ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第1の制御回路部と、第1の制御回路部の電源を供給する制御電源端子及び接地のための接地電源端子とを具備し、
ローサイド過電流検出部は、ドレインが出力端子に接続されている第1のローサイド検出トランジスタと、ドレインが第1のローサイド検出トランジスタのソースに、ソースが低圧電源端子に、ゲートが制御電源端子にそれぞれ接続された第２のローサイド検出トランジスタとを含み、第1、第２のローサイド検出トランジスタの接続点から取り出されたローサイド過電流検出電圧を第1の制御回路部へ帰還し、さらに、第1のローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じて第1のローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路を有することを特徴とする過電流検出回路である。
【００１９】
請求項８記載の発明は、
高圧電源から電圧が印加される高圧電源端子と、低圧電源から電圧が印加される低圧電源端子と、負荷の一端が接続される出力端子と、高圧電源端子と出力端子との間に接続されたハイサイド出力トランジスタと、ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じてハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、出力端子と低圧電源端子との間に接続されたローサイド出力トランジスタと、ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じてローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、ハイサイド過電流検出電圧により、ハイサイド駆動回路およびローサイド駆動回路の駆動信号のオン・オフ状態を制御する第２の制御回路部と、第２の制御回路部の電源を供給する制御電源端子及び接地のための接地電源端子とを具備し、
ハイサイド過電流検出部は、ドレインが高圧電源端子に接続されている第1のハイサイド検出トランジスタと、ドレインが第1のハイサイド検出トランジスタのソースに、ソースが出力端子にそれぞれ接続され、ゲート電圧が第２の制御回路部より供給される第２のハイサイド検出トランジスタとを含み、第1、第２のハイサイド検出トランジスタの接続点から取り出されたハイサイド過電流検出電圧を第２の制御回路部へ帰還し、さらに、第1のハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じて第1のハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路である。
【００２０】
請求項９記載の発明は、
高圧電源から電圧が印加される高圧電源端子と、低圧電源から電圧が印加される低圧電源端子と、負荷の一端が接続される出力端子と、高圧電源端子と出力端子との間に接続されたハイサイド出力トランジスタと、ハイサイド出力トランジスタを駆動制御するためのハイサイド駆動制御信号入力に応じてハイサイド出力トランジスタの制御電極に駆動信号を供給するハイサイド駆動回路と、出力端子と低圧電源端子との間に接続されたローサイド出力トランジスタと、ローサイド出力トランジスタを駆動制御するためのローサイド駆動制御信号入力に応じてローサイド出力トランジスタの制御電極に駆動信号を供給するローサイド駆動回路と、ローサイド出力トランジスタの過電流時を検出してローサイド過電流検出電圧を出力するローサイド過電流検出部と、ハイサイド出力トランジスタの過電流時を検出してハイサイド過電流検出電圧を出力するハイサイド過電流検出部と、ローサイド過電流検出電圧及びハイサイド過電流検出電圧により、ローサイド駆動回路及びハイサイド駆動回路の駆動信号のオン・オフ状態を制御する第３の制御回路部と、第３の制御回路部の電源を供給する制御電源端子及び接地のための接地電源端子とを具備し、
ローサイド過電流検出部は、ドレインが出力端子に接続されている第1のローサイド検出トランジスタと、ドレインが第1のローサイド検出トランジスタのソースに、ソースが低圧電源端子に、ゲートが制御電源端子にそれぞれ接続された第２のローサイド検出トランジスタとを含み、第1、第２のローサイド検出トランジスタの接続点から取り出されたローサイド過電流検出電圧を第３の制御回路部へ帰還し、さらに、第1のローサイド検出トランジスタを駆動制御するためのローサイド検出トランジスタ駆動制御信号入力に応じて第1のローサイド検出トランジスタの制御電極に駆動信号を供給するローサイド過電流検出駆動回路と、ハイサイド過電流検出部は、ドレインが高圧電源端子に接続されている第1のハイサイド検出トランジスタと、ドレインが第1のハイサイド検出トランジスタのソースに、ソースが出力端子にそれぞれ接続され、ゲート電圧が第３の制御回路部より供給される第２のハイサイド検出トランジスタとを含み、第1、第２のハイサイド検出トランジスタの接続点から取り出されたハイサイド過電流検出電圧を第３の制御回路部へ帰還し、さらに、第1のハイサイド検出トランジスタを駆動制御するためのハイサイド検出トランジスタ駆動制御信号入力に応じて第1のハイサイド検出トランジスタの制御電極に駆動信号を供給するハイサイド過電流検出駆動回路を有することを特徴とする過電流検出回路である。
【００２１】
請求項１０記載の発明は、
請求項１、４又は７記載の過電流検出回路において、ハイサイド出力トランジスタの駆動信号とローサイド出力トランジスタの駆動信号とが、相補的に変化する信号であり、また、ローサイド検出トランジスタの駆動信号は、ローサイド出力トランジスタの駆動信号の立ち上がりよりも遅れて立ち上がり、ローサイド出力トランジスタの駆動信号と略同時に立ち下がると共に、出力端子の立ち下がり時間よりも小さくならないようにマスク制御されていることを特徴とする過電流検出回路である。
【００２２】
請求項１１記載の発明は、
請求項２、５又は８記載の過電流検出回路において、ハイサイド出力トランジスタの駆動信号とローサイド出力トランジスタの駆動信号とが、相補的に変化する信号であり、また、ローサイド検出トランジスタの駆動信号は、ローサイド出力トランジスタの駆動信号の立ち上がりよりも遅れて立ち上がり、ローサイド出力トランジスタの駆動信号と略同時に立ち下がると共に、出力端子の立ち下がり時間よりも小さくならないようにマスク制御されていることを特徴とする過電流検出回路である。
【００２３】
請求項１２記載の発明は、
請求項３、６又は９記載の過電流検出回路において、ハイサイド出力トランジスタの駆動信号とローサイド出力トランジスタの駆動信号とが、相補的に変化する信号であり、また、ローサイド検出トランジスタの駆動信号は、ローサイド出力トランジスタの駆動信号の立ち上がりよりも遅れて立ち上がり、ローサイド出力トランジスタの駆動信号と略同時に立ち下がると共に、出力端子の立ち下がり時間よりも小さくならないようにマスク制御されており、さらに、ハイサイド検出トランジスタの駆動信号は、ハイサイド出力トランジスタの駆動信号の立ち上がりよりも遅れて立ち上がり、ハイサイド出力トランジスタの駆動信号と略同時に立ち下がると共に、出力端子の立ち下がり時間よりも小さくならないようにマスク制御されていることを特徴とする過電流検出回路である。
【００２４】
請求項１３記載の発明は、
請求項１０に記載の過電流検出回路において、第1の制御回路部は、ローサイド基準電圧を発生するためのローサイド基準電圧回路と、ローサイド基準電圧とローサイド過電流検出電圧とを比較し、ローサイド過電流検出電圧がローサイド出力トランジスタの過電流時に対応する電圧になっているか否かを検出するローサイド比較器と、ローサイド比較器での過電流検出結果が入力され、ハイサイド駆動制御信号をハイサイド駆動回路へ、ローサイド駆動制御信号をローサイド駆動回路へ、ローサイド検出トランジスタ駆動制御信号をローサイド過電流検出駆動回路へ、それぞれ出力する第１のタイミング生成回路とを有することを特徴とする過電流検出回路である。
【００２５】
請求項１４記載の発明は、
請求項１１に記載の過電流検出回路において、第２の制御回路部は、ハイサイド基準電圧を発生するためのハイサイド基準電圧回路と、ハイサイド基準電圧とハイサイド過電流検出電圧とを比較し、ハイサイド過電流検出電圧がハイサイド出力トランジスタの過電流時に対応する電圧になっているか否かを検出するハイサイド比較器と、ハイサイド比較器での過電流検出結果が入力され、ハイサイド駆動制御信号をハイサイド駆動回路へ、ローサイド駆動制御信号をローサイド駆動回路へ、ハイサイド検出トランジスタ駆動制御信号をハイサイド過電流検出駆動回路へ、それぞれ出力する第２のタイミング生成回路とを有することを特徴とする過電流検出回路である。
【００２６】
請求項１５記載の発明は、
請求項１２に記載の過電流検出回路において、第３の制御回路部は、ローサイド基準電圧を発生するためのローサイド基準電圧回路と、ハイサイド基準電圧を発生するためのハイサイド基準電圧回路と、ローサイド基準電圧とローサイド過電流検出電圧とを比較し、ローサイド過電流検出電圧がローサイド出力トランジスタの過電流時に対応する電圧になっているか否かを検出するローサイド比較器と、ハイサイド基準電圧とハイサイド過電流検出電圧とを比較し、ハイサイド過電流検出電圧がハイサイド出力トランジスタの過電流時に対応する電圧になっているか否かを検出するハイサイド比較器と、ローサイド比較器での過電流検出結果及びハイサイド比較器での過電流検出結果が入力され、ハイサイド駆動制御信号をハイサイド駆動回路へ、ローサイド駆動制御信号をローサイド駆動回路へ、ローサイド検出トランジスタ駆動制御信号をローサイド過電流検出駆動回路へ、ハイサイド検出トランジスタ駆動制御信号をハイサイド過電流検出駆動回路へ、それぞれ出力する第３のタイミング生成回路とを有することを特徴とする過電流検出回路である。
【００２７】
請求項１６記載の発明は、
請求項１〜１５に記載のいずれか１つの過電流検出回路において、回路を構成するハイサイド出力トランジスタ、ローサイド出力トランジスタ、ハイサイド検出トランジスタ及びローサイド検出トランジスタのうち、すくなくともドレイン側が高耐圧構造のトランジスタであることを特徴とする過電流検出回路である。
【００２８】
請求項１７記載の発明は、
請求項１〜１６に記載のいずれか１つの過電流検出回路において、回路を構成するハイサイド出力トランジスタ、ローサイド出力トランジスタ、ハイサイド検出トランジスタ及びローサイド検出トランジスタのうち、すくなくともハイサイド出力トランジスタ及びローサイド出力トランジスタを除く全回路を同一半導体基板に集積化して形成したことを特徴とする過電流検出回路である。
【発明の効果】
【００２９】
請求項１、４、７、１０の発明によれば、過剰な負荷電流をローサイド側で検出することができ、ハーフブリッジ出力部を構成するトランジスタの破壊や集積回路の配線などの溶断を防止できると共に、電流検出抵抗での電力損失を削減した過電流検出回路を実現できる。
【００３０】
請求項２、５、８、１１の発明によれば、過剰な負荷電流をハイサイド側で検出することができ、ハーフブリッジ出力部を構成するトランジスタの破壊や集積回路の配線などの溶断を防止できると共に、電流検出抵抗での電力損失を削減した過電流検出回路を実現できる。
【００３１】
請求項３、６、９、１２の発明によれば、過剰な負荷電流をローサイド側及びハイサイド側で検出することができ、ハーフブリッジ出力部を構成するトランジスタの破壊や集積回路の配線などの溶断をより確実に防止できると共に、電流検出抵抗での電力損失を削減した過電流検出回路を実現できる。
【００３２】
さらに、請求項７〜９の発明によれば、ローサイド及び／又はハイサイド検出電圧を、縦積みされた同一特性、同一構造２つのＭＯＳトランジスタのオン抵抗の分電圧として取り出しているため、ＭＯＳトランジスタの閾値電圧すなわちオン抵抗のばらつきがあっても同じ様に変動することとなり、ＭＯＳトランジスタの製造ばらつきの影響を受けにくい、より安定した過電流検出回路を提供することができる。
【００３３】
さらに、請求項１３〜１５の発明によれば、ハーフブリッジ出力部及び過電流検出部を構成するトランジスタの制御タイミングを工夫したことにより、過剰な負荷電流を誤判定無くより確実に検出することができ、ハーフブリッジ出力部を構成するトランジスタの破壊や集積回路の配線などの溶断を防止できると共に、電流検出抵抗での電力損失を削減した過電流検出回路を実現できる。
【００３４】
請求項１６の発明によれば、ハーフブリッジ出力部及び過電流検出部を構成するトランジスタにドレイン側が高耐圧構造のｎチャネル型パワーＭＯＳトランジスタを使用したことにより、電流検出抵抗での電力損失を抑えつつ、ハーフブリッジ出力部及び過電流検出回路の動作可能電源電圧範囲を大きくできる。
【００３５】
請求項１７の発明によれば、回路を構成する各出力及び検出トランジスタのうち、すくなくともハイサイド及びローサイド出力トランジスタを除く全回路を同一半導体基板に集積化して形成したことにより、基準電圧回路や過電流検出部を構成する各素子間の整合が取りやすくなり、過電流検出回路の生産性を向上させることができる。
【発明を実施するための最良の形態】
【００３６】
ブリッジ回路における過電流防止と電力損失削減という目的を、ブリッジ回路に直列接続していた抵抗に替えローサイド側トランジスタと並列に新たな検出回路を接続することで実現した。
【実施例１】
【００３７】
以下に、請求項１、１０、１３、１６、１７記載に係る本発明の第１実施例の過電流検出回路１１０について、図１を参照して説明する。図１１の従来の過電流検出回路２００と相違する主な点は、ブリッジ回路のローサイド側トランジスタと並列に新たなトランジスタと抵抗との直列回路を接続した点である。尚、図１１の従来の過電流検出回路ではＨ型ブリッジ出力部で説明したが、以降の本発明の実施例ではＨ型ブリッジの基本構成であるハーフブリッジでその主な説明を行う。
【００３８】
図において、ＭＨ１、ＭＬ１はそれぞれドレイン側が高耐圧構造のｎチャネル型パワーＭＯＳトランジスタで、ＭＯＳトランジスタＭＨ１をハイサイド側、ＭＯＳトランジスタＭＬ１をローサイド側とし、同じくＭＳＬはドレイン側が高耐圧構造のｎチャネル型ＭＯＳトランジスタでＭＯＳトランジスタＭＨ１、ＭＬ１よりも素子サイズが小さくなっている。ＶＤＤは高圧電源端子、ＶＳＳは低圧電源端子で、ＭＯＳトランジスタＭＨ１、ＭＬ１のそれぞれソースとドレインを接続して第１出力端子ＨＳ１とし（電圧値をＨＳ１とする）、ＭＯＳトランジスタＭＨ１のドレインを高圧電源端子ＶＤＤ（電圧値をＶＤＤとする）に、ＭＯＳトランジスタＭＬ１のソースを低圧電源端子ＶＳＳ（電圧値をＶＳＳとする）にそれぞれ接続して第１ハーフブリッジ出力部ＨＢ１を構成している。そして、ＭＯＳトランジスタＭＳＬのドレインが第１出力端子ＨＳ１に接続されている。
【００３９】
ＲＳＬはローサイド電流検出抵抗（抵抗値をＲＳＬとする）で、一端がＭＯＳトランジスタＭＳＬのソースに、他端が低圧電源端子ＶＳＳにそれぞれ接続され第１ローサイド過電流検出部ＤＬ１を構成している。そして、ＭＯＳトランジスタＭＳＬのオン抵抗と電流検出抵抗ＲＳＬとの分電圧をローサイド検出電圧ＶＳＬとしている。
【００４０】
ＨＯＤ、ＬＯＤはそれぞれハイサイド出力ドライバ、ローサイド出力ドライバで（その各制御信号をＨＯＤ、ＬＯＤとする）、その各出力端が各ＭＯＳトランジスタＭＨ１、ＭＬ１のゲートにそれぞれ接続されている。また、ＯＣＬはローサイド検出ドライバで（その制御信号をＯＣＬとする）、その出力端がＭＯＳトランジスタＭＳＬのゲートに接続されている。
【００４１】
更に、ＴＧ１は第１タイミング生成回路、ＣＰＬはローサイド比較器、ＶＲＬはローサイド基準電圧回路で（基準電圧をＶＲＬとする）、ローサイド基準電圧ＶＲＬとローサイド検出電圧ＶＳＬとがローサイド比較器ＣＰＬに入力されると共に、ローサイド比較器ＣＰＬの出力が第１タイミング生成回路ＴＧ１に入力されている。そして、後述するタイミングを伴った各制御信号が、第１タイミング生成回路ＴＧ１からハイサイド出力ドライバＨＯＤ、ローサイド出力ドライバＬＯＤ及びローサイド検出ドライバＯＣＬに出力されて第１制御回路部ＣＬ１を構成している。さらに、ＶＣＣは制御電源端子（電圧値をＶＣＣとする）、ＶＥＥは接地電源端子（電圧値をＶＥＥとする）で、制御回路部の電源となっており、接地電源端子ＶＥＥと低圧電源端子ＶＳＳとの電圧値は同一であるが制御電源の安定化の為に別端子としている。
【００４２】
尚、図示しないが、以降の本発明の実施例では上記のＭＯＳトランジスタＭＨ１、ＭＬ１で構成される第１ハーフブリッジ出力部ＨＢ１と同一構成のＭＯＳトランジスタＭＨ２、ＭＬ２で構成される第２ハーフブリッジ出力部の出力端子（第２出力端子ＨＳ２とする）と先の第１出力端子ＨＳ１との間に、スピーカ等の負荷ＲＬ（抵抗値をＲＬとする）を接続している。また、基準電圧ＶＲＬは低圧電源電圧ＶＳＳよりも０．２５Ｖ程度高い設定にしている。
【００４３】
上記構成における過電流検出回路１１０の動作を説明する。まず、各制御信号のタイミングチャートを図１０（ａ）に示す。制御信号ＬＯＤは、制御信号ＨＯＤとは相補的に変化する信号である。第１出力端子電圧ＨＳ１は、ＭＯＳトランジスタＭＨ１、ＭＬ１の素子サイズが大きく寄生容量も大きいため、制御信号ＬＯＤの立ち上がり時間よりも大きい立ち下がり時間ＴｆＬで変化し、同じく制御信号ＬＯＤの立ち下がり時間よりも大きい立ち上がり時間ＴｒＬで変化する。また、制御信号ＯＣＬは、制御信号ＬＯＤの立ち上がりよりも遅延時間ＴｄＬだけ遅れて立ち上がり、制御信号ＬＯＤと略同時に立ち下がる。そして、遅延時間ＴｄＬは第１出力端子電圧ＨＳ１の立ち下がり時間ＴｆＬよりも小さくならないように制御されている。
【００４４】
ＭＯＳトランジスタＭＨ１がオン、ＭＯＳトランジスタＭＬ１がオフし、ＭＯＳトランジスタＭＨ２がオフ、ＭＯＳトランジスタＭＬ２がオンすると、第１出力端子ＨＳ１から負荷ＲＬを経由して図示しない第２出力端子ＨＳ２へ電流が流れ、逆に、ＭＯＳトランジスタＭＬ１がオン、ＭＯＳトランジスタＭＨ１がオフし、ＭＯＳトランジスタＭＬ２がオフ、ＭＯＳトランジスタＭＨ２がオンすると、図示しない第２出力端子ＨＳ２から負荷ＲＬを経由して第１出力端子ＨＳ１へ電流が流れることで所望の負荷駆動を行っている。
【００４５】
次に、負荷ＲＬが接続されている第１、第２出力端子ＨＳ１、ＨＳ２間が短絡したり、過剰電圧が高圧電源端子ＶＤＤに加わって低圧電源端子ＶＳＳに過剰の電流が流れた場合の動作を説明する。
【００４６】
前述の過電流がローサイド側のＭＯＳトランジスタＭＬ１に流れるとき、同時に第１ローサイド過電流検出部ＤＬ１にも電流が流れる。この時のローサイド電流検出抵抗ＲＳＬの一端側から取り出したローサイド検出電圧ＶＳＬとローサイド基準電圧ＶＲＬとをローサイド比較器ＣＰＬで比較し、その結果を第１タイミング生成回路ＴＧ１に入力することで回路ＴＧ１によるローサイド制御信号ＬＯＤを制御し、ＭＯＳトランジスタＭＬ１のゲート制御信号ＬＯＤの電圧を下げ、ＭＯＳトランジスタＭＬ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【００４７】
また、従来の過電流検出回路２００では、負荷ＲＬに電流が流れる度に電流検出抵抗１６での電力損失が発生していたが、本実施例ではＭＯＳトランジスタＭＬ１がオンで、且つ、ＭＯＳトランジスタＭＳＬがオンの時以外は、ローサイド電流検出抵抗ＲＳＬに電流が流れないため、ローサイド電流検出抵抗ＲＳＬでの電力損失を低減することが出きる。
【００４８】
さらに、遅延時間ＴｄＬ>立ち下がり時間ＴｆＬの関係を持たせているため、ローサイド側のＭＯＳトランジスタＭＬ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのローサイド検出電圧ＶＳＬの期待しない変動による誤検出を同時に防止している。
【００４９】
以上説明したように、第１実施例の過電流検出回路１１０によれば、過剰な負荷電流を誤判定無くローサイド側で検出することができ、ハーフブリッジ出力部ＨＢ１、ＨＢ２を構成するＭＯＳトランジスタの破壊や集積回路の配線などの溶断を防止できると共に、電流検出抵抗での電力損失を削減した過電流検出回路を提供することができる。
【実施例２】
【００５０】
以下に、請求項２、１１、１４、１６、１７記載に係る本発明の第２実施例の過電流検出回路１２０について、図２を参照して説明する。図１の第１実施例の過電流検出回路１１０と相違する主な点は、ブリッジ回路のハイサイド側トランジスタと並列に新たなトランジスタと抵抗との直列回路を接続した点である。尚、図１と同一部分には同一符号を付してその説明を省略する。
【００５１】
図において、ＭＳＨはドレイン側が高耐圧構造のｎチャネル型ＭＯＳトランジスタでＭＯＳトランジスタＭＨ１，ＭＬ１よりも素子サイズが小さくなっている。そして、ＭＯＳトランジスタＭＳＨのドレインが高圧電源端子ＶＤＤに接続されている。
【００５２】
ＲＳＨはローサイド電流検出抵抗（抵抗値をＲＳＨとする）で、一端がＭＯＳトランジスタＭＳＨのソースに、他端が第１出力端子ＨＳ１にそれぞれ接続され第１ハイサイド過電流検出部ＤＨ１を構成している。そして、ＭＯＳトランジスタＭＳＨのオン抵抗と電流検出抵抗ＲＳＨとの分電圧をハイサイド検出電圧ＶＳＨとしている。
【００５３】
ＯＣＨはハイサイド検出ドライバで（その制御信号をＯＣＨとする）、その出力端がＭＯＳトランジスタＭＳＨのゲートに接続されている。
【００５４】
更に、ＴＧ１は第２タイミング生成回路、ＣＰＨはハイサイド比較器、ＶＲＨはハイサイド基準電圧回路で（基準電圧をＶＲＨとする）、ハイサイド基準電圧ＶＲＨとハイサイド検出電圧ＶＳＨとがハイサイド比較器ＣＰＨに入力されると共に、ハイサイド比較器ＣＰＨの出力が第２タイミング生成回路ＴＧ２に入力されている。そして、後述するタイミングを伴った各制御信号が、第２タイミング生成回路ＴＧ２からハイサイド出力ドライバＨＯＤ、ローサイド出力ドライバＬＯＤ及びハイサイド検出ドライバＯＣＨに出力されて第２制御回路部ＣＬ２を構成している。さらに、ＶＣＣは制御電源端子、ＶＥＥは接地電源端子で、制御回路部の電源となっており、接地電源端子ＶＥＥと低圧電源端子ＶＳＳとの電圧値は同一であるが制御電源の安定化の為に別端子としている。尚、基準電圧ＶＲＨは第１出力端子電圧ＨＳ１よりも０．２５Ｖ程度高い設定にしている。
【００５５】
上記構成における過電流検出回路１２０の動作を説明する。まず、各制御信号のタイミングチャートを図１０（ｂ）に示す。制御信号ＨＯＤは、制御信号ＬＯＤとは相補的に変化する信号である。第１出力端子電圧ＨＳ１は、ＭＯＳトランジスタＭＨ１、ＭＬ１の素子サイズが大きく寄生容量も大きいため、制御信号ＨＯＤの立ち上がり時間よりも大きい立ち下がり時間ＴｆＨで変化し、同じく制御信号ＨＯＤの立ち下がり時間よりも大きい立ち上がり時間ＴｒＨで変化する。また、制御信号ＯＣＨは、制御信号ＨＯＤの立ち上がりよりも遅延時間ＴｄＨだけ遅れて立ち上がり、制御信号ＨＯＤと略同時に立ち下がる。そして、遅延時間ＴｄＨは第１出力端子電圧ＨＳ１の立ち下がり時間ＴｆＨよりも小さくならないように制御されている。
【００５６】
ＭＯＳトランジスタＭＨ１、ＭＬ１、ＭＨ２、ＭＬ２で構成される各ハーフブリッジ出力部による負荷駆動は、第１実施例と同一である。
【００５７】
次に、負荷ＲＬが接続されている第１、第２出力端子ＨＳ１、ＨＳ２間が短絡したり、過剰電圧が高圧電源端子ＶＤＤに加わって低圧電源端子ＶＳＳに過剰の電流が流れた場合の動作を説明する。
【００５８】
前述の過電流がハイサイド側のＭＯＳトランジスタＭＨ１に流れるとき、同時に第１ハイサイド過電流検出部ＤＨ１にも電流が流れる。この時のハイサイド電流検出抵抗ＲＳＨの一端側から取り出したハイサイド検出電圧ＶＳＨとハイサイド基準電圧ＶＲＨとをハイサイド比較器ＣＰＨで比較し、その結果を第２タイミング生成回路ＴＧ２に入力することで回路ＴＧ２によるハイサイド制御信号ＨＯＤを制御し、ＭＯＳトランジスタＭＨ１のゲート制御信号ＨＯＤの電圧を下げ、ＭＯＳトランジスタＭＨ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【００５９】
また、本実施例ではＭＯＳトランジスタＭＨ１がオンで、且つ、ＭＯＳトランジスタＭＳＨがオンの時以外は、ハイサイド電流検出抵抗ＲＳＨに電流が流れないため、ハイサイド電流検出抵抗ＲＳＨでの電力損失を低減することが出きる。
【００６０】
さらに、遅延時間ＴｄＨ>立ち下がり時間ＴｆＨの関係を持たせているため、ハイサイド側のＭＯＳトランジスタＭＨ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのハイサイド検出電圧ＶＳＨの期待しない変動による誤検出を同時に防止している。
【００６１】
以上説明したように、第２実施例の過電流検出回路１２０によれば、過剰な負荷電流を誤判定無くハイサイド側で検出することができ、ハーフブリッジ出力部ＨＢ１、ＨＢ２を構成するＭＯＳトランジスタの破壊や集積回路の配線などの溶断を防止できると共に、電流検出抵抗での電力損失を削減した過電流検出回路を提供することができる。
【実施例３】
【００６２】
以下に、請求項３、１２、１５、１６、１７記載に係る本発明の第３実施例の過電流検出回路１３０について、図３を参照して説明する。図１の第１実施例の過電流検出回路１１０と相違する主な点は、ブリッジ回路のローサイド側トランジスタと並列に接続した第１ローサイド過電流検出部ＤＬ１に加え、更に、ブリッジ回路のハイサイド側トランジスタと並列に図２の第２実施例の過電流検出回路１２０と同一構成の第１ハイサイド過電流検出部ＤＨ１を接続した点である。尚、図１及び図２と同一部分には同一符号を付してその説明を省略する。
【００６３】
図において、ＴＧ３は第３タイミング生成回路で、ハイサイド基準電圧ＶＲＨとハイサイド検出電圧ＶＳＨとがハイサイド比較器ＣＰＨに入力され、ハイサイド比較器ＣＰＨの出力が第３タイミング生成回路ＴＧ３に入力されると共に、ローサイド基準電圧ＶＲＬとローサイド検出電圧ＶＳＬとがローサイド比較器ＣＰＬに入力され、ローサイド比較器ＣＰＬの出力が第３タイミング生成回路ＴＧ３に入力されている。そして、後述するタイミングを伴った各制御信号が、第３タイミング生成回路ＴＧ３からハイサイド出力ドライバＨＯＤ、ローサイド出力ドライバＬＯＤ、ハイサイド検出ドライバＯＣＨ及びローサイド検出ドライバＯＣＬに出力されて第３制御回路部ＣＬ３を構成している。さらに、ＶＣＣは制御電源端子、ＶＥＥは接地電源端子で、制御回路部の電源となっており、接地電源端子ＶＥＥと低圧電源端子ＶＳＳとの電圧値は同一であるが制御電源の安定化の為に別端子としている。尚、基準電圧ＶＲＬは低圧電源電圧ＶＳＳよりも、また基準電圧ＶＲＨは第１出力端子電圧ＨＳ１よりも、それぞれ０．２５Ｖ程度高い設定にしている。
【００６４】
上記構成における過電流検出回路１３０の動作を説明する。まず、各制御信号のタイミングチャートを図１０（ａ）、（ｂ）に示す。前述の第１実施例及び第２実施例と同じく、制御信号ＨＯＤは、制御信号ＬＯＤとは相補的に変化する信号である。また、制御信号ＬＯＤ、ＯＣＬと第１出力端子電圧ＨＳ１のタイミング関係及び制御信号ＨＯＤ、ＯＣＨと第１出力端子電圧ＨＳ１のタイミング関係は、それぞれ第１実施例及び第２実施例と同じである。
【００６５】
ＭＯＳトランジスタＭＨ１、ＭＬ１、ＭＨ２、ＭＬ２で構成される各ハーフブリッジ出力部による負荷駆動は、第１実施例と同一である。
【００６６】
次に、負荷ＲＬが接続されている第１、第２出力端子ＨＳ１、ＨＳ２間が短絡したり、過剰電圧が高圧電源端子ＶＤＤに加わって低圧電源端子ＶＳＳに過剰の電流が流れた場合の動作を説明する。
【００６７】
前述の過電流がローサイド側のＭＯＳトランジスタＭＬ１に流れるとき、同時に第１ローサイド過電流検出部ＤＬ１にも電流が流れる。この時のローサイド電流検出抵抗ＲＳＬの一端側から取り出したローサイド検出電圧ＶＳＬとローサイド基準電圧ＶＲＬとをローサイド比較器ＣＰＬで比較し、その結果を第１タイミング生成回路ＴＧ３に入力することで回路ＴＧ３によるローサイド制御信号ＬＯＤを制御し、ＭＯＳトランジスタＭＬ１のゲート制御信号ＬＯＤの電圧を下げ、ＭＯＳトランジスタＭＬ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【００６８】
また、前述の過電流がハイサイド側のＭＯＳトランジスタＭＨ１に流れるとき、同時に第１ハイサイド過電流検出部ＤＨ１にも電流が流れる。この時のハイサイド電流検出抵抗ＲＳＨの一端側から取り出したハイサイド検出電圧ＶＳＨとハイサイド基準電圧ＶＲＨとをハイサイド比較器ＣＰＨで比較し、その結果を第３タイミング生成回路ＴＧ３に入力することで回路ＴＧ３によるハイサイド制御信号ＨＯＤを制御し、ＭＯＳトランジスタＭＨ１のゲート制御信号ＨＯＤの電圧を下げ、ＭＯＳトランジスタＭＨ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【００６９】
さらに、本実施例ではＭＯＳトランジスタＭＬ１がオンで、且つ、ＭＯＳトランジスタＭＳＬがオンの時以外は、ローサイド電流検出抵抗ＲＳＬに電流が流れないため、ローサイド電流検出抵抗ＲＳＬでの電力損失を低減することが出きる。
【００７０】
また、本実施例ではＭＯＳトランジスタＭＨ１がオンで、且つ、ＭＯＳトランジスタＭＳＨがオンの時以外は、ハイサイド電流検出抵抗ＲＳＨに電流が流れないため、ハイサイド電流検出抵抗ＲＳＨでの電力損失を低減することが出きる。
【００７１】
また、遅延時間ＴｄＬ>立ち下がり時間ＴｆＬの関係を持たせているため、ローサイド側のＭＯＳトランジスタＭＬ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのローサイド検出電圧ＶＳＬの期待しない変動による誤検出を同時に防止している。
【００７２】
さらにまた、遅延時間ＴｄＨ>立ち下がり時間ＴｆＨの関係を持たせているため、ハイサイド側のＭＯＳトランジスタＭＨ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのハイサイド検出電圧ＶＳＨの期待しない変動による誤検出を同時に防止している。
【００７３】
以上説明したように、第３実施例の過電流検出回路１３０によれば、過剰な負荷電流を誤判定無くローサイド側及びハイサイド側で検出することができ、ハーフブリッジ出力部ＨＢ１、ＨＢ２を構成するＭＯＳトランジスタの破壊や集積回路の配線などの溶断をより確実に防止できると共に、電流検出抵抗での電力損失を削減した過電流検出回路を提供することができる。
【実施例４】
【００７４】
以下に、請求項４、１０、１３、１６、１７記載に係る本発明の第４実施例の過電流検出回路１４０について、図４を参照して説明する。図１の過電流検出回路１１０と相違する主な点は、ローサイド電流検出抵抗を２つの直列接続された抵抗に分け、その直列接続点からローサイド検出電圧ＶＳＬを取り出した点である。尚、図１と同一部分には同一符号を付してその説明を省略する。
【００７５】
図において、ＭＨ１、ＭＬ１はそれぞれドレイン側が高耐圧構造のｎチャネル型パワーＭＯＳトランジスタ、ＭＳＬ１はドレイン側が高耐圧構造のｎチャネル型ＭＯＳトランジスタで、第１実施例のＭＯＳトランジスタＭＳＬよりも更にオン抵抗が小さく、スイッチング素子として機能している。そして、ＭＯＳトランジスタＭＳＬ１のドレインが第１出力端子ＨＳ１に接続されている。
【００７６】
ＲＳＬ１は第１ローサイド電流検出抵抗（抵抗値をＲＳＬ１とする）、ＲＳＬ２は第２ローサイド電流検出抵抗（抵抗値をＲＳＬ２とする）で、互いの一端が接続され、第１ローサイド電流検出抵抗ＲＳＬ１の他端がＭＯＳトランジスタＭＳＬ１のソースに、第２ローサイド電流検出抵抗ＲＳＬ２の他端が低圧電源端子ＶＳＳにそれぞれ接続され第２ローサイド過電流検出部ＤＬ２を構成している。そして、ＭＯＳトランジスタＭＳＬ１のオン抵抗及び電流検出抵抗ＲＳＬ１と電流検出抵抗ＲＳＬ２との分電圧をローサイド検出電圧ＶＳＬとしている。
【００７７】
ＯＣＬはローサイド検出ドライバで（その制御信号をＯＣＬとする）、その出力端がＭＯＳトランジスタＭＳＬ１のゲートに接続されている。尚、第１制御回路部ＣＬ１は、第１実施例のものと同一である。
【００７８】
上記構成における過電流検出回路１４０の動作を説明する。まず、各制御信号のタイミングチャートを図１０（ａ）に示す。前述の第１実施例と同じく、制御信号ＨＯＤは、制御信号ＬＯＤとは相補的に変化する信号であり、制御信号ＬＯＤ、ＯＣＬと第１出力端子電圧ＨＳ１のタイミング関係も第１実施例と同じである。また、ＭＯＳトランジスタＭＨ１、ＭＬ１、ＭＨ２、ＭＬ２で構成される各ハーフブリッジ出力部による負荷駆動も、第１実施例と同一である。
【００７９】
次に、負荷ＲＬが接続されている第１、第２出力端子ＨＳ１、ＨＳ２間が短絡したり、過剰電圧が高圧電源端子ＶＤＤに加わって低圧電源端子ＶＳＳに過剰の電流が流れた場合の動作を説明する。
【００８０】
前述の過電流がローサイド側のＭＯＳトランジスタＭＬ１に流れるとき、同時に第２ローサイド過電流検出部ＤＬ２にも電流が流れる。この時の第２ローサイド電流検出抵抗ＲＳＬ２の一端側から取り出したローサイド検出電圧ＶＳＬとローサイド基準電圧ＶＲＬとをローサイド比較器ＣＰＬで比較し、その結果を第１タイミング生成回路ＴＧ１に入力することで回路ＴＧ１によるローサイド制御信号ＬＯＤを制御し、ＭＯＳトランジスタＭＬ１のゲート制御信号ＬＯＤの電圧を下げ、ＭＯＳトランジスタＭＬ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【００８１】
また、本実施例ではＭＯＳトランジスタＭＬ１がオンで、且つ、ＭＯＳトランジスタＭＳＬ１がオンの時以外は、第１、第２ローサイド電流検出抵抗ＲＳＬ１、ＲＳＬ２に電流が流れないため、これらの抵抗での電力損失を低減することが出きる。
【００８２】
さらに、遅延時間ＴｄＬ>立ち下がり時間ＴｆＬの関係を持たせているため、ローサイド側のＭＯＳトランジスタＭＬ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのローサイド検出電圧ＶＳＬの期待しない変動による誤検出を同時に防止している。
【００８３】
さらにまた、ローサイド検出電圧ＶＳＬを、ＭＯＳトランジスタＭＳＬ１のオン抵抗を極力小さくし、ほぼ電流検出抵抗ＲＳＬ１と電流検出抵抗ＲＳＬ２とで決まる分電圧として取り出しているため、ＭＯＳトランジスタＭＳＬ１のオン抵抗や各電流検出抵抗ＲＳＬ１、ＲＳＬ２のばらつきの影響を受けにくく、より安定したローサイド検出電圧ＶＳＬを得ることができる。
【００８４】
以上説明したように、第４実施例の過電流検出回路１４０によれば、過剰な負荷電流を誤判定無くローサイド側で検出することができ、ハーフブリッジ出力部ＨＢ１、ＨＢ２を構成するＭＯＳトランジスタの破壊や集積回路の配線などの溶断を防止できると共に、電流検出抵抗での電力損失を削減した過電流検出回路を提供することができる。
【実施例５】
【００８５】
以下に、請求項５、１１、１４、１６、１７記載に係る本発明の第５実施例の過電流検出回路１５０について、図５を参照して説明する。図２の第２実施例の過電流検出回路１２０と相違する主な点は、ハイサイド電流検出抵抗を２つの直列接続された抵抗に分け、その直列接続点からハイサイド検出電圧ＶＳＨを取り出した点である。尚、図２と同一部分には同一符号を付してその説明を省略する。
【００８６】
図において、ＭＳＨ１はドレイン側が高耐圧構造のｎチャネル型ＭＯＳトランジスタで、第２実施例のＭＯＳトランジスタＭＳＨよりも更にオン抵抗が小さく、スイッチング素子として機能している。そして、ＭＯＳトランジスタＭＳＨ１のドレインが高圧電源端子ＶＤＤに接続されている。
【００８７】
ＲＳＨ１は第１ハイサイド電流検出抵抗（抵抗値をＲＳＨ１とする）、ＲＳＨ２は第２ハイサイド電流検出抵抗（抵抗値をＲＳＨ２とする）で、互いの一端が接続され、第１ハイサイド電流検出抵抗ＲＳＨ１の他端がＭＯＳトランジスタＭＳＨ１のソースに、第２ハイサイド電流検出抵抗ＲＳＨ２の他端が第１出力端子ＨＳ１にそれぞれ接続され第２ハイサイド過電流検出部ＤＨ２を構成している。そして、ＭＯＳトランジスタＭＳＨ１のオン抵抗及び電流検出抵抗ＲＳＨ１と電流検出抵抗ＲＳＨ２との分電圧をハイサイド検出電圧ＶＳＨとしている。
【００８８】
ＯＣＨはハイサイド検出ドライバで（その制御信号をＯＣＨとする）、その出力端がＭＯＳトランジスタＭＳＨ１のゲートに接続されている。尚、第２制御回路部ＣＬ２は、第２実施例のものと同一である。
【００８９】
上記構成における過電流検出回路１５０の動作を説明する。まず、各制御信号のタイミングチャートを図１０（ｂ）に示す。前述の第２実施例と同じく、制御信号ＨＯＤは、制御信号ＬＯＤとは相補的に変化する信号であり、制御信号ＨＯＤ、ＯＣＨと第１出力端子電圧ＨＳ１のタイミング関係も第２実施例と同じである。また、ＭＯＳトランジスタＭＨ１、ＭＬ１、ＭＨ２、ＭＬ２で構成される各ハーフブリッジ出力部による負荷駆動も、第２実施例と同一である。
【００９０】
次に、負荷ＲＬが接続されている第１、第２出力端子ＨＳ１、ＨＳ２間が短絡したり、過剰電圧が高圧電源端子ＶＤＤに加わって低圧電源端子ＶＳＳに過剰の電流が流れた場合の動作を説明する。
【００９１】
前述の過電流がハイサイド側のＭＯＳトランジスタＭＨ１に流れるとき、同時に第２ハイサイド過電流検出部ＤＨ２にも電流が流れる。この時の第２ハイサイド電流検出抵抗ＲＳＨ２の一端側から取り出したハイサイド検出電圧ＶＳＨとハイサイド基準電圧ＶＲＨとをハイサイド比較器ＣＰＨで比較し、その結果を第２タイミング生成回路ＴＧ２に入力することで回路ＴＧ２によるハイサイド制御信号ＨＯＤを制御し、ＭＯＳトランジスタＭＨ１のゲート制御信号ＨＯＤの電圧を下げ、ＭＯＳトランジスタＭＨ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【００９２】
また、本実施例ではＭＯＳトランジスタＭＨ１がオンで、且つ、ＭＯＳトランジスタＭＳＨ１がオンの時以外は、第１、第２ハイサイド電流検出抵抗ＲＳＨ１、ＲＳＨ２に電流が流れないため、これらの抵抗での電力損失を低減することが出きる。
【００９３】
さらに、遅延時間ＴｄＨ>立ち下がり時間ＴｆＨの関係を持たせているため、ハイサイド側のＭＯＳトランジスタＭＨ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのハイサイド検出電圧ＶＳＨの期待しない変動による誤検出を同時に防止している。
【００９４】
さらにまた、ハイサイド検出電圧ＶＳＨを、ＭＯＳトランジスタＭＳＨ１のオン抵抗を極力小さくし、ほぼ電流検出抵抗ＲＳＨ１と電流検出抵抗ＲＳＨ２とで決まる分電圧として取り出しているため、ＭＯＳトランジスタＭＳＨ１のオン抵抗や各電流検出抵抗ＲＳＨ１、ＲＳＨ２のばらつきの影響を受けにくく、より安定したハイサイド検出電圧ＶＳＨを得ることができる。
【００９５】
以上説明したように、第５実施例の過電流検出回路１５０によれば、過剰な負荷電流を誤判定無くハイサイド側で検出することができ、ハーフブリッジ出力部ＨＢ１、ＨＢ２を構成するＭＯＳトランジスタの破壊や集積回路の配線などの溶断を防止できると共に、電流検出抵抗での電力損失を削減した過電流検出回路を提供することができる。
【実施例６】
【００９６】
以下に、請求項６、１２、１５、１６、１７記載に係る本発明の第６実施例の過電流検出回路１６０について、図６を参照して説明する。図３の第３実施例の過電流検出回路１３０と相違する主な点は、ブリッジ回路のローサイド側トランジスタと並列に接続した第２ローサイド過電流検出部ＤＬ２に加え、更に、ブリッジ回路のハイサイド側トランジスタと並列に図５の第５実施例の過電流検出回路１５０と同一構成の第２ハイサイド過電流検出部ＤＨ２を接続した点である。尚、図４及び図５と同一部分には同一符号を付してその説明を省略する。
【００９７】
図において、ＴＧ３は第３タイミング生成回路で、ハイサイド基準電圧ＶＲＨとハイサイド検出電圧ＶＳＨとがハイサイド比較器ＣＰＨに入力され、ハイサイド比較器ＣＰＨの出力が第３タイミング生成回路ＴＧ３に入力されると共に、ローサイド基準電圧ＶＲＬとローサイド検出電圧ＶＳＬとがローサイド比較器ＣＰＬに入力され、ローサイド比較器ＣＰＬの出力が第３タイミング生成回路ＴＧ３に入力されている。そして、後述するタイミングを伴った各制御信号が、第３タイミング生成回路ＴＧ３からハイサイド出力ドライバＨＯＤ、ローサイド出力ドライバＬＯＤ、ハイサイド検出ドライバＯＣＨ及びローサイド検出ドライバＯＣＬに出力されて第３制御回路部ＣＬ３を構成している。尚、基準電圧ＶＲＬは低圧電源電圧ＶＳＳよりも、また基準電圧ＶＲＨは第１出力端子電圧ＨＳ１よりも、それぞれ０．２５Ｖ程度高い設定にしている。
【００９８】
上記構成における過電流検出回路１６０の動作を説明する。まず、各制御信号のタイミングチャートを図１０（ａ）、（ｂ）に示す。前述の第１実施例及び第２実施例と同じく、制御信号ＨＯＤは、制御信号ＬＯＤとは相補的に変化する信号である。また、制御信号ＬＯＤ、ＯＣＬと第１出力端子電圧ＨＳ１のタイミング関係及び制御信号ＨＯＤ、ＯＣＨと第１出力端子電圧ＨＳ１のタイミング関係は、それぞれ第１実施例及び第２実施例と同じである。また、ＭＯＳトランジスタＭＨ１、ＭＬ１、ＭＨ２、ＭＬ２で構成される各ハーフブリッジ出力部による負荷駆動も、第３実施例と同一である。
【００９９】
次に、負荷ＲＬが接続されている第１、第２出力端子ＨＳ１、ＨＳ２間が短絡したり、過剰電圧が高圧電源端子ＶＤＤに加わって低圧電源端子ＶＳＳに過剰の電流が流れた場合の動作を説明する。
【０１００】
前述の過電流がローサイド側のＭＯＳトランジスタＭＬ１に流れるとき、同時に第２ローサイド過電流検出部ＤＬ２にも電流が流れる。この時の第２ローサイド電流検出抵抗ＲＳＬ２の一端側から取り出したローサイド検出電圧ＶＳＬとローサイド基準電圧ＶＲＬとをローサイド比較器ＣＰＬで比較し、その結果を第３タイミング生成回路ＴＧ３に入力することで回路ＴＧ３によるローサイド制御信号ＬＯＤを制御し、ＭＯＳトランジスタＭＬ１のゲート制御信号ＬＯＤの電圧を下げ、ＭＯＳトランジスタＭＬ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【０１０１】
また、前述の過電流がハイサイド側のＭＯＳトランジスタＭＨ１に流れるとき、同時に第２ハイサイド過電流検出部ＤＨ２にも電流が流れる。この時のハイサイド電流検出抵抗ＲＳＨ２の一端側から取り出したハイサイド検出電圧ＶＳＨとハイサイド基準電圧ＶＲＨとをハイサイド比較器ＣＰＨで比較し、その結果を第３タイミング生成回路ＴＧ３に入力することで回路ＴＧ３によるハイサイド制御信号ＨＯＤを制御し、ＭＯＳトランジスタＭＨ１のゲート制御信号ＨＯＤの電圧を下げ、ＭＯＳトランジスタＭＨ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【０１０２】
さらに、本実施例ではＭＯＳトランジスタＭＬ１がオンで、且つ、ＭＯＳトランジスタＭＳＬ１がオンの時以外は、第１、第２ローサイド電流検出抵抗ＲＳＬ１、ＲＳＬ２に電流が流れないため、これらの抵抗での電力損失を低減することが出きる。
【０１０３】
また、本実施例ではＭＯＳトランジスタＭＨ１がオンで、且つ、ＭＯＳトランジスタＭＳＨ１がオンの時以外は、第１、第２ハイサイド電流検出抵抗ＲＳＨ１、ＲＳＨ２に電流が流れないため、これらの抵抗での電力損失を低減することが出きる。
【０１０４】
また、遅延時間ＴｄＬ>立ち下がり時間ＴｆＬの関係を持たせているため、ローサイド側のＭＯＳトランジスタＭＬ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのローサイド検出電圧ＶＳＬの期待しない変動による誤検出を同時に防止している。
【０１０５】
さらにまた、遅延時間ＴｄＨ>立ち下がり時間ＴｆＨの関係を持たせているため、ハイサイド側のＭＯＳトランジスタＭＨ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのハイサイド検出電圧ＶＳＨの期待しない変動による誤検出を同時に防止している。
【０１０６】
そして、ローサイド検出電圧ＶＳＬを、ＭＯＳトランジスタＭＳＬ１のオン抵抗を極力小さくし、ほぼ電流検出抵抗ＲＳＬ１と電流検出抵抗ＲＳＬ２とで決まる分電圧として取り出しているため、ＭＯＳトランジスタＭＳＬ１のオン抵抗や各電流検出抵抗ＲＳＬ１、ＲＳＬ２のばらつきの影響を受けにくく、より安定したローサイド検出電圧ＶＳＬを得ることができる。
【０１０７】
また、ハイサイド検出電圧ＶＳＨを、ＭＯＳトランジスタＭＳＨ１のオン抵抗を極力小さくし、ほぼ電流検出抵抗ＲＳＨ１と電流検出抵抗ＲＳＨ２とで決まる分電圧として取り出しているため、ＭＯＳトランジスタＭＳＨ１のオン抵抗や各電流検出抵抗ＲＳＨ１、ＲＳＨ２のばらつきの影響を受けにくく、より安定したハイサイド検出電圧ＶＳＨを得ることができる。
【０１０８】
以上説明したように、第６実施例の過電流検出回路１６０によれば、過剰な負荷電流を誤判定無くローサイド側及びハイサイド側で検出することができ、ハーフブリッジ出力部ＨＢ１、ＨＢ２を構成するＭＯＳトランジスタの破壊や集積回路の配線などの溶断をより確実に防止できると共に、電流検出抵抗での電力損失を削減した過電流検出回路を提供することができる。
【実施例７】
【０１０９】
以下に、請求項７、１０、１３、１６、１７記載に係る本発明の第７実施例の過電流検出回路１７０について、図７を参照して説明する。図１の過電流検出回路１１０と相違する主な点は、ＭＯＳトランジスタＭＳＬと電流検出抵抗ＲＳＬを縦積みした２つのＭＯＳトランジスタＭＳＬの直列接続とし、その直列接続点からローサイド検出電圧ＶＳＬを取り出した点である。尚、図１と同一部分には同一符号を付してその説明を省略する。
【０１１０】
図において、ＭＳＬＨ、ＭＳＬＬは共にドレイン側が高耐圧構造の同一特性、同一構造のｎチャネル型ＭＯＳトランジスタで、ＭＯＳトランジスタＭＳＬＨ、ＭＳＬＬのそれぞれソースとドレインが縦積みで接続され、ＭＯＳトランジスタＭＳＬＨのドレインが第１出力端子ＨＳ１に、ＭＯＳトランジスタＭＳＬＬのソースが低圧電源端子ＶＳＳにそれぞれ接続され第３ローサイド過電流検出部ＤＬ３を構成している。そして、ＭＯＳトランジスタＭＳＬＨのオン抵抗及びＭＯＳトランジスタＭＳＬＬのオン抵抗との分電圧をローサイド検出電圧ＶＳＬとしている。
【０１１１】
ＯＣＬはローサイド検出ドライバで（その制御信号をＯＣＬとする）、その出力端がＭＯＳトランジスタＭＳＬＨのゲートに接続され、制御電源端子ＶＣＣがＭＯＳトランジスタＭＳＬＬのゲートに接続されている。尚、第１制御回路部ＣＬ１は、第１実施例のものと同一である。
【０１１２】
上記構成における過電流検出回路１７０の動作を説明する。まず、各制御信号のタイミングチャートを図１０（ａ）に示す。前述の第１実施例と同じく、制御信号ＨＯＤは、制御信号ＬＯＤとは相補的に変化する信号であり、制御信号ＬＯＤ、ＯＣＬと第１出力端子電圧ＨＳ１のタイミング関係も第１実施例と同じである。また、ＭＯＳトランジスタＭＨ１、ＭＬ１、ＭＨ２、ＭＬ２で構成される各ハーフブリッジ出力部による負荷駆動も、第１実施例と同一である。
【０１１３】
次に、負荷ＲＬが接続されている第１、第２出力端子ＨＳ１、ＨＳ２間が短絡したり、過剰電圧が高圧電源端子ＶＤＤに加わって低圧電源端子ＶＳＳに過剰の電流が流れた場合の動作を説明する。
【０１１４】
前述の過電流がローサイド側のＭＯＳトランジスタＭＬ１に流れるとき、同時に第３ローサイド過電流検出部ＤＬ３にも電流が流れる。この時の第３ローサイド過電流検出部ＤＬ３から取り出したローサイド検出電圧ＶＳＬとローサイド基準電圧ＶＲＬとをローサイド比較器ＣＰＬで比較し、その結果を第１タイミング生成回路ＴＧ１に入力することで回路ＴＧ１によるローサイド制御信号ＬＯＤを制御し、ＭＯＳトランジスタＭＬ１のゲート制御信号ＬＯＤの電圧を下げ、ＭＯＳトランジスタＭＬ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【０１１５】
また、本実施例ではＭＯＳトランジスタＭＬ１がオンで、且つ、ＭＯＳトランジスタＭＳＬＨがオンの時以外は、ＭＯＳトランジスタＭＳＬＬに電流が流れないため、これらの素子での電力損失を低減することが出きる。
【０１１６】
さらに、遅延時間ＴｄＬ>立ち下がり時間ＴｆＬの関係を持たせているため、ローサイド側のＭＯＳトランジスタＭＬ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのローサイド検出電圧ＶＳＬの期待しない変動による誤検出を同時に防止している。
【０１１７】
さらにまた、ローサイド検出電圧ＶＳＬを、縦積みされた同一特性、同一構造２つのＭＯＳトランジスタＭＳＬＨ、ＭＳＬＬのオン抵抗の分電圧として取り出しているため、ＭＯＳトランジスタＭＳＬＨ、ＭＳＬＬのオン抵抗のばらつきがあっても同じ様に変動することとなり、ＭＯＳトランジスタの製造ばらつきの影響を受けにくく、より安定したローサイド検出電圧ＶＳＬを得ることができる。
【０１１８】
以上説明したように、第７実施例の過電流検出回路１７０によれば、過剰な負荷電流を誤判定無くローサイド側で検出することができ、ハーフブリッジ出力部ＨＢ１、ＨＢ２を構成するＭＯＳトランジスタの破壊や集積回路の配線などの溶断を防止できると共に、電流検出抵抗での電力損失を削減した、製造ばらつきの影響を受けにくい過電流検出回路を提供することができる。
【実施例８】
【０１１９】
以下に、請求項８、１１、１４、１６、１７記載に係る本発明の第８実施例の過電流検出回路１８０について、図８を参照して説明する。図２の第２実施例の過電流検出回路１２０と相違する主な点は、ＭＯＳトランジスタＭＳＨと電流検出抵抗ＲＳＨを縦積みした２つのＭＯＳトランジスタＭＳＨの直列接続とし、その直列接続点からハイサイド検出電圧ＶＳＨを取り出した点である。尚、図２と同一部分には同一符号を付してその説明を省略する。
【０１２０】
図において、ＭＳＨＨ、ＭＳＨＬは共にドレイン側が高耐圧構造の同一特性、同一構造のｎチャネル型ＭＯＳトランジスタで、ＭＯＳトランジスタＭＳＨＨ、ＭＳＨＬのそれぞれソースとドレインが縦積みで接続され、ＭＯＳトランジスタＭＳＨＬのソースが第１出力端子ＨＳ１に、ＭＯＳトランジスタＭＳＨＨのドレインが高圧電源端子ＶＤＤにそれぞれ接続され第３ハイサイド過電流検出部ＤＨ３を構成している。そして、ＭＯＳトランジスタＭＳＨＨのオン抵抗及びＭＯＳトランジスタＭＳＨＬのオン抵抗との分電圧をローサイド検出電圧ＶＳＨとしている。
【０１２１】
ＯＣＨはハイサイド検出ドライバで（その制御信号をＯＣＨとする）、その出力端がＭＯＳトランジスタＭＳＨＨのゲートに接続され、第２制御回路部ＣＬ２より第１出力端子ＨＳ１を基準としてブートストラップ方式で供給されるハイサイド側回路電源ＶＬＳ（図示せず）がＭＯＳトランジスタＭＳＨＬのゲートに接続されている。尚、第２制御回路部ＣＬ２は、第２実施例のものと同一である。
【０１２２】
上記構成における過電流検出回路１８０の動作を説明する。まず、各制御信号のタイミングチャートを図１０（ｂ）に示す。前述の第２実施例と同じく、制御信号ＨＯＤは、制御信号ＬＯＤとは相補的に変化する信号であり、制御信号ＨＯＤ、ＯＣＨと第１出力端子電圧ＨＳ１のタイミング関係も第２実施例と同じである。また、ＭＯＳトランジスタＭＨ１、ＭＬ１、ＭＨ２、ＭＬ２で構成される各ハーフブリッジ出力部による負荷駆動も、第２実施例と同一である。
【０１２３】
次に、負荷ＲＬが接続されている第１、第２出力端子ＨＳ１、ＨＳ２間が短絡したり、過剰電圧が高圧電源端子ＶＤＤに加わって低圧電源端子ＶＳＳに過剰の電流が流れた場合の動作を説明する。
【０１２４】
前述の過電流がハイサイド側のＭＯＳトランジスタＭＨ１に流れるとき、同時に第３ハイサイド過電流検出部ＤＨ３にも電流が流れる。この時の第３ハイサイド過電流検出部ＤＨ３から取り出したハイサイド検出電圧ＶＳＨとハイサイド基準電圧ＶＲＨとをハイサイド比較器ＣＰＨで比較し、その結果を第２タイミング生成回路ＴＧ２に入力することで回路ＴＧ２によるハイサイド制御信号ＨＯＤを制御し、ＭＯＳトランジスタＭＨ１のゲート制御信号ＨＯＤの電圧を下げ、ＭＯＳトランジスタＭＨ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【０１２５】
また、本実施例ではＭＯＳトランジスタＭＨ１がオンで、且つ、ＭＯＳトランジスタＭＳＨＨがオンの時以外は、ＭＯＳトランジスタＭＳＨＬに電流が流れないため、これらの抵抗での電力損失を低減することが出きる。
【０１２６】
さらに、遅延時間ＴｄＨ>立ち下がり時間ＴｆＨの関係を持たせているため、ハイサイド側のＭＯＳトランジスタＭＨ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのハイサイド検出電圧ＶＳＨの期待しない変動による誤検出を同時に防止している。
【０１２７】
さらにまた、ハイサイド検出電圧ＶＳＨを、縦積みされた同一特性、同一構造２つのＭＯＳトランジスタＭＳＨＨ、ＭＳＨＬのオン抵抗の分電圧として取り出しているため、ＭＯＳトランジスタＭＳＨＨ、ＭＳＨＬのオン抵抗のばらつきがあっても同じ様に変動することとなり、ＭＯＳトランジスタの製造ばらつきの影響を受けにくく、より安定したハイサイド検出電圧ＶＳＨを得ることができる。
【０１２８】
以上説明したように、第８実施例の過電流検出回路１８０によれば、過剰な負荷電流を誤判定無くハイサイド側で検出することができ、ハーフブリッジ出力部ＨＢ１、ＨＢ２を構成するＭＯＳトランジスタの破壊や集積回路の配線などの溶断を防止できると共に、電流検出抵抗での電力損失を削減した、製造ばらつきの影響を受けにくい過電流検出回路を提供することができる。
【実施例９】
【０１２９】
以下に、請求項９、１２、１５、１６、１７記載に係る本発明の第９実施例の過電流検出回路１９０について、図９を参照して説明する。図７の第７実施例の過電流検出回路１７０と相違する主な点は、ブリッジ回路のローサイド側トランジスタと並列に接続した第３ローサイド過電流検出部ＤＬ３に加え、更に、ブリッジ回路のハイサイド側トランジスタと並列に図８の第８実施例の過電流検出回路１８０と同一構成の第３ハイサイド過電流検出部ＤＨ３を接続した点である。尚、図７及び図８と同一部分には同一符号を付してその説明を省略する。
【０１３０】
図において、ＴＧ３は第３タイミング生成回路で、ハイサイド基準電圧ＶＲＨとハイサイド検出電圧ＶＳＨとがハイサイド比較器ＣＰＨに入力され、ハイサイド比較器ＣＰＨの出力が第３タイミング生成回路ＴＧ３に入力されると共に、ローサイド基準電圧ＶＲＬとローサイド検出電圧ＶＳＬとがローサイド比較器ＣＰＬに入力され、ローサイド比較器ＣＰＬの出力が第３タイミング生成回路ＴＧ３に入力されている。そして、後述するタイミングを伴った各制御信号が、第３タイミング生成回路ＴＧ３からハイサイド出力ドライバＨＯＤ、ローサイド出力ドライバＬＯＤ、ハイサイド検出ドライバＯＣＨ及びローサイド検出ドライバＯＣＬに出力されて第３制御回路部ＣＬ３を構成している。
尚、第３制御回路部ＣＬ３より第１出力端子ＨＳ１を基準としてブートストラップ方式で供給されるハイサイド側回路電源ＶＬＳ（図示せず）がＭＯＳトランジスタＭＳＨＬのゲートに接続されている。また、基準電圧ＶＲＬは低圧電源電圧ＶＳＳよりも、また基準電圧ＶＲＨは第１出力端子電圧ＨＳ１よりも、それぞれ０．２５Ｖ程度高い設定にしている。
【０１３１】
上記構成における過電流検出回路１９０の動作を説明する。まず、各制御信号のタイミングチャートを図１０（ａ）、（ｂ）に示す。前述の第１実施例及び第２実施例と同じく、制御信号ＨＯＤは、制御信号ＬＯＤとは相補的に変化する信号である。また、制御信号ＬＯＤ、ＯＣＬと第１出力端子電圧ＨＳ１のタイミング関係及び制御信号ＨＯＤ、ＯＣＨと第１出力端子電圧ＨＳ１のタイミング関係は、それぞれ第１実施例及び第２実施例と同じである。また、ＭＯＳトランジスタＭＨ１、ＭＬ１、ＭＨ２、ＭＬ２で構成される各ハーフブリッジ出力部による負荷駆動も、第３実施例と同一である。
【０１３２】
次に、負荷ＲＬが接続されている第１、第２出力端子ＨＳ１、ＨＳ２間が短絡したり、過剰電圧が高圧電源端子ＶＤＤに加わって低圧電源端子ＶＳＳに過剰の電流が流れた場合の動作を説明する。
【０１３３】
前述の過電流がローサイド側のＭＯＳトランジスタＭＬ１に流れるとき、同時に第３ローサイド過電流検出部ＤＬ３にも電流が流れる。この時の第３ローサイド過電流検出部ＤＬ３から取り出したローサイド検出電圧ＶＳＬとローサイド基準電圧ＶＲＬとをローサイド比較器ＣＰＬで比較し、その結果を第３タイミング生成回路ＴＧ３に入力することで回路ＴＧ３によるローサイド制御信号ＬＯＤを制御し、ＭＯＳトランジスタＭＬ１のゲート制御信号ＬＯＤの電圧を下げ、ＭＯＳトランジスタＭＬ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【０１３４】
また、前述の過電流がハイサイド側のＭＯＳトランジスタＭＨ１に流れるとき、同時に第３ハイサイド過電流検出部ＤＨ３にも電流が流れる。この時の第３ハイサイド過電流検出部ＤＨ３から取り出したハイサイド検出電圧ＶＳＨとハイサイド基準電圧ＶＲＨとをハイサイド比較器ＣＰＨで比較し、その結果を第３タイミング生成回路ＴＧ３に入力することで回路ＴＧ３によるハイサイド制御信号ＨＯＤを制御し、ＭＯＳトランジスタＭＨ１のゲート制御信号ＨＯＤの電圧を下げ、ＭＯＳトランジスタＭＨ１を強制的にオフさせ、負荷ＲＬに過剰な電流が流れることを防止している。
【０１３５】
さらに、本実施例ではＭＯＳトランジスタＭＬ１がオンで、且つ、ＭＯＳトランジスタＭＳＬＨがオンの時以外は、ＭＯＳトランジスタＭＳＬＬに電流が流れないため、これらの抵抗での電力損失を低減することが出きる。
【０１３６】
また、本実施例ではＭＯＳトランジスタＭＨ１がオンで、且つ、ＭＯＳトランジスタＭＳＨＨがオンの時以外は、ＭＯＳトランジスタＭＳＨＬに電流が流れないため、これらの抵抗での電力損失を低減することが出きる。
【０１３７】
また、遅延時間ＴｄＬ>立ち下がり時間ＴｆＬの関係を持たせているため、ローサイド側のＭＯＳトランジスタＭＬ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのローサイド検出電圧ＶＳＬの期待しない変動による誤検出を同時に防止している。
【０１３８】
さらにまた、遅延時間ＴｄＨ>立ち下がり時間ＴｆＨの関係を持たせているため、ハイサイド側のＭＯＳトランジスタＭＨ１が完全にオンするまでのオン抵抗の不安定な期間をマスクでき、この期間でのハイサイド検出電圧ＶＳＨの期待しない変動による誤検出を同時に防止している。
【０１３９】
そして、ローサイド検出電圧ＶＳＬを、縦積みされた同一特性、同一構造２つのＭＯＳトランジスタＭＳＬＨ、ＭＳＬＬのオン抵抗の分電圧として取り出しているため、ＭＯＳトランジスタＭＳＬＨ、ＭＳＬＬのオン抵抗のばらつきがあっても同じ様に変動することとなり、ＭＯＳトランジスタの製造ばらつきの影響を受けにくく、より安定したローサイド検出電圧ＶＳＬを得ることができる。
【０１４０】
また、ハイサイド検出電圧ＶＳＨを、縦積みされた同一特性、同一構造２つのＭＯＳトランジスタＭＳＨＨ、ＭＳＨＬのオン抵抗の分電圧として取り出しているため、ＭＯＳトランジスタＭＳＨＨ、ＭＳＨＬのオン抵抗のばらつきがあっても同じ様に変動することとなり、ＭＯＳトランジスタの製造ばらつきの影響を受けにくく、より安定したハイサイド検出電圧ＶＳＨを得ることができる。
【０１４１】
以上説明したように、第９実施例の過電流検出回路１９０によれば、過剰な負荷電流を誤判定無くローサイド側及びハイサイド側で検出することができ、ハーフブリッジ出力部ＨＢ１、ＨＢ２を構成するＭＯＳトランジスタの破壊や集積回路の配線などの溶断をより確実に防止できると共に、電流検出抵抗での電力損失を削減した、製造ばらつきの影響を受けにくい過電流検出回路を提供することができる。
【０１４２】
尚、負荷ＲＬは、スピーカに替えステッピングモータ等でもよい。また、ＭＯＳトランジスタＭＳＬ、ＭＳＬ１、ＭＳＬＨ、ＭＳＬＬ、ＭＳＨ、ＭＳＨ１、ＭＳＨＨ、ＭＳＨＬには、ドレイン側が高耐圧構造のＭＯＳトランジスタを使用しているが、使用される電源電圧によってはドレイン側及びソース側共に低耐圧構造のトランジスタであってもよい。さらにまた、基準電圧ＶＲＬは低圧電源電圧ＶＳＳよりも、また基準電圧ＶＲＨは第１出力端子電圧ＨＳ１よりも、それぞれ０．２５Ｖ程度高い設定にしているが、これに限定されることなく所望の検出精度と電力損失削減を達成するために、使用される電源電圧や過電流検出部の素子を好適に選定すればよい。
【産業上の利用可能性】
【０１４３】
本発明の過電流検出回路は、例えばブリッジ回路を用いたＤ級アンプによるスピーカ駆動用スイッチやモータ駆動用スイッチ、インバータ等の過電流検出に広く適用できる。
【図面の簡単な説明】
【０１４４】
【図１】本発明の第１実施例の過電流検出回路１１０を示す回路図。
【図２】本発明の第２実施例の過電流検出回路１２０を示す回路図。
【図３】本発明の第３実施例の過電流検出回路１３０を示す回路図。
【図４】本発明の第４実施例の過電流検出回路１４０を示す回路図。
【図５】本発明の第５実施例の過電流検出回路１５０を示す回路図。
【図６】本発明の第６実施例の過電流検出回路１６０を示す回路図。
【図７】本発明の第７実施例の過電流検出回路１７０を示す回路図。
【図８】本発明の第８実施例の過電流検出回路１８０を示す回路図。
【図９】本発明の第９実施例の過電流検出回路１９０を示す回路図。
【図１０】本発明の各実施例の制御信号のタイミングチャートである。
【図１１】従来の過電流検出回路２００を示す回路図。
【符号の説明】
【０１４５】
１〜６    トランジスタ
７    高圧電源端子
８    共通ソース点
９    接地端子
１０    Ｈ型ブリッジ出力部
１１〜１４    ゲート制御端子
１５    過電流検出部
１６    電流検出抵抗
１８    共通ドレイン点
Ｍ、Ｎ    ブリッジ出力端子
ＲＬ    負荷
２００    過電流検出回路
ＣＬ１、ＣＬ２、ＣＬ３    制御回路部
ＣＰＨ    ハイサイド比較器
ＣＰＬ    ローサイド比較器
ＤＨ１、ＤＨ２、ＤＨ３    ハイサイド過電流検出部
ＤＬ１、ＤＬ２、ＤＬ３    ローサイド過電流検出部
ＨＢ１    ハーフブリッジ出力部
ＨＳ１、ＨＳ２    出力端子
ＨＯＤ    ハイサイド出力ドライバ
ＬＯＤ    ローサイド出力ドライバ
ＭＨ１、ＭＨ２    トランジスタ
ＭＬ１、ＭＬ２    トランジスタ
ＭＳＨ、ＭＳＨ１、ＭＳＨＨ、ＭＳＨＬ    トランジスタ
ＭＳＬ、ＭＳＬ１、ＭＳＬＨ、ＭＳＬＬ    トランジスタ
ＯＣＨ    ハイサイド検出ドライバ
ＯＣＬ    ローサイド検出ドライバ
ＲＳＨ、ＲＳＨ１、ＲＳＨ２    ハイサイド電流検出抵抗
ＲＳＬ、ＲＳＬ１、ＲＳＬ２    ローサイド電流検出抵抗
ＴＧ１、ＴＧ２、ＴＧ３    タイミング生成回路
ＶＲＬ、ＶＲＨ        基準電圧回路
ＶＤＤ    高圧電源端子
ＶＳＳ    低圧電源端子
ＶＣＣ    制御電源端子
ＶＥＥ    接地電源端子
１１０、１２０、１３０    過電流検出回路
１４０、１５０、１６０    過電流検出回路
【図１】
2005303969.tif 000003
【図２】
2005303969.tif 000004
【図３】
2005303969.tif 000005
【図４】
2005303969.tif 000006
【図５】
2005303969.tif 000007
【図６】
2005303969.tif 000008
【図７】
2005303969.tif 000009
【図８】
2005303969.tif 000010
【図９】
2005303969.tif 000011
【図１０】
2005303969.tif 000012
【図１１】
2005303969.tif 000013