(57)【要約】【課題】  従来の半導体装置では、高電圧トランジスタのためのチャネル層を形成するためのフォトレジストのパターニングを２回行う必要があることから、半導体装置の生産性を向上させることが困難であった。【解決手段】  本発明に係る半導体装置の製造方法は、半導体基板における、第３及び第４のトランジスタを形成すべき領域を第１のマスクで覆った状態で、半導体基板における、第１及び第２のトランジスタのチャネルを形成すべき領域に、イオンを注入する第１のイオン注入工程と、半導体基板における、第２のトランジスタ並びに第３及び第４のトランジスタを形成すべき領域を第２のマスクで覆った状態で、半導体基板における、第１のトランジスタのチャネルを形成すべき領域に、イオンを注入する第２のイオン注入工程とを含む。【選択図】  図２
2005236111.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧で動作し一のチャネル濃度を有する第１のトランジスタと、
前記第１の電圧で動作し前記一のチャネル濃度より低い他のチャネル濃度を有する第２のトランジスタと、
前記第１の電圧と異なる第２の電圧で動作する第３のトランジスタ及び第４のトランジスタとが半導体基板に形成されるべき半導体装置の製造方法であって、
前記半導体基板における、前記第３及び第４のトランジスタを形成すべき領域を第１のマスクで覆う第１のマスク工程と、
前記第３及び第４のトランジスタを形成すべき領域を前記第１のマスクで覆った状態で、前記半導体基板における、前記第１及び第２のトランジスタのチャネルを形成すべき領域に、イオンを注入する第１のイオン注入工程と、
前記第１のマスクを除去する第１のマスク除去工程と、
前記半導体基板における、前記第２のトランジスタ並びに前記第３及び第４のトランジスタを形成すべき領域を第２のマスクで覆う第２のマスク工程と、
前記第２のトランジスタ並びに前記第３及び第４のトランジスタを形成すべき領域を前記第２のマスクで覆った状態で、前記半導体基板における、前記第１のトランジスタのチャネルを形成すべき領域に、イオンを注入する第２のイオン注入工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相互に異なる２つの電圧で各々が動作する高電圧トランジスタ及び低電圧トランジスタを含む半導体装置に関し、特に、前記両トランジスタのチャネルの濃度を変えるためのチャネルドープに関する。
【背景技術】
【０００２】
上記した従来の半導体装置は、例えば、高電圧トランジスタとして、高電圧Ｐ型トランジスタ及び高電圧Ｎ型トランジスタを含み、また、低電圧トランジスタとして、低電圧Ｐ型トランジスタ及び低電圧Ｎ型トランジスタを含む。高電圧Ｐ型トランジスタのチャネルは、高電圧Ｎ型トランジスタのチャネルより高濃度であることを要する。
【０００３】
図４〜図６は、従来の半導体装置の製造方法を示す工程図である。以下、従来の半導体装置の製造方法を図４〜図６に沿って説明する。説明及び理解を容易にすべく、高電圧Ｐ型トランジスタ及び高電圧Ｎ型トランジスタを「高電圧トランジスタ」と総称し、低電圧Ｐ型トランジスタ及び低電圧Ｎ型トランジスタを「低電圧トランジスタ」と総称し、また、ウェルに関する記述を省略する。
【０００４】
工程Ｓ３０：熱酸化処理を施すことにより、シリコン基板１の表面全体に亘り、低電圧トランジスタのための絶縁膜２ｂ（後述）の元となる絶縁膜２（例えば、酸化珪素（ＳｉＯ2））を成長させる。
【０００５】
工程Ｓ３１：ＣＶＤ（Chemical Vapor Deposition）法により、絶縁膜２の表面全体に酸化防止膜３（例えば、窒化珪素（Ｓｉ3Ｎ4））を成長させる。
【０００６】
工程Ｓ３２：フォトリソグラフィにより、酸化防止膜３の表面にフォトレジスト４ａ〜４ｄをパターニングする。
【０００７】
工程Ｓ３３：フォトレジスト４ａ〜４ｄをマスクとしてエッチングを行った後、フォトレジスト４ａ〜４ｄを除去することにより、フォトレジスト４ａ〜４ｄに対応する酸化防止膜３ａ〜３ｄを残し、言い換えれば、絶縁膜２の表面のうち、後述の素子分離膜を形成すべき領域（以下、「素子分離膜形成領域」という。）５ａ〜５ｅを露呈させる。
【０００８】
工程Ｓ３４：熱酸化処理を施すことにより、素子分離膜形成領域５ａ〜５ｅに素子分離膜６ａ〜６ｅを成長させる。
【０００９】
工程Ｓ３５：酸化防止膜３ａ〜３ｄを除去する。
【００１０】
工程Ｓ３６：ＣＶＤ法により、絶縁膜２及び素子分離膜６ａ〜６ｅの表面全体に酸化防止膜７（例えば、窒化珪素（ＳｉＮ））を成長させる。
【００１１】
工程Ｓ３７：フォトリソグラフィにより、酸化防止膜７の表面に、低電圧トランジスタを形成すべき領域（以下、「低電圧トランジスタ形成領域」という。）８ｂに対応するフォトレジスト９をパターニングした後、エッチングを行うことにより、酸化防止膜７のうち、高電圧トランジスタを形成すべき領域（以下、「高電圧トランジスタ形成領域」という。）８ａに対応する部分を除去し、換言すれば、高電圧トランジスタを形成すべき領域（以下、「高電圧トランジスタ形成領域」という。）８ａを露呈させる。
【００１２】
工程Ｓ３８：フォトレジスト９を除去した後、高電圧Ｎ型トランジスタを形成すべき領域１０ｂ（以下、「高電圧Ｎ型トランジスタ形成領域」という。）以外の領域を覆うようにフォトレジスト１１を形成する。
【００１３】
工程Ｓ３９：フォトレジスト１１をマスクとしてイオン注入を行うことにより、高電圧Ｎ型トランジスタ形成領域１０ｂに対応するシリコン基板１に、チャネル層１２ｂを形成する。
【００１４】
工程Ｓ４０：フォトレジスト１１を除去した後、高電圧Ｐ型トランジスタを形成すべき領域１０ａ（以下、「高電圧Ｐ型トランジスタ形成領域」という。）以外の領域を覆うようなフォトレジスト１３を形成する。
【００１５】
工程Ｓ４１：フォトレジスト１３をマスクとして、工程Ｓ３９でのイオン注入よりイオン濃度が高いイオン注入を行うことにより、高電圧Ｐ型トランジスタ形成領域１０ａに対応する部分のシリコン基板１に、チャネル層１２ａを形成する。即ち、高電圧Ｎ型トランジスタ用のチャネル層１２ｂより高いイオン濃度を有するチャネル層１２ａを形成する。
【００１６】
工程Ｓ４２：フォトレジスト１３を除去した後、酸化防止膜７をマスクとして熱酸化処理を施すことにより、高電圧トランジスタ形成領域８ａに対応する絶縁膜２ａを成長させる、即ち、厚くする。これにより、低電圧トランジスタのための絶縁膜２ｂより厚い高電圧トランジスタのための絶縁膜２ａが形成される。
【００１７】
工程Ｓ４３：フォトリソグラフィにより、絶縁膜２のうち、高電圧トランジスタ形成領域８ａに対応する部分を覆うようにフォトレジスト１４をパターニングし、さらに、エッチングを施すことにより、低電圧トランジスタ形成領域１０ｂに対応する酸化防止膜７を除去する。
【００１８】
工程Ｓ４４：フォトレジスト１４を除去する。
【００１９】
従来の半導体装置は、上記した工程Ｓ３０〜工程Ｓ４４を経て、高電圧トランジスタのための厚い絶縁膜２ａ及び低電圧トランジスタのための薄い絶縁膜２ｂを有することになり、かつ、高電圧トランジスタは、チャネル層１２ａ、１２ｂを有することになる。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、上述した従来の半導体装置では、工程Ｓ３８で、高電圧Ｎ型トランジスタ用のチャネル層１２ｂを形成するためのフォトレジスト１１のパターニングを行い、かつ、工程Ｓ４０で、高電圧Ｐ型トランジスタ用のチャネル層１２ａを形成するためのフォトレジスト１３のパターニングを行う必要があることから、即ち、フォトレジストのパターニングを２回行う必要があることから、半導体装置の生産性を向上させることが困難であるという問題があった。
【課題を解決するための手段】
【００２１】
本発明に係る半導体装置の製造方法は、上記した課題を解決すべく、第１の電圧で動作し一のチャネル濃度を有する第１のトランジスタと、前記第１の電圧で動作し前記一のチャネル濃度より低い他のチャネル濃度を有する第２のトランジスタと、前記第１の電圧と異なる第２の電圧で動作する第３のトランジスタ及び第４のトランジスタとが半導体基板に形成されるべき半導体装置の製造方法であって、前記半導体基板における、前記第３及び第４のトランジスタを形成すべき領域を第１のマスクで覆う第１のマスク工程と、前記第３及び第４のトランジスタを形成すべき領域を前記第１のマスクで覆った状態で、前記半導体基板における、前記第１及び第２のトランジスタのチャネルを形成すべき領域に、イオンを注入する第１のイオン注入工程と、前記第１のマスクを除去する第１のマスク除去工程と、前記半導体基板における、前記第２のトランジスタ並びに前記第３及び第４のトランジスタを形成すべき領域を第２のマスクで覆う第２のマスク工程と、前記第２のトランジスタ並びに前記第３及び第４のトランジスタを形成すべき領域を前記第２のマスクで覆った状態で、前記半導体基板における、前記第１のトランジスタのチャネルを形成すべき領域に、イオンを注入する第２のイオン注入工程とを含む。
【００２２】
本発明に係る半導体装置の製造方法によれば、前記第１のマスクにより前記第３及び第４のトランジスタを形成すべき領域を覆った状態で前記第１及び第２のトランジスタのチャネルを形成すべき領域にイオンを注入することにより、濃度が低い第２のトランジスタのためのチャネルを形成した後、前記第２のマスクにより前記第２のトランジスタ並びに前記第３及び第４のトランジスタを形成すべき領域を覆った状態で前記第１のトランジスタのチャネルを形成すべき領域に更にイオンを注入することにより、濃度が高い第１のトランジスタのためのチャネルを形成することから、第１のマスク工程の後に２回マスクを形成していた従来の技術に比較して、マスクを形成する回数を減少させることが可能となり、これにより、半導体装置の生産性を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
本発明に係る半導体装置の製造方法の実施例について図面を参照して説明する。
【００２４】
実施例の半導体装置は、従来の半導体装置と同様に、高電圧トランジスタとして、高電圧Ｐ型トランジスタ及び高電圧Ｎ型トランジスタを含み、また、低電圧トランジスタとして、低電圧Ｐ型トランジスタ及び高電圧Ｎ型トランジスタを含む。また、高電圧Ｐトランジスタのチャネルは、高電圧Ｐ型トランジスタのそれより高濃度になることが要求される。
【００２５】
図１〜図３は、実施例の半導体装置の製造方法を示す工程図である。以下、実施例の半導体装置の製造方法について説明する。
【００２６】
工程Ｓ１０：表面を鏡面研磨されたシリコン基板１に熱酸化処理を施すことにより、シリコン基板１の表面全体に亘り、低電圧トランジスタのための絶縁膜２ｂ（後述）の元となる絶縁膜２を成長させる。
【００２７】
工程Ｓ１１：ＣＶＤ法により、絶縁膜２の表面全体に亘って酸化防止膜３を成長させる。
【００２８】
工程Ｓ１２：フォトリソグラフィにより、即ち、酸化防止膜３の表面全体にフォトレジストを塗布した後、所望のパターンが描画されたマスク（図示せず）を用いた露光及び現像を行うことにより、酸化防止膜３の表面に、フォトレジスト４ａ〜４ｄをパターニングする。
【００２９】
工程Ｓ１３：フォトレジスト４ａ〜４ｄをマスクとしたエッチングを施した後、フォトレジスト４ａ〜４ｄを除去することにより、酸化防止膜３のうち、フォトレジスト４ａ〜４ｄに対応する酸化防止膜３ａ〜３ｄを残存させ、換言すれば、絶縁膜２における素子分離膜形成領域５ａ〜５ｅを露呈させる。
【００３０】
工程Ｓ１４：酸化防止膜３ａ〜３ｄをマスクとして熱酸化処理を行うことにより、素子分離膜形成領域５ａ〜５ｅに素子分離膜６ａ〜６ｅを成長させる。
【００３１】
工程Ｓ１５：酸化防止膜３ａ〜３ｄを除去する。
【００３２】
工程Ｓ１６：ＣＶＤ法により、絶縁膜２及び素子分離膜６ａ〜６ｅの表面全体に亘り酸化防止膜７を成長させる。
【００３３】
工程Ｓ１７：フォトリソグラフィにより、酸化防止膜７の表面に、低電圧トランジスタ形成領域８ｂに対応するフォトレジスト９をパターニングする。
【００３４】
工程Ｓ１８：フォトレジスト９をマスクとするエッチングを行うことにより、酸化防止膜７のうち、高電圧トランジスタ形成領域８ａに対応する部分を除去し、即ち、高電圧トランジスタ形成領域８ａに対応する部分を露呈させる。
【００３５】
工程Ｓ１９：フォトレジスト９をマスクとしてイオン注入を行うことにより、高電圧Ｐ型トランジスタ形成領域１０ａに対応する部分のシリコン基板１にチャネル層２０ａを形成し、また、高電圧Ｎ型トランジスタ形成領域１０ｂに対応する部分のシリコン基板１にチャネル層２０ｂを形成する。ここで、チャネル層２０ａの濃度は、チャネル層２０ａが本来有するべき濃度に達しておらず、他方で、チャネル層２０ｂの濃度は、チャネル層２０ｂが本来有するべき濃度に達している。
【００３６】
工程Ｓ２０：フォトレジスト９を除去した後、フォトリソグラフィにより、新たに、高電圧Ｐ型トランジスタ形成領域１０ａ以外の領域を覆うようなフォトレジスト２１を形成する。
【００３７】
工程Ｓ２１：フォトレジスト２１をマスクとしたイオン注入を行うことにより、チャネル層２０ａの濃度を高める。この段階で、チャネル層２０ａの濃度は、チャネル層２０ｂのそれより高くなり、チャネル層２０ａが本来的に有すべき濃度に達する。
【００３８】
工程Ｓ２２：フォトレジスト２１を除去した後、酸化防止膜７をマスクとして熱酸化処理を施すことにより、高電圧トランジスタ形成領域８ａに対応する絶縁膜２ａを成長させる。これにより、高電圧トランジスタのための絶縁膜２ａは、低電圧トランジスタのための絶縁膜２ｂより厚くなる。
【００３９】
工程Ｓ２３：フォトリソグラフィにより、絶縁膜２ａを覆うようなフォトレジスト２２を形成し、さらに、エッチングを施すことにより、低電圧トランジスタ形成領域１０ｂに対応する酸化防止膜７を除去する。
【００４０】
工程Ｓ２４：フォトレジスト２２を除去する。これにより、図６の工程Ｓ４４に図示された構造と同一な構造を有する半導体装置の製造が完了する。
【００４１】
上述したように、実施例の半導体装置の製造方法では、工程Ｓ１８で、フォトレジスト９をマスクとして、高電圧Ｐ型トランジスタ形成領域８ａ及び高電圧Ｎ型トランジスタ形成領域８ｂに対応する部分のシリコン基板１にイオン注入を行うことにより、チャネル層２０ａ、２０ｂを形成し、さらに、工程Ｓ２０で、フォトレジスト２１をマスクとして、チャネル層２０ａに再びイオン注入を行うことにより、相対的に高濃度であるチャネル層２０ａ及び相対的に低濃度であるチャネル層２０ｂを形成する。従って、従来の半導体装置の製造方法が必要であった、図５に図示の工程Ｓ３８でのフォトレジスト１１の形成を必要としないことから、従来の半導体装置の製造方法に比して製造工程数を低減することができ、即ち、半導体装置の生産性を向上させることが可能となる。
【図面の簡単な説明】
【００４２】
【図１】本発明の半導体装置の製造方法を示す工程図（その１）。
【図２】本発明の半導体装置の製造方法を示す工程図（その２）。
【図３】本発明の半導体装置の製造方法を示す工程図（その３）。
【図４】従来の半導体装置の製造方法を示す工程図（その１）。
【図５】従来の半導体装置の製造方法を示す工程図（その２）。
【図６】従来の半導体装置の製造方法を示す工程図（その３）。
【符号の説明】
【００４３】
１  シリコン基板    ２  絶縁膜  ３    酸化防止膜    ４ａ〜４ｄ  フォトレジスト    ５ａ〜５ｄ  素子分離形成領域    ６ａ〜６ｅ  素子分離膜    ７  酸化防止膜    ８ａ  高電圧トランジスタ形成領域    ８ｂ  低電圧トランジスタ形成領域    １０ａ  高電圧Ｎ型トランジスタ形成領域    １０ｂ  高電圧Ｎ型トランジスタ形成領域    ２０ａ、２０ｂ  チャネル層。
【図１】
2005236111.tif 000003
【図２】
2005236111.tif 000004
【図３】
2005236111.tif 000005
【図４】
2005236111.tif 000006
【図５】
2005236111.tif 000007
【図６】
2005236111.tif 000008