(57)【要約】【課題】  予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの段数を必要最小限に留めながら、信号供給線上において予備充電電位とビデオ信号とが衝突するといった事態の招来を確実に回避することのできる表示装置のドライバ回路を提供する。【解決手段】  タイミングパルスの各出力ラインに、当該出力ラインに供されるタイミングパルスと、該タイミングパルスにて書き込みが行われるデータ信号線ＳＬを予備充電するための予備充電用パルスとが入力されるノア回路ＮＯＲが備えられている。【選択図】  図１
2005258424.tif 000002
【特許請求の範囲】
【請求項１】
表示装置に設けられた複数の信号供給線のそれぞれに対して第１スイッチを備え、各上記信号供給線に対する書き込み信号の書き込みを各上記第１スイッチの導通により行う書き込み回路と、
フリップフロップを複数段備え、上記第１のスイッチを導通させるためのタイミングパルスを順次出力するシフトレジスタと、
上記信号供給線のそれぞれに対して第２スイッチを備え、各上記信号供給線への予備充電を各上記第２スイッチの導通により行う予備充電回路とが設けられた表示装置のドライバ回路において、
上記シフトレジスタは、上記フリップフロップから出力される上記タイミングパルスが入力されると、該タイミングパルスとは別のクロック信号を取り込んで、該クロック信号に同期したパルス信号を予備充電用パルスとして、書き込み実行中ではない所定の上記信号供給線に対応する上記第２スイッチに出力して該第２スイッチを導通させるパルス信号供給回路を、書き込み実行中に予備充電される上記信号供給線に対応するように複数備え、かつ、
上記タイミングパルスの各出力ラインには、当該出力ラインに供される上記タイミングパルスから、該タイミングパルスにて書き込みが行われる上記信号供給線を予備充電するための上記予備充電用パルスとの重なり部分を除去する重なり除去回路を含む重なり防止部が備えられていることを特徴とする表示装置のドライバ回路。
【請求項２】
上記重なり防止部には、さらに、
上記予備充電用パルスの各出力ラインに、当該出力ラインに供される上記予備充電用パルスの前端を削るパルス前端除去回路が備えられていると共に、
上記重なり除去回路には、前記パルス前端除去回路によって前端が削られた予備充電用パルスが入力されることを特徴とする請求項１に記載のドライバ回路。
【請求項３】
上記パルス前端除去回路が、ディレイ回路であることを特徴とする請求項２記載の表示装置のドライバ回路。
【請求項４】
上記ディレイ回路は、
上記パルス信号供給回路から入力される予備充電用パルスに対する反転信号を出力するインバータ回路と、
上記インバータ回路の後段に備えられ、上記反転信号を遅延させた遅延反転信号を出力する遅延用インバータ回路と、
上記インバータ回路および上記遅延用インバータ回路の後段に備えられ、上記反転信号および上記遅延反転信号を入力して得られる出力信号を、上記重なり除去回路へ供給する予備充電用パルスとして出力するノア回路とを含むことを特徴とする請求項３に記載の表示装置のドライバ回路。
【請求項５】
上記重なり防止部は、さらに、上記パルス前端除去回路から入力される予備充電用パルスを電流増幅するバッファ回路を含むことを特徴とする請求項２ないし４の何れかに記載の表示装置のドライバ回路。
【請求項６】
上記バッファ回路は、複数のインバータ回路が縦続接続されてなることを特徴とする請求項５記載の表示装置のドライバ回路。
【請求項７】
上記フリップフロップは、セット・リセット型フリップフロップであり、
各上記パルス信号供給回路は、上記パルス信号を上記タイミングパルスを出力した上記フリップフロップの次段の上記フリップフロップのセット信号としても出力することを特徴とする請求項１ないし４の何れかに記載の表示装置のドライバ回路。
【請求項８】
上記パルス信号供給回路がスイッチ回路であることを特徴とする請求項１ないし４の何れかに記載の表示装置のドライバ回路。
【請求項９】
上記パルス信号供給回路がレベルシフタ回路であることを特徴とする請求項１ないし４の何れかに記載の表示装置のドライバ回路。
【請求項１０】
上記タイミングパルスの各上記出力ラインと上記信号供給線の数とが対応しており、各上記第１スイッチを順次に導通させると共に、
上記パスル信号供給回路を上記信号供給線の数に対応して備え、上記第２スイッチを順次に導通させることを特徴とする請求項１ないし４の何れかに記載の表示装置のドライバ回路。
【請求項１１】
上記タイミングパルスの各上記出力ラインと上記信号供給線のｉ（ｉは２以上の整数）本を１単位とするグループ数とが対応しており、各上記第１スイッチを上記グループ内で同時にかつ各グループ毎に順次に導通させるとともに、
上記パルス信号供給回路を上記グループの数に対応して備え、上記第２スイッチを上記グループ内で同時にかつ各上記グループ毎に順次に導通させることを特徴とする請求項１ないし４の何れかに記載の表示装置のドライバ回路。
【請求項１２】
複数の画素と、上記画素に対応して設けられる複数の信号供給線としてのデータ信号線及び複数の信号供給線としての走査信号線と、書き込み信号としてのビデオ信号を上記データ信号線及び上記画素に書き込むデータ信号線ドライバと、上記ビデオ信号を書き込む画素を選択するために上記走査信号線に書き込み信号としての走査信号を書き込む走査信号線ドライバとを備えた表示装置において、
上記データ信号線ドライバを請求項１ないし１１の何れかに記載の表示装置のドライバ回路とすることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の信号供給線に先んじて予備充電を行った後に書き込みのための信号を供給するドライバ回路及び表示装置に関するものである。
【背景技術】
【０００２】
点順次駆動のアクティブマトリクス型液晶表示装置では、液晶パネルの交流駆動を行う際、各画素が安定して所望電荷量だけ充電されるように、データ信号線を介して画素にビデオ信号を供給する前に各データ信号線を予備充電（プリチャージ）することが行われる。この場合、全データ信号線に一度に予備充電を行うようにすると、全データ信号線の配線容量の合計が大きいために、予備充電電源の駆動能力を高くしなければならない。この問題を解決することのできる技術として、少ないデータ信号線の単位ごとに予備充電を行う構成がある。
【０００３】
例えば、特許文献１には、１つのデータ信号線にビデオ信号を出力するときに、データ信号線ドライバのシフトレジスタから出力されるビデオ信号をサンプリングするための信号を用いて、他の１つのデータ信号線のスイッチをＯＮ状態にし、予備充電電源から予備充電を行うようにする構成が開示されている。
【０００４】
該構成では、点順次でデータ信号線にビデオ信号を出力するために、ＴＦＴを含むＭＯＳＦＥＴなどの容量性の制御端子（例えばゲート）を有するスイッチが各データ信号線に設けられ、その制御端子の充電電圧を制御して導通と非導通とを点順次で切り換える。このスイッチを点順次で切り換える制御信号（例えばゲート信号）は、一般に複数段のフリップフロップからなるシフトレジスタによって水平方向にシフトされて出力される。また、各データ信号線には、予備充電を行うために点順次で導通と非導通とが切り換わる同様のスイッチも別に設けられる。
【０００５】
上記公報の構成によれば、予備充電を行うための回路をデータ信号線ドライバの内部に設けることによって、液晶表示装置の十分な額縁面積を確保するなど、予備充電回路の面積低減を図ることができるようになっている。
【０００６】
ところが、特許文献１のデータ信号線ドライバでは、ビデオ信号をサンプリングするためのサンプリング用のスイッチを開閉する信号を、他のデータ信号線の予備充電用のスイッチを開閉する信号としても利用しているので、表示の均一性が低下するなどして表示品位が劣化するといった問題がある。
【０００７】
つまり、交流駆動する上で行う予備充電は、各データ信号線及び画素容量の電位を、前回のビデオ信号のサンプリング時に対して極性反転させるほど大きく変化させるように行うため、このときのスイッチのスイッチングは大きなインパルス状の充電電流を伴う。上記スイッチの制御端子が容量性であるので、この大きな充電電流の比較的高い周波数成分が制御端子の容量を介してスイッチの制御信号回路に伝達されて制御信号回路の電位を揺動させ、さらにビデオ信号書き込み用のスイッチの制御端子を介して、データ信号線に供給されるビデオ信号の揺動を引き起こす虞がある。このようなビデオ信号の揺動は、表示の均一性が低下するなどして表示品位を劣化させる。
【０００８】
このような課題を解決するものとして、本願出願人が先に出願して既に公開された特許文献２には、サンプリング用のスイッチを開閉する信号の出力回路と、予備充電用のスイッチを開閉する信号の出力回路とが共用されない構成が開示されている。これによれば、予備充電に伴ってデータ信号線に流れる大きな電流が、予備充電用のスイッチの容量性の制御端子を介して、そのときに書き込みを行っているデータ信号線に書き込むべきビデオ信号の電位を揺動させることを回避することができる。
【０００９】
以下、図２２及び図２３を用いて、上記特許文献２に開示されているデータ信号線ドライバの一構成例について説明する。
【００１０】
図２２に示すように、データ信号線ドライバ１３１は、シフトレジスタ１３１ａとサンプリング部１３１ｂとを備えている。そして、シフトレジスタ１３１ａは、複数段のセット・リセット型のフリップフロップｓｒｆｆ１・ｓｒｆｆ２・…を備え、各段に対応するように、スイッチ回路ａｓｗ１・ａｓｗ２・…とを備えている。
【００１１】
フリップフロップｓｒｆｆ１・ｓｒｆｆ２・ｓｒｆｆ３・…の出力は順に、出力信号ｄｑ１・ｑ１・ｑ２・…である。このうち、２段目以降のフリップフロップｓｒｆｆ２以降の出力信号ｑ１・ｑ２・…が、サンプリング部１３１ｂが備えるバッファＢｕｆ１・Ｂｕｆ２・…を介してスイッチｖ_ａｓｗ１・ｖ_ａｓｗ２・…に入力される。サンプリング部1１３１ｂのスイッチｖ_ａｓｗ１・ｖ_ａｓｗ２・…は、容量性の制御端子（例えばゲート）を有するスイッチであり、出力信号ｑ１・ｑ２・…の入力にて導通する。導通すると、共通に入力されたアナログのビデオ信号ＶＩＤＥＯの電位を、データ信号線ｓｌ１・ｓｌ２・…に出力する。つまり、出力信号ｑ１・ｑ２・…が、ビデオ信号ＶＩＤＥＯのサンプリングのタイミングパルスである。
【００１２】
また、これら出力信号ｄｑ１・ｑ１・ｑ２・…は順に、スイッチ回路ａｓｗ１・ａｓｗ２・ａｓｗ３・…の制御信号としても入力される。スイッチ回路ａｓｗ１・ａｓｗ２・…は、導通すると、奇数段であればクロック信号ｓｃｋを取り込んで出力し、偶数段であればクロック信号ｓｃｋｂを取り込んで出力する。クロック信号ｓｃｋｂはクロック信号ｓｃｋの反転信号である。
【００１３】
そして、これらスイッチ回路ａｓｗ１・ａｓｗ２・…の出力は順に、出力信号ｄｓｒ１・ｓｒ１・ｓｒ２・…であり、これら出力信号が、次段のフリップフロップｓｒｆｆのセット信号となると共に、前段のフリップフロップｓｒｆｆのリセット信号となり、かつ、ここでは、サンプリング部１３１ｂのスイッチｐ_ａｓｗ２・ｐ_ａｓｗ３・…への入力信号となる。また、初段のフリップフロップｓｒｆｆ１には、スタートパルスｓｓｐがセット信号として入力され、このスタートパルスｓｓｐが、スイッチｐ_ａｓｗ１への入力信号にもなる。
【００１４】
これらサンプリング部１３１ｂのスイッチｐ_ａｓｗ１・ｐ_ａｓｗ２・…は、スイッチｖ_ａｓｗ１・ｖ_ａｓｗ２・…と同様に、容量性の制御端子を有するスイッチであり、スタートパルスｓｓｐ・出力信号ｄｓｒ１・ｓｒ１・ｓｒ２・…の入力にて導通し、導通すると、共通に入力された予備充電電位ＰＶＩＤをデータ信号線ｓｌ１・ｓｌ２・…に出力する。つまり、スタートパルスｓｓｐ・出力信号ｄｓＲ１・ｓｒ１・ｓｒ２・…が、予備充電のための制御信号である。
【００１５】
データ信号線ｓｌ１・ｓｌ２・…には、直交するように走査信号線ｇｌ１・ｇｌ２・…が設けられている。そして、データ信号線ｓｌと走査信号線ｇｌとの交点にはマトリクス状に画素Ｐｉｘ１_１・Ｐｉｘ１_２・…が形成されている。
【００１６】
図２３は、上記の構成のデータ信号線ドライバ１３１のタイミングチャートである。スタートパルスｓｓｐが入力されると、これがスイッチｐ_ａｓｗ１にも入力され、データ信号線ｓｌ１が予備充電される。このとき、スイッチｖ_ａｓｗ１は非導通であるので、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ｓｌ１上で衝突することはない。
【００１７】
また、スタートパルスｓｓｐが入力されることで、フリップフロップｓｒｆｆ１より出力信号ｄｑ１が出力され、これによってスイッチ回路ａｓｗ１が導通し、クロック信号ｓｃｋを取り込んで出力信号ｄｓｒ１を出力する。出力信号ｄｓｒ１はフリップフロップｓｒｆｆ２のセット信号となり、フリップフロップｓｒｆｆ２は出力信号ｑ１を出力する。
【００１８】
出力信号ｑ１が出力されることで、スイッチａｓｗ２が導通し、スイッチａｓｗ２はクロック信号ｓｃｋｂを取り込んで出力信号ｓｒ１を出力する。また、出力信号ｑ１はタイミングパルスとしてバッファＢｕｆ１を介してスイッチｖ_ａｓｗ１を導通させる。これにより、データ信号線ｓｌ１はビデオ信号ＶＩＤＥＯが供給される。このときすでにスタートパルスｓｓｐはＬｏｗになっているため、スイッチｐ_ａｓｗ１は非導通となっている。したがって、このときも、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ｓｌ１上で衝突することはない。
【００１９】
また、出力信号ｄｓｒ１によってスイッチｐ_ａｓｗ２が導通するので、ビデオ信号ＶＩＤＥＯがデータ信号線ｓｌ１に出力されると同時に、データ信号線ｓｌ２が予備充電される。
【００２０】
このようにして、データ信号線ｓｌｎの予備充電を行った後にデータ信号線ｓｌｎにビデオ信号ＶＩＤＥＯを供給し、このビデオ信号ＶＩＤＥＯの供給の間にデータ信号線ｓｌ（ｎ＋１）の予備充電を行うという動作を順次繰り返し、点順次でサンプリングが行われていく。
【００２１】
なお、本件出願人が先に出願して公開された特許文献３には、シフトレジスタの各段を構成するセット・リセット型フリップフロップの出力を受けてクロック信号をスイッチ回路によって取り込み、このクロック信号を次段のセット・リセット型フリップフロップのセット信号とする構成が開示されている。また、本件出願人が先に出願して公開された特許文献４及び特許文献５には、シフトレジスタの各段を構成するセット・リセット型フリップフロップの出力を受けてクロック信号を取り込み、このクロック信号のレベルシフトを行って次段のセット・リセット型フリップフロップのセット信号とする構成が開示されている。
【特許文献１】特開平７−２９５５２０号公報（１９９５年１１月１０日公開）
【特許文献２】米国特許出願公開第２００３−０２３４６１号明細書（２００３年１２月２５日公開）
【特許文献３】特開２００１−１３５０９３号公報（２００１年５月１８日公開）
【特許文献４】特開２００１−３０７４９５号公報（２００１年１１月２日公開）
【特許文献５】特開２０００−３３９９８５号公報（２０００年１２月８日公開）
【特許文献６】特開平５−２１６４４１号公報（１９９３年８月２７日公開）
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかしながら、上記特許文献２に開示されている本願出願人が先に提案したデータ信号線ドライバ１３１の構成では、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ｓｌ上で衝突してしまい、データ信号線ｓｌに正常なビデオ信号電位を書き込むことができず、画質の低下といった不具合を招来する恐れがある。
【００２３】
つまり、例えば、２ライン目のデータ信号線ｓｌ２に着目して説明すると、該データ信号線ｓｌ２の予備充電用のスイッチｐ_ａｓｗ２を開閉する出力信号ｄｓｒ１と、データ信号線ｓｌ２のサンプリング用のスイッチｖ_ａｓｗ２を開閉する出力信号ｑ２とは、図２３に示すように、互いに反転関係にあるクロック信号ｓｃｋ・ｓｃｋｂの各立ち上がりに同期するものであり、パルス同士が互いに重なり合わないように設計されている。
【００２４】
しかしながら、実際にはパルスの立ち上がりや立ち下がりにはダレ等があるため、部分的に重なってしまう恐れがある。出力信号ｄｓｒ１が立ち下がらないうちに、出力信号ｑ２が立ち上がってしまうと、予備充電用のスイッチｐ_ａｓｗ２とサンプリング用のスイッチｖ_ａｓｗ２とが同時にオンすることとなり、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ｓｌ２上で衝突してしまう。その結果、データ信号線ｓｌ２にサンプリングすべきビデオ信号の電位が揺動し、画質が低下する。
【００２５】
また、上記特許文献２には、予備充電用のスイッチを開閉する信号の立ち下がり後、半クロック周期遅らせてから、同じデータ信号線に設けられたサンプリング用のスイッチを開閉する信号を立ち上げるようにしたデータ信号線ドライバの構成も開示している。このような構成とすることで、データ信号線上での予備充電電位とビデオ信号との衝突は確実に避けることはできる。
【００２６】
携帯用機器等に搭載される表示装置では、小型であること、特に小型化のために表示エリア外の額縁が狭いことが要求される。しかし、このように、半クロック周期遅らせるには、その分、シフトレジスタにおけるフリップフロップの数が増加してしまい、表示エリア外の額縁の増加を招く。また、シフトレジスタの出力信号の配線を引き回す上で、可能な限りデータ信号線に近いフリップフロップの出力を利用したいといった要望があり、このような要望に応じることができない。
【００２７】
このように、従来のデータ信号線ドライバなどのような表示装置のドライバ回路には、内部に設けられた予備充電回路によってデータ信号線などの信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの段数を必要最小限に留めながら、信号供給線上において予備充電電位とビデオ信号とが衝突するといった事態の招来を確実に回避するといったことができないという問題があった。なお、特許文献３〜６は、予備充電に関して何の開示も示唆もしていない。
【００２８】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの段数を必要最小限に留めながら、信号供給線上において予備充電電位とビデオ信号とが衝突するといった事態の招来を確実に回避することのできる表示装置のドライバ回路、及びそのドライバ回路を備えた表示装置を提供することにある。
【課題を解決するための手段】
【００２９】
本発明に係る第１の表示装置のドライバ回路は、上記課題を解決するために、表示装置に設けられた複数の信号供給線のそれぞれに対して第１スイッチを備え、各上記信号供給線に対する書き込み信号の書き込みを各上記第１スイッチの導通により行う書き込み回路と、フリップフロップを複数段備え、上記第１のスイッチを導通させるためのタイミングパルスを順次出力するシフトレジスタと、上記信号供給線のそれぞれに対して第２スイッチを備え、各上記信号供給線への予備充電を各上記第２スイッチの導通により行う予備充電回路とが設けられた表示装置のドライバ回路において、上記シフトレジスタは、上記フリップフロップから出力される上記タイミングパルスが入力されると、該タイミングパルスとは別のクロック信号を取り込んで、該クロック信号に同期したパルス信号を予備充電用パルスとして、書き込み実行中ではない所定の上記信号供給線に対応する上記第２スイッチに出力して該第２スイッチを導通させるパルス信号供給回路を、書き込み実行中に予備充電される上記信号供給線に対応するように複数備え、かつ、上記タイミングパルスの各出力ラインには、当該出力ラインに供される上記タイミングパルスより、該タイミングパルスにて書き込みが行われる上記信号供給線を予備充電するための上記予備充電用パルスとの重なり部分を除去する重なり除去回路を含む重なり防止部が備えられていることを特徴としている。
【００３０】
上記構成によれば、書き込み回路の第１スイッチは、フリップフロップから書き込み信号の書き込みのタイミングパルスが出力されることにより導通する一方、予備充電回路の第２スイッチは、タイミングパルスとは別のクロック信号がパルス信号供給回路によって取り込まれて出力されることにより導通する。
【００３１】
書き込み実効期間には各信号供給線が書き込みの期間となるが、フリップフロップがタイミングパルスを出力すると、その前段のフリップフロップから出力されたタイミングパルスが入力されたパルス信号供給回路が取り込んで出力したクロック信号は、書き込みの期間中でない所定の信号供給線の予備充電を行わせる。
【００３２】
このように、信号供給線に書き込み信号の書き込みを行っている間に、別の信号供給線の予備充電を行うことができる。また、このときに、書き込みのタイミングパルスが供給される系統と、予備充電を行わせる信号が供給される系統とは分離されるので、予備充電に伴って信号供給線に流れる大きな電流が、第１スイッチ、第２スイッチの容量性の制御端子を介して、そのときに書き込みを行っている信号供給線の書き込み信号の電位を揺動させてしまうことを回避することができる。
【００３３】
そして、上記構成によれば、上記タイミングパルスの各出力ラインに設けられた重なり除去回路が、各出力ラインに供される上記タイミングパルスより、該タイミングパルスにて書き込みが行われる信号供給線を予備充電するための予備充電用パルスとの重なり部分を除去する。したがって、上記した特許文献２に開示された構成のように、予備充電用パルスの後端（立ち下がり）とタイミングパルスの前端（立ち上がり）とが同期するようなフリップフロップの出力を利用したとしても、予備充電用パルスの後端とタイミングパルスの前端とが重なることはなく、各信号供給線にそれぞれ設けられた対をなすサンプリング用の第１スイッチと予備充電用の第２スイッチとが、同時に導通することを確実に防止することができ、書き込み信号と予備充電電位とが信号供給線上で衝突するといった事態の招来を確実に回避することができる。
【００３４】
また、タイミングパルス同士の重なりも、ビデオ信号線に電位の揺れを生じるため、表示の均一性が低下するなどして画像品位を損なうこととなるが、上記のように、タイミングパルスの前端を対応する予備充電用パルスの後端で規定することで、予備充電用パルスの後端のズレ量にもよるが、タイミングパルスの前端が一部削られるような波形となることがあり、その場合は、併せてタイミングパルス同士の重なりをも回避することができる。
【００３５】
これにより、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの段数を必要最小限に留めながら、信号供給線上において予備充電電位とビデオ信号とが衝突するといった事態の招来を確実に回避することのできる表示装置のドライバ回路を提供することができる。
【００３６】
本発明に係る第２の表示装置のドライバ回路は、上記課題を解決するために、上記第１の表示装置のドライバ回路の構成において、上記重なり防止部には、さらに、上記予備充電用パルスの各出力ラインに、当該出力ラインに供される上記予備充電用パルスの前端を削るパルス前端除去回路が備えられていると共に、上記重なり除去回路には、前記パルス前端除去回路によって前端が削られた予備充電用パルスが入力されることを特徴とすることもできる。
【００３７】
これは、つまり、上記した第１の表示装置のドライバ回路において、さらに、予備充電用パルスの各出力ラインに、当該出力ラインに供される予備充電用パルスの前端を削るパルス前端除去回路が備えられると共に、上記重なり除去回路には、この前端が削られた予備充電用パルスが入力される構成である。
【００３８】
これによれば、パルス前端除去回路が、予備充電用パルスの前端を削り取るので、予備充電用パルスの前端・後端にダレが生じていても、予備充電用パルス同士の重なりは生じない。その結果、前述の第１の表示装置のドライバ回路の作用に加えて、同時に充電することを想定していない信号供給線にまで予備充電が行われてしまい、予備充電電源の駆動能力不足となるような事態の招来を確実に回避することができるという作用を奏する。
【００３９】
本発明に係る第３の表示装置のドライバ回路は、上記課題を解決するために、上記第２の表示装置のドライバ回路において、上記パルス前端除去回路が、ディレイ回路であることを特徴とすることもできる。
【００４０】
上記予備充電用パルスの各出力ラインにディレイ回路を備えれば、該ディレイ回路は、入力信号（予備充電用パルス）におけるパルスの立ち上がりを遅らせることによって、予備充電用パルスの前端部分を削りとるように機能する。したがって、このディレイ回路は、本発明におけるパルス前端除去回路として好適である。
【００４１】
本発明に係る第４の表示装置のドライバ回路は、上記課題を解決するために、上記第３の表示装置のドライバ回路において、上記ディレイ回路が、上記パルス信号供給回路から入力される予備充電用パルスに対する反転信号を出力するインバータ回路と、上記インバータ回路の後段に備えられ、上記反転信号を遅延させた遅延反転信号を出力する遅延用インバータ回路と、上記インバータ回路および上記遅延用インバータ回路の後段に備えられ、上記反転信号および上記遅延反転信号を入力して得られる出力信号を、上記重なり除去回路へ供給する予備充電用パルスとして出力するノア回路とを含むことを特徴とすることもできる。
【００４２】
このようにディレイ回路を構成すると、入力信号（予備充電用パルス）のパルスの立ち下がり（後端）はそのままに、パルスの立ち上がり（前端）だけを遅らせることができるパルス前端除去回路を、比較的簡単な回路構成でもって実現することができる。
【００４３】
本発明に係る第５の表示装置のドライバ回路は、上記課題を解決するために、上記第２ないし４の何れかの表示装置のドライバ回路において、上記重なり防止部が、さらに、上記パルス前端除去回路から入力される予備充電用パルスを電流増幅するバッファ回路を含むことを特徴とすることもできる。
【００４４】
本発明に係る第６の表示装置のドライバ回路は、上記第５の表示装置のドライバ回路において、上記バッファ回路が、複数のインバータ回路が縦続接続されてなることを特徴とすることもできる。
【００４５】
上記のようなバッファ回路を設けることにより、上記パルス前端除去回路からバッファ回路へ入力される予備充電用パルスは、電流増幅するためのバッファ回路にて遅延を受ける。このため、最終的な予備充電用パルスであるバッファ回路より出力された出力信号の後端は、効果的にタイミングパルスの前端と重なりあうので、タイミングパルスの前端を確実に除去することができる。これにより、タイミングパルス同士の重なりを効果的に回避することができる。
【００４６】
本発明に係る第７の表示装置のドライバ回路は、上記課題を解決するために、上記第１ないし４の何れかの表示装置のドライバ回路においては、さらに、上記フリップフロップはセット・リセット型フリップフロップであり、各上記パルス信号供給回路は、上記パルス信号を上記タイミングパルスを出力した上記フリップフロップの次段の上記フリップフロップのセット信号としても出力することを特徴とすることもできる。
【００４７】
本発明に係る第８の表示装置のドライバ回路は、上記課題を解決するために、上記第１ないし４の何れかの表示装置のドライバ回路においては、さらに、上記パルス信号供給回路がスイッチ回路であること、或いは、上記パルス信号供給回路がレベルシフタ回路であることを特徴とすることもできる。
【００４８】
上記パルス信号供給回路がスイッチ回路で構成される場合、回路規模を小さくすることが可能であり、上記パルス信号供給回路がレベルシフタ回路である場合には、外部から入力される信号がシフトレジスタの駆動電圧より小さい振幅で、そのままの振幅ではシフトレジスタの正常動作が不可能な場合であっても、レベルシフタ回路において、入力される信号をレベルシフトすることによってシフトレジスタを正常に動作させることができるといった利点がある。
【００４９】
本発明に係る第９の表示装置のドライバ回路は、上記課題を解決するために、上記第１ないし４の何れかの表示装置のドライバ回路においては、上記タイミングパルスの各上記出力ラインと上記信号供給線の数とが対応しており、各上記第１スイッチを順次に導通させると共に、上記パスル信号供給回路を上記信号供給線の数に対応して備え、上記第２スイッチを順次に導通させることを特徴とすることもできる。
【００５０】
このようにすることで、フリップフロップからのタイミングパルスにより各信号供給線に順次書き込みを行う、いわゆる点順次駆動方式のドライバ回路に対して、スイッチ回路によって信号供給線への点順次の導通を制御される予備充電回路を内部に備え、信号供給線に駆動能力の小さい充電電源から予備充電を行う場合に、シフトレジスタの段数を必要最小限に留めながら、信号供給線上において予備充電電位とビデオ信号とが衝突するといった事態の招来を確実に回避することのできる表示装置のドライバ回路を提供することができる。
【００５１】
本発明に係る第１０の表示装置のドライバ回路は、上記課題を解決するために、上記第１ないし４の何れかの表示装置のドライバ回路においては、上記タイミングパルスの各上記出力ラインと上記信号供給線のｉ（ｉは２以上の整数）本を１単位とするグループ数とが対応しており、各上記第１スイッチを上記グループ内で同時にかつ各グループ毎に順次に導通させるとともに、上記パルス信号供給回路を上記グループの数に対応して備え、上記第２スイッチを上記グループ内で同時にかつ各上記グループ毎に順次に導通させることを特徴とすることもできる。
【００５２】
このようにすることで、フリップフロップからのタイミングパルスにより信号供給線を複数本ずつ順次に書き込みを行う、いわゆる多点同時駆動方式のドライバ回路に対して、スイッチ回路によって信号供給線への多点同時の導通を制御される予備充電回路を内部に備え、信号供給線に駆動能力の小さい充電電源から予備充電を行う場合に、シフトレジスタの段数を必要最小限に留めながら、信号供給線上において予備充電電位とビデオ信号とが衝突するといった事態の招来を確実に回避することのできる表示装置のドライバ回路を提供することができる。
【００５３】
また、本発明の表示装置は、上記従来の課題を解決するために、複数の画素と、上記画素に対応して設けられる複数の信号供給線としてのデータ信号線及び複数の信号供給線としての走査信号線と、書き込み信号としてのビデオ信号を上記データ信号線及び上記画素に書き込むデータ信号線ドライバと、上記ビデオ信号を書き込む画素を選択するために上記走査信号線に書き込み信号としての走査信号を書き込む走査信号線ドライバとを備えた表示装置において、上記データ信号線ドライバを上記のいずれかの表示装置のドライバ回路とすることを特徴としている。
【００５４】
上記の発明によれば、データ信号線ドライバにおいて、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの段数を必要最小限に留めながら、信号供給線上において予備充電電位とビデオ信号とが衝突するといった事態の招来を確実に回避することができる。したがって、表示の均一性が向上した表示品位の高い表示装置を提供することができる。
【発明の効果】
【００５５】
本発明に係る第１の表示装置のドライバ回路は、以上のように、上記シフトレジスタは、上記フリップフロップから出力される上記タイミングパルスが入力されると、該タイミングパルスとは別のクロック信号を取り込んで、該クロック信号に同期したパルス信号を予備充電用パルスとして、書き込み実行中ではない所定の上記信号供給線に対応する上記第２スイッチに出力して該第２スイッチを導通させるパルス信号供給回路を、書き込み実行中に予備充電される上記信号供給線に対応するように複数備え、かつ、上記タイミングパルスの各出力ラインには、当該出力ラインに供される上記タイミングパルスより、該タイミングパルスにて書き込みが行われる上記信号供給線を予備充電するための上記予備充電用パルスとの重なり部分を除去する重なり除去回路を含む重なり防止部が備えられている構成である。
【００５６】
これにより、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの段数を必要最小限に留めながら、信号供給線上において予備充電電位とビデオ信号とが衝突するといった事態の招来を確実に回避することのできる表示装置のドライバ回路を提供することができるという効果を奏する。
【００５７】
本発明の表示装置は、以上のように、複数の画素と、上記画素に対応して設けられる複数の信号供給線としてのデータ信号線及び複数の信号供給線としての走査信号線と、書き込み信号としてのビデオ信号を上記データ信号線及び上記画素に書き込むデータ信号線ドライバと、上記ビデオ信号を書き込む画素を選択するために上記走査信号線に書き込み信号としての走査信号を書き込む走査信号線ドライバとを備えた表示装置において、上記データ信号線ドライバを上記のいずれかの表示装置のドライバ回路とする構成である。
【００５８】
これにより、データ信号線ドライバにおいて、予備充電回路を内部に備え、信号供給線に駆動能力の小さい予備充電電源から予備充電を行う場合に、シフトレジスタの段数を必要最小限に留めながら、信号供給線上において予備充電電位とビデオ信号とが衝突するといった事態の招来を確実に回避することのできるので、表示の均一性が向上した表示品位の高い表示装置を提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５９】
〔実施の形態１〕
本発明の一実施の形態について、図１〜図３、及び図１４〜図１８を用いて説明すれば、以下の通りである。
【００６０】
本実施の形態における表示装置のドライバ回路は、液晶表示装置のデータ信号線ドライバである。図１にこのようなデータ信号線ドライバ３１の構成を示す。
【００６１】
データ信号線ドライバ３１は、シフトレジスタ３１ａとサンプリング部３１ｂと重なり防止部３１ｃとを備えている。
【００６２】
シフトレジスタ３１ａは、複数段のセット・リセット型のフリップフロップＳＲＦＦ１・ＳＲＦＦ２・…と、複数のスイッチ回路（パルス信号供給回路）ＡＳＷ１・ＡＳＷ２・…とを備えている。スイッチ回路ＡＳＷｋ（ｋ＝１，２，…）はフリップフロップＳＲＦＦｋのＱ出力を導通（開）及び非導通（閉）の制御信号としている。ｋが奇数であるスイッチ回路ＡＳＷｋは、導通すると、後述するタイミングパルスとは別の外部の供給源から供給されるクロック信号（パルス信号，予備充電用パルス）ＳＣＫを取り込んで出力する。また、ｋが偶数であるスイッチ回路ＡＳＷｋは、導通すると、同じくタイミングパルスとは別の外部の供給源から供給されるクロック信号（パルス信号，予備充電用パルス）ＳＣＫＢを取り込んで出力する。クロック信号ＳＣＫＢはクロック信号ＳＣＫの反転信号である。
【００６３】
スイッチ回路ＡＳＷ１・ＡＳＷ２・…は、フリップフロップＳＲＦＦ１・ＳＲＦＦ２・…のＱＢ（Ｑバー・Ｑの反転）出力をスイッチＶ_ＡＳＷ１・Ｖ_ＡＳＷ１２・…（後述）へ送る信号線Ｓ１と分離した信号線Ｓ２を通して、クロック信号ＳＣＫ・ＳＣＫＢ（後述する出力信号ＤＳＷＯ１・ＳＷＯ１・ＳＷＯ２・…）をスイッチＰ_ＡＳＷ１・Ｐ_ＡＳＷ２・…（後述）に出力する。また、スイッチ回路ＡＳＷ１・ＡＳＷ２・…は、フリップフロップＳＲＦＦ１・ＳＲＦＦ２・…のＱＢ出力をＶ_ＡＳＷ１・Ｖ_ＡＳＷ２・…（後述）へ送る信号線Ｓ１と分離した信号線を通して、外部の供給源からクロック信号ＳＣＫ・ＳＣＫＢを取り込む。
【００６４】
スイッチ回路ＡＳＷ１の出力は出力信号ＤＳＷＯ１であり、スイッチ回路ＡＳＷ２・ＡＳＷ３・…の出力は順に、出力信号ＳＷＯ１・ＳＷＯ２・…である。各スイッチ回路ＡＳＷｋの出力信号は、ＱＢ出力が入力される対応するフリップフロップＳＲＦＦｋ（ｋ＝１，２，…）それぞれの次段のフリップフロップＳＲＦＦ（ｋ＋１）のセット信号となり、また、ＱＢ出力が入力される対応するフリップフロップＳＲＦＦｋそれぞれの１つ前の段のフリップフロップＳＲＦＦ（ｋ−１）リセット信号となる。
【００６５】
また、ここでは、各スイッチ回路ＡＳＷ１・ＡＳＷ２・…の出力信号は、後述するサンプリング部３１ｂの予備充電回路が備えるスイッチＰ_ＡＳＷ２・Ｐ_ＡＳＷ３・…への入力信号となる。つまり、出力信号ＤＳＷＯ１・ＳＷＯ１・ＳＷＯ２・…は、後述する予備充電用パルスとなる。そして、詳細は後述するが、各スイッチ回路ＡＳＷｋの出力信号は、後述する重なり防止部３１ｃが備えるディレイ回路Ｄｅｌａｙ_Ｐ２・Ｄｅｌａｙ_Ｐ３・…及びバッファ回路Ｂｕｆｆｅｒ_Ｐ２・Ｂｕｆｆｅｒ_Ｐ３・…をそれぞれ介してスイッチＰ_ＡＳＷ２・Ｐ_ＡＳＷ３・…に入力する。
【００６６】
スイッチ回路ＡＳＷ１・ＡＳＷ２・…として使用可能なスイッチ回路の一例を図１４に基づいて説明する。図１４は、スイッチ回路の一例の構成を示す回路図である。
【００６７】
スイッチ回路は、上記インバータ回路ＩＮＶ１１と、ＰチャネルＭＯＳトランジスタｐ１１及びＮチャネルＭＯＳトランジスタｎ１１によって構成されるＣＭＯＳスイッチと、ＮチャネルＭＯＳトランジスタｎ１２とによって構成されている。外部から入力される制御信号ＥＮＢに応じて、制御信号ＥＮＢがＬｏｗの場合には、ＮチャネルＭＯＳトランジスタｎ１２が閉じ、ＣＭＯＳスイッチのＰチャネルＭＯＳトランジスタｐ１１及びＮチャネルＭＯＳトランジスタｎ１１は開き、外部から入力された信号ＣＫＩＮが出力信号ＯＵＴとしてそのまま出力される。また、制御信号ＥＮＢがＨｉｇｈになると、ＣＭＯＳスイッチのＰチャネルＭＯＳトランジスタｐ１１及びＮチャネルＭＯＳトランジスタｎ１１は閉じ、ＮチャネルＭＯＳトランジスタｎ１２が開き、出力信号ＯＵＴはＬｏｗに固定される。制御信号ＥＮは、図１におけるフリップフロップＳＲＦＦｋのＱＢ出力に相当する。また、入力信号ＣＫＩＮは、図１におけるクロック信号ＳＣＫ又はＳＣＫＢに相当する。また、出力信号ＯＵＴは、図１における出力信号ＤＳＷＯ１・ＳＷＯ１・ＳＷＯ２・…に相当する。
【００６８】
フリップフロップＳＲＦＦｋのＱＢ（Ｑの反転信号）出力は、ｋ＝１では出力信号ＤＱＢ１であり、ｋ＝２，３，…に対しては順に出力信号ＱＢ１・ＱＢ２・…である。初段のフリップフロップＳＲＦＦ１のセット信号としては、外部から入力されるスタートパルスＳＳＰが入力される。このスタートパルスＳＳＰは、スイッチＰ_ＡＳＷ１へ入力される予備充電用パルスにもなる。この場合も、後述する重なり防止部３１ｃのディレイ回路Ｄｅｌａｙ_Ｐ１及びバッファ回路Ｂｕｆｆｅｒ_Ｐ１を介して、スイッチＰ_ＡＳＷ１へ入力される。
【００６９】
フリップフロップＳＲＦＦ１の出力信号ＤＱＢ１はスイッチ回路ＡＳＷ１へ入力され、フリップフロップＳＲＦＦ２・ＳＲＦＦ３・…の出力信号ＱＢ１・ＱＢ２・…は順に、スイッチ回路ＡＳＷ２・ＡＳＷ３・…に入力されると共に、後述するサンプリング部３１ｂが備えるバッファ回路Ｂｕｆｆｅｒ_Ｓ１・Ｂｕｆｆｅｒ_Ｓ２・…を介してサンプリング部３１ｂが備えるスイッチＶ_ＡＳＷ１・Ｖ_ＡＳＷ２・…に入力される。つまり、出力信号ＱＢ１・ＱＢ２・…が、後述するビデオ信号ＶＩＤＥＯのサンプリングのタイミングパルスとなる。そして、詳細は後述するが、出力信号ＱＢ１・ＱＢ２・…は、後述する重なり防止部３１ｃのノア回路ＮＯＲ１・ＮＯＲ２・…に一旦入力され、これを介して、バッファ回路Ｂｕｆｆｅｒ_Ｓ１・Ｂｕｆｆｅｒ_Ｓ２・…に入力される。
【００７０】
サンプリング部（書き込み回路、予備充電回路）３１ｂは、バッファ回路Ｂｕｆｆｅｒ_Ｓ１・Ｂｕｆｆｅｒ_Ｓ２・…と、スイッチＶ_ＡＳＷ１・Ｖ_ＡＳＷ２・…と、予備充電回路とを備えている。予備充電回路は、スイッチＰ_ＡＳＷ１・Ｐ_ＡＳＷ２・…を備えている。バッファ回路Ｂｕｆｆｅｒ_Ｓ１・Ｂｕｆｆｅｒ_Ｓ２・…と、スイッチＶ_ＡＳＷ１・Ｖ_ＡＳＷ２・…とにより、書き込み回路が構成されている。
【００７１】
バッファ回路Ｂｕｆｆｅｒ_Ｓｎ（ｎ＝１，２，…）は、例えば、図１５に示すように、それぞれ４つのインバータ回路が縦続接続されたバッファである。その入力は、前述のシフトレジスタ３１ａから出力される出力信号ＱＢｎ（ｎ＝１，２，…）を入力信号の一つとした、重なり防止部３１ｃに備えられるノア回路ＮＯＲｎの各出力（後述するＯＵＴ１・ＯＵＴ２・…）である。
【００７２】
第１スイッチであるスイッチＶ_ＡＳＷｎ（ｎ＝１，２，…）は、入力信号がゲート（第１制御端子）Ｇに直接入力されるＮチャネルＭＯＳトランジスタ（ＴＦＴ）及び入力信号が反転された信号がゲートＧに入力されるＰチャネルＭＯＳトランジスタ（ＴＦＴ）からなるアナログスイッチと、上記入力信号を反転し、ＰチャネルＭＯＳトランジスタのゲートＧの持つ容量を十分に充放電が可能な能力を持ちながらゲートＧに入力するインバータ回路とからなる（該インバータ回路は上記入力信号を反転させ且つバッファ回路Ｂｕｆｆｅｒ_Ｓｎの機能の一部を持つと考えてよい）。上記アナログスイッチの入力信号は、バッファ回路Ｂｕｆｆｅｒ_Ｓｎの出力信号である。
【００７３】
各ＭＯＳトランジスタのゲートＧは容量性の制御端子であり、スイッチＶ_ＡＳＷｎは、ゲートの充電電圧に応じて導通と非導通とが切り換わる。各スイッチＶ_ＡＳＷｎのアナログスイッチにおけるチャネル経路の一端には、外部から供給されるアナログのビデオ信号（書き込み信号）ＶＩＤＥＯが共通に入力される。
【００７４】
第２スイッチであるスイッチＰ_ＡＳＷｎ（ｎ＝１，２，…）は、入力信号がゲート（第２制御端子）Ｇ’に直接入力されるＮチャネルＭＯＳトランジスタ及びその入力信号が反転された信号がゲートＧ’に入力されるＰチャネルＭＯＳトランジスタからなるアナログスイッチと、上記入力信号を反転し、ＰチャネルＭＯＳトランジスタのゲートＧ’の持つ容量を十分に充放電が可能な能力を持ちながらゲートＧ’に入力するインバータ回路とからなる（該インバータ回路は上記入力信号を反転させ且つ後述するバッファ回路Ｂｕｆｆｅｒ_Ｐｎの機能の一部を持つと考えてよい）。前述の説明からも分かるように、上記アナログスイッチの入力信号は、フリップフロップＳＲＦＦｋ（ｋ＝ｎ）のセット信号でもある、スタートパルスＳＳＰ、出力信号ＤＳＷＯ１・ＳＷＯ１・ＳＷＯ２・…が、重なり防止部３１ｃに備えられるディレイ回路Ｄｅｌａｙ_Ｐ１・Ｄｅｌａｙ_Ｐ２・…とバッファ回路Ｂｕｆｆｅｒ_Ｐ１・Ｂｕｆｆｅｒ_Ｐ２・…とを介して出力された信号ＤＳＲ１・ＳＲ１・ＳＲ２・…である。
【００７５】
各ＭＯＳトランジスタのゲートＧ’は容量性の制御端子であり、スイッチＰ_ＡＳＷｎは、ゲートの充電電圧に応じて導通と非導通とが切り換わる。各スイッチＰ_ＡＳＷｎのアナログスイッチのチャネル経路の一端には、外部から印加される予備充電電位ＰＶＩＤが共通に入力される。
【００７６】
また、各スイッチＶ_ＡＳＷｎにおけるアナログスイッチのチャネル経路の他端と、各スイッチＰ_ＡＳＷｎのアナログスイッチのチャネル経路の他端とは、液晶表示パネルに設けられたデータ信号線（信号供給線）ＳＬｎ（ｎ＝１，２，…）に接続されている。液晶表示パネルにはさらに、データ信号線ＳＬｎと直交するように走査信号線ＧＬ１・ＧＬ２・…が設けられている。データ信号線ＳＬｎと走査信号線ＧＬｍ（ｍ＝１，２，…）との交点にはマトリクス状に画素Ｐｉｘｍ_ｎ（ｍ＝１，２，…、ｎ＝１，２，…）が形成されている。各画素は、通常のアクティブマトリクス型の液晶表示装置と同じように、ＮチャネルＭＯＳトランジスタ（ＴＦＴ）、液晶容量、及び補助容量を備えている。走査信号線ＧＬｍは所定周期で選択され、選択されている間、走査信号線ＧＬｍにつながれている画素のＭＯＳトランジスタを導通させる。
【００７７】
重なり防止部３１ｃは、パルス前端除去回路であるディレイ回路Ｄｅｌａｙ_Ｐ１・Ｄｅｌａｙ_Ｐ２・…と、バッファ回路Ｂｕｆｆｅｒ_Ｐ１・Ｂｕｆｆｅｒ_Ｐ２・…と、重なり除去回路であるノア回路ＮＯＲ１・ＮＯＲ２・…とを備えている。
【００７８】
パルス前端除去回路は、入力信号におけるパルスの立ち上がり（前端）を遅らせて、パルスの前端部分を削りとるような回路であり、予備充電用パルスの前端を削り取ることで、予備充電用パルス同士の重なりを確実に除去する機能を有している。これにより、同時に充電することを想定していないデータ信号線にまで予備充電が行われてしまい、予備充電電位ＰＶＩＤの駆動能力不足となるような事態の招来を確実に回避することができる。
【００７９】
ここでは、パルス前端除去回路として、図１６に示すようなディレイ回路Ｄｅｌａｙ_Ｐを用いている。ディレイ回路Ｄｅｌａｙ_Ｐは、入力信号ｉｎをインバータ回路ｉｎｖを介して反転させた後２つに分岐し、一方の信号Ｂはそのままノア回路ｎｏｒに入力させ、他方の信号Ａは、信号を遅延させるために複数の縦続接続されたインバータ回路を通した後ノア回路ｎｏｒに入力させる構成である。図１７のタイミングチャートに示すように、出力信号ｏｕｔは、入力信号ｉｎのパルスの立ち下がり（後端）はそのままに、パルスの立ち上がり（前端）だけを遅らせることができる。
【００８０】
ディレイ回路Ｄｅｌａｙ_Ｐｎは、上記シフトレジスタ３１ａからサンプリング部３１ｂにおけるスイッチＰ_ＡＳＷｎへと接続された各予備充電用パルスの出力ラインそれぞれに対して備えられている。
【００８１】
ディレイ回路Ｄｅｌａｙ_Ｐ１の入力信号はスタートパルスＳＳＰであり、ディレイ回路Ｄｅｌａｙ_Ｐ２・Ｄｅｌａｙ_Ｐ３・…の入力信号は順に、出力信号ＤＳＷＯ１・ＳＷＯ１・ＳＷＯ２・…である。また、ディレイ回路Ｄｅｌａｙ_Ｐ１・Ｄｅｌａｙ_Ｐ２・…の出力は順に、出力信号ＤＤＯ１・ＤＯ１・ＤＯ２・…である。各ディレイ回路Ｄｅｌａｙ_Ｐｎの出力信号は、それぞれ対応するバッファ回路Ｂｕｆｆｅｒ_Ｐ１・Ｂｕｆｆｅｒ_Ｐ２・…に入力される。
【００８２】
各バッファ回路Ｂｕｆｆｅｒ_Ｐｎは、入力信号を電流増幅する回路であって、例えば、図１８に示すように、複数（図では４つ）のインバータ回路が縦続接続されたバッファである。バッファ回路Ｂｕｆｆｅｒ_Ｐ１・Ｂｕｆｆｅｒ_Ｐ２・…の出力は順に、出力信号ＤＳＲ１・ＳＲ１・ＳＲ２・…である。各バッファ回路Ｂｕｆｆｅｒ_Ｐｎの出力信号は、それぞれ対応するスイッチＰ_ＡＳＷｎに入力される。
【００８３】
重なり除去回路は、スイッチＶ_ＡＳＷｎへと入力されるタイミングパルスより、スイッチＰ_ＡＳＷｎへと入力される予備充電用パルスとの重なり部分を除去する回路である。これにより、予備充電用パルスの後端（立ち下がり）とタイミングパルスの前端（立ち上がり）とが同期するようなフリップフロップの出力を利用したとしても、予備充電用パルスの後端とタイミングパルスの前端とが重なることはなく、各データ信号線ＳＬｎに設けられた対をなすサンプリング用のスイッチＶ_ＡＳＷｎと予備充電用のスイッチＰ_ＡＳＷｎとが、同時に導通することを確実に防止することができ、ビデオ信号ＶＩＤＥＯと予備充電電位ＰＶＩＤとがデータ信号線ＳＬ上で衝突するといった事態の招来を確実に回避することができる。
【００８４】
また、このようにタイミングパルスの前端を対応する予備充電用パルスの後端で規定することで、予備充電用パルスの後端のズレ量にもよるが、タイミングパルスの前端が一部削られるような波形となることがあり、その場合は、併せてタイミングパルス同士の重なりをも回避することができる。
【００８５】
ここでは、タイミングパルスであるフリップフロップＳＲＦＦ２・ＳＲＦＦ３・…の出力信号ＱＢ１・ＱＢ２・…と、予備充電用パルスであるバッファ回路Ｂｕｆｆｅｒ_Ｐ１・Ｂｕｆｆｅｒ_Ｐ２・…の各出力である出力信号ＤＳＲ１・ＳＲ１・ＳＲ２・…とをそれぞれ入力信号とするノア回路ＮＯＲ１・ＮＯＲ２・…が用いられている。
【００８６】
例えば、ノア回路ＮＯＲ１であれば、フリップフロップＳＲＦＦ２の出力信号ＱＢ１と、バッファ回路Ｂｕｆｆｅｒ_Ｐ１の出力信号ＤＳＲ１とが入力される。また、ノア回路ＮＯＲ２であれば、フリップフロップＳＲＦＦ３の出力信号ＱＢ２と、バッファ回路Ｂｕｆｆｅｒ_Ｐ２の出力信号ＳＲ１とが入力される。
【００８７】
ノア回路ＮＯＲ１・ＮＯＲ２・…の出力は順に、出力信号ＯＵＴ１・ＯＵＴ２・…である。各ノア回路ＮＯＲｎの出力信号は、それぞれ対応するバッファ回路Ｂｕｆｆｅｒ_Ｓ１・Ｂｕｆｆｅｒ_Ｓ２・…に入力される。
【００８８】
次に、上記の構成のデータ信号線ドライバ３１の動作を、図２、図３のタイミングチャートを用いて説明する。ここでは、ある走査信号線ＧＬｍが選択されている１期間について、説明する。
【００８９】
初段のフリップフロップＳＲＦＦに、スタートパルスＳＳＰが入力されることで、初段のフリップフロップＳＲＦＦ１がセットされ、出力信号ＤＱＢ１が出力される。また、該スタートパルスＳＳＰは、ディレイ回路Ｄｅｌａｙ_Ｐ１及びバッファ回路Ｂｕｆｆｅｒ_Ｐ１を介して出力信号ＤＳＲ１となって、スイッチＰ_ＡＳＷ１に入力される。これによりスイッチＰ_ＡＳＷ１のアナログスイッチは導通し（以下、スイッチが導通する或いは非導通になると表現する）、予備充電電位ＰＶＩＤがデータ信号線ＳＬ１に印加され、データ信号線ＳＬ１と、選択されている画素の容量とが予備充電される。このとき、ノア回路ＮＯＲ１が設けられていることで、スイッチＶ_ＡＳＷ１は確実に非導通であり、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ＳＬ１上で衝突することはない。
【００９０】
一方、シフトレジスタ３１ａでは、初段のフリップフロップＳＲＦＦ１からの出力信号ＤＱＢ１によってスイッチ回路ＡＳＷ１が導通し、スイッチ回路ＡＳＷ１が、クロック信号ＳＣＫを取り込んで出力信号ＤＳＷＯ１を出力する。この出力信号ＤＳＷＯ１の出力により、２段目のフリップフロップＳＲＦＦ２がセットされ、出力信号ＱＢ１を出力する。この出力信号ＱＢ１は、ノア回路ＮＯＲ１とバッファ回路Ｂｕｆｆｅｒ_Ｓ１を介して出力信号ＳＭＰ１となって、スイッチＶ_ＡＳＷ１を導通させる。これにより、データ信号線ＳＬ１にはビデオ信号ＶＩＤＥＯが供給され、データ信号線ＳＬ１及び画素容量が所定の電圧に充電される。すなわち、ビデオ信号ＶＩＤＥＯのサンプリングが行われ、上記所定周期中の各データ信号線が順次サンプリングの期間となるサンプリング実効期間（書き込み実効期間）が開始される。このときも、スタートパルスＳＳＰは、確実にＬｏｗになっているため、スイッチＰ_ＡＳＷ１は非導通となっており、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ＳＬ１上で衝突することはない。
【００９１】
また、出力信号ＤＳＷＯ１は、ディレイ回路Ｄｅｌａｙ_Ｐ２及びバッファ回路Ｂｕｆｆｅｒ_Ｐ２を介して出力信号ＳＲ１となって、スイッチＰ_ＡＳＷ２に入力される。これによりアナログススイッチＰ_ＡＳＷ２が導通するので、ビデオ信号ＶＩＤＥＯがデータ信号線ＳＬ１に出力されると同時に、データ信号線ＳＬ２及び画素容量が予備充電されることとなる。
【００９２】
また、シフトレジスタ３１ａでは、出力信号ＱＢ１によってスイッチＡＳＷ２が導通し、スイッチＡＳＷ２はクロック信号ＳＣＫＢを取り込んで出力信号ＳＷＯ１を出力する。
この出力信号ＳＷＯ１は、フリップフロップＳＲＦＦ３のセット信号となると共に、フリップフロップＳＲＦＦ１のリセット信号となるので、ＳＲＦＦ１の出力信号ＤＱＢ１はＬｏｗになる。これにより、スイッチＡＳＷ１は非導通になる。
【００９３】
このようにして、データ信号線ＳＬｎの予備充電を行った後にデータ信号線ＳＬｎにビデオ信号ＶＩＤＥＯを供給し、このビデオ信号ＶＩＤＥＯの供給の間にデータ信号線ＳＬ（ｎ＋１）の予備充電を行うという動作を順次繰り返し、点順次でサンプリングが行われていく。この動作は、フリップフロップＳＲＦＦｋとスイッチ回路ＡＳＷｋとによって、タイミングパルスがシフトレジスタ３１中を後段のフリップフロップＳＲＦＦへ向けて順次転送されていく動作に準じている。図２に示すように、前後する各サンプリングの期間はクロック信号ＳＣＫ・ＳＣＫＢの半周期分ずつ重複している。この場合、各サンプリングの期間におけるタイミングパルスの立ち下がり（後端）時の画素容量及びデータ信号線の充電電位でサンプリング電位が決定される。
【００９４】
図３は、より詳細なタイミングチャートである。１ライン目のデータ信号線ＳＬを予備充電するための予備充電用パルスであるスタートパルスＳＳＰは、ディレイ回路Ｄｅｌａｙ_Ｐ１に入力されることで、パルス前端が削られて出力信号ＤＤＯ１となる。該出力信号ＤＤＯ１は、バッファ回路Ｂｕｆｆｅｒ_Ｐ１に入力されることで、タイミング的にさらに一定時間遅延された出力信号ＤＳＲ１となる。この出力信号ＤＳＲ１にて、スイッチＰ_ＡＳＷ１が導通し、データ信号線ＳＬ１に予備充電電位ＰＶＩＤが予備充電される。また、この出力信号ＤＳＲ１は、１ライン目のデータ信号線ＳＬにビデオ信号ＶＩＤＥＯをサンプリングするためのタイミングパルスである出力信号ＱＢ１が入力されるノア回路ＮＯＲ１にも入力される。ノア回路ＮＯＲ１からの出力ＯＵＴ１は、出力信号ＤＳＲ１がＨｉｇｈの間は規制され、出力信号ＤＳＲ１がＬｏｗになることで始めてＨｉｇｈとなる。該出力信号ＯＵＴ１は、バッファ回路Ｂｕｆｆｅｒ_Ｓ１に入力されることで、タイミング的にさらに一定時間遅延された出力信号ＳＭＰ１となって、この出力信号ＳＭＰ１にてスイッチＶ_ＡＳＷ１が導通し、データ信号線ＳＬ１にビデオ信号ＶＩＤＥＯが書き込まれる。以下同様である。
【００９５】
図３より明らかなように、最終的な予備充電用パルスである出力信号ＤＳＲ１の立ち下がってからしか出力信号ＳＭＰ１が立ち上がらないので、データ信号線ＳＬ１上で予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとが衝突するといった事態の招来を、確実に回避することができる。出力信号ＳＲ１と出力信号ＳＭＰ２、出力信号ＳＲ２と出力信号ＳＭＰ３についても同様である。
【００９６】
また、このとき、出力信号ＳＭＰ１のパルスの立ち下りと出力信号ＳＭＰ３のパルスの立ち上がりに着目すると、パルス同士が重なっていないことがわかる。これはつまり、後続の出力信号ＳＭＰ３のパルスの立ち上がり（前端）を、これに関わる予備充電用パルスである出力信号ＳＲ２が立ち下がってからに規定したことで、該出力信号ＳＭＰ３のパルス前端が一部削られるような形となるためである。このように、本構成では、予備充電用パルスとタイミングパルスとの重なりを回避できると共に、同時にタイミングパルス間の重なりも回避することができる。
【００９７】
また、このようなタイミングパルス同士の重なりを除去するためには、タイミングパルスの前端が確実に除去される構成とすることが望まく、つまり、ノア回路ＮＯＲに入力される最終的な予備充電用パルスの後端がタイミングパルスの前端と重なっていることが望ましい。
【００９８】
本実施の形態の構成では、ディレイ回路Ｄｅｌａｙ_Ｐからの出力信号ＤＤＯ１・ＤＯ１・…は、予備充電用パルスを電流増幅するためのバッファ回路Ｂｕｆｆｅｒ_Ｐにて遅延を受けるので、最終的な予備充電用パルスであるバッファ回路Ｂｕｆｆｅｒ_Ｐより出力された出力信号ＤＳＲ１・ＳＲ１・…の後端は、効果的に出力信号ＱＢ１・ＱＢ２・…の前端と重なりあっており、タイミングパルスの前端を確実に除去することができる。また、ディレイ回路Ｄｅｌａｙ_Ｐも、信号の後端の遅延を極力少ないように設計されてはいるが、信号は回路を通過する限り必ず遅延を生じるため、バッファ回路Ｂｕｆｆｅｒ_Ｐで生じる遅延に加えて、ディレイ回路Ｄｅｌａｙ_Ｐで生じる遅延もタイミングパルス同士の重なり除去に貢献していると言える。
【００９９】
さらに、ノア回路ＮＯＲに入力される予備充電用パルスの遅延量が、タイミングパルスの前端を除去することでタイミングパルス同士の重なりを防止できるほどに十分でない場合は、ディレイ回路Ｄｅｌａｙ_Ｐの前やバッファ回路Ｂｕｆｆｅｒ_Ｐの前に遅延用のインバータ回路を追加したり、バッファ回路Ｂｕｆｆｅｒ_Ｐからの出力信号ＤＳＲ１・ＳＲ１・ＳＲ２・…がノア回路ＮＯＲへと入力される出力ラインに遅延用のインバータ回路を追加したりしてもよい。
【０１００】
また、予備充電用パルスやタイミングパルスの前端と、タイミングパルスの後端とが重なると、表示に対する影響が大きい。これはつまり、パルスの前端は、スイッチＰ_ＡＳＷ或いはスイッチＶ_ＡＳＷのオープンを意味し、これらスイッチＰ_ＡＳＷ・Ｖ_ＡＳＷスイッチのオープン時は、データ信号線ＳＬがまだ十分には充電されていないことから、スイッチＰ_ＡＳＷ・Ｖ_ＡＳＷのオープンの瞬間、データ信号線ＳＬとの間で容量を持つところに大きな電位変動を引き起こすためである。したがって、上記ディレイ回路Ｄｅｌａｙ_Ｐは、予備充電用パルス同士の重なりを防ぐといった機能に加えて、予備充電用パルスの前端とタイミングパルスの後端との重なりを防ぐといった機能も有している。
【０１０１】
さらに、本データ信号線ドライバ３１の構成では、図３より分かるように、予備充電用パルスである出力信号ＤＳＲ１・ＳＲ１・…のそれぞれの前端を遅らせるようになっているので、予備充電用パルス同士が重なり合うことがなく、これにより、同時に充電することを想定していないデータ信号線ＳＬまでもが予備充電電位ＰＶＩＤに接続されてしまい、予備充電電源の駆動能力不足となるような事態の招来を確実に回避して、本構成であれば、データ信号線ＳＬを１本ずつ確実に予備充電していくことができる。
【０１０２】
また、先に述べたサンプリング実効期間は、サンプリングが開始されると、最終段のデータ信号線ドライバＳＬにおけるサンプリングが終了するまでの期間であり、この期間の間に行うサンプリングの期間中でないデータ信号線への予備充電は、タイミングパルスとは別の供給源から入力されるクロック信号ＳＣＫ・ＳＣＫＢがスイッチ回路ＡＳＷｋによって取り込まれて出力され、制御端子（ゲートＧ’）が充電されてスイッチＰ_ＡＳＷｎ（ｎ＝ｋ＋１）が導通することにより行われる。サンプリング実効期間に常にこのような予備充電を行うようにするため、スイッチ回路ＡＳＷｋの総数は、サンプリング実効期間に予備充電を行うデータ信号線ＳＬの数に等しくなっている。サンプリング実効期間外に行う予備充電（例えばデータ信号線ＬＳ１への予備充電）については、必ずしもこのようなスイッチ回路を用いなくてよい。
【０１０３】
また、この場合、データ信号線ＳＬにビデオ信号ＶＩＤＥＯのサンプリングを行っている間に、別のデータ信号線ＳＬの予備充電を行うことができる。また、このときに、サンプリングのタイミングパルスが供給される系統と、予備充電を行わせる信号が供給される系統とは分離されるので、スイッチＶ_ＡＳＷの制御信号回路とＰ_ＡＳＷの制御信号回路とが共用されることはない。これにより、予備充電に伴ってデータ信号線ＳＬに流れる大きな電流が、スイッチＰ_ＡＳＷの容量性の制御端子（ゲートＧ’）を介して、そのときに書き込みを行っているデータ信号線ＳＬのビデオ信号ＶＩＤＥＯの電位を揺動させてしまうことを回避することができる。
【０１０４】
〔実施の形態２〕
本発明の他の実施の形態について、図４及び図５を用いて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１で述べた構成要素と同一の機能を有する構成要素には同一の符号を付してその説明を省略し、異なる点のみ説明する。
【０１０５】
本実施の形態における表示装置のドライバ回路は、液晶表示装置のデータ信号線ドライバである。図４にこのようなデータ信号線ドライバ３２の構成を示す。
【０１０６】
データ信号線ドライバ３２は、シフトレジスタ３２ａとサンプリング部３２ｂと重なり防止部３２ｃとを備えている。
【０１０７】
シフトレジスタ３２ａ及び重なり防止部３２ｃは、図１のシフトレジスタ３１ａ及び重なり防止部３２ｃと構成は同じであり、サンプリング部３２ｂの構成のみが異なる。具体的には、図１のサンプリング部３１ｂにおける、１ライン目のデータ信号線ＳＬ１のさらに入力側に、ダミーの画素Ｐｉｘｍ_Ｄ（ｍ＝１，２，…）が接続されたダミーのデータ信号線ＤＳＬが設けられると共に、これに対応するバッファ回路Ｂｕｆｆｅｒ_ＳＤが併せて設けられている。そして、図１のシフトレジスタ３１ａでは利用されていなかった初段のフリップフロップＳＲＦＦ１の出力信号ＤＱＢ１が、インバータ回路を介して該バッファ回路Ｂｕｆｆｅｒ_ＳＤに入力されている。
【０１０８】
このような構成のデータ信号線ドライバ３２は、ダミーのデータ信号線及び画素を備えた表示装置のドライバ回路として好適に用いられる。なお、ダミーの画素は、通常、ブラックマトリクスと呼ばれる遮光体の下に設けられるため、その画素の表示は画面には現れない。したがって、ダミーの画素及びデータ信号線ＤＳＬへの予備充電を行う必要はない。
【０１０９】
図５に、上記構成のデータ信号線ドライバ３２の動作を示すタイミングチャートを示す。信号伝達の原理は図１の場合と同じであるので詳細な説明は省略する。
【０１１０】
また、上記した実施の形態１、２の各データ信号線ドライバ回路であるデータ信号線ドライバ３１・３２においては、シフトレジスタ３１ａ・３２ａのスイッチ回路ＡＳＷ１・ＡＳＷ２・…を、図６に示すような位相差検出部２３と波形タイミング整形部２４とを備えた入力制御回路２２より構成した、シフトレジスタ３１ａ’３２ａ’を備える構成としてもよい。
【０１１１】
位相差検出部２３は、次段のフリップフロップＳＲＦＦへと入力させるクロック信号（ＳＣＫ或いはＳＣＫＢ）の波形より他のクロック信号と波形（ＳＣＫＢ或いはＳＣＫ）が重なり合う部分を除去して重なり除去クロック信号を生成するものである。ここでは、位相差検出部２３は、クロック信号ＳＣＫとクロック信号ＳＣＫＢとの波形を検出して、クロック信号ＳＣＫとクロック信号ＳＣＫＢとが重ならない波形を抽出し、これを新たなクロック信号（重なり除去クロック信号）として生成する。
【０１１２】
位相差検出部２３は、奇数段と偶数段とで生成するクロック信号が異なり、奇数段用の位相差検出部２３ａは、奇数段用のクロック信号として、出力信号Ａ１，Ａ３…を出力する。出力信号Ａ１，Ａ３…は、クロック信号ＳＣＫより、クロック信号ＳＣＫとクロック信号ＳＣＫＢとが共にＨｉｇｈとなるズレ部分を除去した信号となる。偶数段用の位相差検出部２３ｂは、偶数段用のクロック信号として、出力信号Ａ２，Ａ４…を出力する。出力信号Ａ２，Ａ４…は、クロック信号ＳＣＫＢより、クロック信号ＳＣＫとクロック信号ＳＣＫＢとが共にＨｉｇｈとなるズレ部分を除去した信号となる。このようにして新たなクロック信号を生成することで、奇数段用のクロック信号である出力信号Ａ１，Ａ３…と、偶数段用のクロック信号である出力信号Ａ２，Ａ４…とは、互いにＨｉｇｈ期間の重ならない信号となる。
【０１１３】
波形タイミング整形部２４は、対応するフリップフロップＳＲＦＦの出力信号ＱＢのＬｏｗとなる期間に、対応する位相差検出部２３にて生成された新たなクロック信号である出力信号Ａ（Ａ１，Ａ２，Ａ３…）が例えばＨｉｇｈとなる期間を抽出して出力信号Ｘ（Ｘ１，Ｘ２…）を生成するものであり、奇数段も偶数段も同じ構成である。波形タイミング整形部２４の出力信号Ｘ（Ｘ１，Ｘ２…）は、それぞれの次段のフリップフロップＳＲＦＦのセット信号となると共に、図１或いは図４における重なり防止部３１ｃ・３２ｃのパルス前端除去回路であるディレイ回路Ｄｅｌａｙ_Ｐ２・Ｄｅｌａｙ_Ｐ３・…へ、出力信号ＤＳＷＯ１・ＳＷＯ１・…に代えて入力される。また、出力信号Ｘ（Ｘ１，Ｘ２…）は、それぞれの前段のフリップフロップＳＲＦＦへリセット信号としても入力され、前段のフリップフロップＳＲＦＦをリセットするようになっている。
【０１１４】
このような入力制御部２２を備えたシフトレジスタ３１ａ’３２ａ’の構成とすることで、たとえクロック信号ＳＣＫ・ＳＣＫＢに位相ずれが生じていて、クロック信号ＳＣＫ・ＳＣＫＢが重なり合う期間が存在しても、セット・リセット型のフリップフロップＳＲＦＦからなるシフトレジスタが誤動作することなく正常に動作することができる。
【０１１５】
〔実施の形態３〕
本発明のさらに他の実施の形態について、図７、図８、及び図１９〜図２１を用いて説明すれば、以下の通りである。なお、前記実施の形態１、２で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
【０１１６】
本実施の形態における表示装置のドライバ回路は、液晶表示装置のデータ信号線ドライバである。図７にこのようなデータ信号線ドライバ３３の構成を示す。
データ信号線ドライバ３３は、シフトレジスタ３３ａとサンプリング部３３ｂと重なり防止部３３ｃとを備えている。
【０１１７】
重なり防止部３３ｃ及びサンプリング部３３ｂは、図１の重なり防止部３１ｃ及びサンプリング部３１ｂと構成は同じであり、シフトレジスタ３３ａの構成のみが異なる。
【０１１８】
シフトレジスタ３３ａは、図１のフリップフロップＳＲＦＦｋ（ｋ＝１，２，…）と、レベルシフタ回路ＬＳＤ０・ＬＳＤ１・ＬＳ１・ＬＳ２・…とを備えている。レベルシフタ回路ＬＳＤ１・ＬＳ１・ＬＳ２・…は順に、図１のスイッチ回路ＡＳＷ１・ＡＳＷ２・ＡＳＷ３・…を置き換えたものとなっている。レベルシフタ回路ＬＳＤ１・ＬＳ１・ＬＳ２・…のそれぞれは互いに同じ構成であり、フリップフロップのＬｏｗのＱＢ出力が入力されるとクロック信号ＳＣＫ・ＳＣＫＢを取り込み、これらを用いてレベルシフトを行う。レベルシフタ回路ＬＳＤ１・ＬＳ２・ＬＳ４・…はクロック信号ＳＣＫの波形のレベルシフトを行い、レベルシフタ回路ＬＳＤ０・ＬＳ１・ＬＳ３・…はクロック信号ＳＣＫＢの波形のレベルシフトを行う。そして、レベルシフタ回路ＬＳＤ１・ＬＳ１・ＬＳ２・…のそれぞれは、レベルシフトの結果として、順に出力信号ＤＬＳＯ１・ＬＳＯ１・ＬＳＯ２・…（予備充電用パルス）を出力する。これらの出力信号はそれぞれ次段のフリップフロップのセット信号となる。
【０１１９】
また、レベルシフタ回路ＬＳＤ０は、初段のフリップフロップに入力されるスタートパルスＳＳＰのレベルシフトを行うために、スタートパルスＳＳＰ・ＳＳＰＢが入力されるレベルシフタ回路である。スタートパルスＳＳＰＢはスタートパルスＳＳＰの反転信号である。レベルシフタ回路ＬＳＤ０は、スタートパルスＳＳＰのレベルシフトを行って出力信号ＤＬＳＯ２を出力する。
【０１２０】
すなわち、本実施の形態のデータ信号線ドライバ３３は、外部から入力されるクロック信号ＳＣＫ・ＳＣＫＢやスタートパルス信号ＳＳＰといった信号の電圧レベルが低い場合の表示装置のドライバ回路として好適に用いられるものである。
【０１２１】
重なり防止部３３ｃは、図１の重なり防止部３１ｃと内部構成は同じである。また、サンプリング部３３ｂも、図１のサンプリング部３１ｂと内部構成は同じである。したがって、シフトレジスタ３３ａの出力信号ＤＬＳＯ２・ＤＬＳＯ１・ＬＳＯ１・ＬＳＯ２・…は順に、ディレイ回路Ｄｅｌａｙ_Ｐ１・Ｄｅｌａｙ_Ｐ２・Ｄｅｌａｙ_Ｐ３・…と、バッファ回路Ｂｕｆｆｅｒ_Ｐ１・Ｂｕｆｆｅｒ_Ｐ２・Ｂｕｆｆｅｒ_Ｐ３・…とを介して出力信号ＤＳＲ１・ＳＲ１・ＳＲ２・…となり、スイッチＰ_ＡＳＷ１・Ｐ_ＡＳＷ２・Ｐ_ＡＳＷ３・…の入力信号となる。また、これら出力信号ＤＳＲ１・ＳＲ１・ＳＲ２・…は、対応するノア回路ＮＯＲ１・ＮＯＲ２・…へと入力される。データ信号線ＳＬｎ（ｎ＝１，２，…）、走査信号線ＳＬｍ（ｍ＝１，２，…）、及び画素Ｐｉｘｍ_ｎ（ｍ＝１，２，…、ｎ＝１，２，…）は図１と同じである。
【０１２２】
ここで、レベルシフタ回路ＬＳＤ０・ＬＳＤ１・ＬＳ１・ＬＳ２・…として使用可能なレベルシフタ回路の一例について、図１９に基づいて以下に説明する。図１９は、レベルシフタ回路の一例の構成を示す回路図である。
【０１２３】
レベルシフタ回路は、外部から入力される制御信号ＥＮＢがＬｏｗになると、外部からクロック信号ＳＣＫ・ＳＣＫＢを取り込み、クロック信号ＳＣＫをレベルシフトした信号を出力信号ＯＵＴとして出力するものである。制御信号ＥＮＢは、図７におけるフリップフロップのＱＢ出力に相当する。また、出力信号ＯＵＴは、図７における出力信号ＤＬＳＯ１・ＬＳＯ１・ＬＳＯ２・…に相当する。
【０１２４】
ただし、レベルシフタ回路がレベルシフタ回路ＬＳＤ０である場合には、クロック信号ＳＣＫ・ＳＣＫＢに代えてスタートパルスＳＳＰ・ＳＳＰＢを取り込み、クロック信号ＳＳＰをレベルシフトした信号を出力信号ＯＵＴとして出力する。
【０１２５】
図１９のレベルシフタ回路は、外部からの制御信号ＥＮＢに応じて動作を制御され、制御信号ＥＮＢがＬｏｗの場合に動作を開始する。また、本レベルシフタ回路は、制御信号ＥＮＢがＨｉｇｈの場合には常に、出力信号ＯＵＴとしてＬｏｗを出力するようになっている。
【０１２６】
図１９の記号及び図２０のタイミングチャートを用いて、上記レベルシフタ回路の動作を以下に説明する。図２０は、上記レベルシフタ回路における入力信号、ノードの信号、及び出力信号の波形を示すタイミングチャートである。
【０１２７】
今、図２０のタイミングチャートが示すように制御信号ＥＮＢがＬｏｗであり、クロック信号ＳＣＫがＨｉｇｈになると、制御信号ＥＮＢをインバータ回路ＩＮＶ３によって反転させた反転信号に応じて、ＰチャネルＭＯＳトランジスタｐ３・ｐ４が閉じ、ＮチャネルＭＯＳトランジスタｎ１・ｎ２が開く。このとき、ＰチャネルＭＯＳトランジスタｐ１・ｐ２及びＮチャネルＭＯＳトランジスタｎ３・ｎ４により、ノードａには、クロック信号ＳＣＫがＨｉｇｈのときには、ＰチャネルＭＯＳトランジスタｐ２を介してＨｉｇｈの信号が入力され、ノードａはＨｉｇｈとなる。次に、クロック信号ＳＣＫがＬｏｗとなると、ノードａにはＮチャネルＭＯＳトランジスタｎ４を介してＬｏｗの信号が入力され、ノードａはＬｏｗとなる。ノードａのそれぞれの状態（Ｈｉｇｈ又はＬｏｗ）は、インバータ回路ＩＮＶ１・ＩＮＶ２によってレベルシフタ回路の出力端に伝達され、出力信号ＯＵＴとして出力される。この信号は、レベルシフトされたクロック信号ＳＣＫとなって出力端に現れる。このとき、ＥＮＢが接続されているＮチャネルＭＯＳトランジスタｎ５のゲートにはＬｏｗの信号が入力されているので、ＮチャネルＭＯＳトランジスタｎ５は閉じている。
【０１２８】
次に、制御信号ＥＮＢがＨｉｇｈとなると、制御信号ＥＮＢをインバータ回路ＩＮＶ３によって反転させた反転信号に応じてＰチャネルＭＯＳトランジスタｐ３・ｐ４が開く一方、ＮチャネルＭＯＳトランジスタｎ１・ｎ２が閉じる。このとき、ＰチャネルＭＯＳトランジスタｐ１・ｐ２のゲートには、電源ＶＣＣから電源電圧ＶＣＣが、ＰチャネルＭＯＳトランジスタｐ３・ｐ４を介して入力される。これにより、ＰチャネルＭＯＳトランジスタｐ１・ｐ２は閉じ、電源ＶＣＣから流れる電流のパスがなくなる。また、ＥＮＢが接続されているＮチャネルＭＯＳトランジスタｎ５のゲートには、Ｈｉｇｈの信号が入力されているので、ＮチャネルＭＯＳトランジスタｎ５が開き、ノードａはＬｏｗとなる。これによって、上記レベルシフタ回路の出力信号ＯＵＴはＬｏｗとなる。したがって、クロック信号ＳＣＫが電源電圧ＶＣＣより低い電位の振幅で入力されても、上記レベルシフタ回路の出力信号ＯＵＴはＬｏｗとして得られる。また、制御信号ＥＮＢがＨｉｇｈの場合には、電源ＶＣＣよりの電流の流れるパスがなくなるため、必要外の電力消費を抑えることが可能となる。
【０１２９】
また、動作の説明はしないが、図２１の構成を備えるレベルシフタ回路であっても図１９のレベルシフタ回路と同様の効果が得られる。なお、図２１は、レベルシフタ回路の他の一例の構成を示す回路図である。
【０１３０】
図８のタイミングチャートに、上記の構成のデータ信号線ドライバ３３の動作を示す。スタートパルスＳＳＰ・ＳＳＰＢが入力されると、レベルシフタ回路ＬＳＤ０がこれのレベルシフトを行って出力信号ＤＬＳＯ２を出力する。すると、フリップフロップＳＲＦＦ１から出力信号ＤＱＢ１が出力されるとともに、スタートパルスＳＳＰはスイッチＰ_ＡＳＷ１に入力される。これによりスイッチＰ_ＡＳＷ１は導通し、予備充電電位ＰＶＩＤがデータ信号線ＳＬ１に印加される。これにより、データ信号線ＳＬ１と、選択されている画素の容量とが予備充電される。このときも、スイッチＶ_ＡＳＷ１は、ノア回路ＮＯＲ１により確実に非導通であるので、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ＳＬ１上で衝突することはない。
【０１３１】
また、出力信号ＤＱＢ１が入力されることによってレベルシフタ回路ＬＳＤ１はクロック信号ＳＣＫ・ＳＣＫＢを取り込んでクロック信号ＳＣＫのレベルシフトを行い出力信号ＤＬＳＯ１を出力する。出力信号ＤＬＳＯ１はフリップフロップＳＲＦＦ２のセット信号となり、フリップフロップＳＲＦＦ２は出力信号ＱＢ１を出力する。出力信号ＱＢ１が入力されることによってレベルシフタ回路ＬＳ１はクロック信号ＳＣＫＢ・ＳＣＫを取り込んでクロック信号ＳＣＫＢのレベルシフトを行い出力信号ＬＳＯ１を出力する。また、出力信号ＱＢ１はタイミングパルスとしてバッファ回路Ｂｕｆｆｅｒ_Ｓ１を介してスイッチＶ_ＡＳＷ１を導通させる。これにより、データ信号線ＳＬ１にはビデオ信号ＶＩＤＥＯが供給され、データ信号線ＳＬ１及び画素容量が所定の電圧に充電される。すなわち、ビデオ信号ＶＩＤＥＯのサンプリングが行われ、上記所定周期中の各データ信号線が順次サンプリングの期間となるサンプリング実効期間が開始される。
【０１３２】
このときすでに、出力信号ＤＳＲ１は、確実にＬｏｗになっているため、スイッチＰ_ＡＳＷ１は非導通となっており、予備充電電位ＰＶＩＤとビデオ信号ＶＩＤＥＯとがデータ信号線ＳＬ１上で衝突することはない。また、出力信号ＳＲ１によってスイッチＰ_ＡＳＷ２が導通するので、ビデオ信号ＶＩＤＥＯがデータ信号線ＳＬ１に出力されると同時に、データ信号線ＳＬ２及び画素容量が予備充電される。一方、出力信号ＬＳＯ１はフリップフロップＳＲＦＦ１のリセット信号となるので、ＳＲＦＦ１の出力信号ＤＱＢ１はＨｉｇｈになる。これにより、レベルシフタ回路ＬＳＤ１はレベルシフト動作を停止する。
【０１３３】
なお、シフトレジスタを構成するフリップフロップとして互いに縦続接続されるＤフリップフロップを用いたとすれば、上記のようにレベルシフタ回路の動作の実行及び停止を制御するためには、各段のＤフリップフロップの入力信号と出力信号との両方を用いなければならない。これに対して本実施の形態におけるシフトレジスタ３３ａにはセット・リセット型のフリップフロップを用いているので、レベルシフタ回路の動作の実行及び停止を制御するためには、前段のフリップフロップの出力信号のみを用いればよいので、構成が簡略化される。
【０１３４】
〔実施の形態４〕
本発明の他の実施の形態について、図９、図１０を用いて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１〜３で述べた構成要素と同一の機能を有する構成要素には同一の符号を付してその説明を省略し、異なる点のみ説明する。
【０１３５】
本実施の形態における表示装置のドライバ回路は、液晶表示装置のデータ信号線ドライバである。図９にこのようなデータ信号線ドライバ３４の構成を示す。
【０１３６】
データ信号線ドライバ３４は、シフトレジスタ３４ａとサンプリング部３４ｂと重なり防止部３４ｃとを備えている。
【０１３７】
シフトレジスタ３４ａ及び重なり防止部３４ｃは、図７のシフトレジスタ３３ａ及び重なり防止部３３ｃと構成は同じであり、サンプリング部３４ｂの構成のみが異なる。具体的には、図７のサンプリング部３３ｂにおける、１ライン目のデータ信号線ＳＬ１のさらに入力側に、ダミーの画素Ｐｉｘｍ_Ｄ（ｍ＝１，２，…）が接続されたダミーのデータ信号線ＤＳＬが設けられると共に、これに対応するバッファ回路Ｂｕｆｆｅｒ_ＳＤが併せて設けられている。そして、図７のシフトレジスタ３３ａでは利用されていなかった初段のフリップフロップＳＲＦＦ１の出力信号ＤＱＢ１が、インバータ回路を介して該バッファ回路Ｂｕｆｆｅｒ_ＳＤに入力されている。
【０１３８】
このような構成のデータ信号線ドライバ３４は、ダミーのデータ信号線及び画素を備えた表示装置のドライバ回路として好適に用いられる。なお、ダミーの画素は、通常、ブラックマトリクスと呼ばれる遮光体の下に設けられるため、その画素の表示は画面には現れない。したがって、ダミーの画素Ｐｉｘｍ_Ｄ及びデータ信号線ＤＳＬへの予備充電を行う必要はない。
【０１３９】
図１０に、上記構成のデータ信号線ドライバ３４の動作を示すタイミングチャートを示す。信号伝達の原理は図７の場合と同じであるので詳細な説明は省略する。
【０１４０】
〔実施の形態５〕
本発明のさらに他の実施の形態について、図１１を用いて説明すれば、以下の通りである。なお、前記実施の形態１〜４で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
【０１４１】
図１１に本実施の形態の表示装置である液晶表示装置１の構成を示す。
【０１４２】
液晶表示装置１は画素の点順次かつ交流駆動を行うアクティブマトリクス型の液晶表示装置であり、マトリクス状に配された画素Ｐｉｘを有する表示部２と、各画素Ｐｉｘを駆動するデータ信号線ドライバ３及び走査信号線ドライバ４と、制御回路５と、データ信号線ＳＬ…及び走査信号線ＧＬ…とを備えている。制御回路５が各画素Ｐｉｘの表示状態を示すビデオ信号ＶＩＤＥＯを生成すると、このビデオ信号ＶＩＤＥＯに基づいて画像を表示することができる。
【０１４３】
ここで、表示部２は実施の形態１ないし５で述べたＰｉｘｍ_ｎ（ｍ＝１，２，…、ｎ＝１，２，…）及びダミーの画素と同じものである。データ信号線ドライバ３には、実施の形態１ないし５で述べたデータ信号線ドライバ３１〜３５のいずれかを用いている。データ信号線ドライバ３のシフトレジスタ３ａ及びサンプリング部（書き込み回路、予備充電回路）３ｂは、実施の形態１ないし５で述べたシフトレジスタ３１ａ〜３５ａ及びサンプリング部３１ｂ〜３５ｂに相当する。
【０１４４】
また、走査信号線ドライバ４は、実施の形態１ないし５で述べた走査信号線ＧＬｎを線順次に駆動してそれぞれに接続された画素のＭＯＳＦＥＴ（ＴＦＴ）を選択する回路である。また、走査信号線ドライバ４は走査信号線ＧＬの選択を線順次で行うタイミング信号を転送するためのシフトレジスタ４ａを備えている。
【０１４５】
上記表示部２、データ信号線ドライバ３、及び走査信号線ドライバ４は、製造時の手間と、配線容量と配線抵抗とを削減するために、同一基板上に設けられている。また、より多くの画素Ｐｉｘを集積し、表示面積を拡大するために、上記表示部２、データ信号線ドライバ３、及び走査信号線ドライバ４は、ガラス基板上に形成された多結晶シリコン薄膜トランジスタから構成されている。さらに、通常のガラス基板（歪み点が６００度以下のガラス基板）を用いても、歪み点以上のプロセスに起因するソリやタワミが発生しないように、上記多結晶薄膜シリコントランジスタは、６００度以下のプロセス温度で製造される。
【０１４６】
また、制御回路５は、クロック信号ＳＣＫ・ＳＣＫＢ、スタートパルスＳＳＰ、予備充電電位ＰＶＩＤ、及びビデオ信号ＶＩＤＥＯを生成してデータ信号線ドライバ３へ向けて出力する。さらに制御回路５は、クロック信号ＧＣＫ、スタートパルスＧＳＰ、及び信号ＧＰＳを生成して走査信号線ドライバ４へ向けて出力する。
【０１４７】
上記の構成により、液晶表示装置１では実施の形態１ないし５で述べた効果が得られ、高い表示品位で表示を行うことができる。
【０１４８】
また、本発明の表示装置は液晶表示装置に限らず、有機ＥＬ表示装置などでもよく、配線容量を充電する必要のある表示装置であればどのようなものでもよい。
【０１４９】
〔実施の形態６〕
本発明のさらに他の実施の形態について、図１２及び図１３に基づいて説明すれば、以下の通りである。なお、前記実施の形態１〜５で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
【０１５０】
前記実施の形態１〜４の表示装置のドライバ回路は、複数のデータ信号線に順次書き込みを行う、いわゆる点順次駆動方式のドライバ回路を示している。例えば、実施の形態１の表示装置のドライバ回路をみると、サンプリング用のスイッチＶ_ＡＳＷの導通・非導通を制御するシフトレジスタの出力ＱＢと、シフトレジスタを構成するフリップフロップＳＲＦＦの次段へのセット信号及び予備充電用のスイッチＰ_ＡＳＷの導通・非導通を制御する信号ＳＲが、それぞれ１系統のスイッチに関連する事例について説明してきたが、図１２に示すように、サンプリングがＲＧＢ信号の３系統のものにも本発明は適用可能である。
【０１５１】
また、図１３に示すようにビデオ信号を複数系統に相展開して、ビデオ信号のサンプリング周期を遅くするようなものにも本発明は適用可能である。なお、図面を簡略化して作成しているため、予備充電用のスイッチ及び本サンプリング用のスイッチを図１２とは異なる記号で示しているが、実際には図１２と同じものを用いていると考えてよい。同様に、シフトレジスタも図１２とは異なるものではなく、実際には図１２と同じような構成であると考えてよい。但し、バッファ群は、予備充電及びサンプリングの系統数に対して十分な駆動能力のものとする必要がある。
【０１５２】
ここで、図１２及び図１３のように、信号供給線のｉ（ｉは２以上の整数）本を１単位としてサンプリングをｉ系統にする場合には、フリップフロップからのタイミングパルスにより、サンプリング用のスイッチを単位内で同時にかつ各単位毎で順次に導通させるとともに、スイッチ回路を単位の数に対応して備え、予備充電用のスイッチを単位内で同時にかつ各単位毎で順次に導通させている。基本的な動作は１系統の場合と同様であるが、サンプリング用のスイッチ及び予備充電用のスイッチを複数個同時に導通させていることが異なる点である。
【０１５３】
さらに、本発明は、図１２及び図１３に限定されることはなく、実施形態１ないし４の表示装置のドライバ回路において、図１２及び図１３のように予備充電及びサンプリングの系統数を複数にしたものを適用することができる。
【産業上の利用可能性】
【０１５４】
画像表示装置等の表示装置におけるデータ信号線駆動回路等に好適に用いることができる。
【図面の簡単な説明】
【０１５５】
【図１】本発明の第１の実施の形態に係るデータ信号線ドライバの構成を示す回路ブロック図である。
【図２】図１のデータ信号線ドライバの動作に関わる信号のタイミングチャートである。
【図３】図１のデータ信号線ドライバの動作に関わる信号のより詳細なタイミングチャートである。
【図４】本発明の第２の実施の形態に係るデータ信号線ドライバの構成を示す回路ブロック図である。
【図５】図４のデータ信号線ドライバの動作に関わる信号のタイミングチャートである。
【図６】スイッチ回路に代えて他の構成のパルス信号供給回路を備えたデータ信号線ドライバの構成を示す回路ブロック図である。
【図７】本発明の第３の実施の形態に係るデータ信号線ドライバの構成を示す回路ブロック図である。
【図８】図７のデータ信号線ドライバの動作に関わる信号のタイミングチャートである。
【図９】本発明の第４の実施の形態に係るデータ信号線ドライバの構成を示す回路ブロック図である。
【図１０】図９のデータ信号線ドライバの動作に関わる信号のタイミングチャートである。
【図１１】本発明の第５の実施の形態に係る表示装置の構成を示す回路ブロック図である。
【図１２】本発明の第６の実施の形態に係る他のデータ信号線ドライバの構成を示す回路ブロック図である。
【図１３】本発明の第６の実施の形態に係るデータ信号線ドライバの一部の構成を示す回路ブロック図である。
【図１４】スイッチ回路の一例の構成を示す回路図である。
【図１５】サンプリング部のバッファ回路の一例の構成を示す回路図である。
【図１６】重なり防止部のディレイ回路の一例の構成を示す回路図である。
【図１７】上記ディレイ回路における入力信号、出力信号等の波形を示すタイミングチャートである。
【図１８】重なり防止部のバッファ回路の一例の構成を示す回路図である。
【図１９】レベルシフタ回路の一例の構成を示す回路図である。
【図２０】上記レベルシフタ回路における入力信号、ノードの信号、及び出力信号の波形を示すタイミングチャートである。
【図２１】レベルシフタ回路の他の一例の構成を示す回路図である。
【図２２】従来のデータ信号線ドライバの構成を示す回路ブロック図である。
【図２３】図２２のデータ信号線ドライバの動作に関わる信号のタイミングチャートである。
【符号の説明】
【０１５６】
１        液晶表示装置（表示装置）
３        データ信号線ドライバ（表示装置のドライバ回路）
３ａ      シフトレジスタ
３ｂ      サンプリング部（書き込み回路、予備充電回路）
４        走査信号線ドライバ
４ａ      シフトレジスタ
３１〜３４
データ信号線ドライバ（表示装置のドライバ回路）
３１ａ〜３４ａ・３１ａ’３２ａ’
シフトレジスタ
３１ｂ〜３４ｂ
サンプリング部（書き込み回路、予備充電回路）
３１ｃ〜３４ｃ
重なり防止部
ＡＳＷ    スイッチ回路（パルス信号供給回路）
Ｖ_ＡＳＷ
スイッチ（第１スイッチ）
Ｐ_ＡＳＷ
スイッチ（第２スイッチ）
ＳＲＦＦ  フリップフロップ（セット・リセット型のフリップフロップ）
ＬＳ      レベルシフタ回路（パルス信号供給回路）
ＮＯＲ    ノア回路（重なり除去回路）
Ｄｅｌａｙ_Ｐ
ディレイ回路（パルス前端除去回路）
ＧＬ      走査信号線（信号供給線）
ＳＬ      データ信号線（信号供給線）
Ｐｉｘ    画素
Ｇ        ゲート（第１制御端子）
Ｇ’      ゲート（第２制御端子）
ＳＣＫ、ＳＣＫＢ
クロック信号
ＳＳＯｎ    レベルシフトしたクロック信号
ＶＩＤＥＯ
ビデオ信号（書き込み信号）
ＱＢ１、ＱＢ２、…
出力信号（タイミングパルス）
【図１】
2005258424.tif 000003
【図２】
2005258424.tif 000004
【図３】
2005258424.tif 000005
【図４】
2005258424.tif 000006
【図５】
2005258424.tif 000007
【図６】
2005258424.tif 000008
【図７】
2005258424.tif 000009
【図８】
2005258424.tif 000010
【図９】
2005258424.tif 000011
【図１０】
2005258424.tif 000012
【図１１】
2005258424.tif 000013
【図１２】
2005258424.tif 000014
【図１３】
2005258424.tif 000015
【図１４】
2005258424.tif 000016
【図１５】
2005258424.tif 000017
【図１６】
2005258424.tif 000018
【図１７】
2005258424.tif 000019
【図１８】
2005258424.tif 000020
【図１９】
2005258424.tif 000021
【図２０】
2005258424.tif 000022
【図２１】
2005258424.tif 000023
【図２２】
2005258424.tif 000024
【図２３】
2005258424.tif 000025