(57)【要約】      （修正有）【課題】  静電破壊を防止する半導体装置の作製方法、密着性や耐剥離性の向上、組成物が付着する薄膜の損傷や破壊の防止を実現した配線基板の作製方法、大型基板に適用が容易である半導体装置の作製方法の提供を課題とする。【解決手段】  本発明は、絶縁表面を有する基板上に、複数の半導体素子とクランプ回路を形成するものであり、半導体素子のチャネル部として非晶質半導体層又はセミアモルファス半導体層を形成する点、半導体素子が含む導電層は導電性材料を含む組成物を吐出して形成する点、クランプ回路として、ゲート電極とソース電極が接続された半導体素子、ゲート電極に抵抗素子と容量素子が接続された半導体素子、又は直列に接続された複数の半導体素子を形成する点を特徴とする。上記特徴により、大型基板に適用が容易、材料の利用効率の向上、作製時間の短縮及び作製費用の低減、静電破壊の防止等の効果がもたらされる。【選択図】  図１
2005167212.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、複数の半導体素子とクランプ回路を形成し、
前記半導体素子のチャネル部として、非晶質半導体層又はセミアモルファス半導体層を形成し、
前記半導体素子が含む導電層は、導電性材料を含む組成物を吐出して形成し、
前記クランプ回路として、ゲート電極とソース電極が接続された半導体素子、ゲート電極に抵抗素子と容量素子が接続された半導体素子、又は直列に接続された複数の半導体素子を形成することを特徴とする半導体装置の作製方法。
【請求項２】
絶縁表面を有する基板上に、複数の半導体素子とクランプ回路と走査線駆動回路を形成し、
前記半導体素子のチャネル部として、セミアモルファス半導体層を形成し、
前記半導体素子が含む導電層は、導電性材料を含む組成物を吐出して形成し、
前記クランプ回路として、ゲート電極とソース電極が接続された半導体素子、ゲート電極に抵抗素子と容量素子が接続された半導体素子、又は直列に接続された複数の半導体素子を形成することを特徴とする半導体装置の作製方法。
【請求項３】
絶縁表面を有する基板上に、液滴吐出法でゲート電極を形成する第１の段階と、
前記ゲート電極上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第２の段階と、
前記ゲート電極と重なる位置に、液滴吐出法で第１のマスクを形成する第３の段階と、
前記第１のマスクにより、前記絶縁層をエッチングしてチャネル保護層を形成する第４の段階と、
一導電型の不純物を含有する半導体層を形成する第５の段階と、
前記ゲート電極を含む領域に、液滴吐出法で第２のマスクを形成する第６の段階と、
前記第２のマスクにより、前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第７の段階と、
液滴吐出法でソース及びドレイン配線を形成する第８の段階と、
前記ソース及びドレイン配線により、前記チャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第９の段階
の各段階を含むことを特徴とする半導体装置の作製方法。
【請求項４】
絶縁表面を有する基板上に、液滴吐出法でゲート電極と、接続配線を形成する第１の段階と、
前記ゲート電極上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第２の段階と、
前記ゲート電極と重なる位置に、液滴吐出法で第１のマスクを形成する第３の段階と、
前記第１のマスクにより、前記絶縁層をエッチングしてチャネル保護層を形成する第４の段階と、
一導電型の不純物を含有する半導体層を形成する第５の段階と、
前記ゲート電極を含む領域に、液滴吐出法で第２のマスクを形成する第６の段階と、
前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第７の段階と、
前記ゲート絶縁層を選択的にエッチングして、前記接続配線を露出させる第８の段階と、
液滴吐出法で、ソース及びドレイン配線を形成すると共に、少なくとも一方の配線を前記接続配線と接続する第９の段階と、
前記ソース及びドレイン配線により、前記チャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第１０の段階
の各段階を含むことを特徴とする半導体装置の作製方法。
【請求項５】
請求項３又は請求項４において、前記第２の段階は、大気に晒すことなく連続的に行うことを特徴とする半導体装置の作製方法。
【請求項６】
請求項３又は請求項４において、前記ゲート絶縁膜は、第１の窒化珪素膜、酸化珪素膜、第２の窒化珪素膜、樹脂膜及び第３の酸化珪素膜を順次積層することを特徴とする半導体装置の作製方法。
【請求項７】
プラズマＣＶＤ法により、珪素の酸化物又は窒化物からなる下地層を形成し、
前記下地層上に、導電性材料を含む組成物を吐出して、導電層を形成することを特徴とする配線基板の作製方法。
【請求項８】
プラズマＣＶＤ法により、珪素からなる下地層を形成し、
前記下地層上に、導電性材料を含む組成物を吐出して、導電層を形成し、
前記導電層をマスクとして、前記下地層をエッチングすることを特徴とする配線基板の作製方法。
【請求項９】
請求項７又は請求項８において、
前記組成物は、銀、金、銅又はインジウム錫酸化物を含むことを特徴とする配線基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液滴吐出法を用いた表示装置の作製方法、配線基板の作製方法及び半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、インクジェット法に代表される液滴吐出法を用いたパターン形成は、フラットパネルディスプレイの分野に応用され、活発に開発が進められている。液滴吐出法は、直接描画するためにマスクが不要、大型基板への適用が容易、材料の利用効率が高い等の多くの利点を有するため、ＥＬ層やカラーフィルタ、プラズマディスプレイの電極等の作製に応用されている（例えば、非特許文献１参照。）。
【０００３】
液滴吐出法で行う配線の形成は、ノズルの先端から組成物が吐出される際に電荷の偏りが生じて、吐出する組成物が帯電する現象が生じ、この現象に起因して、組成物が付着する薄膜が損傷したり破壊したりすることがある。また、粒子をナノオーダーにした組成物を用いて行うが、上記の組成物によって形成された薄膜は、下層の薄膜との密着性が低いためにその剥離性が高い。従って、半導体プロセスに必須である洗浄工程等のウエット工程を経ると、形成されたパターンが剥離してしまうことがある。
【０００４】
一方、表示機能を有する半導体装置は、その価格が低下する傾向にあり、採算を維持できる製造ラインとして、第五世代以降のガラス基板のライン検討が進み、具体的には、第四世代（６８０×８８０、７３０×９２０）、第五世代（１０００×１２００）以降にまで変遷が進行している。
【非特許文献１】Ｔ．Ｓｈｉｍｏｄａ、Ｉｎｋ−ｊｅｔ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  Ｆａｂｒｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｅｓ  ｏｆ  Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙｓ、ＳＩＤ  ０３  ＤＩＧＥＳＴ、ｐ１１７８−ｐ１１８１
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の実情を鑑み、本発明は、液滴吐出法で形成する組成物が帯電する現象に起因した静電破壊を防止する表示装置の作製方法の提供を課題とする。また、密着性、耐剥離性を向上させ、なおかつ組成物が付着する薄膜の損傷や破壊を防止する配線基板の作製方法の提供を課題とする。さらに本発明は、一辺が一メートル以上の大型基板に容易に適用することができる半導体装置の作製方法の提供を課題とする。
【課題を解決するための手段】
【０００６】
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
【０００７】
本発明の表示装置の作製方法は、基板上に半導体素子を複数含む画素領域及び保護回路を形成するステップ、前記基板上又は前記保護回路と接続されたテープにドライバＩＣを実装するステップを有し、前記半導体素子のチャネル部として、非晶質半導体又はセミアモルファス半導体を形成する点を特徴とする。上記特徴により、結晶化の工程が必要ないため、基板の一辺が一メートル以上の大型基板への適用が容易であり、従って、１０インチから５０インチ程度の大型の表示画面を有する電子機器への適用が有用である。また、前記半導体素子が含む導電層は、導電性材料を含む組成物を吐出して形成する点を特徴とする。上記特徴により、材料の利用効率の向上、作製時間の短縮及び作製費用の低減を実現する。さらに、前記保護回路として、高電位電源に接続された第１の電源線と低電位電源に接続された第２の電源線との間に配置されたクランプ回路を形成する点を特徴とする。上記特徴により、液滴吐出法で形成する組成物が帯電する現象に起因した静電破壊を防止する。
【０００８】
本発明の配線基板の作製方法は、プラズマＣＶＤ法により、珪素の酸化物又は窒化物からなる下地層を形成するステップ、前記下地層上に、導電性材料を含む組成物を吐出して、導電層を形成するステップを有することを特徴とする。下地層を形成したままだと、後に作成する素子や配線がショートする場合には、前記導電層をマスクとして、前記下地層をエッチングするステップを有することを特徴とする。また、前記組成物は、銀、金、銅又はインジウム錫酸化物を含むことを特徴とする。
【０００９】
本発明は、非晶質半導体層（アモルファスシリコン、ａ−Ｓｉ）を用いた、半導体装置の作製方法を提供することを特徴とする。非晶質半導体層は、プラズマＣＶＤ法やスパッタリング法等の公知の方法により作製する。
【００１０】
また本発明は、非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体層（以下ＳＡＳと表記）を用いた、半導体装置の作製方法を提供することを特徴とする。ＳＡＳを用いたトランジスタは、その移動度が２〜１０ｃｍ2／Ｖ・ｓｅｃと、非晶質半導体層を用いたトランジスタの２〜２０倍の電界効果移動度を有する。従って、駆動回路の一部または全体を、画素部と同じ基板上に一体形成することができる。つまり、システムオンパネル化を実現した表示装置の作製方法を提供することができる。
【００１１】
ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体層である。この半導体層は、自由エネルギー的に安定な第３の状態を有する半導体層であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体層中に分散させて存在せしめることが可能である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。このようなＳＡＳに関する記述は、例えば、特許３０６５５２８号公報で開示されている。
【００１２】
また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いＮ型の電気伝導性を示す。これは、ＳＡＳ中に含まれる不純物によるもので、代表的には酸素がＮ型の伝導性を付与するものとして考えられている。ＳＡＳに含まれる酸素は、成膜時の高周波電力密度に応じても変化する。本発明においては、ＳＡＳの酸素濃度は５×１０19ａｔｏｍｓ／ｃｍ3以下、好ましくは１×１０19ａｔｏｍｓ／ｃｍ3以下とすることが望ましい。勿論、この酸素の全てがドナーとして機能する訳ではないので、導電型を制御するには、それに応じた量の不純物元素を添加することとなる。
【００１３】
ここで、トランジスタのチャネル形成領域を設けるＳＡＳに対しては、Ｐ型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。Ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ2Ｈ6、ＢＦ3などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。そしてボロンの濃度を１×１０14〜６×１０16ａｔｏｍｓ／ｃｍ3とすると良い。
【００１４】
上記のＳＡＳは、多結晶半導体層と異なり、ＳＡＳとして直接基板上に成膜することができる。具体的には、ＳｉＨ4をＨ2で流量比２〜１０００倍、好ましくは１０〜１００倍に希釈して、プラズマＣＶＤ法を用いて成膜することができる。上記方法を用いて作製されたＳＡＳは、０．５ｎｍ〜２０ｎｍの結晶粒を非晶質半導体層中に含む微結晶半導体層も含んでいる。よって、多結晶半導体層を用いる場合と異なり、半導体層の成膜後に結晶化の工程を設ける必要がない。そして、レーザ光を用いた結晶化のように、レーザビームの長軸の長さに限界があるために、基板の寸法に制限が生じるようなことがない。つまり、第５世代以降の基板上にも簡単に作製することができる。また、トランジスタの作製における工程数を削減することができ、その分、表示装置の歩留まりを高め、コストを抑えることができる。
なお本発明では、ＳＡＳは、少なくともチャネル形成領域に用いていれば良い。またチャネル形成領域は、その膜厚方向において全てセミアモルファス半導体層である必要はなく、少なくとも一部にセミアモルファス半導体層を含んでいれば良い。
【００１５】
非晶質半導体層又はセミアモルファス半導体を用いた半導体装置の作製方法を提供する本発明は、結晶化の工程が必要ないため、基板の一辺が一メートル以上の大型基板への適用が容易であり、従って、１０インチから５０インチ程度の大型の表示画面を有する電子機器への適用が有用である。
【００１６】
本発明の半導体装置の作製方法は、絶縁表面を有する基板上に、液滴吐出法でゲート電極を形成する第１の段階と、前記ゲート電極上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第２の段階と、前記ゲート電極と重なる位置に、液滴吐出法で第１のマスクを形成する第３の段階と、前記第１のマスクにより、前記絶縁層をエッチングしてチャネル保護層を形成する第４の段階と、一導電型の不純物を含有する半導体層を形成する第５の段階と、前記ゲート電極を含む領域に、液滴吐出法で第２のマスクを形成する第６の段階と、前記第２のマスクにより、前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第７の段階と、液滴吐出法でソース及びドレイン配線を形成する第８の段階と、前記ソース及びドレイン配線により、前記チャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第９の段階の各段階を含むことを特徴とする。
【００１７】
本発明の半導体装置の作製方法は、絶縁表面を有する基板上に、液滴吐出法でゲート電極と、接続配線を形成する第１の段階と、前記ゲート電極上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第２の段階と、前記ゲート電極と重なる位置に、液滴吐出法で第１のマスクを形成する第３の段階と、前記第１のマスクにより、前記絶縁層をエッチングしてチャネル保護層を形成する第４の段階と、一導電型の不純物を含有する半導体層を形成する第５の段階と、前記ゲート電極を含む領域に、液滴吐出法で第２のマスクを形成する第６の段階と、前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第７の段階と、前記ゲート絶縁層を選択的にエッチングして、前記接続配線を露出させる第８の段階と、液滴吐出法で、ソース及びドレイン配線を形成すると共に、少なくとも一方の配線を前記接続配線と接続する第９の段階と、前記ソース及びドレイン配線により、前記チャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第１０の段階の各段階を含むことを特徴とする。
【発明の効果】
【００１８】
上記構成を有する本発明は、液滴吐出法で形成する組成物が帯電する現象に起因した静電破壊を防止する表示装置の作製方法を提供することができる。密着性、耐剥離性を向上させ、なおかつ組成物が付着する薄膜の損傷や破壊を防止する配線基板の作製方法を提供することができる。一辺が一メートル以上の大型基板に容易に適用することができる半導体装置の作製方法を提供することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
【００２０】
本発明の実施の形態について、図面を用いて説明する。本発明の表示装置の作製方法は、基板６１１０上に、半導体素子を複数含む画素領域（表示領域ともよばれる）６１０２及び保護回路６１０３、６１０４を形成するステップ、保護回路６１０３、６１０４に接続されたテープにドライバＩＣ６１０７、６１０８を実装するステップを有する（図３参照）。なお、図示する表示装置では、ＴＡＢ方式が採用されているが、ＣＯＧ方式を採用してもよく、その場合には、基板６１１０上にドライバＩＣ６１０７、６１０８を実装するステップを有する。画素領域６１０２には、複数の画素６１０１がマトリクス状に配置されるように形成する。また、画素領域６１０２と保護回路６１０３、６１０４には複数の半導体素子を形成する。
【００２１】
なお、本実施の形態において説明する本発明の表示装置は、複数の半導体素子を含むため半導体装置ともよぶ。
【００２２】
本発明は、半導体素子のチャネル部として、非晶質半導体又はセミアモルファス半導体を形成する点を特徴とする。上記特徴により、結晶化の工程が必要ないため、基板の一辺が一メートル以上の大型基板への適用が容易であり、従って、１０インチから５０インチ程度の大型の表示画面を有する電子機器への適用が有用である。また本発明は、前記半導体素子が含むゲート電極やソース・ドレイン配線等の導電層として、液滴吐出法により、導電性材料を含む組成物を吐出して形成することを特徴とする。上記特徴により、材料の利用効率の向上、作製時間の短縮及び作製費用の低減を実現する。なお、半導体素子が含む導電層に限らず、該半導体素子の活性層をパターニングする際のマスクや、該半導体素子に電気的に接続される表示素子の両電極等も、全て液滴吐出法により形成してもよい。さらに本発明は、前記保護回路６１０３、６１０４として、高電位電源（以下ＶＤＤと表記）に接続された第１の電源線と、低電位電源（以下ＶＳＳと表記）に接続された第２の電源線との間に配置されたクランプ回路を形成することを特徴とする。上記特徴により、液滴吐出法で形成する組成物が帯電する現象に起因した静電破壊を防止する。
【００２３】
なお、半導体素子のチャネル部として、セミアモルファス半導体を形成する場合、走査線側の駆動回路も基板６１１０上に作り込み、信号線側にのみドライバＩＣ６１０７を実装するとよい。これは、セミアモルファス半導体を活性層としたトランジスタは、その特性が非晶質半導体層を活性層としたトランジスタよりも良好であり、走査線側の駆動回路ならば構成可能であるからである。また、上記とは別の構成として、半導体素子のチャネル部として、セミアモルファス半導体を用いる場合、走査線側及び信号線側の駆動回路の一部を同一基板上に作り込み、一部をドライバＩＣで代用した構成でもよい。つまり、ドライバＩＣを実装するにあたり、その構成は様々であり、本発明はいずれの構成を用いてもよい。
【００２４】
保護回路６１０３、６１０４は、画素領域６１０２とドライバＩＣ６１０７、６１０８の間にのみ形成しているが、画素領域６１０２の内部、画素６１０１の内部に形成してもよい。また、基板６１１０上に走査線駆動回路を作り込む場合は、走査線駆動回路の内部に形成してもよいし、走査線駆動回路と画素領域６１０２の間に形成してもよい。
【００２５】
続いて、保護回路６１０３、６１０４の構成について説明する。上述したように、前記保護回路６１０３、６１０４は、ＶＤＤに接続された第１の電源線６６０１と、ＶＳＳに接続された第２の電源線６６０２の間にクランプ回路６６０４を有することを特徴とする（図１（Ａ）参照）。また、両電源線６６０１、６６０２の間には、画素領域６１０２等に相当する回路６６０３、直列に接続されたダイオード６６０５、６６０６が設けられる。回路６６０３には、信号線６６０７ａを介して、信号が入力される。クランプ回路６６０４を配置する本発明は、静電気が発生しても、電流が流れる経路を増やすことができるため、開放されたノードの電位の急激な変動を防止して、回路６６０３の損傷や破壊を防止する。クランプ回路６６０４は、薄膜トランジスタ、容量素子及び抵抗素子から選択された一種又は複数種によって構成される。以下には、その構成について説明する。
【００２６】
まず、クランプ回路６６０４として、ゲート電極とソース電極が接続されたトランジスタ６６０７ｂを用いる場合について説明する（図１（Ｂ）参照）。通常の状態では、トランジスタ６６０７ｂは、そのゲート・ソース間電圧がゼロであるため、オフ状態にある。一方、静電気が発生して電荷が加えられると、トランジスタ６６０７ｂはブレイクダウンして、オン状態になり、そのソース・ドレイン間に電流が流れる。このように、静電気が発生しても、クランプ回路６６０４の配置によって、電流が流れる経路が増えるため、電位の急激な変動を防止して、回路６６０３の損傷や破壊を防止する。図１（Ｃ）は、クランプ回路６６０４として用いるトランジスタ６６０７ｂのレイアウトであり、図１（Ｄ）はレイアウトのＡ−Ａ’における断面構造を示す。なお、トランジスタ６６０７ｂの詳しい作製方法については、実施の形態３において説明するので、そちらを参考にするとよい。
【００２７】
次に、クランプ回路６６０４として、トランジスタ６６１２、容量素子６６１３及び抵抗素子６６１４を用いる場合について説明する（図２（Ａ）参照）。通常の状態では、トランジスタ６６１２は、ゲート電極とソース電極の間に抵抗素子６６１４が接続されているため、オフ状態にある。一方、静電気が発生して電荷が加えられると、容量素子６６１３と抵抗素子６６１４に電流が流れる。そうすると、容量素子６６１３と抵抗素子６６１４の接点にゲート電極が接続されたトランジスタ６６１２はオン状態になって、そのソース・ドレイン間に電流が流れる。このように、静電気が発生しても、クランプ回路６６０４の配置によって、電流が流れる経路が増えるため、電位の急激な変動を防止して、回路６６０３の損傷や破壊を防止する。図２（Ｂ）は、クランプ回路６６０４として用いるトランジスタ６６１２、容量素子６６１３及び抵抗素子６６１４のレイアウトであり、図２（Ｃ）はレイアウトのＡ−Ａ’、Ｂ−Ｂ’における断面構造を示す。なお、トランジスタ６６１２の詳しい作製方法については、実施の形態３において説明するのでそちらを参考にするとよい。
図２（Ｃ）では、抵抗素子６６１４を構成する導電層は、表示素子の画素電極と同じレイヤーで形成しているが、トランジスタ６６１２のゲート電極と同じレイヤーの導電層で形成してもよい。その場合、所望の抵抗値になるように、用いるノズルの吐出口を変えて、抵抗素子６６１４を構成する導電層のみ細く形成したり、ノズル又は基板の走査を工夫することで、抵抗素子６６１４を構成する導電層のみ、凹凸を有する形状に形成したりするとよい。
【００２８】
最後に、クランプ回路６６０４として、トランジスタ群６６０８を用いる場合について説明する（図２（Ｄ）参照）。トランジスタ群６６０８は、ｎ個のトランジスタから構成され、各々のトランジスタのゲート電極とドレイン電極は接続されている。ｎは（ＶＤＤ−ＶＳＳ）＜（Ｖｔｈ＊ｎ）を満足する自然数であり、Ｖｔｈは、トランジスタ群６６０８を構成するトランジスタのしきい値電圧である。なお、トランジスタ群６６０８を構成する複数のトランジスタの各々のしきい値電圧が大幅に異なる場合には、Ｖｔｈは複数のトランジスタのしきい値電圧の平均値とするとよい。トランジスタ群６６０８は、通常の状態では非導通状態にある。一方、静電気が発生して、（ＶＤＤ−ＶＳＳ）＞（Ｖｔｈ＊ｎ）を満たすようになると、トランジスタ群６６０８は導通状態になり、電流が流れる。このように、静電気が発生しても、クランプ回路６６０４の配置によって、電流が流れる経路が増えるため、電位の急激な変動を防止して、回路６６０３の損傷や破壊を防止する。上記のいずれかの構成を有する本発明は、液滴吐出法で形成する組成物が帯電する現象に起因した静電破壊を防止する表示装置の作製方法を提供することができる。
（実施の形態２）
【００２９】
本発明の実施の形態について、図４を用いて説明する。バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等の基板１０上に、下地層１１を形成する（図４（Ａ）参照）。下地層１１は、ＣＶＤ法により、半導体層と絶縁層の一方又は両方を単層又は積層して形成する。半導体層としては珪素からなる層を形成し、絶縁層としては珪素の酸化物又は窒化物からなる層を形成する。本発明は下地層１１をＣＶＤ法により形成することを特徴とする。ＣＶＤ法において用いるＣＶＤ装置は、スパッタリング装置と比較して、ターゲット交換の必要が無く、装置の管理が簡単であるという点、また、スパッタリング装置は、セルフクリーニングができない反面、ＣＶＤ装置は、ＮＦ3などのガスを供給すれば、チャンバ内のクリーニングが簡単に行えるため、メンテナンス作業が少なくて済むという優位点を有する。
【００３０】
続いて、下地層１１上に、導電性材料を含む組成物を吐出して、導電層１３を形成する（図４（Ｂ）参照）。導電層１３の形成は、液滴吐出手段１４を用いて行う。液滴吐出手段１４とは、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出法において用いるノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定する。液滴吐出法には、オンデマンド型とコンティニュアス型の２つの方式があるが、どちらの方式を用いてもよい。さらに液滴吐出法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより組成物を沸騰させ該組成物を吐出する加熱方式があるが、どちらの方式を用いてもよい。
【００３１】
被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、０．１〜３ｍｍ（好ましくは１ｍｍ以下）程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、ノズル及び被処理物の一方が移動することで、所望のパターンを描画する。なお、ノズル及び被処理物は進行方向に対して両方とも平行でなくてもよく、ノズル及び被処理物の一方を進行方向に対して任意の角度に回転させてもよい。また、組成物を吐出する前に、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。
【００３２】
吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属、透光性を有するインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を用いることが好ましく、さらに好ましくは、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整し、表面張力は４０ｍＮ／ｍ以下、粘度は５０ｍＰａ・Ｓ以下、好ましくは５〜２０ｍＰａ・Ｓに設定する。
【００３３】
組成物を吐出する工程は、減圧下で行うことが好適であり、これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。組成物の吐出後は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜１２０分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒を揮発させたり、分散剤を除去したりして、周囲の樹脂が硬化収縮させ、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行い、特に制約はないが、好ましくは、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行う。
【００３４】
レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ4等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせたハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。
【００３５】
液滴吐出手段１４から組成物を吐出する際には、電荷の偏りが生じるために、組成物が正に帯電する傾向があり、この帯電した電荷によって、下層の薄膜の損傷や破壊が生じる可能性がある。しかしながら、導電層１３の形成前に下地層１１を形成する本発明は、そのような損傷や破壊を防止する。
【００３６】
上記工程を経て、下地層１１と導電層１３が完成する。なお、下地層１１として半導体層を形成した場合、そのままだと後に作製する素子や配線がショートする可能性がある。そのような可能性がある場合には、導電層１３をマスクとして、下地層１１をエッチングして、下地層１７を形成する（図４（Ｃ）参照）。
【００３７】
上記のように形成された導電層は配線として用いてもよいし、導電層１３をゲート電極、下地層１１をゲート絶縁膜として、薄膜トランジスタの一構成要素として用いてもよい。また、図示しないが、上記の工程を経て完成した導電層を覆うように保護膜を形成してもよい。このような保護膜は、バリア性を有する材料を用いて形成し、具体的には、緻密な膜質を有する窒化珪素膜を形成するとよい。
【００３８】
上記のように、液滴吐出法で導電層１３を形成する前に、下地層１１を形成する本発明は、密着性、耐剥離性を向上させ、なおかつ下層の薄膜の損傷や破壊を防止した配線基板の作製方法を提供することができる。
（実施の形態３）
【００３９】
本発明の実施の形態として、チャネル保護型の薄膜トランジスタの作製方法、前記薄膜トランジスタを用いた表示装置の作製方法について、図面を用いて説明する。ガラス基板や石英基板等の基板９０１上に、下地層９０２を形成する（図５（Ａ）参照）。下地層９０２は、ＣＶＤ法により、半導体層と絶縁層の一方又は両方を単層又は積層して形成する。半導体層は、珪化物気体を用いて、珪素からなる層を形成する。絶縁層は、珪化物気体と酸素又は窒素を用いて、珪素の酸化物又は窒化物からなる層を形成するか、珪化物気体を用いて、珪素からなる層を形成後に、酸化処理又は窒化処理を行って形成する。ここでは、下地層９０２として珪化物気体を用いて、珪素からなる層を形成する。続いて、下地層９０２上に、導電性材料を含む組成物を吐出して、導電体層９０３〜９０５を形成する。
【００４０】
次に、導電体層９０３〜９０５をマスクとして、下地層９０２をエッチングして、下地層９０６〜９０８を形成する（図５（Ｂ）参照）。実施の形態２において説明したように、下地層９０２として絶縁層を形成した場合には、本工程を省略してもよい。
【００４１】
次に、プラズマＣＶＤ法、スパッタリング法、グロー放電分解法等の公知の方法を用いて、ゲート絶縁膜として機能する絶縁層を単層又は積層構造で形成する（図５（Ｃ）参照）。ここでは、窒化珪素からなる絶縁層９０９、酸化珪素からなる絶縁層９１０、窒化珪素からなる絶縁層９１１、樹脂材料や化合物材料等からなる絶縁層９１２、窒化珪素からなる絶縁層９１３の積層体がゲート絶縁膜に相当する。上記構成により、所望の絶縁耐圧が得られる程度にゲート絶縁膜を厚く形成することができ、さらにトランジスタを構成する活性層とゲート電極間の容量を適当な値にすることができる。低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
導電体層９０３〜９０５に接する絶縁層９０９は、バリア性が良好な窒化珪素層を用いることが好ましく、そうすると、導電体層９０３〜９０５からの不純物元素の侵入を防止することができる。窒化珪素層は、スパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。この目的において、珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングされた窒化珪素膜で、膜中の希ガス元素を含ませることにより緻密化が促進されることとなる。また、グロー放電分解法においても、珪化物気体をアルゴンなどの不活性元素で１００倍〜５００倍に希釈して形成された窒化珪素膜は、１００度以下の低温において形成されたとしても膜質は緻密である。なお、必要があれば絶縁膜をさらに積層して形成してもよい。
【００４２】
絶縁層９１２は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等、透過性を有するポリイミド樹脂等の樹脂材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む材料を用いて、スピンコート法やディップ法、液滴吐出法により形成する。好ましくは液滴吐出法で形成し、そうすると、他の方法と比較して、材料の利用効率が格段に向上する。絶縁層９１２として有機樹脂を用いる場合、図示するように、上層にバリア性が良好な窒化珪素からなる絶縁層９１３を形成すると、絶縁層９１２からの脱ガスを防止することができる。
【００４３】
続いて、絶縁層９１３上に、半導体層９１４を形成する。半導体層９１４は、非晶質構造又は非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有する。非晶質半導体層（アモルファスシリコン、ａ−Ｓｉ）は、プラズマＣＶＤ法、スパッタリング法等の公知の方法により形成する。一方、非晶質と結晶構造の中間的な構造を有する半導体層は、自由エネルギー的に安定な第３の状態を有する半導体層であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体層中に分散させて存在せしめることが可能である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは、このような半導体層をセミアモルファス半導体層（以下、ＳＡＳと表記）と呼ぶ。ＳＡＳは、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増す。
ＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。これら珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。希釈率は１０倍〜１０００倍の範囲で珪化物気体を希釈する。また、Ｓｉ2Ｈ6とＧｅＦ4のガス流量比をＳｉ2Ｈ6：ＧｅＦ4＝２０〜４０：０．９の範囲の条件下で形成すると、Ｓｉの組成比が８０％以上である薄膜を得ることができる。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えば良い。グロー放電を形成するための電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚである。高周波電力は適宜設定すれば良い。基板加熱温度は３００度以下が好ましく、１００〜２００度の基板加熱温度が推奨される。また、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲルマニウム化気体を混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いＮ型の電気伝導性を示す。これは、ＳＡＳ中に含まれる不純物によるもので、代表的には酸素がＮ型の伝導性を付与するものとして考えられている。ＳＡＳに含まれる酸素は、成膜時の高周波電力密度に応じても変化する。次に、半導体層９１４上に、プラズマＣＶＤ法等の公知の方法で、珪素の酸化物又は窒化物からなる絶縁層９１５を形成する。
以上、絶縁層９０９から絶縁層９１５までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、トランジスタの特性のばらつきを低減することができる。
【００４４】
次に、絶縁層９１５上に、組成物を選択的に吐出して、マスクとなる絶縁層９１６を形成する。このときに用いる組成物材料には、樹脂材料や化合物材料、感光剤を含む市販のレジスト材料を用いる。レジスト材料は、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いる。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【００４５】
次に、絶縁層９１６をマスクとして、絶縁層９１５をエッチングして、チャネル保護層として機能する絶縁層９１７を形成する（図６（Ａ）参照）。続いて、絶縁層９１６を除去後、半導体層９１４及び絶縁層９１７上に、一導電型が付与された半導体層９３８を形成する。一導電型が付与された半導体層９３８は、シランガスとフォスフィンガスを用いて形成したり、ＣＶＤ法により半導体層を形成後に、ドーピング法により不純物元素を添加して形成したりする。次に、半導体層９３８上に、組成物を選択的に吐出して、絶縁層９１８を形成する。次に、絶縁層９１８をマスクとして、半導体層９１４及び一導電型が付与された半導体層９３８を同時にエッチングして、半導体層９１９と一導電型を有する半導体層９２０を形成する（図６（Ｂ）参照）。続いて、絶縁層９１８を除去後、導電性材料を含む組成物を選択的に吐出して、ソース配線及びドレイン配線として機能する導電層９２１、９２２を形成する。次に、導電層９２１、９２２をマスクとして、一導電型が付与された半導体層９２０をエッチングして、半導体層９２３、９２４を形成する（図６（Ｃ）参照）。
【００４６】
続いて、全面に絶縁層９２５を形成する（図７（Ａ）参照）。その後、導電体層９０３、９２２が露出するように、開口部９２６、９２７を形成する（図７（Ｂ）参照）。開口部９２６、９２７は、大気圧放電によるエッチングや液滴吐出法、通常のフォトリソグラフィ法を用いて形成する。次に、導電層９２２と電気的に接続するように、導電性材料を含む組成物を選択的に吐出して、画素電極に相当する導電層９２８を形成する（図７（Ｃ）参照）。なお図４では、導電層９２８を透光性材料で形成し、透過型の液晶表示装置を作製する例を示すが、光の反射率が高い導電材料を用いることで、反射型の液晶表示装置を作製してもよい。続いて、導電層９２８を覆うように、印刷法、スピンコート法、液滴吐出法等の方法により、配向膜として機能する絶縁層９２９を形成する。絶縁層９２９は、スクリーン印刷法や液滴吐出法を用いれば、図示するように、選択的に形成することができる。
【００４７】
次に、シール材９３９を形成する（図８参照）。その後、配向膜として機能する絶縁層９４０、対向電極として機能する導電層９４１が設けられた基板９４２と、基板９０１とをシール材９３９により貼り合わせ、その後、液晶９４３を注入する。なお、シール材９３９にはフィラーが混入されていても良く、また基板９４２には、カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）などが形成されていても良い。さらに、上述していないが、配向膜のラビング処理やスペーサの散布処理、偏光板を貼る処理等の適宜必要な処理は、必要なタイミングで行う。液晶９４３は、毛細管現象を利用した液晶注入だけでなく、ディスペンサ式（滴下式）を用いて形成してもよい。最後に、異方性導電層を介して、導電体層９０３と電気的に接続するように、接続端子（接続フィルム、接続テープ、フィルム、テープともよぶ）９４４を貼り付ける。接続端子９４４は、外部からの信号や電位を伝達する役目を担う。そうすると、スイッチング用トランジスタ６３２、容量素子６３３を含む表示装置が完成する。なお、図８に示す断面構造は、図１０に示すレイアウト図のＡ−Ａ’における断面構造に相当する。
【００４８】
上記の作製工程では、チャネル保護層として機能する絶縁層９２５を全面に形成しているが、絶縁層９２５を形成せずに、ソース・ドレイン配線として機能する導電層９２２に、画素電極として機能する導電層を直接形成してもよい。以下には、絶縁層９２５を形成しない工程について説明する。
【００４９】
ソース・ドレイン配線として機能する導電層９２２に接するように、導電性材料を含む組成物を吐出して、画素電極として機能する導電層９３０を形成する（図９（Ａ）参照）。次に、印刷法や液滴吐出法等により、配向膜として機能する絶縁層９３１を形成する。続いて、シール材９３２を形成する（図９（Ｂ）参照）。その後、配向膜として機能する絶縁層９３３、対向電極として機能する導電層９３４が設けられた基板９３５と、基板９０１とをシール材９３２により貼り合わせ、その後、液晶９３６を注入する。なお、上述したように、液晶は、ディスペンサ方式等の他の方法を用いて形成してもよい。
【００５０】
次に、大気圧又は大気圧近傍下で、エッチング処理により領域９４５の絶縁層９０９〜９１３を選択的に除去する（図９（Ｃ）参照）。この処理は、酸素ガスと、水素、ＣＦ4、ＮＦ3、Ｈ2Ｏ、ＣＨＦ3等から選択された一つ又は複数を用いて行う。本工程では、静電気による損傷や破壊を防止するために、封止後に行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。続いて、異方性導電層を介して、導電体層９０３と電気的に接続するように、接続端子９４４を設ける。上記工程を経て、スイッチング用トランジスタ６３２、容量素子６３３を含む表示装置が完成する。なお、図９（Ｃ）に示す断面構造は、図１０に示すレイアウト図のＡ−Ａ’における断面構造に相当する。
【００５１】
上記の作製工程では、導電層の形成や半導体層のパターニングに用いるマスクを液滴吐出法により形成する点を特徴とし、上記特徴により、工程の簡略化による作製時間の短縮や作製費用の低減を実現する。また、結晶化の工程が必要ないため、基板の一辺が一メートル以上の大型基板への適用が容易であり、従って、１０インチから５０インチ程度の大型の表示画面を有する電子機器への適用が有用である。
（実施の形態４）
【００５２】
本発明の実施の形態として、チャネルエッチ型の薄膜トランジスタの作製方法、前記薄膜トランジスタを用いた表示装置の作製方法について図面を用いて説明する。ガラス基板、石英基板等の基板９５１上に、全面に下地層を形成する（図１１（Ａ）参照）。下地層は、ＣＶＤ法により、半導体層と絶縁層の一方又は両方を単層又は積層して形成する。続いて、下地層上に、導電性材料を含む組成物を吐出して、ゲート電極、又は接続配線として機能する導電体層９５６〜９５８、９９６、９９７を形成する。その後、導電体層９５６〜９５８、９９６、９９７をマスクとして、下地層をエッチングして、下地層９５２〜９５４、９９４、９９５を形成する。なお、実施の形態２において説明したように、下地層として絶縁層を形成した場合には、本工程を省略してもよい。次に、プラズマＣＶＤ法等の公知の方法を用いて、ゲート絶縁膜として機能する絶縁層を単層又は積層構造で形成する。ここでは、窒化珪素からなる絶縁層９６０、酸化珪素からなる絶縁層９６１、窒化珪素からなる絶縁層９６２、樹脂材料や化合物材料等からなる絶縁層９６３、窒化珪素からなる絶縁層９６４の積層体がゲート絶縁膜に相当する。
【００５３】
続いて、絶縁層９６４上に、半導体層９６５を形成する。半導体層９６５は、非晶質構造又は非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有する。続いて、半導体層９６５上に、一導電型が付与された半導体層９６６を形成する。一導電型が付与された半導体層９６６は、シランガスとフォスフィンガスを用いて形成したり、ＣＶＤ法により半導体層を形成後に、ドーピング法により不純物元素を添加して形成したりする。以上、絶縁層９６０から半導体層９６６までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、トランジスタの特性のばらつきを低減することができる。次に、半導体層９６６上に、組成物を選択的に吐出して、マスクとして機能する絶縁層９６７、９９１を形成する。
【００５４】
絶縁層９６７、９９１をマスクとして、半導体層９６５、９６６を同時にエッチングして、半導体層９６８、９６９と一導電型が付与された半導体層９７０、９７１を形成する（図１１（Ｂ）参照）。次に、絶縁層９６７、９９１を除去後、大気圧放電を用いたエッチングや、液滴吐出法、フォトリソグラフィ法を用いて、導電体層９５６、９５８が露出するように、開口部９７２、９７３を形成する。次に、導電性材料を含む組成物を吐出して、ソース・ドレイン配線として機能する導電層９７４〜９７７を形成する（図１１（Ｃ）参照）。この際、導電層９７５は、開口部９７３が充填するように吐出する。
【００５５】
次に、導電層９７４〜９７７をマスクとして、一導電型が付与された半導体層９７０、９７１をエッチングして、半導体層９７８〜９８１を形成する（図１２（Ａ）参照）。この際、図示するように、少しエッチングされた半導体層９８２、９８３が形成される。次に、導電性材料を含む組成物を選択的に吐出して、画素電極として機能する導電体層９８４を形成する（図１２（Ｂ）参照）。次に、スピンコート法やディップ法を用いて、全面に絶縁層９８７を形成後、フォトリソグラフィ法や液滴吐出法等の公知の方法により開口部９９２、９９３を形成する。絶縁層９８７は、土手として機能するものであり、珪素を含む材料、アクリル等の有機材料、シロキサンポリマー等の化合物材料を用いて形成する。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。なお、有機材料を用いる場合には、脱ガス等の防止から、Ｔｉ等の金属膜、ＴｉＮ等の窒化膜、ＴｉＳｉｘ等のシリサイド材料を用いて、単層又は積層構造のバリア膜を形成する。このバリア膜は、密着性を高め、埋め込み性を付与し、さらにコンタクト抵抗の低減と安定化をもたらす。さらに、開口部の形成は、液滴吐出法を用いて、ノズルから、ウエットエッチング液を吐出することで行ってもよい。但し、開口部のアスペクト比制御のため、水などの溶媒で適宜洗浄する工程を追加するとよい。勿論、この洗浄の工程も、液滴吐出法を用いて、ノズルから吐出する液滴を水に交換するか、または、溶液が充填されたヘッドを交換すると、同一の装置で連続処理が可能となり、処理時間の観点から好ましい。また、開口部の形成には、フォトリソグラフィ法を用いてもよいが、マスクとなる絶縁層の形成には、液滴吐出法を用いるとよい。そうすると、スピンコート法等に比較して、材料の利用効率が格段に向上する。上記のいずれかの方法によって開口部９９２、９９３を形成すると、導電体層９５６、９８４が露出した状態になる。
【００５６】
次に、導電体層９８４と電気的に接続するように、電界発光層９８５、対向電極となる導電体層９８６を形成する。そうすると、導電体層９８４、電界発光層９８５及び導電体層９８６の積層体に相当する発光素子が完成する。この発光素子の形成は、ノズルから吐出する組成物を変更するか、又は組成物が充填されたヘッドを変更することで、電界発光層９８５やその他の導電性を有する複数層の薄膜を連続的に作製することができる。そうすると、スループットが向上し、生産性が向上する。
【００５７】
続いて、シール材９８８を形成し、基板９８９を用いて封止する。その後、導電体層９５６に電気的に接続するように、異方性導電体を介して、接続端子９９０を取り付ける。
【００５８】
上記工程を経て、チャネル保護型のスイッチング用トランジスタ６７００、駆動用トランジスタ６７０１及び容量素子６７０２を含む表示装置が完成する。図１２（Ｃ）に示す断面構造は、図１３に示すレイアウト図のＡ−Ａ’−Ａ’’における断面構造に相当する。
【００５９】
上記構成では、導電体層９８４が陰極、導電体層９８６が陽極であり、上記工程を経ると、陰極／電界発光層／陽極の逆積み素子が完成する。この場合、発光素子から発せられる光は、基板９８９側に出射する。従って、上面出射を行う表示装置が完成する。但し基板９５１側に出射させたい場合には、導電体層９８６上に遮蔽体を設けるとよい。さらに、両面出射を行いたい場合には、陽極となる導電体層と陰極となる導電体層を透光性材料、又は光を透過する厚さで形成し、さらに透光性を有する基板を用いる。
【００６０】
陰極に相当する導電体層は、仕事関数が小さい材料を用いることが好ましく、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いる。電界発光層は、単層型、積層型、また層の界面がない混合型のいずれの型でもよく、シングレット材料、トリプレット材料又はそれらを組み合わせた材料や、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。陽極に相当する導電層は光を透過する透明導電層で形成するか、又は光を透過する厚さで形成することが好ましく、例えばＩＴＯ、ＩＴＳＯの他、酸化インジウムに酸化亜鉛（ＺｎＯ）を混合した透明導電体を用いる。なお、陽極／電界発光層／陰極の順に形成する、順積み素子を形成する場合には、陽極の形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うことが好ましく、これは、駆動電圧が低くなったり、寿命が向上したりする効果が得られるためである。また、発光素子から発せられる光が基板９５１側に向かう、下面出射を行う場合には、画素電極として機能する導電体層９８４は透光性を有することが必須である。この場合、導電体層９８４として、酸化珪素とＩＴＯからなるＩＴＳＯを用いて、その下層には、窒化珪素からなる絶縁層９６４が形成してあるとよい。そうすると、導電体層９８４と絶縁層９６４との屈折率が近いために、発光素子から発せられる光の取り出し効率が向上する。
【００６１】
また、透光性を有する導電体層と接する絶縁体層は、珪素（Ｓｉ）と窒素（Ｎ）を含む層で形成することが好適であり、より具体的には窒素を１０ａｔｏｍｉｃ％以上、好適には２５ａｔｏｍｉｃ％以上含む層で形成するとよく、さらに具体的には窒化珪素膜（ＳｉＮ）が挙げられる。また、窒素と酸素（Ｏ）を含み、窒素が酸素よりも多く含む層を形成するとよく、具体的には窒化酸化珪素膜（ＳｉＮＯ）が挙げられる。そして、透光性を有する導電体層と接する絶縁体層は、上記に挙げた構成の２つの薄膜を単層又は積層して形成する。上記構成とすると、電流効率を向上させ、同じ電流値でも輝度を向上させることで、明るい表示を得ることができる。
【００６２】
上記の作製工程では、導電層の形成や半導体層のパターニングに用いるマスクを液滴吐出法により形成する点を特徴とし、上記特徴により、工程の簡略化による作製時間の短縮や作製費用の低減を実現する。また、結晶化の工程が必要ないため、基板の一辺が一メートル以上の大型基板への適用が容易であり、従って、１０インチから５０インチ程度の大型の表示画面を有する電子機器への適用が有用である。
（実施の形態５）
【００６３】
本発明の表示装置の作製方法について、図１４、１５を用いて説明する。まず、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式を採用した表示装置について、図１４を用いて説明する。基板１００１上には、文字や画像などの情報を表示する画素領域１００２、走査側の駆動回路１００３、１００４が設けられる。複数の駆動回路が設けられた基板１００５、１００８は、矩形状に分断され、分断後の駆動回路（以下ドライバＩＣと表記）は、基板１００１上に実装される。図１４（Ａ）は複数のドライバＩＣ１００７、該ドライバＩＣ１００７の先にテープ（フィルムともよぶ）１００６を実装する形態を示す。図１４（Ｂ）はドライバＩＣ１０１０、該ドライバＩＣ１０１０の先にテープ１００９を実装する形態を示す。
【００６４】
次に、ＴＡＢ方式を採用した表示装置について、図１５を用いて説明する。基板１００１上には、画素領域１００２、走査側の駆動回路１００３、１００４が設けられる。図１５（Ａ）は基板１００１上に複数のテープ１００６を貼り付けて、該テープ１００６にドライバＩＣ１００７を実装する形態を示す。図１５（Ｂ）は基板１００１上にテープ１００９を貼り付けて、該テープ１００９にドライバＩＣ１０１０を実装する形態を示す。後者を採用する場合には、強度の問題から、ドライバＩＣ１０１０を固定する金属片等を一緒に貼り付けるとよい。
【００６５】
ドライバＩＣは、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基板１００５、１００８上に複数個作り込むとよい。つまり、基板１００５、１００８上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバＩＣの長辺の長さは、完成する表示装置の解像度やその画面サイズに依存するが、図１４（Ａ）、図１５（Ａ）に示すように、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、図１４（Ｂ）、図１５（Ｂ）に示すように、画素領域１００２の一辺、又は画素領域１００２の一辺と各駆動回路１００３、１００４の一辺とを足した長さに形成してもよい。
【００６６】
ドライバＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８０ｍｍで形成されたドライバＩＣを用いると、画素領域１００２に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバＩＣを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。
【００６７】
ドライバＩＣは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。
【００６８】
レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバＩＣの短辺の同じ幅の１〜３ｍｍ程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が２以上（好ましくは１０〜１００００）のものを指す。このように、レーザ光のビームスポットの幅をドライバＩＣの短辺と同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。
【００６９】
図１４、１５では、走査線駆動回路は画素部と共に一体形成し、信号線駆動回路としてドライバＩＣを実装した形態を示した。しかしながら、本発明はこの形態に限定されず、走査線駆動回路及び信号線駆動回路の両方として、ドライバＩＣを実装してもよい。その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにするとよい。
【００７０】
画素領域１００２は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域１００２に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたＴＦＴを用いることを特徴とする。非晶質半導体は、プラズマＣＶＤ法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマＣＶＤ法で３００℃以下の温度で形成することが可能であり、例えば、外寸５５０×６５０ｍｍの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスＴＦＴは、ＳＡＳでチャネル形成領域を構成することにより２〜１０ｃｍ2／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、このＴＦＴを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現した表示装置を作製することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【実施例１】
【００７１】
本実施例では、ドライバＩＣを実装する方法について、図１６を用いて説明する。この実装方法としては、異方性導電材を用いた接続方法やワイヤボンディング方式等を採用すればよく、その一例について図１６を用いて説明する。
【００７２】
図１６（Ａ）は第１の基板２０１に、ドライバＩＣ２０８が異方性導電材を用いて実装された例を示す。第１の基板２０１上には画素領域２０２、引出線２０６、接続配線及び入出力端子２０７を有する。第２の基板２０３は、シール材２０４で第１の基板２０１と接着されており、その間に液晶層２０５を有する。
【００７３】
接続配線及び入出力端子２０７の一方の端には、ＦＰＣ２１２が異方性導電材で接着されている。異方性導電材は樹脂２１５と表面にＡｕなどがメッキされた数十〜数百μｍ径の導電性粒子２１４から成り、導電性粒子２１４により接続配線及び入出力端子２０７とＦＰＣ２１２に形成された配線２１３とが電気的に接続される。ドライバＩＣ２０８も、異方性導電材で第１の基板２０１に接着され、樹脂２１１中に混入された導電性粒子２１０により、ドライバＩＣ２０８に設けられた入出力端子２０９と、引出線２０６又は接続配線及び入出力端子２０７と電気的に接続される。
【００７４】
この方式によるドライバＩＣ２０８の実装方法について、図１６（Ｃ）を用いて説明する。ドライバＩＣには、入出力端子２２５が設けられ、その周辺部には保護絶縁膜２２６が形成される。第１の基板２２０には第１の導電層２２１と第２の導電層２２３及び絶縁層２２２が形成され、ここでは第１の導電層２２１と第２の導電層２２３とで引出線または接続配線を形成している。
【００７５】
第１の基板２２０に形成されるこれらの導電層及び絶縁層は画素領域の画素ＴＦＴと同じ工程で形成される。例えば、画素ＴＦＴが逆スタガ型で形成される場合、第１の導電層２２１はゲート電極と同じ層に形成され、Ｔａ、Ｃｒ、Ｔｉ、Ａｌなどの材料で形成される。通常ゲート電極上にはゲート絶縁膜が形成され、絶縁層２２２はこれと同じ層で形成されるものである。第１の導電層２２１上に重ねて設ける第２の導電層２２３は画素電極と同じ透明導電膜で形成されるものであり、導電性粒子２２７との接触を良好なものとする。樹脂２２８中に混入された導電性粒子２２７の大きさと密度を適したものとすることにより、このような形態でドライバＩＣと第１の基板２２０とは電気的に接続する。
【００７６】
図１６（Ｄ）は樹脂の収縮力を用いたＣＯＧ方式の例であり、ドライバＩＣ側にＴａやＴｉなどでバリア層２２９を形成し、その上に無電解メッキ法などによりＡｕを約２０μｍ形成しバンプ２３０とする。そして、ドライバＩＣと第１の基板との間に光硬化性絶縁樹脂２３１を介在させ、光硬化して固まる樹脂の収縮力を利用して電極間を圧接して電気的な接続を形成する。
【００７７】
また、図１６（Ｅ）で示すように、ＦＰＣ２１２上の配線２１３と、導電性粒子２１４を介してドライバＩＣ２０８を設けてもよい。この構成は、携帯端末等の筐体の大きさが限られた電子機器に用いる場合に大変有効である。
【００７８】
また、図１６（Ｂ）で示すように、第１の基板２０１にドライバＩＣ２０８を接着材２１６で固定して、Ａｕワイヤ２１７によりドライバＩＣの入出力端子と引出線または接続配線とを接続しても良い。そして封止樹脂２１８で封止する。なお、ドライバＩＣの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることができる。
【００７９】
ドライバＩＣの厚さは、対向電極が形成された第２の基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。その他にも、上記の実施形態で示すようにＩＣチップよりも長尺のドライバＩＣで駆動回路を実装することにより、１つの画素領域に対して、実装されるドライバＩＣの個数を減らすことができる。本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例２】
【００８０】
本実施例では、本発明の表示装置の構成について簡単に説明する。上述したように、ドライバＩＣは、液晶表示装置やＥＬ表示装置などの駆動回路として用いる。図１７はそのような表示装置のブロック図である。画素領域１６０１は複数の走査線と信号線で形成され、ＴＦＴが設けられたアクティブマトリクス型であっても良いし、パッシブマトリクス型であっても良い。その周辺には、ドライバＩＣに相当する走査線駆動回路１６０２及び信号線駆動回路１６０３が配置される。
【００８１】
外部から入力されるクロック、スタートパルス１６０７と、映像信号１６０８は、ドライバＩＣの入力仕様に変換するためのコントロール回路１６０５に入力され、それぞれのタイミング仕様に変換される。また、電源１６０９、オペアンプから成る電源回路１６０６は外付けの回路で賄われる。このコントロール回路１６０５と電源回路１６０６もＴＡＢ方式で実装すると、表示装置の小型化に有効である。
【００８２】
コントロール回路１６０５からは、走査線と信号線にそれぞれ信号が出力されるが、信号線には信号分割回路１６０４が設けられ、入力デジタル信号をｍ個に分割して供給する。分割数ｍは２以上の自然数である。
【００８３】
ドライバＩＣの回路構成は、走査線側と信号線側とで異なる。図１７（Ｂ）はその一例を示し、走査線側のドライバＩＣ１２１は、シフトレジスタ回路１２３、レベルシフタ回路１２４、バッファ回路１２５からなる。一方、データ線側のドライバＩＣ１２２は、シフトレジスタ回路１２６、ラッチ回路１２７、レベルシフタ回路１２８、Ｄ／Ａ変換回路１２９からなる。なお、図１２では、信号線側と走査線側の両方でドライバＩＣを用いた形態を示したが、上述した通り、本発明はこれに限定されない。走査線側の駆動回路は、画素領域１６０１が形成された基板上に作り込んでもよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例３】
【００８４】
本発明の必須の構成要素として、セミアモルファス半導体層をチャネル部としたＴＦＴが挙げられ、該ＴＦＴは各画素に具備される。このようなＴＦＴを各画素に含む場合、同一基板上に形成する駆動回路もセミアモルファス半導体層をチャネル部としたＴＦＴにより形成することが好適である。但し、セミアモルファス半導体層を含むＴＦＴはＮ型ＴＦＴしか形成できない。本実施例は、Ｎ型ＴＦＴのみでシフトレジスタを構成する例について説明する。
【００８５】
図１８（Ａ）において、ブロック４００が１段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。図１８（Ｂ）は、パルス出力回路４００の具体的な構成を示したものであり、Ｎ型のＴＦＴ４０１〜４０６と、容量素子４０７を有する。このパルス出力回路は、ブートストラップ法を応用することで、Ｎ型ＴＦＴのみでの構成が可能となった回路である。詳しい動作については、特開２００２−３３５１５３号公報に記載されているため、本公報を参考にするとよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例４】
【００８６】
本実施例では、しきい値値電圧の補正回路について、図１９を用いて説明する。この回路は、非晶質半導体をチャネル部とした薄膜トランジスタ（ａ−Ｓｉ  ＴＦＴ）に対して有効であり、これは、ａ−ＳｉＴＦＴは、その電気特性（しきい値電圧、電界効果移動度等）が経時的に変化する性質を有するためである。図１９（Ａ）（Ｂ）は補正回路の等価回路図を示し、トランジスタ等からなるスイッチ５３１、５３２、トランジスタ５３３、容量素子５３４を有する。この回路の動作について、以下に簡単に説明する。
【００８７】
まず、スイッチ５３１、５３２をオンにする（図１９（Ａ）参照）。そうすると、スイッチ５３１からトランジスタ５３３の方向と、スイッチ５３１から容量素子５３４の方向に向かって電流ＩＤＳが流れる。このとき、電流ＩＤＳはＩ１とＩ２に分かれて流れ、ＩＤＳ＝Ｉ１＋Ｉ２を満たす。電流が流れ始めた瞬間には、容量素子５３４に電荷は保持されず、トランジスタ５３３はオフである。従って、Ｉ２＝０、ＩＤＳ＝Ｉ１である。しかしながら、徐々に容量素子５３４に電荷が蓄積されて、容量素子５３４の両電極間に電位差が生じ始め、その電位差がトランジスタ５３３のしきい値電圧になると、該トランジスタ５３３がオンになり、Ｉ2＞０となる。このとき、ＩＤＳ＝Ｉ１＋Ｉ２を満たすので、Ｉ１は次第に減少するが、以前電流は流れている。容量素子５３４では、その両電極間の電位差がＶＤＤになるまで、電荷の蓄積が続けられるが、該容量素子５３４の両電極間の電位差がＶＤＤになると、Ｉ２は流れなくなり、ＩＤＳ＝Ｉ１となる。
【００８８】
次に、スイッチ５３１をオフにする（図１９（Ｂ）参照）。そうすると、容量素子５３４に保持された電荷は、スイッチ５３２を介してトランジスタ５３３の方向に流れていき、放電する。この動作は、トランジスタ５３３がオフになるまで、つまり、容量素子５３４に保持された電荷が、トランジスタ５３３のしきい値電圧と同じ値になるまで行われる。上記構成を有する補正回路では、容量素子５３４の両電極間の電位差を、あるトランジスタのしきい値電圧と同じ値に設定することができる。つまり、トランジスタのＶｇｓをそのまま保持して、該トランジスタのゲート電極に信号電圧を入力することができる。そのため、トランジスタのゲート電極には、容量素子に保持されているＶｇｓに加えて、前記信号電圧を上乗せした値が入力される。従って、トランジスタ間のしきい値電圧にバラツキが生じていても、信号電圧が入力されるトランジスタは、常に該トランジスタのしきい値電圧と信号電圧を足した値が入力される。従って、トランジスタ間のしきい値電圧のバラツキの影響を抑制することができる。
【００８９】
上記構成のしきい値補正回路を用いた画素回路の一例について、図１９（Ｃ）を用いて説明する。図１９（Ｃ）において、列方向に信号線５６０、電源線５６１、行方向に走査線５６２〜５６５が配置され、これらの配線に囲まれた領域にスイッチ５５０〜５５３、５６６、トランジスタ５５４、容量素子５５５、５６７、発光素子５５６が設けられる。このように、しきい値補正回路を設けることで、発光素子を駆動する駆動用トランジスタのしきい値電圧のバラツキを抑制することができ、これらのバラツキに起因した輝度ムラを改善して、高画質の画像を表示する表示装置を提供することができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例５】
【００９０】
本発明は、セミアモルファス半導体層をチャネル部としたＴＦＴ、該ＴＦＴを含む画素を複数有する表示装置を提供するものであり、ここでは、該画素の構成について、図２０を用いて説明する。
【００９１】
図２０（Ａ）に示す画素は、列方向に信号線３１０及び電源線３１１〜３１３、行方向に走査線３１４が配置される。また、スイッチング用ＴＦＴ３０１、駆動用ＴＦＴ３０３、電流制御用ＴＦＴ３０４、容量素子３０２及び発光素子３０５を有する。
【００９２】
図２０（Ｃ）に示す画素は、ＴＦＴ３０３のゲート電極が、行方向に配置された電源線３１２に接続される点が異なっており、それ以外は図２０（Ａ）に示す画素と同じ構成である。つまり、図２０（Ａ）（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線３１２が配置される場合（図２０（Ａ））と、列方向に電源線３１２が配置される場合（図２０（Ｃ））では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、駆動用ＴＦＴ３０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図２０（Ａ）（Ｃ）として分けて記載する。
【００９３】
図２０（Ａ）（Ｃ）に示す画素の特徴として、画素内にＴＦＴ３０３、３０４が直列に接続されており、ＴＦＴ３０３のチャネル長Ｌ3、チャネル幅Ｗ3、ＴＦＴ３０４のチャネル長Ｌ4、チャネル幅Ｗ4は、Ｌ3／Ｗ3：Ｌ4／Ｗ4＝５〜６０００：１を満たすように設定される点が挙げられる。
【００９４】
ＴＦＴ３０３は、飽和領域で動作し発光素子３０５に流れる電流値を制御する役目を有し、ＴＦＴ３０４は線形領域で動作し発光素子３０５に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましい。またＴＦＴ３０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成を有する本発明は、ＴＦＴ３０４が線形領域で動作するために、ＴＦＴ３０４のＶGSの僅かな変動は発光素子３０５の電流値に影響を及ぼさない。つまり、発光素子３０５の電流値は、飽和領域で動作するＴＦＴ３０３により決定される。上記構成を有する本発明は、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。
【００９５】
図２０（Ａ）〜（Ｄ）に示す画素において、ＴＦＴ３０１は、画素に対するビデオ信号の入力を制御するものであり、ＴＦＴ３０１がオンして、画素内にビデオ信号が入力されると、容量素子３０２にそのビデオ信号が保持される。なお図２０（Ａ）（Ｃ）には、容量素子３０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、明示的に容量素子３０２を設けなくてもよい。
【００９６】
発光素子３０５は、２つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間（陽極と陰極の間）に電位差が設けられる。電界発光層は有機材料や無機材料等の広汎に渡る材料により構成され、この電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と、三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００９７】
図２０（Ｂ）に示す画素は、ＴＦＴ３０６と走査線３１５を追加している以外は、図２０（Ａ）に示す画素構成と同じである。同様に、図２０（Ｄ）に示す画素は、ＴＦＴ３０６と走査線３１５を追加している以外は、図２０（Ｃ）に示す画素構成と同じである。
【００９８】
ＴＦＴ３０６は、新たに配置された走査線３１５によりオン又はオフが制御される。ＴＦＴ３０６がオンになると、容量素子３０２に保持された電荷は放電し、ＴＦＴ３０６がオフする。つまり、ＴＦＴ３０６の配置により、強制的に発光素子３０５に電流が流れない状態を作ることができる。従って、図２０（Ｂ）（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
【００９９】
図２０（Ｅ）に示す画素は、列方向に信号線３５０、電源線３５１、３５２、行方向に走査線３５３が配置される。また、スイッチング用ＴＦＴ３４１、駆動用ＴＦＴ３４３、容量素子３４２及び発光素子３４４を有する。図２０（Ｆ）に示す画素は、ＴＦＴ３４５と走査線３５４を追加している以外は、図２０（Ｅ）に示す画素構成と同じである。なお、図２０（Ｆ）の構成も、ＴＦＴ３４５の配置により、デューティ比を向上することが可能となる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例６】
【０１００】
液晶を形成する方法として、液晶滴下方式を採用した場合について、図２１を用いて説明する。まず、基板８００１上に、ＴＦＴ等の素子を形成し、次に、シール材として機能する閉ループ８００２を形成する（図２１（Ａ）参照）。続いて、閉ループ８００２の中にディスペンサにより液晶８００３を滴下する（図２１（Ｂ）参照）。その後、真空中で基板８００１と基板８００４とを貼り合わせる（図２１（Ｃ）参照）。次に、ＵＶ硬化を行って、液晶８００５が充填された状態となり（図２１（Ｄ）参照）、続いてパネル毎に分断する（図２１（Ｅ）参照）。本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例７】
【０１０１】
本実施例は、本発明の表示装置の一形態に相当するパネルの外観について、図２２を用いて説明する。図２２（Ａ）は、第１の基板４００１上に形成されたセミアモルファスＴＦＴ４０１０及び液晶素子４０１１ａを、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２２（Ｂ）は、図２２（Ａ）のＡ−Ａ’における断面図に相当する。
【０１０２】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられる。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられる。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００７ａと共に封止される。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体層で形成された信号線駆動回路４００３が実装される。
【０１０３】
なお本実施例では、多結晶半導体層を用いたトランジスタを有する信号線駆動回路４００３を、第１の基板４００１に貼り合わせる例について説明するが、単結晶半導体層を用いたトランジスタで信号線駆動回路を形成し、貼り合わせてもよい。図２２では、信号線駆動回路４００３に含まれる、多結晶半導体層で形成されたトランジスタ４００９を例示する。
また図２２では、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施例はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０１０４】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有し、図２２（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０とを例示している。トランジスタ４０１０はセミアモルファス半導体層を用いたトランジスタに相当する。
また、液晶素子４０１１ａが有する画素電極４０３０は、トランジスタ４０１０と配線４０４０、配線４０４１を介して電気的に接続されている。そして液晶素子４０１１ａの対向電極４０３１は第２の基板４００６上に形成される。画素電極４０３０、対向電極４０３１及び液晶４００７ａが重なっている部分が、液晶素子４０１１ａに相当する。
球状のスペーサ４０３５は、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜をパターニングすることで得られるスペーサを用いていても良い。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。
【０１０５】
本実施例では、接続端子４０１６が、液晶素子４０１１ａが有する画素電極４０３０と同じ導電膜から形成されている。また、引き回し配線４０１４は、配線４０４１と同じ導電膜で形成されている。また引き回し配線４０１５は、配線４０４０と同じ導電膜で形成されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１０６】
なお図示していないが、本実施例に示した液晶表示装置は配向膜、偏光板を有し、更にカラーフィルタや遮蔽膜を有していても良い。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例８】
【０１０７】
本実施例では、本発明の表示装置の一形態に相当するパネルの外観について、図２３を用いて説明する。図２３は、第１の基板上に形成されたセミアモルファストランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２３は、図２２（Ａ）のＡ−Ａ’における断面図に相当する。
【０１０８】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有し、図２３では、画素部４００２に含まれるトランジスタ４０１０を例示している。なおトランジスタ４０１０はセミアモルファス半導体層を用いたトランジスタに相当する。
【０１０９】
発光素子４０１１ｂが有する画素電極は、トランジスタ４０１０のドレインと、配線４０１７を介して電気的に接続されている。そして、発光素子４０１１ｂの対向電極と透明導電膜４０１２が電気的に接続されている。なお発光素子４０１１ｂの構成は、発光素子４０１１ｂから取り出す光の方向や、トランジスタ４０１０の導電型などに合わせて、発光素子４０１１ｂの構成は適宜変えることができる。
【０１１０】
また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。
【０１１１】
本実施例では、接続端子４０１６が、発光素子４０１１ｂが有する画素電極と同じ導電膜から形成されている。また、引き回し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き回し配線４０１５は、トランジスタ４０１０が有するゲート電極と、同じ導電膜から形成されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１１２】
充填材４００７ｂとしては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０１１３】
また充填材４００７ｂを吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、第２の基板４００６に凹部を設けて、該凹部に吸湿性物質または酸素を吸着しうる物質を配置するとよい。第２の基板４００６は目の細かいメッシュ状にすると、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質を設けることで、発光素子４０１１ｂの劣化を抑制できる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例９】
【０１１４】
本発明の表示装置の一形態であるパネルについて、図２４、２５を用いて説明する。図２４（Ａ）はパネルの上面図、図２４（Ｂ）と図２５（Ａ）（Ｂ）は図２４（Ａ）のＡ−Ａ’における断面図である。第１の基板３００１上には、画素部３０１２が設けられ、該画素部３０１２を囲むようにして、シール材３００３が設けられる。第１の基板３００１と第２の基板３００２は、シール材３００３により封止される（図２４（Ａ）（Ｂ）参照）。第１の基板３００１上には、ドライバＩＣ３００５が設けられ、画素部３０１２とドライバＩＣ３００５には接続端子３００４から各種信号や電位が供給される。
【０１１５】
図２４（Ｂ）には、画素部３０１２が含むＴＦＴ３１０２〜３１０４を例示する。ＴＦＴ３１０２〜３１０４は、本発明に従って形成された非晶質半導体又はセミアモルファス半導体をチャネル部としたＴＦＴにより構成される。また、各ＴＦＴ３１０２〜３１０４に電気的に接続された発光素子３１０５〜３１０７が設けられ、各発光素子３１０５〜３１０７から発せられる光は、カラーフィルタ３１０８〜３１１０を介して外部に出射される。各カラーフィルタ３１０８〜３１１０の間には、ブラックマトリクス３１１１が設けられる。上記構成では、第１の基板３００１と第２の基板３００２間の密閉空間を樹脂３１１２により充填することで、水分等の発光素子３１０５〜３１０７の劣化を促進する物質の侵入を防止し、寿命を向上させたパネルの提供を実現する。
【０１１６】
ＴＦＴ３１０２〜３１０４はＮ型ＴＦＴであり、該ＴＦＴに直接接続された導電体層が陰極に相当し、該導電体層と電界発光層を介して接続された導電体層が陽極に相当する。従って、発光素子３１０５〜３１０７は、陰極／電界発光層／陽極の順に積層形成された逆積み素子に相当し、これらの素子から発せられる光は、第２の基板３００２側に出射する。
【０１１７】
図２５（Ａ）には、画素部３０１２が含むＴＦＴ３２０２〜３２０４を例示する。ＴＦＴ３２０２〜３２０４は、本発明に従って形成された非晶質半導体又はセミアモルファス半導体をチャネル部としたＴＦＴにより構成される。また、各ＴＦＴ３２０２〜３２０４に電気的に接続された発光素子３２０５〜３２０７が設けられ、各発光素子３２０５〜３２０７から発せられる光は、カラーフィルタ３２０８〜３２１０を介して外部に出射される。上記構成を有するパネルでは、まず、第１の基板３００１上にＴＦＴ３２０２〜３２０４を形成し、次に層間膜３２５０を形成し、続いて、カラーフィルタ３２０８〜３２１０に相当する薄膜を形成する。その後、バリア膜として機能する絶縁膜３２５１と平坦化を目的とした絶縁膜３２５２を積層形成する。ＴＦＴ３２０２〜３２０４はＮ型ＴＦＴであり、発光素子３２０５〜３２０７から発せられる光は、遮蔽体により反射して第１の基板３００１側に出射する。従って、図示するパネルは、下面出射を行うパネルである。
【０１１８】
図２５（Ｂ）は、画素部３０１２が含むＴＦＴ３３０２〜３３０４を例示する。ＴＦＴ３３０２〜３３０４は、本発明に従って形成された非晶質半導体又はセミアモルファス半導体をチャネル部としたＴＦＴにより構成される。また、各ＴＦＴ３３０２〜３３０４に電気的に接続された発光素子３３０５〜３３０７が設けられ、各発光素子３３０５〜３３０７から発せられる光は、カラーフィルタ３３０８〜３３１０を介して外部に出射される。上記構成を有するパネルでは、まず、第１の基板３００１上にカラーフィルタ３３０８〜３３１０に相当する薄膜を形成し、該薄膜上に平坦化を目的とした絶縁膜３３５０を形成する。次に、絶縁膜３３５０上にＴＦＴ等の素子を形成する。
【０１１９】
上記構成において、発光素子から発せられる光は、ＲＧＢの各色を呈してもよいし、それ以外の色を呈していてもよい。また、カラーフィルタは、色変換層として用いてもよく、その場合には、発光素子から発せられる光は１色でも構わない。発光素子から発せられる光をＲＧＢの各色とし、さらに、ＲＧＢに対応したカラーフィルタを用いることで、高画質で階調再現性及び色再現性を向上したパネルを得ることが出来る。
【０１２０】
なお上記パネルでは、発光素子を基板、又は基板及び樹脂により封止した場合を示すが、封止の処理は、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例１０】
【０１２１】
本発明を用いた電子機器として、テレビ受像機（テレビ、テレビジョン、テレビジョン装置ともよぶ）、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話等）、記録媒体を備えた画像再生装置等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。本発明は、結晶化の工程を設ける必要がないため、比較的パネルの大型化が容易である。従って、１０〜５０インチの大型のパネルを用いた電子機器に非常に有用である。それら電子機器の具体例を図２６に示す。
【０１２２】
図２６（Ａ）はテレビ受像機であり、筐体２００１、表示部２００３等を含む。図２６（Ｂ）はパーソナルコンピュータであり、筐体２２０２、表示部２２０３等を含む。図２６（Ｃ）は記録媒体を備えた携帯型の画像再生装置であり、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。
【０１２３】
本発明は、表示部の作製に適用することができる。また本発明は上記電子機器に限定されず、適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【図面の簡単な説明】
【０１２４】
【図１】本発明の表示装置の作製方法を説明する図（実施の形態１）。
【図２】本発明の表示装置の作製方法を説明する図（実施の形態１）。
【図３】本発明の表示装置の作製方法を説明する図（実施の形態１）。
【図４】本発明の配線基板の作製方法を説明する図（実施の形態２）。
【図５】本発明の半導体装置の作製方法を説明する図（実施の形態３）。
【図６】本発明の半導体装置の作製方法を説明する図（実施の形態３）。
【図７】本発明の半導体装置の作製方法を説明する図（実施の形態３）。
【図８】本発明の半導体装置の作製方法を説明する図（実施の形態３）。
【図９】本発明の半導体装置の作製方法を説明する図（実施の形態３）。
【図１０】画素回路のレイアウト図（実施の形態３）。
【図１１】本発明の半導体装置の作製方法を説明する図（実施の形態４）。
【図１２】本発明の半導体装置の作製方法を説明する図（実施の形態４）。
【図１３】画素回路のレイアウト図（実施の形態４）。
【図１４】ドライバＩＣの実装方式（ＣＯＧ方式）を説明する図（実施の形態５）。
【図１５】ドライバＩＣの実装方式（ＴＡＢ方式）を説明する図（実施の形態５）。
【図１６】画素領域、テープ及びドライバＩＣの接続を説明する図（実施例１）。
【図１７】表示装置の構成を説明する図（実施例２）。
【図１８】シフトレジスタを説明する図（実施例３）。
【図１９】しきい値電圧の補正回路を説明する図（実施例４）。
【図２０】表示装置の画素回路の一例を示す図（実施例５）。
【図２１】ディスペンサ方式（液晶滴下方式）を説明する図（実施例６）。
【図２２】本発明の表示装置の一形態であるパネルの上面図と断面図（実施例７）。
【図２３】本発明の表示装置の一形態であるパネルの断面図（実施例８）。
【図２４】本発明の表示装置の一形態であるパネルの上面図と断面図（実施例９）。
【図２５】本発明の表示装置の一形態であるパネルの断面図（実施例９）。
【図２６】本発明が適用される電子機器を示す図（実施例１０）。
【図１】
2005167212.tif 000003
【図２】
2005167212.tif 000004
【図３】
2005167212.tif 000005
【図４】
2005167212.tif 000006
【図５】
2005167212.tif 000007
【図６】
2005167212.tif 000008
【図７】
2005167212.tif 000009
【図８】
2005167212.tif 000010
【図９】
2005167212.tif 000011
【図１０】
2005167212.tif 000012
【図１１】
2005167212.tif 000013
【図１２】
2005167212.tif 000014
【図１３】
2005167212.tif 000015
【図１４】
2005167212.tif 000016
【図１５】
2005167212.tif 000017
【図１６】
2005167212.tif 000018
【図１７】
2005167212.tif 000019
【図１８】
2005167212.tif 000020
【図１９】
2005167212.tif 000021
【図２０】
2005167212.tif 000022
【図２１】
2005167212.tif 000023
【図２２】
2005167212.tif 000024
【図２３】
2005167212.tif 000025
【図２４】
2005167212.tif 000026
【図２５】
2005167212.tif 000027
【図２６】
2005167212.tif 000028