(57)【要約】【課題】アライメント精度の低下を招くことなく、また余分な工程を設けることなく、基板上に形成されたアライメントマークの変形を防ぐ。【解決手段】感光剤４が塗布された基板１に対し、少なくともアライメントマーク２Ａ，２Ｂが形成された領域を除く領域を加熱する。加熱された領域上において感光剤の感光が促進される。集積回路として使用される領域を選択的に加熱することにより、現像後にその領域は感光剤が溶解するのに対し、アライメントマーク２Ａ，２Ｂが形成された領域は感光剤が溶解せずに残る。よって、感光剤が溶解した領域に集積回路パターンを形成し、かつ、感光剤で保護されたアライメントマーク２Ａ，２Ｂに対しその後のエッチングなどの処理で損傷を与えることを防止できる。【選択図】  図２
2005294743.tif 000002
【特許請求の範囲】
【請求項１】
アライメントマークが形成されこのアライメントマークの上から第１の光または電子線に感光する感光剤が塗布された基板を加熱処理する半導体素子の製造方法において、
少なくとも前記アライメントマークが形成された領域を除く前記基板上の領域を加熱し、加熱された領域にパターンを形成することを特徴とする半導体素子の製造方法。
【請求項２】
請求項１に記載の半導体素子の製造方法において、
突起を有する加熱されたプレートを少なくとも１つ用い、前記基板上の領域を加熱することを特徴とする半導体素子の製造方法。
【請求項３】
請求項２に記載の半導体素子の製造方法において、
前記基板の前記感光剤が塗布されている面における加熱すべき領域に前記プレートの前記突起を対向配置することを特徴とする半導体素子の製造方法。
【請求項４】
請求項２に記載の半導体素子の製造方法において、
前記基板の前記感光剤が塗布されていない面における加熱すべき領域に前記プレートの前記突起を接触させることを特徴とする半導体素子の製造方法。
【請求項５】
請求項２に記載の半導体素子の製造方法において、
前記プレートを２つ用い、前記基板の前記感光剤が塗布されている面における加熱すべき領域に第１のプレートの前記突起を対向配置するとともに、前記基板の前記感光剤が塗布されていない面における加熱すべき領域に第２のプレートの前記突起を接触させることを特徴とする半導体素子の製造方法。
【請求項６】
請求項１に記載の半導体素子の製造方法において、
前記第１の光とは異なる波長の第２の光を前記基板上の加熱すべき領域に選択的に照射することを特徴とする半導体素子の製造方法。
【請求項７】
請求項６に記載の半導体素子の製造方法において、
前記第２の光を遮光する領域と透過する領域とからなるマスクを用い、前記第２の光を選択的に照射することを特徴とする半導体素子の製造方法。
【請求項８】
請求項６または７に記載の半導体素子の製造方法において、
赤外線ランプ、赤外線ヒータまたは赤外線レーザを用い、前記第２の光を出力することを特徴とする半導体素子の製造方法。
【請求項９】
アライメントマークが形成されこのアライメントマークの上から第１の光または電子線に感光する感光剤が塗布された基板を加熱処理する半導体素子の製造装置において、
少なくとも前記アライメントマークが形成された領域を除く前記基板上の領域を加熱する加熱手段を備えることを特徴とする半導体素子の製造装置。
【請求項１０】
請求項９に記載の半導体素子の製造装置において、
前記加熱手段は、突起を有する加熱されたプレートを少なくとも１つ備えることを特徴とする半導体素子の製造装置。
【請求項１１】
請求項１０に記載の半導体素子の製造装置において、
前記プレートは、前記基板の前記感光剤が塗布されている面における加熱すべき領域に前記突起が対向するように配置されることを特徴とする半導体素子の製造装置。
【請求項１２】
請求項１０に記載の半導体素子の製造装置において、
前記プレートは、前記基板の前記感光剤が塗布されていない面における加熱すべき領域に前記突起が接触するように配置されることを特徴とする半導体素子の製造装置。
【請求項１３】
請求項１０に記載の半導体素子の製造装置において、
前記加熱手段は、前記プレートを２つ備え、
前記プレートの一方は、前記基板の前記感光剤が塗布されている面における加熱すべき領域に前記突起が対向するように配置され、
前記プレートの他方は、前記基板の前記感光剤が塗布されていない面における加熱すべき領域に前記突起が接触するように配置されることを特徴とする半導体素子の製造装置。
【請求項１４】
請求項９に記載の半導体素子の製造装置において、
前記加熱手段は、
前記第１の光とは異なる波長の第２の光を発する光源と、
前記第２の光を前記基板上の加熱すべき領域に選択的に照射する照射領域選択手段と
を備えることを特徴とする半導体素子の製造装置。
【請求項１５】
請求項１４に記載の半導体素子の製造装置において、
照射領域選択手段は、前記第２の光を遮光する領域と透過する領域とからなるマスクであることを特徴とする半導体素子の製造装置。
【請求項１６】
請求項１４または１５に記載の半導体素子の製造装置において、
前記光源は、赤外線ランプ、赤外線ヒータまたは赤外線レーザであることを特徴とする半導体素子の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法および製造装置に関し、特に、基板を加熱処理する半導体素子の製造方法および製造装置に関する。
【背景技術】
【０００２】
半導体集積回路または平面光波回路の製造には、多数のリソグラフィ工程が必要とされている。リソグラフィ工程では、下層に形成されたパターンと高精度に位置合わせ、すなわちアライメントすることが求められる。アライメントは、加工される基板に形成されたアライメントマークなどを目印に行われる。
光露光装置でのアライメントでは、加工される基板上に形成された基板上アライメントマークと、マスク上に形成されたマスク用アライメントマークとが用いられる。これら２つのマークは、位置合わせ可能なように予め適切に設計されている。光露光装置内で２つのマークの相対位置を測定し、位置ずれ量を算出する。得られた位置ずれ量は、ステージ制御装置にフィードバックされて、基板とマスクとが相対的に位置合わせされ、その後マスク上のパターン転写が行われる。
【０００３】
電子線描画装置では、半導体回路の描画前に、加工される基板上に形成されたアライメントマークを電子線でスキャンし、その反射電子信号を計測する。ステージの位置と電子線光学系の偏向量とを用いて電子線の位置を決定し、その電子線の位置のデータと同期して得られた反射信号強度から基板上のアライメントマークの位置を算出する。その後、半導体回路パターンを描画する際に、基板上のアライメントマークの位置を考慮して電子線を偏向しパターンを描画する。このようにして下層パターンとの位置合わせを行い、目的とする回路を形成する。なお、本書においては、「描画」を「露光」と同義で用いている。
【０００４】
露光の際に基板上のアライメント用のマークとして使用されるのは、最下層のアライメントマークまたは近接下層（最後に露光して形成された層）内のアライメントマークであることが一般的である。しかし、アライメントマークは、その後の製造工程におけるエッチング、膜堆積などでその形状が変化する。例えば、露光工程、特に電子線描画工程でポジ型レジストを使用する場合には、回路を描画するのに使用される電子線を用いてマーク位置の検出を行うために、現像後に基板上アライメントマーク部の感光剤が溶解し、次のエッチングなどの工程では感光剤で覆われていなければならないアライメントマークが露出し、そのエッチングなどの工程でアライメントマークが変形する。アライメントマークが変形すると、アライメント精度が低下し、その結果、出来上がりの回路の特性が変わり、歩留まりが低下するという問題が発生する。
【０００５】
アライメントマークの変形を防ぐには、従来は電子線の強度を弱くしてマーク位置検出する方法が用いられているが、信号強度が弱くなりアライメント精度が低下する場合がある。また、近年一般的に使用されるようになった化学増感型感光剤を回路作製に使用する場合には、高感度になったために、電子線の強度を弱くしてマーク位置検出しても、現像後に感光剤が溶解してしまうという問題が新たに生じるようになった。
【０００６】
これらの問題を回避するために、アライメントマークを保護するための工程を別途設ける方法が提案されている（例えば、非特許文献１を参照）。しかし、この余分な工程は、素子単価を上昇させる要因となる。
また、基板上に形成された同一のアライメントマークを使用せずに、露光のたびに新たに次層とのアライメントに使用されるマークを形成し、このマークを使用して層間アライメントをする方法も考えられる。しかし、この方法では、半導体集積回路として使用される以外の無駄な領域が大きくなってしまう。
【０００７】
なお、上述した従来技術のうち電子線の強度を弱くしてマーク位置検出する技術は、出願人が出願時点で知る限りにおいて文献公知ではない。
また、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
【非特許文献１】R.C.Henderson and J.G.Nash,“Short channel n-MOS devices via combined e-beam and photolithographic processing”, J.Vac.Scl.Technol., 16（6）, Nov./Dec. 1979.
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上述した課題を解決するためになされたものであり、その目的は、アライメント精度の低下を招くことなく、また余分な工程を設けることなく、基板上に形成されたアライメントマークの変形を防ぐことにある。
【課題を解決するための手段】
【０００９】
このような目的を達成するために、本発明は、アライメントマークが形成されこのアライメントマークの上から第１の光または電子線に感光する感光剤が塗布された基板を加熱処理する半導体素子の製造方法であって、少なくともアライメントマークが形成された領域を除く基板上の領域を加熱し、加熱された領域にパターンを形成することを特徴とする。
【００１０】
ここで、突起を有する加熱されたプレートを少なくとも１つ用い、基板上の領域を加熱するようにしてもよい。この場合には、基板の感光剤が塗布されている面における加熱すべき領域にプレートの突起を対向配置するようにしてもよい。また、基板の感光剤が塗布されていない面における加熱すべき領域にプレートの突起を接触させるようにしてもよい。また、プレートを２つ用い、基板の感光剤が塗布されている面における加熱すべき領域に第１のプレートの突起を対向配置するとともに、基板の感光剤が塗布されていない面における加熱すべき領域に第２のプレートの突起を接触させるようにしてもよい。
【００１１】
また、第１の光とは異なる波長の第２の光を基板上の加熱すべき領域に選択的に照射するようにしてもよい。この場合には、第２の光を遮光する領域と透過する領域とからなるマスクを用い、第２の光を選択的に照射するようにしてもよい。また、赤外線ランプ、赤外線ヒータまたは赤外線レーザを用い、第２の光を出力するようにしてもよい。
【００１２】
また、本発明は、アライメントマークが形成されこのアライメントマークの上から第１の光または電子線に感光する感光剤が塗布された基板を加熱処理する半導体素子の製造装置であって、少なくともアライメントマークが形成された領域を除く基板上の領域を加熱する加熱手段を備えることを特徴とする。
【００１３】
ここで、加熱手段は、突起を有する加熱されたプレートを少なくとも１つ備えるものであってもよい。プレートは、基板の感光剤が塗布されている面における加熱すべき領域に突起が対向するように配置されるものであってもよい。また、プレートは、基板の感光剤が塗布されていない面における加熱すべき領域に突起が接触するように配置されるものであってもよい。また、加熱手段は、プレートを２つ備え、一方のプレートは、基板の感光剤が塗布されている面における加熱すべき領域に突起が対向するように配置され、他方のプレートは、基板の感光剤が塗布されていない面における加熱すべき領域に突起が接触するように配置されるものであってもよい。
【００１４】
また、加熱手段は、第１の光とは異なる波長の第２の光を発する光源と、第２の光を基板上の加熱すべき領域に選択的に照射する照射領域選択手段とを備えるものであってもよい。照射領域選択手段は、第２の光を遮光する領域と透過する領域とからなるマスクであってもよい。光源は、赤外線ランプ、赤外線ヒータまたは赤外線レーザであってもよい。
【発明の効果】
【００１５】
本発明では、感光剤が塗布された基板に対し、少なくともアライメントマークが形成された領域を除く領域を加熱する。加熱された領域上において感光剤の感光が促進される。例えば集積回路として使用される領域を選択的に加熱することにより、現像後にその領域は感光剤が溶解するのに対し、アライメントマークが形成された領域は感光剤が溶解せずに残る。よって、感光剤が溶解した領域に集積回路パターンを形成し、かつ、感光剤で保護されたアライメントマークに対しその後のエッチングなどの処理で損傷を与えることを防止できる。
【００１６】
このため、アライメントマークの変形を防ぐために、マーク位置検出の際に、電子線の強度を弱くしてアライメントマークをスキャンする必要がなくなる。その結果、電子線を使用したマーク位置検出で最も高精度の結果が得られるような条件を使用することが可能となる。これにより、下層パターンに対し精度よく位置合わせすることが可能となる、
【００１７】
また、アライメントマークが形成された領域における感光剤の溶解を防止し、エッチングなどの処理においてアライメントマークを感光剤で保護することが可能となるので、アライメントマークを保護するための工程を別途設ける必要がなくなる。このため、集積回路などの作製のために要する時間を短縮化できる。また、作製された集積回路などの製造コストを低減できる。
また、アライメントマークの変形を防止できるので、露光のたびに新たにアライメントマークを形成する必要がなくなる。このため、集積回路として使用される以外の無駄な領域を縮小できる。
【発明を実施するための最良の形態】
【００１８】
一般に、化学増感型感光剤をレジストとして用いる場合には、露光前ベーク条件（温度、雰囲気、時間）、露光条件（露光波長、露光強度、露光時間）、露光と現像との間の現像前ベーク（Post Exposure Bake:ＰＥＢ）条件（温度、雰囲気、時間）、露光後から現像までの据置時間などの条件により、形成されるパターンの品質が決まる。例えば、適当な温度でＰＥＢ処理するとパターンが解像する露光量であっても、ＰＥＢ温度が低いと全く解像しないことがある。本発明では、この特性を利用し、試料基板のアライメントマークの位置検出をした後に、ポジ型レジストのＰＥＢ処理時に温度の不均一な分布をもたせる。より具体的には、集積回路として使用される領域には、適正露光条件とＰＥＢの適正温度条件の両方が満されるように加熱し、アライメントマークが形成された領域では、万が一適正露光条件を満たしていてもパターンが形成されないようにＰＥＢ温度を低くする。このような不均一な温度分布を実現することにより、アライメントマーク上のポジ型レジストが現像後に溶解することを防ぐ。
【００１９】
以下、図面を参照し、本発明の実施の形態について詳細に説明する。例として電子線描画装置を使用した場合について説明するが、光露光装置を使用した場合についてもほぼ同様である。
【００２０】
［第１の実施の形態］
図１は、試料基板の構成を示す部分断面図である。この試料基板１の最下層または近接下層には、アライメントマーク２Ａ，２Ｂが既に形成されている。試料基板１にはまた、半導体回路の一部のパターン３が既に形成されている。試料基板１の表面にはさらに、化学増感型ポジ型レジスト４がスピンコート法などにより塗布されている。
このような試料基板１を電子線描画装置に搬入し、アライメントマーク２Ａ，２Ｂの付近で電子線をスキャンし、下層のアライメントマーク位置の検出を行う。そして、検出されたアライメントマーク位置を考慮し、下層のパターン３に位置合わせし、レジスト４に半導体回路パターンを描画する。その後、試料基板１を電子線描画装置内から搬出し、ＰＥＢ処理を行うため、加熱装置に搬入する。
【００２１】
図２は、本発明の第１の実施の形態に係る加熱装置の要部構成を示す断面図である。この加熱装置は、試料基板１を保持する試料台１１と、試料基板１を加熱するプレート１２とを有している。
プレート１２には突起１３が形成されている。図２には、突起１３が１つしか記載されていないが、実際には試料基板１に複数形成される半導体回路に対応し、突起１３もまたプレート１２に複数形成されている。突起１３の高さＨ1、すなわちプレート１２における突起部分の厚みとそれ以外の部分の厚みとの差は、後述するようにプレート１２を試料基板１に近接配置した状態で加熱したときに、突起１３からは基板表面に十分多くの熱量が伝わり、それ以外の部分からは基板表面にあまり熱が伝わらないように設計されている。プレート１２は、金属などの熱をよく伝達できる材料で形成されている。
【００２２】
本実施の形態に係る加熱装置で試料基板１に対し加熱処理する際には、まず、試料基板１を試料台１１の上に配置する。そして、試料基板１のレジスト４が塗布されている面に対し、プレート１２を近接して配置する。この際、プレート１２の突起１３を試料基板１の半導体回路パターン３が形成された領域（以下、半導体回路部という）に対向させる。しかし、突起１３の先端は試料基板１の表面に接触せず、一定間隔を維持して離間させる。
この状態で、プレート１２を加熱しＰＥＢ処理する。突起１３により、試料基板１の半導体回路部のみが部分的に加熱され、試料基板１のアライメントマーク２Ａ，２Ｂが形成された領域（以下、アライメントマーク部という）はあまり加熱されない。この際、半導体回路部上のレジスト４が現像後に溶解するとともに、アライメントマーク部上のレジスト４が現像後に溶解しない条件が満たされるような温度に設定される。
【００２３】
ＰＥＢ処理の後に現像・リンス処理を行い、その後に試料基板１を乾燥させ、半導体回路部上のみにレジストパターンを形成する。アライメントマーク部上にはレジスト４が残るので、その後のエッチングなどの処理でアライメントマーク２Ａ，２Ｂが損傷を受けて変形することを防止できる。
【００２４】
本実施の形態で試料基板１を加熱処理する場合には、試料基板１が通常の厚みのシリコン基板である場合には、基板内での熱の伝達が大きく、この伝達を抑制しなければ基板全体が同一温度になってしまう。このため、本実施の形態では、試料台１１を基板冷却用の熱浴として機能させる。これにより、熱を試料基板１の表面から試料台１１に接触させた試料基板１１の裏面に効率よく伝達させ、試料基板１内の熱の伝達を低減し、試料基板１の表面温度に大きな不均一性を実現する。その結果として、ＰＥＢ条件を満たす領域と満たさない領域の両方を同時に形成する。なお、熱浴として機能させる試料台１１は、熱をよく伝達できる材料、例えば金属などで形成される。熱伝導がよければ、金属以外の材質でもよい。
【００２５】
［第２の実施の形態］
図３は、本発明の第２の実施の形態に係る加熱装置の要部構成を示す断面図である。この加熱装置には、第１の実施の形態と同様に、電線描画装置においてレジスト４に半導体回路パターンが描画された試料基板１が、ＰＥＢ処理を行うために搬入される。
この加熱装置は、試料基板１を保持するとともに加熱する試料台２１を有している。試料台２１には突起２２が形成されている。図３には、突起２２が１つしか記載されていないが、実際には試料基板１に複数形成される半導体回路に対応し、突起２２もまた試料台２１に複数形成されている。突起２２は、試料基板１の裏面に接して試料基板１を保持するとともに、熱伝導による加熱を行うという役割を果たす。
【００２６】
突起２２は、試料基板１の半導体回路部が効率的に加熱されるように設計されている。この際、レジスト４の種類およびＰＥＢ条件を基に、現像後に半導体回路部上のみにレジストパターンが形成されるように設計されている。突起２２の高さＨ2、すなわち試料台２１における突起部分の厚みとそれ以外の部分の厚みとの差は、試料台２１上に試料基板１を配置した状態で加熱したときに、突起２２以外の部分からアライメントマーク部上のレジスト４にあまり熱が伝わらないように設計されている。なお、突起２２を含む試料台２１は、熱をよく伝達できる材料、例えば金属などで形成される。熱伝導がよければ、金属以外の材質でもよい。
【００２７】
本実施の形態に係る加熱装置で試料基板１に対し加熱処理する際には、まず、試料基板１を試料台２１の上に配置する。この際、試料台２１の突起２２を試料基板１の裏面における半導体回路部の対向位置に接触させる。
この状態で、試料台２１を加熱しＰＥＢ処理する。突起２２により、試料基板１の半導体回路部のみが部分的に加熱され、試料基板１のアライメントマーク部はあまり加熱されない。この際、設計時に考慮したＰＥＢ条件にしたがい、半導体回路部上のレジスト４が現像後に溶解するとともに、アライメントマーク部上のレジスト４が現像後に溶解しない条件が満たされるような温度に設定される。
【００２８】
ＰＥＢ処理の後に現像・リンス処理を行い、その後に試料基板１を乾燥させ、半導体回路部上のみにレジストパターンを形成する。アライメントマーク部上にはレジスト４が残るので、その後のエッチングなどの処理でアライメントマーク２Ａ，２Ｂが損傷を受けて変形することを防止できる。
【００２９】
［第３の実施の形態］
図４は、本発明の第３の実施の形態に係る加熱装置の要部構成を示す断面図である。この図では、図２および図３に示した部材と同一部材に対しては、図２および図３と同一符号で示している。
この加熱装置には、第１の実施の形態と同様に、電線描画装置においてレジスト４に半導体回路パターンが描画された試料基板１が、ＰＥＢ処理を行うために搬入される。
この加熱装置は、第１の実施の形態における突起１３が形成されたプレート１２と、第２の実施の形態における突起２２が形成された試料台２１とを有している。よって、試料基板１は、プレート１２と試料台２１とに挟まれた状態で、表裏両面から加熱される。
【００３０】
プレート１２の突起１３および試料台２１の突起２２の構成は、第１および第２の実施の形態で説明したものと基本的に同じである。ただし、上述したように試料基板１が表裏両面から加熱されることを考慮し、現像後に試料基板１の半導体回路部上のみにレジストパターンが形成されるように突起１３，２２および加熱温度を設計する必要がある。
【００３１】
本実施の形態では、試料基板１の上方に配置されるプレート１２だけでなく、下方に配置される試料台２１も加熱する例について説明した。しかし、試料基板１が通常の厚みのシリコン基板である場合には、基板内での熱の伝達が大きく、この伝達を抑制しなければ基板全体が同一温度になってしまう。このため、突起２２を有する試料台２１を加熱せず、基板冷却用の熱浴として使用してもよい。この場合には、試料台２１の厚みはできる限り厚くする。このような基板冷却用の熱浴を試料基板１の裏面に接触させることにより、第１の実施の形態と同様に、試料基板１が通常の厚みのシリコン基板である場合にも、ＰＥＢ条件を満たす領域と満たさない領域の両方を同時に形成できる。
【００３２】
［第４の実施の形態］
図５は、本発明の第４の実施の形態に係る加熱装置の要部構成を示す断面図である。この図では、図２に示した部材と同一部材に対しては、図２と同一符号で示している。
この加熱装置には、第１の実施の形態と同様に、電線描画装置においてレジスト４に半導体回路パターンが描画された試料基板１が、ＰＥＢ処理を行うために搬入される。
この加熱装置は、赤外線３２を発する光源３１と、試料基板１の半導体回路部に赤外線３２を選択的に照射して加熱する照射領域選択手段を有している。照射領域選択手段は、具体的には、開口３４が形成された遮光板３３から構成されている。
【００３３】
ここで、光源３１は、試料台１１に保持される試料基板１の上部空間に配置される。光源３１としては、赤外線ランプが用いられる。赤外線ヒータ、赤外線レーザ、その他の赤外線を発する光源が用いられてもよい。なお、試料基板１に光に感光するレジスト４が塗布されて光露光装置が用いられる場合には、レジスト４が感光する光とは異なる波長の赤外線３２を発する光源３１が用いられる。光源３１から連続的に赤外線を発するようにしてもよいし、一定の周期をもって発するようにしてもよい。
【００３４】
遮光板３３は、試料台１１に保持される試料基板１と光源３１との間の空間に配置される。図５には、遮光板３３の開口３４が１つしか記載されていないが、実際には試料基板１に複数形成される半導体回路に対応し、開口３４もまた遮光板３３に複数形成されている。開口３４は、光源３１から発せされた赤外線が試料基板１の半導体回路部を効率的に加熱するように設計される。より具体的には、開口３４の面積は、光源３１と遮光板３３と試料基板１の相対位置関係、光源３１から発せられる赤外線３２の強度、加熱すべき部分の面積、試料基板１の材質、レジスト４の材料、加熱温度などの条件を考慮して設計される。試料基板１に対するＰＥＢ処理時にアライメントマーク部上のレジスト４にあまり熱量が伝わらないようにすることも考慮される。
【００３５】
光源３１から発せられた赤外線３２は、遮光板３３に形成された開口３４を透過し、試料基板１の半導体回路部に選択的に照射される。赤外線３２が照射される半導体回路部のみが部分的に加熱される、遮光されるアライメントマーク部はあまり加熱されない。この際に、設計時に考慮した条件にしたがってＰＥＢ処理し、半導体回路部上のレジスト４が現像後に溶解するとともに、アライメントマーク部上のレジスト４が現像後に溶解しないような条件が満たされるようにする。
ＰＥＢ処理の後に現像・リンス処理を行い、その後に試料基板１を乾燥させ、半導体回路部上のみにレジストパターンを形成する。アライメントマーク部上にはレジスト４が残るので、その後のエッチングなどの処理でアライメントマーク２Ａ，２Ｂが損傷を受けて変形することを防止できる。
【００３６】
なお、光源３１として赤外線レーザが用いられる場合には、レーザー光を試料基板１の面上でスキャンする機構を設けることにより、遮光板３３が不要となる。
また、第１の実施の形態と同様に、試料台１１を基板冷却用の熱浴として機能させてもよい。
【産業上の利用可能性】
【００３７】
本発明は、半導体集積回路の製造に用いられる。また、オプトエレクトロニクス分野、光通信分野において使用される半導体集積回路および平面光波回路の製造に用いられる。
【図面の簡単な説明】
【００３８】
【図１】試料基板の構成を示す部分断面図である。
【図２】本発明の第１の実施の形態に係る加熱装置の要部構成を示す断面図である。
【図３】本発明の第２の実施の形態に係る加熱装置の要部構成を示す断面図である。
【図４】本発明の第３の実施の形態に係る加熱装置の要部構成を示す断面図である。
【図５】本発明の第４の実施の形態に係る加熱装置の要部構成を示す断面図である。
【符号の説明】
【００３９】
１…試料基板、２Ａ，２Ｂ…アライメントマーク、３…半導体回路の一部のパターン、４…化学増感型ポジ型レジスト、１１，２１…試料台、１２…プレート、１３，２２…突起、３１…光源、３２…赤外線、３３…遮光板、３４…開口、Ｈ1，Ｈ2…突起の高さ。
【図１】
2005294743.tif 000003
【図２】
2005294743.tif 000004
【図３】
2005294743.tif 000005
【図４】
2005294743.tif 000006
【図５】
2005294743.tif 000007