(57)【要約】【課題】  基板サイズ、コスト等の点で有利な画質制御形態が変更可能な画質制御装置を提供する。【解決手段】  外部装置から送信される画像データ１００を受信する受信回路１０１と、画像データ１００から特定の画像パターンを検出する画像パターン第１検出回路１０２Ａと、画像パターン第１検出回路１０２Ａにより検出された各画像パターンに応じて半導体レーザ８００の光パワーを制御する光パワー制御回路１０３と、外部拡張基板１０００を接続するためのスロットコネクタ１０４とを備えた画質制御基板１０に、画像パターン第２検出回路１０２Ｂを備えた外部拡張基板１０００を挿入する。このとき、マスク信号１０６により画像パターン検出回路１０２Ａが停止および切り離され、画質制御を画像パターン第２検出回路１０２Ｂで行なうことができる。【選択図】図１
2005262626.tif 000002
【特許請求の範囲】
【請求項１】
外部装置から送信される画像データを受信する受信回路と、
前記画像データから少なくとも１つの画像パターンを検出する画像パターン検出回路と、
前記画像パターン検出回路により検出された各画像パターンに応じて光源の光パワーを制御する光パワー制御回路と、
少なくとも１つの外部拡張基板を接続する接続手段と、
を備えた画質制御基板を有し、前記接続手段に外部拡張基板を接続することで画質制御の形態が変更可能であることを特徴とする画像形成装置。
【請求項２】
前記外部拡張基板は、前記画質制御基板に備えられた前記画像パターン検出回路が検出する画像パターンとは異なる少なくとも１つの画像パターンを前記画像データから検出する画像パターン検出回路を有していることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記画像パターン検出回路は、ラインメモリとラッチ回路と演算回路とを有していることを特徴とする請求項１または２のいずれか一項に記載の画像形成装置。
【請求項４】
前記拡張基板は、
前記接続手段に前記外部拡張基板を接続すると、前記外部拡張基板の前記画像パターン検出回路を画質制御に使用するように変更する回路変更手段、
をさらに有し、
前記接続手段に前記外部拡張基板を接続することで画質制御に使用する画像パターン検出回路を前記外部拡張基板の前記画像パターン検出回路に変更することを特徴とする請求項３に記載の画像形成装置。
【請求項５】
前記回路変更手段は、前記外部拡張基板を前記接続手段へ接続すると、前記画質制御基板の前記画像パターン検出回路を停止または切り離すことを目的としたマスク信号を出力し、画質制御に使用する画像パターン検出回路を変更することを特徴とする請求項４記載の画像形成装置。
【請求項６】
前記画質制御基板は、画質制御に使用する画像パターン検出回路を切り替える切替手段をさらに有し、
前記接続手段に少なくとも１つの前記外部拡張基板を接続し、前記切替手段で所望の画像パターン検出回路を選択して画像制御を行なうことで、前記画質制御の形態を変更可能にすることを特徴とする請求項３に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部装置から送信される画像データに基づき画像を形成する画像形成装置に関するものである。
【背景技術】
【０００２】
半導体レーザを用いた画像形成装置において、画像データから印刷する画像パターンの太りや細りを検出し、光パワーを制御して太りや細りを防止する画質制御方法が知られている。
【０００３】
画像パターンの検出は、印刷する画素とその画素に隣接する画素を用いた、テンプレートマッチング法が多々使われている。例えば、画像データをラインメモリなどに一時記憶し、マトリクス状に配置したデータを検出処理して画像パターンを検出する。
【０００４】
光パワーの制御は、画像パターンの検出結果に基づき、ルックアップテーブル（ＬＵＴ）を参照して、その画素に対応した光パワーに調整することで画素修正の処理を施している（例えば、特許文献１参照）。
【特許文献１】特開昭６３−６７０７３号公報（第１１―１９頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような画像パターンの検出及び画質制御を実行するには、画像データを記憶するラインメモリ、画像パターン検出処理を行う検出回路、光パワーを制御する光パワー制御回路などの電子部品が必要となるが、検出する画像パターンのサイズや検出する画像パターン数により電子部品を搭載する基板のサイズを変える必要がある。このようにユーザの要求に対応するには、要求毎に基板の作り直し、それに伴う何種類もの基板管理が必要となってしまう。
【課題を解決するための手段】
【０００６】
本発明は、かかる従来の問題点を解決するためになされたものであり、請求項１に記載の発明は、外部装置から送信される画像データを受信する受信回路と、前記画像データから少なくとも１つの画像パターンを検出する画像パターン検出回路と、前記画像パターン検出回路により検出された各画像パターンに応じて光源の光パワーを制御する光パワー制御回路と、少なくとも１つの外部拡張基板を接続する接続手段と、を備えた画質制御基板を有し、前記接続手段に外部拡張基板を接続することで画質制御の形態が変更可能であることを特徴とする画像形成装置である。
【０００７】
上記画像形成装置において、外部装置とは、例えばコンピュータ等のホスト装置である。画質制御基板は、外部装置からの画像データを受信し、少なくとも１つの画像パターンを検出して、検出した画像パターンに応じて光源の光パワーを制御する。画質制御基板に外部拡張基板を接続し、画質制御の形態を変更する。
【０００８】
請求項２に記載のように前記外部拡張基板は、前記画質制御基板に備えられた前記画像パターン検出回路が検出する画像パターンとは異なる少なくとも１つの画像パターンを前記画像データから検出する画像パターン検出回路を有することが好ましい。これにより、画質制御基板とは異なる画像パターンを検出する外部拡張基板の画像パターン検出回路を画質制御に使用し、画質制御の形態を変更することができる。
【０００９】
請求項３に記載のように前記画像パターン検出回路は、ラインメモリとラッチ回路と演算回路とを有するようにしてもよい。１つのラインメモリは画像データを例えば１ライン分記憶し、１つのラッチ回路がラインメモリの画像データから１画素分の画像データを保持する。演算回路はラッチ回路に保持されたデータに基づいて画像パターンを検出する。
【００１０】
請求項４に記載のように前記外部拡張基板は、前記接続手段に前記外部拡張基板を接続すると、前記外部拡張基板の前記画像パターン検出回路を画質制御に使用するように変更する回路変更手段、をさらに有し、前記接続手段に前記外部拡張基板を接続することで画質制御に使用する画像パターン検出回路を前記外部拡張基板の前記画像パターン検出回路に変更するようにしてもよい。請求項５に記載のようにこの回路変更手段は、前記外部拡張基板を前記接続手段へ接続すると、前記画質制御基板の前記画像パターン検出回路を停止または切り離すことを目的としたマスク信号を出力し、画質制御に使用する画像パターン検出回路を変更することができる。
【００１１】
上記回路変更手段が、マスク信号を出力する等の方法で画質制御基板の画像パターン検出回路に替えて、外部拡張基板の画像パターン検出回路を用いて画像制御を行うようにする。
【００１２】
請求項６に記載のように前記画質制御基板は、画質制御に使用する画像パターン検出回路を切り替える切替手段をさらに有し、前記接続手段に少なくとも１つの前記外部拡張基板を接続し、前記切替手段で所望の画像パターン検出回路を選択して画像制御を行なうことで、前記画質制御の形態を変更可能にすることができる。
【００１３】
画質制御基盤に少なくとも１つの外部拡張基板が接続されている際に切替手段は、画像制御に用いる画像パターン検出回路を選択して、使用可能な状態に切替える。これにより、画質制御の形態が変更可能になる。
【発明の効果】
【００１４】
請求項１に記載の画像形成装置は、画質制御基板に備えられた画像パターン検出装置を用いて、画像パターンに応じて光パワーを制御するが、接続手段を備え、外部拡張基板を接続することで、検出する画像パターンや、光パワーの制御方法を変更する等、画質制御の形態を変更することができる。
【００１５】
請求項２に記載の画像形成装置では、外部拡張基板が画質制御基板の画像パターン検出回路が検出する画像パターンとは異なる少なくとも１つの画像パターンを画像データから検出する画像パターン検出回路を有する。よって、光パワー制御をする際に検出する画像パターンを変えることができ、ユーザの要求に応じて画質制御の形態を変更することが可能になる。
【００１６】
請求項３に記載の画像形成装置では、画像パターン検出回路がラインメモリとラッチ回路と演算回路とを有しており、１つのラインメモリは画像データを例えば１ライン分記憶し、１つのラッチ回路はラインメモリの画像データから１画素分の画像データを保持し、演算回路でラッチ回路に保持されたデータに基づいて特定の画像パターンを検出することができる。また、ラインメモリや、ラッチ回路の数を変更することで、画質制御の精度の調節や、画質形成時の速度の調整などが可能になる。
【００１７】
請求項４に記載の画像形成装置では、外部拡張基板は、接続手段に外部拡張基板を接続すると、外部拡張基板の画像パターン検出回路を画質制御に使用するように変更する回路変更手段を有しており、接続手段に外部拡張基板を接続することで画質制御に使用する画像パターン検出回路を外部拡張基板の画像パターン検出回路に変更することができる。
【００１８】
請求項５に記載の画像形成装置では、回路変更手段は、外部拡張基板を接続手段へ接続したときに、画質制御基板の画像パターン検出回路を停止または切り離すためのマスク信号を出力して、使用する画像パターン検出回路を他の操作を行なうことなく変更することができる。
【００１９】
請求項６に記載の画像形成装置では、画質制御基板は画質制御に使用する画像パターン検出回路を切り替える切替手段をさらに有し、接続手段に少なくとも１つの外部拡張基板を接続した状態で、切替手段により所望の画像パターン検出回路を選択して画像制御を行なうことができる。よって外部拡張基板の着脱を行なわなくても、複数の外部拡張基板の中から所望の画像パターン検出回路を選択したり、画質制御基板の画像パターン検出回路を選択することが可能になる。
【００２０】
上記請求項１乃至６に記載の画像形成装置によれば、外部拡張基板に所望の画像パターン検出回路を搭載して、一種類の画質形成装置で様々な画質制御の形態に対応することが可能となる。また、接続手段の入出力を公開することで、ユーザオリジナルの拡張基板も挿入可能となる。これにより、ユーザの要求に応じて画質制御の品質や、製造コスト、装置のサイズ等を考慮した画像形成装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の１実施の形態を、図１乃至１５を用いて説明する。図１に、画像形成装置１の構成を示す。画像形成装置１は、画質制御基板１０と外部拡張基板１０００とを備えている。画質制御基板１０は、受信回路１０１、画像パターン第１検出回路１０２Ａ、光パワー制御回路１０３、スロットコネクタ１０４等を有する。外部拡張基板１０００は、画像パターン第２検出回路１０２Ｂ等を有している。
【００２２】
受信回路１０１は、外部装置、例えばコンピュータ等のホスト装置（図示しない）から送信される画像データ１００を受信する。画像パターン第１検出回路１０２Ａ、画像パターン第２検出回路１０２Ｂは、画像データ１００から特定の画像パターンを検出する。光パワー制御回路１０３は、画像パターン第１検出回路１０２Ａ、または画像パターン第２検出回路１０２Ｂにより検出された各画像パターンに応じて光源、ここでは半導体レーザの光パワーを制御する。スロットコネクタ１０４は、外部拡張基板１０００を画質制御基板１０に接続するための接続手段であり、画質制御基板１０と外部拡張基板１０００との信号のやりとりは、スロットコネクタ１０４を介して行なう。
【００２３】
図２に受信回路１０１の一例を示す。受信回路１０１は例えば、ＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ−Ｔｒａｎｓｉｓｔｏｒ−Ｌｏｇｉｃ）やＬＶＴＴＬ（Ｌｏｗ  Ｖｏｌｔａｇｅ  ＴＴＬ）、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）等の電子部品で構成されている。受信回路１０１の構成は、画像データ１００を送信する外部装置とのインターフェース等に応じて決められる。受信回路１０１は、外部装置からの画像データ１００を受信し、画像パターン第１検出回路１０２Ａまたは画像パターン第２検出回路１０２Ｂに応じた信号として出力する。
【００２４】
図３に画像パターン第１検出回路１０２Ａを示す。ここでは３走査分の画像データから画像パターンを検出する場合を例にして説明する。画像パターン第１検出回路１０２Ａは、画像データ１００および画素同期信号３０４が入力され、演算結果１０５を出力する。画像パターン第１検出回路１０２Ａは、ラインメモリ３００、ラッチ回路３０１、ゲート回路３０２、演算回路３０３等を有している。
【００２５】
ラインメモリ３００は、直列接続された３つのラインメモリ１１１乃至１１３を備えている。ラインメモリ３００は、受信回路１０１で受信した画像データ１００を、画像データ１００に同期した画素同期信号３０４で各ラインメモリ１１１乃至１１３に１走査分づつ、計３走査分記憶することができる。
【００２６】
ラッチ回路３０１は、ラッチ１２１乃至１２９を備えている。ラッチ１２１乃至１２９は、ラインメモリ３００からの画像データを１画素分づつ保持する。ラッチ回路３０１は、９画素分のデータを保持することができる。
【００２７】
ゲート回路３０２は、複数の論理回路素子を備えている。ゲート回路３０２は、ラッチ回路３０１から画素データＤ１乃至Ｄ９よりなるマッチングデータ３０５を受取り、予め決められた画像パターンに該当するか否かに応じて、検出信号３０６を出力する。
【００２８】
演算回路３０３は、検出信号３０６を受取り、検出された画像パターンに応じた光パワーに関する信号を、演算結果１０５として出力する。
【００２９】
次に、画像パターン第１検出回路１０２Ａの動作を説明する。初期状態では、ラインメモリ３００、ラッチ回路３０１は全てリセット状態とする。１回目の画素同期信号３０４の立ち上がりで、ラインメモリ１１１は画素データ１００の１ライン目の１画素目の画素データを記憶する。ラインメモリ１１１は、２回目の画素同期信号３０４の立ち上がりで１ライン目の２画素目の画素データを続いて記憶する。ラインメモリ１１１は、同様の動作を１ライン分繰り返す。
【００３０】
上記動作によりラインメモリ１１１に１ライン分の画素データが記憶されると、次の画素同期信号３０４の立ち上がりで、２ライン目の１画素目のデータをラインメモリ１１１に記憶する。そのとき、ラインメモリ１１１に初めに記憶された１ライン目の１画素目のデータは、ラッチ回路３０１と、ラインメモリ１１２とに出力される。ラッチ回路１２１とラインメモリ１１２は、１ライン目の１画素目のデータを記憶する。
【００３１】
次の画素同期信号３０４の立ち上がりでラインメモリ１１１は、２ライン目の２画素目の画素データを続いて記憶する。そのとき、ラインメモリ１１１に２番目に記憶された１ライン目の２画素目のデータは、ラッチ回路３０１と、ラインメモリ１１２とに出力される。ラッチ１２１とラインメモリ１１２は、１ライン目の２画素目のデータを記憶する。同時にラッチ１２２は、１ライン目の１画素目のデータを記憶する。このとき、ラインメモリ１１１には、１ライン目の３画素目からのデータと、２ライン目の１、２画素目のデータが記憶されている。ラインメモリ１１２には、１ライン目の１、２画素目のデータが記憶されている。
【００３２】
ラッチ回路３０１は、上記動作の繰り返しによりラインメモリ３００から出力された画像データを、画素同期信号３０４に同期して図４に示すような画素データＤ１乃至Ｄ９の３×３のマトリクス状に配置する。なお、イメージが描きやすいように、画素データＤ１乃至Ｄ９をラッチ１２１乃至１２９の配置とは逆に、実際に形成される画像と同方向に示している。この画素データＤ１乃至Ｄ９をマッチングデータ３０５とする。マッチングデータ３０５の中心画素データＤ５は画質制御の対象画素となる。なお矢印は画像データ１００の走査方向である。
【００３３】
ラッチ回路３０１は、画素同期信号３０４の立ち上がりに同期して、このとき保持されている画素データＤ１乃至Ｄ９をマッチングデータ３０５としてゲート回路３０２に出力する。上記動作を順次繰り返すと、画素同期信号３０４の立ち上がりに同期して、ラッチ回路３０１に保持される画素データが１画素分づつ変化し、その都度ゲート回路３０２に出力されることになる。
【００３４】
ゲート回路３０２はこのマッチングデータ３０５を用い、画像パターンの検出を行う。ここでは画像パターン５００乃至５０３のいずれかの画像パターンであるか否かの検出方法を説明する。図５にベタ黒の画像パターン５００、１ドットの画像パターン５０１、１ドット縦線の画像パターン５０２、１ドット横線の、画像パターン５０３のデータ構成を示す。ここで「１」は印刷の黒、「０」は白を意味する。
【００３５】
この場合図６乃至図９に示すように、４つのＡＮＤ回路５０４乃至５１０がゲート回路３０２に備えられる。例えば画素データＤ１乃至Ｄ９がすべて「１」の時ベタ黒となり、検出するゲート回路は図６に示すＡＮＤ回路５０４になる。つまり画素データＤ１乃至Ｄ９が図５（ａ）の画像パターン５００に一致する際に、検出信号Ｘ１が「１」となる。
【００３６】
また画素データＤ５が「１」で、画素データＤ１乃至Ｄ４、画素データＤ６乃至Ｄ９が「０」の時１ドットとなり、検出するゲート回路は図７に示すＡＮＤ回路５０６になる。つまり画素データＤ１乃至Ｄ９が図５（ｂ）の画像パターン５０１に一致する際に、検出信号Ｘ２が「１」となる。
【００３７】
同様に、図８のＡＮＤ回路５０８は、図５（ｃ）の画像パターン５０２に対応し、図９のＡＮＤ回路５１０は、図５（ｄ）の画像パターン５０３に対応し、夫々一致したときに、検出信号Ｘ３、または検出信号Ｘ４が「１」となる。
【００３８】
上記のように検出するパターンが４パターンの場合には、ゲート回路３０２から出力される検出信号３０６は、画像パターン毎に出力され、計４出力となる（図６乃至９の検出信号Ｘ１乃至Ｘ４）。なおゲート回路３０２に、検出する画像パターンの数だけ同様なＡＮＤ回路を持てば、いかなる画像パターンも検出が可能となる。
【００３９】
図３に戻り説明する。演算回路３０３は各画像パターンの検出信号３０６を受け、対象画素である画像データＤ５をどのくらいの光パワーで印刷するか演算を行い、演算結果１０５を出力する。
【００４０】
光パワーと演算結果の関係を図１０に示す。例えば、ベタ黒の画像パターン５００により検出信号Ｘ１が「１」の場合、演算回路３０３は演算結果Ｓ１を算出して光パワーＰ１を演算し、１ドットの画像パターン５０２により検出信号Ｘ２が「１」の場合、演算結果Ｓ２により光パワーＰ２を演算する。このように、演算回路３０３で演算された演算結果１０５による光パワーで半導体レーザをオンさせる。なお光パワーは、半導体レーザの発光時間や光量（最大光量）を制御することで、可変可能である。
【００４１】
図１１に光パワー制御回路１０３を示す。光パワー制御回路１０３は画像パターン第１検出回路１０２Ａから出力された演算結果１０５に基づき、対象画素Ｄ５の光パワーを決定し、その光パワーで半導体レーザ８００をオン／オフさせて印刷を行う。すなわち、注目画素の画素データＤ５が「０」の場合には半導体レーザ８００は発光されず、画素データＤ５が「１」の場合には、演算結果１０５に応じた光パワーで半導体レーザ８００が発光する。
【００４２】
以上のように動作する画質制御基板１０において、基板サイズ、コストなど考慮し、回路を最小で構成した場合、例えば検出するサイズを３×３から広げたい、検出する画像パターン数を増やしたい、など、本実施の形態の画質制御基板１０を備えた画像形成装置を使用するユーザの要求に対応する場合、要求毎に基板の作り直し、それに伴い何種類もの基板管理が必要となってしまう。そこで図１に示すようにスロットコネクタ１０４を備え、外部拡張基板１０００を挿入する構成にした。
【００４３】
図１２に外部拡張基板１０００の一例を示す。ここでは要求の一例として、５×５の検出サイズに検出する画像パターンが増えた場合を示す。外部拡張基板１０００は、ラインメモリ１００１、ラッチ回路１００２、ゲート回路１００３、演算回路１００４等を備えた画像パターン第２検出回路１０２Ｂを有している。
【００４４】
ラインメモリ１００１には、５つのラインメモリ２２１乃至２２５が直列接続されている。ラインメモリ１００１は、受信回路１０１で受信した画像データ１００を、画像データ１００に同期した画素同期信号３０４で１走査毎、計５走査分記憶する。記憶した画像データは、画素同期信号３０４に同期してラッチ回路１００２に順次出力する。
【００４５】
ラッチ回路１００２は、出力された５走査分の画像データを、画素同期信号３０４に同期して画素データＤ１乃至Ｄ２５までの５×５のマトリクス状に配置する。この画素データＤ１乃至Ｄ２５をマッチングデータ１００５とする。マッチングデータ１００５の中心Ｄ１３は画質制御の対象画素となる。なお、ラインメモリ１００１、ラッチ回路１００２の詳細な動作は、ラインメモリ３００、ラッチ回路３０１と同様である。
【００４６】
このマッチングデータ１００５を用い、画像パターンの検出を行う。検出は複数個のＡＮＤ回路（図示せず）を有するゲート回路１００３で行う。一例として図１３に、画像パターン検出回路１０２Ｂで検出する画像パターン５２０、５２１のマッチングデータ１００５のデータ構成を示す。画像パターン第１検出回路１０２Ａで説明したのと同様、ゲート回路１００３は、画素データＤ１乃至Ｄ２５が画素パターン５２０または５２１に一致するデータ構成の時、出力が「１」になるような回路構成となっている。このため、検出した結果である検出信号３０６は、画像パターン毎に出力される。
【００４７】
演算回路１００４は各画像パターンの検出信号を受け、対象画素であるＤ１３をどのくらいの光パワーで印刷するか演算を行い、演算結果１０５を出力する。
【００４８】
以上が外部拡張基板１０００の画像パターン第２検出回路１０２Ｂの動作であり、その演算結果１０５に基づき、対象画素Ｄ１３の光パワーを決定し、その光パワーで半導体レーザ８００をオン／オフさせて印刷を行う。
【００４９】
なお図１４に示すように、外部拡張基板１０００が挿入されると、外部拡張基板１０００から出力されるマスク信号１０６により、画質制御基板１０に元々備えてある画像パターン第１検出回路１０２Ａは停止及び切り離される。例えば、ラインメモリ３００はディセーブル端子で書き込み及び読み出しを停止させる。またラッチ回路３０１や演算回路３０３はリセット端子により動作停止させる。またスリーステート機能を持つ電子部品により演算結果１０５はハイインピーダンス状態となり、画像パターン第１検出回路１０２Ａは機能を停止する。
【００５０】
スロットコネクタ１０４は、外部拡張基板１０００が接続されると、受信回路１０１から画像データ１００および画素同期信号３０４を受取り、外部拡張基板１０００に出力する。また、外部拡張基板１０００から演算結果１０５およびマスク信号１０６を受取り、マスク信号１０６をラインメモリ３００、ラッチ回路３０１、演算回路３０３に、演算結果１０５を光パワー制御回路１０３に出力する。
【００５１】
以上説明したように、本実施の形態にかかる画像制御装置１によれば、画質制御基板１０にスロットコネクタ１０４を設け、外部拡張基板１０００を接続可能としたので、外部拡張基板に種々の回路を備え、画質制御基板１０に備えられた回路の替わりに使用することで、画質制御の形態を変更可能である。
【００５２】
また、外部拡張基板１０００に画像パターン第２検出回路１０２Ｂを備え、マスク信号１０６を出力して画像パターン第１検出回路１０２Ａを電気的に切り離すようにしたので、画像パターン第２検出回路１０２Ｂにより画質制御を行なうことができる。外部拡張基板１０００は、必要に応じて着脱可能であり、容易に画質制御の形態が変更できる。
【００５３】
以上のような構成により、ユーザが望む画像パターン第２検出回路１０２Ｂを有した外部拡張基板１０００をスロットコネクタ１０４に挿入することで、一種類の画質制御基板１０で、様々な画質制御の形態に対応することが可能となり、装置の小型化やコストの削減に効果がある。またスロットコネクタ１０４の入出力（Ｉ／Ｏ）を公開することで、ユーザオリジナルの拡張基板も挿入可能となる。
【００５４】
以上、添付図面を参照しながら本発明による画像形成装置の好適な実施形態について説明したが、本発明は上述した実施の形態に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において各種の変形や改良が可能である。
【００５５】
例えば、画像パターン第１検出回路１０２Ａ、画像パターン第２検出回路１０２Ｂは、上述した構成に限定されず、同様の機能構成を有するものであれば利用可能である。
【００５６】
また、スロットコネクタ１０４および外部拡張基板１０００は１つに限定されず、複数個設けるようにしてもよい。また、外部拡張基板１０００に備えられる画像パター検出回路は１つに限定されず、複数種類設けるようにしてもよい。また、外部拡張基板に光パワー制御回路１０３とは異なる光パワー制御回路を搭載するなどして、画質制御の形態を変更することも可能である。この場合、スロットコネクタ１０４の入出力はそれに応じて変更される。
【００５７】
上記画像形成装置１においては、マスク信号１０６により画像パターン第１検出回路１０２Ａを電気的に切り離したが、スイッチなどの切替え手段を設けて使用する画像パターン検出回路を選択するようにしてもよい。
【００５８】
また、光源として半導体レーザ８００を例にしたが、他のレーザや、発光ダイオード（ＬＥＤ）等も利用可能である。
【産業上の利用可能性】
【００５９】
本発明は、レーザプリンタや半導体レーザの代わりに発光ダイオード（ＬＥＤ）を用いた画像形成装置において利用可能である。
【図面の簡単な説明】
【００６０】
【図１】画像形成装置１の構成を示した図である。
【図２】受信回路１０１の一例を示した図である。
【図３】画像パターン第１検出回路１０２Ａの一例を示した図である。
【図４】マッチングデータ３０５を示した図である。
【図５】画像パターン５００乃至５０３のデータ構成を示した図である。
【図６】画像パターン５００の検出回路の一例を示した図である。
【図７】画像パターン５０１の検出回路の一例を示した図である。
【図８】画像パターン５０２の検出回路の一例を示した図である。
【図９】画像パターン５０３の検出回路の一例を示した図である。
【図１０】光パワーと演算結果との関係を概念的に示した図である。
【図１１】光パワー制御回路１０３の一例を示した図である。
【図１２】外部拡張基板１０００の一例を示した図である。
【図１３】画像パターン５２０、５２１のデータ構成を示した図である。
【図１４】画像パターン第１検出回路１０２Ａの停止及び切り離しを説明する図である。
【符号の説明】
【００６１】
１  画像形成装置、  １０  画質制御基板、  １００  画像データ、  １０１  受信回路、  １０２Ａ  画像パターン第１検出回路、  １０２Ｂ  画像パターン第２検出回路、  １０３  光パワー制御回路、  １０４  スロットコネクタ、  １０５  演算結果、  １０６  マスク信号、  １０００  外部拡張基板
【図１】
2005262626.tif 000003
【図２】
2005262626.tif 000004
【図３】
2005262626.tif 000005
【図４】
2005262626.tif 000006
【図５】
2005262626.tif 000007
【図６】
2005262626.tif 000008
【図７】
2005262626.tif 000009
【図８】
2005262626.tif 000010
【図９】
2005262626.tif 000011
【図１０】
2005262626.tif 000012
【図１１】
2005262626.tif 000013
【図１２】
2005262626.tif 000014
【図１３】
2005262626.tif 000015
【図１４】
2005262626.tif 000016