(57)【要約】【課題】電流駆動の発光素子の長時間駆動に耐えうる特性を有する薄膜トランジスタの製造方法を提供する。【解決手段】基板１上のゲート電極３を覆う状態で、窒化シリコン膜５ａ上に酸化シリコン膜５ｂを積層してなるゲート絶縁膜５を基板１上に形成する。次に、ゲート絶縁膜５上にゲート電極３を覆う状態でアモルファスシリコンからなるチャネル層７を形成する。そして、チャネル層７中の水素を脱離させるための熱処理を行った後、チャネル層７の表面を水素化処理する。また、ゲート絶縁膜５上において、チャネル層７のパターニングを行う。【選択図】図１
2005045139.tif 000002
【特許請求の範囲】
【請求項１】
基板上のゲート電極を覆う状態で少なくとも表面層が酸化シリコンからなるゲート絶縁膜を当該基板上に形成する工程と、
前記ゲート電極を覆う状態で前記ゲート絶縁膜上にアモルファスシリコンからなるチャネル層を形成する工程と、
前記チャネル層中の水素を脱離させるための熱処理を行う工程とを備えた
ことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
請求項１記載の薄膜トランジスタの製造方法において、
前記チャネル層を熱処理した後に当該チャネル層の表面を水素化処理する工程を行う
ことを特徴とする薄膜トランジスタの製造方法。
【請求項３】
請求項１記載の薄膜トランジスタの製造方法において、
前記ゲート絶縁膜上において前記チャネル層をパターニングする工程を行う
ことを特徴とする薄膜トランジスタの製造方法。
【請求項４】
請求項１記載の薄膜トランジスタの製造方法において、
前記ゲート絶縁膜は、窒化シリコン膜上に酸化シリコン膜を設けた積層構造で形成される
ことを特徴とする薄膜トランジスタの製造方法。
【請求項５】
基板上のゲート電極を覆う状態で少なくとも表面層が酸化シリコンからなるゲート絶縁膜を当該基板上に形成する工程と、
前記ゲート電極を覆う状態で前記ゲート絶縁膜上に、内部の水素が脱離する加熱条件下においてアモルファスシリコンからなるチャネル層を形成する工程とを備えた
ことを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項５記載の薄膜トランジスタの製造方法において、
前記チャネル層の表面を水素化処理する工程を行う
ことを特徴とする薄膜トランジスタの製造方法。
【請求項７】
請求項５記載の薄膜トランジスタの製造方法において、
前記ゲート絶縁膜上において前記チャネル層をパターニングする工程を行う
ことを特徴とする薄膜トランジスタの製造方法。
【請求項８】
請求項５記載の薄膜トランジスタの製造方法において、
前記ゲート絶縁膜は、窒化シリコン膜上に酸化シリコン膜を設けた積層構造で形成される
ことを特徴とする薄膜トランジスタの製造方法。
【請求項９】
基板上に、ソース・ドレイン層と、アモルファスシリコンからなるチャネル層と、ゲート絶縁膜と、ゲート電極とをこの順またはこれと逆の順に積層してなる薄膜トランジスタにおいて、
前記チャネル層中の水素濃度が、前記ゲート絶縁膜側界面から前記ソース・ドレイン層側界面に向かって増加しており、
前記ゲート絶縁膜の少なくとも前記チャネル層側が酸化シリコン膜で構成されている
ことを特徴とする薄膜トランジスタ。
【請求項１０】
ソース・ドレイン層、アモルファスシリコンからなるチャネル層、ゲート絶縁膜、およびゲート電極をこの順またはこれと逆の順に積層してなる薄膜トランジスタと、この薄膜トランジスタに接続された電流駆動型の発光素子とを基板上に配列形成してなる表示装置において、
前記チャネル層中の水素濃度が、前記ゲート絶縁膜側界面から前記ソース・ドレイン層側界面に向かって増加しており、
前記ゲート絶縁膜の少なくとも前記チャネル層側が酸化シリコン膜で構成されている
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に有機ＥＬ素子のような電流駆動型素子を用いた表示装置の駆動用に適する薄膜トランジスタの製造方法、この方法によって得られる薄膜トランジスタおよびこの薄膜トランジスタを用いた表示装置に関するものである。
【背景技術】
【０００２】
フラットパネル型表示装置の駆動用素子には、薄膜半導体層を用いた薄膜トランジスタ（thin film transistor：ＴＦＴ）が駆動用素子として用いられている。この薄膜トランジスタの形成は、例えば次のように行われている。先ず、基板上に形成したシリコン薄膜をパターニングしてソース・ドレイン領域を形成する。次に、再度シリコン薄膜を形成して熱処理による結晶化を進め、このシリコン薄膜をパターニングしてチャネル部シリコン薄膜を形成する。その後、ゲート絶縁層を形成し、このゲート絶縁層を介してチャネル部シリコン薄膜上にゲート電極を形成する（以上、下記特許文献１参照）。
【０００３】
また、近年、シリコン薄膜に換えてアモルファスシリコンからなる半導体層を用いることで半導体層の結晶化工程を省略する薄膜トランジスタの製造方法も提案されている。アモルファスシリコンからなる半導体層を用いた薄膜トランジスタにおいては、ゲート絶縁膜に窒化シリコンを用いることにより、半導体層−ゲート絶縁膜界面におけるエネルギー順位を低く抑えてキャリアの移動度を確保している。またこの場合、シラン（ＳｉＨ4）、アンモニアガス（ＮＨ3）、窒素ガス（Ｎ2）をプロセスガスに用い、これらのプロセスガスの流量比によってＳｉ−Ｈ結合している水素原子数とＮ−Ｈ結合している水素原子数とを調整した窒化シリコン膜がゲート絶縁膜として用いられ、これにより薄膜トランジスタのしきい値電圧のシフト量を小さく抑えている（以上、下記特許文献２参照）。
【０００４】
【特許文献１】特開平５−１２９２０２号公報（特に図１および段落００１５〜００２９）
【特許文献２】特許第３２１１３０２号公報（特に段落０００６〜０００９）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところでフラットパネル型表示装置のうち、有機ＥＬ素子を発光素子として用いた有機ＥＬ表示装置は、薄膜トランジスタによる電流駆動によって有機ＥＬ素子の発光を制御している。このため、薄膜トランジスタがスイッチング素子としてのみ用いられている液晶型表示装置と比較して、駆動用の薄膜トランジスタにはより高い信頼性が要求されることになる。
【０００６】
しかしながら、上述した工程で形成された薄膜トランジスタにおいて、チャンネル部シリコン膜がアモルファスシリコンで形成されている薄膜トランジスタにおいては、例え窒化シリコンからなるゲート絶縁膜中の水素原子数を調整したとしても、有機ＥＬ素子駆動用として十分なＢＴ（Baias-Temparater）特性を得ることができず、しきい値電圧の変化量（ΔＶｔ）が大きかった。
【０００７】
そこで本発明は、電流駆動型の表示装置の駆動用に耐えうる高信頼性の薄膜トランジスタの製造方法および薄膜トランジスタを提供すること、さらにはこの薄膜トランジスタを用いることで長期信頼性に優れた表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
このような目的を達成するための本発明における第１の薄膜トランジスタの製造方法は、先ず、基板上のゲート電極を覆う状態で少なくとも表面層が酸化シリコンからなるゲート絶縁膜を当該基板上に形成する。次いで、ゲート電極を覆う状態でゲート絶縁膜上にアモルファスシリコンからなるチャネル層を形成する。その後、チャネル層中の水素を脱離させるための熱処理を行う。
【０００９】
このような第１の製造方法では、少なくとも表面層が酸化シリコンからなるゲート絶縁膜上にアモルファスシリコンからなるチャネル層を形成した後、チャネル層中の水素を脱離させるための熱処理を行うことにより、アモルファスシリコンからなるチャネル層であっても、窒化シリコン単層からなるゲート絶縁膜を用いた場合よりも、しきい値電圧の変化量（ΔＶｔ）が小さい薄膜トランジスタが得られる。そして、熱処理条件を調整することにより、アモルファスシリコンからなるチャネル層であっても、窒化シリコン単層からなるゲート絶縁膜を用いた場合よりも、キャリアの移動度が高い薄膜トランジスタが得られる。
【００１０】
また、本発明における第２の薄膜トランジスタの製造方法は、先ず、基板上のゲート電極を覆う状態で少なくとも表面層が酸化シリコンからなるゲート絶縁膜を当該基板上に形成する。次いで、ゲート電極を覆う状態でゲート絶縁膜上に、内部の水素が脱離する加熱条件下においてアモルファスシリコンからなるチャネル層を形成する。
【００１１】
このような第２の製造方法であっても、第１の方法と同様に、アモルファスシリコンからなるチャネル層であっても、しきい値電圧の変化量（ΔＶｔ）が小さく、そして、熱処理条件を調整することにより、窒化シリコン単層からなるゲート絶縁膜を用いた場合よりも、キャリアの移動度が高い薄膜トランジスタが得られる。
【００１２】
また、上述した第１の製造方法においてチャネル層を熱処理した後、また第２の製造方法においてチャネル層を形成した後に、当該チャネル層の表面を水素化処理する工程を行う。
【００１３】
これにより、熱処理または加熱条件下での成膜によって水素濃度が低く抑えられたチャネル層内に、その表面側から水素が導入され、下地となるゲート絶縁膜側の界面から表面に向かって水素濃度を増加させたチャネル層が形成される。このため、チャネル層は、ゲート絶縁膜側界面で水素濃度が低く抑えられ、これと対するソース・ドレイン層側界面では必要量の水素濃度が確保された構成となる。そして、ゲート絶縁膜側界面の水素濃度を抑えることにより、しきい値電圧の径時的な変化量（ΔＶｔ）が小さく抑えられ、かつ、ソース・ドレイン層側界面では必要量の水素濃度を確保することにより、ソース・ドレイン間における電子（キャリア）の移動度が確保された薄膜トランジスタが得られる。
【００１４】
また本発明は、ソース・ドレイン層と、アモルファスシリコンからなるチャネル層と、ゲート絶縁膜と、ゲート電極とをこの順またはこれと逆の順に積層してなる薄膜トランジスタにおいて、前記チャネル層中の水素濃度が、前記ゲート絶縁膜側界面から前記ソース・ドレイン層側界面に向かって増加しており、ゲート絶縁膜の少なくとも前記チャネル層側が酸化シリコン膜で構成されていることを特徴としている。
【００１５】
このような構成の薄膜トランジスタでは、チャネル層中の水素濃度が、ゲート絶縁膜側界面からソース・ドレイン層側界面に向かって増加するように濃度勾配を有している。これにより、ゲート絶縁膜側界面では水素濃度を抑えつつも、ソース・ドレイン層側界面では必要量の水素濃度が確保される構成となる。そして、ゲート絶縁膜側界面の水素濃度を抑えることにより、しきい値電圧の径時的な変化量（ΔＶｔ）が小さく抑えられ、かつ、ソース・ドレイン層側界面では必要量の水素濃度を確保することにより、ソース・ドレイン間における電子（キャリア）の移動度が確保される。
【００１６】
また本発明の表示装置は、上述した構成の薄膜トランジスタに接続された電流駆動型の発光素子を基板上に配列形成してなることを特徴としている。
【００１７】
このような表示装置では、ソース・ドレイン間における電子の移動度を確保した状態で、しきい値電圧の径時的な変化量（ΔＶｔ）を小さく抑えた薄膜トランジスタによって発光素子の駆動がなされる。このため、長期にわたって安定的に発光素子の駆動がなされる。
【発明の効果】
【００１８】
以上説明したように、本発明の薄膜トランジスタの製造方法によれば、アモルファスシリコンからなるチャネル層を備えつつも、キャリア移動度が高く保たれることにより初期特性が良好で、かつしきい値電圧の径時的な変化量（ΔＶｔ）を小さく抑えることで長期信頼性のさらなる向上が図られた薄膜トランジスタを得ることができる。
【００１９】
また、本発明の薄膜トランジスタによれば、アモルファスシリコンからなるチャネル層を用いた薄膜トランジスタにおいて、ソース・ドレイン間における電子の移動度を確保しつつ、しきい値電圧の径時的な変化量（ΔＶｔ）を小さく抑えることが可能となるため、初期特性を維持しつつも長期信頼性のさらなる向上を図ることが可能となる。
【００２０】
そして、本発明の表示装置によれば、このような薄膜トランジスタを電流駆動型の発光素子の駆動用に用いることで、表示装置の長期信頼性の向上を図ることが可能になる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
＜第１実施形態＞
図１は、薄膜トランジスタの製造方法の第１実施形態を示す断面工程図である。以下、この図面に基づいて第１実施形態の製造方法を説明する。
【００２３】
先ず、図１（１）に示すように、ガラス等からなる基板１上に１％程度のネオジウムが添加されたアルミニウム（膜厚３００ｎｍ）とその上層のモリブデン（膜厚５０ｎｍ）との２層構造の金属からなるゲート電極３をパターニング形成する。
【００２４】
その後、プラズマＣＶＤ法により、窒化シリコン膜５ａを約１５０ｎｍ程度の膜厚に形成し、引き続き酸化シリコン膜５ｂを約５０ｎｍ程度の膜厚に形成する。これにより、窒化シリコン膜５ａとこの上層の酸化シリコン膜５ｂとからなる２層構造のゲート絶縁膜５を得る。
【００２５】
次に、図１（２）に示すように、酸化シリコン膜５ｂで表面が形成されたゲート絶縁膜５上に、アモルファスシリコンからなるチャネル層７を４５ｎｍの膜厚で形成する。
【００２６】
その後、このチャネル層７の形成に引き続き、チャネル層７内の水素を脱離させるための熱処理を行う。この熱処理は、チャネル層７の表面が露出した状態で行う事が好ましい。この際、アモルファスシリコンに含まれる水素は４００℃程度の温度から脱離が始まるため、熱処理温度としては４００℃以上の温度が必要となる。４００℃以上の熱処理工程としては、基板１をヒーター上に直接載せて加熱する方式や、チャネル層７に赤外線を熱輻射する方式や、加熱した窒素ガスでチャネル層７を加熱する方式や、ヒーターによる基板１の加熱とランプを用いた光によるチャネル層７の加熱とを併用する方式等を用いることが可能である。また、この熱処理温度は基板１が変形しない限り、出来るだけ高温で行うことが望ましい。特に、６００℃以上で熱処理することにより、短時間で十分な熱処理効果を得ることが可能となる。このため、ここでは一例とした６００℃で５分間の熱処理を行うこととする。
【００２７】
そして、この熱処理に引き続き、チャネル層７の表面に対して水素化処理を行う。この水素化処理としては、水素ガスプラズマにチャネル層７を晒す水素プラズマ処理が行われる。この水素プラズマ処理を行うことにより、アモルファスシリコンからなるチャネル層７内に水素を導入する。この水素化処理は、ゲート絶縁膜５側界面付近におけるチャネル層７部分の水素濃度が１×１０21(atom/cm3)以下であり、ソース１１ａ、ドレイン１１ｂ側界面付近におけるチャネル層７部分の水素濃度が３×１０21(atom/cm3)以上となるように、処理条件（処理時間など）を調整して行われることが好ましい。
【００２８】
次いで、図１（３）に示すように、プラズマＣＶＤ法により、チャネル層７上に窒化シリコンからなる保護ストッパ層９を２００ｎｍの膜厚に形成する。
【００２９】
尚、以上図１（１）を用いて説明したゲート絶縁膜５の形成から、図１（３）を用いて説明した保護ストッパ層９の形成までの一連のプロセス工程は、基板１を大気中に出さずに真空中、あるいは内部が気密に保たれた搬送装置で接続された装置（いわゆるマルチチャンバ装置によって、連続して処理することが望ましい。
【００３０】
次に、図１（４）に示すように、フォトリソグラフィー工程とエッチング工程を経ることによって、ゲート電極３の直上のみに保護ストッパ層９を残す様に、当該保護ストッパ層９のパターニングを行う。
【００３１】
その後、図１（５）に示すように、パターニングされた保護ストッパ層９を覆う状態で、チャネル層７上にリンを含むｎ型アモルファスシリコン膜１１を約５０ｎｍ程度の膜厚に形成する。その後、フォトリソグラフィーとエッチングプロセス工程を経て、ｎ型アモルファスシリコン膜１１とその下層のチャネル層７とを島状にパターニングする。
【００３２】
次に、図１（６）に示すように、ｎ型アモルファスシリコン膜１１を覆う状態で、ソース／ドレイン電極膜１３をスパッタ法によって形成する。その後、ソース／ドレイン電極膜１３をパターニングすることによって、ソース電極１３ａとドレイン電極１３ｂとを形成する。その後さらに、ソース電極１３ａとドレイン電極１３ｂとから露出している保護ストッパ層９上においてｎ型アモルファスシリコン１１部分をエッチング除去して分離し、ソース１１ａおよびドレイン１１ｂを形成する。
【００３３】
以上によって、保護ストッパ層９によってチャネル層７上が保護されたチャネル保護型の薄膜トランジスタ１９が形成される。この薄膜トランジスタ１９は、酸化シリコン膜５ｂを表面層としたゲート絶縁膜５上に、アモルファスシリコンからなるチャネル層７を備えたボトムゲート型の薄膜トランジスタとなる。また、図１（２）を用いて説明したように、チャネル層７に対して熱処理の後に水素化処理を行うことにより、アモルファスシリコンからなるチャネル層７中の水素濃度が、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって増加するように深さ方向に分布を有するものとなる。
【００３４】
そして、このような薄膜トランジスタ１９を備えた表示装置を製造する場合には、以上の工程に引き続き次の工程を行う。すなわち、図２に示すように、薄膜トランジスタ１９が設けられた基板１上を層間絶縁膜２１で覆い、この層間絶縁膜２１に、薄膜トランジスタ１９に接続された接続孔２１ａを形成する。その後、層間絶縁膜２１上に接続孔２１ａを介して薄膜トランジスタ１９に接続された下部電極２５をパターン形成する。次に、この下部電極２５の周囲を絶縁膜パターン２７で覆った後、絶縁膜パターン２７から露出する下部電極２５上に少なくとも発光層を含む有機層パターン２９を積層形成する。次に、有機層パターン２９と絶縁膜パターン２７とを覆う状態で、上部電極３１を形成する。これにより、下部電極２５によって薄膜トランジスタ１９に接続された有機ＥＬ素子３３を形成する。
【００３５】
このようにして得られた表示装置３５は、上述した構成の薄膜トランジスタ１９に、電流駆動型の発光素子として有機ＥＬ素子３３を接続させたものとなる。
【００３６】
以上説明した第１実施形態の製造方法によれば、図１（２）を用いて説明したように、表面層が酸化シリコン膜５ｂからなるゲート絶縁膜５上にアモルファスシリコンからなるチャネル層７を形成した後、チャネル層７中の水素を脱離させるための熱処理を行っている。これにより、アモルファスシリコンからなるチャネル層７を用いた場合であっても、窒化シリコン単層からなるゲート絶縁膜を用いた場合と比較して、しきい値電圧の変化量（ΔＶｔ）が小さい薄膜トランジスタ１９を得ることが可能になる。そして、熱処理条件を調整することにより、アモルファスシリコンからなるチャネル層７であっても、窒化シリコン単層からなるゲート絶縁膜を用いた場合よりも、キャリアの移動度が高い薄膜トランジスタ１９を得ることができる。
【００３７】
下記表１には、ゲート絶縁膜の構造毎に、（Ａ）熱処理条件、（Ｂ）ソース１１ａ−ドレイン１１ｂ間における電子の移動度、（Ｃ）ＢＴストレス試験後の閾値電圧の変化（ΔＶｔと記す）の値を示す。尚、ＢＴストレス試験のストレス条件は、ゲート電圧１５Ｖ、ドレイン電圧０Ｖ、温度８０℃、ストレス時間１００００秒である。
【００３８】
【表１】
2005045139.tif 000003
【００３９】
この表１から、熱処理条件が同じ場合であれば、窒化シリコン（ＳｉＮ）単層からなるゲート絶縁膜を用いた薄膜トランジスタ（サンプルＮｏ．６〜１０）よりも、アモルファスシリコンからなるチャネル層７側を酸化シリコン膜５ｂで構成したゲート絶縁膜（ＳｉＯ２／ＳｉＮ）５を用いた薄膜トランジスタ（サンプルＮｏ．１〜５）において、（Ｃ）しきい値電圧の変化量（ΔＶｔ）が小さくなっていることが分かる。しかも、熱処理の条件を調整することにより、上層（チャネル層７）側を酸化シリコン膜で構成したゲート絶縁膜を用いた場合（サンプルＮｏ．４，５）であっても、窒化シリコン単層からなるゲート絶縁膜を用いた場合（サンプルＮｏ．９，１０）と比較して、（Ｂ）キャリア移動度を高くすることが可能であることが分かる。
【００４０】
また、図１（２）を用いて説明したように、チャネル層７中の水素を脱離させるための熱処理を行うことでゲート絶縁膜５側の水素濃度より低く抑えたチャネル層７の表面に対して水素化処理が行われることになり、ゲート絶縁膜５との界面側で水素濃度が十分に低く、表面側に向かって水素濃度が高くなるようにチャネル層７中の水素濃度分布を調整することができる。これにより、その後の図１（６）を用いて説明した工程で、チャネル層７上にソース１１ａ、ドレイン１１ｂを形成した状態において、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって水素濃度が高くなる分布を有したチャネル層７を形成することができる。
【００４１】
このため、チャネル層７内においては、ゲート絶縁膜５側界面では水素濃度を抑えつつも、ソース１１ａ、ドレイン層１１ｂ側界面となる表面側では必要量の水素濃度が確保される構成となる。そして、チャネル層７のゲート絶縁膜５側界面の水素濃度を抑えることにより、しきい値電圧の径時的な変化量（ΔＶｔ）がさらに小さく抑えられ、かつ、チャネル層７のソース１１ａ、ドレイン１１ｂ側界面では必要量の水素濃度を確保することにより、ソース１１ａ−ドレイン１１ｂ間における電子（キャリア）の移動度が確保された薄膜トランジスタ１９が得られる。
【００４２】
下記表２には、チャネル層７の熱処理とその後の水素化処理とを行った場合と行わない場合についての、（Ａ）熱処理条件、（Ｂ）水素化処理時間、（Ｃ）チャネル層７におけるゲート絶縁膜側界面の水素濃度、（Ｄ）チャネル層７におけるソース１１ａ、ドレイン１１ｂ側界面の水素濃度、（Ｅ）ソース１１ａ−ドレイン１１ｂ間における電子の移動度、（Ｆ）ＢＴストレス試験後の閾値電圧の変化（ΔＶｔと記す）の値を示す。尚、ＢＴストレス試験のストレス条件，水素濃度の定義は、上記表１と同様とする。また、水素濃度は、二次イオン質量分析装置による測定結果であり、チャネル層７の界面の濃度は正確に測定出来ないため、ゲート絶縁膜側の界面から５ｎｍ膜中の水素濃度を（Ｃ）チャネル層におけるゲート絶縁膜側界面の水素濃度と定義する。同様に、ソース・ドレイン側の界面から１０ｎｍ膜中の水素濃度を（Ｄ）チャネル層におけるソース・ドレイン側界面の水素濃度と定義する。
【００４３】
【表２】
2005045139.tif 000004
【００４４】
また、図３（１）には、表２におけるサンプルＮｏ．１１について、また、図３（２）には表２におけるサンプルＮｏ．１４について、二次イオン質量分析装置で測定したチャネル層中の深さ方向における水素濃度分布を示す。尚、図３中において、「界面濃度」とはチャネル層７における（Ｃ）ゲート絶縁膜側界面の水素濃度であり、「表面濃度」とはチャネル層７における（Ｄ）ソース・ドレイン側界面の水素濃度である。
【００４５】
この図に示すように、全てのサンプルにおいては、チャネル層中における水素濃度は、ソース・ドレイン側界面からゲート絶縁膜側界面にかけて連続的に変化していることが確認された。
【００４６】
そして、これらの表２および図３（２）から、熱処理後に水素化処理を行うことにより、チャネル層７中に含まれる水素濃度分布が、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって増加する方向で十分な濃度勾配を有する状態となることが分かる。また、水素化処理の条件（例えばここでは処理時間）を調整することにより、具体的には（Ｃ）ゲート絶縁膜５側界面付近におけるチャネル層７部分の水素濃度が１×１０21(atom/cm3)以下となり、（Ｄ）ソース１１ａ、ドレイン１１ｂ側界面付近におけるチャネル層７部分の水素濃度が３×１０21(atom/cm3)以上となるように、処理条件を調整することにより、電子移動度が０．６５［ｃｍ2／Ｖsec］と高く保たれ、かつΔＶｔが１．５［Ｖ］と低く抑えられた、上述の薄膜トランジスタ１９を得ることが可能になる。
【００４７】
以上の結果、アモルファスシリコンからなるチャネル層７を備えつつも、キャリア移動度が高く保たれることにより初期特性が良好で、かつしきい値電圧の径時的な変化量（ΔＶｔ）を小さく抑えることで長期信頼性のさらなる向上が図られ、これにより電流駆動型の発光素子の駆動用に適する薄膜トランジスタを得ることができる。
【００４８】
また、上述した第１実施形態の製造方法では、図１（５）を用いて説明したように、ゲート絶縁膜５の表面層を構成する酸化シリコン膜５ｂを下地として、ｎ型アモルファスシリコン膜１１およびアモルファスシリコンからなるチャネル層７のパターニングが行われる。通常、酸化シリコンに対するアモルファスシリコンのエッチング選択比は、窒化シリコンに対するアモルファスシリコンのエッチング選択比よりも高い。したがって、窒化シリコン膜単層からなるゲート絶縁膜上においてアモルファスシリコンからなるチャネル層をパターニングする場合と比較して、上述したように酸化シリコン膜５ｂが下地となることにより、ゲート絶縁膜５全体の膜減を小さく抑えることができる。
【００４９】
これにより、次の図１（６）を用いて説明した工程でソース電極１３ａおよびドレイン電極１３ｂを形成した場合、膜厚が保たれたゲート絶縁膜５上にソース電極１３ａおよびドレイン電極１３ｂを設けることが可能になる。したがって、ゲート絶縁膜５の上下に配線されたソース電極１３ａおよびドレイン電極１３ｂとゲート電極３との間の耐圧を確保した薄膜トランジスタ１９を得ることができる。
【００５０】
また、ソース電極１３ａおよびドレイン電極１３ｂを形成する場合であっても、これらの材料膜のゲート絶縁膜５に対するエッチング選択比を大きく取ることが可能であるため、この工程においてのゲート絶縁膜５の膜減りも防止できる。この結果、ゲート電極３を確実に保護した状態で、以降に行われる薄膜トランジスタ１９の製造工程とこれに続く表示装置の製造工程とを行うことが可能になる。
【００５１】
そして、ゲート絶縁膜５を窒化シリコン膜５ａと酸化シリコン膜５ｂとの２層構造とすることにより、酸化シリコン膜単層でゲート絶縁膜を形成した場合と比較して、ゲート絶縁膜の誘電率を低く保ちつつ薄膜化することが可能になる。
【００５２】
さらに、以上の製造工程においては、ゲート絶縁膜５の形成からチャネル層７の形成までの工程を大気中に出さずに行うことで、ゲート絶縁膜５とチャネル層７の密着性の向上が図られるため、膜剥がれ等のプロセス上の問題を防止でき、スループットも高まるために低コストで信頼性の高い薄膜トランジスタを形成することが可能となる。
【００５３】
尚、以上第１実施形態では、図１（２）を用いて説明したように、チャネル層７の形成に引き続き、熱処理と水素化処理とを連続して行う手順としたが、熱処理と同程度の温度でゲート絶縁膜５とチャネル層７の形成を行った後に、水素化処理を行う構成であっても良い。このような工程であっても、水素濃度が十分に低いチャネル層７を形成し、このチャネル層７に対して表面側から水素化処理が行われるため、上述と同様に水素濃度が表面側（ソース、ドレイン側）に向かって高くなるチャネル層が形成される。したがって、同様の効果を得ることができる。また、このような工程とすることにより、特別な熱処理工程を行う必要がなくたるため、工程の削減を図り、高いスループットで薄膜トランジスタ１９を形成することが可能となる。
【００５４】
また、本第１実施形態では、図１（２）を用いて説明したように、チャネル層７の形成に引き続き、熱処理と水素化処理とを連続して行う手順としたが、チャネル層７を形成した後、直ちに約１０ｎｍ程度の膜厚の酸化シリコン膜を形成し、これに続けて熱処理と水素化処理とを行う手順としても良い。
【００５５】
＜第２実施形態＞
図４は、薄膜トランジスタの製造方法の第２実施形態を示す断面工程図である。以下、この図面に基づいて第２実施形態の製造方法を説明する。
【００５６】
先ず、図４（１），図４（２）に示す工程を、第１実施形態において図１（１），図１（２）を用いて説明したと同様に行うことにより、基板１上にゲート電極３を形成し、窒化シリコン膜５ａとその上層の酸化シリコン膜５ｂからなる２層構造のゲート絶縁膜５を形成し、さらにアモルファスシリコンからなるチャネル層７を形成し、その後引き続き、熱処理と水素化処理とを行う。ただし、チャネル層７は、第１実施形態よりも厚めの約２００ｎｍ程度の膜厚に形成する。
【００５７】
その後、図４（３）に示すように、チャネル層７の上部に、トランジスタのソース／ドレイン領域となるリンを含むｎ型アモルファスシリコン膜１１を約５０ｎｍ程度の膜厚に形成する。
【００５８】
尚、以上図４（１）を用いて説明したゲート絶縁膜５の形成から、図４（３）を用いて説明したｎ型アモルファスシリコン膜１１の形成までの一連の工程は、基板１を大気中に出さずに真空中、あるいは内部が気密に保たれた搬送装置で接続された装置（いわゆるマルチチャンバ装置によって、連続して処理することが望ましい。
【００５９】
次に、図４（４）に示すように、フォトリソグラフィー工程とエッチング工程を経ることで、ｎ型アモルファスシリコン膜１１とその下層のチャネル層７とを島状にパターニングする。
【００６０】
その後、図４（５）に示すように、ｎ型アモルファスシリコン膜１１を覆う状態で、ゲート絶縁膜５上にソース／ドレイン電極膜１３をスパッタ法によって形成する。
【００６１】
次に、図４（６）に示すように、ソース／ドレイン電極膜１３をパターニングすることによってソース電極１３ａ、ドレイン電極１３ｂを形成し、さらに、ｎ型アモルファスシリコン１１をチャネル層７上においてエッチング分離してソース１１ａ、ドレイン１１ｂを形成する。
【００６２】
以上によって、チャネルエッチ型の薄膜トランジスタ１９’が形成される。この薄膜トランジスタ１９’は、酸化シリコン膜５ｂを表面層としたゲート絶縁膜５上に、アモルファスシリコンからなるチャネル層７を備えたボトムゲート型の薄膜トランジスタとなる。また、第１実施形態で図１（２）を用いて説明したと同様に、図４（２）に示す工程では、チャネル層７に対して熱処理の後に水素化処理を行うことにより、アモルファスシリコンからなるチャネル層７中の水素濃度が、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって増加するように深さ方向に分布を有するものとなる。
【００６３】
そして、このような薄膜トランジスタ１９’を備えた表示装置を製造する場合の引き続の工程は、第１実施形態において図２を用いて説明したと同様に行うこととする。
【００６４】
このようにして得られた表示装置３５は、上述した構成の薄膜トランジスタ１９’に、電流駆動型の発光素子として有機ＥＬ素子３３を接続させたものとなる。
【００６５】
以上説明した製造方法であっても、第１実施形態で図１（２）を用いて説明したと同様に、表面層が酸化シリコン膜５ｂからなるゲート絶縁膜５上にアモルファスシリコンからなるチャネル層７を形成した後、チャネル層７中の水素を脱離させるための熱処理を行っている。これにより、第１実施形態と同様に、アモルファスシリコンからなるチャネル層７を備えつつも、キャリア移動度が高く保たれることにより初期特性が良好で、かつしきい値電圧の径時的な変化量（ΔＶｔ）を小さく抑えることで長期信頼性のさらなる向上が図られ、これにより電流駆動型の発光素子の駆動用に適する薄膜トランジスタ１９’を得ることができる。
【００６６】
また、ゲート絶縁膜５の形成からｎ型アモルファスシリコン１１の形成までの工程を大気中に出さずに行うことにより、ゲート絶縁膜５−チャネル層７−ｎ型アモルファスシリコン１１間の密着性を向上することが可能となるため、膜剥がれ等のプロセス上の問題の発生を防止でき、また、スループットも高まるために低コストで信頼性の高い薄膜トランジスタを形成することが可能となる。
【００６７】
尚、本第２実施形態においては、図４（２）を用いて説明したように、チャネル層７形成に続けて熱処理と水素化処理とを行う構成とした。しかしながら、チャネル層７を形成した後に熱処理を行い、次いでｎ型アモルファスシリコン膜１１を形成し、さらに図４（６）に示したように、ソース電極１３ａ、ドレイン電極１３ｂを形成してチャネル層７上のアモルファスシリコン膜１１をエッチングしてソース１１ａ、ドレイン１１ｂを形成した後に水素化処理を加えても良い。このような工程であっても、ソース１１ａ、ドレイン１１ｂ間に露出するチャネル層７部分から水素が導入されるため、ゲート絶縁膜５の界面側の水素濃度が低く、ソース１１ａ、ドレイン１１ｂ間のチャネル層７部分の水素濃度が高い薄膜トランジスタ１９’を得ることができる。
【産業上の利用可能性】
【００６８】
電流駆動による発光素子駆動用の薄膜トランジスタ、この発光素子を設けた表示装置に適用できる。
【図面の簡単な説明】
【００６９】
【図１】第１実施形態の薄膜トランジスタの製造方法を示す断面工程図である。
【図２】本発明の薄膜トランジスタを用いた表示装置の断面図である。
【図３】チャネル層における深さ方向の水素濃度分布を示すグラフである。
【図４】第２実施形態の薄膜トランジスタの製造方法を示す断面工程図である。
【符号の説明】
【００７０】
１…基板、３…ゲート電極、５…ゲート絶縁膜、５ｂ…酸化シリコン膜、７…チャネル層、１１ａ…ソース、１１ｂ…ドレイン、１９，１９’…薄膜トランジスタ、２０…表示装置、２３…有機ＥＬ素子（発光素子）
【図１】
2005045139.tif 000005
【図２】
2005045139.tif 000006
【図３】
2005045139.tif 000007
【図４】
2005045139.tif 000008