(57)【要約】 【課題】緻密性が高く、厚みが1〜5μmの誘電セラミック層及び0.1 〜0.5μmの内部電極層であり、確実に、現段階における大容量小型化の積層セラミックコンデンサ部品のニーズに適合しているため、産業上の利用価値が高い、真空スパッタリング方式による誘電セラミック層及び内部電極層の積層セラミックコンデンサ（ＭＬＣＣ）製造法を提供する。【解決手段】本発明に係わる真空スパッタリング方式による誘電セラミック層及び内部電極層の積層セラミックコンデンサ（ＭＬＣＣ）の製造法は、その誘電セラミック層及び内部電極層が真空スパッタリング方式で製造される。その積層セラミックコンデンサ（ＭＬＣＣ）部品はナノによる製造工程である。【選択図】      図１
2005340726.tif 000002
【特許請求の範囲】
【請求項１】
真空スパッタリング製法による誘電セラミック層は、圧力が5×10-6Torrで、真空環境及び気体流速１２ｓｃｃｍのアルゴン（Ａｒ）の作用によって、１５０℃の温度で３０分間加熱した工作物の上にイオン・スパッタリング（Sputtering）を行い形成され、さらに、スパッタリング時の圧力は3.1×10-3Torrに制限し、そのフィルム生成速度は55 A/minに制限されたパラメーターで、スパッタリングされた誘電セラミック原子がプラズマ状態になって、基板上に付着し、厚さ1〜5μmで、緻密性の高い誘電セラミックを形成し、
真空スパッタリング製法による被覆内部電極層は、同様の反応性気体作用の圧力及び加熱条件によって、イオンスパッタリング&#65113;Sputtering&#65114;を行い、スパッタリング時の圧力は3.1×10-3Torr、メッキ率115 A/minの条件におけるパラメーターにおいて、スパッタリング導電材金属原子がプラズマ状態になり、誘電セラミック上に付着し、厚さ0.1 〜0.5μmで、緻密性の高い内部電極層を形成し、
マスクエッチング処理による内部電極回路は、形成された内部電極層をフォトリソグラフィー・スピンコーターによって電極回路のパターン化を行い、この電極回路のパターンにしたがって、必要な内部電極回路をエッチング（Etching）して形成し、
真空スパッタリングによる絶縁被覆誘電セラミック層は、同様の反応性気体作用の圧力及び加熱条件によって、イオンスパッタリング&#65113;Sputtering&#65114;を行い、スパッタリング時の圧力が3.1×10-3Torr、フィルム生成速度は55 A/minの条件下におけるパラメーターで、誘電セラミック原子をプラズマ状態にして、上述の内部電極層に付着させ堆積させて、絶縁被覆誘電セラミックを形成することで、単層内部電極のセラミックコンデンサを構成し、
真空スパッタリングによる被覆内部電極層製造工程を繰り返す、すなわち、同様の反応性気体作用の圧力及び加熱条件によって、イオンスパッタリング&#65113;Sputtering&#65114;を行い、スパッタリング時の圧力3.1×10-3Torr、フィルム生成速度115 A/minの条件下のパラメーターで、スパッタリング導電材金属原子がプラズマ状態になり、製造された絶縁被覆誘電セラミック層に厚さ0.1 〜0.5μmで、緻密性の高い積層内部電極を構成し、
マスクエッチング処理による内部電極回路製造工程を繰り返す、製造した内部電極層がフォトリソグラフィー・スピンコーターによって電極回路のパターン化を行い、この電極回路のパターンにしたがって、必要な内部電極回路をエッチング（Etching）で形成し、
真空スパッタリングによる絶縁被覆誘電セラミック層製造工程を繰り返す、同様の反応性気体作用の圧力及び加熱条件によって、イオンスパッタリング&#65113;Sputtering&#65114;を行い、スパッタリング時の圧力は3.1×10-3Torr、フィルム生成速度は55 A/minの条件下におけるパラメーターで、誘電セラミック原子をプラズマ状態にして、上述の内部電極層に付着させ堆積させて、絶縁被覆誘電セラミックを形成する。上記積層内部電極のセラミックコンデンサを構成するという製造工程によって、内部構造を完成し、
完成後の処理は、この積層内部電極のセラミックコンデンサに、切断、乾燥、ディッピングライン及び電気特性のチェック等を行なった後、被覆工程に入り、積層セラミックコンデンサ&#65113;MLCC&#65114;部品が製造されるという特徴とする、真空スパッタリング方式による誘電セラミック層及び内部電極層を構成した積層セラミックコンデンサ（ＭＬＣＣ）の製造法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層セラミックコンデンサ（ＭＬＣＣ）の製造方法に関する。本発明の積層セラミックコンデンサ（ＭＬＣＣ）の製造方法は、真空スパッタリング方式による誘電セラミック層及び内部電極層の積層セラミックコンデンサ（ＭＬＣＣ）の製造法である。本発明の製造法では、セラミックコンデンサの誘電セラミック層及び内部電極の厚みを薄くし、大幅にその精密度を高めることが可能である。
【背景技術】
【０００２】
現在、電子部品の１つである積層セラミックコンデンサ（ＭＬＣＣ）は、その体積を縮小するために、積層ライン製法によって製造されている。この積層ライン製法で、現在、一般に採用されているのは、ドットブレード（Ｄｏｔ  Ｂｌａｄｅ）によるドライ式製造法あるいはラミネート・ウェット方式による製造工程で、誘電セラミック及びスクリーン印刷による積層内部電極製造方式である。そして、このスクリーン印刷による内部電極の厚さは通常1μm〜2μmの間である。このスクリーン印刷はスクリーン板のゲージ及びシールラテックスの厚さの制限を受ける。さらに、粒の大きさが約0.3μm〜1μmの誘電金属粉末樹脂（Ｒｅｓｉｎ）を調合してゲル状にする。金属粒の大きさが大過ぎるため、その制限を受けるので、印刷された内部電極は薄いものでも1μmはある。
また、現在、積層セラミックコンデンサ部品の研究開発分野では、コンデンサの容量が大きく、小型化の傾向が進んでいる。そのニーズに応えるため、内部電極の厚みは1μm以下のものが要求される。内部電極はスクリーン印刷方式によって製造されるため、その製造された内部電極の厚さが比較的厚くなり、電極の厚さが直接積層コンデンサ全体の積層数に影響する。さらに、製造された内部電極の緻密性が不足し、小さい穴があくといった現象が見られ、動作の際の電圧、容量等に影響する。したがって、上述の内部電極スクリーン印刷方法は、すでに現段階の大容量小型化の積層セラミックコンデンサ部品のニーズに合わなくなっている。
また、積層セラミックコンデンサ部品の製造コストから見れば、最も影響が大きいのが内部電極である。この内部電極はパラジウムと銀の合金、銅、ニッケル等の導電貴金属から作られている。このため、セラミックコンデンサ部品の動作特性に影響しないという前提の下、内部電極の厚さを薄くすることができれば、大幅にその体積と材料コストが削減でき、市場での販売競争に有利であると言える。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする課題は、上記従来の問題点を解決することができる真空スパッタリング方式による誘電セラミック層及び内部電極層の積層セラミックコンデンサ（ＭＬＣＣ）製造法を提供することにある。
【課題を解決するための手段】
【０００４】
本発明は、積層セラミックコンデンサ（ＭＬＣＣ）部品の大容量、小型化というニーズに応えるため、真空スパッタリング方式による誘電セラミック層及び内部電極層の積層セラミックコンデンサ（ＭＬＣＣ）の製法を提供するものである。その誘電セラミック層及び内部電極層は真空スパッタリング方式によって製造されるため、その積層セラミックコンデンサ（ＭＬＣＣ）部品では、ナノ技術による製造方法によって、緻密性が高く、厚さが1〜５μm以内の誘電セラミック層及び0.1μm〜0.5μmの内部電極層が作り出されている。
この積層セラミックコンデンサ（ＭＬＣＣ）の誘電セラミック層は緻密性が高くて、厚みが薄いため、従来のドットブレード（Ｄｏｔ  Ｂｌａｄｅ）によるドライ式製造法あるいはラミネート・ウェット式製造法による誘電セラミック層製造法による同体積及び同耐圧レベルの積層セラミックコンデンサ（ＭＬＣＣ）に比べ、製造された積層セラミックコンデンサ（ＭＬＣＣ）の積層数が多くなり、その容量も大幅にアップする。
そして、従来のドットブレード（Ｄｏｔ  Ｂｌａｄｅ）によるドライ式製造法あるいはラミネート・ウェット式製造法による誘電セラミック層製造法による同容量及び同動作電圧レベルの積層セラミックコンデンサ（ＭＬＣＣ）に比べ、その総層数は少なくなり、大幅にコストの削減ができる。この製造法による積層セラミックコンデンサ（ＭＬＣＣ）の内部電極層は、緻密性が高く、厚みが薄い。
したがって、従来のスクリーン印刷による製造方法による積層セラミックコンデンサ（ＭＬＣＣ）に比べ、その内部電極の各層の厚さが比較的薄く、大幅な材料コストの削減が可能である。さらに、積層セラミックコンデンサ全体（ＭＬＣＣ）部品の体積を縮小できる。
上述したように本発明の製造法は、大容量、小型化の積層セラミックコンデンサ部品のニーズに適合していて、携帯電話、デジタルカメラ、ノートパソコン等の小型化電子製品に応用が可能である。
【発明の効果】
【０００５】
本発明の真空スパッタリング方式による誘電セラミック層及び内部電極層の積層セラミックコンデンサ（ＭＬＣＣ）製造法の特徴は以下の通りである。
１、本発明のコンデンサの誘電セラミック層は、真空スパッタリング方式を採用している。製造された誘電セラミック層は、緻密性が高く、厚みが1〜5μmの薄さである。この厚みを変えることにより、異なった動作電圧レベルに応じた応用が可能である。
したがって、従来のミクロンやサブミクロンの製造工程からナノの製造工程へと変化し、従来のドットブレード（Ｄｏｔ  Ｂｒａｄｅ）ドライ方式あるいはラミネート・ウェット方式による誘電セラミック層の製造方法による同体積及び同耐圧レベルの積層セラミックコンデンサ（ＭＬＣＣ）に比べ、大容量で小型の積層セラミックコンデンサ（ＭＬＣＣ）が製造できる。つまり、本発明によって製造された積層数は５０〜１００％アップすることが可能である。つまり、コンデンサの誘電セラミックの厚みも半減し、その容量も倍アップし、倍の層数になると倍アップすることになる。したがって、電気容量は１００〜２００％アップすることになる。あるいは、同容量の動作電圧レベルの積層セラミックコンデンサ（ＭＬＣＣ）に比べると、その総層数は２５〜５０％少なくなる。
したがって、本発明の方法によって製造された積層セラミックコンデンサ（ＭＬＣＣ）は誘電セラミックの緻密度を高め、さらに、動作電圧を５０〜１００％アップさせ、各層の厚みを２５〜５０％薄くすることにより、大容量小型化の市場ニーズに対応している。
２、本発明のコンデンサ内部電極は、真空スパッタリング方式を採用している。その製造された内部電極は緻密性が高く、厚みが0.1〜0.5μmである。この厚みは有効シリアル抵抗（ＥＳＲ）の要求に応じて製造されている。この製造方式は、従来のミクロンやサブミクロンの製造工程をナノによる製造工程に変化させた。
従来のスクリーン印刷製造法によって製造された積層セラミックコンデンサ（ＭＬＣＣ）の内部電極に比べると、その厚みは必要に応じて３０〜８０％薄くすることができる。相対にパラジウムと銀の合金、銅、ニッケル等の導電貴金属材料によって製造された必要な内部電極の材料コストが大幅に削減できる。そして、積層セラミックコンデンサ（ＭＬＣＣ）部品全体の体積もまた大幅に縮小できるので、大容量小型化の積層セラミックコンデンサ（ＭＬＣＣ）の市場の大量ニーズに対応できる。
３、本発明では、スパッタリングマシンによる真空スパッタリング方式によって積層セラミックコンデンサ（ＭＬＣＣ）が必要とする誘電セラミック層及び内部電極層を製造する。全体の作業から言えば、産業効率の必要から見て、同時に数台あるいは数十台の真空スパッタリングマシンを一度に使って、真空スパッタリング工程を連続させて、誘電セラミック層及び内部電極層を製造することが可能である。
つまり、一台の真空スパッタリングマシンがスパッタリング処理を完成させて誘電セラミック層を製造した後、次の一台が続けてもう一重なりの内部電極層をスパッタリング処理する。その全体の製造工程は続けて生産することが可能で、その作業時間が大幅に縮小できる。そして、製造コストも削減できるので、市場競争に有利である。
上述のように、本発明での真空スパッタリング方式による誘電セラミック層及び内部電極層の積層セラミックコンデンサ（ＭＬＣＣ）製造法は、その誘電セラミック層及び内部電極層を真空スパッタリング方式で製造する方法である。その積層セラミックコンデンサ（ＭＬＣＣ）部品はナノによる製造工程によって、緻密性が高く、厚みが1〜5μmの誘電セラミック層及び0.1 〜0.5μm内部電極層であり、確実に現段階における大容量小型化の積層セラミックコンデンサ部品のニーズに適合しているため、産業上の利用価値が高い。
【発明を実施するための最良の形態】
【０００６】
本発明の真空スパッタリング方式による誘電セラミック層及び内部電極層の積層セラミックコンデンサ（ＭＬＣＣ）の製造法は、以下の通りである。  図１を参照いただきたい。
ステップ１：真空スパッタリング製法による誘電セラミック層は、圧力が5×10-6Torrで、真空環境及び気体流速１２sccmのアルゴン（Ａｒ）の作用によって、１５０℃の温度で３０分間加熱した工作物の上にイオン・スパッタリング（Sputtering）を行い形成される。さらに、スパッタリング時の圧力は3.1×10-3Torrに制限し、そのフィルム生成速度は55 A/minに制限されたパラメーターで、スパッタリングされた誘電セラミック原子がプラズマ状態になって基板上に付着し、厚さ1〜5μmで、緻密性の高い誘電セラミックを形成する。
【０００７】
ステップ２：真空スパッタリング製法による被覆内部電極層は、圧力が5×10-6Torrの真空環境及び12sccmのアルゴン（Ar）気体が作用して、150℃で30分間加熱した工作物上にイオンスパッタリング&#65113;Sputtering&#65114;を行い形成される。スパッタリング時の圧力は3.1×10-3Torr、メッキ率115 A/minの条件におけるパラメーターにおいて、スパッタリング導電材金属原子がプラズマ状態になり、誘電セラミック上に付着し、厚さ0.1 〜0.5μmで、緻密性の高い内部電極層を形成する。
【０００８】
ステップ３：マスクエッチング処理による内部電極回路は、形成された内部電極層をフォトリソグラフィー・スピンコーターによって、電極回路のパターン化を行う。そして、この電極回路のパターンにしたがって、必要な内部電極回路をエッチング（Etching）で形成する。
【０００９】
ステップ４：真空スパッタリングによる絶縁被覆誘電セラミック層は、圧力が5×10-6Torrの真空環境及び気体流速が12sccmのアルゴン（Ar）気体の作用によって、150℃で30分間加熱した工作物上にイオンスパッタリング&#65113;Sputtering&#65114;を行い形成される。スパッタリング時の圧力が3.1×10-3Torr、フィルム生成速度は55 A/minの条件下におけるパラメーターで、誘電セラミック原子をプラズマ状態にして、上述の内部電極層に付着させ堆積させて、絶縁被覆誘電セラミックを形成することで、単層内部電極のセラミックコンデンサを構成する。
【００１０】
ステップ５：前記の絶縁被覆誘電セラミック層の上に、さらに、真空スパッタリングによる被覆内部電極層製造工程を繰り返し、圧力5×10-6Torrの真空環境及び気体流速12sccmのアルゴン（Ar）気体の作用によって、150℃で30分間加熱した工作物上にイオンスパッタリング&#65113;Sputtering&#65114;を行い、内部電極層が形成される。スパッタリング時の圧力3.1×10-3Torr、フィルム生成速度115 A/minの条件下のパラメーターで、スパッタリング導電材金属原子がプラズマ状態になり、前記の絶縁被覆誘電セラミック層に厚さ0.1 〜0.5μmで、緻密性の高い積層内部電極を構成する。
【００１１】
ステップ６：マスクエッチング処理による内部電極回路製造工程を繰り返し、形成された内部電極層をフォトリソグラフィー・スピンコーターによって、電極回路のパターン化を行う。そして、この電極回路のパターンにしたがって、必要な内部電極回路をエッチング（Etching）で形成する。
【００１２】
ステップ７：真空スパッタリングによる絶縁被覆誘電セラミック層製造工程を繰り返し、圧力が5×10-6Torrの真空環境及び気体流速が12sccmのアルゴン（Ar）気体の作用によって、150℃で30分間加熱した工作物上にイオンスパッタリング&#65113;Sputtering&#65114;を行い、絶縁被覆誘電セラミックを形成する。スパッタリング時の圧力は3.1×10-3Torr、フィルム生成速度は55 A/minの条件下におけるパラメーターで、誘電セラミック原子をプラズマ状態にして、上述の内部電極層に付着させ堆積させて、絶縁被覆誘電セラミックを形成することで、積層内部電極のセラミックコンデンサを構成する。
【００１３】
ステップ８：完成後の処理で、この積層内部電極のセラミックコンデンサは、切断、乾燥、ディッピングライン及び電気特性のチェック等を行なった後、被覆工程に入り、積層セラミックコンデンサ&#65113;MLCC&#65114;部品が製造される。
【００１４】
上述の工程からわかるように、本発明の実施方法は、ステップ４工程後は、ステップ５〜ステップ７までの繰り返しによって、積層内部電極のセラミックコンデンサ部品が製造される。このように、積層セラミックコンデンサ部品がステップ5〜ステップ７の工程を繰り返すことにより、必要な積層数を作り出すのである。最後のステップ８は完成後の処理で、必要な積層数の積層セラミックコンデンサ（ＭＬＣＣ）部品が製造される。
【図面の簡単な説明】
【００１５】
【図１】本発明の真空スパッタリング方式による誘電セラミック層及び内部電極層の積層セラミックコンデンサ（ＭＬＣＣ）製造法の工程を示したフローチャートである。
【図１】
2005340726.tif 000003