(57)【要約】【課題】  基板のうちデバイスが形成される側の表面に結晶欠陥形成されるようにし、十分なゲッタリング効果が得られるようにすること。【解決手段】  イオン注入領域とＬＯＣＯＳ酸化膜とをオーバラップさせることにより、第１のシリコン基板の表層部に結晶欠陥を形成することができる。このため、ＳＯＩ基板のうちデバイスが形成される側の基板に結晶欠陥を形成でき、十分なゲッタリング効果を得ることができる。また、イオン注入領域とＬＯＣＯＳ酸化膜のオーバーラップ量を３μｍ以上とすれば、より結晶欠陥の発生割合を高めることができる。【選択図】      図１
2005045279.tif 000002
【特許請求の範囲】
【請求項１】
第１のシリコン基板（１ｂ）と第２のシリコン基板（１ｃ）とが絶縁膜（１ａ）を介して貼り合わされたＳＯＩ基板（１）のうち、前記第１のシリコン基板に対してデバイス形成を行う半導体装置の製造方法において、
前記第１のシリコン基板に不純物のイオン注入を行い、前記第１のシリコン基板の表層部にイオン注入領域（２３）を形成する工程と、
少なくとも前記イオン注入領域の一部を含むように、前記第１のシリコン基板の表面をＬＯＣＯＳ酸化し、前記イオン注入領域とオーバラップするＬＯＣＯＳ酸化膜（２２）を形成することにより、前記第１のシリコン基板の表層部に結晶欠陥を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記イオン注入領域を形成する工程では、前記ＳＯＩ基板のうちスクライブライン（２０）となる領域にイオン注入を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記イオン注入領域と前記ＬＯＣＯＳ酸化膜のオーバラップ量を３μｍ以上に設定することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、意図的に結晶欠陥を形成するように構成した半導体装置の製造方法に関するもので、特にＳＯＩ基板を用いる半導体装置に適用すると好適である。
【背景技術】
【０００２】
ＳＯＩ基板を使用した半導体装置では、ＳＯＩ基板の一方のシリコン層にトレンチを形成し、このトレンチ内を絶縁膜で埋め込むことで、各素子間の絶縁分離を行っている。
【０００３】
しかしながら、埋め込み絶縁膜とその周囲のシリコンとの熱膨張係数差による応力により、トレンチ周辺に結晶欠陥が発生し、この結晶欠陥がデバイスのリーク電流等の原因となって歩留り低下を招くという問題があった。
【０００４】
このため、従来ではデバイスをトレンチから離す（例えば５０μｍ）等の処置を施すことにより、トレンチ周辺に発生した結晶欠陥の影響を受けないように対処してきたが、これではデバイスの微細化に対し妨げになる。
【０００５】
一方、プロセス誘起欠陥、重金属不純物汚染による素子特性の劣化やＭＯＳゲートの酸化膜特性の劣化の影響を防止する手段として、基板裏面にゲッタリング層を設ける方法がある。
【０００６】
しかしながら、ゲッタリング層が基板裏面にあるため、重金属不純物汚染を基板表面からゲッタリング層に到達させるために高温熱処理が必要となるが、ＬＳＩの微細化に伴った低温プロセスにおいては重金属不純物汚染がゲッタリング層まで到達せず、十分なゲッタリング効果が得られないという問題がある。
【０００７】
さらに、ウェハの中間層に酸化膜が挟まれているＳＯＩ基板では、基板裏面へのゲッタリングが不可能である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上記点に鑑みて、基板のうちデバイスが形成される側の表面に結晶欠陥形成されるようにし、十分なゲッタリング効果が得られるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１及び２に記載の発明においては、ＳＯＩ基板のうちスクライブライン（２０）となる領域に不純物のイオン注入を行い、第１のシリコン基板の表層部にイオン注入領域（２３）を形成する工程と、少なくともイオン注入領域の一部を含むように、第１のシリコン基板の表面をＬＯＣＯＳ酸化し、イオン注入領域とオーバラップするＬＯＣＯＳ酸化膜（２２）を形成することにより、第１のシリコン基板の表層部に結晶欠陥を形成する工程と、を有することを特徴としている。
【００１０】
このように、イオン注入領域とＬＯＣＯＳ酸化膜とをオーバラップさせることにより、第１のシリコン基板の表層部に結晶欠陥を形成することができる。このため、ＳＯＩ基板のうちデバイスが形成される側の基板に結晶欠陥を形成でき、十分なゲッタリング効果を得ることができる。
【００１１】
請求項３に記載の発明においては、イオン注入領域とＬＯＣＯＳ酸化膜のオーバラップ量を３μｍ以上に設定することを特徴としている。
【００１２】
このように、イオン注入領域とＬＯＣＯＳ酸化膜のオーバラップ量を３μｍ以上とすれば、より結晶欠陥の発生割合を高めることができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施形態について説明する。図１（ａ）に、本実施形態における半導体装置を正面から見た時のレイアウトを示し、図１（ｂ）に、図１（ａ）のＢ−Ｂ断面図を示す。
【００１４】
本実施形態における半導体装置においては、図１（ｂ）に示すように絶縁膜１ａを介して第１のシリコン基板１ｂと第２のシリコン基板１ｃとを貼り合せたＳＯＩ基板１を用いて形成されている。
【００１５】
図１（ａ）はダイシングカット前の状態を示しており、製品部となる半導体装置の周囲がスクライブライン２０（図１（ａ）の点線斜線部分）となっている。このスクライブライン２０と製品部となる半導体装置２１との間において、図１（ｂ）に示すようにＬＯＣＯＳ酸化膜２２が形成されている。以下、このＬＯＣＯＳ酸化膜２２が形成されている領域をＬＯＣＯＳ酸化膜形成領域Ａとし、またＬＯＣＯＳ酸化膜２２が形成されていない領域を非ＬＯＣＯＳ酸化膜形成領域Ｂとする。
【００１６】
スクライブライン２０上には不純物としてｎ型不純物が高濃度にイオン注入されたイオン注入領域２３（図１（ａ）、（ｂ）の実線斜線部分）が形成されている。このイオン注入領域２３は部分的にＬＯＣＯＳ酸化膜形成領域Ａとオーバラップするように構成されており、このオーバラップ部分においてＬＯＣＯＳ酸化膜２２がＬＯＣＯＳ増速酸化されて他の領域よりも膜厚が厚くなっている。
【００１７】
そして、このＬＯＣＯＳ増速酸化によって膜厚が厚く構成された部分を囲むように、第１のシリコン基板１ｂの表層部には結晶欠陥（図１（ｂ）中×印）が形成されている。
【００１８】
このようにＳＯＩ基板１のうちデバイスが形成される側の第１のシリコン基板１ｂの表層部に結晶欠陥を形成することにより、ＳＯＩ基板１においてもゲッタリング機能を果たすことができる。
【００１９】
また、ＬＯＣＯＳ増速酸化が行われる領域がスクライブライン２０に隣接する領域となるため、製品部となる半導体装置から離れており、デバイス形成領域２に結晶欠陥が形成されることによるリーク電流を発生させることはない。
【００２０】
なお、イオン注入領域２３とＬＯＣＯＳ酸化膜形成領域Ａとがオーバラップするようにしているが、このオーバラップ量と結晶欠陥の発生率との関係について調べたところ、図２に示す結果が得られた。
【００２１】
図２（ａ）は、イオン注入領域２３とＬＯＣＯＳ酸化膜形成領域Ａとのオーバラップ状態を示す図である。ＬＯＣＯＳ酸化膜形成領域Ａは図中点線斜線部で示す領域よりも外側の領域（すなわち点斜線部は非ＬＯＣＯＳ酸化膜形成領域Ｂに相当する）、イオン注入領域２３は図中実線斜線部で示す領域を示してある。そして、ＬＯＣＯＳ酸化膜形成領域Ａとイオン注入領域２３のオーバラップ状態に対して結晶欠陥の発生部位を図中×印で示してある。但し、図中に示した距離Ｌとは、ＬＯＣＯＳ酸化膜形成領域Ａの端部からイオン注入領域２３の端部までの距離を表しており、ＬＯＣＯＳ酸化膜形成領域Ａとイオン注入領域２３がオーバラップしない時を正、オーバラップする時を負として表してある。また、図２（ｂ）は、距離Ｌと結晶欠陥発生割合との関係を示したものである。
【００２２】
これらの図に示されるように、高濃度にイオン注入されたイオン注入領域２３とＬＯＣＯＳ酸化膜形成領域Ａとがオーバラップしていない場合には、結晶欠陥が形成されていない。これに対し、高濃度にイオン注入されたイオン注入領域２３とＬＯＣＯＳ酸化膜形成領域Ａとがオーバラップしている場合には、オーバラップしている領域においてＬＯＣＯＳ増速酸化が行われるため、このＬＯＣＯＳ増速酸化によって膜厚が厚く構成された部分を囲むように、第１のシリコン基板１ｂの表層部に結晶欠陥が形成される。
【００２３】
そして、距離Ｌと結晶欠陥発生割合との関係を見てみると、距離Ｌが−３μｍ以上となると結晶欠陥が安定して形成されるようにできる。このことから、ＬＯＣＯＳ酸化膜形成領域Ａとイオン注入領域２３とのオーバラップ量が３μｍ以上となるようにするのが好ましいといえる。
【００２４】
図３に、図１に示す半導体装置の製造工程を示し、この図に基づき半導体装置の製造方法について説明する。
【００２５】
まず、図３（ａ）に示すように、ＳＯＩ基板１を用意し、フォトリソグラフィ工程を経て、第１のシリコン基板１ｂ上にフォトレジスト３０を配置する。そして、フォトレジスト３０をマスクとしてｎ型不純物を高濃度にイオン注入する。例えば、リン又は砒素を３×１０15ｃｍ-3程度のドーズ量でイオン注入する。その後、熱処理を行い、ｎ型不純物を熱拡散させる。これにより、ｎ型不純物がドーピングされたイオン注入領域２３が形成される。
【００２６】
続いて、図３（ｂ）に示すように、第１のシリコン基板１ｂ上にシリコン窒化膜３１を配置したのち、パターニングしてシリコン窒化膜３１を開口させる。このとき、イオン注入領域２３上の所定領域が開口するようにする。例えば、イオン注入領域２３上において幅３μｍ程度以上が開口するようにする。
【００２７】
そして、ＬＯＣＯＳ酸化を行う。例えば、雰囲気温度を９５０〜１０５０℃としたウェット酸化を行う。これにより、図３（ｃ）に示されるようにシリコン窒化膜３１の開口部分がＬＯＣＯＳ酸化される。このとき、高濃度なイオン注入領域２３が形成してあるため、この領域においてはＬＯＣＯＳ増速酸化され、他の領域よりもＬＯＣＯＳ酸化膜厚が厚くなる。具体的には、通常のＬＯＣＯＳ酸化膜２２に対して１．５〜２倍程度の膜厚のＬＯＣＯＳ酸化膜２２が形成される。
【００２８】
このとき、ＬＯＣＯＳ酸化膜２２のうち増速酸化された領域により、第１のシリコン基板１ｂに歪み応力が生じて結晶欠陥が誘発される。
【００２９】
このように結晶欠陥を誘発することにより、プロセス誘起欠陥、重金属不純物汚染による素子特性の劣化やＭＯＳゲートの酸化膜特性の劣化の影響を防止することができる。そして、このようにＳＯＩ基板１のうちデバイスが形成される側の第１のシリコン基板１ｂの表層部に結晶欠陥を形成することにより、ＳＯＩ基板１においてもゲッタリング機能を果たすことができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態における半導体装置であって、（ａ）は半導体装置を正面から見た時のレイアウトを示す図であり、（ｂ）は（ａ）のＢ−Ｂ断面図である。
【図２】図１に示す半導体装置の製造工程を示す図である。
【図３】イオン注入領域とＬＯＣＯＳ酸化膜形成領域とのオーバラップ状態と結晶欠陥発生割合との関係を示した図である。
【符号の説明】
【００３１】
１    ＳＯＩ基板
２０  スクライブライン
２１  半導体装置
２２  ＬＯＣＯＳ酸化膜
２３  イオン注入領域
【図１】
2005045279.tif 000003
【図２】
2005045279.tif 000004
【図３】
2005045279.tif 000005