(57)【要約】      （修正有）【課題】従来の高周波ノイズの低減方法であるグラウンドパターンにスリットを形成する代わりに、よりノイズ低減効果の高い高周波ノイズ低減用のビアホールを形成した回路基板を提供すること。【解決手段】  少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板において、前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンとは別個に形成すると共に、該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けた。【選択図】図６
2005294528.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板において、
前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンとは別個に形成すると共に、該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けたことを特徴とする回路基板。
【請求項２】
請求項１に記載の回路基板において、前記グラウンド部と前記グラウンドパターンの少なくともどちらか一方は、前記ビアホールによって貫通されたことを特徴とする回路基板。
【請求項３】
請求項１に記載の回路基板において、前記グラウンド部と前記グラウンドパターンのどちらとも、前記ビアホールによって貫通されたことを特徴とする回路基板。
【請求項４】
請求項１乃至３に記載の回路基板において、前記ビアホールには導電性の物質が埋入されることを特徴とする回路基板。
【請求項５】
請求１乃至４に記載の回路基板において、前記回路部品は、前記回路基板の端部に配置され、ケーブルにより前記回路基板の外部と接続されるインターフェース用コネクタであることを特徴とする回路基板。
【請求項６】
請求１乃至５に記載の回路基板を備えることを特徴とする電子機器。
【請求項７】
少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板の製造方法において、
前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンの形成工程で該配線パターンとは別個に形成し、
後工程で該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けることを特徴とする回路基板の製造方法。
【請求項８】
請求項６に記載の回路基板の製造方法において、前記ビアホールを前記回路基板の全パターン形成後に、機械ドリルで一括形成することを特徴とする回路基板の製造方法。
【請求項９】
請求項６に記載の回路基板の製造方法において、前記ビアホールを前記回路基板の全パターン形成後に、ザグリ加工で形成することを特徴とする回路基板の製造方法。
【請求項１０】
少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板における高周波ノイズの低減方法であって、
前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンとは別個に形成すると共に、該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設け、該ビアホールの持つ抵抗とインダクタンスとキャパシター成分で、略フィルター回路を構成することにより、高周波ノイズを低減することを特徴とする高周波ノイズの低減方法。
【請求項１１】
請求項９に記載の高周波ノイズの低減方法において、前記ビアホールの内径を調節することを特徴とする高周波ノイズの低減方法。
【請求項１２】
請求項９に記載の高周波ノイズの低減方法において、前記ビアホールの数量を調節することを特徴とする高周波ノイズの低減方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及び該回路基板におけるノイズ低減方法に関し、特に、回路基板上のＩＣ等とインターフェースコネクタ間の高周波ノイズを低減する方法に関する。
【背景技術】
【０００２】
一般に、電子機器に備えられる回路基板は、例えば、電源パターン、配線パターンおよびグラウンドパターンなどの各パターンが形成される各層は、例えば、ビルドアップ工法により形成されており、この回路基板上に、集積回路等の実装部品を実装している。
これらのパターンを形成する積層の回路基板の製造方法では、上記したビルドアップ工法が一般的である。そのビルドアップ工法による回路基板の製造手順について簡単に記載すると、まず、回路基板上に銅箔を形成し、レジスト材である感光フィルムを接着する。その感光フィルムを接着した回路基板に、あらかじめ製作した回路パターンを露光し、現像後エッチングにより不要部分を除去する。さらに、その回路基板には、不要となったレジスト材が残っているので、そのレジスト材も除去する。以上の手順により、１層目が形成される。２層目以降は、この回路パターンの上に絶縁物の層をつくり、その後、再度銅箔を形成した後、１層目と同様の手順で形成していく。この作業を数回繰り返して、絶縁物の層と銅箔の層を交互に形成する。それぞれの用途により、電源パターン、配線パターンおよびグラウンドパターンなどの各パターンが形成される。
【０００３】
これらの電源パターン、配線パターンおよびグラウンドパターン間には、所定の電位レベルが存在し、その電位レベルは各パターン間のクロストークや反射・共振等を原因とするノイズによって変動する。ここで、各パターンの電位レベルの基準となるグラウンドパターンの電位レベルが変動すると、他のパターンの電位レベルが変動し、回路基板に取り付けられた各実装部品の基準レベルも変動するため、誤動作の原因にもなりやすい。
【０００４】
図１は、グラウンドパターンの電位レベルが変動するメカニズムを簡易的に示した図である。図１のように、回路基板の配線パターン上に実装される実装部品Ｐ、Ｑが、距離を隔てて、回路基板のグラウンドパターンＧに実装部品Ｐ、Ｑのグラウンド端子Ｇ１、Ｇ２を介して接続されている場合、グラウンドパターンＧには、そのグラウンド端子Ｇ１、Ｇ２の距離に応じたインピーダンスＺｇを有する。このため、実装部品Ｐのグラウンド端子Ｇ１からグラウンドパターンＧに電流Ｉａが流れると、グラウンドパターンＧの電位は、ＩａＺｇだけ変動し、この電位分だけ、部品Ｑのグラウンド端子Ｇ２の電位レベルも変動する。
このように複数の実装部品のグラウンド端子を単にグラウンドパターンに接続しただけでは、グラウンドパターンのインピーダンスによるノイズの影響を受けやすい。そこで、例えば、１点接地とすることで、グラウンドパターンのインピーダンスをなくして、ノイズの低減を図る方法がある。
この方法は、回路基板上の各実装部品のグラウンド端子と電源のグラウンド端子とをそれぞれ専用のグラウンドパターンに直接接続する方法で、各グラウンドパターンにはインピーダンスを持たなくなり、各グラウンドパターンの電位が他のグラウンドパターンの影響により変動しなくなる。ところが、１点接地とするためには、実装部品ごとにグラウンドパターンを引き回さなければならず、実装部品の実装密度が高い場合には１点接地にしたくてもできないことが多い。そこで、一般にはグラウンドパターンを他のパターンよりも太くするか、あるいは、グラウンドパターンをベタパターン（以下、グラウンドプレーン）にして回路基板の内層面に設けている。
【０００５】
一方、回路基板のコネクタに進入するノイズには周波数の低い低周波ノイズと周波数の高い高周波ノイズがあり、低周波ノイズについては前述したベタパターンにより効率よく低減できることが知られている。
ところが、高周波ノイズについては、上記のグラウンドプレーンによっても低減できないことが多く、高周波ノイズによる性能の低下や誤動作等が問題視されてきた。特に、多数の電子機器が密着して配置される場合には、各電子機器から高周波ノイズが発生されると、他の電子機器の動作に悪影響を及ぼす恐れがあるため、できる限り高周波ノイズを低減するのが望ましい。
そこで、従来の高周波ノイズの低減方法として、例えば、図２に示すように回路基板１０のグラウンドパターン１２にスリット２を形成する方法がある。図２は、従来の高周波ノイズの低減方法を実施した回路基板のグラウンドパターンを透視した図、図３は、図２の回路基板を矢視ＡＡから見た断面図である。
【０００６】
図２では、外部インターフェース用コネクタ１が取り付けられた回路基板１０内の外部インターフェース用コネクタ１の装脱方向と直交する方向に、外部インターフェース用コネクタ１を挟んで両側に貫通穴を形成し、貫通穴に外部インターフェース用コネクタ１のコネクタ用固定部５を挿通して、外部インターフェース用コネクタ１と回路基板１０を固定している。この回路基板１０には、図３に示すように、表層配線パターン１１と、銅箔であるグラウンドパターン１２と、電源パターン１３と、底部配線パターン１４が形成されている。この表層配線パターン１１上に集積回路３等の実装部品を実装して、所定の回路動作を実行させている。
外部インターフェース用コネクタ１は、回路基板１０からはみ出て固定されているが、このコネクタ１のはみ出た部分は、図示していないが、筐体のフレームと物理的に接続される。このコネクタ１のはみ出た部分は金属でできており、筐体のフレームとの接続により、低周波ノイズや高周波ノイズ、あるいは静電気を筐体のフレームに放出する構造になっている。高周波ノイズは、回路基板１０上に実装された実装部品、例えば、集積回路３や、図示していないが、スイッチング用のデバイス、例えば、トランジスタなどから発生する。さらに、図示していないが、外部の電磁波が、外部インターフェース用コネクタ１に接続されるケーブルのグラウンドを伝って進入し、高周波ノイズになる。そこで、従来は、図２のように、回路基板１０のグラウンドパターン１２上にスリット２を形成し、外部インターフェース用コネクタ１をグラウンドパターン１２の一部分にのみ接続する構造としていた。この構造により、回路基板１０に実装される実装部品から発生する高周波ノイズと、外部からケーブルのグラウンドを伝って進入する高周波ノイズを分離させると共に、スリット２の抵抗とインダクタンスとキャパシター成分により簡易のフィルタ回路を形成し、高周波ノイズの低減を実現している。（例えば、特許文献１参照）。
【０００７】
その他、高周波ノイズの低減用に、ノイズフィルタやフェライトビーズをコネクタ周辺回路に挿入する方法もある。フェライトビーズは、変圧器にも使用される磁性体であり、高周波領域で高インピーダンスとなる。この特性により、外部インターフェース用コネクタ１に進入した高周波ノイズを減衰させている（例えば、特許文献２参照）。
【０００８】
【特許文献１】特開平０９−１２９３１９号公報
【特許文献２】特開平１０−２８４６９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した特許文献１に記載した回路基板乃至は高周波ノイズの低減方法では、回路基板のグラウンドパターンに、図２のように、スリットを形成し、そのスリットの抵抗とインダクタンスとキャパシター成分でフィルタ回路を構成し、高周波ノイズの低減を実現していたが、グラウンドパターンが銅箔で形成されているため、そのスリットの抵抗とインダクタンスとキャパシター成分が小さく、高周波ノイズを十分に減少できないという問題がある。
また、上述した特許文献２に記載した回路基板乃至は高周波ノイズの低減方法では、ノイズフィルタやフェライトビーズをコネクタ周辺回路に挿入し、高周波ノイズを減衰させているが、回路が複雑になると共に実装部品も増大し、その分回路基板の製造コストが割高となる問題がある。
【００１０】
本発明は、上記のような課題に鑑みなされたものであり、その目的は、よりノイズ低減効果に優れた回路基板を提供することにある。
本発明の他の目的は、回路の簡略化と実装部品点数削減とコスト削減を実現し得る上にノイズ低減効果に優れた回路基板を提供することにある。
また、本発明の更に他の目的は、回路基板の当該部位に発生するノイズに最適なフィルタ効果の得られるノイズ低減方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的達成のため、本発明の回路基板は、少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板において、前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンとは別個に形成すると共に、該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けたことを特徴とする。
【００１２】
これにより、従来のグラウンドプレーン上で回路部品周辺に当該回路部品を取り囲むようにスリットを形成した回路基板の代わりに、回路部品用のグラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホール（ｖｉａｈｏｌｅ）を設けた回路基板を提供することができ、回路基板上の高周波ノイズを、より効率よく低減することができる。
さらに、従来のようにグラウンドプレーン上で回路部品周辺に当該回路部品を取り囲むようにスリットを形成する場合に比べて、回路部品用のグラウンド部を配線工程で設け、後工程でビアホールを設ければ良いので、より簡単且つ安価に回路基板を製作できる。
また、本発明の回路基板は、前記グラウンド部と前記グラウンドパターンの少なくともどちらか一方は、前記ビアホールによって貫通されたことを特徴とする。これによって、この高周波ノイズ低減用のビアホールの加工を簡略化でき、作業性の向上を図ることができる。
【００１３】
また、本発明の回路基板は、前記グラウンド部と前記グラウンドパターンのどちらとも、前記ビアホールによって貫通されたことを特徴とする回路基板。これにより、この高周波ノイズ低減用のビアホールを、上記の回路基板を貫通するように一括加工でき、作業性の向上を図ることができる。
また、本発明の回路基板では、前記ビアホールには導電性の物質が埋入されることを特徴とする。これにより、この高周波ノイズ低減用のビアホールを導体として使用することもできる。
【００１４】
また、本発明の回路基板では、前記回路部品は、前記回路基板の端部に配置され、ケーブルにより前記回路基板の外部と接続されるインターフェース用コネクタであることを特徴とする。
かかる構成の回路基板では、回路基板上の回路部品から発生する高周波ノイズだけでなく、回路基板の外部からケーブルを介して侵入する高周波ノイズをも低減する効果が得られる。
【００１５】
また、本発明によれば、上記の回路基板を備えた電子機器が得られる。これにより、当該電子機器に使用される回路基板内の高周波ノイズの低減が可能となり、電子機器の誤動作等を防止する一助となる。
【００１６】
また、本発明の回路基板の製造方法は、少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板の製造方法において、
前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンの形成工程で該配線パターンとは別個に形成し、後工程で該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けることを特徴とする。
【００１７】
かかる構成によれば、回路部品用のグラウンド部を配線工程で設け、後工程でビアホールを設ければ良いので、作業性が大幅に向上する。
【００１８】
更に、前記ビアホールを前記回路基板の全パターン形成後に、機械ドリルで一括形成するようにしても良い。
【００１９】
かかる構成によれば、回路基板の全パターン形成後に、上記ビアホールを一括形成すれば足りるので、更に作業性が向上する。
更にまた、前記ビアホールを前記回路基板の全パターン形成後に、ザグリ加工で形成することも可能である。
これにより、回路基板のパターンの一部に上記ビアホールを形成する場合、回路基板の全パターン形成後に、上記ビアホールをザグリ加工で形成することができるので、作業性良くビアホールを形成することができる。
【００２０】
一方、本発明に係る高周波ノイズの低減方法は、少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板における高周波ノイズの低減方法であって、前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンとは別個に形成すると共に、該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設け、該ビアホールの持つ抵抗とインダクタンスとキャパシター成分で、略フィルター回路を構成することにより、高周波ノイズを低減することを特徴とする。
【００２１】
尚、前記ビアホールの内径を調節するようにしても良い。前記ビアホールの内径を調節することで、前記回路基板に最適なフィルタ回路を挿入することができる。
【００２２】
さらに、前記ビアホールの数量を調節することも可能である。前記ビアホールの数量を調節することで、前記回路基板に最適なフィルタ回路を挿入することができる。また、回路基板上に、高周波ノイズを低減するための十分な抵抗、インダクタンス、キャパシター成分の値を持つ高周波ノイズ低減用のビアホールを形成するスペースがない場合でも、その高周波ノイズ低減用のビアホールに比べて、径の小さい高周波ノイズ低減用のビアホールを複数個形成することで、高周波ノイズを低減するための十分な抵抗、インダクタンス、キャパシター成分の値を確保することができる。
【発明を実施するための最良の形態】
【００２３】
まず、本発明の理解を容易にするために、図４から図７を参照して、本発明に係るノイズ低減方法を適用した回路基板の構成について説明する。なお、図４は、本発明の一実施形態に係る回路基板の平面図、図５は、図４に示した回路基板のグラウンドパターンを透視した図、図６は、図４の矢視ＢＢから見た断面図、図７は、図４に示した回路基板の回路図である。
【００２４】
本実施形態の回路基板は、例えば、図６に示すように、積層構造になっており、表層配線パターン１１と、グラウンドパターン１２と、電源パターン１３と、底部配線パターン１４と、各々のパターン間に介在する絶縁物INSとから形成されている。この回路基板１０上に、図４に示す実装部品を実装し制御回路等を構成して電子機器に用いられる。図４には、外部インターフェース用のコネクタ１と集積回路（ＩＣ）３とフィルタ回路４が実装され、外部インターフェース用のコネクタ１は、回路基板１０内のコネクタ１の装脱方向と直交する方向に、コネクタ１を挟んで両側に貫通穴を形成し、貫通穴に外部インターフェース用コネクタ１のコネクタ用固定部５を挿通して、回路基板１０に固定する。
また、表層配線パターン１１と、本発明にかかる各パターン間にある絶縁物ＩＮＳの表層配線パターン１１側に、表層配線パターン１１と別に、グラウンドパターン１２と分離して形成された表層配線パターン１１側の外部インターフェース用コネクタ用のグラウンド部２０と、外部インターフェース用コネクタ１のコネクタ用固定部５を挿通する貫通穴と別に、高周波ノイズ低減用のビアホール（ｖｉａｈｏｌｅ）１５が示されている。
上記、外部インターフェース用コネクタ１は、回路基板１０からはみ出て固定され、このコネクタ１のはみ出た部分は金属でできており、図示していないが、筐体のフレームと物理的に接続され、低周波ノイズや高周波ノイズ、静電気を筐体のフレームに放出する構造になっている。しかし、上記の構造を構成しても、回路基板１０の回路上には、図４に示す集積回路３から発生した高周波ノイズと、図示していないが、回路基板外部の外部インターフェース用コネクタ１に接続されるケーブルのグラウンドを伝って進入した電磁波が原因となる高周波ノイズが現れている。
【００２５】
図５に、本発明にかかるグラウンドパターン１２を示す。上述した特許文献１に記載した高周波ノイズの低減方法のようにスリットを形成せず、本発明の高周波ノイズ低減用のビアホール１５を形成している。
【００２６】
図６に示すように、本実施形態では、作業性を考慮して、高周波ノイズ低減用のビアホール１５は回路基板１０の全パターンを貫通している。また、外部インターフェース用コネクタ用のグラウンド部２０は、表層配線パターン１１の積層位置で形成され、グラウンドパターン１２とは分離されている。その間にあった絶縁物ＩＮＳを貫通して高周波ノイズ低減用のビアホール１５を形成することで、これら表層配線パターン１１側の外部インターフェース用コネクタ用のグラウンド部２０とグラウンドパターン１２を導通させ、導通部１６を形成している。
上記の導通部１６の構造により、高周波ノイズ低減用のビアホール１５が簡易のフィルタ回路を形成し、上記の高周波ノイズの低減を実現している。
【００２７】
図７では、回路基板１０に実装されている外部インターフェース用コネクタ１と集積回路３とフィルタ回路４と高周波ノイズ低減用のビアホール１５を含む電気回路が示されている。また、外部インターフェース用コネクタ１の端子番号ＧＮＤは、ケーブルのグラウンドに接続される端子を示し、ＦＧは筐体のフレームに接続させる端子を示している。
図７に示すように、高周波ノイズ低減用のビアホール１５の持つ抵抗とインダクタンスとキャパシター成分により形成されるフィルタ回路４がグラウンド回路に挿入されているので、回路基板１０に現れる回路基板１０の実装部品、例えば、集積回路３から発生した高周波ノイズは、集積回路３の回路にあるグラウンドから、グラウンド回路の高周波ノイズ低減用のビアホール１５を通り、外部インターフェース用コネクタ１のＦＧ端子から筐体のフレームに放出される。また、回路基板外部の外部インターフェース用コネクタ１に接続されるケーブルのグラウンドを伝って進入した電磁波が原因となる高周波ノイズは、外部インターフェース用コネクタ１のＧＮＤ端子と高周波ノイズ低減用のビアホール１５を通って、集積回路３やフィルタ回路４のグラウンドから集積回路３やフィルタ回路４に流入するが、高周波ノイズ低減用のビアホール１５によって、その高周波ノイズは減衰する。
【００２８】
また、本発明に係る高周波ノイズの低減方法は、回路基板１０に高周波ノイズ低減用のビアホール１５を回路基板１０の全パターンを形成後、機械ドリルで一括形成し、グラウンドパターン１２と表層配線パターン１１側の外部インターフェース用コネクタ用のグラウンド部２０は、回路基板にパターンを形成する上で、感光フィルムを接着した回路基板１０に、露光するあらかじめ製作した回路パターンを変更すればよく、特許文献２に記載した高周波ノイズの低減方法であるノイズフィルタやフェライトビーズを回路に挿入する方法に比べ作業性が向上している。また、特許文献１に記載した高周波ノイズの低減方法であるグラウンドパターン１２にスリット２を形成する方法に比べ、高周波ノイズの低減効果が向上している。
【００２９】
以上のように、本実施形態では、図４から図７に示したように、少なくとも、グラウンドパターン１２が形成されるグラウンド層と、絶縁層ＩＮＳと、配線パターン１１が形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板１０において、配線層の回路部品周辺に、グラウンドパターン１２と分離されたグラウンド部２０を配線パターン１１とは別個に形成すると共に、グラウンド部２０とグラウンドパターン１２とを絶縁層ＩＮＳを介して導通するビアホール１５を設けた。
これにより、従来のグラウンドプレーン上で回路部品周辺に回路部品を取り囲むようにスリット２を形成した回路基板１０の代わりに、回路部品用のグラウンド部２０とグラウンドパターン１２とを絶縁層ＩＮＳを介して導通するビアホール１５を設けた回路基板１０を提供することができ、回路基板１０上の高周波ノイズを、より効率よく低減することができる。
さらに、従来のようにグラウンドプレーン上で回路部品周辺に回路部品を取り囲むようにスリット２を形成する場合に比べて、回路部品用のグラウンド部２０を配線工程で設け、後工程でビアホール１５を設ければ良いので、より簡単且つ安価に回路基板を製作できる。
【００３０】
また、本実施形態では、回路基板１０においてグラウンド部２０とグラウンドパターン１２の少なくともどちらか一方は、ビアホール１５によって貫通した。これによって、この高周波ノイズ低減用のビアホール１５の加工を簡略化でき、作業性の向上を図ることができる。
【００３１】
また、本実施形態では、図４に示したように、回路基板１０においてグラウンド部２０とグラウンドパターン１２の両方とも、ビアホール１５によって貫通した。これにより、この高周波ノイズ低減用のビアホール１５を、回路基板１０を貫通するように一括加工でき、作業性の向上を図ることができる。
【００３２】
なお、変形例として、回路基板１０においてビアホール１５には、導電性の物質を埋入しても良い。これにより、この高周波ノイズ低減用のビアホール１５を導体として使用することもできる。
【００３３】
また、本実施形態では、図４に示したように、回路部品には、回路基板１０の端部に配置され、ケーブルにより回路基板１０の外部と接続されるインターフェース用コネクタ１を選択した。
これにより、回路基板１０上の回路部品から発生する高周波ノイズだけでなく、回路基板１０の外部からケーブルを介して侵入する高周波ノイズをも低減する効果が得られる。
【００３４】
また、図示していないが、上記の回路基板１０を備えた電子機器を構成してよい。これにより、当該電子機器に使用される回路基板１０内の高周波ノイズの低減が可能となり、電子機器の誤動作等を防止する一助となる。
【００３５】
また、本実施形態に係る回路基板１０の製造方法では、少なくとも、グラウンドパターン１２が形成されるグラウンド層と、絶縁層ＩＮＳと、配線パターン１１が形成される配線層とが順に積層され、配線層上に配置される回路部品を備えた回路基板１０の製造方法において、
配線層の回路部品周辺に、グラウンドパターン１２と分離されたグラウンド部２０を配線パターン１１の形成工程で配線パターン１１とは別個に形成し、
後工程でグラウンド部２０とグラウンドパターン１２とを絶縁層ＩＮＳを介して導通するビアホール１５を設けた。
これにより、回路部品１０用のグラウンド部２０を配線工程で設け、後工程でビアホール１５を設ければ良いので、作業性が大幅に向上する。
また、本実施形態に係る回路基板１０の製造方法では、図示していないが、ビアホール１５を回路基板１０の全パターン形成後に、機械ドリルで一括形成した。これにより、回路基板１０の全パターン形成後に、ビアホール１５を一括形成すれば足りるので、更に作業性が向上する。
【００３６】
なお、変形例として、ビアホール１５を回路基板１０の全パターン形成後に、ザグリ加工で形成することも可能である。これにより、回路基板１０のパターンの一部にビアホール１５を形成する場合、回路基板１０の全パターン形成後に、ビアホール１５をザグリ加工で形成することができるので、作業性良くビアホール１５を形成することができる。
また、本実施形態にかかる高周波ノイズの低減方法では、少なくとも、グラウンドパターン１２が形成されるグラウンド層と、絶縁層ＩＮＳと、配線パターン１１が形成される配線層とが順に積層され、配線層上に配置される回路部品を備えた回路基板１０における高周波ノイズの低減方法であって、
配線層の回路部品周辺に、グラウンドパターン１２と分離されたグラウンド部２０を配線パターン１１とは別個に形成すると共に、グラウンド部２０とグラウンドパターン１２とを絶縁層ＩＮＳを介して導通するビアホール１５を設け、ビアホール１５の持つ抵抗とインダクタンスとキャパシター成分で、フィルター回路を構成した。
これにより、高周波ノイズの低減に十分な大きさの抵抗とインダクタンスとキャパシター成分をグラウンド回路に挿入でき、回路基板１０上の高周波ノイズを従来より低減することができる。
【００３７】
また、本実施形態にかかる高周波ノイズの低減方法では、ビアホール１５の内径を調節した。
これにより、回路基板１０上に、高周波ノイズを削減するための十分な抵抗、インダクタンス、キャパシター成分の値を持つ高周波ノイズ低減用のビアホール１５を開けるスペースがない場合でも、その高周波ノイズ低減用のビアホール１５に比べて、内径の小さい高周波ノイズ低減用のビアホール１５を数個開けることで、高周波ノイズを削減するための十分な抵抗、インダクタンス、キャパシター成分の値を確保することができる。
また、本実施形態にかかる高周波ノイズの低減方法では、ビアホール１５の数量を調節するようにしても良い。これにより、ビアホール１５の内径を調節することで、回路基板１０に最適なフィルタ回路を挿入することができる。
【００３８】
また、高周波ノイズ低減用のビアホール１５の数量を調節することも可能である。これにより、ビアホール１５の数量を調節することで、回路基板１０に最適なフィルタ回路を挿入することができる。また、回路基板１０上に、高周波ノイズを低減するための十分な抵抗、インダクタンス、キャパシター成分の値を持つ高周波ノイズ低減用のビアホールを形成するスペースがない場合でも、その高周波ノイズ低減用のビアホールに比べて、内径の小さい高周波ノイズ低減用のビアホール１５を複数個形成することで、高周波ノイズを低減するための十分な抵抗、インダクタンス、キャパシター成分の値を確保することができる。
【００３９】
なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、図４で示した実施形態の高周波ノイズ低減用のビアホールは、回路基板の全パターンを貫通しているが、特に回路基板の全パターンを貫通する必要はなく、回路基板のグラウンドパターンとグラウンド部間の絶縁物を貫通しさえすれば、他のパターンを貫通していなくとも適用可能である。
【００４０】
また、本実施形態にかかるビアホールは、内部を空洞にしているので、このビアホールはコンデンサとして働き、交流電流のみグラウンドパターンとグラウンド部間を導通させているが、特に、空洞にこだわる必要はなく、ビアホールの内部に導電性の物質を埋入して、直流電流も導通するように回路を構成しても良い。
【００４１】
また、図４で示した実施形態では、グラウンドパターンは、図５に示したように一部切り欠きのある形状となっているが、特に、この形状に限られるものでなく、どのような形状であっても良い。よって、グラウンド部と階層が異なっているので、ベタパターンとしても良い。
【００４２】
また、図４で示した実施形態の回路基板は、４層構造になっているが、特に4層に限定されるものでなく、例えば、ビルドアップ工法などで形成された多層の回路基板であれば、適用可能である。
【産業上の利用可能性】
【００４３】
高周波ノイズ対策を必要とする回路基板を有する電子機器であれば、例えばファクシミリ装置、コピー装置等であっても適用可能である。
【図面の簡単な説明】
【００４４】
【図１】グラウンドパターンの電位レベルが変動するメカニズムを簡易的に示した図
【図２】従来の高周波ノイズの低減方法を実施した回路基板のグラウンドパターンを透視した図
【図３】図２の回路基板を矢視ＡＡから見た断面図
【図４】本発明の一実施形態に係る回路基板の平面図
【図５】図４に示した回路基板のグラウンドパターンを透視した図
【図６】図４の矢視ＢＢから見た断面図
【図７】図４に示した回路基板の回路図
【符号の説明】
【００４５】
１  外部インターフェース用コネクタ、  ２  スリット、  ３  集積回路（ＩＣ）、  
４  フィルタ回路、  ５  コネクタ用固定部、  １０  回路基板、  
１１  表層配線パターン、  １２  グラウンドパターン、  １３  電源パターン、
１４  底部配線パターン、  １５  ビアホール（ｖｉａｈｏｌｅ）、１６  導通部、
２０  グラウンド部、  
ＦＧ  筐体のフレームに接続される端子、  Ｇ  回路基板のグラウンドパターン
Ｇ１  実装部品Ｐのグラウンド端子、  Ｇ２  実装部品Ｑのグラウンド端子、
ＧＮＤ  ケーブルのグラウンドに接続される端子、
Ｉａ  実装部品Ｐのグラウンド端子からグラウンドパターンに流れる電流、
Ｐ、Ｑ  実装部品、Ｚｇ  グラウンドパターンのインピーダンス、
ＩＮＳ  絶縁物
【図１】
2005294528.tif 000003
【図２】
2005294528.tif 000004
【図３】
2005294528.tif 000005
【図４】
2005294528.tif 000006
【図５】
2005294528.tif 000007
【図６】
2005294528.tif 000008
【図７】
2005294528.tif 000009