(57)【要約】【課題】稼動部を有する電子機械素子の稼動用スペースを、正確に確保し、基板の機械的強度を維持できる電子部品、この電子部品を用いた低コストの積層モジュール、及びその製造方法を提供する。【解決手段】半導体基板と、半導体基板の表面から裏面に貫通する空洞と、その空洞上に稼動部が配置されるよう、半導体基板上に形成された稼動部を有する電子機械素子と、半導体基板の表面から裏面に貫通し、電子機械素子に電気的に接続された導電プラグとを有する電子部品である。その電子部品と、スペーサを介してその電子部品に積層される回路チップとを有するモジュールである。半導体基板表面側から溝を形成し、その溝に犠牲膜を埋め込み、稼動部を持つ電子機械素子を溝上に稼動部が位置するように半導体基板上に形成し、半導体基板の裏面側より犠牲膜が露出するまで研削し、犠牲膜を半導体基板裏面側より除去し溝内を空洞にする電子部品の製造方法である。【選択図】  図１
2005294462.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面から裏面に貫通する空洞と、
稼動部を有し、前記空洞上に前記稼動部が配置されるよう、前記半導体基板上に形成された電子機械素子と、
前記半導体基板の表面から裏面に貫通し、前記電子機械素子に電気的に接続された導電プラグとを有する電子部品。
【請求項２】
前記空洞は、前記半導体基板の表面における開口面積が、前記半導体基板の裏面における開口面積より大きいことを特徴とする請求項１に記載の電子部品。
【請求項３】
前記空洞は、前記半導体基板の表面側に、少なくとも前記稼動部より広い開口面積を備えた第１空洞領域を有し、前記半導体基板の裏面側に、少なくとも前記第１空洞領域の開口面積より狭い開口面積を備えた第２空洞領域を有することを特徴とする請求項２に記載の電子部品。
【請求項４】
前記請求項１に記載の前記電子部品と、
スペーサを介して前記電子部品に積層される回路チップと
を有する電子部品モジュール。
【請求項５】
半導体基板表面側から前記半導体基板に溝を形成する工程と、
前記溝に犠牲膜を埋め込む工程と、
稼動部を持つ電子機械素子を、前記溝上に稼動部が位置するように、前記半導体基板上に形成する工程と、
前記半導体基板裏面側より前記犠牲膜が露出するまで前記半導体基板を研削する工程と、
前記犠牲膜を前記半導体基板裏面側より除去し、前記溝内を空洞にする工程と
を有する電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的機能及び機械的機能を有する微小素子であるＭＥＭＳ(Micro-Electrical Mechanical System)を備えた電子部品、電子部品モジュール及び電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、集積化された電気回路を形成するＳｉチップの製造プロセスを利用して、微小な電子機械素子（以下、ここでは「ＭＥＭＳ素子」と呼ぶ）を備えた電子部品（以下、ここでは「ＭＥＭＳ電子部品」と呼ぶ）の開発が活発に行われている。一般に、ＭＥＭＳ素子は機械的動作を伴うため、稼動部分を有ししている。したがって、ＭＥＭＳ素子をＳｉチップ等の半導体基板上に形成する場合は、ＭＥＭＳ素子の稼動部分の周囲に、その機械的動作を妨げないよう、稼動スペースを形成する必要がある。
【０００３】
従来、これらのＭＥＭＳ素子を作製するプロセスとしては、Ｓｉ基板上にポリシリコン、酸化シリコン、メタル、有機層等の犠牲層を形成し、この犠牲層に稼動スペースを形成する、「サーフェイス（Surface）ＭＥＭＳプロセス」と呼ばれる方法と、Ｓｉ基板自体に稼動スペースを形成する「バルク（Bulk）ＭＥＭＳプロセス」と呼ばれる方法が知られている（特許文献）。
【０００４】
「Surface  ＭＥＭＳプロセス」では、犠牲層の上にＭＥＭＳ素子を形成した後、ＭＥＭＳ素子の稼動部に相当する領域の犠牲層をエッチングで除去し、稼動スペースを形成する。この方法では、ＭＥＭＳ素子の稼動スペースの大きさが犠牲層の厚みで制限されるため、設計の自由度が少ない。一方、「Bulk ＭＥＭＳプロセス」では、Ｓｉ基板上にＭＥＭＳ素子を形成後、稼動部にあたる領域のＳｉ基板を裏面からエッチングで除去し、空洞を形成するため、より広いＭＥＭＳの稼動スペースを確保できる。
【０００５】
しかしながら、単結晶Ｓｉ基板のエッチングでは、結晶面によりエッチング速度が異なるため、（１００）面を表面に持つ一般的なＳｉ基板では、基板のエッチングを行うと、基板表面に対し５４．７度のエッチング斜面（（１１１）面）を持つ空洞が形成される。このため、基板表面に所定の大きさの開口部を形成するためには、基板裏面には、必然的にかなり大きい開口が形成されることになる。したがって、Ｓｉ基板を裏面からエッチングする「Bulk  ＭＥＭＳプロセス」においては、基板表面の所定位置に、所定サイズの開口部を精度良く形成することが困難であるとともに、Ｓｉ基板に必要以上に大きい空洞が形成されるため、Ｓｉ基板の機械的強度の維持が困難である。
【０００６】
さらに、従来のＭＥＭＳ素子を備えた電子部品のモジュールでは、プリント基板上にチップを実装する際に、ワイヤボンディングで引き出し線を取り出す形態が一般に使用されているが、通信分野(スイッチ、フィルタ、可変インダクタ、可変容量、アンテナ等)で使用されるＲＦ−ＭＥＭＳと呼ばれる部品を使用する場合は、ワイヤボンディングで寄生容量やインダクタが発生し、本来の性能を出すことができない場合がある。
【０００７】
さらに、ＭＥＭＳ電子部品をパッケージする場合、ＭＥＭＳ素子の上方にも稼動スペースを設ける必要があるため通常の汎用パッケージの様に樹脂モールドすることができず、ＬＳＩ等を備えた他の回路チップ等の部品の実装方法と異なる、高価なハーメッチクシールを行ったセラミックパッケージ実装が専ら使用されている。この実装方法の不整合のため、ＭＥＭＳと他の回路チップとを一つのパッケージにまとめたＳＩＰ(System In Package)を作製することは困難であり、通常、ＭＥＭＳ電子部品は独立の部品としてボード上に実装されている。
【特許文献１】米国特許６０７４８９０号、図４ｄ、４ｅ等
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の第１の課題は、半導体基板の機械的強度を維持しながら、稼動部を有する電子機械素子の稼動部用スペースを制御性よく確保できるとともに、ワイヤボンディングを使用せずに電極の引き出しが可能な電子部品を提供することである。
【０００９】
また、本発明の第２の課題は、稼動部を有する電子機械素子を備えた電子部品と他の回路チップとを一緒にパッケージ化したより安価な電子部品モジュールを提供することである。
【００１０】
さらに、本発明の第３の課題は、半導体基板の機械的強度を維持しながら、電子機械素子の稼動部用スペースを制御性よく確保できる電子部品の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の第１の態様による電子部品は、半導体基板と、半導体基板の表面から裏面に貫通する空洞と、その空洞上に稼動部が配置されるよう、半導体基板上に形成された稼動部を有する電子機械素子と、半導体基板の表面から裏面に貫通し、電子機械素子に電気的に接続された導電プラグとを有することを特徴とする。
【００１２】
本発明の第２の態様による電子部品モジュールは、上記第１の態様の電子部品と、スペーサを介してその電子部品に積層される回路チップとを有することを特徴とする。
【００１３】
本発明の第３の態様による電子部品の製造方法は、半導体基板表面側から溝を形成する工程と、溝に犠牲膜を埋め込む工程と、稼動部を持つ電子機械素子を溝上に稼動部が位置するように半導体基板上に形成する工程と、半導体基板の裏面側より犠牲膜が露出するまで研削する工程と、犠牲膜を半導体基板裏面側より除去し溝内を空洞にする工程とを有することを特徴とする。
【発明の効果】
【００１４】
本発明の第１の態様による電子部品によれば、電子機械素子の稼動スペースとなる空洞とともに導電プラグを備えるため、ボンディングワイヤを使用しないモジュールの形成が可能となるとともに他の回路との積層化が容易になる。また、空洞を導電プラグと共通する溝形成プロセスを用いて作製することが可能となるため、空洞の大きさをより正確に制御でき、しかも空洞の大きさを制限でき、半導体基板の強度を維持することが可能になる。
【００１５】
また、本発明の第２の態様による電子部品モジュールによれば、他の回路との積層化が可能であるとともに、他の回路チップとＭＥＭＳ部品との間に配置したスペーサにより生じるスペースをＭＥＭＳ素子の稼動用スペースとして利用できるため、高価なハーメチックシールの使用を回避、或いは制限して安価な積層モジュールを提供できる。
【００１６】
さらに、本発明の第３の態様による電子部品の製造方法によれば、半導体基板に基板表面側より形成した溝を空洞化して、電子機械素子の稼動部スペースとして利用できるので、稼動部用スペースを制御性よく確保できるとともに、基板裏面側の開口面積を基板表面側の開口面積より小さくできるため、空洞の大きさを制限し、半導体基板の機械的強度を維持できる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照しながら、本発明の実施の形態に係るＭＥＭＳ電子部品とその製造方法について説明する。
【００１８】
（第１の実施の形態）
図１に第１の実施の形態に係るＭＥＭＳ電子部品１の構造を示す。
【００１９】
同図に示すように、第１の実施の形態に係るＭＥＭＳ電子部品１は、シリコン基板１０の表面に稼動部を持つＭＥＭＳ素子（電子機械素子）Ａ１を有している。なお、第１の実施の形態では、ＭＥＭＳ素子Ａ１として、薄膜バルク音響共振器（ＦＢＡＲ）や各種センサー等として使用できる圧電素子を例示している。圧電素子は、下部電極８０と上部電極１００とで圧電膜９０を挟持した構造を持つ。圧電膜９０は、破線矢印に示す上下方向及び基板面内方向に稼動する。
【００２０】
第１の実施の形態に係るＭＥＭＳ電子部品１は、シリコン基板１０の表面と裏面を貫通する空洞３０Cを有し、この空洞３０Ｃ上に稼動部が配置されるよう、シリコン基板１０表面にＭＥＭＳ素子Ａ１が形成されている。また、このＭＥＭＳ電子部品１は、シリコン基板１０の表面と裏面とを貫通する、導電プラグ６０Ｂを有している。
【００２１】
この導電プラグ６０Ｂは、ＭＥＭＳ素子Ａ１の下部電極８０及び上部電極１００の電極引き出しとして使用できる。したがって、第１の実施の形態に係るＭＥＭＳ電子部品１は、ＭＥＭＳ素子Ａ１の電極引き出しのために、従来のようなワイヤボンディングが不要なモジュールの形成が可能となる。
【００２２】
また、後述するように、導電プラグ６０Ｂの形成工程を利用して、空洞３０Ｂを形成することができる。空洞３０Ｃは、特に基板表面側に、ＭＥＭＳ素子Ａ１の稼動スペースを確保できる広さの開口面積を有し、基板裏面側はそれより狭い開口面積を有している。このため、シリコン基板１０には、不要に広い空洞が形成されていないため、従来の「Bulk  ＭＥＭＳプロセス」で作製されたＭＥＭＳ部品に比較し高い強度を有する。なお、開口面積とは、空洞、または溝の基板表面に平行な開口部断面積をいうものとし、単に「開口面積」という場合は、その溝または空洞における最大開口部面積をいうものとする。
【００２３】
より具体的には、ＭＥＭＳ電子部品１は、シリコン基板１０表面上に、例えばＳｉＯ2膜等の絶縁膜７０を介して、下部電極８０、圧電膜９０及び上部電極１００が積層形成されている。下部電極８０及び上部電極１００の電極の材料としては、Ｐｔ、Ｓr、Ｒu、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ａｌ、Ｃｕ、Ｎｉやそれらの窒化物、導電性酸化物（例えばＳｒＲｕＯ）、これらから選ばれた材料の化合物、また、これらから選ばれた材料を積層したもの等が使用でき、それぞれ端部が引き出され、導電プラグ６０Ｂに接続されている。圧電膜９０としては、ＰＺＴ（Pb(Zr,Ti)O3）、ＢＴＯ（BaTiO3）、ＡｌＮ、ＺｎＯ等のセラミック圧電体材料や、ＰＶＤＦ（ポリフッ化ビニリデン）が使用できる。
【００２４】
さらに、空洞３０Ｃは、ＭＥＭＳ素子の機械的稼動部分に近接する基板表面側に、広い開口面積を持つ浅い空洞２０Ｂ（第１の空洞領域）とさらにこの空洞２０Ｂの底面からシリコン基板１０裏面に貫通する細い開口面積を持つ空洞３０Ｂ（第２の空洞領域）とを有している。空洞２０Ｂは、例えば深さ数μｍ〜１０μｍ、好ましくは５μｍ以上程度の深さを有し、ＭＥＭＳ素子Ａ１の稼動スペースを十分確保できる深さと開口面積を備えている。すなわち、ＭＥＭＳ素子Ａ１に近接する空洞部分には、ＭＥＭＳ素子Ａ１の稼動に必要なスペースが確保されており、それ以外の部分は比較的狭い空洞で形成されている。また、後述するように、空洞３０Ｃは、導電プラグ６０Ｂと共通する工程で形成するため、基板表面側から行う異方性エッチングの影響により、基板表面側の開口面積より基板裏面側の開口面積が狭くなっている。このため、シリコン基板１０に形成される空洞の大きさは制限され、シリコン基板１０の機械的強度が維持できる。
【００２５】
導電プラグ６０Ｂは、シリコン基板１０の上下に貫通しており、酸化膜５０で内壁面を覆われたスルーホール４０Ｂを銅（Ｃｕ）等の導電性材料で埋めることにより形成されている。なお、空洞３０Ｃの内壁面も、酸化膜５０により被覆されている。シリコン基板１０の裏面に露出した各導電プラグ６０Ｂ上には、電極パッド１２０が形成されている。なお、電極パッド１２０と導電プラグ６０Ｂ以外のシリコン基板１０裏面は絶縁膜１１０で被覆されている。
【００２６】
第１の実施の形態に係るＭＥＭＳ電子部品１は、ＭＥＭＳ素子Ａ１の電極が、導電プラグ６０Ｂに接続され、さらに、基板裏面に電極パッド１２０が形成されているため、外部部品との電気的な接続に、バンプ等を使用できる。よって、ワイヤボンディングを使用した場合に生じる引き出し線での寄生容量やインダクタの発生を防止することができる。
【００２７】
次に、図２（Ａ）〜（Ｆ）を参照して、第１の実施の形態に係るＭＥＭＳ電子部品の製造方法について説明する。
【００２８】
まず、図２（Ａ）に示すように、例えば厚み約７５０μｍのシリコン基板１０を用意し、その表面に、リアクティブイオンエッチング（ＲＩＥ）等を使用して、異方性エッチングを行い、浅い溝２０を形成する。溝２０は、ＭＥＭＳ素子の稼動部分が形成される領域に形成される。溝のサイズは、ＭＥＭＳ素子の稼動部分に対し、十分広い面積を有する。形状は特に限定はないが、例えば一辺が約１５０μｍの矩形とし、溝２０の深さはＭＥＭＳ素子Ａ１の稼動を阻害せず十分な稼動距離を確保するため数μｍ以上、好ましくは約５μｍ以上とする。
【００２９】
次に、図２（Ｂ）に示すように、ＳＦ6等のフッ素系ガスを用いたＲＩＥを用い、異方性エッチングにより、先に形成した浅い溝２０の底面、及び導電プラグを作製する位置にそれぞれ溝３０Ａ、４０Ａを形成する。溝３０Ａのサイズは特に限定されないが、後の工程で、溝内に埋め込まれた導電膜をエッチング除去する際に、エッチングがし易い大きさにすることが好ましい。導電プラグ用に形成する溝４０Ａとほぼ同じサイズに揃えてもよい。この場合は、溝４０Ａと溝３０Ａのエッチング深さをほぼ揃えることができる。例えば、基板表面における溝の開口を約３０μｍΦとし、約５０μｍ〜２００μｍ、より好ましくは約７０μｍ〜１００μｍの深さまでエッチングする。なお、この深さは、最終的に得られるＭＥＭＳチップの基板の厚みとなるため、機械的強度が得られる厚みとすることが好ましい。
【００３０】
続いて、熱酸化法を用いて、溝２０、３０Ａ及び溝４０Ａの内壁面上に酸化膜を形成する。この後、各溝２０、３０Ａ及び４０Ａを導電膜６０で埋め込む。導電膜６０としては、例えば銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、あるいはこれらの合金等が使用できる。Ｃｕを使用する場合は、まず、各溝の内壁面に、拡散防止と密着性の向上のために、バリアメタル、及びＣｕ膜を薄くスパッタ等により形成する。続いて、スパッタで形成したＣｕ膜をシード層として利用し、電気メッキ法により各溝内をＣｕで埋め込む。この後、ＣＭＰ（化学機械研磨）法を用いてシリコン基板１０表面を平坦化し、さらに、基板表面にＣＶＤ法等を用いて絶縁膜７０を形成する。こうして、図２（Ｃ）に示す構造を得る。
【００３１】
この後、図２（Ｄ）に示すように、シリコン基板１０の基板表面上にＭＥＭＳ素子Ａ１を形成する。すなわち、まずシリコン基板１０上に形成された絶縁膜７０をＲＩＥ等を用い選択的にエッチングし、導電プラグとなる各溝４０Ａに埋め込まれた導電膜６０を露出させる。次に、タングステン（Ｗ）又はモリブデン（Ｍｏ）等の金属膜を基板表面にスパッタ等により形成し、続いてフォトリソグラフィプロセスにより、必要なパターニングを行い、一方の溝４０Ａに埋め込まれた導電膜６０に接続される下部電極８０を形成する。次に、圧電膜９０を形成する。圧電膜としては、窒化アルミニウム（ＡｌＮ）、チタン酸ジルコン酸鉛（ＰＺＴ）、酸化亜鉛（ＺｎＯ）等の種々の圧電性を示す材料を使用できるが、例えば、ＰＺＴ膜を形成する場合は、スパッタ法等を用いて、膜厚約２００ｎｍを形成する。この後、フォトリソグラフィプロセスを用いて、浅い溝２０上に素子パターンを形成する。例えば、ＰＺＴ膜のエッチングは、塩素、酸素、アルゴン、窒素、塩化ホウ素等の混合ガスをエッチングガスとするＲＩＥを用いて行う。続いて、下部電極８０と同様の条件で、他方の溝４０Ａに埋め込まれた導電膜６０に接続される上部電極１００を形成する。
【００３２】
次に、図２（Ｅ）に示すように、シリコン基板１０を裏面側より研削し、各溝３０Ａ、４０Ａを埋める導電膜６０を露出させる。こうして、各溝は基板表面と裏面を貫通するスルーホールとなる。
【００３３】
続いて、基板裏面上に絶縁膜１１０を形成した後、選択的にエッチングし、溝３０Ａ内の導電膜６０のみを露出させる。この後、スルーホール２０Ｂ、３０Ｂ内に埋め込まれた導電膜６０をウエットエッチングによりエッチング除去し、図２（Ｆ）に示す空洞３０Ｃを形成する。導電膜６０として、Ｃｕを使用した場合は、塩酸と過酸化水素水の混合液や硫酸等により、エッチングする。この後、各スルホール４０Ｂ内の導電膜６０が露出するように、基板裏面上に形成した絶縁膜１１０を選択的にエッチングし、さらに、金（Ａｕ）等の導電膜を基板裏面に形成し、フォトリソグラフィプロセスを経て、各スルーホール４０Ｂ内の導電膜６０に電気的に接続された電極パターン１２０を形成する。こうして、各スルーホール４０Ｂ内の導電膜６０は、ＭＥＭＥＳ素子Ａ１の各電極に接続された導電プラグ６０Ｂとなり、図１に示す第１の実施の形態に係るＭＥＭＳ電子部品１が完成する。
【００３４】
なお、好ましくは、シリコン基板１０を裏面から研削する際に、予め、シリコン基板の表面側から溝をダイシングによって形成しておき、研削が終了するときに、チップが分割されるようにしておく。空洞３０Ｃを形成した後にダイシングを行うと、ダイシングの際に生じる削りカスが空洞に入りやすく、これが歩留まりを落とす原因になるが、空洞３０Ｃを形成する前にダイシングを行えば、このような問題を避けることができるからである。
【００３５】
また、空洞３０Ｃを形成するため、導電膜をエッチング除去する際、先に各導電プラグの電極パッドをＣｕのエッチング液に対し、耐エッチング性の高い金属、例えば、Ａｕ等によって形成しておき、この後に硫酸等を含む溶液でエッチングしても良い。
【００３６】
上述する第１の実施の形態に係るＭＥＭＳ電子部品１の製造方法によれば、シリコン基板１０の表面側に、ＭＥＭＳ素子Ａ１の稼動スペースとなる溝２０を形成するため、稼動スペースのサイズや位置を特定しやすい。また、最終的に基板裏面に貫通させる溝３０Ａの開口面積は、稼動スペースに比較し十分小さくできる。また、異方性エッチングにより、基板表面側に広く基板裏面側に狭い空洞３０Ｃを形成できる。この結果、空洞３０Ｃの大きさを制限できるため、シリコン基板１０の機械的強度を維持することができる。また、ＭＥＭＳ素子Ａ１の引き出し電極となる導電プラグ６０Ｂの作製プロセスを同時に進行できるため、プロセスの負担も少ない。
【００３７】
図３は、第１の実施の形態に係るＭＥＭＳ電子部品の変形例を示す装置断面図である。図１及び図２（Ａ）〜図２（Ｆ）では、いずれも導電プラグを備えたＭＥＭＳ電子部品について説明したが、使用条件によっては、必ずしも導電プラグを必要としない場合もある。このような場合には、図３に示すように、導電プラグを省略した構造としてもよい。この場合において、空洞３０Ｃの形成は、上述する製造方法と同様に、まず浅い溝２０と深い溝３０Ａを形成し、次に、溝を導電膜に限られない犠牲膜で埋め込む。その後、溝２０の上にＭＥＭＳ素子を形成し、さらに裏面よりシリコン基板１０を研削し、埋め込んだ犠牲膜を露出させ、続いて、犠牲膜をエッチングすることにより空洞３０Ｃを形成する。なお、この場合は、犠牲膜は導電膜に限られず、酸化膜もしくはシリコン基板１０に対し高いエッチング選択比が得られるものであれば使用可能である。この場合においても、全体的に空洞３０Ｃの大きさを制限できるため、シリコン基板１０の機械的強度を維持することができる。
【００３８】
図４（Ａ）に、第１の実施の形態に係るＭＥＭＳ電子部品（ＭＥＭＳチップ）１を他の回路チップとともにプリント基板上に実装した積層モジュールの一例を示す。なお、同図は、ＭＥＭＳ素子以外の配線については便宜的に省略している。同図に示すように、第１の実施の形態に係るＭＥＭＳ電子部品１は、基板裏面にＭＥＭＳ素子Ａ１の電極を引き出す導電プラグ６０Ｂを備えているため、導電バンプ４００を用いて、配線基板３００の配線パターンに電気的な接続を行うことができる。また、配線基板３００との接続にワイヤボンディングを用いず、導電バンプ４００により直接接続が可能なため、配線距離を短くできる。ＭＥＭＳ素子が高周波信号を使用するＲＦ−ＭＥＭＳ素子である場合は、ノイズの影響を抑制することができ、素子の性能を向上できる。
【００３９】
また、スペーサ５００等を介して、例えばベースバンドＬＳＩやＲＦ回路ＬＳＩ等の他のＬＳＩチップ２等とＭＥＭＳチップ１を容易に積層し、一体化させることができるため、モジュールの小型化、軽量化を図ることができる。
【００４０】
さらに、図４（Ａ）に示すように両チップの外縁部に環状のスペーサ５００を配置し、このスペーサ５００を介してＭＥＭＳチップ１のＭＥＭＳ素子Ａ１側表面とＬＳＩチップ２のシリコン基板２１０上に形成された素子形成層２２０とが対面するようにＭＥＭＳチップ１とＬＳＩチップ２とを積層させれば、ＭＥＭＳ素子Ａ１の稼動スペースの外周囲は、スペーサ５００によってシールできるため、樹脂封止を行う際に、稼動部となるＭＥＭＳ素子Ａ１上部への樹脂の進入を阻止し、二つのチップ間に形成されたスペースを稼動スペースとして利用することができる。したがって、従来のように、高価なハーメチックシールを使用する必要がないため、製品コストを大幅に下げることができる。スペーサ５００としては、シール性を有するものであればよく、金属材料、特に半田等の低融点金属やポリイミド、ベンゾシクロブテン（ＢＣＢ）、エポキシ等の樹脂材を好ましく使用できる。
【００４１】
図４（Ｂ）には、ＭＥＭＳチップ１とＬＳＩチップ２との別の積層モジュールの例を示す。下層にＬＳＩチップ２、上層にＭＥＭＳチップ１、さらにその上に別のＬＳＩチップ２をそれぞれスペーサ５００を介して配置した積層モジュールの例を示している。この場合は、下層のＬＳＩチップ２とその上に配置されたＭＥＭＳチップ１の間を外縁部のスペーサ５００によりシールできるため、ＭＥＭＳ素子の稼動部となる空洞３０Ｃ内への封止樹脂の進入が阻止でき、ＭＥＭＳ素子の空洞３０Ｃ側の稼動スペースを確実に確保できる。また、ＭＥＭＳ素子の上方の稼動部についても、ＭＥＭＳチップ１の上に別のＬＳＩチップ２を配置させることにより図４（Ａ）の場合と同様に、樹脂封止を行う際に、ＭＥＭＳチップ１とＬＳＩチップ２間のスペースへの樹脂の進入を阻止でき、稼動部用スペースとして確保できる。
【００４２】
このように、第１の実施の形態に係るＭＥＭＳチップ１は、ＬＳＩチップ２等の他の回路チップと積層が可能であり、積層によって生じたチップ間スペースは、スペーサ５００により封止樹脂の進入を阻止できるため、ＭＥＭＳ素子の稼動部スペースとして確保できる。なお、ＭＥＭＳチップ１と他の回路チップとの積層構造の順序については特に限定がない。また、ＭＥＭＳチップ１同士を複数積層しても、同様な効果を得ることができる。
【００４３】
なお、図４（Ｂ）の例では、ＭＥＭＳチップ１上にＬＳＩチップ２を配置したが、積層モジュールの最上層のみ、あるいは一部のみハーメチックシールに置き換えることも可能である。また、ＭＥＭＳチップ１として、導電プラグを有さない図３に示すＭＥＭＳチップを使用することもできる。
【００４４】
さらに、各チップの配線は、図４（Ｂ）の下層のスペーサ５００内に示すように、スペーサ５００内に導電部材５１０を形成して上下のチップの配線を接続することが可能である。したがって、ＬＳＩチップ２に形成された導電プラグを介してＭＥＭＳチップ１と配線基板３００との電気的接続を行うこともできるが、それ以外の配線の方法を適宜採用することも可能である。
【００４５】
上述する積層モジュール構造によれば、従来のように、高価なハーメチックシールを使用する必要がなく、あるいはその使用を制限できるため、コストを大幅に下げることができる。
【００４６】
なお、図１〜図４に示したＭＥＭＳ電子部品には、ＭＥＭＳ素子をひとつのみ図示しているが、ＭＥＭＳ素子を複数備える場合にも同様に上記構造と製造方法を適用することができる。なお、ＭＥＭＳ素子を複数配列する場合は隣接し合う二つのＭＥＭＳ素子のそれぞれ一方の電極は共通電極とすることも可能である。
【００４７】
（第２の実施の形態）
図５に第２の実施の形態に係るＭＥＭＳ電子部品３の構造を示す。
【００４８】
同図に示すように、第２の実施の形態に係るＭＥＭＳ電子部品３も、第１の実施の形態に係るＭＥＭＳ電子部品１と同様に、シリコン基板１１の表面に稼動部を持つＭＥＭＳ素子Ａ２を有しており、ＭＥＭＳ素子Ａ２の機械的稼動部にあたる領域にシリコン基板１１の表面と裏面を貫通する空洞３１Ｂを有するとともに、同時に、ＭＥＭＳ素子Ａ２の引き出し電極となる、シリコン基板１１の表面と裏面とを貫通する、導電プラグ６１Ｂを有している。第１の実施の形態に係るＭＥＭＳ電子部品１との構造上の相違は、第１の実施の形態のように、開口面積が異なる２つの空洞で形成されているのではなく、一つの空洞３１Ｂで形成されており、この空洞３１Ｂの開口面積が、両側に形成される導電プラグ６１Ｂのためのスルーホール４１Ｂの開口面積より大きい点である。このため、後述するように、径の大きさの違いによる基板深さ方向の溝のエッチング速度の相違を利用して、より簡便なプロセスでＭＥＭＳ部品を作製することが可能になる。
【００４９】
なお、第２の実施の形態に係るＭＥＭＳ電子部品３も、第１の実施の形態と同様に、シリコン基板１１表面上に絶縁膜７１を介して、下部電極８１、圧電膜９１及び上部電極１０１が積層形成されている。下部電極８１及び上部電極１０１は、導電材料が使用され、それぞれ端部が引き出され、導電プラグ６１Ｂに接続されている。なお、具体的な各膜の材料は、第１の実施の形態に係るＭＥＭＳ電子部品と同様な材料を使用できる。
【００５０】
空洞３１Ｂの内壁面は、酸化膜５１により被覆されている。導電プラグ６１Ｂは、シリコン基板１１の上下に貫通しており、酸化膜５１で内壁面を覆われたスルーホール４１Ｂ内を埋める導電性材料で形成されている。シリコン基板１１の裏面に露出した各導電プラグ６１Ｂ上には、電極パッド１２１が形成されている。なお、電極パッド１２１と導電プラグ６１Ｂ以外のシリコン基板１１裏面は絶縁膜１１１で被覆されている。
【００５１】
次に図６（Ａ）〜６（Ｄ）を参照して、第２の実施の形態に係るＭＥＭＳ電子部品３の製造方法について説明する。なお、第１の実施の形態の製造方法と共通する工程の具体的条件は第１の実施の形態と同様の条件を使用することができる。
【００５２】
まず、図６（Ａ）に示すように、シリコン基板１１を用意し、表面側より、ＳＦ6等のフッ素系ガスを用いたＲＩＥ等を使用して、ＭＥＭＳ素子の稼動部分が形成される領域に、その稼動部分に対し、十分広い面積を有する、例えば一辺が約１５０μｍの矩形の開口部を持つ溝３１Ａを異方性エッチングで形成すると同時に、導電プラグを作製する各位置に約３０μｍΦ程度の開口部を持つ溝４１Ａを形成する。各溝３１Ａ及び４１Ａは、異方性エッチングを行うため、深さ方向に開口面積が狭くなるエッチング形状を示す。また、各溝４１Ａ及び３１Ａは、同時にエッチングを行うが、両者の開口部面積が大きく異なるため、いわゆるローディング効果により、開口面積が広い溝３１Ａの方が開口面積が狭い溝４１Ａに比較し、エッチング速度が速くなる。その結果、同じエッチング時間で、図６（Ａ）に示すように、溝３１Ａは、溝４１Ａより深く形成される。形成する溝４１Ａの深さは、約５０μｍ〜２００μｍ、より好ましくは約７０μｍ〜１００μｍとする。なお、ローディング効果により得られるエッチング深さの差は、好ましくは５μｍ以上とする。例えば、ＭＥＭＳ素子稼動部用の溝３１Ａの開口部を１００μm角とする場合、導電プラグ用の溝４１Ａの開口部は３０μm角とする。このとき、二つの溝３１Ａ及び４１Ａの溝の深さの差は５μm〜１０μmである。
【００５３】
続いて、熱酸化法を用いて、溝４１Ａ及び溝３１Ａの内壁面上に酸化膜５１を形成する。この後、各溝３１Ａ及び４１ＡをＣｕ等の導電膜６１で埋め込む。次に、ＣＭＰ法を用いて基板表面を平坦化し、さらに、基板表面にＣＶＤ法等を用いて絶縁膜７１を形成する。こうして、図６（Ｂ）に示す構造を得る。
【００５４】
この後、図６（Ｃ）に示すように、シリコン基板１１の基板表面上に第１の実施の形態と同様な手順でＭＥＭＳ素子Ａ２を形成する。圧電膜９１は、下部電極８１と上部電極１０１に挟持され、下部電極８１は一方の溝４１Ａに埋め込まれた導電膜６１に電気的に接続され、上部電極１０１は、他方の溝４１Ａに埋め込まれた導電膜６１に電気的に接続される。
【００５５】
次に、溝３１Ａに埋め込んだ導電膜６１が露出するまでシリコン基板１１を裏面側より研削する。上述するローディング効果により溝３１Ａは溝４１Ａより深いため、溝３１Ａ内に埋め込まれた導電膜６１のみを選択的に露出させることができる。
【００５６】
続いて、溝３１Ａに埋め込んだ導電膜６１をウエットエッチングによりエッチング除去し、空洞３１Ｂを形成し、図６（Ｄ）に示す構造を得る。なお、各溝４１Ａに埋め込まれた導電膜６１は露出せず、基板１１内に残る。このように、第２の実施の形態に係る製造方法によれば、溝の径の違いによるローディング効果を利用して、溝３１Ａを溝４１Ａより深く形成し、基板の研削により溝３１Ａ内に埋め込まれた導電膜６１のみを選択的に露出できる。したがって、溝３１Ａ内の導電膜６１のみをエッチング除去するために特別なパターニング工程が不要となり、プロセスの簡略化を図ることができる。
【００５７】
この後、さらに、シリコン基板１１を裏面側より研削し、溝４１Ａに埋め込んだ導電膜６１を露出させ、各溝４１Ａを基板の表面及び裏面に貫通するスルーホール４１Ｂとする。続いて、第１の実施の形態と同様な手順で、基板裏面に絶縁膜を形成するとともに、パターニングにより導電膜６１部分を露出させ、さらに、露出した導電膜６１上に電極パッド１２１を形成することで、図５に示すＭＥＭＳ電子部品３を得ることができる。
【００５８】
上記第２の実施の形態に係るＭＥＭＳ電子部品３であれば、第１の実施の形態に係るＭＥＭＳ電子部品の場合と同様に、基板表面側よりＭＥＭＳ素子の稼動スペースに必要な溝をエッチングにより形成するため、ＭＥＭＳ素子の機械的稼動スペースをより正確に、しかも必要以上に大きい空洞を形成することなく確保でき、シリコン基板１１の機械的強度を維持できる。また、同時工程で導電プラグ６１Ｂを形成するため、ワイヤボンディングの代わりにバンプを用いた配線基板との電気的接続が可能となる。したがって、圧電素子を高周波信号を使用するＲＦ−ＭＥＭＳ素子として使用する場合は、ノイズの影響を抑制することができ、素子の性能を向上できるとともに、よりコンパクトな積層モジュールを作製することが可能になる。さらに、第２の実施の形態に係るＭＥＭＳ電子部品３の製造方法では、上述するように、基板裏面から埋め込んだＣｕを選択的に除去する際に、エッチング除去が必要な領域のみをパターニングなしで露出できるため、第１の実施の形態のプロセスをより簡略化することができる。
【００５９】
なお、第１の実施の形態においても、予め先に形成する浅い溝２０を５μｍ以上の深さで形成しておけば、溝３０Ａの径が溝４０Ａの径と同じ場合であっても、エッチング底面の位置に差ができるため、第２の実施の形態の製造方法と同様に、溝３０Ａ内の導電膜６０のみを基板裏面からの研削プロセスで露出させることができる。
【００６０】
さらに、第２の実施の形態に係るＭＥＭＳ電子部品３についても、第１の実施の形態に係るＭＥＭＳ電子部品１と同様に、必要に応じて導電プラグ６１Ｂを省略した構造を採用することができるとともに、図４（Ａ）及び図４（Ｂ）に示すような他の回路チップと積層し、一体化したモジュール構造を採用することもできる。
【００６１】
（第３の実施の形態）
第３の実施の形態は、第２の実施の形態の変形例である。ＭＥＭＳ電子部品の構造は、図５に示す構造とほぼ同様な構造を持つが、ＭＥＭＳ素子の稼動スペースとこれに続く空洞部分を作製するための溝の形成工程が異なる。
【００６２】
図７（Ａ）及び図７（Ｂ）に、第３の実施の形態に係る特徴部分である溝３１Ａの製造工程を示す。なお、図７（Ａ）及び図７（Ｂ）は、図７（Ｃ）に示す平面図の７Ｂ−７Ｂ線断面図を表している。
【００６３】
図７（Ａ）に示すように、シリコン基板１１にＭＥＭＳ素子の稼動スペースを確保するための浅い溝２１を形成する。続いて、レジスト２００をパターニングし、エッチングマスクを形成し、このエッチングマスクを用いて、図７（Ｂ）に示すような、溝３１Ａ内に凸状のエッチング残留パターン２１０を形成する。この凸状のエッチング残留パターン２１０の存在により、この後に行う溝３１Ａを導電膜で埋め込む工程において、埋め込みに必要な導電膜の量を大幅に削減することができる。また、埋め込みに要する時間も短縮できるため、プロセスコストの低減を図ることが可能になる。
【００６４】
図８は、図７に示す製造工程と同様の効果を有する溝内のエッチング残留パターンの変形例を示す平面図である。図８では、エッチング残留パターンとして、４本の柱状パターン２１２を形成したものである。この場合もエッチング残留パターン２１０と同様に、埋め込みに必要な導電膜の量と、埋め込みに要する時間とを大幅に減らすことができるため、プロセスコストの低減を図ることが可能になる。
【００６５】
なお、これらのエッチング残留パターンは、溝３１Ａ内の埋め込み導電膜をエッチング除去する際に一緒に取り除かれる。
【００６６】
なお、溝３１Ａ内に形成するエッチング残留パターンはこれらのパターンに限定されず、溝３１Ａ内の埋め込み量を制限する効果があるものであれば、種々のパターンを採用することができる。
【００６７】
図９（Ａ）及び図９（Ｂ）は、溝３１Ａ内に形成する別のエッチング残留パターンを示す例である。なお、図９（Ｂ）は、図９（Ａ）に示す平面図の９Ｂ−９Ｂ断面図を表している。
【００６８】
ここでは、エッチング残留パターンとして、図９（Ａ）に示すように、十字型の平面パターンを有するパターンを形成している。このように溝３１Ａ内にエッチング残留パターン２１４として、溝の内壁部のシリコン基板１１に一部接続されたパターンを形成することにより、埋め込まれた導電膜をエッチング除去した後にも、エッチング残留パターン２１４を残すことができる。残ったパターンは、空洞内の支持体として、空洞を補強する機能を有するため、シリコン基板１１の強度をより強くすることが可能になる。
【００６９】
（第４の実施の形態）
第４の実施の形態に係るＭＥＭＳ電子部品は、加速度、傾斜、衝撃、トルク及びモーション等の種々の動的環境を検知する慣性センサーとして使用可能なＭＥＭＳ電子部品である。図１０（Ａ）に第４の実施の形態に係るＭＥＭＳ電子部品の斜視図を示す。
【００７０】
チップ上に形成された４つのＭＥＭＳ素子Ａ３は、例えば矩形平面形状を持つチップの各四辺の中央から中心点に向かう軸上にそれぞれ配置されており、空洞３５Ｂは矩形平面形状を持つチップの裏面から見て枠状に形成されている。各ＭＥＭ素子Ａ３は空洞３５Ｂ上に稼動部が配置されるよう形成されている。このように、複数のＭＥＭＳ素子Ａ３を単一チップ上に配置する場合は、複数のＭＥＭＳ素子Ａ３で連続する空洞を形成してもよい。しかしながら、チップの強度をより強く維持するためには、空洞体積はできるだけ小さい方が好ましく、各ＭＥＭＳ素子ごとに、分離独立した空洞を形成してもよい。
【００７１】
なお、図１０（Ａ）に示すＭＥＭＳ電子部品では、導電プラグを形成せず、シリコン基板１５表面に電極パッドを形成する例を示しているが、ＭＥＭＳ素子の電極の取り出しは、第１及び第２の実施の形態に係るＭＥＭＳ電子部品のように、導電プラグを形成し、シリコン基板の裏面に電極端子を形成してもよい。
【００７２】
図１０（Ｂ）及び図１０（Ｃ）は、慣性力の方向とＭＥＭＳ素子Ａ３の変形の関係を示す概略的説明図である。ＭＥＭＳ素子Ａ３は、図１０（Ｂ）及び図１０（Ｃ）に示すように、ＸＹ方向もしくはＺ方向に慣性力が働くと、この力に応じて圧電素子に変形が生じ、この変形量が電位差として把握される。ＸＹＺ各方向に働く力（Ｆｘ、Ｆｙ，Ｆｚ）を４つのＭＥＭＳ素子Ａ３から得られる計測値に基づき検出するものである。
【００７３】
なお、図１０（Ａ）には、チップ上に４つのＭＥＭＳ素子を配置したものを例示しているが、単一のチップ上に配置されるＭＥＭＳ素子の数は特に限定されるものではない。
【００７４】
図１１（Ａ）〜図１１（Ｃ）は、第４の実施の形態に係るＭＥＭＳ電子部品の製造方法を示す工程図である。基本的な製造方法は第１の実施の形態に係る製造方法と同様である。まず、シリコン基板１５に溝３５Ａを形成する。次に、溝３５Ａの内壁面に熱酸化法を用いて酸化膜５５を形成する。続いて、溝３５ＡをＣｕ等の犠牲膜６５で埋め込み、続いて、シリコン基板表面を平坦化した後、基板表面にＣＶＤ法等で絶縁膜７５を形成する。この後、絶縁膜７５上に、下から順次、下部電極８５、圧電膜９５及び上部電極１０５のパターンを形成する。
【００７５】
続けて、図１１（Ｂ）に示すように、シリコン基板１５の裏面より研削し、各溝３５Ａ中に埋め込まれた犠牲膜６５を露出させ、さらに、露出した犠牲膜６５をエッチング除去し、空洞３５Ｂを形成する。なお、この場合は、溝３５Ａの埋め込みに用いる犠牲膜材料は、導電膜に限られず、シリコン基板に対しエッチング選択比が高く、エッチングし易い材料であれば、絶縁膜であってもよい。その他の具体的な製造条件については、第１の実施の形態と同様な条件を使用できる。
【００７６】
さらに、配線基板３０５等に実装する場合は、接着性を有する樹脂或いは金属ペースト等の固定材５０５を用いて配線基板３０５上に固定するとよい。
【００７７】
上述する方法に示すように、ＭＥＭＳ素子の稼動スペースとなる空洞の形成は、必ずしも導電プラグの形成と同時にする必要はなく、単独で形成してよい。この場合においても、シリコン基板表面からエッチングを行って形成した溝を用いて最終的に空洞として利用するため、ＭＥＭＳ素子の稼動箇所に正確に配置できるとともに、基板表面側の開口が基板裏面側の開口より広い空洞が形成できるため、必要以上に大きい空洞を形成することなく、シリコン基板の強度を維持できる。
【００７８】
なお、図１０（Ａ）に示すＭＥＭＳ電子部品では、チップ上に複数のＭＥＭＳ素子を形成することで、精度の高い慣性センサーとして使用することができる。
【００７９】
（その他の実施の形態）
第４の実施の形態では、慣性センサーとして使用できるＭＥＭＳ電子部品の例を示したが、第１〜第３の実施の形態に示すＭＥＭＳ電子部品は、それ以外のセンサーとして使用することも可能である。
【００８０】
例えば、圧電素子を用いたＭＥＭＳ電子部品は、気体、液体等の流量センサーとして使用することができる。圧電膜は流体によって受ける力により変形し歪を生じることで、歪量に応じた電位変化が発生するからである。この場合、ＭＥＭＳ電子部品は、流体と接する位置に配置される。流体と電子部品との位置関係は、例えば、図１に示すようにシリコン基板１０の上方から圧電素子表面にダウンフローで供給してもよいし、あるいは図３に示すようにシリコン基板１０の裏面から空洞３０Ｃを介して圧電素子の裏面に供給してもよい。
【００８１】
また、圧電素子を用いたＭＥＭＳ電子部品は、赤外線センサーとして使用することもできる。ＰＺＴ等の圧電体は、焦電効果を持つからである。赤外線センサーとして使用する場合は、圧電素子に赤外線が照射されるよう赤外線センサーを配置するが、流量センサーの場合と同様に、圧電素子が形成されたシリコン基板表面に対し、ほぼ垂直な上方から赤外線を圧電素子に向けて照射してもよいし、その逆にシリコン基板裏面側から空洞を介して赤外線を下から上に向けて圧電素子に照射してもよい。
【００８２】
なお、第１〜第３の実施の形態に係るＭＥＭＳ電子部品を赤外線センサーとして使用する場合は、圧電素子の稼動スペースのために形成した、基板を貫通する空洞の存在が、圧電素子の熱容量を減らし、温度変化を敏感にし、感度の高いセンサーを得ることができる。
【００８３】
また、圧電素子を二次元のアレイ状に配置すれば、赤外線イメージセンサーを作製することもできる。なお、図１に示す導電プラグを備える場合は、電極をシリコン基板の裏面に取り出すため、シリコン基板表面をより有効に圧電素子の配置に利用できるため、読み取り精度の高い赤外センサーとして使用できる。
【００８４】
さらに、圧電素子を用いた第１〜第３の実施の形態に係るＭＥＭＳ電子部品は、音響センサー、発振器、共振器、表面弾性波（ＳＡＷ）フィルタ、超音波トランスデューサとしても使用できる。音響センサーとして使用する場合、音波の供給方向には、特に限定はない。可聴領域の周波数であれば、マイクロフォン、聴診器、人工耳として使用できる。また、発振源として使用する場合は、小型スピーカとして使用することができる。さらに、超音波領域の音の発振と受信を行う場合は、二次元に圧電素子を配置すれば、超音波診断器プローブとして使用することもできる。また、ＦＢＡＲとして使用する場合は、精密な周波数フィルタとして、携帯電話等の用途にも応用できる。
【００８５】
第１〜第４の実施の形態では、主にＭＥＭＳ素子として圧電素子を使用する例について説明したが、本実施の形態に係るＭＥＭＳ素子としては、少なくとも機械的稼動部分を含む素子であり、稼動スペースを必要とするものであれば圧電素子に限らず応用できる。例えば、圧電素子以外にも、静電気、形状記憶合金、熱膨張、電磁力等の稼動原理を利用したマイクロアクチュエータ等にも適用できる。したがって、本発明の電子部品は、上述する種々のセンサ、共振器、フィルタのみならず、スイッチや可変容量コンデンサ，可変インダクタ等としても使用できる。
【００８６】
以上、本発明の実施の形態に沿って、本発明の電子部品、電子部品モジュール、及びその製造方法について説明したが、本発明の電子部品とその製造方法は上記記載に限定されるものではなく、種々の変形が可能であることは、当業者には自明である。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１の実施の形態に係るＭＥＭＳ電子部品の構造を示す装置断面図である。
【図２−１】本発明の第１の実施の形態に係るＭＥＭＳ電子部品の製造方法を示す各工程での断面図である。
【図２−２】本発明の第１の実施の形態に係るＭＥＭＳ電子部品の製造方法を示す各工程での断面図である。
【図３】本発明の第１の実施の形態に係るＭＥＭＳ電子部品の変形例を示す装置断面図である。
【図４】本発明の第１の実施の形態に係るＭＥＭＳ電子部品とＬＳＩチップとを積層したモジュールを示す装置断面図である。
【図５】本発明の第２の実施の形態に係るＭＥＭＳ電子部品の構造を示す装置断面図である。
【図６】本発明の第２の実施の形態に係るＭＥＭＳ電子部品の製造方法を示す各工程での断面図である。
【図７】本発明の第３の実施の形態に係るＭＥＭＳ電子部品の溝形成工程を示す断面図及び平面図である。
【図８】本発明の第３の実施の形態に係るＭＥＭＳ電子部品の製造方法の変形例を示す溝形成工程での平面図である。
【図９】本発明の第３の実施の形態に係るＭＥＭＳ電子部品の製造方法の変形例を示す溝形成工程での断面図と平面図である。
【図１０】本発明の第４の実施の形態に係るＭＥＭＳ電子部品の斜視図と、ＭＥＭＳ素子の動作を示す概略説明図である。
【図１１】本発明の第４の実施の形態に係るＭＥＭＳ電子部品の製造方法を示す各工程の断面図である。
【符号の説明】
【００８８】
１、３  ＭＥＭＳ電子部品（ＭＥＭＳチップ）
１０  シリコン基板
２０Ａ、３０Ａ、４０Ａ  溝
２０Ｂ、３０Ｂ、３０C  空洞
４０Ｂ  スルーホール
５０  酸化膜
６０Ａ  導電膜
６０Ｂ  導電プラグ
７０  絶縁膜
８０  下部電極
９０  圧電膜
１００  上部電極
１１０  絶縁膜
１２０  電極パッド
【図１】
2005294462.tif 000003
【図２−１】
2005294462.tif 000004
【図２−２】
2005294462.tif 000005
【図３】
2005294462.tif 000006
【図４】
2005294462.tif 000007
【図５】
2005294462.tif 000008
【図６】
2005294462.tif 000009
【図７】
2005294462.tif 000010
【図８】
2005294462.tif 000011
【図９】
2005294462.tif 000012
【図１０】
2005294462.tif 000013
【図１１】
2005294462.tif 000014