(57)【要約】【課題】  動作電圧の低電圧化と使用帯域での高量子効率化とを同時に実現可能な超高速アバランシ・フォトダイオードを提供すること。【解決手段】  アバランシ・フォトダイオードの動作状態において、ｐ型光吸収層１６はその一部を除いてｐ型中性（非空乏化光吸収層）を保ち、かつ、低濃度光吸収層１５は空乏化（空乏化光吸収層）する様に、各々の光吸収層のドーピング濃度分布が決定されている。また、ｐ型光吸収層１６の層厚ＷＡＮと低濃度光吸収層１５の層厚ＷＡＤとの比は、光吸収層の層厚ＷＡ（＝ＷＡＮ＋ＷＡＤ）が一定の条件において、ＷＡＤ＞０．３μｍの範囲であって、かつ、光吸収により光吸収層中に発生するキャリアの走行に伴う素子応答の遅延時間を極少値にするように決定されている。【選択図】  図１
2005223022.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型電極層と、なだれ増倍層と、電界制御層と、バンドギャップ傾斜層と、層厚ＷＡの光吸収層と、ｐ型電極層とが順次積層された積層体を備えているアバランシ・フォトダイオードであって、
前記光吸収層は、前記ｐ型電極層側に設けられた層厚ＷＡＮのｐ型層と前記バンドギャップ傾斜層側に設けられた層厚ＷＡＤの低濃度層との接合により構成されており、
前記ｐ型層および前記低濃度層の各々のドーピングプロファイルは、素子動作状態において、前記ｐ型層は前記低濃度層との接合界面近傍領域を除いてｐ型中性状態を維持する一方、前記低濃度層は空乏化するように決定されているとともに、
前記ｐ型層の層厚ＷＡＮと前記低濃度層の層厚ＷＡＤとの比が、光吸収により前記光吸収層中に発生するキャリアの走行に伴う素子応答の遅延時間をτtotal、前記ｐ型層に起因する遅延時間をτＮ2、前記低濃度層に起因する遅延時間をτＤ1、前記光吸収層の全域を前記低濃度層とした場合の遅延時間をτＤとした場合に、前記光吸収層の層厚ＷＡ（＝ＷＡＮ＋ＷＡＤ）が一定の条件において、次式を満足するように決定されていることを特徴とするアバランシ・フォトダイオード。
【数１】
2005223022.tif 000015
【請求項２】
前記ｐ型層の層厚ＷＡＮと前記低濃度層の層厚ＷＡＤとの比は、〔（ＷＡＤ×τＤ1＋ＷＡＮ×τＮ２）／ＷＡ〕が極小値をとるように決定されていることを特徴とする請求項１に記載のアバランシ・フォトダイオード。
【請求項３】
前記ｐ型層および前記低濃度層は、ＩｎＧａＡｓＰ混晶半導体から成り、素子動作時における前記低濃度層の空乏化厚が０．３μｍよりも厚い（ＷＡＤ＞０．３μｍ）ことを特徴とする請求項１または２に記載のアバランシ・フォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は超高速アバランシ・フォトダイオードに関する。
【背景技術】
【０００２】
アバランシ・フォトダイオード（ＡＰＤ）は、光吸収により発生したキャリア（電子とホール）を、なだれ機構により増倍させ、その出力電流を取り出すことによりノイズの低い光レシーバとして用いるデバイスである。最近の長波長帯域用アバランシ・フォトダイオードでは、光吸収層となだれ増倍層とを分離した構造であるＳＡＭ（Ｓｅｐａｒａｔｅｄ  Ａｂｓｏｒｐｔｉｏｎ  ａｎｄ  Ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）構造とされるのが一般的であり、ＳＡＭ構造においては光吸収層となだれ増倍層の電界強度を独立に制御するために、それらの層の間に電界制御層とバンドギャップ傾斜層とが設けられる。
【０００３】
アバランシ・フォトダイオードは、２．５Ｇｂｉｔ／ｓシステム及び１０Ｇｂｉｔ／ｓシステムに広く導入されるようになり、さらに次世代の４０Ｇｂｉｔ／ｓシステム向けの素子としても開発がなされつつある。
【０００４】
このような超高速アバランシ・フォトダイオードの技術分野においては、比較的低速動作用の構造として従来典型的に用いられてきた構造であるところのＩｎＰをなだれ増倍層とする「ホール注入型」ではなく、高速動作の観点から有利となる「電子注入型」のアバランシ・フォトダイオードが注目されている。これまでに報告されている代表的な電子注入型のアバランシ・フォトダイオードは、光吸収層を空乏化ＩｎＧａＡｓとし、なだれ増倍層をＩｎＡｌＡｓとしたアバランシ・フォトダイオードである。
【０００５】
図４は、このような電子注入型のアバランシ・フォトダイオードの動作状態におけるバンドダイアグラムである。この図において、４１はｎ型電極層、４２はなだれ増倍層（ＩｎＡｌＡｓ）、４３は電界制御層、４４はバンドギャップ傾斜層、４５は低濃度光吸収層（ＩｎＧａＡｓ）、４６はｐ型電極層、４７はｐ電極である。なお、光吸収層４５は、その全域にわたって空乏化している。
【０００６】
このような「電子注入型」のアバランシ・フォトダイオードの構造は高速動作に有利な反面、そのなだれ増倍層として用いられるＩｎＡｌＡｓのバンドギャップが、「ホール注入型」のアバランシ・フォトダイオードのなだれ増倍層として用いられてきたＩｎＰのバンドギャップよりも大きいため、一定の電界強度が印加された状態でのイオン化率が相対的に低くならざるを得ず、素子の動作電圧が高くなってしまうという問題がある。
【０００７】
このような構造のほかに、光吸収層をｐ型中性層（非空乏化領域）とこれに隣接する薄い低濃度層（空乏化領域）とで構成し、非空乏化領域であるｐ型中性層を主たる光吸収層とした「電子注入型」のアバランシ・フォトダイオードの構造も報告されている（特許文献１参照）。
【０００８】
図５は、このような電子注入型のアバランシ・フォトダイオードの動作状態におけるバンドダイアグラムである。この図において、５１はｎ型電極層、５２はなだれ増倍層、５３は電界制御層、５４はバンドギャップ傾斜層、５５は低濃度光吸収層（低濃度層）、５６はｐ型光吸収層（ｐ型中性層）、５７はｐ型電極層、５８はｐ電極である。ここで、非空乏化領域であるｐ型中性層はＩｎＧａＡｓ層である。
【０００９】
この構造の電子注入型のアバランシ・フォトダイオードの光吸収層は、殆どが非空乏化領域であるｐ型光吸収層５６により占められている。すなわちこの構造は、「光吸収層を可能なかぎりｐ型とした構造」である。この図に示した構造のアバランシ・フォトダイオードは、主として、暗電流の低減を目的とするものであるが、動作電圧の低減化にも有効な構造である。
【００１０】
ところで、所望のアバランシ・フォトダイオードの性能を得るためには、光吸収層の厚さの決定が重要である。なだれ倍増が生じない状態（ｐｉｎフォトダイオード動作時）でのキャリア発生率（量子効率）が高くなければ、例えなだれ増倍を行ったとしても高いＳ／Ｎ比を確保できないためであり、確保すべき周波数応答帯域の範囲において光吸収層の厚さ（ＷＡ）を可能な限り厚く設計する理由はこのことによる。
【００１１】
しかしながら、ｐ型中性層を主たる光吸収層とする図５に示した構造で１０Ｇｂｉｔ／ｓ以上の動作速度を実現しようとすると、キャリア走行時間と量子効率とのトレードオフの関係により、光吸収効率（量子効率）が低下してしまうという問題が生じる。これは、空乏化したＩｎＧａＡｓ層とｐ型中性のＩｎＧａＡｓ層におけるキャリア速度は、前者の方が遙かに大きいことに起因している。すなわち、キャリア走行時間を一定値以下となるように設計すると、ｐ型中性のＩｎＧａＡｓ層（ｐ型中性層）の厚さの上限は、空乏化したＩｎＧａＡｓ層を用いる場合の上限よりも薄くなることによるものである。
【００１２】
以下に、確保すべき周波数応答帯域の範囲における光吸収層の厚さの半定量的な見積りについて説明する。
【００１３】
アバランシ・フォトダイオードは、ｐｉｎ型フォトダイオードに、比較的薄いなだれ増倍層を接続した構造として考えることができよう。その帯域は、ｐｉｎフォトダイオードとして動作する状態の真性帯域（真性３ｄＢ帯域）から、なだれ増倍率が増加するにつれて、利得帯域積一定のラインに漸近するかたちで次第に低下する。しかるべき特性を得るには、利得帯域積とともに、ｐｉｎフォトダイオード動作時の真性３ｄＢ帯域を高く保つことが重要となる。ｐｉｎ動作時の真性３ｄＢ帯域は、光吸収層と増倍層中のキャリア走行時間で支配されるが、通常のアバランシ・フォトダイオードの構造では増倍層は光吸収層よりもはるかに薄いので、光吸収層中のキャリア走行時間が特性決定のための支配的なファクタとなる。
【００１４】
増倍層構造は、光吸収層とはほぼ独立に設計できるものであり、倍増層のキャリア走行時間は共通に追加されると考えて良いので、ここでは、光吸収層のみで決まると仮定した際の帯域を考える。電子に比べホールの飽和速度（ｖｈ＝５×１０6ｃｍ／ｓ）ははるかに小さいから、光吸収層がすべて空乏化した構造（光吸収層厚ＷＡＤ）におけるキャリア走行時間τＤはｖｈで決まるものと近似すると、電荷制御モデルに従って、
【００１５】
【数１】
2005223022.tif 000003
【００１６】
が得られる。また、３ｄＢ帯域（ｆ３dB）は、
【００１７】
【数２】
2005223022.tif 000004
【００１８】
で与えられる。例えば、１０Ｇｂｉｔ／ｓ信号を受信する素子の３ｄＢ帯域は、素子設計上の余裕を考慮すると、おおよそｆ3ｄＢ，Ｄ＝２０ＧＨｚが目安であるから、ＷＡＤは、１．２μｍ程度にする必要がある。このＷＡＤの全領域にわたってホールの飽和速度を維持するためには、電界強度は５０ｋＶ／ｃｍ以上、すなわち電圧は最低で６Ｖ以上が必要であり、なだれ増倍時の光吸収層電界強度は通常１００ｋＶ／ｃｍ程度に設計するから、光吸収層部分の電圧降下は１２Ｖとかなり大きくなる。
【００１９】
一方、光吸収部分が、中性化光吸収層（濃度一定でその厚さがＷＡＮ）のみの場合には、キャリア走行時間τＮは電子の拡散時間で決まる。ｐ型光吸収層で発生したホールは多数キャリアであるから、ホールの運動ではなくホール電流として、電荷中性を保つように応答する。従って、ホールの輸送特性が応答速度に直接関与することはない。電子の拡散係数をＤｅとすると、キャリア走行時間（τＮ）は、
【００２０】
【数３】
2005223022.tif 000005
【００２１】
となり、３ｄＢ帯域（ｆ3ｄＢ）は、
【００２２】
【数４】
2005223022.tif 000006
【００２３】
で近似される。光吸収層にドーピング濃度３×１０１７ｃｍ３のＩｎＧａＡｓを用いるとすると、電子の移動度が６，０００ｃｍ２／Ｖｓ、拡散係数は１５０ｃｍ２／ｓ程度であるから、
【００２４】
【数５】
2005223022.tif 000007
【００２５】
となる。同様に、ｆ3ｄＢ，Ｎ＝２０ＧＨｚを目安として考えると、必要なＷＡＮは０．６μｍ程度以下にする必要がある。中性化光吸収層を用いた場合には、キャリアを走行させるための電圧は必要ないので、素子の低電圧化には有利となるものの、光吸収層厚が空乏化光吸収層に比べ約半分の０．６μｍと薄いため、１．５μｍ帯の量子効率は５０％以下に留まり、感度の高いアバランシ・フォトダイオードを実現することが難しくなる。
【００２６】
このように、アバランシ・フォトダイオードに望まれている動作電圧の低電圧化を中性化光吸収層を用いることで実現しようとすると、１０Ｇｂｉｔ／ｓ以上で高速動作する素子の量子効率が低くなってしまうという問題が生じる。
【００２７】
【特許文献１】特許第３１４１８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
本発明はこのような問題に鑑みてなされたもので、その目的とするところは、動作電圧の低電圧化と使用帯域での高量子効率化とを同時に実現可能な超高速アバランシ・フォトダイオードを提供することにある。
【課題を解決するための手段】
【００２９】
本発明は、このような目的を達成するために、請求項１に記載の発明は、ｎ型電極層と、なだれ増倍層と、電界制御層と、バンドギャップ傾斜層と、層厚ＷＡの光吸収層と、ｐ型電極層とが順次積層された積層体を備えているアバランシ・フォトダイオードであって、前記光吸収層は、前記ｐ型電極層側に設けられた層厚ＷＡＮのｐ型層と前記バンドギャップ傾斜層側に設けられた層厚ＷＡＤの低濃度層との接合により構成されており、前記ｐ型層および前記低濃度層の各々のドーピングプロファイルは、素子動作状態において、前記ｐ型層は前記低濃度層との接合界面近傍領域を除いてｐ型中性状態を維持する一方、前記低濃度層は空乏化するように決定されているとともに、前記ｐ型層の層厚ＷＡＮと前記低濃度層の層厚ＷＡＤとの比が、光吸収により前記光吸収層中に発生するキャリアの走行に伴う素子応答の遅延時間をτtotal、前記ｐ型層に起因する遅延時間をτＮ2、前記低濃度層に起因する遅延時間をτＤ1、前記光吸収層の全域を前記低濃度層とした場合の遅延時間をτＤとした場合に、前記光吸収層の層厚ＷＡ（＝ＷＡＮ＋ＷＡＤ）が一定の条件において、次式を満足するように決定されていることを特徴とする。
【００３０】
【数６】
2005223022.tif 000008
【００３１】
請求項２に記載の発明は、請求項１に記載のアバランシ・フォトダイオードにおいて、前記ｐ型層の層厚ＷＡＮと前記低濃度層の層厚ＷＡＤとの比は、〔（ＷＡＤ×τＤ1＋ＷＡＮ×τＮ２）／ＷＡ〕が極小値をとるように決定されていることを特徴とする。
【００３２】
請求項３に記載の発明は、請求項１または２に記載のアバランシ・フォトダイオードにおいて、前記ｐ型層および前記低濃度層は、ＩｎＧａＡｓＰ混晶半導体から成り、素子動作時における前記低濃度層の空乏化厚が０．３μｍよりも厚い（ＷＡＤ＞０．３μｍ）ことを特徴とする。
【発明の効果】
【００３３】
本発明によれば、従来のアバランシ・フォトダイオードに比べて動作電圧の大幅な低電圧化が可能となり、より信頼性の高い素子の実現と、光レシーバの低電力化を図ることができる。また、求められる帯域に対して量子効率が最大（すなわち受信感度が最良）となる素子設計を可能とする。
【００３４】
このように本発明は、動作電圧の低電圧化と使用帯域での高量子効率化とを同時に実現可能な超高速アバランシ・フォトダイオードを提供するものであり、例えば、１０Ｇｂｉｔ／ｓ領域を含む超高速光レシーバの安定化と高性能化に寄与するものである。
【発明を実施するための最良の形態】
【００３５】
以下に、図面を参照して本発明の実施の形態について説明する。
（第１の実施形態）
図１は、本発明のアバランシ・フォトダイオードの構成例を説明するための図であり、図１（ａ）は断面図、図１（ｂ）は動作時におけるバンドダイアグラムである。これらの図において、１１はｎ型ＩｎＰのｎ型電極層、１２はＩｎＰのなだれ増倍層、１３はＩｎＰの電界制御層、１４はＩｎＧａＡｓＰのバンドギャップ傾斜層、１５は低濃度ＩｎＧａＡｓの低濃度光吸収層、１６はｐ型ＩｎＧａＡｓのｐ型光吸収層、１７はｐ型ＩｎＧａＡｓＰのｐ型電極層、１８および１９は金属電極でありそれぞれｎ電極およびｐ電極である。なお、ｐ型光吸収層１６および低濃度光吸収層１５は、ＩｎＧａＡｓに限らずＩｎＧａＡｓＰ混晶半導体としてもよい。
【００３６】
このアバランシ・フォトダイオードは、その動作状態において、ｐ型光吸収層１６はその一部を除いてｐ型中性（非空乏化光吸収層）を保ち、かつ、低濃度光吸収層１５は空乏化（空乏化光吸収層）する様に、各々の光吸収層のドーピング濃度分布が決定されている。
【００３７】
光吸収層に光信号が与えられると、ｐ型光吸収層１６と低濃度光吸収層１５にそれぞれ電子／ホール対が発生する。ｐ型光吸収層１６中の電子は、ｐ型電極層１７で形成されたポテンシャルバリアに阻まれ、空乏化している低濃度光吸収層１５へと拡散し、同時に、空乏化している低濃度光吸収層１５中の電子とホールは、それぞれ電界により逆方向にドリフトして低濃度光吸収層１５の両側へと流れる。これら２つの光吸収層領域で発生した電子は、ＩｎＧａＡｓＰのバンドギャップ傾斜層１４およびＩｎＰの電界制御層１３を介してなだれ増倍層１２に達し、インパクトイオン化（なだれ倍増）を起こす。
【００３８】
光吸収層内で電圧降下が生じるのは、空乏化している低濃度光吸収層１５の部分のみであるから、同様のなだれ増倍層を用いるならば、光吸収層がすべて空乏化している従来のアバランシ・フォトダイオードに比べ動作に必要な電圧は低下する。例えば、十分な量子効率を確保するため、光吸収層厚を１．２μｍとした構造においては、従来の光吸収層全域にわたって空乏化させる典型的な構造では、光吸収層の電圧降下は１２Ｖ程度になるが、本発明のアバランシ・フォトダイオードによれば、例えば、空乏化している低濃度光吸収層１５の層厚をＷＡＤ＝０．７μｍ、ｐ形光吸収層１６の層厚をＷＡＮ＝０．５μｍとすると、なだれ増倍動作時の光吸収層電界を１００ｋＶ／ｃｍと仮定して、そこでの電圧降下は７Ｖとなり、必要なアバランシ・フォトダイオードの動作電圧は５Ｖ低減する。
【００３９】
これに対して、図５に示した「光吸収層を可能なかぎりｐ型とした構造」は、動作電圧の低減には適しているものの、上述したように、一定以上の動作帯域（例えば１０Ｇｂｉｔ／ｓ動作）を確保する場合には効率が低下してしまうという制約を回避することができない。
【００４０】
図２は、光吸収層の総厚を１．２μｍとした場合の本発明のアバランシ・フォトダイオードについての、キャリア走行に伴う素子応答の遅延時間（τtotal）と３ｄＢ帯域の、Ｐ型光吸収層の厚さ（ＷＡＮ２）依存性の計算例を説明するための図である。この図から、動作帯域に関しては、ＷＡＤ＝０．７μｍ、ＷＡＮ＝０．５μｍの条件で、従来形ＡＰＤと同程度の性能が実現できることが読み取れる。
【００４１】
結局、本発明によれば、従来のＡＰＤと同一の量子効率と動作速度を保ちながら、動作電圧を５Ｖ低減させることができる。なお、動作速度に関しては、次の「第２の実施形態」で詳しく説明するように、「一定の光吸収層厚の条件において、空乏化光吸収層とｐ型光吸収層を組み合わせた構造」は、従来のアバランシ・フォトダイオードに比較してより高い帯域を実現可能なパラメータの範囲が常に存在する。
【００４２】
ここで、特許文献１に記載されているアバランシ・フォトダイオードと本発明のアバランシ・フォトダイオードの相違点について説明すると以下のとおりである。すなわち、目的においては、特許文献１に記載されているアバランシ・フォトダイオードが「暗電流の経時劣化」を改善するのに対して、本発明は「低電圧化と高量子効率化の両立の実現」を目的としている。
【００４３】
そして、それらの構成においては、特許文献１に記載されているアバランシ・フォトダイオードが、「空乏化する光吸収層の層厚を薄くする」ことにより、表面積の極小化の効果として「暗電流の経時劣化」が抑制され、安定な暗電流特性・高信頼性が実現できることとなるのに対して、本発明は「キャリアの全走行時間を極少値にするように空乏化領域と非空乏化領域の厚みを決定」することにより「低電圧化と高量子効率化の両立の実現」を可能としている。
【００４４】
このような構成上の差異の結果、特許文献１に記載されているアバランシ・フォトダイオードにおいては、空乏化領域と非空乏化領域の厚みは独立に定められるのに対して、本発明においては、空乏化領域と非空乏化領域の厚みは、これらの領域が構成する光吸収層の総厚みが一定という条件の下で、キャリアの全走行時間を極少値にするように空乏化領域と非空乏化領域の厚みが決定（最適化）される。
【００４５】
なお、図５に示した構造のアバランシ・フォトダイオードと暗電流レベルを比較すると、本発明のアバランシ・フォトダイオードの空乏化光吸収層の方が厚いために、この空乏化光吸収層の厚さが暗電流の増加の原因となりうる。しかしこのような暗電流は、表面の電界強度を下げるためにガードリング構造を設けたアバランシ・フォトダイオードとして、回避することが可能である。
【００４６】
（第２の実施形態）
本発明のアバランシ・フォトダイオードのｐｉｎ−ＰＤ動作時における帯域において、空乏化光吸収層およびｐ型光吸収層の各層独立でのキャリア走行時間を求めると、基本的に式（１）および式（３）に従って、ｐ型光吸収層のキャリア走行時間としてτＮ＝ＷＡＮ２／３Ｄｅが得られ、また、アバランシ層は層厚が薄いのでその部分の影響を無視すると、空乏化光吸収層のキャリア走行時間としてτＤ＝ＷＡＤ／３ｖｈが得られる。
【００４７】
電荷制御モデルの定義に従えば、それぞれの層の電荷変化量（空乏化光吸収層のΔＱＤとｐ型光吸収層のΔＱＮ）と電流変化（空乏化光吸収層のΔＩＤとｐ型光吸収層のΔＩＮ）とは、
【００４８】
【数７】
2005223022.tif 000009
【００４９】
の関係をもつ。ここで全光吸収層厚をＷＡ＝ＷＡＤ＋ＷＡＮとすると、各層同時にキャリアが発生する際、全キャリア走行時間τtotalは、一般には、単純な和（τＤ＋τＮ）とはならない。なぜならば、一般の構造では、空乏化層“Ｄ１”と中性層“Ｎ２”とで発生したキャリアは互いの領域の電荷密度に影響を与えるために、互いの領域の電荷増分（ΔＱＮ１とΔＱＤ２）の項が加わるからである。結局、空乏化層“Ｄ１”と中性層“Ｎ２”のキャリア発生による電荷量変化（ΔＱＤ１＋ΔＱＮ１、及びΔＱＮ２＋ΔＱＤ2）、と電流変化（ΔＩＤ及びΔＩＮ）との関係は、
【００５０】
【数８】
2005223022.tif 000010
【００５１】
で与えられる。ここで、τＤ1≧τＤおよびτＮ２≧τＮである。
【００５２】
しかしながら、電子とホールの速度が極端に異なるＩｎＰ系半導体を用いた電子注入構造においては、光吸収層以外の層の走行時間を無視した場合、
【００５３】
【数９】
2005223022.tif 000011
【００５４】
で近似され、τＤ1とτＮ１のそれぞれが、層厚で比例配分された和の形となる。
【００５５】
式（８）のように単純化できる理由は以下のとおりである。電子速度がホール速度よりも十分に大きいと、ｐ型光吸収層から空乏化光吸収層に注入された電子電荷は、空乏層の電荷状態（ほとんどホールで決まる）をわずかしか変化させない。一方、空乏化光吸収層で発生したホールがｐ型光吸収層に流れ込む際には、そこが中性であるがゆえに電荷を誘起しない。従って、ΔＱＮ１＝ΔＱＤ２＝０の条件が成立し、全電荷量の変化は、ΔＱＤ１＋ΔＱＮ２と近似される。全電荷に対する走行時間は、電流変化分について和（＝ΔＩＤ＋ΔＩＮ）を取り、
【００５６】
【数１０】
2005223022.tif 000012
【００５７】
が得られ、さらに、ΔＩＤとΔＩ２は対応する層厚ＷＡＤおよびＷＡＮに比例するので、式（８）および式（９）から、
【００５８】
【数１１】
2005223022.tif 000013
【００５９】
となる。
帯域はｆ3ｄＢ＝１／［２πτtotal］で近似されるので、式（１０）のτtotalが最小になる様にＷＡＤとＷＡＮを定めることにより本発明のアバランシ・フォトダイオードの帯域を最適化できる。
【００６０】
ＷＡを一定とした場合には、式（１０）は、
【００６１】
【数１２】
2005223022.tif 000014
【００６２】
で極少値を取り、それから外れるとτtotalは増大し、ｆ3ｄＢは低下する。
【００６３】
ここで重要なことは、一定の全光吸収層幅ＷＡ＝ＷＡＤ＋ＷＡＮの条件において、空乏化光吸収層とｐ形光吸収層を組み合わせた構造とすることにより帯域が増大することである。また、τtotalの極少点は、明らかにＷに対して単調増加関数であるから、一定のτtotalないしｆ3ｄＢに対して、τtotalの極少点を与えるＷＡＤとＷＡＮの組み合わせは、ＷＡの最大値、すなわち量子効率最大の点を与えることが理解される。
【００６４】
（第３の実施形態）
以下では、本発明のアバランシ・フォトダイオードの具体的な構造について、帯域ｆ3ｄＢが最大となるＷＡＤ１とＷＡＮ２の組み合わせについて説明する。ここでは、構造例として、４０Ｇｂｉｔ／ｓアバランシ・フォトダイオードを念頭において考える。
【００６５】
図３（ａ）は、ＷＡ＝ＷＡＤ＋ＷＡＮ＝０．８μｍ、Ｄｅ＝１５０ｃｍ２／ｓ、ｖｈ＝５×１０６ｃｍ／ｓとしてτtotalとｆ3ｄＢを計算した例を説明するための図である。ｐ形光吸収層厚をＷＡＮ＝０．３１μｍ、空乏化光吸収層厚をＷＡＤ＝０．４９μｍとする、τtotalが最小値２．８ｐｓ、ｆ3ｄＢが最大値５５ＧＨｚとなることが分かる。すなわち、ｐ形光吸収層のみの構造におけるｆ3ｄＢ（１１ＧＨｚ）もしくは空乏化光吸収層のみの構造におけるｆ3ｄＢ（３０ＧＨｚ）に比べ、飛躍的な帯域の増大が見込まれる。
【００６６】
アバランシ・フォトダイオードの動作は、利得帯域積により制限を受け、おおよそ２００ＧＨｚ程度が限界と考えられている。意味のあるなだれ増倍利得Ｍ（例えばＭ＝２．５）を得ることができる帯域は最大で約８０ＧＨｚである。
【００６７】
図３（ｂ）は、全光吸収層厚を０．６μｍと一定とし、最適化された際にｆ3ｄＢ＝８０ＧＨｚとなる構造とした場合のτtotalとｆ3ｄＢを計算した例を説明するための図である。この図から、最大のｆ3ｄＢを与えるｐ型光吸収層厚と空乏化光吸収層厚として、ＷＡＮ＝０．２６μｍ、ＷＡＤ＝０．３４μｍが得られる。結局、本発明における光吸収層の設計手法がアバランシ・フォトダイオードの動作で実用的に意味がある空乏化光吸収層の厚さは、ＷＡＤ＞０．３μｍの範囲にあり、図３（ｂ）で扱ったものよりも動作速度が低い素子では、最適な空乏化光吸収層の厚さは増加する方向にある。
【００６８】
なお、上述した第２の実施形態および第３の実施形態では、説明の複雑化を避けるために、電荷制御モデルに基づく説明を行ったが、本発明を実施するためには電荷制御モデル以外の手法を適用することが可能なことはいうまでもない。例えば、素子中のキャリアの速度電界特性を用いて連続の式をベースにした手法や、モンテカルロ計算による手法を用いることにより、本発明の基本となるアバランシ・フォトダイオードの構成法に関する指針に何ら変更を加えることなく、より精度の高い構造最適化が可能である。
【００６９】
また、これまでの実施形態の説明においては、ｐ型光吸収層中の電子輸送を拡散メカニズムに基づいて取り扱ったが、バンドに傾斜をつけて擬電界を与えた構造もキャリア走行時間の短縮化には有効である。この構造を採用する場合の最適なＷＡＮとＷＡＤの比率は、ｐ型光吸収層中の電子輸送が拡散のみの場合とは異なってくるものの、本発明の基本思想である「キャリアの全走行時間を極少値にする」という思想に基づいて素子設計することができる。
【産業上の利用可能性】
【００７０】
本発明は、動作電圧の低電圧化と使用帯域での高量子効率化とを同時に実現可能な超高速アバランシ・フォトダイオードの提供を可能とする。
【図面の簡単な説明】
【００７１】
【図１】本発明のアバランシ・フォトダイオードの構造を説明するための図で、（ａ）は断面構造の模式図、（ｂ）は動作時におけるバンドダイアグラムである。
【図２】キャリア走行に伴う素子応答の遅延時間（τtotal）と３ｄＢ帯域の、中性化光吸収層の厚さＷＡＮ依存性の計算例について説明するための図である。
【図３】本発明のアバランシ・フォトダイオードの、ｐｉｎ−ＰＤ動作時のキャリア走行時間と３ｄＢ帯域の変化を説明するための図で、（ａ）は、ＷＡ＝ＷＡＤ＋ＷＡＮ＝０．８μｍ、Ｄｅ＝１５０ｃｍ２／ｓ、ｖｈ＝５×１０６ｃｍ／ｓとしてτtotalとｆ3ｄＢを計算した例を説明するための図、（ｂ）は、最適化された際にｆ3ｄＢ＝８０ＧＨｚとなる構造とした場合のτtotalとｆ3ｄＢを計算した例を説明するための図である。
【図４】従来の典型的な電子注入型アバランシ・フォトダイオードの、動作時におけるバンドダイアグラムである。
【図５】特許文献１に開示されている電子注入型アバランシ・フォトダイオードの、動作時におけるバンドダイアグラムである。
【符号の説明】
【００７２】
１１、４１、５１  ｎ型電極層
１２、４２、５２  なだれ増倍層
１３、４３、５３  電界制御層
１４、４４、５４  バンドギャップ傾斜層
１５、４５、５５  低濃度光吸収層
１６、５６  ｐ型光吸収層
１７、４６、５７  ｐ型電極層
１８  ｎ電極
１９、４７、５８  ｐ電極
【図１】
2005223022.tif 000016
【図２】
2005223022.tif 000017
【図３】
2005223022.tif 000018
【図４】
2005223022.tif 000019
【図５】
2005223022.tif 000020