(57)【要約】【課題】スパイク電圧に起因するノイズを低減したスイッチング電源を提供することを目的とする。【解決手段】トランスの１次巻線に直列接続したスイッチング素子にオン、オフ動作を行わせ、該トランスの２次巻線に現れる電圧を整流素子と平滑容量とによって整流・平滑し、所望の出力電圧を得るスイッチング電源において、  該平滑容量の端子間電圧に応じて該スイッチング素子のオン、オフ動作を制御するＰＷＭ制御回路を備え、該トランスは、1次巻線と２次巻線との巻数が異なり、巻数の少ない巻線に、該1次巻線と該２次巻線との巻数がほぼ等しくするための３次巻線の一端が直列に接続され、該３次巻線の他端が巻線の多い巻線の巻線の同極性端側に結合コンデンサを介して接続する。【選択図】  図１
2005151681.tif 000002
【特許請求の範囲】
【請求項１】
トランスの１次巻線に直列接続したスイッチング素子にオン、オフ動作を行わせ、該トランスの２次巻線に現れる電圧を整流素子と平滑容量とによって整流・平滑し、所望の出力電圧を得るスイッチング電源において、
該平滑容量の端子間電圧に応じて該スイッチング素子のオン、オフ動作を制御するＰＷＭ制御回路を備え、該トランスは、1次巻線と２次巻線との巻数が異なり、巻数の少ない巻線に、該1次巻線と該２次巻線との巻数がほぼ等しくするための３次巻線の一端が直列に接続され、該３次巻線の他端が巻線の多い巻線の巻線の同極性端側に結合コンデンサを介して接続されることを特徴とするスイッチング電源。
【請求項２】
トランスの１次巻線に直列接続したスイッチング素子にオン、オフ動作を行わせ、該１次巻線とは明らかに巻数の異なる該トランスの２次巻線に現れる電圧を整流素子と平滑容量とによって整流・平滑し、入力電圧よりも高い出力電圧を得るスイッチング電源において、
該平滑容量の端子間電圧に応じて該スイッチング素子のオン、オフ動作を制御するＰＷＭ制御回路と、
該１次巻線に直列に設けられた３次巻線を有し、該１次巻線と該３次巻線の合計の巻数が該２次巻線の巻数とほぼ同じである該トランスと、
該２次巻線と該３次巻線の同極の各端子間に接続された結合コンデンサと、
を備えることを特徴とするスイッチング電源。
【請求項３】
前記結合コンデンサが接続される該２次巻線と該３次巻線の各端子が、該スイッチング素子がターンオフした時に高電位となる側の端子であることを特徴とする、請求項２に記載したスイッチング電源。
【請求項４】
トランスの１次巻線に直列接続したスイッチング素子にオン、オフ動作を行わせ、該１次巻線とは明らかに巻数の異なる該トランスの２次巻線に現れる電圧を整流素子と平滑容量とによって整流・平滑し、入力電圧よりも低い出力電圧を得るスイッチング電源において、
該平滑容量の端子間電圧に応じて該スイッチング素子のオン、オフ動作を制御するＰＷＭ制御回路と、
該２次巻線に直列に設けられた３次巻線を有し、該２次巻線と該３次巻線の合計の巻数が該１次巻線の巻数とほぼ同じである該トランスと、
該１次巻線と該３次巻線の同極の各端子間に接続された結合コンデンサと、
を備えることを特徴とするスイッチング電源。
【請求項５】
前記結合コンデンサが接続される該１次巻線と該３次巻線の各端子が、該スイッチング素子がターンオフした時に高電位となる側の端子であることを特徴とする、請求項４に記載したスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源の高効率化と低ノイズ化のための技術に関する。
【背景技術】
【０００２】
昇降圧型のスイッチング電源として知られているトランスを用いた一石式ｏｎ／ｏｆｆ型コンバータの回路を図３に示す。この回路は以下のように構成されている。
入力端子Ｖｉｎとアースとの間にはスイッチングトランスＴの１次巻線Ｎｐとスイッチング素子Ｑ１が直列接続され、さらに入力端子Ｖｉｎとアースとの間にはフィルタ用コンデンサＣ１が接続されている。トランスＴの２次巻線Ｎｓの一端は整流素子としてのダイオードＤ１のアノードに接続され、他端はアースに接続されている。ダイオードＤ１のカソードとアースとの間には平滑コンデンサＣ２が接続されている。平滑コンデンサＣ２の端子間に抵抗Ｒ１とＲ２の直列回路が接続され、抵抗Ｒ１とＲ２の接続点がスイッチング素子Ｑ１のオン期間をコントロールするＰＷＭ制御回路におけるエラーアンプＥＲ端子に接続されている。
【０００３】
なお、図３においてＶｉｎ、Ｖｏはそれぞれ高電位側の入力端子と出力端子を示しており、低電位側の入力端子と出力端子はアースに接続されることから図示は省略している。
この図３に示す回路は非特許文献１などで詳細に説明されており、ここでの動作説明は省略するが、要するに、スイッチング素子Ｑ１のオン、オフに伴ってトランスＴの各巻線Ｎｐ、Ｎｓに電圧を生じさせ、２次巻線Ｎｓに現れた電圧をダイオードＤ１と平滑コンデンサＣ２において整流し、所望の出力電圧を得るようになっている。
【０００４】
現存するトランスの１次巻線と２次巻線の間の結合は、磁気回路や巻線等において生じる漏れインダクタンスの影響で完全（結合係数＝１．０）ではない。このため、図３の回路でスイッチング素子Ｑ１がターンオフした時、１次巻線Ｎｐとスイッチング素子Ｑ１の接続点にピーク値の高いスパイク状の電圧（以下、スパイク電圧という）が生じる。このピーク値の高いスパイク電圧は、本来、スイッチング素子Ｑ１がオンの時に１次巻線Ｎｐを通過する電流によって磁気回路中に蓄積され、スイッチング素子Ｑ１がオフの時に２次巻線Ｎｓから取り出されるはずのエネルギーの一部が形を変えて現れたものであり、電源回路の効率低下、ノイズ増加の原因となっていた。
【０００５】
本発明の発明者は、以前、特許文献１や特許文献２に示すようなスイッチング電源を提案した。特許文献１は、１次巻線と２次巻線の同極の端子間にハイパスフィルタとしてのコンデンサを接続し、スパイク電圧のエネルギーを２次側に回生することで効率向上を図ったものである。一方、特許文献２は、１次巻線と２次巻線の各所定位置間に２つのコンデンサを接続し、１次巻線と２次巻線の間の等価的な結合係数を１．０に近づけることによりスイッチング電源の効率向上とレギュレーション特性およびクロスレギュレーション特性を改善したものである。
【０００６】
この特許文献１、特許文献２の技術を適用すれば、スパイク電圧の形で現れたエネルギーの一部をコンデンサを介して２次巻線Ｎｓ側へ伝送でき、本願図３の回路の効率を向上させることが可能となる。しかし、図３の回路のように１次巻線Ｎｐからは出力を取り出さない回路構成で、なおかつ、１次巻線Ｎｐと２次巻線Ｎｓの巻数が明らかに異なる場合には、特許文献１、特許文献２の技術を適用しても（適用しない場合よりもスパイク電圧のピーク値は低いが、）依然として１次巻線Ｎｐにはスパイク電圧が現れる。このため、電源回路から外部にノイズが漏出するのを防止するためにフィルタ用コンデンサＣ１に比較的大きな静電容量を持つ素子を使用しなければならず、ノイズ対策の面では改良の余地があった。
【非特許文献１】佐藤守男著、「スイッチング電源  設計入門」、日刊工業新聞社出版、１９９８年１１月２５日、ｐ．７１−７２
【特許文献１】実公昭６２−０３０４６５号公報
【特許文献２】特開平１０−２３４１７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は以上の問題を鑑み、スパイク電圧に起因するノイズを低減したスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、トランスの１次巻線に直列接続したスイッチング素子にオン、オフ動作を行わせ、該トランスの２次巻線に現れる電圧を整流素子と平滑容量とによって整流・平滑し、所望の出力電圧を得るスイッチング電源において、
該平滑容量の端子間電圧に応じて該スイッチング素子のオン、オフ動作を制御するＰＷＭ制御回路を備え、該トランスは、1次巻線と２次巻線との巻数が異なり、巻数の少ない巻線に、該1次巻線と該２次巻線との巻数がほぼ等しくするための３次巻線の一端が直列に接続され、該３次巻線の他端が巻線の多い巻線の巻線の同極性端側に結合コンデンサを介して接続されることを特徴とする。
【発明の効果】
【０００９】
トランスの１次、２次、３次の各巻線、そして結合コンデンサを介して入力側から出力側へエネルギーが効率的に伝送され、スパイク電圧のピーク値を非常に低くできる。その結果、ノイズが低減され、同時に電源回路の効率を高くすることができる。
【発明を実施するための最良の形態】
【００１０】
明らかに巻数の異なる１次巻線と２次巻線を持つトランスに、その入力側（１次巻線を含む）と出力側（２次巻線を含む）に存在する各巻線の巻数をほぼ等しくするような３次巻線を追加して設け、入力側と出力側の各巻線の同極の端子間に結合コンデンサを接続する。
例えば、１次巻線より２次巻線の方が明らかに巻数の多い昇圧用のトランスの場合、１次巻線の巻数とその巻数の合計がほぼ２次巻線の巻数に等しくなる３次巻線を１次巻線に直列に設ける。この場合、１次巻線と３次巻線全体がトランスの入力側巻線、２次巻線が出力側巻線となる。そして、３次巻線と２次巻線のフライバック電圧によって高電位側となる各端子間に結合コンデンサを接続する。
【００１１】
逆に１次巻線より２次巻線の方が明らかに巻数の少ない降圧用のトランスの場合、２次巻線の巻数とその巻数の合計がほぼ１次巻線の巻数に等しくなる３次巻線を２次巻線に直列に設ける。この場合、１次巻線がトランスの入力側巻線、２次巻線と３次巻線全体が出力側巻線となる。そして、１次巻線と３次巻線のフライバック電圧によって高電位側となる各端子間に結合コンデンサを接続する。
このような構成にすると、トランスの入力側と出力側の巻線に発生した電圧が交流的に平衡状態となり、１次、２次、３次の各巻線、そして結合コンデンサを介して入力側から出力側へエネルギーが効率的に伝送され、スパイク電圧のピーク値を非常に低くできる。
【実施例】
【００１２】
図１は本発明の第１の実施例によるスイッチング電源の回路図であり、その回路構成は以下の通りである。
入力端子Ｖｉｎとアースの間にはコンデンサＣ１と、トランスＴの１次巻線Ｎｐとスイッチング素子Ｑ１の直列回路が並列に接続されている。トランスＴの２次巻線Ｎｓの一端はダイオードＤ１のアノードに接続され、他端はアースに接続されている。ダイオードＤ１のカソードは出力端子Ｖｏに接続され、ダイオードＤ１のカソードとアースの間には平滑コンデンサＣ２が接続されている。平滑コンデンサＣ２の端子間に抵抗Ｒ１とＲ２の直列回路が並列接続され、抵抗Ｒ１とＲ２の接続点はスイッチング素子のオン期間をコントロールするＰＷＭ制御回路のエラーアンプＥｒ端子に接続されている。
【００１３】
図１の回路中のトランスＴは１次巻線Ｎｐの巻数（Ｎ１）よりも２次巻線Ｎｓの巻数（Ｎ２）の方が多い（Ｎ１＜Ｎ２）昇圧用のトランスである。このトランスＴは３次巻線Ｎｃが１次巻線Ｎｐに対して直列に設けられている。ここで３次巻線Ｎｃは、その巻数（Ｎ３）と１次巻線Ｎｐの巻数（Ｎ１）の合計が２次巻線Ｎｓの巻数（Ｎ２）とほぼ等しい（Ｎ１＋Ｎ３≒Ｎ２）ような巻数（Ｎ３）を持ち、その一端は１次巻線Ｎｐの異極側の端子、すなわちスイッチング素子Ｑ１と接続される側の端子に直接接続されている。そして、トランスＴの３次巻線Ｎｃの他端は結合コンデンサＣｋを介して２次巻線Ｎｓの同極側の端子、すなわちダイオードＤ１のアノードに接続される側の端子に接続されている。
【００１４】
ところで、前に紹介した特許文献１の開示回路において、トランスの１次巻線と２次巻線の巻数を同じにすると、巻数が違う場合に比べてスパイク電圧のピークが非常に小さくなることが経験的に分かっている。これは、１次巻線および２次巻線から結合コンデンサの両側に印加される電圧が交流的に平衡した状態になり、結合コンデンサがスパイク電圧のエネルギーを効果的に２次側へ誘導できるため。あるいは、トランスの入力インピーダンスと出力インピーダンスの整合が取れ、スパイク電圧のエネルギーが効果的に２次側に伝送できるため。等々、様々な理由が推測されている。
【００１５】
図１の回路は、トランスＴの入力側の巻線は１次巻線Ｎｐと３次巻線Ｎｃであり、出力側の巻線は２次巻線Ｎｓである。そして、スイッチング素子Ｑ１がターンオフした時、各巻線の巻数の関係が（Ｎ１＋Ｎ３≒Ｎ２）であるため、入力側の巻線全体に生じる電圧と出力側の巻線全体に生じる電圧は交流的にほぼ等しくなる。このため、スイッチング素子Ｑ１がターンオフした時点での図１の回路の状態はトランスの１次巻線と２次巻線の巻数を等しくした特許文献１に開示された回路と等価であり、図１の回路のトランスＴの入力側の巻線（＝１次巻線；実際には１次巻線＋３次巻線）と出力側の巻線（＝２次巻線）の巻数が仮想的に等しくなっていると考えられる。
【００１６】
したがって、図１に示すような構成としたスイッチング電源では、スイッチング素子Ｑ１がターンオフした時に１次巻線Ｎｐに生じるスパイク電圧のピークが非常に低く抑えられる。その結果、ノイズを低減でき、同時に電源回路の効率を高くすることも可能になっている。ちなみに、スパイク電圧とノイズ低減のプロセスはいずれの理由によるかは明確ではないが、実験からこの効果は確認されている。
【００１７】
図２は本発明の第２の実施例によるスイッチング電源の回路図である。
図１の回路は、１次巻線Ｎｐの巻数よりも２次巻線Ｎｓの巻数の方が多い昇圧用のトランスＴを用いる場合の回路であった。これに対して図２に示す回路は、１次巻線Ｎｐの巻数（Ｎ１）よりも２次巻線Ｎｓの巻数（Ｎ２）の方が少ない降圧用のトランスＴを用いる場合の回路である。図１の回路と図２の回路はスイッチング電源を構成する基本的な部分は同じであるが、以下の個所が図１の回路と図２の回路で異なっている。
【００１８】
図２の回路中に設けられたトランスＴは３次巻線Ｎｃが２次巻線Ｎｓに対して直列に設けられている。ここで３次巻線Ｎｃは、その巻数（Ｎ３）と２次巻線Ｎｓの巻数（Ｎ２）の合計が１次巻線Ｎｐの巻数（Ｎ１）とほぼ等しい（Ｎ２＋Ｎ３≒Ｎ１）ような巻数（Ｎ３）を持ち、その一端は２次巻線Ｎｓの異極側の端子、すなわちダイオードＤ１のアノードと接続される側の端子に直接接続されている。そして、トランスＴの３次巻線Ｎｃの他端は結合コンデンサＣｋを介して１次巻線Ｎｓの同極側の端子、すなわちスイッチング素子Ｑ１に接続される側の端子に接続されている。
【００１９】
このような構成としたスイッチング電源では、スイッチング素子Ｑ１がターンオフした時、各巻線の巻数の関係が（Ｎ１≒Ｎ２＋Ｎ３）であるため、入力側の巻線全体に生じる電圧と出力側の巻線全体に生じる電圧はほぼ等しくなる。このため図２の回路は、図１の回路と同様に、スイッチング素子Ｑ１がターンオフした時に１次巻線Ｎｐに生じるスパイク電圧のピークを非常に低く抑えられる。その結果、ノイズを低減でき、同時に電源回路の効率を高くすることも可能になる。
【図面の簡単な説明】
【００２０】
【図１】本発明によるスイッチング電源の第１の実施例の回路図。
【図２】本発明によるスイッチング電源の第１の実施例の回路図。
【図３】一般的な昇降圧型のスイッチング電源の回路図。
【符号の説明】
【００２１】
Ｃｋ：結合コンデンサ
Ｎｐ：１次巻線
Ｎｓ：２次巻線
Ｎｃ：３次巻線
Ｑ１：スイッチング素子
Ｔ：トランス
Ｖｉｎ：入力端子
Ｖｏ：出力端子
【図１】
2005151681.tif 000003
【図２】
2005151681.tif 000004
【図３】
2005151681.tif 000005