(57)【要約】【課題】半導体素子の嵌合用凹部と嵌合用凸部の嵌合により自己整合的な位置合わせして半導体素子と配線基板間で接合時の位置ずれを抑制し、高い位置精度で実装する。【解決手段】嵌合用凸部１５とバンプ１４を有する配線基板１３上の半導体素子１０の実装領域に封止樹脂１６を塗布(図２(ａ))。表面に電極１１と嵌合用凹部１２を形成の半導体素子１０と、バンプ１４と嵌合用凸部１５を形成の配線基板１３を相対させて位置合せをする(図２(ｂ))。半導体素子１０を配線基板１３上に実装(図２(ｃ))。半導体素子１０を配線基板１３に押し当て電極１１を覆う封止樹脂１６を押し退ける圧力を加える。嵌合用凸部１５と嵌合用凹部１２の嵌合で最安定位置へ誘導され加熱接合時に相対位置が規制され電極１１とバンプ１４との接続を形成する(図２(ｄ))。ボンディング装置の位置精度を越える高い精度で半導体素子１０の配線基板１３への実装ができる。【選択図】図２
2005340738.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子の表面に形成された複数の電極と、前記半導体素子の表面に形成された嵌合用凹部と、前記半導体素子の表面に形成された保護樹脂と、配線基板と、前記配線基板の表面に形成された複数のバンプと、前記配線基板の表面に形成された嵌合用凸部と、前記半導体素子と前記配線基板とを接着する硬化収縮性を有する封止樹脂とを備え、
前記半導体素子の表面の前記嵌合用凹部と前記配線基板の表面の前記嵌合用凸部が相対して嵌合されることで前記半導体素子と前記配線基板の相対位置を規制し、前記封止樹脂の硬化収縮性により前記複数の電極と前記複数のバンプの相対位置を保持したことを特徴とする半導体装置。
【請求項２】
前記嵌合用凹部と前記嵌合用凸部の一方または双方の側面が、斜面または曲面形状を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記封止樹脂が熱硬化性を有し、前記封止樹脂が硬化時の温度から常温に冷却される際の温度変化による熱収縮により半導体素子と配線基板とを保持することを特徴とする請求項１または２記載の半導体装置。
【請求項４】
複数の電極と保護樹脂を備えた半導体素子の表面に嵌合用凹部を形成する工程と、配線基板の表面に複数のバンプを形成する工程と、配線基板の表面に嵌合用凸部を形成する工程と、前記配線基板の表面に硬化収縮性を有する未硬化の封止樹脂を形成する工程と、前記配線基板の表面に前記半導体素子の表面を相対して搭載する工程と、前記電極と前記バンプとを接触させると同時に、前記嵌合用凹部と前記嵌合用凸部とを相対して嵌合圧接する工程と、前記未硬化の封止樹脂を硬化させる工程とからなることを特徴とする半導体装置の製造方法。
【請求項５】
前記嵌合用凹部及び前記嵌合用凸部を形成する工程により、前記嵌合用凹部及び前記嵌合用凸部の斜面または曲面形状が形成された側面を接触させながら前記半導体素子と前記配線基板とを圧接して、前記嵌合用凹部と前記嵌合用凸部との側面をすべりながら最安定位置に自己整合的に嵌合されることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記嵌合用凹部を形成する工程による前記嵌合用凹部の側面に形成する斜面または曲面形状の形成を、半導体素子表面の保護樹脂の形成と同時に行うことを特徴とする請求項４または５記載の半導体装置の製造方法。
【請求項７】
前記嵌合用凸部を形成する工程により前記嵌合用凸部の側面に形成する斜面または曲面形状の形成を、配線基板上のバンプ形成と同時に電解めっきの等方成長を用いて行うことを特徴とする請求項４または５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板上に半導体素子をフリップチップ実装した構造を有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、ＬＳＩなどの半導体製品の高速化、低価格化、軽量化、薄型化及び小型化等の実現のため、ＣＳＰ（Chip Scale Package）やＴＣＰ（Tape Carrier Package）などのベアチップ実装に見られるマイクロバンプ接合に対する要求が高まっている。半導体素子と配線基板との接合はバンプを介して行われる。
【０００３】
図５は、従来の半導体装置を示す断面図である。図５において、１は半導体素子、２は半導体素子１上の電極、３は半導体素子１上に形成されたチップ保護膜、４は配線基板、５は配線基板４上に形成されたバンプである。配線基板４は銅などの金属箔を用いた金属配線（図示せず）と半導体素子１との接続を形成するバンプ５とで構成されている。半導体素子１の周囲は半導体素子１と配線基板４との接着強度確保のために封止樹脂６で覆われている。
【０００４】
次に、従来の半導体装置の製造方法について説明する。図６（ａ），（ｂ），（ｃ）は、従来の半導体装置の製造方法を示した断面図である。図６において、１は半導体素子、２は電極、３はチップ保護膜、４は配線基板、５はバンプ、６は封止樹脂、７は実装時に半導体素子１と配線基板４との位置合わせを画像認識により行うためのＴＶカメラである。図６（ａ）に示すように、ＴＶカメラ７の画像認識により半導体素子１と配線基板４の位置合わせを行う。次に、図６（ｂ）に示すように、配線基板４を保持し、半導体素子１の裏面から押圧する。図６（ｃ）に示すように、半導体素子１上の電極２と配線基板４上のバンプ５の接合形成が行われる。
【０００５】
この接合形成には圧接、熱圧着による共晶成長、超音波による酸化膜の除去及び表層原子間結合などの方式を用いる。半導体装置の封止樹脂６は実装前に配線基板上に塗布される場合と、実装後にチップ側面から注入される場合とがある。封止樹脂６に熱硬化性樹脂を用いることで接合形成時もしくは接合形成後の加熱硬化により半導体装置の封止を行う。
【０００６】
また、特許文献１に記載される半導体装置の製造方法として、複数の電極を有する配線基板上に、複数の電極を覆う樹脂にてなる接着剤を配設し、複数の電極と相対する複数の突起電極を有する半導体素子と配線基板とを接着剤が所望の粘度とし加熱状態にて圧接することにより、複数の突起電極で接着剤の層を突き破り複数の電極と複数の突起電極とをそれぞれ接触させ、その後に複数の電極と複数の突起電極との接触箇所に超音波振動を印加し、接触箇所に固相拡散にてなる接合部を形成して、半導体素子と配線基板とを接合し、接着剤を硬化させることが記載されている。
【特許文献１】特許第３３０８８５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような構成の半導体装置とその製造方法には、以下に説明する課題がある。この課題について、図７を用いて説明する。図７（ａ），（ｂ）において、１は半導体素子、２は電極、３はチップ保護膜、４は配線基板、５はバンプ、６は封止樹脂である。
【０００８】
半導体装置を形成するため、配線基板４上に半導体素子１を実装する際には高い位置合わせ精度が要求される。現在使用されているボンディング装置の位置合わせ精度は±５μｍ程度のため、図７（ａ）に示すように、位置ずれによりバンプ５が電極２周囲のチップ保護膜３と接触しチップ保護膜３にダメージを与える。また、バンプ５と電極２の接触面積が不充分となり接続信頼性が低下するなど半導体装置の不良発生の原因となる。さらに、バンプ５と電極２の位置合わせにはＴＶカメラによる画像認識を用いるため、精密な位置合わせを要求するほどコスト，工程，組立時間などが増加して、生産性が低下するという課題があった。
【０００９】
また、電極２とバンプ５の接合形成、封止樹脂硬化プロセスにおける加熱時には、図７（ｂ）に示すように、半導体素子１と配線基板４の線膨張係数の差により電極２とバンプ５との相対位置のずれが発生する。これにより電極２とバンプ５との接触面積が不充分となり接続信頼性が低下するなど半導体装置の不良発生の原因となるという課題があった。
【００１０】
本発明は、前記従来技術の問題を解決することに指向するものであり、嵌合用凹部を有する半導体素子と嵌合用凸部を有する配線基板からなり、嵌合用凹部と嵌合用凸部の嵌合による自己整合的な位置合わせを行って、さらに、嵌合された前記嵌合用凹部と前記嵌合用凸部の保持力により前記半導体素子と前記配線基板の間で加熱接合時に発生する位置ずれを抑制して、半導体素子と配線基板が高い位置精度を持って実装された半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この目的を達成するために、本発明に係る請求項１に記載される半導体装置は、半導体素子と、半導体素子の表面に形成された複数の電極と、半導体素子の表面に形成された嵌合用凹部と、半導体素子の表面に形成された保護樹脂と、配線基板と、配線基板の表面に形成された複数のバンプと、配線基板の表面に形成された嵌合用凸部と、半導体素子と配線基板とを接着する硬化収縮性を有する封止樹脂とを備え、半導体素子の表面の嵌合用凹部と配線基板の表面の嵌合用凸部が相対して嵌合されることで半導体素子と配線基板の相対位置を規制し、封止樹脂の硬化収縮性により複数の電極と複数のバンプの相対位置を保持した構成によって、嵌合された嵌合用凹部と嵌合用凸部は封止樹脂の硬化収縮力により最安定位置で保持され、半導体素子と配線基板との位置が規制され、各部材の線膨張係数の差により発生する位置ずれを抑制できる。
【００１２】
また、請求項２，３に記載される半導体装置は、請求項１の半導体装置において。嵌合用凹部と嵌合用凸部の一方または双方の側面が、斜面または曲面形状を有すること、さらに、封止樹脂が熱硬化性を有し、封止樹脂が硬化時の温度から常温に冷却される際の温度変化による熱収縮により半導体素子と配線基板とを保持する構成によって、嵌合用凹部の底部の幅と嵌合用凸部先端の幅を同程度としても嵌合が容易にでき、実装後の半導体素子と配線基板の相対位置の規制がより強固となり、嵌合による位置ずれ抑制ができ、半導体装置と配線基板の実装時の加熱温度と室温との温度差に起因する封止樹脂の熱収縮により嵌合用凹部と嵌合用凸部がより強固に保持されて位置ずれのより高い抑制ができる。
【００１３】
また、請求項４に記載される半導体装置の製造方法は、複数の電極と保護樹脂を備えた半導体素子の表面に嵌合用凹部を形成する工程と、配線基板の表面に複数のバンプを形成する工程と、配線基板の表面に嵌合用凸部を形成する工程と、配線基板の表面に硬化収縮性を有する未硬化の封止樹脂を形成する工程と、配線基板の表面に半導体素子の表面を相対して搭載する工程と、電極とバンプとを接触させると同時に、嵌合用凹部と嵌合用凸部とを相対して嵌合圧接する工程と、未硬化の封止樹脂を硬化させる工程とによって、配線基板上に半導体素子の実装を行うと同時に嵌合用凹部と嵌合用凸部が自己整合的に最安定位置に嵌合され、特別な位置合わせ、嵌合肯定が不要となり生産性を向上、及び半導体素子と配線基板との位置合わせ精度を向上できる。
【００１４】
また、請求項５〜７に記載される半導体装置の製造方法は、請求項４の半導体装置の製造方法において、嵌合用凹部及び嵌合用凸部を形成する工程により、嵌合用凹部及び嵌合用凸部の斜面または曲面形状が形成された側面を接触させながら半導体素子と配線基板とを圧接して、嵌合用凹部と嵌合用凸部との側面をすべりながら最安定位置に自己整合的に嵌合されること、さらに、嵌合用凹部を形成する工程による嵌合用凹部の側面に形成する斜面または曲面形状の形成を、半導体素子表面の保護樹脂の形成と同時に行うこと、また、嵌合用凸部を形成する工程により嵌合用凸部の側面に形成する斜面または曲面形状の形成を、配線基板上のバンプ形成と同時に電解めっきの等方成長を用いて行うことによって、半導体素子と配線基板の実装の際に嵌合用凹部と嵌合用凸部の嵌合が側面をすべりながら行われるため、嵌合がより容易となり、ボンディング装置の位置合わせに要求される精度を低くでき、さらに、熱硬化性樹脂の硬化収縮により半導体素子上の曲面形状を有する嵌合用凹部を容易に作製できるとともに硬化性樹脂は半導体素子の保護樹脂と同時に形成でき、また、等方的めっき成長により配線基板上の曲面形状を有する嵌合用凸部を容易に作製できるとともにバンプと嵌合用凸部と同時に形成して工程を短縮でき、装置コスト、組立時間などを低減することができる。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、自己整合的な位置合わせにより高い実装精度を有し、また、半導体素子を配線基板上に加熱接合する際に線膨張係数の差により発生する位置ずれを効果的に抑制できる半導体装置及びその製造方法を提供できるという効果を奏する。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１７】
図１は本発明の実施の形態１における半導体装置を示す断面図である。図１において、１０は半導体素子、１１は半導体素子１０上に形成された電極、１２は半導体素子１０上の電極１１と半導体素子１０との間に形成された嵌合用凹部である。半導体素子１０上に電極１１の存在しない適当な領域が存在すればその領域に嵌合用凹部１２を形成してもよい。半導体素子１０表面には保護樹脂（図示せず）が形成されている。
【００１８】
また、１３は配線基板で、例えばアルミナ（酸化アルミニウム）、ガラスセラミックス（結晶化ガラス）、ポリイミド（耐熱性高分子）などで形成される。１４は配線基板１３上に形成されたバンプであり、例えばボールボンダ、めっきなどにより形成される。必要であれば２種以上の金属をめっきして積層構造としてもよい。１５は配線基板１３上に形成された嵌合用凸部であり、半導体素子１０上の嵌合用凹部１２と相対した位置に形成される。嵌合用凸部１５と嵌合用凹部１２は最安定位置に嵌合されておりバンプ１４と電極１１の相対位置を固定する役割を果たす。１６は実装された半導体素子１０と配線基板１３を覆う封止樹脂であり、例えば熱硬化型のエポキシ樹脂などが用いられる。封止樹脂１６は硬化収縮性を有し、最安定位置に嵌合された嵌合用凹部１２と嵌合用凸部１５を収縮力により保持している。
【００１９】
次に、前記のような構造を有する半導体装置の製造方法について説明する。図２（ａ）〜（ｄ）は前述した実施の形態１における半導体装置の製造方法を示す断面図である。図２（ａ）〜（ｄ）において、１０は半導体素子、１１は半導体素子１０上に形成された電極、１２は半導体素子１０上の電極１１と半導体素子１０との間に形成された嵌合用凹部である。１３は配線基板、１４は配線基板１３上に形成されたバンプ、１５は配線基板１３上に形成された嵌合用凸部であり、半導体素子１０上の嵌合用凹部１２と相対した位置に形成されている。
【００２０】
まず、図２（ａ）に示すように、嵌合用凸部１５及びバンプ１４を有する配線基板１３上の半導体素子１０実装領域に封止樹脂１６を塗布する。封止樹脂１６を適当な粘度にし、良好な塗布形状を得るために必要ならば配線基板１３もしくは封止樹脂１６に適当な温度を加えてもよい。例えば配線基板１３を８０℃、封止樹脂を３０℃に加熱した後、ポリイミドからなる配線基板１３上に熱硬化性のエポキシ樹脂からなる封止樹脂１６を塗布する。
【００２１】
図２（ｂ）に示すように、表面に電極１１及び嵌合用凹部１２が形成された半導体素子１０とバンプ１４及び嵌合用凸部１５が形成された配線基板１３を相対させて位置合わせを行う。位置合わせ時には装置の位置合わせ精度に起因する位置ずれがあり、現行のボンディング装置では±５μｍ程度の誤差が存在する。
【００２２】
図２（ｃ）に示すように、半導体素子１０を配線基板１３上に実装する。実装時に封止樹脂１６の粘度を下げる必要がある場合には配線基板を加熱してもよい。また、半導体素子１０についても必要ならば適当な温度に加熱する。例えば半導体素子１０を２３０℃、配線基板１３を１００℃に加熱し、半導体素子１０を配線基板１３に押し当てる。半導体素子１０に加える圧力は、バンプ１４に要求する変形量や、半導体素子１０上の電極１１を覆う封止樹脂１６を押し退けるために必要な圧力に応じて適宜設定すればよい、例えば、１バンプあたり４０ｇの圧力を加える。
【００２３】
また、実装時には図２（ｂ）に示すように、位置合わせ時に発生した位置ずれが存在するが、配線基板１３上の嵌合用凸部１５及び半導体素子１０上の嵌合用凹部１２が嵌合により最安定位置へ誘導され、加熱接合時に半導体素子１０と配線基板１３の相対位置が規制される。このためボンディング装置の限界以上の高い位置精度で半導体素子１０を配線基板１３上に実装できる。また、嵌合された嵌合用凸部と嵌合用凹部は最安定位置で強固に保持され、半導体素子１０と配線基板１３を加熱実装する際に半導体素子１０と配線基板１３の線膨張係数の差により発生する位置ずれを抑制する。
【００２４】
図２（ｄ）に示すように、半導体素子１０上の電極１１と配線基板１３上のバンプ１４との接続を形成する。封止樹脂１６に熱硬化性樹脂を用いる場合には、電極１１とバンプ１４の接続形成と同時に封止樹脂１６の加熱硬化を行う。電極１１とバンプ１４の接合には圧接、熱圧着による共晶成長、超音波振動の印加などの方法を用いる。例えば半導体素子１０を２３０℃、配線基板１３を１００℃に保持し、２５ｍｓｅｃ程度の超音波振動を配線基板１３に印加することで固相拡散により電極１１とバンプ１４の接続を形成すると同時に熱硬化性のエポキシ樹脂を硬化させる。
【００２５】
このように本実施の形態１の半導体装置とその製造方法を用いれば、ボンディング装置の位置精度を越える高い精度での半導体素子１０の配線基板１３への実装が可能となる。また嵌合された嵌合用凹部１２と嵌合用凸部１５により半導体素子１０と配線基板１３の相対位置が固定され、加熱接合時に半導体素子１０と配線基板１３との線膨張係数の違いによりバンプ１４と電極１１の間に発生する位置ずれを抑制しながら接続形成を行うことが可能である。
【００２６】
次に、本発明の実施の形態１における半導体装置を形成する半導体素子の製造方法について説明する。図３は本実施の形態１の半導体素子上の嵌合用凹部の製造方法を示す断面図である。図３において、１０は半導体素子、１１は半導体素子１０上に形成された電極、１２は半導体素子１０上の電極１１と半導体素子１０との間に形成された嵌合用凹部１２である。１８は半導体素子１０の表面を覆う保護樹脂であり、例えばポリイミドなどで形成される。１７は嵌合用凹部１２の材料となる熱硬化性樹脂であり、保護樹脂１８と同じ材料を用いる。
【００２７】
図３（ａ）に示すように、半導体素子１０上の保護樹脂１８と嵌合用凹部１２を形成する領域に熱硬化性樹脂１７を塗布する。次に、図３（ｂ）に示すように、半導体素子１０の加熱を行い、熱硬化性樹脂１７を硬化させる。熱硬化性樹脂１７の硬化の際に発生する硬化収縮力により、保護樹脂１８と嵌合用凹部１２は曲面形状となる。
【００２８】
このように、保護樹脂１８の形状にあらかじめ嵌合用凹部１２のパターンを加えることで、工数を増やすことなく容易に嵌合用凹部１２を形成することができる。また、熱硬化性樹脂１７の硬化収縮力により嵌合用凹部１２の曲面形状を容易に作製できる。嵌合用凹部１２に曲面形状を付与することで、嵌合用凹部１２への嵌合用凸部１５の嵌合が容易に起こると同時に半導体素子１０と配線基板１３の位置ずれに対し嵌合用凸部１５を誘導する範囲が広く取れるため、位置合わせを補正できる範囲が大きくなる。
【００２９】
次に、本発明の実施の形態１における半導体装置を形成する配線基板の製造方法について説明する。図４は本実施の形態１の配線基板の作製方法を示す斜視図（ａ）〜（ｃ）及びその断面図（ｄ）〜（ｆ）である。図４（ａ）〜（ｆ）において、１３は配線基板、１４は配線基板１３上に形成された金属配線１９の所定の位置に形成されたバンプ、１５は配線基板１３上に形成された金属配線１９ａの所定の位置に形成された嵌合用凸部、２０はめっき用マスクパターン２０ａを形成するためのフォトレジストである。
【００３０】
まず、図４（ａ），（ｄ）に示すように、配線基板１３上には電極と接合用のバンプ１４のための金属配線１９と嵌合用凸部１５作製のための金属配線１９ａが形成されている。金属配線１９，１９ａの形成された配線基板１３上にフォトレジスト２０を塗布する。
【００３１】
図４（ｂ），（ｅ）に示すように、フォトレジスト２０の露光、現像により配線基板１３上のバンプ１４、嵌合用凸部１５を形成する領域を開口しためっき用マスクパターン２０ａを作製する。めっき用マスクパターン２０ａは複数の導体配線にまたがった開口部を有している。
【００３２】
図４（ｃ），（ｆ）に示すように、等方性の電解めっきを行い金属配線１９及び１９ａ上に曲面形状を有するバンプ１４及び嵌合用凸部１５を作製する。めっき用マスクパターン２０ａが複数の配線にまたがっているため、隣接配線間でのバンプ１４の相対位置は極めて高い精度を有する。また、等方性のめっき成長を用いることで、バンプ１４と嵌合用凸部１５を等しい高さで作製することが可能となる。
【００３３】
以上のように、形成した半導体素子１０と配線基板１３により加熱接合時にバンプ１４と電極１１の間に発生する位置ずれを抑制しながら接続形成を行うことができる。
【産業上の利用可能性】
【００３４】
本発明に係る半導体装置及びその製造方法は、自己整合的な位置合わせにより高い実装精度を有し、また、半導体素子を配線基板上に加熱接合する際に線膨張係数の差により発生する位置ずれを効果的に抑制でき、配線基板上に半導体素子をフリップチップ実装した構造を有する半導体装置及びその製造方法に有用である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１における半導体装置を示す断面及び部分拡大図
【図２】本発明の実施の形態１における半導体装置の製造方法を示す断面図（ａ）〜（ｄ）
【図３】本発明の実施の形態１における半導体素子の製造方法を示す断面図（ａ），（ｂ）
【図４】本実施の形態１の配線基板の作製方法を示す斜視図（ａ）〜（ｃ）及びその断面図（ｄ）〜（ｆ）
【図５】従来の半導体装置の構造を示す断面図
【図６】従来の半導体装置の製造方法を示す断面図（ａ）〜（ｃ）
【図７】従来の半導体装置の製造方法における位置合わせのずれ、線膨張係数によるずれを示す図
【符号の説明】
【００３６】
１，１０  半導体素子
２，１１  電極
３  チップ保護膜
４，１３  配線基板
５，１４  バンプ
６，１６  封止樹脂
７  ＴＶカメラ
１２  嵌合用凹部
１５  嵌合用凸部
１７  熱硬化性樹脂
１８  保護樹脂
１９，１９ａ  金属配線
２０  フォトレジスト
２０ａ  めっき用マスクパターン
【図１】
2005340738.tif 000003
【図２】
2005340738.tif 000004
【図３】
2005340738.tif 000005
【図４】
2005340738.tif 000006
【図５】
2005340738.tif 000007
【図６】
2005340738.tif 000008
【図７】
2005340738.tif 000009