(57)【要約】【課題】基板上に形成される複数の半導体素子の特性を向上させ、かつ、特性を均一化させることが可能な半導体装置を提供する。【解決手段】この半導体装置は、石英基板１と、石英基板１上に形成され、Ａ方向にキャリアが流れるチャネル領域５ｃを有する多結晶シリコン膜５を含む複数のｎ型薄膜トランジスタ１０とを備えている。そして、複数のｎ型薄膜トランジスタ１０を構成する多結晶シリコン膜５は、双晶面６ａおよび６ｂを有するとともに、双晶面６ａおよび６ｂは、Ａ方向にほぼ平行になるように形成されている。【選択図】図１
2005340651.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、第１の方向にキャリアが流れるチャネル領域を有する半導体層を含む複数の半導体素子とを備え、
前記複数の半導体素子を構成する前記半導体層は、双晶面を有するとともに、前記双晶面は、前記チャネル領域を流れるキャリアが前記双晶面を横切りにくい第２の方向に延びるように形成されている、半導体装置。
【請求項２】
前記半導体層は、面心立方格子の結晶構造を有し、
前記半導体層における前記キャリアが前記チャネル領域を流れる前記第１の方向に対応する結晶方位を＜ｕ  ｖ  ｗ＞とするとともに、前記基板の主表面に対して垂直な方向と結晶方位＜１  １  １＞とのなす角度が１０°を超える場合、前記第１の方向の結晶方位＜ｕ  ｖ  ｗ＞は、以下の２つの式を満たす、請求項１に記載の半導体装置。
｜ｕ−ｖ−ｗ｜／（ｕ２＋ｖ２＋ｗ２）１／２≦０．３
ｕ≧ｖ≧ｗ≧０
【請求項３】
前記基板と前記半導体層との間に、前記半導体層に接するように形成され、溶融された半導体との接触角が４５°以下である絶縁膜をさらに備える、請求項１または２に記載の半導体装置。
【請求項４】
基板上に、複数の半導体素子の能動層となる半導体層を形成する工程と、
所定の方向に延びる双晶面を有するように、前記半導体層を結晶化させる工程と、
前記半導体層に、前記所定の方向に延びる双晶面をチャネル長方向に流れるキャリアが横切りにくいように、チャネル領域を形成する工程とを備えた、半導体装置の製造方法。
【請求項５】
前記半導体層を結晶化させる工程は、
レーザビームを走査することにより前記半導体層を加熱することによって、前記所定の方向に延びる双晶面を有するように、前記半導体層を結晶化させる工程を含む、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記レーザビームのビーム形状は、長方形状であり、
前記半導体層を結晶化させる工程は、
前記レーザビームを前記レーザビームの短辺方向に走査することにより前記半導体層を加熱することによって、前記所定の方向に延びる双晶面を有するように、前記半導体層を結晶化させる工程を含む、請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、半導体層を含む複数の半導体素子を備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、液晶表示装置や有機ＥＬ表示装置などにおいては、基板上に、画素部や周辺回路に用いる複数の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が形成されている。近年では、このような薄膜トランジスタの能動層として、多結晶シリコン膜が採用されている。そして、液晶表示装置や有機ＥＬ表示装置では、低コスト、高性能化および軽量コンパクト化のために、薄膜トランジスタのキャリアの移動度などの特性を向上し、かつ、特性の均一化を図る必要がある。多結晶シリコン膜からなる能動層を含む薄膜トランジスタの高性能化および特性の均一化には、基板上の多結晶シリコン膜をできるだけ単結晶に近づける必要がある。特に、有機ＥＬ表示装置では、画素部の薄膜トランジスタを、スイッチングではなく、画素部の有機ＥＬ素子に供給する電流を調節するために用いるので、薄膜トランジスタの特性が画質に大きく影響する。
【０００３】
多結晶シリコン膜を単結晶に近づける方法としては、結晶粒径が大きくなるように多結晶シリコン膜を形成する、または、能動領域に結晶粒径の大きい部分が形成されるように位置制御する方法がある。別の方法として、成膜条件や結晶化条件を制御することにより、多結晶シリコン膜の結晶方位を揃えることも行われている（たとえば、特許文献１および２参照）。上記特許文献１には、スパッタリング法を用いて多結晶シリコン膜を形成する際に、スパッタリング条件を制御することによって、多結晶シリコン膜の基板の主表面に対して垂直な方向の結晶方位を揃える方法が開示されている。また、上記特許文献２には、多結晶シリコン膜の結晶化の際に、結晶化のための熱処理温度を制御することによって、多結晶シリコン膜の基板の主表面に対して垂直な方向の結晶方位を揃える方法が開示されている。
【特許文献１】特開昭５８−８４４６４号公報
【特許文献２】特開昭６３−３０７４３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１および２では、多結晶シリコン膜の形成時に、膜全体が実質的に同じ温度となるなど、多結晶シリコン膜の基板の主表面に対して平行な方向に異方性がなく、この方向の結晶方位を揃えるのが困難であるという不都合がある。たとえば、多結晶シリコン膜の基板の主表面に対して平行な方向の結晶方位を揃えるためには、シリコン膜の主表面と平行な方向に温度勾配を生じさせるとともに、高い温度領域から低い温度領域に向かって結晶成長させる必要がある。しかし、多結晶シリコン膜の形成時に膜全体が実質的に同じ温度となる上記特許文献１および２では、基板の主表面に対して平行な方向に温度勾配などの異方性が存在しないので、多結晶シリコン膜の基板の主表面に対して平行な方向の結晶方位を揃えるのが困難となる。
【０００５】
上記のように、多結晶シリコン膜の基板の主表面に対して平行な方向の結晶方位が揃わない場合には、多結晶シリコン膜に形成される欠陥の１つである双晶面の延びる方向のばらつきが大きくなるという不都合がある。ここで、双晶とは、１つの結晶粒の中で、結晶格子の構造は同じであるが、ある一定の面を境界にして、互いに鏡面対称となっている結晶であり、その境界面を双晶面という。双晶面の延びる方向のばらつきが大きくなると、ある双晶面を基準に、キャリアがこの双晶面を横切らないように薄膜トランジスタ（薄膜半導体素子）のチャネル領域を形成したとしても、別の領域に形成された薄膜トランジスタ（薄膜半導体素子）では、双晶面の延びる方向がばらついているため、キャリアが双晶面を横切るようにチャネル領域が形成される場合があるという不都合が生じる。このように、チャネル領域が双晶面を横切るように形成された場合には、チャネル領域を流れるキャリアが双晶面を横切ることによりキャリアの移動度が低下するので、双晶面が形成された多結晶シリコン膜を含む薄膜トランジスタの特性が低下するという不都合がある。また、双晶面が形成された多結晶シリコン膜を含む薄膜トランジスタと双晶面が形成されていない多結晶シリコン膜を含む薄膜トランジスタとでキャリアの移動度に違いが生じるという不都合もある。これらの結果、基板上に形成される複数の薄膜トランジスタの特性が低下し、かつ、特性が不均一になるという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、基板上に形成される複数の半導体素子の特性を向上させ、かつ、特性を均一化させることが可能な半導体装置を提供することである。
【０００７】
この発明のもう１つの目的は、基板上に形成される複数の半導体素子の特性を向上させ、かつ、特性を均一化させることが可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【０００８】
上記目的を達成するために、この発明の第１の局面による半導体装置は、基板と、基板上に形成され、第１の方向にキャリアが流れるチャネル領域を有する半導体層を含む複数の半導体素子とを備えている。そして、複数の半導体素子を構成する半導体層は、双晶面を有するとともに、双晶面は、チャネル領域を流れるキャリアが双晶面を横切りにくい第２の方向に延びるように形成されている。
【０００９】
この第１の局面による半導体装置では、上記のように、複数の半導体素子を構成する半導体層を、双晶面を有するように形成するとともに、その双晶面を、チャネル領域を流れるキャリアが双晶面を横切りにくい第２の方向に延びるように形成することによって、チャネル領域を流れるキャリアが双晶面を横切るのを抑制することができるので、キャリアの移動度が低下するのを抑制することができる。これは、同一の結晶粒内において、双晶面は、互いに交差することができないので、第２の方向以外の方向に延びる双晶面の形成を抑制できるためである。これにより、双晶面が形成された半導体層を含む複数の半導体素子の特性を向上させることができる。また、同一の基板上に、双晶面が形成された半導体層と双晶面が形成されていない半導体層とが存在したとしても、双晶面が形成された半導体層のチャネル領域を流れるキャリアが双晶面を横切るのを抑制することができるので、双晶面が形成された半導体層を含む半導体素子と、双晶面が形成されていない半導体層を含む半導体素子とでキャリアの移動度に違いが生じるのを抑制することができる。その結果、複数の半導体素子の特性がばらつくのを抑制することができるので、特性を均一化することができる。
【００１０】
上記第１の局面による半導体装置において、好ましくは、半導体層は、面心立方格子の結晶構造を有し、半導体層におけるキャリアがチャネル領域を流れる第１の方向に対応する結晶方位を＜ｕ  ｖ  ｗ＞とするとともに、基板の主表面に対して垂直な方向と結晶方位＜１  １  １＞とのなす角度が１０°を超える場合、第１の方向の結晶方位＜ｕ  ｖ  ｗ＞は、以下の２つの式を満たす。
【００１１】
｜ｕ−ｖ−ｗ｜／（ｕ２＋ｖ２＋ｗ２）１／２≦０．３
ｕ≧ｖ≧ｗ≧０
このように構成すれば、半導体層に形成される双晶の延びる方向と、半導体層のチャネル領域をキャリアが流れる方向とのずれを約１０°の範囲内にすることができるので、チャネル領域を流れるキャリアが双晶を横切るのを容易に抑制することができる。
【００１２】
上記第１の局面による半導体装置において、好ましくは、基板と半導体層との間に、半導体層に接するように形成され、溶融された半導体との接触角が４５°以下である絶縁膜をさらに備える。このように構成すれば、結晶化の際に溶融した半導体が凝集して塊状化するのを抑制することができるので、結晶化の際の半導体層の溶融時間を長くする結晶化条件を用いることができる。その結果、一方方向に溶融および凝固を行うことにより異方的に結晶成長させる場合、より安定的に結晶化させることができ、結晶方位がばらつくのを抑制することができるので、半導体層に形成される双晶面の延びる方向がばらつくのを抑制することができる。
【００１３】
この発明の第２の局面による半導体装置の製造方法は、基板上に、複数の半導体素子の能動層となる半導体層を形成する工程と、所定の方向に延びる双晶面を有するように、半導体層を結晶化させる工程と、半導体層に、所定の方向に延びる双晶面をチャネル長方向に流れるキャリアが横切りにくいように、チャネル領域を形成する工程とを備えている。
【００１４】
この第２の局面による半導体装置の製造方法では、上記のように、所定の方向に延びる双晶面を有するように、複数の半導体素子の能動層となる半導体層を結晶化させた後、その半導体層に、所定の方向に延びる双晶面をチャネル長方向に流れるキャリアが横切りにくいように、チャネル領域を形成することによって、チャネル領域を流れるキャリアが双晶面を横切るのを抑制することができるので、キャリアの移動度が低下するのを抑制することができる。これにより、双晶面が形成された半導体層を含む複数の半導体素子の特性を向上させることが可能な半導体装置を容易に形成することができる。また、同一の基板上に、双晶面が形成された半導体層と双晶面が形成されていない半導体層とが存在したとしても、双晶面が形成された半導体層のチャネル領域を流れるキャリアが双晶面を横切るのを抑制することができるので、双晶面が形成された半導体層を含む半導体素子と双晶面が形成されていない半導体層を含む半導体素子とでキャリアの移動度に違いが生じるのを抑制することができる。その結果、複数の半導体素子の特性がばらつくのを抑制することができるので、特性を均一化することが可能な半導体装置を容易に形成することができる。
【００１５】
上記第２の局面による半導体装置の製造方法において、好ましくは、半導体層を結晶化させる工程は、レーザビームを走査することにより半導体層を加熱することによって、所定の方向に延びる双晶面を有するように、半導体層を結晶化させる工程を含む。このように構成すれば、電気炉などを用いて半導体層を全体的に加熱する場合と異なり、結晶化の際に半導体層に温度勾配を与えることができる。そして、この温度勾配の低い温度領域から高い温度領域に向かって結晶成長させることにより、容易に、半導体層の結晶方位を揃えることができる。そして、半導体層の特定の方位と複数の結晶粒の双晶面とが平行に近い状態になるように結晶化させるとともに、半導体層の特定の方位に対応する方向にキャリアが流れるようにチャネル領域を形成すれば、容易に、チャネル領域を流れるキャリアが双晶面を横切るのを抑制することができる。
【００１６】
上記レーザビームを走査することにより半導体層の結晶化を行う工程を含む半導体装置の製造方法において、好ましくは、レーザビームのビーム形状は、長方形状であり、半導体層を結晶化させる工程は、レーザビームをレーザビームの短辺方向に走査することにより半導体層を加熱することによって、所定の方向に延びる双晶面を有するように、半導体層を結晶化させる工程を含む。このように構成すれば、レーザビームの走査方向の温度勾配を急峻にすることができるので、低い温度領域から高い温度領域に成長する結晶の結晶方位および双晶面の延びる方向がばらつくのをより有効に抑制することができる。
【００１７】
なお、上記第１の局面による半導体装置において、半導体層は、薄膜トランジスタの能動層を含んでいてもよい。このように構成すれば、双晶面を有する半導体層により構成される薄膜トランジスタの能動層において、チャネル領域を流れるキャリアが双晶面を横切ることがないので、キャリアの移動度が低下するのを抑制することができる。これにより、双晶面を有する能動層を含む薄膜トランジスタの特性を向上させることができる。
【００１８】
また、上記レーザビームを走査することにより半導体層の結晶化を行う工程を含む半導体装置の製造方法において、レーザビームは、連続発振型レーザビームを含んでいてもよい。このように構成すれば、連続発振型レーザビームは、レーザビームの走査方向に連続的に半導体層を加熱することができるので、半導体層の結晶方位がばらつくのを抑制することができる。これにより、双晶面の延びる方向がばらつくのをより抑制することができる。
【００１９】
また、上記レーザビームを走査することにより半導体層の結晶化を行う工程を含む半導体装置の製造方法において、基板上に、吸収膜を形成する工程をさらに備え、半導体層を結晶化させる工程は、レーザビームを吸収膜に照射することにより吸収膜を発熱させ、その熱を利用して、所定の方向に延びる双晶面を有するように、半導体層を結晶化させる工程を含んでいてもよい。このように構成すれば、半導体には吸収されない一方吸収膜には吸収される安定したレーザビームを用いることができるので、結晶化の際に半導体層を安定して加熱することができる。これにより、結晶方位および双晶面の延びる方向がばらつくのを抑制することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態を図面に基づいて説明する。
【００２１】
（第１実施形態）
図１は、本発明の第１実施形態による複数の薄膜トランジスタを含む半導体装置の構造を示した断面図である。図２は、図１に示した薄膜トランジスタの能動層を構成する多結晶シリコン膜の一例の模式図である。まず、図１および図２を参照して、第１実施形態による薄膜トランジスタを含む半導体装置の構造について説明する。
【００２２】
第１実施形態の薄膜トランジスタを含む半導体装置では、図１に示すように、石英基板１上に、約５０ｎｍの厚みを有するとともに、シリコンよりも高い融点を有するＭｏ膜２が形成されている。なお、石英基板１は、本発明の「基板」の一例であり、Ｍｏ膜２は、本発明の「吸収膜」の一例である。Ｍｏ膜２上には、約８０ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜３が形成されている。絶縁膜３上には、約２０ｎｍの厚みを有するとともに、溶融シリコンとの接触角が約４５°以下であるＳｉＮＸ膜からなる絶縁膜４が形成されている。絶縁膜４上の所定領域には、ｎ型薄膜トランジスタ１０の能動層を構成する多結晶シリコン膜５が島状に所定の間隔を隔てて複数形成されている。なお、第１実施形態では、図面の簡略化のため、多結晶シリコン膜５を２つのみ図示している。各多結晶シリコン膜５は、約５０ｎｍの厚みを有するとともに、面心立方格子の結晶構造を有する。また、各多結晶シリコン膜５の石英基板１の主表面に対して平行な面は、たとえば、（２  −１  −１）面である。なお、多結晶シリコン膜５は、本発明の「半導体層」および「能動層」の一例である。
【００２３】
ここで、第１実施形態では、図２に示すように、たとえば、多結晶シリコン膜５は、結晶方位［０  １  −１］に延びる複数の双晶面６ａおよび６ｂを有する。なお、双晶面６ａは、（−１  １  １）面であり、双晶面６ｂは、（１  １  １）面である。また、多結晶シリコン膜５の双晶面６ａおよび６ｂよりも外側の領域には、結晶粒の方位がわずかにずれて生じる粒界である亜粒界６ｃが複数形成されている。
【００２４】
また、図１に示すように、多結晶シリコン膜５には、チャネル領域５ｃを挟むように、ソース領域５ａおよびドレイン領域５ｂが形成されている。また、ソース領域５ａおよびドレイン領域５ｂは、ｎ型低濃度不純物領域５ｄとｎ型高濃度不純物領域５ｅとからなるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有する。
【００２５】
また、第１実施形態では、チャネル領域５ｃは、チャネル領域５ｃをチャネル長方向に流れるキャリアが、たとえば、図２に示した双晶面６ａおよび６ｂを横切りにくいように形成されている。具体的には、図２の多結晶シリコン膜５を用いて薄膜トランジスタを形成する場合、チャネル領域５ｃは、チャネル領域５ｃをチャネル長方向に流れるキャリアが双晶面６ａおよび６ｂの延びる方向（結晶方位［０  １  −１］）と同じ方向に流れるように形成されている。つまり、第１実施形態では、多結晶シリコン膜５に形成される双晶面６ａおよび６ｂの延びる方向と、多結晶シリコン膜５のチャネル領域５ｃをキャリアが流れる方向（Ａ方向：チャネル長方向）とがなす角度が、０°である。ここで、キャリアがチャネル領域５ｃを流れる方向（図１および図２のＡ方向：チャネル長方向）に対応する結晶方位［０  １  −１］は、型方位＜１  １  ０＞で表すことができる。そして、キャリアがチャネル領域５ｃを流れる方向（Ａ方向：チャネル長方向）に対応する結晶型方位を＜ｕ  ｖ  ｗ＞＝＜１  １  ０＞とすると、ｕ−ｖ−ｗ＝１−１−０＝０となる。すなわち、第１実施形態では、キャリアがチャネル領域５ｃを流れる方向（Ａ方向：チャネル長方向）に対応する結晶方位と、双晶面６ａおよび６ｂの面法線のベクトルとがなす角度θが９０°になる場合を図示している。これは、キャリアがチャネル領域５ｃを流れる方向（Ａ方向：チャネル長方向）に対応する結晶方位と、双晶面６ａおよび６ｂとがなす角度α（＝９０°−θ）が約０°〜約１０°になる条件である｜ｕ−ｖ−ｗ｜／（ｕ２＋ｖ２＋ｗ２）１／２≦０．３（ただし、ｕ≧ｖ≧ｗ≧０）の関係式を満たしている。以下、この関係式について説明する。
【００２６】
一般に、双晶面は、面心立方構造の半導体の結晶成長に大きな影響を与える。たとえば、不純物を有さない非晶質シリコン膜を電気炉で６００℃程度に加熱し、固相の状態で結晶化を行ういわゆる固相成長法では、双晶面により結晶成長が助長されるため、主に双晶面の延びる方向に結晶が成長する。しかし、固相成長法では、互いに平行しない複数の双晶面が形成されるため、結晶成長方向（双晶面の延びる方向）が一致しない。また、Ｎｉなどを触媒として結晶化温度の低温化を図るＭＩＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法では、＜１  １  １＞方位に結晶が成長するとともに、結晶成長方向と垂直な方向に双晶面が形成される。このように、双晶面は、結晶成長において大きな影響力を持っており、成長方位（結晶方位）は、一般に双晶面の形成との関係により決定される。ただし、種結晶を用いて結晶成長方向を制御する場合や、基板の影響により結晶成長の核の発生の方位が制御される場合では、結晶方位は、種結晶や基板との相互作用により決定されるため、この限りではない。
【００２７】
なお、第１実施形態の多結晶シリコン膜は、種結晶や基板により結晶成長方向を制御する方法を用いずに形成されている。このため、第１実施形態の多結晶シリコン膜５では、双晶面の形成と結晶方位とは密接に関係している。
【００２８】
ところで、面心立方構造の双晶面は、型表示で｛１  １  １｝であり、（１  １  １）、（１  １  −１）、（１  −１  １）および（−１  １  １）の４つの互いに平行しない方位が存在する。これらの面は、正四面体を構成する。また、これらの面と特定の方位（たとえば、結晶成長方位など）との関係は、平行または垂直である。そして、特定の方位にほぼ平行にキャリアが流れるようにチャネル領域を形成し、そのキャリアの流れる方向を型方位を用いて＜ｕ  ｖ  ｗ＞（ただし、ｕ≧ｖ≧ｗ≧０）と表すと、特定の方位と最も平行に近い双晶面とのなす角度α（＝９０°−θ）は、ｃｏｓ（９０°−α）＝｜ｕ−ｖ−ｗ｜／（（ｕ２＋ｖ２＋ｗ２）１／２×３１／２）により求めることができる。ここで、｜α｜≦１０°となる条件は、｜ｕ−ｖ−ｗ｜／（ｕ２＋ｖ２＋ｗ２）１／２≦０．３である。なお、［０  １  −１］は、α＝０°となる一例である。
【００２９】
ここで、双晶面は、互いに交差できないため、結晶粒内に双晶面が存在すると、その双晶面と交差する双晶面は存在しない。図２において、双晶面６ａおよび６ｂは、互いに平行ではないが、結晶内では交差していないため存在できる。その一方、（１  １  −１）面および（１  −１  １）面も双晶面となり得る結晶面であるが、（１  １  −１）面および（１  −１  １）面の双晶面が形成された場合には、双晶面６ａおよび６ｂと交差するため、（１  １  −１）面および（１  −１  １）面の双晶面は存在できない。すなわち、チャネル領域をキャリアが流れる方向に平行に双晶面が形成されることにより、キャリアが流れる方向を横切る方向に双晶面が形成されるのを抑制することができる。
【００３０】
また、図１に示すように、多結晶シリコン膜５を覆うように、約１００ｎｍの厚みを有するＳｉＯ２膜またはＳｉＮＸ膜からなるゲート絶縁膜６が形成されている。チャネル領域５ｃ上のゲート絶縁膜６上には、約５０ｎｍの厚みを有する高融点金属であるＭｏ膜からなるゲート電極７が形成されている。そして、ゲート電極７と、ゲート絶縁膜６と、ソース領域５ａおよびドレイン領域５ｂとによって、ｎ型薄膜トランジスタ１０が構成されている。そして、石英基板１上の複数のｎ型薄膜トランジスタ１０によって、ｎ型薄膜トランジスタ群が構成されている。なお、ｎ型薄膜トランジスタ１０は、本発明の「半導体素子」および「薄膜トランジスタ」の一例である。
【００３１】
第１実施形態では、上記のように、複数のｎ型薄膜トランジスタ１０を構成する多結晶シリコン膜５を、たとえば、結晶方位［０  １  −１］に延びる双晶面６ａおよび６ｂを有するように形成するとともに、チャネル領域５ｃを、結晶方位［０  １  −１］に対応する方向（Ａ方向）にキャリアが流れるように形成することによって、チャネル領域５ｃを流れるキャリアが双晶面６ａおよび６ｂを横切るのを抑制することができ、さらに、キャリアが流れる方向を横切る双晶面の形成を抑制することができるので、キャリアの移動度が低下するのを抑制することができる。これにより、双晶面６ａおよび６ｂが形成された多結晶シリコン膜５を含む複数のｎ型薄膜トランジスタ１０の特性を向上させることができる。また、同一の石英基板１上に、双晶面６ａおよび６ｂが形成された多結晶シリコン膜５と双晶面６ａおよび６ｂが形成されていない多結晶シリコン膜５とが存在したとしても、双晶面６ａおよび６ｂが形成された多結晶シリコン膜５のチャネル領域５ｃを流れるキャリアが双晶面６ａおよび６ｂを横切るのを抑制することができるので、双晶面６ａおよび６ｂが形成された多結晶シリコン膜５を含むｎ型薄膜トランジスタ１０と双晶面６ａおよび６ｂが形成されていない多結晶シリコン膜５を含むｎ型薄膜トランジスタ１０とでキャリアの移動度に違いが生じるのを抑制することができる。その結果、複数のｎ型薄膜トランジスタ１０の特性がばらつくのを抑制することができるので、特性を均一化することができる。
【００３２】
また、第１実施形態では、キャリアがチャネル領域５ｃを流れる方向に対応する結晶方位を＜ｕ  ｖ  ｗ＞とする場合、｜ｕ−ｖ−ｗ｜／（ｕ２＋ｖ２＋ｗ２）１／２≦０．３（ただし、ｕ≧ｖ≧ｗ≧０とするとともに、石英基板１の主表面に対して垂直な方向と結晶方位＜１  １  １＞とのなす角度が１０°を超えるとする）の式を満たすように結晶方位＜ｕ  ｖ  ｗ＞を設定することによって、多結晶シリコン膜５に形成される双晶面６ａおよび６ｂの延びる方向と、多結晶シリコン膜５のチャネル領域５ｃをキャリアが流れる方向（Ａ方向）とがなす角度を約０°〜約１０°の範囲内（第１実施形態では０°）にすることができるので、チャネル領域５ｃを流れるキャリアが双晶面６ａおよび６ｂを横切るのを容易に抑制することができるとともに、キャリアが流れる方向を横切る双晶面の形成を抑制することができる。
【００３３】
図３は、本発明の第１実施形態による半導体装置の製造に用いるレーザ照射装置の全体構成を示した概略図であり、図４は、図３に示したレーザ照射装置の基板に照射されるレーザの形状を示した斜視図である。次に、図３および図４を参照して、第１実施形態による半導体装置の製造に用いるレーザ照射装置の構成について説明する。
【００３４】
第１実施形態による半導体装置の製造に用いるレーザ照射装置は、図３に示すように、レーザ発振器１１と、光ファイバ１２と、照射光学系１３と、ヒータプレート１４とを備えている。レーザ発振器１１と照射光学系１３とは、光ファイバ１２によって接続されている。また、図４に示すように、ヒータプレート１４は、レーザビーム３０の短辺方向に移動可能に設置されている。また、ヒータプレート１４上には、結晶化すべき非晶質シリコンが形成された石英基板１が設置される。
【００３５】
また、図３に示すように、レーザ発振器１１の内部には、ＹＡＧレーザの発振用の結晶であるＹＡＧロット１６を挟むように、励起用の半導体レーザ（ＬＤ）１７ａおよび１７ｂが設けられている。また、ＹＡＧロット１６の長手方向の側部の両側には、ＹＡＧロット１６から出射されるレーザ光を発振させるためのミラー１８および１９が設けられている。また、レーザ発振器１１に接続された光ファイバ１２の延長線上には、ミラー１８を通過したレーザ光の進行方向を光ファイバ１２の方向に変換するための反射ミラー２０が配置されている。また、レーザ発振器１１に接続された光ファイバ１２の延長線上の反射ミラー２０と光ファイバ１２との間には、レーザ光を集光するためのレンズ２１が配置されている。照射光学系１３の内部には、光ファイバ１２からのレーザ光を集光するためのレンズ２２および２３が設けられている。
【００３６】
図５〜図１０は、本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。次に、図１〜図１０を参照して、第１実施形態による半導体装置の製造プロセスについて説明する。
【００３７】
まず、図５に示すように、スパッタリング法を用いて、石英基板１上に、約５０ｎｍの厚みを有するとともに、シリコンよりも高い融点を有する吸収膜としてのＭｏ膜２を形成する。次に、プラズマＣＶＤ法を用いて、Ｍｏ膜２上に、約８０ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜３を形成する。
【００３８】
続いて、プラズマＣＶＤ法を用いて、溶融シリコン５ｇ（図６参照）との接触角が約４５°以下となる成膜条件下で、絶縁膜３上に、約２０ｎｍの厚みを有するＳｉＮＸ膜からなる絶縁膜４を形成する。この場合の絶縁膜４の成膜条件としては、基板温度：約４００℃〜約４５０℃（たとえば、約４００℃）、圧力：約７００Ｐａ、パワー密度：約２Ｗ／ｃｍ２である。また、絶縁膜４の成膜に用いるガスは、ＳｉＨ４ガス、ＮＨ３ガスおよびＮ２ガスであり、ガス流量比は、ＳｉＨ４：ＮＨ３：Ｎ２＝２：１〜２（たとえば、１．５）：１００である。このような成膜条件下で絶縁膜４を形成することによって、溶融シリコン５ｇとの接触角が小さい絶縁膜４により溶融シリコン５ｇと絶縁膜４との界面エネルギが小さくなるので、溶融シリコン５ｇと絶縁膜４とのぬれ性を向上させることができる。この後、絶縁膜４上に、約５０ｎｍの厚みを有する非晶質シリコン膜５ｆを形成する。なお、非晶質シリコン膜５ｆは、本発明の「半導体層」の一例である。
【００３９】
次に、図５に示した非晶質シリコン膜５ｆを含む石英基板１を約１７０℃の温度条件下で予備加熱する。この後、図５に示した構造を有する石英基板１を、石英基板１の裏面側が上になるように、図３に示したヒータプレート１４上に固定する。そして、石英基板１が設置されたヒータプレート１４を矢印Ｂ方向（ＹＡＧレーザの短辺方向）に約１０００ｍｍ／ｓの速度（走査速度）で移動させながら、約４ｍｍ×約０．１ｍｍの長方形状に集光した連続発振型のＹＡＧレーザのレーザビーム３０を、照射光学系１３から石英基板１の裏面（図６参照）に照射する。
【００４０】
これにより、図６に示すように、ＹＡＧレーザが照射された領域に位置するＭｏ膜２が発熱するので、その熱により非晶質シリコン膜５ｆが溶融シリコン５ｇとなる。なお、溶融シリコン５ｇは、本発明の「溶融された半導体」の一例である。そして、その溶融シリコン５ｇが結晶化することによって、多結晶シリコン膜５となる。この際、第１実施形態では、上記したように、溶融シリコン５ｇと絶縁膜４とのぬれ性を向上させることにより溶融シリコン５ｇが凝集して塊状化するのを抑制しているので、結晶化の際にシリコンの溶融している時間を長くする条件を選択することができる。その結果、結晶化の際に結晶方位がばらつくのを抑制することができるので、多結晶シリコン膜５に形成される双晶面６ａおよび６ｂ（図２参照）の延びる方向がばらつくのを抑制することができる。
【００４１】
次に、図７に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、多結晶シリコン膜５をパターニングすることにより島状化する。これにより、ｎ型薄膜トランジスタ１０（図１参照）の能動層となる島状化された複数の多結晶シリコン膜５が形成される。
【００４２】
次に、図８に示すように、プラズマＣＶＤ法を用いて、全面を覆うように、約１００ｎｍの厚みを有するＳｉＯ２膜またはＳｉＮＸ膜からなるゲート絶縁膜６を形成する。この後、スパッタリング法を用いて、全面を覆うように、約５０ｎｍの厚みを有するＭｏ膜（図示せず）を形成した後、そのＭｏ膜をパターニングすることによって、多結晶シリコン膜５上に、ｎ型薄膜トランジスタ１０（図１参照）を構成するゲート電極７を形成する。
【００４３】
次に、図９に示すように、ゲート電極７を覆うように、レジスト３１を形成する。この際、Ａ方向のゲート電極７の幅Ｗ１よりも大きいＡ方向の幅Ｗ２を有するように、レジスト３１を形成する。この後、レジスト３１をマスクとして、多結晶シリコン膜５に、Ｐ（リン）をイオン注入する。この場合のリンのイオン注入条件は、注入エネルギ：約８０ｋｅＶ、ドーズ量：約７×１０１４ｃｍ−２である。これにより、多結晶シリコン膜５に、ｎ型高濃度不純物領域５ｅが形成される。この後、レジスト３１を除去する。
【００４４】
次に、図１０に示すように、ゲート電極７をマスクとして、多結晶シリコン膜５に、再びＰ（リン）をイオン注入する。この場合のリンのイオン注入条件は、注入エネルギ：約８０ｋｅＶ、ドーズ量：約３×１０１３ｃｍ−２である。これにより、多結晶シリコン膜５に、ｎ型低濃度不純物領域５ｄが形成される。その結果、多結晶シリコン膜５に、ＬＤＤ構造を有するソース領域５ａおよびドレイン領域５ｂと、ソース領域５ａとドレイン領域５ｂとの間に位置するチャネル領域５ｃとが形成される。
【００４５】
なお、第１実施形態では、チャネル領域５ｃを形成する際に、チャネル領域５ｃを流れるキャリアがＹＡＧレーザの走査方向（図２の例では結晶方位［０  １  −１］）に流れるように形成する。
【００４６】
この後、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）法を用いて、急速加熱処理を行うことによって、多結晶シリコン膜５に注入された不純物を活性化させる。このようにして、図１に示したように、ゲート電極７と、ゲート絶縁膜６と、ソース領域５ａおよびドレイン領域５ｂとによって構成されるｎ型薄膜トランジスタ１０が形成される。
【００４７】
図１１は、異なるレーザ照射条件により形成された多結晶シリコン膜のそれぞれの結晶方位を示した逆極点図である。次に、図１１を参照して、第１実施形態のＹＡＧレーザの照射条件を用いて実際に結晶化した多結晶シリコン膜の結晶方位を測定した結果について説明する。なお、第１実施形態のＹＡＧレーザの照射条件を用いて結晶化した多結晶シリコン膜以外に、ＹＡＧレーザの照射条件（走査速度およびパワー）を条件１〜３に変化させて結晶化した多結晶シリコン膜の結晶方位についても測定した。条件１〜３の走査速度は、それぞれ、約１０００ｍｍ／ｓ、約４００ｍｍ／ｓおよび約２００ｍｍ／ｓであり、条件１〜３のパワーは、それぞれ、約３８０Ｗ、約２５０Ｗおよび約１７０Ｗである。また、多結晶シリコン膜の結晶方位は、ＥＢＳＰ（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋ  Ｓｃａｔｔｅｒｉｎｇ  Ｐａｔｔｅｒｎ：電子後方散乱解析像）法を用いて測定した。
【００４８】
また、逆極点図とは、物質が多数の結晶（粒）である場合に、物質または物質外部の空間に固定された所定の方向に、各々の結晶のどの面が向いているかをミラー指数を用いてステレオ投影面上に等高線として表したものである。また、結晶が立方晶である場合、逆極点図は、ステレオ投影面の基本三角形（０１１−０１１−１１１）内に示されるのが一般的である。なお、逆極点図については、たとえば、Ｂ．Ｄ．ＣＵＬＬＩＴＹ著、松村源太郎訳「Ｘ線回折要論」アグネ、１９８２年６月２０日、ｐｐ．２９０−２９２に開示されている。ここで、図１１の下段の逆極点図において、レーザの走査方向（ＳＤ）が物質または物質外部の空間に固定された所定の方向であり、ＹＡＧレーザの走査方向である。また、図１１の上段の逆極点図において、膜法線方向（ＮＤ）が物質または物質外部の空間に固定された所定の方向であり、多結晶シリコン膜の基板の主表面に対して平行な面の法線方向である。また、図１１の下段の逆極点図において、ステレオ投影面の基本三角形内の破線で挟まれた部分は、その結晶方位を＜ｕ  ｖ  ｗ＞とする場合、＜ｕ  ｖ  ｗ＞と双晶面とがなす角度αが約０°〜約１０°になる条件である｜ｕ−ｖ−ｗ｜／（ｕ２＋ｖ２＋ｗ２）１／２≦０．３を満たす領域である。また、ステレオ投影面の基本三角形内の太線上の領域は、＜ｕ  ｖ  ｗ＞と双晶面とがなす角度αが約０°になる条件であるｕ−ｖ−ｗ＝０を満たす領域である。ただし、ｕ≧ｖ≧ｗ≧０とする。また、図１１のステレオ投影面の基本三角形内のハッチング間隔が小さい領域は、基本三角形内のその方位を持つ結晶が多く存在していると分類できる領域であり、ハッチング間隔が大きい領域は、ハッチング間隔が小さい領域よりもその方位を持つ結晶が少ないと分類できる領域である。また、図１１のステレオ投影面の基本三角形内のハッチングされていない領域は、その方位の結晶がほとんど存在しない領域である。なお、結晶の存在量は、面積比で表したものである。
【００４９】
図１１のＹＡＧレーザの走査方向（ＳＤ）を基準とした逆極点図（図１１の下段）を参照して、第１実施形態のＹＡＧレーザの照射条件（約１０００ｍｍ／ｓ、約４１５Ｗ）では、太線の近傍にピーク（ハッチング間隔が小さい領域）が存在することが判明した。また、図１１の多結晶シリコン膜の基板の主表面に対して平行な面の法線方向（ＮＤ）を基準とした逆極点図（図１１の上段）を参照して、第１実施形態のＹＡＧレーザの照射条件（約１０００ｍｍ／ｓ、約４１５Ｗ）では、結晶方位＜１  １  １＞の近傍にピーク（ハッチング間隔が小さい領域）が存在しないことが判明した。ここで、多結晶シリコン膜の基板の主表面に対して平行な面の法線方向（ＮＤ）を基準とした逆極点図において、結晶方位＜１  １  １＞の近傍にピークが存在した場合には、ＹＡＧレーザの走査方向（ＳＤ）を基準とした逆極点図において、膜面内の結晶方位に関係なく太線の近傍にピークが存在する逆極点図となる。言い換えると、多結晶シリコン膜の基板の主表面に対して平行な面の法線方向（ＮＤ）を基準とした逆極点図において、結晶方位＜１  １  １＞の近傍（基板の主表面に対して垂直な方向と結晶方位＜１  １  １＞とのなす角度が１０°を超える領域）にピークが存在した場合には、ＹＡＧレーザの走査方向（ＳＤ）を基準とした逆極点図の結果が双晶面との関係を表すものではない。第１実施形態のＹＡＧレーザの照射条件（約１０００ｍｍ／ｓ、約４１５Ｗ）では、結晶方位＜１  １  １＞の近傍にピークが存在しないので、ＹＡＧレーザの走査方向（ＳＤ）を基準とした逆極点図の結果が双晶面との関係を表しているとみなすことができる。したがって、第１実施形態のＹＡＧレーザの照射条件を用いることによって作製した多結晶シリコン膜は、双晶面とレーザ走査方向（ＳＤ）とがなす角度が約１０°以内の方位関係を持った結晶が多いと言える。
【００５０】
ここで、第１実施形態では、チャネル領域５ｃを形成する際に、チャネル領域５ｃを流れるキャリアがＹＡＧレーザの走査方向（多結晶シリコン膜５の結晶方位と平行な方向）に流れるように形成するので、多結晶シリコン膜５に形成される双晶面６ａおよび６ｂ（図２参照）の延びる方向と、チャネル領域５ｃをキャリアが流れる方向とのずれが約１０°の範囲内にすることができる。
【００５１】
また、図１１のＹＡＧレーザの走査方向（ＳＤ）を基準とした逆極点図（図１１の下段）を参照して、第１実施形態のＹＡＧレーザの照射条件と同じ走査速度でパワーを弱くした条件１（約１０００ｍｍ／ｓ、約３８０Ｗ）では、太線の近傍にピーク（ハッチング間隔が小さい領域）が存在しなくなることが判明した。これは、ＹＡＧレーザのパワーを弱くすることによって、シリコンの溶融時間が短く、かつ、冷却速度が速くなったためであると考えられる。
【００５２】
また、第１実施形態のＹＡＧレーザの照射条件よりも走査速度を遅くするとともに、パワーを弱くした条件２（約４００ｍｍ／ｓ、約２５０Ｗ）および条件３（約２００ｍｍ／ｓ、約１７０Ｗ）では、第１実施形態と同様、太線の近傍にピーク（ハッチング間隔が小さい領域）が存在することが判明した。
【００５３】
また、図１１の多結晶シリコン膜の基板に平行な面の法線方向（ＮＤ）を基準とした逆極点図（図１１の上段）を参照して、条件２および３では、第１実施形態のＹＡＧレーザの照射条件と同様、結晶方位＜１  １  １＞の近傍（基板の主表面に対して垂直な方向と結晶方位＜１  １  １＞とのなす角度が１０°を超える領域）にピークが存在しなかった。すなわち、条件２および３では、第１実施形態のＹＡＧレーザの照射条件と同様、結晶方位＜１  １  １＞の近傍にピークが存在しないので、ＹＡＧレーザの走査方向（ＳＤ）を基準とした逆極点図の結果が双晶面との関係を表しているとみなすことができる。
【００５４】
このことから、条件２および３のＹＡＧレーザの照射条件を用いることによって、第１実施形態と同様、レーザ走査方向（ＳＤ）の結晶方位と双晶面とがなす角度αが約０°〜約１０°になる条件である｜ｕ−ｖ−ｗ｜／√（ｕ２＋ｖ２＋ｗ２）≦０．３を満たす領域（破線で挟まれた部分）の結晶が多くなることが判明した。したがって、条件２および３のＹＡＧレーザの照射条件を用いることによって、第１実施形態の多結晶シリコン膜５の結晶方位と同様に、チャネル長方向に流れるキャリアが双晶面を横切ることがないような結晶方位を有する多結晶シリコン膜を形成することができた。これは、ＹＡＧレーザビームの走査速度を遅くすることによって、シリコンの溶融時間が長く、かつ、冷却速度が遅くなったためであると考えられる。
【００５５】
第１実施形態の製造プロセスでは、上記のように、非晶質シリコン膜５ｆを加熱することにより多結晶シリコン膜５を形成する際に、石英基板１にＹＡＧレーザビームを照射するとともに、そのＹＡＧレーザビームを走査することによって、電気炉などを用いて非晶質シリコン膜５ｆを全体的に加熱する場合と異なり、結晶化の際に非晶質シリコン膜５ｆに大きな温度勾配を与えることができる。そして、この温度の低い温度領域から高い温度領域に向かって結晶成長させることにより、容易に、多結晶シリコン膜５の結晶方位を揃えることができる。そして、レーザ走査方向と多結晶シリコン膜５の双晶面とが平行に近い状態になるように結晶化させるとともに、レーザ走査方向と平行にキャリアが流れるようにチャネル領域５ｃを形成すれば、容易に、チャネル領域５ｃを流れるキャリアが双晶面６ａおよび６ｂを横切るのを抑制することができる。
【００５６】
また、第１実施形態では、出力が安定な連続発振型のＹＡＧレーザビームを用いることによって、ＹＡＧレーザビームの走査方向に連続的に安定して非晶質シリコン膜５ｆを加熱することができるので、多結晶シリコン膜５の結晶方位がばらつくのを抑制することができる。これにより、双晶面６ａおよび６ｂの延びる方向がばらつくのをより抑制することができる。
【００５７】
また、第１実施形態では、ＹＡＧレーザビームを長方形状に集光するとともに、ＹＡＧレーザビームの短辺方向に石英基板１を走査することによって、ＹＡＧレーザビームの走査方向の温度勾配を急峻にすることができるので、低い温度領域から高い温度領域に成長する結晶の結晶方位がばらつくのをより有効に抑制することができる。これにより、双晶面がばらつくのをより有効に抑制することができる。
【００５８】
また、第１実施形態では、Ｍｏ膜（吸収膜）２を発熱させ、その熱を利用して多結晶シリコン膜５を形成することによって、半導体には吸収されない一方Ｍｏ膜２には吸収される安定したレーザを用いることができるので、結晶化の際に非晶質シリコン膜５ｆを安定して加熱することができる。これにより、双晶面の延びる方向のばらつきが抑制された多結晶シリコン膜５を高い生産性で形成することができる。
【００５９】
（第２実施形態）
図１２は、本発明の第２実施形態による複数の薄膜トランジスタを含む半導体装置の構造を示した断面図である。図１２を参照して、この第２実施形態では、上記第１実施形態と異なり、基板と反対側よりレーザを照射することにより、薄膜トランジスタの能動層を構成する多結晶シリコン膜を形成する場合について説明する。
【００６０】
この第２実施形態の薄膜トランジスタを含む半導体装置では、図１２に示すように、石英基板４１上に、約６００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜４２が形成されている。なお、石英基板４１は、本発明の「基板」の一例である。絶縁膜４２上には、約２０ｎｍの厚みを有するとともに、溶融シリコンとの接触角が約４５°以下であるＳｉＮＸ膜からなる絶縁膜４３が形成されている。絶縁膜４３上の所定領域には、ｎ型薄膜トランジスタ４０の能動層を構成する多結晶シリコン膜４４が島状に所定の間隔を隔てて複数形成されている。なお、第２実施形態では、図面の簡略化のため、多結晶シリコン膜４４を２つのみ図示している。各多結晶シリコン膜４４は、約５０ｎｍの厚みを有するとともに、面心立方格子の結晶構造を有する。なお、多結晶シリコン膜４４は、本発明の「半導体層」および「能動層」の一例である。
【００６１】
多結晶シリコン膜４４には、チャネル領域４４ｃを挟むように、ソース領域４４ａおよびドレイン領域４４ｂが形成されている。また、ソース領域４４ａおよびドレイン領域４４ｂは、ｎ型低濃度不純物領域４４ｄとｎ型高濃度不純物領域４４ｅとからなるＬＤＤ構造を有する。
【００６２】
また、第２実施形態では、チャネル領域４４ｃは、上記第１実施形態のチャネル領域５ｃと同様、チャネル領域４４ｃを流れるキャリアが双晶面（図示せず）を横切りにくいように形成されている。具体的には、チャネル領域４４ｃは、チャネル領域４４ｃを流れるキャリアが双晶面の延びる方向と同じ方向（たとえば、結晶方位［０  １  −１］）に流れるように形成されている。つまり、多結晶シリコン膜４４に形成される双晶面の延びる方向と、多結晶シリコン膜４４のチャネル領域４４ｃをキャリアが流れる方向（Ａ方向）とがなす角度が、第２実施形態では、上記第１実施形態と同様、約０°〜約１０°である。すなわち、この第２実施形態では、上記第１実施形態と同様、キャリアがチャネル領域４４ｃを流れる方向（Ａ方向）に対応する結晶方位と、双晶面とがなす角度αが約０°〜約１０°になる。これは、キャリアがチャネル領域４４ｃを流れる方向（Ａ方向）に対応する結晶方位＜ｕ  ｖ  ｗ＞と、双晶面とがなす角度αが約０°〜約１０°になる条件である｜ｕ−ｖ−ｗ｜／（ｕ２＋ｖ２＋ｗ２）１／２≦０．３（ただし、ｕ≧ｖ≧ｗ≧０）の関係式を満たすことが条件である。
【００６３】
また、多結晶シリコン膜４４を覆うように、約１００ｎｍの厚みを有するＳｉＯ２膜からなるゲート絶縁膜４５が形成されている。チャネル領域４４ｃ上のゲート絶縁膜４５上には、約５０ｎｍの厚みを有するとともに、シリコンよりも高い融点を有するＭｏ膜からなるゲート電極４６が形成されている。そして、ゲート電極４６と、ゲート絶縁膜４５と、ソース領域４４ａおよびドレイン領域４４ｂとによって、ｎ型薄膜トランジスタ４０が構成されている。そして、石英基板４１上の複数のｎ型薄膜トランジスタ４０によって、ｎ型薄膜トランジスタ群が構成されている。なお、ｎ型薄膜トランジスタ４０は、本発明の「半導体素子」および「薄膜トランジスタ」の一例である。
【００６４】
第２実施形態では、上記のように、チャネル領域４４ｃのキャリアが流れる方向（Ａ方向）から約１０°以内の方向に双晶面が延びるように多結晶シリコン膜４４を形成することによって、上記第１実施形態と同様、チャネル領域４４ｃを流れるキャリアが双晶面を横切るのを抑制することができるので、キャリアの移動度が低下するのを抑制することができる。これにより、上記第１実施形態と同様、双晶面が形成された多結晶シリコン膜４４を含む複数のｎ型薄膜トランジスタ４０の特性を向上させることができる。また、同一の石英基板４１上に、双晶面が形成された多結晶シリコン膜４４と双晶面が形成されていない多結晶シリコン膜４４とが存在したとしても、双晶面が形成された多結晶シリコン膜４４のチャネル領域４４ｃを流れるキャリアが双晶面を横切るのを抑制することができるので、上記第１実施形態と同様、双晶面が形成された多結晶シリコン膜４４を含むｎ型薄膜トランジスタ４０と双晶面が形成されていない多結晶シリコン膜４４を含むｎ型薄膜トランジスタ４０とでキャリアの移動度に違いが生じるのを抑制することができる。その結果、上記第１実施形態と同様、複数のｎ型薄膜トランジスタ４０の特性がばらつくのを抑制することができるので、特性を均一化することができる。
【００６５】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００６６】
図１３〜図１７は、本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。次に、図１２〜図１７を参照して、第２実施形態による半導体装置の製造プロセスについて説明する。
【００６７】
まず、図１３に示すように、プラズマＣＶＤ法を用いて、石英基板４１上に、約６００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜４２を形成する。続いて、プラズマＣＶＤ法を用いて、溶融シリコン４４ｇ（図１４参照）との接触角が約４５°以下となる成膜条件下で、絶縁膜４２上に、約２０ｎｍの厚みを有するＳｉＮＸ膜からなる絶縁膜４３を形成する。この場合の絶縁膜４３の成膜条件としては、基板温度：約４００℃〜約４５０℃（たとえば、約４００℃）、圧力：約７００Ｐａ、パワー密度：約２Ｗ／ｃｍ２である。また、絶縁膜４３の成膜に用いるガスは、ＳｉＨ４ガス、ＮＨ３ガスおよびＮ２ガスであり、ガス流量比は、ＳｉＨ４：ＮＨ３：Ｎ２＝２：１〜２（たとえば、１．５）：１００である。この後、絶縁膜４３上に、約５０ｎｍの厚みを有する非晶質シリコン膜４４ｆを形成した後、非晶質シリコン膜４４ｆをパターニングすることにより島状化する。なお、非晶質シリコン膜４４ｆは、本発明の「半導体層」の一例である。
【００６８】
次に、プラズマＣＶＤ法を用いて、全面を覆うように、約１００ｎｍの厚みを有するＳｉＯ２膜からなるゲート絶縁膜４５を形成する。この後、スパッタリング法を用いて、全面を覆うように、約５０ｎｍの厚みを有するＭｏ膜４６ａを形成する。なお、Ｍｏ膜４６ａは、本発明の「吸収膜」の一例である。
【００６９】
次に、図１４に示すように、図１３に示した非晶質シリコン膜４４ｆを含む石英基板４１を約２００℃の温度条件下で予備加熱する。この後、約０．１ｍｍ×約４ｍｍの長方形状に集光した連続発振型のＹＡＧレーザをＭｏ膜４６ａに照射するとともに、ＹＡＧレーザの短辺方向（結晶方位［０  １  −１］）に約８００ｍｍ／ｓの走査速度で走査する。これにより、ＹＡＧレーザが照射された領域に位置するＭｏ膜４６ａが発熱するので、その熱により非晶質シリコン膜４４ｆが溶融シリコン４４ｇとなる。なお、溶融シリコン４４ｇは、本発明の「溶融された半導体」の一例である。そして、その溶融シリコン４４ｇが結晶化することによって、ｎ型薄膜トランジスタ４０の能動層となる多結晶シリコン膜４４が形成される。
【００７０】
次に、図１５に示すように、Ｍｏ膜４６ａ（図１４参照）をパターニングすることによって、多結晶シリコン膜４４上に、ｎ型薄膜トランジスタ４０（図１２参照）を構成するゲート電極４６を形成する。
【００７１】
次に、図１６に示すように、ゲート電極４６を覆うように、レジスト５１を形成する。この際、Ａ方向のゲート電極４６の幅Ｗ３よりも大きいＡ方向の幅Ｗ４を有するように、レジスト５１を形成する。この後、レジスト５１をマスクとして、多結晶シリコン膜４４に、Ｐ（リン）をイオン注入する。この場合のリンのイオン注入条件は、注入エネルギ：約８０ｋｅＶ、ドーズ量：約７×１０１４ｃｍ−２である。これにより、多結晶シリコン膜４４に、ｎ型高濃度不純物領域４４ｅが形成される。この後、レジスト５１を除去する。
【００７２】
次に、図１７に示すように、ゲート電極４６をマスクとして、多結晶シリコン膜４４に、再びＰ（リン）をイオン注入する。この場合のリンのイオン注入条件は、注入エネルギ：約８０ｋｅＶ、ドーズ量：約３×１０１３ｃｍ−２である。これにより、多結晶シリコン膜４４に、ｎ型低濃度不純物領域４４ｄが形成される。その結果、多結晶シリコン膜４４に、ＬＤＤ構造を有するソース領域４４ａおよびドレイン領域４４ｂと、ソース領域４４ａとドレイン領域４４ｂとの間に位置するチャネル領域４４ｃとが形成される。
【００７３】
なお、第２実施形態では、チャネル領域４４ｃを形成する際、チャネル領域４４ｃを流れるキャリアがＹＡＧレーザの走査方向に一致するように、予め、非晶質シリコン膜４４ｆをパターニングして形成する。
【００７４】
この後、ＲＴＡ法による急速加熱処理を行うことによって、多結晶シリコン膜４４に注入された不純物を活性化させる。このようにして、図１２に示したように、ゲート電極４６と、ゲート絶縁膜４５と、ソース領域４４ａおよびドレイン領域４４ｂとによって構成されるｎ型薄膜トランジスタ４０が形成される。
【００７５】
図１８は、異なるレーザ照射条件により形成された多結晶シリコン膜のそれぞれの結晶方位を示した逆極点図である。次に、図１８を参照して、第２実施形態のＹＡＧレーザの照射条件を用いて実際に結晶化した多結晶シリコン膜の結晶方位を測定した結果について説明する。なお、第２実施形態のＹＡＧレーザの照射条件を用いて結晶化した多結晶シリコン膜以外に、ＹＡＧレーザの照射条件（走査速度およびパワー）を条件４に設定して結晶化した多結晶シリコン膜の結晶方位についても測定した。条件４の走査速度およびパワーは、それぞれ、約４００ｍｍ／ｓおよび約３７０Ｗである。また、多結晶シリコン膜の結晶方位は、ＥＢＳＰ法を用いて測定した。なお、この第２実施形態では、非晶質シリコン膜上に、ＳｉＯ２膜からなるゲート絶縁膜およびＭｏ膜（吸収膜）を順次形成した後、Ｍｏ膜にＹＡＧレーザを照射するので、ＥＢＳＰ法を用いて多結晶シリコン膜の結晶方位を測定する際には、ゲート絶縁膜およびＭｏ膜を除去する必要がある。このため、Ｍｏ膜を、硝酸と硝酸第２セリウムアンモニウムとの混合液を用いて除去した後、ＳｉＯ２膜からなるゲート絶縁膜を、ＨＦ（フッ化水素）液を用いて除去した。
【００７６】
また、図１８の下段の逆極点図において、レーザの走査方向（ＳＤ）が物質または物質外部の空間に固定された所定の方向であり、ＹＡＧレーザの走査方向に平行である。また、図１８の上段の逆極点図において、膜法線方向（ＮＤ）が物質または物質外部の空間に固定された所定の方向であり、多結晶シリコン膜の基板の主表面に対して法線方向である。また、図１８の下段の逆極点図において、ステレオ投影面の基本三角形内の破線で挟まれた部分は、その結晶方位を＜ｕ  ｖ  ｗ＞とする場合、多結晶シリコン膜の結晶方位と、双晶面とがなす角度αが約０°〜約１０°になる条件である｜ｕ−ｖ−ｗ｜／（ｕ２＋ｖ２＋ｗ２）１／２≦０．３を満たす領域である。また、ステレオ投影面の基本三角形内の太線上の領域は、結晶方位＜ｕ  ｖ  ｗ＞と、双晶面とがなす角度αが約０°になる条件であるｕ−ｖ−ｗ＝０を満たす領域である。ただし、ｕ≧ｖ≧ｗ≧０とする。また、図１８のステレオ投影面の基本三角形内のハッチング間隔が小さい領域は、基本三角形内のその方位を持つ結晶が多く存在していると分類できる領域であり、ハッチング間隔が大きい領域は、ハッチング間隔が小さい領域よりもその方位を持つ結晶が少ないと分類できる領域である。また、図１８のステレオ投影面の基本三角形内のハッチングされていない領域は、その方位の結晶がほとんど存在しない領域である。なお、結晶の存在量は、面積比で表したものである。
【００７７】
図１８のＹＡＧレーザの走査方向（ＳＤ）を基準とした逆極点図（図１８の下段）を参照して、第２実施形態のＹＡＧレーザの照射条件（約８００ｍｍ／ｓ、約５３０Ｗ）では、破線で挟まれた領域に比較的多くの結晶が配向していることが判明した。また、図１８の多結晶シリコン膜の基板の主表面に対して平行な面の法線方向（ＮＤ）を基準とした逆極点図（図１８の上段）を参照して、第２実施形態のＹＡＧレーザの照射条件（約８００ｍｍ／ｓ、約５３０Ｗ）では、結晶方位＜１  １  １＞の近傍（基板の主表面に対して垂直な方向と結晶方位＜１  １  １＞とのなす角度が１０°を超える領域）に強いピークが存在しないことが判明した。したがって、第２実施形態のＹＡＧレーザの照射条件を用いることによって作製した多結晶シリコン膜は、双晶面とレーザの走査方向（ＳＤ）とがなす角度が約１０°以内の方位関係を持った結晶が多いと言える。
【００７８】
ここで、第２実施形態では、チャネル領域４４ｃを形成する際に、チャネル領域４４ｃを流れるキャリアがＹＡＧレーザの走査方向と平行に流れるように形成するので、多結晶シリコン膜４４に形成される双晶面の延びる方向と、チャネル領域４４ｃをキャリアが流れる方向とのずれが約１０°の範囲内になる場合がほとんどである。
【００７９】
また、図１８のＹＡＧレーザの走査方向（ＳＤ）を基準とした逆極点図（図１８の下段）を参照して、第２実施形態のＹＡＧレーザの照射条件よりも走査速度を遅くするとともに、パワーを弱くした条件４（約４００ｍｍ／ｓ、約３７０Ｗ）では、太線の近傍にピーク（ハッチング間隔が小さい領域）が存在することが判明した。これは、ＹＡＧレーザの走査速度を遅くすることによって、シリコンの溶融時間が長く、かつ、冷却速度が遅くなったためであると考えられる。
【００８０】
なお、図１８の多結晶シリコン膜の基板の主表面に対して平行な面の法線方向（ＮＤ）を基準とした逆極点図（図１８の上段）を参照して、条件４では、第２実施形態のＹＡＧレーザの照射条件と同様、結晶方位＜１  １  １＞の近傍（基板の主表面に対して垂直な方向と結晶方位＜１  １  １＞とのなす角度が１０°を超える領域）にピークが存在しなかった。したがって、条件４では、多結晶シリコン膜は、双晶面とレーザの走査方向（ＳＤ）とがなす角度が約１０°以内の方位関係を持った結晶（の面積割合）が多いと言える。
【００８１】
第２実施形態の製造プロセスでは、上記のように、非晶質シリコン膜４４ｆを加熱することにより多結晶シリコン膜４４を形成する際に、石英基板４１とは反対側のＭｏ膜（吸収膜）４６ａにＹＡＧレーザを照射するとともに、そのＹＡＧレーザを走査することによって、上記第１実施形態と同様、電気炉などを用いて非晶質シリコン膜４４ｆを全体的に加熱する場合と異なり、結晶化の際に非晶質シリコン膜４４ｆに大きな温度勾配を与えることができる。そして、この温度の低い温度領域から高い温度領域に向かって結晶成長させることにより、容易に、多結晶シリコン膜４４の結晶方位を揃えることができる。そして、ＹＡＧレーザの走査方向（ＳＤ）と双晶面とが平行に近い状態になるように結晶化させるとともに、ＹＡＧレーザの走査方向（ＳＤ）に平行な方向にキャリアが流れるようにチャネル領域４４ｃを形成すれば、上記第１実施形態と同様、容易に、チャネル領域４４ｃを流れるキャリアが双晶面を横切るのを抑制することができる。
【００８２】
なお、第２実施形態の製造プロセスのその他の効果は、上記第１実施形態と同様である。
【００８３】
（第３実施形態）
図１９および図２０は、本発明の第３実施形態による上部配線層と下部配線層とを有する半導体装置の製造プロセスを説明するための断面図である。図１９および図２０を参照して、この第３実施形態では、上記第１および第２実施形態の半導体層の結晶化とは異なり、レーザ照射を行うことにより、上部配線層および下部配線層の結晶粒径を増大させる場合について説明する。
【００８４】
第３実施形態の製造プロセスとしては、まず、図１９に示すように、ＤＣマグネトロンスパッタリング法を用いて、石英基板６１上の所定領域に、約５０ｎｍ〜約５００ｎｍの厚みを有する高融点金属であるＭｏ膜（下部配線層）６２を形成し、島状化する。この後、プラズマＣＶＤ法を用いて、Ｍｏ膜６２を覆うように、ＳｉＯ２膜またはＳｉＮＸ膜からなる層間絶縁膜６３を形成した後、その層間絶縁膜６３に、Ｍｏ膜６２に達するコンタクトホール６３ａを形成する。次に、ＤＣマグネトロンスパッタリング法を用いて、層間絶縁膜６３上に、コンタクトホール６３ａを介してＭｏ膜６２に接続するように、約５０ｎｍ〜約２５０ｎｍの厚みを有する高融点金属であるＭｏ膜（上部配線層）６４を形成する。なお、Ｍｏ膜６２および６４は、たとえば、薄膜トランジスタ基板（ＴＦＴ基板）における金属配線の一部であり、Ｍｏ膜６２は、ゲート電極配線に相当するとともに、Ｍｏ膜６４は、データ配線に相当する。
【００８５】
次に、図１９に示した構造を約３００℃の温度条件下で予備加熱する。この後、図２０に示すように、Ａｒガス雰囲気中において、約０．１ｍｍ×約３ｍｍの長方形状に集光した連続発振型のＮｄ：ＹＡＧレーザ（波長：１０６４ｎｍ）をＭｏ膜６４に照射するとともに、Ｎｄ：ＹＡＧレーザ光の短辺方向に走査する。なお、Ｎｄ：ＹＡＧレーザの照射条件は、走査速度：約７００ｍｍ／ｓ、ビーム強度：約３００Ｗ、デフォーカス：±０μｍである。
【００８６】
この際、上部配線層としてのＭｏ膜６４が加熱されるので、Ｍｏ膜６４の結晶粒径がレーザ照射前の結晶粒径よりも大きくなる。また、上部配線層としてのＭｏ膜６４が発熱するので、その熱により下部配線層としてのＭｏ膜６２も加熱される。これにより、下部配線層としてのＭｏ膜６２の結晶粒径もレーザ照射前の結晶粒径よりも大きくなる。また、下部配線層としてのＭｏ膜６２と上部配線層としてのＭｏ膜６４との界面に、自己拡散層６５が形成される。
【００８７】
第３実施形態では、上記のように、石英基板６１上に下部配線層としてのＭｏ膜６２を形成するとともに、コンタクトホール６３ａを介してＭｏ膜６２に接続するように上部配線層としてのＭｏ膜６４を形成した後、Ｎｄ：ＹＡＧレーザをＭｏ膜６４に照射することによって、Ｍｏ膜６２および６４の結晶粒径がレーザ照射前の結晶粒径よりも大きくなるので、Ｍｏ膜６２および６４のシート抵抗値をレーザ照射前のシート抵抗値よりも低くすることができる。また、下部配線層としてのＭｏ膜６２と上部配線層としてのＭｏ膜６４との界面に自己拡散層６５が形成されるので、Ｍｏ膜６２とＭｏ膜６４との密着性を向上させることができる。これにより、Ｍｏ膜６２とＭｏ膜６４との間の接触抵抗を低減することができる。また、コンタクトホール６３ａを介してＭｏ膜６２に接続するように形成された上部配線層としてのＭｏ膜６４にＮｄ：ＹＡＧレーザを照射することによって、ボイド（空洞）が発生しやすいコンタクトホール６３ａ内に位置するＭｏ膜６４を緻密化することができる。これにより、コンタクトホール６３ａ内に位置するＭｏ膜６４の抵抗を低減することができる。
【００８８】
なお、上部配線層としてのＭｏ膜６４をパターニングする場合には、Ｍｏ膜６４をパターニングする前にレーザ照射を行うのが好ましい。これにより、レーザをＭｏ膜６４に照射したときに、パターニングされたＭｏ膜６４の端部の加熱温度が不安定になるのを回避できるので、安定して処理を行うことができる。
【００８９】
次に、上記した第３実施形態の効果のうち、結晶粒径を増大させることによる効果を確認するために行った実験について説明する。
【００９０】
まず、図２１に示すようなサンプル７０を作製した。具体的には、ＤＣマグネトロンスパッタリング法を用いて、約１５０ｍｍの直径を有する円盤状の石英基板７１上に、約５０ｎｍの厚みを有する高融点金属であるＭｏ膜７２を形成した。なお、スパッタリング条件は、雰囲気ガス：Ａｒガス、ガス圧力：約０．６Ｐａ、電力：約４８０Ｗ、成膜時間：約４８ｓ、基板温度：約１００℃である。このようにして、石英基板７１上にＭｏ膜７２が形成されたサンプル７０を作製した。
【００９１】
この後、上記のようにして作製したサンプル７０にレーザを照射することによって、Ｍｏ膜７２の結晶粒径を増大させた。具体的には、サンプル７０を約３００℃の温度条件下で予備加熱した後、Ａｒガス雰囲気中において、約０．１ｍｍ×約３ｍｍの長方形状に集光した連続発振型のＮｄ：ＹＡＧレーザ（波長：１０６４ｎｍ）をＭｏ膜７２に照射するとともに、Ｎｄ：ＹＡＧレーザの短辺方向に走査した。
【００９２】
この際、３つの異なる照射条件５〜７によりレーザ照射を行うことによって、照射条件５〜７により処理されたそれぞれのＭｏ膜７２の結晶粒径およびシート抵抗値を測定した。なお、照射条件５は、走査速度：約１０００ｍｍ／ｓ、ビーム強度：約４９０Ｗ、デフォーカス：＋６００μｍである。また、照射条件６は、走査速度：約７００ｍｍ／ｓ、ビーム強度：約３００Ｗ、デフォーカス：±０μｍである。また、照射条件７は、走査速度：約７００ｍｍ／ｓ、ビーム強度：約４１０Ｗ、デフォーカス：±０μｍである。
【００９３】
また、照射条件５〜７の最高処理温度は、それぞれ、約９００℃、約１７００℃および約２２００℃になると考えられる。なお、最高処理温度は、初期温度（約３００℃）と加熱温度差との和であり、加熱温度差（ΔＴ）は、次の式（１）により求めた。
【００９４】
Ｐ＝（π／４ε）・ρ・ｃ・Ｗ・ΔＴ・（２α・Ｌ・ｖ）１／２    ・・  （１）
ただし、α＝κ／（ρ・ｃ）
ここで、Ｐ：ビーム強度（Ｗ（ワット））、ρ：密度（ｋｇ／ｍ３）、ｃ：比熱（Ｊ／ｋｇ・Ｋ）、Ｗ：ビーム幅（走査方向と垂直な方向の幅、ｍ）、α：温度伝達係数（ｍ２／ｓ）、Ｌ：ビーム長：（走査方向の長さ、ｍ）、ｖ：走査速度（ｍ／ｓ）、κ：熱伝導係数（Ｊ／ｍ・Ｋ・ｓ）である。また、εは、照射効率であり、伝送系の効率、レンズの効率およびサンプルの表面の反射率などを含む。そして、照射効率εは、経験的に、約０．１９５とした。また、熱伝導係数κ、密度ρおよび比熱ｃは、それぞれ、約１．３７Ｊ／ｍ・Ｋ・ｓ、約２２００ｋｇ／ｍ３および約７４０Ｊ／ｋｇ・Ｋである。
【００９５】
図２２は、レーザ照射条件と結晶粒径との関係を示したグラフである。まず、図２２を参照して、レーザ照射を行うことによって、結晶粒径がレーザ照射前の結晶粒径（約２５ｎｍ）よりも大きくなることが判明した。また、最高処理温度が高くなるほど、結晶粒径が大きくなることが判明した。具体的には、照射条件５（約９００℃）、照射条件６（約１７００℃）および照射条件７（約２２００℃）により処理されたＭｏ膜７２の結晶粒径は、それぞれ、約３７．５ｎｍ、約６２．５ｎｍおよび約２００ｎｍであった。この結果から、最高処理温度が高くなるようにレーザ照射条件を設定することによって、Ｍｏ膜７２の結晶粒径をより増大させることができると考えられる。
【００９６】
図２３は、レーザ照射条件とシート抵抗値との関係を示したグラフである。なお、シート抵抗値は、４端子法を用いて測定した。また、図２３の縦軸の「ｉｄｅａｌ」は、バルク状態のＭｏの比抵抗から計算されるシート抵抗値の理想値（約１Ω／□）である。図２３を参照して、レーザ照射前のＭｏ膜７２のシート抵抗値は、約３Ω／□であった。また、照射条件５および６により処理されたＭｏ膜７２のシート抵抗値は、それぞれ、約２．６Ω／□および約２．１Ω／□であった。すなわち、照射条件５および６により処理されたＭｏ膜７２のシート抵抗値は、レーザ照射前のＭｏ膜７２のシート抵抗値（約３Ω／□）よりも理想値（約１Ω／□）に近づくことが判明した。
【００９７】
ここで、図２０に示した第３実施形態の製造プロセスでは、照射条件６と同様の照射条件（走査速度：約７００ｍｍ／ｓ、ビーム強度：約３００Ｗ、デフォーカス：±０μｍ）によりレーザ照射を行っているので、Ｍｏ膜６２のシート抵抗値を理想値に近づけることができると言える。
【００９８】
また、照射条件７により処理されたＭｏ膜７２のシート抵抗値（約８．４Ω／□）は、理想値（約１Ω／□）よりも非常に高くなった。ここで、照射条件７により処理されたＭｏ膜７２をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ：透過型電子顕微鏡）を用いて観察したところ、結晶粒界に沿って微小な亀裂が発生していた。これは、照射条件７の最高処理温度（約２２００℃）が非常に高いことにより、レーザ照射後の冷却時に、熱膨張率が実質的に０である石英基板７１とＭｏ膜７２との界面に発生する応力が大きくなったためであると考えられる。
【００９９】
このため、この実験では、石英基板７１に代えて、Ｍｏ膜７２の熱膨張率に近い熱膨張率を有する無アルカリガラス基板を用いて、照射条件７により処理されたＭｏ膜７２のシート抵抗値を測定した。この場合、最高処理温度が照射条件７と同じ約２２００℃になるように、ビーム強度を約３７５Ｗに設定した。この測定の結果、照射条件７により処理されたＭｏ膜７２のシート抵抗値は、約１．６５Ω／□（図２３中の黒丸）であった。すなわち、照射条件７により処理されたＭｏ膜７２のシート抵抗値は、照射条件５および６により処理されたＭｏ膜７２のシート抵抗値（照射条件５：約２．６Ω／□、照射条件６：約２．１Ω／□）よりもより理想値（約１Ω／□）に近づくことが判明した。
【０１００】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１０１】
たとえば、上記第１および第２実施形態では、基板上に、複数のｎ型薄膜トランジスタを形成したが、本発明はこれに限らず、基板上に、複数のｐ型薄膜トランジスタを形成してもよい。また、基板上に、複数のｎ型薄膜トランジスタと複数のｐ型薄膜トランジスタとを形成してもよい。
【０１０２】
また、上記第３実施形態では、高融点金属であるＭｏ膜を配線層として用いたが、本発明はこれに限らず、Ｍｏ膜以外に、高融点金属であるＣｒ、Ｔａ、ＷまたはＴｉなどからなる膜を配線層として用いてもよい。また、比較的融点の低いＡｌまたはＣｕなどからなる膜を配線層として用いてもよい。また、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの酸化物導電体からなる膜を配線層として用いてもよい。また、配線層を、薄膜トランジスタのゲート配線、データ配線（ソース／ドレイン配線）、電源供給線またはゲート電極として用いてもよい。
【図面の簡単な説明】
【０１０３】
【図１】本発明の第１実施形態による複数の薄膜トランジスタを含む半導体装置の構造を示した断面図である。
【図２】図１に示した薄膜トランジスタの能動層を構成する多結晶シリコン膜の一例の模式図である。
【図３】本発明の第１実施形態による半導体装置の製造に用いるレーザ照射装置の全体構成を示した概略図である。
【図４】図３に示したレーザ照射装置の基板に照射されるレーザの形状を示した斜視図である。
【図５】本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図６】本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図７】本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である
【図８】本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図９】本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図１０】本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図１１】異なるレーザ照射条件により形成された多結晶シリコン膜のそれぞれの結晶方位を示した逆極点図である。
【図１２】本発明の第２実施形態による複数の薄膜トランジスタを含む半導体装置の構造を示した断面図である。
【図１３】本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図１４】本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図１５】本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図１６】本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図１７】本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図１８】異なるレーザ照射条件により形成された多結晶シリコン膜のそれぞれの結晶方位を示した逆極点図である。
【図１９】本発明の第３実施形態による上部配線層と下部配線層とを有する半導体装置の製造プロセスを説明するための断面図である。
【図２０】本発明の第３実施形態による上部配線層と下部配線層とを有する半導体装置の製造プロセスを説明するための断面図である。
【図２１】Ｍｏ膜の結晶粒径とシート抵抗値との関係を調べるために作製したサンプルを示した断面図である。
【図２２】レーザ照射条件と結晶粒径との関係を示したグラフである。
【図２３】レーザ照射条件とシート抵抗値との関係を示したグラフである。
【符号の説明】
【０１０４】
１、４１  石英基板（基板）
２、４６ａ  Ｍｏ膜（吸収膜）
４、４３  絶縁膜
５、４４  多結晶シリコン膜（半導体層、能動層）
５ｃ、４４ｃ  チャネル領域
５ｆ、４４ｆ  非晶質シリコン膜（半導体層）
５ｇ、４４ｇ  溶融シリコン（溶融された半導体）
６ａ、６ｂ  双晶面
１０、４０  ｎ型薄膜トランジスタ（半導体素子、薄膜トランジスタ）
【図１】
2005340651.tif 000003
【図２】
2005340651.tif 000004
【図３】
2005340651.tif 000005
【図４】
2005340651.tif 000006
【図５】
2005340651.tif 000007
【図６】
2005340651.tif 000008
【図７】
2005340651.tif 000009
【図８】
2005340651.tif 000010
【図９】
2005340651.tif 000011
【図１０】
2005340651.tif 000012
【図１１】
2005340651.tif 000013
【図１２】
2005340651.tif 000014
【図１３】
2005340651.tif 000015
【図１４】
2005340651.tif 000016
【図１５】
2005340651.tif 000017
【図１６】
2005340651.tif 000018
【図１７】
2005340651.tif 000019
【図１８】
2005340651.tif 000020
【図１９】
2005340651.tif 000021
【図２０】
2005340651.tif 000022
【図２１】
2005340651.tif 000023
【図２２】
2005340651.tif 000024
【図２３】
2005340651.tif 000025