(57)【要約】【課題】半導体材料の略単結晶粒をチャネル形成領域に用いた半導体装置において、閾値下領域の電気特性であるＳ値の優良な半導体装置を得ることを可能とする半導体装置の製造方法を提供すること。【解決手段】基板１０上に下地膜１１を形成し、半導体膜の結晶化の起点部となるグレイン・フィルタ１２を形成し、半導体膜を形成する。そしてレーザーアニールを行って半導体膜を結晶化し、略単結晶粒１５ａを形成する。その後、熱酸化等の方法によって、半導体膜１５を所望の膜厚に薄膜化する。【選択図】図５
2005303052.tif 000002
【特許請求の範囲】
【請求項１】
基板に半導体膜を形成し、この半導体膜を用いる半導体装置の製造方法であって、
前記基板上に前記半導体膜が結晶化する際の起点となるべき起点部を形成する起点部形成工程と、
前記起点部が形成された前記基板上に前記半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
前記半導体膜を薄膜化する薄膜化工程と、
前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべき半導体装置領域を形成するパターニング工程と、
前記半導体装置領域上にゲート絶縁膜及びゲート膜を形成して半導体装置を形成する素子形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体膜形成工程において、前記半導体膜の膜厚は５０ｎｍ以上３００ｎｍ以下に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記薄膜化工程には、半導体膜の酸化工程を含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記酸化工程は、半導体膜の熱酸化であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記薄膜化工程には、半導体膜の化学機械的研磨工程を含むことを特徴とする請求項１乃至４の何れかに記載の半導体装置の製造方法。
【請求項６】
前記薄膜化工程には、半導体膜のエッチング工程を含むことを特徴とする請求項１乃至５の何れかに記載の半導体装置の製造方法。
【請求項７】
前記薄膜化工程によって、前記半導体膜の膜厚を４５ｎｍ以下にすることを特徴とする請求項１乃至６の何れかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体装置を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の半導体装置は、非晶質珪素膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶珪素膜を用いて活性領域を形成した半導体装置も実用化されている。多結晶珪素膜を用いることにより、非晶質珪素膜を用いた場合に比較して電界効果移動度などの電気的特性が向上し、半導体装置の性能を向上させることができる。
【０００３】
また、半導体装置の性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、半導体装置のチャネル形成領域を略単結晶粒で形成する技術が検討されている。例えば、基板上に微細な穴（凹部）を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径の略単結晶粒を形成する技術が提案されている。この技術を用いて形成される大結晶粒径の珪素膜を用いて半導体装置を形成することにより、１つの半導体装置の形成領域（特に、チャネル形成領域）を単一の略単結晶粒で構成することが可能となる。これにより、電界効果移動度といった電気的特性に優れた半導体装置を実現することが可能になる。（例えば非特許文献１または非特許文献２参照。）
【非特許文献１】「Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ」（ＩＢＭ  ＴＥＣＨＮＩＣＡＬ  ＤＩＳＣＬＯＳＵＲＥ  ＢＵＬＬＥＴＩＮ  Ａｕｇ．１９９３  ｐｐ２５７−２５８）
【非特許文献２】「Ａｄｖａｎｃｅｄ  Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅｓ  ｏｆ  Ｓｉ  Ｔｈｉｎ−Ｆｉｌｍ  Ｆｏｒ  Ｌｏｃａｔｉｏｎ  Ｃｏｎｔｒｏｌ  ｏｆ  Ｌａｒｇｅ  Ｇｒａｉｎ  ｏｎ  Ｇｌａｓｓ」（Ｒ．Ｉｓｈｉｈａｒａ等、ｐｒｏｃ．ＳＰＩＥ  ２００１、ｖｏｌ．４２９５  ｐ．１４〜２３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、前記文献によって形成された略単結晶粒を用いて半導体装置を形成し、その電気特性を実際に調べたところ、電界効果移動度は５００ｃｍ2／Ｖｓ程度と非常に大きな値を実現できるが、閾値下領域の電気特性であるサブスレーシュホールド・スイング（Ｓ値）は０．４５Ｖ／ｄｅｃ．以上と大きく、通常の多結晶珪素薄膜半導体装置の同特性（約０．２Ｖ／ｄｅｃ．）に比べて劣ることが本願発明者らの実験によって確認された。これは、前記文献に記載の半導体装置の構成では、チャネル形成領域となる珪素膜の膜厚を２５０ｎｍ程度以上に厚く設定しているため、そこに含まれる結晶欠陥の総数が多くなり、その結果、Ｓ値が悪くなったと考えられる。
【０００５】
よって本発明は、略単結晶を用いて形成する半導体装置において、電界効果移動度ならびにＳ値の優良な半導体装置を得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明は、基板に半導体膜を形成し、この半導体膜を用いる半導体装置の製造方法であって、前記基板上に前記半導体膜が結晶化する際の起点となるべき起点部を形成する起点部形成工程と、前記起点部が形成された前記基板上に前記半導体膜を形成する半導体膜形成工程と、前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、前記半導体膜を薄膜化する薄膜化工程と、前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべき半導体装置領域を形成するパターニング工程と、前記半導体装置領域上にゲート絶縁膜及びゲート膜を形成して半導体装置を形成する素子形成工程と、を含むことを特徴とする。
【０００７】
上記の半導体装置の製造方法によれば、通常の多結晶珪素薄膜半導体装置のＳ値と同等もしくは同等以上の特性を実現する半導体装置を製造することができる。略単結晶粒内に含まれる結晶欠陥の密度は、通常の多結晶珪素薄膜半導体で用いられる半導体膜中の結晶欠陥密度に比べて非常に少ない値が見積もられるが、前記半導体膜の膜厚を厚くした場合には結晶欠陥の総数が大きくなり、結果としてそこに形成される半導体装置のＳ値は大きな値となる。そこで本願発明では、前記半導体膜を適切な膜厚に薄膜化し、略単結晶粒中に含まれる欠陥の絶対数を低減し、それをチャネル形成領域に用いることによって優良な半導体装置を得ることを可能とするのである。
【０００８】
また、本発明の半導体装置の製造方法は、前記半導体膜形成工程において、前記半導体膜の膜厚は５０ｎｍ以上３００ｎｍ以下に形成することを特徴とする。
【０００９】
上記の半導体装置の製造方法によれば、半導体膜の結晶化を安定的に行うことができ、優良な半導体装置を得ることができる。半導体膜の膜厚が５０ｎｍ以上であれば、半導体膜を結晶化の起点上に安定的に形成でき、更に良好に結晶化を行うことができる。また、半導体膜の膜厚を厚くした方が結晶粒径は大きくなるが、結晶粒径は所望の大きさを満たせば良いので、半導体膜はある程度の膜厚があれば良い。半導体膜の膜厚が３００ｎｍであれば、半導体装置を製造するのに十分な大きさの結晶粒径が得られる。これ以上半導体膜を厚くすると、生産性が低下したり、結晶化の為の熱処理装置への負荷が大きくなったりする。
【００１０】
また、本発明の半導体装置の製造方法は、前記薄膜化工程には、半導体膜の酸化工程を含むことを特徴とする。前記酸化工程は、半導体膜の熱酸化であれば好ましい。
【００１１】
上記の半導体装置の製造方法によれば、薄膜化工程時に半導体膜に損傷が入り難く、優良な半導体装置を製造することができる。半導体膜として珪素膜を使用した場合、珪素膜を酸化すると珪素膜表面が酸化珪素膜となる。この様に、酸化された分だけ珪素膜は薄くなるのである。酸化反応は半導体膜表面で良好な半導体膜／酸化膜界面を形成しながら進行するので、半導体膜に損傷は入り難く、薄膜化後も良好な半導体膜質を維持することができる。半導体膜を酸化することによって形成された酸化膜は剥離しても良いし、そのままゲート絶縁膜として使用しても良い。酸化の種類としては、熱酸化やプラズマ酸化が挙げられる。熱酸化は酸化レートを比較的高くすることができ、また比較的厚く酸化することができるので、半導体膜の薄膜化に適している。また、熱酸化時に半導体膜は１０００℃程度の高温雰囲気に晒されるので、半導体膜の膜質が向上する。プラズマ酸化では厚く酸化することが難しいので、半導体膜の薄膜化にはあまり向いていないが、少しの薄膜化であれば可能である。プラズマ酸化はガラス基板を使用できるような温度（例えば５００℃程度）で行うことができるという利点がある。
【００１２】
また、本発明の半導体装置の製造方法は、前記薄膜化工程には、半導体膜の化学機械的研磨工程を含むことを特徴とする。
【００１３】
上記の半導体装置の製造方法によれば、半導体膜の薄膜化と同時に半導体膜表面の平坦化を行うことができるので、半導体膜とゲート絶縁膜の界面特性が良好になる。更に、ガラス基板を使用できるような温度（例えば５００℃程度）で薄膜化工程を行うことができる。半導体膜を酸化することによって薄膜化を行う場合、酸化レートが半導体膜の表面の結晶性や面方位に依存するので、半導体膜表面に結晶性や面方位のばらつきが存在すると、薄膜化後の半導体膜の膜厚にばらつきが生じるという問題がある。しかし、半導体膜を化学機械的研磨工程によって薄膜化する場合にはこのような問題は生じ難く、均一な薄膜化を実現することができる。また、パターニングされた半導体膜を薄膜化する場合、酸化による薄膜化では、半導体膜が膜厚方向だけで無く、横方向にも酸化されるため、所望の半導体膜寸法を得る為には、横方向の酸化を考慮してパターニングを行う必要がある。しかし、半導体膜を化学機械的研磨工程によって薄膜化する場合にはこのような問題は生じ難く、半導体膜のパターニングは容易である。
【００１４】
また、本発明の半導体装置の製造方法は、前記薄膜化工程には、半導体膜のエッチング工程を含むことを特徴とする。
【００１５】
上記の半導体装置の製造方法によれば、半導体装置の製造装置を流用できるので、半導体膜の薄膜化を容易に行うことができる。更に、ガラス基板を使用できるような温度（例えば５００℃程度）で薄膜化工程を行うことができる。
【００１６】
また、本発明の半導体装置の製造方法は、前記薄膜化工程によって、前記半導体膜の膜厚を４５ｎｍ以下にすることを特徴とする。
【００１７】
上記の半導体装置の製造方法によれば、Ｓ値が非常に小さい優良な半導体装置を製造することができる。
【００１８】
また、好ましくは、前記パターニング工程では、少なくとも前記起点部及びその近傍がチャネル形成領域に含まれないように行う。起点部を略中心に形成される結晶粒は、起点部及びその近傍において結晶欠陥が生じ、結晶性が乱れる場合がある。したがって、前記起点部やその近傍の領域の半導体膜をチャネル形成領域に含まれないようにすることにより、チャネル形成領域に結晶性の劣る半導体膜が含まれることを回避し、半導体装置の特性をさらに向上させることが可能となる。
【００１９】
また、好ましくは、上述した起点部は、基板に形成された凹部である。これにより、結晶化の起点となるべき部分を容易に形成することが可能になる。
【００２０】
また、好ましくは、上述した熱処理工程における熱処理は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で行う。これにより、熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部（開口部）には１個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した１個の結晶粒を核として結晶化が行われるようになるので、凹部を略中心とした範囲に略単結晶の半導体膜（略単結晶粒）を形成することが可能になる。
【００２１】
また、好ましくは、熱処理は、１５０ｎｓ乃至２５０ｎｓのパルス幅を有するパルスレーザ照射によって行われる。このように比較的長いパルス幅を有するレーザを用いることにより半導体膜の溶融時間が長くなり、結晶成長の起点部である凹部からの結晶粒成長を促進することが可能となる。
【００２２】
また、好ましくは、基板上に形成される半導体膜は、非晶質又は多晶質の珪素膜である。これにより、起点部を略中心とした範囲に略単結晶の珪素結晶粒を形成し、この良質な珪素結晶粒を用いて半導体装置を形成することが可能になる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を参照して説明する。
【００２４】
本実施形態の製造方法は、（１）半導体装置のソース領域、ドレイン領域、およびチャネル形成領域として用いるための珪素膜をガラス基板上に形成する工程と、（２）形成した珪素膜を用いて半導体装置を形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【００２５】
（実施例１）
図１は、珪素膜を形成する工程について説明する説明図である。図１（ａ）に示すように、基板としての石英基板１０上に、下地膜としての酸化珪素膜１１を形成する。基板は、単結晶珪素基板でも良いし、後の製造工程における温度が十分低ければガラス基板やプラスチック基板を用いても良い。下地膜としての酸化珪素膜１１は、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法などの成膜法によって形成することが好適である。
【００２６】
次に、下地膜としての酸化珪素膜１１に対して凹部（以下、「グレイン・フィルタ」と称する）１２を形成する。グレイン・フィルタは、後に行う半導体膜の結晶化を行う際の起点となるべき起点部であり、かつ１つの結晶核のみを成長させるための穴である。このグレイン・フィルタ１２は、例えば、直径５０ｎｍ以上１５０ｎｍ以下程度、高さ７５０ｎｍ程度の円筒状に形成することが好適である。なお、グレイン・フィルタ１２は、円筒状以外の形状（例えば、角柱状など）としてもよい。
【００２７】
グレイン・フィルタ１２は、例えば、グレイン・フィルタ１２の配置のマスクを用いて酸化珪素膜に塗布したフォトレジスト膜を露光、現像して、グレイン・フィルタ１２の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を下地膜としての酸化珪素膜１１上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、下地膜としての酸化珪素膜１１上のフォトレジスト膜を除去することによって形成することができる。また、より小径のグレイン・フィルタ１２を形成する場合には、フォトレジスト膜を除去後、ＰＥＣＶＤ法やＬＰＣＶＤ法などの方法により酸化珪素膜を堆積し、凹部の穴径を狭めることが可能である。
【００２８】
次に、図１（ｂ）に示すように、ＬＰＣＶＤ法などの製膜法によって、下地膜としての酸化珪素膜１１上およびグレイン・フィルタ１２内に半導体膜としての非晶質珪素膜１３を形成する。この非晶質珪素膜１３の膜厚は、５０ｎｍ以上３００ｎｍ以下にする。なお、非晶質珪素膜１３に代えて、多結晶珪素膜を形成してもよい。
【００２９】
ここで非晶質珪素膜１３は、前記グレイン・フィルタ１２を十分に埋め込む程度の膜厚が必要であり、例えばグレイン・フィルタの直径が５０ｎｍであれば、非晶質珪素膜の膜厚は３０ｎｍ程度以上必要となる。仮にこれより薄い珪素膜を堆積した場合には、前記グレイン・フィルタが十分に埋め込まれず、隙間ができてしまう。またグレイン・フィルタの直径を５０ｎｍより更に小さくした場合には、原理的に非晶質珪素膜の膜厚を薄くすることができるが、このような小さな直径のグレイン・フィルタを安定的に形成することは製造プロセス上非常に困難であり、更に非晶質珪素膜の堆積時にはグレイン・フィルタ内部まで十分に非晶質珪素を供給することができない。これらのことから、後に述べる珪素の略単結晶粒成長を安定的に行うためには、非晶質珪素膜１３の最小膜厚は３０ｎｍとなる。最小膜厚は３０ｎｍであるが、半導体膜の結晶成長は半導体膜の膜厚が厚い方が良好に行うことができる。本願発明者らの実験では、半導体膜の膜厚が５０ｎｍ以上であれば、良好な結晶化を行うことができる。
【００３０】
非晶質珪素膜の膜厚が厚い方が大きい略単結晶粒を形成することができる。本願発明者らの実験では、非晶質珪素膜厚が５０ｎｍの場合には最大結晶粒径は約３．０μｍであったが、非晶質珪素膜厚を１００ｎｍとすると最大結晶粒径は約４．０μｍとなり、非晶質珪素膜厚を２５０ｎｍとすると最大結晶粒径は約６．５μｍとなった（図２（ａ））。この様に、非晶質珪素膜の膜厚が厚い方が大きい結晶粒を形成することができるが、厚くし過ぎると問題が出てくる。まず、装置の制約上、堆積できる膜厚には上限がある。膜厚を厚くし過ぎると、膜が剥がれてしまう可能性がある。また、膜厚を厚く形成すると膜形成に時間がかかり、生産性が低下する。更に、結晶化の為の熱処理装置に負担がかかり、あまりにも厚すぎると装置の制約上結晶化が十分にできなくなってしまう。本願発明者らの実験では、非晶質珪素膜の最大膜厚は３００ｎｍ程度である。３００ｎｍ以下の膜厚であれば、上記の様な問題は発生せず、半導体装置の製造するのに必要十分な大きさの結晶粒を得ることができる。
【００３１】
次に、図１（ｃ）に示すように、珪素膜１３に対して熱処理としてのレーザ光１４の照射を行う。このレーザ照射は、例えば、波長３０８ｎｍ、パルス幅約２００ｎｓ程度のＸｅＣｌパルスエキシマレーザを用いて、レーザ光１４のエネルギー密度が０．４〜１．５Ｊ／ｃｍ2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザ光１４は、そのほとんどが珪素膜１３の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザ光の波長（３０８ｎｍ）における非晶質珪素の吸収係数が０．１３９ｎｍ-1と比較的に大きいためである。
【００３２】
ここで、照射するエキシマレーザ光は、従来多く用いられているパルス幅２０ｎｓ乃至３０ｎｓ程度のエキシマレーザ光よりも、パルス幅１５０ｎｓ乃至２５０ｎｓ程度のエキシマレーザ光を用いる方が好適である。これは、このような比較的長いパルス幅を有するエキシマレーザ光を照射することにより、珪素膜の溶融時間が顕著に長くなるためである。このことは「Ｅｘｐｅｒｉｍｅｎｔａｌ  ａｎｄ  ｎｕｍｅｒｉｃａｌ  ｎａｎａｌｙｓｉｓ  ｏｆ  ｓｕｒｆａｃｅ  ｍｅｌｔ  ｄｙｎａｍｉｃｓ  ｉｎ  ２００  ｎｓ−ｅｘｃｉｍｅｒ  ｌａｓｅｒ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  ｏｆ  ａ−Ｓｉ  ｆｉｌｍｓ  ｏｎ  ｇｌａｓｓ」（Ｅ．Ｆｏｇａｒａｓｓｙら、Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ  ３８３、２００１、ｐ．４８−５２）に報告されている。溶融した珪素膜が凝固・結晶化する際の結晶粒の大きさは、結晶成長速度と溶融時間の乗算に依存する。すなわち、前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって珪素膜の溶融時間が長くなると、それに伴って大きな略単結晶粒の形成が可能となる。例えば本願発明者らの実験では、室温の珪素膜試料に対して前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって、例えば珪素膜厚１００ｎｍの場合には、直径約４μｍの略単結晶粒の形成を確認している（図２（a））。これに対して先に挙げたＲ．Ｉｓｈｉｈａｒａらの文献では、従来の比較的パルス幅の短いエキシマレーザを用いており、珪素膜厚が９０ｎｍの時の略単結晶粒の最大粒径は約２．５μｍである（図２（ｂ））。これら両者の珪素膜厚は若干異なるものの、前記パルス幅の長いエキシマレーザを用いることによって、数十％程度大きな結晶粒の成長が実現できる。図２に示すように他の珪素膜厚についても同様である。
【００３３】
更に本願発明者らの実験では、前記パルス幅の長いエキシマレーザ照射時に珪素膜試料を２００℃程度に加熱しておくことにより、珪素膜厚１００ｎｍの試料では略単結晶粒の最大粒径約７μｍ、同膜厚１５０ｎｍの試料では約８μｍの大結晶粒の形成を確認している。これは、試料を加熱することによって、珪素膜の溶融時間が長くなった為である。エキシマレーザ照射時の珪素膜試料の加熱温度は２００℃程度から５００℃程度が好ましい。
【００３４】
一方、パルス幅の長いレーザを用いて珪素膜を結晶化する技術は、例えば特開２０００-３６４６４や特開平７-２８３１５１にも開示されている。しかしながらこれらの技術では、珪素膜に結晶化の起点となる起点部が無く、結晶成長が開始する場所は制御されていない。すなわちパルス幅の長いレーザ光を照射することにより珪素膜の溶融時間は長くなるものの、ランダムな位置に結晶核が発生し、各々の結晶核より結晶粒が成長するため、結果として最終的な結晶粒の大きさは従来に比べて大きな変化は認められない。これに対し本実施例では、凹部（グレイン・フィルタ）を形成することで珪素膜の結晶化の起点部を制御しているため、ここから優先的に結晶成長が始まり、パルス幅の長いレーザ照射によって溶融時間が長くなった効果により、先に述べた通り、従来に比べて数十％大きな結晶粒の形成が実現する。
【００３５】
上述したレーザ照射の条件は、適宜に選択することにより、珪素膜１３を、グレイン・フィルタ１２内の内部、特に底部付近には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後の珪素の結晶成長は、グレイン・フィルタ１２内の前記非溶融状態の珪素近傍で先に始まり、珪素膜１３の表面付近、すなわち略完全溶融状態の部分へ進行する。
【００３６】
レーザ照射後のグレイン・フィルタ１２の内部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ１２の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ１２の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、珪素膜１３の略完全溶融状態の部分では、グレイン・フィルタ１２の上部に到達した前記結晶粒を核として結晶成長が進行するようになり、図１（ｄ）に示すように、グレイン・フィルタ１２を中心とした珪素の略単結晶粒１５ａが形成される。
【００３７】
図３は、基板１０上に形成される珪素の略単結晶粒１５ａを示す平面図である。同図に示すように、珪素の略単結晶粒１５ａは、グレイン・フィルタ１２を略中心とした範囲に形成される。このような略単結晶粒１５ａを用いて、以下に述べるように半導体装置を形成する。
【００３８】
図４は、図３に示した珪素の略単結晶粒１５ａの一部を半導体装置領域として用いた半導体装置について、主にゲート電極１９とソース領域２０、ドレイン領域２１、チャネル形成領域２２に着目し、それ以外の構成を省略して示した平面図である。本実施形態の半導体装置Ｔでは、グレイン・フィルタ１２を半導体装置領域のソース２０またはドレイン領域２１に含まれるようにし、更に好ましくは、グレイン・フィルタ１２を含む結晶性に乱れを生じ易い領域がチャネル形成領域２２に含まれないように配置されている。具体的には、グレイン・フィルタ１２が、チャネル形成領域２２より０．５μｍから１μｍ程度離れていることが好ましい。
【００３９】
次に、図３に示した半導体装置Ｔを形成する工程について説明する。図５は、半導体装置Ｔを形成する工程を説明する説明図である。同図は、図４に示すＡ−Ａ′方向の断面図を示している。
【００４０】
図５（ａ）は図１（ｄ）と同様で、珪素膜１３をレーザ照射によって結晶化し、略単結晶粒１５ａを形成したところを示したものである。
【００４１】
本願発明者らの実験によれば、このように形成された珪素の略単結晶粒内の欠陥密度Ｎbkは、およそ３.２×１０16ｃｍ-3eＶ-1と見積もられる。これは従来のレーザ結晶化技術による多結晶珪素膜中の欠陥密度１０18ｃｍ-3eＶ-1台に比べ非常に小さい値であり、本手法により欠陥密度の小さい優良な略単結晶粒が得られていることが分かる。しかしながら前記略単結晶粒を含む珪素膜の膜厚を前記Ｒ．Ｉｓｈｉｈａｒａらの文献に記載の通り２５０ｎｍ程度以上に設定した場合は、前記略単結晶粒中の欠陥総数は大きくなり、そこに形成する半導体装置のＳ値は、従来の多結晶珪素半導体装置で実現しているＳ値（約０．２Ｖ／ｄｅｃ．）に比べて劣る特性となる。そこで本願発明では、前記略単結晶粒中の欠陥密度を鑑み、これを用いた半導体装置で従来の多結晶珪素半導体装置と同等もしくは同等以上の特性を実現するために、結晶化後の珪素膜の膜厚を適切な膜厚に薄膜化する。
【００４２】
半導体装置のＳ値は以下の式によって求めることができる。
【００４３】
Ｓ値  ＝  ｋＴ/ｑ・ｌｎ１０・（１＋（ｑＮbkｔsi＋ｑＤit）/Ｃox）
ここでｋはボルツマン係数、Ｔは絶対温度、ｑは素電荷量、Ｎbkは珪素膜中の欠陥密度、ｔsiは珪素膜厚、Ｄitは界面準位密度、Ｃoxは珪素酸化膜の単位面積あたりの容量である。この式から、更に前記珪素膜厚（前記略単結晶粒の膜厚）を薄くすることによってＳ値は小さくなり、従来の多結晶珪素薄膜半導体装置より優れた特性となる。
【００４４】
半導体膜としての珪素膜１５を薄膜化する薄膜化工程には、半導体膜の酸化工程、化学機械的研磨工程、ウェットエッチング工程、ドライエッチング工程等が用いられる。上記工程のうちの一つを用いて薄膜化工程を行っても良いし、二つ以上を組み合わせて薄膜化工程を行っても良い。
【００４５】
薄膜化工程に酸化工程を用いると、薄膜化工程時に半導体膜に損傷が入り難く、優良な半導体装置を製造することができる。特に熱酸化は酸化レートを比較的高くすることができ、また比較的厚く酸化することができるので、半導体膜の薄膜化に適している。また、半導体膜は１０００℃程度の高温雰囲気に晒されるので、半導体膜の膜質が向上する。
以下、熱酸化による半導体膜の薄膜化工程について述べる。基板を温度８００℃の熱処理炉内に挿入した後、熱処理炉内に窒素と僅かの酸素を流して熱処理炉内の雰囲気を窒素中の酸素が１０ｐｐｍから１％程度である雰囲気とし、熱処理炉の温度を毎分４℃から２０℃程度のレートで上昇させ、熱処理炉内の温度を１０００℃とする。昇温レートが４℃程度と低ければ温度制御性が良くなるが、昇温に長時間を要する為、生産性が低下する。一方昇温レートが２０℃と高ければ温度制御性が悪くなるが、昇温時間は短くなる為、生産性は向上する。上記の温度上昇行程を窒素１００％雰囲気で行うと半導体膜に穴が開いてしまうという問題がある。上記の様に窒素中の酸素が１０ｐｐｍ程度の雰囲気にすると、半導体膜上に極薄酸化膜が形成されるので半導体膜に穴が開くことを防ぐ事ができる。ここで酸素濃度を１％程度以上と高くしすぎると酸化膜厚が厚くなってしまう。この酸化膜は低温で形成されるので膜質が悪く、ゲート絶縁膜となった場合に薄膜半導体素子の特性や信頼性の低下の原因となる。よって、上記の温度上昇行程においては酸素濃度を１０ｐｐｍから１％程度と充分低くしておいて、半導体膜に穴が開くことを防ぎ、且つ膜質の悪いゲート絶縁膜を必要以上に成長させないようにする必要がある。温度が上昇した後、熱処理炉内の雰囲気を窒素中の酸素が２％以上または酸素１００％とし、珪素膜１５を酸化することによって酸化珪素膜１６を形成する（図５（ｂ））。窒素中の酸素濃度が低い方が、珪素膜と酸化珪素膜の界面に生じる応力を緩和し易い。一方、窒素中の酸素濃度が高い方が、酸化レートが高くなるので、酸化時間が短くなって生産性が向上する。そして酸化珪素膜１６を剥離すると、図５（ｃ）に示す様に薄膜化された珪素膜１５を得ることができる。ここで、薄膜化工程は一回で行っても良いし、複数回に分けて少しずつ薄膜化しても良い。半導体膜としての珪素膜１５を薄膜化する薄膜化工程に、化学機械的研磨工程、ウェットエッチング工程、ドライエッチング工程等を用いても図５（ｃ）に示す薄膜化された珪素膜１５を得ることができる。
【００４６】
１０００℃程度の熱酸化を用いれば、珪素膜と珪素酸化膜の間の界面準位密度Ｄitが１０10ｃｍ-2eＶ-1のオーダーとなるようにゲート絶縁膜（珪素酸化膜）を形成することができるし、「Ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｆｏｒｍａｔｉｏｎ  ｏｆ  ｈｉｇｈ  ｑｕａｌｉｔｙ  ＳｉＯ2／Ｓｉ  ｉｎｔｅｒｆａｃｅ  ｕｓｉｎｇ  ＥＣＲ−ＰＥＣＶＤ」（Ｄ．Ａｂｅら、ＡＭ−ＬＣＤ  ２００１、ｐ．９８）に報告されている方法を用いれば、ガラス基板を使用することのできる低温プロセスにおいても３．０×１０10ｃｍ-2eＶ-1となるようにゲート絶縁膜（珪素酸化膜）を形成することができる。界面準位密度Ｄitが３．０×１０10ｃｍ-2eＶ-1であるとすると、ゲート絶縁膜厚８２．５ｎｍで形成した半導体装置において、前記珪素膜厚を１８０ｎｍとすることでＳ値約０．２Ｖ／ｄｅｃ．を実現できるので、前記珪素膜厚は１８０ｎｍ以下に薄膜化するのが好ましい。更に、前記珪素膜厚を１１０ｎｍとすることでＳ値約０．１５Ｖ／ｄｅｃ．を実現できるので、前記珪素膜厚は１１０ｎｍ以下に薄膜化するとより好ましい。更に、前記珪素膜厚を４５ｎｍとすることで、Ｓ値約０．１Ｖ／ｄｅｃ．を実現できるので、前記珪素膜厚は４５ｎｍ以下に薄膜化すると非常に好ましい。ここでは、一例として、前記珪素膜１５を５５ｎｍに薄膜化することにする。
【００４７】
次に、図６（ａ）に示す様に、前記珪素膜１５を所望の形状にパターニングする。そして、前記珪素膜１５を上記した熱酸化法によって酸化し、第１ゲート絶縁膜としての酸化珪素膜１７を膜厚３０ｎｍから３５ｎｍ程度形成する。この時、前記珪素膜１５の膜厚は４０ｎｍ程度となる。熱酸化の変わりにプラズマ酸化を用いても良い。
【００４８】
次に、図６（ｂ）に示す様に、前記第１ゲート絶縁膜としての酸化珪素膜１７上に化学気相堆積法（ＣＶＤ法）によって第２ゲート絶縁膜としての酸化珪素膜１８を膜厚５０ｎｍ程度堆積する。前記第２ゲート絶縁膜の形成には例えば低圧化学気相堆積法（ＬＰＣＶＤ法）を用いる。ゲート絶縁膜は二層構造となっているが、一層でも本願発明の効果が失われることは無い。次にゲート電極１９を形成する。ゲート電極の物質は、不純物元素が注入された多結晶珪素膜や、タンタル、アルミニウム等の金属膜が挙げられる。そして、このゲート電極１９をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、珪素膜１５にソース領域２０、ドレイン領域２１及びチャネル形成領域２２を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、熱処理を行って不純物元素を活性化し、Ｎ型の半導体装置を形成する。言うまでも無く、Ｐ型の半導体装置を形成することもできる。なお、不純物元素の活性化は、ＸｅＣｌエキシマレーザを２００ｍＪ／ｃｍ2から４００ｍＪ／ｃｍ2 程度のエネルギー密度に調整して照射しても良い。
【００４９】
次に、図６（ｃ）に示すように、酸化珪素膜１８およびゲート電極１９の上面に、層間絶縁膜としての酸化珪素膜２５を形成する。次に、前記層間絶縁膜２５、第２ゲート絶縁膜１８、第１ゲート絶縁膜１７を貫通してソース領域２０及びドレイン領域２１のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極２３及びドレイン電極２４を形成する。以上に説明した製造方法によって、本実施形態の半導体装置Ｔが形成される。
【００５０】
このように、本実施形態では、珪素膜１５の膜厚を薄くすることで珪素の略単結晶粒１５ａ内の結晶欠陥の総数を小さくし、特性の良好な半導体装置を得ることが可能となる。また、グレイン・フィルタ１２及びその近傍の領域の珪素膜をチャネル形成領域２２に含まれないように配置しているので、チャネル形成領域２２に結晶性の劣る珪素膜が含まれることを回避し、半導体装置の特性をさらに向上させることが可能となる。更に前記略単結晶粒１５ａを形成する際には、パルス幅１５０ｎｓ乃至２５０ｎｓ程度の比較的パルス幅の長いエキシマレーザを用いることにより、比較的薄い珪素膜１５であっても大きな略単結晶粒１５ａを形成することができる。
【００５１】
（実施例２）
図７は、実施例２における珪素膜の薄膜化工程についての説明図である。図７（ａ）の１１０は石英基板、１１１は下地膜としての酸化珪素膜、１１２はグレイン・フィルタ、１１５は結晶化後の珪素膜、１１５ａは珪素の略単結晶粒であり、ここまでは実施例１の図１（ａ）を製造する工程と同様である。
【００５２】
実施例１では、この後に薄膜化工程を行っていたが、実施例２では珪素膜１１５のパターニングを行い、図７（ｂ）に示すようになる。
【００５３】
そして、実施例１と同様に、半導体膜としての珪素膜１１５の薄膜化を行う。半導体膜としての珪素膜１１５を薄膜化する薄膜化工程には、半導体膜の酸化工程、化学機械的研磨工程、ウェットエッチング工程、ドライエッチング工程等が用いられる。上記工程のうちの一つを用いて薄膜化工程を行っても良いし、二つ以上を組み合わせて薄膜化工程を行っても良い。
【００５４】
半導体膜をパターニングする前に、酸化工程によって半導体膜を薄膜化する場合、半導体膜と酸化膜との界面に生じる応力によって、基板が反ったり半導体膜に損傷が入ったりする可能性がある。しかし、本実施例２のように、半導体膜をパターニングした後に酸化すれば、基板には半導体膜が存在する領域と存在しない領域があるので、応力が基板全体にかかるということはなく、基板の反りや半導体膜の損傷を防ぐことができる。
【００５５】
薄膜化工程に酸化工程やウェットエッチング工程を用いる場合、半導体膜が横方向に酸化されたりエッチングされたりするので、あらかじめそれを考慮した上で半導体膜をパターニングする必要がある。
【００５６】
半導体膜の薄膜化を行うと、図７（ｃ）に示すようになる。
【００５７】
以下、実施例１と同様にして、半導体装置を製造する。
【００５８】
このように、本実施形態では、半導体膜をパターニングした後に半導体膜を薄膜化することにより、酸化工程による薄膜化で生じる応力による影響を少なくし、基板の反りや半導体膜の損傷を防ぐことができる。
【産業上の利用可能性】
【００５９】
以上説明したように、本発明によれば、半導体装置のチャネル形成領域に用いる半導体の略単結晶粒を形成する際に、前記半導体の膜厚を適切な値に薄膜化するため、従来の多結晶珪素薄膜半導体装置と同等もしくは同等以上のＳ値を実現することが可能となる。これにより、優良な電界効果移動度とＳ値を有する、特性の良い半導体装置を得ることが可能となる。
【００６０】
本発明に係る半導体装置は、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００６１】
また、これらの表示装置は、種々の電子機器に適用可能である。例としては、携帯電話の表示部、ビデオカメラのファインダや表示部、携帯型パーソナルコンピュータ（所謂ＰＤＡ）の表示部、ヘッドマウントディスプレイの画像表示源、リア型及びフロント型プロジェクターの画像表示源等が挙げられる。
【００６２】
本発明の半導体装置を使用した表示装置は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【図面の簡単な説明】
【００６３】
【図１】珪素膜を形成する工程について説明する説明図である。
【図２】珪素の略単結晶粒の最大粒径を説明する説明図である。
【図３】基板上に形成された珪素の略単結晶粒を示す平面図である。
【図４】珪素の略単結晶粒を用いて形成される半導体装置について、主にゲート電極とソース領域、ドレイン領域、チャネル形成領域に着目し、それ以外の構成を省略して示した平面図である。
【図５】珪素膜の薄膜化工程を説明する説明図である。
【図６】半導体装置を形成する工程を説明する説明図である。
【図７】実施例２における珪素膜のパターニング工程と薄膜化工程を説明する説明図である。
【符号の説明】
【００６４】
１０、１１０  石英基板
１１、１１１  下地膜としての酸化珪素膜
１２、１１２  グレイン・フィルタ
１３  半導体膜としての珪素膜
１４  レーザ光
１５、１１５  結晶化後の珪素膜
１５ａ、１１５ａ  珪素の略単結晶粒
１６  薄膜化工程による酸化珪素膜
１７  第１ゲート絶縁膜としての酸化珪素膜
１８  第２ゲート絶縁膜としての酸化珪素膜
１９  ゲート電極
２０  ソース領域
２１  ドレイン領域
２２  チャネル形成領域
２３  ソース電極
２４  ドレイン電極
２５  層間絶縁膜としての酸化珪素膜
Ｔ  半導体装置
【図１】
2005303052.tif 000003
【図２】
2005303052.tif 000004
【図３】
2005303052.tif 000005
【図４】
2005303052.tif 000006
【図５】
2005303052.tif 000007
【図６】
2005303052.tif 000008
【図７】
2005303052.tif 000009