(57)【要約】【課題】      従来の薄膜トランジスタデバイスの製造におけるフォトリソグラフィ工程により生じる、材料、労働力、または技術コストの消耗、生産率の低下と生産時間などの浪費について、いずれかを減少できる簡略化した製造工程を提供するものである。【解決手段】  薄膜トランジスタの製造方法において、薄膜トランジスタのソース／ドレイン金属電極をガラス基板上に形成する工程と、ポリシリコン層、ゲート酸化層（誘電体層）およびゲート金属層を形成する工程と、薄膜トランジスタのソース／ドレイン領域とソース／ドレイン金属領域とを接続するための垂直開口を形成する工程と、前記開口も金属を充填して金属層を形成すると共に、薄膜トランジスタのソース／ドレイン領域とソース／ドレイン金属領域とを接続する、特定回路線を形成する工程と、を含むものとした。【選択図】    図３  
2005236294.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタの製造方法において、
ガラス基板にバッファ層を堆積する工程と、
バッファ層に金属層を堆積するとともに、金属層の一部を除去してソース／ドレイン金属領域を定義する工程と、
ソース／ドレイン金属領域に、ゲート酸化層及びゲート金属層を堆積する工程と、
第一部分構造と、第一部分構造の下方に形成された第二部分構造とからなる第一フォトレジストパターンを、ゲート金属層上に形成する工程と、
第一フォトレジストパターンを利用して、ゲート金属層、ゲート酸化層及びシリコン層を選択的に一部除去する工程と、
ゲート金属層を覆う面積が第一フォトレジストパターンよりも小さくなるように、第一フォトレジストパターンを、選択的に一部除去して、第二フォトレジストパターンを形成する工程と、
第二フォトレジストパターンにより、ゲート金属層を選択的に一部除去する工程と、
第二フォトレジストパターンを除去する工程と、
ドーパントをシリコン層中にドープして、ソース／ドレイン領域を形成する工程と、
からなることを特徴とする薄膜トランジスタの製造方法。
【請求項２】
第二部分構造は、第一部分構造より大きい面積を有するものである請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
ソース／ドレイン金属領域に層間誘電層を形成する工程と、ソース／ドレイン金属領域を露出させる工程とを更に含む、請求項１または請求項２に記載の薄膜トランジスタの製造方法。
【請求項４】
ソース／ドレイン領域とソース／ドレイン金属領域とが連接するように、導電層を形成する工程を更に含む請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
導電層は、インジウム−スズ酸化物である請求項４に記載の薄膜トランジスタの製造方法。
【請求項６】
導電層を選択的に一部除去し、回路線を形成する工程を更に含む請求項４に記載の薄膜トランジスタの製造方法。
【請求項７】
第一フォトレジストパターンをゲート金属上に形成する工程は、
ゲート金属層上に、第二マスクフォトレジスト層を形成する工程と、
中心領域と周囲領域とを有する既定のマスクを用いて、光源により選択的に第二マスクフォトレジスト層を露光するとともに、露光時に周囲領域を通過する光線を、中心領域より少なくすることで、第一フォトレジストパターンの第一部分構造と第二部分構造とを形成する工程と、
を更に含む請求項１に記載の薄膜トランジスタの製造方法。
【請求項８】
マスクの中心領域と周囲領域とは、同じ材料から構成され、周囲領域上の既定のマスクパターンは、光線を遮蔽するために用いられる請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
マスクの中心領域と周囲領域とは、異なる材料から構成される請求項７に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、電気光学表示装置、センサーなどに用いられる薄膜トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路や半導体装置を製造する過程では、多くのフォトリソグラフィ工程のステップを用いて各種の特定な回路部材と製造プロセスに必要な回路設計を定義、形成する必要がある。従来のフォトリソグラフィのシステムは、感光膜（フォトレジスト）を覆った平坦な基板の上に、マスクによって定義された特定回路または部材のパターンを投射し、パターンが露光した後、感光膜の現像を行い、基板上の回路または部材のパターンを残す。パターン化した基板は、続いて、エッチングとドーピングなどのプロセスのステップを行う。
【０００３】
図１Ａ〜図１Ｊは、６つのフォトリソグラフィマスクを用いて従来のｐチャネル薄膜トランジスタを製造する過程を示す断面概略図である。図１Ａに示されたように、平坦化したガラス基板１０２を提供し、その表面の上に二つの膜層、バッファ層１０４とポリシリコン層１０６を堆積する。バッファ層１０４は、例えば、酸化ケイ素からなる絶縁材料で構成され、化学気相堆積、またはガス環境での熱成長によって形成され、ポリシリコン層１０６は、化学気相堆積を用いて堆積されたガラス−バッファ層の上に形成され、堆積のプロセス中に、ｎ型またはＰ型ドーパントに軽くドープすることができる。上述のポリシリコン層１０６のどのドーパントも、続いて定義されるトランジスタゲートチャネルの始めの電圧特性を調整することができる。注意するのは、幾つかの従来のプロセスは、アモルファスシリコンの材料を用いてここでのポリシリコン層１０６の代わりをすることができることである。
【０００４】
続いて、図１Ｂに示されたように、堆積したポリシリコン層１０６、バッファ層１０４とガラス基板１０２の上に第一フォトリソグラフィのマスクパターン１０８を形成する。マスクパターン１０８は、ポリシリコン層１０６をパターン化するマスクであり、ポリシリコン層１０６は、後に、バッファ層１０４とガラス基板１０２の上にトランジスタの領域を形成する。続いて、図１Ｃに示されたように、ポリシリコン層１０６をエッチングする。このステップにおいて、ポリシリコン層１０６は、上層のマスクパターン１０８の保護があることから、独立したポリシリコン層１０６を形成し、薄膜トランジスタデバイスの基礎を形成する。続いて、図１Ｄに示されたように、ガス環境の熱成長、または化学気相堆積によって、例えば、酸化ケイ素の誘電体層１１０を、エッチング後のポリシリコン層１０６とバッファ層１０４の上に形成する。誘電体層１１０は、例えば、後に薄膜トランジスタのゲート誘電体層となるゲート酸化膜である。また、図１Ｄは、金属のイオンスパッタリング、または化学電解（ｃｈｅｍｉｃａｌ  ｅｌｅｃｔｒｏｌｙｓｉｓ）プロセスによってゲート酸化膜（誘電体層１１０）の上に堆積されたゲート金属層１１２を示している。
【０００５】
続いて、図１Ｅに示されたように、ゲート金属層１１２の上に第二フォトリソグラフィのマスクパターン１１４を形成する。このマスクパターン１１４は、特定領域のゲート金属層１１２がエッチングされるのから保護することができ、薄膜トランジスタのゲート電極と、基板１０２に水平に設置された多数の特定の薄膜トランジスタゲート電極となるゲート金属導線を形成する。ゲート金属層１１２のエッチングのステップは、通常、ウェットエッチング法、またはドライケミカルプラズマエッチング法（ｄｒｙ  ｃｈｅｍｉｃａｌ  ｐｌａｓｍａ  ｅｔｃｈ）を行う。
【０００６】
図１Ｆは、ゲート金属層１１２のエッチング後とマスクパターン１１４を除いた後のゲート電極（ゲート金属層１１２）の断面図を示している。マスクパターン１１４を除いた後、ｐ型ドーパントを、図１Ｆ中の符号１１８と符号１２０との領域にドープする。この符号１１８と符号１２０との領域は、ゲート電極（ゲート金属層１１２）に隣接するがその真下に位置していない。ドープのステップは、例えば、ホウ素または二フッ化ホウ素（ｂｏｒｏｎ−ｄｉｆｌｕｏｒｉｄｅ）などのＰ型ドーパントのイオンインプランテーション１１６で行われ、ポリシリコン層１０６の中のソース（符号１１８の領域）とドレイン（符号１２０の領域）を形成する。ゲートの真下の位置には、ドープの領域がなく、ゲートチャネルを形成する。ここでソース（符号１１８の領域）、ドレイン（符号１２０の領域）、ゲート（ゲート金属層１１２）とトランジスタチャネル領域を含むアクティブ薄膜トランジスタの部材とトランジスタチャネル域の製作が完成する。イオンインプランテーション１１６は、ドーパントをポリシリコン層１０６の中における符号１１８の領域と符号１２０領域に位置させ、且つ、ゲート金属（ゲート金属層１１２）は、トランジスタゲートチャネルのドープをブロックする。また、ｎ型チャネルの薄膜トランジスタの構造を製作したい場合、例えば、リンなどのｎ型ドーパントのイオンインプランテーションを用いることができ、ｎ型のソース領域とドレイン領域を形成する。上述のソース／ドレインのドープのステップ後、通常、熱アニール（未表示）を行い、ドープ層の物理的なダメージを修復し、同時に、ドープを活性、分散する。
【０００７】
図１Ｇは、第三マスクを用いて薄膜トランジスタを製造する断面図を示している。まず、化学的な堆積法により、ゲート金属層１１２の上に層間絶縁膜１２２を形成する。続いて、ウェットエッチングまたはドライケミカルプラズマのプロセスで、層間絶縁膜１２２をエッチングしてパターン化し、層間絶縁膜１２２の表面から、薄膜トランジスタのソース（符号１１８の領域）／ドレイン（符号１２０の領域）まで垂直開口１２４を形成する。平坦化した後、イオンスパッタリング法によって導電金属を垂直開口１２４の中に充填し、層間絶縁膜１２２から薄膜トランジスタのソース（符号１１８の領域）／ドレイン（符号１２０の領域）への垂直配線を形成する。
【０００８】
垂直配線の製造完成後、金属のイオンスパッタリング、または化学電解プロセスによって層間絶縁膜１２２の上に金属層１２６を全面的に堆積させる。次に、金属層１２６の上に第四マスクパターン（未表示）を形成し、各薄膜トランジスタのソース（符号１１８の領域）／ドレイン（符号１２０の領域）の水平金属導線を定義、形成し、回路の製作を完成する。図１Ｈは、第四マスクパターンが設置され、金属層がエッチングされた後の薄膜トランジスタ装置の断面図を示している。図の中で示した新しい導線（金属層１２６）は、前に形成され、既に充填された垂直配線１２４によって薄膜トランジスタのソース（符号１１８の領域）／ドレイン（符号１２０の領域）と接続している。金属導線（金属層１２６）の形成後、化学的な堆積法により薄膜トランジスタ装置の上に不動態層（ｐａｓｓｉｖａｔｉｏｎ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）１２８を形成する。
【０００９】
図１Ｉは、第五マスクを用いて薄膜トランジスタ装置を製作する断面図を示している。まず、不動態層１２８の上に第五マスクパターンを形成し、ここでマスクをエッチングし、ウェットエッチング、またはドライケミカルプラズマのプロセスを用いて、垂直な配線開口１３０を形成し、金属導線（金属層１２６）を露出する。垂直な配線開口１３０は、金属導線（金属層１２６）と、後に不動態層１２８の上に形成される金属導線とを接続するのに用いられる。次に、平坦化され、イオンスパッタリング法で垂直開口１３０の中に導電金属を充填する。
【００１０】
続いて、図１Ｊで示されたように、通常、不動態層１２８の上にインジウムスズ酸化物の最後の金属層１３２を堆積し、次に、第六マスクパターンを用いて金属層１３２をパターン化し、薄膜トランジスタデバイスの製造を完成する。
【００１１】
しかしながら、上記に示すような方法で薄膜トランジスタデバイスの製造を行った場合、各フォトリソグラフィ工程の手順は、材料、労働力、または技術コストの消耗、生産率の低下と生産時間の浪費という問題が生じた。よって、上述の事項のいずれかを減少できる簡略化した製造プロセスを提供できれば、半導体装置を製造するコストを大幅に下げることができる。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本願発明は、以上のような事情を背景になされたものであり、従来の薄膜トランジスタデバイスの製造におけるフォトリソグラフィ工程により生じる、材料、労働力、または技術コストの消耗、生産率の低下と生産時間などの浪費について、いずれかを減少できる簡略化した製造工程を提供するものである。
【課題を解決するための手段】
【００１３】
上記の問題を解決するために、本発明者が鋭意研究した結果、本発明は、薄膜トランジスタの製造方法において、ガラス基板にバッファ層を堆積する工程と、バッファ層に金属層を堆積するとともに、金属層の一部を除去してソース／ドレイン金属領域を定義する工程と、ソース／ドレイン金属領域にシリコン層、ゲート酸化層及びゲート金属層を堆積する工程と、第一部分構造と、第一部分構造の下方に形成された第二部分構造とからなる第一フォトレジストパターンを、ゲート金属層上に形成する工程と、第一フォトレジストパターンを利用して、ゲート金属層、ゲート酸化層及びシリコン層を選択的に一部除去する工程と、ゲート金属層を覆う面積が第一フォトレジストパターンよりも小さくなるように、第一フォトレジストパターンを、選択的に一部除去して、第二フォトレジストパターンを形成する工程と、第二フォトレジストパターンにより、ゲート金属層を選択的に一部除去する工程と、第二フォトレジストパターンを除去する工程と、ドーパントをシリコン層中にドープして、ソース／ドレイン領域を形成する工程と、からなることを特徴とする薄膜トランジスタの製造方法とした。
【００１４】
上記工程に加え、ソース／ドレイン金属領域に、層間誘電層を形成する工程と、ソース／ドレイン金属領域を露出させる工程とを含むことができる。また、ソース／ドレイン領域とソース／ドレイン金属領域とが連接するように、導電層を形成する工程を含むことができる。さらに、導電層を選択的に一部除去し、回路線を形成する工程を含むこともできる。なお、この工程における導電層は、インジウム‐スズ酸化物とすることが好ましい。
【００１５】
また、第一フォトレジストパターンをゲート金属上に形成する工程は、ゲート金属層上に、第二マスクフォトレジスト層を形成する工程と、中心領域と周囲領域とを有する既定のマスクを用いて、光源により選択的に第二マスクフォトレジスト層を露光するとともに、露光時に周囲領域を通過する光線を、中心領域より少なくすることで、第一フォトレジストパターンの第一部分構造と第二部分構造とを形成する工程とを含むことができる。これにより、第一フォトレジストパターンの第二部分構造は、第一部分構造より大きい面積を有するものとすることができる。
【発明の効果】
【００１６】
本発明の薄膜トランジスタ装置の製造であれば、従来技術では六種類のフォトリソグラフィフォトマスクを使用していたのに対し、四種類のフォトリソグラフィフォトマスクの使用で済む。つまり、製造工程の簡易化とコスト削減が達成できると同時に、必要な半導体装置と構成部材の物理的、電気的特性を維持することができる。
【発明を実施するための最良の形態】
【００１７】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら詳細に説明する。
【実施例】
【００１８】
従来の６つのフォトグラフィフォトマスクの製造工程に対し、本発明は４つのフォトリソグラフィマスクを用いて効率的に薄膜トランジスタを製造する方法を示す。
【００１９】
図２Ａ〜図２Ｉは、本発明の一つの実施例に基づいた、４つのフォトリソグラフィマスクを用いてｐチャネル薄膜トランジスタを製造する過程を示す断面概略図である。図２Ａで示されるように、まず、平坦化ガラス基板２０２の表面上に、バッファ層２０４と金属層２０６との両膜層を堆積する。そして、両膜層を覆うように、第一フォトマスクパターン２０８を形成する。バッファ層２０４は、例えば、酸化ケイ素からなる絶縁材料で構成され、化学気相堆積または気体環境での熱成長により形成される。そして、金属層２０６は、金属イオンスパッタリング、または化学電解により、バッファ層２０４上に堆積される。図２Ａに示すように、第一フォトレジストマスクパターン２０８を利用してエッチングすることにより、金属層を選択的に一部除去し、残った金属パターン領域に、薄膜トランジスタのソース／ドレイン金属電極とその装置の金属回路線の位置を定義する。
【００２０】
図２Ｂに、エッチングおよび除去工程が終了した金属層２０６の概略断面図を示す。次のマスクパターン／エッチング工程を実行する前に、別の三層の薄膜が金属パターンとガラス２０２‐バッファ層２０６上に覆われるように形成される。
【００２１】
続いて図２Ｃに、金属パターンとガラス基板２０２‐バッファ層２０６上に堆積されるポリシリコン層２０８’の概略断面図を示す。ポリシリコン（或いは、非ポリシリコン）層２０８’は、化学気相堆積により、金属パターン２０２‐バッファ層２０６上に堆積され、堆積工程中に、Ｎ型またはＰ型のドーパントに軽くドープすることができる。続いて、ガス環境下での熱成長または化学気相堆積により、ポリシリコン層２０８’上に、例えば酸化ケイ素からなるの誘電層２１０を形成する。次に、金属のイオンスパッタリングまたは、化学電解により、ゲート酸化層（誘電体層２１０）の上にゲート金属層２１２が上に堆積する。さらに、第二マスクフォトレジスト層２１４が、ゲート金属層２１２の選定領域上に覆うように形成される。
【００２２】
続いて、図２Ｃに示されたように、第一フォトリソグラフィマスクによって、第二マスクフォトレジスト層２１４を選択的に除去し、ゲート金属層２１２上に第一フォトレジストパターン（第二マスクフォトレジスト層２１４）を形成する。前記マスクは、半透明タイプのマスクからなり、少なくとも二つの異なる光透過率となる領域を有する。この異なる光透過率を有するフォトレジスト層により、光線の光線量に差が生じさせ、異なる活性化状態を実現するために、第二マスクフォトレジスト層２１４は、図２Ｃに示すようなフォトレジスト構造を形成する。この二つの部分を有するフォトレジスト構造は、既定の幾何形状（例えば、高さ及び広さ）を有する第一部分構造ａと、第一部分構造の下方に、もう一つの既定の幾何形状（例えば、高さ及び広さ）を有する第二部分構造ｂを含む。また、この二つの部分を有するフォトレジスト構造は、ステップ構造（ｓｔｅｐ  ｓｔｒｕｃｔｕｒｅ）と呼ばれ、フォトレジストパターンは、異なるマスクのデザインに伴って設計し、変更することができる。
【００２３】
また、第一フォトレジストパターンの第一部分構造ａと第二部分構造ｂの広さは、薄膜トランジスタを製造する時の各層の材料を変える参考点とすることができる。この前記半透明タイプのマスクの中心領域と周囲領域の材料は、異なる材料からなることで、異なる遮光率を得ることができ、フォトレジスト層での単一の露光プロセス中に異なる露光量をもたせる。または、二つの領域でそれぞれ同じ材質を用い、中心領域に周囲領域と同じ速度で通過する光線をブロックする既定のパターンをデザインする。
【００２４】
堆積層２０２〜２１２上に、第一フォトレジストパターン２１４と２１４’を形成した後、図２Ｄに示されたように、両部分のフォトレジスト構造（第一部分構造ａと第二部分構造ｂ）によって定義されたこれらのパターン化、露光をされていない堆積層は、続いて、エッチングプロセスを通して部分的なゲート金属層２１２、ゲート酸化層（誘電体層２１０）とポリシリコン２０８’層を除去する。典型的なエッチングプロセスは、ウェットエッチングとドライケミカルプラズマエッチングなどの方法を含む。
【００２５】
図２Ｅで示されるように、ドライエッチングプロセス、または自動プラズマエッチングプロセスを用いて、両部分構造のフォトレジスト構造２１４’選択的に一部除去することで、堆積層２０８〜２１２上に単一の部分の構造を有する第二フォトレジストパターン２１５を形成する。第二フォトレジストパターン２１５は、先の第一部分構造ａと同じ広さと面積を有する。続いて、ウェットエッチング、またはドライケミカルプラズマエッチングを用いてエッチング後のフォトレジストパターン２１５をマスクとすることで、ゲート金属層２１２をエッチングし、図２Ｆに示したような結果とする。
【００２６】
上記に示す工程終了後に、二つの主要なトランジスタの定義をすることができる。まずは、第一フォトレジストパターン２１４と２１４’を用いて、ゲート金属層２１２、ゲート酸化層（誘電体層２１０）及びポリシリコン層２０８’を定義し、ポリシリコン層２０８’を特定の薄膜トランジスタの領域に分けるものである。もう一つは、第二フォトレジストパターン２１５を利用して、ゲート金属層２１２を定義し、各トランジスタのゲート電極を形成することである。よって本発明に係る実施例は、従来の二つの分かれたフォトマスクパターンを用いなければ、二つの定義のステップを完成することができないのに比べ、この単一の両部分のフォトレジスト構造２１４’を用いることで更に簡易化した方法を提供して、大幅にそのコストを減少させることが出来る。
【００２７】
図２Ｇは、フォトレジストパターン２１５を除去した後のゲート電極２１２の断面図を示している。フォトレジストパターン２１５を除去した後、Ｐ型ドーパントは、符号２１８の領域と、符号２２０の領域にドープし、符号２１８の領域と符号２２０の領域とは、ゲート金属層２１０に隣接するが、真下に位置しない。ドーパントの工程は、例えばホウ素または、二フッ化ホウ素等のイオンインプランテーション２１６のＰ型ドーパントからなり、ポリシリコン層２０８’中のソース（２１８の領域）とドレイン（符号２２０の領域）を形成し、ゲートの真下のドープの無い領域に位置し、ゲートチャネルを形成する。ここで、ソース、ドレイン、ゲートというトランジスタチャネル領域を含むアクティブ薄膜トランジスタの部材の製作が完成する。イオンインプランテーション２１６は、ドーパントがポリシリコン層中の符号２１８の領域と符号２２０の領域に位置させ、ゲート金属層２１２は、薄膜トランジスタゲートチャネル２０９のドープをブロックする。Ｎ型チャネルの薄膜トランジスタ構造を製作する場合、例えばホウ素等のＮ型ドーパントのイオンインプランテーションを用いることができ、Ｎ型のソース／ドレイン領域２１８、２２０を形成する。ソース／ドレインドープ工程後、通常、熱アニール（図示しない）を行い、ドープ層のいかなる物理的なダメージを修復し、同時に、ドープを活性化、分散させる。
【００２８】
図２Ｈは、第三フォトマスクを用いて薄膜トランジスタを製造する様子の断面図である。薄膜トランジスタのソース／ドレイン領域２１８、２２０を形成後、化学堆積で、ゲート金属層２１２とゲート酸化層（誘電体層２１０）上に層間誘電層１２２を形成する。続いて、パターン化はウェットエッチング、またはドライケミカルプラズマのプロセスで層間誘電層２２２をエッチングし、層間誘電層２２２の表面から、薄膜トランジスタのソース／ドレイン領域２１８、２２０とソース／ドレイン金属電極領域２０６まで貫通する垂直開口２２４を形成する。
【００２９】
平坦化した後、イオンスパッタリング法によって導電金属を垂直開口２２４中に充填し、層間誘電層２２２の表面から薄膜トランジスタのソース／ドレイン２１８、２２０とソース／ドレイン金属電極領域２０６までの垂直配線を提供する。垂直配線の製作完成後、金属のイオンスパッタリング、または化学電解により、層間誘電層２２２の上に導電層２２６を全面的に堆積させる。これにより、インジウム‐スズ酸化物導電層２２６と垂直配線は、ソース／ドレイン金属導電領域２０６と薄膜トランジスタンソース２１８、ドレイン２２０とに連接させる。
【００３０】
最後に、第四フォトマスクを用いて、回路中の水平金属導線を定義する。図２Ｉは、第四フォトマスクパターンが設置され、インジウム‐スズ酸化物がエッチングされた後の薄膜トランジスタの断面図を示している。図の中で示したインジウム‐スズ酸化物導電層２２６は、前に形成されすでに充填された垂直配線２２４により薄膜トランジスタのソース／ドレイン領域２１８、２２０と接続している。これにて薄膜トランジスタが完成する。
【００３１】
図３は、本発明の薄膜トランジスタ制作時の各フォトリソグラフフォトマスク工程における総フローチャート３００である。工程３０２では、第一フォトマスクを利用して、ガラス基板上に薄膜トランジスタのソース／ドレイン金属電極を製造する。工程３０４では、第二フォトマスクを用いて複数のエッチング工程に合わせて、単一のフォトマスクパターンを形成する。工程中、単一の露光プロセスを用いて、両部分構造のフォトレジストパターンをマスクとすることで、パターン化し、ポリシリコン層、ゲート酸化層（誘電体層）およびゲート金属層エッチングし、各薄膜トランジスタの特定領域を形成する。前記方法は、１つのフォトマスクだけを用いるだけで、異なる幅のゲート酸化層、ゲート金属層及びポリシリコン層を定義することができ、薄膜トランジスタ装置の製造コストを大幅に削減することができる。工程３０６では、誘電層のパターン化とエッチングを用いて、薄膜トランジスタのソース／ドレイン領域とソース／ドレイン金属領域とを接続するための垂直開口を形成する。工程３０８では、前記垂直開口に金属を充填し金属層を形成する。そして、金属層をパターン化し、薄膜トランジスタのソース／ドレイン領域とソース／ドレイン金属領域とを接続して、特定回路線を形成する。
【００３２】
本発明の薄膜トランジスタ装置は、四つのフォトリソグラフィフォトマスクを用いるだけで製造できる。そのサイズの大きさ、材料構成、部材の位置は、すべて従来の６つのマスクを用いて製造されたものと同じである。本発明は、薄膜トランジスタの簡潔化した製造方法を提供する。具体的にはソース／ドレイン金属層を提供し、単一のフォトマスクにより、従来技術と同様の両フォトマスクの作業を完成することができるものである。これにより本発明では、フォトリソグラフィ製造工程を減少することが可能となり、市場での類似製品との競争において有利となるとともに、コスト制御と出荷効率における競争力を備えるものとなる。
【００３３】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動可能であり、従って本発明明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００３４】
【図１Ａ】従来のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図１Ｂ】従来のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図１Ｃ】従来のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図１Ｄ】従来のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図１Ｅ】従来のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図１Ｆ】従来のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図１Ｇ】従来のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図１Ｈ】従来のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図１Ｉ】従来のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図１Ｊ】従来のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図２Ａ】本発明のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図２Ｂ】本発明のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図２Ｃ】本発明のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図２Ｄ】本発明のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図２Ｅ】本発明のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図２Ｆ】本発明のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図２Ｇ】本発明のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図２Ｈ】本発明のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図２Ｉ】本発明のフォトリソグラフィを利用して製作するＰ型チャネルの薄膜トランジスタの断面図である。
【図３】本発明の薄膜トランジスタの製造方法のフローチャートである。
【符号の説明】
【００３５】
１０２、２０２          ガラス基板
１０４、２０４          バッファ層
１０６、２０８’        ポリシリコン層
１０８、２０８          第一フォトレジストパターン
１１０、２１０          誘電層
１１２、２１２          ゲート金属層
１１４、２１５          第二フォトレジストパターン
１１６、２１６          イオンインプランテーション
１１８、２１８          ソース
１２０、２２０          ドレイン
１２２、２２２          層間誘電層
１２４、１３０、２２４  開口
１２６                  金属導線
１２８                  受動誘電層
１３２、２２６          導電層
２０６                  金属層
２０９                  トランジスタゲートチャネル
２１４                  単一フォトレジスト構造
２１４’                両部分フォトレジスト構造（ａとｂ）
【図１Ａ】
2005236294.tif 000003
【図１Ｂ】
2005236294.tif 000004
【図１Ｃ】
2005236294.tif 000005
【図１Ｄ】
2005236294.tif 000006
【図１Ｅ】
2005236294.tif 000007
【図１Ｆ】
2005236294.tif 000008
【図１Ｇ】
2005236294.tif 000009
【図１Ｈ】
2005236294.tif 000010
【図１Ｉ】
2005236294.tif 000011
【図１Ｊ】
2005236294.tif 000012
【図２Ａ】
2005236294.tif 000013
【図２Ｂ】
2005236294.tif 000014
【図２Ｃ】
2005236294.tif 000015
【図２Ｄ】
2005236294.tif 000016
【図２Ｅ】
2005236294.tif 000017
【図２Ｆ】
2005236294.tif 000018
【図２Ｇ】
2005236294.tif 000019
【図２Ｈ】
2005236294.tif 000020
【図２Ｉ】
2005236294.tif 000021
【図３】
2005236294.tif 000022