(57)【要約】【課題】  スループットおよび分解能に関連する問題を解決する、複数の薄膜デバイスを形成する方法およびシステムを提供する。【解決手段】  フレキシブル基板を設けること(１１０)、および  自己整合インプリントリソグラフィ（ＳＡＩＬ）プロセスを使用することであって、それによって、前記フレキシブル基板上に前記複数の薄膜デバイスを形成すること（１２０）を含むこととした。【選択図】        図１
2005236284.tif 000002
【特許請求の範囲】
【請求項１】
複数の薄膜デバイスを形成する方法であって、
フレキシブル基板を設けること、および
自己整合インプリントリソグラフィ（ＳＡＩＬ）プロセスを使用することであって、それによって、前記フレキシブル基板上に前記複数の薄膜デバイスを形成すること
を含む、複数の薄膜デバイスを形成する方法。
【請求項２】
前記複数の薄膜デバイスは、相互接続されたトランジスタのアレイを含む請求項１に記載の複数の薄膜デバイスを形成する方法。
【請求項３】
前記ＳＡＩＬプロセスは、
前記フレキシブル基板上に少なくとも１つの材料を蒸着すること、
該少なくとも１つの材料上に３Ｄ構造を形成すること、および
前記複数の薄膜デバイスの所望の特性に応じて前記少なくとも１つの材料をパターニングすること
を含む請求項１に記載の複数の薄膜デバイスを形成する方法。
【請求項４】
ＳＡＩＬプロセスを使用することが、
平坦化材料を蒸着すること
を含む請求項１に記載の複数の薄膜デバイスを形成する方法。
【請求項５】
前記相互接続されたトランジスタのアレイはアクティブマトリクス・バックプレーンを含む請求項２に記載の複数の薄膜デバイスを形成する方法。
【請求項６】
複数の薄膜デバイスを形成するシステムであって、
フレキシブル基板にＳＡＩＬプロセスを使用して前記フレキシブル基板上に複数の薄膜デバイスを形成する手段
を備える、複数の薄膜デバイスを形成するシステム。
【請求項７】
前記複数の薄膜デバイスは、相互接続されたトランジスタのアレイを含む請求項６に記載の複数の薄膜デバイスを形成するシステム。
【請求項８】
前記ＳＡＩＬプロセスを使用する手段は、
前記フレキシブル基板上に少なくとも１つの材料を蒸着させる手段と、
該少なくとも１つの材料上に３Ｄ構造を形成する手段と、
前記複数の薄膜デバイスの所望の特性に応じて前記少なくとも１つの材料をパターニングする手段と
を備える請求項６に記載の複数の薄膜デバイスを形成するシステム。
【請求項９】
前記ＳＡＩＬプロセスを使用する手段は、
平坦化材料を蒸着させる手段
を備える請求項６に記載の複数の薄膜デバイスを形成するシステム。
【請求項１０】
前記相互接続されたトランジスタのアレイはアクティブマトリクス・バックプレーンを含む請求項７に記載の複数の薄膜デバイスを形成するシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包括的には半導体デバイスの分野に関し、特に複数の薄膜デバイスを形成する方法およびシステムに関する。
【背景技術】
【０００２】
通信ネットワークが広く発展するに従い、遠隔会議、通信教育、および遠隔監視のような遠隔通信が職場および家庭での生活により普及するようになった。これにより、視覚体験の向上のために低コストの大面積ディスプレイに対する需要が高まった。
【０００３】
さらに、家庭娯楽用の低コストで軽量の大面積ディスプレイに対する需要も高まっている。現在の大面積プラズマ型またはＬＣＤ型ディスプレイは非常に重く高価である。例えば、東芝の４２インチプラズマディスプレイの重量は１００ポンドより重く、価格は約６０００ドルであるのに対し、シャープの３７インチＬＣＤディスプレイの重量は６０ポンドで、価格は同じくらいである。
【０００４】
E Ink、ePaperおよびSiPix Imagingのようないくつかの企業はこの問題に、プラスチックウェブ上に表示媒体を構築することによって取り組もうとしている。しかし、プラスチックウェブ上における能動画素マトリクス（ａｃｔｉｖｅ  ｐｉｘｅｌ  ｍａｔｒｉｃｅｓ）の形成には問題がある。様々な研究グループがフレキシブル基板上に有機トランジスタを作製するためにインクジェット処理を行っているが、スループットおよび分解能に大きな障害がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、上記で参照したスループットおよび分解能に関連する問題に対処する、複数の薄膜デバイスを形成する方法およびシステムが必要とされている。本方法およびシステムは、単純、低費用であり、既存の技術に容易に適用可能でなければならない。本発明はこれらの必要性に対処する。
【課題を解決するための手段】
【０００６】
本発明の１態様は複数の薄膜デバイスの形成方法である。本方法は、フレキシブル基板を設けること、および、自己整合インプリントリソグラフィ（ｓｅｉｆ−ａｌｉｇｎｅｄｉｍｐｒｉｎｔ  ｌｉｔｈｏｇｒａｐｈｙ、ＳＡＩＬ）プロセスを使用することであって、それによって、フレキシブル基板上に複数の薄膜デバイスを形成する、使用することを含む。
【０００７】
本発明の他の態様および利点は、本発明の原理を例として示す、添付図面とともに解釈される以下の発明を実施するための最良の形態から明らかとなるだろう。
【発明を実施するための最良の形態】
【０００８】
本発明は、複数の薄膜デバイスを形成する方法およびシステムに関する。以下の説明は、当業者が本発明を活用する（make and use）ことを可能にするように提供されるとともに、特許出願とその要件の文脈で提供する。実施形態に対する様々な修正ならびに本明細書中で説明される一般原理および特徴は当業者には容易に明らかとなるであろう。したがって本発明は、図示の実施形態に制限されることを意図せず、本明細書中に説明する原理および特徴に一致する最も広い範囲が付与される。
【０００９】
複数の薄膜デバイスを形成する方法およびシステムを開示する。本方法およびシステムの様々な実施形態では、フレキシブル基板上への複数の薄膜デバイスの形成に自己整合インプリントリソグラフィ（ＳＡＩＬ）プロセスを使用することが可能となる。その結果、ＳＡＩＬプロセスとともにロールツーロール（ｒｏｌｌ−ｔｏ−ｒｏｌｌ  ｐｒｏｃｅｓ）製造プロセスを使用して、大面積および／またはフレキシブルディスプレイに低コストの製造ソリューションを提供することができる。
【００１０】
図１は、複数の薄膜デバイスを形成する方法の高レベルのフローチャートである。第１のステップ１１０は、フレキシブル基板を設けることを含む。１実施形態において、フレキシブル基板は、ロールツーロールプロセスでの使用に適した基板である。最後のステップ１２０は、ＳＡＩＬプロセスを使用してフレキシブル基板上に複数の薄膜デバイスを形成することを含む。１実施形態において、複数の薄膜デバイスは、相互接続されたトランジスタからなるアレイである。
【００１１】
自己整合インプリントリソグラフィは、作製する構造の特徴を有するマスタとパターニングする基板材料との間の接触を用いて薄膜を基板材料上に高分解能でパターニングするために使用されるプロセスである。パターニングされる薄膜は、誘電体、半導体、金属または有機物とすることができ、薄膜積層体または個々の層としてパターニングされることができる。インプリントリソグラフィは、スループットがより高く、より広範な基板を処理でき、平坦でない基板を許容するため、ロールツーロール処理に特に有用である。
【００１２】
上述の概念は、フレキシブル基板とともに使用されるという状況で開示されるが、本プロセスは、本発明の精神および範囲内から出ずに非フレキシブル基板として実施することもできることに留意すべきである。
【００１３】
図２は、図１のフローチャートのステップ１２０のより詳細なフローチャートである。第１のステップ１２１は、１つまたは複数の材料層をフレキシブル基板上に蒸着させることを含む。１実施形態において、材料層は、バッファ層、シリコン層、誘電体層およびゲート金属層（ｇａｔｅ  ｍｅｔａｌ  ｌａｙｅｒ）を含む。第２のステップ１２２は、材料層の上に３次元（３Ｄ）構造を形成することを含む。１実施形態において、３Ｄ構造はインプリントポリマーであり、スタンピングツールを使用することで生成される。スタンピングツールを使用して材料層に３Ｄパターンを生成する方法は、「半導体デバイスを形成する方法およびシステム（A Method and System for Forming a Semiconductor Device）」と題する米国特許出願第１０／１８４，５８７号（参照により本明細書中に援用する）に記載されている。最後のステップ１２３は、複数の薄膜デバイスの所望の特性に応じて少なくとも１つの材料をパターニングすることを含む。
【００１４】
１実施形態において、複数の薄膜デバイスは、アクティブマトリクス・バックプレーン（ａｃｔｉｖｅ  ｍａｔｒｉｘ  ｂａｃｋ  ｐｌａｎｅ）を形成するトランジスタである。大面積電子機器のアクティブマトリクス・バックプレーンは、画素アレイならびに電子制御信号およびデータ用の導電線である。各画素は、画素電極に接続された少なくとも１つのトランジスタを有する。したがって、各画素は個別にアドレス指定されることができ、その画素電極に所望の電圧または電流を流すことができる。したがって、このタイプのアクティブマトリクス・バックプレーンは、大面積ディスプレイおよび大面積イメージャのような様々な大面積電子機器用途に使用されることができる。
【００１５】
図３は、１実施形態によるアクティブマトリクス・バックプレーン３００を示す。図３に見られるように、アクティブマトリクス・バックプレーン３００は複数の画素を含み、各画素３３０は薄膜トランジスタ３３２および画素電極３３５を備える。薄膜トランジスタ３３２はゲート線３１０およびデータ線３２０に結合される。低解像度ディスプレイでは画素サイズを大きくすることができるため、ゲート線３１０とデータ線３２０を外部の電子ドライバに低費用で接続することができる。したがって、ドライバデバイスを全て外部に設けることができる。
【００１６】
図４は、１実施形態による作製プロセスの初期段階の構造４００の図を示す。図４に見られるように、構造４００はトランジスタ４１０および画素電極４２０を備える。また、材料層４０１〜４０５も示される。これらの層には、フレキシブル基板層４０１、バッファ層４０２、シリコン層４０３、誘電体層４０４および金属層４０５が含まれる。
【００１７】
１実施形態において、フレキシブル基板４０１は無機コーティングを施した、または施していないポリイミドプラスチックシートである。バッファ層４０２（有機または無機コーティング）は酸窒化物、窒化珪素、Ｓｉ：Ｈの非晶質層、またはＢＣＢ（ベンゾシクロブテン）とすることができる。層４０３は非晶質Ｓｉ：Ｈ等の半導体である。誘電体層４０４はＳｉＮ等の材料である。金属層４０５はＴｉＷ、ＴｉＷ／Ａｌ、ＭｏＣｒ等といったゲート金属である。
【００１８】
図５は、１実施形態による複数の薄膜デバイスを形成するプロセスを示す。例示目的で、図６〜図８は、図５のプロセスの実行中の、結果として得られる構造の断面５（ａ）〜５（ｇ）を示す。
【００１９】
断面５（ａ）は、インプリントポリマー５１０、ゲート金属層５１１、誘電体層５１２、シリコン層５１３、バアッファ層５１４およびフレキシブル基板５１５を含む構造を示す。第１のステップ５０１は、金属層および誘電体層の部分をエッチングすることを伴う。ここで、インプリントポリマー５１０はマスクとして作用する。断面５（ｂ）は、インプリントポリマー５１０ならびに層５１１および５１２の残った部分を示す。１実施形態において、金属層５１１および誘電体層５１２の部分は反応性イオンエッチング（ＲＩＥ）やイオンミリングのようなドライエッチングプロセスにより除去される。
【００２０】
ＲＩＥプロセスにおいて、基板は反応器に入れられ、この反応器にいくつかの気体を導入する。ＲＦ電源を用いて混合気体中でプラズマを発生させ（strike）、気体の分子をイオンと反応種に分解する。イオンと反応種は、エッチングされている材料の表面と反応し、別の気体状の材料を形成する。これは、ＲＩＥエッチングの化学的部分として知られる。スパッタリング蒸着プロセスと同様の性質を持つ物理的部分もある。
【００２１】
イオンのエネルギーが十分に高い場合、イオンは、エッチングする材料から原子を化学反応なしで取り除くことができる。化学エッチングと物理エッチングのバランスの取れたドライエッチングプロセスを開発することは、多くのパラメータを調節することになるため、非常に複雑な課題である。化学的部分は等方性であり、物理的部分は高異方性であるため、バランスを変化させることでエッチングの異方性に影響を与えることが可能である。したがって、ＲＩＥは非常に指向性の高いエッチングを行うことができる。
【００２２】
イオンミリングは、加速した単一エネルギー不活性イオンの平行ビームにサンプルを暴露してイオンの衝突により材料を取り除く物理的ドライエッチング技法である。イオンミリングシステムは通常、〜２００Ｖから〜１．５ｋＶの範囲の加速電圧を供給するカウフマン型の二重格子イオン源を組み込む。通常はアルゴン（ｐ〜２Ｅ−４トル）が作動ガスとして用いられる。サンプルは、入射するＡｒイオンに対して傾斜させることができる回転式水冷ステージに載せられる。
【００２３】
イオンミリングは、サブミクロン格子の作製、ならびに金属／絶縁体／半導体の組み合わせといった多様な材料を組み込んだサンプルの構築（structuring）に用いられる。これは、これらの材料のエッチングレートが同等の大きさであるためである（例えば、５００ｅＶのＡｒイオンに対してＧａＡｓ：８０ｎｍ／ｍｉｎ、Ａｕ：７５ｎｍ／ｍｉｎ、窒化珪素：２５ｎｍ／ｍｉｎ、フォトレジスト：〜２０ｎｍ／ｍｉｎ）。したがって、イオンミリングは、指向性エッチングの性能に非常に柔軟なツールを提供する。
【００２４】
イオンミリングおよびＲＩＥエッチングプロセスを上述の実施形態とともに記載してきたが、当業者であれば、本発明の精神および範囲内から出ずに様々な異なるエッチングプロセスの使用も可能であることを容易に認識するであろう。
【００２５】
第２のステップ５０２は、ドーピングしたシリコン層を蒸着することを伴う。１実施形態において、ドーピングしたシリコン層は、Ｓｉ  Ｎ＋の非晶質層または微晶質層である。第３のステップ５０３は、Ｓｉ  Ｎ＋層に接触するソース−ドレイン金属層を蒸着することを伴う。断面５（ｃ）は、ソース−ドレイン金属層５１７に接触するＳｉ  Ｎ＋層５１６を含む構造を示す。適切なソース−ドレイン金属としてはＡｌ、ＴｉＷ、Ｃｒ等がある。
【００２６】
第４のステップ５０４は、ソース−ドレイン金属層に平坦化材料を塗布することを伴う。断面５（ｄ）は、ソース−ドレイン金属層５１７と接触する平坦化材料５１８を示す。適切な平坦化材料の例としては、フォトレジスト、ＵＶ硬化ポリマーおよびスピンオングラスがある。
【００２７】
第５のステップ５０５は、平坦化材料の一部を除去することを含む。ここで、ソース−ドレイン金属層５１７の一部が露出する。断面５（ｅ）は、平坦化材料５１８の残りの部分およびソース−ドレイン金属層５１７の露出部分を含む構造を示す。
【００２８】
第６のステップ５０６は、ソース−ドレイン金属層の露出部分およびＳｉ  Ｎ＋層の一部を除去することを含む。ここで、インプイントポリマー５１０の一部が露出する。断面５（ｆ）は、露出したインプリントポリマー５１０を示す。
【００２９】
第７のステップ５０７は、インプリントポリマーの露出部分を薄くすることを含む。断面５（ｇ）は、インプリントポリマー５１０の露出部分を薄くした後の構造を示す。見て分かるように、このエッチングステップは、インプリントポリマー５１０は除去するが平坦化材料５１８や基板は除去しないという選択性を有するため、平坦化材料５１８の残りの部分は残される。
【００３０】
最後のステップ５０８は、ゲート金属層、誘電体層およびシリコン層の一部分を除去することを含む（図示せず）。その後、平坦化材料を除去する。断面５（ｈ）は結果として得られる構造を示す。
【００３１】
オプションで、ステップ５０４の後、平坦化ステップを導入することができる。１実施形態において、このステップは、化学的機械的研磨（ＣＭＰ）プロセスにより実現される。ＣＭＰは、超高密度集積回路の生産において基板の最上層から材料を除去する。通常のＣＭＰプロセスにおいて、最上層は制御された化学的、圧力、速度、および温度条件下で研削（abrasive）媒体に暴露される。研削媒体は、スラリー溶液および研磨パッドを含む。スラリー溶液は使用前に、いわゆる前駆体を酸化剤と混合することによって供給されることができる。前駆体には酸化剤がないがスラリーの他の成分（例えば研削媒体、触媒、水）を含む。
【００３２】
次に図９および図１０を参照すると、回転式処理テーブルを備えるＣＭＰ装置９００のブロック図および半導体ウエハ９０５の側面部分斜視図（図１０）が示される。ＣＭＰ装置９００には、研磨されるウエハがアーム９０１によって供給され、これらを回転式研磨パッド９０２に載せる。研磨パッド９０２は、弾性材料でできており、しばしば複数の所定の溝とともにテクスチャが施されており、研磨プロセスを助ける。コンディショニングアーム９０３が研磨パッドをコンディショニングする。ウエハは、アーム９０１によって所定量の下向きの力により研磨パッド９０２上の定位置に置かれる。
【００３３】
研磨中、ウエハ９０５の下面は研磨パッド９０２に接する。研磨パッド９０２が回転する間、アーム９０１がウエハ９０５を所定のレートで回転させる。ＣＭＰ装置９００はまた、研磨パッド９０２の半径にわたって延びるスラリー吐出管（dispense tube）９０７を備える。スラリー吐出管９０７は、スラリー供給源９１２から研磨パッド９０２上にスラリー流９０６を吐出する。通常、研磨パッド９０２には約８秒間スラリー９０６が注がれる。このスラリー９０６は、ウエハの滑らかで予測可能な平坦化を化学的に助けるように作られた脱イオン水と研磨剤の混合物である。研磨パッド９０２およびウエハ９０５の回転動作、ならびにスラリーの研磨作用が組み合わされて、ウエハ９０５を何らかの公称レートで平坦化すなわち研磨する。シリカスラリーを用いる本システムでは、スラリーのｐＨは非常に高く、通常は約１０または１１である。スラリー吐出プロセスの終了後、脱イオン水が脱イオン水供給源９１０から水吐出管９０８を通ってパッド上に吐出される。次にウエハ基板からスラリーを除去する。
【００３４】
上述の実施形態は、ＣＭＰエッチングプロセスの使用を開示するが、当業者であれば、本発明の精神および範囲内から出ずに様々な他の平坦化プロセスを実施することが可能であることを容易に認識するであろう。
【００３５】
図１１は、代替的な実施形態による複数の薄膜デバイスを形成する代替的なプロセスを示す。このプロセスではドーピングステップを導入する。図１２および図１３は、図１１のプロセスの実施中の、結果として得られる構造のＸ−Ｘ’部分およびＹ−Ｙ’部分（図４を参照）の断面１１（ａ）〜１１（ｉ）を示す。
【００３６】
断面１１（ａ）は、インプリントポリマー１１１０、ゲート金属層１１１１、誘電体層１１１２、シリコン層１１１３、バッファ層１１１４およびフレキシブル基板１１１５を含む構造を示す。第１のステップ１１０１は、ゲート金属層および誘電体層の部分をエッチングすることを伴う。ここで、インプリントポリマー１１１０はマスクとして作用する。断面１１（ｂ）は、インプリントポリマー１１１０ならびに層１１１１および１１１２の残りの部分を示す。１実施形態において、金属層１１１１および誘電体層１１１２の部分はドライエッチングプロセスにより除去される。
【００３７】
第２のステップ１１０２はシリコン層をドーピングすることを伴う。ステップ１１０２は、レーザドーピング技法またはプラズマドーピング技法を使用することによって行うことができる。断面１１（ｃ）は、ドーピングしたシリコン層１１１３’を示す。
【００３８】
一般に、レーザドーピングを用いた場合、シリコン表面は、ほんの数ナノ秒（約５０ｎｓ以下）だけの期間、エキシマレーザによる強い照射に暴露される。この期間中、シリコン表面は固体から液体に変わり、このときドーパントが液体シリコン中に拡散する。
【００３９】
具体的には、レーザドーピングはエネルギー源として、ＸｅＣｌレーザであることが多いエキシマレーザを用いる。Ｐ−ＧＩＬＤ（projection gas immersion laser doping）では、反射レチクル（ｒｅｔｉｃｌｅ）を用いる。レーザ出力は、光学素子を介して送られることによりビームが均質化され、照明器を通り、このビームで誘電体レチクルを走査する。次にレチクルが投影光学素子によりウエハ上に結像される。照明された領域において、入射光子エネルギーはシリコンの上部約７ｎｍで吸収されて熱エネルギーに変換され、表面を加熱し、基板への不純物の拡散を活発化させる。
【００４０】
レーザドーピングはいくつかの理由で有利である。第１に、ドーパントは通常液体シリコン全体に浸透せず、固体領域への最小限の拡散のみを行う。したがって、接合深さをシリコンの溶融深さによって制御することができる。第２に、不純物が電気的に活性な部位に組み込まれるため、高温アニールステップが不要であるとともに、シリコンの固化により基板に損傷を与えない。第３に、プロセスの制御は概ね単純である。第４に、プロセスの結果生じるシート抵抗およびコンタクト抵抗は低い。最後に、本プロセスは、かなりのフォトレジスト処理をなくす。
【００４１】
プラズマドーピングシステムでは、半導体ウエハが陰極として作用する導電性プラテンに載せられる。所望のドーパント材料を含むイオン化可能な気体をチャンバに導入し、プラテンと陽極またはチャンバ壁の間に高電圧パルスを印加して、プラズマシースを有するプラズマをウエハ付近に形成する。印加された電圧がプラズマシースにわたってプラズマイオンを加速させ、イオンをウエハに注入する。注入深さは、ウエハと陽極の間に印加される電圧に関連する。
【００４２】
上述のプラズマドーピングシステムでは、高電圧パルスがプラズマを発生させ、陽イオンをプラズマからウエハに向かって加速させる。プラズマソースイオン注入（ＰＳＩＩ）システムとして知られる他のタイプのプラズマ注入システムでは、別個のプラズマ源を用いて連続したプラズマを供給する。（これらの注入システムは、いくつかの他の頭文字によっても知られるが、最も一般的なのはプラズマ浸入イオン注入法ＰＩＩＩである。）このようなシステムでは、プラテンおよびウエハをこの連続したプラズマに浸漬させ、一定の間隔でプラテンと陽極の間に高電圧パルスを印加し、プラズマ中の陽イオンをウエハに向かって加速させる。
【００４３】
本実施形態は、レーザドーピング技法およびプラズマドーピング技法とともに使用されるものとして説明してきたが、当業者であれば、本発明の精神および範囲内から出ずに様々な異なるドーピング技法の使用も可能であることを容易に認識するであろう。
【００４４】
第３のステップ１１０３は、ドーピングしたシリコン層と接触するソース−ドレイン金属層を蒸着することを伴う。断面１１（ｄ）は、ソース−ドレイン金属層１１１７と接触するドーピングしたシリコン層１１１３’を含む構造を示す。
【００４５】
第４のステップ１１０４は、ソース−ドレイン金属層に平坦化材料を塗布することを伴う。断面１１（ｅ）は、ソース−ドレイン金属層１１１７と接触する平坦化材料１１１８を示す。
【００４６】
第５のステップ１１０５は、平坦化材料の一部を除去することを含む。ここで、ソース−ドレイン金属層１１１７の部分が露出する。断面１１（ｆ）は、平坦化材料１１１８の残りの部分およびソース−ドレイン金属層１１１７の露出した部分を含む構造を示す。
【００４７】
第６のステップ１１０６は、ソース−ドレイン金属層の露出部分を除去することを含む。ここで、インプリントポリマー１１１０の部分が露出する。断面１１（ｇ）は、露出したインプリントポリマー１１１０を示す。
【００４８】
第７のステップ１１０７は、インプリントポリマーの露出部分を薄くすることを含む。断面１１（ｈ）は、インプリントポリマー１１１０の露出部分を除去した後の構造を示す。見て分かるように、このエッチングステップは、インプリントポリマー１１１０は除去するが平坦化材料１１１８や基板は除去しないという選択性を有するため、平坦化材料１１１８の残りの部分は残される。
【００４９】
最後のステップ１１０８は、ゲート金属層、誘電体層、およびシリコン層の一部分、ならびに平坦化材料の部分を除去することを含む。断面１１（ｉ）は、結果として得られる構造を示す。見て分かるように、本構造は、トランジスタ１１２０および別のトランジスタ（図示せず）への相互接続部１１３０を含み、この相互接続部は、ゲート金属１１１１とソース−ドレイン金属１１１７の間にインプリントポリマー１１１０を含む。
【００５０】
上述の実施形態は、トランジスタアレイを形成するために使用されるという状況で開示されるが、当業者であれば、本発明の精神および範囲内から出ずに様々な異なるデバイスの作製も可能であることを容易に認識するであろう。
【００５１】
複数の薄膜デバイスを形成する方法およびシステムを開示する。本方法およびシステムの様々な実施形態では、フレキシブル基板上への複数の薄膜デバイスの形成にＳＡＩＬプロセスを使用することが可能となる。その結果、ＳＡＩＬプロセスとともにロールツーロール製造プロセスを使用して、大面積および／またはフレキシブルディスプレイに低コストの製造ソリューションを提供することができる。
【００５２】
上記はさらなる分析なしで本発明の要旨を十分に明らかにするため、他者は、現在の知識を適用することで、従来技術の観点から適正に本発明の概略的または具体的な態様の重要な特徴をなす特徴を省くことなく、本発明を様々な用途に容易に適応させることができる。したがって、そのような応用は、添付の特許請求項の意味および等価物の範囲に包含されるはずであり、包含されることが意図される。本発明を特定の実施形態に関して説明してきたが、当業者に明らかな他の実施形態もまた、添付の特許請求の範囲に規定される本発明の範囲内にある。
【図面の簡単な説明】
【００５３】
【図１】本発明の１実施形態を総括的に示すフロー図である。
【図２】本発明の１実施形態による図１のフロー図のステップ１２０のより詳細なフロー図である。
【図３】本発明の１実施形態による複数の薄膜デバイスを示す概念的平面図である。
【図４】本発明の１実施形態により作製された構造のより詳細な斜視図である。
【図５】本発明の１実施形態による、複数の薄膜デバイスを形成するプロセスを示すフロー図である。
【図６】本発明の１実施形態による図５のプロセスの実施中の、結果として得られる構造の断面５（ａ）〜５（ｃ）を示す断面図である。
【図７】本発明の１実施形態による図５のプロセスの実施中の、結果として得られる構造の断面５（ｄ）〜５（ｆ）を示断面図である。
【図８】本発明の１実施形態による図５のプロセスの実施中の、結果として得られる構造の断面５（ｇ）および５（ｈ）を示す断面図である。
【図９】ＣＭＰ装置のブロック図である。
【図１０】半導体ウエハの側面部分斜視図である。
【図１１】本発明の代替的な実施形態による複数の薄膜デバイスを形成する代替的なプロセスを示すフロー図である。
【図１２】本発明の代替的な実施形態による図１１のプロセスの実施中の、結果として得られる構造のＸ−Ｘ’部分およびＹ−Ｙ’部分の断面１１（ａ）〜１１（ｅ）を示す断面図である。
【図１３】本発明の代替的な実施形態による図１１のプロセスの実施中の、結果として得られる構造のＸ−Ｘ’部分およびＹ−Ｙ’部分の断面１１（ｆ）〜１１（ｉ）を示す断面図である。
【符号の説明】
【００５４】
３００          アクティブマトリクス・バックプレーン
３１０          ゲート線
３２０          データ線
３３０          画素
３３２          薄膜トランジスタ
３３５          画素電極
４００          構造
４０１          フレキシブル基板層
４０２          バッファ層
４０３          シリコン層
４０４          誘電体層
４０５          金属層４０５
４１０          トランジスタ
４２０          画素電極
５１０          インプリントポリマー
５１１          ゲート金属層
５１２          誘電体層５１２
５１３          シリコン層
５１４          バアッファ層
５１５          フレキシブル基板
５１７          ソース−ドレイン金属層
５１８          平坦化材料
９００          ＣＭＰ装置
９０１          アーム
９０２          研磨パッド
９０３          コンディショニングアーム
９０５          ウエハ
９０７          スラリー吐出管
９１２          スラリー供給源
１１１０        インプリントポリマー
１１１１        ゲート金属層
１１１２        誘電体層
１１１３        シリコン層
１１１４        バッファ層
１１１５        フレキシブル基板
１１１３’      ドーピングしたシリコン層を示す。
１１２０        トランジスタ１１２０
１１３０        相互接続部
【図１】
2005236284.tif 000003
【図２】
2005236284.tif 000004
【図３】
2005236284.tif 000005
【図４】
2005236284.tif 000006
【図５】
2005236284.tif 000007
【図６】
2005236284.tif 000008
【図７】
2005236284.tif 000009
【図８】
2005236284.tif 000010
【図９】
2005236284.tif 000011
【図１０】
2005236284.tif 000012
【図１１】
2005236284.tif 000013
【図１２】
2005236284.tif 000014
【図１３】
2005236284.tif 000015