(57)【特許請求の範囲】
【請求項１】
入力端子に接続されたセンサ用サージ検出回路であって、
前記入力端子に接続された入力回路と、
前記入力端子に接続され、前記入力回路と同一の回路構成を有する比較用入力回路と、
前記入力回路の出力信号と前記比較用入力回路の出力信号とのレベル差を検出して、検出信号を出力するレベル差検出回路と、
前記レベル差が所定値以上である場合に、前記検出信号に基づいて警告信号を出力する制御部と、
前記入力回路の動作特性を補正するための補正値を格納したメモリ回路とを備え、
前記制御部は、前記検出信号に基づいて前記メモリ回路から前記補正値を読み出し、読み出された前記補正値に基づいて前記入力回路の動作特性を補正することを特徴とするセンサ用サージ検出回路。
【請求項２】
前記メモリ回路は、不揮発性メモリを備えたことを特徴とする請求項１に記載のセンサ用サージ検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、センサから出力されるサージを検出するセンサ用サージ検出回路に関するものである。
近年、様々な分野でセンサが利用され、センサの小型化にともなってセンサ出力が微小となっているため、センサ出力を検出する検出回路と組み合わせて使用されるようになっている。このようなセンサは、応力あるいは急激な温度変化によりサージを発生するものがあるため、サージによる次段の損傷を防止する必要がある。
【背景技術】
【０００２】
図６は、サージ保護回路を備えたセンサ出力検出回路の従来例を示す。センサ１の出力信号はそれぞれチップ内に搭載された入力段アンプ２ａ，２ｂを介して次段の回路に出力される。
【０００３】
入力段アンプ２ａ，２ｂの入力端子には、それぞれサージ保護回路が接続されている。サージ保護回路は、入力端子側をアノードとして高電位側電源ＶDDに接続されるダイオードＤ１と、入力端子側をカソードとして低電位側電源ＧＮＤに接続されるダイオードＤ２とで構成される。
【０００４】
センサ１から入力端子に印加される高電位側のサージは、ダイオードＤ１を介して高電位側電源ＶDDに吸収され、センサ１から入力端子に印加される低電位側のサージは、ダイオードＤ２を介して低電位側電源ＧＮＤに吸収される。このような動作により、入力段アンプ２ａ，２ｂの保護が図られる。
【０００５】
特許文献１には、テレビジョン受像機の水平偏向回路において、サージなどの単発パルス入力に対する誤動作防止と破壊防止を行う構成が開示されている。
特許文献２には、静電気やサージ等のノイズによる誤動作を防止するために、パルス検出回路でパルスを検出し、それらをパルス引き延ばし回路を経て入力信号と共にレベル保持回路に供給する構成が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−３０３４４５号公報（図２）
【特許文献２】特開２００４−２３５７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のようなサージ保護回路は、通常センサ１の出力電圧が微小であること及び入力段アンプ２ａ，２ｂの入力端子での寄生容量の増大を防止するために、僅かなサージ吸収能力だけを確保したものが接続されている。
【０００８】
一方、センサ１は応力あるいは急激な温度変化により微小時間に数十Ｖ〜百数十Ｖのサージを出力する場合があり、上記のようなサージ保護回路ではこのような急峻なサージを吸収することができない。従って、入力段アンプ２ａ，２ｂ及び次段の回路の特性劣化あるいは永久破壊等が発生するおそれがある。
【０００９】
特許文献１，２には、サージによるＩＣ内部の特性劣化による信頼性の低下を防止する構成は開示されていない。
この発明の目的は、チップ外のセンサから入力されるサージによるチップ内部の特性劣化を判定して、警告信号を出力するセンサ用サージ検出回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的は、入力端子に接続されたセンサ用サージ検出回路であって、前記入力端子に接続された入力回路と、前記入力端子に接続され、前記入力回路と同一の回路構成を有する比較用入力回路と、前記入力回路の出力信号と比較用入力回路の出力信号とのレベル差を検出して、検出信号を出力するレベル差検出回路と、前記レベル差が所定値以上である場合に、前記検出信号に基づいて警告信号を出力する制御部と、前記入力回路の動作特性を補正するための補正値を格納したメモリ回路とを備え、前記制御部は、前記制御部は、前記検出信号に基づいて前記メモリ回路から前記補正値を読み出し、読み出された前記補正値に基づいて前記入力回路の動作特性を補正するセンサ用サージ検出回路により達成される。
【発明の効果】
【００１１】
本発明によれば、チップ外のセンサから入力されるサージによるチップ内部の特性劣化を判定して、警告信号を出力するセンサ用サージ検出回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】第一の実施の形態を示す回路図である。
【図２】第二の実施の形態を示す回路図である。
【図３】第三の実施の形態を示す回路図である。
【図４】第四の実施の形態を示す回路図である。
【図５】第五の実施の形態を示す回路図である。
【図６】従来例を示す回路図である。
【発明を実施するための形態】
【００１３】
（第一の実施の形態）
図１は、この発明を具体化したセンサ出力検出回路の第一の実施の形態を示す。チップの入力端子Ｔは入力回路１１に接続され、入力端子Ｔに入力されるセンサの出力信号Ｖｓが入力回路１１を介して次段に出力される。
【００１４】
また、入力端子Ｔにはサージ保護回路１２が接続される。サージ保護回路１２は、入力端子Ｔ側をアノードとして高電位側電源ＶDDに接続されるダイオードＤ１と、入力端子Ｔ側をカソードとして低電位側電源ＧＮＤに接続されるダイオードＤ２とで構成される。その動作は、上記従来例と同様である。
【００１５】
また、入力端子Ｔにはサージ検出装置が接続されている。サージ検出装置は、サージ検出部１３と、カウンタ１４と、メモリ回路１５と、制御部１６とから構成される。
前記サージ検出部１３は、入力端子Ｔに所定の値を超えるサージを検出した場合、パルス信号をカウンタ１４に出力する。カウンタ１４は、入力されるパルス信号を累積し、その累積値をメモリ回路１５に出力する。
【００１６】
メモリ回路１５は、不揮発性メモリを備え、カウンタ１４から出力される累積値を格納する。
前記メモリ回路１５には制御部１６が接続されている。そして、制御部１６は不揮発性メモリに格納されている累積値を読み出し、その累積値があらかじめ設定されている警告設定値に達すると、警告信号Ａを出力する。警告信号Ａは、例えば外部ピンからマイコンチップ等に出力される。
【００１７】
このように構成されたサージ検出装置では、入力端子Ｔに入力されたサージがサージ検出部１３で検出され、その検出回数がカウンタ１４で累積されて、メモリ回路１５に格納される。そして、メモリ回路１５に格納された累積値が警告設定値に達すると、制御部１６から警告信号Ａが出力される。
【００１８】
上記のようなサージ検出装置を備えたセンサ出力検出回路では、次に示す作用効果を得ることができる。
（１）サージが入力回路１１に入力されるとき、そのサージの入力回数がサージ検出部１３及びメモリ回路１５で累積され、その累積値が警告設定値に達すると、警告信号Ａを出力することができる。従って、警告信号Ａにより、入力回路１１あるいはその次段の回路が劣化した可能性があることを認識することができる。
（２）メモリ回路１５は不揮発性メモリを搭載したので、センサ出力検出回路の電源を遮断しても、格納されている累積値を保持することができる。従って、センサ出力検出回路の電源の遮断の有無に関わらず、センサ出力検出回路の使用開始時からの累積値を正確に検出することができる。
（３）センサ出力検出回路が搭載されたチップに他の用途の不揮発性メモリが搭載されている場合には、その不揮発性メモリをメモリ回路１５として利用することができる。
（第二の実施の形態）
図２は、第二の実施の形態を示す。この実施の形態は、サージ検出部１３にタイマー回路１７を接続したものであり、その他の構成は前記第一の実施の形態と同様である。第一の実施の形態と同一構成部分は同一符号を付して説明する。
【００１９】
タイマー回路１７は、あらかじめ設定された所定時間の範囲でサージ検出部１３を動作させる。すると、メモリ回路１５にはタイマー回路１７で設定される所定時間内でのサージの検出回数の累積値が格納される。そして、累積値が警告設定値に達すると、制御部１６から警告信号Ａが出力される。
【００２０】
従って、タイマー回路１７で設定された時間内でサージ検出回数が警告設定値に達したとき、警告信号Ａを出力することができる。
（第三の実施の形態）
図３は、第三の実施の形態を示す。この実施の形態は、複数系統の入力回路を並列に接続し、サージ検出回数が所定回数に達したとき、入力回路を切り替えて使用するようにしたものである。第一の実施の形態と同一構成部分は同一符号を付して説明する。
【００２１】
入力回路１８ａ，１８ｂは、入力端子Ｔと次段回路１９との間で並列に接続され、入力端子Ｔ及び次段回路１９との間にそれぞれスイッチ２０ａ〜２０ｄが配設されている。各スイッチ２０ａ〜２０ｄは制御部２１により開閉制御される。
【００２２】
すなわち、センサ出力検出回路の起動時には、スイッチ２０ａ，２０ｂが閉路され、スイッチ２０ｃ，２０ｄが開路される。この状態でサージがカウンタ１４でカウントされ、累積値が第一の設定値に達すると、制御部２１によりスイッチ２０ａ，２０ｂが開路され、スイッチ２０ｃ，２０ｄが閉路される。第一の設定値は、サージの繰り返しの入力により入力回路１８ａに特性劣化が発生するおそれがある値である。
【００２３】
スイッチ２０ｃ，２０ｄが閉路された後、さらにサージがカウンタ１４でカウントされ、累積値が第二の設定値に達すると、制御部２１によりスイッチ２０ｃ，２０ｄが開路される。そして、制御部２１から警告信号Ａが出力される。
【００２４】
このような構成により、前記第一の実施の形態で得られた作用効果に加えて、入力回路１８ａ，１８ｂを切り替えて使用するので、入力回路の寿命を延長可能とする作用効果を得ることができる。
（第四の実施の形態）
図４は、第四の実施の形態を示す。この実施の形態は、サージによる入力回路の特性劣化を検出するための比較用入力回路を備えたものである。前記第一の実施の形態と同一構成部分は、同一符号を付して説明する。
【００２５】
入力端子Ｔには入力回路１１及び比較用入力回路２２が接続される。その入力回路１１及び比較用入力回路２２の出力信号はレベル差検出回路２３に入力される。レベル差検出回路２３は両入力回路１１，２２の出力信号のレベル差を検出し、その検出値を制御部２４に出力する。
【００２６】
制御部２４は、入力された検出値が所定値以上となったとき、入力回路１１に特性劣化が発生したことを検知して、警告信号Ａを出力する。
前記比較用入力回路２２は、例えば入力端子Ｔとの距離を大きくすることによりサージを減衰させて、サージによる特性劣化を発生しないようにする。
【００２７】
このような構成により、入力回路１１の特性劣化を検出して警告信号Ａを出力することができる。また、第一の実施の形態に比して、入力回路１１と同様な構成の比較用入力回路２２及びレベル差検出回路２３で入力回路１１の特性劣化を検出することができるので、メモリ回路１５を具備しないチップでも、特性劣化を検出して警告信号Ａを出力することができる。
（第五の実施の形態）
図５は、第五の実施の形態を示す。この実施の形態は、前記第四の実施の形態のレベル差検出回路２３の出力信号に基づいて、入力回路１１の特性を補正する機能を備えたものである。前記第四の実施の形態と同一構成部分は、同一符号を付して説明する。
【００２８】
レベル差検出回路２３の出力信号は、制御部２５に出力される。また、制御部２５にはメモリ回路２６が接続されている。メモリ回路２６は、不揮発性メモリで構成され、入力回路１１と比較用入力回路２２の出力信号のレベル差に応じて入力回路１１の利得あるいはオフセット値を補正するための補正テーブルが格納されている。
【００２９】
そして、制御部２５はレベル差検出回路２３の出力信号に基づいてメモリ回路２６から補正値を読み出し、その補正値に従って入力回路１１の利得あるいはオフセット値を調整して、入力回路１１と比較用入力回路２２の出力信号のレベル差を縮小させるように動作する。
【００３０】
また、入力回路１１の利得あるいはオフセット値の調整処理を行っても、入力回路１１と比較用入力回路２２の出力信号のレベル差が所定値以上となる場合には、制御部２５は警告信号Ａを出力する。
【００３１】
このような構成により、前記第四の実施の形態で得られた作用効果に加えて、制御部２５により、入力回路１１の特性劣化を補正するように、入力回路１１の利得あるいはオフセット値を調整することができるので、入力回路１１の長寿命化を図ることができる。
【００３２】
上記実施の形態は、以下の態様で実施してもよい。
・第三の実施の形態に、第二の実施の形態のタイマー回路１７を備えてもよい。
・第三の実施の形態において、さらに多数の入力回路を並列に接続して、切替可能としてもよい。
【符号の説明】
【００３３】
１１  入力回路
２２  比較用入力回路
２３  レベル差検出回路
２４，２５  制御部
２６  メモリ回路
Ｔ  入力端子
Ａ  警告信号
【図１】
0005360153.tif 000002
【図２】
0005360153.tif 000003
【図３】
0005360153.tif 000004
【図４】
0005360153.tif 000005
【図５】
0005360153.tif 000006
【図６】
0005360153.tif 000007