(57)【要約】【課題】画像形成装置のコストを抑え、ＣＰＵの負荷を軽減することができ、かつ、データ転送のパフォーマンスを維持する。【解決手段】汎用Ｉ／Ｏインターフェイス１１３及びメモリ１１２を具備するＬＳＩ１１１と、汎用Ｉ／Ｏインターフェース１１５を具備する外部記憶装置制御手段であるＨＤＤコントローラ１１４と、外部記憶装置としてのＨＤＤ１０４とを具備する。ＨＤＤコントローラ１１４内にデータ転送用のデータＤＭＡＣ１１８とコマンド発行用のコマンドＤＭＡＣ１１７とを備える。メモリ１１２とＨＤＤ１０４との間のデータ転送時、コマンドＤＭＡＣ１１７がコマンド処理を行い、データＤＭＡＣ１１８がデータ転送の処理を行う。【選択図】      図１
2005258783.tif 000002
【特許請求の範囲】
【請求項１】
画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送装置において、汎用Ｉ／Ｏインタフェースを有し前記メモリと接続されたＬＳＩと、汎用Ｉ／Ｏインタフェース、及び、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記ＬＳＩと外部記憶装置制御手段とは、それぞれが持つ汎用Ｉ／Ｏインタフェースにより汎用バスを介して接続され、前記外部記憶装置制御手段は、データ転送用のＤＭＡコントローラとコマンド発行用のＤＭＡコントローラとを有することを特徴とするデータ転送装置。
【請求項２】
画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送装置において、汎用Ｉ／Ｏインタフェースを有し前記メモリと接続されたＬＳＩと、汎用Ｉ／Ｏインタフェース、及び、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記ＬＳＩと外部記憶装置制御手段とは、それぞれが持つ汎用Ｉ／Ｏインタフェースにより汎用バスを介して接続され、前記ＬＳＩは、コマンド発行用のＤＭＡコントローラを有し、前記外部記憶装置制御手段は、データ転送用のＤＭＡコントローラを有することを特徴とするデータ転送装置。
【請求項３】
前記外部記憶装置制御手段は、オプションボード上に構成されることを特徴とする請求項１または２記載のデータ転送装置。
【請求項４】
画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送方法において、前記メモリと接続されたＬＳＩと、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記データの転送が、前記外部記憶装置制御手段に設けられるデータ転送用のＤＭＡコントローラとコマンド発行用のＤＭＡコントローラとによる制御により、前記ＬＳＩと外部記憶装置制御手段とを接続する汎用バスを介して行われることを特徴とするデータ転送方法。
【請求項５】
画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送方法において、前記メモリと接続されたＬＳＩと、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記データの転送が、前記ＬＳＩに設けられるコマンド発行用のＤＭＡコントローラと、前記外部記憶装置制御手段に設けられるデータ転送用のＤＭＡコントローラとによる制御により、前記ＬＳＩと外部記憶装置制御手段とを接続する汎用バスを介して行われることを特徴とするデータ転送方法。
【請求項６】
画像入力装置、画像出力装置を有し、画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送装置を備える画像形成装置において、データ転送装置は、汎用Ｉ／Ｏインタフェースを有し前記メモリと接続されたＬＳＩと、汎用Ｉ／Ｏインタフェース、及び、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記ＬＳＩと外部記憶装置制御手段とは、それぞれが持つ汎用Ｉ／Ｏインタフェースにより汎用バスを介して接続され、前記外部記憶装置制御手段は、データ転送用のＤＭＡコントローラとコマンド発行用のＤＭＡコントローラとを有することを特徴とする画像形成装置。
【請求項７】
画像入力装置、画像出力装置を有し、画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送装置を備える画像形成装置において、データ転送装置は、汎用Ｉ／Ｏインタフェースを有し前記メモリと接続されたＬＳＩと、汎用Ｉ／Ｏインタフェース、及び、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記ＬＳＩと外部記憶装置制御手段とは、それぞれが持つ汎用Ｉ／Ｏインタフェースにより汎用バスを介して接続され、前記ＬＳＩは、コマンド発行用のＤＭＡコントローラを有し、前記外部記憶装置制御手段は、データ転送用のＤＭＡコントローラを有することを特徴とする画像形成装置。
【請求項８】
前記外部記憶装置制御手段は、オプションボード上に構成されていることを特徴とする請求項６または７記載のデータ転送装置。
【請求項９】
画像データを格納するメモリと外部記憶装置との間でデータ転送を行う外部記憶装置制御手段を有するオプションボードにおいて、前記外部記憶装置制御手段は、汎用Ｉ／Ｏインタフェースを有し前記メモリと接続されたＬＳＩに接続する汎用Ｉ／Ｏインタフェースと、前記外部記憶装置を接続する外部記憶装置インタフェースと、データ転送用のＤＭＡコントローラと、コマンド発行用のＤＭＡコントローラとを有することを特徴とするオプションボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送装置、データ転送方法、画像形成装置及びオプションボードに係り、特に、プリンタ装置、複写機等の画像形成装置におけるデータ転送によるＣＰＵの処理負担を低減することを可能としたデータ転送装置、データ転送方法、画像形成装置及びオプションボードに関する。
【背景技術】
【０００２】
図１２は従来技術による画像形成装置の構成例を示すブロック図、図１３は従来技術による画像形成装置でのＣＰＵの処理とデータＤＭＡＣの処理とを説明するタイミングチャートであり、図１２、図１３を参照して、従来技術について説明する。図１２において、１０１は画像形成装置、１０２はコントローラボード、１０４は外部記憶装置、１０５は画像入力装置、１０６は画像出力装置、１０７は外部インタフェース（Ｉ／Ｆ）装置、１０８はＰＣＩバス、１１０はＣＰＵ、１１１はＡＳＩＣ、１１２はメモリ、１１３は汎用Ｉ／Ｏ  Ｉ／Ｆ、２０１は外部記憶装置Ｉ／Ｆ、２０２はデータＤＭＡコントローラ（データＤＭＡＣ）である。
【０００３】
図１２に示す従来技術による画像形成装置１０１は、例えば、プリンタデジタル複写機等であり、装置全体の制御を行うと共に、画像情報の処理を行うコントローラボード１０２と、このコントローラボード１０２に汎用バスであるＰＣＩバス１０８を介して接続されるスキャナ等の画像入力装置１０５、プリンタ等の画像出力装置１０６、及び、ネットワークを介して図示しない外部装置を接続する外部Ｉ／Ｆ装置１０７とにより構成されている。そして、コントローラボード１０２は、制御処理を行うＣＰＵ１１０と、内部に外部記憶装置Ｉ／Ｆ２０１、データＤＭＡＣ２０２、ＰＣＩバス１０８に接続される汎用Ｉ／Ｏ  Ｉ／Ｆ１１３を備えているＡＳＩＣ１１１と、このＡＳＩＣ１１１に接続されるフレームメモリ等のメモリ１１２とを備えて構成され、内部の外部記憶装置Ｉ／Ｆ２０１には、ハードディスク装置等のコマンド発行型記憶媒体を持つ外部記憶装置１０４が接続されている。
【０００４】
前述したように構成される従来技術による画像形成装置１０１において、画像入力装置１０５によって読み取られた原稿の画像情報は、デジタル画像信号に変換される。このデジタル画像信号は、出力可能な画像信号に変換されてＰＣＩバス１０８を介してメモリ１１２に格納され、出力時にメモリ１１２からＰＣＩバス１０８を介して画像出力装置１０６に送られて複写画像に形成される。また、このデジタル画像信号は、一旦、ハードディスク装置等の外部記憶装置１０４に格納され、出力時に外部記憶装置１０４からメモリに１ページあるいは複数ページ分の画像信号が転送された後、プリンタとしての画像出力装置１０６に送られて複写画像に形成される。
【０００５】
前述したデジタル画像信号等のデータを高速で転送するために、従来技術による画像形成装置１０１は、ＡＳＩＣ１１１内にＤＭＡＣ２０２を備えている。ＣＰＵ１１０は、ＤＭＡＣ２０２を使用してメモリ１１２から外部記憶装置１０４にデータを転送するとき、メモリ１１２の転送開始アドレスや転送するデータ数等の入出力制御情報を与え、外部記憶装置Ｉ／Ｆ２０１を介して記憶装置にコマンドを発行するだけで、データ転送には介在しないで済む。そして、１回のＤＭＡ転送で１ブロック単位でデータを転送するようにしている。しかし、ＣＰＵ１１０は、１ブロックの転送毎にＤＭＡＣ２０２にコマンドを発行し、１ブロックの転送を終了する毎に外部記憶装置１０４から発生する転送終了割り込みの処理を行っている。
【０００６】
前述したようなブロック転送の状況を図１３に示している。この図１３から判るように、ＣＰＵは、データの転送命令によりブロック転送のコマンドを発行し、データＤＭＡＣがこのコマンドに従って１ブロックのデータ転送の処理を行う。データＤＭＡＣは、１ブロックのデータ転送の終了によりＣＰＵに対して割り込みを発生させる。ＣＰＵは、この割り込みを処理した後、次のブロック転送のコマンドを発行する。ＣＰＵとデータＤＭＡＣとは、前述した処理を繰り返すことにより、転送すべき全データの転送処理を行う。従来技術によるデータ転送は、前述したような処理により行われるため、転送するデータの全体のデータ量が非常に多く、１ブロックのサイズが小さい場合、ＣＰＵがコマンドを発行する処理、ブロック転送終了後の割り込み処理に関与する回数も増えて、ＣＰＵの負担がかなり多くなってしまう。
【０００７】
前述したような問題を解決することを可能にした他の従来技術として、例えば、特許文献１に記載された技術が知られている。この他の従来技術は、コマンドＤＭＩＣを設けて、このコマンドＤＭＩＣに、ＣＰＵが行っていたコマンドを発行する処理、ブロック転送終了後の割り込み処理を実行させるようにしたものである。
【０００８】
図１４は他の従来技術による画像形成装置の構成例を示すブロック図、図１５は他の従来技術による画像形成装置でのＣＰＵの処理、データＤＭＡＣの処理及びコマンドＤＭＡＣの処理を説明するタイミングチャートである。
【０００９】
図１４に示す他の従来技術による画像形成装置１０１は、図１２に示す画像形成装置１０１を構成するＡＳＩＣ１１１内にコマンドＤＭＡＣ４０１を設けて構成されており、それ以外の構成は図１２に示して説明したものと同一である。そして、図１４に示す画像形成装置は、図１５に示すタイミングチャートから理解できるように、図１３の場合にＣＰＵが行っていた処理の全てをコマンドＤＭＡＣで行うこととなったため、データ転送のためにＣＰＵが関与する必要がなくなり、ＣＰＵの負荷を低減することができる。
【００１０】
前述した他の従来技術は、データＤＭＡＣ、コマンドＤＭＡＣをＡＳＩＣ１１１内に実装することにより、ＣＰＵの負荷を低減することができるが、現在、それと同時に画像形成装置、特に、低速の装置のローコスト化が必須となっている。ローコスト化のための対象としては、画像形成装置に実装されているＡＳＩＣ１１１もその対象となっている。ＡＳＩＣのコスト削減のためには、ＡＳＩＣ１１１のピン数の削減がその１つの手段となる。ＡＳＩＣ１１１のピンは、外部記憶装置Ｉ／Ｆのピン占有率が多く、ＡＳＩＣ１１１は、外部記憶装置Ｉ／Ｆのピンを削減すること、すなわち、外部記憶装置Ｉ／Ｆ、データＤＭＡＣ、コマンドＤＭＡＣを含む記憶装置コントローラを削減することによりピン数を削減することが可能となる。
【００１１】
しかし、画像形成装置は、大量のデータを扱うことが必ず有り得ることであり、記憶装置の搭載が必須となっている。そこで、記憶装置コントローラをOptionとし（以下、Optionコントローラという）、大量データを扱う場合に、Optionコントローラを汎用Ｉ／Ｏバスに接続することが考えられる。しかし、汎用Ｉ／Ｏバスを利用することは、他の装置（画像入力装置、画像出力装置）とバスを共有することとなり、Optionボードに対するＣＰＵの処理遅延が大きくなり、結果としてデータ転送パフォーマンス低下につながってしまう。
【００１２】
前述したような問題を解決することを可能にしたさらに他の従来技術として、例えば、特許文献２に記載された技術が知られている。このさらに他の従来技術は、OptionボードにデータＤＭＩＣを設けた記憶装置コントローラを設けて、このOptionボードのデータＤＭＩＣを用いてデータ転送を行うものである。
【００１３】
図１６はさらに他の従来技術による画像形成装置の構成例を示すブロック図、図１７はさらに他の従来技術による画像形成装置でのＣＰＵの処理及びデータＤＭＡＣの処理を説明するタイミングチャートである。
【００１４】
図１６に示すさらに他の従来技術による画像形成装置１０１は、図１２に示す画像形成装置１０１を構成するＡＳＩＣ１０２内の外部記憶装置Ｉ／Ｆ２０１と、データＤＭＡＣ２０２とをなくし、これらに代わりOptionボード６０１を設けたものである。このOptionボード６０１には、データＤＭＩＣ６０４、ＰＣＩバス１０８に接続される汎用Ｉ／ＯＩ／Ｆ６０３、外部記憶装置１０４が接続される外部記憶装置Ｉ／Ｆ６０５を有する記憶装置コントローラ６０２が設けられている。
【００１５】
前述したような図１６に示す画像形成装置１０１は、ＡＳＩＣ１１１に接続されているＣＰＵ１１０の制御の下に、記憶装置コントローラ６０２を介してメモリ１１２と外部記憶装置１０４との間でのデータ転送を行う。この場合、ＣＰＵ１１０からのコマンド、データＤＭＡＣ６０４からのＣＰＵ１１０への割り込み、及びブロックデータの転送がＰＣＩバス１０８を介して行われることになるが、ＣＰＵの処理及びデータＤＭＡＣの処理は、図１２に示して説明した場合と同様に行われる。この場合のＣＰＵの処理及びデータＤＭＡＣの処理は、図１７に示すようなものとなるが、汎用バスとしてＰＣＩバスを介して大量データを転送する際に、割り込み処理が多い外部記憶装置が使用される場合、ＣＰＵが行うコマンド発行の割り込み処理に遅延が生じ、データパフォーマンスを低下させてしまう。
【特許文献１】特開２００１−２８２７０５号公報
【特許文献１】特開平０５−０４０７２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
前述て説明したように、画像形成装置のコストを抑え、ＣＰＵ負荷の軽減し、かつ、データ転送パフォーマンスを維持する種々の手法が知られているが、前述した従来技術は、これらの全てを満たすことができるものではないという問題点を有している。
【００１７】
本発明の目的は、前述した従来技術の問題点を解決し、画像形成装置のコストを抑え、ＣＰＵの負荷を軽減することができ、かつ、データ転送のパフォーマンスを維持することができるデータ転送装置、データ転送方法、画像形成装置及びオプションボードを提供することにある。
【課題を解決するための手段】
【００１８】
前述の目的を達成するため本発明の第１の手段は、画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送装置において、汎用Ｉ／Ｏインタフェースを有し前記メモリと接続されたＬＳＩと、汎用Ｉ／Ｏインタフェース、及び、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記ＬＳＩと外部記憶装置制御手段がは、それぞれが持つ汎用Ｉ／Ｏインタフェースにより汎用バスを介して接続され、前記外部記憶装置制御手段が、データ転送用のＤＭＡコントローラとコマンド発行用のＤＭＡコントローラとを有することを特徴とする。
【００１９】
また、本発明の第２の手段は、画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送装置において、汎用Ｉ／Ｏインタフェースを有し前記メモリと接続されたＬＳＩと、汎用Ｉ／Ｏインタフェース、及び、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記ＬＳＩと外部記憶装置制御手段とが、それぞれが持つ汎用Ｉ／Ｏインタフェースにより汎用バスを介して接続され、前記ＬＳＩが、コマンド発行用のＤＭＡコントローラを有し、前記外部記憶装置制御手段が、データ転送用のＤＭＡコントローラを有することを特徴とする。
【００２０】
本発明の第３の手段は、第１、第２の手段において、前記外部記憶装置制御手段が、オプションボード上に構成されることを特徴とする。
【００２１】
また、本発明の第４の手段は、画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送方法において、前記メモリと接続されたＬＳＩと、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記データの転送が、前記外部記憶装置制御手段に設けられるデータ転送用のＤＭＡコントローラとコマンド発行用のＤＭＡコントローラとによる制御により、前記ＬＳＩと外部記憶装置制御手段とを接続する汎用バスを介して行われることを特徴とする。
【００２２】
本発明の第５の手段は、画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送方法において、前記メモリと接続されたＬＳＩと、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記データの転送が、前記ＬＳＩに設けられるコマンド発行用のＤＭＡコントローラと、前記外部記憶装置制御手段に設けられるデータ転送用のＤＭＡコントローラとによる制御により、前記ＬＳＩと外部記憶装置制御手段とを接続する汎用バスを介して行われることを特徴とする。
【００２３】
本発明の第６の手段は、画像入力装置、画像出力装置を有し、画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送装置を備える画像形成装置において、データ転送装置が、汎用Ｉ／Ｏインタフェースを有し前記メモリと接続されたＬＳＩと、汎用Ｉ／Ｏインタフェース、及び、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記ＬＳＩと外部記憶装置制御手段とが、それぞれが持つ汎用Ｉ／Ｏインタフェースにより汎用バスを介して接続され、前記外部記憶装置制御手段が、データ転送用のＤＭＡコントローラとコマンド発行用のＤＭＡコントローラとを有することを特徴とする。
【００２４】
本発明の第７の手段は、画像入力装置、画像出力装置を有し、画像データを格納するメモリと外部記憶装置との間でデータ転送を行うデータ転送装置を備える画像形成装置において、データ転送装置が、汎用Ｉ／Ｏインタフェースを有し前記メモリと接続されたＬＳＩと、汎用Ｉ／Ｏインタフェース、及び、前記外部記憶装置を接続する外部記憶装置インタフェースを有する外部記憶装置制御手段とを備え、前記ＬＳＩと外部記憶装置制御手段とが、それぞれが持つ汎用Ｉ／Ｏインタフェースにより汎用バスを介して接続され、前記ＬＳＩが、コマンド発行用のＤＭＡコントローラを有し、前記外部記憶装置制御手段が、データ転送用のＤＭＡコントローラを有することを特徴とする。
【００２５】
本発明の第８の手段は、第６、第７の手段において、前記外部記憶装置制御手段が、オプションボード上に構成されていることを特徴とする。
【００２６】
本発明の第９の手段は、画像データを格納するメモリと外部記憶装置との間でデータ転送を行う外部記憶装置制御手段を有するオプションボードにおいて、前記外部記憶装置制御手段が、汎用Ｉ／Ｏインタフェースを有し前記メモリと接続されたＬＳＩに接続する汎用Ｉ／Ｏインタフェースと、前記外部記憶装置を接続する外部記憶装置インタフェースと、データ転送用のＤＭＡコントローラと、コマンド発行用のＤＭＡコントローラとを有することを特徴とする。
【００２７】
前述した本発明の第１、第２、第４〜第７の手段によれば、ＬＳＩの内部に外部記憶装置制御手段を備える必要がないので、ＬＳＩのローコスト化を図ることができ、また、割り込み処理、コマンド発行を行うコマンドＤＭＡＣ及びデータ転送を行うデータＤＭＡＣを備えているので、ＣＰＵがデータ転送の処理を行う必要がなく、ＣＰＵの処理負担を低減することができる。
【００２８】
また、本発明の第３、第８、第９の手段によれば、コマンドＤＭＡＣ及びデータＤＭＡＣの両者またはデータＤＭＡＣをオプションボード上に構成しているので、プリンタ、複写機等の画像形成装置にオプションボードを必要により設けるようにすることにより、外部記憶装置を必要としない低価格機のコストをより小さくすることができる。
【発明の効果】
【００２９】
本発明によれば、データ転送において、ＣＰＵの処理負担を軽減することができ、かつ、ＬＳＩのローコスト化を図ることができる。これにより、本発明によるデータ転送を使用するプリンタ、複写機等の画像形成装置のローコスト化を図ることができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明によるデータ転送装置、データ転送方法、画像形成装置及びオプションボードの実施形態を図面により詳細に説明する。
【００３１】
図１は本発明の一実施形態による画像形成装置の構成を示すブロック図である。図１において、１０３はOptionボード、１１４はＨＤＤコントローラ、１１５は汎用Ｉ／Ｏ  Ｉ／Ｆ、１１６はＨＤＤ  Ｉ／Ｆ、１１７はコマンドＤＭＡＣ、１１８はデータＤＭＡＣであり、他の符号は図１２の場合と同一である。なお、図１では、従来技術におけ外部記憶装置１０４として、代表的な外部記憶装置であるＨＤＤを使用するものとして示している。
【００３２】
本発明の一実施形態による画像形成装置１０１は、図１２に示す画像形成装置１０１を構成するＡＳＩＣ１０２内の外部記憶装置Ｉ／Ｆ２０１と、データＤＭＡＣ２０２とをなくし、これらに代わりOptionボード１０３を設けたものである。このOptionボード１０３には、コマンドＤＭＩＣ１１７、データＤＭＩＣ１１８、ＰＣＩバス１０８に接続される汎用Ｉ／Ｏ  Ｉ／Ｆ１１５、外部記憶装置として代表的なＨＤＤ１０４が接続される外部記憶装置インタフェースとしてのＨＤＤＩ／Ｆ１１６を有するＨＤＤコントローラ１１４が設けられている。このように構成される本発明の実施形態による画像形成装置１０１は、ＡＳＩＣ１１１に接続されているＣＰＵ１１０の制御の下に、記憶装置コントローラ１１４を介してメモリ１１２と外部記憶装置１０４との間でのデータ転送を行う。なお、外部記憶装置１０４は、ＨＤＤの他に、Ｓｅｒｉａｌ  ＡＴＡ、カード型半導体メモリ等を使用することができる。
【００３３】
前述において、ＣＰＵ１１０は、ＡＳＩＣ１１１を経由してメモリ１１２からプログラムコードを取り出しデータ処理等を行う。ＡＳＩＣ１１１は、メモリ１１２や画像入力装置１０５、画像出力装置１０６、外部Ｉ／Ｆ装置１０７、記憶装置コントローラ１１４等との間でのデータ転送を、汎用バスであるＰＣＩバス１０８を介して行う。画像入力装置１０５は、原稿の画像を読み取るスキャナであり、画像出力部１０６は、プリンタエンジンを有し記録紙等に画像を形成して出力するプリンタである。外部Ｉ／Ｆ装置１０７は、ネットワークやＵＳＢ等を介して図示しない外部装置から画像データを受信する。汎用バスであるＰＣＩバス１０８は、ＰＣＩバス以外に、PCI-Express、Hyper-Transportバス、Infini-Band 等を使用することもできる。
【００３４】
図２はＨＤＤコントローラの構成を示すブロック図である。図２において、２０３はＨＤＤ割り込み処理回路、２０４、２０５はコネクタであり、他の符号は図１の場合と同一である。
【００３５】
図２に示すように、Optionボード１１４には、ＨＤＤコントローラ１１４と、ＰＣＩバス１０８と接続するためのコネクタ２０４と、ＨＤＤ１０４と接続するためのコネクタ２０５とが実装されている。ＨＤＤコントローラ１１４は、ＰＣＩバス１０８に接続する汎用Ｉ／Ｏ  Ｉ／Ｆ１１５と、コマンドＤＭＡＣ１１７と、データＤＭＡＣ１１８と、ＨＤＤ  Ｉ／Ｆ１１６と、ＨＤＤ割り込み処理回路２０３とから構成される。ＨＤＤ  Ｉ／Ｆ１１６には、ＨＤＤアクセスに必要なＡＴＡレジスタ群が実装されている。また、コマンドＤＭＡＣ１１７には、ディスクリプタを格納するメモリと、コマンドＤＭＡＣ１１７を制御するレジスタ群とを有する。
【００３６】
図３はＨＤＤ  Ｉ／Ｆに設けられるＨＤＤアクセスに必要なＡＴＡレジスタ群の構成を示す図である。ＴＡＴレジスタ群９は、図３に示すように、データレジスタ９１と、ライト時にフィーチャレジスタとして機能し、リード時にエラーレジスタとして機能するレジスタ９２と、セクタカウントレジスタ９３と、セクタナンバーレジスタ９４と、シリンダローレジスタ９５と、シリンダハイレジスタ９６と、デバイスヘッドレジスタ９７と、ライト時にコマンドレジスタとして機能し、リード時にステータスレジスタとして機能するレジスタ９８とを有している。
【００３７】
図４はコマンドＤＭＡＣ１１７内のメモリに格納されているディスクリプタの構成を示す図である。
【００３８】
コマンドＤＭＡＣ１１７を構成するディスクリプタ１１００は、全体が４ワード（３２バイト）であり、ネクストディスクリプタポインタ１１０１と、デバイスヘッド１１０２と、シリンダハイ１１０３と、シリンダロー１１０４と、セクタナンバー１１０５と、セクタカウント１１０６と、コマンド１１０７と、未使用エリア１１０８、１１０９、１１１０、１１１２と、ｎカウンタ１１１１と、ＰＭＯＤＥ／ＣＩＮＴ１１１３とを有する。ネクストディスクリプタポインタ１１０１は、「０」のとき、次のディスクリプタが無いことを示す。デバイスヘッド１１０２は、前述したＡＴＡレジスタ群９のデバイスヘッドレジスタ９７に書くべき内容を格納する。シリンダハイ１１０３は、ＡＴＡレジスタ群９のシリンダハイレジスタ９６に書くべき内容を格納する。シリンダロー１１０４は、ＡＴＡレジスタ群９のシリンダローレジスタ９５に書くべき内容を格納する。セクタナンバー１１０５は、ＡＴＡレジスタ群９のセクタナンバーレジスタ９４に書くべき内容を格納する。セクタカウント１１０６は、ＡＴＡレジスタ群９のセクタカウント９３に書くべき内容を格納する。コマンド１１０７は、ＡＴＡレジスタ群９のコマンドレジスタ９８に書くべき内容を格納する。ｎカウンタ１１１１は、ディスクリプタ１１００が繰り返される回数を格納する。ＰＭＯＤＥ／ＣＩＮＴ１１１３は、このディスクリプタ１１００が終了したら一時停止することを示すフラグを格納し、ディスクリプタ１１００が終了してチェーンする時に割り込みを発生することを示すフラグを格納する。
【００３９】
図５はコマンドＤＭＡＣ１１７内に備えられるレジスタ群の構成を示す図である。図５に示すレジスタ群１２００は、ディスクリプタ１１００の存在するアドレスを格納するディスクリプタポインタレジスタ１２０１と、コントロールレジスタ１２０２とを有する。コントロールレジスタ１２０２には、要因関係と要因マスク関係及び実行関係のビットがある。要因のビットとしては、完了を示すコンプリートビット１２０３と、一時停止を示すポーズビット１２０４と、エラーを示すエラービット１２０５と、チェーンが起きたことを示すチェーンビット１２０６とがある。また、それぞれに対応してマスクビットが存在し、マスクコンプリートビット１２０７はコンプリート割り込みのマスク、マスクポーズビット１２０８は一時停止割り込みのマスク、マスクエラービット１２０９はエラー割り込みのマスク、マスクチェーンビット１２１０はチェーン割り込みのマスクである。実行関係のビットとしては、一時停止を再開するための連続ビット１２１１と、コマンドＤＭＡＣ１１７そのものの動作を開始する実行ビット１２１２とを有する。
【００４０】
ＨＤＤ割り込み処理回路２０３は、ＨＤＤ１０４から発生する割り込みを自動処理（ＡＴＡレジスタのステータスレジスタをリードし、割り込みクリアをする処理）し、自動処理したことをコマンドＤＭＡＣ１０７に伝える。
【００４１】
データＤＭＡＣ１１８は、ディスクリプタを格納するメモリと、データＤＭＡＣを制御するレジスタ群とを有する。
【００４２】
図６はデータディスクリプタ１３００の構成を示す図であり、データディスクリプタ１３００は、全体が４ワード（３２バイト）で構成され、ネクストディスクリプタポインター１３０１と、スタートアドレス１３０２と、トランスファーカウント１３０３と、ｎＣＯＵＮＴ１３０４と、ＰＭＯＤＥ／ＣＩＮＴ１３０５とを有する。ネクストディスクリプタポインター１３０１は、その値が「０」のとき、次のディスクリプタがないことを示す。スタートアドレス１３０２は、データ転送を開始するアドレスを格納する。トランスファーカウント１３０３は、データ転送量を格納する。ｎＣＯＵＮＴ１３０４は、このディスクリプタを繰り返す回数を格納する。ＰＭＯＤＥ／ＣＩＮＴ１３０５は、このディスクリプタが終了したら一時停止することを示すフラグを格納し、ディスクリプタが終了してチェーンする前に割り込みを発生することを示すフラグを格納する。
【００４３】
図７はデータＤＭＡＣ１１８を制御するレジスタ群１４００の構成を示す図であり、レジスタ群１４００は、ディスクリプタの存在するアドレスを格納するディスクリプタポインタレジスタ１４０１と、コントロールレジスタ１４０２とを有する。コントロールレジスタ１４０２には、割り込み要因関係、割り込み要因マスク関係及び実行関係のビットがある。要因のビットとしては、完了を示すコンプリートビット１４０３と、一時停止を示すポーズビット１４０４と、エラーを示すエラービット１４０５と、チェーンが起きたことを示すチェーンビット１４０６とがある。また、それぞれの要因に対応してマスクビットが存在し、マスクコンプリートビットには、コンプリート割り込みのマスク１４０７と、一時停止割り込みのマスクであるマスクポーズビット１４０８と、エラー割り込みのマスクであるマスクエラービット１４０９と、チェーン割り込みのマスクであるマスクチェーンビット１４１０とがある。実行関係のビットとしては、一時停止を再開させるための連続ビットであるコンテニュービット１４１１と、データＤＭＡＣ１１８そのものの動作を開始させる実行ビットであるＥＸＥＣ１４１２とがある。
【００４４】
図８は本発明の実施形態でのＣＰＵの処理、コマンドＤＭＡＣの処理及びデータＤＭＡＣの処理を説明するタイミングチャート、図９は初期設定の処理で作成されるディスクリプタの構成を示す図、図１０はディスクリプタへの設定値の例について説明する図、図１１はコマンドＤＭＡＣ及びデータＤＭＡＣのコントロールレジスタへの設定値の例を示す図であり、次に、これらの図を参照して、前述したように構成される本発明の一実施形態による画像形成装置でのＨＤＤコントローラ１１４の動作を、ＨＤＤリード、すなわち、ＨＤＤ１０４からメモリ１１２へのデータ転送を例にして説明する。なお、図８の下部に、以下に説明する処理の番号と同一の番号を示している。
【００４５】
（１）データ転送の開始前にＣＰＵは初期設定を行う。すなわち、ＣＰＵ１１０は、ＡＳＩＣ１１１に接続されているメモリ１１２上に、図９に示すようなディスクリプタを作成する。また、ＨＤＤリードデータを格納するためのブロックデータ領域を確保しておく。ディスクリプタの設定値は、図１０に示すようなものとする。また、コマンドＤＭＡＣ１１７のコントロールレジスタ、データＤＭＡＣ１１８のコントロールレジスタの設定をする。この設定値を図１１に示すようなものとする。
【００４６】
（２）次に、ＣＰＵ１１０は、コマンドＤＭＡＣ１１７のコントロールレジスタの実行ビットに「１」をライトし、データＤＭＡＣ１１８のコントロールレジスタの実行ビットに「１」をライトして、データの転送を開始する。コマンドＤＭＡＣ１１７は、コントロールレジスタのネクストディスクリプタに設定してあるアドレスにアクセスし「コマンドディスクリプタＡ」をロードする。なお、前述の説明では、先にコマンドＤＭＡＣがディスクリプタアクセスを行うとしたが、これは、ＣＰＵが先にコマンドＤＭＡＣのコントロールレジスタの実行ビットに「１」をライトしたためである。もし、先にデータＤＭＡＣのコントロールレジスタの実行ビットに「１」をライトすると、データＤＭＡＣが先にディスクリプタアクセスを行うことになる。コマンドＤＭＡＣ、データＤＭＡＣの起動順は、ここでは特に問題とはならない。
【００４７】
（３）コマンドＤＭＡＣ１１７は、ＨＤＤ  Ｉ／Ｆ１１６のＡＴＡレジスタに「コマンドディスクリプタＡ」に設定している値を設定していく。また、データＤＭＡＣ１１８は、コントロールレジスタのネクストディスクリプタに設定してあるアドレスにアクセスし「データディスクリプタ１」をロードする。
【００４８】
（４）データＤＭＡＣ１１８の処理として、ＨＤＤ  Ｉ／Ｆは、（３）の処理でコマンドＤＭＡＣ１１８がＡＴＡレジスタに設定したのを受けて、データ転送を開始する。データは、データＤＭＡＣ１１８、汎用Ｉ／Ｏ  Ｉ／Ｆ１１５を経由してＡＳＩＣ１１１に接続されているメモリ１１２上にある「データディスクリプタ１」のスタートアドレスに設定したアドレスに格納される。
【００４９】
（５）データブロック１の転送が終了すると、ＨＤＤ  Ｉ／Ｆ１１６から割り込みが発生し、その割り込み処理をＨＤＤ割り込み処理回路２０３が行う。割り込み処理が終了すると、終了信号がコマンドＤＭＡＣ１１７に通知される。コマンドＤＭＡＣ１１７は、通知を受けると、「コマンドディスクリプタＡ」のネクストディスクリプタポインタに設定してあるアドレスの「コマンドディスクリプタＢ」をロードする。
【００５０】
（６）コマンドＤＭＡＣ１１７は、ＨＤＤ  Ｉ／Ｆ１１６のＡＴＡレジスタに、「コマンドディスクリプタＢ」に設定している値を設定していく。また、データＤＭＡＣ１１８は、「データディスクリプタＡ」のネクストディスクリプタポインタに設定してあるアドレスにアクセスし「データディスクリプタ２」をロードする。
【００５１】
（７）ＨＤＤ  Ｉ／Ｆ１１６は、（６）の処理において、ＨＤＤ  Ｉ／Ｆは、コマンドＤＭＡＣ１１７がＡＴＡレジスタに設定したのを受けてデータ転送を開始する。また、この際、コマンドＤＭＡＣ１１７は、「コマンドディスクリプタＢ」のネクストディスクリプタポインタ値が「０」であることを判断し、ＣＰＵ１１０に対して、コマンドＤＭＡＣ終了割り込みを発生させ、コマンドＤＭＡＣ転送を終了させる。なお、ここでの割り込み要因は、ＣＯＭＰＬＥＴＥ要因である。
【００５２】
（８）リードデータは、データＤＭＡＣ１１８、汎用Ｉ／Ｏ  Ｉ／Ｆ１１５を経由して、ＡＳＩＣ１１１に接続されているメモリ１１２上にある「データディスクリプタ２」のスタートアドレスに設定したアドレスに格納される。
【００５３】
（９）データブロック２の転送が終了すると、ＨＤＤ  Ｉ／Ｆ１１６から割り込みが発生し、その割り込み処理をＨＤＤ割り込み処理回路２０３が行う。データブロック２の転送が終了すると、データＤＭＡＣ１１８は、「コマンドディスクリプタ２」のネクストディスクリプタポインタ値が「０」であることを判断し、ＣＰＵ１１０に対して、データＤＭＡＣ終了割り込みを発生させ、コマンドＤＭＡＣ転送を終了させる。なお、ここでの割り込み要因は、ＣＯＭＰＬＥＴＥ要因である。
【００５４】
前述した処理動作において、ＣＰＵ１１０が関わる割り込み処理は、（７）の処理であるコマンドＤＭＡＣ終了割り込み処理と、（９）の処理であるデータＤＭＡＣ終了割り込み処理のみである。本発明は、これにより、ＣＰＵ負荷の低減を実現することができる。
【００５５】
前述した本発明の実施形態は、Optionボードに設けたＨＤＤコントローラ内に、コマンドＤＭＡＣとデータＤＭＡＣとを備えるとして説明したが、本発明は、コントローラボードに設けたＡＳＩＣ内にコマンドＤＭＡＣを設け、Optionボードに設けたＨＤＤコントローラ内に、データＤＭＡＣだけを設けて構成することができ、この場合にも、前述で説明した実施形態と同様な効果を得ることができる。
【００５６】
前述した本発明の実施形態によれば、汎用Ｉ／Ｏインターフェイス及びメモリとを具備するＬＳＩと、汎用Ｉ／Ｏインターフェースを具備する外部記憶装置制御手段であるＨＤＤコントローラと、外部記憶装置とを具備するデータ転送システムにおいて、前記外部記憶装置制御手段にデータ転送用のＤＭＡＣコントローラとコマンド発行用のＤＭＡＣコントローラとを備える構成としたためデータ転送のためのＣＰＵの負担を軽減することができると共に、ＬＳＩのローコスト化を図ることができる。
【００５７】
前述した外部記憶装置制御手段は、Optionボード上に設けることができ、外部記憶装置制御手段を設けたOptionボードは、ＡＳＩＣ内に外部記憶装置制御手段を設ける場合に比較してコストの低いものとすることができる。このように、外部記憶装置制御手段をOptionボード上に設けることにより、外部記憶装置を必要としない複写機等の場合、Optionボードを搭載する必要がなくなるので、さらなる低価格化を図ることができる。
【００５８】
また、本発明の実施形態によれば、前記外部記憶装置として、ＨＤＤ、ＳＤカード、Ｓｅｒｉａｌ  ＡＴＡ、メモリスティック等のコマンド発行型記憶装置を使用するため、市場に提供されている汎用的な記憶装置を利用したデータ転送を行うことができる。
【００５９】
さらに、本発明の実施形態によれば、前記汎用Ｉ／Ｏインターフェイスとして、ＰＣＩ−Ｅｘｐｒｅｓｓ、Ｉｎｆｉｎｉ−Ｂａｎｄ、Ｈｙｐｅｒ−Ｔｒａｎｓｐｏｒｔ等の外部汎用Ｉ／Ｏインターフェイスを利用することができるので、市場に提供されている汎用的なＩ／Ｏインターフェイスを利用データ転送を行うことができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の一実施形態による画像形成装置の構成を示すブロック図である。
【図２】ＨＤＤコントローラの構成を示すブロック図である。
【図３】ＨＤＤ  Ｉ／Ｆに設けられるＨＤＤアクセスに必要なＡＴＡレジスタ群の構成を示す図である。
【図４】コマンドＤＭＡＣ内のメモリに格納されているディスクリプタの構成を示す図である。
【図５】コマンドＤＭＡＣ内に備えられるレジスタ群の構成を示す図である。
【図６】コマンドＤＭＡＣ内に備えられるデータディスクリプタの構成を示す図である。
【図７】データＤＭＡＣを制御するレジスタ群の構成を示す図である。
【図８】本発明の実施形態でのＣＰＵの処理、コマンドＤＭＡＣの処理及びデータＤＭＡＣの処理を説明するタイミングチャートである。
【図９】初期設定の処理で作成されるディスクリプタの構成を示す図である。
【図１０】ディスクリプタへの設定値の例について説明する図である。
【図１１】コマンドＤＭＡＣ及びデータＤＭＡＣのコントロールレジスタへの設定値の例を示す図である。
【図１２】従来技術による画像形成装置の構成例を示すブロック図である。
【図１３】従来技術による画像形成装置でのＣＰＵの処理とデータＤＭＡＣの処理とを説明するタイミングチャートである。
【図１４】他の従来技術による画像形成装置の構成例を示すブロック図である。
【図１５】他の従来技術による画像形成装置でのＣＰＵの処理、データＤＭＡＣの処理及びコマンドＤＭＡＣの処理を説明するタイミングチャートである。
【図１６】さらに他の従来技術による画像形成装置の構成例を示すブロック図である。
【図１７】さらに他の従来技術による画像形成装置でのＣＰＵの処理及びデータＤＭＡＣの処理を説明するタイミングチャートである。
【符号の説明】
【００６１】
１０１  画像形成装置
１０２  コントローラボード
１０３、６０１  Optionボード
１０４  外部記憶装置
１０５  画像入力装置
１０６  画像出力装置
１０７  外部インタフェース（Ｉ／Ｆ）装置
１０８  ＰＣＩバス
１１０  ＣＰＵ
１１１  ＡＳＩＣ
１１２  メモリ
１１３、６０３  汎用Ｉ／Ｏ  Ｉ／Ｆ
１１８、２０２、６０４  データＤＭＡコントローラ（データＤＭＡＣ）
１１４  ＨＤＤコントローラ
１１５  汎用Ｉ／Ｏ  Ｉ／Ｆ
１１６  ＨＤＤ  Ｉ／Ｆ
１１７  コマンドＤＭＡＣ
２０１、６０５  外部記憶装置Ｉ／Ｆ
２０３  ＨＤＤ割り込み処理回路
２０４、２０５  コネクタ
６０２  記憶装置コントローラ
【図１】
2005258783.tif 000003
【図２】
2005258783.tif 000004
【図３】
2005258783.tif 000005
【図４】
2005258783.tif 000006
【図５】
2005258783.tif 000007
【図６】
2005258783.tif 000008
【図７】
2005258783.tif 000009
【図８】
2005258783.tif 000010
【図９】
2005258783.tif 000011
【図１０】
2005258783.tif 000012
【図１１】
2005258783.tif 000013
【図１２】
2005258783.tif 000014
【図１３】
2005258783.tif 000015
【図１４】
2005258783.tif 000016
【図１５】
2005258783.tif 000017
【図１６】
2005258783.tif 000018
【図１７】
2005258783.tif 000019