(57)【要約】【課題】  チャネル層が有機半導体膜である電界効果型トランジスタに、有機半導体膜を侵すことなく保護膜を形成することで、トランジスタの性能の劣化や不安定化を抑制する。【解決手段】  基板31上にゲート電極32を形成してから、ゲート絶縁膜33を形成し、ゲート絶縁膜33上にソース電極35とドレイン電極36とを水平方向に間隔をおいて形成する。さらに、ゲート絶縁膜33上に有機半導体膜34を形成し、最後に、有機半導体膜34を覆うように、大気との直接接触を防止する保護膜37を形成する。保護膜37を形成する材料としては、ポリマーラテックスを使用する。これにより、有機半導体膜を侵すことなく保護膜が形成され、性能劣化や不安定化が抑制された電界効果型トランジスタが得られる。【選択図】  図３
2005223107.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、ソース／ドレイン電極と、チャネル層を構成する有機半導体膜と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタにおいて、
前記電界効果型トランジスタを保護する保護膜がポリマーラテックス膜からなることを特徴とする電界効果型トランジスタ。
【請求項２】
請求項１に記載のポリマーラテックス膜が、アクリルラテックス膜であることを特徴とする電界効果型トランジスタ。
【請求項３】
請求項１に記載のポリマーラテックス膜が、シリコーン変性アクリルラテックス膜であることを特徴とする電界効果型トランジスタ。
【請求項４】
ゲート電極と、ソース／ドレイン電極と、チャネル層を構成する有機半導体膜と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とが形成されてなる電界効果型トランジスタの製造方法において、
前記電界効果型トランジスタを保護する保護膜の形成に、ポリマーラテックスを使用することを特徴とする電界効果型トランジスタの製造方法。
【請求項５】
請求項４に記載のポリマーラテックスが、アクリルラテックスであることを特徴とする電界効果型トランジスタの製造方法。
【請求項６】
請求項４に記載のポリマーラテックスが、シリコーン変性アクリルラテックスであることを特徴とする電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタ及びその製造方法に関する。さらに詳しくは、チャネル層の構成材料として有機半導体を用いた電界効果型トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
従来、電界効果型トランジスタ（TFT）のチャネル層にはシリコンやガリウム砒素などの無機材料が多用されてきたが、近年になって有機半導体をチャネル層に用いた電界効果型トランジスタの試作が活発化している。
【０００３】
その理由は、（I）有機半導体は無機半導体材料に比べて低温のプロセスでの形成が可
能であるため、プラスチックなど高温に弱い基板の上にトランジスタを形成できる。（II
）有機半導体は分子構造が多様であるため、従来の無機材料で用いられてきた真空蒸着法などのドライプロセスだけでなく、スピン塗布法などのウエットプロセスでも形成可能な材料を選択できるからである。
【０００４】
上記（I）は、プラスチックの液晶ディスプレイや、プラスチックの有機エレクトロル
ミネセンスディスプレイなどの薄型・軽量・フレキシブルなシートディスプレイ、あるいは、電子ラベル、RFタグ、スマートカードなどのユビキタスデバイスなどへ適用を考える場合に魅力的な特質である。また、上記（II）のようにウエットプロセスでの形成が可能
な有機半導体を用いると、印刷などの簡便な塗布プロセスでの形成が可能になるため、現状の無機半導体デバイスに比べて煩瑣な工程が大幅に省略され、製造プロセスでの大幅な省エネ・省資源化が図れる。
【０００５】
このような有意な特徴を有する有機トランジスタの実用化を妨げている要因の一つに大気中での安定性の問題がある。すなわち、有機トランジスタを大気中に放置すると、電界効果移動度の低下、オン電流・オフ電流比の低下、オフ電流値の増大、あるいは、しきい値電圧の変動、などといった性能劣化が発生する。また、有機半導体材料によっては、大気中では最初から安定した有機トランジスタの性能を示さないものもある。
【０００６】
このような有機トランジスタの性能の劣化や不安定化は、大気中の酸素、水、浮遊物質などが、有機半導体膜表面及び膜中、有機半導体膜とソース／ドレイン電極との界面、あるいは、有機半導体膜とゲート絶縁膜界面などに混入又は吸着するために発生すると考えられる。このため、これらを大気から隔離するための保護膜が設けられる。また、液晶ディスプレイなどのアクティブ駆動素子として用いる場合にも有機トランジスタを液晶層から隔離するための保護膜が必要となる。
【０００７】
上述のごとき有機トランジスタの保護膜に求められる特性としては、（I）絶縁性、（
II）酸素や水蒸気などに対するガスバリア性、（III）耐摩耗性などの機械的強度などがある。また、これ以外にも、保護膜を形成する際に、保護膜に覆われる有機半導体層や基板を侵すことのない製膜プロセスを使用できることが必要である。
【０００８】
有機トランジスタ用の保護膜は、真空蒸着法などのドライプロセスでの形成も可能であるが、スピン塗布法・印刷法などのウエットプロセスを用いた方がより簡便・安価であり、かつ、様々な有機ポリマー材料を保護膜材料として使用できるという利点がある。また、フィルムを貼り付けたり、熱融着させたりして保護膜とすることもできる。
【０００９】
しかし、スピン塗布法・印刷法などのウエットプロセスにより保護膜を形成する場合、保護膜材料を溶解させている有機溶剤により有機半導体膜が侵されるおそれがある。また、フィルムの貼り付け・熱融着によって保護膜を形成する場合には、使用した接着剤や融着時に加える熱がやはり有機半導体膜を侵すおそれがある。このような事態を避けるために下記非特許文献１には、ポリビニルアルコールなどの水溶性ポリマーを保護膜に使用する例が記載されている。なお、保護膜として、乳化重合によるラテックスやラテックスポリマとしてメタクリル酸ポリマのエマルジョンを用いることが下記特許文献１に記載されているが、これらは、記憶媒体の記録層を保護するものである。
【非特許文献１】C.D.Sheraw et al.,Applied Physics Letters, Vol.80, pp.1088-1090 (2002)
【特許文献１】特開平４−１１９５３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
背景技術において、有機半導体の保護膜として水溶性ポリマーを用いた場合、有機半導体膜に損傷を与えにくいという長所はあるもの、それ自体湿気に弱い。このため、電界効果型トランジスタの性能の劣化や不安定化の抑制を行うためには不十分であった。
【００１１】
本発明の目的は、チャネル層が有機半導体膜である電界効果型トランジスタに、有機半導体膜を侵すことなく保護膜を形成することで、トランジスタの性能の劣化や不安定化が抑制された電界効果型トランジスタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の電界効果型トランジスタは、ゲート電極と、ソース／ドレイン電極と、チャネル層を構成する有機半導体膜と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタにおいて、前記電界効果型トランジスタを大気から保護するための保護膜がポリマーラテックス膜からなることを特徴とするものである。
【００１３】
また、本発明の電界効果型トランジスタの製造方法は、ゲート電極と、ソース／ドレイン電極と、チャネル層を構成する有機半導体膜と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とが形成されてなる電界効果型トランジスタの製造方法において、前記電界効果型トランジスタを保護する保護膜の形成に、ポリマーラテックスを使用することで、製造プロセスにおいて有機半導体膜を侵すことなく保護膜を形成することを特徴とするものである。
【００１４】
上記ポリマーラテックスとしては、アクリルラッテクスや、シリコーン変性アクリルラッテクスを用いることが好ましい。このようなポリマーラテックスは、ポリマー粒子の懸濁液であり、ポリマー粒子の粒子径は組成・製法により異なるが、通常数nm〜数百μmの範囲である。また、一般に分散媒は水であるが、場合により水に可溶の有機溶媒や分散剤としての界面活性剤が含まれる場合もある。
【発明の効果】
【００１５】
本発明のポリマーラテックスは、水分散型であるため、通常の有機ポリマーのように塗布用溶剤が有機半導体膜を侵すことはない。また、通常の水溶性樹脂に比べて分子量も大きくかつ耐水性も良好である。したがって、電界効果型トランジスタの性能の劣化や不安定化を抑制・防止するための保護膜を、有機半導体膜にダメージを与えることなく、簡便・安価に形成・製造することができる。
【００１６】
また、保護膜で有機半導体膜を被覆するため、有機半導体膜を侵すおそれのある材料・手段を保護膜を介して有機半導体膜上に積層することも可能となるので、デバイス設計及びプロセス設計の自由度の拡大も図れる。
【００１７】
さらに、簡便・安価な方法で形成された保護膜で被覆され、性能劣化が抑制・防止された本発明の電界効果型トランジスタは、電子ラベル、RFタグ、スマートカードなどの用途に適用できる。
【発明を実施するための最良の形態】
【００１８】
本発明の電界効果型トランジスタに用いられる基本的な素子構成を図１から図９に示すが、本発明はこれらの図で示される素子構成に限定されるものではない。
【実施例１】
【００１９】
図１を用いて本発明による電界効果型トランジスタの実施形態の一例を示す。この実施形態では、まず、基板１１上にゲート電極１２を形成してから、ゲート絶縁膜１３、有機半導体膜１４を順次形成し、有機半導体膜１４上にはソース電極１５とドレイン電極１６とが水平方向に間隔をおいて形成される。最後に、有機半導体膜１４、ソース電極１５及びドレイン電極１６を覆うように保護膜１７が形成される。
【００２０】
本発明に用いられる基板としては、特に限定されるものではなく、例えばシリコン、ガラス、石英、サファイア等の無機基板、アクリル、エポキシ、ポリアミド、ポリカーボネート、ポリイミド、ポリノルボルネン、ポリフェニレンオキシド、ポリエチレンナフタレンジカルボキシレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリアリレート、ポリエーテルケトン、ポリエーテルスルホン、ポリケトン、ポリフェニレンスルフィド等の有機プラスチック基板を用いることができる。また、これらの基板の表面に、酸化シリコン、窒化シリコン等の膜を設けたものを用いてもよい。
【００２１】
本発明に用いられるゲート電極としては、導電体であれば特に限定されるものではなく、例えばAl、Cu、Ti、Cr、Au、Ag、Ni、Pd、Pt、Taのような金属の他、単結晶シリコン、ポリシリコンのようなシリコン材料、ITO、酸化スズのような透明導電材料、あるいはポリアニリンやポリ（3,4-エチレンジオキシチオフェン）／ポリスチレンスルフォネートのような有機導電体等を用い、プラズマCVD法、熱蒸着法、スパッタ法、スクリーン印刷法、インクジェット法、電解重合法、無電解メッキ法、電気メッキ法、ホットスタンピング法等の公知の方法によって、例えば30〜200nm程度の膜厚で形成することができる。上記ゲート電極は単層構造としてだけでなく、例えばCr層とAu層との重ね合わせ、あるいはTi層とPt層との重ね合わせ等、複数層を重ね合わせた構造でも使用できる。また、上記ゲート電極は、フォトリソグラフ法、シャドウマスク法、マイクロプリンティング法、レーザーアブレーション法等の公知の方法を用いて、所望の形状に加工される。
【００２２】
本発明に用いられるソース／ドレイン電極としては、導電体であれば特に限定されるものではなく、例えばAl、Cu、Ti、Cr、Au、Ag、Ni、Pd、Pt、Taのような金属の他、ITO、酸化スズのような透明導電材料、ポリアニリンやポリ（3,4-エチレンジオキシチオフェン）／ポリスチレンスルフォネートのような有機導電体等を用い、プラズマCVD法、熱蒸着法、スパッタ法、スクリーン印刷法、インクジェット法、電解重合法、無電解メッキ法、電気メッキ法、ホットスタンピング法等の公知の方法によって、例えば30〜200nm程度の膜厚で形成することができる。上記ソース／ドレイン電極は単層構造としてだけでなく、例えばTi層とAu層との重ね合わせ、あるいはAu層とポリ3,4-エチレンジオキシチオフェン／ポリスチレンスルフォネート層との重ね合わせ等、複数層を重ね合わせた構造でも使用できる。また、上記ソース／ドレイン電極は、フォトリソグラフィー法、シャドウマスク法、マイクロプリンティング法、レーザーアブレーション法等、公知の方法を用いて、所望の形状に加工される。
【００２３】
上記ソース／ドレイン電極と有機半導体層との界面は、１−オクタデカンチオール、１−ヘキサデカンチオール、１−ペンタンチオール、１−オクタンチオール、１−ヘプタンチオール、１−ドデカンチオール、１−デカンチオール、１−ブタンチオール、メタンチオール、４−ニトロベンゼンチオール、４−アミノベンゼンチオール、ベンゼンチオール、４−ビフェニルチオール、p−トリフェニルチオール、３，４−ジクロロベンジルメルカプタン、１１−メルカプト−ウンデカノール、２−アミノチオフェノールのようなチオール系化合物や、ジメチルジスルフィド、ジブチルジスルフィドのようなジスルフィド系化合物で修飾されてもよい。上記界面修飾は通常ソース／ドレイン電極表面を前記化合物の溶液や蒸気に接触させて前記化合物をソース／ドレイン電極表面に吸着させることにより達成される。
【００２４】
本発明に用いられるゲート絶縁膜としては、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル等の無機絶縁膜、ポリイミド、ポリアミド、パリレン、ポリメチルメタクリレート、ポリ塩化ビニル、ポリアクリロニトリル、ポリ（パーフロロエチレン−コ−ブテニルビニルエーテル）、ポリイソブチレン、ポリ（４−メチル−１−ペンテン）、ポリ（プロピレン−コ−（１−ブテン））、ベンゾシクロブテン樹脂等の有機材料を用い、プラズマCVD法、熱蒸着法、スパッタ法、陽極酸化法、スプレー法、スピンコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等の公知の方法によって、例えば５０nm〜１μm程度の膜厚で形成することができる。
【００２５】
上記ゲート絶縁膜と有機半導体層との間の界面は、ヘプタフロロイソプロポキシプロピルメチルジクロロシラン、トルフロロプロピルメチルジクロロシラン、ヘキサメチルジシラザン、ビニルトリエトキシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、N−フェニル−γ―アミノプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、ヘプタデカフロロ−１，１，２，２−テトラハイドロデシル−１−トリメトキシシラン、オクタデシルトリクロロシラン、オクタデシルトリエトキシシラン、デシルトリクロロシラン、デシルトリエトキシシラン、フェニルトリクロロシランのようなシラン系化合物や、１−ホスホノオクタン、１−ホスホノヘキサン、１−ホスホノヘキサデカン、１−ホスホノ−３，７，１１，１５−テトラメチルヘキサデカン、１−ホスホノ―２−エチルヘキサン、１−ホスホノ−２，４，４−トリメチルペンタン、１−ホスホノ−３，５，５−トリメチルヘキサンのような亜リン酸系化合物等で修飾されてもよい。上記界面修飾は通常ゲート絶縁膜表面を前記化合物の溶液や蒸気に接触させて前記化合物をゲート絶縁膜表面に吸着させることにより達成される。
【００２６】
本発明に用いられるチャネル層を形成する有機半導体膜としては、銅フタロシアニン、ルテチウムビスフタロシアニン、アルミニウム塩化フタロシアニンのようなフタロシアニン系化合物、テトラセン、クリセン、ペンタセン、ピレン、ペリレン、コロネンのような縮合多環芳香族系化合物、ポリアニリン、ポリチエニレンビニレン、ポリ（３−ヘキシルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（９，９−ジオクチルフルオレン）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール）、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）のような共役系ポリマー等を用い、熱蒸着法、分子線エピタキシー法、スプレー法、スピンコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等の公知の方法によって、例えば、10〜300ｎｍ程度の膜厚で形成することができる。
【００２７】
本発明に用いられる保護膜としては、アクリルラテックス、スチレン-ブタジエン系共重合体ラテックス、アクリロニトリル-ブタジエン系共重合体ラテックス、メチルメタクリレート-ブタジエン系共重合体ラテックス、塩化ビニリデン-アクリロニトリル系共重合体ラテックス、塩化ビニリデン-塩化ビニル系共重合体ラテックス、ポリスチレンラテックス、ポリクロロプレンラテックス、ポリビニルピリジンラテックス、ポリイソプレンラテックス、ブチルゴムラテックス、多硫化ゴムラテックス、ポリウレタンラテックス、ポリブテンラテックス、ポリエチレンラテックス、メチルビニルエーテル-無水マレイン酸共重合体ラテックス、ポリオレフィンラテックス、ニトロセルロールとアクリレート及びメタクリレートとのラテックス等を用い、スプレー法、スピンコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法等の公知の方法によって、例えば0.01〜10μm程度の膜厚で形成することができる。これらのポリマーラテックス膜上にさらに金属膜や有機膜を積層させることもできる。この場合には、デバイス設計及びプロセス設計の自由度の拡大を図れる。
【実施例２】
【００２８】
図２を用いて本発明による電界効果型トランジスタの実施形態の一例を示す。この実施形態では、基板２１が基板とゲート電極を兼ねる。基板２１上に、ゲート絶縁膜２３と有機半導体膜２４とを順次形成し、有機半導体膜２４上にはソース電極２５とドレイン電極２６とが水平方向に間隔をおいて形成される。最後に、有機半導体膜２４、ソース電極２５及びドレイン電極２６を覆うように保護膜２７が形成される。
【実施例３】
【００２９】
図３を用いて本発明による電界効果型トランジスタの実施形態の一例を示す。この実施形態では、まず、基板３１上にゲート電極３２を形成してから、ゲート絶縁膜３３を形成し、ゲート絶縁膜３３上にはソース電極３５とドレイン電極３６とが水平方向に間隔をおいて形成される。さらに、有機半導体膜３４が形成され、最後に、有機半導体膜３４を覆うように保護膜３７が形成される。
【実施例４】
【００３０】
図４を用いて本発明による電界効果型トランジスタの実施形態の一例を示す。この実施形態では、基板４１が基板とゲート電極を兼ねる。基板４１上にゲート絶縁膜４３を形成し、ゲート絶縁膜４３上にはソース電極４５とドレイン電極４６とが水平方向に間隔をおいて形成される。さらに、有機半導体膜４４が形成され、最後に、前記有機半導体膜４４を覆うように保護膜４７が形成される。
【実施例５】
【００３１】
図５を用いて本発明による電界効果型トランジスタの実施形態の一例を示す。この実施形態では、まず、基板５１上にソース電極５５とドレイン電極５６とが水平方向に間隔をおいて形成される。基板５１、ソース電極５５及びドレイン電極５６を覆うように有機半導体膜５４とゲート絶縁膜５３とが順次形成され、ゲート絶縁膜５３上にはゲート電極５２が形成される。最後に、ゲート絶縁膜５３とゲート電極５２とを覆うように保護膜５７が形成される。
【００３２】
この実施形態において、保護膜５７は、有機半導体膜５４が直接大気と接触するのを防止するものではないが、保護膜５７を形成する製造プロセスにおいて、有機半導体膜５４が侵されない。
【実施例６】
【００３３】
図６を用いて本発明による電界効果型トランジスタの実施形態の一例を示す。この実施形態では、まず、基板６１上に有機半導体膜６４が形成され、さらに、有機半導体膜６４上にはソース電極６５とドレイン電極６６とが水平方向に間隔をおいて形成され、それらソース電極６５とドレイン電極６６との間を埋める形でゲート絶縁膜６３が形成される。ゲート絶縁膜６３上にはゲート電極６２が形成され、最後に、ソース電極６５、ドレイン電極６６、ゲート絶縁膜６３及びゲート電極６２を覆うように保護膜６７が形成される。
【実施例７】
【００３４】
図７を用いて本発明による電界効果型トランジスタの実施形態の一例を示す。この実施形態では、まず、基板７１上に、ソース電極７５、ドレイン電極７６及びゲート電極７２が形成され、ゲート電極７２だけを覆うようにゲート絶縁膜７３が形成される。次に、基板７１、ソース電極７５、ドレイン電極７６及びゲート絶縁膜７３を覆うように有機半導体膜７４が形成され、さらに、有機半導体膜７４を覆うように保護膜７７が形成される。
【実施例８】
【００３５】
図８を用いて本発明による電界効果型トランジスタの実施形態の一例を示す。この実施形態では、まず、基板８１上に第１のゲート電極８２が形成され、この第１のゲート電極８２は第１のゲート絶縁膜８３に被覆される。第１のゲート絶縁膜８３上にはソース電極８５とドレイン電極８６とが水平方向に間隔をおいて形成され、それらの上にはさらに有機半導体膜８４と第２のゲート絶縁膜８３’が順次形成される。ゲート絶縁膜８３’上には第２のゲート電極８２’が形成される。最後に、第２のゲート絶縁膜８３’と第２のゲート電極８２’を覆うように保護膜８７が形成され、ダブルゲート型の電界効果型トランジスタが構成される。
【実施例９】
【００３６】
図９を用いて本発明による電界効果型トランジスタの実施形態の一例を示す。この実施形態では、まず、基板９１上に第１のゲート電極９２が形成され、この第１のゲート電極９２は第１のゲート絶縁膜９３に被覆される。ゲート絶縁膜９３上には有機半導体膜９４が形成され、有機半導体膜９４上にはソース電極９５とドレイン電極９６とが水平方向に間隔をおいて形成される。それらの上にはさらに第２のゲート絶縁膜９３’と第２のゲート電極９２’とが順次形成され、最後に、第２のゲート絶縁膜９３’と第２のゲート電極９２’とを覆うように保護膜９７が形成され、ダブルゲート型の電界効果型トランジスタが構成される。
【実施例１０】
【００３７】
以下、本発明のさらに具体的な実施例及び比較例を記載する。ただし、これらの各例は本発明を制限するものではない。
【００３８】
ここでは、特に、図３を用いて本発明の電界効果型トランジスタの実施例を説明する。基板３１としては、ガラス基板を用い、その上にスパッタ法により厚さ100nmのクロム膜を積層後、フォトリソグラフィー法でゲート電極３２を形成した。次にCVD法により厚さ300nmの窒化シリコン膜を積層してゲート絶縁膜３３とした。このゲート絶縁膜３３上に、厚さ1nmのクロムと厚さ100nmの金が積層されてなるソース電極３５及びドレイン電極３６を蒸着法とリフトオフ法を用いて形成した。さらに真空蒸着法により厚さ50nmのペンタセン膜を積層して有機半導体膜３４とした。
【００３９】
上記の手順で同時に作製された複数の有機薄膜電界効果型トランジスタに、保護膜３７として、次のような膜をスピン塗布法により塗布したデバイスＡ〜Ｇを作製した。ここで、デバイスＡ〜Ｄは本発明の実施例であり、デバイスＥ,Ｆ,Ｇは比較例である。いずれも塗布前に塗布面にアルゴンプラズマ処理を施し、塗布面と水との接触角が50°未満になるようにした。なお、デバイスＨは保護膜を設けない比較例である。
【００４０】
〔デバイスＡ〕固形分５重量％のスチレン‐ブタジエン系ラテックス塗布液（日本ゼオン製Ｎipol ＬＸ430）をスピン塗布法により塗布した後、90℃で15分間乾燥して、膜厚が約２ミクロンのポリマーラテックス膜を形成し、保護膜３７とした。
〔デバイスＢ〕固形分５重量％のスチレン‐ブタジエン系ラテックス塗布液（日本ゼオン製Ｎipol ＬＸ470）をスピン塗布法により塗布した後、90℃で15分間乾燥して、膜厚が約２ミクロンのポリマーラテックス膜を形成し、保護膜３７とした。
〔デバイスＣ〕固形分５重量％のアクリロニトリル‐ブタジエン系ラテックス塗布液（日本ゼオン製Ｎipol 1561）をスピン塗布法により塗布した後、90℃で15分間乾燥して、膜厚が約２ミクロンのポリマーラテックス膜を形成し、保護膜３７とした。
〔デバイスＤ〕固形分５重量％のシリコーン変性アクリルラテックス塗布液（日立化成製ヒタロイドＳＷ6011）をスピン塗布法により塗布した後、90℃で15分間乾燥して、膜厚が約２ミクロンのポリマーラテックス膜を形成し、保護膜３７とした。
【００４１】
〔デバイスＥ〕固形分５重量％のポリビニルアルコール（和光純薬製平均重合度約1500）水溶液をスピン塗布法により塗布した後、90℃で15分間乾燥して、膜厚が約２ミクロンのポリマー膜を形成し、保護膜３７とした。
〔デバイスＦ〕固形分３重量％のポリエチレングリコール（和光純薬製平均分子量500000）水溶液をスピン塗布法により塗布した後、90℃で1５分間乾燥して、膜厚が約２ミクロンのポリマー膜を形成し、保護膜３７とした。
【００４２】
〔デバイスＧ〕固形分４重量％のポリスチレン（和光純薬製重合度約3000）テトラヒドロフラン溶液をスピン塗布法により塗布した後、90℃で15分間乾燥して、膜厚が約２ミクロンのポリマー膜を形成し、保護膜３７とした。
〔デバイスＨ〕保護膜なし。
【００４３】
上記デバイスＡ〜Ｈを40℃、90％RH（相対温度）の環境下に放置し、素子の電界効果移動度とオン電流／オフ電流比のそれぞれが初期値から50％低下する時間を調べたところ以下のような結果が得られた。
【００４４】
〔デバイスＡ〕電界効果移動度：３ヶ月（作製直後：0.4 cm2/Vs）、オン電流／オフ電流比：２ヶ月（作製直後：104）
〔デバイスＢ〕電界効果移動度：３ヶ月（作製直後：0.5 cm2/Vs）、オン電流／オフ電流比：３ヶ月（作製直後：104）
〔デバイスＣ〕電界効果移動度：３ヶ月（作製直後：0.4cm2/Vs）、オン電流／オフ電流比：２２ヶ月（作製直後：104）
〔デバイスＤ〕電界効果移動度：１０ヶ月（作製直後：0.5 cm2/Vs）、オン電流／オフ電流比：９ヶ月（作製直後：104）
【００４５】
〔デバイスＥ〕電界効果移動度：２週間（作製直後：0.3 cm2/Vs）、オン電流／オフ電流比：２週間（作製直後：104）
〔デバイスＦ〕電界効果移動度：１週間（作製直後：0.2 cm2/Vs）、オン電流／オフ電流比：1週間（作製直後：104）
【００４６】
〔デバイスＧ〕保護膜塗布直後から作動せず。
〔デイバスＨ〕電界効果移動度：３日間（作製直後：0.5 cm2/Vs）、オン電流／オフ電流比：３日間（作製直後：104）
【００４７】
以上の結果から、有機薄膜電界効果型トランジスタの保護膜の材料としてポリマーラテックス膜を用いたデバイスＡ〜Ｄにおいては、トランジスタの性能の劣化抑制に効果がある。特に、デバイスＤで用いたシリコーン変性アクリルラテックスの場合に、大きな効果があることがわかる。
【００４８】
これらのデバイスＡ〜Ｆは、電界効果移動度とオン電流／オフ電流比のそれぞれが初期値から50％低下した後は、これらの値が安定し、以後継続して安定した性能が得られることがわかった。
【図面の簡単な説明】
【００４９】
【図１】本発明に係る電界効果型トランジスタの実施例１の概略断面図
【図２】本発明に係る電界効果型トランジスタの実施例２の概略断面図
【図３】本発明に係る電界効果型トランジスタの実施例３の概略断面図
【図４】本発明に係る電界効果型トランジスタの実施例４の概略断面図
【図５】本発明に係る電界効果型トランジスタの実施例５の概略断面図
【図６】本発明に係る電界効果型トランジスタの実施例６の概略断面図
【図７】本発明に係る電界効果型トランジスタの実施例７の概略断面図
【図８】本発明に係る電界効果型トランジスタの実施例８の概略断面図
【図９】本発明に係る電界効果型トランジスタの実施例９の概略断面図
【符号の説明】
【００５０】
１１、２１，３１、４１、５１、６１、７１、８１、９１…基板
１２、２１、３２、４１、５２、６２、７２、８２，８２’、９２、９２’…ゲート電極
１３、２３、３３、４３、５３、６３、７３、８３、８３’、９３、９３’…ゲート絶縁膜
１４、２４、３４、４４、５４、６４、７４、８４、９４…有機半導体膜
１５、２５、３５、４５、５５、６５、７５、８５、９５…ソース電極
１６、２６、３６、４６、５６、６６、７６、８６、９６…ドレイン電極
１７、２７、３７、４７、５７、６７、７７、８７、９７…保護膜
【図１】
2005223107.tif 000003
【図２】
2005223107.tif 000004
【図３】
2005223107.tif 000005
【図４】
2005223107.tif 000006
【図５】
2005223107.tif 000007
【図６】
2005223107.tif 000008
【図７】
2005223107.tif 000009
【図８】
2005223107.tif 000010
【図９】
2005223107.tif 000011