(57)【要約】    【課題】高周波用の多入力多出力スイッチマトリックスを構成する際、従来は入力側および出力側にそれぞれ１入力ｎ出力およびｎ入力１出力スイッチを配置しているため、スイッチ間インタコネクション用伝送線路数がｎ２本も必要となり、しかも各伝送線路毎の損失のばらつきが大きかった。このため、少伝送線路数、損失のばらつきの少ないスイッチマトリックスの実現が課題となっていた。    【解決手段】従来出力側に配置されていたｎ入力１出力スイッチを省略し、１入力ｎ出力スイッチの出力側を対向させる配置とし、かつ対向する出力側端子をそれぞれ２本の直列接続した伝送線路で結合し、この接続点から出力を取り出す構成とした。これにより、スイッチ間の伝送線路の数を低減し、長さも短くかつ等しくすることが出来るため、スイッチ切り換えによる損失変動も抑えることが出来る。【選択図】図１
2005236525.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の１入力２出力スイッチと第１および第２の入力端子と第１および第２の出力端子と４個の第１の接続経路を備え、
前記第１の入力端子は前記第１の１入力２出力スイッチの入力に接続され、
前記第２の入力端子は前記第２の１入力２出力スイッチの入力に接続され、
前記４個の第１の接続経路のうちの２個の接続経路は、第１の２入力１出力の合成手段を形成し、
前記第１の２入力１出力の合成手段の出力が前記第１の出力端子に接続され、
前記４個の第１の接続経路の残りの２個の接続経路は、第２の２入力１出力の合成手段を形成し、
前記第２の２入力１出力の合成手段の出力が前記第２の出力端子に接続され、
前記第１の１入力２出力スイッチの２つの出力の一方は、前記第１の２入力１出力の合成手段の２つの入力の一方に接続され、他の一方は前記第２の２入力１出力の合成手段の２つの入力の一方に接続され、
前記第２の１入力２出力スイッチの２つの出力の一方は、前記第１の２入力１出力の合成手段の２つの入力の他の一方に接続され、上記２つの出力のうち他の一方は前記第２の２入力１出力の合成手段の２つの入力の他の一方に接続され、
前記第１の接続経路の長さが所望の動作周波数における伝送線路内波長の１／３６以下であることを特徴とするスイッチマトリックス。
【請求項２】
請求項１に記載のスイッチマトリックスにおいて、前記４個の第１の接続経路のうちの２個の接続経路は、第１の１入力２出力の分配手段を形成し、前記４個の第１の接続経路の残りの２個の接続経路は、第２の１入力２出力の分配手段を形成し、
前記第１および第２の２入力１出力の合成手段の代わりにそれぞれ前記第１および第２の１入力２出力の分配手段を用い、
前記第１および第２の１入力２出力スイッチの代わりにそれぞれ第１および第２の２入力１出力スイッチを用い、
前記第１の１入力２出力の分配手段の入力が前記第１の入力端子に接続され、
前記第２の１入力２出力の分配手段の入力が前記第２の入力手段に接続され、
前記第１の２入力１出力スイッチの２つの入力の一方は、前記第１の１入力２出力の分配手段の２つの出力の一方に接続され、他の一方は前記第２の１入力２出力の分配手段の２つの出力の一方に接続され、
前記第２の２入力１出力スイッチの２つの入力の一方は、前記第１の１入力２出力の分配手段の２つの出力の他の一方に接続され、前記２つの入力のうち他の一方は前記第２の１入力２出力の分配手段の２つの出力の他の一方に接続されたことを特徴とするスイッチマトリックス。
【請求項３】
請求項１または請求項２記載のスイッチマトリックスにおいて、
前記４個の第１の接続経路は、２個の第２の接続経路と２個の第３の接続経路を形成し、
前記第１と第２の１入力２出力スイッチの出力または第１と第２の２入力１出力スイッチの入力を所定の間隔で向かい合わせに配置し、
前記２個の第２の接続経路で前記第１と第２の１入力２出力スイッチの出力同士または前記第１と第２の２入力１出力スイッチの入力同士をそれぞれ接続し、
前記２個の第３の接続経路は、一端が第１および第２の出力端子または第１および第２の入力端子にそれぞれ接続され、他端が前記２個の第２の接続経路にそれぞれ接続され、
前記第３の接続経路の一方は、当該接続経路が接続されていない第２の接続経路と交差してなることを特徴とするスイッチマトリックス。
【請求項４】
請求項１乃至請求項３の何れかに記載のスイッチマトリックスにおいて、
前記１入力２出力スイッチまたは２入力１出力スイッチはソース／ドレイン間をゲート電圧によりオン、オフする少なくとも２個以上のＦＥＴを用いて構成したことを特徴とするスイッチマトリックス。
【請求項５】
ｎ個の１入力ｎ出力スイッチ（ｎは４以上の偶数）とｎ２／２個の第４の接続経路とｎ個の第５の接続経路とｎ個の入力端子とｎ個の出力端子を備え、
前記ｎ個の１入力ｎ出力スイッチをｎ／２個づつ２グループに分割し、これら２グループの１入力ｎ出力スイッチの出力側を所定の間隔で向い合せに配置し、それぞれｎ／２個のスイッチペアを形成し、
前記ｎ個の入力端子は、前記ｎ個の１入力ｎ出力スイッチの入力にそれぞれ接続され、
前記出力側が向い合せに配置されたｎ／２個のスイッチペアの出力同士を前記ｎ２／２個の第４の接続経路でそれぞれ接続し、
前記ｎ個の第５の接続経路の一端が前記ｎ個の出力端子にそれぞれ接続され、他端を前記ｎ２／２個の第４の接続経路のうち、前記ｎ／２個の各スイッチペアに対する各接続経路から１箇所づつ接続したことを特徴とするスイッチマトリックス。
【請求項６】
請求項５に記載のスイッチマトリックスにおいて、
ｎ個の前記１入力ｎ出力スイッチの代わりにｎ個のｎ入力１出力スイッチを用い、
前記分割された２グループのｎ入力１出力スイッチの入力側を所定の間隔で向い合わせに配置してｎ／２個のスイッチペアを形成し、
前記入力側が向かい合わせに配置されたｎ／２個のスイッチペアの入力同士を前記ｎ２／２個の第４の接続経路でそれぞれ接続し、
前記ｎ個の出力端子は、前記ｎ個のｎ入力１出力スイッチの出力にそれぞれ接続され、
前記ｎ個の第５の接続経路の１端が前記ｎ個の入力端子にそれぞれ接続され、他端を前記ｎ２／２個の第４の接続経路のうち、前記ｎ／２の各スイッチペアに対する各接続経路から１箇所づつ接続したことを特徴とするスイッチマトリックス。
【請求項７】
請求項５または請求項６に記載のスイッチマトリックスにおいて、
前記１入力ｎ出力スイッチまたはｎ入力１出力スイッチはソース／ドレイン間をゲート電圧によりオンオフする少なくともｎ個以上のＦＥＴを用いて構成したことを特徴とするスイッチマトリックス。
【請求項８】
請求項１乃至請求項７の何れかに記載のスイッチマトリックスにおいて、
前記各スイッチ、接続経路および入力端子および出力端子を同一半導体基板上に形成したことを特徴とするスイッチマトリックス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を任意の出力に切り替えて出力する多入力多出力スイッチマトリックスに関し、概ね数ＧＨｚまたは数Ｇｂｉｔ／ｓ程度以上の信号を切り替え可能な高周波スイッチに関わる。
【背景技術】
【０００２】
図８、図９は下記特許文献１および非特許文献１で開示されている従来のスイッチマトリックスの回路構成を示す図である。図８は入力端子数および出力端子数が共に２の場合の２×２スイッチを、図９は入力端子数および出力端子数が共に４の場合の４×４スイッチを示している。これらのスイッチは入力端子および出力端子毎に１入力２出力／２入力１出力あるいは１入力４出力／４入力１出力のスイッチを備え、これらのスイッチ出力端子間を４本または１６本のインタコネクション用伝送線路で接続することにより構成している。
【０００３】
このスイッチマトリックスの動作を図８の２×２スイッチを参照して説明する。第１の入力端子１１から入力される信号は、第１の入力用伝送線路１０１を介して第１の１入力２出力スイッチ３１に入力される。この第１の１入力２出力スイッチ３１において第１のインタコネクション用伝送線路７１１または第２のインタコネクション伝送線路８１のどちらに信号を出力するかを選択する。
【０００４】
第１のインタコネクション用伝送線路７１１への経路が選択された場合には、第１の２入力１出力スイッチ４１は第１のインタコネクション用伝送線路７１１からの経路を選択し、第１の出力用伝送線路１０9を介して第１の出力端子２１に信号を出力する。また、第２のインタコネクション用伝送線路８１への経路が選択された場合には、第２の２入力１出力スイッチ４２は第２のインタコネクション用伝送線路８１からの経路を選択し、第２の出力用伝送線路１０10を介して第２の出力端子２２に信号を出力する。
【０００５】
一方、第２の入力端子１２から入力される信号は、第２の入力用伝送線路１０２を介して第２の１入力２出力スイッチ３２に入力される。ここで第２の１入力２出力スイッチ３２において、第１のインタコネクション用伝送線路７１２または第２のインタコネクション用伝送線路８２のどちらに信号を出力するかを選択する。第１のインタコネクション用伝送線路７１２への経路が選択された場合には、第２の２入力１出力スイッチ４２は第１のインタコネクション用伝送線路７１２からの経路を選択し、第２の出力用伝送線路１０10を介して第２の出力端子２２に信号を出力する。また、第２のインタコネクション用伝送線路８２への経路が選択された場合には、第１の２入力１出力スイッチ４１は第２のインタコネクション用伝送線路８２からの経路を選択し、第１の出力用伝送線路１０９を介して第１の出力端子２１に信号を出力する。
【０００６】
ここで、第１および第２の１入力２出力スイッチ３１、３２と第１および第２の２入力１出力スイッチ４１、４２のスイッチング切替動作は、制御端子６からの制御信号をそれぞれ制御線５１〜４および５５〜８を介して入力することにより実現する。  
また、入力端子数および出力端子数が共に３以上の場合のスイッチマトリックスの動作も上記と同様である。図９は入力端子数および出力端子数が共に４の場合を示しており、第１〜第４の入力端子１１〜１４、第１〜第４の入力用伝送線路１０１〜１０４、第１〜第４の１入力４出力スイッチ１１１〜１１４、第１〜第１６のインタコネクション用伝送線路７７１〜７７１６、第１〜第４の４入力１出力スイッチ１２１〜１２４、第１〜第４の出力用伝送線路１０５〜１０８、第１〜第４の出力端子２１〜２４で構成される。なお、制御線および制御端子は図示していない。  
これらの従来構成のスイッチマトリックスには以下の問題点がある。
【０００７】
まず第１に、挿入損失の低減／高アイソレーション化と回路の小型化の両立が困難であるという問題点である。これはインタコネクション用伝送線路には有限の長さが必要であり、この有限の長さに伴う挿入損失の増加が少なからず存在することに起因する。伝送線路を例えばコプレーナ線路で構成すると、挿入損失を低減するには、中心導体幅および中心導体とグランド導体間のギャップを広げる必要がある。これはコプレーナ線路の特性インピーダンスが中心導体幅とギャップ間隔の比でほぼ一意的に決まってしまうためである。
【０００８】
一方、スイッチマトリックスには、各経路間の高アイソレーション特性も要求される。ここで、コプレーナ線路間のアイソレーションは、線路間グランド幅を広げる程、大きくなる。従って、低損失かつ高アイソレーションな特性を実現するためには、中心導体幅およびグランド幅の両方を広くすることが必要になり、高密度に伝送線路を配置するスイッチマトリックスにおいては、結果的に各接続経路が長くなることが避けられず、中心導体幅を広げることによる挿入損失の低減効果が少なからず相殺されてしまう。
【０００９】
これは、回路の大型化も意味し、特に半導体基板にスイッチマトリックスを集積しようとした場合には、この回路の大型化はコスト増を招くという問題点も生じる。入力端子数および出力端子数を共にｎとすると、接続経路数はｎの２乗必要となることから、これらの問題はスイッチの規模が大きくなればなる程顕著になる。図９に示した４×４以上の規模のスイッチマトリックスではこれは非常に大きな問題である。
【００１０】
第２に、各経路間の挿入損失を揃えることが困難であるという問題点である。図８に示した２×２スイッチにおいては、第１のインタコネクション用伝送線路７１１、７１２より第２のインタコネクション用伝送線路８１、８２の方が長い。したがって第２のインタコネクション用伝送線路を使用する経路の方が挿入損失が大きくなってしまう。これを回避するためには、第１のインタコネクション用伝送線路を長くするしかなく、結果として挿入損失の大きい経路に特性を揃えるしかないということになる。
【００１１】
さらに４×４スイッチでは、この問題は顕著になる。つまり、互いに対向するスイッチ同士を最短で接続する伝送線路（図９で７７１、７７６、７７１１、７７１６）と最も長い伝送線路（図９で７７４、７７１３）とでは約１．９倍も長さが異なる。１６本の伝送線路の長さを揃えるためには、例えば図９において最も長い伝送線路（７７４、７７１３）以外の１４本全ての伝送線路をこの長い線路に合わせて長くする必要があり、さらなる回路の大型化を招くばかりでなく、２×２スイッチと同様に結果として挿入損失の大きい経路に特性を揃えるしかないということになってしまう。これは、スイッチの規模が大きくなればなる程問題となる。
【００１２】
第３に入力端子数および出力端子数が増大すればするほど、接続経路同士の交差数が多くなり、アイソレーション特性が劣化してしまうという問題点である。２×２スイッチでは図８に示した第２のインタコネクション用伝送線路８１、８２の配線交差部９の１つだけであるが、図９に示した４×４スイッチマトリックスでは、実に３６個もの配線交差部（９１〜９３６）が存在することになる。このようにスイッチが大親模化すればする程、配線交差数が増大し、アイソレーション特性の劣化を招いてしまうことになる。
【００１３】
第４にスイッチ制御線の増加によるアイソレーション特性の劣化を招いてしまうということである。図８に示した２×２スイッチの場合においても、例えば、各スイッチに２本づつの制御線が必要な場合、合計８本もの制御線（５１〜５８）が必要であり、これらは入力用伝送線路１０２および出力用伝送線路１０10と交差せざるを得ず、この交差によりアイソレーション特性が劣化する。この劣化は前記のように入力、出力の両方にスイッチが必要な構成でより顕著になり、スイッチ規模が大きくなればなる程、問題となる。
【００１４】
第５に、スイッチをｃｏｌｄＦＥＴで構成した場合、所要ゲート幅が２倍のサイズのＦＥＴが必要とされ、これに伴い回路が大型化してしまうということである。ｃｏｌｄＦＥＴとはＦＥＴのソース／ドレインを等電位にし、ゲート電圧を制御することにより通過（ＯＮ）と遮断（ＯＦＦ）の切替を行うスイッチであるが、このＯＮ時の損失はＦＥＴのｏｎ抵抗で決定される。図８、図９に示した従来例のように入出力の両方にスイッチを配置する構成では、入出力両方のスイッチのｏｎ抵抗値が効いてくることになる。したがって各スイッチに許容されるｏｎ抵抗値は、挿入損失から決定される所要値の１／２となる。このｏｎ抵抗はＦＥＴのゲート幅に反比例するため、２倍のゲート幅のＦＥＴが必要となり、回路の大型化を招いてしまう。また、この２倍のゲート幅のＦＥＴは２倍のｏｆｆ容量を持つため反射損失の劣化を招く問題もある。
【００１５】
以上の従来技術の問題点は、入力、出力の両方にそれぞれｎ個の１入力ｎ出力／ｎ入力１出力スイッチを配置していることに根本の原因があり、これらの間を接続するインタコネクション用伝送線路数がｎ２本も必要となることに起因する。
【００１６】
【特許文献１】特開平８−２１３４７２号公報
【非特許文献１】H.J. Schindleret al. IEEE Trans. Microwave Theory and Techniques Vol.36、 No.12 December (1988) p.1604
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明の目的は上記従来の問題点を解決し、各経路間の損失のバラツキが少なく、低損失／高アイソレーションで大規模化が容易なスイッチマトリックスを提供することにある。
【課題を解決するための手段】
【００１８】
上記目的を達成するため、請求項１のスイッチマトリックスは、第１および第２の１入力２出力スイッチと第１および第２の入力端子と第１および第２の出力端子と４個の第１の接続経路を備え、前記第１の入力端子は前記第１の１入力２出力スイッチの入力に接続され、前記第２の入力端子は前記第２の１入力２出力スイッチの入力に接続され、前記４個の第１の接続経路のうちの２個の接続経路は、第１の２入力１出力の合成手段を形成し、前記第１の２入力１出力の合成手段の出力が前記第１の出力端子に接続され、前記４個の第１の接続経路の残りの２個の接続経路は、第２の２入力１出力の合成手段を形成し、前記第２の２入力１出力の合成手段の出力が前記第２の出力端子に接続され、前記第１の１入力２出力スイッチの２つの出力の一方は、前記第１の２入力１出力の合成手段の２つの入力の一方に接続され、他の一方は前記第２の２入力１出力の合成手段の２つの入力の一方に接続され、前記第２の１入力２出力スイッチの２つの出力の一方は、前記第１の２入力１出力の合成手段の２つの入力の他の一方に接続され、上記２つの出力のうち他の一方は前記第２の２入力１出力の合成手段の２つの入力の他の一方に接続され、前記第１の接続経路の長さが所望の動作周波数における伝送線路内波長の１／３６であるように構成した。
【００１９】
請求項２記載のスイッチマトリックスは、請求項１に記載のスイッチマトリックスにおいて、前記４個の第１の接続経路のうちの２個の接続経路は、第１の１入力２出力の分配手段を形成し、前記４個の第１の接続経路の残りの２個の接続経路は、第２の１入力２出力の分配手段を形成し、前記第１および第２の２入力１出力の合成手段の代わりにそれぞれ前記第１および第２の１入力２出力の分配手段を用い、前記第１および第２の１入力２出力スイッチの代わりにそれぞれ第１および第２の２入力１出力スイッチを用い、前記第１の１入力２出力の分配手段の入力が前記第１の入力端子に接続され、前記第２の１入力２出力の分配手段の入力が前記第２の入力手段に接続され、前記第１の２入力１出力スイッチの２つの入力の一方は、前記第１の１入力２出力の分配手段の２つの出力の一方に接続され、他の一方は前記第２の１入力２出力の分配手段の２つの出力の一方に接続され、前記第２の２入力１出力スイッチの２つの入力の一方は、前記第１の１入力２出力の分配手段の２つの出力の他の一方に接続され、前記２つの入力のうち他の一方は前記第２の１入力２出力の分配手段の２つの出力の他の一方に接続された構成とした。
【００２０】
請求項３記載のスイッチマトリックスは、請求項１または請求項２記載のスイッチマトリックスにおいて、前記４個の第１の接続経路は、２個の第２の接続経路と２個の第３の接続経路を形成し、前記第１と第２の１入力２出力スイッチの出力または第１と第２の２入力１出力スイッチの入力を所定の間隔で向かい合わせに配置し、前記２個の第２の接続経路で前記第１と第２の１入力２出力スイッチの出力同士または前記第１と第２の２入力１出力スイッチの入力同士をそれぞれ接続し、前記２個の第３の接続経路は、一端が第１および第２の出力端子または第１および第２の入力端子にそれぞれ接続され、他端が前記２個の第２の接続経路にそれぞれ接続され、前記第３の接続経路の一方は、当該接続経路が接続されていない第２の接続経路と交差してなるように構成した。
【００２１】
請求項４記載のスイッチマトリックスは、請求項１乃至請求項３の何れかに記載のスイッチマトリックスにおいて、前記１入力２出力スイッチまたは２入力１出力スイッチはソース／ドレイン間をゲート電圧によりオン、オフする少なくとも２個以上のＦＥＴを用いて構成した。
【００２２】
請求項５記載のスイッチマトリックスは、ｎ個の１入力ｎ出力スイッチ（ｎは４以上の偶数）とｎ２／２個の第４の接続経路とｎ個の第５の接続経路とｎ個の入力端子とｎ個の出力端子を備え、前記ｎ個の１入力ｎ出力スイッチをｎ／２個づつ２グループに分割し、これら２グループの１入力ｎ出力スイッチの出力側を所定の間隔で向い合せに配置し、それぞれｎ／２個のスイッチペアを形成し、前記ｎ個の入力端子は、前記ｎ個の１入力ｎ出力スイッチの入力にそれぞれ接続され、前記出力側が向い合せに配置されたｎ／２個のスイッチペアの出力同士を前記ｎ２／２個の第４の接続経路でそれぞれ接続し、前記ｎ個の第５の接続経路の一端が前記ｎ個の出力端子にそれぞれ接続され、他端を前記ｎ２／２個の第４の接続経路のうち、前記ｎ／２個の各スイッチペアに対する各接続経路から１箇所づつ接続して構成した。
【００２３】
請求項６記載のスイッチマトリックスは、請求項５に記載のスイッチマトリックスにおいて、ｎ個の前記１入力ｎ出力スイッチの代わりにｎ個のｎ入力１出力スイッチを用い、前記分割された２グループのｎ入力１出力スイッチの入力側を所定の間隔で向い合わせに配置してｎ／２個のスイッチペアを形成し、前記入力側が向かい合わせに配置されたｎ／２個のスイッチペアの入力同士を前記ｎ２／２個の第４の接続経路でそれぞれ接続し、前記ｎ個の出力端子は、前記ｎ個のｎ入力１出力スイッチの出力にそれぞれ接続され、前記ｎ個の第５の接続経路の１端が前記ｎ個の入力端子にそれぞれ接続され、他端を前記ｎ２／２個の第４の接続経路のうち、前記ｎ／２の各スイッチペアに対する各接続経路から１箇所づつ接続して構成した。
【００２４】
請求項７記載のスイッチマトリックスは、請求項５または請求項６に記載のスイッチマトリックスにおいて、前記１入力ｎ出力スイッチまたはｎ入力１出力スイッチはソース／ドレイン間をゲート電圧によりオンオフする少なくともｎ個以上のＦＥＴを用いて構成した。
【００２５】
請求項８記載のスイッチマトリックスは、請求項１乃至請求項７の何れかに記載のスイッチマトリックスにおいて、前記各スイッチ、接続経路および入力端子および出力端子を同一半導体基板上に形成した。
【発明の効果】
【００２６】
本発明に係わるスイッチマトリックスは、入出力どちらか一方にスイッチを備え、互いに所定の間隔で出力側を対向して配置したスイッチペアを並列に並べ、この所定の間隔にインタコネクション用伝送線路を配置したことを最も主要な特長とする。
【００２７】
このため、入力および出力の両方にスイッチを備える従来技術と比較して、
１）所要スイッチ数の半減、
２）所要スイッチ制御線の半減、
３）インタコネクション用伝送線路数の削減、およびインタコネクション用伝送線路長の短縮、
４）インタコネクション用回路サイズの削減、
５）インタコネクション用伝送線路の交差部の削減、
６）所要ゲート幅の半減（ｃｏｌｄＦＥＴスイッチを適用する場合）、
が可能になり、スイッチマトリックスの低損失化、挿入損失の経路依存性の低減、高アイソレーション化、小型化、入出力数の増大（大規模化）、広帯域化および経済化を達成することができる。
【００２８】
従って、無線通信システム用ＲＦスイッチや１Ｇｂｉｔ/ｓまたは１０Ｇｂｉｔ/ｓイーサネット(登録商標)用スイッチあるいはルータの小型高性能化に寄与するところが大である。
【発明を実施するための最良の形態】
【００２９】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係わるスイッチマトリックスを示す図である。本スイッチマトリックスは、第１および第２の入力端子１１、１２、第１および第２の入力用伝送線路１０１、１０２、第１および第２の１入力２出力スイッチ３１、３２、第１のインタコネクション用伝送線路７１１、７１２、第２のインタコネクション用伝送線路８１、８２、第１および第２の出力用伝送線路１０９、１０１０、および第１および第２の出力端子２１、２２とで構成されている。図１において、第２のインタコネクション用伝送線路８１と８２とはオーバレイ構造にして配線交差部９で交差している。図８に示した従来例との相違は、出力側に２入力１出力スイッチを配置せず、入力側のみに１入力２出力スイッチを配置し、所要のスイッチ数を半減したこと、およびインタコネクション用伝送線路をより短くし、かつ互いに等しい長さとなるように配置したことである。
【００３０】
この第１の実施の形態におけるスイッチマトリックス動作は以下の通りである。第１の入力端子１１から入力される信号は、第１の入力用伝送線路１０１を介して第１の１入力２出力スイッチ３１に入力され、第１の出力端子２１への接続経路である第１のインタコネクション用伝送線路７１１か、または第２の出力端子２２への接続経路である第２のインタコネクション用伝送線路８１に出力される。
【００３１】
一方、第２の入力端子１２から入力される信号は、第２の入力用伝送線路１０２を介して第２の１入力２出力スイッチ３２に入力され、第１の出力端子２１への接続経路である第２のインタコネクション用伝送線路８２か、または第２の出力端子２２への接続経路である第２のインタコネクション用伝送線路７１２に出力される。すなわち、インタコネクション用伝送線路７１１と８２、および７１２と８１はそれぞれ２入力１出力の合成手段を構成していることになる。
【００３２】
ここで、２×２スイッチマトリックスの動作を考えた場合、（入力端子１１から出力端子２１への接続；入力端子１２から出力端子２２への接続）または、（入力端子１１から出力端子２２への接続；入力端子１２から出力端子２１への接続）の２通りの状態をとることになる。前者の場合、第２のインタコネクション用伝送線路８１、８２のスイッチ接続端が開放（オープン）状態に、後者の場合、第１のインタコネクション用伝送線路７１１、７１２のスイッチ接続端が開放（オープン）状態になり、これらのインタコネクション用伝送線路の長さが動作周波数帯の波長に比べて無視できない長さである場合、オープンスタブとしてスイッチ特性の劣化を招いてしまう。
【００３３】
この様子をシミュレーションしたのが図２である。横軸にインタコネクション用伝送線路長（伝送線路内における１波長に対する割合）、縦軸にインタコネクション用伝送線路長がゼロの時を基準にした挿入損失の劣化量と、反射損失およびアイソレーションをプロットしている。この図を見ると、インタコネクション用伝送線路が長くなればなる程、オープンスタブの影響が徐々に現われ、挿入損失が増大し、反射損失が減少することがわかる。一方、アイソレーションは反射損失の減少の裏返しで改善される。例えば、インタコネクション用伝送線路長を伝送線路内波長の１／３６以下にした場合、反射損失の劣化を３．５ｄＢ、挿入損失の劣化を０．１２ｄＢ以下に抑えることができる。これは１０数ＧＨｚ以下の周波数範囲において、ＧａＡｓ等の半導体基板上にインタコネクション用伝送線路として容易に実現できるものである。
【００３４】
ここで、図１の実施の形態のインタコネクション用伝送線路の長さは、従来例と比較して短く、かつ相互に長さが等しくなっていることがわかる。従って前記従来例と比較して挿入損失を低減できると共に経路毎の挿入損失を揃えることが可能になる。さらにスイッチを例えばｃｏｌｄＦＥＴで構成した場合、図８に示した従来例の入出力の両方にスイッチを配置する構成と比較して、所要のゲート幅を半減することができ、上述したインタコネクション用伝送線路長の短縮と併せて回路面積の大幅な縮小が可能になる。  
さらに、所要スイッチ数を半減できたことに伴い、制御線の数も半減でき、信号線である伝送線路との交差も回避できるため、これに起因するアイソレーション特性の劣化を避けることができる。  
なお、入力端子と出力端子とを入替え、かつ１入力２出力スイッチを２入力１出力スイッチに置き換え、かつ、前記の４個の接続経路のうち２個の接続経路で構成されている２入力１出力の合成手段を１入力２出力分配手段とし、残りの２個の接続経路でもう一方の１入力２出力分配手段として構成しても構わない。
【００３５】
［第２の実施の形態］
図３は、本発明の第２の実施の形態に係わるスイッチマトリックスを示す図である。本スイッチマトリックスは、第１および第２の入力端子１１、１２、第１および第２の入力用伝送線路１０１、１０２、第１および第２の１入力２出力スイッチ３１、３２、インタコネクション用伝送線路７１、７２、７３、７４、第１および第２の出力用伝送線路１０９、１０１０、１０１０’、および第１と第２の出力端子２１、２２とで構成されている。
【００３６】
本スイッチマトリックスの実施の形態を第１の実施の形態との相違を中心に説明する。第１の実施の形態との最も主要な相違は、１入力２出力スイッチの出力側を互いに向い合せにして配置したことである。
【００３７】
本実施の形態のスイッチマトリックスは、第１および第２の１入力２出力スイッチ３１、３２の出力側を所定の間隔で互いに向い合せにして配置し、出力同士をインタコネクション用伝送線路７１および７２と、インタコネクション用伝送線路７３および７４とでそれぞれ最短に直結したことを最も主要な特徴とする。また、出力端子２１、２２への接続は、それぞれ出力用伝送線路１０９をインタコネクション用伝送線路７１、７２の間に、出力用伝送線路１０１０’をインタコネクション用伝送線路７３、７４の間にそれぞれ接続することにより実現している。
【００３８】
ここで、出力用伝送線路１０１０’を含むインタコネクション用伝送線路は、２つの１入力２出力スイッチの間に極めてコンパクトに配置しているため、その接続長を第１の実施の形態と比較して短くすることができる。例えば線幅１０μｍ程度のコプレーナ線路を使用した場合、わずか１００μｍ角以下程度の領域にレイアウト可能である。従って、ＯＦＦ経路のオープンスタブの影響を緩和できると共に挿入損失を低減できるため、より一層の高周波動作が達成される。なお、出力用伝送線路１０１０’の存在により、経路間の挿入損失にバラツキが生じるが、１０１０’の長さを５０μｍ程度以下にできるためほとんど問題とならない。
【００３９】
図４は本実施の形態の変形例を示す図である。図４に示した実施の形態においては入力用伝送線路１０１および１０２を延伸し、入力端子１１および１２を一辺に集めることを可能にしている。ここで、この入力用伝送線路１０１および１０２の線幅をインタコネクション用伝送線路７１〜７４と比較して大幅に広く出来ることを利用し、低損失に伝送線路を引き回すことが可能になっている。したがって、入力および出力を対向から取出すように実装する必要がある場合などに、極めて有効な手段を提供することが出来る。
【００４０】
なお、前記と同様に、入力端子と出力端子とを入替え、かつ１入力２出力スイッチを２入力１出力スイッチに置き換えても構わない。
【００４１】
［第３の実施の形態］
図５は本発明の第３の実施の形態に係わるスイッチマトリックスを示す図である。本マトリックススイッチは、第１〜第４の入力端子１１〜１４、第１〜第４の入力用伝送線路１０１〜１０４、第１〜第４の１入力４出力スイッチ１１１〜１１４、第１〜第１６の第１のインタコネクション用伝送線路７１〜７１６、第１〜第６の第２のインタコネクション用伝送線路８１〜８６、第１〜第４の出力用伝送線路１０５〜１０８、および第１〜第４の出力端子２１〜２４とで構成され、４入力４出力（４×４）スイッチマトリックスとして動作する。
【００４２】
本実施の形態と図９に示した従来例との最も主要な相違点は、入力部のみに１入力４出力スイッチを配し、かつその出力を互いに対向させて配置したことである。これにより、所要スイッチ数の半減、インタコネクション用伝送線路数の削減、インタコネクション用伝送線路長の短縮および配線交差部の削減が可能になり、スイッチマトリックスの低損失化、挿入損失の経路依存性の低減、高アイソレーション化および小型化が可能になる。また、スイッチにｃｏｌｄＦＥＴを使用する場合には、所要ゲート幅を半減できるため、より一層の回路の小型化に効果がある。
【００４３】
本実施の形態によるスイッチマトリックスは、互いにその出力側を向い合せにして配置した１入力４出力スイッチペア（１１１、１１４）および（１１２、１１３）の出力同士を第１のインタコネクション用伝送線路８組（７１および７２）、（７３および７４）、（７５および７６）、（７７および７８）、（７９および７１０）、（７１１および７１２）、（７１３および７１４）、（７１５および７１６）で最短に接続している。
【００４４】
出力端子２１への接続は、第１のインタコネクション用伝送線路７１、７２間と７９、７１０間を接続する第２のインタコネクション用伝送線路８１に出力用伝送線路１０５を接続することにより実現する。出力端子２２への接続は、第１のインタコネクション用伝送線路７３、７４間と７１１、７１２間を接続する第２のインタコネクション用伝送線路８２に接続された伝送線路８５を介して出力用伝送線路１０６を接続することにより実現する。出力端子２３への接続は、第１のインタコネクション用伝送線路７５、７６間と７１３、７１４間を接続する第２のインタコネクション用伝送線路８３に接続された伝送線路８６を介して出力用伝送線路１０７を接続することにより実現する。出力端子２４への接続は、第１のインタコネクション用伝送線路７７、７８間と７１５、７１６間を接続する第２のインタコネクション用伝送線路８４に出力用伝送線路１０８を接続することにより実現する。
【００４５】
ここで、インタコネクション用伝送線路の数は従来例の１６本から１２本に減少しており、また配線交差部９の数も図９に示した従来の３６から図５に示すように１４（９１〜９１４）と半分以下に激減していることがわかる。さらに図示はしていないが、スイッチの制御線の数も半減でき、これらの制御線と信号線との交差数も半減できる。以上の２つの効果により、スイッチのアイソレーション特性を従来例より大幅に向上することが可能になる。
【００４６】
さらに、第１および第２のインタコネクション用伝送線路は、２つの１入力４出力スイッチペアの間にコンパクトに配置しているため、接続長を図９に示した従来の実施の形態と比較して大幅に短くすることができる。図５と図９は伝送線路を同一の線幅、線路間隔で図示しており、そのまま直接長さやサイズを比較できるようなっているが、最長経路同士のインタコネクション用伝送線路長を比較した場合、約１／４に短くすることができることがわかる。インタコネクション部の回路サイズも１／１０以下にすることができる。
【００４７】
また、例えば線幅１０μｍ程度のコプレーナ線路を使用した場合、このインタコネクション部はわずか３００μｍ角以下程度の領域にレイアウト可能である。従って、高密度のインタコネクション用伝送線路に起因する挿入損失を大幅に低減でき、かつ経路間の挿入損失のバラツキも大幅に抑えることが可能になる。また、スイッチにｃｏｌｄＦＥＴを使用する場合には、所要ゲート幅を半減できるため、より一層の回路の小型化効果がある。
【００４８】
なお、入力端子と出力端子とを入替え、かつ１入力４出力スイッチを４入力１出力スイッチに置き換えても構わない。
【００４９】
［その他の実施の形態］
図６、図７は、本発明の第３の実施の形態の変型例のスイッチマトリックスを示す図である。図６および図７に示した実施の形態においては、第１〜第４の出力端子２１〜２４および第１〜第４の出力用伝送線路１０５〜１０８を一辺に集めていることに最も主要な特徴がある。これは、図５に示した第３の実施の形態のスイッチマトリックス中の伝送線路８５、８６を出力端子側に移動させ、新たに伝送線路８７を付加することにより達成される。これに伴い、配線交差部の数が４箇所増加するが、出力端子を一方向から取出すことが可能になり、装置化した場合に入出力のピン配置を一方向づつにすることを容易に出来る効果がある。図７に示した実施の形態においては、さらに入力用伝送線路１０１〜１０４を延伸し、入力端子１１〜１４を一辺に集めることを可能にしている。ここで、この入力用伝送線路１０１〜１０４の延伸による挿入損失の増大はほとんど問題とならない。これは、入力用伝送線路の線幅をインタコネクション用伝送線路と比較して大幅に広くできることを利用し、低損失に伝送線路を引き回すことが可能なことに起因している。したがって、入力および出力を対向させて取出すように実装する必要がある場合などに、極めて有効な手段を提供することができる。  
なお、入力端子と出力端子とを入替え、かつ１入力４出力スイッチを４入力１出力スイッチに置き換えても構わない。
【図面の簡単な説明】
【００５０】
【図１】第１の実施の形態を示す回路構成図。
【図２】図１の回路のシミュレーションによる特性図。
【図３】第２の実施の形態を示す回路構成図。
【図４】第２の実施の形態の変形例を示す回路構成図。
【図５】第３の実施の形態を示す回路構成図。
【図６】第３の実施の形態の第１の変形を示す回路構成図。
【図７】第３の実施の形態の第２の変形を示す回路構成図。
【図８】第１の従来例を示すスイッチマトリックスの回路構成図。
【図９】第２の従来例を示すスイッチマトリックスの回路構成図。
【符号の説明】
【００５１】
１１〜１４：入力端子、
２１〜２４：出力端子、
３１〜３２：１入力２出力スイッチ、
４１〜４２：２入力１出力スイッチ、
５１〜８：制御線、
６：制御端子、
７１〜７１６：第１のインタコネクション用伝送線路、
７１１〜７１２：第１のインタコネクション用伝送線路、
７７１〜７７１６：第１のインタコネクション用伝送線路、
８１〜８７：第２のインタコネクション用伝送線路、
９、９１〜９３６：配線交差部、
１０１〜１０４：入力用伝送線路、
１０５〜１０１０’：出力用伝送線路、
１１１〜１１４：１入力４出力スイッチ、
１２１〜１２４：４入力１出力スイッチ
【図１】
2005236525.tif 000003
【図２】
2005236525.tif 000004
【図３】
2005236525.tif 000005
【図４】
2005236525.tif 000006
【図５】
2005236525.tif 000007
【図６】
2005236525.tif 000008
【図７】
2005236525.tif 000009
【図８】
2005236525.tif 000010
【図９】
2005236525.tif 000011