(57)【要約】【課題】  同一の半導体に搭載される複数の半導体製造素子が有する各抵抗値に関わらずに、各半導体製造素子の温度特性が一定となるような半導体装置、及び該半導体装置のマスク設計方法を提供する。【解決手段】  抵抗値が連続的な値をとる第１の抵抗素子１と、前記第１の抵抗素子に接続され前記第１の抵抗素子とは異なる温度係数を有し、その抵抗値が連続的な値をとる第２の抵抗素子２とからなる半導体製造素子を複数備える半導体装置において、前記第１の抵抗素子１の温度係数、及びシート抵抗値と、前記第２の抵抗素子２の温度係数、及びシート抵抗とを設定し、前記半導体製造素子Ａ５の所望の抵抗値と所望の温度係数とを設定し、前記所望の温度係数、及び抵抗値となるような前記第１の抵抗素子１、及び前記第２の抵抗素子２の抵抗値から前記第１の抵抗素子１、及び前記第２の抵抗素子２のサイズを算出することとした。【選択図】  図１
2005303005.tif 000002
【特許請求の範囲】
【請求項１】
抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記第１の抵抗素子に接続され前記第１の抵抗素子とは異なる温度係数を有し、その抵抗値の大きさを連続的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置において、
前記複数の半導体製造素子における前記第１の抵抗素子、及び前記第２の抵抗素子は、前記複数の半導体製造素子の温度係数が全て同一となるようにレイアウトされたものである、
ことを特徴とする半導体装置。
【請求項２】
抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記抵抗素子に接続され前記第１の抵抗素子と異なる温度係数を有し、その抵抗値の大きさを離散的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置において、
前記複数の半導体製造素子における前記第１の抵抗素子、及び前記第２の抵抗素子は、前記複数の半導体製造素子の温度係数が全て相互に最も近い値となるようにレイアウトされたものである、
ことを特徴とする半導体装置。
【請求項３】
抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記第１の抵抗素子に接続され前記第１の抵抗素子とは異なる温度係数を有し、その抵抗値の大きさを連続的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置のマスク設計方法において、
前記第１の抵抗素子の温度係数、前記第１の抵抗素子のシート抵抗値、前記第２の抵抗素子の温度係数、及び前記第２の抵抗素子のシート抵抗値を設定するパラメータ設定ステップと、
前記半導体製造素子の所望の抵抗値と所望の温度係数とを入力する設定値入力ステップと、
前記半導体製造素子の抵抗値、及び温度係数が、前記設定値入力ステップにおいて入力した抵抗値、及び温度係数と同一の値となる前記第１の抵抗素子の抵抗値、及び前記第２の抵抗素子の抵抗値を算出する抵抗値算出ステップと、
前記抵抗値算出ステップで算出した抵抗値に基づき、マスクレイアウト上における前記第１の抵抗素子、及び前記第２の抵抗素子のサイズを求める抵抗素子サイズ算出ステップと、
前記抵抗素子サイズ算出ステップで求めた前記第１の抵抗素子、及び前記第２の抵抗素子のサイズに従い、前記第１の抵抗素子、及び前記第２の抵抗素子をマスク上に生成する抵抗素子生成ステップとを備える、
ことを特徴とする半導体装置のマスク設計方法。
【請求項４】
抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記抵抗素子に接続され前記第１の抵抗素子と異なる温度係数を有し、その抵抗値の大きさを離散的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置のマスク設計方法において、
前記第１の抵抗素子の温度係数、前記第１の抵抗素子のシート抵抗値、前記第２の抵抗素子の温度係数、及び最小単位の前記第２の抵抗素子の抵抗値を設定するパラメータ設定ステップと、
前記半導体製造素子の所望の抵抗値と所望の温度係数とを入力する設定値入力ステップと、
前記半導体製造素子の抵抗値、及び温度係数が、前記設定値入力ステップにおいて入力した抵抗値、及び温度係数に最も近い値となる前記第１の抵抗素子の抵抗値、前記第２の抵抗素子の抵抗値、及び前記第１の抵抗素子上における前記第２の抵抗素子の縦横方向それぞれの配置数を算出する抵抗値算出ステップと、
前記抵抗値算出ステップにおいて求めた前記第１の抵抗素子の抵抗値に基づき、前記第１の抵抗素子のサイズを求めるサイズ算出ステップと、
前記抵抗値算出ステップにおいて求めた前記第２の抵抗素子の縦横方向それぞれの配置数と前記サイズ算出ステップにおいて求めた前記第１の抵抗素子のサイズとに基づき、前記第１の抵抗素子と前記第２の抵抗素子とをマスク上に生成する抵抗素子生成ステップとを備える、
ことを特徴とする半導体装置のマスク設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度係数の異なる抵抗素子を接続した半導体製造素子を備える半導体装置、及びその半導体装置のマスク設計方法に関する。
【背景技術】
【０００２】
従来の半導体抵抗モデルにおける温度係数は、抵抗値に関わらず一定であった。（例えば、非特許文献１参照）。以下、従来の半導体抵抗モデルを用いた抵抗値の計算方法について図面を参照しながら説明する。
【０００３】
図６上図は、半導体装置に搭載される半導体製造素子である抵抗を表す平面図である。図６上図において、Ａ６は、抵抗であり、１０は抵抗本体の層である抵抗部であり、２０は抵抗部１０と図示しない配線層とを接続するためのコンタクト部である。Ｌは抵抗Ａ６の長さを、Ｗは抵抗Ａ６の幅をそれぞれ表す。また、図６下図は、抵抗Ａ６の断面図を表したものである。図６に示す抵抗Ａ６の抵抗成分は、抵抗部１０の抵抗成分が主となるが、コンタクト部２０に存在する抵抗成分も含まれることになる。
【０００４】
次に、以上のように構成された抵抗Ａ６の抵抗値の計算方法について説明する。
【０００５】
温度２５℃での抵抗値Ｒ（２５℃）は以下の式で表される。
Ｒ（２５℃）＝  Ｒｓ×Ｌ／Ｗ＋Ｒｃ×２／ｎ・・・（１００）
【０００６】
ここで、Ｒｓは抵抗部１０のシート抵抗、Ｒｃはコンタクト部２０一つ当りの抵抗、ｎは抵抗Ａ６の端一辺あたりのコンタクト数を表す。
【０００７】
（１００）式により求められる抵抗値は、２５℃での抵抗値であり、温度Ｔａでの抵抗値Ｒ（Ｔａ）は、式（１００）で求めた抵抗値を用いて以下の式で表される。
Ｒ（Ｔａ）＝Ｒ（２５℃）×
｛１＋Ｔｃ１×（Ｔａ−２５℃）＋Ｔｃ２×（Ｔａ−２５℃)2｝・・・（２００）
【０００８】
ここで、Ｔｃ１は１次温度係数、Ｔｃ２は２次温度係数とよばれる値であり、抵抗Ａ６の抵抗値の温度特性を２次関数により近似した場合の、該２次関数における１次係数がＴｃ１に該当し、２次係数がＴｃ２に該当する。なお、図７は、横軸を温度、縦軸を抵抗値とした場合の抵抗値の温度特性を示すグラフである。
【０００９】
実際に半導体装置を作成する際には、上記半導体抵抗モデルを用いてシミュレーションを実行して回路を決定し、該回路を等価と考えられるマスクに置き換えて半導体装置を製作する。この際、抵抗をマスク上にレイアウトする時には、（１００）式を用い所望の抵抗値を左辺に代入してＬ、Ｗ、及びｎを求める。
【非特許文献１】スパイス  バージョン  ２ジー  ユーザーズ  ガイド（SPICE Version 2G User's Guide）、エー．ブラディミルスク，ケー．ツァン，エー．アール．ニュートン，ディー．オー．ぺダーソン，エー．サンジョバンニ−ヴィンセントレィ（A.Vladimirescu, K.Zhang, A.R.Newton, D.O.Pederson,A.Sangiovanni-Vincentelli）、 １９８１年８月
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記従来の方法では、マスク図に置き換えた場合、半導体抵抗モデルにおける温度係数と半導体抵抗モデルに基づき設計される実際の抵抗の温度係数とは必ずしも一致するとは限らない。図８は、横軸を温度、縦軸を２５℃における抵抗値との比として、抵抗部Ａ８の温度特性とコンタクト部の温度特性Ｂ８とを表したグラフであるが、図８グラフに示すように、抵抗部の温度特性Ａ８とコンタクト部の温度特性Ｂ８とは異なる特性を持つものであるため、抵抗部の温度特性とコンタクト部の温度特性との合成特性である抵抗の温度特性は、抵抗毎に求める必要がある。
【００１１】
以下に、１ｋΩの抵抗と１０ｋΩの抵抗の温度係数を例として説明する。なお、以下の説明においては便宜上温度特性を１次関数として説明するが、温度係数を１次関数で表したとしても、実際の温度特性は１次係数が支配的であるため大きな誤差は生じない。
【００１２】
図６において、抵抗部１０の温度係数を−２５ｐｐｍ、コンタクト部２０の温度係数を−２３００ｐｐｍ、コンタクト部２０一つあたりの抵抗値を２００Ωとする。抵抗Ａ６が１ｋΩである場合の温度係数は、コンタクト抵抗が両端あわせて４００Ωになり、残りの６００Ωを抵抗部１０で構成することになるため、
温度係数（１ｋΩ）＝−２３００ｐｐｍ×（４００／１０００）＋
−２５ｐｐｍ×（６００／１０００）＝−９３５ｐｐｍ
となる。
【００１３】
抵抗Ａ６が１０ｋΩである場合の温度係数は、コンタクト部２０の抵抗が両端あわせて４００Ωであり、残りの９．６ｋΩを抵抗部１０で構成することになるため、
温度係数（１０ｋΩ）＝−２３００ｐｐｍ×（４００／１００００）＋
−２５ｐｐｍ×（９６００／１００００）＝−１１６ｐｐｍ
となる。
【００１４】
以上のように、抵抗値が異なると温度特性も異なることになるが、上記従来の方法では、代表的な抵抗値を選択し、実測の特性からＴｃ１，Ｔｃ２を求め、その値を他の抵抗値にも適用しているため、シミュレーションでの温度特性と実際の抵抗の温度特性とが異なることになり、半導体装置の設計完成度が低くなるという問題点があった。
【００１５】
本発明は、上記課題を解決するためになされたものであり、抵抗値に依らず温度特性が一定となる半導体装置、及び半導体装置のマスク設計手法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明の請求項１に係る半導体装置は、抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記第１の抵抗素子に接続され前記第１の抵抗素子とは異なる温度係数を有し、その抵抗値の大きさを連続的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置において、前記複数の半導体製造素子における前記第１の抵抗素子、及び前記第２の抵抗素子は、前記複数の半導体製造素子の温度係数が全て同一となるようにレイアウトされたものであることを特徴とする。
【００１７】
また、本発明の請求項２に係る半導体装置は、抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記抵抗素子に接続され前記第１の抵抗素子と異なる温度係数を有し、その抵抗値の大きさを離散的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置において、前記複数の半導体製造素子における前記第１の抵抗素子、及び前記第２の抵抗素子は、前記複数の半導体製造素子の温度係数が全て相互に最も近い値となるようにレイアウトされたものであることを特徴とする。
【００１８】
本発明の請求項３に係る半導体装置は、抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記第１の抵抗素子に接続され前記第１の抵抗素子とは異なる温度係数を有し、その抵抗値の大きさを連続的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置のマスク設計方法において、前記第１の抵抗素子の温度係数、前記第１の抵抗素子のシート抵抗値、前記第２の抵抗素子の温度係数、及び前記第２の抵抗素子のシート抵抗値を設定するパラメータ設定ステップと、前記半導体製造素子の所望の抵抗値と所望の温度係数とを入力する設定値入力ステップと、前記半導体製造素子の抵抗値、及び温度係数が、前記設定値入力ステップにおいて入力した抵抗値、及び温度係数と同一の値となる前記第１の抵抗素子の抵抗値、及び前記第２の抵抗素子の抵抗値を算出する抵抗値算出ステップと、前記抵抗値算出ステップで算出した抵抗値に基づき、マスクレイアウト上における前記第１の抵抗素子、及び前記第２の抵抗素子のサイズを求める抵抗素子サイズ算出ステップと、前記抵抗素子サイズ算出ステップで求めた前記第１の抵抗素子、及び前記第２の抵抗素子のサイズに従い、前記第１の抵抗素子、及び前記第２の抵抗素子をマスク上に生成する抵抗素子生成ステップとを備えることを特徴とする。
【００１９】
本発明の請求項４に係る半導体装置は、抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記抵抗素子に接続され前記第１の抵抗素子と異なる温度係数を有し、その抵抗値の大きさを離散的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置のマスク設計方法において、前記第１の抵抗素子の温度係数、前記第１の抵抗素子のシート抵抗値、前記第２の抵抗素子の温度係数、及び最小単位の前記第２の抵抗素子の抵抗値を設定するパラメータ設定ステップと、前記半導体製造素子の所望の抵抗値と所望の温度係数とを入力する設定値入力ステップと、前記半導体製造素子の抵抗値、及び温度係数が、前記設定値入力ステップにおいて入力した抵抗値、及び温度係数に最も近い値となる前記第１の抵抗素子の抵抗値、前記第２の抵抗素子の抵抗値、及び前記第１の抵抗素子上における前記第２の抵抗素子の縦横方向それぞれの配置数を算出する抵抗値算出ステップと、前記抵抗値算出ステップにおいて求めた前記第１の抵抗素子の抵抗値に基づき、前記第１の抵抗素子のサイズを求めるサイズ算出ステップと、前記抵抗値算出ステップにおいて求めた前記第２の抵抗素子の縦横方向それぞれの配置数と前記サイズ算出ステップにおいて求めた前記第１の抵抗素子のサイズとに基づき、前記第１の抵抗素子と前記第２の抵抗素子とをマスク上に生成する抵抗素子生成ステップとを備えることを特徴とする。
【発明の効果】
【００２０】
本発明の請求項１に係る半導体装置によれば、抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記第１の抵抗素子に接続され前記第１の抵抗素子とは異なる温度係数を有し、その抵抗値の大きさを連続的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置において、前記半導体製造素子の抵抗値、及び温度係数が、所望の抵抗値、及び温度係数と同一の値となるように、前記第１の抵抗素子、及び前記第２の抵抗素子をレイアウトすることとしたので、同一の半導体チップに搭載される複数の半導体製造素子の温度係数を同一値にすることができ、これにより半導体装置の設計精度の向上を図ることが可能となる。
【００２１】
また、本発明の請求項２に係る半導体装置によれば、抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記抵抗素子に接続され前記第１の抵抗素子と異なる温度係数を有し、その抵抗値の大きさを離散的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置において、前記半導体製造素子の抵抗値、及び温度係数が、所望の抵抗値、及び温度係数に最も近い値となるように、前記第１の抵抗素子、及び前記第２の抵抗素子をレイアウトすることとしたので、前記第２の抵抗素子のサイズが予め決められている場合であっても、同一の半導体チップに搭載される複数の半導体製造素子の温度係数を最も近い値にすることができ、これにより半導体装置の設計精度の向上を図ることが可能となる。
【００２２】
また、本発明の請求項３に係る半導体装置のマスク設計方法によれば、抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記第１の抵抗素子に接続され前記第１の抵抗素子とは異なる温度係数を有し、その抵抗値の大きさを連続的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置のマスク設計方法において、前記半導体製造素子の抵抗値、及び温度係数が、所望の抵抗値、及び温度係数と同一の値となる前記第１の抵抗素子の抵抗値、及び前記第２の抵抗素子の抵抗値を算出し、該算出値に基づき、マスクレイアウト上における前記第１の抵抗素子、及び前記第２の抵抗素子のサイズを求め、該サイズに従い、前記第１の抵抗素子、及び前記第２の抵抗素子をマスク上に生成することとしたので、同一の半導体チップに搭載される複数の半導体製造素子の温度係数を同一値にすることができ、これにより半導体装置の設計精度の向上を図ることが可能となる。
【００２３】
また、本発明の請求項４に係る半導体装置のマスク設計方法によれば、抵抗値の大きさを連続的に可変な第１の抵抗素子と、前記抵抗素子に接続され前記第１の抵抗素子と異なる温度係数を有し、その抵抗値の大きさを離散的に可変な第２の抵抗素子とからなる半導体製造素子を複数備える半導体装置のマスク設計方法において、前記半導体製造素子の抵抗値、及び温度係数が、所望の抵抗値、及び温度係数に最も近い値となる前記第１の抵抗素子の抵抗値、前記第２の抵抗素子の抵抗値、及び前記第１の抵抗素子上における前記第２の抵抗素子の縦横方向それぞれの配置数を算出し、前記第１の抵抗素子の抵抗値に基づき前記第１の抵抗素子のサイズを求め、前記第２の抵抗素子の縦横方向それぞれの配置数と前記第１の抵抗素子のサイズとに基づき、前記第１の抵抗素子と前記第２の抵抗素子とをマスク上に生成することとしたので、前記第２の抵抗素子のサイズが予め決められている場合であっても、同一の半導体チップに搭載される複数の半導体製造素子の温度係数を最も近い値にすることができ、これにより半導体装置の設計精度の向上を図ることが可能となる。
【発明を実施するための最良の形態】
【００２４】
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本実施の形態１に係る半導体装置に搭載される複数の半導体製造素子を表す平面図である。
【００２５】
図１において、Ａ１、Ｂ１、及びＣ１はそれぞれ半導体装置に搭載される半導体製造素子であり、同一チップ上に搭載されている抵抗である。１は、抵抗Ａ１、Ｂ１、及びＣ１を構成する第１の抵抗素子であり、抵抗本体の層である抵抗部である。２は、Ａ１、Ｂ１、及びＣ１を構成する第２の抵抗素子であり、抵抗部１と図示しない配線層とを接続するためのコンタクト部である。ＷA1,ＷB1,ＷC1は各抵抗の幅を表し、ＬA1，ＬB1，ＬC1は各抵抗の長さを表す。また、ＴA1，ＴB1，ＴC1は各抵抗におけるコンタクト部２の幅を表し、ＹA1，ＹB1，ＹC1 は各抵抗におけるコンタクト部２の長さを表す。
【００２６】
次に、以上のように構成された抵抗Ａ１、Ｂ１、及びＣ１の特性について説明する。
抵抗Ａ１、Ｂ１、及びＣ１の抵抗をそれぞれＲA1，ＲB1，ＲC1、コンタクト部２の抵抗値をＲ１、抵抗部１の抵抗値をＲ２、コンタクト部２の温度係数をｔｃｃ、抵抗部１の温度係数をｔｃｒ、抵抗全体の温度係数をｔｃとし、コンタクト部のシート抵抗をＲｃ、抵抗部のシート抵抗をＲｓで表す。本実施の形態１に係る抵抗Ａ１は、以下に示す４式、
ｔｃ＝（２×Ｒ１／Ｒ）×ｔｃｃ＋（Ｒ２／Ｒ）×ｔｃｒ・・・（１）
Ｒ＝２×Ｒ１＋Ｒ２                              ・・・・・（２）
Ｒ１＝Ｒｃ×（Ｔ／Ｙ）                          ・・・・・（３）
Ｒ２＝Ｒｓ×（Ｌ／Ｗ）                          ・・・・・（４）
を満たすものとしている。同じく抵抗値ＲB1の抵抗Ｂ１、及び抵抗値ＲC1の抵抗Ｃ１についても、上記４式を満たすものとする。上記（１）ないし（４）式を満たすＴ，Ｙ，Ｌ，Ｗを算出し、実際のマスクレイアウトサイズを決定すれば、抵抗値に依らず半導体装置に搭載される各抵抗の温度係数を一定にすることが可能となる。なお、本実施の形態１においては、Ａ１、Ｂ１、Ｃ１の３つの半導体製造素子について説明をしているが、同一チップ上に搭載されている同じ種類の抵抗は全て上記（１）ないし（４）式を満たすものとする。
【００２７】
次に、上記特性を備える半導体装置のマスク設計手法について、図２を用いて説明する。
図２は、本実施の形態１に係る半導体装置のマスク設計手法のフローチャートである。
【００２８】
まず、フローをスタートさせ（ステップ２０１、以下「Ｓ２０１」とする。）、定数や変数を定義する（Ｓ２０２）。Ｓ２０２において定義する値は、コンタクト部の温度係数ｔｃｃ、抵抗部の温度係数ｔｃｒ、コンタクト部のシート抵抗値Ｒｃ、抵抗部のシート抵抗値Ｒｓ、コンタクト部の抵抗値Ｒ１、抵抗部の抵抗値Ｒ２である。なお、ｔｃｃ，ｔｃｒ，Ｒｃ，Ｒｓはプロセス固有の定数であり、Ｒ１，Ｒ２は変数である。
【００２９】
次に、所望の温度係数ｔｃ及び所望の抵抗値Ｒを入力する（Ｓ２０３）。所望の温度係数ｔｃは、コンタクト部の温度係数ｔｃｃと抵抗部の温度係数ｔｃｒの値、及びマスク面積を考慮し、妥当な値にする必要がある。
【００３０】
次に、Ｓ２０３で入力したｔｃとＲ、及びＳ２０２において定義した定数及び変数に基づいて、以下の２式、
ｔｃ＝（２×Ｒ１／Ｒ）×ｔｃｃ＋（Ｒ２／Ｒ）×ｔｃｒ・・・（５）
Ｒ＝２×Ｒ１＋Ｒ２                                  ・・・（６）
を満たすＲ１とＲ２を求める（Ｓ２０４）。
【００３１】
次に、Ｓ２０４で求めたＲ１とＲ２、及びＳ２０２で定義したＲｃとＲｓに基づき以下の２式、
Ｒ１＝Ｒｃ×（Ｔ／Ｙ）・・・（７）
Ｒ２＝Ｒｓ×（Ｌ／Ｗ）・・・（８）
を満たすＴ，Ｙ，Ｌ，Ｗを算出し、実際のマスクレイアウトサイズを決定する（Ｓ２０５）。ここで、Ｔ，Ｙ，Ｌ，Ｗの組み合わせは無数に存在するが、使用プロセスの状況を考慮し適切な値を算出する。
【００３２】
次に、Ｓ２０６において求めたＴ，Ｙ，Ｌ，Ｗに基づき、抵抗のレイアウトを実施する（Ｓ２０６）。レイアウト実施後、別の抵抗を作成したい場合は、Ｓ２０３に帰還し、Ｓ２０３からＳ２０６と同様の処理を行い新たな抵抗を作成する。ここで、同じ半導体チップ上の抵抗を作成する時は、温度係数ｔｃを揃え、抵抗値をそれぞれの抵抗の値に設定する。必要な抵抗を作成した場合は、フローを終了する（Ｓ２０８）。
【００３３】
以上のように、本実施の形態１に係る半導体装置のマスク設計方法によれば、半導体チップに搭載される抵抗を構成する抵抗部１、及びコンタクト部２のサイズをそれぞれ最適化して、前記抵抗の温度特性を所望の値に設定するようにしたので、同一の半導体チップに搭載される複数の抵抗の温度特性を所望の値に揃えたものとすることができ、これにより半導体装置の設計精度の向上を図ることが可能となる。
【００３４】
（実施の形態２）
上述した実施の形態１では、コンタクト部の抵抗値が連続的な値をとることが前提であったが、プロセスの微細化により、面積の大きいコンタクトは精度が悪くなるといった理由から、コンタクト部２の大きさが決められているプロセスがある。本実施の形態２の半導体装置のマスク設計方法は、コンタクト部２の形状が予め定められている場合であっても、半導体装置に搭載される複数の抵抗の温度特性を所望の値に設定する方法に関する。
【００３５】
図５は、コンタクト部２の大きさが予め定められている半導体製造素子を表す図である。
図５において、Ａ５は半導体製造素子である抵抗を、１は抵抗部を、２はコンタクト部をそれぞれ表す。コンタクト部２の形状はコンタクトの最小単位のものであり、その抵抗値を２００Ωとする。
【００３６】
図５上の抵抗Ａ５はコンタクトを両端に一つずつ並べているので、コンタクト抵抗値としては、２００Ω×２＝４００Ωとなる。一方、抵抗Ｂ５は、コンタクトを両端に二つずつ横に並べているので、コンタクト抵抗値は、１００Ω×２＝２００Ωとなり、コンタクト抵抗の値は離散的なものとなる。
【００３７】
本実施の形態２においては、上述した実施の形態１のようにコンタクト部２の縦横のサイズを変更することにより抵抗値を連続的に可変させることはできないため、コンタクト部２の縦横方向それぞれの配置数、及び抵抗部１のサイズを最適化することにより、半導体装置に搭載される複数の抵抗の温度特性を、抵抗値によらず一定にする。
【００３８】
次に、本実施の形態２に係る半導体装置に搭載される複数の半導体製造素子の構成について説明する。図２は、半導体装置に搭載される複数の半導体製造素子を表す平面図である。
【００３９】
図２において、Ａ２、Ｂ２、及びＣ２はそれぞれ本実施の形態２の半導体装置に搭載される半導体製造素子であり、同一チップ上に搭載されている抵抗である。Ａ２は、後述するコンタクト部２を横に２つ並べた場合を表しており、また、Ｃ２は、コンタクト部２を縦に２つ並べた場合を表す。なお、コンタクト部２を縦に並べる時は、Ｃ２に示すように抵抗自体を分けて直列に接続する。１は、抵抗Ａ２、Ｂ２、及びＣ２を構成する第１の抵抗素子であり、抵抗本体の層である抵抗部である。２は、Ａ２、Ｂ２、及びＣ２を構成する第２の抵抗素子であり、抵抗部１と図示しない配線層とを接続するためのコンタクト部である。該コンタクト部のサイズは予め定められる最小単位のものである。また、ＷA2，ＷB2，ＷC2はそれぞれ、抵抗Ａ２、Ｂ２、及びＣ２の幅を表し、ＬA2，ＬB2，ＬＣ２（＝ＬC21＋ＬC22）はそれぞれ、抵抗Ａ２、Ｂ２、及びＣ２の長さを表す。なお、コンタクト部２は抵抗部１の両端に設けられるものであり、各端のコンタクト部２の配置をそれぞれ異なるものにすることも可能であるが、本実施の形態２においては、両端のコンタクト部の配置は同一とする。
【００４０】
次に、以上のように構成された抵抗Ａ２、Ｂ２、及びＣ２が備える特性について説明する。
【００４１】
抵抗Ａ２、Ｂ２、及びＣ２の抵抗をそれぞれＲA2，ＲB2，ＲC2、コンタクト部２の抵抗値をＲ１、抵抗部１の抵抗値をＲ２、コンタクト部２の温度係数をｔｃｃ、抵抗部１の温度係数をｔｃｒ、抵抗全体の温度係数をｔｃとし、コンタクト部のシート抵抗をＲｃ、抵抗部のシート抵抗をＲｓで表す。また、抵抗部１上におけるコンタクト部２の横方向の個数をｎｙ、縦方向の個数をｎｔとする。本実施の形態２に係る抵抗Ａ２は、以下に示す４式、
Ｒ１＝２×Ｒｃ×（ｎｔ／ｎｙ）                  ・・・（９）
Ｒ２＝Ｒ−Ｒ１                                ・・・（１０）
ｔｃ≒ｔｃｃ×（Ｒ１／Ｒ）＋ｔｃｒ×（Ｒ２／Ｒ）・・・（１１）
Ｒ２＝Ｒｓ×（Ｌ／Ｗ）                          ・・・（１２）
を満たすものとする。また、抵抗Ｂ２、及び抵抗Ｃ３についても同様に、上記（９）ないし（１２）式を満たすものとする。
【００４２】
上記（９）ないし（１２）式を満たすｎｔ，ｎｙ，Ｌ，Ｗを算出し、実際のマスクレイアウトサイズを決定すれば、抵抗値に関わらず抵抗の温度係数を所望の値に最も近づけることが可能となる。なお、本実施の形態２においては、Ａ２、Ｂ２、Ｃ２の３つの半導体製造素子について説明をしているが、同一チップ上に搭載されている同じ種類の抵抗は全て上記（９）ないし（１２）式を満たすものとする。
【００４３】
次に、上記特性を備える半導体装置のマスク設計手法について、図４を用いて説明する。
図４は、本実施の形態２に係る半導体装置のマスク設計手法のフローチャートである。
【００４４】
まず、フローをスタートさせ（ステップ４０１、以下「Ｓ４０１」とする。）、定数や変数を定義する（Ｓ４０２）。Ｓ４０２において定義する値は、コンタクト部の温度係数ｔｃｃ、抵抗部の温度係数ｔｃｒ、コンタクト部のシート抵抗値Ｒｃ、抵抗部のシート抵抗値Ｒｓ、コンタクト部２の抵抗値Ｒ１、抵抗部１の抵抗値Ｒ２である。なお、ｔｃｃ，ｔｃｒ，Ｒｃ，Ｒｓはプロセス固有の定数であり、Ｒ１，Ｒ２は変数である。
【００４５】
次に、所望の温度係数ｔｃ及び所望の抵抗値Ｒを入力する（Ｓ４０３）。所望の温度係数ｔｃは、コンタクト部の温度係数ｔｃｃと抵抗部の温度係数ｔｃｒの値、及びマスク面積を考慮し、妥当な値にする必要がある。
次に、Ｓ４０３で入力したｔｃとＲ、及びＳ４０２において定義した定数及び変数に基づいて、以下の３式、
Ｒ１＝２×Ｒｃ×（ｎｔ／ｎｙ）                ・・・（１３）
Ｒ２＝Ｒ−Ｒ１                                ・・・（１４）
ｔｃ≒ｔｃｃ×（Ｒ１／Ｒ）＋ｔｃｒ×（Ｒ２／Ｒ）・・・（１５）
を満たすＲ１、Ｒ２、ｎｔ、及びｎｙを求める。すなわち、まず（１５）式の右辺と左辺の値が最も近似するようなｎｔとｎｙとを求め、該ｎｔとｎｙの値に基づきＲ１とＲ２の値を算出する（Ｓ４０４）。
【００４６】
次に、Ｓ４０４で求めたＲ２の値に基づき以下の式、
Ｒ２＝Ｒｓ×（Ｌ／Ｗ）・・・（１６）
を満たす抵抗部１の長さＬと幅Ｗを算出し、実際のマスクレイアウトサイズを決定する（Ｓ４０５）。ここで、Ｌ，Ｗの組み合わせは無数に存在するが、使用プロセスの状況を考慮し適切な値を算出する。
【００４７】
次に、Ｓ４０５で求めたＬとＷ、及びＳ４０４で求めたｎｔとｎｙとに基づき抵抗のレイアウトを実施する（Ｓ４０６）。レイアウト実施後、新たな抵抗を作成する場合は、Ｓ４０３に帰還し、Ｓ４０３からＳ４０６と同様の処理を行い新たな抵抗を作成する。ここで、同じ半導体チップ上の抵抗を作成する時は、温度係数ｔｃを揃え、抵抗値をそれぞれの抵抗の値に設定する。必要な抵抗を作成した場合は、フローを終了する（Ｓ４０８）。
【００４８】
以上のように、本実施の形態２に係る半導体装置のマスク設計方法によれば、半導体チップに搭載される抵抗を構成する抵抗部１のサイズを最適化し、且つ抵抗部１上におけるコンタクト部２の縦横方向それぞれの配置数を最適化して、前記抵抗の温度特性を所望の値に設定するようにしたので、同一の半導体チップに搭載される複数の抵抗について、コンタクト部２のサイズが予め決められている場合であっても、前記複数の抵抗の温度特性を所望の値に揃えたものとすることができ、これにより半導体装置の設計精度の向上を図ることが可能となる。
【産業上の利用可能性】
【００４９】
本発明に係る半導体装置、及び半導体装置のマスク設計方法によれば、半導体装置の設計精度の向上を図ることが可能となり、目標仕様に向けての回路設計が容易になる点において有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態１に係る半導体製造素子を表す平面図である。
【図２】本発明の実施の形態１に係る半導体製造素子のマスク設計方法を表すフローチャートである。
【図３】本発明の実施の形態２に係る半導体製造素子を表す平面図である。
【図４】本発明の実施の形態２に係る半導体製造素子のマスク設計方法を表すフローチャートである。
【図５】本発明の実施の形態２に係る半導体製造素子の概念を説明するための図である。
【図６】従来の半導体抵抗モデルを説明するための抵抗素子を表す平面図である。
【図７】抵抗値の温度特性を示すグラフである。
【図８】抵抗部とコンタクト部の温度特性を示すグラフである。
【符号の説明】
【００５１】
Ａ１，Ｂ１，Ｃ１，Ａ２，Ｂ２，Ｃ２，Ａ５，Ｂ５，Ａ６  半導体製造素子（抵抗）
１，１０  抵抗部
２，２０  コンタクト部
Ａ８  抵抗部の温度特性
Ｂ８  コンタクト部の温度特性
【図１】
2005303005.tif 000003
【図２】
2005303005.tif 000004
【図３】
2005303005.tif 000005
【図４】
2005303005.tif 000006
【図５】
2005303005.tif 000007
【図６】
2005303005.tif 000008
【図７】
2005303005.tif 000009
【図８】
2005303005.tif 000010