(57)【要約】      （修正有）【課題】ノイズに影響されない高精度の送受信が可能であると共に、チップサイズを低減可能な通信用半導体集積回路および携帯電話機その他の無線通信システムを提供する。【解決手段】ＲＦＶＣＯとＴＸＶＣＯを備え、１半導体基板上に形成され、送受信を行なわない第１動作モードと、送信または受信の開始前の準備を行なう第２動作モードと、送信または受信を行なう第３動作モードとを有し、前記第１動作モードでは２発振回路の動作が停止され、前記第２動作モードでは少なくとも送信信号を生成するＴＸＶＣＯにおける使用周波数帯の選択動作を行なうようにされた通信用半導体集積回路において、水晶発振回路からの発振信号を基準信号として所望の周波数の信号を生成する高周波信号発生回路と、周波数変換回路を含む受信系回路と、送信信号を生成するＴＸＶＣＯを含む送信系回路とを、それぞれ絶縁物で分離された異なる半導体領域に形成する。【選択図】図７
2005167536.tif 000002
【特許請求の範囲】
【請求項１】
複数の周波数帯で発振動作可能に構成され受信信号と合成される信号を生成する第１発振回路と、受信信号と前記第１発振回路により生成された発振信号を合成して受信信号を周波数の低い信号に変換する第１周波数変換回路と、複数の周波数帯で発振動作可能に構成され所望の周波数の送信信号を生成する第２発振回路とを備え、１つの半導体基板上に形成され、送信および受信を行なわない第１の動作モードと、送信または受信を開始する前の準備を行なう第２の動作モードと、送信または受信を行なう第３の動作モードとを有し、前記第１の動作モードでは前記第１発振回路と第２発振回路の動作が停止され、前記第２の動作モードでは前記第２発振回路または前記第１発振回路および第２発振回路における使用周波数帯の選択動作を行なうようにされた通信用半導体集積回路であって、前記第１発振回路を含み水晶発振回路からの発振信号を基準信号として所望の周波数の信号を生成する高周波信号発生回路と、前記第１周波数変換回路を含む受信系回路と、前記第２発振回路を含む送信系回路とが、それぞれ絶縁物で分離された異なる半導体領域に形成されていることを特徴とする通信用半導体集積回路。
【請求項２】
前記受信系回路が形成された半導体領域と前記送信系回路が形成された半導体領域との下には、共通の絶縁物を介して共通の半導体領域があることを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項３】
前記送信系回路は、前記第２発振回路から出力される信号の検出信号と前記第１発振回路により生成された発振信号もしくはそれを分周した信号とを合成して周波数差に相当する周波数を有する信号を生成する信号合成回路と、該信号合成回路の出力信号の位相と変調後の信号の位相とを比較して位相差を検出する位相差検出回路と、該位相差検出回路により検出された位相差に応じた電圧を生成するループフィルタとを含み、該ループフィルタにより生成された電圧により前記第２発振回路の発振周波数が制御される制御ループを備えていることを特徴とする請求項１または２に記載の通信用半導体集積回路。
【請求項４】
前記制御ループを開いた状態で前記第２発振回路に所定レベルの電位を制御電圧として供給可能な切替え手段と、前記第２発振回路の出力信号を指定された分周比で分周する可変分周回路と、前記第１発振回路により生成された発振信号を所定の分周比で分周する固定分周回路と、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して位相の進み遅れを検出する位相比較回路と、該位相比較回路の出力に応じて前記第２発振回路の使用周波数帯を決定するバンド選択回路とを備え、
前記バンド選択回路は、前記切替え手段により前記所定レベルの電位を前記第２発振回路に供給した状態で、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相との比較と、その比較結果による選択周波数の変更とを繰り返し実行して２分探査方式で最終的な選択周波数帯を選択することを特徴とする請求項３に記載の通信用半導体集積回路。
【請求項５】
前記第１発振回路により生成される発振信号よりも周波数の低い発振信号を生成する第３発振回路を備え、前記第１発振回路および第３発振回路は各々外部より供給される発振周波数に関する情報に基づいて発振動作するようにされ、前記第２発振回路は前記第１発振回路の発振周波数に関する情報および第３発振回路の発振周波数に関する情報から得られた情報に基づいて発振動作するようにされていることを特徴とする請求項１ないし４のいずれかに記載の通信用半導体集積回路。
【請求項６】
前記第１発振回路と前記第２発振回路は、時間的に並行して使用周波数帯の選択動作が行なわれることを特徴とする請求項４または５に記載の通信用半導体集積回路。
【請求項７】
前記第３発振回路は、複数の周波数帯で発振動作可能に構成され、前記第１発振回路および前記第２発振回路と時間的に並行して使用周波数帯の選択動作が行なわれることを特徴とする請求項５に記載の通信用半導体集積回路。
【請求項８】
前記第１発振回路と前記第２発振回路における使用周波数帯の選択動作は、前記第２動作モードにおいて行なわれることを特徴とする請求項６または７に記載の通信用半導体集積回路。
【請求項９】
前記バンド選択回路は、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較することで選択された前記第２発振回路の発振周波数帯を示す信号に所定の値を加えて最終的な選択周波数帯を指定する信号を生成するオフセット付与回路を有することを特徴とする請求項１ないし８のいずれかに記載の通信用半導体集積回路。
【請求項１０】
複数の周波数帯で発振動作可能に構成され受信信号と合成される信号を生成する発振回路と、受信信号と前記発振回路により生成された発振信号を合成して受信信号を周波数の低い信号に変換する第１周波数変換回路と、変調後の送信信号と前記発振回路により生成された発振信号を合成して送信信号を周波数の高い信号に変換する第２周波数変換回路とを備え、１つの半導体基板上に形成され、送信および受信を行なわない第１の動作モードと、送信または受信を開始する前の準備を行なう第２の動作モードと、送信または受信を行なう第３の動作モードと、を有し、前記第１の動作モードでは前記発振回路の動作が停止され、前記第２の動作モードでは前記発振回路における使用周波数帯の選択動作を行なうようにされた通信用半導体集積回路であって、前記発振回路を含み水晶発振回路からの発振信号を基準信号として所望の周波数の信号を生成する高周波信号発生回路と、前記第１周波数変換回路を含む受信系回路と、前記第２周波数変換回路を含む送信系回路とが、それぞれ絶縁物で分離された異なる半導体領域に形成されていることを特徴とする通信用半導体集積回路。
【請求項１１】
前記第１周波数変換回路は直交復調機能を有するように構成され、該第１周波数変換回路により復調されたアナログＩ，Ｑ信号をディジタル信号に変換して出力するＡＤ変換回路を備えることを特徴とする請求項１ないし１０のいずれかに記載の通信用半導体集積回路。
【請求項１２】
請求項５〜１１のいずれかに記載の通信用半導体集積回路と、送受信データのベースバンド処理を行なうベースバンド回路とからなり、前記発振周波数に関する情報が前記ベースバンド回路から前記通信用半導体集積回路に供給されるようにされていることを特徴とする無線通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振周波数が切替え可能なオンチップのＶＣＯ（電圧制御発振器）およびＶＣＯをループに含むＰＬＬ（フェーズ・ロックド・ループ）回路を内蔵した半導体集積回路に適用して有効な技術に関し、例えば携帯電話機のような無線通信システムにおいて送信信号の周波数をアップコンバートする送信用ＶＣＯおよびＰＬＬ回路を内蔵した通信用半導体集積回路に利用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話機のような無線通信システムにおいては、受信信号や送信信号に高周波の局部発振信号を合成して周波数のダウンコンバートやアップコンバートを行なったり、送信信号の変調や受信信号の復調を行なう通信用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。
【０００３】
従来、携帯電話機においては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Global System for Mobile Communication）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Digital Cellular System）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、近年においては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Personal Communication System）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求があり、携帯電話機は今後さらに多くの方式に対応できるものが要求されると予想さる。このような複数の方式に対応できる携帯電話機に使用される電圧制御発振回路（ＶＣＯ）は発振周波数範囲が広いことが必要である。ここで、一つのＶＣＯで全ての周波数に対応しようとすると、ＶＣＯの制御電圧に対する発振周波数の感度（以下、制御感度と称する）が高くなり外来ノイズや電源電圧変動に弱くなるという不具合がある。
【０００４】
そこで、ＶＣＯを複数（例えば１６個）の周波数帯に切り替えて使用できるようにすることによって、所望の発振周波数範囲を保持しつつＶＣＯの制御感度を低減できるようにした発明が提案されている（特許文献１）。なお、この先願発明においては、動作開始前に予めＶＣＯのすべての周波数帯について実際の周波数を測定してメモリに記憶しておいて、発振周波数情報が与えられたときにその周波数情報とメモリ内の周波数測定値とを比較して使用する最適な周波数帯を決定する方式を採用している。
【０００５】
ところで、近年、携帯電話機においては、部品点数を減らして装置の小型化および低コスト化を図るため、できるだけ多くの回路を１つあるいは数個の半導体集積回路内に取り込む努力がなされている。その一つに、高周波ＩＣ内のＰＬＬのループ上に設けられているループフィルタを、半導体チップに内蔵させる試みがある。
【特許文献１】特開２００３−１５２５３５号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＰＬＬのループフィルタは容量素子と抵抗素子で構成される。従来、かかるループフィルタは外付け素子で構成されることが多かった。その理由は、所望の特性を得るのに必要な容量値を有する容量素子をオンチップ化しようとすると、素子面積が非常に大きくなってしまうためである。ここで、容量値を小さくするには、抵抗素子の抵抗値を大きくすればよい。しかし、抵抗値を大きくすると抵抗素子の熱雑音が大きくなる。ＰＬＬでは、ループフィルタの電圧がＶＣＯの制御端子に直接印加されるため、ループフィルタを構成する抵抗素子の熱雑音が大きくかつＶＣＯの制御感度が高いと、抵抗素子で発生した熱雑音がＶＣＯの出力に現われてしまうという不具合がある。
【０００７】
そこで、本発明者等は、ＶＣＯの発振周波数帯をさらに多くして１つ１つの周波数帯における制御電圧の変化に対する発振周波数の変化の割合を小さくすることでＶＣＯの制御感度を下げ、ループフィルタを構成する抵抗素子を大きくしても熱雑音の影響がＶＣＯの出力に現われにくくすることを検討した。
【０００８】
その結果、前記先願発明のように、発振周波数帯を切替え可能なＶＣＯにおいて使用する発振周波数帯を決定するために予めすべての周波数帯について実際の周波数を測定してメモリに記憶しておく方式にあっては、測定結果を記憶するメモリの容量を大きくしなければならないためチップサイズの増大を招くとともに、ＶＣＯの周波数帯（バンド数）が多くなるほど測定時間が長くなって消費電力が増加してしまうという不具合がある。そのため、ＶＣＯの周波数帯が非常に多い場合には、前記先願発明で提案されているような使用周波数帯決定方式は適切でないとの結論に達した。
【０００９】
さらに、近年、ＧＳＭ系のシステムにおいては、高速データ通信を可能にするためＥＤＧＥ（Enhanced Data Rates for GMS Evolution）やＧＰＲＳ（General Packet Service）モードが実用化されつつある。かかる高速データ通信に対応するには、送信開始時や受信開始時におけるＶＣＯの立ち上げを速くする必要があるが、前記先願発明のように送信開始時や受信開始時にＶＣＯの周波数を測定して使用周波数帯を決定する方式にあっては、バンド数が多くなると周波数帯の決定に要する時間が長くなってしまいＶＣＯの立ち上げが間に合わなくなるという不具合がある。
【００１０】
この発明の目的は、送信開始時や受信開始時におけるＶＣＯの立ち上げを短時間に終了して通信を開始することができる通信用半導体集積回路（高周波ＩＣ）および携帯電話機その他の無線通信システムを提供することにある。
この発明の他の目的は、ノイズに影響されない高精度の送受信が可能であるとともに、チップサイズを低減可能な通信用半導体集積回路（高周波ＩＣ）および携帯電話機その他の無線通信システムを提供することにある。
【００１１】
この発明の他の目的は、消費電力を増加させたりチップサイズを増加させたりすることなくループフィルタを含めてＰＬＬを半導体チップに内蔵させることができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明のさらに他の目的は、部品点数が少なく小型化が可能であるとともに、最大通話可能時間や最大待ち受け時間を長くすることができる携帯電話機その他の無線通信システムを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、複数の周波数帯で発振動作可能に構成され受信信号と合成される信号を生成する発振回路（ＲＦＶＣＯ）と、受信信号と前記発振回路により生成された発振信号を合成して受信信号を周波数の低い信号に変換する周波数変換回路と、複数の周波数帯で発振動作可能に構成され所望の周波数の送信信号を生成する発振回路（ＴＸＶＣＯ）とを備え、１つの半導体基板上に形成され、送信および受信を行なわない第１の動作モード（アイドルモード）と、送信または受信を開始する前の準備を行なう第２の動作モード（ウォームアップモード）と、送信または受信を行なう第３の動作モード（送信または受信モード）とを有し、前記第１の動作モードでは２つの発振回路の動作が停止され、前記第２の動作モードでは少なくとも前記送信信号を生成する発振回路（ＴＸＶＣＯ）における使用周波数帯の選択動作を行なうようにされた通信用半導体集積回路において、水晶発振回路からの発振信号を基準信号として所望の周波数の信号を生成する高周波信号発生回路と、前記周波数変換回路を含む受信系回路と、前記送信信号を生成する発振回路（ＴＸＶＣＯ）を含む送信系回路とを、それぞれ絶縁物で分離された異なる半導体領域に形成するようにしたものである。
【００１３】
上記した手段によれば、高周波信号発生回路と受信系回路と送信系回路がそれぞれ絶縁物で分離された異なる半導体領域に形成されているため、ノイズに影響されない高精度の送受信が可能であるとともに、回路間を狭めても回路間のノイズを小さくできるためチップサイズの小さな通信用半導体集積回路（高周波ＩＣ）が得られる。また、第１の動作モード（アイドルモード）では、発振回路の動作が停止されるため、発生する熱量が減少するので、この点からも通信用半導体集積回路（高周波ＩＣ）のチップサイズを小さくすることができる。
【００１４】
さらに、送信信号を生成する発振回路（ＴＸＶＣＯ）の発振周波数が制御するループと、前記ループを開いた状態で前記第２発振回路に所定レベルの電位を制御電圧として供給可能な切替え手段と、前記第２発振回路の出力信号を指定された分周比で分周する可変分周回路と、前記第１発振回路により生成された発振信号を所定の分周比で分周する固定分周回路と、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して位相の進み遅れを検出する位相比較回路と、該位相比較回路の出力に応じて前記第２発振回路の使用周波数帯を決定するバンド選択回路とを設け、前記バンド選択回路は、前記切替え手段により前記所定レベルの電位を前記第２発振回路に供給した状態で、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相との比較と、その比較結果による選択周波数の変更とを繰り返し実行して２分探査方式で最終的な選択周波数帯を選択するように構成する。
【００１５】
上記した手段によれば、ループフィルタを半導体チップに内蔵させることが容易となる。従来、容量値が大きいため外付け素子を用いていたループフィルタの容量素子を、フィルタの特性を変えずに容量値を小さくしてオンチップ化するには、ループフィルタを構成する抵抗素子の抵抗値を大きくすればよいが、抵抗値を大きくすると抵抗素子の熱雑音が大きくなってしまうおれがあった。しかるに、上記手段によれば、ＶＣＯの制御感度を小さくできるため、多少熱雑音があってもＶＣＯの出力にノイズが現われるのを抑制することができるので、ループフィルタを構成する抵抗素子の抵抗値を高くすることができ、その分容量素子の容量値を小さくすることができるため、オンチップ化が可能になる。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、ノイズに影響されない高精度の送受信が可能であるとともに、チップサイズの小さな通信用半導体集積回路（高周波ＩＣ）が得られる。また、部品点数が少なく小型化が可能であるとともに、消費電力が少ないため最大通話可能時間や最大待ち受け時間を長くすることができる携帯電話機その他の無線通信システムを実現することができる。
【００１７】
また、ＴＸＶＣＯを多バンド構成にしたことにより広い周波数範囲に亘って高精度で発振動作することができるとともに、多バンド化によりＴＸＶＣＯの制御感度を下げることができるためＰＬＬループがノイズの影響を受けにくくなるとともに、抵抗値を大きくして容量値を小さくしても抵抗素子で発生する熱雑音の影響を受けにくいためループフィルタを含めてＰＬＬを半導体チップに内蔵させることが容易になる。
【００１８】
また、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけるようにしているため、予めすべての周波数帯の発振周波数を測定してメモリに記憶しておく必要がないので、使用周波数帯を決定するまでに要する時間が長くならない。その結果、回路の消費電力が増加したりチップサイズが増加したりすることがない。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の実施例について図面を用いて説明する。
図１には、外部からの設定周波数情報に基づいて送信用ＶＣＯ（ＴＸＶＣＯ）の使用バンドを自動的に選択する機能を備えたＰＬＬ回路の一実施例が示されている。
【００２０】
この実施例のＰＬＬ回路は、電圧制御発振回路（ＴＸＶＣＯ）１１と、該ＶＣＯ１１の発振信号φ０を１／Ｎに分周する可変分周回路１２と、２６ＭＨｚのような基準発振信号φｒを生成する基準発振回路（ＤＣＸＯ）１３と、該基準発振回路（ＤＣＸＯ）１３により生成された基準発振信号φｒを分周する固定分周回路１４と、前記可変分周回路１２と固定分周回路１４で分周された信号φ１，φｒ’の位相差を検出する位相比較回路１５と、検出された位相差に応じてＴＸＶＣＯ１１の使用バンドを決定するとともに検出位相差に応じた電流Ｉｄを生成し出力するバンド選択回路２０と、該バンド選択回路２０より出力されたバンド選択信号をデコードしてＴＸＶＣＯ１１へバンド切替え制御信号を供給するデコーダＤＥＣと、該バンド選択回路２０から出力される検出位相差に応じた電圧を生成するループフィルタ１７とを備え、該ループフィルタ１７で平滑された電圧が発振制御電圧Ｖｔとして前記ＴＸＶＣＯ１１にフィードバックされるように構成されている。
【００２１】
また、上記ＴＸＶＣＯ１１の発振周波数情報を得るため、この実施例では、外部から供給される図示しないＲＦＶＣＯの発振周波数設定情報とＩＦＶＣＯの発振周波数設定情報を各々保持するレジスタ２１Ａ，２１Ｂと、これらの設定情報から指定された発振周波数を所定の分周比で分周したときの周波数を得るための割り算回路２２Ａ，２２Ｂと、これらの割り算回路２２Ａ，２２Ｂにより算出された周波数の差をとってＴＸＶＣＯ１１の発振周波数情報とする減算回路２３と、該減算回路２３により算出された発振周波数情報を保持するレジスタ２４と、が設けられている。このような構成を設けているのは、本実施例のＰＬＬ回路が図６に示されているいわゆるオフセットＰＬＬ方式の送信回路に適用されることを想定しているためである。レジスタ２１Ａ，２１Ｂや割り算回路２２Ａ，２２Ｂ，減算回路２３を省略して、外部からＴＸＶＣＯ１１の発振周波数情報をレジスタ２４に直接設定するように構成しても良い。
【００２２】
上記ＴＸＶＣＯ１１は、特に制限されるものでないが、本実施例では、２５６個の周波数帯（以下、バンドと称する）を有するように構成されている。固定分周回路１４は１／１３０の分周比を有し、２６ＭＨｚの基準発振信号φｒを分周して２００ｋＨｚの信号を生成するように構成されている。ループフィルタ１７は、容量Ｃ０，Ｃ１と、該容量Ｃ０，Ｃ１間に設けられた抵抗Ｒ１と、容量Ｃ１と並列に設けられた抵抗Ｒ２および容量Ｃ２とから３次のフィルタとして構成されている。抵抗Ｒ１，Ｒ２および容量Ｃ０，Ｃ１，Ｃ２は半導体チップに形成された素子が用いられる。
【００２３】
また、この実施例のＰＬＬ回路は、上記バンド選択回路２０とループフィルタ１７との間に、バンド選択回路２０からの電流Ｉｄを供給する代わりに制御電圧Ｖｔの可変範囲のほぼ中間の固定電圧ＶDCを供給可能な切替えスイッチ１８が設けられている。なお、バンド選択回路２０から出力される検出位相差に応じた電流Ｉｄは、位相差の正負に応じてループフィルタ１７に対して充電電流または放電電流（引き抜き電流）として供給される。この実施例では、検出位相差に応じた電流Ｉｄがバンド選択回路２０から出力されるようにされているが、検出位相差に応じた電流Ｉｄを位相比較回路１５からループフィルタ１７へ供給するように構成しても良い。
【００２４】
さらに、バンド選択回路２０とデコーダＤＥＣとの間に所定のオフセット値ＯＳＶを加算する加算器２５を設けて、可変分周回路１２と固定分周回路１４のリセット動作のずれに起因する判別誤差を補償するようにしても良い。可変分周回路１２と固定分周回路１４のリセット動作にずれが生じる原因の一つは、リセット信号の供給経路の長さが可変分周回路１２までと固定分周回路１４までとで異なることから生じる遅延時間差である。リセット信号は制御回路２０から与えてもよいし、基準発振回路（ＤＣＸＯ）１３により生成された基準発振信号φｒもしくはそれを適当に分周したり遅延したりした信号を用いることができる。オフセット値は、ベースバンド回路から高周波ＩＣ２００へ与えられ、所定のレジスタに保持されるように構成される。
【００２５】
可変分周回路１２は、モジュロカウンタと呼ばれる回路を用いて構成されている。すなわち、可変分周回路１２は、ＶＣＯ１１の発振信号φ０を入力とし１／Ｐ分周または１／（Ｐ＋１）分周が可能なプリスケーラ１２１と、モジュロカウンタを構成するＮカウンタ１２２およびＡカウンタ１２３とからなる。プリスケーラ１２１とＮカウンタ１２２およびＡカウンタ１２３からなるモジュロカウンタとによる発振信号の分周の仕方は既に公知の技術である。
【００２６】
プリスケーラ１２１は、例えば１／６４分周と１／６５分周のように、分周比の異なる２種類の分周が可能に構成されており、Ａカウンタ１２３のカウント終了信号で一方の分周比から他方への切り替えが行なわれる。Ｎカウンタ１２２とＡカウンタ１２３はプログラマブルカウンタで、Ｎカウンタ１２２には、所望の周波数（出力として得たいＴＸＶＣＯの発振周波数ｆ０）を基準発振信号φｒの分周信号φｒ’の周波数ｆr’とプリスケーラ１２１の第１の分周比（例えばＰ＝６５）とで割り算したときの整数部が、またＡカウンタ１２３には、その余り（ＭＯＤ）が設定され、各カウンタはその設定された値を計数するとカウント動作を終了し、再度設定値のカウントを行なう。
【００２７】
このような手順でプリスケーラ１２１とモジュロカウンタが動作すると、プリスケーラ１２１は先ずＴＸＶＣＯ１１の発振信号を１／６４分周し、その出力をＡカウンタ１２３が設定値まで計数すると、Ａカウンタ１２３からカウント終了信号ＭＣが出力され、この信号ＭＣによってプリスケーラ１２１の動作が切り替えられ、再びＡカウンタ１２３が設定値を計数するまでプリスケーラ１２１はＶＣＯ１１の発振信号を１／６５分周する。このような動作をすることによって、モジュロカウンタは整数比でなく、小数部を有する比で発振信号の分周を行なうことができるようになる。前記レジスタ２４に設定されている発振周波数情報（Ｎ，Ａ）がＮカウンタ１２２とＡカウンタ１２３に設定される。
【００２８】
位相比較回路１５は、可変分周回路１２（Ｎカウンタ３２２）の出力φ１と固定分周回路１４の出力φｒ’を比較して可変分周回路１２の出力φ１の位相が固定分周回路１４の出力φｒ’の位相よりも進んでいるか遅れているか判別し、該判別結果に応じた信号をバンド選択回路２０に供給する。具体的には、位相比較回路１５は、基準発振信号φｒを分周する固定分周回路１４から出力される２００ｋＨｚの信号φｒ’を基準に、図２に示すように、信号φｒ’の立下りの時点で基準発振信号φｒの１周期分だけ可変分周回路１２（Ｎカウンタ３２２）の出力φ１を監視して、その間にφ１が立ち下がったか、φ１がロウレベルまたはハイレベルにあるか否かを判定する。なお、可変分周回路１２と固定分周回路１４は信号φｒ’の１周期ごとにリセットされ、位相比較回路１５による判定が行なわれる。
【００２９】
信号φｒ’の立下りの周期でφ１が立ち下がれば周波数が一致しているということであるので、位相比較回路１５はバンド選択回路２０に現在のバンドを維持するように指令する信号を供給する。また、信号φｒ’の立下りの時点でφ１がロウレベルであれば、φ1が既に立ち下がっているつまりφ１の周波数が高いということであるため、位相比較回路１５はバンド選択回路２０に現在のバンドよりも周波数の低いバンドを選択するように指令する信号を供給する。一方、信号φｒ’の立下りの時点でφ１がハイレベルであれば、φ1はまだ立ち下がっていないつまりφ１の周波数が低いということであるため、位相比較回路１５はバンド選択回路２０に現在のバンドよりも周波数の高いバンドを選択するように指令する信号を供給する。
【００３０】
位相比較回路１５からの指令信号を受けたバンド選択回路２０は、図３に示すように、２分探査方式で上記位相の比較判別を８回繰り返して選択バンドを決定し、バンド選択信号ＶＢ０〜ＶＢ７を生成して出力する。なお、上記のようなバンド選択制御は、切替えスイッチ１８が固定電圧ＶDC側に切り替えられて、固定電圧ＶDCが制御電圧ＶｔとしてＴＸＶＣＯ１１に供給された状態で行なわれ、選択バンドが決定すると切替えスイッチ１８は制御回路２０側に切替えられて、制御回路２０からの電流で決定されたループフィルタ１７の電圧がＴＸＶＣＯ１１に供給され、ＰＬＬの周波数引き込みが行なわれる。
【００３１】
２分探査方式による選択バンド決定処理における最初の指定バンドは２５６個のバンド＃０〜＃２５５のうち中央のバンド＃１２７である。次に、１回目の判定結果に基づいて生成されたバンド切替え制御信号ＶＢ０〜ＶＢ７により指定されるバンドは、可変分周回路１２側のクロックφ１が進んでいるときは＃１２７と＃０の真ん中の＃６３、φ１が遅れているときは＃１２７と＃２５５の真ん中の＃１９１である。２回目の判定結果に基づいて生成されたバンド切替え制御信号ＶＢ０〜ＶＢ７により指定されるバンドは、＃６３と＃０の真ん中の＃３１、＃１２７と＃６３の真ん中の＃９５、＃１２７と＃１９１の真ん中の＃１５９または＃１９１と＃２５５の真ん中の＃１２３のいずれかである。３回目の判定結果に基づいて生成されたバンド切替え制御信号ＶＢ０〜ＶＢ７により指定されるバンドは、＃１５、＃４７、＃７９、＃１１１、＃１４３、＃１７５、＃２０７、＃２３９のいずれかである。このような動作を８回繰り返すことで、２５６バンドの中から指定発振周波数（設定値Ｎ，Ａに対応した周波数）に適したバンドが選択される。
【００３２】
さらに、本実施例のバンド選択制御では、８回目の判別の後に、可変分周回路１２と固定分周回路１４にリセットをかけずに、ＶＣＯ１１の選択バンドを切り替えるとともに、切替えスイッチ１８を固定電圧ＶDC側からバンド選択回路２０の出力端子側に切り替えてＰＬＬループを閉じて、ＶＣＯ１１をフィードバック制御させる状態に移行させるように構成されている。
【００３３】
一般的なＰＬＬの制御方法では、使用バンドが決定してＶＣＯ１１にバンド切替え制御信号ＶＢ０〜ＶＢ７を供給してバンドを設定したときに可変分周回路１２と固定分周回路１４にリセットをかけることが行なわれるが、可変分周回路１２のリセットタイミングと固定分周回路１４のリセットタイミングに差があるシステムにおいては、ＶＣＯのバンドを設定したときに可変分周回路１２と固定分周回路１４にリセットをかけると可変分周回路１２のリセットが遅れることで位相比較回路１５からチャージアップ信号が出力されてＶＣＯの制御電圧Ｖｔが大きくずれてしまいＰＬＬの周波数引込みに要する時間が長くなるおそれがある。これに対し、本実施例では、８回目の判別の後に、可変分周回路１２と固定分周回路１４にリセットをかけずに切替えスイッチ１８を切り替えるようにしているため、バンド選択動作中のループの状態を保持したままスイッチの切替えが行なわれる。その結果、ＰＬＬの周波数引込みに要する時間が短くなるという利点がある。
【００３４】
図４には、本実施例において使用する電圧制御発振回路（ＴＸＶＣＯ）１１の構成例が示されている。
この実施例のＶＣＯはＬＣ共振型発振回路であり、ソースが共通接続されかつ互いにゲートとドレインとが交差結合された一対のＮチャネルＭＯＳトランジスタＭ１，Ｍ２と、該トランジスタＭ１，Ｍ２の共通ソースと接地点ＧＮＤとの間に接続された定電流源Ｉ０と、各トランジスタＭ１，Ｍ２のドレインと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタＬ１，Ｌ２と、上記トランジスタＭ１，Ｍ２のドレイン端子間に直列に接続されたバラクタ・ダイオードなどからなる可変容量素子Ｃｖ１，Ｃｖ２と、トランジスタＭ１，Ｍ１２のドレイン端子間に直列に接続された容量Ｃ１１−スイッチＳＷ１−容量Ｃ１２と、これらと並列に接続されたＣ２１−ＳＷ２−Ｃ２２，Ｃ３１―ＳＷ３−Ｃ３２，……Ｃ８１−ＳＷ８−Ｃ８２とから構成されている。
【００３５】
そして、この実施例のＶＣＯにおいては、可変容量素子Ｃｖ１，Ｃｖ２の接続ノードＮ０に図１のループフィルタ１７からの制御電圧Ｖｔが印加されて発振周波数が連続的に変化される一方、スイッチＳＷ１〜ＳＷ８には、バンド選択回路２０の出力をデコードするデコーダＤＥＣからのバンド切替え制御信号ＶＢ０〜ＶＢ７が供給され、ＶＢ０〜ＶＢ７がそれぞれハイレベルかロウレベルのいずれかにされることによって発振周波数が段階的（２５６段階）に変化されるように構成されている。
【００３６】
また、容量Ｃ１１とＣ１２は同一容量値、Ｃ２１とＣ２２、Ｃ３１とＣ３２、Ｃ４１とＣ４２、Ｃ５１とＣ５２、Ｃ６１とＣ６２、Ｃ７１とＣ７２、Ｃ８１とＣ８２もそれぞれ同一容量値である。ただし、容量Ｃ１１，Ｃ２１，Ｃ３１，Ｃ４１，Ｃ５１，Ｃ６１，Ｃ７１，Ｃ８１の容量値はそれぞれ２のｍ乗（ｍは０，１，２，３，……７）の重みを有するように設定されており、バンド切替え制御信号ＶＢ０〜ＶＢ７の組合せに応じて合成容量値Ｃが２５６段階で変化され、ＶＣＯ１１は図５に示す２５６個のバンド＃０〜＃２５５の周波数特性のいずれかで動作するようにされる。
【００３７】
ＶＣＯがカバーすべき周波数範囲を広くしたい場合、制御電圧Ｖｔによるバラクタ・ダイオードの容量値の変化のみで行なおうとすると、図５に一点鎖線Ａで示すように、Ｖｔ−ｆvco特性が急峻になり、ＶＣＯの感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｔ）が大きくなってノイズに弱くなる。つまり、制御電圧Ｖｔに僅かなノイズがのっただけでＶＣＯの発振周波数が大きく変化してしまう。
【００３８】
この問題を解決するために、この実施例のＶＣＯは、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替え制御信号ＶＢ０〜ＶＢ７で接続する容量素子を２５６段階に切り替えてＣの値を変化させることで、図５に実線で示すように、２５６本のＶｔ−ｆvco特性線に従った発振制御を行なえるように構成され、使用するバンドに応じていずれかの特性を選択して動作させるようにされている。
【００３９】
なお、この実施例のＬＣ共振型発振回路においては、容量Ｃ１１〜Ｃ８２は半導体基板上に形成された金属膜−絶縁膜−金属膜のサンドイッチ構造の容量で構成されている。容量Ｃ１１〜Ｃ８２を構成する電極の面積比を適宜設定することにより所望の容量比（２のｍ乗）を得ることができる。以下、容量Ｃ１１〜Ｃ８２をバンド切替え容量と称する。容量Ｃ１１〜Ｃ８２として、ＭＯＳトランジスタのゲート電極と基板間の容量を用いても良い。インダクタＬ１，Ｌ２は、半導体基板上に形成されたアルミニウム層からなるオンチップの素子として形成することができるが、外付け素子を使用してもよい。
【００４０】
次に、上記第１の実施例のＰＬＬ回路（図１）を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）とそれを用いた通信システムの一例を、図６を用いて説明する。なお、図６において、図１と同一の回路には同一の符号を付して重複した説明は省略する。
【００４１】
図６に示されているように、システムは信号電波の送受信用アンテナ１００、送受信切り替え用のスイッチ１１０、受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ１２０ａ〜１２０ｄ、送信信号を増幅する高周波電力増幅回路（パワーモジュール）１３０、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路３００などで構成される。高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成される。
【００４２】
特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の３つの通信方式による４つの周波数帯の信号の変復調が可能に構成されている。また、これに応じて、高周波フィルタは、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ１２０ａと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ１２０ｂと、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ１２０ｃ，１２０ｄとが設けられている。
【００４３】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。
受信系回路ＲＸＣは、ＰＣＳ、ＤＣＳ、ＧＳＭの各周波数帯の受信信号をそれぞれ増幅するロウノイズアンプ２１１ａ，２１１ｂ，２１１ｃ，２１１ｄと、高周波発振回路（ＲＦＶＣＯ）２５０で生成された局部発振信号φRFを分周し互いに９０°位相がずれた直交信号を生成する分周移相回路２１０と、ロウノイズアンプ２１１ａ，２１１ｂ，２１１ｃ，２１１ｄで増幅された受信信号に分周移相回路２１０で生成された直交信号をミキシングすることで復調およびダウンコンバートを行なうミキサ回路２１２と、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。
【００４４】
高利得増幅部２２０Ａは、複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４と利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ１が接続された構成を有しており、復調されたI信号を増幅してベースバンド回路３０へ出力する。高利得増幅部２２０Ｂも同様に、複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４と利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ２が接続された構成を有しており、復調されたＱ信号を増幅してベースバンド回路３００へ出力する。
【００４５】
オフセットキャンセル回路２１３は、各利得制御アンプＰＧＡ１１〜ＰＧＡ２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）と、これらのＡＤ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤＡ変換回路（ＤＡＣ）と、これらのＡＤ変換回路（ＡＤＣ）とＤＡ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。
【００４６】
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φIFを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φIFを１／４分周して１６０ＭＨｚのような信号を生成する分周回路２３１と、該分周回路２３１で分周された信号をさらに分周しかつ互いに９０°位相がずれた直交信号を生成する分周移相回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φTXを発生する送信用発振回路（ＴＸＶＣＯ）２４０と、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φTXをカプラ２８０Ａ，２８０ｂ等で抽出したフィードバック信号と周波数変換用の発振信号を生成する局部発振回路としての高周波発振回路（ＲＦＶＣＯ）２５０で生成された高周波発振信号φRFを分周した信号φRF’とをミキシングすることでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３６と、該オフセットミキサ２３６の出力と前記加算器２３４で合成された信号TXIFとを比較して位相差を検出するアナログ位相比較器２３７ａおよびディジタル位相比較器２３７ｂと、該位相検出回路２３７ａ，２３７ｂの出力に応じた電圧を生成するループフィルタ２３８などから構成されている。
【００４７】
なお、ループフィルタ２３８を構成する抵抗および容量は、オンチップの素子が用いられている。送信用発振回路（ＴＸＶＣＯ）２４０は、ＧＳＭ８５０とＧＭＳ９００の送信信号を生成する発振回路２４０ａと、ＤＣＳ１８００とＰＣＳ１９００の送信信号を生成する発振回路２４０ｂとからなる。このように発振回路を２つ設けているのは、送信用発振回路は、高周波発振回路２５０や中間周波数の発振回路２３０に比べて周波数の可変範囲が広く１つの発振回路ですべてカバーできる回路を設計するのは容易でないためである。
【００４８】
アナログ位相比較器２３７ａとディジタル位相比較器２３７ｂが設けられているのは、ＰＬＬ回路の動作開始時における引込み動作を早くするためである。具体的には、送信開始時は先ずディジタル位相比較器２３７ｂで位相比較を行ない、その後アナログ位相比較器２３７ａに切り替えることで、高速で位相ループをロックさせることができるようにされる。
【００４９】
また、この実施例の高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１と、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２と、これらのシンセサイザ２６１および２６２の基準信号となる基準発振信号φr を生成する基準発振回路（ＤＣＸＯ）２６４とが設けられている。ＤＣＸＯ２６４には外付けの水晶振動子が接続される。ＤＣＸＯ２６４と外付けの水晶振動子とを組み合わせたものが図１の基準発振回路１３に相当する。シンセサイザ２６１および２６２は、それぞれ分周回路や位相比較回路、チャージポンプ、ループフィルタなどで構成される。
【００５０】
なお、基準発振信号φｒは周波数精度の高いことが要求されるため、基準発振回路２６４には外付けの水晶振動子が接続される。基準発振信号φｒとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は、汎用部品であり容易に手に入れることができる。
【００５１】
図６において１／２，１／４などの分数が付記されているブロックはそれぞれ分周回路、符号ＢＦＦで示されているのはバッファ回路である。また、ＳＷ１，ＳＷ２，ＳＷ３は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行なうＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するスイッチである。ＳＷ４は送信時にベースバンド回路３００からのＩ，Ｑ信号を変調用ミキサ２３３ａ，２３３ｂに供給すべくオン、オフ制御されるスイッチである。これらのスイッチＳＷ１〜ＳＷ４は制御回路２６０からの信号によって制御される。
【００５２】
制御回路２６０には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧはベースバンド回路３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンド回路３００から高周波ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてのロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。
【００５３】
図１に示されているバンド選択回路２０は、この制御回路２６０内に設けられている。また、図１の可変分周回路１２や固定分周回路１４、位相比較回路１５、レジスタ２１，２４、演算回路２３，２４はＩＦシンセサイザ２６２内に設けられている。図示しないが、バンド選択回路２０から出力されたバンド選択信号をデコードするデコーダＤＥＣはＴＸＶＣＯ２４０の近傍に設けられている。
【００５４】
コントロールレジスタＣＲＧは、特に制限されるものでないが、受信モード、送信モード、アイドルモード、ウォームアップモードなどの動作モードを指定するビットフィールドや、いずれの周波数帯の信号を送受信するのか指定するビットフィールドなどが設けられる。ここで、アイドルモードは待受け時等ごく一部の回路のみ動作し少なくとも発振回路を含む大部分の回路が停止するスリープ状態となるモード、ウォームアップモードは送信または受信の直前にＰＬＬ回路を起動させるモードである。そして、これらのモードは、ベースバンドＩＣ３００から高周波ＩＣ２００の制御回路２６０に対して供給されるコマンドによって開始される。コマンドは例えば８ビットや１６ビットのような所定のビット長のコード（以下、Ｗｏｒｄと記す）によって構成されており、予め複数種類のコマンドコードが用意されている。
【００５５】
この実施例では、位相検出回路２３７ａ，２３７ｂと、ループフィルタ２３８、送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂおよびオフセットミキサ２３６とによって周波数変換を行なう送信用ＰＬＬ回路（ＴＸ−ＰＬＬ）が構成される。
【００５６】
本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２６０が、送受信時に高周波発振回路２５０の発振信号の周波数φRFを使用するチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ２を切り替えることで、オフセットミキサ２３６に供給される信号の周波数が変更されることによって送受信の周波数の切り替えが行なわれる。さらに、制御回路２６０から切替えスイッチＳＷ１，ＳＷ２，ＳＷ３を送受信の周波数帯に応じて切り替えるための制御信号が供給される。
【００５７】
本実施例では、中間周波用発振回路（ＩＦＶＣＯ）２３０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに設定され、これが分周回路２３１と分周移相回路２３２で１／８に分周されて８０ＭＨｚの搬送波（TXIF）が生成されて変調が行なわれる。
【００５８】
一方、高周波発振回路（以下、ＲＦＶＣＯと記す）２５０の発振周波数は、受信モードと送信モードとで異なる値に設定される。送信モードでは、ＲＦＶＣＯ２５０の発振周波数ｆRFは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφRF’としてオフセットミキサ２３６に供給される。
【００５９】
オフセットミキサ２３６では、このφRF’と送信用発振回路（ＴＸＶＣＯ）２４０からの送信用発振信号φTXの周波数の差（ｆRF’−ｆTX）に相当する信号が出力され、この差信号の周波数が変調信号TXIFの周波数と一致するように送信用ＰＬＬ（ＴＸ−ＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０は、ＲＦＶＣＯ２５０からの発振信号φRF’の周波数（ｆRF／４）と変調信号TXIFの周波数（ｆTX）の差に相当する周波数で発振するように制御される。
【００６０】
受信モードでは、ＲＦＶＣＯ２５０の発振周波数ｆRFは、例えばＧＳＭ８５０の場合３４７６〜３５７６ＭＨｚに、ＧＳＭ９００の場合３７００〜３８４０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、ＧＳＭの場合はこれが分周回路で１／２分周され、またＤＣＳとＰＣＳの場合はそのまま分周移相回路２１０へ供給されて分周と位相シフトされてミキサ回路２１２に供給される。
【００６１】
ＲＦＶＣＯ２５０は、図４のＴＸＶＣＯとほぼ同様な構成のＬＣ共振型発振回路で構成され、ＬＣ共振回路を構成する容量素子が各々スイッチ素子を介して複数個並列に設けられ、そのスイッチ素子をバンド切り替え信号で選択的にオンさせることにより、接続される容量素子すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。また、ＲＦＶＣＯ２５０は、ＲＦシンセサイザ２６１内のループフィルタからの制御電圧によって可変容量素子の容量値が変化され、発振周波数が連続的に変化される。
【００６２】
なお、本実施例においては、図６に示されている回路のうち高周波ＩＣ２００と高周波フィルタ１２０ａ〜１２０ｄおよび基準発振回路（ＤＣＸＯ）に接続される水晶振動子（図示省略）は、セラミックのような１つの絶縁基板上に実装されてモジュールとして構成される。このモジュール基板の上には、高周波ＩＣ２００とパワーアンプ１３０との間に設けられるインピーダンス整合回路（図示省略）も実装される。ただし、インピーダンス整合回路は、モジュール基板上に形成されたマイクロストリップラインを用いて構成することができる。さらに、送受信切替えスイッチ１１０やパワーアンプ１３０、これらの回路間に設けられるロウパスフィルタやインピーダンス整合回路（図示省略）も高周波ＩＣ２００と同一の絶縁基板上に実装して、ワンモジュール化することが可能である。
【００６３】
次に、図６のオフセットＰＬＬ方式の送信系回路を有する高周波ＩＣにおける制御回路２６０によるモード制御および各ＶＣＯの立ち上げの手順を、図７のタイミングチャートを用いて説明する。なお、図７において、（Ａ）はＶＣＯの周波数測定とその測定値に基づくバンド選択を行なう従来の高周波ＩＣにおけるＲＦＶＣＯ，ＩＦＶＣＯおよびＴＸＶＣＯの動作を示すタイミングチャート、（Ｂ）は本実施例の高周波ＩＣにおけるＲＦＶＣＯ，ＩＦＶＣＯおよびＴＸＶＣＯの動作を示すタイミングチャートである。
【００６４】
システムの電源が投入されると、高周波ＩＣ２００に対して電源の供給が開始される。また、電源の立上がり後にベースバンドＩＣ３００から高周波ＩＣ２００に対して例えば "Ｗｏｒｄ４"なるコマンドが供給される。すると、制御回路２６０によって高周波ＩＣ２００内部のレジスタなどの回路がリセット状態にされ、高周波ＩＣ２００はアイドルモード（コマンド待ちのスリープ状態）に入る（図７タイミングｔ１）。この状態では、各ＶＣＯの発振動作は停止されている。従来の高周波ＩＣでは、アイドルモード中に、ベースバンドＩＣ３００からＶＣＯの測定を指示する所定のビットコードからなるコマンド（Ｗｏｒｄ７）が供給されると、高周波ＩＣ２００内のＲＦＶＣＯとＩＦＶＣＯの周波数測定処理（測定と記憶）が行なわれるが、本実施例の高周波ＩＣ２００においては何もなされない（図７タイミングｔ２）。
【００６５】
従来の高周波ＩＣにおいては、ＲＦＶＣＯとＩＦＶＣＯの各バンドの周波数測定は並行して行なわれる。その後、ＩＦＶＣＯの周波数測定に使用したカウンタを用いた送信用ＴＸＶＣＯ２４０ａの周波数測定を行ない、それが終了するとＴＸＶＣＯ２４０ｂの周波数測定を行なう。そのため、ＲＦＶＣＯの周波数測定の方が早く終わる。ベースバンドＩＣ３００は 測定開始コマンド"Ｗｏｒｄ７"の送信後、適当な時間が経過すると初期設定を指令する"Ｗｏｒｄ５，６"を送って来る（図７タイミングｔ３）。ＴＸＶＣＯ２４０ｂの周波数測定が終了すると、終了が制御回路２６０に通知されるように構成されており、制御回路２６０は測定終了後に高周波ＩＣ２００内部を送受信動作のために初期設定する。
【００６６】
この初期設定が終了すると、ベースバンドＩＣ３００から高周波ＩＣ２００に対して、レジスタ２１Ａ，２１Ｂ等に設定する値（使用チャネルの周波数情報）を含むコマンド"Ｗｏｒｄ１"が供給され、制御回路２６０はＶＣＯを起動するウォームアップモードに入る（図７タイミングｔ４）。このコマンドには送信または受信を指示するビットも含まれており、そのビットに応じて受信の時はベースバンドからの周波数情報に基づいてＲＦＶＣＯ２５０の使用バンドの選択動作を行なう。そして、ＲＦＶＣＯ２５０を発振動作させ、ＲＦ−ＰＬＬループをロック状態にさせる。
【００６７】
その後、ベースバンドＩＣ３００から受信動作を指令するコマンド"Ｗｏｒｄ２"が送られて来ると、受信モードに入り、受信系回路ＲＸＣを動作させて受信信号の増幅、復調を行なわせる（図７タイミングｔ５）。従来の高周波ＩＣにおいては、"Ｗｏｒｄ１"が供給されるとＲＦＶＣＯの周波数測定を行なってから、ＲＦシンセサイザをロックさせるようになっており、この周波数測定はすべてのバンドについて行なうため、２分探査方式で使用バンドを決定する本実施例の高周波ＩＣに比べて使用バンドが決定されるまでの時間が長くかかる。ＲＦＶＣＯのバンド数が例えば１６個のような場合にはそれでも時間的に間に合っていたが、バンド数が増加して例えば２５６個のような数になると、ＲＦシンセサイザ２６２のロックアップが受信開始に間に合わないおそれがある。これに対し、本実施例の高周波ＩＣでは２分探査方式で使用バンドを決定するため、バンド数が多くても受信開始前にＲＦシンセサイザのロックアップを確実に終了させることができるようになる。
【００６８】
次に、受信が終了するとベースバンドＩＣ３００から周波数情報を含むコマンド"Ｗｏｒｄ１"が供給され、再び制御回路２６０はＶＣＯを起動するウォームアップモードに入る（図７タイミングｔ６）。このコマンド内の送信または受信を指示するビットが送信を示しているときは、ＩＦＶＣＯ２３０を起動させてＩＦシンセサイザ２６２のロッキングを開始するとともに、ベースバンドＩＣ３００からの周波数情報に基づいてＲＦＶＣＯ２５０とＴＸＶＣＯ２４０の使用バンドの選択動作を行なう。そして、バンド決定後にＲＦシンセサイザ２６２およびＴＸ−ＰＬＬループをロック状態にさせる。さらに、このウォームアップモードでは制御回路２６０は、オフセットキャンセル回路２１３を起動させて高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットキャンセルを行なわせる。本実施例におけるＴＸＶＣＯ２４０の使用バンドの選択に要する時間は４０〜５０μ秒で済む。
【００６９】
その後、ベースバンドＩＣ３００から高周波ＩＣ２００に対して、送信動作を指令する"Ｗｏｒｄ３"を送られる。"Ｗｏｒｄ３"を受信すると、制御回路２６０は送信モードに入り、送信信号の変調、増幅を行なわせる（図７タイミングｔ７）。また、制御回路２６０は、送信切替えスイッチＳＷ４をオンさせると共に、ＧＳＭかＤＣＳ／ＰＣＳかに応じてスイッチＳＷ２などの切替え制御も行なう。なお、上記受信モードおよび送信モードは、それぞれタイムスロットと呼ばれる時間単位（例えば５７７μ秒）で実行される。
【００７０】
従来方式の高周波ＩＣにおいては、送信モードに入る際にも"Ｗｏｒｄ１"が供給されるとＲＦＶＣＯの周波数測定とＴＸＶＣＯの周波数測定を行なってから、ＲＦシンセサイザとＩＲシンセサイザをロックさせるようになっており、使用バンドが決定されるまでの時間が長くかかる（８ｍ秒）が、本実施例の高周波ＩＣでは２分探査方式で使用バンドを決定するため、バンド数が多くても受信開始前にＲＦシンセサイザのロックアップを確実に終了させることができるようになる。
【００７１】
次に、本発明を、送信信号のアップコンバートと受信信号のダウンコンバートに共通に使用される高周波信号φRFを生成するＲＦ−ＰＬＬに適用した高周波ＩＣ及びそれを用いた無線通信システムの実施例を、図８を用いて説明する。
【００７２】
この実施例は、いわゆるダイレクトコンバージョン方式の高周波ＩＣに適用したものである。図８において、図１に示されている回路や素子と同一の回路、素子には同一の符号を付して重複した説明は省略する。ＲＦ−ＰＬＬの部分は簡略化して示されているが、図１の実施例のＴＸ−ＰＬＬ回路とほぼ同様な構成を有する。図８のＲＦ−ＰＬＬと図１のＴＸ−ＰＬＬとの主な差異は、ＴＸＶＣＯ１１がＲＦＶＣＯ１０に置き換えられている点と、ＲＦ−ＰＬＬには図１におけるレジスタ２１Ａ，２１Ｂと演算器２２Ａ，２２Ｂ，２３が不要な点である。
【００７３】
また、図８の高周波ＩＣでは、送信系回路は、ベースバンド回路３００から供給されるＩ，Ｑ信号を増幅するアンプ２４１と、増幅されたＩ，Ｑ信号とＲＦＶＣＯ１１で生成された発振信号φRFとを合成することにより変調およびアップコンバートを行なうミキサ２４２と、変調された信号を増幅するアンプ２４３などから構成されている。
【００７４】
図９は、上記実施例の高周波ＩＣのデバイス構造を示す。図９に示されているように、本実施例の高周波ＩＣは、基板としてシリコンのような半導体基板５００の上に埋込み酸化膜５１０を介して単結晶シリコンのような半導体層５２０を形成（エピタキシャル成長）したＳＯＩ基板を用いた場合が例として示されている。基板として通常のシリコンチップを用いてもよいが、ＳＯＩ基板を用いることで、基板を通して伝達されるノイズ量を小さくすることができる。また、この実施例では、半導体層５２０は、前記絶縁層５１０に達するような溝を掘って絶縁体等を充填してなるいわゆるトレンチアイソレーション領域５３０で複数の島領域５２１〜５２４に分割されている。
【００７５】
このうち第１の島領域５２１には送信系回路ＴＸＣを構成する素子が形成され、第２の島領域５２２には受信系回路ＲＸＣを構成する素子が形成され、第３の島領域５２３には制御系回路ＣＴＣの発振回路やシンセサイザ２６１，２６２のうちアナログ回路を構成する素子が形成され、第４の島領域５２４には制御回路２６０およびシンセサイザ２６１，２６２のうちレジスタや分周回路、位相比較器などのディジタル回路（図６の符号ＩＳＬ１参照）を構成する素子が形成されている。図１の回路に関して説明すると、ＴＸＶＣＯ１１は送信系回路ＴＸＣを構成する素子が形成されている第１の島領域５２１に形成され、ループフィルタ１７と可変分周回路１２のうちプリスケーラ１２１は第３の島領域５２３に形成され、残りの回路は第４の島領域５２４に形成されている。
【００７６】
さらに、この実施例では、アナログ回路が形成された島領域５２３と、送信系回路ＴＸＣおよび受信系回路ＲＸＣが形成された島領域５２１および島領域５２２との間には絶縁層５１０に達するような厚い絶縁層で構成された分離領域５３１が形成されている。送信系回路ＴＸＣが形成された島領域５２１と受信系回路ＲＸＣが形成された島領域５２２との間にも同様な絶縁層からなる分離領域を設けるようにしても良い。
【００７７】
なお、図９においては、トレンチアイソレーション領域５３０で分離された１つの島領域にそれぞれ１つの素子が形成されている様子が示されているが、図示の都合でそのようにしたもので、それぞれの島領域に形成される回路を構成する素子がすべてトレンチアイソレーション領域５３０で分離された別個の領域に形成されている必要はない。図９において、第２の島領域５２１に形成されている素子はバイポーラ・トランジスタ、第３の島領域５２３に形成されている素子は容量素子、第４の島領域５２４に形成されている素子はＭＯＳＦＥＴである。それぞれの素子の構造は公知の一般的な素子の構造と同じであるので、詳しい構造の説明は省略する。
【００７８】
上記のように、送信系回路ＴＸＣと受信系回路ＲＸＣとが別の島領域に形成されることにより、送信系回路ＴＸＣで発生したノイズが受信系回路ＲＸＣに伝達されるのを抑制することができる。また、アナログ回路とディジタル回路とが別の島領域に形成されることにより、ディジタル回路で発生したノイズがアナログ回路に伝達して信号の精度が低下したり信号に歪が発生したりするのを抑制することができる。さらに、受信系回路ＲＸＣに関しては、図６に符号ＩＳＬ２で示すような箇所で回路を構成する素子が形成される領域を分離するようにアイソレーション領域を形成すると良い。アンプ２１１やミキサＭＩＸを構成する素子は高周波で動作するためノイズを発生しやすいとともに、高利得増幅部２２０は非常に高いゲインを有するため僅かなノイズも増幅されてしまうので、これらの回路間をアイソレーション領域で分離することによりアンプ２１１やミキサＭＩＸで発生したノイズを高利得増幅部２２０に伝えにくくすることができる。
【００７９】
図１０は、上記実施例の高周波ＩＣを使用した無線通信システムの一例としての携帯電話機のシステム構成例を示す。図１０において、（Ａ）は本発明を適用した高周波ＩＣを使用した携帯電話機システム、（Ｂ）は従来の高周波ＩＣを使用した携帯電話機システムである。
【００８０】
図１０（Ａ）において、符号２００は本実施例の高周波ＩＣ、Ｘｔａｌは基準発振回路２６４の外付け素子である水晶振動子、３００はベースバンドＩＣ、１３０はパワーアンプ（モジュール）であり、これらのＩＣとモジュールがプリント基板６００上に搭載されている。高周波ＩＣ２００と水晶振動子Ｘｔａｌとは絶縁基板に実装されてモジュールＭＤＬとして構成されている。図１０（Ｂ）において、符号ＢＬＣ１，ＢＬＣ２，ＢＬＣ３はそれぞれ発振器（モジュール）とフィルタからなるブロック、ＴＣＸＯは水晶振動子を含む発振モジュールである。高周波ＩＣ２００と発振器&フィルタＢＬＣ１，ＢＬＣ２，ＢＬＣ３、発振モジュールＴＣＸＯは、さらに絶縁基板に実装されてモジュールとして構成されることもある。
【００８１】
図１０（Ａ）と（Ｂ）とを比較すると明らかなように、本発明を適用した高周波ＩＣを使用した携帯電話機は従来の高周波ＩＣを使用した携帯電話機に比べて高周波ＩＣとその周辺回路が小型化され、システムの実装密度が大幅に低減されることが分かる。
【００８２】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、ＶＣＯ１１が２５６個のいずれかのバンドに切り替えられるように構成されているが、１２８バンドあるいは５１２バンド等であっても良い。また、前記実施例の無線通信システムでは、中間周波数の発振信号を生成するＩＦＶＣＯに関しては複数のバンドのいずれかを選択可能に構成されていないものに説明したが、それに限定されず、ＩＦ−ＶＣＯに関してもＴＸ−ＶＣＯやＲＦ−ＶＣＯと同様に複数のバンドのいずれかを選択可能に構成し、ウォームアップモードにおいてＴＸ−ＶＣＯやＲＦ−ＶＣＯと同時つまり時間的に並行してバンド選択動作を行なうように構成することができる。
【産業上の利用可能性】
【００８３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮ用の高周波ＩＣその他、受信信号や送信信号と合成されて周波数変換や変復調を行なう高周波信号を生成するＰＬＬ回路を有する高周波ＩＣに対しても本発明を適用することができる。
【図面の簡単な説明】
【００８４】
【図１】本発明に係る通信用半導体集積回路（高周波ＩＣ）の送信回路に用いられるＰＬＬ回路の一実施例を示すブロック図である。
【図２】図１のＰＬＬ回路におけるバンド選択時の位相比較のタイミングを示すタイミングチャートである。
【図３】図１のＰＬＬ回路におけるバンド選択の手順を示す概念図である。
【図４】図１の実施例のＰＬＬ回路を構成するＶＣＯ（電圧制御発振回路）の一実施例を示す回路図である。
【図５】図４のＶＣＯにおける制御電圧Ｖｔと発振周波数ｆvcoとの関係を示す特性図である。
【図６】本発明に係る高周波ＩＣ及びそれを用いた無線通信システムの構成例を示すブロック図である。
【図７】（Ａ）は従来の高周波ＩＣにおけるＲＦＶＣＯ，ＩＦＶＣＯ，ＴＸＶＣＯの立ち上げのタイミングを示すタイミングチャート、（Ｂ）は本発明に係る高周波ＩＣにおけるＲＦＶＣＯ，ＩＦＶＣＯ，ＴＸＶＣＯの立ち上げのタイミングを示すタイミングチャートである。
【図８】本発明に係る高周波ＩＣ及びそれを用いた無線通信システムの他の実施例を示すブロック図である。
【図９】実施例の高周波ＩＣのデバイス構造を示す一部断面斜視図である。
【図１０】（Ａ）は本発明を適用した高周波ＩＣを使用した携帯電話機のシステム構成図、（Ｂ）は従来の高周波ＩＣを使用した携帯電話機のシステム構成図である。
【符号の説明】
【００８５】
１１    発振回路（ＴＸＶＣＯ）
１２    可変分周回路
１３    基準発振回路
１４    固定分周回路
１５    位相比較回路
１６    チャージポンプ
１６    ループフィルタ
１８    切替えスイッチ
２０    バンド選択回路
２１Ａ，２１Ｂ，２４  周波数情報設定用レジスタ
２２Ａ，２２Ｂ  演算回路（割り算回路）
２３  演算回路（減算回路）
２５  オフセット付与回路（加算回路）
１００  送受信用アンテナ
１１０  送受信切り替え用のスイッチ
１２０  フィルタ
１３０  高周波電力増幅回路
２００  高周波ＩＣ
２１１  ロウノイズアンプ
２１２  復調&ダウンコンバート用ミキサ
２１３  高利得増幅回路
２３２  変調&アップコンバート用ミキサ
２６０  制御回路
３００  ベースバンド回路
５００  半導体基板
５１０  埋込み絶縁膜
５２０  半導体領域（エピタキシャル層）
５３０，５３１  分離領域
【図１】
2005167536.tif 000003
【図２】
2005167536.tif 000004
【図３】
2005167536.tif 000005
【図４】
2005167536.tif 000006
【図５】
2005167536.tif 000007
【図６】
2005167536.tif 000008
【図７】
2005167536.tif 000009
【図８】
2005167536.tif 000010
【図９】
2005167536.tif 000011
【図１０】
2005167536.tif 000012