(57)【特許請求の範囲】
【請求項１】
交流電動機へ出力する電圧指令を演算するコントローラと、入力される交流電源の電圧位相を検出し、入力電圧検出信号を出力する入力電圧検出回路と、出力電流を検出し、出力電流検出信号を出力する出力電流検出回路と、前記入力電圧検出信号及び前記出力電流検出信号の論理状態に基づき、双方向スイッチの点弧順を切り替える転流シーケンス制御回路群と、を備え、前記交流電源の各相と前記交流電動機の各相を前記双方向スイッチで接続し、前記電圧指令に応じた電圧を最大電圧・中間電圧・最低電圧の三レベルのＰＷＭ信号で前記双方向スイッチを駆動して前記交流電動機に出力するマトリクスコンバータであって、
前記コントローラは、前記ＰＷＭ信号の所定の遷移タイミングで前記中間電圧のＰＷＭ信号のＯＮ時間を所定時間確保（最小時間確保処理）し、
前記転流シーケンス制御回路群は、前記三レベルのＰＷＭ信号に対しスイッチング遅れ時間補正用のシフトレジスタを用いてデッドタイム補正処理を施し、さらに、該デッドタイム補正処理後の前記三レベルのＰＷＭ信号のＯＮ時間とＯＦＦ時間が所定値以下の部分に対し、所定時間確保（追加補正処理）することを特徴とするマトリクスコンバータ。
【請求項２】
前記最小時間確保処理は、前記中間電圧のＰＷＭ信号から前記最大電圧のＰＷＭ信号へと遷移するタイミング及び前記最大電圧のＰＷＭ信号から前記中間電圧のＰＷＭ信号へと遷移するタイミングで、少なくとも前記中間電圧のＰＷＭ信号のＯＮ時間を延ばすか、あるいは最大電圧のＰＷＭ信号のＯＦＦ時間を延ばすことを特徴とする請求項１に記載のマトリクスコンバータ。
【請求項３】
前記追加補正処理は、最小時間確保用のシフトレジスタを用いて該シフトレジスタの上位ビットと下位ビットが“１”であればその間のビットは全て“１”とし、“０”であればその間のビットは“０”として前記三レベルのＰＷＭ信号を生成することを特徴とする請求項１または２に記載のマトリクスコンバータ。
【請求項４】
交流電源の各相と交流電動機の各相を双方向スイッチで接続し、電圧指令に応じた電圧を最大電圧・中間電圧・最低電圧の三レベルのＰＷＭ信号で前記双方向スイッチを駆動して前記交流電動機に出力するマトリクスコンバータの出力電圧制御方法であって、
入力される交流電源の電圧位相を検出し、入力電圧検出信号を出力するステップと、
出力電流を検出し、出力電流検出信号を出力するステップと、
前記入力電圧検出信号及び前記出力電流検出信号の論理状態に基づき、双方向スイッチの点弧順を切り替えるステップと、
前記中間電圧のＰＷＭ信号から前記最大電圧のＰＷＭ信号へと遷移するタイミング及び前記最大電圧のＰＷＭ信号から前記中間電圧のＰＷＭ信号へと遷移するタイミングで、少なくとも前記中間電圧のＰＷＭ信号のＯＮ時間を延ばすか、あるいは最大電圧のＰＷＭ信号のＯＦＦ時間を延ばすステップと、
前記三レベルのＰＷＭ信号に対し、スイッチング遅れ時間補正用のシフトレジスタを用いてデッドタイム補正処理を行うステップと、
前記三レベルのＰＷＭ信号のＯＮ時間とＯＦＦ時間が所定値以下の部分に対し、最小時間確保用のシフトレジスタの上位ビットと下位ビットが“１”であればその間のビットは全て“１”とし、“０”であればその間のビットは“０”として前記三レベルのＰＷＭ信号を生成するステップと、
を備えて、前記ＰＷＭ信号の更新を周期毎に実施することを特徴とするマトリクスコンバータの出力電圧制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクスコンバータ及びその出力電圧制御方法に関する。
【背景技術】
【０００２】
従来のマトリクスコンバータは、入力電圧検出信号と出力電流検出信号との論理状態により転流順序を変える転流シーケンス制御回路群とシフトレジスタを備え、転流時に電源短絡や出力開放を起さず、正確な電圧を出力している（例えば、特許文献１参照）。
図３において、１は交流電源、２は交流ラインフィルタ、３は電源電圧検出回路、４はゲートドライバ、５は転流シーケンス制御回路群、６はコントローラ、７は電流方向検出回路群、８は交流電動機、９は双方向スイッチモジュール、１０〜１８は双方向スイッチである。また、信号Ａは検出された入力電流位相、信号Ｂは双方向スイッチモジュール９を駆動するゲート駆動信号、信号Ｃはゲートドライバ４への指令信号であるゲート信号、信号Ｄは電圧を出力するためのＰＷＭ指令、信号Ｅは検出された出力電流の方向である。
【０００３】
図５は、転流シーケンス制御回路群５の１個の双方向スイッチ分の回路構成図であり、図４の転流シーケンス制御回路群５には、９個分の双方向スイッチを制御する回路が存在する。図において、１９、２０はラッチ回路、２１はエッジ検出回路、２２は論理判定回路、２３はシフトレジスタＡ、２４はシフトレジスタＢ、２５はシフトレジスタＣであり、エッジ検出回路２１は、ラッチ回路１９、２０からの信号Ｆ，Ｇの変化タイミングでＰＷＭ指令の更新タイミングエッジを検出し、そのタイミングで信号Ｈを論理判定回路２２へ出力する。
なお、信号Ｆは次回ＰＷＭ指令、信号Ｇは現ＰＷＭ指令、信号ＨはＰＷＭ指令更新エッジ信号である。
シフトレジスタＡ，Ｂ，Ｃはｎビット長のシフトレジスタで、図示していないシフトクロックによって下位ビットから上位ビットへデータがシフトされ最上位ビットが出力される。このシフトクロックはΔＴ／ｎの周期でコントローラ６から入力される。なお、ΔＴは双方向スイッチのスイッチング遅れ時間である。これにより、シフトレジスタＡ，Ｂ，Ｃ内のデータはスイッチング遅れ時間ΔＴの時間経過で全て更新されることになる。また、シフトレジスタＡは論理判定回路１７の出力Ｉ、シフトレジスタＢは論理判定回路１７の出力Ｊによって全ビットが“１”にセットされ、ビット“１”の間は転流による遅れ時間ΔＴの補正を行うようになっている。シフトレジスタＣの出力信号Ｃがゲート信号となりゲートドライバ４に入力される。
【０００４】
このように、従来のマトリクスコンバータは、シフトレジスタと論理判定回路を用い、スイッチング遅れ時間ΔＴの補正を行い、電源短絡や出力開放を起さず、正確な電圧指令を出力するのである。
【特許文献１】特開２００６−１５８０６３号公報（第４−５頁、図１，３）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のマトリクスコンバータは、そもそも出力ができない微小幅のＰＷＭ信号となる電圧指令まで出力しようとするので、非常に過大な逆回復サージ電圧が発生し、双方向スイッチの耐圧製品保証値を超えてしまう恐れがあった。
本発明はこのような問題点に鑑みてなされたものであり、スイッチングサージ電圧を抑制し、双方向スイッチの破損の恐れを解消し、信頼性の高いマトリクスコンバータとその出力電圧制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記問題を解決するため、本発明は、次のように構成したのである。
請求項１に記載の発明は、交流電動機へ出力する電圧指令を演算するコントローラと、入力される交流電源の電圧位相を検出し、入力電圧検出信号を出力する入力電圧検出回路と、出力電流を検出し、出力電流検出信号を出力する出力電流検出回路と、前記入力電圧検出信号及び前記出力電流検出信号の論理状態に基づき、双方向スイッチの点弧順を切り替える転流シーケンス制御回路群と、を備え、前記交流電源の各相と前記交流電動機の各相を前記双方向スイッチで接続し、前記電圧指令に応じた電圧を最大電圧・中間電圧・最低電圧の三レベルのＰＷＭ信号で前記双方向スイッチを駆動して前記交流電動機に出力するマトリクスコンバータであって、前記コントローラは、前記ＰＷＭ信号の所定の遷移タイミングで前記中間電圧のＰＷＭ信号のＯＮ時間を所定時間確保（最小時間確保処理）し、  前記転流シーケンス制御回路群は、前記三レベルのＰＷＭ信号に対しスイッチング遅れ時間補正用のシフトレジスタを用いてデッドタイム補正処理を施し、さらに、該デッドタイム補正処理後の前記三レベルのＰＷＭ信号のＯＮ時間とＯＦＦ時間が所定値以下の部分に対し、所定時間確保（追加補正処理）するものである。
【０００７】
また、請求項２に記載の発明は、請求項１に記載のマトリクスコンバータにおいて、前記最小時間確保処理は、前記中間電圧のＰＷＭ信号から前記最大電圧のＰＷＭ信号へと遷移するタイミング及び前記最大電圧のＰＷＭ信号から前記中間電圧のＰＷＭ信号へと遷移するタイミングで、少なくとも前記中間電圧のＰＷＭ信号のＯＮ時間を延ばすか、あるいは最大電圧のＰＷＭ信号のＯＦＦ時間を延ばすものである。
また、請求項３に記載の発明は、請求項１または２に記載のマトリクスコンバータにおいて、前記追加補正処理は、最小時間確保用のシフトレジスタを用いて該シフトレジスタの上位ビットと下位ビットが“１”であればその間のビットは全て“１”とし、“０”であればその間のビットは“０”として前記三レベルのＰＷＭ信号を生成するものである。
【０００８】
上記問題を解決するため、本発明は、次のようにするのである。
請求項４に記載の発明は、交流電源の各相と交流電動機の各相を双方向スイッチで接続し、電圧指令に応じた電圧を最大電圧・中間電圧・最低電圧の三レベルのＰＷＭ信号で前記双方向スイッチを駆動して前記交流電動機に出力するマトリクスコンバータの出力電圧制御方法であって、入力される交流電源の電圧位相を検出し、入力電圧検出信号を出力するステップと、出力電流を検出し、出力電流検出信号を出力するステップと、前記入力電圧検出信号及び前記出力電流検出信号の論理状態に基づき、双方向スイッチの点弧順を切り替えるステップと、前記中間電圧のＰＷＭ信号から前記最大電圧のＰＷＭ信号へと遷移するタイミング及び前記最大電圧のＰＷＭ信号から前記中間電圧のＰＷＭ信号へと遷移するタイミングで、少なくとも前記中間電圧のＰＷＭ信号のＯＮ時間を延ばすか、あるいは最大電圧のＰＷＭ信号のＯＦＦ時間を延ばすステップと、前記三レベルのＰＷＭ信号に対し、スイッチング遅れ時間補正用のシフトレジスタを用いてデッドタイム補正処理を行うステップと、前記三レベルのＰＷＭ信号のＯＮ時間とＯＦＦ時間が所定値以下の部分に対し、最小時間確保用のシフトレジスタの上位ビットと下位ビットが“１”であればその間のビットは全て“１”とし、“０”であればその間のビットは“０”として前記三レベルのＰＷＭ信号を生成するステップと、を備えて、前記ＰＷＭ信号の更新を周期毎に実施するのである。
【発明の効果】
【０００９】
請求項に記載の発明によると、出力電圧指令のＰＷＭ信号は所定の最小ＯＮ時間、最小ＯＦＦ時間を確保でき、ＰＷＭスイッチングの際に発生するサージ電圧を双方向スイッチの耐圧以下にすることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【００１１】
図１は、本発明のマトリクスコンバータのブロック図である。図において、従来技術のブロック図である図３と同一であるものはその説明を省略し、異なる部分５’について以下説明する。
５’は転流シーケンス制御回路群で、コントローラ６からのＰＷＭ指令Ｄ、入力電源電圧検出回路３からの入力電圧位相Ａ、出力電流検出回路７からの出力電流方向Ｅの論理状態により、転流遅れ時間ΔＴと最小ＯＮ時間ΔＴ’を付加したゲート信号Ｃ’をゲートドライバ４へ出力する。
本発明が従来技術と異なる部分は、転流シーケンス制御回路群５に代えて転流シーケンス制御回路群５’を備え、ゲート信号Ｃに代えてゲート信号Ｃ’を出力するようにした部分である。
【００１２】
図２は、転流シーケンス制御回路群５’の１個の双方向スイッチ分の回路構成図である。図において、従来技術の図４におけるシフトレジスタＢ（２４）の出力信号を、シフトレジスタＣ（２５）へ入力する代わりに、シフトレジスタＤ（２６）への入力に変更し、論理判定回路２２からの出力信号Ｋと共にシフトレジスタＤ（２６）へ入力している。シフトレジスタＤ（２６）では、最小時間ΔＴ’を確保したＰＷＭ信号Ｌを作成し、シフトレジスタＣ（２５）へ出力している。
なお、最小時間ΔＴ’の確保は、最小時間ΔＴ’は１ビットシフトするのに要する時間の何ビット分に相当する時間かで考慮され、そのビット数に対応するパルス幅として各信号に付加することで実現される。
このように、転流シーケンス制御回路群５’は構成されている。
【００１３】
次に、図２を用いてシフトレジスタＤ（２６）の動作を説明する。
図のシフトレジスタＤ（２６）は、最小時間ΔＴ’に相当するビット数（以下、ｍビットとする）のレジスタで構成されている。また、シフトレジスタＢ（２４）から入力されるデータは下位ビットから上位ビットへ、シフトクロックによってシフトされ、シフトアウトしたビットは信号ＬとしてシフトレジスタＣ（２５）へ出力される。
シフトレジスタＤ（２６）は、論理判定回路２２からのシフトレジスタＤセット信号Ｋをトリガとして、下記動作を行う。
シフトレジスタＤ（２６）内のビット状態が、上位ビットと下位ビットが共に“１”の間に“０”があればその間のビットは全て“1”とし、逆に、上位ビットと下位ビットが共に“０”の間に“１”があればその間のビットは全て“０”とする。そして、上記以外の状態はそのままの出力するようにして、シフトレジスタＤ（２６）内のビット状態を変更・更新する。
このようにして、シフトレジスタＤ（２６）は最小時間ΔＴ’を確保したＰＷＭ信号Ｌを出力する。
【００１４】
次に、転流シーケンス制御回路群５’を用いて実施される転流シーケンスの動作について、図３の処理手順を示すフローチャートを用いて説明する。
はじめに、ステップ１で、コントローラ６は、記載していないがＶ／ｆ一定制御等でモータ８に出力する出力電圧指令を演算し、入力電源電圧検出回路３からの入力電圧位相信号Ａを用いて、中間電圧指令及び最大電圧指令を決定し、ＰＷＭ制御のためのキャリア信号との大小比較により中間パルス指令ＭＩＤ、最大パルス指令ＭＡＸ及び最小パルス指令ＭＩＮを求める。
次に、ステップ２で、コントローラ６は、中間パルス指令ＭＩＤの立ち上がりからｍビット分に相当する期間の最大パルス指令ＭＡＸを“０”に、さらに、中間パルス指令ＭＩＤの立ち下がりからｍビット分に相当する期間の最大パルス指令ＭＡＸを“０”にする。
このようにして、コントローラ６は、中間パルス指令ＭＩＤから最大パルス指令ＭＡＸへと遷移するタイミング及び最大パルス指令ＭＡＸから中間パルス指令ＭＩＤへと遷移するタイミングで最大パルス指令ＭＡＸを“０”にして最小時間ΔＴ’の間“１”を確保した中間パルス指令ＭＩＤを生成する。
【００１５】
次に、ステップ３で、コントローラ６は、ステップ２で生成した中間パルス指令ＭＩＤ、最大パルス指令ＭＡＸと最小パルス指令ＭＩＮをＰＷＭ信号Ｄとして転流シーケンス回路群５’へ出力する。転流シーケンス回路群５’では、入力されたＰＷＭ信号Ｄに転流遅れ時間ΔＴ分のデッドタイム補正処理を施す。転流シーケンス回路群５’内の論理判定回路２２は、シフトレジスタＡ（２３）はシフトレジスタＡセット信号Ｉ、シフトレジスタＢ（２４）はシフトレジスタＢセット信号Ｊをトリガにしてシフトレジスタ内のデータを下位ビットから上位ビットへ１ビットずつシフトされる。シフトアウトしたビットは図２に記載の回路の矢印に従い次のシフトレジスタへ入力される。なお、ここで行われるデッドタイム補正処理は、出力電流検出回路７が出力する出力電流方向Ｅ 及び入力電源電圧検出回路３からの入力電流位相信号Ａを用いて行われるが、従来技術と同様な処理であるので説明は省略する。
【００１６】
次に、ステップ４で、シフトレジスタＤ（２６）は、論理判定回路２２からのシフトレジスタＤセット信号Ｋをトリガとし、シフトレジスタＢ（２４）からシフトアウトしてきたビットを最下位ビットに入力し、下位ビットから上位ビットへ１ビットずつシフトされる。なお、シフトアウトしたビットはシフトレジスタＣ（２５）へ入力される。
同様にシフトレジスタＣ（２５）でも１ビットシフトされ、このときシフトアウトしたビットが対応する各双方向スイッチ１０〜１８のゲート信号Ｃ’としてゲートドライバ４に出力される。
この後、シフトレジスタＤ（２６）内の上位ビットと下位ビットが“１”であればその間のビットは全て“１”とし、“０”であればその間のビットは“０”としてシフトレジスタＤ（２６）内のビットを更新する。
これら動作により、ゲート信号Ｃ’は所定の最小ＯＮ時間及び最小ＯＦＦ時間を確保している。
上記各ステップはＰＷＭ指令更新エッジ信号Ｈに同期して実施される。
なお、ステップ２において、シフトレジスタを用いた同様な手法で中間パルス指令ＭＩＤの“１”の時間を延ばしても、最小時間ΔＴ’の間“１”を確保した中間パルス指令ＭＩＤを生成することができるのは言うまでもない。
このようにして、転流シーケンスは実施される。
【００１７】
このように、前記ＰＷＭ信号の所定の遷移タイミングでの最小時間ΔＴ’を確保する最小時間確保処理、デッドタイム補正処理及び最小時間ΔＴ’を確保する追加補正処理が実施されるので、出力電圧指令の各ＰＷＭ信号は所定の最小時間のＯＮ条件、ＯＦＦ条件を満足し、ＰＷＭスイッチングの際に発生するサージ電圧を抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施例を示すマトリクスコンバータのブロック図
【図２】本発明の転流シーケンス制御回路群５’の回路構成図
【図３】本発明の処理手順を示すフローチャート
【図４】従来のマトリクスコンバータのブロック図
【図５】従来の転流シーケンス制御回路群５の回路構成図
【符号の説明】
【００１９】
１  交流電源
２  ラインフィルタ
３  入力電源電圧検出回路
４  ゲートドライバ
５、５’  転流シーケンス制御回路群
６  コントローラ
７  出力電流検出回路
８  モータ
９  双方向スイッチモジュール
１０〜１８  双方向スイッチ
１９、２０  ラッチ回路
２１  エッジ検出回路
２２  論理判定回路
２３  シフトレジスタＡ
２４  シフトレジスタＢ
２５  シフトレジスタＣ
２６  シフトレジスタＤ
Ａ  入力電流位相
Ｂ  ゲート駆動信号
Ｃ、Ｃ’  ゲート信号
Ｄ  ＰＷＭ指令
Ｅ  出力電流方向
Ｆ  次ＰＷＭ指令
Ｇ  現ＰＷＭ指令
Ｈ  ＰＷＭ指令更新エッジ信号
Ｉ  シフトレジスタＡセット信号
Ｊ  シフトレジスタＢセット信号
Ｋ  シフトレジスタＤセット信号
Ｌ  最小時間ΔＴ’を確保したＰＷＭ信号
【図１】
0005115707.tif 000002
【図２】
0005115707.tif 000003
【図３】
0005115707.tif 000004
【図４】
0005115707.tif 000005
【図５】
0005115707.tif 000006