(57)【要約】【課題】  基板１と、該基板１上に位置する一対の素子電極２，３及び該素子電極２，３間に設けられた、電子放出部５を有する導電性薄膜４を備えた電子放出素子と、少なくとも一対の素子電極２，３と接触して基板１の露出面上を覆う帯電防止膜６とを有する電子源基板について、非駆動時の低電圧時に素子電極２，３間に流れるリーク電流を抑える。【解決手段】  帯電防止膜６に、当該帯電防止膜６を介して一対の素子電極２，３間に生じる電流を妨げるハイインピーダンス部７を設ける。【選択図】      図２
2005294253.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板上に位置する一対の素子電極、及び該素子電極間に設けられ、電子放出部となる間隙を有する導電性薄膜を備えた電子放出素子と、少なくとも前記一対の素子電極と接触して前記基板の露出面上を覆う帯電防止膜とを有する電子源基板であって、前記帯電防止膜に、当該帯電防止膜を介して前記一対の素子電極間に生じる電流を妨げるハイインピーダンス部が形成されていることを特徴とする電子源基板。
【請求項２】
前記帯電防止膜のハイインピーダンス部が、ハイインピーダンス部に隣接する帯電防止膜のシート抵抗値の１００倍以上のシート抵抗値を有することを特徴とする請求項１に記載の電子源基板。
【請求項３】
前記帯電防止膜は前記導電性薄膜の外縁と接触しており、前記ハイインピーダンス部は、前記導電性薄膜が有する間隙とつながる亀裂であることを特徴とする請求項２に記載の電子源基板。
【請求項４】
前記帯電防止膜のハイインピーダンス部が、１０12Ω／□より大きいシート抵抗値を有することを特徴とする請求項２に記載の電子源基板。
【請求項５】
前記帯電防止膜のハイインピーダンス部が、帯電防止膜の薄膜化部又は不連続部として形成されていることを特徴とする請求項２に記載の電子源基板。
【請求項６】
複数の前記電子放出素子と、各電子放出素子に接続されて、互いに交差する向に形成されたＸ方向配線及びＹ方向配線とを有することを特徴とする請求項２に記載の電子源基板。
【請求項７】
請求項６に記載の電子源基板と、該電子源基板からの電子線の照射によって画像を表示する画像形成部材を有する基板とが対向して配置されていることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１又は複数の電子放出素子を有する電子源基板、及び複数の電子放出素子をマトリクス状に並べて配線で連結した電子源基板を用いた画像形成装置に関する。
【背景技術】
【０００２】
従来、絶縁性の基板上に、一対の素子電極と、該素子電極間に跨って形成され、電子放出部を有する導電性薄膜とからなる電子放出素子を設けた電子源基板について、基板の表面が帯電すると、電子放出素子の電子放出特性が不安定となり、また電子放出素子の放電劣化を生じることから、上記電極と導電性薄膜を設けた基板上に、帯電防止膜の構成材料を含む塗布液をスプレー塗布し、焼成して帯電防止膜を形成しておくことが知られている（例えば、特許文献１及び２参照）。
【０００３】
【特許文献１】特開平８−１８０８０１号公報
【特許文献２】特開２００２−３５８８７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、帯電防止膜が形成される基板面には、電子放出素子を構成する素子電極や導電性薄膜が設けられており、さらに画像表示装置に使用される、複数の電子放出素子をマトリクス駆動する電子源基板においては、Ｘ方向配線及びＹ方向配線が設けられている。このため、素子電極、導電性薄膜、Ｘ方向及びＹ方向配線の厚さ等の微妙なバランスで電子放出素子近傍の帯電防止膜の膜厚が厚くなり、シート抵抗が低くなりすぎることを生じやすい。特に、帯電防止膜をスプレー塗布する場合は、上記の条件に加え、塗布液の表面張力と下地である基板表面の接触角等の条件により、帯電防止膜の膜厚の分布が生じやすい。このように帯電防止膜の膜厚が厚く、シート抵抗が過剰に下がってしまうと、非駆動時の低電圧時（例えば、非選択素子にかかる電子放出には至らない低電圧）においても、微弱ではあるが電流が流れ出すことから、消費電力が増大する問題がある。また、このような電子源基板を画像表示装置に使用する場合、本来必要な容量に比してこのリーク電流分だけ大きな容量の駆動用のドライバＩＣを使用しなければならず、コストアップの原因となっている。
【０００５】
特に電子放出部近傍の帯電防止膜は、上述のリーク電流の増大に対する影響が大きいことが判明してきた。これを図２２を用いて説明する。なお、図２２において、１は絶縁性の基板、２，３は一対の素子電極、４は素子電極２，３間に跨って設けられた導電性薄膜、５は電子放出部となる間隙、６は帯電防止膜である。
【０００６】
本発明者らの研究によると、帯電防止膜６を高抵抗膜としても、図２２に矢印で経路（電流経路）を示すように、導電性薄膜４に隣接する帯電防止膜６領域を介して流れる電流が一定量存在しており、この電流量がリーク電流の値に大きく影響している。詳細な現象は不明な点もあるが、本発明者らの考察では、導電性薄膜４の間隙５の部分が極めて高抵抗なため、導電性薄膜４を介した素子電極２，３間の電圧が間隙５に集中（間隙５を境に左側の導電性薄膜４は素子電極２とほぼ同電位、右側の導電性薄膜４は素子電極３とほぼ同電位となり、間隙５が実際の電圧印加部分となる）し、間隙５近傍の導電性薄膜４に接触する領域の帯電防止膜６は、他の部分より低抵抗なパス（電流経路）となり、リーク電流が集中していると考えている。
【０００７】
また、電子放出部近傍に比べると程度が下がるものの、同様の電流パスが一対の素子電極間にも存在するため、一対の素子電極２，３間においてもリーク電流対策が必要である。
【０００８】
本発明は、上記従来の問題点に鑑みてなされたもので、非駆動時の低電圧時に素子電極間に流れるリーク電流を抑えることができる電子源基板を提供すると共に、これによって画像形成装置に用いた場合のドライバＩＣの負荷を低減し、容量の小さなドライバＩＣの使用を可能とすることで、画像形成装置のコストを低減できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
上記目的のために、本発明は、基板と、該基板上に位置する一対の素子電極、及び該素子電極間に設けられ、電子放出部となる間隙を有する導電性薄膜を備えた電子放出素子と、少なくとも前記一対の素子電極と接触して前記基板の露出面上を覆う帯電防止膜とを有する電子源基板であって、前記帯電防止膜に、当該帯電防止膜を介して前記一対の素子電極間に生じる電流を妨げるハイインピーダンス部が形成されていることを特徴とする電子源基板を提供するものである。
【００１０】
また、本発明は、複数の前記電子放出素子と、各電子放出素子に接続されて、互いに交差する向に形成されたＸ方向配線及びＹ方向配線とを有する電子源基板と、該電子源基板からの電子線の照射によって画像を表示する画像形成部材を有する基板とが対向して配置されていることを特徴とする画像形成装置を提供するものでもある。
【発明の効果】
【００１１】
本発明の電子源基板は、帯電防止膜にハイインピーダンス部が設けられており、これにより、非選択電圧印加時において素子電極間に生じるリーク電流を防止することができ、消費電力を抑制することができる。また、リーク電流を防止できることから、電子放出効率〔素子電極間を流れる電流に対する放出電子（放出される電流）の比率〕の高い電子源を得ることが出来るため、この電子源基板を用いた画像形成装置においては、ドライバＩＣとしてリーク電流を考慮した容量の大きなものを用いる必要がなく、ドライバＩＣとして容量の小さなものを用いることでコストダウンを図ることができる。特に、電子放出部となる導電性薄膜の間隙につながって、導電性薄膜に隣接する帯電防止膜にハイインピーダンス部となる亀裂が形成されている形態においては、導電性薄膜に隣接する帯電防止膜を電流が流れる場合、この亀裂を迂回して流れることになり、ハイインピーダンス部である亀裂が存在しない場合に比して電流経路が長くなる結果、導電性薄膜に隣接する帯電防止膜を流れるリーク電流を大幅に低減することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明についてさらに説明する。
【００１３】
図１及び図２は、本発明に係る電子源基板における１つの電子放出素子周りの基本構成を示す模式図で、図１は断面図、図２は平面図で、図中、１は基板、２，３は一対の素子電極、４は導電性薄膜、５は電子放出部、６は帯電防止膜、７は帯電防止膜６に形成されたハイインピーダンス部（図２参照）である。
【００１４】
基板１は、例えばガラス等の絶縁性材料で構成されている。この基板１は、一対の素子電極２，３及び電子放出部５を有する導電性薄膜４で構成された電子放出素子の電子放出特性に悪影響を及ぼさないよう、青板ガラス等のナトリウムの少ないガラスの上にナトリウムブロック層として厚さ０．５μｍ程度のシリコン酸化膜を形成したものや石英板等が好ましい。
【００１５】
素子電極２，３の材料としては、一般的な導電材料を用いることができる。例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｐｔ、Ｔｉ等の金属、Ｐｄ−Ａｇ等の合金、金属とガラス等から構成される印刷導電体、ＩＴＯ等の透明導電体等から適宜選択することができる。その膜厚は、好ましくは数百Åから数μｍの範囲が適当である。
【００１６】
素子電極２，３間の間隔、素子電極２，３の長さ、素子電極２，３の形状等は、電子源基板の用途等に応じて適宜設計されるが、一般的な素子電極２，３間の間隔は１μｍ〜１００μｍ、素子電極２，３の長さは数μｍ〜数百μｍである。
【００１７】
素子電極２，３の形成方法としては、一般的なスパッタリング等の成膜法とフォトリソグラフィーによるパターニングや、オフセット印刷等の印刷法等を用いることができる。
【００１８】
導電性薄膜４は、良好な電子源特性を得るために、微粒子で構成された微粒子膜であることが特に好ましく、その膜厚は、素子電極２，３間へのステップカバレッジ、抵抗値、後述するフォーミング条件等によって適宜選択されるが、１ｎｍ〜５０ｎｍであることが好ましい。
【００１９】
また、導電性薄膜４の抵抗値は、後述するフォーミング前の状態（電子放出部５の形成前の状態）では、フォーミング工程を行いやすくするために、ある程度の大きさであることが好ましく、具体的には１０3Ω／□〜１０7Ω／□であることが好ましい。この反面、フォーミング後（電子放出部５を形成した後）の導電性薄膜４は、素子電極２，３を介して電子放出部５に十分な電圧を印加できるよう、低抵抗であることが好ましいことから、導電性薄膜４は、１０3Ω／□〜１０7Ω／□のシート抵抗値を持つ金属酸化物の薄膜として形成し、フォーミング処理後に還元して、より低抵抗な金属薄膜とすることが好ましい。従って、最終的な状態での導電性薄膜４の抵抗値の下限は特に限定されない。なお、ここでいう導電性薄膜４の抵抗値とは、電子放出部５を含まない領域で測定されるシート抵抗値を意味している。
【００２０】
導電性薄膜４の材料としては、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ等の金属、ＰｄＯ、ＳｎＯ2、Ｉｎ2Ｏ3等の酸化物、ＨｆＢ2等の硼化物、ＴｉＣ、ＳｉＣ等の炭化物、ＴｉＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等が挙げられる。形成方法としては、インクジェット塗布法、スピンコート法、ディッピング法、真空蒸着法、スパッタリング法等、様々な手法が適用可能である。
【００２１】
帯電防止膜６の構成材料としては、炭素材料や、酸化スズ、酸化クロム、酸化アンチモン、ＩＴＯ等の金属酸化物や、導電性材料が酸化シリコン等に分散されたもの等を好適に用いることができる。帯電防止膜６の抵抗値は、放電を防止するためには、１０12Ω／□程度以下のシート抵抗値であること、またリーク電流を押さえる観点からは、１×１０9Ω／□以上の抵抗に制御することが好ましい。帯電防止膜６の膜厚は、所望の抵抗値に応じて決定されるが、一般的には１ｎｍ〜１００ｎｍであることが好ましい。帯電防止膜６の形成方法としては、スパッタリング法、真空蒸着法、ディッピング法、スプレーコート法、スピンコート法、炭素系ガスによる電子ビームによる重合法、あるいはプラズマ重合法、ＣＶＤ法等が挙げられる。
【００２２】
図示される帯電防止膜６は、素子電極２，３及び導電性薄膜４上にまで形成されているが、少なくとも素子電極２，３及び導電性薄膜４と接触する状態で基板１の露出面を選択的に覆うようにパターニングして設けたものとすることもできる。
【００２３】
ハイインピーダンス部７は、帯電防止膜６を介して前記一対の素子電極間２，３に生じる電流を妨げるもので、帯電防止膜６を、素子電極２と連続する領域と、素子電極３に連続する領域とに区分する位置に設けられている。また、ハイインピーダンス部７は、上記電流を妨げることができるよう、ハイインピーダンス部７に隣接する帯電防止膜６のシート抵抗値の１００倍以上のシート抵抗値を有することが好ましく、具体的には１０12Ω／□より大きいシート抵抗値を有することが好ましい。
【００２４】
ハイインピーダンス部７は、帯電防止膜６の薄膜化部又は不連続部として形成することができ、例えば、帯電防止膜６の形成を基板１の露出面全面に行わずに、隙間（不連続部）を残して形成することで、素子電極２側の帯電防止膜６と素子電極３側の帯電防止膜６とを部分的に分離形成したり、少なくとも基板１の露出面全面に帯電防止膜６を形成した後、例えばレーザー光の照射等で、素子電極２側の帯電防止膜６と素子電極３側の帯電防止膜６との間に薄膜化部又は不連続部を形成すること等によって設けることができる。このハイインピーダンス部７の形成手法については実施例において詳述する。
【００２５】
次に、導電性薄膜４に電子放出部５を形成するためのフォーミング工程について説明する。
【００２６】
フォーミング工程では、真空雰囲気下で、外部電源より電圧を印加し、素子電極２，３間に通電することによって導電性薄膜４を局所的に破壊、変形もしくは変質させ、電気的に高抵抗な状態の間隙状の電子放出部５を形成する。印加する電圧は、一般にパルス波形を用い、図３（ａ）に示されるように、パルス波高値が定電圧のパルスを印加する場合と、図３（ｂ）に示されるように、パルス波高値を増加させながら印加する場合とがある。図３（ａ）におけるパルス幅Ｔ１は通常１μｓｅｃ〜１０ｍｓｅｃ程度、パルス間隔Ｔ２は通常１０μｓｅｃ〜１００ｍｓｅｃ程度であり、波高値（フォーミング時のピーク電圧）は導電性薄膜４の材質などに応じて適宜選択される。また、図３（ｂ）におけるパルス幅Ｔ１とパルス間隔Ｔ２は上記図３（ａ）と同様で、波高値及び波高値の増加量は、導電性薄膜４の材質などに応じて適宜選択される。
【００２７】
導電性薄膜４として金属酸化物を用いた場合、若干の水素等の還元性を有するガスを含む雰囲気下で通電加熱すると、導電性薄膜４を還元しつつ電子放出部５を形成することができる。当初金属酸化物を主成分とする導電性薄膜４は、フォーミングを終えた後には、金属を主成分とする導電性薄膜４となり、電子放出素子を駆動する際の抵抗を低減することができる。また、導電性薄膜４を完全に還元するための工程を付加することもできる。
【００２８】
フォーミング処理の終了は、フォーミング用パルスの間に、導電性薄膜４を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で終了とすることができる。
【００２９】
尚、後述のように、帯電防止膜への亀裂形成のための追加フォーミングを行う場合は、上述のようにフォーミング前の導電性薄膜４の抵抗値に対して１０００倍以上の抵抗値を示した後に、このフォーミング工程よりも高エネルギーのフォーミングを、更に行うことを意味する。
【００３０】
次に、フォーミング工程により形成された電子放出部５内及びその周辺の導電性薄膜４上に、図１及び図２では不図示の炭素及び／又は炭素化合物を主成分とする膜を配置するための活性化工程について説明する。
【００３１】
活性化工程は、例えば真空中に適当な炭素化合物のガスを導入し、素子電極２，３間にパルス電圧を印加することによって行なう。活性化工程を行なうことにより、電子放出部５の近傍から放出される放出電流を大幅に増大させることができる。
【００３２】
活性化工程における好ましい炭素化合物のガス圧は、電子源基板の用途、炭素化合物の種類等によって異なるため、場合に応じて適宜設定される。
【００３３】
適当な炭素化合物としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒドル類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることができる。導入する炭素化合物の圧力は、真空装置の形状や真空装置に使用している部材、炭素化合物の種類等によって若干影響されるが、例えばトリニトリルの場合、１×１０-5Ｐａ〜１×１０-2Ｐａ程度が好ましい。
【００３４】
上記炭素化合物の存在下で素子電極２，３間にパルス電圧を印加する処理により、雰囲気中に存在する炭素化合物から、炭素及び／又は炭素化合物からなる膜が、前記フォーミング工程により形成された電子放出部５内及びその周辺の導電性薄膜４上に形成される。
【００３５】
図４（ａ），（ｂ）は、活性化工程で用いられる印加電圧波形の好ましい例を示すもので、印加する最大電圧値は通常１０〜２０Ｖの範囲で適宜選択される。図４（ａ）中、Ｔ１は、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定される。また、図４（ｂ）中、Ｔ１及びＴ１′はそれぞれ、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１′であって、電圧値は正負の絶対値が等しく設定される。
【００３６】
活性化工程は、素子電流又は放出電流を測定しながら行い、素子電流又は放出電流が所望の値となったところで終了とすることができる。なお、印加するパルス電圧のパルス幅、パルス間隔、パルス波高値等も、炭素化合物の種類やそのガス圧等に応じて適宜設定される。
【００３７】
次に、上記のような電子原基板であって、複数の電子放出素子を備えた電子源基板と、それを用いて画像表示を行う画像形成装置の構成例について図５及び図６で説明する。
【００３８】
図５は複数の電子放出素子を備えた電子源基板の模式的平面図（但し、帯電防止膜６は省略）、図６はそれを用いた画像形成装置の一部切欠斜視図で、図１及び図２と同じ符号は同様の部材を示す。
【００３９】
図５に示されるように、本電子源基板は、基板１上に複数対の素子電極２，３を設けると共に、各対の素子電極２，３間に跨って、電子放出部５を有する導電性薄膜４を設けたものとなっている。また、帯電防止膜６には、この帯電防止膜６を介して各対の素子電極２，３間に流れるリーク電流を抑制できる位置にハイインピーダンス部７が形成されている。
【００４０】
基板１上には、一方の素子電極３に接続されてＹ方向配線（下配線）８が設けられており、さらに絶縁層９を介して、Ｙ方向配線８と交差する方向に、他方の素子電極２に接続されたＸ方向配線（上配線）１０が設けられている。これらのＹ方向配線８及びＸ方向配線１０に関しては、電子放出素子にほぼ均等な電圧が供給されるように低抵抗であることが望まれ、材料、膜厚、配線幅等が適宜設定される。また、Ｙ方向配線８及びＸ方向配線１０、絶縁層９の形成方法の例としては、印刷法やスパッタリング法とフォトリソグラフィ技術の組み合わせ等を用いることができる。各電子放出素子は、上記Ｙ方向配線８及びＸ方向配線１０を介して素子電極２，３間に電圧を印加することで、選択的に駆動することができるようになっている。
【００４１】
上記図５に示される電子源基板は、図６に示される画像形成装置においては、リアプレート６０として配置されている。このリアプレート６０と相対向して、ガラス等の透明な絶縁性の基板６１の内面に蛍光膜６２とメタルバック６３等が形成されたフェースプレート６４が設けられている。６５は支持枠であり、リアプレート６０、支持枠６５及びフェースプレート６４はフリットガラス等で封着されており、パネル状の密閉容器を構成している。
【００４２】
上記リアプレート６０、支持枠６５及びフェースプレート６４で囲まれた空間は真空雰囲気とされる。この真空雰囲気の形成は、リアプレート６０又はフェイスプレート６４に排気管を設けておき、内部を真空排気した後、排気管を封止することでも行うことができるが、支持枠４５を介して行われるリアプレート６０とフェースプレート６４の封着を真空チャンバー中で行うことで、真空雰囲気の形成を容易化することができる。
【００４３】
画像の表示は、上記の画像形成装置に電子放出素子を駆動するための駆動回路を接続し、Ｙ方向配線８及びＸ方向配線１０を介して所望の素子電極２，３間に電圧を印加し、電子放出部５（図１〜図３参照）から電子を発生させると共に、高圧端子６６からアノード電極であるメタルバック６３に高電圧を印加して電子ビームを加速し、蛍光膜６２に衝突させることで行うことができる。
【００４４】
フェースプレート６４とリアプレート６０間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持つ大面積のパネル状密閉容器を構成することができる。
【００４５】
一対の素子電極２，３間に跨って、電子放出部５（図３参照）を有する導電性薄膜４を設けた電子放出素子は、表面伝導型電子放出素子と称されるもので、この表面伝導型電子放出素子の基本的特性によれば、電子放出部（電子放出部５）からの放出電子は、しきい値電圧以上では対向する素子電極２，３間に印加するパルス状電圧の波高値と幅によって制御され、その中間値によっても電流量が制御されるので、中間調表示が可能になる。また、本例のように多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の電子放出素子に上記パルス状電圧を適宜印加すれば、任意の電子放出素子に適宜電圧を印加することが可能となり、任意の電子放出素子をＯＮすることができる。
【００４６】
尚、ここで述べた画像形成装置の構成は、本発明の画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。
【実施例】
【００４７】
まず、素子電極２，３の形成から導電性薄膜４の形成までを図７及び図８に基づいて説明する。図７は、複数の電子放出素子を備えた電子源基板の製造工程中、導電性薄膜４の形成前の状態を示す平面模式図、図８は、複数の電子放出素子を備えた電子源基板の製造工程中、フォーミング前の状態を示す平面模式図である。
【００４８】
〔素子電極の形成〕
図７における基板１としては、アルカリ成分が少ない「ＰＤ２００」（旭ガラス（株）社製）の２．８ｍｍ厚ガラスを用い、さらにこの上にナトリウムブロック層として１００ｎｍ厚のＳｉＯ2膜を塗布焼成したものを用いた。
【００４９】
Ｘ方向配線（上配線）１０に接する素子電極２と、Ｙ方向配線８（下配線）に接する素子電極３とは、基板１上にスパッタリング法によって、まず下引層として５ｎｍ厚のチタニウム（Ｔｉ）、その上に４０ｎｍ厚の白金（Ｐｔ）を成膜した後、フォトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターンニングして形成した。
【００５０】
〔Ｙ方向配線の形成〕
共通配線として用いられるＹ方向配線８は、材料としてノリタケカンパニー製の銀（Ａｇ）ペーストを用い、スクリーン印刷法で素子電極３に接する状態で印刷し、その後５８０℃で８分焼成することで形成した。Ｙ方向配線８の形状は、複数の素子電極３を連結するようにライン状のパターンで形成した。Ｙ方向配線８の厚さは約１０μｍ、線幅は５０μｍである。
【００５１】
〔絶縁層の形成〕
次に、Ｙ方向配線８と、これと交差する方向に設けられるＸ方向配線１０間を絶縁するために絶縁層９を形成した。絶縁層９は、構成材料として、ＰｄＯを主成分としてガラスバインダーを混合したペーストを使用し、スクリーン印刷法で印刷し、５８０℃で８分焼成することを２回繰り返すことで形成した。絶縁層９の厚みは約３０μｍ、線幅は１５０μｍとした。また、Ｘ方向配線１０と素子電極２の電気的接続が可能なように、両者の接続部となる位置の絶縁層９にコンタクトホールを形成した。
【００５２】
〔Ｘ方向配線の形成〕
絶縁層９の形成後、Ｘ方向配線１０を形成した。Ｘ方向配線１０は、先に形成した絶縁層９の上に、銀（Ａｇ）ペーストをスクリーン印刷法で印刷し、４８０℃で１０分焼成することで形成した。また、絶縁層９のコンタクトホール部分で素子電極２と接続した。Ｘ方向配線１０は、Ｙ方向配線８と交差方向に設けられたライン状で、厚さは約１５μｍである。
【００５３】
図示していないが、外部駆動回路への引き出し端子もこれと同様の方法で形成した。
【００５４】
〔導電性薄膜の形成〕
各素子電極２，３の間に、インクジェット塗布方法により導電性膜４を形成し、図８に示されるように、フォーミングによる電子放出部５（図１、図２、図５参照）の形成前の基板１を得た。
【００５５】
インクジェット塗布に際しては、基板１上における個々の素子電極２，３の平面的ばらつきを補償するために、基板１上の数箇所においてパターンの配置ずれを観測し、観測点間のポイントのずれ量を直線近似して位置補完することによって、全画素の位置ずれをなくして、対応した位置に的確に塗付するようにした。
【００５６】
塗布材量としては、パラジウム膜の導電性薄膜４を得るために、先ず水とイソプロピルアルコール（ＩＰＡ）からなる溶媒にパラジウム錯体を他若干の添加剤を加えて溶解し、有機パラジウム含有溶液を得た。この溶液の液滴を、液滴付与手段としてピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように調整して基板１上の素子電極２，３間に付与した。その後この基板１を空気中にて、３５０℃で１０分間の加熱焼成処理をして、酸化パラジウム（ＰｄＯ）の薄膜を形成した。ＰｄＯ薄膜の直径は約６０μｍ、厚みは最大で１０ｎｍであった。
【００５７】
実施例１
上述した素子電極２，３の形成から導電性薄膜４の形成までを経た図８に示される基板１について、以下に述べる帯電防止膜６の形成と、フォーミングと、活性化を施してから特性の評価を行った。
【００５８】
〔帯電防止膜の形成〕
図９は、上述した素子電極２，３の形成から導電性薄膜４の形成までを経た図８に示される基板１における一対の素子電極２，３周りの基本構成を示す平面模式図である。この図９の状態の基板１の表面全面に感光性レジスト液を塗布し、図１０に示すように、導電性薄膜４をほぼ二分して一方の素子電極２又は３側（図１０では素子電極３側）だけにレジスト膜１００が残るようにパターニングした。レジスト液の塗布は、通常用いるスピンナー法、デイッピング法あるいはスプレー塗布法等で行うことができる。
【００５９】
次に、基板１の表面全面に、上記レジスト膜１００の上から帯電防止膜６（図１、図２参照）の構成材料を含む塗布液を塗布した。塗布液としては、酸化スズの微粒子を分散させた分散液を用い、これをスプレーにより全面に均一に塗布し、基板１の表面が塗膜１１０で覆われた図１１の状態とした。
【００６０】
レジスト膜１００（図１０参照）を剥離液を用いて剥離することで、レジスト膜１００上の塗膜１１０を除去し、３５０℃〜４００℃で１０分〜３０分程度大気焼成炉の中で焼成し、図１２に示されるように、導電性薄膜４をほぼ二分して一方の素子電極２又は３側（図１２では素子電極２側）のみに帯電防止膜６を形成した。
【００６１】
次に、再度基板１の表面に感光性レジスト液を全面塗布し、図１３に示すように、先に形成した帯電防止膜６側にレジスト膜１３０が残るようにパターニングした。このレジスト膜１３０は、帯電防止膜６を覆うと共に、素子電極３側が帯電防止膜６よりｄだけ大きくなるようにパターニングした。
【００６２】
上記レジスト膜１３０の形成後、再度基板１の表面に前記と同じ塗布液を全面塗布し、基板１の表面が塗膜１４０で覆われた図１４の状態とした。
【００６３】
レジスト膜１３０（図１３参照）を剥離液を用いて剥離することで、レジスト膜１３０上の塗膜１４０を除去し、３５０℃〜４００℃で１０分〜３０分程度大気焼成炉の中で焼成し、図１５に示されるように、導電性薄膜４のほぼ中央部を通る間隔ｄの不連続部であるハイインピーダンス部７で素子電極２側と素子電極３側に分けられた帯電防止膜６，６を形成した。
【００６４】
このときの間隔ｄの不連続部はマスクパターン精度から２〜３μｍ程度とした。この分断された帯電防止膜６，６の間に介在するハイインピーダンス部（不連続部）７のシート抵抗は、その後の測定で１×１０12Ω／□より大きいことを確認した。
【００６５】
〔フォーミング〕
続いて、フォーミング工程を実施した。
【００６６】
図７に示される基板１の周囲に、Ｙ方向配線８とＸ方向配線１０の端部を取り出し電極として露出させた状態で、基板１全体を覆うようにフード状の蓋をかぶせて真空ポンプで排気することにより基板１との間で内部に真空空間を作り、内部の圧力が２×１０-3Ｐａに到達するまで排気した。さらに、２％の水素を混合した窒素ガスを導入し、外部電源より取り出し電極部からＸ方向配線１０及びＹ方向配線８間に電圧を印加し、素子電極２，３間に通電することによって、導電性薄膜４に、電気的に高抵抗な状態の間隙５を形成した。フォーミングの電圧波形は、図３（ａ）に示した波形とし、本実施例では、パルス幅Ｔ１を０．１ｍｓｅｃ、パルス間隔Ｔ２を１０ｍｓｅｃ、波高値を１０Ｖとした。
【００６７】
〔活性化〕
次に、活性化と呼ばれる処理を行った。
【００６８】
前記のフォーミングと同様に真空空間を作り、外部からＸ方向配線１０及びＹ方向配線８を通じてパルス電圧を素子電極２，３に繰り返し印加した。
【００６９】
本工程では、カーボン源としてトリニトリルを用い、スローリークバルブを通して前記フード状の蓋と基板１間の真空空間内に導入し、１．３×１０-4Ｐａを維持した。
【００７０】
電圧印加は、図４（ａ）のような波形とし、パルス幅Ｔ１を１ｍｓｅｃ、パルス間隔Ｔ２を１０ｍｓｅｃ、波高値を１６Ｖとした。
【００７１】
約６０分後に素子電流がほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。
【００７２】
以上の工程で、複数の電子放出素子を備えた、図８に示される電子源基板を作成することができた。尚、図８では、電子放出部５、帯電防止膜６、ハイインピーダンス部７を省略しており、これについては、上述とおり図１、２、５を参照されたい。
【００７３】
〔特性の評価〕
まず、特性の測定評価装置について図１６で説明する。
【００７４】
図１６は、電子源基板の特性を測定するための測定評価装置の説明図である。
【００７５】
図１６に示される測定評価装置は、電子放出素子の素子電極２，３間を流れる素子電流Ｉｆ及びアノード１６４への放出電流Ｉｅを測定するために、素子電極２，３に電源１６１と電流計１６０とを接続し、該電子放出素子の上方に電源１６３と電流計１６２とを接続したアノード電極１６４を配置したものとなっている。
【００７６】
図１６において、１は基板、２，３は素子電極、４は導電性薄膜、５は電子放出部である。また、１６１は電子放出素子に素子電圧Ｖｆを印加するための電源、１６０は素子電極２，３間の電子放出部５を含む導電性薄膜４を流れる素子電流Ｉｆを測定するための電流計、１６４は電子放出素子の電子放出部５より放出される放出電流Ｉｅを捕捉するためのアノード電極、１６３はアノード電極１６４に電圧を印加するための高圧電源、１６２は電子放出素子の電子放出部５より放出される放出電流Ｉｅを測定するための電流計である。また、本電子放出素子及びアノード電極１６４は真空装置１６５内に設置され、その真空装置には排気ポンプ１６６及び真空計等の真空装置に必要な機器が具備されており、所望の真空下で電子放出素子の測定評価を行えるようになっている。なお、アノード電極１６４の電圧は１ｋＶ〜１０ｋＶ、アノード電極１６４と電子放出素子との距離Ｈは２ｍｍ〜８ｍｍの範囲で測定した。
【００７７】
本実施例１に従って作成された電子源基板の特性を上記測定評価装置を用いて測定し評価した。
【００７８】
素子電極２，３間に印加する電圧は１７Ｖを標準電圧として測定した。そのときのＸ方向配線１０側の走査線電圧は−１１Ｖとし、Ｙ方向配線８側の信号線電圧は＋６Ｖとした。アノード電極１６４と電子源基板との間に印加する電圧を１ｋＶとして測定した結果、Ｉｆ＝１ｍＡ、Ｉｅ＝１．２μＡ、効率＝０．１２％の値を得た。
【００７９】
ところで、上記の条件下で選択されていない電子放出素子には、非選択電圧として６Ｖが印加され、駆動ＩＣにはこの非選択電流が非選択素子の数だけ流れることになるが、本実施例の電子源基板においては、非選択時の６Ｖが印加された場合のリーク電流は０．１μＡ以下と非常に微弱なものであった。
【００８０】
実施例２
実施例１と同様に、素子電極２，３の形成から導電性薄膜４の形成までを経た図８に示される基板１について、素子電極２，３等を形成した面全面に、実施例１と同様の帯電防止膜の塗布液を実施例１と同様なスプレー塗布方法により塗布（ただし、レジスト膜１００，１３０は設けない）し、３５０℃から４００℃で１０分〜３０分大気焼成炉の中で焼成して帯電防止膜６（図１及び図２参照）を形成した。
【００８１】
しかる後に、レーザー加工機を用いて、幅２〜３μｍで帯電防止膜６を図１７に示すように分断し、素子電極２に繋がる第１の帯電防止膜６のエリアと素子電極３に繋がる第２の帯電防止膜エリア６に、分断部であるハイインピーダンス部７を介して区分した。分断された帯電防止膜６，６の間のシート抵抗はその後の測定で１×１０12Ω／□より大きいことを確認した。
【００８２】
実施例１と同様にフォーミングと活性化を施し、実施例１と同様の測定評価装置を用いて得られた電子源基板の特性について測定と評価を行った。
【００８３】
図５に示される素子電極２，３間に印加する電圧は１７Ｖを標準電圧とし、そのときのＸ方向配線１０側の走査線電圧は−１１Ｖとし、Ｙ方向配線８側の信号線電圧は＋６Ｖとした。アノード電極１６４と電子源基板との間に印加する電圧を１ｋＶとして測定した結果、Ｉｆ＝１．２ｍＡ、Ｉｅ＝１．２μＡ、効率＝０．１０％の値を得た。このとき選択されていない電子素子には非選択電圧として６Ｖが印加されることになるが、測定の結果、非選択時のもれ電流は実施例１とほぼ同じ０．１μＡ以下であった。
【００８４】
実施例３
素子電極２，３の形成からＸ方向配線１０の形成までを経た図７に示される基板１について、アルミスパッタリングでアルミ膜を５００ｎｍ程度膜付けした。しかる後にスプレー法で感光性レジスト液を塗布し、パターンニングし、現像し、その上からアルミのエッチャントにより、図１８に示される下地パターン１８０を形成した。しかる後に、前記〔導電性薄膜の形成〕の項で述べたように、有機パラジウム含有溶液をインクジェット法で素子電極２と素子電極３の間に塗布し、３５０℃で３０分間焼成することで、図１９に示される導電性薄膜４を形成した。
【００８５】
その上から全面に実施例２と同様な塗布液を同様にして塗布し、２００℃で２０分大気焼成を行って、図２０に示されるように帯電防止膜６を形成した。
【００８６】
しかる後に、先に形成した下地パターン１８０を剥離液により完全に除去し、素子電極２側のエリアと素子電極３側のエリアを分断するように、アルミ膜１８０上に設けられた導電性薄膜４の一部と帯電防止膜６を同時に除去し、図２１に示されるハイインピーダンス部７を形成した。このハイインピーダンス部７のシート抵抗は１×１０12Ω／□よりも大きいことを確認した。
【００８７】
後は実施例１と同様な方法で、フォーミングと活性化を行った。
【００８８】
本実施例３に従って作成された電子源基板を用いて実施例１に示した特性評価装置を用いて特性評価を行った結果、実施例１及び２と同じように非選択時のもれ電流は０．１μＡ以下で非常に微弱なもれ電流しか駆動用ドライバＩＣに流れこまないことが確認できた。
【００８９】
比較例
比較例として、帯電防止膜６にハイインピーダンス部７を形成しなかった点を除いて実施例１と同様の構成の電子源基板について、実施例１で示した特性評価装置を用いて特性の測定と評価を行ったところ、非選択時に流れる漏れ電流は１ｍＡに達し、駆動と共にさらに上昇する現象が生じた。
【００９０】
実施例４
本実施例は、フォーミングプロセスの改良によって、ハイインピーダンス部となる亀裂を帯電防止膜に形成する形態である。以下に本実施例４の電子源基板の作成方法を順に説明する。
【００９１】
（基板１と素子電極２，３の形成）
図５に示す電子源基板として、基板１としてアルカリ成分が少ない「ＰＤ−２００」（旭硝子（株）社製）の２．８ｍｍ厚ガラスの上にナトリウムブロック層として１００ｎｍ厚のＳｉＯ2膜を形成したものを用いた。素子電極２，３は、ガラス基板１上に、スパッタ法によって下引き層として５ｎｍ厚のＴｉ、その上に４０ｎｍ厚のＰｔを成膜した後、フォトリソグラフィー法によって形成した。素子電極２，３の間隔は１０μｍとした。
【００９２】
（Ｙ方向配線８の形成）
Ｙ方向配線（下配線）８は、素子電極２，３の一方に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀Ａｇフォトぺーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後４８０℃の温度で焼成してＹ方向配線８を形成した。Ｙ方向配線８の厚さは約１０μｍ、幅６０μｍとした。
【００９３】
（絶縁層９の形成）
次に、先に形成したＹ方向配線８と後述のＸ方向配線（上配線）１０の交差部を覆うように絶縁層９を配置した。このとき、Ｘ方向配線１０と一方の素子電極２の電気的接続が可能なように、接続部の絶縁層９にコンタクトホールを形成した。工程はＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃の温度で焼成した。この絶縁層９の厚みは、全体で約３０μｍであり、幅は１５０μｍである。
【００９４】
（Ｘ方向配線１０の形成）
Ｘ方向配線（上配線）１０は、先に形成した絶縁層９の上に、銀Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃の温度で焼成することで形成した。絶縁層９のコンタクトホール部分で素子電極２と接続した。このＸ方向配線１０の厚さは、約１５μｍである。図示していないが、外部駆動回路への引き出し端子もこれと同様の方法で形成した。
【００９５】
このようにしてＸＹマトリクス配線を有する印刷パターン付きの基板１を形成した。
【００９６】
（導電性薄膜４の形成）
上記の基板１を洗浄した後、撥水剤を使用して表面を処理し、表面が疎水性になるようにした。その後、素子電極２，３間にインクジェット塗布方法により、導電性薄膜４を形成した。
【００９７】
本実施例では、導電性薄膜４をパラジウム膜で形成する目的で、先ず水とイソプロピルアルコール（ＩＰＡ）からなる溶媒にパラジウム錯体を他若干の添加剤を加えて溶解し、有機パラジウム含有溶液を得た。この溶液の液滴を、液滴付与手段としてピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように調整して基板１上の素子電極２，３間に付与した。その後この基板１を空気中にて、３５０℃で１０分間の加熱焼成処理をして、酸化パラジウム（ＰｄＯ）の薄膜を形成した。ＰｄＯ薄膜の直径は約６０μｍ、厚みは最大で１０ｎｍであった。
【００９８】
以上の工程により、各素子電極２，３間に跨って、導電性薄膜４として酸化パラジウム膜（ＰｄＯ膜）が形成された。
【００９９】
（帯電防止膜６の形成）
続いて、スプレー噴霧装置により酸化スズを主成分とする超微粒子を有機溶媒（イソプロピルアルコールとエチルアルコールの混合液）に分散させた溶液を基板１の全面に噴霧し、その後３８０℃で１０分の熱処理を行い、帯電防止膜６（図２３参照）を形成した。帯電防止膜６の厚さは平均で３０ｎｍ、シート抵抗値は１×１０10Ω／□になるように調整した。尚、図２３はハイインピーダンス部である亀裂７が示されているが、これは後述の工程にて作成されたものである。
【０１００】
（フォーミング工程）
続いて、フォーミング工程を実施した。
【０１０１】
上記基板１の周囲に、Ｙ方向配線８とＸ方向配線１０の端部を取り出し電極として露出させた状態で、基板１全体を覆うようにフード状の蓋をかぶせて真空ポンプで排気することにより基板１との間で内部に真空空間を作り、内部の圧力が２×１０-3Ｐａに到達するまで排気した。さらに、２％の水素を混合した窒素ガスを導入し、外部電源より取り出し電極部からＸ方向配線１０及びＹ方向配線８間に電圧を印加し、素子電極２，３間に通電することによって、導電性薄膜４に、電気的に高抵抗な状態の間隙５を形成した。フォーミングの電圧波形は、図３（ａ）に示した波形とし、本実施例では、パルス幅Ｔ１を０．１ｍｓｅｃ、パルス間隔Ｔ２を１０ｍｓｅｃ、波高値を１０Ｖとし、約２０分間処理した。
【０１０２】
本実施例においては、上記の工程を１度行なった後さらに、より高電圧の条件である波高値１２Ｖで追加フォーミングを行なった。この追加フォーミング処理によって、先のフォーミング終了時点の導電性薄膜４の間隙５を、導電性薄膜４の端部（帯電防止膜６との接触部分）まで到達させた。尚、このときの導電性薄膜の端部における間隙間隔は約５０ｎｍ程度であった。
【０１０３】
追加フォーミングの条件としては、より高パワーの条件にすることが重要で、より高電圧にする以外にも、よりパルス幅を広げる、よりパルス間隔を短くする等の手段をとることも可能である。また、追加フォーミング終了時点のサンプルを抜き取って、導電性薄膜４の間隙５を走査電子顕微鏡で観察すると、導電性薄膜４の端部（帯電防止膜６との接触部分）まで間隙５が到達していた。
【０１０４】
（活性化工程）
上記電子放出素子に活性化と呼ばれる処理を行った。
【０１０５】
前記のフォーミングと同様に真空空間を作り、外部からＸ方向配線１０及びＹ方向配線８を通じてパルス電圧を素子電極２，３に繰り返し印加した。
【０１０６】
本工程では、カーボン源としてトリニトリルを用い、スローリークバルブを通して前記フード状の蓋と基板１間の真空空間内に導入し、１．３×１０-4Ｐａを維持した。導入するトリニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、１×１０-5Ｐａ〜１×１０-2Ｐａ程度が好適である。
【０１０７】
電圧印加は、図４（ａ）のような波形とし、パルス幅Ｔ１を１ｍｓｅｃ、パルス間隔Ｔ２を１０ｍｓｅｃ、波高値を１６Ｖとした。
【０１０８】
約６０分後に素子電流Ｉｆがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。活性化終了時点の導電性薄膜４の間隙５を観察しても、導電性薄膜４に隣接する帯電防止膜６（図２３参照）領域まで間隙５が到達し、亀裂７を形成していることが確認できた。
【０１０９】
以上の工程で、複数の電子放出素子を備えた電子源基板を作成することができた。
【０１１０】
本実施例においては、追加フォーミング工程をフォーミング工程時に実施するため、導電性薄膜４領域の端部まで間隙５を形成することができ、そのため活性化時には、導電性薄膜４領域の外側に隣接する帯電防止膜６（図２３参照）に確実に亀裂７を形成することができる。尚、帯電防止膜６に形成された亀裂７の長さは約２５０ｎｍであった。
【０１１１】
上述のような製造方法によって作成された電子放出素子について、図１６に示した測定評価装置により放出電流Ｉｅ及び素子電流Ｉｆの測定を行なった。本実施例で作製した電子放出素子については、素子電極２，３間の印加電圧Ｖｆ＝１２Ｖにおける放出電流Ｉｅを測定した結果平均０．６μＡ、電子放出効率は平均０．１５％で、非選択時（非駆動時）に素子電極２，３間に流れる電流に相当する、素子電極２，３間の印加電圧Ｖｆが５Ｖの場合の素子電流Ｉｆは０．０１μＡであった。
【０１１２】
一方、従来の、間隙５が導電性薄膜４中のみに形成されていて、導電性薄膜４に隣接する帯電防止膜６（図２２参照）領域まで到達していない電子放出素子について測定したところ、非選択時に素子電極２，３間に流れる電流に相当する、素子電極２，３間の印加電圧Ｖｆが５Ｖの場合の素子電流Ｉｆは０．０２μＡであった。
【０１１３】
本実施形態による電子源基板は、素子電極２，３間に電圧を印加することにより、間隙５の近傍より電子が放出されるが、間隙５は、導電性薄膜４中のみでなく、導電性薄膜４に隣接する帯電防止膜６の領域まで亀裂７として到達しているため、図２３に矢印で示すように、導電性薄膜４に隣接する帯電防止膜６を流れる電流パスは亀裂７を迂回しなければならなくなって、図２２に示す従来の電子源基板におけるパス経路に比してその距離が長くなる。しかも、帯電防止膜６の抵抗値は導電性薄膜４の抵抗値と比較して数桁以上高いため、導電性薄膜４に隣接する帯電防止膜６を流れるリーク電流は、従来の電子源基板と比較して著しく低減される。
【０１１４】
尚、上記では、間隙５が帯電防止膜６まで到達して亀裂７を形成している場合を説明したが、亀裂７は間隙５の延長として間隙５とほぼ同じ幅及び深さで形成されていなくても良い。亀裂７は、例えば、帯電防止膜６の表面のみ、換言すれば、基板１の表面まで到達していない深さで形成されていたり、間隙５よりも狭い幅又は広い幅で形成されていても良い。本実施形態の特徴は、帯電防止膜６に、導電性薄膜４の間隙５につながるハイインピーダンスな部分が形成され、間隙５に隣接する部分の帯電防止膜６でのリーク電流を低減する状態が達成されることであり、高抵抗な部分の形成は、必ずしも間隙５の延長として形成されなければいけないわけではない。
【０１１５】
また、上記亀裂７の長さは、前記間隙５の端部における間隔の５倍以上であることが好ましい。これによって、帯電防止膜６を流れる電流値を、亀裂７がない場合に比較して１／１０以下に低減することができる。
【０１１６】
以下、上述他の実施例と同様に作成した、本発明の画像形成装置は、電子放出素子にＹ方向配線８とＸ方向配線１０を介して電圧を印加することにより電子放出させ、高圧端子４６からアノード電極であるメタルバック４３に高圧を印加し、発生した電子ビームを加速し、蛍光膜４２に衝突させることによって、画像を表示することができる。
【０１１７】
上記の画像形成装置は良好な表示品位をもつものであった。
【図面の簡単な説明】
【０１１８】
【図１】本発明に係る電子源基板における１つの電子放出素子周りの基本構成を示す断面模式図である。
【図２】本発明に係る電子源基板における１つの電子放出素子周りの基本構成を示す平面模式図である。
【図３】フォーミングに用いる印加電圧波形の例を示す図である。
【図４】活性化に用いる印加電圧波形の例を示す図である。
【図５】複数の電子放出素子を備えた電子源基板の平面模式図（但し、帯電防止膜は省略）である。
【図６】図５に示される電子源基板を用いた画像形成装置の一部を切欠した模式的斜視図である。
【図７】複数の電子放出素子を備えた電子源基板の製造工程中、導電性薄膜形成前の状態を示す平面模式図である。
【図８】複数の電子放出素子を備えた電子源基板の製造工程中、フォーミング前の状態を示す平面模式図である。
【図９】実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、素子電極の形成から導電性薄膜の形成までを経た図８の基板における一対の素子電極周りの基本構成を示す平面模式図である。
【図１０】実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図９の基板上にレジスト膜を形成した状態を示す平面模式図である。
【図１１】実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１０の基板上に帯電防止膜を形成した状態を示す平面模式図である。
【図１２】実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１１の基板上からレジスト膜を形成した状態を示す平面模式図である。
【図１３】実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１２の基板上に再びレジスト膜を形成した状態を示す平面模式図である。
【図１４】実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１３の基板上に再び帯電防止膜を形成した状態を示す平面模式図である。
【図１５】実施例１の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１４の基板上からレジスト膜を剥離した状態を示す平面模式図である。
【図１６】電子源基板の特性の測定評価装置の説明図である。
【図１７】レーザー照射によってハイインピーダンス部を形成した実施例２の電子源基板における１つの電子放出素子周りの基本構成を示す平面模式図である。
【図１８】実施例３の電子源基板におけるハイインピーダンス部の形成手順の説明図で、Ｘ方向配線の形成までを経た図７に示される基板に下地パターンを形成した状態の、一対の素子電極周りの基本構成を示す平面模式図である。
【図１９】実施例３の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１８の基板上の素子電極間に導電性薄膜を形成した状態を示す平面模式図である。
【図２０】実施例３の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図１９の基板上に帯電防止膜を形成した状態の平面模式図である。
【図２１】実施例３の電子源基板におけるハイインピーダンス部の形成手順の説明図で、図２０の基板上から下地パターンを剥離した状態を示す平面模式図である。
【図２２】従来の電子源基板の説明図である。
【図２３】実施例４の電子源基板の基本構成を示す平面模式図である。
【符号の説明】
【０１１９】
１  基板
２  素子電極
３  素子電極
４  導電性薄膜
５  電子放出部
６  帯電防止膜
７  ハイインピーダンス部
８  Ｙ方向配線（下配線）
９  絶縁層
１０  Ｘ方向配線（上配線）
６０  リアプレート
６１  基板
６２  蛍光膜
６３  メタルバック
６４  フェースプレート
６５  支持枠
１００  レジスト膜
１１０  塗膜
１３０  レジスト膜
１４０  塗膜
１６０  電流計
１６１  電源
１６２  電流計
１６３  高圧電源
１６４  アノード電極
１６５  真空装置
１６６  排気ポンプ
１８０  下地パターン
【図１】
2005294253.tif 000003
【図２】
2005294253.tif 000004
【図３】
2005294253.tif 000005
【図４】
2005294253.tif 000006
【図５】
2005294253.tif 000007
【図６】
2005294253.tif 000008
【図７】
2005294253.tif 000009
【図８】
2005294253.tif 000010
【図９】
2005294253.tif 000011
【図１０】
2005294253.tif 000012
【図１１】
2005294253.tif 000013
【図１２】
2005294253.tif 000014
【図１３】
2005294253.tif 000015
【図１４】
2005294253.tif 000016
【図１５】
2005294253.tif 000017
【図１６】
2005294253.tif 000018
【図１７】
2005294253.tif 000019
【図１８】
2005294253.tif 000020
【図１９】
2005294253.tif 000021
【図２０】
2005294253.tif 000022
【図２１】
2005294253.tif 000023
【図２２】
2005294253.tif 000024
【図２３】
2005294253.tif 000025