(57)【要約】  【課題】  ＺｎＯ基板上に良好な結晶性を持つ III−Ｖ族窒化物半導体を形成できるようにし、それによって半導体デバイスの動作特性及び信頼性を向上させる。  【解決手段】  半絶縁性ＺｎＯ基板１の（０００−１）面（酸素面）上に、チャネル層となるＩｎＮ層２が形成されている。ＺｎＯ基板１の表面（酸素面）の全面に亘って、該表面を構成する酸素原子が窒素原子によって置換されている。すなわち、ＺｎＯ基板１の表面に対して窒化処理が施されており、該表面は窒化面（改質面）８となる。【選択図】      図１
2005303250.tif 000002
【特許請求の範囲】
【請求項１】
酸化亜鉛基板上に III−Ｖ族窒化物半導体層が形成された半導体装置であって、
前記酸化亜鉛基板における前記 III−Ｖ族窒化物半導体層が形成されている表面を構成する複数の原子は、 III族原子及びＶ族原子のうちの少なくとも一方の原子によって置換されていることを特徴とする半導体装置。
【請求項２】
前記酸化亜鉛基板の表面原子の少なくとも一部分は、前記 III−Ｖ族窒化物半導体層における前記酸化亜鉛基板と接する部分に含まれる III族原子と同じ種類の III族原子によって置換されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記酸化亜鉛基板の表面原子の少なくとも一部分は、前記 III−Ｖ族窒化物半導体層における前記酸化亜鉛基板と接する部分に含まれるＶ族原子と同じ種類のＶ族原子によって置換されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記 III−Ｖ族窒化物半導体層における前記酸化亜鉛基板と接する部分は、インジウム組成が２２％の窒化インジウムガリウム層であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記 III−Ｖ族窒化物半導体層は窒化インジウム層を含むことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記酸化亜鉛基板は（０００１）面である亜鉛面を有し、
前記亜鉛面上に前記 III−Ｖ族窒化物半導体層が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記酸化亜鉛基板は（０００−１）面である酸素面を有し、
前記酸素面上に前記 III−Ｖ族窒化物半導体層が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記酸化亜鉛基板は（１０−１０）面を有し、
前記（１０−１０）面上に前記 III−Ｖ族窒化物半導体層が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記酸化亜鉛基板は（１１−２０）面を有し、
前記（１１−２０）面上に前記 III−Ｖ族窒化物半導体層が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記酸化亜鉛基板及び前記 III−Ｖ族窒化物半導体層は電界効果型トランジスタ又はバイポーラトランジスタを構成することを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記酸化亜鉛基板及び前記 III−Ｖ族窒化物半導体層は発光ダイオード、半導体レーザ又は太陽電池を構成することを特徴とする請求項１に記載の半導体装置。
【請求項１２】
請求項１に記載の半導体装置の製造方法であって、
ラジカル化した III族原子、イオン化した III族原子若しくは熱分解により生成された III族原子、又はこれらの III族原子を含む気体若しくは分子線に前記酸化亜鉛基板を曝すことによって、前記酸化亜鉛基板における前記表面を構成する複数の原子を III族原子によって置換する原子置換工程を備えていることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１に記載の半導体装置の製造方法であって、
ラジカル化したＶ族原子、イオン化したＶ族原子若しくは熱分解により生成されたＶ族原子、又はこれらのＶ族原子を含む気体若しくは分子線に前記酸化亜鉛基板を曝すことによって、前記酸化亜鉛基板における前記表面を構成する複数の原子をＶ族原子によって置換する原子置換工程を備えていることを特徴とする半導体装置の製造方法。
【請求項１４】
前記原子置換工程において前記酸化亜鉛基板の温度を５００℃以上で且つ７５０℃以下に保持することを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１５】
前記原子置換工程よりも前に、前記酸化亜鉛基板の温度を７００℃以上で且つ７５０℃以下に保持しながら前記酸化亜鉛基板を超高真空中に１０分間以上放置する工程をさらに備えていることを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１６】
前記原子置換工程よりも後に、超高真空中において前記酸化亜鉛基板の上に前記 III−Ｖ族窒化物半導体層を結晶成長させる工程をさらに備えていることを特徴とする請求項１５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信に用いる超高速半導体デバイスや、赤外域光／可視光／紫外域光を発する発光素子等の技術に関する。
【背景技術】
【０００２】
青色発光素子用の材料として又は高周波高出力電子デバイス用の材料として、窒化ガリウム（ＧａＮ）及び窒化アルミニウム（ＡｌＮ）等に代表される窒化物半導体の研究開発さらには製品化が盛んに行なわれている。近年、このような窒化物半導体の１つである、窒化インジウム（ＩｎＮ）が注目を浴びるようになった。ＩｎＮは窒化物半導体の中でバンドギャップが最も小さく、近年の報告では、ＩｎＮのバンドギャップは０．７〜０．８ｅＶ程度と言われている。また、ＩｎＮのバンド構造は直接遷移型であり、その発光波長は１．５５〜１．７７μｍに相当するので、ＩｎＮは光ファイバー通信用発光・受光素子を実現できる窒化物半導体である。また、ＩｎＮの理論上の室温移動度及び飽和電子速度はそれぞれ４４００ｃｍ2 ／（Ｖ・ｓｅｃ）及び４．２×１０7 ｃｍ／ｓｅｃであって、これはＧａＮの室温移動度及び飽和電子速度と比べると、それぞれ約４倍及び約１．４倍の値である。以上のような特性を持つＩｎＮは電子デバイス材料としても非常に有望である（例えば非特許文献１参照）。
【非特許文献１】Ashraful Ghani Bhuiyan、Akihiro Hashimoto 、Akio Yamamoto 、Journal of Applied Physics、U.S.A 、2003年、vol.94、no.5、p.2779-2808
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＩｎＮの結晶構造は一般にWurtzite構造であり、その格子定数はａ軸及びｃ軸のそれぞれについて３．５５Å及び５．６９Åである。また、一般にＩｎＮはｃ軸方向に結晶成長させるので、ＩｎＮ結晶と基板との間におけるａ軸方向の格子定数差が重要になる。従来、基板としては面方位（０００１）のサファイア基板が多用されているが、サファイアのａ軸方向の格子定数が４．７６Åであるため、ＩｎＮとの間で２５％程度の格子不整合が生じるので、サファイア基板上において良質なＩｎＮ結晶を得ることは難しい。このような格子不整合は歪となり、結晶欠陥を引き起こすからである。半導体レーザなどの発光デバイスでは、この結晶欠陥によって発光効率が低下するという問題に加えて、結晶欠陥が経時的に増加するために十分な信頼性を得ることが難しくなるという問題が生じる。尚、以上の説明は III−Ｖ族窒化物半導体としてＩｎＮを対象とした場合のものであるが、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＡｌＧａＩｎＮ等の他の III−Ｖ族窒化物半導体を対象とした場合にも同様である。
【０００４】
そこで、本願発明者を含む研究グループはＺｎＯ基板を用いることを提案した。ＺｎＯ基板を用いることにより、ＩｎＮとの間の格子不整合を９％程度まで低減でき、それによってＩｎＮの結晶性を向上させることができた。
【０００５】
しかしながら、ＺｎＯ基板を用いた場合、基板の表面を構成する原子（以下、表面原子と称する）はＺｎ又はＯ等のII族原子又はVI族原子であるため、該表面原子の電子構造と、 III−Ｖ族窒化物半導体を構成する III族原子又はＶ族原子の電子構造とが異なってしまう。このため、ＺｎＯ基板と III−Ｖ族窒化物半導体との間の遷移は急峻な変化を伴う。図１２は、 III−Ｖ族窒化物半導体としてＩｎＮを用いた場合における、ＺｎＯ基板とＩｎＮ成長層との界面を模式的に示した図である。
【０００６】
ＺｎＯ基板と III−Ｖ族窒化物半導体との間に、図１２に示すような急峻な変化がある場合、ＺｎＯ基板と III−Ｖ族窒化物半導体との間における原子結合を完全なものにすることは困難である。また、このような原子結合の不完全性はＺｎＯ基板と III−Ｖ族窒化物半導体との界面に微小な変形を引き起こす結果、 III−Ｖ族窒化物半導体内を走行する電子の移動度が低下してしまうという問題が生じる。さらに、それに伴って、電子デバイスにおいては動作周波数の低下という問題が生じ、また、発光デバイスでは抵抗増加に起因する信頼性低下等の問題が生じる。
【０００７】
前記に鑑み、本発明は、ＺｎＯ基板上に良好な結晶性を持つ III−Ｖ族窒化物半導体を形成できるようにし、それによって半導体デバイスの動作特性及び信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明に係る半導体装置は、酸化亜鉛基板上に III−Ｖ族窒化物半導体層が形成された半導体装置であって、酸化亜鉛基板における III−Ｖ族窒化物半導体層が形成されている表面を構成する複数の原子は、 III族原子及びＶ族原子のうちの少なくとも一方の原子によって置換されている。
【０００９】
本発明の半導体装置によると、酸化亜鉛（ＺｎＯ）基板の表面に III族原子又はＶ族原子が存在するため、該基板表面上に形成される III−Ｖ族窒化物半導体と基板との間における原子同士の結合性が向上する。このため、ＺｎＯ基板と III−Ｖ族窒化物半導体との界面における微小な変形が低減するので、ＺｎＯ基板上に良好な結晶性を有する III−Ｖ族窒化物半導体層を形成することができると共に、 III−Ｖ族窒化物半導体内を走行する電子の移動度の低下を抑制することができる。
【００１０】
尚、本発明の半導体装置において、酸化亜鉛基板における III−Ｖ族窒化物半導体層が形成されている表面を構成する複数の原子（以下、表面原子と称する）の全てが III族原子若しくはＶ族原子によって置換されていてもよいし、又は該表面原子の一部が III族原子若しくはＶ族原子によって置換されていてもよい。また、酸化亜鉛基板の表面原子が III族原子若しくはＶ族原子によって置換されていることに代えて、又は、それに加えて、酸化亜鉛基板の表面原子間に III族原子若しくはＶ族原子が挿入されていてもよい。また、酸化亜鉛基板における表面原子の下側に位置する原子が III族原子又はＶ族原子によって置換されていてもよい。
【００１１】
また、本発明の半導体装置において、酸化亜鉛基板の表面原子の少なくとも一部分は、 III−Ｖ族窒化物半導体層における酸化亜鉛基板と接する部分に含まれる III族原子と同じ種類の III族原子によって置換されていることが好ましい。
【００１２】
このようにすると、ＺｎＯ基板と III−Ｖ族窒化物半導体との界面の遷移がより滑らかな変化になるので、ＺｎＯ基板と III−Ｖ族窒化物半導体との界面における微小な変形をより一層低減することができる。尚、 III−Ｖ族窒化物半導体層における酸化亜鉛基板と接する部分に含まれる III族原子が複数種類ある場合には、少なくとも、そのうちの１つと同じ種類の III族原子によって酸化亜鉛基板の表面原子が置換されていれば、前述の効果が得られる。
【００１３】
また、本発明の半導体装置において、酸化亜鉛基板の表面原子の少なくとも一部分は、 III−Ｖ族窒化物半導体層における酸化亜鉛基板と接する部分に含まれるＶ族原子と同じ種類のＶ族原子によって置換されていることが好ましい。
【００１４】
このようにすると、ＺｎＯ基板と III−Ｖ族窒化物半導体との界面の遷移がより滑らかな変化になるので、ＺｎＯ基板と III−Ｖ族窒化物半導体との界面における微小な変形をより一層低減することができる。尚、 III−Ｖ族窒化物半導体層における酸化亜鉛基板と接する部分に含まれるＶ族原子が複数種類ある場合には、少なくとも、そのうちの１つと同じ種類のＶ族原子によって酸化亜鉛基板の表面原子が置換されていれば、前述の効果が得られる。
【００１５】
また、本発明の半導体装置において、 III−Ｖ族窒化物半導体層における酸化亜鉛基板と接する部分は、インジウム組成が２２％の窒化インジウムガリウム層であることが好ましい。
【００１６】
このようにすると、インジウム組成が２２％である窒化インジウムガリウムはＺｎＯと完全に格子整合するので、ＺｎＯ基板の表面に導入された III族原子又はＶ族原子に歪が加わることを防止できる。従って、デバイスを長期間動作させた場合にもマイグレーションを防ぐことができ、それによってデバイスの信頼性を向上させることができる。尚、窒化インジウムガリウム層におけるインジウム組成は２２％に限られるものではないが、２２％に近ければ近いほど酸化亜鉛基板と窒化インジウムガリウム層とが格子整合しやすくなる。
【００１７】
また、本発明の半導体装置において、 III−Ｖ族窒化物半導体層は窒化インジウム層を含むことが好ましい。
【００１８】
このようにすると、窒化インジウムは７５０℃以下の低温で容易に成長するため、ＺｎＯ基板を構成するＺｎＯの昇華を少なくすることができ、それによって滑らかな窒化インジウム層表面を得ることができる。
【００１９】
また、本発明の半導体装置において、酸化亜鉛基板は（０００１）面である亜鉛面を有し、亜鉛面上に III−Ｖ族窒化物半導体層が形成されていることが好ましい。
【００２０】
一般に、亜鉛面上に形成される III−Ｖ族窒化物半導体は III族極性（半導体層表面が III族原子によって構成される性質）を持つ可能性が高いが、このように亜鉛面の表面原子を III族原子又はＶ族原子によって置換した後に亜鉛面上に III−Ｖ族窒化物半導体層を形成することにより、次のような効果が得られる。すなわち、亜鉛面の表面原子と置換した III族原子又はＶ族原子をベースにして III−Ｖ族窒化物半導体層の極性を制御できるので、デバイス構造の設計マージンを拡大することができる。
【００２１】
また、本発明の半導体装置において、酸化亜鉛基板は（０００−１）面である酸素面を有し、酸素面上に III−Ｖ族窒化物半導体層が形成されていることが好ましい。
【００２２】
一般に、酸素面上に形成される III−Ｖ族窒化物半導体はＶ族極性（半導体層表面がＶ族原子によって構成される性質）を持つ可能性が高いが、このように酸素面の表面原子を III族原子又はＶ族原子によって置換した後に酸素面上に III−Ｖ族窒化物半導体層を形成することにより、次のような効果が得られる。すなわち、酸素面の表面原子と置換した III族原子又はＶ族原子をベースにして III−Ｖ族窒化物半導体層の極性を制御できるので、デバイス構造の設計マージンを拡大することができる。
【００２３】
また、本発明の半導体装置において、酸化亜鉛基板は（１０−１０）面を有し、（１０−１０）面上に III−Ｖ族窒化物半導体層が形成されていることが好ましい。
【００２４】
（１０−１０）面には酸素原子と亜鉛原子とが同数存在するため、（１０−１０）面上に形成される III−Ｖ族窒化物半導体の極性は一意に定まるものではないが、このように（１０−１０）面の表面原子を III族原子又はＶ族原子によって置換した後に（１０−１０）面上に III−Ｖ族窒化物半導体層を形成することにより、次のような効果が得られる。すなわち、（１０−１０）面の表面原子と置換した III族原子又はＶ族原子をベースにして III−Ｖ族窒化物半導体層の極性を制御できるので、デバイス構造の設計マージンを拡大することができる。
【００２５】
また、本発明の半導体装置において、酸化亜鉛基板は（１１−２０）面を有し、（１１−２０）面上に III−Ｖ族窒化物半導体層が形成されていることが好ましい。
【００２６】
（１１−２０）面には酸素原子と亜鉛原子とが同数存在するため、（１１−２０）面上に形成される III−Ｖ族窒化物半導体の極性は一意に定まるものではないが、このように（１１−２０）面の表面原子を III族原子又はＶ族原子によって置換した後に（１１−２０）面上に III−Ｖ族窒化物半導体層を形成することにより、次のような効果が得られる。すなわち、（１１−２０）面の表面原子と置換した III族原子又はＶ族原子をベースにして III−Ｖ族窒化物半導体層の極性を制御できるので、デバイス構造の設計マージンを拡大することができる。
【００２７】
また、本発明の半導体装置において、酸化亜鉛基板及び III−Ｖ族窒化物半導体層が電界効果型トランジスタ又はバイポーラトランジスタを構成すると、言い換えると、本発明の半導体装置が電界効果型トランジスタ又はバイポーラトランジスタ等の半導体デバイスであると、 III−Ｖ族窒化物半導体内の電子移動度を向上させることができるので、高周波特性が優れた半導体デバイスを実現できる。
【００２８】
また、本発明の半導体装置において、酸化亜鉛基板及び III−Ｖ族窒化物半導体層が発光ダイオード、半導体レーザ又は太陽電池を構成すると、言い換えると、本発明の半導体装置が発光ダイオード、半導体レーザ又は太陽電池等の半導体デバイスであると、 III−Ｖ族窒化物半導体内の電子移動度を向上させることができると共に該半導体の抵抗を低減して発熱を抑制できるので、信頼性が高い半導体デバイスを実現できる。
【００２９】
また、本発明の半導体装置の製造方法において、ラジカル化した III族原子、イオン化した III族原子若しくは熱分解により生成された III族原子又はこれらの III族原子（少なくともこれらの III族原子のいずれか１つ）を含む気体若しくは分子線（原子線を含む）に酸化亜鉛基板を曝すことによって、酸化亜鉛基板の表面原子を III族原子によって置換する原子置換工程を備えていることが好ましい。
【００３０】
このような III族原子又はそれを含む気体若しくは分子線は、酸化亜鉛基板の表面を改質するために十分なエネルギーを有するため、酸化亜鉛基板の表面原子の III族原子による置換を確実に実現できる。尚、熱分解により生成された III族原子は、通常、生成直後に酸化亜鉛基板表面に達する。
【００３１】
また、本発明の半導体装置の製造方法において、ラジカル化したＶ族原子、イオン化したＶ族原子若しくは熱分解により生成されたＶ族原子又はこれらのＶ族原子（少なくともこれらのＶ族原子のいずれか１つ）を含む気体若しくは分子線（原子線を含む）に酸化亜鉛基板を曝すことによって、酸化亜鉛基板の表面原子をＶ族原子によって置換する原子置換工程を備えていることが好ましい。
【００３２】
このようなＶ族原子又はそれを含む気体若しくは分子線は、酸化亜鉛基板の表面を改質するために十分なエネルギーを有するため、酸化亜鉛基板の表面原子のＶ族原子による置換を確実に実現できる。尚、Ｖ族原子が窒素原子である場合、酸化亜鉛基板の表面原子を該窒素原子によって置換することを特に「酸化亜鉛基板表面の窒化」と呼ぶ。また、熱分解により生成されたＶ族原子は、通常、生成直後に酸化亜鉛基板表面に達する。
【００３３】
また、本発明の半導体装置の製造方法の原子置換工程において、酸化亜鉛基板の表面原子を III族原子又はＶ族原子によって置換することにより、酸化亜鉛基板上に形成する III−Ｖ族窒化物半導体層の極性を制御することができる。すなわち、 III−Ｖ族窒化物半導体層の極性は酸化亜鉛基板の表面状態に依存して変化するので、該基板表面の改質を行なうことにより、 III−Ｖ族窒化物半導体層の形成において該半導体層が III族面又はＶ族面を持つように意図的に制御することができる。
【００３４】
また、本発明の半導体装置の製造方法の原子置換工程においては、酸化亜鉛基板の温度を５００℃以上で且つ７５０℃以下に保持することが好ましい。
【００３５】
例えば参考文献（Olga Dulub、Lynn A. Boatner 、Ulrike Diebold、Surface Science 、NLD 、2002年、vol.519 、no.3、p.201-217 ）に述べられているように、７５０℃以上の温度でＺｎＯが昇華するのに対して、このように酸化亜鉛基板の温度を７５０℃以下に保持することによって、酸化亜鉛基板を構成するＺｎＯの昇華を抑制しながら酸化亜鉛基板の表面原子を III族原子又はＶ族原子によって置換できる。その結果、酸化亜鉛基板上に形成される III−Ｖ族窒化物半導体層の表面を滑らかにすることができる。また、原子置換工程を５００℃以上の温度で実施するため、酸化亜鉛基板表面の原子振動が大きくなるので、酸化亜鉛基板の表面原子の III族原子又はＶ族原子による置換を、より短時間で行なうことができる。
【００３６】
また、本発明の半導体装置の製造方法において、原子置換工程よりも前に、酸化亜鉛基板の温度を７００℃以上で且つ７５０℃以下に保持しながら酸化亜鉛基板を超高真空中に１０分間以上（但し好ましくは２時間以下）放置する工程をさらに備えていることが好ましい。該工程においては、通常、３０分間程度以上で且つ１時間程度以下の間、酸化亜鉛基板を超高真空中に放置する。
【００３７】
このようにすると、原子置換工程よりも前に、酸化亜鉛基板を構成するＺｎＯの昇華を抑制しながら該基板表面の不純物（又は不必要な膜）を十分に除去すること（つまり酸化亜鉛基板の表面クリーニングを十分に行なうこと）ができるので、引き続いて行なわれる原子置換工程において酸化亜鉛基板の表面原子の III族原子又はＶ族原子による置換をより均一に行なうことができる。また、この場合、超高真空中で行なわれる原子置換工程よりも後に、超高真空中において酸化亜鉛基板の上に III−Ｖ族窒化物半導体層を結晶成長させる工程をさらに備えていることが好ましい。このようにすると、酸化亜鉛基板の表面クリーニング及び原子置換工程に引き続いて超高真空中で III−Ｖ族窒化物半導体の結晶成長を行なうことができるので、より信頼性の高い半導体装置を実現できる。
【発明の効果】
【００３８】
以上のように、本発明によると、酸化亜鉛基板上に良好な結晶性を有する III−Ｖ族窒化物半導体を形成することができる。このため、該 III−Ｖ族窒化物半導体を、赤外域／可視／紫外域発光素子（レーザ若しくは発光ダイオードなど）又は高出力高周波電子デバイス（ＭＥＳＦＥＴ（metal semiconductor field-effect transitor）、ＭＯＳＦＥＴ（metal oxide semiconductor field-effect transitor）若しくはＨＥＭＴ（high electron mobility transitor）など）に用いることにより、これらのデバイスの信頼性及び性能を向上させることができる。
【発明を実施するための最良の形態】
【００３９】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら具体的に説明する。
【００４０】
図１は、第１の実施形態に係る半導体装置、具体的には、高周波電子デバイスである、ＩｎＮ層を用いたＭＯＳＦＥＴの断面構成を示す図である。
【００４１】
図１に示すように、半絶縁性ＺｎＯ基板１の（０００−１）面（酸素面）上に、チャネル層となるＩｎＮ層２が形成されている。また、ＩｎＮ層２の上には、例えばＳｉＮよりなるゲート絶縁膜３を介して、例えばＮｉ層とＡｕ層との積層構造を持つゲート電極６が形成されている。さらに、ＩｎＮ層２におけるゲート電極６の両側の領域の上には、それぞれ例えばＮｉ層とＡｕ層との積層構造を持つソース電極４及びドレイン電極５が形成されている。尚、ソース電極４、ドレイン電極５及びゲート電極６のそれぞれの厚さは例えば０．２μｍ、０．２μｍ及び０．１５μｍである。また、ゲート電極６の長さ（ゲート長）及び幅（ゲート幅）はそれぞれ０．２５μｍ及び１００μｍである。
【００４２】
本実施形態の特徴は、ＺｎＯ基板１の表面（酸素面）の全面に亘って、該表面を構成する酸素原子が窒素原子によって置換されていることである。すなわち、ＺｎＯ基板１の表面に対して、いわゆる窒化処理が施されており、該表面は窒化面（改質面）８となる。
【００４３】
図２（ａ）〜（ｇ）は、第１の実施形態に係る半導体装置の製造方法、具体的には、図１に示すＭＯＳＦＥＴの製造方法の各工程を示す断面図である。また、図３は、第１の実施形態に係る半導体装置の製造方法の一部（図２（ａ）〜（ｃ）に示す工程）のフローチャートである。
【００４４】
まず、ステップＳ１において、図２（ａ）に示すように、（０００−１）面を有する半絶縁性ＺｎＯ基板１を用意した後、ステップＳ２において、該基板１を例えば分子線エピタキシャル成長装置（ＭＢＥ装置）のチャンバー（図示省略）内に搬入し、１．３３×１０-7Ｐａ（１×１０-9Ｔｏｒｒ）よりも高真空な状態（以下、超高真空状態と称する）でＺｎＯ基板１の温度を例えば７２０℃まで上昇させて例えば３０分間放置することにより、ＺｎＯ基板１の表面に対して熱クリーニングを行なう。
【００４５】
次に、ステップＳ３において、ＺｎＯ基板１を前記の超高真空状態にあるＭＢＥ装置のチャンバー内に入れたまま、ＺｎＯ基板１の温度を例えば５５０℃まで下降させる。そして、例えば、窒化物半導体の分子線エピタキシャル成長によく用いられる高周波プラズマ励起法によって、図２（ｂ）に示すように、該チャンバー内に例えば活性窒素ラジカル３１を生成し、約１時間、活性窒素ラジカル３１をＺｎＯ基板１に照射する。これにより、ＺｎＯ基板１の表面（酸素面）を構成する酸素原子の多数が窒素原子によって置換され、該表面は窒化面８となる。
【００４６】
次に、ステップＳ４において、ＺｎＯ基板１を前記の超高真空状態にあるＭＢＥ装置のチャンバー内に入れたまま、ＺｎＯ基板１の温度を、図２（ｂ）に示す工程と同様に５５０℃に保ちながら、図２（ｃ）に示すように、ＭＢＥ法により、窒化面８が形成されたＺｎＯ基板１の表面上にＩｎＮ層２を成長させる。ここで、ＩｎＮ層２の成長速度は例えば０．２μｍ／ｈ（時間）である。
【００４７】
次に、前記のＭＢＥ装置のチャンバーからＺｎＯ基板１を取り出した後、図２（ｄ）に示すように、例えばプラズマＣＶＤ（chemical vapor deposition ）法を用いて、ＩｎＮ層２の上にＳｉＮ膜３２を堆積する。ここで、ＳｉＮ膜３２の堆積時におけるＺｎＯ基板１の温度は例えば３００℃である。
【００４８】
次に、図２（ｅ）に示すように、フォトリソグラフィ及びエッチングを用いて、ＳｉＮ膜３２をゲート電極形状にパターニングすることにより、ＳｉＮ膜３２よりなるゲート絶縁膜３を形成する。
【００４９】
次に、図２（ｆ）に示すように、イオン注入及びアニールを用いて、ＩｎＮ層２におけるソース領域及びドレイン領域となる部分に例えばＳｉイオン３３を注入して該部分を活性化させることにより、ソース・ドレイン領域を低抵抗化する。このとき、ゲート絶縁膜（ＳｉＮ膜）３はマスクとして機能するので、ＩｎＮ層２におけるゲート絶縁膜３の下側部分を保護することができる。
【００５０】
最後に、図２（ｇ）に示すように、例えば蒸着装置を用いて、ゲート絶縁膜３の上及びＩｎＮ層２の上に、例えばＮｉ／Ａｕ積層膜を堆積することにより、ゲート絶縁膜３の上にゲート電極６を形成すると共にＩｎＮ層２におけるゲート電極６の両側の領域の上にそれぞれソース電極４及びドレイン電極５を形成する。
【００５１】
本願発明者は、図２（ｂ）に示す窒化処理がＩｎＮ層の結晶性に与える影響を調べるため、前述の図２（ｂ）に示す窒化処理を経て図２（ｃ）に示す工程までを終了したサンプルと、該窒化処理を行なわずに図２（ｃ）に示す工程までを終了したサンプルとの間で、それぞれのＩｎＮ層の結晶性を比較評価した。その結果を下記の表１に示す。
【００５２】
【表１】
2005303250.tif 000003
【００５３】
表１に示すように、評価項目である、Ｘ線回折法により測定したＩｎＮ結晶（０００２）逆格子点のロッキングカーブ半値幅、ホール測定法により測定したキャリアの移動度（室温）及びキャリアの密度の全てについて、窒化処理によって改善が見られる。尚、表１において、キャリアの移動度については、「窒化処理なし」の場合を１として、キャリアの移動度の比を用いて評価していると共に、キャリアの密度については、「窒化処理あり」の場合を１として、キャリアの密度の比を用いて評価している。以上のように、ＺｎＯ基板表面の窒化により、その上に形成されるＩｎＮ層の結晶性が向上していることが分かる。この結晶性の向上により、デバイス特性を改善することができる。
【００５４】
図４は、図１に示す本実施形態の半導体装置におけるＩｎＮ層２とＺｎＯ基板１の（０００−１）面（酸素面）との間の界面を原子レベルで模式的に示した図である。
【００５５】
図４に示すように、亜鉛原子２２と酸素原子２３とから構成されたＺｎＯ基板１の上に、インジウム原子２５と窒素原子２４とから構成されたＩｎＮ層２が形成されている。ここで、ＺｎＯ基板１の（０００−１）面を構成する複数の酸素原子２３のうちの少なくとも一部が窒素原子２１によって置換されている。これにより、ＺｎＯ基板１とＩｎＮ層２との界面では、組成がII−VI族半導体から III−Ｖ族半導体に滑らかに変わるため、該界面に生じる歪を低減させることができるので、ＩｎＮ層２の結晶性が向上する。
【００５６】
また、図４に示すように、ＺｎＯ基板１の表面の酸素原子２３を窒素原子２１によって置換することにより、その上に成長したＩｎＮ層２の表面原子も窒素原子２４になる。すなわち、本実施形態の窒化処理により、ＩｎＮ層２の極性を制御することができる。
【００５７】
以上に説明したように、第１の実施形態によると、ＺｎＯ基板１の表面にＶ族原子である窒素原子が存在するため、ＺｎＯ基板１の表面上に形成されるＩｎＮ層２つまり III−Ｖ族窒化物半導体とＺｎＯ基板１との間における原子同士の結合性が向上する。このため、ＺｎＯ基板１とＩｎＮ層２との界面における微小な変形が低減するので、ＺｎＯ基板１上に良好な結晶性を有するＩｎＮ層２を形成することができると共に、ＩｎＮ層２内を走行する電子の移動度の低下を抑制することができる。従って、ＩｎＮ層２を用いたＭＯＳＦＥＴの信頼性及び性能を向上させることができる。
【００５８】
また、第１の実施形態によると、ＺｎＯ基板１の表面原子を、その直上に形成されるＩｎＮ層２に含まれるＶ族原子である窒素原子によって置換するため、ＺｎＯ基板１とＩｎＮ層２との界面の遷移がより滑らかな変化になるので、ＺｎＯ基板１とＩｎＮ層２との界面における微小な変形をより一層低減することができる。尚、ＺｎＯ基板上に形成される III−Ｖ族窒化物半導体層におけるＺｎＯ基板と接する部分に含まれるＶ族原子が複数種類ある場合には、少なくとも、そのうちの１つと同じ種類のＶ族原子によってＺｎＯ基板の表面原子が置換されていれば、前述の効果が得られる。
【００５９】
また、第１の実施形態によると、ＺｎＯ基板１の（０００−１）面（酸素面）上にＩｎＮ層２を形成するため、次のような効果が得られる。すなわち、酸素面上に形成される III−Ｖ族窒化物半導体はＶ族極性（半導体層表面がＶ族原子によって構成される性質）を持つ可能性が高いが、本実施形態では、酸素面の表面原子と置換した窒素原子をベースにして III−Ｖ族窒化物半導体層の極性を確実に制御できるので、デバイス構造の設計マージンを拡大することができる。
【００６０】
尚、第１の実施形態において、ＺｎＯ基板１の表面原子の全てが窒素原子によって置換されていてもよいし、又は該表面原子の一部が窒素原子によって置換されていてもよい。また、ＺｎＯ基板１の表面原子が窒素原子によって置換されていることに代えて、又は、それに加えて、ＺｎＯ基板１の表面原子間に窒素原子が挿入されていてもよい。また、ＺｎＯ基板１における表面原子の下側に位置する原子が窒素原子によって置換されていてもよい。
【００６１】
また、第１の実施形態において、ＺｎＯ基板１上に、 III−Ｖ族窒化物半導体層としてＩｎＮ層２を形成したが、これに代えて、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＡｌＧａＩｎＮ等よりなる他の III−Ｖ族窒化物半導体層を形成してもよい。
【００６２】
特に、ＺｎＯ基板１の直上に、インジウム組成が２２％のＩｎＧａＮ（窒化インジウムガリウム）層を形成した場合、Ｉｎ組成が２２％のＩｎＧａＮはＺｎＯと完全に格子整合するので、ＺｎＯ基板１の表面に導入された窒素原子に歪が加わることを防止できる。従って、デバイスを長期間動作させた場合にもマイグレーションを防ぐことができ、それによってデバイスの信頼性を向上させることができる。尚、ＩｎＧａＮ層におけるＩｎ組成は２２％に限られるものではないが、２２％に近ければ近いほどＺｎＯ基板とＩｎＧａＮ層とが格子整合しやすくなる。
【００６３】
また、ＺｎＯ基板１上に、異なる III−Ｖ族窒化物半導体よりなる複数の窒化物半導体層を形成してもよい。このとき、ＩｎＮ層を含む積層構造を形成すると、ＩｎＮ層は７５０℃以下の低温で容易に成長するため、ＺｎＯ基板１を構成するＺｎＯの昇華を少なくすることができ、それによって滑らかなＩｎＮ層表面を得ることができる。また、本実施形態のようなＩｎＮ層２の単層構造を形成する場合にも同様の効果が得られることは言うまでもない。
【００６４】
また、第１の実施形態において、ＺｎＯ基板１の表面原子を窒素原子により置換したが、これに代えて、他のＶ族原子、例えば砒素（Ａｓ）原子又はリン（Ｐ）原子によって置換してもよい。また、ＺｎＯ基板１の表面原子を置換するＶ族原子の種類は１つに限られない。また、ＺｎＯ基板１の表面原子をＶ族原子及び III族原子の両方によって置き換えてもよい。尚、ＺｎＯ基板１の表面原子を砒素原子又はリン原子によって置換する場合、その上に成長させる III−Ｖ族窒化物半導体はＩｎＡｓ、ＩｎＰ又はＩＮＡｓＰ等のＡｓ又はＰを含む III−Ｖ族窒化物半導体であることが好ましい。
【００６５】
また、第１の実施形態において、ＺｎＯ基板１の（０００−１）面（酸素面）上にＩｎＮ層２を形成したが、これに代えて、（１０−１０）面又は（１１−２０）面を有するＺｎＯ基板における該（１０−１０）面又は（１１−２０）面の上にＩｎＮ層を形成してもよい。ここで、（１０−１０）面又は（１１−２０）面には酸素原子と亜鉛原子とが同数存在するため、（１０−１０）面又は（１１−２０）面の上に形成される III−Ｖ族窒化物半導体の極性は一意に定まるものではない。しかし、（１０−１０）面又は（１１−２０）面の表面原子を III族原子又はＶ族原子によって置換した後に（１０−１０）面又は（１１−２０）面上に III−Ｖ族窒化物半導体層を形成することにより、次のような効果が得られる。すなわち、（１０−１０）面又は（１１−２０）面の表面原子と置換した III族原子又はＶ族原子をベースにして III−Ｖ族窒化物半導体層の極性を制御できるので、デバイス構造の設計マージンを拡大することができる。
【００６６】
また、第１の実施形態において、図２（ｂ）に示す工程（原子置換工程）で、ＺｎＯ基板１に活性窒素ラジカル３１を照射することにより、ＺｎＯ基板１の表面原子を窒素原子によって置換した。しかし、これに限らず、窒素イオン、若しくは例えばアンモニアの熱分解により生成された直後の活性窒素原子、又は窒素ラジカル、窒素イオン若しくは前記の活性窒素原子のうちの少なくとも１つを含む気体若しくは分子線（原子線を含む）にＺｎＯ基板１を曝すことによって、ＺｎＯ基板１の表面原子を窒素原子によって置換してもよい。このような窒素ラジカル等又はそれを含む気体若しくは分子線は、ＺｎＯ基板１の表面を改質するために十分なエネルギーを有するため、ＺｎＯ基板１の表面原子の窒素原子による置換を確実に実現できる。ここで、窒素原子以外の他のＶ族原子のラジカル等を用いてもよい。
【００６７】
また、第１の実施形態において、原子置換工程でＺｎＯ基板１の温度を５５０℃に保持したが、原子置換工程におけるＺｎＯ基板１の温度は５００℃以上で且つ７５０℃以下であることが好ましい。このようにすると、例えば参考文献（Olga Dulub、Lynn A. Boatner 、Ulrike Diebold、Surface Science 、NLD 、2002年、vol.519 、no.3、p.201-217 ）に述べられているように、７５０℃以上の温度でＺｎＯが昇華するのに対して、ＺｎＯ基板１の温度を７５０℃以下に保持することによって、ＺｎＯ基板１を構成するＺｎＯの昇華を抑制しながらＺｎＯ基板１の表面原子を窒素原子によって置換できる。その結果、ＺｎＯ基板１上に形成される III−Ｖ族窒化物半導体層の表面を滑らかにすることができる。また、原子置換工程を５００℃以上の温度で実施するため、ＺｎＯ基板１の表面の原子振動が大きくなるので、ＺｎＯ基板１の表面原子の窒素原子による置換を、より短時間で行なうことができる。
【００６８】
また、第１の実施形態において、原子置換工程よりも前に、ＺｎＯ基板１の温度を７２０℃に保持しながらＺｎＯ基板１を超高真空中に３０分間放置することにより、基板表面の熱クリーニングを行なったが、該熱クリーニング工程におけるＺｎＯ基板１の温度は７００℃以上で且つ７５０℃以下であることが好ましく、また、ＺｎＯ基板１の超高真空中での放置時間は１０分間以上であることが好ましい。このようにすると、原子置換工程よりも前に、ＺｎＯ基板１を構成するＺｎＯの昇華を抑制しながら該基板表面の不純物（又は不必要な膜）を十分に除去すること（つまりＺｎＯ基板１の表面クリーニングを十分に行なうこと）ができるので、引き続いて行なわれる原子置換工程においてＺｎＯ基板１の表面原子の窒素原子による置換をより均一に行なうことができる。また、この場合、本実施形態のように、熱クリーニング工程に引き続いて超高真空中において原子置換工程及び図２（ｃ）に示す III−Ｖ族窒化物半導体層（ＩｎＮ層２）の結晶成長工程を実施することが好ましい。このようにすると、ＺｎＯ基板１の熱クリーニング工程及び原子置換工程に引き続いて超高真空中で III−Ｖ族窒化物半導体の結晶成長を行なうことができるので、より信頼性の高い半導体装置を実現できる。
【００６９】
また、第１の実施形態において、ＩｎＮ層を用いたＭＯＳＦＥＴを対象としたが、これに限られず、ＺｎＯ基板とその上に形成された III−Ｖ族窒化物半導体層とを備えた電界効果型トランジスタ又はバイポーラトランジスタ等の半導体デバイスを対象とした場合にも、同様の効果、例えば高周波特性が優れた半導体デバイスを実現できるという効果が得られる。或いは、ＺｎＯ基板とその上に形成された III−Ｖ族窒化物半導体層とを備えた発光ダイオード、半導体レーザ又は太陽電池等の半導体デバイスを対象とした場合にも、同様の効果、例えば信頼性が高い半導体デバイスを実現できるという効果が得られる。
【００７０】
（第１の実施形態の変形例）
以下、本発明の第１の実施形態の変形例に係る半導体装置及びその製造方法について説明する。
【００７１】
本変形例が、第１の実施形態と異なっている点は、図１及び図２（ａ）〜（ｇ）に示す第１の実施形態における半絶縁性ＺｎＯ基板１の（０００−１）面（酸素面）に代えて、半絶縁性ＺｎＯ基板１の（０００１）面（亜鉛面）上にＩｎＮ層２を成長させることであり、その他の構成要件については第１の実施形態と同様である。
【００７２】
すなわち、本変形例の特徴は、ＺｎＯ基板１の表面（亜鉛面）に対して、いわゆる窒化処理が施されており、該表面が窒化面（改質面）８となっていることである。尚、この窒化処理に要する時間は１時間程度であり、該窒化処理に関するその他の条件は、例えば第１の実施形態のステップＳ３（図２（ｂ）参照）におけるＺｎＯ基板１の酸素面に対する窒化処理の条件と同様である。
【００７３】
以上に述べた本変形例によると、ＺｎＯ基板１の亜鉛面における表面原子（Ｚｎ原子）を、その直上に形成されるＩｎＮ層２に含まれるＶ族原子である窒素原子により窒化するため、ＺｎＯ基板１とＩｎＮ層２との界面の遷移がより滑らかな変化になるので、ＺｎＯ基板１とＩｎＮ層２との界面における微小な変形をより一層低減することができる。これにより、平坦なＩｎＮ層２を得ることができる。
【００７４】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら具体的に説明する。
【００７５】
図５は、第２の実施形態に係る半導体装置、具体的には、高周波電子デバイスである、ＩｎＮ層を用いたＭＥＳＦＥＴの断面構成を示す図である。
【００７６】
図５に示すように、半絶縁性ＺｎＯ基板５１の（０００１）面（亜鉛面）上に、チャネル層となるＩｎＮ層５２が形成されている。ＩｎＮ層５２にはリセス構造が設けられていると共に、該リセス内に、例えばＮｉ層とＡｕ層との積層構造を持つゲート電極５６が形成されている。これにより、ゲート電極５６の下側のＩｎＮ層５２が薄くなる結果、利得を向上させることができる。ＩｎＮ層５２におけるゲート電極５６の両側の領域の上には、それぞれ例えばＮｉ層とＡｕ層との積層構造を持つソース電極５４及びドレイン電極５５が形成されている。尚、ＩｎＮ層５２の厚さは、ソース電極５４及びドレイン電極５５の下側部分で０．４μｍ、ゲート電極５６の下側部分で０．１μｍである。また、ソース電極５４、ドレイン電極５５及びゲート電極５６のそれぞれの厚さはいずれも例えば０．１μｍである。また、ゲート電極５６の長さ（ゲート長）及び幅（ゲート幅）はそれぞれ０．１μｍ及び１００μｍである。
【００７７】
本実施形態の特徴は、ＺｎＯ基板５１の表面（亜鉛面）の全面に亘って、該表面を構成する亜鉛原子がインジウム原子によって置換されていることである。すなわち、ＺｎＯ基板５１の表面は改質面５８となる。
【００７８】
図６（ａ）〜（ｆ）は、第２の実施形態に係る半導体装置の製造方法、具体的には、図５に示すＭＥＳＦＥＴの製造方法の各工程を示す断面図である。
【００７９】
まず、図６（ａ）に示すように、（０００１）面を有する半絶縁性ＺｎＯ基板５１を用意した後、該基板５１を例えば分子線エピタキシャル成長装置（ＭＢＥ装置）のチャンバー（図示省略）内に搬入し、１．３３×１０-7Ｐａ（１×１０-9Ｔｏｒｒ）よりも高真空な状態（つまり超高真空状態）でＺｎＯ基板５１の温度を例えば７２０℃まで上昇させて例えば３０分間放置することにより、ＺｎＯ基板５１の表面に対して熱クリーニングを行なう。
【００８０】
次に、ＺｎＯ基板５１を前記の超高真空状態にあるＭＢＥ装置のチャンバー内に入れたまま、ＺｎＯ基板５１の温度を例えば７５０℃まで上昇させる。尚、この温度では、ＺｎＯ基板５１の表面を荒らす原因となるＺｎＯの昇華は起こらないが、ＺｎＯ基板５１の表面原子である亜鉛原子は離脱しやすい状態になっていると考えられる。この状態において、図６（ｂ）に示すように、例えばクヌーセンセルを用いてＺｎＯ基板５１の表面（亜鉛面）にごく微量のインジウム線８１を照射する。具体的には、ＭＢＥ装置のチャンバー内において、クヌーセンセル内の固体インジウムを高温で溶解させ、それにより発生したインジウム蒸気を原子線としてＺｎＯ基板５１に照射する。このようにすると、インジウム線８１の照射エネルギーにより、ＺｎＯ基板５１の表面を構成する亜鉛原子の多数がインジウム原子によって置換され、該表面は改質面５８となる。
【００８１】
次に、ＺｎＯ基板５１を前記の超高真空状態にあるＭＢＥ装置のチャンバー内に入れたまま、ＺｎＯ基板５１の温度を例えば５５０℃に保ちながら、図６（ｃ）に示すように、ＭＢＥ法により、改質面５８が形成されたＺｎＯ基板５１の表面上にＩｎＮ層５２を成長させる。ここで、ＩｎＮ層５２の成長速度は例えば０．２μｍ／ｈ（時間）である。
【００８２】
次に、前記のＭＢＥ装置のチャンバーからＺｎＯ基板５１を取り出した後、図６（ｄ）に示すように、イオン注入及びアニールを用いて、ＩｎＮ層５２に例えばＳｉイオン８３を注入して活性化させることにより、ソース領域及びドレイン領域となる部分を含むＩｎＮ層５２を低抵抗化する。
【００８３】
次に、図６（ｅ）に示すように、フォトリソグラフィ及びエッチングを用いて、ＩｎＮ層５２におけるゲート電極形成領域を、例えば０．１μｍの厚さ分だけ残して除去する。
【００８４】
最後に、図６（ｆ）に示すように、例えば蒸着装置を用いて、図６（ｅ）に示す工程で形成されたリセス構造を含むＩｎＮ層５２の上に、例えばＮｉ／Ａｕ積層膜を堆積することにより、該リセス内にゲート電極５６を形成すると共にＩｎＮ層５２におけるゲート電極５６の両側の領域の上にそれぞれソース電極５４及びドレイン電極５５を形成する。
【００８５】
図７は、図５に示す本実施形態の半導体装置におけるＩｎＮ層５２とＺｎＯ基板５１の（０００１）面（亜鉛面）との間の界面を原子レベルで模式的に示した図である。
【００８６】
図７に示すように、酸素原子４２と亜鉛原子４３とから構成されたＺｎＯ基板５１の上に、インジウム原子４４と窒素原子４５とから構成されたＩｎＮ層５２が形成されている。ここで、ＺｎＯ基板５１の（０００１）面を構成する複数の亜鉛原子４３のうちの少なくとも一部がインジウム原子４１によって置換されている。これにより、ＺｎＯ基板５１とＩｎＮ層５２との界面では、組成がII−VI族半導体から III−Ｖ族半導体に滑らかに変わるため、該界面に生じる歪を低減させることができるので、ＩｎＮ層５２の結晶性が向上する。
【００８７】
また、図７に示すように、ＺｎＯ基板５１の表面の亜鉛原子４３をインジウム原子４１によって置換することにより、その上に成長したＩｎＮ層５２の表面原子もインジウム原子４４になる。すなわち、本実施形態のインジウム置換により、ＩｎＮ層５２の極性を制御することができる。
【００８８】
尚、本実施形態において、ＺｎＯ基板の表面改質に、第１の実施形態の窒化に代えてインジウム置換を用いた理由は、インジウム極性（ III族極性）のＩｎＮを必要としたからである。よく知られているように、Ｖ族極性の III−Ｖ族窒化物半導体は容易にエッチングされるため、言い換えると、Ｖ族極性の III−Ｖ族窒化物半導体のエッチング速度は大きいため、本実施形態のリセス構造形成における０．１μｍの厚さ分だけ残すようなエッチングをＶ族極性の III−Ｖ族窒化物半導体に適用することは困難である。すなわち。このようなエッチングは、エッチング速度が遅い III族極性の III−Ｖ族窒化物半導体に対して行なうことが望ましい。これが、本実施形態において、ＺｎＯ基板の表面改質にインジウム置換を用い、それによってインジウム極性のＩｎＮを形成した理由である。
【００８９】
以上に説明したように、第２の実施形態によると、ＺｎＯ基板５１の表面に III族原子であるインジウム原子が存在するため、ＺｎＯ基板５１の表面上に形成されるＩｎＮ層５２つまり III−Ｖ族窒化物半導体とＺｎＯ基板５１との間における原子同士の結合性が向上する。このため、ＺｎＯ基板５１とＩｎＮ層５２との界面における微小な変形が低減するので、ＺｎＯ基板５１上に良好な結晶性を有するＩｎＮ層５２を形成することができると共に、ＩｎＮ層５２内を走行する電子の移動度の低下を抑制することができる。従って、ＩｎＮ層５２を用いたＭＥＳＦＥＴの信頼性及び性能を向上させることができる。
【００９０】
また、第２の実施形態によると、ＺｎＯ基板５１の表面原子を、その直上に形成されるＩｎＮ層５２に含まれる III族原子であるインジウム原子によって置換するため、ＺｎＯ基板５１とＩｎＮ層５２との界面の遷移がより滑らかな変化になるので、ＺｎＯ基板５１とＩｎＮ層５２との界面における微小な変形をより一層低減することができる。尚、ＺｎＯ基板上に形成される III−Ｖ族窒化物半導体層におけるＺｎＯ基板と接する部分に含まれる III族族原子が複数種類ある場合には、少なくとも、そのうちの１つと同じ種類の III族原子によってＺｎＯ基板の表面原子が置換されていれば、前述の効果が得られる。
【００９１】
また、第２の実施形態によると、ＺｎＯ基板５１の（０００１）面（亜鉛面）上にＩｎＮ層５２を形成するため、次のような効果が得られる。すなわち、亜鉛面上に形成される III−Ｖ族窒化物半導体は III族極性（半導体層表面が III族原子によって構成される性質）を持つ可能性が高いが、本実施形態では、亜鉛面の表面原子と置換したインジウム原子をベースにして III−Ｖ族窒化物半導体層の極性を確実に制御できるので、デバイス構造の設計マージンを拡大することができる。
【００９２】
尚、第２の実施形態において、ＺｎＯ基板５１の表面原子の全てがインジウム原子によって置換されていてもよいし、又は該表面原子の一部がインジウム原子によって置換されていてもよい。また、ＺｎＯ基板５１の表面原子がインジウム原子によって置換されていることに代えて、又は、それに加えて、ＺｎＯ基板５１の表面原子間にインジウム原子が挿入されていてもよい。また、ＺｎＯ基板５１における表面原子の下側に位置する原子がインジウム原子によって置換されていてもよい。
【００９３】
また、第２の実施形態において、ＺｎＯ基板５１上に、 III−Ｖ族窒化物半導体層としてＩｎＮ層５２を形成したが、これに代えて、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＡｌＧａＩｎＮ等よりなる他の III−Ｖ族窒化物半導体層を形成してもよい。
【００９４】
特に、ＺｎＯ基板５１の直上に、インジウム組成が２２％のＩｎＧａＮ（窒化インジウムガリウム）層を形成した場合、Ｉｎ組成が２２％のＩｎＧａＮはＺｎＯと完全に格子整合するので、ＺｎＯ基板５１の表面に導入されたインジウム原子に歪が加わることを防止できる。従って、デバイスを長期間動作させた場合にもマイグレーションを防ぐことができ、それによってデバイスの信頼性を向上させることができる。尚、ＩｎＧａＮ層におけるＩｎ組成は２２％に限られるものではないが、２２％に近ければ近いほどＺｎＯ基板とＩｎＧａＮ層とが格子整合しやすくなる。
【００９５】
また、ＺｎＯ基板５１上に、異なる III−Ｖ族窒化物半導体よりなる複数の窒化物半導体層を形成してもよい。このとき、ＩｎＮ層を含む積層構造を形成すると、ＩｎＮ層は７５０℃以下の低温で容易に成長するため、ＺｎＯ基板５１を構成するＺｎＯの昇華を少なくすることができ、それによって滑らかなＩｎＮ層表面を得ることができる。また、本実施形態のようなＩｎＮ層５２の単層構造を形成する場合にも同様の効果が得られることは言うまでもない。
【００９６】
また、第２の実施形態において、ＺｎＯ基板５１の表面原子をインジウム原子により置換したが、これに代えて、他の III族原子、例えばガリウム（Ｇａ）原子によって置換してもよい。また、ＺｎＯ基板５１の表面原子を置換する III族原子の種類は１つに限られない。また、ＺｎＯ基板５１の表面原子を III族原子及びＶ族原子の両方によって置き換えてもよい。尚、ＺｎＯ基板５１の表面原子をガリウム原子によって置換する場合、その上に成長させる III−Ｖ族窒化物半導体はＩｎＧａＮ等のＧａを含む III−Ｖ族窒化物半導体であることが好ましい。
【００９７】
また、第２の実施形態において、ＺｎＯ基板５１の（０００１）面（亜鉛面）上にＩｎＮ層５２を形成したが、これに代えて、（１０−１０）面又は（１１−２０）面を有するＺｎＯ基板における該（１０−１０）面又は（１１−２０）面の上にＩｎＮ層を形成してもよい。ここで、（１０−１０）面又は（１１−２０）面には酸素原子と亜鉛原子とが同数存在するため、（１０−１０）面又は（１１−２０）面の上に形成される III−Ｖ族窒化物半導体の極性は一意に定まるものではない。しかし、（１０−１０）面又は（１１−２０）面の表面原子を III族原子又はＶ族原子によって置換した後に（１０−１０）面又は（１１−２０）面上に III−Ｖ族窒化物半導体層を形成することにより、次のような効果が得られる。すなわち、（１０−１０）面又は（１１−２０）面の表面原子と置換した III族原子又はＶ族原子をベースにして III−Ｖ族窒化物半導体層の極性を制御できるので、デバイス構造の設計マージンを拡大することができる。
【００９８】
また、第２の実施形態において、図６（ｂ）に示す工程（原子置換工程）で、ＺｎＯ基板５１にインジウム線８１を照射することにより、ＺｎＯ基板５１の表面原子をインジウム原子によって置換した。しかし、これに限らず、インジウムラジカル、インジウムイオン、若しくは例えばジメチルインジウム等のインジウム含有有機金属ガスの熱分解により生成された直後の活性インジウム原子、又はインジウムラジカル、インジウムイオン若しくは前記の活性インジウム原子のうちの少なくとも１つを含む気体若しくは分子線（原子線を含む）にＺｎＯ基板５１を曝すことによって、ＺｎＯ基板５１の表面原子を窒素原子によって置換してもよい。このようなインジウムイオン等又はそれを含む気体若しくは分子線は、ＺｎＯ基板５１の表面を改質するために十分なエネルギーを有するため、ＺｎＯ基板５１の表面原子のインジウム原子による置換を確実に実現できる。ここで、インジウム原子以外の他の III族原子のラジカル等を用いてもよい。
【００９９】
また、第２の実施形態において、原子置換工程でＺｎＯ基板５１の温度を７５０℃に保持したが、原子置換工程におけるＺｎＯ基板５１の温度は５００℃以上で且つ７５０℃以下であることが好ましい。このようにすると、７５０℃以上の温度でＺｎＯが昇華するのに対して、ＺｎＯ基板５１の温度を７５０℃以下に保持することによって、ＺｎＯ基板５１を構成するＺｎＯの昇華を抑制しながらＺｎＯ基板５１の表面原子をインジウム原子によって置換できる。その結果、ＺｎＯ基板５１上に形成される III−Ｖ族窒化物半導体層の表面を滑らかにすることができる。また、原子置換工程を５００℃以上の温度で実施するため、ＺｎＯ基板５１の表面の原子振動が大きくなるので、ＺｎＯ基板５１の表面原子のインジウム原子による置換を、より短時間で行なうことができる。
【０１００】
また、第２の実施形態において、原子置換工程よりも前に、ＺｎＯ基板５１の温度を７２０℃に保持しながらＺｎＯ基板５１を超高真空中に３０分間放置することにより、基板表面の熱クリーニングを行なったが、該熱クリーニング工程におけるＺｎＯ基板５１の温度は７００℃以上で且つ７５０℃以下であることが好ましく、また、ＺｎＯ基板５１の超高真空中での放置時間は１０分間以上であることが好ましい。このようにすると、原子置換工程よりも前に、ＺｎＯ基板５１を構成するＺｎＯの昇華を抑制しながら該基板表面の不純物（又は不必要な膜）を十分に除去すること（つまりＺｎＯ基板５１の表面クリーニングを十分に行なうこと）ができるので、引き続いて行なわれる原子置換工程においてＺｎＯ基板５１の表面原子のインジウム原子による置換をより均一に行なうことができる。また、この場合、本実施形態のように、熱クリーニング工程に引き続いて超高真空中において原子置換工程及び図６（ｃ）に示す III−Ｖ族窒化物半導体層（ＩｎＮ層５２）の結晶成長工程を実施することが好ましい。このようにすると、ＺｎＯ基板５１の熱クリーニング工程及び原子置換工程に引き続いて超高真空中で III−Ｖ族窒化物半導体の結晶成長を行なうことができるので、より信頼性の高い半導体装置を実現できる。
【０１０１】
また、第２の実施形態において、ＩｎＮ層を用いたＭＥＳＦＥＴを対象としたが、これに限られず、ＺｎＯ基板とその上に形成された III−Ｖ族窒化物半導体層とを備えた電界効果型トランジスタ又はバイポーラトランジスタ等の半導体デバイスを対象とした場合にも、同様の効果、例えば高周波特性が優れた半導体デバイスを実現できるという効果が得られる。或いは、ＺｎＯ基板とその上に形成された III−Ｖ族窒化物半導体層とを備えた発光ダイオード、半導体レーザ又は太陽電池等の半導体デバイスを対象とした場合にも、同様の効果、例えば信頼性が高い半導体デバイスを実現できるという効果が得られる。
【０１０２】
（第１及び第２の実施形態の第１変形例）
以下、本発明の第１及び第２の実施形態に係る半導体装置及びその製造方法の第１変形例について図面を参照しながら具体的に説明する。
【０１０３】
図８は、本変形例に係る半導体装置、具体的には、バイポーラトランジスタの断面構成の一例を示す図である。すなわち、本変形例が第１又は第２の実施形態と異なっている点は、第１の実施形態の窒化処理又は第２の実施形態のインジウム置換によるＺｎＯ基板表面の改質処理の適用対象となるデバイスの種類である。
【０１０４】
具体的には、図８に示すように、ＺｎＯ基板１０１の上にｎ型ＩｎＮコレクタ層１０２が形成されている。また、ｎ型ＩｎＮコレクタ層１０２の所定の領域の上にｐ型ＩｎＮベース層１０３が形成されていると共にｐ型ＩｎＮベース層１０３の所定の領域の上にｎ型ＩｎＮエミッタ層１０４が形成されている。さらに、ｎ型ＩｎＮコレクタ層１０２におけるｐ型ＩｎＮベース層１０３が形成されていない部分の上にはコレクタ電極１０５が形成されており、ｐ型ＩｎＮベース層１０３におけるｎ型ＩｎＮエミッタ層１０４が形成されていない部分の上にはベース電極１０６が形成されており、ｎ型ＩｎＮエミッタ層１０４の上にはエミッタ電極１０７が形成されている。
【０１０５】
本変形例に係るバイポーラトランジスタの各構成要素の特徴を下記の表２に示す。
【０１０６】
【表２】
2005303250.tif 000004
【０１０７】
尚、表２において、Ａｕ／Ｇｅ／ＮｉはＡｕ層とＧｅ層とＮｉ層との積層構造を意味し、Ｐｄ／ＮｉはＰｄ層とＮｉ層との積層構造を意味する。
【０１０８】
また、本変形例において、ｎ型ＩｎＮコレクタ層１０２、ｐ型ＩｎＮベース層１０３及びｎ型ＩｎＮエミッタ層１０４はそれぞれ例えばＭＢＥ装置により形成されている。
【０１０９】
本変形例の特徴は、ＺｎＯ基板１０１の表面に対して、第１の実施形態の窒化処理又は第２の実施形態のインジウム置換処理が行なわれていることである。これにより、ＺｎＯ基板１０１の表面が改質面１０８となる結果、第１又は第２の実施形態と同様の効果、具体的には、ＺｎＯ基板１０１上に形成されるＩｎＮ層の結晶性が向上してデバイス特性が向上するという効果が得られる。
【０１１０】
（第１及び第２の実施形態の第２変形例）
以下、本発明の第１及び第２の実施形態に係る半導体装置及びその製造方法の第２変形例について図面を参照しながら具体的に説明する。
【０１１１】
図９は、本変形例に係る半導体装置、具体的には、赤色から赤外域までの光を発する半導体レーザの断面構成の一例を示す図である。すなわち、本変形例が第１又は第２の実施形態と異なっている点は、第１の実施形態の窒化処理又は第２の実施形態のインジウム置換によるＺｎＯ基板表面の改質処理の適用対象となるデバイスの種類である。
【０１１２】
具体的には、図９に示すように、ｎ型ＺｎＯ基板２０１の第１主面上に、ｎ型ＩｎＮ層２０２、ｎ型ＡｌＧａＩｎＮクラッド層２０３、ＩｎＮ活性層２０４、ｐ型ＡｌＧａＩｎＮクラッド層２０５及びｐ型ＩｎＮコンタクト層２０６が順次形成されている。また、ｐ型ＩｎＮコンタクト層２０６の上には、ｐ型電極形成領域に開口部が設けられた絶縁層２０７が形成されていると共に、該開口部内を含む絶縁層２０７の上にｐ型電極２０８が形成されている。さらに、ＺｎＯ基板２０１の第２主面上にはｎ型電極２０９が形成されている。
【０１１３】
本変形例に係る半導体レーザの各構成要素の特徴を下記の表３に示す。
【０１１４】
【表３】
2005303250.tif 000005
【０１１５】
尚、表３において、Ｐｄ／ＮｉはＰｄ層とＮｉ層との積層構造を意味し、Ａｕ／Ｇｅ／ＮｉはＡｕ層とＧｅ層とＮｉ層との積層構造を意味する。
【０１１６】
また、本変形例において、ｎ型ＩｎＮ層２０２、ｎ型ＡｌＧａＩｎＮクラッド層２０３、ＩｎＮ活性層２０４、ｐ型ＡｌＧａＩｎＮクラッド層２０５、ｐ型ＩｎＮコンタクト層２０６はそれぞれ例えばＭＢＥ装置により形成されている。
【０１１７】
本変形例の特徴は、ＺｎＯ基板２０１の表面に対して、第１の実施形態の窒化処理又は第２の実施形態のインジウム置換処理が行なわれていることである。これにより、ＺｎＯ基板２０１の表面が改質面２１０となる結果、第１又は第２の実施形態と同様の効果、具体的には、ＺｎＯ基板２０１上に形成される III−Ｖ族窒化物半導体層の結晶性が向上してデバイスの発光効率が向上するという効果が得られる。
【０１１８】
（第１及び第２の実施形態の第３変形例）
以下、本発明の第１及び第２の実施形態に係る半導体装置及びその製造方法の第３変形例について図面を参照しながら具体的に説明する。
【０１１９】
図１０は、本変形例に係る半導体装置、具体的には、太陽電池の断面構成の一例を示す図である。すなわち、本変形例が第１又は第２の実施形態と異なっている点は、第１の実施形態の窒化処理又は第２の実施形態のインジウム置換によるＺｎＯ基板表面の改質処理の適用対象となるデバイスの種類である。
【０１２０】
具体的には、図１０に示すように、ＺｎＯ基板３０１の上にｐ型ＩｎＮ層３０２が形成されていると共にｐ型ＩｎＮ層３０２の所定の領域の上にｎ型ＩｎＮ層３０３が形成されている。また、ｎ型ＩｎＮ層３０３の上にはｎ型電極３０４が形成されていると共に、ｐ型ＩｎＮ層３０２におけるｎ型ＩｎＮ層３０３が形成されていない部分の上にはｐ型電極３０５が形成されている。
【０１２１】
本変形例に係る太陽電池の各構成要素の特徴を下記の表４に示す。
【０１２２】
【表４】
2005303250.tif 000006
【０１２３】
尚、表４において、Ａｕ／Ｇｅ／ＮｉはＡｕ層とＧｅ層とＮｉ層との積層構造を意味し、Ｐｄ／ＮｉはＰｄ層とＮｉ層との積層構造を意味する。
【０１２４】
また、本変形例において、ｐ型ＩｎＮ層３０２及びｎ型ＩｎＮ層３０３はそれぞれ例えばＭＢＥ装置により形成されている。
【０１２５】
本変形例の特徴は、ＺｎＯ基板３０１の表面に対して、第１の実施形態の窒化処理又は第２の実施形態のインジウム置換処理が行なわれていることである。これにより、ＺｎＯ基板３０１の表面が改質面３０６となる結果、第１又は第２の実施形態と同様の効果、具体的には、ＺｎＯ基板３０１上に形成されるＩｎＮ層の結晶性が向上してデバイスの発電効率が向上するという効果が得られる。
【０１２６】
（第１及び第２の実施形態の第４変形例）
以下、本発明の第１及び第２の実施形態に係る半導体装置及びその製造方法の第４変形例について図面を参照しながら具体的に説明する。
【０１２７】
図１１は、本変形例に係る半導体装置、具体的には、赤色から赤外域までの光を発する発光ダイオードの断面構成の一例を示す図である。すなわち、本変形例が第１又は第２の実施形態と異なっている点は、第１の実施形態の窒化処理又は第２の実施形態のインジウム置換によるＺｎＯ基板表面の改質処理の適用対象となるデバイスの種類である。
【０１２８】
具体的には、図１１に示すように、ｎ型ＺｎＯ基板４０１の第１主面上に、ｎ型ＩｎＮ層４０２、ＩｎＮ／ＩｎＧａＮ多重量子井戸４０３及びｐ型ＧａＮ層４０４が順次形成されている。また、ｐ型ＧａＮ層４０４の上にはｐ型電極４０５が形成されていると共にＺｎＯ基板４０１の第２主面上にｎ型電極４０６が形成されている。
【０１２９】
本変形例に係る発光ダイオードの各構成要素の特徴を下記の表５に示す。
【０１３０】
【表５】
2005303250.tif 000007
【０１３１】
尚、表５において、Ｐｄ／ＮｉはＰｄ層とＮｉ層との積層構造を意味し、Ａｕ／Ｇｅ／ＮｉはＡｕ層とＧｅ層とＮｉ層との積層構造を意味する。
【０１３２】
また、本変形例において、ｎ型ＩｎＮ層４０２、ＩｎＮ／ＩｎＧａＮ多重量子井戸４０３及びｐ型ＧａＮ層４０４はそれぞれ例えばＭＢＥ装置により形成されている。
【０１３３】
本変形例の特徴は、ＺｎＯ基板４０１の表面に対して、第１の実施形態の窒化処理又は第２の実施形態のインジウム置換処理が行なわれていることである。これにより、ＺｎＯ基板４０１の表面が改質面４０７となる結果、第１又は第２の実施形態と同様の効果、具体的には、ＺｎＯ基板４０１上に形成される III−Ｖ族窒化物半導体層の結晶性が向上してデバイスの発光効率が向上するという効果が得られる。
【産業上の利用可能性】
【０１３４】
本発明は、 III−Ｖ族窒化物半導体層が形成される酸化亜鉛基板の表面改質に関し、超高速半導体デバイスや発光素子等に適用した場合にデバイスの信頼性及び性能を向上させることができるという効果が得られ有用である。
【図面の簡単な説明】
【０１３５】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】（ａ）〜（ｇ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法の一部分のフローチャートである。
【図４】本発明の第１の実施形態に係る半導体装置におけるＩｎＮ層とＺｎＯ基板との間の界面を原子レベルで模式的に示した図である。
【図５】本発明の第２の実施形態に係る半導体装置の断面図である。
【図６】（ａ）〜（ｆ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】本発明の第２の実施形態に係る半導体装置におけるＩｎＮ層とＺｎＯ基板との間の界面を原子レベルで模式的に示した図である。
【図８】本発明の第１及び第２の実施形態の第１変形例に係る半導体装置の断面図である。
【図９】本発明の第１及び第２の実施形態の第２変形例に係る半導体装置の断面図である。
【図１０】本発明の第１及び第２の実施形態の第３変形例に係る半導体装置の断面図である。
【図１１】本発明の第１及び第２の実施形態の第４変形例に係る半導体装置の断面図である。
【図１２】従来の半導体装置におけるＩｎＮ層とＺｎＯ基板との間の界面を原子レベルで模式的に示した図である。
【符号の説明】
【０１３６】
１    ＺｎＯ基板
２    ＩｎＮ層
３    ゲート絶縁膜
４    ソース電極
５    ドレイン電極
６    ゲート電極
８    窒化面
２１    ＺｎＯ基板表面の酸素原子と置換された窒素原子
２２    ＺｎＯ基板の亜鉛原子
２３    ＺｎＯ基板表面の酸素原子
２４    ＩｎＮ層表面の窒素原子
２５    ＩｎＮ層のインジウム原子
３１    窒素ラジカル
３２    ＳｉＮ膜
３３    Ｓｉイオン
４１    ＺｎＯ基板表面の亜鉛原子と置換されたインジウム原子
４２    ＺｎＯ基板の酸素原子
４３    ＺｎＯ基板表面の亜鉛原子
４４    ＩｎＮ層表面のインジウム原子
４５    ＩｎＮ層の窒素原子
５１    ＺｎＯ基板
５２    ＩｎＮ層
５４    ソース電極
５５    ドレイン電極
５６    ゲート電極
５８    改質面
８１    インジウム線
８３    Ｓｉイオン
１０１    ＺｎＯ基板
１０２    ｎ型ＩｎＮコレクタ層
１０３    ｐ型ＩｎＮベース層
１０４    ｎ型ＩｎＮエミッタ層
１０５    コレクタ電極
１０６    ベース電極
１０７    エミッタ電極
２０１    ｎ型ＺｎＯ基板
２０２    ｎ型ＩｎＮ層
２０３    ｎ型ＡｌＧａＩｎＮクラッド層
２０４    ＩｎＮ活性層
２０５    ｐ型ＡｌＧａＩｎＮクラッド層
２０６    ｐ型ＩｎＮコンタクト層
２０７    絶縁層
２０８    ｐ型電極
２０９    ｎ型電極
３０１    ＺｎＯ基板
３０２    ｐ型ＩｎＮ層
３０３    ｎ型ＩｎＮ層
３０４    ｎ型電極
３０５    ｐ型電極
４０１    ｎ型ＺｎＯ基板
４０２    ｎ型ＩｎＮ層
４０３    ＩｎＮ／ＩｎＧａＮ多重量子井戸
４０４    ｐ型ＧａＮ層
４０５    ｐ型電極
４０６    ｎ型電極
【図１】
2005303250.tif 000008
【図２】
2005303250.tif 000009
【図３】
2005303250.tif 000010
【図４】
2005303250.tif 000011
【図５】
2005303250.tif 000012
【図６】
2005303250.tif 000013
【図７】
2005303250.tif 000014
【図８】
2005303250.tif 000015
【図９】
2005303250.tif 000016
【図１０】
2005303250.tif 000017
【図１１】
2005303250.tif 000018
【図１２】
2005303250.tif 000019