(57)【要約】【課題】より低コストで高いアイソレーション効果が期待できる高周波モジュールを提供すること。【解決手段】金属モジュール筐体３の表面上に半導体チップが実装される領域１があり、領域１内に、直方体状凹部の領域２が、縁の領域４を残して形成され、凹部の領域２の部分は金属モジュール筐体３が切削等の方法により除去されており、この凹部には空気あるいは誘電体が充填されている構造体の領域１に半導体チップを実装し、半導体チップが前記凹凸が存在する領域において金属モジュール筐体３の表面と接続している部分と接続していない部分とを有する高周波モジュールを構成する。【選択図】    図１
2005294693.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップがモジュール基体表面上に実装されている高周波モジュールにおいて、前記モジュール基体表面上の前記半導体チップが実装される領域内に、導電体で出来た凹凸が存在し、前記半導体チップと前記導電体とが、前記凹凸の凸部において接続し凹部において接続していないことを特徴とする高周波モジュール。
【請求項２】
請求項１記載の高周波モジュールおいて、前記凹凸の凹部における前記半導体チップと前記導電体とに挟まれた空間が誘電体で充填されていることを特徴とする高周波モジュール。
【請求項３】
請求項１または２記載の高周波モジュールおいて、前記凹凸が、前記モジュール基体表面上の格子状または千鳥格子状に並んだ複数個の長方形の領域を該領域周辺の前記モジュール基体表面より低くすることによって形成されていることを特徴とする高周波モジュール。
【請求項４】
請求項１または２記載の高周波モジュールおいて、前記凹凸が、前記モジュール基体表面上の格子状または千鳥格子状に並んだ複数個の長方形の領域を該領域周辺の前記モジュール基体表面より高くすることによって形成されていることを特徴とする高周波モジュール。
【請求項５】
請求項３または４記載の高周波モジュールおいて、前記長方形の各辺の長さ及び前記凹凸の高低差が前記半導体チップ中の高周波信号の周波数と同じ周波数を有する電磁波の前記半導体チップ中における波長の１/８以上であることを特徴とする高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波モジュールに関する。
【背景技術】
【０００２】
本発明は半導体集積回路チップを構成要素とする高周波モジュールに関し、特にミリ波帯半導体集積回路チップにおける高周波信号のアイソレーション技術を適用した高周波モジュールに関する。
【０００３】
およそ３０ＧＨｚ以上のミリ波帯で動作する半導体チップにおいて特に顕著な現象であるが、半導体チップ上のある回路から半導体基板内部に漏洩した高周波信号が、半導体基板内部を長距離に渡りあまり減衰せずに伝搬し、同じ半導体チップ上にある別の回路へ干渉することで半導体チップ本来の機能が損なわれる問題がある。
【０００４】
３０ＧＨｚより十分低い周波数においても前記と類似した干渉の問題があるが、その原因はミリ波帯とは異なり容量性結合によるものが主である事を考慮すると、ミリ波帯において特に効果のあるアイソレーション技術つまり半導体基板を通して高周波信号が干渉を起こさないための技術が必要とされている。
【０００５】
次に、ミリ波帯における半導体基板を通した干渉についてさらに詳しく説明する。半導体基板は一般に誘電体であり、その比誘電率は、Ｓｉの場合に１１．７、ＧａＡｓの場合に１２．０、ＩｎＰの場合に１２．１等の比較的大きな値を持つ。一方、半導体チップを誘電体でできた１本の方形導波管とみなせば、導波管の内部を伝搬する最も低いしゃ断周波数を有するＴＥ１０モード（基本モード）におけるしゃ断周波数は、
ｆｃ＝ｃ/２ａ………………………………（１）
とあらわされる。ここでｃ＝（εμ）−０．５は誘電体中における電磁波の速さ、εは半導体の誘電率、μは半導体の透磁率、ａは方形導波管の長い方の辺の長さである。ｆｃを表す式に典型的な半導体チップの持つ値を代入するとおよそ２０〜４０ＧＨｚがしゃ断周波数であることが分かる。
【０００６】
３０ＧＨｚ以上の動作速度を有する半導体チップはＧａＡｓあるいはＩｎＰ等の化合物半導体であることが多い。これらの半導体チップでは、半絶縁性基板が用いられることから、高周波信号の半導体基板内部での損失を表すｔａｎδは通常０．０１を十分に下回っている。つまり、これらの化合物半導体により製造された半導体チップにおいては、数十ＧＨｚ以上の高周波信号は容易に基板内部を伝搬可能で、かつ遠くまで減衰せずに伝わることがわかる。
【０００７】
干渉の問題が顕在化するのは、半導体チップの内部を高周波信号が伝搬可能なだけではなく、半導体チップ上の回路から高周波信号が半導体チップ内部に漏れる場合である。集積回路で用いられるコプレーナ線路（ＣＰＷ）を伝搬する高周波信号は疑似ＴＥＭモードで伝搬しており、半導体チップ内部のＴＥ０１モードを直接励振する効率は低い。しかしＣＰＷ線路が曲がる部分においてはＴＥＭモードに乱れが生じるため半導体チップ内部のＴＥ０１モードを励振することが可能である。また、ＴＥＭモードの乱れはＣＰＷ線路の幅が広いほど顕著である。実際の回路の中には伝送損失を抑制するために幅の広いＣＰＷが随所に使われており、かつＣＰＷ線路が曲がる部分も非常に多いのが現状である。
【０００８】
さらに、半導体チップを実装する場合には外部の回路と半導体チップの間で高周波信号の接続が行なわれるが、接続点には組み立て時の不完全さや構造そのものが原因となる線路の対称性の乱れ、あるいは特性インピーダンスの乱れがあるため、不要な電磁波の放射が起こり易い。複数の高周波信号用のポートを持つ半導体チップではポート間の高いアイソレーションが必要となるため、しばしば半導体基板内部の伝搬によるポート間の干渉が問題となる。
【０００９】
前記の干渉の問題を防ぐため通常用いられる方法として、誘電体基板に対して一般的に用いられるビア形成による方法がまず考えられる（下記特許文献１〜３参照）。この方法では、半導体チップの表面と裏面を可能な限り多くの場所で接続し、しゃ断周波数を高周波側へ移動させることでアイソレーションを改善する。導電性を持つビアを高密度に形成することによって半導体基板内部は金属で囲まれた幾つもの小さな領域に仕切られるため、半導体基板を導波管とみなした場合、実効的に導波管の断面積が縮小し、しゃ断周波数が高周波側へ移動する。この方法では直流からしゃ断周波数までの広帯域にわたりアイソレーションを改善することができる反面、煩雑なビア形成工程と回路形成上の問題がある。以下にその説明を行なう。
【００１０】
ビアを形成する場合は、半導体チップの裏面にも金属薄膜を形成しておくため裏面メタライズ工程を行なう必要がある。またビアを開口可能な半導体基板の厚さには孔開け加工の方法に依存する限界があるため、半導体基板をあらかじめ裏面研磨により薄くしておく必要と、形成されたビアヘの金属の充填加工が必要になる。裏面研磨後の半導体基板の厚さとしては１００μｍが特徴的な値である。ビアの間隔と本数は要求されるしゃ断周波数に依存して決定される。半導体チップの動作周波数より十分高いしゃ断周波数を得るためには、式（１）のａの値をビアの間隔とみなして考えると１つの目安となる。例えば９０ＧＨｚ以下で動作する半導体チップの場合、若干の余裕を見てｆｃを１００ＧＨｚとするには、ａの値として約４３０μｍが必要となる。半導体チップ内部での高周波信号の伝搬は２次元的であるから、ビアも４３０μｍより狭い間隔で２次元的に配置する必要がある。ビアの直径はできるだけ小さい方が配置しやすいが、穴開け加工のアスペクト比は１．０程度が一般的であるため、ビアの直径は裏面研磨後の半導体基板の厚さと同程度となる。つまり１００μｍが特徴的な値である。さらにビアの周辺には半導体チップのグラウンドとビアを充填する金属との接続を行なうためのマージン領域が必要であり、ビアの占める領域はビアの直径である１００μｍよりも更に数十μｍ周辺に広がる。ここまで述べたように、ビアによるアイソレーションの改善は広帯域にわたって行なえる反面、高い周波数までアイソレーションを確保しようとすると非常に高密度でビアを形成する必要があり、半導体チップ有効面積のかなりの部分がビアによって失われるのが分かる。
【００１１】
半導体チップのアイソレーションを改善する別の方法として、電波吸収体による方法がある（下記特許文献４〜７参照）。この方法では、目的とする周波数帯の電磁波を吸収する電波吸収体を半導体チップとは別に用意し、半導体チップの表面、裏面あるいは側面に接近する形で前記電波吸収体を配置し、半導体基板から漏れてくる電磁波を吸収しジュール熱に変換することで干渉を抑制するものである。効率的に電磁波を吸収するには可能な限り半導体チップの近くに前記電波吸収体を配置することが重要である。回路が形成されている半導体チップ表面に接するように配置した場合は回路特性が劣化するため、あまり接近させることは困難である。前記の配置は半導体チップのアイソレーションを改善するのではなく、むしろ半導体チップが実装されているモジュール内部の空間（キャビティー）による電磁波の共振を防ぐのが主目的である場合が多い。半導体チップの裏面に前記電波吸収体が接するように配置した場合、接触面積が大きくなる反面、電波吸収体の熱抵抗によって半導体チップの放熱特性が劣化する問題がある。市販されている電波吸収体の材質は正確には明らかにされていないが、ゴム状あるいは樹脂状の材質に必要な添加物を加え電波吸収作用を持たせたもの、セラミックスに必要な添加物を加え電波吸収作用を持たせたもの等があり、いずれの材質も金属に比べ熱抵抗が高く、放熱材料としては不向きである。このためパワーアンプ等の低熱抵抗を必要とする半導体チップには電波吸収体の選択に困難がある。また半導体チップの側面に接する形に配置した場合は接触面積が小さいため、この方法のみで良好なアイソレーションを得るのは難しく、他の何らかのアイソレーション技術との組み合わせの中で用いる補助的な手段と考えられる。
【００１２】
【特許文献１】特開２００３−１３３４７１号公報
【特許文献２】特開２０００−０４０８９５号公報
【特許文献３】特開２００３−２２４４０８号公報
【特許文献４】特開平８−１６２５５９号公報
【特許文献５】特開２０００−１６５０８４号公報
【特許文献６】特開２００３−２９８００４号公報
【特許文献７】特開２００３−２７３５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ビアによるアイソレーションの改善方法では半導体チップの裏面研磨、ビアの穴あけ、裏面メタライズ、ビアヘの導体の充填等の追加工程が必要であると同時に半導体チップ有効面積の一部が失われるため回路パターンの配置に困難が生じ易く、また電波吸収体による方法では半導体チップ裏面に接するように電波吸収体を配置した場合放熱特性の劣化を招き易く、また半導体チップの側面に接するように電波吸収体を配置した場合は効果が小さく、さらに使用する周波数帯域で十分な電磁波の吸収特性を有する電波吸収体を別途用意する必要があるといった問題があった。
【００１４】
本発明の目的は、従来の方法が持つ前記の問題点を解決し、より低コストで高いアイソレーション効果が期待できる高周波モジュールを提供することにある。
【課題を解決するための手段】
【００１５】
本発明においては、上記目的を達成するために、請求項１に記載のように、
半導体チップがモジュール基体表面上に実装されている高周波モジュールにおいて、前記モジュール基体表面上の前記半導体チップが実装される領域内に、導電体で出来た凹凸が存在し、前記半導体チップと前記導電体とが、前記凹凸の凸部において接続し凹部において接続していないことを特徴とする高周波モジュールを構成する。
【００１６】
また、本発明においては、請求項２に記載のように、
請求項１記載の高周波モジュールおいて、前記凹凸の凹部における前記半導体チップと前記導電体とに挟まれた空間が誘電体で充填されていることを特徴とする高周波モジュールを構成する。
【００１７】
また、本発明においては、請求項３に記載のように、
請求項１または２記載の高周波モジュールおいて、前記凹凸が、前記モジュール基体表面上の格子状または千鳥格子状に並んだ複数個の長方形の領域を該領域周辺の前記モジュール基体表面より低くすることによって形成されていることを特徴とする高周波モジュールを構成する。
【００１８】
また、本発明においては、請求項４に記載のように、
請求項１または２記載の高周波モジュールおいて、前記凹凸が、前記モジュール基体表面上の格子状または千鳥格子状に並んだ複数個の長方形の領域を該領域周辺の前記モジュール基体表面より高くすることによって形成されていることを特徴とする高周波モジュールを構成する。
【００１９】
また、本発明においては、請求項５に記載のように、
請求項３または４記載の高周波モジュールおいて、前記長方形の各辺の長さ及び前記凹凸の高低差が前記半導体チップ中の高周波信号の周波数と同じ周波数を有する電磁波の前記半導体チップ中における波長の１/８以上であることを特徴とする高周波モジュールを構成する。
【発明の効果】
【００２０】
本発明の実施によって、半導体チップが実装される領域内に導体で出来た凹凸を存在させ、半導体チップ中を伝搬する電磁波が反射されるようにして、より低コストで高いアイソレーション効果が期待できる高周波モジュールを提供することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明を実施の形態例によって説明する。
【００２２】
［第１の実施の形態例］
図１に第１の実施の形態例を示す。図において、モジュール基体である金属モジュール筐体３の表面上に半導体チップが実装される領域１があり、領域１内に、直方体状凹部の領域２が縁の領域４を残して形成され、直方体状凹部の領域２の部分は金属モジュール筐体３が切削等の方法により除去されており、この凹部には空気あるいは誘電体が充填されている。このようにして、金属モジュール筐体３の表面上の半導体チップが実装される領域１内に導電体で出来た凹凸を存在させる。領域１に半導体チップが実装されたときに、その半導体チップと前記導電体とは、前記凹凸の凸部において接続し凹部において接続していず、凹凸の凹部すなわち領域２の部分における半導体チップと導電体とに挟まれた空間は、前記したように、空気あるいは誘電体で充填された状態となる。
【００２３】
金属モジュール筐体３の材質としては、良導電体であれば金属の種類に依存せず使うことが可能である。一例を挙げると黄銅、銅、銅タングステン、コバール、アルミニウム、ジュラルミン等とそれらの表面をメッキ等の方法により別の良導電体で被覆した全ての材料が使用可能である。さらに導電体以外の材料であっても表面を良導電体である金属で被覆した物であれば使用することが可能である。
【００２４】
以下に本発明の原理を説明する。
【００２５】
図２に、半導体チップ７が金属モジュール筐体３に実装された部分の断面構造を示す。図２の（ａ）は金属モジュール筐体３が均質で平らな場合である。背景技術の説明で述べたように、入射波（Ｖｉｎ）９は損失なく半導体チップ７の中を伝搬するため、透過波（Ｖｔ）１０は入射波（Ｖｉｎ）９と同程度の強さを有する。つまり半導体チップ７のアイソレーションは悪いことが分かる。
【００２６】
一方、図２の（ｂ）は金属モジュール筐体３に不連続部８が形成されている場合であり、この不連続部８は異質領域１２に空気あるい誘電体が充填されることによって生じている。不連続部８の生じている場所においては電磁波に対する境界条件が急変するため不整合を生じ、入射波（Ｖｉｎ）９は反射波（Ｖｒ）１１として押し戻され、ごく一部の成分だけが透過波（Ｖｔ）１０として伝搬する。つまり、金属モジュール筐体３に前記の不連続部８が存在するだけで半導体チップ７の内部を伝搬する電磁波は伝搬が阻止されることがわかる。
【００２７】
図３は、図１に示した構造に半導体チップ７を実際に接着した場合を示しており、（ａ）は半導体チップ７の上から見た平面図、（ｂ）は（ａ）の断面ａａ’を示した断面図である。異質領域１２には空気または誘電体が充填されている。図３の（ａ）の場合、入射波（Ｖｉｎ）９は２個所の不連続部８が生じている場所で反射され、透過波（Ｖｔ）１０の高周波電力は極めてわずかであり、半導体チップ７のアイソレーションが改善されているのが分かる。
【００２８】
図４に示した構造は、図１とは材質を反対に置き換えた構造であり、金属モジュール筐体３に直方体状凸部の領域５が形成されており、半導体チップは凸部の領域５を含む領域１に実装される。このようにして、金属モジュール筐体３の表面上の半導体チップが実装される領域１内に導電体で出来た凹凸を存在させる。領域１に半導体チップが実装されたときに、その半導体チップと前記導電体とは、前記凹凸の凸部において接続し凹部において接続していず、凹凸の凹部、すなわち、凸部の領域５の周辺の領域６の部分における半導体チップと導電体とに挟まれた空間は、空気あるいは誘電体で充填される。この場合も、既に述べた原理により、凸部の領域５の作用で半導体チップのアイソレーションが改善される。
【００２９】
以下の実施の形態例においては、便宜上、図１に示した構造を基本にして説明を行なうが、図４に示した、材質を反対に置き換えた構造も不連続部８を有し、全く同じ原理により半導体チップのアイソレーションが改善される。
【００３０】
また、発明の本質は図２の（ｂ）の不連続部８の部分における電磁波の反射であることを考慮すると、金属モジュール筐体３に形成される直方体状凹部の領域２の全てが半導体チップ７の下に隠れている必要は無く、前記凹部２の一部が半導体チップ７より外にはみ出していても構わない。
【００３１】
図５の（ａ）及び（ｂ）に前記凹部の領域２が半導体チップが実装される領域１からはみ出した場合の構造例を示す。ここで、図５の（ｂ）の構造に見られるように、領域１の対向する２辺の間を不連続部８が完全に横断している場合に最も効果的なアイソレーションが得られることは、発明の本質が不連続部８の部分における電磁波の反射であることから容易に理解できる。
【００３２】
図１に見られる縁の領域４には凹部の領域２が無く、アイソレーションを劣化させる要因となりえる。しかし半導体チップ７を金属モジュール筐体３に良好に接着する必要があるため、必ずしも図５の（ｂ）のような構造を用いることはできない場合がある。この場合、むしろ図１に示した構造のように縁の領域４を残した構造が求められる。縁の領域４を細い誘電体導波管と考えると背景技術の説明で述べた遮断周波数を求めることが出来る。その遮断周波数が回路の使用周波数より十分に高くなるまで縁の領域４を細くすることでアイソレーションの劣化を抑制する必要がある。
【００３３】
前記凹部の領域２の凹部形状として直方体状を一例として上げたが、これが円柱状や楕円柱状であっても図２の（ｂ）の不連続部８の断面構造を有すれば、アイソレーションの改善が行なえることも明らかである。また直方体状凹部の領域２と円柱状の凹部等の異なる形状の凹部の領域が混在してもアイソレーションの改善が行なえることは容易に類推される。さらに幾つかの凹部の領域が結合しても不連続部８が半導体チップ７の下に存在するならばアイソレーションの改善が行なえる。
【００３４】
図６に直方体状凹部の領域２の大きさを変えた場合のアイソレーション特性の変化を示す。各部の長さは図３の（ａ）と（ｂ）に定義されている。凹部の幅Ｗ１を変化させた場合を図６の（ａ）に、凹部の深さＨ２を変化させた場合を図６の（ｂ）に示した。ここで、全ての長さは、半導体チップ７を方形導波管とみなした場合の回路の使用周波数における管内波長、すなわち、半導体チップ７中の高周波信号の周波数と同じ周波数を有する電磁波の半導体チップ７中における波長λにより規格化されている。また、同様に、周波数軸も回路の使用周波数、すなわち、半導体チップ７中の高周波信号の周波数により規格化されている。図６の（ａ）、（ｂ）より凹部の幅Ｗ１と凹部の深さＨ２については可能な限り大きい方が効果的にアイソレーションを改善する事がわかる。逆に凹部の幅Ｗ１と凹部の深さＨ２を小さくしていくと徐々にアイソレーションの効果が失われて行き、０．１波長から０．２波長の間でアイソレーションの改善量が６ｄＢ程度となる。アイソレーション６ｄＢ以上の改善を一つの目安とするならば前記管内波長λの１/８程度がＷ１とＨ２の必要最低量となることが分かる。ここに、Ｗ１は長方形の１対の辺の長さであるが、他の対の辺の長さ（Ｗ２）についても同様の条件が必要となる。Ｈ２は凹凸の高低差であり、今の場合は凹部の深さであるが、図４に示した構造においては凸部の高さである。
【００３５】
また、複数個の凹部の領域２を半導体チップの下に形成することで、より多くの図３の（ａ）に示した不連続部８が形成され、高いアイソレーションが得られることを考慮すると、凹部の領域２の大きさは半導体チップの大きさより十分小さくなければならない。一方で凹部の領域２の大きさには前述したように下限が存在する。すなわち、本発明によるアイソレーションの改善方法は、アイソレーションを得たい周波数における管内波長λの１/８より、図３に示した半導体チップ７のサイズＬ１、Ｌ２が大きい場合に効果的に使える方法であると言える。
【００３６】
半導体チップ７の放熱を考慮する必要がある場合、凹部の領域２を大きくすると半導体チップ７と金属モジュール筐体３の接触面積が減少し接触部分の熱抵抗が上昇するため好ましくない。この場合、凹部の領域２の最大の大きさと個数は必要な熱抵抗との兼ね合いを考慮して決定される。一例として、凹部の領域２を設けない場合の実装部分の熱抵抗の２倍以内が許容される熱抵抗であるならば、半導体チップ７と金属モジュール筐体３の全実装面積の半分未満が凹部２の面積の目安となる。凹部の領域２を空気より熱伝導度の高い誘電体で充填することで放熱の問題は緩和される。この目的に使用できる材料としてはアルミナ（熱伝導度＝３６Ｗ/ｍ℃）、サファイア（熱伝導度＝４６Ｗ/ｍ℃）等が考えられる。また、半導体チップ７と同じ材料つまりＳｉ、ＧａＡｓ、ＩｎＰ、ＧａＮ等を用いて凹部を充填することも可能である。
【００３７】
最後に、本発明によるアイソレーションの改善には異方性が存在することを述べる。図２の（ｂ）の不連続部８を横断する電磁波については反射が期待できる反面、不連続部８と平行に走る電磁波については反射が起こる理由はなく、よってアイソレーションは期待できない。つまり電磁波の進行方向によってアイソレーション効果の大小が存在する。この点を改良するために第３と第４の実施の形態例において凹部の領域２を格子状または千鳥格子状に並べた場合を述べる。また、第５の実施の形態例においてはアイソレーションの異方性を考慮し、半導体チップ７の局所的なアイソレーションを改善する方法を述べる。
【００３８】
［第２の実施の形態例］
図７に第２の実施の形態例を示す。金属モジュール筐体３の表面上に半導体チップが実装される領域１があり、その領域１の中にある直方体状凹部の領域２の部分は金属モジュール筐体３が切削等の方法により除去されており、凹部には空気あるいは誘電体が充填されている。凹部の領域２を２個並べることによりアイソレーションを改善した実施の形態例である。
【００３９】
［第３の実施の形態例］
図８に第３の実施の形態例を示す。金属モジュール筐体３の表面上に半導体チップが実装される領域１があり、その領域１の中にある直方体状凹部の領域２の部分は金属モジュール筐体３が切削等の方法により除去されており、凹部には空気あるいは誘電体が充填されている。凹部の領域２を格子状に並べることによりアイソレーションの異方性を改善した実施の形態例である。高いアイソレーションを得るには、凹部の領域２の間の領域１５と縁の領域４は第１の実施の形態例と同様に半導体チップ７の遮断周波数を考慮して十分細くしておく必要がある。なお、上記の格子状に並んだ凹部の領域２に代えて、図４に示した直方体状凸部の領域５を格子状に並べて用いても、本実施の形態例と同様の効果が得られる。
【００４０】
［第４の実施の形態例］
図９に第４の実施の形態例を示す。金属モジュール筐体３の表面上に半導体チップが実装される領域１があり、その領域１の中にある直方体状凹部の領域２の部分は金属モジュール筐体３が切削等の方法により除去されており、凹部には空気あるいは誘電体が充填されている。凹部の領域２を千鳥格子状に並べることによりアイソレーションの異方性を改善した実施の形態例である。なお、上記の千鳥格子状に並んだ凹部の領域２に代えて、図４に示した直方体状凸部の領域５を千鳥格子状に並べて用いても、本実施の形態例と同様の効果が得られる。
【００４１】
［第５の実施の形態例］
図１０に第５の実施の形態例を示す。金属モジュール筐体３の表面上に半導体チップが実装される領域１があり、金属モジュール筐体３の表面上にあるＬ字型をした凹部の領域１３の部分は金属モジュール筐体３が切削等の方法により除去されており、凹部には空気あるいは誘電体が充填されている。このように、実施の形態例１から４の凹部の領域２をＬ字型に変形することにより、アイソレーションを局所的に改善した領域１４を作り、領域１４上の半導体チップ２の部分のアイソレーションを局所的に改善することが可能となる。
【００４２】
以上説明したように、導電体の凹凸を表面に有するモジュール基体（上記実施の形態例においては金属モジュール筐体３）を用いて高周波モジュールを構成することによって、アイソレーションのための煩雑なビア形成工程を用いる必要がなくなり、かつチップ面積を有効に回路形成に使用出来るようになる。また上記本発明による高周波モジュールを用いることで、電磁波吸収体を別途用意し半導体チップとは別に実装する必要が無くなり実装方法の簡略化が行なえ、かつ電磁波吸収体のみによる方法では得にくい高アイソレーションが可能となる。その結果、ミリ波帯半導体集積回路の実装が容易となりモジュール性能の向上と低コスト化が達成される。
【図面の簡単な説明】
【００４３】
【図１】第１の実施の形態例における金属モジュール筐体の構造を示す図である。
【図２】本発明の原理を説明するための、半導体チップが金属モジュール筐体に実装された部分の断面構造を示す図であり、（ａ）は金属モジュール筐体が均質で平らな場合の断面図であり、（ｂ）は金属モジュール筐体に不連続部が形成されている場合の断面図である。
【図３】第１の実施の形態例の金属モジュール筐体に半導体チップが実装された構造を示す図であり、（ａ）は平面図、（ｂ）は断面図である。
【図４】第１の実施の形態例における金属モジュール筐体の構造の第１の変形例を示す図である。
【図５】第１の実施の形態例における金属モジュール筐体の構造の第２及び第３の変形例を示す図である。
【図６】第１の実施の形態例における金属モジュール筐体のアイソレーション特性の一例を示す図である。
【図７】第２の実施の形態例における金属モジュール筐体の構造を示す図である。
【図８】第３の実施の形態例における金属モジュール筐体の構造を示す図である。
【図９】第４の実施の形態例における金属モジュール筐体の構造を示す図である。
【図１０】第５の実施の形態例における金属モジュール筐体の構造を示す図である。
【符号の説明】
【００４４】
１…半導体チップが実装される領域、２…直方体状凹部の領域、３…金属モジュール筐体、４…縁の領域、５…直方体状凸部の領域、６…凸部の領域５の周辺の領域、７…半導体チップ、８…不連続部、９…入射波（Ｖｉｎ）、１０…透過波（Ｖｔ）、１１…反射波（Ｖｒ）、１２…異質領域、１３…Ｌ字型をした凹部の領域、１４…アイソレーションを局所的に改善した領域、１５…凹部の領域２の間の領域。
【図１】
2005294693.tif 000003
【図２】
2005294693.tif 000004
【図３】
2005294693.tif 000005
【図４】
2005294693.tif 000006
【図５】
2005294693.tif 000007
【図６】
2005294693.tif 000008
【図７】
2005294693.tif 000009
【図８】
2005294693.tif 000010
【図９】
2005294693.tif 000011
【図１０】
2005294693.tif 000012