(57)【要約】【課題】  ホール形成工程における膜の削れやホール深さのばらつきを防止する。【解決手段】  層間絶縁膜に形成するホールパターンを所定の評価基準、例えばホール間の距離や分布密度等によって評価し、エッチング速度差が大きくなるようなパターンについては、補正パターンを生成し、ホールパターンに依存するエッチング速度差を吸収し、過剰エッチングを防止する。例えば、多層配線構造において配線層を挟んで上下に積層される複数の絶縁膜間のホールパターンを所定の評価基準に基づいて評価し、上層のホールと下層のホールが重なる場合や、所定の閾値よりも近接するホール存在する場合に、補正パターンの生成を行う。あるいは、ホールパターンの疎密分布を検出し、疎密状態に応じて補正パターンの生成を行う。【選択図】        図１
2005294642.tif 000002
【特許請求の範囲】
【請求項１】
層間絶縁膜に形成するホールパターンを所定の評価基準に基づいて評価する評価ステップと、
前記評価ステップの評価内容に基づいて前記ホールパターンによる過剰エッチングを改善するための補正パターンを生成する補正パターン生成ステップと、
前記補正パターン生成ステップによって生成された補正パターンを用いてホール加工処理を行う加工ステップと、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記評価ステップは配線層を挟んで上下に積層される複数の絶縁膜間のホールパターンを所定の評価基準に基づいて評価することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記配線層を挟んだ上層のホールと下層のホールが重なる場合、あるいは所定の範囲で近接する場合に前記補正パターンの生成を行うことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記ホールパターンの疎密分布を検出し、疎密状態に応じて前記補正パターンの生成を行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記配線層を挟んだ上層のホールと下層のホールとの間の距離が閾値以下であるホールパターンと、そうでないホールパターンとに分けて２種類のマスクを生成し、それぞれ別の開口プロセスに分けてホール形成を行うことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項６】
前記上層のホール形成は、上層のホールと下層のホールとの間の距離が閾値以下であるホールパターンが抜きパターンとなる補正マスクを生成し、上層のホールの開口前の層間絶縁膜形成後に前記補正マスクによってレジストパターニングを施し、上層のホールを形成する箇所に対してイオン注入を施した後、上層のホールの全パターンに対してレジストパターニングとエッチング処理を施し、ホールを形成することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記補正マスクの抜きパターンの面積は、上層のホールの開口面積と、補正マスクのレジストパターニングの合わせずれ分の面積と、上層のホールのパターンマスクのレジストパターニングの合わせずれ分の面積との和よりも大きいことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記上層のホール形成は、上層のホールと下層のホールとの間の距離が閾値以上であるホールパターンが残しパターンとなる補正マスクを生成し、上層のホールと下層のホールに挟まれた配線層を形成する際に、配線層を厚膜形成し、前記補正マスクによってレジストパターニングを施した後、上層のホールと下層のホールとの間の距離が閾値以上であるパターン以外の領域をエッチングして通常の配線層の膜厚レベルになるまで削って部分的な厚膜部を形成し、レジストの除去後、上層のホールの全パターンに対してレジストパターニングとエッチング処理を施し、ホールを形成することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項９】
前記配線層の上部には反射防止膜が配置され、この反射防止膜に前記補正マスクによる部分的な厚膜部を形成することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記補正マスクの残しパターンの面積は、上層のホールの開口面積と、補正マスクのレジストパターニングの合わせずれ分の面積と、上層のホールのパターンマスクのレジストパターニングの合わせずれ分の面積との和よりも大きいことを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１１】
隣接するホールの間隔が閾値以下であるホールパターンと、そうでないホールパターンとに分けて２種類のマスクを生成し、それぞれ別の開口プロセスに分けてホールを形成することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項１２】
隣接するホールの間隔が狭く、閾値以下の密なパターンが抜きパターンとなる補正マスクを生成し、ホールの開口前の層間絶縁膜形成後に前記補正マスクによってレジストパターニングを施し、隣接するホールとの間隔が閾値以下であるホールを形成する箇所に対してイオン注入を施した後、ホールの全パターンに対してレジストパターニングとエッチング処理を施し、ホールを形成することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項１３】
前記補正マスクの抜きパターンの面積は、ホールの開口面積と、補正マスクのレジストパターニングの合わせずれ分の面積と、ホールのパターンマスクのレジストパターニングの合わせずれ分の面積との和よりも大きいことを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
隣接するホールの間隔が広く、閾値以上であるパターンが残しパターンとなる補正マスクを生成し、ホールを形成する下地の配線層を形成する際に、配線層を厚膜形成し、前記補正マスクによってレジストパターニングを施した後、ホール間隔が広く、閾値以上であるパターン以外の領域をエッチングして通常の配線層の膜厚レベルになるまで削って部分的な厚膜部を形成し、レジストの除去後、ホールの全パターンに対してレジストパターニングとエッチング処理を施し、ホールを形成することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項１５】
前記配線層の上部には反射防止膜が配置され、この反射防止膜に前記補正マスクによる部分的な厚膜部を形成することを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記補正マスクの残しパターンの面積は、ホールの開口面積と、補正マスクのレジストパターニングの合わせずれ分の面積と、ホールのパターンマスクのレジストパターニングの合わせずれ分の面積との和よりも大きいことを特徴とする請求項１４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に複数層の配線層を設けた半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板上に複数層の配線層を積層したいわゆる多層配線構造の半導体装置を作成する場合、例えば下層の絶縁膜にホールパターンを形成してホール内にビアプラグやコンタクトプラグを埋め込み形成した後、その上に配線膜のパターニングを行い、さらに、その上に上層の絶縁膜を積層して平坦化し、この絶縁膜にホールパターンを形成するといった工程を複数の層について繰り返し、各層の配線パターンを形成していく。
【特許文献１】特開２００３−２２４２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述のような多層配線構造の作成工程において、配線膜や絶縁膜のエッチングの際に、ホールパターンに依存したエッチング速度差が生じ、このエッチング速度差に起因して、一部の配線に過剰エッチングによる削れが生じる問題がある。
さらに、上層のホールと下層のホールが重なるスタック型ホール構造の場合に、プラグロスによる配線リセス（凹）量が多くなるため、この部分については層間絶縁膜が実効的に厚くなる。したがって、層間膜エッチング時に、スタック型ホール構造以外のコンタクト部においては、下地の配線層が削れてしまう。
図９はこの場合の具体例を示している。図示のように、下層絶縁膜１０に設けたホール１２内にタングステン等の高融点金属によるプラグ１４が埋め込まれ、その上にチタン系反射防止膜１６でサンドイッチ構造とされたアルミ配線膜１８が設けられ、その上面を包囲する状態で積層された上層絶縁膜２０にスタック型ホール構造でホール２２が形成されている。この場合、タングステンプラグ１４及びアルミ配線膜１８のリセス量が大きくなるため、スタック型でない領域の反射防止膜に対して過剰エッチングが生じ、反射防止膜が削れて突き抜けの可能性が高くなり、エレクトロマイグレーション（ＥＭ）やストレスマイグレーション（ＳＭ）等の配線信頼性が懸念される。
【０００４】
また、この他にも、例えばホールの分布状況に影響してエッチング速度差が生じ、適正なホール形成が妨げられたり、配線膜削れの原因となる。
図１０はこの場合の具体例を示しており、上面に反射防止膜（ＢＡＲＣ）３０（後に形成されるアルミ配線の底面に配置される）を設けた絶縁膜３２にフォトレジスト３４をパターンニングし、ホール３６をエッチングする工程を示している。
図１０（Ａ）に示すように、互いに近接して多数のホール３６を形成する場合には、単一ホールあたりのエッチングガスの量が少なくなって、エッチング速度が遅くなり、各ホール３６が浅くなる傾向があるが、図１０（Ｂ）に示すように、他のホールから孤立した１つのホールを形成する場合には、１つのホールにエッチングガスが集中し、エッチング速度が速くなり、ホール３６が深くなる傾向がある。したがって、このようなエッチング速度差によって、適正なホールの形成や膜厚の制御が困難となる。
【０００５】
そこで本発明は、ホール形成工程においてエッチング速度を適正に制御でき、膜の削れやホール深さのばらつきを防止して、特性の良好な半導体装置を作成することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明の半導体装置の製造方法は、層間絶縁膜に形成するホールパターンを所定の評価基準に基づいて評価する評価ステップと、前記評価ステップの評価内容に基づいて前記ホールパターンによる過剰エッチングを改善するための補正パターンを生成する補正パターン生成ステップと、前記補正パターン生成ステップによって生成された補正パターンを用いてホール加工処理を行う加工ステップとを有することを特徴とする。
【発明の効果】
【０００７】
本発明の半導体装置の製造方法によれば、層間絶縁膜に形成するホールパターンを所定の評価基準に基づいて評価し、その評価内容に基づいてホールパターンによる過剰エッチングを改善するための補正パターンを生成し、この補正パターンに基づくマスクを用いてレジストパターニングやエッチングを行い、ホール加工処理を行うことから、ホールパターンに依存するエッチング速度差を吸収し、過剰エッチングを防止して配線膜の削れ等を防止することができる。
したがって、配線削れ量のショット内均一性が改善されるため、結果的に配線削れ量が低減でき、コンタクト抵抗上昇の抑制、配線信頼性の向上等を実現でき、歩留りの改善や品質の向上を図ることができる効果がある。
【発明を実施するための最良の形態】
【０００８】
本発明の実施の形態による半導体装置の製造方法は、層間絶縁膜に形成するホールパターンを所定の評価基準、例えばホール間の距離や分布密度等によって評価し、エッチング速度差が大きくなるようなパターンについては、補正パターンを生成し、エッチング処理の変更等によってホールパターンに依存するエッチング速度差を吸収し、過剰エッチングを防止する。
例えば、多層配線構造において配線層を挟んで上下に積層される複数の絶縁膜間のホールパターンを所定の評価基準に基づいて評価し、上層のホールと下層のホールが重なる場合や、所定の閾値よりも近接するホール存在する場合に、補正パターンの生成を行う。
あるいは、ホールパターンの疎密分布を検出し、疎密状態に応じて補正パターンの生成を行う。
【実施例１】
【０００９】
本発明の実施例では、ホールパターンに依存した補正パターンマスクを作成し、このマスクを使用したプロセス補正処理を施すことにより、ホールパターンに依存するエッチング速度差を吸収し、過剰エッチングによる配線膜削れの問題を解決する。なお、プロセス補正処理については、補正マスクを使用した２度の開口工程によるエッチング時間の適正化、リオン注入処理による層間膜のエッチング速度制御、配線表面の反射防止膜厚の制御等を行うものとする。
図１及び図２は本実施例によるホールパターンの評価基準の例を示す説明図である。
図１は配線層（アルミ配線）１００を挟んで上層のホール１１０と下層のホール１２０がスタック構造または近接して配置される場合の相対位置基準を示している。
図１（Ａ）は上層のホール１１０と下層のホール１２０が同心状に配置されるスタック構造の例を示している。この場合には、補正パターンを作成する条件に合致することになる。
また、図１（Ｂ）は上層のホール１１０と下層のホール１２０が一定の間隔Ｄ（中心間距離）を隔てて配置される例を示している。この場合、Ｄが所定の閾値（ｔｈｒｅｓｈ）以下であれば、スタック構造であるとみなして、補正パターンを作成する条件に合致することになる。
しかし、Ｄが所定の閾値（ｔｈｒｅｓｈ）より大きい場合には、ノーマル構造であるとみなして、補正パターンは作成しないことになる。
また、図２はホールの疎密分布を判定する基準を示しており、半径Ｒの円内にホール１３０が存在する数Ｎを検出する。そして、Ｎが所定の閾値（ｔｈｒｅｓｈ）より小さい場合には、各ホール１３０が相互に分離したパターンであるとみなして、補正パターンは作成しないことになる。
しかし、Ｎが所定の閾値（ｔｈｒｅｓｈ）以上の場合には、各ホール１３０が相互に密集したパターンであるとみなして、補正パターンを作成する条件に合致することになる。
本実施例では、以上のような評価基準を多層配線層の各ビアホール及びコンタクトホールに適用して補正パターンを生成するか否かを評価し、該当するものについては、補正パターンを生成してホール径等の修正を行い、エッチング速度差による配線削れ等を防止するものである。
【００１０】
図３は本実施例による補正パターンを用いた第１のホール形成方法を示す断面図である。
このホール形成方法は、上層のホールと下層のホールとの間の距離が閾値以下であるホールパターンと、そうでないホールパターンに分けて２種類のマスクを生成し、それぞれ別の開口プロセスに分けてホール形成するものである。
図中、左側の配線については、シリコン酸化膜等による下層絶縁膜２１０と上層絶縁膜２２０の間でスタック構造となっており、上下に同心状のホール２３０、２４０が形成され、タングステンプラグ２５０と配線２６０Ａが配置されている。なお、配線２６０Ａはアルミ膜２６１の上下面にチタン系反射防止膜２６２を設けたサンドイッチ構造となっている。
一方、右側の配線２６０Ｂは、下層絶縁膜２１０にホールを持たず、上層絶縁膜２２０にだけホール２７０を有している。こちらも左側の配線と同じ膜によって形成され、アルミ膜２６１の上下面にチタン系反射防止膜２６２を設けたサンドイッチ構造となっている。
このような構造において、左側の配線２６０Ａ用と右側の配線２６０Ｂ用に、異なるマスクＭａｓｋＡ、ＭａｓｋＢを用意し、左側のスタック構造については、アルミリセス量分をエッチングするため、その分、エッチング時間を長くする。したがって、右側の配線側に削れ等の損傷を与えることなく、適正な状態でホール形成を行うことが可能となる。
【００１１】
図４は本実施例による補正パターンを用いた第２のホール形成方法を示す断面図である。なお、図４において図３に示す要素と共通のものについては同一符号を付して説明する。
このホール形成方法は、上層のホールと下層のホールとの間の距離が閾値以下であるホールパターンが抜きパターンとなる補正用のマスクを生成し、上層のホール開口前の層間絶縁膜形成後に補正マスクによりレジストパターニングを施し、上層のホールと下層のホールの間の距離が閾値以内である上層ホールを形成する箇所に対してイオン注入を施した後、上層ホール全パターンに対してレジストパターニングとエッチング処理を施し、ホール形成するものである。
図４において、補正マスクによるレジストパターン３１０には、スタック構造の左側の配線２６０Ａに対応する開口部３１１（直径Ｒ）が形成されており、この開口より、絶縁膜２２０にイオン注入を行う様子を示している。エッチング条件は、エッチングレートを増大するために、エネルギや濃度を適宜設定するものとするが、例えば数１００ｋｅｖ、Ｅ１４ａｔｏｍ／ｃｍ２ とする。なお、この時点では上層のホールは形成されておらず、この後の上層ホール形成を両側の配線２６０Ａ、２６０Ｂに対して行う。この際、イオン注入された左側の配線２６０Ａ上の絶縁膜２２０では、上層ホールのエッチング速度が上昇し、その分、右側の配線２６０Ｂでは過剰エッチングを抑制でき、配線の損傷を防止できる。
なお、レジストパターン３１０の開口部３１１の面積は、上層のホールの開口面積と、補正マスクのレジストパターニングの合わせずれ分の面積と、上層のホールのパターンマスクのレジストパターニングの合わせずれ分の面積との和よりも大きいものとすることで、パターニングのずれにかかわらず、配線２６０Ｂを適正に保護できる。
【００１２】
図５は本実施例による補正パターンを用いた第３のホール形成方法を示す断面図である。なお、図５において図４に示す要素と共通のものについては同一符号を付して説明する。
このホール形成方法は、上層のホールと下層のホールとの間の距離が閾値以上であるホールパターンが残しパターンとなる補正マスクを生成し、上層のホールと下層のホールに挟まれた配線層を形成する際に、配線層の上部に形成する導電型反射防止膜を厚膜形成し、補正マスクによってレジストパターニングを施した後、上層のホールと下層のホールとの間の距離が閾値以上であるパターン以外の領域をエッチングして通常の反射防止膜の膜厚レベルになるまで削り、レジストの除去後、上層のホールの全パターンに対してレジストパターニングとエッチング処理を施し、ホールを形成するようにしたものである。
図５において、上述した配線２６０Ａ及び配線２６０Ｂを形成するための配線層２６０のパターン加工前の段階で、右側の配線２６０Ｂを形成する領域には、その配線層２６０の上に、配線２６０Ｂを残しパターンとする補正マスクを用いたレジストパターン３２０（直径Ｒ）が配置されている。
そして、この状態で、配線２６０Ｂ以外の領域をエッチングして通常の反射防止膜２６２の膜厚レベルになるまで削ることにより、レジストパターン３２０の部分の反射防止膜２６２だけが厚膜に残ることになる。そこで次に、レジストパターン３２０の除去後、上層のホールの全パターンに対してレジストパターニングとエッチング処理を施し、ホールを形成する。これにより、配線２６０Ｂの過剰エッチングを反射防止膜２６２の厚膜部分によって抑制でき、損傷を防止できる。
なお、補正マスクの残しパターン３２０の面積は、上層のホールの開口面積と、補正マスクのレジストパターニングの合わせずれ分の面積と、上層のホールのパターンマスクのレジストパターニングの合わせずれ分の面積との和よりも大きいものとすることで、パターニングのずれにかかわらず、配線２６０Ｂを適正に保護できる。
また、本例では、配線層をサンドイッチ構造とし、上面の反射防止膜の一部を厚膜に形成してホール形成を行ったが、配線層がサンドイッチ構造でない場合には、反射防止膜でなく、アルミ配線膜自体を厚膜に形成するようにしてもよい。
【００１３】
図６は本実施例による補正パターンを用いた第４のホール形成方法を示す断面図である。図示の例は、上面に反射防止膜（ＢＡＲＣ）４１０（後に形成されるアルミ配線の底面に配置される）を設けた絶縁膜４００にフォトレジスト４２０をパターンニングし、ホール４３０、４４０をエッチングする工程を示している。
図６（Ａ）に示す領域では複数のホール４３０が密集して配置され、図２に示す条件に合致する場合を示し、図６（Ｂ）に示す領域では複数のホール４４０が孤立して配置され、図２に示す条件に合致しない場合を示している。
なお、絶縁膜４００の下層には、下層配線層４５０やプラグ４６０が配置され、下層配線層４５０に各ホール４３０、４４０が至るようにホール形成を行うものとする。
そして、本例のホール形成方法では、隣接するホールの間隔が閾値以下であるホールパターン（図６（Ａ）に示すパターン）と、そうでないホールパターン（図６（Ｂ）に示すパターン）とに分けて２種類のマスクを生成し、それぞれ別の開口プロセスに分けてホールを形成する。
すなわち、図６において、ホール４３０が密集して配置された領域にはマスクＭａｓｋＡでエッチングを行い、エッチング時間を長くし、ホール４４０が孤立して配置された領域にはマスクＭａｓｋＢでエッチングを行い、エッチング時間を通常のままとすることにより、両方の領域における酸化膜削れ量を同等に制御する。
【００１４】
図７は本実施例による補正パターンを用いた第５のホール形成方法を示す断面図である。なお、図７において図６に示す要素と共通のものについては同一符号を付して説明する。
このホール形成方法は、隣接するホールの間隔が狭く、閾値以下の密なパターンが抜きパターンとなる補正マスクを生成し、ホールの開口前の層間絶縁膜形成後に前記補正マスクによってレジストパターニングを施し、隣接するホールとの間隔が閾値以下であるホールを形成する箇所に対してイオン注入を施した後、ホールの全パターンに対してレジストパターニングとエッチング処理を施し、ホールを形成するものである。
図７は、反射防止膜４１０の上には、図７（Ａ）に示す密集して配置されるホール４３０のパターンが抜きパターンとなる補正マスクによって形成されたレジストパターン５１０が配置されている。このレジストパターン５１０は、ホール４３０に対応する開口部５１１（直径Ｒ）が形成されており、この開口より、絶縁膜４００にイオン注入を行う様子を示している。エッチング条件は、エッチングレートを増大するために、エネルギや濃度を適宜設定するものとするが、例えば数１００ｋｅｖ、Ｅ１４ａｔｏｍ／ｃｍ２ とする。なお、この時点では上層のホールは形成されておらず、この後のホール４３０、４４０の形成を行う。この際、イオン注入された左側のホール４３０ではエッチング速度が上昇し、その分、右側のホール４４０では過剰エッチングを抑制でき、配線の損傷を防止できる。
なお、補正マスクの抜きパターンの面積は、ホールの開口面積と、補正マスクのレジストパターニングの合わせずれ分の面積と、ホールのパターンマスクのレジストパターニングの合わせずれ分の面積との和よりも大きいものとすることで、パターニングのずれにかかわらず、下層配線層４５０を適正に保護できる。
【００１５】
図８は本実施例による補正パターンを用いた第６のホール形成方法を示す断面図である。なお、図８において図６に示す要素と共通のものについては同一符号を付して説明する。
このホール形成方法は、隣接するホールの間隔が広く、閾値以上であるパターンが残しパターンとなる補正マスクを生成し、ホールを形成する下地の配線層を形成する際に、配線上部に形成する導電型反射防止膜を厚膜形成し、補正マスクによってレジストパターニングを施した後、ホール間隔が広く、閾値以上であるパターン以外の領域をエッチングして通常の反射防止膜の膜厚レベルになるまで削り、レジストを除去した後、ホールの全パターンに対してレジストパターニングとエッチング処理を施し、ホールを形成するようにしたものである。
図８において、密集していないホール４４０に対応する下層配線層４５０の上には、補正マスクによって形成されたレジストパターン５２０が形成され、配線４５０上の反射防止膜４５１が、このレジストパターン５２０の部分だけ厚膜に形成されている。そこで次に、レジストパターン５２０の除去後、ホールの全パターンに対してレジストパターニングとエッチング処理を施し、ホールを形成する。これにより、左側に示すホール４４０の過剰エッチングを反射防止膜４５１の厚膜部分によって抑制でき、配線層４５０の損傷を防止できる。
なお、補正マスクの残しパターンの面積は、ホールの開口面積と、補正マスクのレジストパターニングの合わせずれ分の面積と、ホールのパターンマスクのレジストパターニングの合わせずれ分の面積との和よりも大きいものとすることで、パターニングのずれにかかわらず、下層配線層４５０を適正に保護できる。
また、本例では、配線層をサンドイッチ構造とし、上面の反射防止膜の一部を厚膜に形成してホール形成を行ったが、配線層がサンドイッチ構造でない場合には、反射防止膜でなく、アルミ配線膜自体を厚膜に形成するようにしてもよい。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例によるホールパターンの評価基準の例を示す説明図である。
【図２】本発明の実施例によるホールパターンの評価基準の例を示す説明図である。
【図３】本発明の実施例による補正パターンを用いた第１のホール形成方法を示す断面図である。
【図４】本発明の実施例による補正パターンを用いた第２のホール形成方法を示す断面図である。
【図５】本発明の実施例による補正パターンを用いた第３のホール形成方法を示す断面図である。
【図６】本発明の実施例による補正パターンを用いた第４のホール形成方法を示す断面図である。
【図７】本発明の実施例による補正パターンを用いた第５のホール形成方法を示す断面図である。
【図８】本発明の実施例による補正パターンを用いた第６のホール形成方法を示す断面図である。
【図９】従来例によるホール形成方法の一例を示す断面図である。
【図１０】従来例によるホール形成方法の一例を示す断面図である。
【符号の説明】
【００１７】
１００……配線層、１１０、１２０、１３０、２３０、２４０、２７０……ホール、２１０……下層絶縁膜、２２０……上層絶縁膜、２５０……タングステンプラグ、２６０、２６０Ａ、２６０Ｂ……配線、２６１……アルミ膜、２６２……反射防止膜。
【図１】
2005294642.tif 000003
【図２】
2005294642.tif 000004
【図３】
2005294642.tif 000005
【図４】
2005294642.tif 000006
【図５】
2005294642.tif 000007
【図６】
2005294642.tif 000008
【図７】
2005294642.tif 000009
【図８】
2005294642.tif 000010
【図９】
2005294642.tif 000011
【図１０】
2005294642.tif 000012