(57)【要約】 【課題】  消費電力のさらなる低減化を図ることができる発振回路の提供。【解決手段】  固有の周波数で振動する電圧を発生する水晶振動子等の圧電振動子４と、この振動電圧を増幅するインバータ１１と、インバータ１１の出力を波形整形して発振出力信号を出力するシュミットトリガー回路１２と、電池３からの電源ライン１０に接続され、インバータ１１とシュミットトリガー回路１２の電源に電流供給する定電流源１４と、を備える構成とする。【選択図】  図１
2005045695.tif 000002
【特許請求の範囲】
【請求項１】
固有の周波数で振動する電圧を発生する圧電振動子と、
この振動電圧を増幅するインバータと、
インバータの出力を波形整形して発振出力信号を出力するシュミットトリガー回路と、
電池からの電源ラインに接続され、インバータとシュミットトリガー回路の電源に電流供給する定電流源と、
を備えることを特徴とする発振回路。
【請求項２】
請求項１の発振回路において、
前記定電流源を、電池からの電源ラインに接続され、インバータの電源に電流供給する第１の定電流源と、
電池からの電源ラインに接続され、シュミットトリガー回路の電源に電流供給する第２の定電流源と、
により構成した発振回路。
【請求項３】
請求項１または２の発振回路を含む時計機能付き半導体集積装置を備える電子機器であって、
メイン電池と、
メイン電池と整流素子を介して接続される充電式バックアップ電池と、
を備え、
充電式バックアップ電池を前記発振回路の電池としたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電振動子を用いた発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器に関する。
【背景技術】
【０００２】
従来より、デジタルカメラ等の電子機器においては、リアルタイムに時間を表示あるいは記録するために、時計機能を有するものが多く存在する。時計機能を実現するためには、時計用の発振回路を備え、電子機器を使用しない時でも、常に発振させて時間をカウントするのが一般的である。したがって、これらの電子機器が携帯用の場合には、電力を供給する電池が切れにくいように、発振回路は低消費電力であることが求められる。
【０００３】
図４に示す発振回路は、低消費電力化を図った従来の発振回路である。この発振回路１０１は、固有の周波数で振動する電圧を発生する圧電振動子１０４と、この振動電圧を増幅するインバータ１１１と、帰還抵抗１０５、負荷コンデンサ１０６、１０７と、電池１０３からの電源ライン１１０に接続され、定電圧をインバータ１１１の電源に供給する定電圧源１１５と、から構成される。時間カウントを行う内部回路１１３は、その電源は発振回路１０１の電源ライン１１０に接続され、発振回路１０１のインバータ１１１の出力が入力される。この発振回路１０１は、定電圧源１１５が出力する定電圧を、インバータ１１１が動作する最低限の電圧に設定することにより、発振回路１０１の低消費電力化を図っている。
【０００４】
図５に示す発振回路は、低消費電力化を図った従来の別の発振回路である。この発振回路１０２は、前述の発振回路１０１の定電圧源１１５を定電流源１１４に置き換えたものである。この発振回路１０２は、インバータ１１１に貫通電流が流れたときに、定電流源１１４によって電流を制限することにより、低消費電力化を図っている。
【０００５】
【特許文献１】特開平６−１７７６４６号公報
【特許文献２】特開平１１−２９８２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このように、発振回路の低消費電力化は重要な課題であり、いろいろな対策が取られて来た。
【０００７】
図６にデジタルカメラ等の電子機器の概略ブロック図を示す。この電子機器８０は、アナログ信号処理ＬＳＩ８５、デジタル信号処理ＬＳＩ８６、液晶表示装置８７などと、それらに電力を供給するメイン電池８１と、発振回路を含む時計機能付きＬＳＩ８４と、それに電力を供給するバックアップ電池８２と、逆流防止のための整流素子（ダイオード）８３と、から構成される。電子機器使用時には、メイン電池８１は、アナログ信号処理ＬＳＩ８５等に電力供給するとともに、整流素子８３を介してバックアップ電池８２を充電する。このバックアップ電池８２には２次リチウム電池などの充電池が使用される。また、時計機能付きＬＳＩ８４の発振回路は、上述のような低消費電力対策を行ったものが用いられる。
【０００８】
しかしながら、電子機器の小型化に伴う充電池の小型化による電池容量の低下や、充電を繰り返すことによる電池容量の低下などのために、このような発振回路を用いたとしても、電子機器に要求される十分な低消費電力化を実現することは困難であった。
【０００９】
本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、消費電力のさらなる低減化を図ることができる発振回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、請求項１に係る発振回路は、固有の周波数で振動する電圧を発生する圧電振動子と、この振動電圧を増幅するインバータと、インバータの出力を波形整形して発振出力信号を出力するシュミットトリガー回路と、電池からの電源ラインに接続され、インバータとシュミットトリガー回路の電源に電流供給する定電流源と、を備えることを特徴とする。
【００１１】
請求項２に係る発振回路は、請求項１の発振回路において、前記定電流源を、電池からの電源ラインに接続され、インバータの電源に電流供給する第１の定電流源と、電池からの電源ラインに接続され、シュミットトリガー回路の電源に電流供給する第２の定電流源と、により構成したことを特徴とする。
【００１２】
請求項３に係る電子機器は、請求項１または２の発振回路を含む時計機能付き半導体集積装置を備える電子機器であって、メイン電池と、メイン電池と整流素子を介して接続される充電式バックアップ電池と、を備え、充電式バックアップ電池を前記発振回路の電池としたことを特徴とする。
【発明の効果】
【００１３】
本発明の発振回路は、定電流源に接続されるシュミットトリガー回路がインバータの出力を波形整形して、内部回路に発振出力信号を出力するので、消費する電流が減少させられ、消費電力のさらなる低減化を図ることができ、本発明の電子機器は、電子機器不使用時の時間カウント可能期間を増すことができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面を参照しながら説明する。図１は本発明の実施形態である発振回路１の構成を示す回路図である。
【００１５】
この発振回路１は、固有の周波数、例えば３２．７６８ＫＨｚ、で振動する電圧を発生する圧電振動子４と、この振動電圧を増幅するインバータ１１と、インバータ１１の出力を波形整形するシュミットトリガー回路１２と、電池３からの電源ライン１０に接続され、インバータ１１とシュミットトリガー回路１２の電源に電流供給する定電流源１４と、を主要部材として構成される。ここで、圧電振動子４は、時計用として正確な周波数を要求されるために、一般的に水晶振動子が用いられる。
【００１６】
さらには、圧電振動子４と並列に配置される高抵抗値の帰還抵抗５と、負荷コンデンサ６、７と、インバータ１１とシュミットトリガー回路１２の電源安定化用コンデンサ１６と、を有する。
【００１７】
圧電振動子４で発生する振動電圧は、インバータ１１によりシュミットトリガー回路１２がハイレベル・ローレベルを検出できる程度に増幅され、そのシュミットトリガー回路１２に出力されるとともに、圧電振動子４に、正帰還により振動が継続するように、出力される。このとき、インバータ１１が出力するのは正弦波電圧であるために、中間電圧付近で、比較的長い時間貫通電流が流れる。この貫通電流を制限するのが定電流源１４である。定電流源１４からの電流は、インバータ１１に貫通電流が流れないかあるいは少ない場合は、コンデンサ１６に流れて、電荷が蓄積される。インバータ１１の貫通電流が多い場合は、コンデンサ１６に蓄積された電荷とともに、それを補償する。こうして、正弦波電圧の位相に係わらず、常に一定の電流が消費される。
【００１８】
シュミットトリガー回路１２は、インバータ１１が出力する正弦波電圧を受けて、矩形波に波形整形した発振出力信号（ＣＬＫ）を出力する。シュミットトリガー回路１２のハイレベルとローレベルのしきい値電圧は、インバータ１１が出力する正弦波電圧の中間電圧をはさんで上下にある。このシュミットトリガー回路１２には、インバータ１１から正弦波電圧が入力されるので、インバータ１１ほどではないが、やはり貫通電流が流れる。この貫通電流を制限するために、定電流源１４の出力を利用して、インバータ１１と共用を行う。インバータ１１に最も多くの貫通電流が流れるのが、ほぼその中間電圧においてであるが、シュミットトリガー回路１２では、そのヒステリシス性のため、上述のハイレベルのしきい値電圧とローレベルのしきい値電圧あたりで、最も多くの貫通電流が流れる。したがって、ピーク電流が分散しているので、共用することによりインバータ１１に与える影響は少ない。
【００１９】
時間カウントを行う内部回路１３は、その電源は発振回路１の電源ライン１０に接続され、発振回路１のシュミットトリガー回路１２より発振出力信号（ＣＬＫ）が入力される。この発振出力信号（ＣＬＫ）は、シュミットトリガー回路１２により波形整形がされているので、内部回路１３は、正弦波を直接受ける場合よりも、消費する電流は減少する。
【００２０】
以上のように、この発振回路１は、シュミットトリガー回路１２を有し、インバータ１１、シュミットトリガー回路１２において、低消費電力化を図ることによって、電池３を切れ難くしている。
【００２１】
次に、図２に基づいて詳しく発振回路１を説明する。インバータ１１はＣＭＯＳ型であり、電源側、接地側にそれぞれ抵抗を有している。この抵抗は貫通電流を減少させるためのものである。シュミットトリガー回路１２はその出力レベルに応じてオン／オフするＭＯＳトランジスタ２１、２２を設け、それにより入力しきい値電圧を変えている。例えば、出力がローレベルならば、ＭＯＳトランジスタ２１はオンし、ＭＯＳトランジスタ２２はオフするので、入力しきい値電圧は１つのＰＭＯＳトランジスタと２つの直列のＮＭＯＳトランジスタで決まるため、入力しきい値電圧は高い電圧となる。これがハイレベルのしきい値電圧である。定電流源１４はバンドギャップ型定電流源である。ＮＭＯＳトランジスタ２３、２４のサイズ比と抵抗２５の抵抗値により、定電流源１４が流す電流が決定する。
【００２２】
次に、本発明の別の実施形態である発振回路を図３に示す。この発振回路２は、インバータ１１に電流を供給するものと、シュミットトリガー回路１２に電流を供給するものと、の２つの定電流源を別々に有する。すなわち、定電流源（第１の定電流源）１４はインバータ１１に電流を供給し、定電流源１７（第２の定電流源）はシュミットトリガー回路１２に電流を供給する。その他の構成は、先の実施形態である発振回路１と実質的に同じである。
【００２３】
この発振回路２は、定電流源１４、１７が別々であるため、インバータ１１は、シュミットトリガー回路１２に流れる電流の影響を受け難くなっている。
【００２４】
なお、上記発振回路１、２において、コンデンサ１６はインバータ１１の電源安定化のために有効であるが、寄生容量で補える場合は省略が可能である。また、インバータ１１から圧電振動子４までの経路に抵抗を介装することにより、発振振幅を調整することも可能である。
【００２５】
また、上記の発振回路１、２は、図６に示される時計機能付き半導体集積装置（ＬＳＩ）に搭載して電子機器を構成する。この電子機器において、充電式バックアップ電池８２が発振回路１、２の電池３に替わる。したがって、電子機器８０は、メイン電池８１にアナログ信号処理ＬＳＩ８５、デジタル信号処理ＬＳＩ８６、液晶表示装置８７などを接続し、メイン電池８１に整流素子８３を介して接続される充電式バックアップ電池８２（発振回路１、２の電池３）に、発振回路１または２を搭載した時計機能付き半導体集積装置（ＬＳＩ）８４を接続しているのである。
【００２６】
この電子機器８０は、その不使用時にメイン電池８１が切れた状態あるいは取り外された状態でも、整流素子８３により逆流防止がなされ、バックアップ電池８２から電力供給を受けて時計機能付き半導体集積装置（ＬＳＩ）８４は時間カウントの動作を行う。時計機能付き半導体集積装置（ＬＳＩ）８４は、発振回路１、２を搭載していることにより、この電子機器不使用時での時間カウントができる期間を改善することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態に係る発振回路の回路図。
【図２】同上の詳しい回路図。
【図３】本発明の別の実施形態に係る発振回路の回路図。
【図４】背景技術の発振回路の回路図。
【図５】背景技術の別の発振回路の回路図。
【図６】時計機能付き半導体集積装置を備えた電子機器の概略ブロック図。
【符号の説明】
【００２８】
１、２    発振回路
３        電池
４        圧電振動子
５        帰還抵抗
６、７    発振用負荷コンデンサ
１０        電源ライン
１１        インバータ
１２        シュミットトリガー回路
１３        内部回路
１４、１７  定電流源
１６        電源安定化用コンデンサ
８０        電子機器
８１        メイン電池
８２        バックアップ電池
８３        整流素子
８４        時計機能付き半導体集積装置
【図１】
2005045695.tif 000003
【図２】
2005045695.tif 000004
【図３】
2005045695.tif 000005
【図４】
2005045695.tif 000006
【図５】
2005045695.tif 000007
【図６】
2005045695.tif 000008