(57)【要約】【課題】  データ信号のサンプリングを高速に行うことができる電子装置の駆動方法の提供を課題とする。【解決手段】  本発明の電子装置の駆動方法は、第１のトランジスタと第２のトランジスタを含む回路を有し、前記第１のトランジスタのソース電極及びドレイン電極の一方は制御ノードであり、前記第２のトランジスタのソース電極及びドレイン電極の一方は入力ノードであり、前記第２のトランジスタのソース電極及びドレイン電極の他方は出力ノードである。そして、前記入力ノードの電位を第１のレベルのデータ信号の電位と同電位にし、前記制御ノードの電位を前記サンプリングパルスの電位と同電位にした後、前記入力ノードの電位を第２のレベルのデータ信号の電位と同電位にして、前記出力ノードから前記第２のレベルのデータ信号を出力することを特徴とする。【選択図】  図１
2005236814.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと第２のトランジスタを含む回路を有し、前記第１のトランジスタのソース電極及びドレイン電極の一方は制御ノードであり、前記第２のトランジスタのソース電極及びドレイン電極の一方は入力ノードであり、前記第２のトランジスタのソース電極及びドレイン電極の他方は出力ノードであり、
前記入力ノードの電位を第１のレベルのデータ信号の電位と同電位にし、前記制御ノードの電位を前記サンプリングパルスの電位と同電位にした後、前記入力ノードの電位を第２のレベルのデータ信号の電位と同電位にして、前記出力ノードから前記第２のレベルのデータ信号を出力することを特徴とする電子装置の駆動方法。
【請求項２】
第１のトランジスタと第２のトランジスタを含む回路を有し、前記第１のトランジスタのソース電極及びドレイン電極の一方は制御ノードであり、前記第２のトランジスタのソース電極及びドレイン電極の一方は入力ノードであり、前記第２のトランジスタのソース電極及びドレイン電極の他方は出力ノードであり、
前記入力ノードの電位を第１のレベルのデータ信号の電位と同電位にする第１のステップと、
前記入力ノードの電位と前記第１のレベルのデータ信号の電位を同電位に維持した状態で、前記制御ノードに前記サンプリングパルスを入力する第２のステップと、
前記制御ノードの電位と前記サンプリングパルスの電位を同電位に維持した状態で、前記入力ノードの電位を第２のレベルのデータ信号の電位と同電位にして、前記出力ノードから前記第２のレベルのデータ信号を出力する第３のステップとを有することを特徴とする電子装置の駆動方法。
【請求項３】
請求項１又は請求項２において、前記制御ノードの電位と前記サンプリングパルスの電位を同電位にして、前記第２のトランジスタのゲート電位を、前記第１のトランジスタのゲート電位から、前記第１のトランジスタのしきい値電圧を引いた電位にすることを特徴とする電子装置の駆動方法。
【請求項４】
請求項１又は請求項２において、前記第１のトランジスタと前記第２のトランジスタの導電型はＮ型であり、前記入力ノードの電位を前記第２のレベルのデータ信号の電位と同電位にして、前記第２のトランジスタのゲート電位を、前記第１のトランジスタのゲート電位以上にすることを特徴とする電子装置の駆動方法。
【請求項５】
請求項１又は請求項２において、前記第１のトランジスタと前記第２のトランジスタの導電型はＰ型であり、前記入力ノードの電位を前記第２のレベルのデータ信号の電位と同電位にして、前記第２のトランジスタのゲート電位を、前記第１のトランジスタのゲート電位以下にすることを特徴とする電子装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブートストラップ法を用いる電子装置の駆動方法に関する。
【背景技術】
【０００２】
近年、複数の半導体素子を含む電子装置の開発が進められている。電子装置の構成によっては、電源電位以上又は接地電位以下の電位が必要となる。そこで、容量結合を用いて必要な電位を生成する手法（ブートストラップ法とよぶ）が通常用いられる（非特許文献１参照。）。
【非特許文献１】原央監修、「ＭＯＳ集積回路の基礎」、初版第３刷、株式会社近代科学社、１９９９年６月、９４頁〜９６頁
【発明の開示】
【発明が解決しようとする課題】
【０００３】
Ｎ型のトランジスタのみで構成する回路を用いて、データ信号をサンプリングする場合、低電位側のデータ信号と比べると、高電位のデータ信号のサンプリングには時間がかかってしまう。またＰ型のトランジスタのみで構成する回路を用いる場合、高電位側のデータ信号と比べると、低電位のデータ信号のサンプリングには時間がかかってしまう。
【０００４】
この理由について、Ｎ型のトランジスタのみを用いて、３Ｖと１３Ｖのデータ信号のサンプリングする場合を例に挙げて説明する。まず、トランジスタのゲート電極にサンプリングパルス（ここでは１６Ｖとする）が入力される。同時に、トランジスタのソース電極にデータ信号が入力される。データ信号が３Ｖのときは、そのゲート・ソース間電圧（以下ＶＧＳと表記）は１３Ｖと、その電位差が大きい。そのため、トランジスタの電流能力が大きく、データ信号のサンプリングはすぐに行われる。一方、データ信号が１３Ｖのときは、そのＶＧＳは３Ｖと電位差が小さい。そのため、トランジスタの電流能力が小さく、データ信号のサンプリングには時間がかかってしまう。これは、トランジスタのソース・ドレイン間電圧（以下ＶＤと表記）を全て同じにしたとき、ゲート電圧（以下ＶＧと表記）の高い方が、ソース・ドレイン間電流（以下ＩＤと表記）が大きいことによる（図５参照）。つまり、ＶＤが同じであるとき、電流能力は、ＶＧＳの大きい方が高い。トランジスタのＶＧＳが大きく、電流能力が高いと、データ信号の充電時間は短く、当該データ信号のサンプリングはすぐに行われる。一方、トランジスタのＶＧＳが小さく、電流能力が低いと、データ信号の充電時間は長く、当該データ信号のサンプリングに時間がかかってしまう。
【０００５】
上記の実情を鑑み、本発明は、データ信号のサンプリングを高速に行うことができる電子装置の駆動方法の提供を課題とする。
【課題を解決するための手段】
【０００６】
上述した従来技術の課題を解決するために、本発明は以下の手段を講じる。
【０００７】
本発明の電子装置の駆動方法は、第１のトランジスタと第２のトランジスタを含む回路を有し、前記第１のトランジスタのソース電極及びドレイン電極の一方は制御ノードであり、前記第２のトランジスタのソース電極及びドレイン電極の一方は入力ノードであり、前記第２のトランジスタのソース電極及びドレイン電極の他方は出力ノードである。そして、前記入力ノードの電位を第１のレベルのデータ信号の電位と同電位にし、前記制御ノードの電位を前記サンプリングパルスの電位と同電位にした後、前記入力ノードの電位を第２のレベルのデータ信号の電位と同電位にして、前記出力ノードから前記第２のレベルのデータ信号を出力することを特徴とする。
【０００８】
本発明の電子装置の駆動方法は、第１のトランジスタと第２のトランジスタを含む回路を有し、前記第１のトランジスタのソース電極及びドレイン電極の一方は制御ノードであり、前記第２のトランジスタのソース電極及びドレイン電極の一方は入力ノードであり、前記第２のトランジスタのソース電極及びドレイン電極の他方は出力ノードである。そして、前記入力ノードの電位を第１のレベルのデータ信号の電位と同電位にする第１のステップと、前記入力ノードの電位と前記第１のレベルのデータ信号の電位を同電位に維持した状態で、前記制御ノードに前記サンプリングパルスを入力する第２のステップと、前記制御ノードの電位と前記サンプリングパルスの電位を同電位に維持した状態で、前記入力ノードの電位を第２のレベルのデータ信号の電位と同電位にして、前記出力ノードから前記第２のレベルのデータ信号を出力する第３のステップとを有することを特徴とする。
【０００９】
本発明の電子装置の駆動方法は、制御ノードの電位と前記サンプリングパルスの電位を同電位にして、第２のトランジスタのゲート電位を、第１のトランジスタのゲート電位から、第１のトランジスタのしきい値電圧を引いた電位にすることを特徴とする。
【００１０】
本発明の電子装置の駆動方法は、第１のトランジスタと第２のトランジスタの導電型はＮ型であり、入力ノードの電位を第２のレベルのデータ信号の電位と同電位にして、第２のトランジスタのゲート電位を、第１のトランジスタのゲート電位以上にすることを特徴とする。
【００１１】
本発明の電子装置の駆動方法は、第１のトランジスタと第２のトランジスタの導電型はＰ型であり、入力ノードの電位を第２のレベルのデータ信号の電位と同電位にして、第２のトランジスタのゲート電位を、第１のトランジスタのゲート電位以下にすることを特徴とする。
【発明の効果】
【００１２】
上記構成を有する本発明は、第１のステップで回路の入力ノードの電位を設定し、第２のステップで第２のトランジスタのゲート電位を設定し、第３のステップで第２のレベルのデータ信号を入力するという３つのステップを有することを特徴とし、第１のステップを経ることで、第３のステップにおいて、第２のトランジスタのゲート電位を効果的にブートストラップさせることができるため、データ信号のサンプリングを高速に行うことができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００１４】
本発明が適用される電子装置の構成について、図１を参照して説明する。電子装置は、サンプリング回路１３（１段分のみを図示）、信号処理回路１４、パルス出力回路１５及び電源１６を含む。
【００１５】
サンプリング回路１３は、第１のトランジスタ１１（以下ＴＦＴ１１と略記）と第２のトランジスタ１２（以下ＴＦＴ１２と略記）を含み、制御ノードに入力されるサンプリングパルスに基づき、入力ノードから入力される信号を出力ノードから出力する。つまり、サンプリング回路１３は、制御ノードに入力されるサンプリングパルスに基づき、入力ノードから入力される信号をサンプリングして、そのサンプリングした信号を出力ノードから出力する。
ＴＦＴ１１、１２の導電型（極性ともいう）は同じであることが必須であるが、その導電型はＮ型とＰ型のどちらでもよく、ここではＴＦＴ１１、１２がＮ型の場合を例示する。この場合、制御ノードはＴＦＴ１１のソース電極及びドレイン電極の一方であり、入力ノードはＴＦＴ１２のソース電極及びドレイン電極の一方であり、出力ノードはＴＦＴ１２のソース電極及びドレイン電極の他方である。
【００１６】
信号処理回路１４は、１つの電位レベルのみを含むデータ信号（図面ではＤａｔａ１と表記）を、２つの電位レベルを含むデータ信号（図面ではＤａｔａ２と表記）に加工する手段（機能）を有する。データ信号の加工は、外部から入力される処理信号（図面ではＳｉｇ０１と表記）に基づいて行うものであり、例えば、期間Ｔｘ（ｘは自然数）を期間ｄと期間ｃに２分割したとき、期間ｄではＬレベルの電位、期間ｃではαレベルの電位のデータ信号に加工する。第１のレベルのデータ信号はＬレベルの電位を有する信号であり、第２のレベルのデータ信号はαレベルの電位の信号に相当する。なお、信号処理回路１４で処理するデータ信号は、アナログのデータ信号であることが好適である。
【００１７】
パルス出力回路１５は、サンプリング回路１３にサンプリングパルス（図面ではｓａｍｐ．と表記）を出力する手段（機能）を有する。具体的には、外部から入力されるクロック信号（図面ではＣＬＫと表記）に基づき、１段目から最終段目まで順にサンプリングパルスを出力する。
【００１８】
電源１６は、電源電位（図面ではＶｐと表記）をサンプリング回路１３に供給する手段を有する。具体的には、サンプリング回路１３が含むＴＦＴ１１、１２の導電型がＮ型の場合、電源１６は高電位電源であり、高電位側（Ｈレベル）の電源電位をサンプリング回路１３に供給する。一方、ＴＦＴ１１、１２の導電型がＰ型の場合、電源１６は低電位電源であり、低電位側（Ｌレベル）の電源電位をサンプリング回路１３に供給する。
【００１９】
なお、上記に挙げたサンプリング回路１３、信号処理回路１４、パルス出力回路１５及び電源１６は、同一基板上に設けてもよいし、互いに異なる基板上に設けてもよい。
【００２０】
次に本発明の電子装置の駆動方法について、図１（Ａ）（Ｂ）を参照して説明する。ここでは期間Ｔ１を期間ａ、期間ｂ、期間ｃの３つの期間に分けて説明する。なお、ここでは、ＴＦＴ１１、１２の導電型がＮ型の場合の駆動方法を説明し、ＴＦＴ１１、１２の導電型がＰ型の場合の説明は省略する。
また、期間ａ〜ｃの全ての期間で、ＴＦＴ１１のゲート電極には電源電位Ｖｐが供給される。ここでは、ＴＦＴ１１はＮ型であるため、当該ＴＦＴ１１のゲート電極の電位（以下ゲート電位と略記することがある）は常にＨレベルである。
【００２１】
期間ａにおいて、信号処理回路１４から、Ｌレベルのデータ信号がサンプリング回路１３の入力ノードに入力される。つまり、入力ノードの電位は、データ信号の電位と同電位となる。すなわち、ＴＦＴ１２のソース電位はＬレベルとなる。このとき、ＴＦＴ１２はオフ状態であり、ＴＦＴ１２のソース電極とドレイン電極とは非導通の状態である。つまり、サンプリング回路１３の入力ノードと出力ノードは非導通の状態である。
【００２２】
期間ｂにおいて、パルス出力回路１５から、サンプリングパルスがサンプリング回路１３の制御ノードに入力される。つまり、制御ノードの電位は、サンプリングパルスの電位と同電位になる。すなわち、ＴＦＴ１１のドレイン電位はＨレベルとなる。そうすると、Ａ節点は、電源１６の電源電位ＶｐからＴＦＴ１１のしきい値電圧（以下Ｖｔと表記）を引いた値（Ｖｐ−Ｖｔ）にまで充電される。
【００２３】
期間ｃにおいて、信号処理回路１４から、αレベルのデータ信号がサンプリング回路１３の入力ノードに入力される。つまり、入力ノードの電位は、データ信号の電位と同電位となる。すなわち、ＴＦＴ１２のソース電位はαレベルとなる。
そうすると、Ａ節点は、ＴＦＴ１２のゲート容量を通じてブートストラップされて、電源電位Ｖｐよりも高い電位に到達する。理想的には、Ａ節点は、電源電位ＶｐからＴＦＴ１１のしきい値電圧を引いた値にデータ信号を足した値（Ｖｐ−Ｖｔｈ＋Ｖα）となる。
【００２４】
上記の通り、ブートストラップ法を用いると、電源電位Ｖｐ以上の電位を生成することができる。本発明は、生成した電源電位Ｖｐ以上の電位をＴＦＴ１２のゲート電位とすることで、ＴＦＴ１２のゲート・ソース間電圧を大きくして、ＴＦＴ１２の電流能力を高くすることができる。また、期間ａにおいて、サンプリング回路１３の入力ノードをＬレベルの電位にしておくことで、期間ｃにおいて、ブートストラップを効果的に働かせることができる。
従って、本発明を適用することで、Ｎ型のトランジスタのみで構成するサンプリング回路を用いた場合であっても、高電位側のデータ信号のサンプリングを高速に行うことができる。同様に、Ｐ型のトランジスタのみで構成するサンプリング回路を用いた場合であっても低電位側のデータ信号のサンプリングを高速に行うことができる。
【００２５】
また、データ信号のサンプリングを高速に行うことができる本発明を、表示機能を含む電子装置に適用すれば、画像の表示を好適に行うことができる。特に、大型のサイズの表示画面を含む電子装置は、必然的にソース線の本数が増加し、データ信号のサンプリングには時間が必要となってしまう。しかしながら、そのような大型のサイズの表示画面を含む電子装置に、本発明を適用すれば、データ信号のサンプリングを高速に行うことができるため、画像の表示を好適に行うことができる。
【００２６】
また、上記構成を有する本発明は、単一の導電型のトランジスタのみでサンプリング回路を構成しても、データ信号のサンプリングを高速に行うことができる。従って、２つの導電型のトランジスタを作り分ける場合と比較すると、歩留まりの向上や作製工程の削減によるコストの低下を実現する。
【実施例１】
【００２７】
本発明に用いる信号処理回路１４の構成について、図２（Ａ）を参照して説明する。信号処理回路１４は、複数の論理回路を有し、例えば、インバータ２０、アナログスイッチ２１、２２、電源２３を含む。
信号処理回路１４は、処理信号Ｓｉｇ０１に基づいて、１つの電位レベルのみを含むデータ信号（Ｄａｔａ１）を、２つの電位レベルを含むデータ信号（Ｄａｔａ２）に処理する。具体的には、期間ｄでは、アナログスイッチ２１を非導通状態、アナログスイッチ２２を導通状態にして、電源２３の電源電位を出力する。また、期間ｃでは、アナログスイッチ２１を非導通状態、アナログスイッチ２２を導通状態にして、入力されたデータ信号をそのまま出力する。
ここでは、第１のレベルのデータ信号は電源２３の電位であり、第２のレベルのデータ信号とは、もとのデータ信号の電位である。
なお、サンプリング回路１３が含むＴＦＴ１１、１２がＮ型のとき、電源２３は低電位電源である。一方、ＴＦＴ１１、１２がＰ型のとき、電源２３は高電位電源である。本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例２】
【００２８】
本発明が適用される電子装置の一形態である表示機能を有するパネルについて、図面を参照して説明する。パネルは、複数のソース線Ｓ１〜Ｓｍ（ｍは自然数）と、複数のゲート線Ｇ１〜Ｇｎ（ｎは自然数）がマトリクス状に配置された表示領域２６、ゲートドライバ２７、ソースドライバ２８、信号処理回路１４及び電源１６を有する（図２（Ｂ）参照）。表示領域２６は、ソース線Ｓｘ（ｘは自然数、１≦ｘ≦ｍ）とゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）が絶縁体を介して交差する領域に、複数の素子を含む画素２５を複数有する。画素２５は、ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）素子に代表される自発光素子又は液晶材料を用いた液晶素子と、当該自発光素子又は当該液晶素子の動作を制御するトランジスタを１つ又は複数有する。ソースドライバ２８は、パルス出力回路１５とサンプリング回路１３を有する。
【００２９】
パネルは、ゲートドライバ２７とソースドライバ２８により、表示領域２６が含む複数の画素２５の点灯と非点灯、点灯の際の明るさを制御することで、当該表示領域２６上に画像を表示する。なお、表示領域２６、ゲートドライバ２７、ソースドライバ２８、信号処理回路１４及び電源１６は、同一基板上に設けてもよいし、互いに異なる基板上に設けてもよい。
【００３０】
次に、一対の基板により形成したパネルについて、図３を参照して説明する。パネルは、基板４０６上に、複数の画素を含む表示領域２６、ゲートドライバ２７、ソースドライバ２８、記憶回路４０４、演算処理回路４０５（以下ＣＰＵ４０５と表記）、入出力端子４０９に接続する接続フィルム４０８を有する（図３（Ａ）参照）。基板４０６上の各回路は、接続フィルム４０８を介して、信号処理回路１４と電源１６に接続する。
【００３１】
図３（Ｂ）はパネルのＡ−Ａ’における断面図を示し、表示領域２６が含むトランジスタ４１１と容量素子４１２、ソースドライバ２８が含むサンプリング回路１３が有するＴＦＴ１１、１２、記憶回路４０４が含む素子群４２０を示す。基板４０６と基板４０７は、シール材４１８により貼り合わされており、基板４０６と基板４０７の間には、画素電極４１３、配向膜４１４、液晶層４１５、配向膜４１６、対向電極４１７を有する。図示するパネルは、基板４０６上に表示領域２６、ゲートドライバ２７及びソースドライバ２８を一体形成し、基板４０６上の各回路と、信号処理回路１４及び電源１６とは、接続フィルム４０８により接続する場合を示す。
【００３２】
基板４０６上の回路を構成する素子には、非晶質半導体、結晶質半導体、微結晶半導体、有機半導体等のいずれを用いてもよい。但し、非晶質半導体に比べて移動度等の特性が良好な結晶質半導体により形成すると、モノリシック化が実現される。モノリシック化により、表示領域２６、ゲートドライバ２７及びソースドライバ２８だけでなく、記憶回路４０４やＣＰＵ４０５等の機能回路の一体形成を実現する。このように、機能回路を一体形成することで、システムの多機能化を図ったパネルは、接続する外部のＩＣの個数が減少するため、小型・軽量・薄型が実現する。
【００３３】
また、基板４０６上の回路を構成する素子として、非晶質半導体や微結晶半導体を用いた場合は、ゲートドライバ２７とソースドライバ２８としてドライバＩＣを用いるとよい。ドライバＩＣは、基板４０６上に貼り合わせたり、接続フィルム４０８に貼り合わせたりして用いる。非晶質半導体や微結晶半導体は、ＣＶＤ法を用いることで、大面積の基板上に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。また、パネルの作成に際し、インクジェット法に代表される液滴吐出法を用いると、安価なパネルの提供を可能とするが、特に、導電層やマスクの形成に液滴吐出法を用いるとよい。
また、駆動回路として、ドライバＩＣを用いる場合には、ゲートドライバ２７やソースドライバ２８だけでなく、記憶回路４０４、ＣＰＵ４０５、デジタル放送に対応するチューナ、デコーダ等の機能を設けるとよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例３】
【００３４】
本発明に用いる電子装置の一例として、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(携帯電話、携帯型ゲーム機等)、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子装置の具体例を図４に示す。
【００３５】
図４(Ａ)はテレビ受像機であり、筐体９５０１、表示部９５０２等を含む。図４(Ｂ)はパソコン用のモニターであり、筐体９６０１、表示部９６０２等を含む。図４(Ｃ)は携帯電話であり、筐体９１０１、表示部９１０２等を含む。図４(Ｄ)は携帯型電子手帳であり、筐体９２０１、表示部９２０２等を含む。
【００３６】
本発明は、上記の電子機器の表示部の駆動方法に適用することができる。上記の電子機器の表示部に、データ信号のサンプリングを高速に行うことが可能な本発明を適用すれば、画像の表示を好適に行うことができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態を説明する図。
【図２】本発明の実施例１、２を説明する図。
【図３】本発明の実施例２を説明する図。
【図４】本発明の実施例３を説明する図。
【図５】トランジスタのドレイン電流（ＩＤ）とドレイン電圧（ＶＤ）の関係を示す図。
【符号の説明】
【００３８】
１１  ＴＦＴ（トランジスタ）、１２  ＴＦＴ（トランジスタ）、１３  サンプリング回路、１４  信号処理回路、１５  パルス出力回路、１６  電源、２０  インバータ、２１アナログスイッチ、２２  アナログスイッチ、２３  電源、２５  画素、２６  表示領域、２７  ゲートドライバ、２８  ソースドライバ、４０４  記憶回路、４０５  演算処理回路、４０６  基板、４０７  基板、４０８  接続フィルム、、４０９  入出力端子、４１１  トランジスタ、４１２  容量素子、４１３  画素電極、４１４  配向膜、４１６  配向膜、４１５  液晶層、４１７  対向電極、４１８  シール材、４２０  素子群
９１０１、９２０１、９５０１、９６０１  筐体
９１０２、９２０２、９５０２、９６０２  表示部
【図１】
2005236814.tif 000003
【図２】
2005236814.tif 000004
【図３】
2005236814.tif 000005
【図４】
2005236814.tif 000006
【図５】
2005236814.tif 000007