(57)【要約】【課題】高速クロックに同期した任意のタイミングでスタンバイに入ることができ、高速クロックを連続駆動していた場合と同等に低速クロックを利用したTSFタイマ値が得られるローカルタイマ装置を提供。【解決手段】1/40カウンタ100は、高速クロックを分周してTSFタイマ102に供給し、TSFタイマ102からタイミング同期がとられたTSFタイマ値108が出力される。高速クロックの供給の際に低速クロックに同期して1/40カウンタ100の計数値がレジスタ110に保持され、TSFタイマ値108がレジスタ142に保持される。高速クロックが停止すると低速クロックに同期して、高速クロックと低速クロックとの比に応じて算出した２つの値が所定確率にてレジスタ110の保持値に加算器120にて加算され、加算器120の桁上がりごとに、高速クロックと低速クロックとの比に応じて算出した値が加算器150にてレジスタ142のTSFタイマ値に加算される。高速クロックが再稼働した際、最初のクロックタイミングでレジスタ110の保持値が1/40カウンタ100に設定され、レジスタ142の保持値がTSFタイマ102に設定される。【選択図】図１
2005303590.tif 000002
【特許請求の範囲】
【請求項１】
無線LANを形成するアクセスポイントの基準タイマと同期して計数するステーション側のローカルタイマ装置において、該装置は、
該ステーションの動作基準となる高速クロックを入力する第１の入力手段と、
前記高速クロックを計数し、所定周期の基準カウント信号を出力する分周カウンタ手段と、
前記基準カウント信号に基づいて前記基準タイマと同期をとってタイミング同期タイマ値を計数するタイミング同期タイマ手段と、
前記高速クロックよりも低速周波数の低速クロックを入力する第２の入力手段と、
前記高速クロックを基準として該ステーションが動作しているとき、前記低速クロックに同期して前記第１のカウンタの計数値を保持する第１のバッファ手段と、
前記高速クロックを基準として該ステーションが動作しているとき、前記低速クロックに同期して前記タイミング同期タイマ値を保持する第２のバッファ手段と、
前記高速クロックが停止したとき、前記第１のバッファ手段の保持値に、前記低速クロックに同期して、前記高速クロックと前記低速クロックとの比に応じて算出した第１の補正値と第２の補正値とのいずれかを所定確率にて加算する第１の加算手段と、
第１の加算手段の桁上がりごとに、前記高速クロックと前記低速クロックとの比に応じて算出した一定値を前記第２のバッファ手段の前記タイミング同期タイマ値に加算する第２の加算手段とを含み、
前記第１のバッファ手段は、前記低速クロックに同期して、前記高速クロックが再稼働した際の最初の高速クロックタイミングで前記計数値を前記分周カウンタ手段に設定し、
前記第２のバッファ手段は、前記低速クロックに同期して、前記高速クロックが再稼働した際の最初の高速クロックタイミングで前記計数値を前記タイミング同期タイマ手段に設定して、タイミング同期タイマ値を整合することを特徴するローカルタイマ装置。
【請求項２】
請求項１に記載の装置において、第１のバッファ手段は、前記高速クロックが停止する前に、前記低速クロックに同期して前記計数値を格納し、
第２のバッファ手段は、前記高速クロックが停止する前に、前記低速クロックに同期して前記タイミング同期タイマ値を格納することを特徴とするローカルタイマ装置。
【請求項３】
請求項２に記載の装置において、第２のバッファ手段は、常時前記低速クロックに同期して、前記タイミング同期タイマ値を格納することを特徴とするローカルタイマ装置。
【請求項４】
請求項１に記載の装置において、前記高速クロックの発振周波数が40 [MHz]であり、前記低速クロックの発振周波数が32.768 [kHz]であることを特徴とするローカルタイマ装置。
【請求項５】
請求項４に記載の装置において、前記第１の加算手段は、前記第１の補正値として値"21"を7/10の確率で前記第１のバッファ手段に保持されている計数値に加算し、前記第２の補正値として値"20"を3/10の確率で前記計数値に加算し、
前記第２の加算手段は、前記一定値として値"30"を前記第２のバッファ手段に保持されているタイミング同期タイマ値に加算することを特徴とするローカルタイマ装置。
【請求項６】
請求項１に記載の装置において、前記タイミング同期タイマ値は、IEEE 803.11規格におけるTSF (Timing Synchronization Function)タイマの値であることを特徴とするローカルタイマ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクセスポイントとステーションとが無線にてLAN(Local Area Network)を形成する無線LANにおける時刻同期機能（TSF: Timing Synchronization Function）のステーション側のローカルタイマ装置に係り、たとえば、IEEE 802.11方式等の無線LAN規格に対応し、さらにステーションの動作基準となる高速クロックを停止することにより低消費電力化を実現するローカルタイマ装置に関するものである。
【背景技術】
【０００２】
無線LANシステム用に標準化されたIEEE 802.11規格では、たとえばインフラストラクチャモードにおいて、固定局であるアクセスポイントから送信されるビーコン信号を移動局側のステーションにて受信し、ビーコン信号フレームのタイムスタンプフィールドに基づいて、TSFタイマ値のコピーをローカルのステーションで管理するように構成される。各ステーションでは、それぞれ管理しているTSFタイマ値により、たとえビーコン信号が正常に受信できない場合であっても、ローカルのTSFタイマ値を参照することによりクロック同期をとることができる。
【０００３】
このようなステーションでは、たとえば機器の動作クロックとして、たとえば40MHzの高速クロックが生成されて、たとえばベースバンド処理用LSIの基準クロックとして供給される。無線LANとしての動作を行っていない無通信時等には、このような高速クロックの供給を停止することによりスタンバイ状態となるパワーセーブモードにてステーションの電力消費が低減される。
【０００４】
この場合、低速および低消費電力にて動作する別のクロックで停止時間を計時し、その停止時間が経過すると高速クロックを再稼働させる。これにより、スタンバイ時の消費電力を下げるアーキテクチャを持つ無線LAN装置があった。
【０００５】
特許文献１には、第１クロック信号を停止した低消費電力状態において、第２クロック信号を使用するタイマ動作と計時動作とを行うベースバンド部を有する無線通信装置が開示されている。この文献には、高速クロックカウンタのタイマ値を現在値に復帰させる構成について示されていなかった。
【特許文献１】特開２００３−３１８７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したような無線LANのステーションにおいて、高速クロックで連続動作させさた場合も、途中で高速クロックを停止させ、再度高速クロックを駆動した場合の２つの場合において、TSFタイマ値が同じ値である必要がある。
【０００７】
これを実現する方法として、第一に、高速クロックを停止させる時刻（タイミング）を低速クロックに同期させ、第二に、スタンバイ時間を考慮して再稼働後のTSFタイマ値をあらかじめTSFタイマにロードしておく方法がある。
【０００８】
しかし、これらの方法において、第一の高速クロックを停止させる時刻を低速クロックに同期させることは、低速クロックの次のタイミングが到来するまでの間、高速クロックを動作させることとなる。したがってこの時間の電力消費が発生してその分が無駄になるという問題があった。また、第二の高速クロック停止時に再稼働後のTSFタイマ値を計算して、その計算結果をあらかじめTSFタイマにロードしておくことは、たとえば割込処理等のタイマ以外の要因で高速クロックが必要になった時点で、ロード済のTSFタイマ値が正確ではないという問題があった。
【０００９】
本発明はこのような従来技術の欠点を解消し、高速クロックに同期した任意のタイミングでスタンバイに入ることができ、また、任意の時間に高速クロックを再駆動しても、高速クロックを連続駆動していた場合と同等に低速クロックを利用したTSFタイマ値（タイミング同期タイマ値）が得られるローカルタイマ装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は上述の課題を解決するために、無線LANを形成するアクセスポイントのタイマと同期して計数するステーション側のローカルタイマ装置において、この装置は、ステーションの動作基準となる高速クロックを入力する第１の入力手段と、高速クロックを計数し、所定周期の基準カウント信号を出力する分周カウンタ手段と、基準カウント信号に基づいてアクセスポイントの基準タイマと同期をとってタイミング同期タイマ値を計数するタイミング同期タイマ手段と、高速クロックよりも低速周波数の低速クロックを入力する第２の入力手段と、高速クロックを基準としてステーションが動作しているとき、低速クロックに同期して第１のカウンタの計数値を保持する第１のバッファ手段と、高速クロックを基準としてステーションが動作しているとき、低速クロックに同期してタイミング同期タイマ値を保持する第２のバッファ手段と、高速クロックが停止したとき、第１のバッファ手段の保持値に、低速クロックに同期して、高速クロックと低速クロックとの比に応じて算出した第１の補正値と第２の補正値とのいずれかを所定確率にて加算する第１の加算手段と、第１の加算手段の桁上がりごとに、高速クロックと低速クロックとの比に応じて算出した一定値を第２のバッファ手段のタイミング同期タイマ値に加算する第２の加算手段とを含み、第１のバッファ手段は、低速クロックに同期して、高速クロックが再稼働した際の最初の高速クロックタイミングで計数値を分周カウンタ手段に設定し、第２のバッファ手段は、低速クロックに同期して、高速クロックが再稼働した際の最初の高速クロックタイミングで計数値を前記タイミング同期タイマ手段に設定して、タイミング同期タイマ値を整合することを特徴する。
【００１１】
この場合、第１のバッファ手段は、高速クロックが停止する前に、低速クロックに同期して計数値を格納し、第２のバッファ手段は、高速クロックが停止する前に、低速クロックに同期してタイミング同期タイマ値を格納するとよく、さらに第２のバッファ手段は、前記低速クロックに同期して、タイミング同期タイマ値を格納するとよい。
【００１２】
また、高速クロックの発振周波数が40 [MHz]であり、低速クロックの発振周波数が32.768 [kHz]であるとよく、この場合、第１の加算手段は、第１の補正値として値"21"を7/10の確率で第１のバッファ手段に保持されている計数値に加算し、第２の補正値として値"20"を3/10の確率で計数値に加算し、第２の加算手段は、一定値として値"30"を第２のバッファ手段に保持されているタイミング同期タイマ値に加算するとよく、また、タイミング同期タイマ値は、IEEE 803.11規格におけるTSF (Timing Synchronization Function)タイマの値であるとよい。
【発明の効果】
【００１３】
本発明によれば、高速クロックが任意のタイミングにて停止しても、再度高速クロックを稼働させたときのタイミング同期タイマ値が正しい値となり、また、低速クロックに同期して高速クロックを動作させる場合には、任意のタイミングにて高速クロックを再稼働させても、タイミング同期タイマ値は正しい値となる。したがって、従来よりも長時間スタンバイ状態を継続することができ、より、低消費電力が実現される。
【００１４】
また、任意のタイミングによる割り込みによる高速クロックの再稼働時にも正しいタイマ値が得られて、無線LAN装置にて自由なタイミングにて高速クロック停止によるスタンバイ状態に移行することができ、また通常状態に復帰することができる。
【発明を実施するための最良の形態】
【００１５】
次に添付図面を参照して本発明による無線LAN用のローカルタイマ装置の実施例を詳細に説明する。図２を参照すると、IEEE 802.11ワーキング・グループによる高速ワイヤレスLAN標準規格（IEEE 802.11無線LAN）に準拠する無線LAN装置の概略構成が示され、無線LAN装置200は、不図示のアクセスポイント(AP)とインフラストラクチャネットワークを形成するステーション(STA)である。ステーションは、ビーコン信号を送出するAP側に備えられる基準タイマにローカルで同期する後述のタイマ回路を有する。なお、以下の説明において本発明に直接関係のない部分は、図示およびその説明を省略し、また、信号の参照符号はその現われる接続線の参照番号で表わす。
【００１６】
図示するように無線LAN装置200は、アンテナ202を介して高周波無線信号を送受信処理するRF回路204と、RF回路204に接続され、送受信するベースバンド信号を処理するベースバンド処理回路206と、無線LAN装置200の各部の動作基準クロックとなる発振周波数が40 MHzの高速クロックを停止自在に生成する40 MHzクロック生成回路208と、高速クロックよりも低い消費電力にて発振周波数が32.768 kHzの低速クロックを常時生成する32kHzクロック生成回路210と、これらクロック生成回路208,210の出力に接続され、TSFタイマを管理するタイマ回路212とを備えている。RF回路204は、2.4GHz帯および5GHz帯の高周波信号を処理し、ベースバンド処理回路206は、変復調処理および各種同期処理を行う送信系回路と受信系回路とを有し、送信系回路にて処理した変調信号をRF回路204に供給し、受信系回路にて復調した復調信号を所望のデータ処理回路（不図示）に供給する。
【００１７】
ベースバンド処理回路206は、アクセスポイントから送出されて受信した受信信号からTSFタイマ値を抽出し、TSFタイマ値を出力220に接続したタイマ回路212に供給し、また、タイマ回路212の出力222から供給されるローカルのTSFタイマ値を参考にして同期処理等を行う機能を有している。また、ベースバンド処理回路206は、通常動作時には、40 MHzクロック生成回路208の出力224から供給される高速クロックに従って各種ディジタル信号処理を行う。40 MHzクロック生成回路208の出力224は、タイマ回路212にも接続されている。ベースバンド処理回路206は、とくに受信系回路において、高速クロックの停止時に省電力消費状態となる機能を有している。
【００１８】
タイマ回路212は、入力224に供給される高速クロックに基づいて、TSFタイマ値をローカルにて管理する計数回路であり、本実施例では、とくに32 kHzクロック生成回路210の出力226から出力される低速クロックを使用して、高速クロック停止時のTSFタイマ値を計数する機能を有している。なお、このタイマ回路212は、たとえばベースバンド処理回路206内に設けられていもよく、また、ベースバンド処理回路206と同一のLSI基板上に形成されていてもよい。タイマ回路212に初期設定されるTSFタイマ値はアクセスポイントから送出されるビーコン(Beacon)信号に含まれる。図３にビーコンフレームの構成を示す。図示するように、ビーコンフレーム300は、MACヘッダ内にフレーム制御フィールド、時間/IDフィールド、宛先アドレスフィールド、BSSIDフィールドおよびシーケンス制御フィールドを含む。フレーム本体には、さらに、TSFタイマの値が入る"タイムスタンプ"、"ビーコン間隔"、"ケーバビリティ情報"、"SSID"および"サポートレート"等の各フィールドが含まれる。
【００１９】
本実施例におけるタイマ回路212の内部構成例を図１に示す。40 MHzの高速クロックが供給される入力224には、1/40カウンタ100と、TSFタイマ102と、クロックセレクト回路104とが接続され、クロックセレクト回路104は、32.768 kHzの低速クロックが常時供給される入力226を有している。この低速クロック226は、無線LAN装置200のリアルタイムクロックとして使用されるクロックである。
【００２０】
1/40カウンタ100は、高速クロック224を入力し、その周期毎に0〜39を巡回して計数する分周カウンタであり、40クロックごとのタイミング信号を出力106に出力する。このタイミング信号は、１μ秒周期の基準クロック（１MHz）としてTSFタイマ102に入力される。これら1/40カウンタ100とTSFタイマ102とにより、通常稼働時におけるTSFタイマ値が管理される。また、1/40カウンタ100は、レジスタ110の出力112に接続され、レジスタ110にて保持するレジスタ値（バックアップカウンタ値"B_C40"）を入力するごとに、1/40カウンタ値を出力114に出力する機能を有している。この出力114はセレクタ116の一方の入力に接続され、セレクタ116の他方の入力118には加算器120の出力118が接続されている。
【００２１】
加算器120の一方の入力にはレジスタ110の出力112が接続され、他方の入力にはセレクタ122の出力124が接続されている。セレクタ122は、7/10確率回路130の出力132に応動して、低速クロック226の立ち上がりタイミングにてそれぞれ、7/10の頻度にて値"21"を選択して出力124に出力し、残る3/10の頻度にて値"20"を選択して出力124に出力する回路である。
【００２２】
加算器120は、レジスタ110の保持値と、セレクタ122の選択した値とを加算して出力118に出力する演算回路であり、この演算結果がセレクタ118を介してレジスタに順次格納される。レジスタ110は、1/40カウンタ100の計数値114とセレクタ122の出力124とを加算した値118を入力クロック140ごとに順次格納する記憶回路であり、40 MHzの通常動作時には、1/40カウンタ値114を初期値として低速クロックの立ち上がりタイミングごとに格納する。加算器120のキャリー出力134は他方の加算器150に接続されて桁上がりが伝達される。クロックセレクト回路104は、高速クロック224と低速クロック226とが供給されている時点で、40 MHz高速クロックに同期する32.768 kHz低速クロックを生成し、生成した低速クロックを出力140に接続されたレジスタ100および152に出力する。
【００２３】
加算器150は、加算器120から与えられるキャリー134に応動して、値"30"をレジスタ142の出力152に加算する演算回路である。加算器150は、演算結果を出力154に出力する。この出力154はセレクタ156の一方の入力に接続され、他方の入力はTSFタイマ102の出力108が接続されている。レジスタ142は、セレクタ156の出力をクロック140に同期して順次格納する記憶回路であり、格納したレジスタ値（バックアップカウンタ値"B_TSF"）を出力152に出力する。40 MHzの通常動作時には、レジスタ142は、TSFタイマ102のTSFタイマ値108を初期値として低速クロックの立ち上がりタイミングごとに格納する。
【００２４】
TSFタイマ102は、通常動作時には、入力106に入力されるタイミング信号の１マイクロ秒単位で同期してカウントするローカルタイマであり、また、高速クロックの停止時（スタンバイ時）およびその再稼働時には、レジスタ142のバックアップカウンタ値（B_TSF値）をロードして計数する。TSFタイマ102は、その計数値をTSFタイマ値として出力108に出力する。
【００２５】
ここで、高速クロック224を停止させた状態にて低速クロック226を使用してTSFタイマ値を更新および補正する方法について説明する。まず各クロック224,226について、無線LAN装置としての一般的前提条件を示すと、各クロックは次の各条件を満足するものとする。第一に、高速クロック224は、自身のクロックに同期するタイミングにて停止する。第二に、再稼働時の高速クロック224は、低速クロック226の立ち上がりタイミングに同期して稼働する。第三に、高速クロック224と低速クロック226とは非同期である。第四に、高速クロック224と低速クロック226との各精度は十分に高い。
【００２６】
本実施例における高速クロック224は、低速クロック226の40[MHz]/32.768[kHz]＝1220.703125倍の周波数である。高速クロック224の周期Ｔ40Mは0.025μ秒であり、低速クロック226の周期Ｔ32kは30.51757μ秒であるから、低速クロック226の１周期中に高速クロック224が30.51757/0.025＝1220.7028回分はいることとなる。そこで値"1220.7028"の少数第２位の値が"0"であることに着目して値"1220.7"と定めて、低速クロック１周期分の高速クロック数を演算により求める。本実施例では、値"20.7"と値"1200"とを別々に低速クロック基準にて計数することとする。
【００２７】
具体的には、高速クロックの停止時に、加算器120では、レジスタ110のバックアップカウンタ値B_C40に対し、7/10の確率で値"21"を加算し、3/10の確率にて値"20"を加算する。他方、加算器150では、レジスタ142のバックアップカウンタ値B_TSFに対し値"30"を加算する。なお、加算器120にて入力されるバックアップカウンタ値B_C40にキャリーが発生した場合には、加算器150ではバックアップカウンタ値B_TSFに値"31"を加算する。このような構成により、低速クロックと高速クロックとを使用してTSFタイマ値を補正し、本来のTSFタイマ値と同等な値を精度よく維持するタイマ値整合処理を行う。
【００２８】
以上のような構成で、図４〜図６を参照して動作を説明する。まず、通常の高速クロック224が供給されている状態における継続動作時には、図４に示すように、高速クロック224に同期する低速クロック226の立ち上がりタイミング（選択32kクロック140）に毎に、1/40カウンタ100のカウンタ値と、TSFタイマ102のTSFタイマ値とがそれぞれレジスタ110,142に格納される。ここで、レジスタ110に格納されるバックアップカウンタ値を「B_C40」とし、レジスタ142に格納されるバックアップカウンタ値を「B_TSF」とする。この格納動作は、低速クロックに同期する動作であるので低速で行われて、消費電力に大きな影響を与えない。なお、選択32kクロック140が遅延しているのは、高速クロック224と同期させているためであるが、この遅延時間はなくてもよく、たとえば32kクロックの立ち上がりと同時にレジスタ110に1/40カウンタ100のカウント値を転送してもよい。
【００２９】
高速クロック動作時において、高速クロック224が停止する前の低速クロック226の立ち上がりタイミングで1/40カウンタ値およびTSFタイマ値をレジスタ110,142にそれぞれ格納しておく(「B_C40」および「B_TSF」)。この動作は高速クロック224の停止前に１回行われる。このアルゴリズムは、高速クロック224の停止手続きに低速クロック226の２周期分以上必要とする場合に有効である。
【００３０】
次に、高速クロック224の停止時には図５に示すように、1/40カウンタ100の高速クロックのカウント動作は停止状態となる。この高速クロック224の停止時には、低速クロックの立ち上がりタイミング毎に、B_C40←B_C40＋"21"の演算処理を加算器120にて7/10の確率で行い、さらに、B_C40←B_C40＋"20"の演算処理を加算器120にて3/10の確率で行って、mod40演算を実行してゆく。さらに、低速クロックの立ち上がりタイミング毎に、B_TSF←B_TSF＋"30"の演算処理を加算器150にて行う。レジスタ値「B_C40」にキャリー134があった場合には、加算器150ではB_TSF←B_TSF＋"31"が32kHzクロックの立ち上がりタイミング毎に計算される。
【００３１】
その後、低速クロック226に同期して高速クロック224が再稼働される。図６に示すように、1/40カウンタ100に「B_C40」が転送され、さらにTSFタイマ102に「B_TSF」が転送されて、以降、スタンバイ解除となって高速クロック224のカウントが1/40カウンタ100にて開始され、TSFタイマ値の計数もTSFタイマ102にて開始される。このようにして、高速クロック224が継続して供給された場合と同等にTSFタイマ値の整合性が確保される。
【００３２】
ここで、本来の高速クロックが継続された場合のTSFタイマ値との誤差について検討する。上記実施例にて発生する誤差は、40000000[Hz]/32768[Hz]＝1220.703125を値"1220.7"と定めていることにより発生する。したがってその誤差は、-3.125e-3/1220.703125＝-2.56e-6となり、たとえば100 [msec]の標準ビーコン間隔に対し、0.256 [μsec]短い方向に誤差を生じるが、これは無線LANの規格上問題が発生しない。
【００３３】
以上、詳細に説明したように、任意のタイミングで高速クロックを停止しても、再度高速クロックを動作させたときのTSFタイマ値は正しい値となる。また、低速クロックに同期して高速クロックを動作させるならば、任意のタイミングで再稼働させてもTSFタイマ値は正しい値となる。これにより、従来よりも長時間スタンバイ状態を継続することが可能であり、また低消費電力となる。また、従来は不可能であった、スタンバイ状態において任意のタイミングにて割込みが発生した場合に高速クロック動作へ切り替えたときにもTSFタイマ値は正しい値が得られる。
【図面の簡単な説明】
【００３４】
【図１】タイマ回路の構成例を示すブロック図である。
【図２】無線LAN装置の構成例を示すブロック図である。
【図３】ビーコンフレームの構成を示す図である。
【図４】40 MHz高速クロック動作時のタイミングチャートである。
【図５】40 MHz高速クロック停止時のタイミングチャートである。
【図６】40 MHz高速クロック再稼働時のタイミングチャートである。
【符号の説明】
【００３５】
100  1/40カウンタ
102  TSFタイマ
104  クロックセレクト回路
110,142  レジスタ
120,150  加算器
130  7/10確率回路
116,132,156  セレクタ
206  ベースバンド処理回路
208  40 MHzクロック生成回路
210  32 kHzクロック生成回路
212  タイマ回路
【図１】
2005303590.tif 000003
【図２】
2005303590.tif 000004
【図３】
2005303590.tif 000005
【図４】
2005303590.tif 000006
【図５】
2005303590.tif 000007
【図６】
2005303590.tif 000008