(57)【要約】【課題】  金属膜の接続孔への埋め込みの良否を簡単に判断することができるようにする。【解決手段】  チップ領域１ａにおいて絶縁膜に複数の接続孔を形成すると共に、ダイシングライン１ｂの少なくとも一部において絶縁膜に複数のダミー接続孔を形成する工程と、成膜装置を用いて、複数の接続孔ぞれぞれの中、複数のダミー接続孔、及び絶縁膜全面上に金属膜を形成する工程と、複数のダミー接続孔を形成した領域における金属膜の光反射率を測定し、該光反射率に基づいて金属膜のダミー接続孔への埋め込みの良否を判断することにより、成膜装置の金属膜成膜条件の良否を判断する工程とを具備する。これにより非破壊で金属膜が接続孔に十分に埋め込まれたか否かを判断することができる。【選択図】      図１
2005294620.tif 000002
【特許請求の範囲】
【請求項１】
金属膜を成膜する成膜装置の管理方法であって、
チップ領域及びダイシングラインを有する半導体ウェハに絶縁膜を形成する工程と、
前記チップ領域において前記絶縁膜に複数の接続孔を形成すると共に、前記ダイシングラインにおいて前記絶縁膜に複数のダミー接続孔を形成する工程と、
成膜装置を用いて、前記複数の接続孔内、前記複数のダミー接続孔内、及び前記絶縁膜全面上に金属膜を成膜する工程と、
前記複数のダミー接続孔を形成した領域における前記金属膜の光反射率を測定し、該光反射率に基づいて前記金属膜の前記ダミー接続孔への埋め込みの良否を判断することにより、前記成膜装置の金属膜成膜条件の良否を判断する工程と
を具備する成膜装置の管理方法。
【請求項２】
前記複数の接続孔及び前記複数のダミー接続孔を形成する工程において、前記複数のダミー接続孔の配置間隔を、前記複数の接続孔の最小間隔にする請求項１に記載の成膜装置の管理方法。
【請求項３】
前記複数の接続孔及び前記ダミー接続孔を形成する工程において、前記複数のダミー接続孔を少なくとも直径３０μｍの円を含む範囲にわたって形成する請求項１または２に記載の成膜装置の管理方法、
【請求項４】
前記絶縁膜は半導体基板上に形成された層間絶縁膜であり、
前記複数の接続孔それぞれは、前記半導体基板上に形成されたゲート電極上または前記半導体基板に形成された拡散層上に形成され、
前記金属膜は、前記複数の接続孔に一部が埋め込まれることにより前記ゲート電極または前記拡散層に接続する、請求項１〜３のいずれかに記載の成膜装置の管理方法。
【請求項５】
前記絶縁膜は、配線上に形成された層間絶縁膜であり、
前記複数の接続孔それぞれは、前記配線上に形成され、
前記金属膜は、前記複数の接続孔それぞれに一部が埋め込まれることにより前記配線に接続する、請求項１〜３のいずれかに記載の成膜装置の管理方法。
【請求項６】
前記金属膜成膜条件の良否を判断する工程は、前記金属膜をパターニングせず、かつ前記金属膜上に他の膜を形成しない状態で行われる請求項１〜５のいずれかに記載の成膜装置の管理方法。
【請求項７】
前記成膜装置の金属膜成膜条件の良否を判断する工程の後に、前記金属膜成膜条件を調整する工程をさらに具備する請求項１〜６のいずれかに記載の成膜装置の管理方法。
【請求項８】
金属膜を成膜する成膜装置の管理方法であって、
チップ領域及びダイシングラインを有する半導体ウェハに絶縁膜を形成する工程と、
前記チップ領域において前記絶縁膜に複数の第１の接続孔を形成すると共に、前記ダイシングラインにおいて前記絶縁膜に複数の第１のダミー接続孔を形成する工程と、
第１の成膜装置を用いて、前記複数の第１の接続孔内、前記複数の第１のダミー接続孔内、及び前記絶縁膜全面上に第１の金属膜を成膜する工程と、
前記複数の第１のダミー接続孔を形成した領域における前記第１の金属膜の光反射率を測定し、該光反射率に基づいて前記第１の金属膜の前記第１のダミー接続孔への埋め込みの良否を判断することにより、前記第１の成膜装置の金属膜成膜条件の良否を判断する工程と、
前記第１の金属膜をパターニングして複数の配線を形成する工程と、
前記絶縁膜上及び前記配線上に層間絶縁膜を形成する工程と、
前記チップ領域において前記層間絶縁膜に、前記複数の配線上に位置する複数の第２の接続孔を形成すると共に、前記ダイシングラインにおいて前記層間絶縁膜に複数の第２のダミー接続孔を、前記複数の第１のダミー接続孔とは異なる領域に形成する工程と、
第２の成膜装置を用いて、前記複数の第２の接続孔内、前記複数の第２のダミー接続孔内、及び前記層間絶縁膜全面上に第２の金属膜を成膜する工程と、
前記複数の第２のダミー接続孔を形成した領域における前記第２の金属膜の光反射率を測定し、該光反射率に基づいて前記第２の金属膜の前記第２のダミー接続孔への埋め込みの良否を判断することにより、前記第２の成膜装置の金属膜成膜条件の良否を判断する工程と
を具備する成膜装置の管理方法。
【請求項９】
金属膜を成膜する成膜装置の管理方法であって、
半導体ウェハに絶縁膜を形成する工程と、
前記絶縁膜に複数のダミー接続孔を形成する工程と、
成膜装置を用いて、前記複数のダミー接続孔内及び前記絶縁膜全面上に金属膜を成膜する工程と、
前記複数のダミー接続孔を形成した領域における前記金属膜の光反射率を測定し、該光反射率に基づいて前記金属膜の前記ダミー接続孔への埋め込みの良否を判断することにより、前記成膜装置における金属膜成膜条件の良否を判断する工程と
を具備する成膜装置の管理方法。
【請求項１０】
チップ領域及びダイシングラインを有する半導体ウェハに絶縁膜を形成する工程と、
前記チップ領域において前記絶縁膜に複数の接続孔を形成すると共に、前記ダイシングラインにおいて前記絶縁膜に複数のダミー接続孔を形成する工程と、
前記複数の接続孔内、前記複数のダミー接続孔内、及び前記絶縁膜全面上に、成膜装置を用いて金属膜を成膜する工程と
を具備し、
前記成膜装置は、
前記複数のダミー接続孔を形成した領域における前記金属膜の光反射率を測定し、該光反射率に基づいて前記金属膜の前記ダミー接続孔への埋め込みの良否を判断することにより金属膜成膜条件が管理されている、半導体装置の製造方法。
【請求項１１】
チップ領域及びダイシングラインを有する半導体ウェハに絶縁膜を形成する工程と、
前記チップ領域において前記絶縁膜に複数の接続孔を形成する工程と、
前記複数の接続孔それぞれの中及び前記絶縁膜全面上に成膜装置を用いて金属膜を成膜する工程と
を具備し、
前記成膜装置は、
検査用半導体ウェハに検査用絶縁膜を形成する工程と、
前記検査用絶縁膜に複数のダミー接続孔を形成する工程と、
前記検査用半導体ウェハにおいて前記複数のダミー接続孔内、及び前記検査用絶縁膜全面上に前記成膜装置を用いて、前記金属膜と同一の成膜条件で検査用金属膜を成膜する工程と、
前記検査用半導体ウェハにおいて前記ダミー接続孔を形成した領域における前記検査用金属膜の光反射率を測定し、該光反射率に基づいて前記検査用金属膜の前記ダミー接続孔への埋め込みの良否を判断することにより、前記成膜装置における金属膜成膜条件の良否を判断する工程と
を含む方法により管理されている、半導体装置の製造方法。
【請求項１２】
チップ領域及びダイシングラインを有する半導体ウェハに絶縁膜を形成する工程と、
前記チップ領域において絶縁膜に複数の接続孔を形成すると共に、前記ダイシングラインにおいて前記絶縁膜に複数のダミー接続孔を形成する工程と、
前記複数の接続孔内、前記複数のダミー接続孔内、及び前記絶縁膜全面上に金属膜を成膜する工程と、
前記複数のダミー接続孔を形成した領域における前記金属膜の光反射率を測定し、該光反射率に基づいて前記金属膜の前記ダミー接続孔及び前記接続孔への埋め込みの良否を判断する工程と
を具備する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成膜装置の管理方法及び半導体装置の製造方法に関する。特に本発明は、金属膜の接続孔への埋め込みの良否を簡単に判断することができるようにすることにより、成膜装置の管理を容易にした成膜装置の管理方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
図９は、半導体装置の構成の一例を示す断面図である。この図に示す半導体装置は、半導体素子としてＭＯＳトランジスタを備えている。詳細には、シリコン基板１０１の表面には複数の素子領域を互いに分離する素子分離膜１０２が形成されている。素子領域においてシリコン基板１０１にはソース及びドレインである２つの拡散層１０５及び２つの低濃度拡散層１０５ａが形成されており、シリコン基板１０１の表面にはゲート酸化膜１０３が形成されている。拡散層１０５の間すなわちチャネル領域の上方には、ゲート酸化膜１０３上に位置するゲート電極１０４が形成されており、ゲート電極１０４の側壁はサイドウォール１０４ａによって覆われている。そして素子分離膜１０２、ゲート酸化膜１０３、ゲート電極１０４及びサイドウォール１０４ａそれぞれの上には層間絶縁膜１０６が形成されている。層間絶縁膜１０６には、ゲート電極１０４の上に位置する接続孔１０６ａ、及び２つの拡散層１０５それぞれの上に位置する接続孔(図示せず)が形成されている。層間絶縁膜１０６上には、接続孔１０６ａ上を通るＡｌ合金配線１０７ａ、及び拡散層１０５上の接続孔の上を通るＡｌ合金配線１０７ｂがそれぞれ形成されている。Ａｌ合金配線１０７ａは、一部が接続孔１０６ａの中に埋め込まれることによりゲート電極１０４と接続している。またＡｌ合金配線１０７ｂは、一部が拡散層１０５上の接続孔の中に埋め込まれることにより拡散層１０５と接続している。
【０００３】
このＭＯＳトランジスタは、例えば以下のようにして、同一のシリコン基板１０１に複数製造される。まずシリコン基板１０１にＬＯＣＯＳ法により素子分離膜１０２を形成し、複数の素子領域を互いに分離する。次いで素子領域のシリコン基板１０１の表面を熱酸化し、ゲート酸化膜１０３を形成する。次いでゲート酸化膜１０３を含む全面上にポリシリコン膜を形成する。次いでポリシリコン膜上にレジストパターンを形成し、このレジストパターンをマスクとしてポリシリコン膜をエッチングすることにより、ゲート酸化膜１０３の上にゲート電極１０４を形成する。次いでレジストパターンを除去した後、素子分離膜１０２及びゲート電極１０４をマスクとしてシリコン基板１０１に不純物イオンを注入する。次いで素子分離膜１０２、ゲート絶縁膜１０３及びゲート電極１０４を含む全面上に絶縁膜を形成し、この絶縁膜をエッチングすることによりサイドウォール１０４ａを形成する。次いで素子分離膜１０２、ゲート電極１０４及びサイドウォール１０４ａをマスクとして不純物イオンを注入し、所定の熱処理を行う。これによりシリコン基板１０１のソース領域及びドレイン領域それぞれには拡散層１０５及び低濃度拡散層１０５ａが形成される。
【０００４】
さらに層間絶縁膜１０６を形成する。層間絶縁膜１０６は例えば酸化シリコン膜である。次いで層間絶縁膜１０６上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてエッチングを行うことにより層間絶縁膜１０６に接続孔１０６ａ及び拡散層１０５上の接続孔を形成する。次いでこれら接続孔内及び層間絶縁膜１０６上にＡｌ合金膜をスパッタリングにより成膜する。次いで、このＡｌ合金膜上にレジストパターンを形成し、このレジストパターンをマスクとしてＡｌ合金膜をエッチングすることにより、Ａｌ合金配線１０７ａ,１０７ｂを形成する（例えば非特許文献１参照）。
【非特許文献１】麻蒔立男著「超微細加工の基礎」日刊工業新聞社、１９９３年３月２５日、Ｐ．１２−１３
【発明の開示】
【発明が解決しようとする課題】
【０００５】
Ａｌ合金配線等の金属配線が接続孔に十分に埋め込まれていない場合、ゲート電極，拡散層と金属配線の間の接続信頼性が、時間が経過するにつれて低下する可能性がある。従って配線となる金属膜（例えばＡｌ合金膜）を成膜する際に金属膜が接続孔に十分に埋め込まれるのが望ましい。このためには定期的にサンプルを抜き出して分析を行うことにより接続孔に金属膜が十分に埋め込まれているか否かを判断し、スパッタリング装置などの成膜装置における成膜条件を管理する必要がある。
しかし従来は、金属膜が接続孔に埋め込まれているか否かを確認するためには、配線が形成された半導体ウェハを劈開してその断面をＳＥＭで確認する必要があった。この場合成膜装置が配置されているクリーンルーム内では金属膜が接続孔に埋め込まれているか否かを確認することができなかった。またこの確認に費用及び手間を要していた。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、金属膜の接続孔への埋め込みの良否を簡単に判断することができるようにすることにより、成膜装置の管理を容易にした成膜装置の管理方法を提供することにある。また本発明の他の目的は、製造された半導体装置の信頼性を上げることができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明にかかる成膜装置の管理方法は、金属膜を成膜する成膜装置の管理方法であって、
チップ領域及びダイシングラインを有する半導体ウェハに絶縁膜を形成する工程と、
前記チップ領域において前記絶縁膜に複数の接続孔を形成すると共に、前記ダイシングラインにおいて前記絶縁膜に複数のダミー接続孔を形成する工程と、
成膜装置を用いて、前記複数の接続孔内、前記複数のダミー接続孔内、及び前記絶縁膜全面上に金属膜を成膜する工程と、
前記複数のダミー接続孔を形成した領域における前記金属膜の光反射率を測定し、該光反射率に基づいて前記金属膜の前記ダミー接続孔への埋め込みの良否を判断することにより、前記成膜装置の金属膜成膜条件の良否を判断する工程と
を具備する。
【０００８】
金属膜の埋め込みが十分な場合、金属膜は接続孔上においても深く窪んでいないため、光反射率はある程度の大きさを有する。これに対し金属膜の埋め込みが不十分な場合、金属膜は接続孔上において深い窪みを有するため、光反射率は相対的に小さくなる。この現象を利用し、上記した成膜装置の管理方法では、ダミー接続孔を形成した領域における金属膜の光反射率に基づいて金属膜のダミー接続孔への埋め込みの良否を判断している。従ってＳＥＭを用いる場合と比べて簡単に金属膜の埋め込みの良否を判断することができる。このため成膜装置の成膜条件を簡単に管理することができる。
【０００９】
上記した成膜装置の管理方法では、複数の接続孔及び複数のダミー接続孔を形成する工程において、複数のダミー接続孔の配置間隔を、複数の接続孔の最小間隔にするのが好ましい。この場合埋め込みが十分な場合における光反射率と埋め込みが不十分な場合の光反射率との差は大きくなる。
複数の接続孔及びダミー接続孔を形成する工程において、複数のダミー接続孔を少なくとも直径３０μｍの円を含む範囲にわたって形成するのが望ましい。
【００１０】
絶縁膜は半導体基板上に形成された層間絶縁膜であり、複数の接続孔それぞれは、半導体基板上に形成されたゲート電極上または半導体基板に形成された拡散層上に形成されていてもよい。そして金属膜は、複数の接続孔に一部が埋め込まれることによりゲート電極又は拡散層に接続していてもよい。
また絶縁膜は、配線上に形成された層間絶縁膜であり、複数の接続孔それぞれは配線上に形成されていてもよい。そして金属膜は、複数の接続孔それぞれに一部が埋め込まれることにより配線に接続していてもよい。
金属膜成膜条件の良否を判断する工程は、金属膜をパターニングせず、かつ金属膜上に他の膜を形成しない状態で行われるのが好ましい。また成膜装置の金属膜成膜条件の良否を判断する工程の後に、金属膜成膜条件を調整する工程をさらに具備していてもよい。
【００１１】
本発明に係る他の成膜装置の管理方法は、金属膜を成膜する成膜装置の管理方法であって、
金属膜を成膜する成膜装置の管理方法であって、
チップ領域及びダイシングラインを有する半導体ウェハに絶縁膜を形成する工程と、
前記チップ領域において前記絶縁膜に複数の第１の接続孔を形成すると共に、前記ダイシングラインにおいて前記絶縁膜に複数の第１のダミー接続孔を形成する工程と、
第１の成膜装置を用いて、前記複数の第１の接続孔内、前記複数の第１のダミー接続孔内、及び前記絶縁膜全面上に第１の金属膜を成膜する工程と、
前記複数の第１のダミー接続孔を形成した領域における前記第１の金属膜の光反射率を測定し、該光反射率に基づいて前記第１の金属膜の前記第１のダミー接続孔への埋め込みの良否を判断することにより、前記第１の成膜装置の金属膜成膜条件の良否を判断する工程と、
前記第１の金属膜をパターニングして複数の配線を形成する工程と、
前記絶縁膜上及び前記配線上に層間絶縁膜を形成する工程と、
前記チップ領域において前記層間絶縁膜に、前記複数の配線上に位置する複数の第２の接続孔を形成すると共に、前記ダイシングラインにおいて前記層間絶縁膜に複数の第２のダミー接続孔を、前記複数の第１のダミー接続孔とは異なる領域に形成する工程と、
第２の成膜装置を用いて、前記複数の第２の接続孔内、前記複数の第２のダミー接続孔内、及び前記層間絶縁膜全面上に第２の金属膜を成膜する工程と、
前記複数の第２のダミー接続孔を形成した領域における前記第２の金属膜の光反射率を測定し、該光反射率に基づいて前記第２の金属膜の前記第２のダミー接続孔への埋め込みの良否を判断することにより、前記第２の成膜装置の金属膜成膜条件の良否を判断する工程と
を具備する。
【００１２】
この成膜装置の管理方法によれば、第１の金属膜を成膜する第１の成膜装置の成膜条件を管理することができるとともに、第１の金属膜の上層に第２の金属膜を成膜する第２の成膜装置の成膜条件を管理することができる。
【００１３】
本発明に係る他の成膜装置の管理方法は、金属膜を成膜する成膜装置の管理方法であって、
半導体ウェハに絶縁膜を形成する工程と、
前記絶縁膜に複数のダミー接続孔を形成する工程と、
成膜装置を用いて、前記複数のダミー接続孔内及び前記絶縁膜全面上に金属膜を成膜する工程と、
前記複数のダミー接続孔を形成した領域における前記金属膜の光反射率を測定し、該光反射率に基づいて前記金属膜の前記ダミー接続孔への埋め込みの良否を判断することにより、前記成膜装置における金属膜成膜条件の良否を判断する工程と
を具備する。
【００１４】
この成膜装置の管理方法によれば、例えば検査用の半導体ウェハを用いることにより成膜装置の金属膜成膜条件の良否を判断することができる。
【００１５】
本発明に係る半導体装置の製造方法は、
チップ領域及びダイシングラインを有する半導体ウェハに絶縁膜を形成する工程と、
前記チップ領域において前記絶縁膜に複数の接続孔を形成すると共に、前記ダイシングラインにおいて前記絶縁膜に複数のダミー接続孔を形成する工程と、
前記複数の接続孔内、前記複数のダミー接続孔内、及び前記絶縁膜全面上に、成膜装置を用いて金属膜を成膜する工程と
を具備し、
前記成膜装置は、
前記複数のダミー接続孔を形成した領域における前記金属膜の光反射率を測定し、該光反射率に基づいて前記金属膜の前記ダミー接続孔への埋め込みの良否を判断することにより金属膜成膜条件が管理されている。
【００１６】
この半導体装置の製造方法によれば、成膜装置の金属膜成膜条件を従来と比べて簡単かつ高い頻度で確認することができるため、接続不良となる半導体装置が製造されることを抑制できる。
【００１７】
本発明に係る他の半導体装置の製造方法は、
チップ領域及びダイシングラインを有する半導体ウェハに絶縁膜を形成する工程と、
前記チップ領域において前記絶縁膜に複数の接続孔を形成する工程と、
前記複数の接続孔それぞれの中及び前記絶縁膜全面上に成膜装置を用いて金属膜を成膜する工程と
を具備し、
前記成膜装置は、
前記検査用半導体ウェハに検査用絶縁膜を形成する工程と、
前記検査用絶縁膜に複数のダミー接続孔を形成する工程と、
前記検査用半導体ウェハにおいて前記複数のダミー接続孔内、及び前記検査用絶縁膜全面上に前記成膜装置を用いて、前記金属膜と同一の成膜条件で検査用金属膜を成膜する工程と、
前記検査用半導体ウェハにおいて前記ダミー接続孔を形成した領域における前記検査用金属膜の光反射率を測定し、該光反射率に基づいて前記検査用金属膜の前記ダミー接続孔への埋め込みの良否を判断することにより、前記成膜装置における金属膜成膜条件の良否を判断する工程と
を含む方法により管理されている。
【００１８】
この半導体装置の製造方法によれば、検査用半導体ウェハを用いて成膜装置の金属膜成膜条件を簡単かつ高い頻度で確認することができる。従って成膜装置の金属膜成膜条件を維持することができるため、接続不良となる半導体装置が製造されることを抑制できる。
【００１９】
本発明に係るに他の半導体装置の製造方法は、
チップ領域及びダイシングラインを有する半導体ウェハに絶縁膜を形成する工程と、
前記チップ領域において絶縁膜に複数の接続孔を形成すると共に、前記ダイシングラインにおいて前記絶縁膜に複数のダミー接続孔を形成する工程と、
前記複数の接続孔内、前記複数のダミー接続孔内、及び前記絶縁膜全面上に金属膜を成膜する工程と、
前記複数のダミー接続孔を形成した領域における前記金属膜の光反射率を測定し、該光反射率に基づいて前記金属膜の前記ダミー接続孔及び前記接続孔への埋め込みの良否を判断する工程と
を具備する。
【００２０】
この半導体装置の製造方法によれば、接続孔に金属膜が十分に埋め込まれているか否かを非破壊の全量検査により判断することができる。このため埋め込みが不十分なシリコンウェハを製造ラインから外すことができるため、接続不良となる半導体装置が製造されることを抑制できる。
【発明を実施するための形態】
【００２１】
以下、図面を参照して本発明の実施形態について説明する。図１は、本実施形態にかかる半導体装置の製造方法で処理されるシリコンウェハの平面図である。シリコンウェハには複数のチップ領域１aが、ダイシングライン１ｂを介して配置されている。チップ領域１aそれぞれには複数の半導体素子（例えばＭＯＳトランジスタ）が形成されている。半導体素子の上には層間絶縁膜及びＡｌ合金配線がこの順に積層されており、Ａｌ合金配線は、一部が層間絶縁膜に形成された接続孔に埋め込まれることにより半導体素子と接続している。
【００２２】
Ａｌ合金配線は、層間絶縁膜上に成膜されたＡｌ合金膜をパターニングすることにより形成される。Ａｌ合金膜は成膜装置の一例であるスパッタリング装置を用いて成膜されるが、このときＡｌ合金膜の一部が層間絶縁膜に形成された接続孔に埋め込まれる。この埋め込みの良否は、スパッタリング条件（圧力、ガス流量、入力電力等）によって左右されるため、スパッタリング条件を適切に管理する必要がある。
【００２３】
本実施形態では、チップ領域１ａに接続孔を形成する際に、複数のダミー接続孔をダイシングライン１ｂ上に形成している。これら複数のダミー接続孔の配置間隔は、チップ領域１ａに形成された接続孔の最小間隔と同じであり、その密度はチップ領域１ａに形成された接続孔の密度より高い。そしてＡｌ合金配線形成後に、ダイシングライン１ｂにおけるＡｌ合金膜の光反射率を測定し、この測定結果を用いてチップ領域１ａにおけるＡｌ合金配線の接続孔への埋め込みの良否を判断する。詳細には、Ａｌ金属膜がダミー接続孔へよく埋め込まれている場合、測定された光反射率は高くなり、Ａｌ金属膜がダミー接続孔によく埋め込まれていない場合、測定された光反射率は低くなる。ダミー接続孔の密度はチップ領域１ａに形成された接続孔の密度より高いため、ダイシングライン１ｂ上で測定される光反射率の変化は、チップ領域１ａで光反射率を測定する場合と比べて測定しやすくなっている。
【００２４】
そして埋め込みが不十分な場合、スパッタリング条件を調整し、Ａｌ合金膜配線の一部が十分に接続孔に埋め込まれるようにする。このようにしてスパッタリング装置のスパッタリング条件を管理する。また必要に応じてチップ領域１ａに形成された半導体装置の品質管理を行う。
【００２５】
以下、図２〜図８の各断面図を参照しつつこの半導体装置の製造方法を、スパッタリング装置の管理方法と合わせて詳細に説明する。なお図２〜図８の（Ａ）は、図１において破線ａで囲んだ領域すなわちチップ領域１ａの一部を拡大した平面図であり、（Ｂ）は各図の（Ａ）におけるＡ−Ａ断面図である。図２〜図５の（Ｃ）は図１において破線ｂで囲んだ領域すなわちダイシングライン１ｂの一部を拡大した平面図であり、図６〜図８の（Ｃ）は図１において破線ｃで囲んだ領域すなわちダイシングライン１ｂのうち破線ｂで囲んだ領域とは異なる部分（例えば他のダイシングライン１ｂの一部）を拡大した平面図である。図２〜図８の（Ｄ）は各図の（Ｃ）におけるＢ−Ｂ断面図である。
【００２６】
まず図２（Ｂ）に示すように、シリコンウェハのチップ領域１ａ（図１に図示）において、シリコン基板１上にＬＯＣＯＳ法により素子分離膜２を形成して複数の素子領域を互いに分離する。そして、素子領域においてシリコン基板１の表面にゲート酸化膜３を熱酸化法により形成する。この状態において、図２（Ｄ）に示すようにダイシングライン１ｂ（図１に図示）には、素子分離膜２は形成されていないがゲート酸化膜３は形成されている。
【００２７】
次いで図２（Ｂ）に示すように、このゲート酸化膜３及び素子分離膜２を含む全面上にポリシリコン膜を形成する。次いでポリシリコン膜上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてポリシリコン膜をエッチングすることにより、ゲート酸化膜３の上に複数のゲート電極４を形成する。この状態において図２（Ｃ）及び（Ｄ）に示すように、ダイシングライン１ｂからはポリシリコン膜が除去されている。
【００２８】
次いで図２（Ｂ）に示すように、ゲート電極４及び素子分離膜２をマスクとしてシリコン基板１に不純物イオンをイオン注入する。次いで素子分離膜２、ゲート絶縁膜３及びゲート電極４を含む全面上に絶縁膜を形成し、この絶縁膜をエッチングすることによりサイドウォール４ａを形成する。次いで素子分離膜２、ゲート電極４及びサイドウォール４ａをマスクとして不純物イオンを注入し、所定の熱処理を行う。これによりシリコン基板１のソース領域及びドレイン領域それぞれには拡散層５及び低濃度拡散層５ａが形成される。
【００２９】
さらに図２（Ｂ）に示すように、素子分離膜２、ゲート電極４及び拡散層５を含む全面上に層間絶縁膜６を形成する。この状態において図２（Ｄ）に示すようにダイシングライン１ｂにも層間絶縁膜６が形成されている。層間絶縁膜６は例えば酸化シリコン膜である。
【００３０】
次いで図２（Ａ）及び（Ｂ）に示すように、層間絶縁膜６上にフォトレジスト膜を形成し、このフォトレジスト膜を露光及び現像することにより、レジストパターン１０を形成する。レジストパターン１０には、ゲート電極４の上方に位置する開口部１０ａ、及び拡散層５の上方に位置する開口部１０ｂが形成されている。また図２（Ｃ）及び（Ｄ）に示すように、ダイシングライン１ｂにおいてレジストパターン１０には開口部１０ｃが複数形成されている。
【００３１】
開口部１０ｃの平面形状及びは開口部１０ｂの平面形状と略同一である。開口部１０ｃは格子状に配置されており、開口部１０ｃ相互間の間隔は、チップ領域１ａにおける開口部の最小間隔すなわち同一素子領域内における２つの開口部１０ｂの間隔に等しい。開口部１０ｃが配置される領域は、少なくとも直径３０μｍの円を内側に含む大きさにする。
【００３２】
次いで図２（Ａ）及び（Ｂ）に示すようにレジストパターン１０をマスクとしてドライエッチングを行い、さらにウェットエッチングを行うことにより層間絶縁膜６に、ゲート電極４上に位置する接続孔６ａ及び拡散層５上に位置する接続孔６ｂを形成する。このとき図２（Ｃ）及び（Ｄ）に示すように、ダイシングライン１ｂの破線ｂで囲んだ領域にはダミー接続孔６ｃが複数形成される。ダミー接続孔６ｃの平面形状及び断面形状はそれぞれ接続孔６ｂの平面形状及び断面形状と略同一である。ダミー接続孔６ｃは格子状に配置されており、ダミー接続孔６ｃ相互間の間隔は、チップ領域１ａにおける接続孔の最小間隔すなわち同一素子領域内における２つの接続孔６ｂの間隔Ｄ１に等しい。またダミー接続孔６ｃが形成された領域すなわち図１において破線ｂで囲んだ領域は、少なくとも直径３０μｍの円を内側に含む大きさになる。
【００３３】
次いで図３の各図に示すように、第１のスパッタリング装置を用いて、接続孔６ａ,６ｂそれぞれの中、ダミー接続孔６ｃの中、及び層間絶縁膜６の全面上にＡｌ合金膜７を成膜する。このときスパッタリング条件が適切な場合、接続孔６ａ,６ｂそれぞれの中及びダミー接続孔６ｃの中にはＡｌ合金膜７が十分に埋め込まれるため、接続孔６ａ,６ｂ上及びダミー接続孔６ｃ上それぞれに生じる窪み７ｃは浅い。
【００３４】
この状態でシリコンウェハのダイシングライン１ｂの破線ｂで囲んだ領域に光（例えばフォトレジスト膜の露光に用いる光源と同一の光源を使用）を照射し、その反射率を測定する。反射率は、例えばＡｌ合金膜７の平坦な部分における光の反射量に対する、破線ｂで囲んだ領域における光の反射量の割合である。図３に示すようにダミー接続孔６ｃの中にＡｌ合金膜７が十分に埋め込まれていて窪み７ｃが浅い場合、光反射率は例えば５０〜６０％である。
【００３５】
これに対し、スパッタリング条件が不適切な場合、図４の各図に示すように接続孔６ａ,６ｂそれぞれの中及びダミー接続孔６ｃの中へのＡｌ合金膜７の埋め込みは不十分になり、Ａｌ合金膜７には接続孔６ａ,６ｂ上及びダミー接続孔６ｃ上それぞれにおいて窪み７ｄは深くなる。
このような場合、上記した光反射率は例えば３５％以下となり、埋め込みが十分な場合と比べて小さくなる。
【００３６】
このため、Ａｌ合金膜７を成膜した状態で、破線ｂで囲んだ領域の光反射率を測定することにより、Ａｌ合金膜７がダミー接続孔６ｃ及び接続孔６ａ,６ｂそれぞれに十分に埋め込まれているか否かを非破壊検査により判断することができる。これにより第１のスパッタリング装置のスパッタリング条件が適切か否かを判断することができる。Ａｌ合金膜７の埋め込みが不良な場合、Ａｌ合金膜７が十分に埋め込まれるようにスパッタリング条件を調整する。またＡｌ合金膜７の埋め込みが不十分なシリコンウェハを製造ラインから外すことにより、Ａｌ合金配線とトランジスタの接続信頼性が低い半導体装置が製造されることを防ぐことができる。
【００３７】
またダミー接続孔６ｃの相互間隔はチップ領域１ａにおける接続孔の最小間隔Ｄ１に等しいため、ダミー接続孔６ｃの密度はチップ領域における接続孔６ａ，６ｂの密度より高い。このため、チップ領域１ａで反射率の変化を検出する場合と比べ、反射率の変化は検出されやすい。
なお上記した反射率の測定は、例えば一般的な膜厚測定装置を用いて行うことができる。また定期的に一部のシリコンウェハを抜き出して測定を行っても良いが、必要な場合は全量検査を行ってもよい。
【００３８】
次いで、図５（Ａ）及び（Ｂ）に示すように、Ａｌ合金膜７上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＡｌ合金膜７をエッチングによりパターニングする。これにより層間絶縁膜６上にＡｌ合金配線７ａ,７ｂが形成される。Ａｌ合金配線７ａは一部が接続孔６ａに埋め込まれているためゲート電極４に接続され、Ａｌ合金配線７ｂは一部が接続孔６ｂに埋め込まれているため拡散層５に接続される。この状態において図５（Ｃ）及び（Ｄ）に示すようにダイシングライン１ｂ上では、Ａｌ合金膜７はパターニングされずにそのまま残っている。
【００３９】
次いで図６（Ａ）及び（Ｂ）に示すように、層間絶縁膜６及びＡｌ合金配線７ａ,７ｂを含む全面上に層間絶縁膜８を形成する。このとき図２（Ｄ）に示すようにダイシングライン１ｂにおいてもＡｌ合金膜７上に層間絶縁膜８が形成される。層間絶縁膜８は例えば酸化シリコン膜である。
【００４０】
次いで図６（Ａ）及び（Ｂ）に示すように、層間絶縁膜８上にフォトレジスト膜を形成し、このフォトレジスト膜を露光及び現像することにより、層間絶縁膜８上にレジストパターン１１を形成する。レジストパターン１１には、Ａｌ合金配線７ａの上方に位置する開口部１１ａ、及びＡｌ合金配線７ｂの上方に位置する開口部１１ｂが形成されている。また図６（Ｃ）及び（Ｄ）に示すように、ダイシングライン１ｂにおいてレジストパターン１１には開口部１１ｃが複数形成されている。開口部１１ｃが形成された領域は、図１において破線ｃで囲んだ領域であり、ダミー接続孔６ｃが形成された領域とは異なる。
【００４１】
開口部１１ｃの形状は開口部１１ａの形状と略同一であり、その配置間隔はチップ領域１ａにおける開口部の最小間隔すなわち同一素子領域内における２つの開口部１１ｂの配置間隔に等しい。開口部１１ｃを形成する領域すなわち図１において破線ｃで囲んだ領域は、少なくとも直径３０μｍの円を内側に含む大きさにする。
【００４２】
次いで図６（Ａ）及び（Ｂ）に示すようにレジストパターン１１をマスクとしてドライエッチングを行い、さらにウェットエッチングを行うことにより層間絶縁膜８に、Ａｌ合金配線７ａ上に位置する接続孔８ａ及びＡｌ合金配線７ｂ上に位置する接続孔８ｂをそれぞれ形成する。このとき図７（Ｃ）及び（Ｄ）に示すように、ダイシングライン１ｂの破線ｃで囲んだ領域すなわちダミー接続孔６ｃとは異なる場所には、ダミー接続孔８ｃが複数形成される。ダミー接続孔８ｃの平面形状及び断面形状はそれぞれ接続孔８ｂの平面形状及び断面形状と略同一である。ダミー接続孔８ｃの配置間隔は、チップ領域１ａにおける接続孔の最小配置間隔すなわち同一素子領域内における２つの接続孔８ｂの配置間隔Ｄ２に等しい。またダミー接続孔８ｃが形成された領域は、少なくとも直径３０μｍの円を内側に含む大きさになる。
【００４３】
次いで図７の各図に示すように、第２のスパッタリング装置を用いて、接続孔８ａ,８ｂの中及びダミー接続孔８ｃの中を含む層間絶縁膜８の全面上にＡｌ合金膜９を成膜する。このときスパッタリング条件が適切な場合、接続孔８ａ,８ｂ及びダミー接続孔８ｃそれぞれの中にはＡｌ合金膜９が十分に埋め込まれるため、接続孔８ａ,６ｂ及びダミー接続孔８ｃ上に生じる窪み９ｃは浅い。
【００４４】
この状態でシリコンウェハのダイシングライン１ｂの破線ｃで囲んだ領域に光（例えばフォトレジスト膜の露光に用いる光と同一の光）を照射し、その反射率を測定する。反射率は、例えばＡｌ合金膜９の平坦な部分における光の反射量に対する、破線ｃで囲んだ領域における光の反射量の割合である。図７に示すようにダミー接続孔８ｃの中にＡｌ合金膜９が十分に埋め込まれていて窪み９ｃが浅い場合、反射率は例えば５０〜６０％である。
【００４５】
これに対し、スパッタリング条件が不適切な場合、図４と同様に、接続孔８ａ,８ｂ及びダミー接続孔８ｃそれぞれの中へのＡｌ合金膜９の埋め込みは不十分になり、接続孔８ａ,８ｂ及びダミー接続孔８ｃそれぞれの上には、図４の窪み７ｄと同様に深い窪みがＡｌ合金膜９に形成される。
このような場合、上記した反射率は例えば３５％以下となり、埋め込みが十分な場合と比べて小さくなる。
【００４６】
このため、Ａｌ合金膜９を成膜した状態で破線ｃで囲んだ領域の光反射率を測定することにより、Ａｌ合金膜９がダミー接続孔８ｃ及び接続孔８ａ,８ｂに十分に埋め込まれているか否かを非破壊検査により判断することができる。これにより第２のスパッタリング装置のスパッタリング条件が適切か否かを判断することができる。Ａｌ合金膜９の埋め込みが不良な場合、Ａｌ合金膜９が十分に埋め込まれるようにスパッタリング条件を調整する。またＡｌ合金膜９の埋め込みが不十分なシリコンウェハを製造ラインから外すことにより、配線層間の接続信頼性が低い半導体装置が製造されることを防ぐことができる。
【００４７】
またダミー接続孔８ｃの相互間隔はチップ領域１ａにおける接続孔の最小間隔Ｄ２に等しいため、ダミー接続孔８ｃの密度はチップ領域における接続孔８ａ，８ｂの密度より高い。このため、チップ領域１ａで反射率の変化を検出する場合と比べ、反射率の変化は検出されやすい。なおこれらの反射率の測定は、例えば一般的な膜厚測定装置を用いて行うことができる。また定期的に一部のシリコンウェハを抜き出して測定を行っても良いが、必要な場合は全量検査を行ってもよい。
【００４８】
次いで、図８（Ａ）及び（Ｂ）に示すように、Ａｌ合金膜９上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＡｌ合金膜９をエッチングによりパターニングする。これにより層間絶縁膜８上にＡｌ合金配線９ａ,９ｂが形成される。Ａｌ合金配線９ａは、一部が接続孔８ａに埋め込まれているためＡｌ合金配線７ａに接続され、Ａｌ合金配線９ｂは一部が接続孔８ｂに埋め込まれているためＡｌ合金配線７ｂに接続される。この状態において図８（Ｃ）及び（Ｄ）に示すようにダイシングライン１ｂ上では、Ａｌ合金膜９はパターニングされずにそのまま残っている。
次いで図示しないが、Ａｌ合金膜９上及び層間絶縁膜８上を含む全面上に保護膜を形成する。
【００４９】
以上のように本実施形態によれば、ダイシングライン１ｂの破線ｂ,ｃで囲んだ領域に複数のダミー接続孔６ｃまたはダミー接続孔８ｃを形成し、破線ｂ,ｃで囲んだ領域それぞれにおける光の反射率を測定することにより、接続孔６ａ,６ｂ,８ａ,８ｂにＡｌ合金配線７ａ,７ｂ,９ａ,９ｂとなるＡｌ合金膜７,９の一部が良く埋め込まれているか否かを判断することができる。従って従来と比べて簡単に埋め込みの良否を判断することができる。また例えば膜厚測定装置を用いて反射率を計測することができるため、クリーンルーム内で埋め込みの良否を判断することができる。従って従来と比べて高い頻度で埋め込みの良否を判断することができるため、Ａｌ合金配線とトランジスタの接続信頼性が低い半導体装置が製造されることを防ぐことができる。また配線層間の接続信頼性が低い半導体装置が製造されることを防ぐことができる。
またフォトレジスト膜を露光するときに用いるレチクルの構造及び反射率測定工程が入ること以外は、従来と同一の製造工程で行うことができる。
【００５０】
尚、本発明は上述した実施形態に限定されるものではない。
例えば層間絶縁膜８上及びＡｌ合金配線９ａ,９ｂ上に第３の層間絶縁膜及び第３のＡｌ合金配線を形成し、その後保護膜を形成しても良い。この場合も、第３の層間絶縁膜に接続孔が形成され、この接続孔に第３のＡｌ合金配線の一部が埋め込まれることにより第３のＡｌ合金配線がＡｌ合金配線９ａ,９ｂと接続する。このときダイシングライン１ｂの破線ｂ,ｃで囲んだ領域以外の部分に複数のダミー接続孔を形成し、これらダミー接続孔を形成した領域の光の反射率を測定することにより、第３のＡｌ合金配線が十分に接続孔に埋め込まれているか否かを判断することができる。
【００５１】
またＡｌ合金膜７,９をパターニングする前に領域ｂ,ｃにおける光の反射率を測定しているが、Ａｌ合金膜７,９をパターニングした後に測定を行ってもよい。
またダミー接続孔６ｃを形成する領域及びダミー接続孔８ｃを形成する領域それぞれは、チップ領域１つにつき１個所でもよいし、例えばステッパ―を用いてフォトレジスト膜を露光する場合には１ショットにつき一個所でもよい。また、同一のチップ領域内においても埋め込み量にばらつきが生じやすい場合には、チップ領域１つについて複数個所であってもよい。
【００５２】
また上記した実施形態では、実際の製品製造工程においてシリコンウェハ上にダミー接続孔６ｃ,８ｃを形成していたが、スパッタリング装置の管理のみを目的とする場合には、検査用のシリコンウェハを別途用意し、この検査用のシリコンウェハ上に検査用の層間絶縁膜、ダミー接続孔及び検査用のＡｌ合金膜のみを形成した後、光反射率の測定を行ってもよい。これらの形成条件は半導体装置を製造する場合と同一にする。この場合、検査用のシリコンウェハを露光するときに用いられるレチクルには、例えばダミー接続孔に対応するパターンの他に、他の検査用パターン（例えばＡｌ合金膜のカバレッジを計測するためのパターン）が形成されていてもよい。
また上記した実施形態で製造される半導体チップは例えばＤＲＡＭであるが、ＡＳＩＣやフラッシュメモリであってもよい。
その他、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００５３】
【図１】本実施形態にかかる半導体装置の製造方法で処理されるシリコンウェハ１の平面図。
【図２】半導体装置の製造方法を説明する図であり、（Ａ）は、図１の破線ａを拡大した平面図、（Ｂ）は（Ａ）におけるＡ−Ａ断面図、（Ｃ）は図１の破線ｂを拡大した平面図、（Ｄ）は（Ｃ）におけるＢ−Ｂ断面図。
【図３】図２の次の工程を説明する図であり、（Ａ）は、図１の破線ａを拡大した平面図、（Ｂ）は（Ａ）におけるＡ−Ａ断面図、（Ｃ）は図１の破線ｂを拡大した平面図、（Ｄ）は（Ｃ）におけるＢ−Ｂ断面図。
【図４】図３の次の工程を説明する図であり、（Ａ）は、図１の破線ａを拡大した平面図、（Ｂ）は（Ａ）におけるＡ−Ａ断面図、（Ｃ）は図１の破線ｂを拡大した平面図、（Ｄ）は（Ｃ）におけるＢ−Ｂ断面図。
【図５】図４の次の工程を説明する図であり、（Ａ）は、図１の破線ａを拡大した平面図、（Ｂ）は（Ａ）におけるＡ−Ａ断面図、（Ｃ）は図１の破線ｂを拡大した平面図、（Ｄ）は（Ｃ）におけるＢ−Ｂ断面図。
【図６】図５の次の工程を説明する図であり、（Ａ）は、図１の破線ａを拡大した平面図、（Ｂ）は（Ａ）におけるＡ−Ａ断面図、（Ｃ）は図１の破線ｃを拡大した平面図、（Ｄ）は（Ｃ）におけるＢ−Ｂ断面図。
【図７】図６の次の工程を説明する図であり、（Ａ）は、図１の破線ａを拡大した平面図、（Ｂ）は（Ａ）におけるＡ−Ａ断面図、（Ｃ）は図１の破線ｃを拡大した平面図、（Ｄ）は（Ｃ）におけるＢ−Ｂ断面図。
【図８】図７の次の工程を説明する図であり、（Ａ）は、図１の破線ａを拡大した平面図、（Ｂ）は（Ａ）におけるＡ−Ａ断面図、（Ｃ）は図１の破線ｃを拡大した平面図、（Ｄ）は（Ｃ）におけるＢ−Ｂ断面図。
【図９】従来の半導体装置の製造方法を説明するための断面図
【符号の説明】
【００５４】
１,１０１…シリコン基板、２,１０２…素子分離膜、３,１０３…ゲート酸化膜、４,１０４…ゲート電極、４ａ，１0４ａ…サイドウォール、５,１０５…拡散層、５ａ，１０５ａ…低濃度拡散層、６,８,１０６…層間絶縁膜、６ａ,６ｂ,８ａ,８ｂ,１０６ａ…接続孔、６ｃ,８ｃ…ダミー接続孔、７,９…Ａｌ合金膜、７ａ,７ｂ,９ａ,９ｂ,１０７ａ,１０７ｂ…Ａｌ合金配線、７ｃ,９ｃ…窪み、７ｄ…凹部、１０,１１…レジストパターン、１０ａ,１０ｂ,１０ｃ,１１ａ,１１ｂ,１１ｃ…開口部
【図１】
2005294620.tif 000003
【図２】
2005294620.tif 000004
【図３】
2005294620.tif 000005
【図４】
2005294620.tif 000006
【図５】
2005294620.tif 000007
【図６】
2005294620.tif 000008
【図７】
2005294620.tif 000009
【図８】
2005294620.tif 000010
【図９】
2005294620.tif 000011