(57)【要約】【課題】              半導体パッケージの小型化を実現しながら、実装状態の検査が容易であり、実装強度が高い半導体パッケージ、該半導体パッケージ用のインターポーザ基板、及び該半導体パッケージが実装された半導体装置、並びにそれらの製造方法を提供すること。【解決手段】          パッケージ裏面において外周部に配列された複数の外周側電極１ａ及び内周部に配列された複数の内周側電極２ａを有し、さらに、パッケージ側面（端面）に複数の端面スルーホール電極（側面電極）１ｂを有し、半導体パッケージ１０の実装時、複数の端面スルーホール電極１ｂと実装基板１１との間に、はんだフィレット（側部フィレット）１２が形成される。【選択図】            図４
2005340647.tif 000002
【特許請求の範囲】
【請求項１】
一面上に複数個の半導体チップが搭載され、他面上に製品パターンがアレイ状に複数個分レイアウトされ、切断されて半導体パッケージの構成部品となるインターポーザ基板であって、
前記半導体パッケージの形成時に該半導体パッケージの周縁に配列する端面スルーホールとなるよう前記インターポーザ基板の所定箇所に配列された、穴埋め無しの複数の外周側スルーホールと、
前記半導体パッケージの形成時に該半導体パッケージの内側に配列するスルーホールとなるよう、前記複数の外周側スルーホールによって囲まれる部分に配列された複数の内周側スルーホールと、
前記複数の外周側スルーホールの内部にそれぞれ形成され、該外周側スルーホールが切断されて前記半導体パッケージの側面に現れる端面スルーホール電極となる複数の電極と、
前記他面上、前記複数の内周側スルーホールの開口周辺にそれぞれ形成され、前記半導体パッケージの内周側電極となる複数の電極と、
を有する、ことを特徴とするインターポーザ基板。
【請求項２】
前記インターポーザ基板の他面側を実装基板上にはんだ付けすることにより前記半導体パッケージを該実装基板上に実装する際、前記端面スルーホール電極と該実装基板との間に、はんだフィレットが形成されることを特徴とする請求項１記載のインターポーザ基板。
【請求項３】
前記他面上、前記複数の端面スルーホールの開口周辺にそれぞれ形成された複数の外周側電極を有することを特徴とする請求項１記載のインターポーザ基板。
【請求項４】
前記内周側スルーホールは、樹脂が充填されてなることを特徴とする請求項１記載のインターポーザ基板。
【請求項５】
前記内周側スルーホールは、少なくとも一側の開口が封止されてなることを特徴とする請求項１記載のインターポーザ基板。
【請求項６】
前記外周側スルーホールの横断面が長穴形状であることを特徴とする請求項１記載のインターポーザ基板。
【請求項７】
半導体チップと、一面上に前記半導体チップが搭載され他面上に複数の電極がアレイ状に配列されたインターポーザ基板と、を有する半導体パッケージであって、
前記半導体パッケージの周縁に配列する穴埋め無しの複数の端面スルーホールと、
前記半導体パッケージの内周側に配列する複数の内周側スルーホールと、
前記複数の端面スルーホールの内部にそれぞれ形成され、前記半導体パッケージの側面に現れる複数の端面スルーホール電極と、
前記インターポーザ基板の前記他面上、前記複数の内周側スルーホールの開口周辺にそれぞれ形成された複数の内周側電極と、
を有する、ことを特徴とする半導体パッケージ。
【請求項８】
前記端面スルーホールは、前記端面スルーホール電極が現れるよう、ダイシングにより分割されてなるものであることを特徴とする請求項７記載の半導体パッケージ。
【請求項９】
前記インターポーザ基板の他面側を実装基板上にはんだ付けすることにより前記半導体パッケージを該実装基板上に実装する際、該半導体パッケージの側部において、前記端面スルーホール電極と該実装基板との間に、はんだフィレットが形成されることを特徴とする請求項７記載の半導体パッケージ。
【請求項１０】
前記他面上、前記複数の端面スルーホールの開口周辺にそれぞれ形成された複数の外周側電極を有することを特徴とする請求項７記載の半導体パッケージ。
【請求項１１】
前記内周側スルーホールは、樹脂が充填されてなることを特徴とする請求項７記載の半導体パッケージ。
【請求項１２】
前記内周側スルーホールは、少なくとも一側の開口が封止されてなることを特徴とする請求項７記載の半導体パッケージ。
【請求項１３】
前記端面スルーホールの横断面が長穴形状であることを特徴とする請求項７記載の半導体パッケージ。
【請求項１４】
一面に半導体チップを搭載し、他面にアレイ状に複数の電極が配置された半導体パッケージであって、
前記半導体パッケージの周縁に配列された穴埋め無しの複数の端面スルーホールと、
前記複数の端面スルーホールの内部にそれぞれ形成され、前記半導体パッケージの側面に現れる複数の端面スルーホール電極と、
を有する、ことを特徴とする請求項７記載の半導体パッケージ。
【請求項１５】
半導体チップと、一面上に前記半導体チップが搭載され他面上に複数の電極がアレイ状に配列されたインターポーザ基板と、を備える半導体パッケージと、前記半導体パッケージを実装する実装基板と、を有する半導体装置であって、
前記半導体パッケージの周縁に配列する穴埋め無しの複数の端面スルーホールと、
前記半導体パッケージの内周側に配列する複数の内周側スルーホールと、
前記複数の端面スルーホールの内部にそれぞれ形成され、前記半導体パッケージの側面に現れる複数の端面スルーホール電極と、
前記インターポーザ基板の前記他面上、前記複数の内周側スルーホールの開口周辺にそれぞれ形成された複数の内周側電極と、
前記半導体パッケージの側部において、前記端面スルーホール電極と該実装基板との間に形成されたはんだフィレットと、
を有する、ことを特徴とする半導体装置。
【請求項１６】
前記端面スルーホールは、前記端面スルーホール電極が現れるよう、ダイシングにより分割されてなるものであることを特徴とする請求項１５記載の半導体装置。
【請求項１７】
前記他面上、前記複数の端面スルーホールの開口周辺にそれぞれ形成された複数の外周側電極を有することを特徴とする請求項１５記載の半導体装置。
【請求項１８】
前記内周側スルーホールは、樹脂が充填されてなることを特徴とする請求項１５記載の半導体装置。
【請求項１９】
前記内周側スルーホールは、少なくとも一側の開口が封止されてなることを特徴とする請求項１５記載の半導体装置。
【請求項２０】
前記端面スルーホールの横断面が長穴形状であることを特徴とする請求項１５記載の半導体装置。
【請求項２１】
一面上に複数個の半導体チップが搭載され、他面上に製品パターンがアレイ状に複数個分レイアウトされ、切断されて半導体パッケージの構成部品となるインターポーザ基板の製造方法であって、
前記インターポーザ基板となる両面に導電層が形成された基材を機械的に加工して複数の貫通穴を形成し、該基材をレーザ加工して該複数の貫通穴の周囲に複数の非貫通穴を形成する工程と、
前記複数の貫通穴及び前記複数の非貫通穴をめっきして、少なくとも該非貫通穴の内部に、該非貫通穴をダイシングにより分割することにより前記半導体パッケージの端面スルーホール電極となる電極を形成する工程と、
前記導電層をエッチングして、前記基材上に少なくとも複数の電極をアレイ状に形成する工程と、
前記めっきされた前記複数の貫通穴を充填又は該貫通穴の少なくとも一側の開口を封止する工程と、
を含む、ことを特徴とするインターポーザ基板の製造方法。
【請求項２２】
半導体チップと、一面上に前記半導体チップが搭載され他面上に複数の電極がアレイ状に配列されたインターポーザ基板と、を有する半導体パッケージの製造方法であって、
一面上に複数個の半導体チップが搭載され、他面上に製品パターンがアレイ状に複数個分レイアウトされ、切断されて半導体パッケージの構成部品となるインターポーザ基板であって、
前記インターポーザ基板の所定箇所に配列された、穴埋め無しの複数の外周側スルーホールと、
前記複数の外周側スルーホールによって囲まれる部分に配列され、充填又は少なくとも一側の開口が封止された複数の内周側スルーホールと、
前記複数の外周側スルーホールの内部にそれぞれ形成され、前記半導体パッケージの側面に現れる端面スルーホール電極となる複数の電極と、
前記他面上、前記複数の外周側スルーホールの開口周辺にそれぞれ形成された複数の外周側電極と、
前記他面上、前記複数の内周側スルーホールの開口周辺にそれぞれ形成され、前記半導体パッケージの内周側電極となる複数の電極と、
を有するインターポーザ基板を用い、
前記インターポーザ基板の前記一面上に複数の前記半導体チップを搭載する工程と、
前記半導体チップと前記インターポーザ基板を電気的に接続する工程と、
前記インターポーザ基板上で前記複数の半導体チップを封止する工程と、
前記インターポーザ基板を前記複数の外周側スルーホールにかけてダイシングして、前記半導体パッケージを個片化し、該インターポーザ基板の前記外周側スルーホールを個片化された該半導体パッケージの端面スルーホールとし、該個片化された半導体パッケージの側部に現れる複数の端面スルーホール電極を形成する工程と、
を含む、ことを特徴とする半導体パッケージの製造方法。
【請求項２３】
半導体チップと、一面上に前記半導体チップが搭載され他面上に複数の電極がアレイ状に配列されたインターポーザ基板と、を備える半導体パッケージと、前記半導体パッケージを実装する実装基板と、を有する半導体装置の製造方法であって、
半導体チップと、一面上に前記半導体チップが搭載され他面上に複数の電極がアレイ状に配列されたインターポーザ基板と、を有する半導体パッケージであって、
前記半導体パッケージの周縁に配列する穴埋め無しの複数の端面スルーホールと、
前記半導体パッケージの内周側に配列する複数の内周側スルーホールと、
前記複数の端面スルーホールの内部にそれぞれ形成され、前記半導体パッケージの側面に現れる複数の端面スルーホール電極と、
前記インターポーザ基板の前記他面上、前記複数の端面スルーホールの開口周辺にそれぞれ形成された複数の外周側電極と、
前記インターポーザ基板の前記他面上、前記複数の内周側スルーホールの開口周辺にそれぞれ形成された複数の内周側電極と、
を有する半導体パッケージを用い、
前記インターポーザ基板の他面側を前記実装基板上にはんだ付けすることにより前記半導体パッケージを該実装基板上に実装する際、該半導体パッケージの側面において、前記端面スルーホール電極と該実装基板との間に、はんだフィレットを形成する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法に関する。
【背景技術】
【０００２】
半導体パッケージとして、特許文献１に示すような、半導体パッケージの周辺に複数の電極を配置したものがある。
【０００３】
半導体パッケージの小型化を図ることは、重要な要素の一つとなっている。このため、
半導体パッケージの裏面に、複数の電極をアレイ状に配置したＬＧＡ（Land-Grid-Array）型の半導体パッケージがある。
【０００４】
【特許文献１】特開２００１−３３９００２号公報
【０００５】
【特許文献２】特開平８−２３６８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に示されているような、周辺配置型の半導体パッケージは、パッケージの周辺部にしか電極を配置できないため、パッケージの小型化には不向きである。
【０００７】
一方、特許文献２に示されているような、複数の電極をアレイ状に配置したＬＧＡ（Land-Grid-Array）型の半導体パッケージにおいては、パッケージの外部電極が裏面に配置された金属パターンのみとなっているため、実装はんだのフィレットが形成できないという問題がある。これによって、実装時の熱などによって、基板に反りによる応力が生じて実装不良を発生したり、落下した衝撃で実装不具合を招き易いという問題が生じる。
【０００８】
また、半導体パッケージの裏面にのみ電極が配置されているため、実装後は、外観検査による半導体パッケージの実装状態の確認ができないという問題がある。このような半導体パッケージをＸ線を用いて撮像し、得られた透過画像を検査したとしても、結局、実装はんだのフィレットが形成されていないため、実装品質の良否確認が困難であるという問題が残る。
【０００９】
本発明の目的は、半導体パッケージの小型化を実現しながら、実装状態の検査が容易であり、実装強度が高い半導体パッケージ、該半導体パッケージ用のインターポーザ基板、及び該半導体パッケージが実装された半導体装置、並びにそれらの製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、第１の視点において、一面上に複数個の半導体チップが搭載され、他面上に製品パターンがアレイ状に複数個分レイアウトされ、切断されて半導体パッケージの構成部品となるインターポーザ基板であって、前記半導体パッケージの形成時に該半導体パッケージの周縁に配列する端面スルーホールとなるよう前記インターポーザ基板の所定箇所に配列された、穴埋め無しの複数の外周側スルーホールと、前記半導体パッケージの形成時に該半導体パッケージの内側に配列するスルーホールとなるよう、前記複数の外周側スルーホールによって囲まれる部分に配列された複数の内周側スルーホールと、前記複数の外周側スルーホールの内部にそれぞれ形成され、該外周側スルーホールが切断されて前記半導体パッケージの側面に現れる端面スルーホール電極となる複数の電極と、前記他面上、前記複数の内周側スルーホールの開口周辺にそれぞれ形成され、前記半導体パッケージの内周側電極となる複数の電極と、を有する、ことを特徴とするインターポーザ基板を提供する。
【００１１】
本発明は、第２の視点において、半導体チップと、一面上に前記半導体チップが搭載され他面上に複数の電極がアレイ状に配列されたインターポーザ基板と、を有する半導体パッケージであって、前記半導体パッケージの周縁に配列する穴埋め無しの複数の端面スルーホールと、前記半導体パッケージの内周側に配列する複数の内周側スルーホールと、前記複数の端面スルーホールの内部にそれぞれ形成され、前記半導体パッケージの側面に現れる複数の端面スルーホール電極と、前記インターポーザ基板の前記他面上、前記複数の内周側スルーホールの開口周辺にそれぞれ形成された複数の内周側電極と、を有する、ことを特徴とする半導体パッケージを提供する。
【００１２】
本発明は、第３の視点において、半導体チップと、一面上に前記半導体チップが搭載され他面上に複数の電極がアレイ状に配列されたインターポーザ基板と、を備える半導体パッケージと、前記半導体パッケージを実装する実装基板と、を有する半導体装置であって、前記半導体パッケージの周縁に配列する穴埋め無しの複数の端面スルーホールと、前記半導体パッケージの内周側に配列する複数の内周側スルーホールと、前記複数の端面スルーホールの内部にそれぞれ形成され、前記半導体パッケージの側面に現れる複数の端面スルーホール電極と、前記インターポーザ基板の前記他面上、前記複数の内周側スルーホールの開口周辺にそれぞれ形成された複数の内周側電極と、前記半導体パッケージの側部において、前記端面スルーホール電極と該実装基板との間に形成されたはんだフィレットと、を有する、ことを特徴とする半導体装置を提供する。
【００１３】
本発明は、第４の視点において、一面上に複数個の半導体チップが搭載され、他面上に製品パターンがアレイ状に複数個分レイアウトされ、切断されて半導体パッケージの構成部品となるインターポーザ基板の製造方法であって、前記インターポーザ基板となる両面に導電層が形成された基材を機械的に加工して複数の貫通穴を形成し、該基材をレーザ加工して該複数の貫通穴の周囲に複数の非貫通穴を形成する工程と、前記複数の貫通穴及び前記複数の非貫通穴をめっきして、少なくとも該非貫通穴の内部に、該非貫通穴をダイシングにより分割することにより前記半導体パッケージの端面スルーホール電極となる電極を形成する工程と、前記導電層をエッチングして、前記基材上に少なくとも複数の電極をアレイ状に形成する工程と、前記めっきされた前記複数の貫通穴を充填又は該貫通穴の少なくとも一側の開口を封止する工程と、を含む、ことを特徴とするインターポーザ基板の製造方法を提供する。
【００１４】
本発明は、第５の視点において、半導体チップと、一面上に前記半導体チップが搭載され他面上に複数の電極がアレイ状に配列されたインターポーザ基板と、を有する半導体パッケージの製造方法であって、一面上に複数個の半導体チップが搭載され、他面上に製品パターンがアレイ状に複数個分レイアウトされ、切断されて半導体パッケージの構成部品となるインターポーザ基板であって、前記インターポーザ基板の所定箇所に配列された、穴埋め無しの複数の外周側スルーホールと、前記複数の外周側スルーホールによって囲まれる部分に配列され、充填又は少なくとも一側の開口が封止された複数の内周側スルーホールと、前記複数の外周側スルーホールの内部にそれぞれ形成され、前記半導体パッケージの側面に現れる端面スルーホール電極となる複数の電極と、前記他面上、前記複数の外周側スルーホールの開口周辺にそれぞれ形成された複数の外周側電極と、前記他面上、前記複数の内周側スルーホールの開口周辺にそれぞれ形成され、前記半導体パッケージの内周側電極となる複数の電極と、を有するインターポーザ基板を用い、前記インターポーザ基板の前記一面上に複数の前記半導体チップを搭載する工程と、前記半導体チップと前記インターポーザ基板を電気的に接続する工程と、前記インターポーザ基板上で前記複数の半導体チップを封止する工程と、前記インターポーザ基板を前記複数の外周側スルーホールにかけてダイシングして、前記半導体パッケージを個片化し、該インターポーザ基板の前記外周側スルーホールを個片化された該半導体パッケージの端面スルーホールとし、該個片化された半導体パッケージの側部に現れる複数の端面スルーホール電極を形成する工程と、を含む、ことを特徴とする半導体パッケージの製造方法を提供する。
【００１５】
本発明は、第６の視点において、半導体チップと、一面上に前記半導体チップが搭載され他面上に複数の電極がアレイ状に配列されたインターポーザ基板と、を備える半導体パッケージと、前記半導体パッケージを実装する実装基板と、を有する半導体装置の製造方法であって、半導体チップと、一面上に前記半導体チップが搭載され他面上に複数の電極がアレイ状に配列されたインターポーザ基板と、を有する半導体パッケージであって、前記半導体パッケージの周縁に配列する穴埋め無しの複数の端面スルーホールと、前記半導体パッケージの内周側に配列する複数の内周側スルーホールと、前記複数の端面スルーホールの内部にそれぞれ形成され、前記半導体パッケージの側面に現れる複数の端面スルーホール電極と、前記インターポーザ基板の前記他面上、前記複数の端面スルーホールの開口周辺にそれぞれ形成された複数の外周側電極と、前記インターポーザ基板の前記他面上、前記複数の内周側スルーホールの開口周辺にそれぞれ形成された複数の内周側電極と、を有する半導体パッケージを用い、前記インターポーザ基板の他面側を前記実装基板上にはんだ付けすることにより前記半導体パッケージを該実装基板上に実装する際、該半導体パッケージの側面において、前記端面スルーホール電極と該実装基板との間に、はんだフィレットを形成する工程を含むことを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００１６】
本発明によれば、小型化及び高い実装性という両方のニーズを満たした半導体パッケージ及びその製造方法が提供される。詳細には、本発明によれば、半導体パッケージの外周部（周縁、周辺、側面）に、半導体パッケージの側面に露出する端面スルーホール電極を配置することにより、外観観察できる半導体パッケージの側面（端面）に、実装時、はんだフィレットを形成することができる。したがって、本発明によれば、実装時の熱などによって基板に反りによる応力が生じても接続を持続し得るなど、従来のＬＧＡパッケージでは実現できなかった高い実装強度が得られるという効果が生じる。さらに、パッケージ裏面に複数の電極が配置されているがパッケージ側面に電極が露出していない従来のＬＧＡパッケージでは困難であった実装状態の外観検査に関しても容易になるという効果も得られる。また、本発明によれば、半導体パッケージの裏面（内周部）に複数の電極をアレイ状に配置することにより、パッケージの小型化も実現される。
【００１７】
よって、本発明の半導体パッケージを実装基板に実装する際、半導体パッケージの側面にはんだフィレットが形成されるため、強度の高い半導体装置を得ることができる。
【００１８】
また、本発明によれば、上記半導体パッケージの製造に適したインターポーザ基板が提供される。本発明のインターポーザ基板は、半導体パッケージの形成時に該半導体パッケージの周縁に配列する端面スルーホールとなるよう、所定箇所に配列された穴埋め無しの複数の外周側スルーホールを有する。このため、複数の半導体チップを搭載後、半導体チップを個片化する際、これらの外周側スルーホールを分割するようにダイシングを行うことによって、効率的に本発明の半導体パッケージを得ることができる。
【発明を実施するための最良の形態】
【００１９】
本発明の好ましい実施の形態に係る半導体パッケージにおいては、図１及び図２に示すように、パッケージの外周部（周縁又は周辺）に、非貫通レーザビア加工などによって形成された、穴埋め無しの端面スルーホールを配列し、パッケージの内周部（パッケージ裏面の内周側）に、穴埋め樹脂を充填したスルーホールを配列し、パッケージの側面には、端面スルーホール電極が配列し、パッケージの裏面の外周部（周辺）には複数の電極（外周電極）が配列し、パッケージの裏面の内周部には複数の電極（内周電極）が配列する。
【００２０】
上記半導体パッケージは、穴埋め無しの複数の外周側スルーホールと、前記複数の外周側スルーホールによって囲まれる部分に配列された複数の内周側スルーホールと、を有するインターポーザ基板を、前記複数の外周側スルーホールにかけて、該外周側スルーホールを分割するようダイシングすることによって、効率的に得ることができる。そして、上記インターポーザ基板の上記外周側スルーホールの内部（内壁）にめっき等により形成された電極が、半導体パッケージの端面スルーホール電極となることができる。
【００２１】
なお、単層両面配線のインターポーザ基板を用い、しかもこの基板が厚い場合、例えば、０．１０〜０．２０ｍｍの基板厚、或いは０．１５ｍｍ以上の基板厚の場合、半導体パッケージの端面スルーホールとなるインターポーザ基板の外周側スルーホールを非貫通レーザビア加工した後、その内部に電極を形成する工程において、無電解鍍金性を向上させるため、好ましくは、非貫通レーザビアホールの横断面形状を真円ではなく長穴にするなどして、電極ピッチを狭くしたまま開口を広げる。
【００２２】
また、基板厚が薄い、例えば０．１５ｍｍ未満の基板厚のインターポーザ基板に形成された、穴埋め樹脂が充填されたスルーホールを切削する必要がある場合、基板厚が薄いため、基板のたわみによる搬送不具合が生じることがある。これを防止するため、好ましくは、半導体パッケージの裏面内側のスルーホールとなるインターポーザ基板の内周側スルーホールを樹脂充填する代わりに、好ましくは、この内周側スルーホールの少なくとも一側の開口をレジストフィルムで蓋をする。
【００２３】
これらの方法をインターポーザ基板の厚みに応じて採用することによって、従来困難と考えられていた、穴埋めしないスルーホールと穴埋めするスルーホールの両方を有する基板、或いは、穴埋めしないスルーホールと蓋をされたスルーホールの両方を有する基板を好適に得ることができる。
【００２４】
本発明の好ましい実施の形態によれば、パッケージ裏面にアレイ状に複数の電極を配置するＬＧＡ（Land-Grid-Array）などの半導体パッケージにおいて、最外周部にのみ複数の端面スルーホールを配列し、複数の端面スルーホールの内部ないし内壁にそれぞれパッケージ側面ないし端面に現れる端面スルーホール電極（側面電極）を形成する。
【００２５】
本発明の好ましい実施の形態によれば、裏面に複数のスルーホ−ル電極を配置したインターポーザ基板（配線基板）の表面に半導体チップが搭載され、半導体チップ上のパッドと基板上の配線パターンとを金線ワイヤによって接続され、その後、半導体チップ等が樹脂封止して形成されたＬＧＡのようなパッケージ構造を有する半導体パッケージにおいて、パッケージの最外周部に、パッケージの側面に露出するよう複数の端面スルーホール電極が配列される。
【００２６】
本発明の好ましい実施の形態によれば、前記インターポーザ基板の他面側を実装基板上にはんだ付けすることにより前記半導体パッケージを該実装基板上に実装する際、前記端面スルーホール電極と該実装基板との間に、はんだフィレットが形成される。
【００２７】
本発明の好ましい実施の形態によれば、前記内周側スルーホールは樹脂が充填されてなる。
【００２８】
本発明の好ましい実施の形態によれば、前記内周側スルーホールは少なくとも一側の開口が封止されてなる。
【００２９】
本発明の好ましい実施の形態によれば、前記外周側スルーホールの横断面が長穴形状である。
【実施例１】
【００３０】
本発明をより詳しく説述するため、添付図面を参照して、本発明の一実施例を以下に説明する。
【００３１】
図１は、本発明の一実施例に係る半導体パッケージの裏面及び側面（端面）の構造を説明するための図である。図２は、図１のＡ−Ａ’断面構造を説明するための図である。
【００３２】
図１を参照すると、本発明の一実施例に係る半導体パッケージ１０は、ＬＧＡ型のパッケージであって、パッケージ裏面（インターポーザ基板３の裏面）において、外周部に配列された複数の外周側電極（端面スルーホールの裏面電極）１ａ及び内周部に配列された複数の内周側電極（内周側スルーホールの裏面電極）２ａを有し、さらに、パッケージ側面（端面）には、複数の端面スルーホール電極（側面電極）１ｂを有している。
【００３３】
図２を参照して、図１に示した半導体パッケージの構造をさらに詳細に説明すると、半導体パッケージ１０は、半導体チップ５と、表面（一面）上に半導体チップ５が搭載され他面（裏面）上に複数の電極１ａ，２ａがアレイ状に配列されたインターポーザ基板３と、を有する。半導体チップ５は、インターポーザ基板３の表面に、銀ペースト６を介して、搭載され、半導体チップ５上の電極とパターン配線９とは金線（ボンディングワイヤ）７を介して電気的に接続され、半導体チップ５が封止樹脂によりインターポーザ基板３上にモールドされている。
【００３４】
さらに、半導体パッケージ１０は、半導体パッケージ１０の周縁に配列する穴埋め無しの複数の端面スルーホール１と、半導体パッケージ１０の内周側に配列する複数の内周側スルーホール２と、複数の端面スルーホール１の内部にそれぞれ形成され、半導体パッケージ１０の側面に現れる複数の端面スルーホール電極１ｂと、インターポーザ基板３の裏面上、複数の端面スルーホール１の開口周辺にそれぞれ形成された複数の外周側電極１ａと、複数の内周側スルーホール２の開口周辺にそれぞれ形成された複数の内周側電極２ａと、を有する。このように、半導体パッケージ１０は、多数の電極がアレイ状に配列されているため、パッケージの小型化が可能である。
【００３５】
インターポーザ基板上のパターン配線９（例えば、銅箔から形成される）と、複数の外周側電極１ａ、内周側電極２ａ及び側面電極１ｂは、所定のスルーホール内部のめっき層（例えば、銅・Ｎｉ・Ａｕめっき層で構成される）を介してそれぞれ電気的に導通している。
【００３６】
半導体パッケージ１０の実装時、複数の端面スルーホール電極（側面電極）１ｂと、実装基板との間に、後述のはんだフィレット（側部フィレット）が形成される。
【００３７】
次に、以上説明した構造を有する半導体パッケージの製造方法の一例を説明する。
【００３８】
図３（Ａ）〜図３（Ｄ）は、本発明の一実施例に係る半導体パッケージの組立フローを説明するための工程図である。
【００３９】
図３（Ａ）のマウント（チップ搭載工程）を参照すると、後述するような種々のスルーホール加工がされ、ボンディングパターンを含む個々の製品パターンがアレイ状に複数個分レイアウトされたインターポーザ基板３上に、複数の半導体チップ５を搭載する。
【００４０】
インターポーザ基板３には、外周側に配列された複数の穴埋め無しのスルーホール（外周側スルーホール）３１と、複数の穴埋め無しのスルーホール３１によって囲まれる部分に配列された複数の穴埋めスルーホール（内周側スルーホール）３２とを含んで構成されるパターンが複数個分レイアウトされている。穴埋め無しのスルーホール（外周側スルーホール）３１が、半導体パッケージの端面スルーホールとなり、穴埋めスルーホール３２が半導体パッケージの内周側スルーホールとなり、穴埋め無しのスルーホール３１の内部電極が半導体パッケージの端面スルーホール電極（側面電極）となり、インターポーザ基板３の裏面上、穴埋め無しのスルーホール３１の開口周辺の電極が半導体パッケージの外周側電極となり、穴埋めスルーホール３２の開口周辺の電極が半導体パッケージの内周側電極となる。
【００４１】
続いて、図３（Ｂ）のワイヤボンディング工程を参照すると、半導体チップ５と、インターポーザ基板３の表面上のパターン配線９とを金線７などによって結線する。
【００４２】
次に、図３（Ｃ）の樹脂封止工程を参照すると、インターポーザ基板３上で、複数個の半導体チップ５を封止樹脂４により一括してモールドする。
【００４３】
次に、複数個の半導体チップ５がモールドされたインターポーザ基板３を、ダイサー等を用いて個片に切断し、一個一個のパッケージに分断して半導体パッケージを得る。このとき、インターポーザ基板３の切断は、複数の穴埋め無しのスルーホール（外周側スルーホール）３１にかけてダイシングすることにより行う。これによって、分割された穴埋め無しのスルーホール３１が半導体パッケージ１０の端面スルーホール１となり、穴埋めスルーホール３２が半導体パッケージ１０の内周側スルーホール２となる。
【００４４】
次に、以上のようにして得られた本発明の一実施例に係る半導体パッケージの実装状態を、比較例と対比して説明する。
【００４５】
図４は、本発明の一実施例に係る半導体パッケージが実装された半導体装置の構造を説明するための断面図である。図５は、比較例に係る半導体パッケージが実装された半導体装置の構造を説明するための断面図である。比較例に係る半導体パッケージは、端面スルーホール電極を有していない。
【００４６】
図４を参照すると、本発明の一実施例に係る半導体パッケージ１０は、パッケージ裏面において、端面スルーホール１の開口周辺に形成された外周部電極１ａ及び内周側スルーホール２の開口周辺に形成された内周側電極２ａに加えて、端面スルーホール１の内部にパッケージ側面に現れるよう形成された端面スルーホール電極（側面電極）１ｂを有している。このため、半導体パッケージ１０を実装はんだ１１ａにより実装基板１１上に実装して半導体装置２０を得る際、端面スルーホール電極１ｂと、実装基板１１上の電極ないし配線パターンとの間に、半導体パッケージ１０の側面に現れるはんだフィレット（側面フィレット）１２が形成される。はんだフィレット１２が形成されることにより、実装状態の外観検査が容易となり、実装強度も向上するという効果が得られる。
【００４７】
これに対して、図５を参照すると、比較例に係る半導体パッケージ５０は、端面スルーホール電極を有しておらず、外周側スルーホール５１の開口周辺に形成された外周側電極５１ａと内周側スルーホール５２の内周側電極５２ａしか有していない。このため、半導体パッケージ５０を実装はんだ６１ａにより実装基板６１上に実装して半導体装置６０を得る際、半導体パッケージ５０と実装基板６１との間に、半導体パッケージ５０の側面に現れるはんだフィレットを形成することができない。このため、比較例に係る半導体パッケージ５０は、上述の本発明の効果を得ることができない。
【００４８】
ここで、本発明の一実施例に係る半導体パッケージの端面スルーホール及び内周側スルーホール等の形成工程の一例を説明する。
【００４９】
図６は、本発明の一実施例に係る半導体パッケージの端面スルーホールとなるインターポーザ基板の穴埋め無しのスルーホール及びその周辺の電極の形成方法を説明するための図である。
【００５０】
（Ａ１）図６を参照すると、インターポーザ基板の基材であって、両面銅張されたガラスエポキシ基板１３に、パッケージ裏面側となる基板１３の裏側からレーザを照射し、非貫通穴を形成する。このとき、パッケージ表面側となる基板１３の表側の銅箔１４は残す。
【００５１】
（Ａ２）基板１３の全面に銅鍍金１５を施す。このとき、穴埋めなしのスルーホール３１の内部にも、銅鍍金１５が付着する。
【００５２】
（Ａ３）基板１３上の銅鍍金１５と銅箔１４をエッチングして、パターン配線を形成する。
【００５３】
（Ａ４）銅鍍金１５と銅箔１４がエッチングされることで形成されるパターン配線上に、下地Ｎｉ鍍金とＡｕ鍍金１６を施す。これによって、穴埋め無しのスルーホール３１の内部に半導体パッケージの端面スルーホール電極となる電極、穴埋め無しのスルーホール３１の開口周辺に外周側電極となるランドがそれぞれ形成される。
【００５４】
図７は、本発明の一実施例に係る半導体パッケージの内周側スルーホールとなるインターポーザ基板の穴埋めされたスルーホール及びその周辺の電極の形成方法を説明するための図である。
【００５５】
（Ｂ１）図７を参照すると、上述したガラスエポキシ基板１３に、ドリルで穴明け加工を行う。
【００５６】
（Ｂ２）上記（Ａ２）と同時に行われ、穴埋めされるスルーホール３２の内部にも、銅鍍金１５が付着する。
【００５７】
（Ｂ３）上記（Ａ３）と同時に行われる。
【００５８】
（Ｂ４）スルーホール３２に穴埋め樹脂１７が充填され、穴埋めスルーホール３２が形成される。
【００５９】
（Ｂ５）銅鍍金１５と銅箔１４がエッチングされることで形成されるパターン配線上に、下地Ｎｉ鍍金とＡｕ鍍金１６を施す。これによって、穴埋めスルーホール３２の開口周辺に内周側電極となるランドが形成される。
【００６０】
図８は、本発明の他の実施例に係る半導体パッケージの内周側スルーホールとなるインターポーザ基板の一側開口が封止されたスルーホール及びその周辺の電極の形成方法を説明するための図である。
【００６１】
図８に示す本実施例においては、半導体パッケージの内周側スルーホールとして、図７に示した穴埋めスルーホール３２の代わりに、一側開口が封止されたスルーホール２２を形成する。このスルーホール２２は、上記（Ｂ１）〜（Ｂ５）の工程中、工程（Ｂ４）の樹脂充填工程に代えて、スルーホール２２の表面側開口をレジストフィルム１８で封止する。このレジストフィルム１８によっても、実装時、はんだによる短絡等の不具合を防止することができる。
【図面の簡単な説明】
【００６２】
【図１】本発明の一実施例に係る半導体パッケージの裏面及び側面（端面）の構造を説明するための図である。
【図２】図１のＡ−Ａ’断面構造を説明するための図である。
【図３】（Ａ）〜（Ｄ）は、本発明の一実施例に係る半導体パッケージの組立フローを説明するための工程図である。
【図４】本発明の一実施例に係る半導体パッケージが実装された半導体装置の構造を説明するための断面図である。
【図５】比較例に係る半導体パッケージが実装された半導体装置の構造を説明するための断面図である。
【図６】本発明の一実施例に係る半導体パッケージの端面スルーホールとなるインターポーザ基板の穴埋め無しのスルーホール及びその周辺の電極の形成方法を説明するための図である。
【図７】本発明の一実施例に係る半導体パッケージの内周側スルーホールとなるインターポーザ基板の穴埋めされたスルーホール及びその周辺の電極の形成方法を説明するための図である。
【図８】本発明の他の実施例に係る半導体パッケージの内周側スルーホールとなるインターポーザ基板の一側開口が封止されたスルーホール及びその周辺の電極の形成方法を説明するための図である。
【符号の説明】
【００６３】
１  端面スルーホール（端面Ｔ／Ｈ）
１ａ  外周側電極
１ｂ  端面スルーホール電極（側面電極）
２  内周側スルーホール（穴埋めＴ／Ｈ）
２ａ  内周側電極
３  インターポーザ基板
４  封止樹脂（モールド）
５  半導体チップ
６  銀ペースト
７  金線（ボンディングワイヤ）
９  パターン配線
１０  半導体パッケージ
１１  実装基板
１１ａ  実装はんだ
１２  はんだフィレット（側面フィレット）
１３  ガラスエポキシ基板
１４  銅箔
１５  銅鍍金
１６  下地Ｎｉ＋Ａｕ鍍金
１７  穴埋め樹脂
１８  レジストフィルム
２０  半導体装置
２２  開口が封止されたスルーホール
３１  穴埋め無しのスルーホール
３２  穴埋めスルーホール
５０  半導体パッケージ
５１  外周側スルーホール（穴埋めスルーホール）
５１ａ  外周側電極
５２  内周側スルーホール
５２ａ  内周側電極
６０  半導体装置
６１  実装基板
６１ａ  実装はんだ
【図１】
2005340647.tif 000003
【図２】
2005340647.tif 000004
【図３】
2005340647.tif 000005
【図４】
2005340647.tif 000006
【図５】
2005340647.tif 000007
【図６】
2005340647.tif 000008
【図７】
2005340647.tif 000009
【図８】
2005340647.tif 000010