(57)【要約】【課題】  信頼性の高い半導体装置及びその製造方法並びに電子機器を提供する。【解決手段】  半導体装置は、ベース基板１０と、第１のパッド２４が設けられた面とは反対側の面がベース基板１０に対向するようにベース基板１０に搭載された第１の半導体チップ２０と、第１の半導体チップ２０の側方に形成された絶縁部３０と、いずれかの第１のパッド２４と電気的に接続されて絶縁部３０上を通るように形成された配線４０と、第１の半導体チップ２０に、第２のパッド５４がいずれかの第１のパッド２４と対向するように搭載されてなる第２の半導体チップ５０と、第１及び第２のパッド２４，５４の間に配置されて両者を電気的に接続する導電部６０とを有する。第２の半導体チップ５０は、すべての第１のパッド２４を覆うように搭載されてなる。【選択図】      図１
2005294720.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板と、
複数の第１のパッドを有し、前記第１のパッドが設けられた面とは反対側の面が前記ベース基板に対向するように前記ベース基板に搭載された第１の半導体チップと、
前記第１の半導体チップの側方に形成された絶縁部と、
いずれかの前記第１のパッドと電気的に接続されてなり、前記絶縁部上を通るように形成された配線と、
複数の第２のパッドを有し、前記第１の半導体チップに、それぞれの前記第２のパッドがいずれかの前記第１のパッドと対向するように搭載されてなる第２の半導体チップと、
それぞれの前記第２のパッドといずれかの前記第１のパッドとの間に配置されて両者を電気的に接続する導電部と、
を有し、
前記第２の半導体チップは、すべての前記第１のパッドを覆うように搭載されてなる半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第２の半導体チップは、前記第１の半導体チップを覆うように搭載されてなる半導体装置。
【請求項３】
請求項１又は請求項２記載の半導体装置において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形と同じである半導体装置。
【請求項４】
請求項１又は請求項２記載の半導体装置において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形よりも大きい半導体装置。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置において、
前記第１及び第２のパッドは、エリアアレイ状に配置されてなる半導体装置。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置を有する電子機器。
【請求項７】
ベース基板に、複数の第１のパッドを有する第１の半導体チップを、前記第１のパッドが設けられた面とは反対側の面が前記ベース基板と対向するように搭載すること、
前記第１の半導体チップの側方に絶縁部を形成すること、
いずれかの前記第１のパッドと電気的に接続された配線を、前記絶縁部上を通るように形成すること、及び、その後、
前記第１の半導体チップに、複数の第２のパッドを有する第２の半導体チップを搭載して、それぞれの前記第２のパッドといずれかの前記第１のパッドとを対向させて電気的に接続することを含み、
前記第２の半導体チップを、すべての前記第１のパッドを覆うように搭載する半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記第２の半導体チップを、前記第１の半導体チップを覆うように搭載する半導体装置の製造方法。
【請求項９】
請求項７又は請求項８記載の半導体装置の製造方法において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形と同じである半導体装置の製造方法。
【請求項１０】
請求項７又は請求項８記載の半導体装置の製造方法において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形よりも大きい半導体装置の製造方法。
【請求項１１】
請求項７から請求項１０のいずれかに記載の半導体装置の製造方法において、
前記第１及び第２のパッドはエリアアレイ状に配置されてなる半導体装置の製造方法。
【請求項１２】
請求項７から請求項１１のいずれかに記載の半導体装置の製造方法において、
前記配線を、導電性微粒子を含有するペーストを利用して形成する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法並びに電子機器に関する。
【背景技術】
【０００２】
複数の半導体チップを有する半導体装置が知られている。このとき、半導体チップのパッドを保護することができれば、半導体装置の電気的な信頼性は高くなる。
【０００３】
本発明の目的は、信頼性の高い半導体装置及びその製造方法並びに電子機器を提供することにある。
【特許文献１】特開平７−１７６６８４号公報
【発明の開示】
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置は、ベース基板と、
複数の第１のパッドを有し、前記第１のパッドが設けられた面とは反対側の面が前記ベース基板に対向するように前記ベース基板に搭載された第１の半導体チップと、
前記第１の半導体チップの側方に形成された絶縁部と、
いずれかの前記第１のパッドと電気的に接続されてなり、前記絶縁部上を通るように形成された配線と、
複数の第２のパッドを有し、前記第１の半導体チップに、それぞれの前記第２のパッドがいずれかの前記第１のパッドと対向するように搭載されてなる第２の半導体チップと、
それぞれの前記第２のパッドといずれかの前記第１のパッドとの間に配置されて両者を電気的に接続する導電部と、
を有し、
前記第２の半導体チップは、すべての前記第１のパッドを覆うように搭載されてなる。本発明によれば、第１の半導体チップの第１のパッドは、第２の半導体チップに覆われてなる。そのため、第２の半導体チップによって第１のパッドが保護された、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記第２の半導体チップは、前記第１の半導体チップを覆うように搭載されていてもよい。
（３）この半導体装置において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形と同じであってもよい。
（４）この半導体装置において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形よりも大きくてもよい。
（５）この半導体装置において、
前記第１及び第２のパッドは、エリアアレイ状に配置されていてもよい。
（６）本発明に係る電子機器は、上記半導体装置を有する。
（７）本発明に係る半導体装置の製造方法は、ベース基板に、複数の第１のパッドを有する第１の半導体チップを、前記第１のパッドが設けられた面とは反対側の面が前記ベース基板と対向するように搭載すること、
前記第１の半導体チップの側方に絶縁部を形成すること、
いずれかの前記第１のパッドと電気的に接続された配線を、前記絶縁部上を通るように形成すること、及び、その後、
前記第１の半導体チップに、複数の第２のパッドを有する第２の半導体チップを搭載して、それぞれの前記第２のパッドといずれかの前記第１のパッドとを対向させて電気的に接続することを含み、
前記第２の半導体チップを、すべての前記第１のパッドを覆うように搭載する。本発明によれば、第２の半導体チップを、第１の半導体チップの第１のパッドを覆うように搭載する。そのため、第２の半導体チップによって第１のパッドが保護された、信頼性の高い半導体装置を製造することができる。また、第１のパッドと電気的に接続された配線を形成する工程の後に、第２の半導体チップを搭載する工程を行うことから、半導体装置を容易に製造することができる。
（８）この半導体装置の製造方法において、
前記第２の半導体チップを、前記第１の半導体チップを覆うように搭載してもよい。
（９）この半導体装置の製造方法において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形と同じであってもよい。
（１０）この半導体装置の製造方法において、
前記第２の半導体チップの外形は、前記第１の半導体チップの外形よりも大きくてもよい。
（１１）この半導体装置の製造方法において、
前記第１及び第２のパッドはエリアアレイ状に配置されていてもよい。
（１２）この半導体装置の製造方法において、
前記配線を、導電性微粒子を含有するペーストを利用して形成してもよい。
【発明を実施するための最良の形態】
【０００５】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。図１は、本発明を適用した実施の形態に係る半導体装置１を示す図である。本実施の形態に係る半導体装置は、ベース基板１０を有する。ベース基板１０の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板１０は、フレキシブル基板であってもよく、リジッド基板であってもよい。ベース基板１０は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。ベース基板１０は、図示しない配線パターンを有していてもよい。また、ベース基板１０の外形も特に限定されるものではない。
【０００６】
本実施の形態に係る半導体装置は、第１の半導体チップ２０を有する。第１の半導体チップ２０は、ベース基板１０に搭載されてなる。第１の半導体チップ２０には、集積回路２２が形成されていてもよい（図１参照）。集積回路２２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。第１の半導体チップ２０は、複数の第１のパッド２４を有する。第１のパッド２４は、第１の半導体チップ２０の内部と電気的に接続されていてもよい。あるいは、第１の半導体チップ２０の内部と電気的に接続されていないパッドを含めて、第１のパッド２４と称してもよい。第１の半導体チップ２０の第１のパッド２４が形成された面を、第１の面２６と称してもよい。第１の面２６の外形は矩形（正方形を含む）であってもよい。第１のパッド２４は、エリアアレイ状に配置されていてもよい。すなわち、少なくとも１つの第１のパッド２４が、第１の面２６の中央部に配置されていてもよい。ただし、これとは別に、第１のパッド２４は、第１の面２６の周縁部（端部）のみに形成されていてもよい。第１のパッド２４は、例えばＡｕ又はＡｌによって、薄く平らに形成されていてもよい。第１のパッド２４の平面形状は、矩形をなしていてもよく、あるいは円形をなしていてもよい。第１の半導体チップ２０は、図１に示すように、ベース基板１０に搭載されてなる。第１の半導体チップ２０は、ベース基板１０に、第１のパッド２４が設けられた面（第１の面２６）とは反対側の面（第２の面２８）がベース基板１０に対向するように搭載されてなる。すなわち、第１の半導体チップ２０は、ベース基板１０に、フェースアップ実装されていると言える。第１の半導体チップ２０は、絶縁性の接着剤によって、ベース基板１０に固着されていてもよい。なお、第１の半導体チップ２０の第１の面２６には、図示しない保護膜が形成されていてもよい。保護膜は、電気的な絶縁膜であってもよい。保護膜を、パッシベーション膜と称してもよい。
【０００７】
本実施の形態に係る半導体装置は、絶縁部３０を有する。絶縁部３０は、第１の半導体チップ２０の側方に形成されてなる。絶縁部３０は、ベース基板１０上に形成されていてもよい。絶縁部３０は、図１に示すように、第１の半導体チップ２０の第１の面２６上に至るように形成されていてもよい。
【０００８】
本実施の形態に係る半導体装置は、配線４０を有する。配線４０は、いずれかの第１のパッド２４と電気的に接続されてなる。配線４０は、１つであってもよく、複数であってもよい。配線４０は、図１に示すように、第１の面２６の周縁領域に配置された第１のパッド２４のみに電気的に接続されていてもよい。ただし、これとは別に、配線４０は、第１の面２６の中央領域に配置された第１のパッド２４と電気的に接続されていてもよい。配線４０は、図１に示すように、絶縁部３０上を通るように形成されてなる。
【０００９】
本実施の形態に係る半導体装置は、第２の半導体チップ５０を有する。第２の半導体チップ５０は、第１の半導体チップ２０に搭載されてなる。第２の半導体チップ５０の構成は特に限定されないが、第１の半導体チップ２０と同じ構成をなしていてもよい。第２の半導体チップ５０は、集積回路５２を有してもよい。そして、第２の半導体チップ５０は、複数の第２のパッド５４を有する。第２のパッド５４は、エリアアレイ状に配置されていてもよい。本実施の形態に係る半導体装置では、第２の半導体チップ５０は、第１の半導体チップ２０に、それぞれの第２のパッド５４がいずれかの第１のパッド２４と対向するように搭載されてなる。詳しくは、第２の半導体チップ５０は、第２のパッド５４が設けられた面が第１の半導体チップ２０と対向するように搭載されてなる。そして、第２の半導体チップ５０は、それぞれの第２のパッド５４がいずれかの第１のパッド２４と対向するように位置合わせされてなる。本実施の形態に係る半導体装置では、図１に示すように、第２の半導体チップ５０は、すべての第１のパッド２４を覆うように搭載されてなる。言い換えると、すべての第１のパッド２４は第２の半導体チップ５０に覆われている。そのため、第１のパッド２４を、第２の半導体チップ５０によって保護することができ、信頼性の高い半導体装置を提供することができる。なお、図１に示すように、第２の半導体チップ５０は、第１の半導体チップ２０を覆うように搭載されていてもよい。また、図１に示すように、第２の半導体チップ５０の外形は、第１の半導体チップ２０の外形と同じであってもよい。
【００１０】
本実施の形態に係る半導体装置は、導電部６０を有する。導電部６０は、第２のパッド５４と第１のパッド２４との間に配置される。そして、導電部６０によって、対向する第１及び第２のパッド２４，５４が電気的に接続される。第１及び第２のパッド２４，５４が対向して電気的に接続されることから、第１及び第２のパッド２４，５４の間隔を狭くすることができる。そのため、第１及び第２のパッド２４，５４の間での信号の品質劣化を防止することが可能な、信頼性の高い半導体装置を提供することができる。なお、導電部６０は、図１に示すように、すべての第１及び第２のパッド２４，５４間に設けられていてもよい。すなわち、導電部６０は、配線４０と電気的に接続された第１のパッド２４にも形成されていてもよい。
【００１１】
本発明を適用した実施の形態に係る半導体装置１は、以上のように構成されてなる。先に説明したように、第１の半導体チップ２０の第１のパッド２４は、第２の半導体チップ５０に覆われてなる。そのため、第２の半導体チップ５０によって第１のパッド２４を保護された、信頼性の高い半導体装置を提供することができる。また、第１及び第２のパッド２４，５４は、対向して電気的に接続されてなる。そのため、両者の間隔が狭く、信号の品質が劣化しにくい半導体装置を提供することができる。
【００１２】
なお、本発明を適用した実施の形態に係る半導体装置は、さらに、他の半導体チップを有してもよい（図示せず）。このとき、該半導体チップは、半導体装置１（第２の半導体チップ５０）に搭載されていてもよい。すなわち、半導体装置は、３段以上に積層された半導体チップを有していてもよい。
【００１３】
以下、本発明を適用した実施の形態に係る半導体装置の製造方法について説明する。本実施の形態に係る半導体装置の製造方法は、ベース基板１０に、第１の半導体チップ２０を搭載することを含む（図２参照）。第１の半導体チップ２０を、第１のパッド２４が設けられた面とは反対側の面がベース基板１０と対向するように搭載する。第１の半導体チップ２０は、絶縁性の接着剤を利用してベース基板１０に固着してもよい。
【００１４】
本実施の形態に係る半導体装置の製造方法は、図２に示すように、第１の半導体チップ２０の側方に絶縁部３０を形成することを含む。絶縁部３０を形成する方法は特に限定されず、例えば、絶縁性のペーストを利用して形成してもよい。すなわち、ディスペンサを利用して絶縁性のペーストを滴下して、これを硬化させることで絶縁部３０を形成してもよい。図２に示すように、絶縁部３０を、第１の半導体チップ２０の第１の面２６上に至るように形成してもよい。
【００１５】
本実施の形態に係る半導体装置の製造方法は、いずれかの第１のパッド２４と電気的に接続された配線４０を形成することを含む。図３に示すように、配線４０は、絶縁部３０上を通るように形成する。本工程は、絶縁部３０を形成する工程の後に行ってもよい。配線４０は、導電性微粒子を含有する溶剤を利用して形成してもよい。ここで、導電性微粒子は、金や銀等の酸化しにくく、電気抵抗の低い材料から形成されていてもよい。金の微粒子を含む溶剤として、真空冶金株式会社の「パーフェクトゴールド」、銀の微粒子を含む溶剤として、同社の「パーフェクトシルバー」を使用してもよい。なお、微粒子とは、特に大きさを限定したものではなく、分散媒とともに吐出できる粒子である。また、導電性微粒子は、反応を抑制するために、コート材によって被覆されていてもよい。溶剤は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、溶剤中に均一に分散していてもよい。配線４０を形成する工程は、溶剤を吐出することを含んでもよい。導電性微粒子を含有する溶剤の吐出は、インクジェット法やバブルジェット（登録商標）法等によって行ってもよい。あるいは、マスク印刷やスクリーン印刷あるいはディスペンサによって、溶剤を吐出してもよい。そして、分散媒を揮発させる工程や、導電性微粒子を保護しているコート材を分解する工程等を経て、導電部材を形成してもよい。そして、これらの工程によって、あるいはこれらの工程を繰り返すことによって、図３に示すように、配線４０を形成してもよい。
【００１６】
本実施の形態に係る半導体装置の製造方法は、第１の半導体チップ２０に、複数の第２のパッド５４を有する第２の半導体チップ５０を搭載して、それぞれの第２のパッド５４といずれかの第１のパッド２４とを対向させて電気的に接続することを含む。第１及び第２のパッド５４との間に導電部６０を形成して、両者を電気的に接続してもよい（図１参照）。また、第２の半導体チップ５０は、すべての第１のパッド２４を覆うように搭載する。第１の半導体チップ２０に第２の半導体チップ５０を搭載する方法は特に限定されない。例えば、図４に示すように、第２の半導体チップ５０を、第１及び第２のパッド２４，５４が対向するように配置する。このとき、第２の半導体チップ５０を、すべての第１のパッド２４を覆うように配置する。第２の半導体チップ５０を、第１の半導体チップ２０とオーバーラップするように配置してもよい。そして、第２の半導体チップ５０を第１の半導体チップ２０に向かって押圧して、第１の半導体チップ２０に、第２の半導体チップ５０を搭載してもよい。図４に示すように、それぞれの第２のパッド５４にはバンプ６２が設けられていてもよい。そして、バンプ６２を利用して導電部６０を形成してもよい。例えば、バンプ６２を第１のパッド２４に接触させた状態で、超音波振動や熱を加えながら、第２の半導体チップ５０を第１の半導体チップ２０に向かって押圧することで、第１及び第２のパッド２４，５４を電気的に接続する導電部６０を形成してもよい（図１参照）。なお、バンプ６２は、既に公知となっているいずれかの構造を有するバンプを利用してもよい。バンプ６２は、例えばはんだバンプや金バンプであってもよい。また、第１のパッド２４にも図示しないバンプが形成されていてもよく、第１及び第２のパッドに形成されたバンプを利用して、導電部６０を形成してもよい。なお、第２の半導体チップ５０を搭載する工程は、配線４０を形成する工程の後に行う。これにより、半導体装置１を、容易に製造することができる。
【００１７】
以上の工程によって、図１に示す半導体装置１を形成してもよい。あるいは、第２の半導体チップ５０に別の半導体チップを搭載する工程をさらに行って、３段以上に積層された半導体チップを有する半導体装置を形成してもよい（図示せず）。そして、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図５にはノート型パーソナルコンピュータ１０００を、図６には携帯電話を、それぞれ示す。
【００１８】
（変形例）
本発明を適用した実施の形態に係る半導体装置はこれに限られるものではなく、種々の変形が可能である。例えば、図７に示すように、第２の半導体チップ７０の外形は、第１の半導体チップ２０の外形よりも小さくなっていてもよい。これによっても、第２の半導体チップ７０によって第１のパッド２４を覆うことができる。そのため、第２の半導体チップ７０で第１のパッド２４を保護することが可能な、信頼性の高い半導体装置を提供することができる。また、図７に示すように、導電部６０は、配線４０に接続された第１のパッド２４には形成されていなくてもよい。
【００１９】
あるいは、図８に示すように、第２の半導体チップ８０の外形は、第１の半導体チップ２０の外形よりも大きくなっていてもよい。これにより、第２の半導体チップ８０によって配線４０の一部を覆うことが可能となり、さらに信頼性の高い半導体装置を提供することができる。第２の半導体チップ８０は、絶縁部３０を覆うように配置されていてもよい（図示せず）。これにより、配線４０の屈曲部を保護することが可能となり、信頼性の高い半導体装置を提供することができる。
【００２０】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図２】図２は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図３】図３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図４】図４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図５】図５は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図６】図６は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図７】図７は、本発明を適用した実施の形態の変形例に係る半導体装置を示す図である。
【図８】図８は、本発明を適用した実施の形態の変形例に係る半導体装置を示す図である。
【符号の説明】
【００２２】
１０  ベース基板、  ２０  第１の半導体チップ、  ２４  第１のパッド、  ３０  絶縁部、  ４０  配線、  ５０  第２の半導体チップ、  ５４  第２のパッド、  ６０  導電部
【図１】
2005294720.tif 000003
【図２】
2005294720.tif 000004
【図３】
2005294720.tif 000005
【図４】
2005294720.tif 000006
【図５】
2005294720.tif 000007
【図６】
2005294720.tif 000008
【図７】
2005294720.tif 000009
【図８】
2005294720.tif 000010