(57)【要約】【課題】  液晶表示装置の小型化要請に対応すると共に、無駄なコストを削減して、簡便且つ迅速に基板の検査を実行する。【解決手段】  任意の１つの画素容量Ｃｖｈへの画素データの書き込み終了後、画素スイッチＳｖｈが非導通状態とされたことに応じて、データ線Ｄｈに任意の電圧を印加して、ハイインピーダンス状態にし、データ線Ｄｈがハイインピーダンス状態とされた後、画素スイッチＳｖｈが導通状態となったことに応じて、画素容量Ｃｖｈから読み出された画素データによるデータ線Ｄｈの電位の変化分のみを増幅手段Ａｍｐ１によって増幅し、増幅されたデータ線Ｄｈの電位の変化分を、任意の基準電圧Ｖｒｅｆに加算又は減算して出力し、出力結果に基づいて基板に関する所望の検査を実行することで実現する。【選択図】  図３
2005345547.tif 000002
【特許請求の範囲】
【請求項１】
画素スイッチと、上記画素スイッチに接続され、データ線を介して書き込まれた画素データを保持する画素容量とからなる複数の画素セルを半導体基板上にマトリクス状に配置した半導体装置において、
上記画素スイッチを導通状態とする制御信号を、上記マトリクス状に配置された複数の上記画素セルの上記画素スイッチに対して、１列ずつ順次印加して上記画素セルを垂直走査する垂直走査手段と、
上記画素スイッチが導通状態となったことに応じて、上記画素容量に書き込む画素データを上記データ線に対して、水平方向に順次印加して上記画素セルを水平走査すると共に、任意の１つの上記画素容量への上記画素データの書き込み終了後、上記画素スイッチが非導通状態とされたことに応じて、上記データ線に任意の電圧を印加して、ハイインピーダンス状態にする水平走査手段と、
上記データ線がハイインピーダンス状態とされた後、上記垂直走査手段によって上記画素スイッチが導通状態となったことに応じて、上記画素容量から読み出された画素データによる上記データ線の電位の変化分のみを増幅し、任意の基準電圧に加算又は減算して出力する増幅手段とを備えること
を特徴とする半導体装置。
【請求項２】
上記増幅手段は、上記データ線の電位の変化分を増幅する増幅率を上げることで、上記任意の基準電圧に加算又は減算して出力する出力結果を２値化すること
を特徴とする請求項１記載の半導体装置。
【請求項３】
上記画素データが書き込まれた上記画素容量の電位と、上記任意の電圧が印加された上記データ線の電位とから上記増幅手段によって出力する２値化された上記出力結果の期待値を算出する算出手段と、
上記算出手段によって算出された上記期待値と、上記増幅手段によって出力される２値化された上記出力結果とを比較する比較手段とを備えること
を特徴とする請求項２記載の半導体装置。
【請求項４】
上記増幅手段から出力されたアナログ値である出力結果を、デジタル値に変換するアナログデジタル変換手段を備えること
を特徴とする請求項１記載の半導体装置。
【請求項５】
画素スイッチと、上記画素スイッチに接続され、データ線を介して書き込まれた画素データを保持する画素容量とからなる複数の画素セルをマトリクス状に配置した基板と、上記基板に対向して配置される共通電極を有した対向基板と、上記基板と、上記対向基板との間に封入された液晶層とを備える液晶表示装置において、
上記基板は、上記画素スイッチを導通状態とする制御信号を、上記マトリクス状に配置された複数の上記画素セルの上記画素スイッチに対して、１列ずつ順次印加して上記画素セルを垂直走査する垂直走査手段と、
上記画素スイッチが導通状態となったことに応じて、上記画素容量に書き込む画素データを上記データ線に対して、水平方向に順次印加して上記画素セルを水平走査すると共に、任意の１つの上記画素容量への上記画素データの書き込み終了後、上記画素スイッチが非導通状態とされたことに応じて、上記データ線に任意の電圧を印加して、ハイインピーダンス状態にする水平走査手段と、
上記データ線がハイインピーダンス状態とされた後、上記垂直走査手段によって上記画素スイッチが導通状態となったことに応じて、上記画素容量から読み出された画素データによる上記データ線の電位の変化分のみを増幅し、任意の基準電圧に加算又は減算して出力する増幅手段とを備えること
を特徴とする液晶表示装置。
【請求項６】
上記増幅手段は、上記データ線の電位の変化分を増幅する増幅率を上げることで、上記任意の基準電圧に加算又は減算して出力する出力結果を２値化すること
を特徴とする請求項５記載の液晶表示装置。
【請求項７】
上記画素データが書き込まれた上記画素容量の電位と、上記任意の電圧が印加された上記データ線の電位とから上記増幅手段によって出力する２値化された上記出力結果の期待値を算出する算出手段と、
上記算出手段によって算出された上記期待値と、上記増幅手段によって出力される２値化された上記出力結果とを比較する比較手段とを備えること
を特徴とする請求項６記載の液晶表示装置。
【請求項８】
上記増幅手段から出力されたアナログ値である出力結果を、デジタル値に変換するアナログデジタル変換手段を備えること
を特徴とする請求項５記載の液晶表示装置。
【請求項９】
画素スイッチと、上記画素スイッチに接続され、データ線を介して書き込まれた画素データを保持する画素容量とからなる複数の画素セルをマトリクス状に配置した基板の検査方法において、
任意の１つの上記画素容量への上記画素データの書き込み終了後、上記画素スイッチが非導通状態とされたことに応じて、上記データ線に任意の電圧を印加して、ハイインピーダンス状態にし、
上記データ線がハイインピーダンス状態とされた後、上記画素スイッチが導通状態となったことに応じて、上記画素容量から読み出された画素データによる上記データ線の電位の変化分のみを増幅手段によって増幅し、
上記増幅手段によって増幅された上記データ線の電位の変化分を、任意の基準電圧に加算又は減算して出力し、
出力結果に基づいて当該基板に関する所望の検査を実行すること
を特徴とする検査方法。
【請求項１０】
上記増幅手段は、上記データ線の電位の変化分を増幅する増幅率を上げることで、上記任意の基準電圧に加算又は減算して出力する出力結果を２値化し、
上記画素データが書き込まれた上記画素容量の電位と、上記任意の電圧が印加された上記データ線の電位とから、上記２値化された出力結果の期待値を算出し、
算出された上記期待値と、上記増幅手段によって出力される２値化された上記出力結果とを比較することで、当該基板に関する所望の検査を実行すること
を特徴とする請求項９記載の検査方法。
【請求項１１】
上記増幅手段から出力されたアナログ値である出力結果を、デジタル値に変換し、
デジタル値に変換された上記出力結果に基づいて、当該基板に関する所望の検査を実行すること
を特徴とする請求項９記載の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素駆動用セルがマトリクス状に配列されるようにして形成される基板の検査方法と、この検査方法を実現する半導体装置と、この検査方法を実現する液晶表示装置とに関するものである。
【背景技術】
【０００２】
アクティブマトリクス方式を採用した液晶表示装置が、例えば液晶プロジェクタ装置や、液晶ディスプレイ装置などに広く採用されている。
【０００３】
アクティブマトリクス方式の液晶表示装置は、例えば、反射型液晶表示装置の場合、半導体基板上に対して、画素スイッチと、この画素スイッチに接続される画素容量とを備えた画素セル駆動回路をマトリクス状に配列させるようにして形成している。そして、この半導体基板に対して、共通電極を形成した対向基板を対向させ、これら半導体基板と対向基板との間に液晶を封入するようにした構造を有している。
【０００４】
このような液晶表示装置は、当該液晶表示装置を構成する半導体基板の製造過程において、回路に不良、欠陥が形成されてしまうことがある。具体的には、画素スイッチや画素容量の短絡、ゲート線、データ線の断線若しくは短絡といった不良、欠陥により一部の画素セル駆動回路が正常に動作しなくなってしまう。
【０００５】
このため、液晶表示装置を製造する過程において、半導体基板上の回路に不良、欠陥がないかどうかを検査することが必須となっており、例えば、データ線を介して画素容量に書き込んだ電荷をデータ線に読み出して、データ線の電位変化を検出することで、上記不良、欠陥を検査するといった手法が考案、実施されている。
【０００６】
ところで、液晶表示装置は、当該液晶表示装置を搭載させる、例えば、プロジェクタ装置といった装置本体の小型化に伴う小型化の要請や、解像度を向上させるために単位面積あたりの画素数を増加させるといった要請などがある。
【０００７】
例えば、液晶表示装置のサイズをそのままにし、解像度だけを上げるために画素数を２倍に増やしたり、画素数を変えずにサイズを１／２にしたりすると、どちらの場合にも画素セルのサイズを１／２程度まで縮小させる必要がでてくる。画素セルを正方形とした場合、縦、横のサイズが１／２となり、そのときの画素容量は、１／４となってしまうことになる。
【０００８】
ところが、データ線は、画素セルのサイズが１／２となったことに応じて、１／２に短くなるだけであり、配線幅が変わらないとすれば、データ線の容量は１／２になる。つまり、画素容量が１／４に減少されたのに対して、データ線の容量は１／２に減少したに留まることになる。
【０００９】
また、製造上、画素セル駆動回路が備える画素スイッチを縮小するには限界があり、画素スイッチを最小にした場合に、さらに、画素セル駆動回路のサイズを小さくするには、画素セルのサイズを縮小しなくてはならない。具体的には、上述した液晶表示装置の画素セルのサイズを１／２とした場合において、画素スイッチの縮小限界を考慮すると、画素容量は、１／４以下となってしまうことになる。
【００１０】
したがって、画素セルを小型化すればするほど、画素容量に対するデータ線の容量の比が大きくなり、配線容量が支配的となるため、上述したような検査手法のように、データ線に画素容量から電荷を読み出しても、データ線の電位の変化が小さいため、半導体基板上の回路の不良、欠陥を適切に検査することは大変困難となってしまうといった問題があった。
【００１１】
このような、手法で検査を実施しようとする場合、外部専用検査回路を導入するなど、検査のためだけに新たな設備投資が必要となる上、多大な検査時間とコストが必要となってしまう。また、このような手法で検査を行わない場合には、液晶を封入し、液晶表示装置として完全に組み立てた後に、目視によって不良、欠陥の存在の有無を確認するといった手法しかなく、不良品をわざわざ組み立ててしまうことで、無駄にコストをかけてしまうといった問題があった。
【００１２】
そこで、このような問題を解決するために、本出願人は、任意の複数画素を同時に読み出すことによるデータ線電位の変化量の微小化を補う手法や、データ線電位を増幅して出力することで、検出電位の微小化を補う手法を考案し、この手法を適用した検査回路を液晶表示装置の半導体基板上に構築することで、液晶表示装置の半導体基板上に形成された回路の不良、欠陥の検査を液晶表示装置を完全に組み立て終える前段で実施することを可能とした（特許文献１参照。）。
【００１３】
【特許文献１】特開２００３−４３９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
特許文献１で開示された手法では、データ線自身の電位を検出し増幅したり、またはデータ線の電位レベルの変化を検出し増幅したりするため、検査回路としては、高電圧（例えば、〜１５Ｖ程度）の電位レベルを増幅／出力する回路となり、高電位を印加可能な高耐圧ＴＲ（トランジスタ）で構成する必要がある。この高耐圧ＴＲは、素子サイズが大きいため、このような高耐圧ＴＲを使用する場合、液晶表示装置の画素セル駆動回路の画素セル全ての検査を行うだけの完全な検査回路を半導体基板上に構築することは難しいといった問題がある。
【００１５】
また、近年の映像ソースのフルＨＤ（High Definition）化への対応など、液晶表示装置の高精細化も進んでおり、アクティブマトリクス方式の液晶表示装置が有する画素セルの総数は、２００万画素を超え、全画素セルの検査を行うには、専用の外部検査回路を導入した場合でも、非常に多大な時間と、コストが要求されるといった問題がある。
【００１６】
そこで、本発明は、上述したような問題を解決するために案出されたものであり、基板に対する所望の検査を実施するにあたり、基板の状態を取得する回路を、高耐圧ＴＲを用いることなく基板上に構成することで、液晶表示装置の小型化要請に対応すると共に、無駄なコストを削減し、簡便で、迅速な検査を実行可能とする半導体装置、液晶表示装置及び検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述の目的を達成するために、本発明に係る半導体装置は、画素スイッチと、上記画素スイッチに接続され、データ線を介して書き込まれた画素データを保持する画素容量とからなる複数の画素セルを半導体基板上にマトリクス状に配置した半導体装置であって、上記画素スイッチを導通状態とする制御信号を、上記マトリクス状に配置された複数の上記画素セルの上記画素スイッチに対して、１列ずつ順次印加して上記画素セルを垂直走査する垂直走査手段と、上記画素スイッチが導通状態となったことに応じて、上記画素容量に書き込む画素データを上記データ線に対して、水平方向に順次印加して上記画素セルを水平走査すると共に、任意の１つの上記画素容量への上記画素データの書き込み終了後、上記画素スイッチが非導通状態とされたことに応じて、上記データ線に任意の電圧を印加して、ハイインピーダンス状態にする水平走査手段と、上記データ線がハイインピーダンス状態とされた後、上記垂直走査手段によって上記画素スイッチが導通状態となったことに応じて、上記画素容量から読み出された画素データによる上記データ線の電位の変化分のみを増幅し、任意の基準電圧に加算又は減算して出力する増幅手段とを備える。
【００１８】
また、上述の目的を達成するために、本発明に係る液晶表示装置は、画素スイッチと、上記画素スイッチに接続され、データ線を介して書き込まれた画素データを保持する画素容量とからなる複数の画素セルをマトリクス状に配置した基板と、上記基板に対向して配置される共通電極を有した対向基板と、上記基板と、上記対向基板との間に封入された液晶層とを備える液晶表示装置において、上記基板は、上記画素スイッチを導通状態とする制御信号を、上記マトリクス状に配置された複数の上記画素セルの上記画素スイッチに対して、１列ずつ順次印加して上記画素セルを垂直走査する垂直走査手段と、上記画素スイッチが導通状態となったことに応じて、上記画素容量に書き込む画素データを上記データ線に対して、水平方向に順次印加して上記画素セルを水平走査すると共に、任意の１つの上記画素容量への上記画素データの書き込み終了後、上記画素スイッチが非導通状態とされたことに応じて、上記データ線に任意の電圧を印加して、ハイインピーダンス状態にする水平走査手段と、上記データ線がハイインピーダンス状態とされた後、上記垂直走査手段によって上記画素スイッチが導通状態となったことに応じて、上記画素容量から読み出された画素データによる上記データ線の電位の変化分のみを増幅し、任意の基準電圧に加算又は減算して出力する増幅手段とを備える。
【００１９】
さらにまた、上述の目的を達成するために、本発明に係る検査方法は、画素スイッチと、上記画素スイッチに接続され、データ線を介して書き込まれた画素データを保持する画素容量とからなる複数の画素セルをマトリクス状に配置した基板の検査方法であって、任意の１つの上記画素容量への上記画素データの書き込み終了後、上記画素スイッチが非導通状態とされたことに応じて、上記データ線に任意の電圧を印加して、ハイインピーダンス状態にし、上記データ線がハイインピーダンス状態とされた後、上記画素スイッチが導通状態となったことに応じて、上記画素容量から読み出された画素データによる上記データ線の電位の変化分のみを増幅手段によって増幅し、上記増幅手段によって増幅された上記データ線の電位の変化分を、任意の基準電圧に加算又は減算して出力し、出力結果に基づいて当該基板に関する所望の検査を実行する。
【発明の効果】
【００２０】
本発明は、任意の１つの画素容量への画素データの書き込み終了後、画素スイッチが非導通状態とされたことに応じて、データ線に任意の電圧を印加して、ハイインピーダンス状態にし、データ線がハイインピーダンス状態とされた後、画素スイッチが導通状態となったことに応じて、画素容量から読み出された画素データによるデータ線の電位の変化分のみを増幅手段によって増幅し、増幅手段によって増幅されたデータ線の電位の変化分を、任意の基準電圧に加算又は減算して出力し、出力結果に基づいて基板に関する所望の検査を実行する。
【００２１】
これにより、高耐圧ＴＲなどを用いずに、低耐圧ＴＲのみで上記電位の変化分のみを検出する検出回路を構築できるため、液晶表示装置の画素セルのサイズが縮小された場合に顕著となる、データ線の配線容量に対する画素容量の容量値の小ささを補償すると共に、検出回路を小面積とすることができるため、液晶表示装置のサイズの縮小化や、画素数の増加に対応することを可能とする。
【００２２】
また、本発明は、増幅手段から出力されたアナログ値である出力結果を、デジタル値に変換し、デジタル値に変換された出力結果に基づいて、基板に関する所望の検査を実行することで、検査時間の短縮を可能とする。
【００２３】
さらに、また、本発明は、増幅手段が、データ線の電位の変化分を増幅する増幅率を上げることで、上記任意の基準電圧に加算又は減算して出力する出力結果を２値化する。さらに、画素データが書き込まれた画素容量の電位と、任意の電圧が印加されたデータ線の電位とから、２値化された出力結果の期待値を算出し、算出された期待値と、増幅手段によって出力される２値化された出力結果とを比較することで、基板に関する所望の検査を実行する。これにより、検査時間を、更に大幅に短縮することを可能とする。
【００２４】
したがって、本発明は、外部に設けた大がかりな専用の検査装置を導入して、基板の所望の検査を実行する場合と比較して、大幅な設備投資の削減、検査時間の短縮による検査コスト削減、無駄に不良品を組み立ててしまうことを回避することによるコスト削減といったような、液晶表示装置の基板を検査する際に伴う、あらゆる無駄なコストを削減することを可能とする。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を実施するための最良の形態について、図面を参照して詳細に説明をする。なお、本発明は、以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることはいうまでもない。
【００２６】
まず、図１を用いて、本発明が適用されるアクティブマトリクス方式の反射型の液晶表示装置の一般的な構成について説明をする。なお、この液晶表示装置における画素容量値の適正値の確認、画素データ書き込み時間の確認、画素容量の短絡／リーク検査、画素スイッチの機能検査、ゲート線の短絡／断線検査、データ線の短絡／断線検査などといった各種検査を実行するための構成については、第１の実施の形態、第２の実施の形態として後で詳細に説明をするため、ここでは省略をする。
【００２７】
図１に示すようにアクティブマトリクス方式の反射型の液晶表示装置１００は、半導体基板上に、マトリクス状に配列された複数の画素セル駆動回路ｖｈ（ｖ，ｈは、それぞれ自然数）と、シフトレジスタを備えた垂直走査回路２及び水平走査回路３とを備えている。
【００２８】
画素セル駆動回路ｖｈは、画素スイッチＳｖｈと、画素容量Ｃｖｈと、画素電極Ｐｖｈとを備えている。
【００２９】
画素スイッチＳｖｈは、例えば、Ｎチャンネル型のＦＥＴ(Field Effect Transistor)が用いられる。画素スイッチＳｖｈのソース（Ｓ）は、画素容量Ｃｖｈを介して共通電極（又はグランド）と接続されている。また、画素スイッチＳｖｈのソースと画素容量Ｃｖｈとの接続点には、画素電極Ｐｖｈが接続されている。さらに、画素スイッチＳｖｈのゲート（Ｇ）に対しては、垂直走査回路２から引き出されるゲート線Ｇｖが接続され、ドレイン（Ｄ）に対しては、水平走査回路３から引き出されるデータ線Ｄｈが接続される。
【００３０】
なお、液晶表示装置１００において「画素セル」は、画素電極Ｐｖｈごとに対応した液晶層における表示領域のことを指し、これが一つの画素である。
【００３１】
垂直走査回路２は、水平方向に引き出され、画素セル駆動回路ｖｈが備える画素スイッチＳｖｈのゲートに接続されたゲート線Ｇ１，Ｇ２・・・Ｇｖを順次操作する。また、水平走査回路３は、垂直方向に引き出され、画素セル駆動回路ｖｈが備える画素スイッチＳｖｈのドレインに接続されたデータ線Ｄ１，Ｄ２，Ｄ３・・・Ｄｈを順次走査する。
【００３２】
このようにして形成される半導体基板に対しては、共通電位Ｖｃｏｍが印加される共通電極を有した対向電極を対向させるようにして配置する。そして、このようにして対向する位置関係により配置された半導体基板と対向電極との間に液晶を封入することで液晶層５が形成される。液晶表示装置１００全体としてはこのような構成を有することになる。
【００３３】
このような構成の液晶表示装置１００は、以下のようにして画素に電荷が書き込まれることになる。まず、垂直走査回路２によってゲート線Ｇ１が立ち上がると、１行目の画素スイッチＳ１１〜Ｓｖｈがオンする。画素スイッチＳ１１〜Ｓｖｈがオンした後、水平走査回路３によってデータ線Ｄ１がドライブされると、画素スイッチＳ１１を介して画素容量Ｃ１１にデータが書き込まれる。
【００３４】
次に、水平走査回路３は、データ線Ｄ１のドライブをストップして、画素スイッチＳ１１をオフにし、さらにデータ線Ｄ２をドライブして、画素スイッチＳ１２をオンする。これにより、画素容量Ｃ１１に書き込まれたデータは保持されて、画素スイッチＳ１２を介して画素容量Ｃ１２にデータが書き込まれる。これを順次、データ線Ｄｈまで繰り返すことで水平方向の一行目の画素へデータを書き込むことができる。
【００３５】
水平方向の一行目の画素へのデータ書き込みが終了したら、垂直駆動回路２は、ゲート線Ｇ１を立ち下げ、ゲート線Ｇ２を立ち上げる。水平走査回路３は、ゲート線Ｇ２が立ち上がったことに応じて、順次、データ線Ｄ１〜Ｄｈをドライブして、上述したように水平方向の画素へのデータ書き込みを実行する。この動作を、ゲート線Ｇｖまで全て繰り返すことで、液晶表示装置１００の全ての画素に対するデータの書き込みが実行される。
【００３６】
このような液晶表示装置１００の画素へのデータの書き込み動作は、図２に示すようなタイミングチャートに基づいて実行されることになる。
【００３７】
続いて、図２に示すタイミングチャートを用いて、液晶表示装置１００が備える画素セル駆動回路ｈｖの駆動動作について説明をする。
【００３８】
図２（ａ），（ｂ），（ｃ）は、ゲート線Ｇ１，Ｇ２，Ｇ３に印加される電圧の波形を示した図である。図２（ｄ）は、ゲート線Ｇ１に電圧が印加された際の立ち上がり前後の時間である時間領域Ａを拡大して示した図であり、図２（ｅ），（ｆ），（ｇ）は、時間領域Ａにおいて、データ線Ｄ１，Ｄ２，Ｄ３に印加される電圧の波形を示した図であり図２（ｈ），（ｉ），（ｊ）は、そのときに画素容量Ｃ１１，Ｃ１２，Ｃ１３に書き込まれた電荷による電位を示した図である。
【００３９】
垂直走査回路２は、シフトレジスタによって、その出力を１ラインずつシフトさせていく。これにより、図２（ａ），（ｂ），（ｃ）に示すように、ゲート線Ｇ１→Ｇ２→Ｇ３・・・の順で、垂直方向に沿ってゲート線を線順次的に走査することになる。走査期間においては、ゲート線Ｇ１，Ｇ２，Ｇ３に電源電圧ＶＤＤが印加されるが、このとき、そのゲート線に接続された画素スイッチＳ１１〜Ｓ１ｈ，Ｓ２１〜Ｓ２ｈ，Ｓ３１〜Ｓ３ｈは、オン状態となる。また、走査が行われていないときには、グランド電位ＶＳＳとなって、画素スイッチＳ１１〜Ｓ１ｈ，Ｓ２１〜Ｓ２ｈ，Ｓ３１〜Ｓ３ｈは、オフ状態となる。
【００４０】
図２（ｄ）に示すようにして、ゲート線Ｇ１の走査が開始されると、上述したようにゲート線Ｇ１に接続される行に配列されている画素スイッチＳ１１〜Ｓ１ｈは全てオン状態となる。
【００４１】
そして、ゲート線Ｇ１が走査されている期間内においては、水平走査回路３は、図２（ｅ）〜（ｇ）に示すようにして、データ線Ｄ１→Ｄ２→Ｄ３・・・の順で水平方向にデータに対応した電圧Ｖ１，Ｖ２，Ｖ３・・・を印加していく。つまり、水平方向における走査を行う。水平走査回路３もシフトレジスタによって、出力を印加すべきデータ線を順次シフトさせていくことで、上述した動作を得るようにされる。
【００４２】
先ず、図２（ｅ）に示すようにしてデータ線Ｄ１が走査されると、このときオン状態にある画素スイッチＳ１１を介して電圧Ｖ１のレベルに対応する電荷が蓄積されることになる。つまり、１つの画素に対するデータの書き込みが行われる。これによって、画素容量Ｃ１１には、蓄積された電荷に対応した電位が発生する。ここでは、電圧値Ｖ１に対応させて電位Ｖ１として示している。
【００４３】
この電位Ｖ１は、画素電極Ｐ１１にも現れることになる。そして、この画素電極Ｐ１１の電位Ｖ１と、これに対向する対向電極の共通電位Ｖｃｏｍとの電位差に応じて、画素電極Ｐ１１の位置に対応する液晶層５の液晶が励起されることになる。つまり、画素セルが駆動される。
【００４４】
なお、画素容量Ｃｖｈに蓄積された電荷、つまりデータは、図２（ｅ）のデータ線Ｄ１の走査タイミングと、図２（ｈ）の電荷蓄積タイミングからも分かるように、１つのデータ線に対する走査（データの書き込み）が終了して、次のデータ線の走査に移行した後も、継続して保持されるようになっており、液晶（画素セル）を励起し続けることになる。
【００４５】
このようにして、データ線Ｄ１の走査が行われた後は、図２（ｆ）に示すようにしてデータ線Ｄ２の走査が行われることになる。そして、同様にして、図２（ｉ）に示されるように、画素スイッチＳ１２を介して画素容量Ｃ１２に対してデータの書き込みが行われる。
【００４６】
また、この後においては、図２（ｇ）に示すようにして次のデータ線Ｄ３の走査が行われ、図２（ｊ）に示すように、画素スイッチＳ１３を介して画素容量Ｃ１２に対してデータの書き込みが行われることになる。
【００４７】
１行分の水平方向の走査が終了して、これと共に、ゲート線Ｇ１に対する走査も終了すると、続いては、図２（ｂ）に示すようにして、次のゲート線Ｇ２に対する走査が開始される。そして、このゲート線Ｇ２を走査している期間内においても、図２（ｅ）〜図２（ｊ）で説明したように、水平方向における走査、つまりゲート線Ｇ２に対応する水平ラインの画素セルへのデータの書き込みが行われる。
【００４８】
そして、この後も、図２（ｃ）に示すようにして、次のゲート線Ｇ３を走査した状態で、図２（ｅ）〜図２（ｊ）に示されるタイミングによって、ゲート線Ｇ３に対応する水平ラインの画素セルへのデータの書き込みを行う。
【００４９】
以降は、残るゲート線Ｇｖまでを順次走査していくとともに、各ゲート線の走査期間内においては、同様に、そのゲート線に対応する水平ラインの画素セルへのデータ書き込みを行っていく。
【００５０】
このようにして、アクティブマトリクス方式の液晶表示装置１００では、垂直走査回路２及び水平走査回路３によって、ゲート線Ｇｖを順次駆動し、１ゲート線Ｇｖの走査期間内において、データ線Ｄｈを順次駆動してデータを書き込み、画素セルを順次駆動していく。
【００５１】
｛第１の実施の形態｝
このような液晶表示装置１００は、画素容量値の適正値の確認、画素データ書き込み時間の確認、画素容量Ｃｖｈの短絡／リーク検査、画素スイッチＳｖｈの機能検査、ゲート線Ｇｖｈの短絡／断線検査、データ線Ｄｖｈの短絡／断線検査などといった各種検査を実行するために、図３に示すような構成の液晶表示装置となる。図３に示す液晶表示装置を液晶表示装置１００Ａとする。
【００５２】
なお、図３において、図１に示した液晶表示装置１００と同一とされる箇所については、同一符号を付して、説明を省略する。また、図３においては、主として、液晶表示装置１００Ａの半導体基板に形成される回路部を示すものとし、図１で示した液晶層５、共通電位Ｖｃｏｍが印加される対向電極の図示を省略している。さらに、図３では、図１で示した各画素スイッチＳｖｈのソース（Ｓ）に対して接続されている画素電極Ｐｖｈの図示も省略している。図３に示す液晶表示装置１００Ａでは、画素容量Ｃｖｈの端部は、共通電極ではなく、グランドに対して設置されているが、図１に示した液晶表示装置１００と同様に、共通電極に接続するようにしてもよい。
【００５３】
図３に示すように、液晶表示装置１００Ａは、上述した各種検査を実行するために、半導体基板上に検出回路部１０が形成されている。この検出回路部１０の出力端子Ｖｏｕｔは、検出回路部１０で検出された検出値を用いて、上述したような各種検査を実行するための検査装置１１に接続されている。
【００５４】
図３を用いて、検出回路部１０の構成について説明する。検出回路部１０は、演算増幅器Ａｍｐ１を備えている。この演算増幅器Ａｍｐ１の反転入力端子（−）には、画素スイッチＳｖｈのドレインに接続された各データ線Ｄｈが、それぞれデータ線選択スイッチＳＤｈを介し、さらに、ＤＣ（Direct Current）成分を除去する容量Ｃ１を経由して接続されている。一方、演算増幅器Ａｍｐ１の非反転入力端子（＋）には、任意の基準電圧Ｖｒｅｆが印加されている。
【００５５】
この演算増幅器Ａｍｐ１の出力端子Ｖｏｕｔは、演算増幅器Ａｍｐ１の反転入力端子（−）に、ＤＣ成分を除去する容量Ｃ２を介して負帰還されている。また、演算増幅器Ａｍｐ１の出力端子Ｖｏｕｔと反転入力端子（−）との間には、容量Ｃ２と並列に帰還スイッチング素子ＳＷ１が設けられている。
【００５６】
続いて、図４に示すタイミングチャートを用いて、検出回路部１０及び検査装置１１による検査処理における検出回路部１０の処理動作の手順について説明をする。図４（ａ）は、画素スイッチＳｖｈのオン状態（導通状態）、オフ状態（非導通状態）を示しており、図４（ｂ）は、画素容量Ｃｖｈの画素容量電位を示しており、図４（ｃ）は、データ線Ｄｈのデータ線電位を示しており、図４（ｄ）は、演算増幅器Ａｍｐ１の出力端子Ｖｏｕｔの値を示している。なお、ＶＳＳは、グランド電位を示している。
【００５７】
この検出回路部１０及び検査装置１１による検査処理は、例えば、少なくとも図３に示すような回路が半導体基板上に形成された時点、つまり液晶が封入され、液晶表示装置１００Ａとしての完成品となる前段で実行されることになる。
【００５８】
手順１：まず、上述したように、液晶表示装置１００において画素容量Ｃｖｈへデータを書き込んだ際と同様にして、垂直走査回路２、水平走査回路３を動作させ、画素スイッチＳｖｈをオン状態にし（図４（ａ）参照。）、データ線Ｄｎ、オン状態となった画素スイッチＳｖｈを介して画素容量Ｃｖｈに対して電荷、つまり画素データを書き込み、画素容量電位Ｖｃａｐを電位Ｖｃとする（図４（ｂ）参照。）。
【００５９】
手順２：次に、画素スイッチＳｖｈをオフ状態（図４（ａ）参照）とした後、データ線Ｄｎのデータ線電位Ｖｄａｔａを任意の電位Ｖｄとし、ハイインピーダンス状態にする。この時、データ線選択スイッチＳＤｎがオン状態となる。
【００６０】
また、この時点では、帰還スイッチング素子ＳＷ１もオン状態となっており、演算増幅器Ａｍｐ１の反転入力端子（−）と、出力端子Ｖｏｕｔとは短絡されている。演算増幅器Ａｍｐ１は、このように帰還スイッチング素子ＳＷ１を介して負帰還されているため、反転入力端子（−）及び出力端子Ｖｏｕｔの電位は、非反転入力端子（＋）に印加された任意の基準電圧Ｖｒｅｆと同電位となっている（図４（ｄ）参照。）。このように、帰還スイッチング素子ＳＷ１がオン状態となっている場合をリセット状態と呼ぶ。
【００６１】
手順３：帰還スイッチング素子ＳＷ１をオフ状態にした後、画素スイッチＳｖｈをオン状態とし（図４（ａ）参照。）、画素容量Ｃｖｈから電位Ｖｃを読み出す。データ線Ｄｎのデータ線電位Ｖｄａｔａは、電位Ｖｃが読み出されたことで、電位Ｖｄから電位Ｖｄ’へと変化することになる（図４（ｃ）参照。）。データ線Ｄｎのデータ線電位Ｖｄａｔａと、画素容量Ｃｖｈの画素容量電位Ｖｃａｐは、電位Ｖｄ’で同電位となる（図４（ｂ）、図４（ｃ）参照。）。
【００６２】
このとき、演算増幅器Ａｍｐ１の反転入力端子（−）の電位は、手順２において、画素スイッチＳｖｈがオフ状態であった場合の電位Ｖｒｅｆから、データ線Ｄｈのデータ線電位Ｖｄａｔａの変化量であるΔＶ＝（Ｖｄ’−Ｖｄ）分だけ変化することになる。帰還スイッチング素子ＳＷ１は、オフ状態となっているため、演算増幅器Ａｍｐ１は、容量Ｃ２を介して負帰還がかかっている。したがって、反転入力端子（−）における変化分を打ち消すように、出力端子Ｖｏｕｔの電位が変化することになる。
【００６３】
具体的には、演算増幅器Ａｍｐ１の増幅率が理想的に十分大きいとみなせる場合には、出力電圧Ｖｏｕｔは、任意の基準電圧Ｖｒｅｆから、データ線電位Ｖｄａｔａの変化量ΔＶを、容量Ｃ１と容量Ｃ２との容量値の比によって増幅した電圧値を、例えば、減算した値、つまり、Ｖｏｕｔ＝（Ｖｒｅｆ−（Ｃ１／Ｃ２）×ΔＶ）のようになる（図４（ｄ）参照。）。ここでは、データ線電位Ｖｄａｔａの変化量ΔＶを増幅した値を、基準電圧Ｖｒｅｆから減算する場合について示したが、ΔＶによっては、基準電圧Ｖｒｅｆに加算される場合もある。
【００６４】
したがって、検出回路部１０の出力端子Ｖｏｕｔから出力される電位を、任意の基準電圧Ｖｒｅｆと比較することで、容易にデータ線Ｄｈの電位変化量を検出することができる。垂直走査回路２、水平走査回路３によって垂直方向、水平方向に順次操作しながら、手順１〜手順３までの工程を繰り返すことで、全ての画素に対する検査を実行することができる。
【００６５】
このように、検出回路部１０は、画素容量Ｃｖｈに書き込んだ電荷を、データ線Ｄｖｈに読み出した際の微小な電位変化量のみを取り出して演算増幅器Ａｍｐ１で増幅し、基準電圧Ｖｒｅｆに加算又は減算した値を検出結果として出力する。したがって、検出回路部１０は、高耐圧ＴＲなどを用いて構成しなくとも、低耐圧ＴＲで十分実現可能なため、液晶表示装置１００Ａの画素セルのサイズが縮小された場合に顕著となる、データ線Ｄｖｈの配線容量に対する画素容量Ｃｖｈの容量値の小ささを補償するとともに、当該検出回路部１０を小面積とすることができる。つまり、液晶表示装置１００Ａのサイズの縮小化や、画素数の増加に対応することができる。
【００６６】
検出回路部１０で検出された電位変化量は、後段の検査装置１１に入力される。検査装置１１は、この電位変化量から、例えば、画素容量値の適正値の確認、画素データ書き込み時間の確認、画素容量Ｃｖｈの短絡／リーク検査、画素スイッチＳｖｈの機能検査、ゲート線Ｇｖｈの短絡／断線検査、データ線Ｄｖｈの短絡／断線検査などといった各種検査を実行する。
【００６７】
また、図示しないが、検出回路部１０は、演算増幅器Ａｍｐ１の出力端子Ｖｏｕｔと接続させ、アナログ値である電位変化量をデジタル値に変換するＡ／Ｄ（Analog to Digital）コンバータを備えていてもよい。このように、検出回路部１０に、Ａ／Ｄコンバータを備えることで、演算増幅器Ａｍｐ１から得られる検査結果をデジタル値として扱えるため、検査装置１１における検査時間の短縮を促進することができる。もちろん、このＡ／Ｄコンバータも低耐圧ＴＲで構成することができる。
【００６８】
｛第２の実施の形態｝
続いて、第１の実施の形態で示した液晶表示装置１００Ａの検出回路部１０、検査装置１１による検査処理で要する処理時間を更に短縮する手法について説明をする。検査処理に要する処理時間を短縮するためには、液晶表示装置１００Ａの検出回路部１０を、図５に示すような構成の検出回路部２０に代えた液晶表示装置１００Ｂが考えられる。
【００６９】
液晶表示装置１００Ｂは、図３に示した液晶表示装置１００Ａの検出回路部１０を検出回路部２０に代えた以外は、液晶表示装置１００Ａと全く同一の構成であるため、重複する箇所には、同一符号を付して説明を省略する。
【００７０】
図５を用いて、液晶表示装置１００Ｂの半導体基板上に形成された検出回路部２０の構成について説明をする。検出回路部２０は、反転増幅器ＩＮＶ５、反転増幅器ＩＮＶ６を備えている。
【００７１】
反転増幅器ＩＮＶ５の入力端子Ｖｉｎ５には、画素スイッチＳｖｈのドレインに接続された各データ線Ｄｈが、それぞれデータ線選択スイッチＳＤｈを介し、さらにＤＣ成分を除去する容量Ｃ３を経由して接続されている。また、反転増幅器ＩＮＶ５の出力端子Ｖｏｕｔ５は、ＤＣ成分を除去する容量Ｃ５を介して、入力端子Ｖｉｎ５に負帰還されている。また、反転増幅器ＩＮＶ５の入力端子Ｖｉｎ５と、出力端子Ｖｏｕｔ５との間には、容量Ｃ５と並列に帰還スイッチング素子ＳＷ５が設けられている。反転増幅器ＩＮＶ５は、出力端子Ｖｏｕｔ５に接続されたＤＣ成分を除去する容量Ｃ４を介して、反転増幅器ＩＮＶ６と接続される。
【００７２】
反転増幅器ＩＮＶ６の入力端子Ｖｉｎ６には、上述した容量Ｃ４が接続されている。また、反転増幅器ＩＮＶ６の出力端子Ｖｏｕｔ６は、ＤＣ成分を除去する容量Ｃ６を介して、入力端子Ｖｉｎ６に負帰還されている。また、反転増幅器ＩＮＶ６の入力端子Ｖｉｎ６と出力端子Ｖｏｕｔ６との間には、容量Ｃ６と並列に帰還スイッチング素子ＳＷ６が設けられている。
【００７３】
続いて、図６に示すタイミングチャートを用いて、検出回路部２０及び検査装置１１による検査処理における検出回路部２０の処理動作の手順について説明をする。図６（ａ）は、画素スイッチＳｖｈのオン状態（導通状態）、オフ状態（非導通状態）を示しており、図６（ｂ）は、画素容量Ｃｖｈの画素容量電位を示しており、図６（ｃ）は、データ線Ｄｈのデータ線電位を示しており、図６（ｄ）は、反転増幅器ＩＮＶ６の出力端子Ｖｏｕｔ６の値を示している。なお、ＶＳＳは、グランド電位を示している。
【００７４】
この検出回路部２０及び検査装置１１による検査処理は、例えば、少なくとも図５に示すような回路が半導体基板上に形成された時点、つまり液晶が封入され、液晶表示装置１００Ｂとしての完成品となる前段で実行されることになる。
【００７５】
手順１：まず、垂直走査回路２、水平走査回路３を動作させ、画素スイッチＳｖｈをオン状態にし（図６（ａ）参照。）、データ線Ｄｎ、オン状態となった画素スイッチＳｖｈを介して画素容量Ｃｖｈに対して電荷を書き込み、画素容量電位Ｖｃａｐを電位Ｖｃとする（図６（ｂ）参照。）。
【００７６】
手順２：次に、画素スイッチＳｖｈをオフ状態（図６（ａ）参照）とした後、データ線Ｄｎのデータ線電位Ｖｄａｔａを任意の電位Ｖｄとし、ハイインピーダンス状態にする。この時、データ線選択スイッチＳＤｎがオン状態となる。
【００７７】
また、この時点では、帰還スイッチング素子ＳＷ５，ＳＷ６もオン状態となっており、反転増幅器ＩＮＶ５、反転増幅器ＩＮＶ６は、それぞれ入力端子と、出力端子とが短絡され、出力端子Ｖｏｕｔ５、Ｖｏｕｔ６は同電位となって、任意の中間電圧Ｖｒｅｆとなる（図６（ｄ）参照。）。このように、帰還スイッチング素子ＳＷ５，ＳＷ６がオン状態となっている場合をリセット状態と呼ぶ。
【００７８】
手順３：帰還スイッチング素子ＳＷ５，ＳＷ６をオフ状態にした後、画素スイッチＳｖｈをオン状態とし（図６（ａ）参照。）、画素容量Ｃｖｈから電位Ｖｃを読み出す。データ線Ｄｎのデータ線電位Ｖｄａｔａは、電位Ｖｃが読み出されたことで、電位Ｖｄから電位Ｖｄ’へと変化することになる（図６（ｃ）参照。）。データ線Ｄｎのデータ線電位Ｖｄａｔａと、画素容量Ｃｖｈの画素容量電位Ｖｃａｐは、電位Ｖｄ’で同電位となる（図６（ｂ）、図６（ｃ）参照。）。
【００７９】
このとき、反転増幅器ＩＮＶ５の出力端子Ｖｏｕｔ５の電位は、手順２において、画素スイッチＳｖｈがオフ状態であった場合の電位Ｖｒｅｆから、データ線Ｄｈのデータ線電位Ｖｄａｔａの変化量であるΔＶ＝（Ｖｄ’−Ｖｄ）分だけ変化することになる。帰還スイッチング素子ＳＷ５は、オフ状態となっているため、反転増幅器ＩＮＶ５は、容量Ｃ５を介して負帰還がかかっている。したがって、入力端子Ｖｉｎ５における変化分を打ち消すように、出力端子Ｖｏｕｔ５の電位が変化することになる。
【００８０】
具体的には、反転増幅器ＩＮＶ５の増幅率が理想的に十分大きいとみなせる場合には、出力電圧Ｖｏｕｔ５は、任意の電圧Ｖｒｅｆから、データ線電位Ｖｄａｔａの変化量ΔＶを、容量Ｃ３と容量Ｃ５との容量値の比によって増幅した電圧値を、例えば、減算した値、つまり、Ｖｏｕｔ５＝（Ｖｒｅｆ−（Ｃ３／Ｃ５）×ΔＶ）のようになる。ここでは、データ線電位Ｖｄａｔａの変化量ΔＶを増幅した値を、基準電圧Ｖｒｅｆから減算する場合について示したが、ΔＶによっては、基準電圧Ｖｒｅｆに加算される場合もある。
【００８１】
同様に、反転増幅器ＩＮＶ６の出力端子Ｖｏｕｔ６の電位は、反転増幅器ＩＮＶ５の出力変化分を容量Ｃ４，Ｃ６の比によって増幅した電圧値をＶｒｅｆに、例えば、加算した値、つまりＶｏｕｔ６＝（Ｖｒｅｆ＋（Ｃ３／Ｃ５）（Ｃ４／Ｃ６）×ΔＶ）のようになる（図６（ｄ）参照。）。ここでは、データ線電位Ｖｄａｔａの変化量ΔＶを増幅した値を、基準電圧Ｖｒｅｆから加算する場合について示したが、ΔＶによっては、基準電圧Ｖｒｅｆに加算される場合もある。
【００８２】
垂直走査回路２、水平走査回路３によって垂直方向、水平方向に順次操作しながら、手順１〜手順３までの工程を繰り返すことで、全ての画素に対する検査を実行することができる。
【００８３】
このように、反転増幅器ＩＮＶ５，ＩＮＶ６の増幅率が十分に大きい場合、Ｖｏｕｔ６の電位は、反転増幅器ＩＮＶ５，ＩＮＶ６の電源電圧ＶＤＤ又はグランド電位ＶＳＳまでフルスイングする。つまり、検出回路部２０は、出力端子Ｖｏｕｔ６から、データ線Ｄｈの電位変化量を“Ｈｉｇｈ”又は“Ｌｏｗ”に２値化したデジタル値を出力することになる。
【００８４】
したがって、画素スイッチＳｖｈ、画素容量Ｃｖｈ、データ線Ｄｈ、ゲート線Ｇｖに異常がなければ、画素容量Ｃｖｈに書き込まれた電位と、データ線Ｄｈにチャージされた電位との高低の関係により、Ｖｏｕｔ６が“Ｈｉｇｈ”となるのか、“Ｌｏｗ”となるのかの期待値が決まることになる。
【００８５】
検出回路部２０は、このＶｏｕｔ６の出力結果と、期待値とを比較した結果を検査装置１１に出力すれば、例えば、画素容量値の適正値の確認、画素データ書き込み時間の確認、画素容量Ｃｖｈの短絡／リーク検査、画素スイッチＳｖｈの機能検査、ゲート線Ｇｖｈの短絡／断線検査、データ線Ｄｖｈの短絡／断線検査などといった各種検査を短時間で行うことができる。特に、全画素について検査を行った場合など、検査時間の大幅な短縮を実現することができる。
【００８６】
また、検出回路部２０は、液晶表示装置１００Ａが備える検出回路部１０と同様に、高耐圧ＴＲなどを用いて構成しなくとも、低耐圧ＴＲで十分実現可能なため、液晶表示装置１００Ｂの画素セルのサイズが縮小された場合に顕著となる、データ線Ｄｖｈの配線容量に対する画素容量Ｃｖｈの容量値の小ささを補償するとともに、当該検査回路部２０を小面積とすることができる。つまり、液晶表示装置１００Ｂのサイズの縮小化や、画素数の増加に対応することができる。
【００８７】
なお、検出回路部２０が備える反転増幅器ＩＮＶ５，ＩＮＶ６は、増幅率を上げるために２段で構成しているが、本発明は、このように反転増幅器の数に限定されるものではなく、検出回路部２０によって２値化された出力結果が得られれば、どのような構成であってもかまわない。
【００８８】
また、本発明を実施するための最良の形態として示した液晶表示装置１００、１００Ａ、１００Ｂは、半導体基板上に画素セル駆動回路ｖｈなどの回路が形成されたアクティブマトリクス方式の反射型の液晶表示装置であるが、本発明はこれに限定されるものではなく、例えば、絶縁基板であるガラス基板上に画素セル駆動回路などが形成されたＴＦＴ（Thin Film Transistor）アレー基板や、ＴＦＴアレー基板を搭載した透過型のＴＦＴ液晶ディスプレイなどにも、適用することができる。この場合も、全く同様に、基板に関する上述したような所望の検査を良好に実行することができる。
【図面の簡単な説明】
【００８９】
【図１】本発明を実施するための最良の形態として示す液晶表示装置の一般的構成について説明するための図である。
【図２】同液晶表示装置において、画素へのデータ書き込み動作について説明するためのタイミングチャートである。
【図３】本発明の第１の実施の形態として示す液晶表示装置について説明するための図である。
【図４】同液晶表示装置において、検出回路部の処理動作について説明するためのタイミングチャートである。
【図５】本発明の第２の実施の形態として示す液晶表示装置について説明するための図である。
【図６】同液晶表示装置において、検出回路部の処理動作について説明するためのタイミングチャートである。
【符号の説明】
【００９０】
１０，２０  検出回路部、１００，１００Ａ，１００Ｂ  液晶表示装置、ｖｈ  画素セル駆動回路（ｖ，ｈは自然数）、Ｓｖｈ  画素スイッチ、Ｃｖｈ  画素容量、Ａｍｐ  演算増幅器、ＩＮＶ５，ＩＮＶ６  反転増幅器
【図１】
2005345547.tif 000003
【図２】
2005345547.tif 000004
【図３】
2005345547.tif 000005
【図４】
2005345547.tif 000006
【図５】
2005345547.tif 000007
【図６】
2005345547.tif 000008