(57)【要約】【課題】  歪抑制のバイアス制御を最適化することができる歪抑制回路を提供することを目的とする。【解決手段】  ＬＤＭＯＳトランジスタを用いた高周波電力増幅器の歪抑制回路において、高周波電力増幅器３０の入力信号及び出力信号それぞれの一部を取り出して合成することにより前記高周波電力増幅器で発生する歪成分を検出する歪成分検出手段３６〜４８と、ＬＤＭＯＳトランジスタのゲートバイアス電圧を変動させ歪成分が最小となるよう制御するゲートバイアス制御手段５０を有する。【選択図】      図２
2005151411.tif 000002
【特許請求の範囲】
【請求項１】
ＬＤＭＯＳトランジスタを用いた高周波電力増幅器の歪抑制回路において、
前記高周波電力増幅器の入力信号及び出力信号それぞれの一部を取り出して合成することにより前記高周波電力増幅器で発生する歪成分を検出する歪成分検出手段と、
前記ＬＤＭＯＳトランジスタのゲートバイアス電圧を変動させ前記歪成分が最小となるよう制御するゲートバイアス制御手段を
有することを特徴とする歪抑制回路。
【請求項２】
請求項１記載の歪抑制回路において、
前記歪成分が第１閾値を超えたとき前記ＬＤＭＯＳトランジスタのドレインバイアス電圧を増大させ前記歪成分が低減するように制御するドレインバイアス制御手段を
有することを特徴とする歪抑制回路。
【請求項３】
請求項２記載の歪抑制回路において、
前記ドレインバイアス制御手段は、前記歪成分が第２閾値未満となったとき前記ＬＤＭＯＳトランジスタのドレインバイアス電圧を低下させ消費電力の低減制御を行うことを特徴とする歪抑制回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪抑制回路に関し、ＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ  Ｄｉｆｆｕｓｅｄ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを用いた高周波増幅器の歪を最適化する歪抑制回路に関する。
【背景技術】
【０００２】
近年、移動体通信における送信電力は増加の傾向にあるが、通信品質の向上も要求されている。このため、移動体通信に用いる高周波増幅器では電力増加に伴う歪増加をできる限り低減することが要求されている。
【０００３】
従来の歪抑制回路として、例えば特許文献１に記載のものがある。図１は、従来の歪抑制回路の一例の回路構成図を示す。同図中、電力増幅器１０は、入力端子１２から供給される高周波信号を電力増幅して出力端子１４から出力する。電力増幅器１０と出力端子１４の間には方向性結合器１６が設けられており、方向性結合器１６で出力高周波信号の一部が分岐され検波器１８に供給される。
【０００４】
検波器１８では高周波信号を検波し、その検波出力をバイアス制御回路２０に供給する。バイアス制御回路２０は検波出力に応じて電力増幅器１０内のＧａＡｓ・ＦＥＴのゲートに印加するバイアス電圧を可変して、電力増幅器１０出力高周波信号に含まれる歪を最適化する。
【０００５】
更に、高周波直線増幅器の消費電力制御回路として特許文献２に記載のものがある。特許文献２の消費電力制御回路は、ＧａＡｓ・ＦＥＴを用いた高周波直線増幅器の入出力信号をカプラで分岐し、ディレーライン、合成器、検波器を用いて相互変調歪を検出し、制御部で相互変調歪の状態に基づく制御信号を生成して高周波直線増幅器の増幅素子としてのＧａＡｓ・ＦＥＴのドレイン電流の大きさを制御する。
【特許文献１】特開平５−２３５６４６号公報
【特許文献２】特開平８−２５６０１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１に示す従来の歪抑制回路では、電力増幅器１０の出力端に接続されている方向性結合器から出力された出力高周波信号を検波器にて検波し、バイアス制御回路２０にて増幅素子１０ａのゲートバイアス電圧を制御しているため、バイアス制御回路２０は主信号である高周波信号と歪信号まで検出してしまうため、歪抑制のバイアス制御を最適化できないという問題があった。
【０００７】
また、特許文献２の高周波直線増幅器の消費電力制御回路では、ＧａＡｓ・ＦＥＴを用いて高周波増幅を行っており、ＧａＡｓ・ＦＥＴの代りにＬＤＭＯＳを用いた電力増幅器では歪抑制のバイアス制御を最適化できないという問題があった。
【０００８】
本発明は、上記の点に鑑みなされたものであり、歪抑制のバイアス制御を最適化することができる歪抑制回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は、高周波電力増幅器の入力信号及び出力信号それぞれの一部を取り出して合成することにより前記高周波電力増幅器で発生する歪成分を検出する歪成分検出手段と、
前記ＬＤＭＯＳトランジスタのゲートバイアス電圧を変動させ前記歪成分が最小となるよう制御するゲートバイアス制御手段を有することにより、
歪成分が最小となるようＬＤＭＯＳトランジスタのゲートバイアス電圧を制御でき歪抑制のバイアス制御を最適化することができる。
【００１０】
請求項２に記載の発明は、歪成分が第１閾値を超えたとき前記ＬＤＭＯＳトランジスタのドレインバイアス電圧を増大させ前記歪成分が低減するように制御するドレインバイアス制御手段を有することにより、
歪抑制のバイアス制御を最適化することができる。
【００１１】
請求項３に記載の発明では、ドレインバイアス制御手段は、前記歪成分が第２閾値未満となったとき前記ＬＤＭＯＳトランジスタのドレインバイアス電圧を低下させ消費電力の低減制御を行うことにより、
高周波電力増幅器の消費電力を低減することができる。
【発明の効果】
【００１２】
請求項１に記載の発明によれば、歪成分が最小となるようＬＤＭＯＳトランジスタのゲートバイアス電圧を制御でき歪抑制のバイアス制御を最適化することができる。
【００１３】
請求項２に記載の発明によれば、歪抑制のバイアス制御を最適化することができる。
【００１４】
請求項３に記載の発明によれば、高周波電力増幅器の消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面に基づいて本発明の実施形態について説明する。
【００１６】
図２は、本発明の歪抑制回路の第１実施形態の回路構成図を示す。同図中、電力増幅器３０は、入力端子３２から供給される高周波信号を電力増幅して出力端子３４から出力する。電力増幅器３０は、電界効果半導体素子であるＬＤＭＯＳトランジスタ３０ａを用いて電力増幅を行う。ＬＤＭＯＳトランジスタ３０ａは、ゲートに入力高周波信号を供給され、ドレインから出力高周波信号を出力するもので、ゲートバイアス電圧を可変され、ドレインバイアス電圧を固定される構成とされている。
【００１７】
電力増幅器３０と入力端子３２，出力端子３４の間には方向性結合器３６，３８が設けられており、方向性結合器３６で入力高周波信号の一部が分岐され、方向性結合器３８で出力高周波信号の一部が分岐される。方向性結合器３６で分岐された入力高周波信号の一部は遅延器４０で一定の遅延量だけ遅延されて合成器４６に供給される。
【００１８】
また、方向性結合器３８で分岐された出力高周波信号の一部は移相器４２で移相され、減衰器４４で減衰されて合成器４６に供給される。遅延器４０の遅延量は電力増幅器３０及び移相器４２及び減衰器４４の遅延量に相当しており、移相器４２は合成器４６における入力高周波信号の位相に対する出力高周波信号の位相を反転させており、減衰器４４は合成器４６における入力高周波信号レベルと出力高周波信号レベルを同じにしている。このため、合成器４６からは高周波信号成分を除いた歪成分が取り出される。この歪成分は検波器４８で検波され、検波出力である歪成分電圧がバイアス制御部５０に供給される。
【００１９】
バイアス制御部５０は、歪成分電圧に応じて可変抵抗５２の抵抗値を可変して電力増幅器３０内のＬＤＭＯＳトランジスタ３０ａのゲートに印加するゲートバイアス電圧を可変することで電力増幅器３０の出力高周波信号に含まれる歪を最適化する。
【００２０】
ここで、ＬＤＭＯＳトランジスタ３０ａは、図３に実線で示すようなアイドル電流・歪特性を有し、特定のアイドル電流Ｉｄｑ１における歪が極小値となる。これに対してＧａＡｓ・ＦＥＴは破線に示すようにアイドル電流が大きいほど歪が小さくなる。なお、アイドル電流とは入力高周波信号を０としたときのＬＤＭＯＳトランジスタ３０ａのドレイン電流である。
【００２１】
バイアス制御部５０は、図４に示すフローチャートに従ってＬＤＭＯＳトランジスタ３０ａのゲートバイアス電圧を変動させる。図４において、ステップＳ１でゲートバイアス電圧として予め設定されている初期値ＶｇｓをＬＤＭＯＳトランジスタ３０ａのゲートに印加する。ＬＤＭＯＳトランジスタ３０ａのゲート高周波信号が入力されると歪が発生し、ステップＳ３で検波器４８から供給される歪成分電圧を読み取る。次に、ステップＳ４で読み取った歪成分電圧をレジスタに格納して格納値Ｘ１とし、ステップＳ５で格納値Ｘ１が予め設定されている初期値Ｘ０を超えているか否かを判別する。
【００２２】
この結果、Ｘ０≧Ｘ１の場合には歪が充分に小さいためステップＳ６に進み、そのときのゲートバイアス電圧の初期値ＶｇｓをホールドしてＬＤＭＯＳトランジスタ３０ａのゲートに印加しステップＳ３に進む。一方、Ｘ０＜Ｘ１の場合にはステップＳ７に進み、ゲートバイアス電圧を所定量だけ増加（または減少）させる。上記所定量はゲートバイアス電圧をｎビットで指示するとして１ビット分である。
【００２３】
この後、ステップＳ８で所定量だけ増加（または減少）させたゲートバイアス電圧をＬＤＭＯＳトランジスタ３０ａのゲートに印加し、ステップＳ９で検波器４８から供給される歪成分電圧Ｄｎを読み取る。そして、ステップＳ１０で読み取った歪成分電圧Ｄｎをレジスタに格納して格納値Ｘｎとし、ステップＳ１１で格納値Ｘｎが格納値Ｘ１を超えているか否かを判別する。
【００２４】
この結果、Ｘ１≧Ｘｎの場合には歪が減少しているためステップＳ１２に進み、ゲートバイアス電圧を所定量だけ増加（または減少）させてゲートバイアス電圧をステップＳ７と同方向にずらしステップＳ８に進む。
【００２５】
一方、Ｘ１＜Ｘｎの場合には歪が増加しているためステップＳ１３に進み、ゲートバイアス電圧を所定量だけ減少（または増加）させてゲートバイアス電圧をステップＳ７と逆方向にずらしステップＳ８に進む。
【００２６】
このようにして、ステップＳ８〜Ｓ１３を繰り返すことにより、ＬＤＭＯＳトランジスタ３０ａのゲートには、歪が極小値となる特定のアイドル電流Ｉｄｑ１を得るためのゲートバイアス電圧が印加される。また、検波器４８は高周波信号を除去した歪成分電圧を検波しているため、ゲートバイアス電圧を最適化することができる。
【００２７】
図５は、本発明の歪抑制回路の第２実施形態の回路構成図を示す。同図中、図２と同一部分には同一符号を付す。図５において、電力増幅器３０は、入力端子３２から供給される高周波信号を電力増幅して出力端子３４から出力する。電力増幅器３０は、電界効果半導体素子であるＬＤＭＯＳトランジスタ３０ａを用いて電力増幅を行う。ＬＤＭＯＳトランジスタ３０ａは、ゲートに入力高周波信号を供給され、ドレインから出力高周波信号を出力するもので、ゲートバイアス電圧及びドレインバイアス電圧を可変される構成とされている。
【００２８】
電力増幅器３０と入力端子３２，出力端子３４の間には方向性結合器３６，３８が設けられており、方向性結合器３６で入力高周波信号の一部が分岐され、方向性結合器３８で出力高周波信号の一部が分岐される。方向性結合器３６で分岐された入力高周波信号の一部は遅延器４０で一定の遅延量だけ遅延されて合成器４６に供給される。
【００２９】
また、方向性結合器３８で分岐された出力高周波信号の一部は移相器４２で移相され、減衰器４４で減衰されて合成器４６に供給される。遅延器４０の遅延量は電力増幅器３０及び移相器４２及び減衰器４４の遅延量に相当しており、移相器４２は合成器４６における入力高周波信号の位相に対する出力高周波信号の位相を反転させており、減衰器４４は合成器４６における入力高周波信号レベルと出力高周波信号レベルを同じにしている。このため、合成器４６からは高周波信号成分を除いた歪成分が取り出される。この歪成分は検波器４８で検波され、検波出力である歪成分電圧がバイアス制御部６０に供給される。
【００３０】
バイアス制御部６０は、歪成分電圧に応じて可変抵抗５２の抵抗値を可変して電力増幅器３０内のＬＤＭＯＳトランジスタ３０ａのゲートに印加するゲートバイアス電圧を可変すると共に、歪成分電圧に応じて可変抵抗６２の抵抗値を可変してＬＤＭＯＳトランジスタ３０ａのドレインに印加するドレインバイアス電圧を可変することで電力増幅器３０の出力高周波信号に含まれる歪を最適化する。
【００３１】
ここで、ＬＤＭＯＳトランジスタ３０ａは、図６に示すような入出力特性を有している。図６において、実線はドレインバイアス電圧が高いときの入出力特性を示し、破線はドレインバイアス電圧が中間程度であるときの入出力特性を示し、一点鎖線はドレインバイアス電圧が低いときの入出力特性を示している。つまり、ドレインバイアス電圧が高くなるほど飽和電力特性が向上し直線性が良くなる。しかし、ドレインバイアス電圧が高くなるほど消費電力が大きくなる。
【００３２】
バイアス制御部６０は、図７に示すフローチャートに従ってＬＤＭＯＳトランジスタ３０ａのゲートバイアス電圧を変動させる。図７において、ステップＳ２０でドレインバイアス電圧として予め設定されている初期値ＶｄｓをＬＤＭＯＳトランジスタ３０ａのドレインに印加し、ステップＳ２１でゲートバイアス電圧として予め設定されている初期値ＶｇｓをＬＤＭＯＳトランジスタ３０ａのゲートに印加する。ＬＤＭＯＳトランジスタ３０ａのゲート高周波信号が入力されると歪が発生し、ステップＳ２２で検波器４８から供給される歪成分電圧Ｄ１を読み取り、予め設定されているＡ値，Ｂ値それぞれと比較する。Ａ値は予想される最小の歪成分電圧値であり、値は予想される最大の歪成分電圧値である（Ａ＜Ｂ）。
【００３３】
この結果、Ｄ１＞Ｂの場合にはステップＳ２４でドレインバイアスの初期値Ｖｄｓを所定値Ｆだけ増加させてステップＳ２２に進み、Ｄ１＜Ａの場合にはステップＳ２５でドレインバイアスの初期値Ｖｄｓを所定値Ｆだけ減少させてステップＳ２２に進む。
【００３４】
また、Ａ＜Ｄ１＜Ｂの場合にはステップＳ２５で読み取った歪成分電圧Ｄ１をレジスタに格納して格納値Ｘ１とし、ステップＳ２６で格納値Ｘ１が予め設定されている初期値Ｘ０を超えているか否かを判別する。
【００３５】
この結果、Ｘ０≧Ｘ１の場合には歪が充分に小さいためステップＳ２７に進み、そのときのゲートバイアス電圧の初期値ＶｇｓをホールドしてＬＤＭＯＳトランジスタ３０ａのゲートに印加しステップＳ２２に進む。一方、Ｘ０＜Ｘ１の場合にはステップＳ２８に進み、ゲートバイアス電圧を所定量だけ増加（または減少）させる。上記所定量はゲートバイアス電圧をｎビットで指示するとして１ビット分である。
【００３６】
この後、ステップＳ２９で所定量だけ増加（または減少）させたゲートバイアス電圧をＬＤＭＯＳトランジスタ３０ａのゲートに印加し、ステップＳ３０で検波器４８から供給される歪成分電圧Ｄｎを読み取ってＡ値，Ｂ値それぞれと比較する。
【００３７】
この結果、Ｄ１＞Ｂの場合にはステップＳ３１でドレインバイアスの初期値Ｖｄｓを所定値Ｆだけ増加させてステップＳ２９に進み、Ｄ１＜Ａの場合にはステップＳ３２でドレインバイアスの初期値Ｖｄｓを所定値Ｆだけ減少させてステップＳ２９に進む。
【００３８】
また、Ａ＜Ｄ１＜Ｂの場合にはステップＳ３３で読み取った歪成分電圧Ｄ１をレジスタに格納して格納値Ｘ１とし、ステップＳ３４で格納値Ｘ１が予め設定されている初期値Ｘ０を超えているか否かを判別する。
【００３９】
この結果、Ｘ１≧Ｘｎの場合には歪が減少しているためステップＳ３５に進み、ゲートバイアス電圧を所定量だけ増加（または減少）させてゲートバイアス電圧をステップＳ２８と同方向にずらしステップＳ２９に進む。
【００４０】
一方、Ｘ１＜Ｘｎの場合には歪が増加しているためステップＳ３６に進み、ゲートバイアス電圧を所定量だけ減少（または増加）させてゲートバイアス電圧をステップＳ２８と逆方向にずらしステップＳ２９に進む。
【００４１】
このようにして、ステップＳ２９〜Ｓ３６を繰り返すことにより、ＬＤＭＯＳトランジスタ３０ａのゲートには、歪が極小値となる特定のアイドル電流Ｉｄｑ１を得るためのゲートバイアス電圧が印加され、また、検波器４８は高周波信号を除去した歪成分電圧を検波しているため、ゲートバイアス電圧を最適化することができる。
【００４２】
更に、入力高周波信号レベルが低く歪成分電圧値が最小値であるＡ値より低いときはドレインバイアス電圧を所定値Ｆずつ低下させてＬＤＭＯＳトランジスタ３０ａの消費電力を低減することができ、入力高周波信号レベルが高く歪成分電圧値が最大値であるＢ値より高いときはドレインバイアス電圧を所定値Ｆずつ増加させてＬＤＭＯＳトランジスタ３０ａの飽和電力特性を向上させることができる。
【００４３】
なお、方向性結合器３６，３８，遅延器４０，移相器４２，減衰器４４，合成器４６，検波器４８が請求項記載の歪成分検出手段に対応し、バイアス制御部５０，６０がゲートバイアス制御手段に対応し、バイアス制御部６０がドレインバイアス制御手段に対応し、Ｂ値が第１閾値に対応し、Ａ値が第２閾値に対応する。
（付記１）
ＬＤＭＯＳトランジスタを用いた高周波電力増幅器の歪抑制回路において、
前記高周波電力増幅器の入力信号及び出力信号それぞれの一部を取り出して合成することにより前記高周波電力増幅器で発生する歪成分を検出する歪成分検出手段と、
前記ＬＤＭＯＳトランジスタのゲートバイアス電圧を変動させ前記歪成分が最小となるよう制御するゲートバイアス制御手段を
有することを特徴とする歪抑制回路。
（付記２）
付記１記載の歪抑制回路において、
前記歪成分が第１閾値を超えたとき前記ＬＤＭＯＳトランジスタのドレインバイアス電圧を増大させ前記歪成分が低減するように制御するドレインバイアス制御手段を
有することを特徴とする歪抑制回路。
（付記３）
付記２記載の歪抑制回路において、
前記ドレインバイアス制御手段は、前記歪成分が第２閾値未満となったとき前記ＬＤＭＯＳトランジスタのドレインバイアス電圧を低下させ消費電力の低減制御を行うことを特徴とする歪抑制回路。
（付記４）
付記１記載の歪抑制回路において、
前記歪成分検出手段は、前記高周波電力増幅器の入力信号の一部を分岐する第１方向性結合器と、
前記第１方向性結合器で分岐された信号を遅延する遅延器と、
前記高周波電力増幅器の出力信号の一部を分岐する第２の方向性結合器と、
前記第２方向性結合器で分岐された信号を移相する移相器と、
前記移相器で移相された信号を減衰する減衰器と、
前記遅延器で遅延された信号と前記減衰器で減衰された信号を合成する合成器と、
前記合成器で合成された信号を検波する検波器を
有することを特徴とする歪抑制回路。
【図面の簡単な説明】
【００４４】
【図１】従来の歪抑制回路の一例の回路構成図である。
【図２】本発明の歪抑制回路の第１実施形態の回路構成図である。
【図３】ＬＤＭＯＳトランジスタのアイドル電流・歪特性図である。
【図４】バイアス制御部５０が実行する変動処理のフローチャートである。
【図５】本発明の歪抑制回路の第２実施形態の回路構成図である。
【図６】ＬＤＭＯＳトランジスタの入出力特性図である。
【図７】バイアス制御部６０が実行する変動処理のフローチャートである。
【符号の説明】
【００４５】
３０  電力増幅器
３２  入力端子
３４  出力端子
３６，３８  方向性結合器
４０  遅延器
４２  移相器
４４  減衰器
４６  合成器
４８  検波器
５０，６０  バイアス制御部
５２，６２  可変抵抗
【図１】
2005151411.tif 000003
【図２】
2005151411.tif 000004
【図３】
2005151411.tif 000005
【図４】
2005151411.tif 000006
【図５】
2005151411.tif 000007
【図６】
2005151411.tif 000008
【図７】
2005151411.tif 000009