(57)【要約】【課題】挿入損失が低減でき、小型、低背化が可能で、帯域幅が広い非可逆回路素子を提供する【解決手段】直流磁界は、磁気回転子２のインピーダンスが、中心Ｏ１を正規化インピーダンスとするスミスチャートの中心Ｏ１を通る等コンダクタンス円より小さい等コンダクタンス円に乗り、かつ、スミスチャートの中心Ｏ１を通る等リアクタンス線より上の等リアクタンス線に乗る値に設定される。第２のコンデンサＣ１１、Ｃ１２は、中心導体と並列に接続される。インダクタＬ１１、Ｌ１２は、一端が中心導体に接続され、磁気回転子２を見たインピーダンスが、スミスチャートの中心Ｏ１を通る等コンダクタンス円に乗る値に設定される。第１のコンデンサＣ２１、Ｃ２２は、インダクタＬ１１、Ｌ１２の他端に、中心導体と並列に接続され、磁気回転子２を見たインピーダンスが、スミスチャートの中心Ｏ１に乗る値に設定されている。【選択図】図２
2005167392.tif 000002
【特許請求の範囲】
【請求項１】
磁気回転子と、永久磁石と、少なくとも２つのＬＣ回路部とを含む非可逆回路素子であって、
前記磁気回転子は、軟磁性基体と、複数の中心導体とを含み、
前記中心導体は、前記軟磁性基体と組み合わされ、
前記永久磁石は、前記磁気回転子に直流磁界を印加し、
前記直流磁界は、前記磁気回転子のインピーダンスが、中心を正規化インピーダンスとするスミスチャートにおいて、中心を通る等コンダクタンス円より小さい等コンダクタンス円に乗り、かつ、中心を通る等リアクタンス線より上の等リアクタンス線に乗る値に設定され、
前記ＬＣ回路部のそれぞれは、インダクタと、第１のコンデンサとを含み、少なくとも２つの中心導体のそれぞれに個別的に備えられ、
前記インダクタは、一端が前記中心導体の端子部に直列接続され、他端から前記磁気回転子を見たインピーダンスが、前記スミスチャート上で、前記中心を通る等コンダクタンス円に乗る値に設定され、
前記第１のコンデンサは、前記インダクタのそれぞれの他端に、前記第１の中心導体と並列に接続され、前記第１のコンデンサの接続位置から前記インダクタを通して前記磁気回転子を見たインピーダンスが、前記スミスチャート上で、前記インダクタンスによって設定された値から、中心を通る等コンダクタンス円上を時計回りに移動した位置であって、前記中心に乗る値に設定されている
非可逆回路素子。
【請求項２】
請求項１に記載された非可逆回路素子であって、複数の第２のコンデンサを含み、前記複数の第２のコンデンサは、前記中心導体のそれぞれの端子部に、前記中心導体と並列に接続され、前記第２のコンデンサの接続位置から前記磁気回転子を見たインピーダンスが、前記スミスチャート上で、前記磁気回転子のインピーダンス位置から等コンダクタンス円上を時計回りに移動した位置であって、前記中心を通る等リアクタンス線より上の等リアクタンス線に乗る値に設定されている
非逆回路素子。
【請求項３】
請求項１または２に記載された非可逆回路素子であって、前記ＬＣ回路部は分布定数線路である非可逆回路素子。
【請求項４】
請求項２または３に記載された非可逆回路素子であって、前記ＬＣ回路部は、低温同時焼成セラミック基板を含む非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アイソレータやサーキュレータ等の非可逆回路素子に関する。
【背景技術】
【０００２】
アイソレータやサーキュレータ等の非可逆回路素子は、例えば携帯電話等の移動体無線機器等に使用されている。この種の非可逆回路素子は、ヨークとして機能する磁性金属容器内に、軟磁性基体と中心電極等で構成された磁気回転子や永久磁石等の磁性部品及び整合用コンデンサさらには終端抵抗等の電気部品を収容して構成される。
【０００３】
軟磁性基体には中心電極が組み合わされ、永久磁石から直流磁界が印加される。中心電極は、複数本の中心導体を含み、一端が軟磁性基体の一面上に配置され、グランド部として金属容器にアースされ、中心導体が、軟磁性基体の他面上で互いに所定の角度をもって交差するように絶縁して配置され、先端が外部端子とされる。
【０００４】
ところで、この種の非可逆回路素子は、その市場性から限りなく小型化が要求されている。これに対処するため、主として軟磁性基体の小型、薄型化が進展し、現状の大きさは、一辺が４ｍｍ以下にまとめられるようになってきている。他方、携帯電話においては、加入者数の増大や、デュアルバンド機器の出現等により、使用周波数範囲が広帯域化し、これに用いる非可逆回路素子に対しても、動作周波数の広帯域化が要求されている。しかし、軟磁性基体を小型化すると、中心電極のインダクタンスが小さくなってしまい、動作周波数帯域幅が狭くなってしまう。また、中心電極のインダクタンスが小さくなると、インピーダンスの整合をとるために、印加磁界を強くしなくてはならず、磁界を印加するための永久磁石の厚みが厚くなってしまう。
【０００５】
このように、軟磁性基体の小型化と広帯域化は相反関係にあるが、非可逆回路素子の広帯域化を図るために、従来からインピーダンス変換回路や、共振回路を付加した非可逆回路素子の提案がなされている。
【０００６】
例えば、特許文献１は、集中定数型相反素子の入出力端子にインピーダンス変換回路を付加して広帯域化を図る技術を開示し、更に、インピーダンス変換回路のインダクタンスと、静電容量と、集中定数型相反素子が元々有する負荷容量とを低温同時焼成セラミック積層体でなる一体的構造物で形成し、非可逆回路素子に内蔵する技術を開示している。
【０００７】
特許文献２は、広帯域化のために、単峰特性の非可逆回路素子を双峰特性にする技術を開示している。具体的には、非可逆回路素子のアース端子に、共振回路を接続してアースに接続するものであり、その共振回路を、非可逆回路素子及びその他の回路素子が実装される回路基板に形成したものを開示している。
【０００８】
特許文献３、特許文献４は、非可逆回路素子の端子にインダクタとキャパシタとの直列回路を付加し、インダクタとキャパシタとの接続点とアース間に別のキャパシタを接続して広帯域化を図っている。
【０００９】
しかし、上述したインピーダンス変換回路や、共振回路を付加させることによる広帯域化は、非可逆回路素子に使用する整合容量とは別に静電容量が必要となる。非可逆回路素子に、インピーダンス変換回路や、共振回路を付加しても、非可逆回路素子の整合用容量の値は変わらない。そのため、インピーダンス変換回路や、共振回路を付加した場合、新たに静電容量分のスペースが必要となってしまう。これでは、充分な小型化、低背化を実現することはできない。
【特許文献１】再公表特許ＷＯ００／５９０６５号公報
【特許文献２】特開平１１−２３９００９号公報
【特許文献３】特開昭５６−２０３２２号公報
【特許文献４】特開昭５６−２４８１５号公報
【特許文献５】特許第３２０１２７９号公報
【特許文献６】特許第３２７８１０５号公報
【特許文献７】特開平１０−３２７００３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の課題は、挿入損失が低減でき、小型、低背化が可能で、動作周波数の帯域幅が広い非可逆回路素子を提供することである。
【課題を解決するための手段】
【００１１】
上述した課題を解決するため、本発明に係る非可逆回路素子は、磁気回転子と、永久磁石と、少なくとも２つのＬＣ回路部とを含む。前記磁気回転子は、軟磁性基体と、複数の中心導体とを含み、前記中心導体は、前記軟磁性基体と組み合わされ、前記永久磁石は、前記磁気回転子に直流磁界を印加する。
【００１２】
前記直流磁界は、前記磁気回転子のインピーダンスが、中心を正規化インピーダンスとするスミスチャートにおいて、中心を通る等コンダクタンス円より小さい等コンダクタンス円に乗り、かつ、中心を通る等リアクタンス線より上の等リアクタンス線に乗る値に設定される。
【００１３】
前記ＬＣ回路部のそれぞれは、インダクタと、第１のコンデンサとを含み、少なくとも２つの中心導体のそれぞれに個別的に備えられる。
【００１４】
前記インダクタは、一端が前記中心導体の端子部に直列接続され、他端から前記磁気回転子を見たインピーダンスが、前記スミスチャート上で、前記中心を通る等コンダクタンス円に乗る値に設定される。
【００１５】
前記第１のコンデンサは、前記インダクタのそれぞれの他端に、前記第１の中心導体と並列に接続され、前記第１のコンデンサの接続位置から前記インダクタを通して前記磁気回転子を見たインピーダンスが、前記スミスチャート上で、前記インダクタンスによって設定された値から、中心を通る等コンダクタンス円上を時計回りに移動した位置であって、前記中心に乗る値に設定される。
【００１６】
上述した非可逆回路素子において、永久磁石から磁気回転子に印加される直流磁界は、前記磁気回転子のインピーダンスが、中心を正規化インピーダンスとするスミスチャートにおいて、中心を通る等コンダクタンス円より小さい等コンダクタンス円に乗り、かつ、中心を通る等リアクタンス線より上の等リアクタンス線に乗る値に設定されるから、従来の非可逆回路素子のように、直流磁界を印加された磁気回転子のインピーダンスが、スミスチャートの中心を通る等コンダクタンス円上に設定されたものと比較して、永久磁石の印加磁界を弱くでき、永久磁石を薄型化できる。
【００１７】
ＬＣ回路部のそれぞれは、インダクタと、第１のコンデンサとを含み、少なくとも２つの中心導体のそれぞれに個別的に備えられる。ＬＣ回路部において、インダクタは、一端が中心導体の端子部に直列接続され、他端から前記磁気回転子を見たインピーダンスが、スミスチャート上で、中心を通る等コンダクタンス円に乗る値に設定される。
【００１８】
第１のコンデンサは、インダクタのそれぞれの他端に、第１の中心導体と並列に接続され、第１のコンデンサの接続位置からインダクタを通して磁気回転子を見たインピーダンスが、スミスチャート上で、インダクタンスによって設定された値から、中心を通る等コンダクタンス円上を時計回りに移動した位置であって、中心に乗る値に設定されている。
【００１９】
したがって、非可逆回路素子の入出力端で見たインピーダンスを、スミスチャートの中心に設定し、インピーダンス整合を取り、挿入損失を低減できる。また、小型の軟磁性基体を用いた場合でも、中心導体のインダクタンスを充分な値に確保できるため、動作周波数の広帯域化が図れる。更に、中心導体に並列に接続するコンデンサの値が小さくすむため、並列コンデンサを小型化でき、軟磁性基体の小型化、永久磁石の薄型化と併せ、非可逆回路素子の小型化、低背化が図れる。
【００２０】
本発明に係る非可逆回路素子は、複数の第２のコンデンサを備えることができる。これらの第２のコンデンサは、従来、平衡用として、中心導体の端子とアースとの間に接続されていたコンデンサである。複数の第２のコンデンサは、その接続位置から磁気回転子を見たインピーダンスが、スミスチャート上で、磁気回転子のインピーダンス位置から等コンダクタンス円上を時計回りに移動した位置であって、中心を通る等リアクタンス線より上の等リアクタンス線に乗る値に設定される。ＬＣ回路部のインダクタによるインピーダンス調整は、第２のコンデンサによって設定された値から出発し、中心を通る等コンダクタンス円に乗る値に設定される。
【発明の効果】
【００２１】
以上述べたように、本発明によれば挿入損失が低減でき、小型、低背化が可能で、動作周波数の帯域幅が広い非可逆回路素子を提供することができる。
【００２２】
本発明は、更に、ＬＣ回路部を分布定数線路で構成した非可逆回路素子についても開示する。本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【発明を実施するための最良の形態】
【００２３】
図１は本発明に係る非可逆回路素子の一実施例を示す分解斜視図、図２は図１に図示した非可逆回路素子に用いる磁気回転子の組み立て状態を示す斜視図、図３は、図１及び図２に図示した非可逆回路素子の回路図である。
【００２４】
図示する非可逆回路素子１は、磁気回転子２と、永久磁石６と、ケース７と、押圧部材８と、電気部品９０１，９０２，９０３，９０４とを含んで構成される。
【００２５】
ケース７は、ケース部材７１と、カバー部材７２とを含む。ケース部材７１は、導電性を有する磁性金属材料と、電気絶縁性樹脂材料とを含み、上部が開口した箱形に形成され、底部がグランドＧ電位とされる。電気絶縁性樹脂材料で形成された部分には、ケース部材７１の内外に導通する外部端子７１１〜７１３が形成されている。ケース部材７１は、磁気回転子２、永久磁石６、電気部品９０１〜９０４及び押圧部材８を収容する。カバー部材７２は、導電性を有する磁性金属材料で構成され、永久磁石６に重なり、ケース部材７１の開口を閉塞するようにケース部材７１と組み合わされ、磁気的に結合してヨークを構成する。
【００２６】
磁気回転子２は、複数の中心導体を含む中心電極３と、軟磁性基体４と、絶縁シート５とを含んでいる。
【００２７】
軟磁性基体４は、イットリウム／鉄／ガーネット（ＹＩＧ）等の軟磁性材料が好適である。軟磁性基体４は、１辺が数ｍｍの四角形状で、厚さ０．１〜１．０ｍｍ程度の平板状に形成される。
【００２８】
中心電極３は、第１〜第３の中心導体３１〜３３を含み、例えば、厚さ３０〜５０μｍ程度の銅版を打ち抜いた導体板で構成される。第１〜第３の中心導体３１〜３３は、図において、軟磁性基体４の下面に接触させた略四角形状のグランド部の３辺から分岐されている。第１〜第３の中心導体３１〜３３は、軟磁性基体４の主面上で互いに所定の角度で交差するように、互いに絶縁して順次折り曲げられる。図示実施例では、更に、第２の軟磁性基体４１を有する。
【００２９】
押圧部材８は、エンジニアリングプラスチック等の絶縁材料からなり、空洞部８０及び枠部８１を有する。空洞部８０内には、永久磁石６が配置され、枠部８１で電気部品９０１〜９０４、磁気回転子２及び永久磁石６等の位置決めを行う。永久磁石６は磁気回転子２に直流磁界を印加する。
【００３０】
本実施例の非可逆回路素子おいて、図３に示すように、電気部品９０１は、インダクタＬ１１、第２のコンデンサＣ１１及び第１のコンデンサＣ２１を含むＬＣ回路部である。電気部品９０２は、インダクタＬ１２、第２のコンデンサＣ１２及び第１のコンデンサＣ２２を含むＬＣ回路部である。電気部品９０３は、第２のコンデンサＣ１３を含んでいる。電気部品９０４は、終端抵抗Rを含んでいる。電気部品９０１のインダクタＬ１１、及び、電気部品９０２のインダクタＬ１２は、図示では、集中定数的に示してあるが、分布定数線路を構成している。
【００３１】
更に、本実施例では、電気部品９０１及び９０２において、インダクタＬ１１、Ｌ１２と、第２のコンデンサＣ１１、Ｃ１２及び、第１のコンデンサＣ２１、Ｃ２２とを、低温同時焼成セラミック基板９により一体的に構成してある。
【００３２】
図４は電気部品９０１及び９０２の内部構造を示す分解斜視図、図５は図４に示した電気部品９０１、９０２の断面図である。これらの図を参照すると、低温同時焼成セラミック基板９は、誘電体でなるセラミック層９１〜９４を含んでいる。
【００３３】
最下層のセラミック層９１は、その両面にグランド電極９１１、９１２が形成され、両面のグランド電極９１１、９１２は、ビアホール９６によって接続されている。グランド電極９１２の上には、セラミック層９２が積層され、その上面にコンデンサ電極９２１、９２２が形成されている。
【００３４】
コンデンサ電極９２１及び９２２は、グランド電極９１２と共に、第２のコンデンサＣ１１（またはＣ１２）及び第１のコンデンサＣ２１（またはＣ２２）を構成する。
【００３５】
セラミック層９３は、コンデンサ電極９２１、９２２の上に積層され、その上面に線路導体９４０が形成されており、更にその上にセラミック層９４が積層される。セラミック層９４の上面には、入出力電極９４１、９４２が形成されている。入出力電極９４１、９４２は、ビアホール９７によって、それぞれ線路導体９４０の各端部に接続されるとともに、それぞれコンデンサ電極９２１、９２２に接続される。線路導体９４０は、自身のインダクタンスＬ１１、Ｌ１２と、分布容量とで、分布定数線路（ＬＣ１、ＬＣ２）を構成する。
【００３６】
電気部品９０１、９０２は、図１及び図２に図示したように、それぞれ、第１、第２の中心導体３１、３２の先端の端子部３１１、３２１とケース部材７１の底部グランドＧ間に配置され、同様の押圧部材８により押圧されるとともに、はんだ付け等の手段で、電気的に接続される。
【００３７】
電気部品９０１は、入出力電極９４１が第１の中心導体３１の先端の端子部３１１に接続され、入出力電極９４２が導電板７３１を介して入力端子７１１に接続される。
【００３８】
電気部品９０２の電気的接続は、入出力電極９４１が第２の中心導体３２の先端の端子部３２１に接続され、入出力電極９４２が導電板７３２を介して出力端子７１２に接続される。電気部品９０１、９０２のグランド電極９１１は、ケース部材７１の底部グランドＧに接続される。
【００３９】
第２のコンデンサＣ１３のための電気部品９０３、及び、終端抵抗Ｒのための電気部品９０４は、チップ部品で構成される。図３において、第１〜第３の中心導体３１〜３３のインダクタンスは、等価的に、インダクタンスＬ０１〜Ｌ０３として示されている。
【００４０】
次に、図６〜図９を参照して、非可逆回路素子のインピーダンス整合について説明する。図６は従来の一般的な非可逆回路素子のインピーダンスについて説明するスミスチャートである。
【００４１】
従来の非可逆回路素子は、中心導体と並列に整合容量を付加して、非可逆回路素子の動作周波数におけるインピーダンス整合を図っている。このため、直流磁界が印加された中心導体のインピーダンスは、整合容量を除外し、非可逆回路素子に要求される特性インピーダンスで正規化したとき、図６に図示したスミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０の上の、例えば点Ｅに設定される。
【００４２】
インピーダンスの整合は、中心導体に並列に整合容量を付加することにより行う。整合容量を並列に付加すると、インピーダンスは等コンダクタンス円ＥＣ０にしたがい時計回りに移動し、スミスチャートの中心Ｏ１に向かうので、スミスチャートの中心Ｏ１に乗るように整合容量値を設定してインピーダンスの整合を図っている。
【００４３】
図７〜図９は本発明に係る非可逆回路素子のインピーダンス調整を説明するスミスチャートである。
【００４４】
まず、図７は、線路導体９４０が、インダクタンスＬ１１、Ｌ１２とともに、分布容量とで分布定数線路（ＬＣ１、ＬＣ２）を構成した場合の説明である。図７を参照すると、永久磁石６の直流磁界を調整することにより、第１及び第２の中心導体３１、３２のインピーダンスを、非可逆回路素子に要求される特性インピーダンスで正規化したとき、スミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０より小さい等コンダクタンス円ＥＣ１に乗り、かつ、スミスチャートの中心Ｏ１を通る等リアクタンス線ＥＸ０より上の等リアクタンス線に乗る値、例えば点Ａに設定される。
【００４５】
直流磁界が印加された第１及び第２の中心導体３１及び３２のインピーダンスが、スミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０の内側に設定されることは、従来の非可逆回路素子と比較して、印加する直流磁界を弱くでき、また、第１及び第２の中心導体３１及び３２のインダクタンスを小さくできることを意味する。したがって、本発明の非可逆回路素子は、永久磁石６の厚みを薄くでき、軟磁性基体４を小型に構成できる。
【００４６】
第１及び第２の中心導体３１及び３２には、それぞれ、第２のコンデンサＣ１１、Ｃ１２が並列接続される。コンデンサが並列に接続されると、インピーダンスは等コンダクタンス円ＥＣ１にしたがって時計回りに移動するから、第２のコンデンサＣ１１、Ｃ１２の接続位置から見た第１及び第２の中心導体３１及び３２のインピーダンスを、等コンダクタンス円ＥＣ１にしたがって時計回りに移動し、スミスチャートの中心Ｏ１を通る等リアクタンス線ＥＸ０より上の等リアクタンス線に乗る値、例えば点Ｂに設定できる。
【００４７】
入出力端子７１１、７１２に接続される第１、第２の中心導体３１、３２には、更にそれぞれインダクタＬ１１、Ｌ１２が直列接続される。分布定数線路が直列に接続されると、分布定数線路の特性インピーダンスを中心とした円を時計回りに移動するから、分布定数線路（ＬＣ１、ＬＣ２）を通して見た第１及び第２の中心導体３１及び３２のインピーダンスを、中心がＺ１で、Ｂ点を通る円にしたがって時計回りに移動させ、スミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０に乗る値の点Ｃに設定できる。
【００４８】
分布定数線路（ＬＣ１、ＬＣ２）には、それぞれ第１のコンデンサＣ２１、Ｃ２２が並列接続される。コンデンサが並列に接続されると、インピーダンスは等コンダクタンス円にしたがって時計回りに移動するから、分布定数線路（ＬＣ１、ＬＣ２）を通して見た第１及び第２の中心導体３１及び３２のインピーダンスを、スミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０にしたがって時計回りに移動させ、スミスチャートの中心Ｏ１に設定できる。よって、確実に入出力のインピーダンス整合を取ることができる。
【００４９】
このように、本実施例の非可逆回路素子は、並列に接続するコンデンサと、直列に接続するインダクタとによって、確実に入出力のインピーダンスの整合が取れるので、挿入損失を低減できる。また、小型の軟磁性基体を用いた場合でも、中心導体のインダクタンスを充分な値に確保できるため、動作周波数の広帯域化が図れる。更に、中心導体に並列に接続するコンデンサの値が小さくすむため、並列コンデンサを小型化でき、軟磁性基体の小型化、永久磁石の薄型化と併せ、非可逆回路素子の小型化、低背化が図れる。
【００５０】
次に、図８に示す調整例は、線路導体９４０において、分布容量が無視できる場合の説明である。永久磁石６の直流磁界を調整することにより、第１及び第２の中心導体３１及び３２のインピーダンスを、スミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０より小さい等コンダクタンス円ＥＣ１に乗り、かつ、スミスチャートの中心Ｏ１を通る等リアクタンス線ＥＸ０より上の等リアクタンス線に乗る値、例えば点Ａに設定される。
【００５１】
第１及び第２の中心導体３１及び３２のインピーダンスが、スミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０の内側に設定されることは、従来の非可逆回路素子と比較して、印加する直流磁界を弱くでき、また、第１及び第２の中心導体３１及び３２のインダクタンスを小さくできることを意味する。したがって、本発明の非可逆回路素子は、永久磁石６の厚みを薄くでき、軟磁性基体４を小型に構成できる。
【００５２】
第１、第２の中心導体３１、３２には、それぞれ、第２のコンデンサＣ１１、Ｃ１２が並列接続される。コンデンサが並列に接続されると、インピーダンスは等コンダクタンス円にしたがって時計回りに移動するから、第２のコンデンサＣ１１、Ｃ１２の接続位置から見た第１及び第２の中心導体３１及び３２のインピーダンスを、等コンダクタンス円ＥＣ１にしたがって時計回りに移動させ、スミスチャートの中心Ｏ１を通る等リアクタンス線より上の等リアクタンス線に乗る値、例えば点Ｂに設定できる。
【００５３】
電気部品９０１、９０２は、インダクタＬ１１、Ｌ１２を有し、インダクタは、第１、第２の中心導体３１、３２の端子部３１１、３２１と入出力端子７１１、７１２との間に直列接続されている。インダクタＬ１１、Ｌ１２が直列に接続されると、インピーダンスは等レジスタンス円ＥＲ１の上を、時計回りに移動するから、インダクタＬ１１、Ｌ１２を通して見た第１及び第２の中心導体３１及び３２のインピーダンスを、スミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０に乗る値の点Ｃに設定できる。
【００５４】
インダクタＬ１１、Ｌ１２は、第１のコンデンサＣ２１、Ｃ２２と接続される。この第１のコンデンサＣ２１、Ｃ２２により、インピーダンスは等コンダクタンス円にしたがって時計回りに移動するから、インダクタＬ１１、Ｌ１２を通して見た第１及び第２の中心導体３１及び３２のインピーダンスを、スミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０にしたがって時計回りに移動し、スミスチャートの中心Ｏ１に設定できるので、確実に入出力のインピーダンス整合を取ることができる。
【００５５】
更に、図９の調整例は、分布容量を無視するとともに、第２のコンデンサＣ１１、Ｃ１２を省略した場合の説明である。図９を参照すると、永久磁石６の直流磁界を調整することにより、第１及び第２の中心導体３１及び３２のインピーダンスを、非可逆回路素子に要求される特性インピーダンスで正規化したとき、スミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０より小さい等コンダクタンス円ＥＣ１に乗り、かつ、スミスチャートの中心Ｏ１を通る等リアクタンス線ＥＸ０より上の等リアクタンス線に乗る値、例えば点Ａに設定される。したがって、本発明の非可逆回路素子は、永久磁石６の厚みを薄くでき、軟磁性基体４を小型に構成できる。
【００５６】
第１、第２の中心導体３１、３２には、それぞれインダクタＬ１１、Ｌ１２が直列接続される。インダクタＬ１１、Ｌ１２が直列に接続されると、インピーダンスは等レジスタンス円ＥＲ２の上を、時計回りに移動するから、インダクタＬ１１、Ｌ１２を通して見た第１及び第２の中心導体３１及び３２のインピーダンスを、スミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０に乗る値の点Bに設定できる。
【００５７】
インダクタＬ１１、Ｌ１２には、第１のコンデンサＣ２１、Ｃ２２が並列接続される。コンデンサが並列に接続されると、インピーダンスは等コンダクタンス円にしたがって時計回りに移動するから、インダクタＬ１１、Ｌ１２を通して見た第１及び第２の中心導体３１及び３２のインピーダンスを、スミスチャートの中心Ｏ１を通る等コンダクタンス円ＥＣ０にしたがって時計回りに移動させ、スミスチャートの中心Ｏ１に設定し、確実に入出力のインピーダンス整合を取ることができる。
【００５８】
本実施例によっても、挿入損失が低減でき、小型、低背化が可能で、動作周波数の帯域幅が広い非可逆回路素子を提供することができる。
【００５９】
本実施例の非可逆回路素子に用いた永久磁石６の厚みは０．５ｍｍであった。また、電気部品９０１、９０２に形成した第１、第１のコンデンサの容量は、それぞれ３．７ｐＦ、４．４ｐＦで、合計８．１ｐＦであった。従来のこの種の非可逆回路素子に用いる永久磁石６の厚みは０．６ｍｍであり、また、同様の周波数で動作させるためには、１０．５ｐＦの容量が必要であることから、本発明によれば、非可逆回路素子の小型化、低背化が図れる。
【００６０】
図１０は、本実施例の非可逆回路素子における電圧定在波比（ＶＳＷＲ）と挿入損失の周波数（Ｆ）特性図、図１１は、従来の非可逆回路素子におけるその特性図である。図において、特性ＶＳ１、ＶＳ２は電圧定在波比（ＶＳＷＲ）を示し、特性ＩＬ１,ＩＬ2は挿入損失を示している。
【００６１】
図１０と図１１との比較によれば、本実施例の非可逆回路素子は、広い周波数範囲で電圧定在波比（ＶＳＷＲ）及び挿入損失が低く、広帯域化が可能であることが判る。
【００６２】
このように、本発明によれば挿入損失が低減でき、小型、低背化が可能で、動作周波数の帯域幅が広い非可逆回路素子を提供することができる。
【００６３】
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
【図面の簡単な説明】
【００６４】
【図１】本発明に係る非可逆回路素子の一実施例を示す分解斜視図である。
【図２】図１に図示した非可逆回路素子に用いる磁気回転子の組み立て状態を示す斜視図である。
【図３】図１及び図２に図示した非可逆回路素子の回路図である。
【図４】本発明係る非可逆回路素子に用いられる電気部品の分解斜視図である。
【図５】図４に図示した電気部品の断面図である。
【図６】従来の一般的な非可逆回路素子のインピーダンス調整について説明するスミスチャートである。
【図７】本発明に係る非可逆回路素子のインピーダンス調整について説明するスミスチャートである。
【図８】本発明に係る非可逆回路素子の別のインピーダンス調整について説明するスミスチャートである。
【図９】本発明に係る非可逆回路素子の更に別のインピーダンス調整について説明するスミスチャートである。
【図１０】本実施例の非可逆回路素子における電圧定在波比（ＶＳＷＲ）と挿入損失の周波数（Ｆ）特性図である。
【図１１】従来の非可逆回路素子における電圧定在波比（ＶＳＷＲ）と挿入損失の周波数（Ｆ）特性図である。
【符号の説明】
【００６５】
２            磁気回転子
３１〜３３            中心導体
３１１〜３３１            端子部
４            軟磁性基体
６            永久磁石
Ｃ１１〜Ｃ１３            第２のコンデンサ
Ｃ２１、Ｃ２２            第１のコンデンサ
Ｌ１１、Ｌ１２            インダクタ
【図１】
2005167392.tif 000003
【図２】
2005167392.tif 000004
【図３】
2005167392.tif 000005
【図４】
2005167392.tif 000006
【図５】
2005167392.tif 000007
【図６】
2005167392.tif 000008
【図７】
2005167392.tif 000009
【図８】
2005167392.tif 000010
【図９】
2005167392.tif 000011
【図１０】
2005167392.tif 000012
【図１１】
2005167392.tif 000013