(57)【要約】【課題】  本発明は、ドライエッチングによってできた層間絶縁膜のダメージ層の表面改質、特に、層間絶縁膜である低誘電率絶縁膜（Ｌｏｗ−ｋ膜）内部に残留する水分の除去とプラズマによるダメージを回復させる半導体装置の製造方法を提供するものである。【解決手段】  本発明の半導体装置の製造方法は、半導体基板２に形成した層間絶縁膜４をドライエッチングでパターニングする工程と、層間絶縁膜４を有する半導体基板２を洗浄する工程と、層間絶縁膜４を有する半導体基板２を減圧乾燥する工程と、ドライエッチングによる層間絶縁膜４のダメージ層１０の表面改質を行う工程とを有し、これら減圧乾燥と表面改質を大気に晒さずに連続して行うことを特徴とする。【選択図】        図２
2005340288.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成した層間絶縁膜をドライエッチングによってパターニングする工程と、
前記層間絶縁膜を有する半導体基板を洗浄する工程と、
前記層間絶縁膜を有する半導体基板を減圧乾燥する工程と、
前記ドライエッチングによる前記層間絶縁膜のダメージ層の表面改質を行う工程とを有し、
前記減圧乾燥と前記表面改質を大気に晒さずに連続して行う
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記減圧乾燥と前記表面改質を同一装置内で行う
ことを特徴とする請求項１記載の半導体基板の製造方法。
【請求項３】
前記減圧乾燥と前記表面改質を、それぞれ異なる装置で行う
ことを特徴とする請求項１記載の半導体基板の製造方法。
【請求項４】
前記表面改質に使用する材料は、シラザン系化合物である
ことを特徴とする請求項１記載の半導体基板の製造方法。
【請求項５】
前記シラザン系化合物は、Ｓｉ−ｎ結合及びＣＨ３の結合からなる化合物である
ことを特徴とする請求項４記載の半導体基板の製造方法。
【請求項６】
前記層間絶縁膜は低誘電率絶縁膜である
ことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、特に層間絶縁膜のダメージ層の表面改質を行う半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ（大規模半導体集積回路）の微細化により、素子の高速化、低消費電力化が進んでいる。その際、配線形成においては、配線抵抗の低減と配線容量を確保するために、銅（Ｃｕ）を用いる配線や配線間絶縁膜（以下、層間絶縁膜という）に、一般的にＬｏｗ−ｋ膜と呼ばれている低誘電率絶縁膜を用いることが検討されている。また、近年ではＬｏｗ−ｋ膜の低誘電率化も進んでおり、多孔質素材の開発が加速されている。
この銅による配線形成では、ダマシン（Damascene）法を用いて、先ずＬｏｗ−ｋ膜に配線形状の溝を形成し、その溝をバリアメタル及び銅メッキで埋め込んだ後、表面の余分な銅をＣＭＰ（化学機械研磨）により除去して形成することが一般的な方法である。
その際、Ｌｏｗ−ｋ膜に残ったドライエッチング時の加工残渣物を除去するために、薬液及び純水等のリンス処理を組み合わせて洗浄する。その洗浄の後に枚葉式装置では、乾燥処理としてスピンによる振り切りでの乾燥を行った後にバリアメタル及び銅の埋め込みを行っている。
【０００３】
配線形成工程における洗浄処理では、Ｌｏｗ−ｋ膜の多孔質構造に起因してＬｏｗ−ｋ膜表面に残留する水分は洗浄時の乾燥処理により除去されるが、膜内部に洗浄時の水分が吸収されてしまうと除去することが困難になる。このような水分がＬｏｗ−ｋ膜中に残留することにより絶縁膜の耐圧特性の劣化や誘電率の上昇が問題となっている。
また、ドライエッチングによる加工時でのＬｏｗ−ｋ膜のプラズマダメージによりＬｏｗ−ｋ膜終端での分子構造を破壊させることによる膜へのダメージで、誘電率の上昇を発生させており、素子の性能に悪影響を及ぼしている。
【０００４】
近年、枚葉式洗浄装置の基板乾燥技術としては、減圧処理する乾燥方法が考案されている。例えば、特許文献１のように、基板表面を加熱し基板より外部へ水蒸気として気化させ、その後、気化した水分に対して減圧処理を行う事により基板から除去する方法である。この減圧乾燥方式を用いることにより、Ｌｏｗ−ｋ膜中に残留する水分の除去は可能となってきている。
また、ドライエッチングによるＬｏｗ−ｋ膜のダメージを抑制するために、例えば特許文献２には、ダメージが入った層に対してＨＭＤＳ（ヘキサメチルジシラザン）等での処理を行うことでシリル化することによりダメージ層を改質する方法が提案されている。
【０００５】
【特許文献１】特開２００３−１７４００７号公報
【特許文献２】特開２０００−１８８３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したこれらの方法では、以下のような問題点を有している。
（１）  減圧乾燥方式を用いるだけでは、Ｌｏｗ−ｋ膜中に残留する水分の除去は可能であるが、しかし、Ｌｏｗ−ｋ膜のプラズマによるダメージ層の分子構造を回復するような変化を何も与えないことから、不可能である。よって、誘電率の上昇は避けられなくなっている。
（２）  ダメージ層へのＨＭＤＳ処理によるシリル化は、一般的にダメージ層には親水性の性質のため吸湿し易いため、この親水性のダメージ層から大気中の水分などを吸着させＬｏｗ−ｋ膜中へ取り込ませてしまう。そのため、この方法を用いる場合は導入する工程が限られてしまう。
（３）  Ｌｏｗ−ｋ膜にダメージ層が存在し、そのダメージ層からＬｏｗ−ｋ膜中に取り込まれた水分を保持させたまま、ＨＭＤＳ処理によるダメージ層のシリル化を行った場合、このダメージ層の膜の性質が改質されると疎水性に変化する。そのため、Ｌｏｗ−ｋ膜中に残留する水分を外部に脱離させることが難しくなってしまう。
【０００７】
本発明は、上述の点に鑑み、ドライエッチングによってできた層間絶縁膜のダメージ層の表面改質、特に、層間絶縁膜である低誘電率絶縁膜（Ｌｏｗ−ｋ膜）内部に残留する水分の除去とプラズマによるダメージを回復させる半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置の製造方法は、半導体基板に形成した層間絶縁膜をドライエッチングでパターニングする工程と、層間絶縁膜を有する半導体基板を洗浄する工程と、層間絶縁膜を有する半導体基板を減圧乾燥する工程と、ドライエッチングによる層間絶縁膜のダメージ層の表面改質を行う工程とを有し、これら減圧乾燥と表面改質を大気に晒さずに連続して行うことを特徴とする。
【０００９】
前記減圧乾燥処理と表面改質処理は、同一の装置内で行うことができる。
あるいは、上記減圧乾燥処理と表面改質処理は、それぞれ異なる装置で行うことができる。
【００１０】
前記表面改質に使用する材料としては、シラザン系の化合物を用いることが好ましい。
前記シラザン系化合物としては、Ｓｉ−ｎ結合及びＣＨ３の結合からなる化合物であることが好ましい。
層間絶縁膜としては、低誘電率絶縁膜を用いることが好ましい。
【００１１】
本発明の半導体装置の製造方法では、半導体基板に形成した層間絶縁膜をドライエッチングでパターニングし、洗浄処理した後、基板乾燥として減圧中で加熱処理する、いわゆる減圧乾燥することにより、層間絶縁膜内部に吸収された水分が除去される。この減圧乾燥後に、大気中に晒さずに連続してドライエッチングによる層間絶縁膜のダメージ層の表面改質を行うことにより、大気中の水分を吸着することなく、ダメージ層の表面改質が行われる。
【００１２】
減圧乾燥と表面改質の処理を同一装置内で連続して行うことにより、層間絶縁膜を有する半導体基板を大気に触れさせずに処理することができ、基板乾燥と表面改質との間での水分の再吸収が起こらない。
減圧乾燥と表面改質とをそれぞれ異なる装置で連続して行う場合は、両装置間に層間絶縁膜を有する半導体基板を大気に触れさせないバッファ部が設けられる。この場合にも、基板乾燥と表面改質との間での水分の再吸収が起こらない。
【００１３】
表面改質に使用する材料としてシラザン系化合物、好ましくはＳｉ−ｎ結合及びＣＨ３の結合からなる化合物を用いることにより、層間絶縁膜のダメージ層がシリル化する。
【発明の効果】
【００１４】
本発明の半導体装置の製造方法によれば、ドライエッチングによる層間絶縁膜のパターニング及び洗浄処理の後に、大気に晒さずに連続して減圧乾燥による層間絶縁膜内の水分除去と、ダメージ層の表面改質が行われるので、水分に起因する層間絶縁膜の耐圧劣化や誘電率の上昇を抑制することができる。よって、半導体装置の歩留りが向上し、半導体装置の信頼性を向上した半導体装置を製造することができる。
【００１５】
同一の装置内で連続して減圧乾燥とダメージ層の表面改質を行うときは、層間絶縁膜を有する半導体基板を大気に触れさせずに、これらの処理を行うことができる。よって、層間絶縁膜の耐圧劣化や誘電率の上昇を抑制し、歩留り良く、信頼性の高い半導体装置を製造することができる。
減圧乾燥とダメージ層の表面改質を、それぞれ異なる装置で大気に晒さずに連続して行うときも、層間絶縁膜の耐圧劣化や誘電率の上昇を抑制し、歩留り良く、信頼性の高い半導体装置を製造することができる。
【００１６】
層間絶縁膜のダメージ層を、シラザン系の化合物、好ましくはＳｉ−ｎ結合及びＣＨ３の結合からなる化合物でシリル化するときは、ダメージ層の表面改質を良好に行うことができる。
層間絶縁膜として低誘電率絶縁膜を用いることにより、配線容量の低減を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施の形態を説明する。
【００１８】
図１ａ〜図２ｈは、本発明に係る半導体装置の製造方法の実施の形態、すなわち、配線形成において、減圧乾燥方式による基板乾燥とＨＭＤＳ処理によるシリル化を連続して処理する製造方法である。
【００１９】
先ず、図１ａに示すように、所要の半導体素子を形成した半導体基板のシリコン基板２上に、エッチングのストッパー膜３を成膜する。ストッパー膜３としては、シリコン窒化膜系（ＳｉとＮの結合）若しくは、ＳｉＣ膜系（ＳｉとＣの結合）を成膜する。
【００２０】
次に、図１ｂに示すように、ストッパー膜３上に層間絶縁膜４を成膜する。本例では、層間絶縁膜４として低誘電率絶縁膜であるＬｏｗ−ｋ膜を成膜する（以下、層間絶縁膜をＬｏｗ−ｋ膜４とする）。本例では、Ｌｏｗーｋ膜４を化学構造で示すＳｉＯＣ系のＣＶＤ膜で形成する。
Ｌｏｗ−ｋ膜４としては、シリコンを主成分とする低誘電率材料でキセロゲル（ポーラスシリカ）、シリコン酸化炭化膜（ＳｉＯＣ（Ｈ））、メチルシリシスキオキサン（ＭＳＱ）、ハイドロシリシスキオキサン（ＨＳＱ）、同重合ポリマー（ＨＭＳＱ）等を用いることができる。
【００２１】
次に、図１ｃに示すように、Ｌｏｗ−ｋ膜４上にパターンマスクとなるシリコン酸化膜５を成膜して、さらにシリコン酸化膜５上にフォトレジスト膜６ａを塗布する。
【００２２】
次に、図１ｄに示すように、フォトレジスト膜６ａとシリコン酸化膜５に対してフォトリソグラフィー処理及びエッチング処理を行うことによって、配線溝（すなわち配線接続用のビアホール）のパターンに形成したパターンの開口７ａを形成する。６ｂは、フォトリソグラフィー処理後のレジスト層である。
【００２３】
次に、図１ｅに示すように、レジスト層６ｂ及びシリコン酸化膜５をマスクにして、ドライエッチングにより、Ｌｏｗ−ｋ膜４に配線溝７ｂを形成する。ドライエッチング後には、配線溝７ｂ内に残渣物９が付着する。また、配線溝７ｂ内のＬｏｗ−ｋ膜４の表層近傍にはプラズマによるダメージを受けて分子構造が変化した、ダメージ層１０が形成される。
【００２４】
次に、図２ｆに示すように、ドライエッチングによるエッチング残渣物９を除去するための、洗浄処理を行う。この洗浄処理はドライエッチング後のシリコン基板３を例えば、枚葉式の洗浄装置内に搬送し、薬液及び純水等のリンス処理を組み合わせて行う。このときダメージ層１０を介してＬｏｗ−ｋ膜４中に水分１１が吸収される。図３ａに示すようにＬｏｗ−ｋ膜４中の化学構造は、その多孔質内に水分１１であるＨ２Ｏを含んだ状態である。なお、図３ａは、図２ｆの配線溝７ｂの内壁部分の水分を吸収した領域Ａに対応し、ダメージ層１０及びＬｏｗーｋ膜４の化学構造を示している。
【００２５】
この時パターンマスクは、レジスト層６ｂのみでも構わず、ドライエッチング後にアッシングによりレジスト層６ｂを除去する。
【００２６】
次に、洗浄後のＬｏｗーｋ膜４を有した半導体基板２に対して、同一装置、例えば乾燥処理室（チャンバー）内で減圧乾燥による水分除去と、シラザン系化合物による処理でダメージ層１０の表面改質、いわゆるシリル化とを行う。
【００２７】
すなわち、図２ｇに示すように、枚葉式の洗浄装置の処理室内で、減圧乾燥、すなわち減圧中で加熱処理して乾燥することによりＬｏｗ−ｋ膜４内部の水分１１をダメージ層１０を介して脱離させる。すなわち、図３ｂ（図２ｇの領域Ａに対応する）に示すように、ダメージ層１０及びＬｏｗ−ｋ膜４よりＨ２Ｏが取り除かれた化学構造となる。
【００２８】
次いで、図２ｈに示すように、減圧乾燥処理と同一処理室内で連続してシラザン系化合物、本例では、Ｓｉ−ｎ結合及びＣＨ３の結合からなる化合物であるＨＭＤＳ（ヘキサメチルジシラザン）の処理を行うことにより、ダメージ層１０をシリル化して回復する。図４に示すように、ダメージ層１０の結合Ｓｉ−ＯＨ（図４中左図参照）は、ＨＭＤＳ処理されることで、ダメージ層１０はＳｉ−Ｏ−Ｓｉ−（ＣＨ３）３（図４中右図参照）に置き換えられる。反応式を化１に示す。
【００２９】
【化１】
2005340288.tif 000003
【００３０】
このダメージ層１０の表面改質処理では、減圧乾燥した減圧下で処理室内にＨＭＤＳガス（ＨＭＤＳ液体を気化したもの）を導入してＨＭＤＳ処理する。減圧下でＨＭＤＳ処理ができないときは、処理室内を不活性ガス（例えばＮ２ガス、Ａｒガス等）でパージし、この不活性ガスをキャリアガスとしてＨＭＤＳガスを処理室内に導入する。そして、ＨＭＤＳガスとダメージ層１０とを反応させてダメージ層１０をシリル化する。このときのキャリアガスとＨＭＤＳガスの比率、すなわちキャリアガス：ＨＭＤＳガスは、２０：１〜５：１の範囲とすることができる。
【００３１】
次に、図示せざるも、配線溝７ｂ内のストッパー層３を選択的にエッチング除去した後、配線溝７ｂ内を埋めるように導電層を成膜し、パターニングして配線溝７ｂ内の配線接続部と配線を形成する。例えばダマシン法を用い、配線溝を含む表面に銅（Ｃｕ）バリア膜を成膜し、パターニングして配線溝７ｂ内の配線接続部を通じて下層の電極（あるいは配線）と接続した上層配線を形成する。多層配線を形成する場合は、図２ｂから図２ｈの工程が繰替えされる。このようにして、目的の配線を形成した半導体装置を得る。
【００３２】
上述した実施の形態に係る半導体装置の製造方法では、減圧乾燥と表面改質を同一装置の同一処理室内で行うようにしたが、その他、同一装置内において、互いにシャッタ手段を介して隣接する減圧乾燥処理室と表面改質処理室でそれぞれ減圧乾燥と表面改質を大気に晒せずに連続して行うようにすることも可能である。この場合、表面改質処理室内に、ノズルを通じてＨＭＤＳ液体を供給しＨＭＤＳ液とダメージ層１０とを反応させる、あるいは供給管を通じてＨＭＤＳガスを供給しＨＭＤＳガスとダメージ層１０とを反応させるようになす。または、同一装置内において、乾燥処置室で減圧乾燥した後、表面改質を洗浄処置室で行うことも可能である。
【００３３】
上述した本実施の形態の半導体装置の製造方法では、洗浄処理、減圧乾燥処理とＨＭＤＳ処理を同一装置内で連続的に行ったが、各工程を別々の装置で行ってもよい。
減圧乾燥処理とＨＭＤＳ処理を別々の処理装置で行う場合は、減圧乾燥処理装置とＨＭＤＳ処理装置との間に処理すべき半導体基板を大気に晒さないで両装置間を搬送できるバッファ部を設けるようになす。この実施形態では、配線溝を形成したＬｏｗ−ｋ膜４を水洗浄処理後に、このＬｏｗ−ｋ膜４を有した半導体基板２を減圧乾燥処理を行う装置に格納して減圧乾燥する。その後、この半導体基板２をバッファ部を通じて表面改質処理を行う装置に搬送し、ＨＭＤＳ液、あるいはＨＭＤＳガスを導入してＬｏｗ−ｋ膜のダメージ層１０をＨＭＤＳ処理することによって回復させる。このように連続して処理することで、減圧乾燥後、ダメージ層を介してＬｏｗ−ｋ膜へ水分の再吸収が起こらなくなる。
【００３４】
本実施の形態に係る半導体装置の製造方法によれば、同一装置内、あるいは異なる装置で洗浄処理後の半導体基板２に対する減圧乾燥とＨＭＤＳ処理を大気に触れずに連続的に行うことにより、Ｌｏｗーｋ膜４内に吸収された水分を離脱させ、かつＬｏｗーｋ膜４内に再度水分を吸収させることなく、ＨＭＤＳ処理によるダメージ層１０をシリル化して回復させることができる。よって、水に起因しタＬｏｗーｋ膜４の耐圧廉価や誘電率の上昇を抑制することができる。また、ＨＭＤＳ処理によりドライエッチング時のＬｏｗーｋ膜４のプラズマダメージを回復することができる。
【００３５】
次に、図５〜図７の測定データを元に本実施の形態に係る半導体装置の製造方法の優位性を説明する。
図５は、Ｌｏｗーｋ膜に対して、未処理、洗浄処理のみ、洗浄と減圧乾燥処理、洗浄とシリル化処理を行ったときの、それぞれの水分含有の状態を表したグラフである。図５では、縦軸に水分含有量をとり、横軸に加熱温度をとる。加熱温度を上げて行くに従って蒸発して膜中に含まれる水分が離脱し、その後蒸発が減って行く状態を示している。
この図５のグラフによれば、曲線（ａ）の未処理では、膜中の含まれる水分が極めて少ない。曲線（ｂ）の洗浄処理のみの状態では、膜中に多く水分が含まれる。曲線（ｄ）の洗浄後にシリル化処理した場合では、水分の離脱が少なく、膜中に多く水分が残る。曲線（ｃ）の洗浄後に減圧乾燥した場合には、膜中の水分が離脱する。このグラフから分かるように、洗浄後のシリル化処理のみでは膜中の水分離脱を十分に行うことはできない。これに対して洗浄処理した後に減圧乾燥するときは、膜中の水分が十分離脱し、膜が確実に乾燥することが認められる。
【００３６】
図６は、基板の処理状態を変えて、基板の層間絶縁膜の誘電率を測定したグラフである。
先ず、未処理な状態の半導体装置の誘電率ｆ１は、もっとも低い値となる。
次に、半導体装置を洗浄処理した後の誘電率ｆ２は、未処理と比べ３倍程度上昇する値となる。
次に、半導体装置を洗浄処理後にＨＭＤＳ処理した後の誘電率ｆ３は、洗浄処理後にくらべ誘電率が若干減少する。
次に、洗浄処理後、減圧乾燥なしの基板では、洗浄処理後の誘電率ｆ２と同等まで上昇して誘電率ｆ４となる。
このとき、洗浄処理後、減圧乾燥ありの基板では、未処理基板の誘電率ｆ１と同等の誘電率ｅ５と低くなる。
【００３７】
図７は、基板の処理状態を変えて、その後７日間大気中に放置した場合の各基板の層間絶縁膜の誘電率を測定したグラフである。ただし、未処理基板については、７日間大気中に放置しないものを用いる。
未処理基板の誘電率ｇ１が、もっとも低くなる。
次に、洗浄処理後の基板の誘電率ｇ２は、高い誘電率ｇ２となる。
次に、洗浄処理後にＨＭＤＳ処理を行った基板の誘電率ｇ３は、洗浄処理後の基板の誘電率ｇ２にくらべ若干低くなる。
洗浄処理後、減圧乾燥のみを行った誘電率ｇ４は、７日間大気中に放置している間に水分を吸収して、高くなる。
本実施の形態に係る洗浄処理後、減圧乾燥してＨＭＤＳ処理した基板の誘電率ｇ５は、未処理の基板の誘電率ｇ１と同等の低い誘電率を保持することができる。
【００３８】
上述の実験結果からも半導体基板の層間絶縁膜の洗浄後に減圧乾燥とＨＭＤＳ処理によるシリル化を連続して行うことは水分含有量の低減、しいては、誘電率の低減を図ることができる。
【図面の簡単な説明】
【００３９】
【図１】ａ〜ｅ  本発明に係る半導体装置の製造方法の一実施の形態を示す工程図である（その１）。
【図２】ｆ〜ｈ  本発明に係る半導体装置の製造方法の一実施の形態を示す工程図である（その２）。
【図３】ａ  図２ｆに対応したＬｏｗ−ｋ膜中の構造を示す化学構造式である。            ｂ  図２ｇに対応したＬｏｗ−ｋ膜中の構造を示す化学構造式である。
【図４】図２ｈに対応したＬｏｗ−ｋ膜中の構造を示す化学構造式である。
【図５】本発明に係る半導体装置の製造方法を用いた半導体装置と従来の半導体装置の配線間絶縁膜中の水分含有量に対する加熱温度の関係を比較したグラフである。
【図６】半導体装置の配線間絶縁膜中の誘電率を比較したグラフである。
【図７】本発明に係る半導体装置の製造方法を用いた半導体装置と従来の半導体装置の配線間絶縁膜中の誘電率を７日間大気中に放置して比較したグラフである。
【符号の説明】
【００４０】
２・・シリコン基板、３・・ストッパー膜、４・・層間絶縁膜（Ｌｏｗ−ｋ膜）、５・・シリコン酸化膜、６ａ・・フォトレジスト膜、６ｂ・・レジスト層、７ａ・・開口、７ｂ・・配線溝、９・・残渣物、１０・・ダメージ層、１１・水分、
【図１】
2005340288.tif 000004
【図２】
2005340288.tif 000005
【図３】
2005340288.tif 000006
【図４】
2005340288.tif 000007
【図５】
2005340288.tif 000008
【図６】
2005340288.tif 000009
【図７】
2005340288.tif 000010