(57)【要約】【課題】単位面積あたりの容量値が大きな容量素子を提供し、半導体集積回路の高集積化を図る。【解決手段】平板の形状を有した第１の電極板１１の上方に、第１の電極板１１と対向し、格子の形状を有した第２の電極板１３が配置される。格子の第２の電極板１３の開口部１３ａの中には、その開口部１３ａの側壁１３ｂと所定の間隔を持って配置され島状電極１４が配置されている。この島状電極１４は接続電極１５を介して、第１の電極板１１と電気的に接続されている。第１の電極板１１、第２の電極板１３、島状電極１４の間の空間には誘電体層である絶縁層１２が充填されている。【選択図】図１
2005340518.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極板と、
前記第１の電極板と対向してその上方に配置され格子の形状を有した第２の電極板と、
前記第２の電極板の開口部の中に該第２の電極板の開口部の側壁と所定の間隔を持って配置され、前記第１の電極板に電気的に接続された第１の島状電極と、
前記第１の電極板、前記第２の電極板、前記第１の島状電極の間の空間に配置された誘電体層と、を備えることを特徴とする容量素子。
【請求項２】
前記第２の電極板の上方に配置された第３の電極板を備え、前記第３の電極板は前記第１の島状電極と電気的に接続されていることを特徴とする請求項１に記載の容量素子。
【請求項３】
前記第３の電極板の上方に配置され格子の形状を有した第４の電極板を備え、前記第４の電極板は前記第２の電極板と電気的に接続されていることを特徴とする請求項２に記載の容量素子。
【請求項４】
前記第４の電極板の開口部の中に該第４の電極板の開口部の側壁と所定の間隔を持って配置され、前記第３の電極板に電気的に接続された第２の島状電極を備えることを特徴とする請求項３に記載の容量素子。
【請求項５】
前記第４の電極板の上方に配置された第５の電極板を備え、前記第５の電極板は前記第２の島状電極と電気的に接続されていることを特徴とする請求項４に記載の容量素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路等で利用される容量素子に関するものである。
【背景技術】
【０００２】
半導体集積回路に内蔵される様々な回路で容量素子が用いられている。例えば、図４に示すようなチョッパー型コンパレータにおいて、オペアンプ回路ＯＰの正入力端子（＋）と負入力端子（−）にはそれぞれ容量素子Ｃ１，Ｃ２が接続される。このような容量素子Ｃ１，Ｃ２では、単位面積当たりの容量値をできる限り大きくして、半導体集積回路のチップ面積を小さくすることが望まれる。
【０００３】
一般に半導体集積回路に組み込まれる容量素子として、例えば、図５の斜視図に示すように、広面積を有する第１の電極板１上に誘電体層である絶縁層２を介して第２の電極板３を平行に配置した平行平板型の容量素子がある。
【０００４】
また、図６の斜視図に示すように第１の電極板１上に絶縁層２を介して格子の形状を有した第２の電極板４を配置した容量素子が知られている。この格子型容量素子では、格子の第２の電極板４には多数の開口部４ａが設けられるが、第２の電極板４の主面と第１の電極板１との間で容量が生じることに加えて、その開口部４ａの側壁４ｂと第１の電極板１との間での容量を生じるため、図５の平行平板型容量素子に比して単位面積当たりの大きな容量値を得ることができる。
【特許文献１】特開２００２−１００７３２号公報
【特許文献２】特開平７−０３８０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、近年の半導体集積回路では、更なる高集積化を図るため、単位面積あたりの容量値がさらに大きな容量素子の開発が望まれている。
【課題を解決するための手段】
【０００６】
そこで、本発明の容量素子は、第１の電極板と、前記第１の電極板と対向してその上方に配置され格子の形状を有した第２の電極板と、前記第２の電極板の開口部の中に該第２の電極板の開口部の側壁と所定の間隔を持って配置され、前記第１の電極板に電気的に接続された第１の島状電極と、前記第１の電極板、前記第２の電極板、前記第１の島状電極の間の空間に配置された誘電体層と、を備えることを特徴とするものである。
【発明の効果】
【０００７】
本発明の容量素子によれば、格子の形状を有した第２の電極板と第１の電極板との間に生じる容量に加えて、第２の電極板の開口部の側壁と第１の島状電極との間に生じる容量が加わるため、従来の平行平板型容量素子や格子型容量素子に比して単位面積当たりの容量値を大きく確保することが可能になる。
【発明を実施するための最良の形態】
【０００８】
次に、本発明の第１の実施形態に係る容量素子について図１を参照して説明する。図１の斜視図に示すように、平板の形状を有した第１の電極板１１の上方に、第１の電極板１１と対向し、格子の形状を有した第２の電極板１３が配置される。格子の第２の電極板１３の開口部１３ａの中には、その開口部１３ａの側壁１３ｂと所定の間隔を持って配置され島状電極１４が配置されている。この島状電極１４は接続電極１５を介して、第１の電極板１１と電気的に接続されている。第１の電極板１１、第２の電極板１３、島状電極１４の間の空間には誘電体層である絶縁層１２が充填されている。
【０００９】
格子の形状を有した第２の電極板１３と第１の電極板１１との間に生じる容量に加えて、第２の電極板１３の開口部１３ａの側壁１３ｂと島状電極１４との間に生じる容量が加わるため、従来の平行平板型容量素子や格子型容量素子に比して単位面積当たりの容量値を大きく確保することが可能になる。
【００１０】
なお、図１は格子の形状を有した第２の電極板１３の１つの開口部１３ａ及びその周辺だけを示しているが、実際には第２の電極板１３は複数の開口部１３ａを有している。それら全ての開口部１３ａの中に、第１の電極板１１と電気的に接続された島状電極１４が配置されることがその容量値を大きくする上で好ましい。
【００１１】
次に、本発明の第２の実施形態に係る容量素子について図２及び図３を参照して説明する。図２はこの容量素子の平面図、図３は図２のＸ−Ｘ線に沿った断面図である。この容量素子は半導体集積回路の多層配線構造を利用して構成したものである。
【００１２】
第１層メタル層で形成された平板形状の第１の電極板２１上に、ＣＶＤ法により第１の層間絶縁層２２が形成され、この第１の層間絶縁層２２上に、格子の形状を有する第２の電極板２３が形成される。この第２の電極板２３には複数の開口部２３ａが形成されている。そして、開口部２３ａの中に、その開口部２３ａの側壁２３ｂと所定の間隔を持って配置され第１の島状電極２４が配置されている。この第１の島状電極２４は、第１の層間絶縁層２２に形成されたビアホールに埋め込まれた接続電極２５を介して第１の電極板２１と電気的に接続されている。ここで、格子の形状を有する第２の電極板２３及び第１の島状電極２４とは第２層メタル層で形成される。
【００１３】
これらの第２の電極板２３及び第１の島状電極２４を被うように、ＣＶＤ法により第２の層間絶縁層２６が形成される。そして、第２の層間絶縁層２６上に、第３層メタル層で形成された平板形状の第３の電極板２７が形成される。この第３の電極板２７は第２の層間絶縁層２６に形成されたビアホールに埋め込まれた接続電極２８を介して第１の島状電極２４と電気的に接続されている。
【００１４】
また、第３の電極板２７上に、ＣＶＤ法により第３の層間絶縁層２９が形成され、この第３層間絶縁層２９上に、格子の形状を有する第４の電極板３０が形成される。この第４の電極板３０には複数の開口部３０ａが形成されている。そして、開口部３０ａの中に、その開口部３０ａの側壁３０ｂと所定の間隔を持って配置され第２の島状電極３１が配置されている。この第２の島状電極３１は、第３層間絶縁層２９に形成されたビアホールに埋め込まれた接続電極３２を介して第３の電極板２７と電気的に接続されている。ここで、格子の形状を有する第４の電極板３０及び第２の島状電極３１とは第４層メタル層で形成される。
【００１５】
これらの第４の電極板３０及び第２の島状電極３１を被うように第４の層間絶縁層３２が形成される。そして、第４の層間絶縁層３２上に、平板形状の第５の電極板３３が形成される。この第５の電極板３３は第４の層間絶縁層３２に形成されたビアホールに埋め込まれた接続電極３４を介して第２の島状電極３１と電気的に接続されている。そして、格子の形状を有した第２の電極板２３と第４の電極板３０とは図示しないビアホールに埋め込まれた接続電極を介して電気的に接続されている。
【００１６】
上述の容量素子によれば、格子の形状を有した第２の電極板２３と第４の電極板３０が一方の容量電極を構成し、平板形状を有した第１の電極板２１、第３の電極板２７、第５の電極板３３、第１の島状電極２４、第２の島状電極３１が他方の容量電極を構成する。そして、この容量素子によれば、多層配線構造を利用して、格子の形状を有した２枚の電極板である、第２の電極板２３及び第４の電極板３０を積み上げ、その上下に平板形状を有した１の電極板２１、第３の電極板２７、第５の電極板３３を配置し、さらに、２つの島状電極、第１の島状電極２４、第２の島状電極３１を設けているので、第１の実施形態の容量素子に比してさらに単位面積当たりの容量値を増大させることができる。
【００１７】
なお、この実施形態によれば、５層メタル配線プロセスを例として説明したが、同様な構造を積み上げることで、さらに単位面積当たりの容量値を増大させることも可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係る容量素子の斜視図である。
【図２】本発明の第２の実施形態に係る容量素子の平面図である。
【図３】図２のＸ−Ｘ線に沿った断面図である。
【図４】チョッパー型コンパレータの回路図である。
【図５】従来例に係る平行平板型容量素子の斜視図である。
【図６】従来例に係る格子型容量素子の斜視図である。
【図１】
2005340518.tif 000003
【図２】
2005340518.tif 000004
【図３】
2005340518.tif 000005
【図４】
2005340518.tif 000006
【図５】
2005340518.tif 000007
【図６】
2005340518.tif 000008