(57)【要約】【課題】  １つのセル送信部に何らかの異常が発生しても、ＡＴＭ通信装置全体のシステムダウンに至ることが無いＡＴＭ通信装置を提供する。【解決手段】  セル送信部２１〜２ｎから出力されるセルを共通セルバッファ１２に蓄えて回線送信部１３からハイウェイ回線３０に送信する。バッファ制御部１４は、共通セルバッファ１２を制御すると共に、セル送信部２１〜２ｎから出力されるセルのヘッダ情報をＡＴＭヘッダ通知信号１０１によりＣＰＵ１６に伝える。ＣＰＵ１６は、セルのヘッダ情報からセル送信部毎の発生速度を検出し、メモリ１５内に記録されている識別テーブルを参照し、検出した発生速度がセル送信部毎に定めた設定帯域の値以上となったセル送信部を特定する。新たなセルを出力しないように特定したセル送信部にリセット制御信号１０３を送出してリセットする。【選択図】  図１
2005236789.tif 000002
【特許請求の範囲】
【請求項１】
複数のセル送信部から出力されるセルを共通セルバッファに蓄えて回線側に送信するＡＴＭ（Asynchronous Transfer Mode）通信装置において、
前記セル送信部から出力されるセルの発生速度を前記セル送信部毎に検出する手段と、
検出した前記発生速度が前記セル送信部毎に定めた所定の値以上となった前記セル送信部が新たなセルを出力しないように前記セル送信部を制御する手段と、
を備えることを特徴とするＡＴＭ通信装置。
【請求項２】
セル送信部を識別する識別情報を伴ったＡＴＭのセルを生成して出力する複数のセル送信部と、
前記セル送信部からセルを入力して共通に蓄えるセルバッファ部と、
前記セルバッファ部に蓄えられているセルを回線側に送信する回線送信部と、
前記セルバッファ部に蓄えられる前記セルを前記識別情報毎に判別するセル判別部と、
前記セル送信部毎に、前記識別情報と、前記セル送信部に割り当てられたセル送出の設定帯域とを対応付けて記憶するメモリ部と、
前記セル判別部の判別結果を元に、前記セル送信部の単位時間あたりのセル送出数を算出し、前記セル送出数が対応する設定帯域の範囲外か否かを前記メモリ部の記憶内容から判断する帯域判断部と、
前記帯域判断部における判断の結果が範囲外を示す場合に、対応する前記セル送信部が新たなセルを出力しないように前記セル送信部をリセットするリセット部と、
を備えることを特徴とするＡＴＭ通信装置。
【請求項３】
前記複数のセル送信部と前記セルバッファ部との間にＡＴＭスイッチ部を備え、
前記ＡＴＭスイッチ部は、前記セル送信部を識別する識別情報をＶＰＩ（Virtual Path Identifier）およびＶＣＩ（Virtual Channel Identifier）に書き換え、
前記セル判別部、前記メモリ部および前記帯域判断部が扱う前記識別情報は、前記ＶＰＩおよびＶＣＩであることを特徴とする請求項２記載のＡＴＭ通信装置。
【請求項４】
前記セルバッファ部と前記ＡＴＭスイッチ部との間にタイムスタンプ付加部を備え、
前記タイムスタンプ付加部は、前記セルバッファ部に送られる前記セルに対してタイムスタンプを付加し、
前記帯域判断部は、前記タイムスタンプに基づき前記単位時間あたりのセル送出数を算出することを特徴とする請求項２記載のＡＴＭ通信装置。
【請求項５】
複数のセル送信部から出力されるセルを共通セルバッファに蓄えて回線側に送信するＡＴＭ通信装置におけるバッファオーバフロー回避方法であって、
前記セル送信部から出力されるセルの発生速度を前記セル送信部毎に検出するステップと、
検出した前記発生速度が前記セル送信部毎に定めた所定の値以上であるか否かを判断するステップと、
前記所定の値以上となる前記セル送信部に対しては、新たなセルを出力しないように前記セル送信部を制御するステップと、
を含むことを特徴とするバッファオーバフロー回避方法。
【請求項６】
複数のセル送信部を備えるＡＴＭ通信装置におけるバッファオーバフロー回避方法であって、
前記セル送信部が、前記セル送信部を識別する識別情報を伴ったセルを生成して出力するステップと、
前記セル送信部から出力されるセルを共通セルバッファ部に蓄えて回線側に送信するステップと、
前記セルバッファ部に蓄えられる前記セルを前記識別情報毎に判別するステップと、
前記判別結果を元に、前記セル送信部の単位時間あたりのセル送出数を算出するステップと、
予め、前記セル送信部毎に、前記識別情報と、前記セル送信部に割り当てられたセル送出の設定帯域とを対応付けて記憶した内容を元に、前記セル送出数が対応する設定帯域の範囲外か否かを判断するステップと、
前記判断の結果が範囲外を示す場合に、対応する前記セル送信部が新たなセルを出力しないように前記セル送信部をリセットするステップと、
を含むことを特徴とするバッファオーバフロー回避方法。
【請求項７】
前記識別情報は、ＶＰＩ（Virtual Path Identifier）およびＶＣＩ（Virtual Channel Identifier）であることを特徴とする請求項６記載のバッファオーバフロー回避方法。
【請求項８】
前記セル送信部から出力される前記セルにタイムスタンプを付加し、前記タイムスタンプに基づき前記単位時間あたりのセル送出数を算出することを特徴とする請求項６記載のバッファオーバフロー回避方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＴＭ（Asynchronous Transfer Mode）通信装置およびバッファオーバフロー回避方法に関し、特に複数の送信部からのセルを共通のセルバッファに蓄えるＡＴＭ通信装置およびその装置におけるバッファオーバフローの回避方法に関する。
【背景技術】
【０００２】
ＡＴＭによる通信方法は、音声、データ、画像といった異なるトラフィックの性質を持つメディアを一元的に扱い、様々なサービス品質を統合化して提供することができる。このような通信方法を扱うＡＴＭ通信装置では、様々なサービスに応じた、遅延あるいは廃棄率などの転送品質の要求に対応するために、ＡＴＭのセルに対し品質クラス毎の送信制御を行っている。この品質クラス毎の制御方法については、例えば特許文献１において共通セルバッファを用いた品質クラス毎の制御方法が提案されている。１つのセルバッファを全ての品質クラスで共通として用いることで、品質クラス毎にセルバッファを設けるよりも、メモリ容量を小さくすることができる利点がある。
【０００３】
また、特許文献２には、加入者端末毎に最低帯域を確保し、上限帯域の制限を行う帯域制御方法を有するＡＴＭ通信装置が開示されている。この装置は、加入者端末毎に送信帯域およびセル溢れ情報を監視し、監視制御部が登録した基本帯域を確保し、監視制御部が登録した上限帯域に応じた比率で共用帯域を分配し、上限帯域によって抑制する手段を設けている。
【０００４】
さらに、関連する技術として、特許文献３には、１回のデータ送出量と送出回数に対するデータ送出量の平均とをあらかじめ定められた量を超えないようにデータ送出を制御するデータ伝送装置が開示されている。この装置は、データ送出の平均目標を事前に各データ送出タイミングにて累積するとともに、データ送出の送出量の実績を累積し、これら累積した管理値に基づいて、次回に送出要求を行う際のデータ送出量の上限値を決定している。
【０００５】
【特許文献１】特開平９−９３２５６号公報  （図１７）
【特許文献２】特開２００１−２９２１４８号公報  （図１）
【特許文献３】特開２００１−３５２３４５号公報  （図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のＡＴＭ通信装置では、各加入者終端装置に共通のセルバッファを設けるとともに、設定した帯域を超えないように、あるいは超えた場合に、各加入者終端装置に個々に帯域制限を行うように制御している。
【０００７】
しかしながら、ＡＴＭ通信装置の何らかの異常、例えばハードウェアの障害やソフトウェアのバグなどによって、各加入者終端装置の帯域制限が機能しなくなることが考えられる。従来のＡＴＭ通信装置では、通常の動作における帯域制限に関しては、うまく機能するものの、異常動作時における帯域制限に関しては何ら開示していない。
【０００８】
すなわち、複数のセル送信部が実装され、１つのセル送信部に何らかの異常が発生して設定帯域以上の帯域でＡＴＭセルを送出し続けた場合、共通セルバッファがオーバーフローすることにより、他の正常なセル送信部の通信が妨げられ、装置全体がシステムダウンに陥る可能性があった。
【０００９】
また、従来の技術では共通セルバッファのオーバーフローを検出するが、異常なセル送信部を特定する手段を持たないため、装置全体をリセット（システムリセット）することにより装置を復旧させるしかなかった。したがって、システムリセットにより、装置全体の再起動を行い、正常なセル送信部に対しても通信に必要な各種パラメータの再設定が必要となるため、正常なセル送信部に割り当てられている呼が切断されてしまう虞があった。
【００１０】
本発明の目的は、１つのセル送信部に何らかの異常が発生しても、ＡＴＭ通信装置全体のシステムダウンに至ることが無いＡＴＭ通信装置およびバッファオーバフロー回避方法を提供することにある。
【課題を解決するための手段】
【００１１】
前記目的を達成するために、本発明に係るＡＴＭ通信装置は、第１の視点によれば、複数のセル送信部から出力されるセルを共通セルバッファに蓄えて回線側に送信するＡＴＭ（Asynchronous Transfer Mode）通信装置に適用される。ＡＴＭ通信装置は、セル送信部から出力されるセルの発生速度をセル送信部毎に検出する手段と、検出した発生速度がセル送信部毎に定めた所定の値以上となったセル送信部が新たなセルを出力しないようにセル送信部を制御する手段と、を備える。
【００１２】
また、本発明に係るＡＴＭ通信装置は、第２の視点によれば、セル送信部を識別する識別情報を伴ったＡＴＭのセルを生成して出力する複数のセル送信部と、セル送信部からセルを入力して共通に蓄えるセルバッファ部と、セルバッファ部に蓄えられているセルを回線側に送信する回線送信部と、を備える。また、セルバッファ部に蓄えられるセルを識別情報毎に判別するセル判別部と、セル送信部毎に、識別情報と、セル送信部に割り当てられたセル送出の設定帯域とを対応付けて記憶するメモリ部と、セル判別部の判別結果を元に、セル送信部の単位時間あたりのセル送出数を算出し、セル送出数が対応する設定帯域の範囲外か否かをメモリ部の記憶内容から判断する帯域判断部と、を備える。さらに、帯域判断部における判断の結果が範囲外を示す場合に、対応するセル送信部が新たなセルを出力しないようにセル送信部をリセットするリセット部を備える。
【００１３】
さらに、本発明に係るバッファオーバフロー回避方法は、第３の視点によれば、複数のセル送信部から出力されるセルを共通セルバッファに蓄えて回線側に送信するＡＴＭ通信装置におけるバッファオーバフロー回避方法である。この方法は、セル送信部から出力されるセルの発生速度をセル送信部毎に検出し、検出した発生速度がセル送信部毎に定めた所定の値以上であるか否かを判断して、所定の値以上となるセル送信部に対しては、新たなセルを出力しないようにセル送信部を制御する。
【００１４】
また、本発明に係るバッファオーバフロー回避方法は、第４の視点によれば、複数のセル送信部を備えるＡＴＭ通信装置におけるバッファオーバフロー回避方法である。この方法は、セル送信部が、セル送信部を識別する識別情報を伴ったセルを生成して出力するステップと、セル送信部から出力されるセルを共通セルバッファ部に蓄えて回線側に送信するステップと、を含む。また、セルバッファ部に蓄えられるセルを識別情報毎に判別するステップと、判別結果を元に、セル送信部の単位時間あたりのセル送出数を算出するステップと、を含む。さらに、予め、セル送信部毎に、識別情報と、セル送信部に割り当てられたセル送出の設定帯域とを対応付けて記憶した内容を元に、セル送出数が対応する設定帯域の範囲外か否かを判断するステップと、判断の結果が範囲外を示す場合に、対応するセル送信部が新たなセルを出力しないようにセル送信部をリセットするステップと、を含む。
【発明の効果】
【００１５】
本発明によれば、セル送信部が異常動作となり設定帯域より高い帯域にてＡＴＭセルを送信したとき、共通セルバッファのオーバーフローが発生する前に、設定帯域を超える帯域でセルを送信しているセル送信部を特定してセル送信部をリセット制御するため、システムダウンを未然に防ぐことができる。
【００１６】
また、異常動作により設定帯域を超える帯域で送信するセル送信部を特定し、異常なセル送信部のみリセット制御することにより、システムダウンを回避できるため、システムリセットによる装置全体の再起動および正常なセル送信部の通信に必要な各種パラメータの再設定が必要ないため、正常なセル送信部に割り当てられている呼が切断されてしまうことがなくなる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施形態に係るＡＴＭ通信装置は、複数のセル送信部から出力されるセルを共通セルバッファに蓄えて回線側に送信する。また、ＡＴＭ通信装置は、セル送信部から出力されるセルの発生速度をセル送信部毎に検出する手段と、検出した発生速度がセル送信部毎に定めた所定の値以上となったセル送信部が新たなセルを出力しないようにセル送信部を制御する手段と、を備える。
【００１８】
このような構成のＡＴＭ通信装置は、セル送信部が異常動作となり設定帯域より高い帯域にてＡＴＭセルを送信したとき、共通セルバッファのオーバーフローが発生する前に、設定帯域を超える帯域でセルを送信しているセル送信部を特定してセル送信部をリセット制御してバッファオーバフローを回避するように動作する。
【実施例１】
【００１９】
次に、本発明について図面を参照してさらに詳しく説明する。図１は、本発明の第１の実施例に係るＡＴＭ通信装置の構成を表すブロック図である。図１において、ＡＴＭ通信装置は、複数のセル送信部２１〜２ｎ、ＡＴＭスイッチ部１１、ハイウェイインタフェース部１０を備え、不図示の上位装置とハイウェイ回線３０を介して接続される。ハイウェイインタフェース部１０は、共通セルバッファ１２、回線送信部１３、バッファ制御部１４、ＣＰＵ１６およびメモリ１５を備える。
【００２０】
セル送信部２１〜２ｎは、ＡＴＭスイッチ部１１を介して共通セルバッファ１２にＡＴＭセルを送信する。送信するＡＴＭセルのＡＴＭヘッダは、他のセル送信部が送信するＡＴＭセルのＡＴＭヘッダと重複して識別されないように設定される。
【００２１】
ＡＴＭスイッチ部１１は、セル送信部２１〜２ｎから受信するＡＴＭセルのヘッダ（装置内ＡＴＭヘッダ）を、ハイウェイ回線３０に出力するＡＴＭセルのヘッダ（回線側ＡＴＭヘッダ）に変換して、共通セルバッファ１２に送信する。なお、回線側ＡＴＭヘッダには、論理的な通信路を識別するためのＶＰＩ（Virtual Path Identifier）およびＶＣＩ（Virtual Channel Identifier）の情報が含まれる。
【００２２】
共通セルバッファ１２は、ハイウェイ回線３０の伝送速度に対する速度調整、および送信調停の際のバッファリングを行う。
【００２３】
バッファ制御部１４は、ＡＴＭスイッチ部１１から受信したＡＴＭセルの共通セルバッファ１２への書き込み制御、および共通セルバッファ１２に格納されたＡＴＭセルの読み出し制御を行う。また、バッファ制御部１４は、ＡＴＭセルの書き込み制御時に、ＡＴＭスイッチ部１１から受信したＡＴＭセルのＡＴＭヘッダ（ＶＰＩ／ＶＣＩ）をＡＴＭヘッダ通知信号１０１によってＣＰＵ１６に通知する。さらに、共通セルバッファ１２の監視を行い、滞留セルがバッファの許容範囲を超えるとセルバッファオーバーフロー通知信号１０２によってＣＰＵ１６に通知する。また、ＡＴＭセルの読み出し制御時に、バッファ制御部１４は、品質クラスに対応した優先順位による送信調停を行い、回線送信部１３にＡＴＭセルを送信する。
【００２４】
回線送信部１３は、ハイウェイ回線速度へのレート変換、レベル変換およびフォーマット変換をおこない、上位装置へＡＴＭセルを送出する。例えば、ＳＤＨ（Synchronous Digital Hierarchy）のフレームにＡＴＭセルをマッピングし上位装置に送信する。
【００２５】
また、ＣＰＵ１６は、メモリ１５の内容を参照して、各部の監視制御、設定帯域を超える帯域にて送信しているセル送信部の特定を行う。また、セル送信部２１〜２ｎに対して、個別にリセット制御を行えるリセット制御信号１０３を送出する。
【００２６】
次にＡＴＭ通信装置の動作について説明する。初めにハイウェイインタフェース部１０が起動すると、ＣＰＵ１６は、予め、回線側ＡＴＭヘッダ値に対するセル送信部２１〜２ｎの識別情報、およびセル送信部２１〜２ｎの設定帯域情報を含む識別テーブルをメモリ１５に記録する。
【００２７】
識別テーブルの内容の例を図２に示す。図２は、本発明の実施例に係るＡＴＭ通信装置におけるメモリ内の識別テーブルの内容の例を示す図である。識別テーブルには、セル送信部識別と、回線側ＡＴＭヘッダ（ＶＰＩ／ＶＣＩ）と、設定帯域とが関連付けて記録される。例えば、セル送信部２１に対しては、ＶＰＩ＝０、ＶＣＩ＝６０、設定帯域が５１２ｋｂｐｓであり、セル送信部２２に対しては、ＶＰＩ＝０、ＶＣＩ＝６４、設定帯域が１２８ｋｂｐｓであることが記録されている。
【００２８】
共通セルバッファ１２に受信されるＡＴＭセルは、ＡＴＭスイッチ部１１にてヘッダ変換されるため、識別テーブルには、ハイウェイ回線側のＡＴＭヘッダ（ＶＰＩ／ＶＣＩ）に対応する情報を記録することにより、ＡＴＭヘッダの内容からセル送信部２１〜２ｎを特定することができる。
【００２９】
セル送信部２１〜２ｎが送信するＡＴＭセルの送信帯域には、予め、全てのセル送信部２１〜２ｎの送信帯域の合計（以下、合計帯域）がハイウェイ回線３０の伝送速度以下となるように、セル送信部２１〜２ｎには、サービス内容に応じた設定帯域（送信帯域の上限）が設定される。
【００３０】
セル送信部２１〜２ｎは、設定帯域以下にてＡＴＭセルを送出し、送出されたＡＴＭセルは、ＡＴＭスイッチ部１１にて受信される。
【００３１】
ＡＴＭスイッチ部１１は、セル送信部２１〜２ｎから送出されたＡＴＭセルのヘッダ（装置内ＡＴＭヘッダ）を、ハイウェイ回線３０に出力するＡＴＭセルのヘッダ（回線側ＡＴＭヘッダ）に変換して、ハイウェイインタフェース部１０内の共通セルバッファ１２に送信する。
【００３２】
バッファ制御部１４は、ＡＴＭセルを受信すると、ＡＴＭヘッダより品質クラスを検出し、共通セルバッファ１２にＡＴＭセルを書き込むと共に、ＡＴＭヘッダ通知信号１０１によってＣＰＵ１６にＡＴＭヘッダの情報を通知する。
【００３３】
また、バッファ制御部１４は、共通セルバッファ１２からのＡＴＭセルの読み出し制御時に、品質クラスに対応した優先順位による送信調停を行い、回線送信部１３に送信する。
【００３４】
回線送信部１３は、受信したＡＴＭセルに対し、レート変換、レベル変換、およびフォーマット変換を行い、不図示の上位装置に送信する。
【００３５】
次に、ＣＰＵの動作を説明する。図３は、本発明の第１の実施例に係るＡＴＭ通信装置のＣＰＵの動作フローを示すフローチャート図である。ステップＳ１０でスタートすると、ＣＰＵ１６は、セル送信部毎のセル送出数を判別する。すなわち、ＡＴＭヘッダ通知信号１０１によってバッファ制御部１４から受信したＡＴＭヘッダをＶＰＩ／ＶＣＩ毎に管理し、単位時間あたりの受信数をカウントする（ステップＳ１１）。
【００３６】
続いて、ＣＰＵ１６は、単位時間あたりのカウント値から、ＡＴＭスイッチ部１１から共通セルバッファ１２が受信するＡＴＭセルのセル送信部毎の発生速度（送信帯域）を算出する（ステップＳ１２）。
【００３７】
さらに、メモリ１５内の図２に示すような識別テーブルの内容を読み出し、ＶＰＩ／ＶＣＩ毎にＡＴＭセルの送信帯域が、設定帯域以下であるか否かを判断する（ステップＳ１３）。セル送信部２１〜２ｎが送出するＡＴＭセルの発生速度（送信帯域）が設定帯域より低い帯域であった場合、共通セルバッファ１２からの読み出しは、合計帯域がハイウェイ回線３０の伝送速度より小さいため、共通セルバッファ１２がオーバーフローすることはない。したがって、ステップＳ１１に戻り、再びセル送出数の判別を行う。
【００３８】
一方、セル送信部２１〜２ｎのいずれかが、設定帯域より高い帯域にて、ＡＴＭセルを送信し続けると、バッファ制御部１４から受信するＡＴＭヘッダ（ＶＰＩ／ＶＣＩ）のカウント値が増加するため、ＣＰＵ１６が算出する送信帯域が設定帯域より高くなる。ＣＰＵ１６は、メモリ１５内の識別テーブルを参照し、送信帯域が設定帯域より大きい場合、該当するＡＴＭセルが設定帯域を超えているため、受信したＡＴＭヘッダの送信元のセル送信部２１〜２ｎのいずれかが設定帯域を超える帯域でＡＴＭセルを送信していると判断する。
【００３９】
メモリ１５内には予め、回線側ＡＴＭヘッダ値（ＶＰＩ／ＶＣＩ）と設定帯域とセル送信部２１〜２ｎの識別情報が記録されている為、ＣＰＵ１６は、識別テーブルを参照し、設定帯域を超える帯域でＡＴＭセルを送信している、セル送信部２１〜２ｎのいずれかを特定する。
【００４０】
ＣＰＵ１６は、特定したセル送信部（セル送信部２１〜２ｎのいずれか）に対して、リセット制御信号１０３を送出しリセット制御を行う（ステップＳ１４）。特定されたセル送信部は、リセット制御によりセルの送信を停止する。
【００４１】
その後、リセット制御に伴う処理が終了するまで、所定の時間待って（ステップＳ１５）、ステップＳ１１に戻り、再びセル送出数の判別を行う。
【００４２】
以上のように動作することで、設定帯域を超える帯域でＡＴＭセルを送信しているセル送信部が、リセット制御によりセル送信を停止するため、共通セルバッファ１２のオーバーフローが回避され、システムダウンを防ぐことが出来る。
【実施例２】
【００４３】
次に、本発明の第２の実施例について図面を参照して説明する。図４は、本発明の第２の実施例に係るＡＴＭ通信装置の構成を表すブロック図である。図４において、ＡＴＭ通信装置は、図１に示すＡＴＭ通信装置に対し、ＡＴＭスイッチ部１１と共通セルバッファ１２との間に、タイムスタンプ付加部１７を追加した構成となっている。
【００４４】
次に、本実施例の動作について、タイムスタンプ付加部１７を中心に説明する。ＡＴＭスイッチ部１１は、セル送信部２１〜２ｎから送出されたＡＴＭセルのヘッダ（装置内ＡＴＭヘッダ）を、ハイウェイ回線３０に出力するＡＴＭセルのヘッダ（回線側ＡＴＭヘッダ）に変換して、ハイウェイインタフェース部１０内のタイムスタンプ付加部１７に送信する。
【００４５】
タイムスタンプ付加部１７は、ＡＴＭスイッチ部１１から受信したＡＴＭセルに、セル到着時刻（以下タイムスタンプ）を付加し、共通セルバッファ１２に送信する。
【００４６】
バッファ制御部１４ａは、ＡＴＭセルを受信すると、ＡＴＭヘッダより品質クラスを検出し、共通セルバッファ１２にＡＴＭセルを書き込むと共に、ＡＴＭヘッダ・タイムスタンプ通知信号１１１によってＣＰＵ１６にＡＴＭヘッダとタイムスタンプの情報を通知する。
【００４７】
また、ＣＰＵ１６は、ＡＴＭヘッダ・タイムスタンプ通知信号１１１によってバッファ制御部１４ａから受信したＡＴＭヘッダ（ＶＰＩ／ＶＣＩ）をＶＰＩ／ＶＣＩ毎に、１つ前に受信したタイムスタンプからセル受信時間間隔を計算し、単位時間あたりの平均値から、ＡＴＭスイッチ部１１から受信するＡＴＭセルの送信帯域を算出する。ＣＰＵ１６は、メモリ１５内の図２に示すような識別テーブルを参照し、ＶＰＩ／ＶＣＩ毎にＡＴＭセルの送信帯域が、設定帯域以下であるか否かを検出する。
【００４８】
セル送信部２１〜２ｎのいずれかが、設定帯域を超える帯域にて、ＡＴＭセルを送信し続けると、ＣＰＵ１６が算出する送信帯域が設定帯域より高くなる。ＣＰＵ１６は、メモリ１５内の識別テーブルを参照し、送信帯域が設定帯域以上である場合、該当するＡＴＭセルが設定帯域を超えているため、受信したＡＴＭヘッダの送信元のセル送信部２１〜２ｎのいずれかが設定帯域を超える帯域でＡＴＭセルを送信していると判断する。
【００４９】
ＣＰＵ１６は、特定したセル送信部２１〜２ｎに対してリセット制御を行う。設定帯域を超える帯域でＡＴＭセルを送信しているセル送信部が、リセット制御によりセル送信を停止するため、共通セルバッファ１２のオーバーフローが回避され、システムダウンを防ぐことができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施例に係るＡＴＭ通信装置のブロック図である。
【図２】本発明の実施例に係るＡＴＭ通信装置におけるメモリ内の識別テーブルの内容の例を示す図である。
【図３】本発明の第１の実施例に係るＡＴＭ通信装置のＣＰＵの動作フローを示すフローチャート図である。
【図４】本発明の第２の実施例に係るＡＴＭ通信装置のブロック図である。
【符号の説明】
【００５１】
１０  ハイウェイインタフェース部
１１  ＡＴＭスイッチ部
１２  共通セルバッファ
１３  回線送信部
１４、１４ａ  バッファ制御部
１５  メモリ
１６  ＣＰＵ
１７  タイムスタンプ付加部
２１〜２ｎ  セル送信部
３０  ハイウェイ回線
１０１  ＡＴＭヘッダ通知信号
１０２  セルバッファオーバーフロー通知信号
１０３  リセット制御信号
１１１  ＡＴＭヘッダ・タイムスタンプ通知信号
【図１】
2005236789.tif 000003
【図２】
2005236789.tif 000004
【図３】
2005236789.tif 000005
【図４】
2005236789.tif 000006