(57)【要約】【課題】  消費電力が少ない液晶表示装置を提供する【解決手段】  液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数個のシフトレジスタとを形成した液晶表示装置とする。【選択図】    図１ 
2005258196.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数個のシフトレジスタとを形成したことを特徴とする液晶表示装置。
【請求項２】
前記シフトレジスタにＮビットのデジタル値を保持し、シフトレジスタのクロック周期を変えて階調に対応した時間信号に変換して前記液晶表示電極を駆動することを特徴とする請求項１記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関するものである。
【背景技術】
【０００２】
現在、液晶表示装置としてＴＮ（ツイステッド・ネマティック）液晶を使用したＴＦＴ液晶装置が数多く生産されている。テレビやノートパソコンをはじめ多くの電気製品の表示部として使用されている。デジタルスチルカメラなどのビューファインダーも光学式の物から液晶表示装置を使用した一眼レフの製品が増えてきて、小型で高解像度の表示装置が要求されている。さらに、携帯製品においては、電池容量の関係で消費電力の低減が要求されていて、液晶表示装置に対しても低消費電力化が要求されている。
【０００３】
ＴＦＴ液晶表示装置は、液晶表示部の他に、画像処理装置を実装している。画像処理装置は画像データを保存するための記憶装置であるフレームメモリから読み出されたＮビットのデータをラッチ回路に取り込み、シフトレジスタの出力で選択されたラッチ回路のデータをＤＡ変換器に供給して、２のＮ乗個の階調に応じた電圧を発生させて、液晶表示電極に印加することで階調表示を行っているのが一般的である。
【０００４】
液晶表示画素を増やして解像度を上げると、データを取り込むためのクロックの周波数が高くなり、前記ラッチ回路の数も増えるため、複数のラッチ回路の入力部に接続されたデータラインの容量による画像データの遅延が問題になってくる。
【０００５】
そこで、１行分のシフトレジスタを複数対設けて、フレームメモリから読み出されたデータを取り込むためのシフトレジスタと、ＤＡ変換器にデータを供給するためのシフトレジスタを切り換えることで、画像データの遅延の問題を解消する方法がとられている。（例えば特許文献１参照）
【０００６】
【特許文献１】特開２０００−１２２６２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前記駆動回路では、ラッチ回路に接続されたデータラインの遅延を解消するために、ラッチ回路の代わりにシフトレジスタを使用しているが、ＤＡ変換器を使用することにおいては、従来とおなじである。格子状に配列された液晶表示画素の場合、通常は列の数と同じＤＡ変換器を設けているので、解像度を上げるとＤＡ変換器の数が増え、画像処理装置の部分の面積も増え、そこでの消費電力も増大することになる。
【０００８】
本発明は回路面積と消費電力の大きいＤＡ変換器の使用をやめ、小型で消費電力が少ない液晶表示装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数個のシフトレジスタとを形成した液晶表示装置とする。
【発明の効果】
【００１０】
液晶表示画素に画像データを記憶する複数個のシフトレジスタを形成したので、フレームメモリを使用しないで静止画像が表示できる液晶表示装置ができた。液晶表示電極を駆動する信号を、ＤＡ変換器を使用しないで作成できるので、小型で消費電力が少ない液晶表示装置ができた。
【発明を実施するための最良の形態】
【００１１】
液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数個のシフトレジスタとを形成した液晶表示装置とし、前記シフトレジスタにＮビット（Ｎは正の整数）のデジタル値を保持し、該デジタル値を時間信号に変換してから液晶表示電極を駆動する液晶表示装置とする。また、シフトレジスタのクロック周期を変えることで、該デジタル値を時間信号に変換してから、ハイとロウの信号で液晶を駆動する。
【実施例１】
【００１２】
図１は本発明の液晶表示装置に形成した液晶表示電極を駆動するための回路図である。点線１３に囲まれた部分が液晶表示画素１つに形成した液晶表示電極駆動回路である。ＮビットのＮが３で映像信号のデータ線ＤＡＴＡ［３：０］２３が４ビットの場合を示している。図２は液晶表示画素を１フィールド分駆動する回路の動作を示す信号波形図であり、図１と図２を使って液晶表示電極駆動回路１３を１フィールド分駆動する動作を説明する。データ線ＤＡＴＡ［３：０］２３の０ビット目にハイ（１）、１ビット目にロウ（０）、２ビット目にハイ（１）、３ビット目にロウ（０）が供給されているものとする。
【００１３】
図１において、ＩＮＶ３−Ａ０２、ＩＮＶ２−Ａ０４、ＩＮＶ１−Ａ０６、ＩＮＶ０−Ａ０８はクロックドインバータでクロックφ１がハイの時オンになる。ＩＮＶ３−Ｂ０３、ＩＮＶ２−Ｂ０５、ＩＮＶ１−Ｂ０７、ＩＮＶ０−Ｂ０９はクロックドインバータでクロックφ２がハイの時オンになる。ＩＮＶ３−Ａ０２とＩＮＶ３−Ｂ０３が３ビット目、ＩＮＶ２−Ａ０４とＩＮＶ２−Ｂ０５が２ビット目、ＩＮＶ１−Ａ０６とＩＮＶ１−Ｂ０７が１ビット目、ＩＮＶ０−Ａ０８とＩＮＶ０−Ｂ０９が０ビット目のシフトレジスタを形成している。１０はＯＲ回路ＯＲ、１１はエクスクルーシブＯＲ回路ＸＯＲで１２はデータセレクタ回路ＳＥＬである。２１はＯＲ回路ＯＲ１０の出力信号線ＤＡＴＡ、２２は液晶表示電極ＰＩＸＥＬ、１３は液晶表示電極駆動回路、２３はデータ線ＤＡＴＡ［３：０］、２４はデータセレクト信号線ＤＳＥＬ［１：０］、２５は液晶表示画素セレクト信号線Ｒ−ＳＥＬで、２６は書込信号線ＷＲＩＴＥ、２７は反転信号線ＡＬＴである。０１はＦＥＴで、信号線Ｒ−ＳＥＬ２５がハイのときオンになりロウのときオフになる。
【００１４】
図２は、１フィールド分のクロックφ１、クロックφ２、ＤＡＴＡ［３：０］２３、Ｒ−ＳＥＬ２５、ＷＲＩＴＥ２６、ＯＲ１０の出力信号ＤＡＴＡ、ＡＬＴ２７、ＰＩＸＥＬ２２の信号波形を示している。
【００１５】
図２の１フィールドの開始のＡ部で信号線ＷＲＩＴＥ２６をハイにしておき、信号線ＤＳＥＬ２４［１：０］でデータ線ＤＡＴＡ［３：０］２３の０ビット目の信号を選択してＳＥＬ１２から出力する。ここで、クロックφ１をハイφ２をロウにした状態で信号線Ｒ−ＳＥＬ２５をハイにする。このときデータ線ＤＡＴＡ［３：０］２３の０ビット目の信号はＳＥＬ１２、ＦＥＴ０１、ＩＮＶ３−Ａ０２を通り反転されてＩＮＶ３−Ｂ０３の入力に供給される。
【００１６】
次に、信号線Ｒ−ＳＥＬ２５をロウにしてからクロックφ１をロウφ２をハイにするとＩＮＶ−３Ｂ０３の入力信号は反転されてＩＮＶ−３Ｂ０３から出力される。データ線ＤＡＴＡ［３：０］２３の１ビット目、２ビット目、３ビット目の信号も同じ動作を行うと、データ線ＤＡＴＡ［３：０］２３の０ビット目の信号はＩＮＶ０−Ｂ０９の出力まで伝搬される。次に、信号線ＷＲＩＴＥ２６をロウにすると、ＩＮＶ０−Ｂ０９の出力信号はＯＲ１０を通り信号線ＤＡＴＡ２１に出力されて、図２のＢ部のＤＡＴＡ波形になる。
【００１７】
この後、クロックφ１とφ２のハイとロウを繰り返すと、信号線ＤＡＴＡ２１の波形はＣ部、Ｄ部、Ｅ部の様になり、データ線ＤＡＴＡ［３：０］２３の信号データの０ビット目、１ビット目、２ビット目、３ビット目と同じ波形が信号線ＤＡＴＡ２１に現れる。このとき、クロックφ１とφ２周期をＢ部に対してＣ部は２倍、Ｄ部は４倍、Ｅ部は８倍にすることで、デジタルデータのビットの重みに対応したパルスの幅（時間）を得ることができる。図２のＡ部とＦ部の様にクロックφ１とφ２が短い周期で変化する時に、ＯＲ１０の入力の信号線ＷＲＩＴＥ２６をハイにして不要な信号が信号線ＤＡＴＡ２１に出力されないようにしている。
【００１８】
１／２フィールドＢの期間は液晶のＤＣバランスをとるためのもので、信号線Ｒ−ＳＥＬ２５をロウにした状態で、１／２フィールドＡと同じようにクロックφ１とφ２を変化させると、図２の様にＤＡＴＡの波形がＦ部、Ｇ部、Ｈ部、Ｉ部、Ｊ部とＡ部、Ｂ部、Ｃ部、Ｄ部、Ｅ部で同じになる。ＸＯＲ１１の入力の信号線ＡＬＴ２７を１／２フィールドＡの期間ロウで１／２フィールドＢの期間ハイにすることで、液晶表示電極ＰＩＸＥＬ２２に印加される電圧が１／２フィールド毎に反転してＤＣバランスが保たれる。図２のＬＥＤの期間、ＬＥＤなどの光源を発光させて画像の表示を行う。
【００１９】
また、図２のＡ部で信号線Ｒ−ＳＥＬ２５をロウのままにし、前記クロックφ１とφ２を同じように入力し続けると、フィールドメモリを使用しなくても静止画像を表示し続けることができる。
【００２０】
ＤＡ変換器を使用しないで、Ｎビットのデジタル信号を、シフトレジスタのクロック周期を変えることで、階調に対応した時間信号に変換して液晶電極を駆動するので、消費電力が少なく、小型で高解像度の液晶表示装置を作ることができる。
【００２１】
本発明はデジタル映像信号を時間信号に変換して、パルスの幅により液晶をオン・オフさせて階調を表しているので、ＦＬＣ（強誘電性液晶）のように応答速度が速い液晶を使った液晶表示装置に特に適している。
【図面の簡単な説明】
【００２２】
【図１】本発明の液晶表示装置に形成した液晶表示電極を駆動するための回路図
【図２】液晶表示画素１３を１フィールド分駆動する回路の動作を示す信号波形図
【符号の説明】
【００２３】
０１    ＦＥＴ
０２    ＩＮＶ３−Ａ      ：３ビット目のクロックドインバータ
０３    ＩＮＶ３−Ｂ      ：３ビット目のクロックドインバータ
０４    ＩＮＶ２−Ａ      ：２ビット目のクロックドインバータ
０５    ＩＮＶ２−Ｂ      ：２ビット目のクロックドインバータ
０６    ＩＮＶ１−Ａ      ：１ビット目のクロックドインバータ
０７    ＩＮＶ１−Ｂ      ：１ビット目のクロックドインバータ
０８    ＩＮＶ０−Ａ      ：０ビット目のクロックドインバータ
０９    ＩＮＶ０−Ｂ      ：０ビット目のクロックドインバータ
φ１              ：クロックドインバータのクロック
φ２              ：クロックドインバータのクロック
１０    ＯＲ              ：ＯＲ回路
１１    ＸＯＲ            ：エクスクルーシブＯＲ回路
１２    ＳＥＬ            ：データセレクタ回路
１３                      ：液晶表示電極駆動回路
２１    ＤＡＴＡ          ：ＯＲ回路の出力信号線
２２    ＰＩＸＥＬ        ：液晶表示電極
２３    ＤＡＴＡ［３：０］：データ線
２４    ＤＳＥＬ［１：０］：データセレクト信号線
２５    Ｒ−ＳＥＬ        ：液晶表示画素セレクト信号線
２６    ＷＲＩＴＥ        ：書込信号線
２７    ＡＬＴ            ：反転信号線
【図１】
2005258196.tif 000003
【図２】
2005258196.tif 000004