(57)【要約】【課題】ＭＯＳ型トランジスタの上方にＴｉ層付き配線層を設けた場合に水素アニール処理により工程ダメージの回復を図る。【解決手段】半導体基板１０のＰ型ウェル領域１２の表面にフィールド絶縁膜１４を形成した後、絶縁膜１４の素子孔内の半導体部分にＭＯＳ型トランジスタＴを形成する。基板上面に層間絶縁膜１６、配線層１８〜２４、シリコン酸化膜２６、シリコン窒化膜２８、シリコン酸化膜３０及び配線層３２〜３６を順次に形成する。窒化膜２８は、プラズマＣＶＤ法により堆積したシリコン窒化膜をトランジスタＴのチャンネル部を覆うようにパターニングして形成する。配線層３２は、Ｔｉ層３２ａにＡｌ系金属層３２ｂを重ねた積層からなるもので、トランジスタＴのチャンネル電流の方向に平行な方向の幅が５μｍ以上ある。図４の状態で工程ダメージ回復のための水素アニール処理を行なうと、窒化膜２８が水素供給源として作用する。【選択図】図４
2005223068.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の主表面にＭＯＳ型トランジスタを形成する工程と、
前記半導体基板の一方の主表面及び前記ＭＯＳ型トランジスタを覆って絶縁膜を形成する工程と、
前記絶縁膜の上にプラズマＣＶＤ法によりシリコン窒化層を堆積すると共に該シリコン窒化層をその一部が前記ＭＯＳ型トランジスタのチャンネル部を覆って残存するように除去することにより前記シリコン窒化層の残存部からなるシリコン窒化膜を形成する工程と、
前記絶縁膜及び前記シリコン窒化膜の上に他の絶縁膜を介し又は介さずにチタン層と配線材層との積層を形成すると共に該積層をその一部が前記ＭＯＳ型トランジスタのチャンネル部を覆って残存するように除去することにより前記積層の残存部からなる配線層を形成する工程と、
前記配線層を形成した後、水素含有雰囲気中で前記ＭＯＳ型トランジスタに工程ダメージ回復のための熱処理を施す工程と
を含む半導体装置の製法。
【請求項２】
前記配線層を形成する工程では、前記積層をその一部が５μｍ以上の幅で残存するように除去することにより前記配線層として５μｍ以上の幅を有する配線層を形成する請求項１記載の半導体装置の製法。
【請求項３】
前記配線層を形成した後、前記配線層を覆ってプラズマＣＶＤ法によりパッシベーション用のシリコン窒化膜を形成する工程を更に含み、前記パッシベーション用のシリコン窒化膜を形成した後、前記ＭＯＳ型トランジスタに前記熱処理を施す請求項１又は２記載の半導体装置の製法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＯＳ型ＩＣ（ＭＯＳ型トランジスタ［絶縁ゲート型電界効果トランジスタ］を含む集積回路）等の半導体装置の製法に関し、特に水素アニール処理によりＭＯＳ型トランジスタの工程ダメージを回復させる方法の改良に関するものである。
【背景技術】
【０００２】
従来、ＭＯＳ型トランジスタに工程ダメージ回復のために水素含有雰囲気中で熱処理（水素アニール処理）を施すことは知られている（例えば、特許文献１参照）。また、水素アニール処理を行なう場合、ＭＯＳ型トランジスタの上方にＴｉ（チタン）層を含む配線材層が存在すると、Ｔｉ層が水素を吸蔵するため、工程ダメージの回復が不十分となることも知られている（例えば、特許文献２参照）。
【０００３】
図８は、従来のＭＯＳ型ＩＣの一例を示すものである。シリコン基板１の表面には、シリコン酸化膜からなるフィールド絶縁膜２が形成されており、絶縁膜２の第１及び第２の素子孔内のシリコン部分には、それぞれ第１及び第２のＭＯＳ型トランジスタＴ１及びＴ２が形成されている。
【０００４】
トランジスタＴ１は、ゲート絶縁膜Ｆと、ゲート電極層Ｇと、電極層Ｇの両側のサイドスペーサＫ１，Ｋ２と、不純物濃度が比較的低いソース領域Ｓ１及びドレイン領域Ｄ１と、不純物濃度が比較的高いソース領域Ｓ２及びドレイン領域Ｄ２とを備えたもので、いわゆるＬＤＤ（Lightly  Doped  Drain）構造となっている。トランジスタＴ２は、トランジスタＴ１と同様の構成を有する。
【０００５】
基板上面には、絶縁膜２及びトランジスタＴ１，Ｔ２を覆ってＣＶＤ（ケミカル・ベーパー・デポジション）法によりシリコン酸化膜からなる層間絶縁膜３が形成される。絶縁膜３には、ホトリソグラフィ及びドライエッチング処理によりソース領域Ｓ２、ドレイン領域Ｄ２等にそれぞれ対応するソース用及びドレイン用の接続孔（図示せず）が形成される。絶縁膜３上にスパッタ法によりＴｉ層及びＡｌ合金層を順次に被着した後、被着層をホトリソグラフィ及びドライエッチング処理によりパターニングすることによりＴｉ層及びＡｌ合金層の積層からなるソース用及びドレイン用の配線層（図示せず）が形成される。このとき、絶縁膜３の上には、トランジスタＴ１を覆うようにＴｉ層４ａ及びＡｌ合金層４ｂの積層からなる配線材層４が形成される。
【０００６】
次に、トランジスタＴ１，Ｔ２には、工程ダメージを回復させるための水素アニール処理が施される。水素アニール処理は、主要な加工工程を終えた最終段階で行なうのが通常である。すなわち、ドライエッチング等の加工中のダメージにより界面準位が増加することがあるため、これらの加工工程の後で界面準位を低減する処理として水素アニール処理を行なうことに意味がある。
【０００７】
水素アニール処理の後は、絶縁膜３の上に配線材層４及び配線層を覆ってシリコン酸化膜５がＣＶＤ法により形成される。そして、酸化膜５の上には、シリコン窒化膜６がＣＶＤ法により形成される。酸化膜５及び窒化膜６は、パッシベーション（表面保護）膜として用いられる。
【特許文献１】特開平７−７４１６７号公報
【特許文献２】特開平９−２５２１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記した従来技術によると、配線材層４で覆われていないトランジスタＴ２においては、基板とゲート酸化膜との界面のダングリングボンドを水素で終端させることで工程ダメージを回復させ、しきい値電圧を適正値にすることができる。しかしながら、配線材層４で覆われているトランジスタＴ１においては、工程ダメージの回復が不十分であり、しきい値電圧を適正値にすることができない。また、複数の試料間でトランジスタＴ１のしきい値電圧がかなりばらつく。この原因は、Ｔｉ層４ａが水素を吸蔵するため、水素が基板とゲート酸化膜Ｆとの界面に十分に到達しないことにあると考えられる。
【０００９】
この発明の目的は、ＭＯＳ型トランジスタの上方にＴｉ層付き配線層を設けた場合に水素アニール処理により工程ダメージの回復を図ることができる新規な半導体装置の製法を提供することにある。
【課題を解決するための手段】
【００１０】
この発明に係る半導体装置は、
半導体基板の一方の主表面にＭＯＳ型トランジスタを形成する工程と、
前記半導体基板の一方の主表面及び前記ＭＯＳ型トランジスタを覆って絶縁膜を形成する工程と、
前記絶縁膜の上にプラズマＣＶＤ法によりシリコン窒化層を堆積すると共に該シリコン窒化層をその一部が前記ＭＯＳ型トランジスタのチャンネル部を覆って残存するように除去することにより前記シリコン窒化層の残存部からなるシリコン窒化膜を形成する工程と、
前記絶縁膜及び前記シリコン窒化膜の上に他の絶縁膜を介し又は介さずにチタン層と配線材層との積層を形成すると共に該積層をその一部が前記ＭＯＳ型トランジスタのチャンネル部を覆って残存するように除去することにより前記積層の残存部からなる配線層を形成する工程と、
前記配線層を形成した後、水素含有雰囲気中で前記ＭＯＳ型トランジスタに工程ダメージ回復のための熱処理を施す工程と
を含むものである。
【００１１】
この発明の半導体装置の製法によれば、Ｔｉ層付き配線層とＭＯＳ型トランジスタとの間にシリコン窒化膜を配置した状態で水素アニール処理（水素含有雰囲気中での工程ダメージ回復のための熱処理）が行なわれる。シリコン窒化膜は、プラズマＣＶＤ法により形成されたものである。プラズマＣＶＤ処理では、原料ガスとしてシラン、アンモニア等を用いるため、シリコン窒化膜は、完全なＳｉ３Ｎ４組成とはならず、膜中に未反応の水素をＮ−Ｈ，Ｓｉ−Ｈ等の結合状態で含んでいる。このため、プラズマＣＶＤ法により形成されたシリコン窒化膜は、水素アニール処理中に水素供給源として作用する。水素アニール処理では、水素含有雰囲気中から供給される水素に加えてシリコン窒化膜から供給される水素も界面準位の不活性化に寄与する。従って、Ｔｉ層付き配線層に覆われたＭＯＳ型トランジスタであっても工程ダメージを十分に回復させることができる。
【００１２】
シリコン窒化膜は、比誘電率が約７と大きいので、全面的に形成すると、配線間容量の増大を招く。そこで、この発明では、シリコン窒化膜をＭＯＳ型トランジスタのチャンネル部が覆われるようなパターンで形成することで配線間容量の増大を回避している。
【００１３】
この発明の半導体装置の製法において、前記配線層を形成する工程では、前記積層をその一部が５μｍ以上の幅で残存するように除去することにより前記配線層として５μｍ以上の幅を有する配線層を形成するようにしてもよい。この場合、ＭＯＳ型トランジスタの上方には、幅５μｍ以上の大面積のＴｉ層付き配線層が存在するため、熱処理の際にＴｉ層による水素の吸蔵量が多くなる。この発明では、配線層とＭＯＳ型トランジスタとの間にプラズマＣＶＤ法により形成したシリコン窒化膜が水素供給源として存在するので、工程ダメージを十分に回復させることができる。
【００１４】
この発明の半導体装置の製法では、前記配線層を形成した後、前記配線層を覆ってプラズマＣＶＤ法によりパッシベーション用のシリコン窒化膜を形成する工程を実行し、前記パッシベーション用のシリコン窒化膜を形成した後、前記ＭＯＳ型トランジスタに前記熱処理を施すようにしてもよい。
【００１５】
この場合、パッシベーション用のシリコン窒化膜は、水素が透過可能な厚さに形成する。前述したように、プラズマＣＶＤ法により形成されたシリコン窒化膜は、水素アニール処理中に水素供給源として作用するので、パッシベーション用のシリコン窒化膜から供給される水素も界面準位の不活性化に寄与する。従って、工程ダメージの一層十分な回復が可能となる。
【発明の効果】
【００１６】
この発明によれば、Ｔｉ層付き配線層に覆われたＭＯＳ型トランジスタにおいて工程ダメージの十分な回復を可能としたので、しきい値電圧の適正化及びしきい値電圧のばらつき低減が可能となる効果が得られる。
【００１７】
その上、水素供給用のシリコン窒化膜をＭＯＳ型トランジスタのチャンネル部を覆うパターンで形成することで配線間容量の増大を回避したので、動作の高速化及び動作マージンの確保が可能になる効果も得られる。
【発明を実施するための最良の形態】
【００１８】
図１〜５は、この発明の一実施形態に係るＭＯＳ型ＩＣの製法を示すもので、各々の図に対応する工程（１）〜（５）を順次に説明する。
【００１９】
（１）例えばシリコンからなる半導体基板１０の一方の主表面には、選択的な不純物イオン注入処理等によりＰ型ウェル領域１２を形成する。そして、ウェル領域１２の表面には、素子孔１４ａ及び接続孔１４ｂ，１４ｃを有するシリコン酸化膜からなるフィールド絶縁膜１４を選択酸化処理により形成する。フィールド絶縁膜１４は、ウェル領域１２の表面に選択エッチング処理により溝を設け、この溝を埋めるようにＣＶＤ法によりシリコン酸化膜等の絶縁膜を被着するなどして形成することもできる。
【００２０】
ウェル領域１２の表面において接続孔１４ａに対応する半導体部分には、周知の方法によりＭＯＳ型トランジスタＴを形成する。トランジスタＴは、ゲート絶縁膜Ｆと、ゲート電極層Ｇと、電極層Ｇの両側のサイドスペーサＫ１，Ｋ２と、不純物濃度が比較的低いＮ−型のソース領域Ｓ１及びドレイン領域Ｄ１と、不純物濃度が比較的高いＮ＋型のソース領域Ｓ２及びドレイン領域Ｄ２とを備えたもので、ＬＤＤ構造となっている。トランジスタＴとしては、ＬＤＤ構造のものに限らず、種々の構造のものを形成可能である。
【００２１】
ウェル領域１２の表面において接続孔１４ｂ，１４ｃにそれぞれ対応する半導体部分には、Ｐ＋型ウェルコンタクト領域ＣＮ１，ＣＮ２を選択的な不純物イオン注入処理等によりそれぞれ形成する。コンタクト領域ＣＮ１，ＣＮ２は、いずれもトランジスタＴにサブストレート電位を与えるために用いられる。
【００２２】
（２）基板１０の上面には、絶縁膜１４、トランジスタＴ及びコンタクト領域ＣＮ１，ＣＮ２を覆ってシリコン酸化膜等からなる層間絶縁膜１６を形成する。絶縁膜１６は、例えばＳＯＧ（スピン・オン・ガラス）等の塗布絶縁膜とＣＶＤ法等による堆積絶縁膜とを組合せて積層構造とすることにより平坦状に形成するのが好ましい。
【００２３】
次に、絶縁膜１６には、ソース領域Ｓ２，ドレイン領域Ｄ２，コンタクト領域ＣＮ１，ＣＮ２にそれぞれ対応する接続孔１６ａ，１６ｂ，１６ｃ，１６ｄをホトリソグラフィ及びドライエッチング処理により形成する。そして、絶縁膜１６の上には、接続孔１６ａ〜１６ｄを覆ってバリアメタル層としてのＴｉ層をスパッタ法等により被着した後、Ｔｉ層に重ねてＡｌ又はＡｌ合金（例えばＡｌ−Ｓｉ−Ｃｕ合金）等のＡｌ系金属層をスパッタ法等により被着する。この後、Ｔｉ層及びＡｌ系金属層の積層をレジスト層をマスクとするドライエッチング処理によりパターニングして配線層１８，２０，２２，２４を形成する。なお、配線層１８〜２４は、配線パターンに従って配線孔を有するレジスト層を形成した後、Ｔｉ層及びＡｌ系金属層の積層を被着してからレジスト層を除去するリフトオフ処理によって形成することもできる。
【００２４】
配線層１８は、Ｔｉ層１８ａにＡｌ系金属層１８ｂを重ねた積層からなるもので、接続孔１６ａを介してソース領域Ｓ２に接続される。配線層２０は、Ｔｉ層２０ａにＡｌ系金属層２０ｂを重ねた積層からなるもので、接続孔１６ｂを介してドレイン領域Ｄ２に接続される。配線層２２は、Ｔｉ層２２ａにＡｌ系金属層２２ｂを重ねた積層からなるもので、接続孔１６ｃを介してコンタクト領域ＣＮ１に接続される。配線層２４は、Ｔｉ層２４ａにＡｌ系金属層２４ｂを重ねた積層からなるもので、接続孔１６ｄを介してコンタクト領域ＣＮ２に接続される。配線層１８〜２４は、いずれも１層目の金属配線である。１層目の金属配線は、主にソース、ドレイン、ゲート、ウェルコンタクト等の近距離の接続に用いられるもので、さほど大きな配線幅を必要としない。
【００２５】
（３）絶縁膜１６の上には、配線層１８〜２４を覆ってシリコン酸化膜２６をＣＶＤ法により形成する。シリコン酸化膜２６は、図４に示すシリコン酸化膜３０と共に層間絶縁膜３１を構成するものである。
【００２６】
次に、シリコン酸化膜２６の上には、シリコン窒化層をプラズマＣＶＤ法により堆積する。そして、シリコン窒化層をその一部がトランジスタＴのゲート電極層Ｇの下方のチャンネル部を覆って残存するようにレジスト層をマスクとするドライエッチング処理によりパターニングすることによりシリコン窒化層の残存部からなるシリコン窒化膜２８を形成する。シリコン窒化膜２８は、後述する水素アニール処理の際に水素供給源として用いられるもので、プラズマＣＶＤ法により例えば５０〜３００ｎｍの厚さに形成する。なお、シリコン窒化膜２８は、膜２８のパターンに対応する孔を有するレジスト層を形成した後、シリコン窒化層を被着してからレジスト層を除去するリフトオフ処理によって形成することもできる。
【００２７】
図６には、シリコン窒化膜２８の平面パターンの一例を示す。図６の例では、シリコン窒化膜２８が絶縁膜１４の素子孔１４ａより若干小さい矩形状の平面パターンでゲート電極層Ｇの下方のチャンネル部を覆うように形成されている。図３は、図６のＸ−Ｘ’線に沿う断面に対応する。図６において、ＧＣは、ゲート電極層Ｇと１層目金属配線とのコンタクト部を示す。
【００２８】
（４）シリコン酸化膜２６の上には、シリコン窒化膜２８を覆ってシリコン酸化膜３０をＣＶＤ法により形成する。シリコン酸化膜３０は、シリコン酸化膜２６と共に層間絶縁膜３１を構成する。
【００２９】
次に、絶縁膜３１には、配線層２２，２４にそれぞれ対応する接続孔３０ａ，３０ｂをホトリソグラフィ及びドライエッチング処理により形成する。そして、絶縁膜３１の上には、接続孔３０ａ，３０ｂを覆ってバリアメタル層としてのＴｉ層をスパッタ法等により被着した後、Ｔｉ層に重ねてＡｌ又はＡｌ合金（例えばＡｌ−Ｓｉ−Ｃｕ合金）等のＡｌ系金属層をスパッタ法等により被着する。この後、Ｔｉ層及びＡｌ系金属層の積層をレジスト層をマスクとするドライエッチング処理によりパターニングして配線層３２，３４，３６を形成する。なお、配線層３２〜３６は、１層目の金属配線に関して前述したと同様にリフトオフ処理によって形成することもできる。
【００３０】
配線層３２は、Ｔｉ層３２ａにＡｌ系金属層３２ｂを重ねた積層からなるもので、図４，６に示すように素子孔１４ａ、トランジスタＴ、配線層１８，２０、シリコン窒化膜２８等を覆うように形成される。配線層３４は、Ｔｉ層３４ａにＡｌ系金属層３４ｂを重ねた積層からなるもので、接続孔３０ａを介して配線層２２に接続される。配線層３６は、Ｔｉ層３６ａにＡｌ系金属層３６ｂを重ねた積層からなるもので、接続孔３０ｂを介して配線層２４に接続される。
【００３１】
配線層３２〜３６は、いずれも２層目の金属配線である。２層目の金属配線は、近距離での接続の他に、電源電位や接地電位の供給など比較的長距離の配線として使用される。電源電位や接地電位を供給する長距離配線は、配線抵抗による電圧降下を低減するため、配線幅を大きく設定する必要がある。配線層３２は、この種の長距離配線の一例であり、図６に平面パターンを示すように素子孔１４ａ、ゲート電極層Ｇ等を覆って５μｍ以上の幅Ｗを有するように形成される。図４の断面は、図６のＸ−Ｘ’線に沿う断面に対応する。図６に示す配線幅Ｗは、チャンネル電流（ソース−ドレイン間電流）の方向に平行な方向の配線幅であるが、チャンネル電流の方向に直交する方向の配線幅が５μｍ以上のこともありうる。
【００３２】
上記した例では、シリコン窒化膜２８を層間絶縁膜３１中（シリコン酸化膜２６及び３０の間）に配置したが、シリコン窒化膜２８は、層間絶縁膜１６中、絶縁膜１６の上（シリコン酸化膜２６の下）、シリコン酸化膜３０の上（配線層３２の下）等に配置してもよい。
【００３３】
図４に示すように配線層３２〜３６を形成した後は、図４に示す構造体に水素アニール処理を施す。このときの処理条件は、水素濃度２０［％］、温度４００［℃］、時間３０［分］とすることができる。このような水素アニール処理においては、処理雰囲気中からの水素に加えてシリコン窒化膜２８からの水素がトランジスタＴのチャンネル部に供給され、界面準位の低減に寄与する。このため、配線層３２が幅５μｍ以上の大面積であってもドライエッチング等による工程ダメージを十分に回復させることができる。この結果、トランジスタＴのしきい値電圧が適正値となり、しきい値電圧のばらつきも低減される。
【００３４】
（５）水素アニール処理の後は、シリコン酸化膜３０の上に配線層３２〜３６を覆ってシリコン酸化膜３８をＣＶＤ法により形成する。そして、シリコン酸化膜３８の上には、シリコン窒化膜４０をプラズマＣＶＤ法により形成する。シリコン酸化膜３８及びシリコン窒化膜４０の積層はパッシベーション（表面保護）膜として用いられる。
【００３５】
上記した例では、パッシベーション膜を形成する前に水素アニール処理を行なったが、パッシベーション膜を形成した後、水素アニール処理を行なってもよい。この場合、パッシベーション用のシリコン窒化膜４０は、水素アニール処理の際に処理雰囲気中の水素が透過可能なように薄く（例えば５〜２０ｎｍ）に形成する。パッシベーション用のシリコン窒化膜４０は、プラズマＣＶＤ法により形成されたものであり、水素アニール処理中に水素供給源として作用する。このため、シリコン窒化膜４０からの水素もトランジスタＴのチャンネル部における界面準位の低減に寄与し、工程ダメージの一層十分な回復が可能となる。
【００３６】
図７は、図５のＩＣの変形例を示すものである。図７において、図５と同様の部分には同様の符号を付して詳細な説明を省略する。
【００３７】
図７の例の特徴は、層間絶縁膜１６の上に配線層１８〜２４を覆って図５のシリコン酸化膜２６の代りに積層膜２７を平坦状に形成した後、積層膜２７の上に図５のシリコン窒化膜２８を介さずにシリコン酸化膜３０を形成したことである。積層膜２７は、下から順にシリコン窒化膜２７ａ，シリコン酸化膜２７ｂ及びＳＯＧ膜２７ｃを重ねて形成したものである。
【００３８】
シリコン窒化膜２７ａは、前述したシリコン窒化膜２８と同様にしてプラズマＣＶＤ処理、パターニング処理等によりトランジスタＴのチャンネル部を覆うように形成し、一例として１８〜２４等の配線層がない領域上に１８等の各配線層の端部から１．０μｍ程度離間して形成する。シリコン酸化膜２７ｂは、ＣＶＤ法により絶縁膜１６、シリコン窒化膜２７ａ及び配線層１８〜２４を覆って形成する。ＳＯＧ膜２７ｃは、回転塗布法等により平坦状に形成した後、熱処理によりガラス状又はセラミック状にする。
【００３９】
積層膜２７を形成した後、積層膜２７及びシリコン酸化膜３０の積層からなる層間絶縁膜には、図４に関して前述したと同様にして接続孔３０ａ，３０ｂを形成する。そして、シリコン酸化膜３０の上には、図４に関して前述したと同様にして配線層３２〜３６を形成する。この後、図４に関して前述したと同様にして水素アニール処理を行なう。
【００４０】
次に、図５に関して前述したと同様にしてシリコン酸化膜３０の上に配線層３２〜３６を覆ってシリコン酸化膜３８及びシリコン窒化膜４０を形成する。水素アニール処理は、シリコン酸化膜３８及びシリコン窒化膜４０の積層からなるパッシベーション膜を形成する前に行なう代りに、前述したようにパッシベーション膜を形成した後行なうようにしてもよい。
【００４１】
図７に関して上記した製法によれば、水素アニール処理では、シリコン窒化膜２７ａが水素供給源として役立つので、工程ダメージの十分な回復が可能となる。また、シリコン窒化膜２７ａを各配線層からわずかに離間して形成したので、ＳＯＧ膜２７ｃの平坦性が良好となり、積層膜２７及びシリコン酸化膜３０の積層からなる層間絶縁膜の平坦性が向上する。
【図面の簡単な説明】
【００４２】
【図１】この発明の一実施形態に係るＭＯＳ型ＩＣの製法におけるウェルコンタクト領域形成までの工程を示す断面図である。
【図２】図１の工程に続く層間絶縁膜形成工程及び配線形成工程を示す断面図である。
【図３】図２の工程に続くシリコン酸化膜形成工程及びシリコン窒化膜形成工程を示す断面図である。
【図４】図３の工程に続くシリコン酸化膜形成工程及び配線形成工程を示す断面図である。
【図５】図４の工程に続くシリコン酸化膜形成工程及びシリコン窒化膜形成工程を示す断面図である。
【図６】図４の構造体における電極配置及びシリコン窒化膜配置を示す平面図である。
【図７】図５のＩＣの変形例に係るＭＯＳ型ＩＣを示す断面図である。
【図８】従来のＭＯＳ型ＩＣを示す断面図である。
【符号の説明】
【００４３】
１０：半導体基板、１２：Ｐ型ウェル領域、１４：フィールド絶縁膜、１６，３１：層間絶縁膜、１８〜２２，３２〜３６：配線層、２６，２６ｂ，３０，３８：シリコン酸化膜、２７：積層膜、２７ａ，２８，４０：シリコン窒化膜、２７ｃ：ＳＯＧ膜、Ｔ：ＭＯＳ型トランジスタ。
【図１】
2005223068.tif 000003
【図２】
2005223068.tif 000004
【図３】
2005223068.tif 000005
【図４】
2005223068.tif 000006
【図５】
2005223068.tif 000007
【図６】
2005223068.tif 000008
【図７】
2005223068.tif 000009
【図８】
2005223068.tif 000010