(57)【要約】【課題】消費電力を増大させずに高画質を得る。【解決手段】液晶表示装置は、一対の支持基板と、一対の支持基板間に挟持された液晶層と、一方の支持基板上にマトリクス状に配置され液晶分子の配向をそれぞれ制御する複数の画素回路ＰＸとを備える。特に、各画素回路ＰＸは第１および第２電源端子Ｔ１，Ｔ２と、液晶駆動電圧を液晶層に印加して液晶層内に実質的に横方向電界を生成する第１および第２画素電極１３，１３’と、映像信号を受け取るゲート電極を有して、第１電源端子Ｔ１および第１画素電極１３間および第２電源端子Ｔ２および第２画素電極１３’間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を第１および第２画素電極１３，１３’間の液晶容量に保持させる第１および第２ドライブトランジスタＮ２，Ｎ３とを含む。【選択図】図２
2005258416.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の電源端子と、液晶駆動電圧を液晶層に印加して液晶層内に実質的に横方向電界を生成する第１および第２の画素電極と、映像信号を受け取るゲート電極を有して、前記第１の電源端子および前記第１の画素電極間および前記第２の電源端子および前記第２の画素電極間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を前記第１および第２の画素電極間の液晶容量に保持させる第１および第２のドライブトランジスタとを備えることを特徴とする液晶画素メモリ。
【請求項２】
前記第１および第２の電源端子は前記液晶駆動電圧の極性を周期的に反転させるように前記第１および第２の電源端子の電位関係を変化させる電源回路に接続されることを特徴とする請求項１に記載の液晶画素メモリ。
【請求項３】
前記電源回路は第１および第２レベル間で交互に遷移する交流電圧を１８０°ずれた位相で前記第１および第２の電源端子に供給するように構成されることを特徴とする請求項２に記載の液晶画素メモリ。
【請求項４】
さらに前記映像信号を保持するために前記第１および第２のドライブトランジスタのゲート電極に接続される容量素子を備えることを特徴とする請求項１に記載の液晶画素メモリ。
【請求項５】
第１および第２の電源端子と、液晶駆動電圧を液晶層に印加して液晶層内に実質的に横方向電界を生成する第１および第２の画素電極と、映像信号を受け取るゲート電極を有して、前記第１の電源端子および前記第１の画素電極間および前記第２の電源端子および前記第２の画素電極間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を前記第１および第２の画素電極間の液晶容量に保持させる第１および第２のドライブトランジスタとを含む液晶画素メモリの駆動方法であって、映像信号を前記第１および第２のトランジスタのゲート電極に供給することにより前記第１および第２のドライブトランジスタのコンダクタンスを制御し、これらコンダクタンスにより設定される液晶駆動電圧の極性を周期的に反転させるように前記第１および第２の電源端子の電位関係を変化させることを特徴とする液晶画素メモリの駆動方法。
【請求項６】
前記映像信号の更新周期が前記液晶駆動電圧の反転周期に一致しないことを特徴とする請求項５に記載の液晶画素メモリの駆動方法。
【請求項７】
一対の支持基板と、前記一対の支持基板間に挟持される液晶層と、一方の支持基板上にマトリクス状に配置され液晶分子の配向をそれぞれ制御する複数の画素回路とを備え、各画素回路は第１および第２の電源端子と、液晶駆動電圧を前記液晶層に印加して前記液晶層内に実質的に横方向電界を生成する第１および第２の画素電極と、映像信号を受け取るゲート電極を有して、前記第１電源端子および前記第１の画素電極間および前記第２の電源端子および前記第２の画素電極間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を前記第１および第２の画素電極間の液晶容量に保持させる第１および第２のドライブトランジスタとを含むことを特徴とする液晶表示装置。
【請求項８】
前記第１および第２の電源端子は前記液晶駆動電圧の極性を周期的に反転させるように前記第１および第２の電源端子の電位関係を変化させる電源回路に接続されることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記一方の支持基板は前記複数の画素回路の行に沿って配置される複数の走査配線と、複数の画素回路の列に沿って配置される複数の映像信号配線とを有し、各画素回路は前記複数の走査配線および前記複数の映像信号配線によって区画された複数の画素領域の１つに配置され、一走査配線に接続されるゲート電極を有して一映像信号配線と前記第１および第２のドライブトランジスタのゲート電極との間に接続されるサンプリングトランジスタを含むことを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記電源回路は、前記支持基板と一体的に設けられることを特徴とする請求項８に記載の液晶表示装置。
【請求項１１】
各画素回路はさらに絶縁膜を介して前記第１および第２の画素電極の一部に重なり、所定の電位に設定される反射電極を含む請求項９に記載の液晶表示装置。
【請求項１２】
各画素回路の第１および第２の電源端子は隣接行および隣接列の画素回路とは逆に設定される一対の電源配線により構成されることを特徴とする請求項９に記載の液晶表示装置。
【請求項１３】
一対の支持基板と、前記一対の支持基板間に挟持される液晶層と、一方の支持基板上にマトリクス状に配置され液晶分子の配向をそれぞれ制御する複数の画素回路とを備え、各画素回路は第１および第２の電源端子と、液晶駆動電圧を前記液晶層に印加して前記液晶層内に実質的に横方向電界を生成する第１および第２の画素電極と、映像信号を受け取るゲート電極を有して前記第１電源端子および前記第１の画素電極間および前記第２の電源端子および前記第２の画素電極間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を前記第１および第２の画素電極間の液晶容量に保持させる第１および第２のドライブトランジスタとを含み、前記一方の支持基板は前記複数の画素回路の行に沿って配置される複数の第１のアドレス配線と、前記複数の画素回路の列に沿って配置される複数の第２のアドレス配線と、前記複数の画素回路の列に沿って配置される複数の映像信号配線とを有し、各画素回路はさらに前記複数の第１のアドレス配線および前記複数の第２のアドレス配線によって区画された複数の画素領域の１つに配置され、一対の第１および第２のアドレス配線の両方からの選択信号に応答して出力信号を発生する論理ゲート回路と、この出力信号を受け取るように接続されるゲート電極を有して一映像信号配線と前記第１および第２のドライブトランジスタのゲート電極との間に接続されるサンプリングトランジスタとを含むことを特徴とする液晶表示装置。
【請求項１４】
一対の支持基板と、前記一対の支持基板間に挟持される液晶層と、一方の支持基板上にマトリクス状に配置され液晶分子の配向をそれぞれ制御する複数の画素回路とを備え、各画素回路は第１および第２の電源端子と、液晶駆動電圧を前記液晶層に印加して前記液晶層内に実質的に横方向電界を生成する第１および第２の画素電極と、映像信号を受け取るゲート電極を有して前記第１電源端子および前記第１の画素電極間および前記第２の電源端子および前記第２の画素電極間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を前記第１および第２の画素電極間の液晶容量に保持させる第１および第２のドライブトランジスタとを含み、前記一方の支持基板は前記複数の画素回路の行に沿って配置される複数の第１のアドレス配線と、前記複数の画素回路の列に沿って配置される複数の第２のアドレス配線と、前記複数の画素回路の列に沿って配置される複数の映像信号配線とを有し、各画素回路はさらに前記複数の第１のアドレス配線および前記複数の第２のアドレス配線によって区画された複数の画素領域の１つに配置され、一対の第１および第２のアドレス配線の両方からの選択信号に応答して出力信号を発生する論理ゲート回路と、この出力信号を受け取るように接続されるゲート電極を有して一映像信号配線と前記第１および第２のドライブトランジスタのゲート電極との間に接続されるサンプリングトランジスタとを含む液晶表示装置の駆動方法であって、前記第１および第２のアドレス配線にアドレス選択信号をランダムに供給し、前記アドレス選択信号によって選択された画素回路に液晶駆動電圧を供給して前記液晶層を駆動させることを特徴とする液晶表示装置の駆動方法。
【請求項１５】
一対の支持基板と、前記一対の支持基板間に挟持された液晶層と、一方の支持基板上にマトリクス状に配置され液晶分子の配向をそれぞれ制御する複数の画素回路とを備え、各画素回路が第１および第２の電源端子と、液晶駆動電圧を液晶層に印加して液晶層内に実質的に横方向電界を生成する第１および第２の画素電極と、映像信号を受け取るゲート電極を有して、前記第１の電源端子および前記第１の画素電極間および前記第２の電源端子および前記第２の画素電極間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を前記第１および第２の画素電極間の液晶容量に保持させる第１および第２のドライブトランジスタとを含む液晶表示装置の駆動方法であって、映像信号を前記第１および第２のトランジスタのゲート電極に供給することにより前記第１および第２のドライブトランジスタのコンダクタンスを制御し、これらコンダクタンスにより設定される液晶駆動電圧の極性を周期的に反転させるように前記第１および第２電源端子の電位関係を変化させることを特徴とする液晶表示装置の駆動方法。
【請求項１６】
前記映像信号は単極性であることを特徴とする請求項５に記載の液晶画素メモリの駆動方法。
【請求項１７】
前記映像信号は単極性であることを特徴とする請求項７に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶分子の配向を制御するために周期的に極性反転される液晶駆動電圧を液晶層に印加する画素メモリ、液晶表示装置、およびこれらの駆動方法に関する。
【背景技術】
【０００２】
例えばアクティブマトリクス液晶表示装置は文字やグラフィックの情報を表示する表示装置としてＯＡ機器、その他の様々な機器で用いられている。この液晶表示装置は通常一対の基板間に液晶層を挟持した構造の表示パネルである。この表示パネルでは、複数の画素が表示画面を構成するためにマトリクス状に配置され、各々薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を介して駆動される。
【０００３】
従来のアクティブマトリクス液晶表示装置は、通常線順次走査方式で複数の画素を駆動する。線順次走査方式では、複数の画素が１水平ラインを構成する行単位に順次選択され、１水平ライン分の映像信号が選択行（左右方向）の画素に供給される。各画素はこの映像信号により充放電される画素容量を有し、この画素容量は映像信号の電圧を液晶駆動電圧として液晶層に印加する一対の電極間に得られる液晶容量とこの液晶容量に並列的に接続される補助容量とを含む。液晶分子の配向は液晶駆動電圧に対応して一対の電極間に生成される電界により制御される。液晶駆動電圧は映像信号の更新周期である１フレーム期間毎に極性が変化する。
【０００４】
液晶分子の配向が一方向の電界により継続的に駆動されると、液晶分子の偏在化が液晶層内に生じる。この偏在化は液晶表示装置を動作不能にするため、液晶駆動電圧の極性は例えば１フレーム期間毎に反転する必要がある。さらに、ドット反転駆動がフリッカを抑制するために行われる場合には、液晶分子の配向が隣接画素間で互いに逆の極性に設定される液晶駆動電圧により制御される。この場合、１水平ライン分の映像信号が１水平走査期間毎に極性反転され、複数の信号配線を介して選択行の画素に供給される。具体的には、信号配線用ドライバＬＳＩが１水平ライン分の映像信号に対応して複数の映像信号配線を駆動する。これら信号配線に寄生する配線容量はこのドライバＬＳＩによって１水平走査期間毎に反転した極性で充放電されるため、ドライバＬＳＩの消費電力は極めて大きい。ドライバＬＳＩの消費電力Pは、これら信号配線の総配線容量をCL、フレーム周波数をｆF、走査線数をNS  、映像信号の最大振幅（Peak-to-Peak値）をVSIGとすると、おおよそ
P  ＝CL・ｆF・ＮS・VSIG 2 
で与えられるが、液晶表示装置の表示パネルが大型化、高精細化すると、映像信号の配線容量とフレーム周波数の両方が増大するため、信号配線ドライバＬＳＩの消費電力が加速度的に増大することがわかる。この問題の解決策としては、第１の従来技術が提案されている(例えば特許文献１および特許文献２を参照)。この技術は、例えばＳＲＡＭ構造のメモリ素子を各画素回路内に設けて、映像信号をフレーム単位に間引くことにより消費電力の増大を抑制する。
【０００５】
また、アクティブマトリクス液晶表示装置では、高画質化も重要な課題である。この課題については、横電界駆動方式の液晶表示装置が第２の従来技術として提案されている（例えば特許文献３、特許文献４および特許文献５を参照）。横電界駆動方式の液晶表示装置は一方の基板の各画素領域に一対の画素電極を設け、これら画素電極によって電極平面、すなわち基板面に略平行な横方向電界を液晶層内に生成することにより液晶分子をこの面内で回転させることにより階調表示を行い、これにより広い視野範囲で高いコントラスト比と色再現性を実現する。
【特許文献１】特開平９−２５８１６８号公報
【特許文献２】特開平９−２７４２００号公報
【特許文献３】特開平７−３６０５８号公報
【特許文献４】特開２００３−１４９６６４号公報
【特許文献５】特開２００３−１５１５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
第１の従来技術では、画素回路内のメモリ素子がデジタルメモリであることから、通常の階調表示を行うために、表示すべき階調の数に対応する数だけのメモリ素子とこれに信号を供給する信号配線を配置する必要がある。例えば６４の階調を表示可能にするためには、６ビット分のメモリ素子および６本の信号配線を全画素の画素領域内に配置する必要がある。実際にこのような多数の素子や配線を限られた画素領域内に配置すると、開口率の低下および製造歩留まりの低下を招くことから、低消費電力で高画質の液晶表示装置を安価で提供することが困難になる。
【０００７】
第２の従来技術では、液晶表示装置の高画質化が可能であるが、信号配線用ドライバＬＳＩの消費電力の問題について考慮されていない。従って、各画素はドライバＬＳＩによって駆動される信号配線から映像信号をサンプリングトランジスタによってサンプリングし液晶駆動電圧として液晶層に直接的に印加するように構成されている。この構成では、上述した信号配線用ドライバＬＳＩの消費電力の増大を抑制することできない。
【０００８】
本発明はこのような問題を解決するものであって、消費電力を増大させずに高画質を得ることができる液晶画素メモリ、液晶表示装置、およびこれらの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１観点によれば、第１および第２の電源端子と、液晶駆動電圧を液晶層に印加して液晶層内に実質的に横方向電界を生成する第１および第２の画素電極と、映像信号を受け取るゲート電極を有して、第１の電源端子および第１の画素電極間および第２の電源端子および第２の画素電極間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を第１および第２の画素電極間の液晶容量に保持させる第１および第２のドライブトランジスタとを備える液晶画素メモリが提供される。
【００１０】
本発明の第２観点によれば、第１および第２の電源端子と、液晶駆動電圧を液晶層に印加して液晶層内に実質的に横方向電界を生成する第１および第２の画素電極と、映像信号を受け取るゲート電極を有して、第１の電源端子および第１の画素電極間および第２の電源端子および第２の画素電極間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を第１および第２の画素電極間の液晶容量に保持させる第１および第２のドライブトランジスタとを含む液晶画素メモリの駆動方法であって、映像信号を第１および第２のトランジスタのゲート電極に供給することにより第１および第２のドライブトランジスタのコンダクタンスを制御し、これらコンダクタンスにより設定される液晶駆動電圧の極性を周期的に反転させるように第１および第２の電源端子の電位関係を変化させる液晶画素メモリの駆動方法が提供される。
【００１１】
本発明の第３観点によれば、一対の支持基板と、一対の支持基板間に挟持される液晶層と、一方の支持基板上にマトリクス状に配置され液晶分子の配向をそれぞれ制御する複数の画素回路とを備え、各画素回路は第１および第２の電源端子と、液晶駆動電圧を液晶層に印加して液晶層内に実質的に横方向電界を生成する第１および第２の画素電極と、映像信号を受け取るゲート電極を有して、第１電源端子および第１の画素電極間および第２の電源端子および第２の画素電極間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を第１および第２の画素電極間の液晶容量に保持させる第１および第２のドライブトランジスタとを含む液晶表示装置が提供される。
【００１２】
本発明の第４観点によれば、一対の支持基板と、一対の支持基板間に挟持される液晶層と、一方の支持基板上にマトリクス状に配置され液晶分子の配向をそれぞれ制御する複数の画素回路とを備え、各画素回路は第１および第２の電源端子と、液晶駆動電圧を液晶層に印加して液晶層内に実質的に横方向電界を生成する第１および第２の画素電極と、映像信号を受け取るゲート電極を有して、第１電源端子および第１の画素電極間および第２の電源端子および第２の画素電極間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を第１および第２の画素電極間の液晶容量に保持させる第１および第２のドライブトランジスタとを含み、一方の支持基板は複数の画素回路の行に沿って配置される複数の第１のアドレス配線と、複数の画素回路の列に沿って配置される複数の第２のアドレス配線と、複数の画素回路の列に沿って配置される複数の映像信号配線とを有し、各画素回路はさらに複数の第１のアドレス配線および複数の第２のアドレス配線によって区画された複数の画素領域の１つに配置され、一対の第１および第２のアドレス配線の両方からの選択信号に応答して出力信号を発生する論理ゲート回路と、この出力信号を受け取るように接続されるゲート電極を有して一映像信号配線と第１および第２のドライブトランジスタのゲート電極との間に接続されるサンプリングトランジスタとを含む液晶表示装置が提供される。
【００１３】
本発明の第５観点によれば、一対の支持基板と、一対の支持基板間に挟持された液晶層と、一方の支持基板上にマトリクス状に配置され液晶分子の配向をそれぞれ制御する複数の画素回路とを備え、各画素回路が第１および第２の電源端子と、液晶駆動電圧を液晶層に印加して液晶層内に実質的に横方向電界を生成する第１および第２の画素電極と、映像信号を受け取るゲート電極を有して、第１の電源端子および第１の画素電極間および第２の電源端子および第２の画素電極間にそれぞれ接続され、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧を第１および第２の画素電極間の液晶容量に保持させる第１および第２のドライブトランジスタとを含む液晶表示装置の駆動方法であって、映像信号を第１および第２のトランジスタのゲート電極に供給することにより第１および第２のドライブトランジスタのコンダクタンスを制御し、これらコンダクタンスにより設定される液晶駆動電圧の極性を周期的に反転させるように第１および第２電源端子の電位関係を変化させる液晶表示装置の駆動方法が提供される。
【発明の効果】
【００１４】
本発明によれば、消費電力を増大させずに高画質を得ることができる液晶画素メモリ、液晶表示装置、およびこれらの駆動方法を得ることができる。
【発明を実施するための最良の形態】
【００１５】
上述した液晶画素メモリ、液晶表示装置、およびこれらの駆動方法は次の事項について共通している。映像信号は第１および第２ドライブトランジスタのゲート電極に供給される。液晶駆動電圧は第１および第２電源端子から第１および第２ドライブトランジスタを介して第１および第２画素電極間の容量に印加される電圧に等しい。具体的には、第１および第２ドライブトランジスタのドレインがそれぞれ第１および第２電源端子に接続され、液晶容量が第１ドライブトランジスタのソースおよび第２ドライブトランジスタのソース間に接続される。すなわち、第１および第２ドライブトランジスタは液晶容量を共通の負荷とする２つのソースフォロア回路が直列に接続された回路形式となっている。従って、液晶駆動電圧は第１および第２ドライブトランジスタのコンダクタンスにより設定される。ここで、第１および第２電源端子はこれらの電位関係を変化させることにより液晶駆動電圧の極性を周期的に反転させることができる。具体的には、例えば５Ｖの高レベルおよび０Ｖの低レベル間でシフトする方形波である交流電圧を相補的な位相関係で第１および第２電源端子に印加すればよい。
【００１６】
交流電圧の最大（高レベル）値を超えない映像信号電圧Ｖｓを第１および第２ドライブトランジスタのゲート電極に印加すると、高レベルの電位にシフトした電源端子側のドライブトランジスタはＶｓ−Ｖｔに設定されたソース電位を出力する。ここでＶｔはこのドライブトランジスタのしきい電圧である。一方、低レベルの電位にシフトした電源端子側のドライブトランジスタは低レベル、すなわち０Ｖのソース電位を出力する。従って、液晶容量での電圧降下はＶｓ−Ｖｔとなる。
【００１７】
次に、第１および第２電源端子の電位関係を逆に変化させると、液晶容量での電圧降下は−（Ｖｓ−Ｖｔ）となる。
【００１８】
このように第１および第２電源端子の電位関係を適当な周期で繰り返し逆にすることにより、第１および第２画素電極間の液晶容量に保持される液晶駆動電圧の極性を反転させることができる。この場合、第１および第２ドライブトランジスタのゲート電極に供給される映像信号を液晶駆動電圧の極性を反転させるためにリフレッシュする必要がない。すなわち、映像信号電圧Ｖｓに比例した液晶駆動電圧を第１および第２画素電極間の液晶容量に保持させれば、この液晶駆動電圧の極性反転は自動的に行われる。この結果、信号配線用ドライバＬＳＩ等の映像信号処理回路が１フレーム分の映像信号を更新する頻度、すなわち映像リフレッシュレートを低減し、この映像信号回路での消費電力を低減できる。また、映像信号自体が周期的に極性反転される液晶駆動電圧として用いられることがないため、最大振幅が従来の半分である単極性のアナログ電圧を映像信号として供給することが可能である。これにより、映像信号電圧に応じて信号配線を駆動するために消費される電力を低減でき、さらに映像信号回路の構成が簡単化されるためドライバＬＳＩの製造コストを低減することも可能となる。
【００１９】
（第１実施形態）
以下、本発明の第１実施形態に係る透過型アクティブマトリクス液晶表示装置について添付図面を参照して説明する。
【００２０】
図１はこの透過型アクティブマトリクス液晶表示装置の断面構造を示し、図２はこの液晶表示装置の平面構造を概略的に示し、図３は図２に示す液晶表示装置においてマトリクス状に配置される複数の画素回路ＰＸのうちの１個の等価回路を示す。
【００２１】
この液晶表示装置は、図１に示すように例えば液晶層５０６が一対の支持基板ＳＢ１，ＳＢ２間に保持される構造を有する。支持基板ＳＢ１はガラス基板１上に保護絶縁膜２２等を積層した基板であり、図２に示すようにマトリクス状に配置される複数の画素回路ＰＸ、複数の画素回路ＰＸの行に沿って配置される複数の走査配線１０、複数の画素回路ＰＸの列に沿って配置される複数の映像信号配線１２、複数の走査配線１０を駆動する垂直走査回路ＶＤＲＶ、および複数の映像信号配線１２を駆動する水平駆動回路ＨＤＲＶを備える。複数の画素回路ＰＸは複数の走査配線１０および複数の映像信号配線１２によって区画された複数の画素領域にそれぞれ配置され、これら画素領域において液晶分子の配向をそれぞれ制御する。支持基板ＳＢ２はガラス基板５０８上にカラーフィルタ５０７，カラーフィルタ保護膜ＯＣ等を積層した基板である。支持基板ＳＢ１，ＳＢ２はさらに液晶層５０６に隣接して液晶分子の向きを設定するように形成される下部配向膜ＯＲＩ１，上部配向膜ＯＲＩ２をそれぞれ備える。
【００２２】
支持基板ＳＢ１，ＳＢ２は、それぞれ独立に形成した後にこれらの外周に沿って付加されるシ−ル材（図示せず）により貼り合わされる。液晶層５０６は支持基板ＳＢ１，ＳＢ２間でシール材に囲まれた空間に液晶組成物を注入し封止することにより得られる。
【００２３】
また、一対の偏光板５０５がこれら配向膜ＯＲＩ１，ＯＲＩ２とは反対側において露出したガラス基板１，５０８の表面に貼り付けられる。これら偏光板５０５の偏光透過軸は互いに直交する向きに設定されている。また、バックライトＢＬがガラス基板１の表面に貼り付けられた偏光板５０５に隣接して配置される。このバックライトＢＬからの光は各画素回路の制御により液晶層５０６において光学的に変調される。
【００２４】
各画素回路ＰＸは、第１および第２の電源端子Ｔ１，Ｔ２、第１および第２の画素電極１３，１３’、サンプリングトランジスタＮ１、第１および第２のドライブトランジスタＮ２，Ｎ３、および補助容量Ｃｓを有する。符号について、ｎチャンネルトランジスタについては符号をＮで示し、ｐチャンネルトランジスタの符号は、Ｐで示す。第１および第２の画素電極１３，１３’は液晶駆動電圧を液晶層５０６に印加して液晶層内に横方向の電界を生成する。第１のドライブトランジスタＮ２は、映像信号を受け取るゲート電極、並びに第１の電源端子Ｔ１および第１の画素電極１３間に接続されるカレントパスを有する。カレントパスとは、ゲート電極に印加される電圧に応じた電流が流れ、導通した状態をいう。第２のドライブトランジスタＮ３は映像信号を受け取るゲート電極、並びにおよび第２の電源端子Ｔ２および第２の画素電極１３’間に接続されるカレントパスを有する。上記ドライブトランジスタＮ２，Ｎ３は映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧ＶＬＣを第１および第２の画素電極１３，１３’間の液晶容量ＣＬＣに保持させる。さらに具体的には、上記トランジスタＮ１〜Ｎ３はいずれもＮチャネル薄膜トランジスタ（ＴＦＴ）により構成される。第１の画素電極１３は第１のドライブトランジスタＮ２のソースに接続され、第２の画素電極１３’は第２のドライブトランジスタＮ３のソースに接続される。サンプリングトランジスタＮ１のゲート電極は１走査配線１０に接続され、サンプリングトランジスタＮ１のドレインは映像信号配線１２に接続され、サンプリングトランジスタＮ１のソースは第１および第２のドライブトランジスタＮ２，Ｎ３のゲート電極に接続される。また、補助容量ＣｓはサンプリングトランジスタＮ１のソースおよび共通電極配線ＧＮＤ間に接続される。
【００２５】
支持基板ＳＢ１には、さらに複数対の第１および第２の電源配線１９０，１９１が画素回路ＰＸの列に沿って配置される。各画素回路ＰＸの第１および第２の電源端子Ｔ１，Ｔ２は一対の第１および第２の電源配線１９０，１９１にそれぞれ設けられた電気的な分岐点である。これら第１および第２の電源配線１９０、１９１は電源回路ＰＷに接続され、高レベル電位（ＶＤＤ：例えば５Ｖ）および接地電位（ＧＮＤ：例えば０Ｖ）の一方および他方の電位にそれぞれ設定される。電源回路ＰＷは、液晶分子の偏在化を回避するために電源配線１９０および第２の電源配線１９１の電位関係を例えば電圧の極性を一定の周期で例えば１フレーム毎に逆転するように駆動される複数のスイッチＰＳを有する。
【００２６】
垂直走査回路ＶＤＲＶおよび水平駆動回路ＨＤＲＶはいずれもドライバＬＳＩとしてユニット化されている。垂直走査回路ＶＤＲＶは、配列されている多数の画素回路ＰＸの行を選択する選択パルスを生成し、複数の走査配線のうちの１つに供給する。水平駆動回路ＨＤＲＶはこの間に１水平ライン分の映像信号を生成して映像信号配線１２に供給する。選択行の画素回路ＰＸは、それぞれ複数の映像信号配線１２から映像信号を取り込む。具体的には、サンプリングトランジスタＮ１が選択パルスの電圧Ｖｇにより導通し、補助容量Ｃｓを介して映像信号の電圧Ｖｓを上記ドライブトランジスタＮ２、Ｎ３のゲート電極に出力する。この映像信号の電圧ＶｓはサンプリングトランジスタＮ１が非導通になったときにサンプリングされ、上記ドライブトランジスタＮ２、Ｎ３のゲート電圧として補助容量Ｃｓによってホールドされる。上記ドライブトランジスタＮ２、Ｎ３はこうにして得られた映像信号に対応して変化するコンダクタンスにより液晶駆動電圧ＶＬＣを第１および第２画素電極１３，１３’間の液晶容量ＣＬＣに保持させる。この液晶駆動電圧ＶＬＣは、上記電源配線１９０，１９１の電位差を越えない範囲で映像信号電圧Ｖｓに対応した値となる。
【００２７】
図４は図３に示す画素回路ＰＸの電圧入出力特性を示す。ここで、横軸は映像信号配線１２から入力される映像信号電圧Ｖｓの値を表し、縦軸は画素電極１３、１３’間の液晶容量ＣＬＣに出力される液晶駆動電圧ＶＬＣの値を表す。また、電源配線１９０，１９１の電位差は映像信号電圧Ｖｓの最大値に等しく設定されている。この図４からわかるように、実際には液晶駆動電圧ＶＬＣが映像信号電圧Ｖｓより上記ドライブトランジスタＮ２、Ｎ３のしきい電圧Ｖｔ分だけ低下し、しきい電圧Ｖｔ未満の映像信号電圧Ｖｓに対して０Ｖとなる。
【００２８】
一例として、電源配線１９０の電位が５Ｖの高レベルで、電源配線１９１の電位が０Ｖの低レベルである状態で、４Ｖの映像信号電圧Ｖｓがゲート電圧として上記ドライブトランジスタＮ２、Ｎ３に印加されると、画素電極１３’の電位が(４−Ｖｔ)Ｖに設定され、画素電極１３の電位が０Ｖに設定される。液晶駆動電圧ＶＬＣはこれら画素電極１３、１３’間の電位差である（４−Ｖｔ）Ｖに設定される。この場合、Ｖｔは一方のドライブトランジスタＮ３のしきい電圧である。
【００２９】
また、逆に第２の電源配線１９１の電位が５Ｖの高レベルで、第１の電源配線１９０の電位が０Ｖの低レベルである状態で、同じく４Ｖの映像信号電圧Ｖｓがゲート電圧としてドライブトランジスタＮ２、Ｎ３に印加されると、第１の画素電極１３と第２の画素電極１３’との電位極性が逆になり、これら画素電極１３、１３’間に生成される電界の方向が逆転する。上記電源配線１９０，１９１、すなわち電源端子Ｔ１，Ｔ２は、液晶駆動電圧ＶＬＣの極性を周期的に反転させて液晶分子の遍在化を防止するために上述のような電位関係で変化させることが可能である。
【００３０】
図５ は図３に示す画素回路ＰＸの動作説明するためのタイムチャートである。選択パルス電圧Ｖｇおよび映像信号電圧Ｖｓは図５の（ａ）に示すように走査配線１０、映像信号配線１２に印加される。ここでは、理解を容易にするために、映像信号電圧Ｖｓを４Ｖの一定値に固定したが、画素毎に異なる液晶駆動電圧ＶＬＣを得るために時間的に変化する波形にすることが一般的である。また、選択パルス電圧Ｖｇの周期は２００ｍｓに取った。ちなみに、従来の液晶表示装置ではこの周期は１６．７ｍｓが一般的である。
【００３１】
電源配線１９０および１９１には、図５の（ｂ）に実線で示す波形の電圧および図５の（ｃ）に点線で示す波形の電圧がそれぞれ印加される。これら電圧は互いに位相が１８０°ずれた方形波であり、その周期は例えば３３．４ｍｓである。
【００３２】
図５の（ｂ）および（ｃ）に示す波形の電圧を電源配線１９０および１９１に印加すると、図５の（ｄ）に示すような電圧波形が画素電極１３、１３’にそれぞれ得られる。これら電圧波形は、図５の（ｂ），（ｃ）に示す電圧波形と同様に３３．４ｍｓの周期を持ち互いに１８０°ずれた位相に設定された方形波となる。但し、これら電圧波形のピーク値は高レベル側で（４−Ｖｔ）Ｖであり、低レベル側で０Ｖである。
【００３３】
上記画素電極１３、１３’間の電位差、すなわち液晶駆動電圧ＶＬＣは図５の（ｅ）に示すような波形となり、実際に上記画素電極１３，１３’によって液晶層５０６に印加される。  この液晶駆動電圧ＶＬＣの実効値は（４−Ｖｔ）Ｖであり、その周期は３３．４ｍｓである。
【００３４】
本実施形態では、映像信号電圧Ｖｓは、サンプリングトランジスタＮ１によってサンプリングされた後、映像信号電圧Ｖｓが補助容量Ｃｓによってホールドされ、ゲート電圧としてドライバトランジスタＮ２，Ｎ３に継続的に印加される。このため、この画像回路Ｐｘは、電源配線１９０、１９１の電位関係を任意の周期で逆転させることにより、この周期で極性反転させながら一定の液晶駆動電圧ＶＬＣを液晶層５０６に継続的に印加することが可能である。すなわち、液晶駆動電圧ＶＬＣの極性は映像信号電圧Ｖｓの極性に関係なく反転され、液晶分子の偏在化を生じない正常な表示動作を継続できる。従来において例えば静止画表示の期間には、映像信号電圧Ｖｓを変化させる必要がないにもかかわらず、例えば映像信号の１フレーム期間に一致する周期で映像信号電圧Ｖｓの極性を反転させて液晶駆動電圧ＶＬＣの極性を反転させる必要があった。しかし、本実施形態では、映像信号の１フレーム期間よりも長い液晶リフレッシュ周期で液晶駆動電圧ＶＬＣの極性を反転させ、垂直走査回路ＶＤＲＶおよび水平駆動回路ＨＤＲＶのドライバＬＳＩの駆動動作をサスペンドすることが可能である。従って、このドライバＬＳＩによる消費電力を大幅に削減できる。
【００３５】
また、水平駆動回路ＨＤＲＶのドライバＬＳＩは単極性の映像信号電圧Ｖｓを映像信号配線１２に出力するだけでよいため、その最大値は実質的に電源回路ＰＷの最大出力電圧の制約しか受けない。この場合、水平駆動回路ＨＤＲＶのドライバＬＳＩは従来のように正極、負極両方のアナログ電圧を出力できるように構成される必要がないため、通常の低耐圧ＣＭＯＳプロセスでドライバＬＳＩを製造してこのドライバＬＳＩの低コスト化を図ることができる。また、映像信号電圧Ｖｓの単極性化に伴う振幅の減少はドライバＬＳＩの消費電力を大幅に削減するだけでなく、映像信号配線１２と上記画素電極１３、１３‘間に存在する寄生容量により発生するクロストーク電圧を小さくすることもできる。この場合、縦スミアと呼ばれる縦方向の画像のシャドウイングが低減されるため、画質向上が期待できる。
【００３６】
上記の例では走査配線１０に供給する選択パルスの周期は２００ｍｓとして説明したが、これは一例であって、補助容量Ｃｓにより電位を保持できる範囲であればこれより長くしてもよいし、逆に従来と同様に１６．７ｍｓとしてもよい。
【００３７】
図６は図３に示す画素回路ＰＸの平面構造を示す。この画素回路ＰＸは、列方向に一致する垂直方向において２本の隣接走査配線１０間に位置し、行方向に一致する水平方向において２本の隣接映像信号配線１２および第１および第２の電源配線１９０，１９１間に位置する画素領域内に配置される。この画素領域のピッチは、水平方向において例えば７４μｍであり、垂直方向において例えば２２２μｍである。上記画素電極１３，１３’、サンプリングトランジスタ Ｎ１、上記ドライブトランジスタＮ２，Ｎ３、および補助容量Ｃｓはこの画素領域において図６に示すようにレイアウトされている。サンプリングトランジスタＮ１のドレインおよびソースは、映像信号配線１２および接続電極１７に１対のコンタクトスルーホールＣＯＮＴ１を介してそれぞれ接続される。接続電極１７はドライブトランジスタＮ２，Ｎ３のゲート電極を兼ねる接続電極１４にコンタクトスルーホールＣＯＮＴ１を介して接続される。
【００３８】
ドライブトランジスタ Ｎ２のドレインおよびソースは電源配線１９０の一部である電源端子Ｔ１および接続電極１５に一対の１コンタクトスルーホールＣＯＮＴ１を介してそれぞれ接続される。ドライブトランジスタＮ３のドレインおよびソースは、上記電源配線１９１の一部である電源端子Ｔ２および接続電極１６にそれぞれ接続される。画素電極１３、１３’は接続電極１５，１６に一対のコンタクトスルーホールＣＯＮＴ２を介してそれぞれ接続される。補助容量Ｃｓは、上記ドライブトランジスタＮ２，Ｎ３のゲート電極間の接続電極１４と共通電極配線ＧＮＤとの容量結合により形成され、ゲート電圧を一定期間保持できる容量を有する。尚、リーク電流を抑制するため、サンプリングトランジスタＮ１はチャネル幅１．５μｍおよびチャネル長３μｍ＋３μｍのダブルゲートＮＭＯＳトランジスタとして構成され、上記ドライブトランジスタＮ２，Ｎ３はチャネル幅１．５μｍ、チャネル長１．５μｍ＋１．５μｍのダブルゲートＮＭＯＳトランジスタとして構成される。上記画素電極１３、１３’は図６に示すように屈曲して相互に咬合する櫛歯状の平面パターンを有するＩＴＯ等の透明電極で構成される。これら上記画素電極１３、１３’では、各櫛歯の幅が３μｍに設定される。上記画素電極１３，１３’間のギャップ、すなわち２本の隣接櫛歯の距離は７μｍに設定される。櫛歯の屈曲は、特定の視野角における表示色の変化を防止でき、視野角特性を向上できる。上記画素電極１３、１３’はそれぞれ上記電源配線１９０，１９１に重なるように広がって形成され、保護絶縁膜２２により上記電源配線１９０，１９１から絶縁される。
【００３９】
図７，図８、および図９はそれぞれ、図６に示すＸ−Ｘ’線、Ｙ−Ｙ’線、およびＺ−Ｚ’線に沿った画素回路ＰＸの断面構造を示す。この支持基板ＳＢ１では、ガラス基板１が歪点約６７０℃の無アルカリガラスからなり、膜厚５０ｎｍのＳｉＮｘ膜２０１および膜厚１００ｎｍのＳｉＯ２膜２００がガラス基板１上にバッファ絶縁膜として形成される。このバッファ絶縁膜はガラス基板１からのＮａ等の不純物の拡散を防止する役割を持つ。
【００４０】
上記トランジスタＮ１，Ｎ２，Ｎ３および共通電極配線ＧＮＤは、ＳｉＯ２膜２００上に形成されパターニングにより複数の部分に分割される膜厚２００ｎｍの単結晶シリコン膜３０を用いて構成される。上記トランジスタＮ１，Ｎ２，Ｎ３の単結晶シリコン膜３０には、ゲート電極の下方に位置するチャネル領域、並びにこのチャネル領域の両側に配置されるｎ+型のソース領域およびドレイン領域が設けられる。単結晶シリコン膜３０は膜厚３０nmのＳｉＯ２からなるゲート絶縁膜２０により覆われ、走査配線１０がサンプリングトランジスタＮ１のゲート電極を兼ねてゲート絶縁膜２０上に形成される。また、接続電極１４が上記ドライブトランジスタＮ２，Ｎ３のゲート電極を兼ねてゲート絶縁膜２０上に形成される。走査配線１０および接続電極１４はタングステンＷで構成される。接続電極１４はゲート絶縁膜２０を介して共通電極配線ＧＮＤの一部に重なり、この重なりによって補助容量Ｃｓを構成する。走査配線１０および接続電極１４はＳｉＯ２からなる層間絶縁膜２１により全体的に覆われる。コンタクトスルーホールＣＯＮＴ１は層間絶縁膜２１または層間絶縁膜２１およびゲート絶縁膜２０を貫通して形成される。映像信号配線１２、接続電極１５，１６，１７、第１および第２電源配線１９０，１９１は層間絶縁膜２１上に形成されるＭｏ／Ａｌ／Ｍｏの３層金属膜であり、ＳｉＮｘからなる保護絶縁膜２２により全体的に覆われる。画素電極１３，１３’は図８および図９に示すようにこの保護絶縁膜２２上に形成される。コンタクトスルーホールＣＯＮＴ２はこの保護絶縁膜２２を貫通して形成される。
【００４１】
ここで、上述の液晶表示装置の具体的な製造工程について説明する。
【００４２】
厚さ５００μｍ、幅７５０ｍｍ、幅９５０ｍｍの歪点約６７０℃の無アルカリガラス基板１を洗浄後、ＳｉＨ４とＮＨ３とＮ２の混合ガスを用いたプラズマＣＶＤ法により膜厚５０ｎｍのＳｉＮｘ膜２０１を形成する。次に、ＳｉＨ４とＮ２ＯとＨｅの混合ガスを用いたプラズマＣＶＤ法により膜厚１００ｎｍのＳｉＯ２膜２００を形成する。
【００４３】
次に、ＳｉＨ４、Ａｒの混合ガスを用いたプラズマＣＶＤ法によりほぼ真性の水素化非晶質シリコン膜を２００nm形成する。成膜温度は４００℃で、成膜直後水素量は約５atoms％である。次に基板を４５０℃で約３０分アニールすることにより、水素化非晶質シリコン膜中の水素を放出させる。
【００４４】
次に、キャップ膜としてＳｉＨ４とＮＨ３とＯ２の混合ガスを用いたプラズマＣＶＤ法により膜厚３００ｎｍのキャップＳｉＯＮ膜を形成する。以上のプラズマＣＶＤおよびアニールの工程は基板を大気に晒すことなく真空中で一貫処理される。
【００４５】
次に、非晶質シリコン膜の単結晶化工程を行う。この単結晶化工程は、ＫｒＦエキシマレーザ光源を利用したレーザアニール法が望ましい。このレーザアニール法は、ホモジナイザで光強度が均一化された入射レーザ光を位相変調して逆ピーク状光強度分布のレーザ光を透過する位相シフタを光学系に配置した結晶化装置による結晶化が最適である。この結晶化装置による結晶化は、レーザ光のエネルギを照射面が非晶質シリコン膜の溶融温度以上になるエネルギに設定することにより、１又は複数個のトランジスタを形成できる大きさの結晶化領域を形成することができる。結晶化領域にトランジスタを形成することは、トランジスタのスイッチング速度を高速化することができる。
【００４６】
大粒径の結晶化は、上記均一化されたレーザ光を位相変調された逆ピーク状光強度分布のレーザ光にして照射すること、および上記非晶質シリコン膜上に形成されたキャップ膜の蓄熱効果により結晶化が水平方向に成長することによるものである。
【００４７】
この結晶化は、上記非晶質シリコン膜の全域を結晶化する方法もあるが、大型液晶表示装置の画素回路Ｐｘの形成領域が、数十ｃｍ２程度の広い画面になる場合もあり、また非晶質シリコン膜の方が好ましい用途がある領域もある。従って、例えば各画素回路Ｐｘの上記トランジスタＮ１、Ｎ２、Ｎ３形成領域のみに選択的に単結晶化工程を実施することができる。
【００４８】
即ち、予め上記非晶質シリコン膜のトランジスタＮ１、Ｎ２、Ｎ３形成領域を定めて登録しておき、その領域を上記位相変調された逆ピーク状光強度分布のレーザ光を照射位置に順次位置合わせしてレーザ照射する。このような工程を繰り返すことにより所望する大きさの非晶質シリコン膜に島状に結晶化領域を形成することができる。選択的結晶化工程は、レーザ光側を移動させてもよい。
【００４９】
即ち、波長２４８ｎｍのパルスエキシマレーザ光を照射することにより、非晶質シリコン膜を溶融再結晶化させて部分的に単結晶化されたシリコン膜３０を得る。このとき、できるだけ大きな面積を持つ単結晶化領域を得るために、上記したエキシマレーザ光は適当なパターンを持つ位相シフタを用いて基板表面でのレーザビーム強度に空間分布を持たせて、横（水平）方向の温度傾斜を与える手法を採用した。これにより、横方向の結晶成長が喚起され、１辺約４μｍの大きさのほぼ矩形の単結晶領域のアレイを得ることができた。
【００５０】
次に、緩衝フッ酸によりキャップ（ＳｉＯＮ）膜を除去し、通常のフォトリソグラフィ法によりシリコン膜３０を所定のパターンに加工する。
【００５１】
次に、ＫｒとＯ２の混合ガス中でのプラズマ酸化により膜厚４ｎｍの酸化膜をシリコン膜３０表面に形成し、続いて、テトラエトキシシランとＯ２の混合ガスを用いたプラズマＣＶＤ法により、膜厚２４ｎｍのＳｉＯ２膜を形成して２層積層型のゲート酸化膜を得る。
【００５２】
次に、イオン注入法によりボロン（Ｂ＋）を加速電圧２０ＫｅＶ、ドーズ量１×１０１１ ｃｍ−２で注入する。ボロンはＴＦＴのしきい値電圧を調整するためのものである。
【００５３】
次にスパッタリング法により、タングステン膜を２５０ｎｍ形成後、通常のフォトリソグラフィ法により所定のレジストパターンをタングステン膜上に形成し、ＣＦ４を用いたリアクティブイオンエッチング法によりＷ膜を所定の形状に加工し走査配線を得る。エッチングに用いたレジストパターンを残したまま、イオン注入法によりリン（Ｐ）イオンを加速電圧４０ＫｅＶ、ドーズ量１×１０１５ｃｍ−２で打ちこみ、Ｎチャネル薄膜トランジスタのソースおよびドレイン領域を形成する。
【００５４】
次に、レジストパターンを残したまま、基板を混酸で処理し、加工されたＭｏ電極をサイドエッチングしパターンをスリミングし、レジストを除去した後、イオン注入法によりよりＰイオンを加速電圧４０ＫｅＶ、ドーズ量１×１０１３ｃｍ−２で打ちこみ、ＮチャネルＴＦＴのＬＤＤ領域を形成する。ＬＤＤ領域の長さは混酸によるサイドエッチング時間によって制御される。
【００５５】
フォトレジストを除去した後、基板にエキシマランプまたはメタルハライドランプの紫外光照射によるラピッドサーマルアニール（ＲＴＡ）法により打ち込んだ不純物を活性化する。
【００５６】
次に、テトラエトキシシランと酸素の混合ガスを用いたプラズマＣＶＤ法により膜厚５００ｎｍのＳｉＯ２を形成し層間絶縁膜２１を形成する。所定のレジストパターンを形成後、ＣＨＦ３を用いたドライエッチング法により、層間絶縁膜２１にコンタクトスル−ホールを開孔する。続いて、スパッタリング法により、Ｔｉを５０ｎｍ、Ａｌ-Ｓｉ-Ｃｕ合金を５００ｎｍ、Ｔｉを５０ｎｍで順次積層形成した後、所定のレジストパターンを形成後、ＢＣｌ3とＣｌ2の混合ガスを用いたリアクティブイオンエッチング法により一括エッチングし、映像信号配線１２と接続電極、液晶駆動電源配線１９０、１９１等を得る。
【００５７】
ＳｉＨ４とＮＨ３とＮ２の混合ガスを用いたプラズマＣＶＤ法により膜厚４００ｎｍのＳｉ３Ｎ４膜を形成して保護絶縁膜２２とする。所定のフォトレジストレジストパターンを形成後、ＳＦ６を用いたドライエッチング法により、保護絶縁膜２２にコンタクトスル−ホールを開孔する。
【００５８】
続いて，スパッタリング法によりＩＴＯ膜を７０ｎｍ形成し、混酸を用いたウエットエッチングにより所定の形状に加工して第１および第２画素電極１３，１３’を得る。
【００５９】
これ以降において液晶層等を形成する工程については、従来と同様である。
【００６０】
この製造例では、単結晶シリコン膜が薄膜トランジスタの半導体層として用いられるため、基板内に形成される複数の薄膜トランジスタ間でしきい値電圧のばらつきを十分小さくでき、均一な画像表示が可能となる。
【００６１】
また、この製造例では、単結晶化したシリコン膜が半導体層として用いた例について説明したが、トランジスタを形成する半導体膜は、例えば多結晶シリコンや非晶質シリコンを半導体層として用いてこの半導体層に薄膜トランジスタを構成してもよい。
【００６２】
本実施形態では、上記画素電極１３，１３’が液晶駆動電圧の印加に伴ってこれら電極平面、すなわち基板面に略平行な横方向電界を液晶層５０６内に生成する。このとき、液晶分子は基板面内で回転し、これにより透過光の偏光方向が制御される。すなわち、液晶分子を基板面に対して立ち上げずに画像を表示できるため、液晶分子の複屈折性に起因するコントラストの視野角依存性を実質的になくすことができ、視野角の広い高画質の液晶表示装置が得られる。
【００６３】
図１０はこの液晶表示装置の電圧輝度特性を示す。具体的には、図１０には、画素電極１３，１３’に印加される液晶駆動電圧に対する液晶層５０６の透過率の変化が示されている。ここで、誘電率の異方性Δεは正で、その値が７であり、屈折率の異方性Δｎが０.０７３のネマチック液晶が液晶層５０６の液晶組成物として用いられた。本実施形態では、誘電率異方性Δεが正の液晶を用いたが、負の液晶を用いてもよい。配向膜ＯＲＩ１、ＯＲＩ２は１度のプレチルト角を設定するように互いにほぼ平行なラビング方向でラビング処理されている。支持基板ＳＢ１，ＳＢ２間のギャップｄは、球形のポリマビーズを液晶層５０６内に分散させることにより４.５μｍに設定されている。また、２枚の偏光板５０５に関し、一方の偏光板５０５の偏光透過軸はラビング方向にほぼ平行な８５度とし、他方の偏光板５０５の偏光透過軸は一方の偏光板５０５の偏光透過軸に直交した−５度とした。これによりノーマリクローズ特性の液晶表示装置を得た。
【００６４】
本実施形態では、液晶画素メモリが第１および第２電源端子Ｔ１，Ｔ２、第１および第２画素電極１３，１３’、第１および第２ドライブトランジスタＮ２，Ｎ３により構成される。ここで、第１および第２画素電極１３，１３’は液晶駆動電圧を液晶層５０６に印加して液晶層５０６内に横方向電界を生成する。第１および第２ドライブトランジスタＮ２，Ｎ３は映像信号を受け取るゲート電極、並びに第１電源端子Ｔ１および第１画素電極１３間および第２電源端子Ｔ２および第２画素電極１３’間にそれぞれ接続されるカレントパスを有し、映像信号に対応して変化するコンダクタンスにより設定される液晶駆動電圧は、第１および第２画素電極１３，１３’間の液晶容量ＣＬＣに保持される。この液晶容量ＣＬＣは、液晶画素メモリとして機能する。
【００６５】
第１および第２電源端子Ｔ１，Ｔ２の電位関係を適当な周期で繰り返し逆にすることにより、第１および第２画素電極１３，１３’間の液晶容量ＣＬＣに保持される液晶駆動電圧ＶＬＣの極性を反転させることができる。この場合、第１および第２ドライブトランジスタＮ２，Ｎ３のゲート電極に供給される映像信号を液晶駆動電圧ＶＬＣの極性を反転させるためにリフレッシュする必要がない。すなわち、映像信号電圧Ｖｓに比例した液晶駆動電圧ＶＬＣを第１および第２画素電極１３，１３’間の液晶容量ＣＬＣに保持させれば、この液晶駆動電圧ＶＬＣの極性反転は自動的に行われる。この結果、信号配線用ドライバＬＳＩ等の映像信号処理回路が駆動１フレーム分の映像信号を更新する頻度、すなわちリフレッシュレートを低減し、この映像信号回路での消費電力を低減できる。また、映像信号自体が周期的に極性反転される液晶駆動電圧ＶＬＣとして用いられることがないため、最大振幅が従来の半分である単極性のアナログ電圧を映像信号として供給することが可能である。これにより、映像信号電圧Ｖｓに応じて映像信号配線１２を駆動するために消費される電力を低減でき、さらに映像信号回路の構成が簡単化されるためドライバＬＳＩの製造コストを低減することも可能となる。また、映像信号配線１２と上記電源配線１９０，１９１とが平行に配置されているため、横方向電界ノイズを上記電源配線１９０，１９１でシールドすることができる。また、上記画素電極１３，１３’が上記電源配線１９０，１９１に重なるように広がって形成されるため、開口率の減少を最小限にすることができる。
【００６６】
（第２実施形態）
次に、本発明の第２実施形態に係る反射型アクティブマトリクス液晶表示装置について説明する。図１１はこの反射型アクティブマトリクス液晶表示装置の画素回路ＰＸの平面構造を示し、図１２は図１１に示すＢ−Ｂ’線に沿った画素回路ＰＸの断面構造を示す。
【００６７】
この液晶表示装置は、外光を反射させるための電極構造を有することを除いて第１実施形態の液晶表示装置と実質的に同様に構成される。図１１および図１２では、第１実施形態と同様の部分を同一参照符号で表し、例えば膜材料や積層構造等の詳細な説明を省略する。
【００６８】
また、液晶表示装置は図２および図３を参照して説明した回路構造を有するが、第１実施形態の第１の画素電極１３および第２の画素電極１３’はそれぞれ画素電極１３０および反射電極１５０に置き換えられる。第１の画素電極１３０は図１１に示すように屈曲した櫛歯状の平面パターンを有するＩＴＯ等の透明電極で構成され、液晶層５０６を介して入射する外光を透過する。各櫛歯の幅は３μｍに設定され、２本の隣接する櫛歯の距離は７μｍに設定される。櫛歯の屈曲は、第１実施形態と同様に特定の視野角における表示色の変化を防止でき、視野角特性を向上できる。第１の画素電極１３０は上記電源配線１９０，１９１に重なるように広がって形成され、保護絶縁膜２２により上記電源配線１９０，１９１から絶縁される。反射電極１５０は、図１１に示すように上記画素電極１３０の櫛歯全体に重なるように配置された金属膜であり、この上記画素電極１３０を透過した外光を反射する。図１２では、Ｍｏ／Ａｌ／Ｍｏの３層金属膜が反射電極１５０として層間絶縁膜２１上に形成されている。ちなみに、反射電極１５０はゲート絶縁膜２０上に形成されたタングステンＷの金属膜であってもよい。上記画素電極１３０はドライブトランジスタＮ２のカレントパス介して電源端子Ｔ１に接続され、反射電極１５０はドライブトランジスタＮ３のカレントパスを介して電源端子Ｔ２に接続される。この場合、液晶層５０６は上記画素電極１３０と反射電極１５０の間に生成されるフリンジ電界によって駆動される。このフリンジ電界は液晶層５０６において実質的に横方向電界である。
【００６９】
本実施形態では、反射光を利用して画像を表示する反射型アクティブマトリクス液晶表示装置において第１実施形態と同様の効果を得ることができる。また、バックライトＢＬが不要となるため、このバックライトＢＬによる消費電力分を表示装置全体の消費電力から低減できる。また、上記画素電極１３０が上記電源配線１９０，１９１に重なるように広がって形成されるため、開口率を向上させることができる。
【００７０】
（第３実施形態）
次に、本発明の第３実施形態に係る半透過型アクティブマトリクス液晶表示装置について説明する。図１３はこの半透過型アクティブマトリクス液晶表示装置の画素回路ＰＸの平面構造を示し、図１４は図１３に示すＢ−Ｂ’線に沿った液晶表示装置の断面構造を示す。
【００７１】
この液晶表示装置は、バックライト光を透過し外光を反射させるための電極構造を有することを除いて第１実施形態の液晶表示装置と実質的に同様に構成される。図１３および図１４では、第１実施形態と同様の部分を同一参照符号で表し、例えば膜材料や積層構造等の詳細な説明を省略する。
【００７２】
また、液晶表示装置は図２および図３を参照して説明した回路構造を有するが、反射電極１５０が第１実施形態の上記画素電極１３，１３’に加えて設けられる。上記画素電極１３，１３’は図１３に示すように屈曲した櫛歯状の平面パターンを有するＩＴＯ等の透明電極で構成され、液晶層５０６を介して入射する外光およびバックライトＢＬからのバックライト光を透過する。上記画素電極１３、１３’は、第１実施形態と同様であるが、図１３に示すように屈曲して相互に咬合する櫛歯状の平面パターンを有するＩＴＯ等の透明電極で構成される。これら上記画素電極１３、１３’では、各櫛歯の幅が３μｍに設定される。上記画素電極１３，１３’間のギャップ、すなわち２本の隣接櫛歯の距離は７μｍに設定される。櫛歯の屈曲は、特定の視野角における表示色の変化を防止でき、視野角特性を向上できる。上記画素電極１３、１３’はそれぞれ上記電源配線１９０，１９１に重なるように広がって形成され、保護絶縁膜２２により上記電源配線１９０，１９１から絶縁される。反射電極１５０は、第２実施形態とは違って、図１３に示すように画素電極１３，１３’の櫛歯の約半分に重なるように配置された金属膜であり、第２実施形態と同様に画素電極１３，１３’を透過した外光を反射する。図１４では、タングステンＷの金属膜が反射電極１５０としてゲート絶縁膜２０上に形成されている。ちなみに、反射電極１５０は層間絶縁膜２１上に形成されたＭｏ／Ａｌ／Ｍｏの３層金属膜であってもよい。この液晶表示装置では、反射電極１５０によって占有される画素領域の部分が反射表示部を構成し、この反射表示部を除いた画素領域の部分が透過表示部を構成する。画素電極１３はドライブトランジスタＮ２のカレントパス介して電源端子Ｔ１に接続され、画素電極１３’はドライブトランジスタＮ３のカレントパスを介して電源端子Ｔ２に接続され、反射電極１５０はコンタクトスル−ホールを介して接地電位の共通電極配線ＧＮＤに接続される。この場合、液晶層５０６は上記画素電極１３，１３’間に生成される横方向電界と、これら上記画素電極１３，１３’および反射電極１５０間に生成され液晶層５０６において実質的に横方向電界となるフリンジ電界とによって駆動される。これにより、上記画素電極１３，１３’間の電界をより均一にすることができるので、良好な表示画像を得ることができる。
【００７３】
本実施形態では、透過光および反射光を利用して画像を表示する半透過型アクティブマトリクス液晶表示装置において第１実施形態と同様の効果を得ることができる。
【００７４】
図１５はこの液晶表示装置の電圧輝度特性を示す。図１５において、ｂは透過表示部に得られる透過率の液晶駆動電圧依存性を表し、ｃは反射表示部に得られる反射率の液晶駆動電圧依存性を表す。反射表示と透過表示ともに良好な電圧輝度特性が得られている。
【００７５】
このように反射光および透過光を併用する半透過型液晶表示装置は屋外で使用されることの多い携帯電話や携帯端末等の小型機器に適したものであり、本実施形態の画素構造を利用することにより、駆動電圧を低減できるので機器を低消費電力化できる。また横電界駆動方式の特長である広い視野角も得られるので、良質な画像表示が可能となる。
【００７６】
（第４実施形態）
次に、本発明の第４実施形態に係るアクティブマトリクス液晶表示装置について説明する。図１６はこのアクティブマトリクス液晶表示装置においてマトリクス状に配置される複数の画素回路ＰＸのうちの１個の等価回路を示し、図１７は図１６に示す画素回路ＰＸの電圧入出力特性を示す。
【００７７】
この液晶表示装置は、画素回路ＰＸがＰＭＯＳ構造の薄膜トランジスタ（ＴＦＴ）を用いて構成されることを除いて第１実施形態の液晶表示装置と実質的に同様に構成される。図１６および図１７では、第１実施形態と同様の部分を同一参照符号で表し、その詳細な説明を省略する。
【００７８】
具体的には、図１６に示すサンプリングトランジスタＰ１および第１および第２ドライブトランジスタＰ２，Ｐ３がＰチャネル薄膜トランジスタで構成される。図１７では、横軸が映像信号配線から入力される映像信号電圧Ｖｓを表し、縦軸が一対の画素電極１３、１３’間に印加される液晶駆動電圧ＶＬＣを表す。
【００７９】
上記トランジスタＰ１，Ｐ２，Ｐ３がＰＭＯＳ構造である場合には、負の入力ゲート電圧によりこれらトランジスタを駆動することができる。液晶駆動電圧ＶＬＣの絶対値は入力ゲート電圧、すなわち映像信号電圧ＶｓよりドライブトランジスタＰ２、Ｐ３のしきい電圧Ｖｔだけ低下し、しきい値電圧Ｖｔ未満の映像信号電圧Ｖｓに対して０Ｖとなる。
【００８０】
特にドライブトランジスタＰ２，Ｐ３をソース、ドレイン耐圧が高いＰＭＯＳ構造とすることにより、より大きな液晶駆動電圧を液晶層５０６に印加することができる。また、ＰＭＯＳ構造はＮＭＯＳ構造に比べホットキャリアによる劣化が生じにくいため、高い信頼性の液晶表示装置を得ることができる。
【００８１】
（第５実施形態）
次に、本発明の第５実施形態に係るアクティブマトリクス液晶表示装置について説明する。図１８はこの液晶表示装置の画面部分の平面構造を概略的に示し、図１９は図１８に示す画素回路ＰＸの平面構造を示す。
【００８２】
この液晶表示装置は、電源配線構造が複数の画素回路ＰＸによって生成される横方向電界が同一の向きにならないように変更されることを除いて第１実施形態の液晶表示装置と実質的に同様に構成される。図１８および図１９では、第１実施形態と同様の部分を同一参照符号で表し、その詳細な説明を省略する。
【００８３】
この液晶表示装置では、第１および第２電源配線１９０、１９１が、走査配線１０と平行に配置される。さらに、これら電源配線１９０，１９１の位置関係が電源端子Ｔ１，Ｔ２を入れ替えるために隣接行の画素回路ＰＸ間で逆に設定される。すなわち、Ｎ行目の画素回路ＰＸについては、電源配線１９０がドライブトランジスタＮ２のドレインに接続される電源端子Ｔ１を構成し、電源配線１９１がドライブトランジスタＮ３のドレインに接続される電源端子Ｔ２を構成する。これに対して、（Ｎ＋１）行目の画素回路ＰＸについては、電源配線１９０がドライブトランジスタＮ３のドレインに接続される電源端子Ｔ２を構成し、電源配線１９１がドライブトランジスタＮ２のドレインに接続される電源端子Ｔ１を構成する。
【００８４】
一般に、横電界駆動モードに限らず、全ての行について同じ向きの横方向電界が生成されると、極性反転時に生じる電圧輝度特性（液晶駆動電圧に対する透過率または反射率）のわずかな非対称性によってフリッカが発生しやすい。
【００８５】
しかし、本実施形態の構成によれば、逆向きの横方向電界が隣接行の画素回路ＰＸによって生成されるため、このようなフリッカを防止できる。
【００８６】
（第６実施形態）
次に、本発明の第６実施形態に係るアクティブマトリクス液晶表示装置について説明する。図２０はこの液晶表示装置の平面構造を概略的に示す。
【００８７】
この液晶表示装置は、画素回路内配線構造が複数の画素回路ＰＸによって生成される横方向電界が同一の向きにならないように変更されることを除いて第１実施形態の液晶表示装置と実質的に同様に構成される。図２０では、第１実施形態と同様の部分を同一参照符号で表し、その詳細な説明を省略する。
【００８８】
この液晶表示装置では、第１および第２電源配線１９０、１９１が第１実施形態と同様に映像信号配線１２に平行に配置されている。この場合、上記電源配線１９０、１９１を第５実施形態のように走査配線１０と平行に配置する代わりに、ドライブトランジスタＮ２，Ｎ３のドレイン配線が第１および第２電源端子Ｔ１，Ｔ２を構成する上記電源配線１９０，１９１を入れ替えるために隣接行および隣接列の画素回路ＰＸ間で逆に設定される。すなわち、Ｎ行Ｍ列目および（Ｎ＋１）行（Ｍ＋１）列目の画素回路ＰＸについては、ドライブトランジスタＮ２のドレインが電源配線１９０により構成される電源端子Ｔ１に接続され、ドライブトランジスタＮ３のドレインが電源配線１９１により構成される電源端子Ｔ２に接続される。これに対して、（Ｎ＋１）行Ｍ列目およびＮ行（Ｍ＋１）列目の画素回路ＰＸについては、ドライブトランジスタＮ２のドレインが電源配線１９１により構成される電源端子Ｔ１に接続され、ドライブトランジスタＮ３のドレインが電源配線１９０により構成される電源端子Ｔ２に接続される。
【００８９】
これにより、逆向きの横方向電界が隣接行および隣接列の画素回路ＰＸによって生成される。すなわち、通常のＴＮモード液晶におけるドット反転駆動と同様な構成をハードウエア的に実現し、第５実施形態と同様にフリッカを防止することができる。
【００９０】
尚、ここでは、４個の隣接画素回路ＰＸが１グループとして取り扱われているが、このグループを構成する画素回路ＰＸの組み合わせおよび数は任意に変更してよい。
【００９１】
（第７実施形態）
次に、本発明の第７実施形態に係るアクティブマトリクス液晶表示装置について説明する。図２１はこの液晶表示装置の平面構造を概略的に示す。
【００９２】
この液晶表示装置は、複数の画素回路ＰＸをランダムアクセスする構造を有することを除いて第１実施形態の液晶表示装置と実質的に同様に構成される。図２１では、第１実施形態と同様の部分を同一参照符号で表し、その詳細な説明を省略する。
【００９３】
この液晶表示装置では、図２１に示すように、支持基板ＳＢ１が複数の画素回路ＰＸの行に沿って配置される複数のＹアドレス配線ＹＬ、複数の画素回路ＰＸの列に沿って配置される複数のＸアドレス配線ＸＬ、複数のＹアドレス配線ＹＬを駆動するＹアドレスデコーダＹＡＳ、複数のＸアドレス配線ＸＬを駆動するＸアドレスデコーダＸＡＳ、並びにＹアドレスデコーダＹＡＳおよびＸアドレスデコーダＸＡＳを制御するアドレスデコーダＡＤＤをさらに備える。また、複数の画素回路ＰＸの各々は１本のＹアドレス配線ＹＬおよび１本のＸアドレス配線ＸＬに接続された２入力端およびサンプリングトランジスタＮ１のゲート電極に接続される出力端を持つＮＡＮＤゲート回路４００を有する。アドレス信号は外部からアドレスバスを介してアドレスデコーダＡＤＤに供給され、１画素分の映像信号がこのアドレス信号に同期して水平駆動回路ＨＤＲＶに供給される。水平駆動回路ＨＤＲＶはこの１画素分の映像信号を単位として複数の映像信号線１２の一本に映像信号電圧Ｖｓを出力可能に構成されている。第１実施形態では、図２に示す複数の走査配線１０および垂直走査回路ＶＤＲＶが支持基板ＳＢ１に設けられたが、これらは本実施形態において不要である。
【００９４】
アドレス信号がデコーダＡＤＤに入力されると、デコーダＡＤＤはこのアドレス信号をＹアドレス信号およびＸアドレス信号に分割し、これらＸアドレス信号およびＹアドレス信号をＹアドレスデコーダＹＡＳおよびＸアドレスデコーダＸＡＳに供給する。ＹアドレスデコーダＹＡＳは複数のＹアドレス配線ＹＬからＹアドレス信号によって特定される１本を選択し、このＹアドレス配線ＹＬに選択信号を出力する。他方、ＸアドレスデコーダＸＡＳは複数のＸアドレス配線ＸＬからＸアドレス信号によって特定される１本を選択し、このＸアドレス配線ＸＬに選択信号を出力する。各画素回路ＰＸのＮＡＮＤゲート回路４００は２入力端の両方に供給された選択信号に応答してサンプリングトランジスタＮ１を駆動する。これにより、サンプリングトランジスタＮ１は水平駆動回路ＨＤＲＶから映像信号配線１２に出力された映像信号電圧Ｖｓを補助容量Ｃｓにサンプリングし、これをドライブトランジスタＮ２，Ｎ３のゲート電極に供給する。
【００９５】
この液晶表示装置では、複数の画素回路ＰＸのうちの１つをランダムアクセスすることができるため、既に表示されている１フレーム分の画像のうちで輝度変化を必要とする画素についてのみ映像信号電圧Ｖｓの更新を行うことができる。この場合、輝度変化を必要としない他の画素に対する映像信号を外部から液晶表示装置に供給する必要がないため、映像信号の転送レートを大幅に低減できる。従って、液晶表示装置全体の消費される電力を低減することができる。
【００９６】
さらに、上述の実施形態の薄膜トランジスタはレーザ結晶化装置によって行われる非単結晶半導体膜の再結晶化の結果として得られる単結晶半導体膜を用いて形成されてもよい。このレーザ結晶化装置は、例えば図３３に示すように構成される。このレーザ結晶化装置では、結像光学系１３９Ｂが位相シフタＰＳと薄膜半導体基板１１４Ｓとの間に配置され、位相シフタＰＳと薄膜半導体基板１１４Ｓとが結像光学系１３９Ｂを介して光学的に共役に配置される。すなわち、薄膜半導体基板１１４Ｓは、位相シフタＰＳと光学的に共役な面（結像光学系１３９Ｂの像面）に設定されている。結像光学系１３９Ｂは、その瞳面に配置された開口絞り１３９ＢＡを備える。開口絞り１３９ＢＡは、開口部（光透過部）の大きさの異なる複数の開口絞りを有し、これらの複数の開口絞りは光路に対して交換可能に構成される。また、開口絞り１３９ＢＡは開口部の大きさを連続的に変化させることのできる虹彩絞りを有するように構成されてもよい。いずれにしても、開口絞り１３９ＢＡの開口部の大きさ（ひいては結像光学系１３９Ｂの像側開口数ＮＡ）は、薄膜半導体基板１１４Ｓの半導体薄膜１１４上において所要の逆ピークパターンの光強度分布を発生させるように設定されている。なお、結像光学系１３９Ｂは、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、屈折反射型の光学系であってもよい。
【図面の簡単な説明】
【００９７】
【図１】本発明の第１実施形態に係る透過型アクティブマトリクス液晶表示装置の断面構造を示す図である。
【図２】図１に示す液晶表示装置の平面構造を概略的に示す図である。
【図３】図２に液晶表示装置においてトリクス状に配置される複数の画素回路のうちの１個の等価回路を示す図である。
【図４】図３に示す画素回路の電圧入出力特性を示すグラフである。
【図５】図３に示す画素回路の動作説明するためのタイムチャートである。
【図６】図３に示す画素回路の平面構造を示す。
【図７】図６に示すＸ−Ｘ’線に沿った画素回路の断面構造を示す図である。
【図８】図６に示すＹ−Ｙ’線に沿った画素回路の断面構造を示す図である。
【図９】図６に示すＺ−Ｚ’線に沿った画素回路の断面構造を示す図である。
【図１０】図１に示す液晶表示装置の電圧輝度特性を示す図である。
【図１１】本発明の第２実施形態に係る反射型アクティブマトリクス液晶表示装置の画素回路の平面構造を示す図である。
【図１２】図１１に示すＢ−Ｂ’線に沿った画素回路の断面構造を示す図である。
【図１３】本発明の第３実施形態に係る半透過型アクティブマトリクス液晶表示装置の画素回路の平面構造を示す図である。
【図１４】図１３に示すＢ−Ｂ’線に沿った液晶表示装置の断面構造を示す図である。
【図１５】図１４に示す液晶表示装置の電圧輝度特性を示すグラフである。
【図１６】本発明の第４実施形態に係るアクティブマトリクス液晶表示装置においてマトリクス状に配置される複数の画素回路のうちの１個の等価回路を示す図である。
【図１７】図１６に示す画素回路の電圧入出力特性を示すグラフである。
【図１８】本発明の第５実施形態に係るアクティブマトリクス液晶表示装置の画面部分の平面構造を概略的に示す図である。
【図１９】図１８に示す画素回路の平面構造を示す図である。
【図２０】本発明の第６実施形態に係るアクティブマトリクス液晶表示装置の平面構造を概略的に示す図である。
【図２１】本発明の第７実施形態に係るアクティブマトリクス液晶表示装置の平面構造を概略的に示す図である。
【図２２】非単結晶半導体膜を薄膜トランジスタを形成するために用いられる単結晶半導体膜に再結晶化するレーザ結晶化装置を示す図である。
【符号の説明】
【００９８】
１，５０８…ガラス基板、１０…走査配線、１２…映像信号配線、１３，１３’…画素電極、ＧＮＤ…共通電極配線、１９０，１９１…電源配線、１４，１５，１６，１７…接続電極、Ｎ１，Ｐ１…サンプリングトランジスタ、Ｎ２，Ｎ３，Ｐ２，Ｐ３…ドライブトランジスタ、Ｃｓ…補助容量、ＣＬＣ…液晶容量、１３０…画素電極、１５０…反射電極、３０…半導体層、ＶＤＲＶ…垂直走査回路、ＨＤＲＶ…水平駆動回路、ＰＷ…電源回路、５０５…偏光板、５０６…液晶層、５０７…カラーフィルタ層、ＯＣ…カラーフィルタ保護層、ＯＲＩ１、ＯＲＩ２…配向膜、ＳＢ１，ＳＢ２…支持基板、ＢＬ…バックライト。
【図１】
2005258416.tif 000003
【図２】
2005258416.tif 000004
【図３】
2005258416.tif 000005
【図４】
2005258416.tif 000006
【図５】
2005258416.tif 000007
【図６】
2005258416.tif 000008
【図７】
2005258416.tif 000009
【図８】
2005258416.tif 000010
【図９】
2005258416.tif 000011
【図１０】
2005258416.tif 000012
【図１１】
2005258416.tif 000013
【図１２】
2005258416.tif 000014
【図１３】
2005258416.tif 000015
【図１４】
2005258416.tif 000016
【図１５】
2005258416.tif 000017
【図１６】
2005258416.tif 000018
【図１７】
2005258416.tif 000019
【図１８】
2005258416.tif 000020
【図１９】
2005258416.tif 000021
【図２０】
2005258416.tif 000022
【図２１】
2005258416.tif 000023
【図２２】
2005258416.tif 000024