(57)【要約】  【課題】残像などの画像不良を発生させることなく読み出し時の電圧を下げることができる固体撮像システムを提供する。  【解決手段】読み出し期間においてゲート電極１７に読み出し電圧を印加するゲート電圧制御部３１と、蓄積期間において光電変換部１４に過剰に蓄積した電荷が電荷蓄積部１３に漏れ出さずかつ半導体基板１１側に漏れ出る状態を形成する定常逆バイアス電圧を半導体基板１１に印加し続け、読み出し期間の一部又は全部において半導体基板１１とウェル１２との間のポテンシャル障壁を定常逆バイアス電圧を印加した時よりも高くする電圧である特定逆バイアス電圧を印加する基板電圧制御部３２とを備える。  【選択図】  図２
2005167598.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部から読み出した電荷を出力する固体撮像装置と、当該固体撮像装置を駆動する駆動装置とを含む固体撮像システムであって、
前記固体撮像装置は、
ｎ型及びｐ型の何れか一方の型である第１型の半導体基板と、
前記半導体基板上に形成された、半導体基板と異なる型である第２型のウェルと、
前記ウェル中に形成され、受光量に応じて電荷を発生して蓄積する前記第１型の光電変換部と、
前記ウェル中に形成され、電荷を一時的に蓄積する前記第１型の電荷蓄積部と、
前記ウェル中の、光電変換部と電荷蓄積部との間に形成され、ゲート電極に読み出し電圧が印加されているときに、光電変換部に蓄積された電荷を電荷蓄積部へ移動させる前記第２型のゲート部とを備え、
前記駆動装置は、
蓄積期間において、前記ゲート電極に読み出し電圧を印加せずに、前記光電変換部により受光量に応じた電荷を発生させ蓄積させた後で、読み出し期間において、前記ゲート電極に読み出し電圧を印加する読み出し電圧制御手段と、
前記蓄積期間において、前記光電変換部に過剰に蓄積した電荷が、前記電荷蓄積部に漏れ出さず、かつ、前記半導体基板側に漏れ出る状態を形成する定常逆バイアス電圧を、前記半導体基板に印加し続け、前記読み出し期間の一部又は全部において、前記半導体基板と前記ウェルとの間のポテンシャル障壁を、前記定常逆バイアス電圧を印加した時よりも高くする電圧である特定逆バイアス電圧を印加する逆バイアス電圧制御手段とを備えること
を特徴とする固体撮像システム。
【請求項２】
光電変換部から読み出した電荷を出力する固体撮像装置を駆動する駆動装置であって、
前記固体撮像装置は、
ｎ型及びｐ型の何れか一方の型である第１型の半導体基板と、
前記半導体基板上に形成された、半導体基板と異なる型である第２型のウェルと、
前記ウェル中に形成され、受光量に応じて電荷を発生して蓄積する前記第１型の光電変換部と、
前記ウェル中に形成され、電荷を一時的に蓄積する前記第１型の電荷蓄積部と、
前記ウェル中の、光電変換部と電荷蓄積部との間に形成され、ゲート電極に読み出し電圧が印加されているときに、光電変換部に蓄積された電荷を電荷蓄積部へ移動させる前記第２型のゲート部とを備え、
当該駆動装置は、
蓄積期間において、前記ゲート電極に読み出し電圧を印加せずに、前記光電変換部により受光量に応じた電荷を発生させ蓄積させた後で、読み出し期間において、前記ゲート電極に読み出し電圧を印加する読み出し電圧制御手段と、
前記蓄積期間において、前記光電変換部に過剰に蓄積した電荷が、前記電荷蓄積部に漏れ出さず、かつ、前記半導体基板側に漏れ出る状態を形成する定常逆バイアス電圧を、前記半導体基板に印加し続け、前記読み出し期間の一部又は全部において、前記半導体基板と前記ウェルとの間のポテンシャル障壁を、前記定常逆バイアス電圧を印加した時よりも高くする電圧である特定逆バイアス電圧を印加する逆バイアス電圧制御手段とを備えること
を特徴とする駆動装置。
【請求項３】
前記駆動装置は、さらに、
前記電荷蓄積部に蓄積された電荷を、直接、又は、転送により、外部へ出力する出力手段を備え、
前記逆バイアス電圧制御手段は、
前記読み出し電圧制御手段による読み出し電圧の印加終了直後から、前記出力手段による電荷の出力が終了するまでの間において、前記半導体基板と前記ウェルとの間のポテンシャル障壁を、前記定常逆バイアス電圧を印加した時よりも高くする電圧を印加しないこと
を特徴とする請求項２に記載の駆動装置。
【請求項４】
前記特定逆バイアス電圧の電圧レベルは、前記ゲート部において前記光電変換部に蓄積された電荷を前記電荷蓄積部へ移動させる際に、光電変換部に電荷の残留が生じない状態を形成する電圧レベルであり、
前記固体撮像装置は、さらに、
外部からの定常逆バイアス電圧印加指示に基づいて、前記定常逆バイアス電圧を生成する定常逆バイアス電圧生成回路と、
外部からの特定逆バイアス電圧印加指示に基づいて、前記特定逆バイアス電圧を生成する特定逆バイアス電圧生成回路とを備え、
前記逆バイアス電圧制御手段は、
前記定常逆バイアス電圧を印加する際には、前記定常逆バイアス電圧生成回路に対して、前記定常逆バイアス電圧印加指示を出し、
前記特定逆バイアス電圧を印加する際には、前記特定逆バイアス電圧生成回路に対して、前記特定逆バイアス電圧印加指示を出すこと
を特徴とする請求項２に記載の駆動装置。
【請求項５】
光電変換部から読み出した電荷を出力する固体撮像装置であって、
ｎ型及びｐ型の何れか一方の型である第１型の半導体基板と、
前記半導体基板上に形成された、半導体基板と異なる型である第２型のウェルと、
前記ウェル中に形成され、受光量に応じて電荷を発生して蓄積する前記第１型の光電変換部と、
前記ウェル中に形成され、電荷を一時的に蓄積する前記第１型の電荷蓄積部と、
前記ウェル中の、光電変換部と電荷蓄積部との間に形成され、ゲート電極に読み出し電圧が印加されているときに、光電変換部に蓄積された電荷を電荷蓄積部へ移動させる前記第２型のゲート部と、
前記半導体基板に印加することにより、前記光電変換部に過剰に蓄積した電荷が、前記電荷蓄積部に漏れ出さず、かつ、前記半導体基板側に漏れ出る状態を形成する定常逆バイアス電圧を、外部からの定常逆バイアス電圧印加指示に基づいて生成する定常逆バイアス電圧生成回路と、
前記半導体基板と前記ウェルとの間のポテンシャル障壁を、前記定常逆バイアス電圧を印加した時よりも高くする電圧である特定逆バイアス電圧を、外部からの特定逆バイアス電圧印加指示に基づいて生成する特定逆バイアス電圧生成回路と
を備えることを特徴とする固体撮像装置。
【請求項６】
前記特定逆バイアス電圧の電圧レベルは、前記ゲート部において前記光電変換部に蓄積された電荷を前記電荷蓄積部へ移動させる際に、光電変換部に電荷の残留が生じない状態を形成する電圧レベルであり、
前記固体撮像装置は、さらに、
外部から受付けた電圧レベル設定指示に基づいて、特定逆バイアス電圧生成回路により出力される特定逆バイアス電圧の電圧レベルを設定する特定逆バイアス電圧設定手段を備えること
を特徴とする請求項５に記載の固体撮像装置。
【請求項７】
光電変換部から読み出した電荷を出力する固体撮像装置を駆動する駆動方法であって、
前記固体撮像装置は、
ｎ型及びｐ型の何れか一方の型である第１型の半導体基板と、
前記半導体基板上に形成された、半導体基板と異なる型である第２型のウェルと、
前記ウェル中に形成され、受光量に応じて電荷を発生して蓄積する前記第１型の光電変換部と、
前記ウェル中に形成され、電荷を一時的に蓄積する前記第１型の電荷蓄積部と、
前記ウェル中の、光電変換部と電荷蓄積部との間に形成され、ゲート電極に読み出し電圧が印加されているときに、前記光電変換部に蓄積された電荷を電荷蓄積部へ移動させる前記第２型のゲート部とを備え、
当該駆動方法は、
前記ゲート電極に読み出し電圧を印加せずに、光電変換部に過剰に蓄積した電荷が電荷蓄積部に漏れ出さず、かつ、前記半導体基板側に漏れ出る状態を形成する定常逆バイアス電圧を前記半導体基板に印加させたまま、光電変換部に受光量に応じた電荷を発生させ蓄積させる蓄積制御ステップと、
蓄積制御ステップにより、光電変換部により規定の時間分の電荷が発生し蓄積されたときに、前記ゲート電極に読み出し電圧を印加し、かつ、読み出し電圧を印加している期間の一部又は全部において、前記半導体基板と前記ウェルとの間のポテンシャル障壁を前記定常逆バイアス電圧を印加した時よりも高くする電圧である特定逆バイアス電圧を印加することによって、光電変換部に蓄積された電荷を、電荷蓄積部へ読み出す読み出し制御ステップと
を含むことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子から読み出した電荷を出力する固体撮像装置と、当該固体撮像装置を駆動する駆動装置とを含む固体撮像システムに関し、特に、読み出し電圧を上げること無く、残像などの画像不良を発生させない技術に関する。
【背景技術】
【０００２】
近年、家庭用ビデオカメラやデジタルスチルカメラなどの撮像機器が一般に普及している。
これらの撮像機器には、受光素子から電荷を読み出し、読み出した電荷を転送して出力する電荷転送型固体撮像素子を用いたものがある。
図１７は、従来の電荷転送型固体撮像素子の単位画素あたりの構造を示す図である。
【０００３】
図１７に示すように、従来の電荷転送型固体撮像素子は、ｎ型基板７１上に、ｐウェル７２が形成され、さらにｐウェル７２中に、埋め込みチャネルのｎ型領域３とフォトダイオードのｎ型領域７４とがポテンシャル制御のｐ型領域５で隔てられて形成され、埋め込みチャネルのｎ型領域７３上にＳｉＯ２膜７６を介してポリシリコン（Poly-Si）のゲート電極７７が形成され、いわゆるＭＯＳ構造を構成している。
【０００４】
ここでゲート電極７７は、電荷転送を行う場合に用いる転送電極、及び、フォトダイオードから電荷の読み出しを行う場合に用いる読み出し電極の、両方の機能を兼ね備えている。
また、単位画素間は分離用のｐ型領域７８で隔てられている。
通常、ｐウェル７２は接地され、ｎ型基板７１にはｐウェル７２に対して逆バイアス電圧が印加される。
【０００５】
ここでｎ型基板に印加した逆バイアス電圧を変化させることにより、フォトダイオードのポテンシャルの深さと、ｎ型基板１とフォトダイオードとの間のポテンシャル障壁の高さを変化させることができる。特にこの逆バイアス電圧を、フォトダイオードに過剰に蓄積した電荷が、電荷転送チャネルに漏れ出さず、かつ、ｎ型基板１側に漏れ出る電圧に設定することにより、いわゆる縦型オーバーフロードレイン（Vertical  Overflow  Drain）構造を形成することができる。本明細書では、フォトダイオードに過剰に蓄積した電荷が電荷転送チャネルに漏れ出すことをブルーミングと呼び、ブルーミングを抑制できる限界の基板電圧をブルーミング抑止電圧と呼ぶことにする。従来の電荷転送型固体撮像素子において、ブルーミング防止の為には、フォトダイオードのｎ型領域７４と埋め込みチャネルのｎ型領域７３（電荷転送チャネル）との間を隔てる十分なポテンシャル障壁を形成しなければならないので、ポテンシャル制御のｐ型領域７５のｐ型不純物濃度を十分にとり、フォトダイオードと電荷転送チャネルとの間の空乏層の広がりを抑える必要がある。
【０００６】
ところが、ポテンシャル制御のｐ型領域７５のｐ型不純物濃度を十分にとり、フォトダイオードと電荷転送チャネルとの間の空乏層の広がりを抑えると、ゲート電極７７に正電圧を印加した場合にも同様に空乏層が広がりにくくなってしまうので、信号電荷の残留を生じさせない為には、読み出し電圧をより高く設定しなければならない。
特許文献１に、感光部から転送部への信号電荷の転送において、信号電荷の残留をなくし、残像を少なくすることができる固体撮像装置が開示されている。
【特許文献１】特開昭６２−１４５８６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
例えば、読み出し電圧を低めに設定した為に信号電荷の残留を生じさせてしまうと、残像などの画像不良が起こってしまう。
一方、単位画素の表面積を縮小したいという要望があるが、単位画素の表面積を縮小すると、ポテンシャル制御のｐ型領域の横方向の幅が狭くなるのに伴い、縦方向を深くしなければならないので、読み出し電圧が益々高くなってしまう傾向があり、読み出し電圧を上げると言ってもおのずと限界があるため、場合によっては信号電荷の残留が生じ、残像などの画像不良が起こってしまう。
【０００８】
そこで、本発明は、読み出し電圧を低めに設定しても信号電荷の残留が生じず、又、単位画素の表面積を縮小しても信号電荷の残留が生じにくい固体撮像装置、固体撮像装置を駆動する駆動装置、駆動方法、及び、固体撮像システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る固体撮像システムは、光電変換部から読み出した電荷を出力する固体撮像装置と当該固体撮像装置を駆動する駆動装置とを含む固体撮像システムであって、前記固体撮像装置は、ｎ型及びｐ型の何れか一方の型である第１型の半導体基板と、前記半導体基板上に形成された半導体基板と異なる型である第２型のウェルと、前記ウェル中に形成され受光量に応じて電荷を発生して蓄積する前記第１型の光電変換部と、前記ウェル中に形成され電荷を一時的に蓄積する前記第１型の電荷蓄積部と、前記ウェル中の光電変換部と電荷蓄積部との間に形成されゲート電極に読み出し電圧が印加されているときに光電変換部に蓄積された電荷を電荷蓄積部へ移動させる前記第２型のゲート部とを備え、前記駆動装置は、蓄積期間において前記ゲート電極に読み出し電圧を印加せずに前記光電変換部により受光量に応じた電荷を発生させ蓄積させた後で読み出し期間において前記ゲート電極に読み出し電圧を印加する読み出し電圧制御手段と、前記蓄積期間において前記光電変換部に過剰に蓄積した電荷が前記電荷蓄積部に漏れ出さずかつ前記半導体基板側に漏れ出る状態を形成する定常逆バイアス電圧を前記半導体基板に印加し続け前記読み出し期間の一部又は全部において前記半導体基板と前記ウェルとの間のポテンシャル障壁を前記定常逆バイアス電圧を印加した時よりも高くする電圧である特定逆バイアス電圧を印加する逆バイアス電圧制御手段とを備えることを特徴とする。
【００１０】
上記目的を達成するために、本発明に係る駆動装置は、光電変換部から読み出した電荷を出力する固体撮像装置を駆動する駆動装置であって、前記固体撮像装置は、ｎ型及びｐ型の何れか一方の型である第１型の半導体基板と、前記半導体基板上に形成された半導体基板と異なる型である第２型のウェルと、前記ウェル中に形成され受光量に応じて電荷を発生して蓄積する前記第１型の光電変換部と、前記ウェル中に形成され電荷を一時的に蓄積する前記第１型の電荷蓄積部と、前記ウェル中の光電変換部と電荷蓄積部との間に形成されゲート電極に読み出し電圧が印加されているときに光電変換部に蓄積された電荷を電荷蓄積部へ移動させる前記第２型のゲート部とを備え、当該駆動装置は、蓄積期間において前記ゲート電極に読み出し電圧を印加せずに前記光電変換部により受光量に応じた電荷を発生させ蓄積させた後で読み出し期間において前記ゲート電極に読み出し電圧を印加する読み出し電圧制御手段と、前記蓄積期間において前記光電変換部に過剰に蓄積した電荷が前記電荷蓄積部に漏れ出さずかつ前記半導体基板側に漏れ出る状態を形成する定常逆バイアス電圧を前記半導体基板に印加し続け前記読み出し期間の一部又は全部において前記半導体基板と前記ウェルとの間のポテンシャル障壁を前記定常逆バイアス電圧を印加した時よりも高くする電圧である特定逆バイアス電圧を印加する逆バイアス電圧制御手段とを備えることを特徴とする。
【００１１】
上記目的を達成するために、本発明に係る駆動方法は、光電変換部から読み出した電荷を出力する固体撮像装置を駆動する駆動方法であって、前記固体撮像装置は、ｎ型及びｐ型の何れか一方の型である第１型の半導体基板と、前記半導体基板上に形成された半導体基板と異なる型である第２型のウェルと、前記ウェル中に形成され受光量に応じて電荷を発生して蓄積する前記第１型の光電変換部と、前記ウェル中に形成され電荷を一時的に蓄積する前記第１型の電荷蓄積部と、前記ウェル中の光電変換部と電荷蓄積部との間に形成されゲート電極に読み出し電圧が印加されているときに前記光電変換部に蓄積された電荷を電荷蓄積部へ移動させる前記第２型のゲート部とを備え、当該駆動方法は、前記ゲート電極に読み出し電圧を印加せずに光電変換部に過剰に蓄積した電荷が電荷蓄積部に漏れ出さずかつ前記半導体基板側に漏れ出る状態を形成する定常逆バイアス電圧を前記半導体基板に印加させたまま光電変換部に受光量に応じた電荷を発生させ蓄積させる蓄積制御ステップと、蓄積制御ステップにより光電変換部により規定の時間分の電荷が発生し蓄積されたときに前記ゲート電極に読み出し電圧を印加しかつ読み出し電圧を印加している期間の一部又は全部において前記半導体基板と前記ウェルとの間のポテンシャル障壁を前記定常逆バイアス電圧を印加した時よりも高くする電圧である特定逆バイアス電圧を印加することによって光電変換部に蓄積された電荷を電荷蓄積部へ読み出す読み出し制御ステップとを含むことを特徴とする。
【発明の効果】
【００１２】
課題を解決するための手段に記載した構成によって、縦型オーバーフロードレイン構造を形成しつつ、読み出し期間において、特定逆バイアス電圧を印加して半導体基板とウェルとの間のポテンシャル障壁を高くすることができる。
従って、読み出し電圧を低めに設定しても信号電荷の残留が生じず、又、単位画素の表面積を縮小しても信号電荷の残留が生じにくいので、画質の向上やコストダウンに寄与することができる。
【００１３】
また駆動装置において、前記駆動装置は、さらに、前記電荷蓄積部に蓄積された電荷を直接又は転送により外部へ出力する出力手段を備え、前記逆バイアス電圧制御手段は、前記読み出し電圧制御手段による読み出し電圧の印加終了直後から前記出力手段による電荷の出力が終了するまでの間において前記半導体基板と前記ウェルとの間のポテンシャル障壁を前記定常逆バイアス電圧を印加した時よりも高くする電圧を印加しないことを特徴とすることもできる。
【００１４】
これによって、読み出し電圧の印加終了直後から信号電荷を外部へ出力し終わるまでの間において、半導体基板とウェルとの間のポテンシャル障壁が高くならないので、縦型オーバーフロードレイン構造が維持され、光電変換部に過剰に蓄積した電荷が電荷蓄積部に漏れ出さない。
従って、信号電荷が正しく外部へ出力される。
【００１５】
また駆動装置において、前記特定逆バイアス電圧の電圧レベルは前記ゲート部において前記光電変換部に蓄積された電荷を前記電荷蓄積部へ移動させる際に光電変換部に電荷の残留が生じない状態を形成する電圧レベルであり、前記固体撮像装置は、さらに、外部からの定常逆バイアス電圧印加指示に基づいて前記定常逆バイアス電圧を生成する定常逆バイアス電圧生成回路と、外部からの特定逆バイアス電圧印加指示に基づいて前記特定逆バイアス電圧を生成する特定逆バイアス電圧生成回路とを備え、前記逆バイアス電圧制御手段は、前記定常逆バイアス電圧を印加する際には前記定常逆バイアス電圧生成回路に対して前記定常逆バイアス電圧印加指示を出し、前記特定逆バイアス電圧を印加する際には前記特定逆バイアス電圧生成回路に対して前記特定逆バイアス電圧印加指示を出すことを特徴とすることもできる。
【００１６】
これによって、定常逆バイアス電圧印加の指示を出すだけで定常逆バイアス電圧が印加され、同様、特定逆バイアス電圧印加の指示を出すだけで特定逆バイアス電圧が印加される。
従って、駆動装置にかかる負担が軽くなる。
本発明に係る固体撮像装置は、光電変換部から読み出した電荷を出力する固体撮像装置であって、ｎ型及びｐ型の何れか一方の型である第１型の半導体基板と、前記半導体基板上に形成された、半導体基板と異なる型である第２型のウェルと、前記ウェル中に形成され受光量に応じて電荷を発生して蓄積する前記第１型の光電変換部と、前記ウェル中に形成され電荷を一時的に蓄積する前記第１型の電荷蓄積部と、前記ウェル中の光電変換部と電荷蓄積部との間に形成されゲート電極に読み出し電圧が印加されているときに光電変換部に蓄積された電荷を電荷蓄積部へ移動させる前記第２型のゲート部と、前記半導体基板に印加することにより前記光電変換部に過剰に蓄積した電荷が前記電荷蓄積部に漏れ出さずかつ前記半導体基板側に漏れ出る状態を形成する定常逆バイアス電圧を外部からの定常逆バイアス電圧印加指示に基づいて生成する定常逆バイアス電圧生成回路と、前記半導体基板と前記ウェルとの間のポテンシャル障壁を前記定常逆バイアス電圧を印加した時よりも高くする電圧である特定逆バイアス電圧を外部からの特定逆バイアス電圧印加指示に基づいて生成する特定逆バイアス電圧生成回路とを備えることを特徴とする。
【００１７】
これによって、定常逆バイアス電圧印加の指示を受けると定常逆バイアス電圧を印加し、同様、特定逆バイアス電圧印加の指示を受けると特定逆バイアス電圧を印加することができる。
従って、駆動装置にかかる負担を軽くすることができ、汎用性が高い。
また固体撮像装置において、前記特定逆バイアス電圧の電圧レベルは前記ゲート部において前記光電変換部に蓄積された電荷を前記電荷蓄積部へ移動させる際に光電変換部に電荷の残留が生じない状態を形成する電圧レベルであり、前記固体撮像装置は、さらに、外部から受付けた電圧レベル設定指示に基づいて特定逆バイアス電圧生成回路により出力される特定逆バイアス電圧の電圧レベルを設定する特定逆バイアス電圧設定手段を備えることを特徴とすることもできる。
【００１８】
外部から特定逆バイアス電圧の電圧レベルを設定することができるので、素子の特性の固体差をなくすことができる。
従って、駆動装置にかかる負担をさらに軽くすることができる。
【発明を実施するための最良の形態】
【００１９】
（実施の形態１）
＜概要＞
本発明の実施の形態１は、縦型オーバーフロードレイン構造を形成する固体撮像素子において、受光素子から電荷を読み出す際には縦型オーバーフロードレイン構造を形成する必要がない点、及び、縦型オーバーフロードレイン構造を形成している逆バイアス電圧を変化させるとｎ型基板とフォトダイオードとの間のポテンシャル障壁の高さの変化に伴ってフォトダイオードのポテンシャルの深さが変化する点に着目し、読み出し電圧の印加中に逆バイアス電圧を変化させてフォトダイオードのポテンシャルの深さを浅くなるように変化させることにより読み出し電圧が低くても信号電荷の残留を生じさせないことを特徴とするものである。
【００２０】
＜構成＞
図１は、本発明の実施の形態１における撮像システムの概略構成を示す図である。
図１に示すように、実施の形態１の撮像システムは、ビデオカメラやデジタルスチルカメラなどの撮像機器に内蔵されており、レンズにより結像された被写体像を光電変換して画像情報を出力するものであり、固体撮像素子１、信号処理部２、及び、駆動部３から構成される。
【００２１】
固体撮像素子１は、駆動部３によって駆動され、レンズ（図示せず）により結像された被写体像が２次元状に複数個配列された各受光素子に投射され、各受光素子で光電変換により発生した輝度信号を、複数の垂直ＣＣＤ及び１個の水平ＣＣＤを用いて所定の順序で信号処理部２へ出力する。
信号処理部２は、駆動部３に駆動指示を出し、固体撮像素子１から出力される輝度信号を処理して画像情報を外部へ出力するものであり、ＣＤＳ（アナログ信号処理部）２１、Ａ／Ｄ（アナログ−デジタル変換部）２２、及び、ＤＳＰ（デジタルシグナルプロセッサ）２３を含む。
【００２２】
ＣＤＳ２１は、固体撮像素子１から出力される輝度信号のノイズを除去しつつ増幅する。
Ａ／Ｄ２２は、ＣＤＳ２１によりノイズを除去されたアナログの輝度信号をＡ／Ｄ変換して、デジタルの輝度信号を出力する。
ＤＳＰ２３は、Ａ／Ｄ２２から出力されたデジタルの輝度信号を、デジタル処理して画像情報を生成する。
【００２３】
駆動部３は、信号処理部２からの駆動指示に基づいて、固体撮像素子１を駆動するものである。
図２は、固体撮像素子１の単位画素の断面構造と、駆動部３が備えるゲート電圧制御部３１、及び、基板電圧制御部３２とを示す図である。
図２に示すように、固体撮像素子１の単位画素は、半導体基板１１、ウェル１２、電荷蓄積部１３、光電変換部１４、ゲート部１５、保護膜１６、ゲート電極１７から構成される。
【００２４】
半導体基板１１は、ｎ型又はｐ型の半導体基板であり、本実施の形態ではｎ型とする。
ウェル１２は、半導体基板１１上に形成された半導体基板１１と型が異なる領域であり、本実施の形態ではｐ型とする。
電荷蓄積部１３は、ウェル１２中に形成された半導体基板１１と型が同じ領域であり、電荷を一時的に蓄積する埋め込みチャネルである。
【００２５】
光電変換部１４は、ウェル１２中に形成されたフォトダイオードであり、受光量に応じて電荷を発生して蓄積する。
ゲート部１５は、ウェル１２中の、光電変換部１４と電荷蓄積部１３との間に形成された半導体基板１１と型が異なる領域であり、ゲート電極１７に読み出し電圧が印加されているときに、光電変換部１４に蓄積された電荷を電荷蓄積部１３へ移動させる。
【００２６】
保護膜１６は、半導体基板１１上に形成された各領域を保護するための保護膜であり、本実施の形態ではＳｉＯ２膜とする。
ゲート電極１７は、電荷転送を行う場合に用いる転送電極、及び、フォトダイオードから電荷の読み出しを行う場合に用いる読み出し電極の、両方の機能を兼ね備えており、本実施の形態ではポリシリコン（Poly-Si）とする。
【００２７】
ゲート電圧制御部３１は、光電変換部１４により受光量に応じた電荷を発生させ蓄積させる蓄積期間においてゲート電極１７に読み出し電圧を印加せず、その後蓄積させた電荷を電荷蓄積部１３へ読み出す読み出し期間においてゲート電極１７に読み出し電圧を印加し、その後読み出した電荷を転送して外部へ出力する転送期間においてゲート電極１７に転送パルスを印加する。なお、動画撮影時には前の画像に対する転送期間と、次の画像に対する蓄積期間とは、その一部又は全部が重複している。
【００２８】
基板電圧制御部３２は、光電変換部１４のｎ型領域に過剰に蓄積した電荷が、電荷蓄積部１３に漏れ出さず、かつ、半導体基板１１側に漏れ出る状態を形成する定常逆バイアス電圧を、定常的に半導体基板１１に印加することにより縦型オーバーフロードレイン構造を形成する。但し、基板電圧制御部３２は、読み出し期間の一部又は全部において、半導体基板１１とウェル１２との間のポテンシャル障壁を、定常逆バイアス電圧を印加した時よりも高くする電圧である第１特定逆バイアス電圧を印加することにより信号電荷の残留をなくし、また、電荷蓄積期間中の任意のタイミングにおいて、当該ポテンシャル障壁を、光電変換部１４のポテンシャルよりも低くする電圧である第２特定逆バイアス電圧を印加することにより光電変換部１４のｎ型領域に蓄積した電荷を半導体基板１１側に掃き捨てて電荷読み出しまでの電荷蓄積時間を操作する縦型電子シャッタを実現する。
【００２９】
図３は、ゲート電圧制御部３１によりゲート電極１７に印加されるゲート電圧、及び、基板電圧制御部３２により半導体基板１１に印加される逆バイアス電圧の具体的な例を示す図である。
図３に示すように、読み出し期間（時刻Ｔ１〜時刻Ｔ２、及び、時刻Ｔ１’〜時刻Ｔ２’の期間）において、ゲート電極１７に印加される読み出し電圧Ｖｖｈは１０Ｖで、そのパルス幅は２００μｓであり、転送期間（時刻Ｔ２〜時刻Ｔ５、及び、時刻Ｔ２’〜時刻Ｔ５’の期間）において、ゲート電極１７に印加される転送電圧Ｖｖｌは−７．５Ｖで、５０μｓの転送パルスが５０μｓ間隔で転送の回数分の例えば３２０パルス連続し、また読み出し期間において、半導体基板１１に印加される第１特定逆バイアス電圧Ｖｓｕｂｌは５Ｖ程度であり、掃き捨て期間（時刻Ｔ３〜時刻Ｔ４、及び、時刻Ｔ３’〜時刻Ｔ４’の期間）において、半導体基板１１に印加される第２特定逆バイアス電圧Ｖｓｕｂｈは２０Ｖ程度であり、ドレイン期間（時刻Ｔ２〜時刻Ｔ３、時刻Ｔ４〜時刻Ｔ１’、時刻Ｔ２’〜時刻Ｔ３’及び、時刻Ｔ４’〜時刻Ｔ１’’の期間）において、半導体基板１１に印加される定常逆バイアス電圧Ｖｓｕｂｍは８Ｖ程度である。
【００３０】
図４は、ゲート電圧制御部３１の具体例を示す図である。
図４に示すように、ゲート電圧制御部３１は、カウンタ部３１１、読み出し制御部３１２、読み出し電圧生成部３１３、転送パルス制御部３１４、及び転送電圧生成部３１５を含む。
カウンタ部３１１は、例えば５０ＫＨｚの源クロックをカウントして各カウンタ出力を出力する６６０進カウンタであり、カウンタ出力０と４とを読み出し制御部３１２へ出力し、カウンタ出力５を転送パルス制御部３１４へ出力する。
【００３１】
読み出し制御部３１２は、例えばＳＲラッチであり、カウンタ出力０を受けた時から、読み出し電圧生成部３１３へ読み出し電圧の出力を指示する制御信号の出力を開始し、カウンタ出力４を受けた時に、当該制御信号の出力を停止する。
読み出し電圧生成部３１３は、例えば昇圧回路であり、読み出し制御部３１２から制御信号を受けている間だけ、入力された直流電源の電圧を読み出し電圧電圧に昇圧して出力する。
【００３２】
転送パルス制御部３１４は、パルス発生回路であり、カウンタ出力５を受けた時から転送電圧生成部３１５へ転送電圧の出力を指示する制御信号のパルスの出力を開始し、所定の回数の制御信号のパルスを出力する。
転送電圧生成部３１５は、例えば昇圧回路であり、転送パルス制御部３１４から制御信号を受けている間だけ、入力された直流電源の電圧を転送電圧に昇圧して出力する。
【００３３】
図５は、基板電圧制御部３２の具体例を示す図である。
図５に示すように、基板電圧制御部３２は、カウンタ部３２１、定常逆バイアス制御部３２２、定常逆バイアス電圧生成部３２３、第１特定逆バイアス制御部３２４、第１特定逆バイアス電圧生成部３２５、カウンタ出力選択部３２６、第２特定逆バイアス制御部３２７、及び第２特定逆バイアス電圧生成部３２８を含む。
【００３４】
カウンタ部３２１は、カウンタ部３１１と同様に、例えば５０ＫＨｚの源クロックをカウントして各カウンタ出力を出力する６６０進カウンタであって、カウンタ部３１１と同期しており、カウンタ出力０と４とを第１特定逆バイアス制御部３２４へ出力し、カウンタ出力５〜６５０をカウンタ出力選択部３２６へ出力する。
定常逆バイアス制御部３２２は、例えば論理回路であり、第１特定逆バイアス制御部３２４、及び２特定逆バイアス制御部３２７の何れかから制御信号を受けている間を除き、定常的に定常逆バイアス電圧生成部３２３へ定常逆バイアス電圧の出力を指示する制御信号を出力する。
【００３５】
定常逆バイアス電圧生成部３２３は、例えば昇圧回路であり、定常逆バイアス制御部３２２から制御信号を受けている間だけ、入力された直流電源の電圧を定常逆バイアス電圧に昇圧して出力する。
第１特定逆バイアス制御部３２４、例えばＳＲラッチであり、カウンタ出力０を受けた時から、定常逆バイアス制御部３２２及び第１特定逆バイアス電圧生成部３２５へ第１特定逆バイアス電圧の出力を指示する制御信号の出力を開始し、カウンタ出力４を受けた時に、当該制御信号の出力を停止する。
【００３６】
第１特定逆バイアス電圧生成部３２５は、例えば昇圧回路であり、第１特定逆バイアス制御部３２４から制御信号を受けている間だけ、入力された直流電源の電圧を第１特定逆バイアス電圧に昇圧して出力する。
カウンタ出力選択部３２６は、例えばセレクタであり、露光制御部等からのシャッター速度の指示に応じてカウンタ出力を２つ選択して、第２特定逆バイアス制御部３２７へ出力する。ここでは、カウンタ出力６４６及びカウンタ出力６５０が選択され、シャッター速度が１／１０００ｓに設定されているものとする。
【００３７】
第２特定逆バイアス制御部３２７、例えばＳＲラッチであり、カウンタ出力選択部３２６により選択された１つ目のカウンタ出力を受けた時から、定常逆バイアス制御部３２２及び第２特定逆バイアス電圧生成部３２８へ第２特定逆バイアス電圧の出力を指示する制御信号の出力を開始し、カウンタ出力選択部３２６により選択された２つ目のカウンタ出力を受けた時に、当該制御信号の出力を停止する。
【００３８】
第２特定逆バイアス電圧生成部３２８は、例えば昇圧回路であり、第２特定逆バイアス制御部３２７から制御信号を受けている間だけ、入力された直流電源の電圧を第２特定逆バイアス電圧に昇圧して出力する。
図６は、図３中に示したドレイン期間における図２中の点線Ａに沿ったポテンシャル分布を示す図である。
【００３９】
図７は、図３中に示した掃き捨て期間における図２中の点線Ａに沿ったポテンシャル分布を示す図である。
図８は、図３中に示した読み出し期間における図２中の点線Ａに沿ったポテンシャル分布を示す図である。
ここで図６、図７、図８の各図中のＡ１からＡ６までは、図２中の点線Ａ上の各点に対応している。また、図７、図８には比較の為に、図６のポテンシャル分布を破線で示している。
【００４０】
図６に示すように、ドレイン期間においては、Ａ３とＡ４の間のポテンシャル障壁よりも、Ａ５とＡ６の間のポテンシャル障壁の方が低いので、光電変換部１４のｎ型領域に過剰に蓄積した電荷が、電荷蓄積部１３に漏れ出さず、かつ、半導体基板１１側に漏れ出る状態である縦型オーバーフロードレイン構造を形成している。
図７に示すように、掃き捨て期間においては、Ａ４とＡ５の間のポテンシャルよりも、Ａ５とＡの間のポテンシャル障壁の方が低いので、光電変換部１４のｎ型領域に過剰に蓄積した電荷が半導体基板１１側に掃き捨てられる。
【００４１】
図８に示すように、読み出し期間においては、ゲート電極１７に読み出し電圧が印加されることによってＡ２とＡ４の間のポテンシャルが下がり、同時に、逆バイアス電圧を下げることによってＡ４とＡ６の間のポテンシャルが上がり、信号電荷が残留しない。
＜動作＞
図９は、本発明の実施の形態１における撮像システムによる、１画像分の電荷読み出し動作の手順を示す図である。
【００４２】
以下に、図３、図６、図７、図８、図９を用いて、１画像分の電荷読み出し動作の手順を説明する。
（１）掃き捨て期間（図３の時刻Ｔ３〜時刻Ｔ４）において、基板電圧制御部３２が、第２特定逆バイアス電圧（２０Ｖ程度）を半導体基板１１に印加することにより、光電変換部１４のｎ型領域に蓄積した電荷を半導体基板１１側に掃き捨てる（ステップＳ１）。
【００４３】
（２）ドレイン期間（図３の時刻Ｔ４〜時刻Ｔ１’）において、基板電圧制御部３２が、定常逆バイアス電圧（８Ｖ程度）を半導体基板１１に印加させたまま、光電変換部１４に受光量に応じた電荷を発生させる（ステップＳ２）。
（３）読み出し期間（図３の時刻Ｔ１’〜時刻Ｔ２’）において、基板電圧制御部３２が、第１特定逆バイアス電圧（５Ｖ程度）を半導体基板１１に印加し、かつ、ゲート電圧制御部３１が、読み出し電圧（１０Ｖ）をゲート電極１７に印加することにより、光電変換部１４に蓄積された電荷を、電荷蓄積部１３へ読み出す（ステップＳ３）。
【００４４】
（４）転送期間（図３の時刻Ｔ２’〜時刻Ｔ５’）において、基板電圧制御部３２が、定常逆バイアス電圧（８Ｖ程度）以上の電圧を印加させたまま、ゲート電圧制御部３１が、転送電圧（−７．５Ｖ）をゲート電極１７に転送の回数分印加することにより、電荷蓄積部１３へ読み出された電荷を転送する（ステップＳ４）。
＜まとめ＞
以上のように、本発明の実施の形態１によれば、読み出し電圧の印加中に逆バイアス電圧を変化させてフォトダイオードのポテンシャルの深さを浅くなるように変化させるので、読み出し電圧が低くても信号電荷の残留を生じさせず、又、単位画素の表面積を縮小しても信号電荷の残留が生じにくくすることができる。
（実施の形態２）
＜概要＞
本発明の実施の形態２は、実施の形態１と同様に、縦型オーバーフロードレイン構造を形成する固体撮像素子において、受光素子から電荷を読み出す際には縦型オーバーフロードレイン構造を形成する必要がない点、及び、縦型オーバーフロードレイン構造を形成している逆バイアス電圧を変化させると、ｎ型基板とフォトダイオードとの間のポテンシャル障壁の高さの変化に伴って、フォトダイオードのポテンシャルの深さが変化する点に着目し、読み出し電圧の印加中に逆バイアス電圧を変化させてフォトダイオードのポテンシャルの深さを浅くなるように変化させることにより、読み出し電圧が低くても信号電荷の残留を生じさせないことを特徴とするものであり、実施の形態１とはその実現手段が若干異なる。
【００４５】
実施の形態１と実施の形態２との具体的な実現手段の違いは、実施の形態１では固体撮像素子のゲート及び基板に印加される各電圧は駆動部内の昇変回路において生成され固体撮像素子に供給されるが、実施の形態２では駆動部からこれら各電圧を印加するタイミングだけが固体撮像素子へ指示され、実際にこれら各電圧を生成する電圧生成回路は固体撮像素子内に備えられている。また、実施の形態２の固体撮像素子は、読み出し電圧、定常逆バイアス電圧及び第１特定逆バイアス電圧等の微調整が必要な一部の電圧値を設定することができる各電圧設定回路が備えられており、出荷前や使用前等に初期設定行程を実施して一部の電圧生成回路の出力電圧値を設定することができる。
【００４６】
＜構成＞
図１０は、本発明の実施の形態２における撮像システムの概略構成を示す図である。
図１０に示すように、実施の形態２の撮像システムは、実施の形態１と同様に、ビデオカメラやデジタルスチルカメラなどの撮像機器に内蔵されており、レンズにより結像された被写体像を光電変換して画像情報を出力するものであり、固体撮像素子４、信号処理部５、及び、駆動部６から構成される。
【００４７】
固体撮像素子４は、駆動部６によって駆動され、レンズ（図示せず）により結像された被写体像が２次元状に複数個配列された各受光素子に投射され、各受光素子で光電変換により発生した輝度信号を、複数の垂直ＣＣＤ及び１個の水平ＣＣＤを用いて所定の順序で信号処理部５へ出力する。
信号処理部５は、駆動部６に駆動指示を出し、固体撮像素子４から出力される輝度信号を処理して画像情報を外部へ出力するものであり、実施の形態１の信号処理部２と同様に、ＣＤＳ（アナログ信号処理部）２１、Ａ／Ｄ（アナログ−デジタル変換部）２２、及び、ＤＳＰ（デジタルシグナルプロセッサ）２３を含む。
【００４８】
駆動部６は、信号処理部５からの駆動指示に基づいて、固体撮像素子４を駆動するものである。
図１１は、固体撮像素子４の単位画素の断面構造と、固体撮像素子４が備えるゲート電圧出力部４１及び基板電圧出力部４２と、駆動部６が備えるゲート電圧制御部６１及び基板電圧制御部６２とを示す図である。
【００４９】
図１１に示すように、固体撮像素子４の単位画素は、実施の形態１の固体撮像素子１と同様に、半導体基板１１、ウェル１２、電荷蓄積部１３、光電変換部１４、ゲート部１５、保護膜１６、及びゲート電極１７から構成される。
ゲート電圧出力部４１は、ゲート電圧制御部６１により制御され、直流電源の電圧を昇圧して読み出し電圧、及び転送電圧を出力する。
【００５０】
基板電圧出力部４２は、基板電圧制御部６２により制御され、直流電源の電圧を昇圧して、定常逆バイアス電圧、第１特定逆バイアス電圧、及び第２特定逆バイアス電圧を出力する。
ゲート電圧制御部６１は、光電変換部１４により受光量に応じた電荷を発生させ蓄積させる蓄積期間においてゲート電極１７に対して読み出し電圧を印加しないようにゲート電圧出力部４１を制御し、その後蓄積させた電荷を電荷蓄積部１３へ読み出す読み出し期間においてゲート電極１７に対して読み出し電圧を印加するようにゲート電圧出力部４１を制御し、その後読み出した電荷を転送して外部へ出力する転送期間においてゲート電極１７に対して転送パルスを印加するようにゲート電圧出力部４１を制御する。なお、動画撮影時には前の画像に対する転送期間と、次の画像に対する蓄積期間とは、その一部又は全部が重複している。
【００５１】
基板電圧制御部６２は、光電変換部１４のｎ型領域に過剰に蓄積した電荷が、電荷蓄積部１３に漏れ出さず、かつ、半導体基板１１側に漏れ出る状態を形成する定常逆バイアス電圧を、定常的に半導体基板１１に印加するように基板電圧出力部４２を制御して縦型オーバーフロードレイン構造を形成させる。但し、基板電圧制御部６２は、読み出し期間の一部又は全部において、半導体基板１１とウェル１２との間のポテンシャル障壁を、定常逆バイアス電圧を印加した時よりも高くする電圧である第１特定逆バイアス電圧を半導体基板１１に印加するように基板電圧出力部４２を制御して信号電荷の残留をなくし、また、電荷蓄積期間中の任意のタイミングにおいて、当該ポテンシャル障壁を、光電変換部１４のポテンシャルよりも低くする電圧である第２特定逆バイアス電圧を印加するように基板電圧出力部４２を制御して光電変換部１４のｎ型領域に蓄積した電荷を半導体基板１１側に掃き捨てて電荷読み出しまでの電荷蓄積時間を操作する縦型電子シャッタを実現する。
【００５２】
図１２は、ゲート電圧出力部４１の具体例を示す図である。
図１２に示すようにゲート電圧出力部４１は、読み出し電圧設定回路４１１、読み出し電圧生成回路４１２、及び、転送電圧生成回路４１３を含む。
読み出し電圧設定回路４１１は、ヒューズ付きの抵抗アレイ等であり、外部の電圧設定装置等から高電圧をかけてヒューズを切り抵抗値を変更する等の方法により回路定数を変更することができ、外部からこの回路定数を微調整することにより読み出し電圧生成回路４１２が出力する読み出し電圧を設定することができるものである。
【００５３】
読み出し電圧生成回路４１２は、可変式昇圧回路であり、入力された電源の電圧を、読み出し電圧設定回路４１１の回路定数に基づいて昇圧することにより、読み出し電圧を出力することができるものである。
転送電圧生成回路４１３は、固定式昇圧回路であり、入力された電源の電圧を、予め定められた転送電圧に昇圧して出力することができるものである。
【００５４】
図１３は、基板電圧出力部４２の具体例を示す図である。
図１３に示すように基板電圧出力部４２は、定常逆バイアス電圧設定回路４２１、第１特定逆バイアス電圧設定回路４２２、定常逆バイアス電圧生成回路４２３、第１特定逆バイアス電圧生成回路４２４、第２特定逆バイアス電圧生成回路４２５を含む。
定常逆バイアス電圧設定回路４２１は、読み出し電圧設定回路４１１と同様な方法により、定常逆バイアス電圧生成回路４２３が出力する定常逆バイアス電圧を設定することができるものである。
【００５５】
第１特定逆バイアス電圧設定回路４２２は、読み出し電圧設定回路４１１と同様な方法により、第１特定逆バイアス電圧生成回路４２４が出力する第１特定逆バイアス電圧を設定することができるものである。
定常逆バイアス電圧生成回路４２３は、可変式昇圧回路であり、入力された電源の電圧を、定常逆バイアス電圧設定回路４２１の回路定数に基づいて昇圧することにより、定常逆バイアス電圧を出力することができるものである。
【００５６】
第１特定逆バイアス電圧生成回路４２４は、可変式昇圧回路であり、入力された電源の電圧を、第１特定逆バイアス電圧設定回路４２２の回路定数に基づいて昇圧することにより、第１特定逆バイアス電圧を出力することができるものである。
第２特定逆バイアス電圧生成回路４２５は、固定式昇圧回路であり、入力された電源の電圧を、予め定められた第２特定電圧に昇圧して出力することができるものである。
【００５７】
なお、固定式昇圧回路及び可変式昇圧回路は、既存の技術であるのでより具体的な説明は省略する。
図１４は、ゲート電圧制御部６１の具体例を示す図である。
図１４に示すように、ゲート電圧制御部６１は、カウンタ部６１１、読み出し制御部６１２、及び転送パルス制御部６１３を含む。
【００５８】
カウンタ部６１１は、例えば５０ＫＨｚの源クロックをカウントして各カウンタ出力を出力する６６０進カウンタであり、カウンタ出力０と４とを読み出し制御部６１２へ出力し、カウンタ出力５を転送パルス制御部６１３へ出力する。
読み出し制御部６１２は、例えばＳＲラッチであり、カウンタ出力０を受けた時から、読み出し電圧生成回路４１２へ読み出し電圧の出力を指示する制御信号の出力を開始し、カウンタ出力４を受けた時に、当該制御信号の出力を停止する。
【００５９】
転送パルス制御部６１３は、パルス発生回路であり、カウンタ出力５を受けた時から転送電圧生成回路４１３へ転送電圧の出力を指示する制御信号のパルスの出力を開始し、所定の回数の制御信号のパルスを出力する。
図１５は、基板電圧制御部６２の具体例を示す図である。
図１５に示すように、基板電圧制御部６２は、カウンタ部６２１、定常逆バイアス制御部６２２、第１特定逆バイアス制御部６２３、カウンタ出力選択部６２４、及び第２特定逆バイアス制御部６２５を含む。
【００６０】
カウンタ部６２１は、カウンタ部６１１と同様に、例えば５０ＫＨｚの源クロックをカウントして各カウンタ出力を出力する６６０進カウンタであり、カウンタ部６１１と同期しており、カウンタ出力０と４とを第１特定逆バイアス制御部６２３へ出力し、カウンタ出力５〜６５０をカウンタ出力選択部６２４へ出力する。
定常逆バイアス制御部６２２は、例えば論理回路であり、第１特定逆バイアス制御部６２３、及び２特定逆バイアス制御部６２５の何れかから制御信号を受けている間を除き、定常的に定常逆バイアス電圧生成回路４２３へ定常逆バイアス電圧の出力を指示する制御信号を出力する。
【００６１】
第１特定逆バイアス制御部６２３、例えばＳＲラッチであり、カウンタ出力０を受けた時から、定常逆バイアス制御部６２２及び第１特定逆バイアス電圧設定回路４２２へ第１特定逆バイアス電圧の出力を指示する制御信号の出力を開始し、カウンタ出力４を受けた時に、当該制御信号の出力を停止する。
カウンタ出力選択部６２４は、例えばセレクタであり、露光制御部等からのシャッター速度の指示に応じてカウンタ出力を２つ選択して、第２特定逆バイアス制御部６２５へ出力する。ここでは、カウンタ出力６４６及びカウンタ出力６５０が選択され、シャッター速度が１／１０００ｓに設定されているものとする。
【００６２】
第２特定逆バイアス制御部６２５は、例えばＳＲラッチであり、カウンタ出力選択部６２４により選択された１つ目のカウンタ出力を受けた時から、定常逆バイアス制御部６２２及び第２特定逆バイアス電圧生成回路４２５へ第２特定逆バイアス電圧の出力を指示する制御信号の出力を開始し、カウンタ出力選択部６２４により選択された２つ目のカウンタ出力を受けた時に、当該制御信号の出力を停止する。
【００６３】
ここで、ゲート電圧出力部４１によりゲート電極１７に印加されるゲート電圧の具体的な例、及び、基板電圧出力部４２により半導体基板１１に印加される逆バイアス電圧の具体的な例は、実施の形態１の図３と同様である。
また、ポテンシャル分布の例は、実施の形態１の図６〜８と同様である。
＜動作＞
図１６は、本発明の実施の形態２における撮像システムの、定常逆バイアス電圧、読み出し電圧、及び第１特定逆バイアス電圧の設定の手順を示す図である。
【００６４】
以下に、図１６を用いて、定常逆バイアス電圧、読み出し電圧、及び第１特定逆バイアス電圧の設定の手順を説明する。
（１）電圧設定装置に固体撮像素子４をセットする（ステップＳ１１）。
（２）電圧設定装置が、固体撮像素子４の受光面の全てを遮光し、転送パルスをゲート電極１７に印加するようにゲート電圧出力部４１を制御して全画素の電荷蓄積部１３の電荷を掃き出す（ステップＳ１２）。
【００６５】
（３）電圧設定装置が、ゲート電極１７に対してゲート電圧を印加させないようにゲート電圧出力部４１を制御し、定常逆バイアス電圧の候補となる電圧を半導体基板１１に印加するように基板電圧出力部４２を制御する（ステップＳ１３）。
ここでは、製造時点において、予想される定常逆バイアス電圧よりも十分高い電圧を定常逆バイアス電圧生成回路４２３に生成させるような回路定数を、定常逆バイアス電圧設定回路４２１に設定しておき、電圧設定時点において、縦型オーバーフロードレイン構造が形成されるまで、電圧設定装置がこの回路定数を徐徐に下げ、定常逆バイアス電圧を決定するものとする。
【００６６】
（４）固体撮像素子４の受光面の全てに比較的強い光を、光電変換部１４のｎ型領域に過剰に電荷を蓄積させるのに必要な時間以上当てた後遮光する（ステップＳ１４）。
（５）転送パルスをゲート電極１７に印加するようにゲート電圧出力部４１を制御し、全画素の電荷蓄積部１３の電荷を読み出す（ステップＳ１５）。
（６）読み出した全画素の電荷のそれぞれと所定の敷居値とを比較して、読み出した全画素のうちのほとんどの画素の電荷が、所定の敷居値以下であるか否かを判定する（ステップＳ１６）。
【００６７】
なお、ここで、判断対象を「全ての電荷」とせず「ほとんどの電荷」としたのは、多少の欠陥画素が有る事を考慮した為であって、何らかの方法で欠陥画素を排除する等欠陥画素を考慮しなくてよい場合には「全ての電荷」を判断対象にしてもよい。
（７）所定の敷居値以下であると判定されなかった場合には、縦型オーバーフロードレイン構造を形成していないことになるので、電圧設定装置が定常逆バイアス電圧設定回路４２１の回路定数を変更して定常逆バイアス電圧として出力される電圧を下げた後、同様に処理を繰り返す（ステップＳ１７）。
【００６８】
（８）所定の敷居値以下であると判定された場合には、縦型オーバーフロードレイン構造を形成していることになるので、電圧設定装置が定常逆バイアス電圧設定回路４２１の回路定数を変更して定常逆バイアス電圧として出力される電圧を所定のマージン分だけ下げて、この時の電圧を定常逆バイアス電圧に決定する（ステップＳ１８）。
なお、ステップＳ１８における所定のマージンは、ステップＳ１７における一回当たりの変更量やステップＳ１６における所定の敷居値次第で不要となる場合もある。
【００６９】
（９）電圧設定装置が、読み出し電圧の候補となる電圧をゲート電極１７に印加するようにゲート電圧出力部４１を制御し、同時に、第１逆バイアス電圧の候補となる電圧を半導体基板１１に印加するように基板電圧出力部４２を制御する（ステップＳ９）。
ここでは、製造時点において、予想される読み出し電圧と第１逆バイアス電圧との組み合わせよりも十分に両方が低い電圧の組み合わせを、読み出し電圧生成回路４１２及び第１特定逆バイアス電圧生成回路４２４に生成させるような回路定数を、読み出し電圧設定回路４１１及び第１特定逆バイアス電圧設定回路４２２に設定しておき、電圧設定時点において、信号電荷の残留が無くなるまで、電圧設定装置がこの回路定数を徐徐に変更し、読み出し電圧及び第１特定逆バイアス電圧を決定するものとする。
【００７０】
（１０）転送パルスをゲート電極１７に印加するようにゲート電圧出力部４１を制御し、全画素の電荷蓄積部１３の電荷を読み出す（ステップＳ２０）。
（１１）読み出した全画素の電荷のそれぞれと所定の敷居値とを比較して、読み出した全画素のうちのほとんどの画素の電荷が所定の敷居値を越えているか否かを判定する（ステップＳ２１）。
【００７１】
なお、ここで、判断対象を「全ての電荷」とせず「ほとんどの電荷」としたのは、多少の欠陥画素が有る事を考慮した為であって、何らかの方法で欠陥画素を排除する等欠陥画素を考慮しなくてよい場合には「全ての電荷」を判断対象にしてもよい。
また、ステップＳ２１における所定の敷居値は、ステップＳ６における所定の敷居値と基本的に異なるものであり、両者の間に特に関連はない。
【００７２】
（１２）越えていると判定された場合には、一回目を除き信号電荷の残留があったことになるので、電圧設定装置が、読み出し電圧設定回路４１１及び第１特定逆バイアス電圧設定回路４２２のうちの少なくとも一方の回路定数を変更して、読み出し電圧及び第１特定逆バイアス電圧として出力される電圧のうちの少なくとも一方を変更した後、同様に処理を繰り返す（ステップＳ２２）。
【００７３】
なお、ステップＳ２２において、一回目には信号電荷そのものを読み出している事になるので信号電荷の残留があったことにはならないが、処理は同じである。
（１３）越えていると判定されなかった場合には、信号電荷の残留がなかったことになるので、電圧設定装置が読み出し電圧設定回路４１１及び第１特定逆バイアス電圧設定回路４２２のうちの少なくとも一方の回路定数を変更して、少なくとも一方の電圧を所定のマージン分だけ変更して、この時の電圧を読み出し電圧及び第１特定逆バイアス電圧に決定する（ステップＳ２３）。
【００７４】
なお、ステップＳ２３における所定のマージンは、ステップＳ２２における一回当たりの変更量やステップＳ２１における所定の敷居値次第で不要となる場合もある。
＜まとめ＞
以上のように、本発明の実施の形態２によれば、読み出し電圧の印加中に逆バイアス電圧を変化させてフォトダイオードのポテンシャルの深さを浅くなるように変化させるので、読み出し電圧が低くても信号電荷の残留を生じさせず、又、単位画素の表面積を縮小しても信号電荷の残留が生じにくくすることができ、さらに定常逆バイアス電圧、読み出し電圧及び第１特定逆バイアス電圧を、素子のばらつきに合わせて個別に設定することができる。
【００７５】
なお、本実施例において、駆動部から固体撮像素子のゲート及び基板に印加される電圧を印加するタイミングだけを固体撮像素子に与え、実際にこれら各電圧を生成する電圧生成回路は固体撮像素子内に有する構成としたが、上記ゲート電圧あるいは基板に印加される電圧のいずれかは、固体撮像素子内に電圧生成回路を有することなく、駆動部内部に昇変回路を有することにより生成された電圧であっても構わない。
【００７６】
また、上記の実施例では、ｎ型半導体基板上に、ｐウェルと該ｐウェル中にｎ型のフォトダイオードとを形成した、縦型オーバーフロートドレイン構造を有する固体撮像装置において、ｎ型の基板電圧を制御することで読み出し電圧の低電圧化を実現したが、例えば、ｐ型基板中にｎ型のフォトダイオードを形成するような、縦型オーバーフロードレイン構造を有しない固体撮像装置において、ｐ型基板電圧を制御することにより、同様に読み出し電圧の低電圧化を図ることができる。
【産業上の利用可能性】
【００７７】
本発明は、家庭用ビデオカメラやデジタルスチルカメラなどの撮像機器に適用することができる。本発明によって、単位画素の表面積を縮小しても信号電荷の残留が生じにくい固体撮像素子が提供でき、撮像機器の画質の向上やコストダウンに寄与することができる。
また、家庭用だけでなく、あらゆる撮像機器に適用することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施の形態１における撮像システムの概略構成を示す図である。
【図２】固体撮像素子１の単位画素の断面構造と、駆動部３が備えるゲート電圧制御部３１、及び、基板電圧制御部３２とを示す図である。
【図３】ゲート電圧制御部３１によりゲート電極１７に印加されるゲート電圧、及び、基板電圧制御部３２により半導体基板１１に印加される逆バイアス電圧の具体的な例を示す図である。
【図４】ゲート電圧制御部３１の具体例を示す図である。
【図５】基板電圧制御部３２の具体例を示す図である。
【図６】図３中に示したドレイン期間における図２中の点線Ａに沿ったポテンシャル分布を示す図である。
【図７】図３中に示した掃き捨て期間における図２中の点線Ａに沿ったポテンシャル分布を示す図である。
【図８】図３中に示した読み出し期間における図２中の点線Ａに沿ったポテンシャル分布を示す図である。
【図９】本発明の実施の形態１における撮像システムによる、１画像分の電荷読み出し動作の手順を示す図である。
【図１０】本発明の実施の形態２における撮像システムの概略構成を示す図である。
【図１１】固体撮像素子４の単位画素の断面構造と、固体撮像素子４が備えるゲート電圧出力部４１及び基板電圧出力部４２と、駆動部６が備えるゲート電圧制御部６１及び基板電圧制御部６２とを示す図である。
【図１２】ゲート電圧出力部４１の具体例を示す図である。
【図１３】基板電圧出力部４２の具体例を示す図である。
【図１４】ゲート電圧制御部６１の具体例を示す図である。
【図１５】基板電圧制御部６２の具体例を示す図である。
【図１６】本発明の実施の形態２における撮像システムの、定常逆バイアス電圧、読み出し電圧、及び第１特定逆バイアス電圧の設定の手順を示す図である。
【図１７】従来の電荷転送型固体撮像素子の単位画素あたりの構造を示す図である。
【符号の説明】
【００７９】
１    固体撮像素子
２    信号処理部
３    駆動部
４    固体撮像素子
５    信号処理部
６    駆動部
１１    半導体基板
１２    ウェル
１３    電荷蓄積部
１４    光電変換部
１５    ゲート部
１６    保護膜
１７    ゲート電極
２１    ＣＤＳ
２２    Ａ／Ｄ
２３    ＤＳＰ
３１    ゲート電圧制御部
３２    基板電圧制御部
４１    ゲート電圧出力部
４２    基板電圧出力部
６１    ゲート電圧制御部
６２    基板電圧制御部
３１１    カウンタ部
３１２    読み出し制御部
３１３    読み出し電圧生成部
３１４    転送パルス制御部
３１５    転送電圧生成部
３２１    カウンタ部
３２２    定常逆バイアス制御部
３２３    定常逆バイアス電圧生成部
３２４    第１特定逆バイアス制御部
３２５    第１特定逆バイアス電圧生成部
３２６    カウンタ出力選択部
３２７    第２特定逆バイアス制御部
３２８    第２特定逆バイアス電圧生成部
４１１    読み出し電圧設定回路
４１２    読み出し電圧生成回路
４１３    転送電圧生成回路
４２１    定常逆バイアス電圧設定回路
４２２    第１特定逆バイアス電圧設定回路
４２３    定常逆バイアス電圧生成回路
４２４    第１特定逆バイアス電圧生成回路
４２５    第２特定逆バイアス電圧生成回路
６１１    カウンタ部
６１２    読み出し制御部
６１３    転送パルス制御部
６２１    カウンタ部
６２２    定常逆バイアス制御部
６２３    第１特定逆バイアス制御部
６２４    カウンタ出力選択部
６２５    第２特定逆バイアス制御部
【図１】
2005167598.tif 000003
【図２】
2005167598.tif 000004
【図３】
2005167598.tif 000005
【図４】
2005167598.tif 000006
【図５】
2005167598.tif 000007
【図６】
2005167598.tif 000008
【図７】
2005167598.tif 000009
【図８】
2005167598.tif 000010
【図９】
2005167598.tif 000011
【図１０】
2005167598.tif 000012
【図１１】
2005167598.tif 000013
【図１２】
2005167598.tif 000014
【図１３】
2005167598.tif 000015
【図１４】
2005167598.tif 000016
【図１５】
2005167598.tif 000017
【図１６】
2005167598.tif 000018
【図１７】
2005167598.tif 000019