(57)【要約】【課題】ＡＭ・ＦＭ受信回路のループフィルタを減らす。【解決手段】ＡＭのＰＬＬ回路１２の入出力１２ａは、半導体スイッチ１７の接点１７ｂに接続されている。ＦＭステレオ復調用ＰＬＬ回路１９の入出力１９ａ、１９ｂは、半導体スイッチ１７，１８の接点１７ｃ、１８ｃに接続されている。この半導体スイッチ１７、１８を切り換え、ＡＭのＰＬＬ回路１２とＦＭステレオ復調用ＰＬＬ回路１９の一方をループフィルタ２０に接続する。【選択図】    図１
2005151464.tif 000002
【特許請求の範囲】
【請求項１】
ＡＭ信号を受信するための局部発振信号を生成するＡＭのＰＬＬ回路と、
ＦＭステレオ復調用ＰＬＬ回路と、
前記ＡＭのＰＬＬ回路と、前記ＦＭステレオ復調用ＰＬＬ回路の一方が、同一のループフィルタと接続されるように切り換える半導体スイッチとを備えるＡＭ・ＦＭ受信回路。
【請求項２】
前記ＡＭのＰＬＬ回路と前記ＦＭステレオ復調用ＰＬＬ回路のループゲインを調整するための位相比較出力電流調整回路を有し、
前記半導体スイッチは、前記位相比較出力電流調整回路の入出力を前記ループフィルタの一方の入出力端子に接続させる請求項１記載のＡＭ・ＦＭ受信回路。
【請求項３】
前記ＡＭのＰＬＬ回路のループゲインを調整するための位相比較出力電流調整回路を有し、
前記半導体スイッチは、前記位相比較出力電流調整回路の入出力を前記ループフィルタの一方の入出力端子に接続させる請求項１記載のＡＭ・ＦＭ受信回路。
【請求項４】
前記ＦＭステレオ復調用ＰＬＬ回路は、局部発振信号と基準信号との位相差を示す差動信号を出力し、
前記半導体スイッチは、前記差動信号を前記ループフィルタの２つの入出力端子に供給する請求項１、２または３記載のＡＭ・ＦＭ受信回路。
【請求項５】
ＡＭ信号を受信するための局部発振信号を生成するＡＭのＰＬＬ回路と、
ＦＭステレオ復調用ＰＬＬ回路と、
前記ＡＭのＰＬＬ回路と、前記ＦＭステレオ復調用ＰＬＬ回路の一方が、同一のループフィルタと接続されるように切り換える半導体スイッチとからなるＡＭ・ＦＭ受信回路をＣＭＯＳプロセスにより半導体基板上に形成した半導体集積回路。
【請求項６】
前記ＡＭのＰＬＬ回路と前記ＦＭステレオ復調用ＰＬＬ回路のループゲインを調整するための位相比較出力電流調整回路を有し、
前記半導体スイッチは、前記位相比較出力電流調整回路の入出力を前記ループフィルタの一方の入出力端子に接続させる請求項５記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＭ・ＦＭ受信回路及びその半導体集積回路に関する。
【背景技術】
【０００２】
ＡＭ及びＦＭ受信機では、ＡＭ周波数シンセサイザー用のＰＬＬ回路と、ＦＭステレオ復調用ＰＬＬ回路の２つが設けられており、それぞれのＰＬＬ回路がループフィルタを有している。
ＡＭ／ＦＭ受信回路を集積回路基板上に形成する場合、上記のＰＬＬ回路は外付け部品となるので、２個のループフィルタを実装する必要がある。
【０００３】
特許文献１には、ＡＭ／ＦＭ受信機で使用されるコンデンサを減らすために、ＡＦＣ回路で使用するコンデンサと、ＡＭ検波回路で使用するコンデンサを共用することが記載されている。
【特許文献１】特許第３３５１７００号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したようにＡＭ／ＦＭ受信回路を集積回路基板上に形成する場合、上記のループフィルタは、外付け部品となるので、２個のループフィルタを実装する必要があり、部品コストと製造コストが高くなるという問題点があった。
本発明の課題は、ＡＭ・ＦＭ受信回路のループフィルタを減らすことである。
【課題を解決するための手段】
【０００５】
本発明のＡＭ・ＦＭ受信回路は、ＡＭ信号を受信するための局部発振信号を生成するＡＭのＰＬＬ回路と、ＦＭステレオ復調用ＰＬＬ回路と、前記ＡＭのＰＬＬ回路と、前記ＦＭステレオ復調用ＰＬＬ回路の一方が、同一のループフィルタと接続されるように切り換える半導体スイッチとを備える。
【０００６】
この発明によれば、ＡＭのＰＬＬ回路とＦＭステレオ復調用ＰＬＬ回路でループフィルタを共用できるので、ループフィルタを減らすことができる。
上記の発明において、前記ＡＭのＰＬＬ回路と前記ＦＭステレオ復調用ＰＬＬ回路のループゲインを調整するための位相比較出力電流調整回路を有し、前記半導体スイッチは、前記位相比較出力電流調整回路の入出力を前記ループフィルタの一方の入出力端子に接続させる。
【０００７】
上記の発明において、前記ＡＭのＰＬＬ回路のループゲインを調整するための位相比較出力電流調整回路を有し、前記半導体スイッチは、前記位相比較出力電流調整回路の入出力を前記ループフィルタの一方の入出力端子に接続させる。
このように構成することで、ＡＭのＰＬＬ回路とＦＭステレオ復調用ＰＬＬ回路のループゲインを最適化することができるので、それらの入出力を共通のループフィルタの入出力端子に接続することができる。
【０００８】
上記の発明において、前記ＦＭステレオ復調用ＰＬＬ回路は、局部発振信号と基準信号との位相差を示す差動信号を出力し、前記半導体スイッチは、前記差動信号を前記ループフィルタの２つの入出力端子に供給する。
このように構成することで、ＦＭステレオ復調用ＰＬＬ回路の位相比較器の差動出力をループフィルタの２つの入出力端子に供給し、それを平滑した電圧をＦＭステレオ復調用ＰＬＬ回路に差動入力して発振周波数を制御することができる。
【０００９】
本発明の半導体集積回路は、ＡＭ信号を受信するための局部発振信号を生成するＡＭのＰＬＬ回路と、ＦＭステレオ復調用ＰＬＬ回路と、前記ＡＭのＰＬＬ回路と、前記ＦＭステレオ復調用ＰＬＬ回路の一方が、同一のループフィルタと接続されるように切り換える半導体スイッチとからなるＡＭ・ＦＭ受信回路をＣＭＯＳプロセスにより半導体基板上に形成した。
【００１０】
この発明によれば、ＣＭＯＳプロセスで製造するＡＭ・ＦＭ受信回路を搭載した半導体集積回路の外付けのループフィルタを減らすことができる。これにより、ＡＭ・ＦＭ受信機等の部品コスト、製造コストを低減できる。
【発明の効果】
【００１１】
本発明によれば、ＡＭ・ＦＭ受信回路に使用されるループフィルタの数を減らすことができる。また、ＡＭ・ＦＭ受信回路を搭載した半導体集積回路の外付けのループフィルタを減らすことができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面を参照して説明する。図１は、実施の形態のＡＭ及びＦＭ受信回路を搭載した半導体集積回路１１と、その半導体集積回路１１が実装されるプリント基板に外付けされるループフィルタを示す回路図である。この半導体集積回路１１は、ＣＭＯＳプロセスにより製造されている。この半導体集積回路１１は、プリント基板に実装されＡＭ・ＦＭ受信機等に使用される。
【００１３】
図１において、ＡＭのＰＬＬ回路（ＡＭＰＬＬシンセサイザー）１２は、ダブルコンバージョン受信回路における第２中間周波信号を生成する第２周波数シンセサイザー用ＰＬＬ回路であり、ＶＣＯ（電圧制御発振器）と、生成した局部発振信号と基準となる周波数の信号との位相差を検出する位相比較器とを有し、位相比較器で検出される位相差に応じた信号と、その反転信号をｐチャネルＭＯＳトランジス（以下、ＭＯＳトランジスタという）１３，１４に出力する。このＡＭのＰＬＬ回路１２は、例えば、２０ＭＨｚの局部発振信号を生成する。
【００１４】
ＭＯＳトランジスタ１３のソース側には、コントロール端子を有する電流源１５が接続され、ＭＯＳトランジスタ１４のドレイン側にもコントロール端子を有する電流源１６が接続されている。ＭＯＳトランジスタ１３のドレインとＭＯＳトランジスタ１４のソースの接続点である入出力１２ａは、半導体スイッチ１７の接点１７ｂに接続されている。
【００１５】
ＭＯＳトランジスタ１３，１４と電流源１５，１６は、ループゲインを調整する為の位相比較出力電流調整回路を構成し、電流源１５，１６のコントロール端子の電圧を変化させてループゲインを調整している。
ＦＭステレオ復調用ＰＬＬ回路（ＦＭＭＰＸＰＬＬ）１９は、ＦＭコンポジット信号を左右ステレオ信号に復調するための１９ｋＨｚの局部発振信号を生成する回路であり、生成した局部発振信号とパイロット信号から得られる１９ｋＨｚの信号との位相差を位相比較回路により検出し、検出した位相差に応じた信号を半導体スイッチ１７、１８の接点１７ｃ、１８ｃに出力する。ＦＭステレオ復調用ＰＬＬ回路１９の位相比較器は、差動電圧を出力するように構成されており、差動電圧を半導体スイッチ１７、１８の接点１７ｃ、接点１８ｃに出力する。
【００１６】
半導体スイッチ１７は、共通接点１７ａと接点１７ｂまたは接点１７ｃとの接続を切り換えるスイッチである。接点１７ｂにはＭＯＳトランジスタ１３，１４の入出力１２ａ（ＡＭのＰＬＬ回路１２の入出力）が接続され、接点１７ｃにはＦＭステレオ復調用ＰＬＬ回路１９の入出力１９ｂが接続されている。共通接点１７ａは、図示しないパッドを介して半導体集積回路１１の端子２１に接続され、端子２１は、ループフィルタ２０の一方の入出力端子２０ａと接続されている。
【００１７】
すなわち、半導体スイッチ１７は、ＦＭステレオ復調用ＰＬＬ回路１９の一方の入出力１９ａと、ＡＭのＰＬＬ回路１２の入出力１２ａとの一方を、ループフィルタ２０の入出力端子２０ａと接続する機能を有している。
半導体スイッチ１８は、共通接点１８ａと接点１８ｂまたは接点１８ｃとの接続を切り換えるスイッチである。共通接点１８ａは、図示しないパッドを介して半導体集積回路１１の端子２２に接続され、端子２２は、ループフィルタ２０の他方の入出力端子２０ｂと接続されている。半導体スイッチ１８の接点１８ｂは接地され、接点１８ｃはＦＭステレオ復調用ＰＬＬ回路１９の入出力１９ｂと接続されている。
【００１８】
すなわち、半導体スイッチ１８は、ＦＭステレオ復調用ＰＬＬ回路１９の入出力１９ｂと、接地の一方を、ループフィルタ２０の入出力端子２０ｂと接続する機能を有している。
ループフィルタ２０は、直列に接続された抵抗Ｒ１とコンデンサＣ１と、その抵抗Ｒ１とコンデンサＣ１と並列に接続されたコンデンサＣ２とからなる。
【００１９】
半導体スイッチ１７の共通接点１７ａが、接点１７ｃと接続され、半導体スイッチ１８の共通接点１８ａが、接点１８ｃと接続されている場合には、ループフィルタ２０で平滑された電圧が、ＦＭステレオ復調用ＰＬＬ回路１９の図示しないＶＣＯ（電圧制御発振器）に入力され、ＶＣＯの局部発振周波数が目的とする１９ｋＨｚになるように制御される。
【００２０】
また、半導体スイッチ１７の共通接点１７ａが接点１７ｂと接続され、半導体スイッチ１８の共通接点１８ａが接点１８ｂと接続されている場合には、ループフィルタ２０で平滑された電圧が、ＡＭのＰＬＬ回路１２のＶＣＯに入力され、ＶＣＯの発振周波数が目的とする周波数となるように制御される。
【００２１】
上記の回路によれば、半導体スイッチ１７、１８を切り換えることで、ＡＭのＰＬＬ回路１２とＦＭステレオ復調用ＰＬＬ回路１９で、ループフィルタ２０を共用することができる。従って、半導体集積回路１１の外付け部品であるループフィルタ２０を減らすことができる。
【００２２】
図２は、半導体スイッチ１７，１８の一例を示す図である。半導体スイッチ１７、１８は、それぞれ２個のトランスファーゲート３１，３２と、４個のインバータ３３〜３６とで構成されている。トランスファーゲート３１，３２及びインバータ３３〜３６は、電源電圧ＶＤＤＤと接地ＧＮＤＤと接続されている。
【００２３】
トランスファーゲート３１の制御端子３１ｄには、インバータ３６の出力が供給され、同じインバータ３６の出力が、トランスファーゲート３２の丸印の付けられている制御端子３２ｃに供給されている。また、トランスファーゲート３１の丸印の付けられている制御端子３１ｃには、インバータ３５の出力が供給され、同じインバータ３５の出力が、トランスファーゲート３２の制御端子３２ｄに供給されている。
【００２４】
なお、図２において丸印が付けられている制御端子３１ｃ、３２ｃは、ローレベルの信号が供給されたときトランジスタファーゲート３１，３２をオン状態にし、ハイレベルの信号が供給されたときトランスファーゲート３１，３２をオフ状態にする。また、丸印が付けられていない制御端子３１ｄ、３２ｄは、ハイレベルの信号が供給されたときトランスファーゲート３１，３２をオン状態にし、ローレベルの信号が供給されたときゲートをオフ状態にする。
【００２５】
従って、インバータ３３に入力するコントロール信号ＣＮＴＬがハイレベルのときには、トランスファーゲート３１の制御端子３１ｄにハイレベルの信号が入力し、トランスファーゲート３２の制御端子３２ｃにハイレベルの信号が入力するので、トランスファーゲート３１がオン、トランスファーゲート３２がオフとなる。また、インバータ３３に入力するコントロール信号ＣＮＴＬがローレベルのときには、トランスファーゲート３１の制御端子３１ｄにローレベルの信号が入力し、トランスファーゲート３２の制御端子３２ｃにローレベルの信号が入力するので、トランスファーゲート３１がオフ、トランスファーゲート３２がオンとなる。
【００２６】
図２の回路が、半導体スイッチ１７に対応すると考えると、インバータ３３に入力するコントロール信号ＣＮＴＬがローレベルのときには、トランスファーゲート３２がオン、トランスファーゲート３１がオフとなる。
この場合、トランスファーゲート３２の一方の入出力端子（ＩＮＬ）３２ａ（接点１７ｂに対応する）に接続されるＡＭのＰＬＬ回路１２の入出力１２ａが、トランスファーゲート３２の他方の入出力端子３２ｂ（共通接点１７ａに対応する）（ＣＯＭ）に接続されるループフィルタ２０の入出力端子２０ａと接続される。すなわち、ＡＭのＰＬＬ回路１２にループフィルタ２０が接続される。
【００２７】
他方、インバータ３３に入力するコントロール信号ＣＮＴＬがハイレベルのときには、トランスファーゲート３２の制御端子３２ｄにローレベルの信号が入力し、トランスファーゲート３１の制御端子３１ｄにハイレベルの信号が入力するので、トランスファーゲート３２がオフ、トランスファーゲート３１がオンとなる。
【００２８】
この場合、トランスファーゲート３１の一方の入出力端子３１ａ（接点１７ｃに対応する）に接続されるＦＭステレオ復調用ＰＬＬ回路１９の入出力１９ａが、トランスファーゲート３１の他方の入出力端子３１ｂ（共通接点１７ａに対応する）（ＣＯＭ）に接続されるループフィルタ２０の入出力端子２０ａと接続される。すなわち、ＦＭステレオ復調用ＰＬＬ回路１９にループフィルタ２０が接続される。
【００２９】
以上のように、コントロール信号ＣＮＴＬをハイレベルまたはローレベルにすることにより、トランスファーゲート３１，３２をオンまたはオフさせ、ＡＭのＰＬＬ回路１２とＦＭステレオ復調用ＰＬＬ回路１９の一方をループフィルタ２０と接続することができる。これにより、ＡＭのＰＬＬ回路１２とＦＭステレオ復調用ＰＬＬ回路１９でループフィルタ２０を共用することができる。
【００３０】
本発明は、上述した実施の形態に限らず、以下のように構成しても良い。
ループフィルタ２０を共用する回路は、ＦＭステレオ復調用ＰＬＬ回路に限らず、ＦＭの中間周波信号を生成するためのＰＬＬ回路でも良い。また、ダブルコンバージョンＡＭ受信回路に限らず、シングルコンバージョンＡＭ受信回路にも適用できる。
【００３１】
半導体スイッチ１７，１８は、図２に示すような回路に限らず、ＭＯＳトランジスタを用いて構成しても良い。
本発明は、ＡＭ・ＦＭ受信機に限らず、携帯電話等の機器にＡＭ・ＦＭ受信回路を搭載したものにも適用できる。
【図面の簡単な説明】
【００３２】
【図１】実施の形態の半導体集積回路とループフィルタの回路図である。
【図２】半導体スイッチの回路図である。
【符号の説明】
【００３３】
１１    半導体集積回路
１２    ＡＭのＰＬＬ回路
１７，１８    半導体スイッチ
１９    ＦＭステレオ復調用ＰＬＬ回路
２０    ループフィルタ
【図１】
2005151464.tif 000003
【図２】
2005151464.tif 000004