(57)【要約】【課題】  改良されたＥＳＤ防護回路を提供する。【解決手段】  比較的小型のＥＳＤ防護ダイオードが、発光ダイオードと同じチップ上に形成されている。或る実施形態では、ＥＳＤダイオードがトレンチで発光ダイオードから分離されているメサ型ダイオードである。ＥＳＤダイオードの直列抵抗を下げるために、ＰＮ接合部と半導体材料に対する金属接点は、長さを長くし、実質的にチップの全幅に亘って伸張している。破壊電圧を高め、試験条件を改良するための、ＥＳＤダイオード用のＰＮ接合部とＮ及びＰ金属接点の各種構成が記載されている。【選択図】          図６
2005340849.tif 000002
【特許請求の範囲】
【請求項１】
発光素子において、
基板上の半導体材料により形成され、その端子に順方向のバイアス電圧を印加することにより発光する発光ダイオード（ＬＥＤ）と、
前記基板上の半導体材料により形成された静電放電（ＥＳＤ）防護ダイオードであって、閾値より高い逆バイアス電圧が前記ＬＥＤの前記端子に印加された場合に、電流を分路して前記ＬＥＤから離すことにより、前記ＬＥＤを損傷から防護するために、前記ＬＥＤに対して逆並列構成に接続されているＥＳＤ防護ダイオードと、を備えており、
前記ＥＳＤ防護ダイオードは、ＰＮ接合部を形成しているＮ型材料とＰ型材料の接合部を備えており、前記ＰＮ接合部の長さは前記ＰＮ接合部の幅の少なくとも２倍であり、前記ＥＳＤ防護ダイオードが前記基板に占める面積は、前記基板上の前記ＬＥＤダイオードと前記ＥＳＤダイオードが占める合計面積の３０％よりも小さく、前記素子は、更に、
前記ＰＮ接合部の長さの少なくとも５０％に亘って前記Ｎ型材料に接触している金属層部分を備えていることを特徴とする素子。
【請求項２】
前記ＥＳＤ防護ダイオードが前記基板に占める面積は、前記基板上の前記ＬＥＤダイオードと前記ＥＳＤダイオードが占める合計面積の１０％よりも小さいことを特徴とする、請求項１に記載の素子。
【請求項３】
前記金属部分は、前記ＰＮ接合部の長さの少なくとも７５％に亘って前記Ｎ型材料に接触していることを特徴とする、請求項１に記載の素子。
【請求項４】
前記Ｎ型材料に接触している前記金属層部分は、前記Ｐ型材料を実質的に取り囲んでいることを特徴とする、請求項１に記載の素子。
【請求項５】
前記Ｎ型材料に接触している前記金属層部分は、前記Ｐ型材料を完全に取り囲んでいることを特徴とする請求項１に記載の素子。
【請求項６】
前記Ｎ型材料に接触している前記金属層部分は、前記Ｐ型材料の少なくとも２つの側辺で前記Ｎ型材料に接していることを特徴とする、請求項１に記載の素子。
【請求項７】
前記ＰＮ接合部に活性領域が形成されていることを特徴とする、請求項１に記載の素子。
【請求項８】
前記ＬＥＤと前記ＥＳＤ防護ダイオードは、前記ＬＥＤと前記ＥＳＤ防護ダイオードの表面を覆って形成された金属層部分によって相互接続されていることを特徴とする、請求項１に記載の素子。
【請求項９】
前記ＬＥＤと前記ＥＳＤ防護ダイオードは、前記ＬＥＤと前記ＥＳＤ防護ダイオードに対して外付けのパッケージの導電体によって相互接続されていることを特徴とする、請求項１に記載の素子。
【請求項１０】
前記ＬＥＤと前記ＥＳＤ防護ダイオードは、前記ＬＥＤと前記ＥＳＤ防護ダイオードに対して外付けのサブマウント上の導電体によって相互接続されていることを特徴とする、請求項１に記載の素子。
【請求項１１】
前記ＬＥＤと前記ＥＳＤ防護ダイオードの表面積は、１ｍｍ2よりも小さいことを特徴とする、請求項１に記載の素子。
【請求項１２】
前記ＬＥＤと前記ＥＳＤ防護ダイオードの表面積は、１ｍｍ2よりも大きいことを特徴とする、請求項１に記載の素子。
【請求項１３】
前記ＥＳＤ防護ダイオードの表面積は、２０，０００から６０，０００平方ミクロンであることを特徴とする、請求項１に記載の素子。
【請求項１４】
前記ＥＳＤ防護ダイオードの表面積は、６０，０００から１００，０００平方ミクロンであることを特徴とする、請求項１に記載の素子。
【請求項１５】
前記ＬＥＤと前記ＥＳＤ防護ダイオードを分離するため、前記ＬＥＤと前記ＥＳＤ防護ダイオードの間にトレンチを更に備えていることを特徴とする、請求項１に記載の素子。
【請求項１６】
前記ＬＥＤと前記ＥＳＤ防護ダイオードは、窒化ガリウムベースのダイオードであることを特徴とする、請求項１に記載の素子。
【請求項１７】
前記ＬＥＤと前記ＥＳＤ防護ダイオードは、フリップチップを形成していることを特徴とする、請求項１に記載の素子。
【請求項１８】
前記ＰＮ接合部の少なくとも一部は丸い角部を有している、請求項１に記載の素子。
【請求項１９】
発光素子を形成するための方法において、
基板上に発光ダイオード（ＬＥＤ）を形成する段階であって、前記ＬＥＤは、その端子に順方向のバイアス電圧を印加することにより発光する、ＬＥＤを形成する段階と
前記基板上に静電放電（ＥＳＤ）防護ダイオードを形成する段階であって、閾値より高い逆バイアス電圧が前記ＬＥＤの端子に印加された場合に、電流を分路して前記ＬＥＤから離すことにより、前記ＬＥＤを損傷から防護するために、前記ＬＥＤに対して逆並列構成に接続されたＥＳＤ防護ダイオードを形成する段階と、を含んでおり、
前記ＥＳＤ防護ダイオードは、ＰＮ接合部を形成しているＮ型材料とＰ型材料の接合部を備えており、前記ＰＮ接合部の長さは前記ＰＮ接合部の幅の少なくとも２倍であり、前記ＥＳＤ防護ダイオードが前記基板に占める面積は、前記基板上の前記ＬＥＤダイオードと前記ＥＳＤダイオードが占める合計面積の３０％よりも小さく、前記方法は、更に、
前記ＰＮ接合部の長さの少なくとも５０％に亘って前記Ｎ型材料に接触している金属層部分を形成する段階を含んでいることを特徴とする方法。
【請求項２０】
前記ＥＳＤ防護ダイオードが前記基板に占める面積は、前記基板上の前記ＬＥＤと前記ＥＳＤ防護ダイオードが占める合計面積の１０％よりも小さいことを特徴とする、請求項１９に記載の方法。
【請求項２１】
前記金属部分は、前記ＰＮ接合部の長さの少なくとも７５％に亘って前記Ｎ型材料に接触していることを特徴とする、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ）に関し、より厳密には、ＬＥＤチップの静電放電（ＥＳＤ）防護に関する。
【背景技術】
【０００２】
ＬＥＤチップにＥＳＤ防護を施すのは、周知されている一般的な事柄である。ＬＥＤ、特に窒化ガリウムベースのＬＥＤは、アノードとカソードに掛かる逆バイアス電圧による損傷を特に被りやすい。通常の環境におけるＥＳＤ電圧は１０，０００ボルトを超えることもある。
【０００３】
ＬＥＤチップにＥＳＤ防護を施す方法の一例を、図１から図３に示しているが、これらは、本発明の発明人他に発行された米国特許第６，５４７，２４９号に記載されている。この特許を、参考文献として本願に援用する。図１は、同一の半導体チップ上に形成され逆並列構成に接続された２つのダイオードを示している。ＬＥＤ１０は、標準動作時は順方向にバイアスされ発光する。ＬＥＤ１０に逆バイアス電圧が印加されると、ＥＳＤ防護ダイオード１２は通電して、ＬＥＤ１０を避けるように電流を分路し、ＬＥＤ１０に掛かる逆バイアス電圧をダイオード１２に掛かる電圧降下にクランプする。
【０００４】
図２及び図３は、それぞれ、２４９号特許に記載のモノリシックＥＳＤ防護回路の１つの実施形態の上面図と断面図である。
【０００５】
ダイオード構造ＡとＢは、高抵抗基板２０上に形成されている。一方の構造Ａは光を発生させるＬＥＤとして接続され、他方の構造ＢはＬＥＤ「Ａ」の逆方向降服をクランプするために使用される。Ｐ型層４１ａ、４１ｂは、ｎ型層４２ａ、４２ｂ上に形成された活性領域４９ａ、４９ｂに重ねられている。素子ＡとＢの間にトレンチ４３が形成されている。ｎ型層４２ａ、４２ｂ上に接点を形成するためのレッジは、ｎ電極４５ａ、４５ｂがトレンチ４３の両側にくるようにして露出されている。誘電層４７は、層間相互接続用に、又はｐ接点又はｎ接点の様な領域に対する接点用に開口部が形成される箇所を除いて、全ての電気的接点から金属化層４６ａを電気的に絶縁している。ｐ電極４４ａとｎ電極４５ｂは、ＬＥＤ「Ａ」のｐ接点がクランピング素子Ｂのｎ接点に接続されるように、相互接続部４６ａにより接続されている。相互接続部４６ａが配置されている領域では、ＬＥＤ「Ａ」のｎ接点は誘電層４７によって相互接続部４６ａから隔離されている。図２に示すように、ＬＥＤ「Ａ」のｐ接点とクランピング素子Ｂのｎ接点の間の相互接続は、素子の一方の側に形成され、ＬＥＤ「Ａ」のｎ接点とクランピング素子Ｂのｐ接点の間の相互接続は、素子の他方の側に形成されている。当該構造体は、これで、はんだブリッジ又はワイヤーボンド４８によって、サブマウント又は他の構造体（図示せず）に接続することができる。
【０００６】
発光を目的としたＬＥＤと同一チップ上にＥＳＤダイオードを配置することに伴う１つの欠点は、ＥＳＤダイオードがチップ上の面積を占めることで、光を発生させるダイオードの面積と発光出力が減少することである。ＥＳＤダイオードは、順方向にバイアスが掛かると光を出力するが、このような光の出力はＥＳＤ機能との一貫性に欠ける。別の問題は、順方向にバイアスされたＥＳＤダイオードを流れる高電流は、ダイオードの直列抵抗を通って流さなければならないことである。直列抵抗には、ＥＳＤダイオードを形成しているＮ型及びＰ型材料の金属及びバルク抵抗が含まれる。直列抵抗の前後では電圧降下が比較的高い（Ｖ＝ＩＲS）ので、直列抵抗は、高いＥＳＤ電流では非常に重要になる。また、図１から図３の構造では、既にチップ上で相互接続が行われているので、発光ダイオードとＥＳＤダイオードは、それぞれ個別に品質と信頼性を試験することができない。
【０００７】
【特許文献１】米国特許第６，５４７，２４９号
【特許文献２】米国特許第６，５２１，９１４号
【発明の開示】
【課題を解決するための手段】
【０００８】
本願では改良されたＥＳＤ防護回路を開示している。比較的小型のＥＳＤ防護ダイオードが、発光ダイオードと同じチップ上に形成される。或る実施形態では、ＥＳＤダイオードは、発光ダイオードからトレンチで分離されたメサ型ダイオードである。ＥＳＤダイオードは、発光ダイオードよりもかなり小型になっているので、使用面積が少なくて済む。
【０００９】
ＥＳＤダイオードの直列抵抗を下げるために、金属層と露出したＮ型材料の間の接触面積は、長さを長くとり、実質的にチップの幅に亘って広げている。直列抵抗を下げて放電破壊電圧を上げるための、ＥＳＤダイオード用のＰＮ接合部並びにＮ及びＰ金属接点について各種構成を説明する。
【００１０】
或る実施形態では、発光ダイオードとＥＳＤダイオードは、パッケージング前に個々に試験できるように、チップ上では相互接続されていない。ダイオード同士の逆並列構成での相互接続は、パッケージ、チップマウント、又はサブマウントの何れかで、チップに対して外部で行われる。
【００１１】
ＥＳＤダイオード設計は、窒化ガリウム・フリップチップＬＥＤ及びワイヤーボンド型ＬＥＤに容易に適用することができる。
【発明を実施するための最良の形態】
【００１２】
図４は、ＥＳＤ防護ダイオード５２に比較して発光ダイオード５０をかなり大きく示している点以外は、図１と同じ概略回路図である。ダイオード５２は、それ自体は光を出力する必要がないので、面積は非常に小さい。或る実施形態では、ＥＳＤダイオードの面積は、チップ面積の３０パーセント未満である、これにより、チップ上で更に広い面積を発光ダイオード５０用に利用することができるようになる。
【００１３】
図５は、ＥＳＤダイオード５２のインピーダンス成分を示している。ＰＮ接合のインピーダンスは、主に接合抵抗Ｒjと接合容量Ｃjで決まり、キャパシタンスによるインピーダンスは、Ｚ＝１／ｊωＣｊで与えられる。このインピーダンスは、所与の接合面積に対して概ね不変である。しかしながら、ダイオードの直列抵抗Ｒsは、ＥＳＤダイオード５２のレイアウトにより大きく異なる。直列抵抗前後の電圧降下はＶ＝ＩＲsに等しいので、直列抵抗は、高いＥＳＤ電流の分路時には非常に重要になる。発光ダイオード５０に損傷を与えないためには、この電圧降下を低く保たねばならない。
【００１４】
図６は、図４のＬＥＤ５０とＥＳＤ防護ダイオード５２を組み込んだＬＥＤチップの上面図である。通常、ＬＥＤチップを形成する場合、基板上にＮエピタキシャル層を成長させ、次いで活性領域層を成長させ、その後この活性領域層上にＰエピタキシャル層を成長させる。その後、最上層をエッチングしてＮ型材料の一部を露出させて金属接点とする。図３に示したのと同様に、ＥＳＤダイオード５２は、トレンチ６０でＬＥＤ５０から分離されている。ＥＳＤ防護ダイオード５２は、Ｎ型材料５６とＰ型材料５８の接合によって形成されている。ＬＥＤ５０は、Ｐ型材料６４をＮ型材料６２に重ねた接合によって形成されるが、これがウェーハの表面に平行な面を有する大きな発光接合部を形成する。次いで金属層が堆積され、エッチングが施されて、Ｐ及びＮ型層に対するオーム接点が作られる。通常、Ｐ接点金属は銀であり、Ｎ接点金属はアルミニウム、チタニウム、又はチタニウムと金の合金である。
【００１５】
Ｎ型及びＰ型材料それぞれには、金属層部分６６、６７、６８、６９が接触している。金属部分６６−６９は、電流を半導体材料の広い面積に分配している。金属の相互接続部７０と７１は、図４に示すようにダイオード５０と５２を相互接続する。誘電層が、金属の相互接続部７０と７１を、下層の金属層から絶縁する。金属層は、誘電層を貫通して形成されたビア７２と７３を介して互いに取り付けられる。ワイヤーボンドパッド、又ははんだブリッジ７４と７５は、ワイヤーと結合させるか又はサブマウントに対して直接結合させるために形成されている。
【００１６】
ダイオード５２の面積は、ＬＥＤ５０の面積に比較すると小さいが、ＰＮ接合部と金属部分６８、６９は、チップのほぼ全幅を覆っている。ＰＮ接合部の長辺のほぼ全長を金属部分６８、６９と接触させることにより、ＥＳＤダイオード５２の直列抵抗ＲｓのＮバルク抵抗分は、ＰＮ接合面積が同じで接点の辺が短いダイオードのそれよりもかなり小さくなる。これにより、細長いＥＳＤダイオード５２は、チップ面積が少なくて済み且つ直列抵抗も小さくすることができる。別の実施形態では、Ｎ型材料に接触している金属層部分は、ＰＮ接合部の長さの少なくとも５０パーセントにまで拡がっている。
【００１７】
或る実施形態では、チップ面積は１ｍｍ2から４ｍｍ2で、ＥＳＤ防護ダイオードはチップ面積の約１０パーセント未満の面積を占めている。或る実施形態では、ＥＳＤ防護ダイオードは、面積が約２０，０００ｕｍ2から６０，０００ｕｍ2であり、約２ｋＶよりも高い逆バイアス放電に対する防護を提供する。このチップを、自動車用途の様なＥＳＤの多い環境で使用する場合、ＥＳＤダイオードの大きさを、面積で約６０，０００ｕｍ2から１００，０００ｕｍ2まで大きくすれば、２ｋＶよりもはるかに高い放電電圧を分路することができる。低出力発光要件に合わせてチップサイズを１ｍｍ2程度にまで小さくすると、ＥＳＤ防護ダイオードの面積はチップ面積の３０パーセント未満となり、約６００ボルトより高い逆バイアス放電に対する防護を提供する。
【００１８】
好適な実施形態では、ＥＳＤダイオード５２は、直列抵抗を下げるためアスペクト比が約２：１のメサ型ダイオードである。トレンチ以外の他の分離方法を代わりに使用することができる。例えば、ダイオード５２は、イオン注入を使用してタブや井戸を形成することにより、ＰＮ接合部分離を使って分離することができる。
【００１９】
図７は、同一チップ上に形成されたＬＥＤ及びＥＳＤ防護ダイオードの別の実施形態の上面図である。直列抵抗を更に下げるために、Ｐ型材料の下層のＮ型材料を、Ｐ型材料の周辺部の大部分（７５％強）で露出させて金属部８０に接触させている。これにより、直列抵抗は図６に示す構成に比較して５０％下がる。図７では、Ｐ型材料に重ねられた金属部８２を更に示している。
【００２０】
図７と図６の更なる違いは、ＥＳＤダイオード金属部とＰＮ接合部が、鋭利な角部を持たないように形成されている、即ち全ての角部が丸みを帯びている点である。角張った形状があると、この形状に電界が集中することになる。角部を丸くすることによって角部の電界集中をできるだけ小さくすることで、ダイオードを故障させることなく、防護ダイオードを通して更に大きなＥＳＤパルスを放電することができるようになる。
【００２１】
ＬＥＤ及びＥＳＤ防護ダイオードを製造時に完全に試験できるようにするために、ダイオードは、チップが完全に製造された後、チップに対して外付けで組み込まれる。図７の点８３−８６は、関係する金属相互接続部用のはんだブリッジ又はワイヤーボンドパッドを表している。
【００２２】
図８は、下層のＮ型材料に接触しているＮ金属部８８に全周を取り囲まれたＥＳＤダイオードＰ型材料の上面図である。図８の構成は、電界の集中と直列抵抗を更に低減する。
【００２３】
図９は、ＥＳＤダイオードのＮ型材料をＰ型材料の両側に露出させて、金属部分９２と９３に接触させている別の実施形態を示している。これは、図６の構成に比較すると、５０パーセントも直列抵抗を効果的に下げている。
【００２４】
ここに説明した素子は何れも、Ｐ型領域を通り上方に光を発する型式であり、基板は反射カップ又はヒートシンクに取り付けられている。チップの表面からパッケージの終端までワイヤが伸びている。発光ダイオード部分の金属接点は、相互噛み合いフィンガを形成してもよいし、薄いストリップであってもよいし、或いは孔を開けてもよいし、又は金属による光の遮断を低減するように非常に薄くて透明であってもよい。
【００２５】
ワイヤボンド及び各種金属層により光が遮られないようにするために、ＬＥＤは図１０に示す様にフリップチップ型でもよい。図１０では、基板９８は、ＳｉＣ又はサファイアの様な透明な基板９８である。ＳｉＣ又はサファイア基板は、ＧａＮベースのＬＥＤの成長基板として使用されている。光の出力は透明な基板９８を通って上向きに進む。光を上向きに基板に向けて反射させるために、反射層（例えば、銀）をフリップチップの底面に堆積させてもよい。ＬＥＤダイオード５０とＥＳＤダイオード５２は、トレンチ６０で互いから分離されている。エピタキシャルＰ型層１００をエッチングして、下層のＮ型層１０２を露出させて金属接点とする。光の出力を強化するために、Ｎ層１０２とＰ層１００の間に活性層１０４があるのが示されている。ＥＳＤダイオード５２では、Ｎ型層とＰ型層の間の活性層は省かれている。
【００２６】
金属層と高導電性半導体層を組み合わせたものの様な導電材料１０６は、サブマウント１０と接続するためのＬＥＤチップの平坦な接点面を形成する。フリップチップを形成するための技法は、Michael Krames他に対する米国特許第６，５２１，９１４号に記載されており、同特許を参考文献として本願に援用する。サブマウント１１０は、ＬＥＤチップ上の電極と電気的に接続するための金属の接点パッドと、図４の逆並列構成を形成してＬＥＤパッケージのピンに接続された端子を提供するための各種相互接続部とが上に形成されたシリコンチップを備えている。図７から図９に示すはんだブリッジは、サブマウント１１０上の金属接点パッドに直接接続してもよい。ＬＥＤパッケージは、通常、エンクロージャ、レンズ、端子、及び他の構造体を備えている。
【００２７】
以上、本発明について詳しく説明してきたが、当業者には自明のように、本開示が明らかになった時点で、ここに記載した発明的概念の精神から逸脱することなく、本発明に対して多くの変更を加えることができる。従って、本発明の範囲は、ここに図示し説明してきた特定の実施形態に限定されるものではない。
【図面の簡単な説明】
【００２８】
【図１】先行技術による発光ダイオードと、同一チップ上に形成され逆並列構成に接続されたＥＳＤ防護ダイオードとの概略回路図である。
【図２】図１の構成を実施しているＬＥＤチップを上から見た図である。
【図３】図２の構造体を図２の点線に沿って見た断面図である。
【図４】発光ダイオードと同一チップ上の小型ＥＳＤ防護ダイオードを示している、本発明の或る実施形態の概略回路図である。
【図５】ＥＳＤ防護ダイオードのインピーダンスとＥＳＤ防護ダイオードに伴う直列抵抗を示している概略回路図である。
【図６】図４の構造の或る実施形態を上から見た図である。
【図７】金属の相互接続部を設けていない図４の構造の別の実施形態を上から見た図である。
【図８】金属の相互接続部を設けていない図４の構造の別の実施形態を示している。
【図９】金属の相互接続部を設けていない図４の構造の別の実施形態を示している。
【図１０】本願に記載の機構をサブマウントに搭載して採用することができる、簡素化されたフリップチップＬＥＤ並びにＥＳＤダイオードの断面図である。
【符号の説明】
【００２９】
５０  発光ダイオード
５２  ＥＳＤ防護ダイオード
６０  トレンチ
６２  Ｎ型材料
６４  Ｐ型材料
６６，６７，６８，６９  金属層
７０，７１、８３，８４，８５，８６  金属相互接続部
８０，８２，９２，９３  金属部
８８  Ｎ金属部
９８  基板
１００  Ｐ型層
１０２  Ｎ型層
１０４  活性層
１０６  導電体材料
１１０  サブマウント
【図１】
2005340849.tif 000003
【図２】
2005340849.tif 000004
【図３】
2005340849.tif 000005
【図４】
2005340849.tif 000006
【図５】
2005340849.tif 000007
【図６】
2005340849.tif 000008
【図７】
2005340849.tif 000009
【図８】
2005340849.tif 000010
【図９】
2005340849.tif 000011
【図１０】
2005340849.tif 000012
【外国語明細書】
2005340849.tif 000013
2005340849.tif 000014
2005340849.tif 000015
2005340849.tif 000016
2005340849.tif 000017
2005340849.tif 000018
2005340849.tif 000019
2005340849.tif 000020
2005340849.tif 000021
2005340849.tif 000022
2005340849.tif 000023
2005340849.tif 000024
2005340849.tif 000025
2005340849.tif 000026
2005340849.tif 000027
2005340849.tif 000028