(57)【要約】【課題】    特別にアドレス設定用の信号線を設けることなく、容易にアドレス設定することができるようにする。  【解決手段】端末装置２が、通信信号処理回路２７と、比較器１２と、パルス発生回路２６と、遅延回路２５と、ｎビットフリーランカウンタ１０と、ＮＯＲ回路３０と、ｎビットレジスタ２０と、セレクタ回路２１と、ＯＲ回路３２と、ｎ＋１ビットレジスタ２２とを備え、通信線５を介して他の複数の端末装置および管理装置と接続する。【選択図】  図２
2005045567.tif 000002
【特許請求の範囲】
【請求項１】
送信と受信の切り替えをする機能と、受信した情報に自局のアドレスがあるかどうかを判断する機能と、受信したデータを管理装置へ返す機能と、所定のアドレスに対してのみ受信する機能とを併せもつ通信信号処理回路を備えるとともに、その通信信号処理回路が通信線を介して他の複数の端末装置および管理装置と接続された端末装置において、
前記通信信号処理回路の信号を受けた受信レジスタ回路の出力とレジスタ回路の出力とを比較する比較器と、
前記比較器の出力を受けて所定時間幅のパルスを発生させるパルス発生回路と、
前記パルス発生回路の出力を遅延させる遅延回路と、
電源投入後にシステムクロックに同期してフリーランカウントするｎビットフリーランカウンタと、
ｎ＋１ビットレジスタが出力するｎ＋１ビットレジスタ最上位ビットと前記パルス発生回路の出力との論理ＮＯＲをとるＮＯＲ回路と、
前記ＮＯＲ回路の出力によって前記ｎビットフリーランカウンタの出力をラッチするｎビットレジスタと、
前記通信信号処理回路に接続されたアドレス設定線のデータと前記ｎビットレジスタから出力されたｎビットデータのいずれかを前記受信レジスタ回路の所定のビットによって選択するセレクタ回路と、
アドレス書き込み信号と前記遅延回路の出力との論理ＯＲをとるＯＲ回路と、
前記ＯＲ回路の信号により前記セレクタ回路の出力をラッチして前記通信信号処理回路に出力する前記ｎ＋１ビットレジスタと、
を備えていることを特徴とする前記端末装置。
【請求項２】
管理装置と複数の端末装置がバス型の通信線で接続された通信システムにおいて、前記端末装置が請求項１に記載の端末装置であることを特徴とする通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、管理装置と複数の端末装置がバス型の通信線を介して接続された通信システムとその端末装置に関するものである。
【背景技術】
【０００２】
管理装置と複数の端末装置が通信線を介して接続された従来の通信システムにおいて端末装置のアドレスが設定されるときは、バス型の通信線とカスケード接続されたアドレス設定用の信号線の２系統が使用されていた（例えば特許文献１参照）。
その状況を図４を用いて説明する。図において、１は管理装置であり通信端子ＣＯＭと出力端子ＯＵＴを備えている。２、３、４は端末装置であり、それぞれ通信端子Ｃ２、Ｃ３、Ｃ４と入力端子Ｉ２、Ｉ３、Ｉ４、出力端子Ｏ２、Ｏ３、Ｏ４を備えている。管理装置１の通信端子ＣＯＭと端末装置２、３、４の通信端子Ｃ２、Ｃ３、Ｃ４はいずれも通信線５に接続されている。また、管理装置１の出力端子ＯＵＴはアドレス設定信号線６を介して端末装置２の入力端子Ｉ２に接続され、端末装置２の出力端子Ｏ２はアドレス設定信号線７を介して端末装置３の入力端子Ｉ３に接続され、端末装置３の出力端子Ｏ３はアドレス設定信号線８を介して端末装置４の入力端子Ｉ４に接続され、端末装置４の出力端子Ｏ４はアドレス設定信号線９を介して図示しない他の端末装置に接続されている。
このような接続状態でアドレス設定がされるときは、まず管理装置１が出力端子ＯＵＴに“Ｈ”を出力すると、アドレス設定信号線６を介して端末装置２の入力端子Ｉ２に“Ｈ”が入力され、同時にその出力端子Ｏ２から“Ｌ”が出力される。そして、通信線５を介して端末装置２がアドレス設定されると、通信線５に応答信号を送信するとともに、端末装置２の出力端子Ｏ２から“Ｈ”が出力される。以下、端末装置３、４についても同様の動作が繰り返されて各端末装置が順次アドレス設定される。
【特許文献１】特開２０００−７８１６８号公報（第１−６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが従来の通信システムでは、バス型の通信線とカスケード接続されたアドレス設定用信号線の２系統の信号線が使用されているため、配線数が多く、取り回しが複雑になるという問題があった。
そこで、本発明はこのような問題点に鑑みてなされたものであり、端末装置を複数接続したバス型のネットワーク構成であっても、特別にアドレス設定用の信号線を設けることなく、容易にアドレス設定することができる端末装置と通信システムを提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記問題を解決するため、本発明は、送信と受信の切り替えをする機能と、受信した情報に自局のアドレスがあるかどうかを判断する機能と、受信したデータを管理装置へ返す機能と、所定のアドレスに対してのみ受信する機能とを併せもつ通信信号処理回路を備えるとともに、その通信信号処理回路が通信線を介して他の複数の端末装置および管理装置と接続された端末装置において、前記通信信号処理回路の信号を受けた受信レジスタ回路の出力とレジスタ回路の出力とを比較する比較器と、前記比較器の出力を受けて所定時間幅のパルスを発生させるパルス発生回路と、前記パルス発生回路の出力を遅延させる遅延回路と、電源投入後にシステムクロックに同期してフリーランカウントするｎビットフリーランカウンタと、ｎ＋１ビットレジスタが出力するｎ＋１ビットレジスタ最上位ビットと前記パルス発生回路の出力との論理ＮＯＲをとるＮＯＲ回路と、前記ＮＯＲ回路の出力によって前記ｎビットフリーランカウンタの出力をラッチするｎビットレジスタと、前記通信信号処理回路に接続されたアドレス設定線のデータと前記ｎビットレジスタから出力されたｎビットデータのいずれかを前記受信レジスタ回路の所定のビットによって選択するセレクタ回路と、アドレス書き込み信号と前記遅延回路の出力との論理ＯＲをとるＯＲ回路と、前記ＯＲ回路の信号により前記セレクタ回路の出力をラッチして前記通信信号処理回路に出力する前記ｎ＋１ビットレジスタと、を備えていることを特徴としている。
【発明の効果】
【０００５】
本発明によれば、端末装置を複数接続したバス型のネットワーク構成であっても、通信線の１系統のみで各端末装置のアドレスを設定することができ、端末装置を増やしても配線数は増加することがなく、省配線になって取り回しも簡単になるという効果がある。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【０００７】
以下、本発明の具体的実施例について図面を用いて説明する。図１は本発明の通信システムの構成を示すブロック図である。図において、通信端子ＣＯＭを備えた管理装置１はバス型の通信線５を介して、通信端子Ｃ２、Ｃ３、Ｃ４を備えた端末装置２、３、４と接続されている。図２は端末装置２の内部構成のうちアドレス設定の機能のみの構成を示すブロック図である。端末装置３と端末装置４のいずれも端末装置２と全く同じ構成をしており、その説明を省略して以下端末装置２についてのみ説明する。
通信信号処理回路２７は通信端子Ｃ２に接続されており、送信と受信の切り替えをする機能と、受信した情報に自局のアドレスであるかどうか判断する機能と、受信したデータを管理装置１へ返す機能とを備えている。以下、これらの機能による動作を第１のモードと呼ぶ。通信信号処理回路２７は所定のアドレスに対してのみ受信することもあり、以下、この動作を第２のモードと呼ぶ。
受信レジスタ回路１４は所定のビット数を持った初期値“０”のレジスタ回路のことであり、通信線５を介して受信されたデータを記憶し保持する。レジスタ回路１３は、予め所定のデータが格納されている。受信レジスタ回路１４の出力とレジスタ回路１３の出力は比較器１２に入力され、受信レジスタ回路１４の出力とレジスタ回路１３の出力が一致すれば比較器１２は“Ｈ”を出力し、一致しなければ“Ｌ”を出力してその出力がパルス発生回路２６に入力される。
【０００８】
パルス発生回路２６はＩＮＶ回路１５、１６、１７とＡＮＤ回路１８で構成されており、遅延回路２５はＩＮＶ回路１８、１９で構成されている。比較器１２の出力が“Ｌ”から“Ｈ”に変わればＡＮＤ回路１８は所定の時間だけ“Ｈ”のパルスを出力してその出力が遅延回路２５に入力され、所定時間遅延されて出力される。
ｎビットフリーランカウンタ１０はシステムクロックＣＬＫを基準にして動作しており、リセットすると出力がすべて“Ｌ”になるカウンタである。ｎビットフリーランカウンタ１０は電源が投入された後は常に動作している。
ｎビットフリーランカウンタ１０の出力はｎビットレジスタ２０の入力へ接続されている。
ＮＯＲ回路３０の一方の端子には、ＡＮＤ回路１８の出力の反転が接続され、他方にはｎ＋１ビットレジスタ２２の最上位ビットが接続されている。
ｎビットレジスタ２０はリセットすると“０”にクリアされ、ＮＯＲ回路３０の出力の立ち上がりで現在値をラッチする。
【０００９】
ｎビットレジスタ２０の出力であるｎビットデータはセレクタ回路２１の一方の入力に接続され、セレクタ回路２１の他方の入力には通信信号処理回路２７の出力信号線であるアドレス設定線２３に接続される。セレクタ回路２１のセレクト信号には受信レジスタ回路１４の所定のビットが接続されており、受信レジスタ回路１４の所定のビットが“Ｌ”であってアドレス設定線２３のデータが“Ｈ”であれば、ｎビットレジスタ２０の出力がｎ＋１ビットレジスタ２２の入力へ接続される。
ＯＲ回路３１の一方の入力はＩＮＶ回路１９の出力に接続され、他方にはアドレス書き込み信号３２が接続されている。アドレス書き込み信号３２は通信信号処理回路２７より出力されており、第１の動作でかつアドレスの設定時に“Ｈ”のパルスを発生する。
ｎ＋１ビットレジスタ２２のデータはＯＲ回路３１の出力の立ち上がりで取り込まれ、このｎ＋１ビットレジスタ２２の値が端末装置のアドレスとなる。
【００１０】
次に以上の構成をした端末装置の動作について説明する。図３は本発明の端末装置の動作を示すタイムチャートである。図に示されているように、電源の立ち上げ後には、仮アドレス設定区間と、仮アドレス検出区間、正規アドレス設定区間の３つの区間を順に経ていることがわかる。
次に、図３の中の仮アドレス設定区間の動作について説明する。なお、説明のため、端末装置のアドレス、即ちｎ＋１ビットレジスタ２２のデータビット数を５ビットとし、レジスタ回路１３と受信レジスタ回路１４とｎビットフリーランカウンタ１０とｎビットレジスタ２０のデータビット数を４ビットとする。またレジスタ回路１３には予めバイナリコードで１１１１が書き込まれているものとし、以下、これを１１１１ｂと呼ぶ。
電源立ち上げ後は第２のモードで所定のアドレスに対して受信のみの動作をして図２の受信レジスタ回路１４に１１１１ｂを書き込む。端末装置２、３、４も同じ構成であり、図１のような接続の状態であるから、端末装置３、４にも同様に受信レジスタ回路に１１１１ｂが書き込まれる。
１１１１ｂが受信レジスタ１４に書き込まれると、レジスタ回路１３には予め１１１１ｂの値が準備されているから、図３に示されるように比較器１２の出力が“Ｈ”へ遷移する。また、図２の中の受信レジスタ回路１４の＃１（最上位ビット）が“Ｈ”となるから、セレクタ回路２１は、ｎビットレジスタ２０の出力、即ちｎビットデータをｎ＋１ビットレジスタ２２へ出力する。
【００１１】
これより先に、電源の立ち上がりと同時にｎビットフリーランカウンタ１０が動作し始めている。電源線も通信線５のようにマルチドロップ接続されているとすれば、このｎビットフリーランカウンタ１０の動作開始時間は、必ずしも同時ではない。即ち図１に示された端末装置２、３、４内のｎビットフリーランカウンタの動作開始時間は同時ではなく、出力も必ずしも一致しない。
比較器１２の出力が“Ｈ”へ遷移すると図３に示される様に、ＡＮＤ回路１８の出力に所定の時間“Ｈ”のパルスが出力される。さらにこれに所定の時間遅れて、ＩＮＶ回路１９の出力に所定の時間“Ｈ”のパルスが出力される。
今、ＡＮＤ回路１８の立ち上がり時にｎビットフリーランカウンタ１０の出力値が０１１１ｂであったとする。するとｎビットレジスタ２０にはこの０１１１ｂの値が記憶保持される。また、端末装置アドレスデータであるｎ＋１ビットレジスタ２２は初期値が０００００ｂであるため、ＩＮＶ回路１９の立ち上がり時に００１１１ｂなる値が記憶保持される。これで、仮アドレス設定区間は終了する。この時端末装置３、４にも同様に仮アドレスが設定されたことになる。
【００１２】
次に、図３に示された仮アドレス検出区間の動作について説明する。仮アドレス検出区間では、第１のモードで送信と受信の切り替えと自局のアドレスであるかどうかの判断を行い、送信データを管理装置へ返すという通信をおこなう。今、端末装置アドレスデータであるｎ＋１ビットレジスタ２２は００１１１ｂなる値が記憶保持されているから、管理装置１側より００００００ｂ〜０１１１１ｂの範囲で通信を行い、応答があるまでその通信を継続する。応答があれば、それが仮アドレスであり、端末装置２のアドレスが００１１１ｂであると分かったことになる。この時点で端末装置２とアドレス指定での通信が可能となる。
【００１３】
次に正規アドレス設定区間の動作について説明する。図３の正規アドレス設定区間では端末装置２のアドレスが００１１１ｂと判明したから、管理装置１はそのアドレスで端末装置２を選択する。この通信データを用いて、受信レジスタ回路１４に００００ｂを書き込むと、受信レジスタ回路１４の＃１（最上位）が“Ｌ”となるから、ｎ＋１ビットレジスタ２２の入力はアドレス設定線２３のデータが選択される。
次に、管理装置１が１０１１１１ｂを書き込んで、正規アドレスとして最上位ビットに“Ｈ”を立てた状態にする。この状態では、ｎ＋１ビットレジスタ２２の最上位ビットが“Ｈ”となるから、ＮＯＲ回路３０の出力は常に“Ｌ”となり、図３に示された仮アドレスの設定区間のｎビットフリーランカウンタ１０の出力は、ｎビットレジスタ２０へのラッチ動作は禁止されるから、仮アドレスの設定区間は無効となる。
仮に、端末装置３、４のアドレスが図３に示された仮アドレスの設定区間で同一のアドレスを出力したとしても、再度、第２のモードの動作により、既に決定された端末装置２のアドレスに影響を与えることなく、端末装置３、４のアドレスを決定することができる。
【産業上の利用可能性】
【００１４】
本発明によれば、端末装置を複数接続したバス型のネットワーク構成であっても、端末装置内に、所定の通信信号処理回路を持つことによって、自局のアドレス設定が容易に行なえるので、アドレスの設定のみならず、任意のパラメータの設定を行うという用途にも適用できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の通信システムの構成示すブロック図
【図２】本発明の端末装置の構成を示すブロック図
【図３】端末装置の動作を説明するタイムチャート
【図４】従来の通信システムの構成を示すブロック図
【符号の説明】
【００１６】
１  管理装置、              ２、３、４  端末装置、      ５  通信線、
１０ ｎビットフリーランカウンタ、                １２ 比較器、      
１３ レジスタ回路、  １４ 受信レジスタ回路、
１５、１６、１７、２８、１９  ＩＮＶ回路、
１８ ＡＮＤ回路、           ２０ ｎビットレジスタ、   ２１ セレクタ回路、
２２ ｎ＋１ビットレジスタ、               ２３ アドレス設定線、
２４ アドレス読み出し線、   ２５ 遅延回路、           ２６ パルス発生回路、
２７ 通信信号処理回路、     ３０ ＮＯＲ回路、           ３１ ＯＲ回路
【図１】
2005045567.tif 000003
【図２】
2005045567.tif 000004
【図３】
2005045567.tif 000005
【図４】
2005045567.tif 000006