(57)【要約】【課題】応答時間が短いＰＬＬ回路を提供する。【解決手段】入力信号と出力信号との位相を比較して位相差に相当する位相差電圧を発生する位相比較回路１と、位相差電圧に基づいた制御電圧に応じて出力信号の周波数を変化させる電圧制御発振回路３とを有し、入力信号に対して出力信号の位相を一致させるＰＬＬ回路において、入力信号に対して出力信号の位相が一致していたときの制御電圧を適正制御電圧として記憶しており、入力側に障害が発生したとき、記憶している適正制御電圧を位相差電圧に基づいた制御電圧の代わりに制御電圧として上記電圧制御発振回路３に与える電圧制御回路５を備えた。【選択図】        図１
2005045441.tif 000002
【特許請求の範囲】
【請求項１】
入力信号と出力信号との位相を比較して位相差に相当する位相差電圧を発生する位相比較回路と、位相差電圧に基づいた制御電圧に応じて出力信号の周波数を変化させる電圧制御発振回路とを有し、入力信号に対して出力信号の位相を一致させるＰＬＬ回路において、入力信号に対して出力信号の位相が一致していたときの制御電圧を適正制御電圧として記憶しており、入力側に障害が発生したとき、記憶している適正制御電圧を位相差電圧に基づいた制御電圧の代わりに制御電圧として上記電圧制御発振回路に与える電圧制御回路を備えたことを特徴とするＰＬＬ回路。
【請求項２】
前記電圧制御回路は、入力信号に対して出力信号の位相が一致していたときの制御電圧を適正制御電圧として記憶する適正制御電圧記憶回路と、位相差電圧に基づいた制御電圧と適正制御電圧を読み出した制御電圧とを選択して上記電圧制御発振回路に与える制御電圧選択部と、位相差電圧の変化から入力側に障害が発生したことを検出する障害検出回路とを備えることを特徴とする請求項１記載のＰＬＬ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ループネットワークの同期に用いるＰＬＬ回路に係り、特に、応答時間が短いＰＬＬ回路に関するものである。
【０００２】
【従来の技術】
外部から入力されたクロック信号に対して外部へ出力するクロック信号の位相を一致させる回路としてＰＬＬ回路が知られている。
【０００３】
図４に示されるように、従来のＰＬＬ回路は、出力信号を分周する分周回路４と、その分周信号と入力信号との位相を比較して位相差に相当する位相差電圧を発生する位相比較回路１と、位相差電圧を増幅して制御電圧を発生させるアンプ回路２と、制御電圧に応じて出力信号の周波数を変化させる電圧制御発振回路３とからなる。
【０００４】
位相比較回路１が入力信号である受信クロックと出力信号である受信再生クロックとの位相差に相当する位相差電圧を発生し、アンプ回路２が位相差電圧を増幅して制御電圧Ｖを発生させ、電圧制御発振回路３が制御電圧Ｖに応じて出力信号の周波数を変化させるので、制御電圧Ｖに応じた受信再生クロックがＰＬＬ回路から出力されると共に、分周回路４が受信再生クロックを分周した分周信号を受信再生クロックの位相を示す信号としてフィードバックする。
【０００５】
受信クロックと受信再生クロックとの位相が一致する、即ち、同期することをＰＬＬ回路が安定すると言う。受信クロックが大きく変動したり無信号から立ち上がったときには、ＰＬＬ回路は安定ではなく、徐々に同期がとれて安定する。短時間で同期をとるためには、制御電圧Ｖが安定するまでの応答時間を短くする必要がある。
【０００６】
図５に示されるように、受信クロックが無信号から立ち上がったとき、制御電圧Ｖは、大きく増加した後、減少し、振動しながら安定に向う。制御電圧Ｖ１は、制御電圧Ｖが安定したとき、即ち、受信クロックに対して受信再生クロックの位相が一致したときの制御電圧である。制御電圧Ｖの振動がなくなって制御電圧Ｖが安定するまでの応答時間ｔ１が短ければ、短時間で同期がとれる。
【０００７】
図６に示されるように、ＰＬＬ回路は、クロック信号をループ状に中継するループネットワークに応用される。このループネットワークは、発振回路６４により原初のクロック信号を発生する親局６５と、そのクロック信号をＰＬＬ回路６１で受けて伝送路６２により順次中継する任意の整数Ｎ個の子局６６，６７，６８とからなる。各子局６６，６７，６８のＰＬＬ回路６１は、受信クロックに同期した受信再生クロックを自局のインタフェース部６３に供給すると共に、受信再生クロックをクロック信号として下流に中継する。図６には、クロック信号の流れを破線で示してある。このようにして、ループネットワークの全体でクロック信号が同期する。各子局６６，６７，６８は、インタフェース部６３から取り込んだクロックを基準にして動作するので、ループネットワークの全体が親局６５に同期して動作できる。
【０００８】
【特許文献１】
特開２００２−２４６９０６号公報
【０００９】
【発明が解決しようとする課題】
ループネットワークではクロック信号を順次中継していくため、下流では個々のＰＬＬ回路で発生している受信クロックと受信再生クロックとの僅かの位相差が累積する。中継段数が多くなると位相差が増加し、位相差がある許容値を越えると親局のクロックに同期することができなくなる。よって、多段中継を行うには、個々のＰＬＬ回路が受信クロックに対して受信再生クロックを高い精度で同期する必要がある。
【００１０】
図５で既に説明したように、受信再生クロックが受信クロックに対して高い精度で同期するまでの応答時間ｔ１は長くなる。従って、ループネットワーク上でクロック信号が遮断されるという障害が発生すると、その後、ループネットワークを再構成するべくループネットワーク全体を親局に同期させるためには、順次下流のＰＬＬ回路が安定していく時間を必要とするので、再構成までの時間がかかる。
【００１１】
そこで、本発明の目的は、上記課題を解決し、応答時間が短いＰＬＬ回路を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明は、入力信号と出力信号との位相を比較して位相差に相当する位相差電圧を発生する位相比較回路と、位相差電圧に基づいた制御電圧に応じて出力信号の周波数を変化させる電圧制御発振回路とを有し、入力信号に対して出力信号の位相を一致させるＰＬＬ回路において、入力信号に対して出力信号の位相が一致していたときの制御電圧を適正制御電圧として記憶しており、入力側に障害が発生したとき、記憶している適正制御電圧を位相差電圧に基づいた制御電圧の代わりに制御電圧として上記電圧制御発振回路に与える電圧制御回路を備えたものである。
【００１３】
前記電圧制御回路は、入力信号に対して出力信号の位相が一致していたときの制御電圧を適正制御電圧として記憶する適正制御電圧記憶回路と、位相差電圧に基づいた制御電圧と適正制御電圧を読み出した制御電圧とを選択して上記電圧制御発振回路に与える制御電圧選択部と、位相差電圧の変化から入力側に障害が発生したことを検出する障害検出回路とを備えてもよい。
【００１４】
【発明の実施の形態】
以下、本発明の一実施形態を添付図面に基づいて詳述する。
【００１５】
図１に示されるように、本発明に係るＰＬＬ回路は、入力信号と出力信号との位相を比較して位相差に相当する位相差電圧を発生する位相比較回路１と、位相差電圧を増幅して制御電圧を発生させるアンプ回路２と、このアンプ回路２からの位相差電圧に基づいた制御電圧に応じて出力信号の周波数を変化させる電圧制御発振回路３と、入力信号に対して出力信号の位相が一致していたときの制御電圧Ｖ１を適正制御電圧Ｖ２として記憶しており、入力側に障害が発生したことが障害検出信号により知らされたとき、記憶している適正制御電圧Ｖ２をアンプ回路２からの位相差電圧に基づいた制御電圧の代わりに制御電圧として上記電圧制御発振回路３に与える電圧制御回路５とを備える。
【００１６】
このＰＬＬ回路では、入力信号である受信クロックを待ち受けている状態、即ち、受信クロックが無信号である状態では、障害検出信号が出ているので、電圧制御回路５は、記憶している適正制御電圧Ｖ２を制御電圧として電圧制御発振回路３に与える。よって、適正制御電圧Ｖ２に応じた受信再生クロックがＰＬＬ回路から出力される。その後、受信クロックが入るようになると、電圧制御回路５は、アンプ回路２からの制御電圧を電圧制御発振回路３に与える。制御電圧が切り替わったことによる受信クロックと受信再生クロックとの位相差は小さいので、同期がとれるまでの応答時間は短い。
【００１７】
なお、図１のＰＬＬ回路は、図４のＰＬＬ回路にあった分周回路４を省略しているが、分周回路４を挿入してもよい。
【００１８】
図２に示されるように、電圧制御回路５は、アンプ回路２からの制御電圧を取得して後述する適正制御電圧記憶回路２２及び制御電圧選択部２４に伝える制御電圧取得部２１と、入力信号に対して出力信号の位相が一致していたときの制御電圧を適正制御電圧として記憶する適正制御電圧記憶回路２２と、位相差電圧に基づいた制御電圧と適正制御電圧を読み出した制御電圧とを選択して電圧制御発振回路３に与える制御電圧選択部２４と、位相差電圧の変化（＝障害検出信号）から入力側に障害が発生したことを検出する障害検出回路２３とを備える。
【００１９】
適正制御電圧記憶回路２２は、当該ＰＬＬ回路が安定している、即ち、受信再生クロックが受信クロックに対して同期したときにアンプ回路２から来ていた制御電圧Ｖ１を適正制御電圧Ｖ２として記憶しておく。適正制御電圧記憶回路２２は、適正制御電圧Ｖ２を常に制御電圧選択部２４に供給する。
【００２０】
障害検出回路２３は、制御電圧取得部２１が取得しているアンプ回路２からの制御電圧が変化するような障害を検出する。即ち、位相差電圧に大きな変化があるとこの変化を入力側の障害として検出する。具体的には、ＰＬＬ回路が安定して受信再生クロックを出力しているときに、それまで受信していた受信クロックが消失すると、位相比較回路１からの位相差電圧に大きな変化が生じる。
【００２１】
位相差電圧に大きな変化がなければ、当該ＰＬＬ回路が比較的安定していることになるので、障害検出回路２３は出力電圧選択信号を出さず、制御電圧選択部２４はアンプ回路２からの制御電圧を電圧制御発振回路３に与える。
【００２２】
位相差電圧の変化により障害が検出されると、障害検出回路２３が出力電圧選択信号を出すので、制御電圧選択部２４は、適正制御電圧記憶回路２２が出している適正制御電圧Ｖ２を制御電圧として選択する。これにより、電圧制御回路５から電圧制御発振回路３に適正制御電圧Ｖ２に等しい制御電圧が与えられる。
【００２３】
受信クロックが無信号であるときにアンプ回路２から得られる制御電圧は、受信クロックと受信再生クロックとの位相が一致するであろう制御電圧Ｖ１より小さい。従って、受信クロックが無信号である状態が続くときは、継続して適正制御電圧Ｖ２が制御電圧となる。その間、適正制御電圧Ｖ２に応じた受信再生クロックがＰＬＬ回路から出力される。アンプ回路２から得られる制御電圧が制御電圧Ｖ１より小さい間は、電圧制御回路５が電圧制御発振回路３に供給する制御電圧は適正制御電圧Ｖ２である。
【００２４】
その後、受信クロックが受信されると、電圧制御回路５は、アンプ回路２からの制御電圧を電圧制御発振回路３に与えるようになる。制御電圧が切り替わったことによる受信クロックと受信再生クロックとの位相差は小さいので、同期がとれるまでの応答時間は短い。
【００２５】
図３に実線で示されるように、受信クロックが無信号から立ち上がったｔ＝０のとき、その直前までの制御電圧Ｖは適正制御電圧Ｖ２である。受信クロックが立ち上がったことによって電圧制御回路５は切り替えを行うが、そのｔ＝０の瞬間の制御電圧Ｖ（＝Ｖ２）と、受信クロックと受信再生クロックとの位相が一致するであろう制御電圧Ｖ１との差が小さいので、フィードバックにより制御電圧Ｖが制御電圧Ｖ１に収束するのは速く、応答時間ｔ２は従来技術による応答時間ｔ１に比して非常に短い。
【００２６】
このように、本発明のＰＬＬ回路は、過去に安定していたときの制御電圧Ｖ１を障害復旧後に安定するであろう制御電圧Ｖ１とみなし、適正制御電圧Ｖ２として記憶しておくので、障害復旧以前から適正制御電圧Ｖ２による受信再生クロックを用意しておくことができ、障害復旧後の応答時間ｔ２を非常に短くすることができる。なお、ＰＬＬ回路が安定する制御電圧Ｖ１と記憶及び供給する適正制御電圧Ｖ２とは、説明を分かりやすくするため符号を異ならせ、図３のグラフにも多少の差があるように示したが、実際には、適正制御電圧Ｖ２はＰＬＬ回路が安定していたときの制御電圧Ｖ１を記憶したものであるから、両者はほぼ同じ値となる。
【００２７】
以上説明したＰＬＬ回路を図６のループネットワークの子機に採用すれば、ループネットワーク上でクロック信号が遮断されるという障害が発生すると、親機からの受信クロックが得られない子機は、各々自局で適正制御電圧Ｖ２による受信再生クロックを発生することになる。従って、障害が復旧して親機からの受信クロックが得られるようになると、短時間で同期がとれることになる。
【００２８】
【発明の効果】
本発明は次の如き優れた効果を発揮する。
【００２９】
（１）応答時間を短くすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すＰＬＬ回路のブロック図である。
【図２】図１のＰＬＬ回路中の電圧制御回路のブロック図である。
【図３】図１のＰＬＬ回路における制御電圧の時間的変化を示す図である。
【図４】従来のＰＬＬ回路のブロック図である。
【図５】従来のＰＬＬ回路における制御電圧の時間的変化を示す図である。
【図６】ＰＬＬ回路が応用されるループネットワークの構成図である。
【符号の説明】
１  位相比較回路
３  電圧制御発振回路
５  電圧制御回路
２２  適正制御電圧記憶回路
２３  障害検出回路
２４  制御電圧選択部
【図１】
2005045441.tif 000003
【図２】
2005045441.tif 000004
【図３】
2005045441.tif 000005
【図４】
2005045441.tif 000006
【図５】
2005045441.tif 000007
【図６】
2005045441.tif 000008