(57)【要約】      （修正有）【課題】熱応力を吸収することが可能であり、かつ放熱特性を向上させることが可能な技術を提供する。【解決手段】金属を用いた接着層１３ａによって、基板を金属面に接着する半導体装置において、前記接着層１３ａの融点温度では、溶融せずに軟化する金属を用いた緩衝層１３ｂを前記基板と金属面との間に配置する。また、その製造方法において、前記基板に裏面電極を形成し、前記金属面に接続領域を形成する工程と、前記裏面電極或いは金属面の少なくとも何れかに、接着層の融点温度では、溶融せずに軟化する金属を用いた緩衝層１３ｂを形成する工程と、前記接着層１３ａを溶融させる工程と、温度を下げて前記接着層を固化させる工程とを有する。緩衝層１３ｂによって熱応力の影響を低減させることができるという効果がある。【選択図】図３
2005223188.tif 000002
【特許請求の範囲】
【請求項１】
金属を用いた接着層によって、基板を金属面に接着する半導体装置において、前記接着層の融点温度では、溶融せずに軟化する金属を用いた緩衝層を前記基板と金属面との間に配置したことを特徴とする半導体装置。
【請求項２】
前記接着層にＡｕＳｎを用い、前記緩衝層にＳｎを用いることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接着層の組成がＡｕ１０％−Ｓｎ９０％であることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記基板が高誘電率基板或いはシリコン基板であり、前記金属面が銅を主とするものであることを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体装置。
【請求項５】
金属を用いた接着層によって、基板を金属面に接着する半導体装置の製造方法において、
前記基板に裏面電極を形成し、前記金属面に接続領域を形成する工程と、
前記裏面電極或いは金属面の少なくとも何れかに、接着層の融点温度では、溶融せずに軟化する金属を用いた緩衝層を形成する工程と、
前記接着層を溶融させる工程と、
温度を下げて前記接着層を固化させる工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、金属を用いた接着層によって、基板を金属面に接着する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
現在マイクロ波等の高周波用のトランジスタは、高周波化、高出力化が進んでおり、様々な通信機器に実装されて広く使われているが、携帯電話等の移動体通信用基地局に用いられる高出力アンプでは、インピーダンスの整合をはかるための整合回路等と半導体チップとを一体化したパワーアンプモジュールとする構成が主流となっている。
【０００３】
こうしたモジュールでは、増幅用のＦＥＴが形成された半導体チップと入力用の整合回路を構成する容量が形成された容量チップと出力用の伝送線路が形成された基板とが金属板を用いたステムに固定されている。ステムには、厚い金属板を用いて放熱板としても機能させている。
【０００４】
半導体チップに形成されたＦＥＴは、高周波・高出力の信号を処理するために、ＦＥＴのゲート幅の拡大を目的としてマルチフィンガ等の構成が採用されており、複数並設されたゲートが一体化されてゲートパッドに接続され、同様に複数並設されたドレインが一体化されてドレインパッドに接続されている。複数並設されたソースは一体化されて裏面電極に接続されステムと導通し、接地されている。容量チップは、シリコン等の半導体基板にアルミニュウム等を用いた電極を形成し並列接続のキャパシタとして利用している。
【０００５】
入力用のリードと容量チップと半導体チップと伝送線路基板と出力用のリードとは、夫々ボンディングワイヤによって電気的に接続し、入力用のリードからの高周波信号を半導体チップのＦＥＴが電力増幅し、伝送線路基板の伝送線路を経て出力用のリードに出力する構成となっており、半導体チップ、容量チップ，伝送線路基板、ステムの上面・側面、リードの内端及びボンディングワイヤは、樹脂等を用いた封止体によって被覆されている。
【０００６】
伝送線路基板をステムに接続する処理では、合金層を溶融固化させるために合金層を２８０℃程度の温度にするために３３０℃程度の処理温度に加熱して、処理が行われている。また、このモジュールが例えば製品として空輸される場合には、高空の低温環境に曝されて−４０℃程度の温度となるため、３７０℃程度の温度差が加えられ、この温度差による熱膨張・収縮に伴う大きな熱応力が半導体チップ或いは伝送線路基板に加えられることになる。
【０００７】
例えば、半導体チップに用いられるシリコンの熱膨張係数は３×１０−６／℃程度であり、伝送線路基板の熱膨張係数は１０．３×１０−６／℃程度である。このため、熱応力を低減させるために、従来はステムに用いられる金属としてＣｕにＭｏを加えることによってステムの熱膨張係数を低減させて、半導体チップ或いは伝送線路基板との熱膨張係数差を緩和して、熱応力を抑制している。現状では、ステムの材料としてＣｕ４０％−Ｍｏ６０％程度の合金を用い、熱膨張係数を８．５×１０−６／℃に低減させている。仮にＣｕ１００％の純粋な銅を用いた場合には熱膨張係数が１７×１０−６／℃となってしまう。
【０００８】
こうした熱応力の問題に対処するために、例えば、下記特許文献１には、熱膨張係数を変化させずに誘電率を変化させることのできる基板用誘電体材料に関する技術が記載されている。
【０００９】
【特許文献１】特開２００２−３４４１００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このようなパワーアンプモジュールについても、小型化が求められており、モジュールの小型化には、最も面積が大きな伝送線路基板を小型化することが有効である。伝送線路基板の基体となる絶縁体として、従来は誘電率ε＝３８程度の材料を用いていたが、伝送線路基板を小型化するために、誘電率ε＝１４０程度の材料を基体に用いた高誘電率基板とすることが検討されている。
【００１１】
しかし、この高誘電率基板では、従来の基板よりも熱膨張係数が１１．４×１０−６／℃程度に増大しステムとの間の熱膨張係数差が拡大するため、熱膨張・収縮に伴う熱応力が増大し、加えて、高誘電率基板を用いることによって平面形状は小型化されるが、伝送線路基板の厚さが０．２２ｍｍ程度となり、０．１３ｍｍ程度であった従来のものよりも厚くなるので、伝送線路基板が曲げ応力に弱くなる。従って、伝送線路基板にクラックが入りやすくなる。
【００１２】
伝送線路基板の熱膨張係数に合わせて、Ｃｕの含有量を更に増加させてステムの熱膨張係数を高誘電率基板の熱膨張係数に近づけた場合には、熱膨張係数が３×１０−６／℃程度であるシリコンとステムとの熱膨張係数差が拡大し、熱応力によるシリコン基板への影響が懸念される。
【００１３】
また、例えば２．１ＧＨｚ帯に用いられる出力１２５Ｗ以上のモジュールでは、ＦＥＴを形成した半導体チップを３個並列に使用する必要がある。このように３つの半導体チップを並列に配置した場合には、放熱特性が異なるために、中央に配置した半導体チップが端に配置した半導体チップよりも温度が上昇し、半導体チップ間に温度差が生じる。この温度差によってモビリティ差やゲート電圧対ドレイン電流特性差等が生じ、３つの半導体チップの動作が不均一となり歪特性を悪化させる原因になる。このため、ステムの放熱特性を向上させて、半導体チップ間の温度差を減少させることが求められている。
【００１４】
本発明の課題は、これらの問題点を解決し、熱応力を吸収することが可能であり、かつ放熱特性を向上させることが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
金属を用いた接着層によって、基板を金属面に接着する半導体装置において、前記接着層の融点温度では、溶融せずに軟化する金属を用いた緩衝層を前記基板と金属面との間に配置する。
【００１６】
また、その製造方法において、前記基板に裏面電極を形成し、前記金属面に接続領域を形成する工程と、前記裏面電極或いは金属面の少なくとも何れかに、接着層の融点温度では、溶融せずに軟化する金属を用いた緩衝層を形成する工程と、前記接着層を溶融させる工程と、温度を下げて前記接着層を固化させる工程とを有する。
【発明の効果】
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、緩衝層によって熱応力の影響を低減させることができるという効果がある。
（２）本発明によれば、上記効果（１）により、ステムに用いられているＣｕＭｏの組成を変更し、Ｍｏの含有量を低減させＣｕの比率を高くしてステム５の熱伝導率を高くすることが可能となり、放熱性を向上させることができるという効果がある。
（３）本発明によれば、上記効果（２）により、動作時のジャンクション温度が低下し、モビリティの低下が減少するので、半導体チップ１の特性が向上し、モジュールの出力と効率とが向上するという効果がある。
（４）本発明によれば、上記効果（２）により、ステムに用いられているＭｏの含有量を低減させることにより、ステムの材料コストが低減するという効果がある。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１９】
図１は、本発明の一実施の形態である半導体装置となるパワーアンプモジュールを示す平面図であり、図２は、図１中のａ‐ａ線に沿った縦断面図である。なお、説明のために、図１では封止体を透過させて示してある。
【００２０】
本実施の形態の高周波高出力用パワーアンプモジュールは、増幅用のＦＥＴが形成された半導体チップ１と入力用の容量が形成された容量チップ２と出力用の整合回路が形成された伝送線路基板３とを、夫々合金層４によってステム５に接着固定している。半導体チップ１と容量チップ２と伝送線路基板３とは３組並列に配置してあり、ステム５には、厚い金属板を用いて放熱板としても機能させている。
【００２１】
半導体チップ１に形成されたＦＥＴは、高周波・高出力の信号を処理するために、ＦＥＴのゲート幅の拡大を目的としてマルチフィンガ等の構成が採用されており、複数並設されたゲートが一体化されてゲートパッドに接続され、同様に複数並設されたドレインが一体化されてドレインパッドに接続されている。複数並設されたソースは一体化されて裏面電極に接続されステム５と導通し、接地されている。容量チップ２は、シリコン等の半導体基板上にＳｉＯ２酸化膜を形成し、その上にアルミニュウム等を用いた電極を形成し並列接続のキャパシタとして利用している。
【００２２】
入力用のリード６と容量チップ２とはボンディングワイヤ７によって電気的に接続し、容量チップ２と半導体チップ１とはボンディングワイヤ８によって電気的に接続し、半導体チップ１と伝送線路基板３とはボンディングワイヤ９によって電気的に接続し、伝送線路基板３と出力用のリード１０とはボンディングワイヤ１１によって電気的に接続し、入力用のリード６からの高周波信号を半導体チップ１のＦＥＴが電力増幅し、伝送線路基板３の伝送線路を経て出力用のリード１０に出力する構成となっている。
【００２３】
半導体チップ１、容量チップ２，伝送線路基板３、ステム５の上面・側面、リード６，１０の内端及びボンディングワイヤ７，８，９，１１は、樹脂等を用いた封止体１２によって被覆されている。
【００２４】
本実施の形態の半導体装置では、伝送線路基板３に高誘電率基板を用いて小型化を図っているが、このため伝送線路基板３の熱膨張係数が増大しステム５との間の熱膨張係数差が拡大している。加えて伝送線路基板３の厚みが増しているため、熱膨張・収縮に伴う熱応力が増加して、伝送線路基板３にクラックが入りやすくなる。
【００２５】
そこで、本実施の形態では、伝送線路基板３とステム５とを接続する合金層４に変更を加えてある。図３に示すのは、接着前の状態の伝送線路基板３とステム５との接続部分を拡大して示す部分縦断面図である。
【００２６】
本実施の形態の伝送線路基板３の裏面には、裏面電極１３として溶融固化によって伝送線路基板３をステム５に接続するためにＡｕ１０％−Ｓｎ９０％を用いた１０μｍ程度の厚さの接着層１３ａが形成され、この接着層１３ａと伝送線路基板３との間には、低融点金属であるＳｎを用いた２μｍ〜３μｍ程度の厚さの緩衝層１３ｂを形成してある。
【００２７】
緩衝層１３ｂと伝送線路基板３との間には、Ｓｎの拡散を防止するためにＰｔを用いたバリア層１３ｃを積層形成し、接着層１３ａと緩衝層１３ｂとの間には、Ａｕ−Ｓｎの拡散を防止するためにＰｔを用いたバリア層１３ｄを形成し、接着層１３ａの表面にはＡｕＳｎの酸化を防止するためにＡｕを用いた薄い酸化防止層１３ｅを形成してある。他に、伝送線路基板３の裏面電極１３として、緩衝層１３ｂのバリア層１３ｃであるＰｔと伝送線路基板３との接合強度を確保するためにＮｉ，Ａｕ等を用いた密着層１３ｆを形成してある。
【００２８】
即ち、裏面電極１３としては、伝送線路基板３裏面から順に、密着層１３ｆと、Ｓｎの拡散を防止するバリア層１３ｃと、緩衝層１３ｂと、Ａｕ−Ｓｎの拡散を防止するバリア層１３ｄと、接着層１３ａと、酸化防止層１３ｅとが積層されている。
【００２９】
この裏面電極１３が形成された伝送線路基板３が接着されるステム５の接続領域１４には、Ｎｉを用いた密着層１４ａを介して、Ａｕを用いた１μｍ程度の厚さの接続層１４ｂを形成してある。
【００３０】
この伝送線路基板３とステム５との接着では、接着層１３ａを２１７℃程度に加熱して溶融させて、ステム５の接続領域１４に押圧するとステム５の接続層１４ｂと接着層１３ａのＡｕ−Ｓｎとが反応し溶融状態となり、この状態から温度を下げることによって、ＡｕＳｎが固化して、伝送線路基板３をステム５に接着固定する。接着層１３ａが溶融した状態で、緩衝層１３ｂのＳｎは、融点が２３２℃であるため、軟化はするが溶融はしない。
【００３１】
図４に、接着層が固化して伝送基板がステムに合金層４を介して固定された状態の縦断面図を示す。この状態では、伝送線路基板３の酸化防止層１３ｅ及びステム５の接続領域１４の接続層１４ｂは、接着層１３ａに吸収されており、伝送線路基板３とステム５とを接続する合金層４は、伝送線路基板３裏面から順に、密着層１３ｆと、Ｓｎの拡散を防止するバリア層１３ｃと、緩衝層１３ｂと、Ａｕ−Ｓｎの拡散を防止するバリア層１３ｄと、接着層１３ａと、密着層１４ａとが積層されていることになる。
【００３２】
比較のために、図５及び図６に従来の伝送線路基板３とステム５との接続部分を示す。従来の伝送線路基板３の裏面には、図５に示すように、裏面電極１３として溶融固化によって伝送線路基板３をステム５に接続するためにＡｕ７０％−Ｓｎ３０％程度の組成で１０μｍ程度の厚さの接着層１３ａが形成され、この接着層１３ａには、ＡｕＳｎの拡散を防止するためにＰｔを用いたバリア層１３ｄを積層形成し、接着層１３ａの表面にはＡｕＳｎの酸化を防止するためにＡｕを用いた薄い酸化防止層１３ｅを形成し、接着層１３ａのバリア層１３ｄであるＰｔと伝送線路基板３との接合強度を確保するためにＮｉ，Ａｕ等を用いた密着層１３ｆを形成してある。
【００３３】
即ち、裏面電極１３としては、基板裏面から順に、密着層１３ｆと、Ｓｎの拡散を防止するバリア層１３ｃと、緩衝層１３ｂと、Ａｕ−Ｓｎの拡散を防止するバリア層１３ｄと、接着層１３ａと、酸化防止層１３ｅとが積層されている。
【００３４】
この裏面電極１３が形成された伝送線路基板３が接着されるステム５の接続領域１４には、Ｎｉを用いた密着層１４ａを介して、Ａｕを用いた３μｍ程度の厚さの接続層１４ｂを形成してある。
【００３５】
従来の伝送線路基板３とステム５との接着では、接着層１３ａを２８０℃程度に加熱して、ステム５の接続領域１４に押圧するとステム５の接続層１４ｂのＡｕと接着層１３ａのＡｕＳｎとが反応し溶融状態となり、この状態から温度を下げることによって、ＡｕＳｎが固化して、伝送線路基板３をステム５に接着固定する。固化した状態では図６に示すように、伝送線路基板３の酸化防止層１３ｅ及びステム５の接続領域１４の接続層１４ｂは、接着層１３ａに吸収され、接着層１３ａは融点が最も低くなるＡｕ８０％−Ｓｎ２０％の組成となる。伝送線路基板３とステム５とを接続する合金層４は、伝送線路基板３裏面から順に、密着層１３ｆと、Ａｕ−Ｓｎの拡散を防止するバリア層１３ｄと、接着層１３ａと、密着層１４ａとが積層されている。
【００３６】
続いて、本実施の形態の技術によって、シリコン基板を用いた半導体チップ１或いは容量チップ２をステム５に接着する場合について説明する。図７に示すのは、接着前の状態の半導体チップ１とステム５との接続部分を拡大して示す部分縦断面図である。
【００３７】
半導体チップ１とステム５との接続では、ウェハ状態の半導体チップを個片化するダイシングを容易にするために、接着層を半導体チップではなくステムに形成する。このため、半導体チップ１の裏面には、裏面電極１３としては、低融点金属であるＳｎを用いた２μｍ〜３μｍ程度の厚さの緩衝層１３ｂを形成する。緩衝層１３ｂと半導体チップ１との接合強度を確保するために密着層１３ｆを形成し、密着層１３ｆと緩衝層１３ｂとの間にはＳｎの拡散を防止するためにＮｉを用いたバリア層１３ｃ及びバリア層１３ｃの酸化を防止するためにＡｕを用いた薄い酸化防止層１３ｇを積層形成し、緩衝層１３ｂの表面には、Ｓｎの拡散を防止するためにＮｉを用いたバリア層１３ｈ及びバリア層１３ｈの酸化を防止するためにＡｕを用いた薄い酸化防止層１３ｅを形成してある。
【００３８】
即ち、半導体チップ１の裏面電極１３としては、半導体チップ１基板裏面から順に、密着層１３ｆと、Ｓｎの拡散を防止するバリア層１３ｃと、バリア層１３ｃの酸化を防止する酸化防止層１３ｇと、緩衝層１３ｂと、Ｓｎの拡散を防止するバリア層１３ｈと、酸化防止層１３ｅとが積層されている。
【００３９】
この裏面電極１３が形成された半導体チップ１が接着されるステム５の接続領域１４には、溶融固化によって伝送線路基板３をステム５に接続するためにＡｕ１０％−Ｓｎ９０％を用いた１０μｍ程度の厚さの接着層１４ｃが形成され、この接着層１４ｃとステム５との間には、接着層１４ｃとステム５との接合強度を確保するためにＮｉ，Ａｕ等を用いた密着層１４ａを形成し、接着層１４ｃの表面にはＡｕＳｎの酸化を防止するためにＡｕを用いた薄い酸化防止層１４ｄを形成してある。
【００４０】
この半導体チップ１とステム５との接着では、接着層１４ｃを２１７℃程度に加熱して溶融させて、半導体チップ１をステム５の接続領域１４に押圧するとステム５の接着層１４ｃと半導体チップ１のＡｕとが反応し溶融状態となり、この状態から温度を下げることによって、ＡｕＳｎが固化して、半導体チップ１をステム５に接着固定する。接着層１４ｃが溶融した状態で、緩衝層１３ｂのＳｎは、融点が２３２℃であるため、軟化はするが溶融はしない。
【００４１】
図８に、接着層が固化して半導体チップ１がステム５に合金層４を介して固定された状態の縦断面図を示す。この状態では、半導体チップ１の酸化防止層１３ｅ及びステム５の酸化防止層１４ｄは、接着層１４ｃに吸収されており、半導体チップ１とステム５とを接続する合金層４は、半導体チップ１基板裏面から順に、密着層１３ｆと、Ｓｎの拡散を防止するバリア層１３ｃと、バリア層１３ｃの酸化を防止する酸化防止層１３ｇと、緩衝層１３ｂと、Ｓｎの拡散を防止するバリア層１３ｈと、接着層１４ｃと、密着層１４ａとが積層されていることになる。
【００４２】
本実施の形態の半導体装置では、Ａｕ−Ｓｎの固化温度が２１７℃であり、従来の２８０℃から４０℃以上も温度差が縮小されるため、温度差によって生じる熱応力が緩和されるので、伝送線路基板３のクラックを防止して、信頼性を向上させることができる。半導体チップ１、容量チップ２の接着では、従来は金‐シリコン共晶によって接着していたため、その処理では４３０℃程度の温度に加熱する必要があった。本実施の形態の方法では、２００℃も処理温度が低下するので、半導体チップ１、容量チップ２に生じる熱応力を低減させて、半導体チップ１、容量チップ２にクラックが生じるのを防止することができる。
【００４３】
また、熱膨張係数が大きくなり熱応力が増加する高誘電率基板を使用することが可能となるので、伝送線路基板３の小型化によって基板コストを低減させてモジュールを低価格化し、加えて製品外形を小型化することが可能となる。
【００４４】
また、処理温度が低くなるため、ステム５の接続層１４ｂであるＡｕメッキを薄くすることが可能になるため、コストを低減させることができる。
【００４５】
また、接着層の固化温度を低くすることができるので、熱応力を減少させることができる。このとき、緩衝層１３ｂのＳｎは２３２℃で固化するため、溶融はしないが軟化状態となる。このため温度の低下に伴う、緩衝層１３ｂが変形することにより熱収縮の熱応力を吸収することができる。加えて、緩衝層１３ｂのＳｎは、常温でもＡｕＳｎよりも柔軟性があるため応力を吸収する効果がある。緩衝層１３ｂ自体も展性が大きいため応力緩和効果がある。
【００４６】
この緩衝層１３ｂによって、熱応力の影響を低減させることができるので、ステム５に用いられているＣｕＭｏの組成を変更し、Ｍｏの含有量を低減させＣｕの比率を高くしてステム５の熱伝導率を高くすることが可能となり、放熱性を向上させることができる。このため、動作時のジャンクション温度が低下し、モビリティの低下が減少するので、半導体チップ１の特性が向上し、モジュールの出力と効率とが向上する。ＣｕＭｏの材質としては、Ｍｏを含有させずにＣｕ１００％とすることも可能である。また、Ｍｏの含有量を低減させることにより、ステムの材料コストが低減する。
【００４７】
続いて、この半導体装置の製造方法について、前述した工程以前及び以降の工程を、図９乃至図１２を用いて工程毎に説明する。
図９に平面図を示すように、製造工程では、入力用のリード６及び出力用のリード１０は、矩形環状のフレーム１５に一体化されており、このフレーム１５にステム５がスペーサ１６を介して溶接されている。ステム５には、半導体チップ１、容量チップ２及び伝送線路基板３を接着するための接続領域１４が形成されている。
【００４８】
前述した方法により、半導体チップ１、容量チップ２、伝送線路基板３を加熱状態で押圧し、ステム５に接着すると、図１０に示す状態となる。従来は、シリコンを用いた半導体チップ１、容量チップ２の接着をＡｕ‐Ｓｉ共晶接合によって４３０℃程度の温度で行なった後に、伝送線路基板をＡｕ−Ｓｎ接合によって接着していたが、本実施の形態では、半導体チップ１、容量チップ２の接着と伝送線路基板３の接着とを同時に行なうことができる。
【００４９】
この後、入力用のリード６と容量チップ２とをボンディングワイヤ７によって電気的に接続し、容量チップ２と半導体チップ１とをボンディングワイヤ８によって電気的に接続し、半導体チップ１と伝送線路基板３とをボンディングワイヤ９によって電気的に接続し、伝送線路基板３と出力用のリード１０とをボンディングワイヤ１１によって電気的に接続した状態を、図１１に示す。
【００５０】
ワイヤボンディングの完了した半導体チップ１、容量チップ２，伝送線路基板３、ステム５の上面・側面、リード６，１０の内端及びボンディングワイヤ７，８，９，１１を、樹脂等を用いた封止体１２によって封止した状態を図１２に示す。この状態で電界金メッキにより、ステム５及びリード６，１０の表面をＡｕによって被覆した後に、リード６，１０を図１２中破線図示の位置で切断し、交流・直流の特性検査を行なって選別し、ステム５については、ネジ止め実装仕様の場合には、図１２中破線図示の位置で切断すると図１に示す状態となる。
【００５１】
本実施の形態の半導体装置の製造方法では、半導体チップ１、容量チップ２及び伝送線路基板３を同一工程で接着することができるので、工程数を削減することが可能となり、製造に要する時間及びコストを低減させることができる。
【００５２】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００５３】
例えば、緩衝層１３ｂについては、Ｓｎ１００％に限定されず、Ｓｎを主として他の金属例えば１０％程度のＳｂを含有するものでもよい。緩衝層１３ｂを他の金属との合金とすることによって、融点等の特性を調整することができる。
【００５４】
また、前述した説明では、半導体チップ１或いは伝送線路基板３と接着層１３ａ，１４ｃとの間に緩衝層１３ｂを配置したが、ステム５と接着層１３ａ，１４ｃとの間に緩衝層１３ｂを配置する構成とすることも可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施の形態である半導体装置を示す平面図である。
【図２】図１中のａ−ａ線に沿った縦断面図である。
【図３】本実施の形態である半導体装置の伝送線路基板とステムとの接着前の状態を拡大して示す部分縦断面図である。
【図４】本実施の形態である半導体装置の伝送線路基板とステムとの接着後の状態を拡大して示す部分縦断面図である。
【図５】従来の半導体装置の伝送線路基板とステムとの接着前の状態を拡大して示す部分縦断面図である。
【図６】従来の半導体装置の伝送線路基板とステムとの接着後の状態を拡大して示す部分縦断面図である。
【図７】本実施の形態である半導体装置の半導体チップとステムとの接着前の状態を拡大して示す部分縦断面図である。
【図８】本実施の形態である半導体装置の半導体チップとステムとの接着後の状態を拡大して示す部分縦断面図である。
【図９】本発明の一実施の形態である半導体装置を工程毎に示す平面図である。
【図１０】本発明の一実施の形態である半導体装置を工程毎に示す平面図である。
【図１１】本発明の一実施の形態である半導体装置を工程毎に示す平面図である。
【図１２】本発明の一実施の形態である半導体装置を工程毎に示す平面図である。
【符号の説明】
【００５６】
１…半導体チップ、２…容量チップ、３…伝送線路基板、４…合金層、５…ステム、６…入力用のリード、７，８，９，１１…ボンディングワイヤ、１０…出力用のリード、１２…封止体、１３…裏面電極、１３ａ，１４ｃ…接着層、１３ｂ…緩衝層、１３ｃ，１３ｄ，１３ｈ…バリア層、１３ｅ，１３ｇ，１４ｄ…酸化防止層、１３ｆ…密着層、１４…接続領域、１４ａ…密着層、１４ｂ…接続層、１５…フレーム、１６…スペーサ
【図１】
2005223188.tif 000003
【図２】
2005223188.tif 000004
【図３】
2005223188.tif 000005
【図４】
2005223188.tif 000006
【図５】
2005223188.tif 000007
【図６】
2005223188.tif 000008
【図７】
2005223188.tif 000009
【図８】
2005223188.tif 000010
【図９】
2005223188.tif 000011
【図１０】
2005223188.tif 000012
【図１１】
2005223188.tif 000013
【図１２】
2005223188.tif 000014