(57)【要約】【課題】  回路規模や処理時間を大きくすることなく、複数のデータのうち、順番のソートが不要で値の大きいほうから一定の個数のデータを抽出することが可能なデータ選択回路を提供する。【解決手段】  判定ブロック１−０では被選択データ０をレジスタ１５で保持し、比較ブロック１２にて比較データ０と他の比較データ１〜７との大小比較を行い、大きいほうから４個の中に該当すれば判定結果０に‘１’を出力し、該当しなければ‘０’を出力する。レジスタ１５で保持されていた被選択データ０は判定結果０とともに選択回路２へ出力される。他の７個の入力データについても判定ブロック１−１〜１−７でそれぞれ比較データとの大小比較が行われ、その結果が判定結果１〜７として選択回路２へ出力され、それに対応する被選択データ１〜７も選択回路２へ出力される。【選択図】      図１                                                  
2005236450.tif 000002
【特許請求の範囲】
【請求項１】
ｎ個（ｎは正の整数）の入力データのうちの値の大きいほうからｉ個（ｉは正の整数、ｎ≧ｉ）選択するためのデータ選択回路を持つ無線通信装置を含む移動通信システムであって、
前記入力データに含む比較データ各々の大小の比較を行う比較手段と、前記比較手段の比較結果から（ｎ−１）ビットの比較結果を求める手段と、前記（ｎ−１）ビットの比較結果において任意のビットのみを監視することで前記入力データが条件に該当するか否かを判定する判定手段とを前記データ選択回路に有し、
前記条件に該当するデータを適切なポートに出力することを特徴とする移動通信システム。
【請求項２】
前記（ｎ−１）ビットの比較結果を並べ替える手段を前記データ選択回路に含み、前記判定手段がその並べ替えられた結果のみを監視することを特徴とする請求項１記載の移動通信システム。
【請求項３】
前記判定手段の判定結果と前記データの出力先の値とにしたがって当該データを遷移させて指定された出力ポートに出力させるバニヤン網を含むことを特徴とする請求項１または請求項２記載の移動通信システム。
【請求項４】
前記データ選択回路が前記入力データの選択処理をパラレルに行うことを特徴とする請求項１から請求項３のいずれか記載の移動通信システム。
【請求項５】
前記データ選択回路が前記入力データの選択処理をシリアルに行うことを特徴とする請求項１から請求項３のいずれか記載の移動通信システム。
【請求項６】
値の等しいデータが複数あった場合に前記判定手段の判定結果の中から予め設定された結果を優先させることを特徴とする請求項１から請求項５のいずれか記載の移動通信システム。
【請求項７】
前記データ選択回路は、ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：符号分割多元接続）方式のパスサーチ回路に用いられることを特徴とする請求項１から請求項６のいずれか記載の移動通信システム。
【請求項８】
ｎ個（ｎは正の整数）の入力データのうちの値の大きいほうからｉ個（ｉは正の整数、ｎ≧ｉ）選択するためのデータ選択回路を持つ無線通信装置であって、
前記入力データに含む比較データ各々の大小の比較を行う比較手段と、前記比較手段の比較結果から（ｎ−１）ビットの比較結果を求める手段と、前記（ｎ−１）ビットの比較結果において任意のビットのみを監視することで前記入力データが条件に該当するか否かを判定する判定手段とを前記データ選択回路に有し、
前記条件に該当するデータを適切なポートに出力することを特徴とする無線通信装置。
【請求項９】
前記（ｎ−１）ビットの比較結果を並べ替える手段を前記データ選択回路に含み、前記判定手段がその並べ替えられた結果のみを監視することを特徴とする請求項８記載の無線通信装置。
【請求項１０】
前記判定手段の判定結果と前記データの出力先の値とにしたがって当該データを遷移させて指定された出力ポートに出力させるバニヤン網を含むことを特徴とする請求項８または請求項９記載の無線通信装置。
【請求項１１】
前記データ選択回路が前記入力データの選択処理をパラレルに行うことを特徴とする請求項８から請求項１０のいずれか記載の無線通信装置。
【請求項１２】
前記データ選択回路が前記入力データの選択処理をシリアルに行うことを特徴とする請求項８から請求項１０のいずれか記載の無線通信装置。
【請求項１３】
値の等しいデータが複数あった場合に前記判定手段の判定結果の中から予め設定された結果を優先させることを特徴とする請求項８から請求項１２のいずれか記載の無線通信装置。
【請求項１４】
前記データ選択回路は、ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：符号分割多元接続）方式のパスサーチ回路に用いられることを特徴とする請求項８から請求項１３のいずれか記載の無線通信装置。
【請求項１５】
ｎ個（ｎは正の整数）の入力データのうちの値の大きいほうからｉ個（ｉは正の整数、ｎ≧ｉ）選択するためのデータ選択回路であって、
前記入力データに含む比較データ各々の大小の比較を行う比較手段と、前記比較手段の比較結果から（ｎ−１）ビットの比較結果を求める手段と、前記（ｎ−１）ビットの比較結果において任意のビットのみを監視することで前記入力データが条件に該当するか否かを判定する判定手段とを有し、
前記条件に該当するデータを適切なポートに出力することを特徴とするデータ選択回路。
【請求項１６】
前記（ｎ−１）ビットの比較結果を並べ替える手段を含み、前記判定手段がその並べ替えられた結果のみを監視することを特徴とする請求項１５記載のデータ選択回路。
【請求項１７】
前記判定手段の判定結果と前記データの出力先の値とにしたがって当該データを遷移させて指定された出力ポートに出力させるバニヤン網を含むことを特徴とする請求項１５または請求項１６記載のデータ選択回路。
【請求項１８】
前記入力データの選択処理をパラレルに行うことを特徴とする請求項１５から請求項１７のいずれか記載のデータ選択回路。
【請求項１９】
前記入力データの選択処理をシリアルに行うことを特徴とする請求項１５から請求項１７のいずれか記載のデータ選択回路。
【請求項２０】
値の等しいデータが複数あった場合に前記判定手段の判定結果の中から予め設定された結果を優先させることを特徴とする請求項１５から請求項１９のいずれか記載のデータ選択回路。
【請求項２１】
ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：符号分割多元接続）方式のパスサーチ回路に用いられることを特徴とする請求項１５から請求項２０のいずれか記載のデータ選択回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は移動通信システム、無線通信装置及びそれらに用いられるデータ選択回路に関し、特に無線通信におけるパスサーチに用いられるデータ選択回路に関する。
【背景技術】
【０００２】
移動通信システムに用いられる通信方式としては、ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：符号分割多元接続）方式がある。このＣＤＭＡ方式では、送信側が複数のユーザ信号を異なる拡散コードで拡散し、受信側では特定の拡散コードを使用して逆拡散を行うことで、所望のユーザ信号を得ることができる。この逆拡散を行うタイミングを検出するためには、パスサーチが不可欠である。
【０００３】
パスサーチでは送信機、受信機で既知の信号である共通信号を用いており、受信機では受信信号に対して、共通信号を時間方向に少しずつずらし、各時間での受信信号と共通信号との相関を求め、相関が最も大きい時間を逆拡散のタイミングとして検出する。
【０００４】
実環境では、建造物等に反射される遅延波が複数存在するマルチパス環境になるため、パスサーチで求めた相関には各パス毎に異なったタイミングで複数の大きな相関が存在し、大きいほうからある一定の個数のパスを選択し、そのタイミングで逆拡散を行ってレイク合成することで、受信特性を向上させている。
【０００５】
このパスサーチのタイミング検出のように、ｎ個の比較データ（パスサーチでは相関値）のうち、大きいほうからｉ個のデータに対応する被選択データ（パスサーチではタイミング）を選択するような場合には、従来、主としてソフトウェア処理でデータをソートし、そのソート結果から大きい比較データを選択し、それに対応する被選択データを取り出している。
【０００６】
ソフトウェアでのソートは、相互に比較された先行のデータ群を大小比較の結果に基づいてシリアルに配列し、この先行のデータ群と新たなデータとの大小比較の反復によって新たなデータの挿入ポイントを求め、シリアルの配列を変更し、この処理を最終データまで反復することで行っている。
【０００７】
【特許文献１】特開２００２−２２９７７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した従来のパスサーチでは、相互に比較された先行のデータ群を大小比較の結果に基づいてシリアルに配列し、この先行のデータ群と新たなデータとの大小比較の反復によって新たなデータの挿入ポイントを求め、シリアルの配列を変更し、この処理を最終データまで反復するというソフトウェアによる処理の場合、処理に時間がかかるという問題がある。また、従来のパスサーチでは、相関値の抽出に時間がかかれば、その分の受信信号を蓄えるための大きなメモリが必要となるという問題がある。
【０００９】
しかしながら、上記のソフトウェアによる処理を高速に行うためにハードウェア回路で実現すれば、上記の特許文献１に記載のような構成の場合、比較用のデータとそれに対応する被選択データとを数段にわたる比較ブロックに転送しなければならないため、多くのレジスタが必要になり、ハードウェア規模が大きくなるという問題がある。
【００１０】
したがって、従来のパスサーチでは、複数のデータのうち、順番のソートが不要で値の大きいほうから一定の個数のデータを抽出したい場合、ソフトウェアでは処理時間がかかってしまうという問題がある。一方、比較するデータが多くなると、ハードウェアで処理した場合、大小比較のために比較データを保持するレジスタを多く必要とし、回路規模が大きくなってしまうという問題がある。
【００１１】
そこで、本発明の目的は上記の問題点を解消し、回路規模や処理時間を大きくすることなく、複数のデータのうち、順番のソートが不要で値の大きいほうから一定の個数のデータを抽出することができる移動通信システム、無線通信装置及びそれらに用いられるデータ選択回路を提供することにある。
【課題を解決するための手段】
【００１２】
本発明による移動通信システムは、ｎ個（ｎは正の整数）の入力データのうちの値の大きいほうからｉ個（ｉは正の整数、ｎ≧ｉ）選択するためのデータ選択回路を持つ無線通信装置を含む移動通信システムであって、
前記入力データに含む比較データ各々の大小の比較を行う比較手段と、前記比較手段の比較結果から（ｎ−１）ビットの比較結果を求める手段と、前記（ｎ−１）ビットの比較結果において任意のビットのみを監視することで前記入力データが条件に該当するか否かを判定する判定手段とを前記データ選択回路に備え、
前記条件に該当するデータを適切なポートに出力している。
【００１３】
本発明による無線通信装置は、ｎ個（ｎは正の整数）の入力データのうちの値の大きいほうからｉ個（ｉは正の整数、ｎ≧ｉ）選択するためのデータ選択回路を持つ無線通信装置であって、
前記入力データに含む比較データ各々の大小の比較を行う比較手段と、前記比較手段の比較結果から（ｎ−１）ビットの比較結果を求める手段と、前記（ｎ−１）ビットの比較結果において任意のビットのみを監視することで前記入力データが条件に該当するか否かを判定する判定手段とを前記データ選択回路に備え、
前記条件に該当するデータを適切なポートに出力している。
【００１４】
本発明によるデータ選択回路は、ｎ個（ｎは正の整数）の入力データのうちの値の大きいほうからｉ個（ｉは正の整数、ｎ≧ｉ）選択するためのデータ選択回路であって、
前記入力データに含む比較データ各々の大小の比較を行う比較手段と、前記比較手段の比較結果から（ｎ−１）ビットの比較結果を求める手段と、前記（ｎ−１）ビットの比較結果において任意のビットのみを監視することで前記入力データが条件に該当するか否かを判定する判定手段とを備え、
前記条件に該当するデータを適切なポートに出力している。
【００１５】
すなわち、本発明のデータ選択回路は、ｎ個の入力データのうち、値の大きいほうからｉ（ｎ≧ｉ）個選択するために、最初の１回だけ各比較データの大小の比較を比較手段で行い、それぞれ１ｂｉｔの比較結果、合計（ｎ−１）ｂｉｔの比較結果を求め、（ｎ−１）ｂｉｔの比較結果を遷移させ、判定手段によってあるｂｉｔのみを監視することで条件に該当するか否かを判定し、バニヤン網を用いて該当するデータを適切なポートに出力している。
【００１６】
本発明のデータ選択回路では、移動通信システムの一つであるＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：符号分割多元接続）方式のパスサーチ回路において、複数のデータのうち、大きいほうから一定の個数のデータを選択するための回路で、データ同士の比較結果のみを用いることで、回路規模を小さくし、条件にあてはまるかの判定を比較結果の中のある１ｂｉｔを監視することで容易に行えるようにしている。
【００１７】
また、本発明のデータ選択回路では、値の等しいデータが複数あった場合でも、指定された個数を選択することを可能としている。さらに、本発明のデータ選択回路では、指定された出力ポートにデータを転送するためにバニヤン網を用いることで、回路規模を小さくすることが可能となる。
【００１８】
上記のように、本発明のデータ選択回路では、始めに比較器で比較した後、それらの比較結果のみを使用しているので、比較データが不要になるため、回路規模を小さくすることが可能となる。
【００１９】
また、本発明のデータ選択回路では、複数の比較結果を並べ替え、その並べ替えられた結果のみを監視するだけで、例えば、大きいほうから４個のデータに含まれるかを容易に判別することが可能となる。
【発明の効果】
【００２０】
本発明は、以下に述べるような構成及び動作とすることで、回路規模や処理時間を大きくすることなく、複数のデータのうち、順番のソートが不要で値の大きいほうから一定の個数のデータを抽出することができるという効果が得られる。
【発明を実施するための最良の形態】
【００２１】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例によるデータ選択回路の構成を示すブロック図である。図１において、本発明の一実施例によるデータ選択回路は、ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：符号分割多元接続）方式等の移動通信システムにおいて無線通信を行うための無線通信装置に用いられるパスサーチ回路のデータ選択回路である。
【００２２】
本実施例では、比較データと被選択データとからなる８個の入力データのうち、比較データの大きいほうから４個選択し、それに対応する被選択データを出力するものとする。選択された４個のデータは大小のソートを不要とする。
【００２３】
本発明の一実施例によるデータ選択回路は、判定ブロック１−０〜１−７と、選択回路２とから構成され、各判定ブロック１−０〜１−７はそれぞれ、判定ブロック番号通知回路１１と、比較ブロック１２と、並べ替えブロック１３と、判定器１４と、レジスタ１５とから構成されている。
【００２４】
判定ブロック番号通知回路１１は比較ブロック１２に判定ブロックが対象としている比較データ番号を通知する。比較ブロック１２は対象とする比較データとその他の比較データとの大小判定を行う７個の比較器１２０〜１２６から構成されている。
【００２５】
並べ替えブロック１３は比較結果を並べ替える２１個の選択器１３０〜１５０から構成されている。判定器１４は判定結果を出力し、レジスタ１５は被選択データを保持する。
【００２６】
入力データ０〜７は比較データ０〜７と被選択データ０〜７とから構成され、判定ブロック１−０〜１−７に入力される。判定ブロック１−０では被選択データ０をレジスタ１５で保持し、比較ブロック１２にて比較データ０と他の比較データ１〜７との大小比較を行い、大きいほうから４個の中に該当すれば判定結果０に‘１’を出力し、該当しなければ‘０’を出力する。また、レジスタ１５で保持されていた被選択データ０は判定結果０とともに選択回路２へ出力される。
【００２７】
上記の判定ブロック１−０と同様に、他の７個の入力データについても判定ブロック１−１〜１−７で比較データの大小比較を行い、その結果は判定結果１〜７として選択回路２へ出力され、それに対応する被選択データ１〜７も選択回路２へ出力される。
【００２８】
図２は図１に示す選択回路２の構成を示すブロック図である。図２において、選択回路２は出力先のポートを指定する出力先付加部２１と、出力先にしたがって指定された出力ポートにデータを出力するバニヤン部２２とから構成されている。
【００２９】
出力先付加部２１には被選択データ０〜７と、それに対応した判定結果０〜７とを結合した被選択データ０＆判定結果０〜被選択データ７＆判定結果７が入力され、出力先が付加された被選択データ０＆判定結果０＆出力先０〜被選択データ７＆判定結果７＆出力先７をバニヤン部２２に出力する。
【００３０】
バニヤン部２２には出力先付加部２１から被選択データ０＆判定結果０＆出力先０〜被選択データ７＆判定結果７＆出力先７が入力され、出力データ０〜３を出力する。
【００３１】
図３は図２に示すバニヤン部２２の構成例を示すブロック図である。図３において、バニヤン網は４個の２×２スイッチからなるスイッチ群２２１〜２２３で構成され（２×２スイッチは計１２個）、判定結果と出力先の値とにしたがってデータを遷移させ、指定された出力ポートに出力させるブロックである。スイッチ群２２３の０の出力からそれぞれ出力データ０〜３を出力することで、所望の４個のデータを出力データ０〜３として出力する。
【００３２】
図４は図１中の各判定ブロック１−０〜１−７の比較器１２０〜１２６に入力するデータ例を示す図であり、図５は図１中の各判定ブロック１−０〜１−７の比較器１２０〜１２６において等しい値の比較データが入力された場合に、比較器１２０〜１２６が大きいと判定する比較データ例を示す図である。
【００３３】
図６（ａ）〜（ｄ）は図１の並べ替えブロック１３の選択器１３０〜１５０の動作を示す図であり、図７は図６中のデータフォーマットの一例を示す図であり、図８は図３中のデータの遷移を表す一例を示す遷移図である。これら図１〜図８を参照して本発明の一実施例によるデータ選択回路の動作について説明する。
【００３４】
各判定ブロック１−０〜１−７の判定ブロック番号通知回路１１は比較ブロック１２に対して、何番の判定ブロックで動作しているかを通知する。これによって、比較ブロック１２の各比較器が比較する比較データ番号を認識することができる。判定ブロック１−０では比較データ０と比較データ１〜７との大小比較を行う。以降、判定ブロック１−０内の動作について説明する。
【００３５】
比較ブロック１２では７個の比較器１２０〜１２６で比較データの大小比較を行う。比較器１２０は比較データ０と比較データ１とを比較し、比較器１２１は比較データ０と比較データ２とを比較する。これらと同様に、比較器１２２〜１２６も比較データ０と比較データ３〜７とをそれぞれ比較する。
【００３６】
比較器１２０〜１２６は比較データ０より他方の入力データが大きければ‘１’を、小さければ‘０’をそれぞれ出力する。本実施例では、すべての比較器１２０〜１２６から出力される‘１’の個数で、比較データ０が大きいほうから何番目かがわかる。もし、比較器１２０〜１２６に入力されるデータが等しい場合には、比較データの番号が小さい比較データを大きいものと判定する。図５に等しい値の比較データが入力された場合に、比較器１２０〜１２６が大きいと判定する比較データを示す。
【００３７】
ここで、比較データ０〜７が全て等しい場合には、判定ブロック１−０の比較器１２０〜１２６の比較結果はそれぞれ「０，０，０，０，０，０，０」となる。例えば、判定ブロック１−２の比較器１２０〜１２６の比較結果がそれぞれ「１，１，０，０，０，０，０」となる。比較器１２０〜１２６がこのような動作をすることで、大小の順位をユニークにつけることができるため、値の等しい比較データが複数あっても、後の選択回路２において、希望する個数、ここでは大きいほうから４個を選択することができる。
【００３８】
並べ替えブロック１３には比較ブロック１２から‘１’または‘０’の比較結果が７つ入力され、比較結果‘１’を下詰に、比較結果‘０’を上詰に並べ替えて出力する。
【００３９】
並べ替えブロック１３は２１個の選択器１３０〜１５０で構成されている。選択器１３０〜１５０の動作を図６（ａ）〜（ｄ）に示す。選択器１３０〜１５０は入力、出力ともにポート１とポート２とがある２入力２出力である。選択器１３０〜１５０においては、ポート１，２に入力されるデータが、‘１’及び‘０’、もしくは‘０’及び‘１’であれば、出力ポート０に‘０’を、出力ポート１に‘１’を出力する。
【００４０】
選択器１３０〜１５０においては、ポート１，２に入力されるデータが、両方とも‘１’、もしくは‘０’であれば、そのまま出力する。このような選択器１３０〜１５０を、図１に示すように、３つ並列に並べたものを７段配設することによって、７つの比較結果のうち‘１’を下詰に、比較結果‘０’を上詰にすることができる。
【００４１】
次に、並べ替えブロック１３からの出力を下から順に、判定器１４のポート０〜６へ入力する。例えば、比較データが大きいほうから３番目だった場合には、‘１’になる比較結果が２つあり、並べ替えブロック１３を通過して、判定器１４の入力ポート０〜６へそれぞれ、「１，１，０，０，０，０，０」が入力される。
【００４２】
また、比較データが大きいほうから５番目だった場合には、‘１’になる比較結果が４つあり、判定器１４の入力ポート０〜６へはそれぞれ、「１，１，１，１，０，０，０」が入力される。
【００４３】
つまり、比較結果が‘１’になる数が比較データの大きさの順位を表し、その‘１’が判定器１４の入力ポート０から下詰に入力されるため、入力ポート３が‘０’であれば大きいほうから４個に含まれ、‘１’であれば大きいほうから４個に含まれないことがわかる。
【００４４】
そこで、判定器１４は入力ポート３を監視し、そこに入力される比較結果が‘１’ならば大きいほうから４個に含まれないとして判定結果０に‘０’を出力し、一方、‘０’ならば大きいほうから４個に含まれるとして判定結果０に‘１’を出力する。レジスタ１５には判定結果に対応する被選択データ０が出力する。
【００４５】
比較データ１〜７についてもそれぞれ、上記の判定ブロック１−０と同様に、判定ブロック１−１〜１−７にて大小比較が行われ、その結果が判定結果１〜７として出力される。また、判定ブロック１−１〜１−７のレジスタ１５は判定結果１〜７にそれぞれ対応する被選択データ１〜７を出力する。
【００４６】
選択回路２では、出力先付加部２１にて対応する判定結果と被選択データとの組に、出力ポートを指定する出力先を付加する。この出力先は８個のデータの出力先アドレスを３ｂｉｔで表わし、まず被選択データ０＆判定結果０には“０００”を出力先０として付加する。
【００４７】
被選択データ１＆判定結果１には、出力先０に判定結果１を加算した結果を出力先１として付加し、被選択データ２＆判定結果２には出力先１に判定結果２を加算した結果を出力先２として付加する。以下、上記と同様にして、出力先３〜７を生成し、対応する判定結果と入力データとの組に付加する。これらはバニヤン部２２に入力される。
【００４８】
図７には上記の動作で生成されるデータの過程が示されており、図７中の比較データのうち、大きいほうから４個の比較データに付属する被選択データは判定結果が‘１’になり、その他は‘０’になる。出力先は０番目のデータに“０００”とし、以降は前のデータの判定結果を加算した値になる。
【００４９】
バニヤン部２２では、４個の２×２スイッチからなるスイッチ群２２１は出力先のｂｉｔ０を、４個の２×２スイッチからなるスイッチ群２２２は出力先のｂｉｔ１を、４個の２×２スイッチからなるスイッチ群２２３は出力先のｂｉｔ２を参照してスイッチを切替える。
【００５０】
参照した出力先のｂｉｔが‘１’ならば２×２スイッチの出力ポート１に、‘０’ならば出力ポート０にデータを出力する。ここで、データの競合を避けるために、入力の両者の判定結果が‘０’ならば、入力と同じポート番号の出力ポートにデータを出力する。
【００５１】
両者の判定結果が‘１’ならば出力先のｂｉｔにしたがってデータを出力する。また、両者の判定結果が異なっていれば、判定結果が‘１’の入力の出力先ｂｉｔにしたがって優先してデータを出力し、一方の判定結果が‘０’のデータは判定結果が‘１’のものと異なるポートに出力する。
【００５２】
以上のスイッチングを出力先のＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）からＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）へと１ｂｉｔずつ行っていくことで、出力０〜３には入力データ０〜７のうち大きいほうから４個の入力データが出力される。
【００５３】
図８にバニヤン部２２への入力データの遷移図の一例を示す。バニヤンスイッチの特性として、出力先が順番にソートされていれば内部競合が発生しないことは、「ＡＴＭ入門：マルチメディア時代へのパスポート」（横川ディジタルコンピュータ株式会社ＳＩ事業部、Ｐ４９〜Ｐ５０）によって明らかである。
【００５４】
このように、本実施例では、始めに比較器１２０〜１２６で入力データと比較データとを比較した後、それらの比較結果のみを使用し、比較データが不要になるため、回路規模を小さくすることができる。
【００５５】
また、本実施例では、複数の比較結果を並べ替えて、その並べ替えられた比較結果のみを監視するだけで、大きいほうから４個のデータに含まれるか否かを容易に判別することができる。
【００５６】
図９は本発明の他の実施例によるデータ選択回路の構成を示すブロック図である。図９において、本発明の他の実施例では、１つの判定ブロック３としてシリアルにデータ選択を行う構成例を示している。
【００５７】
本発明の他の実施例によるデータ選択回路は判定ブロック３と選択回路４とから構成され、判定ブロック３はレジスタ３５，ａ０〜ａ７，ｂ０〜ｂ７と、選択器３６，３１０〜３１７と、比較ブロック３２と、並べ替えブロック３３と、判定器３４とから構成されている。
【００５８】
比較ブロック３２は対象とする比較データとその他の比較データとの大小判定を行う７個の比較器３２０〜３２６から構成されている。並べ替えブロック３３は比較結果を並べ替える２１個の選択器３３０〜３５０から構成されている。判定器３４は判定結果を出力し、レジスタ３５は被選択データを保持する。
【００５９】
比較ブロック３２、並べ替えブロック３３、判定器３４は、上述した本発明の一実施例による比較ブロック１２、並べ替えブロック１３、判定器１４と同様の動作をする。本実施例では選択器３１０の出力を比較器３２０〜３２６全てに接続し、選択器３１１〜３１７の出力はそれぞれ比較器３２０〜３２６に接続する。さらに、選択器３１０〜３１７の出力を一つ前のレジスタｂ０〜ｂ７に接続する。例えば、選択器３１０の出力はレジスタｂ７に、選択器３１１の出力はレジスタｂ０に接続する。
【００６０】
図１０は図９の比較器３２０〜３２７への入力データ例を示す図である。これら図９及び図１０を参照して本発明の他の実施例によるシリアルで処理する場合の動作について説明する。
【００６１】
はじめに、被選択データ０〜７をレジスタ３５に入力し、比較データ０〜７をレジスタａ０〜ａ７に入力する。比較データの入力当初、選択器３１０〜３１７はポートａを選択し、レジスタａ０〜ａ７のデータを出力する。この出力データの比較が行われた後、選択器３１０〜３１７はポートｂを選択し、レジスタｂ０〜ｂ７のデータを出力する。上述したように、選択器３１０〜３１７の出力が一つ前のレジスタｂ０〜ｂ７に接続されているため、ポートｂを選択し続けることで、比較器３２０〜３２６への入力を遷移させることができる。
【００６２】
本実施例では、比較回数１回目でポートａを選択し、比較回数２〜８回目でポートｂを選択することで、図１０に示すような順番で比較器３２０〜３２６にデータを入力することができる。
【００６３】
このように、本実施例では、シリアルに比較データを入力すると、比較データ０〜７の判定結果が順に出力される。これに対応する被選択データ０〜７もレジスタ３５から選択器３６で選択され、選択回路４に出力される。選択回路４では判定結果をイネーブル信号として使用し、判定結果が‘１’の場合には被選択データを出力し、判定結果が‘０’の場合には被選択データを出力しない。
【００６４】
本実施例では、上述した動作で、比較データの大きいほうから４個に含まれる被選択データが出力データとしてシリアルに出力される。
【図面の簡単な説明】
【００６５】
【図１】本発明の一実施例によるデータ選択回路の構成を示すブロック図である。
【図２】図１に示す選択回路の構成を示すブロック図である。
【図３】図２に示すバニヤン部の構成例を示すブロック図である。
【図４】図１中の各判定ブロックの比較器に入力するデータ例を示す図である。
【図５】図１中の各判定ブロックの比較器において等しい値の比較データが入力された場合に比較器が大きいと判定する比較データ例を示す図である。
【図６】（ａ）〜（ｄ）は図１の並べ替えブロックの選択器の動作を示す図である。
【図７】図６中のデータフォーマットの一例を示す図である。
【図８】図３中のデータの遷移を表す一例を示す図である。
【図９】本発明の他の実施例によるデータ選択回路の構成を示すブロック図である。
【図１０】図９の比較器への入力データ例を示す図である。
【符号の説明】
【００６６】
１−０〜１−７，３  判定ブロック
１１  判定ブロック番号通知回路
１２，３２  比較ブロック
１３，３３  並べ替えブロック
１４，３４  判定器
１５，３５，ａ０〜ａ７，
ｂ０〜ｂ７  レジスタ
２，４  選択回路
２１  出力先付加部
２２  バニヤン部
３６，１３０〜１５０，
３１０〜３１７，
３３０〜３５０  選択器
１２０〜１２６，
３２０〜３２６  比較器
２２１〜２２３  スイッチ群
【図１】
2005236450.tif 000003
【図２】
2005236450.tif 000004
【図３】
2005236450.tif 000005
【図４】
2005236450.tif 000006
【図５】
2005236450.tif 000007
【図６】
2005236450.tif 000008
【図７】
2005236450.tif 000009
【図８】
2005236450.tif 000010
【図９】
2005236450.tif 000011
【図１０】
2005236450.tif 000012