(57)【要約】【課題】高感度で高解像度の高速撮像素子を実現する。【解決手段】    光電変換部と信号増幅部を含む画素から構成される受光部と該受光部の信号を蓄積する信号蓄積部を備える撮像装置において、該受光部と蓄積部を接続する信号線を画素の各列ごとまたは各行ごとに複数設け、該蓄積部は電荷結合素子で構成することにより、高感度で高解像度の高速撮像素子を実現できる。さらに受光部と蓄積部を別のチップ上に形成して同一パッケージ内で電気的に接続することにより、高い歩留まりで大きな受光部の高速撮像素子を得ることができる。【選択図】        図１４
2005303621.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と信号増幅部を含む画素から構成される受光部と該受光部の信号を蓄積する信号蓄積部を備える撮像装置において、該受光部と信号蓄積部を接続する信号線を画素の各列ごとまたは各行ごとに複数設け、該蓄積部を電荷結合素子で構成することを特徴とする撮像装置。
【請求項２】
光電変換部と信号増幅部を含む画素が縦横格子状に配列されて構成される受光部と該受光部の信号を蓄積する
電荷結合素子で構成される信号蓄積部を備える撮像装置において、信号線に選択スイッチを介して接続された信号入力部を有し、該入力部から画素配列方向に対して一部または全体が傾斜して線状に延びる複数の電荷蓄積部と、各信号入力部の列に対して１本ずつ設けられ、対応する列を構成する信号入力部に一端が接続されている電荷信号蓄積部の他端が合流し、これらの電荷信号蓄積部から移送された電荷信号を、電荷検出増幅器に接続された電荷結合素子に移送する、複数の電荷信号輸送部を備える請求項１の撮像装置。
【請求項３】
上記受光部と信号蓄積部の間には、一本の信号線に対して、画素の画像信号と画素のリセット出力の差分を一定時間保持する複数のサンプル・ホールド回路を有することを特徴とする請求項１の撮像装置。
【請求項４】
上記信号蓄積部の信号入力部は、拡散層で形成された電荷注入部及び少なくとも２つのゲートで構成され、２つのゲートの一方に画像信号を、他方に一定電圧を入力することにより、両者の差分に比例した信号を信号蓄積部に蓄積することを特徴とする請求項１の撮像装置。
【請求項５】
上記受光部と信号蓄積部を別のチップに形成し、受光部のチップ上に各信号線ごとに画素の画像信号と画素のリセット出力の差分を演算する演算回路と増幅回路を設け、受光部のチップと信号蓄積部のチップを金属線または金属バンプまたはパッケージ基板の配線を用いて同一パッケージ内で接続することを特徴とする請求項１の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
高速撮像装置。
【背景技術】
【０００２】
高速撮像素子は破壊現象や爆発現象等の人間の目では判別が難しい高速現象を、人間の目に見えるように時間軸を変換して出力する素子であり、近年科学や工学の分野で非常に多く用いられてきている。
【０００３】
従来は信号読出し回路を多数設けることにより、同時に複数の信号を読出す多線読出し方式の撮像素子が一般に用いられてきたが、この方法では１万分の１秒以下の現象を撮像することは難しかった。
【０００４】
そこで１００万枚／秒以上の高速連続撮影のために、各画素の内部もしくは近傍に画像信号記録領域を持つ画素周辺記録型撮像素子が提案され、本発明の発明者らは、斜行直線ＣＣＤを用いた画像信号蓄積領域を持つ画素周辺記録型撮像素子を開発した。
【特許文献１】特願２００１−０９２３１３
【非特許文献１】T. Goji Etoh et al., "A CCD Image Sensor of 1M frames/s for Continuous Image Capturing of 103 Frames," Digest of Technical Papers, 2002 IEEE International Solid-State Circuits Conference, Vol. 45, pp. 46-47.
【非特許文献２】江藤剛治・武藤秀樹他, "斜行直線ＣＣＤ型画素周辺記録領域を持つ１００万枚／秒の撮像素子"、映像情報メディア学会誌、Vol. 56，No. 3，pp. 483-486，2002.
【０００５】
図１に上記撮像素子の構成を示す。画素部１０は光電変換部１１と電荷蓄積部１２及び垂直電荷転送部１３と水平電荷転送部１４および出力アンプ１５から構成される。電荷蓄積部は撮像の対象によって１ＫＨｚから１ＭＨｚ程度の高速で駆動される。
【０００６】
図２に水平電荷転送部近傍の構成を示す。光電変換部１１で光電変換された信号電荷は電荷蓄積部１２へ送られる。撮像したい現象が発生した直後に電荷蓄積部の高速駆動を停止し、信号電荷は電荷転送部１３から水平ＣＣＤ１４へ転送された後、水平ＣＣＤの最終段に接続されたフローティング・ディフュージョン・アンプ １５によって電荷電圧変換されて素子外部へ出力される。
【０００７】
図３は光電変換部１１から垂直電荷転送部１３への合流部分までの電荷の転送を示している。光電変換部で発生した電荷は１フレームの撮像が終わるごとに１段ずつ垂直転送路の方向へ転送される。垂直転送路と蓄積部の合流部近傍の垂直転送路側には電荷排出ゲート１６と電荷排出ドレイン１７が設けられている。高速撮像時には、電荷排出ゲートが開けられ、先に撮像されたフレームから順に信号電荷が電荷排出ドレイン１７に排出される。
【０００８】
図の例では垂直電荷転送路１３を５段分転送すると電荷排出ゲート１６から排出ドレイン１７に排出される。この場合、垂直転送路も電荷蓄積部の一部として使用されるため、１６段分すなわち１６フレームの記録が可能となる。
【０００９】
蓄積された信号を読出すためには、蓄積部１２の転送を止め、電荷排出ゲート１６を閉じて垂直転送路１３のみ動作させることにより、まず垂直転送路１３内の信号を読み出す。垂直転送路１３内の電荷が全て水平ＣＣＤ１４に転送されると、蓄積部１２と垂直転送路１３を同時に動作させて、蓄積部１２から垂直転送路１３へ垂直転送路内の転送段数だけ電荷を読み出す。これを繰り返すことにより、蓄積部１２の全電荷を読み出すことができる。
【００１０】
図４に撮像システム全体の構成を示す。撮像すべき現象が起こった後にトリガー２８が働いて蓄積部の転送が停止し、上述の動作によって蓄積された信号が順次出力される。出力信号は増幅と相関２重サンプリング２２を行った後、デジタル変換２３されて画像メモリ２４に蓄積された後、画像処理部２５で正常な画像信号の出力順に変換されて出力端子２７へ出力される。この方式を用いると、１００万分の１秒程度の極めて高速な現象を撮像することができる。
【００１１】
ところが、本素子においては信号蓄積部が画素内部に存在するために、光電変換部であるフォトダイオードの面積が画素全体の面積と比べて高々２０％程度にしか大きくできず、さらに蓄積信号数を増やそうとすると、さらに受光部の面積が狭くなる欠点が有った。
【００１２】
また、信号蓄積部が画素内に存在するため、画素が大型化してしまい、光学系が大型化し、特にハイビジョンのような多画素の素子を実現しようとすると、カメラを実用的な大きさにすることが極めて難しかった。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
このように、従来の画素周辺記録型高速撮像素子では記録部が画素内に存在するために画素サイズが大きくなる、および開口率が小さくなるという問題が有った。
【課題を解決するための手段】
【００１４】
光電変換部と信号増幅部を含む画素から構成される受光部と該受光部の信号を蓄積する信号蓄積部を備える撮像装置において、該蓄積部は電荷結合素子で構成されることを特徴とする撮像装置により、画素の微細化と大きな開口率を実現することができる。
【実施例１】
【００１５】
図５に本発明の第１の実施例を示す。本素子は受光部１０８、画素選択スイッチ走査部１１８、信号サンプル・ホールド部１１９、蓄積部１０９、入力部選択スイッチ走査部１２０、水平電荷転送部１１４および出力部１１５で構成される。画素部１１１は受光部１０８内に存在し、信号蓄積部１１２は蓄積部１０９内に存在するため、通常の増幅型撮像素子と同様に画素を極めて小さく構成することができる。光電変換された信号は増幅トランジスタで増幅された後、画素選択スイッチ１１６と信号線１１７と信号サンプル・ホールド部１１９を介して信号蓄積部１１２の入力部に接続される。
【００１６】
信号蓄積部１１２は電荷結合素子（ＣＣＤ）で形成される。これまで多くのアナログ・メモリが開発されてきたが、画像用アナログ・メモリとしてはＣＣＤがノイズやダイナミックレンジの点で最も優れた性能を有する。
【００１７】
図６に画素の構成例を示す。画素は増幅型の画素構造を用いている。光電変換部２０１には暗電流や残像の少ない埋め込みフォトダイオードが用いられ、電荷をフォトダイオードからフローティング・ディフュージョン２０３へ読出すための読出しトランジスタ２０２とフローティング・ディフュージョン２０３をリセットするためのリセット・トランジスタ２０４、電荷を増幅するためのソース・フォロワー・アンプ用トランジスタ２０６および画素選択用トランジスタ２０８から構成される。この構成では全画素の信号電荷を同時にフローティング・ディフュージョン２０３に読出すことにより、同時電子シャッタを実現することができる。
【００１８】
同時電子シャッタを必要としない用途では図７のように非埋込み型フォトダイオードとリセット２０４、アンプ２０６、画素選択２０８の３つのトランジスタで構成することもできる。
【００１９】
図８に埋込みフォトダイオードと４つのトランジスタを用いる場合の画素の等価回路３１０とサンプル・ホールド回路３３０を示す。サンプル・ホールド回路は画像信号とリセットレベルの差分を求めることにより画素のリセットノイズを除去するとともに、信号を一定時間ホールドすることによって、安定的に蓄積部に信号を伝達する。必要に応じて蓄積部への配線の容量による信号のなまりを抑制するためにサンプル・ホールド回路の後段にソース・フォロワー回路３５０を設ける。
【００２０】
図９に画素配列と信号線の関係を示す。この図では埋め込みフォトダイオード３１１と４つのトランジスタ３１２，３１４，３１６、３１８で画素を構成する場合を示している。画素の列ごとに４本の信号線３１７が設けられ、選択スイッチ３１８を介してこれらの信号線に画素が接続されている。この場合、４行が単位となって垂直方向に繰り返し接続される。
【００２１】
このようにすることにより、信号線が１本の時と比べて４倍の速度で信号を蓄積部に送ることができる。信号線の数は４本に限定するものではなく、多層配線技術を用いれば画素の大きさによっては十本以上の信号線を設けることも可能であり、飛躍的に転送速度を向上することができる。
【００２２】
図１０には電荷結合素子への入力部の構造とポテンシャルの一例を、図１１に駆動パルスを示す。入力部は最もノイズが少ないとされている電位平衡法を用いる。この方法を実現するために入力部は拡散層４１０と３つのゲート４１１，４１２，４１３で構成される。電荷注入用拡散層４１０にはパルスφis が印加され、１番目のゲート４１１と２番目のゲート４１２には信号と一定電圧が、３番目のゲート４１３はＣＣＤの駆動パルスφ1 が印加される。ポテンシャルの余裕度を十分大きく確保するために１番目と２番目のゲート下は表面チャネルとなっており、３番目のゲート下の途中からＣＣＤの埋め込みチャネルになっている。
【００２３】
拡散層４１０は電荷を注入するために使用され、３番目のゲート４１３がＯＦＦのときに電荷が注入されるようにパルスが印加される。
【００２４】
時刻 t1 に高い電圧が印加されていた拡散層４１０が時刻 t2 に低い電圧が与えられ、電荷が１番目のゲート４１１と２番目のゲート４１２の下に注入される。このとき３番目のゲート４１３は低い電圧が印加されて off 状態になっている。
【００２５】
時刻 t3 に拡散層に高い電圧が印加され、１番目と２番目のゲート下の余剰電荷は拡散層に戻り、２つのゲートの電位差にほぼ比例した電荷量だけが２番目のゲート下に残る。
【００２６】
時刻 t5 に３番目のゲートに高い電圧が印加され、２番目のゲート下に存在した電荷は埋め込みチャネルに注入され、t6 以降通常の４層駆動でＣＣＤ内で電荷転送が行われる。なお、ＣＣＤの駆動パルスとしては２相駆動や３相駆動または５相以上の多相駆動を用いても同様の入力が可能である。
【００２７】
図１２に蓄積部の構造を示す。この例では発明者らが開発した画素周辺記録型撮像素子の記録部の構造と類似した構造の蓄積部を示している。
【００２８】
蓄積部には受光部の画素数と同じ数の入力部が設けられており、画素周辺型撮像素子の記録部をそのまま受光部の外側へ設けた形になっている。すなわち、入力部から画素配列方向に対して一部または全体が傾斜して線状に延びる複数の電荷蓄積部１１２と、各信号入力部の列に対して垂直電荷転送部１１３が１本ずつ設けられ、対応する列を構成する信号入力部４１０および４１１に一端が接続されている電荷信号蓄積部１１２の他端が合流し、これらの垂直電荷転送部から移送された電荷信号を、電荷検出増幅器１１５に接続された水平ＣＣＤ１１４に移送する構造になっている。
【００２９】
入力部で入力された電荷は１フレームの撮像が終わるごとに１段ずつ蛇行しながら垂直電荷転送部１１３の方向へ転送される。垂直電荷転送部と蓄積部の合流部近傍の垂直転送路側には電荷排出ゲート５１６と電荷排出ドレイン５１７が設けられている。高速撮像時には、電荷排出ゲートが開けられ、先に撮像されたフレームから順に信号電荷が電荷排出ドレインに排出される。
【００３０】
記録すべき現象が起こった後にトリガーが働いて蓄積部の転送が停止し、電荷排出ゲートを閉じて垂直電荷転送部のみ動作させることにより、垂直電荷転送部内の信号を読み出す。垂直電荷転送部内の電荷が全て水平ＣＣＤに転送されると、蓄積部と垂直電荷転送部を同時に動作させて、蓄積部から垂直電荷転送部へ垂直電荷転送部内の転送段数だけ電荷を読み出す。これを繰り返すことにより、蓄積部の全電荷を読み出すことができる。読出した信号は画素の並び順と異なるので、A/D 変換を行って画像メモリに蓄えた後、正常な並び順に変換して表示装置に出力する。
【００３１】
図１３に入力部から垂直転送路までの電荷の転送路の一例を示す。入力部から注入された電荷は蛇行しながら１１段分転送され、垂直転送路と合流部分で合流する。合流した後、垂直転送路を５段分転送すると電荷排出ゲートから排出ドレインに排出される。この場合、垂直転送路も電荷蓄積部の一部として使用されるため、１６段分すなわち１６フレームの記録が可能となる。
【００３２】
以上のように本発明を用いると、開口率を大きく保ちながら受光部の画素を比較的小さく形成できるので、多画素の素子を作成しても光学系が大きくならずカメラを小型化することができる。また、蓄積部の形状や段数を自由に設定することができるので、撮像記録フレーム数の多い素子を容易に作製することができる。
【実施例２】
【００３３】
図１４に第２の実施例を示す。本素子は受光部１０８、画素選択スイッチ走査部１１８、信号サンプル・ホールド部１１９、蓄積部１０９、水平電荷転送部１１４および出力部１１５で構成される。受光部は第１の実施例と同じであるが、入力部選択スイッチ走査回路が存在せず蓄積部も単純な構造になっている。第１の実施例よりも構造が単純なため、プロセスの歩留まりを上げやすい特長がある。
【００３４】
蓄積部は通常のフレームトランスファＣＣＤの蓄積部に似た構造になっているが、入力部が存在するところが異なる。また、水平ＣＣＤ部には、先に撮像されたフレームに対応する電荷を捨てるために、必要に応じて電荷排出ドレイン５１７を設ける。水平ＣＣＤを駆動することによって不必要な電荷を出力アンプ部のリセット・ドレイン部から排出する場合は排出ドレイン５１７を省いても構わない。
【００３５】
一画素分の幅に並べることのできる蓄積部用ＣＣＤの本数は受光部の１列中の信号線の本数よりも多い場合があるので、サンプル・ホールド回路から入力部への信号線の本数は受光部の信号線の本数よりも多くても構わない。これを実現するには図１５に示すように受光部の一信号線あたりのサンプル・ホールド用トランジスタおよびソース・フォロワー回路の数を増やせばよい。
【００３６】
図１６にサンプル・ホールド回路と入力部および蓄積部の位置関係を示す。この例では受光部の信号線の数に対して４倍の信号線が蓄積部の入力部に接続されている。図では第１ゲートに信号が第２ゲートに一定電圧が印加されるようになっているが、場合によっては逆に接続しても構わない。
【００３７】
また、入力部の数は画素の数よりも少なくても構わない。入力部の数を画素数と同じにする場合には、蓄積部の水平方向のピッチを極めて小さくしなくてはならないので、図１７に示すように水平ＣＣＤを複数設けることにより、蓄積部を分割して縦方向に並べるのが現実的である。また図１８のように受光部の上下に蓄積部を設けても良い。
【００３８】
このように蓄積部をブロック化して並べることにより、用途に応じた設計の自由度を広げることができる。比較的低速の現象が主な撮像対象であるハイビジョン等のテレビ用の撮像素子については、入力部の数を減らしてブロック数を少なくする。１ブロックあたりの蓄積段数を多くし、複数の画素の信号を一つの入力部から蓄積部へ送ることにより、効率よく蓄積部を配置することができる。この結果、水平ＣＣＤと出力アンプの数を減らすことができるため、蓄積部の面積を最小限にすることができる。その代わり蓄積部の転送速度の限界に対して一つの入力部に入力される画素の数分だけ撮像速度の限界が低下する。
【００３９】
図１９に４画素の信号を一本の蓄積部に入力する場合の信号の配置例を示す。A, B, C, D は同じ信号線に接続された４つの画素を表し、1, 2, 3, 4 はフレームの順番を表している。まず１フレーム目の A, B, C, D の信号が入力され、次に２フレーム目のA, B, C, D の信号が入力される。これを繰り返すことにより、４画素の信号を一つの入力部から入力することができる。新しいフレームの信号が入力されると同時に古いフレームの信号は水平ＣＣＤを介して電荷排出ドレインまたは出力アンプ部のリセット・ドレインに排出される。この例の場合、撮像速度は蓄積部の転送速度の４分の１になる。
【００４０】
高速な現象に対応する素子に対しては、できるだけ入力部の数を増やして、一本の蓄積ＣＣＤあたりの信号を入力する画素の数を減らし、蓄積ブロック数を増やすことにより蓄積部の転送速度に近い速度まで撮像速度を上げられるようにする。
【００４１】
本実施例にはプロセス上極めて有益な副次的効果がある。蓄積部の蓄積段数を増やすと、チップ面積が増大してステッパの露光限界を超えてしまう恐れがある。特にハイビジョン等の高解像度の撮像素子を実現しようとすれば受光部のみで露光限界に近い面積を占めてしまう。
【００４２】
本実施例を用いると受光部と蓄積部および蓄積ブロック同士の間は、比較的間隔が開いた金属配線のみが存在するので、受光部と蓄積部および蓄積ブロック同士のマスク合わせずれがほとんど問題にならない。したがって１チップ内の同一レイヤに対して複数回露光を行うことにより、露光限界よりも広い面積のチップを容易に作製することができる。この場合、各ブロックは信号線のレイヤを除いて同一のマスクを用いることができるので、経済的にも有利である。
【実施例３】
【００４３】
上の実施例をさらに発展させたものが実施例３である。本実施例では受光部と蓄積部を別のチップ上に形成し、両者を図２０に示すような金属線６１２または図２１に示すような金属バンプ６１３を用いて接続する。
【００４４】
また、図２２に示すように受光部チップ６１０と蓄積部チップ６１１をパッケージ６１４にバンプ６１３を用いて接続しても良い。パッケージにはこらのチップを電気的に接続するための配線が施されている。
【００４５】
本実施例の方法を用いると、受光部の増幅型センサと蓄積部のＣＣＤを全く異なるプロセスで作製できるので、プロセスに対する負荷が小さく、またチップサイズを小さくできるので、飛躍的な歩留まり向上を期待することができる。蓄積部の構造としては実施例１のような蛇行ＣＣＤを用いても実施例２のようなフレームトランスファＣＣＤの蓄積部と同様な構造のどちらを用いても構わない。
【図面の簡単な説明】
【００４６】
【図１】画素周辺記録型撮像素子の構成を示した図である。
【図２】画素周辺記録型撮像素子の水平ＣＣＤ近傍の構成を示した図である。
【図３】画素周辺記録型撮像素子の光電変換部から垂直電荷転送部までの電荷転送を示した図である。
【図４】高速撮像装置の概略を示した図である。
【図５】本発明の実施例１による高速撮像素子の構成を示した図である。
【図６】受光部の画素のレイアウト例を示した図である。
【図７】受光部の画素の別のレイアウト例を示した図である。
【図８】受光部の画素およびサンプル・ホールド部の回路例を示した図である。
【図９】受光部の画素と信号線の関係を示した図である。
【図１０】蓄積部の入力部の断面とポテンシャルを示した図である。
【図１１】蓄積部の入力部の駆動パルスを示した図である。
【図１２】本発明の実施例１の蓄積部の水平ＣＣＤ近傍の構成を示した図である。
【図１３】本発明の実施例１の蓄積部の入力部から垂直電荷転送部までの電荷転送を示した図である。
【図１４】本発明の実施例２による高速撮像素子の構成を示した図である。
【図１５】一本の信号線に対して複数本の出力を行うためのサンプル・ホールド部の構成を示した図である。
【図１６】本発明の実施例２によるサンプル・ホールド部と蓄積部の入力部および水平ＣＣＤの関係を示した図である。
【図１７】本発明の実施例２による蓄積部と水平ＣＣＤを複数並べる場合の構成例を示した図である。
【図１８】本発明の実施例２による蓄積部と水平ＣＣＤを複数並べる場合の別の構成例を示した図である。
【図１９】本発明の実施例２による画素の信号の蓄積状態を示した図である。
【図２０】本発明の実施例３の一例として金属線で接続した受光部チップと蓄積部チップを示した図である。
【図２１】本発明の実施例３の一例として金属バンプで接続した受光部チップと蓄積部チップを示した図である。
【図２２】本発明の実施例３の別の例としてパッケージに金属バンプで接続した受光部チップと蓄積部チップを示した図である。
【符号の説明】
【００４７】
１０    画素
１１    光電変換部
１２    電荷蓄積部
１３    垂直電荷転送部
１４    水平ＣＣＤ
１５    出力アンプ
１６    電荷排出ゲート
１７    電荷排出ドレイン
２０    光学系
２１    撮像素子
２２    相関２重サンプリングおよび前置増幅器
２３    アナログ・デジタル変換機
２４    画像メモリ
２５    画像処理部
２６    出力端子
２７    トリガー信号発生部
２８    タイミングコントローラ
１０８    受光部
１０９    信号蓄積部
１１０    受光部画素
１１１    光電変換および増幅部
１１２    電荷蓄積部
１１３    垂直電荷転送部
１１４    水平ＣＣＤ
１１５    出力アンプ
１１６    画素選択スイッチ
１１７    信号線
１１８    画素選択スイッチ走査回路
１１９    サンプル・ホールド部
１２０    電荷蓄積部選択スイッチ走査回路
１２１    電荷蓄積部選択スイッチ
２０１    フォトダイオード
２０２    電荷読出しゲート
２０３    フローティング・ディフュージョン
２０４    リセット・ゲート
２０５    電源供給拡散層
２０６    増幅ゲート
２０７    増幅トランジスタおよび選択スイッチ接続拡散層
２０８    画素選択ゲート
２０９    信号線接続用拡散層
３１０    画素
３１１    フォトダイオード
３１２    読出しトランジスタ
３１３    フローティング・ディフュージョン
３１４    リセット・トランジスタ
３１５    電源ライン
３１６    増幅用トランジスタ
３１８    画素選択トランジスタ
３２０    リセット・パルス供給線
３２１    読出しパルス供給線
３２２    画素選択パルス供給線
３２３    信号線ソース・フォロワー用負荷トランジスタ
３２４    信号線ソース・フォロワー負荷トランジスタのゲート電圧供給部
３３０    サンプル・ホールド回路
３３１    電源ライン
３３２    クランプ・パルス供給部
３３３    クランプ用トランジスタ
３３４    信号線カップリング容量
３３５    サンプル・ホールド・パルス供給部
３３６    サンプル・ホールド用トランジスタ
３３７    ホールド用容量
３５０    蓄積部への出力用ソース・フォロワー回路
３５１    電源ライン
３５２    ソース・フォロワー用ドライブ・トランジスタ
３５３    サンプル・ホールド回路出力
３５４    ソース・フォロワー負荷トランジスタのゲート電圧供給部
３５５    ソース・フォロワー負荷トランジスタ
３５６    蓄積部へのソース・フォロワー出力
４１０    電荷注入用拡散層
４１１    入力部第１ゲート
４１２    入力部第２ゲート
４１３    入力部第３ゲート
４１４    ＣＣＤ第１転送ゲート
４１５    ＣＣＤ第２転送ゲート
４１６    ＣＣＤ第３転送ゲート
４１７    ＣＣＤ埋め込みチャネル
４１８    基板またはＰウェル
５１６    電荷排出ゲート
５１７    電荷排出ドレイン
６１０    受光部チップ
６１１    蓄積部チップ
６１２    金属線
６１３    金属バンプ
６１４    パッケージ
【図１】
2005303621.tif 000003
【図２】
2005303621.tif 000004
【図３】
2005303621.tif 000005
【図４】
2005303621.tif 000006
【図５】
2005303621.tif 000007
【図６】
2005303621.tif 000008
【図７】
2005303621.tif 000009
【図８】
2005303621.tif 000010
【図９】
2005303621.tif 000011
【図１０】
2005303621.tif 000012
【図１１】
2005303621.tif 000013
【図１２】
2005303621.tif 000014
【図１３】
2005303621.tif 000015
【図１４】
2005303621.tif 000016
【図１５】
2005303621.tif 000017
【図１６】
2005303621.tif 000018
【図１７】
2005303621.tif 000019
【図１８】
2005303621.tif 000020
【図１９】
2005303621.tif 000021
【図２０】
2005303621.tif 000022
【図２１】
2005303621.tif 000023
【図２２】
2005303621.tif 000024