(57)【要約】      （修正有）【課題】低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供する。【解決手段】複数のＬＥＤと、電力を供給する電源と、複数のＬＥＤに対応して設けられるアノード端子（入力端）、カソード端子（出力端）、ゲート端子（制御端）を有し、ゲート端子に制御信号が入力されることによりオン状態を保持し、ＬＥＤを各々点灯可能状態とする複数のサイリスタとが配設され、信号発生回路がサイリスタを順次オンさせるための駆動信号を発生してサイリスタのカソード端子へ出力するに際し、サイリスタがターンオンする期間において、信号発生回路からの駆動信号をレベルシフト回路によって電源の電圧よりも低い電圧または高い電圧のレベルシフト電圧に変更するように構成し、さらにレベルシフト回路により出力されるレベルシフト電圧の電圧値を信号発生回路によって変更する。【選択図】      図１
2005028738.tif 000002
【特許請求の範囲】
【請求項１】
複数の発光素子と、
電力を供給する電源と、
前記複数の発光素子に対応して設けられ、前記電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有し、当該制御端に制御信号が入力されることによりオン状態を保持し、前記発光素子を各々点灯可能状態とする複数のスイッチ素子と、
前記スイッチ素子を順次オンさせるための駆動信号を発生して前記スイッチ素子の出力端へ出力する駆動信号発生手段と、
前記スイッチ素子がターンオンする期間に、前記駆動信号発生手段からの駆動信号を前記電源の電圧よりも低い電圧または高い電圧のレベルシフト電圧に変更するレベルシフト手段と、
前記レベルシフト手段により出力される前記レベルシフト電圧の電圧値を変更するレベルシフト電圧変更手段と
を備えたことを特徴とする発光素子アレイ駆動装置。
【請求項２】
前記レベルシフト手段は、一端が前記スイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して前記駆動信号発生手段に接続されたことを特徴とする請求項１記載の発光素子アレイ駆動装置。
【請求項３】
前記レベルシフト電圧変更手段は、前記レベルシフト手段に配設された前記コンデンサへの充電時間または放電時間を変更することによって、前記レベルシフト電圧の電圧値を変更することを特徴とする請求項２記載の発光素子アレイ駆動装置。
【請求項４】
前記駆動信号発生手段は、転送電流制限抵抗を介して前記スイッチ素子の出力端へ駆動信号を出力することを特徴とする請求項１記載の発光素子アレイ駆動装置。
【請求項５】
前記レベルシフト電圧変更手段は、前記転送電流制限抵抗の抵抗値に基づいて前記レベルシフト電圧の電圧値を変更することを特徴とする請求項４記載の発光素子アレイ駆動装置。
【請求項６】
感光体を露光する露光手段と、
前記露光手段から照射される光を前記感光体上に結像させる光学手段とを備え、
前記露光手段は、
複数の発光素子と、
電力を供給する電源と、
前記複数の発光素子に対応して設けられ、前記電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有し、当該制御端に制御信号が入力されることによりオン状態を保持し、前記発光素子を各々点灯可能状態とする複数のスイッチ素子と、
前記スイッチ素子を順次オンさせるための駆動信号を発生して前記スイッチ素子の出力端へ出力する駆動信号発生部と、
前記スイッチ素子がターンオンする期間に、前記駆動信号発生部からの駆動信号を前記電源の電圧よりも低い電圧または高い電圧のレベルシフト電圧に変更するレベルシフト部と、
前記レベルシフト部により出力される前記レベルシフト電圧の電圧値を変更するレベルシフト電圧変更部と
を有することを特徴とするプリントヘッド。
【請求項７】
前記レベルシフト部は、一端が前記スイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して前記駆動信号発生部に接続されたことを特徴とする請求項６記載のプリントヘッド。
【請求項８】
前記複数の発光素子と前記複数のスイッチ素子とは複数組に分割して構成され、当該複数組の各組ごとに前記駆動信号発生部と前記レベルシフト部とを備えたことを特徴とする請求項６記載のプリントヘッド。
【請求項９】
前記レベルシフト電圧変更部は、前記複数組の各組ごとに備えられたことを特徴とする請求項８記載のプリントヘッド。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光素子アレイ駆動装置等に関し、より詳しくは複写機やプリンタ等の画像形成装置の印字ヘッドに用いられる自己走査型の発光素子アレイを駆動する発光素子アレイ駆動装置等に関する。
【０００２】
【従来の技術】
カラー複写機、カラープリンタ等のカラー画像形成装置においては、図１３に示したように、４個の感光体ドラム１Ａ、１Ｂ、１Ｃ、１Ｄを中間転写ベルト７の周囲に配置して構成されている。それぞれの感光体ドラム１Ａ、１Ｂ、１Ｃ、１Ｄでは、例えば感光体ドラム１Ａの周囲においては帯電器２Ａ、印字ヘッド３Ａ、現像器４Ａ、クリーナ５Ａ、除電器６Ａが配置され、感光体ドラム１Ａ上にイエロー（Ｙ）の現像剤でトナー像が形成される。同様に、感光体ドラム１Ｂ、１Ｃ、１Ｄ上には、それぞれマゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像が形成される。このトナー像をレジセンサ８で位置合わせをしながら中間転写ベルト７に転写して合成し、これを記録用紙９に一括して転写する。そして用紙搬送ベルト１０によって定着器１１に搬送し、トナー像を記録用紙９に定着させてカラー画像を形成する。このようなカラー画像形成装置はタンデム方式と呼ばれ、高速化が可能であることからカラー画像形成装置の主流となっている。
【０００３】
かかるタンデム方式のカラー画像形成装置では、Ｙ、Ｍ、Ｃ、Ｋ各色のトナー像を形成する画像形成ユニットが独立して配置されるため、各ユニットの小型化を図る必要がある。そのため、印字ヘッドにおいては可能な限り小型化したものが求められる。その点で、ＬＥＤを多数配列したＬＥＤアレイを用いたＬＥＤプリントヘッド（ＬＰＨ）は、機械的な駆動機構を必要とせず、また液晶素子のようにバックライトを必要としないことから、画像形成装置に用いられる印字ヘッドの小型化には最も適しているものの一つである。さらに、応答スピードも高いことから、画像形成装置の高速化にも適しているという利点も有している。
【０００４】
特に近年、ＬＰＨとして自己走査型ＬＥＤ（ＳＬＥＤ）を適用したものが提案されている。ＳＬＥＤは、選択的に発光点をオン／オフさせるスイッチに相当する部分として、サイリスタ構造を採用している。このサイリスタ構造の採用により、スイッチ部を発光点と同一のチップ上に配置することが可能になり、また、スイッチのオンオフタイミングを２本の信号線によって選択的に発光させることができることから、データ線を共通化することができ、配線が簡素化できるという利点がある。
【０００５】
このようなサイリスタを用いたＳＬＥＤおよびＳＬＥＤを駆動するための駆動装置の構成を図１４を用いて説明する。
図１４に示すように、ＳＬＥＤ２０は、ｎ個のサイリスタＳ１〜Ｓｎを備えており、各サイリスタのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝５Ｖ）が供給される。また、奇数番目サイリスタＳ１、Ｓ３、…のカソード端子Ｋ１、Ｋ３、…は抵抗Ｒ１Ａを介してＰチャネル型のＭＯＳトランジスタＰ１とＮチャネル型のＭＯＳトランジスタＮ１とで構成された出力回路２１の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１およびＮチャネル型のＭＯＳトランジスタＮ１のドレインに接続されている。
【０００６】
偶数番目のサイリスタのカソード端子Ｋ２、Ｋ４、…は抵抗Ｒ２Ａを介してＰチャネル型のＭＯＳトランジスタＰ２とＮチャネル型のＭＯＳトランジスタＮ２とで構成された出力回路２２の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２およびＮチャネル型のＭＯＳトランジスタＮ２のドレインに接続されている。
【０００７】
出力回路２１の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１およびＮチャネル型のＭＯＳトランジスタＮ１のゲートには、図示しない信号発生回路から転送クロックＣＫ１’が入力される。出力回路２１は、入力された転送クロックＣＫ１’を反転して転送クロックＣＫ１を出力する。
同様に、出力回路２２の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２およびＮチャネル型のＭＯＳトランジスタＮ２のゲートには、図示しない信号発生回路から転送クロックＣＫ２’が入力される。出力回路２２は、入力された転送クロックＣＫ２’を反転して転送クロックＣＫ２を出力する。
【０００８】
一方、各サイリスタのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗１４を介して電源ライン１６に各々接続されている。電源ライン１６には電源電圧ＶＧＡが供給される。
また、各サイリスタのゲート端子Ｇ１〜Ｇｎには、各サイリスタに対応して設けられた発光ダイオードＬ１〜Ｌｎのアノード端子が各々接続されるとともに、各サイリスタのゲート端子Ｇ１〜Ｇｎ−１には、ダイオードＣＲ１〜ＣＲｎ−１のアノード端子が接続されている。ダイオードＣＲ１〜ＣＲｎ−１のカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲｎ−１は直列接続されている。
【０００９】
ダイオードＣＲ１のアノード端子は抵抗１８を介して図示しない信号発生回路に接続されている。図示しない信号発生回路は、転送の開始を指示するためのスタート信号ＣＫＳを出力する。
発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗Ｒ３を介して出力回路２３の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３およびＮチャネル型のＭＯＳトランジスタＮ３のドレインに接続されている。出力回路２３の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３およびＮチャネル型のＭＯＳトランジスタＮ３のゲートには、図示しない信号発生回路から点灯信号ＩＤ’が入力される。出力回路２３は、入力された点灯信号ＩＤ’を反転して点灯信号ＩＤを出力する。
なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００１０】
次に、このようなＳＬＥＤ２０の動作について図１５に示すタイミングチャートを参照して説明する。なお、以下ではサイリスタが４個（ｎ＝４）の場合を例に説明する。
まず、動作の開始を指示する場合、図示しない信号発生回路から図１５（Ａ）に示すようにスタート信号ＣＫＳがハイレベルになる。すなわち、サイリスタＳ１のゲート端子Ｇ１にハイレベルが入力される。このように、スタート信号ＣＫＳがハイレベルの時に、図１５（Ｂ）に示すように出力回路２１から出力された転送クロックＣＫ１がローレベルになると、サイリスタＳ１がターンオンする。
【００１１】
すなわち、スタート信号ＣＫＳがハイレベルになると、ダイオードＣＲ１〜ＣＲ３のバンドギャップを一例として約１．５Ｖとした場合、図１５（Ｇ）に示すようにゲート端子Ｇ１〜Ｇ４の電位（カソード端子に対する電位）は約５Ｖ、約３．５Ｖ、約２Ｖ、約０．５Ｖとなり、転送クロックＣＫ１が供給される奇数番目のサイリスタＳ１、Ｓ３のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタＳ１がターンオンする。また、このとき図１５（Ｃ）に示すように転送クロックＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２、Ｓ４のカソード端子Ｋ２、Ｋ４の電位Φ２は図１５（Ｆ）に示すように約５Ｖと高いままなのでサイリスタＳ２、Ｓ４はオフのままである。さらに、点灯信号ＩＤは図１５（Ｄ）に示すようにハイレベルなので発光ダイオードＬ１〜Ｌ４のカソード端子の電位が高く発光ダイオードＬ１〜Ｌ４は点灯しない。
そして、点灯信号ＩＤが図１５（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００１２】
次に、サイリスタＳ１がオンの時に、図１５（Ｃ）に示すように転送クロックＣＫ２がローレベルになり、点灯信号ＩＤがハイレベルになると、転送クロックＣＫ２が供給される偶数番目のサイリスタＳ２、Ｓ４のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるＳ２がターンオンするとともに、発光ダイオードＬ１が非点灯になる。
そして、図１５（Ｂ）に示すように転送クロックＣＫ１がハイレベルになると、図１５（Ｇ）に示すようにサイリスタＳ１はターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下するとともに、ゲート端子Ｇ２の電位は約１．５Ｖ上昇して約５Ｖとなる。また、これに伴ってゲート端子Ｇ３、Ｇ４の電位も約１．５Ｖ上昇する。
【００１３】
次に、点灯信号ＩＤが図１５（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
同様に、サイリスタＳ２がオンの時に、図１５（Ｂ）に示すように転送クロックＣＫ１が再びローレベルになり、点灯信号ＩＤがハイレベルになると、サイリスタＳ３がターンオンするとともに、発光ダイオードＬ２が非点灯になる。
そして、図１５（Ｃ）に示すように転送クロックＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。
【００１４】
このように、転送クロックＣＫ１、ＣＫ２が共にローレベルになる重なり期間（図１２に示すｔＬの期間）を設けつつ交互にハイレベル、ローレベルを切り替えることにより、サイリスタＳ１〜Ｓ４を順次オンさせるとともに、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００１５】
ここで、従来技術として、自己走査型ＬＥＤアレイとその駆動回路についての技術が存在する（例えば、特許文献１参照）。
【００１６】
【特許文献１】
特開平２−２６３６６８号公報（第８−１１頁、図１０）
【００１７】
【発明が解決しようとする課題】
ところで、近年シリコンチップは微細化が進み、より小さいチップ面積で多くの機能を搭載できるようになり、小型化、低コスト化が進んでいる。その一方で、例えば、０．２５μｍ等の微細デザインルールを使用すると、Ｉ／Ｏ（入出力端子）の電源電圧は、トランジスタの耐圧との関係で３．３Ｖであることが必要となる。したがって、ＬＥＤの駆動回路も３．３Ｖで駆動できることが求められている。
しかしながら、上記従来技術のように、電源電圧ＶＤＤを約５Ｖとしていたものを例えば約３．３Ｖに低電圧化しようとした場合、サイリスタのバンドギャップによりサイリスタを順次オンさせていくのが困難となる。すなわち、電源電圧ＶＤＤを約３．３Ｖとした場合、例えばサイリスタＳ１がオンの状態では、ゲート端子Ｇ２の電位は約１．８Ｖ（電源電圧３．３Ｖ−バンドギャップ１．５Ｖ）程度となり、この状態で転送クロックＣＫ２をローレベルにすると、偶数番目のサイリスタのカソード端子の信号線Φ２の電位は約０．３Ｖ（ゲート端子Ｇ２の電位１．８Ｖ−バンドギャップ１．５Ｖ）程度となってしまうため、出力回路２２側へ電流が流せない。その結果、サイリスタに電流を流すことができず、サイリスタをオンさせることが困難となる。サイリスタのターンオン時間は、サイリスタに流す電流に比例するため、この状態では重なり期間ｔＬでサイリスタを安定的に動作させることが困難となるという問題があった。
【００１８】
また、タンデム方式のカラー画像形成装置に用いるＬＰＨにおいては、ＬＰＨのＬＥＤ基板で消費される電力によってＬＥＤ基板が発熱すると、それが原因でＬＥＤアレイが熱膨張して、Ｙ、Ｍ、Ｃ、Ｋそれぞれの色画像相互間に画像ずれ（色ずれ）が発生するという問題があった。
【００１９】
さらに、感光体ドラム周長周りの小さなスペースにＬＰＨを配置するためには、ＬＰＨを小さく構成する必要があり、そのためにＬＥＤと駆動回路を小さい幅面積の基板に搭載することができるように構成する必要もある。
【００２０】
なお、上記の特許文献１に記載された技術では、サイリスタを低電圧電源で駆動するための有効な技術は開示されていない。
【００２１】
そこで本発明は、このような技術的課題に基づいてなされたものであり、その目的とするところは、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することにある。
また他の目的は、ＬＰＨの発熱を抑えるために低消費電力の発光素子アレイ駆動装置を提供することにある。
さらに他の目的は、小さなスペースに発光素子アレイ駆動装置を実装することにある。
【００２２】
【課題を解決するための手段】
かかる目的のもと、本発明の発光素子アレイ駆動装置は、複数の発光素子と、電力を供給する電源と、複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子とが配設され、駆動信号発生手段がスイッチ素子を順次オンさせるための駆動信号を発生してスイッチ素子の出力端へ出力するに際し、スイッチ素子がターンオンする期間において、駆動信号発生手段からの駆動信号をレベルシフト手段によって電源の電圧よりも低い電圧または高い電圧のレベルシフト電圧に変更するように構成し、さらにレベルシフト手段により出力されるレベルシフト電圧の電圧値をレベルシフト電圧変更手段によって変更することを特徴としている。
【００２３】
ここで、レベルシフト手段は、一端がスイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して駆動信号発生手段に接続されたことを特徴とすることができる。その際、レベルシフト電圧変更手段は、レベルシフト手段に配設されたコンデンサへの充電時間または放電時間を変更することによって、レベルシフト電圧の電圧値を変更することを特徴とすることができる。
また、駆動信号発生手段は、転送電流制限抵抗を介してスイッチ素子の出力端へ駆動信号を出力することを特徴とすることができる。その際、レベルシフト電圧変更手段は、転送電流制限抵抗の抵抗値に基づいてレベルシフト電圧の電圧値を変更することを特徴とすることができる。
【００２４】
また、本発明をプリントヘッドとして捉えると、本発明のプリントヘッドは、感光体を露光する露光手段と、露光手段から照射される光を感光体上に結像させる光学手段とを備え、露光手段は、複数の発光素子と、電力を供給する電源と、複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子とが配設され、駆動信号発生部がスイッチ素子を順次オンさせるための駆動信号を発生してスイッチ素子の出力端へ出力するに際し、スイッチ素子がターンオンする期間において、駆動信号発生部からの駆動信号をレベルシフト部によって電源の電圧よりも低い電圧または高い電圧のレベルシフト電圧に変更するように構成し、さらにレベルシフト部により出力されるレベルシフト電圧の電圧値をレベルシフト電圧変更部によって変更することを特徴としている。
【００２５】
ここで、レベルシフト部は、一端がスイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して駆動信号発生部に接続されたことを特徴とすることができる。また、複数の発光素子と複数のスイッチ素子とは複数組に分割して構成され、複数組の各組ごとに駆動信号発生部とレベルシフト部とを備えたことを特徴とすることもできる。特に、レベルシフト電圧変更部は、複数組の各組ごとに備えることもできる。
【００２６】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいて本発明について詳細に説明する。図１に示すものは、本実施の形態における発光素子アレイ駆動装置を説明する図である。図１において、発光素子アレイ駆動装置５０は、発光素子アレイとしての複数のＳＬＥＤ４０、各ＳＬＥＤ４０を駆動するための駆動部４１を備えている。本実施の形態に係る発光素子アレイ駆動装置５０は、ＬＥＤプリントヘッド（ＬＰＨ）に搭載されて各ＬＥＤを駆動する。
図１に示すように、ＳＬＥＤ４０は、ｎ個のサイリスタＳ１〜Ｓｎ、ｎ個の発光ダイオード（ＬＥＤ）Ｌ１〜Ｌｎ、ｎ＋１個のダイオードＣＲ０〜ＣＲｎ、ｎ個の抵抗Ｒ１〜Ｒｎ、さらには信号線に過剰な電流が流れるのを防止する転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａで構成される。また、駆動部４１は、抵抗ＲＳ、Ｒ１Ｂ、Ｒ２Ｂ、ＲＩＤ１、ＲＩＤ２、コンデンサＣ１、Ｃ２、および駆動信号発生手段の一例としての信号発生回路４２で構成されている。なお、駆動部４１には多数のＳＬＥＤ４０が接続されるが、図１では、その一部として駆動部４１に２個のＳＬＥＤ４０が接続された構成を示している。
【００２７】
以下に、ＳＬＥＤ４０および駆動部４１の回路構成を説明する。まず、各サイリスタＳ１〜Ｓｎのアノード端子（入力端）Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝３．３Ｖ）が供給される。
奇数番目サイリスタＳ１、Ｓ３、…のカソード端子（出力端）Ｋ１、Ｋ３、…は転送電流制限抵抗Ｒ１Ａを介して信号発生回路４２に接続されているが、転送電流制限抵抗Ｒ１Ａと信号発生回路４２との間は、抵抗Ｒ１Ｂが接続された信号線とコンデンサＣ１が接続された信号線とを並列に分岐して構成したレベルシフト手段の一例としてのレベルシフト回路４３が配置されている。
さらに、偶数番目のサイリスタのカソード端子（出力端）Ｋ２、Ｋ４、…は転送電流制限抵抗Ｒ２Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ２Ａと信号発生回路４２との間は、抵抗Ｒ２Ｂが接続された信号線とコンデンサＣ２が接続された信号線とを並列に分岐して構成したレベルシフト手段の一例としてのレベルシフト回路４４が配置されている。
【００２８】
一方、各サイリスタＳ１〜Ｓｎのゲート端子（制御端）Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗Ｒ１〜Ｒｎを介して電源ライン１６に各々接続されている。なお、電源ライン１６は接地（ＧＮＤ）されている。
また、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎと、各サイリスタＳ１〜Ｓｎに対応して設けられた発光ダイオードＬ１〜Ｌｎのゲート端子とは各々接続される。
さらに、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎには、ダイオードＣＲ１〜ＣＲｎのアノード端子が接続されている。ダイオードＣＲ１〜ＣＲｎのカソード端子は、次段のサイリスタのゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲｎは直列接続されている。
【００２９】
ダイオードＣＲ１のアノード端子はダイオードＣＲ０のカソード端子に接続され、ダイオードＣＲ０のアノード端子は抵抗ＲＳを介して信号発生回路４２に接続されている。また、発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗ＲＩＤ１を介して信号発生回路４２に接続されている。なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００３０】
次に、本実施の形態の発光素子アレイ駆動装置５０の作用について、図２に示すタイミングチャートを参照して説明する。なお、以下では、サイリスタが４個（ｎ＝４）の場合を例に説明する。
（１）初期状態では、すべてのサイリスタＳ１、Ｓ２、Ｓ３、Ｓ４には電流が流れないため、オフしている（図２▲１▼）。
（２）初期状態から、転送信号ＣＫ１Ｒをローレベル（「Ｌ」）にすると（図２▲２▼）、レベルシフト回路４３では、図３に示したように矢印の方向へ電流が流れ、やがて転送信号ＣＫ１の電位がＧＮＤになる。転送信号ＣＫ１Ｃの電位は３．３Ｖなので、コンデンサＣ１の両端電位は３．３Ｖ（ＶＤＤ）になる。この場合、図２▲２▼のタイミング点線部分のように、転送信号ＣＫＳをハイレベル（「Ｈ」）としてもよい。
【００３１】
（３）これと同時に、転送信号ＣＫＳを「Ｈ」、転送信号ＣＫ１Ｃを「Ｌ」にすると（図２▲３▼）、転送信号ＣＫ１の電位は、コンデンサＣ１に電荷が蓄積されているため、約−３．３Ｖになる。このときの転送信号ＣＫ１の電位をレベルシフト電圧という。また、ゲートＧ１電位は、ΦＳ電位−Ｖｆ＝約１．８Ｖとなる。ここで、ΦＳ電位＝約３．３Ｖであり、ＶｆはＡｌＧａＡｓのダイオード順方向電圧を意味し、約１．５Ｖである。さらに、Φ１電位＝Ｇ１電位−Ｖｆ＝約０．３Ｖとなる。このため、信号線Φ１と転送信号ＣＫ１との間に約３．７Ｖの電位差が生じる。
【００３２】
そして、このレベルシフト電圧が発生した状態において、図４に示すように、ゲートＧ１→信号線Φ１→転送信号ＣＫ１のルートでサイリスタＳ１のゲート電流が流れ始める。その際に信号発生回路４２のトライステートバッファーＢ１Ｒをハイインピーダンス（Ｈｉ−Ｚ）にすることで、電流の逆流防止を行う。
その後、サイリスタＳ１のゲート電流により、Ｔｒ２がオンし、それによってＴｒ１のベース電流（Ｔｒ２のコレクタ電流）が流れ、Ｔｒ１がオンするという順序でサイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路４３のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。
【００３３】
（４）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号発生回路４２のトライステートバッファーＢ１Ｒを「Ｌ」にする（図２▲４▼）。ゲートＧ１電位が上昇することによって信号線Φ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路４３の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路４３のコンデンサＣ１に流れ込む電流は徐々に減少する。
そしてサイリスタＳ１が完全にオンし、定常状態になると各点の電位は図５に示したようになる。すなわち、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路４３の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。なお、このとき転送信号ＣＫ１の電位は、ＣＫ１電位≒１．８−１．８×Ｒ１Ｂ／（Ｒ１Ａ＋Ｒ１Ｂ）である。
【００３４】
（５）サイリスタＳ１が完全にオンした状態で、点灯信号ＩＤ  １を「Ｌ」にする（図２▲５▼）。このとき、ゲートＧ１電位＞ゲートＧ２電位（ゲートＧ１電位−ゲートＧ２電位≒１．８Ｖ）であるため、サイリスタ構造のＬＥＤ  Ｌ１のほうが早くオンし、点灯する。ＬＥＤ  Ｌ１がオンするのに伴って、信号線Φ１電位が上昇し、信号線Φ１電位＝ゲートＧ２電位≒１．８Ｖとなるため、ＬＥＤ  Ｌ２以降のＬＥＤはオンすることはない。すなわち、Ｌ１、Ｌ２、Ｌ３、Ｌ４、…は、最もゲート電圧の高いＬＥＤのみがオン（点灯）することになる。
【００３５】
（６）次に、転送信号ＣＫ２Ｒを「Ｌ」にすると（図２▲６▼）、図２▲２▼の場合と同様に電流が流れ、レベルシフト回路４４のコンデンサＣ２の両端に電圧が発生する。図２▲６▼の終了直前の定常状態において、ゲートＧ２電位が約１．８Ｖあるため、各点の電圧値は図２▲２▼の場合とは若干異なるが、動作上影響はない。これは、図２▲６▼の終了直前の定常状態では、信号線Φ２電位＝ゲートＧ２電位−Ｖｆ≒１．８Ｖ−１．５Ｖ≒０．３Ｖ程度あるため、図６に示したように、点線の方向にサイリスタＳ２にゲート電流が流れるが、これがわずかであるためサイリスタＳ２はオンしないからである。なお、この場合の転送信号ＣＫ２電位は、ＣＫ２電位≒０．３−０．３×Ｒ２Ｂ／（Ｒ２Ａ＋Ｒ２Ｂ）≒０．１５程度である。
【００３６】
（７）この状態で転送信号ＣＫ２Ｃを「Ｌ」にすると（図２▲７▼）、サイリスタスイッチＳ２がターンオンする。
（８）そして、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時に「Ｈ」にすると（図２▲８▼）、サイリスタスイッチＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタスイッチＳ２のゲートＧ２は≒３．３Ｖになり、完全にオンする。したがって、画像データに対応した点灯信号ＩＤ端子を「Ｌ」／「Ｈ」することで、ＬＥＤ  Ｌ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤ  Ｌ１がオンすることはない。
【００３７】
このように、本実施の形態の発光素子アレイ駆動装置５０では、転送信号ＣＫ１、ＣＫ２を交互に発生させることにより、サイリスタＳ１、Ｓ２、Ｓ３、Ｓ４のサイリスタスイッチのオン状態を遷移することができるため、ＬＥＤ  Ｌ１、Ｌ２、Ｌ３、Ｌ４を時分割で点灯／非点灯を選択的に制御することが可能となる。特に、レベルシフト回路４３、４４を介してＳＬＥＤ４０を駆動することにより、駆動電源として３．３Ｖを使用することが可能となる。
【００３８】
ところで、本実施の形態の発光素子アレイ駆動装置５０では、図２▲３▼、▲７▼で説明したように、レベルシフト回路４３およびレベルシフト回路４４において転送信号ＣＫ１および転送信号ＣＫ２にレベルシフト電圧を発生させるが、このレベルシフト電圧の電圧値（レベルシフト電圧値）は変更することができるように構成されている。
ＳＬＥＤチップに内蔵された転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａは、ＳＬＥＤチップのロット毎に抵抗値のばらつきが大きく、例えば設計値を１ｋΩに設定しても６００Ωから２４００Ωまでばらつき、その最小値と最大値とでは４倍程度の異なりが生じる。このため、転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値が最大値（例えば、２４００Ω）である場合を想定して駆動部４１を設計すると、ＳＬＥＤ４０を安定動作させるためには、レベルシフト電圧値を大きく設定する必要がある。しかし、かかる設定において転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値が最小値（例えば、６００Ω）である場合には、信号線Φ１および信号線Φ２に流れる転送電流が過大となり、駆動部４１の負荷が過剰となるとともに、消費電力も大きなものとなる。
そこで、本実施の形態の発光素子アレイ駆動装置５０では、転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値に応じてレベルシフト電圧値を変更することによって、ＳＬＥＤ４０を安定して低電圧動作させるとともに、駆動部４１への過負荷の抑制と、低消費電力化の実現を可能としている。
【００３９】
ここで、図７は、転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値に応じて、ＳＬＥＤ４０を安定して動作させるために必要なレベルシフト電圧値を設定することができる信号発生回路４２の構成を示したブロック図である。図７に示すように、信号発生回路４２は、ＬＥＤプリントヘッド（ＬＰＨ）を搭載した画像形成装置から水平同期信号（ＬＳＹＮＣ）とクロック（Ｍｃｌｋ）とを受信して、転送信号ＣＫＳ、ＣＫ１Ｃ、ＣＫ２Ｃや、ＳＬＥＤ４０の駆動周期を決めるための基準クロックＴｒｅｆといった固定値で駆動する信号を発生する信号発生部４２１、レベルシフト電圧値を設定するためにレベルシフト回路４３、４４に設けられたコンデンサＣ１、Ｃ２（図１参照）のチャージ期間を設定するチャージ期間設定時間ＴＷＲが記憶されたＴＷＲ設定レジスタ４２３、ＴＷＲ設定レジスタ４２３からのチャージ期間設定時間ＴＷＲと信号発生部４２１からの基準クロックＴｒｅｆとを受信して、転送信号を発生するＣＫＲ信号発生部４２２、ＣＫＲ信号発生部４２２からの転送信号と信号発生部４２１からの転送信号ＣＫ１Ｃとに基づいて転送信号ＣＫ１Ｒを発生する論理回路４２５、ＣＫＲ信号発生部４２２からの転送信号と信号発生部４２１からの転送信号ＣＫ２Ｃとに基づいて転送信号ＣＫ２Ｒを発生する論理回路４２６を備えている。
【００４０】
このように構成された信号発生回路４２においてレベルシフト電圧値が設定されるプロセスについて述べる。図８は信号発生回路４２で発生される信号に関するタイミングチャートである。図７に示したように、ＣＫＲ信号発生部４２２は、信号発生部４２１から出力された基準クロックＴｒｅｆとＴＷＲ設定レジスタ４２３に記憶されたチャージ期間設定時間ＴＷＲとを入力する。そしてＣＫＲ信号発生部４２２は、図８に示したように、基準クロックＴｒｅｆが立ち上がる立ち上がりエッジＴａ１からチャージ期間設定時間ＴＷＲの後に、論理回路４２５が転送信号ＣＫ１Ｒをハイレベル（「Ｈ」）からローレベル（「Ｌ」）に変更して出力するように、転送信号を論理回路４２５に出力する。
【００４１】
転送信号ＣＫ１Ｒが「Ｈ」から「Ｌ」に立ち下がる立ち下がりエッジＴｂ１から、転送信号ＣＫ１Ｃが「Ｈ」から「Ｌ」に立ち下がる立ち下がりエッジＴｃ１までの期間は、前述した図２▲３▼で説明したように、レベルシフト回路４３のコンデンサＣ１に電荷が蓄積される期間であり、このコンデンサＣ１に蓄積される電荷量によってレベルシフト電圧値が決定される。したがって、チャージ期間設定時間ＴＷＲを長く設定すると、コンデンサＣ１に電荷が蓄積される期間が短くなり、その結果蓄積される電荷量は少なくなるので、レベルシフト回路４３から出力される転送信号ＣＫ１のレベルシフト電圧値は小さくなる。その一方で、チャージ期間設定時間ＴＷＲを短く設定すると、コンデンサＣ１に電荷が蓄積される期間が長くなり、その結果蓄積される電荷量は多くなるので、レベルシフト回路４３から出力される転送信号ＣＫ１のレベルシフト電圧値は大きくなる。このように、設定するチャージ期間設定時間ＴＷＲを調整することによって、レベルシフト回路４３から出力される転送信号ＣＫ１のレベルシフト電圧値を変更することが可能となる。
なお、チャージ期間設定時間ＴＷＲは、クロックＭｃｌｋに基づいて設定され、カウントするクロック数を定めることによりチャージ期間設定時間ＴＷＲの長さが設定される。
【００４２】
同様に、ＣＫＲ信号発生部４２２は、基準クロックＴｒｅｆが立ち下がる立ち下がりエッジＴａ２からチャージ期間設定時間ＴＷＲの後に、論理回路４２６が転送信号ＣＫ２Ｒを「Ｈ」から「Ｌ」に変更して出力するように、転送信号を論理回路４２６に出力する。これによって、転送信号ＣＫ２Ｒの立ち下がりエッジＴｂ２から転送信号ＣＫ２Ｃの立ち下がりエッジＴｃ２までの間において、レベルシフト回路４４のコンデンサＣ２に蓄積される電荷量が調整されて、レベルシフト回路４４から出力される転送信号ＣＫ２のレベルシフト電圧値を変更することができる。
したがって、転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａに応じてチャージ期間設定時間ＴＷＲを変えることによって、レベルシフト回路４３およびレベルシフト回路４４において転送信号ＣＫ１および転送信号ＣＫ２のレベルシフト電圧値を変更することができる。
なお、ここでは、信号発生回路４２がレベルシフト電圧変更手段として機能する。
【００４３】
ところで、チャージ期間設定時間ＴＷＲは、例えば外部からシリアルデータ（ＳＤＩ）とシリアルクロック（ＳＣＫ）とによるシリアル通信によってチャージ期間設定時間ＴＷＲの値をＥＥＰＲＯＭ  ４２４に設定し、このＥＥＰＲＯＭ  ４２４からＴＷＲ設定レジスタ４２３にダウンロードすることによりＴＷＲ設定レジスタ４２３に記憶することができる。
【００４４】
チャージ期間設定時間ＴＷＲの決定方法としては、具体的には、駆動部４１から各種転送信号および点灯信号ＩＤを発生させてＳＬＥＤ４０を駆動しながら、チャージ期間設定時間ＴＷＲを徐々に小さくして、レベルシフト回路４３、４４のコンデンサＣ１、Ｃ２に電荷が蓄積される期間を徐々に長くする。そして、駆動部４１に接続されたＳＬＥＤ４０に配置されたＬＥＤがすべて点灯した際のチャージ期間設定時間ＴＷＲから少し小さいチャージ期間設定時間ＴＷＲを設定する。設定されたチャージ期間設定時間ＴＷＲは、ＥＥＰＲＯＭ  ４２４に書き込まれ、さらに、ＥＥＰＲＯＭ  ４２４からＴＷＲ設定レジスタ４２３にダウンロードすることによりＴＷＲ設定レジスタ４２３に記憶される。なお、ＬＥＤがすべて点灯した際のチャージ期間設定時間ＴＷＲよりも少し小さく設定したのは、転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの変動を考慮して、余裕を持った設定とするためである。
【００４５】
また、チャージ期間設定時間ＴＷＲの決定方法として、チャージ期間設定時間ＴＷＲを徐々に小さくして、レベルシフト回路４３、４４のコンデンサＣ１、Ｃ２に電荷が蓄積される期間を徐々に長くし、その際に、電源から電源ライン１２を通じて流れる電流をモニターする。そして、その電流値が飽和して変化しなくなった際のチャージ期間設定時間ＴＷＲから少し小さいチャージ期間設定時間ＴＷＲを設定する方法を用いることもできる。これは、レベルシフト電圧値を徐々に大きくしていき、すべてのサイリスタがオンした際のチャージ期間設定時間ＴＷＲによって決定するものである。
さらに、転送信号ＣＫ１、ＣＫ２を直接検出し、チャージ期間設定時間ＴＷＲを決定することもできる。
【００４６】
なお、チャージ期間設定時間ＴＷＲは、ＣＫＲ信号発生部４２２において直接設定するように構成することも可能である。すなわち、例えばＣＫＲ信号発生部４２２にメモリを設置し、このメモリに予め複数のチャージ期間設定時間ＴＷＲを記憶しておく。そして、ＣＫＲ信号発生部４２２に複数のディップスイッチを設け、各ディップスイッチのオン／オフの組み合わせによりコードを指定し、指定されたコードによってＣＫＲ信号発生部４２２に記憶されたチャージ期間設定時間ＴＷＲを指定するように構成することもできる。
【００４７】
次に、駆動部４１において転送信号ＣＫ１および転送信号ＣＫ２のレベルシフト電圧値を変更した場合の信号の状態を比較する。図９は転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値が大きい場合の駆動部４１から発生される信号のタイミングチャートを示し、図１０は転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値が小さい場合の駆動部４１から発生される信号のタイミングチャートを示している。
図９に示したように、転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値が大きい場合には、図９▲２▼の期間においては、転送信号ＣＫ１Ｒを「Ｌ」（転送信号ＣＫ１Ｃは「Ｈ」）としてレベルシフト回路４３のコンデンサＣ１を充電する期間を長く設定することによって、コンデンサＣ１は充分に充電される。そのため、転送信号ＣＫ１Ｃを「Ｌ」に立ち下げる図９▲３▼において、転送信号ＣＫ１のレベルシフト電圧を大きく設定することが可能である。
なお、図９▲６▼において、レベルシフト回路４４のコンデンサＣ２を充電する場合も同様であり、転送信号ＣＫ２のレベルシフト電圧を大きく設定することができる。
【００４８】
一方、図１０に示したように、転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値が小さい場合には、図１０▲２▼の期間においては、転送信号ＣＫ１Ｒを「Ｌ」（転送信号ＣＫ１Ｃは「Ｈ」）としてレベルシフト回路４３のコンデンサＣ１を充電する期間を短く設定することによって、コンデンサＣ１は充分に充電されない。そのため、転送信号ＣＫ１Ｃを「Ｌ」に立ち下げる図１０▲３▼において、転送信号ＣＫ１のレベルシフト電圧は小さく設定することが可能となる。
なお、図１０▲６▼において、レベルシフト回路４４のコンデンサＣ２を充電する場合も同様であり、転送信号ＣＫ２のレベルシフト電圧を小さく設定することができる。
【００４９】
次に、本実施の形態に係る発光素子アレイ駆動装置５０をＬＰＨに搭載した場合の回路について説明する。図１１は、発光素子アレイ駆動装置５０をＬＰＨに搭載した回路図である。図１１では、Ａ３サイズの記録用紙に６００ｄｐｉ（ｄｏｔ  ｐｅｒ  ｉｎｃｈ）で記録する構成を示し、７４２４ｄｏｔのＬＥＤ素子を駆動する構成である。すなわち、本実施の形態のＬＰＨは、１２８個のＬＥＤを組み込んだＳＬＥＤ４０を５８チップ搭載している。
図１１において、ＬＰＨの駆動信号発生部には６個の駆動部４１が配設されている。１つの駆動部４１から出力される転送信号ＣＫ１、ＣＫ２、ＣＫＳは、１本当たり９〜１０チップのＳＬＥＤ４０を駆動する。また、ＬＥＤ点灯信号であるＩＤ（ΦＩ）は、ＳＬＥＤ４０の１チップ当たり１本出力され、６個の駆動部４１から全部で５８の点灯信号（ΦＩ１〜ΦＩ５８）が出力される。そして、それぞれの駆動部４１ごとにレベルシフト回路４３、４４が配置されている。その際、シリアル通信回線を通じて６組の駆動部４１のそれぞれにチャージ期間設定時間ＴＷＲが設定されて、レベルシフト電圧値が調整されている。
このように構成することによって、転送信号ＣＫ１、ＣＫ２、ＣＫＳの信号線数を少なくしながら、すべてのＬＥＤチップを安定して低電圧駆動することができ、さらに駆動部４１の負荷が過剰となることを抑えるとともに、低消費電力化の実現も可能となる。
【００５０】
次に、本実施の形態に係る発光素子アレイ駆動装置５０を搭載したＬＰＨについて説明する。図１２は発光素子アレイ駆動装置５０を搭載したＬＰＨの構成を説明する断面図である。図１２において、ＬＰＨ６０は、支持体としてのハウジング６１、発光素子アレイ駆動装置５０を搭載するプリント基板６２、露光光を照射するＬＥＤアレイ６３、ＬＥＤアレイ６３からの光を感光体ドラム１表面に結像させるセルフォックレンズアレイ（ＳＬＡ）６４、ＳＬＡ６４を支持するとともにＬＥＤアレイ６３を外部から遮蔽するＳＬＡホルダー６５、ハウジング６１をＳＬＡ６４方向に付勢する板バネ６６を備えている。
【００５１】
ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、プリント基板６２およびＬＥＤアレイ６３を支持している。またＳＬＡホルダー６５は、ハウジング６１およびＳＬＡ６４を支持し、ＬＥＤアレイ６３の発光点とＳＬＡ６４の焦点とが一致するように構成している。さらにＳＬＡホルダー６５はＬＥＤアレイ６３を密閉するように配置されている。そのため、ＬＥＤアレイ６３に外部からゴミが付着することはない。一方、板バネ６６は、ＬＥＤアレイ６３およびＳＬＡ６４の位置関係を保持するように、ハウジング６１を介してＳＬＡ６４方向に付勢している。
このように構成されたＬＰＨ６０は、調整ネジ（図示せず）によってＳＬＡ６４の光軸方向に移動可能に構成され、ＳＬＡ６４の結像位置（焦点）が感光体ドラム１表面上に位置するように調整される。
【００５２】
ＬＥＤアレイ６３は、複数個のＬＥＤチップがチップ用基板に感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。またＳＬＡ６４も同様に、自己集束性のロッドレンズが感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。そして発光素子アレイ駆動装置５０によって制御されたＬＥＤアレイ６３からの光が感光体ドラム１表面に結像され、静電潜像を形成する。
【００５３】
このようなＬＰＨ６０において、本実施の形態の発光素子アレイ駆動装置５０を適用すれば、Ｉ／Ｏ電源電圧として３．３Ｖを使用することができることから、０．２５μｍ等の微細デザインルールでの設計が可能となる。そのため、チップ面積を小さく構成することが可能となり、またドライバＩＣの数も削減することができる。その結果、ＬＰＨ６０では、発光素子アレイ駆動装置５０をプリント基板６２に実装することが可能となり、しかもプリント基板６２の感光体ドラム１円周方向の幅面積を小さく設計することができるため、ＬＰＨ６０の小型化を実現することができる。加えて、レベルシフト回路４３、４４は、コンデンサと抵抗だけで構成することができるため、安価に製造することができる利点もある。
また、３．３Ｖによる駆動が可能となるため、ＬＰＨ６０における消費電力を下げることができるので、ＬＰＨ６０で消費される電力によるＬＥＤ基板の発熱を少なくしてＬＥＤアレイでの熱膨張の発生を抑えることができる。そのため、Ｙ、Ｍ、Ｃ、Ｋそれぞれの色画像相互間に画像ずれ（色ずれ）が発生することを抑制することができる。
【００５４】
特に、本実施の形態の発光素子アレイ駆動装置５０では、転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値に応じて、ＳＬＥＤ４０を安定して動作させるために必要なレベルシフト電圧値を設定することができる。そのため、転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値にＳＬＥＤチップのロット毎のばらつきが生じても、ＳＬＥＤ４０を安定に駆動しつつ転送電流が大きくなり過ぎるのを抑制できるので、駆動部４１の負荷が過剰となることを抑えるとともに、さらなる低消費電力化の実現も可能となる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することが可能となる。
【図面の簡単な説明】
【図１】発光素子アレイ駆動装置の構成を説明する回路図である。
【図２】発光素子アレイ駆動装置から発生される信号に関するタイミングチャートである。
【図３】初期状態から転送信号ＣＫ１Ｒを「Ｌ」にした場合のレベルシフト回路の電流の流れを説明する図である。
【図４】転送信号ＣＫＳを「Ｈ」、ＣＫ１Ｃを「Ｌ」にした直後の電流の流れを説明する図である。
【図５】サイリスタＳ１が完全にオンした定常状態での各部の電位を説明する図である。
【図６】サイリスタＳ２にゲート電流が流れる状態を説明する図である。
【図７】信号発生回路の構成を示したブロック図である。
【図８】信号発生回路で発生される信号に関するタイミングチャートである。
【図９】転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値が大きい場合の駆動部から発生される信号のタイミングチャートである。
【図１０】転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値が小さい場合の駆動部から発生される信号のタイミングチャートである。
【図１１】発光素子アレイ駆動装置をＬＰＨに搭載した回路図である。
【図１２】発光素子アレイ駆動装置を搭載したＬＰＨの構成を説明する断面図である。
【図１３】カラー画像形成装置の構成を説明する図である。
【図１４】従来の発光素子アレイ駆動装置を説明する回路図である。
【図１５】従来の発光素子アレイ駆動装置から発生される信号に関するタイミングチャートである。
【符号の説明】
１２，１６…電源ライン、４０…ＳＬＥＤ、４１…駆動部、４２…信号発生回路、４３，４４…レベルシフト回路、５０…発光素子アレイ駆動装置、６０…ＬＰＨ、６１…ハウジング、６２…プリント基板、６３…ＬＥＤアレイ、６４…ＳＬＡ、６５…ＳＬＡホルダー、６６…板バネ、Ｓ１，Ｓ２，Ｓ３，Ｓ４…サイリスタ、Ａ１，Ａ２，Ａ３，Ａ４…アノード端子（入力端）、Ｋ１，Ｋ２，Ｋ３，Ｋ４…カソード端子（出力端）、Ｇ１，Ｇ２，Ｇ３，Ｇ４…ゲート端子（制御端）、ＣＲ０，ＣＲ１，ＣＲ２，ＣＲ３，ＣＲ４…ダイオード、Ｌ１，Ｌ２，Ｌ３，Ｌ４…発光ダイオード（ＬＥＤ）、ＲＳ，Ｒ１Ｂ，Ｒ２Ｂ，ＲＩＤ１，ＲＩＤ２，Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗、Ｒ１Ａ，Ｒ２Ａ…転送電流制限抵抗、Ｃ１，Ｃ２…コンデンサ、４２１…信号発生部、４２２…ＣＫＲ信号発生部、４２３…ＴＷＲ設定レジスタ、４２４…ＥＥＰＲＯＭ、４２５，４２６…論理回路
【図１】
2005028738.tif 000003
【図２】
2005028738.tif 000004
【図３】
2005028738.tif 000005
【図４】
2005028738.tif 000006
【図５】
2005028738.tif 000007
【図６】
2005028738.tif 000008
【図７】
2005028738.tif 000009
【図８】
2005028738.tif 000010
【図９】
2005028738.tif 000011
【図１０】
2005028738.tif 000012
【図１１】
2005028738.tif 000013
【図１２】
2005028738.tif 000014
【図１３】
2005028738.tif 000015
【図１４】
2005028738.tif 000016
【図１５】
2005028738.tif 000017