(57)【要約】【課題】  従来、金メッキの導電パターンを設けた絶縁基板上に半導体チップを搭載するチップサイズパッケージでは、導電パターンと裏面金属との反応により、裏面金属に含まれるＳｂの濃度が低下し、シリコン基板の接触抵抗が増大して特性がばらつく問題があった。【解決手段】  基板裏面に第１のＡｕ層、Ａｕ−Ｓｂ層、第２のＡｕ層をそれぞれ蒸着する３度の蒸着工程を行う。Ａｕ−Ｓｂ層は、含有するＳｂ量を１％程度とし、５０００Åの膜厚に蒸着する。これにより組み立て後もＳｂ濃度が０．１％以上確保できるため、シリコン基板の接触抵抗を低下させずに良好な特性が確保できる。【選択図】    図１
2005045169.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型シリコン半導体基板表面に素子拡散領域を形成する工程と、
前記半導体基板の裏面に、第１のＡｕ層を形成する第１の蒸着を行う工程と、
前記第１のＡｕ層上に不純物含有の金属層を形成する第２の蒸着を行う工程と、
前記不純物含有の金属層上に第２のＡｕ層を形成する第３の蒸着を行い、裏面金属層を形成する工程と、
前記半導体基板を分割して半導体チップを形成し該半導体チップを絶縁基板上に設けた第３のＡｕ層からなる導電パターン上に溶着する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１から第３の蒸着は同一真空装置内で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁基板上の前記導電パターンは該絶縁基板に設けたスルーホールを介して該絶縁基板裏面の外部電極と接続されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記半導体チップの溶着後、すべてのＡｕ層中に含まれる前記不純物の濃度が０．１％以上となることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記不純物含有の金属層は５００ｎｍ程度の厚みに蒸着することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記不純物含有の金属層中の該不純物濃度は、０．１％から１．２％であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記不純物含有の金属層は、Ａｕ−ＳｂまたはＡｕ−Ａｓであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第１のＡｕ層は５０ｎｍ程度の膜厚に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
前記基板の裏面金属層は６００ｎｍ程度の厚みに形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特にチップサイズパッケージで基板がセラミックやガラスなどの絶縁材料で材料表面にタングステンおよびＡｕメッキが施されているものの特性を安定化させる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
電子部品を小型、薄膜、軽量化し、また組立工程の合理化を図るためにチップサイズパッケージの半導体製品が幅広く用いられている。
【０００３】
図４および図５を用いて、従来のチップサイズパッケージの製造方法を説明する。図４は従来の製造方法を説明する工程フロー図であり、図５は半導体装置の断面図である。
【０００４】
まず、Ｎ＋型シリコン半導体基板２１上に、例えばＭＯＳＦＥＴやバイポーラトランジスタ等を構成する所定の素子拡散領域２２を既知の方法により形成する（図４：Ｓ１１および図５（Ａ））。
【０００５】
このウェハを真空蒸着装置に搬入して高濃度基板裏面に合金層２４を形成する第１の蒸着を行う。蒸着源はＡｕおよびＡｕ−Ｓｂ（またはＡｕ−Ａｓ）の２つを用い、これらを同時に蒸着する。なお、Ａｕ−Ｓｂ中のＳｂ濃度は０．４％程度である。
【０００６】
Ａｕと、Ａｕ−Ｓｂとを同時に蒸着する理由を説明する。シリコン基板にＡｕ−Ｓｂを直接蒸着すると、シリコン基板と蒸着金属の界面において不純物（Ｓｂ）濃度が高くなり、シリコンとＡｕの共晶反応が不十分となる。このため、ＡｕとＡｕ−Ｓｂとを同時に蒸着してＡｕの量を増やし、全Ａｕ中のＳｂの割合を低減している。このとき、Ａｕ層を５０ｎｍ、Ａｕ−Ｓｂ層を５０ｎｍ程度同時蒸着し、合金層２４のトータルの膜厚が１００ｎｍ程度となるように形成する（図４：Ｓ１２および図５（Ｂ））。
【０００７】
その後、Ａｕの蒸着源を用いて第２の蒸着を行い５００ｎｍ程度の膜厚のＡｕ層２５を形成し、トータルの膜厚が６００ｎｍ程度の裏面金属層３３を形成する（図４：Ｓ１３および図５（Ｃ））。
【０００８】
さらに、図５（Ｃ）の破線の部分でダイシングし、個々に分離して半導体チップ２６を形成する。次に、半導体チップ２６は組み立て工程において、絶縁基板２７に溶着される。セラミック等の絶縁基板２７にはタングステン３４を設けその上にＡｕメッキ層により導電パターン２８Ａ、２８Ｂが形成されており、半導体チップ２６の裏面金属層３３と導電パターン２８Ａとを溶着し、基板２１表面の素子拡散領域２２も金属細線３１等により導電パターン２８Ｂと電気的に接続する。絶縁基板２７および半導体チップ２６を樹脂層３２により被覆して一体化する。絶縁基板２７には、内部にタングステン３４を充填したスルーホール２９が設けられており、外部電極３０が接続されている（図４：Ｓ１４および図５（Ｄ））。
【０００９】
また、樹脂層３２にかえて、絶縁基板２７上に柱状部を設け、柱状部および柱状部に支持され絶縁基板と対向して配置されたガラス基板などにより半導体チップを密封した中空パッケージなども採用されている（例えば特許文献１参照。）。
【特許文献１】特開２００２−１１８１９１号公報（第２ページ、第１、第２図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記のごとき絶縁基板２７にタングステン３４を設けその上に導電パターン２８Ａを施したチップサイズパッケージにおいては、導電パターン２８ＡはＡｕメッキ層である。また、上記の如きチップサイズパッケージにＮ＋型シリコン基板２１の半導体チップ２６を溶着する場合、４００℃程度の加熱処理を行っている。この加熱処理では裏面金属層３３のＡｕ中に基板のＳｉが拡散することにより溶解したＡｕ−Ｓｉ共晶となり、その共晶中に界面からＳｉが入ることにより共晶温度がさらに低下する。これにより裏面に蒸着したＡｕ層２５および導電パターン２８ＡであるＡｕメッキとＳｉとが次第に溶解して共晶化される。その後基板温度を下げることによりチップ２６が固着される。
【００１１】
しかし、このとき溶解したＳｉとともに、裏面金属層３３を構成するＡｕ−Ｓｂ層のＳｂ粒子も導電パターン２８ＡのＡｕ中に流れ出してしまう。Ｓｂは基板の界面準位を押さえるために使用しているが、この準位を下げるためには全Ａｕ中の濃度が０．１％以上が望ましい。
【００１２】
例えば、Ｃｕの打ち抜きフレームに半導体チップを固着するような場合、一般的にはＣｕフレーム上にはＡｇメッキが施されており、Ａｇメッキ中にはＳｂが流れ出すことはない。つまり、最終的に０．１％のＳｂ濃度を確保するには、前述の如くＡｕ−Ｓｂ中のＳｂ量は０．４％程度で十分であった。
【００１３】
しかし、本実施形態のチップサイズパッケージでは、絶縁基板の導電パターンもＡｕメッキで形成されるため、最終的なＡｕ量が増加する。例えば、導電パターンのＡｕメッキ厚が１μｍで、エリア寸法が０．６ｍｍ角の絶縁基板に、０．３５ｍｍ以上の半導体チップを溶着する場合、上記の例でＡｕ−Ｓｂ中のＳｂ濃度が０．４％であると、全Ａｕ中のＳｂ濃度は０．０３％まで低下してしまう。つまり、チップ溶着後の全Ａｕ層中のＳｂ濃度が０．１％以下になってしまい、基板の界面準位が大きくなり、特性がばらつく問題が発生する。
【００１４】
この対応としては、全Ａｕ中のＳｂ濃度を高くして、組み立て後のＳｂ濃度を０．１％以上確保すればよいが、例えば、裏面に蒸着していた合金層（Ａｕ層、Ａｕ−Ｓｂ層）２４を厚くして組み立て後のＳｂ濃度０．１％以上を確保するためには、裏面金属層が従来厚みの１．７倍も必要となり、コストアップとなってしまう。
【００１５】
また、製造上、材料となるＡｕ／Ｓｂに含有できるＳｂ量にも限度がある。また多くしても共晶反応が悪化することなどからＳｂ含有量のみを増加させるのは困難である。
【００１６】
さらに、Ａｕ量の低減を目的として、第１の蒸着層からＡｕを除いてＡｕ−Ｓｂ層のみを蒸着し、第２の蒸着でＡｕ層を蒸着する方法では、前述のごとくＳｉ界面に不純物（Ｓｂ）が多くなることになり、Ａｕ−Ｓｉ共晶化が阻害され、組み立て時のダイボンド溶着不良となってしまう問題があった。
【課題を解決するための手段】
【００１７】
本発明は、かかる課題に鑑みてなされ、ｎ型シリコン半導体基板表面に素子拡散領域を形成する工程と、前記半導体基板の裏面に、第１のＡｕ層を形成する第１の蒸着を行う工程と、前記第１のＡｕ層上に不純物含有の金属層を形成する第２の蒸着を行う工程と、前記不純物含有の金属層上に第２のＡｕ層を形成する第３の蒸着を行い、裏面金属層を形成する工程と、前記半導体基板を分割して半導体チップを形成し該半導体チップを絶縁基板上に設けた第３のＡｕ層からなる導電パターン上に溶着する工程とを具備することにより解決するものである。
【００１８】
また、前記第１から第３の蒸着は同一真空装置内で行うことを特徴とするものである。
【００１９】
また、前記絶縁基板上の前記導電パターンは該絶縁基板に設けたスルーホールを介して該絶縁基板裏面の外部電極と接続されることを特徴とするものである。
【００２０】
また、前記半導体チップの溶着後、すべてのＡｕ層中に含まれる前記不純物の濃度が０．１％以上となることを特徴とするものである。
【００２１】
また、前記不純物含有の金属層は５００ｎｍ程度の厚みに蒸着することを特徴とするものである。
【００２２】
また、前記不純物含有の金属層中の該不純物濃度は、０．１％から１．２％程度であることを特徴とするものである。
【００２３】
また、前記不純物含有の金属層は、Ａｕ−ＳｂまたはＡｕ−Ａｓであることを特徴とするものである。
【００２４】
また、前記第１のＡｕ層は５０ｎｍ程度の膜厚に形成することを特徴とするものである。
【００２５】
また、前記基板の裏面金属層は６００ｎｍ程度の厚みに形成することを特徴とするものである。
【発明の効果】
【００２６】
本発明に依れば、Ｎ型シリコン基板の半導体チップを例えばチップサイズパッケージの導電パターン等のＡｕメッキ上に溶着する場合でも、シリコン界面の不純物濃度の低下を抑制できる。チップ裏面の界面準位を小さくできるので、良好な特性が確保できる。
【００２７】
また、裏面金属層の膜厚は従来と同等にできるので、コストを増大せずにＡｕ中のＳｂ濃度を所定の濃度に確保できる。
【００２８】
さらに、第１の蒸着により薄いＡｕ層を形成するのでＡｕ−Ｓｉ共晶を促進し、その後に蒸着するＡｕ−Ｓｂ層のＳｂ濃度が従来より高くても、共晶の妨げになることはなく、チップと導電パターンとを溶着できる。
【発明を実施するための最良の形態】
【００２９】
図１から図３を用いて、本発明の実施の形態を詳述する。図１は、本発明の製造方法の工程図を示す。
【００３０】
本発明の半導体装置の製造方法は、図１のごとく、ｎ型シリコン半導体基板表面に素子拡散領域を形成する工程（Ｓ１）と、前記半導体基板の裏面に、第１のＡｕ層を形成する第１の蒸着を行う工程（Ｓ２）と、前記第１のＡｕ層上に不純物含有の金属層を形成する第２の蒸着を行う工程（Ｓ３）と、前記合金層上に第２のＡｕ層を形成する第３の蒸着を行い、裏面金属層を形成する工程（Ｓ４）と、前記半導体基板を分割して半導体チップを形成し該半導体チップを絶縁基板上に設けた第３のＡｕ層からなる導電パターン上に溶着する工程（Ｓ５）とから構成される。
【００３１】
また、図２は本実施形態の製造方法を示す断面図である。以下図１および図２を参照してその製造方法を説明する。
【００３２】
第１工程（図２（Ａ）、図１：Ｓ１参照）：ｎ型シリコン半導体基板表面に素子拡散領域を形成する工程。
【００３３】
まず、Ｎ＋型シリコン半導体基板１上に、例えばＭＯＳＦＥＴやバイポーラトランジスタ等を構成する所定の素子拡散領域２を既知の方法により形成する。なお、本実施形態は高濃度基板上に１つ以上の素子を構成する拡散領域を設けた、いわゆる縦型構造を有した半導体ディスクリートデバイスである。
【００３４】
第２工程（図２（Ｂ）、図１：Ｓ２参照）：半導体基板の裏面に、第１のＡｕ層を形成する第１の蒸着を行う工程。
【００３５】
ウェハを真空蒸着装置に搬入してＮ＋型シリコン半導体基板１裏面に第１のＡｕ層３を形成する第１の蒸着を行う。蒸着源はＡｕのみであり、第１のＡｕ層３の膜厚は、５０ｎｍ程度に形成する。組み立て工程のダイボンド作業時の熱処理によりシリコン半導体基板１裏面が不純物を含まないＡｕ層３と接するため、Ａｕ−Ｓｉ共晶を促進できる。
【００３６】
第３工程（図２（Ｃ）、図１：Ｓ３参照）：第１のＡｕ層上に不純物含有の金属層を形成する第２の蒸着を行う工程。
【００３７】
同一蒸着装置内で、蒸着源を不純物含有の金属、例えばＡｕ−Ｓｂに替えて第２の蒸着を行い、５００ｎｍ程度の膜厚にＡｕ−Ｓｂ層４を形成する。
【００３８】
組立工程において、Ａｕの導電パターンに半導体チップを固着する場合、チップの接着前に金箔をしき、その上にチップを加圧しＡｕとシリコンの反応作業を行う方法がある。しかし、金箔は、取り扱い上７μｍ厚より薄くできず、また幅についても０．５ｍｍより小さくカットすると取り扱いが困難となる。従って、この金箔を０．３５ｍｍ角の半導体チップの裏面金属として採用すると、そのサイズは、０．５ｍｍ×０．４ｍｍ×７μｍとなり、裏面に金属蒸着をした場合と比較して金の量が１０倍となるためコストが非常に高くなる。そこで、シリコン基板１の裏面金属層の厚みを厚く、例えば６００ｎｍ程度の膜厚にすることで金箔を省き、組み立て工程でのコストを削減している。
【００３９】
ここで、本実施形態ではＡｕ−Ｓｂ層４中のＳｂ濃度は、例えば１％程度とする。このように、従来よりもＳｂ濃度の高いＡｕ−Ｓｂ層４を、従来よりも約１０倍の膜厚になるように蒸着させることにより、Ｓｂ濃度（量）を増やし、最終的なＡｕ中のＳｂ濃度を０．１％以上確保するものである。
【００４０】
前述の如く材料の製造上、Ａｕ−ＳｂのＳｂ量の増加には限度があるが、本実施形態の如く１％程度までであればＡｕ中にＳｂを含有させることは問題ない。しかし、従来と同程度の膜厚（５０ｎｍ）では、最終的なＡｕ量に対するＳｂの割合が低くなってしまう。そこで、本実施形態ではＡｕ−Ｓｂ層４の膜厚も従来の１０倍程度まで厚くすることでＳｂの割合が低減することを防いでいる。
【００４１】
また、Ａｕ−Ｓｂ層４中のＳｂ量は従来（０．４％）よりも多いため、これをシリコン基板１に直接蒸着させると、シリコン基板１とＡｕ−Ｓｂ層界面のＳｂ濃度が高く、シリコンとの共晶反応が不十分となる問題がある。そこで、第１の工程においてあらかじめ薄い第１のＡｕ層３を形成しておくことでＡｕ−Ｓｉ共晶によりシリコンと反応しやすくし、その状態で厚いＡｕ−Ｓｂ層４を蒸着することとした。
【００４２】
つまり、後の工程で４００℃程度の加熱処理で溶着する場合に、まずシリコン基板に直接蒸着されている第１のＡｕ層３が基板のＳｉと共晶することにより液状のＡｕ−Ｓｉとなり、その共晶中に界面からさらにＳｉが入ることにより溶解温度が低下する。その後、Ａｕ−Ｓｂ層４が溶解することになるので、Ｓｂ量が多くても低温で十分な溶解が可能となるものである。
【００４３】
第４工程（図２（Ｄ））前記合金層上に第２のＡｕ層を形成する第３の蒸着を行い、裏面金属層を形成する工程（図１：Ｓ４参照）。
【００４４】
さらに、同一蒸着装置内で、Ａｕ層のみを蒸着源とした第３の蒸着を行い、Ａｕ−Ｓｂ層４の上に第２のＡｕ層５を５０ｎｍ程度蒸着する。この第２のＡｕ層５は組立工程においてダイボンディングするまでのＳｂの酸化防止が目的である。本工程により、シリコン基板１の裏面金属層１３が６００ｎｍ程度の膜厚に形成される。
【００４５】
第５工程（図２（Ｅ））：前記半導体基板を絶縁基板上に設けた第３のＡｕ層からなる導電パターン上に溶着し、樹脂モールドする工程（図１：Ｓ５参照）。
【００４６】
その後、図２（Ｄ）の破線のごとくダイシングを行い、個々の素子領域ごとに分離して半導体チップ６を形成する。半導体チップ６は組み立て工程において、絶縁基板７に溶着される。セラミック等の絶縁基板７にはタングステン１４上に第３のＡｕ層であるＡｕメッキ層により導電パターン８（８Ａ、８Ｂ）が形成されている。
【００４７】
また、絶縁基板７にはタングステン１４を充填したスルーホール９およびそれに接続する外部電極１０が形成されている。この導電パターン８Ａに、半導体チップ６を搭載し、４００℃程度の加熱処理を行う。
【００４８】
本実施形態では、第４工程までの第１の蒸着から第３の蒸着までの間に加熱処理は行わず、本工程のダイボンドのための加熱処理(４００℃程度)で、Ａｕ−Ｓｉを共晶させ、チップと導電パターンとを溶着する。すなわち、裏面金属層１３の第１のＡｕ層３中に基板のＳｉが拡散することにより液状のＡｕ−Ｓｉとなり、その中に界面からＳｉが入ることにより共晶反応温度がさらに低下する。これによりＡｕ−Ｓｂ層４および第２のＡｕ層５が順次反応し、最終的に導電パターン８ＡであるＡｕメッキとＳｉとが溶解して共晶され、これによりチップ６が固着される。
【００４９】
基板１表面の素子拡散領域２も金属細線１１等により、導電パターン８Ｂと電気的に接続する。絶縁基板７および半導体チップ６を樹脂層１２により被覆して一体化する。
【００５０】
図３に、従来構造の裏面金属層３３（ａ）と、本実施形態の裏面金属層１３（ｂ）のＡｕ量およびＳｂ量を概念的に示す。実際にはＳｂはその粒子が溶解したＡｕ中に混在している状態であるが、ここでは概念的に同一チップサイズにおけるＳｂ量を膜厚に換算して比較している。また、チップサイズは、いずれも０．３５ｍｍ角とする。
【００５１】
従来構造（ａ）では、第１の蒸着Ｓ１２でＡｕ層およびＡｕ−Ｓｂ層を同時に１００ｎｍまで蒸着する。このときＡｕ−Ｓｂ層中のＳｂ量は０．４％程度であるので、膜厚に換算すると１．５ｎｍ程度となる。さらに厚いＡｕ層２５を蒸着しこれを金メッキが施された基板にダイボンドすることで、トータルのＡｕ中のＳｂの割合は０．０３３％に低下してしまう。
【００５２】
一方、本実施形態の構造（ｂ）では、第１のＡｕ層３を５０ｎｍ蒸着後、Ａｕ−Ｓｂ層４を５００ｎｍ蒸着する。このＡｕ−Ｓｂ層４中のＳｂ量は１％程度であるが、５００ｎｍ蒸着することで膜厚に換算すると１２ｎｍとなる。さらに第２のＡｕ層６を５０ｎｍ蒸着してトータル６００ｎｍの裏面金属層１３を形成している。これにより、Ａｕ中のＳｂの割合は０．９７％を確保することができる。このような裏面金属層１３を形成することで、組み立て工程において絶縁基板７上の導電パターン８Ｂ（Ａｕメッキ厚１μｍ、エリア寸法０．６ｍｍ角）と共晶した場合、０．１％のＳｂ濃度を確保できる。
【００５３】
なお、本実施形態では、不純物含有の金属層としてＡｕ−Ｓｂを例に説明したが、これに限らずＡｕ−Ａｓ層や、その他の５価の金属を不純物としてＡｕ中に含む合金でも同様に実施できる。Ｎ型シリコンは５価であり、この界面に５価以外の金属で合金層を形成するとシリコンと合金層にバンドキャップが生じてしまいこれが特性を悪くする。このため５価の不純物を入れてバンドキャップが発生させないようにするものである。
【００５４】
また、本実施形態では樹脂層によるパッケージを例に説明したが、半導体チップ６の封止材はこれに限らない。絶縁基板７にＡｕメッキ層による導電パターン８を設けてチップ６を溶着するものであれば、例えば絶縁基板上に柱状部を設け絶縁基板と対向するガラス基板等で封止した中空パッケージなどでも同様に実施できる。
【図面の簡単な説明】
【００５５】
【図１】本発明の半導体装置の製造方法の工程図である。
【図２】本発明の半導体装置の製造方法の説明図である。
【図３】本発明および従来の半導体装置の製造方法の説明図である。
【図４】従来の半導体装置の製造方法の工程図である。
【図５】従来の半導体装置の製造方法の説明図である。
【符号の説明】
【００５６】
１      Ｎ型シリコン半導体基板
２      素子拡散領域
３      第１のＡｕ層
４      Ａｕ／Ｓｂ層
５      第２のＡｕ層
６      半導体チップ
７      絶縁基板    
８      導電パターン（第３のＡｕ層）
９      スルーホール（タングステン）
１０    外部電極
１１    ボンディングワイヤ
１２    樹脂層
１３    裏面金属層
１４    タングステン
２１    Ｎ型シリコン半導体基板
２２    素子拡散領域
２４    合金層
２５    Ａｕ層
２６    半導体チップ
２７    絶縁基板    
２８    導電パターン（第３のＡｕ層）
２９    スルーホール
３０    外部電極
３１    ボンディングワイヤ
３２    樹脂層
３３    裏面金属層
３４    タングステン
【図１】
2005045169.tif 000003
【図２】
2005045169.tif 000004
【図３】
2005045169.tif 000005
【図４】
2005045169.tif 000006
【図５】
2005045169.tif 000007