(57)【要約】【課題】  マトリックス状バス接続システムにおいて、同じマスタ装置から連続してアクセス要求があった時に、スレーブ装置側の調停回路で同じ調停動作を行うことによる遅延をなくす。【解決手段】  各調停回路は、最後にアクセスされたマスタ装置のアドレスを記憶すると共に、アクセス終了時にセレクタに対する選択信号をそのまま保持しておく。新たな接続要求があると、その接続要求を行っているマスタ装置のアドレスを最後にアクセスされたマスタ装置のアドレスと比較する。そして、同一のマスタ装置からの接続要求であれば、新たな接続制御を行わない。これにより、前回の接続状態が維持され、マスタ装置は遅延なくスレーブ装置に接続することができる。【選択図】      図１
2005303718.tif 000002
【特許請求の範囲】
【請求項１】
アクセス対象装置のアドレスをそれぞれ専用のマスタ側バスに出力することによって接続要求を行う複数のマスタ装置と、
前記接続要求を行ったマスタ装置との間でそれぞれ専用のスレーブ側バスを通してデータ転送を行う複数のスレーブ装置と、
前記マスタ装置毎に設けられて該マスタ装置から出力されるアドレスを解析し、接続対象のスレーブ装置を特定して接続要求信号を出力するデコーダと、
前記スレーブ装置毎に設けられて前記各デコーダから与えられる接続要求信号に基づいて前記マスタ装置と該スレーブ装置との間の接続を制御する調停回路と、
前記各調停回路から与えられる選択信号に従って該当するスレーブ側バスとマスタ側バスを接続するセレクタとを、備えたマトリックス状バス接続システムにおいて、
前記各調停回路は、最後に接続制御を行ったマスタ装置のアドレスを記憶し、同一のマスタ装置から再び接続要求があったときに、その接続要求信号に基づくマスタ装置とスレーブ装置間の接続制御を省略するように構成したことを特徴とするマトリックス状バス接続システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のマスタ装置と複数のスレーブ装置との間を任意に接続して複数のマスタ装置が同時に動作できるように構成したマトリックス状バス接続システムに関するものである。
【背景技術】
【０００２】
図２は、従来のマトリックス状バス接続システムの概略を示す構成図である。
このマトリックス状バス接続システムは、複数のマスタ装置１ｉ（但し、ｉ＝１〜ｍ）と、複数のスレーブ装置２ｊ（但し、ｊ＝１〜ｎ）と、これらの間を任意に接続するためのマトリックス状バス回路１０とで構成されている。
【０００３】
マトリックス状バス回路１０は、概念的には、各マスタ装置１ｉ毎に設けられた専用のマスタ側バスと、各スレーブ装置２ｊ毎に設けられた専用のスレーブ側バスを交差して配置し、マスタ装置側のアクセス要求に応じて交差箇所の接続を制御する回路である。
【０００４】
具体的には、マトリックス状バス回路１０は、各マスタ装置１ｉに接続する専用のマスタ側バスに対応して設けられたデコーダ（ＤＥＣ）１１ｉ及びセレクタ（ＳＥＬ）１２ｉと、各スレーブ装置２ｊ接続する専用のスレーブ側バスに対応して設けられた調停回路（ＡＲＢ）１３ｊ及びセレクタ１４ｊとで構成されている。
【０００５】
デコーダ１１ｉは、マスタ装置１ｉから出力されるアドレスを解析して接続対象のスレーブ装置２ｊを特定し、そのスレーブ装置２ｊに対応する調停回路１３ｊにアクセス要求を行うものである。一方、調停回路１３ｊは、各デコーダ１１ｉから与えられるアクセス要求の優先度や要求の順番に基づいてアクセスを許容するマスタ装置を決定し、マスタ側のセレクタ１２ｉとスレーブ側のセレクタ１４ｊを制御するものである。
【０００６】
図３は、図２のマトリックス状バス接続システムにおけるバスプロトコルの基本動作を示す説明図である。
【０００７】
マスタ装置１ｉは、データ転送先のアドレスａｄｄｒ、転送タイプｔｒａｎｓ、及び転送回数情報ｂｕｒｓｔを、マトリックス状バス回路１０に対して出力する。アドレスａｄｄｒは、各スレーブ装置２ｊに割り当てられた固有の識別番号である。転送タイプｔｒａｎｓは、指定するアドレスａｄｄｒが連続するか否かを示すもので、連続する場合には“ＳＥＱ”、非連続の場合は“ＮＳＱ”が出力される。また、転送回数情報ｂｕｒｓｔは、転送するデータの回数を示すもので、転送数が予め決まっている場合は“ＦＩＸＥＤ”、未定の場合は“ＩＮＣＲ”が出力される。
【０００８】
一方、マスタ装置１ｉから指定されたスレーブ装置２ｊは、データ転送が可能か否かの状態を、ｒｅａｄｙ信号で応答するようになっている。
【０００９】
このマトリックス状バス接続システムにおいて、マスタ装置１１からスレーブ装置２ｎへアクセスする場合を例にして、その動作を説明する。
【００１０】
マスタ装置１１は専用のマスタ側バスに、スレーブ装置２ｎのアドレスａｄｄｒを出力する。アドレスａｄｄｒは、マスタ装置１１に対応するデコーダ１１１で読み取られて解析され、このデコーダ１１１からスレーブ装置２ｎ側の調停回路１３ｎに対して、アクセス要求が出力される。
【００１１】
調停回路１３ｎでは、マスタ装置１１からのアクセス要求が、図示しないアクセス要求保持部に保持される。また、この時、他のマスタ装置１ｘからもアクセス要求があれば、それもアクセス要求保持部に保持される。そして、アクセス要求保持部に保持されたアクセス要求の中から優先順位の最も高いアクセス要求が、図示しない優先順位判定部で選択され、該当するマスタ装置（この場合は、マスタ装置１１とする）のアクセスが許容される。
【００１２】
スレーブ装置２ｎ側の調停回路１３ｎでアクセスが許容されると、この調停回路１３ｎからセレクタ１４ｎに、マスタ装置１１のバスを接続させるための選択信号が出力されると共に、マスタ装置１１側のセレクタ１２１に、スレーブ装置２ｎのバスを接続させるための選択信号が出力される。これにより、マスタ装置１１とスレーブ装置２ｎが接続される。
【００１３】
接続が行われると、マスタ装置１１はスレーブ装置２ｎに対してアドレスａｄｄｒ、データの転送タイプｔｒａｎｓ、転送回数に関する情報ｂｕｒｓｔ等を出力し、スレーブ装置２ｎはマスタ装置１１に対して応答信号ｒｅａｄｙを返す。その後、転送タイプに従ったデータ転送が実行される。
【００１４】
このように、マトリックス状バス回路１０は、各マスタ装置１ｉと各スレーブ装置２ｊにそれぞれ専用に設けられたバスを接続するようにしているので、接続対象のスレーブ装置２ｊが他のマスタ装置１ｉに接続されていない限り、各マスタ装置１ｉは任意のスレーブ装置２ｊに自由に接続することができる。
【００１５】
【特許文献１】特開平５−１２０２２１号公報
【特許文献２】特開平７−２１０５０１号公報
【特許文献３】特開２００３−３０１３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
図４は、図２の問題点を説明するための動作タイミング図である。
この図４において、Ｔ１５サイクルでマスタ装置１１がスレーブ装置２１にアクセスするために、アクセス要求信号req1to0 を出力してから、スレーブ装置２１側の調停回路１３１がこれを受け取り、Ｔ１６サイクルにおいてマスタ装置１１のスレーブ装置２１に対するアクセス許可信号activ1to0 が出力されるまで、１サイクルを必要とする。そのため、マスタ装置１１がＴ１５サイクルにおいて、スレーブ装置２１に対して出力したアクセスが、このスレーブ装置２１で開始されるのはＴ１６サイクルとなる。従って、同じスレーブ装置２１に対して繰り返してアクセスする場合においても、常に１サイクルの遅れが生ずるという問題があった。
【００１７】
本発明は、マスタ装置から同一のスレーブ装置に対して繰り返してアクセスする場合に、遅れが生じないマトリックス状バス接続システムを提供することを目的としている。
【課題を解決するための手段】
【００１８】
本発明は、アクセス対象装置のアドレスをそれぞれ専用のマスタ側バスに出力することによって接続要求を行う複数のマスタ装置と、前記接続要求を行ったマスタ装置との間でそれぞれ専用のスレーブ側バスを通してデータ転送を行う複数のスレーブ装置と、前記マスタ装置毎に設けられて該マスタ装置から出力されるアドレスを解析し、接続対象のスレーブ装置を特定して接続要求信号を出力するデコーダと、前記スレーブ装置毎に設けられて前記各デコーダから与えられる接続要求信号に基づいて前記マスタ装置と該スレーブ装置との間の接続を制御する調停回路と、前記各調停回路から与えられる選択信号に従って該当するスレーブ側バスとマスタ側バスを接続するセレクタとを、備えたマトリックス状バス接続システムにおいて、前記各調停回路は、最後に接続制御を行ったマスタ装置のアドレスを記憶し、同一のマスタ装置から再び接続要求があったときに、その接続要求信号に基づくマスタ装置とスレーブ装置間の接続制御を省略するように構成したことを特徴としている。
【発明の効果】
【００１９】
本発明では、スレーブ装置毎に設けられた調停回路が、最後に接続制御を行ったマスタ装置のアドレスを記憶し、同一のマスタ装置から再び接続要求があったときに、その接続要求信号に基づくマスタ装置とスレーブ装置間の接続制御を省略するように構成されている。これにより、同じマスタ装置とスレーブ装置との間で再びデータ転送を行う場合、そのままマスタ側バスとスレーブ側バスが接続されるので、バスの接続制御のための時間が不要となり、アクセスの遅延を無くすことができるという効果がある。
【発明を実施するための最良の形態】
【００２０】
各調停回路は、アクセスが終了したときにセレクタに対する選択信号をそのまま保持しておくと共に、最後にアクセスされたマスタ装置のアドレスを記憶する記憶手段を設け、新たな接続要求があったときに、その接続要求を行っているマスタ装置のアドレスと比較する。そして、同一のマスタ装置からの接続要求であれば、新たな接続制御を行わない。従って、前回の接続状態が維持されているので、マスタ装置は遅延なくスレーブ装置に接続することができる。
【００２１】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例】
【００２２】
図１は、本発明の実施例１を示すマトリックス状バス接続システムの構成図であり、図２中の要素と共通の要素には共通の符号が付されている。
【００２３】
このマトリックス状バス接続システムは、図２と同様の複数のマスタ装置１ｉ（但し、ｉ＝１〜ｍ）及び複数のスレーブ装置２ｊ（但し、ｊ＝１〜ｎ）と、これらの間を任意に接続するための図２とは若干構成の異なるマトリックス状バス回路１０Ａとで構成されている。
【００２４】
ここで、マスタ装置１ｉは、例えばＣＰＵ（中央処理装置）やＤＭＡ（ダイレクト・メモリ・アクセス）のように、アドレスａｄｄｒを出力することにより、アクセス対象の装置を指定できるものである。また、スレーブ装置２ｊは、例えば入出力装置や記憶装置等のように、アドレスａｄｄｒによってマスタ装置１ｉ側からのアクセスを受けるものである。
【００２５】
マトリックス状バス回路１０Ａは、各マスタ装置１ｉに接続する専用のマスタ側バスに対応して設けられたデコーダ（ＤＥＣ）１１ｉ及びセレクタ（ＳＥＬ）１２ｉと、各スレーブ装置２ｊ接続する専用のスレーブ側バスに対応して設けられた調停回路（ＡＲＢ）１３Ａｊ及びセレクタ１４ｊに加えて、各マスタ装置１ｉと各スレーブ装置２ｊに対応して設けられた要求制御回路１５i,j を有している。
【００２６】
デコーダ１１ｉは、マスタ装置１ｉから出力されるアドレスを解析して接続対象のスレーブ装置２ｊを特定し、そのスレーブ装置２ｊに対応する要求制御回路１５i,j にアクセス信号ｒｅｑｉを出力するものである。
【００２７】
要求制御回路１５i,j は、デコーダ１１ｉから与えられるアクセス信号ｒｅｑｉと、調停回路１３Ａｊから与えられる現行マスタ番号ｍｎｏｊに基づいて、後述する論理に従ってスレーブ装置２ｊへのアクセス要求を行うものである。
【００２８】
調停回路１３Ａｊは、現在実行中または最後に実行したマスタ装置１ｉの番号を記憶するメモリを備えており、このメモリに記憶されたマスタ装置１ｉの番号を現行マスタ番号ｍｎｏｊとして、要求制御回路１５i,j に与える機能を有している。更に、調停回路１３Ａｊは、従来の調停回路１３ｊと同様に、各デコーダ１１ｉから与えられるアクセス要求の優先度や要求の順番に基づいてアクセスを許容するマスタ装置を決定し、マスタ側のセレクタ１２ｉとスレーブ側のセレクタ１４ｊを制御するものである。
【００２９】
セレクタ１２ｉは、各調停回路１３ｊから与えられる選択信号に従って、スレーブ装置２ｊ側のバスを選択してマスタ装置１ｉ側のバスに接続するものである。セレクタ１４ｊは、対応する調停回路１３Ａｊから与えられる選択信号に従って、マスタ装置１ｉ側のバスを選択してスレーブ装置２ｊ側のバスに接続するものである。
【００３０】
表１は、要求制御回路１５i,j の動作論理を示す表である。
【表１】
2005303718.tif 000003
この表１に示すように、要求制御回路１５i,j に与えられるアクセス信号ｒｅｑｉで指定されるスレーブ装置２のアドレス（＝ｉ）が、調停回路１３Ａｊから与えられる現行マスタ番号ｍｎｏｊ（＝ｊ）と同じである場合には、この調停回路１３Ａｊに対するアクセス要求を停止するように制御する。一方、アクセス信号ｒｅｑｉで指定されるスレーブ装置２のアドレス（＝ｉ）が、調停回路１３Ａｊから与えられる現行マスタ番号ｍｎｏｊ（＝ｊ）と異なる場合には、この調停回路１３Ａｊに対するアクセス要求を出力するように制御する。また、アクセス信号ｒｅｑｉが存在しなければ、当然のことであるが、調停回路１３Ａｊへのアクセス要求は停止される。
【００３１】
このようなマトリックス状バス接続システムでは、各スレーブ装置２ｊに対応して設けられた調停回路１３Ａｊに、最後にアクセスしたマスタ装置１ｉの番号（＝ｉ）が、現行マスタ番号ｍｎｏｊとして記憶されている。そして、同じマスタ装置１ｉから再びアクセスがあった場合には、要求制御回路１５i,j によって、対応する調停回路１３Ａｊへのアクセス要求がマスクされる。これにより、調停回路１３Ａｊでの調停動作が省略される。
【００３２】
図５は、図１の動作タイミングの一例を示す図である。
この例では、１回目のアクセスのときに調停回路１３Ａは調停動作を実施しない。続く２回目のアクセスは、最後にアクセスしたマスタ装置以外のマスタ装置からのアクセスであるため、調停回路１３Ａによる調停動作が行われる。
【００３３】
初期状態として、スレーブ装置２ｎに対する最後のアクセスは、マスタ装置１１からであったとする。
【００３４】
Ｔ２サイクルで、マスタ装置１１のバスからアドレスaddrm1が入力される。Ｔ２サイクルでは、スレーブ装置２ｎのバスの使用許可を示す接続制御active1tonが既に出力されているので、スレーブ装置２ｎのバスには、マスタ装置１１のバスに入力されたアドレスaddrm1＝Ａのアクセスが、時間遅れなしに直接出力される。この時、調停回路１３Ａｎに入力されるマスタ装置１１からスレーブ装置２ｎへのアクセス要求req1ton は出力されない。
【００３５】
Ｔ８サイクルで、最後にアクセスしたマスタ装置１１以外のマスタ装置であるマスタ装置２から、ａｄｄｒｍ２＝Ｂのアクセスが入力されると、調停回路１３Ａｎに入力されるマスタ装置１２から、スレーブ装置２へのアクセス要求req2ton が出力される。
【００３６】
アクセス要求req2ton に対して、調停回路１３Ａｎは調停動作を開始し、接続制御active2tonをＴ９サイクルで出力する。Ｔ９サイクル以降は、最後にアクセスしたマスタ１２が、スレーブ２ｎに対してアクセス可能となる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施例１を示すマトリックス状バス接続システムの構成図である。
【図２】従来のマトリックス状バス接続システムの概略を示す構成図である。
【図３】図２のマトリックス状バス接続システムにおけるバスプロトコルの基本動作を示す説明図である。
【図４】図２の問題点を説明するための動作タイミング図である。
【図５】図１の動作タイミングの一例を示す図である。
【符号の説明】
【００３８】
１ｉ    マスタ装置
２ｊ    スレーブ装置
１０Ａ    マトリックス状バス回路
１１ｉ    デコーダ
１２ｉ，１４ｊ    セレクタ
１３Ａｊ    調停回路
１５ｉ，ｊ    要求制御回路
【図１】
2005303718.tif 000004
【図２】
2005303718.tif 000005
【図３】
2005303718.tif 000006
【図４】
2005303718.tif 000007
【図５】
2005303718.tif 000008