(57)【要約】【課題】半導体素子内にｐｎ接合部を内蔵していたので、半導体装置の破壊耐量が小さく、サイズが大きく、選択の幅が狭かった。【解決手段】半導体装置は、ｐｎ接合部１５を備えたベース基板１０の上に半導体素子４０を接合している。ｎ型層１１の一部にｐ型層１３が拡散したｐｎ接合部１５が形成されたベース基板１０と、絶縁層２０及び金属層２５を介してベース基板に接合された少なくとも１つの半導体素子４０と、ｎ型層に導通されたｎ型端子５５及びｐ型層に導通されたｐ型端子５７と、から成る。【選択図】図１
2005045120.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体の一部に第２導電型半導体が形成されたｐｎ接合部を少なくとも１つ有する半導体ベース基板と、
絶縁層及び金属層を介して前記半導体ベース基板に接合された少なくとも１つの発熱素子と、
前記第１導電型半導体に導通された第１端子及び前記第２導電型半導体に導通された第２端子と、
から成ることを特徴とする半導体装置。
【請求項２】
前記発熱素子は半導体素子である請求項１に記載の半導体装置。
【請求項３】
前記ｐｎ接合部は、前記半導体素子の直下方に位置している請求項２に記載の半導体装置。
【請求項４】
前記ｐｎ接合部は、それ以外の部分よりも前記半導体ベース基板の表面から突出している請求項３に記載の半導体装置。
【請求項５】
前記絶縁層は、前記半導体ベース基板又は前記半導体素子と同一の構成元素を含む請求項２に記載の半導体装置。
【請求項６】
第１導電型半導体の一部に第２導電型半導体が形成されたｐｎ接合部を少なくとも１つ有する半導体ベース基板と、
絶縁層及び金属層を介して前記半導体ベース基板に接合された少なくとも１つの発熱素子と、
前記第１導電型半導体に導通された第１端子及び前記第２導電型半導体に導通された第２端子と、から成る半導体装置において、
前記ｐｎ接合部により前記発熱素子の温度を検知し、検知結果に基づき前記半導体ベース基板に内蔵された温度調整回路で該発熱素子の作動を制御することを特徴とする、発熱素子の制御方法。
【請求項７】
第１導電型半導体の一部に第２導電型半導体が形成されたｐｎ接合部を少なくとも１つ有し、第１絶縁層及び第１金属層を備えた第１半導体ベース基板と、
第２絶縁層及び第２金属層を備えた第２半導体ベース基板と、
前記第１半導体ベース基板と前記第２半導体ベース基板との間に配置された発熱素子と、
前記第１導電型半導体に導通された第１端子及び前記第２導電型半導体に導通された第２端子と、
から成ることを特徴とする半導体装置。
【請求項８】
前記発熱素子は半導体素子である請求項７に記載の半導体装置。
【請求項９】
前記ｐｎ接合部は前記半導体素子の直下方又は直上方に位置している請求項８に記載の半導体装置。
【請求項１０】
前記第１半導体ベース基板及び前記第２半導体ベース基板の少なくとも一方は、前記半導体素子と接する部分に凸部を有している請求項９に記載の半導体装置。
【請求項１１】
前記第１絶縁層は前記第１半導体ベース基板又は前記半導体素子と同一の元素を含み、前記第２絶縁層は前記第２半導体ベース基板又は該半導体素子と同一の元素を含む請求項８に記載の半導体装置。
【請求項１２】
第１導電型半導体の一部に第２導電型半導体が形成されたｐｎ接合部を少なくとも１つ有し、第１絶縁層及び第１金属層を備えた第１半導体ベース基板と、
第２絶縁層及び第２金属層を備えた第２半導体ベース基板と、
前記第１半導体ベース基板と前記第２半導体ベース基板との間に配置された発熱素子と、から成る半導体装置において、
前記ｐｎ接合部により前記発熱素子の温度を検知し、検知結果に基づき前記第１半導体ベース基板又は前記第２半導体ベース基板内に形成された温度調整回路で該発熱素子の作動を制御する、ことを特徴とする発熱素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子等の発熱素子を有する半導体装置、及びその発熱素子の作動を制御する制御方法に関する。
【背景技術】
【０００２】
半導体素子は作動時に熱を発生し、発熱により温度が一定以上に達すると半導体素子が熱破壊するおそれがある。温度上昇を検知するために、半導体素子内に温度検知部を設ける場合がある。
【０００３】
従来例（特許文献１参照）では、図１４及び図１５に示すように、半導体装置３００は半導体基板上に出力用トランジスタ３０５と、温度検知用トランジスタ３１０とを備えている。出力用トランジスタ３０５はコレクタ領域３０６、第１ベース領域３０７及び第１エミッタ領域３０８から成る。温度検知用トランジスタ３１０はコレクタ領域３０６、第２ベース領域３１１及び第２エミッタ領域３１２から成る。出力用トランジスタ３０５は温度検知用トランジスタ３１０の中央部の空き領域に配置している。
【特許文献１】特開平６−３４２８７６号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来例には以下の課題がある。まず、出力用トランジスタ３０５の中央部の空き領域に温度検知用トランジスタ３１０を配置したことから、半導体装置３００の構造が複雑になり、内部に特異部が生じている。特異部は耐量を低下させ、半導体装置３００の熱破壊の原因となり易い。
【０００５】
また、半導体装置３００の外部にパッドを設け、内部の温度検知用トランジスタ３１０をワイヤでパッドと接続しなければならず、半導体装置３００のサイズが大きくなる。さらに、温度上昇を検知したい半導体装置３００の全てに温度検知用トランジスタ３１０を形成する必要があり、半導体装置３００の選定の幅が狭まる。
【０００６】
本発明は上記事情に鑑みてなされたもので、半導体素子破壊耐量が大きく、サイズが小さく、選定の幅が広がる半導体装置及びその発熱素子の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、半導体素子等の発熱素子が搭載される半導体ベース基板内に温度検知部を設けることを基本的技術思想とする。
（１）第１発明による半導体装置は、請求項１に記載したように、第１導電型半導体の一部に第２導電型半導体が形成されたｐｎ接合部を少なくとも１つ有する半導体ベース基板と、絶縁層及び金属層を介して半導体ベース基板に接合された少なくとも１つの発熱素子と、第１導電型半導体に導通された第１端子及び第２導電型半導体に導通された第２端子と、から成ることを特徴とする。
【０００８】
この半導体装置において、発熱素子の作動時に発熱によりその温度が変化すると、発熱素子の近接に配置された半導体ベース基板内のｐｎ接合部が温度検知部として機能し、温度の変化を検知する。
【０００９】
請求項２の半導体素子は、請求項１において、発熱素子は半導体素子である。請求項３の半導体素子は、請求項２において、ｐｎ接合部は半導体素子の直下方に位置している。
【００１０】
請求項４の半導体素子は、請求項３において、ｐｎ接合部は、それ以外の部分よりも半導体ベース基板の表面から突出している。請求項５の半導体素子は、請求項２において、絶縁層は半導体ベース基板又は半導体素子と同一の構成元素を含む。
（２）第２発明による半導体装置の発熱素子の制御方法は、請求項６に記載したように、第１導電型半導体の一部に第２導電型半導体が形成されたｐｎ接合部を少なくとも１つ有する半導体ベース基板と、絶縁層及び金属層を介して半導体ベース基板に接合された少なくとも１つの発熱素子と、第１導電型半導体に導通された第１端子及び第２導電型半導体に導通された第２端子と、から成る半導体装置において、ｐｎ接合部により発熱素子の温度を検知し、検知結果に基づき半導体ベース基板に内蔵された温度調整回路で発熱素子の作動を制御することを特徴とする。
【００１１】
この発熱素子の制御方法において、半導体ベース基板内の温度調整回路はｐｎ接合部からの入力に基づき発熱素子の作動を制御し、許容範囲以上の発熱があるときはその作動を抑制又は停止する。
（３）第３発明による半導体装置は、請求項７に記載したように、第１導電型半導体の一部に第２導電型半導体が形成されたｐｎ接合部を少なくとも１つ有し第１絶縁層及び第１金属層を備えた第１半導体ベース基板と、第２絶縁層及び第２金属層を備えた第２半導体ベース基板と、第１半導体ベース基板と第２半導体ベース基板との間に配置された発熱素子と、第１導電型半導体に導通された第１端子及び第２導電型半導体に導通された第２端子と、から成ることを特徴とする。
【００１２】
この半導体装置において、半導体素子の作動時に発熱により温度が変化すると、第１半導体ベース基板又は第２半導体ベース基板のｐｎ接合部が温度検知部として機能し、温度の変化を検知する。
【００１３】
請求項８の半導体装置は、請求項７において、発熱素子は半導体素子である。請求項９の半導体装置は、請求項８において、ｐｎ接合部は半導体素子の直下方又は直上方に位置している。請求項１０の半導体装置は、請求項９において、第１半導体ベース基板及び第２半導体ベース基板の少なくとも一方は、半導体素子と接する部分に凸部を有している。請求項１１の半導体装置は、請求項８において、第１絶縁層は第１半導体ベース基板又は半導体素子と同一の構成元素を含み、第２絶縁層は第２半導体ベース基板又は半導体素子と同一の構成元素を含む。
（４）第４発明による半導体装置の発熱素子の制御方法は、請求項１２に記載したように、第１導電型半導体の一部に第２導電型半導体が形成されたｐｎ接合部を少なくとも１つ有し、第１絶縁層及び第１金属層を備えた第１半導体ベース基板と、第２絶縁層及び第２金属層を備えた第２半導体ベース基板と、第１半導体ベース基板と第２半導体ベース基板との間に配置された発熱素子と、から成る半導体装置において、
ｐｎ接合部により発熱素子の温度を検知し、検知結果に基づき第１半導体ベース基板又は第２半導体ベース基板内に形成された温度調整回路で発熱素子の作動を制御することを特徴とする。
【００１４】
この発熱素子の制御方法において、第１又は第２半導体ベース基板内の温度調整回路はｐｎ接合部からの入力に基づき発熱素子の作動を制御し、許容範囲以上の発熱があるときはその作動を抑制又は停止する。
【発明の効果】
【００１５】
（１）第１発明の半導体装置によれば、温度検知部を内蔵することなく、発熱素子の温度上昇を検知できるので、スイッチング特性や定常ＯＮ特性状況に応じた素子特性等を重視して半導体素子等の発熱素子を選定でき、また温度検知部と外部のパッド等との接続線が不要となる。
【００１６】
請求項２の半導体装置によれば、発熱素子が半導体素子である場合に、ｐｎ接合部で検知した半導体素子の温度に応じて、半導体素子を外部から制御できる。請求項３の半導体装置によれば、半導体素子の直下方にｐｎ接合部を位置させたので、発熱素子の温度が正確に検知できる。
【００１７】
請求項４の半導体装置によれば、発熱素子を搭載した半導体ベース基板の高さが低く抑えられる。半導体ベース基板から突出した凸部に発熱素子を搭載しへこみ部分をつくり込んで、突出していない部分のｐ型層及びｎ型層に外部接続端子を設ければ、外部接続端子が発熱素子の上面よりも低く抑えられるからである。
請求項５の半導体装置によれば、発熱素子と絶縁層との接合部分での歪みによるクラックの発生が防止される。半導体ベース基板と半導体素子との間に位置する絶縁層が半導体素子又は半導体ベース基板の構成元素を含むので、絶縁層の線膨張係数が発熱素子又はベース基板の線膨張係数と近い値となり、膨張量の差が少なくなるからである。
（２）請求項６の発熱素子の制御方法によれば、発熱素子における発熱量が多いとき、発熱温度が高いときは、検知温度に基づき温度調整回路で発熱素子の作動を制御することにより、発熱素子の動作不良や熱破壊を防止できる。
（３）請求項７の半導体装置によれば、発熱素子を上下両面から電気的に接続するように半導体ベース基板で挟み込んだため、温度検知部を内蔵することなく、発熱素子の温度上昇を検知できるので、スイッチング特性や定常ＯＮ特性状況に応じた素子特性等を重視して半導体素子等の発熱素子を選定でき、また温度検知部と外部のパッド等との接続線が不要となる。加えて、発熱素子と半導体ベース基板とを電気的に接続でき、両面から放熱でき、しかも両面で温度検知が可能となる。
【００１８】
請求項８の半導体装置によれば、発熱素子が半導体素子の場合に、ｐｎ接合部で検知した半導体素子の温度に応じて、半導体素子の作動を制御できる。請求項９の半導体装置によれば、半導体素子の直上方又は直下方にｐｎ接合部が位置するので、発熱素子の温度が正確に検知できる。請求項１０の半導体装置によれば、ｐｎ接合部が凸部の頂面に位置するため，ｐｎ接合部から出力する温度信号端子の高さを、凸部の高さと発熱素子の厚みとの合計よりも薄くすればよく、形成が容易になる。
【００１９】
請求項１１の半導体装置によれば，第１及び第２絶縁層が、半導体素子又は第１及び第２半導体ベース基板の構成元素を含むので、発熱素子の線膨張係数とベース基板又は発熱素子の線膨張係数とを近い値となる。その結果、発熱素子と第１及び第２絶縁層との接合部分での歪みによるクラックの発生が防止される。
（４）請求項１２の発熱素子の制御方法によれば、発熱素子における発熱量が多いとき、発熱温度が高いときは、検知温度に基づき温度調整回路で発熱素子の制御部に信号を送り作動を制御することにより、温度上昇に伴う発熱素子の動作不良や熱破壊を防止できる。
【発明を実施するための最良の形態】
【００２０】
Ａ．半導体装置
本発明の半導体装置には２つのタイプがある。第１タイプでは半導体ベース基板が１つで、第２タイプでは半導体ベース基板が２つである。
（１）第１タイプは、半導体ベース基板と、絶縁層及び金属層と、半導体素子等の発熱素子と、第１端子及び第２端子とを含む。
【００２１】
半導体ベース基板のｐｎ接合部はｎ型層の一部にｐ型層が拡散した、又はｐ型層の一部にｎ型層が拡散したダイオードから成る。半導体ベース基板は、ｐｎ接合部を含めその表面が平坦でも良いし、ｐｎ接合部が表面から突出していても良い。例えば、ｎ型層の一部を突出させ、突出部にｐ型層を形成すれば突出したｐｎ接合部を実現できる。
【００２２】
絶縁層は半導体ベース基板又は発熱素子と同じ構成元素を含むことができる。例えば、
絶縁層をＳｉＯ２で、半導体ベース基板をＳｉＣで形成すれば、両者にＳｉが含まれる。また、半導体ベース基板は、ｐｎ接合部での発熱に応じて発熱素子の作動を制御する温度調整回路を内蔵することができる。
（２）第２タイプは第１半導体ベース基板、その上の第１絶縁層及び第１金属層と、第２半導体ベース基板、その上の第２絶縁層及び第２金属層と、第１金属層と第２金属層との間の半導体素子等の発熱素子と、第１（ｎ型）端子及び第２（ｐ型）端子とを含む。見方を変えれば、発熱素子を間に挟んで、その両側に第１半導体ベース基板及び第２半導体ベース基板が配置されている。
【００２３】
第１導電型半導体（ｎ型層）及び第２導電型半導体（ｐ型層）は第１半導体ベース基板又は第２半導体ベース基板の何れか一方に搭載すれば良い。第１及び第２ベース基板は表面が平坦でも、ｐｎ接合部が突出していても良い。ｐｎ接合部は何れか一方の半導体ベース基板のみに設ければ良い。
【００２４】
第１及び第２絶縁層は、それぞれ第１及び第２半導体ベース基板又は発熱素子と同じ構成元素を含むことができる。例えば、第１及び第２絶縁層をＳｉＯ２で、第１及び第２半導体ベース基板をＳｉＣで形成すれば、両者にＳｉが含まれる。また、第１又は第２半導体ベース基板は、ｐｎ接合部での発熱に応じて発熱素子の作動を制御する温度調整回路を内蔵することができる。
Ｂ．半導体素子
第１タイプの半導体装置でも第２タイプの半導体装置でも、ベース基板に、絶縁層及び金属層を介して、１つ又は２個以上（複数）の発熱素子が接合される。発熱素子は半導体素子やヒーター用コイルを含み、複数個の半導体素子は電気的に並列に接続すること、又は電気的に独立して配置することができる。
【００２５】
半導体ベース基板が１つの場合、ｎ型端子及びｐ型端子はそれぞれｎ型層及びｐ型層に導通される。半導体ベース基板が２つの場合、ｎ型端子及びｐ型端子は２つづつ設けて、第１ｎ型端子及び第１ｐ型層が第１半導体ベース基板のｎ型層及びｐ型層に、第２ｎ型端子及び第２ｐ型層が第２半導体ベース基板の第２ｎ型層及び第２ｐ型層に、それぞれ導通される。ｐ型層及びｎ型層は第１半導体ベース基板又は第２半導体ベース基板の何れかに搭載すれば良い。ｎ型端子及びｐ型端子をｎ型層及びｐ型層に導通させるために絶縁層の一部を除去しベース基板上に局部的に金属部が形成される。
Ｃ．発熱素子の制御方法
発熱素子の制御方法では、発熱素子での発熱を半導体ベース基板内に形成したｐｎ接合で検知し、ｐｎ接合部での検知結果に基づき、半導体ベース基板内に形成した温度調整回路で発熱素子の作動を制御する。ｐｎ接合部及び温度調整回路は半導体ベース基板の製造時に同時に形成される。
Ｄ．半導体装置の製造方法
本発明の半導体装置の製造方法は、半導体ベース基板が１つの場合、ｐｎ接合部を持つベース基板を形成する工程と、絶縁膜及び金属層を積層する工程と、発熱素子を接合する工程と、第１型端子及び第２端子を形成する工程と、から成る。半導体素子を接合する工程と第１型端子及び第２端子を形成する工程とは何れを先に実行しても良い。なお、ｐｎ
接合部の形成時、必要に応じて温度調整回路も形成することができる。
【００２６】
半導体ベース基板が２つの場合、第１ｐｎ接合部を持つ第１半導体ベース基板を形成する工程と、第１絶縁膜及び第１金属層を積層する工程と、第１ｎ型端子及び第１ｐ型端子を形成する工程と、発熱素子を接合する工程と、第２ｐｎ接合部を持つ第２半導体ベース基板を形成する工程と、第２絶縁膜及び第２金属層を積層する工程と、第２ｎ型端子及び第２ｐ型端子を形成する工程と、から成る。なお、ｐｎ接合部の形成時、必要に応じて何れからの半導体ベース基板に発熱素子の温度調整回路も形成することができる。
【実施例】
【００２７】
以下、本発明の実施例を添付図面を参照しつつ説明する。
＜第１実施例＞
（構成）
図１、図２及び図３に第１実施例による半導体装置を示す。この半導体装置は半導体ベース基板（以下、「ベース基板」と呼ぶ）１０と、絶縁膜２０及び金属層２５と、半導体素子４０及びリードフレーム５０と、ｎ型端子５５及びｐ型端子５７と、モールド樹脂６０とから成る。ベース基板は１つで、温度検知部１５が突出し、１つの半導体素子４０が配置されている場合である。
【００２８】
図２、図３から分かるように、ベース基板１０はアンチモン等が含まれたシリコンから成るｎ型層１１と、ボロンが拡散されたｐ型層１３とを含む。ｎ型層１１は全体として矩形状で、その中央部に矩形状の盛上り部１２が形成され、他の部分よりも上方に突出している。突出した盛上り部１２上にｐ型層１３が形成されている。ｎ型層１１の盛上り部１２とｐ型層１３との間にｐｎ接合部（ダイオード）１５が形成されている。なお、ｐ型層とｎ型層はｐｎ逆転していても同様の効果が得られる。
【００２９】
図１、図２及び図３から分かるように、ベース基板１０にシリコンの酸化膜（ＳｉＯ2）から成る絶縁層（例えば膜厚約２μｍ）２０が積層されている。絶縁層２０はベース基板１０の右端部を除く部分を覆い、ｐｎ接合部１５に対応して中央部に上方に盛り上がった盛上り部２１が形成されている。
【００３０】
絶縁層２０上に積層された金属層２５は例えばニッケルから成り、ｎ型層１１からｐ型層１３にかけて広がっている。絶縁層２０の右側部に形成された第１金属部２６と、ベース基板１０の右端部に形成された第２金属部２７が、それぞれｎ型層１１及びｐ型層１３に導通している。
【００３１】
金属層２５の右半分に矩形状の半導体素子４０がはんだ層３０を介して接合され、ｐｎ接合部１５の真上方に位置している。絶縁層２０の一側に外部接続端子４５が、他側に外部接続端子４７が接合され、ワイヤ４６，４８により半導体素子４０の表面と結合されている。
【００３２】
金属層２５の左半分にリードフレーム５０がはんだ層３０を介して接合されている。リードフレーム５０は半導体素子４０に隣接したＬ字形の本体５１と、ベース基板１０から側方に突出した外部接続端子５２とを含む。はんだ３２により第１金属部２６に接合されたｎ型端子５５は外部接続端子４７と同じ方向に延び、はんだ３２により第２金属部２７に接合されたｐ型端子５７はｎ型端子５５と同方向に延びている。
【００３３】
モールド樹脂６０（図１及び図３では図示省略）はベース基板１０、半導体素子４０、リードフレーム５０、諸端子４５，５２，５５及び５７を封止して一体化している。
（製造方法）
上記半導体装置は以下のようにして製造した。先ず図４（ａ）に示すように、アンチモンを含んだシリコンから成るｎ型層１１にＳｉＯ２から成る保護酸化膜１７を形成する。ここで、保護酸化膜１７の代わりに窒素化合物を用いても良い。図４（ｂ）に示すように、保護酸化膜１７の上方からｐ型イオン（ボロン）を注入し、熱拡散させる。すると、図４（ｃ）に示すように、ｎ型層１１と保護酸化膜１７との間に拡散したｐ型層１３が形成される。
【００３４】
次に、図４（ｄ）に示すように、保護酸化膜１７を全て除去する。その後、中央部を残してその周囲のｐ型層１３を除去し、ｎ型層１１の表面をエッチングする。図４（ｅ）に示すように、ｎ型層１１の表面に酸化膜（ＳｉＯ２）から成る絶縁膜２０を積層する。絶縁膜２０はｐ型層１３の表面に積層された盛上り部２１を有する。
【００３５】
続いて、図４（ｆ）に示すように、ｎ型層１１及び絶縁層２０の上にニッケルを積層し、その後部分的にエッチングする。その結果、絶縁層２０に積層された金属層２５と、絶縁層２０の右端部に積層された第２金属部２７と、ベース基板１０に積層された第１金属部２６とが形成される。
【００３６】
最後に、図４（ｇ）に示すように、はんだ３０を介して、金属層２５の右端部に半導体端子４０を、左端部にリードフレーム５０を接合する。また、絶縁層２０に外部接続端子４５及び外部接続端子４７を取り付け、ワイヤ４６，４８で半導体素子４０とボンディングする。また、第１金属部２６にはんだ３１を介してｎ型端子５５を接合し、第２金属部２７にはんだ３２を介してｐ型端子５７を接合する。
（作用効果）
この実施例において、半導体素子４０が作動し発熱すると、ベース基板１０の温度が上昇する。その結果、温度検知用ダイオード１５（ｐ型端子５７及びｎ型端子５５間）のＶｆが低下するので、外部の温度検知回路（不図示）で半導体素子４０の温度上昇を検知できる。
【００３７】
この実施例によれば、半導体素子４０に接触するベース基板１０内に突出したｐｎ接合部１５から成る温度検知部を設けたので、以下の効果が得られる。
【００３８】
第１に、半導体素子４０は温度検知部を内蔵せず、内部に特異部がなくなるので、破壊耐量が増加する。第２に、温度検知部を内蔵した半導体素子を含むことが不要となり、スイッチング特性や定常ＯＮ特性状況に応じた素子特性等を重視して半導体素子を選定することができ、選定の幅が広がる。
【００３９】
第３に、半導体素子４０が内部に温度検知部を内蔵しないので、外部のパッド、及び半導体素子とパッドとを接続するワイヤが不要になる。その結果、半導体装置のサイズを小さくできる。第４に、ベース基板１０の中央部のｐ型層１３が上方に突出しているので、外部接続端子の高さを抑えることができ、半導体素子４０を搭載したベース基板１０の高さが低く抑えられる。
＜第２実施例＞
図５、図６及び図７に示した第２実施例は、第１実施例と比べて、ベース基板が平坦である点が異なる。
【００４０】
ベース基板８０はｎ型層８２とｐ型層８３とを含み、両者間にｐｎ接合（ダイオード）８４が形成されている。絶縁層８６の一部に切欠き８７及び８８が形成され、金属層９０がｎ型層８２からｐ型層８３に渡る部分を覆っている。切欠き８７に進入した第１金属部９２はｎ型層８２に導通し、切欠き８８に進入した第２金属部９３はｐ型層８３に導通している。
【００４１】
金属層９０の右半分に半導体素子９５が、左半分にリードフレーム９８が、はんだ層９６を介して接合されている。絶縁層８６の一側に一つの外部接続端子１０１が、他側に一つの外部接続端子１０２が接合され、半導体素子９５の表面とワイヤボンディングされている。リードフレーム９８は外部接続端子９９を持つ。第１切欠き８７に進入した第１金属部１０５に導通されたｎ型端子９２、及び第２切欠き８８に進入した第２金属部１０７に導通されたｐ型端子９３は外部接続端子１０３と同じ方向に延びている。
【００４２】
この半導体装置の製造時、先ず、図７（ａ）に示すように、ベース基板８０、ｎ型層８２の表面に保護酸化膜８１を形成する。図７（ｂ）に示すように、フォトマスクにより保護酸化膜８１上の所定領域にレジストパターン（膜厚２μｍ）８５を形成する。
【００４３】
図７（ｃ）に示すように、保護酸化膜８１が露出した領域のｎ型層８２に表面側からｐ型イオンを注入する。図７（ｄ）に示すように、レジストパターン８５を除去するとともに、加熱によりｎ型層８２の中央部にｐ型層８３の拡散層を形成する。図７（ｅ）に示すように、保護酸化膜８１を除去すると、ベース基板８０が完成する。
【００４４】
次に、図７（ｆ）に示すように、ベース基板８０の表面に酸化絶縁層８６（膜厚約２μｍ）を形成する。絶縁層８６の一部をエッチングにより除去して、切欠き８７及び８８を形成する。図７（ｇ）に示すように、絶縁層８６上に金属層９０を形成し、第１金属部１０５を切欠き８７に進入させ、第２金属部１０７が切欠き８８内に進入させる。
【００４５】
最後に、図７（ｈ）に示すように、金属層９０にはんだ層８６を介して半導体素子９５及びリードフレーム９８を接合する。第１金属部１０５にはんだ層１０６によりｎ型端子９２を接合し、第２金属部１０７にはんだ層１０８によりｐ型端子９３を接合する。
【００４６】
この実施例によれば、第１実施例の効果に加えて、ベース基板が平坦なため、半導体装置の構造が簡単になり、製造し易い効果が得られる。
＜第３実施例＞
図８及び図９に示す第３実施例は、第１実施例と比べて、ベース基板の表面が平坦で、半導体素子が２つ配置されている点が異なる。
【００４７】
詳述すると、表面が平坦なベース基板１１０ではｎ型層１１１の中央の広い領域にわたってｐ型層１１２が形成されている。ベース基板１１０上に絶縁層１１５を介して配置された金属層１１６上に、二つの半導体素子１２１及び１２２と、一つのリードフレーム１２５とが配置されている。その結果、第１半導体素子１２１及び第２半導体素子１２２の下方にｐｎ接合部から成る温度検知部１１３が形成されている。
【００４８】
絶縁層１１５の一側部に１つの外部接続端子１２６が配置され、他側部に二つの外部接続端子１２７及び１２８が配置されている。第１半導体素子１２１及び第２半導体素子１２２の表面とコレクタ電極１２６及び外部接続端子１２７、１２８との間がワイヤボンディングされている。また、金属層１１６を介して第１半導体素子１２１及び第２半導体素子１２２とリードフレーム１２５が導通されている。その結果、第１半導体素子１２１と第２半導体素子１２２とは電気的に並列に接続されている。
【００４９】
ｎ型層１１１には第１金属部１１７を介してｎ型端子１３１が接続され、ｐ型層１１２には第２金属部１１８を介してｐ型端子１３２が接続されている。
【００５０】
この実施例によれば、第１実施例の効果に加えて、２つの第１半導体素子１２１及び第２半導体素子１２２の発熱が、１組のｎ型端子１３１及びｐ型端子１３２により検知できる効果が得られる。
＜第４実施例＞
図１０及び図１１に示す第４実施例は、第２実施例と比べて、２つの半導体素子が電気的に独立している点が異なる。
【００５１】
ベース基板１４０のｎ型層１４１の中央部に大きなｐ型層１４２が形成され、その上に絶縁層１４５及び金属層１４７が積層されている。ｐｎ接合部１４３の上方に第１半導体素子１５１及び第２半導体素子１５６が少し離れて配置されている。絶縁層１４５の一側に外部接続端子１５２及び外部接続端子１５７が取り付けられ、他側部に外部接続端子１５３及び外部接続端子１５８が取り付けられ、第１半導体素子１５１及び第２半導体素子１５６とワイヤボンディングされている。
【００５２】
左方リードフレーム１６１と右方リードフレーム１６３との間に、第１金属部１６５を介してｎ型層１４１に導通したｎ型端子１６６が形成され、第１半導体素子１５１と第２半導体素子１５６との間に、第２金属部１６７を介してｐ型層１４４に導通したｐ型端子１６８が形成されている。
【００５３】
この実施例によれば、独立した２つの第１半導体素子１５１及び第２半導体素子１５６により制御対象を制御できる他、第３実施例と同様の効果が得られる。
＜第５実施例＞
図１２に示す第５実施例は、第１実施例と比べて、半導体素子の両側に金属層及び絶縁層を介してベース基板を配置している点が異なる。
【００５４】
下方（第１）ベース基板１７２、下方（第１）絶縁層１７４、下方（第１）金属層１７６の構成は、基本的に第１実施例のベース基板１０、絶縁層２０及び金属層２５の構成と同じである。上方（第２）ベース基板１８２、上方（第２）絶縁層１８４、上方（第２）金属層１８６の構成は、半導体素子１７０に対して、下方ベース基板１７２、下方絶縁層１７４、下方金属層１７６の構成と対称である。
【００５５】
この半導体装置の製造時は、下方ベース基板１７２を形成し、下方絶縁膜１７４及び下方金属層１７６を介して半導体素子１８０を接合する。また、下方外部接続端子１７３や下方外部接続端子１７５等を形成する。次に、上方外部接続端子１８３や上方外部接続端子１８５等を形成する。第２金属層１８６及び第２絶縁膜１８４を介して第２ｐｎ接合部を持つ第２ベース基板１８２を形成する。
【００５６】
その際、第１実施例でベース基板１０に絶縁層２０及び金属層２５を介して半導体素子４０を接合するのと同じ工程で、第１ベース基板１７２に第１絶縁層１７４及び第１金属層１７６を介して半導体素子１８０を接合する。その後、第１実施例と反対の工程を実行し、第２金属層１８６及び第２絶縁層１８４を介して第２ベース基板１８２を接合すれば良い。なお、下方金属層１７６、上方金属層１８４にｎ型端子及びｐ型端子（不図示）が形成されている。
【００５７】
この実施例によれば、第１実施例の効果に加えて、半導体素子１８０の上下両面に、温度検知部を持つベース基板１７２及び１８２が配置されているので、温度上昇を確実に検知できる効果が得られる。また、半導体素子１７０での発熱が上下両面から放熱されるので放熱効果が良く、温度検出端子の高さが低く抑えられる。
【００５８】
なお、温度検出端子を上方又は下方のみに形成する場合、半導体素子のパターンが形成されている側に温度検出端子を配置すれば、半導体素子の温度をより正確に検出できる。
＜第６実施例＞
図１３に示す第６実施例では、半導体素子はその発熱に応じて作動が制御されるようになっている。即ち、ベース基板２００内にはｎ型層２０１及びｐ型層２０２によるｐｎ接合部２０３の他に、温度調整回路２０５が形成されている。
【００５９】
この温度調整回路２０５はｐ型層２０２とｎ型層２０１との間に発生する温度検出ダイオードのＶｆを読み取り、Ｖｆがある一定値以下になると半導体素子の端子に出力を抑える信号を入力する回路から成る。
【００６０】
温度調整回路２０５の上方では絶縁層２１１が切り欠かれ、切欠きを利用して取り付けられた制御端子２１３が温度調整回路２０５に導通している。温度調整回路２０５はベース基板の製造時に温度検出ダイオードを形成するｐ型・ｎ型イオンの注入拡散工程でパターンを作ることにより形成された。金属層２１２を介して半導体素子２１０が搭載され、制御信号接続線２１６により制御端子２１３と接続されている。
【００６１】
この実施例において、半導体素子２１０での発熱（発熱量や発熱温度）に応じてｐｎ接合２０３の電圧が変化し、その変化（一般的には低下する）を温度調整回路２０５の基準電圧と比較する。発熱が所定状態を超えたときは、温度調整回路２０５が接続線２１６を介して半導体素子２１０に信号を送り、その作動を抑制したり、冷却手段（不図示）の冷却能力を向上させる。こうして、発熱による半導体素子２１０の動作不良や熱破壊を防止できる。
【００６２】
なお、上記第１実施例のベース基板１１や、第５実施例のいずれか一方のベース基板  １７２又は１８２等に上記温度調整回路２０５と同様の温度調整回路を形成することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施例を示す平面図である。
【図２】図１の横断面図である。
【図３】図１の一部縦断面図である。
【図４】（ａ）から（ｇ）は第１実施例の製造工程を示す説明図である。
【図５】第２実施例の平面図である。
【図６】図５の横断面図である。
【図７】（ａ）から（ｈ）は第２実施例の製造工程を示す説明図である。
【図８】第３実施例の平面図である。
【図９】図８の横断面図である。
【図１０】第４実施例の平面図である。
【図１１】図１０の横断面図である。
【図１２】第５実施例の断面図である。
【図１３】第６実施例の断面図である。
【図１４】従来例の平面図である。
【図１５】図１３の断面図である。
【符号の説明】
【００６４】
１０：ベース基板                    １１：ｎ型層
１３：ｐ型層                        １５：ｐｎ接合部
２０：絶縁層                        ２５：金属層
２６：第１金属部                    ２７：第２金属部
３０：はんだ層                      ４０：半導体素子
４５：リードフレーム                ５５：ｎ型端子
５７：ｐ型端子                      ２０５：温度調整回路
【図１】
2005045120.tif 000003
【図２】
2005045120.tif 000004
【図３】
2005045120.tif 000005
【図４】
2005045120.tif 000006
【図５】
2005045120.tif 000007
【図６】
2005045120.tif 000008
【図７】
2005045120.tif 000009
【図８】
2005045120.tif 000010
【図９】
2005045120.tif 000011
【図１０】
2005045120.tif 000012
【図１１】
2005045120.tif 000013
【図１２】
2005045120.tif 000014
【図１３】
2005045120.tif 000015
【図１４】
2005045120.tif 000016
【図１５】
2005045120.tif 000017