(57)【要約】【課題】  歪特性を確保しつつ同時に良好な雑音特性も得られる差動用低雑音バイアス回路を提供する。【解決手段】  トランジスタＱ１１のコレクタは、抵抗Ｒ１５を介して電圧供給点（Ｖｃｃ）に接続されている。トランジスタＱ１１のベースは、直列接続された抵抗Ｒ１３及びＲ１１を介して、トランジスタＱ１のベースに接続されている。抵抗Ｒ１１と抵抗Ｒ１３との接続点は、さらにトランジスタＱ１１のコレクタに接続されている。トランジスタＱ１２のコレクタは、抵抗Ｒ１６を介して接続点Ａにおいて電圧供給点と接続されている。トランジスタＱ１２のベースは、直列接続された抵抗Ｒ１４及びＲ１２を介して、トランジスタＱ２のベースに接続されている。抵抗Ｒ１２と抵抗Ｒ１４との接続点は、さらにトランジスタＱ１２のコレクタに接続されている。この構成により、接続点Ａで高周波接地される。【選択図】  図１
2005236971.tif 000002
【特許請求の範囲】
【請求項１】
差動トランジスタのベース又はゲートに低雑音のバイアス電流を供給する差動用低雑音バイアス回路であって、
前記差動トランジスタの一方のベース又はゲートに一方端が接続される第１抵抗と、
前記差動トランジスタの他方のベース又はゲートに一方端が接続される第２抵抗と、
前記第１抵抗の他方端に一方端が接続される第３抵抗と、
前記第２抵抗の他方端に一方端が接続される第４抵抗と、
ベース又はゲートに前記第３抵抗の他方端が接続される第１トランジスタと、
ベース又はゲートに前記第４抵抗の他方端が接続される第２トランジスタとを備え、
前記第１抵抗と前記第３抵抗との接続点、前記第２抵抗と前記第４抵抗との接続点、前記第１トランジスタのコレクタ又はドレイン、及び前記第２トランジスタのコレクタ又はドレインに、電圧供給点より接地素子を介して直流電圧が供給されることを特徴とする、差動用低雑音バイアス回路。
【請求項２】
前記接地素子は、
前記第１抵抗と前記第３抵抗との接続点、及び前記第１トランジスタのコレクタ又はドレインと、前記電圧供給点とを接続する第５抵抗と、
前記第２抵抗と前記第４抵抗との接続点、及び前記第２トランジスタのコレクタ又はドレインと、前記電圧供給点とを接続する第６抵抗とで構成されることを特徴とする、請求項１に記載の差動用低雑音バイアス回路。
【請求項３】
前記接地素子は、
前記第１トランジスタのコレクタ又はドレインと、前記電圧供給点とを接続する第５抵抗と、
前記第２トランジスタのコレクタ又はドレインと、前記電圧供給点とを接続する第６抵抗と、
ベース又はゲートが、前記第１トランジスタのコレクタ又はドレインと接続され、かつ、エミッタ又はソースが、前記第１抵抗と前記第３抵抗との接続点に接続される第３トランジスタと、
ベース又はゲートが、前記第２トランジスタのコレクタ又はドレインと接続され、かつ、エミッタ又はソースが、前記第２抵抗と前記第４抵抗との接続点に接続される第４トランジスタと、
前記第１トランジスタのコレクタ又はドレインとエミッタ又はソースとを接続する第１キャパシタと、
前記第２トランジスタのコレクタ又はドレインとエミッタ又はソースとを接続する第２キャパシタとで構成されることを特徴とする、請求項１に記載の差動用低雑音バイアス回路。
【請求項４】
前記接地素子は、
前記第１トランジスタのコレクタ又はドレイン、及び前記第２トランジスタのコレクタ又はドレインと、前記電圧供給点とを接続する第５抵抗と、
ベース又はゲートが、前記第１トランジスタのコレクタ又はドレインと接続され、かつ、エミッタ又はソースが、前記第１抵抗と前記第３抵抗との接続点に接続される第３トランジスタと、
ベース又はゲートが、前記第２トランジスタのコレクタ又はドレインと接続され、かつ、エミッタ又はソースが、前記第２抵抗と前記第４抵抗との接続点に接続される第４トランジスタとで構成されることを特徴とする、請求項１に記載の差動用低雑音バイアス回路。
【請求項５】
前記第１及び第２トランジスタは、ＮＰＮ型のバイポーラトランジスタ又はＮチャネル型のＭＯＳ電界効果トランジスタであることを特徴とする、請求項１に記載の差動用低雑音バイアス回路。
【請求項６】
前記第１及び第２トランジスタのエミッタ又はソースは、それぞれ接地されていることを特徴とする、請求項５に記載の差動用低雑音バイアス回路。
【請求項７】
前記第１及び第２トランジスタのエミッタ又はソースは、それぞれ抵抗を介して接地されていることを特徴とする、請求項５に記載の差動用低雑音バイアス回路。
【請求項８】
前記第１及び第２トランジスタのエミッタ又はソースは、それぞれインダクタを介して接地されていることを特徴とする、請求項５に記載の差動用低雑音バイアス回路。
【請求項９】
前記第１及び第２トランジスタは、ＰＮＰ型のバイポーラトランジスタ又はＰチャネル型のＭＯＳ電界効果トランジスタであることを特徴とする、請求項１に記載の差動用低雑音バイアス回路。
【請求項１０】
前記第１及び第２トランジスタのエミッタ又はソースは、それぞれ前記電圧供給点に接続されていることを特徴とする、請求項９に記載の差動用低雑音バイアス回路。
【請求項１１】
前記第１及び第２トランジスタのエミッタ又はソースは、それぞれ抵抗を介して前記電圧供給点に接続されていることを特徴とする、請求項９に記載の差動用低雑音バイアス回路。
【請求項１２】
前記第１及び第２トランジスタのエミッタ又はソースは、それぞれインダクタを介して前記電圧供給点に接続されていることを特徴とする、請求項９に記載の差動用低雑音バイアス回路。
【請求項１３】
前記接地素子から電圧供給点又は接地点までの接続が、１本の配線で行われていることを特徴とする、請求項１に記載の差動用低雑音バイアス回路。
【請求項１４】
低雑音のバイアス電流を発生させる差動用低雑音バイアス回路と所定の差動信号処理を実行する差動信号処理回路とを含む差動信号処理装置であって、
前記差動用低雑音バイアス回路は、
第１抵抗と、
第２抵抗と、
前記第１抵抗の他方端に一方端が接続される第３抵抗と、
前記第２抵抗の他方端に一方端が接続される第４抵抗と、
ベース又はゲートに前記第３抵抗の他方端が接続される第１トランジスタと、
ベース又はゲートに前記第４抵抗の他方端が接続される第２トランジスタとを備え、
前記第１抵抗と前記第３抵抗との接続点、前記第２抵抗と前記第４抵抗との接続点、前記第１トランジスタのコレクタ又はドレイン、及び前記第２トランジスタのコレクタ又はドレインに、電圧供給点より接地素子を介して直流電圧が供給され、
前記差動信号処理回路が、前記第１抵抗及び第２抵抗の一方端からそれぞれ供給されるバイアス電流を用いて、所定の差動信号処理を実行する、差動信号処理装置。
【請求項１５】
前記差動信号処理回路は、
ベース又はゲートに前記第１抵抗の一方端が接続され、かつエミッタ又はソースが高周波接地された第３トランジスタと、
ベース又はゲートに前記第２抵抗の一方端が接続され、かつエミッタ又はソースが高周波接地された第４トランジスタとを備え、
前記第３及び第４トランジスタは、ベース又はゲートにそれぞれ差動入力される信号を、コレクタ又はドレインから増幅して出力することを特徴とする、請求項１４に記載の差動信号処理装置。
【請求項１６】
前記差動信号処理回路は、
ベース又はゲートに前記第１抵抗の一方端が接続され、かつコレクタ又はドレインが所定の電位に接続された第３トランジスタと、
ベース又はゲートに前記第２抵抗の一方端が接続され、かつコレクタ又はドレインが所定の電位に接続された第４トランジスタとを備え、
前記第３及び第４トランジスタは、ベース又はゲートにそれぞれ差動入力される信号を、エミッタ又はソースからインピーダンス変換して出力することを特徴とする、請求項１４に記載の差動信号処理装置。
【請求項１７】
前記差動信号処理回路は、
ベース又はゲートに前記第１抵抗の一方端が接続された第３トランジスタと、
ベース又はゲートに前記第２抵抗の一方端が接続され、かつエミッタ又はソースが前記第３トランジスタのエミッタ又はソースと接続された第４トランジスタとを備え、
前記第３及び第４トランジスタは、エミッタ又はソースに第１の信号を入力し、ベース又はゲートに第２の信号をそれぞれ差動入力し、コレクタ又はドレインから第１の信号と第２の信号とをミキシングして出力することを特徴とする、請求項１４に記載の差動信号処理装置。
【請求項１８】
前記差動信号処理回路は、
ベース又はゲートに前記第２抵抗の一方端が接続された第５トランジスタと、
ベース又はゲートに前記第１抵抗の一方端が接続され、かつエミッタ又はソースが前記第５トランジスタのエミッタ又はソースと接続された第６トランジスタとをさらに備え、
前記第５及び第６トランジスタは、エミッタ又はソースに前記第１の信号を逆相で入力し、ベース又はゲートに第２の信号をそれぞれ差動入力し、コレクタ又はドレインから第１の信号と第２の信号とをミキシングして出力することを特徴とする、請求項１７に記載の差動信号処理装置。
【請求項１９】
前記差動信号処理回路は、
ベース又はゲートに前記第１抵抗の一方端が接続され、かつエミッタ又はソースが高周波接地された第３トランジスタと、
ベース又はゲートに前記第２抵抗の一方端が接続され、かつエミッタ又はソースが高周波接地された第４トランジスタと、
前記第３トランジスタのベース又はゲートと前記第４トランジスタのコレクタ又はドレインとを接続する第１キャパシタと、
前記第４トランジスタのベース又はゲートと前記第３トランジスタのコレクタ又はドレインとを接続する第２キャパシタとを備え、
前記第３及び第４トランジスタは、エミッタ又はソースが高周波接地され、コレクタ又はドレインから発振した差動信号を出力することを特徴とする、請求項１４に記載の差動信号処理装置。
【請求項２０】
前記接地素子は、
前記第１抵抗と前記第３抵抗との接続点、及び前記第１トランジスタのコレクタ又はドレインと、前記電圧供給点とを接続する第５抵抗と、
前記第２抵抗と前記第４抵抗との接続点、及び前記第２トランジスタのコレクタ又はドレインと、前記電圧供給点とを接続する第６抵抗とで構成されることを特徴とする、請求項１５に記載の差動信号処理装置。
【請求項２１】
前記接地素子は、
前記第１トランジスタのコレクタ又はドレインと、前記電圧供給点とを接続する第５抵抗と、
前記第２トランジスタのコレクタ又はドレインと、前記電圧供給点とを接続する第６抵抗と、
ベース又はゲートが、前記第１トランジスタのコレクタ又はドレインと接続され、かつ、エミッタ又はソースが、前記第１抵抗と前記第３抵抗との接続点に接続される第５トランジスタと、
ベース又はゲートが、前記第２トランジスタのコレクタ又はドレインと接続され、かつ、エミッタ又はソースが、前記第２抵抗と前記第４抵抗との接続点に接続される第６トランジスタと、
前記第１トランジスタのコレクタ又はドレインとエミッタ又はソースとを接続する第１キャパシタと、
前記第２トランジスタのコレクタ又はドレインとエミッタ又はソースとを接続する第２キャパシタとで構成されることを特徴とする、請求項１５に記載の差動信号処理装置。
【請求項２２】
前記接地素子は、
前記第１トランジスタのコレクタ又はドレイン、及び前記第２トランジスタのコレクタ又はドレインと、前記電圧供給点とを接続する第５抵抗と、
ベース又はゲートが、前記第１トランジスタのコレクタ又はドレインと接続され、かつ、エミッタ又はソースが、前記第１抵抗と前記第３抵抗との接続点に接続される第５トランジスタと、
ベース又はゲートが、前記第２トランジスタのコレクタ又はドレインと接続され、かつ、エミッタ又はソースが、前記第２抵抗と前記第４抵抗との接続点に接続される第６トランジスタとで構成されることを特徴とする、請求項１５に記載の差動信号処理装置。
【請求項２３】
前記第１〜第４トランジスタは、ＮＰＮ型のバイポーラトランジスタ又はＮチャネル型のＭＯＳ電界効果トランジスタであることを特徴とする、請求項１５に記載の差動信号処理装置。
【請求項２４】
前記第１〜第４トランジスタのエミッタ又はソースは、それぞれ接地されていることを特徴とする、請求項２３に記載の差動信号処理装置。
【請求項２５】
前記第１〜第４トランジスタのエミッタ又はソースは、それぞれ抵抗を介して接地されていることを特徴とする、請求項２３に記載の差動信号処理装置。
【請求項２６】
前記第１〜第４トランジスタのエミッタ又はソースは、それぞれインダクタを介して接地されていることを特徴とする、請求項２３に記載の差動信号処理装置。
【請求項２７】
前記第１〜第４トランジスタは、ＰＮＰ型のバイポーラトランジスタ又はＰチャネル型のＭＯＳ電界効果トランジスタであることを特徴とする、請求項１５に記載の差動信号処理装置。
【請求項２８】
前記第１〜第４トランジスタのエミッタ又はソースは、それぞれ電圧供給点に接続されていることを特徴とする、請求項２７に記載の差動信号処理装置。
【請求項２９】
前記第１〜第４トランジスタのエミッタ又はソースは、それぞれ抵抗を介して電圧供給点に接続されていることを特徴とする、請求項２７に記載の差動信号処理装置。
【請求項３０】
前記第１〜第４トランジスタのエミッタ又はソースは、それぞれインダクタを介して電圧供給点に接続されていることを特徴とする、請求項２７に記載の差動信号処理装置。
【請求項３１】
前記接地素子から電圧供給点又は接地点までの接続が、１本の配線で行われていることを特徴とする、請求項１５に記載の差動信号処理装置。
【請求項３２】
前記差動信号処理回路は、
ベース又はゲートに所定の電位が接続され、エミッタ又はソースに前記第３トランジスタのコレクタ又はドレインが接続された第５トランジスタと、
ベース又はゲートに所定の電位が接続され、エミッタ又はソースに前記第４トランジスタのコレクタ又はドレインが接続された第６トランジスタとをさらに備え、
前記第３及び第４トランジスタのベース又はゲートにそれぞれ差動入力される信号が、前記第５及び第６トランジスタのコレクタ又はドレインから増幅して出力されることを特徴とする、請求項１５に記載の差動信号処理装置。
【請求項３３】
前記第５トランジスタのコレクタ又はドレインと前記第３トランジスタのベース又はゲートとが第１の帰還回路を介して接続され、
前記第６トランジスタのコレクタ又はドレインと前記第４トランジスタのベース又はゲートとが第２の帰還回路を介して接続されていることを特徴とする、請求項１５に記載の差動信号処理装置。
【請求項３４】
前記第１及び第２の帰還回路に、抵抗の直列回路が用いられることを特徴とする、請求項３３に記載の差動信号処理装置。
【請求項３５】
前記第１及び第２の帰還回路に、抵抗とキャパシタの並列回路が用いられることを特徴とする、請求項３３に記載の差動信号処理装置。
【請求項３６】
送信及び受信時のアンテナを共有する共用器と、
請求項１９に記載の差動信号処理装置を用いた第１の発振器と、
前記共用器から出力される受信信号を増幅する、請求項１５に記載の差動信号処理装置を用いた第１の増幅器と、
前記第１の増幅器で増幅された受信出力を前記第１の発振器の信号で復調する、請求項１８に記載の差動信号処理装置を用いた復調器と、
請求項１９に記載の差動信号処理装置を用いた第２の発振器と、
送信信号を前記第２の発振器の信号で変調する、請求項１８に記載の差動信号処理装置を用いた変調器と、
前記変調器から出力される送信信号を増幅して前記共用器に出力する、請求項１５に記載の差動信号処理装置を用いた第２の増幅器とを備える、無線回路装置。
【請求項３７】
信号送信時に、前記第２の増幅器、第２の発振器及び前記変調器を制御して、送信信号の送信電力を増加させると同時に、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を増加させる制御を行う制御回路をさらに備える、請求項３６に記載の無線回路装置。
【請求項３８】
信号送信時以外に、前記第２の増幅器、第２の発振器及び前記変調器を制御して、送信信号の送信電力を減少させると同時に、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を減少させる制御を行う制御回路をさらに備える、請求項３６に記載の無線回路装置。
【請求項３９】
前記第２の増幅器から出力される送信信号の一部を取り出すカプラと、
前記カプラで取り出された送信信号の電力レベルを検出するレベル検出回路と、
前記レベル検出回路で検出された電力レベルに応じて、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を変化させる制御回路とをさらに備え、
前記制御回路は、前記レベル検出回路で検出された電力レベルが大きくなると、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を増加させるように制御することを特徴とする、請求項３６に記載の無線回路装置。
【請求項４０】
前記第２の増幅器から出力される送信信号の一部を取り出すカプラと、
前記カプラで取り出された送信信号の電力レベルを検出するレベル検出回路と、
前記レベル検出回路で検出された電力レベルに応じて、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を変化させる制御回路とをさらに備え、
前記制御回路は、前記レベル検出回路で検出された電力レベルが小さくなると、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を減少させるように制御することを特徴とする、請求項３６に記載の無線回路装置。
【請求項４１】
前記第１の増幅器から出力される受信信号を入力し、受信信号の電力レベルを検出するレベル検出回路と、
前記レベル検出回路で検出された電力レベルに応じて、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を変化させる制御回路とをさらに備え、
前記制御回路は、前記レベル検出回路で検出された電力レベルが大きくなると、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を増加させるように制御することを特徴とする、請求項３６に記載の無線回路装置。
【請求項４２】
前記第１の増幅器から出力される受信信号を入力し、受信信号の電力レベルを検出するレベル検出回路と、
前記レベル検出回路で検出された電力レベルに応じて、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を変化させる制御回路とをさらに備え、
前記制御回路は、前記レベル検出回路で検出された電力レベルが小さくなると、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を減少させるように制御することを特徴とする、請求項３６に記載の無線回路装置。
【請求項４３】
前記第１の増幅器から出力される受信信号と前記復調器から出力される受信信号とを入力し、２つの受信信号の電力レベルを検出及び比較するレベル検出回路と、
前記レベル検出回路で検出及び比較された電力レベル差に応じて、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を変化させる制御回路とをさらに備え、
前記制御回路は、前記レベル検出回路で検出された電力レベル差が大きくなると、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を増加させるように制御することを特徴とする、請求項３６に記載の無線回路装置。
【請求項４４】
前記第１の増幅器から出力される受信信号と前記復調器から出力される受信信号とを入力し、２つの受信信号の電力レベルを検出及び比較するレベル検出回路と、
前記レベル検出回路で検出及び比較された電力レベル差に応じて、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を変化させる制御回路とをさらに備え、
前記制御回路は、前記レベル検出回路で検出された電力レベル差が小さくなると、前記第１の増幅器、前記第１の発振器及び前記復調器の消費電流を減少させるように制御することを特徴とする、請求項３６に記載の無線回路装置。
【請求項４５】
請求項１に記載の差動用低雑音バイアス回路を用いた、２逓倍回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動用低雑音バイアス回路及び差動信号処理装置に関し、より特定的には、差動構成のトランジスタに低雑音の直流電圧を供給する差動用低雑音バイアス回路、及びそのバイアス回路を用いた差動信号処理装置に関する。
【背景技術】
【０００２】
携帯電話等の無線通信機器の急速な普及に伴い、無線信号を処理する機能部分（無線回路部）の小型化の必要性が増している。そのため、無線通信機器の分野では、無線回路部をＩＣ化することが近年のトレンドである。この無線回路部をＩＣ化するためには、従来個別の部品やモジュールで作られていた増幅器や発振器等をＩＣ化する必要がある。
【０００３】
図２３及び図２４に、一般的な従来の差動信号処理装置（差動増幅装置）の回路構成を示す（特許文献１及び特許文献２を参照）。
まず、図２３に示す従来の差動信号処理装置５０１は、バイアス回路５１１と、差動増幅回路５２１とで構成される。差動用低雑音バイアス回路５１１は、抵抗Ｒ１１１〜Ｒ１１４と、ＮＰＮ型のバイポーラトランジスタＱ１１１とを備える。差動増幅回路５２１は、ＮＰＮ型のバイポーラトランジスタＱ１〜Ｑ４と、バイアス回路ｂとを備える。
【０００４】
差動増幅回路５２１において、トランジスタＱ１及びＱ２のベースには、差動信号（ＩＮ）がそれぞれ入力されると共に、バイアス回路５１１によって所定のバイアス電流が供給される。トランジスタＱ１及びＱ２のエミッタは、共に接地されている。トランジスタＱ１及びＱ２のコレクタには、トランジスタＱ３及びＱ４のエミッタがそれぞれ接続される。トランジスタＱ３及びＱ４のベースには、バイアス回路ｂによって所定の電位が供給される。
【０００５】
バイアス回路５１１において、トランジスタＱ１１１のコレクタは、抵抗Ｒ１１４を介して電圧供給点（Ｖｃｃ）に接続されている。トランジスタＱ１１１のベースは、抵抗Ｒ１１３を介して、コレクタ（接続点Ｅ）に接続されている。トランジスタＱ１１１のコレクタ（接続点Ｅ）は、抵抗Ｒ１１１を介して差動増幅回路５２１のトランジスタＱ１のベースに、抵抗Ｒ１１２を介して差動増幅回路５２１のトランジスタＱ２のベースに、それぞれ接続されている。トランジスタＱ１１１のエミッタは、接地されている。
【０００６】
また、図２４に示す従来の差動信号処理装置５０２は、バイアス回路５１２と、差動増幅回路５２１とで構成される。差動用低雑音バイアス回路５１２は、抵抗Ｒ１１１及びＲ１１２と、ＮＰＮ型のバイポーラトランジスタＱ１１１及びＱ１１２と、バイパスキャパシタＣ１１１及びＣ１１２とを備える。差動増幅回路５２１は、上述した通りである。
【０００７】
トランジスタＱ１１１のコレクタは、電圧供給点（Ｖｃｃ）に接続され、そのエミッタは、バイパスキャパシタＣ１を介して接地されている。トランジスタＱ１１２のコレクタは、電圧供給点に接続され、そのエミッタは、バイパスキャパシタＣ２を介して接地されている。トランジスタＱ１１１及びＱ１１２のベースには、所定の基準電圧（Ｖｒｅｆ）が共通に供給されている。トランジスタＱ１１１のエミッタは、抵抗Ｒ１１１を介して差動増幅回路５２１のトランジスタＱ１のベースに接続される。トランジスタＱ１１２のエミッタは、抵抗Ｒ１１２を介して差動増幅回路５２１のトランジスタＱ２のベースに接続される。
【０００８】
この構成によって、上記従来の差動信号処理装置５０１及び５０２は、トランジスタＱ１及びＱ２のベースに入力される差動信号を増幅して、トランジスタＱ３及びＱ４のコレクタから出力することを行う（ＯＵＴ）。
【特許文献１】特開２００３−１３３８６２号公報
【特許文献２】特開２００３−２０９４４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した従来の差動信号処理装置５０１及び５０２に用いられるバイアス回路５１１及び５１２は、一般に低周波信号を扱う回路に適したものである。よって、このバイアス回路５１１及び５１２を高周波信号を扱う回路、特に低雑音が要求される無線回路にそのまま用いると、次のような問題が生じる。
【００１０】
まず、上記従来の差動信号処理装置５０１では、トランジスタＱ１及びＱ２のベースに入力される差動信号が抵抗Ｒ１１１及びＲ１１２を介して接続点Ｅで相殺されるので、接続点Ｅを仮想的な高周波接地点と見なせる。しかしながら、この仮想接地によって、抵抗Ｒ１１１及びＲ１１２の値が小さいと、接続点ＥからトランジスタＱ１及びＱ２のベースに雑音成分が流れ込み易くなり、雑音特性が劣化するという問題がある。一方、抵抗Ｒ１１１及びＲ１１２の値が大きいと、入出力信号の非線形性に起因する歪特性が劣化するという問題がある。また、抵抗Ｒ１１１及びＲ１１２において許容される電圧降下は、電圧供給点の電圧によって制限されるので、抵抗Ｒ１１１及びＲ１１２の値をあまり大きくできない。
【００１１】
また、上記従来の差動信号処理装置５０２では、トランジスタＱ１のベースに入力される差動信号が抵抗Ｒ１１１及びキャパシタＣ１１１を介して接地されており、またトランジスタＱ２のベースに入力される差動信号が抵抗Ｒ１１２及びキャパシタＣ１１２を介して接地されている。従って、トランジスタＱ１１１及びＱ１１２のエミッタ（接続点Ｆ）が、それぞれ仮想的な高周波接地点と見なせる。このため、上記差動信号処理装置５０１と同様に、抵抗Ｒ１１１及びＲ１１２の値が小さいと、雑音特性が劣化し、抵抗Ｒ１１１及びＲ１１２の値が大きいと、歪特性が劣化するという問題がある。さらに、この差動信号処理装置１０２では、キャパシタＣ１１１及びＣ１１２を構成に含むため、ＩＣ化した場合にチップ面積が大きくなるという問題もある。
【００１２】
このように、雑音特性と歪特性とがトレードオフの関係にあるため、従来の差動信号処理装置５０１及び５０２のバイアス回路５１１及び５１２を、単純に高周波信号を扱う回路に適用させることができない。従って、無線通信機器の分野では、高周波信号向けに雑音特性と歪特性とを両立させた低雑音の新たなバイアス回路を考案する必要があるという課題があった。
【００１３】
それ故に、本発明の目的は、バイアス回路の抵抗による損失を低減し、歪特性を確保しつつ同時に良好な雑音特性も得られる差動用低雑音バイアス回路、及びそのバイアス回路を用いた差動信号処理装置を提供することである。
【課題を解決するための手段】
【００１４】
本発明は、差動トランジスタのベース又はゲートに低雑音のバイアス電流を供給する差動用低雑音バイアス回路に向けられている。そして、上記目的を達成させるために、本発明の差動用低雑音バイアス回路は、第１〜第４抵抗と、第１及び第２トランジスタとを備え、第１抵抗と第３抵抗との接続点、第２抵抗と第４抵抗との接続点、第１トランジスタのコレクタ又はドレイン、及び第２トランジスタのコレクタ又はドレインに、電圧供給点から接地素子を介してＤＣ電圧が供給される。
【００１５】
第１抵抗の一方端は、差動トランジスタの一方のベース又はゲートに接続される。第２抵抗の一方端は、差動トランジスタの他方のベース又はゲートに接続される。第３抵抗の一方端は、第１抵抗の他方端に接続される。第４抵抗の一方端は、第２抵抗の他方端に接続される。第１トランジスタのベース又はゲートは、第３抵抗の他方端に接続される。第２トランジスタのベース又はゲートは、第４抵抗の他方端に接続される。
【００１６】
接地素子は、典型的には、第１抵抗と第３抵抗との接続点及び第１トランジスタのコレクタ又はドレインと電圧供給点とを接続する第５抵抗と、第２抵抗と第４抵抗との接続点及び第２トランジスタのコレクタ又はドレインと電圧供給点とを接続する第６抵抗とで構成される。
【００１７】
又は、接地素子は、第１トランジスタのコレクタ又はドレインと電圧供給点とを接続する第５抵抗と、第２トランジスタのコレクタ又はドレインと電圧供給点とを接続する第６抵抗と、ベース又はゲートが第１トランジスタのコレクタ又はドレインと接続されかつエミッタ又はソースが第１抵抗と第３抵抗との接続点に接続される第３トランジスタと、ベース又はゲートが第２トランジスタのコレクタ又はドレインと接続されかつエミッタ又はソースが第２抵抗と第４抵抗との接続点に接続される第４トランジスタと、第１トランジスタのコレクタ又はドレインとエミッタ又はソースとを接続する第１キャパシタと、第２トランジスタのコレクタ又はドレインとエミッタ又はソースとを接続する第２キャパシタとで構成される。
【００１８】
あるいは、接地素子は、第１トランジスタのコレクタ又はドレイン及び第２トランジスタのコレクタ又はドレインと電圧供給点とを接続する第５抵抗と、ベース又はゲートが第１トランジスタのコレクタ又はドレインと接続されかつエミッタ又はソースが第１抵抗と第３抵抗との接続点に接続される第３トランジスタと、ベース又はゲートが第２トランジスタのコレクタ又はドレインと接続されかつエミッタ又はソースが第２抵抗と第４抵抗との接続点に接続される第４トランジスタとで構成される。
【００１９】
第１〜第４トランジスタは、ＮＰＮ型のバイポーラトランジスタ又はＮチャネル型のＭＯＳ電界効果トランジスタのいずれでもよい。この場合、第１及び第２トランジスタのエミッタ又はソースは、それぞれ直接接地されているか、抵抗を介して接地されているか、インダクタを介して接地されていればよい。
【００２０】
また、第１〜第４トランジスタは、ＰＮＰ型のバイポーラトランジスタ又はＰチャネル型のＭＯＳ電界効果トランジスタのいずれでもよい。この場合、第１及び第２トランジスタのエミッタ又はソースは、それぞれ電圧供給点に接続されているか、抵抗を介して電圧供給点に接続されているか、インダクタを介して電圧供給点に接続されていればよい。
【００２１】
特に本発明の効果を最大限に発揮するには、接地素子から電圧供給点又は接地点までの接続が、１本の配線で行われていることが好ましい。
【００２２】
また、上記差動用低雑音バイアス回路は、低雑音のバイアス電流を用いて所定の差動信号処理を行う以下の差動信号処理回路と組み合わせて、様々な差動信号処理装置を構成することができる。
【００２３】
ベース又はゲートに第１抵抗の一方端が接続されたトランジスタと、ベース又はゲートに第２抵抗の一方端が接続されたトランジスタとを備え、この２つのトランジスタは、エミッタ又はソースが高周波接地され、ベース又はゲートにそれぞれ差動入力される信号を、コレクタ又はドレインから増幅して出力する構成の差動信号処理回路である。
【００２４】
又は、ベース又はゲートに第１抵抗の一方端が接続されたトランジスタと、ベース又はゲートに第２抵抗の一方端が接続されたトランジスタとを備え、この２つのトランジスタは、コレクタ又はドレインが所定の電位に接続され、ベース又はゲートにそれぞれ差動入力される信号を、エミッタ又はソースからインピーダンス変換して出力する構成の差動信号処理回路である。
【００２５】
又は、ベース又はゲートに第１抵抗の一方端が接続されたトランジスタと、ベース又はゲートに第２抵抗の一方端が接続されたトランジスタとを備え、この２つのトランジスタは、エミッタ又はソースが共通接続され、エミッタ又はソースに第１の信号を入力し、ベース又はゲートに第２の信号をそれぞれ差動入力し、コレクタ又はドレインから第１の信号と第２の信号とをミキシングして出力する構成の差動信号処理回路である。ここで、エミッタ又はソースが共通接続された、ベース又はゲートに第１抵抗の一方端が接続されたトランジスタと、ベース又はゲートに第２抵抗の一方端が接続されたトランジスタとをそれぞれさらに備え、このさらに備えた２つのトランジスタのエミッタ又はソースに第１の信号を逆相で入力する構成の差動信号処理回路でもよい。
【００２６】
又は、ベース又はゲートに第１抵抗の一方端が接続されたトランジスタと、ベース又はゲートに第２抵抗の一方端が接続されたトランジスタと、一方のトランジスタのベース又はゲートと他方のトランジスタのコレクタ又はドレインとを互いに接続する２つのキャパシタとを備え、この２つのトランジスタは、エミッタ又はソースが高周波接地され、コレクタ又はドレインから発振した差動信号を出力する構成の差動信号処理回路である。
【００２７】
ここで、ベース又はゲートに第１抵抗の一方端が接続された第３トランジスタと、ベース又はゲートに第２抵抗の一方端が接続された第４トランジスタと、ベース又はゲートに所定の電位が接続されエミッタ又はソースに第３トランジスタのコレクタ又はドレインが接続された第５トランジスタと、ベース又はゲートに所定の電位が接続されエミッタ又はソースに第４トランジスタのコレクタ又はドレインが接続された第６トランジスタとを備え、この第３及び第４トランジスタは、エミッタ又はソースが高周波接地され、第３及び第４トランジスタのベース又はゲートにそれぞれ差動入力される信号が、第５及び第６トランジスタのコレクタ又はドレインから増幅して出力される差動信号処理回路でもよい。
【００２８】
この差動信号処理回路では、第５トランジスタのコレクタ又はドレインと第３トランジスタのベース又はゲートとが第１の帰還回路を介して接続され、第６トランジスタのコレクタ又はドレインと第４トランジスタのベース又はゲートとが第２の帰還回路を介して接続されていてもよい。この第１及び第２の帰還回路には、抵抗の直列回路が用いられてもよいし、抵抗とキャパシタの並列回路が用いられてもよい。
【００２９】
上述した本発明の差動信号処理装置は、送信及び受信時のアンテナを共有する共用器、発振器、共用器から出力される受信信号を増幅する増幅器、及び増幅器で増幅された受信出力を発振器の信号で復調する復調器から構成される受信回路と、発振器、送信信号を発振器の信号で変調する変調器、及び変調器から出力される送信信号を増幅して共用器に出力する増幅器から構成される送信回路とを備えた無線回路装置に応用することが可能である。また、送信回路の増幅部から出力される送信信号の一部を取り出すカプラ、カプラで取り出された送信信号の電力レベルを検出するレベル検出回路、及びレベル検出回路で検出された電力レベルに応じて、受信回路の増幅部、復調部及び発振部の消費電流を変化させる制御回路をさらに備えてもよい。又は、受信回路の増幅部から出力される受信信号を入力し、受信信号の電力レベルを検出するレベル検出回路、及びレベル検出回路で検出された電力レベルに応じて、受信回路の増幅部、復調部及び発振部の消費電流を変化させる制御回路をさらに備えてもよい。あるいは、受信回路の増幅部から出力される受信信号と復調部から出力される受信信号とを入力し、２つの受信信号の電力レベルを検出及び比較するレベル検出回路、及びレベル検出回路で検出及び比較された電力レベル差に応じて、受信回路の増幅部、復調部及び発振部の消費電流を変化させる制御回路をさらに備えてもよい。
【００３０】
このような無線回路装置では、信号送信時に増幅部、発振器、変調部及び復調部を制御して、送信回路の送信電力の増加（又は減少）と受信回路の消費電流の増加（又は減少）とを同時に制御するとよい。また、本発明の差動用低雑音バイアス回路は、２逓倍回路に利用することも可能である。
【発明の効果】
【００３１】
上記構成によって、本発明の差動用低雑音バイアス回路では、回路内の抵抗による損失を低減して低雑音化を実現し、雑音特性の改善を図ることができる。
【発明を実施するための最良の形態】
【００３２】
本発明の特徴は、ユニークな回路構成により歪特性と雑音特性とを両立させた差動用低雑音バイアス回路にある。この差動用低雑音バイアス回路は、従来の又は新規な差動信号処理回路と種々組み合わせて用いることができる。以下の各実施形態では、差動増幅器、インピーダンス変換器、ミキサ、及び発振器として機能する差動信号処理回路と組み合わせた装置を例に挙げて、差動用低雑音バイアス回路を説明する。
【００３３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る差動信号処理装置１の回路構成図である。図１において、差動信号処理装置１は、差動用低雑音バイアス回路１１１と、差動増幅回路１２１とで構成される。差動用低雑音バイアス回路１１１は、抵抗Ｒ１１〜Ｒ１６と、ＮＰＮ型のバイポーラトランジスタＱ１１及びＱ１２とを備える。差動増幅回路１２１は、ＮＰＮ型のバイポーラトランジスタＱ１〜Ｑ４と、バイアス回路ｂとを備える。
【００３４】
まず、差動用低雑音バイアス回路１１１の構成及び動作を説明する。トランジスタＱ１１のコレクタは、抵抗Ｒ１５を介して電圧供給点（Ｖｃｃ）に接続されている。トランジスタＱ１１のベースは、直列接続された抵抗Ｒ１３及びＲ１１を介して、差動増幅回路１２１のトランジスタＱ１のベースに接続されている。抵抗Ｒ１１と抵抗Ｒ１３との接続点は、さらにトランジスタＱ１１のコレクタに接続されている。トランジスタＱ１１のエミッタは、接地されている。一方、トランジスタＱ１２のコレクタは、抵抗Ｒ１６を介して接続点Ａにおいて電圧供給点と接続されている。接続点Ａは、差動増幅回路１２１の対称軸上に位置するため、仮想接地（差動信号の接地素子）として機能する。トランジスタＱ１２のベースは、直列接続された抵抗Ｒ１４及びＲ１２を介して、差動増幅回路１２１のトランジスタＱ２のベースに接続されている。抵抗Ｒ１２と抵抗Ｒ１４との接続点は、さらにトランジスタＱ１２のコレクタに接続されている。トランジスタＱ１２のエミッタは、接地されている。
【００３５】
次に、差動増幅回路１２１の構成及び動作を説明する。トランジスタＱ１及びＱ２のベースには、差動信号（ＩＮ）がそれぞれ差動で入力される（すなわち、１つの信号が同相と逆相で入力される）と共に、差動用低雑音バイアス回路１１１から所定のバイアス電流が供給される。トランジスタＱ１及びＱ２のエミッタは、共通接続されて接地されている。この共通接続によりエミッタが仮想接地となるため、トランジスタＱ１及びＱ２は、エミッタ接地の増幅器として動作する。トランジスタＱ１及びＱ２のコレクタには、トランジスタＱ３及びＱ４のエミッタがそれぞれ接続され、トランジスタＱ１及びＱ２のコレクタから出力された信号は、トランジスタＱ３及びＱ４のエミッタに入力される。トランジスタＱ３及びＱ４のベースは、共通接続されており、バイアス回路ｂから所定のバイアス電流が供給される。この共通接続によりベースが仮想接地となるため、トランジスタＱ３及びＱ４は、ベース接地の増幅器として動作する。そして、増幅された信号（ＯＵＴ）が、トランジスタＱ３及びＱ４のコレクタから出力される。
【００３６】
この差動用低雑音バイアス回路１１１における第１の特徴は、トランジスタＱ１のベースにバイアス電流を供給するバイアス部と、トランジスタＱ２のベースにバイアス電流を供給するバイアス部とを個別に構成したことにある。さらに、第２の特徴は、抵抗Ｒ１５及び抵抗Ｒ１６への電圧供給を唯一の接続点Ａを介して行い、電圧供給点から抵抗Ｒ１５までの配線及び抵抗Ｒ１６までの配線を共通化したことにある。例えば、ＩＣ化においては、電圧供給ラインから接続点Ａまでを１本の配線で引き回し、接続点Ａから分岐しかつ極力短い距離で抵抗Ｒ１５及びＲ１６に配線する。このように配線すれば、第２の特徴による効果を最大限に発揮させることができる。
【００３７】
このように、上記構成による第１の実施形態に係る差動信号処理装置１では、接続点Ａが、トランジスタＱ１及びＱ２のベースに入力される差動信号が相殺される仮想的な高周波接地点（以下、仮想接地点という）と見なせる。このため、仮想接地点（接続点Ａ）とトランジスタＱ１のベースとの間の抵抗値が、抵抗Ｒ１５の分だけ大きくなり、また仮想接地点とトランジスタＱ２のベースとの間の抵抗値が、抵抗Ｒ１６の分だけ大きくなる。従って、第１の実施形態に係る差動信号処理装置１によれば、歪特性に関して、抵抗Ｒ１１及びＲ１２の値を小さくして所望の特性を確保することができると共に、雑音特性に関して、抵抗Ｒ１５及びＲ１６によって抵抗値が大きくなるので従来に比べて特性が改善される。また、電圧供給点から抵抗Ｒ１５及び抵抗Ｒ１６までの配線を共通化することにより、共通化しない場合に必要であった交流成分をバイパスするためのキャパシタを省くことができる。
【００３８】
（第２の実施形態）
図２は、本発明の第２の実施形態に係る差動信号処理装置２の回路構成図である。図２において、差動信号処理装置２は、差動用低雑音バイアス回路１１２と、差動増幅回路１２１とで構成される。差動用低雑音バイアス回路１１２は、抵抗Ｒ１１〜Ｒ１６と、ＮＰＮ型のバイポーラトランジスタＱ１１及びＱ１２と、Ｎチャネル型のＭＯＳ電界効果トランジスタＱ１３及びＱ１４と、バイパスキャパシタＣ１１及びＣ１２とを備える。差動増幅回路１２１は、上記第１の実施形態で説明したとおりである。
【００３９】
差動用低雑音バイアス回路１１２の構成及び動作を説明する。トランジスタＱ１１のコレクタは、抵抗Ｒ１５を介して電圧供給点（Ｖｃｃ）に接続されている。また、トランジスタＱ１１のコレクタは、バイパスキャパシタＣ１１によって接地されている。トランジスタＱ１１のエミッタは、接地されている。トランジスタＱ１１のベースは、直列接続された抵抗Ｒ１３及びＲ１１を介して、差動増幅回路１２１のトランジスタＱ１のベースに接続されている。抵抗Ｒ１１と抵抗Ｒ１３との接続点は、トランジスタＱ１３のソースに接続されている。トランジスタＱ１３のゲートは、トランジスタＱ１１のコレクタに接続されている。また、トランジスタＱ１３のドレインは、電圧供給点に接続され、サブストレートは、接地されている。一方、トランジスタＱ１２のコレクタは、抵抗Ｒ１６を介して接続点Ｂにおいて電圧供給点に接続されている。また、トランジスタＱ１２のコレクタは、バイパスキャパシタＣ１２によって接地されている。トランジスタＱ１２のエミッタは、接地されている。トランジスタＱ１２のベースは、直列接続された抵抗Ｒ１４及びＲ１２を介して、差動増幅回路１２１のトランジスタＱ２のベースに接続されている。抵抗Ｒ１２と抵抗Ｒ１４との接続点は、トランジスタＱ１４のソースに接続されている。トランジスタＱ１４のゲートは、トランジスタＱ１２のコレクタに接続されている。また、トランジスタＱ１４のドレインは、電圧供給点に接続され、サブストレートは、接地されている。
【００４０】
この差動用低雑音バイアス回路１１２における第１の特徴は、トランジスタＱ１のベースにバイアス電流を供給するバイアス部と、トランジスタＱ２のベースにバイアス電流を供給するバイアス部とを個別に構成したことにある。また、第２の特徴は、抵抗Ｒ１５及び抵抗Ｒ１６への電圧供給を唯一の接続点Ｂを介して行い、電圧供給点から抵抗Ｒ１５までの配線及び抵抗Ｒ１６までの配線を共通化したことにある。さらに、第３の特徴は、抵抗Ｒ１１と抵抗Ｒ１３との接続点とトランジスタＱ１１のコレクタとの間、及び抵抗Ｒ１２と抵抗Ｒ１４との接続点とトランジスタＱ１２のコレクタとの間に、それぞれトランジスタＱ１３及びＱ１４を挿入したことにある。
【００４１】
このように、上記構成による第２の実施形態に係る差動信号処理装置２では、接続点Ｂが、トランジスタＱ１及びＱ２のベースに入力される差動信号が相殺される仮想接地点と見なせる。このため、仮想接地点（接続点Ｂ）とトランジスタＱ１のベースとの間の抵抗値が、抵抗Ｒ１５の分だけ大きくなり、また仮想接地点とトランジスタＱ２のベースとの間の抵抗値が、抵抗Ｒ１６の分だけ大きくなる。さらに、トランジスタＱ１３及びＱ１４が挿入されているため、その分インピーダンスが高くなる。従って、第２の実施形態に係る差動信号処理装置２によれば、上記第１の実施形態に比べて、雑音特性をより改善することが可能となる。また、トランジスタＱ１１及びＱ１２のコレクタが、パスキャパシタＣ１１及びＣ１２によって高周波接地されるため、トランジスタＱ１１及びＱ１２で発生する雑音がトランジスタＱ１及びＱ２のベースに入力されるのを防ぐことができる。
【００４２】
（第３の実施形態）
図３は、本発明の第３の実施形態に係る差動信号処理装置３の回路構成図である。図３において、差動信号処理装置３は、差動用低雑音バイアス回路１１３と、差動増幅回路１２１とで構成される。差動用低雑音バイアス回路１１３は、抵抗Ｒ１１〜Ｒ１５と、ＮＰＮ型のバイポーラトランジスタＱ１１及びＱ１２と、Ｎチャネル型のＭＯＳ電界効果トランジスタＱ１３及びＱ１４とを備える。差動増幅回路１２１は、上記第１の実施形態で説明したとおりである。
【００４３】
差動用低雑音バイアス回路１１３の構成及び動作を説明する。トランジスタＱ１１のコレクタ（接続点Ｃ）は、抵抗Ｒ１５を介して電圧供給点（Ｖｃｃ）に接続されている。トランジスタＱ１１のエミッタは、接地されている。トランジスタＱ１１のベースは、直列接続された抵抗Ｒ１３及びＲ１１を介して、差動増幅回路１２１のトランジスタＱ１のベースに接続されている。抵抗Ｒ１１と抵抗Ｒ１３との接続点は、トランジスタＱ１３のソースに接続されている。トランジスタＱ１３のゲートは、トランジスタＱ１１のコレクタ（接続点Ｃ）に接続されている。また、トランジスタＱ１３のドレインは、電圧供給点に接続され、サブストレートは、接地されている。一方、トランジスタＱ１２のコレクタは、トランジスタＱ１１のコレクタ（接続点Ｃ）に接続されている。トランジスタＱ１２のエミッタは、接地されている。トランジスタＱ１２のベースは、直列接続された抵抗Ｒ１４及びＲ１２を介して、差動増幅回路１２１のトランジスタＱ２のベースに接続されている。抵抗Ｒ１２と抵抗Ｒ１４との接続点は、トランジスタＱ１４のソースに接続されている。トランジスタＱ１４のゲートは、トランジスタＱ１２のコレクタ（接続点Ｃ）に接続されている。また、トランジスタＱ１４のドレインは、電圧供給点に接続され、サブストレートは、接地されている。
【００４４】
この差動用低雑音バイアス回路１１３における第１の特徴は、トランジスタＱ１のベースにバイアス電流を供給するバイアス部と、トランジスタＱ２のベースにバイアス電流を供給するバイアス部とを個別に構成したことにある。また、第２の特徴は、抵抗Ｒ１１と抵抗Ｒ１３との接続点とトランジスタＱ１１のコレクタとの間、及び抵抗Ｒ１２と抵抗Ｒ１４との接続点とトランジスタＱ１２のコレクタとの間に、それぞれトランジスタＱ１３及びＱ１４を挿入したことにある。さらに、第３の特徴は、バイパスキャパシタＣ１１及びＣ１２を削除するために、トランジスタＱ１１のコレクタとトランジスタＱ１２のコレクタとを接続したことにある。
【００４５】
このように、上記構成による第３の実施形態に係る差動信号処理装置３では、接続点Ｃが、トランジスタＱ１及びＱ２のベースに入力される差動信号が相殺される仮想接地点と見なせる。このため、仮想接地点（接続点Ｃ）とトランジスタＱ１のベースとの間の抵抗値が、挿入されたトランジスタＱ１３のインピーダンス分だけ高くなり、また仮想接地点とトランジスタＱ２のベースとの間の抵抗値が、挿入されたトランジスタＱ１４のインピーダンス分だけ高くなる。従って、第３の実施形態に係る差動信号処理装置３によれば、上記第１の実施形態と同様に、雑音特性をより改善することが可能となる。また、トランジスタＱ１１及びＱ１２のコレクタを接地するためのバイパスキャパシタを省くことができるので、ＩＣ化した場合に部品点数及びチップ占有面積の低減を図ることができる。
なお、第３の実施形態に係る差動信号処理装置３を、入力に基本波の周波数で整合した整合回路を接続し、かつ出力に２倍波の周波数で整合した整合回路を接続することによって、２逓倍回路として用いてもよい。
【００４６】
（第１〜第３の実施形態に関連した回路構成変更例）
上記第１〜第３の実施形態では、差動用低雑音バイアス回路１１１〜１１３を差動増幅回路１２１に組み合わせた場合を説明した。しかし、この差動増幅回路１２１は、差動増幅回路の一例に過ぎず、差動用低雑音バイアス回路１１１〜１１３は、例えば図４〜図６に示す差動増幅回路１２２〜１２４にもそれぞれ適用することが可能であり、同様の効果を得ることができる。なお、図４〜図６では、差動用低雑音バイアス回路１１３に基づく回路を適用させた構成を一例として図示している。
【００４７】
図４は、トランジスタのばらつきによる電流ばらつきを低減するために、トランジスタＱ１及びＱ２のエミッタが抵抗Ｒ１及びＲ２を介して接地されるように構成された差動増幅回路１２２を用いた、差動信号処理装置４の回路例である。なお、ばらつき特性を一致させるためには、図４のように、差動用低雑音バイアス回路１１４のトランジスタＱ１１及びＱ１２のエミッタも、抵抗Ｒ１７及びＲ１８を介して接地されるようにすることが好ましい。
図５は、差動信号処理装置の歪み特性をさらに改善するために、トランジスタＱ１及びＱ２のエミッタがインダクタＬ１及びＬ２を介して接地されるように構成された差動増幅回路１２３を用いた、差動信号処理装置５の回路例である。
図６は、トランジスタＱ１及びＱ２のコレクタを抵抗Ｒ３及びＲ４を介して電圧供給点（Ｖｃｃ）にそれぞれ接続し、そのコレクタから信号を出力するように構成された差動増幅回路１２４を用いた、差動信号処理装置６の回路例である。差動信号処理装置６の回路では、負荷が抵抗のため広帯域な増幅器が実現できる。
【００４８】
（第４の実施形態）
上記実施形態では、差動信号処理回路が差動増幅器である場合の差動信号処理装置を説明した。次に、以下の実施形態では、差動信号処理回路が差動増幅器以外である場合の差動信号処理装置を説明する。
【００４９】
図７は、本発明の第４の実施形態に係る差動信号処理装置７の回路構成図である。図７において、差動信号処理装置７は、差動用低雑音バイアス回路１１４と、インピーダンス変換回路１２５とで構成される。差動用低雑音バイアス回路１１４は、上記第３の実施形態の回路構成変更例で説明したとおりである。インピーダンス変換回路１２５は、ＮＰＮ型のバイポーラトランジスタＱ１及びＱ２と、抵抗Ｒ１及びＲ２とを備える。
【００５０】
インピーダンス変換回路１２５の構成及び動作を説明する。トランジスタＱ１及びＱ２のベースには、差動信号（ＩＮ）がそれぞれ入力されると共に、差動用低雑音バイアス回路１１４から所定のバイアス電流が供給される。トランジスタＱ１及びＱ２のコレクタは、電圧供給点（Ｖｃｃ）に接続されている。トランジスタＱ１のエミッタは、抵抗Ｒ１を介して接地される。トランジスタＱ２のエミッタは、抵抗Ｒ２を介して接地される。すなわち、この構成によって、エミッタフォロワー回路が形成される。トランジスタＱ１及びＱ２のベースに入力された差動信号は、トランジスタＱ１及びＱ２のエミッタから出力される（ＯＵＴ）。
【００５１】
このように、上記構成による第４の実施形態に係る差動信号処理装置７は、上記第３の実施形態に係る差動信号処理装置３及び回路構成変更例の差動信号処理装置４と同様の効果を得ることができる。
【００５２】
（第５の実施形態）
図８は、本発明の第５の実施形態に係る差動信号処理装置８の回路構成図である。図８において、差動信号処理装置８は、差動用低雑音バイアス回路１１３と、ミキサ回路１２６とで構成される。差動用低雑音バイアス回路１１３は、上記第３の実施形態で説明したとおりである。ミキサ回路１２６は、ＮＰＮ型のバイポーラトランジスタＱ１、Ｑ２、Ｑ５及びＱ６と、インダクタＬ１及びＬ２とを備える。
【００５３】
ミキサ回路１２６の構成及び動作を説明する。トランジスタＱ１及びＱ６のベース、及びトランジスタＱ２及びＱ５のベースは、それぞれ共通接続されている。トランジスタＱ１、Ｑ２、Ｑ５及びＱ６のベースには、ローカル差動信号（ＬＯ）がそれぞれ入力されると共に、差動用低雑音バイアス回路１１３から所定のバイアス電流が供給される。トランジスタＱ１及びＱ２のエミッタは、共通接続されており、インダクタＬ１を介して接地されている。トランジスタＱ５及びＱ６のエミッタは、共通接続されており、インダクタＬ２を介して接地されている。トランジスタＱ１及びＱ２のエミッタの共通接続点及びトランジスタＱ５及びＱ６のエミッタの共通接続点には、入力差動信号（ＩＮ）がそれぞれ入力される。トランジスタＱ１及びＱ５のコレクタ、またトランジスタＱ２及びＱ６のコレクタは、それぞれ共通接続されている。この構成によって、ダブルバランスミキサ回路が形成される。入力差動信号とローカル差動信号とは、トランジスタＱ１、Ｑ２、Ｑ５及びＱ６によってミキシングされ、トランジスタＱ１及びＱ５のコレクタと、トランジスタＱ２及びＱ６のコレクタとから、それぞれ加算又は減算された信号を出力する（ＯＵＴ）。
【００５４】
このように、上記構成による第５の実施形態に係る差動信号処理装置８は、上記第３の実施形態に係る差動信号処理装置３と同様の効果を得ることができる。なお、上記ミキサ回路１２６のトランジスタＱ１及びＱ２のペア又はトランジスタＱ５及びＱ６のペアだけで、シングルバランスミキサ回路が形成されることは言うまでもない。この場合には、入力差動信号の一方の信号とローカル差動信号とがミキシングされてコレクタから出力されることとなる。
【００５５】
（第６の実施形態）
図９は、本発明の第６の実施形態に係る差動信号処理装置９の回路構成図である。図９において、差動信号処理装置９は、差動用低雑音バイアス回路１１３と、発振回路１２７とで構成される。差動用低雑音バイアス回路１１３は、上記第３の実施形態で説明したとおりである。発振回路１２７は、ＮＰＮ型のバイポーラトランジスタＱ１及びＱ２と、インダクタＬ３及びＬ４と、キャパシタＣ１〜Ｃ４とを備える。
【００５６】
発振回路１２７の構成及び動作を説明する。トランジスタＱ１及びＱ２のベースには、差動用低雑音バイアス回路１１３から所定のバイアス電流がそれぞれ供給される。トランジスタＱ１及びＱ２のコレクタは、それぞれインダクタＬ３及びＬ４を介して電圧供給点（Ｖｃｃ）に接続されている。トランジスタＱ１のエミッタは、共通接続されて接地される。トランジスタＱ１のベースとトランジスタＱ２のコレクタとの間には、ＤＣカットキャパシタＣ１が挿入される。トランジスタＱ２のベースとトランジスタＱ１のコレクタとの間には、ＤＣカットキャパシタＣ２が挿入される。また、トランジスタＱ１のコレクタにはＤＣカットキャパシタＣ３を介して、トランジスタＱ２のコレクタにはＤＣカットキャパシタＣ４を介して、それぞれ電圧供給点（ＶＴ）からバイアス電流が供給される。すなわち、この構成によって、ＬＣ型の電圧制御発振回路が形成される。トランジスタＱ１及びＱ２のコレクタからの出力が、トランジスタＱ２及びＱ１のベースに正帰還で入力されるため、発振が生じる。発振周波数は、トランジスタＱ１のコレクタとトランジスタＱ２のコレクタとの間に並列接続されるインダクタＬ３及びＬ４とキャパシタＣ３及びＣ４の共振周波数で決定される。
【００５７】
このように、上記構成による第６の実施形態に係る差動信号処理装置９は、上記第３の実施形態に係る差動信号処理装置３と同様の効果を得ることができる。
【００５８】
（第７の実施形態）
上記第１〜第６の実施形態では、ＮＰＮ型のバイポーラトランジスタ及びＮチャネル型のＭＯＳ電界効果トランジスタを用いた回路構成で、本発明の差動用低雑音バイアス回路を説明した。しかし、本発明の差動用低雑音バイアス回路は、差動信号処理回路側の構成に応じて、ＰＮＰ型のバイポーラトランジスタ及びＰチャネル型のＭＯＳ電界効果トランジスタを用いた回路構成とすることも可能である。そこで、この第７の実施形態では、上記第１の実施形態の回路構成を、ＮＰＮ型のバイポーラトランジスタに変更した回路例を代表して説明する。
【００５９】
図１０は、本発明の第７の実施形態に係る差動信号処理装置１０の回路構成図である。図１０において、差動信号処理装置１０は、差動用低雑音バイアス回路１１５と、差動増幅回路１２８とで構成される。差動用低雑音バイアス回路１１５は、抵抗Ｒ１１〜Ｒ１６と、ＰＮＰ型のバイポーラトランジスタＱ１１及びＱ１２とを備える。差動増幅回路１２８は、ＰＮＰ型のバイポーラトランジスタＱ１〜Ｑ４と、バイアス回路ｂとを備える。
【００６０】
差動用低雑音バイアス回路１１５の構成及び動作を説明する。トランジスタＱ１１のエミッタは、電圧供給点（Ｖｃｃ）に接続されている。トランジスタＱ１１のベースは、直列接続された抵抗Ｒ１３及びＲ１１を介して、差動増幅回路１２８のトランジスタＱ１のベースに接続されている。抵抗Ｒ１１と抵抗Ｒ１３との接続点は、トランジスタＱ１１のコレクタに接続されている。トランジスタＱ１１のコレクタは、抵抗Ｒ１５を介して接地されている。一方、トランジスタＱ１２のエミッタは、電圧供給点に接続されている。トランジスタＱ１２のベースは、直列接続された抵抗Ｒ１４及びＲ１２を介して、差動増幅回路１２８のトランジスタＱ２のベースに接続されている。抵抗Ｒ１２と抵抗Ｒ１４との接続点は、トランジスタＱ１２のコレクタに接続されている。トランジスタＱ１２のコレクタは、抵抗Ｒ１５を介して接続点Ｄにおいて接地されている。
【００６１】
次に、差動増幅回路１２８の構成及び動作を説明する。トランジスタＱ１及びＱ２のベースには、差動信号（ＩＮ）がそれぞれ入力されると共に、差動用低雑音バイアス回路１１５から所定のバイアス電流が供給される。トランジスタＱ１及びＱ２のエミッタは、共通接続されて電圧供給点に接続されている。トランジスタＱ１及びＱ２のコレクタには、トランジスタＱ３及びＱ４のエミッタがそれぞれ接続され、トランジスタＱ１及びＱ２のコレクタから出力された信号は、トランジスタＱ３及びＱ４のエミッタに入力される。トランジスタＱ３及びＱ４のベースは、共通接続されており、バイアス回路ｂから所定のバイアス電流が供給される。増幅された信号（ＯＵＴ）は、トランジスタＱ３及びＱ４のコレクタから出力される。
【００６２】
このように、上記構成による第７の実施形態に係る差動信号処理装置１０でも、接続点Ｄが、トランジスタＱ１及びＱ２のベースに入力される差動信号が相殺される仮想接地点と見なせる。従って、第７の実施形態に係る差動信号処理装置１０によれば、上記第１の実施形態と同様に、雑音特性をより改善することが可能となる。
【００６３】
なお、上記第１〜第７の実施形態に係る差動信号処理装置１〜１０に構成されているバイポーラトランジスタＱ１〜Ｑ４、Ｑ１１及びＱ１２を、ＭＯＳ電界効果トランジスタに代えてもよい。また、逆にＭＯＳ電界効果トランジスタＱ１３及びＱ１４を、バイポーラトランジスタに代えてもよい。
【００６４】
（第８の実施形態）
図１１は、本発明の第８の実施形態に係る差動信号処理装置１１の回路構成図である。図１１において、差動信号処理装置１１は、差動用低雑音バイアス回路１１４と、差動増幅回路１２９とで構成される。差動用低雑音バイアス回路１１４は、上記第３の実施形態及び関連した回路構成変更例で説明したとおりである。差動増幅回路１２９は、ＮＰＮ型のバイポーラトランジスタＱ１〜Ｑ４と、抵抗Ｒ１、Ｒ４、Ｒ５及びＲ６と、キャパシタＣ５及びＣ６とを備える。
【００６５】
差動増幅回路１２９の構成及び動作を説明する。トランジスタＱ１及びＱ２のベースには、差動信号（ＩＮ）がそれぞれ差動で入力されると共に、差動用低雑音バイアス回路１１４から所定のバイアス電流が供給される。トランジスタＱ１及びＱ２のエミッタは、それぞれ抵抗Ｒ１及びＲ２を介して接地されている。トランジスタＱ１及びＱ２のコレクタには、トランジスタＱ３及びＱ４のエミッタがそれぞれ接続され、トランジスタＱ１及びＱ２のコレクタから出力された信号は、トランジスタＱ３及びＱ４のエミッタに入力される。トランジスタＱ３及びＱ４のベースは、共通接続されており、バイアス回路ｂから所定のバイアス電流が供給される。そして、増幅された信号（ＯＵＴ）が、トランジスタＱ３及びＱ４のコレクタから出力される。
【００６６】
一方、トランジスタＱ３のコレクタは、直列接続されたキャパシタＣ５及び抵抗Ｒ５を介して、トランジスタＱ１のベースに接続されている。同様に、トランジスタＱ４のコレクタは、直列接続されたキャパシタＣ６及び抵抗Ｒ６を介して、トランジスタＱ２のベースに接続されている。この接続により、トランジスタＱ３及びＱ４のコレクタから出力される増幅信号が、それぞれトランジスタＱ１及びＱ２のベースに帰還入力される経路が構成される。
【００６７】
このように、上記構成による第８の実施形態に係る差動信号処理装置１１は、反転増幅を行う差動増幅回路と帰還回路とを用いて、出力信号を負帰還させる。これにより、さらに差動増幅回路の線形性が改善される。従って、上記第３の実施形態に係る差動信号処理装置３と比べて、よりダイナミックレンジの広い（低雑音及び低歪みの）差動信号処理装置を実現することができる。
【００６８】
（第９の実施形態）
図１２は、本発明の第９の実施形態に係る差動信号処理装置１２の回路構成図である。図１２において、差動信号処理装置１２は、差動用低雑音バイアス回路１１３と、差動増幅回路１３０とで構成される。差動用低雑音バイアス回路１１３は、上記第３の実施形態で説明したとおりである。差動増幅回路１３０は、ＮＰＮ型のバイポーラトランジスタＱ１〜Ｑ４と、インダクタＬ１及びＬ２と、抵抗Ｒ５及びＲ６と、キャパシタＣ５〜Ｃ８とを備える。
【００６９】
差動増幅回路１３０の構成及び動作を説明する。トランジスタＱ１及びＱ２のベースには、差動信号（ＩＮ）がそれぞれ差動で入力されると共に、差動用低雑音バイアス回路１１３から所定のバイアス電流が供給される。トランジスタＱ１及びＱ２のエミッタは、それぞれインダクタＬ１及びＬ２を介して接地されている。トランジスタＱ１及びＱ２のコレクタには、トランジスタＱ３及びＱ４のエミッタがそれぞれ接続され、トランジスタＱ１及びＱ２のコレクタから出力された信号は、トランジスタＱ３及びＱ４のエミッタに入力される。トランジスタＱ３及びＱ４のベースは、共通接続されており、バイアス回路ｂから所定のバイアス電流が供給される。そして、増幅された信号（ＯＵＴ）が、トランジスタＱ３及びＱ４のコレクタから出力される。
【００７０】
一方、トランジスタＱ３のコレクタは、キャパシタＣ５の一方端に接続されている。また、キャパシタＣ５の他方端は、並列接続されたキャパシタＣ７及び抵抗Ｒ５を介して、トランジスタＱ１のベースに接続されている。同様に、トランジスタＱ４のコレクタは、キャパシタＣ６の一方端に接続されている。また、キャパシタＣ６の他方端は、並列接続されたキャパシタＣ８及び抵抗Ｒ６を介して、トランジスタＱ２のベースに接続されている。この接続により、トランジスタＱ３及びＱ４のコレクタから出力される増幅信号が、それぞれトランジスタＱ１及びＱ２のベースに帰還入力される経路が構成される。
【００７１】
このように、上記構成による第９の実施形態に係る差動信号処理装置１２は、反転増幅を行う差動増幅回路と帰還回路とを用いて、出力信号を負帰還させる。また、差動増幅回路にインダクタを用いているために生じる入出力信号間の１８０度からの位相差ずれを、出力信号の位相を回転して入力に負帰還させることによって改善させる。よって、このインダクタと負帰還との相互作用により、上記第８の実施形態に係る差動信号処理装置１１よりもさらに差動増幅回路の線形性が改善される。
【００７２】
（第１０の実施形態）
上記実施形態では、様々な機能の差動信号処理装置を説明した。以下の実施形態では、これらの差動信号処理回路を使用した無線回路装置を説明する。
【００７３】
図１３は、本発明の第１０の実施形態に係る無線回路装置１３の回路構成図である。図１３において、無線回路装置１３は、アンテナ２０１と、共用器２０２と、低雑音増幅器２０３と、フィルタ２０４と、復調器２０５と、変調器２０６と、電力増幅器２０７と、発振器２０８及び２０９と、ローカル信号用増幅器２１０及び２１１とを備える。低雑音増幅器２０３、フィルタ２０４、復調器２０５、発振器２０９及びローカル信号用増幅器２１１は、受信回路を形成する。変調器２０６、電力増幅器２０７、発振器２０８及びローカル信号用増幅器２１０は、送信回路を形成する。共用器２０２は、この送信回路と受信回路とを１つのアンテナ２０１で共有するために用いられる。復調器２０５は、ダウンミキサとして動作する。変調器２０６は、アップミキサとして動作する。
【００７４】
上記構成において、低雑音増幅器２０３、電力増幅器２０７、ローカル信号用増幅器２１０及び２１１には、第１〜３、８及び９の実施形態で説明した差動信号処理装置のいずれかが適用される。また、復調器２０５及び変調器２０６には、第５の実施形態で説明した差動信号処理装置が適用される。さらに、発振器２０８及び２０９には、第６の実施形態で説明した差動信号処理装置が適用される。
【００７５】
受信回路において、アンテナ２０１で受信された信号は、共用器２０２を介して低雑音増幅器２０３に入力される。低雑音増幅器２０３で増幅された後の出力信号は、フィルタ２０４を介して復調器２０５に入力される。復調器２０５は、発振器２０９で発生しローカル信号用増幅器２１１で増幅されたローカル信号を用いて、低雑音増幅器２０３から入力する信号を復調する。復調器２０５で復調された信号は、ＢＢ信号としてＢＢ回路（図示せず）出力される。
送信回路において、ＢＢ回路から出力されるＢＢ信号は、変調器２０６に入力される。変調器２０６は、発振器２０８で発生しローカル信号用増幅器２１９０で増幅されたローカル信号を用いて、ＢＢ回路から入力する信号を変調する。変調器２０６で変調された信号は、電力増幅器２０７で増幅された後、共用器２０２を介してアンテナ２０１から送信される。
【００７６】
この第１０の実施形態のように、無線回路装置１３の構成に上記第１〜第９の実施形態に係る差動信号処理装置を適用させることで、ダイナミックレンジの広い（低雑音及び低歪みの）無線回路装置を実現することができる。
【００７７】
（第１１の実施形態）
図１４は、本発明の第１１の実施形態に係る無線回路装置１４の回路構成図である。図１４において、無線回路装置１４は、アンテナ２０１と、共用器２０２と、低雑音増幅器２０３と、フィルタ２０４と、復調器２０５と、変調器２０６と、電力増幅器２０７と、発振器２０８及び２０９と、ローカル信号用増幅器２１０及び２１１と、制御回路２１２とを備える。
【００７８】
図１４でわかるように、第１１の実施形態に係る無線回路装置１４は、制御回路２１２を用いて、低雑音増幅器２０３、復調器２０５、変調器２０６、電力増幅器２０７、発振器２０８及び２０９、ローカル信号用増幅器２１０及び２１１を制御させることが、上記第１０の実施形態に係る無線回路装置１３と異なる。
【００７９】
この制御回路２１２による制御は、次のように行われる。同時送受信の無線回路装置では、送信時における送信電力の一部が受信回路側に漏れ込み、受信妨害をもたらすことになる。そのため、送信電力の大きいときに受信回路のダイナミックレンジが最も必要となる。そこで、無線回路装置１４では、制御回路２１２によって、低雑音増幅器２０３、復調器２０５、変調器２０６、電力増幅器２０７、発振器２０８及び２０９、ローカル信号用増幅器２１０及び２１１の電流を変化させることを行う。具体的には、送信回路の電流を増やして送信電力を上げるときには、受信回路の消費電流を増やし、逆に送信回路の電流を減らして送信電力を下げるときには、受信回路の消費電流を減らす。図１５に、電流切換可能な差動用低雑音バイアス回路１１６の構成例を示す。
【００８０】
この第１１の実施形態のように、無線回路装置１４の構成に上記第１〜第９の実施形態に係る差動信号処理装置を適用させることで、送信電力漏れの影響を低減させたダイナミックレンジの広い（低雑音及び低歪みの）無線回路装置を実現することができる。
【００８１】
（第１２の実施形態）
図１６は、本発明の第１２の実施形態に係る無線回路装置１６の回路構成図である。図１６において、無線回路装置１６は、アンテナ２０１と、共用器２０２と、低雑音増幅器２０３と、フィルタ２０４と、復調器２０５と、変調器２０６と、電力増幅器２０７と、カプラ２１３と、発振器２０８及び２０９と、ローカル信号用増幅器２１０及び２１１と、レベル検出回路２１４と、制御回路２１５とを備える。
【００８２】
図１６でわかるように、第１２の実施形態に係る無線回路装置１６は、カプラ２１３及びレベル検出回路２１４で検出した送信電力値に基づいて、制御回路２１５による受信回路側（低雑音増幅器２０３、復調器２０５、発振器２０９、及びローカル信号用増幅器２１１）の制御を動的に行うことが、上記第１１の実施形態に係る無線回路装置１４と異なる。
【００８３】
このカプラ２１３、レベル検出回路２１４及び制御回路２１５による制御は、次のように行われる。電力増幅器２０７から出力される送信電力の一部が、カプラ２１３で取り出されて、レベル検出回路２１４に入力される。レベル検出回路２１４は、取り出された送信電力のレベルを検出して、制御回路２１５に通知する。制御回路２１５は、レベル検出回路２１４の検出結果に従って、受信回路を構成する低雑音増幅器２０３、復調器２０５、発振器２０９及びローカル信号用増幅器２１１の電流値の増減を制御する。図１７に、レベル検出回路２１４の構成例を示す。
【００８４】
この第１２の実施形態のように、無線回路装置１６の構成に上記第１〜第９の実施形態に係る差動信号処理装置を適用させることで、送信電力の実測により送信電力漏れの影響を低減させたダイナミックレンジの広い（低雑音及び低歪みの）無線回路装置を実現することができる。
なお、電力増幅器２０７から出力される送信電力の一部を取り出す方法は、上述したカプラ２１３を用いた方法に限られない。例えば、送信に影響を与えない比率で、電力増幅器２０７から出力される送信電力を単純に分配してもよい。
【００８５】
（第１３の実施形態）
図１８は、本発明の第１３の実施形態に係る無線回路装置１８の回路構成図である。図１８において、無線回路装置１８は、アンテナ２０１と、共用器２０２と、低雑音増幅器２０３と、フィルタ２０４と、復調器２０５と、変調器２０６と、電力増幅器２０７と、発振器２０８及び２０９と、ローカル信号用増幅器２１０及び２１１と、レベル検出回路２１６と、制御回路２１５とを備える。
【００８６】
図１８でわかるように、第１３の実施形態に係る無線回路装置１８は、レベル検出回路２１６で検出した受信電力レベルに基づいて、制御回路２１５による受信回路側の制御を動的に行うことが、上記第１２の実施形態に係る無線回路装置１６と異なる。
【００８７】
このレベル検出回路２１６及び制御回路２１５による制御は、次のように行われる。同時送受信の無線回路装置では、妨害波を含めた受信電力が大きいときには、受信回路のダイナミックレンジが最も必要となる。そこで、無線回路装置１８では、雑音特性を劣化させないため低雑音増幅器２０３の後にレベル検出回路２１６を接続して、受信電力が大きくなると受信回路の消費電流を増やし、受信電力が小さくなると消費電流を減らすことを行う。
【００８８】
所望波及び妨害波が合波された受信信号は、低雑音増幅器２０３に入力されて所定のレベルに増幅される。増幅された受信信号は、フィルタ２０４を介して復調器２０５及びレベル検出回路２１６に入力される。レベル検出回路２１６は、復調器２０５前の妨害波と所望波との合計電力レベルを検出して、制御回路２１５に通知する。制御回路２１５は、レベル検出回路２１６の検出結果に従って、受信回路を構成する低雑音増幅器２０３、復調器２０５、発振器２０９及びローカル信号用増幅器２１１の電流値の増減を制御する。図１９に、レベル検出回路２１６の構成例を示す。
【００８９】
この第１３の実施形態のように、無線回路装置１８の構成に上記第１〜第９の実施形態に係る差動信号処理装置を適用させることで、受信電力の実測により送信電力漏れの影響を低減させたダイナミックレンジの広い（低雑音及び低歪みの）無線回路装置を実現することができる。
【００９０】
（第１４の実施形態）
図２０は、本発明の第１４の実施形態に係る無線回路装置２０の回路構成図である。図２０において、無線回路装置２０は、アンテナ２０１と、共用器２０２と、低雑音増幅器２０３と、フィルタ２０４及び２１７と、復調器２０５と、変調器２０６と、電力増幅器２０７と、発振器２０８及び２０９と、ローカル信号用増幅器２１０及び２１１と、レベル検出回路２１８と、制御回路２１５とを備える。
【００９１】
図２０でわかるように、第１４の実施形態に係る無線回路装置２０は、レベル検出回路２１８で検出した２つの受信電力レベルに基づいて、制御回路２１５による受信回路側の制御を動的に行うことが、上記第１３の実施形態に係る無線回路装置１８と異なる。この２つの電力レベルを検出することで、無線回路装置１８では不可能であった妨害波と所望波との比率に基づいた制御を実現することができる。
【００９２】
このレベル検出回路２１８及び制御回路２１５による制御は、次のように行われる。受信回路のダイナミックレンジが最も必要なのは、妨害波が大きくかつ所望波が小さいときである。そこで、無線回路装置２０では、復調器２０５へ入力される前の所望波と妨害波との合計電力レベルＰtotal と、復調器２０５及び低域通過のフィルタ２１７を介した後の所望波だけの電力レベルＰdesireとの２つを検出する。そして、両方の電力レベルを比較し、所望波の電力レベルに対する妨害波の電力レベルが大きいほど、受信回路の消費電力を増やすことを行う。
【００９３】
図２１は、入力される受信信号の所望波及び妨害波の電力レベルと、制御される電流値との関係を示す図である。図２１の（ａ）は、所望波の電力レベルが妨害波の電力レベルよりも非常に大きい場合である。また、図２１の（ｂ）は、所望波の電力レベルが妨害波の電力レベルよりも少し大きい場合である。この２つの場合では、所望波の電力レベルに基づいて増幅処理が行われるため、レベル検出回路２１８では、フィルタ２０４から出力される合計電力レベルＰtotal と、フィルタ２１７から出力される電力レベルＰdesireとが、ほぼ同じレベルで検出される（Ｐtotal ≒Ｐdesire）。よって、このレベル関係が検出されたときには、制御回路２１５は、受信回路の消費電力を標準よりも小さくする制御を行う。
【００９４】
図２１の（ｃ）は、所望波の電力レベルが妨害波の電力レベルよりも少し小さい場合である。この場合では、妨害波の電力レベルに基づいて増幅処理が行われるため、レベル検出回路２１８では、フィルタ２０４から出力される合計電力レベルＰtotal の方が、フィルタ２１７から出力される電力レベルＰdesireよりも、少し大きいレベルで検出される（Ｐtotal ＞Ｐdesire）。よって、このレベル関係が検出されたときには、制御回路２１５は、受信回路の消費電力を標準にする制御を行う。
【００９５】
図２１の（ｄ）は、所望波の電力レベルが妨害波の電力レベルよりも非常に小さい場合である。この場合では、妨害波の電力レベルに基づいて増幅処理が行われるため、レベル検出回路２１８では、フィルタ２０４から出力される合計電力レベルＰtotal の方が、フィルタ２１７から出力される電力レベルＰdesireよりも、非常に大きいレベルで検出される（Ｐtotal ＞＞Ｐdesire）。よって、このレベル関係が検出されたときには、制御回路２１５は、受信回路の消費電力を標準よりも大きくする制御を行う。
【００９６】
この第１４の実施形態のように、無線回路装置２０の構成に上記第１〜第９の実施形態に係る差動信号処理装置を適用させることで、受信信号の妨害波と所望波との比率に基づいて送信電力漏れの影響を低減させたダイナミックレンジの広い（低雑音及び低歪みの）無線回路装置を実現することができる。
【産業上の利用可能性】
【００９７】
本発明の差動用低雑音バイアス回路は、差動増幅器、インピーダンス変換器、ミキサ、又は発振器等の差動信号処理回路と組み合わせて利用可能であり、特に高周波信号を扱う無線通信機器の無線回路部等への利用に適している。
【図面の簡単な説明】
【００９８】
【図１】本発明の第１の実施形態に係る差動信号処理装置１の回路構成図
【図２】本発明の第２の実施形態に係る差動信号処理装置２の回路構成図
【図３】本発明の第３の実施形態に係る差動信号処理装置３の回路構成図
【図４】第３の実施形態に関連した他の差動信号処理装置４の回路構成図
【図５】第３の実施形態に関連した他の差動信号処理装置５の回路構成図
【図６】第３の実施形態に関連した他の差動信号処理装置６の回路構成図
【図７】本発明の第４の実施形態に係る差動信号処理装置７の回路構成図
【図８】本発明の第５の実施形態に係る差動信号処理装置８の回路構成図
【図９】本発明の第６の実施形態に係る差動信号処理装置９の回路構成図
【図１０】本発明の第７の実施形態に係る差動信号処理装置１０の回路構成図
【図１１】本発明の第８の実施形態に係る差動信号処理装置１１の回路構成図
【図１２】本発明の第９の実施形態に係る差動信号処理装置１２の回路構成図
【図１３】本発明の第１０の実施形態に係る無線回路装置１３の回路構成図
【図１４】本発明の第１１の実施形態に係る無線回路装置１４の回路構成図
【図１５】第１１の実施形態に関連した差動信号処理装置１５の回路構成図
【図１６】本発明の第１２の実施形態に係る無線回路装置１６の回路構成図
【図１７】無線回路装置１６のレベル検出回路２２３の回路構成図
【図１８】本発明の第１３の実施形態に係る無線回路装置１８の回路構成図
【図１９】無線回路装置１８のレベル検出回路２２５の回路構成図
【図２０】本発明の第１４の実施形態に係る無線回路装置２０の回路構成図
【図２１】無線回路装置２０が行う制御を説明するための図
【図２２】無線回路装置２０のレベル検出回路２２６の回路構成図
【図２３】従来の差動信号処理装置５０１の回路構成図
【図２４】従来の差動信号処理装置５０２の回路構成図
【符号の説明】
【００９９】
１〜１２、１５、５０１、５０２  差動信号処理装置
１３〜１４、１６、１８、２０  無線回路装置
１１１〜１１６  差動用低雑音バイアス回路
１２１〜１２４、１２８〜１３０、５２１  差動増幅回路
１２５  インピーダンス変換回路
１２６  ミキサ回路
１２７  発振回路
２０１  アンテナ
２０２  共用器
２０３、２０７、２１０、２１１  増幅器
２０４、２１７  フィルタ
２０５  復調器
２０６  変調器
２０８、２０９  発振器
２１２、２１５  制御回路
２１３  カプラ
２１４、２１６、２１８  レベル検出回路
５１１、５１２、ｂ  バイアス回路
Ｃ１〜Ｃ８、Ｃ１１、Ｃ１２、Ｃ１１１、Ｃ１１２  キャパシタ
Ｌ１〜Ｌ４  インダクタ
Ｑ１〜Ｑ６、Ｑ１１〜Ｑ１４、Ｑ１１１、Ｑ１１２  トランジスタ
Ｒ１〜Ｒ４、Ｒ１１〜Ｒ１８、Ｒ１１１〜Ｒ１１４  抵抗
【図１】
2005236971.tif 000003
【図２】
2005236971.tif 000004
【図３】
2005236971.tif 000005
【図４】
2005236971.tif 000006
【図５】
2005236971.tif 000007
【図６】
2005236971.tif 000008
【図７】
2005236971.tif 000009
【図８】
2005236971.tif 000010
【図９】
2005236971.tif 000011
【図１０】
2005236971.tif 000012
【図１１】
2005236971.tif 000013
【図１２】
2005236971.tif 000014
【図１３】
2005236971.tif 000015
【図１４】
2005236971.tif 000016
【図１５】
2005236971.tif 000017
【図１６】
2005236971.tif 000018
【図１７】
2005236971.tif 000019
【図１８】
2005236971.tif 000020
【図１９】
2005236971.tif 000021
【図２０】
2005236971.tif 000022
【図２１】
2005236971.tif 000023
【図２２】
2005236971.tif 000024
【図２３】
2005236971.tif 000025
【図２４】
2005236971.tif 000026