(57)【要約】      （修正有）【課題】高密度実装に対応でき、特に基板の総厚を０．３０ｍｍより薄くすることができ、且つ生産性に優れ、更に、高周波の入出力の電力損失の問題を解決できるパッケージ用の配線基板を提供する。【解決手段】絶縁性の樹脂基材層の内部に１層の配線層１２２Ａを有するコア配線基材１１０の表裏両側の粗面化された面に、それぞれ、セミアディティブ法にて形成された配線層１９１、１９２を１層だけ設けた３層の配線層を有する３層配線基板で、レーザにより形成された樹脂基材層の孔部にめっき形成された導通部１９３、１９４を設けて形成したスルーホール１１５ａとブラインドビア１１６ａを備えている。更に、スルーホール１１５ａとブラインドビア１１６ａは、それぞれ、レーザにより形成された樹脂基材層１１０の孔部がめっき形成された導通部で充填されている。【選択図】図１
2005236067.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性の樹脂基材層の内部に１層の配線層を有するコア配線基材の表裏両側の粗面化された面に、それぞれ、セミアディティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板であり、レーザにより形成された樹脂基材層の孔部にめっき形成された導通部を設けて、前記コア配線基材の表裏の各配線層の配線と内部配線層の配線とを、それぞれ、電気的に接続するブラインドビアを備え、あるいは、前記ブラインドビアと、レーザにより形成された樹脂基材層の貫通孔部にめっき形成された導通部を設けて、前記コア配線基材の表裏の配線層の配線を電気的に接続するスルーホールとを備えていることを特徴とする配線基板。
【請求項２】
請求項１に記載の配線基板であって、コア配線基材の絶縁性の樹脂基材層の内部の１層の配線層は、絶縁性の樹脂基材層の厚さ方向のほぼ中央に配置されていることを特徴とする配線基板。
【請求項３】
請求項１ないし２のいずれか１項に記載の配線基板であって、前記ブラインドビアは、あるいは、前記ブラインドビアと前記スルーホールは、それぞれ、レーザにより形成された樹脂基材層の孔部がめっき形成された導通部で充填されたものであることを特徴とする３層配線基板。
【請求項４】
請求項３に記載の配線基板であって、ブラインドビアの外表面を含み、あるいは、ブラインドビアとスルーホールの外表面を含み、表裏の各配線層の配線部の外表面側は、機械的研磨、あるいは化学機械的研磨により、平坦化処理が施されていることを特徴とする配線基板。
【請求項５】
請求項１ないし４のいずれか１項に記載の配線基板であって、コア配線基材の両側の粗面化された面の粗さは、十点平均粗さＲｚJIS が、２μｍ〜１０μｍの範囲であることを特徴とする配線基板。
【請求項６】
請求項１ないし５のいずれか１に記載の配線基板であって、所定の端子部を露出させた状態で、その表裏を覆う絶縁性樹脂層（ソルダーレジスト）を配設していることを特徴とする配線基板。
【請求項７】
請求項１ないし６のいずれか１項に記載の配線基板であって、半導体パッケージ用の配線基板であることを特徴とする配線基板。
【請求項８】
請求項７に記載の配線基板であって、一方の面にはフリップチップ方式あるいはワイヤボンディング方式により半導体チップと接続するための接続パッドを有し、他方の面には外部回路と接続するための外部接続端子を有することを特徴とする配線基板。
【請求項９】
請求項１ないし８のいずれか１項に記載の配線基板であって、端子部は順に、Ｎｉめっき層、Ａｕめっき層が施されていることを特徴とする配線基板。
【請求項１０】
請求項１ないし６のいずれか１の配線基板の外側両面あるいは片面に、更に配線層を形成していることを特徴とする配線基板。
【請求項１１】
請求項１ないし１０のいずれか１項に記載の配線基板を用いたことを特徴とする半導パッケージ。
【請求項１２】
絶縁性の樹脂基材層の内部に１層の配線層を有するコア配線基材の表裏両側の粗面化された面に、それぞれ、セミアディティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板の製造方法であって、順に、（Ａ）絶縁性の樹脂基材層の内部に前記内部用配線層を配設し、且つ、スルーホール形成用の貫通孔およびブラインドビア形成用の孔を配設したコア配線基材を形成するコア配線基材形成工程と、（Ｂ）コア配線基材形成工程により得られたコア配線基材に対し、スルーホール形成用の貫通孔およびブラインドビア形成用の孔の表面を含む全面に無電解めっきを施して、通電層としての無電解めっき層を形成する無電解めっき工程と、両面にレジストパターンを形成し、無電解めっき層を通電層として、電解Ｃｕめっきを施し、端子部を含めて配線部と、スルーホール形成用の貫通孔およびブラインドビア形成用の孔の導通部とを電解Ｃｕめっき層にて選択的にめっき形成する選択めっき工程と、前記レジストパターンを除去した後、露出している不要の無電解めっき層を、フラッシュエッチングにて除去する、エッチング工程とを順に行い、スルーホールおよびブラインドビアの導電層を形成するとともに両面に配線部を形成するセミアディティブ法の処理工程とを行うものであり、前記コア配線基材形成工程は、順に、（ａ）第１の絶縁性の樹脂基材層の両面に銅箔を圧着積層した積層基材の一方の面の銅箔上に感光性レジストを配設し、所定の選択露光、現像を行い、形成する配線層に対応したレジストパターンを形成し、該レジストパターンを耐エッチングマスクとして銅箔のエッチングを行い、レジストパターンを除去し、絶縁性の樹脂基材層の他方の面に銅箔を残した状態で、前記コア配線基材の内部の配線層となる内部用配線層を前記絶縁性の樹脂基材層の一方の面に形成した、第１の配線基材を得る、第１の配線基材形成工程と、（ｂ）前記第１の配線基材の内部用配線層形成側に、第１の絶縁性の樹脂基材層と同じ材質の第２の絶縁性の樹脂基材層を介して銅箔を積層圧着して、あるいは、前記第１の配線基材の内部用配線層形成側に、第１の絶縁性の樹脂基材層と同じ材質の第２の絶縁性の樹脂基材層の一面に銅箔を圧着積層した積層基材を、その第２の絶縁性の樹脂基材層側を前記内部用配線層側に向けて、積層圧着して、前記内部用配線層を第１の絶縁性の樹脂基材層と第２の絶縁性の樹脂基材層の境部に配設し、且つ、各絶縁性の樹脂基材層の外側面に銅箔をそれぞれ積層した第２の配線基材を得る工程と、（ｃ）更に、第２の配線基材の各絶縁性の樹脂基材層の外側面の銅箔をエッチング除去して、絶縁性の樹脂基材層の内部に前記内部用配線層を配設した第３の配線基材を得る、第３の配線基材形成工程と、（ｄ）ＣＯ2 レーザあるいはＵＶレーザにより、第３の配線基材にスルーホール形成用の貫通孔およびブラインドビア形成用の孔を形成して、更に、必要に応じてデスミア処理を行う、孔明け工程とを行い、コア配線基材を得るものであり、且つ、前記第２の配線基材の外側面の銅箔は、それぞれ、その電解めっきで形成された粗面を樹脂基材層側に向けた電解銅箔であり、これら銅箔をエッチング除去することにより、銅箔の前記粗面の形状が対応する樹脂基���層側に転写形成されるものであることを特徴とする配線基板の製造方法。    
【請求項１３】
請求項１２に記載の配線基板の製造方法であって、選択めっき工程における電解Ｃｕめっきは、スルーホール形成用の貫通孔およびブラインドビア形成用の孔を電解Ｃｕめっき層にて充填するものであることを特徴とする配線基板の製造方法。
【請求項１４】
請求項１３に記載の配線基板の製造方法であって、選択めっき工程の後でレジストパターンを除去する前、あるいは、レジストパターンを除去した後で不要の無電解めっき層をフラッシュエッチング除去する前、あるいは、不要の無電解めっき層をフラッシュエッチング除去した後に、選択めっき工程により選択的にめっき形成する電解Ｃｕめっき層を平坦化するための、機械的研磨、あるいは化学機械的研磨を行うことを特徴とする配線基板の製造方法。
【請求項１５】
請求項１２ないし１４のいずれか１項に記載の配線基板の製造方法であって、孔開け工程におけるレーザによる絶縁性の樹脂基材層の孔明けは、一方の面にレーザを過剰に反射しない当て板を配し、他方の面からレーザ照射を行うものであることを特徴とする配線基板の製造方法。
【請求項１６】
請求項１２ないし１５のいずれか１に記載の配線基板の製造方法であって、フラッシュエッチング工程の後に、更に、順に、（Ｅ）両面に感光性の絶縁性樹脂層（ソルダーレジスト）を塗布形成し、絶縁性樹脂層（ソルダーレジスト）をマスキング露光し、現像し、端子部を露出させる、絶縁性樹脂層（ソルダーレジスト）のパターニング工程とを、行うことを特徴とする配線基板の製造方法。
【請求項１７】
請求項１６に記載の配線基板の製造方法であって、絶縁性樹脂層（ソルダーレジスト）のパターニング工程後に引き続き、端子部表面に、順に、Ｎｉめっき、Ａｕめっきを施すことを特徴とする配線基板の製造方法。
【請求項１８】
請求項１２ないし１７のいずれか１項に記載の配線基板の製造方法であって、選択めっき工程を行う際のレジストパターンの形成は、ドライフィルムレジストを配設し、マスキング露光を行い、現像して形成するものであることを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁性の有機樹脂層の内部に１層の内部配線層と、その表裏にそれぞれ１層の配線層とを設けた３層の配線層を有する３層配線基板とその製造方法、及び前記３層配線基板の表裏に更に配線層を配設した配線基板に関する。
【背景技術】
【０００２】
近年、電子機器の益々の小型化や軽量化に対応する為、多層のプリント基板（以下、多層配線基板とも言う）においては、従来の貼り合わせ型のプリント基板に比べて、微細な配線パターンを高密度に収容できるものとして、コア基材の両面に配線層を配設したコア基板を用い、該コア基板の両面に、順に絶縁層、配線層からなるビルドアップ層を、更に積層形成していくビルドアップ方式の、ビルドアップ型の多層配線基板（以下ビルドアップ基板とも言う）が、各種開発されており、その作製法も種々である。
また、電子機器の小型化に対応するために、電子機器に搭載される半導体部品を高密度に実装することが要求されており、半導体デバイスの性能向上に伴なう要求として、半導体チップをフェースダウン構造にてマザーボード等の配線回路基板に実装するフリップチップ方式が注目されている。
【０００３】
このような中、ビルドアップ型の多層配線基板（ビルドアップ基板）をインターポーザとして用い、該両面配線基板に半導体チップをフリップチップ方式あるいはワイヤボンディング方式で実装することも行われるようになってきた。
例えば、図１０に示すように、多層配線基板１０のソルダーレジスト１２上にフェースダウンで半導体チップ２０をフリップチップ方式にて半田バンプ２１で接合して搭載し、半導体チップ２０と多層配線基板１０のソルダーレジスト１２間の空隙にアンダーフィル樹脂３０を充填し、更に封止用樹脂４０で半導体チップ２０、半田バンプ２１と配線部材１１との接続部を封止したものである。
尚、フリップチップとはベアチップにＡｕや半田のバンプという接続突起をつけたもので、多ピン化や高周波特性の改善、小型化の要求から、端子は、通常、エリアアレイ状あるいはペリフェラル状で、端子のピッチも狭ピッチが採用されている。
フリップチップ法はＩＢＭにより１９６３年に実用化された方法で、フリップチップのバンプを介して回路基板の配線電極と接続するもので、チップマウウントと電気的接続とを一度に行なうため、チップのピン数が増えても組み立てに要する時間が増えず、多ピン対応に優れた接続方式と言える。
【０００４】
ここで、１例として、従来のビルドアップ基板におけるコア基板の製造方法を、図８に基づいて簡単に説明しておく。
先ず、コア材７１１の両面に銅箔７１２を配設した銅張積層板７１０に、ドリルマシンを用いて機械的にスルーホール７１５を形成する。（図８（ａ））
次に、スルーホール７１５内を洗浄し、無電解めっきにより全面に所定の厚みで銅めっき層７２０を形成して、スルーホール（図８（ａ）の７１５）内を導電化し、その後、電解銅めっきにより全面に所定の厚みで銅めっき銅めっき層７３０を形成して、スルーホール内を電気的に接続させる。（図８（ｂ））
次いで、スルーホール内に導電性金属材料あるいは非導電性ペーストからなる充填材料７４０を充填し、物理的研磨による表面平滑処理を行なう。（図８（ｃ））
その後、ドライフィルムレジストあるいは液状レジストにより成膜処理を行ない、所定のパターン露光、現像を行なってレジストパターンを形成し、このレジストパターンをマスクとして銅めっき層７３０、無電解銅７２０、銅箔７１２をパターンエッチングすることにより、めっきスルーホール部７５０、所望の回路配線（図示せず）を形成して、コア基板７６０が形成される。 (図８（ｄ））
【０００５】
この後、このようにして、製造されたコア基板（図８（ｄ）の７６０）の両面に、ビルドアップ法により高密度配線を形成して、ビルドアップ多層配線基板として、半導体パッケージ用のインターポーザとして、例えば、図９に示すようにして用いる。
図９に示される多層配線基板８１０は、以下のように製造することができる。
即ち、コア基板（図８（ｄ）の７６０に相当）の両面にガラスクロスエポキシ樹脂（プリプレグ）ないし樹脂の絶縁層８５１、８５１ａを形成し、炭酸ガスレーザ、もしくは、ＵＶ−ＹＡＧレーザを用いてコア基板上のめっきスルーホール（図８（ｄ）の７５０に相当）や回路配線の所望箇所が露出するように小径の孔部を各絶縁層８５１、８５１ａの所定位置に形成する。
そして、洗浄後、孔部内に無電解めっきにより導電層を形成し、ドライフィルムレジストをラミネートして所定のパターンをマスクとして、上記の孔部を含む露出部に電解めっきによりビア８７１を形成して１層目のビルドアップ層を形成する。
この操作を繰り返して複数のビルドアップ層（図９の図示例では両面に各２層）を形成して多層配線基板８１０が製造される。
そして、半導体チップ搭載側のビルドアップ層には、必要な配線とともに、半導体チップ搭載用の接続パッド８６５が形成されている。
次いで、接続用パッド部８６５、８５５を開口して、ソレダーレジスト８８５を配設しておく。
このような多層配線基板８１０では、半導体チップ搭載用の接続パッド８６５に半田等の金属バンプ８９１を介して半導体チップ８９０を搭載することができる。
また、多層配線基板８１０の裏面側外部接続端子８８０が設けられており、プリント配線板（マザーボード等）に搭載することができる。
尚、図９は、多層配線基板の一部を、簡略化して示したものである。
勿論、図９に示すビルドアップ多層配線基板に半導体チップをワイヤボンディング接続して、該多層配線基板を半導体パッケージ用のインターポーザとして用いることもできる。
【０００６】
図８による従来の方法にて形成されたコア基板は、メカニカルドリルでスルーホールを形成し、サブトラクティブ法で配線を形成しているため、スルーホール径／ランド径としては、１５０μｍ／３５０μｍレベルより小さくすることが困難であり、また、サブトラクティブ法によるライン形成のため、ライン／スペースとしては、５０μｍ／５０μｍ以下の製造が困難である。
このようなコア基板だけでは、配線の密度を上げられないために、現実的には、図９に示すようなビルドアップ層２層、あるいは１層を設けたビルドアップ多層配線基板を、半導体パッケージ用のインターポーザとして用いることで、高密度配線、配線の引き回し限界に対応しているが、このようなビルドアップ多層配線基板の作製には工程数が多く、コストアップに直接的に結びついている。
しかも、図９に示すような配線基板では、スルーホールにおいて電力損失が大きく、高周波を必要とする用途には不向きであった。
【特許文献１】特願２００２−２９９６６５号公報
【０００７】
また、コア材の両面に配線層を設けた２層配線基板をコア配線基板とし、その両面にビルドアップ層を設ける場合には、最表層に微細配線を形成し易いものの、内層の配線が必ず２層で、ビルドアップ層と合計すると少なくとも４層の配線層を持つ配線基板となり、例えば、半導体パッケージ用の配線基板としては、不要な配線層の増加となる。
更に、この場合、製造上のハンドリング時の機械的な強度の問題から極薄のコア配線基板の作製が難しく、基板の総厚を０．３０ｍｍより薄することが困難であった。
具体的には、従来のビルドアップ基板のコア層は、通常、０．４ｍｍ〜０．８ｍｍの厚さを持ち、ビルドアップ層も４０μｍ〜６０μｍの厚さを持つため、配線層が４層のビルドアップ基板は０．４８ｍｍ以上の総厚を有していた。
【０００８】
一方、プリプレグでコア材の両面に配線層を設けた２層配線基板、２組を貼り合わせ、メカニカルドリルでスルーホール形成用の貫通孔を設ける方式のものも知られているが、半導体パッケージ用の配線基板としては、メカニカルドリルの位置精度が±５０μｍと悪いのに加え、孔径を２００μｍ以下にすることが困難で問題になっている。
そして、この方式の場合、各配線層をエッチングにより形成するには、配線の微細化は困難で、これがまた問題になっている。
この方法は、2 層基板どおしの中央部を接続するためのスルーホールを形成する際に、表面から裏面にかけてドリル加工する必要があるため、その部分は表裏の配線ができないこともデメリットとなる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のように、従来のサブトラクティブ法により形成されたコア配線基板をそのまま半導体パッケージ用の配線基板として用いるには、配線密度の面、配線の引き回しの面で問題があり実用的でなく、現状では、サブトラクティブ法により形成されたコア配線基板の両面にビルトアップ層を形成したビルドアップ多層配線基板を半導体パッケージ用の配線基板として用いているが、このようなビルドアップ多層配線基板の作製の工程は長く、煩雑となり、コスト高にもなり、また、スルーホールにおいて電力損失が大きく、高周波の入出力を必要とする用途には不向きであり、また、内層の配線が必ず２層で、ビルドアップ配線層と合計すると少なくとも４層の配線層を持つ配線基板となり、半導体パッケージ用の配線基板としては多くの場合不要な配線層の増加となり、また、製造上のハンドリング時の機械的な強度の問題から極薄のコア配線基板の作製が難しく、基板の総厚を０．３０ｍｍより薄することが困難であった。
また、プリプレグでコア材の両面に配線層を設けた２層配線基板、２組を貼り合わせ、メカニカルドリルでスルーホール形成用の貫通孔を設ける方式のものも知られているが、この方式の場合は、半導体パッケージ用の配線基板としては、メカニカルドリルの位置精度の面や、配線層をエッチングにより形成するには、配線の微細化の面で問題がある。
本発明はこれらに対応するもので、高密度実装に対応でき、特に基板の総厚を０．３０ｍｍより薄くすることができ、且つ、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板より、生産性の面で優れ、更に、高周波の入出力の電力損失の問題を解決できるパッケージ用の配線層が３層の配線基板を提供しようとするものである。
更にまた、半導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、スルーホールおよびブラインドビア上のへこみ（デントとも言う）がない構造で、更に、配線厚のばらつきを均一にすることができるパッケージ用の、配線層が３層の配線基板を、確実に提供しようとするものである。
また、前記基板を用いた高集積で薄型の半導体パッケージを提供しようとするものである。
同時に、このような配線基板を製造する配線基板製造方法を提供しようとするものである。
【課題を解決するための手段】
【００１０】
本発明の両面配線基板は、絶縁性の樹脂基材層の内部に１層の配線層を有するコア配線基材の表裏両側の粗面化された面に、それぞれ、セミアディティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板であり、レーザにより形成された樹脂基材層の孔部にめっき形成された導通部を設けて、前記コア配線基材の表裏の各配線層の配線と内部配線層の配線とを、それぞれ、電気的に接続するブラインドビアを備え、あるいは、前記ブラインドビアと、レーザにより形成された樹脂基材層の貫通孔部にめっき形成された導通部を設けて、前記コア配線基材の表裏の配線層の配線を電気的に接続するスルーホールとを備えていることを特徴とするものである。
そして、上記の配線基板であって、コア配線基材の絶縁性の樹脂基材層の内部の１層の配線層は、絶縁性の樹脂基材層の厚さ方向のほぼ中央に配置されていることを特徴とするものである。
そしてまた、上記のいずれかの配線基板であって、前記ブラインドビアは、あるいは、前記ブラインドビアと前記スルーホールは、それぞれ、レーザにより形成された樹脂基材層の孔部がめっき形成された導通部で充填されたものであることを特徴とするものであり、ブラインドビアの外表面を含み、あるいは、ブラインドビアとスルーホールの外表面を含み、表裏の各配線層の配線部の外表面側は、機械的研磨、あるいは化学機械的研磨により、平坦化処理が施されていることを特徴とするものである。
また、上記のいずれかの配線基板であって、コア配線基材の両側の粗面化された面の粗さは、十点平均粗さＲｚJIS が、２μｍ〜１０μｍの範囲であることを特徴とするものである。
また、上記のいずれかの配線基板であって、所定の端子部を露出させた状態で、その表裏を覆う絶縁性樹脂層（ソルダーレジスト）を配設していることを特徴とするものである。  また、上記のいずれかの配線基板であって、半導体パッケージ用の配線基板であることを特徴とするものであり、一方の面にはフリップチップ方式あるいはワイヤボンディング方式により半導体チップと接続するための接続パッドを有し、他方の面には外部回路と接続するための外部接続端子を有することを特徴とするものである。
また、上記のいずれかの配線基板であって、端子部は順に、Ｎｉめっき層、Ａｕめっき層が施されていることを特徴とするものである。
尚、本発明の配線層が３層の配線基板においては、配線基板のそりや歪の発生を防ぐため、内部配線層は、絶縁性の樹脂基材層の厚さ方向中央に位置するように配置している。  また、本発明の配線基板においては、スルーホールを形成しない形態においても、コア配線基材の表裏の各配線層の配線と内部配線層の配線とを、それぞれ、電気的に接続するブラインドビアを備えることにより、スルホールを形成しないでも、表裏の配線層の配線を導通させることができる。
また、ここでの平坦化処理は、ブラインドビアの外表面を含み、あるいは、ブラインドビアとスルーホールの外表面を含み、表裏の各配線層の配線部の外表面側が、いずれも、同一平面上にあり、且つフラット面となるようにするためのもので、機械的研磨あるいは化学機械的研磨により、パッケージ用配線基板の場合、基板内において前記各表面を前記同一平面から±５μｍ以内のばらつき範囲にその位置を抑えることは容易にできる。
このように、本発明は、ブラインドビアの外表面を含み、あるいは、ブラインドビアとスルーホールの外表面を含み、表裏の各配線層の配線部の外表面側は、機械的研磨、あるいは化学機械的研磨により、平坦化処理が施されていることを特徴とするものである。
ここで、上記十点平均粗さＲｚJIS は、ＪＩＳ  Ｂ０６０１−２００１による定義ないし表示による。
これによれば、粗さ曲線からその平均線の方向に基準長さだけを抜き取り、この抜き取り部分の平均線から縦倍率の方向に測定した、最も高い山頂から５番めまでの山頂の標高の絶対値の平均値と、最も低い谷底から５番めまでの谷底の標高の絶対値の平均値との和を求めこの値をマイクロメータ（μｍ）で表したものを十点平均粗さＲｚJIS と言い、ここでは、基準長さを０. ２５ｍｍとした。
また、上記において、「所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設した配線基板」とは、所定の端子部領域のみを露出するようにソルダーレジストに開口を設けたものに限定されない。
例えば、所定の端子部領域を露出し、且つ、配線基板の半導体チップ搭載領域全体を開口する形態のものも含まれる。
【００１１】
また、請求項１ないし６のいずれかの配線基板の外側両面あるいは片面に、更に配線層を形成していることを特徴とするものである。
【００１２】
本発明の両面配線基板の製造方法は、絶縁性の樹脂基材層の内部に１層の配線層を有するコア配線基材の表裏両側の粗面化された面に、それぞれ、セミアディティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板の製造方法であって、順に、（Ａ）絶縁性の樹脂基材層の内部に前記内部用配線層を配設し、且つ、スルーホール形成用の貫通孔およびブラインドビア形成用の孔を配設したコア配線基材を形成するコア配線基材形成工程と、（Ｂ）コア配線基材形成工程により得られたコア配線基材に対し、スルーホール形成用の貫通孔およびブラインドビア形成用の孔の表面を含む全面に無電解めっきを施して、通電層としての無電解めっき層を形成する無電解めっき工程と、両面にレジストパターンを形成し、無電解めっき層を通電層として、電解Ｃｕめっきを施し、端子部を含めて配線部と、スルーホール形成用の貫通孔およびブラインドビア形成用の孔の導通部とを電解Ｃｕめっき層にて選択的にめっき形成する選択めっき工程と、前記レジストパターンを除去した後、露出している不要の無電解めっき層を、フラッシュエッチングにて除去する、エッチング工程とを順に行い、スルーホールおよびブラインドビアの導電層を形成するとともに両面に配線部を形成するセミアディティブ法の処理工程とを行うものであり、前記コア配線基材形成工程は、順に、（ａ）第１の絶縁性の樹脂基材層の両面に銅箔を圧着積層した積層基材の一方の面の銅箔上に感光性レジストを配設し、所定の選択露光、現像を行い、形成する配線層に対応したレジストパターンを形成し、該レジストパターンを耐エッチングマスクとして銅箔のエッチングを行い、レジストパターンを除去し、絶縁性の樹脂基材層の他方の面に銅箔を残した状態で、前記コア配線基材の内部の配線層となる内部用配線層を前記絶縁性の樹脂基材層の一方の面に形成した、第１の配線基材を得る、第１の配線基材形成工程と、（ｂ）前記第１の配線基材の内部用配線層形成側に、第１の絶縁性の樹脂基材層と同じ材質の第２の絶縁性の樹脂基材層を介して銅箔を積層圧着して、あるいは、前記第１の配線基材の内部用配線層形成側に、第１の絶縁性の樹脂基材層と同じ材質の第２の絶縁性の樹脂基材層の一面に銅箔を圧着積層した積層基材を、その第２の絶縁性の樹脂基材層側を前記内部用配線層側に向けて、積層圧着して、前記内部用配線層を第１の絶縁性の樹脂基材層と第２の絶縁性の樹脂基材層の境部に配設し、且つ、各絶縁性の樹脂基材層の外側面に銅箔をそれぞれ積層した第２の配線基材を得る工程と、（ｃ）更に、第２の配線基材の各絶縁性の樹脂基材層の外側面の銅箔をエッチング除去して、絶縁性の樹脂基材層の内部に前記内部用配線層を配設した第３の配線基材を得る、第３の配線基材形成工程と、（ｄ）ＣＯ2 レーザあるいはＵＶレーザにより、第３の配線基材にスルーホール形成用の貫通孔およびブラインドビア形成用の孔を形成して、更に、必要に応じてデスミア処理を行う、孔明け工程とを行い、コア配線基材を得るものであり、且つ、前記第２の配線基材の外側面の銅箔は、それぞれ、その電解めっきで形成された粗面を樹脂基材層側に向けた電解銅箔であり、これら銅箔をエッチング除去することにより、銅���の前記粗面の形状が対応する樹脂基材層側に転写形成されるものであることを特徴とするものである。
尚、（ａ）の工程では内部用配線層をエッチングで形成したが、セミアディティブ工法を用いて、メッキで配線を形成すれば、より高密度では引き回しの自由度の高い内部用配線層の形成ができる。
【００１３】
そして、上記の配線基板の製造方法であって、選択めっき工程における電解Ｃｕめっきは、スルーホール形成用の貫通孔およびブラインドビア形成用の孔を電解Ｃｕめっき層にて充填するものであることを特徴とするものであり、選択めっき工程の後でレジストパターンを除去する前、あるいは、レジストパターンを除去した後で不要の無電解めっき層をフラッシュエッチング除去する前、あるいは、不要の無電解めっき層をフラッシュエッチング除去した後に、選択めっき工程により選択的にめっき形成する電解Ｃｕめっき層を平坦化するための、機械的研磨、あるいは化学機械的研磨を行うことを特徴とするものである。
そしてまた、上記のいずれかの配線基板の製造方法であって、孔開け工程におけるレーザによる絶縁性の樹脂基材層の孔明けは、一方の面にレーザを過剰に反射しない当て板を配し、他方の面からレーザ照射を行うものであることを特徴とするものである。
また、上記のいずれかの配線基板の製造方法であって、フラッシュエッチング工程の後に、更に、順に、（Ｅ）両面に感光性の絶縁性樹脂層（ソルダーレジスト）を塗布形成し、絶縁性樹脂層（ソルダーレジスト）をマスキング露光し、現像し、端子部を露出させる、絶縁性樹脂層（ソルダーレジスト）のパターニング工程とを、行うことを特徴とするものであり、絶縁性樹脂層（ソルダーレジスト）のパターニング工程後に引き続き、端子部表面に、順に、Ｎｉめっき、Ａｕめっきを施すことを特徴とするものである。
また、上記のいずれかの配線基板の製造方法であって、選択めっき工程を行う際のレジストパターンの形成は、ドライフィルムレジストを配設し、マスキング露光を行い、現像して形成するものであることを特徴とするものである。
尚、ここでの「電解Ｃｕめっき層を平坦化する」とは、電解Ｃｕめっき層の表面側が、いずれも、同一平面上にあり、且つフラット面となるようにすることで、機械的研磨あるいは化学機械的研磨により、パッケージ用配線基板の場合、基板内において前記各表面を、前記同一平面から±５μｍ以内のばらつき範囲にその位置を抑えることは容易にできる。
【００１４】
（作用）
本発明の請求項１ないし９の配線層が３層の配線基板は、このような構成にすることにより、高密度実装に対応でき、特に基板の総厚を０．３０ｍｍより薄くすることができ、且つ、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板より、生産性の面で優れ、高周波の入出力の電力損失の問題を解決できるパッケージ用の配線層が３層の配線基板の提供を可能としている。
また、レーザにて樹脂基材層へ孔を形成する場合、レーザ照射側の孔径を大、レーザ照射側とは反対側の孔径を小として断面を台形形状に形成することができ、これにより、スルーホール形成用の絶縁性の樹脂基材層の貫通孔およびブラインドビア形成用の絶縁性の樹脂基材層の孔を、めっき形成された導通部で充填する場合、充填がし易く、めっきにより孔領域が平坦状になるため、孔領域の上にソルダーレジストをその孔の両面に平坦に配設することができる。
この場合、孔領域のめっきが平坦状になるため、端子部（パッドとも言う）をスルーホール領域あるいはブラインドビア領域に設けることができ、パッドオンスルーホール設計あるいはパッドオンビア設計が可能で、設計の自由度が大きくなるともに、配線密度の向上が可能となる。
このため、本発明の請求項１ないし９の配線層が３層の配線基板を半導体パッケージ用の配線基板として用いた場合、図８（ｄ）に示すようなコア基板を半導体パッケージ用のインターポーザとした場合には得られない配線の引き回しを可能としており、１層のビルドアップ層をコア基板の両面に配設したビルドアップ４層配線基板によるパッケージ用配線基板に代わることを可能としている。
更に、孔領域が平坦状になるため、ソルダーレジストを塗布せずに配線層を多層化する場合、平坦なスルーホールあるいはブラインドビア上への、ビルドアップ法によるビア（バイアホ−ル）の配置を確実に行うことを可能とし、また、銅箔を絶縁層を介してバンプを立ててコア配線基板側に積層し、該銅箔をフォトエッチング法にて処理し配線層を形成し、且つバンプを配線層間の接続手段とする多層化方法を確実に行うことを可能としている。
本発明の請求項１ないし９の配線層が３層の配線基板においては、ブラインドビア形成用の絶縁性の樹脂基材層の孔は、あるいは、ブラインドビアおよびスルーホール形成用の、絶縁性の樹脂基材層の孔は、レーザにて形成されているが、これらの径は１５０μｍ以下にすることが可能であり、勿論、１５０μよりも大きい孔を形成することもできる。
尚、従来のコア基板においては、スルーホール作製にメカニカルドリルを用いており、その径を１５０μｍ以下とすることはできなかった。
【００１５】
また、コア基材の両面を粗面化して、配線がセミアディティブ法にて形成されていることにより、微細な、高い密度の配線の作製を可能としている。
また、コア配線基材の両側の粗面化された樹脂基材層の面の十点平均粗さＲｚJIS としては、２μｍ〜１０μｍの範囲が実用レベルからは好ましい。
ＲｚJIS が２μｍより小の場合は配線との密着強度が充分でなくなり、ＲｚJIS を１０μｍより大きくすると、樹脂基材層の面の凹凸が配線の形状に影響し、配線の微細化を阻害する要因となるとともに電解Ｃｕ箔の製造における負荷も大きくなる。
【００１６】
特に、ブラインドビアの外表面を含み、あるいは、ブラインドビアとスルーホールの外表面を含み、表裏の各配線層の配線部の外表面側は、機械的研磨、あるいは化学機械的研磨により、精密な平坦化処理が施されていることにより、半導体チップ組み立てにおけるワイヤーボンデイングやフリップチップ接合の際に横滑りがおきにくく、充填タイプのスルーホール上あるいはブラインドビア上のへこみ（デント）がない構造で、且つ、配線厚のばらつきを均一にすることができるパッケージ用の配線基板の提供を確実なものとしている。  本発明の配線層が３層の配線基板として、一方の面にはフリップチップ方式あるいはワイヤボンディング方式により半導体チップを搭載するための接続パッドを有し、他方の面には外部回路と接続するための外部接続端子を有する形態が挙げられる。
この場合、所定の端子部領域のみを露出するようにソルダーレジストに開口を設けたものや、所定の端子部領域を露出し、且つ、配線基板の半導体チップ搭載領域全体を開口する形態のものが挙げられる。
特に、本発明の配線層が３層の配線基板でスルーホール領域およびブラインドビア領域が平坦である場合、ソルダーレジストを配しない状態で、直接チップの搭載が可能となる。
直接チップを搭載する場合、チップ側バンプの制約が無くなるためフリップチップ接続に有利であり、勿論、チップマウント時に、アンダーフィル樹脂を充填する際にスルーホール側での気泡の巻き込みが起きない。
通常、端子部は順に、Ｎｉめっき層、Ａｕめっき層が施されている。
また、本発明の配線層が３層の配線基板でその両面にソルダーレジストを設けない状態のものに対し、その両面にビルドアップ層を形成すれば、コア基板の配線が高密度であるとともに、前記３層の配線基板のスルーホール上およびブラインドビア上も配線が可能なため、従来より、少ない層数で高密度な配線基板を構成できる。
【００１７】
本発明の請求項１ないし９の配線層が３層の配線基板は、レーザにてコア配線基材にスルーホール形成用の貫通孔部およびブラインドビア形成用の孔部を形成しているもので、レーザ加工機は位置精度がよいため、ランドとスルーホールあるいはブラインドビアの位置ずれをカバーするためのランド径のマージンを削減でき、スルーホールの小径化とあわせてランド径を２５０μｍ以下にすることが可能となる。
【００１８】
本発明の配線基板の製造方法は、このような構成にすることにより、具体的には、絶縁性の樹脂基材層の内部に１層の配線層を有するコア配線基材の表裏両側の粗面化された面に、それぞれ、セミアディティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板で、高密度実装に対応でき、特に基板の総厚を０．３０ｍｍより薄くすることができ、且つ、従来のビルドアップ配線層が２層、コア基板の配線層が２層で配線層が計４層のビルドアップ多層配線基板より生産性の面で優れ、またパッケージ用として高周波の入出力の電力損失の問題を解決できる配線基板を製造する、配線基板の製造方法の提供を可能としている。
本発明の配線基板の製造方法は、第１の絶縁性の樹脂基材層の一方の面に銅箔を残した状態で第２の絶縁性の樹脂基材層を積層圧着する工程（（ａ）、（ｂ）の工程）であるため、絶縁性の樹脂基材層が薄い場合でもその一方の面に銅薄が残っていることから機械的強度が保て、製造上のハンドリングが可能となる。
これにより、高密度実装に対応でき、且つ、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板より、生産性の面、品質の面で優れたパッケージ用の配線層が３層の配線基板の製造方法の提供を可能としている。
詳しくは、コア配線基材の絶縁性の樹脂基材層の両面に、電解銅箔の粗面の形状を転写形成することにより、所望の粗面を形成することができるようにし、配線をセミアディティブ法にてコア基材との密着強度を十分に確保して形成することを可能としている。
特に、スルーホール形成用の孔開け、ブラインドビア形成用の孔開けをレーザにて行った後、両面の配線部と共にスルーホールの導通層、ブラインドビアの導通層を形成するため、生産性の良いものとしている。
従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板の場合には、スルホール形成用の孔開け工程とブラインドビア形成用の孔開け工程は、それぞれ別に行い、またスルーホールの導通層、ブラインドビアの導通層の形成も、それぞれ別工程で行う。
また、前記コア基材の粗面形成方法は、適用できる材料の制約が少なく、コア配線基材の絶縁性の樹脂基材層の選択範囲を広くしている。
また、スルーホール用の貫通孔部およびブラインドビア形成用の孔部を、レーザにてコア配線基材の絶縁性の樹脂基材層に形成しており、その台形状の断面形状から、めっきにて充填する際、充填し易いものとし、且つ、孔形成領域の表面も十分平坦に形成できるものとしている。
【００１９】
特に、選択めっき工程の後でレジストパターンを除去前、あるいは、レジストパターンを除去後で不要の無電解めっき層をフラッシュエッチング除去する前、あるいは、不要の無電解めっき層をフラッシュエッチング除去した後に、選択めっき工程により選択的にめっき形成する電解Ｃｕめっき層を平坦化するための機械的研磨、あるいは化学機械的研磨を行うことにより、選択めっき工程によりめっき形成された配線部、パッド部、スルーホール部の断面形状を平坦性の良いもの、具体的には、配線部、パッド部、スルーホール部の外側表面について、パッケージ用配線基板の場合、基板内において同一平面からのずれのばらつきを±５μｍ内に抑えることもできる。
選択めっき工程によりめっき形成された配線部、パッド部は、外側にかまぼこ状の断面形状となるが、機械的研磨あるいは化学機械的研磨を行うことにより、これをほぼ矩形とすることができ、また、選択めっき工程によりめっき形成された充填タイプのスルーホール部はその断面形状は中央部で基板側にへこむが、これを平坦にすることができる。
このように、機械的研磨、あるいは化学機械的研磨を行うことにより、導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、充填タイプのスルーホール上のへこみ（デント）がない構造で、且つ、配線厚のばらつきを均一にすることができるパッケージ用の配線基板を確実に製造する方法の提供を可能としている。
機械的研磨、あるいは化学機械的研磨を行わない場合、図１０（ａ）、図１０（ｂ）、図１０（ｃ）にそれぞれ示すように、接続用配線９１０、端子部（パッドとも言う）９２０の断面形状は、外表面側にかまぼこ状になり、ランド部を含むスルーホール部９３０の断面形状は、中央部が基板側にへこむことがあるが、これらの表面部を機械的研磨、あるいは化学機械的研磨することにより、図１０（ａ１）、図１０（ｂ１）、図１０（ｃ１）にそれぞれ示すように、接続用配線９１０、端子部（パッドとも言う）９２０、スルーホール部９３０の外表面側は精密に平坦化されるのである。
尚、ここでは、端子部、ランド部、接続用配線等を総称して配線部と言い、配線と言った場合、接続用配線の他に端子部、ランド部を含む場合もある。
また、本発明の配線基板の製造方法で、スルーホールおよびブラインドビアをめっきで充填する場合、スルーホール領域およびブラインドビア領域における凹みは少なく、特に、機械的研磨あるいは化学機械的研磨を施した場合にはスルーホール領域における凹みを発生せず平坦にソルダーレジストを両面に配設でき、このような製造方法により作製された配線層が３層構造の配線基板を用い、これに半導体チップを搭載し、アンダーフィル樹脂層を充填した場合、チップとの間に気泡が入り込み、半導体装置の信頼性を損ねるといった問題が発生しないものとして、得意先でのプロセスの付加を軽減することができるようになった。
【発明の効果】
【００２０】
本発明は、上記のように高密度実装に対応でき、且つ、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板より、生産性の面で優れ、更に、高周波の入出力の電力損失の問題を解決できるパッケージ用の配線層が３層の配線基板の提供を可能とした。
特に、半導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、スルーホールやブラインドビア上のへこみ（デント）がない構造で、更に、配線厚のばらつきを均一にすることができる、パッケージ用の、配線層が３層の配線基板の提供を確実にできるものとした。
同時に、このような配線基板を製造する配線基板の製造方法の提供を可能にした。
ランドの小径化およびラインの微細化により、従来、コア基材の両面にそれぞれサブトラクティブ法にて形成された配線層１層をコア基板を設け、更に、各配線層上に、配線層をめっき形成するアディティブ法にて配線層を１層形成して、ＣＳＰやスタックパッケージに用いられていた配線層が４層構造の両面配線基板を、本発明の配線層が３層構造の配線基板で置き代えることが可能となった。
本発明の配線層が３層構造の配線基板は、従来のビルドアップ配線層が２層で配線層が計４層のビルドアップ多層配線基板に比べ、構造が簡単で、その作製工程数も減り、生産性の面、高周波の入出力の電力損失の面で優れている。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態を図に基づいて説明する。
図１（ａ）は本発明の配線基板の実施の形態の第１の例の一部断面図で、図１（ｂ）は本発明の実施の形態の第２の例の一部断面図で、図１（ｃ）は本発明の実施の形態の第３の例の一部断面図で、図２（ａ）は本発明の配線基板の実施の形態の第４の例の一部断面図で、図２（ｂ）は本発明の実施の形態の第５の例の一部断面図で、図２（ｃ）は本発明の実施の形態の第６の例の一部断面図で、図３（ａ）は本発明の配線基板の実施の形態の第７の例の一部断面図で、図３（ｂ）は本発明の実施の形態の第８の例の一部断面図で、図３（ｃ）は本発明の実施の形態の第９の例の一部断面図で、図４は第１の例の配線基板の製造方法の１例の一部工程を示した工程断面図で、図５は図４に続く工程を示した工程図で、図６は第２の例、第３の例の配線基板の製造方法を説明するための図で、図７はめっき充填の処理と平坦化処理を説明するための工程断面図で、図１１（ａ）、図１１（ｂ）、図１１（ｃ）は機械的研磨の前の断面形状を示し、図１１（ａ１）、図１１（ｂ１）、図１１（ｃ１）は、それぞれ、対応する機械的研磨の後の断面形状を示している図で、図１２は本発明の配線層が３層の配線基板の外側片面に更に配線層を形成した配線基板の図で、図１３は本発明の配線層が３層の配線基板の外側両面に更に配線層を形成した配線基板の図である。
図１〜図７、図１１〜図１３中、１００、１０１は配線基板、１１０、１１１は樹脂基材層、１１５は（スルーホール形成用の）貫通孔部、１１５ａ、１１５ｂ、１１５ｃはスルーホール、１１６は（ブラインドビア形成用の）孔部、１１６ａ、１１６ｂ、１１６ｃはブラインドビア、１２１、１２２、１２３は銅箔、１２２Ａは内部用配線層の配線、１３０は無電解めっき層、１５０はレジストパターン、１６０は電解めっき層、１６５はへこみ（デントとも言う）、１７０はソルダーレジスト、１８１はＮｉめっき層、１８２はＡｕめっき層、１８５は端子部、１９１、１９１Ａ、１９１Ｂ、１９２、１９２Ａ、１９２Ｂは配線、１９３、１９３Ａは（スルーホールの）導通部、１９４、１９４Ａは（ブラインドビアの）導通部、２００は配線基板、２１０はコア基材（絶縁性基材）、２２０は配線層、２２１は銅層（銅箔層）、２２５はめっきＣｕ層、２５０はバンプ、２６０は（絶縁性樹脂からなる）充填材、２７０はソルダーレジスト、２８５は端子部、２９０は絶縁性樹脂層、３０１、３０２は付加層、３２０、３２１は配線層、３２５、３２６は導通部、３７０はソルダーレジスト、３８５は端子部、３９０、３９１は絶縁性樹脂層、９１０、９１０ａは接続用配線、９２０、９２０ａは端子部（パッドとも言う）、９３０、９３０ａはスルーホール部、９３１はへこみ（デントとも言う）、９３２、９３２ａはランド、９３５は（スルーホールの）導通部、９５０は絶縁基材部である。
【００２２】
はじめに、本発明の配線基板の実施の形態の第１の例を図１（ａ）に基づいて説明する。
第１の例の配線基板は、絶縁性の樹脂基材層１１０の内部に１層の配線層（配線１２２Ａがある配線層のこと）を有するコア配線基材の表裏両側の粗面化された面に、それぞれ、セミアディティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板であり、レーザにより形成された樹脂基材層１１０の貫通孔部にめっき形成された導通部１９３を設けて、前記コア配線基材の表裏の配線層の配線を電気的に接続するスルーホール１１５ａを備え、且つ、レーザにより形成された樹脂基材層１１０の孔部にめっき形成された導通部１９４を設けて、前記コア配線基材の表裏の各配線層の配線１９２と内部配線層の配線１２２Ａとを、それぞれ、電気的に接続するブラインドビア１１ａＡを設けているもので、後述する図４〜図５に示す製造工程により作製される。
第１の例の配線基板は、両表面に配線部１９１、１９２を露出させているもので、そのまま製品として出荷、あるいは、更に配線層をその両面に形成するための配線基材として、あるいは、後述する第２の例、第３の例の配線基板を形成するために用いられる。
第１の例の配線基板は、内部配線層を絶縁性の樹脂基材層１１０の厚さ方向中央に位置するように配置されており、これにより、配線基板のそりや歪が発生しずらいものとしている。
本例の配線基板は、配線層４層のビルドアップ多層配線基板より厚さが薄く、生産性の面で優れ、半導体パッケージ用としては、これに置き代わることができるものである。
【００２３】
コア配線基材の樹脂基材層１１０としては、耐熱性の熱硬化型の絶縁性樹脂層に、適宜、ガラスクロス、アラミド不織布、液晶ポリマー不織布、多孔質ポリテトラフルオロエチレン（例えば、商品名ゴアテックス）等が混入されたものが用いられる。
樹脂層としては、シアネート系樹脂、ＢＴレジン（ビスマレイミドとトリアジンからなる樹脂）、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）等が挙げられる。
尚、例えば、樹脂１１０の厚さは、中央に位置する内部配線層の上下でそれぞれ０．０６ｍｍで総厚０．１２ｍｍとすると、後述するように、配線部１９１、１９２の厚さは、通常、０．０３ｍｍ以下に選ばれるので、本例の配線層が３層の配線基板の全体の厚は、０．１８ｍｍとなり、また、このような配線基板に更に端子めっきやソルダーレジストを配設した、後述する、第２の例や第３の例の配線基板の総厚は、端子部のめっきの厚み、ソルダーレジストの厚みを考慮しても０．３ｍｍ以下になる。
後述するが、樹脂基材層の表面は、電解Ｃｕ箔（図２の１１５）のめっき面側をコア配線基材の樹脂基材層に熱圧着して硬化させて、電解Ｃｕ箔（図２の１１５）のめっき面の粗形状が転写されたもので（後に説明する図４〜図５の工程参照）、配線１９１、１９２は密着性が良い。
第１の例の配線基板においては、コア配線基材の両側の粗面化された面の粗さは、十点平均粗さＲｚJIS が、２μｍ〜１０μｍの範囲に制御されている。
これにより、コア基材の両面を粗面化して、配線がセミアディティブ法にて形成されていることにより、微細な、高い密度の配線の作製を可能としている。
尚、ＲｚJIS が２μｍより小の場合は配線との密着強度が充分でなくなり、ＲｚJIS を１０μｍより大きくすると、樹脂基材層の面の凹凸が配線の形状に影響し、配線の微細化を阻害する要因となるとともに電解Ｃｕ箔の製造における負荷も大きくなる。
テストによれば、樹脂層として、日立製６７９Ｆシリーズ（シアネート系樹脂）を用いた場合、Ｒｚが５μｍでピール強度は８００ｇ／ｃｍ（ＪＩＳＣ５０１２−１９８７８. １）であった。
【００２４】
スルーホール１１５ａ形成用の貫通孔、ブラインドビア１１６ａ形成用の孔は、ＣＯ2 レーザあるいはＵＶレーザにより形成され、それらの導通部１９３、１９４は、配線部１９１、１９２と共に、無電解めっき層１３０を下地層として電解めっきして形成されたものである。
尚、スルーホール形成用の貫通孔を形成するため、その径を１５０μｍ以下にすることができる。
配線部１９１、１９２は、導電性の面等からは、厚さ５μｍ〜３０μｍ程度が好ましく、本例では、導通部１９３、１９４の厚さも配線部１９１、１９２と同じ厚さである。
無電解めっき層１３０は、無電解Ｎｉめっき、無電解Ｃｕめっき等公知の方法により形成されるもので、配線１９１、１９２、スルーホールの導通部１９３を形成するための電解Ｃｕめっきを施す際の、通電層となる厚さがあり、フラッシュエッチングにて、他を損傷せずに容易に除去できる厚さであれば良い。
【００２５】
次に、本発明の配線基板の実施の形態の第２の例を図１（ｂ）に基づいて説明する。
第２の例の配線基板は、第１の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設しているもので、半導体パッケージ用の配線基板で、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第２の例の配線基板は、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
尚、第２の例においては、ソルダーレジスト１７０により、ブラインドビア１１６ａとスルーホール１１５ａとは充填されている。
【００２６】
次に、本発明の配線基板の実施の形態の第３の例を図１（ｃ）に基づいて説明する。
第３の例の配線基板は、第１の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設した第２の例の配線基板の端子部１８５の表面にＮｉめっき層１８１、Ａｕめっき層１８２をこの順に配設した半導体パッケージ用の配線基板で、第２の例と同様、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第３の例の配線基板も、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
【００２７】
次に、本発明の配線基板の実施の形態の第４の例を図２（ａ）に基づいて説明する。
第４の例の配線基板は、第１〜第３の例と同様、絶縁性の樹脂基材層１１０の内部に１層の配線層を有するコア配線基材の表裏両側の粗面化された面に、それぞれ、セミアディティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板であるが、第１〜第３の例とは異なり、レーザにより形成された樹脂基材層１１０の貫通孔部を充填するようにめっき形成された導通部１９３Ａを設けて、前記コア配線基材の表裏の配線層の配線を導通部１９３Ａ電気的に接続するスルーホール１１５ｂを備え、且つ、レーザにより形成された樹脂基材層１１０の孔部を充填するようにめっき形成された導通部１９４Ａを設けて、前記コア配線基材の表裏の各配線層の配線１９２と内部配線層の配線１２２Ａとを、それぞれ、電気的に接続するブラインドビア１１６ｂを備えているものである。
そして、第４の例も、第１〜第３の例と同様、スルーホール１１５ｂ形成用の貫通孔、ブラインドビア１１６ｂ形成用の孔は、ＣＯ2 レーザあるいはＵＶレーザにより形成され、それらの導通部１９３Ａ、１９４Ａは、配線部１９１Ａ、１９２Ａと共に、無電解めっき層１３０を下地層として電解めっきして形成されたものであるが、第４の例の配線基板は、第１の例の配線基板に対し、更に、スルーホール１１５ｂおよびブラインドビア１１６ｂを、それぞれ、電解めっきを行い、充填する導通層１９３Ａ、１９４Ａを形成したままの形態のものである。
スルーホール１１５ｂ、ブラインドビア１１６ｂ領域には若干のへこみ（デントとも言う）１６５が残っている。
第４の例の配線基板も、第１の例の配線基板と同様、そのまま製品として出荷、あるいは、更に配線層をその両面に形成するための配線基材として、あるいは、後述する第５の例、第６の例の配線基板を形成するために用いられる。
配線部１９１Ａ、１９２Ａは、導電性の面等からは、厚さ５μｍ〜３０μｍ程度が好ましいが、その作製においてめっき充填を確実に行うため、例えば、基材の厚さ１００μｍでレーザ照射側の孔径１００μｍ、反対側の孔径７０μｍの場合、通常は、厚さ１０μｍ〜３０μｍ程度となる。
各部については、基本的に第１の例と同様で、ここでは説明を省く。
【００２８】
次に、本発明の配線基板の実施の形態の第５の例を図２（ｂ）に基づいて説明する。
第５の例の配線基板は、第４の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設しているもので、半導体パッケージ用の配線基板で、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第５の例の配線基板は、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
【００２９】
次に、本発明の配線基板の実施の形態の第６の例を図２（ｃ）に基づいて説明する。
第６の例の配線基板は、第４の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設した第５の例の配線基板の端子部１８５の表面にＮｉめっき層１８１、Ａｕめっき層１８２をこの順に配設した半導体パッケージ用の配線基板で、第５の例と同様、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第６の例の配線基板も、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
【００３０】
次に、本発明の配線基板の実施の形態の第７の例を図３（ａ）に基づいて説明する。
第７の例の配線基板は、第１〜第６の例と同様、絶縁性の樹脂基材層１１０の内部に１層の配線層を有するコア配線基材の表裏両側の粗面化された面に、それぞれ、セミアディティブ法にて形成された配線層を１層だけ設けた３層の配線層を有する３層配線基板で、また第４〜第６の例と同様、レーザにより形成された樹脂基材層１１０の貫通孔部を充填するようにめっき形成された導通部１９３Ａを設けて、前記コア配線基材の表裏の配線層の配線を導通部１９３Ａ電気的に接続するスルーホール１１５ｂを備え、且つ、レーザにより形成された樹脂基材層１１０の孔部を充填するようにめっき形成された導通部１９４Ａを設けて、前記コア配線基材の表裏の各配線層の配線１９２と内部配線層の配線１２２Ａとを、それぞれ、電気的に接続するブラインドビア１１６ｂを備えているものであるが、更に、第７の例の配線基板は、スルーホール１１５ｃおよびブラインドビア１１６ｃの外表面を含み表裏の各配線層の配線部１９１Ｂ、１９２Ｂの外表面側は、機械的研磨、あるいは化学機械的研磨により、精密な平坦化処理が施されている。
第７の例の配線基板は、第４の例の配線基板に対し、更に、機械的研磨、あるいは化学機械的研磨による精密な平坦化処理を施した形態のものである。
機械的研磨、あるいは化学機械的研磨により平坦化処理が施されていることにより、導体チップ組み立てにおけるワイヤーボンディングやフリップチップ接合の際に横滑りがおきにくく、充填タイプのスルーホール上のへこみ（デント）がない構造で、且つ、配線厚のばらつきを均一にすることができるパッケージ用の配線基板を確実に提供できる。
第７の例の配線基板も、第１の例、第４の例の配線基板と同様、そのまま製品として出荷、あるいは、更に配線層をその両面に形成するための配線基材として、あるいは、後述する第８の例、第９の例の配線基板を形成するために用いられる。
各部については、基本的に第１の例と同様で、ここでは説明を省く。
【００３１】
次に、本発明の配線基板の実施の形態の第８の例を図３（ｂ）に基づいて説明する。
第８の例の配線基板は、第７の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設しているもので、半導体パッケージ用の配線基板で、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第８の例の配線基板は、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
【００３２】
次に、本発明の配線基板の実施の形態の第９の例を図３（ｃ）に基づいて説明する。
第９の例の配線基板は、第７の例の配線基板に、端子部１８５だけを露出するようにして、ソルダーレジスト１７０を両面の表面を覆うように配設した第８の例の配線基板の端子部１８５の表面にＮｉめっき層１８１、Ａｕめっき層１８２をこの順に配設した半導体パッケージ用の配線基板で、第８の例と同様、図１０に示すような半導体パッケージにおいて、インターポーザとしての多層配線基板１０に置き代わり使用されるものである。
第９の例の配線基板も、一方の面の端子部を半導体チップと接続するための接続パッドとし、他方の面の端子部を外部回路と接続するための外部接続端子とするものである。
各部についての説明は、ここでは省く。
【００３３】
上記、第１の例〜第９の例の変形例としては、各例において、スルーホールを設けない形態のものが挙げられる。
これらの形態のものは、コア配線基材の表裏の各配線層の配線と内部配線層の配線とを、それぞれ、電気的に接続するブラインドビアを備えることにより、スルホールを形成しないでも、表裏の配線層の配線を導通させる。
【００３４】
次に、図１（ａ）に示す第１の例の配線基板の製造方法の１例を、図４、図５に基づいて説明する。
尚、これを以って、本発明に配線基板の製造方法の実施の形態の１例の説明に代える。  本例は、簡単には、はじめに、絶縁性の樹脂基材層の内部に前記内部用配線層を配設し、且つ、スルーホール形成用の貫通孔およびブラインドビア形成用の孔を配設したコア配線基材を形成するコア配線基材形成工程を行い、次いで、コア配線基材形成工程により得られたコア配線基材に対し、スルーホールおよびブラインドビアの導電層を形成するとともに両面に配線部を形成するセミアディティブ法の処理工程とを行うものである。
はじめに、コア配線基材形成工程を説明する。
先ず、第１の絶縁性の樹脂基材層１１０の両面に銅箔１２１、１２２を圧着積層した積層基材（図４（ａ））の一方の面の銅箔１２２上に感光性レジストを配設し、所定の選択露光、現像を行い、形成する配線層に対応したレジストパターンを形成し、該レジストパターンを耐エッチングマスクとして銅箔１２２のエッチングを行い、レジストパターンを除去し、絶縁性の樹脂基材層１１０の他方の面に銅箔１２１を残した状態で、コア配線基材の内部配線層となる配線部１２２Ａを絶縁性の樹脂基材層１１０の一方の面に形成した、図４（ｂ）に示す第１の配線基材を得る。
次いで、図４（ｂ）に示す第１の配線基材の内部用配線層形成側に、第１の絶縁性の樹脂基材層１１０と同じ材質の第２の絶縁性の樹脂基材層１１１を介して銅箔１２３を積層圧着し、あるいは、第１の配線基材の内部用配線層形成側に、第１の絶縁性の樹脂基材層と同じ材質の第２の絶縁性の樹脂基材層１１１の一面に銅箔１２３を圧着積層した積層基材を、その第２の絶縁性の樹脂基材層１１１側を前記内部用配線層側に向けて、積層圧着し、内部用配線層となる敗戦部１２２Ａを第１の絶縁性の樹脂基材層１１０と第２の絶縁性の樹脂基材層１１１の境部に配設し、且つ、各絶縁性の樹脂基材層の外側面に銅箔１２１、１２２をそれぞれ積層した図４（ｃ）に示す第２の配線基材を得る。
次いで、図４（ｃ）に示す第２の配線基材の各絶縁性の樹脂基材層１１０、１１１の外側面の銅箔をエッチング除去して、絶縁性の樹脂基材層１１０と絶縁性の樹脂基材層１１１との境部に内部用配線層となる配線部１２２Ａを配設した図４（ｄ）に示す第３の配線基材を得る。
絶縁性の樹脂基材層１１０と絶縁性の樹脂基材層１１１とは同じ材質であり、図４（ｄ）に示す第３の配線基材は、絶縁性の樹脂基材層１１０内部に内部用配線層となる配線部１２２Ａを配設したものである。
樹脂基材層１１０、１１１としては、絶縁性の樹脂に、適宜、ガラスクロス、アラミド不織布、液晶ポリマー不織布、多孔質ポリテトラフルオロエチレン（例えば、商品名ゴアテックス）等が混入されたものが用いられ、ここでは、熱硬化型のものを用いる。
絶縁性の樹脂としては、シアネート系樹脂、ＢＴレジン（ビスマレイミドとトリアジンからなる樹脂）、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）等が用いられる。
次いで、得られた図４（ｄ）に示す第３の配線基材に対し、ＣＯ2 レーザあるいはＵＶレーザにより、スルーホール形成用の貫通孔およびブラインドビア形成用の孔を形成して、更に、必要に応じてデスミア処理を行い、これにより、スルーホール形成用の貫通孔およびブラインドビア形成用の孔を配設したコア配線基材を形成する図４（ｅ）に示すコア配線基材が形成される。
ここでは、前述の図４（ｃ）に示す第２の配線基材の外側面の銅箔１２１、１２３は、それぞれ、その電解めっきで形成された粗さが制御された粗面を樹脂基材層１１０、１１１側に向けた電解銅箔であり、これら銅箔をエッチング除去することにより、銅箔１２１、１２３の粗面の形状が対応する樹脂基材層１１０、１１１側に転写形成される。
銅箔１２１、１２３のエッチングは塩化第二鉄溶液、あるいは、塩化第二銅溶液、あるいは、アルカリエッチング液にて行う。
図４（ｄ）に示す第３の配線基材に対するレーザによる孔明けは、基材の一方の面にレーザ光を過剰に反射しない黒色等の当て板を配し、他方の面からレーザ光の照射を行うことにより、レーザにて基材に貫通孔部１１５を形成した際に、レーザ光の照射側の孔径を大、レーザ光の照射側とは反対側の孔径を小として、貫通孔の断面を台形形状に形成することができる。
例えば、ＣＯ2 レーザを用いた場合、１００μｍ厚のシアネート系樹脂を用いたコア基材で、照射側の孔径を１００μｍ、レーザ光の照射側とは反対側の孔径を７０μｍとすることができる。
これにより、後に行う、めっきによるコア基材の貫通孔の充填の際、充填し易くでき、更にその後に行う、両面へのソルダーレジストの配設の際には、貫通孔領域も平坦状にしてソルダーレジストをその両面に配設することができるものとしている。
また、従来のコア基板においては、スルーホール作製にメカニカルドリルを用いており、その径を１５０μｍ以下とすることはできなかったが、１５０μｍ以下の孔径のスルーホール形成を可能としている。
尚、最小孔径は、炭酸ガスレーザで８０μｍ、ＵＶ−ＹＡＧレーザで２５μｍ程度まで可能である。
【００３５】
次いで、得られた図４（ｅ）に示すコア配線基材に対し、スルーホールおよびブラインドビアの導電層を形成するとともに両面に配線部を形成するセミアディティブ法の処理工程を説明する。
先ず、得られた図４（ｅ）に示すコア配線基材に対し、スルーホール形成用の貫通孔およびブラインドビア形成用の孔の表面を含む全面に無電解めっきを施して、通電層としての無電解めっき層１３０を形成する。（図４（ｆ））
次いで、両面にレジストパターン１５０を形成し（図４（ｇ））、無電解めっき層を通電層として、電解Ｃｕめっきを施し、端子部を含めて配線部と、スルーホール形成用の貫通孔およびブラインドビア形成用の孔の導通部とを電解Ｃｕめっき層にて選択的にめっき形成する。（図５（ｈ））
無電解めっき層１３０は、無電解Ｎｉめっき、無電解Ｃｕめっき等公知の方法により形成されるもので、配線１９１、１９２を形成するための電解Ｃｕめっきを施す際の、通電層となる厚さがあり、後に行うフラッシュエッチングにて、他を損傷せずに容易に除去できる厚さであれば良い。
レジストとしては、所望の解像性を有し、耐めっき性があり、処理性の良いものであれば特に限定はされない。
通常は、ドライフィルムレジストが扱い易いため用いられる。
次いで、レジストパターン１５０を除去した（図５（ｉ））後、露出している不要の無電解めっき層を、フラッシュエッチングにて除去し、スルーホールおよびブラインドビアの導電層を形成するとともに両面に配線部を形成する。（図５（ｊ））
エッチング液としては、過水硫酸、過硫酸、塩酸、硝酸、シアン系、有機系エッチング液が挙げられる。
このようにして、図１（ａ）に示す第１の例の配線基板は作製される。
【００３６】
更に、図１（ａ）に示す第１の例の配線基板の両面に感光性のソルダーレジストを塗布し、次いで、ソルダーレジストを所定のフォトマスク等を用いてマスクマスキング露光し、現像し、端子部を露出させる。（図６（ｋ））
これにより、所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設し、図１（ｂ）に示す第２の例の配線基板は作製される。
【００３７】
更にまた、端子部に順に、Ｎｉめっき、Ａｕめっきを施し、Ｎｉめっき層１８１、Ａｕめっき層１８２を形成し（図６（ｌ））、図１（ｃ）に示す第３の例の配線基板は作製される。
【００３８】
次いで、第４の例、第５の例、第６の例の配線基板の製造方法を説明する。
第１の例と同様に、図４〜図５の工程を行い、更に、電解銅めっきを行い、スルーホールおよびブラインドビアのをめっき形成された導電層１６０で充填し（図７（ａ））、レジストパターン１５０を除去しておく。（図７（ｂ））
これにより、図２（ａ）に示す第４の例の配線基板が形成される。
また、第４の例の配線基板の両面に感光性のソルダーレジストを塗布し、次いで、ソルダーレジストを所定のフォトマスク等を用いてマスクマスキング露光し、現像し、端子部を露出させことにより、所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設した、図２（ｂ）に示す第５の例の配線基板は作製される。
また、更にまた、第５の例の配線基板の端子部に順に、Ｎｉめっき、Ａｕめっきを施し、Ｎｉめっき層１８１、Ａｕめっき層１８２を形成し、図２（ｃ）に示す第６の例の配線基板は作製される。
【００３９】
次いで、第７の例、第８の例、第９の例の配線基板の製造方法を説明する。
第１の例と同様に、図４〜図５の工程を行い、更に、電解銅めっきを行い、スルーホールおよびブラインドビアのをめっき形成された導電層で充填した図７（ｂ）に示す（図２（ａ）と同じ）第４の例の配線基板を形成した後、スルーホールおよびブラインドビアの外表面を含み表裏の各配線層の配線部の外表面側に、機械的研磨、あるいは化学機械的研磨により、平坦化する処理を行う。（図７（ｃ））
これにより、図３（ａ）に示す第７の例の配線基板が形成される。
機械的研磨としてはバフ研磨等が用いられ、最近では化学機械的研磨（ＣＭＰとも言う）が各処理に用いられるようになってきた。
電解Ｃｕめっき層を平坦化は、通常、平坦性は±（０．０５〜０．５μｍ）のばらつき範囲に抑えることができる。
尚、研磨の終点検出方式としては、回転トルクによる判定方式や静電容量による判定方式等がある。
また、第７の例の配線基板の両面に感光性のソルダーレジストを塗布し、次いで、ソルダーレジストを所定のフォトマスク等を用いてマスクマスキング露光し、現像し、端子部を露出させことにより、所定の端子部を露出させた状態で、その表裏を覆うソルダーレジストを配設した、図３（ｂ）に示す第８の例の配線基板は作製される。
また、更にまた、第８の例の配線基板の端子部に順に、Ｎｉめっき、Ａｕめっきを施し、Ｎｉめっき層、Ａｕめっき層を形成し、図３（ｃ）に示す第９の例の配線基板は作製される。
【００４０】
次に、本発明の配線層が３層の配線基板の外側片面に更に配線層を形成した配線基板としては、例えば、図１２に示すようなバンプ２５０を突きあてて、コア基材２１０の両面に配線層２２０を設けた２層配線基板を配設置した、配線層が計５層の半導体パッケージ用の配線基板が挙げられる。
図１２に示す配線基板は、図３（ａ）に示す第７の例の配線基板に相当する配線基板に対し、配線層を更に形成した形態のものであるが、これに限定されない。
図１（ａ）に示す第１の例の配線基板、図１（ｂ）に示す第２の例の配線基板、図２（ａ）に示す第４の例の配線基板、図２（ｂ）に示す第５の例の配線基板、図３（ｂ）に示す第８の例の配線基板に対し、その外側片面に、同様にして配線層を設けた形態のものも挙げられる。
また、本発明の配線層が３層の配線基板の外側両面に更に配線層を形成した配線基板としては、例えば、図１３に示すような形態のものが挙げられる。
図１３に示す配線基板は、図３（ａ）に示す第７の例の配線基板に相当する配線基板に対し、配線層を更に形成した形態のものであるが、これに限定されない。
図１（ａ）に示す第１の例の配線基板、図１（ｂ）に示す第２の例の配線基板、図２（ａ）に示す第４の例の配線基板、図２（ｂ）に示す第５の例の配線基板、図３（ｂ）に示す第８の例の配線基板に対し、その外側両面に、同様にして配線層を設けた形態のものも挙げられる。
尚、両面の配線層３２０、３２１の形成は、図４〜図５に示す工程で、ブラインドビア１１６ｃ（スルーホール１１５ｃ）とともに配線層１９１や１９２を形成した方法と、同様に、行うことができる。
【図面の簡単な説明】
【００４１】
【図１】図１（ａ）は本発明の配線基板の実施の形態の第１の例の一部断面図で、図１（ｂ）は本発明の実施の形態の第２の例の一部断面図で、図１（ｃ）は本発明の実施の形態の第３の例の一部断面図である。
【図２】図２（ａ）は本発明の配線基板の実施の形態の第４の例の一部断面図で、図２（ｂ）は本発明の実施の形態の第５の例の一部断面図で、図２（ｃ）は本発明の実施の形態の第６の例の一部断面図である。
【図３】図３（ａ）は本発明の配線基板の実施の形態の第７の例の一部断面図で、図３（ｂ）は本発明の実施の形態の第８の例の一部断面図で、図３（ｃ）は本発明の実施の形態の第９の例の一部断面図である。
【図４】第１の例の配線基板の製造方法の１例の一部工程を示した工程断面図である。
【図５】図４に続く工程を示した工程図である。
【図６】第２の例、第３の例の配線基板の製造方法を説明するための図である。
【図７】めっき充填の処理と平坦化処理を説明するための工程断面図である。
【図８】従来のコア基板の製造方法の工程断面図である。
【図９】従来の多層配線基板の概略断面図である。
【図１０】多層配線基板を使用した半導体パッケージを示した概略断面図である。
【図１１】図１０は機械的研磨工程を説明するための各部の断面形状を示した図で、図１０（ａ）、図１０（ｂ）、図１０（ｃ）は機械的研磨の前の断面形状を示し、図１０（ａ１）、図１０（ｂ１）、図１０（ｃ１）は、それぞれ、対応する機械的研磨の後の断面形状を示している。
【図１２】本発明の配線層が３層の配線基板の外側片面に更に配線層を形成した配線基板の図である。
【図１３】本発明の配線層が３層の配線基板の外側両面に更に配線層を形成した配線基板の図である。
【符号の説明】
【００４２】
１０                      多層配線基板
１１                      配線部材
１２                      ソルダーレジスト
１５                      外部接続用端子（半田ボール）
２０                      半導体チップ
２１                      半田バンプ
３０                      アンダーフィル樹脂
４０                      封止用樹脂
１００、１０１            配線基板
１１０、１１１            樹脂基材層
１１５                  （スルーホール形成用の）貫通孔部
１１５ａ、１１５ｂ、１１５ｃ    スルーホール
１１６                  （ブラインドビア形成用の）孔部
１１６ａ、１１６ｂ、１１６ｃ    ブラインドビア
１２１、１２２、１２３    銅箔
１２２Ａ                  内部用配線層の配線
１３０                    無電解めっき層
１５０                    レジストパターン
１６０                    電解めっき層
１６５                    へこみ（デントとも言う）
１７０                    ソルダーレジスト
１８１                    Ｎｉめっき層
１８２                    Ａｕめっき層
１８５                    端子部
１９１、１９１Ａ、１９１Ｂ、１９２、１９２Ａ、１９２Ｂ    配線
１９３、１９３Ａ        （スルーホールの）導通部
１９４、１９４Ａ        （ブラインドビアの）導通部
２００                    配線基板
２１０                    コア基材（絶縁性基材）
２２０                    配線層
２２１                    銅層（銅箔層）
２２５                    めっきＣｕ層
２５０                    バンプ
２６０                  （絶縁性樹脂からなる）充填材
２７０                    ソルダーレジスト
２８５                    端子部
２９０                    絶縁性樹脂層
３０１、３０２            付加層
３２０、３２１            配線層
３２５、３２６            導通部
３７０                    ソルダーレジスト
３８５                    端子部
３９０、３９１            絶縁性樹脂層
７１０                    銅張積層板
７１１                    コア材
７１２                    銅箔
７１５                    スルーホール
７２０                    無電解銅（銅めっき層）
７３０                    銅めっき層
７４０                    充填材料
７５０                    スルーホール部
７６０                    コア基板７６０
８１０                    多層配線基板
８１１                    コア基材
８２０                    無電解めっき層
８３０                    電解めっき層
８４０                    充填材
８５１、８５１ａ          絶縁層
８５２、８５２ａ          絶縁層
８５５                    接続用パッド
８６１、８６２            配線部
８６５                    接続用パッド
８７１、８７２            ビア
８８０                    外部接続端子
８８５                    ソルダーレジスト
８９０                    半導体チップ
８９１                    金属バンプ
９１０、９１０ａ          接続用配線
９２０、９２０ａ          端子部（パッドとも言う）
９３０、９３０ａ          スルーホール部
９３１                    へこみ（デントとも言う）
９３２、９３２ａ          ランド
９３５                  （スルーホールの）導通部
９５０                    絶縁基材部
【図１】
2005236067.tif 000003
【図２】
2005236067.tif 000004
【図３】
2005236067.tif 000005
【図４】
2005236067.tif 000006
【図５】
2005236067.tif 000007
【図６】
2005236067.tif 000008
【図７】
2005236067.tif 000009
【図８】
2005236067.tif 000010
【図９】
2005236067.tif 000011
【図１０】
2005236067.tif 000012
【図１１】
2005236067.tif 000013
【図１２】
2005236067.tif 000014
【図１３】
2005236067.tif 000015