(57)【要約】【課題】基板設計の自由度を高め、不正チップの横行を困難にする。【解決手段】遊技機制御用チップ内部に、該遊技機制御用チップのピンに接続されたマルチプレクサと、該マルチプレクサを制御するピンアサインコントローラと、該ピンアサインコントローラの動作に関するピンアサイン情報を格納したＲＯＭとを有し、前記ピンアサイン情報に基づいて、ピンアサインコントローラが選択的に信号を前記遊技機制御用チップのピンに入出力する。前記ピンアサインコントローラが、前記ＲＯＭからピンアサイン情報を取得するピンアサイン情報取得ステップと、該ピンアサイン情報取得ステップにて取得したピンアサイン情報に基づいて、ピンアサインコントローラが前記マルチプレクサを制御するマルチプレクサ制御ステップと、該マルチプレクサ制御ステップにて制御された入出力先のピンに選択的に信号を入出力する信号入出力ステップとを有する。【選択図】図１
2005137675.tif 000002
【特許請求の範囲】
【請求項１】
遊技機内部の基板上に搭載されて、遊技機を制御する遊技機制御用チップであって、
該遊技機制御用チップ内部に、
該遊技機制御用チップのピンに接続されたマルチプレクサと、
該マルチプレクサを制御するピンアサインコントローラと、
該ピンアサインコントローラの動作に関するピンアサイン情報を格納したＲＯＭと
を有し、
前記ピンアサイン情報に基づいて、ピンアサインコントローラが選択的に信号を前記遊技機制御用チップのピンに入出力する遊技機制御用チップ。
【請求項２】
遊技機内部の基板上に搭載され、ピンに接続されたマルチプレクサと、該マルチプレクサを制御するピンアサインコントローラと、該ピンアサインコントローラの動作に関するピンアサイン情報を格納したＲＯＭとを有する遊技機制御用チップにおいて、
前記ピンアサインコントローラが、前記ＲＯＭからピンアサイン情報を取得するピンアサイン情報取得ステップと、
該ピンアサイン情報取得ステップにて取得したピンアサイン情報に基づいて、ピンアサインコントローラが前記マルチプレクサを制御するマルチプレクサ制御ステップと、
該マルチプレクサ制御ステップにて制御された入出力先のピンに選択的に信号を入出力する信号入出力ステップと
を有するピンアサイン方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機のセキュリティ分野に属し、パチンコ遊技機や回胴式遊技機等に使用される遊技機制御用チップの信号入出力のためのピンアサインに関する。
【背景技術】
【０００２】
＜従来のチップ＞パチンコやパチスロ等の遊技機には、遊技機メーカが作成した遊技機制御用プログラムを記憶し遊技機の制御を行うメインの制御チップ（以下メインチップと省略する）、獲得賞球の払出し制御用のチップ、液晶等の画像制御用のチップといったマイクロコンピュータ（以下これらをまとめて遊技機制御用チップという）が複数使用されている。これらの遊技機制御用チップのパッケージには、ＳＤＩＰ（シュリンクディップ）やＺＩＰ等の規格が採用され、遊技機内部の制御基板に実装されている。図６、図７及び図８にメインチップの例を示す。図６には、メインチップの内部ブロック図の例を示す。メインチップには、遊技機の制御を行うＣＰＵ、遊技機メーカが作成した遊技機制御用プログラムを記憶するユーザＲＯＭ、遊技機制御用プログラムのワークエリアとして使用されるユーザＲＡＭ、電源投入時にチップを起動させるためのプログラムやセキュリティチェックプログラムを記憶するブートＲＯＭ、ブートＲＯＭに記憶されたプログラムのワークエリアとして使用されるブートＲＡＭ、タイマ回路（ＣＴＣ）等がワンチップに内蔵されている。このチップの入出力信号は、例えば図７に示すようにそれぞれの端子に固定されている。図８はＳＤＩＰの６４ピンのパッケージであるが、このチップを基板に実装したとき、端子間のピッチが狭いため、間を通すような配線パターンは設計できないという事情がある。
＜遊技機の開発＞メインチップには、開発用チップと量産用チップの２種類が存在する。各遊技機メーカが遊技機を制御するプログラムを開発する際には、プログラムの消去・書き込みが可能な開発用チップが使用される。一方、遊技機の開発が終了し、量産に移行する際には、型式検定を取得し、遊技場に設置された遊技機の制御プログラムが不正に改ざんされないように、プログラムを一度しか書き込めない量産用チップが用いられる。
＜不正の背景＞近年、大当たり確率を不正に書き換えたプログラム、または特殊な遊技操作の手順により大当たりや大当たりが継続することが可能なプログラムなどの不正を目的としたプログラムを記憶した偽造チップが、ホールに設置された遊技機において発見されることがあった。
＜ピンアサインに関する従来技術＞ＣＰＵのピンアサインが異なっていても、代替実装するための技術について特許文献１に開示されている。半導体試験装置のレジスタ回路について特許文献２及び特許文献３に開示されている。
【０００３】
【特許文献１】特開平５−８８７７２号公報
【特許文献２】特開２００３−４８０３号公報
【特許文献３】特開２００３−１４８１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
遊技機に使用される基板には、片面基板や両面基板が多く使用されていること、及び遊技機制御用チップの端子間のピッチが狭いことにより、遊技機メーカは遊技機に用いる基板設計にかなりの苦労を強いられている。また、上に述べたような偽造チップの発生という問題もある。そこで、本発明は、遊技機制御用チップのピンアサインを動的に変更することで、遊技機メーカの基板設計の自由度が増し、開発の効率を上げることができ、かつ、偽造チップの他機種への汎用的な使用を防止することができる遊技機制御用チップ及びピンアサイン方法を提供することを解決すべき課題とする。
【課題を解決するための手段】
【０００５】
本発明にかかる遊技機制御用チップは、遊技機内部の基板上に搭載されて、遊技機を制御する遊技機制御用チップであって、該遊技機制御用チップ内部に、該遊技機制御用チップのピンに接続されたマルチプレクサと、該マルチプレクサを制御するピンアサインコントローラと、該ピンアサインコントローラの動作に関するピンアサイン情報を格納したＲＯＭとを有し、前記ピンアサイン情報に基づいて、ピンアサインコントローラが選択的に信号を前記遊技機制御用チップのピンに入出力するものである。
【０００６】
請求項２に記載した発明は、遊技機内部の基板上に搭載され、ピンに接続されたマルチプレクサと、該マルチプレクサを制御するピンアサインコントローラと、該ピンアサインコントローラの動作に関するピンアサイン情報を格納したＲＯＭとを有する遊技機制御用チップにおいて、前記ピンアサインコントローラが、前記ＲＯＭからピンアサイン情報を取得するピンアサイン情報取得ステップと、該ピンアサイン情報取得ステップにて取得したピンアサイン情報に基づいて、ピンアサインコントローラが前記マルチプレクサを制御するマルチプレクサ制御ステップと、該マルチプレクサ制御ステップにて制御された入出力先のピンに選択的に信号を入出力する信号入出力ステップとを有するピンアサイン方法である。
【発明の効果】
【０００７】
本発明により、遊技機制御用チップのピンアサインをメーカごと、機種ごとに変更できる。したがって、必要な信号のみ任意の端子につなげられる。不必要な信号を出力しないことができる。機種ごとにピンアサインを変えられるので、偽造チップの流用を防止できる。必要な信号のみを入出力する結果、不要な端子ができる。あまった端子をチップの真贋チェックなどの他の用途に使用することが可能となる。また、通常、一つの信号に対し一つの端子が割り振られているが、一つの信号を二以上のピンから入出力することも可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、図１及び図２を参照しつつ、本発明にかかる遊技機制御用チップ及びピンアサイン方法について、その実施形態を説明する。図１は、本発明にかかる遊技機制御用チップのハードウェア構成図である。本発明にかかる遊技機制御用チップ８は、動的なピンアサイン機能を有するものであり、動的なピンアサイン機能を有しない既存のチップ部分７の機能を拡張したものであるので、ハードウェア構成における違いを明らかにするために、図１では、遊技機制御用チップ８が、既存のチップ部分７を含むものであるように描いてある。既存のチップ部分７は、チップとして構成される必要はなく、遊技機制御用チップ８内の回路の一部として構成されればよいことは無論である。
【０００９】
図１には、遊技機制御用チップのピンを１番ピン、２番ピン、３番ピン、６３番ピン、６４番ピンのみ描いてあるが、本発明との関係でそれらのみを描いたものであり、４番ピンから６２番ピンまでは描くのを省略した。既存のチップ部分７には、ＣＰＵ、ユーザＲＯＭ、ユーザＲＡＭ、ブートＲＯＭ、ブートＲＡＭ、ＣＴＣ(タイマ回路）などが含まれている。その他、外部バスインタフェース、クロック回路、乱数回路、リセット割り込みコントローラ、パラレル入出力ポート、照合用ブロック回路、ウォッチドッグタイマなどが、必要に応じて組み込まれ、ＣＰＵの制御下機能する。
【００１０】
ピンアサインコントローラ５は、入出力制御部６の動作を制御する役割を果たすコントローラであり、ＣＰＵの制御下で機能する回路の一つである。入出力制御部６は、２番ピン、３番ピン、６３番ピンに接続されている。なお、電源系のピンは固定しておく必要があるため、本実施例において、１番ピンは正電源端子（Ｖｄｄ）に固定し、６４番ピンはグランド電位端子（ＧＮＤ）に固定する。
【００１１】
入出力制御部６の構成を図２に示す。図２において、マルチプレクサ９〜１１は、既存のチップ部分からチップ外部への出力信号の切り換えを行う出力用マルチプレクサであり、マルチプレクサ９は２番ピン、マルチプレクサ１０は３番ピン、マルチプレクサ１１は６３番ピンの出力信号を決定する。例えば、「ＯＵＴ  ０」から出力される信号をリード信号として、２番ピンをリード信号の出力端子に設定する場合について詳述する。まず、ピンアサインコントローラ５に入力されたピンアサイン情報に基づき、ピンアサインコントローラ５はマルチプレクサ９にリセット信号を選択する制御信号を出力する。なお、ピンアサインコントローラ５から出力される制御信号は、常時、各マルチプレクサに送信され続けているものとする。既存のチップ部分から「ＯＵＴ  ０」のラインを通じて、マルチプレクサ９〜１１にリセット信号が入力されたとき、２番ピンに対応するマルチプレクサ９にはリード信号を選択する制御信号が入力されているため、マルチプレクサ９のみリード信号を出力する。その結果、２番ピンからリード信号が出力される。
【００１２】
基本的に出力用マルチプレクサは、イネーブル信号にて、入出力の切り換えや出力を無効にする必要があることから、３ステート（トライステート）タイプのものを使用する。３ステートのイネーブル信号も、ピンアサインコントローラ５から出力用マルチプレクサに出力する。この場合、信号の衝突を避けるために、ピンアサインコントローラ５からのイネーブル信号は、チップからのイネーブル信号と同じタイミングである必要がある。なお、出力用マルチプレクサにアナログタイプのものを使用すれば、イネーブル信号の処理は不要になる。
【００１３】
マルチプレクサ１２〜１４は、チップ外部から既存のチップ部分への入力信号の切り換えを行う入力用マルチプレクサである。例えば、「ＩＮ  ０」から入力される信号を割込み要求信号として、３番ピンを割込み要求入力端子に設定する場合について詳述する。まず、ピンアサインコントローラ５がマルチプレクサ１３に割込み要求信号を選択する制御信号を出力する。３番ピンから入力された割込み要求信号は、マルチプレクサ１２〜１４に入力されるが、マルチプレクサ１３には割込み要求信号を選択する制御信号が入力されているため、マルチプレクサ１３のみ割込み要求信号を出力する。その結果、３番ピンから入力された割込み要求信号が既存のチップに入力される。なお、入力用マルチプレクサの'Ｈｉｇｈ（Ｖｄｄ）'または'Ｌｏｗ（ＧＮＤ）'レベルの信号に接続することで、チップ内部で未使用の信号を固定することができるため、外部の'Ｈｉｇｈ（Ｖｄｄ）'または'Ｌｏｗ（ＧＮＤ）'に接続する必要が無くなり、その結果、不要となったピンを別の用途に使用することも可能となる。
【００１４】
【表１】
2005137675.tif 000003
【００１５】
表１に、ピンアサイン情報の例を示す。この表は、ＲＯＭアドレスとＲＯＭデータとの対応を示すテーブルの形式となっており、ＲＯＭアドレスにはピンの番号に対応する情報、ＲＯＭデータには信号に対応する情報が記憶され、図１の既存のチップ部分７内のユーザＲＯＭにあらかじめ書き込まれている。ユーザＲＯＭ内には、遊技機制御用プログラム、獲得賞球の払出し制御用プログラム、液晶等の画像制御用プログラムなどの遊技機メーカが作成した各種制御プログラムが記憶されている。なお、ピンアサイン情報を格納するユーザＲＯＭは、一度しか書き込めないものと複数回消去・書き込みが可能なものを目的に応じて使い分けることが好ましい。
【００１６】
表１のピンアサイン情報がピンアサインコントローラ５に入力されたとき、２番ピンをＤ０（データバス０）に設定する様子について図２を基に詳述する。なお、Ｄ０は入出力端子であるため、「ＩＮ  ０」と「ＯＵＴ  ０」がチップ７のＤ０に相当する部分に接続されるものとする。ピンアサインコントローラ５に、チップ７内のユーザＲＯＭから２番ピンをＤ０に設定するピンアサイン情報（「ＲＯＭアドレス：ＸＸ０１（２番ピン）」と「ＲＯＭデータ：１０ｈ（Ｄ０）」）が入力される。入力された情報から、入力用マルチプレクサは「ＩＮ  ０（＝Ｄ０の入力）」に接続するマルチプレクサ１２を選択するように、情報を変換する。変換された情報は、ピンアサインコントローラ５内に保持され、制御信号としてマルチプレクサ１２に出力される。また、出力用マルチプレクサは「ＯＵＴ  ０（＝Ｄ０の出力）」に接続するマルチプレクサ９を選択するように、情報を変換する。変換された情報は、ピンアサインコントローラ５内に保持され、制御信号としてマルチプレクサ９に出力される。以上より２番ピンがＤ０に設定される。
【００１７】
【表２】
2005137675.tif 000004
【００１８】
表２は、出力情報と入力情報とに分けてユーザＲＯＭ内に記憶している場合のピンアサイン情報の例である。表２のピンアサイン情報が、ピンアサインコントローラ５に入力されたとき、３番ピンをＤ１（データバス１）に設定する様子について図２を基に詳述する。なお、Ｄ１は入出力端子であるため、「ＩＮ  １」と「ＯＵＴ  １」がチップ７のＤ１に相当する部分に接続されるものとする。まず、出力を設定するための情報として、ピンアサインコントローラ５に、チップ７内のユーザＲＯＭから３番ピンへの出力をＤ１に設定するピンアサイン情報（「ＲＯＭアドレス：ＸＸ０２（３番ピンへの出力）」と「ＲＯＭデータ：１１ｈ（Ｄ１）」）が入力される。入力された情報から、出力用マルチプレクサは「ＯＵＴ  １（＝Ｄ１の出力）」に接続するマルチプレクサ１０を選択する。選択された情報は、ピンアサインコントローラ５内に保持され、制御信号としてマルチプレクサ１０に出力される。次に、入力を設定するための情報として、チップ７内のユーザＲＯＭからＤ１の入力を３番ピンに設定するピンアサイン情報（「ＲＯＭアドレス：ＸＸ５２（Ｄ１への入力）」と「ＲＯＭデータ：０２ｈ（３番ピン）」）が入力される。入力された情報から、入力用マルチプレクサは「ＩＮ  １（＝Ｄ１の入力）」に接続するマルチプレクサ１３を選択する。選択された情報は、ピンアサインコントローラ５内に保持され、制御信号としてマルチプレクサ１３に出力される。以上より、３番ピンの出力がＤ１に設定され、Ｄ１の入力が３番ピンに設定され、結果として３番ピンがＤ１に設定される。
【００１９】
図１の実施例では、各ピンからの入力信号をマルチプレクサ１２〜１４に振り分け、ピンアサインコントローラ５からの制御信号により、チップへの入力信号を決定しているが、図３に示すように最初から各ピンに対応する入出力制御部を設けてもよい。図３において、ピンアサインコントローラ１５は、各ピン入出力制御部１６〜１８の動作を制御する役割を果たすコントローラである。２番ピン入出力制御部１６は、２番ピンに接続され、ピンアサインコントローラ１５からの制御信号により、チップからの出力信号を２番ピンへ出力、あるいは２番ピンからの入力信号をチップへ入力するものである。３番ピン入出力制御部１７、６３番ピン入出力制御部１８も、同様に各ピンとチップとの信号の入出力を決定するものである。
【００２０】
図４に２番ピン入出力制御部１６の構成を示す。マルチプレクサ２１は、ピンアサインコントローラ１５からの２番ピン出力制御信号に基づき、チップから出力された出力信号を選択して２番ピンに出力するものである。アナログＳＷ２２は、ピンアサインコントローラ１５からの２番ピン入力制御信号に基づき、２番ピンからの入力信号をチップへ入力するものであり、２番ピンと１対１で対応している。このような構成により、２番ピンからの入力信号および２番ピンへの出力信号を制御信号に基づき、変更することが出来る。
【００２１】
図５は、本発明にかかるピンアサイン方法について、セキュリティチェック機能を有するメインチップを例に挙げて説明するフローチャートである。Ｓ１で電源投入が確認されると、Ｓ２でユーザＲＯＭに記憶されている遊技機制御用プログラムが正規のものか否かブートＲＯＭ内に記憶されたセキュリティチェックプログラムに従い、セキュリティチェックを開始する。Ｓ３でセキュリティチェックの結果、異常があれば、Ｓ４でＣＰＵを停止する。セキュリティチェックの結果、異常がなければ、Ｓ５でユーザＲＯＭからピンアサイン情報を取得する。Ｓ６では取得したピンアサイン情報に基づき、各ピンに対応する信号をやり取りするように、ピンアサインコントローラがマルチプレクサを制御して、ピンアサインを設定する。Ｓ７では、ピンアサインが設定されたメインチップは、ユーザＲＯＭに格納された遊技機制御用プログラムにしたがい、遊技機の制御を行う。このフローチャートではセキュリティチェック機能を有するメインチップを例示したが、電源投入後にユーザＲＯＭからピンアサイン情報を取得するようにすることで、セキュリティチェック機能を有しないチップにも本発明は応用できる。
【００２２】
図９に本発明の他の実施例を示す。図９の記憶装置１１０は、基板１０９上に設けられ、ピンアサイン情報を格納した遊技機制御用チップ外部に設けられたＲＯＭ等の記憶素子である。なお、記憶装置１１０は、基板１０９に固定されていても良いし、着脱可能に設けられても良い。また、ＥＥＰＲＯＭやフラッシュメモリのように電気的に書き込み・消去が可能なものであっても良いし、一度しか書き込みできないものでも良い。Ｘ〜Ｘ＋ｎ番ピンは記憶素子１１０からピンアサインを設定するためのピンとしてあらかじめ固定しておくものである。本実施例においては、基板に実装されている遊技機制御用チップの外部の記憶装置からのピンアサイン情報により、ピンアサインを設定することができる。なお、本実施例では、記憶装置１１０からピンアサイン情報を取得する際にパラレル通信にて行うため、ピンアサイン設定用のピンであるＸ〜Ｘ＋ｎ番ピンを複数設ける形にしたが、記憶装置１１０をシリアル通信にてデータ読み出しが可能なものを採用し、チップ内にシリアル通信回路を設けて、ピンアサイン設定用のピン一本からピンアサイン情報を取得するようにしてもよい。
【００２３】
図１０に本発明のさらに別の実施例を示す。図１０の外部装置２１１はピンアサイン情報を遊技機制御用チップの外部から設定するために設けられたパソコン等である。シリアル通信回路２１２は、外部装置２１１と既存のチップ２０７の間でシリアル通信を行うための回路である。基板２０９上に設けられたコネクタ２１０ａに、コネクタ２１０ｂを接続し、外部装置２１１からピンアサインをシリアル通信にて設定するようにする。Ｙ番ピンは外部装置２１１からピンアサインを設定するためのピンとしてあらかじめ固定しておくものである。本実施例においては、遊技機の外部に設けられた装置から、任意にピンアサイン情報を変更し、ピンアサインを設定することができる。なお、本実施例では外部装置２１１からシリアル通信にてピンアサインを設定しているが、ピンアサイン設定用のピンを複数設けて、パラレル通信にてピンアサインを設定してもよい。
【００２４】
図１１は、外部装置からメインチップ内のユーザＲＯＭにピンアサインを設定する場合のフローチャートである。Ｓ２１で電源投入が確認されると、Ｓ２２でパソコン等の外部装置からピンアサイン情報を書き込むための書き込み信号の有無を確認する。書き込み信号がなければ、Ｓ２３で既にユーザＲＯＭにピンアサイン情報が格納されているか否かを確認する。ここでピンアサイン情報が格納されていなければ、書き込み信号を受信するまでＳ２２・Ｓ２３のループを永遠に繰り返すことになるが、あらかじめ定められた回数をループしたら停止するようにしても良い。Ｓ２２で書き込み信号があれば、Ｓ２４でピンアサイン情報をチップ内のユーザＲＯＭに書き込む。Ｓ２４あるいはＳ２３でユーザＲＯＭ内にピンアサイン情報が格納された状態であれば、Ｓ２５で取得したピンアサイン情報に基づき、ピンアサインコントローラがマルチプレクサを制御して、ピンアサインを設定する。Ｓ２６で、ピンアサイン設定されたメインチップは、ユーザＲＯＭに格納された遊技機制御用プログラムにしたがい、遊技機の制御を行う。
【００２５】
本発明のチップの応用的な使い方としては、電源系の端子（正電源端子、グランド電位端子等）をそれぞれ点対称に配置して、ある固定されたピンの電位からチップの向きを判別し、向きが正方向であれば、ユーザＲＯＭからピンアサインを正方向に設置された場合のピンアサイン情報を取得し、向きが逆方向であれば、ユーザＲＯＭからピンアサインを逆方向に設置された場合のピンアサイン情報を取得し、ピン配置をそれぞれの場合に応じて切り替えて配置する。このような構成にすることで、チップが逆差しされた場合でも問題なく、チップを動作させることができる。
【００２６】
本発明は、上記実施例以外にも当業者が想定しうる範囲での変更が可能である。例えば、ピンアサイン情報をブートＲＯＭに書き込んでおく方法、外部装置から直接ピンアサインコントローラにピンアサイン情報を設定する方法等は、容易に想定できる。
【産業上の利用可能性】
【００２７】
使用する信号を任意に割り振ることができるので、遊技機メーカが基板を設計する際のレイアウトの自由度が増す。任意のピンから任意の信号を取り出すことができるため、遊技機開発の効率が上がる。逆に差しても壊れることなく通常どおり動作するチップを作ることができる。機種ごとにピンアサインの変更が可能なので、偽造チップが作られた場合でも、異なる機種にまで偽造チップが広まることを防止することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明にかかる遊技機制御用チップのハードウェア構成図である。
【図２】入出力制御部の構成を示す図である。
【図３】各ピンに対応する入出力制御部を設けた構成を示す図である。
【図４】２番ピン入出力制御部の構成を示す図である。
【図５】セキュリティチップの場合のピンアサインの設定方法を説明するフローチャートである。
【図６】従来のメインチップの構成を示すブロック図である。
【図７】従来のメインチップのピン配置の例を示す図である。
【図８】ＳＤＩＰ６４ピンのチップの外形図である。
【図９】外部の記憶装置からピンアサインを設定する実施例を示す図である。
【図１０】パソコン等から任意のピンアサインを設定する実施例を示す図である。
【図１１】外部装置からピンアサインする場合のフローチャートである。
【符号の説明】
【００２９】
５、１０５、２０５  ピンアサインコントローラ
２１  マルチプレクサ
７、１９、１０７、２０７  既存のチップ部分
８、２０、１０８、２０８  本発明にかかる遊技機制御用チップ
１０９、２０９  基板
１１０  記憶装置(外部ＲＯＭ）
２１０ａ、２１０ｂ  コネクタ
２１１  外部装置（ＰＣ等）
【図１】
2005137675.tif 000005
【図２】
2005137675.tif 000006
【図３】
2005137675.tif 000007
【図４】
2005137675.tif 000008
【図５】
2005137675.tif 000009
【図６】
2005137675.tif 000010
【図７】
2005137675.tif 000011
【図８】
2005137675.tif 000012
【図９】
2005137675.tif 000013
【図１０】
2005137675.tif 000014
【図１１】
2005137675.tif 000015