(57)【要約】【課題】  タイミングクロック信号に混入するノイズによる送受信データ信号の誤り率を低減する。【解決手段】  タイミングクロック信号の論理値の変化を検出する検出手段と、リセットされた後、所定の時間経過すると送信データの送信指示信号又は受信データの受信指示信号の出力を許可するタイムオーバ信号を出力するタイマー手段と、送信指示信号及び受信指示信号の出力タイミングを決定する整形後タイミングクロック信号を生成する制御手段とを備え、タイムオーバ信号が出力され、タイミングクロック信号の論理値と整形後タイミングクロック信号の論理値とが一致し、かつ検出手段がタイミングクロック信号の論理値の変化を検出したとき、制御手段がタイミングクロック信号の論理値の変化に基づき整形後タイミングクロック信号の論理値を変更して送信指示信号又は受信指示信号を出力し、タイマー手段をリセットする。【選択図】        図２
2005167576.tif 000002
【特許請求の範囲】
【請求項１】
通信先から供給され所定の周期を有する第１のデジタル信号に同期して送受信を行う通信装置において、前記第１のデジタル信号の論理値の変化を検出する検出手段と、リセットされた後、所定の時間経過すると送信データの送信指示信号又は受信データの受信指示信号の出力を許可するタイムオーバ信号を出力するタイマー手段と、前記送信指示信号及び前記受信指示信号の出力タイミングを決定する第２のデジタル信号を生成する制御手段とを備え、前記タイムオーバ信号が出力され、前記第１のデジタル信号の論理値と前記第２のデジタル信号の論理値とが一致し、かつ前記検出手段が前記第１のデジタル信号の論理値の変化を検出したとき、前記制御手段が前記第１のデジタル信号の論理値の前記変化に基づき前記第２のデジタル信号の論理値を変更して前記送信指示信号又は前記受信指示信号を出力し、前記タイマー手段をリセットする通信装置。
【請求項２】
所定の時間を第１のデジタル信号の周期の変動量に基づき変更するタイマー変更手段を備えたことを特徴とする請求項１に記載の通信装置。
【請求項３】
所定の時間が第１のデジタル信号の周期の１／４から１／２までの時間であることを特徴とする請求項１又は請求項２のいずれかに記載の通信装置。
【請求項４】
通信先から供給され所定の周期を有する第１のデジタル信号に同期して送受信を行う通信装置において、前記第１のデジタル信号の論理値の変化を検出する検出手段と、リセットされた後、所定の時間経過すると送信データの送信指示信号又は受信データの受信指示信号の出力を許可するタイムオーバ信号を出力するタイマー手段と、前記送信指示信号及び前記受信指示信号の出力タイミングを決定する第２のデジタル信号を生成する制御手段と、前記受信データの論理値に対し複数の異なる時間遅延させる遅延手段と、該遅延手段が出力する複数の遅延信号の論理値のうち数の多い一方の論理値を選択し、該論理値に基づき第３のデジタル信号を生成する選択手段とを備え、前記タイムオーバ信号が出力され、前記第１のデジタル信号の論理値と前記第２のデジタル信号の論理値とが一致し、かつ前記検出手段が前記第１のデジタル信号の論理値の変化を検出したとき、前記制御手段が前記第１のデジタル信号の論理値の前記変化に基づき前記第２のデジタル信号の論理値を変更して前記送信指示信号又は前記受信指示信号を出力し、前記タイマー手段をリセットし、前記受信指示信号が出力されるタイミングで前記第３のデジタル信号を受信する通信装置。
【請求項５】
遅延手段は、遅延時間の等しい複数の遅延回路を直列に接続し、前記各遅延回路からそれぞれ遅延信号を出力するように構成したことを特徴とする請求項４に記載の通信装置。
【請求項６】
遅延時間又は遅延回路の段数を受信データに混入するノイズの性質に基づき変更する遅延変更手段を備えたことを特徴とする請求項５に記載の通信装置。
【請求項７】
第１のデジタル信号の周期をＴ、所定の時間をＴｉ、遅延回路の遅延時間をＴｓとするとき、遅延回路の段数Ｎを、
Ｎ＜（Ｔ−２Ｔｉ）／Ｔｓ
とすることを特徴とする請求項５又は請求項６のいずれかに記載の通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、通信先から供給されるタイミングクロック信号に同期してデジタルデータを送受信する通信装置に係わり、タイミングクロック信号に混入するノイズによる送受信データの送信タイミング又は受信タイミングの誤りの発生や、受信データ信号に混入するノイズによる受信データの誤りの発生を低減する通信装置に関する。
【背景技術】
【０００２】
従来の通信装置においては、受信されるデジタル信号の状態が変化してから所定の時間にわたりその信号の状態を監視し、監視時間中に信号の状態が変化しない場合には受信された信号がノイズでない正しい受信信号として通信装置に取り込む構成にしている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開昭５８−２０５３２７号公報（第４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の通信装置では、ノイズのパルス幅が、ノイズのない受信信号（以後、正規の受信信号という。）の最小のパルス幅よりも短い場合、両者のパルス幅の違いを利用して受信される信号からノイズを除去した新しい信号を生成し、この信号を正規の受信信号として通信装置に取り込む。すなわち、受信される信号の状態が変化してから、ノイズのパルス幅よりも長く正規の受信信号の最小のパルス幅よりも短い所定の時間にわたって受信される信号の状態を監視し、その間の信号の状態が変化しない場合には受信された信号が正規の受信信号であると判別する。そして、監視の終了後に受信された信号と同一の論理値を有する出力信号を生成し、これを正規の受信信号として通信装置に取り込む。一方、所定の時間監視している間に信号の状態が変化した場合は、受信された信号がノイズであると判別する。そして、ノイズと判別された信号を無視し、この信号が受信される前の出力信号を保持し、これを正規の受信信号として通信装置に取り込む。このように、受信される信号の状態が変化してからその信号を通信装置に取り込む際に、その信号がノイズか否かを判別するために要する時間の遅延が生じる。
【０００５】
受信される信号が送受信データの送信及び受信のタイミングを決定するタイミングクロック信号である場合、タイミングクロック信号にノイズが混入しないときもその信号が正規の信号かノイズかを判別するのに所定の時間を要し、通信装置がタイミングを取り込む際に遅延が生じる。この遅延により送信データの送信タイミングが遅延し、通信先がこの送信データを受信する際のデータアドレスの誤りが発生して、通信先での受信誤り率が劣化するという問題点があった。
【０００６】
この発明は上記のような課題を解消するためになされたもので、第１の目的は、受信されるタイミングクロック信号が正規の信号かノイズかを判別するための監視時間を設けず、送受信データを送信及び受信するタイミングの遅延を低減する通信装置を得ることである。
第２の目的は、受信データにノイズが混入してもこのノイズによる受信データの誤り発生を低減する通信装置を得ることである。
【課題を解決するための手段】
【０００７】
この発明に係る通信装置においては、通信先から供給され所定の周期を有する第１のデジタル信号に同期して送受信を行う通信装置において、第１のデジタル信号の論理値の変化を検出する検出手段と、リセットされた後、所定の時間経過すると送信データの送信指示信号又は受信データの受信指示信号の出力を許可するタイムオーバ信号を出力するタイマー手段と、送信指示信号及び受信指示信号の出力タイミングを決定する第２のデジタル信号を生成する制御手段とを備え、タイムオーバ信号が出力され、第１のデジタル信号の論理値と第２のデジタル信号の論理値とが一致し、かつ検出手段が第１のデジタル信号の論理値の変化を検出したとき、制御手段が第１のデジタル信号の論理値の変化に基づき第２のデジタル信号の論理値を変更して送信指示信号又は受信指示信号を出力し、タイマー手段をリセットするものである。
【０００８】
また、通信先から供給され所定の周期を有する第１のデジタル信号に同期して送受信を行う通信装置において、第１のデジタル信号の論理値の変化を検出する検出手段と、リセットされた後、所定の時間経過すると送信データの送信指示信号又は受信データの受信指示信号の出力を許可するタイムオーバ信号を出力するタイマー手段と、送信指示信号及び受信指示信号の出力タイミングを決定する第２のデジタル信号を生成する制御手段と、受信データの論理値に対し複数の異なる時間遅延させる遅延手段と、この遅延手段が出力する複数の遅延信号の論理値のうち数の多い一方の論理値を選択し、この論理値に基づき第３のデジタル信号を生成する選択手段とを備え、タイムオーバ信号が出力され、第１のデジタル信号の論理値と第２のデジタル信号の論理値とが一致し、かつ検出手段が第１のデジタル信号の論理値の変化を検出したとき、制御手段が第１のデジタル信号の論理値の変化に基づき第２のデジタル信号の論理値を変更して送信指示信号又は受信指示信号を出力し、タイマー手段をリセットし、受信指示信号が出力されるタイミングで第３のデジタル信号を受信するものである。
【発明の効果】
【０００９】
この発明は、通信先から供給され所定の周期を有する第１のデジタル信号に同期して送受信を行う通信装置において、第１のデジタル信号の論理値の変化を検出する検出手段と、リセットされた後、所定の時間経過すると送信データの送信指示信号又は受信データの受信指示信号の出力を許可するタイムオーバ信号を出力するタイマー手段と、送信指示信号及び受信指示信号の出力タイミングを決定する第２のデジタル信号を生成する制御手段とを備え、タイムオーバ信号が出力され、第１のデジタル信号の論理値と第２のデジタル信号の論理値とが一致し、かつ検出手段が第１のデジタル信号の論理値の変化を検出したとき、制御手段が第１のデジタル信号の論理値の変化に基づき第２のデジタル信号の論理値を変更して送信指示信号又は受信指示信号を出力し、タイマー手段をリセットすることにより、受信される第１のデジタル信号が正規の信号かノイズかを判別するための監視時間を設ける必要がなく、送受信データを送信及び受信するタイミングの遅延を低減することができる。
【００１０】
また、通信先から供給され所定の周期を有する第１のデジタル信号に同期して送受信を行う通信装置において、第１のデジタル信号の論理値の変化を検出する検出手段と、リセットされた後、所定の時間経過すると送信データの送信指示信号又は受信データの受信指示信号の出力を許可するタイムオーバ信号を出力するタイマー手段と、送信指示信号及び受信指示信号の出力タイミングを決定する第２のデジタル信号を生成する制御手段と、受信データの論理値に対し複数の異なる時間遅延させる遅延手段と、この遅延手段が出力する複数の遅延信号の論理値のうち数の多い一方の論理値を選択し、この論理値に基づき第３のデジタル信号を生成する選択手段とを備え、タイムオーバ信号が出力され、第１のデジタル信号の論理値と第２のデジタル信号の論理値とが一致し、かつ検出手段が第１のデジタル信号の論理値の変化を検出したとき、制御手段が第１のデジタル信号の論理値の変化に基づき第２のデジタル信号の論理値を変更して送信指示信号又は受信指示信号を出力し、タイマー手段をリセットし、受信指示信号が出力されるタイミングで第３のデジタル信号を受信することにより、受信される第１のデジタル信号が正規の信号かノイズかを判別するための監視時間を設ける必要がなく、送受信データを送信及び受信するタイミングの遅延を低減することができ、さらに、受信データにノイズが混入してもこのノイズによる受信データの誤り発生を低減することができる。
【発明を実施するための最良の形態】
【００１１】
第１のデジタル信号がタイミングクロック信号である場合を例にとり説明する。以後、すべてのデジタル信号は「Ｈレベル」又は「Ｌレベル」の２つの状態をとり、それぞれの状態を「１」又は「０」の論理値と対応づけるものとする。
実施の形態１．
図１は、この発明の実施の形態１における通信装置を用いた通信システムの構成を説明するブロック図である。図１において、この発明である通信装置（スレーブ側）１は、通信先である通信装置（マスタ側）２に対し、第１のデジタル信号であるタイミングクロック信号の伝送路３、受信データ信号の伝送路４及び送信データ信号の伝送路５により互いに接続されている。通信装置１は、通信先である通信装置２から所定の周期Ｔを有するタイミングクロック信号を供給され、該タイミングクロック信号の立ち上がり又は立ち下がりのタイミングに同期して受信データ信号を受信し、送信データ信号を送信する。ここで、タイミングクロック信号の１周期の間に受信と送信とを１回ずつ行うものとする。通信装置２は、通信装置１における送受信データの送受信タイミングを制御するタイミングクロック信号を発生させるという意味でマスタ側と称し、通信装置１はタイミングクロック信号により送受信データの送受信タイミングの制御を受けるという意味でスレーブ側と称する。なお、伝送路４及び伝送路５を１つの伝送路で共通化し、半２重通信方式を用いて通信してもよい。また、タイミングクロック信号の伝送路３、受信データ信号の伝送路４及び送信データ信号の伝送路５を無線により構成してもよい。
【００１２】
図２は、この発明の実施の形態１における通信装置１の構成を説明するブロック図である。図２において、通信先である通信装置２より供給される第１のデジタル信号であるタイミングクロック信号は、周期Ｔｓを有する通信装置１の内部クロック信号によりサンプリングされるサンプリング部６ａに入力される。ここで、内部クロック信号の周期Ｔｓはタイミングクロック信号の周期Ｔよりも十分に短いものとする。
【００１３】
サンプリング部６ａでサンプリングされたタイミングクロック信号は、タイミングクロック信号の論理値の変化を検出する検出手段である立ち上がり検出部７及び立ち下がり検出部８へ入力される。立ち上がり検出部７及び立ち下がり検出部８は、それぞれタイミングクロック信号の論理値が「０」から「１」に変化した状態及び「１」から「０」に変化した状態を検出すると、立ち上がり検出信号及び立ち下がり検出信号を出力する。
【００１４】
立ち上がり検出部７及び立ち下がり検出部８から出力された立ち上がり検出信号及び立ち下がり検出信号は、制御手段である制御部９へ入力される。制御部９は、送信バッファ１０、受信バッファ１１、アドレスカウンタ１２、波形記憶部１３及びタイマー手段であるタイマー部１４と接続され、これらの動作を制御する。
【００１５】
送信バッファ１０は制御部９及びアドレスカウンタ１２と接続され、通信先へ送信する送信データを一時記憶する。後述する所定の条件を満たすと、制御部９は送信バッファ１０へ送信指示信号を出力する。送信バッファ１０に記憶される送信データは、アドレスカウンタ１２より入力されるアドレス情報に基づき対応するアドレスの送信データが選択され、制御部９より送信指示信号が入力されるタイミングで通信先へ送信される。さらに、制御部９はアドレスカウンタ１２へカウントアップ信号を出力し、送信データのアドレス値を更新する。
【００１６】
受信バッファ１１は制御部９及びアドレスカウンタ１２と接続される。通信先から受信される受信データはサンプリング部６ｂによりサンプリングされ、受信バッファ１１に一時記憶される。後述する所定の条件を満たすと、制御部９は受信バッファ１１へ受信指示信号を出力する。受信バッファ１１に記憶される受信データは、アドレスカウンタ１２より入力されるアドレス情報に基づきアドレスが付与され、制御部９より受信指示信号が入力されるタイミングで通信装置１へ取り込まれる。さらに、制御部９はアドレスカウンタ１２へカウントアップ信号を出力し、受信データのアドレス値を更新する。
【００１７】
波形記憶部１３は制御部９と接続され、送信指示信号及び受信指示信号の出力タイミングを決定する第２のデジタル信号である整形後タイミングクロック信号の論理値を記憶し、この記憶した論理値に基づき整形後タイミングクロック信号を出力する。後述する所定の条件を満たすと、制御部９は波形記憶部１３へ論理値「０」又は論理値「１」を記憶させる「０」記憶指示信号又は「１」記憶指示信号を出力する。波形記憶部１３は入力された記憶指示信号に基づき整形後タイミングクロック信号の論理値を変更し、制御部９へ出力する。図２において、制御部９から波形記憶部１３へ向かう２本の矢印は、それぞれ「０」記憶指示信号及び「１」記憶指示信号を示す。また、波形記憶部１３から制御部９へ向かう矢印は、整形後タイミングクロック信号を示す。
【００１８】
タイマー手段であるタイマー部１４は制御部９と接続される。タイマー部１４は制御部９よりリセット信号を入力された後、所定の時間経過すると、制御部９が送信バッファ１０に対する送信データの送信指示信号又は受信バッファ１１に対する受信データの受信指示信号の出力を許可するタイムオーバ信号を制御部９へ出力する。後述する所定の条件を満たすと、制御部９は、タイマー部１４の計時動作をリセットするリセット信号をタイマー部１４へ出力する。タイマー部１４はリセットされた後、所定の時間が経過するまでは、タイムオーバ信号を出力しないので、制御部９から受信指示信号又は送信指示信号が出力されない。
【００１９】
図３は、この発明の実施の形態１におけるサンプリング部６ａ及び６ｂの構成例を示す。サンプリング部６ａ及び６ｂは同一の構成であり、両者をまとめてサンプリング部６としてその構成例を示す。サンプリング部６はＤフリップフロップ６１を用いて構成される。内部クロック信号の周期をＴｓとし、内部クロック信号の論理値が「０」から「１」に変化したときの立ち上がりのエッジで定まる時刻ｔでの入力Ｄの論理値を、時刻（ｔ＋Ｔｓ）の論理値として保持し、Ｑから出力する。このように、内部クロック信号の周期の時間間隔でサンプリング部６へ入力されるデジタル信号、すなわちタイミングクロック信号及び受信データ信号をサンプリングし出力する。
【００２０】
図４の（ａ）は、この発明の実施の形態１における立ち上がり検出部７の構成例を示す。立ち上がり検出部７に入力される信号は、Ｄフリップフロップ７１の入力ＤとＡＮＤゲート７３へ入力される。Ｄフリップフロップ７１のＱから出力される信号はＮＯＴゲート７２を介してＡＮＤゲート７３へ入力され、ＡＮＤゲート７３の出力が立ち上がり検出部７の出力、すなわち立ち上がり検出信号となる。
【００２１】
図４の（ｂ）は、立ち上がり検出部７の各部の信号のタイミングチャートを示す。図４の（ｂ）において、（Ｉ）は内部クロック信号であり、周期Ｔｓを有する。（ＩＩ）は立ち上がり検出部７への入力信号であり、Ｄフリップフロップ７１の入力信号、かつＡＮＤゲート７３の一方の入力信号となる。（ＩＩＩ）はＤフリップフロップ７１の出力信号であり（図中、ＤフリップフロップをＤ−ＦＦと記す。）、（ＩＩ）の信号波形に対し、（Ｉ）の内部クロック信号の立ち上がりのエッジのタイミングで取得した信号波形をＴｓだけ遅延した波形となっている。ここでは、内部クロック信号（Ｉ）の立ち上がりのエッジのタイミングで入力信号（ＩＩ）が立ち上がったものとする。（ＩＶ）はＮＯＴゲート７２の出力信号であり、ＡＮＤゲート７３のもう一方の入力信号である。（Ｖ）はＡＮＤゲート７３の出力信号であり、入力信号（ＩＩ）の立ち上がりのエッジのタイミングでパルス幅Ｔｓのパルス信号が立ち上がり検出信号として出力される。
【００２２】
図５の（ａ）は、この発明の実施の形態１における立ち下がり検出部８の構成例を示す。立ち下がり検出部８に入力される信号は、Ｄフリップフロップ８１の入力ＤとＮＯＴゲート８２へ入力される。Ｄフリップフロップ８１のＱから出力される信号とＮＯＴゲート８２から出力される信号がＡＮＤゲート８３へ入力され、ＡＮＤゲート８３の出力が立ち下がり検出部８の出力、すなわち立ち下がり検出信号となる。
【００２３】
図５の（ｂ）は、立ち下がり検出部８の各部の信号のタイミングチャートを示す。図５の（ｂ）において、（Ｉ）は内部クロック信号であり、周期Ｔｓを有する。（ＩＩ）は立ち下がり検出部８への入力信号であり、Ｄフリップフロップ８１の入力信号、かつＮＯＴゲート８２の入力信号となる。（ＩＩＩ）はＤフリップフロップ８１の出力信号であり、ＡＮＤゲート８３の一方の入力信号である。（ＩＩ）の信号波形に対し、（Ｉ）の内部クロック信号の立ち上がりのエッジのタイミングで取得した信号波形をＴｓだけ遅延した波形となっている。ここでは、内部クロック信号（Ｉ）の立ち上がりのエッジのタイミングで入力信号（ＩＩ）が立ち下がったものとする。（ＩＶ）はＮＯＴゲート８２の出力信号であり、ＡＮＤゲート８３のもう一方の入力信号である。（Ｖ）がＡＮＤゲート８３の出力信号であり、入力信号（ＩＩ）の立ち下がりのエッジのタイミングでパルス幅Ｔｓのパルス信号が立ち下がり検出信号として出力される。
【００２４】
図６は、この発明の実施の形態１における制御部９の構成例を示す。ＡＮＤゲート９１は、立ち上がり検出部７から出力される立ち上がり検出信号、波形記憶部１３から出力される整形後タイミングクロック信号がＮＯＴゲート９２により論理値の反転した信号、及びタイマー部１４から出力されるタイムオーバ信号が入力され、その出力は、送信バッファ１０への送信指示信号、波形記憶部１３への「１」記憶指示信号、及びＯＲゲート９４の一方の入力信号となる。ＡＮＤゲート９３は、立ち下がり検出部８から出力される立ち下がり検出信号、波形記憶部１３から出力される整形後タイミングクロック信号、及びタイマー部１４から出力されるタイムオーバ信号が入力され、その出力は、受信バッファ１１への受信指示信号、波形記憶部１３への「０」記憶指示信号、及びＯＲゲート９４のもう一方の入力信号となる。ＯＲゲート９４の出力は、アドレスカウンタ１２へ出力されアドレス値を増加させるカウントアップ信号、及びタイマー部１４へ出力されるリセット信号となる。
【００２５】
図７の（ａ）は、この発明の実施の形態１における波形記憶部１３の構成例を示す。制御部９から出力される「１」記憶指示信号はＯＲゲート１３１の一方の入力信号となり、同時に、ｅｎａｂｌｅ付きＤフリップフロップ１３２の入力Ｄに入力される。一方、制御部９から出力される「０」記憶指示信号はＯＲゲート１３１のもう一方の入力信号となる。ＯＲゲート１３１の出力は、ｅｎａｂｌｅ付きＤフリップフロップ１３２のｅｎａｂｌｅ端子（ＥＮＡ）へ入力されるｅｎａｂｌｅ信号となる。ｅｎａｂｌｅ付きＤフリップフロップ１３２は、ｅｎａｂｌｅ端子に入力される信号の論理値が「１」の状態のときに限り、内部クロック信号の論理値が「０」から「１」に変化したときの立ち上がりのエッジで定まる時刻ｔでの入力Ｄの論理値を、時刻（ｔ＋Ｔｓ）の論理値として保持し、Ｑから出力する。なお、ｅｎａｂｌｅ端子に入力される信号の論理値が「０」の状態では、Ｑの出力は以前の値が保持される。Ｑからの出力が、制御部９へ出力される整形後タイミングクロック信号となる。
【００２６】
図７の（ｂ）は、波形記憶部１３の各部の信号のタイミングチャートを示す。図７の（ｂ）において、（Ｉ）は内部クロック信号であり、周期Ｔｓを有する。（ＩＩ）及び（ＩＩＩ）はそれぞれ「１」記憶指示信号及び「０」記憶指示信号であり、後述するようにパルス幅Ｔｓのパルス信号となる。（ＩＶ）はｅｎａｂｌｅ信号であり、（ＩＩ）と（ＩＩＩ）の論理和となる。（Ｖ）は整形後タイミングクロック信号であり、「１」記憶指示信号の立ち上がりエッジのタイミングからＴｓ後に立ち上がり、「０」記憶指示信号の立ち上がりエッジのタイミングからＴｓ後に立ち下がる。
【００２７】
図８は、この発明の実施の形態１におけるタイマー部１４の構成例を示す。発振器１４１は内部クロック信号を用いて所定の周期を有するパルス信号を生成し、カウンタ１４２へ出力する。カウンタ１４２は発振器１４１より入力されるパルス信号のパルスの数を計数し、その計数信号を比較部１４３へ出力する。パルス数が比較部１４３に設定されている所定の個数に達すると、比較部１４３はＯＲゲート１４４の一方の入力端子及びｅｎａｂｌｅ付きＤフリッププロップ１４５の入力Ｄへ論理値「１」の信号を出力する。ＯＲゲート１４４の出力は、ｅｎａｂｌｅ付きＤフリップフロップ１４５のｅｎａｂｌｅ端子（ＥＮＡ）へ入力されるｅｎａｂｌｅ信号となる。ｅｎａｂｌｅ付きＤフリップフロップ１４５の動作は、図７におけるｅｎａｂｌｅ付きＤフリップフロップ１３２の動作と同様である。ｅｎａｂｌｅ付きＤフリップフロップ１４５のＱからの出力が、制御部９へ出力されるタイムオーバ信号である。また、制御部９から入力されるリセット信号は、カウンタ１４２及びＯＲゲート１４４のもう一方の入力端子へ入力される。
【００２８】
比較部１４３より論理値「１」の信号が出力されると、ＯＲゲート１４４の出力であるｅｎａｂｌｅ信号の論理値が「１」となるので、内部クロック信号の周期Ｔｓだけ遅延するタイミングでｅｎａｂｌｅ付きＤフリップフロップ１４５の出力Ｑの論理値が「１」となる。一方、カウンタ１４２はリセット信号が入力されると計数信号をリセットし、比較部１４３からの出力信号の論理値が「０」となる。このとき、ｅｎａｂｌｅ信号はリセット信号の入力により論理値が「１」となるので、内部クロック信号の周期Ｔｓだけ遅延するタイミングでｅｎａｂｌｅ付きＤフリップフロップ１４５の出力Ｑの論理値が「０」となる。このように、タイムオーバ信号は、比較部１４３からの出力の論理値が「１」となったときにＴｓだけ遅延して「１」となり、リセット信号の論理値が「１」となったときにＴｓだけ遅延して「０」となる。なお、タイムオーバ信号の前者の遅延については、遅延Ｔｓを考慮して比較部１４３における所定の個数を設定すればよい。
【００２９】
次に、通信装置１の動作について説明する。図９は、通信先の通信装置２から供給されるタイミングクロック信号にノイズが混入しない場合、図１０はノイズが混入する場合において、この発明の実施の形態１における制御部９に関係する各部の信号のタイミングチャートを示す。図９及び図１０において、（ａ）はサンプリング部６ａから出力されるタイミングクロック信号、（ｂ）は立ち上がり検出部７から制御部９へ入力される立ち上がり検出信号、（ｃ）は立ち下がり検出部８から制御部９へ入力される立ち下がり検出信号、（ｄ）は波形記憶部１３から制御部９へ入力される整形後タイミングクロック信号、（ｅ）はタイマー部１４から制御部９へ入力されるタイムオーバ信号、（ｆ）は受信バッファ１０に記憶される受信データ、（ｇ）は制御部９から受信バッファ１０へ出力される受信指示信号、（ｈ）は制御部９から送信バッファ１１へ出力される送信指示信号、（ｉ）は送信バッファに記憶される送信データである。
【００３０】
まず、図９を用いて、通信先の通信装置２から供給されるタイミングクロック信号にノイズが混入しない場合について説明する。タイミングクロック信号（ａ）は、周期Ｔ、パルス幅Ｔ／２のデジタル信号である。サンプリング部６ａにおいて出力信号は入力信号に対し時間Ｔｓだけ遅延を受けるので、タイミングクロック信号（ａ）は、通信先の通信装置２から供給されるタイミングクロック信号に対しＴｓだけ遅延する。
【００３１】
立ち上がり検出信号（ｂ）は、タイミングクロック信号（ａ）の論理値が「０」から「１」に変化する立ち上がりのエッジのタイミングで立ち上がり、パルス幅Ｔｓを有するパルス信号である。立ち下がり検出信号（ｃ）は、タイミングクロック信号（ａ）の論理値が「１」から「０」に変化する立ち下がりのエッジのタイミングで立ち上がり、パルス幅Ｔｓを有するパルス信号である。
【００３２】
整形後タイミングクロック信号（ｄ）は、後述するタイムオーバ信号（ｅ）の論理値が「１」、整形後タイミングクロック信号（ｄ）の論理値が「０」の状態で、かつ立ち上がり検出信号（ｂ）の論理値が「１」となる場合、制御部９のＡＮＤゲート９１の論理和が「１」となり、「１」記憶指示信号が波形記憶部１３へ出力される。「１」記憶指示信号が入力された波形記憶部１３は、内部クロック信号の立ち上がりのエッジのタイミングでｅｎａｂｌｅ付きＤフィリップフロップ１３２のＤへ入力され、Ｔｓの遅延を受けてＱから論理値「１」の信号が出力され、整形後タイミングクロック信号（ｄ）の論理値を「１」に変化させる。すなわち、タイムオーバ信号が出力され、第１のデジタル信号であるタイミングクロック信号の論理値と第２のデジタル信号である整形後タイミングクロック信号の論理値とが「０」で等しく、かつ検出手段である立ち上がり検出部７が第１のデジタル信号であるタイミングクロック信号の論理値の変化を検出した場合、制御手段である制御部９は第２のデジタル信号である整形後タイミングクロック信号の論理値を「０」から「１」へ変更する。
【００３３】
また、タイムオーバ信号（ｅ）の論理値が「１」、整形後タイミングクロック信号（ｄ）の論理値が「１」の状態で、かつ立ち下がり検出信号（ｃ）の論理値が「１」となると、制御部９のＡＮＤゲート９３の論理和が「１」となり、「０」記憶指示信号が波形記憶部１３へ出力される。「０」記憶指示信号が入力された波形記憶部１３は、内部クロック信号の立ち上がりのエッジのタイミングで、「１」記憶指示信号の線路における論理値「０」の信号がｅｎａｂｌｅ付きＤフィリップフロップ１３２のＤへ入力され、Ｔｓの遅延を受けてＱから論理値「０」の信号が出力され、整形後タイミングクロック信号（ｄ）の論理値を「０」に変化させる。すなわち、タイムオーバ信号が出力され、第１のデジタル信号であるタイミングクロック信号の論理値と第２のデジタル信号である整形後タイミングクロック信号の論理値とが「１」で等しく、かつ検出手段である立ち下がり検出部８が第１のデジタル信号であるタイミングクロック信号の論理値の変化を検出した場合、制御手段である制御部９は第２のデジタル信号である整形後タイミングクロック信号の論理値を「１」から「０」へ変更する。このように、整形後タイミングクロック信号（ｄ）は、タイミングクロック信号（ａ）の波形に対し、Ｔｓだけ遅延した波形となる。
【００３４】
「０」記憶指示信号又は「１」記憶指示信号が波形記憶部１３へ出力されて、整形後タイミングクロック信号（ｄ）の論理値が「０」から「１」又は「１」から「０」に変化するエッジのタイミングでリセット信号がタイマー部１４へ出力され、タイムオーバ信号（ｅ）は、論理値が「０」にリセットされる。タイムオーバ信号（ｅ）の論理値は、リセットされてからＴｉ後に「１」に変化する。Ｔｉの時間は、タイマー部１４の発振器１４１が発生するパルス信号の周期と、比較部１４３で設定するパルスのカウント数の積により決まる。後述するように、Ｔｉは第１のデジタル信号であるタイミングクロック信号の周期Ｔの１／４から１／２の値に設定する。
【００３５】
受信データ（ｆ）の図は、受信バッファ１１へ受信データが記憶される期間を示す。受信データは、タイミングクロック信号（ａ）の立ち上がりのエッジのタイミングに同期して通信先の通信装置２より受信バッファ１１へ順次記憶される。
【００３６】
タイムオーバ信号（ｅ）の論理値が「１」、整形後タイミングクロック信号（ｄ）の論理値が「１」の状態で、かつ立ち下がり検出信号（ｃ）の論理値が「１」となると、制御部９のＡＮＤゲート９３の論理和が「１」となり、受信指示信号（ｇ）は論理値「１」が出力される。立ち下がり検出信号（ｃ）がパルス幅Ｔｓのパルス信号であるので、受信指示信号（ｇ）もパルス幅Ｔｓのパルス信号となる。
【００３７】
タイムオーバ信号（ｅ）の論理値が「１」、整形後タイミングクロック信号（ｄ）の論理値が「０」の状態で、かつ立ち上がり検出信号（ｂ）の論理値が「１」となる場合、制御部９のＡＮＤゲート９１の論理和が「１」となり、送信指示信号（ｈ）は論理値「１」が出力される。立ち上がり検出信号（ａ）がパルス幅Ｔｓのパルス信号であるので、送信指示信号（ｈ）もパルス幅Ｔｓのパルス信号となる。
【００３８】
送信データ（ｉ）の図は、送信バッファ１０へ送信データが記憶される期間を示す。送信指示信号（ｈ）が制御部９から制御バッファ１０へ出力されると、送信データは通信先の通信装置２へ送出される。
【００３９】
次に、図１０を用いて、通信先の通信装置２から供給されるタイミングクロック信号にノイズが混入した場合について説明する。図９と同様に、サンプリング部６ａにおいて出力信号は入力信号に対し時間Ｔｓだけ遅延を受けるので、タイミングクロック信号（ａ）は、通信先の通信装置２から供給されるタイミングクロック信号に対しＴｓだけ遅延する。タイミングクロック信号（ａ）において、Ａ１乃至Ａ５の斜線のハッチングを施した部分は、ノイズの混入によりタイミングクロック信号（ａ）の論理値が変更されてしまった部分の例を示す。
【００４０】
立ち上がり検出信号（ｂ）は、タイミングクロック信号（ａ）の論理値が「０」から「１」に変化する立ち上がりのエッジのタイミングで立ち上がり、パルス幅Ｔｓを有するパルス信号である。立ち上がり検出信号（ｂ）において、Ｂ１乃至Ｂ５の斜格子のハッチングを施した部分は、それぞれタイミングクロック信号（ａ）に混入したノイズであるＡ１乃至Ａ５に対応して新たに発生した立ち上がり検出信号を示す。
【００４１】
立ち下がり検出信号（ｃ）は、タイミングクロック信号（ａ）の論理値が「１」から「０」に変化する立ち下がりのエッジのタイミングで立ち上がり、パルス幅Ｔｓを有するパルス信号である。立ち下がり検出信号（ｃ）において、Ｃ１乃至Ｃ５の斜格子のハッチングを施した部分は、それぞれタイミングクロック信号（ａ）に混入したノイズであるＡ１乃至Ａ５に対応して新たに発生した立ち下がり検出信号を示す。
【００４２】
整形後タイミングクロック信号（ｄ）において、斜格子のハッチングを施したＤ１は、タイミングクロック信号（ａ）に混入したノイズに対応して影響を受けた部分を示す。後述するように、Ｄ１はＡ３のノイズにより生じたＣ３のパルスによる影響を受けたものである。
【００４３】
タイムオーバ信号（ｅ）において、斜格子のハッチングを施したＥ１及びＥ２は、タイミングクロック信号（ａ）に混入したノイズに対応して影響を受けた部分を示す。後述するように、Ｅ１及びＥ２は、Ａ３のノイズにより生じたＣ３のパルスによる影響を受けたものである。
【００４４】
受信指示信号（ｇ）において、斜格子のハッチングを施したＧ１は、タイミングクロック信号（ａ）に混入したノイズに対応して影響を受けた部分を示す。後述するように、Ｇ１は、Ａ３のノイズにより生じたＣ３のパルスによる影響を受けたものである。
【００４５】
まず、タイミングクロック信号（ａ）におけるノイズＡ１、Ａ２及びＡ５により発生した立ち上がり検出信号Ｂ１、Ｂ２及びＢ５、立ち下がり検出信号Ｃ１、Ｃ２及びＣ５は、タイムオーバ信号（ｅ）の論理値が「０」の状態のときに発生している。したがって、制御部９のＡＮＤゲート９１及びＡＮＤゲート９３における出力の論理値はともに「０」となるため、送信指示信号（ｈ）及び受信指示信号（ｇ）は、いずれも送信バッファ１０及び受信バッファ１１へ出力されない。また、ＯＲゲート９４における出力の論理値も「０」であり、カウントアップ信号も出力されない。このように、ノイズＡ１、Ａ２及びＡ５の混入により送信データ及び受信データの送信タイミング及び受信タイミングに与える影響はない。さらに、波形記憶部１３へ接続される「０」記憶指示信号及び「１」記憶指示信号とも出力されず、整形後タイムオーバ信号（ｅ）の論理値は変化しない。
【００４６】
次に、タイミングクロック信号（ａ）におけるノイズＡ３により発生した立ち下がり検出信号Ｃ３のタイミングでは、整形後タイミングクロック信号（ｄ）及びタイムオーバ信号（ｅ）の論理値はともに「１」であり、制御部９のＡＮＤゲート９３の出力の論理値が「１」となる。したがって、受信指示信号（ｇ）におけるＧ１のパルス信号が制御部９から受信バッファ１１へ出力され、受信バッファ１１に記憶されている受信データ（ｆ）が通信装置２へ取り込まれる。ここで、Ａ３のノイズがない場合に発生する破線で示された受信指示信号のパルス信号に対して、Ｇ１のパルス信号はΔＴだけ早いタイミングで発生することになる。しかし、受信データ（ｆ）においては、いずれのパルスのタイミングであっても受信バッファ１１に記憶されている受信データ（ｆ）は同一のデータで同一のアドレスを有するので、タイミングクロック信号に混入したノイズによる受信データのアドレスの誤りは生じない。
【００４７】
また、「０」記憶指示信号が波形記憶部１３へ出力され、整形後タイミングクロック信号（ｄ）は論理値が「１」から「０」に変化する。すなわち、Ａ３のノイズがない場合に対し、Ｄ１で示す時間だけ早いタイミングで論理値が変化する。
【００４８】
また、制御部９のＯＲゲート９４における出力の論理値が「１」となり、アドレスカウンタ１２及びタイマー部１４へそれぞれカウントアップ信号及びリセット信号を出力する。タイマー部１４はリセット信号を入力されるので、タイムオーバ信号（ｅ）の論理値が「１」から「０」に変化する。すなわち、Ａ３のノイズがない場合に対し、Ｅ１で示す時間だけ早いタイミングで論理値が変化する。そして、タイムオーバ信号は、リセットされてからＴｉ後に論理値が「０」から「１」に変化する。すなわち、Ａ３のノイズがない場合に対し、Ｅ２で示す時間だけ早いタイミングで論理値が変化する。
【００４９】
なお、図示していないが、タイムオーバ信号が出力され、整形後タイミングクロック信号の論理値が「０」のときにノイズが混入して立ち上がり検出信号を検出した場合も、上記と同様に、送信指示信号のパルスがノイズのない場合の送信指示信号のパルスよりもΔＴ’だけ早いタイミングで発生する。しかし、通信装置（スレーブ側）１の受信のタイミングと同様に、通信先の通信装置（マスター側）２が、タイミングクロック信号の立ち下がりのエッジのタイミングで通信装置１より送出される送信データを受信するものとすれば、後述するようにＴｉ＞Ｔ／４と設定しているため、上記タイミングのずれΔＴ’が、０＜ΔＴ’＜（Ｔ／２−Ｔｉ）＜Ｔ／４となり、通信先の通信装置（マスター側）２での送信データ受信時のアドレス誤りが生じない。
【００５０】
次に、タイミングクロック信号（ａ）におけるノイズＡ４により発生した立ち上がり検出信号Ｂ４のタイミングでは、タイムオーバ信号（ｅ）の論理値が「０」の状態のときに発生している。したがって、制御部９のＡＮＤゲート９１及びＡＮＤゲート９３における出力の論理値はともに「０」となるため、送信指示信号及び受信指示信号は、いずれも送信バッファ１０及び受信バッファ１１へ出力されない。また、ＯＲゲート９４における出力の論理値も「０」であり、カウントアップ信号も出力されない。このように、ノイズＡ４の混入により送信データ及び受信データの送信タイミング及び受信タイミングに与える影響はない。さらに、波形記憶部１３へ接続される「０」記憶指示信号及び「１」記憶指示信号とも出力されず、整形後タイムオーバ信号（ｅ）の論理値は変化しない。
【００５１】
一方、ノイズＡ４により発生した立ち下がり検出信号Ｃ４のタイミングでは、タイムオーバ信号（ｅ）の論理値が「１」の状態のときに発生している。しかし、整形後タイミングクロック信号（ｄ）の論理値は「０」であるため、制御部９のＡＮＤゲート９３の論理値は「０」となり、受信指示信号（ｇ）は受信バッファ１１へ出力されない。また、ＯＲゲート９４における出力の論理値も「０」であり、カウントアップ信号も出力されない。このように、ノイズＡ４の混入により受信データ（ｆ）の受信タイミングに与える影響はない。さらに、波形記憶部１３へ接続される「０」記憶指示信号が出力されず、整形後タイムオーバ信号（ｅ）の論理値は変化しない。
【００５２】
このように，タイムオーバ信号がリセットされてから，時間ｔ経過したときにノイズが混入した場合，０≦ｔ＜Ｔｉ（＜Ｔ／２）であれば、タイムオーバ信号の論理値が「０」のためノイズの混入により生じる立ち上がり検出信号又は立ち下がり検出信号は無視され、送信データ又は受信データが誤ったアドレスで送受信されることがない。したがって、タイミングクロック信号に混入したノイズの影響を受けにくくするためには、ＴｉはＴ／２未満でＴ／２に近い値とすることが望ましい。
【００５３】
また、Ｔｉ≦ｔ＜Ｔ／２の場合にノイズが混入し、整形後タイミングクロック信号の論理値が「０」のときに立ち上がり検出信号を検出した場合、又は、整形後タイミングクロック信号の論理値が「１」のときに立ち下がり検出信号を検出した場合には、受信指示信号又は送信指示信号のタイミングがずれて、受信データを通信装置に取り込み、又は、送信信号を通信先の通信装置２に送信する。このタイミングのずれΔＴは、タイムオーバ信号が出力されている時間の範囲内であり、０≦ΔＴ＜Ｔ／２−Ｔｉとなるが、０≦Ｔｉ＜Ｔ／２と設定しているため、０≦ΔＴ＜Ｔ／２となり、受信データのアドレス誤り、又は送信データのアドレス誤りが生じない。
【００５４】
タイムオーバ信号が出力されている間にタイミングクロック信号にノイズが混入して、タイムオーバ信号がリセットされてから、Ｔｉ≦ｔ＜Ｔｉ＋ΔＴ＋（Ｔ／２―Ｔｉ）の間にノイズが混入しなければ、整形後タイミングクロック信号及びタイムオーバ信号の波形はノイズのない元の状態に復帰する。
【００５５】
また、タイムオーバ信号が出力される時間である（Ｔ／２−Ｔｉ）よりもＴｉが大きくないと、すなわち、Ｔ／２−Ｔｉ＜Ｔｉでないと、タイミングクロック信号に混入したノイズによりタイムオーバ信号がリセットされてから、タイミングクロック信号の半周期の間に、もう一度タイミングクロック信号が出力されることになる。その結果、このリセットに寄与したノイズ混入後の半周期の間にノイズが混入しなくても、タイミングクロック信号のエッジによる検出信号により、同一のアドレスの受信データ又は送信データに対し二つの受信指示信号又は送信指示信号が出力されることになり、送信データ又は受信データに対してアドレス誤りが生じる。このように、Ｔｉ＞Ｔ／４である必要がある。
【００５６】
以上の実施の形態１の説明において、通信先である通信装置２から供給されるタイミングクロック信号の立ち上がりエッジ又は立ち下がりエッジのタイミングに同期して、通信装置１がタイミングクロック信号の１周期の間に受信と送信とを１回ずつ行う場合のＴｉの設定条件を示したが、１周期の間に複数回の送受信、または、複数周期の間に１回の送受信を行うといった別の同期方式を採用する場合には、Ｔｉの設定に別の条件を用いてもよい。
【００５７】
このように、通信先の通信装置２から供給される第１のデジタル信号であるタイミングクロック信号に対し、サンプリング部６ａにおける内部クロック信号による遅延Ｔｓを受けるものの、受信される第１のデジタル信号であるタイミングクロック信号が正規の信号かノイズかを判別するための監視時間を設ける必要がなく、送受信データを送信及び受信するタイミングの遅延を低減することができる。
【００５８】
このように構成された実施の形態１による通信装置は、通信先から供給され所定の周期を有する第１のデジタル信号に同期して送受信を行う通信装置において、第１のデジタル信号の論理値の変化を検出する検出手段と、リセットされた後、所定の時間経過すると送信データの送信指示信号又は受信データの受信指示信号の出力を許可するタイムオーバ信号を出力するタイマー手段と、送信指示信号及び受信指示信号の出力タイミングを決定する第２のデジタル信号を生成する制御手段とを備え、タイムオーバ信号が出力され、第１のデジタル信号の論理値と第２のデジタル信号の論理値とが一致し、かつ検出手段が第１のデジタル信号の論理値の変化を検出したとき、制御手段が第１のデジタル信号の論理値の変化に基づき第２のデジタル信号の論理値を変更して送信指示信号又は受信指示信号を出力し、タイマー手段をリセットするので、受信される第１のデジタル信号が正規の信号かノイズかを判別するための監視時間を設ける必要がなく、送受信データを送信及び受信するタイミングの遅延を低減する通信装置を得ることができる。
【００５９】
実施の形態２．
図１１は、この発明の実施の形態２における通信装置１の構成を説明するブロック図である。図１１において、図２に示した実施の形態１における構成に加え、タイマー変更手段である時間設定部１５を設けたものである。時間設定部１５はタイマー部１４と接続される。その他の構成は図２と同様である。
【００６０】
図１２はタイマー部１４と時間設定部１５との関係を説明するブロック図である。図１２において、時間設定部１５はタイマー部１４の比較部１４３と接続され、比較部１４３におけるパルスのカウント数の設定値を変更する。パルスのカウント数の設定値を変更することにより、Ｔｉの時間を変更することができる。
【００６１】
次に、通信装置１の動作について説明する。実施の形態１において説明したように、タイミングクロック信号に混入したノイズの影響を受けにくくするためには、ＴｉはＴ／２未満でＴ／２に近い値とすることが望ましい。一方、通信先である通信装置２から供給される第１のデジタル信号であるタイミングクロック信号の周期Ｔは基本的に一定であるが、タイミングクロック信号を発生させる発振器の周波数安定度が十分高くないと、周期Ｔが変動する。したがって、通信装置２の発振器の周波数安定度に応じて、周期Ｔの変動量を見込み、時間設定部１５によりＴｉの値を設定することができる。
【００６２】
このように構成された実施の形態２による通信装置は、通信先から供給され所定の周期を有する第１のデジタル信号に同期して送受信を行う通信装置において、第１のデジタル信号の論理値の変化を検出する検出手段と、リセットされた後、所定の時間経過すると送信データの送信指示信号又は受信データの受信指示信号の出力を許可するタイムオーバ信号を出力するタイマー手段と、送信指示信号及び受信指示信号の出力タイミングを決定する第２のデジタル信号を生成する制御手段とを備え、タイムオーバ信号が出力され、第１のデジタル信号の論理値と第２のデジタル信号の論理値とが一致し、かつ検出手段が第１のデジタル信号の論理値の変化を検出したとき、制御手段が第１のデジタル信号の論理値の変化に基づき第２のデジタル信号の論理値を変更して送信指示信号又は受信指示信号を出力し、タイマー手段をリセットし、さらに前記所定の時間を変更するタイマー変更手段を備えたので、受信される第１のデジタル信号が正規の信号かノイズかを判別するための監視時間を設ける必要がなく、送受信データを送信及び受信するタイミングの遅延を低減する通信装置を得ることができる。
【００６３】
また、通信先の通信装置が供給する第１のデジタル信号を発生させる発振器の周波数安定度に応じて、第１のデジタル信号の周期の変動量を見込み、前記所定の時間を適切な値に設定することができる。
【００６４】
実施の形態３．
図１３は、この発明の実施の形態３における通信装置１の構成を説明するブロック図である。図１３において、図２に示した実施の形態１における構成に加え、遅延手段である遅延部１６及び選択手段である選択部１７を設けている。遅延部１６及び選択部１７は、サンプリング部６ｂ及び受信バッファ１１と接続されている。その他の構成は図２と同様である。
【００６５】
図１４は、遅延部１６及び選択部１７の構成を説明するブロック図である。図１４において、遅延部１６はＮ個の遅延回路１６１から構成される。ここで、遅延回路１６１の段数Ｎは奇数とする。遅延回路１乃至遅延回路（Ｎ−１）における遅延時間はすべてＴｓで等しい。各遅延回路１６１は、図３で示したサンプリング部６と同じ構成であり、入力信号に対し、内部クロック信号の周期Ｔｓだけ遅延した信号が出力される。各遅延回路１６１は直列に接続され、それぞれの出力である遅延信号が選択部１７へ入力される。ここで、遅延回路ｉから出力される遅延信号は、サンプリング部６ｂから入力される受信データ信号に対し、（ｉ―１）Ｔｓだけ遅延した信号となる。このように、遅延手段である遅延部１６から出力されるＮ個の遅延信号の遅延時間はすべて異なる。
【００６６】
選択部１７は平均部１７１と比較部１７２とから構成される。平均部１７１は、遅延部６から入力されたＮ個の遅延信号の論理値の平均値を算出する。遅延信号の論理値は「１」又は「０」であり、Ｎ個の遅延信号の論理値の合計値をＮで除すれば、「０」から「１」の間の平均値が得られる。比較部１７２は、「０．５」の値を閾値として、Ｎ個の遅延信号の論理値の平均値と比較部１７２の閾値とを比較する。平均値が０．５未満であれば、比較部１７は論理値「０」のデジタル信号を出力する。一方、平均値が０．５以上であれば、比較部１７は論理値「１」のデジタル信号を出力する。比較部１７の出力は第３のデジタル信号である整形後受信データ信号として、受信バッファ１１へ記憶される。このように、選択手段である選択部１７は、遅延手段である遅延部１６が出力する複数の遅延信号の論理値のうち数の多い一方の論理値を選択し、その選択した論理値に基づき第３のデジタル信号である整形後受信データ信号を生成する。
【００６７】
次に、通信装置１の動作について説明する。図１５は、通信先の通信装置２から供給されるタイミングクロック信号及び受信する受信データにノイズが混入しない場合、図１６はタイミングクロック信号及び受信データにノイズが混入する場合において、この発明の実施の形態３における制御部９に関係する各部の信号のタイミングチャートを示す。図１５及び図１６において、（ａ）はサンプリング部６ａから出力されるタイミングクロック信号、（ｂ）は立ち上がり検出部７から入力される立ち上がり検出信号、（ｃ）は立ち下がり検出部８から入力される立ち下がり検出信号、（ｄ）は波形記憶部１３から入力される整形後タイミングクロック信号、（ｅ）はタイマー部１４から入力されるタイムオーバ信号、（ｇ）は受信バッファ１０へ出力される受信指示信号、（ｈ）は送信バッファ１１へ出力される送信指示信号、（ｉ）は送信バッファに記憶される送信データであり、図９及び図１０と同様である。（ｆ１）はサンプリング部６ｂから出力される１ビットの受信データ信号であり、ここでは、タイミングクロック信号（ａ）の１周期毎に、論理値「１」と「０」とを繰り返すデータとする。（ｆ２）は遅延部１６及び選択部１７を経由して受信バッファ１１へ出力される整形後受信データ信号である。
【００６８】
まず、図１５を用いて、通信先の通信装置２から供給されるタイミングクロック信号及び受信データにノイズが混入しない場合について説明する。タイミングクロック信号（ａ）は、周期Ｔ、パルス幅Ｔ／２のデジタル信号である。サンプリング部６ａにおいて出力信号は入力信号に対し時間Ｔｓだけ遅延を受けるので、タイミングクロック信号（ａ）は、通信先の通信装置２から供給されるタイミングクロック信号に対しＴｓだけ遅延する。同様に、受信データ信号（ｆ１）も、サンプリング部６ｂにおいて時間Ｔｓだけ遅延を受ける。また、立ち上がり検出信号（ｂ）、立ち下がり検出信号（ｃ）、整形後タイミングクロック信号（ｄ）、タイムオーバ信号（ｅ）、受信指示信号（ｇ）及び送信指示信号（ｈ）の動作は、図９と同様である。
【００６９】
遅延部１６におけるＮ個の遅延回路１６１により、受信データ信号（ｆ１）に対して、遅延時間が０、Ｔｓ、２Ｔｓ、・・・、（Ｎ−１）Ｔｓの遅延信号を平均して、その平均値が０．５未満であれば論理値が「０」、０．５以上であれば論理値が「１」のデジタル信号を整形後受信データ信号（ｆ２）として受信バッファ１１へ出力する。すなわち、時刻ｔにおける整形後受信データ信号（ｆ２）の論理値は、０、Ｔｓ、２Ｔｓ、・・・、（Ｎ−１）Ｔｓ前の時刻における受信データ信号（ｆ１）の論理値を平均して算出する。したがって、整形後受信データ信号（ｆ２）の図における最初の立ち上がりエッジのタイミングは、受信データ信号（ｆ１）図における最初の立ち上がりエッジのタイミングよりもＮ・Ｔｓ／２だけ遅れる。整形後受信データ信号（ｆ２）の図における立ち下がりエッジのタイミングについても同様である。このように、受信データ信号（ｆ１）にノイズが混入しなくても、整形後受信データ信号（ｆ２）の波形は、受信データ信号（ｆ１）の波形に対しＮ・Ｔｓ／２だけ遅れる。
【００７０】
次に、図１６を用いて、通信先の通信装置２から供給されるタイミングクロック信号及び受信データにノイズが混入する場合について説明する。受信データ信号（ｆ１）は、通常、受信データ信号の伝送路４とタイミングクロック信号の伝送路３とが近接して設けられるため、タイミングクロック信号（ａ）に混入するノイズＡ１乃至Ａ５と同じタイミングで影響を受けるものとする。受信データ信号（ｆ１）において、斜線のハッチングを施したＦ１乃至Ｆ５は、タイミングクロック信号（ａ）におけるノイズＡ１乃至Ａ５に対応して、受信データ信号（ｆ１）の論理値が反転している部分を示す。また、整形後受信データ信号（ｆ２）において、斜格子のハッチングを施したＦＣ１は、受信データ信号（ｆ１）に混入したノイズにより影響を受ける部分を示す。なお、タイミングクロック信号（ａ）、立ち上がり検出信号（ｂ）、立ち下がり検出信号（ｃ）、整形後タイミングクロック信号（ｄ）、タイムオーバ信号（ｅ）、受信指示信号（ｇ）及び送信指示信号（ｈ）の動作は、図１０と同様である。
【００７１】
時刻ｔにおける整形後受信データ信号（ｆ２）の論理値は、０、Ｔｓ、２Ｔｓ、・・・、（Ｎ−１）Ｔｓ前の時刻における受信データ信号（ｆ１）の論理値を平均して算出する。ここで、受信データ信号（ｆ１）に混入したノイズにより論理値が反転した部分が、時刻ｔにおける整形後受信データ信号（ｆ２）へ影響を及ぼす場合は、時刻ｔからＮ・Ｔｓ前までの間に、受信データ信号（ｆ１）に混入したノイズにより論理値が反転した部分の累計時間がＮ・Ｔｓに対し５０％を超えるときである。
【００７２】
受信データ信号（ｆ１）におけるノイズＦ１及びＦ２は、上記の５０％を超える条件を満たさないとして整形後受信データ信号（ｆ２）へ影響を及ぼさない。一方、ノイズＦ３乃至Ｆ５は上記の５０％を超える条件を満たすものとし、ＦＣ１で示した部分において、ノイズがない場合の整形後受信データ信号（ｆ２）に対し論理値が反転してしまう。
【００７３】
整形後受信データ信号（ｆ２）に対し、受信指示信号（ｇ）が出力されるタイミングで受信バッファ１１から受信信号が通信装置１へ取り込まれる。したがって、整形後受信データ信号（ｆ２）の論理値がノイズのない場合の論理値に対し反転することがあっても、受信指示信号（ｇ）が出力されるタイミングで反転していなければ受信データ信号に混入するノイズの影響を受けない。
【００７４】
また、実施の形態１における図１０で説明したように、タイミングクロック信号（ａ）に混入したノイズにより受信指示信号（ｇ）はΔＴだけタイミングがずれる。したがって、受信データ信号（ｆ１）が受ける遅延時間をΔＴよりも小さく設定することにより、すなわち、Ｎ・Ｔｓ／２＜ΔＴ＜（Ｔ／２−Ｔｉ）とすることにより、タイミングクロック信号と受信データ信号にノイズが混入する場合も、誤った受信データを取り込むことが防止できる。したがって、遅延回路の段数Ｎは、Ｎ＜（Ｔ−２Ｔｉ）／Ｔｓと設定すればよい。
【００７５】
このように、通信先の通信装置２から供給される第１のデジタル信号であるタイミングクロック信号及び受信データ信号に対し、サンプリング部６ａにおける内部クロック信号による遅延Ｔｓを受けるものの、受信される第１のデジタル信号であるタイミングクロック信号が正規の信号かノイズかを判別するための監視時間を設ける必要がなく、送受信データを送信及び受信するタイミングの遅延を低減することができるのに加え、受信データ信号に混入するノイズの影響を低減することができる。
【００７６】
このように構成された実施の形態３による通信装置は、通信先から供給され所定の周期を有する第１のデジタル信号に同期して送受信を行う通信装置において、第１のデジタル信号の論理値の変化を検出する検出手段と、リセットされた後、所定の時間経過すると送信データの送信指示信号又は受信データの受信指示信号の出力を許可するタイムオーバ信号を出力するタイマー手段と、送信指示信号及び受信指示信号の出力タイミングを決定する第２のデジタル信号を生成する制御手段と、受信データの論理値に対し複数の異なる時間遅延させる遅延手段と、この遅延手段が出力する複数の遅延信号の論理値のうち数の多い一方の論理値を選択し、この論理値に基づき第３のデジタル信号を生成する選択手段とを備え、タイムオーバ信号が出力され、第１のデジタル信号の論理値と第２のデジタル信号の論理値とが一致し、かつ検出手段が第１のデジタル信号の論理値の変化を検出したとき、制御手段が第１のデジタル信号の論理値の変化に基づき第２のデジタル信号の論理値を変更して送信指示信号又は受信指示信号を出力し、タイマー手段をリセットし、受信指示信号が出力されるタイミングで第３のデジタル信号を受信するので、受信される第１のデジタル信号が正規の信号かノイズかを判別するための監視時間を設ける必要がなく、送受信データを送信及び受信するタイミングの遅延を低減し、また、受信データにノイズが混入してもこのノイズによる受信データの誤り発生を低減する通信装置を得ることができる。
【００７７】
実施の形態４．
図１７は、この発明の実施の形態４における通信装置１の構成を説明するブロック図である。図１７において、図１３に示した実施の形態３における構成に加え、遅延変更手段である遅延変更部１８を設けたものである。遅延変更部１８は遅延部１６と接続され、遅延部１６における遅延回路１６１の段数Ｎ又は遅延時間Ｔｓを変更する。その他の構成は図１３と同様である。
【００７８】
図１８はこの発明の実施の形態４における遅延変更部１８の構成を説明するブロック図である。図１８において、スイッチ１８１は遅延部１６における各遅延回路１６１の出力部分と選択部１７における平均部１７１との間に設けられ、各遅延信号のＯＮ、ＯＦＦを設定する。スイッチ１８１を右から順次ＯＦＦすることにより、平均部１７１へ出力される遅延信号の数、すなわち遅延回路の段数を変更できる。遅延回路の段数の情報は平均部１７１にも出力され、平均部１７１での平均処理に用いる段数を更新する。なお、図示しないが、遅延回路１６１に供給される内部クロック信号に対し、異なる周期の内部クロック信号を発生させる複数の発振器を備え、これらの出力を切り換えることにより遅延回路１６１の遅延時間を変更できる。
【００７９】
次に、通信装置１の動作について説明する。実施の形態３において説明したように、受信データ信号（ｆ１）のノイズの混入の有無に関わらず、整形後受信データ信号（ｆ２）の波形は、受信データ信号（ｆ１）の波形に対しＮ・Ｔｓ／２だけ遅れる。また、受信データ信号（ｆ１）に混入したノイズにより論理値が反転した部分が、時刻ｔにおける整形後受信データ信号（ｆ２）へ影響を及ぼす場合は、時刻ｔからＮ・Ｔｓ前までの間に、受信データ信号（ｆ１）に混入したノイズにより論理値が反転した部分の累計時間がＮ・Ｔｓに対し５０％を超えるときである。すなわち、Ｎ・Ｔｓを小さく設定すると、整形後受信データ信号（ｆ２）の波形の受信データ信号（ｆ１）の波形に対する遅延は小さくなるが、ノイズにより受信データ信号（ｆ１）の論理値が反転した部分の累計時間のＮ・Ｔｓに対する割合が増えるので、整形後受信データ信号（ｆ２）は受信データ信号（ｆ１）に混入したノイズの影響を受けやすくなる。したがって、ノイズのパルス幅や発生頻度といったノイズの性質に応じてＮ・Ｔｓを適切に設定することにより、受信データにノイズが混入してもこのノイズによる受信データの誤り発生を低減する通信装置を得ることができる。
【００８０】
このように構成された実施の形態４による通信装置は、通信先から供給され所定の周期を有する第１のデジタル信号に同期して送受信を行う通信装置において、第１のデジタル信号の論理値の変化を検出する検出手段と、リセットされた後、所定の時間経過すると送信データの送信指示信号又は受信データの受信指示信号の出力を許可するタイムオーバ信号を出力するタイマー手段と、送信指示信号及び受信指示信号の出力タイミングを決定する第２のデジタル信号を生成する制御手段と、受信データの論理値に対し複数の異なる時間遅延させる遅延手段と、この遅延手段が出力する複数の遅延信号の論理値のうち数の多い一方の論理値を選択し、この論理値に基づき第３のデジタル信号を生成する選択手段とを備え、タイムオーバ信号が出力され、第１のデジタル信号の論理値と第２のデジタル信号の論理値とが一致し、かつ検出手段が第１のデジタル信号の論理値の変化を検出したとき、制御手段が第１のデジタル信号の論理値の変化に基づき第２のデジタル信号の論理値を変更して送信指示信号又は受信指示信号を出力し、タイマー手段をリセットし、受信指示信号が出力されるタイミングで第３のデジタル信号を受信するので、受信される第１のデジタル信号が正規の信号かノイズかを判別するための監視時間を設ける必要がなく、送受信データを送信及び受信するタイミングの遅延を低減し、また、受信データにノイズが混入してもこのノイズによる受信データの誤り発生を低減する通信装置を得ることができる。
【００８１】
また、遅延手段を構成する遅延回路の段数又は遅延時間を変更する遅延変更手段を備えたので、ノイズのパルス幅や発生頻度といったノイズの性質に応じて遅延回路の段数又は遅延時間を適切に設定することができる。
【００８２】
上記の４つの実施の形態の説明において、サンプリング部６ａ及び６ｂを用いたが、サンプリング部６ａ及び６ｂを用いなくても同様に動作する。
【００８３】
以上実施の形態を４例説明したが、これらは単独でなく、組み合わせて用いてもよいことはいうまでもない。
【図面の簡単な説明】
【００８４】
【図１】この発明の実施の形態１における通信装置を用いた通信システムの構成を説明するブロック図である。
【図２】この発明の実施の形態１における通信装置の構成を説明するブロック図である。
【図３】この発明の実施の形態１における通信装置のサンプリング部６の構成を説明するブロック図である。
【図４】この発明の実施の形態１における通信装置の立ち上がり検出部７の構成を説明するブロック図及び動作を説明するタイミングチャートである。
【図５】この発明の実施の形態１における通信装置の立ち下がり検出部８の構成を説明するブロック図及び動作を説明するタイミングチャートである。
【図６】この発明の実施の形態１における通信装置の制御部９の構成を説明するブロック図である。
【図７】この発明の実施の形態１における通信装置の波形記憶部１３の構成を説明するブロック図及び動作を説明するタイミングチャートである。
【図８】この発明の実施の形態１における通信装置のタイマー部１４の構成を説明するブロック図である。
【図９】この発明の実施の形態１における通信装置の制御部９に関係する各部の信号の動作を説明するタイミングチャートである。
【図１０】この発明の実施の形態１における通信装置の制御部９に関係する各部の信号の動作を説明するタイミングチャートである。
【図１１】この発明の実施の形態２における通信装置の構成を説明するブロック図である。
【図１２】この発明の実施の形態２における通信装置のタイマー部１４と時間設定部１５との関係を説明するブロック図である。
【図１３】この発明の実施の形態３における通信装置の構成を説明するブロック図である。
【図１４】この発明の実施の形態３における通信装置の遅延部１６及び選択部１７の構成を説明するブロック図である。
【図１５】この発明の実施の形態３における通信装置の制御部９に関係する各部の信号の動作を説明するタイミングチャートである。
【図１６】この発明の実施の形態３における通信装置の制御部９に関係する各部の信号の動作を説明するタイミングチャートである。
【図１７】この発明の実施の形態４における通信装置の構成を説明するブロック図である。
【図１８】この発明の実施の形態４における通信装置の遅延変更部１９の構成を説明するブロック図である。
【符号の説明】
【００８５】
１  通信装置、２  通信先である通信装置、３  第１のデジタル信号であるタイミングクロック信号の伝送路、４  受信データ信号の伝送路、５  送信データ信号の伝送路、６ａ、６ｂ  サンプリング部、６１  Ｄフリップフロップ、７  検出手段である立ち上がり検出部、７１  Ｄフリップフロップ、７２  ＮＯＴゲート、７３  ＡＮＤゲート、８  検出手段である立ち下がり検出部、８１  Ｄフリップフロップ、８２  ＮＯＴゲート、８３  ＡＮＤゲート、９  制御手段である制御部、９１  ＡＮＤゲート、９２  ＮＯＴゲート、９３  ＡＮＤゲート、９４  ＯＲゲート、１０  送信バッファ、１１  受信バッファ、１２  アドレスカウンタ、１３  波形記憶部、１３１  ＯＲゲート、１３２  ｅｎａｂｌｅ付きＤフリップフロップ、１４  タイマー手段であるタイマー部、１４１  発振器、１４２  カウンタ、１４３  比較部、１４４  ＯＲゲート、１４５  ｅｎａｂｌｅ付きＤフリップフロップ、１５  タイマー変更手段である時間設定部、１６  遅延手段である遅延部、１６１  遅延回路、１７  選択手段である選択部、１７１  平均部、１７２  比較部、１８  遅延変更部、１８１  スイッチ。
【図１】
2005167576.tif 000003
【図２】
2005167576.tif 000004
【図３】
2005167576.tif 000005
【図４】
2005167576.tif 000006
【図５】
2005167576.tif 000007
【図６】
2005167576.tif 000008
【図７】
2005167576.tif 000009
【図８】
2005167576.tif 000010
【図９】
2005167576.tif 000011
【図１０】
2005167576.tif 000012
【図１１】
2005167576.tif 000013
【図１２】
2005167576.tif 000014
【図１３】
2005167576.tif 000015
【図１４】
2005167576.tif 000016
【図１５】
2005167576.tif 000017
【図１６】
2005167576.tif 000018
【図１７】
2005167576.tif 000019
【図１８】
2005167576.tif 000020