(57)【要約】【課題】  半導体モジュールの薄型・小型化。【解決手段】  上面に配線を有し下面に外部電極端子を有するモジュール基板と、前記モジュール基板の上面に設けられ、底面に所定パターンの配線を有する２個以上の窪みと、前記一つの窪みの底にフリップ・チップ接続によって搭載される半導体チップと、前記他の一つの窪みの底にフリップ・チップ接続によって搭載される集積受動デバイスと、前記モジュール基板の上面に搭載されるディスクリート部品と、前記モジュール基板の上面全体に設けられて前記半導体チップ，前記集積受動デバイス及び前記ディスクリート部品を覆う絶縁性樹脂からなる封止体とを有することを特徴とする。前記モジュール基板にはトランジスタを形成した複数の前記半導体チップが搭載され、これらトランジスタによって多段構成の増幅器が形成されている。前記多段構成の増幅器の出力段トランジスタの出力整合回路が前記集積受動デバイスで形成されている。【選択図】        図１
2005303184.tif 000002
【特許請求の範囲】
【請求項１】
上面に配線を有し下面に外部電極端子を有するモジュール基板と、
前記モジュール基板の上面に設けられ、底面に所定パターンの配線を有する２個以上の窪みと、
前記一つの窪みの底に電極が上面に位置するように固定される半導体チップと、
前記他の一つの窪みの底にフリップ・チップ接続によって搭載される集積受動デバイスと、
前記半導体チップの前記電極と前記モジュール基板の上面の配線を接続する導電性のワイヤと、
前記モジュール基板の上面全体に設けられて前記半導体チップ、前記集積受動デバイス及び前記ワイヤを覆う絶縁性樹脂からなる封止体とを有することを特徴とする半導体モジュール。
【請求項２】
上面に配線を有し下面に外部電極端子を有するモジュール基板と、
前記モジュール基板の上面に設けられ、底面に所定パターンの配線を有する２個以上の窪みと、
前記一つの窪みの底にフリップ・チップ接続によって搭載される半導体チップと、
前記他の一つの窪みの底にフリップ・チップ接続によって搭載される集積受動デバイスと、
前記モジュール基板の上面全体に設けられて前記半導体チップ及び前記集積受動デバイスを覆う絶縁性樹脂からなる封止体とを有することを特徴とする半導体モジュール。
【請求項３】
前記モジュール基板の上面にディスクリート部品が搭載されていることを特徴とする請求項１または請求項２に記載の半導体モジュール。
【請求項４】
前記モジュール基板にはトランジスタを形成した複数の前記半導体チップが搭載され、これらトランジスタによって多段構成の増幅器が形成されていることを特徴とする請求項１または請求項２に記載の半導体モジュール。
【請求項５】
前記多段構成の増幅器の出力段トランジスタの出力整合回路が前記集積受動デバイスで形成されていることを特徴とする請求項３に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体モジュール（半導体装置）に係わり、特に小型化が達成できる半導体モジュールに関する。
【背景技術】
【０００２】
トランジスタ等の能動素子を組み込んだ半導体チップ、抵抗やコンデンサ等の受動素子を組み込んだチップ部品（ディスクリート部品）をそれぞれ配線基板に搭載した半導体モジュール（半導体装置）の一例として、混成集積回路装置が知られている。
この混成集積回路装置は、例えば、携帯電話に組み込まれる高周波電力増幅装置（高周波パワーモジュール）を構成している（例えば、特許文献１参照）。
また、コンデンサ付きＩＣ（集積回路装置）チップを小型に製造する技術が知られている（例えば、特許文献２参照）。
【０００３】
【特許文献１】特開平９−１１６０９１号公報
【０００４】
【特許文献２】特開平９−２３２５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
移動体通信の端末機器（携帯電話機等）には多くの電子部品が組み込まれている。携帯電話機の送信系に組み込まれる高周波増幅装置（パワーアンプモジュール：ＰＡ）も急速な小型・高機能化が進んで来ている。通信方式の一つとしてＧＳＭ（Global System for
Mobile Communication) 方式が知られているが、このＧＳＭ方式用のパワーアンプモジュールの外形寸法は、現状では縦１０ｍｍ，横８ｍｍの大きさであるが、次世代のモジュールでは縦６ｍｍ，横５ｍｍのサイズのものが主流になると想定される。
また、ＣＤＭＡ（CDMA code division multiple access  符号分割多元接続）分野においても現状の縦６ｍｍ，横６ｍｍのものが、縦５ｍｍ，横５ｍｍ、さらには縦４ｍｍ，横４ｍｍと順次要請されるものと想定できる。また、この要請はＧＳＭ製品でも同様と思われる。
このような超小型のパワーアンプモジュールでは、配線基板構成のモジュール基板における表面の二次元的な部品実装だけでは、トランジスタ等の能動素子を組み込んだ半導体チップや、抵抗（チップ抵抗）、コンデンサ（チップコンデンサ）等の受動素子からなるチップ部品が搭載できなくなり、三次元実装が必要になる。
【０００６】
図１２は本発明に先立って検討した半導体モジュール７０の模式的断面図である。半導体モジュール７０は、外観的には、プリント回路基板（ＰＣＢ）からなる四角形のモジュール基板７１と、このモジュール基板７１の上面に重ねて形成される絶縁性樹脂からなる封止部７２と、モジュール基板７１の下面に設けられる複数の外部電極端子７３及び放熱パッド７４とからなっている。
封止部７２で覆われるモジュール基板７１の上面には、集積受動デバイス７５及びチップ部品７６が搭載されている。集積受動デバイス７５は、抵抗素子，容量素子，インダクタ等の受動素子を集積化したデバイスであり、上面の図示しない電極とモジュール基板７１の上面の所定配線部分（ボンディングパッド）が導電性のワイヤ７７で電気的に接続されている。また、チップ部品７６はその両端が電極７８となり、これら電極７８がモジュール基板７１の上面の所定配線部分に導電性の接着剤７９によって電気的に接続されている。
【０００７】
また、モジュール基板７１の上面には窪み８０が設けられるとともに、この窪み８０の底面には半導体チップ８１が搭載されている。半導体チップ８１は窪み８０の底面に設けられた配線部分８２上に図示しない導電性接着剤を介して固定されている。配線部分８２はモジュール基板７１を貫通して設けられた導体８３と電気的に接続されている。これら導体８３は放熱パッド７４に熱を伝達するビアとなっている。
【０００８】
半導体チップ８１の上面の図示しない電極は導電性のワイヤ８４を介してモジュール基板７１の上面の所定の配線部分（ボンディングパッド）と電気的に接続されている。
【０００９】
このような半導体モジュール７０では、集積受動デバイス７５及び半導体チップ８１の電極と、モジュール基板７１の配線部分との接続はワイヤ接続となるため、ワイヤを接続する領域（ボンディングパッド）をモジュール基板７１の上面に設けなければならず、モジュール基板の小型化を妨げている。図１２において点線枠の領域がボンディングスペースである。
【００１０】
一方、モジュール基板７１の上面に集積受動デバイス７５や半導体チップを搭載し、集積受動デバイス７５や半導体チップの電極とモジュール基板７１の上面の配線部分をワイヤ７７で接続する構造では、ワイヤが形成するループ高さがチップ部品よりも高くなり、この結果、封止部７２の厚さも厚くなり、半導体モジュールが厚く（高く）なる。
本発明の一つの目的は薄型化が達成できる半導体モジュールを提供することにある。
本発明の一つの目的は小型化が達成できる半導体モジュールを提供することにある。
【００１１】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１３】
（１）上面に配線を有し下面に外部電極端子を有するモジュール基板と、前記モジュール基板の上面に設けられ、底面に所定パターンの配線を有する２個以上の窪みと、前記一つの窪みの底にフリップ・チップ接続によって搭載される半導体チップと、前記他の一つの窪みの底にフリップ・チップ接続によって搭載される集積受動デバイスと、前記モジュール基板の上面に搭載されるディスクリート部品と、前記モジュール基板の上面全体に設けられて前記半導体チップ，前記集積受動デバイス及び前記ディスクリート部品を覆う絶縁性樹脂からなる封止体とを有することを特徴とする。
【００１４】
前記モジュール基板にはトランジスタを形成した複数の前記半導体チップが搭載され、これらトランジスタによって多段構成の増幅器が形成されている。前記多段構成の増幅器の出力段トランジスタの出力整合回路が前記集積受動デバイスで形成されている。
【発明の効果】
【００１５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００１６】
前記（１）の手段によれば、（ａ）集積受動デバイス及び半導体チップは共にフリップ・チップ接続によってしかも窪みの底に搭載されることから、封止部の厚さ（高さ）を薄くでき、半導体モジュールの薄型化が達成できる。
【００１７】
（ｂ）集積受動デバイス及び半導体チップを共にフリップ・チップ接続によって接続する構造となることから、ワイヤボンディングのためのボンディングパッドが不要となり、その分モジュール基板を小さくでき、結果として半導体モジュールの小型化が達成できる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００１９】
図１乃至図８は本発明の実施例１である半導体モジュールに係わる図である。図１は半導体モジュールの模式的断面図、図２は半導体モジュールの斜視図、図３は半導体モジュールの底面図である。図４はモジュール基板の部品のレイアウトを示す模式的平面図である。図５はモジュール基板における集積受動デバイスが搭載される窪みの底の配線パターンを示す模式図であり、図６は集積受動デバイスの底面図、図７は集積受動デバイスの断面図である。また、図８は半導体モジュールの等価回路図である。
【００２０】
本実施例１の半導体モジュール（半導体装置）１は、図１に示すように、外観的には四角形のモジュール基板（配線基板）２と、このモジュール基板２の上面に重ねて形成される絶縁性樹脂からなる封止部（パッケージ）３とからなっている。
【００２１】
半導体モジュール１は、その製造において、モジュール母基板の上面に半導体チップを含む電子部品を搭載し、その後電子部品等を被うようにモジュール母基板の上面に一定の高さの樹脂封止層を形成し、ついでモジュール母基板を重なった樹脂封止層をも含めて縦横に切断して一度に複数の半導体モジュール１を製造することから、モジュール基板２と封止部３は同じ寸法になり、かつ一致して重なる構造になる。従って、モジュール基板２の側面と封止部３の側面は一致し、封止部３の端部は、モジュール基板２の端部より外側に位置していない構造になる。このような製造方法によれば、半導体モジュール１を小型に製造することができる。なお、前記切断によってモジュール母基板はモジュール基板２に、樹脂封止層は封止部３になる。
【００２２】
また、図３の底面図に示すように、モジュール基板２の下面には複数の外部電極端子４が縦横に整列配置されている。半導体モジュール１の下面には選択的に絶縁膜５が設けられ、この絶縁膜５から露出する導体層がそれぞれ外部電極端子４を形成している。薄黒に彩色した外部電極端子４はグランド電極（ＧＮＤ）であり、図１では省略してある絶縁膜５によって部分的に露出する構造になっている。絶縁膜５の下では各外部電極端子４は図１に示すように一体となり、放熱パッド７を形成している。
【００２３】
他の外部電極端子４は図８に示す等価回路の各外部電極端子に対応している。即ち、図３の上辺に沿って左から右に向かって、Ｐin１、ＧＮＤ、Ｖdd１、Ｖapc 及びＰout １が並び、下辺に沿って左から右に向かって、Ｐin２、ＧＮＤ、Ｖctl 、Ｖdd２及びＰout ２が並んでいる。
【００２４】
ここで、本実施例１の半導体モジュール１の等価回路について、図８を参照しながら説明する。本実施形態１の半導体モジュール１は、高周波電力増幅装置を構成している。図８は高周波電力増幅装置の回路構成である。この高周波電力増幅装置は２種類の通信系を増幅する構成であり、各通信系を増幅する増幅系はトランジスタを３段縦列接続した３段構成となっている。例えば、一方の通信系は周波数帯域が１７１０〜１７８５ＭＨｚとなるＤＣＳ（Digital Cellular System 1800) 方式であり、他方の通信系は周波数帯域が８８０〜９１５ＭＨｚとなるＧＳＭ（Global System for Mobile Communication）方式である。
図８に示すように、一方の通信系は入力端子Ｐin１と、出力端子Ｐout １との間に初段トランジスタ（初段増幅器：第１増幅段）Ｑ１、次段トランジスタ（次段増幅器：第２増幅段）Ｑ２、並列接続される最終段トランジスタ（出力段増幅器）Ｑ３、Ｑ４を順次接続した構成になり、各トランジスタのドレイン電極には電源電圧Ｖdd１が印加され、各トランジスタのゲート電極には制御端子Ｖapc から入力される電圧によってバイアスされるようになっている。
また、他方の通信系は入力端子Ｐin２と、出力端子Ｐout ２との間に初段トランジスタＱ５、次段トランジスタＱ６、並列接続される最終段（出力段）トランジスタＱ７，Ｑ８を順次接続した構成になり、各トランジスタのドレイン電極には電源電圧Ｖdd２が印加され、各トランジスタのゲート電極には制御端子Ｖapc から入力される制御電圧によってバイアスされるようになっている。
制御端子Ｖapc はスイッチＳＷ１に接続され、このスイッチＳＷ１は切替端子Ｖctl による切替え信号によって切り替わり、制御端子Ｖapc の制御電圧はこのスイッチＳＷ１によって特定された通信系の増幅を行うようになっている。
トランジスタＱ１，Ｑ２，Ｑ５，Ｑ６は第１半導体チップＩＣ１にモノリシックに形成され、出力段トランジスタのＱ３，Ｑ４は第２半導体チップＩＣ２にモノリシックに形成され、出力段トランジスタのＱ７，Ｑ８は第２半導体チップＩＣ３にモノリシックに形成されている。
両通信系においては、Ｃで表示される容量素子（ＣＰ，ＣＧ，ＣＢ）、Ｒで表示される抵抗素子（ＲＰ，ＲＧ）、Ｌで表示されるインダクタが多数組み込まれ、整合回路やバイアス回路を構成している。
例えば、一方の通信系Ｐには、ＣＰ１〜ＣＰ７及びＣＰ９〜ＣＰ１２並びにＣＢ１，ＣＢ２で示すコンデンサ素子と、ＲＰ１〜ＲＰ４及びＲＰ６で示す抵抗素子と、Ｌ１で示すインダクタ素子と、長方形で表示されるストリップライン（マイクロストリップライン）とが組み込まれている。
また、他方の通信系Ｇには、ＣＧ１〜ＣＧ７及びＣＧ９〜ＣＧ１３並びにＣＢ３，ＣＢ４で示すコンデンサ素子と、ＲＧ１〜ＲＧ４及びＲＧ６で示す抵抗素子と、Ｌ２で示すインダクタ素子と、長方形で表示されるストリップライン（マイクロストリップライン）とが組み込まれている。
【００２５】
図４は、本実施例１の半導体モジュール１におけるモジュール基板２の上面に配置される各部品の模式図である。モジュール基板２の中央下側には前記第１の半導体チップＩＣ１が配置され、中央左寄りには前記第３の半導体チップＩＣ３が配置され、中央右寄りには前記第２の半導体チップＩＣ２が配置されている。左上隅寄りには集積受動デバイスＩＰＤ１が配置され、右上隅寄りには集積受動デバイスＩＰＤ２が配置されている。また、他の長方形で示す部品は受動素子等を構成するディスクリート部品８であり、一部を示してある。ディスクリート部品８は、チップ抵抗，チップコンデンサ，チップインダクタ等である。
【００２６】
前記集積受動デバイスＩＰＤ１は、図８に示すように、第２の半導体チップＩＣ２の出力端子となる端子ｂ，ｃにそれぞれ接続する端子ｅ，ｆと、Ｖdd１に接続される端子ｇと、Ｐout １に接続される端子ｈを有する構造になっている。集積受動デバイスＩＰＤ１は、コンデンサ素子ＣＰ９〜ＣＰ１３とインダクタＬ１を有し、これらによって出力整合回路を構成している。
【００２７】
前記集積受動デバイスＩＰＤ２も同様に、図８に示すように、コンデンサ素子ＣＧ９〜ＣＧ１３とインダクタＬ２を有し、これらによって第３の半導体チップＩＣ３の出力整合回路を構成している。
【００２８】
ここで、集積受動デバイス１０の構造について集積受動デバイスＩＰＤ１を例として説明する。図６は集積受動デバイスＩＰＤ１（１０）の底面図である。底面には３行３列に端子１５が形成され、フリップ・チップ接続が可能になっている。端子１５に表記するｅ〜ｈは、図８の等価回路で示す集積受動デバイスＩＰＤ１に対応するものである。文字が付されていない端子１５はいずれもグランド端子となる。
【００２９】
図７は集積受動デバイスＩＰＤ１（１０）の模式的断面図である。この断面図には、前記端子ｇから端子ｈに至る部分に配置されるインダクタンス素子（インダクタ）Ｌ１とコンデンサ素子ＣＰ１１，ＣＰ１２，ＣＰ１３が示されている。図７に示す集積受動デバイスＩＰＤ１は実装時は裏返し状態となって実装される。
【００３０】
集積受動デバイス（ＩＰＤ：integrated Passive Device ）は、図７に示すように、主面に絶縁層１２を有するガラス板等からなる基板１１の主面に、導体層と絶縁層を所定箇所所定形状に繰り返して積層形成する。この形成の途中段階で所定の導体層間に誘電体層を形成することによって図７に示すように容量素子（コンデンサ）を形成することができる。また、渦巻き状に導体層を配置し、その渦巻きの中心部分と渦巻きの外れ部分を所定の配線に接続することによりインダクタンス素子（インダクタ）Ｌ１を形成することができる。また、図示しないが所定の導体層間に抵抗材料を介在させれば抵抗素子を形成できる。
【００３１】
図７で点々で示される部分が複数段に積層されて形成された絶縁層１６であり、右上がりの細い線でハッチングを施して示す薄い部分あるいは細い部分が導体層１７であり、上下を導体層１７で挟まれ、かつ右下がりの太い線でハッチングを施して示す部分が誘電体層１８である。図７において、上面には絶縁膜１９が選択的に形成されている。この絶縁膜１９は部分的に開口され、この開口した部分には導体層１７が位置している。開口部の導体層１７上には導電層からなる端子１５が形成されている。端子１５は、例えば、下地電極と、この下地電極上に形成される金メッキ膜等からなるメッキ膜が形成され、フリップ・チップ接続が可能になっている。フリップ・チップ実装するために、端子１５の表面に半田バンプ等の突起電極を形成しておいてもよく、または端子１５を接続する配線部分（ランド）に半田等を設けておいてもよい。
【００３２】
図１は第１の半導体チップＩＣ１と集積受動デバイスＩＰＤ１を搭載したものを示す模式図である。モジュール基板２の上面には複数の窪みが設けられ、これら窪みの底に半導体チップ２０や集積受動デバイス１０が搭載される。図１では、窪み２５の底上に半導体チップ２０として第１の半導体チップＩＣ１が導電性の接着剤２１によって搭載されている。また、この半導体チップ２０の上面の図示しない電極とモジュール基板２の上面の図示しない配線部分は導電性のワイヤ２６で電気的に接続されている。また、窪み３０の底上には集積受動デバイス１０として集積受動デバイスＩＰＤ１がフリップ・チップ接続されて搭載されている。
【００３３】
モジュール基板２は配線基板からなり、上下面及び内部に所定の配線パターンの導体層（配線）３５を有するとともに、これら上下の導体層はスルーホールに充填した導体（配線）３６によって電気的に接続されている。モジュール基板２は複数の誘電体層（絶縁膜）間に複数の導体層（配線）を有する構造になっている。本実施例１では、特に限定はされないが、誘電体層は５層になっている。導体層（配線）３５は前記窪みの底にも設けられている。モジュール基板２の上面（表面）及び窪み底に設けられる導体層（配線）３５は、半導体チップを固定するためのチップ接続パッド、集積受動デバイスをフリップ・チップ接続できるランド、ワイヤを接続するボンディングパッド、ディスクリート部品の電極を接続（固定）できる電極パッド等を形成する。また、これらは一部で示し、一部で省略してある。
【００３４】
モジュール基板２の上面（表面）にはディスクリート部品８が搭載されている。ディスクリート部品８はその両端に電極８ａを有し、これら一対の電極８ａが導電性の接着剤９によって図示しない配線に接続されている。この配線部分は電極パッドである。
【００３５】
一方、窪み２５の底にはビアホールが形成され、このビアホールに導体３６が充填されている。この導体３６は半導体チップ２０で発生した熱を放熱パッド７に伝達するビアになる。
【００３６】
窪み３０の底の各導体層３５には前述の集積受動デバイスＩＰＤ１（１０）の各端子１５が導電性の接着剤３７を介して電気的に接続されている。この接着剤３７による接続は、集積受動デバイスＩＰＤ１の端子１５に半田バンプ電極を設けておいたり、あるいは導体層３５（ランド）の表面に半田等を設けておき、リフローによって半田を再溶融させることによって行える。
【００３７】
図５は集積受動デバイスＩＰＤ１をフリップ・チップ実装する窪み３０を示す模式図である。四角形状の窪み３０の底面には導体層（配線）３５が所定パターンに形成されている。また円形部分が、集積受動デバイスＩＰＤ１の各端子１５に対応するランド３５ａである。文字ｅ〜ｈが近傍に付されたランド３５ａは、集積受動デバイスＩＰＤ１のｅ〜ｈが付された端子１５が接続されるものである。他のランド３５ａはグランド電極となっている。図５において、窪み３０の中に記載される点線で示す四角形体が、実装された場合の集積受動デバイス１０（集積受動デバイスＩＰＤ１）である。集積受動デバイスＩＰＤ２も同様な状態でモジュール基板２に実装される。
【００３８】
図１は本実施例１の半導体モジュール１を簡略的に示す断面図である。実際には、図８に示すような多くの部品が搭載されるものである。
本実施形態１によれば以下の効果を有する。
【００３９】
（１）集積受動デバイス１０はフリップ・チップ実装によって窪み３０の底に搭載されるため、モジュール基板２の上面（表面）から上方に突出する高さがワイヤ接続構造に比較して低くなる。また、半導体チップ２０はワイヤ接続構造であるが、窪み２５の底上に実装されるため、ワイヤループ高さが、図１２の構造に比較して低くなる。この結果、封止部の高さを低くでき、半導体モジュール１の薄型化を達成することができる。
【００４０】
（２）集積受動デバイス１０をフリップ・チップ実装にすることから、ワイヤ接続構造に比較して接続部分をも含み実装面積が小さくなり、その分モジュール基板２を小さくでき、結果として半導体モジュール１の小型化が達成できる。ワイヤ接続構造においては、ワイヤを接続するボンディングパッドは集積受動デバイスの外側の領域に設けるため、実装のための配線面積が広くなる。これに対して、フリップ・チップ接続の場合は、配線の接続部分（ランド）は集積受動デバイスの真下に位置することから実装のための配線面積が小さくなる。
【００４１】
（３）本実施形態１で使用されるコンデンサは、容量値が2〜20ｐＦ程度であり、１個のコンデンサの誘電体層１８の面積は5000μｍ２程度である。また、インダクタＬ１の面積は0.25ｍｍ２程度である。従って、集積受動デバイスＩＰＤ１の大きさは、縦横が1ｍｍ程度と小型になり、集積受動デバイスＩＰＤ１を構成する部品、即ちＣＰ９〜ＣＰ１３及びインダクタＬ１をそれぞれ個別のチップ部品としてモジュール基板２に搭載した場合の実装面積の60％程度と小さくすることができる。
【００４２】
この結果、二つの通信系の出力段整合回路を２個の集積受動デバイスで構成することにより、モジュール基板２を小型にでき、それに伴って半導体モジュール１の小型化を図ることができる。また、モジュール基板２を小さくしない場合にはさらに多くのディスクリート部品の搭載が可能になり、更なる高機能化が達成できる。
【実施例２】
【００４３】
図９乃至図１１は本発明の実施例２である半導体モジュールに係わる図である。図９は半導体モジュールの模式的断面図、図１０は第２半導体チップを搭載する窪み底の配線パターンを示す模式図、図１１は第１半導体チップを搭載する窪み底の配線パターンを示す模式図である。
【００４４】
本実施例２は実施例１の半導体モジュール１において、集積受動デバイス１０及び半導体チップ２０を窪みにフリップ・チップ実装するものである。図９では、窪み４０の底に第１半導体チップＩＣ１をフリップ・チップ実装したものである。集積受動デバイスＩＰＤ１は実施例１と同様に窪み３０の底にフリップ・チップ接続されている。
【００４５】
図１０は第２半導体チップＩＣ２をフリップ・チップ実装させる窪み５０を示す模式図である。四角形状の窪み５０の底面には導体層（配線）３５が所定パターンに形成されている。また円形部分が、第２の半導体チップＩＣ２のフリップ・チップ接続用の端子（電極）５６に対応するランド３５ａである。文字ａ〜ｃが近傍に付されたランド３５ａは、第２の半導体チップＩＣ２のａ〜ｃが付された端子（電極）が接続されるものである。他のランド３５ａはグランド電極となっている。図１０において、窪み５０の中に記載される点線で示す四角形体が、実装された場合の第２の半導体チップＩＣ２（半導体チップ２０）である。第３の半導体チップＩＣ３も同様な状態でモジュール基板２に実装される。
【００４６】
図１１は第１半導体チップＩＣ１をフリップ・チップ実装させる窪み５５を示す模式図である。四角形状の窪み５５の底面には導体層（配線）３５が所定パターンに形成されている。また円形部分が、第１の半導体チップＩＣ１のフリップ・チップ接続用の端子に対応するランド３５ａである。文字ｊ，ｋ，ｍ，ｎ，ｐ〜ｗが近傍に付されたランド３５ａは、図８の回路図の第１の半導体チップＩＣ１のｊ，ｋ，ｍ，ｎ，ｐ〜ｗが付された端子（電極）が接続されるものである。他のランド３５ａはグランド電極となっている。図１１において、窪み５５の中に記載される点線で示す四角形体が、実装された場合の第１の半導体チップＩＣ１（半導体チップ２０）である。
【００４７】
本実施例２では、実施例１の効果に加えて、半導体チップ２０及び集積受動デバイス１０が窪みの底にフリップ・チップ実装することから、実装のための面積がさらに狭くできる。即ち、本実施例２では、半導体チップ及び集積受動デバイスをフリップ・チップ接続するため、実装のための配線の接続部分（ランド）は半導体チップ及び集積受動デバイスの真下に位置し、ワイヤ接続構造のように半導体チップ及び集積受動デバイスの外側に位置しなくなり、実装面積の縮小化が可能になる。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施例１である半導体モジュールの模式的断面図である。
【図２】前記半導体モジュールの斜視図である。
【図３】前記半導体モジュールの底面図である。
【図４】前記半導体モジュールにおいてモジュール基板の上面に配置される部品のレイアウトを示す模式的平面図である。
【図５】前記半導体モジュールにおけるモジュール基板において、集積受動デバイスが搭載される窪みの底の配線パターンを示す模式図である。
【図６】前記集積受動デバイスの底面図である。
【図７】前記集積受動デバイスの断面図である。
【図８】前記半導体モジュールの等価回路図である。
【図９】本発明の実施例２である半導体モジュールの模式的断面図である。
【図１０】本実施例２における第２半導体チップを搭載する窪み底の配線パターンを示す模式図である。
【図１１】本実施例２における第１半導体チップを搭載する窪み底の配線パターンを示す模式図である。
【図１２】本発明に先立って検討した半導体モジュールの模式的断面図である。
【符号の説明】
【００４９】
１…半導体モジュール（半導体装置）、２…モジュール基板（配線基板）、３…封止部（パッケージ）、４…外部電極端子、５…絶縁膜、７…放熱パッド、８…ディスクリート部品、８ａ…電極、９…接着剤、１０…集積受動デバイス、１１…基板、１２…絶縁層、１５…端子、１６…絶縁層、１７…導体層、１８…誘電体層、１９…絶縁膜、２０…半導体チップ、２１…接着剤、２５…窪み、２６…ワイヤ、３０…窪み、３５…導体層（配線）、３５ａ…ランド、３６…導体（配線）、３７…接着剤、４０，５０，５５…窪み、５６…端子（電極）、７０…半導体モジュール、７１…モジュール基板、７２…封止部、７３…外部電極端子、７４…放熱パッド、７５…集積受動デバイス、７６…チップ部品、７７…ワイヤ、７８…電極、７９…接着剤、８０…窪み、８１…半導体チップ、８２…配線部分、８３…導体、８４…ワイヤ
【図１】
2005303184.tif 000003
【図２】
2005303184.tif 000004
【図３】
2005303184.tif 000005
【図４】
2005303184.tif 000006
【図５】
2005303184.tif 000007
【図６】
2005303184.tif 000008
【図７】
2005303184.tif 000009
【図８】
2005303184.tif 000010
【図９】
2005303184.tif 000011
【図１０】
2005303184.tif 000012
【図１１】
2005303184.tif 000013
【図１２】
2005303184.tif 000014