(57)【要約】【課題】  イメージセンサの製造工程において、サリサイドプロセスと非サリサイドプロセスの作り分けを可能とし、光電変換素子の感度向上を図る。【解決手段】  シリコン基板１のフォトダイオード上に設ける絶縁膜として、ＳｉＯ２  膜Ｍ１とＳｉＯ２  膜Ｍ２と低圧ＣＶＤ‐ＳｉＮ膜Ｍ３とプラズマＣＶＤ−ＳｉＮ膜Ｍ４の４層構造の絶縁膜、または、ＳｉＯ２  膜とプラズマＣＶＤ−ＳｉＮ膜の２層構造よりなる絶縁膜を用いる。また、ＭＯＳトランジスタのゲート部のサイドウォールには、絶縁膜が４層構造の場合には、絶縁膜の一部を兼用した３層構造の絶縁膜Ｍ２、Ｍ３、９による低反射膜を実現し、トランジスタ特性の向上とフォトダイオードの感度向上とを両立する。【選択図】        図１
2005340475.tif 000002
【特許請求の範囲】
【請求項１】
シリサイド形成領域とシリサイド非形成領域の両方を有する半導体基板に、受光量に応じた信号電荷を生成する複数の光電変換素子を含む撮像部を形成するとともに、前記光電変換素子上に少なくともＳｉＯ膜とプラズマＣＶＤ−ＳｉＮ膜を含む積層構造を有する絶縁膜を設けた、
ことを特徴とする固体撮像装置。
【請求項２】
前記半導体基板に形成されたトランジスタのゲート部がサイドウォール構造を有することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記絶縁膜は、ＳｉＯ２  膜とＳｉＯ２  膜と低圧ＣＶＤ‐ＳｉＮ膜とプラズマＣＶＤ−ＳｉＮ膜の４層構造よりなることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記絶縁膜は、ＳｉＯ２  膜とＳｉＯ２  膜とプラズマＣＶＤ−ＳｉＮ膜の３層構造よりなることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記絶縁膜は、ＳｉＯ２  膜とプラズマＣＶＤ−ＳｉＮ膜の２層構造よりなることを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記撮像部は、複数の光電変換素子で生成した信号電荷を順次転送するＣＣＤ転送部と、前記ＣＣＤ転送部によって転送された信号電荷を順次検出する電荷検出部と、前記電荷検出部の検出電位を電気信号に変換するトランジスタ回路部とを有するＣＣＤイメージセンサとして構成されていることを特徴とする請求項１記載の固体撮像装置。
【請求項７】
前記撮像部は、複数の光電変換素子で生成した信号電荷を検出する複数の電荷検出部と、前記電荷検出部の検出電位を電気信号に変換する複数のトランジスタ回路部とを有するＣＭＯＳイメージセンサとして構成されていることを特徴とする請求項１記載の固体撮像装置。
【請求項８】
前記半導体基板上には撮像機能以外の特定の機能を有する回路装置部が形成され、複数の機能を統合したシステムを構成することを特徴とする請求項１記載の固体撮像装置。
【請求項９】
前記回路装置部が光通信装置部であることを特徴とする請求項１記載の固体撮像装置。
【請求項１０】
前記回路装置部が赤外線検出装置部であることを特徴とする請求項１記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリサイドを用いない製造プロセス（非サリサイドプロセス）とシリサイドを用いた製造プロセス（サリサイドプロセス）の両方を採用して暗電流の低減とコンタクト抵抗の低減を図るようにしたＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像装置に関し、特に光電変換素子上に形成する絶縁膜の構造に関するものである。
【背景技術】
【０００２】
近年の半導体素子では、スケーリング則に従うように、微細化が進んできており、微細化が進むにつれて、半導体製造プロセスには、コバルトやチタンなどとシリコンの化合物であるシリサイドを使うサリサイド技術が用いられている。すなわち、コンタクト抵抗といった寄生抵抗を低減するために、シリサイドでＭＯＳトランジスタのソース・ドレイン領域にコンタクト部位を形成する方法が一般に採用されている。
一方、例えば、０．１８μｍ世代以降の固体撮像装置の製造工程では、シリサイドを用いない製造技術（非サリサイドプロセス）とシリサイドを用いた製造技術（サリサイドプロセス）の両方を採用すること（いわゆる作り分けプロセスと呼ぶ）により、撮像部とその他の機能（例えば光通信機能や光検出機能）を有する回路部といったシステムを同一シリコン基板上に統合した複合機能装置を作成することが行われている。
すなわち、フォトダイオード（光電変換素子）の作成には非サリサイドプロセスを適用し、その他の部分の作成にはサリサイドプロセスを適用して暗電流の低減とコンタクト抵抗の低減の両方を図るようになっている。
そして、このような作り分けプロセスを用いる場合に、シリコン基板上の絶縁膜やトランジスタのゲート部のサイドウォール用の絶縁膜に、ＳｉＯ／ＳｉＮの積層膜を用いる方法が提案されている（例えば特許文献１参照）。
また、トランジスタのゲート部にＳｉＯ／ＬＰ−ＳｉＮ／ＳｉＯの３層膜を有するサイドウォールを用いることで、良好なトランジスタ特性を実現することが提案されている（例えば特許文献２参照）。
【特許文献１】特開２００２−８３９４９号公報
【特許文献２】公開２００１−１１１０２２Ａ
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来の絶縁膜にＳｉＯ／ＳｉＮの積層膜を用いる方法では、厚いＳｉＯをサイドウォールとして用いる必要があるため、エッチバック量を正確に制御できない。このため良好なトランジスタ特性を維持できないという問題があった。
また、ＳｉＯ／ＬＰ−ＳｉＮ／ＳｉＯの３層膜をサイドウォールに用いる方法では、光電変換素子の感度を最適化できないという問題があった。
【０００４】
そこで本発明は、サリサイドプロセスと非サリサイドプロセスの作り分けを可能にするとともに、光電変換素子の感度向上を図ることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の目的を達成するため、本発明の固体撮像装置は、シリサイド形成領域とシリサイド非形成領域の両方を有する半導体基板に、受光量に応じた信号電荷を生成する複数の光電変換素子を含む撮像部を形成するとともに、前記光電変換素子上に少なくともＳｉＯ膜とプラズマＣＶＤ−ＳｉＮ膜を含む積層構造を有する絶縁膜を設けたことを特徴とする。
【発明の効果】
【０００６】
本発明の固体撮像装置によれば、サリサイドプロセスと非サリサイドプロセスの作り分けによって光電変換素子を含む撮像部とその他の回路部を作成する構造において、光電変換素子上にＳｉＯ膜とプラズマＣＶＤ−ＳｉＮ膜を含む積層構造を有する絶縁膜を設けたことにより、絶縁膜の膜厚制御を最適化でき、トランジスタの良好なサイドウォール構造を維持しつつ、光電変換素子の感度向上を図ることが可能となる効果がある。
【発明を実施するための最良の形態】
【０００７】
本発明の実施の形態では、シリコン基板のフォトダイオード上に設ける絶縁膜として、ＳｉＯ２  膜とＳｉＯ２  膜と低圧ＣＶＤ‐ＳｉＮ膜とプラズマＣＶＤ−ＳｉＮ膜の４層構造の絶縁膜、ＳｉＯ２  膜とＳｉＯ２  膜とプラズマＣＶＤ−ＳｉＮ膜の３層構造、ＳｉＯ２  膜とプラズマＣＶＤ−ＳｉＮ膜の２層構造、何れかの構造の絶縁膜を用いる。
また、ＭＯＳトランジスタのゲート部のサイドウォールには、絶縁膜が４層構造の場合には、絶縁膜の一部を兼用した３層構造の低反射膜を実現し、トランジスタ特性の向上とフォトダイオードの感度向上とを両立する。
【実施例１】
【０００８】
図１は本発明の実施例１によるフォトダイオード上の絶縁膜の積層構造を示す断面図であり、図２は図１に示す絶縁膜を適用した固体撮像装置の撮像部の素子構造を示す断面図である。
本実施例は、サリサイドプロセスと非サリサイドプロセスの作り分けプロセスを使い、良好な特性を得られる３層膜（最適な低反射膜構造）をサイドウォールに用いたトランジスタを有するＣＭＯＳイメージセンサに本発明を適用したものであり、フォトダイオード上の絶縁膜に上述した４層構造の膜を用いることにより、良好なトランジスタ特性と高い光電変換効率の固体撮像装置を提供する。
すなわち、３層サイドウォールを用いた作り分けプロセスでは、表面絶縁膜の構造が限定されるため、シリサイド非形成領域（フォトダイオード上面）では、シリサイドの形成を防ぐ絶縁膜を積層しなければならない。
そこで、図１に示すように、半導体基板１のフォトダイオード上の絶縁膜を、下から順に、ＭＯＳトランジスタのゲート絶縁膜（ＳｉＯ２  膜）Ｍ１、サイドウォール形成のための第１の絶縁膜（ＳｉＯ２  膜）Ｍ２、サイドウォール形成のための第２の絶縁膜（ＬＰ−ＳｉＮ膜、低圧ＣＶＤで形成された窒化シリコン層）Ｍ３、及び層間絶縁膜（Ｐ−ＳｉＮ膜、プラズマＣＶＤで形成された窒化シリコン層）Ｍ４が積層されている。
このうち、絶縁膜Ｍ２及びＭ３が金属シリサイド形成を防止するための絶縁膜である。また、層間絶縁膜Ｍ４は、コンタクト部位形成時のエッチングストッパとしての役割も担っている。
なお、これらの膜厚を最適化しない場合、シリコン基板上に積層した複数の膜の反射率の差によって、固体撮像装置の感度が低下してしまう。そこで、本実施例では、この感度低下を層間絶縁膜Ｍ４の膜厚を最適化することで解決する。
【０００９】
次に、図２に示す本実施例の固体撮像装置の素子構造について説明する。
本例の固体撮像装置は、シリコン基板１上に設けられたウェル領域（不純物注入領域）３に形成されている。まず、ウェル領域３の上部には、素子分離絶縁膜２が形成されており、この素子分離絶縁膜２によって分離された領域内に、フォトダイオード形成領域４と画素トランジスタ形成領域５が設けられている。
フォトダイオード形成領域４には、埋め込みフォトダイオードを構成する不純物注入領域７、１１が設けられており、画素トランジスタ形成領域５には、ＬＤＤ形成のための不純物注入領域８やソース・ドレイン形成のための不純物注入領域１０が設けられている。
また、シリコン基板１の上面には、上述した絶縁膜Ｍ１〜Ｍ４が配置され、ゲート絶縁膜Ｍ１の上には、ＭＯＳトランジスタのゲート電極６が形成され、その側部には、サイドウォールとなる絶縁膜Ｍ２、Ｍ３が配置されている。
また、層間絶縁膜Ｍ４の上には、平坦化膜１２が配置され、その上部には、図示しないカラーフィルタやオンチップマイクロレンズが配置される。
【００１０】
図３及び図４は絶縁膜Ｍ１〜Ｍ４の膜厚と透過率の関係を示す説明図であり、横軸はＭ４の膜厚値（ｎｍ）、縦軸は透過率（％）を示している。
まず、図３に示すように、例えば絶縁膜Ｍ１と絶縁膜Ｍ２を合わせた膜厚が約１０ｎｍであり、絶縁膜Ｍ３の膜厚が約１０ｎｍである場合、絶縁膜Ｍ４の最適な膜厚は約４０〜４５ｎｍである。このとき、光の透過率は約９５％まで高まる。
また、コンタクト部位形成時には、平坦化膜１２を積層しているため、異なった量のエッチングを行う必要がある。このため、エッチングストッパが必要であり、このストッパに絶縁膜Ｍ４を利用する。したがって、平坦化膜厚１２を厚くすると、絶縁膜Ｍ４も厚くする必要がある。この場合には、絶縁膜Ｍ３を予めエッチングして取り除いてから、絶縁膜Ｍ４を積層することで、絶縁膜Ｍ４の膜厚を厚くすることができる。図４はこの場合の例を示しており、絶縁膜Ｍ１と絶縁膜Ｍ２の合計が１０ｎｍのとき、絶縁膜Ｍ４の膜厚は約４５〜５５ｎｍとなる。
【００１１】
次に、図５〜図２６は本実施例の固体撮像装置の製造工程を示す断面図である。
まず、工程１において、半導体基板１上に素子分離絶縁膜２を形成する。この図５は、ＭＯＳトランジスタによるロジック回路部（信号処理回路や制御駆動回路等が含まれる）の断面を示しており、図中の第１のＭＯＳトランジスタ領域１３、第２のＭＯＳトランジスタ領域１４、第３のＭＯＳトランジスタ領域１５、第４のＭＯＳトランジスタ領域１６を分離した状態を示している（図５）。
次に、工程２において、工程１で作成した半導体基板１上にイオン注入用のスクリーン酸化膜１７を形成し、イオン注入法により、ウェル不純物注入領域３を形成する（図６）。
ウェル不純物注入領域３は、フォトレジスト法を用いて注入する不純物および注入条件（エネルギ、不純物濃度等）を各トランジスタ領域に対して打ち分けるようにしてもよい。
次に、工程１、工程２を行った時の撮像部（図２に示す領域に相当）の断面を図７に示す。ここでは、工程３として、半導体基板１上に素子分離絶縁膜２を形成し、イオン注入法により、ウェル不純物注入領域３が形成されている。なお、図７中に、フォトダイオード形成領域４、画素トランジスタ形成領域５を示している。
なお、ウェル不純物注入領域３は、フォトレジスト法を用いて注入する不純物および注入条件（エネルギ、不純物濃度等）を各素子領域にて打ち分けてもよい。
【００１２】
次に、工程４で、上記工程２の半導体基板１上にゲート絶縁膜Ｍ１及びゲート絶縁膜１８、ポリシリコンからなるゲート電極６を形成する（図８）。なお、図８は、図５と同様に、ロジック回路部の断面を示している。各トランジスタ領域を、例えばゲート絶縁膜１８を３ｎｍ、例えばゲート絶縁膜Ｍ１を５ｎｍ形成するというように、ゲート絶縁膜厚を素子毎に作り分けても良い。また、ゲート電極６の膜厚は例えば２００ｎｍに設定する。
次に、工程５では、上記工程４のゲート電極６を、例えばフォトレジスト法、ドライエッチング法を用いて整形する（図９）。
次に、上記工程４、５の後の撮像部の断面を図１０に示す。工程６において、フォトダイオード形成領域４では、フォトレジスト法、及び上記工程５にて整形されたゲート電極６をマスクとして用い、イオン注入法によりフォトダイオード領域４に不純物注入領域７を形成する。
【００１３】
次に、工程７では、上記工程５で整形したゲート電極６をマスクとして、イオン注入法によりＬＤＤ形成のための不純物注入領域８を形成する（図１１）。図１１はロジック回路部の断面図であり、フォトレジスト法を用いて、注入する不純物および注入条件（エネルギ、不純物濃度等）を各トランジスタ領域にて打ち分けてもよい。
次に、工程８では、上記工程７の半導体基板１上に、例えば５ｎｍのＳｉＯからなるサイドウォール形成のための第１の絶縁膜Ｍ２と、１５ｎｍのＬＰ−ＳｉＮからなるサイドウォール形成のための第２の絶縁膜Ｍ３を形成する（図１２）。
次に、工程９では、エッチバック法を用いて、上記工程８の絶縁膜Ｍ２、Ｍ３をエッチングし、ゲート電極６の側壁のみに、サイドウォールスペーサとなる絶縁膜Ｍ２と絶縁膜Ｍ３を形成する（図１３）。
次に、工程１０では、上記工程９に続いて、サイドウォール形成のための第３の絶縁膜９を形成し、エッチバック法を用いて、ゲート側壁にのみにサイドウォールスペーサとなる絶縁膜９を形成する（図１４）。なお、絶縁膜９の膜厚は、例えば１００ｎｍに設定する。
【００１４】
次に、上記工程７、８を行った時の撮像部の断面を図１５に示す。工程１１では、ロジック回路部と同様に、撮像部の画素トランジスタ形成領域５にも、ゲート電極６をマスクとして、イオン注入法によりＬＤＤ形成のための不純物注入領域８を形成している。
続いて、絶縁膜Ｍ２、Ｍ３を形成する。
次に、上記工程９を行った時の撮像部の断面図を図１６に示す。ここでは、工程１２として、工程９の直前に、フォトレジスト法を用いて撮像部のみにフォトレジストを形成し、工程９のロジック回路部のサイドウォール形成工程時に、撮像部にはサイドウォールが形成されないようにしている。こうして、絶縁膜Ｍ２と絶縁膜Ｍ３をエッチング除去しないようにした。
次に、上記工程１０を行った時の撮像部の断面図を図１７に示す。ここでは、工程１３として、ロジック回路部と同様に、撮像部の画素トランジスタ形成領域にも、サイドウォール形成のための第３の絶縁膜９を形成した。
【００１５】
次に、工程１４では、上記工程１０に続いて、ゲート電極６、及びサイドウォールスペーサ（絶縁膜）Ｍ２、Ｍ３、９をマスクとして、イオン注入法により、ソース・ドレイン領域１０を形成する（図１８）。
図１８はロジック回路部の断面図を示しており、フォトレジスト法を用いて、注入する不純物および注入条件（エネルギ、不純物濃度等）を各トランジスタ領域にて打ち分けてもよい。
次に、上記工程１４を行った時の撮像部の断面図が図１９である。工程１５では、ロジック回路部と同様、撮像部の画素トランジスタ形成領域５にも、ゲート電極６、及びサイドウォールスペーサ（絶縁膜）Ｍ２、Ｍ３、９をマスクとして、イオン注入法により、ソース・ドレイン領域１０を形成している。
この時、撮像部画素トランジスタのソース・ドレイン上には、第１の絶縁膜Ｍ２と、第２の絶縁膜Ｍ３が形成されているが、第１の絶縁膜Ｍ２の膜厚を１０ｎｍ、第２の絶縁膜M３の膜厚を３０ｎｍに設定すること、及び、ソース・ドレイン領域を形成するためのイオン注入のエネルギを、例えば注入するイオンがＰｈｏｓ＋の場合、２０ｋｅＶ以上に設定することで、撮像部画素トランジスタにもソース・ドレイン領域を形成することができる。なお、第２の絶縁膜Ｍ３の膜厚を３０ｎｍにすると上記工程１３のエッチング工程における第２の絶縁膜Ｍ３の残膜は約１０ｎｍとなる。
さらに、図２に示す例のように、フォトダイオード領域４の基板表面に、接合リーク電流の更なる低減を目的として、埋め込みフォトダイオード形成のための不純物注入領域７を形成してもよい。
【００１６】
次に、工程１６では、上記工程１４に続いて、サリサイド法により、ポリシリコンからなるゲート電極６上、及びソース・ドレイン領域上に、シリサイド層２１を形成する（図２０）。なお、図２０はロジック回路部の断面図である。
そして、上記工程１６を行った時の撮像部の断面図が図２１である。撮像部全面に第１の絶縁膜Ｍ２と第２の絶縁膜Ｍ３が形成されているので、撮像部に高融点金属シリサイド層は形成されない。これを工程１７とする。
次に、工程１８では、上記工程１７の後に層間絶縁膜Ｍ４を形成する。ここで、層間絶縁膜Ｍ４の膜厚は約４０〜４５ｎｍにする（図２２）。
次に、工程１９では、上記工程１８の後に平坦化膜１２を形成する（図２３）。そして、工程２０として、上記工程１９で形成した平坦化膜１２をエッチング除去する（第１のコンタクトホール２２）。この際、レジストをマスクとする。平坦化膜１２のエッチングはM４で終端する。すなわち、層間絶縁膜Ｍ４はエッチングストッパとしての役割を担う。エッチングストッパとして必要な層間絶縁膜Ｍ４の膜厚は約４０ｎｍ以上である（図２４）。
次に、工程２１では、上記工程２０の後に、トランジスタのゲート領域、ソース・ドレイン領域、ウェル領域、フォトダイオード領域などにコンタクト部を形成する（第２のコンタクトホール２３）。この際、レジスト法を用いて、それぞれの領域を別々にエッチングしてもよい（図２５）。
【実施例２】
【００１７】
次に、実施例２として、実施例１の工程１８以降の工程を以下のように変形してもよい。
まず、工程１８´では、実施例１の工程１７の後に第３の絶縁膜３８をエッチングにより取り除く（図２６）。
次に、工程１９´では、上記工程１８´の後にサイドウォール形成のための第２の絶縁膜Ｍ３をエッチングにより取り除く（図２７）。
次に、工程２０´では、実施例１の工程１７の後に層間絶縁膜Ｍ４を形成する。層間絶縁膜Ｍ４の膜厚は約５０ｎｍにする（図２８）。
次に、工程２１´では、上記工程２０´の後に平坦化膜１２を形成する（図２９）。
次に、工程２２´では、上記工程２１´で形成した平坦化膜１２を、レジストをマスク、層間絶縁膜Ｍ４をストッパとして用いてエッチング除去する（第１のコンタクトホール２１）。この際、ストッパとして必要な層間絶縁膜Ｍ４の膜厚は約４０ｎｍ以上必要である（図３０）。
次に、工程２３´では、上記工程２２の後に、トランジスタのゲート領域、ソース・ドレイン領域、ウェル領域、フォトダイオード領域などにコンタクト部を形成する（第２のコンタクトホール２２）。この際、レジストを用いて、それぞれを別々にエッチングしてもよい（図３１）。
【００１８】
以上、説明した実施例１、２によれば、サリサイドプロセスと非サリサイドプロセスの作り分けによってフォトダイオードを含む撮像部とその他の回路部を作成する構造において、フォトダイオード上の絶縁膜を最適化でき、量子効率(光電変換の効率)を高めることができる。具体的には、ＣＣＤイメージセンサやＣＭＯＳイメージセンサの量子効率を約２５％に高めることができ、フォトダイオードで受けた光を効率的に電子に変換でき、イメージセンサの感度向上を図ることが可能となる。
また、各絶縁膜Ｍ１、Ｍ２、Ｍ３は、作り分けプロセスの膜を用いるため、接合リークの小さい素子と動作速度の高いＭＯＳトランジスタを両立できる。
【００１９】
なお、以上の実施例１、２では、フォトダイオード上の絶縁膜をゲート絶縁膜（ＳｉＯ膜）Ｍ１、サイドウォール形成のための第１の絶縁膜（ＳｉＯ膜）Ｍ２、サイドウォール形成のための第２の絶縁膜（ＬＰ−ＳｉＮ膜）Ｍ３、及び層間絶縁膜（Ｐ−ＳｉＮ膜）Ｍ４の４層構造としたが、サイドウォール形成のための絶縁膜Ｍ２、Ｍ３を除去した２層構造としてもよい。
また、実施例の説明では省略したが、例えばロジック回路部にＭＯＳトランジスタ等による撮像機能以外の特定の機能を有する回路装置部、例えば光通信装置部や赤外線検出装置部といった回路部を搭載し、複数の機能を統合したシステムを構成するようにしてもよい。
さらに、本発明の具体的な構成は上述した実施例に限定されるものではく、種々の変形が可能であり、例えば、フォトダイオードには、ＰＩＮ型フォトダイオードやアバランシェ型フォトダイオードを適用することで、応答性が向上し、感度を高めることが可能である。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例１による固体撮像装置のフォトダイオード上に設けられる絶縁膜の積層構造を示す断面図である。
【図２】図１に示す実施例１の固体撮像装置における撮像部の素子構造を示す断面図である。
【図３】図１に示す実施例１の固体撮像装置における絶縁膜厚と透過率の特性例を示す説明図である。
【図４】図１に示す実施例１の固体撮像装置における絶縁膜厚と透過率の特性例を示す説明図である。
【図５】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図６】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図７】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図８】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図９】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図１０】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図１１】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図１２】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図１３】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図１４】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図１５】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図１６】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図１７】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図１８】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図１９】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図２０】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図２１】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図２２】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図２３】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図２４】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図２５】図１に示す実施例１の固体撮像装置の製造工程を示す断面図である。
【図２６】本発明の実施例２の固体撮像装置の製造工程を示す断面図である。
【図２７】図２６に示す実施例２の固体撮像装置の製造工程を示す断面図である。
【図２８】図２６に示す実施例２の固体撮像装置の製造工程を示す断面図である。
【図２９】図２６に示す実施例２の固体撮像装置の製造工程を示す断面図である。
【図３０】図２６に示す実施例２の固体撮像装置の製造工程を示す断面図である。
【図３１】図２６に示す実施例２の固体撮像装置の製造工程を示す断面図である。
【符号の説明】
【００２１】
Ｍ１……ゲート絶縁膜、Ｍ２……サイドウォール形成用の第１の絶縁膜（ＳｉＯ膜）、Ｍ３……サイドウォール形成用の第２の絶縁膜（ＬＰ−ＳｉＮ膜）、Ｍ４……層間絶縁膜（Ｐ−ＳｉＮ膜）、１……シリコン基板、２……素子分離絶縁膜、３……ウェル領域、４……フォトダイオード形成領域、５……画素トランジスタ形成領域、６……ゲート電極、７、８、１０、１１……不純物注入領域、１２……平坦化膜。
【図１】
2005340475.tif 000003
【図２】
2005340475.tif 000004
【図３】
2005340475.tif 000005
【図４】
2005340475.tif 000006
【図５】
2005340475.tif 000007
【図６】
2005340475.tif 000008
【図７】
2005340475.tif 000009
【図８】
2005340475.tif 000010
【図９】
2005340475.tif 000011
【図１０】
2005340475.tif 000012
【図１１】
2005340475.tif 000013
【図１２】
2005340475.tif 000014
【図１３】
2005340475.tif 000015
【図１４】
2005340475.tif 000016
【図１５】
2005340475.tif 000017
【図１６】
2005340475.tif 000018
【図１７】
2005340475.tif 000019
【図１８】
2005340475.tif 000020
【図１９】
2005340475.tif 000021
【図２０】
2005340475.tif 000022
【図２１】
2005340475.tif 000023
【図２２】
2005340475.tif 000024
【図２３】
2005340475.tif 000025
【図２４】
2005340475.tif 000026
【図２５】
2005340475.tif 000027
【図２６】
2005340475.tif 000028
【図２７】
2005340475.tif 000029
【図２８】
2005340475.tif 000030
【図２９】
2005340475.tif 000031
【図３０】
2005340475.tif 000032
【図３１】
2005340475.tif 000033