(57)【要約】【課題】  動きベクトルの検出誤差を小さくすることができ、テレシネ変換された動画像信号であっても動きがスムーズで高画質なフォーマット変換を実現することができる動画像フォーマット変換装置を提供する。【解決手段】  テレシネ検出回路２はテレシネ判定情報とプルダウン位相情報を発生する。プログレッシブ変換回路３，４は互いに異なる走査線補間方法によってインターレース信号をプログレッシブ信号に変換する。選択回路５はテレシネ判定情報に基づいて２つのプログレッシブ信号の一方を選択する。内挿回路７は動きベクトル検出回路６からの動きベクトル情報とプルダウン位相情報とを用い、テレシネ判定情報に応じたフレーム周波数変換方法によってプログレッシブ信号のフレーム周波数を変換する。【選択図】      図１
2005167887.tif 000002
【特許請求の範囲】
【請求項１】
入力された動画像のインターレース信号をフォーマット変換する動画像フォーマット変換装置において、
前記インターレース信号がプルダウンによってテレシネ変換された信号か否かを検出し、テレシネ変換された信号であるか否かを示すテレシネ判定情報とテレシネ変換の際のプルダウンの位相を示すプルダウン位相情報とを発生するテレシネ検出回路と、
前記インターレース信号を、前記プルダウン位相情報を用いた第１の走査線補間方法によってプログレッシブ信号に変換する第１のプログレッシブ変換回路と、
前記インターレース信号を、前記第１の走査線補間方法とは異なる第２の走査線補間方法によってプログレッシブ信号に変換する第２のプログレッシブ変換回路と、
前記テレシネ判定情報に基づいて、前記第１のプログレッシブ変換回路によって変換されたプログレッシブ信号と前記第２のプログレッシブ変換回路によって変換されたプログレッシブ信号とのいずれかを選択する選択回路と、
前記選択回路より出力されたプログレッシブ信号における画像の動きベクトルを検出して動きベクトル情報を発生する動きベクトル検出回路と、
前記選択回路より出力されたプログレッシブ信号と前記テレシネ判定情報と前記プルダウン位相情報と前記動きベクトル情報とが入力され、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号であることを示すとき、前記選択回路より出力されたプログレッシブ信号のフレーム周波数ｍを前記プルダウン位相情報と前記動きベクトル情報とを用いた第１のフレーム周波数変換方法によってフレーム周波数ｎ（ここで、ｍ，ｎは整数であり、ｍ≧ｎである）に変換し、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号ではないことを示すとき、前記選択回路より出力されたプログレッシブ信号のフレーム周波数ｍを前記動きベクトル情報を用いた第２のフレーム周波数変換方法によってフレーム周波数ｎに変換する内挿回路とを備えて構成したことを特徴とする動画像フォーマット変換装置。
【請求項２】
前記第１の走査線補間方法はフィールド間補間であり、前記第２の走査線補間方法は画像の動きに応じてフィールド間補間とフィールド内補間を切り換える動き適応補間であることを特徴とする請求項１記載の動画像フォーマット変換装置。
【請求項３】
入力された動画像のインターレース信号をフォーマット変換する動画像フォーマット変換方法において、
前記インターレース信号がプルダウンによってテレシネ変換された信号か否かを検出し、テレシネ変換された信号であるか否かを示すテレシネ判定情報とテレシネ変換の際のプルダウンの位相を示すプルダウン位相情報とを発生するテレシネ検出ステップと、
前記インターレース信号を、前記プルダウン位相情報を用いた第１の走査線補間方法によってプログレッシブ信号に変換する第１のプログレッシブ変換ステップと、
前記インターレース信号を、前記第１の走査線補間方法とは異なる第２の走査線補間方法によってプログレッシブ信号に変換する第２のプログレッシブ変換ステップと、
前記テレシネ判定情報に基づいて、前記第１のプログレッシブ変換ステップにて変換されたプログレッシブ信号と前記第２のプログレッシブ変換ステップにて変換されたプログレッシブ信号とのいずれかを選択する選択ステップと、
前記選択ステップにより出力されたプログレッシブ信号における画像の動きベクトルを検出して動きベクトル情報を発生する動きベクトル検出ステップと、
前記選択回路ステップにより出力されたプログレッシブ信号と前記テレシネ判定情報と前記プルダウン位相情報と前記動きベクトル情報とが入力され、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号であることを示すとき、前記選択ステップにより出力されたプログレッシブ信号のフレーム周波数ｍを前記プルダウン位相情報と前記動きベクトル情報とを用いた第１のフレーム周波数変換方法によってフレーム周波数ｎ（ここで、ｍ，ｎは整数であり、ｍ≧ｎである）に変換し、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号ではないことを示すとき、前記選択ステップにより出力されたプログレッシブ信号のフレーム周波数ｍを前記動きベクトル情報を用いた第２のフレーム周波数変換方法によってフレーム周波数ｎに変換する内挿ステップとを含むことを特徴とする動画像フォーマット変換方法。
【請求項４】
前記第１の走査線補間方法はフィールド間補間であり、前記第２の走査線補間方法は画像の動きに応じてフィールド間補間とフィールド内補間を切り換える動き適応補間であることを特徴とする請求項３記載の動画像フォーマット変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画像信号を異なったフォーマットに変換する動画像フォーマット変換装置及び方法に関する。
【背景技術】
【０００２】
動画像信号には、走査線数、走査線構造、画像レート（フレーム周波数またはフィールド周波数）、水平画素数、画像アスペクト比等の違いにより、複数種類のフォーマットが規格として存在する。画像レートとしては、ＮＴＳＣ方式に代表される６０Ｈｚと、ＰＡＬ方式に代表される５０Ｈｚとがある。
動画像信号を表示する際、表示画像の見かけ上の画像品位を向上させるため、その動画像信号のフォーマットとは異なるフォーマットに変換することがある。例えば画像レート５０Ｈｚの動画像信号をそのまま表示するとちらつきの多い画像として表示されるので、画像レートを１００Ｈｚに変換することによりちらつきのない画像として表示することが行われている。
【０００３】
従来の動画像フォーマット変換装置の一例としては、下記の特許文献１に記載のものがある。
【特許文献１】特開平１１−２９８８６１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
動画像信号のフォーマット変換は、変換方法によって画質に大きな影響を及ぼす。例えば画像レート５０Ｈｚの動画像信号を１００Ｈｚに変換する場合、同じ画像（フレーム）を２回表示する変換方法では画像の動きのスムーズさが失われてしまう。そこで、特許文献１に記載のように、動画像信号の動きベクトルを検出し、動きベクトルに基づいて動き補償補間することによって新たなフレームを挿入することが一般的に行われている。
ところが、フォーマット変換の対象である動画像信号がインターレース信号の場合には、動きベクトルの検出誤差が大きく、フォーマット変換後の動画像信号の動きのスムーズさが失われやすい。
【０００５】
図１１はインターレース信号の走査線構造を示している。図１１に示すように、インターレース信号は走査線Ｌがフィールド間でラインオフセットし、隣接する２つのフィールド間では画像のサンプリング位置（画素Ｐの位置）が異なり、フレーム間では画像のサンプリング位置が同じである。このため、隣接する２つのフィールド間では動画像の垂直高域部分でマッチング誤差が大きく、動きベクトルの検出誤差は大きくなってしまう。
フィールド１つ置きの２つのフィールド間では動画像の垂直高域部分でマッチング誤差は生じないが、画像間の時間間隔が長くなるので高速な動きに対してのマッチング誤差が大きくなり、このような画像に対しての動きベクトルの検出誤差が大きくなってしまう。このように、従来の動画像フォーマット変換装置は、インターレース信号をフォーマット変換する場合に動きベクトルの検出誤差が大きく、高画質なフォーマット変換ができないという問題点があった。
【０００６】
ところで、５０Ｈｚまたは６０Ｈｚの動画像信号の中には、元々の画像レートが２４Ｈｚまたは３０Ｈｚの動画像信号をいわゆるプルダウンという処理によってテレシネ変換したものも存在する。テレシネ変換された動画像信号は、フレーム間で動きが連続していない。図１２は、２４Ｈｚの動画像信号を２−３プルダウンによって６０Ｈｚの動画像信号にテレシネ変換する過程と、その６０Ｈｚの動画像信号で動きが検出される部分を示す図である。図１２において、（Ａ）は２４Ｈｚの原画像の動画像信号、（Ｂ）は２−３プルダウンによってテレシネ変換された６０Ｈｚの動画像信号、（Ｃ）は６０Ｈｚの動画像信号で動きが検出される部分を示している。
ここでは、図１２（Ａ）の原画像に示すように、黒く塗り潰した画像Ｂｉが左から右へと移動している。原画像の１つのフレームは、図１２（Ｂ）に示すように、６０Ｈｚの動画像信号の２フレームまたは３フレームに割り当てられる。減算器ＳＵＢによって図１２（Ｂ）の隣接する２つのフレーム間の差分を取ると、図１２（Ｃ）にハッチングを付した部分Ａｍ（動き検出部Ａｍとする）において動きが検出される。動き検出部Ａｍは２フレーム毎または３フレーム毎に発生するので、６０Ｈｚの動画像信号の動きは２フレーム毎または３フレーム毎に検出されることとなる。
【０００７】
従って、テレシネ変換された動画像信号を従来の動画像フォーマット変換装置によってフォーマット変換すると、動きベクトルの情報が間欠的にしか得られないので、変換後の動画像の動きがスムーズにならず、高画質なフォーマット変換ができないという問題点があった。
【０００８】
本発明はこのような問題点に鑑みなされたものであり、インターレース信号をフォーマット変換する場合に、動きベクトルの検出誤差を小さくすることができ動きがスムーズで高画質なフォーマット変換を実現でき、またテレシネ変換された動画像信号であっても動きがスムーズで高画質なフォーマット変換を実現することができる動画像フォーマット変換装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上述した従来の技術の課題を解決するため、入力された動画像のインターレース信号をフォーマット変換する動画像フォーマット変換装置において、前記インターレース信号がプルダウンによってテレシネ変換された信号か否かを検出し、テレシネ変換された信号であるか否かを示すテレシネ判定情報とテレシネ変換の際のプルダウンの位相を示すプルダウン位相情報とを発生するテレシネ検出回路（２）と、前記インターレース信号を、前記プルダウン位相情報を用いた第１の走査線補間方法によってプログレッシブ信号に変換する第１のプログレッシブ変換回路（３）と、前記インターレース信号を、前記第１の走査線補間方法とは異なる第２の走査線補間方法によってプログレッシブ信号に変換する第２のプログレッシブ変換回路（４）と、前記テレシネ判定情報に基づいて、前記第１のプログレッシブ変換回路によって変換されたプログレッシブ信号と前記第２のプログレッシブ変換回路によって変換されたプログレッシブ信号とのいずれかを選択する選択回路（５）と、前記選択回路より出力されたプログレッシブ信号における画像の動きベクトルを検出して動きベクトル情報を発生する動きベクトル検出回路（６）と、前記選択回路より出力されたプログレッシブ信号と前記テレシネ判定情報と前記プルダウン位相情報と前記動きベクトル情報とが入力され、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号であることを示すとき、前記選択回路より出力されたプログレッシブ信号のフレーム周波数ｍを前記プルダウン位相情報と前記動きベクトル情報とを用いた第１のフレーム周波数変換方法によってフレーム周波数ｎ（ここで、ｍ，ｎは整数であり、ｍ≧ｎである）に変換し、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号ではないことを示すとき、前記選択回路より出力されたプログレッシブ信号のフレーム周波数ｍを前記動きベクトル情報を用いた第２のフレーム周波数変換方法によってフレーム周波数ｎに変換する内挿回路（７）とを備えて構成したことを特徴とする動画像フォーマット変換装置を提供する。
ここで、前記第１の走査線補間方法はフィールド間補間であり、前記第２の走査線補間方法は画像の動きに応じてフィールド間補間とフィールド内補間を切り換える動き適応補間であることが好ましい。
また、入力された動画像のインターレース信号をフォーマット変換する動画像フォーマット変換方法において、前記インターレース信号がプルダウンによってテレシネ変換された信号か否かを検出し、テレシネ変換された信号であるか否かを示すテレシネ判定情報とテレシネ変換の際のプルダウンの位相を示すプルダウン位相情報とを発生するテレシネ検出ステップと、前記インターレース信号を、前記プルダウン位相情報を用いた第１の走査線補間方法によってプログレッシブ信号に変換する第１のプログレッシブ変換ステップと、前記インターレース信号を、前記第１の走査線補間方法とは異なる第２の走査線補間方法によってプログレッシブ信号に変換する第２のプログレッシブ変換ステップと、前記テレシネ判定情報に基づいて、前記第１のプログレッシブ変換ステップにて変換されたプログレッシブ信号と前記第２のプログレッシブ変換ステップにて変換されたプログレッシブ信号とのいずれかを選択する選択ステップと、前記選択ステップにより出力されたプログレッシブ信号における画像の動きベクトルを検出して動きベクトル情報を発生する動きベクトル検出ステップと、前記選択回路ステップにより出力されたプログレッシブ信号と前記テレシネ判定情報と前記プルダウン位相情報と前記動きベクトル情報とが入力され、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号であることを示すとき、前記選択ステップにより出力されたプログレッシブ信号のフレーム周波数ｍを前記プルダウン位相情報と前記動きベクトル情報とを用いた第１のフレーム周波数変換方法によってフレーム周波数ｎ（ここで、ｍ，ｎは整数であり、ｍ≧ｎである）に変換し、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号ではないことを示すとき、前記選択ステップにより出力されたプログレッシブ信号のフレーム周波数ｍを前記動きベクトル情報を用いた第２のフレーム周波数変換方法によってフレーム周波数ｎに変換する内挿ステップとを含むことを特徴とする動画像フォーマット変換方法を提供する。
ここで、前記第１の走査線補間方法はフィールド間補間であり、前記第２の走査線補間方法は画像の動きに応じてフィールド間補間とフィールド内補間を切り換える動き適応補間であることが好ましい。
【発明の効果】
【００１０】
本発明の動画像フォーマット変換装置及び方法によれば、インターレース信号をフォーマット変換する場合に、動きベクトルの検出誤差を小さくすることができ動きがスムーズで高画質なフォーマット変換を実現できる。また、テレシネ変換された動画像信号であっても動きがスムーズで高画質なフォーマット変換を実現することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の動画像フォーマット変換装置及び方法について、添付図面を参照して説明する。図１は本発明の動画像フォーマット変換装置の一実施形態を示すブロック図、図２は図１中のテレシネ検出回路２の具体的構成例を示すブロック図、図３は図１中のブログレッシブ変換回路３の具体的構成例を示すブロック図、図４は図３のブログレッシブ変換回路３の動作を説明するための図、図５は図１中のブログレッシブ変換回路４の具体的構成例を示すブロック図、図６は図５のブログレッシブ変換回路４の動作を説明するための図、図７はブログレッシブ信号の走査線構造を示す図、図８は図１中の内挿回路７の具体的構成例を示すブロック図、図９及び図１０は図８の内挿回路７の動作を説明するための図である。
【００１２】
図１において、入力端子１に入力されたインターレース信号は、テレシネ検出回路２とプログレッシブ変換回路３とプログレッシブ変換回路４に供給される。テレシネ検出回路２は、入力されたインターレース信号がテレシネ変換された信号であるか否かを検出する。テレシネ変換とは、例えばフィルム画像のような２４Ｈｚまたは３０Ｈｚの入力動画像信号をプルダウンによって入力動画像信号よりも高いフレーム周波数（５０Ｈｚまたは６０Ｈｚ等）の動画像信号に変換することである。テレシネ検出回路２は、テレシネ変換された信号であるか否かを示すテレシネ判定情報とテレシネ変換の際のプルダウンの位相を示すプルダウン位相情報とを出力する。テレシネ検出回路２の具体的構成及び動作は後に詳述する。テレシネ判定情報は選択回路５及び内挿回路７に供給され、プルダウン位相情報はプログレッシブ変換回路３及び内挿回路７に供給される。
【００１３】
プログレッシブ変換回路３とプログレッシブ変換回路４は、入力されたインターレース信号をプログレッシブ信号に変換する。但し、プログレッシブ変換回路３とプログレッシブ変換回路４とはインターレース信号をプログレッシブ信号に変換する際の変換方法（走査線補間方法）が互いに異なっている。プログレッシブ変換回路３は、テレシネ変換されたインターレース信号をプログレッシブ信号に変換するのに好適な補間方法を採用するものであり、テレシネ変換の際のプルダウン位相に基づいてフィールド間補間を行うものである。一方、プログレッシブ変換回路４は、テレシネ変換されたものではないインターレース信号をプログレッシブ信号に変換するのに好適な補間方法を採用するものであり、画像の動きに応じてフィールド間補間とフィールド内補間を切り換える動き適応補間を行うものである。プログレッシブ変換回路３及びプログレッシブ変換回路４の具体的構成及び動作は後に詳述する。
【００１４】
プログレッシブ変換回路３及びプログレッシブ変換回路４より出力されたプログレッシブ信号はそれぞれ選択回路５に入力される。選択回路５は、入力されたテレシネ判定情報に基づいて、プログレッシブ変換回路３より出力されたプログレッシブ信号とプログレッシブ変換回路４より出力されたプログレッシブ信号とのいずれかを選択して出力する。選択回路５より出力されたプログレッシブ信号は動きベクトル検出回路６と内挿回路７とに供給される。内挿回路７はフレーム間補間回路である。
動きベクトル検出回路６は入力されたプログレッシブ信号における画像の動きベクトルを検出し、物体が動いた方向と大きさを示す動きベクトル情報を内挿回路７に供給する。動きベクトル検出回路６における動きベクトルの検出方法としては、一例として２つのフレームの画像のマッチングを調べるマッチング法を用いることができる。動きベクトル検出回路６における動きベクトルの検出方法はマッチング法に限定されず、任意の方法を用いることができる。
【００１５】
内挿回路７には、選択回路５から入力されたプログレッシブ信号と、動きベクトル検出回路６から入力された動きベクトル情報と、テレシネ検出回路２から入力されたテレシネ判定情報及びプルダウン位相情報とが入力される。内挿回路７は、テレシネ判定情報が、入力端子１に入力されたインターレース信号がテレシネ変換された信号であることを示すとき、入力されたプログレッシブ信号のフレーム周波数をプルダウン位相情報と動きベクトル情報とを用いた第１のフレーム周波数変換方法によって動き補償補間する。また、内挿回路７は、テレシネ判定情報が、入力端子１に入力されたインターレース信号がテレシネ変換された信号ではないことを示すとき、入力されたプログレッシブ信号のフレーム周波数を動きベクトル情報を用いた第２のフレーム周波数変換方法によって動き補償補間する。
これにより、内挿回路７は入力されたプログレッシブ信号のフレーム周波数をｍ／ｎ倍に変換して出力する。ここで、ｍ，ｎは整数であり、ｍ≧ｎである。即ち、本実施形態は、フレーム周波数を変更しないｍ＝ｎも含む。フレーム周波数を変更しない場合の例は、例えば２−３プルダウンの際に内挿回路７が画像の動きをスムーズにするよう内挿することである。内挿回路７より出力されたプログレッシブ信号は出力端子８より出力される。
【００１６】
ここで、図２を用いてテレシネ検出回路２の具体的構成及び動作について説明する。図２において、入力端子２０１に入力されたインターレース信号は、１フィールド遅延器２０２，２０３によってそれぞれ１フィールド遅延される。減算器２０４は、入力端子２０１に入力されたインターレース信号と１フィールド遅延器２０２によって１フィールド遅延したインターレース信号との差分を取り、２値化回路２０６に供給する。２値化回路２０６は減算器２０４より入力された差分値を２値化する。減算器２０５は、入力端子２０１に入力されたインターレース信号と１フィールド遅延器２０３によってさらに１フィールド（入力端子２０１に入力されたインターレース信号に対して２フィールド）遅延したインターレース信号との差分を取り、２値化回路２０８に供給する。２値化回路２０８は減算器２０５より入力された差分値を２値化する。
【００１７】
１フィールド期間蓄積器２０７，２０９はそれぞれ２値化回路２０６，２０８からの２値化データを１フィールド期間蓄積する。１フィールド期間蓄積器２０７より出力された蓄積データは１画面（フィールド）中の各画素のフィールド差分の大きさを積算したものであり、１フィールド期間蓄積器２０９より出力された蓄積データは１画面（フィールド）中の各画素のフレーム差分の大きさを積算したものである。
１フィールド期間蓄積器２０７，２０９より出力された蓄積データはテレシネ判定器２１０及びプルダウン位相検出器２１１に供給される。テレシネ判定器２１０は、１フィールド期間蓄積器２０７，２０９より出力された蓄積データに基づいて入力端子２０１に入力されたインターレース信号がテレシネ変換された動画像信号であるか否かを判定して、テレシネ変換された動画像信号であるか否かを示すテレシネ判定情報を出力する。プルダウン位相検出器２１１は、１フィールド期間蓄積器２０７，２０９より出力された蓄積データに基づいてプルダウンの位相を示すプルダウン位相情報を出力する。テレシネ判定情報は出力端子２１２より出力され、プルダウン位相情報は出力端子２１３より出力される。テレシネ変換された動画像信号はフィールド間で動きが連続していないので、１フィールド期間蓄積器２０７，２０９より出力された蓄積データの時間変化のパターンを検出すれば、テレシネ変換された動画像信号であるか否かとプルダウンの位相を検出することができる。
【００１８】
次に、図３を用いてプログレッシブ変換回路３の具体的構成及び動作について説明する。図３において、入力端子３０１にはインターレース信号が入力され、入力端子３０２にはプルダウン位相情報が入力される。入力端子３０１に入力されたインターレース信号は、１フィールド遅延器３０３，３０４によってそれぞれ１フィールド遅延される。選択回路３０５には入力端子３０１に入力されたインターレース信号と１フィールド遅延器３０４より出力された２フィールド（１フレーム）遅延信号とプルダウン位相情報とが入力される。選択回路３０５は、プルダウン位相情報に基づいて入力端子３０１に入力されたインターレース信号と１フィールド遅延器３０４より出力された１フレーム遅延信号とのいずれかを選択して出力する。
倍速変換回路３０６には選択回路３０５の出力と１フィールド遅延器３０３の出力とが入力され、これらの２つの入力信号を倍速変換してプログレッシブ信号として出力する。
【００１９】
図４は図３のプログレッシブ変換回路３による動作を示している。図４において、実線の丸で示すＰ01，Ｐ10，Ｐ12，Ｐ21はインターレース信号で存在している走査線Ｌ上の実画素である。破線の丸で示すＰ11はインターレース信号で間引かれている走査線上の画素であり、プログレッシブ変換回路３によって補間する補間画素である。
実画素Ｐ21が位置しているフィールドを入力端子３０１に入力されたインターレース信号の現フィールドとすると、１フィールド遅延器３０３の出力は実画素Ｐ10，Ｐ12が位置しているフィールドであり、１フィールド遅延器３０４の出力は実画素Ｐ01が位置しているフィールドである。選択回路３０５は、補間画素Ｐ11を生成する際に１フィールド前の実画素Ｐ01をそのまま補間画素Ｐ11として挿入するか、１フィールド後の実画素Ｐ21をそのまま補間画素Ｐ11として挿入するかを選択するものである。
【００２０】
さらに、図５を用いてプログレッシブ変換回路４の具体的構成及び動作について説明する。入力端子４０１に入力されたインターレース信号は、１フィールド遅延器４０２，４０３によってそれぞれ１フィールド遅延される。減算器４０４には入力端子４０１に入力されたインターレース信号と１フィールド遅延器４０３の出力とが入力され、これらの差分を取って出力する。動き判定器４０５は、減算器４０４より入力された差分信号に基づいて動きがあるか否かを判定して、動き判定情報を選択回路４０９に供給する。入力端子４０１に入力されたインターレース信号と１フィールド遅延器４０３の出力とは時間的に２フィールド（１フレーム）離れた関係にあり、画像のサンプリング位置が同じであるので、動きがあるか否かが正しく判定される。
【００２１】
１ライン遅延器４０６は、１フィールド遅延器４０２の出力を１ライン遅延して加算器４０７に供給する。加算器４０７は、１ライン遅延器４０６の出力と１フィールド遅延器４０２の出力とを加算して１／２にして選択回路４０９に供給する。加算器４０７の出力はフィールド内補間信号である。加算器４０８は、入力端子４０１に入力されたインターレース信号と１フィールド遅延器４０３の出力とを加算して１／２にして選択回路４０９に供給する。加算器４０８の出力はフィールド間補間信号である。
選択回路４０９は動き判定情報に基づいて加算器４０７の出力（フィールド内補間信号）と加算器４０８の出力（フィールド間補間信号）とを選択して出力する。即ち、選択回路４０９は、動きがあればフィールド内補間信号を選択し、動きがなければフィールド間補間信号を選択する。倍速変換回路４１０には選択回路４０９の出力と１フィールド遅延器４０２の出力とが入力され、これらの２つの入力信号を倍速変換してプログレッシブ信号として出力する。
【００２２】
図６は図５のプログレッシブ変換回路４による動作を示している。図６における画素Ｐ01，Ｐ10，Ｐ11，Ｐ12，Ｐ21の定義は図４と同じである。選択回路４０９は、補間画素Ｐ11を生成する際に１フィールド前の実画素Ｐ01と１フィールド後の実画素Ｐ21とを用いて補間したフィールド間補間信号を出力するか、同じフィールド内の１ライン前の実画素Ｐ10と１ライン後の実画素Ｐ12とを用いて補間したフィールド内補間信号を出力するかを選択するものである。
【００２３】
以上のようにしてプログレッシブ変換回路３またはプログレッシブ変換回路４より出力されるプログレッシブ信号は、図７に示すように、走査線Ｌがフィールド間でラインオフセットせず、隣接する２つのフィールド間で画像のサンプリング位置（画素Ｐの位置）は同じである。
従って、隣接する２つのフィールド間で動画像の垂直高域部分でマッチング誤差が大きくなることはないので、動きベクトル検出回路６は検出誤差の少ない動きベクトル情報を発生することができる。
【００２４】
次に、図８を用いて内挿回路７の具体的構成及び動作について説明する。入力端子７０１には選択回路５より出力されたプログレッシブ信号が入力され、入力端子７０２には動きベクトル検出回路６より出力された動きベクトル情報が入力される。入力端子７０３，７０４にはテレシネ検出回路２より出力されたプルダウン位相情報，テレシネ判定情報がそれぞれ入力される。
入力端子７０１に入力されたプログレッシブ信号はメモリ７０５に一旦書き込まれた後読み出され、画像シフト器７０６に供給される。動きベクトル情報とプルダウン位相情報とテレシネ判定情報はベクトル値発生回路７０８に供給される。プルダウン位相情報は動きベクトル情報を、画像をシフトさせる方向と大きさとを示すベクトル値に変換するときの変換式として用いられ、また、どのタイミングでフレームを増加させるかを決定するために用いられる。画像シフト器７０６は、ベクトル値発生回路７０８より供給されるベクトル値に従ってメモリ７０５からの画像を動き補償補間してフレーム周波数変換する。メモリ７０７はベクトル値発生回路７０８より出力されたプログレッシブ信号を一旦書き込んで読み出す。読み出されたプログレッシブ信号は出力端子７０９より出力される。
【００２５】
図９及び図１０を用いて画像シフト器７０６による動き補償補間の動作について説明する。図９はフレーム周波数の変換比を３／２倍とし、テレシネ判定情報によって入力端子１に入力されたインターレース信号がテレシネ変換されたものではない（非テレシネである）ことを示す場合の動作の例である。図９において、Ｆ１，Ｆ２，Ｆ３…はフレーム周波数変換前のフレームであり、ｆ１，ｆ２，ｆ３，ｆ４…はフレーム周波数変換後のフレームである。フレーム周波数変換前のプログレッシブ信号のフレーム周波数は“Ａ”Ｈｚであり、隣接するフレームの時間間隔は１／Ａ秒である。フレームＦ１〜Ｆ３に示すように、物体Ｏが順次移動している様子を示している。
【００２６】
図９に示すように、フレームＦ１からフレームｆ１への変換とフレームＦ３からフレームｆ４への変換は時間位相が一致しているのでベクトル移動を行わない。フレームｆ２はベクトル移動を行ってフレームＦ１，Ｆ２間に挿入され、フレームｆ３はベクトル移動を行ってフレームＦ２，Ｆ３間に挿入される。
図９の右側には、フレームＦ１〜Ｆ３，フレームｆ１〜ｆ４に渡る物体Ｏの移動の様子を示している。物体ＯはフレームＦ１における位置からフレームＦ２における位置へと動きベクトルＶ1にて移動し、フレームＦ２における位置からフレームＦ３における位置へと動きベクトルＶ2にて移動する。フレームｆ１，ｆ４における物体Ｏの位置はそれぞれフレームＦ１，Ｆ３と同じである。フレームＦ２での物体Ｏの位置を破線にて示している。フレームｆ２の画像を生成するには、フレームＦ２の画像を−Ｖ1／３だけ移動させればよく、フレームｆ３の画像を生成するには、フレームＦ２の画像をＶ2／３だけ移動させればよい。
【００２７】
図１０はフレーム周波数の変換比を３／２倍とし、テレシネ判定情報によって入力端子１に入力されたインターレース信号がテレシネ変換されたものであることを示す場合の動作の例である。ここでは、２−２プルダウンによってテレシネ変換された場合について示している。
図１０において、Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５…はフレーム周波数変換前のフレームであり、ｆ１，ｆ２，ｆ３，ｆ４，ｆ５，ｆ６，ｆ７…はフレーム周波数変換後のフレームである。２−２プルダウンの場合、フレームＦ１とフレームＦ２とは同一であり、フレームＦ３とフレームＦ４とは同一である。動きベクトル情報を正しく検出できるのはフレームＦ２とフレームＦ３との間、フレームＦ４とフレームＦ５との間でマッチングを調べたときである。ベクトル値発生回路７０８は、プルダウン位相情報によって動きベクトル情報をベクトル値に変換して画像シフト器７０６に供給する。画像シフト器７０６はプログレッシブ信号をベクトル値に基づいて動き補償補間する。
【００２８】
図１０に示すように、フレームＦ１からフレームｆ１への変換とフレームＦ３からフレームｆ４への変換とフレームＦ５からフレームｆ７への変換は時間位相が一致しているのでベクトル移動を行わない。フレームｆ２，ｆ３はベクトル移動を行ってフレームＦ１，Ｆ３間に挿入され、フレームｆ５，ｆ６はベクトル移動を行ってフレームＦ３，Ｆ５間に挿入される。
図１０の右側には、フレームＦ１〜Ｆ５，フレームｆ１〜ｆ７に渡る物体Ｏの移動の様子を示している。物体ＯはフレームＦ２における位置からフレームＦ３における位置へと動きベクトルＶ3にて移動し、フレームＦ４における位置からフレームＦ５における位置へと動きベクトルＶ4にて移動する。フレームｆ１，ｆ７における物体Ｏの位置はそれぞれフレームＦ１，Ｆ５と同じである。フレームｆ２の画像を生成するには、フレームＦ２の画像をＶ3／３だけ移動させればよく、フレームｆ３の画像を生成するには、フレームＦ２の画像を２Ｖ3／３だけ移動させればよい。フレームｆ５の画像を生成するには、フレームＦ４の画像をＶ4／３だけ移動させればよく、フレームｆ６の画像を生成するには、フレームＦ４の画像を２Ｖ4／３だけ移動させればよい。
【図面の簡単な説明】
【００２９】
【図１】本発明の動画像フォーマット変換装置の一実施形態を示すブロック図である。
【図２】図１中のテレシネ検出回路２の具体的構成例を示すブロック図である。
【図３】図１中のブログレッシブ変換回路３の具体的構成例を示すブロック図である。
【図４】図３のブログレッシブ変換回路３の動作を説明するための図である。
【図５】図１中のブログレッシブ変換回路４の具体的構成例を示すブロック図である。
【図６】図５のブログレッシブ変換回路４の動作を説明するための図である。
【図７】ブログレッシブ信号の走査線構造を示す図である。
【図８】図１中の内挿回路７の具体的構成例を示すブロック図である。
【図９】図８の内挿回路７の動作を説明するための図である。
【図１０】図８の内挿回路７の動作を説明するための図である。
【図１１】インターレース信号の走査線構造を示す図である。
【図１２】２４Ｈｚの動画像信号を２−３プルダウンによって６０Ｈｚの動画像信号にテレシネ変換する過程と、その６０Ｈｚの動画像信号で動きが検出される部分を示す図である。
【符号の説明】
【００３０】
２  テレシネ検出回路
３，４  プログレッシブ変換回路
５  選択回路
６  動きベクトル検出回路
７  内挿回路
【図１】
2005167887.tif 000003
【図２】
2005167887.tif 000004
【図３】
2005167887.tif 000005
【図４】
2005167887.tif 000006
【図５】
2005167887.tif 000007
【図６】
2005167887.tif 000008
【図７】
2005167887.tif 000009
【図８】
2005167887.tif 000010
【図９】
2005167887.tif 000011
【図１０】
2005167887.tif 000012
【図１１】
2005167887.tif 000013
【図１２】
2005167887.tif 000014