(57)【要約】  【課題】  大電流が発生しても破壊することのない静電破壊保護素子を備えた半導体装置を提供する。    【解決手段】  バイポーラトランジスタで静電破壊保護素子を形成し、ベース領域表面に、エミッタ領域を取り囲むように形成された、ベース領域より不純物濃度が高い一導電型の高濃度領域を備え、静電破壊保護素子の高濃度領域と前記エピタキシャル層とで構成するＰＮ接合に電流を流す。また、静電破壊保護素子のエミッタ領域とベース領域とで構成するＰＮ接合に電流を流す。【選択図】  図１
2005294295.tif 000002
【特許請求の範囲】
【請求項１】
一導電型のエピタキシャル層が形成された半導体基板上に、該半導体基板と前記エピタキシャル層との間の一導電型の埋込層と前記エピタキシャル層表面から前記埋込層に達する一導電型の拡散層で構成されるコレクタ領域と、前記エピタキシャル層表面に形成された逆導電型の拡散領域からなるベース領域と、該ベース領域表面に形成された一導電型の拡散領域からなるエミッタ領域と、該エミッタ領域と前記ベース領域とを接続する第１の電極と、前記コレクタ領域に接続する第２の電極とからなる静電破壊保護素子を備え、内部回路を静電破壊から保護する半導体装置において、
前記ベース領域に接し、前記エミッタ領域を取り囲むように配置した、前記ベース領域より不純物濃度が高い一導電型の高濃度領域を備え、
前記第１の電極及び前記第２の電極間の印加電圧が上昇したとき、前記静電破壊保護素子の前記高濃度領域と前記エピタキシャル層とで構成するＰＮ接合に電流を流し、
前記第１の電極及び前記第２の電極間の印加電位がさらに上昇し、前記ベース領域に印加する電位が上昇したとき、前記静電破壊保護素子の前記エミッタ領域と前記ベース領域とで構成するＰＮ接合に電流を流すことを特徴とする半導体装置。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は静電破壊保護素子を備えた半導体装置に関し、特に大電流が流れた場合でも破損しない静電破壊保護素子を備えた半導体装置に関する。
【背景技術】
【０００２】
一般に半導体装置は、静電気による破壊を受けやすい。そのため、入出力電極と内部回路との間には、静電破壊保護素子を備えるのが一般的である（特許文献１参照）。
【０００３】
この種の静電破壊保護素子の一例を図２（ａ）に示す。図２（ａ）において、１はＰ型半導体基板、２はコレクタ領域の一部を構成するＮ+型埋込層、３は分離領域の一部を構成するＰ+型埋込層、４はＮ型エピタキシャル層、５はＬＯＣＯＳ酸化膜、６はＰ+型埋込層３と共に分離領域を構成するＰ型拡散層、７はＮ+型埋込層２と共にコレクタ領域の一部を構成するＮ型コレクタ領域、８はＰ型ベース領域、９はＮ型エミッタ領域、１０は酸化膜、１１は層間絶縁膜、１２ａ、１２ｂはアルミニウム配線、１３はＰ+型拡散層を示している。
【０００４】
図２（ａ）に示す静電破壊保護素子は、内部回路を構成するＮＰＮバイポーラトランジスタと同時形成される。まず、Ｐ型半導体基板１上にコレクタ領域の一部を構成するＮ+型埋込層２と分離領域の一部を構成するＰ+型埋込層３を形成するため、イオン注入し、拡散を行う。その後、Ｎ型エピタキシャル層４を成長させ、Ｎ+型埋込層２とＰ+型埋込層３を形成する。Ｎ型エピタキシャル層４表面から不純物イオンを注入し、先に形成したＰ+型埋込層３に達するＰ型拡散層６を形成することで、分離領域を形成する。ＬＯＣＯＳ酸化膜５を形成した後、コレクタ領域形成予定領域に不純物イオンを注入し、先に形成したＮ+型埋込層２に達するＮ型コレクタ領域７を形成し、コレクタ領域を形成する。次に表面に酸化膜１０を形成する。ベース領域形成予定領域に不純物イオンを注入し、Ｐ型ベース領域８を形成する。同様に、エミッタ領域形成予定領域に、酸化膜１０を通して不純物イオンを注入し、Ｎ型エミッタ領域９を形成する。Ｐ型ベース領域８に接続するベース取り出し領域を形成するため、不純物イオンを注入し、Ｐ+型拡散層１３を形成する。層間絶縁膜１１を形成した後、Ｎ型コレクタ領域７、Ｎ型エミッタ領域９、Ｐ+型拡散層１３上の酸化膜１０を除去し、Ｎ型コレクタ領域７に接続するアルミニウム配線１２ａ、Ｐ型ベース領域８及びＮ型エミッタ領域９に接続するアルミニウム配線１２ｂを形成する。アルミニウム配線１２ａは電源電圧電位（Ｖｃｃ）に、アルミニウム配線１２ｂは接地電位に接続し、静電保護素子を完成する。
【０００５】
このような構造の静電破壊保護素子では、Ｎ型コレクタ領域７を接続したアルミニウム配線１２ａに強い負電圧が印加した場合、Ｎ型エピタキシャル層４とＰ+型拡散層１３とのＰＮ接合の順方向に電流が流れ、電荷はＰ+型拡散層１３とＮ型エミッタ領域９を短絡させて接地したアルミニウム配線１２ｂ側に排出される。この場合、ＰＮ接合は順方向特性となり、静電保護素子の破壊電流は十分大きく、ＰＮ接合に大電流が流れても、静電保護素子が破壊されることはない。
【０００６】
一方、Ｎ型コレクタ領域を接続したアルミニウム配線１２ａに強い正電圧が印加した場合の電流電圧特性を図２（ｂ）に示す。上述の負電圧が印加したときと異なり、印加電圧が上昇するに従い、ＰＮ接合の逆方向電流が徐々に増加し、Ｎ+型埋込層２に逆方向電流が流れ込み、電圧降下によって、Ｐ型ベース領域８の電位は上昇する。この電位が図２（ｂ）のアバランシュ・ブレイクダウン現象を発生させる電圧Ｖ２に達すると、その瞬間、ＮＰＮ型バイポーラトランジスタがオンし、Ｐ+型拡散層１３とＮ型エピタキシャル層４間を大電流が通過し、接地に電荷を排出する構成となっている。
【特許文献１】特開２００１−１４４１９１号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図２（ａ）に示す構造の静電破壊保護素子において、Ｎ型エミッタ領域９周囲の抵抗値が高く、電流が流れにくい。そのため、アバランシュ・ブレイクダウン現象が発生し大電流が通過するとき、Ｎ型エミッタ領域９周囲の電流通路で高熱が発生し、静電破壊保護素子が破壊してしまうという問題があった。静電破壊保護素子の破壊を防ぐため、エミッタ面積を大きくしても、Ｎ型エミッタ領域９周囲の抵抗値が高く、電流が流れにくく、静電破壊保護素子の破壊を防ぐことができなかった。そこで本発明は、大電流が発生しても破壊することのない静電破壊保護素子を備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を解決するため本発明は、一導電型のエピタキシャル層が形成された半導体基板上に、該半導体基板と前記エピタキシャル層との間の一導電型の埋込層と前記エピタキシャル層表面から前記埋込層に達する一導電型の拡散層で構成されるコレクタ領域と、前記エピタキシャル層表面に形成された逆導電型の拡散領域からなるベース領域と、該ベース領域表面に形成された一導電型の拡散領域からなるエミッタ領域と、該エミッタ領域と前記ベース領域とを接続する第１の電極と、前記コレクタ領域に接続する第２の電極とからなる静電破壊保護素子を備え、内部回路を静電破壊から保護する半導体装置において、前記ベース領域に接し、前記エミッタ領域を取り囲むように配置した、前記ベース領域より不純物濃度が高い一導電型の高濃度領域を備え、前記第１の電極及び前記第２の電極間の印加電圧が上昇したとき、前記静電破壊保護素子の前記高濃度領域と前記エピタキシャル層とで構成するＰＮ接合に電流を流し、前記第１の電極及び前記第２の電極間の印加電位がさらに上昇し、前記ベース領域に印加する電位が上昇したとき、前記静電破壊保護素子の前記エミッタ領域と前記ベース領域とで構成するＰＮ接合に電流を流すことを特徴とするものである。
【発明の効果】
【０００９】
本発明の半導体装置は、コレクタ領域に大きな正の電圧が印加したとき、アバランシェ・ブレイクダウンが起こるまで電圧が上昇し、ベース領域とエミッタ領域で構成するＰＮ接合に電流を流すことにより、高熱が発生しない構造とした。その結果、熱起因による静電破壊保護素子の破壊を防止することができる。また高熱が発生しないため、ＰＮ接合間に流れる電流値を大きくすることができる。
【発明を実施するための最良の形態】
【００１０】
本願発明の静電破壊保護素子は、上述のように静電気などの急激な電位変化に対し、高濃度領域とエミッタ領域との間に大電流を流すことができるように、エミッタ領域の近傍に、ベース領域より不純物濃度の高い高濃度領域を、エミッタ領域を取り囲むように配置している。以下本願発明に関して詳細に説明する。
【実施例１】
【００１１】
図１に、本願発明に係る静電破壊保護素子をＮＰＮ型バイポーラトランジスタで構成した断面図を示す。本発明に係る静電破壊保護素子は、次のように形成することができる。まずＰ型半導体基板１上に、コレクタ領域の一部を構成するＮ+型埋込層２、分離領域の一部を構成するＰ+型埋込層３を形成するため、不純物イオンを注入する。その後、Ｎ型エピタキシャル層４を厚さ５μｍ程度成長させる。先に形成したＰ+型埋込層３に接続するＰ型拡散層６を形成し、素子分離層を形成する。さらにＮ型エピタキシャル層４の表面にＬＯＣＯＳ酸化膜５を形成する。その後、Ｎ+型埋込層２に達するＮ型コレクタ領域７を形成する。次に、Ｐ型ベース領域８を形成する。
【００１２】
露出する表面に酸化膜１０を形成した後、Ｎ型エミッタ領域９を形成する。次にＰ+型の高濃度不純物層１４を形成する。高濃度不純物層１４は、Ｎ型エミッタ領域９の端部から１μｍ程度離れた周辺にその端部を配置し、Ｎ型エミッタ領域９の周囲を取り囲むように形成する。また高濃度不純物層１４の一部は、Ｎ型コレクタ領域７側のＮ型エピタキシャル層４と接するように配置するのが好ましい。
【００１３】
その後、層間絶縁膜１１を全面に形成し、Ｎ型コレクタ領域７、高濃度不純物層１４及びＮ型エミッタ領域９表面を露出し、それぞれに接続するアルミニウム配線１２ａ、１２ｂを形成する。アルミニウム配線１２ａは電源電圧電位（Ｖｃｃ）に、アルミニウム配線１２ｂは接地電位にそれぞれ接続し、静電破壊保護素子を完成する。
【００１４】
以上のような静電破壊保護素子を備えた半導体装置は、アルミニウム配線１２ａに過剰な負電圧が印加した場合、Ｎ型エピタキシャル層４と高濃度不純物層１４とのＰＮ接合の順方向特性により、電荷を接地に排出する。
【００１５】
またアルミニウム配線１２ａに過剰な正電圧が印加した場合には、図１（ｂ）に示す電気的特性を示すことになる。すなわち、Ｎ型エピタキシャル層４と高濃度不純物層１４とのＰＮ接合は逆方向であるため空乏層が広がり、電流は流れない。しかし、アバランシェ・ブレイクダウン現象によって電圧Ｖ１に達すると、ＰＮ接合を逆方向電流が流れる。流れる電流が徐々に増加すると、Ｎ型埋込層２に逆方向電流が流れ込み、電圧降下によってＰ型ベース領域８の電位が上昇する。この電位の上昇により、ＮＰＮトランジスタがオンし、Ｎ型エピタキシャル層４、高濃度不純物層１４、Ｐ型ベース領域８、Ｎ型エミッタ領域９からなるＮＰＮ接合に逆方向電流が流れ、アルミニウム配線１２ａからアルミニウム配線１２ｂへ大電流を流すことができ、電荷を接地に排出する。
【００１６】
特に本発明では、高濃度不純物層１４によって、Ｎ型エミッタ領域９の周囲の抵抗を低くすることができるため、Ｐ型ベース領域８周辺に高抵抗の部分が発生することがないので、Ｎ型エミッタ領域９周辺のＰ型ベース領域８が高温とならない。しかも、Ｎ型エミッタ領域９を取り囲むように高濃度不純物層１４を配置しているため、電流が集中することがない。その結果、熱起因による素子破壊を防止することができる。
【００１７】
なお本実施例中ではＮ型エミッタ領域９と高濃度不純物層１４との間の寸法を１μｍとしたが、Ｎ型エミッタ領域９と高濃度不純物層１４が接触せず、抵抗が高くならない範囲で適宜設定可能である。また、静電破壊保護素子の電圧Ｖ１、Ｎ型エピタキシャル層４と高濃度不純物層１４とのＰＮ接合、Ｐ型ベース領域８とＮ型エミッタ領域９とのＰＮ接合に流れる電流値は、それぞれの半導体領域の不純物濃度、寸法等を適宜設定することで、所望の値に設定することができる。
【００１８】
たとえば、図１（ｂ）に示す特性を示す静電破壊保護素子は、Ｎ型エピタキシャル層４の比抵抗が５Ω・ｃｍ、厚さが５μｍ、エミッタサイズが６μｍ×５０μｍ、高濃度不純物層１４の幅が４μｍの場合を示しているが、エミッタ幅のみを広くすることで、静電破壊保護素子に流すことができる電流値を大きくすることができる。
【００１９】
また、高濃度不純物層１４幅を２μｍとした場合、４μｍの場合と比較して静電破壊保護素子の破壊電流（破壊に至る電流値）が減少し、ばらつくことが確認された。具体的には、高濃度不純物層１４幅が４μｍの場合、平均破壊電流２．５Ａ、バラツキ１．１２％であったものが、幅２μｍの場合は、平均破壊電流１．９８Ａ、バラツキ９．６２％となることを確認している。従って、上記電圧Ｖ１が大きい場合、高濃度不純物層１４幅をひろげ、バラツキ等が小さくなる幅に設定する必要がある。
【００２０】
なお本発明では、電流をより分散して流すことができるように、Ｎ型エミッタ領域９の周囲全部を取り囲むように高濃度不純物層１４を配置する必要がある。それは、エミッタサイズ、高濃度不純物層の幅等の形成条件は同一で、高濃度不純物層をエミッタ領域の周辺を取り囲むように配置した場合と、コレクタ領域側のみに配置した場合とを比較したとき、前者の平均破壊電流が２．５Ａ、バラツキが１．１２％であったものが、後者の平均破壊電流は１．６８Ａに低下し、バラツキは１２．５％に増大することを確認しているからである。
【図面の簡単な説明】
【００２１】
【図１】本願発明の半導体装置の一実施例を説明する図である。
【図２】従来のこの種の半導体装置を説明する図である。
【符号の説明】
【００２２】
１：Ｐ型半導体基板、２：Ｎ+型埋込層、３：Ｐ+型埋込層、４：Ｎ型エピタキシャル層、５：ＬＯＣＯＳ層、６：Ｐ型拡散層、７：Ｎ型コレクタ領域、８：Ｐ型ベース領域、９：Ｎ型エミッタ領域、１０：酸化膜、１１：絶縁酸化膜、１２ａ、１２ｂ：アルミニウム配線、１３：Ｐ+型拡散層、１４：高濃度不純物層
【図１】
2005294295.tif 000003
【図２】
2005294295.tif 000004