(57)【要約】【課題】回路規模を増大させる移相回路を用いることなく電力増幅器の歪みを補償する。【解決手段】入力信号が分岐回路１１で２分岐された一方の分岐信号を、整合回路１２を介して、ソース接地ＦＥＴ１３のゲートに入力する。ＦＥＴ１３のドレインには、整合回路１２のインピーダンスに応じた移相および振幅を有する第２高調波が発生する。この第２高調波を帯域通過フィルタ１４で抽出して、減衰回路１５で振幅を調整し、整合回路１６を介して加算回路１７へ入力する。加算回路１７では分岐回路１１で他方の分岐信号と整合回路１６の出力を加算して電力増幅器１８へ入力する。ＦＥＴ１３から発生する第２高調波の位相に影響を与える整合回路１２のインピーダンスＺｓは、加算回路１７に入力される第２高調波により電力増幅器１８で発生する歪み成分が補償されるように、設定される。【選択図】図１
2005223849.tif 000002
【特許請求の範囲】
【請求項１】
電力増幅器の前段に配置され、前記電力増幅器において発生する歪みを補償する歪み補償装置であって、
入力信号を２分岐し第１および第２の出力端子に出力する分岐回路と、
ソース（またはエミッタ）が接地されたトランジスタと、
前記分岐回路の第１の出力端子と前記トランジスタのゲート（またはベース）との間に接続された所定のインピーダンスを有する整合回路と、
前記トランジスタのドレイン（またはコレクタ）に接続され、前記入力信号の第２高調波だけを通過させる帯域通過フィルタと、
前記分岐回路の第２の出力端子から出力される信号と前記帯域通過フィルタから出力される信号とを加算し、この加算された信号を前記電力増幅器に入力する加算回路とを備え、
前記トランジスタから発生する前記第２高調波の位相に影響を与える前記整合回路の所定のインピーダンスは、前記加算回路に入力される第２高調波により前記電力増幅器で発生する歪み成分が補償されるように、設定されていることを特徴とする歪み補償装置。
【請求項２】
前記帯域通過フィルタの出力を所定の減衰率で減衰させる減衰回路を備えたことを特徴とする請求項１記載の歪み補償装置。
【請求項３】
前記減衰回路と前記加算回路との間に配置され、前記第２高調波が前記電力増幅器の入力端で反射されることを防止する第２の整合回路を備えたことを特徴とする請求項２記載の歪み補償装置。
【請求項４】
前記電力増幅器はＣＤＭＡ方式の携帯電話端末に用いられるものであることを特徴とする請求項１、２または３記載の歪み補償装置。
【請求項５】
入力信号を受ける、所定のインピーダンスを有する整合回路と、
この整合回路の出力がゲート（またはベース）に印加され、ソース（またはエミッタ）が接地された第１のトランジスタと、
この第１のトランジスタのドレイン（またはコレクタ）に接続され、入力信号を２分岐し第１および第２の出力端子に出力する分岐回路と、
前記分岐回路の第１の出力端子に接続され、前記入力信号の第２高調波だけを通過させる帯域通過フィルタと、
前記分岐回路の第２の出力端子から出力される信号と前記帯域通過フィルタから出力される信号とを加算する加算回路と、
この加算回路の出力をゲート（またはベース）に受け、ソース（またはエミッタ）が接地され、ドレイン（またはコレクタ）から出力信号を発生する第２のトランジスタとを備え、
前記第１のトランジスタから発生する前記第２高調波の位相に影響を与える前記整合回路の所定のインピーダンスは、前記加算回路に入力される第２高調波により前記第２のトランジスタで発生する歪み成分が補償されるように、設定されていることを特徴とする歪み補償機能付き電力増幅装置。
【請求項６】
前記帯域通過フィルタの出力を所定の減衰率で減衰させる減衰回路を備えたことを特徴とする請求項５記載の歪み補償機能付き電力増幅装置。
【請求項７】
前記減衰回路と前記加算回路との間に配置され、前記第２高調波が前記第２のトランジスタの入力端で反射されることを防止する第２の整合回路を備えたことを特徴とする請求項６記載の歪み補償機能付き電力増幅装置。
【請求項８】
前記電力増幅装置はＣＤＭＡ方式の携帯電話端末に用いられるものであることを特徴とする請求項５、６または７記載の歪み補償機能付き電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪み補償装置、特に高周波電力増幅器に適用し得る歪み補償装置およびその機能付きの電力増幅装置に関する。
【背景技術】
【０００２】
従来、ＣＤＭＡ(Code Division Multiple Access)方式を採用した携帯電話では、端末の送信電力は常に変動しており、出力分布のピークは、音声使用の場合は概ね１０ｍＷ近傍にあった。そのため、ＣＤＭＡ携帯電話端末では、ＤＣ−ＤＣコンバータを用いて、低出力と高出力とで電力増幅器（ＰＡ）の電源電圧を変化させ、低出力での効率向上を行なっている場合が多い。しかしながら、携帯電話端末がデータ処理機能を多く含むようになるに伴い、その送信電力分布は、高出力側に移りつつあると考えられる。
【０００３】
そこで、特に電源電圧の低い状態で、できるだけ高い電力を出力させることが、端末全体での低消費電力化につながる。即ち、低出力と高出力とを切り替える切り替え電力閾値をより高くすることが重要である。しかしながら、切り替え電力閾値を高くすると、歪みが増加することとなり、低出力時においても歪みを低減することが重要な課題となる。歪み補償技術は、古くから提案されているが、回路規模の増大等の観点から携帯端末に直ちに適用され得るものではなかった。
【０００４】
近年、第２高調波を注入することで歪みを改善する技術が提案されている（非特許文献１〜４）。
【０００５】
図２に本発明に最も近い従来の代表的な装置構成を示す。図２において、入力信号は、分岐回路（ｄｉｖ）２１で２分岐され、一方が小型のゲート接地ＦＥＴ(Field Effect Transistor：電界効果トランジスタ)２２のゲートに入力される。このＦＥＴ２２で発生した第２高調波は、帯域通過フィルタ（ＢＰＦ）２３で抽出され、移相回路（Ｐｈ）２４と減衰回路（ＡＴＴ）２５により、それぞれ位相と振幅が調整され、加算回路（ａｄｄ）２６の第１の入力端子に入力される。一方、前記分岐回路２１のもう一方の出力は、この加算回路２６の第２の入力端子に入力され、その加算出力が、電力増幅器（Ａ）２７の入力端子に入力される。電力増幅器２７により生じる歪みは、ＦＥＴ２２で発生した第２高調波の位相と振幅をそれぞれ移相回路２４と減衰回路２５により最適に調整することにより低減される。
【非特許文献１】K.Joshin, Y.Nakasha, T.Iwai, T.Miyashita, S.Ohara," Harmonic Feedback Circuit Effects on Intermodulation Products and Adjacent Channel Leakage Power in HBT Power Amplifier for 1 .9GHz Wide-Band CDMA Cellular Phones," IEICE Trans. Electron., vol.E82-C, no.5, may. 1999, pp.725-729.
【非特許文献２】M.R.Moazzam, C.S.Aitchison," A Low Order Intermodulation Amplifier with Harmonic Feedback Circuitry," IEEE MTT-S Digest, 1996, WE3F-5.
【非特許文献３】D.Jing, W.Chan S.M.Li, C. W. Li, " New Linearization Method Using Interstage Second Harmonic  Enhancement," IEEE Microwave and Guide Wave Letters, vol.8, No.11, pp.402-404, Nov.1998.
【非特許文献４】N.Males-Ilic, B.Milovanovic, D.Budimir," Low Intermodulation Amplifiers for RF and Microwave Wireless System," Asian Pacific Microwave Conference 2001, Proceedings, pp.984-987.
【非特許文献５】S.Kusunoki, T.Furuta and Y.Murakami, "An analysis of higher-order IMD depending on source impedance of a GaAs FET and its application to a design of low distortion MMIC power amplifiers," Electronics and Communications in Japan, vol.85, No.4, pp.10-21, Apr. 2002, John Wiley and Sons, Inc. NY. USA（”高次相互変調歪のゲート接続インピーダンス依存性の解析とパワーアンプのデジタル変調歪の改善”  電子情報通信学会和文論文誌 vol.J83-C, No.6,pp.542-552, Jun.2000.)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図２の構成中に含まれる移相回路２４で回転させるべき位相量は、歪み補償を施される電力増幅器２７の非線形特性により決定される。移相回路２４はストリップラインのような遅延線で構成される。その回路規模は、周波数に依存し、現在日本にて商用化されているＣＤＭＡは９００ＭＨｚ帯のため、比較的大きくなるという問題がある。
【０００７】
したがって本発明の目的は、回路規模を増大させる移相回路を用いることなく電力増幅器の歪みを補償することができる歪み補償装置および歪み補償機能付き電力増幅装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による歪み補償装置は、電力増幅器の前段に配置され、前記電力増幅器において発生する歪みを補償する歪み補償装置である。この装置は、入力信号を２分岐し第１および第２の出力端子に出力する分岐回路と、ソース（またはエミッタ）が接地されたトランジスタと、前記分岐回路の第１の出力端子と前記トランジスタのゲート（またはベース）との間に接続された所定のインピーダンスを有する整合回路と、前記トランジスタのドレイン（またはコレクタ）に接続され、前記入力信号の第２高調波だけを通過させる帯域通過フィルタと、前記分岐回路の第２の出力端子から出力される信号と前記帯域通過フィルタから出力される信号とを加算し、この加算された信号を前記電力増幅器に入力する加算回路とを備え、前記トランジスタから発生する前記第２高調波の位相に影響を与える前記整合回路の所定のインピーダンスは、前記加算回路に入力される第２高調波により前記電力増幅器で発生する歪み成分が補償されるように、設定されていることを特徴とする。
【０００９】
前記トランジスタは、前記分岐回路により２分岐された入力信号の一方に基づいてその第２高調波を発生する。前記帯域通過フィルタはこの第２高調波成分を抽出する。抽出された第２高調波成分は前記加算回路において、前記分岐回路により２分岐された入力信号の他方と加算される。前記トランジスタにより発生した第２高調波成分の位相および振幅は、前記整合回路の所定のインピーダンスに依存するので、このインピーダンスを適正に設定することにより、移相回路を用いることなく第２高調波の位相を調整することができる。この第２高調波を前記加算回路で入力信号に加算することにより前記電力増幅器で発生する歪み成分が補償される。
【００１０】
前記帯域通過フィルタの出力を所定の減衰率で減衰させる減衰回路を用いれば、前記第２高調波の振幅をより適正に調整することができる。
【００１１】
前記減衰回路と前記加算回路との間に第２の整合回路を配置すれば、前記第２高調波が前記電力増幅器の入力端で反射されることを防止し、より良好な第２高調波の注入を行うことができる。
【００１２】
前記電力増幅器は例えばＣＤＭＡ方式の携帯電話端末に用いられるものである。
【００１３】
本発明による歪み補償機能付き電力増幅装置は、入力信号を受ける、所定のインピーダンスを有する整合回路と、この整合回路の出力がゲート（またはベース）に印加され、ソース（またはエミッタ）が接地された第１のトランジスタと、この第１のトランジスタのドレイン（またはコレクタ）に接続され、入力信号を２分岐し第１および第２の出力端子に出力する分岐回路と、前記分岐回路の第１の出力端子に接続され、前記入力信号の第２高調波だけを通過させる帯域通過フィルタと、前記分岐回路の第２の出力端子から出力される信号と前記帯域通過フィルタから出力される信号とを加算する加算回路と、この加算回路の出力をゲート（またはベース）に受け、ソース（またはエミッタ）が接地され、ドレイン（またはコレクタ）から出力信号を発生する第２のトランジスタとを備え、前記第１のトランジスタから発生する前記第２高調波の位相に影響を与える前記整合回路の所定のインピーダンスは、前記加算回路に入力される第２高調波により前記第２のトランジスタで発生する歪み成分が補償されるように、設定されていることを特徴とする。
【００１４】
この歪み補償機能付き電力増幅装置は、歪み補償機能を電力増幅器の内部に包含したものであり、その歪み補償の作用は上記歪み補償装置と同様である。
【発明の効果】
【００１５】
本発明における歪み補償装置およびその機能付き電力増幅装置は、電力増幅器に注入する歪み補償用の第２高調波の位相を、従来のように移相回路により調整するのではなく、トランジスタ前段に接続する整合回路のインピーダンスを調整することで最適化しているため、従来の技術に見られるような大型の移相回路を必要としない。したがって、装置の小型化が達成でき、携帯電話端末への適用が容易となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好適な実施の形態について詳細に説明する。
【００１７】
図１は、本発明の第１の実施の形態の回路ブロック図である。まず構成から説明する。この回路は、電力増幅器（Ａ）１８により発生する歪みを補償するための歪み補償装置を構成するものである。歪み補償装置は、入力端子ＩＮに入力された入力信号を２分岐する分岐回路（ｄｉｖ）１１と、ソース接地ＦＥＴ１３と、分岐回路１１の第１の出力端子とＦＥＴ１３のゲート端子との間に接続された第１の整合回路（Ｍ１）１２と、ＦＥＴ１３のドレイン端子に接続され第２高調波だけを通過させる帯域通過フィルタ（ＢＰＦ）１４と、この帯域通過フィルタ１４の出力に接続され第２高調波の信号電圧を減衰せしめる減衰回路（ＡＴＴ）１５と、この減衰回路１５の出力に接続された第２の整合回路（Ｍ２）１６と、この第２の整合回路１６の出力を第１の入力端子に接続し、前記分岐回路１１の第２の出力を第２の入力端子に接続し、第１と第２の両入力端子への入力信号を互いに加算し、出力端子から出力する加算回路（ａｄｄ）１７とにより構成される。加算回路１７の出力は電力増幅器（Ａ）１８の入力端子に接続される。本実施の形態では、ＦＥＴ１３としてはゲート幅２００μｍ程度の小型のサイズのものを用いる。
【００１８】
次に図１の回路の動作を説明する。入力端子ＩＮに入力された入力信号は、分岐回路１１で２分岐され、分岐された一方の信号が第１の整合回路１２を介してゲート接地ＦＥＴ１３に入力される。ＦＥＴ１３で発生した第２高調波は帯域通過フィルタ１４で抽出され、減衰回路１５によりその振幅が調整され、第２の整合回路１６を介して、加算回路１７の第１の入力端子に入力される。この第２の整合回路１６は、減衰回路１５から出力される第２高調波が加算回路１７を介して電力増幅器１８に反射なく効率的に入力されるような整合をとるものである。一方、分岐回路１１のもう一方の出力は、この加算回路１７の第２の入力端子に入力され、その加算出力が電力増幅器１８に入力される。
【００１９】
次に、電力増幅器１８の歪みが補償されるしくみを説明する。ＦＥＴ１３の発生する歪み成分は、非特許文献５に示されている通り、そのゲートに接続されるインピーダンスＺｓに依存する。即ち、ゲートに接続されるインピーダンスＺｓはＦＥＴ１３の発生する歪み成分の位相と振幅に影響を与える。第２高調波も歪み成分なので、非特許文献５に記載されている性質は第２高調波に対しても成り立つと考えられる。従って、このインピーダンスＺｓを調整することで、発生する第２高調波の位相を電力増幅器１８の歪み補償に必要な値とすることが可能である。特に、位相に関しては、ＦＥＴ１３の発生する第２高調波に対して、従来の移相回路２４（図２）で回転させたと等価な位相の回転を、第１の整合回路１２の値の調整によってもたらすものである。これによって、移相回路２４を不要とすることができる。整合回路１２は一般に集中定数回路で容易に実現できるので、その回路規模は、移相回路２４に比べて格段に小型化できる。
【００２０】
なお、図２の従来の回路において、分岐回路２１とＦＥＴ２２のゲートとの間に整合回路が挿入される場合もありうるが、その目的は分岐回路２１とＦＥＴ２２との間での信号の反射の防止が目的であり、本発明のように第２高調波の位相の調整を目的とするものではない。
【００２１】
図３に、図１の歪み補償装置の性能の実測結果を示す。信号周波数は９００ＭＨｚ、信号はＣＤＭＡアップリンクの信号で、Ｏｆｆｓｅｔ−ＱＰＳＫ変調波を用い、拡散レートは１．２２８８Ｍｃｐｓとした。図６（ａ）（ｂ）に、この実測で用いた第１および第２の整合回路１２，１６の具体的な構成例を示す。本実施の形態では、第１の整合回路１２は、インダクタ１２１により構成することができる。第２の整合回路１６は、キャパシタ１６１，１６３とインダクタ１６２とを含むπ型の回路により構成することができる。但し、本発明における第１および第２の整合回路１２，１６の構成は図示のものに限られるものではない。図３のグラフは、出力電力（横軸）に対する隣接チャンネル漏洩電力比（ＡＣＰＲ）（縦軸）を表しており、本発明の歪み補償のありなしでの効果を比較している。すなわち、丸ドットでプロットしたグラフが歪み補償なし、×ドットでプロットしたグラフが歪み補償ありを示している。
【００２２】
通常のＣＤＭＡ端末で用いられている電力増幅器の低電圧時の動作性能は、最大出力１８ｄＢｍ、電源電圧１．５Ｖ、そのときのＡＣＰＲ＝−５５ｄＢｃ程度と見込まれる。図１の回路による歪み補償を施さない場合の電力増幅器の特性は概ねこれらの値となっている。図３から分かるように、本発明による歪み補償を施すことにより、ＡＣＰＲは約５ｄＢ改善されている。また、ＡＣＰＲ＝−５５ｄＢｃに保持した場合は、出力電力＝１９．５ｄＢｍとなり、約１．５ｄＢの出力増加が達成されている。
【００２３】
図４は、本発明による歪み補償の有無による回路消費電流の比較を示したグラフである。この図においても、丸ドットでプロットしたグラフが歪み補償なし、×ドットでプロットしたグラフが歪み補償ありを示している。ＦＥＴ１３の動作により電流は増加するが、歪み補償により電力増幅器１８の動作電流が減少するので、全体としては低消費電流化が達成されていることが分かる。
【００２４】
図５は、本実施の形態におけるＦＥＴ１３のゲートに接続されるインピーダンスＺｓの適切な範囲をスミスチャート上に示したものである。Ｚｓが図示の範囲内に入るように設計することで、効果的に歪み補償を行なうことができた。
【００２５】
次に、第２の実施の形態について説明する。第１の実施の形態は、図１から分かるように、既存の電力増幅器に対して外部から付加する形の歪み補償装置であったのに対し、第２の実施の形態は電力増幅器の内部に歪み補償機能を追加しモジュール化したものである。
【００２６】
図７は、本発明の第２の実施の形態に係る電力増幅装置の構成例を示す回路ブロック図である。参考のために、歪み補償機能を有さない従来の代表的な電力増幅器の構成を図８に示す。図８に示した電力増幅器は、２つのソース接地ＦＥＴを含む２段電力増幅回路であり、入力端子ＩＮから出力端子ＯＵＴまでの間に、第１の整合回路５１、第１のソース接地ＦＥＴ５２、第２の整合回路５３、第２のソース接地ＦＥＴ５４、第３の整合回路５５を直列接続したものである。
【００２７】
これに対して、図７を参照し、第２の実施の形態をまずその構成から説明する。この電力増幅装置は、入力端子ＩＮ、第１の整合回路３１、第１のソース接地ＦＥＴ３２、分岐回路３３、帯域通過フィルタ（ＢＰＦ）３５、減衰回路（ＡＴＴ）３６、第２の整合回路３７、第３の整合回路３４、加算回路（ａｄｄ）３８、第２のソース接地ＦＥＴ３９、第４の整合回路４０および出力端子ＯＵＴにより構成される。
【００２８】
整合回路３１は、ソース接地ＦＥＴ３２のゲート端子と入力端子との間に接続される。分岐回路３３は、ＦＥＴ２０１のドレイン端子に接続されドレイン出力を２分岐する。この分岐回路３３の第１の出力端子に対して、第２高調波だけを通過させる帯域通過フィルタ（ＢＰＦ）３５、第２高調波の信号電圧を減衰せしめる減衰回路（ＡＴＴ）３６が直列に接続される。整合回路３７は、減衰回路３６と加算回路３８の第１の入力端子の間に接続される。整合回路３４は、分岐回路３３の第２の出力と、加算回路３８の間に接続される。加算器３８の出力は第２のソース接地ＦＥＴ３９のゲートに接続される。整合回路４０は、ＦＥＴ３９のドレインと出力端子ＯＵＴとの間に接続される。
【００２９】
次に図７の電力増幅装置の動作を説明する。整合回路３１、ＦＥＴ３２、整合回路３４、ＦＥＴ３９は、主たる２段電力増幅器を構成する。分岐回路３３、帯域通過フィルタ３５、減衰回路３６、整合回路３７は、第１の発明と同じ動作をする。整合回路３１により決定されるＦＥＴ３２のゲート側インピーダンスＺｓは、第１の実施の形態におけるＺｓと同じ働きをする。即ち、ＦＥＴ３２で発生する第２高調波の位相を、整合回路３１の適正なインピーダンスＺｓの設定により最適な位相に調整することにより、ＦＥＴ３９で発生する歪みを抑圧できるようにする。本実施の形態では、ＦＥＴ３２は、主たる電力増幅器の初段増幅と、主たる増幅器の終段ＦＥＴ３９で発生する歪みを抑圧するための第２高調波発生の２つの役割を果たしている。主たる増幅器で発生する歪みにはＦＥＴ３２で発生する歪み成分も寄与するが、その量は、ＦＥＴ３９で発生する歪みに比べて無視できる程度であるから、ＦＥＴ３９で発生する歪みを抑圧できれば、効果は十分である。
【００３０】
以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。例えば、上記各実施の形態の構成において、ＦＥＴはバイポーラトランジスタに置き換えることも可能である。その場合、ＦＥＴのドレイン、ソース、ゲートの各端子は、それぞれ、バイポーラトランジスタのコレクタ、エミッタ、ベースの各端子に対応する。トランジスタのバイアス回路等は図示しないが適宜追加することができる。また、減衰回路およびその後段の整合回路は削除しても、なお本発明の相応の効果を得ることが可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施の形態の回路ブロック図である。
【図２】本発明に最も近い従来の代表的な構成を示す回路ブロック図である。
【図３】図１の歪み補償装置の性能の実測結果を示すグラフである。
【図４】本発明による歪み補償の有無による回路消費電流の比較を示したグラフである。
【図５】本発明の実施の形態におけるＦＥＴのゲートに接続されるインピーダンスＺｓの範囲を示したスミスチャートである。
【図６】本発明の実施の形態における実測で用いた第１および第２の整合回路の具体的な構成例を示す回路図である。
【図７】本発明の第２の実施の形態に係る電力増幅装置の構成例を示す回路ブロック図である。
【図８】歪み補償機能を有さない従来の代表的な電力増幅器の構成を示す回路ブロック図である。
【符号の説明】
【００３２】
１１…分岐回路（ｄｉｖ）、１２…整合回路、１３…ＦＥＴ、１４…帯域通過フィルタ（ＢＰＦ）、１５…減衰回路（ＡＴＴ）、１６…整合回路、１７…加算回路（ａｄｄ）、１８…電力増幅器（Ａ）、３１…整合回路、３２…ＦＥＴ、３３…分岐回路（ｄｉｖ）、３４…整合回路、３５…帯域通過フィルタ（ＢＰＦ）、３６…減衰回路（ＡＴＴ）、３７…整合回路、３８…加算回路（ａｄｄ）、３９…ＦＥＴ、４０…整合回路
【図１】
2005223849.tif 000003
【図２】
2005223849.tif 000004
【図３】
2005223849.tif 000005
【図４】
2005223849.tif 000006
【図５】
2005223849.tif 000007
【図６】
2005223849.tif 000008
【図７】
2005223849.tif 000009
【図８】
2005223849.tif 000010