(57)【要約】【課題】  ２４Ｐ映像信号を２：３プルダウン等で６０Ｉ映像信号に変換するにはフレームメモリを必要とし、また複雑なタイミング制御が必要になり、回路規模の増大、コストアップを伴うという課題を有していた。【解決手段】  入力映像を光電変換する撮像素子であるＣＣＤ１０１に対し、ＣＣＤ１０１に蓄積された電荷を放出させるシャッターパルスを発生させるシャッターパルス発生器１０９と、映像信号のフレーム同期信号に基づいて、連続するフィールド毎にシャッターパルス発生タイミングを 第1のシャッターパルス発生タイミングと第２のシャッターパルス発生タイミングのいずれかに交互に設定する変動制御部１０４を備えるよう構成した。【選択図】  図１
2005151217.tif 000002
【特許請求の範囲】
【請求項１】
入力映像を光電変換する撮像素子であるＣＣＤに対して、その撮像素子に蓄積された電荷を放棄させるシャッターパルスを供給するシャッターパルス発生手段と、
前記のシャッターパルスをフィールド単位で発生させかつ、そのシャッターパルスタイミングを映像信号の連続するフィールド単位で可変制御する変動制御手段を備えることを特徴とする映像信号処理装置。
【請求項２】
入力映像を光電変換する撮像素子であるＣＣＤに対して、その撮像素子に蓄積された電荷を放棄させるシャッターパルスを供給するシャッターパルス発生手段と、
前記シャッターパルスをフィールド単位で発生させかつ、そのシャッターパルスタイミングを映像信号の連続する複数フィールド単位で第１のシャッターパルスタイミングと第２のシャッターパルスタイミングを交互に可変制御する変動制御手段を備えることを特徴とする映像信号処理装置。
【請求項３】
前記変動制御手段は、ＣＣＤから出力される映像信号の連続する５フィールド単位で周期的に制御を行い、
前記５フィールドの第１、第２フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルスタイミングを第1のシャッターパルスタイミングに設定し、第３、第４、第５フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルスタイミングを第２のシャッターパルスタイミングに設定することを特徴とする請求項1記載の映像信号処理装置。
【請求項４】
前記変動手段は、ＣＣＤから出力される映像信号の連続する１０フィールド単位で周期的に制御を行い、前記１０フィールドの第１、第２、第６、第７、第8フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルスタイミングを第1のシャッターパルスタイミングに設定し、第３、第４、第５、第9、第１０フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルスタイミングを第２のシャッターパルスタイミングに設定することを特徴とする請求項1記載の映像信号処理装置。
【請求項５】
入力映像を光電変換する撮像素子であるＣＣＤに対して、シャッターパルスを送るシャッターパルス発生手段と、
前記シャッターパルスをフィールド単位で発生させかつ、そのシャッターパルスタイミングを映像信号の連続するフィールド単位で可変制御する変動制御手段を備え、
ＣＣＤから出力された映像信号を入力とし、前記映像信号を所定量格納するメモリと、
前記映像信号と前記メモリからの出力のいずれかを選択して出力する選択手段と、
映像信号のフレーム同期信号に基づいて、前記メモリへの書き込みと前記メモリからの読み出しと前記選択手段の出力を制御するメモリ制御手段とを備えたことを特徴とする映像信号処理装置。
【請求項６】
前記変動制御手段は、ＣＣＤから出力される映像信号の連続する５フィールド単位で周期的に制御を行い、前記５フィールドの第１、第2フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルスタイミングを第1のシャッターパルスタイミングに設定し、第３、第４、第５フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルスタイミングを第２のシャッターパルスタイミングに設定し、
前記メモリ制御手段は、ＣＣＤから出力された映像信号を入力とし、入力される映像信号の連続する５フィールド単位で周期的に制御を行い、前記５フィールドの第1、第3フィールドで前記メモリへの書き込みを指示すると共に前記選択手段の出力を入力された映像信号とし、第２、第４、第５フィールドで前記メモリからの読み出しを指示すると共に前記選択手段の出力を前記メモリからの出力とすることを特徴とする請求項５記載の映像信号処理装置。
【請求項７】
前記変動手段は、ＣＣＤから出力される映像信号の連続する１０フィールド単位で周期的に制御を行い、前記１０フィールドの第１、第2、第6、第７、第8フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルスタイミングを第1のシャッターパルスタイミングに設定し、第３、第４、第５、第9、第１０フィールド出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルスタイミングを第２のシャッターパルスタイミングに設定し、
前記メモリ制御手段は、ＣＣＤから出力された映像信号を入力とし、入力される信号の連続する１０フィールド単位で周期的に制御を行い、前記１０フィールドの第1、第3、第６、第９フィールドで前記メモリへの書き
込みを指示すると共に前記選択手段の出力を入力された映像信号とし、第２、第４、第５、第７、第８、第10フィールドで前記メモリからの読み出しを指示すると共に前記選択手段の出力を前記メモリからの出力とする
ことを特徴とする請求項５記載の映像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル化した映像信号の画像変換を行う映像信号処理装置に関する。
【背景技術】
【０００２】
映画などのようにフィルムで撮影した映像や、それと同等のフレーム数（２４フレーム／秒）で撮像するＣＣＤ装置の映像信号を、ＮＴＳＣ方式のＴＶ受像機に表示したり、あるいはＶＣＲ（Ｖｉｄｅｏ  Ｃａｓｓｅｔｔｅ  Ｒｅｃｏｒｄｅｒ）等の記録装置に記録できるようにする映像フォーマット変換の一例として、２：３プルダウン方式や２：３：３：２プルダウン方式が知られている。プルダウンの実施例としては、フォーマット変換後の映像がなめらかに見えるように、入力側と出力側とで独立した同期系でフォーマット変換を行うものが知られている（例えば、特許文献１参照。）。
【０００３】
２：３プルダウンや２：３：３：２プルダウンを実施することで、２４フレーム／秒で構成されるプログレッシブ映像信号（以下２４Ｐ映像信号）を、ＮＴＳＣ方式のＴＶ受像機やＶＣＲ装置などの、６０フィールド／秒で構成されるインターレース映像信号（以下６０Ｉ映像信号）に精度良く変換することができ、６０Ｉ映像信号でありながら、映画のフィルム（２４Ｐ映像信号）のような視覚効果を得ることができる。
【０００４】
以下に、本発明の背景技術となる２：３：３：２プルダウン方式の実施例について図７、図８を用いて説明する。
【０００５】
図７は、２４Ｐ映像信号を６０Ｉ映像信号に変換する手段を示したブロック図である。図７において、７０１は２４Ｐ映像信号の入力端子、７０２は２４Ｐ映像信号のフレーム同期信号の入力端子、７０３は６０Ｉ映像信号のフレーム同期信号の入力端子、７０４、７０５はフレームメモリ、７０６はフレームメモリの書き込み・読み出し制御手段、７０７はメモリ出力選択手段、７０８はプルダウン制御手段、７０９は６０Ｉ映像信号の出力端子である。
【０００６】
図８は、図７の構成を用いて２：３：３：２プルダウンを実施した場合のタイミング図である。図８において、８０１は２４Ｐ映像信号のフレーム同期信号のタイミング図、８０２は２４Ｐ映像信号のタイミング図、８０３はフレームメモリ７４の書き込み制御タイミング図、８０４はフレームメモリ７０５の書き込み制御タイミング図、８０５は６０Ｉ映像信号のフレーム同期信号のタイミング図、８０６は６０Ｉ映像信号のタイミング図である。
【０００７】
まず、入力端子７０１に入力した２４Ｐ映像信号をフレームメモリ７０４、７０５にそれぞれ書き込む。このとき、書き込み・読み出し制御手段７０６が、入力端子７０２に入力した２４Ｐ映像信号のフレーム同期信号に従って、２４Ｐ映像信号のフレームごとに書き込み先を切り替えて書き込むように制御する。プルダウン制御手段７０８は、入力端子７０３に入力した６０Ｉ映像信号のフレーム同期信号に基づいて、書き込み・読み出し制御手段７０６を用いて、フレームメモリ７０４、７０５の読み出し制御を行うと共に、フレームメモリ７０４、７０５から読み出した映像信号をメモリ選択手段７０７で選択しながら出力するように制御を行う。メモリ選択手段７０７から６０Ｉに変換した映像信号が出力端子７０９から出力される。図７で説明した構成、動作をタイミング図を用いて説明したのが図８である。図８は、２：３：３：２プルダウン処理のタイミング図であり、タイミング図８０２は２４Ｐ映像信号の、時間的に連続する４フレームを順にＡ、Ｂ、Ｃ、Ｄと表している。この４フレームを、時間軸を合わせながら６０Ｉ映像信号に変換していく。
【０００８】
まず、タイミング図８０２の２４Ｐ映像信号を、タイミング図８０１の２４Ｐ映像信号のフレーム同期信号に基づいてフレームメモリ７０４、７０５へ書き込む。すなわちタイミング図８０３で、２４Ｐ映像信号のフレーム同期信号がＨＩＧＨのときにフレームメモリ７０４へ書き込み、タイミング図８０４で、２４Ｐ映像信号のフレーム同期信号がＬＯＷのときにフレームメモリ７０５へ書き込むようにする。次に、各々のフレームメモリに格納した映像信号を読み出しながら、６０Ｉ映像信号に変換していく。読み出す際に、２４Ｐ映像信号のフレームＡを奇数ラインからなるフィールドＡｏと偶数ラインからなるフィールドＡｅに分離し、それぞれを６０Ｉ映像信号の第１フレームとして読み出し、次にフレームＢをフレームＡと同様に奇数ラインと偶数ラインに分離してフィールドＢｏ、Ｂｅを構成して、６０Ｉ映像信号の第２フレームとして読み出す。また、次に伝送する第３フレームは、第１フィールド、第２フィールドを、２４Ｐ映像信号のフレームＢから分離したフィールドＢｏと、フレームＣから分離したフィールドＣｅで構成して読み出す。第４フレームは、フレームＣから分離したフィールドＣｏ、Ｃｅで構成して読み出し、第５フレームは、フレームＤから分離したフィールドＤｏ、Ｄｅで構成して読み出す。以降は、２４Ｐ映像信号の４フレームの周期で、６０Ｉ映像信号の１０フィールドに、同様に"２：３：３：２"と変換する。このように、２４Ｐ映像信号の連続する４つのフレームＡ〜Ｄを、変換後の対応するフィールドの数が２：３：３：２となるように６０Ｉ映像信号に変換するため、この方式を２：３：３：２プルダウン方式と呼ぶ。
【特許文献１】特開２００２−０７８３７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記従来の構成においては、以下に示す課題を有している。すなわち、６０Ｉ映像信号で映画フィルムのような視覚効果を生むためには、まず２４Ｐ映像信号が必要であり、そのためにフィルムで撮影した映像やＣＣＤ装置が必要となる。さらに、２４Ｐ映像信号を６０Ｉ映像信号に変換するには、２：３：３：２プルダウン方式などを用いることで実現できるが、その構成要素として２つのフレームメモリを必要とし、またそのフレームメモリに対する書き込み、特に読み出し制御が複雑になることや、２４Ｐ映像信号から６０Ｉ映像信号への変換におけるタイミング制御（フレーム同期）が必要になるなど、回路規模の増大、コストアップ、制御の複雑化を伴うという課題を有している。
【００１０】
本発明はこのような課題に鑑み、フィルムで撮影した映像や、それと同等のフレーム数で撮像するＣＣＤ装置の映像信号を必要とせずに、簡単な構成と制御方式によってＮＴＳＣ方式の受像機やＶＣＲ装置などにフィルムのような視覚効果をもった映像を違和感なく表示させる映像信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記した課題を解決するため、本発明では、入力映像を光電変換する撮像素子であるＣＣＤに対して、その撮像素子に蓄積された電荷を放棄させるシャッターパルスを供給するシャッターパルス発生手段と、前記のシャッターパルスの発生間隔を映像信号の連続する複数フィールド単位で制御する変動制御手段を備えるように構成したものである。
【発明の効果】
【００１２】
本発明によれば、２４Ｐ映像信号を入力することなく、簡単な回路構成と制御方式で、フィルムで撮影したような映像を、ＮＴＳＣ方式の受像機やＶＣＲ装置などに表示、あるいは記録できるという効果を有する。
【発明を実施するための最良の形態】
【００１３】
本発明の請求項１に記載の発明は、入力映像を光電変換する撮像素子であるＣＣＤに対して、その撮像素子に蓄積された電荷を放棄させるシャッターパルスを供給するシャッターパルス発生手段と、前記シャッターパルスの発生間隔を映像信号の連続するフィールド単位で制御する変動制御手段を備えた映像信号処理装置であり、前記変動手段により、前記シャッターパルスの間隔を映像信号の連続する複数フィールド単位で制御することで、インターレース方式のＣＣＤの出力映像信号が、あたかも２４Ｐ映像信号のような視覚効果を得るという効果を有する。
【００１４】
本発明の請求項２に記載の発明は、入力映像を光電変換する撮像素子であるＣＣＤに対して、その撮像素子に蓄積された電荷を放棄させるシャッターパルスを供給するシャッターパルス発生手段と、前記のシャッターパルスの発生間隔を映像信号の連続する複数フィールド単位で第１のシャッターパルス発生間隔と第２のシャッターパルス発生タイミングを交互に制御する変動制御手段を備えることを特徴とする映像信号処理装置であり、前記変動制御手段により、前記のシャッターパルスの発生間隔を映像信号の連続する複数フィールド単位で第１のシャッターパルス発生間隔と第２のシャッターパルス発生タイミングを交互に制御することで、請求項１と同様の効果を有する。
【００１５】
本発明の請求項３に記載の発明は、前記変動制御手段は、ＣＣＤから出力される映像信号の連続する５フィールド単位で周期的に制御を行い、前記５フィールドの第１、第2フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルス発生手段の駆動間隔を第1の駆動間隔に設定し、第３、第４、第５フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルス発生手段の駆動間隔を第２の駆動間隔に設定することで、請求項１と同様の効果を有する。
【００１６】
本発明の請求項４に記載の発明は、前記変動手段は、ＣＣＤから出力される映像信号の連続する１０フィールド単位で周期的に制御を行い、前記１０フィールドの第１、第２、第６、第７、第8フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルス発生手段の駆動間隔を第1の駆動間隔に設定し、第３、第４、第５、第9、第１０フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルス発生手段の駆動間隔を第２の駆動間隔に設定することで、請求項１と同様の効果を有する。
【００１７】
本発明の請求項５に記載の発明は、入力映像を光電変換する撮像素子であるＣＣＤに対して、シャッターパルスを送るシャッターパルス発生器と、前述のシャッターパルス発生器駆動間隔を制御する変動制御手段を備え、蓄積時間変化後ＣＣＤから出力された映像信号を入力とし、前記映像信号を所定量格納するメモリと、前記映像信号と前記メモリからの出力のいずれかを選択して出力する選択手段と、映像信号のフレーム同期信号に基づいて前記メモリへの書き込みと前記メモリからの読み出しと前記選択手段の出力を制御するメモリ制御手段とを備えた映像信号処理装置であり、前期第２の変動制御手段は、前記シャッターパルスの間隔を映像信号の連続するフィールド単位で制御し、前期メモリ制御手段は前期第２の変動制御手段からの制御によって前期メモリ装置への書き込みと読み出しと前期選択手段の出力を制御することで、インターレース方式のＣＣＤの出力映像信号が、あたかも２４Ｐ映像信号のような視覚効果を得るという効果を有する。
【００１８】
本発明の請求項６に記載の発明は、前記変動制御手段は、ＣＣＤから出力される映像信号の連続する５フィールド単位で周期的に制御を行い、前記５フィールドの第１、第2フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルス発生手段の駆動間隔を第1の駆動間隔に設定し、第３、第４、第５フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルス発生手段の駆動間隔を第２の駆動間隔に設定し、前記メモリ制御手段は、ＣＣＤから出力された映像信号を入力とし、入力される映像信号の連続する５フィールド単位で周期的に制御を行い、前記５フィールドの第1、第3フィールドで前記メモリへの書き込みを指示すると共に前記選択手段の出力を入力された映像信号とし、第２、第４、第５フィールドで前記メモリからの読み出しを指示すると共に前記選択手段の出力を前記メモリからの出力とすることで、請求項５と同様の効果を有する。
【００１９】
本発明の請求項７に記載の発明は、前記変動手段は、ＣＣＤから出力される映像信号の連続する１０フィールド単位で周期的に制御を行い、前記１０フィールドの第１、第2、第6、第７、第8フィールドで出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルス発生手段の駆動間隔を第1の駆動間隔に設定し、第３、第４、第５、第9、第１０フィールド出力される映像信号のＣＣＤにおける電荷蓄積時において前記シャッターパルス発生手段の駆動間隔を第２の駆動間隔に設定し、前記メモリ制御手段は、ＣＣＤから出力された映像信号を入力とし、入力される信号の連続する１０フィールド単位で周期的に制御を行い、前記１０フィールドの第1、第3、第６、第９フィールドで前記メモリへの書き込みを指示すると共に前記選択手段の出力を入力された映像信号とし、第２、第４、第５、第７、第８、第10フィールドで前記メモリからの読み出しを指示すると共に前記選択手段の出力を前記メモリからの出力とすることで請求項５と同様の効果を有する。
【００２０】
（実施の形態１）
以下、本発明第1の実施の形態について図１、図２、図３を用いて説明する。
【００２１】
図１は、本発明による映像信号処理装置の実施例を示した図である。図２、図３は画像変換の様子を示したタイミング図である。
【００２２】
図１において、１０１は入力映像を光電変換する撮像素子であるＣＣＤ、１０２はNTSC方式用の同期信号を生成する同期信号発生器、１０３は同期信号に従ってＣＣＤ１０１に蓄積された電荷を読み出すためのパルスを生成する制御パルス発生器、１０４はＣＣＤ１０１の電荷蓄積時間を制御する変動制御部、１０５は映像信号のフィールド数をカウントする巡回カウンタ、１０６はＣＣＤ１０１の電荷蓄積時間を設定する第1のシャッターパルスタイミング発生器、１０７はＣＣＤ１０１の電荷蓄積時間を設定する第2のシャッターパルスタイミング発生器、１０８は２：３プルダウンシーケンスに従ってシャッターパルスタイミングを切り替える切替器、１０９はシャッターパルスタイミングに従ってシャッターパルスを生成するシャッターパルス発生器である。
【００２３】
以上にように構成された本実施例の映像信号処理装置について以下にその動作を図２、図３を用いて説明する。図１において、同期信号発生器１０２は同期信号を制御パルス発生器１０３および変動制御部１０４に供給する。制御パルス発生器１０３は同期信号に従ってＣＣＤ１０１で映像信号を光電変換して蓄積された電荷（映像）を読み出すための読出しパルスおよび電荷をＣＣＤ１０１から出力させるための転送パルスを生成する。読出しパルスは図２の２０４に示すタイミングでＣＣＤ１０１に供給され、これにより電荷がＣＣＤ１０１内の転送用バッファに移され、続いて転送パルスによって図２の２０２に示すように１フィールド分の映像信号がＣＣＤ１０１から出力される。このように映像信号の読出し転送は、図２の２０１の６０Ｉ映像信号のフレーム同期信号に同期して６０Ｈｚ毎に行われる。変動制御部１０４は、巡回カウンタ１０５、第１シャッターパルスタイミング発生器１０６、第２シャッターパルスタイミング発生器１０７および切替器１０８によって構成され、同期信号発生器１０１から供給される同期信号に従ってシャッターパルスタイミングを切替えシャッターパルス発生器１０９に供給する。第１シャッターパルスタイミング発生器１０６はＣＣＤ１０１における電荷蓄積時間が１／７５秒になるようなシャッターパルスタイミングを生成し切替器１０８に、また第２シャッターパルスタイミング発生器１０７はＣＣＤ１０１における電荷蓄積時間が１／６０秒になるようなシャッターパルスタイミングを生成し切替器１０８に供給する。巡回カウンタ１０５は図２の６０Ｉ映像信号のフレーム同期信号２０１の立上り立下りエッジでカウントアップし５フィールドで巡回するカウンタ値を切替器１０８に供給する。切替器１０８は２：３プルダウンフィールドシーケンスに従って出力映像信号の電荷蓄積時間が変化するように、巡回カウンタ１０５からのカウンタ値が１または５の場合第１シャッターパルスタイミング発生器１０６のシャッターパルスタイミング（電荷蓄積時間１／７５秒）を選択し、２から４の間第２シャッターパルスタイミング発生器１０７のシャッターパルスタイミング（電荷蓄積時間１／６０秒）を選択してシャッターパルスタイミングをシャッターパルス発生器１０９に供給する。シャッターパルス発生器１０９は変動制御部１０４からのシャッターパルスタイミングに従ってシャッターパルスを生成しＣＣＤ１０１に供給する。図２の２０２の第１フィールドおよび第２フィールドでは１／７５秒間電荷が蓄積された映像信号が出力されるようにシャッターパルスが図２の２０５のタイミングでＣＣＤ１０１に供給され、ＣＣＤ１０１はこのタイミングでそれまで蓄積していた電荷を放出する。同様に第３、第４、および第５フィールドでは１／６０秒間電荷が蓄積された映像信号が出力されるようにシャッターパルスタイミングが供給されるが、シャッターパルスタイミングが１／６０秒の場合、制御パルス発生器１０３から供給される読出しパルスとシャッターパルスタイミングが同期するので、この場合シャッターパルスは供給しない。
【００２４】
また、図３に示すように２：３：３：２プルダウンシーケンスに従ってＣＣＤ１０１での出力映像信号の電荷蓄積時間の制御を行ってもよい。その場合巡回カウンタ１０５は図２の６０Ｉ映像信号のフレーム同期信号２０１の立上り立下りエッジでカウントアップし１０フィールドで巡回するカウンタ値を切替器１０８に供給する。切替器１０８は２：３：３：２プルダウンシーケンスに従って、巡回カウンタ１０５からのカウンタ値が１、５、６、７、および１０の場合第１シャッターパルスタイミング発生器１０６のシャッターパルスタイミング（電荷蓄積時間１／７５秒）を選択し、２、３、４、８、および９の場合第２シャッターパルスタイミング発生器１０７のシャッターパルスタイミング（電荷蓄積時間１／６０秒）を選択してシャッターパルスタイミングをシャッターパルス発生器１０９に供給する。
【００２５】
このように、２：３プルダウン、２：３：３：２プルダウンシーケンスに従い、ＣＣＤ１０１における電荷蓄積時間の制御を行うと、１秒間に２４回出力映像の明るさが変化することにより、出力映像信号に視覚効果としてフリッカーが発生する。フリッカーは画面のちらつきのことであり、このちらつきを２：３プルダウン、２：３：３：２プルダウンシーケンスに合わせて発生させることで、６０Ｉ映像信号の入力に対しても、フィルムなどの２４Ｐ映像信号で撮影したような視覚効果を簡単に得ることができる。
【００２６】
（実施の形態２）
以下、本発明の第２の実施の形態について図４、図５、図６を用いて説明する。
【００２７】
図４は本発明による、映像信号処理装置の実施例を示した図、図５、図６は画像変換の様子を示したタイミング図である。
【００２８】
図４において、４０１は入力映像を光電変換する撮像素子であるＣＣＤ、４０２はNTSC方式用の同期信号を生成する同期信号発生器、４０３は同期信号に従ってＣＣＤ４０１に蓄積された電荷を読み出すためのパルスを生成する制御パルス発生器、４０４はＣＣＤ４０１の電荷蓄積時間を制御する変動制御部、４０５は映像信号のフィールド数をカウントする巡回カウンタ、４０６はＣＣＤ４０１の電荷蓄積時間を設定する第1のシャッターパルスタイミング発生器、４０７はＣＣＤ１０１の電荷蓄積時間を設定する第2のシャッターパルスタイミング発生器、４０８は２：３プルダウンシーケンスに従ってシャッターパルスタイミングを切り替える切替器、４０９はシャッターパルスタイミングに従ってシャッターパルスを生成するシャッターパルス発生器、４１０はＣＣＤ４０１からの６０Ｉ映像信号を一時的に記憶するフィールドメモリ、４１１はＣＣＤ４０１からの映像信号とフィールドメモリ４１１からの映像信号のどちらかを選択して出力する出力映像信号選択部、４１２はフィールドメモリ４１０の書き込みおよび読み出し、さらに出力映像信号選択部４１１の出力を制御するメモリ制御部である。
【００２９】
以上にように構成された本実施例の映像信号処理装置について以下にその動作を図５、図６を用いて説明する。図４において、同期信号発生器４０２は同期信号を制御パルス発生器４０３および変動制御部４０４に供給する。制御パルス発生器４０３は同期信号に従ってＣＣＤ４０１で映像信号を光電変換して蓄積された電荷（映像）を読み出すための読出しパルスおよび電荷をＣＣＤ４０１から出力させるための転送パルスを生成する。読出しパルスは図５の５０４に示すタイミングでＣＣＤ４０１に供給され、これにより電荷がＣＣＤ４０１内の転送用バッファに移され、続いて転送パルスによって図５の５０２に示すように１フィールド分の映像信号がＣＣＤ４０１から出力される。このように映像信号の読出し転送は、図５の５０１の６０Ｉ映像信号のフレーム同期信号に同期して６０Ｈｚ毎に行われる。変動制御部４０４は、巡回カウンタ４０５、第１シャッターパルスタイミング発生器４０６、第２シャッターパルスタイミング発生器４０７および切替器４０８によって構成され、同期信号発生器４０１から供給される同期信号に従ってシャッターパルスタイミングを切替えシャッターパルス発生器４０９に供給する。第１シャッターパルスタイミング発生器１０６はＣＣＤ４０１における電荷蓄積時間が１／７５秒になるようなシャッターパルスタイミングを生成し切替器４０８に、また第２シャッターパルスタイミング発生器４０７はＣＣＤ４０１における電荷蓄積時間が１／６０秒になるようなシャッターパルスタイミングを生成し切替器４０８に供給する。巡回カウンタ４０５は図５の６０Ｉ映像信号のフレーム同期信号５０１の立上り立下りエッジでカウントアップし５フィールドで巡回するカウンタ値を切替器４０８に供給する。切替器４０８は２：３プルダウンフィールドシーケンスに従って出力映像信号の電荷蓄積時間が変化するように、巡回カウンタ４０５からのカウンタ値が１または５の場合第１シャッターパルスタイミング発生器４０６のシャッターパルスタイミング（電荷蓄積時間１／７５秒）を選択し、２から４の間第２シャッターパルスタイミング発生器４０７のシャッターパルスタイミング（電荷蓄積時間１／６０秒）を選択してシャッターパルスタイミングをシャッターパルス発生器４０９に供給する。シャッターパルス発生器４０９は変動制御部４０４からのシャッターパルスタイミングに従ってシャッターパルスを生成しＣＣＤ４０１に供給する。図５の５０２の第１フィールドおよび第２フィールドでは１／７５秒間電荷が蓄積された映像信号が出力されるようにシャッターパルスが図５の５０５のタイミングでＣＣＤ４０１に供給され、ＣＣＤ４０１はこのタイミングでそれまで蓄積していた電荷を放出する。同様に第３、第４、および第５フィールドでは１／６０秒間電荷が蓄積された映像信号が出力されるようにシャッターパルスタイミングが供給されるが、シャッターパルスタイミングが１／６０秒の場合、制御パルス発生器４０３から供給される読出しパルスとシャッターパルスタイミングが同期するので、この場合シャッターパルスは供給しない。
【００３０】
メモリ制御部４１２はフィールドメモリ４１０に対し、図５の５０８に示すように前記カウンタ値が１または３の場合に書き込みを実施し、図５の５０９に示すように前記カウンタ値が２、４、および５の場合に読み出しを実施するように指示を行う。さらにメモリ制御部４１２は出力映像信号選択部４１１に対し、図５の５１０が示すようにフィールドメモリ４１０に書き込みを実施しているときは、ＣＣＤ４０１からの６０Ｉ映像信号を選択して出力するようにし、フィールドメモリ４１０から読み出しを実施しているときはフィールドメモリ４１０から読み出した６０Ｉ映像信号を選択して出力するように制御する。その結果、２：３プルダウンシーケンスに従って選択された映像信号が出力される。
【００３１】
また、図６に示すように２：３：３：２プルダウンシーケンスに従ってＣＣＤ４０１での出力映像信号の電荷蓄積時間と出力映像信号選択部４１１からの出力映像信号の制御を行ってもよい。その場合巡回カウンタ４０５は図６の６０Ｉ映像信号のフレーム同期信号６０１の立上り立下りエッジでカウントアップし１０フィールドで巡回するカウンタ値を切替器４０８に供給する。切替器４０８は２：３：３：２プルダウンシーケンスに従って、巡回カウンタ４０５からのカウンタ値が１、５、６、７、および１０の場合第１シャッターパルスタイミング発生器１０６のシャッターパルスタイミング（電荷蓄積時間１／７５秒）を選択し、２、３、４、８、および９の場合第２シャッターパルスタイミング発生器１０７のシャッターパルスタイミング（電荷蓄積時間１／６０秒）を選択してシャッターパルスタイミングをシャッターパルス発生器１０９に供給する。
【００３２】
さらに、メモリ制御部４１２はフィールドメモリ４１０に対し、図６の６０８に示すように前記カウンタ値が１、３、６および９の場合に書き込みを実施し、図６の６０９に示すように前記カウンタ値が２、４、５、７、８および１０の場合に読み出しを実施するように指示を行う。さらにメモリ制御部４１２は出力映像信号選択部４１１に対し、図６の６１０が示すようにフィールドメモリ４１０に書き込みを実施しているときは、ＣＣＤ４０１からの６０Ｉ映像信号を選択して出力するようにし、フィールドメモリ４１０から読み出しを実施しているときはフィールドメモリ４１０から読み出した６０Ｉ映像信号を選択して出力するように制御する。その結果、２：３：３：２プルダウンシーケンスに従って選択された映像信号が出力される。
【００３３】
このように、２：３プルダウン、２：３：３：２プルダウンシーケンス従い、出力される６０Ｉ映像信号の更新とＣＣＤ４０１における電荷蓄積時間の制御を組み合わせることで、２４Ｐ映像信号を入力することなく、６０Ｉ映像信号の入力に対しても、フィルムなどの２４Ｐ映像信号で撮影したような視覚効果を簡単に得ることができる。
【００３４】
なお、実施の形態１及び２では２：３：３：２プルダウン方式、２：３プルダウン方式の周期に合わせることは必ずしも必要ではなく、簡易的に２フィールド毎に制御値を切り替えるようにしてもよい。この場合、出力される映像は１秒間に３０回ＣＣＤでの電荷蓄積時間が変化することになり、３０フレーム／秒の映像を見ているような、本実施の形態と類似の視覚効果が得られる。ここで、実施の形態１及び２ではＣＣＤでの電荷蓄積時間を１／７５秒と１／６０秒で変動させることによりフリッカーを発生させるが、電荷蓄積時間はこの値に限らない。
【００３５】
また、本発明は、６０Ｉ映像信号に対してのみならず、インタレース方式の映像信号であれば適用することができる。
【００３６】
さらに、変動制御器としてマイコンを用いてシャッターパルスタイミングを制御すれば、様々な視覚効果を得ることができる。例えば、ＣＣＤでの電荷蓄積時間が徐々に長くなるように制御すればフェードイン、徐々に短くなるようにすればフェードアウトとなる。また、読み出しパルスが発生する直前にシャッターパルスを発生させることで、ＣＣＤでの電荷蓄積時間を限りなく短くすれば黒いフレームを出力させることができる。
【産業上の利用可能性】
【００３７】
本発明の映像信号処理装置は、フィルムで撮影したような映像を、２４Ｐ映像信号を入力することなく、簡単な回路構成と制御方式でＮＴＳＣ方式の受像機やＶＣＲ装置などに表示、あるいは記録できるという効果を有し、ディジタル化した映像信号の画像変換を行う映像信号処理装置などとして有用である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態１による、映像信号処理装置の構成を示すブロック図
【図２】本発明の実施の形態１による、映像信号処理装置の動作タイミング図
【図３】本発明の実施の形態１による、映像信号処理装置の動作タイミング図
【図４】本発明の実施の形態２による、映像信号処理装置の構成を示すブロック図
【図５】本発明の実施の形態２による、映像信号処理装置の動作タイミング図
【図６】本発明の実施の形態２による、映像信号処理装置の動作タイミング図
【図７】従来の映像信号処理装置を示すブロック図
【図８】従来の映像信号処理装置による、動作タイミング図
【符号の説明】
【００３９】
１０１    撮像素子ＣＣＤ
１０２    同期信号発生器
１０３    制御パルス発生器
１０４    変動制御部
１０５    巡回カウンタ
１０６    第１シャッターパルスタイミング発生器
１０７    第2シャッターパルスタイミング発生器
１０８    切替器
１０９    シャッターパルス発生器
２０１    ６０Ｉ映像信号のフレーム同期信号のタイミング図
２０２    ＣＣＤ１０１からの６０Ｉ出力映像信号のタイミング図
２０３    巡回カウンタ値
２０４    読み出しパルス発生タイミング図
２０５    シャッターパルス発生タイミング図
２０６    電荷蓄積量の模式図
２０７    出力映像信号の電荷蓄積時間
３０１    ６０Ｉ映像信号のフレーム同期信号のタイミング図
３０２    ＣＣＤ１０１からの６０Ｉ出力映像信号のタイミング図
３０３    巡回カウンタ値
３０４    読み出しパルス発生タイミング図
３０５    シャッターパルス発生タイミング図
３０６    電荷蓄積量の模式図
３０７    出力映像信号の電荷蓄積時間
４０１    撮像素子ＣＣＤ
４０２    同期信号発生器
４０３    制御パルス発生器
４０４    変動制御部
４０５    巡回カウンタ
４０６    第１シャッターパルスタイミング発生器
４０７    第2シャッターパルスタイミング発生器
４０８    切替器
４０９    シャッターパルス発生器
４１０    フィールドメモリ
４１１    出力映像選択部
４１２    メモリ制御部
５０１    ６０Ｉ映像信号のフレーム同期信号のタイミング図
５０２    ＣＣＤ４０１からの６０Ｉ出力映像信号のタイミング図
５０３    巡回カウンタ
５０４    読み出しパルス発生タイミング図
５０５    シャッターパルス発生タイミング図
５０６    電荷蓄積量の模式図
５０７    出力映像信号の電荷蓄積時間
５０８    フィールドメモリ書き込みのタイミング図
５０９    フィールドメモリ読み出しのタイミング図
５１０    出力映像選択部からの出力映像信号のタイミング図
６０１    ６０Ｉ映像信号のフレーム同期信号のタイミング図
６０２    ＣＣＤ４０１からの６０Ｉ出力映像信号のタイミング図
６０３    巡回カウンタ
６０４    読み出しパルス発生タイミング図
６０５    シャッターパルス発生タイミング図
６０６    電荷蓄積量の模式図
６０７    出力映像信号の電荷蓄積時間
６０８    フィールドメモリ書き込みのタイミング図
６０９    フィールドメモリ読み出しのタイミング図
６１０    出力映像選択部からの出力映像信号のタイミング図
７０１    ２４Ｐ映像信号入力端子
７０２    ２４Ｐ映像信号のフレーム同期信号入力端子
７０３    ６０Ｉ映像信号のフレーム同期信号入力端子
７０４    フレームメモリ
７０５    フレームメモリ
７０６    書き込み・読み出し制御手段
７０７    メモリ出力選択手段
７０８    プルダウン制御手段
７０９    ６０Ｉ映像信号出力端子
８０１    ２４Ｐ映像信号のフレーム同期信号のタイミング図
８０２    ２４Ｐ映像信号のタイミング図
８０３    フレームメモリ５４書き込み制御タイミング図
８０４    フレームメモリ５５書き込み制御タイミング図
８０５    ６０Ｉ映像信号のフレーム同期信号のタイミング図
８０６    ６０Ｉ映像信号のタイミング図
【図１】
2005151217.tif 000003
【図２】
2005151217.tif 000004
【図３】
2005151217.tif 000005
【図４】
2005151217.tif 000006
【図５】
2005151217.tif 000007
【図６】
2005151217.tif 000008
【図７】
2005151217.tif 000009
【図８】
2005151217.tif 000010