(57)【要約】【課題】  不要な変動信号が存在する状況にあっても効果的な信号処理回路を提供する。【解決手段】  ディジタル回路部１２０で雑音を適応的に予測し、これを減算信号としてアナログ回路部１１０に出力する。減算信号はＤ／Ａ変換器１１４を通して減算回路１１１に入力され、減算回路１１１でアナログ入力信号から雑音が除去される。そして、減算回路１１１の出力が可変増幅回路１１２で増幅され、Ａ／Ｄ変換器１１３でディジタル信号に変換される。【選択図】  図２
2005294888.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号である入力信号から減算処理を行う減算回路と、
前記減算回路の出力を増幅する増幅回路と、
前記増幅回路の出力をディジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器で生成されたディジタル信号を処理するディジタル回路部と、
を具備し、
前記ディジタル回路部は、前記入力信号の属性によって変化する不要な信号を生成し、この不要な信号はアナログ信号に変換された後、前記減算回路に入力されることを特徴とした信号処理回路。
【請求項２】
前記ディジタル回路部は、前記増幅回路の増幅度を表す増幅度信号を更に生成し、前記増幅度信号の値は、前記増幅回路の出力振幅が前記Ａ／Ｄ変換器の入力レベル範囲を超えない範囲で決定されることを特徴とした請求項１に記載の信号処理回路。
【請求項３】
前記不要な信号は、前記入力信号に含まれる雑音に相当する信号を含むことを特徴とする請求項１又は２に記載の信号処理回路。
【請求項４】
前記入力信号はフレーム転送方式ＣＣＤから出力された信号であり、前記雑音はスミア雑音を含み、前記ディジタル回路部において、前記フレーム転送方式ＣＣＤにおける撮像時間と転送時間をもとに前記スミア雑音に相当する信号を生成することを特徴とする請求項３に記載の信号処理回路。
【請求項５】
前記ディジタル回路部は論理回路とメモリとを備え、
前記メモリに複数枚の画像データを参照画像データとして記憶し、
前記論理回路は前記参照画像データから予測画像データを生成し、
前記不要な信号はこの予測画像データに相当する信号が含まれることを特徴とする請求項１又は２に記載の信号処理回路。
【請求項６】
アナログ信号である入力信号から雑音に相当する信号を減算する減算回路と、
前記減算回路の出力を増幅する増幅回路と、
前記雑音に相当する信号を生成する雑音予測回路と、
を備え、前記雑音予測回路は、前記雑音に相当する信号を、前記入力信号を発生した系に応じて定めることを特徴とする信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置等から出力されたアナログ信号を増幅後、ディジタル信号に変換する信号処理回路に関する。
【背景技術】
【０００２】
従来より、撮像装置からの入力信号のように、使用条件によりダイナミックレンジが大きく増減するようなアナログ信号をアナログ／ディジタル変換（Ａ／Ｄ変換）する場合、Ａ／Ｄ変換回路の前段に可変増幅回路を配置し、アナログ信号振幅がＡ／Ｄ変換回路の入力電圧範囲を超えない範囲で、可変増幅回路の増幅度を制御することが一般的である（例えば、特許文献１参照）。これは、ディジタル信号へ変換する際の擬似的な分解能を、向上させるためである。
【０００３】
例えば、Ａ／Ｄ変換回路の分解能を１０ビット、入力電圧範囲を１Ｖとする。今、外部からのアナログ入力信号振幅が０．５Ｖであるとした場合、可変増幅回路の増幅度を２倍に制御し、その信号振幅を１Ｖに増幅してＡ／Ｄ変換回路に入力する。Ａ／Ｄ変換回路は、信号振幅が１Ｖに増幅されたアナログ信号を１０ビットの分解能でディジタル信号に変換する。これは、０．５Ｖの振幅を持つアナログ信号を擬似的に１１ビットの分解能でディジタル信号に変換したことと等価である。
【０００４】
また、外部からのアナログ入力信号振幅が０．２５Ｖであった場合、可変増幅回路の増幅度を４倍に制御し、その信号振幅を１Ｖに増幅して、Ａ／Ｄ変換回路で１０ビットの分解能でディジタル信号に変換する。この場合、０．２５Ｖの振幅を持つアナログ信号は、擬似的に１２ビットの分解能でディジタル信号に変換したことと等価である。このように、入力されたアナログ信号振幅が小さいほど、可変増幅回路の増幅度を上げることにより、その擬似的な分解能を向上させることができる。
【０００５】
さて、外部より入力されるアナログ入力信号には、後段のディジタル回路部で必要とする情報（例えば、画素電荷信号など）の他に、オフセット信号や、雑音などの不要な信号が含まれる。一般的に、アナログ入力信号はこの不要な信号を含んだまま可変増幅回路で増幅され、増幅後のアナログ信号がＡ／Ｄ変換回路でディジタル信号に変換される。そして、不要な信号はディジタル回路部で除去される。しかし、このような構成は、擬似的な分解能の向上を無意味に妨げることになる。
【０００６】
これに対し、不要な信号を可変増幅回路の前段に設けた減算回路で除去できる構成が非特許文献１のＦｉｇｕｒｅ  １．に開示されている。これは、あらかじめ定めた黒レベル・オフセット信号を、アナログ入力信号から減算する構成となっている。
【特許文献１】特開平５−４１７９７号公報
【非特許文献１】Y. Fujimoto et al, "A Switched-Capacitor Variable Gain Amplifier for CCD Image Sensor Interface System", ESSCIRC 2002, pp.363-366, 2002
【発明の開示】
【発明が解決しようとする課題】
【０００７】
非特許文献１で開示された構成において、可変増幅回路の前段で除去できるのはあらかじめ定められた固定値であり、変動値を除去することはできない。すなわち、不要な変動信号（例えば、固定パターン雑音やスミア雑音といった雑音、もしくは入力画像データと予測画像データとの差分画像データを算出する際の予測画像データに相当する信号など）については、これを含んだまま可変増幅回路で増幅し、Ａ／Ｄ変換回路でディジタル信号に変換することになるため、擬似的な分解能の向上が妨げられることになる。
【０００８】
本発明はこうした課題に鑑みてなされたものであり、その目的は、不要な変動信号が存在する状況にあっても効果的な信号処理回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、信号処理回路に関する。この回路は、アナログ信号である入力信号から減算処理を行う減算回路と、前記減算回路の出力を増幅する増幅回路と、前記増幅回路の出力をディジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器で生成されたディジタル信号を処理するディジタル回路部と、を具備し、前記ディジタル回路部は、前記入力信号の属性によって変化する不要な信号を生成し、この不要な信号はアナログ信号に変換された後、前記減算回路に入力されることを特徴とする。この態様によれば、不要な信号を増幅回路の前段で減算することができ、より精度の高い信号処理が実現できる。
【００１０】
前記入力信号の属性とは、例えば、現在入力されている入力信号が前記撮像装置のどの領域から出力されたか、を表すものを含んでよく、また、現在入力されている入力信号が前記撮像装置のどの画素から出力されたか、を表すものを含んでもよい。その他、入力信号の大きさや入力された時間など、入力信号に係わる任意の情報を含めてよい。
【００１１】
前記ディジタル回路部は、前記増幅回路の増幅度を表す増幅度信号を更に生成してもよく、この場合、前記増幅度信号の値は、前記増幅回路の出力振幅が前記Ａ／Ｄ変換器の入力レベル範囲を超えない範囲で決定されてもよい。これによると、不要な信号が取り除かれた信号に対して、擬似的な分解能をより大きくすることができる。
【００１２】
前記不要な信号は、前記入力信号に含まれる雑音に相当する信号を含んでもよい。これによると、入力信号より雑音を除去して増幅回路で増幅するので、雑音を含む入力信号に対し、より精度の高い信号処理が実現できる。
【００１３】
前記入力信号はフレーム転送方式ＣＣＤから出力された信号であってもよく、この場合、前記雑音はスミア雑音を含み、前記ディジタル回路部において、前記フレーム転送方式ＣＣＤにおける撮像時間と転送時間をもとに前記スミア雑音に相当する信号を生成してもよい。これによると、フレーム転送方式ＣＣＤに特有のスミア雑音を増幅前に除去できるので、フレーム転送方式ＣＣＤから出力された信号に対しより精度の高い信号処理が実現できる。
【００１４】
前記ディジタル回路部は論理回路とメモリとを備えてもよく、この場合、前記メモリに複数枚の画像データを参照画像データとして記憶し、前記論理回路は前記参照画像データから予測画像データを生成し、前記不要な信号はこの予測画像データに相当する信号が含まれるようにしてもよい。これによると、入力信号から予測画像データを減算して得られる差分画像データに対して、より精度の高い信号処理が実現できる。
【００１５】
本発明の別の態様も、信号処理回路に関する。この回路は、アナログ信号である入力信号から雑音に相当する信号を減算する減算回路と、前記減算回路の出力を増幅する増幅回路と、前記雑音に相当する信号を生成する雑音予測回路と、を備え、前記雑音予測回路は、前記雑音に相当する信号を、前記入力信号を発生した系に応じて定めることを特徴とする。この態様によれば、処理系に応じて雑音信号を予測するので、様々な入力に対してより精度の高い信号処理が実現できる。
【００１６】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を回路、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１７】
本発明によれば、不要な変動信号を可変増幅回路の前段で減算することにより、より精度の高い信号処理が実現できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の好適な実施の形態をもとに説明する。この実施形態は、撮像装置であるフレーム転送方式ＣＣＤより入力されたアナログ入力信号から、ディジタル回路部で予測したスミア雑音を減算した上で増幅し、ディジタル信号に変換する信号処理回路に関する。
【００１９】
スミア雑音は、撮像装置に強い光が入射された時に、撮像装置の撮像部で発生した電荷が電荷転送部に漏れ、縦方向に光の筋が発生する現象のことである。また、フレーム転送方式ＣＣＤにおいては、その構成からさらに特有のスミア雑音が発生する。
【００２０】
図１（ａ）は、フレーム転送方式ＣＣＤの構成を示した図である。フレーム転送方式ＣＣＤは、入射された光を電荷に変換する撮像部１１と、光が遮蔽された蓄積部１２と、蓄積部から転送された電荷を出力回路１４へ転送する水平転送部１３と、電荷を電圧に変換し外部へ出力する出力回路１４とからなる。撮像部１１は垂直転送部を兼ねており、撮像期間に撮像部１１で変換された電荷は、撮像期間後に素早く蓄積部１２に転送され、これ以上光が入射されるのを防ぐ構造になっている。
【００２１】
図１（ｂ）は、蓄積部１２に蓄積された各画素における信号電荷の内訳を示した図である。蓄積部１２に蓄積された各画素における信号電荷は、画素電荷、スミア雑音、その他の雑音に分けられる。画素電荷は、撮像期間に入射された光によって発生した電荷量であり、これが真の画像情報である。
【００２２】
スミア雑音は、撮像期間直後、撮像部１１から蓄積部１２へ電荷が転送される転送期間中に、撮像部１１に入射された光によって生成された電荷が蓄積されたものである。すなわち、このスミア雑音は、フレーム転送方式ＣＣＤの撮像部１１が垂直転送部を兼用する構造のために発生するもので、撮像期間外に発生した不要な信号電荷である。
その他の雑音は、ＣＣＤ内で発生する様々な雑音であり、製造プロセスや基板の結晶品質などに起因する固定パターン雑音や、各素子の揺らぎによるランダム雑音を含む。
【００２３】
図１（ｃ）は、図１（ａ）に示した画素１、画素２、画素３、画素４それぞれにおいて、図１（ｂ）の各信号電荷の占める割合を示した図である。この図から撮像部１１から蓄積部１２へ転送する距離が長くなるほど、スミア雑音が多くなることが見て取れる。これは、転送距離が長ければ転送期間中に光にさらされる時間も長くなるからである。
【００２４】
先に説明したように、画素電荷は、撮像期間中に入射された光に応じて発生するのに対し、スミア雑音は、転送期間中に入射された光に応じて発生する。したがって、スミア雑音の大きさは、出力された信号電荷から撮像時間と転送時間とをもとに予測することが可能である。
【００２５】
以下、図１（ｃ）を用いて、各画素のスミア雑音の予測方法について説明する。ここでは、撮像期間と転送期間で同じ強度の光が撮像部１１に入射されていると仮定する。スミア雑音を予測する場合、蓄積部１２に最も近い画素１から予測する。画素１の画素電荷の大きさ１Ａとスミア雑音の大きさ１Ｂとの比（１Ａ：１Ｂ）は、撮像時間ＴＡと１画素分を垂直転送するのにかかる時間ＴＢとの比（ＴＡ：ＴＢ）で表すことができる。したがって、画素１の信号電荷の大きさを１Ｓ、その他の雑音の大きさを１Ｎとすると、画素１におけるスミア雑音の大きさ１Ｂは次式のようになる。
１Ｂ＝ＴＢ・（１Ｓ−１Ｎ）／（ＴＡ＋ＴＢ）  ・・・  （１）
【００２６】
次に、画素２のスミア雑音を予測する。画素２に蓄積された電荷は、撮像部１１の画素１を通って蓄積部１２に転送される。したがって、蓄積部１２に転送された段階で画素２の信号電荷２Ｓには、画素１のスミア雑音も含まれる。一方、画素２の画素電荷の大きさ２Ａと画素２で発生するスミア雑音の大きさ２Ｂとの比は、画素１と同様、撮像時間ＴＡと１画素分を垂直転送するのにかかる時間ＴＢとの比（ＴＡ：ＴＢ）で表すことができる。したがって、その他の雑音の大きさを２Ｎとすると、画素２におけるスミア雑音の大きさ２Ｂは次式のようになる。
２Ｂ＝ＴＢ・（２Ｓ−２Ｎ−１Ｂ）／（ＴＡ＋ＴＢ）  ・・・  （２）
【００２７】
画素３についても画素２と同様に求めることができる。すなわち、画素３は、撮像部１１の画素１、画素２を通って蓄積部１２に転送されるため、画素１と画素２のスミア雑音１Ｂ、２Ｂが画素３の信号電荷３Ｓに含まれる。そして、画素３の画素電荷の大きさ３Ａと画素３で発生するスミア雑音の大きさ３Ｂとの比は、撮像時間ＴＡと１画素分を垂直転送するのにかかる時間ＴＢとの比（ＴＡ：ＴＢ）で表すことできるので、画素３におけるその他の雑音の大きさを３Ｎとすると、画素３におけるスミア雑音の大きさ３Ｂは次式のようになる。
３Ｂ＝ＴＢ・（３Ｓ−３Ｎ−１Ｂ−２Ｂ）／（ＴＡ＋ＴＢ）  ・・・  （３）
【００２８】
以後、垂直方向に順次、各画素のスミア雑音を予測していく。予測の方法は、予測対象となる画素の信号電荷から、その画素のその他の雑音と、蓄積部１２まで転送される間に通過する撮像部１１の各画素のスミア雑音とを差し引き、差し引いた値に対して、撮像時間ＴＡと１画素分を垂直転送するのにかかる時間ＴＢとの比（ＴＡ：ＴＢ）で比例配分する。
【００２９】
なお、以上の説明の中で、その他の雑音を差し引いたが、その他の雑音は、予測値として任意に設定した値を差し引いてもよい。この任意に値はゼロも含まれる。また、その他の雑音のうち、固定パターン雑音については測定することが可能であるため、測定によって求められた固定パターン雑音をその他の雑音として差し引いてもよい。もしくは、測定によって求められた固定パターン雑音に、ランダム雑音として任意に設定された値が足し合わされたものを、その他の雑音として差し引いてもよい。これにより、予測したスミア雑音は正確な値ではない可能性もあるが、本発明の実施形態では、スミア雑音の予測値を求めることが重要であり、正確な値を求める必要はない。
【００３０】
次に、本発明の実施の形態に係る信号処理回路１００について説明する。図２は、本発明の実施の形態に係る信号処理回路１００の構成を示すブロック図である。信号処理回路１００は、フレーム転送方式ＣＣＤ２００から入力されたアナログ入力信号を増幅し、ディジタル信号に変換するアナログ回路部１１０と、アナログ回路部で変換されたディジタル信号に対しディジタル処理を行うディジタル回路部１２０と、フレーム転送方式ＣＣＤ２００を駆動する駆動回路部１３０を具備している。なお、信号処理回路１００とフレーム転送方式ＣＣＤ２００により、ディジタルカメラを構成することができる。
【００３１】
アナログ回路部１１０は、アナログ入力信号を被減算数として減算処理を行う減算回路１１１と、増幅率が変更可能で、減算回路１１１で減算処理されたアナログ信号を増幅する可変増幅回路１１２と、可変増幅回路１１２で増幅されたアナログ信号をディジタル信号に変換するＡ／Ｄ変換器１１３と、を具備している。また、ディジタル回路部１２０より入力された減算信号をアナログ信号に変換するＤ／Ａ変換器１１４も備え、Ｄ／Ａ変換器１１４の出力は減算数として減算回路１１１に入力される。さらに、ディジタル回路部１２０より入力された増幅度信号が可変増幅回路１１２に入力され、可変増幅回路１１２は増幅度信号で示された増幅度に従って増幅処理を行う。
【００３２】
ディジタル回路部１２０は、アナログ回路部より入力されたディジタル信号やその他のディジタル信号に対し、所定の処理を施す論理回路１２１と、一時的にデータを記憶するメモリ１２２と、を備える。また、論理回路１２１は、スミア雑音予測回路１２３を含み、スミア雑音の大きさを予測する。スミア雑音予測回路１２３で予測された値は、減算信号としてアナログ回路部１１０へ出力される。また、スミア雑音の予測値にもとに、増幅回路の出力振幅が前記Ａ／Ｄ変換器の入力レベル範囲を超えない範囲で増幅度信号の値が決定される。
【００３３】
駆動回路部１３０は、フレーム転送方式ＣＣＤ２００の駆動信号を生成するほか、フレーム転送方式ＣＣＤ２００から出力されているデータがどの画素位置のものであるかを示すアドレスも生成する。このアドレスはディジタル回路部１２０に入力される。また、フレーム転送方式ＣＣＤ２００を駆動するためのパラメータである撮像時間ＴＡと転送時間ＴＢも駆動回路部１３０からディジタル回路部１２０へ入力される。
【００３４】
信号処理回路１００の動作を説明する。まず、駆動回路部１３０の駆動信号に従って、フレーム転送方式ＣＣＤ２００で撮像が行われた後、フレーム転送方式ＣＣＤ２００内で信号電荷が信号電圧に変換され、この信号電圧がアナログ入力信号として１画素ずつ出力される。そして、このアナログ入力信号は、はじめは減算回路１１１による減算処理がなされずに可変増幅回路１１２によって増幅され、Ａ／Ｄ変換器によってディジタル信号に変換された後、ディジタル回路部１２０に入力される。
【００３５】
論理回路１２１に備えられたスミア雑音予測回路１２３は、アナログ回路部１１０より入力されたディジタル信号と、駆動回路部１３０から入力された撮像時間ＴＡ及び転送時間ＴＢをもとに、先に述べたスミア雑音の予測方法により、各画素のスミア雑音を予測する。このスミア雑音の予測値は一旦メモリ１２２に記憶される。
【００３６】
以上の動作は、フレーム転送方式ＣＣＤのすべての画素について、その信号電圧が読み出されるまで行われ、最終的に全画素のスミア雑音の予測値がメモリ１２２に記憶される。
【００３７】
次に、駆動回路部１３０の駆動信号に従って、再度フレーム転送方式ＣＣＤ２００で撮像が行われ、各画素の信号電圧がアナログ入力信号として出力される。この時、論理回路１２１は、駆動回路部１３０から出力されるアドレスにしたがって、フレーム転送方式ＣＣＤ２００から出力されているアナログ入力信号の画素と同じ画素のスミア雑音を、メモリ１２２から読み出し、それを減算信号として出力する。すなわち、信号電荷の大きさと撮像時間、転送時間に基いて求めた各画素のスミア雑音を、現在入力されているアナログ入力信号がフレーム転送方式ＣＣＤ２００のどの画素から出力されたかに応じて選択し、減算信号として出力することになる。つまり、減算信号は、アナログ入力信号の属性である、信号電荷の大きさ、撮像時間、転送時間、及び現在入力されているアナログ入力信号がフレーム転送方式ＣＣＤ２００のどの画素から出力されたかによって、適応的に変化する。
【００３８】
減算信号はＤ／Ａ変換器１１４によってアナログ信号に変換され、このアナログ信号を減算数として  
減算回路１１１に入力する。減算回路は被減算数であるアナログ入力信号から減算数を減算する。すなわち、アナログ入力信号からスミア雑音が除去されることになり、減算後のアナログ信号は、ほぼ真の画像情報を表す画素電荷信号で構成される。
【００３９】
減算後のアナログ信号は、可変増幅回路１１２に入力され、可変増幅回路１１２の出力がＡ／Ｄ変換器１１３の入力範囲を超えない範囲で決定された増幅度に従って増幅される。そして、増幅されたアナログ信号をＡ／Ｄ変換器１１３によってディジタル信号に変換し、ディジタル回路部１２０へ出力され、所定の画像処理演算が施される。
このように、不要な変動信号を可変増幅回路の前段で減算することにより、より精度の高い信号処理が実現できる。
【００４０】
したがって、以上の構成によれば、信号電荷の大きさ、撮像時間、転送時間、及び現在入力されているアナログ入力信号が撮像装置のどの画素から出力されたかによって変化するスミア雑音を適応的に予測し、これを可変増幅回路で増幅する前にアナログ入力信号から除去できる。これにより、可変増幅回路で増幅する信号は、真の画像情報を表す画素電荷信号でほぼ構成された信号となるため、より精度の高い信号処理が実現できる。
【００４１】
なお、この実施の形態において、フレーム転送方式ＣＣＤについて説明したが、これに限るものではなく、他の撮像装置で発生したスミア雑音を予測し、アナログ入力信号から減算するように構成してもよい。この場合、スミア雑音の予測方法は、撮像装置の構成に合わせて決定される。
【００４２】
図３は、別の実施の形態に係る信号処理回路１００の構成を示したブロック図である。この信号処理回路１００は、撮像素子３００から入力されたアナログ信号を、ディジタル回路部で予測した固定パターン雑音を減算した上で増幅し、ディジタル信号に変換する信号処理回路に関する。この構成は、図２に示した信号処理回路１００の構成と類似しているので、この実施の形態に特徴的な点のみを説明し、それ以外の説明は省略する。なお、本実施の形態においても、信号処理回路１００と撮像素子３００により、ディジタルカメラを構成することができる。
【００４３】
光を遮蔽した状態で、駆動回路部１３０により生成された駆動信号により、撮像素子３００が駆動されると、撮像素子３００から出力されるアナログ入力信号は、固定パターン雑音とランダム雑音とが足し合わされたものになる。そこで、まずこのようなアナログ入力信号をアナログ回路部１１０に入力し、減算回路１１１による減算処理は行わず、可変増幅回路１１２、Ａ／Ｄ変換器１１３を通して、ディジタル信号に変換して、ディジタル回路部１２０に入力する。
【００４４】
論理回路１２１では、撮像素子３００の全画素に対して、入力されたディジタル信号から固定パターン雑音を予測し、メモリ１２２の固定パターン雑音記憶領域１２４に記憶する。固定パターン雑音の予測方法としては、ランダム雑音をある一定の値と仮定してディジタル信号から差し引く方法がある。また、入力されたディジタル信号をそのまま固定パターン雑音の予測値としてもよい。また、光を遮蔽した状態のまま、撮像素子３００を複数回撮像し、固定パターン雑音とランダム雑音からなる複数枚の画像データを取得した上で、複数の画像データにＬＰＦ（Low Path Filter）を通すことにより、ランダム雑音を除去して固定パターン雑音を予測してもよい。
【００４５】
つづいて、撮像素子３００によって画像を撮像する場合、論理回路１２１は駆動回路部１３０から出力されるアドレスにしたがって、撮像素子３００から出力されているアナログ入力信号の画素と同じ画素の固定パターン雑音を固定パターン雑音記憶領域１２４から読み出し、それを減算信号として出力する。すなわち、減算信号は、現在入力されているアナログ入力信号が撮像素子３００のどの画素から出力されたか、というアナログ入力信号の属性によって、適応的に変化する。
【００４６】
この減算信号はＤ／Ａ変換器１１４を通って減算数として減算回路に入力され、減算回路でアナログ入力信号から不要な信号（この実施の形態では固定パターン雑音）を減算した後、減算後のアナログ信号が、可変増幅回路１１２でＡ／Ｄ変換器１１３の入力範囲を超えない範囲で決定された増幅度信号に基いて増幅され、Ａ／Ｄ変換器１１３によってディジタル信号に変換されて、ディジタル回路部１２０に出力される。
【００４７】
したがって、以上の構成によれば、撮像素子３００に固有の固定パターン雑音を適応的に予測し、これを可変増幅回路で増幅する前にアナログ入力信号から除去できる。これにより、可変増幅回路で増幅する信号は、真の画像情報を表す画素電荷信号でほぼ構成された信号となるため、より精度の高い信号処理が実現できる。
【００４８】
図４は、さらに別の実施の形態に係る信号処理回路１００の構成を示したブロック図である。この信号処理回路１００は、入力画像データと予測画像データから差分画像データを算出し、この差分画像データに対して演算を行う。従来は、差分画像データの算出をディジタル回路部で行っていたが、本実施の形態では、撮像素子３００から入力されたアナログ信号に対して、ディジタル回路部で生成した予測画像信号を減算して差分画像信号を得、この差分画像信号を増幅して、ディジタル信号に変換する。この構成は、図２に示した信号処理回路１００の構成と類似しているので、この実施の形態に特徴的な点のみを説明し、それ以外の説明は省略する。なお、本実施の形態においても、信号処理回路１００と撮像素子３００により、ディジタルカメラを構成することができる。
【００４９】
ディジタル回路部１２０のメモリ１２２には、フレームメモリ領域１２６が設けてあり、そこにあらかじめ複数枚の画像データが参照画像データとして記憶されている。また、論理回路１２１には、予測画像生成回路１２５が備えられている。
【００５０】
撮像素子３００により出力される画像信号に対し、参照画像による予測処理を行わない場合、アナログ回路部１１０は減算回路１１１による減算処理を行うことなく、アナログ入力信号をそのまま可変増幅回路１１２で増幅後、Ａ／Ｄ変換器１１３でディジタル信号に変換して、ディジタル回路部１２０へ入力する。
一方、撮像素子３００により出力される画像信号に対し、参照画像による予測処理を行う場合は、以下のような動作を行う。
【００５１】
まず、駆動回路部１３０により生成されたアドレスにしたがって、予測画像生成回路１２５は、現在、撮像素子３００より入力されているアナログ入力信号が撮像素子３００のどの領域から出力されたかを判断し、あらかじめフレームメモリ領域１２６に記憶されている参照画像データから、必要な領域の画像データを１つ、或いは複数読み出し、所定の処理を施して、予測画像データを生成する。そして、論理回路１２１は、駆動回路部１３０により生成されたアドレスにより、現在入力されているアナログ入力信号の画素位置に合わせて、予測画像の中から対応する画素データを選択する。この画素データに相当する信号が減算信号としてアナログ回路部１１０に出力される。したがって、この減算信号は、現在入力されているアナログ入力信号が撮像素子３００のどの領域、およびどの画素から出力されたか、というアナログ入力信号の属性によって、適応的に変化する。
【００５２】
この減算信号はＤ／Ａ変換器１１４を通って減算数として減算回路に入力される。減算回路は、アナログ入力信号から予測画像データに相当する信号を減算して差分画像データを求める。この差分画像データが、可変増幅回路１１２でＡ／Ｄ変換器１１３の入力範囲を超えない範囲で決定された増幅度信号に基いて増幅され、Ａ／Ｄ変換器１１３によってディジタル信号に変換されて、ディジタル回路部１２０に出力される。
【００５３】
したがって、以上の構成によれば、予測画像データを適応的に生成し、これを可変増幅回路で増幅する前にアナログ入力信号から除去して差分画像データを求めることができる。この差分画像データを可変増幅回路で増幅するため、差分画像データに対して、より精度の高い信号処理が実現できる。
以上、本発明を実施の形態をもとに説明した。これらの実施の形態は例示であり、それらの各構成要素の組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５４】
例えば、図２の信号処理回路１００と図３の信号処理回路１００を組み合わせて信号処理回路を構成してもよい。この場合、スミア雑音と固定パターン雑音の両方を、実施の形態で説明した方法に基いてディジタル回路部１２０で予測し、これらの和を減算信号として入力信号から除去できる。また、入力信号に含まれる雑音において、固定パターン雑音がスミア雑音と比して無視できるほど小さい場合は、スミア雑音のみを予測し、これを減算信号としてもよい。或いは、スミア雑音が固定パターン雑音と比して無視できるほど小さい場合は、固定パターン雑音のみを予測して、これを減算信号としてもよい。この構成によれば、入力を発生した系に応じて雑音信号を予測するので、様々な入力に対してより精度の高い信号処理が実現できる。
【図面の簡単な説明】
【００５５】
【図１】（ａ）、（ｂ）、（ｃ）は、フレーム転送方式ＣＣＤの構成と、フレーム転送方式ＣＣＤで蓄積された信号電荷の内訳を説明する図である。
【図２】本発明の実施の形態に係る信号処理回路のブロック図である。
【図３】本発明の別の実施の形態に係る信号処理回路のブロック図である。
【図４】本発明のさらに別の実施の形態に係る信号処理回路のブロック図である。
【符号の説明】
【００５６】
１００  信号処理回路、
１１０  アナログ回路部、
１１１  減算回路、
１１２  可変増幅回路、
１１３  Ａ／Ｄ変換器、
１１４  Ｄ／Ａ変換器、
１２０  ディジタル回路部、
１２１  論理回路、
１２２  メモリ、
１２３  スミア雑音予測回路、
１２４  固定パターン雑音記憶領域、
１２５  予測画像生成回路、
１２６  フレームメモリ領域、
１３０  駆動回路部、
２００  フレーム転送方式ＣＣＤ、
３００  撮像素子。
【図１】
2005294888.tif 000003
【図２】
2005294888.tif 000004
【図３】
2005294888.tif 000005
【図４】
2005294888.tif 000006