(57)【要約】【課題】  ＜０−１１＞−ジャスト方向から＜０１１＞方向に至る所望の方向に側面を有する段差領域を高い結晶性の埋め込み層で埋め込んで平坦化する技術を提供すること。【解決手段】  ＩｎＰ系（ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ）化合物半導体結晶の（１００）面上に設けられた、＜０−１１＞方向から＜０１１＞方向に至る所望の方向に側面を有する段差領域を埋め込むためのＩｎＰ系（ＩｎＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ）の埋め込み層を、原料ガスに有機塩素化物系ガスの一種である１，２−ジクロロエタン（Ｃ２Ｈ４Ｃｌ２）、１，２−ジクロロプロパン（Ｃ３Ｈ６Ｃｌ２）または１，２−ジクロロエチレン（Ｃ２Ｈ２Ｃｌ２）の何れかのガスを添加して気相成長させることとした。また、ストライプ状の段差領域の延在方向を＜０−１１＞方向から２．５度〜６．５度だけ＜０１１＞方向にオフして設けることとした。【選択図】      図２
2005223300.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰ系化合物半導体結晶の（１００）面上の＜０１１＞方向あるいは＜０−１１＞方向に設けられた凸状の段差領域をＩｎＰ系埋め込み層により埋め込む工程において、
１分子中に塩素原子が１個結合した炭素原子を少なくとも２つ含む有機塩素化物を添加した原料ガスを供給して前記埋め込み層を気相成長させることを特徴とする半導体素子の製造方法。
【請求項２】
前記炭素原子の数は２であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記有機塩素化物は、１，２−ジクロロエタン、１，２−ジクロロプロパン、または１，２−ジクロロエチレンの何れかであることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記化合物半導体結晶は、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＡｓＰの何れかであることを特徴とする請求項１から３のいずれか一項記載の半導体素子の製造方法。
【請求項５】
前記埋め込み層は、ＩｎＰ、ＩｎＧａＰ、またはＩｎＧａＡｓＰの何れかの化合物半導体結晶であることを特徴とする請求項１から３のいずれか一項記載の半導体素子の製造方法。
【請求項６】
前記埋め込み層はＭＯＣＶＤ法により気相成長され、
当該気相成長条件は、基板温度５６０〜６００℃、成長圧力１００〜７６０Ｔｏｒｒ、前記有機塩素化物のガス流量がＩｎ供給用のトリメチルインジウム（ＴＭＩ）ガス流量の６倍以上に設定されることを特徴とする請求項１から５のいずれか一項記載の半導体素子の製造方法。
【請求項７】
前記段差領域の形状は、ストライプ状、円柱状、または矩形の何れかであることを特徴とする請求項１から６のいずれか一項記載の半導体素子の製造方法。
【請求項８】
ＩｎＰ系化合物半導体結晶の（１００）面上に概ね＜０−１１＞方向に延在する凸状の段差領域を設ける工程と、
前記段差領域を有機塩素化物を添加した原料ガスを供給してＩｎＰ系埋め込み層をＭＯＣＶＤ法により気相成長させて前記段差領域を埋め込む工程と、を備え、
前記段差領域は、＜０−１１＞方向から２．５度以上６．５度以下の角度だけ＜０１１＞方向にオフして設けられていることを特徴とする半導体素子の製造方法。
【請求項９】
前記有機塩素化物は、１，２-ジクロロエタン、１，２−ジクロロエチレン、１，２−ジクロロプロパン、四塩化炭素、モノクロロエタン、モノクロロメタン、塩化水素、またはトリクロロエタンの何れかであることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記化合物半導体結晶は、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＡｓＰの何れかであることを特徴とする請求項８又は９に記載の半導体素子の製造方法。
【請求項１１】
前記埋め込み層は、ＩｎＰ、ＩｎＧａＰ、またはＩｎＧａＡｓＰの何れかの化合物半導体結晶であることを特徴とする請求項８又は９に記載の半導体素子の製造方法。
【請求項１２】
前記凸状の段差領域の上部表面に前記埋め込み層の成長を抑制するためのマスク層を設ける工程を備え、
前記埋め込み層の表面と前記段差領域の上部表面とが実質的に同じ高さとなるように前記埋め込み層が成膜されることを特徴とする請求項１から１１の何れか一項記載の半導体素子の製造方法。
【請求項１３】
前記埋め込み層の成膜は、前記凸状の段差領域の上部表面を被覆するように実行されることを特徴とする請求項１から１１の何れか一項記載の半導体素子の製造方法。
【請求項１４】
前記埋め込み層の成膜後に、当該埋め込み層の表面と前記段差領域の上部表面とが実質的に同じ高さとなるようにエッチングする工程を備えることを特徴とする請求項１３に記載の半導体素子の製造方法。
【請求項１５】
前記エッチングは、塩素を含有するガスを用いたドライエッチングにより実行されることを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項１６】
前記エッチングは、少なくとも塩酸：酢酸：過酸化水素水：水＝１：１：１：１の混合液を用いたウェットエッチングにより実行されることを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項１７】
前記段差領域は、半導体レーザ素子または光変調器の活性層の両側領域若しくは光検出器の光入射面領域の両側であることを特徴とする請求項１から１６の何れか一項記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の製造方法に関し、より詳細には、半導体基板上に形成されたメサなどの段差領域を結晶性の高い埋め込み層で平坦化することを可能とする半導体レーザなどの半導体素子の製造方法に関する。
【背景技術】
【０００２】
近年、半導体レーザと光ファイバを利用した光通信技術の発展がめざましく、各家庭におけるブロードバンド通信も安価に利用可能となっている。今後の個人ベースでの情報通信量の増大に伴って、近い将来にはＡＤＳＬに代わってＦＴＴＨ（Fiber To The Home）が主流になると予想されている。このような光通信技術の高度化により、半導体レーザをはじめとした光半導体素子に対する高性能化と低価格化の要請が厳しくなってきている。
【０００３】
図１は、従来より光通信に用いられている低コストの半導体レーザの構造例を説明するための図で、半導体レーザを［０１１］方向から眺めた場合の断面図である（例えば特許文献１参照）。この半導体レーザ１０では、裏面にｎ電極１７を備えたｎ型（１００）ＩｎＰ基板１１の主表面上に、ｎ型ＩｎＧａＡｓＰ層、ＩｎＧａＡｓＰ層、ｐ型ＩｎＰ層、ｐ型ＩｎＧａＡｓ層を順次積層させ、これら積層構造の一部を残すようにドライエッチングして凸状の段差領域（メサ構造）を形成し、この段差領域の各層をｎ型ＩｎＧａＡｓＰガイド層１２、ＩｎＧａＡｓＰ−ＭＱＷ活性層１３、ｐ型ＩｎＰクラッド層１４、およびｐ型ＩｎＧａＡｓコンタクト層１５としている。この段差領域の両サイドには、原料ガスに塩化メチル（ＣＨ３Ｃｌ）を添加した混合ガスを用いて有機金属気相成長（ＭＯＣＶＤ）させたＦｅドープ高抵抗埋め込み層１６が埋め込まれて平坦化されている。また、ｐ型ＩｎＧａＡｓコンタクト層１５の全面およびこれに隣接するＦｅドープ高抵抗埋め込み層１６の一部領域を暴露するように開口させたＳｉＯ２保護膜１９が設けられているとともに、ＳｉＯ２保護膜１９の開口部にはｐ型ＩｎＧａＡｓコンタクト層１５にバイアス印加するためのｐ電極１８が形成されている。
【０００４】
図１に示した構造の半導体レーザは、ＭＯＣＶＤ法による結晶成長プロセスが、積層構造の形成と埋め込み層の成膜の２回のみで済むために、その製造プロセスが比較的単純かつ簡単なものになるという特徴がある。また、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法に代表されるドライエッチング法は、液体エッチャントを用いるウェットエッチング法に比較して、エッチング量の制御性や再現性に優れていることに加え、広い面積領域を均一にエッチングすることが可能であるという利点がある。また、ＭＯＣＶＤ法は大口径の基板上に均一に結晶成長させることが可能な結晶成長方法であり、上記のドライエッチング法とともに、半導体レーザの量産化とコスト低減に適した技術である。さらに、埋め込み層成長後の表面に生じた凹凸を塩酸と酢酸を含む混合液でエッチングして段差領域の近傍（メサ近傍）を完全に平坦化する技術を適用すれば、電極形成プロセスでの高い歩留まりをも確保できるため低コスト化にも優れている。
【０００５】
しかしながら、段差領域の埋め込み後の結晶表面に生じる凹凸を上述の手法により除去して表面を平坦化するためには、埋め込み層表面が段差領域の表面よりも高くなるように、埋め込み層の膜厚を予め厚めに結晶成長させておくことが必要になる。このような厚めの埋め込み層成長を行うと、その結晶成長に要する原材料費や装置メンテナンス費用の増大および製造工程でのスループットの低下などの要因となり、半導体レーザの製造コストを上昇させる結果となる。例えば、高さ３．０μｍの段差領域を２．０μｍ／ｈの結晶成長速度の埋め込み層で埋め込む場合、本来は１．５時間程度の結晶成長時間となるところが、埋め込み層を厚めに成長させる必要から実質的結晶成長時間として約１．８時間を要することとなる。従って、段差領域の両サイドの領域に埋め込まれる埋め込み層の結晶成長直後（as-grown）の表面状態を平坦なものとし、埋め込み層成長後の表面凹凸除去プロセスを不要とすることが望ましい。
【０００６】
ところで、従来においては、せん亜鉛鉱型結晶構造の（１００）の結晶面方位の基板（例えばＩｎＰ基板）の上に＜０−１１＞方向にストライプ状に延在するＩｎＰの段差領域を、ＭＯＣＶＤ法で結晶成長させた高抵抗ＩｎＰ層で埋め込んで平坦化を試みる際には、Ｉｎの原料であるＴＭＩ（トリメチルインジウム）ガスとＰの原料であるＰＨ３（ホスフィン）ガスの混合ガスのみを供給して結晶成長することとされていた。
【０００７】
特許文献２には、このような供給ガスで＜０−１１＞方向に延在する段差領域の埋め込みを行うと、段差領域の側面に沿って（１１１）面をファセット面とする結晶が突起状に成長してしまうために平坦な埋め込みが阻害されるが、段差領域の延在方向を＜０−１１＞方向から５度以上オフした場合には段差領域の側面には（１１１）面の結晶成長が抑制されて平坦な埋め込みが可能となることが報告されている。なお、この特許文献２によれば、段差領域の延在方向の＜０−１１＞方向からのずれ（オフ角）が５度未満の場合には段差領域側面上に１μｍ以上の突起が生じてしまい、表面が平坦化しないとされている。このような事情を背景として、ＴＭＩガスとＰＨ３ガスの混合ガスのみを供給ガスとする従来の結晶成長技術においては、＜０−１１＞方向から５度未満のオフ角をもって延在する段差領域を平坦に埋め込むことは困難であった。
【０００８】
なお、段差領域が＜０１１＞方向に延在している場合には、原料ガスに有機塩素化物系ガスを添加して結晶成長を行うことにより良好な埋め込み層が得られることが知られており、そのような有機塩素化物系ガスとして、四塩化炭素、モノクロロエタン、モノクロロメタン、塩化水素、トリクロロエタンが報告されている（特許文献３参照）。
【特許文献１】特開２００２−１９８６１６号公報
【特許文献２】特開平１−１０１６２４号公報
【特許文献３】特開平８−９７５０９号公報
【非特許文献１】Takeuchi et al, “Comparison of chlorocarbons as an additive during MOVPE for flat burying growth of InP”, Journal of Crystal Growth (1997) vol.174, pp.611.
【発明の開示】
【発明が解決しようとする課題】
【０００９】
発明者が、＜０−１１＞−ジャスト方向へ延在する段差領域の埋め込み実験を行った結果によれば、特許文献３に開示されている上記いずれの有機塩素化物系ガスを添加させた場合にも、段差領域上端部でのＩｎＰ（１１１）Ａ面（Ｉｎ面）上に埋め込み層が結晶成長することに起因する凹凸の発生や、Ａ面上での積層欠陥の発生などの現象が確認され、良好な埋め込み層を得ることは困難であった。
【００１０】
このように、従来の埋め込み結晶成長技術では、＜０−１１＞方向へ延在する段差領域を平坦に埋め込むことが困難であり、素子作成に使用できるメサストライプ方位に自由度が制限されるという問題があった。
【００１１】
本発明は、＜０−１１＞−ジャスト方向から＜０１１＞方向に至る所望の方向に側面を有する段差領域を、高い結晶性の埋め込み層で埋め込むことで平坦化を可能とする技術を提供するものである。
【課題を解決するための手段】
【００１２】
本発明は、かかる課題を解決するために、請求項１に記載の発明は、半導体素子の製造方法であって、ＩｎＰ系化合物半導体結晶の（１００）面上の＜０１１＞方向あるいは＜０−１１＞方向に設けられた凸状の段差領域をＩｎＰ系埋め込み層により埋め込む工程において、１分子中に塩素原子が１個結合した炭素原子を少なくとも２つ含む有機塩素化物を添加した原料ガスを供給して前記埋め込み層を気相成長させることを特徴とする。
【００１３】
請求項２に記載の発明は、請求項１に記載の半導体素子の製造方法において、前記炭素原子の数は２であることを特徴とする。
【００１４】
請求項３に記載の発明は、請求項２に記載の半導体素子の製造方法において、前記有機塩素化物は、１，２−ジクロロエタン、１，２−ジクロロプロパン、または１，２−ジクロロエチレンの何れかであることを特徴とする。
【００１５】
請求項４に記載の発明は、請求項３に記載の半導体素子の製造方法において、前記化合物半導体結晶は、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＡｓＰの何れかであることを特徴とする。
【００１６】
請求項５に記載の発明は、請求項４に記載の半導体素子の製造方法において、前記埋め込み層は、ＩｎＰ、ＩｎＧａＰ、またはＩｎＧａＡｓＰの何れかであることを特徴とする。
【００１７】
請求項６に記載の発明は、請求項５に記載の半導体素子の製造方法において、前記埋め込み層はＭＯＣＶＤ法により気相成長され、当該気相成長条件は、基板温度５６０〜６００℃、成長圧力１００〜７６０Ｔｏｒｒ、前記有機塩素化物のガス流量がＩｎ供給用のトリメチルインジウム（ＴＭＩ）ガス流量の６倍以上に設定されることを特徴とする。
【００１８】
請求項７に記載の発明は、請求項１に記載の半導体素子の製造方法において、前記段差領域の形状は、ストライプ状、円柱状、または矩形の何れかであることを特徴とする。
【００１９】
請求項８に記載の発明は、半導体素子の製造方法であって、ＩｎＰ系化合物半導体結晶の（１００）面上に概ね＜０−１１＞方向に延在する凸状の段差領域を設ける工程と、前記段差領域を有機塩素化物を添加した原料ガスを供給してＩｎＰ系埋め込み層をＭＯＣＶＤ法により気相成長させて前記段差領域を埋め込む工程と、を備え、前記段差領域は、＜０−１１＞方向から２．５度以上６．５度以下の角度だけ＜０１１＞方向にオフして設けられていることを特徴とする。
【００２０】
請求項９に記載の発明は、請求項８に記載の半導体素子の製造方法において、前記有機塩素化物は、１，２-ジクロロエタン、１，２−ジクロロエチレン、１，２−ジクロロプロパン、四塩化炭素、モノクロロエタン、モノクロロメタン、塩化水素、またはトリクロロエタンの何れかであることを特徴とする。
【００２１】
請求項１０に記載の発明は、請求項９に記載の半導体素子の製造方法において、前記化合物半導体結晶は、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＡｓＰの何れかであることを特徴とする。
【００２２】
請求項１１に記載の発明は、請求項１０に記載の半導体素子の製造方法において、前記埋め込み層は、ＩｎＰ、ＩｎＧａＰ、またはＩｎＧａＡｓＰの何れかであることを特徴とする。
【００２３】
請求項１２に記載の発明は、請求項１から１１の何れかに記載の半導体素子の製造方法において、前記凸状の段差領域の上部表面に前記埋め込み層の成長を抑制するためのマスク層を設ける工程を備え、前記埋め込み層の表面と前記段差領域の上部表面とが実質的に同じ高さとなるように前記埋め込み層が成膜されることを特徴とする。
【００２４】
請求項１３に記載の発明は、請求項１から１１に記載の半導体素子の製造方法において、前記埋め込み層の成膜は、前記凸状の段差領域の上部表面を被覆するように実行されることを特徴とする。
【００２５】
請求項１４に記載の発明は、請求項１３に記載の半導体素子の製造方法において、前記埋め込み層の成膜後に、当該埋め込み層の表面と前記段差領域の上部表面とが実質的に同じ高さとなるようにエッチングする工程を備えることを特徴とする。
【００２６】
請求項１５に記載の発明は、請求項１４に記載の半導体素子の製造方法において、前記エッチングは、塩素を含有するガスを用いたドライエッチングにより実行されることを特徴とする。
【００２７】
請求項１６に記載の発明は、請求項１４に記載の半導体素子の製造方法において、前記エッチングは、少なくとも塩酸：酢酸：過酸化水素水：水＝１：１：１：１の混合液を用いたウェットエッチングにより実行されることを特徴とする。
【００２８】
請求項１７に記載の発明は、請求項１から１６の何れかに記載の半導体素子の製造方法において、前記段差領域は、半導体レーザ素子または光変調器の活性層の両側領域若しくは光検出器の光入射面領域の両側であることを特徴とする。
【発明の効果】
【００２９】
本発明により、化合物半導体結晶の（１００）面上に＜０−１１＞方向から＜０１１＞方向に至る所望の方向に側面を有する段差領域を、高い結晶性の埋め込み層で平坦化することが可能となる。特に、従来技術では困難とされていた＜０−１１＞方向からのオフ角が５度未満の段差領域の場合においても平坦化埋め込みが可能となるという顕著な効果が得られる。
【発明を実施するための最良の形態】
【００３０】
以下に図面を参照して、本発明を実施するための最良の形態について説明する。
【００３１】
本発明は、ＩｎＰ系（ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ）化合物半導体結晶の（１００）面上に設けられた、＜０−１１＞方向から＜０１１＞方向に至る所望の方向に側面を有する段差領域を埋め込むためのＩｎＰ系（ＩｎＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ）の埋め込み層の結晶成長に際して、その原料ガスに有機塩素化物系ガスの一種である１，２−ジクロロエタン（Ｃ２Ｈ４Ｃｌ２）、１，２−ジクロロプロパン（Ｃ３Ｈ６Ｃｌ２）または１，２−ジクロロエチレン（Ｃ２Ｈ２Ｃｌ２）の何れかのガスを添加することにより、結晶性と平坦性に優れた段差領域の埋め込みが可能であるとの第１の知見に基づくものである。
【００３２】
具体的に説明すると、発明者は、ＩｎＰ化合物半導体結晶の（１００）面上に設けられた段差領域において、ＩｎＰ埋め込み層のＭＯＣＶＤ成長のための原料ガスに各種有機塩素化物系ガスを添加させて、ドライエッチングで形成された段差領域の埋め込み実験を行った結果、１分子中に塩素（Ｃｌ）原子が１個結合した炭素（Ｃ）原子を２つ含む有機塩素化物である１，２−ジクロロエタン、１，２−ジクロロプロパン、または１，２−ジクロロエチレンの何れかのガスを原料ガスに添加して埋め込み層をＭＯＣＶＤ成長することにより、従来のＭＯＣＶＤ結晶成長では平坦な埋め込みが不可能とされていた＜０−１１＞方向の側面を有する段差領域を平坦かつ結晶性の高い状態で埋め込むことが可能であることを見出し、さらに、かかる平坦化埋め込みは、＜０−１１＞方向から＜０１１＞方向に至る所望の方向に延在する段差領域について有効であることを見出した。
【００３３】
図２は、ＩｎＰ化合物半導体結晶の（１００）面上に設けられた段差領域において、段差領域をＩｎＰ埋め込み層で埋め込む工程に際して、１，２−ジクロロエタンガスを原料ガスに添加した場合の平坦化効果を説明するための断面ＳＥＭ像で、図２（ａ）は有機塩素化物ガスを無添加で埋め込み層を成長させた場合、図２（ｂ）はＣＨ３Ｃｌガスを添加して埋め込み層を成長させた場合、そして図２（ｃ）は１，２−ジクロロエタンガスを添加して埋め込み層を成長させた場合のＳＥＭ像である。これらの図中において埋め込み層中に現れている縞状のコントラストは、埋め込み層の成長の進行の様子を観察するために挿入されたＩｎＧａＡｓのマーカ層である。なお、これらの何れのＳＥＭ像においても、段差領域は＜０−１１＞方向にストライプ状に延在しており、ＳＥＭ観察方向は段差領域の延在方向である＜０−１１＞方向に一致している。
【００３４】
図２（ａ）に示すように、有機塩素化物ガスが無添加の状態で埋め込み層の結晶成長を行うと、段差領域（凸部）の側面で進行する結晶成長に伴って段差領域上端部に連なるＩｎＰ（１１１）Ａ面（Ｉｎ面）が現れ、この（１１１）Ａ面上に結晶成長が進行するため凹凸が極めて大きな表面状態となる。また、（１１１）Ａ面上への結晶成長の結果として積層欠陥の発生が伴うために、その結晶性も低くならざるを得ない。
【００３５】
図２（ｂ）に示したＣＨ３Ｃｌガス添加の場合には、図２（ａ）に示した有機塩素化物ガス無添加の場合に比較して、段差領域側面に沿った結晶成長および（１１１）Ａ面上への結晶成長の何れもが大きく抑制される。しかしながら、これらの結晶成長は完全には抑制できないため平坦性も不充分なものとなってしまう。原料ガスへのＣＨ３Ｃｌ添加量を増加することで平坦性は改善されるが、半導体レーザの工業的生産という観点から許容可能な範囲の添加量で平坦な埋め込み形状を得ることは極めて困難である。
【００３６】
これらに対して、図２（ｃ）に示した１，２−ジクロロエタンガス添加の場合には、工業生産的に実用的な範囲の添加量で、段差領域の側面上での結晶成長および（１１１）Ａ面上への結晶成長の何れもを容易に抑制され、平坦な埋め込み形状を得ることが可能である。また、（１１１）Ａ面上への結晶成長が完全に抑制された結果、通常は（１１１）Ａ面上への結晶成長に伴って発生する積層欠陥が発生せず、高い結晶性を維持した状態で埋め込みが行われている。すなわち、＜０−１１＞方向にストライプ状に延在する段差領域の側面から横方向へ進行する結晶成長（ラテラル成長）の速度が速いという性質とも相俟って、平坦性に極めて優れた埋め込みが実現されている。
【００３７】
このような効果は、段差領域の延在方向が＜０−１１＞方向から＜０１１＞方向に至る任意の方向で確認されるから、段差領域の形状はストライプ状である必要はなく、円柱状や矩形などの所望の形状の段差領域の平坦化埋め込みも可能である。
【００３８】
図３は、ＩｎＰ化合物半導体結晶の（１００）面上に設けられた段差領域において、延在方向を＜０−１１＞方向から６度オフさせた段差領域のＩｎＰ高抵抗埋め込み層による埋め込みを、１，２−ジクロロエタン添加した供給ガスで実行した場合の平坦性を説明するためのＳＥＭ像で、図３（ａ）は傾斜ＳＥＭ像、図３（ｂ）は断面ＳＥＭ像である。これらのＳＥＭ像からわかるとおり、段差領域はその両側に埋め込まれたＩｎＰ高抵抗埋め込み層の存在により平坦化されている。なお、図２と同様に、埋め込み層にはマーカ層が挿入されている。このような平坦化効果は、上述した１，２−ジクロロエタン添加のほかにも、１，２−ジクロロプロパン添加および１，２−ジクロロエチレン添加でも得られる。
【００３９】
図４および図５は、ＩｎＰ化合物半導体結晶の（１００）面上に設けられた段差領域において、延在方向が＜０−１１＞方向である段差領域の埋め込みを、１，２−ジクロロエチレン添加（図４）または１，２−ジクロロプロパン添加（図５）した供給ガスで実行した場合の平坦性を説明するためのＳＥＭ像で、図４（ａ）および図５（ａ）は傾斜ＳＥＭ像、図４（ｂ）および図５（ｂ）は断面ＳＥＭ像である。何れのガス添加においても、段差領域はその両側に埋め込まれたＩｎＰ高抵抗埋め込み層の存在により平坦化されており、これらのガス添加による平坦化埋め込み効果が確認できる。
【００４０】
１，２−ジクロロエタン、１，２−ジクロロエチレン、１，２−ジクロロプロパンは何れも、１分子中にＣｌ原子が１個結合したＣ原子を２つ含む有機塩素化物である。このような有機塩素化物を添加することにより、（１１１）Ａ面上への結晶成長が抑制でき、＜０−１１＞方向に延びる段差領域が平坦に埋め込まれる理由については、例えば以下のように考えることができる。
【００４１】
発明者らは既に、非特許文献１において、１分子中にＣｌ原子が１個結合したＣ原子をもつ有機塩化物分子（例えば塩化メチル）は、気相中での分解率が低く基板表面に吸着した後に基板表面の「触媒効果」の助けにより化学分解するために、成長速度の面方位依存性を変化させることが可能であり（例えば、添加された塩化メチルは基板上に形成された段差領域側面での結晶成長を抑制する効果をもつ）、埋め込み層成長中における結晶面制御に有効なことを示した。これとは逆に、Ｃｌ原子が２個以上結合したＣ原子をもつ有機塩化物分子は、気相中で熱分解し易いために結晶成長速度の面方位依存性に与える影響は僅かであった。
【００４２】
しかし、１分子中にＣｌ原子が１個結合したＣ原子をもつ有機塩化物分子は、気相中での分解効率が低く結晶成長速度の面方位依存性が大きいという利点の反面、（１００）面や（１１１）Ａ面での結晶成長速度を大幅に低下させるレベルにまで添加量を増やすと、塩化メチルの添加量の増大に伴ってリアクタ内で堆積した多結晶のエッチング生成物により排気系が詰まり易くなるという問題を生じ、実用的なレベルでの塩化メチル添加量で＜０−１１＞方向の段差領域を平坦に埋め込むことは不可能であった。
【００４３】
これに対して、１，２−ジクロロエタン分子、１，２−ジクロロエチレン分子、１，２−ジクロロプロパン分子は何れも、１分子中にＣｌ原子を２個もち、かつ、これらのＣｌ原子は互いに別のＣに結合している分子構造を有している。そして、気相中での分解効率は塩化メチルや塩化エチルに比較して若干高く（なお、これらの分子の気相中での分解効率は、Ｃｌ原子が複数個結合したＣ原子をもつ有機塩化物分子の気相中での分解効率に比較すると低い）、塩化メチルよりも僅かに小さいながら結晶成長速度の面方位依存性の変化をもたらす。例えば、図２（ｃ）を図２（ｂ）と比較すると、塩化メチルほどではないものの、１，２−ジクロロエタンの段差領域側面への結晶成長抑制効果が認められる。
【００４４】
すなわち、１分子中にＣｌ原子が１個結合したＣ原子を２つ含む有機塩素化物である１，２-ジクロロエタンを添加して埋め込み層を成長させると、結晶成長速度の面方位依存性が適度に変化するため、リアクタ内の堆積物からのエッチング生成物の発生という不都合を低減できるから、（１００）面や（１１１）Ａ面上の結晶成長速度を大きく低減させるレベルにまで供給量を増すことが可能となる。なお、（１００）面上での結晶成長速度を大幅に低減可能であるという事実は、＜０１１＞方向に延在する段差領域であるか＜０−１１＞方向に延在する段差領域であるかとは無関係に、段差領域の両サイドの埋め込み層面の高さと段差領域の高さとが一致するように平坦化することができるという利点となっている。
【００４５】
なお、Ｃｌ原子が２個以上結合したＣ原子をもつ有機塩化物分子は、＜０−１１＞方向に延在する段差領域の側面への結晶成長抑制効果が小さい。従って、このような有機塩化物分子を添加して＜０−１１＞方向に延在する段差領域の埋め込みを行うと、埋め込み層の成長中に露出することとなる（１１１）Ａ面の露出幅が大きくなって（１１１）Ａ面上への結晶成長が起こり易くなり、平坦な埋め込みは困難である。
【００４６】
なお、１，２-ジクロロエタン、１，２−ジクロロエチレン、および１，２−ジクロロプロパンは、１分子中にＣｌ原子が１個結合したＣ原子を２つ含む有機塩素化物であるが、上述の平坦化効果は、Ｃｌ原子が１個結合したＣ原子を複数含む有機塩素化物を添加することに起因するものと考えられるから、１分子中にＣｌ原子が１個結合したＣ原子を少なくとも２つ含む有機塩素化物であれば同様の効果が得られる。
【００４７】
また、発明者は、ＩｎＰ系（ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ）化合物半導体結晶の（１００）面上に設けられた段差領域を、ＩｎＰ系（ＩｎＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ）埋め込み層で埋め込む工程において、ストライプ状の段差領域の延在方向を＜０−１１＞方向から僅かの角度だけオフするようにすると、段差領域側面から横方向への結晶成長（ラテラル成長）の速度を、＜０１１＞方向に延在する段差領域側面からのラテラル成長の速度よりも大きくできること、および、有機塩素化物を添加した供給ガスによりかかる段差領域の平坦埋め込みが可能なこと、を見出した。ここでいう有機塩素化物とは、１，２-ジクロロエタン、１，２−ジクロロエチレン、および１，２−ジクロロプロパンに限定されず、四塩化炭素、モノクロロエタン、モノクロロメタン、塩化水素、トリクロロエタンなど、Ｃと結合したＣｌを含む有機塩素化物であればよい。本発明は、この第２の知見にも基づくものである。
【００４８】
特許文献２には、段差領域の延在方向の＜０−１１＞方向からのオフ角が５度未満の場合には段差領域側面上に１μｍ以上の突起が生じてしまい、表面が平坦化しないとされているが、発明者らの検討によれば、段差領域の延在方向を＜０−１１＞方向から数度オフすることとすると、ラテラル成長速度が大きくなって埋め込み層の成長に要する時間が短縮化されることに加え、１，２−ジクロロエタンに限らず塩化メチルや塩化エチルといった従来から用いられている有機塩素化物を添加した原料ガスでＭＯＣＶＤ成長を行って埋め込みをしても、積層欠陥の発生を抑制しかつ充分な平坦性を有する埋め込み形状を得ることができることが判明した。
【００４９】
図６は、ＩｎＰ化合物半導体結晶の（１００）面上の段差領域において、段差領域の延在方向を＜０−１１＞方向から僅かにオフした場合の平坦化効果を説明するための図で、図６（ａ）はオフ角が０度の場合（[０−１１]−ジャスト）、図６（ｂ）は６．５度のオフ角をもたせた場合の像であり、各々、左図が表面ノマルスキー顕微鏡観察像であり、右図が傾斜ＳＥＭ観察像である。
【００５０】
これらのＩｎＰ埋め込み層のＭＯＣＶＤ成長条件は、基板温度５６０〜６００℃、成長圧力１００〜７６０Ｔｏｒｒ、有機塩素化物のガス流量がＩｎ供給用のＴＭＩガス流量の６倍以上に設定され、ＭＯＣＶＤ成長の一般的な条件と比較して低成長温度かつ高圧力である。なお、図６の埋め込み条件は、基板温度５７５℃、圧力１５０Ｔｏｒｒ、とし、添加した有機塩素化物はＣＨ３Ｃｌ（５．０ｃｃｍ、ＣＨ３Ｃｌ／ＴＭＩ＝１５）である。
【００５１】
図６（ａ）に示したオフ角０度の場合は、段差領域の両サイドに成長したＩｎＰ埋め込み層の表面が激しい凹凸を有しているのに対して、図６（ｂ）に示したオフ角が６．５度の場合のＩｎＰ埋め込み層の表面は、極めて平坦であることが明瞭に確認できる。また、段差領域の側面からのラテラル成長の大きさを示す段差領域両サイドの埋め込み層の幅を比較すると、[０−１１]−ジャスト（図６（ａ）の左図：断面図表面を上から見た図）の場合に比較して６．５度オフ（図６（ｂ）の左図：断面図表面を上から見た図）では約２０％広くなっており、段差領域の延在方向を＜０−１１＞方向から数度オフしたことによりラテラル成長が加速されていることがわかる。
【００５２】
このように、段差領域の延在方向を＜０−１１＞方向から数度オフすることとすると、添加する有機塩素化物を１，２−ジクロロエタンに限定することなく、塩化メチルなどのＭＯＣＶＤ成長に一般的に用いられる有機塩素化物を添加することで、充分な平坦性を有する埋め込み形状を得ることができる。なお、この平坦化に有効なオフ角は、２．５度でも充分であることが実験的に確認された。
【００５３】
なお、延在方向が＜０−１１＞−ジャスト方向または＜０−１１＞方向から数度オフした方向の段差領域の平坦化埋め込みに際しては、結晶成長の原料ガスに添加する有機塩素化物が何れの塩素化物であっても、段差領域の両サイドの平坦面を広く形成する場合（例えば、素子容量低減のために電極パッド下の高抵抗埋め込み層を厚くするような場合）には、段差領域の両サイドの埋め込み層の高さは、段差領域の高さよりも高くならざるを得ず高さにギャップが生じてしまう。したがって、平坦性を必要とされる電極材料を用いるデバイスや、ＳＩＰＢＨ構造の半導体レーザのように高抵抗埋め込み層の成長後に形成するｎ型ブロック層を段差領域に近接させて設ける必要がある場合などのように、作製するデバイスの構造によってはそのようなギャップをなくすことが必要とされる。かかる場合には、少なくともギャップに相当する厚みの分だけを埋め込み層表面からエッチングにより除去して段差領域の高さと埋め込み層の高さとを合わせこむことが可能である。
【００５４】
図７は、ＩｎＰ埋め込み層のエッチングによる除去の前後の様子を説明するための図で、図７（ａ）はエッチング前の断面ＳＥＭ像、図７（ｂ）はエッチング後の断面ＳＥＭ像である。なお、これらのＳＥＭ像中で段差領域の（１００）面上に観察される薄膜は、ＩｎＰ埋め込み層の結晶成長時にマスクとして用いた層（マスク層）である。
【００５５】
図７（ａ）に示すように、１，２−ジクロロエチレン添加で成長させたＩｎＰ埋め込み層は段差領域の高さ以上の厚みを有し、[０−１１]−ジャスト方向に延在する段差領域の両サイドのＩｎＰ埋め込み層の表面は段差領域表面よりも高い位置にある。また、ＩｎＰ埋め込み層の（１００）表面と段差領域の（１００）表面との間には、（１１１）Ａ面（Ｉｎ面）のファセット面が現れている。
【００５６】
この状態のＩｎＰ埋め込み層を、ウェットエッチャント（塩酸：酢酸：過酸化水素水：水＝１：１：１：１）で５分間のエッチングを施すと、図７（ｂ）に示すように、段差領域の（１００）表面とＩｎＰ埋め込み層の（１００）表面の高さのギャップに相当する厚みの分だけのＩｎＰ埋め込み層がエッチングにより除去されて段差領域の高さとＩｎＰ埋め込み層の高さとの合わせ込みが行われる。
【００５７】
（１１１）Ａ面は通常のウェットエッチングによってはエッチングできない面であるため、上記条件のようなウェットエッチングによりＩｎＰ埋め込み層全体をエッチングしても（１１１）Ａ面のファセット形状はエッチング進行中に維持され、埋め込み層の平坦化が可能となる。このことは、＜０１１＞方向に延在する段差領域の埋め込みを行う際に段差領域との間に現れる（１１１）Ｂ面（Ｐ面）が通常のウェットエッチングによって容易に除去されてしまい、ＩｎＰ埋め込み層全体をウェットエッチングすると平坦化できないのとは相違する特徴的な点である。
【００５８】
なお、ウェットエッチングにより高さの合わせ込みを行った例を説明したが、エッチング法はウェットエッチングに限らず、ＭＯＣＶＤリアクタ内にＣｌを供給してリアクタ内で気相エッチングしたり、ＲＩＥなどのドライエッチング法によることとしてもよい。
【００５９】
以下では、実施例により本発明をより詳細に説明する。
【実施例１】
【００６０】
本実施例は、上述した第１の知見に基づく発明に関するものである。
【００６１】
図８は、本発明の方法により製造されるＳＩＰＢＨ構造の半導体レーザの構成例を説明するための図で、半導体レーザの［０−１１］方向からの断面図である。この半導体レーザ１００は、裏面にｎ電極１０７を備えたｎ型（１００）ＩｎＰ基板１０１の主表面上に、ｎ型ＩｎＧａＡｓＰガイド層１０２、ＩｎＧａＡｓＰ−ＭＱＷ活性層１０３、ｐ型ＩｎＰクラッド層１０４、およびｐ型ＩｎＧａＡｓコンタクト層１０５を順次積層させて設けられた、［０−１１］方向にストライプ状に延在する段差領域を有している。この段差領域は、Ｆｅドープ高抵抗埋め込み層１０６で平坦化されており、ｐ型ＩｎＧａＡｓコンタクト層１０５の全面およびＦｅドープ高抵抗埋め込み層１０６の一部領域を暴露するように開口させたＳｉＯ２保護膜１０９を設けるとともに、ＳｉＯ２保護膜１０９の開口部にはｐ型ＩｎＧａＡｓコンタクト層１０５にバイアス印加するためのｐ電極１０８が設けられている。なお、Ｆｅドープ高抵抗埋め込み層１０６は、発光領域からのリーク電流を防止するために設けられるもので、半絶縁化して高抵抗とするためにＦｅドーピングしたものである。
【００６２】
以下に図９を参照して、図８に示した半導体レーザの製造プロセスを説明する。先ず、ｎ型（１００）ＩｎＰ基板１０１の主面上に、ＭＯＣＶＤ法により、ｎ型ＩｎＧａＡｓＰ層１１０、ＩｎＧａＡｓＰ層１１１、ｐ型ＩｎＰ層１１２、およびｐ型ＩｎＧａＡｓ層１１３を順次積層させる（図９（ａ））。次に、ｐ型ＩｎＧａＡｓ層１１３上の一部領域に、化学気相成長（ＣＶＤ）法と光リソグラフィおよびＨＦ系のウェットエッチング技術により、幅２．５μｍで［０−１１］方向に延びるＳｉＯ２選択成長マスク１１４を形成する（図９（ｂ））。
【００６３】
この状態で、エタン−水素−酸素の混合ガスを用いてＲＩＥ法によるエッチングを施し、ＳｉＯ２選択成長マスク１１４でマスキングされた以外の領域を除去する。なお、このエッチングは、ｎ型（１００）ＩｎＰ基板１０１の主表面から３．０μｍの深さまで施されてほぼ垂直な側面を有するメサ状の段差領域が形成される（図９（ｃ））。
【００６４】
段差領域の形成に続いて、Ｉｎ供給用のＴＭＩ（流量０．３５ｃｃｍ）とＰ供給用のＰＨ３（流量１００ｃｃｍ）とＦｅドーパント供給用のフェロセン（流量５．０×１０−４ｃｃｍ）の各ガスを混合させた原料ガスに有機塩素化物添加用の１，２−ジクロロエタンガス（流量６ｃｃｍ）を添加して、ＭＯＣＶＤ法によりＦｅドープしたＩｎＰの高抵抗埋め込み層１０６（抵抗率１×１０９Ω・ｃｍ）を成長させ、段差領域の表面と概ね同一の高さまでを平坦に埋め込む（図９（ｄ））。なお、ＭＯＣＶＤ法による結晶成長条件は、基板温度５９０℃、成長圧力１５０Ｔｏｒｒ、結晶成長速度は１．０μｍ／ｈであり、段差領域の側面から横方向に片側１０μｍの平坦面を得るために要する成長時間は約４０分である。
【００６５】
高抵抗埋め込み層１０６の成長後に残存しているＳｉＯ２選択成長マスク１１４を除去した後に、ｐ型ＩｎＧａＡｓコンタクト層１０５の全面およびＦｅドープ高抵抗埋め込み層１０６の一部領域を暴露するように開口させたＳｉＯ２保護膜１０９を設け、このＳｉＯ２保護膜１０９の開口部に、Ｔｉ／Ｐｔ／Ａｕ積層膜のｐ電極１０８をスパッタ成膜してｐ型ＩｎＧａＡｓコンタクト層１０５とのコンタクトを確保する。また、ｎ型（１００）ＩｎＰ基板の裏面にはＡｕＧｅ／Ａｕ積層膜のｎ電極１０７をスパッタ成膜する（図９（ｅ））。このようにして図８に示した半導体レーザが得られる。
【００６６】
なお、段差領域の側面横方向の平坦面が片側１０μｍ程度の場合には、図９（ｄ）に示すように、埋め込み層の表面高さと段差領域の表面高さとがほぼ一致しているために、高さを合わせ込むための追加エッチングは不要である。しかし、段差領域側部の平坦面が片側２０μｍ程度ともなると、埋め込み層の表面高さは段差領域の表面高さよりも若干高くならざるを得ないため、埋め込み層の表面近傍の０．１０μｍ程度をエッチングにより除去して平坦化する必要がある。
【００６７】
図１０は、図８に示した半導体レーザを製造する際の埋め込みをＳｉＯ２選択成長マスクなしで行う場合のプロセスを説明するための図である。なお、図１０（ａ）〜図１０（ｃ）までのプロセスは、図９（ａ）〜図９（ｃ）までのプロセスと同じであるので、説明は省略する。
【００６８】
図１０（ｃ）の段差領域の形成に続いて、ＳｉＯ２選択成長マスク１１４を除去（図１０（ｄ））した後、Ｉｎ供給用のＴＭＩ（流量０．３５ｃｃｍ）とＰ供給用のＰＨ３（流量１００ｃｃｍ）とＦｅドーパント供給用のフェロセン（流量５．０×１０−４ｃｃｍ）の各ガスを混合させた原料ガスに有機塩素化物添加用の１，２−ジクロロエタンガス（流量６ｃｃｍ）を添加して、ＭＯＣＶＤ法によりＦｅドープＩｎＰの高抵抗埋め込み層１０６（抵抗率１×１０９Ω・ｃｍ）を全面に成長させ、段差領域の表面を覆うように埋め込む（図１０（ｅ））。
【００６９】
次に、段差領域の表面（すなわちｐ型ＩｎＧａＡｓコンタクト層１０５の表面）とＦｅドープ高抵抗埋め込み層１０６の表面が同じ高さになるようにエッチングを行い（図１０（ｆ））、ｐ型ＩｎＧａＡｓコンタクト層１０５の全面およびＦｅドープ高抵抗埋め込み層１０６の一部領域を暴露するように開口させたＳｉＯ２保護膜１０９を設け、このＳｉＯ２保護膜１０９の開口部に、Ｔｉ／Ｐｔ／Ａｕ積層膜のｐ電極１０８をスパッタ成膜してｐ型ＩｎＧａＡｓコンタクト層１０５とのコンタクトを確保する。また、ｎ型（１００）ＩｎＰ基板の裏面にはＡｕＧｅ／Ａｕ積層膜のｎ電極１０７をスパッタ成膜する（図１０（ｇ））。このようにして、ＳｉＯ２選択成長マスクを用いることなく埋め込みが行われて図８に示した半導体レーザが得られる。
【００７０】
なお、原料ガスに添加するガスは１，２-ジクロロエタンである必要ななく、１，２−ジクロロエチレンまたは１，２−ジクロロプロパンでもよいことは上述のとおりである。
【００７１】
このように、＜０−１１＞方向にストライプ状に延在する段差領域を埋め込むための高抵抗埋め込み層のＭＯＣＶＤ成長に際して、原料ガスに１，２-ジクロロエタン、１，２−ジクロロエチレンまたは１，２−ジクロロプロパンを添加することにより、平坦度の高い埋め込みを短時間で実現することが可能となる。
【００７２】
なお、本発明はＩｎＰ系（ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ）化合物半導体結晶の（１００）面上に設けられた段差領域において、＜０−１１＞方向から＜０１１＞方向に至る所望の方向に側面を有する段差領域の埋め込みが可能であり、[０−１１]方向に延在する段差領域を平坦に埋め込むためのＩｎＰ系（ＩｎＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ）埋め込み層の成長条件を[０１１]方向に延在する段差領域を平坦に埋め込むためのＩｎＰ系（ＩｎＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ）埋め込み層の成長条件をも満足するように設定することも可能である。したがって、１，２-ジクロロエタン、１，２−ジクロロエチレン、または１，２−ジクロロプロパンを添加してＩｎＰ系（ＩｎＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ）埋め込み層をＭＯＣＶＤ成長させるという本発明の光半導体素子の製造方法は、[０−１１]方向の段差領域と[０１１]方向の段差領域とを同一基板上に備えている光機能素子の埋め込みプロセスにも適用することができる。
【実施例２】
【００７３】
本実施例は、段差領域の（１００）表面と埋め込み層の（１００）表面の高さの合わせ込みに関するものである。
【００７４】
以下に図１１を参照して、ＳＩＰＢＨ構造の半導体レーザの製造プロセスを例として具体的に説明する。先ず、ｎ型（１００）ＩｎＰ基板１０１の主面上に、ＭＯＶＰＥ（Vapor Phase Epitaxy）法により、ｎ型ＩｎＧａＡｓＰ層１１５、ＩｎＧａＡｓＰ層１１６、ｐ型ＩｎＰ層１１７を順次積層させる（図１１（ａ））。次に、ｐ型ＩｎＰ層１１７上の一部領域に、ＣＶＤ法による成膜と光リソグラフィおよびＨＦ系のウェットエッチング技術により、幅２．５μｍで［０−１１］方向に延びる厚み０．３μｍのＳｉＯ２選択成長マスク１１８を形成する（図１１（ｂ））。
【００７５】
この状態で、エタン−水素−酸素の混合ガスを用いてＲＩＥ法によるエッチングを施し、ＳｉＯ２選択成長マスク１１８でマスキングされた以外の領域を除去する。なお、このエッチングは、ｎ型（１００）ＩｎＰ基板１０１の主表面から２．０μｍの深さまで施されてほぼ垂直な形状を有するメサ状の段差領域が形成される（図１１（ｃ））。
【００７６】
段差領域の形成に続いて、Ｉｎ供給用のＴＭＩ（流量０．３５ｃｃｍ）とＰ供給用のＰＨ３（流量１００ｃｃｍ）とＦｅドーパント供給用のフェロセン（流量５．０×１０−４ｃｃｍ）の各ガスを混合させた原料ガスに有機塩素化物添加用の１，２−ジクロロエタンガス（流量６ｃｃｍ）を添加し、ＭＯＣＶＤ法によりＦｅドープＩｎＰの高抵抗埋め込み層１２２ａ（抵抗率１×１０９Ω・ｃｍ）を成長させる。なお、ＭＯＣＶＤ法による結晶成長条件は、基板温度５９０℃、成長圧力１５０Ｔｏｒｒ、結晶成長速度は１．０μｍ／ｈであり、成長時間は約４０分である。本実施例の埋め込み層１２２ａのＳｉＯ２選択成長マスク１１８端部での（１００）表面位置は、段差領域の（１００）表面位置に相当するｐ型ＩｎＰ層１１７の表面位置よりも０．２０μｍだけ高く、ギャップがある（図１１（ｄ））。
【００７７】
したがって、この高さのギャップをなくすために、ウェットエッチャント（塩酸：酢酸：過酸化水素水：水＝１：１：１：１の混合液）で２分間のエッチングを施して上記ギャップに相当する０．２μｍを除去して埋め込み層１２２ｂを平坦化する（図１１（ｅ））。
【００７８】
このようにして平坦化された埋め込み層１２２ｂの上に、膜厚０．２５μｍのｎ型ＩｎＰ電流ブロック層１２３（ドナー濃度１．８×１０１９ｃｍ−３）をＭＯＣＶＤ法で成長させる（図１１（ｆ））。なお、このときの供給ガスは、Ｉｎ供給用のＴＭＩ（流量０．３５ｃｃｍ）、Ｐ供給用のＰＨ３（流量１００ｃｃｍ）およびＳドーパント供給用のＨ２Ｓ（流量０．１０ｃｃｍ）の各ガスを混合させた原料ガスに有機塩素化物添加用の１，２−ジクロロエタンガス（流量６ｃｃｍ）を添加した混合ガスであり、基板温度は５９０℃、成長圧力は１５０Ｔｏｒｒである。
【００７９】
さらに、積層構造体の主表面全面に膜厚１．５μｍのｐ型ＩｎＰクラッド層１２４（アクセプタ濃度１．８×１０１８ｃｍ−３）および膜厚０．５μｍのｐ型ＩｎＧａＡｓコンタクト層１２５（アクセプタ濃度１．０×１０１９ｃｍ−３）をＭＯＣＶＤ法で成長させて順次積層させる（図１１（ｇ））。この際の供給ガスは、ＴＭＩ、ＴＥＧ、ＰＨ３、ＡｓＨ３、およびｐドーパン用のＤＭＺｎとし、基板温度は６００℃、成長圧力は７６Ｔｏｒｒである。
【００８０】
最後に、ｐ型ＩｎＧａＡｓコンタクト層上にＴｉ／Ｐｔ／Ａｕ積層膜のｐ電極１２６を、ｎ型（１００）ＩｎＰ基板１０１の裏面にＡｕＧｅ／Ａｕ積層膜のｎ電極１０７をスパッタ成膜する（図１１（ｈ））。
【００８１】
このようなプロセスにより、[０−１１]方向にストライプ状に延在する段差領域を高抵抗の埋め込み層で埋め込んだ後に埋め込み層と段差領域の高さを揃えることが可能となり、ｎ型ＩｎＰ電流ブロック層を制御性よく段差領域に近接させて設けることができる。
【００８２】
これまでの説明では、本発明を適用する光半導体素子の例として半導体レーザを取り上げたが、本発明は半導体レーザのみならず、光変調器や光検出器などの光半導体素子にも有効に適用可能であることはいうまでもない。例えば、光変調器においては、光導波路の活性層領域形成後にこの活性層の両側に設けられている段差領域の埋め込みに本発明を適用したり、光検出器においては、光入射面領域（受光領域）の両側に位置する段差領域に段差領域の上部から下部に向けた埋め込み層の形成に本発明を適用することができる。
【産業上の利用可能性】
【００８３】
本発明によれば、ＩｎＰ系（ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ）化合物半導体結晶の（１００）面上で＜０−１１＞方向に延在する段差領域を高い結晶性のＩｎＰ系（ＩｎＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ）埋め込み層で平坦化することが可能となり、半導体レーザなどの光半導体素子の素子構造の設計自由度ならびに製造プロセスの自由度を高め、かつ低コスト化を実現することが可能となる。
【図面の簡単な説明】
【００８４】
【図１】光通信に用いられる従来の低コストの半導体レーザの構造例を説明するための図で、半導体レーザの[０１１]方向からの断面図である。
【図２】１，２−ジクロロエタンガスを原料ガスに添加した場合の平坦化効果を説明するための断面ＳＥＭ像で、（ａ）は有機塩素化物ガスを無添加で埋め込み層を成長させた場合、（ｂ）はＣＨ３Ｃｌガスを添加して埋め込み層を成長させた場合、（ｃ）は１，２−ジクロロエタンガスを添加して埋め込み層を成長させた場合のＳＥＭ像である。
【図３】延在方向を＜０−１１＞方向から６度オフさせた段差領域の埋め込みを、１，２−ジクロロエタン添加した供給ガスで実行した場合の平坦性を説明するためのＳＥＭ像で、（ａ）は傾斜ＳＥＭ像、（ｂ）は断面ＳＥＭ像である。
【図４】延在方向が＜０−１１＞方向である段差領域の埋め込みを、１，２−ジクロロエチレン添加した供給ガスで実行した場合の平坦性を説明するためのＳＥＭ像で、（ａ）は傾斜ＳＥＭ像、（ｂ）は断面ＳＥＭ像である。
【図５】延在方向が＜０−１１＞方向である段差領域の埋め込みを、１，２−ジクロロプロパン添加した供給ガスで実行した場合の平坦性を説明するためのＳＥＭ像で、（ａ）は傾斜ＳＥＭ像、（ｂ）は断面ＳＥＭ像である。
【図６】段差領域の延在方向を＜０−１１＞方向からオフした場合の平坦化効果を説明するための図で、（ａ）はオフ角が０度の場合、（ｂ）は６．５度のオフ角を持たせた場合の像である（左図が表面ノマルスキー顕微鏡像、右図が傾斜ＳＥＭ観察像）。
【図７】埋め込み層のエッチングによる除去の前後の様子を説明するための図で、（ａ）はエッチング前の断面ＳＥＭ像、（ｂ）はエッチング後の断面ＳＥＭ像である。
【図８】本発明の方法により製造される半導体レーザの構造例を説明するための図で、半導体レーザの［０−１１］方向からの断面図である。
【図９】段差領域の埋め込みをＳｉＯ２選択成長マスクを設けて実行する場合のプロセスを説明するための図である。
【図１０】段差領域の埋め込みをＳｉＯ２選択成長マスクなしで実行する場合のプロセスを説明するための図である。
【図１１】実施例２におけるＳＩＰＢＨ構造の半導体レーザの製造プロセスを説明するための図である。
【符号の説明】
【００８５】
１０、１００  半導体レーザ
１１、１０１  ｎ型（１００）ＩｎＰ基板
１２、１０２  ｎ型ＩｎＧａＡｓＰガイド層
１３、１０３  ＩｎＧａＡｓＰ−ＭＱＷ活性層
１４、１０４  ｐ型ＩｎＰクラッド層
１５、１０５  ｐ型ＩｎＧａＡｓコンタクト層
１６、１０６  Ｆｅドープ高抵抗埋め込み層
１７、１０７  ｎ電極
１８、１０８  ｐ電極
１９、１０９  ＳｉＯ２保護膜
１１０  ｎ型ＩｎＧａＡｓＰ層
１１１  ＩｎＧａＡｓＰ層
１１２  ｐ型ＩｎＰ層
１１３  ｐ型ＩｎＧａＡｓ層
１１４  ＳｉＯ2選択成長マスク
【図１】
2005223300.tif 000003
【図２】
2005223300.tif 000004
【図３】
2005223300.tif 000005
【図４】
2005223300.tif 000006
【図５】
2005223300.tif 000007
【図６】
2005223300.tif 000008
【図７】
2005223300.tif 000009
【図８】
2005223300.tif 000010
【図９】
2005223300.tif 000011
【図１０】
2005223300.tif 000012
【図１１】
2005223300.tif 000013
【手続補正書】
【提出日】平成17年5月6日(2005.5.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１４
【補正方法】変更
【補正の内容】
【請求項１４】
前記埋め込み層の成膜後に、当該埋め込み層の表面と前記段差領域の上部表面とが実質的に同じ高さとなるようにエッチングする工程を備えることを特徴とする請求項１から１１、１３のいずれか一項に記載の半導体素子の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
これらに対して、図２（ｃ）に示した１，２−ジクロロエタンガス添加の場合には、工業生産的に実用的な範囲の添加量で、段差領域の側面上での結晶成長および（１１１）Ａ面上への結晶成長の何れも容易に抑制され、平坦な埋め込み形状を得ることが可能である。また、（１１１）Ａ面上への結晶成長が完全に抑制された結果、通常は（１１１）Ａ面上への結晶成長に伴って発生する積層欠陥が発生せず、高い結晶性を維持した状態で埋め込みが行われている。すなわち、＜０−１１＞方向にストライプ状に延在する段差領域の側面から横方向へ進行する結晶成長（ラテラル成長）の速度が速いという性質とも相俟って、平坦性に極めて優れた埋め込みが実現されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
なお、延在方向が＜０−１１＞−ジャスト方向または＜０−１１＞方向から数度オフした方向の段差領域の平坦化埋め込みに際しては、結晶成長の原料ガスに添加する有機塩素化物が何れの塩素化物であっても、段差領域の両サイドの平坦面を広く形成する場合（例えば、素子容量低減のために電極パッド下の高抵抗埋め込み層を厚くするような場合）には、段差領域の両サイドの埋め込み層の高さは、段差領域の高さよりも高くならざるを得ず高さにギャップが生じてしまう。したがって、平坦性を必要とされる電極材料を用いるデバイスや、ＳＩＰＢＨ構造（Ｓｅｍｉ  Ｉｎｓｕｌａｔｉｎｇ  Ｐｌａｎａｒ  Ｂｕｒｉｅｄ  Ｈｅｔｅｒｏ）の半導体レーザのように高抵抗埋め込み層の成長後に形成するｎ型ブロック層を段差領域に近接させて設ける必要がある場合などのように、作製するデバイスの構造によってはそのようなギャップをなくすことが必要とされる。かかる場合には、少なくともギャップに相当する厚みの分だけを埋め込み層表面からエッチングにより除去して段差領域の高さと埋め込み層の高さとを合わせこむことが可能である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
図８は、本発明の方法により製造されるＳＩＢＨ構造（Ｓｅｍｉ  Ｉｎｓｕｌａｔｉｎｇ  Ｂｕｒｉｅｄ  Ｈｅｔｅｒｏ）の半導体レーザの構成例を説明するための図で、半導体レーザの［０−１１］方向からの断面図である。この半導体レーザ１００は、裏面にｎ電極１０７を備えたｎ型（１００）ＩｎＰ基板１０１の主表面上に、ｎ型ＩｎＧａＡｓＰガイド層１０２、ＩｎＧａＡｓＰ−ＭＱＷ活性層１０３、ｐ型ＩｎＰクラッド層１０４、およびｐ型ＩｎＧａＡｓコンタクト層１０５を順次積層させて設けられた、［０−１１］方向にストライプ状に延在する段差領域を有している。この段差領域は、Ｆｅドープ高抵抗埋め込み層１０６で平坦化されており、ｐ型ＩｎＧａＡｓコンタクト層１０５の全面およびＦｅドープ高抵抗埋め込み層１０６の一部領域を暴露するように開口させたＳｉＯ２保護膜１０９を設けるとともに、ＳｉＯ２保護膜１０９の開口部にはｐ型ＩｎＧａＡｓコンタクト層１０５にバイアス印加するためのｐ電極１０８が設けられている。なお、Ｆｅドープ高抵抗埋め込み層１０６は、発光領域からのリーク電流を防止するために設けられるもので、半絶縁化して高抵抗とするためにＦｅドーピングしたものである。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2005223300.tif 000014
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2005223300.tif 000015
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
2005223300.tif 000016