(57)【要約】【課題】  上層配線を有する半導体装置において、それが搭載される回路基板を含む全体としての小型化を図る。【解決手段】  ベース板１の上面にはグランド層２が設けられ、その上面にはＣＳＰと呼ばれる半導体構成体３が設けられ、その周囲には方形枠状の絶縁層２１が設けられ、それらの上面には上層絶縁膜１５が設けられ、その上面には上層配線２５が半導体構成体３の柱状電極１６に接続されて設けられている。グランド層２は、上下導通部３２を介してグランド用の上層配線２５に接続されている。そして、半導体装置の内部にグランド層２を設けていることにより、半導体装置が搭載される回路基板を含む全体としての小型化を図ることができる。【選択図】  図１
2005294547.tif 000002
【特許請求の範囲】
【請求項１】
グランド層としての機能を有するベース部材と、前記ベース部材上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、前記半導体構成体の周囲における前記ベース部材上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられた少なくとも１層の上層配線と、少なくとも前記絶縁層に設けられた貫通孔内に前記ベース部材のグランド層として機能する部分とグランド用の前記上層配線とを接続するように設けられた上下導通部と、前記ベース部材下に設けられた下層オーバーコート膜とを備えていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の発明において、前記ベース部材は、絶縁性のベース板と、前記ベース板の上下面のうちの少なくとも一方の面に設けられたグランド層とからなることを特徴とする半導体装置。
【請求項３】
請求項１に記載の発明において、前記ベース部材はグランド層を兼ねた金属箔からなることを特徴とする半導体装置。
【請求項４】
請求項３に記載の発明において、前記金属箔の下面にメッキ層が設けられていることを特徴とする半導体装置。
【請求項５】
請求項１に記載の発明において、前記半導体構成体の半導体基板はＳＯＩ基板からなることを特徴とする半導体装置。
【請求項６】
請求項１に記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う上層オーバーコート膜を有することを特徴とする半導体装置。
【請求項７】
請求項６に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項８】
グランド層としての機能を有するベース部材上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
前記半導体構成体の周囲における前記ベース部材上に絶縁層を形成する工程と、
前記半導体構成体および前記絶縁層上に少なくとも１層の上層配線を前記半導体構成体の外部接続用電極に接続させて形成する工程と、
少なくとも前記絶縁層に形成された貫通孔内に前記ベース部材のグランド層として機能する部分とグランド用の前記上層配線とを接続する上下導通部を形成する工程と、
前記ベース部材下に下層オーバーコート膜を形成する工程と、
前記半導体構成体間における前記絶縁層、前記ベース部材および前記下層オーバーコート膜を切断して前記半導体構成体が少なくとも１つ含まれる半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項９】
請求項８に記載の発明において、前記ベース部材は、ベース板と、前記ベース板の上下面のうちの少なくとも一方の面に設けられたグランド層とからなることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項８に記載の発明において、前記ベース部材はグランド層を兼ねた金属箔からなることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の発明において、前記金属箔は当初ベース板の上面にラミネートされ、前記半導体構成体配置工程および前記絶縁層形成工程後に前記金属箔から前記ベース板を剥離する工程を有することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の発明において、前記金属箔の下面にメッキ層を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項８に記載の発明において、前記半導体構成体の半導体基板はＳＯＩ基板からなることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項８に記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う上層オーバーコート膜を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話に代表されるような携帯型電子機器の小型化に相俟ってＣＳＰ(chip size package)と呼ばれる半導体装置が開発されている。このＣＳＰは、複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜（中間絶縁膜）を設け、このパッシベーション膜の各接続パッドの対応部に開口部を形成し、該開口部を介して各接続パッドに接続される配線を形成し、各配線の他端部側に柱状の外部接続用電極を形成するとともに、各外部接続用電極間に封止材を充填したものである。
【０００３】
このような、ＣＳＰによれば、各柱状の外部接続用電極上に半田ボールを形成しておくことにより、接続端子を有する回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能である。
【０００４】
このような、ＣＳＰにおいて、生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、配線、外部接続用電極および封止材を形成し、さらに、封止材で覆われずに露出された外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断するようにしたものがある（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開２００１−１６８１２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、ＣＳＰは、ベアーの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまう欠点を有しており、このため、ベアーの半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。
【０００７】
すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。
【０００８】
また、上記従来の半導体装置では、上述の如く、回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能であるが、それでも小型化に限界があった。
【０００９】
すなわち、回路基板にフェースダウン方式でボンディングするので、ベアーの半導体装置の接続パッド形成面とは反対側の面が上面となり、この面を回路基板のグランドに接続する場合には、それ専用の接続部品をＣＳＰの外部に配置することとなり、小型化に限界があった。また、当該接続部品がＣＳＰの外部に配置される関係から、配線長が増大し、インピーダンス（浮遊容量等）の増加等の問題が生じ、回路特性が劣化することがあった。
【００１０】
そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となり、且つ、電子機器のより一層の小型化が可能で、配線長を最短として回路特性劣化を抑制することが可能となる新規な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明は、上記目的を達成するため、グランド層としての機能を有するベース部材と、前記ベース部材上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、前記半導体構成体の周囲における前記ベース部材上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられた少なくとも１層の上層配線と、少なくとも前記絶縁層に設けられた貫通孔内に前記ベース部材のグランド層として機能する部分とグランド用の前記上層配線とを接続するように設けられた上下導通部と、前記ベース部材下に設けられた下層オーバーコート膜とを備えていることを特徴とするものである。
【発明の効果】
【００１２】
この発明によれば、半導体構成体およびその周囲に設けられた絶縁層上に上層配線を配置しているので、上層配線の接続パッド部（外部接続用電極）の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。また、少なくとも絶縁層に設けられた貫通孔内に設けられた上下導通部を介して、ベース部材のグランド層として機能する部分とグランド用の上層配線とを接続しているので、電子機器のより一層の小型化が可能で、且つ、配線長を最短として回路特性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００１３】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等の絶縁材料からなる平面矩形形状のベース板１を備えている。ベース板１の上面には銅箔からなるべたパターンのグランド層２が設けられている。ここで、ベース板１およびその上に設けられたグランド層２は、グランド層としての機能を有するベース部材を構成している。
【００１４】
グランド層２の上面には、ベース板１のサイズよりもある程度小さいサイズの平面矩形形状の半導体構成体３の下面がダイボンド材からなる接着層４を介して接着されている。この場合、半導体構成体３は、後述する配線、柱状電極、封止膜を有しており、一般的にはＣＳＰと呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体３を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体３の構成について説明する。
【００１５】
半導体構成体３はＳＯＩ(silicon on insulator)基板５を備えている。ＳＯＩ基板５は、シリコン基板６の上面に酸化シリコン膜７が設けられ、酸化シリコン膜７の上面に薄膜トランジスタを形成してなるＳＯＩ集積回路部８が設けられた構造となっている。この場合、ＳＯＩ集積回路部８の薄膜トランジスタのソース・ドレイン領域は、酸化シリコン膜７に設けられた上下導通部（図示せず）を介してシリコン基板６に接続されている。
【００１６】
そして、シリコン基板６の下面は接着層４を介してグランド層２の上面に接着されている。ここで、グランド層２は、電気的な外部ノイズのシールドと電位の安定化を図るためのものであり、シリコン基板６の下面に電気的に接続されていてもよく、接続されていなくてもよい。したがって、接着層４は、銀ペースト等からなる導電性材料、ダイボンド材等からなる非導電性材料のいずれであってもよく、この実施形態の場合、上述の如く、ダイボンド材を用いている。
【００１７】
ＳＯＩ集積回路部８の上面周辺部にはアルミニウム系金属等からなる複数の接続パッド９が集積回路に接続されて設けられている。接続パッド９の中央部を除くＳＯＩ集積回路部８の上面には酸化シリコン等からなる絶縁膜１０が設けられ、接続パッド９の中央部は絶縁膜１０に設けられた開口部１１を介して露出されている。
【００１８】
絶縁膜１０の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜１２が設けられている。この場合、絶縁膜１０の開口部１１に対応する部分における保護膜１２には開口部１３が設けられている。保護膜１２の上面には銅等からなる下地金属層１４が設けられている。下地金属層１４の上面全体には銅からなる配線１５が設けられている。下地金属層１４を含む配線１５の一端部は、両開口部１１、１３を介して接続パッド９に接続されている。
【００１９】
配線１５の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１６が設けられている。配線１５を含む保護膜１２の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１７がその上面が柱状電極１６の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体３は、ＳＯＩ基板５、接続パッド９、絶縁膜１０を含み、さらに、保護膜１２、配線１５、柱状電極１６、封止膜１７を含んで構成されている。
【００２０】
半導体構成体３の周囲における、グランド層２を含むベース板１の上面には方形枠状の絶縁層２１がその上面が半導体構成体３の上面とほぼ面一となるように設けられている。絶縁層２１は、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。
【００２１】
半導体構成体３および絶縁層２１の上面には上層絶縁膜２２がその上面を平坦とされて設けられている。上層絶縁膜２２は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。
【００２２】
柱状電極１６の上面中央部に対応する部分における上層絶縁膜２２には開口部２３が設けられている。上層絶縁膜２２の上面には銅等からなる上層下地金属層２４が設けられている。上層下地金属層２４の上面全体には銅からなる上層配線２５が設けられている。上層下地金属層２４を含む上層配線２５の一端部は、上層絶縁膜２２の開口部２３を介して柱状電極１６の上面に接続されている。
【００２３】
上層配線２５を含む上層絶縁膜２２の上面にはソルダーレジスト等からなる上層オーバーコート膜２６が設けられている。上層配線２５の接続パッド部に対応する部分における上層オーバーコート膜２６には開口部２７が設けられている。開口部２７内およびその上方には半田ボール２８が上層配線２５の接続パッド部に接続されて設けられている。複数の半田ボール２８は、上層オーバーコート膜２６上にマトリクス状に配置されている。
【００２４】
上層絶縁膜２２、絶縁層２１、グランド層２およびベース板１の所定の箇所には貫通孔３１が設けられている。貫通孔３１の内壁面には銅からなる下地金属層３２ａと銅層３２ｂとからなる上下導通部３２がグランド層２に接続されて設けられている。この場合、上下導通部３２の上部はグランド用の上層配線２４に接続されている。
【００２５】
上下導通部３２の下部は、貫通孔３１の周囲におけるベース板１の下面に島状に設けられた下層下地金属層３３および下層配線３４に接続されている。この場合、下層下地金属層３３を含む下層配線３４は、島状であるため、上下導通部３２以外はどことも電気的に接続されていない。上下導通部３２内にはソルダーレジスト等からなる充填材３５が充填されている。下層配線３４を含むベース板１の下面にはソルダーレジスト等からなる下層オーバーコート膜３６が設けられている。
【００２６】
ところで、ベース板１のサイズを半導体構成体３のサイズよりもある程度大きくしているのは、ＳＯＩ基板５上の接続パッド９の数の増加に応じて、半田ボール２８の配置領域を半導体構成体３のサイズよりもある程度大きくし、これにより、上層配線２５の接続パッド部（上層オーバーコート膜２６の開口部２７内の部分）のサイズおよびピッチを柱状電極１６のサイズおよびピッチよりも大きくするためである。
【００２７】
このため、マトリクス状に配置された上層配線２５の接続パッド部は、半導体構成体３に対応する領域のみでなく、半導体構成体３の周側面の外側に設けられた絶縁層２１に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール２８のうち、少なくとも最外周の半田ボール２８は半導体構成体３よりも外側に位置する周囲に配置されている。
【００２８】
また、この半導体装置では、ＳＯＩ基板５を有する半導体構成体３下におけるベース板１の上面にグランド層２を設け、上層絶縁膜２２、絶縁層２１、グランド層２およびベース板１に設けられた貫通孔３１内に設けられた上下導通部３２を介して、グランド層２をグランド用の上層配線２５に接続しているので、電子機器のより一層の小型化が可能となるとともに、配線長を最短として回路特性を向上させることができる。
【００２９】
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体３の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板６上に酸化シリコン膜７、薄膜トランジスタを形成してなるＳＯＩ集積回路部８、アルミニウム系金属等からなる接続パッド９、酸化シリコン等からなる絶縁膜１０およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜１２が設けられ、接続パッド９の中央部が絶縁膜１０および保護膜１２に形成された開口部１１、１３を介して露出されたものを用意する。
【００３０】
この場合、ＳＯＩ集積回路部８の薄膜トランジスタのソース・ドレイン領域は、酸化シリコン膜７に設けられた上下導通部（図示せず）を介してシリコン基板６に接続されている。また、接続パッド９は、それぞれ、対応する領域に形成されたＳＯＩ集積回路部８の集積回路に接続されている。
【００３１】
次に、図３に示すように、両開口部１１、１３を介して露出された接続パッド９の上面を含む保護膜１２の上面全体に下地金属層１４を形成する。この場合、下地金属層１４は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【００３２】
次に、下地金属層１４の上面にメッキレジスト膜４１をパターン形成する。この場合、配線１５形成領域に対応する部分におけるメッキレジスト膜４１には開口部４２が形成されている。次に、下地金属層１４をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４１の開口部４２内の下地金属層１４の上面に配線１５を形成する。次に、メッキレジスト膜４１を剥離する。
【００３３】
次に、図４に示すように、配線１５を含む下地金属層１４の上面にメッキレジスト膜４３をパターン形成する。この場合、柱状電極１６形成領域に対応する部分におけるメッキレジスト膜４３には開口部４４が形成されている。次に、下地金属層１４をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４３の開口部４４内の配線１５の接続パッド部上面に柱状電極１６を形成する。次に、メッキレジスト膜４３を剥離し、次いで、配線１５をマスクとして下地金属層１４の不要な部分をエッチングして除去すると、図５に示すように、配線１５下にのみ下地金属層１４が残存される。
【００３４】
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１６および配線１５を含む保護膜１２の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１７をその厚さが柱状電極１６の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１６の上面は封止膜１７によって覆われている。
【００３５】
次に、封止膜１７および柱状電極１６の上面側を適宜に研磨し、図７に示すように、柱状電極１６の上面を露出させ、且つ、この露出された柱状電極１６の上面を含む封止膜１７の上面を平坦化する。ここで、柱状電極１６の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１６の高さにばらつきがあるため、このばらつきを解消して、柱状電極１６の高さを均一にするためである。
【００３６】
次に、図８に示すように、シリコン基板６の下面全体に接着層４を接着する。接着層４は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板６に固着する。次に、シリコン基板６に固着された接着層４をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示すように、シリコン基板６の下面に接着層４を有する半導体構成体３が複数個得られる。
【００３７】
このようにして得られた半導体構成体３では、シリコン基板６の下面に接着層４を有するため、ダイシング工程後に各半導体構成体３のシリコン基板６の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体３のシリコン基板６の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
【００３８】
次に、このようにして得られた半導体構成体３を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１０に示すように、図１に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。ベース板１は、限定する意味ではないが、例えば、平面方形形状である。この場合、ベース板１の上面には、ベース板１の上面にラミネートされた銅箔をフォトリソグラフィ法によりパターニングすることにより、べたパターンのグランド層２が形成されている。
【００３９】
次に、グランド層２の上面の所定の複数箇所にそれぞれ半導体構成体３のシリコン基板６の下面に接着された接着層４を接着する。ここでの接着は、加熱加圧により、接着層４を本硬化させる。次に、半導体構成体３の周囲における、グランド層２を含むベース板１の上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層２１ａを形成する。絶縁層形成用層２１ａは、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものである。
【００４０】
次に、半導体構成体３および絶縁層形成用層２１ａの上面に上層絶縁膜形成用シート２２ａを配置する。上層絶縁膜形成用シート２２ａは、限定する意味ではないが、シート上のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。なお、上層絶縁膜形成用シート２２ａとして、ガラス布にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、半硬化状態の熱硬化性樹脂のみからなるシート上のものを用いるようにしてもよい。
【００４１】
次に、図１１に示すように、一対の加熱加圧板４５、４６を用いて上下から絶縁層形成用層２１ａおよび上層絶縁膜形成用シート２２ａを加熱加圧する。すると、半導体構成体３の周囲における、グランド層２を含むベース板１の上面に絶縁層２１が形成され、半導体構成体３および絶縁層２１の上面に上層絶縁膜２２が形成される。この場合、上層絶縁膜２２の上面は、上側の加熱加圧板４５の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜２２の上面を平坦化するための研磨工程は不要である。
【００４２】
次に、図１２に示すように、レーザビームを照射するレーザ加工により、柱状電極１６の上面中央部に対応する部分における上層絶縁膜２２に開口部２３を形成する。また、メカニカルドリルを用いて、上層絶縁膜２２、絶縁層２１、グランド層２およびベース板１の所定の箇所に貫通孔３１を形成する。次に、必要に応じて、開口部２３内および貫通孔３１内等に発生したエポキシスミア等をデスミア処理により除去する。
【００４３】
次に、図１３に示すように、開口部２３を介して露出された柱状電極１６の上面を含む上層絶縁膜２２の上面全体、ベース板１の下面全体および貫通孔３１の内壁面に、銅の無電解メッキにより、上層下地金属層２４、下層下地金属層３３、下地金属層３２ａを形成する。次に、上層下地金属層２４の上面に上層メッキレジスト膜４７をパターン形成し、また、下層下地金属層３３の下面に下層メッキレジスト膜４８をパターン形成する。この場合、貫通孔３１を含む上層配線２５形成領域に対応する部分における上層メッキレジスト膜４７には開口部４９が形成されている。また、貫通孔３１を含む下層配線３４形成領域に対応する部分における下層メッキレジスト膜４８には開口部５０が形成されている。
【００４４】
次に、下地金属層２４、３３、３２ａをメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜４７の開口部４９内の上層下地金属層２４の上面に上層配線２５を形成し、また、下層メッキレジスト膜４８の開口部５０内の下層下地金属層３３の下面に下層配線３４を形成し、さらに、貫通孔３１内の下地金属層３２ａの表面に銅層３２ｂを形成する。
【００４５】
次に、両メッキレジスト膜４７、４８を剥離し、次いで、上層配線２５および下層配線３４をマスクとして下地金属層２４、３３の不要な部分をエッチングして除去すると、図１４に示すように、上層配線２５下にのみ上層下地金属層２４が残存され、また、下層配線３４上にのみ下層下地金属層３３が残存される。この状態では、貫通孔３１の内壁面には下地金属層３２ａと銅層３２ｂとからなる上下導通部３２がグランド層２に接続されて設けられている。
【００４６】
次に、図１５に示すように、スクリーン印刷法やスピンコーティング法等により、上層配線２５を含む上層絶縁膜２２の上面にソルダーレジスト等からなる上層オーバーコート膜２６を形成し、また、下層配線３４を含むベース板１の下面にソルダーレジスト等からなる下層オーバーコート膜３６を形成し、同時に、上下導通部３２内にソルダーレジスト等からなる充填材３５を充填する。この場合、上層配線２５の接続パッド部に対応する部分における上層オーバーコート膜２６には開口部２７が形成されている。
【００４７】
次に、開口部２７内およびその上方に半田ボール２８を上層配線２５の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体３間において、上層オーバーコート膜２６、上層絶縁膜２２、絶縁層２１、ベース板１および下層オーバーコート膜３６を切断すると、図１に示す半導体装置が複数個得られる。
【００４８】
以上のように、上記製造方法では、ベース板１上に複数の半導体構成体３を接着層４を介して配置し、複数の半導体構成体３に対して、特に、上層配線２５、上下導通部３２および半田ボール２８の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１１に示す製造工程以降では、ベース板１と共に複数の半導体構成体３を搬送することができるので、これによっても製造工程を簡略化することができる。
【００４９】
（第２実施形態）
図１６はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、グランド層２を上下導通部３２に直接接続させずに、ベース板１の下面に上下導通部３２に接続されて設けられた下層下地金属層３３を含む下層配線３４をベース板１に形成された貫通孔６１を介してグランド層２の下面に接続させた点である。この場合、ガラス布基材エポキシ樹脂等からなるベース板１への貫通孔６１の形成は、レーザビームを照射するレーザ加工により行なう。
【００５０】
（第３実施形態）
図１７はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、ベース板１の上面にグランド層２を設けた上に、ベース板の下面に下層下地金属層３３を含む下層配線３４をべた状に設け、このべたパターンからなる下層配線３４にグランド層としての機能を持たせた点である。
【００５１】
（第４実施形態）
図１８はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、ベース板１の上面にグランド層２を設けずに、ベース板の下面に下層下地金属層３３を含む下層配線３４をべた状に設け、このべたパターンからなる下層配線３４にグランド層としての機能を持たせた点である。
【００５２】
（第５実施形態）
図１９はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、ガラス布基材エポキシ樹脂等の絶縁材料からなるベース板１を有せず、銅箔等からなる金属箔（ベース部材）２Ａの上面に半導体構成体３および絶縁層２１を設け、金属箔２Ａの下面全体に下層下地金属層３３を含む下層配線３４を設け、下層配線３４の下面全体に下層オーバーコート膜３６を設けた点である。この場合、下層配線３４を含む金属箔２Ａは、グランド層としての機能を有する。
【００５３】
この半導体装置を製造する場合には、図１０に示す工程において、図２０に示すように、ガラス布基材エポキシ樹脂やアルミニウム等からなるベース板１の上面にラミネートされた銅箔等からなる金属箔２Ａの上面に半導体構成体３の下面を接着層４を介して接着する。次に、半導体構成体３の周囲における金属箔２Ａの上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層２１ａを形成する。次に、半導体構成体３および絶縁層形成用層２１ａの上面に上層絶縁膜形成用シート２２ａを配置する。
【００５４】
次に、一対の加熱加圧板（図示せず）を用いて上下から絶縁層形成用層２１ａおよび上層絶縁膜形成用シート２２ａを加熱加圧する。すると、半導体構成体３の周囲における金属箔２Ａの上面に絶縁層２１が形成され、半導体構成体３および絶縁層２１の上面に上層絶縁膜２２が形成される。次に、金属箔２Ａからベース板１を剥離すると、図２１に示すように、金属箔２Ａが露出される。
【００５５】
この状態では、銅箔等からなる金属箔２Ａ上に半導体構成体３および絶縁層２１が設けられ、その上に上層絶縁膜２２が設けられているので、銅箔等からなる金属箔２Ａの腰が弱くても、強度的に何ら支障はない。以下の工程は、上記第１実施形態の場合とほぼ同じであるので、その説明を省略する。ところで、図１９に示す半導体装置では、ベース板１を備えていないため、その分だけ、薄型化することができる。
【００５６】
（第６実施形態）
図２２はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体３として、柱状電極１６および封止膜１７を有せず、下地金属層１４を含む配線１５が露出された構造のものを用い、上層下地金属層２４を含む上層配線２５の一端部を上層絶縁膜２２の開口部２３を介して配線１５の接続パッド（外部接続用電極）に接続させた点である。
【００５７】
この半導体装置を製造する場合には、図１０に示す工程において、図２３に示すように、半導体構成体３の周囲における、グランド層２を含むベース板１の上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層２１ａを形成する。次に、半導体構成体３の配線１５の上面に上層絶縁膜形成用シート２２ａを配置する。そして、この状態において、一対の加熱加圧板（図示せず）を用いて上下から絶縁層形成用層２１ａおよび上層絶縁膜形成用シート２２ａを加熱加圧すればよい。
【００５８】
（第７実施形態）
上記第１実施形態では、図１に示すように、上層絶縁膜２２上に上層配線２５を１層だけ形成した場合について説明したが、これに限らず、２層以上としてもよく、例えば、図２４に示すこの発明の第７実施形態のように、２層としてもよい。すなわち、上層絶縁膜２２と上層オーバーコート膜２６との間に第２の上層絶縁膜６２を設け、第２の上層絶縁膜６２の上面に設けられた第２の上層下地金属層６３を含む第２の上層配線６４の一端部を第２の上層絶縁膜６２の開口部６５を介して上層配線２５の接続パッド部に接続し、第２の上層配線６４の接続パッド部上に半田ボール２８を設けるようにしてもよい。この場合、グランド層２は、上下導通部３２を介して、グランド用の第２の上層配線６４に接続されている。
【００５９】
（その他の実施形態）
上記第１実施形態には、互いに隣接する半導体構成体３間において切断したが、これに限らず、２個またはそれ以上の半導体構成体３を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、２個で１組の半導体構成体３は同種、異種のいずれであってもよい。
【００６０】
また、上記第１実施形態では、図１に示すように、半導体構成体３はＳＯＩ基板５を有するものとしたが、これに限らず、シリコン基板の上面に所定の機能の集積回路が形成され、シリコン基板の上面周辺部に複数の接続パッドが集積回路に接続されて設けられた構造の通常のベアチップを有するものであってもよい。
【図面の簡単な説明】
【００６１】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】この発明の第２実施形態としての半導体装置の断面図。
【図１７】この発明の第３実施形態としての半導体装置の断面図。
【図１８】この発明の第４実施形態としての半導体装置の断面図。
【図１９】この発明の第５実施形態としての半導体装置の断面図。
【図２０】図１９に示す半導体装置の製造に際し、所定の工程の断面図。
【図２１】図２０に続く工程の断面図。
【図２２】この発明の第６実施形態としての半導体装置の断面図。
【図２３】図２２に示す半導体装置の製造に際し、所定の工程の断面図。
【図２４】この発明の第７実施形態としての半導体装置の断面図。
【符号の説明】
【００６２】
１  ベース板
２  グランド層
３  半導体構成体
４  接着層
５  ＳＯＩ基板
６  シリコン基板
７  酸化シリコン膜
８  ＳＯＩ集積回路部
９  接続パッド
１０  絶縁膜
１２  保護膜
１５  配線
１６  柱状電極
１７  封止膜
２１  絶縁層
２２  上層絶縁膜
２５  上層配線
２６  上層オーバーコート膜
２８  半田ボール
３１  貫通孔
３２  上下導通部
３４  下層配線
３６  下層オーバーコート膜
【図１】
2005294547.tif 000003
【図２】
2005294547.tif 000004
【図３】
2005294547.tif 000005
【図４】
2005294547.tif 000006
【図５】
2005294547.tif 000007
【図６】
2005294547.tif 000008
【図７】
2005294547.tif 000009
【図８】
2005294547.tif 000010
【図９】
2005294547.tif 000011
【図１０】
2005294547.tif 000012
【図１１】
2005294547.tif 000013
【図１２】
2005294547.tif 000014
【図１３】
2005294547.tif 000015
【図１４】
2005294547.tif 000016
【図１５】
2005294547.tif 000017
【図１６】
2005294547.tif 000018
【図１７】
2005294547.tif 000019
【図１８】
2005294547.tif 000020
【図１９】
2005294547.tif 000021
【図２０】
2005294547.tif 000022
【図２１】
2005294547.tif 000023
【図２２】
2005294547.tif 000024
【図２３】
2005294547.tif 000025
【図２４】
2005294547.tif 000026