(57)【要約】【課題】  活性層への電流注入効率を高めてレーザ特性を改善した半導体レーザとその製造方法を提供する。【解決手段】  基板１１上に形成された活性層１２ｂを含むメサ部１２と、このメサ部を狭窄しメサ部よりも膜厚の大きい高抵抗埋め込み層１３と、メサ部及び高抵抗埋め込み層の上面にわたって形成されるクラッド層１５と、高抵抗埋め込み層１３とクラッド層１５との境界面の全面にわたって高抵抗埋め込み層とクラッド層との間での不純物の相互拡散を防止するホールトラップ層１４を備える。高抵抗埋め込み層１３とクラッド層１５との間の不純物の相互拡散を防止し、高抵抗埋め込み層での電流リークパスを防止して活性層への電流注入の効率を改善し、発光効率を改善する。【選択図】  図１
2005167050.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された活性層を含むメサ部と、前記メサ部を狭窄し前記メサ部よりも膜厚の大きい高抵抗埋め込み層と、前記メサ部及び前記高抵抗埋め込み層の上面にわたって形成されるクラッド層とを備える半導体レーザにおいて、前記高抵抗埋め込み層と前記クラッド層との境界面には当該境界面の全面にわたって前記高抵抗埋め込み層と前記クラッド層との間での不純物の相互拡散を防止する層を備えることを特徴とする高抵抗埋め込み型半導体レーザ。
【請求項２】
前記基板は（１００）基板で構成され、前記高抵抗埋め込み層には前記メサ部に沿った領域に（１１１）Ｂ面が形成され、この（１１１）Ｂ面に前記不純物の相互拡散を防止する層を備えることを特徴とする請求項１に記載の高抵抗埋め込み型半導体レーザ。
【請求項３】
前記相互拡散を防止する層は前記高抵抗埋め込み層の上に形成されたホールトラップ層の一部で構成されていることを特徴とする請求項２に記載の高抵抗埋め込み型半導体レーザ。
【請求項４】
前記相互拡散を防止する層の厚さは前記（１１１）Ｂ面上において少なくとも 0.1μｍ以上であることを特徴とする請求項３に記載の高抵抗埋め込み型半導体レーザ。
【請求項５】
前記高抵抗埋め込み層はＦｅ−ＩｎＰ層であり、前記ホールトラップ層はｎ型ＩｎＰ層であり、前記クラッド層はｐ型ＩｎＰ層であり、前記ホールトラップ層は前記高抵抗埋め込み層に含まれるＦｅと前記クラッド層に含まれるＺｎとの相互拡散を防止することを特徴とする請求項１ないし４のいずれかに記載の高抵抗埋め込み型半導体レーザ。
【請求項６】
前記ホールトラップ層はＳｉドープのＩｎＰ層であることを特徴とする請求項５に記載の高抵抗埋め込み型半導体レーザ。
【請求項７】
前記メサ部は狭幅選択成長法によって形成されていることを特徴とする請求項１ないし６のいずれかに記載の高抵抗埋め込み型半導体レーザ。
【請求項８】
基板上に活性層を含むメサ部を形成する工程と、前記メサ部を狭窄する高抵抗埋め込み層を形成する工程と、前記高抵抗埋め込み層の表面にホールトラップ層を形成する工程と、前記メサ部及びホールトラップ層上にクラッド層を形成する工程とを含む半導体レーザの製造方法において、前記ホールトラップ層を形成する工程では、Ｖ族原料の流量、成長温度、成長速度を調整して III族原料のマイグレーション長を制御することを特徴とする高抵抗埋め込み型半導体レーザの製造方法。
【請求項９】
前記メサ部を形成する工程に狭幅選択成長法を用いることを特徴とする請求項８に記載の高抵抗埋め込み型半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩｎＰ基板上に高抵抗埋め込み層としてＦｅドープＩｎＰ高抵抗埋め込み層を備える光通信用直接変調あるいは変調器集積型の半導体レーザ及びその製造方法に関する。
【背景技術】
【０００２】
近年の増大する通信トラフィック量に対応するため、光通信に用いられる半導体レーザとして、１０Ｇｂ／ｓ以上の変調速度を持つ直接変調あるいは変調器集積半導体レーザが提案されている。半導体レーザにおいて高速変調を可能にするためには、素子の寄生容量を低減する必要がある。通常半導体レーザの活性層への電流狭窄機構としてｐｎｐｎサイリスタ構造を利用しているが、ｐｎジャンクションに起因する寄生容量が発生し、高速変調の妨げとなる。これを回避する手法として、寄生容量の発生しない、半絶縁性の高抵抗埋め込み層により電流ブロック層を形成し、電流狭窄を行う手法が採られている。
【０００３】
図６は従来のこの種の半導体レーザの断面構造を説明するための図である。ｎ型ＩｎＰ基板１１１上にｎ型ＩｎＧａＡｓガイド層１１２ａ、ＩｎＧａＡｓＰ多重量子井戸（ＭＱＷ）構造の活性層１１２ｂ、ｐ型ＩｎＰクラッド層１１５、ｐ型ＩｎＧａＡｓコンタクト層１１６を順次形成した後、これらの層をドライエッチングにてダブルヘテロ（ＤＨ）構造の垂直メサ部１１２を形成する。次いで、エッチングした領域にＦｅ−ＩｎＰ高抵抗埋め込み層１１３を成長して前記垂直メサ部１１２を埋め込み電流狭窄を行う。その後上面に電極１１７を形成する。このような半導体レーザとしては特許文献１に記載の構造がある。
【０００４】
この半導体レーザでは、電子は高抵抗埋め込み層１１３でブロックされ、垂直メサ部１１２へ集中的に流れる。ホールはコンタクト層１１６から注入され、ＭＱＷ活性層１１２ｂで電子と再結合する。ただし、高抵抗埋め込み層１１３はホールに対してはトラップとして作用しない為、ホールは高抵抗埋め込み層１１５に漏れる。そのため、ｐｎｐｎサイリスタより電流狭窄機能は緩いが、ｐｎジャンクションが存在しないため寄生容量が小さく、高速変調が可能である。
【特許文献１】特開平６−８５３９０号公報
【０００５】
図７は従来の他の半導体レーザの断面構造を説明するための図である。ｎ型ＩｎＰ基板１２１上にストライプ状に形成した誘電体膜をマスクにした狭幅選択成長により下部光閉じ込め層１２２ａ、ＭＱＷ活性層１２２ｂ、上部光閉じ込め層１２２ｃからなるＤＨ構造のメサ部１２２を形成する。次いで、前記基板上にＦｅ−ＩｎＰ高抵抗埋め込み層１２３及びｎ型ＩｎＰホールトラップ層１２４を順次成長して電流狭窄を行い、さらに全面にｐ型ＩｎＰクラッド層１２５及びｐ型ＩｎＧａＡｓコンタクト層１２６を成長し、上面に電極１２７を形成する。
【０００６】
この半導体レーザの基本的な利点は、図６に示した半導体レーザと同じであるが、ｎ型ＩｎＰホールトラップ層１２４がｐ型ＩｎＰクラッド層１２５からＦｅ−ＩｎＰ高抵抗埋め込み層１２３へのホールの注入を抑制することができる利点が得られる。このような半導体レーザとしては特許文献２に記載の構造がある。なお、狭幅選択成長によるメサ部の形成技術は特許文献３に記載されている。
【特許文献２】特開２００２−２６４５５号公報
【特許文献３】特開平４−１０５３８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図６に記載した半導体レーザでは、所要の耐圧（電流ブロック特性）を得る為には、少なくともＦｅ−ＩｎＰ高抵抗埋め込み層１１３は１μｍ必要であるが、このＦｅ−ＩｎＰ高抵抗埋め込み層１１３を成長する際に露出しているｐ型ＩｎＰクラッド層１１５との接触が起こり、図８に示すように、Ｆｅ−ＩｎＰ高抵抗埋め込み層１１３のドーパントとしてのＦｅと、ｐ型ＩｎＰクラッド層１１５のドーパントのＺｎとの間で相互拡散が生じる。そのためＦｅ−ＩｎＰ高抵抗埋め込み層１１３の耐圧が低下、電流リークパスが生じ、ＭＱＷ活性層１１２ｂへの電流注入の効率が低下し、これに起因してレーザ特性が劣化する。
【０００８】
この問題に対しては、図９に示すように、メサ部１１２をｎ型ＩｎＧａＡｓガイド層１１２ａ、ＩｎＧａＡｓＰＭＱＷ活性層１１２ｂ、ｐ型ＩｎＰクラッド層１１２ｃで構成するとともに、メサ部１１２の高さを低くし、かつＦｅ−ＩｎＰ高抵抗埋め込み層１１３の上面にｎ型ＩｎＰホールトラップ層１１４を形成した構造が提案されている。ホールトラップ層１１４は図７の半導体レーザのホールトラップ層１２４と同じ機能を有する。このように構成して上層のｐ型ＩｎＰクラッド層１１５とＦｅ−ＩｎＰ高抵抗埋め込み層１１３の接触面積を減少するようにしても、Ｆｅ−ＩｎＰ高抵抗埋め込み層１１３は１μｍ以上必要なのでメサ部１１２の高さよりも高くなり、ｐ型ＩｎＰクラッド層１１５とＦｅ−ＩｎＰ高抵抗埋め込み層１１３の接触は避けられず、特にメサ部１１２の両側に沿ってＦｅ−ＩｎＰ高抵抗埋め込み層１１３の一部に（１１１）Ｂ面１１３ａが出現するため、この面を窓口としてドーパントの相互拡散が発生し易くなり、レーザ特性の劣化を改善することは難しい。
【０００９】
また、図７に記載した半導体レーザにおいても同様な問題があり、図１０に示すように、Ｆｅ−ＩｎＰ高抵抗埋め込み層１２３をメサ部１２２の高さ以上に成長させるため、メサ部の両側に（１１１）Ｂ面１２３ａが出現し、この（１１１）Ｂ面１２３ａを窓口にそれぞれの層のドーパントのＺｎとＦｅ相互拡散が起こり、半導体レーザのレーザ特性が劣化する。
【００１０】
本発明の目的は、活性層への電流注入効率を高めてレーザ特性を改善した半導体レーザとその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、基板上に形成された活性層を含むメサ部と、このメサ部を狭窄しメサ部よりも膜厚の大きい高抵抗埋め込み層と、メサ部及び高抵抗埋め込み層の上面にわたって形成されるクラッド層とを備える半導体レーザにおいて、高抵抗埋め込み層とクラッド層との境界面には当該境界面の全面にわたって高抵抗埋め込み層とクラッド層との間での不純物の相互拡散を防止する層を備えることを特徴とする。
【００１２】
また、本発明の製造方法は、基板上に活性層を含むメサ部を形成する工程と、当該メサ部を狭窄する高抵抗埋め込み層を形成する工程と、高抵抗埋め込み層の表面にホールトラップ層を形成する工程と、メサ部及びホールトラップ層上にクラッド層を形成する工程とを含み、特にホールトラップ層を形成する工程では、Ｖ族原料の流量、成長温度、成長速度を調整して III族原料のマイグレーション長を制御することを特徴とする。また、前記メサ部を形成する工程として、狭幅選択成長法を用いることが好ましい。
【発明の効果】
【００１３】
本発明の半導体レーザでは、注入された電子は高抵抗埋め込み層でトラップされ、ホールはホールトラップ層でトラップされ、メサ部の活性層への狭窄を受ける。さらに、ホールトラップ層を高抵抗埋め込み層とクラッド層の境界面の全面に形成することで、高抵抗埋め込み層とクラッド層との間の不純物の相互拡散を防止し、高抵抗埋め込み層での電流リークパスを防止して活性層への電流注入の効率を改善する。図５はＦｅ−ＩｎＰ高抵抗埋め込み層におけるＺｎとＦｅの濃度プロファイルを示すＳＩＭＳ分析図である。同図（ａ）は高抵抗埋め込み層の上面にｎ型ＩｎＰホールトラップ層が成長されていない場合（従来構造）であり、同図（ｂ）は高抵抗埋め込み層の上面にｎ型ＩｎＰホールトラップ層が成長されている本発明の場合である。この図に示すように、ｎ型ＩｎＰホールトラップ層によってＺｎとＦｅの相互拡散が抑制されていることが判る。これにより、半導体レーザの発光効率を改善し、レーザ特性を改善することが可能になる。
【発明を実施するための最良の形態】
【００１４】
本発明の半導体レーザでは、基板は（１００）基板で構成され、高抵抗埋め込み層には前記メサ部に沿った領域に（１１１）Ｂ面が形成され、この（１１１）Ｂ面に不純物の相互拡散を防止する層を備える。この場合、相互拡散を防止する層は高抵抗埋め込み層の上に形成されたホールトラップ層の一部で構成される。この相互拡散を防止する層の厚さは前記（１１１）Ｂ面上において少なくとも 0.1μｍ以上である。
【００１５】
本発明の半導体レーザでは、高抵抗埋め込み層はＦｅ−ＩｎＰ層であり、ホールトラップ層はｎ型ＩｎＰ層であり、クラッド層はｐ型ＩｎＰ層であり、ホールトラップ層は高抵抗埋め込み層に含まれるＦｅとクラッド層に含まれるＺｎとの相互拡散を防止する構成とする。例えば、ホールトラップ層はＳｉドープのＩｎＰ層で構成する。また、メサ部は狭幅選択成長法によって形成されていることが好ましい。
【実施例１】
【００１６】
次に、本発明の実施例を図面を参照して説明する。図１は本発明の実施例１の断面図であり、図６に示した従来の半導体レーザと同様に、発振波長 1.3〜 1.6μｍ帯の高抵抗埋め込み型光通信用直接変調あるいは変調器集積型の半導体レーザに適用した実施例の一部を示している。（１００）ｎ型ＩｎＰ基板１１上にｎ型ＩｎＧａＡｓガイド層１２ａ、ＩｎＧａＡｓＰＭＱＷ活性層１２ｂ、ｐ型ＩｎＰクラッド層１２ｃを順次形成した後、これらの層をドライエッチングにてダブルヘテロ（ＤＨ）構造の垂直メサ部１２を形成する。このとき、ｐ型ＩｎＰクラッド層１２ｃは薄く形成し垂直メサ部１２の高さを 0.5μｍ程度の低い高さにする。次いで、エッチングした領域にＦｅ−ＩｎＰ高抵抗埋め込み層１３、ｎ型ＩｎＰホールトラップ層１４を順次成長して前記垂直メサ部１２を埋め込み電流狭窄を行う。このとき、Ｆｅ−ＩｎＰ高抵抗埋め込み層１３の膜厚を１μｍ程度とすることにより、垂直メサ部１２に沿った領域に（１１１）Ｂ面２３ａが形成されるが、ＭＯＶＰＥ法の条件を適切に設定することで、この（１１１）Ｂ面１３ａ上にもｎ型ＩｎＰホールトラップ層１４の一部が所要の膜厚で成長される。このｎ型ＩｎＰホールトラップ層１４の膜厚は、平坦部で 0.4μｍ程度、（１１１）Ｂ面１３ａ上で 0.1μｍ程度である。具体的な成長条件としては、垂直メサ部１２を埋め込む際にＣｌ系を添加し、さらに実施例１と同様にＶ族流量、成長速度の調整等によりマイグレーション長を制御することが必要である。しかる上で、ｐ型ＩｎＰクラッド層１５を高抵抗埋め込み層上において 1.5μｍ程度の厚さに、ｐ型ＩｎＧａＡｓコンタクト層１６を 0.2μｍ程度の厚さに形成する。さらに、その上面に電極１７を形成する。
【００１７】
ここで、本発明においては前記Ｆｅ−ＩｎＰ高抵抗埋め込み層１３上に形成したｎ型ＩｎＰホールトラップ層１４をＦｅ−ＩｎＰ高抵抗埋め込み層１３に生じている（１１１）Ｂ面１３ａ上にも成長して、この（１１１）Ｂ面１３ａを被覆するように構成することが特徴である。通常、（１１１）Ｂ面１３ａは成長に寄与する結合の数が少ないため、その上に成長させるＩｎＰホールトラップ層１４の成長は極めて遅くなり、ＭＯＶＰＥ法を従来一般に行われている方法で成長するのみでは（１１１）Ｂ面１３ａ上に所望の厚さに成長させることは困難である。そのため、（１１１）Ｂ面１３ａ上にＩｎＰホールトラップ層１４を所望の厚さの成長を行うには適切な条件を用いる必要がある。
【００１８】
このように（１１１）Ｂ面１３ａ上にＭＯＶＰＥ法によりＩｎＰホールトラップ層１４を適切に成長させるには、 III族原料の供給が成長の律速となり、 III族原料のマイグレーション長が形状制御の支配的な因子の一つとなるため、この III族原料の表面マイグレーション長を調整する必要がある。ここで、「表面マイグレーション長」とは基板に供給される III族原料種が基板に取り込まれる、あるいは成長に寄与するまでに結晶表面上を移動できる距離である。このようなマイグレーション長の制御には、Ｖ族原料の流量（以下「Ｖ族流量」と称する）、成長温度、成長速度などのパラメータを調整することが好ましい。すなわち、図２を参照すると、ＭＯＶＰＥによるＩｎＰホールトラップ層１４の結晶成長ではＶ族原料を過剰に供給しつつ、成長時には III族原料の流量で成長速度を調整する。この際、 III族原料が基板表面付近にまで達したときにＶ族原料と反応しエピタキシャル成長が生じるが、この際に III族原料が基板上を移動する距離（基板に取り込まれるまでの距離）が「表面マイグレーション長」である。したがって、図２（ａ）のように、Ｖ族原料流量が少ない場合には III族原料がＶ族原料と接触する確率は低くなり、マイグレーション長は長くなるが、図２（ｂ）のように、Ｖ族原料流量が多い場合には III族原料がＶ族原料と接触する確率は高くなり、マイグレーション長は短くなる。このパラメータ制御により、マイグレーション長を短くして（１１１）Ｂ面の（１００）面に対する成長速度比を２５％以上に制御すれば、（１１１）Ｂ面上に適切なＩｎＰホールトラップ層１４を成長することが可能である。
【００１９】
このＭＯＶＰＥ法におけるＩｎＰホールトラップ層１４の成長条件は、成長炉の形体によって異なるため具体的な数値は特定できないが、Ｆｅ−ＩｎＰ高抵抗埋め込み層１３とｎ型ＩｎＰホールトラップ層１４の各成長時におけるＶ族流量を１：２程度の比になるように設定することが好ましい。
【００２０】
以上の構成によれば、基板側であるｎ側から注入された電子は、Ｆｅ−Ｉｎ高抵抗埋め込み層１３ではＦｅの形成する深いアクセプタ準位にトラップされＭＱＷ活性層１２ｂへの狭窄を受ける。また、Ｆｅ−ＩｎＰ高抵抗埋め込み層１３が１μｍ程度の厚さを持っているため、容易にトンネルすることができず、所要の耐圧（電流ブロック特性）を得ることが可能になる一方、ｐ側から注入されるホールは、ｎ型ＩｎＰホールトラップ層１４へ到達したものはトラップされ、ホールもＭＱＷ活性層１２ｂへ狭窄を受ける。
【００２１】
さらに、ｎ型ＩｎＰホールトラップ層１４は前記したホールトラップとしての機能と同時に、Ｆｅ−ＩｎＰ高抵抗埋め込み層１３のドーパントのＦｅと、ｐ型ＩｎＰクラッド層１５のドーパントのＺｎとの相互拡散を防止するための不純物相互拡散防止膜としても機能する。
【００２２】
このｎ型ＩｎＰホールトラップ層１４による相互拡散防止効果により、ＦｅとＺｎとの相互拡散が要因となっていたＦｅ−ＩｎＰ高抵抗埋め込み層１３の耐圧が低下して、電流リークパスが生じ、ＭＱＷ活性層１２ｂへの電流注入の効率が低下することが防止される。その結果、ＭＱＷ活性層１２ｂに効率的に電流が注入され、レーザの発光効率の低下を抑制し、レーザ特性を改善することが可能になる。因みに、図３は従来構造と本実施例構造の各半導体レーザにおける光出力−電流特性を比較して示す特性図であり、本実施例の半導体レーザの特性が改善されていることが判る。
【００２３】
ここで、ｎ型ＩｎＰホールトラップ層１４のドーパントはＳｉであるが、特にＳｉに限定されるものではない。すなわち、ｎ型とｐ型のドーパントは結晶中でそれぞれカチオン、アニオンとして振る舞い、その一部がｐ−ｎ接合部でお互い引きつけられる。しかしその状態で留まっているため、拡散が発生することはない。したがって、当該ｎ型ＩｎＰホールトラップ層のドーパントがＳｉに限定されることはない。
【００２４】
また、ｎ型ＩｎＰホールトラップ層１４の膜厚は不純物の相互拡散を防止する作用の面から見ればなるべく厚く形成することが好ましいが、Ｆｅ−ＩｎＰ高抵抗埋め込み層の（１１１）Ｂ面上における成長速度が（１００）面よりも遅いため、デバイスの処理時間との関係から適切な厚さに調整する必要がある。本実施例のように成長速度を高めに制御することが可能であれば、デバイス処理に大きな影響を与えることなく十分に厚い膜厚に形成することができる。なお、従来技術のＭＯＶＰＥ法においても、ホールトラップ層が（１１１）Ｂ面にも薄く成長する場合があるが、本実施例のように成長条件を調整しない限り通常の技術では相互拡散を防止する程度の膜厚に成長させることはできず、本実施例のような作用効果を期待することは難しい。
【００２５】
実施例１によれば、ｐ型ＩｎＰクラッド層１２ｃを薄く形成しているので、垂直メサ部１２を形成する際のドライエッチング深さを小さくできるため、良好な形状を持つ垂直メサ部を安定に作製することができる。
【実施例２】
【００２６】
図４は本発明の実施例２の断面図であり、図７に示した従来の半導体レーザと同様に、発振波長 1.3〜 1.6μｍ帯の高抵抗埋め込み型光通信用直接変調あるいは変調器集積型の半導体レーザに適用した実施例の一部を示している。（１００）ＩｎＰ基板２１上に、図には表れないがストライプ状の誘電体膜を形成し、この誘電体膜をマスクにして下部光閉じ込め層２２ａ、ＭＱＷ活性層２２ｂ、上部光閉じ込め層２２ｃを順次狭幅選択成長により成長してＤＨ構造のメサ部２２を形成する。このメサ部２２の高さは0.45μｍ程度とする。次いで、前記基板２１上にＭＯＶＰＥ法によりＦｅ−ＩｎＰ（ＦｅドープＩｎＰ）高抵抗埋め込み層２３を成長し、続いてその表面にｎ型ＩｎＰホールトラップ層２４を成長する。このとき、Ｆｅ−ＩｎＰ高抵抗埋め込み層２３の厚さは１μｍであるため、メサ部２２に沿った領域には傾斜した（１１１）Ｂ面２３ａが表れるが、前記ｎ型ＩｎＰホールトラップ層２４はこの（１１１）Ｂ面２３ａ上にも形成される。このｎ型ＩｎＰホールトラップ層２４の膜厚は平坦部で 0.4μｍ程度、（１１１）Ｂ面２３ａ上で 0.1μｍ程度である。しかる後、全面にｐ型ＩｎＰクラッド層２５をＦｅ−ＩｎＰ高抵抗埋め込み層２３上において 1.6μｍ程度の厚さに成長し、その上にｐ型ＩｎＧａＡｓコンタクト層２６を0.25μｍ程度の厚さに成長する。さらにその上に電極２７を形成する。
【００２７】
実施例２の半導体レーザでは、実施例１と同様に、基板側であるｎ側から注入された電子は、Ｆｅ−Ｉｎ高抵抗埋め込み層２３ではＦｅの形成する深いアクセプタ準位にトラップされＭＱＷ活性層２２ｂへの狭窄を受ける。また、Ｆｅ−ＩｎＰ高抵抗埋め込み層２３が１μｍ程度の厚さを持っているため、容易にトンネルすることができず、所要の耐圧（電流ブロック特性）を得ることが可能になる一方、ｐ側から注入されるホールは、ｎ型ＩｎＰホールトラップ層２４へ到達したものはトラップされ、ホールもＭＱＷ活性層２２ｂへ狭窄を受ける。さらに、ｎ型ＩｎＰホールトラップ層２４がＦｅ−ＩｎＰ高抵抗埋め込み層２３の（１１１）Ｂ面２３ａ上に所要の厚さに形成されているので、Ｆｅ−ＩｎＰ高抵抗埋め込み層２３とｐ型ＩｎＰクラッド層２５との間のＺｎとＦｅの相互拡散が抑制され、Ｆｅ−ＩｎＰ高抵抗埋め込み層２５の耐圧が向上し、ＭＱＷ活性層２２ｂへの電流注入の効率が改善され、レーザ特性を改善することが可能になる。
【００２８】
また、この実施例２ではメサ部２２を狭幅選択成長法により形成しているので、実施例１に比較してエッチング工程が不要になり、製造工数が削減できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例１の断面図である。
【図２】表面マイグレーション長を説明するための模式図である。
【図３】従来と実施例１の光出力−電流特性を比較して示す特性図である。
【図４】実施例２の断面図である。
【図５】ホールトラップ層の不純物の相互拡散防止効果を説明するためのＳＩＭＳ分析図である。
【図６】従来の半導体レーザの第１の例の断面図である。
【図７】従来の半導体レーザの第２の例の断面図である。
【図８】第１の従来例において生じる相互拡散を説明するための図である。
【図９】第１の従来例を改善した例とその相互拡散を説明するための図である。
【図１０】第２の従来例において生じる相互拡散を説明するための図である。
【符号の説明】
【００３０】
１１  ｎ型ＩｎＰ基板
１２  メサ部
１２ａ  ｎ型ＩｎＧａＡｓガイド層
１２ｂ  ＩｎＧａＡｓＰＭＱＷ活性層
１３  Ｆｅ−ＩｎＰ高抵抗埋め込み層
１４  ｎ型ＩｎＰホールトラップ層
１５  ｐ型ＩｎＰクラッド層
１６  ｐ型ＩｎＧａＡｓコンタクト層
１７  電極
２１  ｎ型ＩｎＰ基板
２２  メサ部
２２ａ  下部光閉じ込め層
２２ｂ  ＭＱＷ活性層
２２ｃ  上部光閉じ込め層
２３  Ｆｅ−ＩｎＰ高抵抗埋め込み層
２４  ｎ型ＩｎＰホールトラップ層
２５  ｐ型ＩｎＰクラッド層
２６  ｐ型ＩｎＧａＡｓコンタクト層
２７  電極
【図１】
2005167050.tif 000003
【図２】
2005167050.tif 000004
【図３】
2005167050.tif 000005
【図４】
2005167050.tif 000006
【図５】
2005167050.tif 000007
【図６】
2005167050.tif 000008
【図７】
2005167050.tif 000009
【図８】
2005167050.tif 000010
【図９】
2005167050.tif 000011
【図１０】
2005167050.tif 000012