(57)【要約】【課題】    ゲート電極となる金属膜を形成する際、ゲート絶縁膜にほとんどダメージを与えないＭＩＳＦＥＴの製造方法を提供する【解決手段】    半導体基板（１０１）上に酸化ハフニウム等の金属酸化膜を含んだ絶縁膜１０２を形成した後、プラズマ処理を行い表面をハフニウム金属膜等の金属膜１０３に改質し、ゲート電極に加工する。【選択図】    図１
2005236010.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の上に金属を含んだ絶縁膜を形成する工程と、
前記絶縁膜の表面をプラズマに晒して還元することにより前記金属を主成分とするゲート電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
半導体層の上に金属を含んだ絶縁膜を形成する工程と、
前記絶縁膜の表面をプラズマに晒して還元することにより金属層を形成する工程と、
前記金属層の上に導電体層を形成する工程と、
熱処理によって前記金属層と前記導電体層とを拡散または反応させる工程と、
前記拡散または反応により形成された層と前記導電体層をゲート電極に加工する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
ソース領域とドレイン領域とが形成された半導体層の上に前記ソース領域とドレイン領域とに対して自己整合的にゲート電極を形成するための溝が設けられた層を形成する工程と、
前記溝の側面および底面に、金属を含んだ絶縁膜を形成する工程と、
前記絶縁膜の表面をプラズマに晒して還元することにより金属層を形成する工程と、
前記金属層によって内壁面が覆われた前記溝に導電体を埋め込む工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項４】
前記プラズマは、水素を含有することを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記金属は、アルミニウム、ハフニウム及びジルコニウムの少なくともいずれかを主成分とし、
前記絶縁膜は、酸化物、窒化物及び酸窒化物のいずれかであることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、ゲート絶縁膜へのダメージを軽減する金属ゲート電極形成方法に関する。
【背景技術】
【０００２】
ＭＩＳ構造を有するＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor ：以下、ＭＩＳＦＥＴ）は、半導体基板上にゲート絶縁膜と金属のゲート電極とがこの順に形成された構造を有する。しかし、ゲート電極として、必ずしも金属を採用する必要はなく、半導体（シリコンも含む）を採用することもできる。また、ゲート絶縁膜として、必ずしも酸化物を採用する必要はなく、他の絶縁膜を採用することもできる。一般的に、ゲート絶縁膜は、単一種類の材料から構成される。
近年、半導体装置の高速・高性能化が進むにつれて、ゲート電極と半導体基板との間の容量値に対応するシリコン酸化膜換算膜厚（Equivalent Oxide Thickness：以下、ＥＯＴ）が重要な要素となってきた。ＭＩＳＦＥＴのＥＯＴは、ゲート絶縁膜、半導体基板の反転層およびゲート電極の空乏層のそれぞれのＥＯＴの合計値に相当するものである。
【０００３】
半導体基板の材料を変えずに合計のＥＯＴを小さくするために、ゲート絶縁膜を薄く形成する手法が一般的に採用されるが、信頼性などを考慮するとむやみに薄膜化するわけにはいかず、その手法には限界がある。
【０００４】
次いで、ＥＯＴの薄膜化に効果的なのは、ゲート電極の空乏層を低減する方法である。具体的には、ゲート電極として、シリコン−ゲルマニウム電極や金属電極などを用いる。シリコン−ゲルマニウム電極を用いた場合、空乏層の低減は可能であるが皆無にはできない。金属電極は、空乏層を皆無にすることが可能であり、上述したゲート絶縁膜を薄く形成する手法と合わせてＥＯＴの低減に用いることができる。
【０００５】
一般的に、ゲート絶縁膜上に金属電極を形成する場合、金属膜の成膜方法として、ＣＶＤ（chemical vapor deposition）法あるいはＰＶＤ（physical vapor deposition）法が用いられる。また、ＭＩＳＦＥＴの製造方法の一例として、ゲート電極を形成する前にソース・ドレインを形成する方法が示されており、「ダマシンゲート」(例えば、非特許文献１参照）)、または「リプレイスメントゲート」(例えば、非特許文献２参照)などと呼ばれている。これは、自己整合的にゲート電極を形成するための溝の中にゲート絶縁膜および金属電極を形成するものである。
【非特許文献１】A.Yagishita et al.,IEDM Tech. Dig. 1998,p785
【非特許文献２】A.Chatterjee et al.,IEDM Tech. Dig. 1997,p821
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、これらいずれの製造方法においても、極めて薄いゲート絶縁膜上に金属膜を形成すると、金属電極成膜時のダメージによって、ゲート絶縁膜の信頼性の確保は困難なものになる。また、半導体装置が微細化されてくると溝のアスペクト比が大きくなり、特にゲート絶縁膜形成後には一層アスペクト比が大きくなった溝へ金属電極を形成しなければならないので、ＣＶＤ法あるいはＰＶＤ法では金属電極の形成が困難になる。
【０００７】
このように、従来のＭＩＳＦＥＴの製造方法において、金属電極形成方法としてＰＶＤ法やＣＶＤ法を用いた場合には、ゲート絶縁膜の薄膜化に限界があり、また、ダマシンゲート構造を用いた場合には、微細化に限界があった。
【０００８】
本発明はかかる課題の認識に基づいてなされたものであり、その目的は、ＭＩＳＦＥＴのゲート電極となる金属膜を形成する際に、ゲート絶縁膜にほとんどダメージを与えない半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の製造方法では、図１に表したように、半導体基板上に金属酸化膜を含んだ絶縁膜を形成した後、プラズマ処理でこれの表面を金属膜に改質し、ゲート電極とする。
【００１０】
本発明によれば、
半導体層の上に金属を含んだ絶縁膜を形成する工程と、
前記絶縁膜の表面をプラズマに晒して還元することにより前記金属を主成分とするゲート電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法が提供される。
【００１１】
または、本発明によれば、
半導体層の上に金属を含んだ絶縁膜を形成する工程と、
前記絶縁膜の表面をプラズマに晒して還元することにより金属層を形成する工程と、
前記金属層の上に導電体層を形成する工程と、
熱処理によって前記金属層と前記導電体層とを拡散または反応させる工程と、
前記拡散または反応により形成された層と前記導電体層をゲート電極に加工する工程と、
を備えたことを特徴とする半導体装置の製造方法が提供される。
【００１２】
または、本発明によれば、
ソース領域とドレイン領域とが形成された半導体層の上に前記ソース領域とドレイン領域とに対して自己整合的にゲート電極を形成するための溝が設けられた層を形成する工程と、
前記溝の側面および底面に、金属を含んだ絶縁膜を形成する工程と、
前記絶縁膜の表面をプラズマに晒して還元することにより金属層を形成する工程と、
前記金属層によって内壁面が覆われた前記溝に導電体を埋め込む工程と、
を備えたことを特徴とする半導体装置の製造方法が提供される。
【００１３】
ここで、前記プラズマは、水素を含有するものとすることができる。  
また、前記金属は、アルミニウム、ハフニウム及びジルコニウムの少なくともいずれかを主成分とし、前記絶縁膜は、酸化物、窒化物及び酸窒化物のいずれかであるものとすることができる。
【発明の効果】
【００１４】
本発明によれば、ゲート電極となる金属層をプラズマ処理によって形成することで、ゲート絶縁膜へのダメージをなくし、ＭＩＳＦＥＴのＥＯＴを薄膜化することができる。また、ダマシンゲート構造の製造方法に採用することで、アスペクト比の大きい溝の中に金属層を形成することが可能となり、微細化に貢献する。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００１６】
図１は、本発明の第1の実施例の半導体装置の製造工程を表す工程断面図である。
【００１７】
まず、図１（ａ）に表したように、例えばシリコン基板１０１上に高誘電率（High-k）材料のゲート絶縁膜としての酸化ハフニウム（ＨｆＯ２）１０２を形成する。この場合の酸化ハフニウムはＡＬＤ法（Atomic Layer Deposition）により５ｎｍ形成される。
【００１８】
次に、図１（ｂ）に表したように、酸化ハフニウム１０２の表面をプラズマ処理により金属ゲート電極としてハフニウム金属膜１０３に改質する。この場合のプラズマ処理は、例えばアルゴン雰囲気において２ｋＷのパワーで３分間処理しており、このときのハフニウム金属膜１０３の膜厚は約２ｎｍになる。
【００１９】
次に、図１（ｃ）に表したように、ハフニウム金属膜１０３の上に、さらにシリコン膜１０４をＣＶＤ法で形成する。ここでは、シリコン膜／ハフニウム金属膜の積層膜がゲート電極となる。
【００２０】
次に、図１（ｄ）に表したように、例えば写真製版法を用いて所望のゲート電極を形成する部分にレジストを残し、例えばドライエッチング法でゲート電極およびゲート絶縁膜をエッチングした後、レジストを除去する。
【００２１】
最後に、図１（ｅ）に表したように、例えばイオン注入法により拡散層１０５としてソース・ドレインを形成する。
【００２２】
図１（ｂ）に表したように、金属電極をプラズマ処理で形成すれば、ＣＶＤ法またはＰＶＤ法で形成する場合に比べて、ゲート絶縁膜へのダメージの影響を極めて少なくすることが可能であり、ゲート絶縁膜の信頼性が確保出来るようになる。
【００２３】
図２は、水素プラズマを例に、プラズマ処理を行った場合の、ゲート絶縁膜表面の様子を表した概念図である。プラズマ処理の前は、酸化ハフニウム（ＨｆＯ２）膜１０２の表面には、酸化ハフニウム分子２０１が整然と並んでいる（図２（ａ））。  
これを水素プラズマ２０２に暴露すると、プラズマ中に含まれる反応性が高い水素ラジカル２０３などが、ゲート絶縁膜表面の酸化ハフニウム分子２０１の酸素２０４と結合し、水（Ｈ２Ｏ）２０５が生成される。生成された水は、気相中に脱離する（図２（ｂ））。  
このようにして、絶縁膜表面が還元されてハフニウム金属膜２０６が生成される。このとき、還元されたハフニウム膜２０６と酸化ハフニウム膜２０１’の膜厚の合計は、プラズマ処理を行う前の酸化ハフニウム膜２０１の膜厚より薄くなるが、これは酸素原子の減少分である（図２（ｃ））。
【００２４】
なお、同様のメカニズムは、ゲート絶縁膜として、酸化ハフニウム以外の酸化物を用いた場合にも生ずる。つまり、各種の酸化物からなるゲート絶縁膜に対して、水素プラズマを作用させることにより、その表面層を還元して薄膜の金属ゲート電極を形成することが可能である。
【００２５】
またさらに、ゲート絶縁膜として、酸窒化物を用いた場合にも同様の作用が得られる。
【００２６】
図３は、酸窒化膜に対して水素プラズマ処理を行った場合の、ゲート絶縁膜表面の様子を表した概念図である。プラズマ処理の前は、酸窒化ハフニウム（ＨｆＯＮ）膜１０２の表面には、酸窒化ハフニウム分子２０１が整然と並んでいる（図３（ａ））。  
これを水素プラズマ２０２に暴露すると、図２に関して前述したように、プラズマ中に含まれる反応性が高い水素ラジカル２０３などが、酸窒化ハフニウム分子２０１の酸素２０４と結合し、水（Ｈ２Ｏ）２０５が生成される。また、同時に、水素ラジカル２０３は、酸窒化ハフニウム分子２０１の窒素２０７と結合し、アンモニア（ＮＨ３）２０８などの反応生成物を形成して、気相中に脱離する（図３（ｂ））。  
このようにして、酸窒化物からなる絶縁膜表面が還元されてハフニウム金属膜２０６が生成される（図３（ｃ））。すなわち、酸窒化ハフニウムが還元されてハフニウム金属膜が形成される。
【００２７】
同様のメカニズムは、窒化物からなるゲート絶縁膜においても可能である。すなわち、ゲート絶縁膜の材料として、窒化物を用いた場合、水素プラズマに晒すことにより、表面層の窒素が気相中に脱離して表面が改質されて金属層を得ることが可能である。すなわち、窒化物の表面を還元して金属層を形成することが可能である。
【００２８】
なお、本願明細書において、「還元」とは、酸化物から酸素を取り除く反応のみならず、窒化物あるいは酸窒化物から窒素を取り除く反応も含むものとする。
【００２９】
図４は、High-k材料として５ｎｍの酸化ハフニウム（ＨｆＯ２）の表面の深さ約３ｎｍの領域に対してプラズマ処理を行う場合の、プラズマ条件を表した概念図である。同図からわかるように、水素プラズマを採用してＨｆＯ２の還元を行った場合（図４（ｂ））は、生成されるＨｆ膜が３ｎｍより薄くなる。これに対して、窒素プラズマを採用してＨｆＯ２の置換を行った場合（図４（ｃ））は、生成されるＨｆＮxの厚みは、およそ３ｎｍとなる。
【００３０】
図５は、本発明の第２の実施例の半導体装置の製造工程を表す工程断面図である。  
まず、図５（ａ）に表したように、例えばシリコン基板４０１上に高誘電率（High-k）材料のゲート絶縁膜としての酸化ハフニウム４０２を形成する。この場合の酸化ハフニウムはＡＬＤ法により５ｎｍ形成される。
【００３１】
次に、図５（ｂ）に表したように、上記酸化ハフニウム４０２の表面をプラズマ処理により金属ゲート電極としてハフニウム金属膜４０３に改質する。この場合のプラズマ処理は、例えばアルゴン雰囲気において２ｋｗのパワーで３分間処理しており、このときのハフニウム金属膜４０３の膜厚は約２ｎｍになる。  
次に、図５（ｃ）に表したように、上記ハフニウム金属膜４０３上に、さらにシリコン膜４０４をＣＶＤ法で形成する。
【００３２】
次に、図５（ｄ）に表したように、７００℃３０秒の熱処理を行い、ハフニウム金属膜４０３と直上のシリコン膜４０４とを反応させてハフニウムシリサイド膜４０５を形成する。つまり、本実施例においては、シリコン膜４０４／ハフニウムシリサイド膜４０５の積層膜がゲート電極となる。
【００３３】
次に、図５（ｅ）に表したように、例えば写真製版法を用いて所望のゲート電極を形成する部分にレジストを残し、例えばドライエッチング法でゲート電極およびゲート絶縁膜をエッチングした後、レジストを除去する。  
最後に、図５（ｆ）に表したように、例えばイオン注入法により拡散層４０６としてソース・ドレインを形成する。
図６は、本発明の第３の実施例の半導体装置の製造工程を表す工程断面図である。  
まず、図６（ａ）に表したように、例えばシリコン基板５０１上に高誘電率（High-k）材料のゲート絶縁膜としての酸化ハフニウム５０２を形成する。この場合の酸化ハフニウムはＡＬＤ法により５ｎｍ形成される。
【００３４】
次に、図６（ｂ）に表したように、酸化ハフニウム５０２の表面をプラズマ処理により金属ゲート電極としてハフニウム金属膜５０３に改質する。この場合のプラズマ処理は、例えばアルゴン雰囲気において２ｋｗのパワーで３分間処理しており、このときのハフニウム金属膜の膜厚は約２ｎｍになる。  
次に、図６（ｃ）に表したように、上記ハフニウム金属膜５０３上に、さらに金属ゲート配線としてタングステン膜５０４をＣＶＤ法で形成する。つまり、本実施例においては、タングステン膜５０４／ハフニウム金属膜５０３の積層膜がゲート電極となる。
【００３５】
次に、図６（ｄ）に表したように、例えば写真製版法を用いて所望のゲート電極を形成する部分にレジストを残し、例えばドライエッチング法でゲート電極およびゲート絶縁膜をエッチングした後、レジストを除去する。
【００３６】
最後に、図６（ｅ）に表したように、例えばイオン注入法により拡散層５０５としてソース・ドレインを形成する。  
図７は、本発明の第４の実施例の半導体装置の製造工程を表す工程断面図である。  
まず、図７（ａ）に表したように、例えばシリコン基板６０１上に高誘電率（High-k）材料のゲート絶縁膜としての酸化ハフニウム６０２を形成する。この場合の酸化ハフニウムはＡＬＤ法により５ｎｍ形成される。
【００３７】
次に、図７（ｂ）に表したように、酸化ハフニウム６０２の表面をプラズマ処理により金属ゲート電極としてハフニウム金属膜６０３に改質する。この場合のプラズマ処理は、例えばアルゴン雰囲気において２ｋｗのパワーで３分間処理しており、このときのハフニウム金属膜６０３の膜厚は約２ｎｍになる。  
次に、図７（ｃ）に表したように、上記ハフニウム金属膜６０３上に、さらに金属ゲート配線としてタングステン膜６０４をＣＶＤ法で形成する。
【００３８】
次に、図７（ｄ）に表したように、８００℃３０秒の熱処理を行い、ハフニウム金属膜６０３と直上のタングステン膜６０４とを反応させてハフニウムタングステン合金膜６０５を形成する。つまり、ここでは、タングステン膜６０４／ハフニウムタングステン合金膜６０５がゲート電極となる。
【００３９】
次に、図７（ｅ）に表したように、例えば写真製版法を用いて所望のゲート電極を形成する部分にレジストを残し、例えばドライエッチング法でゲート電極およびゲート絶縁膜をエッチングした後、レジストを除去する。  
最後に、図７（ｆ）に表したように、例えばイオン注入法により拡散層６０６としてソース・ドレインを形成する。
【００４０】
図８は、本発明の第５の実施例の半導体装置の製造工程を表す工程断面図である。  
まず、図８（ａ）に表したように、シリコン基板７０１上に拡散層７０２としてソース・ドレインを形成した後、ダマシンゲート法によって層間絶縁膜７０３へ自己整合的にゲート電極を形成するための溝７０４を形成する。  
次に、図８（ｂ）に表したように、上記溝７０４の内部も含めて、ゲート絶縁膜としての酸化ハフニウム（ＨｆＯ２）７０５を形成する。この場合の酸化ハフニウムはＡＬＤ法により５ｎｍ形成される。
【００４１】
次に、図８（ｃ）に表したように、酸化ハフニウム７０５の表面をプラズマ処理により金属ゲート電極としてハフニウム金属膜７０６に改質する。この場合のプラズマ処理は、例えばアルゴン雰囲気において２ｋｗのパワーで３分間処理しており、このときのハフニウム金属膜の膜厚は約２ｎｍになる。また、プラズマ処理によりハフニウム金属膜７０６を形成しているため、アスペクト比が大きい溝部７０４の内部にも均一にハフニウム金属膜を形成することができる。
【００４２】
次に、図８（ｄ）に表したように、上記ハフニウム金属膜７０６上に、さらにシリコン膜７０７をＣＶＤ法で形成する。ここでは、シリコン膜／ハフニウム金属膜の積層膜がゲート電極となる。  
最後に、図８（ｅ）に表したように、ＣＭＰを適用して不要部分のゲート電極を除去する。
【００４３】
図９は、本発明の第６の実施例の半導体装置の製造工程を表す工程断面図である。  
まず、図９（ａ）に表したように、シリコン基板８０１上に拡散層８０２としてソース・ドレインを形成した後、ダマシンゲート法によって層間絶縁膜８０３へ自己整合的にゲート電極を形成するための溝８０４を形成する。  
次に、図９（ｂ）に表したように、上記溝８０４の内部も含めて、ゲート絶縁膜としての酸化ハフニウム（ＨｆＯ２）８０５を形成する。この場合の酸化ハフニウムはＡＬＤ法により５ｎｍ形成される。
【００４４】
次に、図９（ｃ）に表したように、酸化ハフニウム８０５の表面をプラズマ処理により金属ゲート電極としてハフニウム金属膜８０６に改質する。この場合のプラズマ処理は、例えばアルゴン雰囲気において２ｋｗのパワーで３分間処理しており、このときのハフニウム金属膜の膜厚は約２ｎｍになる。また、プラズマ処理によりハフニウム金属膜８０６を形成しているため、アスペクト比が大きい溝部８０４の内部にも均一にハフニウム金属膜を形成することができる。  
次に、図９（ｄ）に表したように、上記ハフニウム金属膜８０６上に、さらにシリコン膜８０７をＣＶＤ法で形成する。
【００４５】
次に、図９（ｅ）に表したように、７００℃３０秒の熱処理を行い、ハフニウム金属膜８０６と直上のシリコン膜８０７とを反応させてハフニウムシリサイド膜８０８を形成する。ここでは、シリコン膜／ハフニウムシリサイド膜の積層膜がゲート電極となる。
【００４６】
最後に、図９（ｆ）に表したように、ＣＭＰを適用して不要部分のゲート電極を除去する。
【００４７】
前述した第５、６の実施例で説明したように、金属電極をプラズマ処理で形成することで、ＣＶＤ法またはＰＶＤ法で形成する場合に比べて、ゲート絶縁膜へのダメージの影響を極めて少なくすることが可能であり、ゲート絶縁膜の信頼性を確保できる。また、ダマシンゲート法を用いた製造方法においては、アスペクト比の大きい溝の内部にも均一に金属膜を形成することが可能となり、ＭＩＳＦＥＴの微細化に大きく貢献する。
【００４８】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。  
例えば、上述した実施例においては、ゲート絶縁膜に酸化ハフニウムを適用した場合について説明したが、ゲート絶縁膜は酸化ハフニウムである必要がなく、プラズマ処理で金属膜が形成できるように金属を含んだゲート絶縁膜であればよい。例えば、酸窒化膜、窒化膜などが挙げられる。その場合も、上記と同様の効果が得られることは言うまでもない。
【００４９】
また、上述した実施例はこの限りでなく、例えば、ゲート電極として図４で説明した窒素プラズマによる窒化金属膜を用いてもよく、それぞれの実施例を用途に応じて、適宜組み合わせて用いることが可能である。
【図面の簡単な説明】
【００５０】
【図１】本発明の第1の実施例の半導体装置の製造工程を表す断面図である。
【図２】プラズマ処理を行った場合の、ゲート絶縁膜表面の様子を表した概念図である。
【図３】プラズマ処理を行った場合の、ゲート絶縁膜表面の様子を表した概念図である。
【図４】酸化ハフニウム５ｎｍにプラズマ処理を行う場合の条件を示した図である。
【図５】本発明の第２の実施例の半導体装置の製造工程を表す工程断面図である。
【図６】本発明の第３の実施例の半導体装置の製造工程を表す工程断面図である。
【図７】本発明の第３の実施例の半導体装置の製造工程を表す工程断面図である。
【図８】本発明の第５の実施例の半導体装置の製造工程を表す工程断面図である。
【図９】本発明の第６の実施例の半導体装置の製造工程を表す工程断面図である。
【符号の説明】
【００５１】
１０１、４０１、５０１、６０１、７０１、８０１  シリコン基板
１０２、４０２、５０２、６０２、７０５、８０５ 酸化ハフニウム膜
１０３、４０３、５０３、６０３、７０６  ハフニウム金属膜
１０４、４０４、７０７、８０７   シリコン膜
１０５、４０６、５０５、６０６、７０２、８０２ 拡散層
２０１ 、２０１  酸化ハフニウム分子
２０２   水素プラズマ
２０３   水素イオン
２０４   酸素イオン
２０５   水
４０５、８０８  ハフニウムシリサイド膜
５０４  タングステン膜
６０５   ハフニウムタングステン合金
７０３ 、８０３  層間絶縁膜
【図１】
2005236010.tif 000003
【図２】
2005236010.tif 000004
【図３】
2005236010.tif 000005
【図４】
2005236010.tif 000006
【図５】
2005236010.tif 000007
【図６】
2005236010.tif 000008
【図７】
2005236010.tif 000009
【図８】
2005236010.tif 000010
【図９】
2005236010.tif 000011