(57)【要約】【課題】半導体素子の短絡検査において、過剰電流の通電を防止する。【解決手段】評価すべき半導体素子１０にＩＧＢＴスイッチ２４を介して電源２０を接続する。半導体素子１０をオンした後にオフし、電流センサ２６で半導体素子１０に流れる電流を検出して短絡の有無を検出する。制御部１は、半導体素子１０のオフのタイミングに先立ってＩＧＢＴスイッチ２４の遅れ時間分だけ先にオフにし、半導体素子１０のオフタイミングとほぼ同時にＩＧＢＴスイッチ２４をオフとする。電流センサ２６でリーク電流を検出し、所定の電流リミット値以上であれば短絡と判定する。【選択図】図１
2005345247.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を評価する評価装置であって、
前記半導体素子に電圧を印加する電源と、
前記電源と前記半導体素子間に接続されるスイッチと、
前記半導体素子をオンし、その後オフしたときの前記半導体素子に流れる電流を検出する電流センサと、
前記電流センサで検出された電流が所定のしきい電流以上である場合に前記半導体素子の短絡状態を検出する検出手段と、
前記半導体素子をオフにするタイミングに先立って前記スイッチをオフ制御する制御手段と、
を有することを特徴とする半導体素子の評価装置。
【請求項２】
請求項１記載の装置において、
前記制御手段は、前記スイッチの遅れ時間分だけ先立ってオフ制御することを特徴とする半導体素子の評価装置。
【請求項３】
請求項１記載の装置において、
前記制御手段は、さらに、前記スイッチをオフ制御した後に、所定時間内は、前記スイッチを間欠的にオンオフ制御することを特徴とする半導体素子の評価装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の評価装置、特に半導体素子の短絡検出に関する。
【背景技術】
【０００２】
従来より、モジュール組み立て前のテストピース状態で半導体素子の電気性能を評価する場合、図５に示されるように、半導体素子１０を絶縁板１４上の導体１６にワイヤボンディング１２で接続してなるテストピースに対してコンタクトピン１８を導体１６に当接して所定の電圧を印加する評価装置が知られている。
【０００３】
図６には、従来の評価装置の一例が示されている。評価すべき半導体素子（図ではパワートランジスタ）のコレクタ・エミッタ間には電源Ｖｃｃ２０が接続される。電源Ｖｃｃ２０に並列にキャパシタ２２が接続され、さらに電源Ｖｃｃ２０とコレクタとの間にＩＧＢＴスイッチ２４が設けられる。キャパシタ２２は半導体素子１０に大電流を供給するためであり、ＩＧＢＴ２４は半導体素子１０が短絡している場合にスイッチが開放して回路を遮断し、過電流が半導体素子に流れるのを防止するためである。半導体素子１０のゲート・エミッタ間には所定のゲート電圧（Ｖｇｅ）が印加され、半導体素子１０に流れるコレクタ電流Ｉｃは電流センサ２６で検出される。
【０００４】
【特許文献１】特開平１１−１８４１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような構成において、半導体素子１０のゲート・エミッタ電圧を変化させて半導体素子１０をＯＮ、ＯＦＦし、そのときのコレクタ電流Ｉｃを電流センサ２６で検出するが、コレクタ電流Ｉｃが所定のしきい値を超えて過剰電流が流れたことを検出した場合には、半導体素子１０が短絡したと判定してＩＧＢＴスイッチ２４をＯＦＦとして電源２０を回路から切り離して半導体素子１０の損傷を防止するが、ＩＧＢＴスイッチ２４がＯＮからＯＦＦに移行するまでの時間遅れ（１μｓ程度）のために大電流が半導体素子１０に流れてしまう。
【０００６】
図７には、従来装置のタイミングチャートが示されている。図７（Ａ）は半導体素子１０のゲート・エミッタ電圧（Ｖｇｅ）の時間変化であり、所定時間だけＨｉレベルを維持したのち、時刻ｔ１でＬｏｗレベルとなるパルス波形である。図７（Ｂ）は半導体素子１０のコレクタ電流Ｉｃの時間変化であり、半導体素子１０が正常であればＶｇｅがＨｉレベルでコレクタ電流Ｉｃが流れ、ＶｇｅはＬｏｗレベルでコレクタ電流Ｉｃが遮断される。しかしながら、半導体素子１０が短絡していると、時刻ｔ１においてＶｇｅがＬｏｗレベルとなってもコレクタ電流Ｉｃがゼロとならずに図中破線で示すように増大し、コレクタ電流は所定の電流リミット値に達することになる。また、ＶｇｅがＬｏｗレベルとなったときにコレクタ電流Ｉｃはゼロとなるものの、一定時間経過した後に半導体素子１０が短絡し、コレクタ電流Ｉｃが増大して所定の電流リミット値に達する場合もある。前者の短絡を破壊モードＩと称し、後者の短絡を破壊モードＩＩと称する。図７（Ｃ）は半導体素子１０のコレクタ・エミッタ電圧Ｖｃｅの時間変化であり、図７（Ｄ）はＩＧＢＴスイッチ２４のＯＮ、ＯＦＦ変化である。破壊モードＩが生じると、図に示されるように時刻ｔ２でコレクタ電流Ｉｃが電流リミット値に達するから、時刻ｔ２においてＩＧＢＴスイッチ２４に対してスイッチＯＦＦの指令が供給され、所定の遅れ時間が経過した時刻ｔ３においてＩＧＢＴスイッチ２４がＯＦＦとなる。結局、時刻ｔ１からコレクタ電流Ｉｃが電流リミット値に達する時刻ｔ２までの時間（図中（ａ）時間）、及び時刻ｔ２から実際にＩＧＢＴスイッチ２４がＯＦＦする時刻ｔ３までの時間（図中（ｂ））の間、過剰電流が半導体素子１０に流れることになり、例えばコンタクトピン１８とテストピースの接触部分が溶損してしまう、あるいは半導体素子１０の破壊箇所が拡大してしまい最初の破壊箇所の特定が困難となる。
【０００７】
破壊モードIIの場合も同様であり、時刻ｔ４において短絡が発生した場合、時刻ｔ５においてコレクタ電流が所定の電流リミット値に達してＩＧＢＴスイッチ２４に対してＯＦＦ指令が供給され、所定の遅れ時間経過後の時刻ｔ６においてＩＧＢＴスイッチ２４がＯＦＦするため、時刻ｔ４〜ｔ６の間に過剰電流が半導体素子１０に流れてしまう。
【０００８】
図８には、従来の処理フローチャートが示されている。まず、半導体素子１０をＯＮする時間ｔｇ（ｏｎ）を評価開始時のオン時間ｔｇ（ｓｔａｒｔ）に設定する（Ｓ２０１）。次に、電源Ｖｃｃ２０を設定電圧まで上昇させ（Ｓ２０２）、ＩＧＢＴスイッチ２４をＯＮにする（Ｓ２０３）。次に、半導体素子１０をＯＮ（便宜上、ゲートをオンすると称する）し（Ｓ２０４）、時間をカウントして半導体素子１０のＯＮ時間ｔｇが設定されたｔｇ（ｏｎ）に達したか否かを判定する（Ｓ２０５）。
【０００９】
半導体素子１０のｏｎ時間ｔｇがｔｇ（ｏｎ）に達した場合、半導体素子１０をＯＦＦ（便宜上、ゲートをオフすると称する）し（Ｓ２０６）、コレクタ電流Ｉｃが所定の電流リミットＩｃ（ｌｉｍｉｔ）以上となったか否かを判定する（Ｓ２０７）。コレクタ電流Ｉｃが電流リミットまで増大していない場合には、さらに所定の時間ｔ（ｔｅｓｔ）を経過したか否かを判定する（Ｓ２０８）。この時間ｔ（ｔｅｓｔ）は、破壊モードIIを考慮
したものであり、所定の時間ｔ（ｔｅｓｔ）を経過してもなおコレクタ電流Ｉｃが電流リミットに達していない場合には、半導体素子１０には短絡が生じていないとして、次に半導体素子１０のＯＮ時間ｔｇ（ｏｎ）を所定のステップｔｇ（ｓｔｅｐ）だけ増大させて（Ｓ２１１）、再び同様の処理を繰り返す。したがって、半導体素子１０は、徐々にＯＮ時間が増大されて繰り返し試験される。
【００１０】
一方、半導体素子１０をＯＦＦにした直後、あるいは所定の時間ｔ（ｔｅｓｔ）が経過するまでにコレクタ電流Ｉｃが電流リミット値に達した場合には、それぞれ破壊モードＩ
、IIにより半導体素子１０に短絡が生じたと判定してＩＧＢＴスイッチ２４をＯＦＦとし
（Ｓ２０９）、その後電源Ｖｃｃ２０をゼロとする（Ｓ２１０）。Ｓ２０７で短絡が生じたと判定してからＳ２０９でＩＧＢＴスイッチ２４をＯＦＦとする指令を供給し、実際にＩＧＢＴスイッチ２４がＯＦＦとなるまで過剰電流が流れてしまい溶損等が生じる。
【００１１】
本発明の目的は、このようなＩＧＢＴスイッチ等の遮断回路の動作遅れに起因する過剰電流で生じ得る、コンタクトピンとテストピース間の溶損や破壊箇所特定の困難性を防止できる半導体素子の評価装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、半導体素子を評価する評価装置であって、前記半導体素子に電圧を印加する電源と、前記電源と前記半導体素子間に接続されるスイッチと、前記半導体素子をオンし、その後オフしたときの前記半導体素子に流れる電流を検出する電流センサと、前記電流センサで検出された電流が所定のしきい電流以上である場合に前記半導体素子の短絡状態を検出する検出手段と、前記半導体素子をオフにするタイミングに先立って前記スイッチをオフ制御する制御手段とを有する。
【００１３】
本発明では、従来のように半導体素子をオフにした後に半導体素子に流れる電流が所定のしきい電流以上であるか否かを判定し、所定のしきい電流以上である場合にスイッチをオフ制御して半導体素子を保護するのではなく、スイッチの遅れ時間が存在することを前提として、半導体素子をオフにするタイミングに先立ってスイッチをオフ制御する。これにより、半導体素子に短絡等の異常が生じても、スイッチは既にオフ制御されているため過剰な電流が流れることはなく、半導体素子を保護できる。スイッチをオフにしても回路の寄生容量により半導体素子には電圧が印加され、半導体素子が短絡している場合にはそのリーク電流により短絡の有無を検出できる。
【発明の効果】
【００１４】
本発明では、電源と半導体素子を接続するスイッチを前もってオフ制御するため、スイッチに遅れ時間が生じても半導体素子に過剰電流が流れることを防止できる。
【発明を実施するための最良の形態】
【００１５】
以下、図面に基づき本発明の実施形態について説明する。
【００１６】
図１には、本実施形態の評価装置の回路図が示されている。基本構成は図６に示された構成と同様であるが、ＩＧＢＴスイッチ３０及び抵抗３２からなるショートチェック回路を設けたこと、及びＩＧＢＴスイッチ２４のＯＮ、ＯＦＦを制御する制御部１の動作が図６の動作と異なる点である。ショートチェック回路は、事前に半導体素子１０の短絡を簡易に検出するための回路であり、ＩＧＢＴスイッチ３０をＯＮし、抵抗３２で電流を抑制しつつ半導体素子１０の短絡の有無を検出する。この回路構成自体は公知であるので、以下、制御部１でのＩＧＢＴ２４のＯＮ、ＯＦＦ動作のタイミングについて主に説明する。
【００１７】
図２には、本実施形態のタイミングチャートが示されている。図２（Ａ）はＶｇｅの時間変化であり、従来と同様に時刻ｔ１でＬｏｗレベルになるとする。図２（Ｂ）はコレクタ電流Ｉｃの時間変化、図２（Ｃ）はＶｃｅの時間変化、図２（Ｄ）はＩＧＢＴスイッチ２４のＯＮ、ＯＦＦタイミングであり、本実施形態では、ＶｇｅがＬｏｗレベルになる時刻ｔ１より前の時刻ｔ０においてＩＧＢＴスイッチ２４をＯＦＦとする。すなわち、制御部１は、時刻ｔ１に対して、ＩＧＢＴスイッチ２４の遅れ時間だけ先の時刻ｔ０においてＩＧＢＴスイッチ２４にＯＦＦ指令を出し、ＩＧＢＴスイッチ２４をＯＦＦにする。具体的には、制御部１は、ＶｇｅがＨｉとなって半導体素子１０がＯＮされたタイミングからの経過時間をカウントし、この経過時間が、予め定められた半導体素子１０のオン継続時間よりもＩＧＢＴスイッチ２４の遅れ時間分だけ早い時間に達した場合に、ＩＧＢＴスイッチ２４に対してＯＦＦ指令を出力する。ＩＧＢＴスイッチ２４の遅れ時間は、予め計測して制御部１のメモリ等に記憶させておく。ＩＧＢＴスイッチ２４は、実際には所定の遅れ時間経過後にＯＮからＯＦＦすることになるから、時刻ｔ１において実際にＯＦＦとなる。従って、仮に半導体素子１０に破壊モードＩ、すなわちＯＦＦ直後に短絡するような
異常が生じても、ＩＧＢＴスイッチ２４はＯＦＦしているためコレクタ電流Ｉｃは大きく増大せず、図２（Ｂ）の破線で示されるように許容量に抑制される。したがって、ＩＧＢＴスイッチ２４に遅れ時間があっても、過剰電流の通電による溶損等を防止できる。半導体素子１０に破壊モードＩによる短絡が生じている場合、回路の寄生容量により一定の電
圧が半導体素子１０に印加されるため、そのリーク電流は所定の電流リミット値以上となり、短絡が検出される。
【００１８】
また、破壊モードIIでは、半導体素子１０のＯＦＦ後の所定時間経過後に短絡が生じる
こととなるが、本実施形態では時刻ｔ０で予めＩＧＢＴスイッチ２４はＯＦＦとされており、破壊モードＩによる短絡の有無によらず半導体素子１０には電源電圧が印加されない
が、回路には寄生容量が存在するため、この寄生容量による電圧が半導体素子１０に印加されるため破壊モードIIによる短絡検出も可能である。しかしながら、放電によりその電
圧は低下してしまうため、本実施形態では間欠的にＩＧＢＴスイッチ２４をＯＮして破壊モードIIによる短絡を検出する。すなわち、Ｖｃｅが所定の電圧Ｖｃｃまで低下した時刻
ｔ７においてＩＧＢＴスイッチ２４を再びＯＮし、その後ＩＧＢＴスイッチ２４を再びＯＦＦにする。時刻ｔ８において破壊モードIIによる短絡が生じても、ＩＧＢＴスイッチ２
４は時刻ｔ９までＯＦＦされているため、従来のように過剰電流が流れることはない。
【００１９】
図３及び図４には、本実施形態の処理フローチャートが示されている。まず、半導体素子１０のゲートオン時間ｔｇ（ｏｎ）を評価開始時の所定の時間ｔｇ（ｓｔａｒｔ）に設定し（Ｓ１０１）、電源Ｖｃｃを設定電圧まで上昇させる（Ｓ１０２）。次に、ＩＧＢＴスイッチ３０をＯＮとして抵抗３２を含むショートチェック回路をＯＮし（Ｓ１０３）、半導体素子１０のコレクタ・エミッタ間電圧Ｖｃｅと所定のリミット電圧Ｖ（ｓｈｏｒｔ）を比較する（Ｓ１０４）。半導体素子１０は短絡している場合、Ｖｃｅはゼロ近傍の値を示すからＶｃｅ＜Ｖ（ｓｈｏｒｔ）となり、この場合には半導体素子１０は短絡していると判定して電源Ｖｃｃをゼロに設定して（Ｓ１１２）、測定を終了する。
【００２０】
一方、Ｖｃｅ≧Ｖ（ｓｈｏｒｔ）である場合には、半導体素子１０は短絡していないと判定され、ＩＧＢＴスイッチ３０をＯＦＦとしてショートチェック回路をＯＦＦとする（Ｓ１０５）。そして、ＩＧＢＴスイッチ２４をＯＮとし（Ｓ１０６）、さらに半導体素子１０のゲートをＯＮとして通電させる（Ｓ１０７）。
【００２１】
従来においては、半導体素子１０をＯＮした後であって所定の時間ｔｇ（ｓｔａｒｔ）を経過した後に半導体素子１０をＯＦＦとしているが、本実施形態では半導体素子１０のＯＮ時間ｔｇがｔｇ（ｓｔａｒｔ）−ｔｄに達したか否かを判定する（Ｓ１０８）。ここで、ｔｄはＩＧＢＴスイッチ２４の遅れ時間であり、図７におけるｔ２〜ｔ３に対応する時間である。半導体素子１０のＯＮ後、ｔｇ（ｓｔａｒｔ）−ｔｄに達した場合には、制御部１はＩＧＢＴスイッチ２４に対してＯＦＦ指令を出し、ＩＧＢＴスイッチ２４をＯＦＦとする（Ｓ１０９）。その後、半導体素子１０のＯＮ時間がｔｇ（ｏｎ）に達したか否かを判定し（Ｓ１１０）、達した場合に半導体素子１０をＯＦＦとする（Ｓ１１１）。Ｓ１０８、Ｓ１０９にて、半導体素子１０のＯＦＦ時間に先立って、すなわち、ｔｄ分だけ前もってＩＧＢＴスイッチ２４をＯＦＦとしているため、半導体素子１０のＯＦＦタイミングに一致して、あるいはその近傍でＩＧＢＴスイッチ２４も実際にＯＦＦとなるため、従来のようにＩＧＢＴスイッチ２４の遅れによる過剰電流の通電が防止される。
【００２２】
ＩＧＢＴスイッチ２４をＯＦＦにした後、図４に示されるように、半導体素子１０のコレクタ電流Ｉｃが所定の電流リミットＩｃ（ｌｉｍｉｔ）以上であるか否かを判定する（Ｓ１１４）。なお、このときの電流リミットＩｃ（ｌｉｍｉｔ）は、図８に示された従来の電流リミットよりも小さい値に設定され、例えば従来の電流リミット値の１／１００程度小さな値に設定される。そして、半導体素子１０のコレクタ電流Ｉｃがこの電流リミット値以上である場合（ＩＧＢＴスイッチ２４は既にＯＦＦであって電源２０は回路から切り離されているが、回路の寄生容量により一定の電圧が半導体素子１０に印加されるので、短絡していればリーク電流が流れる）には、短絡の可能性があるため半導体素子１０のオン時間を新たに設定した後に（Ｓ１１３）、再びＩＧＢＴスイッチ３０をＯＮにしてショートチェック回路をＯＮとしコレクタ・エミッタ間電圧Ｖｃｅをチェックする（Ｓ１０４）。半導体素子１０が短絡している場合、Ｖｃｅ＜Ｖ（ｓｈｏｒｔ）となるため、破壊モードＩによる短絡が生じたことを検出できる。
【００２３】
一方、Ｓ１１４にて半導体素子１０のコレクタ電流Ｉｃが電流リミットに達しない場合には、次に、コレクタ・エミッタ電圧Ｖｃｅが所定の電圧リミット値Ｖ（ｌｉｍｉｔ）より小さいか否かを判定する（Ｓ１１５）。破壊モードIIでは、電源Ｖｃｃが印加されてい
る状態で半導体素子１０をＯＦＦにした後所定時間経過してから短絡が生じるものであり、本実施形態ではＳ１０９で既にＩＧＢＴスイッチ２４をＯＦＦにしているため電源電圧Ｖｃｃが印加されない。しかしながら、図１に示される回路には寄生容量が存在し、この寄生容量により半導体素子１０にはある電圧が印加されている状態にあり、この状態において破壊モードIIによる短絡を評価できる。但し、あくまで寄生容量によるものであるため、時間と共に放電によりその電圧が低下する。Ｓ１１５の処理は、この寄生容量による印加電圧（半導体素子１０のコレクタ・エミッタ間電圧Ｖｃｅ）が破壊モードIIによる短絡を検出するだけに十分な電圧を有しているか否かを判定するためのものである。すなわち、ＶｃｅがＶ（ｌｉｍｉｔ）以上を保持している場合には、引き続きＳ１１４の判定処理を行う。一方、ＶｃｅがＶ（ｌｉｍｉｔ）より小さくなった場合には、半導体素子１０に再度所定の電圧を印加する必要があるため、ＩＧＢＴスイッチ２４をＯＮとする（Ｓ１１６）。
【００２４】
このＩＧＢＴスイッチ２４のＯＮは、上記したように寄生容量を充電するためのものであり、この目的を達成するために十分な時間だけＯＮすれば足りる。また、仮にこのＩＧＢＴスイッチ２４のＯＮ時間と破壊モードIIによる破壊のタイミングが重なってしまう場
合、半導体素子１０に過剰電流が流れるおそれがある。そこで、ＩＧＢＴスイッチ２４をＯＮし、半導体素子１０のコレクタ・エミッタ間電圧ＶｃｅがＶｃｃ以上となったことを確認した後に（Ｓ１１７）、ＩＧＢＴスイッチ２４を再びＯＦＦとする（Ｓ１１８）。その後、Ｓ１１４の処理に移行し、コレクタ電流Ｉｃが電流リミット値以上となるか否かを判定する。半導体素子１０をＯＦＦした後の経過時間がｔ（ｔｅｓｔ）に達するまでは以上の処理を繰り返し実行し、コレクタ電流Ｉｃが電流リミット値に達した場合にはショートチェック回路をＯＮにして破壊モードIIによる短絡を検出する。一方、半導体素子１０
をＯＦＦした後の経過時間がｔ（ｔｅｓｔ）に達した場合には、Ｓ１１４にてＹＥＳと判定され、従来と同様に、半導体素子１０のＯＮ時間を徐々に増大させて（Ｓ１１３）、同様の処理を繰り返す。
【００２５】
このように、本実施形態では、半導体素子１０のＯＦＦ後にコレクタ電流が電流リミットに達した時点でＩＧＢＴスイッチ２４をＯＦＦするのではなく、ＩＧＢＴスイッチ２４の遅れ時間を考慮して、半導体素子１０のＯＦＦよりも前にＩＧＢＴスイッチ２４をＯＦＦとし、半導体素子１０のＯＦＦタイミングとほぼ一致するタイミングでＩＧＢＴスイッチ２４を実際にＯＦＦするので、ＩＧＢＴスイッチ２４のＯＦＦタイミングの遅れによる過剰電流の通電を確実に防止できる。
【００２６】
また、本実施形態では、ＩＧＢＴスイッチ２４を事前にＯＦＦした後に、ＩＧＢＴスイッチを間欠的にＯＮし、回路の寄生容量により半導体素子１０に電圧を印加して破壊モードIIによる短絡を検出するため、仮に破壊モードIIによる短絡が生じても過剰電流が通電することもない。
【００２７】
以上、本発明の実施形態について説明したが、本発明はこれに限らず種々の変更が可能である。
【００２８】
例えば、本実施形態では、ＩＧＢＴスイッチ２４を間欠的にＯＮすることで、ＩＧＢＴスイッチ２４のＯＮ時間と、半導体素子１０の破壊モードIIによる短絡のタイミングが重
ならないように調整しているが、両者が重なった場合に備えて、図４の処理においてＳ１１６でＩＧＢＴスイッチ２４をＯＮにした後に半導体素子１０のコレクタ電流Ｉｃが電流リミットＩｃ（ｌｉｍｉｔ）以上であるか否かを判定し、電流リミット以上であれば直ちにＩＧＢＴスイッチ２４をＯＦＦにすることも好適である。
【００２９】
また、図４の処理では、Ｓ１１６にてＩＧＢＴスイッチ２４をＯＮとし、Ｖｃｅ≧Ｖｃｃであることを確認した後にＩＧＢＴスイッチ２４をＯＦＦとしているが、単にＩＧＢＴスイッチ２４を一定時間だけＯＮにしてもよい。
【図面の簡単な説明】
【００３０】
【図１】実施形態の回路構成図である。
【図２】実施形態のタイミングチャートである。
【図３】実施形態の処理フローチャート（その１）である。
【図４】実施形態の処理フローチャート（その２）である。
【図５】テストピース評価方法の説明図である。
【図６】従来の回路構成図である。
【図７】従来のタイミングチャートである。
【図８】従来の処理フローチャートである。
【符号の説明】
【００３１】
１  制御部、１０  半導体素子（評価対象）、２０  電源、２２  キャパシタ、２４  ＩＧＢＴスイッチ、２６  電流センサ。
【図１】
2005345247.tif 000003
【図２】
2005345247.tif 000004
【図３】
2005345247.tif 000005
【図４】
2005345247.tif 000006
【図５】
2005345247.tif 000007
【図６】
2005345247.tif 000008
【図７】
2005345247.tif 000009
【図８】
2005345247.tif 000010