(57)【要約】【課題】  映像の表示品質を向上させた電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法を提供する。【解決手段】  薄膜トランジスタから順方向に印加された駆動電流を有機発光層に印加して発生した赤色光、緑色光及び青色光で映像を表示する時、薄膜トランジスタのうち、駆動電流が通過する半導体パターンが工程中エッチングまたは損傷されて駆動電流が半導体パターンを通過しながら変形または歪曲され映像の表示品質が大幅に低下されることを防止する。【選択図】  図１
2005045242.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
前記第１電極上に配置され、前記第１電極を絶縁させる絶縁層と、
前記第１電極の位置に対応して前記絶縁層上に配置され、前記第１電極に印加された電圧によって電気的抵抗が減少される第１半導体パターンと、
前記第１半導体パターン上に配置され、前記第１半導体パターンの表面損傷により前記第１半導体パターンを通じて流れる電流量が歪曲されることを防止するためのエッチング阻止層と、
前記エッチング阻止層の第１部分に重なるように前記第１半導体パターンに電気的に連結された第２電極と、
第１端部が前記エッチング阻止層の第２部分に重なるように前記第２半導体パターンに電気的に連結され、第２端部が有機発光層の一側に配置されたアノード電極に連結された第３電極と、
を含むことを特徴とする電界発光装置の薄膜トランジスタ。
【請求項２】
前記エッチング阻止層は窒化シリコン膜（ＳｉＮｘ  ｆｉｌｍ）または酸化シリコン膜（ＳｉＯ２  ｆｉｌｍ）であることを特徴とする請求項１記載の電界発光装置の薄膜トランジスタ。
【請求項３】
前記エッチング阻止層の厚さは１００Å〜２０００Åであることを特徴とする請求項２記載の電界発光装置の薄膜トランジスタ。
【請求項４】
前記第２電極と前記第１半導体パターンとの間にはドーパントが注入された第２半導体パターンと、前記第３電極と前記第１半導体パターンとの間には前記 ドーパントが注入された第３半導体パターンが配置されたことを特徴とする請求項１記載の電界発光装置の薄膜トランジスタ。
【請求項５】
前記第１半導体パターンはアモルファスシリコン薄膜で、第２半導体パターン及び第３半導体パターンは前記ドーパントがイオン注入されたｎ＋アモルファスシリコン薄膜であることを特徴とする請求項４記載の電界発光装置の薄膜トランジスタ。
【請求項６】
第１ソース電極に印加されたデータ信号を第１ゲート電極に印加されたタイミング信号によって第１ドレーン電極に出力する第１半導体パターンの上面に前記第１半導体パターンの損傷を防止する第１エッチング阻止パターンが配置された第１薄膜トランジスタと、
前記第１薄膜トランジスタから出力された前記データ信号のレベルに対応して第２ソース電極に印加された第１駆動電流の電流量を制御して第２ドレーン電極に第２駆動電流を出力する第２半導体パターンの上面に前記第１半導体パターンのエッチングを防止する第２エッチング阻止パターンが配置された第２薄膜トランジスタと、
前記第２駆動電流が印加されるアノード電極、前記透明電極の上面に配置された有機発光層及び前記有機発光層の上面に配置されたカソード電極と、
を含む電界発光装置。
【請求項７】
前記第１ゲート電極はゲートバスラインに連結され、第１ソース電極は前記データバスラインに連結され、前記第２ゲート電極は前記第１ドレーン電極に連結され、前記第２ソース電極は前記第１駆動電流を提供する電力供給ラインに連結されたことを特徴とする請求項６記載の電界発光装置。
【請求項８】
前記第１ドレーン電極及び前記電力供給ラインには指定された時間の間前記第２ゲート電極に前記データ信号を印加するストレージキャパシタンスが形成されたことを特徴とする請求項７記載の電界発光装置。
【請求項９】
前記第１及び第２エッチング阻止層は窒化シリコン膜または酸化シリコン膜であり、１００Å〜２０００Åの厚さを有することを特徴とする請求項６記載の電界発光装置。
【請求項１０】
前記第１半導体パターンの上面には第１部分が前記第１エッチング阻止層に重ねられた第１ｎ＋アモルファスシリコンパターン及び前記第１部分と離隔された第２部分が前記第２エッチング阻止パターンに重ねられた第２ｎ＋アモルファスシリコンパターンを含むことを特徴とする請求項６記載の電界発光装置。
【請求項１１】
前記第２半導体パターンの上面には第１部分が前記第２エッチング阻止層に重ねられた第３ｎ＋アモルファスシリコンパターンと、前記第１部分と離隔された第２部分が前記第３エッチング阻止パターンに重ねられた第４ｎ＋アモルファスシリコンパターンと、を含むことを特徴とする請求項６記載の電界発光装置。
【請求項１２】
基板に形成された第１導電層をパターニングして第１ゲート電極を有するゲートバスライン及び第２ゲート電極を形成する段階と、
前記基板の全面的にかけて第１絶縁層を形成する段階と、
前記絶縁層の全面的にかけて第１半導体層を形成する段階と、
前記第１半導体層のうち前記第１及び第２ゲート電極と対応する部分にそれぞれ第１及び第２エッチング阻止パターンを形成する段階と、
前記基板上に前記第１及び第２エッチング阻止パターンが覆われるように第２半導体層を形成する段階と、
前記第２半導体層の全面的にかけて第２導電層を形成する段階と、
前記第２導電層、前記第２半導体層及び前記第１半導体層をパターニングして、前記第１ゲート電極と対応する所に第１半導体パターンと、前記第１半導体パターンに連結された第１ソース電極を有するデータバスラインと、前記第１半導体パターンに連結された第１データ電極と、第２ゲート電極と対応する所に第２半導体パターンと、前記第２半導体パターンに連結された第２ソース電極を有する電力供給ラインと、前記第２半導体パターンに連結された第２ドレーン電極とを形成する段階と、
前記第２ドレーン電極に連結された有機発光素子を形成する段階と、を含むことを特徴とする電界発光装置の製造方法。
【請求項１３】
前記第２ゲート電極を形成する段階において前記第２ゲート電極にはストレージキャパシターが形成されることを特徴とする請求項１２記載の電界発光装置の製造方法。
【請求項１４】
前記第２ドレーン電極を形成する段階と前記有機発光素子を形成する段階との間には前記第１ドレーン電極の一部を露出させる第１コンタクトホールと、前記第２ゲート電極の一部を露出させる第２コンタクトホールと、前記第２ドレーン電極の一部を露出させる第３コンタクトホールとを含む第２絶縁層を形成する段階をさらに含むことを特徴とする請求項１２記載の電界発光装置の製造方法。
【請求項１５】
前記有機発光素子を形成する段階は前記基板に形成された第３導電層をパターニングして前記第１ドレーン電極及び前記第２ゲート電極を連結する連結配線と、前記第２ドレーン電極に連結されたアノード電極とを形成する段階と、
前記アノード電極の上面に有機発光層を形成する段階と、
前記アノード電極の上面にカソード電極を形成する段階と、を含むことを特徴とする請求項１２記載の電界発光装置の製造方法。
【請求項１６】
前記アノード電極を形成する段階と前記有機発光層を形成する段階との間には前記アノード電極の一部を開口させる第４コンタクトホールと、前記有機発光層と対応する部分が開口された第３絶縁層とを形成する段階をさらに含むことを特徴とする請求項１５記載の電界発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法に関し、特に、映像の表示品質をより向上させる電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法に関する。最近、表示装置の役目はますます重要となり、各種電子表示装置が多様な産業分野に広く使われている。一般に、表示装置は電気的信号形態を有する情報を光学イメージ形態で人間に伝達する装置として、人間と電子機器を連結するインターフェースする役目を遂行する。
【背景技術】
【０００２】
このような表示装置において、情報が発光現象により表示される場合には、発光型表示装置（ｅｍｉｓｓｉｖｅ  ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）と呼ばれ、反射、散乱、干渉現象などによって光変造変動が表示される場合には受光型表示装置（ｎｏｎ−ｅｍｉｓｓｉｖｅ  ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）と呼ばれる。発光型表示装置としては、陰極線管（ｃａｔｈｏｄｅ  ｒａｙ  ｔｕｂｅ：ＣＲＴ）、プラズマ表示パネルＰＤＰ、発光ダイオードＬＥＤ及び有機電界発光表示装置などをあげることができる。また、受動型表示装置は液晶表示装置、電気化学表示装置及び電気泳動表示装置（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ  ｉｍａｇｅ  ｄｉｓｐｌａｙ：ＥＰＩＤ）などがある。
【０００３】
テレビ受信機やコンピューター用モニターなどのような画像表示装置に使われる陰極選管（ＣＲＴ）は、表示品質及び経済性などの面で最も高い占有率を示す。しかし、重い重量、大きい容積及び高い消費電力などのような多くの短所を有している。
【０００４】
しかし、半導体技術の急速な進歩によって各種電子装置の固体化、低電圧及び低電力化とともに電子器機の小型及び軽量化に伴って新しい環境に適合する電子表示装置、即ち、薄くて軽く、低い駆動電圧及び低い消費電力の特徴を取り揃えた平板表示装置に対する要求が急激に増大している。
【０００５】
このような平板表示装置の一つとして有機電界発光表示装置が注目されている。有機電界発光表示装置は使用する材料によって無機電界発光表示装置と有機電界発光表示装置とで大きく分けられる。
【０００６】
無機電界発光表示装置は、一般的に発光部に高い電界を印加し、高い電界のなかで電子を、加速して発光中心に衝突させてこれによって発光中心を励起することで発光する素子である。
【０００７】
有機電界発光表示装置は、二つの電極の間に有機発光層を形成し、２つの電極からそれぞれ電子と正孔を有機発光層内に注入させて電子と正孔が結合による励起子（ｅｘｃｉｔｉｏｎ）を生成し、この励起子が励起状態から基底状態に落ちる時、光が発生する原理を利用した素子である。
【０００８】
このような動作原理によって無機電界発光表示装置は１００〜２００Ｖの高い駆動電圧を必要とする反面、有機電界発光表示装置は５〜２０Ｖ程度の低い電圧で駆動することができるという長所のため、これに対する研究がさらに活発に進行されている。また、有機電界発光表示装置は広い視野角、高速応答性、高いコントラストなどの優秀な特徴を有している。
【０００９】
有機電界発光表示装置はアクティブマトリックス型表示装置と受動マトリックス型表示装置に両方とも適用することができる。アクティブマトリックス型有機電界発光表示装置は、薄膜トランジスタのようなスイッチング素子によって複数個の画素に対応する有機電界発光素子を互いに独立的に駆動させる表示装置である。
【００１０】
従来の有機電界発光素子は、順方向電流を利用して映像を表示する電流駆動素子であるので、従来の有機電界発光素子に利用される薄膜トランジスタは大部分アモルファスシリコンより電気的特性が優秀なポリシリコンで半導体層（またはチャンネル層）を形成するかＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｐｅｄ  Ｄｅｐｏｓｉｔｉｏｎ）構造を採用している。
【００１１】
しかし、従来の有機電界発光素子に利用される薄膜トランジスタの半導体層をポリシリコンまたはＬＤＤ構造で形成する場合、薄膜トランジスタの構造が複雑になり、製造工程が複雑であり、製造に必要とされる時間が長くなって、構造が複雑になることによって不良発生頻度が大きく増加されるなど多様な問題点を有する。
【００１２】
このような問題点を乗り越えるために最近にはポリシリコンまたはＬＤＤ構造の代わりに有機電界発光素子を低い工程温図工程温度、例えば、硝子基板の溶融温度図より低い温度図で工程が進行されるアモルファスシリコン及びアモルファスシリコンにドーパントを注入したｎ＋アモルファスシリコンを使用して形成する技術が開発されている。
【００１３】
しかし、アモルファスシリコン及びｎ＋アモルファスシリコンを利用する場合、ｎ＋アモルファスシリコンをパターニングする過程でアモルファスシリコンの一部がエッチバックされる。このようにアモルファスシリコンの一部をエッチバックすることは、導電性であるｎ＋アモルファスシリコンがアモルファスシリコンに残っていることができないようにするためであり、このようなエッチバック技術は液晶表示装置用薄膜トランジスタに主に使われている。
【００１４】
しかし、有機電界発光表示装置は電流駆動素子であるのでｎ＋アモルファスシリコンをエッチングする過程で、アモルファスシリコンが少しでもエッチバックされる場合、アモルファスシリコンで流れる電流量が歪曲または変更され、これによって有機電界発光表示装置から表示される映像の表示品質が大きく低下される問題点を有する。
【００１５】
また、エッチバック技術によってｎ＋アモルファスシリコンをエッチングする場合、エッチング均一性が低くなって一つの有機電界発光表示装置で局所的に映像の表示品質が互いに異なる問題点も共に有する。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
従って、本発明はこのような従来の問題点を勘案したもので、本発明の第１目的は半導体層に流れる電流量を安定させて映像の品質を大きく向上させた電界発光装置の薄膜トランジスタを提供することにある。
【００１７】
また、本発明の第２目的は前記薄膜トランジスタを有する電界発光装置を提供することにある。
【００１８】
また、本発明の第３目的は前記電界発光装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
このような本発明の第１目的を具現するため、本発明は第１電極と、第１電極上に配置されて、第１電極を絶縁させる絶縁層と、第１電極の位置に対応して絶縁層上に配置され、第１電極に印加された電圧によって電気的抵抗が減少される第１半導体パターンと、第１半導体パターン上に配置され、第１半導体パターンの表面損傷によって第１半導体パターンを通じて流れる電流量が歪曲されることを防止するためのエッチング阻止層と、エッチング阻止層の第１部分に重なるように第１半導体パターンに電気的に連結された第２電極と第１端部がエッチング阻止層の第２部分に重なるように第２半導体パターンに電気的に連結され、第２端部が有機発光層の一側に配置されたアノード電極に連結された第３電極と、を含む電界発光装置の薄膜トランジスタを提供する。
【００２０】
また、本発明の第２目的を具現するため、本発明は第１ソース電極に印加されたデータ信号を第１ゲート電極に印加されたタイミング信号によって第１ドレーン電極に出力する第１半導体パターンの上面に第１半導体パターンの損傷を防止する第１エッチング阻止パターンが配置された第１薄膜トランジスタと、第１薄膜トランジスタから出力されたデータ信号のレベルに対応して第２ソース電極に印加された第１駆動電流の電流量を制御して第２ドレーン電極に第２駆動電流を出力する第２半導体パターンの上面に第１半導体パターンのエッチングを防止する第２エッチング阻止パターンが配置された第２薄膜トランジスタと、第２駆動電流が印加されるアノード電極、透明電極の上面に配置された有機発光層及び有機発光層の上面に配置されたカソード電極と、を含む電界発光装置を提供する。
【００２１】
また、本発明の第３目的を具現するため、本発明は基板に形成された第１導電層をパターニングして第１ゲート電極を有するゲートバスライン及び第２ゲート電極を形成する段階と、基板の全面的にかけて第１絶縁層を形成する段階と、絶縁層の全面的にかけて第１半導体層を形成する段階と、第１半導体層のうち第１及び第２ゲート電極と対応する部分にそれぞれ第１及び第２エッチング阻止パターンを形成する段階と、基板上に第１及び第２エッチング阻止パターンが覆われるように第２半導体層を形成する段階と、第２半導体層の全面的にかけて第２導電層を形成する段階と、第２導電層、第２半導体層及び第１半導体層をパターニングして、第１ゲート電極と対応する所に第１半導体パターン、第１半導体パターンに連結された第１ソース電極を有するデータバスライン、第１半導体パターンに連結された第１データ電極、第２ゲート電極と対応する所に第２半導体パターン、第２半導体パターンに連結された第２ソース電極を有する電力供給ライン及び第２半導体パターンに連結された第２ドレーン電極を形成する段階と、第２ドレーン電極に連結された有機発光素子を形成する段階と、を含む電界発光装置の製造方法を提供する。
【００２２】
本発明によると、有機電界発光装置に含まれた薄膜トランジスタの半導体パターンが損傷されないようにして、半導体パターンに流れる電流量が歪曲または変更されることを防止し有機電界発光装置から発生した映像の表示品質を大きく向上させる。
【００２３】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
【００２４】
図１は本発明による電界発光装置の薄膜トランジスタ示す概念図である。
【００２５】
図１に示すように、薄膜トランジスタ（１００）は、第１電極（１１０）、絶縁層（１２０）、半導体パターン（１３０）、エッチング阻止パターン（１４０）、第２電極（１５０）及び第３電極（１６０）を含む。本実施例で薄膜トランジスタ（１００）は基板（１０）の上面に形成される。
【００２６】
第１電極（１１０）は基板（１０）の上面に形成される。第１電極（１１０）は例えば、アルミニウム、アルミニウム合金、銅及び銅合金などのように加工性がすぐれて、電気的抵抗が非常に低い導電性薄膜である。本実施例で、第１電極（１１０）には半導体パターン（１３０）の電気的抵抗を急激に減少させるためのしきい電圧以上の電圧が印加される。
【００２７】
絶縁層（１２０）は第１電極（１１０）の上面に配置される。本実施例で、絶縁層（１２０）は基板（１０）に形成された第１電極（１１０）が覆われるように全面的にかけて亘って形成される。絶縁層（１２０）は透明で電気的抵抗が高い酸化シリコーン薄膜、窒化シリコーン薄膜などで形成される。
【００２８】
半導体パターン（１３０）は絶縁層（１２０）の上面に配置される。本実施例で、半導体パターン（１３０）は第１半導体パターン（１３２）、第２半導体パターン（１３４）及び第３半導体パターン（１３６）で構成される。第１半導体パターン（１３２）はアモルファスシリコン薄膜をパターニングして形成し、第２半導体パターン（１３４）及び第３半導体パターン（１３６）はアモルファスシリコン薄膜に導電性不純物であるドーパントが注入されたｎ＋アモルファスシリコン薄膜（ｎ＋）をパターニングして形成される。
【００２９】
具体的に、第１半導体パターン（１３２）は絶縁層（１２０）のうち第１電極（１１０）の上部に配置される。第１半導体パターン（１３２）は第１電極（１１０）の平面的より多少大きい平面的を有する。第１半導体パターン（１３２）は、第１電極（１１０）に印加されたしきい電圧以上の電圧によって電気的抵抗が電子の移動が可能な位に低くなる。
【００３０】
第２半導体パターン（１３４）及び第３半導体パターン（１３６）は、第１半導体パターン（１３２）の上面に配置される。第２半導体パターン（１３４）及び第３半導体パターン（１３６）は、第１半導体パターン（１３２）の上面に相互所定の間隔で離隔されて形成にされている。
【００３１】
エッチング阻止パターン（１４０）は第１半導体パターン（１３２）の上面に配置される。エッチング阻止パターン（１４０）の第１端部（１４０ａ）には第２半導体パターン（１３４）の一部がオーバーラップされ、エッチング阻止パターン（１４０）の第２端部（１４０ｂ）には第３半導体パターン（１４６）の一部がオーバーラップされる。エッチング阻止パターン（１４０）は第２半導体パターン（１３４）及び第３半導体パターン（１３６）が形成される途中工程において、第１半導体パターン（１３２）がエッチバックされることを防止する。従って、第１半導体パターン（１３２）に流れる電流量の変更または歪曲は防止される。本実施例で、エッチング阻止パターン（１４０）は窒化シリコーン薄膜または酸化シリコーン薄膜が使用され、エッチング阻止パターン（１４０）の厚さは望ましくは１００Å〜２０００Å位であることが望ましい。
【００３２】
第２電極（１５０）は、第２半導体パターン（１３４）と電気的に連結され、第３電極（１６０）は第３半導体パターン（１３６）と電気的に連結される。望ましくは、第２電極（１５０）は第２半導体パターン（１３４）と等しい形状形象及び等しい平面パターン的を有し、第３電極（１３６）は第３半導体パターン（１３６）と等しい形状形象及び等しい平面的パターンを有する。第２電極（１５０）及び第３電極（１６０）は加工性が豊かで、電気的抵抗が非常に小さなアルミニウムまたはアルミニウム合金で形成される。本実施例で、第３電極（１６０）は有機発光層（１８０）の一側に配置されたアノード電極（１７０）に連結され、第３電極（１６０）から出力された駆動電流をアノード電極（１７０）に伝達する。
【００３３】
本の実施例によれば、ドーパントがイオン注入されたｎ＋アモルファスシリコン薄膜及びｎ＋アモルファスシリコン薄膜の下部に配置されたアモルファスシリコン薄膜の間にエッチング阻止パターンを形成して、ｎ＋アモルファスシリコン薄膜をパターニングする工程において、途中アモルファスシリコン薄膜がエッチングされることを防止する。そして、してアモルファスシリコン薄膜を通過する電流量が変更されたり、るか歪曲されることを防止して、有機電界発光装置の映像品質が低下されることを防止する。
【００３４】
図２は本発明による電界発光装置を示す概念図である。図３は図２の電界発光装置を示す平面図で、図４は図３のＡ−Ａ線に沿って切断した断面図である。
【００３５】
図２ないし図４に示すように、電界発光装置（２００）は図２に参照符号１０で示された基板上に形成される。電界発光装置（２００）はスイッチングトランジスタ（ＴＦＴ１）、駆動トランジスタ（ＴＦＴ２）、ストレージキャパシター（Ｃｓｔ）、ゲートバスライン（ＧＢＬ）、データバスライン（ＤＢＬ）、電力供給ライン（ＰＳＬ）及び有機発光素子（ＥＬ）を含む。
【００３６】
ゲートバスライン（ＧＢＬ）は、図２に示された座標係の第１方向に形成される。ゲートバスライン（ＧＢＬ）は電気的抵抗が非常に低いアルミニウム、アルミニウム合金などで形成される。本実施例では一つのゲートバスライン（ＧＢＬ）が図示されているが、基板（１０）には複数個のゲートバスライン（ＧＢＬ）が形成される。例えば、フルカラー表示を実施し、解像図が１０２４×７６８である電界発光装置（２００）は７６８個のゲートバスライン（ＧＢＬ）を有する。各ゲートバスライン（ＧＢＬ）は第１方向に伸び、複数個が第２方向に平行に配置される。第２方向は第１方向に対して実質的に垂直であるする。一方、ゲートバスライン（ＧＢＬ）はゲート電極部（ＧＥ）をさらに含む。ゲート電極部（ＧＥ）はゲートバスライン（ＧＢＬ）からは第２方向に延長される。ゲート電極部（ＧＥ）はフルカラー表示を遂行し、解像図が１０２４×７６８である電界発光装置（２００）の場合には、でゲートバスライン（ＧＢＬ）から１０２４×３個が等しい間隔に形成される。
【００３７】
データバスライン（ＤＢＬ）は図２に示された第２方向に延在するように形成される。データバスライン（ＤＢＬ）は電気的抵抗が非常に低いアルミニウム、アルミニウム合金などで形成される。本実施例では１個のデータバスライン（ＤＢＬ）が図示されているが、基板（１０）には複数個のデータバスライン（ＤＢＬ）が形成される。例えば、フルカラー表示を実施し、解像図が１０２４×７６８である電界発光装置（２００）は１０２３×３個のデータバスライン（ＤＢＬ）を有する。各データバスライン（ＤＢＬ）は第２方向に伸び、複数個が第１方向に平行に配置される。一方、データバスライン（ＤＢＬ）はソース電極部（ＳＥ）をさらに含む。ソース電極部（ＳＥ）はデータバスライン（ＤＢＬ）からは第１方向に延長される。ソース電極部（ＳＥ）はフルカラー表示を実施し、解像図が１０２４×７６８である電界発光装置の場合には、でデータバスライン（ＤＢＬ）から７６８個が同一の間隔で形成される。
【００３８】
電力供給ライン（ＰＳＬ）は、各データバスライン（ＤＢＬ）と隣接する所に形成される。電力供給ライン（ＰＳＬ）はデータバスライン（ＤＢＬ）と等しく第２方向に延長される。電力供給ライン（ＰＳＬ）では直流信号（Ｖｄｄ）が印加される。
【００３９】
スイッチングトランジスタ（ＴＦＴ１）と駆動トランジスタ（ＴＦＴ２）は、ゲートバスライン（ＧＢＬ）、データバスライン（ＤＢＬ）及び電力供給ライン（ＰＳＬ）により取り囲まれた画素領域（２１０）ごとに形成される。
【００４０】
スイッチングトランジスタ（ＴＦＴ１）は、第１ゲート電極（Ｇ１）、第１半導体パターン（Ｃ１）、第１エッチング阻止パターン（ＥＳ１）、第１ソース電極（Ｓ１）及び第１ドレーン電極（Ｄ１）で構成される。
【００４１】
第１ゲート電極（Ｇ１）はゲートバスライン（ＧＢＬ）から延長された各ゲート電極部（ＧＥ）と電気的に連結される。
【００４２】
第１半導体パターン（Ｃ１）は第１ゲート電極（Ｇ１）の上面に配置される。図４に示すように、第１半導体パターン（Ｃ１）は絶縁物質からなる絶縁層（２２０）によって第１ゲート電極（Ｇ１）と絶縁される。本実施例で、第１半導体パターン（Ｃ１）は第１アモルファスシリコンパターン（ＡＳＰ１）、第１ｎ＋アモルファスシリコンパターン（ｎＡＳＰ１）及び第２ｎ＋アモルファスシリコンパターン（ｎＡＳＰ２）で構成される。本実施例で、図２に図示された第１半導体パターン（Ｃ１）はアモルファスシリコン薄膜をパターニングしたアモルファスシリコンパターンである。第１ｎ＋アモルファスシリコンパターン（ｎＡＳＰ１）及び第２ｎ＋アモルファスシリコンパターン（ｎＡＳＰ２）は、第１アモルファスシリコンパターン（ＡＳＰ１）の上面に相互所定の間隔に離隔されて配置される。本実施例で、第１ｎ＋アモルファスシリコンパターン（ｎＡＳＰ１）及び第２ｎ＋アモルファスシリコンパターン（ｎＡＳＰ２）は、導電性不純物であるドーパントが注入されたｎ＋アモルファスシリコン薄膜をパターニングして形成される。
【００４３】
第１エッチング阻止パターン（ＥＳ１）は、第１アモルファスシリコンパターン（ＡＳＰ１）と、第１ｎ＋アモルファスシリコンパターン（ｎＡＳＰ１）及び第２ｎ＋アモルファスシリコンパターン（ｎＡＳＰ２）との間に介在される。第１エッチング阻止パターン（ＥＳ１）は、第１ｎ＋アモルファスシリコンパターン（ｎＡＳＰ１）及び第２ｎ＋アモルファスシリコンパターン（ｎＡＳＰ２）が形成される過程において、で第１アモルファスシリコンパターン（ＡＳＰ１）がエッチングまたは損傷されないようにする。結果的に第１アモルファスシリコンパターン（ＡＳＰ１）に流れる電流量が変更または歪曲されることを防止する。
【００４４】
第１ソース電極（Ｓ１）は、第１ｎ＋アモルファスシリコンパターン（ｎＡＳＰ１）の上面に配置され、第１ｎ＋アモルファスシリコンパターン（ｎＡＳＰ１）に電気的に連結される。第１ソース電極（Ｓ１）の一部はデータバスライン（ＤＢＬ）から延長されたソース電極部（ＳＥ）と電気的に連結される。
【００４５】
第１ドレーン電極（Ｄ１）は第２ｎ＋アモルファスシリコンパターン（ｎＡＳＰ２）の上面に配置され、第２ｎ＋アモルファスシリコンパターン（ｎＡＳＰ２）に電気的に連結される。
【００４６】
一方、図２に図示されたように駆動トランジスタ（ＴＦＴ２）は画素領域（２１０）に配置される。駆動トランジスタ（ＴＦＴ２）は第２ゲート電極（Ｇ２）、第２半導体パターン（Ｃ２）、第２エッチング阻止パターン（ＥＳ２）、第２ソース電極（Ｓ２）及び第２ドレーン電極（Ｄ２）で構成される。
【００４７】
第２ゲート電極（Ｇ２）はスイッチングトランジスタ（ＴＦＴ１）の第１ドレーン電極（Ｄ１）に電気的に連結される。
【００４８】
第２半導体パターン（Ｃ２）は第２ゲート電極（Ｇ２）の上面に配置される。望ましくは、第２半導体パターン（Ｃ２）は絶縁物質からなる絶縁層（２２０）によって第２ゲート電極（Ｇ２）と絶縁される。本実施例で、第２半導体パターン（Ｃ２）は第２アモルファスシリコンパターン（ＡＳＰ２）、第３ｎ＋アモルファスシリコンパターン（ｎＡＳＰ３）及び第４ｎ＋アモルファスシリコンパターン（ｎＡＳＰ４）で構成される。本実施例で、第２アモルファスシリコンパターン（ＡＳＰ２）は、アモルファスシリコン薄膜をパターニングして形成される。第３ｎ＋アモルファスシリコンパターン（ｎＡＳＰ３）及び第４ｎ＋アモルファスシリコンパターン（ｎＡＳＰ４）は、第２アモルファスシリコンパターン（ＡＳＰ２）の上面に相互所定の間隔で離隔されて配置される。本実施例で第３ｎ＋アモルファスシリコンパターン（ｎＡＳＰ３）及び第４ｎ＋アモルファスシリコンパターン（ｎＡＳＰ４）は、導電性不純物であるドーパントが注入されたｎ＋アモルファスシリコン薄膜をパターニングして形成される。
【００４９】
第２エッチング阻止パターン（ＥＳ２）は、第２アモルファスシリコンパターン（ＡＳＰ２）と、第３ｎ＋アモルファスシリコンパターン（ｎＡＳＰ３）及び第４ｎ＋アモルファスシリコンパターン（ｎＡＳＰ４）との間に介在される。第２エッチング阻止パターン（ＥＳ２）は、第３ｎ＋アモルファスシリコンパターン（ｎＡＳＰ３）及び第４ｎ＋アモルファスシリコンパターン（ｎＡＳＰ４）が形成される過程において、で第２アモルファスシリコンパターン（ＡＳＰ２）がエッチングまたは損傷されないようにし、結果的に第２アモルファスシリコンパターン（ＡＳＰ２）に流れる電流量が変更または歪曲されることを防止する。
【００５０】
第２ソース電極（Ｓ２）は第３ｎ＋アモルファスシリコンパターン（ｎＡＳＰ３）の上面に配置され、電力供給ライン（ＰＳＬ）に電気的に連結される。
【００５１】
第２ドレーン電極（Ｄ２）は第４ｎ＋アモルファスシリコンパターン（ｎＡＳＰ４）の上面に配置され、有機発光素子（３００）に連結される。
【００５２】
ストレージキャパシタンス（Ｃｓｔ）は第２ゲート電極（Ｇ２）の一部である第１キャパシター電極部（Ｃｓｔ１）、電力供給ライン（ＰＳＬ）の一部である第２キャパシター電極部（Ｃｓｔ２）、及び第１キャパシター電極部（Ｃｓｔ１）と第２キャパシター電極部（Ｃｓｔ２）との間に配置された誘電層によって行われる。誘電層は、絶縁層（２２０）からなる。ストレージキャパシタンス（Ｃｓｔ）は、一つのフレームの時間の間、第２ゲート電極部（Ｇ２）がターン-オン状態を維持するようにする。
【００５３】
有機発光素子（３００）は、図３に示す連結電極（３０５）、アノード電極（３１０）、有機発光層（３２０）及びカソード電極（３３０）で構成される。スイッチングトランジスタＴＦＴ１及びＴＦＴ２上には、参照符号３４０（図示せず）は第１層間絶縁膜３４０及びで、３５０は第２層間絶縁膜３５０が順に形成されているである。
【００５４】
連結電極（３０５）は、スイッチングトランジスタ（ＴＦＴ１）の第１ドレーン電極（Ｄ１）及びスイッチングトランジスタ（ＴＦＴ２）の第２ゲート電極（Ｇ２）を連結する。連結電極（３０５）はアノード電極（３１０）のを成す物質と等しい物質で形成することが望ましい。
【００５５】
アノード電極（３１０）は駆動トランジスタ（ＴＦＴ２）の第２ドレーン電極（Ｄ２）に連結され、アノード電極（３１０）及び第２ドレーン電極（Ｄ２）には電力供給ライン（ＰＳＬ）から供給された駆動電流が印加される。アノード電極（３１０）は透明で導電性であるインジウム錫酸化物またはインジウム亜鉛酸化物などからなる。
【００５６】
有機発光層（３２０）は赤色有機発光物質、緑色有機発光物質及び青色有機発光物質のうちいずれか一つからなる。各有機発光層（３２０）はアノード電極（３１０）とカソード電極（３３０）との間に配置される。
【００５７】
カソード電極（３３０）はアノード電極（３１０）と向い合い、望ましくは抵抗が非常に低いアルミニウム及びアルミニウム合金などのような金属薄膜からなる。
【００５８】
スイッチングトランジスタ（ＴＦＴ１）の第１ゲート電極（Ｇ１）にゲートバスライン（ＧＢＬ）からタイミング信号が印加されると、第１ソース電極（Ｓ１）は、データバスライン（ＤＢＬ）からのデータ信号を第１ドレーン電極（Ｄ１）に出力する。第１ドレーン電極（Ｄ１）は、スイッチングトランジスタ（ＴＦＴ２）の第２ゲート電極（Ｇ２）に、データ信号を印加する。よって、印加されるデータ信号のレベルに応じてスイッチングトランジスタ（ＴＦＴ２）がターンオンし、よって、そのデータ信号のレベルに応じて、スイッチングトランジスタ（ＴＦＴ２）の第２ソース電極（Ｓ２）に印加された直流信号（Ｖｄｄ）の電流量が調整される。スイッチングトランジスタ（ＴＦＴ２）の第２ドレーン電極（Ｄ２）には、電流量が調整された後の直流信号（Ｖｄｄ）が出力される。
【００５９】
以上より、本の実施例によると、画素領域ごとに配置された薄膜トランジスタのアモルファスシリコンパターンが、アモルファスシリコンパターンの上面に配置されたｎ＋アモルファスシリコンパターンを形成する途中において、エッチングまたは損傷されることを防止して、電界発光装置から発生する映像の表示品質をより向上させることができる。
【００６０】
以下、本発明による電界発光装置を製造する方法に対して具体的に説明することにする。
【００６１】
図５は本発明により第１マスクで第１ゲート電極及び第２ゲート電極を形成することを示す概念図である。図６は図５のＢ−Ｂ線に沿って切断した断面図である。
【００６２】
図５及び図６に示すように、基板（１０）には全面的にかけてゲート金属薄膜が化学気相蒸着またはスパッタリングなどの方法によって蒸着される。ゲート金属薄膜の表面にはフォトレジスト薄膜が塗布される。フォトレジスト薄膜は基板（１０）にアラインされた第１パターンマスクによって露光される。第１パターンマスクによってゲート金属の表面にはフォトレジストパターンが形成される。ゲート金属薄膜はフォトレジストパターンをマスクとして用いてエッチングされ、フォトレジストパターンは現象されて除去される。従って、ゲート金属薄膜から基板（１０）にはゲート電極部（ＧＥ）が形成されたゲートバスライン（ＧＢＬ）、ストレージキャパシタンス（Ｃｓｔ）の第１キャパシター電極部（Ｃｓｔ１）を有する第２ゲート電極（Ｇ２）が同時に形成される。
【００６３】
一番目のパターンマスクによって形成されたゲートバスライン（ＧＢＬ）は、図５に示された座標係の第１方向に沿って基板（１０）上に形成される。ゲートバスライン（ＧＢＬ）からは第２方向にゲート電極部（ＧＥ）が形成される。この時、ゲート電極部（ＧＥ）の一部は第１ゲート電極（Ｇ１）である。第２ゲート電極（Ｇ２）はゲート電極部（ＧＥ）と所定の距離離隔された所に形成される。第２ゲート電極（Ｇ２）は第１方向に形成され、第２ゲート電極（Ｇ２）からは第１キャパシター電極部（Ｃｓｔ１）が延長して形成される。第１キャパシター電極部（Ｃｓｔ１）は第２方向にゲートバスライン（ＧＢＬ）と離隔されるように延長される。
【００６４】
図７は本発明により第２マスクで第１、第２エッチング阻止層を形成することを示す概念図である。図８は図７のＣ−Ｃ線に沿って切断した断面図である。
【００６５】
図７及び図８に示すように、基板（１０）には全面的にかけて絶縁層（２２０）が形成される。絶縁層（２２０）はゲート電極部（ＧＥ）が形成されたゲートバスライン（ＧＢＬ）、第２ゲート電極（Ｇ２）及び第１キャパシター電極部（Ｃｓｔ１）をすべて覆う。図８に示すように、絶縁層（２２０）の上面には化学気相蒸着などの方法によって第１半導体層（２３０）が形成される。本実施例で、第１半導体層（２３０）はアモルファスシリコン薄膜である。絶縁層（２２０）の全面的にかけて形成された第１半導体層（２３０）には、エッチング阻止層が形成される。エッチング阻止層は第１半導体層（２３０）の上面に全面的にかけて形成される。続いて、エッチング阻止層（２３０）の上面にはスピンコーティング、スリットコーティングなどの方法によってフォトレジスト薄膜が形成される。続いて、第２パターンマスクは、基板（１０）にアラインされ、フォトレジスト薄膜は第２パターンマスクによって局所的に露光される。第２パターンマスクによってエッチング阻止層の上面に形成されたフォトレジスト薄膜はパターニングされ、エッチング阻止層にはフォトレジストパターンが形成される。エッチング阻止層は、フォトレジストパターンによって塞げられない部分は全部エッチングされて除去される。従って、第１半導体層（２３０）の上面には、第１エッチング阻止パターン（ＥＳ１）及び第２エッチング阻止パターン（ＥＳ２）が形成される。第１エッチング阻止パターン（ＥＳ１）は絶縁層（２２０）のうち第１ゲート電極（Ｇ１）の上面に局所的に形成され、第２エッチング阻止パターン（ＥＳ２）は第２ゲート電極（Ｇ２）の上面に局所的に形成される。
【００６６】
図９は本発明により第３マスクで第１、第２ソース電極及び第１、第２ドレーン電極を形成することを示す概念図である。図１０は図９のＤ−Ｄ断面に沿って切断した断面図である。
【００６７】
図９及び図１０に示すように、第１エッチング阻止パターン（ＥＳ１）及び第２エッチング阻止パターン（ＥＳ２）が全部覆われるように、図８に図示された第１半導体層（２３０）の上面には化学気相蒸着などの方法によって第２半導体層が形成される。第２半導体層の上面には化学気相蒸着またはスパッタリング方法によって、ソース/ドレーン金属薄膜が形成される。ソース/ドレーン金属薄膜の上面にはスピンコーティング方法またはスリットコーティング方法によってフォトレジスト薄膜が塗布される。フォトレジスト薄膜が形成された基板（１０）には第３パターンマスクがアラインされる。第３パターンマスクによってフォトレジスト薄膜には露光が実施される。従って、ソース/ドレーン金属薄膜の上面にはフォトレジストパターンが形成される。フォトレジストパターンのうち、第１エッチング阻止パターン（ＥＳ１）及び第２エッチング阻止パターン（ＥＳ２）の中央に対応する所は他の所よりフォトレジストパターンの高さが低く形成される。フォトレジストパターンの高さを互いに異なるようにするために、第３パターンマスクのうち、第１エッチング阻止パターン（ＥＳ１）及び第２エッチング阻止パターン（ＥＳ２）の中央部分はスリット露光される。続いて、ソース/ドレーン金属薄膜はフォトレジストパターンをマスクとして用いてパターニングされる。このとき、高さの低いフォトレジストパターンが形成された第１エッチング阻止パターン（ＥＳ１）及び第２エッチング阻止パターン（ＥＳ２）の中央部分においては、完全にソース/ドレーン金属薄膜がエッチングされるようになる。よって、ソース/ドレーン金属薄膜のパターニングによって、基板（１０）には第１ソース電極（Ｓ１）が形成されたデータバスライン（ＤＢＬ）、第１ドレーン電極（Ｄ１）、第２ソース電極部（Ｓ２）が形成された電力供給ライン（ＰＳＬ）及び第２ドレーン電極（Ｄ２）が同時に形成される。続いて、第１ソース電極（Ｓ１）が形成されたデータバスライン（ＤＢＬ）、第１ドレーン電極（Ｄ１）、第２ソース電極（Ｄ２）が形成された電力供給ライン（ＰＳＬ）、第２ドレーン電極（Ｄ２）をマスクとして用いて、第２半導体層及び第１半導体層（２３０）が共ににパターニングされる。第２半導体層は第１ソース電極（Ｓ１）が形成されたデータバスライン（ＤＢＬ）、第１ドレーン電極（Ｄ１）、第２ソース電極（Ｓ２）が形成された電力供給ライン（ＰＳＬ）及び第２ドレーン電極（Ｄ２）の形状と等しくパターニングされる。従って、第１ソース電極（Ｓ１）の下部には、第１ｎ＋アモルファスシリコンパターン（ｎＡＳＰ１）が形成されて、第１ドレーン電極（Ｄ１）の下部には第２ｎ＋アモルファスシリコンパターン（ｎＡＳＰ２）が形成される。一方、第２ソース電極（Ｓ２）の下部には第３ｎ＋アモルファスシリコンパターン（ｎＡＳＰ３）が形成され、第２ドレーン電極（Ｄ２）の下部には第４ｎ＋アモルファスシリコンパターン（ｎＡＳＰ４）が形成される。第１ｎ＋アモルファスシリコンパターン（ｎＡＳＰ１）及び第２ｎ＋アモルファスシリコンパターン（ｎＡＳＰ２）は相互に所定の間隔で離隔され、第３ｎ＋アモルファスシリコンパターン（ｎＡＳＰ３）及び第４ｎ＋アモルファスシリコンパターン（ｎＡＳＰ４）も相互に所定の間隔で離隔されて形成される。
【００６８】
第１半導体層は、第１ソース電極（Ｓ１）が形成されたデータバスライン（ＤＢＬ）、第１ドレーン電極（Ｄ１）、第２ソース電極（Ｓ２）が形成された電力供給ライン（ＰＳＬ）及び第２ドレーン電極（Ｄ２）がマスク役割をすることでこれらの形状と等しくパターニングされる。従って、第１ｎ＋アモルファスシリコンパターン（ｎＡＳＰ１）及び第２ｎ＋アモルファスシリコンパターン（ｎＡＳＰ２）の底面には、第１アモルファスシリコンパターン（ＡＳＰ１）が形成され、第３ｎ＋アモルファスシリコンパターン（ｎＡＳＰ３）及び第４ｎ＋アモルファスシリコンパターン（ｎＡＳＰ４）の底面には第２アモルファスシリコンパターン（ＡＳＰ２）が形成される。この時、第１アモルファスシリコンパターン（ＡＳＰ１）は、第１ｎ＋アモルファスシリコンパターン（ｎＡＳＰ１）、第１エッチング阻止パターン（ＥＳ１）及び第２ｎ＋アモルファスシリコンパターン（ｎＡＳＰ２）によって中央部分のエッチングが防止される。第２アモルファスシリコンパターン（ＡＳＰ２）も第３ｎ＋アモルファスシリコンパターン（ｎＡＳＰ３）、第２エッチング阻止パターン（ＥＳ２）及び第４ｎ＋アモルファスシリコンパターン（ｎＡＳＰ４）によって中央部分のエッチングが防止される。
【００６９】
図１１は本発明により第４マスクを使用して第１ドレーン電極及び第２ドレーン電極にコンタクトホールを形成することを示す概念図である。図１２は図１０のＥ−Ｅ断面に沿って切断した断面図である。
【００７０】
図１１及び図１２に示すように、基板（１０）には化学気相蒸着方法などによって全面的にかけて第１層間絶縁膜（２４０）が形成される。第１層間絶縁膜（２４０）の上面にはスピンコーティングまたはスリットコーティングなどの方法によってフォトレジスト薄膜が形成される。第４パターンマスクによってフォトレジスト薄膜は、パターニングされて基板（１０）にはフォトレジストパターンが形成される。フォトレジストパターンによって第１層間絶縁膜（２４０）はエッチングされる。第１層間絶縁膜（２４０）には第１ドレーン電極（Ｄ１）を露出させる第１コンタクトホール（ＣＴ１）、第２ゲート電極（Ｇ２）の一部を露出させる第２コンタクトホール（ＣＴ２）及び第２ドレーン電極（Ｄ２）の一部を露出させる第３コンタクトホール（ＣＴ３）が形成される。
【００７１】
図１３は本発明により第５パターンマスクで連結電極及びアノード電極を形成することを示す概念図である。図１４は図１３のＦ−Ｆ断面に沿って切断した断面図である。
【００７２】
図１３及び図１４に示すように、パターニングされた第１層間絶縁膜（２４０）の上面には、全面的にかけて透明で、電気的抵抗が非常に低い導電性アノード薄膜が形成される。アノード薄膜の表面にはスピンコーティングまたはスリットコーティング方法によってフォトレジスト薄膜が塗布され、第５パターンマスクは基板（１０）にアラインされる。フォトレジスト薄膜は、第５パターンマスクを通過した光により露光されてフォトレジスト薄膜はパターニングされる。従って、アノード薄膜の上面にはフォトレジストパターンが形成される。アノード薄膜のうち、フォトレジストパターンによって塞げられない部分は全部エッチングされてアノード電極（３１０）及び連結電極（３０５）が形成される。アノード電極（３１０）は、第３コンタクトホール（ＣＴ３）を媒介にして第２ドレーン電極（Ｄ２）に連結され、連結電極（３０５）は第１コンタクトホール（ＣＴ１）を媒介にして第１ドレーン電極（Ｄ１）に電気的に連結され、及びさらに第２コンタクトホール（ＣＴ２）を媒介にして第２ゲート電極（Ｇ２）に電気的に連結される。
【００７３】
最後に、図３または図４に示すように、第１層間絶縁膜（３４０）の上面には第２層間絶縁膜（３５０）が形成され、第２層間絶縁膜（３５０）の上面にはスピンコーティングまたはスリットコーティング方法によりフォトレジスト薄膜が形成される。第６パターンマスクが基板（１０）にアラインされた状態で第６パターンマスクに光が走査されてフォトレジスト薄膜はパターニングされて第２層間絶縁膜（３５０）の上面にはフォトレジストパターンが形成される。
【００７４】
フォトレジストパターンによって第２層間絶縁膜（３５０）はパターニングされて第２層間絶縁膜（３５０）にはアノード電極（３１０）が露出されるように開口が形成される。
【００７５】
アノード電極（３１０）の上面には赤色有機発光層、緑色有機発光層及び青色有機発光層で構成さた有機発光層が形成され、有機発光層（３２０）の上面には有機発光層（３２０）を被覆している金属薄膜をパターニングして形成したカソード電極（３３０）が形成される。
【００７６】
カソード電極（３３０）の後側には有機発光層（３２０）を酸素または水分から保護するための密封キャップなどをさらに形成することが望ましい。
【発明の效果】
【００７７】
以上、説明したように、有機発光層に印加される駆動電流を制御する薄膜トランジスタの半導体層の損傷によって駆動電流の変更及び歪曲による映像の品質低下を防止する效果を有する。
【００７８】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００７９】
【図１】本発明による電界発光装置の薄膜トランジスタを示す概念図である。
【図２】本発明による電界発光装置を示す概念図である。
【図３】図２の電界発光装置を示す平面図である。
【図４】図３のＡ−Ａ線に沿って切断した断面図である。
【図５】本発明により第１マスクで第１ゲート電極及び第２ゲート電極を形成することを示す概念図である。
【図６】図５のＢ−Ｂ線に沿って切断した断面図である。
【図７】本発明により第２マスクで第１、第２エッチング阻止層を形成することを示す概念図である。
【図８】図７のＣ−Ｃ線に沿って切断した断面図である。
【図９】本発明により第３マスクで第１、第２ソース電極及び第１、第２ドレーン電極を形成することを示す概念図である。
【図１０】図９のＤ−Ｄ断面に沿って切断した断面図である。
【図１１】本発明により第４マスクで第１ドレーン電極及び第２ドレーン電極にコンタクトホールを形成することを示す概念図である。
【図１２】図１０のＥ−Ｅ断面に沿って切断した断面図である。
【図１３】本発明により第５パターンマスクで連結電極及びアノード電極を形成することを示す概念図である。
【図１４】図１３のＦ−Ｆ断面に沿って切断した断面図である。
【符号の説明】
【００８０】
１０      基板
１００      薄膜トランジスタ
１１０      第１電極
１２０      絶縁層
１３０      半導体パターン
１３２      第１半導体パターン
１３４      第２半導体パターン
１３６      第３半導体パターン
１４０      エッチング阻止パターン
１４０ａ      第１端部
１４０ｂ      第２端部
１５０      第２電極
１６０      第３電極
１８０、３２０    有機発光層
２００      電界発光装置
３００      有機発光素子
３０５      連結電極
３１０      アノード電極
３３０      カソード電極
【図１】
2005045242.tif 000003
【図２】
2005045242.tif 000004
【図３】
2005045242.tif 000005
【図４】
2005045242.tif 000006
【図５】
2005045242.tif 000007
【図６】
2005045242.tif 000008
【図７】
2005045242.tif 000009
【図８】
2005045242.tif 000010
【図９】
2005045242.tif 000011
【図１０】
2005045242.tif 000012
【図１１】
2005045242.tif 000013
【図１２】
2005045242.tif 000014
【図１３】
2005045242.tif 000015
【図１４】
2005045242.tif 000016