(57)【要約】【課題】  過電流により出力電圧が低下した際にも、同期整流期間を長く保つことができ、電子素子を小型化することができ、製品の小型化にも寄与するフライバック式の同期整流スイッチング電源装置を提供する。【解決手段】  一定の周期内でオン・オフする主スイッチ素子Ｑ１がトランスＴの１次巻線Ｎ１と直列に接続されている。トランスＴの２次巻線Ｎ２と出力端子１３，１４との間に直列に接続された同期整流素子ＴＲ１と、同期整流素子ＴＲ１を主スイッチ素子Ｑ１に対して相補的にオンさせるための補助巻線Ｎ３と、同期整流素子ＴＲ１をオフさせるスイッチ素子ＴＲ２と、スイッチ素子ＴＲ２の制御端子に接続されたタイミングコンデンサＣ３を有する。出力端子１３，１４間の過電流により出力電圧が低下すると、タイミングコンデンサＣ３に流れる充電電流を減少させる電流調整回路２２を備える。【選択図】        図１
2005151768.tif 000002
【特許請求の範囲】
【請求項１】
一定の周期内でオン・オフする主スイッチ素子がトランスの１次巻線と直列に接続されて入力端子間に設けられ、上記トランスの２次巻線と出力端子との間に直列に接続された同期整流素子と、上記同期整流素子を上記主スイッチ素子に対して相補的にオンさせるための補助巻線と、上記同期整流素子をオフさせるスイッチ素子と、このスイッチ素子の制御端子に接続されたタイミングコンデンサとを備えたフライバック式の同期整流スイッチング電源装置において、上記出力端子間の電圧が低下すると、上記タイミングコンデンサに流れる充電電流を減少させる電流調整回路を備えたことを特徴とする同期整流スイッチング電源装置。
【請求項２】
上記主スイッチ素子のスイッチングによる上記２次側の巻線のパルス電圧により、所定電位に充電される電圧源を備え、上記電圧源の出力が、上記タイミングコンデンサに接続されているとともに、上記電流調整回路に接続されていることを特徴とする請求項１記載の同期整流スイッチング電源装置。
【請求項３】
上記同期整流素子をオフさせる上記スイッチ素子であるトランジスタのベース・エミッタ間に、上記タイミングコンデンサが接続され、上記電流調整回路は、上記タイミングコンデンサを充電する電圧源と上記タイミングコンデンサとの間に直列に接続された複数の抵抗と、上記複数の抵抗間に抵抗とダイオードによる直列回路の一端が接続され、上記抵抗とダイオードの直列回路の他端が上記出力端子に接続されていることを特徴とする請求項１または２記載の同期整流スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直流入力電圧を所望の直流電圧に変換し、電子機器に供給するスイッチング電源であって、特にフライバック式の同期整流スイッチング電源装置に関する。
【背景技術】
【０００２】
従来の同期整流型の整流回路を備えたフライバック式のスイッチング電源装置１０として、例えば図３に示すような電源装置があった。このスイッチング電源装置１０は、直流電源の入力端子１１，１２と並列に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端に、トランスＴの１次巻線Ｎ１とＭＯＳ−ＦＥＴ等のインバータトランジスタである主スイッチ素子Ｑ１が直列回路に接続されている。トランスＴの１次巻線Ｎ１はドットのある方が入力端子１１に接続され、ドットの無い方が主スイッチ素子Ｑ１に接続されている。
【０００３】
トランスＴの２次巻線Ｎ２は、ドットのない方の端子が出力端子１３に接続され、ドットのある方の端子は、ＭＯＳ−ＦＥＴ等の同期整流素子ＴＲ１のドレインに接続され、そのソースが基準電位側の出力端子１４に接続されている。さらに、出力端子１３，１４間には、平滑用の出力コンデンサＣ２が設けられている。
【０００４】
同期整流素子ＴＲ１のドレイン・ソース間には、２次側に設けられた電圧源１６を備えている。電圧源１６は、同期整流素子ＴＲ１のドレインに一端が接続されたコンデンサＣ５を備え、コンデンサＣ５の他端が抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端はツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードが、出力端子１４側の基準電位に接続されている。さらに、抵抗Ｒ３の他端はダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードがコンデンサＣ６を介して出力端子１４側の基準電位に接続されている。ダイオードＤ３のカソードとコンデンサＣ６の中点が、この電圧源１６の出力となっている。
【０００５】
さらに、トランスＴの２次側には、同期整流素子ＴＲ１をオンする補助巻線Ｎ３が設けられ、この補助巻線Ｎ３のドットを付した側の端子が基準電位に接続され、ドットのない側の端子は、スピードアップ用のコンデンサＣ４を介して同期整流素子ＴＲ１のゲートに接続されている。さらに、補助巻線Ｎ３のドットのない側の端子は、ダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードが抵抗Ｒ１、タイミングコンデンサＣ３の直列回路を経て出力端子１４側の基準電位に接続されている。抵抗Ｒ１とタイミングコンデンサＣ３の中点は、電圧源１６のダイオードＤ３のカソードとコンデンサＣ６の中点に、抵抗Ｒ２を介して接続されている。
【０００６】
さらに、抵抗Ｒ１とタイミングコンデンサＣ３の中点は、スイッチ素子であるｎｐｎ型のトランジスタＴＲ２のベースに接続されている。トランジスタＴＲ２のコレクタは、同期整流素子ＴＲ１のゲートに接続され、エミッタは出力端子１４側の基準電位に接続されている。また、同期整流素子ＴＲ１のゲートには、ダイオードＤ２のカソードが接続され、ダイオードＤ２のアノードが上記基準電位に接続されている。
【０００７】
このスイッチング電源装置１０の動作は、ＭＯＳ−ＦＥＴの主スイッチ素子Ｑ１が、図示しない制御回路によりオン・オフしＰＷＭ（Pulse Width Modulation）制御される。主スイッチ素子Ｑ1のオン期間には、同期整流素子ＴＲ１はオフしており電流は流れず、電圧源１６のコンデンサＣ６がコンデンサＣ５を介して充電される。充電電圧は、ツェナーダイオードＺＤ１により設定される電圧である。また、主スイッチ素子Ｑ１のオン期間に、補助巻線Ｎ３によりコンデンサＣ４がダイオードＤ２のカソード側をプラスにして充電される。
【０００８】
次に、主スイッチ素子Ｑ１がオフすると、同期整流素子ＴＲ１のゲートには、補助巻線Ｎ３のドットのない側の端子の電圧にコンデンサＣ４の充電電圧が加えられて充電され、同期整流素子ＴＲ１がオンする。同時に、２次巻線Ｎ２に発生するフライバック電圧により、２次巻線Ｎ２に蓄えられたエネルギーが出力コンデンサＣ２に充電される。
【０００９】
また、主スイッチ素子Ｑ１がオフすると同時に、電圧源１６によりタイミングコンデンサＣ３の充電が、抵抗Ｒ２を介して開始される。そして、タイミングコンデンサＣ３の電位が次第に上昇し、トランジスタＴＲ２がオンする閾値電位に達すると、トランジスタＴＲ２がオンし同期整流素子ＴＲ１のゲートの電荷を放電して、同期整流素子ＴＲ１をオフする。トランジスタＴＲ２がオンするタイミングは、主スイッチ素子Ｑ１がオンする直前のタイミングに設定されている。そして主スイッチ素子Ｑ１がオンすると、再び電圧源１６のコンデンサＣ６の充電が開始するとともに、タイミングコンデンサＣ３の電荷が抵抗Ｒ１、ダイオードＤ１を経て放電する。以上の動作を繰り返して、このスイッチング電源装置１０は、主スイッチ素子Ｑ１と同期整流素子ＴＲ１が同時にオンすることなく、同期整流動作を行い、出力側に電力を供給する。
【００１０】
この種の電源回路は、1次側の主スイッチ素子Ｑ１がオンした際に、２次側の同期整流素子ＴＲ１のオン時間を決定するタイミングコンデンサＣ３が放電され、次に主スイッチ素子Ｑ１がオフし、２次側の同期整流素子ＴＲ１がオンする期間に、２次側巻線または電圧源によりタイミングコンデンサＣ３が充電される。この充電電流によりタイミングコンデンサＣ３の電圧が、同期整流素子ＴＲ１をオフさせるためのトランジスタＴＲ２がオンするしきい値に達した時点で、同期整流素子ＴＲ１がオフされる。このようにして、主スイッチ素子Ｑ１がオンする前に、タイミングコンデンサＣ３を充電して同期整流素子ＴＲ１をオフさせることにより、同期整流素子ＴＲ１の貫通電流を防止している。従って、この種の回路は、タイミングコンデンサＣ３の充放電経路の抵抗値を調整するだけで、容易に貫通電流を防止した同期整流回路を構成し、高効率化できるメリットがある。
【特許文献１】特開２００２−１０１５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記従来の技術の回路の場合、過電流時に過電流保護回路により出力電圧が低下すると、主スイッチ素子Ｑ１のオン時間が短くなり、タイミングコンデンサＣ３が放電されにくくなる。そのため、過電流時に出力電圧の低下に伴って同期整流素子ＴＲ１のオン時間も短くなり、整流動作は、同期整流素子ＴＲ１のボディーダイオードもしくは同期整流素子ＴＲ１に並列に接続されたダイオードＤ５によることとなり、このダイオードＤ５等に大きな電流が流れ、同期整流素子ＴＲ１がオンしている場合と比較して著しく損失が大きくなる。
【００１２】
従来、この大きな損失に耐えるために、同期整流素子ＴＲ１のトランジスタやそれに並列に接続されるダイオードＤ５を大きなものにしたり、過電流時にはインバータ動作が間欠するような複雑な回路を1次側に構成する必要があり、電源装置の小型化の弊害やコストアップにつながるものであった。
【００１３】
この発明は、上記の従来の技術の問題点に鑑みてなされたもので、出力の過電流により出力電圧が低下した際にも、同期整流期間を長く保つことができ、電子素子を小型化することができ、製品の小型化にも寄与するフライバック式の同期整流スイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
この発明は、一定の周期内でオン・オフするＭＯＳ−ＦＥＴ等の主スイッチ素子がトランスの１次巻線と直列に接続されて入力端子間に設けられ、上記トランスの２次巻線と出力端子との間に直列に接続されたＭＯＳ−ＦＥＴ等の同期整流素子と、上記同期整流素子を上記主スイッチ素子に対して相補的にオンさせるための補助巻線と、上記同期整流素子をオフさせるスイッチ素子と、このスイッチ素子の制御端子に接続されたタイミングコンデンサとを備えたフライバック式の同期整流スイッチング電源装置であって、上記出力端子間の過電流により出力電圧が低下すると、上記タイミングコンデンサに流れる充電電流を減少させる電流調整回路を備えた同期整流スイッチング電源装置である。
【００１５】
上記主スイッチ素子のスイッチングによる上記２次側の巻線のパルス電圧により、所定電位に充電される電圧源を備え、上記電圧源の出力が、上記タイミングコンデンサに接続されているとともに、上記電流調整回路に接続されているものである。また、上記同期整流素子のゲートに上記補助巻線が接続されているとともに、上記タイミングコンデンサの一方の端子が接続され、さらに上記タイミングコンデンサに上記電流調整回路が接続されているものでも良い。
【００１６】
さらに、この発明の同期整流スイッチング電源装置は、上記同期整流素子をオフさせる上記スイッチ素子であるトランジスタのベース・エミッタ間に、上記タイミングコンデンサが接続され、上記電流調整回路は、上記タイミングコンデンサを充電する電圧源と上記タイミングコンデンサとの間に直列に接続された複数の抵抗と、上記複数の抵抗間に抵抗とダイオードによる直列回路の一端が接続され、上記抵抗とダイオードの直列回路の他端が上記出力端子に接続されているものである。
【発明の効果】
【００１７】
この発明の同期整流スイッチング電源装置は、過電流時に出力電圧が低下した際にも、同期整流素子がオンした同期整流時間を長く保つことができ、同期整流用トランジスタと同期整流用トランジスタに並列に接続されるダイオードの損失を小さく抑えることができる。それにより、同期整流素子とそれに並列に接続されるダイオードに小型のものを使用することができる。また、間欠過電流による保護が不要なため、部品点数低減にもつながり、同期整流式スイッチング電源装置の小型化と低コスト化に寄与する。
【発明を実施するための最良の形態】
【００１８】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の一実施形態のフライバック式の同期整流スイッチング電源装置２０の回路を示すもので、図３に示す回路と同様の構成は同一の符号を付す。この同期整流スイッチング電源装置２０は、直流電源の入力端子１１，１２と並列に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端に、トランスＴの１次巻線Ｎ１と主スイッチ素子Ｑ１が直列に接続されている。トランスＴの１次巻線Ｎ１はドットのある方が入力端子１１に接続され、ドットの無い方が主スイッチ素子Ｑ１に接続されている。主スイッチ素子Ｑ１はＭＯＳ−ＦＥＴ等の半導体スイッチ素子からなる。
【００１９】
トランスＴの２次巻線Ｎ２は、ドットのない方の端子が出力端子１３に接続され、ドットのある方の端子は、ＭＯＳ−ＦＥＴ等の同期整流素子ＴＲ１のドレインに接続され、そのソースが基準電位側の出力端子１４に接続されている。さらに、出力端子１３，１４間には、平滑用の出力コンデンサＣ２が設けられている。
【００２０】
同期整流素子ＴＲ１のドレイン・ソース間には、そのボディーダイオードと同じ向きに、ソース側にアノードが接続されドレイン側にカソードが接続されたダイオードＤ５が設けられている。また、同期整流素子ＴＲ１のドレイン・ソース間には、２次側に設けられた電圧源１６が設けられている。電圧源１６は、同期整流素子ＴＲ１のドレインに一端が接続されたコンデンサＣ５を備え、コンデンサＣ５の他端が抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端はツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードが出力端子１４側の基準電位に接続されている。さらに、抵抗Ｒ３の他端はダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードがコンデンサＣ６を介して出力端子１４側の基準電位に接続されている。ダイオードＤ３のカソードとコンデンサＣ６の中点が、この電圧源１６の出力となっている。
【００２１】
さらに、トランスＴの２次側には、同期整流素子ＴＲ１をオンさせるための補助巻線Ｎ３が設けられ、この補助巻線Ｎ３のドットを付した側の端子が出力端子１４側の基準電位に接続され、ドットのない側の端子は、スピードアップ用のコンデンサＣ４を介して同期整流素子ＴＲ１のゲートに接続されている。さらに、補助巻線Ｎ３のドットのない側の端子は、ダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードが抵抗Ｒ１、タイミングコンデンサＣ３の直列回路を経て出力端子１４側の基準電位に接続されている。抵抗Ｒ１とタイミングコンデンサＣ３の中点は、電圧源１６のダイオードＤ３のカソードとコンデンサＣ６の中点に、抵抗Ｒ４，Ｒ２を介して接続されている。
【００２２】
さらに、抵抗Ｒ１とコンデンサＣ３の中点は、スイッチ素子であるｎｐｎ型のトランジスタＴＲ２のベースに接続されている。トランジスタＴＲ２のコレクタは、同期整流素子ＴＲ１のゲートに接続され、エミッタは出力端子１４側の基準電位に接続されている。また、同期整流素子ＴＲ１のゲートには、ダイオードＤ２のカソードが接続され、ダイオードＤ２のアノードが出力端子１４側の基準電位に接続されている。
【００２３】
抵抗R２，R４の中点は、抵抗R５を介してダイオードD４のアノードに接続され、ダイオードD４のカソードが出力端子１３に接続されている。この抵抗Ｒ２，Ｒ４，R５及びダイオードD４が、タイミングコンデンサＣ３へ流れる電流を調整する電流調整回路２２を形成している。
【００２４】
このスイッチング電源装置２０の動作は、主スイッチ素子Ｑ１を、図示しない制御回路によりオン・オフしＰＷＭ制御する。主スイッチ素子Ｑ１のオン期間には、同期整流素子ＴＲ１はオフしており電流は流れず、電圧源１６のコンデンサＣ６がコンデンサＣ５を介して充電される。コンデンサＣ５はコンデンサＣ６の充電量を制限するものである。コンデンサＣ６の充電電圧は、ツェナーダイオードＺＤ１により設定される電圧である。また、主スイッチ素子Ｑ１のオン期間に、補助巻線Ｎ３によりコンデンサＣ４がダイオードＤ２のカソード側をプラスにして充電される。
【００２５】
次に、主スイッチ素子Ｑ１がオフすると、同期整流素子ＴＲ１のゲートには、補助巻線Ｎ３のドットのない側の端子の電圧にコンデンサＣ４の充電電圧が加えられて充電され、同期整流素子ＴＲ１がオンする。同時に、２次巻線Ｎ２に発生するフライバック電圧により、２次巻線Ｎ２に蓄えられたエネルギーが出力コンデンサＣ２に充電される。
【００２６】
また、主スイッチ素子Ｑ１がオフすると同時に、電圧源１６によりタイミングコンデンサＣ３の充電が抵抗Ｒ２を介して開始される。そして、タイミングコンデンサＣ３の電位が次第に上昇し、トランジスタＴＲ２がオンする閾値電位に達すると、トランジスタＴＲ２がオンし同期整流素子ＴＲ１のゲートの電荷を放電して、同期整流素子ＴＲ１をオフする。トランジスタＴＲ２がオンするタイミングは、主スイッチ素子Ｑ１がオンする直前のタイミングに設定されている。そして主スイッチ素子Ｑ１がオンすると、再び電圧源１６のコンデンサＣ６の充電が開始するとともに、コンデンサＣ３の電荷が抵抗Ｒ１、ダイオードＤ１を経て放電する。
【００２７】
以上のような動作により、主スイッチ素子Ｑ１と２次側の同期整流素子ＴＲ１が同時にオンすることなく同期整流動作をしている。ここで、出力端子１３，１４からの出力が、定格電流以上の電流が流れる過電流状態になると、図示しない過電流保護回路が働き出力電圧が低下する。出力電圧が低下し、抵抗Ｒ２と抵抗Ｒ４の間の電圧より出力電圧が低くなると、タイミングコンデンサＣ３への充電電流が、抵抗Ｒ５、ダイオードＤ４を経て出力端子１３側へ流れる。この電流調整回路２２により、過電流状態においてはタイミングコンデンサＣ３への充電電流が減り、同期整流素子ＴＲ１のオン時間が長くなる。
【００２８】
以上の動作により、出力が過電流状態となって出力電圧が低下した際にも、同期整流素子ＴＲ１が短期間でオフすることなく、所定の期間オンしているようになる。タイミングコンデンサＣ３への充電電流を減少させる動作を開始する出力電圧は、抵抗Ｒ２、Ｒ４の設定により任意に決めることができ、かつ充電電流を少なくさせる量も抵抗Ｒ５により任意に設定できる。
【００２９】
この実施形態の同期整流スイッチング電源装置は、過電流時に出力電圧が低下した際にも、同期整流素子ＴＲ１がオンしている同期整流時間を長く保つことができるため、同期整流素子ＴＲ１のボディーダイオードやダイオードＤ５による整流時の損失を小さく抑えることができる。これにより、同期整流素子ＴＲ１や並列に接続されるダイオードＤ４に小型のものを使用することができ、電源装置の小型化を可能とする。また、従来技術のように、１次側の過電流回路で間欠動作などで、同期整流用トランジスタやそれに並列に接続されるダイオードを保護する必要がなくなるため、部品点数低減にもつながる。以上より、同期整流スイッチング電源装置の小型化と低コスト化に寄与する。
【００３０】
なお、この発明のフライバック式の同期整流スイッチング電源装置は上記実施形態に限定されるものではなく、例えば図２に示すように、電圧源１６を設けずに、タイミングコンデンサＣ３を充電する電圧源として、補助巻線Ｎ３による同期整流素子ＴＲ１の駆動電圧を使用してもよい。この実施形態では、抵抗Ｒ４の一端がダイオードＤ６のカソードに接続され、ダイオードＤ３のアノードが同期整流素子ＴＲ１のゲートに接続されている。そして、上記実施形態と同様に抵抗Ｒ４の他端と抵抗Ｒ２との中点が、抵抗Ｒ５、ダイオードＤ４を介して出力端子１３に接続されている。
【００３１】
この実施形態によれば、電圧源を別に設ける必要がなく、回路が簡単なものであり、装置の小型化やコストダウンを図ることができる。
【００３２】
この発明のスイッチング電源装置は、上記実施形態に限定されるものではなく、電流調整回路は、適宜の抵抗やその他の素子を用いることができ、トランジスタＴＲ２は、同期整流素子ＴＲ１をオフできればよく、トランジスタＴＲ２、同期整流素子ＴＲ１の接続方法を上記実施形態の電源回路に限定されるものではない。また、トランジスタＴＲ２、同期整流素子ＴＲ１の間に、増幅段やバッファがあってもよい。さらに、電圧源の充電を補助巻線の出力により行っても良く、その他適宜の他の回路を組み合わせたものでも良い。
【００３３】
また、この発明のスイッチング電源装置は、あらゆる入出力電圧のスイッチング電源装置において適用することができる。
【図面の簡単な説明】
【００３４】
【図１】この発明の一実施形態の同期整流スイッチング電源装置の概略回路図である。
【図２】この発明の他の実施形態の同期整流スイッチング電源装置の概略回路図である。
【図３】従来のフライバック式同期整流スイッチング電源装置の概略回路図である。
【符号の説明】
【００３５】
１１，１２  入力端子
１３，１４  出力端子
１６  電圧源
２０  スイッチング電源装置
２２  電流調整回路
Ｃ３  タイミングコンデンサ
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６  ダイオード
Ｎ１  １次巻線
Ｎ２  ２次巻線
Ｎ３  補助巻線
Ｑ１  主スイッチ素子
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６  抵抗
Ｔ  トランス
ＴＲ１  同期整流素子
ＴＲ２  スイッチ素子
【図１】
2005151768.tif 000003
【図２】
2005151768.tif 000004
【図３】
2005151768.tif 000005