(57)【要約】【課題】  プリント基板、セラミック基板、フレキシブルシート等に回路装置が実装された混成集積回路装置がある。しかしこれらの実装基板は、数多くの回路素子を固着し、回路素子の中の半導体素子にあっては、複数種類の金属細線を使ってワイヤーボンディングしている。【解決手段】  例えば、小信号系の回路に用いられる半導体素子、これを接続するＡｕ線を１パッケージにして半導体装置３０Ａ、３１Ａ、３２、３３Ａ、３４Ａ、３８とする。こうすることで、Ａｕのワイヤーボンディングは省略することができ、小径のＡｌ線と大径のＡｌ線のワイヤーボンディングだけを行えば、金属細線の接続は完了する。  またこれらの半導体装置は、複数の回路素子が１パッケージになっているため、実装基板への固着回数も大幅に減らすことができる。【選択図】  図１
2005167285.tif 000002
【特許請求の範囲】
【請求項１】
複数の導電パターンから成る配線層を有する実装基板上に、小信号系の半導体素子が内蔵された半導体装置と大信号系の半導体素子のベアチップが実装される混成集積回路装置において、
前記半導体装置は複数の導電路を有し、該導電路に前記小信号系の半導体素子を固着し、前記小信号系の半導体素子の電極と他の前記導電路とを同じ種類の細い金属細線で接続し、全体を被覆する絶縁性樹脂とを備え、
前記大信号系の半導体素子は前記配線層のダイパッドに固着され、前記大信号系の半導体素子の電極と前記配線層のボンディングパッドとは同じ種類の太い金属細線で接続され、
前記半導体装置はすべて前記実装基板の前記配線層に前記導電路の裏面を介してロウ材で接続されることを特徴とする混成集積回路装置。
【請求項２】
前記細い金属細線は金の金属細線を用い、前記太い金属細線はアルミニウムの金属細線を用い、少なくとも前記細い金属細線は、全て前記半導体装置の中にパッケージされることを特徴とする請求項１に記載の混成集積回路装置。
【請求項３】
前記半導体装置には前記小信号系の半導体素子の他に受動素子が内蔵されていることを特徴とする請求項１に記載の混成集積回路装置。
【請求項４】
前記大信号系の半導体素子は出力段回路を構成し、前記半導体装置は少なくとも前記出力段回路のプリドライバー回路を構成することを特徴とする請求項1に記載の混成集積回路装置。
【請求項５】
複数の導電パターンから成る配線層を有する実装基板上に、出力段を構成する大信号系の半導体素子のベアチップと、前記出力段の半導体素子を制御する複数の半導体素子が内蔵され、絶縁樹脂により封止された半導体装置が実装される混成集積回路装置において、
前記半導体装置は、少なくともアイランド、ボンディングパッドおよびアイランドから一体で延在する配線とから成る導電路を有し、該アイランドに前記制御する半導体素子を電気的に接続すると共に固着することにより、前記制御する複数の半導体素子は、前記配線を使って大信号系の半導体素子を制御する制御回路が構成されることを特徴とする混成集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、混成集積回路装置に関し、金属細線によるボンディングを減らし、組立工数を減少できる混成集積回路装置に関するものである。
【背景技術】
【０００２】
従来、電子機器にセットされる混成集積回路装置は、例えばプリント基板、セラミック基板または金属基板の上に導電パターンが形成され、この上には、ＬＳＩまたはディスクリートＴＲ等の能動素子、チップコンデンサ、チップ抵抗またはコイル等の受動素子が実装される。そして、前記導電パターンと前記素子が電気的に接続されて所定の機能の回路が実現されている（特許文献１を参照）。
【０００３】
回路の一例として、図１９を示した。この回路は、オーディオ回路であり、これらに示す素子は、図２０の様に実装されている。
【０００４】
図２０に於いて、一番外側の矩形ラインは、少なくとも表面が絶縁処理された実装基板１である。そしてこの上には、Ｃｕから成る導電パターン２が貼着されている。この導電パターン２は、外部取り出し用電極２Ａ、配線２Ｂ、ダイパッド２Ｃ、ボンディングパッド２Ｄ、受動素子３を固着する電極４等で構成されている。
【０００５】
ダイパッド２Ｃには、ＴＲ、ダイオード、複合素子またはＬＳＩ等がベアチップ状で、半田を介して固着されている。そしてこの固着されたチップ上の電極と前記ボンディングパッド２Ｄが金属細線５Ａ、５Ｂ、５Ｃを介して電気的に接続されている。この金属細線は、一般に、小信号と大信号用に分類され、小信号部は約４０μｍφから成るＡｕ線５ＡまたはＡｌ線が採用され、大信号部は約１００〜３００μｍφのＡｕ線またはＡｌ線が採用されている。特に大信号は、線径が大きいため、コストの点が考慮され、１５０μｍφのＡｌ線５Ｂ、３００μｍφのＡｌ線５Ｃが選択されている。
【０００６】
また大電流を流すパワーＴＲ６は、チップの温度上昇を防止するために、ダイパッド２Ｃ上のヒートシンク７に固着されている。
【０００７】
そして前記外部取り出し用電極２Ａ、ダイパッド２Ｃ、ボンディングパッド２Ｄ、電極４を回路とするため配線２Ｂが色々な所に延在される。また、チップの位置、配線の延在の仕方の都合で、配線同士が交差をする場合は、ジャンピング線８Ａ、８Ｂが採用されている。
【特許文献１】特開平８−２６４６８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図２０からも明らかなように、チップコンデンサ、チップ抵抗、小信号用ＴＲチップ、大信号用ＴＲチップ、ダイオード更にはＬＳＩ等が数多く採用され、それぞれがロウ材等で固着されている。そしてＴＲチップ等の半導体素子は、金属細線を使って電気的に接続されている。この金属細線は、電流容量により複数種類に分けられ、その金属細線の数も非常に多い。この事からも明らかに様に、チップの固着、金属細線の接続は、組み立て工程を非常に長くし、コストの上昇を招いていた。
【０００９】
また最近では、チップのサイズが０．４５×０．５ｍｍ厚さが０．２５ｍｍと非常に小さく、単価の安いものが販売されるようになってきた。しかしこのチップを半田で固着しようとすると、チップの側面に半田がすい上がり、ショートするため、混成集積回路基板に採用することができない問題もあった。
【００１０】
またリードフレームに半導体素子を固着したパッケージを混成集積回路基板に実装すると、このパッケージのサイズが非常に大きいため、混成集積回路基板のサイズが大きくなってしまう問題もあった。
【００１１】
以上述べたように、混成集積回路基板を採用しコストを下げようとしても、非常に小さいチップを実装できない点、組立工程が長くなる点等からコストの上昇を招いてしまう問題があった。
【課題を解決するための手段】
【００１２】
本発明は、前述した課題に鑑みて成され、第１に、複数の導電パターンから成る配線層を有する実装基板上に、小信号系の半導体素子が内蔵された半導体装置と大信号系の半導体素子のベアチップが実装される混成集積回路装置において、
前記半導体装置は複数の導電路を有し、該導電路に前記小信号系の半導体素子を固着し、前記小信号系の半導体素子の電極と他の前記導電路とを同じ種類の細い金属細線で接続し、前記導電路を露出して全体を被覆する絶縁性樹脂とを備え、
前記大信号系の半導体素子は前記配線層のダイパッドに固着され、前記大信号系の半導体素子の電極と前記配線層のボンディングパッドとは同じ種類の太い金属細線で接続され、
前記半導体装置はすべて前記実装基板の前記配線層に前記導電路の裏面を介してロウ材で接続されることを特徴とする。
【００１３】
第2に、前記細い金属細線は金の金属細線を用い、前記太い金属細線はアルミニウムの金属細線を用い、少なくとも前記細い金属細線は、全て前記半導体装置の中にパッケージされることを特徴とする。
【００１４】
第3に、前記半導体装置には前記小信号系の半導体素子の他に受動素子が内蔵されていることを特徴とする。
【００１５】
第4に、前記大信号系の半導体素子は出力段回路を構成し、前記半導体装置は少なくとも前記出力段回路のプリドライバー回路を構成することを特徴とする。
【発明の効果】
【００１６】
以上の説明から明らかなように、本発明では、混成集積回路装置として採用される複数種類の金属細線に於いて、少なくとも１種類の金属細線、およびこれに接続された半導体素子を一体で封止した半導体装置を前もって用意する事により、実装基板の組立工程数を大幅に減らすことができる。
【００１７】
例えば、４０μｍのＡｕ線、１５０μｍのＡｌ線および３００μｍのＡｌ線を採用する混成集積回路装置では、Ａｕ線が接続された半導体素子を、Ａｕ線も含めて１パッケージにして実装基板に固着しているので、実装基板上での金属細線の接続は、Ａｌ線だけをワイヤーボンディングすれば良いことになる。従ってＡｕ線用のワイヤーボンディング装置が、この組み立て工程から省け、このボンディングも省ける。また複数の半導体素子、複数の半導体素子と複数の受動素子で１パッケージと成った半導体装置を容易すけば、半導体素子や受動素子のボンディングも不要となる。
【００１８】
よって組み立て工程が短くなり、タクトも短くなるため、ユーザーへの納期が短くなり、いかも製造コストも安くなる特徴を有する。
【００１９】
また本半導体装置の裏面に絶縁性樹脂を被覆したり、裏面の導電路を凹ましたり、更には突出させることで、半導体装置の裏面に実装基板に設けられた配線を延在させることができる。よって、半導体装置の導電路、金属細線および実装基板上の配線で多層構造を実現することができる。よって、実装基板として高価な多層基板を採用することなく、電子回路を構成することができる。また従来では、２、３、４層…の多層基板を採用することもあるが、この半導体装置を採用することにより、層数を減らした実装基板を採用することができる。
【００２０】
また半導体素子、導電路および絶縁性樹脂の必要最小限で構成された薄型・軽量の回路装置を採用し、しかも前記半導体素子裏面が固着された導電路が絶縁性樹脂から露出しているために、実装基板側の導電路と固着できる混成集積回路装置を提供できる。
【００２１】
そのため、内蔵の回路素子の熱を実装基板側に放熱させることができ、しかも薄くてより軽量の混成集積回路装置を提供できる。
【００２２】
更には、実装基板として金属基板を採用すれば、実装される回路装置の発熱を抑止でき、より駆動電流を流せる混成集積回路装置を提供できる。
【００２３】
更に、大信号系の半導体素子は出力段回路を構成し、前記半導体装置は少なくとも出力段回路のプリドライバー回路を構成させることで、きわめて実装基板への実装が簡単になる。
【発明を実施するための最良の形態】
【００２４】
本発明は、組み立て工程を簡略化できる混成集積回路装置に関し、特に金属細線のボンディング、半導体素子のダイボンディングを減らせる混成集積回路装置に関するものである。
【００２５】
一般に、混成集積回路装置は、色々な回路素子により電子回路が構成され、必要により、ＴＲチップ、ＩＣチップまたはＬＳＩチップ等の能動素子、チップコンデンサまたはチップ抵抗等の受動素子が実装されている。そしてこれらの回路素子は、実装基板上に形成された導電パターンと電気的に接続される。また回路として実現するために、導電パターンには、配線が設けられ、また回路素子は、ロウ材、導電ボール、半田ボール、導電ペーストまたは金属細線を介して電気的に接続されている。
【００２６】
特に金属細線は、金属細線が接続される回路素子、または金属細線が使用される回路ブロックの電流容量により、金属細線の材料および／または金属細線の線径が使い分けられている。
【００２７】
第１の例として、４０μｍ、１５０μｍおよび３００μｍの３種類のＡｌ線で電気的に接続しているものがある。理由は、Ａｌの方が安く手にはいるからである。
【００２８】
また第２の例として、４０μｍのＡｕ線、１５０μｍおよび３００μｍのＡｌ線で電気的に接続しているものがある。理由は、Ａｌ線よりもＡｕ線の方が、ボンディング時間が短くてすむからである。Ａｌ線は、一般にウェッジボンディングを採用し、超音波を所定時間かけ続けなければならないからである。また大径の金属細線は、Ａｕを採用すると線径が太い分高いため、コストの面からＡｌ線が採用される。
【００２９】
またＴＲ、ＩＣ、ＬＳＩ等の半導体素子は、チップ表面のボンディングパッドが小さく、一般にはＡｕ線が採用される。しかし大電流を流すパワートランジスタ、パワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、サイリスタ等は、チップ自身が大きく電流容量も多いのでボンディングパッドのサイズも大きく形成されているため、コストが考慮されてＡｌ線が採用される。
【００３０】
以上のように、電流容量、コスト、ボンディングに必要な面積、強度またはボンディングされる半導体素子の種類等により金属細線の材料、金属細線の線径が選択されてボンディングされている。
【００３１】
本発明のポイントは、パッケージされた半導体装置を実装基板に固着することによって、実装基板上に接続される金属細線の種類を減らすことにある。
【００３２】
例えば、第１の例で述べれば、まず４０μｍのＡｌ線とこの４０μｍのＡｌ線で接続された半導体素子とが１パッケージとなった半導体装置を別途用意する事に特徴を有する。そしてこの半導体装置をロウ材等で実装することにより、実装基板上での金属細線の接続は、１５０μｍと３００μｍのＡｌ線だけとなり、４０μｍのＡｌ線の接続を全て省略することができる。
【００３３】
組立方法によっては、３種類の線径によってそれぞれボンディング装置が異なる場合もある。この場合、混成集積回路装置の組立は、４０μｍ用のボンディング装置へ実装基板を載置する工程、ボンディングする工程が全て省略できるメリットを有する。特にボンディング装置へ実装基板を載置する作業は、タクトがかかり、結構組み立て工程を長くしてしまう。
【００３４】
また第２の例では、４０μｍのＡｕ線とこの４０μｍのＡｕ線で接続された半導体素子とが１パッケージとなった半導体装置を別途用意する事にポイントがある。そしてこの半導体装置をロウ材等で実装することにより、実装基板上でＡｕ線の接続は省略でき、１５０μｍと３００μｍのＡｌ線のボンディング工程が残る。
【００３５】
Ａｕ線のボンディング方法は、Ａｌ線のボンディング方法と異なり、ボンディング装置も異なる。よってＡｕ線の接続が必要な部分を全てパッケージすれば、混成集積回路装置の組み立て工程では、Ａｕ線のボンディングが全く不要となる。よって混成集積回路装置は、Ａｌ線のボンディングのみ必要となり、組立工数を減少できるメリットを有する。
【００３６】
また特殊の例となるが、全ての金属細線は、半導体装置と一緒にパッケージされれば、混成集積回路装置の組み立て工程に於いて、半導体装置を実装する工程だけで、金属細線のボンディングは全て省略することができる。
【００３７】
本発明は、色々な組み合わせが考えられ、それぞれに効果を有するため、以下に簡単に説明する。
【００３８】
第１の組み合わせ：線径の異なる金属細線がＮ種類で実装基板に採用される場合。
【００３９】
少なくとも１種類の金属細線と、この金属細線が接続された半導体素子をパッケージすることにより、実装基板上での金属細線の接続は、（Ｎ−１）種類の金属細線の接続ですむ。図１に示すように、１パッケージには、少なくとも１つの半導体素子がパッケージされる。また受動素子またはＩＣチップが実装され、ハイブリッド型としてもよい。
【００４０】
第２の組み合わせ：金属細線の材料がＮ種類で実装基板に採用される場合。
【００４１】
少なくとも１種類の金属細線と、この金属細線が接続された半導体素子をパッケージすることにより、実装基板上での金属細線の接続は、（Ｎ−１）種類の金属細線の接続ですむ。図１に示すように、Ａｕ線を採用したパッケージを用意し、実装基板側では、Ａｌ線のボンディングだけを行う。これは、Ａｌ線を採用したパッケージを用意し、実装基板側で、Ａｕ線のボンディングだけを行ってもよい。
【００４２】
第３の組み合わせ：金属細線の材料がＮ種類あり、それぞれの材料の金属細線は、複数の線径が採用されている場合。
【００４３】
簡単な組み合わせで説明する
材料Ａｌ      線径３００μｍ、２００μｍ、１５０μｍ
材料Ａｕ      線径４０μｍ
この場合、材料と線径を組み合わせると４種類になる。従ってこの４種類の金属細線の内、少なくとも１種類の金属細線に於いて、前述したパッケージを形成することで、実装基板側では、３種類以下の金属細線を採用すればよいことになる。
【００４４】
では、図１を参照して、４０μｍのＡｕ線、１５０μｍのＡｌ線および３００μｍのＡｌ線を採用した混成集積回路装置について説明する。
【００４５】
この混成集積回路装置１３は、実装基板１０に載置される導電パターン２１、この上に固着されるベアチップ４０、４１、受動素子２３、２４、パッケージされた半導体装置３０Ａ、３１Ａ、３２、３３Ａ、３４Ａ、３８、および回路として接続するための金属細線４２，４３で少なくとも構成されている。
【００４６】
導電パターン２１は、例えば、ダイパッド２１Ａ、配線２１Ｂ、ボンディングパッド２１Ｃ、受動素子用の電極２１Ｄ、半導体装置３０Ａ、３１Ａ、３２、３３Ａ、３４Ａ、３８を固着する電極２１Ｅ、これと一体の配線２１Ｂ（図面の都合上図２に示した）、外部リード等用の外部接続電極２１Ｆから成る。またベアチップ４０は、ＢＩＰ型のパワートランジスタであり、ベアチップ４１は、パワーＭＯＳである。受動素子２３は、チップ抵抗であり、受動素子２４は、チップコンデンサである。更に金属細線４２は、大径（３００μｍ）のＡｌ線であり、金属細線４３は、小径（１５０μｍ）のＡｌ線である。
【００４７】
本発明の特徴は、前記半導体装置３０Ａ、３１Ａ、３２、３３Ａ、３４Ａ、３８にある。この半導体装置は、外形を太線で囲んで示してある。ここでは、図１９に示す回路を一例として採用し、小信号系の回路を色々な規模でパッケージしている。つまり小信号系に用いる金属細線は、小径で良く、この小径の金属細線および半導体素子が全て１パッケージされて半導体装置として実装されている。よって実装基板上での組立作業は、半導体装置を実装することにより、小径のボンディングが全く要らなくなる。また複数の半導体素子をパッケージしているので、ダイボンディング数も大幅に削減できる特徴を有する。また半導体装置には、受動素子を実装することもできる。仮に受動素子も含めて１パッケージとした場合、受動素子の実装回数も削減できる。
【００４８】
また組み立て工程に於いて、Ａｕのボンディング装置が不要となり、タクトが比較的かかる実装基板のボンディング装置への実装も不要となる。
【００４９】
続いて、図２〜図１９を参照して、１パッケージされた半導体装置を説明する。ここでは図１の右下に載置した半導体装置３８を取り上げて説明する。
【００５０】
尚図２は、半導体装置３８の平面図であり、図３は、この薄型半導体装置３８の実装構造について、３タイプを説明するものである。更には、図４〜図９は、この半導体装置の製造方法を説明するものであり、図１０〜図１８は、右側の回路に基づき形成された半導体装置を説明するものであり、図１９は、実装基板１０に構成された回路を説明するものである。
【００５１】
半導体装置の説明
図９に於いて、符号５３で示されている半導体装置が本発明で採用した半導体装置である。まず第１の半導体装置５３Ａの具体的な構造を図９Ａを参照しながら説明する。この半導体装置５３Ａは、絶縁性樹脂５０に埋め込まれた導電路５１Ａ〜５１Ｃを有し、前記導電路５１Ａ上には半導体チップ５２Ａが固着され、また必要によっては導電路５１Ｂ、５１Ｃ上に受動素子５２Ｂが固着される。そして、前記絶縁性樹脂５０で導電路５１Ａ〜５１Ｃを支持して構成されている。
【００５２】
本構造は、半導体チップ５２Ａ、受動素子および／または能動素子から成る回路素子５２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの材料で構成され、導電路５１間には、この絶縁性樹脂５０で充填された分離溝５４が設けられる。そして絶縁性樹脂５０により前記導電路５１Ａ〜５１Ｃが支持されている。
【００５３】
絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。また導電路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔、Ａｌ−Ｃｕの積層板、またはＡｌ−Ｃｕ−Ａｌの積層板等を用いることができる。特にＡｌ−Ｃｕ−Ａｌは、反りに対して強い構造である。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材、または分離溝５４をプレスで形成できる比較的軟らかい物質が好ましい。
【００５４】
また半導体素子５２Ａ、回路素子５２Ｂの接続手段は、金属細線５５Ａ、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂等である。これら接続手段は、半導体素子や回路素子５２の種類、実装形態で選択される。例えば、ベアの半導体チップであれば、表面の電極と導電路５１Ｂとの接続は、金属細線５５Ａが選択され、ＣＳＰであれば半田ボールや半田バンプが選択される。またチップ抵抗、チップコンデンサは、半田５５Ｂが選択される。
【００５５】
また半導体素子５２Ａと導電路５１Ａとの固着は、導電被膜が採用される。ここでこの導電被膜は、少なくとも一層あればよい。
【００５６】
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐｔ、Ｐｄまたはロウ材等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキ、焼結または塗布等により被覆される。
【００５７】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電路５１Ａに被覆することによって半導体チップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００５８】
本半導体装置５３Ａは、導電路５１を封止樹脂である絶縁性樹脂５０で支持しているため、導電路を貼り合わせ支持する支持基板が不要となり、導電路５１、素子５２および絶縁性樹脂５０で構成される。この構成は、本発明の特徴である。従来の回路装置の導電路は、支持基板（プリント基板、セラミック基板またはフレキシブルシート）で支持されて貼り合わされていたり、リードフレームで支持されているため、本来不要である構成が付加されている。しかし、本半導体装置は、必要最小限の要素で構成され、支持基板を不要とでき、その分、薄型で安価となる特徴を有する。
【００５９】
また前記構成の他に、回路素子５２を被覆し且つ前記導電路５１間の前記分離溝５４に充填されて一体に支持する絶縁性樹脂５０を有している。
【００６０】
この導電路５１間は、分離溝５４となり、ここに絶縁性樹脂５０が充填されることで、お互いの絶縁がはかれるメリットを有する。
【００６１】
また、素子５２を被覆し且つ導電路５１間の分離溝５４に充填され導電路５１の裏面を露出して一体に支持する絶縁性樹脂５０を有している。
【００６２】
この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、支持基板を採用したプリント基板に於いて採用されているスルーホールを不要にできる特徴を有する。
【００６３】
しかも半導体素子５２Ａがロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路５１の裏面が露出されてため、半導体素子５２Ａから発生する熱を導電路５１Ａを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。これは、本半導体装置５３Ａのポイントであり、これについては、後述する。
【００６４】
また本半導体装置５３Ａは、分離溝５４と導電路５１の裏面は、実質一致している構造となっている。本構造は、本発明の特徴であり、導電路５１の裏面には段差が設けられないため、半導体装置５３をそのまま水平に移動できる特徴を有する。
【００６５】
また本発明は、実装基板と多層構造を実現するために、半田レジスト等の絶縁被膜ＲＦを塗布している。そして、導電路５１の一部を露出させることにより、半導体装置５３Ａの裏面に実装基板１０の配線を延在させている。本半導体装置が、実装基板１０に固着されることで、導電路５１、金属細線５５Ａが従来のジャンピングワイヤへとして働き、多層構造を実現する。これについては後述する。
【００６６】
更に本発明は、図１０〜図１８に示すように、小径の金属細線が採用される小信号系の半導体素子および／または受動素子がピックアップされ、パッケージされている。小信号系であるため、金属細線は、小径のＡｌまたはＡｕが採用される。尚、ここでは４０のＡｕ線が採用されている。
【００６７】
ではこのＡｕ線の採用の理由を、説明する。
【００６８】
理由は、トランスファーモールドにより絶縁性樹脂がモールドされており、注入圧力に対する耐変形性は、Ａｕの方が優れるからである。Ａｌ線は、ウェッヂボンディングで接続され、ネックの部分が弱いからである。またボンディング領域がＡｕよりも広く必要であり、半導体装置のサイズが大きくなるからである。更には、図１や図２０を見ると判るように、Ａｌ線は、ウェッジボンディング部に対して引き出し方向が決まってしまうからである。Ａｕ線は、ボールボンディングであるため、線の引き出し方向が自由にでき、その分、ボンディングされる導電路の位置に制限が加えられず、自由に配置できるからである。よってボンディングパッドとなる導電路の位置を空き領域に配置でき、その分半導体装置のシュリンクが可能となるからである。
【００６９】
半導体装置５３Ｂの説明
図９Ｂに示す半導体装置５３Ｂは、導電路５１の裏面構造が、図９Ａに示す半導体装置５１Ａと異なり、それ以外は、実質同一である。ここでは、この異なる部分を説明する。
【００７０】
図からも判るように、導電路５１の裏面は、絶縁性樹脂５０の裏面（分離溝５４に充填された絶縁性樹脂５０の裏面）よりも凹んでいる。この構造にすることにより、多層配線が可能となる。詳細は、後述する。
【００７１】
半導体装置５３Ｃの説明
図９Ｃに示す半導体装置５３Ｃは、導電路５１の裏面構造が、図９Ａ、図９Ｂに示す半導体装置５１Ａ、５１Ｂと異なり、それ以外は、実質同一である。ここでは、この異なる部分を説明する。
【００７２】
図からも判るように、導電路５１の裏面は、絶縁性樹脂５０の裏面（分離溝５４に充填された絶縁性樹脂５０の裏面）よりも突出している。この構造にすることにより、多層配線が可能となる。詳細は、後述する。
【００７３】
半導体装置５３Ａ〜５３Ｃの製造方法の説明
次に図４〜図９を使って半導体装置５３の製造方法について説明する。
【００７４】
まず図４の如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉの合金から成る導電箔、Ａｌ−Ｃｕの積層体、Ａｌ−Ｃｕ−Ａｌの積層体等が採用される。
【００７５】
導電箔の厚さは、後のエッチングを考慮すると３５μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００７６】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。（以上図４を参照）
【００７７】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。
【００７８】
まず、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする（以上図５を参照）。そして、前記ホトレジストＰＲを介してエッチングすればよい（以上図６を参照）。
【００７９】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【００８０】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。またプレスで形成しても良い。ウェットエッチングの場合エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は、図６Ｂに示すように湾曲構造になる。
【００８１】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００８２】
またレーザでは、直接レーザ光を当てて分離溝を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００８３】
またダイシングでは、曲折した複雑なパターンを形成することは不可能であるが、格子状の分離溝を形成することは可能である。
【００８４】
尚、図６に於いて、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ｎｉ、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００８５】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。（以上図６わ参照）
【００８６】
続いて、図７の如く、分離溝６１が形成された導電箔６０に回路素子５２を電気的に接続して実装する工程がある。
【００８７】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子５２Ａ、チップコンデンサ、チップ抵抗等の受動素子５２Ｂである。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン型の半導体素子も実装できる。
【００８８】
ここでは、ベアの半導体チップとしてトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、熱圧着によるボールボンディングで、Ａｕ線５５Ａを使って接続される。
【００８９】
尚、超音波によるウェッヂボンディング等で固着されたＡｌ線を採用しても良い。また５２Ｂは、チップコンデンサ等の受動素子および／または能動素子であり、ここではチップコンデンサを採用し、半田等のロウ材または導電ペースト５５Ｂで固着される。（以上図７を参照）
【００９０】
更に、図８に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００９１】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００９２】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電路５１となる導電箔６０が支持基板となることである。例えばプリント基板やフレキシブルシートを採用したＣＳＰでは、本来必要としない支持基板（プリント基板やフレキシブルシート）を採用して導電路を形成しているが、本発明では、支持基板となる導電箔６０は、導電路として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００９３】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で、回路素子の実装からダイシングまで取り扱え、特に絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００９４】
続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここでこの除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００９５】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図８では点線で示す。また、実装基板上の配線を延在させるために、半導体素子５３Ａの裏面に、絶縁被膜ＲＦを形成しているものが図９Ａである。その結果、約４０μｍの厚さの導電路５１として分離される。
【００９６】
また図９Ｂの様に、絶縁性樹脂５０が露出し、導電路５１の裏面が絶縁性樹脂５０の裏面よりも凹む構造を採用するため、導電箔６０を全面エッチングしても良い。
【００９７】
更には、図９Ｃの様に、導電路の一部が露出するように、耐エッチングマスクを導電路の裏面に形成し、エッチングしても良い。この場合、導電路５１は、絶縁性樹脂５０の裏面よりも突出される。
【００９８】
どちらの構造であっても、絶縁性樹脂５０から導電路５１の裏面が露出する構造となる。そして分離溝６１が削られ、分離溝５４となる。（以上図９参照）
【００９９】
最後に、必要によって露出した導電路５１に半田等の導電材を被着し、更には実装基板の多層構造が考慮されて、必要により半導体装置５３の裏面に絶縁性樹脂が被覆され、半導体装置として完成する。
【０１００】
尚、導電路５１の裏面に導電被膜を被着する場合、図４の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。またこの導電被膜またはホトレジストを採用した場合、研磨をせずにエッチングだけで導電路５１として分離でき、図９Ｃの構造を実現できる。
【０１０１】
尚、本製造方法では、導電箔６０に半導体チップとチップコンデンサが実装されているだけであるが、これを１単位としてマトリックス状に配置しても良い。
【０１０２】
また能動素子（半導体チップ）としてトランジスタ、ダイオード、ＩＣまたはＬＳＩを１つ実装しディスクリート型として形成しても良い。（図１３〜図１４を参照）
【０１０３】
また前記能動素子を複数個実装し、複合型の半導体装置としても良い。（図１１、図１２、図１４を参照）
【０１０４】
更には、能動素子（半導体チップ）としてトランジスタ、ダイオード、ＩＣまたはＬＳＩ、受動素子としてチップ抵抗、チップコンデンサを実装し、導電路として配線も形成することでハイブリッドＩＣ型として構成しても良い。（図１０、図１２、図１６、図１７、図１８を参照）
【０１０５】
そしてマトリックス状に配置した場合、導電路が分離された後に、ダイシング装置で個々に分離される。
【０１０６】
以上の製造方法によって、絶縁性樹脂５０に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導電路５１の裏面が実質一致する平坦な半導体装置５３が実現できる。
【０１０７】
本製造方法は、絶縁性樹脂５０を支持基板として活用し導電路５１の分離作業ができる特徴を有する。絶縁性樹脂５０は、導電路５１を埋め込む材料として必要な材料であり、不要な支持基板を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。
【０１０８】
尚、導電路５１表面から上に形成される絶縁性樹脂の厚さは、絶縁性樹脂の付着の時に調整できる。従って実装される回路素子により違ってくるが、半導体素子５３としての厚さは、厚くも薄くもできる特徴を有する。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μｍの導電路５１と半導体素子が埋め込まれた半導体装置になる。
【０１０９】
実装基板上の実装構造の説明
続いて本発明の混成集積回路装置について図２および図３を参照しながら説明する。図２は混成集積回路装置の平面図であり、図２のＡ−Ａ線における断面図が図３である。尚、図９Ａの半導体装置５３Ａ、図９Ｂの半導体装置５３Ｂおよび図９Ｃの半導体装置５３Ｃを実装基板１０に固着した構造を、図３Ａ、図３Ｂおよび図３Ｃに示す。
【０１１０】
まず実装基板１０について説明する。前述した半導体装置５３を実装する実装基板１０としては、プリント基板、セラミック基板、フレキシブルシート基板または金属基板が考えられる。この実装基板１０は、表面に導電パターン２１が形成されるため、電気的絶縁が考慮されて、少なくとも基板の表面が絶縁処理されている。プリント基板、セラミック基板、フレキシブルシート基板は、基板自身が絶縁材料で構成されているため、そのまま表面に導電パターン２１を形成すれば良い。しかし金属基板の場合は、少なくとも表面に絶縁材料が被着され、この上に導電パターン２１が被着されている。尚、本実施の形態では、実装基板１０に形成された導電パターンを導電パターン２１とし、半導体装置５３の絶縁性樹脂５０で支持された導電パターンを導電路５１として区別して説明している。
【０１１１】
図１からも判るように、導電パターン２１の中には、ダイパッド２１Ａ、配線２１Ｂ、ボンディングパッド２１Ｃ、チップ抵抗２３、チップコンデンサ２４を固着する電極２１Ｄ、本半導体装置５３を固着する電極２１Ｅ（尚図１では判別しにくい為、図２、図３に示す。）、更には必要により設けられる外部接続電極２１Ｆが設けられる。尚、本半導体装置５３を固着する電極２１Ｅ、これと一体の配線２１Ｂは、図２に於いて、太い実線で示した。
【０１１２】
一方、半導体装置５３に於いて、絶縁性樹脂５０で支持される導電路５１の中には、半導体チップ５２Ａを固着した導電路５１Ａ、ボンディングパッドと成る導電路５１Ｂ、導電路５１Ａ、５１Ｂと一体で設けられた配線となる導電路５１Ｅがある。
【０１１３】
また図２の楕円形の部分は、半導体装置５３の裏面に於いて、実装基板１０上の電極２１Ｅと電気的に接続されるコンタクト部２４を示すものである。そしてこのコンタクト部２４と図３Ａ〜図３Ｃに示す裏面構造により、半導体装置５３裏面に、実装基板１０の配線２１Ｂが延在できるように成っている。
【０１１４】
尚、半導体装置５３の構造は、既に説明しているので、詳しい説明は省略する。
【０１１５】
図３Ａに示す半導体装置５３Ａの裏面構造
本半導体装置５３Ａの裏面には、絶縁被膜ＲＦが設けられ、この絶縁被膜ＲＦを介して前記コンタクト部２４が露出されているものである。本半導体装置５３は、図８、図９からも判るように、本来全ての導電路が裏面から露出する構造であるが、絶縁被膜ＲＦを採用することにより、導電路５１をカバーすることができる。
【０１１６】
よって、実装基板１０に形成された配線２１Ｂを半導体装置５３の裏面に延在させることができる特徴を有する。
【０１１７】
本発明の第１の特徴は、半導体装置５３として絶縁性樹脂５０に封止され、半導体チップ５２Ａが固着された導電路５１Ａが、実装基板１０上の導電路２１と固着されることにある。
【０１１８】
図３の断面図からも明らかなように、半導体チップ５２Ａに発生した熱は、導電路５１Ａを介して実装基板１０上の導電路２１Ｅに放熱される。導電路２１Ｅは、導電材で熱伝導に優れるために、半導体チップ５２Ａの熱を実装基板１０側に伝えることができる。また金属細線５５Ａに伝わる熱も直方体の比較的サイズの大きい導電路５１Ｂを介して導電路に伝えることができる。これら導電路２１は、配線２１Ｂと一体でなり、熱は配線２１Ｂを介して外部雰囲気に放出される。従って、半導体チップ１０の温度上昇を防止することができ、半導体チップの温度上昇を抑制できる分、駆動電流の増大を可能とする。
【０１１９】
特に実装基板１０が金属基板で構成されると、導電路２１を介して半導体チップ５２Ａの熱を金属基板に伝えることができる。この金属基板は、大きなヒートシンクとして、また放熱板として働き、前述した他の実装基板よりも更に半導体チップの温度上昇を防止することができる。
【０１２０】
金属基板の場合、導電路間の短絡が考慮されて表面に絶縁材料が施され、材料としては、無機物、有機物が考えられる。ここでは、エポキシ樹脂、ポリイミド樹脂等が採用される。この材料は、３０〜３００μｍと薄く形成されるため、比較的熱抵抗を小さくできるが、更に、絶縁性樹脂の中にシリカ、アルミナ等のフィラーを混ぜ合わせることで更に熱抵抗を小さくすることができる。
【０１２１】
第２の特徴は、絶縁被膜ＲＦにある。前述したコンタクト部２４が露出するように絶縁被膜ＲＦを被覆することにより、半導体装置５３Ａの下に配線２１Ｂを延在させることができる。よって半導体装置５３Ａの導電路５１、金属細線５５Ａも利用することにより、多層配線構造が実現でき、実装基板１０上の配線を簡略化できる。図２０に示す従来のハイブリッドＩＣと図１に示すハイブリッドＩＣは、その基板サイズが同じで設計されている。それぞれのパターンを比較すると、本発明のハイブリッドＩＣの方が配線パターンの間隔が粗となり、細かなパターンが少なくなっている。これは、半導体装置５３側の導電路５１が、絶縁被膜ＲＦの開口部を介して実装基板１０上の導電パターン２１と接続され、それ以外は絶縁被膜ＲＦで覆われているからである。この導電路は、配線としても形成できるため、クロスオーバーが可能となり、金属細線と一緒に多層構造を実現している。よって実装基板に素子を実装する工程に於いて、前もって半導体装置を用意すれば、実装基板上で採用されるクロスオーバー用のボンディング回数も減少できる特徴を有する。更に実装基板上で、交差を回避するための複雑な配線パターンも減らせる特徴を有する。
【０１２２】
更に第３の特徴は、金属細線にあり、ボンディング工程を減らせる特徴を有する。図２０のハイブリッドＩＣでは、小信号を扱う半導体素子、大信号を扱う半導体素子に分け、金属細線の線径を使い分けている。つまり小信号を扱う半導体素子用の金属細線は、細い実線で示され、４０μｍのＡｕ線を採用している。そしてこのＡｕ細線は、ボールボンディングされている。また大信号を扱う半導体素子用の金属細線は、太線で示され、１００μｍ〜３００μｍのＡｌ線を採用している。ここでは、パワーＭＯＳのゲート電極用、ジャンピング線として１５０μｍのＡｌ線を採用し、パワーＭＯＳのソース電極、パワートランジスタのベース、エミッタ電極およびジャンピング線として３００μｍのＡｌ線が採用されている。そしてこれらＡｌ線は、スティッチボンドされている。尚、Ａｌ線の代わりＡｕ線を採用しても良い。
【０１２３】
本発明は、Ａｕ線が接続された半導体素子、Ａｕ線が接続されるボンディングパッド、ボンディングパッドと一体で延在される配線５１Ｅ、およびダイパッドを絶縁性樹脂５０で一体で封止してなる半導体装置に特徴を有する。
【０１２４】
このＡｕの金属細線を採用した半導体素子は、全て半導体装置５３として用意しておくことにより、実装基板１０上でのＡｕのボンディングは不要となり、ボンディング工程を削減することができるメリットを有する。更にはこの半導体素子を含めた回路素子の実装回数も大幅に減らすことができる。また従来では前記３種類の金属細線を採用することにより、３種類のボンダーを用意し、それぞれのボンダーでボンディングする必要があったが、本発明では、Ａｕ線のボンダーを省略できるメリットを有する。よって、設備の簡略化も図れ、しかも実装基板は、２種類のボンダーに載せるだけですみ、工程の簡略化が図れる。
【０１２５】
特に、半導体装置は、ディスクリート素子としても、複合素子としても、更にはハイブリッドＩＣとしても形成可能であり、理論的には、全ての回路素子を半導体装置として組み込むことができ、実装基板上への素子固着数を大幅に減らすことができる。
【０１２６】
第５の特徴は、０．４５×０．５厚み０．２５ｍｍ等の小さな半導体素子を採用することができ、コストの低減が可能となる。
【０１２７】
従来例でも説明したように、値段の安い小さいチップを採用しようとしても、従来では、０．４５×０．５ｍｍ、厚さ０．２５ｍｍの様な小さいチップでは、チップの側面に半田が吹上がりショートする問題があった。
【０１２８】
しかし本発明では、半導体チップ５２Ａ裏面にＡｕバンプを被着し、このバンプを介して導電路５１と半導体チップ５２Ａを固着し、半導体装置５３として完成してから実装基板１０に固着している。従って半田を使用して本半導体装置５３を固着しても、半導体チップ５２Ａの側面は絶縁性樹脂５０で被覆されているため、前述したショートの問題が無くなり、サイズの小さい半導体チップを採用できるようになった。
【０１２９】
図３Ｂに示す半導体装置５３Ｂの裏面構造
本半導体装置５３Ｂは、図３Ａの半導体素子５３Ａと実質同一であり、異なる点は、半導体装置５３Ｂの裏面に露出する導電路５１が絶縁性樹脂５０よりも凹んでいることである。
【０１３０】
本発明の特徴は、前記導電路５１の凹みにある。この凹みのために、半導体装置５３Ｂの導電路５１と前記実装基板１０側の導電パターン２１は、所望の間隔を持つことことができる。従って半導体装置５３Ａと同様に、半導体装置５３Ｂの下に配線２１Ｂを延在させることができる。よって半導体装置５３Ｂの導電路５１、金属細線５５Ａも利用することにより、多層配線構造が実現でき、実装基板１０上の配線を簡略化できる。
【０１３１】
尚、半導体装置５３Ａと同様に裏面に絶縁被膜ＲＦを被覆しても良い。
【０１３２】
図３Ｃに示す半導体装置５３Ｃの裏面構造
本半導体装置５３Ｃは、図３Ａ、図３Ｂの半導体素子５３Ａ、５３Ｂと実質同一であり、異なる点は、半導体装置５３Ｂの裏面に露出する導電路５１が絶縁性樹脂５０よりも突出している点である。
【０１３３】
本発明の特徴は、前記導電路５１の突出にある。この突出構造は、半導体装置５３Ｃの導電路５１と前記実装基板１０側の導電パターン２１に、所望の間隔を設けることができる。従って半導体装置５３Ａ、５３Ｂと同様に、半導体装置５３Ｃの下に配線２１Ｂを延在させることができる。よって半導体装置５３Ｃの導電路５１、金属細線５５Ａも利用することにより、多層配線構造が実現でき、実装基板１０上の配線を簡略化できる。
【０１３４】
尚、半導体装置５３Ａと同様に裏面に絶縁被膜ＲＦを被覆しても良い。
【０１３５】
続いて、図１９を採用しながら本混成集積回路装置に採用した回路、およびこの回路の中で半導体装置として構成された部分について図１０〜図１８を参照して説明する。
【０１３６】
図１９は、オーディオ回路であり、左からＡｕｄｉｏ  Ａｍｐ  １ｃｈ回路部、Ａｕｄｉｏ  Ａｍｐ  ２ｃｈ回路部、切り替え電源回路部を太い一点鎖線で囲んで示してある。
【０１３７】
またそれぞれの回路部には、実線で囲まれた回路が半導体装置として形成されている。まずＡｕｄｉｏ  Ａｍｐ  １ｃｈ回路部では、３種類の半導体装置と、２ｃｈ回路部と一体となった２つの半導体装置が用意されている。
【０１３８】
第１の半導体装置３０Ａは、図１９に示すように、ＴＲ１、ＴＲ２で成るカレントミラー回路とＴＲ３、ＴＲ４から成る差動回路が一体となって構成されている。この半導体装置３０Ａは、図１０に示されている。ここでは、０．５５×０．５５×０．２４ｍｍのトランジスタチップを４つ採用し、Ａｕ細線でボンディングしている。尚、半導体装置３０Ａのサイズは、２．９×２．９×０．５ｍｍである。
【０１３９】
また点線で示す、コンタクト部は、０．３ｍｍφである。尚図に示す数字は、端子番号であり、Ｂ、Ｅは、ベース、エミッタを示す。これらの記号は、図１１以降も同様である。
【０１４０】
第２の半導体装置３１Ａは、図１９のＴＲ６、Ｄ２でプリドライバー回路の一部を構成している。プリドライバー回路は、ＴＲ６、Ｄ２、Ｒ３、Ｒ４で構成され、出力段のＴＲ９、ＴＲ１０を駆動させるものである。この半導体装置３１Ａは、図１１に示され、ダイオードＤ２は、２つのＴＲが１チップで構成された半導体チップを採用し、ベース・エミッタ間のＰＮ接合を利用して形成している。ここでＤ２は、０．７５×０．７５×０．１４５ｍｍ、ＴＲ６は、０．５５×０．５５×０．２４ｍｍのチップサイズであり、半導体装置３１Ａの外形は、２．１×２．５×０．５ｍｍである。
【０１４１】
第３の半導体装置３２は、電源電圧の変動に対して、差動回路に安定した電流を流すための差動定電流回路を構成し、図１９のＴＲ５、ＴＲ１５、Ｄ１で構成されている。尚、Ｄ１は、差動回路およびプリドライバー回路の定電流バイアスダイオードである。この半導体装置３２は、図１２に示され、ＴＲ５、ＴＲ１５は、０．５５×０．５５×０．２４ｍｍ、Ｄ１は、０．７５×０．７５×０．１４５ｍｍのサイズであり、半導体装置３２の外形は、２．１×３．９×０．５ｍｍである。
【０１４２】
第４の半導体装置３３Ａは、図１９に示す温度補償トランジスタＴＲ８であり、実装基板の温度変動に対して、アイドリング電流を補償するものである。このＴＲ８は、図１３に示した１チップ半導体素子（０．７５×０．７５×０．１４５）で構成される。これを半導体装置３３Ａとして形成すると、外形は、２．３×１．６×０．５ｍｍである。
【０１４３】
第５の半導体装置３４は、図１９のＴＲ７、Ｒ６、Ｒ７で構成されるプリドライバー定電流回路のＴＲ７と、Ａｕｄｉｏ  Ａｍｐ  ２ｃｈ回路部のプリドライバー定電流回路を構成するＴＲ１７の２チップが１パッケージになったものである。この半導体装置３４Ａは、図１４に示すように、単品のトランジスタ（０．５５×０．５５×０．２４ｍｍ）が２連となったもので、外形は、２．３×３．４×０．５ｍｍである。
【０１４４】
尚、２連の半導体装置３４Ａは、個別に構成されても良い。この場合、図１５に示す１チップだけが封止された半導体装置３５を採用する。この半導体装置３５の外形は２．３×１．６×０．５ｍｍである。
【０１４５】
また図１９に示す３０Ｂ、３１Ｂ、３３Ｂは、３０Ａ、３１Ａ、３３Ａと同一回路であるため説明は省略する。
【０１４６】
尚ＴＲ９、ＴＲ１０は、出力段パワートランジスタで、Ｒ１、Ｃ１およびＣ２は、異常発振防止用の素子である。
【０１４７】
一方、図１９の右側に示す切り替え電源回路部は、ＴＲ４１、ＴＲ５１、Ｒ４１、Ｒ４３、Ｒ５１、Ｒ５３で構成される電源電圧切り替え回路、ＴＲ４３、ＴＲ５３、Ｒ４０、Ｒ４２、Ｒ５０、Ｒ５２で構成される電源電圧切り替え用コンパレータ、ダイオードＤ４５、Ｄ５５、Ｃ４３、Ｃ５３で構成される高周波補正回路、ダイオードＤ４２、Ｄ４３、Ｄ５２、Ｄ５３で構成される整流用ダイオード等で構成される。
【０１４８】
第６の半導体装置３６は、図１９の電源回路に於いて、ダイオードＤ４２、Ｄ４３およびツェナーダイオードＤ４５が１パッケージに成ったものである。半導体装置として実装される半導体チップは、ＴＲチップで構成され、ベース−コレクタ間のＰＮ接合でダイオードＤ４２、Ｄ４３を構成している。また図１６に於いて、点線で囲まれたＴＲとツェナーダイオードが１チップで実装され、Ｄ４５は、この素子のツェナーダイオードを利用している。また、ツェナーダイオードの温度上昇による電圧低下を補償するために、一緒に内蔵されたＴＲのベース−エミッタ間ダイオードを利用している。
【０１４９】
尚、ツェナー付きのＴＲの外形は、０．６×０．６×０．２４、他のＴＲの外形は、０．３５×０．３５×０．２４である。そしてこれらが封止されたパッケージの外形は、１．９×４．４×０．５ｍｍである。
【０１５０】
第７の半導体装置３７は、図１９の電源回路に於いて、ダイオードＤ５２、Ｄ５３およびツェナーダイオードＤ５５が１パッケージに成ったものである。半導体装置として実装される半導体チップは、図１６と実質同様である。
【０１５１】
図１８の第８の半導体装置３８は、図１６、図１７の回路と、ＴＲ４３、ＴＲ５３が１パッケージに成ったものである。尚、これらが封止されたパッケージの外形は、４×５．７×０．５ｍｍである。そしてこの半導体装置３８が、図１、図２の半導体装置５３として実装されている。
【０１５２】
以上説明したように、本半導体装置は、ＴＲを１つ実装したディスクリート型、またはＴＲを複数実装して所望の回路を構成したハイブリッドＩＣ型で構成できる。ここでは、ＴＲのみで構成したが、ＩＣ、ＬＳＩ、システムＬＳＩ、受動素子も含めて複数の素子が実装されても良い。実験では、５×５．７×０．５ｍｍが最大であるが、実装される回路素子を増やし、これよりも大きい規模にしても良い。
【０１５３】
これらの半導体装置を実装基板１０に実装したものが、図１に示され、図２０の従来型の実装基板から比べても判るように、配線パターが簡略化されている。
【０１５４】
図２１は、本発明の半導体装置を採用することにより、どのくらいサイズが小さくなるか説明するものである。図に示す写真は、同倍率であり、左からリードフレームを採用した単品ＳＭＤ、リードフレームを採用した複合ＳＭＤ更に本発明の半導体装置を示すものである。単品ＳＭＤは、１個のＴＲが、複合ＴＲは、２つのＴＲがモールドされている。本発明の半導体装置は、図１０に示す回路が構成され、４個のＴＲが封止されている。図からも明らかなように、複合ＳＭＤの二倍の素子が封止されているにもかかわらず、本半導体装置のサイズは、リードフレームも含めた複合ＳＭＤよりもやや大きいだけである。尚１個のＴＲが封止された図１５の半導体装置３５を一番右側に示した。これからも判るように、本発明によって小型・薄型の半導体装置が実現でき、携帯用の電子機器に最適である。
【図面の簡単な説明】
【０１５５】
【図１】本発明の混成集積回路装置を説明する図である。
【図２】図１の実装基板と半導体装置の構成を説明する図である。
【図３】図２のＡ−Ａ線における断面図を説明する図である。
【図４】本発明の半導体装置の製造方法を説明する図である。
【図５】本発明の半導体装置の製造方法を説明する図である。
【図６】本発明の半導体装置の製造方法を説明する図である。
【図７】本発明の半導体装置の製造方法を説明する図である。
【図８】本発明の半導体装置の製造方法を説明する図である。
【図９】本発明の半導体装置の製造方法を説明する図である。
【図１０】本発明の半導体装置を説明する図である。
【図１１】本発明の半導体装置を説明する図である。
【図１２】本発明の半導体装置を説明する図である。
【図１３】本発明の半導体装置を説明する図である。
【図１４】本発明の半導体装置を説明する図である。
【図１５】本発明の半導体装置を説明する図である。
【図１６】本発明の半導体装置を説明する図である。
【図１７】本発明の半導体装置を説明する図である。
【図１８】本発明の半導体装置を説明する図である。
【図１９】本混成集積回路装置に実装される回路の一例を説明する図である。
【図２０】従来の混成集積回路装置を説明する図である。
【図２１】従来の半導体装置と本発明の半導体装置を比較した図である。
【符号の説明】
【０１５６】
１０            実装基板
１３            混成集積回路装置
２１Ａ〜Ｆ      導電パターン
２１Ｂ          配線
３０Ａ          半導体装置
３１Ａ          半導体装置
３２            半導体装置
３３Ａ          半導体装置
３４Ａ          半導体装置
３８または５３  半導体装置
４２            大径の金属細線
４３            小径の金属細線
【図１】
2005167285.tif 000003
【図２】
2005167285.tif 000004
【図３】
2005167285.tif 000005
【図４】
2005167285.tif 000006
【図５】
2005167285.tif 000007
【図６】
2005167285.tif 000008
【図７】
2005167285.tif 000009
【図８】
2005167285.tif 000010
【図９】
2005167285.tif 000011
【図１０】
2005167285.tif 000012
【図１１】
2005167285.tif 000013
【図１２】
2005167285.tif 000014
【図１３】
2005167285.tif 000015
【図１４】
2005167285.tif 000016
【図１５】
2005167285.tif 000017
【図１６】
2005167285.tif 000018
【図１７】
2005167285.tif 000019
【図１８】
2005167285.tif 000020
【図１９】
2005167285.tif 000021
【図２０】
2005167285.tif 000022
【図２１】
2005167285.tif 000023