(57)【特許請求の範囲】
【請求項１】
入力コンパレータ、ホールドコンデンサ、充電電流制御端子を有し前記ホールドコンデンサに充電電流を供給する充電電流回路、放電回路を備えたピークホールド回路において、前記入力コンパレータを入力信号の電圧と前記ホールドコンデンサの保持電圧を比較するオペアンプで構成し、前記オペアンプの出力端子と前記充電電流回路の充電電流制御端子との間にレベルシフタを備え、
前記充電電流回路をトランジスタと前記トランジスタの入力端子に接続した電流源から構成し、前記トランジスタのバイアス端子を前記充電電流制御端子とすると共に前記トランジスタの出力端子を前記ホールドコンデンサの前記オペアンプへの接続端子に接続し、
前記レベルシフタを、前記オペアンプの出力端子と前記トランジスタのバイアス端子との間に接続したコンデンサ、前記コンデンサと前記バイアス端子の接続点と電源との間に接続した第１の抵抗、前記コンデンサと前記バイアス端子の接続点とグランドとの間に接続した第２の抵抗、から構成したことを特徴とするピークホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入力信号への追従性能の良いピークホールド回路に関し、特に入力コンパレータにオペアンプを用いたピークホールド回路に関する。
【背景技術】
【０００２】
図６に従来のピークホールド回路の一例を示す。この例のピークホールド回路は、電流源A1、オペアンプI1、スイッチS1、ピークホールドコンデンサC1から構成されている。なお、通常のピークホールド回路に用いられる放電回路は図示省略した。
入力コンパレータとして用いられたオペアンプI1では入力信号の電圧とピークホールドコンデンサC1の保持電圧の比較が行われ、入力信号の電圧がピークホールドコンデンサC1の保持電圧よりも大きい場合、オペアンプI1はその差を増幅して出力する。オペアンプI1の出力がスイッチS1のオン電圧より大きい値の場合、スイッチS1が駆動（オン）され電流源A1に接続されることによってピークホールドコンデンサC1に電荷が供給され、入力信号電圧までピークホールドコンデンサC1の保持電圧は上昇する。
一方、入力信号の電圧がピークホールドコンデンサC1の保持電圧以下の場合、オペアンプI1はその差を増幅して出力するが、その出力は０または負の値となるため、スイッチS1は駆動（オン）されず電流源A1に接続されない。すると、ピークホールドコンデンサC1に貯まった電荷はリーク電流などで漏れてピークホールドコンデンサC1の電圧が徐々に低下する。
このようにして、ピークホールド回路は入力電圧のピークに追従したピーク電圧を出力できる。
【０００３】
【特許文献１】特開平５−６６２３５
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記従来のピークホールド回路では、例えばスイッチS1に図７に示す抵抗特性をもつスイッチを用いた場合、図８に示すようにスイッチは一定以上の入力信号がないとオンとならないため、オペアンプI1の出力電圧がスイッチのオン電圧に達しない場合にはピークホールドコンデンサC1の保持電圧は上昇せず、ピーク値に追従できないという問題が生じる。また、ピークホールド回路に高速な信号を入力した場合、オペアンプを高速に動作させる必要があるが、十分高速なオペアンプを使用しない場合にはオペアンプの利得が低くなり、オペアンプの出力電圧がスイッチのオン電圧に達しない場合にも、ピーク値に追従できないという問題が生じる。
【０００５】
この発明は、上述のような課題を解決するためになされたもので、入力信号が高速な場合など、オペアンプの出力電圧レベルが不足の場合にも、ピーク電圧を出力できるピークホールド回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係わるピークホールド回路は、入力コンパレータ、ホールドコンデンサ、充電電流制御端子を有し前記ホールドコンデンサに充電電流を供給する充電電流回路、放電回路を備えたピークホールド回路において、前記入力コンパレータを入力信号の電圧と前記ホールドコンデンサの保持電圧を比較するオペアンプで構成し、前記オペアンプの出力端子と前記充電電流回路の充電電流制御端子との間にレベルシフタを備え、前記充電電流回路をトランジスタと前記トランジスタの入力端子に接続した電流源から構成し、前記トランジスタのバイアス端子を前記充電電流制御端子とすると共に前記トランジスタの出力端子を前記ホールドコンデンサの前記オペアンプへの接続端子に接続し、前記レベルシフタを、前記オペアンプの出力端子と前記トランジスタのバイアス端子との間に接続したコンデンサ、前記コンデンサと前記バイアス端子の接続点と電源との間に接続した第１の抵抗、前記コンデンサと前記バイアス端子の接続点とグランドとの間に接続した第２の抵抗、から構成したものである。
【発明の効果】
【０００７】
この発明は、レベルシフタによりオペアンプの出力電圧の直流成分のみオフセットして充電電流回路を制御するので、オペアンプの出力電圧レベルが不足の場合にも、ピーク電圧を出力できるピークホールド回路を得られる効果がある。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、この発明の実施の形態に係わるピークホールド回路を示す構成説明図であり、オペアンプI1、レベルシフタJ1、トランジスタQ1、ピークホールドコンデンサC1、電流源A1から構成されている。ここで、オペアンプI1の一方の入力端からは信号が入力され、他方の入力端には一端が接地されたピークホールドコンデンサC1が接続されている。また、オペアンプI1の出力端はレベルシフタJ1を介してトランジスタQ1のベース側に接続されている。トランジスタQ1のコレクタ側に接続された電流源A1とトランジスタQ1は増幅回路を構成しており、トランジスタQ1のエミッタ端はピークホールドコンデンサC1と同じオペアンプI1の入力端に接続されている。
なお、実施の形態において、一例としてトランジスタQ1をバイポーラトランジスタとして説明する。
【０００９】
次に図１に示すピークホールド回路の動作を説明する。
まず、ピークホールドコンデンサC1の保持電圧よりも高い電圧の信号がオペアンプI1の入力側に入ってきた場合、オペアンプI1は入力電圧とピークホールドコンデンサC1の保持電圧との差分にオペアンプI1の利得を乗算したものを出力する。また、オペアンプI1の出力電圧はレベルシフタJ1を介して直流成分のみオフセットされ、トランジスタQ1のベース側に入力される。ここでは、レベルシフタJ1によるシフト電圧量をトランジスタQ1のベース側の直流電圧がトランジスタQ1を駆動（オン）させる寸前の電圧になるように設定する。
したがって、オペアンプI1から交流電圧が出力されると、瞬時にトランジスタQ1のバイアス電圧がオン電圧になってトランジスタQ1がオンし、エミッタ側に電流が出力される。トランジスタQ1のエミッタ側に出力された電流によって、電流源A1からピークホールドコンデンサC1への電荷供給が行われ、ピークホールドコンデンサC1の保持電圧はオペアンプI1の入力電圧に追従し、ピークホールドする。
【００１０】
一方、オペアンプI1の入力信号電圧がピークホールドコンデンサC1の保持電圧と同じ、または保持電圧より低い場合、オペアンプI1の出力電圧の交流成分は０、または負の値となり、トランジスタQ1は駆動（オン）されないため、ピークホールドコンデンサC1の電圧は入力前の電圧を保持し続ける。
【００１１】
ここで、オペアンプI1への入力信号が高速でオペアンプI1が追従できず、オペアンプI1の利得が低い場合や、利得の低いオペアンプを使用している場合等、オペアンプI1の出力電圧レベルがトランジスタQ1のオン電圧に達しない場合でも、トランジスタQ1はレベルシフタJ1によってオン電圧に限りなく近い値にバイアスされているため、オペアンプI1の出力電圧の交流成分が加わることにより前記同様の動作を示し、ピークホールドコンデンサC1の保持電圧はオペアンプの入力電圧に追従し、ピークホールドすることができる。
【００１２】
また、実施の形態１における各信号の波形例を図２に示す。図２（ａ）に示すオペアンプI1への入力電圧INがピークホールドコンデンサC1の保持電圧より高くなると、オペアンプI1に出力が生ずる。図２（ｂ）はレベルシフタJ1を介してオフセットされたオペアンプI1の出力電圧を示す。ここでは、トランジスタQ1のオン電圧に限りなく近い値にオフセットされている。オフセットされた信号はトランジスタQ1のベース側に入力され、コレクタ側からは電流利得を乗算した電流が出力される。図２（ｃ）に示すように、オフセット電圧はトランジスタQ1のオン電圧に限りなく近い値に設定され、トランジスタQ1にバイアスされているため、オペアンプ出力が微少の場合でも、出力信号に正の交流成分がある場合はピークホールドコンデンサの保持電圧は入力電圧に追従し、ピークホールドを可能にする。
【００１３】
実施の形態２．
図３は、この発明の実施の形態２に係わるピークホールド回路を示す構成説明図である。ここでは、実施の形態１で図１に示したピークホールド回路において、トランジスタQ1のコレクタ側に接続された電流源A1をコレクタ抵抗R1に置き換え、トランジスタQ1とコレクタ抵抗R1で増幅回路を構成している。
以上のように構成することにより電流源を設ける必要がなくなる。
なお、この実施の形態２のピークホールド回路の動作は実施の形態１での説明と同様であり、同様の効果を奏する。
【００１４】
実施の形態３．
図４は、この発明の実施の形態３に係わるピークホールド回路を示す構成説明図である。ここでは、実施の形態１で図１に示したピークホールド回路において、レベルシフタJ1を、オペアンプI1とトランジスタQ1のベース間に挿入した、結合コンデンサC2、およびトランジスタQ1のベース側に並列接続したバイアス抵抗R1とバイアス抵抗R2で構成したものである。すなわち、結合コンデンサC2とトランジスタQ1のベース側の接続点において、バイアス抵抗R1が電源との間に、バイアス抵抗R2がグランドとの間に接続されている。また、トランジスタQ1のベース側オフセットをトランジスタQ1を駆動（オン）させる寸前の電圧になるようにバイアス抵抗R1、R2を設定しておくものとする。
以上のように構成することにより、オペアンプI1の出力電圧は結合コンデンサC2によって交流成分のみを取り出し、バイアス抵抗R1とバイアス抵抗R2によって直流成分がオフセットされ、トランジスタQ1のベース側に入力される。ここで、バイアス抵抗R1、R2によってトランジスタQ1のベース側オフセットをトランジスタQ1を駆動（オン）させる寸前の電圧に設定してあるため、実施の形態１と同様にしてオペアンプ出力が微少の場合でも、出力信号に正の交流成分がある場合はピークホールドコンデンサの保持電圧は入力電圧に追従し、ピークホールドを可能にする。
【００１５】
実施の形態４．
図５は、この発明の実施の形態４に係わるピークホールド回路を示す構成説明図である。ここでは、実施の形態３で図４に示したピークホールド回路において、トランジスタQ1のコレクタ側に接続された電流源A1をコレクタ抵抗R3に置き換え、トランジスタQ1とコレクタ抵抗R3で増幅回路を構成している。
以上のように構成することにより電流源を設ける必要がなくなる。
なお、この実施の形態４のピークホールド回路の動作は実施の形態３での説明と同様であり、同様の効果を奏する。
【００１６】
以上の実施の形態の説明では、増幅素子としてのトランジスタQ1にバイポーラトランジスタを用いた例を示したが、この発明はこれに限るものではなく、他の構造の能動素子、例えばＭＯＳトランジスタ、および線形増幅器を用いるようにしてもよく、この場合も同様の効果を奏することができる。
また、以上の実施の形態の構成説明図では、通常のピークホールド回路に用いられる放電回路は図示省略したが、従来例での説明同様で、トランジスタQ1がオフ状態になると、ピークホールドコンデンサC1に貯まった電荷はリーク電流などで漏れてピークホールドコンデンサC1の電圧が徐々に低下する。
【図面の簡単な説明】
【００１７】
【図１】この発明の実施の形態に係わるピークホールド回路を示す構成説明図である。
【図２】実施の形態１における各信号の波形例を示す図である。
【図３】この発明の実施の形態２に係わるピークホールド回路を示す構成説明図である。
【図４】この発明の実施の形態３に係わるピークホールド回路を示す構成説明図である。
【図５】この発明の実施の形態４に係わるピークホールド回路を示す構成説明図である。
【図６】従来のピークホールド回路の一例を示す図である。
【図７】スイッチの抵抗特性の例を示す図である。
【図８】従来のピークホールド回路における各信号の波形例を示す図である。
【図１】
0005115282.tif 000002
【図２】
0005115282.tif 000003
【図３】
0005115282.tif 000004
【図４】
0005115282.tif 000005
【図５】
0005115282.tif 000006
【図６】
0005115282.tif 000007
【図７】
0005115282.tif 000008
【図８】
0005115282.tif 000009