(57)【要約】【課題】  上段に位置する半導体チップが下段に位置する半導体チップやスペーサよりも大きい場合であっても安定した品質、信頼性及び高い歩留りを実現することができる半導体パッケージ及びその製造方法を提供する。【解決手段】  配線基板３と、第１の半導体チップ２と、第１の半導体チップにスペーサ６を介して搭載された第２の半導体チップ７と、封止樹脂１６を備え、配線基板と第２の半導体チップがボンディングワイヤー１０によって接続されている半導体パッケージ１において、第１の半導体チップと第２の半導体チップとの間隙に液状樹脂を塗布し、硬化させて支持部材２０を形成する。【選択図】    図１
2005340415.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板に搭載された第１の半導体チップと、該第１の半導体チップに搭載され、前記第１の半導体チップよりも大きな第２の半導体チップと、前記第１の半導体チップ及び第２の半導体チップを被覆する封止樹脂を備え、前記基板と前記第２の半導体チップがボンディングワイヤーによって接続されている半導体パッケージにおいて、
前記基板と前記第２の半導体チップとの間隙に支持部材が形成された
ことを特徴とする半導体パッケージ。
【請求項２】
前記支持部材は、樹脂材料で形成された
ことを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
基板と、該基板に搭載された第１の半導体チップと、該第１の半導体チップにスペーサを介して搭載され、同スペーサよりも大きな第２の半導体チップと、前記第１の半導体チップ及び第２の半導体チップを被覆する封止樹脂を備え、前記基板と前記第２の半導体チップがボンディングワイヤーによって接続されている半導体パッケージにおいて、
少なくとも前記第１の半導体チップと前記第２の半導体チップとの間隙に支持部材が形成された
ことを特徴とする半導体パッケージ。
【請求項４】
前記支持部材は、樹脂材料で形成された
ことを特徴とする請求項３に記載の半導体パッケージ。
【請求項５】
基板に第１の半導体チップを搭載する工程と、
該第１の半導体チップの周辺領域に支持部材を形成する工程と、
前記第１の半導体チップに同第１の半導体チップよりも大きな第２の半導体チップを搭載する工程と、
前記基板と前記第２の半導体チップをボンディングワイヤーによって接続する工程と、
前記第１の半導体チップ及び第２の半導体チップを樹脂封止する工程を備える
ことを特徴とする半導体パッケージの製造方法。
【請求項６】
前記支持部材は、前記第１の半導体チップの周辺領域に樹脂材料を塗布して形成する
ことを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項７】
基板に第１の半導体チップを搭載する工程と、
該第１の半導体チップにスペーサを搭載する工程と、
該スペーサの周辺領域に支持部材を形成する工程と、
前記スペーサに同スペーサよりも大きな第２の半導体チップを搭載する工程と、
前記基板と前記第２の半導体チップをボンディングワイヤーによって接続する工程と、
前記第１の半導体チップ及び第２の半導体チップを樹脂封止する工程を備える
ことを特徴とする半導体パッケージの製造方法。
【請求項８】
前記支持部材は、前記スペーサの周辺領域に樹脂材料を塗布して形成する
ことを特徴とする請求項７に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージ及びその製造方法に関する。詳しくは、基板と半導体チップ若しくはスペーサと半導体チップとの間隙に支持部材を形成することによって、上段に位置する半導体チップが下段に位置する半導体チップやスペーサよりも大きい場合であっても安定した品質、信頼性及び高い歩留りを実現しようとした半導体パッケージ及びその製造方法に係るものである。
【背景技術】
【０００２】
昨今の各種電荷製品の小型化、薄型化、高機能化に伴い、その内部に使用される半導体パッケージにも小型化、薄型化、高機能化が要求され、従来の１つの半導体チップで１つの半導体パッケージを構成する様な単純な半導体パッケージではなく、ＳＩＰ（System in Package）やＭＣＭ（Multi Chip Module）と呼ばれる１つの半導体パッケージに複数個の半導体チップを搭載し、かつ立体的に搭載するスタックドパッケージと呼ばれるもの等の要求が多くなってきている（例えば、特許文献１参照。）。
【０００３】
以下、図面を参酌しながら複数個の半導体チップを搭載した半導体パッケージ構造について説明する。
図７（ａ）は従来の半導体パッケージの一例を説明するための模式的な断面図であり、ここで示す半導体パッケージ１０１は、第１の半導体チップ１０２が配線基板１０３表面に形成されたソルダーレジスト１０４上にダイアタッチ材１０５を介して接着されている。
また、第１の半導体チップ上にはシリコンから成り第１の半導体チップよりも小さな第１のスペーサ１０６が接着され、第１のスペーサ上には第１のスペーサより大きい第２の半導体チップ１０７が接着されている。
【０００４】
ここで、第１の半導体チップ上の電極（１）１０８及び第２の半導体チップ上の電極（２）１０９はＡｕワイヤー１１０でＡｕパッド１１１と接続され、Ａｕパッドは半導体チップ搭載側の配線パターン１１２に接続されている。また、半導体チップ搭載側の配線パターンはビア１１３によりマザー基板側の配線パターン１１４に接続され、マザー基板側の配線パターンはマザー基板側接続用端子１１５と接続されている。
【０００５】
図８（ａ）は従来の半導体パッケージの他の一例を説明するための模式的な断面図であり、ここで示す半導体パッケージ１０１は、第１の半導体チップ１０２がフリップチップ接続により配線基板に接続されている。即ち、第１の半導体チップ１０２上の電極（１）１０８が直接半導体チップ搭載側の配線パターン１１２に接続されている。
また、第１の半導体チップ上には、第１の半導体チップよりも大きな第２の半導体チップ１０７が接着されている。
【０００６】
ここで、第２の半導体チップ上の電極（２）１０９はＡｕワイヤー１１０でＡｕパッド１１１と接続され、Ａｕパッドは半導体チップ搭載側の配線パターン１１２に接続されている。また、半導体チップ搭載側の配線パターンはビア１１３によりマザー基板側の配線パターン１１４に接続され、マザー基板側の配線パターンはマザー基板側接続用端子１１５に接続されている。
【０００７】
なお、上記した従来の半導体パッケージはいずれも第１の半導体チップ、第２の半導体チップ、Ａｕワイヤー及び半導体チップ側の配線パターンがモールド樹脂１１６によって完全に被覆されている。
【０００８】
また、第２の半導体チップ上にシリコンから成り第２の半導体チップよりも小さな第２のスペーサ１１７が接着されると共に、第２のスペーサ上に第２のスペーサより大きい第３の半導体チップ１１８が接着され、第３の半導体チップ上の電極（３）１１９とＡｕパッドとがＡｕワイヤーで接続されることによって、３つの半導体チップが搭載された半導体パッケージ構造をそれぞれ図７（ｂ）、図８（ｂ）に示す。
【０００９】
【特許文献１】特開２００２−３７３９６８号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、複数個の半導体チップの搭載方法は組み合わせる半導体チップの種類によっても異なり様々であるが、上記した従来の半導体パッケージの一例の様に下段に位置する第１のスペーサの大きさよりも上段に位置する第２の半導体チップの大きさが大きくなったり、上記した従来の半導体パッケージの他の一例の様に下段に位置する第１の半導体チップの大きさよりも上段に位置する第２の半導体チップの大きさが大きくなったりした場合には、オーバーハング部１２０を生じる。
【００１１】
ここで、オーバーハング部が生じると、ボンディングワイヤーで半導体チップと配線基板とを接続する際に、オーバーハング部を有する半導体チップに部分的な負荷がかかり、半導体チップの破損、もしくは微小なクラックによる半導体チップ内の配線の断線が生じることがある。そのために、半導体チップを薄型化できず、より多くの半導体チップを積み重ねることができなかったり、ボンディングワイヤーでの接続時の負荷を軽減する必要が生じ、半導体チップとボンディングワイヤー部の接続において充分な強度が得られなかったりする。
【００１２】
本発明は以上の点に鑑みて創案されたものであって、上段に位置する半導体チップが下段に位置する半導体チップやスペーサよりも大きい場合であっても安定した品質、信頼性及び高い歩留りを実現することが可能である半導体パッケージ及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
上記の目的を達成するために、本発明に係る半導体パッケージは、基板と、該基板に搭載された第１の半導体チップと、該第１の半導体チップに搭載され、前記第１の半導体チップよりも大きな第２の半導体チップと、前記第１の半導体チップ及び第２の半導体チップを被覆する封止樹脂を備え、前記基板と前記第２の半導体チップがボンディングワイヤーによって接続されている半導体パッケージにおいて、前記基板と前記第２の半導体チップとの間隙に支持部材が形成されている。
【００１４】
また、上記の目的を達成するために、本発明に係る半導体パッケージは、基板と、該基板に搭載された第１の半導体チップと、該第１の半導体チップにスペーサを介して搭載され、同スペーサよりも大きな第２の半導体チップと、前記第１の半導体チップ及び第２の半導体チップを被覆する封止樹脂を備え、前記基板と前記第２の半導体チップがボンディングワイヤーによって接続されている半導体パッケージにおいて、少なくとも前記第１の半導体チップと前記第２の半導体チップとの間隙に支持部材が形成されている。
【００１５】
ここで、基板と第２の半導体チップとの間隙若しくは少なくとも第１の半導体チップと第２の半導体チップとの間隙に支持部材が形成されたことによって、基板と第２の半導体チップとをボンディングワイヤーで接続する際にオーバーハング部に加わる部分的な負荷を軽減することができる。
【００１６】
また、上記の目的を達成するために、本発明に係る半導体パッケージの製造方法は、基板に第１の半導体チップを搭載する工程と、該第１の半導体チップの周辺領域に支持部材を形成する工程と、前記第１の半導体チップに同第１の半導体チップよりも大きな第２の半導体チップを搭載する工程と、前記基板と前記第２の半導体チップをボンディングワイヤーによって接続する工程と、前記第１の半導体チップ及び第２の半導体チップを樹脂封止する工程を備える。
【００１７】
ここで、第１の半導体チップの周辺領域に支持部材を形成することによって、即ち、第１の半導体チップに第２の半導体チップを搭載した際に、基板と第２の半導体チップとの間隙となる領域に支持部材を形成することによって、基板と第２の半導体チップをボンディングワイヤーによって接続する際にオーバーハング部に加わる部分的な負荷を軽減することができる。
【００１８】
また、本発明に係る半導体パッケージの製造方法は、基板に第１の半導体チップを搭載する工程と、該第１の半導体チップにスペーサを搭載する工程と、該スペーサの周辺領域に支持部材を形成する工程と、前記スペーサに同スペーサよりも大きな第２の半導体チップを搭載する工程と、前記基板と前記第２の半導体チップをボンディングワイヤーによって接続する工程と、前記第１の半導体チップ及び第２の半導体チップを樹脂封止する工程を備える。
【００１９】
ここで、スペーサの周辺領域に支持部材を形成することによって、即ち、スペーサに第２の半導体チップを搭載した際に、第１の半導体チップと第２の半導体チップとの間隙となる領域若しくは第１の半導体チップと第２の半導体チップとの間隙となる領域及び基板と第２の半導体チップとの間隙となる領域に支持部材を形成することによって、基板と第２の半導体チップをボンディングワイヤーで接続する際にオーバーハング部に加わる部分的な負荷を軽減することができる。
【発明の効果】
【００２０】
上記した本発明の半導体パッケージ及びその製造方法では、支持部材で第２の半導体チップのオーバーハング部を支持するために、基板と第２の半導体チップをボンディングワイヤーで接続する際にオーバーハング部を有する第２の半導体チップに部分的な負荷がかかり、第２の半導体チップを破損、もしくは微小なクラックによる第２の半導体チップ内の配線の断線を抑制でき、そのため第２の半導体チップの薄型化が実現し、より多くの半導体チップをスタックすることができるようになると共に、半導体チップとボンディングワイヤー部の接続において充分な強度を得ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した半導体パッケージの一例を説明するための模式的な断面図であり、ここで示す半導体パッケージ１は、第１の半導体チップ２が配線基板３表面に形成されたソルダーレジスト４上にダイアタッチ材５を介して接着されている。
【００２２】
上記した第１の半導体チップ上には、シリコンから成り第１の半導体チップよりも小さなスペーサ６が接着され、スペーサ上にはスペーサより大きい第２の半導体チップ７が接着されている。
【００２３】
更に、第１の半導体チップ上の電極（１）８及び第２の半導体チップ上の電極（２）９はＡｕワイヤー１０でＡｕパッド１１と接続され、Ａｕパッドは半導体チップ搭載側の配線パターン１２に接続されている。また、半導体チップ搭載側の配線パターンはビア１３によりマザー基板側の配線パターン１４に接続され、マザー基板側の配線パターンはマザー基板側接続用端子１５と接続されている。
【００２４】
また、第１の半導体チップと第２の半導体チップの間隙には樹脂材料により成る支持部材２０が形成され、第２の半導体チップのオーバーハング部は支持部材によって支持されている。
更に、第１の半導体チップ、第２の半導体チップ、Ａｕワイヤー及び半導体チップ側の配線パターンはモールド樹脂１６によって完全に被覆されている。
【００２５】
以下、上記した半導体パッケージの製造方法について説明する。即ち、本発明を適用した半導体パッケージの製造方法の一例について説明する。
【００２６】
本発明を適用した半導体パッケージの製造方法の一例では、先ず、図２（ａ）で示す様に、配線基板３表面に形成されたソルダーレジスト４上に第１の半導体チップ２をダイアタッチ材５を用いて接着した後、第１の半導体チップ上にシリコンから成るスペーサ６を接着する。
【００２７】
次に、図２（ｂ）で示す様に、Ａｕワイヤー１０で第１の半導体チップ上の電極（１）８とＡｕパッド１１を接続する。
【００２８】
なお、本実施例では第１の半導体チップ上にスペーサを接着した後にＡｕワイヤーで電極（１）とＡｕパッドを接続しているが、Ａｕワイヤーで電極（１）とＡｕパッドを接続した後に第１の半導体チップ上にスペーサを接着しても構わない。
【００２９】
続いて、図２（ｃ）で示す様に、第１の半導体チップ上の第２の半導体チップのオーバーハング部の下部に相当する領域に液状樹脂２１をポッティング法により塗布した後、図２（ｄ）で示す様に、第２の半導体チップを搭載し、塗布した液状樹脂を硬化する。
【００３０】
ここで、第２の半導体チップの搭載時の接着剤の硬化は、液状樹脂の硬化と同タイミングで行っても良いし、硬化の条件によっては別々のタイミングで行っても良い。
【００３１】
次に、図２（ｅ）で示す様に、第２の半導体チップ上の電極（２）９とＡｕパッドを接続した後、封止金型内に装填し、封止金型内にトランスフォーモールド法によってモールド樹脂を注入して封止を行うことによって、図１に示す様な半導体パッケージを得ることができる。
【００３２】
図３は本発明を適用した半導体パッケージの他の一例を説明するための模式的な断面図であり、ここで示す半導体パッケージは、上記した本発明を適用した半導体パッケージの一例と同様に、第１の半導体チップが配線基板表面に形成されたソルダーレジスト上にダイアタッチ材を介して接着されている。
【００３３】
上記した第１の半導体チップ上には、シリコンから成り第１の半導体チップよりも小さなスペーサが接着され、スペーサ上にはスペーサより大きい第２の半導体チップが接着されている。
【００３４】
更に、第１の半導体チップ上の電極（１）及び第２の半導体チップ上の電極（２）はＡｕワイヤーでＡｕパッドと接続され、Ａｕパッドは半導体チップ搭載側の配線パターンに接続されている。また、半導体チップ搭載側の配線パターンはビアによりマザー基板側の配線パターンに接続され、マザー基板側の配線パターンはマザー基板側接続用端子と接続されている。
【００３５】
また、第１の半導体チップと第２の半導体チップの間隙及び基板と第２の半導体チップの間隙には樹脂材料より成る支持部材が形成され、第２の半導体チップのオーバーハング部は支持部材によって支持されている。
更に、第１の半導体チップ、第２の半導体チップ、Ａｕワイヤー及び半導体チップ側の配線パターンはモールド樹脂によって完全に被覆されている。
【００３６】
以下、上記した半導体パッケージの製造方法について説明する。即ち、本発明を適用した半導体パッケージの製造方法の他の一例を説明する。
【００３７】
本発明を適用した半導体パッケージの製造方法の他の一例では、先ず、図４（ａ）で示す様に、配線基板表面に形成されたソルダーレジスト上に第１の半導体チップをダイアタッチ材を用いて接着した後、第１の半導体チップ上にシリコンから成るスペーサを接着する。
【００３８】
次に、図４（ｂ）で示す様に、Ａｕワイヤーで第１の半導体チップ上の電極（１）とＡｕパッドを接続する。
【００３９】
なお、本実施例では第１の半導体チップ上にスペーサを接着した後にＡｕワイヤーで電極（１）とＡｕパッドを接続しているが、上記した様に、Ａｕワイヤーで電極（１）とＡｕパッドを接続した後に第１の半導体チップ上にスペーサを接着しても構わない。
【００４０】
続いて、図４（ｃ）で示す様に、液状樹脂を貯めておくためのダム樹脂２２を第２の半導体チップのオーバーハング部の下部に相当する領域の外周に塗布し、続いて液状樹脂をポッティング法により塗布した後、図４（ｄ）で示す様に、第２の半導体チップを搭載し、塗布した液状樹脂を硬化する。
【００４１】
ここで、第２の半導体チップの搭載時の接着剤の硬化は、液状樹脂の硬化と同タイミングで行っても良いし、硬化の条件によっては別々のタイミングで行っても良い。
【００４２】
次に、図４（ｅ）で示す様に、第２の半導体チップ上の電極（２）とＡｕパッドを接続した後、封止金型内に装填し、封止金型内にトランスファーモールド法によってモールド樹脂を注入して封止を行うことによって、図３に示す様な半導体パッケージを得ることができる。
【００４３】
図５は本発明を適用した半導体パッケージの更に他の一例を説明するための模式的な断面図であり、ここで示す半導体パッケージは、第１の半導体チップがフリップチップ接続により配線基板に接続されている。即ち、第１の半導体チップ上の電極（１）が直接半導体チップ搭載側の配線パターンに接続されている。
また、第１の半導体チップ上には、第１の半導体チップよりも大きな第２の半導体チップが接着されている。
【００４４】
上記した第２の半導体チップ上の電極（２）はＡｕワイヤーでＡｕパッドと接続され、Ａｕパッドは半導体チップ搭載側の配線パターンに接続されている。また、半導体チップ搭載側の配線パターンはビアによりマザー基板側の配線パターンに接続され、マザー基板側の配線パターンはマザー基板側接続用端子と接続されている。
【００４５】
また、第２の半導体チップと基板の間隙には樹脂材料より成る支持部材が形成され、第２の半導体チップのオーバーハング部は支持部材によって支持されている。
更に、第１の半導体チップ、第２の半導体チップ、Ａｕワイヤー及び半導体チップ側の配線パターンはモールド樹脂によって完全に被覆されている。
【００４６】
以下、上記した半導体パッケージの製造方法について説明する。即ち、本発明を適用した半導体パッケージの製造方法の更に他の一例について説明する。
【００４７】
本発明を適用した半導体パッケージの製造方法の更に他の一例では、先ず、図６（ａ）で示す様に、第１の半導体チップをフリップチップ方式で配線基板に接続する。即ち、第１の半導体チップ上の電極（１）を直接半導体チップ搭載側の配線パターンに接続する。
【００４８】
次に、図６（ｂ）で示す様に、配線基板上の第２の半導体チップのオーバーハング部の下部に相当する領域に液状樹脂をポッティング法により塗布した後、図６（ｃ）で示す様に、第２の半導体チップを搭載し、塗布した液状樹脂を硬化する。
【００４９】
次に、図６（ｄ）で示す様に、第２の半導体チップ上の電極（２）とＡｕパッドを接続した後、封止金型内に装填し、封止金型内にトランスファーモールド法によってモールド樹脂を注入して封止を行うことによって、図５に示す様な半導体パッケージを得ることができる。
【００５０】
なお、上記した本発明を適用した半導体パッケージでは、いずれも液状樹脂を硬化させて支持部材を構成していたが、支持部材は第２の半導体チップのオーバーハング部を支持することができれば充分であり、必ずしも樹脂材料によって形成される必要は無い。
なお、これまでの説明において基板は２層構造の両面版の事例で説明を行ったが、基板の層構造やその種類については、特に限定されるわけではない。
【００５１】
上記した本発明を適用した半導体パッケージでは、第２の半導体チップのオーバーハング部の下部に相当する領域に液状樹脂を硬化させた支持部材が形成され、この支持部材で第２の半導体チップのオーバーハング部を支持するために、基板と第２の半導体チップをボンディングワイヤーで接続する際にオーバーハング部を有する第２の半導体チップに部分的な負荷がかかり、第２の半導体チップを破損、もしくは微小なクラックによる第２の半導体チップ内の配線の断線を抑制でき、そのため第２の半導体チップの薄型化が実現し、より多くの半導体チップをスタックすることができるようになると共に、半導体チップとボンディングワイヤー部の接続において充分な強度を得ることができる。
【００５２】
また、オーバーハング部の下部に隙間が存在し、この隙間にボンディングワイヤーが位置する場合には、封止樹脂で半導体パッケージの樹脂封止をする際に、充分に封止樹脂が充填されなかったり、ボイドが発生したり、狭い隙間に封止樹脂を充填させるが故にボンディングワイヤーを変形させたりといった信頼性の低下や歩留りの低下を招くこととなるが、上記した本発明を適用した半導体パッケージでは、かかる不具合が生じない。
【図面の簡単な説明】
【００５３】
【図１】本発明を適用した半導体パッケージの一例を説明するための模式的な断面図である。
【図２】本発明を適用した半導体パッケージの製造方法の一例を説明するための模式的な断面図である。
【図３】本発明を適用した半導体パッケージの他の一例を説明するための模式的な断面図である。
【図４】本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式的な断面図である。
【図５】本発明を適用した半導体パッケージの更に他の一例を説明するための模式的な断面図である。
【図６】本発明を適用した半導体パッケージの製造方法の更に他の一例を説明するための模式的な断面図である。
【図７】従来の半導体パッケージの一例を説明するための模式的な断面図である。
【図８】従来の半導体パッケージの他の一例を説明するための模式的な断面図である。
【符号の説明】
【００５４】
１    半導体パッケージ
２    第１の半導体チップ
３    配線基板
４    ソルダーレジスト
５    ダイアタッチ材
６    スペーサ
７    第２の半導体チップ
８    電極（１）
９    電極（２）
１０    Ａｕワイヤー
１１    Ａｕパッド
１２    半導体チップ搭載側の配線パターン
１３    ビア
１４    マザー基板側の配線パターン
１５    マザー基板側接続用端子
１６    モールド樹脂
２０    支持部材
２１    液状樹脂
２２    ダム樹脂
【図１】
2005340415.tif 000003
【図２】
2005340415.tif 000004
【図３】
2005340415.tif 000005
【図４】
2005340415.tif 000006
【図５】
2005340415.tif 000007
【図６】
2005340415.tif 000008
【図７】
2005340415.tif 000009
【図８】
2005340415.tif 000010