(57)【要約】【課題】  液晶表示装置の薄膜トランジスタパネルにおいて、Ｃｒなどの金属からなるソース電極とＩＴＯなどの金属酸化物からなる画素電極との間の接続抵抗値を低くする。【解決手段】  金属膜からなるソース電極８およびドレイン電極９を形成するためのレジストパターンをレジスト剥離液を用いて剥離すると、ソース電極８およびドレイン電極９の各上面にレジスト成分２５ａ、２６ａが残存される。次に、酸素プラズマエッチングを所定の時間（５〜２５秒）行ない、ソース電極８およびドレイン電極９の各上面に残存されたレジスト成分２５ａ、２６ａをアッシングしてほぼ完全に除去する。これにより、ソース電極８と該ソース電極８の上面に接続される画素電極との間の接続抵抗値を低くすることができる。【選択図】  図５
2005340568.tif 000002
【特許請求の範囲】
【請求項１】
金属膜を成膜する工程と、前記金属膜の上面にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記金属膜をエッチングして金属膜パターンを形成する工程と、前記レジストパターンをレジスト剥離液を用いて剥離する工程と、前記金属膜パターンの上面に残存するレジスト成分の少なくとも一部をレジスト成分除去処理により除去する工程とを有することを特徴とする金属膜パターンの形成方法。
【請求項２】
請求項１に記載の発明において、前記レジスト成分除去処理は酸素プラズマエッチングであることを特徴とする金属膜パターンの形成方法。
【請求項３】
請求項１に記載の発明において、前記金属膜パターンの上面に残存するレジスト成分の少なくとも一部をレジスト成分除去処理により除去する工程の後に、前記金属膜パターン上のレジスト成分が除去された面の上に金属酸化膜を形成する工程を有することを特徴とする金属膜パターンの形成方法。
【請求項４】
請求項２に記載の発明において、前記酸素プラズマエッチングは５〜２５秒行なうことを特徴とする金属膜パターンの形成方法。
【請求項５】
請求項１に記載の発明において、前記金属膜パターン形成工程は、ボトムゲート型の薄膜トランジスタのソース電極およびドレイン電極を形成する工程であることを特徴とする金属膜パターンの形成方法。
【請求項６】
請求項５に記載の発明において、前記ソース電極および前記ドレイン電極を形成した後に、前記レジストパターンをレジスト剥離液を用いて剥離し、前記ソース電極および前記ドレイン電極の各上面に残存するレジスト成分をレジスト成分除去処理により除去し、前記ソース電極に対応する部分にコンタクトホールを有するオーバーコート膜を形成し、前記オーバーコート膜の上面に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成することを特徴とする金属膜パターンの形成方法。
【請求項７】
請求項５に記載の発明において、前記ソース電極および前記ドレイン電極を形成した後に、前記レジストパターンをレジスト剥離液を用いて剥離し、前記ソース電極に対応する部分にコンタクトホールを有するオーバーコート膜を形成し、前記オーバーコート膜のコンタクトホールを介して露出された前記ソース電極の上面に残存するレジスト成分をレジスト成分除去処理により除去し、前記オーバーコート膜の上面に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成することを特徴とする金属膜パターンの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は金属膜パターンの形成方法に関する。
【背景技術】
【０００２】
例えば、従来の液晶表示装置の薄膜トランジスタパネルには、ボトムゲート型の薄膜トランジスタのソース電極およびドレイン電極を形成するための金属膜、例えばＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉなどを成膜し、金属膜の上面にレジストパターンを形成し、レジストパターンをマスクとして金属膜をエッチングしてソース電極およびドレイン電極（金属膜パターン）を形成し、レジストパターンをレジスト剥離液を用いて剥離し、ソース電極に対応する部分にコンタクトホールを有するオーバーコート膜を形成し、オーバーコート膜の上面に金属酸化物、例えばＩＴＯからなる画素電極をコンタクトホールを介してソース電極に接続させて形成したものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００４−４５５８号公報（図３２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記従来の薄膜トランジスタパネルでは、金属からなるソース電極と金属酸化物からなる画素電極との間の接続抵抗値が比較的高いという問題があった。この原因を調べたところ、レジストパターンの金属からなるソース電極に対する密着性が高く、レジストパターンをレジスト剥離液を用いて剥離しても、ソース電極の上面にレジスト成分が残存し、この残存するレジスト成分により、ソース電極と画素電極との間の接続抵抗値が比較的高くなってしまうということが分かった。
【０００５】
そこで、この発明は、ソース電極などからなる金属膜パターンの上面の少なくとも一部をほぼ完全に露出させることができる金属膜パターンの形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、上記目的を達成するため、金属膜パターンの上面に残存するレジスト成分の少なくとも一部をレジスト成分除去処理により除去するようにしたことを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、金属膜パターンの上面に残存するレジスト成分の少なくとも一部をレジスト成分除去処理により除去しているので、金属膜パターンの上面の少なくとも一部をほぼ完全に露出させることができる。
【発明を実施するための最良の形態】
【０００８】
（第１実施形態）
図１はこの発明の第１実施形態としての金属膜パターンの形成方法により形成されたソース電極およびドレイン電極を有する薄膜トランジスタパネルの一例の要部の断面図を示す。この薄膜トランジスタパネルは透明基板１を備えている。透明基板１の上面の所定の箇所にはＣｒなどの金属からなるゲート電極２が設けられている。ゲート電極２を含む透明基板１の上面には窒化シリコンからなるゲート絶縁膜３が設けられている。
【０００９】
ゲート電極２上におけるゲート絶縁膜３の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜４が設けられている。半導体薄膜４の上面の所定の箇所には窒化シリコンからなるチャネル保護膜５が設けられている。チャネル保護膜５の上面両側およびその両側における半導体薄膜４の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層６、７が設けられている。オーミックコンタクト層６、７の各上面には金属からなるソース電極８およびドレイン電極９が設けられている。ソース電極８およびドレイン電極９に使用される金属には、例えばＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉなどが挙げられる。
【００１０】
そして、ゲート電極２、ゲート絶縁膜３、半導体薄膜４、チャネル保護膜５、オーミックコンタクト層６、７、ソース電極８およびドレイン電極９により、ボトムゲート型の薄膜トランジスタ１０が構成されている。
【００１１】
薄膜トランジスタ１０を含むゲート絶縁膜３の上面には窒化シリコンからなるオーバーコート膜１１が設けられている。ソース電極８の所定の箇所に対応する部分におけるオーバーコート膜１１にはコンタクトホール１２が設けられている。オーバーコート膜１１の上面の所定の箇所には金属酸化物、例えばＩＴＯからなる画素電極１３がコンタクトホール１２を介してソース電極８に接続されて設けられている。
【００１２】
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。まず、図２に示すように、透明基板１の上面の所定の箇所に、スパッタ法により成膜されたＣｒなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２をを形成する。次に、ゲート電極２を含む透明基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜３、真性アモルファスシリコン膜２１および窒化シリコンからなるチャネル保護膜形成用膜２２を連続して成膜し、チャネル保護膜形成用膜２２をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜５を形成する。
【００１３】
次に、図３に示すように、チャネル保護膜５を含む真性アモルファスシリコン膜２１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜２３を成膜する。次に、ｎ型アモルファスシリコン膜２３の上面に、スパッタ法により、Ｃｒなどからなる金属膜２４を成膜する。次に、金属膜２４の上面のソース電極形成領域およびドレイン電極形成領域に、印刷法などにより塗布されたフォトレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジストパターン２５、２６を形成する。
【００１４】
次に、レジストパターン２５、２６をマスクとして、金属膜２４、ｎ型アモルファスシリコン膜２３および真性アモルファスシリコン膜２１を順次エッチングすることにより、図４に示すように、一方のレジストパターン２５下にソース電極８およびオーミックコンタクト層６を形成し、他方のレジストパターン２６下にドレイン電極９およびオーミックコンタクト層７を形成し、さらに、両オーミックコンタクト層６、７およびチャネル保護膜５下に半導体薄膜４を形成する。
【００１５】
次に、レジストパターン２５、２６をレジスト剥離液を用いて剥離する。この状態では、図５に示すように、ソース電極８およびドレイン電極９の各上面にレジスト成分２５ａ、２６ａが残存されている。次に、酸素プラズマエッチングを所定の時間（後で説明するが、５〜２５秒）行ない、ソース電極８およびドレイン電極９の各上面に残存されたレジスト成分２５ａ、２６ａをアッシングしてほぼ完全に除去する。これにより、ソース電極８およびドレイン電極９の各上面はほぼ完全に露出される。
【００１６】
次に、図１に示すように、薄膜トランジスタ１０を含むゲート絶縁膜３の上面に、プラズマＣＶＤ法により窒化シリコン膜１１を成膜し、次に該窒化シリコン膜１１をフォトリソグラフィ法によりパターニングすることにより、ソース電極８の所定の箇所に対応する部分にコンタクトホール１２を有するオーバーコート膜１１を形成する。次に、オーバーコート膜１１の上面の所定の箇所に、スパッタ法により成膜された金属酸化膜、例えばＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１３をコンタクトホール１２を介してソース電極８に接続させて形成する。かくして、図１に示す薄膜トランジスタパネルが得られる。
【００１７】
ここで、上記のような酸素プラズマエッチングを行なうことによって得られた薄膜トランジスタパネル（以下、本発明品という）と行なわないことによって得られた薄膜トランジスタパネル（以下、比較品という）とを用意し、ソース電極８と画素電極１３との間の接続抵抗値（１００μｍ□）を調べたところ、図６に示す結果が得られた。なお、ソース電極８に使用される金属には、例えばＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉなどが挙げられるが、本発明品および比較品においては、Ｃｒを使用した。この図６から明らかなように、接続抵抗値は、比較品の場合には約６５Ω〜約１７５Ωと比較的高く、本発明品の場合には５０Ω未満と比較的低い。
【００１８】
このことを考察するに、図５に示す状態における比較品のソース電極について、オージェ電子分光法で表面分析したところ、レジスト成分のピークが見られた。これに対し、本発明品の場合には、酸素プラズマエッチングを行なってレジスト成分２５ａ、２６ａを除去しているので、ソース電極８（およびドレイン電極９）について、オージェ電子分光法で表面分析したところ、レジスト成分のピークはほとんど見られなかった。
【００１９】
また、比較品のソース電極の上面を光学顕微鏡で観察したところ、何も観察できなかったが、上記オージェ電子分光法による表面分析結果および図６に示す比較品の接続抵抗値から、肉眼では観察できない程度の極めて薄いレジスト薄膜のようなものが残存していると推測され、これが接続抵抗値の増大の原因と思われる。そして、図５では、図示の都合上、レジスト成分２５ａ、２６ａを薄膜として図示しているが、これはこの推測の結果である。
【００２０】
これに対し、上記のような酸素プラズマエッチングを行なうことによって得られた本発明品のソース電極８の上面の場合には、上記オージェ電子分光法による表面分析結果および図６に示す本発明品の接続抵抗値から、レジスト成分２５ａがほぼ完全に除去され、ほぼ完全に露出されていると推測される。
【００２１】
ところで、Ｃｒからなるソース電極８に対して酸素プラズマエッチングを行なうと、基本的には、ソース電極８の表面にクロム酸化膜が形成され、ソース電極８と画素電極１３との間の接続抵抗値が大きくなってしまう。しかし、本発明における酸素プラズマエッチングは、ソース電極８の上面に残存するレジスト成分２５ａを除去するために行なうものであり、当該レジスト成分２５ａをほぼ完全に除去したら、エッチングを停止するものである。
【００２２】
そこで、次に、ソース電極８と画素電極１３との間の接続抵抗値と酸素プラズマエッチング時間との関係について調べたところ、図７に示す結果が得られた。この図７から明らかなように、ソース電極８と画素電極１３との間の接続抵抗値は、酸素プラズマエッチングを開始してから約１０秒経過すると最低となり、その後は時間が経過するに従って漸次増大している。
【００２３】
つまり、酸素プラズマエッチングを行わない比較品では、接続抵抗値が約１７５Ωであるが、酸素プラズマエッチングを約５秒行うと、接続抵抗値が約１００Ωとなり、接続抵抗値は約４３％低減する。接続抵抗値は、約１０秒で極小の約５０Ω弱となり、その後漸次増大し、約２５秒では再び約１００Ωまで増大し、２５秒以上の時間、酸素プラズマエッチングを行った場合は、さらに増大する。したがって、酸素プラズマエッチングは好ましくは５〜２５秒、より好ましくは約１０秒行なうことが望ましい。
【００２４】
（第２実施形態）
図８はこの発明の第２実施形態としての金属膜パターンの形成方法により形成されたソース電極およびドレイン電極を有する薄膜トランジスタパネルの一例の要部の断面図を示す。金属膜としては、例えばＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉなどが挙げられる。この薄膜トランジスタパネルにおいて、図１に示す場合と異なる点は、コンタクトホール１２に対応する部分を除くソース電極８の上面にレジスト成分２５ａが残存され、且つ、ドレイン電極９の上面全体にレジスト成分２６ａが残存されている点である。
【００２５】
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。まず、図５に示す工程後に、図９に示すように、レジスト成分２５ａ、２６ａを含むゲート絶縁膜３の上面に、プラズマＣＶＤ法により成膜された窒化シリコン膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極８の所定の箇所に対応する部分にコンタクトホール１２を有するオーバーコート膜１１を形成する。
【００２６】
次に、酸素プラズマエッチングを所定の時間（５〜２５秒）行ない、オーバーコート膜１１のコンタクトホール１２を介して露出されたソース電極８の上面に残存するレジスト成分２５ａをアッシングしてほぼ完全に除去する。この場合、ソース電極８の画素電極１３と接続される部分はコンタクトホール１２の部分のみであるので、ソース電極８の上面に残存するレジスト成分２５ａのうち、コンタクトホール１２に対応する一部のみを除去しても別に支障はない。
【００２７】
次に、図８に示すように、オーバーコート膜１１の上面の所定の箇所に、スパッタ法により成膜された金属酸化膜、例えばＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１３をコンタクトホール１２を介してソース電極８に接続させて形成する。かくして、図８に示す薄膜トランジスタパネルが得られる。
【００２８】
（その他の実施形態）
ソース電極などからなる金属膜パターンの上面に残存するレジスト成分を除去するための処理は、酸素プラズマエッチングに限らず、レジスト現像液処理や紫外線照射などであってもよい。この場合、レジスト現像液処理では、レジストパターンを形成する際に使用する現像液を用いてレジスト成分を除去する。紫外線照射では、紫外線を照射してオゾンを発生させ、この発生したオゾンによってレジスト成分を除去する。
【図面の簡単な説明】
【００２９】
【図１】この発明の第１実施形態としての金属膜パターンの形成方法により形成されたソース電極およびドレイン電極を有する薄膜トランジスタパネルの一例の要部の断面図。
【図２】図１に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】本発明品および比較品のソース電極と画素電極との間の接続抵抗値を説明するために示す図。
【図７】ソース電極と画素電極との間の接続抵抗値と酸素プラズマエッチング時間との関係を説明するために示す図。
【図８】この発明の第２実施形態としての金属膜パターンの形成方法により形成されたソース電極およびドレイン電極を有する薄膜トランジスタパネルの一例の要部の断面図。
【図９】図８に示す薄膜トランジスタパネルの製造に際し、所定の工程の断面図。
【符号の説明】
【００３０】
１  透明基板
２  ゲート電極
３  ゲート絶縁膜
４  半導体薄膜
５  チャネル保護膜
６、７  オーミックコンタクト層
８  ソース電極
９  ドレイン電極
１０  薄膜トランジスタ
１１  オーバーコート膜
１２  コンタクトホール
１３  画素電極
２４  金属膜
２５、２６  レジストパターン
２５ａ、２６ａ  レジスト成分
【図１】
2005340568.tif 000003
【図２】
2005340568.tif 000004
【図３】
2005340568.tif 000005
【図４】
2005340568.tif 000006
【図５】
2005340568.tif 000007
【図６】
2005340568.tif 000008
【図７】
2005340568.tif 000009
【図８】
2005340568.tif 000010
【図９】
2005340568.tif 000011