(57)【要約】【課題】  複数サンプルの同時トリミングを可能とする。【解決手段】  クロック信号の周波数異常を検出するための周波数検出回路（１１）と、上記周波数検出回路の検出結果に基づいてシステムリセット信号を形成するためのシステムリセット回路（１３）と、上記周波数検出回路における周波数異常検出の目標設定値に等しい周波数のクロック信号が上記周波数検出回路に供給された状態で上記周波数異常検出の目標設定値についてのトリミング値を変更するとともに、そのトリミング値の変更毎の上記周波数検出回路の検出結果に基づいて上記周波数異常検出の目標設定値についてのトリミング値を決定するセルフトリミング回路（１４）とを含んでセキュリティ回路を構成する。セルフトリミングにおいて複数のサンプル間のトリミング手順を等しくできるので、ダイシング前の複数のサンプルに対して同時にトリミングを行うことができる。【選択図】        図１
2005340722.tif 000002
【特許請求の範囲】
【請求項１】
入力されたクロック信号の周波数異常を検出するための周波数検出回路と、
上記周波数検出回路の検出結果に基づいてシステムリセット信号を形成するためのシステムリセット回路と、
上記周波数検出回路における周波数異常検出の目標設定値に等しい周波数のクロック信号が上記周波数検出回路に供給された状態で上記周波数異常検出の目標設定値についてのトリミング値を変更するとともに、そのトリミング値の変更毎の上記周波数検出回路の検出結果に基づいて上記周波数異常検出の目標設定値についてのトリミング値を決定するセルフトリミング回路と、を含んで成るセキュリティ回路。
【請求項２】
上記周波数検出回路のセルフトリミングモードの指定に応じて、上記周波数検出回路の出力信号が上記システムリセット回路に供給されるのを阻止するための制御論理を含む請求項２記載のセキュリティ回路。
【請求項３】
上記セルフトリミング回路は、セルフトリミングのための所定のプログラムを実行する中央処理装置を含み、
上記中央処理装置は、上記周波数検出回路における周波数異常検出の目標設定値に等しい周波数のクロック信号が上記周波数検出回路に供給された状態で上記周波数異常検出の目標設定値についてのトリミング値を所定の調整幅で順次変更する第１処理機能と、
上記第１処理機能によってトリミング値が所定の調整幅で順次変更される毎に、上記周波数検出回路による周波数検出状態を判定する第２処理機能と、
上記第２処理機能での判定結果に基づいて上記周波数異常検出の目標設定値についてのトリミング値を決定する第３処理機能と、を含んで成る請求項２記載のセキュリティ回路。
【請求項４】
上記セルフトリミング回路は、上記周波数検出回路に供給されるトリミング信号を生成すると共に、それが上記周波数検出回路に供給された場合の上記周波数検出回路の出力信号に基づいて上記周波数異常検出の目標設定値についてのトリミング値を決定する論理回路を含んで成る請求項２記載のセキュリティ回路。
【請求項５】
請求項１乃至４の何れか１項に記載のセキュリティ回路と、上記セキュリティ回路からのシステムリセット信号によってリセットされる内部論理回路と、を含んで成る半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セキュリティ回路及び半導体集積回路、さらにはそれにおけるトリミング技術に関する。
【背景技術】
【０００２】
内部にデータを保存できる記憶手段を有する半導体装置は、中央処理装置（ＣＰＵ）等の暗号化装置を内蔵することが可能であり、同時に暗号鍵自身も内部に保存することができるため、外部から秘密情報を読み出しにくい記憶装置を作ることができる。このようにセキュリティの高い半導体装置を応用したＩＣカード不正にデータを引き出そうとする不正使用の一つとして、半導体装置に外部から、仕様外の高電圧、低電圧、高周波数、低周波数、高温、低温などの、通常に使用する条件からはずれた物理条件を与えることにより回路を誤動作させて、誤動作の結果得られる出力を蓄積し、解析することによって、暗号化された情報を推測するという暗号解析技術があり、内部に認証データなどの秘匿性の高い極めて重要なデータを保存するためには、この暗号解析技術から内部のデータを守ることが重要とされる。上記暗号解析技術から内部のデータを守るための技術としては、仕様外の物理条件を与えて回路を誤動作させてその出力を観察することにより内部の情報を推測する不正アクセスに対して、与えられた物理条件があらかじめ定められた仕様範囲を超えたことを検出するための回路を設けることが知られている（例えば特許文献１参照）。
【０００３】
【特許文献１】特開２００３−１５０４５１号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ＩＣカード等に搭載される半導体集積回路において、入力されたクロック信号の周波数異常を検出するための周波数検出回路と、この周波数検出回路の検出結果に基づいてシステムリセット信号を形成するためのシステムリセット回路とを含むセキュリティ回路を設けることにより、外部から供給されるクロック信号の周波数が規定周波数を越える場合や、それとは逆に、外部から供給されるクロック信号の周波数が規定周波数よりも低い場合に、システムがリセットされることにより内部データを守ることができる。このようなセキュリティ回路において上記周波数検出回路には高い検出精度が求められるため、プロセスばらつき等を考慮してトリミング回路が内蔵され、このトリミング回路によって、上記周波数検出回路における周波数異常検出の目標設定値の合わせこみが行われる。例えば上記周波数検出回路における周波数異常検出の目標設定値を１１ＭＨｚとし、プロセスばらつきに起因する周波数検出回路の変動幅を１１ＭＨｚ±５０％と仮定すると、テスティング装置から１１ＭＨｚのクロック信号を半導体集積回路（サンプル）に供給した状態で＋５０％から−５０％の調整範囲でトリミングが行われる。しかしながら、かかるトリミングは、サンプルによってトリミング手順が異なっているため、ウエハにおける複数サンプルを同時にトリミングすることができない。このため、サンプル毎にトリミングを行わなければならず、トリミングに長時間を要する。このような課題は、上記特許文献１に記載された技術では解決できない。
【０００５】
本発明の目的は、複数サンプルの同時トリミングを可能とするための技術を提供することにある。
【０００６】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００８】
すなわち、入力されたクロック信号の周波数異常を検出するための周波数検出回路と、上記周波数検出回路の検出結果に基づいてシステムリセット信号を形成するためのシステムリセット回路と、上記周波数検出回路における周波数異常検出の目標設定値に等しい周波数のクロック信号が上記周波数検出回路に供給された状態で上記周波数異常検出の目標設定値についてのトリミング値を変更するとともに、そのトリミング値の変更毎の上記周波数検出回路の検出結果に基づいて上記周波数異常検出の目標設定値についてのトリミング値を決定するセルフトリミング回路と、を含んでセキュリティ回路を構成する。
【０００９】
上記の手段によれば、セルフトリミングにおいてクロック入力端子を介してクロック信号を与えれば良く、複数のサンプル間のトリミング手順を等しくできる。このことが、ダイシング前の複数の半導体集積回路（サンプル）に対して同時にトリミングを行うことができ、ウエハ全体の半導体集積回路（サンプル）のトリミングに要する時間の短縮を達成する。
【００１０】
このとき、上記周波数検出回路のセルフトリミングモードの指定に応じて、上記周波数検出回路の出力信号が上記システムリセット回路に供給されるのを阻止するための制御論理を設けることができる。
【００１１】
また、上記セルフトリミング回路は、セルフトリミングのための所定のプログラムを実行する中央処理装置を含み、上記中央処理装置は、上記周波数検出回路における周波数異常検出の目標設定値に等しい周波数のクロック信号が上記周波数検出回路に供給された状態で上記周波数異常検出の目標設定値についてのトリミング値を所定の調整幅で順次変更する第１処理機能と、上記第１処理機能によってトリミング値が所定の調整幅で順次変更される毎に、上記周波数検出回路による周波数検出状態を判定する第２処理機能と、上記第２処理機能での判定結果に基づいて上記周波数異常検出の目標設定値についてのトリミング値を決定する第３処理機能とを含んで構成することができる。
【００１２】
また、上記セルフトリミング回路は、上記周波数検出回路に供給されるトリミング信号を生成すると共に、それが上記周波数検出回路に供給された場合の上記周波数検出回路の出力信号に基づいて上記周波数異常検出の目標設定値についてのトリミング値を決定する論理回路を含んで構成することができる。
【００１３】
さらに、上記構成のセキュリティ回路と、上記セキュリティ回路からのシステムリセット信号によってリセットされる内部論理回路とを含んで半導体集積回路を構成することができる。この半導体集積回路は、ＩＣカードに搭載することができる。
【発明の効果】
【００１４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００１５】
すなわち、周波数検出回路における周波数異常検出の目標設定値のトリミングを複数サンプルについて同時に行うことができる。
【発明を実施するための最良の形態】
【００１６】
図１には、本発明にかかる半導体集積回路の構成例が示される。
【００１７】
図１に示される半導体集積回路１００は、特に制限されないが、ＩＣカードに搭載されるもので、周波数検出回路１１、制御論理１２、システムリセット回路１３、セルフトリミング回路１４、内部論理回路１５、及び電気的に書き換え可能なフラッシュメモリ（ＥＥＰＲＯＭ；Electrically Erasable and Programmable Read Only Memory）１６とを含んで成る。
【００１８】
上記周波数検出回路１１は、クロック入力端子１０を介して入力されたクロック信号が、周波数異常検出の目標設定値を越えたことを検出する。周波数異常検出の目標設定値は、この半導体集積回路１００のスペックとの関係で決定される。例えば半導体集積回路１００のスペックにおいてクロック信号の最大周波数が１０ＭＨｚとされている場合、周波数異常検出の目標設定値は、このクロック信号の最大周波数より若干高めの周波数例えば１１ＭＨｚなどとされる。周波数異常検出の目標設定値はトリミング信号によって調整される。トリミング信号の値は不揮発性メモリ１６に書き込まれたトリミング情報によって決定される。
【００１９】
制御論理１２は、上記周波数検出回路１１の出力信号を、切り換え信号に応じてシステムリセット回路１３とセルフトリミング回路１４とに選択的に伝達する。切り換え信号は、後述する中央処理装置（ＣＰＵ）１４２から供給される。周波数異常検出の目標設定値のセルフトリミングが行われるとき、上記周波数検出回路１１の出力信号は制御論理１２を介してセルフトリミング回路１４に供給される。このとき、上記周波数検出回路１１の出力信号はシステムリセット回路１３へは供給されない。セルフトリミングが行われる際に誤ってシステムリセットされないようにするためである。セルフトリミングが行われない場合、周波数検出回路１１の出力信号は制御論理１２を介してシステムリセット回路１３に供給される。
【００２０】
上記システムリセット回路１３は、上記各種リセット割り込み信号に応じてリセット信号ＲＳＴを形成する。上記システムリセット回路１３に供給される各種リセット割り込み信号のひとつに上記周波数検出回路１１の出力信号が含まれる。上記リセット信号ＲＳＴは内部論理回路１５に供給される。
【００２１】
上記内部論理回路１５は、特に制限されないが、予め設定されたプログラムに従って所定の演算処理を実行可能な中央処理装置（ＣＰＵ）や、上記ＣＰＵでの演算処理における作業領域などとして利用されるＲＡＭ（ランダムアクセスメモリ）、上記ＣＰＵで実行されるプログラムが格納されたＲＯＭ（リードオンリーメモリ）などが含まれる。
【００２２】
セルフトリミング回路１４は、上記制御論理１２を介して伝達された周波数検出結果を保持可能なレジスタ１４１と、予め定められたセルフトリミング用プログラムを実行することによって上記周波数検出回路１１での検出結果に基づいてセルフトリミングを実行するＣＰＵ１４２とを含む。そしてこのセルフトリミングにおいて、フラッシュメモリ１６への情報書込みが行われる。セルフトリミングの実行には、上記レジスタ１４１の保持情報が参照される。尚、上記ＣＰＵ１４２は、上記内部論理回路１５に含まれるＣＰＵと兼用することができる。
【００２３】
ここで、上記周波数検出回路１１、制御論理１２、システムリセット回路１３、セルフトリミング回路１４、及びフラッシュメモリ１６を含んでセキュリティ回路が形成される。
【００２４】
図２には、上記セルフトリミング回路１４におけるセルフトリミングの流れが示される。上記周波数検出回路１１における周波数異常検出の目標設定値を１１ＭＨｚとし、プロセスばらつきに起因する周波数検出回路１１の変動幅を１１ＭＨｚ±５０％と仮定する。
【００２５】
このセルフトリミングは、半導体集積回路１００のダイシング前、すなわちウエハの状態で行われる。このとき、テスティング装置とウエハとはプローバを介して結合される。尚、セルフトリミングの開始は、所定の端子あるいはパッドに与えられる信号の組み合わせなどによって指示することができる。
【００２６】
セルフトリミングが行われるとき、クロック入力端子１０には、上記周波数検出回路１１における周波数異常検出の目標設定値である１１ＭＨｚのクロック信号ｃｌｋが、図示されないテスティング装置から伝達され、また、図示されないＲＯＭからセルフトリミング用プログラムが読み出され、それがＣＰＵ１４２で実行される（Ｓ１０）。具体的には、図３に示されるように、制御論理１２の切り換え動作により周波数検出回路１１の出力信号がレジスタ１４１に供給される（Ｓ１０１）。先ず、トリミングタイプ（Ｔｙｐ．）が周波数異常検出の目標設定値の＋５０％になるようにＣＰＵ１４２によってフラッシュメモリ１６のトリミング情報が設定され、その状態で周波数検出回路１１において周波数検出が行われるか否かの判定が行われる（Ｓ１０２）。この判定において周波数検出が行われない場合には、トリミングタイプが周波数異常検出の目標設定値の＋４０％になるようにＣＰＵ１４２によってフラッシュメモリ１６のトリミング情報が設定され、その状態で周波数検出回路１１において周波数検出が行われるか否かの判定が行われる（Ｓ１０３）。周波数検出が行われない場合には、それが行われるまで順次トリミングタイプが１０％づつ変更されて周波数検出が行われるか否かの判定が行われる。ただし、トリミングタイプが周波数異常検出の目標設定値の−４０％になるようにＣＰＵ１４２によってフラッシュメモリ１６のトリミング情報が設定された場合には、周波数検出回路１１において周波数検出が行われても行われなくても、ステップＳ１０の処理は終了され、ステップＳ１１の処理に移行される。このステップＳ１１では、クロック入力端子１０から入力されるクロック信号の周波数が１０ＭＨｚとされ、この状態で周波数検出回路１１で周波数検出が行われるか否かの判定が行われる。この判定で周波数検出が行われないと判定された場合には、クロック入力端子１０から入力されるクロック信号の周波数が１１ＭＨｚとされ、この状態で周波数検出回路１１で周波数検出が行われるか否かの判定が行われる（Ｓ１２）。この判定において周波数検出が行われたと判定された場合にはこの半導体集積回路１００は良品とされる。それに対して、上記ステップＳ１２の判定において周波数検出が行われないと判定された場合や、上記ステップＳ１１の判定において周波数検出が行われたと判定された場合には、この半導体集積回路１００は不良品とされる（Ｓ１３，Ｓ１４）。このようにしてセルフトリミングが行われることにより、フラッシュメモリ１６のトリミング情報の書込みが行われる。フラッシュメモリ１６のトリミング情報は、この半導体集積回路１００の電源が切られても失われない。
【００２７】
上記例によれば、以下の作用効果を得ることができる。
【００２８】
（１）セルフトリミング回路１４において所定のセルフトリミング用プログラムが実行されることによって周波数異常検出の目標設定値のセルフトリミングが行われる。このセルフトリミングにおいては、クロック入力端子１０を介してクロック信号を与えれば良いから、ダイシング前の複数の半導体集積回路（サンプル）に対して同時にトリミングを行うことができる。これにより、ウエハ全体の半導体集積回路（サンプル）のトリミングに要する時間の短縮を図ることができる。
【００２９】
（２）上記（１）の作用効果により、半導体集積回路の製造コストの低減を図ることができる。
【００３０】
（３）セルフトリミング回路１４におけるＣＰＵ１４２として、内部論理回路１５に含まれるものを利用することによって、ハードウェア規模の大幅な増大を回避することができる。
【００３１】
図４には、本発明にかかる半導体集積回路の別の構成例が示される。尚、図４において図１に示されるのと同一機能を有するものには同一符号が付されている。
【００３２】
図４に示される半導体集積回路４００においては、セキュリティ回路は、周波数検出回路１１、フラッシュメモリ１６、セルフトリミング回路４１、制御論理４５、セレクタ４２，４３、及びトリミングレジスタ４４を含んで成る。
【００３３】
セルフトリミング回路４１は、図１に示されるセルフトリミング回路１４に相当するものであるが、セルフトリミングを実行するハードウェアであり、組み合わせ論理によって構成される点が、図１に示されるのと大きく異なる。しかし、周波数異常検出の目標設定値に等しい周波数のクロック信号ｃｌｋが周波数検出回路１１に供給された状態で上記周波数異常検出の目標設定値についてのトリミング値を変更し、その変更毎の上記周波数検出回路の検出結果に基づいて上記周波数異常検出の目標設定値についてのトリミング値を決定する点では、図１に示されるのと同じである。このセルフトリミング回路４１には、クロック入力端子１０を介して取り込まれたクロック信号ｃｌｋや、周波数検出回路１１の出力信号ｈｆｄｒｓｔ、トリミング制御信号ａｃｔが入力され、３ビット構成のトリミング情報ｒｂｉｔｏｕｔ〔２：０〕、トリミング信号ｔｒｍ０，ｔｒｍ１が出力される。上記３ビット構成のトリミング情報ｒｂｉｔｏｕｔ〔２：０〕は、後段のトリミングレジスタ４４に書き込まれる。このトリミングレジスタ４４の設定情報は、内部論理回路１５に含まれるＣＰＵ１５１の制御によりフラッシュメモリ１６に書き込まれる。トリミング信号ｔｒｍ０，ｔｒｍ１は、セレクタ４２，４３を介して周波数検出回路１１に供給される。セレクタ４２，４３や制御論理４５の動作はトリミング制御信号ａｃｔによって制御される。トリミング制御信号ａｃｔはハイレベルの場合に、セルフトリミング回路４１によってセルフトリミングが行われる。このとき、セルフトリミング回路４１から出力されたトリミング信号ｔｒｍ０，ｔｒｍ１がそれぞれセレクタ４２，４３を介して周波数検出回路１１に供給され、また、制御論理４５により周波数検出回路１１の出力信号がシステムリセット回路１３へ伝達されるのが阻止される。内部論理回路１５は、所定のプログラムを実行するためのＣＰＵ１５１、上記ＣＰＵで実行されるプログラムが格納されたＲＯＭ１５２、上記ＣＰＵにおける演算処理における作業領域などとして利用されるＲＡＭ１５３を含む。
【００３４】
図５には図１に示される半導体集積回路４００におけるトリミングの流れが示される。上記周波数検出回路１１における周波数異常検出の目標設定値を１１ＭＨｚとし、プロセスばらつきに起因する周波数検出回路１１の変動幅を１１ＭＨｚ±５０％と仮定する。図示されないテスティング装置からクロック信号入力端子１０を介して周波数１１ＭＨｚのクロック信号ｃｌｋが入力される。また、ＣＰＵ１５１によってトリミング制御信号ａｃｔがハイレベルにされることで、セルフトリミングの開始が指示されると、セルフトリミング回路４１によってセルフトリミングが開始され、後述する論理演算により得られたトリミング情報ｒｂｉｔｏｕｔ〔２：０〕がトリミングレジスタ４４に格納される。トリミングレジスタ４４に格納されたトリミング情報はＣＰＵ１５１によってフラッシュメモリ１６へ書き込まれる。その後に、トリミング制御信号ａｃｔがローレベルにされ、上記フラッシュメモリ１６の保持情報ｒｂｉｔｏｕｔ〔２：０〕がセレクタ４２，４３を介して周波数検出回路１１に伝達される。また、周波数検出回路１１の出力信号が制御論理４５を介してシステムリセット回路１３に伝達される。この状態で、テスティング装置によりクロック信号ｃｌｋの周波数が１０ＭＨｚに変更され、周波数検出回路１１で周波数検出が行われるか否かの判別が行われる。この判別はシステムリセット回路１３によりシステムリセットが行われるか否かによって容易に確認することができる。周波数検出回路１１で周波数検出が行われた場合には、システムリセット回路１３によりシステムリセットが行われる。この場合、半導体集積回路４００は不良とされる（Ｓ２４）。周波数検出回路１１で周波数検出が行われない場合（システムリセットされない場合）、テスティング装置によりクロック信号ｃｌｋの周波数が１１ＭＨｚに変更され、周波数検出回路１１で周波数検出が行われるか否かの判別が行われる（Ｓ２２）。周波数検出回路１１で周波数検出が行われた場合（システムリセットが行われた場合）、半導体集積回路４００は良品とされるが、周波数検出回路１１で周波数検出が行われない場合（システムリセットされない場合）、半導体集積回路４００は不良とされる（Ｓ２３）。
【００３５】
図６には、上記半導体集積回路４００における主要部の動作タイミングが示される。また、図７には、上記セルフトリミング回路４１の機能がＨＤＬ記述によって示される。
【００３６】
図７の７０１で示される記述において、上記セルフトリミング回路４１に入力される各種信号や上記セルフトリミング回路４１から出力される各種信号が定義される。７０２で示される記述では、上記セルフトリミング回路４１の内部レジスタ群とそれに対応する信号が定義される。７０３で示される記述では、クロック信号が分周されることでクロック信号ｃｋ２〜ｃｋ１６が形成される（図６参照）。７０４で示される記述では、トリミング信号ａｃｔの論理反転信号とクロック信号ｃｋ８とのオア論理がとられることでトリミング信号ｔｒｍ０が形成され、トリミング信号ａｃｔの論理反転信号とクロック信号ｃｋ１６とのオア論理がとられることでトリミング信号ｔｒｍ１が形成される。７０５で示される記述では、クロック信号ｃｋ４，ｃｋ８，ｃｋ１６の論理に応じて、周波数検出回路１１の出力信号ｈｆｄｒｓｔの値が、内部レジスタｒｂｉｔ〔３〕，ｒｂｉｔ〔２〕，ｒｂｉｔ〔１〕，ｒｂｉｔ〔０〕に取り込まれる。例えば、クロック信号ｃｋ４，ｃｋ８，ｃｋ１６の論理値が、それぞれ‘０１１’の場合には、周波数検出回路１１の出力信号ｈｆｄｒｓｔの値が、内部レジスタｒｂｉｔ〔３〕に取り込まれ、クロック信号ｃｋ４，ｃｋ８，ｃｋ１６の論理値が、それぞれ‘００１’の場合には、周波数検出回路１１の出力信号ｈｆｄｒｓｔの値が、内部レジスタｒｂｉｔ〔２〕に取り込まれ、クロック信号ｃｋ４，ｃｋ８，ｃｋ１６の論理値が、それぞれ‘０１０’の場合には、周波数検出回路１１の出力信号ｈｆｄｒｓｔの値が、内部レジスタｒｂｉｔ〔１〕に取り込まれ、クロック信号ｃｋ４，ｃｋ８，ｃｋ１６の論理値が、それぞれ‘０００’の場合には、周波数検出回路１１の出力信号ｈｆｄｒｓｔの値が、内部レジスタｒｂｉｔ〔０〕に取り込まれる。７０６で示される記述では、内部レジスタｒｂｉｔ〔３〕，ｒｂｉｔ〔２〕，ｒｂｉｔ〔１〕，ｒｂｉｔ〔０〕の論理に応じてセルフトリミング回路４１から出力されるトリミング情報ｒｂｉｔｏｕｔ〔２：０〕の論理が決定される。例えば内部レジスタｒｂｉｔ〔３〕，ｒｂｉｔ〔２〕，ｒｂｉｔ〔１〕，ｒｂｉｔ〔０〕の論理値が、‘１１１１’の場合、トリミング情報ｒｂｉｔｏｕｔ〔２：０〕の論理値は‘０１１’とされ、内部レジスタｒｂｉｔ〔３〕，ｒｂｉｔ〔２〕，ｒｂｉｔ〔１〕，ｒｂｉｔ〔０〕の論理値が、‘０１１１’の場合、トリミング情報ｒｂｉｔｏｕｔ〔２：０〕の論理値は‘０１０’とされ、内部レジスタｒｂｉｔ〔３〕，ｒｂｉｔ〔２〕，ｒｂｉｔ〔１〕，ｒｂｉｔ〔０〕の論理値が、‘００１１’の場合、トリミング情報ｒｂｉｔｏｕｔ〔２：０〕の論理値は‘００１’とされ、内部レジスタｒｂｉｔ〔３〕，ｒｂｉｔ〔２〕，ｒｂｉｔ〔１〕，ｒｂｉｔ〔０〕の論理値が、‘０００１’の場合、トリミング情報ｒｂｉｔｏｕｔ〔２：０〕の論理値は‘０００’とされ、内部レジスタｒｂｉｔ〔３〕，ｒｂｉｔ〔２〕，ｒｂｉｔ〔１〕，ｒｂｉｔ〔０〕の論理値が、‘００００’の場合、トリミング情報ｒｂｉｔｏｕｔ〔２：０〕の論理値は‘１００’とされる。このようにして決定されたトリミング情報がトリミングレジスタ４４を介してフラッシュメモリ１６に書き込まれることでセルフトリミングが行われ、かかる場合においても上記の例の場合と同様に、セルフトリミングにおいてはクロック入力端子１０を介してクロック信号を与えれば良いから、ダイシング前の複数の半導体集積回路（サンプル）に対して同時にトリミングを行うことができる。これにより、ウエハ全体の半導体集積回路（サンプル）のトリミングに要する時間の短縮を図ることができる。
【００３７】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３８】
例えば、図７に示されるＨＤＬ記述は、セルフトリミング回路４１における組み合わせ論理の一例であって、それに限定されるものではない。
【００３９】
また、上記の例では、外部から供給されるクロック信号の周波数が規定周波数を越えた際にシステムリセットが行われることで内部データが保護される場合について説明したが、それとは逆に、外部から供給されるクロック信号の周波数が規定周波数よりも低い場合にシステムリセットが行われることで内部データが保護されることが考えられ、かかる場合においても、セルフトリミングを行うことができる。
【００４０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＩＣカードに搭載される半導体集積回路に適用した場合について説明したが、本発明はそれに限定されるものではなく、各種半導体集積回路に広く適用することができる。
【００４１】
本発明は、少なくともクロック信号の周波数異常を検出するための周波数検出回路を備えることを条件に適用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明にかかる半導体集積回路の構成例ブロック図である。
【図２】図１に示される半導体集積回路におけるトリミング手順が示されるフローチャートである。
【図３】図２における主要部の詳細なフローチャートである。
【図４】本発明にかかる半導体集積回路の別の構成例ブロック図である。
【図５】図４に示される半導体集積回路におけるトリミング手順が示されるフローチャートである。
【図６】図４に示される半導体集積回路における主要部の動作タイミング図である。
【図７】図４に示される半導体集積回路における主要部のＨＤＬ記述の説明図である。
【符号の説明】
【００４３】
１１  周波数検出回路
１２  制御論理
１３  システムリセット回路
１４  セルフトリミング回路
１５  内部論理回路
１６  フラッシュメモリ
４１  セルフトリミング回路
４２，４３  セレクタ
４４  トリミングレジスタ
４５  制御論理
１４１  レジスタ
１４２，１５１  ＣＰＵ
１５２  ＲＯＭ
１５３  ＲＡＭ
【図１】
2005340722.tif 000003
【図２】
2005340722.tif 000004
【図３】
2005340722.tif 000005
【図４】
2005340722.tif 000006
【図５】
2005340722.tif 000007
【図６】
2005340722.tif 000008
【図７】
2005340722.tif 000009