(57)【要約】【課題】トンネル拡散領域とトンネル窓のアライメントずれを抑制することができ、大型化することのない半導体記憶装置の製造方法を提供する。【解決手段】半導体基板１上に酸化膜２を形成する酸化膜形成工程と、半導体基板１上にＬＯＣＯＳ４を形成し、ＬＯＣＯＳ４に囲まれた領域にある酸化膜２を、ゲート領域Ｇおよび第１アライメントキーＫとするＬＯＣＯＳ形成工程と、第１アライメントキーＫを用いてマスク合わせを行い、ゲート領域Ｇにトンネル窓６を形成すると共に、第１アライメントキーＫ内（または、前述の工程で形成された領域Ｋ内でもよい）に第２窓６ａを形成する窓形成工程と、第２窓６ａを第２アライメントキーＫａとしてマスク合わせを行い、トンネル拡散領域５を形成する。【選択図】        図１
2005340654.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表層部に、メモリトランジスタのトンネル拡散領域が形成され、
前記メモリトランジスタのゲート領域の一部に形成されたトンネル窓が、前記トンネル拡散領域に接続されてなる半導体記憶装置の製造方法であって、
前記半導体基板上に酸化膜を形成する酸化膜形成工程と、
前記半導体基板上にＬＯＣＯＳを形成し、当該ＬＯＣＯＳに囲まれた領域にある前記酸化膜を、前記ゲート領域および第１アライメントキーとするＬＯＣＯＳ形成工程と、
前記第１アライメントキーを用いてマスク合わせを行い、前記ゲート領域にトンネル窓を形成すると共に、前記第１アライメントキー内に第２窓を形成する窓形成工程と、
前記第２窓を第２アライメントキーとしてマスク合わせを行い、前記トンネル拡散領域を形成するトンネル拡散領域形成工程とを有することを特徴とする半導体記憶装置の製造方法。
【請求項２】
半導体基板の表層部に、メモリトランジスタのトンネル拡散領域が形成され、
前記メモリトランジスタのゲート領域の一部に形成されたトンネル窓が、前記トンネル拡散領域に接続されてなる半導体記憶装置の製造方法であって、
前記半導体基板上に酸化膜を形成する酸化膜形成工程と、
前記半導体基板上にＬＯＣＯＳを形成し、当該ＬＯＣＯＳに囲まれた領域にある前記酸化膜を、前記ゲート領域および第１アライメントキーとするＬＯＣＯＳ形成工程と、
前記第１アライメントキーを用いてマスク合わせを行い、前記ゲート領域にトンネル拡散領域を形成すると共に、前記第１アライメントキー内に第２拡散領域を形成する拡散領域形成工程と、
前記トンネル拡散領域および第２拡散領域が形成された前記半導体基板を酸化処理して、前記トンネル拡散領域および第２拡散領域上に厚い酸化膜を形成する酸化処理工程と、
前記第２拡散領域上に形成された厚い酸化膜を第２アライメントキーとしてマスク合わせを行い、前記トンネル窓を形成するトンネル窓形成工程とを有することを特徴とする半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トンネル窓を有する半導体記憶装置の製造方法に関する。
【背景技術】
【０００２】
トンネル窓を有する半導体記憶装置では、半導体基板の表層部にメモリトランジスタのトンネル拡散領域が形成されており、メモリトランジスタのゲート領域の一部に形成されたトンネル窓が、前記トンネル拡散領域に接続されている。このようなトンネル窓を有する半導体記憶装置の製造方法が、例えば、特開平１１−１２６８３４号公報（特許文献１）に開示されている。
【０００３】
図３（ａ）〜（ｄ）および図４（ａ），（ｂ）は、トンネル窓を有する半導体記憶装置９０の従来の製造方法を示す工程別断面図である。
【０００４】
最初に、図３（ａ）に示すように、シリコン（Ｓｉ）半導体基板１上に酸化膜（ＳｉＯ）２を形成し、次いで窒化膜（ＳｉＮ）３を形成する。尚、破断線の左側にある領域Ａは、マスク合わせの基準であるアライメントキーが配置される半導体基板１の端部領域を示しており、破断線の右側にある領域Ｂは、メモリトランジスタが形成される領域を示している。
【０００５】
次に、図３（ｂ）に示すように、酸化膜２と窒化膜３をパターニングして、図中の矢印で示したＬＯＣＯＳ（LOCal Oxidation of Silicon）形成領域Ｌを開口する。
【０００６】
次に、図３（ｃ）に示すように、パターニングされた窒化膜３をマスクにして半導体基板１を熱酸化し、ＬＯＣＯＳ４を形成する。
【０００７】
次に、図３（ｄ）に示すように、窒化膜３を除去する。これにより、領域Ａでは、酸化膜２とＬＯＣＯＳ４の段差を利用した、マスク合わせの基準であるアライメントキーＫが配置される。また、領域Ｂでは、酸化膜２をゲート酸化膜とするゲート領域Ｇが配置される。
【０００８】
次に、図４（ａ）に示すように、領域ＡにあるアライメントキーＫを用いてマスク合わせを行い、領域Ｂにメモリトランジスタのトンネル拡散領域５を形成する。
【０００９】
最後に、図４（ｂ）に示すように、領域Ａにある同じアライメントキーＫを用いてマスク合わせを行い、領域Ｂにメモリトランジスタのトンネル窓６を形成する。
【００１０】
以上で、半導体基板１の表層部に、メモリトランジスタのトンネル拡散領域５が形成され、メモリトランジスタのゲート領域Ｇの一部に形成されたトンネル窓６が、トンネル拡散領域５に接続されてなる半導体記憶装置９０が製造される。
【特許文献１】特開平１１−１２６８３４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図３（ａ）〜（ｄ）および図４（ａ），（ｂ）に示した半導体記憶装置９０の製造方法においては、トンネル拡散領域５の形成とトンネル窓６の形成は、どちらも領域ＡにあるアライメントキーＫに合わせて行われる。一方、別の観点から見ると、トンネル拡散領域５とトンネル窓６の配置関係は、アライメントキーＫを介した間接的な関係にある。このため、トンネル拡散領域５とトンネル窓６のアライメントずれが発生し易い。また、上記アライメントずれがあっても不良品とならないように、トンネル拡散領域５とトンネル窓６のアライメントずれに対する寸法余裕度を大きく設定すると、半導体記憶装置９０が大型化してしまう。
【００１２】
そこで本発明の目的は、トンネル拡散領域とトンネル窓のアライメントずれを抑制することができ、大型化することのない半導体記憶装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
請求項１に記載の発明は、半導体基板の表層部に、メモリトランジスタのトンネル拡散領域が形成され、前記メモリトランジスタのゲート領域の一部に形成されたトンネル窓が、前記トンネル拡散領域に接続されてなる半導体記憶装置の製造方法であって、前記半導体基板上に酸化膜を形成する酸化膜形成工程と、前記半導体基板上にＬＯＣＯＳを形成し、当該ＬＯＣＯＳに囲まれた領域にある前記酸化膜を、前記ゲート領域および第１アライメントキーとするＬＯＣＯＳ形成工程と、前記第１アライメントキーを用いてマスク合わせを行い、前記ゲート領域にトンネル窓を形成すると共に、前記第１アライメントキー内に第２窓を形成する窓形成工程と、前記第２窓を第２アライメントキーとしてマスク合わせを行い、前記トンネル拡散領域を形成するトンネル拡散領域形成工程とを有することを特徴としている。
【００１４】
これによれば、最初に、酸化膜とＬＯＣＯＳの段差による第１アライメントキーを用い、マスク合わせを行ってトンネル窓を形成する。この時、第１アライメントキー内にも、トンネル窓と同様の第２窓を同時に形成しておく。第１アライメントキ−内でなくても、第1アライメントと同時に広いＫの領域を作製し、その領域内で形成してもよい。
【００１５】
この方法では、トンネル窓と第２窓が、同じマスクの別位置に配置され、正確な配置関係で形成される。次に、第２窓を第２アライメントキーとして用い、マスク合わせを行って、トンネル拡散領域を形成する。この場合には、第２窓とトンネル窓が正確な配置関係にあるため、再び第１アライメントキーを用いてトンネル拡散領域を形成する場合に較べて、トンネル窓に対するトンネル拡散領域のアライメントずれが発生し難い。また、トンネル窓とトンネル拡散領域のアライメントずれに対する寸法余裕度を小さく設定できるため、当該半導体記憶装置を小型化することができる。
【００１６】
請求項２に記載の発明は、半導体基板の表層部に、メモリトランジスタのトンネル拡散領域が形成され、前記メモリトランジスタのゲート領域の一部に形成されたトンネル窓が、前記トンネル拡散領域に接続されてなる半導体記憶装置の製造方法であって、前記半導体基板上に酸化膜を形成する酸化膜形成工程と、前記半導体基板上にＬＯＣＯＳを形成し、当該ＬＯＣＯＳに囲まれた領域にある前記酸化膜を、前記ゲート領域および第１アライメントキーとするＬＯＣＯＳ形成工程と、前記第１アライメントキーを用いてマスク合わせを行い、前記ゲート領域にトンネル拡散領域を形成すると共に、前記第１アライメントキー内に第２拡散領域を形成する拡散領域形成工程と、前記トンネル拡散領域および第２拡散領域が形成された前記半導体基板を酸化処理して、前記トンネル拡散領域および第２拡散領域上に厚い酸化膜を形成する酸化処理工程と、前記第２拡散領域上に形成された厚い酸化膜を第２アライメントキーとしてマスク合わせを行い、前記トンネル窓を形成するトンネル窓形成工程とを有することを特徴としている。
【００１７】
これによれば、最初に、酸化膜とＬＯＣＯＳの段差による第１アライメントキーを用い、マスク合わせを行ってトンネル拡散領域を形成する。この時、第１アライメントキー内にも、トンネル拡散領域と同様の第２拡散領域を同時に形成しておく。この方法では、トンネル拡散領域と第２拡散領域が、同じマスクの別位置に配置され、正確な配置関係で形成される。次に、トンネル拡散領域および第２拡散領域が形成された半導体基板をウェット酸化処理すると、トンネル拡散領域や第２拡散領域のように不純物が拡散された領域上では、周りの不純物が拡散されていない領域上に較べて、酸化膜が厚く形成される。従って、第１アライメントキー内にある第２拡散領域上に形成された厚い酸化膜を、第２アライメントキーとして用いることができる。第１アライメントキ−内でなくても、第1アライメントと同時に広いＫの領域を作製し、その領域内で第２アライメントキ-を形成してもよい。尚、この第２アライメントキーは、トンネル拡散領域と第２拡散領域の正確な配置関係を保存している。次に、上記の第２アライメントキーを用いてマスク合わせを行い、トンネル窓を形成する。この場合には、第２アライメントキー（第２拡散領域）とトンネル拡散領域が正確な配置関係にあるため、再び第１アライメントキーを用いてトンネル窓を形成する場合に較べて、トンネル拡散領域に対するトンネル窓のアライメントずれが発生し難い。また、トンネル窓とトンネル拡散領域のアライメントずれに対する寸法余裕度を小さく設定できるため、当該半導体記憶装置を小型化することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
（第１の実施形態）
図１（ａ），（ｂ）は、本実施形態の製造方法を示す、半導体記憶装置１００の製造工程別断面図である。尚、図３（ａ）〜（ｄ）および図４（ａ），（ｂ）と同様に、図１（ａ），（ｂ）においても、破断線の左側にある領域Ａは、マスク合わせの基準であるアライメントキーが配置される半導体基板１の端部領域を示しており、破断線の右側にある領域Ｂは、メモリトランジスタが形成される領域を示している。
【００１９】
図１（ａ），（ｂ）に示す半導体記憶装置１００の製造方法において、図１（ａ）に至るまでの工程は、図３（ａ）〜（ｄ）に示した工程と同じである。即ち、酸化膜形成工程により、図１（ａ）に示すシリコン（Ｓｉ）半導体基板１上に、酸化膜（ＳｉＯ）２を形成する。次いで、窒化膜（ＳｉＮ）を形成し、図３（ｂ）〜（ｄ）で説明したＬＯＣＯＳ形成工程により、半導体基板１上に図１（ａ）に示すＬＯＣＯＳ４を形成する。これにより、窒化膜（ＳｉＮ）を除去した後のＬＯＣＯＳ４に囲まれた領域にある酸化膜２は、ゲート領域Ｇおよび第１アライメントキーＫとなる。
【００２０】
従来の製造方法では、図４（ａ）で示したように、次に第１アライメントキーＫを用いて、領域Ｂにメモリトランジスタのトンネル拡散領域５を先に形成していた。これに対して本実施形態の製造方法においては、図１（ａ）に示すように、第１アライメントキーＫを用いてマスク合わせを行い、ゲート領域Ｇにトンネル窓６を先に形成すると共に、第１アライメントキーＫ内に第２窓６ａを形成する。
【００２１】
次に、図１（ｂ）に示すように、第２窓６ａを第２アライメントキーＫａとして、マスク合わせを行い、ゲート領域Ｇにトンネル拡散領域５を形成する。
【００２２】
以上で、半導体基板１の表層部に、メモリトランジスタのトンネル拡散領域５が形成され、メモリトランジスタのゲート領域Ｇの一部に形成されたトンネル窓６が、トンネル拡散領域５に接続されてなる半導体記憶装置１００が製造される。
【００２３】
上記製造方法によれば、最初に、酸化膜２とＬＯＣＯＳ４の段差による第１アライメントキーＫを用い、マスク合わせを行ってトンネル窓６を形成する。この時、第１アライメントキーＫ内にも、トンネル窓６と同様の第２窓６ａを同時に形成しておく。この方法では、トンネル窓６と第２窓６ａが、同じマスクの別位置に配置され、正確な配置関係で形成される。次に、第２窓６ａを第２アライメントキーＫａとして用い、マスク合わせを行って、トンネル拡散領域５を形成する。この場合には、第２窓６ａとトンネル窓６が正確な配置関係にあるため、従来のように再び第１アライメントキーＫを用いてトンネル拡散領域５を形成する場合に較べて、トンネル窓６に対するトンネル拡散領域５のアライメントずれが発生し難い。また、トンネル窓６とトンネル拡散領域５のアライメントずれに対する寸法余裕度を小さく設定できるため、当該半導体記憶装置１００を小型の半導体記憶装置とすることができる。
（第２の実施形態）
第１実施形態の半導体記憶装置の製造方法では、トンネル窓と同時に第２窓を第１アライメントキー内に形成し、第２窓を第２アライメントキーとして、ゲート領域にトンネル拡散領域を形成した。本実施形態の半導体記憶装置の製造方法では、トンネル拡散領域と同時に第２拡散領域を第１アライメントキー内に形成し、第２拡散領域を用いて第２アライメントキーを形成し、それをトンネル窓のマスク合わせに利用する半導体記憶装置の製造方法に関する。
【００２４】
図２（ａ）〜（ｃ）は、本実施形態の製造方法を示す、半導体記憶装置１１０の製造工程別断面図である。尚、第１実施形態の場合と同様に、図２（ａ）〜（ｃ）においても、破断線の左側にある領域Ａは、マスク合わせの基準であるアライメントキーが配置される半導体基板１の端部領域を示しており、破断線の右側にある領域Ｂは、メモリトランジスタが形成される領域を示している。また、図２（ａ）〜（ｂ）に示す半導体記憶装置１１０の製造方法においても、図２（ａ）に至るまでの工程は図３（ａ）〜（ｄ）に示した工程と同じであり、その説明は省略する。
【００２５】
本実施形態の製造方法においては、図２（ａ）に示すように、第１アライメントキーＫを用いてマスク合わせを行い、ゲート領域Ｇにトンネル拡散領域５を先に形成すると共に、第１アライメントキーＫ内に第２拡散領域５ｂを形成する。
【００２６】
次に、トンネル拡散領域５および第２拡散領域５ｂが形成された半導体基板１をウェット酸化処理する。これによって、図２（ｂ）に示すように、トンネル拡散領域５や第２拡散領域５ｂのように不純物が拡散された領域上では、周りの不純物が拡散されていない領域上に較べて、厚い酸化膜２ａ，２ｂが形成される。
【００２７】
次に、図２（ｃ）に示すように、第２拡散領域５ｂ上に形成された厚い酸化膜２ｂを第２アライメントキーＫｂとして用い、マスク合わせを行って、ゲート領域Ｇにトンネル窓６を形成する。
【００２８】
以上で、半導体基板１の表層部に、メモリトランジスタのトンネル拡散領域５が形成され、メモリトランジスタのゲート領域Ｇの一部に形成されたトンネル窓６が、トンネル拡散領域５に接続されてなる半導体記憶装置１１０が製造される。
【００２９】
上記製造方法によれば、最初に、酸化膜２とＬＯＣＯＳ４の段差による第１アライメントキーＫを用い、マスク合わせを行ってトンネル拡散領域５を形成する。この時、第１アライメントキーＫ内にも、トンネル拡散領域５と同様の第２拡散領域５ｂを同時に形成しておく。この方法では、トンネル拡散領域５と第２拡散領域５ｂが、同じマスクの別位置に配置され、正確な配置関係で形成される。次に、トンネル拡散領域５および第２拡散領域５ｂが形成された半導体基板１を酸化処理すると、トンネル拡散領域５や第２拡散領域５ｂのように不純物が拡散された領域上では、周りの不純物が拡散されていない領域上に較べて、厚い酸化膜２ａ，２ｂが形成される。従って、第１アライメントキーＫ内にある第２拡散領域５ｂ上に形成された厚い酸化膜２ｂを、第２アライメントキーＫｂとして用いることができる。尚、この第２アライメントキーＫｂは、トンネル拡散領域５と第２拡散領域５ｂの正確な配置関係を保存している。次に、上記の第２アライメントキーＫｂを用いてマスク合わせを行い、トンネル窓６を形成する。この場合には、第２アライメントキーＫｂ（第２拡散領域５ｂ）とトンネル拡散領域５が正確な配置関係にあるため、従来のように再び第１アライメントキーＫを用いてトンネル窓６を形成する場合に較べて、トンネル拡散領域５に対するトンネル窓６のアライメントずれが発生し難い。また、トンネル窓６とトンネル拡散領域５のアライメントずれに対する寸法余裕度を小さく設定できるため、当該半導体記憶装置１１０を小型化することができる。
【図面の簡単な説明】
【００３０】
【図１】（ａ），（ｂ）は、第１実施形態の半導体記憶装置の製造方法を示す、製造工程別断面図である。
【図２】（ａ）〜（ｃ）は、第２実施形態の半導体記憶装置の製造方法を示す、製造工程別断面図である。
【図３】（ａ）〜（ｄ）は、従来の半導体記憶装置の製造方法を示す、製造工程別断面図である。
【図４】（ａ），（ｂ）は、従来の半導体記憶装置の製造方法を示す、製造工程別断面図である。
【符号の説明】
【００３１】
９０，１００，１１０  半導体記憶装置
１  半導体基板
２  酸化膜
２ａ，２ｂ  厚い酸化膜
４  ＬＯＣＯＳ
５  トンネル拡散領域
５ｂ  第２拡散領域
６  トンネル窓
６ａ  第２窓
Ｋ  第１アライメントキー
Ｋａ，Ｋｂ  第２アライメントキー
【図１】
2005340654.tif 000003
【図２】
2005340654.tif 000004
【図３】
2005340654.tif 000005
【図４】
2005340654.tif 000006