(57)【要約】【課題】  基板の検査に当たり、信頼性良くかつ効率の良い検査信号が検出できるセンサ及び検査装置を提供する。【解決手段】 アンテナＭＯＳ１をアンテナとして用いるため、ゲートとソース及びドレインを電気的に接続してＭＯＳ型トランジスタが内包するインピーダンスの影響を低減している。２，３、４はアンテナＭＯＳ１の検出結果を出力信号として出力するか否かのスイッチ回路を構成するＭＯＳであり、アドレス信号が入力されていない場合にはＭＯＳ４が動作状態であり、出力信号は出力されない状態に維持されている。アドレス信号が入力されるとＭＯＳ４のゲート入力が“０”レベルとなり、ＭＯＳ４が非動作状態（オフ状態）に制御される。そして、ＭＯＳ２，３のゲートには“１”レベルとなりそれぞれ動作状態（オン状態）となる。このため、アンテナＭＯＳ１も検出結果が出力信号として出力される。【選択図】      図２
2005294466.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳ型トランジスタをセンサ検出素子として用いるセンサであって、
ＭＯＳ型トランジスタのゲートとソース及びドレインを電気的に接続し、アンテナ素子とすることを特徴とするセンサ。
【請求項２】
ＭＯＳ型トランジスタのゲートとソース及びドレインを導体で電気的に接続し、前記導体の少なくとも一部を電極として検査対象に対向して位置決め可能に配設することを特徴とする請求項１記載のセンサ。
【請求項３】
前記電極は、前記検査対象よりの検査信号を検出するセンサ電極と、前記ＭＯＳ型トライジスタのゲートと絶縁層を介して近接位置に配設されたゲート電極とを含み、
更に、前記ＭＯＳ型トランジスタのソースと前記センサ電極とを接続する第１の接続導体と、
前記ＭＯＳ型トランジスタのドレインと前記センサ電極とを接続する第２の接続導体と、
前記ゲート電極と前記センサ電極とを接続する第３の接続導体とを有することを特徴とする請求項２記載のセンサ。
【請求項４】
更に、前記センサ電極とＭＯＳ型トランジスタ表面間に前記センサ電極と所定距離離間した位置に対向して下部電極を設けることを特徴とする請求項３記載のセンサ。
【請求項５】
前記センサ電極及び下部電極とやや離れた外側周囲にほぼ平行して所定幅のリング状電極を設けることを特徴とする請求項４記載のセンサ。
【請求項６】
前記リング状電極は、互いに絶縁層を介して２重に設けられていることを特徴とする請求項５記載のセンサ。
【請求項７】
更に、前記リング状電極にやや離れた最外側周囲に前記リング状電極にほぼ平行して所定幅のガード電極を設け、前記ガード電極は接地レベルに維持されていることを特徴とする請求項５又は請求項６記載のセンサ。
【請求項８】
前記センサ電極の上部にＰＺＴ層を形成することを特徴とする請求項３乃至請求項７のいずれかに記載のセンサ。
【請求項９】
請求項１乃至請求項８のいずれかのセンサを備えることを特徴とする検査装置。
【請求項１０】
前記センサを複数連続して並べて配設することを特徴とする請求項９記載の検査装置。
【請求項１１】
請求項２乃至請求項８のいずれかのセンサを前記検査対象に近接して位置決めし、交流検査信号を印加して前記検査対象に検査信号を供給することを特徴とする請求項９又は請求項１０記載の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電体に印加されている検査信号を検査可能な検査信号検出センサ及び該センサを用いた検査装置に関し、例えば、テレビジョン受像機、パーソナルコンピュータ（パソコン）などに使用可能な液晶パネルの検査に適したセンサ及び該センサを用いた検査装置に関するものである。
【背景技術】
【０００２】
液晶パネルの大型化、高精細化に伴い検査の高速化が要求されている。このため、特許文献１記載の発明は、電界効果型トランジスタを用いた電位センサで検査しており、特許文献１記載の電位センサは図１０に示す様に、電界効果型トランジスタ１とスイッチ回路３とを組み合わせ、画素電極２の電圧を検出する電位センサであり、スイッチ回路３をＯＮ、ＯＦＦする動作に応じて、ＯＮの状態で、電界効果型トランジスタ１のゲート端子へゲート・ソース間電圧を印加して電界効果型トランジスタ１を動作させ、ＯＦＦの状態で、スイッチ回路３を高インピーダンスの状態とし電界効果型トランジスタ１を動作させ、検査対象物である液晶パネル９の画素電圧６の信号をエアーギャップ７を介して検出することで画素電極２の断線または短絡状態の検査を行っていた。
【０００３】
また、特許文献２に記載の発明は、図１１に示す様に、液晶ディスプレイ基板１上に配列された画素電極５に対向して検査基板２１上にソース電極２４、半導体２３、ドレイン電極２５からなるスイッチ素子を配列し、この検査基板２１を画素電極５に接近させて画素電極５をソース電極２４、ドレイン電極２５を有する電界効果トランジスタのゲート電極とし、画素電極５への正常な電圧印加によりソース電極２４及びドレイン電極２５間を導通させ、この導通を検出していた。
【０００４】
【特許文献１】特開２００１−１３３４８７
【特許文献２】特開平１０−６２４７４号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の特許文献１、２の方法における検査原理を等価回路で示すと図１２に示す回路となっていた。図１２において、（Ｖ）は検査対象の導体に印加される検査信号、（Ｃｓ）は検査対象導体とセンサの検出電極との静電結合容量、（Ｃｉ）は電界効果型トランジスタの有する容量、（Ｖout）はセンサの検出電位である。
【０００６】
図１２の等価回路において、
（Ｖ−Ｖout）Ｃｓ＝Ｃｉ・Ｖout
【０００７】
よって、
Ｖout＝｛（Ｃｓ）／（Ｃｉ＋Ｃｓ）｝×Ｖ
＝〔１／｛（Ｃｉ／Ｃｓ）＋１｝〕×Ｖ
となる。従って、センサにおける検出電位（Ｖout）を大きくするためには（Ｃｉ）を小さくするか、あるいは（Ｃｓ）を大きくすると（Ｃｉ／Ｃｓ）が小さくなり、検査対象導体に印加した検査信号電位（Ｖ）に近づく。
【０００８】
本発明は以上の点に着目してなされたもので、（Ｃｉ／Ｃｓ）を小さくして効率の良い検査信号の検出が可能なセンサ及び凱旋差を用いた検査装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は上述した目的を達成する一手段として例えば以下の構成を備える。
【００１０】
即ち、ＭＯＳ型トランジスタをセンサ検出素子として用いるセンサであって、ＭＯＳ型トランジスタのゲートとソース及びドレインを電気的に接続し、アンテナ素子とすることを特徴とする。
【００１１】
そして例えば、ＭＯＳ型トランジスタのゲートとソース及びドレインを導体で電気的に接続し、前記導体の少なくとも一部を電極として検査対象に対向して位置決め可能に配設することを特徴とする。
【００１２】
また例えば、前記電極は、前記検査対象よりの検査信号を検出するセンサ電極と、前記ＭＯＳ型トライジスタのゲートと絶縁層を介して近接位置に配設されたゲート電極とを含み、更に、前記ＭＯＳ型トランジスタのソースと前記センサ電極とを接続する第１の接続導体と、前記ＭＯＳ型トランジスタのドレインと前記センサ電極とを接続する第２の接続導体と、前記ゲート電極と前記センサ電極とを接続する第３の接続導体とを有することを特徴とする。
【００１３】
また例えば、更に、前記センサ電極とＭＯＳ型トランジスタ表面間に前記センサ電極と所定距離離間した位置に対向して下部電極を設けることを特徴とする。
【００１４】
更に例えば、前記センサ電極及び下部電極とやや離れた外側周囲にほぼ平行して所定幅のリング状電極を設けることを特徴とする。あるいは、前記リング状電極は、互いに絶縁層を介して２重に設けられていることを特徴とする。
【００１５】
また例えば、更に、前記リング状電極にやや離れた最外側周囲に前記リング状電極にほぼ平行して所定幅のガード電極を設け、前記ガード電極は接地レベルに維持されていることを特徴とする。更に例えば、前記センサ電極の上部にＰＺＴ層を形成することを特徴とする。
【００１６】
また、以上に記載したセンサを備える検査装置とすることを特徴とする。更に、例えば、前記センサを複数連続して並べて配設することを特徴とする。
【００１７】
更に、以上のいずれかのセンサを前記検査対象に近接して位置決めし、交流検査信号を印加して前記検査対象に検査信号を供給する検査装置とすることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、検査対象導電部に印加されている検査信号を高精度かつ能率よく検出することができるセンサ及び該センサを用いた検査装置を提供できる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明に係る一実施の形態例を詳細に説明する。
〔第１の実施の形態例〕
【００２０】
まず図１を参照して本発明が適用される検査対象導体よりの検査信号を検出するセンサの検出原理を説明する。図１は本実施の形態例の検査対象導体よりの検査信号を検出するセンサ部の等価回路図である。
【００２１】
図１において、（Ｖ）は検査対象の導体に印加される検査信号、（Ｃｓ）は検査対象導体とセンサの検出電極との静電結合容量、（Ｃｉ）は検査信号を検出した場合におけるセンサの有する容量成分、（Ｖout）はセンサの検出電位である。
【００２２】
図１の等価回路においては、図１０に示す従来のセンサの等価回路と比較して、センサにフィードバック回路を形成し、検査信号を検出した場合におけるセンサの有する容量成分（Ｃｉ）を最小化する構成としている。
【００２３】
よって、Ｖout＝〔１／｛（Ｃｉ／Ｃｓ）＋１｝〕×Ｖ
におけるＣｉが最小化され、センサより高い検出電位（Ｖout）を得られる構成としている。
【００２４】
具体的な検査部の回路を図２に示す。図２は本実施の形態例の検査信号を検出するセンサの回路構成を示す図である。
【００２５】
図２において、１は詳細を後述するアンテナＭＯＳであり、ＭＯＳ型トランジスタ、例えばＭＯＳＦＥＴ（フローティングゲートＭＯＳＦＥＴ）で構成されている。本実施の形態例では、アンテナＭＯＳ１をスイッチング素子として用いるのではなく、いわばアンテナとして用いるため、ゲートとソース及びドレインを電気的に接続したフィードバック回路構成としており、ＭＯＳ型トランジスタが内包するインピーダンスの影響を低減し、効率の良い給電効率及び検出結果を得ることとしている。
【００２６】
かつ本実施の形態例では表面にＰＺＴ層を形成している。このＰＺＴ層を設ける趣旨及び利点は第２の実施の形態例で詳細に説明する。このＰＺＴ層は必ず備えなければならないものではなく、ＰＺＴ層を備えなくとも良好な検出が行えることは勿論である。アンテナＭＯＳの詳細は後述する。
【００２７】
２，３、４はアンテナＭＯＳ１の検出結果を出力信号として出力するか否かのスイッチ回路を構成するＭＯＳであり、アドレス信号が入力されていない場合にはＭＯＳ４が動作状態であり、出力信号は出力されない状態に維持されている。
【００２８】
ここで、アドレス信号が入力されるとＭＯＳ４のゲート入力が“０”レベルとなり、ＭＯＳ４が非動作状態（オフ状態）に制御される。そして、ＭＯＳ２，３のゲートには“１”レベルとなりそれぞれ動作状態（オン状態）となる。このため、アンテナＭＯＳ１も検出結果が出力信号として出力される。
【００２９】
この図２の回路の動作タイミングチャートを図３に示す。センサ１個の検査信号検出は、図３に示すように検査信号として印加される交流信号の１周期分の信号レベルを検出すれば、検査対象導体に検査信号が流れてきているか否かを十分に検出することが可能であり、短時間での検査が可能である。
【００３０】
次に図２のアンテナＭＯＳ１の詳細構造を図４及び図５を参照して以下に説明する。図４は本実施の形態例のセンサ部のアンテナＭＯＳの構成例を説明するための平面図、図５は本実施の形態例のセンサ部のアンテナＭＯＳの構成例を模式的に示した断面図である。
【００３１】
図４において、１０はアンテナＭＯＳ本体部、２０はアンテナＭＯＳ本体部１０の周囲に形成された内側リング導体、３０は内側リング導体２０の外側周囲に形成された外側リング導体、４０は外側リング導体３０の外側に形成された隣接するセンサあるいは検査対象導体よりの影響をガードする接地レベルに維持されたガードリング導体である。ガードリング導体４０は、スルーホール４１により対向する下側のガードリング導体４２と接続され、更に図５の下部に示すＭＯＳ型トランジスタ両端部近傍において接地レベルに制御されている。
【００３２】
図４に示す表面パターンに対して、断面構成は図５に示す構成を備えている。図５において、３００は検査対象基板、２５０は検査対象基板上に配設された検査対象導体である。検査対象導体には不図示の検査信号供給部からの検査信号が印加されている。
【００３３】
また、内側リング導体２０及び外側リング導体３０は絶縁層により所定距離離間して対向して配設されたフローティング状態の一組の導体（２０と２２及び３０と３２）から構成されており、各導体間には絶縁層が形成されている。これにより、各導体間に静電容量を有する構成となり、図中に示すように等価回路で示すと各導体間を静電容量（コンデンサ）で接続した構成としている。
【００３４】
従って、この両リング導体２０，３０がない場合における検査対象導体とガードリング導体４０間、アンテナＭＯＳ本体部１０とガードリング導体５０間の電気的結合による検査信号検出時のリーク量を大幅に減らすことができる。これにより、結果としてセンサ本体部１０での検出効率が向上し、高レベルのかつ高精度の検査信号が検出できる。
【００３５】
そしてセンサ本体部１０においては、図５に示すように、検査対象導体２５０よりの検査信号を受電するため、センサ導電薄膜（例えばアルミ箔で構成）１１の両端部をスルーホールでＭＯＳ型トランジスタのソース層１５１及びドレイン層１５２に接続し、該センサ導電薄膜１１と絶縁層を介してほぼ対向して設けられた下部導電薄膜１４の両端部はＭＯＳ型トランジスタのソース層１５１外側のＮ+層１５３とドレイン層１５２外側のＮ+層１５４と接続している。
【００３６】
同じく、ソース層１５１とドレイン層１５２間のゲート層を構成するN Well層１５５に近接してゲート薄膜５５が配設されており、フローティングゲート構造としている。更に、このゲート薄膜５５の一部をスルーホールでセンサ導電薄膜１１と接続している。
【００３７】
これにより、ＭＯＳトランジスタ部分のソース層１５１及びドレイン層１５２とゲート薄膜５５との間をほぼ同電位に制御できる。この結果、高感度な特性を損なうことなく、ゲート薄膜５５とＭＯＳトランジスタ部分のゲート層（N Well層１５５のゲート薄膜５５対向部）間のカップリング容量をほとんど無視できる程度に抑えることができる。
【００３８】
なお、実装時においては、センサ表面には保護膜とセンサ電極として、例えばＰＶＤＦモールド層が形成されており、導電薄膜やセラミック強誘電体（ＰＺＴ）、リング導体を保護し、セラミック強誘電体（ＰＺＴ）との多層膜構造を形成している。
【００３９】
本実施の形態例ではこのようにしたＭＯＳ型トランジスタのドレイン、ソース、ゲートをそれぞれ電気的に接続した状態として図２のアンテナＭＯＳ１として示す回路構成を実現して、空間及び検査導体（配線）とのインピーダンス整合を取りやすくし、高感度の検査信号検出を実現している。
【００４０】
このように、ＭＯＳ型トランジスタのドレイン、ソース、ゲートをそれぞれ電気的に接続した状態として、高インピーダンス状態を実現し、検査導体より受信した電力を効率良く検出信号として出力できる。
【００４１】
なお、実際の製品では、アンテナＭＯＳ１の大きさとしては例えば、縦長さ１０００μｍ、横幅１０μｍに構成している。そしてこのセンサを検査対象の仕様に従って必要数連続して並べて製作する。
【００４２】
本実施の形態例のＰＺＴ膜及びＰＶＤＦ膜を成膜温度２００度Ｃの条件で膜厚を換えて形成した場合の周波数―出力電圧特性を図６に示す。図６は本実施の形態例のＰＺＴ膜及びＰＶＤＦ膜を成膜温度２００度Ｃの条件で膜厚を換えて形成した場合の周波数―出力電圧特性をグラフ表示した図である。
【００４３】
図６は、成膜電力１００Ｗで５４ｎｍのＰＺＴ膜の膜厚を形成した例、３００Ｗで９０ｎｍの膜厚を形成した例を示しており、サイン波形プラスマイナス１０Ｖの検査信号を供給した場合のセンサ電極検出結果である。
【００４４】
図６に示すように、１００Ｗで５４ｎｍの膜厚を形成した例では、共振特性が顕著に生じ、共振周波数で高い検出電圧が形成される。これは、供給電力が少ない場合にはスパッタレートが落ち、ゆっくりと成膜されるためであるとおもわれ、ＰＺＴの結晶構造が揃った、共振特性のよいＰＺＴとなることが確認できた。
【００４５】
以上説明したように本実施の形態例によれば、センサ内部にフィードバック回路を構成したため、検査信号を効率よく検出することが可能となった。実験によれば、数１０倍以上の電圧検出感度が確認できた。
【００４６】
（第２の実施の形態例）
以上の説明においては、センサ表面には保護層としてＰＶＤＦモールド層を形成していた。しかし、本発明は以上の例に限定されるものではなく、例えばＰＺＴ層のみを形成しても良い。
【００４７】
センサ表面に強誘電体層、例えばＰＺＴ層を形成した本発明に係る第２の実施の形態例を説明する。第２の実施の形態例においても、センサ部の構成は上述した第１の実施の形態例と全く同一のものを採用できるが、以上の例に限定されるものではなく、センサ表面にＰＺＴ層を形成しているものであれば他の構成に限定されない。
【００４８】
ＰＺＴは、チタン酸鉛（ＰｂＴｉＯ3）とジルコン酸鉛（ＰｂＺｒＯ3）を混合したセラミックスであり、強誘電体で誘電率は室温で約２０００〔Ｆ／ｍ〕、キュリー点は約３００度Ｃである。
【００４９】
強誘電体はキュリー点以下の温度では分極作用があり、キュリー点以上の温度に加熱して分極処理を行うと圧電性と焦電特性を有するものとなる。このため、固有の共振特性を備える薄膜層となり、検査信号としてＰＺＴ層の共振周波数付近の信号を検査信号として用いるとＰＺＴ層が検査信号の共振回路として動作する。
【００５０】
その結果、被検査対象導体とセンサ間の静電結合状態が共振回路を介した直接接続状態と成る。
【００５１】
第２の実施の形態例の構成を図７及び図８を参照して以下に説明する。図７は第２の実施の形態例のセンサによる検査対象導体検査状態時の構成を示す図、図８は図７に示す第２の実施の形態例のセンサによる検査対象導体検査状態時の等価回路構成を示す図である。
【００５２】
第２の実施の形態例においても、ＭＯＳ型トランジスタをアンテナとして用い、ゲートとソース及びドレインを電気的に接続してＭＯＳ型トランジスタが内包するインピーダンスの影響を低減し、効率の良い給電効率及び検出結果を得ている。そして、表面にＰＺＴ層を形成している。ＰＺＴ層の厚さは第１の実施の形態例と同様に約１００ｎｍとできる。
【００５３】
図７において、１００がセンサ電極、２００が検査信号を給電する給電電極、１１０がセンサ電極１００の表面に形成されたＰＺＴ層、２１０が給電電極２００の表面に形成されたＰＺＴ層である。
【００５４】
また、３５３は波形整形回路、３５４は検査装置、３５０は交流検査信号を供給する検査信号供給回路である。
【００５５】
検査対象基板３００の表面に配設された検査対象である導体配線パターン２５０の一方端部近傍に給電電極２００のＰＺＴ層２１０を密着あるいはわずかに離間して配置する。
【００５６】
そして検査信号供給回路３５０を起動して給電電力に交流検査信号を供給する。供給された検査信号は、検査対象２５０を介してセンサ電極１００に到達し、センサ電極１００で検出された検査信号は波形整形回路３５３で波形整形されて検査装置３５４に送られる。
【００５７】
以上の検査装置の給電電極２００〜センサ電極１００までの構成における交流検査信号供給時の等価回路が図８である。
【００５８】
図８において、図７の構成に対応する等価回路には同一の参照番号を付し対応関係を明確化している。センサ電極１００及び給電電極２００は、上述したようにフローティングゲートＭＯＳトランジスタのソース、ドレイン、ゲートの各部を接続してアンテナＭＯＳとして用いる構成であり、ＭＯＳトランジスタの有する容量成分をフィードバック回路でフィードバックした図８に示す等価回路となる。
【００５９】
又、Ｒは検査対象導体２５０の内部抵抗値、（Ｃｓ１，Ｃｓ２）は検査対象導体２５０の有する静電容量成分を表している。
【００６０】
第２の実施の形態例では、センサ電極１００と給電電極２００の表面（検査対象面）にはＰＺＴ層が形成されており、検査信号としてＰＺＴ層の共振周波数の検査信号を提供した場合には、ＰＺＴ層１１０，２１０の等価回路は図８に示す共振回路となる。
【００６１】
例えばかかる共振回路の共振周波数（センサ電極１００における最大感度）は、
ｆｓ＝１／（２π√Ｌ１＊Ｃ１）、
ｆｐ＝１／（２π√（１／Ｃ１＋１／Ｃ０））
となるため、検査信号供給回路３５０が供給検査信号としてかかる共振周波数の信号を供給するように制御すれば、ＰＺＴ層１１０，２１０のインピーダンスは実質上無視できる程度に軽減させることができ、あたかもセンサ電極１００及び給電電極２００を直接検査対象導体２５０に接触させた場合に匹敵する検出感度を特性が得られる。
【００６２】
ＰＺＴの共振周波数の検査信号を供給すれば、あたかも検査対象導体に直接接続したかの状態を作り出すことができる。このため、非常に高精度での検査信号の検出が可能となる。
図９はＰＺＴ膜を成膜温度２００度Ｃの条件で膜厚を換えて形成した場合の周波数―出力電圧特性をグラフ表示した図である。
【００６３】
図９の例では、ＰＺＴ膜を成膜温度２００度Ｃの条件で膜厚を換えて形成した例を示している。成膜電力１００Ｗで５４ｎｍの膜厚を形成した例、３００Ｗで９０ｎｍの膜厚を形成した例、５００Ｗで１０２ｎｍの膜厚を形成した例を示しており、サイン波形プラスマイナス１０Ｖの検査信号を供給した場合のセンサ電極検出結果である。
【００６４】
図９に示すように、１００Ｗで５４ｎｍの膜厚を形成した例、３００Ｗで９０ｎｍの膜厚を形成した例では、広帯域での検出が可能であり、特に１００Ｗで５４ｎｍの膜厚を形成した場合には共振特性が顕著に生じ、共振周波数では非常に高い検出電圧が形成される。
【００６５】
このため、検査対象導体に流れる電流値の概略も測定可能となり、ＰＺＴ層を検査対象導体に密着させた状態では、検査対象導体の断線のみならず、検査対象導体の抵抗値まで測定可能となり、検査対象導体の変形なども検出可能となる。
【００６６】
更に、ＰＺＴ層を分極化した状態では、ＰＺＴ層がヒシテリシス特性を備える様になる。このため、調整抵抗で出力電圧レベルを調整してヒシテリシス特性の残留磁気が“０”となるポイントで出力電圧が“０”となるようにバイアス調整可能としている。
【００６７】
ＰＺＴ層を有するセンサよりの出力信号は、ＰＺＴ層の有するヒシテリシス特性に依存するため、センサ電極１００よりの出力にバイアス回路でバイアスを印加する構成を備えることによりセンサ電極１００よりの検出信号レベルと検査対象の検査部位の検出信号のレベルとを対応付けることができる。
【００６８】
実際の検査時においては、検査対象導電体パターンの検査部位にＰＺＴ膜を接触させ、ギャップがない状態に位置決めし、検査信号をＰＺＴの共振周波数とすることにより、検査対象電極とセンサ電極とをあたかも接触させたかのごとき特性が得られ、検査対象のわずかの電圧変化も検出できる。このため、絶縁層を介して検査対象とセンサ電極を対向させた状態であるにもかかわらず検査対象のわずかの電圧変化も検出でき、検査対象の抵抗成分の検出までも可能となる。
【００６９】
これにより、センサ電極が非接触でありながら検査対象の状態が高精度で検出でき、機械的強度の弱い液晶表示パネルのパターンであってもパターンを損傷することなく検査できる。
【００７０】
以上説明したように第２の実施の形態例によれば、より効率の良い検査結果が得られる。
【図面の簡単な説明】
【００７１】
【図１】本発明に係る一発明の実施の形態例のセンサ部の基本原理を説明するための等価回路図である。
【図２】本実施の形態例の検査信号を検出するセンサ部を含むセンサ回路の回路構成を示す図である。
【００７２】
【図３】図２に示すセンサ回路の動作タイミングチャート図である。
【図４】本実施の形態例のセンサ部のアンテナＭＯＳの構成例を説明するための平面図である。
【００７３】
【図５】本実施の形態例のセンサ部のアンテナＭＯＳの構成例を模式的に示した断面図である。
【図６】本実施の形態例のＰＺＴ膜及びＰＶＤＦ膜を成膜温度２００度Ｃの条件で膜厚を換えて形成した場合の周波数―出力電圧特性をグラフ表示した図である。
【００７４】
【図７】本発明に係る第２の実施の形態例のセンサによる検査対象導体検査状態時の構成を示す図である。
【図８】第２の実施の形態例のセンサによる検査対象導体検査状態時の等価回路構成を示す図である。
【００７５】
【図９】第２の実施の形態例のＰＺＴ膜厚を換えて形成した場合の周波数―出力電圧特性をグラフ表示した図である。
【図１０】従来の検査対象導体よりの検査信号を検出するセンサ部の構成を示す図である。
【００７６】
【図１１】従来の検査対象導体よりの検査信号を検出する他のセンサ部の他の構成を示す図である。
【図１２】従来の検査対象導体よりの検査信号を検出するセンサ部の等価回路の例を示す図である。
【符号の説明】
【００７７】
１    アンテナＭＯＳ
２，３、４    ＭＯＳ
１０    アンテナＭＯＳ本体部
１１    センサ電極（センサ薄膜）
２０、２２    内側リング導体
３０、３２    外側リング導体
４０、４２    ガードリング導体
４１    スルーホール
１５１    ソース層
１５２    ドレイン層
１５５    N Well層
２５０    検査対象導体
３００    検査対象基板
３５０    検査信号供給回路
３５３    波形整形回路
３５４    検査装置
【図１】
2005294466.tif 000003
【図２】
2005294466.tif 000004
【図３】
2005294466.tif 000005
【図４】
2005294466.tif 000006
【図５】
2005294466.tif 000007
【図６】
2005294466.tif 000008
【図７】
2005294466.tif 000009
【図８】
2005294466.tif 000010
【図９】
2005294466.tif 000011
【図１０】
2005294466.tif 000012
【図１１】
2005294466.tif 000013
【図１２】
2005294466.tif 000014