(57)【要約】  【構成】  撮影された２２８８画素×１７１２ラインの生画像データは、ＳＤＲＡＭ３６の生画像エリアに書き込まれ、その後２２８８画素×４ラインずつ読み出される。信号処理回路２４は、読み出された２２８８画素×４ラインの生画像データに基づいて４５７６画素×８ラインのＹＵＶデータを作成する。作成された４５７６画素×８ラインのＹＵＶデータはＪＰＥＧコーデック３２によって圧縮処理を施され、生成された４５７６画素×８ラインの圧縮ＹＵＶデータはＳＤＲＡＭ３６の圧縮画像エリアに書き込まれる。ＣＰＵ４２は、圧縮画像エリアに格納された４５７６画素×８ラインの圧縮ＹＵＶデータを記録媒体５０に記録される。ここで、信号処理回路２４の信号処理，ＪＰＥＧコーデック３２の圧縮処理および記録媒体４８への記録処理には、２２８８画素×４ラインに対応するサイズ毎に同期がかけられる。  【効果】  ＳＤＲＡＭのサイズを抑制できる。【選択図】  図１
2005167531.tif 000002
【特許請求の範囲】
【請求項１】
第１サイズの静止画像データを第１メモリエリアに書き込む第１書き込み手段、
前記第１メモリエリアに格納された静止画像データに前記第１サイズよりも小さい第２サイズずつ信号処理を施す処理手段、
前記処理手段によって生成された処理画像データを第２メモリエリアに書き込む第２書き込み手段、
前記第２メモリエリアに格納された処理画像データを前記第２サイズに対応する第３サイズずつ記録媒体に転送する転送手段、および
前記処理手段の処理動作および前記転送手段の転送動作に同期をかける同期手段を備える、画像処理装置。
【請求項２】
前記同期手段は、前記処理動作が１回完了したか否かを判別する処理判別手段、および前記転送動作が１回完了したか否かを判別する転送判別手段を含み、
前記転送手段は前記処理判別手段の判別結果が肯定的であるとき前記転送動作を１回行い、前記処理手段は前記転送判別手段の判別結果が肯定的であるとき前記処理動作を１回行う、請求項１記載の画像処理装置。
【請求項３】
前記処理手段は、前記静止画像データのサイズを拡大する拡大手段、および前記拡大手段によって生成された拡大画像データを符号化する符号化手段を含む、請求項１または２記載の画像処理装置。
【請求項４】
前記処理手段は前記第２サイズに対応する拡大画像データを第３メモリエリアに書き込む第３書き込み手段をさらに含み、
前記符号化手段は前記第３メモリエリアに格納された拡大画像データに符号化処理を施す、請求項３記載の画像処理装置。
【請求項５】
被写界を撮影する撮影手段、および
撮影指示を受け付ける受付手段をさらに備え、
前記静止画像データは前記撮影指示に応答して前記撮影手段から出力された画像データである、請求項１ないし４のいずれかに記載の画像処理装置。
【請求項６】
前記撮影指示が継続しているか否かを判別する指示判別手段、および
前記第１メモリエリアの空き容量が十分であるか否かを判別する容量判別手段をさらに備え、
前記撮影手段は前記指示判別手段の判別結果および前記容量判別手段の判別結果が肯定的である期間に相当する画面数の静止画像データを出力し、
前記第１書き込み手段は前記第２書き込み手段による前記第２メモリエリアへの書き込み動作と並行して前記第１メモリエリアへの書き込み動作を行う、請求項５記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像処理装置に関し、特にたとえばディジタルカメラに適用され、画像データをバッファメモリを介して記録媒体に記録する、データ記録装置に関する。
【背景技術】
【０００２】
従来のこの種のディジタルカメラの一例が、特許文献１に開示されている。この従来技術では、連写モードがオンされた状態で撮影操作が行われると、複数回の撮影が行われ、各フレームの撮影画像データがＳＤＲＡＭ上のカメラデータエリアに書き込まれる。カメラデータエリアに格納された撮影画像データはＪＰＥＧコーデックによって圧縮され、圧縮画像データはＳＤＲＡＭ上の圧縮データエリアを経て記録媒体に記録される。
【特許文献１】特許第３３４２３８８号公報［Ｈ０４Ｎ５／９２８］
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、従来技術では、カメラデータエリアに加えて圧縮データエリアが必要であるため、ＳＤＲＡＭの容量が増大してしまう。ここで、圧縮画像データをカメラデータエリアに格納された同じ被写体像の撮影画像データに上書きするようにすれば、ＳＤＲＡＭ容量を抑えることができる。しかし、撮影動作と圧縮動作を並列的に実行しつつ撮影画像データおよび圧縮画像データを同じエリアに書き込むのでは、アドレス制御が複雑化する。
【０００４】
それゆえに、この発明の主たる目的は、バッファメモリの容量を抑えることができ、かつアドレスを容易に制御することができる、画像処理装置を提供することである。
【課題を解決するための手段】
【０００５】
請求項１の発明に従う画像処理装置は、第１サイズを有する静止画像データを第１メモリエリアに書き込む第１書き込み手段、第１メモリエリアに格納された静止画像データに第１サイズよりも小さい第２サイズずつ信号処理を施す処理手段、処理手段によって生成された処理画像データを第２メモリエリアに書き込む第２書き込み手段、第２メモリエリアに格納された処理画像データを第２サイズに対応する第３サイズずつ記録媒体に転送する転送手段、および処理手段の処理動作および転送手段の転送動作に同期をかける同期手段を備える。
【０００６】
第１サイズを有する静止画像データは、第１書き込み手段によって第１メモリエリアに書き込まれる。処理手段は、第１メモリエリアに格納された静止画像データに第１サイズよりも小さい第２サイズずつ信号処理を施し、第２書き込み手段は、処理手段によって生成された処理画像データを第２メモリエリアに書き込む。第２メモリエリアに格納された処理画像データは、転送手段によって第２サイズに対応する第３サイズずつ記録媒体に転送される。ここで、同期手段は、処理手段の処理動作および転送手段の転送動作に同期をかける。
【０００７】
処理動作および転送動作に同期をかけることによって、第２メモリエリアの容量すなわちバッファメモリの容量が抑えられる。また、静止画像データの書き込み先が第１メモリエリアである一方、処理画像データの書き込み先は第２メモリエリアである。このため、静止画像データの書き込み動作と処理画像データの書き込み動作とが並列的に実行されたときに、アドレス制御が複雑化することはない。
請求項２の発明に従うデータ記録装置は、請求項１に従属し、同期手段は、処理動作が１回完了したか否かを判別する処理判別手段、および転送動作が１回完了したか否かを判別する転送判別手段を含み、転送手段は処理判別手段の判別結果が肯定的であるとき転送動作を１回行い、処理手段は転送判別手段の判別結果が肯定的であるとき処理動作を１回行う。これによって、処理動作が１回完了すると転送動作が１回行われ、転送動作が１回完了すると処理動作が１回行われる。
【０００８】
請求項３の発明に従う画像処理装置は、請求項１または２に従属し、処理手段は、静止画像データのサイズを拡大する拡大手段、および拡大手段によって生成された拡大画像データを符号化する符号化手段を含む。
【０００９】
請求項４の発明に従う画像処理装置は、請求項３に従属し、処理手段は第２サイズに対応する拡大画像データを第３メモリエリアに書き込む第３書き込み手段をさらに含み、符号化手段は第３メモリエリアに格納された拡大画像データに符号化処理を施す。これによって、拡大画像データを取り扱うときにも、第３メモリエリアの容量の抑制およびアドレス制御の容易化が図られる。
【００１０】
請求項５の発明に従う画像処理装置は、請求項１ないし４のいずれかに従属し、被写界を撮影する撮影手段、および撮影指示を受け付ける受付手段をさらに備え、静止画像データは撮影指示に応答して撮影手段から出力された画像データである。
【００１１】
請求項６の発明に従う画像処理装置は、請求項５に従属し、撮影指示が継続しているか否かを判別する指示判別手段、および第１メモリエリアの空き容量が十分であるか否かを判別する容量判別手段をさらに備え、撮影手段は指示判別手段の判別結果および容量判別手段の判別結果が肯定的である期間に相当する画面数の静止画像データを出力し、第１書き込み手段は第２書き込み手段による第２メモリエリアへの書き込み動作と並行して第１メモリエリアへの書き込み動作を行う。
【００１２】
第１書き込み手段による書き込み動作と並行して第２書き込み手段による書き込み動作を行うことによって、第１メモリエリアの空き容量が不十分となる時期を遅らせることができ、連続して撮影できる静止画像の画面数を増やすことができる。
【発明の効果】
【００１３】
この発明によれば、処理動作および転送動作に同期をかけるようにしたため、第２メモリエリアの容量すなわちバッファメモリの容量を抑えることができる。また、静止画像データを第１メモリエリアに書き込む一方、処理画像データを第２メモリエリアに書き込むようにしたため、静止画像データの書き込み動作と処理画像データの書き込み動作とを並列的に実行するときでもアドレスを容易に制御することができる。
【００１４】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【発明を実施するための最良の形態】
【００１５】
図１を参照して、この実施例のディジタルカメラ１０は、ＣＣＤイメージャ１６を含む。ＣＣＤイメージャ１６の受光面は、図２に示すようにＲ（Red）、Ｇ（Green）およびＢ（Blue）の色要素がモザイク状に配置された色フィルタ１４によって覆われ、被写体の光学像は、光学レンズ１２および色フィルタ１４を経てＣＣＤイメージャ１６の受光面に照射される。なお、ＣＣＤイメージャ１６の有効画素数は約４００万画素であり、受光面の水平方向には“２２８８”の有効画素が存在し、受光面の垂直方向には“１７１２”の有効ラインが存在する。
【００１６】
電源が投入されると、ＣＰＵ４２は、被写体のリアルタイム動画像（スルー画像）をＬＣＤモニタ４０に表示するべく、プリ露光および間引き読み出しの繰り返しをＴＧ（Timing Generator）２０に命令するとともに、ＡＳＩＣ２２にスルー画像の表示を命令する。
【００１７】
ＴＧ２０は、１／３０秒毎に発生する垂直同期信号に応答してＣＣＤイメージャ１６にプリ露光を施し、当該プリ露光によって生成された生画像信号（電荷）を２４ＭＨｚのクロックに応答して垂直間引き方式で読み出す。ＣＣＤイメージャ１６からは、垂直ラインが１／８に間引かれた生画像信号が出力される。垂直方向に連続する８ラインに注目したとき、１番目のＲ，Ｇ，Ｒ，Ｇ…のラインおよび８番目のＧ，Ｂ，Ｇ，Ｂ…のラインの信号だけが読み出され、他のラインの信号は掃き捨てられる。したがって、ＣＣＤイメージャ１６から出力される２２８８画素×２１４ラインの生画像信号には、ＲＧおよびＢの全ての色情報が含まれる。
【００１８】
ＣＣＤイメージャ１６から出力された生画像信号は、ＣＤＳ／ＡＧＣ／ＡＤ回路１８によってノイズ除去，レベル調整およびＡ／Ｄ変換の一連の処理を施される。ＣＤＳ／ＡＧＣ／ＡＤ回路１８からは、ディジタル信号である生画像データが２４ＭＨｚのクロックレートで出力される。スルー画像をモニタ４０に表示するとき、ＣＰＵ４２は、スイッチＳＷ１を端子Ｓ１と接続し、スイッチＳＷ２を端子Ｓ３と接続する。したがって、ＣＤＳ／ＡＧＣ／ＡＤ回路１８から出力された２２８８画素×２１４ラインの生画像データは、スイッチＳＷ１を介して信号処理回路２４に与えられ、色分離やＹＵＶ変換などの信号処理によってＹ：Ｕ：Ｖ＝４：２：２のＹＵＶデータに変換される。スルー画像出力時、信号処理回路２４は２４ＭＨｚのクロックレートで動作し、ＹＵＶデータは２４ＭＨｚの転送速度で信号処理回路２４から出力される。
【００１９】
信号処理回路２４から出力された２２８８画素×２１４ラインのＹＵＶデータは、スイッチＳＷ２を介してズーム回路２８に与えられる。スルー画像出力時、ＣＰＵ４２は、水平ズーム倍率“７６８／２２８８”と垂直ズーム倍率“２４０／２１４”とをズーム回路２８に設定する。ズーム回路２８は、設定されたズーム倍率に従うズーム処理を実行し、これによって７６８画素×２４０ラインのＹＵＶデータがズーム回路２８から出力される。出力された７６８画素×２４０ラインのＹＵＶデータは、バッファコントロール回路３０に与えられる。
【００２０】
図４を参照して、バッファコントロール回路３０は、コントローラ３０２ａ〜３０２ｆを有する。コントローラ３０２ａ〜３０２ｆには、データを一時的に格納するバッファ３０１ａ〜３０１ｆと９６ＭＨｚのクロックレートでインクリメントされるカウンタ３０３ａ〜３０３ｆとが個別に割り当てられる。コントローラ３０２ａ〜３０２ｆには、ＣＰＵ４２によって基準アドレス値がロードされる。
【００２１】
ＳＤＲＡＭ３６へのデータ書き込みは、コントローラ３０２ａ〜３０２ｃによって行われる。コントローラ３０２ａ〜３０２ｃの各々は、書き込み要求信号をＳＤＲＡＭコントロール回路３４に与える。これに対してＳＤＲＡＭコントロール回路３４から承認信号が返送されると、承認信号を受けたコントローラは、自分のバッファに格納されたデータを９６ＭＨｚのクロックレートで読み出し、ロードされた基準アドレス値と自分のカウンタのカウント値とに基づいてＳＤＲＡＭアドレス値を決定し、そして読み出したデータと決定したアドレス値とをＳＤＲＡＭコントロール回路３４に出力する。この結果、データがＳＤＲＡＭコントロール回路３４によってＳＤＲＡＭ３６の所望のアドレスに書き込まれる。
【００２２】
ＳＤＲＡＭ３６からのデータ読み出しは、コントローラ３０２ｄ〜３０２ｆによって行われる。コントローラ３０２ｄ〜３０２ｆの各々は、読み出し要求信号をＳＤＲＡＭコントロール回路３４に与える。ＳＤＲＡＭコントロール回路３４から承認信号が返送されると、承認信号を受けたコントローラは、ロードされた基準アドレス値と自分のカウンタのカウント値に基づいて決定したＳＤＲＡＭアドレス値をＳＤＲＡＭコントロール回路３４に出力する。この結果、ＳＤＲＡＭ３６の所望のアドレスに書き込まれたデータがＳＤＲＡＭコントロール回路３４によって読み出される。読み出されたデータは、９６ＭＨｚのクロックレートで自分のバッファに書き込まれる。
【００２３】
なお、ＳＤＲＡＭ３６はバースト転送方式を採用するため、コントローラ３０２ａ〜３０２ｆの各々からＳＤＲＡＭコントロール回路３４へのアドレス値の出力は間欠的に行われる。
【００２４】
スルー画像出力時に図１に示すズーム回路２８から出力された７６８画素×２４０ラインのＹＵＶデータは、コントローラ３０２ａに入力され、バッファ３０１ａによって周波数変換（２４ＭＨｚ→９６ＭＨｚ）を施される。ＳＤＲＡＭ３６は図３に示す要領でマッピングされており、コントローラ３０２ａには表示画像エリア３６ａの先頭アドレス値が基準アドレス値としてロードされる。このため、バッファ３０１ａから読み出された７６８画素×２４０ラインのＹＵＶデータは、コントローラ３０２ａおよびＳＤＲＡＭコントロール回路３４によって表示画像エリア３６ａに書き込まれる。
【００２５】
図４に示すコントローラ３０２ｅには、表示画像エリア３６ａの先頭アドレス値が基準アドレス値としてロードされる。このため、表示画像エリア３６ａに格納された７６８画素×２４０ラインのＹＵＶデータは、コントローラ３０２ｅおよびＳＤＲＡＭコントロール回路３４によって読み出され、バッファ３０１ｅによる周波数変換（９６ＭＨｚ→２４ＭＨｚ）を経てビデオエンコーダ３８に与えられる。ビデオエンコーダ３８ではＹＵＶデータがコンポジット画像信号に変換され、変換されたコンポジット画像信号がＬＣＤモニタ４０に与えられる。この結果、７６８画素×２４０ラインの解像度を持つスルー画像がモニタ画面に表示される。
【００２６】
シャッタボタン４４が操作されると、ＣＰＵ４２は、１フレームの撮影処理を行うべく、１回の本露光および１回の全画素読み出しをＴＧ２０に命令するとともに、生画像データの取り込みをＡＳＩＣ２２に命令する。
【００２７】
ＴＧ２０は、ＣＣＤイメージャ１６に本露光および全画素読み出しを施し、これによって２２８８画素×１７１２ラインの生画像信号が２４ＭＨｚの速度でＣＣＤイメージャ１６から出力される。ＣＣＤイメージャ１６はインタレーススキャン型のイメージセンサであり、奇数フィールドでは奇数ラインで生成された２２８８画素×８５６ラインの生画像信号が出力され、偶数フィールドでは偶数ラインで生成された２２８８画素×８５６ラインの生画像信号が出力される。
【００２８】
ＣＣＤイメージャ１６から出力された合計２２８８画素×１７１２ラインの生画像信号は、ＣＤＳ／ＡＧＣ／ＡＤ回路１８に与えられ、２４ＭＨｚのクロックレートを有する生画像データに変換される。変換された生画像データは、バッファコントロール回路３０に設けられたコントローラ３０２ｂ（図４参照）に直接与えられる。シャッタボタン４４が操作されたとき、ＣＰＵ４２は図３に示す生画像エリア３６ｂの先頭アドレス値を基準アドレス値としてコントローラ３０２ｂにロードする。
【００２９】
このため、バッファ３０１ｂによって周波数変換（２４ＭＨｚ→９６ＭＨｚ）を施された２２８８画素×１７１２ラインの生画像データは、コントローラ３０２ｂおよびＳＤＲＡＭコントロール回路３４によって生画像エリア３６ｂに書き込まれる。当該２２８８画素×１７１２ラインの生画像データはインタレーススキャンデータであるため、奇数フィールドデータおよび偶数フィールドデータは別々に生画像エリア３６ｂに格納される。
【００３０】
図４に示すコントローラ３０２ｆには、生画像エリア３６ｂの先頭アドレス値が基準アドレス値としてロードされる。生画像エリア３６ｂに格納された生画像データは、コントローラ３０２ｆおよびＳＤＲＡＭコントロール回路３４によって読み出される。このとき、同じフレームの生画像データを形成する奇数フィールドデータおよび偶数フィールドデータが、１ラインずつ交互に読み出される。これによって、インタレーススキャンデータがプログレッシブスキャンデータに変換される。
【００３１】
シャッタボタン４４が操作されると、スイッチＳＷ１が端子Ｓ２と接続され、水平ズーム倍率“７６８／２２８８”と垂直ズーム倍率“２４０／１７１２”とがズーム回路２８に設定される。生画像エリア３６ｂから読み出された生画像データは、バッファ３０１ｆで周波数変換（９６ＭＨｚ→４８ＭＨｚ）を施された後、スイッチＳＷ１を介して信号処理回路２４に与えられる。信号処理回路２４は、与えられた生画像データに色分離、白バランス調整、ＹＵＶ変換などの信号処理を施し、２２８８画素×１７１２ラインのＹＵＶデータを出力する。
【００３２】
なお、信号処理回路２４の処理速度は、シャッタボタン５０の操作に応答して２４ＭＨｚから４８ＭＨｚに変更される。このため、コントローラ３０２ｆから出力される生画像データの転送レートが４８ＭＨｚであったとしても、処理が破綻することはない。
【００３３】
信号処理回路２４から出力されたＹＵＶデータは、ズーム回路２８によって上述のズーム倍率に従うズーム処理を施される。ズーム回路２８から出力されるＹＵＶデータの解像度は、７６８画素×２４０ラインまで低下する。ズーム回路２８から出力されたＹＵＶデータは、図４に示すコントローラ３０２ａに与えられる。コントローラ３０２ａには図３に示す表示画像エリア３６ａの先頭アドレス値が基準アドレス値としてロードされているため、ＹＵＶデータは、バッファ３０１ａによる周波数変換（４８ＭＨｚ→９６ＭＨｚ）の後、ＳＤＲＡＭコントロール回路３４によって表示画像エリア３６ａに書き込まれる。
【００３４】
表示画像エリア３６ａの先頭アドレス値はコントローラ３０２ｅにもロードされているため、表示画像エリア３６ａに格納されたＹＵＶデータは、コントローラ３０２ｅおよびＳＤＲＡＭコントロール回路３４によって読み出され、バッファ３０１ｅによる周波数変換（９６ＭＨｚ→２４ＭＨｚ）を経てビデオエンコーダ３８に与えられる。ビデオエンコーダ３８ではＹＵＶデータがコンポジット画像信号に変換され、変換されたコンポジット画像信号がＬＣＤモニタ４０に与えられる。この結果、７６８画素×２４０ラインの解像度を持つフリーズ画像がモニタ画面に表示される。
【００３５】
シャッタボタン４４の操作が継続されていれば、上述の撮影処理が再度実行される。ただし、生画像エリア３６ｂの書き込み開始アドレスおよび読み出し開始アドレスは１フレーム分進められる。これによって、複数フレームの生画像データが生画像エリア３６ｂに蓄積されていき、ＬＣＤモニタ４０に表示されるフリーズ画像は１フレーム毎に更新される。撮影処理は、シャッタボタン４４の操作が解除されるか、あるいは生画像エリア３６ｂが満杯になったときに中断される。
【００３６】
上述の撮影処理が１回行われた時点で、ＣＰＵ４４は、８ライン拡大処理をＡＳＩＣ２２に命令する。８ライン拡大処理は、２２８８画素×４ラインの生画像データに基づいて４５７６画素×８ラインのＹＵＶデータを作成する処理である。ＣＰＵ４２は、生画像エリア３６ｂの先頭アドレス値を基準アドレス値としてコントローラ３０２ｆにロードし、ＪＰＥＧワークエリア３６ｃの先頭アドレス値を基準アドレス値としてコントローラ３０２ａにロードする。ＣＰＵ４２はさらに、ズーム回路２８の水平ズーム倍率を“４５７６／２２８８”つまり“２．０”に設定し、ズーム回路２８の垂直ズーム倍率を“３４２４／１７１２”つまり“２．０”に設定する。
【００３７】
生画像エリア３８ｂに格納された生画像データは、コントローラ３０２ｆおよびＳＤＲＡＭコントロール回路３４によって読み出される。読み出しデータは、奇数フィールドデータおよび偶数フィールドデータの間で１ラインずつ切り換えられ、読み出される２２８８画素×４ラインの生画像データにはＲ，Ｇ，Ｒ，Ｇ…のラインおよびＧ，Ｂ，Ｇ，Ｂ…のラインが交互に含まれる。
【００３８】
読み出された生画像データは、バッファ３０１ｆによって周波数変換（９６ＭＨｚ→４８ＮＨｚ）を施された後、スイッチＳＷ１を介して信号処理回路２４に与えられる。信号処理回路２４は、与えられた生画像データに色分離、白バランス調整、ＹＵＶ変換などの信号処理を施す。
【００３９】
信号処理回路２４から出力されたＹＵＶデータは、スイッチＳＷ２を介してズーム回路２６に与えられる。ズーム回路２６の垂直ズーム倍率及び水平ズーム倍率はいずれも“２．０”であるため、ズーム回路２６によって４５７６画素×８ラインのＹＵＶデータが生成される。
【００４０】
コントローラ３０２ａにはＪＰＥＧワークエリア３８ｃの先頭アドレス値がロードされているため、ズーム回路２６から出力されたＹＵＶデータは、バッファ３０１ａによる周波数変換（４８ＭＨｚ→９６ＭＨｚ）を経て、ＳＤＲＡＭコントロール回路３４によってＪＰＥＧワークエリア３８ｃに書き込まれる。
【００４１】
こうして４５７６画素×８ラインのＹＵＶデータがＪＰＥＧワークエリア３８ｃに確保されると、ＣＰＵ４２は、８ライン圧縮処理をＡＳＩＣ２２に命令する。８ライン圧縮処理は、作成された４５７６×８ラインのＹＵＶデータにＪＰＥＧ圧縮を施す処理である。ＣＰＵ４２は、ＪＰＥＧワークエリア３６ｃの先頭アドレス値をコントローラ３０２ｄにロードし、そして圧縮画像エリア３６ｄの先頭アドレス値をコントローラ３０２ｃにロードする。
【００４２】
ＪＰＥＧワークエリア３８ｃに格納されたＹＵＶデータは、ＳＤＲＡＭコントロール回路３４およびコントローラ３０２ｄによって読み出される。読み出されたＹＵＶデータは、バッファ３０１ｄを介してＪＰＥＧコーデック３４に出力される。ＪＰＥＧコーデック３４は、与えられたＹデータ，ＵデータおよびＶデータにＪＰＥＧ圧縮を施し、圧縮ＹＵＶデータを生成する。生成された圧縮ＹＵＶデータは、図４に示すコントローラ３０２ｃに与えられる。コントローラ３０２ｃは、与えられた圧縮ＹＵＶデータをバッファ３０１ｃを介してＳＤＲＡＭコントロール回路３４に出力する。圧縮画像データは、ＳＤＲＡＭコントロール回路３４によって圧縮画像エリア３６ｄに書き込まれる。
【００４３】
こうして４５７６画素×８ラインの圧縮ＹＵＶデータが圧縮画像エリア３６ｄに確保された後、ＣＰＵ４２は、８ライン記録処理を実行する。具体的には、ＣＰＵ４２は、ＳＤＲＡＭコントロール回路３４を通してＳＤＲＡＭ３６にアクセスし、圧縮画像エリア３６ｄから４５７６画素×８ラインの圧縮画像データを読み出す。ＣＰＵ４２はさらに、読み出された圧縮画像データをＩ／Ｆ回路４６を通して記録媒体４８に記録する。なお、記録媒体４８は着脱自在の半導体メモリであり、スロット（図示せず）に装着されたときにＩ／Ｆ４６によってアクセス可能となる。
【００４４】
ＣＰＵ４２は、８ライン拡大処理，８ライン圧縮処理および８ライン記録処理の一連の処理を繰り返し実行する。ただし、８ライン拡大処理に際してコントローラ３０２ｆにロードされる基準アドレス値は、２２８８画素×４ライン分進められる。これによって、生画像エリア３６ｂに蓄積された生画像データは、所定量ずつ記録媒体４８に記録されていく。なお、ＣＰＵ４２は、１フレームの圧縮ＹＵＶデータの記録が完了する毎に、ファイル情報を記録媒体４２に記録する。これによって、各フレームの圧縮ＹＵＶデータを含む静止画ファイルが作成される。
【００４５】
ＣＰＵ４２は、μＩＴＲＯＮのようなマルチタスクＯＳを搭載したマルチタスクＣＰＵであり、図５に示すフロー図に従う撮影タスクと図６に示すフロー図に従う記録タスクとを並列的に実行する。なお、これらのフロー図に対応する制御プログラムは、フラッシュメモリ５０に記憶される。
【００４６】
まず図５を参照して、ステップＳ１ではスルー画像処理を実行する。具体的には、プリ露光および間引き読み出しの繰り返しをＴＧ２０に命令し、スルー画像の表示処理をＡＳＩＣ２２に命令する。これによって、スルー画像がＬＣＤモニタ４０に表示される。ステップＳ３ではシャッタボタン４４がオン状態であるか否かを判別し、ステップＳ５では生画像エリア３６ｂの空き容量が十分であるか否かを判別する。ステップＳ３およびＳ５のいずれでもＹＥＳと判断されると、ステップＳ７で撮影処理を実行する。具体的には、１回の本露光および１回の全画素読み出しをＴＧ２０に命令し、生画像データの取り込みをＡＳＩＣ２２に命令する。これによって、１フレームの生画像データが図３に示す生画像エリア３６ｂに格納される。
【００４７】
撮影処理が完了すると、記録タスクが起動中であるか否かをステップＳ９で判別し、ＹＥＳであれば直接ステップＳ１３に進むが、ＮＯであればステップＳ１１で記録タスクを起動してからステップＳ１３に進む。
【００４８】
ステップＳ１３ではシャッタボタン４４がオフ状態であるか否かを判別し、ステップＳ１５では生画像エリア３６ｂの空き容量が十分であるか否かを判別する。シャッタボタン４４がオン状態からオフ状態に移行するか、あるいは生画像エリア３６ｂの空き容量が不十分になると、ステップＳ１３またはＳ１５からステップＳ１に戻る。これに対して、シャッタボタン４４がオン状態でかつ生画像エリア３６ｂの空き容量が十分であれば、ステップＳ１７でステップＳ７と同様の撮影処理を実行してからステップＳ１３に戻る。したがって、生画像エリア３６ｂの空き容量が十分である限り、シャッタボタン４４がオン状態である期間に相当するフレーム数の生画像データが生画像エリア３６ｂに蓄積される。
【００４９】
図６を参照して、ステップＳ２１では、８ライン拡大処理をＡＳＩＣ２２に命令する。これによって、生画像エリア３６ｂに格納された２２８８画素×４ラインの生画像データが４５７６画素×８ラインのＹＵＶデータに変換され、変換されたＹＵＶデータが図３に示すＪＰＥＧワークエリア３６ｃに格納される。
【００５０】
８ライン拡大処理が完了すると、ステップＳ２３でＹＥＳと判断し、ステップＳ２５で８ライン圧縮処理をＡＳＩＣ２２に命令する。ＪＰＥＧワークエリア３６ｃに格納された４５７６画素×８ラインのＹＵＶデータはＪＰＥＧコーデック３２によって圧縮され、これによって生成された４５７６画素×８ラインの圧縮ＹＵＶデータは図３に示す圧縮画像エリア３６ｄに書き込まれる。
【００５１】
８ライン圧縮処理が完了すると、ステップＳ２７でＹＥＳと判断し、ステップＳ２９で８ライン記録処理を実行する。圧縮画像エリア３６ｄに格納された４５７６画素×８ラインの圧縮ＹＵＶデータは、記録媒体４８に記録される。
【００５２】
ステップＳ３１では１フレームに相当する圧縮ＹＵＶデータの記録が完了したか否かを判別し、ＮＯであればステップＳ２１に戻るが、ＹＥＳであればステップＳ３３でファイル情報を記録媒体４８に記録する。これによって、１つの静止画ファイルが作成される。ステップＳ３５では全フレームの圧縮画像データの記録が完了したか否か判別し、ＮＯであればステップＳ２１に戻るが、ＹＥＳであれば記録タスクを終了する。
【００５３】
以上の説明から分かるように、ＣＣＤイメージャ１２によって撮影された被写界に対応する２２８８画素×１７１２ライン（第１サイズ）の生画像データは、ＳＤＲＡＭコントロール回路３０によってＳＤＲＡＭ３６の生画像エリア３６ｂに書き込まれ、その後同じＳＤＲＡＭコントロール回路３０によって２２８８画素×４ライン（第２サイズ）ずつ読み出される。信号処理回路２４は、読み出された２２８８画素×４ラインの生画像データに基づいて４５７６画素×８ライン（第３サイズ）のＹＵＶデータを作成する。作成された４５７６画素×８ラインのＹＵＶデータは、ＳＤＲＡＭ３６のＪＰＥＧワークエリア３６ｃを介してＪＰＥＧコーデック３２に与えられ、圧縮処理（符号化処理）を施される。
【００５４】
圧縮処理によって生成された４５７６画素×８ラインの圧縮ＹＵＶデータは、ＳＤＲＡＭコントローラ３０によってＳＤＲＡＭ３６の圧縮画像エリア３６ｄに書き込まれる。圧縮画像エリア３６ｄに格納された４５７６画素×８ラインの圧縮ＹＵＶデータは、その後ＣＰＵ４２によって記録媒体５０に記録される。ここで、ＣＰＵ４２は、信号処理回路２４の信号処理，ＪＰＥＧコーデック３２による圧縮処理および記録媒体４８への記録処理に、２２８８画素×４ラインに対応するサイズ毎の同期をかける。
【００５５】
これによって、圧縮画像エリア３６ｄの容量すなわちＳＤＲＡＭ３６の容量を抑えることができる。また、生画像データの書き込み先が生画像エリア３６ｂである一方、圧縮ＹＵＶデータの書き込み先は圧縮画像エリア３６ｄである。このため、生画像データの書き込み動作と圧縮ＹＵＶデータの書き込み動作とが並列的に実行されたときに、アドレス制御が複雑化することはない。さらに、生画像データの書き込み動作と並行して圧縮ＹＵＶデータの書き込み動作を行うことによって、生画像エリア３６ｂの空き容量が不十分となる時期を遅らせることができ、連続して撮影できる静止画像のフレーム数を増やすことができる。
【００５６】
なお、この実施例では、インタレーススキャン型のＣＣＤイメージャを用いているが、これに代えてプログレッシブスキャン型のイメージセンサを用いてもよく、さらにはＣＭＯＳ型のイメージセンサを用いてもよい。
【図面の簡単な説明】
【００５７】
【図１】この発明の一実施例を示すブロック図である。
【図２】図１実施例に適用される色フィルタの一例を示す図解図である。
【図３】図１実施例に適用されるＳＤＲＡＭのマッピング状態の一例を示す図解図である。
【図４】図１実施例に適用されるバッファコントロール回路の一例を示すブロック図である。
【図５】図１実施例の動作の一部を示すフロー図である。
【図６】図１実施例の動作の他の一部を示すフロー図である。
【符号の説明】
【００５８】
１０…ディジタルカメラ
１６…イメージセンサ
２４…信号処理回路
３０…バッファコントロール回路
３６…ＳＤＲＡＭ
４２…ＣＰＵ
【図１】
2005167531.tif 000003
【図２】
2005167531.tif 000004
【図３】
2005167531.tif 000005
【図４】
2005167531.tif 000006
【図５】
2005167531.tif 000007
【図６】
2005167531.tif 000008