(57)【要約】【課題】  高信頼性のはんだ接続部を低コストで形成でき、ＩＣチップの大サイズ化、ＩＣ多ピン化、パッケージ小型化にも十分に対応することができる配線基板、半導体装置およびこれらの製造方法を提供する。【解決手段】  配線基板２０の接続ランド２２とＩＣチップ３６の電極パッド３７との間を接合するはんだ接続部を、樹脂でなる応力緩和層２６を内部に有する突起電極３０で構成する。この突起電極３０は、配線基板２０側に形成され、接続ランド２２を開口させる開口部２４ａを閉塞する第１接続部３０Ａと、この第１接続部３０Ａよりも径大に絶縁層２４上に形成された第２接続部３０Ｂとで構成する。【選択図】        図６
2005303021.tif 000002
【特許請求の範囲】
【請求項１】
基板表面に、外部接続用の接続ランドと、この接続ランドを開口させる開口部を有する絶縁層とが形成され、前記接続ランド上に、樹脂でなる応力緩和層を内部に有する突起電極が設けられた配線基板であって、
前記突起電極は、前記開口部を閉塞し前記接続ランドへ接続された第１接続部と、この第１接続部よりも径大に前記絶縁層上に形成された第２接続部とでなる
ことを特徴とする配線基板。
【請求項２】
前記突起電極の先端は、ＩＣチップの電極パッドと接続されるはんだ接続部とされている
ことを特徴とする請求項１に記載の配線基板。
【請求項３】
前記突起電極の形成面とは反対側の基板表面が、ＩＣチップのワイヤボンド実装面とされている
ことを特徴とする請求項１に記載の配線基板。
【請求項４】
外部接続用の接続ランドが形成された基板表面に絶縁層を形成した後、前記接続ランドを開口させる開口部を前記絶縁層に形成する工程と、
前記開口された接続ランドを第１の導体層で被覆する工程と、
前記第１の導体層の上に樹脂層を形成した後、前記開口部の開口径よりも径大の応力緩和層をパターニングする工程と、
前記応力緩和層を第２の導体層で被覆する工程とを有する
ことを特徴とする配線基板の製造方法。
【請求項５】
配線基板の一表面に、ＩＣチップの電極パッドと接続される接続ランドと、この接続ランドを開口させる開口部を有する絶縁層とが形成され、前記接続ランドと前記電極パッドとが、樹脂でなる応力緩和層を内部に有する突起電極を介して接続されている半導体装置であって、
前記突起電極は、前記開口部を閉塞し前記接続ランドへ接続された第１接続部と、この第１接続部よりも径大に前記絶縁層上に形成された第２接続部とでなる
ことを特徴とする半導体装置。
【請求項６】
前記突起電極と前記電極パッドとの間は、はんだバンプを介して接続されている
ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記配線基板の他の表面に、外部接続用の接続ランドが更に形成されている
ことを特徴とする請求項５に記載の半導体装置。
【請求項８】
外部接続用の接続ランドが形成された基板表面に絶縁層を形成した後、前記接続ランドを開口させる開口部を前記絶縁層に形成する工程と、
前記開口された接続ランドを第１の導体層で被覆する工程と、
前記第１の導体層の上に樹脂層を形成した後、前記開口部の開口径よりも径大の応力緩和層をパターニングする工程と、
前記応力緩和層を第２の導体層で被覆する工程と、
前記応力緩和層を被覆する第２の導体層の上にＩＣチップを実装する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項９】
前記第２の導体層の上にＩＣチップを実装する工程では、あらかじめ、前記ＩＣチップの電極パッドにはんだバンプを形成しておき、このはんだバンプを前記第２の導体層へ接合する
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第２の導体層の上にＩＣチップを実装する工程の後、前記ＩＣチップと前記基板との間にアンダーフィル樹脂を注入する工程を有する
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、半導体ＩＣチップのフリップチップ実装用の配線基板、その実装体でなる半導体装置およびこれらの製造方法に関し、更に詳しくは、外部接続用の接続ランド上に、樹脂でなる応力緩和層を内部に有する突起電極が設けられた配線基板、半導体装置およびこれらの製造方法に関する。
【背景技術】
【０００２】
従来、高信頼性のフリップチップ接続には、高鉛はんだバンプ（９５Ｐｂ−５Ｓｎ）が用いられていたが、近年における環境負荷低減の要請から、いわゆる無鉛はんだを電子機器の製造に使用する動きが強まっている。無鉛はんだ材料としては、例えば、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系等が提案されている。ところが、このような無鉛はんだ材料には、高鉛はんだと同等の融点および機械的特性を有する材料が存在しないため、フリップチップ接続部の無鉛化は容易でない。
【０００３】
また、昨今のデジタル機器の急速な普及、発展に伴い、使用されるＩＣは大サイズ化、多ピン化する傾向にある。このことは、即ち、はんだ接続部はより大きな熱応力をより小さな接続面積で受けることを意味し、従って、高信頼性のはんだ接続手法を確立することが急務な状況にある。
【０００４】
一方、ＩＣチップと配線基板との間の高信頼性接続には、ＩＣ−配線基板間のギャップ（スタンドオフ）を確保することと、熱応力を緩和するようなバンプ構造にすることが有効である。その手段として、樹脂でなる応力緩和層をはんだ接続部近傍に設ける提案がなされている（下記特許文献１〜３参照）。
【０００５】
下記特許文献１，２では、ウェーハ側にこのような応力緩和層を形成する構造が提案されている。図８は下記特許文献２に記載の半導体パッケージの要部断面図である。図８において、１はＳｉウェーハ（ＩＣ）、２はＡｌパッド、３はパッシベーション膜、４は絶縁層、５は電気めっき用のシード層、６は応力緩和層、７はＣｕめっき層、８は封止樹脂層、９は外部端子、１０ははんだバンプであり、ウェーハレベルの再配線処理により、ウェーハ１上の電極パッド２から応力緩和層６上へＣｕ配線７および外部端子９を形成している。
【０００６】
また、下記特許文献３では、図９に示すように、Ｓｉウェーハ（ＩＣ）１１のＡｌパッド１２と配線基板１３の接続ランド１４との間を、ポリイミド樹脂を芯体（コア）とする導電用バンプ１５で接続した構造が開示されている。この導電用バンプ１５は、応力緩和層を構成するポリイミドコア１６とその周囲を被覆する金属層１７とでなるもので、ウェーハプロセスにおいて、Ａｌパッド１２上にこのパッド径よりも小径のポリイミドコア１６を形成した後、Ａｌパッド１２のコア１６で覆われていない部分とポリイミドコア表面とにＡｌ膜１７を被覆することによって形成される。なお、導電用バンプ１５の接続ランド１４側の端部は更に、配線基板１３の接続ランド１４とのはんだ接続を行うためのＴｉ，Ｎｉ，Ａｕの３層金属層１７で被覆されている。
【０００７】
【特許文献１】特開２００３−１７９１８３号公報
【特許文献２】国際公開第００／０７７８４４号パンフレット
【特許文献３】特開平８−１０２４６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１，２の構成では、応力緩和層６，１６の形成をウェーハプロセスで行うようにしているので、ウェーハのタクトタイムが長く、歩留まり低下要因にもなり得るため、相対的にコスト高であるという問題がある。
【０００９】
また、上記特許文献２の構成では、導電用バンプ１５のバンプ径が電極パッド１２のパッド径よりも小さくなる構成であるので、電極パッド１２の小径化に伴って、導電用バンプ１５のバンプ径も更に小さくなり、ＩＣチップと配線基板との間の接続信頼性が低下する。このため、電極パッド１２のパッド径の小径化が抑制され、これが配線密度向上の妨げとなり、今後の更なるＩＣ多ピン化、パッケージ小型化等への対応が困難になるという問題を有している。
【００１０】
本発明は上述の問題に鑑みてなされ、高信頼性のはんだ接続部構造を低コストで形成でき、ＩＣ多ピン化、パッケージ小型化等にも十分に対応することができる配線基板、半導体装置およびこれらの製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１１】
以上の課題を解決するに当たり、本発明の配線基板は、基板表面に、外部接続用の接続ランドと、この接続ランドを開口させる開口部を有する絶縁層とが形成され、接続ランド上に、樹脂でなる応力緩和層を内部に有する突起電極が設けられた配線基板であって、この突起電極は、上記開口部を閉塞し接続ランドへ接続された第１接続部と、この第１接続部よりも径大に絶縁層上に形成された第２接続部とでなることを特徴とする。
【００１２】
本発明の配線基板の製造方法は、外部接続用の接続ランドが形成された基板表面に絶縁層を形成した後、接続ランドを開口させる開口部を絶縁層に形成する工程と、この開口された接続ランドを第１の導体層で被覆する工程と、第１の導体層の上に樹脂層を形成した後、開口部の開口径よりも径大の応力緩和層をパターニングする工程と、この応力緩和層を第２の導体層で被覆する工程とを有する。
【００１３】
また、本発明の半導体装置は、配線基板の一表面に、ＩＣチップの電極パッドと接続される接続ランドと、この接続ランドを開口させる開口部を有する絶縁層とが形成され、これら接続ランドと電極パッドとが、樹脂でなる応力緩和層を内部に有する突起電極を介して接続されている半導体装置であって、この突起電極は、上記開口部を閉塞し接続ランドへ接続された第１接続部と、この第１接続部よりも径大に絶縁層上に形成された第２接続部とでなることを特徴とする。
【００１４】
本発明の半導体装置の製造方法は、外部接続用の接続ランドが形成された基板表面に絶縁層を形成した後、接続ランドを開口させる開口部を絶縁層に形成する工程と、この開口された接続ランドを第１の導体層で被覆する工程と、第１の導体層の上に樹脂層を形成した後、上記開口部の開口径よりも径大の応力緩和層をパターニングする工程と、応力緩和層を第２の導体層で被覆する工程と、応力緩和層を被覆する第２の導体層の上にＩＣチップを実装する工程とを有する。
【００１５】
本発明においては、応力緩和層を内部に有する突起電極を配線基板側に形成することにより、当該突起電極をＩＣチップ側へ形成する場合に比べて、製造の低コスト化を図るようにしている。
【００１６】
また、本発明の配線基板において、突起電極は、第１接続部と第２接続部とで構成される。この突起電極の形成径は、絶縁層の開口部の大きさに基づいて設定でき、接続ランドの形成径に依存しない。つまり、突起電極の形成径と接続ランドの形成径とを互いに独立して設定可能であるので、配線密度の高い基板に対しても、信頼性の高い接続構造を得ることができる。
【発明の効果】
【００１７】
以上述べたように、本発明によれば、応力緩和層を内部に有する突起電極を配線基板側に形成しているので、製造の低コスト化を図ることができる。また、この突起電極の形成径を配線基板の接続ランドの形成径とは独立して設定することができるので、配線密度の高い基板に対しても信頼性の高い接続構造を得ることができ、ＩＣ多ピン化、パッケージ小型化にも十分に対応することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の各実施の形態について図面を参照して説明する。
【００１９】
［第１の実施の形態］
図１〜図３は本発明の第１の実施の形態による配線基板の製造方法を説明する工程断面図である。まず、一表面に、外部接続用の接続ランド２２および配線２３が形成された絶縁基材２１を用意する（図１Ａ）。
【００２０】
絶縁基材２１として本実施の形態では、熱可塑性樹脂あるいは熱硬化性樹脂材料を主体とする樹脂基材で構成され、適用対象や用途等に応じて適宜選定される。例えば、ガラス繊維にエポキシ樹脂あるいはポリイミド樹脂を含浸させたもの、紙にフェノール樹脂を含浸させたもの等が適用でき、そのほかにも、ビスマレイミドトリアジン樹脂やベンゾシクロブデン樹脂、液晶ポリマー等も適用可能である。
【００２１】
接続ランド２２および配線２３は銅で形成されるが、勿論これに限らずに他の金属材料も適用可能である。また、絶縁基材２１の一方側の表面だけに限らず、反対側の表面にも形成されていてもよい。
【００２２】
次に、絶縁基材２１の処理面（接続ランド２２の形成面）に感光性樹脂を塗布して絶縁層２４を形成する（図１Ｂ）。絶縁層２４はソルダーレジストやめっきレジスト等が適用可能である。そして、この絶縁層２４に対して、適切なマスクを施して露光、現像の各処理を行い、接続ランド２２を開口させる開口部２４ａを形成する（図１Ｃ）。
【００２３】
ここで、開口部２４ａは、接続ランド２２の形成領域の全域を開口させる大きさに形成する必要はなく、図示するように、接続ランド２２の一部を開口させる程度の大きさでよい。開口部２４ａの開口径は任意に設定可能であり、後述する応力緩和層２６の形成径の大きさ等に応じて設定することができる。また、開口部２４ａは、上述のようにフォトリソグラフィ技術を用いて形成したが、レーザー加工等によって形成されてもよい。この場合、絶縁層２４の構成材料として感光性は必要とされない。
【００２４】
次いで、開口部２４ａを介して開口された接続ランド２２の一部領域を含む処理面全域をＣｕめっき層２５で被覆する（図１Ｄ）。Ｃｕめっき層２５は、本発明の「第１の導体層」に対応し、本実施の形態では、無電解Ｃｕめっきにより処理面全域にシード層を形成した後、電界Ｃｕめっきを行うことによって形成されるが、勿論これに限られない。
【００２５】
続いて、開口部２４ａの形成位置に対応する接続ランド２２上に、応力緩和層２６を形成する（図２Ａ）。
【００２６】
応力緩和層２６の構成樹脂材料としては、はんだ接続時のリフロー温度（例えば２５０℃〜３００℃程度）に耐えられるものであれば特に限定されず、目的に合わせて任意の物性値を有する材料が選定可能であり、例えば、ポリイミド、エポキシ樹脂、ジビニルベンゼン系樹脂等が挙げられる。
【００２７】
応力緩和層２６の形成方法は特に限定されず、例えば、樹脂材料を絶縁層２４の開口部２４ａ上に目的の径で印刷したり、当該樹脂材料が感光性を有する場合には、処理面の全域にスピンコートした後、開口部２４ａ上に目的の径の樹脂層が残留するように露光、現像を行うことによって形成可能であり、も可能であり、印刷あるいはパターニングされた樹脂層をキュアすることによって所定形状の応力緩和層２６を完成させることができる。
【００２８】
次に、形成した応力緩和層２６を含む処理面全域を無電解Ｃｕめっき層２７で被覆した後（図２Ｂ）、この無電解Ｃｕめっき層２７の上を電解Ｃｕめっき層２８で被覆する（図２Ｃ）。無電解Ｃｕめっき層２７および電解Ｃｕめっき層２８は、本発明の「第２の導体層」に対応し、応力緩和層２６の表面と接続ランド２２との間を電気的に接続する。
【００２９】
続いて、絶縁基材２１の処理面全域に感光性レジスト２９を塗布し（図３Ａ）、これを乾燥させた後、露光、現像の各処理を行って、応力緩和層２６の上面およびその周囲を被覆するレジストパターン２９Ａをパターニング形成する（図３Ｂ）。そして、このレジストパターン２９ＡをマスクとしてＣｕめっき層２５、２７，２８をそれぞれエッチング除去して絶縁層２４を露出させると共に、レジストパターン２９Ａを除去することによって応力緩和層２６が個々に電気的に切り離された突起電極３０が形成される（図３Ｃ）。
【００３０】
なお、必要に応じて、突起電極３０の上面に、無電解Ｎｉ／Ａｕめっきなどの表面処理を行ってもよい。また、これに代えて又はこれに加えて、ディップ（Ｄｉｐ）法あるいはめっき法等により、はんだプリコートを行うことも可能である。
【００３１】
突起電極３０は、応力緩和層２６を内部に有する導電用バンプとして構成され、応力緩和層２６の上面および周囲を被覆しているＣｕめっき層２７，２８と、応力緩和層２６の下面と接続ランド２２との間に介在しているＣｕめっき層２５とを介して、突起電極３０にはんだ付けされる例えばＩＣチップの電極パッドと接続ランド２２との間が電気的に接続される。
【００３２】
ここで、突起電極３０は、絶縁層２４の開口部２４ａを閉塞する第１接続部３０Ａと、この第１接続部３０Ａよりも径大の第２接続部３０Ｂとで構成される。第１接続部３０Ａは接続ランド２２の形成径よりも小さく、第２接続部３０Ｂは接続ランド２２の形成径よりも大きい。第２接続部３０Ｂは、開口部２４ａ周縁の絶縁層２４上に形成される。この第２接続部３０Ｂの形成径は、開口部２４ａの開口径よりも径大に形成される応力緩和層２６の形成径によって調整される。
【００３３】
また、突起電極３０の第２接続部３０Ｂは図示するように高さ方向に断面一様とする例に限らず、例えば図４に示すように、トップ径がボトム径よりも小さくなるような台形状としてもよく、これにより、はんだブリッジ等の接合不良抑制に効果的となる。
【００３４】
以上のようにして本実施の形態の配線基板２０（図３Ｃ）が製造される。本実施の形態の配線基板２０においては、応力緩和層２６を内部に有する突起電極３０を配線基板２０側に形成するようにしているので、当該突起電極３０をＩＣチップ側に形成する場合に比べて製造コストの低減を図ることができる。
【００３５】
また、突起電極３０は、第１接続部３０Ａと第２接続部３０Ｂとで構成され、この突起電極３０の形成径は、絶縁層２４の開口部２４の大きさに基づいて設定できるので、接続ランド２２の形成径に依存しない。すなわち、突起電極３０の形成径と接続ランド２２の形成径とを互いに独立して設定可能であるので、図示するように開口部２４ａよりも径大の突起電極３０を形成することを可能とし、これにより配線密度の高い基板に対しても、信頼性の高い接続構造を得ることができる。
【００３６】
［第２の実施の形態］
図５および図６は本発明の第２の実施の形態による半導体装置の製造方法を説明する工程断面図である。なお、図において上述の第１の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略するものとする。本実施の形態の半導体装置は、上述の構成の配線基板２０の突起電極３０形成面に対し、ＩＣチップがフリップチップ実装されることによって構成される。配線基板２０は製品サイズに個々に形成されていてもよいし、大面積の基板に複数のＩＣチップを実装した後、個片化するようにしてもよい。
【００３７】
図５Ａに示すように、本実施の形態における配線基板２０は、その上面側および下面側に各々接続ランド２２，３２および配線２３，３３をそれぞれ有している。上面側の接続ランド２２にあっては、配線基板２０上面を被覆する絶縁層２４に形成された開口部２４を介して上述した構成の突起電極３０が接続され、下面側の接続ランド３２にあっては、配線基板２０下面を被覆する絶縁層３４に形成された開口部３４ａを介して外部へ露出している。
【００３８】
なお、突起電極３０は、上述の第１の実施の形態で説明した工程を経て形成される。上面側の配線２３と下面側の配線３３との間の一部は、層間接続部３５を介して互いに電気的に接続され、下面側の開口部３４ａは接続ランド３２の形成径よりも大きな径で形成されているが、勿論これに限らない。
【００３９】
そこで先ず、突起電極３０の第２接続部３０Ｂの上面にソルダーペースト３１を例えばディスペンス方式によって供給する（図５Ａ）。このソルダーペースト３１としては、無鉛はんだ材料をペースト状にしたものが用いられる。無塩はんだ材料としては、例えば、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系等が適用可能である。
【００４０】
続いて、突起電極３０の上にＩＣチップ３６をマウントする（図５Ｂ）。ＩＣチップ３６の電極パッド３７にはあらかじめ、はんだバンプ３８が形成されている。はんだバンプ３８は上述と同様な無鉛はんだ材料でなり、めっき、印刷、ボールマウント等の公知の手法で形成可能である。ＩＣチップ３６のマウントには、通常用いられるフリップチップマウンタが使用できる。突起電極３０は、電極パッド３８の形成位置に対応して配列されている。マウント直後は、ソルダーペースト３１の粘着作用によって突起電極３０とはんだバンプ３８との間が仮止めされる。
【００４１】
次に、配線基板２０およびこれに仮止めされたＩＣチップ３６をリフロー炉へ装填し、はんだバンプ３８をリフロー加熱して、突起電極３０とはんだバンプ３８とを互いに接合する（図５Ｃ）。これにより、配線基板２０の突起電極３０とＩＣチップ３６の電極パッド３７とが機械的、電気的に接続される。なお、このリフロー工程では、突起電極３０は溶融せず、当該突起電極３０の形成高さが確保される。
【００４２】
続いて、ＩＣチップ３６と配線基板２０との間にアンダーフィル樹脂３９を注入し、このアンダーフィルム樹脂３９でＩＣチップ３６と配線基板２０との間のギャップ領域を充填するとともに、モールド樹脂４０によってＩＣチップ３６を封止する（図６Ａ）。これらアンダーフィル樹脂３９およびモールド樹脂４０は、例えば、エポキシ樹脂が適用される。
【００４３】
そして、配線基板２０の下面側に、絶縁層３４の開口部３４ａを介して接続ランド３２に接続される外部端子４１を形成する（図６Ｂ）。外部端子４１は例えば無鉛はんだ材料でなり、めっき、印刷、ボールマウント等の公知の手法で形成することができる。以上のようにして、パッケージタイプの半導体装置４２が製造される。
【００４４】
本実施の形態の半導体装置４２では、応力緩和層２６を内部に有する突起電極３０で、配線基板２０の接続ランド２２とＩＣチップ３６の電極パッド３７との間のはんだ接続部を構成しているので、接続ランド２２と電極パッド３７との間に常に一定以上のギャップ（スタンドオフ）を安定して確保できるとともに、はんだ接続部に作用する応力を応力緩和層２６で緩和できる。これにより、配線基板２０とＩＣチップ３６との間の熱膨張率の相違に起因して発生する熱応力に対して、はんだ接続部に耐久性をもたせることができ、接続信頼性を高めることができる。
【００４５】
そして、本実施の形態では、このような突起電極３０をＩＣチップ３６側ではなく、配線基板２０側に形成しているので、パッケージ全体で考えた際の製造コストを低減することができる。
【００４６】
一方、突起電極３０は、第１接続部３０Ａと第２接続部３０Ｂとで構成され、この突起電極３０の形成径は、絶縁層２４の開口部２４の大きさに基づいて設定できるので、接続ランド２２の形成径に依存しない。すなわち、突起電極３０の形成径と接続ランド２２の形成径とを互いに独立して設定可能であるので、図示するように開口部２４ａよりも径大の突起電極３０を形成することを可能とし、これにより配線密度の高い基板に対しても、信頼性の高い接続構造を得ることができるとともに、今後の更なるＩＣチップの大サイズ化、ＩＣ多ピン化、パッケージ小型化にも十分に対応することが可能となる。
【００４７】
また、突起電極３０を、開口部２４ａを充填する第１接続部３０Ａと、この第１接続部３０Ａよりも径大の第２接続部３０Ｂとで構成することにより、第２接続部３０Ｂに作用する応力をこれを支持する絶縁層２４の上面で受けるようにして、第１接続部３０Ａと接続ランド２２との界面への応力の伝搬を低減している。これにより、はんだ接続部における接続信頼性の更なる向上を図ることができる。
【００４８】
更に、本実施の形態では、ＩＣチップ３６の電極パッド３７と突起電極３０との間に、硬質のはんだバンプ３８を介在させているので、電極パッド３７と突起電極３０との間の接合界面の強度を高め、突起電極３０に作用する応力が電極パッド３７側へ与える影響を少なくすることができる。すなわち、ＩＣ製造分野において近年注目されているｌｏｗ−ｋ（低誘電率）材料が層間の絶縁層として用いられている場合、はんだ接続部に作用する応力が直接電極パッドへ伝搬することによる当該絶縁層の損壊が懸念されるが、本実施の形態によれば、電極パッド３７と突起電極３０との間に硬質のはんだバンプ３８を介在させることにより、これを回避することができる。
【００４９】
［第３の実施の形態］
図７は本発明の第３の実施の形態を示している。なお、図において上述の第１，第２の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略するものとする。
【００５０】
本実施の形態では、配線基板２０の突起電極３０の形成面とは反対側の表面をＩＣチップ３６のワイヤボンド実装面とし、突起電極３０は、図示しないマザー基板への実装用の外部端子として構成している。なお、この突起電極３０は、上述の第１の実施の形態と同様な工程を経て製造される。
【００５１】
このような構成の半導体装置４５において、ＩＣチップ３６は、その電極パッドと配線基板２０上の接続端子４３との間がボンディングワイヤ４４を介して接続され、モールド樹脂４０により封止されている。
【００５２】
また、外部端子として構成される突起電極３０の第２接続部３０Ｂ側表面は、必要に応じて、Ｓｎめっき、はんだめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよく、また、マザー基板との実装に際しては、ボールマウント法、めっき法、印刷法等により、突起電極３０の先端にはんだバンプ４６を形成してもよい。
【００５３】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００５４】
例えば以上の第２，第３の実施の形態では、本発明に係る半導体装置として、配線基板２０に対して単一のＩＣチップ３６が実装された形態の半導体パッケージ部品を例に挙げて説明したが、これに限らず、配線基板に対して複数のＩＣチップが実装されたマルチチップパッケージ部品に対しても本発明は適用可能である。
【００５５】
また、本発明に係る配線基板は、半導体パッケージ部品のインターポーザ基板として構成される場合に限らず、例えば、半導体パッケージ部品が実装されるマザー基板として構成することも可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態として、本発明に係る配線基板の製造方法を説明する工程断面図であり、Ａは接続ランド２２を有する絶縁基材２１の準備工程、Ｂは接続ランド２２を覆う絶縁層２４の形成工程、Ｃは絶縁層２４に対する開口部２４ａの形成工程、そして、Ｄは第１の導体層としてのＣｕめっき層２５の形成工程をそれぞれ示している。
【図２】本発明に係る配線基板の製造方法を説明する図１に続く工程断面図であり、Ａは応力緩和層２６の形成工程、ＢおよびＣは第２の導体としてのＣｕめっき層２７，２８の形成工程をそれぞれ示している。
【図３】本発明に係る配線基板の製造方法を説明する図１に続く工程断面図であり、Ａ〜Ｃの順で第１，第２の導体層２５，２７，２８の不要領域の除去工程をそれぞれ示している。
【図４】第１の実施の形態で示した配線基板２０の構成において、突起電極３０の形状の変形例を示す要部側断面図である。
【図５】本発明の第２の実施の形態として、本発明に係る半導体装置の製造方法を説明する工程断面図であり、Ａはソルダーペースト３１の供給工程、ＢはＩＣチップ３６の実装工程、そして、Ｃははんだ接続部のリフロー工程をそれぞれ示している。
【図６】本発明に係る半導体装置の製造方法を説明する図５に続く工程断面図であり、Ａは封止工程、Ｂは外部端子４１の形成工程をそれぞれ示している。
【図７】本発明の第３の実施の形態による半導体装置の構成を示す要部側断面図である。
【図８】第１の従来例による半導体装置の構成を示す要部側断面図である。
【図９】第２の従来例による半導体装置のはんだ接続部の構成を示す要部断面図である。
【符号の説明】
【００５７】
２０…配線基板、２２…接続ランド、２４…絶縁層、２４ａ…開口部、２５…Ｃｕめっき層（第１の導体層）、２６…応力緩和層、２７…無電解Ｃｕめっき層（第２の導体層）、２８…電解Ｃｕめっき層（第２の導体層）、３０…突起電極、３０Ａ…第１接続部、３０Ｂ…第２接続部、３６…ＩＣチップ、３７…電極パッド、３８，４６…はんだバンプ、３９…アンダーフィル樹脂、４１…外部端子、４２，４５…半導体装置。
【図１】
2005303021.tif 000003
【図２】
2005303021.tif 000004
【図３】
2005303021.tif 000005
【図４】
2005303021.tif 000006
【図５】
2005303021.tif 000007
【図６】
2005303021.tif 000008
【図７】
2005303021.tif 000009
【図８】
2005303021.tif 000010
【図９】
2005303021.tif 000011