(57)【要約】      （修正有）【課題】  単層電極構造の電荷転送電極の平坦化のためのＣＭＰ工程に起因する表面荒れおよび微少残りを改善を図る。【解決手段】  固体撮像素子の製造方法において、前記電荷転送電極の形成工程が、ゲート酸化膜２の形成された半導体基板表面１に、第１の電極３ａを構成する第１層シリコン系導電性膜のパターンを形成する工程と、前記第１の電極の少なくとも側壁に電極間絶縁膜６となる絶縁膜を形成する工程と、前記第１の電極３ａおよび前記電極間絶縁膜６の形成された前記半導体基板表面に第２の電極３ｂを構成する第２層シリコン系導電性膜を形成する工程と、前記第２層シリコン系導電性膜を化学機械研磨（ＣＭＰ：Chemical  Mechanical  Polishing）により、平坦化する工程とを含む単層電極構造の電荷転送電極を形成する工程とを含み、前記化学機械研磨の後、アルカリ系薬液による表面処理工程を含むことを特徴とする。【選択図】図３
2005340801.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、
前記電荷転送電極の形成工程が、
ゲート酸化膜の形成された半導体基板表面に、第１の電極を構成する第１層シリコン系導電性膜のパターンを形成する工程と、
前記第１の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、
前記第１の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２の電極を構成する第２層シリコン系導電性膜を形成する工程と、
前記第２層シリコン系導電性膜を化学機械研磨（ＣＭＰ：Chemical  Mechanical  Polishing）により平坦化し、単層電極構造の電荷転送電極を形成する平坦化工程とを含み、
前記化学機械研磨の後、アルカリ系薬液による表面処理工程を含むことを特徴とする固体撮像素子の製造方法。
【請求項２】
請求項１に記載の固体撮像素子の製造方法であって、前記第１層シリコン系導電性膜は、ドーピングしながら成膜することによって形成されることを特徴とする固体撮像素子の製造方法。
【請求項３】
請求項１または２に記載の固体撮像素子の製造方法であって、前記第１層シリコン系導電性膜または第２層シリコン系導電性膜は、アモルファスシリコンであることを特徴とする固体撮像素子の製造方法。
【請求項４】
請求項１または２に記載の固体撮像素子の製造方法であって、前記第１層シリコン系導電性膜または第２層シリコン系導電性膜は、多結晶シリコンであることを特徴とする固体撮像素子の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の固体撮像素子の製造方法であって、前記表面処理工程は、フッ素イオンを含む溶液を用いて溶液処理する工程を含むことを特徴とする固体撮像素子の製造方法。
【請求項６】
請求項５に記載の固体撮像素子の製造方法であって、前記表面処理工程は、前記溶液処理する工程に先立ち、酸化処理工程を含むことを特徴とする固体撮像素子の製造方法。
【請求項７】
請求項６に記載の固体撮像素子の製造方法であって、前記表面処理工程は、前記溶液処理する工程が、フッ酸処理工程を含むことを特徴とする固体撮像素子の製造方法。
【請求項８】
請求項１に記載の固体撮像素子の製造方法であって、
前記電荷転送部の形成に先立ち、
半導体基板表面に、前記光電変換部の有効撮像領域を囲むように、周辺回路部および前記電荷転送部に設けられるフィールド酸化膜の形成領域に、トレンチを形成する工程と、
前記トレンチ内にフィールド酸化膜を形成する工程と、
前記フィールド酸化膜の形成された前記半導体基板表面を平坦化する表面平坦化工程と、
前記半導体基板表面に、前記電荷転送電極、前記光電変換部および前記周辺回路部などの素子部を形成する工程とを含むことを特徴とする固体撮像素子の製造方法。
【請求項９】
請求項８に記載の固体撮像素子の製造方法であって、
前記フィールド酸化膜を形成する工程は、選択酸化（ＬＯＣＯＳ）工程を含むことを特徴とする固体撮像素子の製造方法。
【請求項１０】
請求項８に記載の固体撮像素子の製造方法であって、
前記フィールド酸化膜を形成する工程は、前記トレンチにＣＶＤ法により絶縁膜を充填する工程を含むことを特徴とする固体撮像素子の製造方法
【請求項１１】
請求項８乃至１０のいずれかに記載の固体撮像素子の製造方法であって、
前記半導体基板表面を平坦化する表面平坦化工程は、  
前記半導体基板表面にスピンコート法によりレジストを塗布する工程と、
レジストエッチバック法により、平坦化する工程とを含むことを特徴とする固体撮像素子の製造方法。
【請求項１２】
請求項８乃至１０のいずれかに記載の固体撮像素子の製造方法であって、
前記半導体基板表面を平坦化する表面平坦化工程は、
ＣＭＰ（化学的機械研磨）法により前記半導体基板表面を平坦化する工程とを含むことを特徴とする固体撮像素子の製造方法。
【請求項１３】
請求項１に記載の固体撮像素子の製造方法であって、
前記第１層導電性膜のパターンを形成する工程は、前記レジストの表面レベルが前記半導体基板上で所定の値以下とならないように、ダミーパターンを含む前記パターンを形成する工程を含む固体撮像素子の製造方法。
【請求項１４】
請求項１に記載の固体撮像素子の製造方法であって、
前記第１層導電性膜のパターンを形成する工程は、前記第２層導電性膜の表面レベルが前記半導体基板上で所定の値以下とならないように、ダミーパターンを含む前記パターンを形成する工程を含む固体撮像素子の製造方法。
【請求項１５】
請求項１に記載の固体撮像素子の製造方法であって、
前記第２層導電性膜を形成する工程に先立ち、前記第１の電極の表面にＣＭＰストッパとなるストッパ層を形成する工程を含み、
前記平坦化工程は、前記ストッパ層をストッパとしてＣＭＰを行う工程であることを特徴とする固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の製造方法にかかり、特に単層電極ＣＣＤ（電荷結合素子）構造の固体撮像素子に関する。    
【背景技術】
【０００２】
エリアセンサ等に用いられるＣＣＤを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでいる。固体撮像素子の作りこまれた基板（シリコン基板）は、フィルタやレンズを積層して、実装される。このため、レンズと光電変換部との位置精度が重要となり、またその距離すなわち高さ方向の距離も、製造工程における位置精度と、使用時における感度（光電変換効率）面での大きな問題となる。
さらにまた、このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。一方光電変換部を構成するフォトダイオードの面積を小さくすると感度が低下するため、フォトダイオード部の面積は確保しなければならない。
そこで、電荷転送部および周辺回路の配線の微細化をはかり、配線の面積比率を低減することにより、フォトダイオード部の占有面積を確保しつつチップの微細化をはかるべく種々の研究がなされている。
【０００４】
このような状況の中で配線の微細化による高集積化のためには配線層間の層間絶縁膜の平坦性を保つことは重要な技術となる。そこで平坦性の向上のために、化学機械研磨（ＣＭＰ：Chemical  Mechanical  Polishing）により、電荷転送部を単層電極構造とした構
造が提案されている。
【０００５】
ところで、従来の単層構造の電荷転送電極を用いた固体撮像素子では、電荷転送電極として多結晶シリコン層を用い、第１層配線を形成した後に、この第１層配線のパターン表面を酸化し、第２層目の転送電極となる多結晶シリコン層を堆積し、ＣＭＰにより全面エッチングを行うことにより電極の単層化を実施している（例えば特許文献１）。
【０００６】
例えば、従来の方法では、図７（ａ）に示すように、ｎ型シリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
【０００７】
続いて、このゲート酸化膜２上に、第１層多結晶シリコン膜１３ａを形成し、酸化シリコン膜４と、窒化シリコン膜５とを形成する。
続いて、そしてこの上層にレジストを塗布する。
【０００８】
そして、図７（ｂ）に示すように、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、パターン幅０．３から数μｍのレジストパターンＲ１を形成する。ここでこのパターン幅は０．３μｍ以下でもよい。
【０００９】
この後、図７（ｃ）に示すように、このレジストパターンＲ１をマスクとし、酸化シリコン膜４と、窒化シリコン膜５とをエッチングし、第１の電極のパターニング用のマスクパターンを形成する。
そしてアッシングによりレジストパターンを剥離除去し（図７（ｄ））、このマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層多結晶シリコン膜１３ａを選択的にエッチング除去し、第１の電極を形成する（図８（ａ））。
【００１０】
続いて、減圧ＣＶＤ法により第１の電極のパターンの表面に電極間絶縁膜６を形成し（図８（ｂ））、この上層に第２層多結晶シリコン膜１３ｂを形成し（図８（ｃ））、ＣＭＰにより第２層多結晶シリコン膜１３ｂの平坦化を行う（図８（ｄ））。
【００１１】
このようにして平坦化のなされたｎ型シリコン基板１（図９（ａ）表面に、図９（ｂ）に示すように、所望のレジストパターンＲ２で被覆する。
この後、図９（ｃ）に示すように、このレジストパターンＲ２をマスクとして、フォトダイオード３０上の第２層多結晶シリコン膜１３ｂを選択的にエッチング除去する。
【００１２】
そして、図９（ｄ）に示すように、アッシングによりレジストパターンＲ２を除去する。
このようにして、第２層多結晶シリコン膜１３ｂからなる第２の電極を形成し、表面の平坦な固体撮像素子電極が形成される。
しかしながらこの方法の場合、第２層多結晶シリコン膜をポリッシングして単層構造の電荷転送電極を製造する際、表面に変質層７が形成されており、エッチングすべき領域となった場合、エッチングされずに残り、エッチング残渣９として短絡の原因となることがある。またこれを除去しようとエッチング時間を長くすると、電極パターンの細りが生じることがある。またエッチングにより表面荒れが生じており、これが電荷転送効率の低下の原因となっていた。
【００１３】
また、表面状態の悪化により、電荷転送電極より上層の平坦化膜、マイクロレンズ、カラーフィルタなどの各種の膜の膜厚の不均一や形状ばらつきの増大を招くことになり、シェーディング、感度ばらつき、迷光によるスミアの悪化などが発生する。
【００１４】
このため、上述したような方法では、さらなる感度の向上に対応し、ＣＭＰ処理後の微少研磨残りと、電極間の短絡を抑制するのは困難であった。
【００１５】
【特許文献１】特願２００３−１３９１１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
このように、従来の固体撮像素子では、第１層導電性膜を構成する第１の電極を形成した後電極間絶縁膜を形成し、この上層に第２層導電性膜を構成する第２の電極となるドープト多結晶シリコン層を形成し、ＣＭＰ処理により電極の単層化を行なった際、ＣＭＰ処理後の最表面にＣＭＰ工程処理に起因する微小窪みが発生することがある。
また、多結晶シリコン膜に代えてアモリファスシリコン膜も広く用いられるようになってきているが、アモルファスシリコンをＣＭＰ処理した場合、表面に形成される表面窪みは、本来の膜とは性質が異なりエッチング除去が困難であり、エッチング除去領域にある場合、シリコン残渣となり、これが配線間ショートの原因となる場合があった。
【００１７】
本発明は前記実情に鑑みてなされたもので、第１層導電性膜のパターン上に第２層導電性膜を形成し、第１層導電性膜上の第２層導電性膜を除去して平坦化することにより単層電極構造の電荷転送電極を形成するに際し、第２層導電性膜の平坦化のためのＣＭＰ工程に起因するに微少残りおよび表面荒れを改善するとともに、電極配線加工時の配線電極の局所細り、断線もしくは短絡を抑制し、電荷転送効率の改善を図ることを目的とする。
【課題を解決するための手段】
【００１８】
そこで本発明の方法では、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、前記電荷転送電極の形成工程が、ゲート酸化膜の形成された半導体基板表面に、第１の電極を構成する第１層シリコン系導電性膜のパターンを形成する工程と、前記第１の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、前記第１の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２の電極を構成する第２層シリコン系導電性膜を形成する工程と、前記第２層シリコン系導電性膜を化学機械研磨（ＣＭＰ： Chemical  Mechanical  Polishing）により、平坦化し、単層電極構造の電荷転送電極を
形成する工程とを含み、前記化学機械研磨の後、アルカリ系薬液による表面処理工程を含むことを特徴とする。
【００１９】
かかる構成によれば、シリコン系導電性膜、特に第２層シリコン系導電性膜表面に対しアルカリ系薬液による表面処理を行なうようにしているため、ＣＭＰ処理時の微少残りによる配線間短絡を抑制することが出来、ＣＭＰ処理後に形成される表面窪み等のダメージを除去し、表面荒れに起因する電極の局所細りや断線を抑制することができる。
【００２０】
また本発明の方法は、前記第１層シリコン系導電性膜が、ドーピングしながら成膜することによって形成されるものを含む。
また、第１又は第２層シリコン系導電性膜を形成する工程を、不純物を添加しながらアモルファスシリコン膜を成膜する工程を含むようにすることにより、不純物の注入工程が不要となり、製造が容易で信頼性の高い膜を形成することが可能となる。また、ドーピングしながら成膜する場合、粒界にドーパントが析出し易いという問題があるが、酸化剤を供給することにより、リン酸などの酸化物に変化させ、アルカリ系薬液による表面処理を行なうことによって、ドーパントが析出したとしても良好に除去することができる場合もある。
【００２１】
また本発明の方法は、前記第１層シリコン系導電性膜または第２層シリコン系導電性膜が、アモルファスシリコンであるものを含む。
【００２２】
また本発明の方法は、前記第１層シリコン系導電性膜または第２層シリコン系導電性膜は、多結晶シリコンである。
【００２３】
また本発明の方法は、前記表面処理工程が、フッ素イオンを含む溶液を用いて溶液処理する工程を含む。
【００２４】
また本発明の方法は、前記表面処理工程が、前記溶液処理する工程に先立ち、酸化処理工程を含む。
【００２５】
また本発明の方法は、前記溶液処理する工程が、フッ酸処理工程を含む。
【００２６】
また、本発明の方法は、上記方法において、半導体基板表面に、前記光電変換部の有効撮像領域を囲むように、周辺回路部および前記電荷転送部に設けられるフィールド酸化膜の形成領域に、トレンチを形成する工程と、前記トレンチ内にフィールド酸化膜を形成する工程と、前記フィールド酸化膜の形成された前記半導体基板表面を平坦化する表面平坦化工程と、前記半導体基板表面に、前記電荷転送電極、前記光電変換部および前記周辺回路部などの素子部を形成する工程とを含むものを含む。
この方法により、上記効果に加え、表面の平坦化をはかることができるという効果がある。
【００２７】
また、本発明の固体撮像素子の製造方法は、前記フィールド酸化膜を形成する工程は、選択酸化（ＬＯＣＯＳ）工程を含むものを含む。
この方法によれば長時間を要するが膜質の良好なフィールド酸化膜を形成することが可能となる。
【００２８】
また、本発明の固体撮像素子の製造方法は、前記フィールド酸化膜を形成する工程は、前記トレンチにＣＶＤ法により絶縁膜を充填する工程を含むものを含む。
この方法によれば、フィールド酸化膜の形成に要する時間の短縮を図ることができる。  またＣＶＤ法に代えて、スピンコート法により絶縁膜を埋め込むことも可能である。
【００２９】
また、本発明の固体撮像素子の製造方法は、前記半導体基板表面を平坦化する表面平坦化工程は、前記半導体基板表面にスピンコート法によりレジストを塗布する工程と、レジストエッチバック法により、平坦化する工程とを含むものを含む。
【００３０】
また、本発明の固体撮像素子の製造方法は、前記半導体基板表面を平坦化する表面平坦化工程は、ＣＭＰ（化学的機械研磨）法により前記半導体基板表面を平坦化する工程とを含むものを含む。
【００３１】
また、本発明の固体撮像素子の製造方法は、前記第１層導電性膜のパターンを形成する工程は、前記レジストの表面レベルが前記半導体基板上で所定の値以下とならないように、ダミーパターンを含む前記パターンを形成する工程を含むものを含む。
【００３２】
また、本発明の固体撮像素子の製造方法は、前記第１層導電性膜のパターンを形成する工程は、前記第２層導電性膜の表面レベルが前記半導体基板上で所定の値以下とならないように、ダミーパターンを含む前記パターンを形成する工程を含む。
【００３３】
半導体基板上の配線部、フォトダイオード部以外の領域などパターン密度の小さい領域、特にウェハ周縁部では、第２層導電性膜の膜厚が小さくなり、表面レベルが低下しやすいが、この構成では、ダミーパターンの追加により、表面レベルが周縁部でも低くならないようにすることができるため、過研磨を防止することができ、電荷転送電極を単層化する際に生じる導電性膜、特に第２層導電性膜の膜減りを防止することができる。したがって、均一な膜厚の電荷転送電極および周辺回路を形成することができるため、素子特性のばらつきを防止し、信頼性の高い固体撮像素子を形成することが可能となる。なお、ＣＭＰ工程により研磨する際、ウェハの周縁部で過研磨が生じ、表面レベルが低下しやすいが、周縁部以外の領域でも表面レベルが低下しやすい領域ではダミーパターンにより表面レベルを上げるようにするのが望ましい。
【００３４】
また、本発明の固体撮像素子の製造方法は、前記第２層導電性膜を形成する工程に先立ち、前記第１の電極の表面にＣＭＰストッパとなるストッパ層を形成する工程を含み、  前記平坦化工程は、前記ストッパ層をストッパとしてＣＭＰを行う工程であるものを含む。
【００３５】
この構成により、第１の電極が削られることなく、第１の電極上でＣＭＰを停止することができるため、平坦性が良好で、高歩留まりの電荷転送部を形成することが可能となる。ここで第２層導電性膜をシリコン系導電性膜で構成する場合には、窒化シリコンなどを用いるのが望ましい。また、第１の電極のパターニングに際し、酸化シリコンと窒化シリコンとの２層膜をマスクとして用い、これをこのまま残してＣＭＰストッパに用いることにより、工数を増大することなく、良好なパターニングを可能にするとともに、平坦性に優れた電荷転送部を形成することが可能となる。また、この窒化シリコン膜は、この上層に形成される膜のパターニングのための露光工程においては反射防止膜としても作用し、高精度のパターン形成に有効に作用する。
【発明の効果】
【００３６】
本発明の方法によれば、ＣＭＰ法により、研磨した際の表面荒れを抑制することができ、電荷転送電極の局所細り、断線を防止し、電荷転送効率の良好な固体撮像素子を形成することが可能となる。
【発明を実施するための最良の形態】
【００３７】
以下本発明の実施の形態について図面を参照しつ説明する。
（第１の実施の形態）
図１乃至図３に、本発明の第１の実施の形態の固体撮像素子の製造方法を示す。
【００３８】
この固体撮像素子は、図１乃至図３にその電極形成工程を示すように、単層電極構造の電荷転送電極を備えた固体撮像素子を形成するに際し、第２層アモルファスシリコン膜表面に対し希釈アルカリ系薬液による表面処理を行なうようにしたことを特徴とする。
これにより、ＣＭＰ処理後に形成される表面窪み等のダメージを除去し、ＣＭＰ処理時の微少残りによる配線間短絡を抑制することが出来、表面荒れに起因する電極の局所細りや断線を抑制することができ、電荷転送部および周辺回路部において、膜減りもなく、良好に表面の平坦化をはかることができる。
【００３９】
なおこのゲート酸化膜は、酸化シリコン膜２ａと窒化シリコン膜２ｂと酸化シリコン膜２ｃとの３層構造膜で構成される。
【００４０】
なお、図４および図５に全体の概要説明図を示すように、シリコン基板１には、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード３０の間に形成される。
【００４１】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル３１は、図４では図示していないが、電荷転送部４０が延在する方向と交差する方向に、形成される。
【００４２】
なお、図４においては、電極間絶縁膜６の内、フォトダイオード領域と電荷転送部４０との境界近傍に形成されるものの記載を省略してある。
【００４３】
図５に示すように、基板内部の素子領域については省略するが、シリコン基板１内には、光電変換部を構成するフォトダイオード３０、電荷転送チャネル、チャネルストップ領域、電荷読み出し領域などが形成され、シリコン基板１表面には、ゲート酸化膜２が形成され電荷転送電極が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜６と電荷転送電極（第１層ドープトアモルファスシリコン膜３ａからなる第１の電極、第２層ドープトアモルファスシリコン膜３ｂからなる第２の電極）が形成される。
【００４４】
電荷転送部４０は、上述したとおりであるが、図５に示すように、電荷転送部４０の電荷転送電極上面には絶縁膜７０が形成される。７１は遮光膜、７２はＢＰＳＧ（boro  phospho  silicate  glass）からなる絶縁膜、７３はＰ−ＳｉＮからなる絶縁膜（パッシベーション膜）、７４は透明樹脂膜からなる平坦化層である。
【００４５】
固体撮像素子の上方には、フォトダイオード３０部分を除いて遮光膜７１が設けられ、さらにカラーフィルタ５０、マイクロレンズ６０が設けられる。また、カラーフィルタ５０とマイクロレンズ６０との間は、絶縁性の透明樹脂等からなる平坦化層６１が充填される。
また、図５では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【００４６】
次にこの固体撮像素子の製造工程について詳細に説明する。
まず、不純物濃度１．０×１０１６ｃｍ−３程度のｎ型のシリコン基板１表面に、膜厚
１５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
【００４７】
続いて、このゲート酸化膜２上に、ＰＨ３とＮ２とを添加したＳｉＨ４を反応性ガスと
して用いた減圧ＣＶＤ法により、膜厚０．４μｍのリンドープの第１層ドープトアモルファスシリコン膜３ａを形成する。このときの基板温度は５００〜６００℃とする。
【００４８】
この後、減圧ＣＶＤ法により膜厚１５ｎｍの酸化シリコン膜４と、膜厚５０ｎｍの窒化シリコン膜５とを形成する（図１（ａ））。
【００４９】
続いて、そしてこの上層にポジレジストを厚さ０．５〜１．４μｍとなるように塗布し、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、レジストパターンＲ１を形成する（図１（ｂ））。
【００５０】
この後、ＣＨＦ３とＣ２Ｆ６とＯ２とＨｅとの混合ガスを用いた反応性イオンエッチン
グにより、酸化シリコン膜４と、窒化シリコン膜５とをエッチングし、第１層ドープトアモルファスシリコン膜３ａのパターニング用のマスクパターンを形成する（図１（ｃ））。
そしてアッシングによりレジストパターンを剥離除去する（図１（ｄ））。
【００５１】
この後、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりこのマスク
パターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層ドープトアモルファスシリコン膜３ａを選択的にエッチング除去し、第１の電極および周辺回路の配線を形成する（図２（ａ））ここではＥＣＲ(電子サイクロトロン
共鳴：Electron Cycrotoron Resonance)方式あるいはＩＣＰ（誘導結合Inductively Coupled Plasma）方式のなどのエッチング装置を用いるのが望ましい。
【００５２】
続いて、減圧ＣＶＤ法により第１の電極のパターンの表面に膜厚８０ｎｍの酸化シリコン膜からなる電極間絶縁膜６を形成する（図２（ｂ））。
【００５３】
次に、ＳｉＨ４ガスにＰＨ３とＮ２とを添加した反応性ガスを用いた減圧ＣＶＤ法によ
り膜厚０．４〜０．７μｍの第２層ドープトアモルファスシリコン膜３ｂを形成する（図２（ｃ））。このとき第２層ドープトアモルファスシリコン膜３ｂの膜厚は第１層ドープトアモルファスシリコン膜およびその上層の酸化シリコン膜４および窒化シリコン膜５の膜厚の合計膜厚と同程度かそれよりも厚くなるように形成する必要がある。これにより完全な埋め込みが可能となる。
【００５４】
そして、図２（ｄ）に示すように、ＣＭＰにより第２層ドープトアモルファスシリコン膜３ｂの平坦化を行う。ＣＭＰは、研磨荷重が３．０ｐｓｉ、定盤の回転速度が１００ｒｐｍとなるようにして実行する。
このとき、平坦な表面を得ることができるものの、ＣＭＰ工程後の第２層ドープトアモルファスシリコン膜３ｂ表面には変質層や研磨残りなどの変質部７が形成される場合がある。
【００５５】
そこで、図３（ａ）に示すように、コリン（ＴＭ−Ｈ：［（ＣＨ３）３Ｎ（ＣＨ２ＣＨ
２ＯＨ）］＋ＯＨ−数％水溶液）と呼称する表面処理液である希釈アルカリ系薬液を用い
て、変質部７を含む第２層ドープトアモルファスシリコン膜３ｂをエッチング除去する。
【００５６】
以下は通常の方法であり、この後、図３（ｂ）に示すように、固体撮像素子形成部および周辺回路部の一部を覆うようにレジストパターンＲ２を形成し、このレジストパターンＲ２をマスクとして、フォトダイオード３０上の第２層ドープトアモルファスシリコン膜３ｂをエッチング除去する（図３（ｃ））。
【００５７】
そして、図３（ｄ）に示すように、アッシングによりレジストパターンＲ２を除去する。
【００５８】
このようにして、第２層ドープトアモルファスシリコン膜３ｂからなる第２の電極を形成し、表面の平坦な固体撮像素子電極が形成される。
【００５９】
そしてこの上層に遮光膜のパターン７１、膜厚７００ｎｍのＢＰＳＧ膜７２を形成し、８５０℃でリフローし平坦化する。そしてＰ−ＳｉＮからなる絶縁膜（パッシベーション膜）７３、透明樹脂膜からなる平坦化層７４を形成する。
この後、カラーフィルタ５０、平坦化層６１、マイクロレンズ６０などを形成して、図４および図５に示すような固体撮像素子を得る。
【００６０】
この方法によれば、変質部７を含む第２層ドープトアモルファスシリコン層の表面をエッチング除去しているため、エッチング残渣による配線間の短絡、表面荒れによる窪みに起因する配線の局所的な細り、断線のおそれもない。
【００６１】
ちなみにＣＭＰ工程後に生成された表面窪みは、本来の膜とは性質が異なり、エッチング除去が困難であり、エッチング除去領域にある場合、シリコン残渣となり、配線間の短絡を招くおそれがあった。また、ＣＭＰ工程による表面荒れについても固体撮像素子としての信頼性低下の原因となっていた。
【００６２】
なお前記実施の形態では、コリン（ＴＭ−Ｈ）を用いたが、これに限定されることなくフッ化アンモニウム（ＮＨ４Ｆ）、フッ化アンモニウム（ＮＨ４Ｆ）とフッ酸（ＨＦ）と
の混酸を用いてもよい。この場合、ＣＭＰ処理後表面を酸化し、この後フッ素イオンを含む溶液を用いた表面処理を行なうようにすればよい。
【００６３】
以上のように、かかる構成によれば、研磨による表面荒れを残すことなく、電極の局所細り、断線を防止することができ、電荷転送効率の良好な固体撮像素子を形成することができる。
【００６４】
また前記実施の形態では、電極間絶縁膜６を第１の電極の周りに減圧ＣＶＤ法によって形成したが、これに代えて、熱酸化によって電極間絶縁膜を形成するようにしてもよい。すなわち、第１の電極のパターニング用マスクおよび第２の電極の平坦化に際してエッチングストッパとして用いる酸化シリコン膜および窒化シリコン膜の２層膜の窒化シリコン膜を酸化防止膜として、第１の電極の熱酸化を行うことにより、第１の電極の側壁に選択的に酸化シリコン膜を形成し、これを電極間絶縁膜とする。この場合は、あらかじめこの酸化される領域分、第１の電極幅が大きくなるようにレジストパターンを形成する必要がある。
【００６５】
（第２の実施の形態）
次に、本発明の第２の実施の形態として、第２層アモルファスシリコン層の表面処理に先立ち、第２層アモルファスシリコン層の表面を数ｎｍ酸化し、この酸化シリコン膜を表面処理により除去するようにしたことを特徴とする。
この工程を図６（ａ）乃至（ｅ）に示す。
前記第１の実施の形態で説明した図１（ａ）乃至（ｄ）および図２（ａ）乃至（ｄ）の工程と同様の工程を実行した後、図６（ａ）に示すように、８５０℃の酸化雰囲気中で３０秒の熱処理を行い、膜厚数ｎｍの酸化シリコン膜８を形成する。
そして、図６（ｂ）に示すように、フッ化アンモニウム（ＮＨ４Ｆ）とフッ酸（ＨＦ）
との混酸を用いてこの酸化シリコン膜８をエッチング除去することにより、表面荒れのない良好な第２層ドープトアモルファスシリコン層３ｂの表面を得ることができる。
後の工程については図６（ｃ）乃至（ｅ）に示すように、図３（ｂ）乃至（ｄ）に示した工程と同様である。
【００６６】
この方法によれば、酸化によりエッチングが容易となるため、エッチング薬液の使用可能範囲が広がり、反応性を抑えた薬液を使用することにより、エッチング後の表面を良好にすることができる。
【００６７】
なお、前記第１および第２の実施の形態では、シリコン系導電性膜として、ドープトアモルファスシリコン層を用いたが、アモルファスシリコンに限定されることなく、多結晶シリコン膜、マイクロクリスタルシリコンなど他のシリコン系導電性膜を用いてもよい。また、これらシリコン系導電性膜の低抵抗化のためのドーピングに際しては、成膜と同時にドーピングを行うようにしてもよいし、成膜後にドーピングを行なうようにしてもよい。
【００６８】
また、前記実施の形態では、第２層シリコン系導電性膜を形成する工程に先立ち、第１の電極の表面にＣＭＰストッパとなる窒化シリコン膜５を形成しておき、平坦化に際し、このストッパ層をストッパとしてＣＭＰを行うようにしている。
これにより、第１層シリコン系導電性膜を保護し、膜厚低下を防止しつつ、信頼性の高いポリッシングを行うことが可能となる。
【００６９】
また、このストッパ層は無機絶縁材料で構成するのが望ましい。
これにより、このストッパ層を除去することなく形成することも可能である。
【００７０】
さらに、第１層シリコン系導電性膜のパターニングのためのマスク層パターンを、酸化シリコン膜とこの上に形成された窒化シリコン膜の２層膜で構成することにより、これを第２のシリコン系導電性膜のエッチング時のエッチングストッパとして用いるようにすれば、シリコン系導電性膜とのエッチング選択比を十分にとることができ、窒化シリコン膜をエッチングストッパとして効率よく平坦化をはかることが可能となる。このように、酸化シリコン膜と窒化シリコン膜との２層膜構造を用いることにより、CMP後の第２配線加工時のストッパ効果を得ることができると共に、加工後の窒化シリコン膜の選択除去が可能であり、その後（使用時）においても、第１層配線および第２層配線間の絶縁を保持するこができるという効果がある。
【００７１】
また、第２層シリコン系導電膜を平坦化する工程は、第２層シリコン系導電性膜と前記ストッパ層とのCMP速度比が１０以上となるように条件設定をすれば、より確実なエッチング停止を実現することができる。
【００７２】
なお、前記実施の形態では詳細には述べていないが、チップ周縁部には、その有効撮像領域を囲むように枠状にフィールド酸化膜が形成されるが、フォトセンサを備えた光電変換部と電荷転送部の表面レベルと同一となるようにリセスロコス（Recess  LOCOS）法によって形成するのが望ましい。
【産業上の利用可能性】
【００７３】
以上説明してきたように、本発明の方法によれば、第２層シリコン系導電性膜をＣＭＰにより平坦化して単層電極構造の電荷転送電極を形成するに際し、ＣＭＰ工程後、表面処理により表面層を除去するようにしているため、表面荒れをなくし、信頼性の高い電荷転送電極を得ることができるため、微細でかつ高感度の固体撮像装置の形成に有効である。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図２】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図３】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図４】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図５】本発明の第１の実施の形態の固体撮像素子を示す断面図である。
【図６】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図７】従来例の固体撮像素子の製造工程を示す図である。
【図８】従来例の固体撮像素子の製造工程を示す図である。
【図９】従来例の固体撮像素子の製造工程を示す図である。
【符号の説明】
【００７５】
１  シリコン基板２  ゲート酸化膜３ａ  第１の電極（第１層ドープトアモルファスシリコン膜）
３ｂ  第２の電極（第２層ドープトアモルファスシリコン膜）
４  酸化シリコン膜
５  窒化シリコン膜
６  電極間絶縁膜３０  フォトダイオード部
４０  電荷転送部５０  カラーフィルタ
６０  マイクロレンズ
７０  絶縁膜
１３ａ  第１の電極（第１層多結晶シリコン膜）
１３ｂ  第２の電極（第２層多結晶シリコン膜）
【図１】
2005340801.tif 000003
【図２】
2005340801.tif 000004
【図３】
2005340801.tif 000005
【図４】
2005340801.tif 000006
【図５】
2005340801.tif 000007
【図６】
2005340801.tif 000008
【図７】
2005340801.tif 000009
【図８】
2005340801.tif 000010
【図９】
2005340801.tif 000011