(57)【特許請求の範囲】
【請求項１】
板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、前記半導体デバイス部（１１）に電気的に接続され、前記表面（１４）側から裏面（１５）側に延設されて前記裏面（１５）から露出した貫通電極（１２）と有する半導体チップ（１０）と、
前記半導体チップ（１０）の表面（１４）全体を覆うモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記貫通電極（１２）を露出させた後、前記モールド樹脂（２０）と前記半導体ウェハ（３０）とが一体化されたものを前記半導体チップ（１０）ごとに個々に分割する工程とを含み、
前記半導体ウェハ（３０）を用意する工程では、前記半導体チップ（１０）となる領域内にトレンチ（１６）が設けられたものを用意し、
前記トレンチ（１６）は、該トレンチ（１６）の深さ方向に前記トレンチ（１６）の幅が大きくなるようにアンダーカットされており、
前記モールド樹脂（２０）を形成する工程では、前記モールド樹脂（２０）で前記トレンチ（１６）を埋めることを特徴とする半導体装置の製造方法。
【請求項２】
板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、前記半導体デバイス部（１１）に電気的に接続され、前記表面（１４）側から裏面（１５）側に延設されて前記裏面（１５）から露出した貫通電極（１２）とを有する複数の半導体チップ（１０）と、
前記複数の半導体チップ（１０）の表面（１４）全体をそれぞれ覆うと共に、前記半導体チップ（１０）ごとにハーフカットされたモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記半導体ウェハ（３０）を前記半導体チップ（１０）ごとに個々に分割すると共に、前記モールド樹脂（２０）をハーフカットする工程とを含み、
前記半導体ウェハ（３０）を用意する工程では、前記半導体チップ（１０）となる領域内にトレンチ（１６）が設けられたものを用意し、
前記トレンチ（１６）は、該トレンチ（１６）の深さ方向に前記トレンチ（１６）の幅が大きくなるようにアンダーカットされており、
前記モールド樹脂（２０）を形成する工程では、前記モールド樹脂（２０）で前記トレンチ（１６）を埋めることを特徴とする半導体装置の製造方法。
【請求項３】
前記モールド樹脂（２０）を形成する工程では、前記モールド樹脂（２０）で前記半導体チップ（１０）の表面（１４）全体を覆った後、前記モールド樹脂（２０）の上に支持用のボス部（２１）を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記半導体ウェハ（３０）を用意する工程では、第１シリコン層（６１）と第２シリコン層（６２）とで絶縁層（６３）を挟み込んだＳＯＩ基板（６０）のうち第１シリコン層（６１）の表層部に前記半導体デバイス部（１１）が形成され、前記半導体デバイス部（１１）に接続されると共に前記絶縁層（６３）側に前記貫通電極（１２）が延設されているものを用意し、
前記モールド樹脂（２０）を形成する工程では、前記第１シリコン層（６１）の上に前記モールド樹脂（２０）を形成し、
前記半導体ウェハ（３０）の裏面（３２）を研削する工程では、前記第２シリコン層（６２）および前記絶縁層（６３）を研削することにより、前記第１シリコン層（６１）から前記貫通電極（１２）を露出させることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、前記半導体デバイス部（１１）に電気的に接続され、前記表面（１４）側から裏面（１５）側に延設されて前記裏面（１５）から露出した貫通電極（１２）と有する半導体チップ（１０）と、
前記半導体チップ（１０）の表面（１４）全体を覆うモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記貫通電極（１２）を露出させた後、前記モールド樹脂（２０）と前記半導体ウェハ（３０）とが一体化されたものを前記半導体チップ（１０）ごとに個々に分割する工程とを含み、
前記モールド樹脂（２０）を形成する工程では、前記モールド樹脂（２０）で前記半導体チップ（１０）の表面（１４）全体を覆った後、前記モールド樹脂（２０）の上に支持用のボス部（２１）を形成することを特徴とする半導体装置の製造方法。
【請求項６】
板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、前記半導体デバイス部（１１）に電気的に接続され、前記表面（１４）側から裏面（１５）側に延設されて前記裏面（１５）から露出した貫通電極（１２）とを有する複数の半導体チップ（１０）と、
前記複数の半導体チップ（１０）の表面（１４）全体をそれぞれ覆うと共に、前記半導体チップ（１０）ごとにハーフカットされたモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記半導体ウェハ（３０）を前記半導体チップ（１０）ごとに個々に分割すると共に、前記モールド樹脂（２０）をハーフカットする工程とを含み、
前記モールド樹脂（２０）を形成する工程では、前記モールド樹脂（２０）で前記半導体チップ（１０）の表面（１４）全体を覆った後、前記モールド樹脂（２０）の上に支持用のボス部（２１）を形成することを特徴とする半導体装置の製造方法。
【請求項７】
前記半導体ウェハ（３０）を用意する工程では、第１シリコン層（６１）と第２シリコン層（６２）とで絶縁層（６３）を挟み込んだＳＯＩ基板（６０）のうち第１シリコン層（６１）の表層部に前記半導体デバイス部（１１）が形成され、前記半導体デバイス部（１１）に接続されると共に前記絶縁層（６３）側に前記貫通電極（１２）が延設されているものを用意し、
前記モールド樹脂（２０）を形成する工程では、前記第１シリコン層（６１）の上に前記モールド樹脂（２０）を形成し、
前記半導体ウェハ（３０）の裏面（３２）を研削する工程では、前記第２シリコン層（６２）および前記絶縁層（６３）を研削することにより、前記第１シリコン層（６１）から前記貫通電極（１２）を露出させることを特徴とする請求項５または６に記載の半導体装置の製造方法。
【請求項８】
板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、前記半導体デバイス部（１１）に電気的に接続され、前記表面（１４）側から裏面（１５）側に延設されて前記裏面（１５）から露出した貫通電極（１２）と有する半導体チップ（１０）と、
前記半導体チップ（１０）の表面（１４）全体を覆うモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記貫通電極（１２）を露出させた後、前記モールド樹脂（２０）と前記半導体ウェハ（３０）とが一体化されたものを前記半導体チップ（１０）ごとに個々に分割する工程とを含み、
前記半導体ウェハ（３０）を用意する工程では、第１シリコン層（６１）と第２シリコン層（６２）とで絶縁層（６３）を挟み込んだＳＯＩ基板（６０）のうち第１シリコン層（６１）の表層部に前記半導体デバイス部（１１）が形成され、前記半導体デバイス部（１１）に接続されると共に前記絶縁層（６３）側に前記貫通電極（１２）が延設されているものを用意し、
前記モールド樹脂（２０）を形成する工程では、前記第１シリコン層（６１）の上に前記モールド樹脂（２０）を形成し、
前記半導体ウェハ（３０）の裏面（３２）を研削する工程では、前記第２シリコン層（６２）および前記絶縁層（６３）を研削することにより、前記第１シリコン層（６１）から前記貫通電極（１２）を露出させることを特徴とする半導体装置の製造方法。
【請求項９】
板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、前記半導体デバイス部（１１）に電気的に接続され、前記表面（１４）側から裏面（１５）側に延設されて前記裏面（１５）から露出した貫通電極（１２）とを有する複数の半導体チップ（１０）と、
前記複数の半導体チップ（１０）の表面（１４）全体をそれぞれ覆うと共に、前記半導体チップ（１０）ごとにハーフカットされたモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記半導体ウェハ（３０）を前記半導体チップ（１０）ごとに個々に分割すると共に、前記モールド樹脂（２０）をハーフカットする工程とを含み、
前記半導体ウェハ（３０）を用意する工程では、第１シリコン層（６１）と第２シリコン層（６２）とで絶縁層（６３）を挟み込んだＳＯＩ基板（６０）のうち第１シリコン層（６１）の表層部に前記半導体デバイス部（１１）が形成され、前記半導体デバイス部（１１）に接続されると共に前記絶縁層（６３）側に前記貫通電極（１２）が延設されているものを用意し、
前記モールド樹脂（２０）を形成する工程では、前記第１シリコン層（６１）の上に前記モールド樹脂（２０）を形成し、
前記半導体ウェハ（３０）の裏面（３２）を研削する工程では、前記第２シリコン層（６２）および前記絶縁層（６３）を研削することにより、前記第１シリコン層（６１）から前記貫通電極（１２）を露出させることを特徴とする半導体装置の製造方法。
【請求項１０】
前記半導体ウェハ（３０）を用意する工程では、前記半導体チップ（１０）となる領域内にトレンチ（１６）が設けられたものを用意し、
前記モールド樹脂（２０）を形成する工程では、前記モールド樹脂（２０）で前記トレンチ（１６）を埋めることを特徴とする請求項５ないし９のいずれか１つに記載の半導体装置の製造方法。
【請求項１１】
前記トレンチ（１６）は、前記半導体ウェハ（３０）のダイシング部（５０）の領域を含むように形成されていることを特徴とする請求項１ないし４、１０のいずれか１つに記載の半導体装置の製造方法。
【請求項１２】
前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程では、前記半導体ウェハ（３０）から前記貫通電極（１２）を露出させた後、該裏面（３２）から露出した前記貫通電極（１２）の上に裏面電極（１３）を形成することを特徴とする請求項１ないし１１のいずれか１つに記載の半導体装置の製造方法。
【請求項１３】
前記半導体ウェハ（３０）を用意する工程では、後に前記半導体デバイス部（１１）ごとに個々に分割する工程を行うと、個々に分割された前記半導体チップ（１０）の側面に前記貫通電極（１２）が露出するように、前記半導体ウェハ（３０）のダイシング部（５０）の領域が含まれた領域に前記貫通電極（１２）が形成されたものを用意することを特徴とする請求項１ないし１２のいずれか１つに記載の半導体装置の製造方法。
【請求項１４】
半導体ウェハ（３０）の表面（３１）側の表層部に複数の半導体デバイス部（１１）が形成され、前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）が形成されたものが、半導体チップ（１０）ごとに個々に分割されたものであり、
板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、前記半導体デバイス部（１１）に電気的に接続され、前記表面（１４）側から裏面（１５）側に延設されて前記裏面（１５）から露出した貫通電極（１２）と有する前記半導体チップ（１０）と、
前記半導体チップ（１０）の表面（１４）全体を覆う前記モールド樹脂（２０）とを備え、
前記半導体チップ（１０）の表層部にトレンチ（１６）が設けられており、前記トレンチ（１６）は前記モールド樹脂（２０）に埋められており、
前記トレンチ（１６）は、該トレンチ（１６）の深さ方向に前記トレンチ（１６）の幅が大きくなるようにアンダーカットされていることを特徴とする半導体装置。
【請求項１５】
半導体ウェハ（３０）の表面（３１）側の表層部に複数の半導体デバイス部（１１）が形成され、前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）が形成されたものが、前記半導体ウェハ（３０）については前記半導体チップ（１０）ごとに個々に分割されると共に、前記モールド樹脂（２０）については半導体チップ（１０）ごとにハーフカットされたものであり、
板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、前記半導体デバイス部（１１）に電気的に接続され、前記表面（１４）側から裏面（１５）側に延設されて前記裏面（１５）から露出した貫通電極（１２）とを有する前記複数の半導体チップ（１０）と、
前記複数の半導体チップ（１０）の表面（１４）全体をそれぞれ覆うと共に、前記半導体チップ（１０）ごとにハーフカットされた前記モールド樹脂（２０）とを備え、
前記半導体チップ（１０）の表層部にトレンチ（１６）が設けられており、前記トレンチ（１６）は前記モールド樹脂（２０）に埋められており、
前記トレンチ（１６）は、該トレンチ（１６）の深さ方向に前記トレンチ（１６）の幅が大きくなるようにアンダーカットされていることを特徴とする半導体装置。
【請求項１６】
前記トレンチ（１６）は、前記半導体チップ（１０）の側面の一部が削られて形成されていることを特徴とする請求項１４または１５に記載の半導体装置。
【請求項１７】
前記半導体チップ（１０）の裏面（１５）から露出した前記貫通電極（１２）の上に裏面電極（１３）が形成されていることを特徴とする請求項１４ないし１６のいずれか１つに記載の半導体装置。
【請求項１８】
前記半導体チップ（１０）の側面に前記貫通電極（１２）が露出して形成されていることを特徴とする請求項１４ないし１７のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップの表面全体をモールド樹脂で覆った半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来より、半導体チップをモールド封止した半導体装置を製造する方法が、例えば特許文献１〜３で提案されている。具体的に、特許文献１〜３では、半導体ウェハに多数の半導体領域を形成し、半導体ウェハを半導体領域ごとに個々にチップ化した後、別基板である支持基板等の上に半導体チップを配置し、ボンディング等の電気的接続を行った後、各半導体チップを樹脂で一括モールドする方法が提案されている。
【０００３】
そして、支持基板等を樹脂でモールドした後、支持基板等をさらにダイシングカットすることにより、個々の半導体装置が完成する。
【特許文献１】特許第３８５４８１４号公報
【特許文献２】特開２００３−３３２５０８号公報
【特許文献３】特開２００３−６０１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１〜３に記載の発明では、個々に分割された半導体チップを実装するための別基板を用意しなければならない。また、半導体ウェハを分割する工程や分割した半導体チップを支持基板等に実装する工程を行わなければならないため、加工時間が必要となる。このため、製造コストが高くなってしまうという問題がある。
【０００５】
本発明は、上記点に鑑み、支持基板等の別基板を用いることなく半導体チップがモールド封止された半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１、５、８に記載の発明では、板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、半導体デバイス部（１１）に電気的に接続され、表面（１４）側から裏面（１５）側に延設されて裏面（１５）から露出した貫通電極（１２）と有する半導体チップ（１０）と、半導体チップ（１０）の表面（１４）全体を覆うモールド樹脂（２０）とを備えた半導体装置の製造方法であって、表面（３１）側の表層部に半導体デバイス部（１１）が複数形成され、複数の半導体デバイス部（１１）それぞれに接続された貫通電極（１２）が表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、モールド樹脂（２０）を形成した後、モールド樹脂（２０）を支持部材として半導体ウェハ（３０）の裏面（３２）を研削し、半導体ウェハ（３０）の裏面（３２）から貫通電極（１２）を露出させる工程と、貫通電極（１２）を露出させた後、モールド樹脂（２０）と半導体ウェハ（３０）とが一体化されたものを半導体チップ（１０）ごとに個々に分割する工程とを含んでいることを特徴とする。
【０００７】
このように、半導体デバイス部（１１）が形成された半導体ウェハ（３０）を半導体チップ（１０）ごとに分割する前に、半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成している。このため、半導体装置の一部となるモールド樹脂（２０）を半導体ウェハ（３０）の支持部材として用いることができ、支持基板等の別基板を不要とすることができる。
【０００８】
そして、個々に分割した半導体チップ（１０）を実装するための支持基板を不要とすることができる。また、支持基板を用いることに伴う工程も該工程を行うための時間も省略することができる。以上により、製造コストを下げることができる。
【０００９】
請求項２、６、９に記載の発明では、板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、半導体デバイス部（１１）に電気的に接続され、表面（１４）側から裏面（１５）側に延設されて裏面（１５）から露出した貫通電極（１２）とを有する複数の半導体チップ（１０）と、複数の半導体チップ（１０）の表面（１４）全体をそれぞれ覆うと共に、半導体チップ（１０）ごとにハーフカットされたモールド樹脂（２０）とを備えた半導体装置の製造方法であって、表面（３１）側の表層部に半導体デバイス部（１１）が複数形成され、複数の半導体デバイス部（１１）それぞれに接続された貫通電極（１２）が表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、モールド樹脂（２０）を形成した後、モールド樹脂（２０）を支持部材として半導体ウェハ（３０）の裏面（３２）を研削し、半導体ウェハ（３０）の裏面（３２）から貫通電極（１２）を露出させる工程と、半導体ウェハ（３０）を半導体チップ（１０）ごとに個々に分割すると共に、モールド樹脂（２０）をハーフカットする工程とを含んでいることを特徴とする。
【００１０】
これにより、請求項１、５、８と同様に、半導体チップ（１０）を保持するための支持基板等の別基板を不要とすることができる。また、複数の半導体チップ（１０）は、該半導体チップ（１０）ごとにハーフカットされたモールド樹脂（２０）で繋がれた状態になっているため、個々に分割した場合よりも完成品の取り扱いやすさを向上させることができる。また、半導体ウェハ（３０）とモールド樹脂（２０）とが一体化されたものを個々に完全に分割する場合に必要なダイシングシートも不要とすることができる。そして、個々に分割したい場合には、機械的にまたは人為的にモールド樹脂（２０）を折るだけで良く、容易に分離することができる。
【００１１】
請求項１２に記載の発明では、半導体ウェハ（３０）の裏面（３２）から貫通電極（１２）を露出させる工程では、半導体ウェハ（３０）から貫通電極（１２）を露出させた後、該裏面（３２）から露出した貫通電極（１２）の上に裏面電極（１３）を形成することを特徴とする。
【００１２】
これにより、回路基板等への実装を容易に行うことができる。例えば、半導体装置を回路基板等にフリップチップ実装することが可能となる。
【００１３】
請求項１３に記載の発明では、半導体ウェハ（３０）を用意する工程では、後に半導体デバイス部（１１）ごとに個々に分割する工程を行うと、個々に分割された半導体チップ（１０）の側面に貫通電極（１２）が露出するように、半導体ウェハ（３０）のダイシング部（５０）の領域が含まれた領域に貫通電極（１２）が形成されたものを用意することを特徴とする。
【００１４】
これにより、半導体装置を回路基板等に対して垂直に立てて実装できるようにすることができる。したがって、回路基板等における半導体装置が必要とするスペースを小さくすることができる。
【００１５】
請求項１、２、１０に記載の発明では、半導体ウェハ（３０）を用意する工程では、半導体チップ（１０）となる領域内にトレンチ（１６）が設けられたものを用意し、モールド樹脂（２０）を形成する工程では、モールド樹脂（２０）でトレンチ（１６）を埋めることを特徴とする。
【００１６】
これによると、半導体チップ（１０）に対するモールド樹脂（２０）の接触面積を広くすることができるので、モールド樹脂（２０）が半導体チップ（１０）の表面（１４）から剥離しにくくすることができる。また、半導体ウェハ（３０）を分割する際に半導体ウェハ（３０）に水が掛かる場合や実装後の湿気にさらされる場合などに対し、該水分が半導体チップ（１０）の表面（１４）とモールド樹脂（２０）との界面から内部に進入する経路を長くすることができるので、モールド樹脂（２０）のシール性を向上させることができる。
【００１７】
請求項１、２に記載の発明では、トレンチ（１６）は、該トレンチ（１６）の深さ方向にトレンチ（１６）の幅が大きくなるようにアンダーカットされていることを特徴とする。
【００１８】
これにより、モールド樹脂（２０）にアンカー効果を持たせることができ、モールド樹脂（２０）がより剥離しにくくすることができる。また、半導体チップ（１０）に対するモールド樹脂（２０）の接触面積を大きくすることができ、シール性をより向上させることができる。
【００１９】
請求項１１に記載の発明では、トレンチ（１６）は、半導体ウェハ（３０）のダイシング部（５０）の領域を含むように形成されていることを特徴とする。
【００２０】
これにより、モールド樹脂（２０）の剥離をしにくくすると共にシール性を向上できることに加え、半導体チップ（１０）のサイズを小さくすることができる。
【００２１】
請求項３、５、６に記載の発明では、モールド樹脂（２０）を形成する工程では、モールド樹脂（２０）で半導体チップ（１０）の表面（１４）全体を覆った後、モールド樹脂（２０）の上に支持用のボス部（２１）を形成することを特徴とする。
【００２２】
これにより、モールド樹脂（２０）を掴みやすくすることができ、製造上、モールド樹脂（２０）と半導体ウェハ（３０）とが一体化されたものを取り扱いやすくすることができる。
【００２３】
請求項４、７、８、９に記載の発明では、半導体ウェハ（３０）を用意する工程では、第１シリコン層（６１）と第２シリコン層（６２）とで絶縁層（６３）を挟み込んだＳＯＩ基板（６０）のうち第１シリコン層（６１）の表層部に半導体デバイス部（１１）が形成され、半導体デバイス部（１１）に接続されると共に絶縁層（６３）側に貫通電極（１２）が延設されているものを用意し、モールド樹脂（２０）を形成する工程では、第１シリコン層（６１）の上にモールド樹脂（２０）を形成し、半導体ウェハ（３０）の裏面（３２）を研削する工程では、第２シリコン層（６２）および絶縁層（６３）を研削することにより、第１シリコン層（６１）から貫通電極（１２）を露出させることを特徴とする。このとき、絶縁層（６３）を残して、該絶縁層（６３）も貫通するような貫通電極（１２）を延設しても良い。
【００２４】
このように、ＳＯＩ基板の第１シリコン層に半導体デバイス部（１１）が形成されるようなものにおいて、第２シリコン層や絶縁層を研削することによって第１シリコン層のみを残すようなものについては、第１シリコン層のみでは非常に薄いものになって取り扱いが難しくなるが、この第１シリコン層を個々に分割する前に第１シリコン層にモールド樹脂（２０）を形成することにより、第１シリコン層をモールド樹脂（２０）によって支持することができるため、非常に薄くなった第１シリコン層の取り扱いを容易にすることができる。
【００２５】
上記では、半導体装置の製造方法について述べたが、上記製造方法によって得られた請求項１４ないし１８に記載の半導体装置についても同様のことが言える。
【００２６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２８】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。図１は、本発明の第１実施形態に係る半導体装置の断面図である。この図に示されるように、半導体装置１は、半導体チップ１０とモールド樹脂２０とを備えて構成されている。
【００２９】
半導体チップ１０は、シリコンや炭化珪素などで形成された半導体ウェハが分割された板状のものであり、半導体デバイス部１１と、貫通電極１２と、裏面電極１３とを備えている。半導体チップ１０は、例えば数十〜数百μｍになっている。
【００３０】
半導体デバイス部１１は、半導体チップ１０の表面１４側の表層部に形成された部位であり、半導体プロセスにより電気回路やトランジスタ等の素子が形成された領域である。
【００３１】
貫通電極１２は、半導体デバイス部１１と外部とを電気的に接続するための配線をなすものである。この貫通電極１２は、半導体デバイス部１１に電気的に接続され、半導体チップ１０の表面１４側から裏面１５側に延設されて裏面１５に露出するように形成されている。貫通電極１２の材質は、導通がとれるものであれば良く、例えばＷ（タングステン）、Ａｌ（アルミニウム）、銅などが採用される。このように、本発明では半導体デバイス部１１から裏面１５までの電気的経路を貫通電極１２のみで配設しており、ワイヤボンディングなどを使っていないのも特徴の１つである。なお、図１では二本の貫通電極１２が描かれているが、これは一例を示したものである。
【００３２】
裏面電極１３は、いわゆるバンプであり、半導体装置１が外部に電気的に接続される部位である。裏面電極１３は、貫通電極１２の上にそれぞれ形成されている。裏面電極１３として、例えばはんだなどが採用される。この裏面電極１３によって、半導体装置１を回路基板等に容易にフリップチップ実装することができる。
【００３３】
モールド樹脂２０は、半導体チップ１０の表面１４全体を覆うものである。モールド樹脂２０として、エポキシ系の樹脂が採用される。モールド樹脂２０の厚さは、例えば数十μｍ〜１００μｍのオーダーの厚さになっている。以上が、本実施形態に係る半導体装置１の全体構成である。
【００３４】
次に、図１に示される半導体装置１の製造方法について、図２および図３を参照して説明する。図２は、半導体装置１の製造工程図を示したものであり、図３は金型４０内の平面図を示したものである。なお、図２では、半導体デバイス部１１および貫通電極１２を省略してある。
【００３５】
まず、図２（ａ）に示す工程では、例えばシリコンや炭化珪素などで形成された半導体ウェハ３０を用意する。この半導体ウェハ３０には、該半導体ウェハ３０の表面３１側の表層部に半導体デバイス部１１が複数形成され、複数の半導体デバイス部１１それぞれに接続された貫通電極１２が表面３１側から裏面３２側にそれぞれ延設されたものを用意する。
【００３６】
貫通電極１２については、半導体ウェハ３０に貫通電極１２用のトレンチを形成し、該トレンチの内壁面を熱酸化して絶縁膜を形成し、この後に該トレンチに電気的導電材料を埋め込むことにより形成することができる。
【００３７】
続いて、図２（ｂ）に示す工程では、半導体ウェハ３０の表面３１全体にモールド樹脂２０を形成する。具体的には、図３に示されるように、金型４０内に半導体ウェハ３０を配置し、樹脂溜まりとしてのカル４１からランナー４２を流れるエポキシ系の樹脂をゲート４３から金型４０内に流し込んで金型４０内に樹脂を充填する。そして、樹脂を硬化させることにより、半導体ウェハ３０の表面３１全体に数十μｍ〜数百μｍのオーダーの厚さのモールド樹脂２０を形成する。
【００３８】
このように、金型４０を用いることにより、半導体ウェハ３０の表面３１の場所に関わらず、一定の厚さのモールド樹脂２０を形成することができる。モールド樹脂２０の面精度（特には平面度）を確保する点では、金型４０を用いることは有効である。
【００３９】
そして、図２（ｃ）に示す工程では、モールド樹脂２０を支持部材として半導体ウェハ３０の裏面３２を研削する。これにより、半導体ウェハ３０の裏面３２から貫通電極１２を露出させる。
【００４０】
ここで、モールド樹脂２０は、後工程でウェハサポート等を用いることなく支持部材として使えることが有効であり、そのためには金型４０によって膜厚が少なくとも１００μｍ以上の精度・強度を併せ持つものとして形成されることが望ましい。また、そうすることで半導体ウェハ３０の裏面３２の研削を精度良く実施することができる。
【００４１】
本実施形態では、もともと６００μｍほどの厚さだった半導体ウェハ３０を例えば４５０μｍほどにまで研削するがモールド樹脂２０の厚さよりも半導体ウェハ３０を薄くすることも可能である。例えば、裏面３２の研削後の半導体ウェハ３０の厚さを１００μｍ未満とすることも可能である。この１００μｍ未満の薄さのものは薄くされて剛性が失われているため、扱いづらいものになっているが、モールド樹脂２０によって支持されているため、非常に扱いやすくなっている。
【００４２】
この後、図２（ｄ）に示す工程では、半導体ウェハ３０の裏面３２から露出した貫通電極１２の上に裏面電極１３を形成する。
【００４３】
図２（ｅ）に示す工程では、モールド樹脂２０と半導体ウェハ３０とが一体化されたもののダイシング部５０を切断する。これにより、モールド樹脂２０と半導体ウェハ３０とが一体化されたものを半導体チップ１０ごとに個々に分割する。こうして、半導体装置１が完成する。この半導体装置１は、半導体デバイス部１１の種別に応じて、回路基板等に実装され使用される。
【００４４】
以上説明したように、本実施形態では、半導体ウェハ３０に半導体デバイス部１１等を形成したものを用意した後、半導体ウェハ３０を半導体チップ１０ごとに個々に分割する前に半導体ウェハ３０の表面３１にモールド樹脂２０を形成し、この後、半導体ウェハ３０を半導体チップ１０ごとに分割することが特徴となっている。
【００４５】
これにより、半導体装置１の一部となるモールド樹脂２０を半導体ウェハ３０の支持部材として用いることができ、個々に分割された半導体チップ１０を実装するための支持基板等の別基板を不要とすることができる。
【００４６】
このように、半導体ウェハ３０を分割する前にモールド樹脂２０を形成できるのは、半導体チップ１０に貫通電極１２を設け、該貫通電極１２をモールド樹脂２０とは反対側に延設した構造としたからこそにもよる。すなわち、この構造は、配線を半導体チップ１０の平面方向に引き伸ばさなくても済む構造になっている。このため、半導体装置１の小型化が可能である。
【００４７】
また、上記のように支持基板等の別基板が不要となり、別基板を用いる工程を行わなくても良いため、製造時間も省略することができる。したがって、製造コストを下げることもできる。
【００４８】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。上記第１実施形態では、図２（ｅ）に示す工程にて、半導体ウェハ３０とモールド樹脂２０とが一体化されたものを個々に分割していたが、本実施形態では、モールド樹脂２０についてはハーフカットすることが特徴となっている。このことについて、図４を参照して説明する。
【００４９】
すなわち、図２（ｄ）に示す工程を終えた後、図４に示す工程では、半導体ウェハ３０を半導体チップ１０ごとに個々に分割すると共に、モールド樹脂２０をハーフカットする。この場合、半導体ウェハ３０とモールド樹脂２０とが一体化されたものを個々に完全に分割する場合に必要なダイシングシートは不要である。このように、モールド樹脂２０をハーフカットすると、ダイシング部５０にモールド樹脂２０の一部が残された形態となる。
【００５０】
このようにして製造されたものは、半導体ウェハ３０は半導体チップ１０ごとに個々に分割されているが、モールド樹脂２０については、すべての半導体チップ１０について繋がった状態になっている。すなわち、図４に示される形態が完成品となり、この状態で転々流通させることが可能である。
【００５１】
このように、モールド樹脂２０が半導体チップ１０ごとに繋がったものについては、例えば機械折りや手折りによって容易に分離することができる。また、複数の半導体チップ１０がモールド樹脂２０で繋がれた状態になっているため、複数の半導体チップ１０を一体的に取り扱うことが可能となり、個々に分割した場合よりも完成品の取り扱いやすさを向上させることができる。
【００５２】
（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分についてのみ説明する。図５は、本実施形態に係る半導体装置１の断面図である。この図に示されるように、本実施形態では、半導体チップ１０の側面に貫通電極１２が露出して形成されている。半導体チップ１０の側面に露出した貫通電極１２は、図示しない配線によって半導体デバイス部１１に電気的に接続されている。
【００５３】
すなわち、半導体チップ１０の側面の貫通電極１２のみを使った実装が考えられる。この場合、半導体装置１は回路基板等に対して垂直に立てられて実装されることになるため、回路基板等における半導体装置１に要するスペースを小さくすることが可能となる。
【００５４】
図５に示される半導体装置１は、以下のようにして製造する。まず、図２（ａ）に示す工程にて、半導体ウェハ３０を用意する。このとき、図２（ｅ）または図４に示す工程にて半導体ウェハ３０のダイシング部５０をカットすることにより、半導体チップ１０を個々に分割すると、個々に分割した半導体チップ１０の側面に貫通電極１２が露出するように、半導体ウェハ３０のダイシング部５０の領域が含まれた領域に貫通電極１２が形成された半導体ウェハ３０を用意する。
【００５５】
この後、図２（ｂ）〜図２（ｄ）に示す工程を行い、図２（ｅ）または図４に示す工程にて半導体ウェハ３０のダイシング部５０をカットすることにより、半導体チップ１０の側面に貫通電極１２を露出させる。こうして、図５に示される半導体装置１が完成する。
【００５６】
以上説明したように、貫通電極１２が半導体チップ１０の側面に露出するように該貫通電極１２を半導体チップ１０に設けることができる。このとき、研削後のウェハ裏面３２ａには半導体チップ１０の側面に露出した貫通電極１２以外の裏面電極１３はあってもなくてもよい。
【００５７】
また、複数の裏面電極１３を電気的に短絡させて側面電極へのパス１７を設けてもよい。こうすることで自由度が上がり配線の容易化が可能となる。
【００５８】
（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分についてのみ説明する。図６は、本実施形態に係る半導体装置１を示した図であり、（ａ）は断面図、（ｂ）は半導体チップ１０をモールド樹脂２０側から見た平面図である。なお、図６では半導体デバイス部１１や貫通電極１２を省略してある。
【００５９】
図６（ａ）に示されるように、半導体チップ１０の表層部にトレンチ１６が設けられている。そして、このトレンチ１６にはモールド樹脂２０が埋められている。また、図６（ｂ）に示されるように、本実施形態では、半導体チップ１０の表面１４の二箇所にトレンチ１６が設けられている。
【００６０】
このような半導体装置１を製造する際には、図２（ａ）に示す工程にて半導体チップ１０となる領域内にトレンチ１６が設けられた半導体ウェハ３０を用意し、図２（ｂ）に示す工程にてモールド樹脂２０でトレンチ１６を埋める。この後、図２（ｃ）〜図２（ｅ）に示す工程を行うことで、図６に示される半導体装置１が完成する。図２（ｅ）に示す工程に代えて、図４に示す工程を行っても良い。
【００６１】
以上説明したように、半導体チップ１０のうちモールド樹脂２０で覆われる表面１４に、該表面１４が凹んだトレンチ１６を設けることにより、モールド樹脂２０の半導体チップ１０に対するアンカー効果が生まれ、密着力を向上させるだけでなくモールド樹脂２０が半導体チップ１０の表面１４から剥離しにくくすることができる。
【００６２】
（第５実施形態）
本実施形態では、第４実施形態と異なる部分についてのみ説明する。図７は、本実施形態に係る半導体装置１において、半導体チップ１０をモールド樹脂２０側から見た平面図である。この図に示されるように、本実施形態では、トレンチ１６が半導体チップ１０の表面１４の外縁部に輪状に形成されている。なお、図７では半導体デバイス部１１や貫通電極１２を省略してある。
【００６３】
このように、トレンチ１６が半導体チップ１０の表面１４の外縁部を一周して囲むように形成されることで、図６（ｂ）に示される場合よりもモールド樹脂２０がさらに剥離しにくくなると共にシール性を向上させることができる。
【００６４】
特に、図２（ｅ）または図４に示す工程では、ダイシングの際に半導体ウェハ３０に水を掛ける場合があるが、半導体チップ１０にトレンチ１６が設けられているため、水が半導体チップ１０の表面１４とモールド樹脂２０との界面から内部に進入する経路が長くなっており、水の進入に対してシール性が向上している。また、完成後に半導体装置１が湿気にさらされる場合にも、湿度パスがさらに長くなっていると共に該シール性の向上によって水分から半導体装置１の内部が保護される。
【００６５】
以上説明したように、半導体チップ１０のうちモールド樹脂２０で覆われる表面１４に、該表面１４が凹んだトレンチ１６を設けることにより、半導体チップ１０の表面１４に接触するモールド樹脂２０の接触面積を広くすることができる。このため、半導体チップ１０の表面１４とモールド樹脂２０との密着力を向上させることができ、モールド樹脂２０が半導体チップ１０の表面１４から剥離しにくくすることができる。また、湿度パスを長くできるので、半導体装置１の耐湿性も向上させることができる。
【００６６】
（第６実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図８は、本実施形態に係る半導体装置１の断面図である。なお、図８では半導体デバイス部１１や貫通電極１２を省略してある。
【００６７】
図８に示されるように、トレンチ１６は、該トレンチ１６の深さ方向にトレンチ１６の幅が大きくなるようにアンダーカットされている。これにより、アンダーカットされたトレンチ１６にモールド樹脂２０が埋まると、第４および第５実施形態よりも大きなアンカー効果を持たせることができる。すなわち、モールド樹脂２０がトレンチ１６に引っ掛かりやすくなるので、モールド樹脂２０がより剥離しにくくなるようにすることができる。さらに、第５実施形態のようにすればシール性がより向上するのは言うに及ばない。
【００６８】
このようなアンダーカットされたトレンチ１６は、異方性エッチングの後、等方性エッチングを行うことで形成することが可能である。
【００６９】
（第７実施形態）
本実施形態では、第４〜第６実施形態と異なる部分についてのみ説明する。図９は、本実施形態に係る半導体装置１の断面図である。なお、図９では半導体デバイス部１１や貫通電極１２を省略してある。
【００７０】
図９に示されるように、トレンチ１６は、半導体チップ１０の側面の一部が削られて形成されている。このような半導体装置１は、半導体ウェハ３０のダイシング部５０の領域を含むようにトレンチ１６を形成した半導体ウェハ３０を用意し、この半導体ウェハ３０を図２（ｅ）に示す工程で半導体チップ１０ごとに分割することにより得られる。図２（ｅ）に示す工程に代えて、図４に示す工程を行っても良い。
【００７１】
これにより、モールド樹脂２０の剥離のしにくさ、シール性の向上、および半導体チップ１０の小型化を実現することができる。
【００７２】
（第８実施形態）
本実施形態では、第１〜第７実施形態と異なる部分についてのみ説明する。図１０は、本実施形態に係る半導体装置１の製造工程を示した図であり、図２（ｂ）に対応した図である。
【００７３】
すなわち、本実施形態では、図２（ｂ）に示す工程において、図１０に示されるように、モールド樹脂２０で半導体チップ１０の表面１４全体を覆うのと同時に、例えば図１０に示すような形状の支持用のボス部２１を形成する。
【００７４】
このボス部２１は、いわゆる捨てボスであり、半導体装置１を製造する上で図２（ｃ）に示す工程以降において、モールド樹脂２０を保持する際に利用できるものである。このボス部２１によってモールド樹脂２０が掴みやすくなる。このように、モールド樹脂２０にボス部２１を設けることで、モールド樹脂２０と半導体ウェハ３０とが一体化されたものを取り扱いやすくすることができる。
【００７５】
（第９実施形態）
本実施形態では、第１〜第８実施形態と異なる部分についてのみ説明する。上記各実施形態では、半導体ウェハ３０として、シリコンで形成されたものを用いていたが、本実施形態ではＳＯＩ基板を用いることが特徴となっている。
【００７６】
図１１に示すようにＳＯＩ基板６０は、第１シリコン層６１と第２シリコン層６２とで絶縁層６３が挟み込まれたものであり、第１シリコン層６１に半導体デバイス部１１等が形成される。貫通電極１２は絶縁層６３側に延設される。第１シリコン層６１の厚さは、例えば数μｍ〜数十μｍ程度である。
【００７７】
このようなＳＯＩ基板６０を用意し、図２（ｂ）に示す工程にて第１シリコン層６１の上にモールド樹脂２０を形成する。そして、図２（ｃ）に示す工程にて第２シリコン層６２および絶縁層６３を研削する。本実施形態のようにＳＯＩ基板６０を用いる場合には、第１シリコン層６１を５０μｍ以下の厚さ、さらには２０μｍ以下にまで研削する。そして、第１シリコン層６１から貫通電極１２を露出させる。
【００７８】
この後、図２（ｄ）および図２（ｅ）に示す工程を行うこととなる。図２（ｅ）に示す工程に代えて、図４に示す工程を行っても良い。
【００７９】
このように、半導体ウェハ３０としてＳＯＩ基板６０を用いる場合、第２シリコン層６２および絶縁層６３を研削により除去すると、数μｍ〜数十μｍの厚さの第１シリコン層６１のみが残る。この第１シリコン層６１は非常に薄いため、剛性が失われており、第１シリコン層６１単体では扱いにくい。このような薄い層をチップごとに分割したり、実装したりすることは困難である。
【００８０】
しかし、上述のように、ＳＯＩ基板６０の状態で第１シリコン層６１のモールド樹脂２０を形成しておけば、モールド樹脂２０は第１シリコン層６１よりも十分厚いため、第１シリコン層６１の支持部材となる。このように、非常に薄いものを取り扱う際には、モールド樹脂２０を支持部材することができるため、非常に薄くなった第１シリコン層６１の取り扱いを容易にすることができる。このように、ＳＯＩ基板６０を用いる場合にも、チップ化する前にモールド樹脂２０を形成し、この後、チップごとに分割することができる。
【００８１】
（他の実施形態）
上記各実施形態では、貫通電極１２の上に裏面電極１３が形成されたものが示されているが、貫通電極１２の上に裏面電極１３が形成されていなくても良い。
【００８２】
上記各実施形態では、半導体ウェハ３０を金型４０に配置して半導体ウェハ３０の表面３１にモールド樹脂２０を形成していたが、印刷の方法により半導体ウェハ３０の表面３１にモールド樹脂２０を形成しても良い。印刷の方法では、半導体ウェハ３０の表面３１の場所に関わらず、一定の厚さのモールド樹脂２０を形成することができる。
【００８３】
上記各実施形態では、相違点のみ述べたが、各実施形態を組み合わせて実施することもできる。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１実施形態に係る半導体装置の断面図である。
【図２】半導体装置の製造工程を示した図である。
【図３】金型内の平面図である。
【図４】本発明の第２実施形態に係る半導体装置の製造工程を示した図である。
【図５】本発明の第３実施形態に係る半導体装置の断面図である。
【図６】（ａ）は本発明の第４実施形態に係る半導体装置の断面図であり、（ｂ）は半導体チップをモールド樹脂側から見た平面図である。
【図７】本発明の第５実施形態に係る半導体装置において、半導体チップをモールド樹脂側から見た平面図である。
【図８】本発明の第６実施形態に係る半導体装置の断面図である。
【図９】本発明の第７実施形態に係る半導体装置の断面図である。
【図１０】本発明の第８実施形態に係る半導体装置の製造工程を示した図である。
【図１１】本発明の第９実施形態において、ＳＯＩ基板を適用した事例を示すウェハの部分断面図である。
【符号の説明】
【００８５】
１０  半導体チップ
１１  半導体デバイス部
１２  貫通電極
１３  裏面電極
１４  半導体チップの表面
１５  半導体チップの裏面
１６  トレンチ
１７  パス
２０  モールド樹脂
２１  ボス部
３０  半導体ウェハ
３１  半導体ウェハの表面
３２  半導体ウェハの裏面
５０  ダイシング部
６０  ＳＯＩ基板
６１  第１シリコン層
６２  第２シリコン層
６３  絶縁層
【図１】
0005115295.tif 000002
【図２】
0005115295.tif 000003
【図３】
0005115295.tif 000004
【図４】
0005115295.tif 000005
【図５】
0005115295.tif 000006
【図６】
0005115295.tif 000007
【図７】
0005115295.tif 000008
【図８】
0005115295.tif 000009
【図９】
0005115295.tif 000010
【図１０】
0005115295.tif 000011
【図１１】
0005115295.tif 000012