(57)【要約】【課題】しきい電圧を複数のランクから選択することが可能な半導体集積回路のリーク電流をより小さくすることができる集積回路設計装置、集積回路設計プログラム、集積回路設計方法を提供する。【解決手段】電源電圧シミュレーション部１１において、それぞれの回路セルにおける、基準電圧に対する電源電圧の降下がシミュレーションされる。また、タイミングシミュレーション部１２において、それぞれの回路セルにおける信号のタイミングがシミュレーションされる。そして、しきい電圧決定部２００では、タイミングシミュレーション１２のシミュレーション結果が要求されるタイミングに対して持つ余裕と、電源電圧シミュレーション部１１のシミュレーション結果とに応じて、それぞれの回路セルにおけるしきい電圧のランクが決定される。【選択図】      図２
2005258708.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタのしきい電圧に複数のランクが定められており、回路を構成する複数の回路セルのそれぞれについて、内部に含まれるトランジスタの上記しきい電圧のランクを選択することが可能な集積回路の設計を行なう集積回路設計装置であって、
それぞれの回路セルにおける、基準電圧に対する電源電圧の降下をシミュレーションする電源電圧シミュレーション手段と、
それぞれの回路セルにおける信号のタイミングをシミュレーションするタイミングシミュレーション手段と、
上記タイミングシミュレーション手段のシミュレーション結果が要求されるタイミングに対して持つ余裕と、上記電源電圧シミュレーション手段のシミュレーション結果とに応じて、それぞれの回路セルにおける上記しきい電圧のランクを決定するしきい電圧決定手段と、
を有する集積回路設計装置。
【請求項２】
上記しきい電圧決定手段は、上記電源電圧降下のシミュレーション結果に応じて、それぞれの回路セルにおいて選択可能な上記しきい電圧のランクの上限を決定し、該決定した上限と上記タイミングのシミュレーション結果の余裕とに応じて、それぞれの回路セルにおける上記しきい電圧のランクを決定する、
請求項１に記載の集積回路設計装置。
【請求項３】
設計対象の集積回路が、回路セルへの電源供給を遮断するためのスイッチ用トランジスタを含んだ電源スイッチセルを有しており、
上記電源電圧シミュレーション手段は、上記電源スイッチセルにおける電圧降下の影響も考慮して上記電源電圧降下のシミュレーションを行なう、
請求項１に記載の集積回路設計装置。
【請求項４】
設計対象の集積回路が、それぞれの電源スイッチセルの種類として、上記スイッチ用トランジスタの駆動能力が異なる複数の種類から何れかを選択可能であり、
上記電源スイッチセルが電源供給を遮断する対象の回路セルにおける上記タイミングのシミュレーション結果の余裕と上記電源電圧降下のシミュレーション結果とに応じて、該電源スイッチセルの種類を決定する電源スイッチセル決定手段を有する、
請求項３に記載の集積回路設計装置。
【請求項５】
上記しきい電圧決定手段は、上記電源スイッチセル決定手段において電源スイッチセルの種類が決定された後で、それぞれの回路セルにおける上記しきい電圧のランクを決定する、
請求項４に記載の集積回路設計装置。
【請求項６】
トランジスタのしきい電圧に複数のランクが定められており、回路を構成する複数の回路セルのそれぞれについて、内部に含まれるトランジスタの上記しきい電圧のランクを選択することが可能な集積回路の設計をコンピュータに実行させる集積回路設計プログラムであって、
それぞれの回路セルにおける、基準電圧に対する電源電圧の降下をシミュレーションする第１のステップと、
それぞれの回路セルにおける信号のタイミングをシミュレーションする第２のステップと、
上記第１のステップのシミュレーション結果が要求されるタイミングに対して持つ余裕と、上記第２のステップのシミュレーション結果とに応じて、それぞれの回路セルにおける上記しきい電圧のランクを決定する第３のステップと、
を有する集積回路設計プログラム。
【請求項７】
上記第３のステップにおいて、上記電源電圧降下のシミュレーション結果に応じて、それぞれの回路セルにおいて選択可能な上記しきい電圧のランクの上限を決定し、該決定した上限と上記タイミングのシミュレーション結果の余裕とに応じて、それぞれの回路セルにおける上記しきい電圧のランクを決定する、
請求項６に記載の集積回路設計プログラム。
【請求項８】
設計対象の集積回路が、回路セルへの電源供給を遮断するためのスイッチ用トランジスタを含んだ電源スイッチセルを有しており、
上記第１のステップにおいて、上記電源スイッチセルにおける電圧降下の影響も考慮して上記電源電圧降下のシミュレーションを行なう、
請求項６に記載の集積回路設計プログラム。
【請求項９】
設計対象の集積回路が、それぞれの電源スイッチセルの種類として、上記スイッチ用トランジスタの駆動能力が異なる複数の種類から何れかを選択可能であり、
上記電源スイッチセルが電源供給を遮断する対象の回路セルにおける上記タイミングのシミュレーション結果の余裕と上記電源電圧降下のシミュレーション結果とに応じて、該電源スイッチセルの種類を決定する第４のステップを有する、
請求項８に記載の集積回路設計プログラム。
【請求項１０】
上記第４のステップにおいて電源スイッチセルの種類が決定された後、上記第３のステップにおいてそれぞれの回路セルにおける上記しきい電圧のランクを決定する、
請求項９に記載の集積回路設計プログラム。
【請求項１１】
トランジスタのしきい電圧に複数のランクが定められており、回路を構成する複数の回路セルのそれぞれについて、内部に含まれるトランジスタの上記しきい電圧のランクを選択することが可能な集積回路の設計する集積回路設計方法であって、
それぞれの回路セルにおける、基準電圧に対する電源電圧の降下をシミュレーションする第１の工程と、
それぞれの回路セルにおける信号のタイミングをシミュレーションする第２の工程と、
上記第１の工程のシミュレーション結果が要求されるタイミングに対して持つ余裕と、上記第２の工程のシミュレーション結果とに応じて、それぞれの回路セルにおける上記しきい電圧のランクを決定する第３の工程と、
を有する集積回路設計方法。
【請求項１２】
トランジスタのしきい電圧に複数のランクが定められており、回路を構成する複数の回路セルのそれぞれについて、内部に含まれるトランジスタの上記しきい電圧のランクを選択することが可能な半導体集積回路であって、
上記回路セルにおける上記しきい電圧のランクが、該回路セルに供給される電源電圧と、該回路セルにおける信号のタイミングとに応じて選択された、
半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路設計装置、集積回路設計プログラム、集積回路設計方法および半導体集積回路に係り、特に、回路セル中に含まれるトランジスタのしきい電圧を複数のランクから選択することが可能な半導体集積回路とその設計装置、設計プログラム、設計方法に関するものである。
【背景技術】
【０００２】
低消費電力化や加工寸法の微細化に対応するため、半導体集積回路の電源電圧は年々低下している。電源電圧の低下により信号振幅が小さくなると、トランジスタのしきい電圧が信号振幅に対して相対的に高くなるため、トランジスタのオン電流が減少し、遅延が増大する。そのため、トランジスタのしきい電圧も電源電圧に応じて低下させる必要がある。しかしながら、トランジスタのしきい電圧を低下させると、オフ状態におけるリーク電流が増えるため、低消費電力化が阻害されるという不利益が生じる。
【０００３】
このような状況のもとで、近年、トランジスタのしきい電圧を複数のランクから選択することが可能なマルチしきい電圧型の半導体集積回路が注目されている。
マルチしきい電圧型の半導体集積回路を用いると、信号遅延に余裕のある回路セルに高しきい電圧のトランジスタ、信号遅延に余裕のない回路セル（例えばクリティカルパス上の回路セル）に低しきい電圧のトランジスタを用いることができる。これにより、タイミングの厳しい回路セルに合わせて一律に低しきい電圧のトランジスタを用いる場合に比べて、リーク電流を効果的に削減することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、電源電圧の低下に伴なって、近年では、電源線の抵抗成分に生じる僅かな電圧降下が、信号の遅延に大きな影響を与えるようになってきている。すなわち、電源電圧が低くなると、トランジスタのしきい電圧に対する信号振幅の余裕が小さくなるため、電源電圧が僅かに低下しても大きな信号遅延が生じる。
【０００５】
しかも、電源電圧降下と信号遅延との関係は、しきい電圧の大きさに応じて異なった傾向になる。図８は、その一例を表したものである。
図８の例によると、基準電圧に対する電源電圧の降下率が５％，１０％，１５％の場合のそれぞれにおける信号遅延の増加率は、低しきい電圧トランジスタの場合で１％，３％，５％、中しきい電圧トランジスタの場合で３％，５％，８％、高しきい電圧トランジスタの場合で５％，８％，１１％となる。このように、しきい電圧が高くなるほど、電源電圧降下による信号遅延の増大が深刻になる。
【０００６】
そのため、タイミングに余裕があるからといって単純にしきい電圧を高くすると、電源電圧降下が大きくなる動作モードにおいてタイミングの余裕が急激に小さくなり、要求されたタイミングを満たせなくなることがある。
【０００７】
従来の半導体集積回路の設計では、こうした問題を避けるため、タイミングに余裕がある場合でもしきい電圧を低めに抑える傾向があり、リーク電流を十分に削減することができないという不利益がある。
【０００８】
本発明はこのような事情に鑑みてなされたものであり、その目的は、しきい電圧を複数のランクから選択することが可能な半導体集積回路のリーク電流をより小さくすることができる集積回路設計装置、集積回路設計プログラム、集積回路設計方法を提供することにある。
また、本発明の他の目的は、リーク電流の小さい半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の第１の発明は、トランジスタのしきい電圧に複数のランクが定められており、回路を構成する複数の回路セルのそれぞれについて、内部に含まれるトランジスタの上記しきい電圧のランクを選択することが可能な集積回路の設計を行なう集積回路設計装置であって、それぞれの回路セルにおける、基準電圧に対する電源電圧の降下をシミュレーションする電源電圧シミュレーション手段と、それぞれの回路セルにおける信号のタイミングをシミュレーションするタイミングシミュレーション手段と、上記タイミングシミュレーション手段のシミュレーション結果が要求されるタイミングに対して持つ余裕と、上記電源電圧シミュレーション手段のシミュレーション結果とに応じて、それぞれの回路セルにおける上記しきい電圧のランクを決定するしきい電圧決定手段とを有する。
【００１０】
上記第１の発明によると、上記電源電圧シミュレーション手段において、それぞれの回路セルにおける、基準電圧に対する電源電圧の降下がシミュレーションされる。また、上記タイミングシミュレーション手段において、それぞれの回路セルにおける信号のタイミングがシミュレーションされる。そして、しきい電圧決定手段では、上記タイミングシミュレーション手段のシミュレーション結果が要求されるタイミングに対して持つ余裕と、上記電源電圧シミュレーション手段のシミュレーション結果とに応じて、それぞれの回路セルにおける上記しきい電圧のランクが決定される。
【００１１】
好適には、上記しきい電圧決定手段は、上記電源電圧降下のシミュレーション結果に応じて、それぞれの回路セルにおいて選択可能な上記しきい電圧のランクの上限を決定し、該決定した上限と上記タイミングのシミュレーション結果の余裕とに応じて、それぞれの回路セルにおける上記しきい電圧のランクを決定する。
【００１２】
また、設計対象の集積回路が、回路セルへの電源供給を遮断するためのスイッチ用トランジスタを含んだ電源スイッチセルを有している場合、上記電源電圧シミュレーション手段は、上記電源スイッチセルにおける電圧降下の影響も考慮して上記電源電圧降下のシミュレーションを行なっても良い。
【００１３】
更に、設計対象の集積回路が、それぞれの電源スイッチセルの種類として、上記スイッチ用トランジスタの駆動能力が異なる複数の種類から何れかを選択可能な場合、上記第１の発明は、上記電源スイッチセルが電源供給を遮断する対象の回路セルにおける上記タイミングのシミュレーション結果の余裕と上記電源電圧降下のシミュレーション結果とに応じて、該電源スイッチセルの種類を決定する電源スイッチセル決定手段を有しても良い。
この場合、上記しきい電圧決定手段は、上記電源スイッチセル決定手段において電源スイッチセルの種類が決定された後で、それぞれの回路セルにおける上記しきい電圧のランクを決定しても良い。
【００１４】
本発明の第２の発明は、トランジスタのしきい電圧に複数のランクが定められており、回路を構成する複数の回路セルのそれぞれについて、内部に含まれるトランジスタの上記しきい電圧のランクを選択することが可能な集積回路の設計をコンピュータに実行させる集積回路設計プログラムであって、それぞれの回路セルにおける、基準電圧に対する電源電圧の降下をシミュレーションする第１のステップと、それぞれの回路セルにおける信号のタイミングをシミュレーションする第２のステップと、上記第１のステップのシミュレーション結果が要求されるタイミングに対して持つ余裕と、上記第２のステップのシミュレーション結果とに応じて、それぞれの回路セルにおける上記しきい電圧のランクを決定する第３のステップとを有する。
【００１５】
本発明の第３の発明は、トランジスタのしきい電圧に複数のランクが定められており、回路を構成する複数の回路セルのそれぞれについて、内部に含まれるトランジスタの上記しきい電圧のランクを選択することが可能な集積回路の設計する集積回路設計方法であって、それぞれの回路セルにおける、基準電圧に対する電源電圧の降下をシミュレーションする第１の工程と、それぞれの回路セルにおける信号のタイミングをシミュレーションする第２の工程と、上記第１の工程のシミュレーション結果が要求されるタイミングに対して持つ余裕と、上記第２の工程のシミュレーション結果とに応じて、それぞれの回路セルにおける上記しきい電圧のランクを決定する第３の工程とを有する。
【００１６】
上記第２および第３の発明によると、それぞれの回路セルにおける基準電圧に対する電源電圧の降下のシミュレーション、ならびに、それぞれの回路セルにおける信号のタイミングのシミュレーションが行なわれる。そして、このタイミングのシミュレーション結果が要求されるタイミングに対して持つ余裕と、電源電圧降下のシミュレーション結果とに応じて、それぞれの回路セルにおける上記しきい電圧のランクが決定される。
【００１７】
本発明の第４の発明は、トランジスタのしきい電圧に複数のランクが定められており、回路を構成する複数の回路セルのそれぞれについて、内部に含まれるトランジスタの上記しきい電圧のランクを選択することが可能な半導体集積回路であって、上記回路セルにおける上記しきい電圧のランクが、該回路セルに供給される電源電圧と、該回路セルにおける信号のタイミングとに応じて選択される。
【発明の効果】
【００１８】
本発明によれば、しきい電圧のランクを決定するにあたり、信号のタイミングに加えて電源電圧降下も考慮するため、半導体集積回路のリーク電流をより小さくすることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の２つの実施形態として、マルチしきい電圧型の半導体集積回路の設計装置について説明する。
【００２０】
＜第１の実施形態＞
図１は、本発明の実施形態に係る集積回路設計装置のハードウェア構成の一例を示す図である。
図１に示す集積回路設計装置は、コンピュータ１０と、プログラム記憶部２０と、データ記憶部３０と、表示装置４０と、インターフェース部５０とを有する。
【００２１】
コンピュータ１０は、プログラム記憶部２０に記憶される集積回路設計プログラムを読み出してこれを実行し、集積回路の設計に関わる後述の処理を実行する。
【００２２】
プログラム記憶部２０は、コンピュータ１０に実行させる集積回路設計プログラムを記憶する。
【００２３】
データ記憶部３０は、コンピュータ１０における処理の実行過程で用いられるデータや、実行結果のデータを記憶する。例えば、ゲートレベルのネットリストなど、集積回路設計プログラムによって処理される回路データを記憶する。
【００２４】
表示部４０は、コンピュータ１０の制御に従って画像を表示する。例えば、集積回路設計プログラムの実行に伴う種々の画像として、ユーザに命令の入力を促す画像や、シミュレーションの実行結果の画像などを表示する。
【００２５】
インターフェース部５０は、例えばキーボードやマウスなど、コンピュータ１０にユーザからの情報を入力するための装置を含む。また、光ディスク装置やネットワークインターフェース装置など、集積回路設計装置において処理する回路データを入出力するための装置を含む。
【００２６】
図２は、本発明の実施形態に係る集積回路設計装置の機能的な構成の一例を示す図であり、集積回路設計プログラムによって実現される機能的な構成を図解したものである。
図２に示す集積回路設計装置は、シミュレーション部１００と、しきい電圧決定部２００とを有する。シミュレーション部１００は、電源電圧シミュレーション部１１と、タイミングシミュレーション部１２とを含む。
【００２７】
なお、電源電圧シミュレーション部１１は、本発明の電源電圧シミュレーション手段の一実施形態である。
タイミングシミュレーション部１２は、本発明のタイミングシミュレーション手段の一実施形態である。
しきい電圧決定部２００は、本発明のしきい電圧決定手段の一実施形態である。
【００２８】
電源電圧シミュレーション部１１は、半導体集積回路を構成するそれぞれの回路セルにおける、基準電圧に対する電源電圧の降下をシミュレーションする。例えば、ある基準電圧を半導体集積回路の電源入力端子に印加して回路を動作させたとき、電源配線の抵抗成分等の影響によって、各回路セルに供給される電源電圧がどの程度まで下がるかを算出する。
【００２９】
タイミングシミュレーション部１２は、それぞれの回路セルにおける信号のタイミングをシミュレーションする。例えば、半導体集積回路の信号入力端子に所定のテストパターンを入力したときに、各回路セルにおいて入出力される信号の値を逐次算出する。このタイミングの算出は、電源電圧シミュレーション部１１において算出した回路セルの電源電圧を考慮して行なっても良い。
【００３０】
しきい電圧決定部２００は、タイミングシミュレーション部１２のシミュレーション結果が要求されるタイミングに対して持つ余裕と、電源電圧シミュレーション部１１のシミュレーション結果とに応じて、それぞれの回路セルにおけるしきい電圧のランクを決定する。すなわち、タイミングの余裕と、電源電圧降下とを考慮して、回路セルに用いるトランジスタのしきい電圧のランクを決定する。
【００３１】
例えば、しきい電圧決定部２００は、電源電圧シミュレーション部１１における電源電圧降下のシミュレーション結果に応じて、それぞれの回路セルにおいて選択可能なしきい電圧ランクの上限を決定する。
この上限ランクの決定には、例えば、電源電圧降下を複数の範囲に区分し、その範囲ごとにしきい電圧のランクの上限を定めたテーブルを用いる。データ記憶部３０に、こうしたテーブルが予め格納されており、しきい電圧決定部２００は、このテーブルを参照しながら、各回路セルの上限ランクの決定を行なう。
なお、電源電圧シミュレーション部１１のシミュレーションによって電源電圧降下のデータが複数得られる場合は、例えば、複数のデータの中の最悪値（最も電源電圧が大きくなるデータ）を使って、上述した上限ランクの決定を行なう。
【００３２】
上限ランクを決定すると、次にしきい電圧決定部２００は、この上限ランクと、上述したタイミングの余裕とに応じて、それぞれの回路セルにおけるしきい電圧のランクを決定する。
すなわち、しきい電圧決定部２００は、タイミングの余裕が大きいほどしきい電圧が高くなるように、かつ、上述した上限ランクを超えないように、各回路セルのしきい電圧のランクを決定する。
【００３３】
ここで、上述した構成を有する本実施形態に係る集積回路設計装置の動作について、図３のフローチャートを参照して説明する。
【００３４】
ステップＳＴ１０１，ＳＴ１０２：
設計を行なう集積回路の回路データＤ１に対し、電源電圧シミュレーション部１１およびタイミングシミュレーション部１２がそれぞれシミュレーションを行なう。
【００３５】
ステップＳＴ１０３：
ステップＳＴ１０１およびＳＴ１０２において得られたシミュレーション結果に基づいて、しきい電圧決定部２００が各回路セルのしきい電圧のランクを決定する。
【００３６】
すなわち、しきい電圧決定部２００は、タイミングシミュレーション部１２のシミュレーション結果が要求されるタイミングに対してどの程度余裕をもっているかを、それぞれの回路セル、もしくは共通の信号パス上にある一連の回路セルについて見積もる。また、電源電圧シミュレーション部１１のシミュレーション結果に基づいて、各セルのしきい電圧の上限ランクを決定する。
【００３７】
そして、しきい電圧決定部２００は、上述したタイミングの余裕と、しきい電圧の上限ランクとに応じて、各回路セルのしきい電圧を決定する。
例えば、回路データＤ１において各回路セルのしきい電圧が最低に設定されているものとすると、しきい電圧決定部２００は、タイミングに余裕がある回路セルのしきい電圧がその余裕分に応じて高くなるように、しきい電圧のランクを決定する。ただしこの際、上述したしきい電圧の上限ランクを考慮して、これを超えないようにランクを決定する。
【００３８】
図４は、上述した設計フローによって設計された半導体集積回路のレイアウト例を示す図である。
図４の例に示す半導体集積回路では、高、中、低の３ランクのしきい電圧が選択可能である。そして、しきい電圧の上限ランクは、電源電圧降下が０〜５％の範囲で高ランク、電源電圧降下が５〜１０％の範囲で中ランク、電源電圧降下が１０〜１５％の範囲で低ランクに定められている。
図４に示すように、電源電圧降下が大きくなる回路の中心部ほど、低ランクのしきい電圧に設定された回路セルが集中している。
【００３９】
以上説明したように、本実施形態によれば、電源電圧降下による遅延の影響を回避するためにしきい電圧を一律に低く設定する従来の方法に比べて、タイミングの余裕と電源電圧降下の両面から適切にしきい電圧のランクを決定できるため、従来の方法では低しきい電圧に設定されていた回路セルを高しきい電圧に設定することが可能になり、リーク電流をより効果的に削減することができる。
【００４０】
また、本実施形態によれば、タイミングの余裕と電源電圧降下の両面から回路セルのしきい電圧のランクが決定されるため、電源電圧降下を考慮しない従来の設計方法に比べて、より正確に回路セルの信号遅延を予測して、しきい電圧のランクを決定できる。これにより、予期せぬ信号遅延による回路動作の不具合を効果的に回避することができることから、設計の繰り返しを減らし、設計の効率化を図ることができる。
【００４１】
＜第２の実施形態＞
次に、本発明の第２の実施形態を述べる。
【００４２】
まず、本実施形態において設計対象とする集積回路について説明する。
リーク電流の増大を防止するために、未使用の回路セルへの電源供給を遮断する機能を備えた半導体集積回路が知られている。例えば、ＭＴＣＭＯＳ（multi-threshold complementary metal oxide semiconductor）と称される回路技術では、特定の機能を果たす回路ブロックごとに、その電源線に高しきい電圧のトランジスタが挿入される。そして、回路ブロックが未使用状態になったとき、トランジスタスイッチがオフに設定されて、回路ブロック中のトランジスタに流れるリーク電流が遮断される。これにより、未使用の回路ブロックに流れる無駄なリーク電流を大幅に減らすことができる。
【００４３】
図５は、ＭＴＣＭＯＳを適用した回路の一例を示す図である。
回路ブロックＣＢ２は、電源線ＶＤＤとグランド線ＶＳＳとの間に接続されており、常に電源が供給される。これに対し、回路ブロックＣＢ１は、高しきい電圧トランジスタＰＳを介してグランド線ＶＳＳに接続されているため、高しきい電圧トランジスタＰＳがオンのときに限り、電源が供給される。高しきい電圧トランジスタＰＳは、回路ブロックＣＢ１を使用する期間においてオン、回路ブロックＣＢ１を使用する期間においてオフになるように、図示しない回路ブロックからの制御信号Ｓｃに応じて制御される。これにより、回路ブロックＣＢ１の未使用状態におけるリーク電流が遮断される。
【００４４】
以下に述べる集積回路設計装置において設計対象とする集積回路は、上記のように、回路への電源供給を遮断するためのスイッチ用トランジスタを含んだ、所定の電源スイッチセルを有するものとする。また、この電源スイッチセルには、スイッチ用トランジスタの駆動能力が異なる複数の種類があるものとする。
【００４５】
図６は、本発明の第２の実施形態に係る集積回路設計装置の機能的な構成の一例を示す図であり、図２と同様に、集積回路設計プログラムの機能的な構成を図解したものである。ハードウェア構成については図１と同様である。
【００４６】
図５に示す集積回路設計装置は、シミュレーション部１００Ａと、しきい電圧決定部２００と、電源スイッチセル決定部３００とを有する。また、シミュレーション部１００Ａは、電源電圧シミュレーション部１１Ａと、タイミングシミュレーション部１２とを含む。
なお、タイミングシミュレーション部１２と、しきい電圧決定部２００については、図２に示す集積回路設計装置の同一符号と同じ構成要素を示す。
また、電源スイッチセル決定部３００は、本発明の電源スイッチセル決定手段の一実施形態である。
【００４７】
電源電圧シミュレーション部１１Ａは、既に述べた電源シミュレーション部１１と同様に、それぞれの回路セルにおける、基準電圧に対する電源電圧の降下をシミュレーションする。
ただし、電源電圧シミュレーション部１１Ａは、電源電圧シミュレーション部１１と異なり、電源スイッチセルにおける電圧降下の影響も考慮して、電源電圧降下のシミュレーションを行なう。すなわち、電源電圧シミュレーション部１１Ａは、例えば図５における電源線の抵抗成分ＲＬとともに、スイッチ用トランジスタの抵抗成分ＲＳも考慮して、電源電圧降下のシミュレーションを行なう。
【００４８】
電源スイッチセル決定部３００は、回路中のそれぞれの電源スイッチセルの種類（すなわちスイッチ用トランジスタの駆動能力）を、電源電圧シミュレーション部１１Ａおよびタイミングシミュレーション部１２のシミュレーション結果に応じて決定する。具体的には、電源スイッチセルの電源遮断対象の回路セルについてシミュレーションされたタイミングの余裕と電源電圧降下とに応じて、この電源スイッチセルの種類を決定する。
【００４９】
例えば、電源スイッチセル決定部３００は、電源スイッチセルによって電源供給を遮断する対象の回路セルのうち、最もタイミングの余裕が小さい回路セル、もしくは最も電源電圧降下の大きい回路セルにおいて信号遅延によるタイミング違反が生じない条件で、最もスイッチ用トランジスタの駆動能力が小さくなるように、電源スイッチセルの種類を決定する。
【００５０】
次に、上述した構成を有する第２の実施形態に係る集積回路設計装置の動作について、図７のフローチャートを参照して説明する。
【００５１】
ステップＳＴ２０１，ＳＴ２０２：
設計を行なう集積回路の回路データＤ１に対し、電源電圧シミュレーション部１１Ａおよびタイミングシミュレーション部１２がそれぞれシミュレーションを行なう。
【００５２】
ステップＳＴ２０３：
ステップＳＴ２０１およびＳＴ２０２において得られたシミュレーション結果に基づいて、電源スイッチセル決定部３００が各電源スイッチセルの種類を決定する。
【００５３】
ステップＳＴ２０４，ＳＴ２０５：
電源スイッチセルの種類を決定した後、この決定内容に合わせて電源スイッチセルの種類が変更された回路データＤ３に対し、電源電圧シミュレーション部１１Ａおよびタイミングシミュレーション部１２が再びシミュレーションを行なう。
【００５４】
ステップＳＴ２０６：
ステップＳＴ２０４およびＳＴ２０５において得られたシミュレーション結果に基づいて、しきい電圧決定部２００が各回路セルのしきい電圧のランクを決定する。
【００５５】
以上説明したように、本実施形態によれば、例えば、ＭＴＣＭＯＳのように電源遮断用のトランジスタを含む集積回路においても、そのスイッチで発生する電源電圧降下を考慮して、回路セルのトランジスタのしきい電圧を適切に設定することができる。
【００５６】
また、電源遮断用のトランジスタの駆動能力を、それにより電源遮断される回路セルのタイミング余裕や電源電圧降下のシミュレーション結果に応じて決定し、その後、この駆動能力の決定を行なった集積回路に対して更にしきい電圧の決定を行なうため、回路セルのトランジスタのしきい電圧、ならびに、電源遮断用のトランジスタの駆動能力の両面で、集積回路のリーク電流を効果的に削減することができる。
【００５７】
以上、本発明の好ましい幾つかの実施形態について述べたが、本発明はこれに限定されず、他の種々のバリエーションを含み得る。
【００５８】
例えば上述した実施形態では、コンピュータとプログラムによって集積回路設計装置の処理が実現されているが、これに限らず、その少なくとも一部をハードウェアによって実現することも可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施形態に係る集積回路設計装置のハードウェア構成の一例を示す図である。
【図２】第１の実施形態に係る集積回路設計装置の機能的な構成の一例を示す図である。
【図３】第１の実施形態に係る集積回路設計装置の動作を説明するためのフローチャートである。
【図４】本発明の実施形態に係る集積回路設計装置によって設計された半導体集積回路のレイアウト例を示す図である。
【図５】ＭＴＣＭＯＳを適用した回路の一例を示す図である。
【図６】第２の実施形態に係る集積回路設計装置の機能的な構成の一例を示す図である。
【図７】第２の実施形態に係る集積回路設計装置の動作を説明するためのフローチャートである。
【図８】電源電圧降下と信号遅延との関係の一例を示す図である。
【符号の説明】
【００６０】
１０…コンピュータ、２０…プログラム記憶部、３０…データ記憶部、４０…表示装置、５０…インターフェース部、１００…シミュレーション部、１１，１１Ａ…電源電圧シミュレーション部、１２…タイミングシミュレーション部、２００…しきい電圧決定部、３００…電源スイッチセル決定部
【図１】
2005258708.tif 000003
【図２】
2005258708.tif 000004
【図３】
2005258708.tif 000005
【図４】
2005258708.tif 000006
【図５】
2005258708.tif 000007
【図６】
2005258708.tif 000008
【図７】
2005258708.tif 000009
【図８】
2005258708.tif 000010