(57)【要約】【課題】  半導体組立プロセス工程によりパッド直下が受ける衝撃に対し耐クラック性を向上させる。【解決手段】  外部接続電極７直下に導電層３と層間絶縁膜４が交互に複数積層され、層間絶縁膜４を挟んで配置された上下の導電層３がビアホールを介して接続され、かつ各層のビアホールが重ならないように配置されている。これにより、ワイヤボンドやプローブの衝撃に対し配線及び層間絶縁膜の耐クラック性と、パッド直下にトランジスタが形成される場合にはその耐ダメージ性の向上を図ることができる。また、パッド構造としてパッド直下の応力を緩和することにより絶縁膜には機械的強度が低い絶縁膜を採用できる。【選択図】  図１
2005340310.tif 000002
【特許請求の範囲】
【請求項１】
外部接続電極直下に導電層と層間絶縁膜が交互に複数積層され、前記層間絶縁膜を挟んで配置された上下の導電層がビアホールを介して接続され、かつ各層の前記ビアホールが重ならないように配置されていることを特徴とする半導体装置。
【請求項２】
外部接続電極直下に導電層と層間絶縁膜が交互に複数積層され、前記層間絶縁膜を挟んで配置された上下の導電層がビアホールを介して接続され、かつ前記ビアホールの形状が所定の角度で傾斜していることを特徴とする半導体装置。
【請求項３】
前記導電層は銅からなり、前記外部接続電極はアルミニウムからなる請求項１または２記載の半導体装置。
【請求項４】
前記層間絶縁膜は、Ｌｏｗ−ｋ膜である低誘電材料からなる請求項１または２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体組立工程であるワイヤボンド等の衝撃によるパッド直下、特に層間絶縁膜のダメージフリーを実現するパッド構造についての半導体装置に関するものである。
【背景技術】
【０００２】
近年、情報技術の広がりとともにコンピューター、携帯電話など電子機器の能力として高速化の要求は高まっている。それに伴い電子機器の性能に大きく影響するシステムＬＳＩに代表される半導体の性能として更なる高速化が必然的に求められている。しかし半導体の高速化に大きな妨げになるのが、ＭＯＳトランジスタ自体の遅延とその上層にある配線遅延である。従来はゲート長を短くする微細化技術によりＭＯＳトランジスタ自体の遅延を低減してきた。しかしながら微細化技術の進展によるＭＯＳトランジスタ自体の遅延が小さくなるに従い配線遅延の問題が顕著になってきた。そこで配線間遅延を小さくするため配線間に挟まれている絶縁膜に誘電率の低い絶縁膜（低誘電率膜）を採用しようとしている。
【０００３】
しかしながら、誘電率が３.０以下を実現する低誘電率膜は、従来から採用されていたシリコン酸化膜よりも機械的強度が大きく低下する。これは半導体の回路形成を担う拡散工程が完了した後の半導体のパッケージングを担う組立工程、特にワイヤボンド工程で問題となる。具体的には次のようなことである。層間絶縁膜の機械的強度が十分でないため半導体に搭載されているパッド上にワイヤボンドを行うと、ワイヤボンドの衝撃荷重がパッドを通じてパッド直下の層間絶縁膜に伝わり、それが層間絶縁膜を大きく変形させる。その変形が層間絶縁膜にクラックを発生させ、パッド剥がれや層間はく離による信頼性不良の原因となる。さらに近年は半導体素子の寸法を縮小しコスト低減を目的に、トランジスタ上にパッドを設置した半導体素子が開発されている。このとき配線間及び層間絶縁膜に機械的強度の低い低誘電率膜を用いると、ワイヤボンドの衝撃により低誘電率膜が変形し、トランジスタに衝撃が伝わりやすくなることでトランジスタへダメージを与えてしまい品質不良を引起してしまう。
【０００４】
そこで、従来は図７に示すようにパッド（外部端子）７直下に層間絶縁膜４を挟んで導電層配線メタル３を形成し、そのメタル３とパッド７をビア５で接続することで、ワイヤボンドにより層間絶縁膜４へ与えられる衝撃をメタル３が受け止め、さらに衝撃でメタル３が衝撃の印加方向へ変形しようとするのをビア５が支えるようになり、パッド７直下に成膜された層間絶縁膜４の機械的強度の低下を補うようなパッド構造を形成している（例えば特許文献１）。その結果、ワイヤボンドによるトランジスタへのダメージが抑制できる。
【特許文献１】特開２０００−１１４３０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のパッド構造では下記のような問題がある。導電層のメタル材料と層間絶縁膜の低誘電材料では、剛性が大きく異なるために、ワイヤボンドやプローブでの荷重時にたわみ量が大きく異なる。導電層は、ある程度剛性が大きく固いが層間絶縁膜の剛性は非常に低く、たわみ易い。図８のようにプローブ９で荷重をかけると破線で囲まれた部分８に応力が集中し、層間絶縁膜４でのクラック発生の原因となる。
【０００６】
したがって、この発明の目的は、上記従来の課題を解決するもので、半導体組立プロセスの工程において、パッド直下が受ける衝撃、すなわちパッド直下の層間絶縁膜およびトランジスタ等に対しワイヤボンドやプローブ検査によるダメージを防止し耐クラック性を向上させることが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するためにこの発明の請求項１記載の半導体装置は、外部接続電極直下に導電層と層間絶縁膜が交互に複数積層され、前記層間絶縁膜を挟んで配置された上下の導電層がビアホールを介して接続され、かつ各層の前記ビアホールが重ならないように配置されている。
【０００８】
請求項２記載の半導体装置は、外部接続電極直下に導電層と層間絶縁膜が交互に複数積層され、前記層間絶縁膜を挟んで配置された上下の導電層がビアホールを介して接続され、かつ前記ビアホールの形状が所定の角度で傾斜している。
【０００９】
請求項３記載の半導体装置は、請求項１または２記載の半導体装置において、前記導電層は銅からなり、前記外部接続電極はアルミニウムからなる。
【００１０】
請求項４記載の半導体装置は、請求項１または２記載の半導体装置において、前記層間絶縁膜は、Ｌｏｗ−ｋ膜である低誘電材料からなる。
【発明の効果】
【００１１】
この発明の請求項１記載の半導体装置によれば、外部接続電極直下に導電層と層間絶縁膜が交互に複数積層され、層間絶縁膜を挟んで配置された上下の導電層がビアホールを介して接続され、かつ各層のビアホールが重ならないように配置されているので、ワイヤボンドやプローブの衝撃に対し配線及び層間絶縁膜の耐クラック性と、パッド直下にトランジスタが形成される場合にはその耐ダメージ性の向上を図ることができる。また、パッド構造としてパッド直下の応力を緩和することにより絶縁膜には機械的強度が低い絶縁膜を採用できる。すなわち、配線間遅延を小さくするため配線間に挟まれている絶縁膜に機械的強度が低い低誘電率膜を採用することができ、低誘電率膜の塑性変形またはクラック発生を防ぐため、上下のビア構造をあえて揃えない構造にすることで、ワイヤボンドやプローブの衝撃に対し、層間絶縁膜の低剛性でたわむことで応力を緩和し、層間絶縁膜が降伏応力を超えて、塑性変形やクラック発生を防止する。その結果、半導体装置の特性を向上することが可能となる。
【００１２】
この発明の請求項２記載の半導体装置によれば、外部接続電極直下に導電層と層間絶縁膜が交互に複数積層され、層間絶縁膜を挟んで配置された上下の導電層がビアホールを介して接続され、かつビアホールの形状が所定の角度で傾斜しているので、請求項１と同様の効果がある。
【００１３】
請求項３では、請求項１または２記載の半導体装置において、導電層は銅からなり、外部接続電極はアルミニウムからなることが望ましい。
【００１４】
請求項４では、請求項１または２記載の半導体装置において、層間絶縁膜は、Ｌｏｗ−ｋ膜である低誘電材料からなることが望ましい。
【発明を実施するための最良の形態】
【００１５】
この発明の第１の実施の形態を図１〜図４に基づいて説明する。図１（ａ）は本発明の第１の実施形態の半導体装置の断面図、（ｂ）はＡ−Ａ’断面図、（ｃ）はＢ−Ｂ’断面図である。
【００１６】
図１において、１は層間絶縁膜、２は配線間絶縁膜、３は導電層配線メタル、４は層間絶縁膜、５はビア、６は保護膜、７は最上層メタルからなる外部端子（外部接続電極）を示す。
【００１７】
図１に示すとおり、外部接続電極７直下に導電層３と層間絶縁膜４が交互に複数積層され、層間絶縁膜４を挟んで配置された上下の導電層３がビアホールを介して接続され、かつ各層のビアホールが重ならないように配置されている。導電層３は銅からなり、外部接続電極７はアルミニウムからなることが望ましい。また、層間絶縁膜１，４は、Ｌｏｗ−ｋ膜である低誘電材料からなることが望ましい。
【００１８】
この場合、パッド構造は、配線間絶縁膜２に埋め込まれた導電層配線メタル３と貫通したビア５で接続したものである。効果として、ワイヤボンドやプローブの衝撃を外部端子７と最上層の導電層配線メタル３を通して、層間絶縁膜４に伝わるがその、下位層のビア５をずらす構造にすることで、最上層層間絶縁膜４での応力を緩和する。もし、図７のように下位層のビア構造が一直線上に揃えているとビア５と導電層配線メタル３が揃い剛性が高いものが縦方向に一直線上に並びプローブやワイヤボンドの上からの荷重に対し、変形しにくくなる。外部端子７及び最上層の導電層配線メタル３も同様に剛性が高い。
【００１９】
その上下２つに挟まれた層間絶縁膜４は、剛性が低いと当然破壊しやすい。それに対し、図１のように導電層配線メタル３を貫通したビア５構造をあえてずらすことで、剛性の高い材料を縦方向に一直線状に並ぶことを防ぐことで、応力を緩和する。それにより、耐クラック性を向上させる。
【００２０】
これに対して図７に示す従来のパッド構造では、ビア５が縦一列に並ぶことで、外部端子７及び最上層配線メタル３と、ビア５構造に挟まれた層間絶縁膜４で、プローブやワイヤーボンド時に応力が集中する。すなわち、図８に示したとおり、プローブ９により上部より加圧をかけたときの応力の伝わり方において、破線部８で特に応力が集中することが理解できる。図１および図７の構造で実際に応力解析を実施し、層間絶縁膜４での応力値を比較したものが、図２から図４である。
【００２１】
図２は、解析モデル図である。従来のパッド構造のように層間ビア５が縦一列に並ぶ。これをプローブ９にて、上から１ＧＰａの加圧１０で押している。図３は従来例における解析結果図である。図３において、１１が加圧前のモデル原型図を現し、加圧により層間絶縁膜４が１２のように変形している。応力値が最大になるのは、１４の箇所で、９６１ＭＰａであった。これに対し、図４は本発明における解析結果図である。図４に示すように、本発明の実施形態の構造と同様に上下のビア５位置をずらすことで応力が緩和した。応力値は、１４の箇所で９０６ＭＰａであった。この結果、従来構成に比較し、約５．８％の応力が緩和している。
【００２２】
以上のように本実施形態によれば、ワイヤボンドやプローブの衝撃によりパッド直下の配線間及び層間の絶縁膜に採用される低誘電率膜の塑性変形またはクラック発生を防ぐため、上下のビア構造をあえて揃えない構造にし、このパッド構造を有することによりワイヤボンドやプローブの衝撃に対し、層間絶縁膜の低剛性でたわむことで応力を緩和する。その結果、パッド直下の層間絶縁膜、つまり低誘電率膜に伝わるワイヤボンドやプローブの衝撃は抑えられ低誘電率膜の塑性変形及びクラックを防ぐことができる。
【００２３】
図５（ａ）は本発明の第２の実施形態の半導体装置の断面図、（ｂ）はＡ−Ａ’断面図、（ｃ）はＢ−Ｂ’断面図である。
【００２４】
図５に示すように、第１の実施形態と同様に導電層配線メタル３を貫通したビア５構造において、各層のビア５を導電層配線メタル３の幅方向の一端側と他端側に交互に配置した構成である。その効果は、第１の実施形態と同様である。
【００２５】
図６（ａ）は本発明の第３の実施形態の半導体装置の断面図、（ｂ）はＡ−Ａ’断面図、（ｃ）はＢ−Ｂ’断面図である。
【００２６】
図６に示すように、第１の実施形態と同様に導電層配線メタル３を貫通したビア５構造において、各層のビア５を導電層配線メタル３の幅方向の一端側と他端側に交互に配置した構成である。さらに、ビア５を好ましくは約３０〜６０度のあまり鋭角でない角度の傾斜を持たせて形成することで、層間絶縁膜４に集中する応力を緩和させる。その効果は、第１の実施形態と同様である。
【産業上の利用可能性】
【００２７】
本発明にかかる半導体装置は、ワイヤボンドやプローブの衝撃に対し配線及び層間絶縁膜の耐クラック性と、パッド直下にトランジスタが形成される場合にはその耐ダメージ性の向上を図ることができる等の効果を有し、層間絶縁膜のダメージフリーを実現するパッド構造として有用である。
【図面の簡単な説明】
【００２８】
【図１】（ａ）は本発明の第１の実施形態の半導体装置の断面図、（ｂ）はＡ−Ａ’断面図、（ｃ）はＢ−Ｂ’断面図である。
【図２】解析モデル図である。
【図３】従来構成での解析結果図（応力コンター図）である。
【図４】本発明での解析結果図（応力コンター図）である。
【図５】（ａ）は本発明の第２の実施形態の半導体装置の断面図、（ｂ）はＡ−Ａ’断面図、（ｃ）はＢ−Ｂ’断面図である。
【図６】（ａ）は本発明の第３の実施形態の半導体装置の断面図、（ｂ）はＡ−Ａ’断面図、（ｃ）はＢ−Ｂ’断面図である。
【図７】（ａ）は従来の半導体装置の断面図、（ｂ）はＡ−Ａ’断面図、（ｃ）はＢ−Ｂ’断面図である。
【図８】従来のパッド構造でのプローブ荷重を与えた時の問題を示す説明図である。
【符号の説明】
【００２９】
１  層間絶縁膜
２  配線間絶縁膜
３  導電層配線メタル
４  層間絶縁膜
５  ビア
６  保護膜
７  外部端子
８  応力集中部分
９  プローブ
１０  加圧（１ＧＰａ）
１１  加圧前のモデル形状
１２  加圧後の変形した層間膜での応力コンター図
１３  応力値のスケール値
１４  応力最大箇所
【図１】
2005340310.tif 000003
【図２】
2005340310.tif 000004
【図３】
2005340310.tif 000005
【図４】
2005340310.tif 000006
【図５】
2005340310.tif 000007
【図６】
2005340310.tif 000008
【図７】
2005340310.tif 000009
【図８】
2005340310.tif 000010