(57)【要約】【課題】ＬＣＤを有するシステムにおいてＬＣＤ制御用端子を削減可能にすることによりシステム規模の縮小とコスト削減を実現する。【解決手段】ホスト装置１１は多重化手段であるＬＣＤ制御データ多重ブロック２２により、画像データ出力ブロック２０に含まれる画素データと、制御ブロック２１が生成するＬＣＤ制御データ１９とを多重化して転送データとし、ＬＣＤ制御装置１２はＬＣＤインターフェイスブロック２３により、多重化された画素データとＬＣＤ制御データを転送データから分離して取り出す。画素データとＬＣＤ制御データの多重化に際しては、垂直同期信号１３もしくは水平同期信号１４の有効区間においては画素データを転送データとし、垂直同期信号１３もしくは水平同期信号１４の無効区間においてはＬＣＤ制御データ１９を転送データとする。【選択図】  図１
2005345779.tif 000002
【特許請求の範囲】
【請求項１】
ホスト装置からＬＣＤ制御装置に対してＬＣＤ制御データと画素データおよび垂直同期信号および水平同期信号を転送するＬＣＤ制御システムであって、
前記ホスト装置は前記画素データと前記ＬＣＤ制御データを多重化して転送データとする多重化手段を備え、
前記ＬＣＤ制御装置は多重化された前記画素データと前記ＬＣＤ制御データを前記転送データから分離して取り出す手段を備えるＬＣＤ制御システム。
【請求項２】
前記画素データと前記ＬＣＤ制御データの多重化は、前記垂直同期信号もしくは前記水平同期信号の有効区間においては前記画素データを転送データとし、前記垂直同期信号もしくは前記水平同期信号の無効区間においては前記ＬＣＤ制御データを転送データとする請求項１記載のＬＣＤ制御システム。
【請求項３】
前記ＬＣＤ制御データは、制御データ送信開始コードで開始され、制御データ送信終了コードで終了するデータ列である請求項１記載のＬＣＤ制御システム。
【請求項４】
前記ＬＣＤ制御データは、アドレスとＬＣＤコマンドをペアにしたデータ列、あるいは１アドレスと連続したＬＣＤコマンドからなるデータ列を含む請求項１記載のＬＣＤ制御システム。
【請求項５】
前記ホスト装置は、前記画素データと前記ＬＣＤ制御データをそれぞれにベースアドレスを与えたメモリ領域に分けて格納する請求項１記載のＬＣＤ制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶ディスプレイ（ＬＣＤ）を有するシステムの構成方法に関し、特にホスト装置からＬＣＤ制御装置に対してデータを転送する際の制御技術に関する。
【背景技術】
【０００２】
従来、ＬＣＤ制御装置等に対するレジスタ設定の方法として特許文献１に記載されているものがある。図６は従来のＬＣＤ制御システムの構成例を示すブロック図である。図６において、ホスト装置１１からＬＣＤ制御装置１２を制御するために、両者の間を画像データ転送用端子群４７とＬＣＤ制御データ転送用端子群４８で接続する構成となっている。
【０００３】
通常、画像データ転送用端子群４７は、垂直同期信号１３、水平同期信号１４、画素クロック１５、Ｒ画素転送ライン１６、Ｇ画素転送ライン１７、Ｂ画素転送ライン１８で構成される。また、ＬＣＤ制御データ転送用端子群４８は、アドレス４４、データ４５、コントロール信号４６とで構成される。
【０００４】
ホスト装置１１は、画像データ転送用端子群４７に画像データを転送するための画像データ出力ブロック２０と、ＬＣＤ制御データ転送用端子群４８にＬＣＤ制御データを転送するための制御ブロック２１を有しており、ＬＣＤ制御装置１２は、画像データ転送用端子群４７とＬＣＤ制御データ転送用端子群４８のインターフェイスとなるＬＣＤインターフェイスブロック２３を有している。
【特許文献１】特開平６-１０３２１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記従来のシステム構成においては、ＬＣＤ制御データ転送用端子群のように、ＬＣＤ制御装置のレジスタ設定のためのシリアルポート等を設ける必要がある。そのため、ＬＣＤ制御用ＬＳＩのチップサイズが大きくなったり、基板上の配線が多くなったりするという問題がある。
【０００６】
本発明は、ＬＣＤを有するシステムにおいて、ＬＣＤ制御装置のレジスタ設定のためのシリアルポート等を設けずに、画素データ入力ポートを兼用することを可能にすることにより、システム規模を小さくすることができるＬＣＤ制御システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のＬＣＤ制御システムは、ホスト装置からＬＣＤ制御装置に対してＬＣＤ制御データと画素データおよび垂直同期信号および水平同期信号を転送するＬＣＤ制御システムであって、前記ホスト装置は前記画素データと前記ＬＣＤ制御データを多重化して転送データとする多重化手段を備え、前記ＬＣＤ制御装置は多重化された前記画素データと前記ＬＣＤ制御データを前記転送データから分離して取り出す手段を備える。
【０００８】
上記構成によれば、ホスト装置からＬＣＤ制御装置に対して画素データとＬＣＤ制御データが多重化されて転送されるため、ＬＣＤ制御装置のレジスタ設定の際に既存のデータポートを兼用することができ、シリアルポートを設ける必要が無いことによりシステムの小型化と低コスト化を図ることができる。
【０００９】
本発明において、前記画素データと前記ＬＣＤ制御データの多重化は、前記垂直同期信号もしくは前記水平同期信号の有効区間においては前記画素データを転送データとし、前記垂直同期信号もしくは前記水平同期信号の無効区間においては前記ＬＣＤ制御データを転送データとする。
【００１０】
上記構成によれば、垂直同期信号もしくは水平同期信号の無効区間にＬＣＤ制御データを転送するため、従来の画素データの転送速度を低下させることなく画素データとＬＣＤ制御データの多重化を行うことができる。
【００１１】
本発明において、前記ＬＣＤ制御データは、制御データ送信開始コードで開始され、制御データ送信終了コードで終了するデータ列とする。
【００１２】
上記構成によれば、ＬＣＤ制御データが制御データ送信開始コードと制御データ送信終了コードで区切られるため、無効な画素データとＬＣＤ制御データとを明確に区別することができ、システムの信頼性向上を図ることができる。
【００１３】
本発明において、前記ＬＣＤ制御データは、アドレスとＬＣＤコマンドをペアにしたデータ列、あるいは１アドレスと連続したＬＣＤコマンドからなるデータ列を含む。
【００１４】
上記構成によれば、ＬＣＤ制御データとして１アドレスと連続したＬＣＤコマンドからなるデータ列が使用できるため、ＬＣＤ制御装置のレジスタ設定において、より短時間で多くのレジスタ設定が可能となる。
【００１５】
本発明において、前記ホスト装置は、前記画素データと前記ＬＣＤ制御データをそれぞれにベースアドレスを与えたメモリ領域に分けて格納する。
【００１６】
上記構成によれば、ホスト装置において、転送データの制御をベースアドレスの変更だけで実現することができるため、制御回路の構成を簡略にすることができる。
【発明の効果】
【００１７】
本発明によれば、ホスト装置からＬＣＤ制御装置に対して画素データとＬＣＤ制御データが多重化されて転送されることにより、従来に比べてＬＣＤ制御装置への制御データ送信用のシリアルポートを削減することができるため、システムの小型化と低コスト化を実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について図面を参照しながら説明する。図１は本発明の一実施の形態に係るＬＣＤ制御システムの構成を示すブロック図である。図１において、ＬＣＤを有するシステムは、ホスト装置１１とＬＣＤ制御装置１２の間を、垂直同期信号１３、水平同期信号１４、画素クロック１５、Ｒ画素転送ライン１６、Ｇ画素転送ライン１７、Ｂ画素転送ライン１８の画像関係信号で接続する構成となっている。
【００１９】
ホスト装置１１内には、画像関係信号１３〜１８を出力する画像データ出力ブロック２０と、ＬＣＤ制御データ１９を生成する制御ブロック２１と、ＬＣＤ制御データ１９を画素転送ライン１６〜１８の画素データに多重するＬＣＤ制御データ多重ブロック２２を有する。
【００２０】
また、ＬＣＤ制御装置１２内には、画素転送ライン１６〜１８に多重された画素データとＬＣＤ制御データ１９の分離等を行うＬＣＤインターフェイスブロック２３を有する。図２はＬＣＤインターフェイスブロック２３の構成例を示すブロック図である。
【００２１】
図２において、画素転送ライン１６〜１８はデータ分離ブロック２４に入力され、垂直同期信号１３と水平同期信号１４の有効区間に入力されたデータは画素データ２８としてＬＣＤドライバブロック２５へ送られる。
【００２２】
一方、垂直同期信号１３と水平同期信号１４の無効区間に入力されたデータはＬＣＤ制御データ１９として制御データデコードブロック２６へ送られる。ＬＣＤ制御データ１９は制御データデコードブロック２６でアドレスとデータとコントロール信号にデコードされ、これらにより指定されたレジスタ群２７へのアクセスが行われる。
【００２３】
図３は画素データとＬＣＤ制御データとを多重する方法の一例を示すタイミングチャートである。図３において、垂直同期信号１３には通常は画素無効データ区間３０がある。この画素無効データ区間３０において、Ｒ画素転送ライン１６を用いてＬＣＤ制御データ１９を転送する。無効データ区間３０のうちＬＣＤ制御データ１９を転送していない区間は不使用の無効データ３１となる。
【００２４】
図４は、画素データ無効区間３０において、ＬＣＤ制御データ１９を送信する際のフォーマット例を示す図である。ＬＣＤ制御データ１９転送区間は、制御データ送信開始コードが転送されてから制御データ送信終了コードが転送される間とする。その間に、レジスタアドレスとデータをペアにして転送する通常アクセス区間３２や、連続するアドレス空間にデータを連続して転送する連続アクセス区間３３等を有する。
【００２５】
図５は本実施の形態におけるＬＣＤ制御データと画素データのメモリ空間での格納方法を示す図である。ＬＣＤ制御データをＬＣＤ制御データ格納領域ベースアドレス３５から始まるメモリ領域に連続して格納し、画素データを各々の画素格納領域ベースアドレス３６〜３８で始まるメモリ領域にそれぞれ連続して格納する。データ転送時にはこれらのベースアドレスを制御するだけで転送データを区別できるため、アドレス生成のための制御回路を簡単にすることができる。
【産業上の利用可能性】
【００２６】
本発明のＬＣＤ制御システムは、データ信号とコントロール信号を用いて操作対象を制御するシステムに流用が可能である。その場合にも、本発明に記載したシステムと同様に簡単な制御の追加でシステム規模を縮小できるため、利用される可能性が高いと考えられる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施の形態に係るＬＣＤ制御システムの構成を示すブロック図。
【図２】本発明のＬＣＤ制御システムにおいてＬＣＤ制御装置に置かれるＬＣＤインターフェイスブロックの構成例を示すブロック図。
【図３】本発明のＬＣＤ制御システムにおける画素データとＬＣＤ制御データとを多重する方法の一例を示すタイミングチャート。
【図４】本発明のＬＣＤ制御システムにおけるデータ多重の際に、画素データ無効区間においてＬＣＤ制御データを送信する際のフォーマット例を示す図。
【図５】本発明のＬＣＤ制御システムにおけるＬＣＤ制御データと画素データのメモリ空間での格納方法を示す図。
【図６】従来のＬＣＤ制御システムの構成例を示すブロック図。
【符号の説明】
【００２８】
１１  ホスト装置
１２  ＬＣＤ制御装置
１３  垂直同期信号
１４  水平同期信号
１５  画素クロック
１６  Ｒ画素転送ライン
１７  Ｇ画素転送ライン
１８  Ｂ画素転送ライン
１９  ＬＣＤ制御データ
２０  画像データ出力ブロック
２１  制御ブロック
２２  ＬＣＤ制御データ多重ブロック
２３  ＬＣＤインターフェイスブロック
２４  データ分離ブロック
２５  ＬＣＤドライバブロック
２６  制御データデコードブロック
２７  レジスタ群
２８  画素データ
２９  動作クロック
３０  画素データ無効区間
３１  無効データ
３２  通常アクセス区間
３３  連続アクセス区間
３４  メモリ空間
３５  ＬＣＤ制御データ格納領域ベースアドレス
３６  Ｒ画素格納領域ベースアドレス
３７  Ｇ画素格納領域ベースアドレス
３８  Ｂ画素格納領域ベースアドレス
３９  １画素分のデータ
４０  ＬＣＤ制御データ格納領域
４１  Ｒ画素格納領域
４２  Ｇ画素格納領域
４３  Ｂ画素格納領域
４４  アドレス
４５  データ
４６  コントロール信号
４７  画像データ転送用端子群
４８  ＬＣＤ制御データ転送用端子群
【図１】
2005345779.tif 000003
【図２】
2005345779.tif 000004
【図３】
2005345779.tif 000005
【図４】
2005345779.tif 000006
【図５】
2005345779.tif 000007
【図６】
2005345779.tif 000008