(57)【要約】【課題】積層された複数の電気回路部品間に電子部品を設けても、更なる低インダクタンスを可能とする電子部品実装基板を提供する。【解決手段】電源回路用１ｂｂおよび接地回路用１ｂｃに供する複数のビアホール導体１ｂを有する第1電気回路部品１と、該第1電気回路部品１上に搭載された第２電気回路部品３とが、前記複数のビアホール導体１ｂ上にそれぞれ形成された複数の接続端子５により接続され、かつ、これら複数の接続端子５間を架橋するように電子部品７を設けたことを特徴とする。【選択図】図１
2005340535.tif 000002
【特許請求の範囲】
【請求項１】
電源回路用および接地回路用に供する複数のビアホール導体を有する第1電気回路部品と、該第1電気回路部品上に搭載された第２電気回路部品とが、前記複数のビアホール導体上にそれぞれ形成された複数の接続端子により接続され、かつ、これら複数の接続端子間を架橋するように電子部品を設けたことを特徴とする電子部品実装基板。
【請求項２】
ビアホール導体が縦横に配置されている請求項１に記載の電子部品実装基板。
【請求項３】
電源回路用のビアホール導体と接地回路用のビアホール導体とが相互に最も近接するように配置されている請求項１または２に記載の電子部品実装基板。
【請求項４】
電子部品が４箇所以上の外部電極を有する請求項１乃至３のうちいずれか記載の電子部品実装基板。
【請求項５】
電子部品が積層型コンデンサである請求項１乃至４のうちいずれか記載の電子部品実装基板。
【請求項６】
第1電気回路部品が半導体素子収納用パッケージであり、第２電気回路部品がＬＳＩチップである請求項１乃至５のうちいずれか記載の電子部品実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品実装基板に関し、特に、積層された複数の電気回路部品間に電子部品を設けた電子部品実装基板に関する。
【背景技術】
【０００２】
近年、ＬＳＩの高速スイッチングに伴い電源供給の高速化が図られているが、電源自身の応答速度がＬＳＩの電流変動に追従できないことや、電源の給電経路におけるインダクタンス成分による応答の遅れのために、スイッチングノイズが発生することが知られている。それを防ぐために、コンデンサなどの整流回路用の電子部品をＬＳＩの近傍に配置して、電源の応答の遅れを補い、給電経路のインダクタンス成分を小さくすることが図られている（例えば、特許文献１）。
【０００３】
すなわち、図５は、従来の、積層された複数の電気回路部品間にコンデンサを設けたコンデンサ実装構造を示す断面模式図である。図５のコンデンサ実装構造では、パッケージ基板１０１上に半田ボール１０３を介してＬＳＩチップ１０５が搭載されており、さらに、このＬＳＩチップ１０５の下面側の前記半田ボール１０３が配置されていない領域に、前記半田ボール１０３とは異なる専用の半田ボール１０７によりコンデンサ１０９が接続されバイパスコンデンサが構成されている。
【特許文献１】特開２００１−１０２５１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献1に記載のコンデンサ実装構造では、上述のように、少なくとも複数のビア導体を有するパッケージ基板１０１とＬＳＩチップ１０５とを接続する半田ボール１０３の形成されていない領域にコンデンサ１０９が配置され、また、コンデンサ１０９がＬＳＩチップ１０５の表面側にのみ接続されているために、（ａ）パッケージ基板１０１に形成されるビア導体数が減るためにインダクタンスが増加すること、（ｂ）パッケージ基板１０１とＬＳＩチップ１０５との接続端子である半田ボール１０３の配置が偏った状態となること、
（ｃ）（ｂ）の接続端子の配置に対応してパッケージ基板１０１に形成されるビアホール導体についてもその配置が偏った状態であること、の、上記（ａ）（ｂ）（ｃ）のために、このコンデンサ実装構造の内部には、未だ不要な（余分な）インダクタンス成分が内在するために、結果的に、電源の給電経路におけるインダクタンス成分による応答の遅れや、それによるスイッチングノイズの発生が起こっていた。
【０００５】
従って本発明は、積層された複数の電気回路部品間に電子部品を設けても、更なる低インダクタンスを可能にする電子部品実装基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の電子部品実装基板は、（１）電源回路用および接地回路用に供する複数のビアホール導体を有する第1電気回路部品と、該第1電気回路部品上に搭載された第２電気回路部品とが、前記複数のビアホール導体上にそれぞれ形成された複数の接続端子により接続され、かつ、これら複数の接続端子間を架橋するように電子部品を設けたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、電源回路用および接地回路用に供する複数のビアホール導体を有する第1電気回路部品と、該第1電気回路部品上に搭載された第２電気回路部品とが、前記複数のビアホール導体上にそれぞれ形成された複数の接続端子により接続され、さらに、これら複数の接続端子間を架橋するように電子部品が設けられているために、電子部品の配置された直上および直下の両領域に接続端子を形成できるために、（ａ）第1電気回路部品と第２電気回路部品との接続端子の配置がより分散した状態に形成でき、（ｂ）（ａ）の接続端子の配置に対応して第1電気回路部品に形成される導体についてもその配置をより分散した状態に形成でき、さらには、（ｃ）第1電気回路部品から電子部品に至る配線および電子部品から第２電気回路部品に至る配線が、接続端子の長さ分だけであることから、上記（ａ）（ｂ）（ｃ）のために、この電子部品実装基板の内部の不要な（余分な）インダクタンス成分を低減でき、結果的に、電源の給電経路におけるインダクタンス成分による応答の遅れや、それによるスイッチングノイズを抑制できる。
【０００８】
また、上記電子部品実装基板を以下の構成とすることにより、さらに低インダクタンス化できるものとなる。つまり、（２）ビアホール導体が縦横に配置されていること、（３）電源回路用のビアホール導体と接地回路用のビアホール導体とが相互に最も近接するように配置されていること、（４）電子部品が４箇所以上の外部電極を有すること、（５）電子部品が積層型コンデンサであること、（６）第1電気回路部品が半導体素子収納用パッケージであり、第２電気回路部品がＬＳＩチップであることがさらに望ましいものである。
【発明を実施するための最良の形態】
【０００９】
図１は、本発明にかかる電子部品実装基板を示す断面模式図である。本発明にかかる電子部品実装基板は、絶縁基板１ａを貫通し、電源回路用１ｂｂおよび接地回路用１ｂｃとして供する複数のビアホール導体１ｂを有する第1電気回路部品１と、該第1電気回路部品１上に搭載された第２電気回路部品３とが、前記複数のビアホール導体１ｂ上にそれぞれ形成された複数の接続端子５により接続され、さらに、これら複数の接続端子５間を架橋するように電子部品７が設けられていることを特徴とする。つまり、第1電気回路部品１から電子部品７に至る配線および電子部品７から第２電気回路部品３に至る配線が接続端子の長さ分（経路１０）だけであるために基板に発生するインダクタンスを低減できる。
【００１０】
さらに本発明では、上記電子部品実装基板を下記の条件にて構成すれば、さらに低インダクタンス化できる。図２は、電気回路基板１に形成した電源回路用および接地回路用のビアホール導体を示す平面図である。つまり、図２に示すように、本発明では、低インダクタンス化するという点で、（２）ビアホール導体が縦横に、特に格子状に配置され、（３）さらには、このビアホール導体は、電源回路用と接地回路用とが相互に最も近接するように配置されていることが望ましく、さらに、この電源回路用のビアホール導体１ｂｂの数と接地回路用のビアホール導体１ｂｃの数とは同数であることが望ましい。
【００１１】
次に、図３は、本発明の電子部品実装基板に用いる電子部品を示す平面図である。図３に示すように、（５）電子部品が４箇所以上の外部電極を有する場合、互いに隣設する外部電極は図３に示す電極（＋、−）の表示のように、交互に異なる電界の端子となること、（６）電子部品が、その表面に外部電極を備えた積層型セラミックコンデンサであり、この外部電極に接続端子がそれぞれ接続されていること、外部電極と接続端子にともに同じ金属成分が含まれていること、例えば、接続端子が半田ボールであれば、ともにＳｎを含有していることが低温接続を可能にするという点で好ましい。（７）第1電気回路部品が半導体素子収納用パッケージであり、第２電気回路部品がＬＳＩチップであること、が望ましいものである。また本発明によれば、コンデンサを接続端子間に介在させることで、パッケージ基板とＬＳＩチップ間に形成する端子をコンデンサ専用に余分形成する必要がないために、パッケージ基板あるいはＬＳＩチップもしくは両部材の大きさを小さくできる。なお、電子部品が４箇所以上の外部電極を有する場合には、各々の＋、−の電極に対応するように基板のビアホール導体やＬＳＩの電極を配置させる。
【００１２】
つまり、本発明にかかる電子部品実装基板は、第1電気回路部品として半導体素子収納用パッケージを、この第1電気回路部品１上に搭載される第２電気回路部品として半導体素子を、さらに、これら第1電気回路部品１と第２電気回路部品との間に配置接続される電子部品として積層型セラミックコンデンサを、それぞれ代表例として挙げることができる。
【００１３】
これに対して、電子部品が複数の接続端子間を架橋するように設けられない場合には、つまり、例えば、電子部品が第２電気回路部品の表面側にのみ形成されるような構造の場合には、前述の従来技術において述べたように、上記（ａ）（ｂ）（ｃ）理由のために、このコンデンサ実装構造の内部には、未だ不要なインダクタンス成分が内在し、実装基板全体のインダクタンスが大きくなり、その結果、電源の給電経路におけるインダクタンス成分による応答の遅れや、それによるスイッチングノイズの発生が起こる。
【００１４】
また本発明にかかる電子部品は、上記した積層型セラミックコンデンサに限らず、アルミ電界コンデンサやタンタルコンデンサ、積層型インダクタなどの整流回路用部品を好適に用いることができる。
【００１５】
また、接続端子は、好適には半田ボールが用いられるが、これに限らず、Ａｕ、Ａｇ、Ｐｔなどの少なくとも１種の金属からなるバンプや、これらの金属粉末を有機樹脂に分散させた導電性接着剤も好適である。
【００１６】
図４は、本発明の、他の電子部品実装基板を示すものであり、電気回路部品を３層積層した構造を示す断面模式図である。
【００１７】
これまで詳述した電子部品実装基板は、第1電気回路部品１上に第２電気回路部品３を接続した構成を取り上げたが、本発明は上記の２段構造に限らず、例えば、図４に示すように、第1電気回路部品１の下側に、さらにもう一層、第３電気回路部品１３を接続し、この第1電気回路部品１と第３電気回路部品１３との間を前期した接続端子５で接続するとともに、該接続端子間を架橋するように電子部品を接続する構造も本発明に含まれるものである。
【図面の簡単な説明】
【００１８】
【図１】本発明にかかる電子部品実装基板を示す断面模式図である。
【図２】電気回路基板に形成した電源回路用および接地回路用のビアホール導体を示す平面図である。
【図３】本発明の電子部品実装基板に用いる電子部品を示す平面図である。
【図４】本発明の、他の電子部品実装基板を示すものであり、電気回路部品を３層積層した構造を示す断面模式図である。
【図５】従来の、積層された複数の電気回路部品間にコンデンサを設けたコンデンサ実装構造を示す断面模式図である。
【符号の説明】
【００１９】
１      第1電気回路部品
１ａ    絶縁基板
１ｂ    ビアホール導体
１ｂｂ  電源回路用ビアホール導体
１ｂｃ  接地回路用ビアホール導体
３      第２電気回路部品
５      接続端子
７      電子部品
【図１】
2005340535.tif 000003
【図２】
2005340535.tif 000004
【図３】
2005340535.tif 000005
【図４】
2005340535.tif 000006
【図５】
2005340535.tif 000007