(57)【要約】【課題】  パワーダウンモードの設定を実現して省電力化等を図ることができるレシーバ回路、インターフェース回路、電子機器を提供すること。【解決手段】  レシーバ回路は、差動信号線（ＤＴＯ＋／−）に流れる電流に基づき電流・電圧変換を行い、電圧信号ＶＳ１、ＶＳ２を出力する電流・電圧変換回路９０と、電圧信号ＶＳ１、ＶＳ２を比較して出力信号を出力するコンパレータ１００と、トランスミッタ回路５０が通常転送モード時に差動信号線を電流駆動することによりパワーダウンコマンドを送信した場合に、コンパレータ１００での比較結果に基づいて、送信されたパワーダウンコマンドを検出するパワーダウン検出回路１１０と、パワーダウンコマンドが検出された場合に電流・電圧変換回路９０及びコンパレータ１００の少なくとも一方をパワーダウンモードに設定するパワーダウン設定回路１２０を含む。【選択図】        図３
2005236930.tif 000002
【特許請求の範囲】
【請求項１】
差動信号線を電流駆動するトランスミッタ回路に差動信号線を介して接続されるレシーバ回路であって、
差動信号線に流れる電流に基づいて電流・電圧変換を行い、差動電圧信号を構成する第１、第２の電圧信号を出力する電流・電圧変換回路と、
前記第１、第２の電圧信号を比較して、出力信号を出力するコンパレータと、
前記トランスミッタ回路が通常転送モード時に差動信号線を電流駆動することによりパワーダウンコマンドを送信した場合に、前記コンパレータでの比較結果に基づいて、送信されたパワーダウンコマンドを検出するパワーダウン検出回路と、
前記パワーダウン検出回路によりパワーダウンコマンドが検出された場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定するパワーダウン設定回路と、
を含むことを特徴とするレシーバ回路。
【請求項２】
請求項１において、
前記パワーダウン設定回路が、
パワーダウンコマンドが検出された場合に、パワーダウンモードが解除されるまでパワーダウン設定情報を保持する保持回路を含み、
前記保持回路にパワーダウン設定情報が保持されている場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定することを特徴とするレシーバ回路。
【請求項３】
請求項１又は２において、
前記電流・電圧変換回路が、
差動信号線の第１の信号線側の第１の入力ノードと第１の電源との間に設けられる第１の電流源と、
前記第１の電圧信号が出力される第１の電圧出力ノードと前記第１の入力ノードとの間に設けられ、前記第１の入力ノードの電圧に基づいて抵抗が可変に制御される第１の可変抵抗素子と、
第２の電源と前記第１の電圧出力ノードとの間に設けられ、第２の電源と前記第１の電圧出力ノードとの間に流れる電流を電圧に変換する第１の電流・電圧変換素子と、
差動信号線の第２の信号線側の第２の入力ノードと第１の電源との間に設けられる第２の電流源と、
前記第２の電圧信号が出力される第２の電圧出力ノードと前記第２の入力ノードとの間に設けられ、前記第２の入力ノードの電圧に基づいて抵抗が可変に制御される第２の可変抵抗素子と、
第２の電源と前記第２の電圧出力ノードとの間に設けられ、第２の電源と前記第２の電圧出力ノードとの間に流れる電流を電圧に変換する第２の電流・電圧変換素子とを含むことを特徴とするレシーバ回路。
【請求項４】
請求項３において、
前記電流・電圧変換回路が、
その入力に、前記第１の入力ノードが接続される第１のインバータ回路と、その入力に、前記第２の入力ノードが接続される第２のインバータ回路を更に含み、
前記第１の可変抵抗素子が、
そのソース端子に、前記第１の入力ノードが接続され、そのゲート端子に、前記第１のインバータ回路の出力が接続され、そのドレイン端子に前記第１の電圧出力ノードが接続される第１導電型の第１のトランジスタであり、
前記第２の可変抵抗素子が、
そのソース端子に、前記第２の入力ノードが接続され、そのゲート端子に、前記第２のインバータ回路の出力が接続され、そのドレイン端子に前記第２の電圧出力ノードが接続される第１導電型の第２のトランジスタであることを特徴とするレシーバ回路。
【請求項５】
請求項３又は４において、
前記パワーダウン設定回路が、
パワーダウンコマンドが検出された場合に、前記第１、第２の電流源に流れる電流をオフにすることを特徴とするレシーバ回路。
【請求項６】
請求項１乃至５のいずれかにおいて、
レシーバ回路に差動信号線を介して接続される前記トランスミッタ回路が、
差動信号線を電流駆動することにより複数のパワーダウンコマンドを送信し、
前記パワーダウン設定回路が、
前記パワーダウン検出回路により複数のパワーダウンコマンドが検出された場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定することを特徴とするレシーバ回路。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記トランスミッタ回路が、
ビット幅を拡張する符号化方式により得られる特殊コードを、パワーダウンコマンドとして転送し、
前記パワーダウン検出回路が、
前記特殊コードを検出することで、パワーダウンコマンドを検出することを特徴とするレシーバ回路。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記パワーダウン設定回路が、
前記パワーダウン検出回路によりパワーダウンコマンドが検出され、前記トランスミッタ回路がパワーダウン電圧を電圧駆動で差動信号線に出力した場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定することを特徴とするレシーバ回路。
【請求項９】
差動信号インターフェースを備えたインターフェース回路であって、
第１の差動信号線を電流駆動する相手デバイスのトランスミッタ回路に、第１の差動信号線を介して接続される請求項１乃至８のいずれかのレシーバ回路と、
相手デバイスのレシーバ回路に第２の差動信号線を介して接続され、第２の差動信号線を電流駆動するトランスミッタ回路とを含み、
前記第２の差動信号線に接続される前記トランスミッタ回路が、
相手デバイスのレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドを、通常転送モード時に前記第２の差動信号線を電流駆動することにより、相手デバイスのレシーバ回路に送信することを特徴とするインターフェース回路。
【請求項１０】
差動信号インターフェースを備えたインターフェース回路であって、
データ転送用の差動信号線を電流駆動する相手デバイスのデータ転送用のトランスミッタ回路に、データ転送用の差動信号線を介して接続される請求項１乃至８のいずれかのデータ転送用のレシーバ回路と、
クロック転送用の差動信号線を電流駆動する相手デバイスのクロック転送用のトランスミッタ回路に、クロック転送用の差動信号線を介して接続されるクロック転送用のレシーバ回路とを含み、
前記データ転送用のレシーバ回路に含まれるパワーダウン設定回路が、
前記データ転送用の差動信号線を介して送信されるパワーダウンコマンドとして、前記クロック転送用のレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドが検出された場合には、前記クロック転送用のレシーバ回路が含む電流・電圧変換回路及びコンパレータの少なくとも一方をパワーダウンモードに設定することを特徴とするインターフェース回路。
【請求項１１】
請求項１０において、
前記データ転送用のレシーバ回路に含まれる前記パワーダウン設定回路が、
前記クロック転送用のレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドが検出され、前記データ転送用のトランスミッタ回路がパワーダウン電圧を電圧駆動でデータ転送用の差動信号線に出力した場合に、前記クロック転送用のレシーバ回路が含む電流・電圧変換回路及びコンパレータの少なくとも一方をパワーダウンモードに設定することを特徴とするインターフェース回路。
【請求項１２】
請求項９乃至１１のいずれかのインターフェース回路と、
通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも１つと、
を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レシーバ回路、インターフェース回路、及び電子機器に関する。
【背景技術】
【０００２】
近年、ＥＭＩノイズの低減などを目的としたインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）などの高速シリアル転送インターフェースが脚光を浴びている。この高速シリアル転送インターフェースでは、トランスミッタ回路がシリアル化されたデータを差動信号（Differential Signals）により送信し、レシーバ回路が差動信号を差動増幅することでデータ転送を実現する。
【０００３】
しかしながら、このような高速シリアル転送インターフェースでは、トランスミッタ回路やレシーバ回路において定常的な電流が流れてしまうため、省電力化の実現には限界があった。一方、この定常的な電流の経路を遮断すると、一切のデータ転送を行うことができないという問題がある。従って、このような高速シリアル転送インターフェースのトランスミッタ回路やレシーバ回路において、如何にしてパワーダウンモードの設定や解除を実現するかが技術的課題となる。
【特許文献１】特開２００２−３１４３９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、パワーダウンモードの設定を実現して省電力化等を図ることができるレシーバ回路、インターフェース回路、及び電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
本発明は、差動信号線を電流駆動するトランスミッタ回路に差動信号線を介して接続されるレシーバ回路であって、差動信号線に流れる電流に基づいて電流・電圧変換を行い、差動電圧信号を構成する第１、第２の電圧信号を出力する電流・電圧変換回路と、前記第１、第２の電圧信号を比較して、出力信号を出力するコンパレータと、前記トランスミッタ回路が通常転送モード時に差動信号線を電流駆動することによりパワーダウンコマンドを送信した場合に、前記コンパレータでの比較結果に基づいて、送信されたパワーダウンコマンドを検出するパワーダウン検出回路と、前記パワーダウン検出回路によりパワーダウンコマンドが検出された場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定するパワーダウン設定回路とを含むレシーバ回路に関係する。
【０００６】
本発明では、トランスミッタ回路が差動信号線を電流駆動することにより、パワーダウンコマンドをレシーバ回路に送信する。すると、コンパレータの比較結果（コンパレータの出力信号、或いはコンパレータの出力信号にシリアル／パラレル変換などの所定の処理を施した信号等）に基づいてパワーダウンコマンドが検出される。そしてパワーダウンコマンドが検出されると、電流・電圧変換回路及びコンパレータの少なくとも一方がパワーダウンモードに設定され、省電力化が実現される。このように本発明では、差動信号線を電流駆動することで送信されるパワーダウンコマンドが検出されて、パワーダウンモード（パワーダウンモード移行への準備を行うモード）の設定が行われる。従って、差動信号線とは別に、パワーダウンコマンド転送用の信号線を設ける必要が無くなる。この結果、信号線の本数を少なくすることができ、省電力を実現しながらも、回路の小規模化、実装の容易化などを図ることが可能になる。なおパワーダウンコマンドが検出されたという条件に加えて他の条件（例えば差動信号線にパワーダウン電圧が出力されたという条件）が満たされた場合に、電流・電圧変換回路やコンパレータをパワーダウンモードに設定する場合も本発明の範囲内に含まれる。
【０００７】
また本発明では、前記パワーダウン設定回路が、パワーダウンコマンドが検出された場合に、パワーダウンモードが解除されるまでパワーダウン設定情報を保持する保持回路を含み、前記保持回路にパワーダウン設定情報が保持されている場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定するようにしてもよい。
【０００８】
このようにすれば、保持回路にパワーダウン設定情報が保持されている限り、パワーダウンモードが維持されるようになり、安定したパワーダウン動作を実現できる。また保持回路のパワーダウン設定情報をクリアするだけで、パワーダウンモードを解除できるようになる。
【０００９】
また本発明では、前記電流・電圧変換回路が、差動信号線の第１の信号線側の第１の入力ノードと第１の電源との間に設けられる第１の電流源と、前記第１の電圧信号が出力される第１の電圧出力ノードと前記第１の入力ノードとの間に設けられ、前記第１の入力ノードの電圧に基づいて抵抗が可変に制御される第１の可変抵抗素子と、第２の電源と前記第１の電圧出力ノードとの間に設けられ、第２の電源と前記第１の電圧出力ノードとの間に流れる電流を電圧に変換する第１の電流・電圧変換素子と、差動信号線の第２の信号線側の第２の入力ノードと第１の電源との間に設けられる第２の電流源と、前記第２の電圧信号が出力される第２の電圧出力ノードと前記第２の入力ノードとの間に設けられ、前記第２の入力ノードの電圧に基づいて抵抗が可変に制御される第２の可変抵抗素子と、第２の電源と前記第２の電圧出力ノードとの間に設けられ、第２の電源と前記第２の電圧出力ノードとの間に流れる電流を電圧に変換する第２の電流・電圧変換素子とを含むようにしてもよい。
【００１０】
このようにすれば、第１、第２の入力ノードの電圧に応じて第１、第２の可変抵抗素子の抵抗を変化させることで、第１、第２の電圧出力ノードの電圧変化などを速めることが可能になる。
【００１１】
また本発明では、前記電流・電圧変換回路が、その入力に、前記第１の入力ノードが接続される第１のインバータ回路と、その入力に、前記第２の入力ノードが接続される第２のインバータ回路を更に含み、前記第１の可変抵抗素子が、そのソース端子に、前記第１の入力ノードが接続され、そのゲート端子に、前記第１のインバータ回路の出力が接続され、そのドレイン端子に前記第１の電圧出力ノードが接続される第１導電型の第１のトランジスタであり、前記第２の可変抵抗素子が、そのソース端子に、前記第２の入力ノードが接続され、そのゲート端子に、前記第２のインバータ回路の出力が接続され、そのドレイン端子に前記第２の電圧出力ノードが接続される第１導電型の第２のトランジスタであってもよい。
【００１２】
このようにすれば、第１、第２のインバータ回路の電圧増幅機能を利用して、第１、第２の入力ノードの電圧変化を増幅して第１、第２のトランジスタのゲート端子に伝えることが可能になる。
【００１３】
また本発明では、前記パワーダウン設定回路が、パワーダウンコマンドが検出された場合に、前記第１、第２の電流源に流れる電流をオフにするようにしてもよい。
【００１４】
このようにすることで、電流・電圧変換回路に流れる電流の経路が遮断され、省電力が実現される。
【００１５】
また本発明では、レシーバ回路に差動信号線を介して接続される前記トランスミッタ回路が、差動信号線を電流駆動することにより複数のパワーダウンコマンドを送信し、前記パワーダウン設定回路が、前記パワーダウン検出回路により複数のパワーダウンコマンドが検出された場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定するようにしてもよい。
【００１６】
このようにすれば、転送エラーなどが生じた場合にも、安定したパワーダウン動作を実現できる。
【００１７】
また本発明では、前記トランスミッタ回路が、ビット幅を拡張する符号化方式により得られる特殊コードを、パワーダウンコマンドとして転送し、前記パワーダウン検出回路が、前記特殊コードを検出することで、パワーダウンコマンドを検出するようにしてもよい。
【００１８】
このようにすれば、パワーダウンコマンドの送信が容易になる。
【００１９】
また本発明では、前記パワーダウン設定回路が、前記パワーダウン検出回路によりパワーダウンコマンドが検出され、前記トランスミッタ回路がパワーダウン電圧を電圧駆動で差動信号線に出力した場合に、前記電流・電圧変換回路及び前記コンパレータの少なくとも一方をパワーダウンモードに設定するようにしてもよい。
【００２０】
このようにすれば、パワーダウンコマンドが検出されたことを条件に、パワーダウンモード移行への準備を行い、パワーダウン電圧の出力を検出したことを条件に、パワーダウンモードに移行することが可能になる。これにより、タイミング調整が簡素化され、シーケンス制御を容易化できる。
【００２１】
また本発明は、差動信号インターフェースを備えたインターフェース回路であって、第１の差動信号線を電流駆動する相手デバイスのトランスミッタ回路に、第１の差動信号線を介して接続される上記のいずれかのレシーバ回路と、相手デバイスのレシーバ回路に第２の差動信号線を介して接続され、第２の差動信号線を電流駆動するトランスミッタ回路とを含み、前記第２の差動信号線に接続される前記トランスミッタ回路が、相手デバイスのレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドを、通常転送モード時に前記第２の差動信号線を電流駆動することにより、相手デバイスのレシーバ回路に送信するインターフェース回路に関係する。
【００２２】
このようにすれば、相手デバイスのトランスミッタ回路から送信されるパワーダウンコマンドに基づいて、自デバイスのレシーバ回路をパワーダウンモード（パワーダウンモード移行への準備を行うモード）に設定できると共に、相手デバイスのレシーバ回路にパワーダウンコマンドを送信することで、相手デバイスのレシーバ回路をパワーダウンモードに設定することも可能になる。
【００２３】
また本発明は、差動信号インターフェースを備えたインターフェース回路であって、データ転送用の差動信号線を電流駆動する相手デバイスのデータ転送用のトランスミッタ回路に、データ転送用の差動信号線を介して接続される上記のいずれかのデータ転送用のレシーバ回路と、クロック転送用の差動信号線を電流駆動する相手デバイスのクロック転送用のトランスミッタ回路に、クロック転送用の差動信号線を介して接続されるクロック転送用のレシーバ回路とを含み、前記データ転送用のレシーバ回路に含まれるパワーダウン設定回路が、前記データ転送用の差動信号線を介して送信されるパワーダウンコマンドとして、前記クロック転送用のレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドが検出された場合には、前記クロック転送用のレシーバ回路が含む電流・電圧変換回路及びコンパレータの少なくとも一方をパワーダウンモードに設定するインターフェース回路に関係する。
【００２４】
このようにすれば、クロック転送用のレシーバー回路をパワーダウンモードに設定するためのパワーダウンコマンドが、データ転送用の差動信号線を介して送信されるようになる。これにより、クロック転送用の差動信号線に余分な素子等が付加される事態を防止でき、転送性能の低下を防止できる。
【００２５】
また本発明では、前記データ転送用のレシーバ回路に含まれる前記パワーダウン設定回路が、前記クロック転送用のレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドが検出され、前記データ転送用のトランスミッタ回路がパワーダウン電圧を電圧駆動でデータ転送用の差動信号線に出力した場合に、前記クロック転送用のレシーバ回路が含む電流・電圧変換回路及びコンパレータの少なくとも一方をパワーダウンモードに設定するようにしてもよい。
【００２６】
なお、クロック転送用のレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドと、データ転送用のレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドは、異なったコードのコマンドであってもよいし、同じコードのコマンドであってもよい。
【００２７】
また本発明は、上記のインターフェース回路と、通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも１つとを含む電子機器に関係する。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２９】
１．インターフェース回路
まず図１を用いて本実施形態のインターフェース回路について説明する。なお本実施形態において、ホストデバイス１０はクロックを供給する側であり、ターゲットデバイス３０は、供給されたクロックをシステムクロックとして使用して動作する側である。
【００３０】
図１においてＤＴＯ＋、ＤＴＯ−はホストデバイス１０（広義にはデバイス）がターゲットデバイス３０（広義にはデバイス）に出力するデータ（ＯＵＴデータ）である。ＣＬＫ＋、ＣＬＫ−は、ホストデバイス１０がターゲットデバイス３０に供給するクロックである。ホストデバイス１０はＣＬＫ＋／−のエッジ（立ち上がりエッジ、立ち下がりエッジ）に同期してＤＴＯ＋／−を出力する。従ってターゲットデバイス３０は、ＣＬＫ＋／−を用いてＤＴＯ＋／−をサンプリングして取り込むことができる。更に図１では、ターゲットデバイス３０はホストデバイス１０から供給されたクロックＣＬＫ＋／−に基づいて動作する。即ちＣＬＫ＋／−はターゲットデバイス３０のシステムクロックになる。このためＰＬＬ（Phase Locked Loop）回路１２（広義にはクロック生成回路）はホスト
デバイス１０に設けられ、ターゲットデバイス３０には設けられていない。
【００３１】
ＤＴＩ＋、ＤＴＩ−はターゲットデバイス３０がホストデバイス１０に出力するデータ（ＩＮデータ）である。ＳＴＢ＋、ＳＴＢ−は、ターゲットデバイス３０がホストデバイス１０に供給するストローブ（広義にはクロック）である。ターゲットデバイス３０はホストデバイス１０から供給されたＣＬＫ＋／−に基づいてＳＴＢ＋／−を生成して出力する。そしてターゲットデバイス３０はＳＴＢ＋／−のエッジ（立ち上がりエッジ、立ち下がりエッジ）に同期してＤＴＩ＋／−を出力する。従ってホストデバイス１０は、ＳＴＢ＋、ＳＴＢ−を用いてＤＴＩ＋／−をサンプリングして取り込むことができる。
【００３２】
ＤＴＯ＋／−、ＣＬＫ＋／−、ＤＴＩ＋／−、ＳＴＢ＋／−の各々は、トランスミッタ回路（ドライバ回路）がこれらの各々に対応する差動信号線（広義にはシリアル信号線）を電流駆動することにより送信される。なお、より高速な転送を実現するためには、
ＤＴＯ＋／−、ＤＴＩ＋／−の各差動信号線を２ペア以上設ければよい。
【００３３】
ホストデバイス１０のインターフェース回路２０は、ＯＵＴ転送用（広義にはデータ転送用）、クロック転送用のトランスミッタ回路２２、２４や、ＩＮ転送用（広義にはデータ転送用）、ストローブ転送用（広義にはクロック転送用）のレシーバ回路２６、２８を含む。ターゲットデバイス３０のインターフェース回路４０は、ＯＵＴ転送用、クロック転送用のレシーバ回路４２、４４や、ＩＮ転送用、ストローブ転送用のトランスミッタ回路４６、４８を含む。なおこれらの回路ブロックの一部を含まない構成としてもよい。
【００３４】
ＯＵＴ転送用、クロック転送用のトランスミッタ回路２２、２４は、各々、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線を電流駆動することでＤＴＯ＋／−、ＣＬＫ＋／−を送信する。ＯＵＴ転送用、クロック転送用のレシーバ回路４２、４４は、各々、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号（第１、第２の電圧信号）の比較処理（差動増幅処理）を行うことで、ＤＴＯ＋／−、ＣＬＫ＋／−を受信する。
【００３５】
ＩＮ転送用、クロック転送用のトランスミッタ回路４６、４８は、各々、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線を電流駆動することでＤＴＩ＋／−、ＳＴＢ＋／−を送信する。ＩＮ転送用、ストローブ転送用のレシーバ回路２６、２８は、各々、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号（第１、第２の電圧信号）の比較処理（差動増幅処理）を行うことで、ＤＴＩ＋／−、ＳＴＢ＋／−を受信する。
【００３６】
２．トランスミッタ回路、レシーバ回路の構成
図２に本実施形態のトランスミッタ回路（ドライバ回路）、レシーバ回路の構成例を示す。なお以下では、ＤＴＯ＋／−用のトランスミッタ回路、レシーバ回路の構成、動作について主に説明するが、ＣＬＫ＋／−、ＤＴＩ＋／−、ＳＴＢ＋／−用のトランスミッタ回路、レシーバ回路の構成、動作もこれらと同様である。
【００３７】
トランスミッタ回路５０は、電流駆動型ドライバ６０、電圧駆動型ドライバ７０を含む。レシーバ回路８０は、電流・電圧変換回路９０、コンパレータ１００、パワーダウン検出回路１１０、パワーダウン設定回路１２０、ウェイクアップ検出回路１３０（ウェイクアップ検出バッファ）を含む。なおこれらの回路ブロックの一部を省略する構成としてもよい。
【００３８】
電流駆動型ドライバ６０は、ＤＴＯ＋／−の差動信号線（シリアル信号線）を電流駆動するドライバである。具体的には電流駆動型ドライバ６０は、ＤＴＯ＋の信号線（広義には差動信号線の第１の信号線）に電流を流す電流駆動と、ＤＴＯ−の信号線（広義には差動信号線の第２の信号線）に電流を流す電流駆動とを交互に繰り返す。或いは、ＤＴＯ＋の信号線を往路としＤＴＯ−の信号線を復路とする第１の電流経路（ＤＴＯ＋からＤＴＯ−に至る電流経路）での電流駆動と、ＤＴＯ−の信号線を往路としＤＴＯ＋の信号線を復路とする第２の電流経路（ＤＴＯ−からＤＴＯ＋に至る電流経路）での電流駆動を、交互に繰り返すようにしてもよい。電流駆動型ドライバ６０は、電流源（定電流源）や、電流源の電流を信号線ＤＴＯ＋／−に流すための電流制御を行うスイッチング素子（トランジスタ）などにより構成できる。
【００３９】
電圧駆動型ドライバ７０は、通常転送モードにおいては、ＤＴＯ＋／−の差動信号線との接続をオフにし、パワーダウンモードにおいては、差動信号線との接続をオンにして、差動信号線を電圧駆動する。この電圧駆動型ドライバ７０は、パワーダウンモード時に、パワーダウン電圧（レシーバ回路８０をパワーダウンモードに設定するための電圧）や、或いはウェイクアップ電圧（レシーバ回路８０のパワーダウンモードを解除するための電圧）を差動信号線に出力する。電圧駆動型ドライバ７０は、ＣＭＯＳ電圧レベル（ＣＭＯＳのトランジスタをオン・オフできる電圧レベル）のパワーダウン電圧又はウェイクアップ電圧を出力する回路や、この回路の出力と差動信号線との接続をオンにしたり、オフにするスイッチング素子（トランジスタ）などにより構成できる。
【００４０】
なお通常転送モードとは、デバイス間（ホストデバイス、ターゲットデバイス間）においてデータやクロック（ストローブ）を通常に転送するモードである。パワーダウンモードとは、デバイスが含むトランスミッタ回路、レシーバ回路、或いはその他の回路に流れる電流を制限したりオフにして、省電力化を図るモードである。また電圧駆動は、例えばＣＭＯＳ電圧レベルで差動信号線の電圧を変化させる駆動である。これに対して電流駆動では、ＣＭＯＳ電圧レベルよりも小さな微少電圧で差動信号線の電圧が変化する。
【００４１】
電流・電圧変換回路９０は、差動信号線に流れる電流に基づいて電流・電圧変換を行い、差動電圧信号を構成する第１、第２の電圧信号ＶＳ１、ＶＳ２を出力する。具体的には、トランスミッタ回路５０がＤＴＯ＋の信号線を電流駆動した場合に、電流・電圧変換回路９０が、ＤＴＯ＋の信号線に流れる電流に基づいて電流・電圧変換を行い、第１の電圧信号ＶＳ１を生成する。またトランスミッタ回路５０がＤＴＯ−の信号線を電流駆動した場合に、電流・電圧変換回路９０が、ＤＴＯ−の信号線に流れる電流に基づいて電流・電圧変換を行い、第２の電圧信号ＶＳ２を生成する。或いは、トランスミッタ回路５０が、ＤＴＯ＋からＤＴＯ−に至る第１の電流経路での電流駆動と、ＤＴＯ−からＤＴＯ＋に至る第２の電流経路での電流駆動とを交互に繰り返した場合に、電流・電圧変換回路９０が、ＤＴＯ＋の入力ノードとＤＴＯ−の入力ノードの間に設けられた抵抗素子（終端抵抗）の両端に、第１、第２の電圧信号ＶＳ１、ＶＳ２を生成するようにしてもよい。
【００４２】
コンパレータ（演算増幅器）１００は、第１、第２の電圧信号ＶＳ１、ＶＳ２を比較して（ＶＳ１、ＶＳ２間の電圧を増幅して）、出力信号ＣＱ（増幅信号）を出力する。コンパレータ１００は、ＶＳ１の電圧の方がＶＳ２よりも高い場合には、ＣＭＯＳ電圧レベルにおいて例えばＨレベル（論理「１」）の出力信号ＣＱを出力する。ＶＳ２の電圧の方がＶＳ１よりも高い場合には、ＣＭＯＳ電圧レベルにおいて例えばＬレベル（論理「０」）の出力信号ＣＱを出力する。
【００４３】
パワーダウン検出回路１１０はパワーダウンコマンドを検出する回路である。具体的には、トランスミッタ回路５０が通常転送モード時に差動信号線を電流駆動することによりパワーダウンコマンドを送信した場合（転送データにパワーダウンコマンドを含ませて送信した場合）に、コンパレータ１００での検出結果に基づいて、送信されたパワーダウンコマンドを検出する。この場合にパワーダウン検出回路１１０は、コンパレータ１００からの出力信号ＣＱをシリアルデータからパラレルデータに変換し、変換されたパラレルデータ（広義には検出結果）に基づいてパワーダウンコマンドを検出してもよい。或いはシリアルデータの出力信号ＣＱ（広義には検出結果）から直接にパワーダウンコマンドを検出してもよい。
【００４４】
パワーダウン設定回路１２０はレシーバ回路８０をパワーダウンモードに設定する回路である。具体的には、パワーダウンコマンドが検出された場合に、電流・電圧変換回路９０やコンパレータ１００をパワーダウンモードに設定する。この場合に、電流・電圧変換回路９０とコンパレータ１００のいずれか一方のみをパワーダウンモードに設定してもよいし、両方をパワーダウンモードに設定してもよい。或いはレシーバ回路８０に含まれる他の回路をパワーダウンモードに設定したり、レシーバ回路８０を有するデバイス（ターゲットデバイス、ホストデバイス）に含まれる他の回路をパワーダウンモードに設定してもよい。
【００４５】
ウェイクアップ検出回路１３０は、ウェイアップ状態を検出するための回路である。具体的には、例えば電圧駆動型ドライバ７０により差動信号線（ＤＴＯ＋、ＤＴＯ−の少なくとも一方）に出力されたウェイクアップ電圧を検出する。そしてウェイクアップ電圧が検出されると、パワーダウン設定回路１２０によるパワーダウンモードの設定が解除され、レシーバ回路８０が例えば通常転送モードに移行する。或いは、ウェイクアップ検出回路１３０は、パワーダウン電圧が差動信号線に出力されることでレシーバ回路８０がパワーダウンモードに設定された後、パワーダウンモードの解除が検出された場合に、ウェイクアップ信号を出力する回路であってもよい。
【００４６】
本実施形態では、トランスミッタ回路５０が、差動信号線を電流駆動することでパワーダウンコマンドをレシーバ回路８０に送信する。そしてパワーダウン検出回路１１０が、送信されたパワーダウンコマンドを検出すると、パワーダウン設定回路１２０が電流・電圧変換回路９０やコンパレータ１００をパワーダウンモードに設定する。従って本実施形態によれば、電流・電圧変換回路９０やコンパレータ１００において定常的に流れる電流をパワーダウンモード時に制限又はオフにすることが可能となり、省電力化を図れる。
【００４７】
また本実施形態によればトランスミッタ回路５０がレシーバ回路８０を個別的にパワーダウンモードに設定できる。即ち図１において、ＯＵＴ転送用、クロック転送用のトランスミッタ回路２２、２４が、各々、個別的にＯＵＴ転送用、クロック転送用のレシーバ回路４２、４４をパワーダウンモードに設定できる。或いはＩＮ転送用、ストローブ転送用のトランスミッタ回路４６、４８が、各々、個別的にＩＮ転送用、ストローブ転送用のレシーバ回路２６、２８をパワーダウンモードに設定できる。従って、より綿密でインテリジェントなパワーダウン制御を実現できる。
【００４８】
また本実施形態によればパワーダウンコマンドは差動信号線を介した通常転送モードにより送信されるため、パワーダウンコマンド送信のための専用の制御信号線を別に設ける必要が無くなる。従って、信号線の本数を少なくすることができ、回路の小規模化、実装の容易化、製品の低コスト化を図れる。
【００４９】
また本実施形態によれば、パワーダウンモード時に電圧駆動型ドライバ７０が差動信号線に電気的に接続されて、差動信号線を介してレシーバ回路８０にウェイクアップ電圧を出力する。そしてウェイクアップ検出回路１３０によりウェイクアップ電圧が検出されると、パワーダウンモードが解除される。従って、電流・電圧変換回路９０やコンパレータ１００がパワーダウンモードに設定されていて、差動信号線の電流駆動によるパワーダウン解除コマンドの送信ができない場合にも、トランスミッタ回路５０はレシーバ回路８０のパワーダウンモードを解除できるようになる。しかもパワーダウンモードの解除は、ウェイクアップ電圧による差動信号線の電圧駆動により行われるため、パワーダウン解除コマンド送信のための専用の制御信号線を別に設ける必要がない。この結果、信号線の本数を少なくすることができ、回路の小規模化、実装の容易化、製品の低コスト化を図れる。
【００５０】
或いは本実施形態によれば、パワーダウンコマンドが送信された後、電圧駆動型ドライバ７０によりパワーダウン電圧が差動信号線に出力されると、レシーバ回路８０がパワーダウンモードに設定される。そしてその後に、パワーダウンモードの解除が検出されると、ウェイクアップ検出回路１３０が、ウェイクアップ信号を出力する。このようにすることで、パワーダウンの設定と解除のシーケンスを容易化できる。
【００５１】
また本実施形態によれば、通常転送モードにおいては、電圧駆動型ドライバ７０と差動信号線との接続が電気的に切り離される。従って差動信号線を電流駆動する通常転送に与える悪影響を、最小限に抑えることができる。
【００５２】
３．第１の構成例
図３にトランスミッタ回路、レシーバ回路の詳細な第１の構成例を示す。なおトランスミッタ回路、レシーバ回路は図３の回路要素の全てを含む必要はなく、その一部を省略する構成としてもよい。
【００５３】
トランスミッタ回路の電流駆動型ドライバ６０は、ＤＴＯ＋（広義には第１の信号線）側の第１の出力ノードＮＱＡとＶＳＳ（広義には第１の電源）との間に設けられるＮ型（広義には第１導電型）のトランジスタＴＲ１Ａ（広義には第１の電流源）を含む。またＤＴＯ−（広義には第２の信号線）側の第２の出力ノードＮＱＢとＶＳＳとの間に設けられるＮ型のトランジスタＴＲ１Ｂ（広義には第２の電流源）を含む。具体的にはトランジスタＴＲ１Ａは、そのドレイン端子に出力ノードＮＱＡが接続され、そのゲート端子にプラス側の第１の入力信号ＤＩＮ＋が入力され、そのソース端子にＶＳＳが接続される。トランジスタＴＲ１Ｂは、そのドレイン端子に出力ノードＮＱＢが接続され、そのゲート端子マイナス側の第２の入力信号ＤＩＮ−が入力され、そのソース端子にＶＳＳが接続される。これらのトランジスタＴＲ１Ａ、ＴＲ１Ｂにより構成される電流源には、ある程度の電流を流すようにする。
【００５４】
入力信号ＤＩＮ＋がアクティブ（Ｈレベル）になると、トランジスタＴＲ１Ａがオンになり、レシーバ回路のＤＴＯ＋側の入力ノードＮＩＡからトランスミッタ回路の出力ノードＮＱＡへと至る経路で電流が流れる。一方、入力信号ＤＩＮ−がアクティブになると、トランジスタＴＲ１Ｂがオンになり、レシーバ回路のＤＴＯ−側の入力ノードＮＩＢからトランスミッタ回路の出力ノードＮＱＢへと至る経路で電流が流れる。従って入力信号ＤＩＮ＋、ＤＩＮ−を交互にアクティブにすることで、ＤＴＯ＋／−の差動信号線を差動電流駆動できる。
【００５５】
なお図３ではトランジスタＴＲ１Ａ、ＴＲ１Ｂが、電流源の機能と、電流源に流れる電流を制御する機能とを兼ね備えている。しかしながら、ノードＮＱＡとＶＳＳ（第１の電源）との間に設けられる電流源を、トランジスタＴＲ１Ａ（広義にはスイッチング素子）と、ＴＲ１ＡとＶＳＳとの間に設けられる電流源（例えばゲート端子に基準電圧が入力されるトランジスタ）とにより構成してもよい。またノードＮＱＢとＶＳＳとの間に設けられる電流源を、トランジスタＴＲ１Ｂ（広義にはスイッチング素子）と、ＴＲ１ＢとＶＳＳとの間に設けられる電流源とにより構成してもよい。このようにすれば、トランジスタＴＲ１Ａ、ＴＲ１Ｂのオン・オフ制御により、これらの電流源（定電流源）の電流を、ＤＴＯ＋／−の差動信号線に流したり、流さなかったりする制御を実現できる。或いは、ノードＮＱＡとＶＳＳとの間に設けられる電流源を、入力信号ＤＩＮ＋がアクティブの（Ｈレベル）場合には大きな電流（定電流）が流れ、ＤＩＮ＋が非アクティブ（Ｌレベル）の場合には小さな電流（定電流）が流れる電流源（定電流源）により構成してもよい。またノードＮＱＢとＶＳＳとの間に設けられる電流源を、入力信号ＤＩＮ−がアクティブの場合には大きな電流（定電流）が流れ、ＤＩＮ−が非アクティブの場合には小さな電流（定電流）が流れる電流源（定電流源）により構成してもよい。また図３では、トランジスタＴＲ１Ａ、ＴＲ１Ｂにより実現される電流源は、ＤＩＮ＋、ＤＩＮ−がアクティブの場合に、レシーバ回路側からトランスミッタ回路側へと電流を流す制御を行っているが、トランスミッタ回路側からレシーバ回路側へと電流を流す制御を行うようにしてもよい。この場合には第１の電源は例えばＶＤＤになる。
【００５６】
トランスミッタ回路の電圧駆動型ドライバ７０は、Ｎ型のトランジスタＴＲ２Ａ（広義にはスイッチング素子）を含む。トランジスタＴＲ２Ａは、通常転送モードではオフになり、パワーダウンモードではオンになるスイッチング素子として機能する。トランジスタＴＲ２Ａは、そのソース端子に出力ノードＮＱＡ（ＮＱＢでもよい）が接続され、そのドレイン端子に、電圧出力回路７２の出力が接続される。そしてトランジスタＴＲ２Ａは、そのゲート端子に入力されるパワーダウン入力信号ＰＤＩＮに基づいて、通常転送モードではオフになり、パワーダウンモードではオンになる。このようにすることで電圧駆動型ドライバ７０は、通常転送モード時には差動信号線と電気的に非接続になり、パワーダウンモード時には差動信号線と電気的に接続されるようになる。そして差動信号線に接続された時に、電圧出力回路７２により差動信号線を電圧駆動できる。
【００５７】
なおウェイクアップ入力信号ＸＷＵＰＩＮ、パワーダウン入力信号ＰＤＩＮは、物理層回路であるトランスミッタ回路の上位の層（リンク層、アプリケーション層）が生成する。即ちレシーバ回路をパワーダウンモードに設定する場合には、上位層が信号ＰＤＩＮをアクティブ（Ｈレベル）にする。またレシーバ回路のパワーダウンモードを解除する場合には、上位層が信号ＸＷＵＰＩＮをアクティブ（Ｌレベル）にする。
【００５８】
電圧出力回路７２（電圧出力バッファ）は、ＣＭＯＳ電圧レベルの信号ＸＷＵＰを出力して、差動信号線を電圧駆動する回路である。電圧出力回路７２は、パワーダウンモード時（パワーダウンモードの初期時）にはＣＭＯＳ電圧レベルで例えばＨレベルの電圧を出力する。一方、パワーダウンモードを解除する時には、ＣＭＯＳ電圧レベルで例えばＬレベルの電圧（ウェイクアップ電圧）を出力する。
【００５９】
なお図３では、電圧駆動型ドライバ７０を構成する電圧出力回路７２及びトランジスタＴＲ２Ａを、ＤＴＯ＋側（ＶＤＤとＮＱＡの間）に設けているが、ＤＴＯ−側（ＶＤＤとＮＱＢの間）に設けてもよい。或いは、電圧駆動型ドライバ７０の一部又は全部をＤＴＯ＋側とＤＴＯ−側の両方に設けることも可能である。
【００６０】
レシーバ回路の電流・電圧変換回路９０は、入力ノードＮＩＡとＶＳＳ（第１の電源）との間に設けられるトランジスタＴＲ３Ａ（広義にはレシーバ回路側の第１の電流源）と、入力ノードＮＩＢとＶＳＳとの間に設けられるトランジスタＴＲ３Ｂ（広義にはレシーバ回路側の第２の電流源）を含む。これらのトランジスタＴＲ３Ａ、ＴＲ３Ｂにより構成される電流源には、ある程度の電流を流すようにする。このようにトランジスタＴＲ３Ａ、ＴＲ３Ｂに定常的に電流を流し続けることで、トランジスタＴＲ１Ａ、ＴＲ１Ｂがオフの時にも、入力ノードＮＩＡ、ＮＩＢ、電圧出力ノードＮＶＡ、ＮＶＢの電圧を所定範囲に保つことができる。これにより電流・電圧変換回路９０の動作を高速化できる。
【００６１】
なお図３ではトランジスタＴＲ３Ａ、ＴＲ３Ｂが、電流源の機能と、電流源に流れる電流を制御する機能とを兼ね備えている。しかしながら、ノードＮＩＡとＶＳＳ（第１の電源）との間に設けられる電流源を、トランジスタＴＲ３Ａ（広義にはスイッチング素子）と、ＴＲ３ＡとＶＳＳとの間に設けられる電流源（例えばゲート端子に基準電圧が入力されるトランジスタ）とにより構成してもよい。またノードＮＩＢとＶＳＳとの間に設けられる電流源を、トランジスタＴＲ３Ｂ（広義にはスイッチング素子）と、ＴＲ３ＢとＶＳＳとの間に設けられる電流源とにより構成してもよい。
【００６２】
電流・電圧変換回路９０は、その入力が入力ノードＮＩＡに接続される第１のインバータ回路ＩＮＶ１Ａ（電圧増幅回路）と、その入力が入力ノードＮＩＢに接続される第２のインバータ回路ＩＮＶ１Ｂ（電圧増幅回路）を含む。また、そのソース端子が入力ノードＮＩＡに接続され、そのゲート端子がインバータ回路ＩＮＶ１Ａの出力に接続され、そのドレイン端子が電圧出力ノードＮＶＡに接続されるＮ型のトランジスタＴＲ４Ａ（広義には第１の可変抵抗素子）を含む。また、そのソース端子が入力ノードＮＩＢに接続され、そのゲート端子がインバータ回路ＩＮＶ１Ｂの出力に接続され、そのドレイン端子が電圧出力ノードＮＶＢに接続されるＮ型のトランジスタＴＲ４Ｂ（広義には第２の可変抵抗素子）を含む。
【００６３】
トランジスタＴＲ４Ａ、ＴＲ４Ｂは、各々、入力ノードＮＩＡ、ＮＩＢの電圧（電位）に基づいて抵抗が可変に制御される可変抵抗素子として機能する。またインバータ回路ＩＮＶ１Ａ、ＩＮＶ１Ｂは、各々、入力ノードＮＩＡ、ＮＩＢの電圧変化を増幅して、トランジスタＴＲ４Ａ、ＴＲ４Ｂのオン抵抗を制御する回路として機能する。具体的にはトランジスタＴＲ１Ａ、ＴＲ１Ｂがオンになり、入力ノードＮＩＡ、ＮＩＢの電圧がＬ（ロー）レベル側に変化すると、インバータ回路ＩＮＶ１Ａ、ＩＮＶ１Ｂがこの電圧変化を増幅する。そしてＩＮＶ１Ａ、ＩＮＶ１Ｂの出力電圧がＨ（ハイ）レベル側に変化し、トランジスタＴＲ４Ａ、ＴＲ４Ｂのオン抵抗が低くなる。これにより、トランジスタＴＲ１Ａ、ＴＲ１Ｂにより流される電流の変化を増幅（加速）することができ、電圧出力ノードＮＶＡ、ＮＶＢの電圧をＬレベル側に素速く変化させることが可能になる。即ち、ＴＲ４Ａ、ＴＲ４Ｂ、ＩＮＶ１Ａ、ＩＮＶ１Ｂを設けることで、ノードＮＩＡ、ＮＩＢ（トランジスタＴＲ１Ａ、ＴＲ１Ｂ）での微少な電流変化を増幅してノードＮＶＡ、ＮＶＢ（トランジスタＴＲ５Ａ、ＴＲ５Ｂ）に伝達できる。なおトランジスタＴＲ４Ａ、ＴＲ４Ｂ、インバータ回路ＩＮＶ１Ａ、ＩＮＶ１Ｂを設けない構成にすることも可能である。
【００６４】
電流・電圧変換回路９０は、電圧出力ノードＮＶＡとＶＤＤ（広義には第２の電源）との間に設けられるＰ型（広義には第２導電型）のトランジスタＴＲ５Ａ（広義には第１の電流・電圧変換素子）と、電圧出力ノードＮＶＢとＶＤＤとの間に設けられるＰ型のトランジスタＴＲ５Ｂ（広義には第２の電流・電圧変換素子）を含む。具体的にはトランジスタＴＲ５Ａ、ＴＲ５Ｂは、各々、そのソース端子にＶＤＤが接続され、そのゲート端子及びドレイン端子に電圧出力ノードＮＶＡ、ＮＶＢが接続される。これらのトランジスタＴＲ５Ａ、ＴＲ５Ｂは、ＶＤＤと電圧出力ノードＮＶＡ、ＮＶＢとの間に流れる電流を電圧に変換する電流・電圧変換素子（負荷素子）として機能する。なお電流・電圧変換素子をトランジスタＴＲ５Ａ、ＴＲ５Ｂ（負荷トランジスタ）により構成せずに、抵抗などの他の回路素子により構成してもよい。
【００６５】
電流・電圧変換回路９０は、ＤＴＯ＋の信号線と入力ノードＮＩＡとの間に設けられる抵抗ＲＡと、ＤＴＯ−の信号線と入力ノードＮＩＢとの間に設けられる抵抗ＲＢを含む。これらのＲＡ、ＲＢはインピーダンスマッチングのための抵抗である。なお抵抗ＲＡ、ＲＢを設けない構成としてもよい。
【００６６】
コンパレータ１００の出力信号はレベルシフタ１０２に入力され、電圧レベルの変換（例えば２．８Ｖから１．８Ｖへの変換）が行われる。レベルシフタ１０２の反転出力信号はシリアル／パラレル変換回路１０４に入力される。なおコンパレータ１００の反転出力信号（負論理）をレベルシフタ１０２に入力し、レベルシフタ１０２の出力信号（正論理）をシリアル／パラレル変換回路１０４に入力するようにしてもよい。
【００６７】
シリアル／パラレル変換回路１０４は、コンパレータ１００からのシリアルデータをパラレルデータに変換する。シリアル／パラレル変換回路１０４から出力されたパラレルデータはＦＩＦＯに蓄積され、後段の上位層回路（物理層の上位層）に出力される。
【００６８】
パワーダウン検出回路１１０はシリアル／パラレル変換回路１０４からのパラレルデータ（パラレル信号）に基づいてパワーダウンコマンドを検出する。具体的には通常転送モードにおいてトランスミッタ回路から送信されるデータに含まれるパワーダウンコマンドを検出する。なおコンパレータ１００の出力信号から直接にパワーダウンコマンドを検出してもよい。
【００６９】
パワーダウン検出回路１１０はコマンドデコーダ１１２とパワーダウンパルス生成回路１１４を含む。コマンドデコーダ１１２は、パワーダウンコマンドをデコード処理により検出する。例えばトランスミッタ回路が、ビット幅を拡張する符号化方式（例えば８Ｂ／１０Ｂ符号化）により生成される特殊コードを、パワーダウンコマンドとして転送した場合には、パワーダウンコマンドが割り当てられた特殊コードを、コマンドデコーダ１１２のデコード処理により検出する。パワーダウンパルス生成回路１１４は、パワーダウンコマンドが検出された場合にパワーダウンパルス信号ＰＤＰＬＳを生成する。このパワーダウンパルス生成回路１１４は信号ＰＤＰＬＳの生成タイミングの調整処理も行う。
【００７０】
パワーダウン設定回路１２０は、保持回路１２２、遅延回路１２４、レベルシフタ１２６、１２８を含む。なおこれらの回路ブロックの一部を省略する構成としてもよい。
【００７１】
保持回路１２２は、パワーダウンコマンドが検出された場合に、パワーダウンモードが解除されるまで、パワーダウン設定情報（パワーダウン設定フラグ）を保持する。具体的には信号ＰＤＰＬＳがアクティブ（Ｌレベル）になると保持回路１２２はセットされ、論理「１」（パワーダウン設定情報）が保持される。保持回路１２２は、リセット端子、セット端子付きのＲＳ型フリップフロップなどにより実現できる。
【００７２】
保持回路１１２の出力信号は遅延回路１２４に入力されて、信号の遅延処理が行われる。遅延回路１２４の出力信号はレベルシフタ１２６に入力されて、電圧のレベル変換（１．８Ｖから２．８Ｖへの変換）が行われる。レベルシフタ１２６の出力信号である正論理のパワーダウン信号ＰＤは、コンパレータ１００のイネーブル端子ＸＥＮ（負論理）とウェイクアップ検出回路１３０のイネーブル端子ＥＮ（正論理）に入力される。レベルシフタ１２６の反転出力信号である負論理のパワーダウン信号ＸＰＤは、トランジスタＴＲ３Ａ、ＴＲ３Ｂのゲート端子に入力される。
【００７３】
ウェイクアップ検出回路１３０（ウェイクアップ検出バッファ）は、トランスミッタ回路がウェイクアップ電圧を差動信号線に出力した場合に、出力されたウェイクアップ電圧を検出する回路である。ウェイクアップ検出回路１３０はＣＭＯＳ電圧レベルで動作し、ＣＭＯＳ電圧レベルのウェイクアップ電圧を検出する。なお図３ではウェイクアップ検出回路１３０はＤＴＯ＋の信号線に接続されているが、ＤＴＯ−の信号線に接続したり、ＤＴＯ＋、ＤＴＯ−の両方の信号線に接続する構成としてもよい。
【００７４】
通常転送モードにおいては、信号ＰＤがＬレベルになるため、コンパレータ１００がイネーブル状態になると共にウェイクアップ検出回路１３０がディスエーブル状態になる。また信号ＸＰＤがＨレベルになるため、トランジスタＴＲ３Ａ、ＴＲ３Ｂがオンになる。一方、パワーダウンコマンドが検出されると、信号ＰＤがＨレベルになるため、コンパレータ１００がディスエーブル状態になってパワーダウンモード（動作電流がオフ又は制限されるモード）に設定されると共に、ウェイクアップ検出回路１３０がイネーブル状態に設定される。また信号ＸＰＤがＬレベルになるため、トランジスタＴＲ３Ａ、ＴＲ３Ｂがオフになり、電流・電圧変換回路９０がパワーダウンモードに設定される。
【００７５】
一方、パワーダウンモード期間において電圧出力回路７２がＬレベルのウェイクアップ電圧を出力すると、イネーブル状態に設定されているウェイクアップ検出回路１２８がウェイクアップ電圧を検出し、パワーダウンモードを解除するための信号であるＸＷＵＰＰＬＳを出力する。そしてウェイクアップ検出回路１２８からのＬレベルのパルス信号ＸＷＵＰＰＬＳが、レベルシフタ１２８を介して保持回路１２２のリセット端子に入力されると、保持回路１２２がリセットされる。これによりパワーダウン設定情報（論理「１」）がクリアされて、パワーダウンモードが解除される。
【００７６】
なお図４に、電圧駆動型ドライバ７０、パワーダウン検出回路１１０、パワーダウン設定回路１２０を設けない場合のトランスミッタ回路、レシーバ回路の構成を比較例として示す。
【００７７】
４．動作
次に図３の第１の構成例の動作を図５、図６の波形図を用いて説明する。まず通常転送モード時の動作について説明する。図５に示すように通常転送モードにおいては、信号ＰＤＩＮがＬレベルであるため、トランジスタＴＲ２Ａはオフになる。またパワーダウン信ＰＤがＬレベルであるため、トランジスタＴＲ３Ａ、ＴＲ３Ｂはオンになる。そしてトランジスタＴＲ２Ａがオフになることで、電圧駆動型ドライバ７０が差動信号線から電気的に切り離される。トランジスタＴＲ３Ａ、ＴＲ３Ｂがオンになることで、電流・電圧変換回路９０には通常の動作電流が流れるようになり、通常転送を実現できる。即ち図３の構成は図４の構成と等価になる。
【００７８】
通常転送モードではトランスミッタ回路、レシーバ回路は以下のように動作する。トランジスタＴＲ１Ａ、ＴＲ１Ｂがオフの場合には、入力ノードＮＩＡ、ＮＩＢの電圧は例えば１Ｖ程度になっている。そしてＤＴＯ＋側のトランジスタＴＲ１Ａがオンになると、差動信号線を介してＶＳＳ（ＧＮＤ）側に電流が流れる。これにより入力ノードＮＩＡの電圧が僅かに下がる。するとＮＩＡの電圧がインバータ回路ＩＮＶ１Ａにより反転され、ＩＮＶ１Ａの出力電圧が上がることで、トランジスタＴＲ４Ａのオン抵抗が低くなる。そしてトランジスタＴＲ５Ａに流れる電流が多くなり、ＶＤＤ、ＮＶＡ間の電圧差（ＴＲ５Ａのドレイン・ソース間電圧）が大きくなることで、電圧出力ノードＮＶＡの電圧が下がる。同様にして、ＤＴＯ−側のトランジスタＴＲ１Ｂがオンになると、今度は電圧出力ノードＮＶＢの電圧が下がる。従ってコンパレータ１００が、電圧出力ノードＮＶＡ、ＮＶＢの電圧差を比較して増幅することで、データの「０」「１」が検出される。
【００７９】
次にパワーダウンコマンド送信時の動作について説明する。図５のＡ１ではトランスミッタ回路がパワーダウンコマンドをレシーバ回路に送信している。このように本実施形態では、差動信号線を電流駆動する通常転送モードで、パワーダウンコマンドが送信されるため、余分な信号線を設ける必要がない。
【００８０】
なお図５のＡ２に示すように、トランスミッタ回路が差動信号線を電流駆動して複数のパワーダウンコマンドを送信するようにしてもよい。そしてパワーダウン設定回路１２０が、複数のパワーダウンコマンドが検出されたことを条件に、電流・電圧変換回路９０やコンパレータ１００をパワーダウンモードに設定するようにしてもよい。
【００８１】
このように複数のパワーダウンコマンドを送信して検出するようにすれば、転送エラーが生じた場合にも、レシーバ回路８０が誤ってパワーダウンモードに設定されてしまう事態を防止できる。即ちレシーバ回路８０が誤ってパワーダウンモードに設定されてしまうと、それを回復することは困難になるが、複数のパワーダウンコマンドを送信して検出するようにすれば、このような事態を未然に防止できる。
【００８２】
次にパワーダウン設定時の動作について説明する。図５のＡ３に示すように、信号ＰＤＩＮがＨレベルになると、トランジスタＴＲ２Ａがオンになり、電圧駆動型ドライバ７０と差動信号線との電気的な接続がオンになる。そして電圧駆動型ドライバ７０がＡ４に示すようにＣＭＯＳ電圧レベルでＨレベルの電圧を差動信号線に出力し、これによりトランジスタＴＲ４Ａがオフになる。このようにトランジスタＴＲ４Ａがオフになることで、トランジスタＴＲ５ＡからＴＲ４Ａ、ＤＴＯ＋、ＴＲ２Ａを介して、電圧出力回路７２に至る経路で無駄な電流が流れるのを防止でき、省電力化を図れる。
【００８３】
トランスミッタ回路がパワーダウンコマンドを送信すると、図５のＡ５に示すように期間ＴＤ１の経過後に、パワーダウンパルス信号ＰＤＰＬＳがアクティブ（Ｌレベル）になる。この期間ＴＤ１はパワーダウンパルス生成回路１１４により調整できる。そして信号ＰＤＰＬＳがアクティブになると、保持回路１２２に論理「１」がセットされる。そしてＡ６に示すように期間ＴＤ２の経過後に、パワーダウン信号ＰＤがアクティブになる。なおこの期間ＴＤ２は遅延回路１２４により調整できる。
【００８４】
信号ＰＤがアクティブになると、トランジスタＴＲ３Ａ、ＴＲ３Ｂがオフになると共にコンパレータ１００がディスエーブル状態になるため、電流・電圧変換回路９０やコンパレータ１００に定常的に流れる動作電流を遮断でき、省電力化を実現できる。またウェイクアップ検出回路１３０がイネーブル状態に設定されるため、差動信号線に出力されるウェイクアップ電圧の検出が可能になる。
【００８５】
次に図６を用いてパワーダウン解除時の動作について説明する。図６のＢ１に示すようにパワーダウンモード時にはＤＴＯ＋（ＤＴＯ−でもよい）の信号線にはＣＭＯＳ電圧レベルでＨレベルの電圧が出力されている。そしてパワーダウンモードを解除する場合には電圧出力回路７２が、Ｂ２に示すようにＣＭＯＳ電圧レベルでＬレベルのウェイクアップ電圧をＤＴＯ＋の信号線に出力する。なお期間ＴＤ３の経過後に信号ＰＤＩＮがＬレベルになり、これによりトランジスタＴＲ２Ａはオフになり、電圧出力回路７２はＤＴＯ＋の信号線から切り離される。
【００８６】
ウェイクアップ電圧が出力されると、イネーブル状態に設定されたウェイクアップ検出回路１３０がこのウェイクアップ電圧を検出し、Ｂ４に示すように信号ＸＷＵＰＰＬＳをＬレベルにする。これにより保持回路１２２が論理「０」にリセットされ、期間ＴＤ４の経過後にＢ５に示すようにパワーダウン信号ＰＤがＬレベルになる。するとトランジスタＴＲ３Ａ、ＴＲ３Ｂがオンになると共にコンパレータ１００がイネーブル状態になり、パワーダウンモードが解除される。またウェイクアップ検出回路１３０はディスエーブル状態になる。そしてＢ６に示すように、差動信号線は不定期間の経過後にアイドル状態になり、通常転送が可能な状態になる。
【００８７】
５．特殊コードを用いたパワーダウンコマンドの送信
本実施形態では図７（Ａ）に示すようにホストデバイス１０、ターゲットデバイス３０（トランスミッタ回路）に符号化回路１１、３１を設けることができる。符号化回路１１、３１は、例えばビット幅を拡張する符号化方式でデータを符号化する。このような符号化方式としては、例えば８ビットのデータを１０ビットのデータに変換する８Ｂ／１０Ｂ符号化などがある。この８Ｂ／１０Ｂ符号化によれば図７（Ｂ）に示すように、０や１が連続するデータであっても、符号化後は信号のビット変化が多くなり、雑音などに起因する転送エラーの発生を低減できる。また８Ｂ／１０Ｂ符号化によれば、ビット幅が８ビットから１０ビットに拡張されているため、データ以外にも図７（Ｃ）に示すような特殊コード（制御コードと同義）を送信することが可能になる。
【００８８】
本実施形態では図７（Ａ）に示すように、特殊コードにパワーダウンコマンドを割り当てて、送信する。そして図３のコマンドデコーダ１１２のデコード処理により、パワーダウンコマンドが割り当てられた特殊コードを検出することで、パワーダウンコマンドを検出する。このように符号化方式を上手く利用すれば、転送エラーの発生を低減できると共に、差動信号線を電流駆動することによるパワーダウンコマンドの送信と検出とを容易に実現できる。また特殊コードをパケットのスタートコードやエンドコードに割り当ててデータ転送を行うことも容易になる。
【００８９】
なお符号化回路１１、３１で行われる符号化方式は、ビット幅を拡張する符号化であれば十分であり、８Ｂ／１０Ｂ符号化には限定されない。
【００９０】
６．クロック転送用レシーバ回路のパワーダウンモードの設定
本実施形態によれば図１において、トランスミッタ回路２２、２４、４６、４８は、対応するレシーバ回路４２、４４、２６、２８を個別的にパワーダウンモードに設定できる。従ってクロック転送用のレシーバ回路４４をパワーダウンモードに設定するためのパワーダウンコマンドや、そのパワーダウンモードを解除するためのウェイクアップ電圧を、ＣＬＫ＋／−の差動信号線を介して伝送することも可能である。同様にストローブ転送用（広義にはクロック転送用）のレシーバ回路２８をパワーダウンモードに設定するためのパワーダウンコマンドや、そのパワーダウンモードを解除するためのウェイクアップ電圧を、ＳＴＢ＋／−の差動信号線を介して伝送することも可能である。
【００９１】
しかしながら図８（Ａ）に示すように、ＣＬＫ＋／−、ＳＴＢ＋／−の差動信号線を介して転送される信号の周波数（帯域）は、ＤＴＯ＋／−、ＤＴＩ＋／−の差動信号線を介して転送される信号の周波数よりも高い。従って、ＣＬＫ＋／−、ＳＴＢ＋／−の差動信号線側に、本実施形態で説明したパワーダウン検出回路やパワーダウン設定回路や電圧駆動型ドライバを設けると、転送速度や転送信頼性などの転送性能に悪影響を及ぼす可能性がある。特に電圧駆動型ドライバをＣＬＫ＋／−、ＳＴＢ＋／−の差動信号線側に設けると、トランジスタのドレイン端子やゲート端子の寄生容量が差動信号線に付加されてしまい、転送性能に悪影響を及ぼすおそれが大きい。
【００９２】
そこで図８（Ｂ）では、クロック転送用のレシーバ回路４４をパワーダウンモードに設定するためのパワーダウンコマンド（以下、クロック転送用のパワーダウンコマンドと呼ぶ）や、そのパワーダウンモードを解除するためのウェイクアップ電圧（以下、クロック転送用のウェイクアップ電圧と呼ぶ）を、ＯＵＴ転送用の差動信号線ＤＴＯ＋／−を介して伝送している。
【００９３】
即ち、クロック転送用のレシーバ回路４４をパワーダウンモードに設定する場合には、ＯＵＴ転送用のトランスミッタ回路２２が、クロック転送用のパワーダウンコマンドをＤＴＯ＋／−の差動信号線を介してＯＵＴ転送用のレシーバ回路４２に送信する。そしてＯＵＴ転送用のレシーバ回路４２が含むパワーダウン設定回路は、ＤＴＯ＋／−を介して送信されるパワーダウンコマンドとして、クロック転送用のパワーダウンコマンドが検出された場合には、パワーダウン信号をクロック転送用のレシーバ回路４４に出力する。そしてクロック転送用のレシーバ回路４４が含む電流・電圧変換回路やコンパレータをパワーダウンモードに設定する。
【００９４】
一方、クロック転送用のレシーバ回路４４のパワーダウンモードを解除する場合には、ＯＵＴ転送用のトランスミッタ回路２２（電圧駆動型ドライバ）が、ＤＴＯ＋／−の信号線にウェイクアップ電圧を出力する。そしてＯＵＴ転送用のレシーバ回路４２が含むウェイクアップ検出回路は、ＯＵＴ転送用のトランスミッタ回路２２からのウェイクアップ電圧を検出すると、ＯＵＴ転送用のレシーバ回路４２とクロック転送用のレシーバ回路４４の両方のパワーダウンモードを解除するための信号を出力する。
【００９５】
以上のようにすれば、パワーダウンコマンドやウェイクアップ電圧を、ＣＬＫ＋／−の差動信号線を介して伝送しなくても済むようになる。従ってＣＬＫ＋／−の差動信号線を介して行われるクロック転送の転送性能に、悪影響が及ぶ事態を防止できる。
【００９６】
なおストローブ転送用のレシーバ回路２６をパワーダウンモードに設定するためのパワーダウンコマンドや、そのパワーダウンモードを解除するためのウェイクアップ電圧についても、ＩＮ転送用の差動信号線ＤＴＩ＋／−を介して伝送することができる。また、クロック転送用のレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドと、データ転送用のレシーバ回路をパワーダウンモードに設定するためのパワーダウンコマンドは、異なったコードのコマンドであってもよいし、同じコードのコマンドであってもよい。
【００９７】
７．パワーダウン制御の詳細
次にパワーダウン制御の詳細について説明する。本実施形態では図９、図１０に示すように種々の状態が定義されている。図９、図１０においてデバイスディスエーブル状態は、電子機器全体（ホストデバイス及びターゲットデバイス）がパワーダウンモードに設定される状態である。ターゲットディスエーブル状態（期間Ｔ１）は、ホストデバイスからターゲットデバイスへのクロックの供給が停止し、ターゲットデバイスのあらゆる機能が停止している状態である。クロックの供給停止は、ターゲットディスエーブル状態になってから行う。
【００９８】
ＯＵＴアイドル状態（期間Ｔ２）は、ＯＵＴ転送（ホストデバイスからターゲットデバイスへの転送）のアイドル状態（パケット転送とパケット転送の間の状態）である。このＯＵＴアイドル状態では、ホスト側トランスミッタ回路、ターゲット側レシーバ回路はパワーダウンモードに設定されていないため、すぐに通常転送を行うことができるが、これらの回路では定常的に電流が流れており、電力を消費している。ＯＵＴ転送状態（期間Ｔ３）はＯＵＴ転送が行われている状態である。
【００９９】
ＯＵＴディスエーブル状態（期間Ｔ４）はＯＵＴ転送が停止している状態である。この状態では、ホスト側トランスミッタ回路とターゲット側レシーバ回路において定常的に流れていた電流が、パワーダウンモードによりオフになり、省電力が実現される。そしてホスト側トランスミッタ回路がターゲット側レシーバ回路にウェイクアップ電圧を出力することで、パワーダウンモードを解除し、停止していた転送を再開できる。
【０１００】
ＩＮアイドル状態（期間Ｔ５）は、ＩＮ転送（ターゲットデバイスからホストデバイスへの転送）のアイドル状態である。このＩＮアイドル状態では、ターゲット側トランスミッタ回路、ホスト側レシーバ回路はパワーダウンモードに設定されていないため、すぐに通常転送を行うことができるが、これらの回路では定常的に電流が流れており、電力を消費している。ＩＮ転送状態（期間Ｔ６）はＩＮ転送が行われている状態である。
【０１０１】
ＩＮディスエーブル状態（期間Ｔ７）はＩＮ転送が停止している状態である。この状態では、ターゲット側トランスミッタ回路とホスト側レシーバ回路において定常的に流れていた電流が、パワーダウンモードによりオフになり、省電力が実現される。そしてターゲット側トランスミッタ回路がホスト側レシーバ回路にウェイクアップ電圧を出力することで、パワーダウンモードを解除し、停止していた転送を再開できる。
【０１０２】
なお図９において、「ホスト機能」はホスト側のシステム機能を示し、「ターゲットＣＬＫＩＮ」はターゲットデバイスへのクロック入力の有無を示し、「ターゲット機能」はターゲット側のシステム機能を示す。「ＤＴＯ送信」はホスト側のＤＴＯ＋／−の送信機能を示し、「ＤＴＩ受信」はホスト側のＤＴＩ＋／−の受信機能を示す。「ＤＴＩ送信」はターゲット側のＤＴＩ＋／−の送信機能を示し、「ＤＴＯ受信」はターゲット側のＤＴＯ＋／−の受信機能を示す。「ＣＬＫ送信」はＣＬＫ＋／−の送信機能を示し、「ＣＬＫ受信」はＣＬＫ＋／−の受信機能を示す。そして図９において、「○」はこれらの機能がイネーブル状態（動作状態）であることを示し、「×」はこれらの機能がディスエーブル状態（パワーダウン状態）であることを示す。また「−」はドントケアであることを示す。また図１０において「Ｓ」はパケット転送のスタートコードを示し、「Ｅ」はパケット転送のエンドコードを示す。これらのスタートコード、エンドコードは例えば８Ｂ／１０Ｂ符号化を利用して生成する。
【０１０３】
図１０のＣ１ではＯＵＴ転送がアイドル状態になっており、Ｃ２ではＯＵＴ転送によりパケットが転送されている。Ｃ３ではＯＵＴディスエーブル状態になっており、ホスト側トランスミッタ回路とターゲット側レシーバ回路がパワーダウンモードに設定される。Ｃ４ではターゲットディスエーブル状態になっており、この状態ではＣ５に示すようにＣＬＫ＋／−の供給も停止し、ターゲットデバイスのあらゆる機能が停止する。
【０１０４】
図１０のＣ６ではＩＮ転送がアイドル状態になっており、Ｃ７ではＩＮ転送によりパケットが転送されている。Ｃ８ではＩＮディスエーブル状態になっており、ターゲット側トランスミッタ回路とホスト側レシーバ回路がパワーダウンモードに設定される。Ｃ９ではターゲットディスエーブル状態になっている。なおＣ１０、Ｃ１１に示すように、ＳＴＢ＋／−は、通常のＩＮ転送を行うときにだけ、ターゲット側がホスト側に供給する。
【０１０５】
本実施形態によれば、各トランスミッタ回路が、対応する各レシーバ回路を個別的にパワーダウンモードに設定したり、そのパワーダウンモードを解除できる。従って図９、図１０に示す各状態に最適なパワーダウンモードの設定、解除を実現でき、よりインテリジェントなパワーダウン制御を実現できる。
【０１０６】
８．第２の構成例
次に、本実施形態のトランスミッタ回路、レシーバ回路の詳細な第２の構成例について図１１を用いて説明する。なお図１１において、図３と同一符号の回路ブロックの構成及び動作は図３の第１の構成例とほぼ同様であるため説明を省略する。
【０１０７】
図１１ではパワーダウン検出回路１１０がコマンドデコーダ１１２とパワーダウン信号生成回路１１５を含む。コマンドデコーダ１１２は、パワーダウンコマンドをデコード処理により検出する。パワーダウン信号生成回路１１５は、パワーダウンコマンドが検出された場合に、Ｈレベル（アクティブ）のターゲット側パワーダウン信号ＴＰＤＷを出力する。
【０１０８】
パワーダウン設定回路１２０は、パワーダウン検出回路１１０によりパワーダウンコマンドが検出され、トランスミッタ回路がパワーダウン電圧を差動信号線（ＤＴＯ＋、ＤＴＯ−）に出力した場合に、電流・電圧変換回路９０やコンパレータ１００をパワーダウンモードに設定する。具体的にはパワーダウン設定回路１２０は論理積回路ＡＮＤ１を含む。そしてパワーダウン信号生成回路１１５からのターゲット側パワーダウン信号ＴＰＤＷと、差動信号線の状態に応じてその電圧レベルが変化するホスト側パワーダウン信号ＨＰＤＷが共にＨレベル（アクティブ）の場合に、パワーダウン信号ＰＤをＨレベル（アクティブ）にして出力する。そしてパワーダウン信号ＰＤがＨレベルになると、コンパレータ１００がディスエーブル状態になると共にトランジスタＴＲ３Ａ、ＴＲ３Ｂがオフになり、レシーバ回路がパワーダウンモードに設定される。
【０１０９】
ウェイクアップ検出回路１３０は、パワーダウンモードの解除を検出して、ウェイクアップ信号ＴＷＵＰを出力する。具体的にはウェイクアップ検出回路１３０は、トランスミッタ回路がパワーダウン電圧を差動信号線に出力することでレシーバ回路がパワーダウンモードに設定された後、パワーダウンモードの解除を検出すると、ウェイクアップ信号ＴＷＵＰをＨレベル（アクティブ）にして出力する。そしてウェイクアップ信号ＴＷＵＰがＨレベルになると、後段の論理回路（物理層よりも上層の回路）がウェイクアップされる。
【０１１０】
次に図１１の第２の構成例の動作を図１２、図１３の波形図を用いて説明する。図１２のＤ１に示すようにトランスミッタ回路がパワーダウンコマンドをレシーバ回路に送信すると、このパワーダウンコマンドをパワーダウン検出回路１１０が検出する。そしてパワーダウンコマンドが検出されると、パワーダウン信号生成回路１１５がＤ２に示すようにＨレベルの信号ＴＰＤＷを出力する。
【０１１１】
次に、信号ＰＤＩＮがＨレベルになると、トランスミッタ回路のトランジスタＴＲ２Ａがオンになり、電圧駆動型ドライバ７０と差動信号線との電気的な接続がオンになる。そして電圧駆動型ドライバ７０が図１２のＤ３に示すようにＣＭＯＳ電圧レベルでＨレベルのパワーダウン電圧を差動信号線に出力すると、Ｄ４に示すように信号ＨＰＤＷがＨレベル（アクティブ）になる。すると、信号ＨＰＤＷ、ＴＰＤＷが共にＨレベルになるため、パワーダウン設定回路１２０から出力されるパワーダウン信号ＰＤが、Ｄ５に示すようにＨレベルになる。そして信号ＰＤがＨレベル（アクティブ）になると、コンパレータ１００がディスエーブル状態になると共にトランジスタＴＲ３Ａ、ＴＲ３Ｂがオフになり、レシーバ回路がパワーダウンモードに設定される。
【０１１２】
なお図８（Ａ）（Ｂ）等で説明したように、信号ＰＤがＨレベルになってデータ転送用のレシーバ回路（４２、２６）がパワーダウンモードに設定された場合には、クロック転送用のレシーバ回路（４４、２８）もパワーダウンモードに設定することが望ましい。またデータ転送用のレシーバ回路のパワーダウンモードが解除された場合には、クロック転送用のレシーバ回路のパワーダウンモードも解除することが望ましい。この場合、例えばデータ転送用のレシーバ回路が信号ＰＤをクロック転送用のレシーバ回路に出力し、この信号ＰＤに基づいて、クロック転送用のレシーバ回路のパワーダウンモードの設定や解除を行えばよい。
【０１１３】
信号ＨＰＤＷがＨレベルになると、ウェイクアップ検出回路１３０に含まれるＲＳフリップ回路（ＮＡＮＤ１、ＮＡＮＤ２）の出力ノードＮＡ、ＮＢは、図１２のＤ６、Ｄ７に示すように、各々、Ｌレベル、Ｈレベルになる。この時、信号ＨＰＤＷのノードＮＤはＨレベルであるため、Ｄ８に示すように、ウェイクアップ検出回路１３０が出力するウェイクアップ信号ＴＷＵＰはＬレベル（非アクティブ）のままになる。
【０１１４】
次に信号ＰＤＩＮがＬレベルになって図１３のＥ１に示すようにトランジスタＴＲ２Ａがオフになる。これにより、差動信号線へのパワーダウン電圧の供給が停止されて、パワーダウンモードが解除され、Ｅ２に示すように差動信号線がアイドル状態になる。そしてこのアイドル状態では、トランスミッタ回路のトランジスタＴＲ１Ａ、ＴＲ１Ｂが共にオフになるため、差動信号線の電圧レベルは例えば１Ｖ程度の低電圧レベルになる。従ってＥ３に示すように信号ＨＰＤＷがＬレベルになり、Ｅ４に示すようにパワーダウン信号ＰＤがＬレベル（非アクティブ）になる。これにより、コンパレータ１００がイネーブル状態になると共にトランジスタＴＲ３Ａ、ＴＲ３Ｂがオンになり、レシーバ回路のパワーダウンモードが解除される。また図８（Ａ）（Ｂ）等で説明したように、クロック転送用のレシーバ回路（４４、２８）のパワーダウンモードも解除される。
【０１１５】
なおトランジスタＴＲ２Ａがオフになった後、トランジスタＴＲ１ＡやＴＲ１Ｂをオンにすることで、信号ＨＰＤＷをＬレベルに設定してもよい。或いは、トランジスタＴＲ２Ａを一定期間オンにして、その一定期間内に電圧出力回路７２がＬレベルの電圧を出力することで、信号ＨＰＤＷをＬレベルに設定することも可能である。
【０１１６】
信号ＨＰＤＷのノードＮＤがＬレベルになると、ウェイクアップ検出回路１３０のノードＮＢがＨレベルでありノードＮＣがＬレベルであるため、図１３のＥ５に示すようにウェイクアップ信号ＴＷＵＰがＨレベルになる。そしてウェイクアップ信号ＴＷＵＰがＨレベルになったことをトリガーとして、後段の論理回路（物理層回路の上層の回路）がウェイクアップされる。そして信号ＴＷＵＰがＨレベルになると、その一定期間経過後に、Ｅ６に示すようにパワーダウン信号生成回路１１５が信号ＴＰＤＷをＬレベルにする。これにより、Ｅ７、Ｅ８に示すようにノードＮＡ、ＮＢの電圧が、各々、Ｈレベル、Ｌレベルになり、ウェイクアップ信号ＴＷＵＰがＬレベルに戻る。
【０１１７】
次に、図３、図５、図６で説明した第１の構成例と、図１１〜図１３で説明した第２の構成例との相違点について説明する。
【０１１８】
まず第１の構成例では、図５のＡ５に示すように、パワーダウンコマンドが検出されて、一定期間ＴＤ１が経過した後に、パルス信号ＰＤＰＬＳがＬレベルになる。これによりＡ６に示すように信号ＰＤがＨレベルになり、レシーバ回路がパワーダウンモードに設定される。
【０１１９】
これに対して第２の構成例では、図１２のＤ１、Ｄ２に示すようにパワーダウンコマンドが検出されて信号ＴＰＤＷがＨレベルになり、且つ、Ｄ３、Ｄ４に示すようにトランスミッタ回路が差動信号線にＨレベルのパワーダウン電圧を出力した場合に、Ｄ５に示すように信号ＰＤがＨレベルになり、レシーバ回路がパワーダウンモードに設定される。
【０１２０】
また第１の構成例では、図６のＢ２に示すようにトランスミッタ回路がＬレベルのウェイクアップ電圧を出力すると、Ｂ５に示すように信号ＰＤがＬレベルになり、レシーバ回路のパワーダウンモードが解除される。
【０１２１】
これに対して第２の構成例では、図１３のＥ２に示すようにトランスミッタ回路による差動信号線へのパワーダウン電圧の供給が停止すると、Ｅ４に示すように信号ＰＤがＬレベルになり、レシーバ回路のパワーダウンモードが解除される。そしてＥ５に示すようにウェイクアップ信号ＴＷＵＰがＨレベルになって、後段の上位層の論理回路がウェイクアップされる。
【０１２２】
即ち、第１の構成例では、パワーダウンコマンドが検出されたことだけを条件として、パワーダウンモードの設定が行われる。このため図５の期間ＴＤ１、ＴＤ２を設定するための遅延回路が必要になってしまう。なぜならば、図５のＡ４に示す差動信号線がＨレベルになるタイミングが、Ａ５に示すパルス信号ＰＤＰＬＳがＬレベルになるタイミングよりも遅くなってしまうと、図３の保持回路１２２がリセットされて、パワーダウンモードが解除されてしまうからである。そしてトランスミッタ回路側はレシーバ回路側の信号遅延の状態を知ることができないため、このような遅延回路を設けると、タイミング調整が複雑化し、シーケンス設計が難しくなる。
【０１２３】
これに対して第２の構成例では、図１２のＤ２に示すようにパワーダウンコマンドが検出されただけでは、パワーダウンモードの設定は行われず、Ｄ３、Ｄ４に示すように、パワーダウンコマンドの検出後、トランスミッタ回路がパワーダウン電圧を出力したことを条件に、パワーダウンモードの設定が行われる。即ち、パワーダウンコマンドが検出されたことを条件に、パワーダウンモード移行への準備を行い、パワーダウン電圧の出力を検出したことを条件に、パワーダウンモードに移行する。このようにすれば、第１の構成例では必要であった遅延回路は不要となり、タイミング調整が簡素化され、シーケンス設計を容易化できる。
【０１２４】
なお第２の構成例では、図１２のＤ８のタイミングではウェイクアップ信号ＴＷＵＰはＬレベルのままにしなければならない一方で、図１３のＥ５のタイミングでは、ウェイクアップ信号ＴＷＵＰをＨレベルにする必要がある。ところが図１２の期間ＴＡ１と図１３の期間ＴＡ２では、信号ＨＰＤＷは共にＬレベルであり、信号ＴＰＤＷは共にＨレベルであり、信号状態は同一になっている。また図１２のＤ８のタイミングと図１３のＥ５のタイミングとの間の期間では、クロックも停止しており、信号状態のみによって期間ＴＡ１と期間ＴＡ２を区別しなければならない。
【０１２５】
そこで第２の構成例では、図１１に示すような構成のウェイクアップ検出回路１３０を設けている。即ち第２の構成例では、ウェイクアップ検出回路１３０のＲＳフリップフロップ回路（ＮＡＮＤ１、ＮＡＮＤ２）が、ノードＮＡ、ＮＢの電圧状態を保持することで、図１２の期間ＴＡ１と図１３の期間ＴＡ２の区別を可能にしている。このようにウェイクアップ検出回路１３０は、パワーダウンコマンドが検出されてパワーダウン検出回路１１０の出力信号ＴＰＤＷがＨレベル（アクティブ）になった後に、差動信号線の電圧レベルがパワーダウン電圧（例えばＨレベル）から他の電圧レベル（例えば１Ｖ）に変化した場合に（信号ＨＰＤＷがＨレベルからＬレベルに変化した場合に）、ウェイクアップ信号ＴＷＵＰをＨレベル（アクティブ）にする回路になっている。このような回路にすれば、図１２のＤ８のタイミングでは、ウェイクアップ信号ＴＷＵＰはＨレベルにはならず、図１３のＥ５のタイミングでウェイクアップ信号ＴＷＵＰがＨレベルになるようになる。
【０１２６】
９．第３の構成例
次に、本実施形態のトランスミッタ回路、レシーバ回路の詳細な第３の構成例について図１４を用いて説明する。なお図１４において、図３、図１１と同一符号の回路ブロックの構成及び動作は図３、図１１の第１、第２の構成例とほぼ同様であるため説明を省略する。
【０１２７】
図１４の第３の構成例が図１１の第２の構成例と異なる部分は、トランスミッタ回路の構成である。具体的には図１４では、トランスミッタ回路の電流駆動型ドライバ６０（第１、第２の電流源）が、Ｎ型（第１導電型）のトランジスタＴＲ１１Ａ、ＴＲ１２Ａと電流源ＩＨＳを含む。またＮ型（第１導電型）のトランジスタＴＲ１１Ｂ、ＴＲ１２Ｂと電流源ＩＬＳを含む。
【０１２８】
ここでトランジスタＴＲ１１Ａは、出力ノードＮＱＡと電流源ＩＨＳとの間に設けられる。具体的にはトランジスタＴＲ１１Ａは、そのゲート端子に入力信号ＤＩＮ＋が入力され、そのドレイン端子に出力ノードＮＱＡが接続され、そのソース端子に電流源ＩＨＳが接続される。トランジスタＴＲ１２Ａは、出力ノードＮＱＢと電流源ＩＨＳとの間に設けられる。具体的にはトランジスタＴＲ１２Ａは、そのゲート端子に入力信号ＤＩＮ−が入力され、そのドレイン端子に出力ノードＮＱＢが接続され、そのソース端子に電流源ＩＨＳが接続される。
【０１２９】
トランジスタＴＲ１１Ｂは、出力ノードＮＱＡと電流源ＩＬＳとの間に設けられる。具体的にはトランジスタＴＲ１１Ｂは、そのゲート端子に入力信号ＤＩＮ−が入力され、そのドレイン端子に出力ノードＮＱＡが接続され、そのソース端子に電流源ＩＬＳが接続される。トランジスタＴＲ１２Ｂは、出力ノードＮＱＢと電流源ＩＬＳとの間に設けられる。具体的にはトランジスタＴＲ１２Ｂは、そのゲート端子に入力信号ＤＩＮ＋が入力され、そのドレイン端子に出力ノードＮＱＢが接続され、そのソース端子に電流源ＩＬＳが接続される。
【０１３０】
電流源ＩＨＳは、トランジスタＴＲ１１Ａ及びＴＲ１２ＡとＶＳＳ（第１の電源）との間に設けられる。このＩＨＳは電流源ＩＬＳよりも大きな電流（例えば５００μＡ）を流すことができる電流源であり、例えばゲート端子に、第１の基準電圧が入力されるトランジスタなどにより構成できる。
【０１３１】
電流源ＩＬＳは、トランジスタＴＲ１１Ｂ及びＴＲ１２ＢとＶＳＳ（第１の電源）との間に設けられる。このＩＬＳは電流源ＩＨＳよりも小さな電流（例えば１００μＡ）を流すことができる電流源であり、例えばゲート端子に、第１の基準電圧よりも小さな第２の基準電圧が入力されるトランジスタなどにより構成できる。
【０１３２】
入力信号ＤＩＮ＋がアクティブ（Ｈレベル）になり、入力信号ＤＩＮ−が非アクティブ（Ｌレベル）になると、トランジスタＴＲ１１Ａ、ＴＲ１２Ｂがオンになり、トランジスタＴＲ１２Ａ、ＴＲ１１Ｂがオフになる。これによりＤＴＯ＋には大きな電流（例えば５００μＡ）が流れ、ＤＴＯ−には小さな電流（例えば１００μＡ）が流れるようになる。一方、入力信号ＤＩＮ＋が非アクティブになり、入力信号ＤＩＮ−がアクティブになると、トランジスタＴＲ１１Ａ、ＴＲ１２Ｂがオフになり、トランジスタＴＲ１２Ａ、ＴＲ１１Ｂがオンになる。これによりＤＴＯ＋には小さな電流が流れ、ＤＴＯ−には大きな電流が流れるようになる。
【０１３３】
なお図１５（Ａ）（Ｂ）（Ｃ）に、インバータ回路（反転回路）ＩＮＶ１Ａ、ＩＮＶ１Ｂの具体例を示す。図１５（Ａ）では、インバータ回路ＩＮＶ１Ａ（ＩＮＶ１Ｂ）は、ＶＤＤ、ＶＳＳ間に直列接続されたＮ型（第１導電型）のトランジスタＴＲ２０、ＴＲ２１により構成される。そしてトランジスタＴＲ２０のゲート端子にはＶＤＤ（第２の電源）が接続され、トランジスタＴＲ２１のゲート端子には入力ノードＮＩＡ（ＮＩＢ）が接続される。なおトランジスタＴＲ２０の代わりに負荷抵抗を用いてもよい。図１５（Ｂ）では、インバータ回路ＩＮＶ１Ａ（ＩＮＶ１Ｂ）は、ＶＤＤ、ＶＳＳ間に直列接続されたＰ型（第２導電型）のトランジスタＴＲ２２とＮ型（第１導電型）のトランジスタＴＲ２３により構成される。そしてトランジスタＴＲ２２、ＴＲ２３のゲート端子には入力ノードＮＩＡ（ＮＩＢ）が接続される。図１５（Ｃ）では、インバータ回路ＩＮＶ１Ａ（ＩＮＶ１Ｂ）は演算増幅器ＯＰにより構成される。演算増幅器ＯＰの第１の入力（マイナス側）には基準電圧ＶＲＥＦが入力され、第２の入力（マイナス側）には入力ノードＮＩＡ（ＮＩＢ）が接続される。
【０１３４】
図３、図１１、図１４において、トランジスタＴＲ４Ａ（ＴＲ４Ｂ）とインバータ回路ＩＮＶ１Ａ（ＩＮＶ１Ｂ）により構成される回路は、低インピーダンス生成回路として機能する。この低インピーダンス生成回路によって生成されたインピーダンス（Ｚ１）に、抵抗ＲＡ（ＲＢ）のインピーダンス（Ｚ２）を補完することで、ＤＴＯ＋（ＤＴＯ−）の差動信号線の特定インピーダンス（Ｚ０）と、レシーバ回路の入力インピーダンスとをインピーダンス整合（Ｚ０＝Ｚ１＋Ｚ２）させることができる。なお電子機器の種類に応じて、差動信号線の長さ等が変化し、差動信号線の特定インピーダンスが変化する場合がある。この場合には、抵抗ＲＡ（ＲＢ）を可変抵抗にすることが望ましい。このようにすれば、低インピーダンス生成回路（ＴＲ４Ａ及びＩＮＶ１Ａの回路、ＴＲ４Ｂ及びＩＮＶ１Ｂの回路）と抵抗ＲＡ（ＲＢ）とにより構成される回路を、インピーダンス調整回路として機能させることができる。そして、差動信号線の特定インピーダンスが変化しても、インピーダンス整合を行うことが可能になる。なお差動信号線の特定インピーダンスが低く、低インピーダンス生成回路の入力インピーダンスだけでインピーダンス整合を行うことができる場合等には、抵抗ＲＡ（ＲＢ）を設けない構成にしてもよい。
【０１３５】
１０．電子機器
図１６に本実施形態の電子機器の構成例を示す。この電子機器は本実施形態で説明したインターフェース回路５０２、５１２、５１４、５２２、５３２を含む。またベースバンドエンジン５００（広義には通信デバイス）、アプリケーションエンジン（広義にはプロセッサ）、カメラ５４０（広義には撮像デバイス）、或いはＬＣＤ５５０（広義には表示デバイス）を含む。なおこれらの一部を省略する構成としてもよい。図１６の構成によればカメラ機能とＬＣＤ（Liquid Crystal Display）の表示機能を有する携帯電話を実現できる。但し本実施形態の電子機器は携帯電話には限定されず、デジタルカメラ、ＰＤＡ、電子手帳、電子辞書、或いは携帯型情報端末など種々の電子機器に適用できる。
【０１３６】
図１６に示すようにベースバンドエンジン５００に設けられたホスト側インターフェース回路５０２と、アプリケーションエンジン５１０（グラフィックエンジン）に設けられたターゲット側インターフェース回路５１２との間で、図１〜図３、図１１等で説明したデータ転送が行われる。またアプリケーションエンジン５１０に設けられたホスト側インターフェース回路５１４と、カメラインターフェース５２０やＬＣＤインターフェース５３０に設けられたターゲット側インターフェース回路５２２、５３２との間でも、図１〜図３、図１１等で説明したデータ転送が行われる。
【０１３７】
携帯電話などの携帯型情報機器は、電話番号入力や文字入力のためのボタン（文字パネル）が設けられる第１の機器部分と、メインＬＣＤ（Liquid Crystal Display）やサブＬＣＤやカメラ（１又は複数のデバイス）が設けられる第２の機器部分と、第１、第２の機器部分を接続するヒンジなどの接続部分により構成される。そして図１６のベースバンドエンジン５００、アプリケーションエンジン５１０、インターフェース回路（データ転送制御装置）５０２、５１２、５１４は、第１の機器部分に設けることができる。またインターフェース回路５２２、５３２、カメラインターフェース５２０、ＬＣＤインターフェース５３０、カメラ５４０、ＬＣＤ５５０は、第２の機器部分に設けることができる。そして従来の手法では、第１の機器部分（第１の基板）と第２の機器部分（第２の基板）との間のデータ転送を、パラレルバス（システムバス）を用いて行っていた。
【０１３８】
これに対して本実施形態によれば、第１の機器部分と第２の機器部分の間のデータ転送を、シリアルバスの差動信号線を用いて行うことができる。従って、第１、第２の機器部分の接続部分を通る配線の本数を格段に減らすことができ、接続部分の設計や実装を容易化できる。またＥＭＩノイズの発生も低減できる。また本実施形態によればインテリジェントなパワーダウン制御が可能になるため、電子機器の更なる省電力化を図れる。
【０１３９】
なお本発明は、上記実施形態で説明したものに限らず、種々の変形実施が可能である。例えば、明細書又は図面中の記載において広義や同義な用語（第１導電型、第２導電型、第１の電源、第２の電源、デバイス、クロック、データ転送、シリアル信号線、通信デバイス、プロセッサ、撮像デバイス、表示デバイス等）として引用された用語（Ｎ型、Ｐ型、ＶＳＳ、ＶＤＤ、ホストデバイス・ターゲットデバイス、ストローブ、ＩＮ転送・ＯＵＴ転送、差動信号線、ベースバンドエンジン、アプリケーションエンジン、カメラ、ＬＣＤ等）は、明細書又は図面中の他の記載においても広義や同義な用語に置き換えることができる。
【０１４０】
また本実施形態のレシーバ回路やトランスミッタ回路が適用されるインターフェース回路も図１等で説明したものに限定されない。またレシーバ回路やトランスミッタ回路の具体的な構成も図３、図１１、図１４等で説明したものに限定されない。
【図面の簡単な説明】
【０１４１】
【図１】インターフェース回路の構成例。
【図２】トランスミッタ回路、レシーバ回路の構成例。
【図３】トランスミッタ回路、レシーバ回路の詳細な第１の構成例。
【図４】トランスミッタ回路、レシーバ回路の比較例。
【図５】第１の構成例の動作を説明するための波形図。
【図６】第１の構成例の動作を説明するための波形図。
【図７】図７（Ａ）（Ｂ）（Ｃ）は特殊コードを利用する手法の説明図。
【図８】図８（Ａ）（Ｂ）はクロック転送用のパワーダウンモードの設定や解除の手法の説明図。
【図９】本実施形態のパワーダウン制御手法の説明図。
【図１０】本実施形態のパワーダウン制御手法の説明図。
【図１１】トランスミッタ回路、レシーバ回路の詳細な第２の構成例。
【図１２】第２の構成例の動作を説明するための波形図。
【図１３】第２の構成例の動作を説明するための波形図。
【図１４】トランスミッタ回路、レシーバ回路の詳細な第３の構成例。
【図１５】図１５（Ａ）（Ｂ）（Ｃ）はインバータ回路の詳細例。
【図１６】電子機器の構成例である。
【符号の説明】
【０１４２】
１０  ホストデバイス、１２  ＰＬＬ回路、２０  インターフェース回路、
２２、２４  ＯＵＴ転送用、クロック転送用のトランスミッタ回路、
２６、２８  ＩＮ転送用、ストローブ転送用のレシーバ回路、
３０  ターゲットデバイス、４０  インターフェース回路、
４２、４４  ＯＵＴ転送用、クロック転送用のレシーバ回路、
４６、４８  ＩＮ転送用、ストローブ転送用のトランスミッタ回路、
５０  トランスミッタ回路、６０  電流駆動型ドライバ、７０  電圧駆動型ドライバ、
８０  レシーバ回路、９０  電流・電圧変換回路、１００  コンパレータ、
１０２  レベルシフタ、１０４  シリアル／パラレル変換回路、  １０６  ＦＩＦＯ、
１１０  パワーダウン検出回路、１１２  コマンドデコーダ、
１１４  パワーダウンパルス生成回路、パワーダウン信号生成回路、
１２０  パワーダウン設定回路、
１２２  保持回路、１２４  遅延回路、１２６、１２８  レベルシフタ、
１３０  ウェイクアップ検出回路
【図１】
2005236930.tif 000003
【図２】
2005236930.tif 000004
【図３】
2005236930.tif 000005
【図４】
2005236930.tif 000006
【図５】
2005236930.tif 000007
【図６】
2005236930.tif 000008
【図７】
2005236930.tif 000009
【図８】
2005236930.tif 000010
【図９】
2005236930.tif 000011
【図１０】
2005236930.tif 000012
【図１１】
2005236930.tif 000013
【図１２】
2005236930.tif 000014
【図１３】
2005236930.tif 000015
【図１４】
2005236930.tif 000016
【図１５】
2005236930.tif 000017
【図１６】
2005236930.tif 000018