(57)【要約】【課題】  フェライト等の板状磁性体と永久磁石との間隔が一定であり、しかもバイアス磁界の劣化が少なく、更により一層の小型化が可能な非可逆回路素子を提供する。【解決手段】  板状磁性体５と、板状磁性体５の他面５Ａ上に重ねられた共通電極１０と、共通電極１０から延出形成されて板状磁性体５の一面５Ｂ上で相互に交差する複数の中心導体６〜８と、各中心導体６〜８にそれぞれ接続された複数の整合用コンデンサ１１a、１１ｂ、１２と、板状磁性体５の他面５Ａ側に配置されて共通電極１０に密着されたバイアス用磁石４とを具備してなることを特徴とする非可逆回路素子の一種であるアイソレータ１を採用する。【選択図】        図１
2005167581.tif 000002
【特許請求の範囲】
【請求項１】
板状磁性体と、該板状磁性体の他面上に重ねられた共通電極と、該共通電極から延出形成されて前記板状磁性体の一面上で相互に交差する複数の中心導体と、各中心導体にそれぞれ接続された複数の整合用コンデンサと、前記板状磁性体の他面側に配置されて前記共通電極に密着されたバイアス用磁石とを具備してなることを特徴とする非可逆回路素子。
【請求項２】
前記の各整合用コンデンサが、前記板状磁性体の一面側で該板状磁性体にほぼ重ねられて配置されることを特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
前記の各整合用コンデンサが、板状誘電体と、該板状誘電体の一面に形成されて前記各中心導体に接合される複数の端子電極と、該板状誘電体の他面に形成された接地電極とから構成されることを特徴とする請求項１または請求項２に記載の非可逆回路素子。
【請求項４】
請求項１ないし請求項３のいずれかに記載の非可逆回路素子を具備してなることを特徴とする通信機装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯型電話機等に用いられる非可逆回路素子に関するものであり、特に、小型化及び損失の低減を同時に達成することが可能な非可逆回路素子に関するものである。
【背景技術】
【０００２】
集中定数型の非可逆回路素子の一種であるアイソレータは、信号を伝送方向に損失なく通過させ、逆方向への信号の通過を阻止する機能を備えた高周波部品であり、携帯電話機等の移動体通信装置の送信回路部に使用されている。
【０００３】
アイソレータは、複数の中心導体及び共通電極をフェライト等からなる板状磁性体に組み付けてなる磁性組立体と、バイアス用磁石と、整合用コンデンサ及び終端抵抗素子とが、磁気ヨーク内に収納されて構成されている。最近では、ＧＨｚ帯域の高周波数で駆動する小型の携帯電話機に多く内蔵されている。そこで、アイソレータにおいては、携帯電話機の小型化、高機能化に対応すべく、全体の大きさを数ミリ角以下にしたものが開発されている。
【０００４】
アイソレータの小型化に伴って、構成部品を省略したり、組立作業の簡素化を図ることでアイソレータを精度良く組み立てたりすることが求められている。
例えば、下記特許文献１の第１図に図示されたアイソレータ１は、金属ケース本体２に永久磁石３が接着され、永久磁石３上にアース板４が配設され、アース板４の中央孔４ａ内にフェライト組立体５が挿入され、フェライト組立体５の上にコンデンサとなる電極基板６が配設され、電極基板６上に保持部材７ａを含む端子ブロック７が配設されて構成されている。この特許文献１に記載のアイソレータによれば、中心導体の各端子を保持部材７ａに固定することで、端子の位置決めを確実に行うとともに、部品点数の削減と、組み立て作業の簡素化が可能とされている。
【０００５】
また、下記特許文献２の図１に図示された非可逆回路素子１は、下側ケース８上にコンデンサ素子及び終端抵抗を内蔵するとともに端子電極を備えた多層基板３０が配設され、この多層基板上に中心電極組立体１３が配設され、中心電極組立体１３上に永久磁石９が配設され、更に上側ケース４が装着されることにより構成されている。この特許文献２に記載の非可逆回路素子によれば、多層基板に端子電極を備えているので、外部接続端子部品が不要となる。
【特許文献１】実開平２―８０３号公報（第１図）
【特許文献２】特開２００３―１４２９０３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に記載のアイソレータにおいては、永久磁石３とフェライト組立体５との間に、フェライト組立体５を固定するアース板４が配設されているため、部品点数の削減が十分とは言えなかった。また、フェライト組立体５のシールド部９ａがアース板４のアース片４ｂに当接しているため、フェライト組立体５と永久磁石３の間に空気層が介在し、永久磁石３のバイアス磁界がこの空気層によって弱められてしまうという問題があった。
【０００７】
また特許文献２に記載の非可逆回路素子においては、フェライト２０上で中心電極２１〜２３が相互に重ねられて交差し、この交差部上に永久磁石９が配設されているが、中心電極２１〜２３の重ね方が製品間でばらつくと、永久磁石９とフェライト２０との間隔が製品間で変動し、特性にばらつきが生じる虞があった。
また、中心電極２１〜２３の交差部では、３枚の電極が重なっているためにその部分だけ厚みが増大しており、このためフェライト２０上に中心電極２１〜２３による凹凸が生じ、これにより永久磁石９とフェライト２０との間に空気層が介在してバイアス磁界が弱められる虞があった。
更に、中心電極組立体１３の周囲にコンデンサ素子が配設されているため、非可逆回路素子の小型化が達成できないという問題もあった。
【０００８】
本発明は、上記事情に鑑みてなされたものであって、フェライト等の板状磁性体と永久磁石との間隔が一定であり、しかもバイアス磁界の劣化が少なく、より一層の小型化が可能な非可逆回路素子及びこの非可逆回路素子を備えた通信機装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の非可逆回路素子は、板状磁性体と、該板状磁性体の他面上に重ねられた共通電極と、該共通電極から延出形成されて前記板状磁性体の一面上で相互に交差する複数の中心導体と、各中心導体にそれぞれ接続された複数の整合用コンデンサと、前記板状磁性体の他面側に配置されて前記共通電極に密着されたバイアス用磁石とを具備してなることを特徴とする。
【００１０】
上記の構成によれば、共通電極を挟んでバイアス用磁石と板状磁性体とが重ねられているので、バイアス用磁石と板状磁性体との間隔が一定になり、製品間のばらつきが生じる虞がない。また、バイアス用磁石と板状磁性体との間には共通電極が一枚のみ介在されているので、バイアス用磁石と板状磁性体と距離が小さくなり、これによりバイアス磁界の劣化が抑制されて板状磁性体に十分なバイアス磁界を印加することができ、挿入損失を低減することができる。これに伴い、必要十分なバイアス磁界を確保しつつバイアス用磁石の厚みを薄くすることができ、小型化を図ることができる。
また、バイアス磁界を利用して板状磁性体を永久磁石に密着させて位置決めすることができるので、板状磁性体を固定するための部材を省略することができる。また、組み立て作業を容易にすることができる。
【００１１】
また本発明の非可逆回路素子は、先に記載の非可逆回路素子であり、前記の各整合用コンデンサが、前記板状磁性体の一面側で該板状磁性体にほぼ重ねられて配置されることを特徴とする。
【００１２】
上記の構成によれば、整合用コンデンサが板状磁性体に重ねられているので、板状磁性体の周囲にコンデンサの設置スペースを確保する必要が無く、非可逆回路素子の小型化を図ることができる。尚、整合用コンデンサを板状磁性体に重ねることで、非可逆回路素子の総高が増加する懸念があるが、上述したようにバイアス用磁石の厚みを薄くすることで、整合用コンデンサによる総高増加分を打ち消すことができる。これにより、非可逆回路素子の小型化を達成することができる。
【００１３】
また本発明の非可逆回路素子は、先に記載の非可逆回路素子であり、前記の各整合用コンデンサが、板状誘電体と、該板状誘電体の一面に形成されて前記各中心導体に接合される複数の端子電極と、該板状誘電体の他面に形成された接地電極とから構成されることを特徴とする。
【００１４】
上記の構成によれば、複数の整合用コンデンサを一体の部品とすることができ、部品点数を削減することができる。
【００１５】
また本発明の通信機装置は、先のいずれかに記載の非可逆回路素子を具備してなることを特徴とする。
【００１６】
上記の構成によれば、小型で挿入損失が小さな非可逆回路素子を備えているので、通信機装置の小型化と、低損失化を達成することができる。
【発明の効果】
【００１７】
本発明の非可逆回路素子によれば、部品点数を削減できるとともに、小型化を図ることができ、更に挿入損失を低減することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面を参照して説明する。尚、以下の説明において参照する図面は、本発明の非可逆回路素子及び通信機装置の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の非可逆回路素子や通信機装置の寸法関係とは異なる。
【００１９】
（第１の実施形態）
図１〜図３を参照して、本実施形態の非可逆回路素子について説明する。図１は本実施形態の非可逆回路素子の一種であるアイソレータを示す分解斜視図であり、図２はアイソレータの分解平面図であり、図３は図２のＡ−Ａ’線に対応する断面図である。
【００２０】
図１に示すアイソレータ１（非可逆回路素子）は、磁性組立体１５と永久磁石４とが上ヨーク２及び下ヨーク３からなる閉磁気回路内部に収納されて構成されている。図１及び図２に示すように、このアイソレータ１においては、下ヨーク３の基部３ａ上に整合用コンデンサ１１ａ、１１ｂ、１２及びチップ抵抗１３が載置され、これらコンデンサ１１ａ、１１ｂ、１２上に重ねるように磁性組立体１５が配設され、更にその上に永久磁石（バイアス用磁石）４と上ヨーク２とが配設されている。整合用コンデンサ１１ａ、１１ｂ、１２には各々共振容量Ｃ１、Ｃ２、Ｃ３が内蔵され、チップ抵抗１３によって終端されている。
【００２１】
図１〜図３に示すように、磁性組立体１５は、フェライトからなる板状磁性体５と、その他面５Ａ（図１中上面）に添わせて設けられた板状磁性体５とほぼ同形状の金属板からなる共通電極１０と、共通電極１０から放射状に延出形成されて板状磁性体５の一面５Ｂ（図１中下面）側に巻き掛けられた第１、第２、第３中心導体６、７、８とから構成されている。各中心導体６〜８は板状磁性体５に沿って折り曲げられ、板状磁性体５の他面５Ｂ側において相互に交差して重ねられている。なお、板状磁性体５と各中心導体６〜８はそれぞれ、図示略の絶縁シートにより相互に絶縁されている。
【００２２】
板状磁性体５は、例えばＹＩＧフェライト（イットリウム鉄ガーネットフェライト）などの軟磁性材料で構成されている。また、共通電極１０及び中心導体６〜８は、例えば銅箔などを打ち抜いて一体に形成されている。共通電極１０及び中心導体の厚みは、例えば３０〜５０μｍの範囲に設定されている。また板状磁性体５の厚みは、例えば３００〜４００μｍの範囲に設定されている。共通電極１０の厚みが１００μｍを越えると、バイアス磁界が劣化する虞があるので好ましくない。
【００２３】
次に、図１及び図３に示すように、永久磁石（バイアス用磁石）４は、板状磁性体５にバイアス磁界を印加するものであって、板状磁性体５の他面５Ａ側に配置されている。そして図３に示すように、永久磁石４と共通電極１０とが密着されている。このようにして、共通電極１０を挟んで永久磁石４と板状磁性体５が重ねられ、板状磁性体５と永久磁石４とが共通電極１０の厚み分だけ離間されている。永久磁石４は、例えば、フェライト磁石、希土類磁石などを用いることができる。
【００２４】
以上の構成により、永久磁石４と板状磁性体５との間隔が一定になり、製品間のばらつきが生じる虞がない。また、バイアス用磁石と板状磁性体との間には共通電極が一枚のみ介在されているので、バイアス用磁石と板状磁性体と距離が小さくなり、これによりバイアス磁界の劣化が抑制されて板状磁性体５に十分なバイアス磁界を印加することができる。これに伴い、必要十分なバイアス磁界を確保しつつ永久磁石４の厚みを薄くすることができ、アイソレータ１の小型化を図ることができる。また、バイアス磁界を利用して板状磁性体５を永久磁石４に密着させて位置決めすることができるので、板状磁性体５を固定するための部材を省略することができる。また、組み立て作業を容易にすることができる。
【００２５】
次に、図１及び図２に示すように、下ヨーク３には、入力端子３１と出力端子３２とが備えられている。
【００２６】
また、図２及び図３に示すように、磁性組立体１５を構成する板状磁性体５は、平面視略六角形状に形成されており、相互に平行な２つの平行辺５ａ、５ｂと、相互に非平行な４つの非平行辺５ｃ、５ｄ、５ｅ、５ｆを有している。
そして、第３中心導体８が、板状磁性体５の各平行辺５ａ、５ｂの間に架け渡されている。また、第３中心導体８の一端８ａが、板状磁性体５の平行辺５ｂ側に配置されており、この一端８ａの下側にはコンデンサ１２とチップ抵抗１３が配設されている。コンデンサ１２は、その一部が板状磁性体５と平面視重なる位置に配置されている。一方、第３中心導体８の他端８ｂが共通電極１０に接続されている。
【００２７】
更に第１、第２中心導体６、７は、非平行辺５ｃ〜５ｆの間に各々架け渡されている。すなわち、第１中心導体６は、非平行辺５ｃ、５ｅの間に架け渡されている。また、第１中心導体６の一端６ａが、板状磁性体５の平行辺５ａ側に突出され、この一端６aの下側にコンデンサ１１ａが配設されている。また、第２中心導体７は、非平行辺５ｄ、５ｆの間に架け渡されている。また、第２中心導体７の一端７ａが、板状磁性体５の平行辺５ａ側に突出され、この一端７aの下側にコンデンサ１１ｂが接続されている。また第１、第２中心導体６、７の他端６ｂ、７ｂはそれぞれ、共通電極１０に接続されている。更にコンデンサ１１ａ、１１ｂは、板状磁性体５と平面視重なる位置に配設されている。
【００２８】
また、各中心導体６〜８の一端６ａ〜８ａ側には、板状磁性体５の側方に突出する先端部導体６ｃ、７ｃ、８ｃが各々設けられている。このうち、先端部導体６ｃ、７ｃには、コンデンサ１１ａ、１１ｂ並びに入力端子３１及び出力端子３２がそれぞれ接続されている。また、先端部導体８ｃには、コンデンサ１２及びチップ抵抗１３並びに接地端子３３が接続されている。
【００２９】
各コンデンサ１１ａ、１１ｂ及び１２が、板状磁性体５と平面視ほぼ重なる位置に配置されているので、板状磁性体５の周囲にコンデンサの設置スペースを設ける必要が無く、アイソレータ１の小型化を図ることができる。
【００３０】
次に、コンデンサ１１ａ、１１ｂ（共振容量Ｃ１、Ｃ２）は、ホット側電極が先端部導体６ｃ、７ｃに接続され、コールド側電極が下ヨーク３に接続されており、これにより共振容量Ｃ１及びＣ２が、第１、第２中心導体６、７に並列接続されている。また、コンデンサ１２（共振容量Ｃ３）は、ホット側電極が先端部導体８ｃに接続され、コールド側電極が下ヨーク３に接続されている。更にチップ抵抗１３（終端抵抗Ｒ）は、ホット側電極が先端部導体８ｃに接続され、コールド側電極が下ヨーク３に接続されている。このようにして、共振容量Ｃ３と終端抵抗Ｒとが第３中心導体８に並列接続されている。第３中心導体８は、コンデンサ１２及び終端抵抗Ｒが接続されることで終端電極としての役割を担う。
尚、チップ抵抗１３を省略すれば、サーキュレータとして用いることができる。
【００３１】
尚、第１〜第３中心導体６〜８にはそれぞれ、導体幅のほぼ中央にスリット６ｆ、７ｆ、８ｆが設けられている。第１中心導体６は、スリット６ｆによって分割導体６ｇ１、６ｇ２に分割され、第２中心導体７は、スリット７ｆによって分割導体７ｇ１、７ｇ２に分割され、第３中心導体８は、スリット８ｆによって分割導体８ｇ１、８ｇ２に分割されている。このように、各中心導体６〜７にスリットが設けられて一対の分割導体６ｇ１〜８ｇ２とされているので、各中心導体６〜８のインダクタンスを大きくすることができ、これにより共振容量Ｃ１〜Ｃ３を相対的に小さくすることができ、アイソレータ１の小型化を図ることができる。
【００３２】
以上説明した本実施形態のアイソレータ１によれば、板状磁性体５に対して十分なバイアス磁界を印加することができるので、挿入損失を低減することができる。また、上述したように、アイソレータ１を小型にできるとともに、部品点数を少なくすることができ、更に組み立て作業も容易にすることができる。
【００３３】
尚、コンデンサ１１ａ〜１２を板状磁性体５に重ねることで、アイソレータ１の総高が増加する懸念があるが、上述したように永久磁石４の厚みを薄くできることで、コンデンサ１１ａ〜１２による総高増加分を打ち消すことができる。これにより、アイソレータ１の小型化を達成することができる。
【００３４】
（第２の実施形態）
次に図４〜図６を参照して、本実施形態のアイソレータ（非可逆回路素子）について説明する。図４は本実施形態のアイソレータの分解斜視図であり、図５はアイソレータの分解平面図であり、図６は図５のＢ−Ｂ’線に対応する断面図である。尚、図４〜図６に示す構成要素のうち、図１〜図３で示した第１の実施形態の構成要素と同一の構成要素には、同一の符号を付してその説明を省略する。本実施形態と第１実施形態の相違点は、各中心導体に接続される共振容量及び終端抵抗が、一体で形成されている点である。
【００３５】
図４〜６に示すように、本実施形態のアイソレータ２１（非可逆回路素子）は、磁性組立体１５と永久磁石４とが上ヨーク２及び下ヨーク３からなる閉磁気回路内部に収納されて構成されている。図４に示すように、このアイソレータ２１においては、下ヨーク３の基部３ａ上にコンデンサ基板２２が載置され、コンデンサ基板２２上に磁性組立体１５が配設され、更にその上に永久磁石（バイアス用磁石）４と上ヨーク２とが配設されている。コンデンサ基板２２には共振容量Ｃ１、Ｃ２、Ｃ３及び終端抵抗Ｒが内蔵されている。
【００３６】
コンデンサ基板２２は、図４〜図６に示すように、誘電体基板２３（板状誘電体）と、誘電体基板２３の一面２３ａに形成された複数の端子電極２４、２５，２６と、誘電体基板２３の他面２３ｂに形成された接地電極２７とから構成されている。また、誘電体基板２３には、チップ抵抗２８が埋め込まれている。
【００３７】
誘電体基板２３は、例えば、アルミナなどの誘電体により形成されている。また端子電極２４〜２６と接地電極２７は、例えば、Ｃｕ等の導電性膜により形成されている。そして、端子電極２４と接地電極２７とが誘電体基板２３を挟んで対向することによりコンデンサ（共振容量Ｃ１）が形成され、端子電極２５と接地電極２７とが誘電体基板２３を挟んで対向することによりコンデンサ（共振容量Ｃ２）が形成され、端子電極２６と接地電極２７とが誘電体基板２３を挟んで対向することによりコンデンサ（共振容量Ｃ３）が形成されている。
【００３８】
また、図５及び図６に示すように、端子電極２４〜２６がそれぞれ、磁性組立体１５にほぼ重なるように配置されている。そして、第１中心導体６の先端部導体６ｃが端子電極２４に接続され、第２中心導体７の先端部導体７ｃが端子電極２５に接続され、第３中心導体８の先端部導体８ｃが端子電極２６及びチップ抵抗２８に接続されている。そして、コンデンサ基板２２の接地電極２７が下ヨーク３の基部３ａに接続されている。このようにして、各中心導体６〜８と接続電極２４〜２６（ホット電極）が接続され、接地電極２７（コールド電極）が下ヨーク３に接続されることにより、各中心導体６〜８に共振容量Ｃ１〜Ｃ３及び終端抵抗Ｒがそれぞれ並列に接続される。
【００３９】
上記のアイソレータ２１によれば、第１の実施形態のアイソレータ１と同様な効果が得られるとともに、複数の整合用コンデンサ（共振容量Ｃ１〜Ｃ３）を一体の部品とすることができ、部品点数を削減することができる。
【００４０】
（第３の実施形態）
図７は、第１の実施形態のアイソレータ１が組み込まれた携帯電話装置（通信機装置）の回路構成の一例を示すもので、この例の回路構成においては、アンテナ１４０にアンテナ共用器（ディプレクサ）１４１が接続され、アンテナ共用器１４１の出力側にローノイズアンプ（増幅器）１４２と段間フィルタ１４８と選択回路（混合回路）１４３を介して受信回路（ＩＦ回路）１４４が接続され、アンテナ共用器１４１の入力側に上記のアイソレータ１とパワーアンプ（増幅器）１４５と選択回路（混合回路）１４６を介して送信回路（ＩＦ回路）１４７が接続され、選択回路１４３、１４６に分配トランス１４９を介して局部発振器１５０に接続されて構成されている。
先の構成のアイソレータ１は図７に示す携帯電話装置の回路に組み込まれて使用され、アイソレータ１からアンテナ共振器１４１側への信号は低損失で通過させるが、その逆方向の信号は損失を大きくして遮断するように作用する。これにより、増幅器１４５側のノイズ等の不要な信号を増幅器１４５側に逆入力させないという作用を奏する。
【００４１】
上記の携帯電話装置によれば、小型で挿入損失が小さなアイソレータ１を備えており、携帯電話装置の特性を向上させることができる。
【実施例】
【００４２】
以下、実施例により本発明をより詳細に説明する。ただし、以下の実施例は本発明を限定するものではない。
（実施例１）
図１乃至図３に示したものと同様の３．２ｍｍ角の実施例１のアイソレータを作製し、第１ポートＰ１から第２ポートＰ２へ（入力から出力へ）信号を流した場合に板状磁性体に印加されたバイアス磁界の分布を調べた。
【００４３】
本実施例のアイソレータの磁性体基板５としては、縦約１．５ｍｍ、横約１．８ｍｍ、厚さ０．３５ｍｍの平面視略六角形状のイットリウム鉄ガーネットフェライト（ＹＩＧ)からなるものを使用した。ＹＩＧフェライトの飽和磁化（４πＭｓ）は１１５０ガウスであった。
【００４４】
また、第１中心導体６には、スリット幅１００μｍ、実質的な線路幅２００μｍ（各分割導体の幅１００μｍ）、厚さ４０μｍの銅箔を用い、第２中心導体７には、スリット幅２００μｍ、実質的な線路幅４００μｍ（各分割導体の幅２００μｍ）、厚さ４０μｍの銅箔を用い、第３中心導体８には、スリット幅６００μｍ、実質的な線路幅３００μｍ（分割導体の幅１５０μｍ）、厚さ４０μｍの銅箔を用い、また、共通電極１００は厚さ４０μｍの銅箔を用いた。
【００４５】
更に、共振容量Ｃ１及びＣ２をそれぞれ４ｐＦ、共振容量Ｃ３を７ｐＦ、終端抵抗Ｒを６５Ωとした。また、永久磁石４の横幅は２．５ｍｍとし、縦の長さは２．０ｍｍとした。
このアイソレータについて、板状磁性体のバイアス分布を測定した。結果を図８に示す。
【００４６】
（比較例１）
次に、比較例１のアイソレータを作製し、実施例１と同様にして第１ポートＰ１から第２ポートＰ２へ（入力から出力へ）信号を流した場合に板状磁性体に印加されたバイアス磁界の分布を調べた。
【００４７】
比較例１のアイソレータの構成は次の通りとした。まず、下ヨーク上に、板状磁性体と共通電極と第１〜第３中心導体からなる磁性組立体を載置し、この磁性組立体の周囲に複数の整合用コンデンサ及びチップ抵抗を配置し、磁性組立体上に永久磁石を配置して比較例１のアイソレータとした。この比較例１のアイソレータでは、共通電極を下ヨーク側に対向させるとともに、各中心導体の交差部分を永久磁石側に対向させた状態で下ヨーク上に磁性組立体を配設させた。
即ち、この比較例１では、実施例１のアイソレータに対し、永久磁石に対する磁性組立体の向きを逆にし、コンデンサ及びチップ抵抗を磁性組立体の周囲に配置させたことに相異点がある。尚、コンデンサ等を磁性組立体の周囲に配置したため、比較例１のアイソレータについては磁気ヨークの外形寸法が２５ミリ角になった。これ他の各部の寸法、材料、磁気特性等は、実施例１のアイソレータと同一にした。
【００４８】
比較例１のアイソレータについて、板状磁性体のバイアス分布を測定した。結果を図９に示す。
【００４９】
図８に示すように、実施例１のアイソレータでは、板状磁性体の中央部分に７３ｋＡ／ｍのバイアス磁界が印加され、一方板状磁性体の周辺部には７６ｋＡ／ｍのバイアス磁界が印加されていることが分かる。中心部と周辺部との間のバイアス磁界の差が３ｋＡ／ｍであることから、実施例１のアイソレータでは、板状磁性体に均一で比較的大きなバイアス磁界が印加されていることが分かる。これは、共通電極を挟んで永久磁石と板状磁性体が密接しているためである。
【００５０】
一方、図９に示すように、比較例１のアイソレータでは、板状磁性体の中央部分に７１．５ｋＡ／ｍのバイアス磁界が印加され、その周辺部に６９．５ｋＡ／ｍのバイアス磁界が印加され、板状磁性体の周辺下部には６５ｋＡ／ｍのバイアス磁界が印加されていることが分かる。中心部と周辺下部との間でのバイアス磁界の差が６ｋＡ／ｍとなり、実施例１よりもバイアス磁界が不均一であることが分かる。また、バイアス磁界の大きさも実施例１より低くなっていることが分かる。これは、比較例１のアイソレータでは、中心導体の交差部分側に永久磁石を配置したため、この交差部分の厚みだけ永久磁石と板状磁性体とが離間され、このため板状磁性体に対するバイアス磁界が弱まったためである。
【００５１】
また、表１には１．９２ＧＨｚ及び１．９８ＧＨｚにおける各アイソレータの挿入損失を示し、図１０には挿入損失の周波数依存性を示す。
表１に示すように、実施例１のアイソレータの挿入損失が比較例１よりも０ｄＢに近い数値を示しており、挿入損失が小さくなっていることが分かる。これは、実施例１ではバイアス磁界が板状磁性体に均一に強く印加されているためである。
【００５２】
【表１】
2005167581.tif 000003
【００５３】
また図１０に示すように、実施例１のアイソレータは、１．８〜２．１ＧＨｚの周波数帯域において、比較例１よりも挿入損失が小さく（０ｄＢに近く）なっている。これにより、実施例１のように共通電極がヨークに接地されていない場合でも、実用的な周波数帯域においては特性に問題がないことがわかる。
【００５４】
尚、本発明の技術的範囲は、上記の実施形態及び実施例に限定されるものではなく、技術的範囲内において、変更を加えることが可能である。
【図面の簡単な説明】
【００５５】
【図１】図１は本発明の第１の実施形態であるアイソレータの分解斜視図。
【図２】図２は本発明の第１の実施形態であるアイソレータの分解平面図。
【図３】図３は図２のＡ−Ａ’線に対応する断面図。
【図４】図４は本発明の第２の実施形態であるアイソレータの分解斜視図。
【図５】図５は本発明の第２の実施形態であるアイソレータの分解平面図。
【図６】図６は図５のＢ−Ｂ’線に対応する断面図。
【図７】本発明の第３の実施形態である通信機装置の回路模式図。
【図８】実施例１のアイソレータの板状磁性体に印加されるバイアス磁界の強度を示す等値線図。
【図９】比較例１のアイソレータの板状磁性体に印加されるバイアス磁界の強度を示す等値線図。
【図１０】実施例１及び比較例１のアイソレータの挿入損失と周波数との関係を示すグラフ。
【符号の説明】
【００５６】
１…アイソレータ（非可逆回路素子）、４…永久磁石（バイアス用磁石）、５…板状磁性体、５Ａ…他面、５Ｂ…一面、６…第１中心導体（中心導体）、７…第２中心導体（中心導体）、８…第３中心導体（中心導体）、１０…共通電極、１１ａ、１１ｂ、１２…コンデンサ（整合用コンデンサ）、２３…誘電体基板（板状誘電体）、２４，２５，２６…端子電極、２７…接地電極
【図１】
2005167581.tif 000004
【図２】
2005167581.tif 000005
【図３】
2005167581.tif 000006
【図４】
2005167581.tif 000007
【図５】
2005167581.tif 000008
【図６】
2005167581.tif 000009
【図７】
2005167581.tif 000010
【図８】
2005167581.tif 000011
【図９】
2005167581.tif 000012
【図１０】
2005167581.tif 000013