(57)【要約】【課題】ＳＡＣ工程のマージンを高め、ＳＡＣ工程失敗を低減させるため、ビットラインハードマスクパターン及びビットライン窒化膜スペーサの成分及び形成条件を変化させてビットラインを形成する。【解決手段】 本発明は半導体素子の格納電極形成方法に関し、ビットラインハードマスク窒化膜と窒化膜スペーサそれぞれの成分と蒸着条件を変化させることにより、前記２つの窒化膜の組成が異なるよう形成され互いに異なる食刻比率を有するようにする半導体素子の形成方法に関するものである。【選択図】図２ｄ
2005340814.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にビットライン用導電層を形成する段階と、
前記ビットライン用導電層上にＳｉＨ４ガス及びＮＨ３／Ｎ２混合ガスを用いたＰＥ−ＣＶＤ方式でハードマスク用窒化膜を形成する段階と、
前記ハードマスク用窒化膜及びビットライン用導電層をパターニングしてビットラインパターンを形成する段階と、
前記半導体基板全体の表面にＤＣＳガス及びＮＨ３／Ｎ２混合ガスを用いたＰＥ−ＣＶＤ方式でスペーサ用窒化膜を形成する段階と、
Ｆ基ベースガスを用いた食刻工程で前記スペーサ用窒化膜を食刻し、ビットラインパターンの側壁に窒化膜スペーサを形成する段階と
を含むことを特徴とする半導体素子の形成方法。
【請求項２】
前記ビットラインハードマスク用窒化膜は５００〜６００℃の温度と、５〜７Ｔｏｒｒの圧力を保持する反応器内で０.４０〜０.４３ｋＷのＲＦパワーを印加して形成することを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項３】
前記スペーサ用窒化膜は６００〜７５０℃の温度と、０.３０〜０.３５Ｔｏｒｒの圧力を保持する反応器内で０.４０〜０.４３ｋＷのＲＦパワーを印加して形成することを特徴とする請求項１に記載の半導体素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の格納電極形成方法に関し、ビットラインハードマスク窒化膜と窒化膜スペーサそれぞれの成分と蒸着条件を変化させることにより、前記２つの窒化膜の組成が異なるよう形成され互いに異なる食刻比率を有するようにする半導体素子の形成方法に関するものである。
【背景技術】
【０００２】
図１は、従来の技術に係る半導体素子の形成方法を示す断面図である。
図１に示されているように、半導体基板１０の上部に所定の下部構造（図示省略）を形成する。次には、全体表面の上部に平坦化した層間絶縁膜（図示省略）を形成する。その次には、半導体基板１０上にビットライン用導電層（図示省略）を形成する。次には、ビットライン用導電層の上部にハードマスク用窒化膜（図示省略）を形成する。その次には、ハードマスク用窒化膜及びビットライン用導電層をパターニングしてビットライン２０及びハードマスクパターン３０の積層構造を形成する。その次には、半導体基板１０全体にスペーサ用窒化膜（図示省略）を形成した後、スペーサ用窒化膜をＦ（Fluorine）基ベースガスを用いて食刻し、前記積層構造の側壁に窒化膜スペーサ５０を形成する。
【０００３】
ここで、ビットライン２０が形成された半導体基板１０全体の表面に層間絶縁膜を埋め込む。次に、キャパシタ連結のためのストレージノードコンタクトプラグ（図示省略）を形成する。この場合、ビットライン２０とストレージノードコンタクトプラグとの間に接触が発生することがある。このような問題を解決するため、ビットライン窒化膜スペーサ５０及びビットライン２０上にハードマスクパターン３０を用いてビットライン２０をキャッピングした状態で、窒化膜に対する高い選択比を有するＳＡＣ（Self Align Contact）工程を行なってストレージノードコンタクトプラグを形成する。このとき、ハードマスクパターン３０と窒化膜スペーサ５０が過度に食刻されビットライン２０が露出するという問題が発生する。このような問題は、ストレージノードコンタクトプラグの形成のためのＳＡＣ工程マージンを減少させ、ＳＡＣ工程失敗（Fail）の危険を高める原因となる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は前記のような問題点を解決するためのものであり、本発明の目的はＳＡＣ工程のマージンを高め、ＳＡＣ工程失敗を低減させるため、ビットラインハードマスクパターン及びビットライン窒化膜スペーサの成分及び形成条件を変化させてビットラインを形成する半導体素子の形成方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明に係る半導体素子の形成方法は、半導体基板上にビットライン用導電層を形成する段階と、前記ビットライン用導電層上にＳｉＨ４ガス及びＮＨ３／Ｎ２混合ガスを用いたＰＥ−ＣＶＤ方式でハードマスク用窒化膜を形成する段階と、前記ハードマスク用窒化膜及びビットライン用導電層をパターニングしてビットラインパターンを形成する段階と、前記半導体基板全体の表面にＤＣＳガス及びＮＨ３／Ｎ２混合ガスを用いたＰＥ−ＣＶＤ方式でスペーサ用窒化膜を形成する段階と、Ｆ基ベースガスを用いた食刻工程で前記スペーサ用窒化膜を食刻し、ビットラインパターンの側壁に窒化膜スペーサを形成する段階とを含むことを特徴とする。
【発明の効果】
【０００６】
本発明はストレージノードコンタクト形成時にハードマスク用窒化膜と、窒化膜スペーサの成分及び形成条件を変化させてビットラインパターンのハードマスク窒化膜の厚さを十分確保することにより、ＳＡＣ工程マージンを高め、ＳＡＣ工程失敗を低減させて収率を改善するという効果を提供する。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照しながら本発明に係る半導体素子の形成方法に関し詳しく説明する。
図２ａ〜図２ｄは、本発明に係る半導体素子の形成方法を示す断面図等である。
図２ａに示されているように、半導体基板１１０上にビットライン用導電層１２０を形成する。次には、ビットライン用導電層１２０の上部にＳｉＨ４ガスをベースとしたＮＨ３／Ｎ２混合ガスを用いてＰＥ−ＣＶＤ方式でハードマスク用窒化膜１３０を形成する。ハードマスク用窒化膜１３０は５００〜６００℃の温度と、５〜７Ｔｏｒｒの圧力を保持する反応器内で０.４０〜０.４３ｋＷのＲＦパワーを印加して形成するのが好ましい。
【０００８】
図２ｂに示されているように、ハードマスク用窒化膜１３０及びビットライン用導電層１２０をパターニングしてビットライン１２０ａ及びハードマスクパターン１３０ａの積層構造１６０を形成する。
【０００９】
図２ｃに示されているように、半導体基板１１０全体の表面にＤＣＳガスをベースとしたＮＨ３／Ｎ２混合ガスを用いるＰＥ−ＣＶＤ方式でスペーサ用窒化膜１４０を形成する。このとき、スペーサ用窒化膜１４０は６００〜７５０℃の温度と、０.３０〜０.３５Ｔｏｒｒの圧力を保持する反応器内で０.４０〜０.４３ｋＷのＲＦパワーを印加して形成するのが好ましい。
【００１０】
図２ｄに示されているように、スペーサ用窒化膜１４０をＦ（Fluorine）基ベースガスを用いて食刻し、積層構造１６０の側壁に窒化膜スペーサ１５０を形成する。ここで、ハードマスクパターン１３０ａとスペーサ用窒化膜１４０は蒸着成分と条件に従い組成が変化し、それぞれ互いに異なる食刻比率を有することになる。したがって、Ｆ基ベースガスを用いて中間圧力の食刻工程を行なえば、窒化膜スペーサ１５０がハードマスクパターン１３０ａより一層早く食刻される。ハードマスクパターン１３０ａの上部１３０ｂは損失なくそのまま維持され、後続のＳＡＣ食刻工程で窒化膜スペーサ１５０が損なわれるのを防止することができる十分な厚さを提供する。
【図面の簡単な説明】
【００１１】
【図１】従来の技術に係る半導体素子の形成方法を示す断面図である。
【図２ａ】本発明に係る半導体素子の形成方法を示す断面図である。
【図２ｂ】本発明に係る半導体素子の形成方法を示す断面図である。
【図２ｃ】本発明に係る半導体素子の形成方法を示す断面図である。
【図２ｄ】本発明に係る半導体素子の形成方法を示す断面図である。
【符号の説明】
【００１２】
１１０   半導体基板
１２０   ビットライン用導電層
１２０ａ   ビットライン
１３０   ハードマスク用窒化膜
１３０ａ   ハードマスクパターン
１３０ｂ   上部ハードマスクパターン
１４０   スペーサ用窒化膜
１５０   窒化膜スペーサ
１６０   積層構造
【図１】
2005340814.tif 000003
【図２ａ】
2005340814.tif 000004
【図２ｂ】
2005340814.tif 000005
【図２ｃ】
2005340814.tif 000006
【図２ｄ】
2005340814.tif 000007