(57)【要約】【課題】  高い配線信頼性を有し、高速で動作可能な半導体装置の製造方法を提供する。【解決手段】  半導体基板上に、多孔質構造を有する低誘電率絶縁膜を形成する工程と、  前記低誘電率絶縁膜に凹部を形成する工程と、前記凹部が形成された前記低誘電率絶縁膜の上および前記凹部内に、埋め戻し絶縁膜を配置する工程と、前記凹部内に配置された前記埋め戻し絶縁膜を除去して、前記凹部を再び開口する工程と、前記凹部に導電性材料を埋め込んで導電部を形成する工程とを具備することを特徴とする。【選択図】    なし【特許請求の範囲】
【請求項１】
半導体基板上に、多孔質構造を有する低誘電率絶縁膜を形成する工程と、
前記低誘電率絶縁膜に凹部を形成する工程と、
前記凹部が形成された前記低誘電率絶縁膜の上および前記凹部内に、埋め戻し絶縁膜を配置する工程と、
前記凹部内に配置された前記埋め戻し絶縁膜を除去して、前記凹部を再び開口する工程と、
前記凹部に導電性材料を埋め込んで導電部を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記凹部の再開口は、前記低誘電率絶縁膜上に配置された前記埋め戻し絶縁膜を残して行なうことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記埋め戻し絶縁膜は、塗布法により形成されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記埋め戻し絶縁膜は、ＣＶＤ法により形成されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項５】
前記埋め戻し絶縁膜は、有機膜またはＳｉＣＯＨ膜であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特に、多層配線構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高速化を図るために、低誘電率膜を層間絶縁膜として用いた埋め込みＣｕ配線が広く用いられている。微細な空孔を有する多孔質絶縁膜は、２．０程度と低い比誘電率が確保できる点で有利であるものの、十分に高い配線信頼性を得ることが困難である。
【０００３】
具体的には、多孔質絶縁膜からなる層間絶縁膜は、凹部を形成する際、あるいはその上に堆積された膜の加工や除去の際にダメージを受けやすい。その結果、比誘電率の増大、配線間耐圧の不良、はがれ、クラック、金属原子の拡散といった問題が発生する。こうした問題を回避するため、多孔質絶縁膜に生じたダメージ層をヘキサメチルジシラザン（ＨＭＤＳ）処理により修復、あるいはフッ化水素等により溶解除去することが提案されている（例えば、特許文献１参照）。
【０００４】
ダメージ層を除去することによって、ヴィアや配線溝といった凹部の寸法は拡大してしまうので、ヴィアや配線溝を所望の寸法で形成することが困難となる。また、ＨＭＤＳ処理によりダメージ層を修復した場合には、ダメージ層における炭素元素の濃度は回復するものの、緻密化という効果は十分に得られない。このため、金属配線形成時に金属が多孔質膜中に拡散して、配線信頼性が劣化するといった問題が生じるおそれがある。このように、ダメージ層を修復あるいは除去したところで、新たな問題が引き起こされる。何等不都合を伴なうことなく、多孔質絶縁膜に生じたダメージ層の影響を回避する方法は、未だ得られていないのが現状である。
【０００５】
International technology Roadmap of Semiconductor (ITRS)のテクノロジー・ノードによれば、９０ｎｍ世代以降では、最小配線間距離は０．１μｍ以下になるため、層間絶縁膜中に浸入した金属が微少電流リークの原因となる。その結果、金属配線の信頼性は低下してしまう。テクノロジー・ノード６５ｎｍ以降の世代では、配線間距離の微細化はさらに進むため、金属原子の拡散に起因した問題はよりいっそう顕著となる。
【特許文献１】特開２００２−３５３３０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、高い配線信頼性を有し、高速で動作可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様にかかる半導体装置の製造方法は、半導体基板上に、多孔質構造を有する低誘電率絶縁膜を形成する工程と、前記低誘電率絶縁膜に凹部を形成する工程と、前記凹部が形成された前記低誘電率絶縁膜の上および前記凹部内に、埋め戻し絶縁膜を配置する工程と、前記凹部内に配置された前記埋め戻し絶縁膜を除去して、前記凹部を再び開口する工程と、前記凹部に導電性材料を埋め込んで導電部を形成する工程とを具備することを特徴とする。
【発明の効果】
【０００８】
本発明の一態様によれば、高い配線信頼性を有し、高速で動作可能な半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明の実施形態を説明する。  
(実施形態１)
図１乃至図７に、本実施形態にかかる半導体装置の製造方法を表わす断面図を示す。
【００１０】
まず、図１に示すように半導体基板（図示せず）上に形成された絶縁膜１内に、下層Ｃｕ配線２を常法により埋め込み形成した。さらに、図２に示すようにエッチングストッパ膜３(膜厚５０ｎｍ)および多孔質低誘電率絶縁膜４（膜厚３５０ｎｍ）を順次堆積して、フォトリソグラフィー法によりレジストパターン５を形成した。
【００１１】
エッチングストッパ膜３としては、有機シラン（アルキルシラン）とＮＨ3とを用いたプラズマＣＶＤ法により、ＳｉＣＮ：Ｈ膜を形成した。ＳｉＣ：Ｈ膜やＳｉＣＯ：Ｈ膜、ＳｉＮ膜、あるいはＳｉＮ：Ｈ膜などのようなＣｕの拡散を抑制する絶縁膜を、エッチングストッパ膜３として形成することもできる。
【００１２】
多孔質低誘電率絶縁膜４としては、塗布法によりポーラスＭＳＱ（メチルシルセスキオキサン）膜を形成した。ポーラスＭＳＱ膜の比誘電率は２．２程度と小さく、これは、膜中に存在する微細な空孔に起因するものである。この程度の比誘電率を有する絶縁膜としては、ＭＳＱ膜以外にも、例えば、フロロカーボン膜、ポリアリーレン膜、ＳｉＣＯ：Ｈ膜等が挙げられ、塗布法のみならずＣＶＤ法により形成することができる。
【００１３】
多孔質低誘電率絶縁膜は、他の絶縁膜との積層構造として層間絶縁膜を形成することも可能である。この場合には、例えば、ポリアリーレン膜とＭＳＱ膜、フロロカーボン膜とＳｉＣＯ：Ｈ膜、ＳｉＯ2膜とＭＳＱ膜といった絶縁膜を積層した構造を、任意の方法により形成すればよい。
【００１４】
レジストパターン５をマスクとして用いて、多孔質低誘電率絶縁膜４をＲＩＥ法により加工し、凹部としてのヴィアホール６を形成した。その後、放電したＯ2ガスによりレジストパターン５を剥離して、図３に示す構造を得た。図示していないが、このとき、放電したＯ2により−ＣＨ3基が酸化されて−ＯＨ基が生じ、ヴィアホール６の側面、および絶縁膜４の上面にはダメージ層が形成される。なお、レジストパターン５を剥離する際、Ｏ2でなく低誘電率膜を酸化させないＮＨ3などを用いた場合でも、少なくともヴィアホール６の側面には凹部加工時のフルオロカーボン系のガスによってダメージ層が生じる。
【００１５】
ヴィアホール６が形成された多孔質絶縁膜４上には、図４に示すように埋め戻し絶縁膜７を形成する。埋め戻し絶縁膜７の形成には、例えば、メチルシロキサンを溶媒に溶解してなるワニスを用いることができる。溶媒としては、プロピレングリコールモノプロピルエーテル（ＰＧＰＥ）と、プロピレングリコールモノエチルエーテル（ＰＧＥＥ）との混合液を用いることができる。こうしたワニスをスピンコート法により塗布して塗膜を形成し、加熱することによって図４に示すような埋め戻し絶縁膜７が形成される。加熱は、段階的に行なうことが好ましい。例えば、５０〜１５０℃で０．５〜５．０分、１５０〜３００℃で０．５〜５．０分加熱した後、３５０〜４５０℃で３０〜１２０分間焼成する。本実施形態においては、１５０℃で１分、２００℃で１分熱処理を行ない、さらに、３５０℃で３０分間焼成することによって、図４に示すような埋め戻し絶縁膜７が形成される。埋め戻し絶縁膜７の表面は、必ずしも十分に平坦でなくともよい。また、埋め込み中にボイドが膜中に発生しても特に問題は生じない。
【００１６】
用いるメチルシロキサンの分子量は、５００〜１００００程度であることが好ましい。５００未満の場合には、メチルシロキサンが膜中に必要以上に深く拡散して、膜全体の比誘電率を増大させてしまうおそれがある。一方、１００００を越えると、膜中にメチルシロキサンが良好に拡散せず、十分な効果が得られないおそれがある。また、溶媒としては、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、シクロヘキサノン（ＣＨＮ）、ガンマブチロラクトン（ＧＢＬ）、乳酸エチル（ＥＬ）、３−エトキシプロピオン酸エチル（ＥＥＰ）、ジエチルケトン（ＤＥＫ）、イソプロピルアルコール（ＩＰＡ）等を用いることもできる。さらに、焼成によりフロロカーボン膜やポリアリーレン膜を形成する有機モノマーや、有機アロマティック構造を有するモノマー材料等を用いてもよい。具体的には、ＰＴＦＥ（ポリテトラフロロエチレン）膜、ＰＣＳ（ポリカルボシラン）膜、ＰＡＲ（ポリアリーレン）膜、ＰＡＥ（ポリアリーレンエーテル）膜などが、こうしたモノマーを利用した材料に該当する。この場合も、前述と同様の理由から、用いる化合物の分子量は、５００〜１００００程度とすることが望まれる。同様の溶媒に溶解してワニスを調製し、埋め戻し絶縁膜７を形成することができる。
【００１７】
これらの材料は、層間絶縁膜４中に残留することになる。したがって、半導体装置の性能に悪影響を及ぼさないために、十分な耐熱性を有するとともに比誘電率が低い材料であることが求められる。こうした理由から、埋め戻し絶縁膜７としては、有機膜またはＳｉＣＯＨ膜を用いることが好ましい。
【００１８】
埋め戻し絶縁膜７を多孔質低誘電率絶縁膜４上に形成することによって、ヴィアホール６側面に生じたダメージ層は補強され、ダメージ層は緻密化層８に変化する。本実施形態においてはメチルシロキサンベースのワニスを塗布して、埋め戻し絶縁膜７を形成しているので、このワニスは、ヴィアホール６の側壁から多孔質絶縁膜４中に良好に拡散して含浸される。引き続いて行なわれる熱処理によりワニス中の溶媒が除去され、このときダメージ層の水分も同時に除去される。さらに、多孔質絶縁膜４中に拡散したメチルシロキサンは、空孔内で多孔質絶縁膜４の母材と一体化される。その結果、多孔質絶縁膜４のヴィアホール６側面は補強・緻密化されて、緻密化層８が形成される。ダメージ層は、多孔質絶縁膜４の上面にも生じており、この部分も同様のメカニズムにより補強・緻密化されて、緻密化層８が形成される。
【００１９】
緻密化層８は、必ずしもダメージ層の全領域に形成される必要はない。引き続いてヴィアホール６’を開口した際、その側面に緻密化層８の部分が露出し、金属原子が多孔質絶縁膜４中に拡散するのを防止できればよい。
【００２０】
さらに、レジストパターン９を埋め戻し絶縁膜７上に形成し、これをマスクとして用いて再度ＲＩＥ法により埋め戻し絶縁膜７を加工することによって、図５に示すようにヴィアホール６’を開口する。緻密化層８以外の領域にヴィアホール６’が形成された場合には、多孔質低誘電率絶縁膜４に新たなダメージ層が再び形成されてしまう。こうした不都合を避けるために、ここで開口されるヴィアホール６’は、先に形成されたヴィアホール６と同一箇所に設けることが最も好ましいが、２０ｎｍ程度であれば、ヴィアホール６’の開口領域がずれても特に問題は生じない。
【００２１】
放電したＯ2ガスを用いて、図６に示すようにレジストパターン９を剥離すると、多孔質低誘電率絶縁膜４上に残された埋め戻し絶縁膜７は、ＳｉＯＣＨ膜からなるキャップ層１０に変化する。多孔質低誘電率絶縁膜４上に残された埋め戻し絶縁膜７は、３５０℃で３０分間の熱処理を施して焼成することによって緻密化するので、キャップ層として用いることが可能となる。
【００２２】
これ以降は、常法により配線溝を形成し、ヴィアホール６’底部のエッチングストッパ膜３を除去した後、凹部内にバリアメタル層（図示せず）を介して導電部としてのＣｕ配線１１を埋め込むことによって、図７に示すような多層配線構造が得られる。
【００２３】
得られた半導体装置について、信頼性を評価した。具体的には、２２５℃の常圧窒素雰囲気で加熱し、配線抵抗の上昇度合いを目安として配線の断線不良の発生頻度を測定した。その結果、本実施形態にかかる方法で製造した半導体装置は、１０００時間後においても不良率は０．２％であった。比較のため、従来法により製造した半導体装置についても、同様にして信頼性を強化した。不良率は６９％にも達しており、本実施形態にかかる方法により、配線信頼性が向上することが確認された。
【００２４】
実施形態においては、所定の材料からなる埋め戻し絶縁膜を用いることによって、多孔質絶縁膜のヴィアホール表面に生じたダメージ層を緻密化しているので、金属原子の拡散を十分に防止することができた。しかも、設計どおりの寸法でヴィアホールを開口して、所望の位置にヴィアを形成することが可能である。また、従来の修復処理では十分に得られなかった緻密化の効果により、バリアメタル形成の際の多孔質材料中への金属の拡散による配線信頼性の低下といった不都合も、本実施形態では回避される。
【００２５】
（実施形態２）
図８乃至図１４に、本実施形態にかかる半導体装置の製造方法を表わす断面図を示す。
【００２６】
まず、図８に示すように半導体基板（図示せず）上に形成された絶縁膜１内に、下層Ｃｕ配線２を常法により埋め込み形成した。さらに、図９に示すように、エッチングストッパ膜３(膜厚５０ｎｍ)、多孔質低誘電率絶縁膜４（膜厚３５０ｎｍ）、およびキャップ絶縁膜１３を順次堆積し、フォトリソグラフィー法によりレジストパターン１４を形成した。
【００２７】
エッチングストッパ膜３および多孔質低誘電率絶縁膜４は、前述の実施形態１と同様の手法により形成した。キャップ絶縁膜１３としては、ＳｉＨ4およびＮ2Ｏガスを用いたプラズマＣＶＤ法により、ＳｉＯ2膜を形成した。
【００２８】
レジストパターン１４をマスクとして用いて、キャップ層１３および多孔質低誘電率絶縁膜４を、ＣＨＦ3／ＣＦ4混合ガスを用いたＲＩＥ法により加工して、図１０に示すように凹部としての配線溝１５を形成した。ＲＩＥ中には、このガスからＨやＦが生成され、また、多孔質低誘電率絶縁膜４を構成しているＭＳＱからＯが発生する。こうしたＨやＦ、およびＯなどのラジカル成分によって膜中のＣ成分、特に−ＣＨ3基が酸化されて−ＯＨ基が生成する。その結果、図示していないが、配線溝１５の底面および側面にはダメージ層が形成される。
【００２９】
配線溝１５が形成された多孔質低誘電率絶縁膜４上には、キャップ層１３およびレジストパターン１４が残されたままで、図１１に示すように埋め戻し絶縁膜１６を形成する。本実施形態においては、埋め戻し絶縁膜１６の堆積は２００℃以下の低温で行なわれるので、レジストパターン１４を除去しなくてもよい。具体的には、ＳｉＨ4およびＮ2Ｏガスを原料としたＣＶＤ法によって、ＳｉＯ2からなる埋め戻し絶縁膜１６が、図１１に示すように得られた。
【００３０】
レジストパターン１４の耐熱性が低いことから、成膜時の温度は２００℃以下に制御することが望まれる。この場合、膜中のＯＨ基および水分を十分に除去して配線信頼性を高めるために、金属配線形成の前工程として３５０℃以上での熱処理を行なうことが好ましい。
【００３１】
なお、ポリアリーレンやポリイミドといった耐熱材料をレジストマスクとして利用した場合には、２００℃以上の高温でＳｉＯ2膜を堆積して、埋め戻し絶縁膜１６を形成することが可能である。しかしながら、こうした耐熱材料は一般的には感光性を有しないため、いわゆるハードマスクを用いて予めパターンを転写しておく必要性がある。
【００３２】
種々のガスを原料として用いて、ＣＶＤ法により埋め戻し絶縁膜１６を形成することができる。例えば、有機シランを原料としたＣＶＤ法によるＳｉＯ2，ＳｉＯＣＨ，ＳｉＣＨ，ＳｉＣＮＨ，ＳｉＮ膜や、少なくともＣを含むガスを原料としたＣＶＤ法によるＣＨ，ＣＨＯ，ＣＨＮ，ＣＨＮＯ，ＣＨＦ，ＣＦ膜などが挙げられる。
【００３３】
図１１に示されるように、配線溝１５の側面および底面には多孔質絶縁膜低誘電率４が露出しており、埋め戻し絶縁膜１６を形成することによって、この露出した領域に緻密化層８が形成される。ＳｉＨ4およびＮ2Ｏガスを原料ガスとしてプラズマＣＶＤ法により埋め戻し絶縁膜１６を形成しているので、これらの原料ガスは、配線溝１５の露出面から多孔質絶縁膜４中に良好に拡散して含浸される。さらに、ＳｉＨ4およびＮ2Ｏガスは放電により励起され、ダメージ層に存在するＳｉ−ＯＨ基と選択的に反応して、ダメージ層を緻密化する。このため、低分子量のガスであっても、膜中に拡散して悪影響を及ぼすことがない。ＣＶＤを３００〜４００℃程度の高温で行なう場合には、膜中のＯＨ基および水分も同時に除去される。さらに、多孔質絶縁膜４中に拡散したシランは、空孔内で多孔質絶縁膜４の母材と一体化される。その結果、多孔質絶縁膜４の配線溝表面は補強・緻密化されて、緻密化層８が形成される。
【００３４】
その後、ＣＨＦ3／ＣＦ4混合ガスを用いたＲＩＥにより加工して埋め戻し絶縁膜１６を除去し、図１２に示すように配線溝１５’を開口する。実施形態１におけるヴィアホール６’の場合と同様、配線溝１５’は、先の配線溝１５と同一箇所に設けられることが望まれる。本実施形態においては、埋め戻し絶縁膜１６を除去する際、この下に残存させたレジストパターン１４が再びレジストマスクとして機能する。このため、面方向での位置ズレなしに配線溝１５’を再開口することが可能である。配線溝１５’において、側面のみならず底面にも緻密化層を露出させる観点から、底面における緻密化層８の厚さは、２０ｎｍ以上であることが好ましい。配線溝１５’の加工精度を、被加工体であるシリコン基板の面内での均一性として考慮した場合、現状深さ方向には２０ｎｍ程度のばらつきがみられる。したがって、底面に存在する緻密化層８の厚さが２０ｎｍ以上であれば、配線溝深さの加工ばらつきが生じても上述したような配線溝１５’を再開口することができる。
【００３５】
続いて、放電したＯ2ガスを用いてレジストパターン１４を剥離し、図１３に示すようにキャップ層１３の表面を露出する。配線溝１５’の表面はすでに緻密化されているため、放電したＯ2の作用によって、配線溝近傍が酸化されて再びダメージ層が形成されることはない。
【００３６】
これ以降は、常法によりバリアメタルおよび銅の下地層をスパッタ法により形成し、さらに、メッキ法によりＣｕ配線１１を埋め込んで、図１４に示すような多層配線構造が得られる。
【００３７】
得られた半導体装置について、信頼性を評価した。具体的には、２２５℃の常圧窒素雰囲気で加熱し、配線抵抗の上昇度合いを目安として配線の断線不良の発生頻度を測定した。その結果、本実施形態にかかる方法で製造した半導体装置は、１０００時間後においても不良率は０．２％であった。比較のため、従来法により製造した半導体装置についても、同様にして信頼性を強化した。不良率は７５％にも達しており、本実施形態にかかる方法により、配線信頼性が向上することが確認された。
【００３８】
実施形態１および実施形態２において説明した方法は、組み合わせて用いてデュアルダマシン配線を形成することができる。この場合には、ヴィアおよび配線といった導電性層に接する絶縁膜は全て緻密化されるので、信頼性はよりいっそう高められることが期待される。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態にかかる半導体装置の製造方法における工程を示す断面図。
【図２】図１に続く工程を示す断面図。
【図３】図２に続く工程を示す断面図。
【図４】図３に続く工程を示す断面図。
【図５】図４に続く工程を示す断面図。
【図６】図５に続く工程を示す断面図。
【図７】本発明の実施形態にかかる方法により製造された半導体装置を示す断面図。
【図８】本発明の他の実施形態にかかる半導体装置の製造方法における工程を示す断面図。
【図９】図８に続く工程を示す断面図。
【図１０】図９に続く工程を示す断面図。
【図１１】図１０に続く工程を示す断面図。
【図１２】図１１に続く工程を示す断面図。
【図１３】図１２に続く工程を示す断面図。
【図１４】本発明の他の実施形態にかかる方法により製造された半導体装置を示す断面図。
【符号の説明】
【００４０】
１…層間絶縁膜；  ２…下層配線；  ３…エッチングストッパ膜
４…多孔質低誘電率絶縁膜；  ５…レジストパターン；  ６，６’…ヴィアホール
７…埋め戻し絶縁膜；  ８…緻密化層；  ９，１４…レジストパターン
１０，１３…キャップ層；  １１…上層配線；  １５，１５’…配線溝
１６…埋め戻し絶縁膜。
【図１】
2005294525.tif 000002
【図２】
2005294525.tif 000003
【図３】
2005294525.tif 000004
【図４】
2005294525.tif 000005
【図５】
2005294525.tif 000006
【図６】
2005294525.tif 000007
【図７】
2005294525.tif 000008
【図８】
2005294525.tif 000009
【図９】
2005294525.tif 000010
【図１０】
2005294525.tif 000011
【図１１】
2005294525.tif 000012
【図１２】
2005294525.tif 000013
【図１３】
2005294525.tif 000014
【図１４】
2005294525.tif 000015