(57)【要約】【課題】プルダウン変換方式のインターレース映像信号を、映像を乱すことなく、垂直圧縮あるいは伸張処理を行なう。【解決手段】２−２，２−３プルダウン対応順次走査変換部１２で、入力されたインターレース映像信号がプルダウン変換方式で生成された信号であるか否かの判定を行い、プルダウン変換による映像信号である場合に、プルダウン変換のシーケンシャルに対応させて順次走査信号に変換し、プルダウン変換による映像信号でない場合に通常の処理で順次走査信号に変換する。その後、圧縮・伸張処理部１３で圧縮伸張処理を施した後、順次走査−インターレース変換部１４で、インターレース方式の映像信号に変換する。【選択図】      図１
2005045470.tif 000002
【特許請求の範囲】
【請求項１】
入力されたインターレース映像信号が所定のシーケンスに基づくプルダウン変換処理によって生成された映像信号であるか否か判別する判別手段と、
この判別手段によってプルダウン変換処理によって生成されたインターレース映像信号であると判別された際に、当該映像信号を前記プルダウン変換シーケンスに基づいて順次走査信号に変換する順次走査変換手段と、
この順次操作変換手段で順次走査信号に変換された映像信号を垂直方向に圧縮または伸張する処理手段と、
この変更手段で圧縮または伸張された映像信号をインターレース信号に変換するインターレース変換手段と、
を具備したことを特徴とする映像信号処理装置。
【請求項２】
前記インターレース変換手段によってインターレース信号に変換された映像信号のフィールド周波数を倍に変換するフィールド倍速手段を備えたことを特徴とする請求項１に記載の映像信号処理装置。
【請求項３】
前記順次走査変換手段の出力と、前記倍速手段の出力を切換えて出力する切換え手段を備えたことを特徴とする請求項２に記載の映像信号処理装置。
【請求項４】
前記プルダウン変換処理が２−３プルダウン変換処理であることを特徴とする請求項１乃至３のいずれかに記載の映像信号処理装置。
【請求項５】
前記プルダウン変換処理が２−２プルダウン変換処理であることを特徴とする請求項１乃至３のいずれかに記載の映像信号処理装置。
【請求項６】
入力されたインターレース映像信号を順次走査映像信号に変換する第１の走査変換手段と、
この走査変換手段によって順次走査信号に変換された映像信号の少なくとも垂直方向の伸張または圧縮を行なう処理手段と、
この処理手段で処理された映像信号をインターレース映像信号に変換する第２の走査変換手段と、
を具備したことを特徴とする映像信号処理装置。
【請求項７】
前記第２の走査変換手段から出力される映像信号のフィールド周波数を倍に変換するフィールド倍速手段を備えたことを特徴とする請求項６に記載の映像信号処理装置。
【請求項８】
前記第１の走査変換手段の出力と前記フィールド倍速手段の出力を切換える切換え手段を備えたことを特徴とする請求項７に記載の映像信号処理装置。
【請求項９】
入力されたインターレース映像信号が所定のシーケンスに基づくプルダウン変換処理によって生成された映像信号であるか否か判別するステップと、
前記映像信号がプルダウン変換処理によって生成されたインターレース映像信号であると判別された際に、当該映像信号を前記プルダウン変換シーケンスに基づいて順次走査信号に変換するステップと、
前記順次走査信号に変換された映像信号を垂直方向に圧縮または伸張するステップと、
前記圧縮または伸張された映像信号をインターレース信号に変換するステップと、
を具備したことを特徴とする映像信号処理方法。
【請求項１０】
入力されたインターレース映像信号を順次走査映像信号に変換するステップと、
前記順次走査信号に変換された映像信号の少なくとも垂直方向の圧縮または伸張処理を行なうステップと、
前記垂直方向の圧縮または伸張処理が施された映像信号をインターレース映像信号に変換するステップと、
を具備したことを特徴とする映像信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、インターレース映像信号の垂直方向の圧縮または伸張処理を行なう映像信号処理装置及び映像信号処理方法に関し、特に、処理を行なう映像信号がプルダウン変換処理によってインターレース信号として生成されたものである場合に、映像を劣化させることなく垂直方向の圧縮または伸張処理を行なうことがてきるようにした映像信号処理装置及び映像信号処理方法に関する。
【０００２】
【従来の技術】
従来、テレビジョン受像機において、放送によって供給された映像信号、あるいは外部から供給される映像信号の水平走査線を間引いたりあるいは補間したりして表示される映像を垂直方向に圧縮したり伸張したりする技術が用いられることがある。
【０００３】
このような技術は、例えば、テレビジョン受像機の表示手段の画面のアスペクト比と、映像信号のアスペクト比が異なる場合に、映像信号のアスペクト比を表示手段のアスペクト比に合せる場合に用いられる他、映像信号の垂直解像度を変更する場合等に適用される。
【０００４】
このような映像信号の画面垂直方向の圧縮、伸張処理は、映像信号が順次走査方式のものであれば、実際に表示した際に画質にさほど影響を与えるものではないが、映像信号が飛び越し走査（インターレース走査）方式である場合には、表示された映像は画質が低下して好ましくない。
【０００５】
すなわち、例えば、映像を垂直方向に２倍に拡大した場合、走査線の状況を模式的に示すと図８に示すようになる。
図８（ａ）は、順次走査方式の映像信号による表示画面８１を示すもので、中央部に１００％の白信号による走査線８１ａが表示されている状態を示している。このような映像信号を垂直方向に２倍に伸張する処理を施すと、１００％白の走査線８１ａが、画面８２に示すように、７５％の白の走査線８２ａと、その走査線８２ａの画面上、上下に隣接する２５％の白の走査線８２ｂ，８２ｃとで構成されるようになる。
【０００６】
このような現象は、拡大のためのフィルタリング処理で原理的に発生するものであり、実際の映像も拡大すると一般的にはボケるため、表示された画面に対しては、特に違和感を生ずることない。
図８（ｂ）は、インターレース方式の映像信号による表示画面８３を示すもので、中央部に１００％の白信号による走査線８３ａが表示されている状態を示している。このような映像信号を垂直方向に２倍に伸張する処理を施すと、１００％白の走査線８３ａが、画面８４に示すように、走査線８４ａと、その走査線８４ａに対して画面上、上下方向にそれぞれ一本の走査線を挟んで位置する走査線８４ｂ及び８４ｃとで構成されるようになる。
【０００７】
このように、インターレース方式の映像信号の場合、例えば伸張処理を施すと、一本の水平方向の線として表示されるものが、３本の線として表示されてしまい、表示に破綻を生ずることになる。これは、いわゆる情報量が少ない（周波数的に狭い）入力信号に対してフィルタリング処理を施した場合に発生する「折り返し」と呼ばれる現象である。
【０００８】
以上のように、従来、映像信号に伸張あるいは圧縮処理を施す場合、それがインターレース方式の信号であると、いわゆる「折り返し」現象によって表示映像に破綻を来たしてしまう等の問題があった。
そこで、インターレース方式の映像信号に対して伸張あるいは圧縮処理を施す場合、一旦順次信号に変換してから、処理を施し、その後再びインターレース信号に再変換するという処理を行なうようにすることが考えられる。
それによって、「折り返し」現象を回避することができるが、インターレース信号を順次走査信号へ変換する処理は、例えば、フィールド遅延回路を備え、このフィールド期間遅延された映像信号と遅延されない映像信号を加算して出力することにより、その出力として順次走査信号を得るように構成されるのが一般である。このため、映像信号がプルダウン変換処理によって生成されたものであるとすると、順次走査信号に変換した際に、映像が乱れるフィールドが存在して画質の劣化を招くことになる。
【０００９】
すなわち、例えば、１秒当たり２４フレームで構成される映画のフィルムから例えば１秒当たり３０フレームのテレビジョン映像信号を得る場合、あるフレームの映像から２フィールドの信号を生成し、次のフレームの映像から３フィールドの信号を生成し、次のフレームの映像から再び２フィールドの信号を生成するようにして、１フレーム毎に、２フィールドの信号と３フィールドの信号を交互に生成するようにしている。
【００１０】
すなわち、２−３プルダウン変換方式によってテレビジョン映像信号を生成するようにしている。
図９は、２−３プルダウン方式でインターレース方式のテレビジョン映像信号を生成する過程と、生成された映像信号を従来の方式によって順次走査方式に変換する過程を模式的に示すものである。
図９（ａ）は、２４フレームの映画のフィルム映像の構成を示すもので、各フレームがＡ、Ｂ、Ｃ、Ｄ…で構成されている。
図９（ｂ）は、図９（ａ）の信号から２−３プルダウン変換方式で生成されたテレビジョン映像信号を示すものであり、図９（ａ）のＡフレームから、２個の連続するフィールドＡ、Ａを生成し、Ｂフレームから、３個の連続するフィールドＢ，Ｂ，Ｂを生成する。同様に図９（ａ）のＣフレームから、２個の連続するフィールドＣ，Ｃを生成し、Ｄフレームから３個の連続するフィールドＤ，Ｄ，Ｄを生成するようにし、以下同様に１フレーム毎に２フィールド生成と３フィールド生成を交互に繰返すものである。
【００１１】
図９（ｃ）は、２−３プルダウン変換方式によって変換されたテレビジョン映像信号をインターレース信号として出力する状態を示すものであり、テレビジョン映像信号として、各フレームが、フィールドＡ（ｏｄｄ：奇数）とＡ（ｅｖｅｎ：偶数）、Ｂ（ｏｄｄ）とＢ（ｅｖｅｎ）、Ｂ（ｏｄｄ）とＣ（ｅｖｅｎ）、Ｃ（ｏｄｄ）とＤ（ｅｖｅｎ）、Ｄ（ｏｄｄ）とＤ（ｅｖｅｎ）で構成されるように出力さる。なお、同じ符号が付されたフィールドは、同じ原信号（フレーム）に基づくフィールドであることを示している。
【００１２】
さらに、図９（ｄ）は、図９（ｃ）で示すインターレース方式の映像信号を順次走査方式に変換する過程を模式的に示すものである。すなわち、隣接する各フィールドを合成することで順次走査方式に変換するものであるため、フィールドＡ，Ａを合成したフレーム８１では、Ａ信号のみのフレーム（ｓｔｉｌｌ：静止画）となり、映像が乱れることはないが、フィールドＡとＢを合成して生成されるフレーム８２（ｍｏｔｉｏｎ：動画）では、Ａ信号とＢ信号が合成されるため、映像が乱れてしまうことになる。同様に、Ｂ信号とＣ信号が合成されるフレーム８５と、Ｃ信号とＤ信号が合成されるフレーム８７でも映像が乱れることになる。
【００１３】
また、１秒当たり３０フレームで構成される映像をテレビジョン映像信号に変換するいわゆる２−２プルダウン変換方式で生成されたインターレース方式の映像信号を、順次走査方式の映像信号に変換する場合においても、同様に映像の乱れが発生することがある。
【００１４】
図１０は、２−２プルダウン変換方式でインターレース方式のテレビジョン映像信号を生成し、生成した映像信号を順次走査方式の映像信号に変換する過程を模式的に示すものである。
図１０（ａ）は、毎秒３０フレームで構成される映像を示すもので、各フレームがＡ，Ｂ，Ｃ，Ｄ…で構成されている状態を示している。図１０（ｂ）は、図１０（ａ）に示す映像を２−２プルダウン変換方式でテレビジョン映像信号に変換したもので、図１０（ａ）の各フレームが、それぞれ２つのフィールドで構成されるように変換されている。図１０（ｃ）は、変換されたテレビジョン映像信号をインターレース方式の映像信号として出力する状況を示したものである。
【００１５】
さらに、図１０（ｄ）は、インターレース方式の映像信号を、隣接フィールドを合成することで順次走査方式に変換する過程を示すものであり、フィールドＡとＡが合成されて、Ａ信号のフレーム９１として出力される。フィールドＡとＡは、同じ原画（フィルム）のフレーム信号で構成されているため、フレーム９１のＡ信号も映像が乱れることはない。次のフレーム９２は、フィールドＡとフィールドＢとが合成されて生成されるため、映像に乱れが生ずる。同様に、フィールドＢとＣが合成されて生成されるフレーム９４と、フィールドＣとＤが合成されて生成されるフレーム９６も映像が乱れることになる。
【００１６】
以上のように、従来、映像の垂直方向の伸張あるいは圧縮処理を行なう際に、映像信号がインターレース方式であると映像が破綻を来たすことがあり、一旦、順次走査方式に変換してから、垂直伸張あるいは圧縮処理をする必要があるが、映像信号がプルダウン変換方式によってインタレース映像信号として生成されたものである場合には、単に隣接フィールドを合成することで順次走査方式に変換するだけでは、映像に乱れを生じてしまうことになる。
【００１７】
従来、プルダウン変換方式によって生成されたインターレース方式の映像信号を順次走査方式に変換する装置の提案はあるが（例えば特許文献１参照）、プルダウン変換方式によって生成されたインターレース方式の映像信号の順次走査方式への変換処理と、変換した映像信号の垂直伸張あるいは圧縮処理とを組合わせた提案はなく、垂直伸張あるいは圧縮処理をする際に、順次走査変換を適切に実行することができる装置の実現が要望されている。
【００１８】
【特許文献１】
特開２００１−２２３９８３号公報（第４，５頁、図１，２）
【００１９】
【発明が解決しようとする課題】
以上のように、従来、映像の垂直伸張あるいは圧縮処理を行なうに際して、プルダウン方式によって生成されたインターレース方式の信号まで対応可能な装置が提案されておらず、実現が強く要望されていた。
本発明は、以上の点に対処してなされたものであり、プルダウン変換方式でインタレース方式の映像信号として生成された映像信号を的確に順次方式の映像信号に変換してから、垂直伸張あるいは圧縮処理を施すようにすることで、映像に乱れを生じさせることのない映像信号処理装置及び映像信号処理方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の映像信号処理装置は、入力されたインターレース映像信号が所定のシーケンスに基づくプルダウン変換処理によって生成された映像信号であるか否か判別する判別手段と、この判別手段によってプルダウン変換処理によって生成されたインターレース映像信号であると判別された際に、当該映像信号を前記プルダウン変換シーケンスに基づいて順次走査信号に変換する順次走査変換手段と、この順次操作変換手段で順次走査信号に変換された映像信号を垂直方向に圧縮または伸張する処理手段と、この変更手段で圧縮または伸張された映像信号をインターレース信号に変換するインターレース変換手段と、を具備したことを特徴とする。
【００２１】
本発明によれば、映像信号に破綻をきたすことなく、垂直伸張あるいは圧縮処理を施すことができるようになるものである。
本発明の映像信号処理方法は、入力されたインターレース映像信号が所定のシーケンスに基づくプルダウン変換処理によって生成された映像信号であるか否か判別するステップと、前記映像信号がプルダウン変換処理によって生成されたインターレース映像信号であると判別された際に、当該映像信号を前記プルダウン変換シーケンスに基づいて順次走査信号に変換するステップと、前記順次走査信号に変換された映像信号を垂直方向に圧縮または伸張するステップと、前記圧縮または伸張された映像信号をインターレース信号に変換するステップと、を具備したことを特徴とする。
【００２２】
本発明によれば、映像信号に破綻を来たすことなく、垂直伸張あるいは圧縮処理を施すことができるようになるものである。
【００２３】
【発明の実施の形態】
以下、図面を参照して、本発明に係る映像信号処理装置を詳細に説明する。図１は、本発明の映像信号処理装置の一実施の形態を示す回路ブロック図である。
図１に示す映像信号処理装置１０は、プルダウン変換方式によってインターレース方式の映像信号に変換された映像信号を含むインターレース方式の映像信号が供給される入力端子１１を備える。
入力端子１１は、２−２，２−３プルダウン対応順次走査変換部１２に接続され、ここで通常のインターレース方式の映像信号はもとより、プルダウン変換方式でインターレース方式の映像信号として生成された映像信号が順次走査方式の映像信号に変換される。変換処理の詳細については後述する。
【００２４】
２−２，２−３プルダウン対応順次走査変換部１２で順次走査方式に変換された映像信号は、圧縮・伸張処理部１３において、垂直または水平のいずれか一方または両方の圧縮あるいは伸張処理が施される。
圧縮あるいは伸張処理が施された映像信号は、順次走査方式をインターレース方式に変換するための順次−インターレース変換部１４において、再びインターレース方式へ変換される。すなわち、垂直周波数をそのまま維持し、水平周波数を１／２にして、奇数フィールドと偶数フィールドに分けることでインターレース信号への変換を行なっている。
【００２５】
インターレース信号へ再変換された映像信号は、フィールド倍速変換部１５において、垂直周波数が２倍に変換されると共に、水平周波数も２倍に変換されてフィールド倍速のインターレース信号として出力端子１６を介して出力される。
図２は、２−２，２−３プルダウン対応順次走査変換部１２の動作を説明するための構成図であり、２−３プルダウン変換方式によってインターレース信号として生成された映像信号を処理する過程を説明するためのものである。
図２において、図２（ａ）は、図９（ｃ）に示す信号と同じ、２−３プルダウン変換方式によってインターレース方式の映像信号として生成された信号を示しており、この信号が図１に示す回路ブロック図の入力端子１１に供給される。
図２（ｂ）は、２−２，２−３プルダウン対応順次走査変換部１２によって、順次走査方式に変換された映像信号を示すものである。すなわち、入力端子１１に供給される映像信号のＩＡ１フィールドが、順次走査に変換された映像信号のＰ２２フレームとして構築され、入力映信号のＩＡ２フィールドが順次走査映像信号のＰ２１フレームとして構築される。
【００２６】
また、入力映像信号のＩＢ１フィールドが、順次走査映像信号のＰ２５フレームとして構築され、ＩＢ２フィールドがＰ２３フレームとして構築され、ＩＢ３フィールドがＰ２４フレームとして構築される。同様に、入力映像信号のＩＣ１フィールドが順次走査映像信号のＰ２７フレームとして構築され、ＩＣ２フィールドがＰ２６フレームとして構築される。さらに、ＩＤ１フィールドがＰ３０フレーム（図示せず）として構築され、ＩＤ２フィールドがＰ２８フレームとして構築され、ＩＤ３フィールドがＰ２９フレームとして構築される。
【００２７】
以上のように、入力端子１１に供給される映像信号を、フィールド単位で分割して、それらフィールド信号を内容をそのままで、順序を変更することで順次走査信号に変換しているものであり、入力映像信号をそのまま忠実に再現することが可能であり、映像が乱れるという現象をなくすことができるものである。
【００２８】
図３は、２−２，２−３プルダウン対応順次走査変換部１２において、２−２プルダウン変換方式でインターレース信号として生成された映像信号を処理する過程を説明するためのものである。
図３において、図３（ａ）は、図１０（ｃ）に示す信号と同じ、２−２プルダウン変換方式によってインターレース方式の映像信号として生成された信号を示しており、この信号が図１に示す回路ブロック図の入力端子１１に供給されている。
図３（ｂ）は、順次走査方式に変換された映像信号を示すものである。すなわち、入力端子１１に供給される映像信号のＩＡ１フィールドが、順次走査に変換された映像信号のＰ３１フレームとして構築され、入力映信号のＩＡ２フィールドが順次走査映像信号のＰ３２フレームとして構築される。
【００２９】
同様に、ＩＢ１フィールドがＰ３３フレームとして、ＩＢ２フィールドがＰ３４フレームとしてそれぞれ構築され、またＩＣ１フィールドがＰ３５フレームとして、ＩＣ２フィールドがＰ３６フレームとしてそれぞれ構築される。さらに、ＩＤ１フィールドがＰ３７フレームとして構築され、ＩＤ２フィールドがＰ３８フレームとして構築されるようにな  るものである。
【００３０】
このように、２−２プルダウン変換処理によってインターレース方式の映像信号として生成された映像信号の場合、２−２，２−３プルダウン対応順次走査変換部１２は、入力映像信号の隣接フィールド同士の合成処理をせず、入力映像信号をそのまま順次走査変換信号として出力するものであるため、映像信号が乱れる等という現象を解消することができるものである。
【００３１】
２−２，２−３プルダウン対応順次走査変換部１２は、以上説明したように、プルダウン変換方式によって生成されたインターレース方式の映像信号においては、特殊な処理を行なうものであり、入力端子１１に供給された映像信号がプルダウン変換方式によって生成された映像信号であるか否か、及び、プルダウン変換方式で生成された映像信号である場合に、２−３プルダウン変換方式か２−２プルダウン変換方式かを判別する機能を備える。
【００３２】
図４は、２−２，２−３プルダウン対応順次走査変換部１２に組み込まれた、プルダウン変換方式判別回路の具体的構成を示す回路ブロック図である。
図４の回路において、プルダウン変換方式判別回路４０は、入力端子４１を有し、この入力端子４１は、図１に示す入力端子１１に接続される。入力端子４１は、第１の減算処理部４２の一方の入力端に接続されると共に、第２の減算処理部４３の一方の入力端に接続される。
【００３３】
さらに入力端子４１は、第１の１フィールド遅延回路４４と第２の１フィールド遅延回路４５を直列に介して第２の減算処理部４３の他方の入力端に接続されている。
第１の１フィールド遅延回路４４の出力は、走査線内挿回路４６の一方の入力端に接続されると共に、１Ｈ（水平走査期間）遅延回路４７を介して走査線内挿回路４６の他方の入力端に接続され、走査線内挿回路４６の出力は第１の減算処理部４２の他方の入力端に接  続されている。
【００３４】
また、第１及び第２の減算処理部４２，４３の各出力は、判定回路４８に接続され、判定回路４８から、入力端子４１に供給された映像信号が２−２プルダウン変換方式によって生成された映像信号か、２−３プルダウン変換方式によって生成された映像信号か、あるいはプルダウン変換方式によって生成された映像信号ではないことを示す信号が出力端子４９から出力される。
【００３５】
すなわち、以上のように構成された判別回路において、第１の減算処理部４２は、入力端子４１に供給された映像信号の各フィールド間の差分信号を出力する。すなわち、第１のフィールド遅延回路４４で１フィールド遅延された映像信号を走査線内挿回路４６でその走査線を入力端子４１の映像信号の走査線数に合せてから、減算処理部４２で両信号の差分を検出し、検出した差分を判定回路に供給して判定回路４８で隣接するフィールドが同じ内容の信号で構成されたものか否かの判定を行なう。また、第２の減算処理部４３は、入力端子４１に供給された映像信号のフレーム間の差分を検出する。
【００３６】
今、入力端子４１に供給された映像信号が２−３プルダウン変換処理方式によって変換された図２（ａ）に示すような信号である場合、第１の減算処理部４２からは、差分が大きいことを示す信号が所定の周期で出力される。すなわち、例えばまず２フィールド経過したタイミングで大きな差分を示す信号が出力され、それからさらに３フィールド経過したタイミングで大きな差分を示す信号が出力され、さらにそれから２フィールド経過したタイミングで大きな差分を示す信号が出力される。このように、２フィールドと３フィールドが交互に繰返されるタイミングで差分の大きなフイールドが存在するでことになり、判定回路４８はそれに基づいて、２−３プルダウン変換方式の信号であることを判定する。また、第２の減算処理部４３の出力に関しては、２−３プルダウン変換方式の信号であると、５フィールドに１度差分が小さくなる。
【００３７】
このように、図２（ａ）に示す映像信号が入力端子４１に供給された場合には、各減算処理部４２，４３から、所定パターンの信号が出力されることになり、判定回路４８によって、２−３プルダウン変換方式の信号であると判定される。なお、減算処理部４２，４３の両出力を判定に用いているのは、判定精度を高めるためであるが、第１の減算処理部４２の出力のみで判定を行なうように構成することも可能である。
【００３８】
また、入力端子４１に、図３（ａ）に示す２−２プルダウン変換方式で生成された映像信号が供給された場合には、第１の減算処理部４２は、２フィールド周期で差分が大きいことを示す信号を出力し、第２の減算処理部４３は、常に差分が大きいことを示す信号を出力する。
【００３９】
判定回路４８は、各減算処理部４２，４３の出力パターンから入力端子４１に供給された映像信号が２−２プルダウン変換方式で生成された映像信号であることを判定する。
なお、判定回路４８は、各減算処理部４２，４３の出力のパターンが２−３あるいは２−２プルダウン変換方式によって生成された映像信号であることを示していない場合には、入力端子４１に供給された映像信号が、プルダウン変換方式によって生成されたものではなく通常の映像信号であると判定する。
【００４０】
図１に示す、２−２，２−３プルダウン対応順次走査変換部１２は、さらに、図４に示すプルダウン変換方式検出回路４０の検出結果に基づいて、映像信号を順次走査方式に変換するための順次走査変換回路を備えるもので、その順次走査変換回路を図５に示す。
【００４１】
図５に示す順次走査変換回路５０は、入力端子５１を有し、この入力端子５１が例えば、図１の入力端子１１に接続されている。入力端子５１は、図４に示すプルダウン変換方式検出回路４０に接続されると共に、１フィールド遅延回路５２と加算処理部５３の一方の入力と選択処理回路５４に接続されている。
【００４２】
さらに、１フィールド遅延回路５２に対して、直列に２個の１フィールド回路５５，５６が接続され、１フィールド遅延回路５６の出力が選択処理回路５４に接続されている。
また、１フィールド遅延回路５２の出力が加算処理部５３の他方の入力に接続されると共に、選択処理回路５４に接続され、１フィールド遅延回路５５の出力が選択処理回路５４に接続されている。加算処理部５３は、フィールド間の加算処理を行なって出力を選択処理回路５４に供給する。
【００４３】
以上によって選択処理回路５４には、入力端子５１に供給される映像信号と、その映像信号に対して１フィールド前の信号と、２フィールド前の信号と、３フィールド前の信号が供給され、さらに入力端子５１に供給される映像信号と、その１フィールド前の信号を加算したものが供給される。
【００４４】
選択処理回路５４は、入力された各信号を、プルダウン変換方式検出回路４０の検出結果に基づいて選択することで、順次走査方式の映像信号に変換して、出力端子５７から出力する。
すなわち、選択処理回路５４は、入力端子５１に供給された映像信号が、２−３プルダウン変換方式によって生成された信号である場合に、図２に示すように入力信号を選択して並び変えを行なって出力するものである。
図２（ａ）に示すようにＩＡ１フィールドの信号を１フィールド遅延回路５５の出力として選択することで、ＩＡ１から２フィールド期間遅延された図２（ｂ）に示すフレームＰ２２を得、ＩＡ２フィールドの信号は入力端子５１に供給されたままの信号として選択することで、図２（ｂ）に示すフレームＰ２１を得る。
【００４５】
同様に、ＩＢ１フィールドの信号を１フィールド遅延回路５６の出力として選択することで、ＩＢ１から３フィールド期間遅延されたフレームＰ２５を得、ＩＢ２フィールド及びＩＢ３フィールドを、遅延させないそのままの信号として選択することで、フレームＰ２３，Ｐ２４を得る。
【００４６】
同様に、ＩＣ１フレームの信号を１フィールド遅延回路５５の出力として選択することで、ＩＣ１から２フィールド期間遅延されたフレームＰ２７を得、ＩＣ２フレームの信号は、入力端子５１に供給されたままの信号として選択することで、フレームＰ２６を得る。
【００４７】
以下その繰り返しで、選択処理回路５４は、入力端子５４に供給された映像信号と、その映像信号に対して２フィールド期間遅れた１フィールド遅延回路５５の出力と、３フィールド期間送れた１フィールド遅延回路５６の出力を所定周期で選択することによって、図２（ｂ）に示す順次走査方式の映像信号を出力端子５７から出力するものである。
【００４８】
また、入力端子５１に供給された映像信号が、２−２プルダウン変換方式によって生成された映像信号であった場合には、選択処理回路５４は、図３に示すように入力映像信号の並べ変えを行なわずに、そのまま出力するものである。
すなわち、図３（ａ）に示す入力端子５１に入力された信号を、図３（ｂ）に示すように、そのまま出力するもので、選択処理回路５４は、常時、入力端子５１に供給された信号そのものを選択するように動作する。
また、入力端子５１に供給された映像信号が、プルダウン変換方式で生成されたものでない場合には、選択処理回路５４は、加算処理部５３の出力を常時選択するように動作する。
以上のように、図１に示す２−２，２−３ブルダウン対応順次走査変換部１２にのよれば、プルダウン変換方式で生成された映像信号を、映像に乱れを生じさせることなく順次走査方式に変換することができるものであり、垂直伸張あるいは圧縮処理を施しても、画質を著しく悪化させるというような問題を発生することはない。
【００４９】
図６は、図１に示す装置の動作を説明するためのフローチャートである。図６において、ステップＳ６１で開始され、ステップＳ６２で映像信号の種別の判別処理が行なわれ。すなわち、映像信号がプルダウン変換方式で生成された信号であるか否か、プルダウン変換方式で生成された信号である場合に、２−３プルダウン変換方式か２−２プルダウン変換方式かの判別がなされる。
【００５０】
ステップＳ６２でプルダウン変換方式で生成された映像信号であると判別された場合には、ステップＳ６３でプルダウン変換のシーケンシャルに対応した順次走査信号への変換処理が行なわれる。
また、ステップＳ６２でプルダウン変換方式で生成された映像信号ではないと判別された際には、ステップＳ６５で通常の順次走査信号への変換処理が行なわれる。
ステップＳ６４とＳ６５で順次走査方式に変換された映像信号は、ステップＳ６６で、垂直の圧縮あるいは伸張処理が施され、次いでステップＳ６７でインターレース信号への変換処理が行なわれ、次いでステップＳ６８でフィールド倍速処理が実行されてステップ  Ｓ６９で処理を終了する。
【００５１】
なお、通常の順次走査信号への変換処理は、以上の説明では、フィールド間の加算処理によるものであるとしているが、当然ながらそれに限定されるものではない。
図７は、本発明の映像信号処理装置の他の実施の形態を示すブロック図である。図７に示す実施の形態においては、２−２，２−３プルダウン対応順次走査変換部の出力とフィールド倍速変換部１５の出力を選択して出力することが可能なスイッチを設けたことを特徴としている。図７において、図１に示す回路の同一構成部分に同一符号を付す。
【００５２】
すなわち、図７においては、２−２，２−３プルダウン対応順次走査変換部１２の出力をスイッチ７１の一方の入力端に接続し、フィールド倍速変換部１５の出力をスイッチ７１の他方の入力端に接続するように構成されている。このように構成することによって、２−２，２−３プルダウン対応順次走査変換部１２からの順次走査方式の映像信号と、フィールド倍速変換部１５からのインターレース信号を選択的に切換えて出力することができるようになるものである。
【００５３】
以上のように本発明の映像信号処理装置によれば、プルダウン変換方式によって生成された映像信号を含めて、インターレース映像信号を映像に乱れを与えることなく、順次走査方式の映像信号に変換でき、それによって垂直伸張あるいは圧縮処理を施しても画質を著しく悪化させることのない装置を提供することができるものである。
【００５４】
なお、本発明は、以上述べた実施の形態に限定されるものではなく、趣旨を逸脱しない範囲で種々変更することが可能である。たとえば、水平の圧縮・伸張に関して、圧縮・伸張処理部１３で行なう必要はなく、インターレース映像信号の過程で圧縮・伸張処理を施すように構成したほうが、映像信号の処理速度が半分になるため、処理が簡単になり、回路設計も容易になるものである。
【００５５】
【発明の効果】
以上のように、本発明の映像信号処理装置によれば、プルダウン変換方式によって生成された映像信号を含めて、インターレース映像信号を映像に乱れを与えることなく、順次走査方式の映像信号に変換でき、それによって垂直伸張あるいは圧縮処理を施しても画質を著しく悪化させることのない装置を提供することができるものである。
【図面の簡単な説明】
【図１】本発明に係る映像信号処理装置の一実施の形態を示す回路構成図。
【図２】図１に示す装置の要部の動作を説明するための構成図。
【図３】図１に示す装置の要部の動作を説明するための構成図。
【図４】図１に示す装置の要部の回路構成を示す図。
【図５】図１に示す装置の要部の回路構成を示す図。
【図６】図１に示す装置の動作を説明するためのフローチャート。
【図７】本発明に係る映像信号処理装置の他の実施の形態を示す回路構成図。
【図８】垂直伸張処理を行なう過程を説明するための構成図。
【図９】２−３プルダウン変換方式でインターレース映像信号を生成する過程を説明するための構成図。
【図１０】２−２プルダウン変換方式でインターレース映像信号を生成する過程を説明するための構成図。
【符号の説明】
１１…入力端子
１２…２−２，２−３プルダウン対応順次走査変換部
１３…圧縮・伸張処理部
１４…順次走査−インターレース走査変換部
１５…フィールド倍速変換部
１６…出力端子
【図１】
2005045470.tif 000003
【図２】
2005045470.tif 000004
【図３】
2005045470.tif 000005
【図４】
2005045470.tif 000006
【図５】
2005045470.tif 000007
【図６】
2005045470.tif 000008
【図７】
2005045470.tif 000009
【図８】
2005045470.tif 000010
【図９】
2005045470.tif 000011
【図１０】
2005045470.tif 000012