(57)【要約】    【課題】  十分なソース・ドレイン間の耐圧を有する、高性能な薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供することを目的とする。    【解決手段】  基板（１１）上に起点部（１２５）を形成する起点部形成工程と、起点部が形成された基板上に膜厚ｔ（μｍ）の半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行い、起点部（１２５）を略中心とする略単結晶粒を形成する熱処理工程と、半導体膜をパターニングし、トランジスタ領域（１３３）を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜（１４）及びゲート電極（１５）を形成してチャネル長Ｌ（μｍ）の薄膜トランジスタを形成する素子形成工程と、を含み、半導体膜形成工程と素子形成工程では、半導体膜の膜厚ｔと前記チャネル長Ｌが７＊ｔ≦Ｌを満たすように半導体膜および薄膜トランジスタを形成する。【選択図】  図５
2005340466.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一方の表面が絶縁性の基板に半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
前記基板上に半導体膜の結晶化の際の起点となるべき起点部を形成する起点部形成工程と、
前記起点部が形成された前記基板上に膜厚ｔの半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
前記半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成してチャネル長Ｌの薄膜トランジスタを形成する素子形成工程と、を含み、
前記半導体膜の膜厚ｔと前記チャネル長Ｌが、７＊ｔ≦Ｌという関係を満たしていることを特徴とする半導体装置の製造方法。
【請求項２】
前記起点部は、前記基板に形成された凹部である、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱処理工程は、レーザ照射によって行われる、請求項１または２のいずれかに記載の半導体装置の製造方法。
【請求項４】
基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、
前記半導体膜は、前記基板上に設けられた起点部を起点として形成された略単結晶粒を含んでおり、
前記半導体膜の膜厚ｔに対して、前記薄膜トランジスタのチャネル長Ｌは、７＊ｔ≦Ｌという関係を満たすようにパターニングされていることを特徴とする半導体装置。
【請求項５】
前記起点部は、前記基板に形成された凹部である、請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、集積回路及び電子機器に関する。
【背景技術】
【０００２】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細孔を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの結晶粒を形成する技術が提案されている。このような技術は、例えば、文献「Single Crystal Thin Film Transistors；IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258」（非特許文献１）、文献「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass；R.Ishihara et al. , proc.SPIE 2001, vol.4295 pp14-23」（非特許文献２）などに記載されている。
【０００４】
この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、１つの薄膜トランジスタの形成領域（特に、チャネル形成領域）に結晶粒界が入り込まないようにすることが可能となる。これにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【非特許文献１】「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258
【非特許文献２】「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」, R. Ishihara et al. , proc.SPIE 2001, vol.4295, pp14-23
【非特許文献３】「0.5μm-Gate Poly-Si TFT Fabrication on Large Glass Substrate」, C. Iriguchi et al. ,AM-LCD 03, pp9-12
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで前記非特許文献１および非特許文献２に記載の方法で得られる結晶粒は、前記微細孔上に堆積するシリコン膜の膜厚を厚くし、かつ比較的大きなエネルギー密度を有するレーザ照射を施すことによって、その粒径が大きくなることが非特許文献２や本願発明者らの実験によって確認されている。
【０００６】
また形成された結晶粒は、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得るが、不規則粒界を含まない、いわゆる「略単結晶粒」とみなすことができる。規則粒界はシリコンのエネルギーバンドギャップ中において、ミッドギャップ近傍の深いエネルギー準位付近に捕獲準位を形成しないため、そこに形成する薄膜トランジスタに与える電気的な特性、特に閾値下特性に対する影響は軽微である。しかしながら規則粒界は結晶欠陥の一種であることから、薄膜トランジスタの電気的特性のばらつきや安定性の観点から、結晶粒内に含まれる規則粒界の数は少ないことが製造上望ましい。本願発明者らの実験によると、シリコン膜の膜厚が厚い方が結晶粒内の対応粒界の数は比較的少ないことが確認されている。
【０００７】
よってシリコン膜厚を厚くすることにより、大粒径の結晶粒が得られ、かつ結晶粒内の規則粒界の数を少なくできる。これによって例えば単一の結晶粒内に薄膜トランジスタを単数または複数形成することが可能となり、また良好な特性を有する薄膜トランジスタを安定的に形成することができる。
【０００８】
一方、薄膜トランジスタにおいても微細化技術が進み、例えば文献「0.5μm-Gate Poly-Si TFT Fabrication on Large Glass Substrate 」, C.Iriguchi et al. ,AM-LCD 03, pp9-12（上記非特許文献３）では、１μｍ以下のチャネル長を有する微細な薄膜トランジスタの形成技術について報告されている。薄膜トランジスタの微細化は、薄膜トランジスタのオン電流の増大に寄与する高性能化技術であるとともに、回路の集積度の向上に寄与する技術である。
【０００９】
しかしながら半導体層となるシリコン膜厚がある程度以上厚いまま、単にチャネル長の減少による薄膜トランジスタの微細化を行った場合、短チャネル効果によってソース・ドレイン間の耐圧が低下し、正常な素子として回路などに使用することができないものとなる。
【００１０】
よって本発明は、十分なソース・ドレイン間の耐圧を有する、高性能な薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明は、少なくとも一方の表面が絶縁性の基板に半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、基板上に半導体膜の結晶化の際の起点となるべきの起点部を形成する起点部形成工程と、起点部が形成された基板上に膜厚ｔの半導体膜を形成する半導体膜形成工程と、半導体膜に熱処理を行い、起点部を略中心とする略単結晶粒を形成する熱処理工程と、半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、トランジスタ領域上にゲート絶縁膜及びゲート電極を形成してチャネル長Ｌの薄膜トランジスタを形成する素子形成工程と、を含み、半導体膜の膜厚ｔと前記チャネル長Ｌが、７＊ｔ≦Ｌという関係を満たすように前記半導体膜および前記ゲート電極を形成する。
【００１２】
上記方法によれば、起点部を起点として半導体膜として高性能な略単結晶粒が形成されるが、その膜厚は薄膜トランジスタのチャネル長に対してある一定以下の膜厚になるように形成される。出願人の調査によれば、上記関係を有する範囲に半導体膜の膜厚ｔとチャネル長Ｌとを調整すれば、短チャネル効果によるソース・ドレイン間の耐圧の低下が発生しない範囲で、半導体膜を厚くすることができ、高性能で安定した回路動作を実現する薄膜トランジスタを形成することが可能になる。
【００１３】
なお、「起点部」とは結晶成長における起点であり、熱処理によって起点部から略単結晶粒の結晶が成長していく部分である。
【００１４】
「半導体膜」とは、例えば多結晶半導体膜やアモルファス半導体膜を含む。
【００１５】
「略中心」とは幾何的に中心という意味ではなく、上記したように結晶成長の起点となるがために成長直後の略単結晶粒の中程に位置することになるという意味である。
【００１６】
「略単結晶粒」とは、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得るが、不規則粒界を含まないものをいう。
【００１７】
また、「起点部」は、例えば、基板に形成された凹部である。凹部上に形成しておくと熱処理過程により凹部の底部から結晶成長が生じるからである。このとき凹部の径は、凹部の底部から結晶成長が生じる多結晶半導体の一つの結晶粒の粒径と同等か少し小さい径を有することが好ましい。
【００１８】
また、熱処理工程は、レーザ照射によって行われることは好ましい。レーザ照射によれば、一部の半導体膜に効率よくエネルギーを供給し、一部のみを融解させることによって略単結晶粒を成長させやすいからである。
【００１９】
また本発明は、基板上に形成された半導体膜を用いて形成される薄膜トランジスタを含んで構成される半導体装置であって、半導体膜は、基板上に設けられた起点部を起点として形成された略単結晶粒を含んでおり、前記半導体膜の膜厚ｔに対して、前記薄膜トランジスタのチャネル長Ｌは、７＊ｔ≦Ｌという関係を満たすようにパターニングされている半導体装置でもある。当該半導体装置は、例えば上記した半導体装置の製造方法によって製造されるものであり、半導体膜の膜厚ｔが、チャネル長Ｌに対してある一定以下の膜厚であることによって、短チャネル効果によるソース・ドレイン間の耐圧の減少を防ぐことができ、良好な特性を有する薄膜トランジスタを形成することが可能である。
【００２０】
ここで、起点部は、基板に形成された凹部であることが好ましい。凹部上に形成しておくと熱処理過程により凹部の底部から結晶成長が生じるからである。このとき凹部の径は、凹部の底部から結晶成長が生じる多結晶半導体の一つの結晶粒の粒径と同等か少し小さい径を有することが好ましい。
【発明を実施するための最良の形態】
【００２１】
次に本発明を実施するための好適な実施形態を、図面を参照しながら説明する。
< 第１の実施の形態 >
< 構成 >
以下、本発明の実施の形態について図面を参照して説明する。
【００２２】
本実施形態の製造方法は、（１）基板上に半導体膜であるシリコン膜の結晶化の起点となる本発明の凹部としての微細孔を形成する工程と、（２）微細孔からシリコン結晶粒を成長・形成させる工程と、（３）前記シリコン結晶粒を含むシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【００２３】
（１）微細孔形成工程
図１（ａ）に示すように、ガラス基板１１上に下地絶縁膜としての酸化シリコン膜１２１を形成する。膜厚はたとえば２００ｎｍ程度である。次に前記下地絶縁膜１２１上に第一絶縁膜１２２として酸化シリコン膜を膜厚５５０ｎｍで形成する。次に前記第一絶縁膜１２２に直径１μｍ程度以下の孔１２３を形成する（図１（ｂ））。孔１２３の形成手法としては、マスクを用いて前記第一絶縁膜１２２用上に塗布したフォトレジスト膜を露光、現像して、前記孔１２３の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を第一絶縁膜１２２上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、前記フォトレジスト膜を除去することによって形成することができる。次に前記孔を含む前記第一絶縁膜１２２上に、第二絶縁膜１２４としての酸化シリコン膜を形成する（図１（ｃ））。このとき第二絶縁膜１２４の堆積膜厚を調整することによって、前記孔１２３の直径を狭め、直径２０ｎｍから１５０ｎｍ程度の本発明の凹部としての微細孔１２５を形成する。
【００２４】
これら下地絶縁膜１２１、第一絶縁膜１２２、第二絶縁膜１２４（これらの層を併せて絶縁層１２とも呼ぶ）はいずれも例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）やシラン（ＳｉＨ4）ガスを原料として用いたＰＥＣＶＤ法により形成可能である。
【００２５】
（２）結晶粒形成過程
図１（ｄ）に示すように、ＬＰＣＶＤ法やＰＥＣＶＤ法などの製膜法によって、前記第二絶縁膜１２４である酸化シリコン膜上及び前記微細孔１２５内に、半導体膜として用いる非晶質シリコン膜１３０を形成する。この非晶質シリコン膜１３０の膜厚ｔ（μｍ）は、０．０５〜０．３μｍ程度の膜厚に形成することが好適であるが、後に述べる薄膜トランジスタ形成工程におけるチャネル長Ｌ（μｍ）に対して、７＊ｔ≦Ｌを満たす膜厚にすることが望ましい。
【００２６】
また、７＊ｔ≦Ｌを満たす膜厚より厚い膜厚を堆積し、後にこの関係式を満たすようにシリコン膜を薄膜化してもよい。これについては後に説明する。
【００２７】
さらに、非晶質シリコン膜１３０に代えて、多結晶シリコン膜を形成してもよい（これらを総称してシリコン膜１３という）。なお、これらシリコン膜１３をＬＰＣＶＤ法やＰＥＣＶＤ法により形成した場合には、形成されるシリコン膜１３中の水素含有量が比較的に多くなる場合がある。このような場合には、後述するレーザ照射時にシリコン膜１３のアブレーションが生じないようにするために、当該シリコン膜の水素含有量を低くする（好適には１％以下）ための熱処理を行うとよい。
【００２８】
次に、図１（ｅ）に示すように、前記シリコン膜１３に対してレーザ照射ＬＡを行う。このレーザ照射は、例えば、波長３０８ｎｍ、パルス幅２０〜３０ｎｓのＸｅＣｌパルスエキシマレーザ、またはパルス幅２００ｎｓ程度のＸｅＣｌエキシマレーザを用いて、エネルギー密度が０．４〜２．０Ｊ／ｃｍ2 程度となるように行うことが好適である。このような条件で照射したレーザは、そのほとんどがシリコン膜の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ-1と比較的に大きいためである。
【００２９】
レーザ照射ＬＡの条件を適宜に選択することにより、シリコン膜を、微細孔１２５内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これによりレーザ照射後のシリコンの結晶成長は微細孔の底部近傍で先に始まり、シリコン膜１３の表面付近、すなわち略完全溶融状態の部分へ進行する。レーザ照射ＬＡのエネルギーがこれよりやや強く、微細孔１２５内の底部に非溶融状態の部分が残らない場合においても、略完全溶融状態であるシリコン膜１３の表面付近と、微細孔１２５の底部との間に生じる温度差により、やはりレーザ照射後のシリコンの結晶成長は微細孔１２５の底部近傍で先に始まり、先と同様にシリコン膜１３の表面付近、すなわち略完全溶融状態の部分へ進行し得る。
【００３０】
シリコン結晶成長の初期段階では、微細孔１２５の底部においていくつかの結晶粒が発生し得る。このとき、微細孔１２５の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、微細孔１２５の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、シリコン膜１３の略完全溶融状態の部分では、図２に示すように、微細孔１２５の上部に到達した１個の結晶粒を核として結晶成長が進行するようになり、図３（ａ）や図３（ｂ）に示すように、微細孔１２５を略中心とした大粒径のシリコン略単結晶粒１３１を規則的に配列してなるシリコン膜を形成可能となる。
【００３１】
ここでシリコン略単結晶粒とは、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得るが、不規則粒界を含まないものを言う。一般に不規則粒界は多くのシリコン不対電子を含むため、そこに形成する薄膜トランジスタの特性の低下や特性のばらつきの大きな要因となるが、本手法によって形成されるシリコン略単結晶粒にはそれを含まないため、この中に薄膜トランジスタを形成することで、優れた特性を有する薄膜トランジスタが実現可能となる。しかしここで、前記微細孔１２５の直径が１５０ｎｍ程度以上の大きい直径を有する微細孔である場合は、微細孔１２５底部で発生した複数の結晶粒が微細孔上部まで成長して到達し、その結果、前記微細孔１２５を略中心として形成されるシリコン結晶粒には不規則粒界を含むことになる。
【００３２】
なお上述したレーザ照射ＬＡによる結晶化の際に、特にパルス幅の長いＸｅＣｌエキシマレーザを用いることが望ましい。これにより前記シリコン膜１３の膜厚が比較的薄い場合でも、レーザ照射によるシリコン膜１３の溶融時間を長くすることができ、微細孔１２５を起点に結晶成長するシリコン略単結晶粒１３１の粒径を比較的大きくすることができる。
【００３３】
また上述のレーザ照射ＬＡの際に（図１（ｅ））、併せてガラス基板１１を加熱することも好ましい。例えば、ガラス基板を載置するステージによって当該ガラス基板の温度が２００℃〜４００℃程度となるように加熱処理を行うとよい。このように、レーザ照射と基板加熱とを併用することにより、各シリコン略単結晶粒１３１の結晶粒径を更に大粒径化することが可能となる。基板加熱を併用することにより、当該加熱を行わない場合に比較してシリコン略単結晶粒１３１の粒径を概ね１．５倍〜２倍程度にすることができる。更には、基板加熱の併用によって結晶化の進行が緩やかになるため、シリコン略単結晶粒の結晶性がより向上するという利点もある。
【００３４】
このようにガラス基板１１上の所望の場所に微細孔１２５を形成しておくことで、レーザ照射後には前記微細孔１２５を略中心として、比較的結晶性の優れたシリコン略単結晶粒１３１を形成することが可能となる。
【００３５】
ここで前述の非晶質シリコン膜１３０堆積時に、７＊ｔ≦Ｌを満たす膜厚より厚い非晶質シリコン膜を堆積した場合には、上述のレーザ照射ＬＡによる結晶化の後に、シリコン略単結晶粒１３１の薄膜化を行う。薄膜化する手法としては、例えば石英基板などの耐熱性のある基板を用いている場合には、熱酸化によりシリコン略単結晶粒１３１の表面を酸化し、その後、沸酸などによりエッチングする方法がある。またＣＭＰ（Chamical and Mechanical Polishing）を用いてシリコン略単結晶粒１３１の表面を機械・化学的に削り薄くする手法がある。これらにより、基板上に形成されたシリコン略単結晶粒１３１の膜厚を７＊ｔ≦Ｌを満たす膜厚にでき、また同時にシリコン略単結晶粒１３１の表面凹凸を平坦にすることも可能となる。
【００３６】
上述したシリコン膜を用いて形成される薄膜トランジスタの構造について説明する。現状では、微細孔１２５を起点とした結晶化を行うことにより得られるシリコン略単結晶粒１３１の結晶粒径はシリコン膜１３の膜厚やレーザ照射ＬＡのエネルギー密度に依存し、最大で６μｍから７μｍ程度が得られる。
【００３７】
微細孔１２５の配置とシリコン略単結晶粒１３１の形状との関係を説明する。
【００３８】
図３（ａ）に示すように、微細孔１２５を結晶粒径と同程度以下の間隔で複数個配置することにより、複数のシリコン略単結晶粒１３１が互いに接するように形成することができる。このときの微細孔１２５の配置方法は問わないが、例えば図３（ａ）に示すように左右上下に等間隔に微細孔１２５を配置する方法や、図３（ｂ）に示すように、近接する微細孔１２５が全て等間隔になるように配置する方法などが考えられる。図３（ａ）のように微細孔１２５を配置した場合には、方形状のシリコン略単結晶粒１３１が得られ、図３（ｂ）のように微細孔１２５を配置した場合には、六角形のシリコン略単結晶粒１３１が得られる。
【００３９】
（３）薄膜トランジスタ形成工程
次に、薄膜トランジスタＴを形成する工程について説明する。図４及び図５は、薄膜トランジスタＴを形成する工程を説明する説明図であり、図４は完成後の薄膜トランジスタの平面図、図５（ａ）〜図５（ｃ）は図４に示すＢ−Ｂ’方向の断面図を示している。
【００４０】
図３（ａ）や図３（ｂ）のように複数のシリコン略単結晶粒１３１が並んだシリコン膜に対し、パターニングを行う。例えば、図４に示すように、薄膜トランジスタの形成に不要となる部分を除去し整形するよう、シリコン膜のパターニングを行う。このとき、薄膜トランジスタのチャネル形成領域１３５となる部分には、微細孔１２５及びその近傍を含まないようにすることが望ましい。これは微細孔１２５及びその周辺は規則粒界が多いためである。またソース領域及びドレイン領域１３４となる部分、特には後の工程でコンタクトホールが形成される場所に相当するソース領域及びドレイン領域１３４においても、前記略単結晶が配置されていることが好ましい。
【００４１】
次に、図５（ａ）に示すように、第二絶縁膜である酸化シリコン膜１２４（１２）及びパターニングされたシリコン膜１３３の上面に、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）または平行平板型のＰＥＣＶＤ法等によって酸化シリコン膜１４を形成する。この酸化シリコン膜１４は、薄膜トランジスタのゲート絶縁膜として機能し、膜厚は１０ｎｍ〜１５０ｎｍ程度が好ましい。
【００４２】
次に、図５（ｂ）に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、チャネル長がＬ（μｍ）となるようにゲート電極１５及びゲート配線膜を形成する。そして、このゲート電極１５をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１３３にソース領域及びドレイン領域１３４並びにチャネル形成領域１３５を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、４５０℃程度の温度で熱処理を行うことにより、不純物元素の打ち込みによって損傷したシリコン結晶粒の結晶性回復及び不純物元素の活性化を行う。
【００４３】
次に、図５（ｃ）に示すように、ゲート絶縁膜１４である酸化シリコン膜及びゲート電極１５の上面に、ＰＥＣＶＤ法などの製膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜１６を形成する。この酸化シリコン膜１６は層間絶縁膜として機能する。次に、この層間絶縁膜１６とゲート絶縁膜１４を貫通してソース領域及びドレイン領域のそれぞれに至るコンタクトホール１６１・１６２を形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極１８１及びドレイン電極１８２を形成する。
【００４４】
ここで前記コンタクトホール１６１・１６２の場所に位置し、ソース電極１８１及びドレイン電極１８２と接触するシリコン膜１３３部分も、前記微細孔１２５からの成長によるシリコン略単結晶粒１３１が配置されていることが望ましい。これはシリコン略単結晶粒部分は不純物元素の活性化によって低抵抗化が図られるため、金属膜であるソース電極１８１及びドレイン電極１８２とシリコン膜１３３との良好な電気的接合が可能になるためである。
以上に説明した製造方法によって、本実施形態の薄膜トランジスタが形成される。
【００４５】
図６に本実施形態によって形成された薄膜トランジスタの特性データの一例を示す。薄膜トランジスタのシリコン膜１３３の膜厚ｔ（μｍ）は０．１５μｍで、グラフの横軸にチャネル長Ｌ（μｍ）、縦軸はソース・ドレイン間の電圧を０Ｖから３Ｖまで変化させたときの閾値下特性の傾き：Ｓ値（Ｖ／ｄｅｃ．）の増加量である。図６に示すように、７＊ｔ≦Ｌの関係式を満たすチャネル長が約１μｍ以上の薄膜トランジスタでは、ソース・ドレイン間の印加電圧に対して耐圧は確保され、Ｓ値の増加は軽微なものに留まっている。これに対して、７＊ｔ≦Ｌの関係式を満たさないチャネル長が約１μｍ未満の薄膜トランジスタでは、ソース・ドレイン間でパンチ・スルーが発生し、それに伴ったドレイン電流の増加、およびＳ値の増加が顕著となる。このような耐圧の減少は、薄膜トランジスタを用いたデバイスの異常動作などを引き起こす。
【００４６】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００４７】
図７は、本実施形態の電気光学装置の一例である表示装置１の接続状態を示す図である。図７に示すように、表示装置１は、表示領域内に画素領域Ｇを配置して構成される。画素領域Ｇは有機ＥＬ発光素子ＯＥＬＤを駆動する薄膜トランジスタＴ１〜Ｔ４を使用している。薄膜トランジスタＴ１〜Ｔ４は上述した実施形態の製造方法によって製造されたものが使用される。ドライバ領域２からは、発光制御線Ｖgp及び書き込み制御線Ｖselが各画素領域Ｇに供給されている。ドライバ領域３からは、電流線Ｉdata及び電源線Ｖddが各画素領域Ｇに供給されている。書き込み制御線Ｖselと定電流線Ｉdataを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光制御線Ｖgpを制御することにより発光が制御される。また、本実施形態の製造方法によって製造される薄膜トランジスタは、ドライバ領域２及び３を構成するトランジスタとしても使用可能であり、特にドライバ領域２や３に含まれる発光制御線Ｖgp及び書き込み制御線Ｖselを選択するバッファー回路など大電流が必要とされる用途に有用である。
【００４８】
図８は、表示装置１を適用可能な電子機器の例を示す図である。上述した表示装置１は、種々の電子機器に適用可能である。
【００４９】
図８（ａ）は携帯電話への適用例であり、当該携帯電話２０は、アンテナ部２１、音声出力部２２、音声入力部２３、操作部２４、及び本発明の表示装置１を備えている。このように本発明の表示装置１は携帯電話の表示部として利用可能である。
【００５０】
図８（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ３０は、受像部３１、操作部３２、音声入力部３３、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、ビデオカメラやデジタルカメラ等のファインダや表示部として利用可能である。
【００５１】
図８（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ４０は、カメラ部４１、操作部４２、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、コンピュータ装置の表示部として利用可能である。
【００５２】
図８（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ５０は、バンド５１、光学系収納部５２及び本発明の表示装置１を備えている。このように本発明の表示装置１はヘッドマウントディスプレイ等の画像表示源として利用可能である。
【００５３】
図８（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター６０は、筐体６１に、光源６２、合成光学系６３、ミラー６４、６５、スクリーン６６、及び本発明の表示装置１を備えている。このように本発明の表示装置１はリア型プロジェクターの画像表示源として利用可能である。
【００５４】
図８（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター７０は、筐体７２に光学系７１及び本発明の表示装置１を備え、画像をスクリーン７３に表示可能になっている。このように本発明の表示装置１はフロント型プロジェクターの画像表示源として利用可能である。
【００５５】
本発明のトランジスタを使用した表示装置１は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００５６】
なお、上述した実施形態にかかる半導体装置の製造方法と素子転写技術とを組み合わせることも可能である。具体的には、上述した実施形態にかかる方法を適用して、転写元となる第１基板上に半導体装置を形成した後に、当該半導体装置を転写先となる第２基板上に転写（移動）する。これにより、第１基板については、半導体膜の成膜やその後の素子形成に都合のよい条件（形状、大きさ、物理的特性等）を備えた基板を用いることができるので、当該第１基板上に微細かつ高性能な半導体素子を形成することが可能となる。また、第２基板については、素子形成プロセス上の制約を受けることがなく、大面積化が可能となると共に、合成樹脂やソーダガラス等からなる安価な基板や可撓性を有するプラスチックフィルム等、幅広い選択肢から所望のものを用いることが可能となる。したがって、微細かつ高性能な薄膜半導体素子を大面積の基板に容易に（低コストに）形成することが可能となる。
【図面の簡単な説明】
【００５７】
【図１】微細孔の形成、及びシリコン略単結晶粒を形成する工程を説明する説明図である。
【図２】シリコン略単結晶粒を形成する工程について説明する説明図である。
【図３】シリコン略単結晶粒が形成された場合に、微細孔の配置とその配置に対応して形成される略単結晶粒の形状との関係を説明する平面図である。
【図４】薄膜トランジスタについて、主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）に着目し、それ以外の構成を省略して示した平面図である。
【図５】薄膜トランジスタを形成する工程を説明する説明図である。
【図６】形成された薄膜トランジスタの特性を説明する説明図である。
【図７】電気光学装置の一例である表示装置の接続状態を示す図である。
【図８】表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
【００５８】
１１…ガラス基板、  １２（１２１、１２２、１２４）、１４、１６…酸化シリコン膜、  １２３…孔、  １２５…微細孔（凹部）、  １３、１３０…シリコン膜、  １３１…シリコン結晶粒、  １３２…結晶粒界、  １３３…半導体膜（トランジスタ領域）、  １５…ゲート電極、  １３４…ソース領域及びドレイン領域、  １３５…チャネル形成領域、  １…表示装置
【図１】
2005340466.tif 000003
【図２】
2005340466.tif 000004
【図３】
2005340466.tif 000005
【図４】
2005340466.tif 000006
【図５】
2005340466.tif 000007
【図６】
2005340466.tif 000008
【図７】
2005340466.tif 000009
【図８】
2005340466.tif 000010