(57)【要約】【課題】  ＡＧＣ回路の出力信号の歪みを低減し、かつ応答速度を高める。【解決手段】  振幅検出回路２０において、移相器２１がＡＧＣ回路２から出力される交流信号を入力として、位相差を有する交流信号ｄ１，ｄ２を出力する。移相器２１から出力される交流信号ｄ１を全波整流器２２−１で全波整流し、移相器２１から出力される交流信号ｄ２を全波整流器２２−２で全波整流する。平均化回路２３で全波整流器２２−１，２２−２の出力信号を平均して振幅検出信号を生成する。位相のずれた２つの全波整流波形を平均化した信号を振幅検出信号として用いるので、この振幅検出信号のＤＣ電圧変動は小さくなり、ＡＧＣ回路２のゲイン変動を減らし、ＡＧＣアンプ回路の出力信号の振幅歪みを改善することができる。同時に、平滑コンデンサを用いていないので、フィードバック回路の時定数はそのままなので、ＡＧＣアンプ回路のＡＧＣの応答速度は、十分に速い。【選択図】        図１
2005303939.tif 000002
【特許請求の範囲】
【請求項１】
振幅検出対象の交流信号を基に位相差を有する複数の交流信号を生成し、前記位相差を有する複数の交流信号に対して同じ波形処理を施して平均化することにより振幅検出信号を得る振幅検出方法。
【請求項２】
前記波形処理は全波整流処理を含む請求項１記載の振幅検出方法。
【請求項３】
前記波形処理は２乗処理を含む請求項１または２記載の振幅検出方法。
【請求項４】
ＡＧＣ回路から出力される交流信号を基に位相差を有する複数の交流信号を生成し、前記位相差を有する複数の交流信号に対して同じ波形処理を施して平均化することにより振幅検出信号を得、前記振幅検出信号を前記ＡＧＣ回路に利得制御信号として与えるＡＧＣ回路の利得制御方法。
【請求項５】
前記波形処理は全波整流処理を含む請求項４記載のＡＧＣ回路の利得制御方法。
【請求項６】
前記波形処理は２乗処理を含む請求項４または５記載のＡＧＣ回路の利得制御方法。
【請求項７】
振幅検出対象の交流信号を入力として、位相差を有する複数の交流信号を出力する移相器と、前記移相器から出力される前記複数の交流信号をそれぞれ全波整流する複数の全波整流器と、前記複数の全波整流器の出力信号を平均して振幅検出信号を生成する平均化回路とを備えた振幅検出回路。
【請求項８】
振幅検出対象の交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、前記移相器から出力される前記第１の交流信号を全波整流する第１の全波整流器と、前記移相器から出力される前記第２の交流信号を全波整流する第２の全波整流器と、前記第１および第２の全波整流器の出力信号を平均して振幅検出信号を生成する平均化回路とを備えた振幅検出回路。
【請求項９】
前記第１および第２の交流信号の位相差φは４５°＜φ＜１３５°の範囲の値である請求項８記載の振幅検出回路。
【請求項１０】
振幅検出対象の交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、前記移相器から出力される前記第１および第２の交流信号を２乗平均して振幅検出信号を生成する２乗平均化回路とを備えた振幅検出回路。
【請求項１１】
振幅検出対象の交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、前記移相器から出力される前記第１の交流信号を全波整流する第１の全波整流器と、前記移相器から出力される前記第２の交流信号を全波整流する第２の全波整流器と、前記第１および第２の全波整流器の出力信号を２乗平均して振幅検出信号を生成する２乗平均化回路とを備えた振幅検出回路。
【請求項１２】
前記第１および第２の交流信号の位相差は９０°である請求項１０または１１記載の振幅検出回路。
【請求項１３】
交流入力信号を入力し利得制御信号に応じた利得で増幅して出力するＡＧＣ回路と、前記ＡＧＣ回路から出力される交流信号の振幅に相当する振幅検出信号を生成して前記ＡＧＣ回路へ前記利得制御信号として与える振幅検出回路とを備え、
前記振幅検出回路は、前記ＡＧＣ回路から出力される交流信号を入力として、位相差を有する複数の交流信号を出力する移相器と、前記移相器から出力される前記複数の交流信号をそれぞれ全波整流する複数の全波整流器と、前記複数の全波整流器の出力信号を平均して前記振幅検出信号を生成する平均化回路とを備えたＡＧＣアンプ回路。
【請求項１４】
交流入力信号を入力し利得制御信号に応じた利得で増幅して出力するＡＧＣ回路と、前記ＡＧＣ回路から出力される交流信号の振幅に相当する振幅検出信号を生成して前記ＡＧＣ回路へ前記利得制御信号として与える振幅検出回路とを備え、
前記振幅検出回路は、前記ＡＧＣ回路から出力される交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、前記移相器から出力される前記第１の交流信号を全波整流する第１の全波整流器と、前記移相器から出力される前記第２の交流信号を全波整流する第２の全波整流器と、前記第１および第２の全波整流器の出力信号を平均して前記振幅検出信号を生成する平均化回路とを備えたＡＧＣアンプ回路。
【請求項１５】
前記第１および第２の交流信号の位相差φは４５°＜φ＜１３５°の範囲の値である請求項１４記載のＡＧＣアンプ回路。
【請求項１６】
交流入力信号を入力し利得制御信号に応じた利得で増幅して出力するＡＧＣ回路と、前記ＡＧＣ回路から出力される交流信号の振幅に相当する振幅検出信号を生成して前記ＡＧＣ回路へ前記利得制御信号として与える振幅検出回路とを備え、
前記振幅検出回路は、前記ＡＧＣ回路から出力される交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、前記移相器から出力される前記第１および第２の交流信号を２乗平均して前記振幅検出信号を生成する２乗平均化回路とを備えたＡＧＣアンプ回路。
【請求項１７】
交流入力信号を入力し利得制御信号に応じた利得で増幅して出力するＡＧＣ回路と、前記ＡＧＣ回路から出力される交流信号の振幅に相当する振幅検出信号を生成して前記ＡＧＣ回路へ前記利得制御信号として与える振幅検出回路とを備え、
前記振幅検出回路は、前記ＡＧＣ回路から出力される交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、前記移相器から出力される前記第１の交流信号を全波整流する第１の全波整流器と、前記移相器から出力される前記第２の交流信号を全波整流する第２の全波整流器と、前記第１および第２の全波整流器の出力信号を２乗平均して前記振幅検出信号を生成する２乗平均化回路とを備えたＡＧＣアンプ回路。
【請求項１８】
前記第１および第２の交流信号の位相差は９０°である請求項１６または１７記載のＡＧＣアンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流信号の振幅を検出する振幅検出方法、および振幅検出方法を用いてＡＧＣ回路の利得制御を行うＡＧＣ回路の利得制御方法に関するものである。
【０００２】
また、本発明は、交流信号の振幅を検出する振幅検出装置、および振幅検出装置を構成要素として含みＡＧＣ回路の利得制御を行うＡＧＣアンプ回路に関するものである。
【背景技術】
【０００３】
先行技術のＡＧＣアンプ回路は、入力した伝送信号（交流信号）の振幅の変動に対し、ある一定振幅の交流信号を出力する機能を有している。この機能を実現するために、ＡＧＣアンプ回路は、ＡＧＣ回路と、ＡＧＣ回路の出力信号の振幅を検出する振幅検出回路とを有し、振幅検出回路の振幅検出信号をＡＧＣ回路にフィードバックするという、自動利得制御（ＡＧＣ）機構を備えている。このとき、振幅検出回路の振幅検出信号のＤＣ電圧が一定でなく変動していると、フィードバックループの時定数は十分に速いので、ＡＧＣアンプ回路のゲインも変動してしまい、出力する伝送信号の波形が歪むことになる。
【０００４】
つぎに、平滑コンデンサを用いた先行技術のＡＧＣアンプ回路の構成を図８に示す。このＡＧＣアンプ回路は、入力端子１、ＡＧＣ回路２、出力端子３、および振幅検出回路１０から構成されている。
【０００５】
ＡＧＣ回路２は、入力端子１から入力された伝送信号ａを利得制御信号に応じたゲインで増幅して出力することにより、伝送信号ａの振幅の変動にかかわらず、出力信号ｂの振幅を一定にする。
【０００６】
ＡＧＣ回路２の出力信号ｂの振幅検出に用いる振幅検出回路１０は、振幅検出回路入力端子４、振幅検出回路出力端子５、全波整流回路１１および平滑コンデンサ１２から構成される。そして、この構成によって、ＡＧＣ回路２の出力信号ｂを全波整流し、さらに平滑することにより、出力信号ｂの振幅に相当する振幅検出信号ｃ１を出力する。この振幅検出信号ｃ１がＡＧＣ回路２に利得制御信号として与えられる。
【０００７】
図９に図８のＡＧＣアンプ回路の各部の動作波形を示す。図９（Ａ）には伝送信号ａの波形を示し、同図（Ｂ）にはＡＧＣ回路２の出力信号ｂの波形を示し、同図（Ｃ）には振幅検出回路１０の振幅検出信号ｃ１の波形を示し、同図（Ｄ）にはＡＧＣ回路２のゲインを示している。同図（Ｃ）において、破線は平滑コンデンサがない場合を示し、実線は平滑コンデンサがある場合を示している。
【０００８】
平滑コンデンサ１２を使用しないときには、ＡＧＣ回路２と振幅検出回路１０とからなるフィードバックループの時定数が速い（小さい）ので、振幅検出信号ｃ１の波形は、図９（Ｃ）の破線のように、全波整流回路の出力と同じ波形となり、ＡＧＣ回路１のゲインを大きく変動させてしまい、出力する伝送信号ｂの波形が歪む。これに対し、平滑コンデンサ１２を用いると、上記のフィードバックループの時定数が大きくなり、振幅検出信号ｃ１の波形は図９（Ｃ）の実線のようになって変動が減り、ＡＧＣアンプ回路のゲインも図９（Ｄ）に示すように変動が減るので、出力する伝送信号ｂの波形歪みを低減させる効果がある。
【特許文献１】特開平０８−１７２３３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図８の先行技術の構成では、この歪み改善のために、平滑コンデンサ１２を用いているので、フィードバックループの時定数が大きくなり、ＡＧＣアンプ回路の応答速度が低くなるという弊害が起こっている。
【００１０】
本発明の目的は、振幅検出信号の変動を抑制することができる振幅検出方法および振幅検出回路を提供することである。
【００１１】
本発明の目的は、応答速度の高い振幅検出方法および振幅検出回路を提供することである。
【００１２】
本発明の他の目的は、ＡＧＣ回路の出力信号の歪みを低減することができるＡＧＣ回路の利得制御方法およびＡＧＣアンプ回路を提供することである。
【００１３】
本発明の目的は、応答速度の高いＡＧＣアンプ回路を提供することである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、第１の発明の振幅検出方法は、振幅検出対象の交流信号を基に位相差を有する複数の交流信号を生成し、位相差を有する複数の交流信号に対して同じ波形処理を施して平均化することにより振幅検出信号を得る方法である。
【００１５】
この方法によれば、平滑コンデンサというような時定数を大きくする手段を必要とせず、振幅検出信号のＤＣ電圧を一定に近づけることができる。その結果、振幅検出信号の変動を抑制することができる。しかも、平滑コンデンサ等を使用する必要がないために振幅検出の応答速度を高めることができる。
【００１６】
上記第１の発明の振幅検出方法においては、波形処理としては例えば全波整流処理を含む。また、上記第１の発明の振幅検出方法においては、波形処理としては２乗処理を含んでいてもよい。
【００１７】
第２の発明のＡＧＣ回路の利得制御方法は、ＡＧＣ回路から出力される交流信号を基に位相差を有する複数の交流信号を生成し、位相差を有する複数の交流信号に対して同じ波形処理を施して平均化することにより振幅検出信号を得、振幅検出信号をＡＧＣ回路に利得制御信号として与える方法である。
【００１８】
この方法によれば、平滑コンデンサというような時定数を大きくする手段を必要とせず、振幅検出信号のＤＣ電圧を一定に近づけることができる。その結果、振幅検出信号の変動を抑制することができ、ＡＧＣ回路の出力信号の歪みを低減することができる。しかも、平滑コンデンサを使用する必要がないため、振幅検出の応答速度を高めることができ、したがってＡＧＣ回路の利得制御動作の応答速度を高めることができる。
【００１９】
上記の第２の発明のＡＧＣ回路の利得制御方法においては、波形処理としては例えば全波整流処理を含む。また、上記第２の発明のＡＧＣ回路の利得制御方法においては、波形処理としては２乗処理を含んでいてもよい。
【００２０】
第３の発明の振幅検出回路は、振幅検出対象の交流信号を入力として、位相差を有する複数の交流信号を出力する移相器と、移相器から出力される複数の交流信号をそれぞれ全波整流する複数の全波整流器と、複数の全波整流器の出力信号を平均して振幅検出信号を生成する平均化回路とを備えている。
【００２１】
この構成によれば、平滑コンデンサというような時定数を大きくする手段を必要とせず、振幅検出信号のＤＣ電圧を一定に近づけることができる。その結果、振幅検出信号の変動を抑制することができる。しかも、平滑コンデンサ等を使用する必要がないために振幅検出の応答速度を高めることができる。
【００２２】
第４の発明の振幅検出回路は、振幅検出対象の交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、移相器から出力される第１の交流信号を全波整流する第１の全波整流器と、移相器から出力される第２の交流信号を全波整流する第２の全波整流器と、第１および第２の全波整流器の出力信号を平均して振幅検出信号を生成する平均化回路とを備えている。
【００２３】
この構成によれば、平滑コンデンサというような時定数を大きくする手段を必要とせず、振幅検出信号のＤＣ電圧を一定に近づけることができる。その結果、振幅検出信号の変動を抑制することができる。しかも、平滑コンデンサ等を使用する必要がないために振幅検出の応答速度を高めることができる。
【００２４】
上記第４の発明の振幅検出回路においては、第１および第２の交流信号の位相差φは４５°＜φ＜１３５°の範囲の値であることが好ましい。
【００２５】
第５の発明の振幅検出回路は、振幅検出対象の交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、移相器から出力される第１および第２の交流信号を２乗平均して振幅検出信号を生成する２乗平均化回路とを備えている。
【００２６】
この構成によれば、平滑コンデンサというような時定数を大きくする手段を必要とせず、振幅検出信号のＤＣ電圧を一定に近づけることができる。その結果、振幅検出信号の変動を抑制することができる。しかも、平滑コンデンサ等を使用する必要がないために振幅検出の応答速度を高めることができる。
【００２７】
第６の発明の振幅検出回路は、振幅検出対象の交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、移相器から出力される第１の交流信号を全波整流する第１の全波整流器と、移相器から出力される第２の交流信号を全波整流する第２の全波整流器と、第１および第２の全波整流器の出力信号を２乗平均して振幅検出信号を生成する２乗平均化回路とを備えている。
【００２８】
この構成によれば、平滑コンデンサというような時定数を大きくする手段を必要とせず、振幅検出信号のＤＣ電圧を一定に近づけることができる。その結果、振幅検出信号の変動を抑制することができる。しかも、平滑コンデンサ等を使用する必要がないために振幅検出の応答速度を高めることができる。
【００２９】
上記第５および第６の発明の振幅検出回路においては、第１および第２の交流信号の位相差は９０°であることが好ましい。
【００３０】
このように構成すると、原理的に振幅検出信号の変動をなくすことができる。
【００３１】
第７の発明のＡＧＣアンプ回路は、交流入力信号を入力し利得制御信号に応じた利得で増幅して出力するＡＧＣ回路と、ＡＧＣ回路から出力される交流信号の振幅に相当する振幅検出信号を生成してＡＧＣ回路へ利得制御信号として与える振幅検出回路とを備え、
振幅検出回路は、ＡＧＣ回路から出力される交流信号を入力として、位相差を有する複数の交流信号を出力する移相器と、移相器から出力される複数の交流信号をそれぞれ全波整流する複数の全波整流器と、複数の全波整流器の出力信号を平均して振幅検出信号を生成する平均化回路とを備えている。
【００３２】
この構成によれば、平滑コンデンサというような時定数を大きくする手段を必要とせず、振幅検出信号のＤＣ電圧を一定に近づけることができる。その結果、振幅検出信号の変動を抑制することができ、ＡＧＣ回路の出力信号の歪みを低減することができる。しかも、平滑コンデンサを使用する必要がないため、振幅検出の応答速度を高めることができ、したがってＡＧＣ回路の利得制御動作の応答速度を高めることができる。
【００３３】
第８の発明のＡＧＣアンプ回路は、交流入力信号を入力し利得制御信号に応じた利得で増幅して出力するＡＧＣ回路と、ＡＧＣ回路から出力される交流信号の振幅に相当する振幅検出信号を生成してＡＧＣ回路へ利得制御信号として与える振幅検出回路とを備え、
振幅検出回路は、ＡＧＣ回路から出力される交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、移相器から出力される第１の交流信号を全波整流する第１の全波整流器と、移相器から出力される第２の交流信号を全波整流する第２の全波整流器と、第１および第２の全波整流器の出力信号を平均して振幅検出信号を生成する平均化回路とを備えている。
【００３４】
この構成によれば、第７の発明と同様の作用効果を有する。
【００３５】
第８の発明のＡＧＣアンプ回路においては、第１および第２の交流信号の位相差φは４５°＜φ＜１３５°の範囲の値であることが好ましい。
【００３６】
第９の発明のＡＧＣアンプ回路は、交流入力信号を入力し利得制御信号に応じた利得で増幅して出力するＡＧＣ回路と、ＡＧＣ回路から出力される交流信号の振幅に相当する振幅検出信号を生成してＡＧＣ回路へ利得制御信号として与える振幅検出回路とを備え、
振幅検出回路は、ＡＧＣ回路から出力される交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、移相器から出力される第１および第２の交流信号を２乗平均して振幅検出信号を生成する２乗平均化回路とを備えている。
【００３７】
この構成によれば、第７の発明と同様の作用効果を有する。
【００３８】
第１０の発明のＡＧＣアンプ回路は、交流入力信号を入力し利得制御信号に応じた利得で増幅して出力するＡＧＣ回路と、ＡＧＣ回路から出力される交流信号の振幅に相当する振幅検出信号を生成してＡＧＣ回路へ利得制御信号として与える振幅検出回路とを備え、
振幅検出回路は、ＡＧＣ回路から出力される交流信号を入力として、位相差を有する第１および第２の交流信号を出力する移相器と、移相器から出力される第１の交流信号を全波整流する第１の全波整流器と、移相器から出力される第２の交流信号を全波整流する第２の全波整流器と、第１および第２の全波整流器の出力信号を２乗平均して振幅検出信号を生成する２乗平均化回路とを備えている。
【００３９】
この構成によれば、第７の発明と同様の作用効果を有する。
【００４０】
上記第９および第１０の発明のＡＧＣアンプ回路においては、第１および第２の交流信号の位相差は９０°であることが好ましい。
【００４１】
このように構成すると、原理的に振幅検出回路の振幅検出信号の変動をなくすことができ、ＡＧＣ回路の出力信号の歪みをなくすことができる。
【発明の効果】
【００４２】
本発明のＡＧＣアンプ回路は、上記構成を有し、位相のずれた２つの全波整流波形を平均化した信号を振幅検出信号として用いるので、この振幅検出信号の伝送信号の周波数に同期した変動は小さくなり、ＡＧＣアンプ回路のゲイン変動を減らし、ＡＧＣアンプ回路の出力信号の振幅歪みを改善することができる。従来のＡＧＣアンプ回路の出力が歪む原因は、振幅検出信号の出力ＤＣ電圧が一定にならないで大きく揺れてしまう点にある。この揺れの周期が、出力信号の周期に連動している性質に着目し、出力信号の位相をｎ°遅らせて検波すると、検波出力のＤＣ電圧の揺れの位相もｎ°遅れるので、移相器と２つの全波整流回路を用いて、位相のずれた２つの全波整流波形を平均化することで振幅検出信号の揺れを大幅に低減、あるいはキャンセルできる。これによってＡＧＣアンプ回路のゲイン変動が減るので、ＡＧＣアンプ回路の出力信号の振幅歪みを改善できる。
【００４３】
さらに、振幅検出信号の変動する電圧を平均化するために、先行技術の従来のＡＧＣアンプ回路では平滑コンデンサを利用していたので、フィードバック回路の時定数が大きくなりＡＧＣの応答速度を犠牲にしていた。フィードバック回路の時定数を大きくしなければ、振幅検出信号の平均化ができない、すなわちＡＧＣ回路の歪が改善できないというトレードオフの関係にあった。本発明のＡＧＣアンプ回路では振幅検出信号の変動するＤＣ電圧の平坦化ができ、ＡＧＣ回路の歪改善が可能である。同時に、平滑コンデンサを用いていないので、フィードバック回路の時定数はそのままなので、ＡＧＣの応答速度は、十分に速い。
【発明を実施するための最良の形態】
【００４４】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４５】
（実施の形態１）
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４６】
図１は本発明の実施の形態１のＡＧＣアンプ回路のブロック図を示す。この実施の形態のＡＧＣアンプ回路は、図１に示すように、入力端子１と、ＡＧＣ回路２と、出力端子３と、振幅検出回路入力端子４、振幅検出回路２０、振幅検出回路出力端子５とから構成されている。
【００４７】
ＡＧＣ回路２は、入力端子１から入力された伝送信号ａを利得制御信号に応じたゲインで増幅して出力することにより、伝送信号ａの振幅の変動にかかわらず、出力信号ｂの振幅を一定にする。
【００４８】
ＡＧＣ回路２の出力信号ｂは、振幅検出回路入力端子４に入力される。振幅検出回路２０は、ＡＧＣ回路２の出力信号ｂの振幅を検出し、振幅検出信号ｃ２を振幅検出回路出力端子５から出力し、ＡＧＣ回路２へ利得制御信号としてフィードバックしてＡＧＣ回路２のゲインを決定する。このようにして、ＡＧＣ回路２と振幅検出回路２０とはフィードバックループを構成している。
【００４９】
つぎに、振幅検出回路２０の内部構成について記述する。図１に示すように、振幅検出回路２０は、振幅検出回路入力端子４、移相器２１、全波整流回路ブロック２２、平均化回路２３、および振幅検出回路出力端子５からなる。全波整流回路ブロック２２は、２つの全波整流回路２２−１，２２−２からなる。
【００５０】
移相器２１は、振幅検出回路入力端子４からＡＧＣ回路２の出力信号ｂを入力し、位相差を有する２つの信号ｄ１，ｄ２を出力する。全波整流回路２２−１，２２−２は移相器２１の出力信号ｄ１，ｄ２をそれぞれ全波整流する。平均化回路２３は、全波整流回路２２−１，２２−２の出力信号ｅ１，ｅ２を加算することで平均し、振幅検出信号ｃ２として振幅検出回路出力端子５から出力する。
【００５１】
つぎに、本実施の形態のＡＧＣアンプ回路の動作について、図１、図２および図３を用いて詳細に説明する。ＡＧＣ回路２のゲイン制御特性は、図３に示すような制御特性になっている。図３において、振幅検出信号のＤＣ電圧が値Ｖ１、Ｖ２のとき、ＡＧＣ回路２のゲインはそれぞれ値Ｙ１［ｄＢ］、Ｙ２［ｄＢ］になる。このように、振幅検出信号のＤＣ電圧に応じて、ＡＧＣ回路２のゲインは一意に決定される。
【００５２】
図２にＡＧＣアンプ回路の各回路ブロックの出力信号の動作波形を示す。図２（Ａ）は伝送信号ａの波形を示し、同図（Ｂ）にはＡＧＣ回路２の出力信号ｂの波形を示し、同図（Ｃ）には移相器２１の２つの出力信号ｄ１，ｄ２の波形を示し、同図（Ｄ）には全波整流器２２−１，２２−２の出力信号の波形を示し、同図（Ｅ）には振幅検出信号ｃ２の波形を示し、同図（Ｆ）にはＡＧＣ回路のゲインを示している。
【００５３】
このＡＧＣアンプ回路においては、入力端子１に入力された図２（Ａ）のような伝送信号ａ（例えば、正弦波形）は、ＡＧＣ回路２に入力される。ＡＧＣ回路２は、図２（Ｂ）に示すように、伝送信号ａをＹ１［ｄＢ］だけ増幅した出力信号ｂを出力する。この出力信号ｂは、２分岐し、一方は出力端子３へ向かい、他方は振幅検出回路入力端子４に入力される。
【００５４】
この振幅検出回路入力端子４に入力されたＡＧＣ回路２の出力信号ｂは、移相器２１に入力される。移相器２１は、図２（Ｃ）に示すように、位相差を有する２つの信号ｄ１，ｄ２を出力する。２つの信号ｄ１，ｄ２は、それぞれ、全波整流回路２２−１，２２−２に入力される。信号ｄ１，ｄ２の位相差φは、４５°＜φ＜１３５°であればよいが、本実施の形態で最も効果のある９０°の場合を図２に示している。この例では、信号ｄ１は出力信号ｂと同相であり、信号ｄ２は出力信号ｂに対して位相が９０°遅れている。
【００５５】
全波整流回路２２−１，２２−２からは、図２（Ｄ）に示すように、それぞれ全波整流された信号ｅ１，ｅ２が出力され、平均化回路２３に入力される。
【００５６】
平均化回路２３は、全波整流回路２２−１，２２−２の出力信号ｅ１，ｅ２を加算することにより平均化して、図２（Ｅ）に示すように、振幅検出回路出力端子５から振幅検出信号ｃ２として出力する。この振幅検出信号ｃ２はＡＧＣ回路２に利得制御信号として入力され、図３の制御特性から、図２（Ｆ）に示すように、ＡＧＣ回路２のゲインが決定する。このようにＡＧＣ回路２と振幅検出回路２０とからなるフィードバックループが構成される。
【００５７】
このフィードバックループを構成する各回路は、伝送信号ａよりも十分に速い(例えば１０倍以上)速度で動作する。すなわち、フィードバックループの時定数は小さく、ＡＧＣ回路の応答性が良い。
【００５８】
以上のように、本実施の形態では、振幅検出回路２０で、位相のずれた２つの信号ｄ１，ｄ２を作り、それぞれ全波整流して、それらを平均化することで振幅検出信号ｃ２を生成している。
【００５９】
図８に示すような先行技術のＡＧＣアンプ回路では、振幅検出信号ｃ１は大きく変動し、ＡＧＣ回路２の出力波形が歪む原因となっていた。振幅検出信号ｃ１の変動の周期が、ＡＧＣ回路２の出力信号ｂの周期に連動している性質に着目し、出力信号ｂの位相をｎ°遅らせて振幅検出すると、検出出力のＤＣ電圧の揺れの位相もｎ°遅れることがわかった。そこで、移相器２１と２つの全波整流回路２２−１，２２−２と平均化回路２３とを用いて、位相のずれた２つの全波整流波形を平均化する構成を採用した。その結果、振幅検出信号ｃ２の変動を大幅に低減できる。これによって、ＡＧＣ回路２のゲイン変動が減るので、ＡＧＣ回路２の出力信号ｂの振幅歪みを改善できる。
【００６０】
振幅検出信号ｃ１のＤＣ電圧の変動を低減するために、図８に示すような先行技術の振幅検出回路１０を用いたＡＧＣアンプ回路では、平滑コンデンサ１２を用いて振幅検出信号ｃ１の変動を緩和し、それによってＡＧＣ回路２の出力信号ｂの歪みを低減している。しかしながら、その一方で、フィードバック回路の時定数が大きくなり、ＡＧＣの応答の速さを犠牲にしていた。これに対し、本実施の形態では、ＡＧＣ回路２の出力信号ｂが歪む原因となる振幅検出信号ｃ２の変動を緩和することができる。緩和効果は従来のＡＧＣアンプ回路以上の効果があり、フィードバック回路の時定数を大きくする要素がないので、ＡＧＣの応答も十分に速い動作を可能にしている。
【００６１】
（実施の形態２）
本発明の実施の形態２を図４および図５を用いて説明する。この実施の形態２は、本発明のＡＧＣアンプ回路の歪み低減効果を、さらに改良するためのものである。この実施の形態２は、図４に示すように、入力端子１と、ＡＧＣ回路２と、出力端子３と、振幅検出回路入力端子４と、振幅検出回路３０と、振幅検出回路出力端子５とからなる。
【００６２】
ＡＧＣ回路２については、実施の形態１と同様である。
【００６３】
ＡＧＣ回路２の出力信号ｂは、振幅検出回路入力端子４に入力される。振幅検出回路３０は、ＡＧＣ回路２の出力信号ｂの振幅を検出し、振幅検出信号ｃ３を振幅検出回路出力端子５から出力し、ＡＧＣ回路２へ利得制御信号としてフィードバックしてＡＧＣ回路２のゲインを決定する。このようにして、ＡＧＣ回路２と振幅検出回路３０とはフィードバックループを構成している。
【００６４】
つぎに、振幅検出回路３０の内部構成について記述する。図４に示すように、振幅検出回路３０は、振幅検出回路入力端子４、移相器３１、全波整流回路ブロック３２、平均化回路３３、および振幅検出回路出力端子５からなる。実施の形態１と異なるのは、振幅検出回路３０の構成である。
【００６５】
この振幅検出回路３０では、移相器３１が位相差を有するＮ個の出力ｆ１〜ｆＮを有し、全波整流回路ブロック３２がＮ個（Ｎは３以上の整数）の全波整流回路３２−１〜３２−Ｎから構成されていて移相器３１のＮ個の出力ｆ１〜ｆＮをそれぞれ全波整流し、平均化回路３３がＮ個の全波整流回路３２−１〜３２−Ｎの出力信号ｇ１〜ｇＮを加算することにより平均する。
【００６６】
移相器３１の出力はｆ１、ｆ２、…、ｆＮのＮ個あり、それぞれの位相は順に、
θk＝π・ｋ／Ｎ  ［rad］    （ｋ＝０，１，２，…，Ｎ−１）
である。
【００６７】
移相器３１からのＮ個の出力ｆ１、ｆ２、…、ｆＮは、全波整流回路３２−１〜３２−Ｎにそれぞれ入力され、それぞれ全波整流回路３２−１〜３２−Ｎで検波され、それぞれのＮ個の出力ｇ１、ｇ２、…、ｇＮになり、平均化回路３３にそれぞれ入力される。その結果、平均化回路３３は、Ｎ個の出力ｇ１、ｇ２、…、ｇＮを平均し、振幅検出回路出力端子５から振幅検出信号ｃ３として出力する。
【００６８】
この実施の形態２でのＡＧＣ回路の歪み低減の度合いを以下のように調べた。振幅検出信号ｃ３の最大振幅変動幅を指標にして、Ｎ＝１の場合（細実線）を振幅検出信号の最大振幅変動幅を基準にして（１００％として）、Ｎ＝２の場合（破線）とＮ＝４の場合（太実線）とについて、振幅検出信号ｃ３の最大振幅変動幅を比較した。
【００６９】
Ｎ＝２の場合が、実施の形態１となる。図５に振幅検出信号ｃ３の波形を示した。Ｎ＝１のときは、振幅検出信号ｃ３の出力平均値に対する最大振幅変動幅は１００％であるが、Ｎ＝２のときは約２１％、Ｎ＝４のときは約５％となっている。このパーセンテージが小さいほど、振幅検出信号ｃ３の最大振幅変動幅が小さいことを示している。すなわち、値Ｎが大きいほうがＡＧＣ回路２の歪みが、より低減されることを示している。
【００７０】
（実施の形態３）
本発明の実施の形態３を図６および図７を用いて説明する。この実施の形態３は、本発明の効果である、ＡＧＣ回路の歪み低減に関して、ＡＧＣ回路の歪みが原理的にゼロとなる実施の形態である。この実施の形態３は、図６に示すように、入力端子１と、ＡＧＣ回路２と、出力端子３と、振幅検出回路入力端子４と、振幅検出回路４０と、振幅検出回路出力端子５とからなる。
【００７１】
ＡＧＣ回路２については、実施の形態１と同様である。
【００７２】
ＡＧＣ回路２の出力信号ｂは、振幅検出回路入力端子４に入力される。振幅検出回路４０は、ＡＧＣ回路２の出力信号ｂの振幅を検出し、振幅検出信号ｃ４を振幅検出回路出力端子５から出力し、ＡＧＣ回路２へ利得制御信号としてフィードバックしてＡＧＣ回路２のゲインを決定する。このようにしてＡＧＣ回路２と振幅検出回路４０とはフィードバックループを構成している。
【００７３】
つぎに、振幅検出回路４０の内部構成について記述する。図６に示すように、振幅検出回路４０は、振幅検出回路入力端子４、移相器４１、全波整流回路ブロック４２、２乗平均化回路４３、振幅検出回路出力端子５からなる。実施の形態１と異なるのは、この振幅検出回路４０の構成である。
【００７４】
この振幅検出回路４０では、移相器３１が位相差を有する２個の出力ｄ３，ｄ４を有し、全波整流回路ブロック４２が２個の全波整流回路４２−１，４２−２から構成されていて移相器４１の２個の出力ｄ３，ｄ４をそれぞれ全波整流し、２乗平均化回路３３が２個の全波整流回路４２−１〜４２−２の出力信号ｅ３，ｅ４を２乗平均化する。
【００７５】
移相器４１の２個の出力ｄ３，ｄ４は、位相差は９０°である。出力ｄ３，ｄ４は、それぞれ以下の数式で表される。
【００７６】
ｄ３＝Ａcos(ωt)
ｄ４＝Ａsin(ωt)
（ただし、Ａ：振幅を表す定数、ω：角周波数）
移相器４１からの２個の出力は、全波整流回路４２−１，４２−２にそれぞれ入力され、それぞれ全波整流回路４２−１，４２−２で整流され、それぞれの２個の出力ｅ３，ｅ４になる。図７（Ａ）に出力ｅ３，ｅ４の波形を示す。出力ｅ３，ｅ４はそれぞれ、以下の数式で表される。
【００７７】
e３＝Ａcos(ωt)  （  (4n-1)π/2 ≦ｔ＜ (4n+1)π/2）)
e３＝−Ａcos(ωt)   （  (4n+1)π/2 ≦ｔ＜ (4n+3)π/2）)
e４＝Ａsin(ωt)  （   2nπ ≦ｔ＜ (2n+1)π） )
e４＝−Ａsin(ωt)   （  (2n+1)π ≦ｔ＜  2(n+1)π） )
信号ｅ３，ｅ４は、二乗平均化回路４３に入力される。２乗平均化回路では、信号ｅ３，ｅ４がそれぞれ２乗された後に加算され、振幅検出回路出力端子１５から、加算結果である振幅検出信号ｃ４が利得制御信号として出力される。図７（Ｂ）に信号ｅ３×ｅ３、ｅ４×ｅ４の波形を示し、図７（Ｃ）に振幅検出信号ｃ４の波形を示す。信号ｅ３×ｅ３、ｅ４×ｅ４、ｃ４はそれぞれ以下の数式で表される。
【００７８】
e３×e３＝Ａ｛１＋cos（２ωｔ）｝／２
e４×e４＝Ａ｛１−cos（２ωｔ）｝／２
ｃ４＝（ｅ３×ｅ３）＋（ｅ４×ｅ４）＝Ａ
この演算結果より、振幅検出信号ｃ４は変動が無く、ＡＧＣ回路２の出力信号ｂの振幅値となる。すなわち、この実施の形態３では、振幅検出信号ｃ４のＤＣ電圧が変動しないため、図９（Ｄ）に示すようにＡＧＣ回路２のゲインも変動しない。そのため、ＡＧＣ回路２は、歪みが無い伝送信号を出力する回路構成になっている。
【００７９】
なお、実施の形態３の振幅検出回路４０を構成している全波整流回路４２を省いて、移相器４１の第１の出力ｄ３と、移相器４１の第２の出力ｄ４とを、直接２乗平均化回路４３に入力したときも、振幅検出回路４０の出力は、上記と同じ振幅検出信号ｃ４が出力される。
【産業上の利用可能性】
【００８０】
本発明にかかる振幅検出回路およびＡＧＣアンプ回路は、歪特性が重要なシステムを構成する回路ブロックに有用である。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施の形態１のＡＧＣアンプ回路の構成を示すブロック図である。
【図２】図１のＡＧＣアンプ回路の動作説明用のタイムチャートである。
【図３】振幅検出信号のＤＣ電圧対ＡＧＣ出力信号電圧特性の一例を示す図である。
【図４】本発明の実施の形態２のＡＧＣアンプ回路の構成を示すブロック図である。
【図５】図４のＡＧＣアンプ回路の動作説明用のタイムチャートである。
【図６】本発明の実施の形態３のＡＧＣアンプ回路の構成を示すブロック図である。
【図７】図６のＡＧＣアンプ回路の動作説明用のタイムチャートである。
【図８】先行技術のＡＧＣアンプ回路の構成を示すブロック図である。
【図９】図８のＡＧＣアンプ回路の動作説明用のタイムチャートである。
【符号の説明】
【００８２】
１  入力端子
２  ＡＧＣ回路
３  出力端子
４  振幅検出回路入力端子
５  振幅検出回路出力端子
１０，２０，３０，４０  振幅検出回路
２１，３１，４１  移相器
１１，２２−１，２２−２，３２−１〜３２−Ｎ，４２−１，４２−２  全波整流回路
２３，３３，４３  平均化回路
１２  コンデンサ
【図１】
2005303939.tif 000003
【図２】
2005303939.tif 000004
【図３】
2005303939.tif 000005
【図４】
2005303939.tif 000006
【図５】
2005303939.tif 000007
【図６】
2005303939.tif 000008
【図７】
2005303939.tif 000009
【図８】
2005303939.tif 000010
【図９】
2005303939.tif 000011