(57)【要約】【課題】  消費電力が少ない液晶表示装置を提供する【解決手段】  液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数個のゲート容量とを形成し、該ゲート容量にＮビット（Ｎは正の整数）のデジタル値を保持し、データセレクタ回路で該Ｎビットのゲート容量の中から１つを選択している時間を変えることで、デジタル値を時間信号に変換してから、ハイとロウの信号で前記液晶表示電極を駆動する液晶表示装置とする。【選択図】    図１
2005258197.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数個のゲート容量とを形成し、該ゲート容量にＮビット（Ｎは正の整数）のデジタル値を保持し、データセレクタ回路で該Ｎビットのゲート容量の中から１つを選択している時間を変えることで、デジタル値を時間信号に変換してから、ハイとロウの信号で前記液晶表示電極を駆動することを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関するものである。
【背景技術】
【０００２】
現在、液晶表示装置としてＴＮ（ツイステッド・ネマティック）液晶を使用したＴＦＴ液晶装置が数多く生産されている。テレビやノートパソコンをはじめ多くの電気製品の表示部として使用されている。ビデオカメラやデジタルスチルカメラなどの携帯製品においては、電池容量の関係で消費電力の低減が要求されていて、液晶表示装置に対しても低消費電力化が要求されている。
【０００３】
液晶表示装置は、液晶表示部の他に、画像処理装置を実装している。ここで、表示システムは、中央処理装置（以下ＣＰＵ：Ｃｅｎｔｒａｌ
Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）において行なわれた演算処理結果を受取り、液晶表示部に映像を表示するまでの処理を行なう機能を有するシステムのことである。また、画像処理装置とは、表示システムにおいて、ＣＰＵにおいて行なわれた演算結果を受け取り、液晶表示部に送る画像データを形成する装置のことである。液晶表示部とは、複数の液晶表示画素から構成され映像が表示される領域のことである。画像処理装置は、大量の画像データを高速に表示するために、画像処理専用の演算処理装置（以下ＧＰＵ：Ｇｒａｐｈｉｃ
Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）や、画像データを保存するための記憶装置であるＶＲＡＭ（Ｖｉｄｅｏ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、表示処理装置などから構成されていることが多い。これらの装置を駆動するために電力が消費される。
【０００４】
ＴＦＴ液晶表示装置は階調に対応したアナログ電圧を液晶表示電極に印加することで階調表示を行っているのが一般的である。フレームメモリから読み出されたデジタルのビデオ信号をアナログ電圧に変換するにはＤＡ変換器が必要であり、そこで消費される電力は他の回路に比べて多い。格子状に配列された液晶表示画素の場合、通常は列の数と同じＤＡ変換器を設けているので、解像度を上げるとＤＡ変換機の数が増え、そこでの消費電力が問題になっている。
【０００５】
そこで、例えば、前記ＧＰＵで行われていた演算処理の一部を液晶表示画素内部で分担し、ＶＲＡＭを不要とすることで消費電力を低減するための技術が開発されている。具体的には、液晶表示画素に形成する液晶駆動回路の中にデジタル映像信号を保持する回路を設けて、フレームメモリを使用しないようにすることで表示システム全体での消費電力の低減を図っている。（例えば特許文献１参照）
【０００６】
【特許文献１】特開２００３−１６７５５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
液晶表示画素に形成する液晶駆動回路の中にデジタル映像信号を保持する回路を設けて、フレームメモリを使用しないようにすることで表示システム全体での消費電力の低減を図っているが、液晶表示画素と同じ数だけある液晶駆動回路にそれぞれＤＡ変換器が必要になり、その部分での消費電力が増えてしまう。本発明は消費電力の大きいＤＡ変換器の使用をやめ、消費電力が少ない液晶表示装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数個のゲート容量とを形成し、該ゲート容量にＮビット（Ｎは正の整数）のデジタル値を保持し、データセレクタ回路で該Ｎビットのゲート容量の中から１つを選択している時間を変えることで、デジタル値を時間信号に変換してから、ハイとロウの信号で前記液晶表示電極を駆動する液晶表示装置とする。
【発明の効果】
【０００９】
液晶表示電極を駆動する信号を、ＤＡ変換器を使用しないで作成できるので、小型で消費電力が少ない液晶表示装置ができた。
【発明を実施するための最良の形態】
【００１０】
液晶表示画素に、少なくとも、液晶表示電極と、該液晶表示電極を駆動するための処理回路と、画像データを記憶する複数個のゲート容量とを形成した液晶表示装置とし、該ゲート容量にＮビット（Ｎは正の整数）のデジタル値を保持し、該デジタル値を時間信号に変換してから前記液晶表示電極を駆動する液晶表示装置とする。また、データセレクタ回路で該Ｎビットのゲート容量の中から１つを選択している時間を変えることで、該デジタル値を時間信号に変換してから、ハイとロウの信号で液晶表示電極を駆動する。
【実施例１】
【００１１】
図１は本発明の液晶表示装置に形成した液晶表示電極を駆動するための実施例の回路図である。Ｎ＋１ビットの映像データをインバータのゲート容量に保持する回路で、点線２９に囲まれた部分が液晶表示画素１つに対応する液晶表示電極駆動回路である。ＮビットのＮが３で映像信号のデータ線ＤＡＴＡ［３：０］３４が４ビットの場合を示している。
【００１２】
図２は液晶表示画素を１フィールド分駆動する回路の動作を示す信号波形図であり、図１と図２を使って液晶表示電極駆動回路２９を１フィールド分駆動する動作を説明する。データ線ＤＡＴＡ［３：０］３４の０ビット目にハイ（１）、１ビット目にロウ（０）、２ビット目にハイ（１）、３ビット目にロウ（０）が供給されているものとする。
【００１３】
図１において、ＦＥＴ０−Ａ１１は０ビット目のＦＥＴ、ＦＥＴ１−Ａ１２は１ビット目のＦＥＴ、ＦＥＴ２−Ａ１３は２ビット目のＦＥＴ、ＦＥＴ３−Ａ１４は３ビット目のＦＥＴである。ＣＯ１５は０ビット目のゲート容量、Ｃ１１６は１ビット目のゲート容量、Ｃ２１７は２ビット目のゲート容量、Ｃ３１８は３ビット目のゲート容量である。ＩＮＶ０１９は０ビット目のインバータ回路、ＩＮＶ１２０は１ビット目のインバータ回路、ＩＮＶ２２１は２ビット目のインバータ回路、ＩＮＶ３２２は３ビット目のインバータ回路である。ＦＥＴ０−Ｂ２３は０ビット目のデータ選択用ＦＥＴで、ＦＥＴ１−Ｂ２４は１ビット目のデータ選択用ＦＥＴで、ＦＥＴ２−Ｂ２５は２ビット目のデータ選択用ＦＥＴで、ＦＥＴ３−Ｂ２６は４ビット目のデータ選択用ＦＥＴである。ＦＥＴ２７は信号線ＷＲＩＴＥ３６がハイのときにオンするＦＥＴで、２８はエクスクルーシブＯＲ回路ＸＯＲである。３１は選択されたデータの出力信号線ＤＡＴＡ、３２は液晶表示電極ＰＩＸＥＬ、２９は液晶表示電極駆動回路、３３は信号線ＲＡＭＰ［３：０］、３４はデータ線ＤＡＴＡ［３：０］、３５は液晶表示画素セレクト信号線Ｒ−ＳＥＬで、３６は書込信号線ＷＲＩＴＥ、３７は反転信号線ＡＬＴである。
【００１４】
ＦＥＴ０−Ａ１１のドレインはデータ線ＤＡＴＡ［３：０］３４の０ビット目、ＦＥＴ１−Ａ１２のドレインは１ビット目、ＦＥＴ２−Ａ１３のドレインは２ビット目、ＦＥＴ３−Ａ１４のドレインは３ビット目に接続されている。ＦＥＴ０−Ｂ２３のゲートは信号線ＲＡＭＰ［３：０］３３の０ビット目、ＦＥＴ１−Ｂ２４のゲートは１ビット目、ＦＥＴ２−Ｂ２５のゲートは２ビット目、ＦＥＴ３−Ｂ２６のゲートは３ビット目に接続されている。Ｃ０１５はＩＮＶ０１９のゲート容量でＦＥＴ０−Ａ１１がオンのときデータ線ＤＡＴＡ［３：０］３４の０ビット目のデータを保持して、Ｃ１１６はＩＮＶ１２０のゲート容量でＦＥＴ１−Ａ１２がオンのとき１ビット目のデータを保持して、Ｃ２１７はＩＮＶ２２１のゲート容量でＦＥＴ２−Ａ１３がオンのとき２ビット目のデータを保持して、Ｃ３１８はＩＮＶ３２２のゲート容量でＦＥＴ３−Ａ１４がオンのとき３ビット目のデータを保持する。
【００１５】
図２の１フィールドの開始のＫ部で信号線ＲＡＭＰ［３：０］３３の全ての信号をロウにして、信号線ＷＲＩＴＥ３６と信号線Ｒ−ＳＥＬ３５をハイにすると、ＦＥＴ０−Ａ１１、ＦＥＴ１−Ａ１２、ＦＥＴ２−Ａ１３、ＦＥＴ３−Ａ１４がオンして信号線ＤＡＴＡ［３：０］３４のデータがＣ０１５，Ｃ１１６，Ｃ２１７，Ｃ３１８に蓄積されて、信号線Ｒ−ＳＥＬ３５をロウにするとデータは保持される。保持されたデータはＩＮＶ０１９、ＩＮＶ１２０、ＩＮＶ２２１、ＩＮＶ３２２を通り反転されて、データセレクタ回路を構成するＦＥＴ０−Ｂ２３、ＦＥＴ１−Ｂ２４、ＦＥＴ２−Ｂ２５、ＦＥＴ３−Ｂ２６のドレインに供給される。
【００１６】
信号線Ｒ−ＳＥＬ３５と信号線ＷＲＩＴＥ３６をロウにした状態で、図２のＬ部の様に信号線ＲＡＭＰ［３：０］３３の０ビット目の信号ＲＡＭＰ［０］だけをハイにすると、信号線ＤＡＴＡ３１にはデータ線ＤＡＴＡ［３：０］３４の０ビット目の反転信号が現れる。次に、信号線ＲＡＭＰ［３：０］３３の１ビット目、２ビット目、３ビット目の信号、ＲＡＭＰ［１］、ＲＡＭＰ［２］、ＲＡＭＰ［３］を順番に１つだけハイにしていくと、図２のＭ部、Ｎ部、Ｏ部の様に信号線ＤＡＴＡ３１には、データ線ＤＡＴＡ［３：０］３４の１ビット目、２ビット目、３ビット目の反転信号がそれぞれ現れる。このとき、信号線ＲＡＭＰ［３：０］３３の各ビットがハイになっている時間を、Ｌ部に対してＭ部は２倍、Ｎ部は４倍、Ｏ部は８倍にすることで、デジタルデータのビットの重みに対応したパルスの幅（時間）を得ることができる。
【００１７】
図２のＫ部の様にデータ線ＤＡＴＡ［３：０］３４のデータを、ゲート容量に蓄積している期間は、信号線ＲＡＭＰ［３：０］３３を全てロウにしてから信号線ＷＲＩＴＥ３６をハイにして、ＦＥＴ２７をオンにして、信号線ＤＡＴＡ３１にロウ信号を供給して、ＰＩＸＥＬ３２に不要な信号が出力がされないようにしている。１／２フィールドＡと１／２フィールドＢの信号線ＤＡＴＡ３１の波形が等しくなるように、Ｐ部も同じ動作を行っている。
【００１８】
１／２フィールドＢの期間は液晶のＤＣバランスをとるためのもので、信号線Ｒ−ＳＥＬ３５をロウにした状態で、１／２フィールドＡと同じように信号線ＲＡＭＰ［３：０］３３を変化させると、図２の様にＤＡＴＡの波形がＰ部、Ｑ部、Ｒ部、Ｓ部、Ｔ部とＫ部、Ｌ部、Ｍ部、Ｎ部、Ｏ部で同じになる。ＸＯＲ２８の入力信号ＡＬＴ３７を１／２フィールドＡの期間ハイで１／２フィールドＢの期間ロウにすることで、液晶表示電極ＰＩＸＥＬ３２に印加される電圧が１／２フィールド毎に反転してＤＣバランスが保たれる。
図２のＬＥＤの期間、ＬＥＤなどの光源を発光させて画像の表示を行う。
【００１９】
ＤＡ変換器を使用しないで、Ｎビットのデジタル信号を、データの選択時間を変えることで階調に対応した時間信号に変換して液晶電極を駆動するので、消費電力が少なく、小型で高解像度の液晶表示装置を作ることができる。
【００２０】
本発明はデジタル映像信号を時間信号に変換して、パルスの幅により液晶をオン・オフさせて階調を表しているので、ＦＬＣ（強誘電性液晶）のように応答速度が速い液晶を使った液晶表示装置に特に適している。
【図面の簡単な説明】
【００２１】
【図１】本発明の液晶表示装置に形成した液晶表示電極を駆動するための実施例の回路図
【図２】液晶表示画素を１フィールド分駆動する回路の動作を示す信号波形図
【符号の説明】
【００２２】
１１    ＦＥＴ０−Ａ      ：０ビット目のデータ書込用ＦＥＴ
１２    ＦＥＴ１−Ａ      ：１ビット目のデータ書込用ＦＥＴ
１３    ＦＥＴ２−Ａ      ：２ビット目のデータ書込用ＦＥＴ
１４    ＦＥＴ３−Ａ      ：３ビット目のデータ書込用ＦＥＴ
１５    Ｃ０              ：０ビット目のゲート容量
１６    Ｃ１              ：１ビット目のゲート容量
１７    Ｃ２              ：２ビット目のゲート容量
１８    Ｃ３              ：３ビット目のゲート容量
１９    ＩＮＶ０          ：０ビット目のインバータ回路
２０    ＩＮＶ１          ：１ビット目のインバータ回路
２１    ＩＮＶ２          ：２ビット目のインバータ回路
２２    ＩＮＶ３          ：３ビット目のインバータ回路
２３    ＦＥＴ０−Ｂ      ：０ビット目のデータ選択用ＦＥＴ
２４    ＦＥＴ１−Ｂ      ：１ビット目のデータ選択用ＦＥＴ
２５    ＦＥＴ２−Ｂ      ：２ビット目のデータ選択用ＦＥＴ
２６    ＦＥＴ３−Ｂ      ：３ビット目のデータ選択用ＦＥＴ
２７    ＦＥＴ            ：書込時に信号線ＤＡＴＡをロウにするＦＥＴ
２８    ＸＯＲ            ：エクスクルーシブＯＲ回路
２９                      ：液晶表示電極駆動回路
３１    ＤＡＴＡ          ：選択されたデータの信号線
３２    ＰＩＸＥＬ        ：液晶表示電極
３３    ＲＡＭＰ［３：０］：ＲＡＭＰ信号線
３４    ＤＡＴＡ［３：０］：データ線
３５    Ｒ−ＳＥＬ        ：液晶表示画素セレクト信号線
３６    ＷＲＩＴＥ        ：書込信号線
３７    ＡＬＴ            ：反転信号線
【図１】
2005258197.tif 000003
【図２】
2005258197.tif 000004