(57)【要約】【課題】  良質のｐｏｌｙ−Ｓｉ構造体及びその製造方法を提供する。【解決手段】  基板１と、多結晶化したシリコン薄膜３と、それらの間に介在する接着層２とを備えるｐｏｌｙ−Ｓｉ構造体である。本発明の製造方法では、基板上１に接着層２を先に形成した後、低温で非晶質シリコンを蒸着し、引き続き、高密度のエネルギーによるシリコンの多結晶化過程を行う。これにより、高いエネルギーによる多結晶化が可能で、かつ良質のｐｏｌｙ−Ｓｉが得られる。よって、低温でのｐｏｌｙ−Ｓｉ成膜が可能になって、プラスチックのように熱に弱い材料を基板として利用することができる。【選択図】      図１
2005340827.tif 000002
【特許請求の範囲】
【請求項１】
基板と、この基板上に形成される接着層と、この接着層上に形成される多結晶シリコン薄膜とを備えることを特徴とする多結晶シリコン薄膜構造体。
【請求項２】
前記接着層は、窒化シリコン層であることを特徴とする請求項１に記載の多結晶シリコン薄膜構造体。
【請求項３】
基板の表面に接着層を形成するステップと、
前記接着層上に非晶質シリコン層を形成するステップと、
前記非晶質シリコン層をアニル処理して多結晶化するステップと、を含む多結晶シリコン薄膜の製造方法。
【請求項４】
前記接着層は、窒化シリコン層であることを特徴とする請求項３に記載の多結晶シリコン薄膜の製造方法。
【請求項５】
前記非結晶シリコン層は常温スパッタリング成膜法で形成することを特徴とする請求項３または４に記載の多結晶シリコン薄膜の製造方法。
【請求項６】
前記アニル処理は、ＥＬＡにより行うことを特徴とする請求項４または５に記載の多結晶シリコン薄膜の製造方法。
【請求項７】
基板とこの基板上に形成される多結晶シリコン活性層、この多結晶シリコン活性層上に形成されるゲート絶縁層とこのゲート絶縁層上に形成されるゲートを備えるＴＦＴを製造する方法において、
前記多結晶シリコン活性層を形成するステップは、
前記基板上に接着層を形成するステップと、
前記接着層上に非結晶シリコン層を形成するステップと、
前記非結晶シリコン層をアニル処理するステップと、を含むことを特徴とするＴＦＴの製造方法。
【請求項８】
前記接着層は、窒化シリコン層であることを特徴とする請求項７に記載のＴＦＴの製造方法。
【請求項９】
前記非結晶薄膜は、常温スパッタリング成膜法で形成することを特徴とする請求項７または請求項８に記載のＴＦＴの製造方法。
【請求項１０】
前記アニル処理は、ＥＬＡにより行うことを特徴とする請求項７または請求項８に記載のＴＦＴの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶シリコン薄膜構造体及びその製造方法に係り、特に高密度エネルギーアニル（焼鈍）による非晶質シリコンの多結晶化過程でのシリコン薄膜層の剥離を抑制して良質の多結晶シリコン薄膜層を有する多結晶シリコン薄膜構造体とその製造方法、並びにそれを用いるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の製造方法に関する。
【背景技術】
【０００２】
多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  Ｓｉ；ｐｏｌｙ−Ｓｉ）は、非晶質シリコン（ａｍｏｒｐｈｏｕｓ Ｓｉ；ａ−Ｓｉ）に比べて高い移動度（ｍｏｂｉｌｉｔｙ）を有するために平面ディスプレイ素子だけでなく、太陽電池など多様な電子素子に利用される。一般的に、ｐｏｌｙ−Ｓｉ層を含む構造を有する電子素子では、その高温プロセスによりガラスのような熱に強い材料の基板に形成される。しかし、最近ではプラスチック基板にｐｏｌｙ−Ｓｉ電子素子を形成する方法が研究されている。プラスチックの熱変形を防止するために低温でｐｏｌｙ−Ｓｉ層を含む構造を有する電子素子の製造には、いわゆる低温成膜工程あるいは常温成膜工程の導入が不可欠である。このような低温工程は、基板の熱歪の防止のためにも、電子素子製造時の高温工程に由来する欠陥の発生を防止するためにも必要である。最近は、プラスチック基板の特徴である軽く、柔軟かつ丈夫な材料性質を応用した、平面ディスプレイ素子の基板材料としても、またその製造工程も盛んに研究されている。
【０００３】
プラスチックの短所は、熱に弱いことであり、したがってプラスチックをＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ；液晶ディスプレイ）の基板に利用するためには、低温工程または常温工程が必須である。特許文献１は、シリコンチャンネルをプラスチック基板上に形成する工程においてプラスチックの損傷を防止しできる方法を開示している。
【０００４】
例えば、２００℃で熱変形するプラスチック基板に４００℃程度の工程温度が要求される物質の成膜方法は適用することはできない。非特許文献１の方法では、２００℃以下の工程温度で大径を有するｐｏｌｙ−Ｓｉ薄膜を実現することは困難である。また、基板に対してｐｏｌｙ−Ｓｉ薄膜の相剥離の問題も生じやすい。
【０００５】
一方、従来のｐｏｌｙ−Ｓｉ成膜方法は、一般にシランやジシランを用いてＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｄｅｐｏｓｉｔｉｏｎ）法により行う。このような成膜方法によっては、直接的にはａ−Ｓｉが得られ、これを熱処理（具体的にはアニル（焼鈍）処理）することによってｐｏｌｙ−Ｓｉが得られる。すなわち、従来の方法は、ｐｏｌｙ−Ｓｉを得るために熱処理を必然的に伴う。しかし、ＰＥＣＶＤは、材料ガスに含まれる水素の分離が不十分で残留水素量が多いため、熱処理においてその多結晶化過程でシリコン膜に多量の欠陥が発生する。
【０００６】
一般的に、ａ−Ｓｉ薄膜の成膜方法としては、ＣＶＤ法またはＰＥＣＶＤ法でも１０から２０パーセントの水素が結晶中に存在するために、良質のｐｏｌｙ−Ｓｉを得るためには、希ガス、例えばＡｒを用いたシリコンのスパッタリング成膜法が用いられる。アルゴン（Ａｒ）ガス又はアルゴン（Ａｒ）イオンを用いたスパッタリングによれば、１〜３％程度の低いＡｒ捕獲率とすることができる。ｐｏｌｙ−Ｓｉの品質は、水素捕獲率を低くするほど向上し、このためにＳｉ形成時に使われたガスの捕獲率を更に低減することのできる方法の開発が続けられねばならない。
【０００７】
上述のａ−Ｓｉ薄膜を蒸着するために使われるスパッタリング成膜法は、希ガスを用いるためにシリコンに水素残留はないが、熱処理過程で一定レベル以上のエネルギーでアニル（Ａｎｎｅａｌ）処理を行うと基板からシリコン膜が剥離されるという問題が発生する恐れがあって、良質のｐｏｌｙ−Ｓｉのための高エネルギーのアニル処理には限界がある。
【特許文献１】米国特許第５，８１７，５５０号明細書（ｃａｒｅｙ等）
【非特許文献１】Ｙ．−ＪＴｕｎｇ，Ｘ．Ｍｅｎｇ．Ｔ．−Ｊ．Ｋｉｎｇ．Ｐ．Ｇ．  Ｃａｒｅｙ，Ｐ．Ｍ．Ｓｍｉｔｈ，Ｓ．Ｄ．Ｔｈｅｉｓｓ， Ｒ．Ｗｅｉｓｓ，Ｇ．Ａ  ．ＤａｖｉｓＶ．Ａｅｂｉ，Ｔｅｃｈ，ＤｉｇｅｓｔｏｆＳＩＤ９８，ｐｐ．８８７−  ８９０；Ｄ．Ｄ．Ｔｈｅｉｓｓ，Ｐ．Ｇ．Ｃａｒｅｙ， Ｐ．Ｍ． Ｓｍｉｔｈ，Ｐ．Ｗ  ｉｃｋｂｏｌｄｔ，Ｔ．Ｗ．Ｓｉｇｍｏｎ，Ｙ．Ｊ．Ｔｕｎｇ，Ｔ．−ＪＫｉｎｇ，Ｉ  ＥＤＭ９８，ｐｐ．２５７〜２６０
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、低温蒸着が可能で、かつ高いエネルギーでのアニル処理が可能なｐｏｌｙ−Ｓｉ構造体及びその製造方法を提供するところにある。
【課題を解決するための手段】
【０００９】
本発明に係るｐｏｌｙ−Ｓｉ薄膜構造体は、基板と、基板上に形成される接着層と、接着層上に形成されるｐｏｌｙ−Ｓｉ薄膜と、を備える。
【００１０】
本発明に係る製造方法は、プラスチックよりなる基板の表面にａ−Ｓｉと接着性に優れた接着層を先に蒸着した後、その上にａ−Ｓｉを蒸着し、次のステップでａ−Ｓｉは高エネルギーでアニル熱処理される。接着層の存在により、高エネルギーによるアニル処理を行っても多結晶化したシリコン膜が基板から剥離されるという問題を抑えることができる。  また、前述の方法により、プラスチック基板に代えてガラス基板でも同様の優れた効果のあるｐｏｌｙ−Ｓｉ構造体を製造することができる。
【００１１】
本発明に係るＴＦＴの製造方法によれば、基板と、この基板に形成されるｐｏｌｙ−Ｓｉ活性層と、活性層上に形成される絶縁層と、前記絶縁層上に形成されるゲートと、を備えるＴＦＴを製造する方法において、前記活性層を形成するステップは、基板上に接着層を形成するステップと、前記接着層上にａ−Ｓｉ薄膜を形成するステップと、前記ａ−Ｓｉを熱処理するステップと、を含む。
前記本発明において、接着層は窒化シリコン（ＳｉＮx；（ｘは大雑把には２〜３程度））であることが望ましい。ａ−Ｓｉは、スパッタリング成膜のような低温蒸着法が用いられ、アニル処理にはエキシマーレーザー（Ｅｘｉｍｅｒ  Ｌａｓｅｒ）あるいは同等のエネルギービームが用いられる。
【発明の効果】
【００１２】
本発明によれば、常温でａ−Ｓｉを形成し、かつ非常に高いエネルギーで多結晶化することができる。このような本発明は、例えばスパッタリング蒸着（以下では「スパッタリング成膜」と言う）方法やＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）方法をもちいる低温度成膜方法である。したがって、ＣＶＤ装置のような多くの制御システムを必要とする高価な装備を要せず、プラスチック上にスパッタリングによりシリコンを成膜した後に高いエネルギーでアニル処理できるので、使用可能なビームエネルギーの選択の幅が広い。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を添付した図面に基づいて詳しく説明する。
【００１４】
図１は、本発明に係るｐｏｌｙ−Ｓｉ薄膜構造体の概略的な断面図である。
【００１５】
基板１はガラスまたはプラスチックである。それらの表面には、自然酸化膜あるいは人工的な酸化膜であって電気的絶縁膜の性質を有するＳｉＯ2薄膜が形成されていることがあるが、便宜上、図面では省略した。基板１上には接着層２を形成する。その接着層２の材料にはａ−Ｓｉと接着性に優れた性質を有するならどのような材料でも使うことができる。ａ−Ｓｉを接着層２の上に形成した後、アニル処理を行ってそのａ−Ｓｉをｐｏｌｙ−Ｓｉに相変化させるが、接着層２はａ−Ｓｉとの接着性に優れているため境界剥離が生じない。このような目的のためには、例えば窒化シリコン（ＳｉＮx）の薄膜層または窒化シリコンを含む薄膜層を約２０ｎｍ程度の厚さに形成し、その上にａ−Ｓｉを形成する。
【００１６】
前記接着層２上にはｐｏｌｙ−Ｓｉ薄膜３が形成されている。ｐｏｌｙ−Ｓｉ薄膜３は所望の厚さだけ成長され、例えば約５０ｎｍの厚さを有する。
【００１７】
図１に示したような本発明に係るｐｏｌｙ−Ｓｉ薄膜構造体は、１つの完成した多層構造物ではあるが、電子素子の一構成要素として応用されるための半加工品に該当する。このような本発明のｐｏｌｙ−Ｓｉ薄膜構造体は、ＴＦＴ、太陽電池、その他のｐｏｌｙ−Ｓｉ薄膜が必要とされている応用装置であれば如何なる装置にも適用可能であり、このような応用装置は前記のような構造を有する限り、本発明の範疇にあることは明らかである。
【００１８】
以下、本発明に係るｐｏｌｙ−Ｓｉ薄膜の製造方法について説明する。
【００１９】
図２の（Ａ）に示したように、基板１上に接着層２をＣＶＤにより蒸着する。接着層２は、例えばＳｉＮxで形成され、約２０ｎｍの厚さを有する。
【００２０】
図２の（Ｂ）に示したように、前記接着層２上にａ−Ｓｉ薄膜３を所定厚さに形成する。この際、低温蒸着が可能なスパッタリング成膜法を用いるスパッタリング用ガスには希ガス、例えばアルゴン（Ａｒ）ガスを用いる。ａ−Ｓｉの厚さは、５０ｎｍになるように調節する。スパッタリングパワーは２００Ｗ、そしてガス圧力は、５ｍＴｏｒｒに調節する。
【００２１】
図２の（Ｃ）に示したように、ＥＬＡ（Ｅｘｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｌｉｎｇ；エキシマレーザアニル）により前記ａ−Ｓｉ薄膜３を熱処理する。この際、ＥＬＡは、所定時間ステップ的にエネルギーを増加させながら、数回行われる。本発明において、ａ−Ｓｉ薄膜のアニル処理のためには成膜加熱又は補助加熱のためのファーネス（ｆｕｒｎａｃｅ）をエキシマーレーザーとともに使用することができるが、処理装置の簡便のためにはエキシマーレーザーを単独で用いることが望ましい。
【００２２】
図３は、本発明により製造したｐｏｌｙ−ＳｉのＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｍｅｔｅｒ）イメージであり、図４は本発明によって製造したｐｏｌｙ−Ｓｉと比較するために製造した従来の技術に係るｐｏｌｙ−ＳｉのＳＥＭイメージである。
【００２３】
図３に示した本発明に係るｐｏｌｙ−Ｓｉは、２３５ｍＪ／ｃｍ2のエネルギーを二回にわたって照射することによって得られたものである。これに対比して、図４では接着層のない基板上に直接形成したシリコン層に対する多結晶化後の成膜物を示しており、その多結晶化は１５０ｍＪ／ｃｍ2のエネルギーを５回照射することにより行われている。一方、本発明によれば、スパッタリングによりａ−Ｓｉが形成されるために、ａ−Ｓｉ薄膜には水素が含まれず、よって脱水素化過程が不要であると言う利点もある。したがって、従来のＥＬＡで必要とされた脱水素化過程のためのステップ的にエネルギーを増加させる照射方法とは異なり、一度に所望の最高のエネルギーを照射することができる。
【００２４】
一方、図３に示したように本発明では非常に高いエネルギー密度で熱処理しているが、かかる高いエネルギーにより熱処理したにも拘らず、基板からの剥離が現れず、特に非常に大きな粒径を有するｐｏｌｙ−Ｓｉ膜が形成されていることが分かる。
【００２５】
しかし、それより低いエネルギーの１５０ｍＪ／ｃｍ2のエネルギーで熱処理した図４の成膜物は、基板から剥離されてしまうだけでなく、その粒径も本発明に係るｐｏｌｙ−Ｓｉに比べて小さいものであった。
【００２６】
一般的に、良質のｐｏｌｙ−Ｓｉを得るための最適のエネルギーは、約２５０ｍＪ／ｃｍ2である。このような点を考慮した場合、本発明の製造方法によれば、このような適正なエネルギーに近いエネルギーでシリコン層を熱処理することができその結果、良質のｐｏｌｙ−Ｓｉ膜層が得られる。
【００２７】
下記の表は、従来の方法と本発明の方法とによるｐｏｌｙ−Ｓｉの熱処理による耐性テスト結果を示す。
【００２８】
下記の表１は接着層である窒化シリコン層を形成せずにｐｏｌｙ−Ｓｉを形成する従来の方法の結果を、表２は接着層である窒化シリコン層を形成して適用する本発明の方法の結果を示す。
【００２９】
【表１】
2005340827.tif 000003
【表２】
2005340827.tif 000004
【００３０】
上の表１と表２とを比較することによって、本発明に係る方法により優秀な品質のｐｏｌｙ−Ｓｉを製造できるということが分かる。上の表においては実施の評価に用いたサンプルを表示し、○と×は実施評価の結果すなわち、○は該当条件のアニル処理によってもｐｏｌｙ−Ｓｉが剥離されず残留することを意味し、×はアニル処理によりｐｏｌｙ−Ｓｉが剥離されるか、損傷されてしまったことを意味する。表１に示したように、接着層なしに製造されたｐｏｌｙ−Ｓｉは２００ｍＪ／ｃｍ2のエネルギーで剥離されてしまうか、あるいは損傷を受けた。しかし、本発明によれば、２００ｍＪ／ｃｍ2のエネルギーのアニル処理によればｐｏｌｙ−Ｓｉがどのスパッタリングによって成膜処理をした場合でもうまく形成され、また、２５０ｍＪ／ｃｍ2のエネルギーを超えるレーザビームでアニル処理した場合には成膜は部分的にだけ膜損傷または剥離が生じることが分る。更に、Ａｒスパッタリングによるスパッタリング成膜に比べてＸｅスパッタリングによるスパッタリング成膜の方がさらに安定的にｐｏｌｙ−Ｓｉ膜を形成することできるということが分かる。
【００３１】
前述したｐｏｌｙ−Ｓｉの製造方法は、ＴＦＴを製造する工程のうち、最も重要な工程であり、その他の工程は一般的に知られた方法により、これについて次に概略的に説明する。
【００３２】
本発明に係るＴＦＴ製造工程の特徴は、常温工程を通じてｐｏｌｙ−Ｓｉなどを製造することによって、プラスチックのような熱変形しやすい基板に良質のＴＦＴが得られることである。すなわち、本発明によってプラスチックをＴＦＴの基板として特に制限なしに使用することが可能になった。
【００３３】
図５に示した工程図を参照して説明すれば、まず、基板上に前述した本発明の方法によってｐｏｌｙ−Ｓｉ薄膜を形成する(ステップ１０）。この際、ａ−Ｓｉ蒸着時には、望ましくは、Ｘｅスパッタリングによるスパッタリング成膜法を利用する。
【００３４】
ａ−Ｓｉが蒸着した後、これをＥＬＡによりアニル処理してｐｏｌｙ−Ｓｉ薄膜を形成する。このように形成したｐｏｌｙ−Ｓｉ薄膜は多結晶シリコン活性層であって、更にトランジスタ活性層となるような形でパターニングする(ステップ１１）。パターニングは一般的に知られたＲＩＥ（Ｒｅａｃｔｉｎｇ Ｉｏｎ Ｅｔｃｈｉｎｇ）等のドライエッチング法を用いる。
【００３５】
活性層がパターニングした後、ゲート絶縁層として使われるＳｉＯ2薄膜を形成する(ステップ１２）。
【００３６】
ＳｉＯ2絶縁層が完成した後、全面的に１２０℃の温度でアルミニウムなどの金属膜を蒸着した後(ステップ１３）、これをパターニングしてゲート（電極）を完成する(ステップ１４）。
【００３７】
ゲートを完成した後は、当該電極はトランジスタのゲートとして働く。一方、トランジスタのソース領域とドレイン領域を形成するために不純物イオン注入（Ｉｎｐｕｒｉｔｙ  Ｉｏｎ  Ｉｍｐｌａｔａｔｉｏｎ）を行い(ステップ１５）、これを通常の方法でＥＬＡにより熱処理する(ステップ１６）。この処理によりソース領域とドレイン領域は電気的に活性化する。
【００３８】
ソース領域とドレイン領域が形成した後、その上に、やはり１５０℃でＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）−ＣＶＤ法によりＩＬＤ（Ｉｎｔｅｒ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ）として、例えばＳｉＯ2を形成し(ステップ１７）、その後いわゆるコンタクトホールの形成及びメタライゼーションを経ることによって、所望のｐｏｌｙ−Ｓｉ  ＴＦＴを得る(ステップ１８）。
【００３９】
図６は、本発明により製造したＴＦＴの概略的な断面図である。
【００４０】
図６に示したように、基板１の上面に接着層２としてＳｉＮx膜が形成されている。接着層２上にはｐｏｌｙ−Ｓｉ膜３が備わっているが、これはその後トランジスタ活性層となるような形でパターニングした後、不純物ドーピングをして、ソース、ドレイン及びこれらの間のチャンネルを形成するように加工する。ｐｏｌｙ−Ｓｉ膜３上にはゲート絶縁層４を形成し、ここでソースとドレインとに対応する部分には、その上からのソース電極とドレイン電極とのコンタクトのための貫通孔を形成している。
【００４１】
前記ソース電極とドレイン電極との間のチャンネル上にはゲート絶縁層４を介してゲート（またはゲート電極）が形成されており、その上にＩＬＤが形成されている。ＩＬＤには、やはり前記ソース電極とドレイン電極とに対応する部分に貫通孔を形成する。ソース電極はｐｏｌｙ−Ｓｉのソースにコンタクトしており、ドレイン電極はｐｏｌｙ−Ｓｉのドレインにコンタクトしている。
【００４２】
このような本願発明の理解を助けるためにいくつかの典型的な実施形態が説明され、添付図面に図示したが、このような実施形態は、単に広い発明を例示し、これを制限しないという点を理解せねばならず、そして、本発明は、図示及び説明した構造と配列には限定されないという点を理解せねばならず、これは多様な他の修正や変更が当業者によって行うことができるからである。
【００４３】
このような本発明のｐｏｌｙ−Ｓｉ薄膜製造方法は、平板表示素子、特にプラスチックを基板として使用するＡＭ（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ）ＬＣＤ、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｉｎｇ  Ｄｉｏｄｅ）、太陽電池、半導体メモリ素子などに好適に適用することができる。このようなｐｏｌｙ−Ｓｉ薄膜は、特に高い電子移動度と時間応答性とを要求するデバイス、特にプラスチックを基板として使用するＴＦＴに非常に適している。このようなＴＦＴは、前記のようなＡＭＬＣＤ、ＡＭＯＬＥＤ以外に、ＴＦＴをスイッチング素子または増幅素子として利用する他のどのような電子装置にも適用することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明に係るｐｏｌｙ−Ｓｉ薄膜構造体の概略的断面図である。
【図２】本発明に係るｐｏｌｙ−Ｓｉ薄膜の製造工程図である。（Ａ）は基板１上に接着層２をＣＶＤにより蒸着した状態、（Ｂ）は接着層２上にａ−Ｓｉ薄膜３を所定厚さに形成した状態、（Ｃ）はＥＬＡによりａ−Ｓｉ薄膜３をアニル処理する状態を示している。
【図３】本発明によって製造したｐｏｌｙ−ＳｉのＳＥＭイメージである。
【図４】従来の方法により製造したｐｏｌｙ−ＳｉのＳＥＭイメージである。
【図５】本発明に係るＴＦＴ製造方法の概略的なフローチャートである。
【図６】本発明により製造したＴＦＴの概略的な断面図である。
【符号の説明】
【００４５】
１      基板
２      接着層
３      ｐｏｌｙ−Ｓｉ薄膜
【図１】
2005340827.tif 000005
【図２】
2005340827.tif 000006
【図５】
2005340827.tif 000007
【図６】
2005340827.tif 000008
【図３】
2005340827.tif 000009
【図４】
2005340827.tif 000010