(57)【要約】【課題】  撮像機能と表示機能とを兼ね備えた表示装置を提供する。【解決手段】  画素電極に接続されたアクティブ素子を有する画素マトリクス２１と、画素マトリクス２１を駆動する周辺駆動回路２２と、光電変換素子に接続された第２のアクティブ素子を有する受光部３１と、受光部３１を駆動する受光部駆動回路３２を有するセンサ部３０と、周辺駆動回路２２と受光部駆動回路３２を制御する制御回路４０と、引出端子部５０と、を同一基板上に設ける。【選択図】  図１
2005045273.tif 000002
【特許請求の範囲】
【請求項１】
同一基板上に、センサ部と、制御回路と、引出端子部とを有し、
前記センサ部は、受光部と、前記受光部を駆動するための受光部駆動回路とを有し、
前記制御回路は、前記受光部駆動回路を制御し、
前記引出端子部は、センサ部を外部配線に接続するための端子部であることを特徴とするイメージセンサ。
【請求項２】
請求項１において、前記受光部駆動回路は薄膜トランジスタで形成されていることを特徴とするイメージセンサ。
【請求項３】
請求項１又は請求項２において、前記制御回路は薄膜トランジスタで形成されていることを特徴とするイメージセンサ。
【請求項４】
請求項２または請求項３において、前記薄膜トランジスタのゲイト絶縁膜は、ＳｉＨ4とＮ2Ｏを原料ガスに用いて、プラズマＣＶＤ法で形成されることを特徴とするイメージセンサ。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記受光部は光電変換素子と前記光電変換素子に接続されたアクティブ素子とを有することを特徴とするイメージセンサ。
【請求項６】
請求項５において、
前記光電変換素子および前記アクティブ素子は一列に配列されていることを特徴とするイメージセンサ。
【請求項７】
請求項５において、前記光電変換素子はマトリクス状に配列されていることを特徴とするイメージセンサ。
【請求項８】
同一基板上に、センサ部と、表示部と、制御回路と、引出端子部とを有し、
前記センサ部は、受光部と、前記受光部を駆動するための受光部駆動回路とを有し、
前記表示部は、マトリクス状に配置された画素電極と、前記画素電極に接続されたアクティブ素子を有する画素マトリクスと、前記アクティブ素子を駆動するための周辺駆動回路を有し、
前記制御回路は、前記受光部駆動回路と前記周辺駆動回路とを制御し、
前記引出端子部は、前記表示部およびセンサ部の配線を外部配線と接続することを特徴とするイメージセンサを一体的に設けた表示装置。
【請求項９】
請求項８において、前記アクティブ素子は薄膜トランジスタであることを特徴とするイメージセンサを一体的に設けた表示装置。
【請求項１０】
請求項８又は請求項９において、前記周辺駆動回路は薄膜トランジスタで構成されていることを特徴とするイメージセンサを一体的に設けた表示装置。
【請求項１１】
請求項８乃至請求項１０のいずれか一項において、前記制御回路は薄膜トランジスタで構成されていることを特徴とするイメージセンサを一体的に設けた表示装置。
【請求項１２】
請求項９乃至請求項１１のいずれか一項において、前記薄膜トランジスタはトップゲイト型の薄膜トランジスタであることを特徴とするイメージセンサを一体的に設けた表示装置。
【請求項１３】
請求項９乃至請求項１１のいずれか一項において、前記薄膜トランジスタはボトムゲイト型の薄膜トランジスタであることを特徴とするイメージセンサを一体的に設けた表示装置。
【請求項１４】
請求項９または請求項１３において、前記薄膜トランジスタのゲイト絶縁膜は、ＳｉＨ4とＮ2Ｏを原料ガスに用いて、プラズマＣＶＤ法で形成されることを特徴とするイメージセンサを一体型に設けた表示装置。
【請求項１５】
請求項８乃至請求項１４のいずれか一項において、前記受光部は光電変換素子と前記光電変換素子に接続された第２のアクティブ素子とを有することを特徴とするイメージセンサを一体的に設けた表示装置。
【請求項１６】
請求項１５において、前記光電変換素子および前記第２のアクティブ素子は一列に配列されていることを特徴とするイメージセンサを一体的に設けた表示装置。
【請求項１７】
請求項１５において、前記光電変換素子はマトリクス状に配列されていることを特徴とするイメージセンサを一体的に設けた表示装置。
【請求項１８】
請求項８乃至請求項１７のいずれか一項において、前記光電変換素子は、前記基板上に設けられた下側電極と、前記下側電極上に設けられた光電変換層と、前記光電変換層上に設けられた透明電極とを有することを特徴とするイメージセンサを一体的に設けた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素マトリクスと、周辺駆動回路を同一基板上に設けたアクティブマトリクス型の表示装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、ポリシリコンＴＦＴと呼ばれる多結晶シリコンを用いたＴＦＴする技術が鋭意研究されている。その成果として、ポリシリコンＴＦＴによって、シフトレジスタ回路等の駆動回路を作製することが可能になり、画素部と、画素部を駆動する周辺駆動回路とを同一基板上に集積したアクティブマトリクス型の液晶パネルが実用化に至っている。そのため、液晶パネルが低コスト化、小型化、軽量化され、パーソナルコンピュータ、携帯電話、ビデオカメラやデジタルカメラ等の各種情報機器、携帯機器の表示部に用いられている。
【０００３】
また近年、ノート型パソコンよりも携帯性に優れ、安価なポケットサイズの小型携帯用情報処理端末装置が実用化されており、その表示部にはアクティブマトリクス型液晶パネルが用いられている。このような情報処理端末装置は表示部からタッチペン方式でデータを入力可能となっているが、紙面上の文字・図画情報や、映像情報を入力するには、スキャナーやデジタルカメラ等の周辺機器が必要である。そのため、情報処理端末装置の携帯性が損なわれてしまっている。また、使用者に周辺機器を購入するための経済的な負担をかけてしまっている。
【０００４】
また、アクティブマトリクス型表示装置は、ＴＶ会議システム、ＴＶ電話、インターネット用端末等の表示部にも用いられている。これらシステムや端末では、対話者や使用者の映像を撮影するカメラを備えているが、表示部とカメラ部は個別に製造されてモジュール化されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、上述した問題点を解消し、画素マトリクス、周辺駆動回路が形成される基板上に、イメージセンサを設けることにより、撮像機能と表示機能とを兼ね備えたインテリジェント化された表示装置を提供することにある。
【０００６】
更に本発明の目的は、イメージセンサ又は／および太陽電池を画素マトリクス、周辺駆動回路と構造・製造プロセスに整合性のあるものとすることにより、インテリジェント化された表示装置を安価に作製することにある。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明のアクティブマトリクス型表示装置の構成は、マトリクス状に配置された画素電極と、前記画素電極に接続された第１のアクティブ素子を有する画素マトリクスと、前記第１のアクティブ素子駆動する周辺駆動回路とが同一基板上に設けられたアクティブマトリクス型表示装置において、
前記基板上には、光電変換素子と、前記光電変換素子に接続された第２のアクティブ素子とを有する受光部と、前記第２のアクティブ素子を駆動する駆動回路とを有するイメージセンサが設けられ、
前記光電変換素子は、第１の電極と、第１の電極上に形成された光電変換層と、前記光電変換層上に形成された第２の電極とを有し、前記第１の電極および前記第２の電極は、前記画素マトリクスに形成された導電膜と同じ出発膜でなることを特徴とする。
【０００８】
更に、本発明のアクティブマトリクス型表示装置の他の構成は、マトリクス状に配置された画素電極と、前記画素電極に接続された第１のアクティブ素子を有する画素マトリクスと、前記第１のアクティブ素子を駆動する周辺駆動回路とが同一基板上に設けられたアクティブマトリクス型表示装置において、
前記基板上には光起電力装置が設けられ、
前記光起電力装置は、第１の電極と、第１の電極上に形成された光電変換層と、前記光電変換層上に形成された第２の電極とを有し、前記第１の電極および前記第２の電極は、前記画素マトリクスに形成された導電膜と同じ出発膜でなることを特徴とするアクティブマトリクス型表示装置。
【０００９】
更に、本発明のアクティブマトリクス型表示装置の他の構成は、マトリクス状に配置された画素電極と、前記画素電極に接続されたアクティブ素子を有する画素マトリクスと、前記画素マトリクスを駆動する周辺駆動回路とが同一基板上に設けられたアクティブマトリクス型表示装置であって、
前記基板上には、光電変換素子と、前記光電変換素子に接続された第２のアクティブ素子とを有する受光部と、前記第２のアクティブ素子を駆動する駆動回路とを有するイメージセンサが設けられ、
前記画素マトリクスは、
前記基板上に形成された第１のアクティブ素子と、
前記第１のアクティブ素子を覆う第１の絶縁膜と、
前記第１の絶縁膜上に形成された遮光膜と、
前記遮光膜上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記第１、第２の絶縁膜に設けられたコンタクトホールを介して前記第１のアクティブ素子に電気的に接続された画素電極とを有し、
前記受光部は、
前記基板上に形成された第２のアクティブ素子と、
前記第２のアクティブ素子を覆う前記第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記遮光膜と同じ出発膜でなる下側電極と、  前記下側電極上に形成された光電変換層と、
前記光電変換層上に形成され、前記画素電極と同じ出発膜でなる透明電極とを有することを特徴とする。
【００１０】
更に、本発明に係るアクティブマトリクス型表示装置の作製方法の構成は、マトリクス状に配置された画素電極と、前記画素電極に接続された第１のアクティブ素子を有する画素マトリクスと、
前記第１のアクティブ素子を駆動する周辺駆動回路と、
光電変換素子と、前記光電変換素子に接続された第２のアクティブ素子とを有する受光部と、前記第２のアクティブ素子を駆動する駆動回路とでなるイメージセンサと、が同一基板上に設けられたアクティブマトリクス型表示装置の製造方法であって、
前記基板上に、前記第１のアクティブ素子、前記第２のアクティブ素子、前記周辺駆動回路、および前記駆動回路とを作製する第１の工程と、
前記第１のアクティブ素子と前記第２のアクティブ素子とを少なくとも覆う第１の絶縁膜を形成する第２の工程と、
前記第１の絶縁膜上に導電膜を形成する第３の工程と、
前記導電膜をパターニングして、前記第１のアクティブ素子を遮光するための遮光膜と、前記第２のアクティブ素子に接続された下部電極とを形成する第４の工程と、
前記下部電極上に光電変換層を形成する第５の工程と、
前記遮光膜上に第２の絶縁膜を形成する第６の工程と、
前記光電変換層と、前記第２の絶縁膜とを少なくとも覆う透明導電膜を形成する第７の工程と、
前記透明導電膜をパターニングして、前記第１のアクティブ素子に接続された画素電極と、前記光電変換層に接する透明電極とを形成する第８の工程と、
を有することを特徴とする。
【発明の効果】
【００１１】
本発明では、イメージセンサあるいは光起電力装置を、画素マトリクスおよび周辺駆動回路と同一基板上に設けたため、表示機能と撮像機能を兼ね備えた表示装置を小型化、軽量化することができる。
【００１２】
また、本発明において、イメージセンサ、あるいは光起電力装置を作製するには、従来のアクティブマトリクス型表示装置の製造方法、製造装置を運用できるため、新たな設備投資が不要であるため、製造コストを抑えることができる。よって、多機能の表示装置を安価に提供することができる。
【発明を実施するための最良の形態】
【００１３】
図１、図２を用いて、本実施形態の密着型のイメージセンサを一体的に設けた周辺回路一体型のアクティブマトリクス型表示装置を説明する。図１は本実施形態の素子基板１０の正面図であり、図２は素子基板１０の概略の断面構成図である。
【００１４】
図１に示すように、マトリクス状に配置された画素電極と、前記画素電極に接続されたアクティブ素子を有する画素マトリクス２１と、画素マトリクス２１を駆動する周辺駆動回路２３とが同一基板上に設けられている。さらに、素子基板１０上には、光電変換素子と、光電変換素子に接続された第２のアクティブ素子とを有する受光部３１と、受光部３１を駆動する駆動回路３２とでなるイメージセンサ３３が設けられている。
【００１５】
そして、図２に示すように、画素マトリクス２１は、基板１００上に形成された第１のアクティブ素子２００と、第１のアクティブ素子２００を覆う第１の絶縁膜１４０と、第１の絶縁膜１４０上に形成された遮光膜２２１と、遮光膜２２１上に形成された第２の絶縁膜１５０と、第２の絶縁膜１５０上に形成され、第１のアクティブ素子２００に電気的に接続された画素電極２２３とでなる。
【００１６】
イメージセンサ３０の受光部３１は、基板１００上に形成された第２のアクティブ素子３００と、第２のアクティブ素子３００を覆う第１の絶縁膜１４０と、第１の絶縁膜１４０上に形成され、第２のアクティブ素子３００に接続された光電変換素子３２０を有し、変換素子３２０は、下側電極３２１、光電変換層３２２、透明電極３２３で構成される。
【００１７】
本発明において、画素マトリクス２１のアクティブ素子２００と受光部３１のアクティブ素子３００、駆動回路２２、３２に配置されるアクティブ素子４００はＴＦＴで構成可能である。
【００１８】
これらのアクティブ素子２００、３００、４００は同一の作製工程を経て同時に完成される。そしてアクティブ素子２００、３００、４００を完成させた後、遮光膜２２１、画素電極２２３と、光電変換素子３２０とが作製される。変換素子３２０の下側電極３２１は遮光膜２２１と同じ出発膜でなり、遮光膜２２１と同時に形成される。透明電極３２３は画素電極２２３と同じ出発膜でなり、画素電極と同時に形成される。
【００１９】
従って、本発明の素子基板１０の製造プロセスは、光電変換層３２２の作製工程以外、従来のアクティブマトリクス型表示装置の製造プロセスと同じである。よって、本発明アクティブマトリクス型表示装置は新たな設備投資をしないで製造することが可能である。その結果製造コストを安価におさえることができる。また、表示部とイメージセンサ部とを同一基板上に設けたため、小型化、軽量化することができる。
【実施例１】
【００２０】
本実施例では、周辺回路一体型のアクティブマトリクス型表示装置において、素子基板に密着型のイメージセンサを一体的に設けた表示装置を説明する。
【００２１】
図１は、本実施例の素子基板１０の正面図である。図１に示すように素子基板１０には、表示部２０とリニアセンサ部３０、制御回路４０、引出端子部５０が設けられている。また、図２は素子基板１０の概略の断面構成を示す。本実施例では、素子基板１０に配置されるアクティブ素子をＴＦＴで作製する。
【００２２】
図１、図２に示すように、表示部２０はマトリクス状に配置された画素電極２２３と、画素電極２２３に接続された画素ＴＦＴ２００でなる画素マトリクス２１と、画素マトリクス２１配置された画素ＴＦＴ２００を駆動するための周辺駆動回路２２とが設けられており、素子基板１０は周辺回路一体型のアクティブマトリクス型の基板構造となっている。また、画素マトリクス２１には、画素ＴＦＴ２００を遮光するための遮光膜２２１が設けられている。
【００２３】
リニアセンサ部３０は、光電変換素子３２０と、光電変換素子３２０に接続された受光部ＴＦＴ３００が１列に配置された受光部３１と、受光部ＴＦＴ３００を駆動するための受光部駆動回路３２とで構成されている。
【００２４】
光電変換素子３２０は、受光部ＴＦＴ３００に接続された下側電極３２１と、下側電極３２１上に形成された光電変換層３２２と、光電変換層３２２上に形成された透明電極３２３でなる。
【００２５】
制御回路４０は、表示部の周辺駆動回路２２と受光部駆動回路３２を制御するためのものである。周辺駆動回路２２、受光部駆動回路３２、制御回路４０には、シフトレジスタ等を構成するためのＣＭＯＳ−ＴＦＴ４００で構成される。
【００２６】
また、引出端子部５０は、表示部２０および、リニアセンサ部３０の配線を外部配線と接続するための端子である。
【００２７】
本実施例のアクティブマトリクス表示装置は、リニアセンサ部３０で読みとった画像データを、素子基板１０外部の回路で処理することなく表示可能となっている。制御回路４０は受光部駆動回路３１にタイミング信号等の制御信号を出力する。この制御信号に従って受光部駆動回路３１は受光部ＴＦＴ３００をスイッチング動作させる。このスイッチング動作に伴って、光電変換素子３２０で発生した電荷が画像信号としてリニアセンサ部３０から制御回路４０に出力される。制御回路４０は、この画像信号を表示部で表示するため、周辺駆動回路２２の制御信号（ゲイト線駆動信号、データ線駆動信号）を作成する。この制御信号に従って、周辺駆動回路２２は画素マトリクス２１を駆動し、リニアセンサ部３０で読みとった画像データを表示させる。
【００２８】
次に、図３〜５を用いて、素子基板１０の作製方法を説明する。先ず、図３（Ａ）に示すように、透明基板１００全面に下地膜１１０を形成する。透明基板１００としてガラス基板や石英基板を用いることができる。下地膜１１０として、プラズマＣＶＤ法によって、酸化珪素膜を２００ｎｍの厚さに形成した。
【００２９】
次に、プラズマＣＶＤ法によって非晶質珪素膜を５５ｎｍの厚さに成膜し、エキシマレーザ光を照射して、多結晶珪素膜６１を形成した。この結晶化工程は、特にＣＭＯＳ−ＴＦＴ４００の移動度を高くするのに重要な工程となる。なお、非晶質珪素膜の結晶化方法として、ＳＰＣと呼ばれる熱結晶化法、赤外線を照射するＲＴＡ法、熱結晶化とレーザアニールとの用いる方法等を用いることができる（図３（Ａ））。
【００３０】
次に、多結晶珪素膜６１をパターニングして、ＴＦＴ２００、３００、４００のソース領域、ドレイン領域、チャネル形成領域を構成する島状の半導体層３０１、２０１、４０１、４０２を形成する。次に、これら半導体層３０１、２０１、４０１、４０２を覆うゲイト絶縁膜１１０を形成する。ゲイト絶縁膜１１０はシラン（ＳｉＨ4）とＮ2Ｏを原料ガスに用いて、プラズマＣＶＤ法で１２０ｎｍの厚さに形成する。
【００３１】
次に、スパッタ法でアルミニウム膜６１を３００ｎｍの厚さに形成する。ヒロックやウィスカーの発生を抑制するために、アルミニウム膜６１にはスカンジウム（Ｓｃ）やイットリウム（Ｙ）を０．１〜０．２重量％含有させる（図３（Ｂ））。
【００３２】
次に、アルミニウム膜６１の表面に、図示しない緻密な膜質を有する陽極酸化膜を形成する。陽極酸化膜を形成するには、３％の酒石酸を含んだエチレングリコール溶液中で、アルミニウム膜６１を陽極にし白金を陰極にして、この電極間に電流を流せばよい。陽極酸化膜の膜厚は印加電圧によって制御する。本実施例では、陽極酸化膜の膜厚を１０ｎｍとする。
【００３３】
次に、レジストマスク６２を形成し、アルミニウム膜６１をパターニングして、電極パターン２０２、３０２、４０３、４０４を形成する。先に形成された、図示しない緻密な陽極酸化膜は、アルミニウム膜６１とレジストマスク６２の密着性を高めるためのものである（図３（Ｃ））。
【００３４】
そして、再び陽極酸化を行い、図４（Ａ）に示すように、電極パターン２０２、３０２、４０３、４０４の側面に多孔質状の陽極酸化膜２０３、３０３、４０５、４０６をそれぞれ形成する。この場合の陽極酸化工程は、電極パターン２０２、３０２、４０３、４０４を陽極にし、白金を陰極にして、濃度３％のシュウ酸水溶液中で、この電極間に電流を流せばよい。陽極酸化膜２０３、３０３、４０５、４０６の膜厚は電圧の印加時間によってを制御できる。陽極酸化膜２０３、３０３、４０５、４０６は、半導体層に低濃度不純物領域を自己整合的に形成するために利用される（図４（Ａ））。
【００３５】
そして、レジストマスク６２を専用の剥離液によって除去した後、再び陽極酸化工程を行い、電極パターン２０２、３０２、４０３、４０４の周囲に、緻密な膜質を有する陽極酸化膜２０４、３０４、４０７、４０８をそれぞれ形成する。以上の陽極酸化工程において陽極酸化されなかった電極パターン２０２、３０２、４０３、４０４が、実質的なゲイト電極２０５、３０５、４０９、４１０として機能する。これらゲイト電極２０５、３０５、４０９、４１０の周囲に形成された緻密な膜質を有する陽極酸化膜２０４、３０４、４０７、４０８は、ゲイト電極を電気的、物理的に保護する機能を果たす。更に、これらの陽極酸化膜によって、オフセット構造を自己整合的に形成することができる（図４（Ｂ））。    
【００３６】
図４（Ｂ）に示す状態が得られたら、半導体にＮ型の導電性を付与するために、Ｐイオンをドープする。本実施例では、イオンドーピング法を用いる。条件はドーズ量１×１０15／cm2、加速電圧８０ｋｖとする。この結果、ゲイト電極および陽極酸化膜がマスクとして機能し、半導体層２０１、３０１、４０１、４０２にそれぞれ、Ｎ型不純物領域２０６、３０６、４１１、４１２が自己整合的に形成される（図４（Ｃ））。
【００３７】
次に、多孔質状の陽極酸化膜２０３、３０３、４０５、４０６を除去した後、再び、イオンドーピング法でＰイオンをドープする。ドーピング条件はドーズ量１×１０14／cm2、加速電圧７０ｋｖとする。この結果、２回のドーピング工程ともＰイオンが注入された領域２０７、３０７、４１３、４１４はＮ型の高濃度不純物領域となり、図４（Ｄ）に示した２度目のドーピング工程のみ、Ｐイオンが注入された領域２０８、３０８、４１５、４１６はＮ型の低濃度不純物領域となる。また、２回のドーピング工程ともＰイオンが注入されなかった領域２０９、３０９、４１７、４１８はチャネル形成領域となる（図４（Ｄ））。
【００３８】
次に、図５（Ａ）に示すように、ＣＭＯＳ−ＴＦＴ４００の半導体層４０２のＮ型の不純物領域をＰ型に反転するため、他の半導体層をレジストマスク６３で覆う。この状態で、Ｐ型の導電性を付与するＢイオンをイオンドーピング法で注入する。条件はドーズ量２×１０15／cm2、加速電圧６５ｋｖとする。この結果、Ｎ型の不純物領域４１４、４１６の導電型が反転し、Ｐ型の不純物領域４１９、４２０となる。そしてレーザアニールを行い、ドーピングされたＰイオン、Ｂイオンを活性化する（図５（Ａ））。
【００３９】
そして、図５（Ｂ）に示すように、第１の層間絶縁膜１３０を形成し、Ｎ型高濃度不純物領域２０７、３０７、４１３およびＰ型不純物領域４１９に達するコンタクトホールを形成する。しかる後、金属膜を形成し、パターニングして、配線２１０、２１１、３１０、３１１、４２１、４２２、４２３を形成する。なお、ＴＦＴ４００をＣＭＯＳ構造とするために、配線４２２でＮ型高濃度不純物領域４１４とＰ型不純物領域４１９とが接続される。
【００４０】
本実施例では、第１の層間絶縁膜１３０を厚さ５００ｎｍの窒化珪素膜で形成する。第１の層間絶縁膜１３０として、窒化珪素膜の他に、酸化珪素膜、窒化珪素膜を用いることができる。また、これらの絶縁膜の多層膜としても良い。
【００４１】
また、配線２１０、２１１、３１０、３１１、４２１、４２２、４２３の出発膜となる金属膜として、本実施例では、スパッタ法で、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成する。これらの膜厚はそれぞれ１００ｎｍ、３００ｎｍ、１００ｎｍとする。
【００４２】
以上のＣＭＯＳプロセスを経て、画素ＴＦＴ２００、受光部ＴＦＴ３００、ＣＭＯＳ−ＴＦＴ４００が同時に完成する（図５（Ｂ））。
【００４３】
次に図５（Ｃ）に示すように、ＴＦＴ２００、３００、４００を覆う、第２の層間絶縁膜１４０を形成する。第２の層間絶縁膜１４０としては、下層の凹凸を相殺して、平坦な表面が得られる樹脂膜が好ましい。このような樹脂膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリルを用いることができる。また、第２の層間絶縁膜１４０の表面層は平坦な表面を得るため樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層としても良い。本実施例では、第２の層間絶縁膜１４０としてポリイミド膜を１．５μｍの厚さに形成する。
【００４４】
次に、第２の層間絶縁膜１４０に受光部ＴＦＴ３００の配線３１０に達するコンタクトホールを形成した後、導電膜を形成する。本実施例では導電膜として厚さ２００ｎｍのチタン膜をスパッタ法で成膜する。
【００４５】
次に、導電膜をパターニングし、画素ＴＦＴ２００の遮光膜２２１と、受光部ＴＦＴ３００に接続された下側電極３１２とをそれぞれ形成する。この導電膜としてチタン、クロムを用いることができる。
【００４６】
次に、光電変換層３２２として機能する、水素が添加された非晶質珪素膜（以下、ａ−Ｓｉ：Ｈ膜と表記する）を基板全面に成膜する。そして、受光部３１だけにａ−Ｓｉ：Ｈ膜が残存するようにパターニングをし、光電変換層３２２とする（図５（Ｃ））。
【００４７】
そして、図２に示すように第３の層間絶縁膜１５０を形成する。第３の層間絶縁膜１５０を構成する絶縁被膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等のを樹脂膜を形成すると平坦な表面を得ることができるため、好ましい。あるいは第３の層間絶縁膜１５０の表面層は上記の樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層膜を成膜してもよい。本実施例では、絶縁被膜として厚さ０．５μｍのポリイミド膜を基板全面に形成した。
【００４８】
ポリイミド膜を成膜した後パターニングする。このパターニングにより、光電変換層３２２上のポリイミド膜を除去して、残存したポリイミド膜を第３の層間絶縁膜１５０とする。
【００４９】
更に、第３、第２の層間絶縁膜に配線２１１に達するコンタクトホールを形成する。本実施例では、パターニングにドライエッチング法を用いる。ａ−Ｓｉ：Ｈ膜（光電変換層３２２）とポリイミド膜（第２、第３層間絶縁膜１４０、１５０）とのエッチング選択比をとるために、エッチングガスに、Ｏ2とＣＦ4の混合ガスを用い、その混合比をＯ2：ＣＦ4＝９５％：５％とする。なお、ａ−Ｓｉ：Ｈ膜とポリイミド膜との選択比が十分でなく、ａ−Ｓｉ：Ｈ膜がエッチングされてしまう場合には、ａ−Ｓｉ：Ｈ膜のエッチング量を見越して、ａ−Ｓｉ：Ｈ膜を厚めに成膜すればよい。  
【００５０】
なお、上記のパターニングの手段はドライエッチング法に限定するものでなく、光電変換層３２２に影響を与えずに、第２、第３の層間絶縁膜１４０、１５０とのパターニング、コンタクト形成が行える手段であればよい。
【００５１】
次に、基板全面に透明導電膜を成膜しパターニングして、画素ＴＦＴ２００に接続された画素電極２２３、光電変換素子３２０の透明電極３２３を形成する。透明導電膜にはＩＴＯやＳｎＯ2を用いることができる。本実施例では、透明導電膜として厚さ１２０ｎｍのＩＴＯ膜を形成する（図２）。
【００５２】
以上の工程を経て、図１、２に示すような素子基板１０が完成する。本実施例では、密着型のリニアセンサ部３０および、リニアセンサ部３０で読みとられた画像データを表示するための制御を行う制御回路４０を同一基板上に設けたため、多機能化しても装置が大型化することがない。
【００５３】
また、リニアセンサ部３０を作製するには、従来アクティブマトリクス型表示装置の製造方法、製造装置を運用できるため、新たな設備投資が不要であり、多機能の表示装置を安価に提供することができる。
【００５４】
例えば、画像の表示部と、紙面上の文字情報、画像情報を読みとる密着型イメージセンサを同一基板上に設けられているので、本実施例の表示装置はワードプロセッサや、ノート型パソコン等のＯＡ機器や、モバイルコンピュータ等の携帯型の情報処理装置の表示装置に好適である。
【００５５】
また、本実施例において、ＴＦＴ２００、３００、４００と光電変換素子３２０の作製順序はＴＦＴの特性、光電変換素子の特性を大きく左右する。ＴＦＴの移動度等の電気特性を高めるには、半導体層に対して、結晶化工程やアニール工程、更に水素化処理が必要である。しかし、これらの処理は、光電変換層３２２のａ−Ｓｉ：Ｈを結晶化したり、水素を脱気させてしまい、変換効率を低下してしまう。
【００５６】
そのため、本実施例では、ＴＦＴ２００、３００、４００をを完成させた後、光電変換素子３２０を作製することによって、ＴＦＴ、光電変換素子のそれぞれの特性を最善のものとする。またこのような作製順序とすることで、リニアセンサ部３０では、受光部ＴＦＴ３００と光電変換素子３２０とを積層した構成にできるため、省スペース化が図れる。
【実施例２】
【００５７】
実施例１では、画素ＴＦＴ２００、受光素子３００、駆動回路、制御回路を構成するＣＭＯＳ−ＴＦＴ４００をトップゲイト型ＴＦＴで作製した例を示した。本実施例では、これらのＴＦＴをボトムゲイト型のＴＦＴで構成する例を示す。図６に本実施例の素子基板の断面構成図を示す。図６において、図１と同じ符号は同じ部材を示す。また、煩雑さをさけるため、ＴＦＴの構成を示す符号はＣＭＯＳ−ＴＦＴ４００にのみ付したが、他のＴＦＴも同じ構成要素を有する。
【００５８】
本実施例のボトムゲイト型のＴＦＴは、下地膜１１０上に形成されたゲイト電極５０１と、ゲイト絶縁膜１２０上に形成された半導体層５０２、半導体層５０２のチャネル形成領域上に形成されたチャネルストッパー５０３と、半導体層に接続された配線５０４を有する。
【００５９】
本実施例のボトムゲイト型のＴＦＴの作製工程は、公知の製造方法を採用すればよく、実施例１と同様、全てのＴＦＴ２００、３００、４００を同時に完成するようにする。
【実施例３】
【００６０】
実施例１では、素子基板１０上に、密着型のラインセンサを設ける例を示したが、本実施例では、光電変換素子をマトリクス状に配置したエリアセンサを設けた例を説明する。本実施例の素子基板１０の上面図を図７に示す。図７において、図１と同じ符号は同じ部材を示す。
【００６１】
図７に示すように、実施例１と同様に、素子基板１０には、表示部２０と、制御回路４０、引出端子部５０が設けられ、更にエリアセンサ部７０が設けられている。本実施例の素子基板の断面構成は図１または図６と同様である。
【００６２】
エリアセンサ部３０は、受光マトリクス７１と、受光部駆動回路７２とを有する。受光マトリクス７１において、実施例１で示す光電変換素子３２０がマトリクス状に２次元的に配置され、光電変換素子３２０それぞれに接続された受光部ＴＦＴ３００が配置されている。２つの受光部駆動回路７２は共同して受光マトリクス７１を走査し、画像データを作成するものである。
【００６３】
また、本実施例の素子基板１０をモジュール化した場合、エリアセンサ部７０に対向して、レンズ等の光学系が設けられる。この光学系で縮小された画像がエリアセンサ７０に投影されて、検出されるため、動画像が撮像可能となっている。
【００６４】
本実施例において、画素マトリクス２１の画素電極２２３の配列と、受光マトリクス７１の光電変換素子３２０の配列を同じにすると良い。この場合、画素電極２２３のアドレスと受光セルのアドレスが１対１に対応するため、表示部２０で表示するために、制御回路４０におけるエリアセンサ部で検知された画像データの加工が簡単化、高速化される。
【００６５】
例えば、画素マトリクス２１の画素数を６４０×４８０のＶＧＡ規格とした場合、画素電極の占有面積は１０μｍ×１０μｍ程度である。受光マトリクス７１のセル数も６４０×４８０とすると、その占有面積は６．４ｍｍ×４．８ｍｍ程度となる。よって、アクティブマトリクス型表示装置の素子基板１０にエリアセンサ部７１を集積化することができる。
【００６６】
このように、本実施例では、表示部とエリアセンサ部７０でなる撮像素子が一体的に設けられているため、ＴＶ会議システム、ＴＶ電話、インターネット用端末等の通信機能を備えた表示部に好適である。例えば、表示部で対話者の端末から送信された映像を見ながら、エリアセンサ部７０で自信の姿を撮影し、対話者の端末に転送することでき、動画像を双方向通信することができる。
【実施例４】
【００６７】
実施例１〜３においては、素子基板にイメージセンサを設ける例を説明したが、本実施例ではイメージセンサの替わりに、太陽電池を設ける例を説明する。図８に本実施例の素子基板の断面構成図を示す。図８において、図２と同じ符号は同じ部材を示し、実施例１と同じ工程で作製されたものであり、受光部ＴＦＴ３００、光電変換素子３２０の替わりに、太陽電池６００を設けている。
【００６８】
先ず、実施例１に示す工程によって、画素ＴＦＴ２００とＣＭＯＳ−ＴＦＴ４００を完成する。この際、パターニングを不要とする膜は太陽電池６００部分にも形成されており、下地膜１１０、ゲイト絶縁膜１２０、第１の層間絶縁膜１３０が形成されている。
【００６９】
次に、第２の層間絶縁膜１４０を基板１００全面に形成する。第２の層間絶縁膜状に導電膜を形成する。本実施例では導電膜として厚さ２００ｎｍのチタン膜をスパッタ法で成膜する次に、導電膜をパターニングし、画素ＴＦＴ２００の遮光膜２２１、太陽電池の裏面電極６０１を形成する。裏面電極６０１は帯状にパターニングされている。遮光膜２２１、裏面電極６０１の出発膜として、チタン膜やクロム膜を用いることができる。
【００７０】
次に、光電変換層６０２を形成する。光電変換層６０２には、真性のａ−Ｓｉ：Ｈや、ＰＩＮ接合を有するＳｉや、ＳｉＧｅ等の半導体を用いることができる。本実施例では、ａ−Ｓｉ：Ｈ膜を成膜した。このａ−Ｓｉ：Ｈ膜をパターニングして、太陽電池６００にのみに残存させて、光電変換層６０２を形成する。
【００７１】
次に、層間絶縁膜１５０を形成する。まず、ポリイミド膜を基板全面に形成し、パターニングを施して、光電変換層３２２上のポリイミド膜を除去して、残存したポリイミド膜を第３の層間絶縁膜１５０とする。更に、第３、第２の層間絶縁膜に配線２１１に達するコンタクトホールを形成する。
【００７２】
本実施例では、パターニングにドライエッチング法を用いる。ａ−Ｓｉ：Ｈ膜（光電変換層６０２）とポリイミド膜（第２、第３層間絶縁膜１４０、１５０）とのエッチング選択比をとるために、エッチングガスに、Ｏ2とＣＦ4の混合ガスを用い、その混合比をＯ2：ＣＦ4＝９５％：５％とする。なお、ａ−Ｓｉ：Ｈ膜とポリイミド膜との選択比が十分でなく、ａ−Ｓｉ：Ｈ膜がエッチングされてしまう場合には、ａ−Ｓｉ：Ｈ膜がエッチング量を見越して、ａ−Ｓｉ：Ｈ膜を厚めに成膜すればよい。
【００７３】
なお、上記のパターニングの手段はドライエッチング法に限定するものでなく、光電変換層３２２に影響を与えず、第２、第３の層間絶縁膜１４０、１５０のパターニング、コンタクト形成が行える手段であればよい。
【００７４】
次に、基板全面に透明導電膜を成膜しパターニングして、画素ＴＦＴ２００に接続された画素電極２２３、太陽電池の透明電極６０３を形成する。透明導電膜にはＩＴＯやＳｎＯ2を用いることができる。本実施例では、透明導電膜として厚さ１２０ｎｍのＩＴＯ膜を形成する。
【００７５】
なお、太陽電池６００の端子部透明電極６０３は隣の裏面電極６０２に接続されている。また、本実施例では光電変換層６０２に導電率の低いａ−Ｓｉ：Ｈ膜を用いたので、セル毎に光電変換層６０２を分断しなかったが、導電率が高い場合には光電変換層６０２の分断工程が必要となる。
【００７６】
以上の工程を経て、図８に示すような素子基板が完成する。本実施例の太陽電池６００は、光電変換層６０２の作製工程を除いて、画素マトリクスとプロセス整合性のあるため、従来のアクティブマトリクス型表示装置の製造方法、製造装置を運用できるため、新たな設備投資が不要である。よって、多機能の表示装置を安価に提供することができる。
【００７７】
また、本実施例では、太陽電池６００のみを新たに設ける例を示したが、太陽電池６００と共に、実施例１のリニアセンサ部３０や、実施例３のエリアセンサ部７０を設けることができる。この場合には、太陽電池６００の光電変換層６０２と、受光部の光電変換素子３２０の光電変換層３２２を同じ工程で作製すると工程が簡略化される。また、この場合、太陽電池６００の裏面電極６０１と、光電変換素子３２０の下側電極３２１は、画素ＴＦＴ２００の遮光膜２２１と同じ工程で作製され、太陽電池６００の透明電極６０３と、光電変換素子３２０の透明電極３２３は、画素電極２２３とと同じ工程で作製される。
【図面の簡単な説明】
【００７８】
【図１】実施例１の素子基板の正面図である。
【図２】実施例１の素子基板の断面図である。
【図３】実施例１の素子基板の作製工程の説明図である。
【図４】実施例１の素子基板の作製工程の説明図である。
【図５】実施例１の素子基板の作製工程の説明図である。
【図６】実施例２の素子基板の断面図である。
【図７】実施例３の素子基板の正面図である。
【図８】実施例４の素子基板の断面図である。
【符号の説明】
【００７９】
１００  透明基板
１１０  下地膜
１２０  ゲイト絶縁膜
１３０  第１の層間絶縁膜
１４０  第２の層間絶縁膜
１５０  第３の層間絶縁膜
２００  画素ＴＦＴ
２２１  遮光膜
２２３  画素電極
３００  受光部ＴＦＴ
３２０  光電変換素子
３２１  下側電極
３２２  光電変換層
３２３  透明電極
４００  ＣＭＯＳ−ＴＦＴ
６０１  裏面電極
６０２  光電変換層
６０３  透明電極
【図１】
2005045273.tif 000003
【図２】
2005045273.tif 000004
【図３】
2005045273.tif 000005
【図４】
2005045273.tif 000006
【図５】
2005045273.tif 000007
【図６】
2005045273.tif 000008
【図７】
2005045273.tif 000009
【図８】
2005045273.tif 000010