(57)【要約】 【課題】  簡易な構成で、パルス信号を変換して信号の立上りと立下がりの特性を個別に設定して出力する電圧駆動型スイッチング素子駆動回路を提供することを目的とする。【解決手段】  入力端子に接続された第１の容量と、該容量の他端に接続された第１のスイッチと、該容量の一端と出力端子との間に設けられた抵抗と、出力端子と第２の容量との間に設けられた第２のスイッチと、第１の容量に接続された制御端子と、基準電位に接続された基準端子と、第２の容量に接続された駆動端子とを有する電圧駆動型スイッチとからなり、第１のスイッチは、入力パルス信号がＬからＨ、ＬからＨに切り替わるときに、それぞれ閉状態、開状態となり、電圧駆動型スイッチは、制御端子の電位が低下あるいは上昇すると基準端子と駆動端子間のインピーダンスが減少あるいは増加し、第２のスイッチは、出力電位が一定のレベルを上回りあるいは下回ると閉状態あるいは開状態となる。【選択図】  図３          
2005236688.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に陽極が接続された第１の容量性負荷と、
該第１の容量性負荷の陰極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、
前記第１の容量性負荷の陽極と出力端子との間に設けられた抵抗性負荷と、
該出力端子と、陰極が基準電位に接続された第２の容量性負荷の陽極との間に設けられ、出力電圧のレベルに応じて開閉する第２のスイッチと、
前記第１の容量性負荷の陰極に接続された制御端子と、基準電位に接続された基準端子と、前記第２の容量性負荷の陽極に接続された駆動端子とを有する電圧駆動型スイッチとからなり、
前記第１のスイッチは、前記入力端子に入力されるパルス信号がＬからＨに切り替わるタイミングで閉状態となると共に、入力パルス信号がＨからＬに切り替わるタイミングで開状態となり、
前記電圧駆動型スイッチは、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが増加し、
前記第２のスイッチは、前記出力端子の電位が一定のレベルを上回ると閉状態となるとともに、前記出力端子の電位が一定レベルを下回ると開状態となることを特徴とする電圧駆動型スイッチング素子駆動回路。
【請求項２】
入力端子に陰極が接続された第１の容量性負荷と、
該第１の容量性負荷の陽極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、
前記第１の容量性負荷の陰極と出力端子との間に設けられた抵抗性負荷と、
該出力端子と陽極が前記基準電位に接続された第２の容量性負荷の陰極との間に設けられ、出力電圧のレベルに応じて開閉する第２のスイッチと、
前記第１の容量性負荷の陽極に接続された制御端子と、基準電位に接続された基準端子と、前記第２の容量性負荷の陰極に接続された駆動端子とを有する電圧駆動型スイッチとからなり、
前記第１のスイッチは、前記入力端子に入力されるパルス信号がＨからＬに切り替わるタイミングで閉状態となると共に、入力パルス信号がＬからＨに切り替わるタイミングで開状態となり、
前記電圧駆動型スイッチは、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが増加し、
前記第２のスイッチは、前記出力端子の電位が一定のレベルを下回ると閉状態となるとともに、前記出力端子の電位が一定レベルを上回ると開状態となることを特徴とする電圧駆動型スイッチング素子駆動回路。
【請求項３】
入力端子に陽極が接続された第１の容量性負荷と、
該第１の容量性負荷の陰極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、
前記第１の容量性負荷の陽極と出力端子との間に設けられた抵抗性負荷と、
前記第１の容量性負荷の陰極に接続された制御端子と、基準電位に接続された基準端子と、陰極が基準電位に接続された、第２の容量性負荷の陽極に接続された駆動端子とを有する電圧駆動型スイッチとからなり、
前記第１のスイッチは、前記入力端子に入力されるパルス信号がＬからＨに切り替わるタイミングで閉状態となると共に、入力パルス信号がＨからＬに切り替わるタイミングで開状態となり、
前記電圧駆動型スイッチは、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが増加することを特徴とする電圧駆動型スイッチング素子駆動回路。
【請求項４】
入力端子に陰極が接続された第１の容量性負荷と、
該第１の容量性負荷の陽極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、
前記第１の容量性負荷の陰極と出力端子との間に設けられた抵抗性負荷と、
前記第１の容量性負荷の陽極に接続された制御端子と、基準電位に接続された基準端子と、陽極が基準電位に接続された第２の容量性負荷の陰極に接続された駆動端子とを有する電圧駆動型スイッチとからなり、
前記第１のスイッチは、前記入力端子に入力されるパルス信号がＨからＬに切り替わるタイミングで閉状態となると共に、入力パルス信号がＬからＨに切り替わるタイミングで開状態となり、
前記電圧駆動型スイッチは、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが増加することを特徴とする電圧駆動型スイッチング素子駆動回路。
【請求項５】
入力端子に陽極が接続された第１の容量性負荷と、
該第１の容量性負荷の陰極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、
前記第１の容量性負荷の陽極と出力端子との間に設けられた抵抗性負荷と、
前記第１の容量性負荷の陰極に接続された制御端子と、基準電位に接続された基準端子と、出力端子に接続された駆動端子とを有する電圧駆動型スイッチとからなり、
前記第１のスイッチは、前記入力端子に入力されるパルス信号がＬからＨに切り替わるタイミングで閉状態となると共に、入力パルス信号がＨからＬに切り替わるタイミングで開状態となり、
前記電圧駆動型スイッチは、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが増加することを特徴とする電圧駆動型スイッチング素子駆動回路。
【請求項６】
入力端子に陰極が接続された第１の容量性負荷と、
該第１の容量性負荷の陽極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、
前記第１の容量性負荷の陰極と出力端子との間に設けられた抵抗性負荷と、
前記第１の容量性負荷の陽極に接続された制御端子と、基準電位に接続された基準端子と、出力端子に接続された駆動端子とを有する電圧駆動型スイッチとからなり、
前記第１のスイッチは、前記入力端子に入力されるパルス信号がＨからＬに切り替わるタイミングで閉状態となると共に、入力パルス信号がＬからＨに切り替わるタイミングで開状態となり、
前記電圧駆動型スイッチは、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが増加することを特徴とする電圧駆動型スイッチング素子駆動回路。
【請求項７】
前記第１のスイッチは、スイッチングダイオードであることを特徴とする請求項１から請求項６に記載された電圧駆動型スイッチング素子駆動回路。
【請求項８】
前記第２のスイッチは、スイッチングダイオードであることを特徴とする請求項１または請求項２に記載された電圧駆動型スイッチング素子駆動回路。
【請求項９】
前記電圧駆動型スイッチは、ＰＭＯＳトランジスタであることを特徴とする請求項１、請求項３、請求項５のいずれかに記載された電圧駆動型スイッチング素子駆動回路。
【請求項１０】
前記電圧駆動型スイッチは、ＮＭＯＳトランジスタであることを特徴とする請求項２、請求項４、請求項６のいずれかに記載された電圧駆動型スイッチング素子駆動回路。
【請求項１１】
トランスと、
該トランスの一次側に流れる電流をＯＮ／ＯＦＦする電圧駆動型スイッチング素子と、
前記トランスの二次側に流れる電流を整流するダイオードと、
該ダイオードにより整流された電流を電荷として蓄積するメインコンデンサと、
パルス信号発生回路と、
該パルス信号発生回路の出力端子と前記電圧駆動型スイッチング素子との間に接続された請求項１から請求項１０のいずれかに記載された電圧駆動型スイッチング素子駆動回路とを有することを特徴とする充電回路。
【請求項１２】
請求項１１に記載された充電回路と、前記メインコンデンサに充電された電荷により発光する発光手段とを有することを特徴とする発光装置。
【請求項１３】
請求項１２に記載の発光装置を備え、該発光装置により被写体照明を行うことを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス信号により駆動される電圧駆動型スイッチング素子駆動回路および充電回路および発光装置およびカメラに関する。
【背景技術】
【０００２】
従来、電圧駆動型スイッチング素子の駆動には、パルス信号を用いるのが一般的である。
例えば、図８はパルス信号によってＰＭＯＳトランジスタとＮＭＯＳトランジスタを駆動するインバータ回路を示したものである。
図８において、１１はグラウンド、２５はＰＭＯＳトランジスタ、２６はＮＭＯＳトランジスタ、２４はパルス信号源、２７は電源であり、ＰＭＯＳトランジスタ２５及びＮＭＯＳトランジスタ２６のゲート端子はパルス信号源２４に接続されている。また、ＮＭＯＳトランジスタ２６のソース端子はグラウンド１１に接続され、ＰＭＯＳトランジスタ２５のソース端子は電源２７に接続されている。
【０００３】
また、図９は、パルス信号によってパワーＭＯＳＦＥＴを駆動し、“ＯＮ”、“ＯＦＦ”を繰り返してメインコンデンサに電荷を蓄積する充電回路である。
図９において、１１はグラウンド、２４はパルス信号源、３０はパワーＭＯＳＦＥＴ、３１は逆電流防止用ダイオード、３２はトランス、３３は整流ダイオード、３４はメインコンデンサ、３５は電源であり、パワーＭＯＳＦＥＴ３０のゲート端子はパルス信号源２４に接続され、パワーＭＯＳＦＥＴ３０のドレイン端子はトランス３２の一次側コイルの一端と逆電流防止用ダイオード３１のカソード端子に接続されている。
【０００４】
また、トランス３２の一次側コイルの他端は電源３５に接続され、トランス３２の二次側コイルの一端は整流ダイオード３３のアノード端子に接続され、整流ダイオード３３のカソード端子はメインコンデンサ３４の一端に接続されている。さらに、メインコンデンサ３４の他の一端とトランス３２の二次側コイルの他の一端とパワーＭＯＳＦＥＴ３０のソース端子と逆電流防止用ダイオード３１のアノード端子はグラウンド１１に接続されている。
【０００５】
しかしながら、理想的なパルス信号を用いて電圧駆動型スイッチング素子を駆動すると、パルス信号が”ＯＮ信号“を出力してから、電圧駆動型スイッチング素子が実際に負荷を駆動し始めるまでの時間（ターンＯＮ時間）が短く、また、ターンＯＮすると同時に急激に過大な電流を流そうとする為、こうした動作がスイッチングノイズを発生させ、電力損失や部品の破壊を招くことがある。
【０００６】
例えば、図８のインバータ回路では、入力に“Ｌ”から“Ｈ”に切り替わるパルス信号を入力すると、ＰＭＯＳトランジスタが完全にＯＦＦする前にＮＭＯＳトランジスタがＯＮする為、電源からグラウンドに貫通電流が流れて電力を損失するという問題がある。
【０００７】
また、図９の充電回路では、入力パルス信号が“Ｈ”のときに、トランスの一次側に電流が流れ、入力パルス信号が“Ｌ”になると、トランスの２次側に電流が流れ、容量に対して充電する動作を行うが、入力パルス信号が“Ｈ”から“Ｌ”に切り替わる状態、すなわち、パワーＭＯＳＦＥＴのスイッチング時に、整流ダイオードの逆回復時間（ダイオードの逆電流特性が回復する時間）に相当する期間、整流ダイオードが短絡状態となり、トランスの一次側コイルのインダクタンスが非常に小さくなる。そのため、この期間内にパワーＭＯＳＦＥＴが完全にＯＮしてしまうと、パワーＭＯＳＦＥＴは非常に小さいインダクタンスの負荷を駆動することとなり、電源からグラウンド側に過大なサージ電流が流れ、電力を損失し、かつ、充電効率に悪影響を及ぼし、最悪の場合パワーＭＯＳＦＥＴの破壊に繋がる危険性がある。
【０００８】
こうした問題を解決する為に、パルス信号をローパスフィルタで整流した信号で電圧駆動型スイッチング素子を駆動する方法が考えられるが、単純にローパスフィルタで整流したのでは、ターンＯＮだけでなく、ターンＯＦＦまで緩やかになりすぎる。このターンＯＦＦ時間が長くなると、その間、電圧駆動型スイッチング素子が動作することになるため、電圧駆動型スイッチング素子自体での電力損失が増大してしまう。
つまり、図９の充電回路では、パワーＭＯＳＦＥＴのターンＯＦＦが緩やか過ぎると、トランスに蓄積されたエネルギーがパワーＭＯＳＦＥＴで大きく消費され、充電効率が低下してしまうという問題がある。
【０００９】
このようなスイッチング時のノイズや電力損失、部品の破壊を防ぐことを目的とするものとしては、ターンＯＦＦとターンＯＮのタイミングをずらしたり（例えば、特許文献１参照）、電圧駆動型スイッチング素子の駆動信号の立上がりと立下がりの特性を個別に設定する方式（例えば、特許文献２参照）等が提案されている。
【特許文献１】特開平６−１３２８０８号公報
【特許文献２】特開平７−１９４１３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に記載された方式においては、ターンＯＦＦとターンＯＮのタイミングをずらすことにより、貫通電流等の軽減が図れるものの、該方式は、インバータ回路への適用を前提としており、図９に示したような充電回路のパワーＭＯＳＦＥＴの駆動への適用は示唆されていない。
また、特許文献２に記載された方式においては、パルス入力の立下りにのみ動作するダイオードによって、立下りでの抵抗成分が立ち上がりでの抵抗成分より大きくなるようにしてトランジスタの寄生容量とにより構成されるフィルタの時定数を切り替え、立下りに対して立ち上がりを緩やかにしようとするものであるが、該方式では時定数を切り替える要素が抵抗成分のみで、容量成分は立ち上がり、立下りで共通となることから、時定数調整のバリエーションが限られ、様々なシステムの要求に対応して波形の調整を行うことが難しいという課題がある。
【００１１】
本発明は、上述の問題点に鑑みなされたものであって、簡易な構成で、パルス信号を変換して信号の立上りと立下がりの特性を個別に設定して出力する電圧駆動型スイッチング素子駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
請求項１に係る発明は、入力端子に陽極が接続された第１の容量性負荷と、該第１の容量性負荷の陰極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、前記第１の容量性負荷の陽極と出力端子との間に設けられた抵抗性負荷と、該出力端子と陰極が基準電位に接続された第２の容量性負荷の陽極との間に設けられ、出力電圧のレベルに応じて開閉する第２のスイッチと、前記第１の容量性負荷の陰極に接続された制御端子と、基準電位に接続された基準端子と、前記第２の容量性負荷の陽極に接続された駆動端子とを有する電圧駆動型スイッチとからなり、前記第１のスイッチは、前記入力端子に入力されるパルス信号がＬからＨに切り替わるタイミングで閉状態となると共に、入力パルス信号がＨからＬに切り替わるタイミングで開状態となり、前記電圧駆動型スイッチは、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが増加し、前記第２のスイッチは、前記出力端子の電位が一定のレベルを上回ると閉状態となるとともに、前記出力端子の電位が一定レベルを下回ると開状態となることを特徴とする電圧駆動型スイッチング素子駆動回路を提案している。
【００１３】
この発明によれば、入力信号が”Ｌ”から“Ｈ”になると、第２のスイッチが“ＯＮ”するまで、抵抗性負荷と出力容量(該電圧駆動型スイッチング素子の出力端子の負荷容量）から成る小さい時定数のＬＰＦ（ローパスフィルタ）を介して出力電位を上昇させ、その後、第２のスイッチが“ＯＮ”すると、抵抗性負荷と第２の容量性負荷からなる大きな時定数のＬＰＦによって、出力電位を緩やかに上昇させる。
また、入力信号が”Ｈ”から“Ｌ”になると、電圧駆動型スイッチによって出力電位を急激に下降させる。
すなわち、この発明によれば、図１（ａ）に示すパルス波形が図１（ｂ）に示す様な波形に整流され、整流された信号によって電圧駆動型スイッチング素子を駆動することにより、電圧駆動型スイッチング素子のターンＯＮ特性とターンＯＦＦ特性を個別に最適な設定にすることが可能となる。
例えば、該電圧駆動型スイッチング素子駆動回路によりＮＭＯＳトランジスタを駆動することを考えると、図１（ｂ）に示す波形は、”Ｌ”から“Ｈ”になる時、一定レベルまでは速く、その後緩やかに上昇するが、この一定のレベルをＮＭＯＳトランジスタのスレッショルド電圧（ＶＴＨ）に近いレベルに設定すると、ターンＯＮ時間は短くなり、かつ、ターンＯＮ後には緩やかに電流量を増加させるＮＭＯＳトランジスタのＯＮ特性を実現できる。
【００１４】
請求項２に係る発明は、入力端子に陰極が接続された第１の容量性負荷と、該第１の容量性負荷の陽極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、前記第１の容量性負荷の陰極と出力端子との間に設けられた抵抗性負荷と、該出力端子と陽極が前記基準電位に接続された第２の容量性負荷の陰極との間に設けられ、出力電圧のレベルに応じて開閉する第２のスイッチと、前記第１の容量性負荷の陽極に接続された制御端子と、基準電位に接続された基準端子と、前記第２の容量性負荷の陰極に接続された駆動端子とを有する電圧駆動型スイッチとからなり、前記第１のスイッチは、前記入力端子に入力されるパルス信号がＨからＬに切り替わるタイミングで閉状態となると共に、入力パルス信号がＬからＨに切り替わるタイミングで開状態となり、前記電圧駆動型スイッチは、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが増加し、前記第２のスイッチは、前記出力端子の電位が一定のレベルを下回ると閉状態となるとともに、前記出力端子の電位が一定レベルを上回ると開状態となることを特徴とする電圧駆動型スイッチング素子駆動回路を提案している。
【００１５】
この発明によれば、入力信号が“Ｈ”から“Ｌ”になると、第２のスイッチが“ＯＮ”するまで、抵抗性負荷と出力容量(該電圧駆動型スイッチング素子の出力端子の負荷容量）から成る小さい時定数のＬＰＦ（ローパスフィルタ）を介して出力電位を下降させ、その後、第２のスイッチが“ＯＮ”すると、抵抗性負荷と第２の容量性負荷からなる大きな時定数のＬＰＦによって、出力電位を緩やかに下降させる。
また、入力信号が”Ｌ”から“Ｈ”になると、電圧駆動型スイッチによって出力電位を急激に上昇させる。
すなわち、この発明によれば、図１（ａ´）に示すパルス波形が図１（ｂ´）に示す様な波形に整流され、この整流された波形によって電圧駆動型スイッチング素子が駆動され、電圧駆動型スイッチング素子のターンＯＮ特性とターンＯＦＦ特性を個別に最適な設定にすることが可能となる。
【００１６】
請求項３に係る発明は、入力端子に陽極が接続された第１の容量性負荷と、該第１の容量性負荷の陰極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、前記第１の容量性負荷の陽極と出力端子との間に設けられた抵抗性負荷と、前記第１の容量性負荷の陰極に接続された制御端子と、基準電位に接続された基準端子と、陰極が基準電位に接続された、第２の容量性負荷の陽極に接続された駆動端子とを有する電圧駆動型スイッチとからなり、前記第１のスイッチは、前記入力端子に入力されるパルス信号がＬからＨに切り替わるタイミングで閉状態となると共に、入力パルス信号がＨからＬに切り替わるタイミングで開状態となり、前記電圧駆動型スイッチは、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが増加することを特徴とする電圧駆動型スイッチング素子駆動回路を提案している。
【００１７】
この発明によれば、入力信号が“Ｌ”から“Ｈ”になると、抵抗性負荷と第２の容量性負荷からなる大きな時定数のＬＰＦによって、出力電位を緩やかに上昇させる。また、入力信号が“Ｈ”から“Ｌ”になると、電圧駆動型スイッチによって出力電位を急激に下降させる。
すなわち、この発明によれば、図１（ａ）に示すパルス波形が図１（ｃ）に示す様な波形に整流され、この整流された波形によって電圧駆動型スイッチング素子が駆動され、電圧駆動型スイッチング素子のターンＯＮ特性とターンＯＦＦ特性を個別に最適な設定にすることが可能となる。
【００１８】
請求項４に係る発明は、入力端子に陰極が接続された第１の容量性負荷と、該第１の容量性負荷の陽極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、前記第１の容量性負荷の陰極と出力端子との間に設けられた抵抗性負荷と、前記第１の容量性負荷の陽極に接続された制御端子と、基準電位に接続された基準端子と、陽極が基準電位に接続された第２の容量性負荷の陰極に接続された駆動端子とを有する電圧駆動型スイッチとからなり、前記第１のスイッチは、前記入力端子に入力されるパルス信号がＨからＬに切り替わるタイミングで閉状態となると共に、入力パルス信号がＬからＨに切り替わるタイミングで開状態となり、前記電圧駆動型スイッチは、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが増加することを特徴とする電圧駆動型スイッチング素子駆動回路を提案している。
【００１９】
この発明によれば、入力信号が“Ｈ”から“Ｌ”になると、抵抗性負荷と第２の容量性負荷からなる大きな時定数のＬＰＦによって、出力電位を緩やかに下降させる。また、入力信号が“Ｌ”から“Ｈ”になると、電圧駆動型スイッチによって出力電位を急激に上昇させる。
すなわち、この発明によれば、図１（ａ´）に示すパルス波形が図１（ｃ´）に示す様な波形に整流され、この整流された波形によって電圧駆動型スイッチング素子が駆動され、電圧駆動型スイッチング素子のターンＯＮ特性とターンＯＦＦ特性を個別に最適な設定にすることが可能となる。
【００２０】
請求項５に係る発明は、入力端子に陽極が接続された第１の容量性負荷と、該第１の容量性負荷の陰極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、前記第１の容量性負荷の陽極と出力端子との間に設けられた抵抗性負荷と、前記第１の容量性負荷の陰極に接続された制御端子と、基準電位に接続された基準端子と、出力端子に接続された駆動端子とを有する電圧駆動型スイッチとからなり、前記第１のスイッチは、前記入力端子に入力されるパルス信号がＬからＨに切り替わるタイミングで閉状態となると共に、入力パルス信号がＨからＬに切り替わるタイミングで開状態となり、前記電圧駆動型スイッチは、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが増加することを特徴とする電圧駆動型スイッチング素子駆動回路を提案している。
【００２１】
この発明によれば、入力信号が“Ｌ”から“Ｈ”になると、抵抗性負荷と出力容量(該電圧駆動型スイッチング素子の出力端子の負荷容量)から成る小さい時定数のＬＰＦ（ローパスフィルタ）を介して出力電位を上昇させる。また、入力信号が“Ｈ”から“Ｌ”になると、電圧駆動型スイッチによって出力電位を急激に下降させる。
すなわち、この発明によれば、図１（ａ）に示すパルス波形が図１（ｄ）に示す様な波形に整流され、この整流された波形によって電圧駆動型スイッチング素子が駆動され、電圧駆動型スイッチング素子のターンＯＮ特性とターンＯＦＦ特性を個別に最適な設定にすることが可能となる。
【００２２】
請求項６に係る発明は、入力端子に陰極が接続された第１の容量性負荷と、該第１の容量性負荷の陽極と基準電位との間に設けられ、入力電圧のレベルに応じて開閉する第１のスイッチと、前記第１の容量性負荷の陰極と出力端子との間に設けられた抵抗性負荷と、前記第１の容量性負荷の陽極に接続された制御端子と、基準電位に接続された基準端子と、出力端子に接続された駆動端子とを有する電圧駆動型スイッチとからなり、前記第１のスイッチは、前記入力端子に入力されるパルス信号がＨからＬに切り替わるタイミングで閉状態となると共に、入力パルス信号がＬからＨに切り替わるタイミングで開状態となり、前記電圧駆動型スイッチは、前記制御端子の電位が上昇すると基準端子と駆動端子間のインピーダンスが減少し、前記制御端子の電位が低下すると基準端子と駆動端子間のインピーダンスが増加することを特徴とする電圧駆動型スイッチング素子駆動回路を提案している。
【００２３】
この発明によれば、入力信号が“Ｈ”から“Ｌ”になると、抵抗性負荷と出力容量(該電圧駆動型スイッチング素子の出力端子の負荷容量)から成る小さい時定数のＬＰＦ（ローパスフィルタ）を介して出力電位を下降させる。また、入力信号が“Ｌ”から“Ｈ”になると、電圧駆動型スイッチによって出力電位を急激に上昇させる。
すなわち、この発明によれば、図１（ａ´）に示すパルス波形が図１（ｄ´）に示す様な波形に整流され、この整流された波形によって電圧駆動型スイッチング素子が駆動され、電圧駆動型スイッチング素子のターンＯＮ特性とターンＯＦＦ特性を個別に最適な設定にすることが可能となる。
【００２４】
請求項７に係る発明は、請求項１から請求項６に記載された電圧駆動型スイッチング素子駆動回路について、前記第１のスイッチは、スイッチングダイオードであることを特徴とする電圧駆動型スイッチング素子駆動回路を提案している。
【００２５】
この発明によれば、第1のスイッチにスイッチングダイオードを用いることにより、請求項１から請求項６に記載された電圧駆動型スイッチング素子駆動回路を容易に構成することができる。
【００２６】
請求項８に係る発明は、請求項１または請求項２に記載された電圧駆動型スイッチング素子駆動回路について、前記第２のスイッチは、スイッチングダイオードであることを特徴とする電圧駆動型スイッチング素子駆動回路を提案している。
【００２７】
この発明によれば、第２のスイッチにスイッチングダイオードを用いることにより、請求項１または請求項２に記載された電圧駆動型スイッチング素子駆動回路を容易に構成することができる。
【００２８】
請求項９に係る発明は、請求項１、請求項３、請求項５のいずれかに記載された電圧駆動型スイッチング素子駆動回路について、前記電圧駆動型スイッチは、ＰＭＯＳトランジスタであることを特徴とする電圧駆動型スイッチング素子駆動回路を提案している。
【００２９】
この発明によれば、電圧駆動型スイッチにＰＭＯＳトランジスタを用いることにより、請求項１、請求項３、請求項５に記載された電圧駆動型スイッチング素子駆動回路を容易に構成することができる。
【００３０】
請求項１０に係る発明は、請求項２、請求項４、請求項６のいずれかに記載された電圧駆動型スイッチング素子駆動回路について、前記電圧駆動型スイッチは、ＮＭＯＳトランジスタであることを特徴とする電圧駆動型スイッチング素子駆動回路を提案している。
【００３１】
この発明によれば、電圧駆動型スイッチにＮＭＯＳトランジスタを用いることにより、請求項２、請求項４、請求項６に記載された電圧駆動型スイッチング素子駆動回路を容易に構成することができる。
【００３２】
請求項１１に係る発明は、トランスと、該トランスの一次側に流れる電流をＯＮ／ＯＦＦする電圧駆動型スイッチング素子と、前記トランスの二次側に流れる電流を整流するダイオードと、該ダイオードにより整流された電流を電荷として蓄積するメインコンデンサと、パルス信号発生回路と、該パルス信号発生回路の出力端子と前記電圧駆動型スイッチング素子との間に接続された請求項１から請求項１０のいずれかに記載された電圧駆動型スイッチング素子駆動回路とを有することを特徴とする充電回路を提案している。
【００３３】
この発明によれば、電圧駆動型スイッチング素子を請求項１から請求項１０に記載された電圧駆動型スイッチング素子回路によって、ターンＯＮが緩やかになるように駆動することにより、サージ電流を低減し、充電効率を向上させることができる。
【００３４】
請求項１２に係る発明は、請求項１１に記載された充電回路と、前記メインコンデンサに充電された電荷により発光する発光手段とを有することを特徴とする発光装置を提案している。
【００３５】
この発明によれば、請求項１１に記載された充電回路を発光装置に用いることにより、発光可能となる充電時間が短い発光装置を実現することができる。
【００３６】
請求項１３に係る発明は、請求項１２に記載の発光装置を備え、該発光装置により被写体照明を行うことを特徴とするカメラを提案している。
【００３７】
この発明によれば、このように、請求項１２に記載された発光装置をカメラに搭載することにより、発光可能となる充電時間が短く、電池寿命の長いカメラを実現することができる。
【発明の効果】
【００３８】
本発明によれば、電圧駆動型スイッチング素子のターンＯＮ特性とターンＯＦＦ特性を個別に最適な設定にすることが可能となり、該電圧駆動型スイッチング素子のスイッチング時のノイズや電力損失、部品の破壊等を防ぐことができる。
また、本発明に係る電圧駆動型スイッチング素子駆動回路によって電圧駆動型スイッチング素子を駆動した充電回路を構成することにより、サージ電流を低減し、充電効率を向上させることができる。
また、本発明に係る充電回路を発光装置に用いることにより、発光可能となる充電時間が短い発光装置を実現することができる。
また、本発明に係る発光装置をカメラに搭載することにより、発光可能となる充電時間が短く、電池寿命の長いカメラを実現することができる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の実施形態に係る電圧駆動型スイッチング素子駆動回路について図１から図６を参照して詳細に説明する。
【実施例１】
【００４０】
本発明の第１の実施例は、図２に示すように、容量１、２と、抵抗３と、電圧駆動型スイッチとしてのＰＭＯＳトランジスタ４と、ＰＭＯＳトランジスタ１２、１３と、コンパレータ７、８と、基準電源９、１０と、グラウンド１１と、ＮＭＯＳトランジスタ１４、１５と、入力端子１６と、出力端子１７と、インバータ１８、１９と、コンパレータ８、基準電源１０、グランド１１、ＰＭＯＳトランジスタ１２、ＮＭＯＳトランジスタ１４、インバータ１８とからなる第1のスイッチ５と、コンパレータ７、基準電源９、グランド１１、ＰＭＯＳトランジスタ１３、ＮＭＯＳトランジスタ１５、インバータ１９とからなる第２のスイッチ６とから構成されている。ここで、符号４は、以下、電圧駆動型スイッチを意味するものとする。
【００４１】
入力端子１６は抵抗３の一端と容量１の陽極およびコンパレータ８の−端子に接続され、コンパレータ８の＋端子は基準電源１０に接続されている。コンパレータ８の出力端子はＰＭＯＳトランジスタ１２のゲート端子とインバータ１８の入力端子に接続されている。また、インバータ１８の出力端子はＮＭＯＳトランジスタ１４のゲート端子に接続され、容量１の陰極はＰＭＯＳトランジスタ１２のソース端子とＮＭＯＳトランジスタ１４のドレイン端子およびＰＭＯＳトランジスタ４のゲート端子に接続されている。
【００４２】
出力端子１７は抵抗３の他の一端とコンパレータ７の−端子およびＰＭＯＳトランジスタ１３のソース端子、ＮＭＯＳトランジスタ１５のドレイン端子に接続されている。コンパレータ７の＋端子は基準電源９に接続され、コンパレータ７の出力端子はＰＭＯＳトランジスタ１３のゲート端子とインバータ１９の入力端子に接続されている。
【００４３】
インバータ１９の出力端子はＮＭＯＳトランジスタ１５のゲート端子に接続され、ＰＭＯＳトランジスタ４のソース端子はＰＭＯＳトランジスタ１３のドレイン端子とＮＭＯＳトランジスタ１５のソース端子と容量２の陽極に接続されている。また、容量２の陰極とＰＭＯＳトランジスタ４及び１２のドレイン端子、ＮＭＯＳトランジスタ１４のソース端子はグラウンド１１に接続されている。
【００４４】
次に、図２を用いて、まず、入力端子１６の信号が“Ｈ”から“Ｌ”に切り替わる過程における本実施例の動作を説明する。
入力端子１６に“Ｈ”信号が印加されていて、これが安定している状態では、第１のスイッチ５と第２のスイッチ６はＯＮ状態になっている。この時のＰＭＯＳトランジスタ４のソース電流をＩｓ１、抵抗３の抵抗値をＲ３とすると、出力端子１７の電位は、入力端子１６の電位よりもＲ３＊Ｉｓ１だけ低い値になる。
【００４５】
次に、入力端子１６に“Ｌ”信号である接地電位が印加された直後で、第１のスイッチ５がＯＦＦして第２のスイッチ６がＯＮした状態では、容量１の電荷が保存される為、ＰＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の低下に従って急速に低下する。この時、出力端子１７の電位は過渡的に高い電位にある為、ＰＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に小さくなり、出力端子１７の電位を急激に低下させるように動作する。
【００４６】
次に、入力端子１６に“Ｌ”信号である接地電位が印加された後で、第２のスイッチ６がＯＦＦした状態では、入力端子１６は単に抵抗３を介して出力端子１７に接続されている場合と同様の動作をする。
つまり、図２の回路においては、入力端子１６の信号がＨ”から“Ｌ”に切り替わる過程において、出力端子１７の電位は、ＰＭＯＳトランジスタ４の能力によって急激に低下する。
【００４７】
次に、入力端子１６の信号が"Ｌ"から"Ｈ"に切り替わる過程の動作を説明すると、
入力端子１６に“Ｌ”信号が印加されて安定している状態、又は、入力端子１６に“Ｈ”信号が印加された直後、第２のスイッチ６がＯＦＦしている状態では、入力端子１６は単に、抵抗３を介して出力端子１７に接続されている場合と同様の動作をする。
【００４８】
次に、入力端子１６に“Ｈ“信号が印加された後で、第２のスイッチ６がＯＮした状態では、ＰＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の上昇に従って急速に上昇する。この時、出力端子１７の電位は過渡的に低い電位にある為、ＰＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に大きくなる為、ＰＭＯＳトランジスタ４のソース電流を無視して考えると、入力端子１６は抵抗３と容量２とから成るＬＰＦを介して出力端子１７に接続されている場合と同様に動作する。
【００４９】
つまり、図２の回路においては、入力端子１６の信号が“Ｌ”から“Ｈ”に切り替わる過程において、出力端子１６の電位は、第２のスイッチ６がＯＮするまで急速に上昇し、第２のスイッチがＯＮした後は、抵抗３と容量２構成されるＬＰＦにより緩やかに上昇する。
以上のように、本実施例の電圧駆動型スイッチング素子駆動回路によれば、図１（ａ）に示すパルス波形が図１（ｂ）に示す様な波形に整流され、この整流された信号によって電圧駆動型スイッチング素子を駆動することにより、電圧駆動型スイッチング素子のターンＯＮ特性とターンＯＦＦ特性を個別に最適な設定にすることが可能となる。
【実施例２】
【００５０】
図３は、本発明の第２の実施例に係る電圧駆動型スイッチング素子駆動回路を示している。なお、同図中、図２と対応する部分には同一の符号を付してある。
本発明の第２の実施例に係る電圧駆動型スイッチング素子駆動回路は、図3（ａ）に示すように、第１のスイッチ５であるスイッチングダイオード２０と、第２のスイッチ６である直列に接続されたスイッチングダイオード２１、２２と、容量１、２と、抵抗３と、ＰＭＯＳトランジスタ４と、入力端子１６と、出力端子１７とから構成されている。
【００５１】
第１のスイッチ５であるスイッチングダイオード２０のアノード端子は容量1の陰極とＰＭＯＳトランジスタ４のゲート端子に接続され、スイッチングダイオード２０のカソード端子はグラウンド１１に接続されている。また、スイッチングダイオード２１のアノード端子は出力端子１７と抵抗３の一端に接続され、スイッチングダイオード２２のカソード端子は容量２の陽極およびＰＭＯＳトランジスタ４のソース端子に接続されている。
【００５２】
次に、図３（ａ）を用いて、まず、入力端子１６の信号が”Ｈ”から“Ｌ”に切り替わる過程の動作を説明する。
入力端子１６に“Ｈ”信号が印加されて安定している状態では、スイッチングダイオード２０、２１、２２は順電圧が印加されている状態にあり、この時のＰＭＯＳトランジスタ４のソース電流をＩｓ１、抵抗３の抵抗値をＲ３とすると、出力端子１７の電位は、入力端子１６の電位よりＲ３＊Ｉｓ１だけ低い値になる。
【００５３】
次に、入力端子１６に“Ｌ”信号である接地電位が印加された直後は、スイッチングダイオード２０がＯＦＦし、容量１の電荷が保存される為、ＰＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の低下に従って急速に低下する。この時、出力端子１７の電位は過渡的に高い電位にある為、ＰＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に小さくなり、ＰＭＯＳトランジスタ４は、ソース−ドレイン間の電圧が０レベル付近になるまで、スイッチングダイオード２１、２２を介して、出力端子１７の電位を急激に低下させるように動作する。
【００５４】
そして、その後、スイッチングダイオード２１、２２がＯＦＦし、入力端子１６は単に、抵抗３を介して出力端子１７に接続されている場合と同様に動作する。つまり、図３（ａ）の回路では、図２の回路と同様に、入力端子１６の信号が”Ｈ”から“Ｌ”に切り替わる過程において、出力端子１７の電位は、ＰＭＯＳトランジスタ４の能力によって急激に低下する。
【００５５】
次に、入力端子１６の信号が“Ｌ”から“Ｈ”に切り替わる過程の動作を説明すると、
入力端子１６に“Ｌ”信号が印加されて安定している状態、又は、入力端子１６に“Ｈ”信号が印加された直後の出力端子１７の電位がスイッチングダイオード２１、２２の直列の順電圧を超えないレベルにある状態では、入力端子１６は単に、抵抗３を介して出力端子１７に接続されている場合と同様に動作する。
【００５６】
次に、入力端子１６に“Ｈ“信号が印加された後で、スイッチングダイオード２１、２２がＯＮした状態では、ＰＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の上昇に従って急速に上昇し、この時、出力端子１７の電位は過渡的に低い電位にある為、ＰＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に大きくなり、ＰＭＯＳトランジスタ４のソース電流を無視でき、入力端子１６は抵抗３と容量２から成るＬＰＦを介して出力端子１７に接続されている場合と同様に動作する。
【００５７】
つまり、図３（ａ）の回路では、図２の回路と同様に、入力端子１６の信号が“Ｌ”から“Ｈ”に切り替わる過程において、出力端子１６の電位は、第２のスイッチ６がＯＮするまで急速に上昇し、第２のスイッチがＯＮした後は、抵抗３と容量２で構成されるＬＰＦにより緩やかに上昇する。
【００５８】
図３（ｂ）は、図３（ａ）とは逆に動作する回路である。なお、同図中、図３（ａ）と対応する部分には同一の符号を付してある。
本発明の第２の実施例に係る電圧駆動型スイッチング素子駆動回路は、図3（ｂ）に示すように、第１のスイッチ５であるスイッチングダイオード２０と、第２のスイッチ６である直列に接続されたスイッチングダイオード２１、２２と、容量１、２と、抵抗３と、ＰＭＯＳトランジスタ４と、基準電位２３と、入力端子１６と、出力端子１７とから構成されている。
【００５９】
入力端子１６は抵抗３の一端と容量１の陰極に接続され、容量１の陽極はＮＭＯＳトランジスタ４のゲート端子とスイッチングダイオード２０のカソード端子に接続されている。また、出力端子１７は抵抗３の他の一端とスイッチングダイオード２２のカソード端子に接続され、ＮＭＯＳトランジスタ４のソース端子は容量２の陰極とスイッチングダイオード２１のアノード端子に接続されている。さらに、スイッチングダイオード２１のカソード端子はスイッチングダイオード２２のアノード端子に接続され、容量２の陽極とＮＭＯＳトランジスタ４のドレイン端子とスイッチングダイオード２０のアノード端子は電源２３に接続されている。
【００６０】
次に、図３（ｂ）を用いて、まず、入力端子１６の信号が”Ｈ”から“Ｌ”に切り替わる過程の動作を説明する。
入力端子１６に“Ｌ”信号が印加されて安定している状態では、スイッチングダイオード２０、２１、２２は順電圧が印加された状態にある。この時のＮＭＯＳトランジスタ４のソース電流をＩｓ１、抵抗３の抵抗値をＲ３とすると、出力端子１７の電位は、入力端子１６の電位よりＲ３＊Ｉｓ１だけ高い値になる。
【００６１】
次に、入力端子１６に“Ｈ“信号である電源２３の電位が印加された直後は、スイッチングダイオード２０がＯＦＦし、容量１の電荷が保存される為、ＮＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の上昇に従って急速に上昇する。この時、出力端子１７の電位は過渡的に低い電位にある為、ＮＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に小さくなり、ＮＭＯＳトランジスタ４は、ソース−ドレイン間の電圧が０レベル付近になるまで、スイッチングダイオード２１、２２を介して、出力端子１７の電位を急激に上昇させるように動作する。
【００６２】
その後、スイッチングダイオード２１、２２がＯＦＦし、入力端子１６は単に、抵抗３を介して出力端子１７に接続されている場合と同様に動作する。
つまり、図３（ｂ）の回路では、入力端子１６の信号が"Ｌ"から“Ｈ”に切り替わる過程において、出力端子１７の電位は、ＮＭＯＳトランジスタ４の能力によって急激に上昇する。
【００６３】
次に、入力端子１６の信号が“Ｈ”から“Ｌ”に切り替わる過程の動作を説明する。
入力端子１６に“Ｈ“信号が印加されて安定している状態、又は、入力端子１６に”Ｌ“信号が印加された直後のスイッチングダイオード２１、２２がＯＦＦしている状態では、入力端子１６は単に、抵抗３を介して出力端子１７に接続されている場合と同様に動作する。
【００６４】
次に、入力端子１６に“Ｌ”信号が印加された後で、スイッチングダイオード２１、２２がＯＮした状態では、ＮＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の低下に従って急速に低下する。この時、出力端子１７の電位は過渡的に低い電位にある為、ＮＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に大きくなり、ＮＭＯＳトランジスタ４のソース電流を無視でき、入力端子１６は抵抗３と容量２から成るＬＰＦを介して出力端子１７に接続されている場合と同様に動作する。
【００６５】
つまり、図３（ｂ）の回路では、入力端子１６の信号が“Ｈ”から“Ｌ”に切り替わる過程において、出力端子１７の電位は、第２のスイッチ６がＯＮするまで急速に下降し、第２のスイッチがＯＮした後は、抵抗３と容量２で構成されるＬＰＦにより緩やかに下降する。
【００６６】
以上のように、本実施例によれば、図１（ａ）に示すパルス波形を図１（ｂ）に示すような波形あるいは、図１（a´）に示すパルス波形を図１（ｂ´）に示す様な波形に整流する電圧駆動型スイッチング素子駆動回路を、少ない部品で容易に構成することができ、該整流信号によって電圧駆動型スイッチング素子を駆動することにより、該電圧駆動型スイッチング素子のターンＯＮ特性とターンＯＦＦ特性を個別に最適な設定にすることが可能となる。
【実施例３】
【００６７】
図４は、本発明の第３の実施例に係る電圧駆動型スイッチング素子駆動回路を示している。なお、同図中、図２と対応する部分には同一の符号を付してある。
本発明の第３の実施例に係る電圧駆動型スイッチング素子駆動回路は、図４（ａ）に示すように、第１のスイッチ５であるスイッチングダイオード２０と、容量１、２と、抵抗３と、ＰＭＯＳトランジスタ４と、入力端子１６と、出力端子１７とから構成され、図３（ａ）における第２のスイッチ６の両端がショートされ、出力端子１７とＰＭＯＳトランジスタ４のソース端子と容量２の陽極が接続されている。
【００６８】
次に、図４（ａ）を用いて、まず、入力端子１６の信号が”Ｈ”から“Ｌ”に切り替わる過程における本実施例の動作を説明する。
入力端子１６に“Ｈ”信号が印加されて安定している状態では、スイッチングダイオード２０は順電圧が印加される状態にある。この時のＰＭＯＳトランジスタ４のソース電流をＩｓ１、抵抗３の抵抗値をＲ３とすると、出力端子１７の電位は、入力端子１６の電位よりＲ３＊Ｉｓ１だけ低い値になる。
【００６９】
次に、入力端子１６に“Ｌ”信号である接地電位が印加された直後は、スイッチングダイオード２０がＯＦＦし、容量１の電荷が保存される為、ＰＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の低下に従って急速に低下する。この時、出力端子１７の電位は過渡的に高い電位にある為、ＰＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に小さくなり、ＰＭＯＳトランジスタ４は、出力端子１７の電位を急激に低下させるように動作する。
つまり、図４（ａ）の回路では、入力端子１６の信号が”Ｈ”から“Ｌ”に切り替わる過程において、出力端子１７の電位は、ＰＭＯＳトランジスタ４の能力によって急激に低下する。
【００７０】
次に、入力端子１６の信号が“Ｌ”から“Ｈ”に切り替わる過程の動作を説明する。
入力端子１６に“Ｈ“信号が印加されると、ＰＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の上昇に従って急速に上昇し、この時、出力端子１７の電位は過渡的に低い電位にある為、ＰＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に大きくなり、ＰＭＯＳトランジスタ４のソース電流を無視でき、入力端子１６は抵抗３と容量２から成るＬＰＦを介して出力端子１７に接続されている場合と同様に動作する。
つまり、図４（ａ）の回路では、入力端子１６の信号が"Ｌ"から“Ｈ”に切り替わる過程において、出力端子１６の電位は、抵抗３と容量２で構成されるＬＰＦにより緩やかに上昇する。
【００７１】
図４（ｂ）は、図４（ａ）とは逆に動作する回路である。なお、同図中、図４（ａ）と対応する部分には同一の符号を付してある。
この電圧駆動型スイッチング素子駆動回路は、図４（ｂ）に示すように、第１のスイッチ５であるスイッチングダイオード２０と、容量１、２と、抵抗３と、ＰＭＯＳトランジスタ４と、基準電位２３と、入力端子１６と、出力端子１７とから構成され、図３（ｂ）における第２のスイッチ６の両端がショートされ、出力端子１７とＮＭＯＳトランジスタ４のソース端子と容量２の陰極が接続されている。
【００７２】
次に、図４（ｂ）を用いて、まず、入力端子１６の信号が”Ｌ”から“Ｈ”に切り替わる過程の動作を説明する。
入力端子１６に"Ｌ"信号が印加されて安定している状態では、スイッチングダイオード２０は順電圧が印加された状態にある。この時のＮＭＯＳトランジスタ４のソース電流をＩｓ１、抵抗３の抵抗値をＲ３とすると、出力端子１７の電位は、入力端子１６の電位よりＲ３＊Ｉｓ１だけ高い値になる。
【００７３】
次に、入力端子１６に“Ｈ“信号である電源２３の電位が印加された直後は、スイッチングダイオード２０がＯＦＦし、容量１の電荷が保存される為、ＮＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の上昇に従って急速に上昇する。この時、出力端子１７の電位は過渡的に低い電位にある為、ＮＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に小さくなり、ＮＭＯＳトランジスタ４は、出力端子１７の電位を急激に上昇させるように動作する。
つまり、図４（ｂ）の回路では、入力端子１６の信号が“Ｌ”から“Ｈ”に切り替わる過程において、出力端子１７の電位は、ＮＭＯＳトランジスタ４の能力によって急激に上昇する。
【００７４】
次に、入力端子１６の信号が“Ｈ”から“Ｌ”に切り替わる過程の動作を説明する。
入力端子１６に“Ｌ”信号が印加されると、ＮＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の低下に従って急速に低下する。この時、出力端子１７の電位は過渡的に高い電位にある為、ＮＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に大きくなり、ＮＭＯＳトランジスタ４のソース電流を無視でき、入力端子１６は抵抗３と容量２から成るＬＰＦを介して出力端子１７に接続されている場合と同様に動作する。
つまり、図４（ｂ）の回路では、入力端子１６の信号が“Ｈ”から“Ｌ”に切り替わる過程において、出力端子１６の電位は、抵抗３と容量２で構成されるＬＰＦにより緩やかに下降する。
【００７５】
以上のように、本実施例によれば、図１（ａ）に示すパルス波形を図１（ｃ）に示すような波形あるいは、図１（ａ´）に示すパルス波形を図１（ｃ´）に示す様な波形に整流する電圧駆動型スイッチング素子駆動回路を、少ない部品で容易に構成することができ、整流信号によって電圧駆動型スイッチング素子を駆動することにより、電圧駆動型スイッチング素子のターンＯＮ特性とターンＯＦＦ特性を個別に最適な設定にすることが可能となる。
【実施例４】
【００７６】
図５は、本発明の第４の実施例に係る電圧駆動型スイッチング素子駆動回路を示している。なお、同図中、図２、図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）と対応する部分には同一の符号を付してある。
本発明の第４の実施例に係る電圧駆動型スイッチング素子駆動回路は、図５に示すように、図４（ｂ）の回路から容量２を短絡した電圧駆動型スイッチング素子駆動回路２８と、図４（ａ）の回路から容量２を短絡した電圧駆動型スイッチング素子駆動回路２９と、パルス信号源２４と、NＭＯＳトランジスタ２６と、ＰＭＯＳトランジスタ２５とから構成され、パルス信号源２４は電圧駆動型スイッチング素子駆動回路２８を介して、ＰＭＯＳトランジスタ２５のゲート端子に、また、電圧駆動型スイッチング素子駆動回路２９を介してNＭＯＳトランジスタ２６のゲート端子に接続され、ＰＭＯＳトランジスタ２５のソース端子は基準電源２３に接続されている。
【００７７】
次に、電圧駆動型スイッチング素子駆動回路２９の動作を説明する。
まず、入力端子１６の信号が”Ｈ”から“Ｌ”に切り替わる過程の動作を説明すると、  入力端子１６に“Ｈ”信号が印加されて安定している状態では、スイッチングダイオード２０は順電圧が印加された状態にある。この時のＰＭＯＳトランジスタ４のソース電流をＩｓ１、抵抗３の抵抗値をＲ３とすると、出力端子１７の電位は、入力端子１６の電位よりＲ３＊Ｉｓ１だけ低い値になる。
【００７８】
次に、入力端子１６に“Ｌ”信号である接地電位が印加された直後は、スイッチングダイオード２０がＯＦＦし、容量１の電荷が保存される為、ＰＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の低下に従って急速に低下する。この時、出力端子１７の電位は過渡的に高い電位にある為、ＰＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に小さくなり、ＰＭＯＳトランジスタ４は、出力端子１７の電位を急激に低下させるように動作する。
つまり、電圧駆動型スイッチング素子駆動回路２９では、入力端子１６の信号が“Ｈ”から“Ｌ”に切り替わる過程において、出力端子１７の電位は、ＰＭＯＳトランジスタ４の能力によって急激に低下する。
【００７９】
次に、入力端子１６の信号が“Ｌ”から“Ｈ”に切り替わる過程の動作を説明する。
入力端子１６に“Ｈ“信号が印加されると、ＰＭＯＳトランジスタ４のゲート端子の電位は、入力端子１６の電位の上昇に従って急速に上昇する。この時、出力端子１７の電位は過渡的に低い電位にある為、ＰＭＯＳトランジスタ４のソース−ドレイン間のインピーダンスは非常に大きくなり、ＰＭＯＳトランジスタ４のソース電流を無視でき、入力端子１６は抵抗３と出力端子１７に付加される寄生容量から成るＬＰＦを介して出力端子１７に接続されている場合同様に動作する。
【００８０】
つまり、電圧駆動型スイッチング素子駆動回路２９では、入力端子１６の信号が“Ｌ”から“Ｈ”に切り替わる過程において、出力端子１６の電位は、抵抗３と出力端子１７に付加される寄生容量で構成される時定数の小さいＬＰＦにより緩やかに上昇する。
以上のように、電圧駆動型スイッチング素子駆動回路２９は、図１（ａ）に示すパルス波形を図１（ｄ）に示す様な波形に整流する。
また、電圧駆動型スイッチング素子駆動回路２８は、電圧駆動型スイッチング素子駆動回路２９とは逆に動作し、図１（ａ´）に示すパルス波形を図１（ｄ´）に示す様な波形に整流する。
【００８１】
次に、回路全体の動作を説明する。
図５の回路は、電圧駆動型スイッチング素子駆動回路２８を介してＰＭＯＳトランジスタ２５を駆動し、電圧駆動型スイッチング素子駆動回路２９を介してＮＭＯＳトランジスタ２６を駆動することにより、ＰＭＯＳトランジスタ２５及びＮＭＯＳトランジスタ２６のそれぞれについて、ターンＯＮを緩やかにし、ターンＯＦＦを急激にしたインバータ回路であり、入力に”Ｌ”から“Ｈ”に切り替わるパルス信号を入力すると、ＰＭＯＳトランジスタ２５のターンＯＦＦが急激でＮＭＯＳトランジスタ２６のターンＯＮが緩やかである為、ＰＭＯＳトランジスタ２５が完全にＯＦＦした後にＮＭＯＳトランジスタ２６がＯＮする。
【００８２】
また、入力に“Ｈ”から“Ｌ”に切り替わるパルス信号を入力すると、ＮＭＯＳトランジスタ２６のターンＯＦＦが急激でＰＭＯＳトランジスタ２５のターンＯＮが緩やかである為、NＭＯＳトランジスタ２６が完全にＯＦＦした後にＰＭＯＳトランジスタ２５がＯＮする。この様に、上段と下段のトランジスタのスイッチングのタイミングをずらすことにより、電源からグラウンドに貫通電流が流れるのを防止することができる。
【実施例５】
【００８３】
図６は、本発明の第５の実施例に係る充電回路を示している。なお、同図中、図２，図３（ａ）、図４（ａ）、図９と対応する部分には同一の符号を付してある。
本発明の第５の実施例に係る充電回路は、図６に示すように、図３（ａ）の回路をベースに、スイッチングダイオード２１と２２をひとつのスイッチングダイオード３７に置き換え、スイッチングダイオード３６のカソード端子をＰＭＯＳトランジスタ４のソース端子に、アノード端子を容量２の陽極およびスイッチングダイオード３７のアノード端子にそれぞれ接続して構成された電圧駆動型スイッチング素子駆動回路３９と、パワーＭＯＳＦＥＴ３０と、トランス３２と、整流ダイオード３３と、容量３４と、基準電源３５とから構成されている。なお、ＰＭＯＳトランジスタ３０と、スイッチングダイオード３６は、電圧駆動方スイッチ３８を構成している。また、パルス信号源２４は電圧駆動型スイッチング素子駆動回路３９を介してパワーＭＯＳＦＥＴ３０のゲート端子に接続されている。
【００８４】
ここで、電圧駆動型スイッチング素子駆動回路３９は、ＰＭＯＳトランジスタ４のソース端子にスイッチングダイオード３６を接続することにより、入力端子１６に"H"信号が印加された状態でのＰＭＯＳトランジスタ４のソース電流の低減を図っているが、全体としては図３（ａ）の回路と同様に動作し、パルス信号源２４からの図１（ａ）に示すパルス信号を図１（ｂ）に示す様な波形に整流し、整流された信号によってパワーＭＯＳＦＥＴ３０を駆動する。
【００８５】
次に、回路全体の動作を説明する。
図６の充電回路は、電圧駆動型スイッチング素子駆動回路３９でパワーＭＯＳＦＥＴ３０を駆動することによって、パワーＭＯＳＦＥＴ３０のターンＯＮを緩やかにし、パワーＭＯＳＦＥＴのターンＯＮ直後から整流ダイオードの逆回復時間に相当する期間内におけるパワーＭＯＳＦＥＴ３０の負荷駆動能力を抑える様に動作する。
【００８６】
したがって、本実施例によれば、入力パルス信号を所望の信号波形に整形し、この整流された波形によって電圧駆動型スイッチング素子を駆動するため、電圧駆動型スイッチング素子のターンＯＮ特性とターンＯＦＦ特性を個別に最適な設定にすることが可能となる。
【実施例６】
【００８７】
図７は、本発明の第６の実施例に係る発光装置を備えたデジタルスチルカメラの回路装置を示している。同図中、図２、図３（ａ）、図４（ａ）、図６、図９と対応する部分には同一の符号を付してある。
本発明の第６の実施例に係るデジタルスチルカメラの回路装置は、図７に示すように、容量３４に電荷を蓄積する実施例５の充電回路と、デジタルスチルカメラ全体の動作を制御するＣＰＵ４９と、容量３４の充電電圧を検出して該検出信号をＣＰＵ４９に出力する充電電圧検出回路４１と、キセノン放電管４３を発光させるトリガ回路４２と、充電回路４０と充電電圧検出回路４１とトリガ回路４２とキセノン放電管４３とで構成される発光装置４４と、被写体光度を検出する測光装置４５と、被写体までの距離を検出する測距装置４６と、レンズ等のメカ部分を動作させるメカ駆動装置４７と、被写体の映像を電子データとして取り込む撮像装置４８とから構成されている。
ここで、ＣＰＵ４９は、デジタルスチルカメラのフラッシュの発光に際し、パルス信号発生回路２４を動作させて容量３４に電荷をチャージし、容量３４の充電電圧が所定レベルを超えた時に、パルス信号発生回路２４を停止させ、同時にトリガ回路４２を動作させてキセノン放電管４３を発光させるように動作する。
したがって、本実施例によれば、容量３４の充電電圧が充電回路４０によって短時間に所定レベルに達するため、発光可能となる充電時間が短い発光装置およびこれを用いたカメラの実現が可能となる。
【００８８】
以上、図面を参照して本発明の実施の形態について詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００８９】
【図１】本発明に係る入力パルス信号と、出力信号との関係を示した図である。
【図２】本発明の第１の実施例に係る回路構成図である。
【図３】本発明の第２の実施例に係る回路構成図である。
【図４】本発明の第３の実施例に係る回路構成図である。
【図５】本発明の第４の実施例に係る回路構成図である。
【図６】本発明の第５の実施例に係る回路構成図である。
【図７】本発明の第６の実施例に係る回路構成図である。
【図８】従来のスイッチング回路の構成を示した図である。
【図９】従来の電源回路の構成を示した図である。
【符号の説明】
【００９０】
１、２、３４・・・容量、３・・・抵抗、４、３８・・・電圧駆動型スイッチ、５・・・第１のスイッチ、６・・・第２のスイッチ、７、８・・・コンパレータ、９、１０、２３、３５・・・基準電源、１１・・・グラウンド、１２、１３、２５・・・ＰＭＯＳトランジスタ、１４、１５、２６・・・ＮＭＯＳトランジスタ、１６・・・入力端子、１７・・・出力端子、１８、１９・・・インバータ、２０、２１、２２、３６、３７・・・スイッチングダイオード、２４・・・パルス信号源、２８、２９、３９・・・電圧駆動型スイッチング素子駆動回路、３０・・・パワーＭＯＳＦＥＴ、３２・・・トランス、３３・・・整流ダイオード、４０・・・充電回路、４１・・・充電電圧検出回路、４２・・・トリガ回路、４３・・・キセノン放電管、４４・・・発光装置、４５・・・測光装置、４６・・・測距装置、４７・・・メカ駆動装置、４８・・・撮像装置、４９・・・ＣＰＵ、
【図１】
2005236688.tif 000003
【図２】
2005236688.tif 000004
【図３】
2005236688.tif 000005
【図４】
2005236688.tif 000006
【図５】
2005236688.tif 000007
【図６】
2005236688.tif 000008
【図７】
2005236688.tif 000009
【図８】
2005236688.tif 000010
【図９】
2005236688.tif 000011