(57)【要約】【課題】  各国有価証券，紙幣などの紙葉類は国ごとに金種の数や真偽判別の方法がそれぞれ異なっているため、各国ごとに開発する紙葉類の判別装置はコストアップの要因となり、また処理する紙葉類の金種数が増えることで処理時間も変化し増大する。【解決手段】  各国の紙幣に依存しない共通な処理を行うメイン基板と、それぞれ並列動作するサブ基板とで構成され、各国の金種の数や真偽判別の方法に応じて、メイン基板に接続するサブ基板を追加，変更できる紙葉類鑑別装置を提供する。【効果】  鑑別処理の並列化による処理速度の向上と、新紙葉類発行に伴う鑑別装置仕様変更の効率化を図ることができる。【選択図】図４
2005258732.tif 000002
【特許請求の範囲】
【請求項１】
紙葉類から前記紙葉類を鑑別するために必要な特徴を検出するセンサと、前記センサからの出力信号を前記紙葉類の特徴情報に変換する特徴情報取得部と、
前記特徴情報取得部から出力された特徴情報を用いて前記紙葉類を鑑別する鑑別処理部と、
前記特徴情報取得部と前記鑑別処理部を制御する制御部を備えた紙葉類鑑別装置において、
前記紙葉類の種類又は鑑別処理速度に応じて、前記制御部に接続する前記鑑別処理部又は前記特徴情報取得部の接続部数を異ならせることを特徴とする紙葉類鑑別装置。
【請求項２】
少なくとも前記制御部と前記鑑別処理部は異なる基板上に配置され、前記制御部の基板に対し、前記鑑別処理部の基板は着脱自在に設けられたことを特徴とする請求項１記載の紙葉類鑑別装置。
【請求項３】
特徴情報取得部と鑑別処理部はそれぞれ記憶素子を有し、前記特徴情報取得部と前記鑑別処理部は、前記記憶素子を介して制御部と信号の送受信を行うことを特徴とする請求項２記載の紙葉類鑑別装置。
【請求項４】
制御部は、紙葉類を撮像する画像センサで取得した画像データを記憶する記憶手段と、前記画像データを処理する処理手段と、前記処理手段を制御するＣＰＵを有し、
前記記憶手段に対して、前記画像センサによる１ライン分の画像データ取得時間中に、前記処理手段からの１ライン分の画像処理データの書き込みと、前記ＣＰＵからの１ライン分の画像処理データの読み出しを時分割で行うことを特徴とする請求項２記載の紙葉類鑑別装置。
【請求項５】
画像センサの１ライン分の画像データ取得開始信号に同期して、処理手段が１ライン分の画像処理データを記憶手段に書き込んだ後、ＣＰＵが１ライン分の画像データを読み出すように時分割制御することを特徴とする請求項４記載の紙葉類鑑別装置。
【請求項６】
鑑別処理部毎に異なる種類の紙葉類の鑑別を行う複数の鑑別処理部と、制御部に紙葉類を撮像する画像センサで取得した画像データを記憶する記憶手段を設け、
前記記憶手段に格納された同一の画像データを前記複数の鑑別処理部に送信し、前記複数の鑑別処理部にて並列に鑑別処理を行うことを特徴とする請求項２記載の紙葉類鑑別装置。
【請求項７】
前記複数の鑑別処理部は、各々にＣＰＵと前記ＣＰＵに対応する鑑別処理用記憶手段を備え、前記複数の鑑別処理部は、前記制御部から送られてきた紙葉類の画像データを前記鑑別処理用記憶手段に格納した後、前記鑑別処理部のＣＰＵは対応する前記鑑別処理用記憶手段から画像データを読み出し、複数の鑑別処理部において並列に鑑別処理を行うことを特徴とする請求項６記載の紙葉類鑑別装置。
【請求項８】
前記制御部が、前記複数の鑑別処理部にて行った鑑別処理データを集計して最終鑑別を行うことを特徴とする請求項６記載の紙葉類鑑別装置。
【請求項９】
制御部は、ＣＰＵと第１の記憶手段と第２の記憶手段を有し、前記ＣＰＵは画像のラインに同期して第１の記憶手段から第２の記憶手段へ画像データを転送し、紙葉類１枚分の画像データを転送後、第２の記憶手段の画像データを読み出して鑑別処理を実行することを特徴とする請求項２記載の紙葉類鑑別装置。
【請求項１０】
ＣＰＵと鑑別処理用記憶手段を備えた複数の鑑別処理部を有し、ライン毎に時分割して制御部の第１の記憶手段から第２の記憶手段へ画像データを転送し、かつ複数の鑑別処理部の鑑別処理用記憶手段へ画像データを転送し、紙葉類１枚分の画像データを転送後に、複数の鑑別処理部が独立に紙葉類の鑑別処理を実行することを特徴とする請求項９記載の紙葉類鑑別装置。
【請求項１１】
紙葉類から前記紙葉類を鑑別するために必要な特徴を検出するセンサと、前記センサからの出力信号を前記紙葉類の特徴情報に変換する特徴情報取得部と、前記特徴情報取得部から出力された特徴情報を用いて前記紙葉類を鑑別する鑑別処理部と、前記特徴情報取得部と前記鑑別処理部を制御する制御部を備えた紙葉類鑑別装置において、
少なくとも前記制御部と前記特徴情報取得部は異なる基板上に配置され、前記制御部の基板に対し、前記特徴情報取得部の基板は着脱自在に設けられたことを特徴とする紙葉類鑑別装置。
【請求項１２】
紙葉類から前記紙葉類を鑑別するために必要な特徴を検出するセンサと、前記センサからの出力信号を前記紙葉類の特徴情報に変換する特徴情報取得部と、前記特徴情報取得部から出力された特徴情報を用いて前記紙葉類を鑑別する鑑別処理部と、前記特徴情報取得部と前記鑑別処理部を制御する制御部を備えた紙葉類鑑別装置において、
少なくとも前記制御部と前記鑑別処理部はそれぞれ異なる基板上に配置され、前記制御部の基板と前記鑑別処理部の基板はそれぞれ共通のコネクタを有していることを特徴とする紙葉類鑑別装置。
【請求項１３】
制御部と特徴抽出部と鑑別処理部はそれぞれ異なる基板上に配置され、前記各々の基板は共通のコネクタを有し、前記特徴抽出部の基板及び前記鑑別処理部の基板は、前記制御部の基板に対して前記コネクタを介して上下方向に積み重なるように搭載されることを特徴とする請求項１２記載の紙葉類鑑別装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有価証券，紙幣等の紙葉類鑑別装置に関するものである。
【背景技術】
【０００２】
複数のＣＰＵを用いて画像処理を行う装置としては、イメージプロセッサと複数のCPUの間にＤＭＡ転送回路を挿入し、各ＣＰＵの信号処理を中断させ、各ＲＡＭに画像データを転送する装置があげられる（例えば特許文献１）。前記技術は、ＣＰＵではなくＤＭＡ転送回路でデータを各ＲＡＭに転送するため、イメージプロセッサの出力に対し更なる画像処理を施した後のデータを転送し、有効な画像データのみを取捨選択して転送することは困難となり、容量の少ないメモリでかつ高速処理の実現に課題が生じる。
【０００３】
また、ホスト部と並列処理部の間に命令判別部とアドレス変換部を挿入し、並列処理部内の各プロセッサとローカルメモリをホスト部ＣＰＵが制御する装置等が開示されている（例えば特許文献２）。前記技術は、ホスト部のＣＰＵが並列処理部内のプロセッサとローカルメモリ間のデータ転送を制御するため、ホストのＣＰＵを含む複数のプロセッサが独立して並列に画像処理を実行することは困難である。
【０００４】
【特許文献１】特開２００１−２６６１３７号公報
【特許文献２】特開平５−３２４５８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
有価証券，紙幣等の紙葉類における鑑別処理の高速化を図ると共に、新規に発行される紙葉類においても早急に対応できる鑑別装置を提供する。
【課題を解決するための手段】
【０００６】
紙葉類から前記紙葉類を鑑別するために必要な特徴を検出するセンサと、前記センサからの出力信号を前記紙葉類の特徴情報に変換する特徴情報取得部と、前記特徴情報取得部から出力された特徴情報を用いて前記紙葉類を鑑別する鑑別処理部と、前記特徴情報取得部と前記鑑別処理部を制御する制御部を備えた紙葉類鑑別装置において、前記紙葉類の種類又は鑑別処理速度に応じて、前記制御部に接続する前記鑑別処理部又は前記特徴情報取得部の接続部数を異ならせることを特徴とする紙葉類鑑別装置とする。
【発明の効果】
【０００７】
鑑別処理の並列化による鑑別処理速度の向上と、新紙葉類発行に伴う鑑別装置仕様変更の効率化を図る紙葉類鑑別装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
紙幣は国ごとに金種の数や真偽判別の方法がそれぞれ異なっている。そこで、国に依存しない紙幣の共通な処理（鑑別前処理と最終判定）を行うメイン基板と、それぞれ並列動作するサブ基板（鑑別処理やセンサ制御）とで構成され、各国の金種の数や真偽判別の方法に応じて、メイン基板に接続するサブ基板を追加、もしくは変更することで各国ごとの紙葉類鑑別を実現するハードウェア構成とする。
【０００９】
以下、本発明の紙葉類鑑別装置の実施例を、図面を用いて説明する。なお、本発明はこれら実施例の範囲に限定されるものではない。
【００１０】
図１は、本発明の一実施例である鑑別装置で用いられるメイン基板の回路構成を示す模式図である。
【００１１】
画像センサ１０１は、紙幣を主走査１ラインごとに画像信号を出力する手段であり、複数個の半導体光電変換素子を一列に並べて構成するＣＣＤ画像センサで実現できる。メイン基板１０２は、紙幣の鑑別処理を実行するための素子を搭載した電子基板である。
ＣＰＵ１０４が画像処理を実行するためのワークメモリ１０３は、画像センサ１０１より出力される紙幣の画像データを蓄積し、半導体メモリで実現される。プログラムメモリ
１０５は、鑑別処理を行うプログラムを格納するメモリであり、半導体メモリで実現される。画像ＬＳＩ１０６は、画像センサ１０１が読み取った紙幣の画像信号を、鑑別処理に用いる画像データに変換する手段であり、半導体集積回路で実現される。ラインメモリ
１０７は、画像ＬＳＩ１０６が画像処理を行う際に利用する主走査数ライン分の画像データを格納する手段であり、半導体メモリで実現される。スイッチ１０８は、ＳＲＡＭ109に対し、ＣＰＵ１０４と画像ＬＳＩ１０６からのアクセスを切り替える手段であり、半導体のアナログスイッチで実現される。ＳＲＡＭ１０９は、画像ＬＳＩ１０６が処理した紙幣表面の画像処理結果を一時的に格納する手段であり、半導体メモリで実現される。コネクタ１１０は、他の基板とシステムバスを接続するための手段である。コネクタ１１０については、後で詳述する。
【００１２】
つぎにメイン基板１０２の動作について、同じく図１を用いて説明する。画像センサ
１０１で紙幣の表面画像を撮影し、主走査１ラインごとに画像信号を取得する。１ライン分の画像信号が画像センサ１０１より出力されると、画像ＬＳＩ１０６は、１ライン単位の画像データをラインメモリ１０７に一時格納すると共に、複数ラインの画像データを読み出して画像処理を実行する。画像処理の具体例としては、平滑化処理やエッジ強調処理等のフィルタ演算処理や２値化処理などの階調変換処理などがある。画像ＬＳＩ１０６の画像処理結果は、１ライン単位にスイッチ１０８を通してＳＲＡＭ１０９に格納される。１ラインの最後の画素データが格納されると、画像ＬＳＩ１０６よりＣＰＵ１０４に対し、画処理終了割り込み信号を発行する。ＣＰＵ１０４は割り込み信号を受け、スイッチ
１０８を通してＳＲＡＭ１０９より画像処理結果を読み出し、ワークメモリ１０３へ画像転送する。画像転送終了後、ＣＰＵ１０４は、次のラインの画処理終了割り込み信号が画像ＬＳＩ１０６から発行されるまで、鑑別用データ生成を実行する。
【００１３】
図２は、メイン基板１０２に接続したセンサ基板２０１の模式図である。センサ２０８，２０９，２１０は、紙幣の特徴を検出するセンサである。紙幣の特徴とは、例えば紙幣の偽造を防止するための透かし，ホログラフ，蛍光インクなどであり、センサ２０８，
２０９，２１０はこれらの特徴量を検出するためのものである。アナログスイッチ２０４は、センサ２０８，２０９，２１０からＡＤ変換器２０３へ入力されるアナログ信号を順次切り替える手段であり、半導体のアナログスイッチで実現できる。ＡＤ変換器２０３は、センサ２０８，２０９，２１０からのアナログ信号をデジタル信号に変換する手段であり、半導体のＡＤ変換器で実現できる。センサＬＳＩ２０２は、センサ２０８〜２１０の動作制御を行い、かつＡＤ変換器２０３を通じて入力するセンサ２０８〜２１０のデータを、隣接するデータ間での平均処理などのデジタル演算処理を施してＳＲＡＭ２０６へ出力する手段であり、半導体の論理ＬＳＩで実現できる。アナログスイッチ２０５は、
ＳＲＡＭ２０６に対し、メイン基板のＣＰＵ１０４とセンサＬＳＩ２０２からのアクセスを切り替える手段であり、半導体のアナログスイッチで実現される。ＳＲＡＭ２０６は、センサＬＳＩ２０２からのセンサデータを紙幣１枚分格納する手段であり、データの読み出し，書き込みが可能な半導体メモリで実現できる。
【００１４】
次にセンサ基板２０１の動作について、同じく図２を用いて説明する。センサ２０８〜２１０で検出された紙幣の特徴を表すアナログ信号は、時間軸上で出力タイミングを切り替えながら、例えばセンサ２０８，２０９，２１０の順番でアナログスイッチ２０４を切り替えながら順次ＡＤ変換器２０３に出力される。そしてＡＤ変換器２０３で、アナログ信号からデジタル信号に変換されて、センサＬＳＩ２０２に入力され、センサ出力ごとに個別のデジタル演算処理が実行される。次に、アナログスイッチ２０５によってＳＲＡＭ２０６がセンサＬＳＩ２０２に接続され、センサＬＳＩ２０２が処理したデータを、順次、データごとに指定されたＳＲＡＭ２０６のアドレスへ格納する。
【００１５】
本実施例では、メイン基板１０２とセンサ基板２０１がそれぞれ別基板で構成されているが、同一基板上に構成してもよい。
【００１６】
図３は、メイン基板１０２に接続された鑑別基板３０１の模式図である。ワークメモリ３０２は、ＣＰＵ３０３が鑑別処理を実行するためのデータ保存用のメモリであり、半導体メモリで実現される。ＣＰＵ３０３は、鑑別処理を実行する。プログラムメモリ３０４は、鑑別処理のプログラムを格納するメモリであり、半導体メモリで実現される。スイッチ３０５は、ＳＲＡＭ３０６に対し、メイン基板１０２上のＣＰＵ１０４からのアクセスと鑑別基板３０１上のＣＰＵ３０３からのアクセスを切り替えるための手段であり、半導体のアナログスイッチで実現される。ＳＲＡＭ３０６は、メイン基板１０２上のＣＰＵ
１０４から転送される鑑別用データを格納するメモリであり、半導体メモリで実現される。
【００１７】
次に鑑別基板３０１の動作について、同じく図３を用いて説明する。１ライン分の鑑別データがメイン基板１０２上のＣＰＵ１０４からＳＲＡＭ３０６に格納された後、スイッチ３０５は接続をＣＰＵ３０３側に切り替える。ＣＰＵ３０３は、ＳＲＡＭ３０６から鑑別データを読み出し、ワークメモリ３０２に格納する。この１ライン単位の動作を紙幣１枚分繰り返した後、ＣＰＵ３０３は、鑑別処理を実行する。そして鑑別処理によって得られた鑑別情報をＳＲＡＭ３０６の指定番地に格納する。格納する鑑別情報は、例えば、紙幣の金種情報と真偽の判定結果である。
【００１８】
本実施例では、メイン基板１０２と鑑別基板３０１がそれぞれ別基板で構成されているが、同一基板上に構成してもよい。
【００１９】
図４は、メイン基板１０２にセンサ基板２０１および鑑別基板３０１ａおよび鑑別基板３０１ｂを接続した鑑別装置の模式図である。鑑別基板３０１ａ，３０１ｂは、図３で説明した鑑別基板３０１と同一の回路構成であるものとし、それぞれの基板上の回路は図３で説明した同一の符号を用いて説明する。
【００２０】
図５は、図４で示した鑑別装置の斜視図である。メイン基板１０２とセンサ基板２０１および鑑別基板３０１ａ，３０１ｂを接続するためのインタフェース信号は各基板で共通なため、図５に示すように、複数の同一仕様のコネクタ１１０を用いて、各基板を重ねるように配置できる。なお、メイン基板１０２に対する鑑別基板３０１ａ，３０１ｂとセンサ基板２０１の上下関係を入れ替えて装着しても良い。また、鑑別基板３０１ａと鑑別基板３０１ｂを入れ替えて装着しても良い。
【００２１】
本実施例では、メイン基板１０２とセンサ基板２０１および鑑別基板３０１がそれぞれ別基板で構成されているが、同一基板上に構成し、搭載する部品の種類および数を変更することで実現してもよい。
【００２２】
図６にコネクタ１１０を介すインタフェース信号の一例を示す。アドレス信号Ａ０〜
Ａｎ，データ信号Ｄ０〜Ｄｍ，リード信号ＲＤＮ，ライト信号ＷＲＮはセンサ基板、鑑別基板上のメモリＳＲＡＭ２０６および３０６上のアドレスに対し、データの読み書きをするための信号である。バススイッチ信号ＢＳ１〜ＢＳｐは、センサ基板２０１および鑑別基板３０１上のスイッチ２０５，３０５を切り替える信号である。また割り込み信号IR0〜ＩＲｐはセンサ基板上のセンサＬＳＩ２０２からメイン基板上のＣＰＵ１０４への割り込み信号、およびメイン基板上の画像ＬＳＩ１０６から鑑別基板上のＣＰＵ３０３への割り込み信号を接続する信号である。
【００２３】
次に、図４に示した鑑別装置における主走査１ライン毎の動作タイムチャートを図７に示す。
【００２４】
最初にメイン基板１０２について説明する。メイン基板１０２の動作タイムチャートは図７（ａ）である。画像ＬＳＩ１０６から出力されるライン同期信号に従い、画像センサ
１０１で紙幣の表面画像を主走査１ラインごとに画像データを取得する。画像ＬＳＩ106では、ラインメモリ１０７から１ライン前の画像データを取得して画像処理し、その結果を１ライン単位にスイッチ１０８を通してＳＲＡＭ１０９に格納する。１ラインの最後の画素データが格納されると、画像ＬＳＩ１０６よりＣＰＵ１０４に対し、画処理終了を通知するための割り込み信号を発行する。ＣＰＵ１０４は割り込み信号を受け、スイッチ
１０８を通してＳＲＡＭ１０９より画像処理結果を読み出し、ワークメモリ１０３へ画像転送する。
【００２５】
次にセンサ基板２０１について説明する。センサ基板２０１の動作タイムチャートは図７（ｂ）である。画像ＬＳＩ１０６から出力されるライン同期信号に従い、センサ２０８〜２１０で紙幣の真偽を判別するための特徴を主走査１ラインごとに取得する。センサ
ＬＳＩ２０２では、１ライン前のセンサデータを演算処理し、その結果を１ライン単位にスイッチ２０５を通してＳＲＡＭ２０６に格納する。１ラインの最後のセンサデータが格納されると、センサＬＳＩ２０２よりメイン基板１０２上のＣＰＵ１０４に対し、センサ処理終了を通知するための割り込み信号を発行する。ＣＰＵ１０４は割り込み信号を受信し、スイッチ２０５を通してＳＲＡＭ２０６より演算処理結果を読み出し、メイン基板
１０２上のワークメモリ１０３へデータ転送する。
【００２６】
次に鑑別基板３０１ａ，３０１ｂについて説明する。動作タイムチャートは図７(ｃ)である。ライン同期信号に従い、メイン基板１０２上の画像ＬＳＩ１０６が画像処理結果をＳＲＡＭ１０９へ格納している期間、ＣＰＵ１０４が、ワークメモリ１０３から鑑別基板３０１ａ，３０１ｂ上のＳＲＡＭ３０６へ鑑別用データを転送する。そして、画像ＬＳＩ１０６より、画処理終了を通知するための割り込み信号の発行を受け、メイン基板１０２上のＣＰＵ１０４が、ＳＲＡＭ１０９からワークメモリ１０３へ画像データを転送している期間、鑑別基板３０１ａ，３０１ｂ上のＣＰＵ３０３はＳＲＡＭ３０６に格納された鑑別用データをワークメモリ３０２へ転送する。
【００２７】
次に図４に示した回路における画像ＬＳＩ，センサＬＳＩおよび各ＣＰＵの動作を図８のタイムチャートに示す。メイン基板１０２上のＣＰＵ１０４は、画像ＬＳＩ１０６から出力される画像データおよびセンサＬＳＩ２０２から出力されるセンサデータを基に、入力された紙幣の金種と真偽の判別に必要な鑑別用データを生成し、鑑別基板３０１ａ，
３０１ｂ上のＳＲＡＭ３０６へ格納する。金種判別に必要な紙幣１枚分のデータがSRAM
３０６へ格納された後、鑑別基板３０１ａ，３０１ｂ上のＣＰＵ３０３が並列に金種の判別処理を実行する。このとき鑑別基板３０１ａ，３０１ｂ上のプログラムメモリ３０４に格納されている鑑別処理プログラムはそれぞれ鑑別できる金種が異なっており、例えば鑑別基板３０１ａ上のＣＰＵ３０３は現在流通している紙幣について、鑑別基板３０１ｂ上のＣＰＵ３０３は新規に発行された紙幣について金種判別とその後の真偽判別を並列に行い、各ＣＰＵが鑑別結果を同時にメイン基板１０２上のＣＰＵ１０４に通知する。通知の方法は、鑑別基板上の各ＣＰＵがＳＲＡＭ３０６上の指定されたアドレスに鑑別結果を書き込み、その後、メイン基板１０２上のＣＰＵ１０４が各鑑別基板上の上記指定アドレスのデータを読み出すことで行う。最後にメイン基板１０２上のＣＰＵ１０４は２つの鑑別基板３０１ａ，３０１ｂからの鑑別結果を基に最終的な鑑別を行い、紙幣１枚分の鑑別を終了する。
【００２８】
図４で示した実施例によれば、より鑑別処理が複雑化した新規の紙幣が発行されても、鑑別基板そのものの交換やプログラムの書き換えを行うことなく、新たな鑑別基板を追加すれば良いので、新規の紙幣の流通効率が良くなるという効果を有している。また、紙幣の種類に依存しない共通な処理をメイン基板１０２で行い、異なる鑑別処理を並列に実行できるので鑑別時間の短縮化が図れ、金種の数に応じて鑑別基板を増やすことで処理時間を一定に保つことができる、という効果も有している。
【００２９】
このように、メイン基板のＣＰＵが、画像ＬＳＩの出力データをメモリに格納するのと並行して、そこから鑑別に必要な画像データおよび画像処理結果を、各鑑別基板のメモリに書き込むことで、有効データのみの転送時間で済むことになる。また鑑別基板のメモリへ画像転送後は、各ＣＰＵが並列かつ独立して鑑別処理の実行が可能となる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施例であるメイン基板の構成を示す模式図である。
【図２】本発明の一実施例であるセンサ基板の構成を示す模式図である。
【図３】本発明の一実施例である鑑別基板の構成を示す模式図である。
【図４】本発明の一実施例である鑑別装置の構成を示す模式図である。
【図５】本発明の一実施例である鑑別装置の斜視図である。
【図６】各基板間のコネクタの配置を示す模式図である。
【図７】本発明の動作（ライン単位のデータフロー）を示した説明図である。
【図８】本発明の動作（一枚単位の処理）を示した説明図である。
【符号の説明】
【００３１】
１０１…画像センサ、１０２…メイン基板、１０３，３０２…ワークメモリ、１０４，３０３…ＣＰＵ、１０５…プログラムメモリ、１０６…画像ＬＳＩ、１０７…ラインメモリ、１０８，２０４，３０５…スイッチ、１０９，２０６，３０６…ＳＲＡＭ、１１０…コネクタ、２０１…センサ基板、２０２…センサＬＳＩ、２０３…ＡＤ変換器、２０８〜２１０…センサ、３０１…鑑別基板、３０４…プログラムメモリ。
【図１】
2005258732.tif 000003
【図２】
2005258732.tif 000004
【図３】
2005258732.tif 000005
【図４】
2005258732.tif 000006
【図５】
2005258732.tif 000007
【図６】
2005258732.tif 000008
【図７】
2005258732.tif 000009
【図８】
2005258732.tif 000010