(57)【要約】【課題】  バルク単結晶ＳＴＯは、低温で高い誘電率を示すため、超伝導や低温デバイスの実用化で極めて有用な誘電体であるにも関わらず、薄膜化すると誘電率が低下してしまうという欠点があり、現在に至るもこの欠点は、克服されていない。【解決手段】  本発明においては、基板上に粉末微粒子を塗布し、その上にＳＴＯ薄膜を形成することにより、薄膜のＳＴＯにおいても、高誘電率とすることに成功した。【選択図】  図３
2005045077.tif 000002
【特許請求の範囲】
【請求項１】
基板上に粉末微粒子を塗布し、その上にチタン酸ストロンチウム薄膜が形成されていることを特長とする高誘電率チタン酸ストロンチウム薄膜積層体。
【請求項２】
上記微粒子の粒径は、上記チタン酸ストロンチウム薄膜の厚さ以下であることを特長とする請求項１記載の高誘電率チタン酸ストロンチウム薄膜積層体。
【請求項３】
上記微粒子の粒径は、上記チタン酸ストロンチウム薄膜の厚さの１／２〜１／１０であることを特長とする請求項１記載の高誘電率チタン酸ストロンチウム薄膜積層体。
【請求項４】
上記微粒子の粒径は、１〜１００ｎｍであることを特長とする請求項１記載の高誘電率チタン酸ストロンチウム薄膜積層体。
【請求項５】
上記微粒子は、チタン酸ストロンチウム、上記基板と同じ物質、ダイヤモンド、半導体又は該半導体の酸化物であることを特長とする請求項１乃至４のいずれか一つに記載の高誘電率チタン酸ストロンチウム薄膜積層体。
【請求項６】
上記微粒子塗布後の微粒子面密度は、形成するチタン酸ストロンチウム膜が基板上にエピタキシャル成長が可能となる程度であることを特長とする請求項１乃至５のいずれか一つに記載の高誘電率チタン酸ストロンチウム薄膜積層体。
【請求項７】
上記微粒子塗布後の微粒子面密度は、１０6〜１０8個／ｃｍ2であることを特長とする請求項１乃至６のいずれか一つに記載の高誘電率チタン酸ストロンチウム薄膜積層体。
【請求項８】
上記基板は、ABa2Cu3O7-δ（A＝Y, Nd, Sm, Eu, Gd, Dy, Ho, Yb；δは１以下の正数）、MgO、LaAlO3又は半導体ウェーハ基板に前記物質が形成されたものであることを特長とする請求項１乃至７のいずれか一つに記載の高誘電率チタン酸ストロンチウム薄膜積層体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、YBa2Cu3O7-δ薄膜を中心とする酸化物超伝導デバイスや低温で実用する半導体デバイス等に使用されるチタン酸ストロンチウム積層体及びその製造方法に関する。
【背景技術】
【０００２】
バルク単結晶のチタン酸ストロンチウム（以下「ＳＴＯ」という。）は、量子常誘電体として知られ、その誘電率は、４．２Ｋで20,000以上の値を示す。また、その誘電率は、バイアス依存性、ストレス依存性を持ち、それらによって低下する特長を持っている。
【０００３】
ＳＴＯの格子定数は、酸化物超伝導体と非常に近い値を持つことから、該超伝導体のエピタキシャル成長下地基板として用いられ、超伝導デバイスの開発には重要な材料である。実際に、ＳＴＯ薄膜は、デバイスに使用されているが、その誘電率（ε）は、10,000以下（４．２Ｋ）であり、バルク単結晶で得られている 20,000には達していない。
【０００４】
図1に、例として、M. Lippmaa, M. Kawasakiらの報告（下記「非特許文献１」参照）によるものを示す。この場合の誘電率は、8,200にしか達していない。
図２に、Hong-Cheng Li, X. X. Xi（下記「非特許文献２」）らの報告を示す。この場合は、誘電率は、1,000にも達していない。上記２件の例の様に現在のところ、ＳＴＯ薄膜の誘電率は10,000にも達していない。
【０００５】
【非特許文献１】Appl. Phys. Lett. 74, 3543(1999)
【非特許文献２】Appl. Phys. Lett. 73, 464(1998)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、バルク単結晶ＳＴＯは、低温で高い誘電率を示すため、超伝導や低温デバイスの実用化で極めて有用な誘電体であるにも関わらず、薄膜化すると誘電率が低下してしまうという欠点があり、現在に至るもこの欠点は、克服されていない。
【課題を解決するための手段】
【０００７】
本発明では、基板上に粉末微粒子を塗布し、その上にＳＴＯ薄膜を形成することにより、薄膜のＳＴＯにおいても、高誘電率とすることに成功した。
【０００８】
第３図に、本願発明のイメージ図を示す。下部の基板の上に、微粒子を塗布し、その微粒子が塗布された基板の上に、ＳＴＯ膜を形成すると、薄膜のＳＴＯにおいても、高誘電率とすることができる。
【発明の効果】
【０００９】
図８に作製した平行平板コンデンサの抵抗率の温度依存性を示す。抵抗率は、半導体的挙動が確認され、その急激な減少が解消されたことが分かる。
【００１０】
図９に誘電率の温度依存性を示す。１００ｋＨｚで温度４．２Ｋにおいて20,000以上の誘電率が確認された。この誘電率の温度依存性は単結晶で得られた特性と一致していることから、優れた誘電特性を持つＳＴＯ薄膜がＹＢＣＯ薄膜上に作製されていることを示している。
【発明を実施するための最良の形態】
【００１１】
以下に、発明を実施するため好ましい条件及び最良の形態を示す。
【００１２】
図４は、本願発明に係るＳＴＯ薄膜の断面図である。該薄膜は、ＳＴＯ基板上に、下部ＹＢＣＯ電極を形成し、該下部電極の上に、図３において示した微粒子を塗布し、該塗布された電極上に第２のＳＴＯ層を形成する。該第２のＳＴＯ層表面のＣＭＰ研磨を行い、滑らかにする。該滑らかになった表面の上に第１のＳＴＯ層を形成し、該層の上に上部ＹＢＣＯ電極を形成する。
【００１３】
このようにして、積層されたＳＴＯ膜は、薄膜ではあるが、バルク単結晶ＳＴＯと同様に、低温においても高い誘電率を示し、超伝導や低温デバイスの実用化において極めて有用な誘電体となる。
【００１４】
上記微粒子の粒径は、上記ＳＴＯ薄膜の厚さ以下であることが望ましい。該薄膜以上であると、ＣＭＰ研磨の量が多くなり、製作工程上好ましくない。
【００１５】
また、上記微粒子の粒径は、上記ＳＴＯ薄膜の厚さの１／２〜１／１０であることが望ましい。この程度であれば、該薄膜を突き抜ける確率が少なくなり好ましい。
また、上記微粒子の粒径は、具体的な大きさで表現すると、１〜１００ｎｍ程度である。
【００１６】
上記微粒子の材質は、ＳＴＯ、上記基板と同じ物質、ダイヤモンド、半導体又は該半導体の酸化物が好ましい。
【００１７】
上記微粒子塗布後の微粒子面密度は、形成するＳＴＯ膜が基板上にエピタキシャル成長可能となる程度であることが好ましい。微粒子が多すぎると、ＳＴＯがエピタキシャル成長することができなくなり、逆に少ないと、誘電率が高くならない。
【００１８】
上記微粒子塗布後の微粒子面密度は、具体的には、１０6〜１０8個／ｃｍ2程度であることが好ましい。
【００１９】
上記基板は、ABa2Cu3O7-δ（A＝Y, Nd, Sm, Eu, Gd, Dy, Ho, Yb；δは１以下の正数）、MgO、LaAlO3又は半導体ウェーハ基板に前記物質が形成されたものであるのが好ましい。
【実施例１】
【００２０】
微粒子塗布を用いたＳＴＯ薄膜の作製プロセスを図４に示す。パルスレーザ成長法（以下「ＰＬＤ法」という。）を用いて、ＳＴＯ（１００）基板上に下部ＹＢＣＯ膜としてｃ軸配向ＹＢＣＯ（００ｎ）薄膜を厚さ３００ｎｍ成膜後、真空を破ることなく連続してＳＴＯ（００１）薄膜を厚さ１０ｎｍ成膜して、ＳＴＯ／ＹＢＣＯ構造を作製する。その後、ダイヤモンドからなる微粒子（粒径１００ｎｍ）をその薄膜表面に、面密度１０7個／ｃｍ2で一様に塗布する。
【００２１】
この厚さ１０ｎｍのＳＴＯ薄膜は、カバーＳＴＯ薄膜とよばれ、作製プロセスでＹＢＣＯが直接、大気や純水にさらされることを防ぎ、ＹＢＣＯ本来の超伝導特性を低下させないために成膜されている。
【００２２】
図５に、ＹＢＣＯ薄膜の成膜条件、図６に、ＳＴＯ薄膜の成膜条件を示す。
【００２３】
次に半導体技術で利用されているフォトリソグラフィー法を用いて、レジストにより下部パターンを作製し、低エネルギーイオンミリングを用いてエッチングを行い、下部ＹＢＣＯのパターンを形成する。次に、ＰＬＤ法により、ＳＴＯ（１００）薄膜厚さ１μｍ成膜を行う。
【００２４】
次に、成膜手順について説明する。まず、基板を２００℃に保持し、真空度が１０-4Ｐａに到達した後、酸素ガス雰囲気中（酸素圧１００Ｐａ）において温度上昇を行い、８１０℃に到達した後、ＳＴＯ薄膜を成長する。このＳＴＯ薄膜表面上に存在する突起物を除去し、下部ＹＢＣＯ薄膜の作るパターンの段差を平坦化するためＣＭＰにより研磨する。
【００２５】
下部ＹＢＣＯ薄膜を直接研磨すると超伝導特性を劣化させる原因になるため、ＳＴＯ薄膜の研磨を行った。その後、ＣＭＰプロセスによって表面に付着したＳｉ粒子等の不純物を、アセトン中でサンプルを超音波洗浄による表面クリーニングによって取り除いた。
【００２６】
ＣＭＰプロセス後、ＲＨＥＥＤ観測で観測した結果、試料表面は、アモルファス的であることが分かった。アモルファス結晶上にはエピタキシャル成長は、期待できない。
【００２７】
このため、酸素圧１００Ｐａ雰囲気中、温度６００℃、２時間の熱処理を行った。原子間力顕微鏡（ＡＦＭ）を用いて表面構造の観察を行った。その結果を図７に示す。この写真に見られるように、ＣＭＰ前においては、かなり大きな突起が観察されるが、ＣＭＰ後においては、上記突起に比べるとはるかに小さな突起が見られる程度に表面が滑らかになっている。
【００２８】
典型的に、２００ｎｍ程度の高さの円錐状形状の突起物は、ＣＭＰにより、高さで１／１０以下の２０ｎｍ以下に減少し、底面の面積で０．０４μｍ2以下と１／１０以下になっていることが確認され、ＣＭＰによって突起物の形状が小さくなっていることが確認され、超伝導マイクロショートが解消するであろうことが期待された。
【００２９】
熱処理後、ＰＬＤを用いて絶縁層ＳＴＯ薄膜を２００ｎｍ成膜し、真空を破ることなく連続して上部ＹＢＣＯ薄膜を２５０ｎｍ成膜する。このＳＴＯ薄膜は、ＣＭＰによって下部ＹＢＣＯ薄膜から成長している突起物の上部を切断した後、上部平面がＳＴＯ研磨表面に出現していることで生じるマイクロショートによる絶縁性の低下を防ぐためである。
【００３０】
成膜した上部ＹＢＣＯのパターンをフォトリソグラフィー法及び低エネルギーイオンミリングを用いて行い、平行平板コンデンサを作製した。ＨＦ５％を用いて、下部ＹＢＣＯに作製した電極部分のＳＴＯ薄膜をエッチングにより取り除いた。
【００３１】
上部ＹＢＣＯと下部ＹＢＣＯ薄膜のパターンは、クロスオーバーした構造であり、クロスした部分は、上部ＹＢＣＯ/絶縁層ＳＴＯ／ＣＭＰ−ＳＴＯ／capped−ＳＴＯ／下部ＹＢＣＯの積層構造である。
【産業上の利用可能性】
【００３２】
超伝導や低温デバイスの実用化で極めて有用な誘電体である。
【図面の簡単な説明】
【００３３】
【図１】M. LippmaaらによるＳＴＯ薄膜の誘電率
【図２】Hong-Cheng Li, X. X. XiらによるＳＴＯ薄膜の誘電率
【図３】本願発明の概念図
【図４】本願発明を利用した平行コンデンサの作製工程図
【図５】ＹＢＣＯ薄膜の成膜条件
【図６】ＳＴＯ薄膜の成膜条件
【図７】原子間力顕微鏡を用いて観察したＳＴＯ表面構造
【図８】本願発明を利用した平行平板コンデンサの抵抗率の温度依存性
【図９】本願発明を利用した平行平板コンデンサの誘電率の温度依存性
【図１】
2005045077.tif 000003
【図２】
2005045077.tif 000004
【図３】
2005045077.tif 000005
【図４】
2005045077.tif 000006
【図５】
2005045077.tif 000007
【図６】
2005045077.tif 000008
【図７】
2005045077.tif 000009
【図８】
2005045077.tif 000010
【図９】
2005045077.tif 000011