(57)【要約】【課題】  導体ペースト量の低減を図りながら、直流抵抗値が低く、インダクタンス値を所望値にすることができる積層型インダクタを提供すること。【解決手段】  積層型インダクタ１は、素子２と、この素子２の両側面に形成された１対の端子電極３，３とを備えている。素子２は、磁性体積層部４と、該磁性体積層部４に内蔵されたコイル状導体５とから構成されている。コイル状導体５は、複数の導体パターン７によって構成されており、略半円形状の断面を有している。また、コイル状導体５の両端部５ａ，５ｂは各々、磁性体積層部４の縁部まで引き出されて端子電極３，３に接続されている。そして、導体パターン７の厚みＸは、積層方向に隣り合う導体パターン７の間の距離Ｙの９０〜１１５％の厚みとなっており、導体パターン７の幅方向の縁部５ｃ，５ｄは丸みを帯びている。【選択図】  図３
2005167029.tif 000002
【特許請求の範囲】
【請求項１】
フェライト粉末を含有する磁性ペーストを印刷積層した磁性体積層部と、
前記磁性体積層部に内蔵され、導電性金属粉末を含有する導体ペーストを印刷積層した複数の導体パターンによって構成されたコイル状導体と、
前記磁性体積層部の側面に形成され、前記コイル状導体の両端に接続された一対の端子電極と、を備え、
前記コイル状導体の断面は、略半円形状であることを特徴とする積層型インダクタ。
【請求項２】
前記導体パターンの厚みは、積層方向に隣り合う前記導体パターン間の距離の９０〜１１５％であることを特徴とする請求項１記載の積層型インダクタ。
【請求項３】
前記導体パターンの幅方向の縁部は丸みを帯びていることを特徴とする請求項１又は２記載の積層型インダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型インダクタに関する。
【背景技術】
【０００２】
一般に、面実装可能なインダクタは、工法の違いにより積層型と巻線型とに大別される。このうち積層型インダクタは、比較的小型化が容易であるため、チョーク用や信号用等として様々な機器に使用されている。
【０００３】
このような積層型インダクタとしては、例えば、下記特許文献１に記載されたものが知られている。この特許文献１には、導電性粉末ペースト、磁性粉末ペースト及び非磁性粉末ペーストを用い、一層の積層厚が、磁性層及び非磁性層では約３０μｍ、導電体では約１５μｍの積層巻線となるように印刷積層を行った積層型インダクタが開示されている。
【特許文献１】特開平８−２３６３５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載のものを始めとする従来の積層型インダクタでは、内部電極（導電体）が、断面積の非常に小さいシート状（薄膜状）に形成されている。そのため、チョーク用途等において重要な特性となる直流抵抗値が高い。そこで、内部電極の断面積を大きくすることが考えられるが、その場合、内部電極を構成する導体ペーストの使用量が増えてしまう。
【０００５】
また、通常、積層型インダクタは製造する過程で焼成が行われる。その際、磁性層は含有する溶剤が蒸発するため収縮するが、内部電極は薄膜状であるためあまり収縮することなく焼き固まる。このため、内部電極より硬度が低い磁性層は、内部電極に密着した部分においてクラックを生じる虞がある。クラックが生じてしまうと、所望のインダクタンス値を得ることが困難となる。
【０００６】
本発明は、上記従来技術の有する問題に鑑みてなされたものであり、導体ペースト量の低減を図りながら、直流抵抗値が低く、インダクタンス値を所望値にすることができる積層型インダクタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、フェライト粉末を含有する磁性ペーストを印刷積層した磁性体積層部と、磁性体積層部に内蔵され、導電性金属粉末を含有する導体ペーストを印刷積層した複数の導体パターンによって構成されたコイル状導体と、磁性体積層部の側面に形成され、コイル状導体の両端に接続された一対の端子電極と、を備え、コイル状導体の断面は、略半円形状であることを特徴とするものである。
【０００８】
本発明に係る積層型インダクタのコイル状導体によれば、断面を略半円形状に形成するため、矩形状の断面を有する従来のシート状電極に比べ、少ない導体ペースト量で厚みの増した状態に形成することができる。したがって、断面積が大きくなるため、直流抵抗値を低減させることができる。
【０００９】
また、厚みが増した状態に形成されることにより、導体パターンの焼成時の縮率と磁性体積層部の焼成時の縮率との差が、シート状に形成された場合よりも小さくなる。したがって、導体パターンに密着した磁性体積層部にクラックが発生する事態が防止され、インダクタンス値を所望値とすることができる。
【００１０】
この場合、導体パターンの厚みは、積層方向に隣り合う導体パターン間の距離の９０〜１１５％であることが好ましい。これにより、導体パターンの厚みを、積層方向に隣り合う導体パターン間でのショートを引き起こすことなく大きくすることができるため、直流抵抗値を確実に低減させることができる。
【００１１】
また、導体パターンの幅方向の縁部は丸みを帯びていることが好ましい。これにより、焼成後における導体パターンの縁部と磁性体積層部との間には、導体パターンの他の部位と磁性体積層部との間隙よりも大きな間隙が形成される。このため、例えば、プリント基板上に実装する際の半田付けによる熱ストレスや、プリント基板からの外力に起因する応力などによる磁性体積層部への影響が低減されるため、より確実にインダクタンス値を所望値にすることができる。
【発明の効果】
【００１２】
本発明によれば、導体パターンの断面を略半円形状としたため、少ない導体ペーストで、直流抵抗値が低く、インダクタンス値を所望値にすることができる積層型インダクタを得ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。
【００１４】
図１は、本発明の実施形態に係る積層型インダクタを示す斜視図であり、図２は、図１に示す積層型インダクタの端子電極同士を結ぶ線に沿う断面図であり、図３は、図１に示す積層型インダクタの端子電極同士を結ぶ線に直交する方向の断面図である。また、図４は、図３に示す領域Ａを示す拡大図である。
【００１５】
積層型インダクタ１は、直方体形状の素子２と、この素子２の長手方向の両側面に形成された１対の端子電極３，３とを備えている。素子２は、図２，３に示すように、磁性材料からなる磁性体積層部４と、該磁性体積層部４に内蔵され、コイル状に巻回されたコイル状導体５とから構成されている。
【００１６】
コイル状導体５は、導電性材料からなり、略半円形状の断面を有している。また、コイル状導体５の両端部５ａ，５ｂは、図２に示すように、磁性体積層部４の縁部まで引き出されており、それぞれ端子電極３，３に接続されている。このようなコイル状導体５は、導体ペーストを印刷積層した導体パターン７が複数連続することによって構成されている。
【００１７】
図３を参照して、導体パターン７の厚みＸは、積層方向に隣り合う導体パターン７間の距離Ｙの９０〜１１５％の厚みとなっている。また、図４に示すように、導体パターン７の幅方向の縁部５ｃ，５ｄは丸みを帯びている。
【００１８】
次に、上記の積層型インダクタ１の製造方法について説明する。
【００１９】
まず、磁性ペースト及び導体ペーストを作製する。磁性ペーストは、Ｎｉ−Ｃｕ−Ｚｎ系フェライト粉末、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト粉末、Ｎｉ−Ｃｕ系フェライト粉末等の磁性粉末をバインダ及び溶剤と共に所定の比率で配合した後、混練することによって作製する。また、導体ペーストは、例えば、Ａｇ粉末をバインダ及び溶剤と共に所定の比率で配合した後、混練することによって作製する。なお、混練には、三本ロール、ホモジナイザーやサンドミル等を用いる。
【００２０】
次に、上記の磁性ペーストを、印刷法により所定の厚さになるまで積層する。そして、積層された磁性ペーストの上に、上記の導体ペースト及び磁性ペーストを用いて、所定のターン数（巻数）のらせん状の積層巻線（コイル状導体５）をフェライト磁性体（磁性体積層部４）中に形成するように印刷積層を行う。
【００２１】
そして、その上に磁性ペーストを印刷法により所定の厚さで積層することによって、生の積層体を得る。積層巻線を形成する際は、図４に示すようにコイル状導体５を構成する導体パターン７の断面形状を略半円形状にすると共に、導体パターン７の厚みが、積層方向に隣り合う導体パターン７間の距離の９０〜１１５％の厚みとなるようにする。これにより、従来の積層型インダクタのようなシート状の内部電極（コイル状導体）の場合に比べて、少ない導体ペーストであっても導体パターン７の厚みが大きくなる。また、導体パターン７の幅方向の縁部５ｃ，５ｄには丸みを与える。このように縁部５ｃ，５ｄに丸みを帯びさせることによって、後述する焼成処理を施した後、導体パターン７の縁部５ｃ，５ｄと磁性体積層部４との間には、図４に示すような間隙６ａ，６ｂが形成される。
【００２２】
間隙６ａ，６ｂは、導体パターン７の他の部位と磁性体積層部４との間隙よりも大きく、例えば、磁性体積層部４に発生する、プリント基板上に実装する際の半田付けによる熱ストレスやプリント基板からの外力に起因する応力などを逃すスペースとなる。したがって、磁性体積層部４に及ぼされる影響が低減され、インダクタンス値の変化が防止される。なお、コイル状導体５のターン数は、得ようとする直流抵抗及びインダクタンス値に応じて決定されるが、例えば、直流抵抗１Ω以下かつインダクタンス値１０μＨとする場合は、１８．５ターンとする。
【００２３】
このような積層体は、通常、複数個が配列されたウェハ状に形成されるため、該ウェハを所定の大きさに切断することによって、それぞれ１個のコイル状導体５を内蔵する複数の生の積層体素子を得る。このとき、コイル状導体５の両端部５ａ，５ｂの端面が積層体素子の対向する２つの側面からそれぞれ露出するように切断する。
【００２４】
その後、所定の大きさに切断して得られた積層体素子を脱バインダ後、所定の温度で一体焼成することによって上記素子２を得る。なお、焼成温度は、例えば８５０〜９００℃程度である。
【００２５】
次に、焼成して得られた素子２における、コイル状導体５の両端部５ａ，５ｂの端面が露出している側面に、Ａｇを主成分とした導電性ペーストを塗布して、例えば、６００℃程度で焼き付けを行うことによって端子電極３，３を形成する。その後、通常、端子電極３，３には更に電気めっきを施す。以上により、本実施形態に係る積層型インダクタ１が完成する。なお、電気めっきは、銅とニッケルと錫、ニッケルと錫、ニッケルと金、ニッケルと銀などを用いて行うのが好ましい。
【００２６】
以上のような積層型インダクタ１では、コイル状導体５の断面が略半円形状に形成されていることによって、矩形状の断面の場合に比べ、少ない導体ペースト量で厚みを確保することができる。したがって、コイル状導体５は、断面積が大きくなるため、直流抵抗値が低減されると共に、導体ペースト量の低減化を図ることができる。また、導体パターン７の厚みＸを、積層方向に隣り合う導体パターン７間の距離の９０〜１１５％の厚みとすることによって、隣り合う導体パターン７間でのショートを防止しながら、各導体パターン７の厚みを大きくすることができる。このため、高い信頼性を維持しつつ、確実に直流抵抗値を低減させることができる。
【００２７】
更に、導体パターン７（コイル状導体５）は、厚みが増したことによって、焼成時の縮率が大きくなる。このため、焼成時の磁性体積層部４の縮率との差が小さくなる。したがって、焼成時における磁性体積層部４と導体パターン７との収縮量の差が低減され、磁性体積層部４の導体パターン７と密着した部位でのクラックの発生が抑制される。これにより、インダクタンス値の変化も防止され、所望のインダクタンス値を得ることができる。
【００２８】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、コイル状導体を構成する導体パターンが形成された磁性体グリーンシートを積層・圧着することにより素子を作製するシ−ト法にも適用可能である。
【実施例】
【００２９】
以下、実施例及び比較例を挙げ、図５〜図９を参照して本発明に係る積層型インダクタについてさらに詳しく説明するが、本発明はこれらの実施例に何ら限定されるものではない。
【００３０】
実施例１では、上述した製造方法にしたがい、以下のようにして積層型インダクタを製造した。磁性ペーストは、磁性粉末として平均粒径０．７μｍのＮｉ−Ｃｕ−Ｚｎ系フェライト粉末を用いて作製し、導体ペーストは、平均粒径０．６μｍのＡｇ粉末を用いて作製した。
【００３１】
次に、これらの磁性ペーストと導体ペーストとを用いて、１８．５ターンの積層巻線をフェライト磁性体中に形成するように印刷積層を行った。このとき、一層の積層厚は、導体ペーストからなる導体パターンの厚み（図３中、厚みＸ）を１８μｍとし、積層方向に隣り合う導体パターンの間に位置する磁性ペーストからなるフェライト磁性体（磁性体積層部）の厚み（図３中、厚さＹ）を１６μｍとした。この積層巻線を内蔵するフェライト磁性体の全体の厚みは、６９０μｍである。そして、このフェライト磁性体には、上下から挟むように各１５０μｍの磁性ペーストを印刷法により積層し、全体として、厚さ９９０μｍの生の積層体を作製した。次いで、この積層体を切断して、長さ１．８４ｍｍ、幅０．９０ｍｍの積層体素子を得た。
【００３２】
次に、この積層体素子を脱バインダ後に８６５℃で同時焼成して、図１〜図３に示す素子を得た。そして、この素子における、コイル状導体の両端部の端面が露出している側面に、Ａｇを主成分とした導電性ペーストを塗布して、約６２０℃で焼き付けして端子電極を形成した。以上により、１６０８形状の積層型インダクタ（実施例１）を得た。
【００３３】
図５は、１６０８形状および２０１２形状における、Ｘ／Ｙの値と直流抵抗値Ｒｄｃ［Ω］との関係を示す図である。同図において、実施例１は、上記の１６０８形状の積層型インダクタを示し、比較例１は、実施例１とＸ／Ｙの値が異なる１６０８形状の積層型インダクタを示している。また、実施例２及び比較例２は、それぞれＸ／Ｙの値が異なる２０１２形状の積層型インダクタを示している。なお、実施例２及び比較例１，２に係る積層型インダクタは、大きさ及びＸ／Ｙの値を変えた以外は、上記実施例１と同様の製造方法により製造した。
【００３４】
実施例１は、Ｘ＝１８，Ｙ＝１６であることから、Ｘ／Ｙが１．１２５（１１２．５％）となり、直流抵抗値Ｒｄｃを測定したところ、図５に示すように、０．９Ωであった。一方、比較例１では、Ｘ／Ｙが約０．８６であり、Ｒｄｃは約１．１Ωであった。
【００３５】
また、実施例２は、Ｘ／Ｙが約０．９であり、Ｒｄｃは約０．３２Ωであった。一方、比較例２は、Ｘ／Ｙが約０．６８であり、Ｒｄｃは約０．４５Ωであった。
【００３６】
以上のように、同じ形状（サイズ）において、Ｘ／Ｙが０．９以上、すなわち導体パターンの厚みＸが導体パターン同士の間の距離Ｙの９０％以上のとき、直流抵抗値Ｒｄｃが低減されることが確認された。
【００３７】
次に、図６〜図９を参照して、実施例１に係る積層型インダクタにおける種々の信頼性試験結果について説明する。各信頼性試験では、実施例１に係る積層型インダクタにおける、９６，２４０，５００，１０００時間（ｈ）経過時のインダクタンス値（Ｌ）の変化率（％）を測定した。図６は、１２５℃での高温負荷試験結果を示し、図７は、湿度９０％、温度６０℃での耐湿負荷試験結果を示し、図８は、湿度９０％、温度６０℃での耐湿放置試験結果を示し、図９は、温度−５５〜１２５℃での熱衝撃試験結果を示す図である。
【００３８】
図６〜図９から分かるように、実施例１に係る積層型インダクタは、インダクタンス値の変化率がどの試験においても約１０％の範囲での変動となっており、インダクタンス値の変化が非常に小さいことが確認された。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態に係る積層型インダクタを示す斜視図である。
【図２】図１に示す積層型インダクタの端子電極同士を結ぶ線に沿う断面図である。
【図３】図１に示す積層型インダクタの端子電極同士を結ぶ線に直交する方向の断面図である。
【図４】図３に示す領域Ａを示す拡大図である。
【図５】実施例に係る、Ｘ／Ｙの値と直流抵抗値との関係を示す図である。
【図６】実施例に係る、信頼性試験の結果を示す図である。
【図７】実施例に係る、信頼性試験の結果を示す図である。
【図８】実施例に係る、信頼性試験の結果を示す図である。
【図９】実施例に係る、信頼性試験の結果を示す図である。
【符号の説明】
【００４０】
１…積層型インダクタ、２…素子、３…端子電極、４…磁性体積層部、５…コイル状導体、５ａ，５ｂ…両端部、５ｃ，５ｄ…縁部、６ａ，６ｂ…間隙、７…導体パターン。
【図１】
2005167029.tif 000003
【図２】
2005167029.tif 000004
【図３】
2005167029.tif 000005
【図４】
2005167029.tif 000006
【図５】
2005167029.tif 000007
【図６】
2005167029.tif 000008
【図７】
2005167029.tif 000009
【図８】
2005167029.tif 000010
【図９】
2005167029.tif 000011