(57)【要約】【課題】  設計が容易で調整も不要にして、共振型コンバータのソフトスイッチング動作を確実に実現し、効率向上を図ること。【解決手段】  主スイッチング素子のドライバＤＲＶに、ＰＬＬ回路ＰＬＬを用い、駆動周波数ｆｓｗが、共振周波数ｆｒ（又はその１／Ｎ、Ｎ：奇数）に追尾する周波数追尾制御を適用し、また、ｆｒの電流零位相に対してｆｓｗの位相を常に所望の時間だけ進めることにより、常に、共振電流のゼロクロス点の直前で主スイッチング素子を点弧するという最適条件を保つように構成した。【効果】  最適動作条件を常に満足でき、ソフトスイッチングを実現し、効率を向上できる共振型コンバータが、容易な設計と、製造上の調整フリーで実現できる。【選択図】  図１
2005151608.tif 000002
【特許請求の範囲】
【請求項１】
駆動部によって駆動される半導体スイッチング素子により直流を交流に変換し、その交流出力を共振回路を介してトランスの１次側に供給し、このトランスの２次側の交流を直流に変換する共振型コンバータにおいて、前記半導体スイッチング素子を駆動する前記駆動部の出力周波数を、前記共振回路の共振周波数又はその奇数分の１の周波数に追尾させる手段を備えたことを特徴とする共振型コンバータ。
【請求項２】
請求項１において、前記駆動部の出力周波数を、前記共振回路の共振周波数又はその奇数分の１の周波数に追尾させる手段は、ＰＬＬ（ Phase Locked Loop ）回路を備えたことを特徴とする共振型コンバータ。
【請求項３】
請求項１において、前記トランスの２次側に、可飽和リアクトルを備えたことを特徴とする共振型コンバータ。
【請求項４】
請求項１において、前記トランスの２次側に、この２次側の電圧によって駆動されるスイッチング素子を備えたことを特徴とする共振型コンバータ。
【請求項５】
請求項１において、前記トランスの２次側に、この２次側の電圧をスイッチングして直流に変換するスイッチング手段と、その出力側に接続され、インダクタとコンデンサを含む平滑フィルタと、この平滑フィルタ及び／又は負荷に流れる電流を還流させる向きに接続されたスイッチング素子と、このスイッチング素子を前記スイッチング手段がオフの期間に駆動する手段を備えたことを特徴とする共振型コンバータ。
【請求項６】
請求項１において、前記トランスの２次側に接続され、スイッチング素子を含むセンタータップ付同期整流回路と、このスイッチング素子をＰＷＭ制御する制御手段を備えたことを特徴とする共振型コンバータ。
【請求項７】
請求項１において、前記トランスの複数の２次巻線と、これら複数の２次巻線の交流電圧をそれぞれ直流電圧に変換する手段を設けたことを特徴とする共振型コンバータ。
【請求項８】
請求項１において、前記トランスを複数個備え、これら複数のトランスの１次側に、共通の前記半導体スイッチング素子及び前記共振回路を接続し、これら複数のトランスの２次側の交流をそれぞれ直流に変換して複数の直流電圧を出力するように構成したことを特徴とする共振型コンバータ。
【請求項９】
請求項１において、前記半導体スイッチング素子を駆動する前記駆動部の出力周波数を、前記共振回路の共振周波数に追尾させる手段は、前記共振周波数の３分の１の周波数に追尾させるように構成したことを特徴とする共振型コンバータ。
【請求項１０】
駆動部によって駆動される半導体スイッチング素子により直流を交流に変換し、その交流出力を共振回路を介してトランスの１次側に供給し、このトランスの２次側の交流を直流に変換する共振型コンバータにおいて、前記半導体スイッチング素子を駆動する前記駆動部の出力周波数を、前記共振回路の共振周波数又はその奇数分の１の周波数に追尾させる手段と、この駆動部の出力信号を、前記共振回路の共振電流のゼロクロス点よりも進んだ位相で発生させる手段を備えたことを特徴とする共振型コンバータ。
【請求項１１】
請求項１０において、前記共振回路の共振周波数又はその奇数分の１の周波数に追尾する周波数を出力するＰＬＬ（ Phase Locked Loop ）回路と、このＰＬＬ回路の帰還ループに設けた遅延要素を備え、前記ＰＬＬ回路の出力信号に基いて前記スイッチング素子を駆動するように構成したことを特徴とする共振型コンバータ。
【請求項１２】
請求項１０において、前記トランスの２次側に、可飽和リアクトルを備えたことを特徴とする共振型コンバータ。
【請求項１３】
請求項１０において、前記トランスの２次側に、この２次側の電圧によって駆動されるスイッチング素子を備えたことを特徴とする共振型コンバータ。
【請求項１４】
請求項１０において、前記トランスの２次側に、この２次側の電圧をスイッチングして直流に変換するスイッチング手段と、その出力側に接続され、インダクタとコンデンサを含む平滑フィルタと、この平滑フィルタ及び／又は負荷に流れる電流を還流させる向きに接続されたスイッチング素子と、このスイッチング素子を前記スイッチング手段がオフの期間に駆動する手段を備えたことを特徴とする共振型コンバータ。
【請求項１５】
請求項１０において、前記トランスの２次側に接続され、スイッチング素子を含むセンタータップ付同期整流回路と、このスイッチング素子をＰＷＭ制御する制御手段を備えたことを特徴とする共振型コンバータ。
【請求項１６】
請求項１０において、前記トランスの複数の２次巻線と、これら複数の２次巻線の交流電圧をそれぞれ直流電圧に変換する手段を設けたことを特徴とする共振型コンバータ。
【請求項１７】
請求項１０において、前記トランスを複数個備え、これら複数のトランスの１次側に、共通の前記半導体スイッチング素子及び前記共振回路を接続し、これら複数のトランスの２次側の交流をそれぞれ直流に変換して複数の直流電圧を出力するように構成したことを特徴とする共振型コンバータ。
【請求項１８】
請求項１において、前記半導体スイッチング素子を駆動する前記駆動部の出力周波数を、前記共振回路の共振周波数に追尾させる手段は、前記共振周波数の３分の１の周波数に追尾させるように構成したことを特徴とする共振型コンバータ。
【請求項１９】
駆動部によって駆動される半導体スイッチング素子により直流を交流に変換し、その交流出力を共振回路を介してトランスの１次側に供給し、このトランスの２次側の交流を直流に変換する共振型コンバータの制御方法において、前記半導体スイッチング素子を駆動する前記駆動部の出力周波数を、前記共振回路の共振周波数又はその奇数分の１の周波数に追尾させることを特徴とする共振型コンバータの制御方法。
【請求項２０】
請求項１９において、前記駆動部の出力信号を、前記共振回路の共振電流のゼロクロス点よりも進んだ位相で発生させることを特徴とする共振型コンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子により直流を交流に変換し、その交流出力を共振回路を介してトランスの１次側に供給し、このトランスの２次側の交流を直流に変換する共振型コンバータの改良に関するものである。
【背景技術】
【０００２】
計算制御システムのプロセス入出力装置用の絶縁電源や、情報・通信機器、電子機器等の多出力直流電源としてＤＣ／ＤＣ変換装置が広く用いられている。このようなＤＣ／ＤＣ変換装置の一種として共振型コンバータがあり、例えば、特許文献１及び非特許文献１に開示されている。すなわち、共振型コンバータは、基本的には、主スイッチング素子（ＤＣ／ＡＣ変換）部、共振回路、トランス、及び整流（ＡＣ／ＤＣ変換）部を備えている。そして、共振回路によって、滑らかに変化する電流を得て、そのゼロ電圧及びゼロ電流近傍でスイッチング素子によるソフトスイッチングを行うことでスイッチングロスを低減し、高効率、低ノイズを実現している。
【０００３】
【特許文献１】特開２００２−２４７８５４号公報（００１０ほか、全体）
【０００４】
【非特許文献１】「マグアンプ制御を用いた多出力電流共振型コンバータ」スイッチング電源システムシンポジウム２００２、社団法人日本能率協会、Ｃ６−２−１〜１０（全体、課題についてはＣ６−２−８）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、この共振型コンバータでは、非特許文献１に開示されているように、出力状態により負荷抵抗が変化し、動作周波数の設計計算が困難となる。この負荷変動のほか、共振回路部品にばらつきによっても、共振周波数が変動する。共振型コンバータにおけるソフトスイッチング動作の実現には、主スイッチング素子の駆動周波数ｆｓｗを、共振回路の共振周波数ｆｒ以上に保つ必要があり、上記負荷変動や共振回路部品のばらつきにより、回路設計の煩わしさがある。
【０００６】
本発明の目的は、設計が容易で、負荷変動や共振回路部品のばらつきに対しても、確実なソフトスイッチング動作を実現できる共振型コンバータを提供することである。
【０００７】
本発明の他の目的は、負荷変動や共振回路部品のばらつきに対しても、ソフトスイッチング動作を継続する共振型コンバータの制御方法を実現することである。
【課題を解決するための手段】
【０００８】
本発明は、その一面において、主スイッチング素子を駆動する駆動部の出力周波数ｆｓｗを、共振回路の共振周波数ｆｒ又はその奇数分の１の周波数に追尾させる。
【０００９】
本発明は、その好適な実施態様において、ＰＬＬ（ Phase Locked Loop ）回路を用いた周波数追尾（ Frequency Tracking ）制御により、駆動部の出力周波数ｆｓｗを共振周波数ｆｒの周波数に追尾させる。
【００１０】
本発明は、他の一面において、主スイッチング素子を駆動する駆動部の出力周波数ｆｓｗを、共振回路の共振周波数ｆｒ又はその奇数分の１の周波数に追尾させるとともに、駆動部の出力信号を、前記共振回路の共振電流のゼロクロス点よりも進んだ位相で発生させる。
【発明の効果】
【００１１】
本発明によれば、設計が容易で、負荷変動や共振回路部品のばらつきに対しても、確実なソフトスイッチング動作を実現できる共振型コンバータを提供することができる。
【００１２】
また、本発明の他の一面によれば、負荷変動や共振回路部品のばらつきに対しても、ソフトスイッチング動作を継続する共振型コンバータの制御方法を実現することができる。
【発明を実施するための最良の形態】
【００１３】
図１は、本発明の第１の実施例による共振型コンバータの回路構成図である。図１において、ＶＩＮが入力電圧供給端子、ＶＨＩが高電位出力端子、ＶＬＯが低電位出力端子である。入力電圧供給端子ＶＩＮには上側パワーＭＯＳＦＥＴ Ｑ１が接続され、接地電位側には下側パワーＭＯＳＦＥＴ Ｑ２が接続されている。パワーＭＯＳＦＥＴ Ｑ１とＱ２の中点と接地電位間には、コンデンサＣｒとインダクタＬｒから成るＬＣ共振回路と、トランスＴ１の１次巻線１とカレントトランスＣＴの１次巻線１が直列に接続されている。更に、カレントトランスＣＴの出力は、ＰＬＬ（ Phase Locked Loop ）回路ＰＬＬの一方の入力線ｘ１に接続されている。ＰＬＬ回路の出力線ｙは、ドライバＤＲＶを介してパワーＭＯＳＦＥＴ Ｑ１とＱ２のゲートに接続されるとともに、ディレー要素ＤＬＹを介してＰＬＬ回路ＰＬＬのもう一方の入力線ｘ２に接続されている。それぞれボディーダイオードＤ１，Ｄ２を含むパワーＭＯＳＦＥＴ Ｑ１とＱ２は、互いに逆位相で駆動され、デューティ５０％で交互にオンする。
【００１４】
次に、トランスＴ１の一方の２次巻線２１には可飽和リアクトルＬｓ１とダイオードＤ３が接続され、もう一方の２次巻線２２には可飽和リアクトルＬｓ２とダイオードＤ４が接続されている。これらのダイオードＤ３とＤ４のカソードと、ダイオードＤ７のカソードは共通に接続される。そして、ダイオードＤ７のアノードはトランスＴ１の２つの２次巻線２１、２２のセンタータップに接続されるとともに、２次側の低電位出力端子ＶＬＯに接続される。インダクタＬとコンデンサＣｏから成る平滑フィルタが、ダイオードＤ７のカソードと低電位出力端子ＶＬＯ間に接続され、その出力は高電位出力端子ＶＨＩに接続されている。
【００１５】
この回路は、駆動部ＤＲＶによって半導体スイッチング素子Ｑ１，Ｑ２を駆動し、直流電源ＶＩＮの直流を交流に変換し、その出力を共振回路（Ｃｒ，Ｌｒ）を介してトランスＴ１の１次巻線１に供給する。このトランスＴ１の２次巻線２１，２２に得られた交流を、可飽和リアクトルＬｓ１，Ｌｓ２とダイオードＤ３，Ｄ４の組合せにより制御可能に直流に変換し出力することで、共振型のＤＣ／ＤＣ変換器を構成している。言い換えれば、トランスＴ１の１次側回路は２石共振回路、２次側回路はセンタータップ付マグアンプ制御回路で構成されたＤＣ／ＤＣ変換の絶縁電源である。
【００１６】
次に、図１の回路動作を説明する。通常の共振型コンバータの動作は、まず、パワーＭＯＳＦＥＴ Ｑ１がオン（Ｑ２はオフ）すると、入力電圧供給端子ＶＩＮを介して直流電圧がコンデンサＣｒとインダクタＬｒから成る共振回路に印加され、正の共振電流が流れ始める。この正の共振電流が流れる期間は、共振回路の共振周波数ｆｒの逆数の２分の１（半周期）である。次の半周期に、パワーＭＯＳＦＥＴ Ｑ２をオン（Ｑ１はオフ）すると、共振回路には負の共振電流が流れ始める。このため、共振型では、このパワーＭＯＳＦＥＴ Ｑ１とＱ２を駆動する駆動周波数ｆｓｗを共振周波数ｆｒに合わせる必要がある。ここで、共振回路の共振周波数ｆｒは、共振回路のコンデンサＣｒの容量をＣｒ、共振回路のインダクタＬｒのインダクタンスをＬｒとすると、１／２π√（Ｌｒ・Ｃｒ）で与えられる。このため、パワーＭＯＳＦＥＴ Ｑ１とＱ２を駆動する駆動周波数ｆｓｗを決定すると、この値をｆｒに代入して、インダクタンスＬｒ、容量Ｃｒの値が求まる。通常は、ソフトスイッチング動作を確保するため、ｆｓｗ≧ｆｒの条件で求めている。ここで、インダクタンスＬｒ値はトランスＴ１の漏れインダクタンスの値を含めて考える必要がある。但し、使用するインダクタＬｒのインダクタンス値に比べてトランスＴ１の漏れインダクタンス値が小さい場合には、この漏れインダクタンスは無視してもよい。
【００１７】
共振型コンバータは、駆動周波数ｆｓｗと共振周波数ｆｒの関係が、常にｆｓｗ≧ｆｒになっていることが確実なソフトスイッチング動作実現のポイントである。前述したように、共振回路の共振周波数ｆｒは、負荷変動（温度変動含む）や共振回路部品ばらつきにより大幅に変動するため、この共振周波数ｆｒの変動に対してもｆｓｗ≧ｆｒの条件を満足することが必要である。そこで、ｆｓｗ≧ｆｒの条件を満足することに主眼を置き、ＰＬＬ回路による周波数追尾制御方式としている。まず、電源投入時には、ＰＬＬ回路ＰＬＬの一方の入力線ｘ１は無信号となる。したがって、ＰＬＬ回路内部の可変発振器の発振周波数が駆動周波数ｆｓｗの初期値としてＰＬＬ回路ＰＬＬの出力線ｙから出力され、ドライバＤＲＶを介してパワーＭＯＳＦＥＴ Ｑ１とＱ２を駆動する。ここで、無信号時でもｆｓｗ≧ｆｒの条件を満足させる必要があるので、このときの可変発振器の初期の発振周波数は、予めｆｒの値より高い周波数（後述する最大周波数）に設定している。このようにして動作を開始すると、共振回路には共振電流が流れ始めるので、この共振電流をカレントトランスＣＴを介して検出する。この検出された共振電流の零位相情報がＰＬＬ回路ＰＬＬの一方の入力線ｘ１に印加されると、ＰＬＬ回路は、可変発振器の発振周波数を共振周波数ｆｒに合わせて変化させ、駆動周波数ｆｓｗは共振周波数ｆｒに等しくなる。また、ＰＬＬ回路の機能により、周波数だけでなく、位相も等しくなる。しかしながら、これらの２つの周波数が等しく、位相も等しくなると、パワーＭＯＳＦＥＴ Ｑ１とＱ２のボディーダイオードＤ１、Ｄ２と出力容量（図示せず）の影響を受け、確実なソフトスイッチング動作が難しくなる。このため、確実なスイッチング動作の実現のためには、この２つの周波数の位相関係を、図２の動作波形のようにする必要がある。
【００１８】
図２は、本発明の第１の実施例による主スイッチング素子駆動波形と共振電流の位相関係を示す波形図である。即ち、カレントトランスＣＴの共振電流波形の零位相に対してパワーＭＯＳＦＥＴ Ｑ１（主スイッチ）の駆動波形の位相をｔｄだけ進めている。これの実現のため、ＰＬＬ回路ＰＬＬの出力線ｙからもう一方の入力線ｘ２への帰還ループにディレー要素ＤＬＹを設けている。これにより、主スイッチング素子駆動波形は、共振電流波形に対してｔｄだけ進み、確実なソフトスイッチング動作に必要な位相関係を実現している。
【００１９】
図３は、図１の実施例に用いるＰＬＬ回路回りの具体的な回路例である。図３では、ＰＬＬ回路にはモトローラ社のＭＣ１４０４６Ｂを用いている。可変発振器の最小発振周波数ｆｍｉｎは抵抗Ｒ２とタイミングキャパシタＣｆで決り、可変発振器の可変周波数範囲（ｆｍａｘ〜ｆｍｉｎ）は抵抗Ｒ１とタイミングキャパシタＣｆで決定される。ループフィルタは、抵抗Ｒ３とコンデンサＣ１で構成される。前述したように、電源起動時（無信号時）は、ＰＬＬ回路の可変発振器の発振周波数は、その最大周波数ｆｍａｘから発振開始するようにした。このため、起動時には、電源端子ＳＰＳで受電した電圧とＭＯＳトランジスタＱ９と抵抗Ｒ４とコンデンサＣ３から成る回路を用い、ループフィルタの出力（可変発振器の制御入力）を強制的に電源電圧に設定した。次に、ディレー要素ＤＬＹは、２つのインバータＩＮＶ１、ＩＮＶ２と抵抗Ｒ６とコンデンサＣ４で構成し、ディレー時間ｔｄは、抵抗Ｒ６とコンデンサＣ４の時定数とインバータＩＮＶ２のロジックスレッシュホールド電圧で設定している。また、共振回路の正、負の共振電流は、カレントトランスＣＴを介してカレントトランスＣＴの２次側に伝達され、その共振電流は抵抗Ｒ５を介して正、負の電圧に変換される。この変換電圧は、レベル変換用のコンデンサＣ２を介してＰＬＬ回路に入力される。
【００２０】
この実施例では、共振周波数ｆｒとＰＬＬ回路内部の可変発振器の発振周波数ｆｓｗを同じ周波数で設計しているが、共振周波数ｆｒに対してＭ倍の周波数でＰＬＬ回路内部の可変発振器の発振周波数を発振させて用いることも可能である。この場合は、ＰＬＬ回路の出力からＭ分の１の分周回路を介してディレー要素に帰還するループを構成し、ドライバＤＲＶへの駆動信号は、分周回路とディレー要素の中点から取出すようにすると、これまでと同様のＰＬＬ動作が達成できる。
【００２１】
以上述べたように、確実なソフトスイッチング動作の達成は、パワーＭＯＳＦＥＴ Ｑ１とＱ２のスイッチング損失の低減につながり、効率向上が図れる。更に、共振回路部品のばらつきに対しては、使用する部品定数で決まる共振周波数ｆｒにＰＬＬ回路を用いてパワーＭＯＳＦＥＴ Ｑ１とＱ２の駆動周波数ｆｓｗを追尾させるので、製造上の調整が自由で、設計及び調整コストを低減できる。
【００２２】
次に、トランスＴ１の２次側回路で、直流出力電圧を得るための動作を説明する。図１に戻って、２次巻線２１に発生した電圧は、可飽和リアクトルＬｓ１、ダイオードＤ３を介してインダクタＬとコンデンサＣｏから成る平滑フィルタにエネルギーに印加される。同様に、２次巻線２２に発生した電圧は、可飽和リアクトルＬｓ２、ダイオードＤ４を介して前記平滑フィルタに印加される。これらの可飽和リアクトルＬｓ１、Ｌｓ２は、古くから良く知られた磁気増幅器として動作するが、磁気回路によるＰＷＭ（ Pulse Width Modulation ）制御と考えることができる。つまり、可飽和リアクトルＬｓ１あるいはＬｓ２がリセット期間及び不飽和期間にあるときは、ＰＷＭパルスのオフ期間と考えることができ、他方、飽和期間になると、ＰＷＭパルスのオン期間に相当し、ダイオードＤ３あるいはＤ４が導通する。また、可飽和リアクトルＬｓ１あるいはＬｓ２が不飽和期間やリセット期間にあるときは、ＰＷＭパルスのオフ期間と同様に、平滑フィルタ及び図示しない負荷のエネルギーはダイオードＤ７を介して還流する。このようにして、最終的に出力端子ＶＨＩ、ＶＬＯ間に出力電圧Ｖｏが得られる。
【００２３】
図４は、本発明の第２の実施例による共振型コンバータの回路構成図であり、図１の共振型コンバータにマグアンプ制御回路を追加した回路図である。図４で、図１と異なる点は、可飽和リアクトルＬｓ１とＬｓ２の制御のために、リセット用のダイオードＤ５、Ｄ６とマグアンプ制御回路ＭＡＧと基準電圧Ｖｒｅｆを追加したことである。この追加回路の動作は、出力電圧と基準電圧Ｖｒｅｆを比較し、出力電圧が基準電圧Ｖｒｅｆに等しくなるように、マグアンプ制御回路ＭＡＧの負帰還制御を行うものである。出力電圧が基準電圧Ｖｒｅｆより高い（低い）場合、この出力電圧をマグアンプ制御回路ＭＡＧに帰還することによって、出力を低め（高め）て、所望の出力電圧を得ることができる。
【００２４】
図５は、図４の実施例に用いるマグアンプ制御回路の具体的な回路図である。マグアンプ制御回路ＭＡＧは、誤差増幅器ＥＡとダイオードＤ１０とバイポーラトランジスタＱ１０と２つの抵抗Ｒ７、８で構成されている。電源端子ＡＵＸには、高電位出力端子ＶＨＩの電圧、あるいは補助電源の出力電圧が供給される。図５において、入力線ａの電圧（出力電圧）が入力線ｂの電圧（基準電圧）より低ければ、その出力線ｃの信号により、バイポーラトランジスタＱ１０はカットオフの方向に働く。これにより、リセット電流は少なくなり、可飽和リアクトルは飽和期間を広げて、ダイオードＤ３あるいはＤ４を通過するパルス幅が広がる方向に制御される。また、逆に入力線ａの電圧（出力電圧）が、入力線ｂの電圧（基準電圧）より高ければ、バイポーラトランジスタＱ１０は導通を深める方向に働く。したがって、リセット電流は大きくなり、可飽和リアクトルはリセット期間（不飽和期間も含める）を広げて、ダイオードＤ３あるいはＤ４を通過するパルス幅が狭くなる方向に制御される。
【００２５】
図６は、本発明の第３の実施例による共振型コンバータの回路構成図を示す。図６において、図４の実施例と異なる点は、ダイオードＤ３、Ｄ４に代えてパワーＭＯＳＦＥＴ Ｑ３、Ｑ４を用いたことにある。これにより、パワーＭＯＳＦＥＴの低いオン抵抗を利用できるので、ダイオードに比べて損失を低減でき、効率向上を図ることができる。図６のダイオードＤ３１、Ｄ４１は、パワーＭＯＳＦＥＴ Ｑ３、Ｑ４のボディーダイオードである。パワーＭＯＳＦＥＴ Ｑ３、Ｑ４は、それぞれゲート駆動回路ＧＤ１、ＧＤ２によって駆動される。
【００２６】
図７は、図６の実施例に用いるパワーＭＯＳＦＥＴのゲート駆動回路の具体的な一実施例図である。図７では、可飽和リアクトルＬｓ１あるいはＬｓ２とトランスとの接続端から取出した信号を入力として、コンデンサＣ５と二つの抵抗Ｒ９、Ｒ１０から成るレベルシフト回路、バッファ回路ＢＵ１を介してトランスＴ２を駆動している。そして、トランスＴ２の２次巻線に発生した電圧で、パワーＭＯＳＦＥＴ Ｑ３あるいはＱ４のゲートを駆動するようにしている。
【００２７】
図８は、本発明の第４の実施例による共振型コンバータの回路構成図である。図８では、図６と同じく、図４のダイオードＤ３、Ｄ４をパワーＭＯＳＦＥＴ Ｑ３、Ｑ４に代えたほか、図６のダイオードＤ７もパワーＭＯＳＦＥＴ Ｑ７に置き換えている。これにより、ダイオードＤ７による順方向損失を低減できるので、更なる効率向上を図ることができる。ここで使用するパワーＭＯＳＦＥＴ Ｑ３、Ｑ４、Ｑ７のゲート駆動には、ゲート駆動回路ＧＤ３、ＧＤ４とオア回路ＯＲを用いている。
【００２８】
図９は、図８の実施例に用いるパワーＭＯＳＦＥＴのゲート駆動回路の具体的実施例図である。図９において、図７の実施例と異なる点は、まず、図７のバッファ回路ＢＵ１をインバータＩＮＶ３、ＩＮＶ４に代え、これらの中間接続点を図８のオア回路ＯＲに出力するようにしたことである。次に、ゲート駆動回路ＧＤ３あるいはＧＤ４への入力線ｋをダイオードＤ５、Ｄ６のカソードから取込んでいる。これにより、パワーＭＯＳＦＥＴ Ｑ３、Ｑ４は、可飽和リアクトルの飽和期間にオンし、パワーＭＯＳＦＥＴ Ｑ７はパワーＭＯＳＦＥＴ Ｑ３、Ｑ４のオフ期間にオンするようにしている。
【００２９】
図１０は、本発明の第５の実施例による共振型コンバータの回路構成図である。図１０においては、図４の実施例のダイオードＤ３、Ｄ４はそのままとしつつ、ダイオードＤ７をパワーＭＯＳＦＥＴに代えた例である。この構成は、出力電圧が、例えば５Ｖ〜１２Ｖなど、比較的高く、整流ダイオードの順方向損失があまり問題にならない場合に、部品コストの軽減や損失低減を図ることができる。すなわち、無負荷時のインダクタＬの電流を連続モードにでき、出力電圧の跳ね上がりを生じることがなく、還流ダイオードを用いた場合の不連続モードでの無負荷時の出力電圧上昇を抑えるダミー負荷が不要となる。なお、この効果は、先に説明した実施例でも、還流ダイオードをパワーＭＯＳＦＥＴに代えた例については同様の効果が得られる。
【００３０】
図１１は、本発明の第６の実施例による共振型コンバータの回路構成図であり、トランス２次側に同期整流方式のＰＷＭ制御回路を適用した回路例図である。したがって、トランス２次側に可飽和リアクトルは使用しない。これまでの実施例で示したトランス２次巻線からの電圧を通過させるパワーＭＯＳＦＥＴ Ｑ３あるいはＱ４に代えて、２つのパワーＭＯＳＦＥＴ Ｑ３１と３２、あるいはＱ４１とＱ４２を用いている。これら２つのパワーＭＯＳＦＥＴのソース電極同士をそれぞれ共通接続した構成で使用することにより同期整流機能を実現している。このため、これらのパワーＭＯＳＦＥＴは、ＰＷＭ制御回路ＰＷＭとゲート駆動回路ＧＤ１、ＧＤ２と基準電圧Ｖｒｅｆにより制御される。
【００３１】
図１２は、図１１の実施例に用いるＰＷＭ制御回路の具体的回路図である。ＰＷＭ制御回路ＰＷＭは、誤差増幅器ＥＡと、電圧／電流変換回路ＶＩと、ワンショットマルチバイブレータＯＳＭ１あるいはＯＳＭ２で構成されている。ワンショットマルチバイブレータの起動タイミングを、トランスＴ１の２次巻線２１の黒点の付いている極性の方から取出している。この取出した信号は、コンデンサＣ７と２つの抵抗Ｒ１３、１４から成るレベルシフト回路を介して信号線ｄに入力される。基準電圧と出力電圧の誤差電圧は誤差増幅器ＥＡで増幅され、その増幅された電圧は電圧／電流変換回路ＶＩで電流に変換されて、この電流によってコンデンサＣＴ１あるいはＣＴ２を充電する。これにより、この充電電圧とワンショットマルチバイブレータ内の動作しきい値との関係でＰＷＭのオンパルスが発生する。こうして発生したオンパルスは、信号線ｆ又はｇの信号として出力され、パワーＭＯＳＦＥＴ Ｑ３１、３２、Ｑ４１、Ｑ４２を駆動する。また、パワーＭＯＳＦＥＴ Ｑ７は、信号線ｆとｇの信号をオア回路ＯＲを通して、信号線ｅに出力した信号で駆動している。なお、図１１では、ワンショットマルチバイブレータの起動タイミングをトランスＴ１の２次巻線２１に黒点を付けた方から取出した例で述べた。しかし、ワンショットマルチバイブレータの起動タイミングはこの実施例に限定されるものではない。
【００３２】
本実施例では、容積の大きな可飽和リアクトルとその関連部品が省略できるほか、これまでと同様に効率向上が図れる効果がある。
【００３３】
また、同期整流回路の構成は、図１１の回路に限定されるものではなく、カレントダブラー回路等の同期整流方式を用いても同様の効果が得られる。
【００３４】
図１３は、本発明の第７の実施例による共振型コンバータの回路構成図であり、共振型コンバータを多出力対応の絶縁電源に適用した例である。１次側はＰＬＬ制御を用いた２石共振回路、２次側はセンタータップ付の個別マグアンプ制御回路である。１次／２次側でそれぞれ回路動作が独立しているので、回路設計が容易である。また、２次側回路間での制御の干渉も少なく、多出力にしてもこれまで述べた効果のほかに、電源の１次／２次間の絶縁個所が少なくできる効果がある。さらに、多出力対応は、２次側のグランド電位の取り方により正／負の出力電圧の組合せが容易である。図１３においては、トランスの２次側に可飽和リアクトルを用いた例であるが、図１１のように可飽和リアクトルを使用しないセンタータップ付の個別同期整流方式のＰＷＭ制御回路を採用しても同様に実現可能である。
【００３５】
図１４は、本発明の第８の実施例による共振型コンバータの回路構成図であり、トランスを分割した例である。この図では３分割トランスの例で示した。トランスＴ１１，Ｔ１２，Ｔ１３の一次巻線１１，１２，１３は同じ巻数とし、かつトランスの漏れインダクタンス（図示せず）の存在のため、それぞれのトランスがバランスすることを期待している。トランスの分割による効果は、１つのトランスを使用する場合に比べて、容積の小さなトランスを使用できるので、小形、薄型の電源を構成し易いことである。
【００３６】
図１５は、本発明の第９の実施例による共振型コンバータの回路構成図であり、駆動周波数ｆｓｗを、共振周波数ｆｒのＮ分の１にした具体的回路図である。共振周波数ｆｒに対してパワーＭＯＳＦＥＴの駆動周波数ｆｓｗをＮ分の１にしてパワーＭＯＳＦＥＴを駆動した実施例である。図１の実施例と異なる点は、カレントトランスＣＴからのＰＬＬ回路ＰＬＬへの帰還路にＮ分の１の分周器ＤＩＶを挿入したことである。ここで、次に述べるように、Ｎは、１，３，５…の奇数でなければならない。
【００３７】
図１６は、図１５の実施例による主スイッチング素子駆動波形と共振電流との間の、周波数と位相の関係を示す波形図である。これは、Ｎ＝３の場合の動作波形を示している。Ｎを奇数に選ぶ理由を述べる。まず、Ｎ＝１のときは、図２に示したように、主スイッチング素子の駆動波形がオンになるタイミングは、共振電流の正弦波が−から＋に移る直前である。また、主スイッチング素子の駆動波形がオフになるタイミングは、共振電流の正弦波が＋から−に移る直前である。この関係を保ちながらＮを大きくすると、取りうるＮは、１，３，５…の奇数となる。
【００３８】
この実施例によれば、パワーＭＯＳＦＥＴの駆動周波数ｆｓｗが、共振周波数ｆｒのＮ（奇数）分の１になるため、パワーＭＯＳＦＥＴのボディーダイオードのリカバリー損失を低減できる等、スイッチング損失を軽減できる効果がある。
【００３９】
図１７は、本発明の第１０の実施例による共振型コンバータの回路構成図である。これまでの実施例では、負荷に対して共振コンデンサＣｒを直列に接続した直列共振型コンバータで説明したが、図１７は、負荷に対して共振コンデンサＣｒが並列に接続された並列共振型コンバータの実施例である。図中の符号は、図１と同様である。このような構成においても、これまで述べた効果は同様に得ることができる。また、図１７は、図1の実施例に対応しているが、これ以外のこれまで述べた実施例に対応した構成に対しても同様に適用可能である。
【００４０】
本発明は、主スイッチング素子として、パワーＭＯＳＦＥＴの代わりに、ＩＧＢＴを使用しても実現可能である。また、これまでパワーＭＯＳＦＥＴ Ｑ１には、ＮＭＯＳＦＥＴを使用して説明してきたが、ＮＭＯＳＦＥＴの代わりにＰＭＯＳＦＥＴを使用しても実現可能である。
【００４１】
以上では、トランス２次巻線はセンタータップのもので示したが、これに限定されるものではなく、例えば、半周期分の電力利用に限定して１巻線を用いる等、同様の効果を得ることができる。
【００４２】
本発明の共振型コンバータは、計算制御システムのプロセス入出力装置用の絶縁電源に適用できるほか、情報・通信機器、電子機器等の多出力絶縁電源として適用可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施例による共振型コンバータの回路構成図。
【図２】図１の実施例による主スイッチング素子駆動波形と共振電流の位相関係を示す波形図。
【図３】図１の実施例に用いるＰＬＬ回路回りの具体回路図。
【図４】本発明の第２の実施例による共振型コンバータの回路構成図であり、図１の共振型コンバータにマグアンプ制御回路を追加した回路図。
【図５】図４の実施例に用いるマグアンプ制御回路の具体的な回路図。
【図６】本発明の第３の実施例による共振型コンバータの回路構成図。
【図７】図６の実施例に用いるパワーＭＯＳＦＥＴのゲート駆動回路の具体的実施例図。
【図８】本発明の第４の実施例による共振型コンバータの回路構成図。
【図９】図８の実施例に用いるパワーＭＯＳＦＥＴのゲート駆動回路の具体的実施例図。
【図１０】本発明の第５の実施例による共振型コンバータの回路構成図。
【図１１】本発明の第６の実施例による共振型コンバータの回路構成図であり、トランス２次側に同期整流方式のＰＷＭ制御回路を適用した回路例図。
【図１２】図１１の実施例に用いるＰＷＭ制御回路の具体的回路図。
【図１３】本発明の第７の実施例による共振型コンバータの回路構成図であり、共振型コンバータを多出力対応の絶縁電源に適用した回路図。
【図１４】本発明の第８の実施例による共振型コンバータの回路構成図であり、トランスを分割した回路例図。
【図１５】本発明の第９の実施例による共振型コンバータの回路構成図であり、駆動周波数ｆｓｗを共振周波数ｆｒのＮ分の１にした具体的回路図。
【図１６】図１５の実施例による主スイッチング素子駆動波形と共振電流の周波数と位相の関係を示す波形図。
【図１７】本発明の第１０の実施例による共振型コンバータの回路構成図。
【符号の説明】
【００４４】
ＥＡ…誤差増幅器、ＭＡＧ…マグアンプ制御回路、ＰＷＭ…ＰＷＭ制御回路、Ｖｒｅｆ…基準電圧、ＤＲＶ…ドライバ、ＧＤ１〜４…ゲート駆動回路、Ｑ１〜４，Ｑ３１，Ｑ３２，Ｑ４１，Ｑ４２，Ｑ７…パワーＭＯＳＦＥＴ、Ｑ９…ＭＯＳトランジスタ、Ｑ１０…バイポーラトランジスタ、Ｌ，Ｌ１〜３，Ｄ１〜４，Ｄ３１，Ｄ３２，Ｄ４１，Ｄ４２，Ｄ７，Ｄ７１〜７３，Ｄ１０，Ｄ３ａ〜ｃ，Ｄ４ａ〜ｃ…ダイオード若しくはボディーダイオード、Ｌｒ…インダクタ、Ｃｏ，Ｃｏ１〜３，Ｃｆ，Ｃ１〜７，Ｃｒ，ＣＴ１，ＣＴ２…コンデンサ、Ｒ１〜１４…抵抗、ＶＩＮ…入力電圧給電端子、ＶＨＩ，ＶＨ１〜３…高電位出力端子、ＶＬＯ，ＶＬ１〜３…低電位出力端子、ＳＰＳ，ＡＵＸ…電源端子、ＰＬＬ…ＰＬＬ回路、ＤＬＹ…ディレー要素、Ｌｓ１〜６…可飽和リアクトル、ＩＮＶ１〜４…インバータ、ＯＲ…オア回路、ＣＴ…カレントトランス、Ｔ１，Ｔ２…トランス、ＶＩ…電圧／電流変換回路、ＯＳＭ１，ＯＳＭ２…ワンショットマルチバイブレータ。
【図１】
2005151608.tif 000003
【図２】
2005151608.tif 000004
【図３】
2005151608.tif 000005
【図４】
2005151608.tif 000006
【図５】
2005151608.tif 000007
【図６】
2005151608.tif 000008
【図７】
2005151608.tif 000009
【図８】
2005151608.tif 000010
【図９】
2005151608.tif 000011
【図１０】
2005151608.tif 000012
【図１１】
2005151608.tif 000013
【図１２】
2005151608.tif 000014
【図１３】
2005151608.tif 000015
【図１４】
2005151608.tif 000016
【図１５】
2005151608.tif 000017
【図１６】
2005151608.tif 000018
【図１７】
2005151608.tif 000019