(57)【要約】【課題】  低コストでかつ発振周波数の揺らぎが少ない電圧制御発振器を提供すること。【解決手段】  本発明は、入力される制御電圧に応じて発振周波数を変化させる電圧制御発振器１であって、並列共振回路と、並列共振回路に並列に接続された負性抵抗回路と、負性抵抗回路に並列に接続された第１のコンデンサ１０９と、第１のコンデンサ１０９の一端と負性抵抗回路との間に接続された第１の電流源１１０と、第１のコンデンサ１０９の他端と負性抵抗回路との間に接続された第２の電流源１１１とを備え、第１のコンデンサ１０９の容量値は、第１のコンデンサ１０９の両端において発振周波数の２倍の周波数の信号を抑圧する値に設定されており、第１および第２の電流源１１０，１１１は、それぞれ、バイポーラトランジスタによって構成されている。【選択図】  図１
2005236959.tif 000002
【特許請求の範囲】
【請求項１】
入力される制御電圧に応じて発振周波数を変化させる電圧制御発振器であって、
並列共振回路と、
前記並列共振回路に並列に接続された負性抵抗回路と、
前記負性抵抗回路に並列に接続された第１のコンデンサと、
前記第１のコンデンサの一端と前記負性抵抗回路との間に接続された第１の電流源と、
前記第１のコンデンサの他端と前記負性抵抗回路との間に接続された第２の電流源とを備え、
前記第１のコンデンサの容量値は、前記第１のコンデンサの両端において発振周波数の２倍の周波数の信号を抑圧する値とし、
前記第１および第２の電流源は、それぞれ、バイポーラトランジスタによって構成されている、電圧制御発振器。
【請求項２】
前記負性抵抗回路は、
電界効果トランジスタからなる第１の発振トランジスタと、
電界効果トランジスタからなる第２の発振トランジスタとを含み、
前記第１および第２の発振トランジスタのドレイン間に前記並列共振回路が接続されており、
前記第１および第２の発振トランジスタのソース間に前記第１のコンデンサが接続されており、
前記第１の発振トランジスタのゲートと前記第２の発振トランジスタのドレインとが接続されており、
前記第２の発振トランジスタのゲートと前記第１の発振トランジスタのドレインとが接続されており、
前記第１の電流源のバイポーラトランジスタのコレクタは、前記第１のコンデンサと前記第１の発振トランジスタのソースとの間に接続されており、
前記第２の電流源のバイポーラトランジスタのコレクタは、前記第１のコンデンサと前記第２の発振トランジスタのソースとの間に接続されている、請求項１に記載の電圧制御発振器。
【請求項３】
さらに、前記第１の電流源のバイポーラトランジスタのコレクタと前記第１のコンデンサとの間に接続された第１のインピーダンス素子と、
前記第２の電流源のバイポーラトランジスタのコレクタと前記第１のコンデンサとの間に接続された第２のインピーダンス素子とを備え、
前記第１および第２のインピーダンス素子は、それぞれ、前記第１のコンデンサの両端において発振周波数の２倍の周波数の信号を抑圧するインピーダンスを有する、請求項２に記載の電圧制御発振器。
【請求項４】
前記第１および第２のインピーダンス素子は、インダクタである、請求項３に記載の電圧制御発振器。
【請求項５】
前記第１および第２のインピーダンス素子は、インダクタとコンデンサとからなるＬＣ並列共振回路であり、
前記ＬＣ並列共振回路の共振周波数は、発振周波数の２倍の周波数である、請求項３に記載の電圧制御発振器。
【請求項６】
さらに、前記第１の電流源のバイポーラトランジスタのエミッタとグラウンドとの間に接続された第１のインピーダンス素子と、
前記第２の電流源のバイポーラトランジスタのエミッタとグラウンドとの間に接続された第２のインピーダンス素子とを備え、
前記第１および第２のインピーダンス素子は、それぞれ、前記第１のコンデンサの両端において発振周波数の２倍の周波数の信号を抑圧するインピーダンスを有する、請求項２に記載の電圧制御発振器。
【請求項７】
前記第１および第２のインピーダンス素子は、インダクタである、請求項６に記載の電圧制御発振器。
【請求項８】
前記インダクタは、ボンディングワイヤである、請求項７に記載の電圧制御発振器。
【請求項９】
前記第１および第２のインピーダンス素子は、インダクタとコンデンサとからなるＬＣ並列共振回路であり、
前記ＬＣ並列共振回路の共振周波数は、発振周波数の２倍の周波数である、請求項６に記載の電圧制御発振器。
【請求項１０】
前記第１の電流源のバイポーラトランジスタのベースと前記第２の電流源のバイポーラトランジスタのベースとの間に一端が接続され、他端が接地された第２のコンデンサをさらに備える、請求項２に記載の電圧制御発振器。
【請求項１１】
前記第１および第２の電流源を構成するバイポーラトランジスタは、ｎ型半導体からなるコレクタ、ｐ型半導体からなるベース、およびｎ型半導体からなるエミッタを有し、
前記コレクタは、前記エミッタの内部に形成されている、請求項１に記載の電圧制御発振器。
【請求項１２】
前記第１および第２の発振トランジスタは、ソース電極の周囲をドレイン電極が取り囲んでいる電界効果トランジスタである、請求項２に記載の電圧制御発振器。
【請求項１３】
局部発振信号を出力するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路であって、
制御信号に応じて発振周波数を変化させて、前記局部発振信号を出力する電圧制御発振器と、
前記電圧制御発振器が出力する前記局部発振信号を帰還させる帰還部と、
入力される基準信号と前記帰還部から出力される帰還信号との位相差に応じて前記制御信号を生成する位相比較器と、
前記位相比較器が生成した前記制御信号の低域成分を抽出して、前記電圧制御発振器に入力するループフィルタとを備え、
前記電圧制御発振器は、
並列共振回路と、
前記並列共振回路に並列に接続された負性抵抗回路と、
前記負性抵抗回路に並列に接続された第１のコンデンサと、
前記第１のコンデンサの一端と前記負性抵抗回路との間に接続された第１の電流源と、
前記第１のコンデンサの他端と前記負性抵抗回路との間に接続された第２の電流源とを含み、
前記第１のコンデンサの容量値は、前記第１のコンデンサの両端において発振周波数の２倍の周波数の信号を抑圧する値とし、
前記第１および第２の電流源は、それぞれ、バイポーラトランジスタによって構成されている、ＰＬＬ回路。
【請求項１４】
無線信号を送受信する無線通信機器であって、
局部発振信号を出力するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路と、
前記ＰＬＬ回路から出力される前記局部発振信号を用いて、前記無線信号を送受信する送受信回路とを備え、
前記ＰＬＬ回路は、
制御信号に応じて発振周波数を変化させて、前記局部発振信号を出力する電圧制御発振器と、
前記電圧制御発振器が出力する前記局部発振信号を帰還させる帰還部と、
入力される基準信号と前記帰還部から出力される帰還信号との位相差に応じて前記制御信号を生成する位相比較器と、
前記位相比較器が生成した前記制御信号の低域成分を抽出して、前記電圧制御発振器に入力するループフィルタとを含み、
前記電圧制御発振器は、
並列共振回路と、
前記並列共振回路に並列に接続された負性抵抗回路と、
前記負性抵抗回路に並列に接続された第１のコンデンサと、
前記第１のコンデンサの一端と前記負性抵抗回路との間に接続された第１の電流源と、
前記第１のコンデンサの他端と前記負性抵抗回路との間に接続された第２の電流源とを有し、
前記第１のコンデンサの容量値は、前記第１のコンデンサの両端において発振周波数の２倍の周波数の信号を抑圧する値とし、
前記第１および第２の電流源は、それぞれ、バイポーラトランジスタによって構成されている、無線通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信機器およびＰＬＬ回路で用いられる電圧制御発振器に関し、より特定的には、位相雑音を抑圧することができる電圧制御発振器に関する。
【背景技術】
【０００２】
電圧制御発振器は、無線通信機器の局部発振信号を発生させる手段として広く使用されている。図１９は、従来の電圧制御発振器９００の構成を示す回路図である。図１９において、電圧制御発振器は、電源端子９１０と、インダクタ９１１，９１２と、可変容量素子９１３，９１４と、発振トランジスタ９１５，９１６と、周波数制御端子９１７と、電流源トランジスタ９３０とを備える。なお、図１９において、バイアス回路等は省略されている。
【０００３】
図１９において、インダクタ９１１，９１２と可変容量素子９１３，９１４とによって、並列共振回路が構成される。可変容量素子の容量値はその両端の電位差によって決まるので、周波数制御端子９１７に加える制御電圧を制御することによって、可変容量素子９１３，９１４の容量値が制御される。
【０００４】
電圧制御発振器９００は並列共振回路の共振周波数近傍で発振する。したがって、制御電圧を制御することで、電圧制御発振器９００の発振周波数を所望の周波数に設定することができる。発振トランジスタ９１５，９１６は、負性抵抗を発生して共振回路の寄生抵抗成分による損失をキャンセルし、発振条件を満足させる。
【０００５】
図２０Ａは、図１９に示す従来の電圧制御発振器９００における共振回路の両端Ｏ１，Ｏ２での電圧の時間変化を模式的に示す図である。図２０Ａにおいて、実線は、端子Ｏ１での電圧の時間変化を模式的に示す。点線は、端子Ｏ２での電圧の時間変化を模式的に示す。図２０Ａに示すように、共振回路の両端Ｏ１，Ｏ２それぞれでの電圧の時間変化は、正弦波となる。
【０００６】
図２０Ｂは、図１９に示す従来の電圧制御発振器９００における発振トランジスタ９１５，９１６のソース端子Ｐ０における電圧の時間変化を模式的に示す図である。発振トランジスタ９１５のドレイン端子における基本波と、発振トランジスタ９１６のドレイン端子における基本波とは、等振幅逆位相となっている。したがって、ソース端子Ｐ０では、基本波および奇数次高調波が打ち消し合い、偶数次高調波のみが合成される。偶数次高調波の内、２次の高調波のパワーが最も大きいので、図２０Ｂに示すように、ソース端子Ｐ０では、発振周波数をｆｏとした場合、発振周波数の２倍の周波数２ｆｏで電圧が時間変化する。
【０００７】
一般に、発振トランジスタ９１５，９１６および電流源トランジスタ９３０で発生する１／ｆノイズは、ソース端子Ｐ０での周波数２ｆｏによる電圧変動との相互作用によって、発振周波数の近傍の周波数に変換されることが知られている。したがって、発振周波数の近傍に変換された１／ｆノイズは、発振信号に重畳され、位相雑音となる。
【０００８】
図２１は、図１９に示す従来の電圧制御発振器９００の位相雑音特性を示す図である。図２１において、横軸は発振周波数からのオフセット周波数を示し、縦軸は位相雑音の大きさを示す。
【０００９】
図２１に示すように、位相雑音特性は、９ｄＢ／Ｏｃｔの傾斜を示す領域Ａと、６ｄＢ／Ｏｃｔの傾斜を有する領域Ｂとの２つに分けることができる。０Ｈｚ〜約５０ｋＨｚまでが領域Ａである。約５０ｋＨｚ以上が領域Ｂである。領域Ｂにおける位相雑音は、主には、熱雑音による位相雑音である。
【００１０】
領域Ａにおける位相雑音は、上述のように、発振トランジスタ９１５，９１６や電流源トランジスタ９３０で発生する１／ｆノイズが発振周波数近傍に変換されて発振信号に重畳することによる位相雑音である。発振トランジスタや電流源トランジスタで用いられるトランジスタは、一般に、電界効果トランジスタである。電界効果トランジスタは、１／ｆノイズが大きい。そのため、従来の電圧制御発振器では、領域Ａにおける位相雑音の発生が大きな問題となっていた。
【００１１】
この問題を解決する方法として、非特許文献１に開示されているような電圧制御発振器が提案されている。図２２は、非特許文献１に開示されている従来の電圧制御発振器９９０の構成を示す回路図である。
【００１２】
図２２において、電圧制御発振器９９０は、電源端子９１０と、インダクタ９１１，９１２と、可変容量素子９１３，９１４と、発振トランジスタ９１５，９１６と、周波数制御端子９１７と、インダクタ９１８，９１９と、カップリングコンデンサ９２０と、抵抗９２１，９２２と、スイッチ９２３と、バイアスコンデンサ９２４とを備える。図２２において図１９と同様の部分については、同一の参照符号付す。
【００１３】
図２２において、抵抗９２１，９２２とスイッチ９２３とからなる回路は、図１９に示す従来の電圧制御発振器９００における電流源トランジスタ９３０に置き換わる回路である。スイッチ９２３のオンオフを調整することによって、抵抗９２１，９２２の製造ばらつきによる抵抗値のばらつきを調整し、電圧制御発振器９９０における電流値を所望の値に設定することができる。このように、電流源トランジスタを抵抗９２１，９２２とスイッチ９２３とからなる回路に置き換えることによって、電流源トランジスタ９３０で生じていた１／ｆノイズを抑圧することができる。なお、バイアスコンデンサ９２４は、抵抗９２１，９２２で発生する雑音を除去するためのものである。
【００１４】
カップリングコンデンサ９２０とインダクタ９１８，９１９とからなる回路は、発振トランジスタ９１５，９１６で発生する１／ｆノイズの影響を抑圧するための回路である。インダクタ９１８，９１９は、発振周波数ｆｏに対して十分大きなインピーダンスを有している。カップリングコンデンサ９２０は、発振条件を満たす範囲で１／ｆノイズに対して高インピーダンスとなるような容量値を有する。このようなインピーダンスおよび容量値を有することによって、後述の図２３Ｂ、２３Ｃに示すような電圧の時間変化を得ることができる。
【００１５】
図２３Ａは、図２２に示す従来の電圧制御発振器９９０における共振回路の両端Ｏ１，Ｏ２の電圧の時間変化を模式的に示す図である。図２３Ａにおいて、実線は、端子Ｏ１での電圧の時間変化を模式的に示す。点線は、端子Ｏ２での電圧の時間変化を模式的に示す。図２３Ａに示すように、共振回路の両端Ｏ１，Ｏ２それぞれでの電圧の時間変化は、正弦波となる。
【００１６】
図２３Ｂは、図２２に示す従来の電圧制御発振器９９０における発振トランジスタ９１５のソース端子Ｐ１における電圧の時間変化を模式的に示す図である。図２３Ｃは、図２２に示す従来の電圧制御発振器９９０における発振トランジスタ９１６のソース端子Ｐ２における電圧の時間変化を模式的に示す図である。
【００１７】
図２２の回路において、インダクタ９１８，９１９は発振周波数ｆｏに対して十分大きなインピーダンスを有している。このときカップリングコンデンサ９２０の容量値を適当な値（発振条件を満たす範囲で１／ｆノイズに対して高インピーダンスとなるような値）に選択すると、端子Ｐ１、Ｐ２は図２３Ｂ、２３Ｃに示す様に、２ｆｏ成分は抑圧されるようにすることができる。
【００１８】
２ｆｏ成分を抑圧することによって、１／ｆノイズと２ｆｏ成分との相互作用によって１／ｆノイズが発振周波数近傍に変換されるのを緩和することができるので、発振周波数近傍の位相雑音を抑圧することができる。
【００１９】
図２４は、図２２に示す電圧制御発振器９９０の位相雑音を示す図である。図２４に示すように、図２２に示す電圧制御発振器９９０では、発振周波数近傍での位相雑音が抑圧されていることがわかる。たとえば、非特許文献１では、領域Ａにおける位相雑音が２０ｄＢ程度低減されたことが記載されている。
【非特許文献１】アリー  イスマイル、アサド  エイ  アビディ（Ａｌｙ  Ｉｓｍａｉｌ、Ａｓａｄ  Ａ．  Ａｂｉｄｉ）著、「シーモス  ディファレンシャル  エルシー  オシロレーター  ウィズ  サプレッシャー  アップコンバーティッド  フリッカー  ノイズ（ＣＭＯＳ  Ｄｉｆｆｅｒｅｎｔｉａｌ  ＬＣ  Ｏｓｃｉｌｌａｔｏｒ  ｗｉｔｈ  Ｓｕｐｐｒｅｓｓｅｄ  Ｕｐ−Ｃｏｎｖｅｒｔｅｄ  Ｆｌｉｃｋｅｒ  Ｎｏｉｓｅ）」、２００３  アイイーイーイー  インターナショナル  ソリッド  ステイツ  サーキット  カンファレンス（２００３  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ）、ｐｐ．９８−９９
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかし、上記従来の構成では、発振周波数に対して大きなインピーダンス（たとえば、非特許文献１では、２３ｎＨ）を有する二つのインダクタが必要となる。これらのインダクタは、半導体集積回路ではスパイラルインダクタを用いて実現されるが、占有面積が大きい。したがって、電圧制御発振器のチップサイズが増大化し、コストアップにつながるという問題がある。
【００２１】
さらに、従来の構成では、電流源トランジスタの代わりに抵抗を用いているため、たとえば、送信回路が動作したようなときに電源電圧が変動した場合、電流値が振られ、発振周波数が揺らぐという問題もあった。
【００２２】
それゆえ、本発明の目的は、低コストでかつ発振周波数の揺らぎが少ない電圧制御発振器を提供することである。
【課題を解決するための手段】
【００２３】
上記課題を解決するために、本発明は、以下のような特徴を有する。本発明は、入力される制御電圧に応じて発振周波数を変化させる電圧制御発振器であって、並列共振回路と、並列共振回路に並列に接続された負性抵抗回路と、負性抵抗回路に並列に接続された第１のコンデンサと、第１のコンデンサの一端と負性抵抗回路との間に接続された第１の電流源と、第１のコンデンサの他端と負性抵抗回路との間に接続された第２の電流源とを備える。第１のコンデンサの容量値は、第１のコンデンサの両端において発振周波数の２倍の周波数の信号を抑圧する値とする。第１および第２の電流源は、それぞれ、バイポーラトランジスタによって構成されている。
【００２４】
これにより、発振周波数の２倍の周波数の信号を抑圧することができるので、２次高調波と１／ｆノイズとの相互作用によって、１／ｆノイズが発振周波数近傍に変換されるのを防止することができ、位相雑音を低減することができる。さらに、電流源を用いて第１のコンデンサの両端からグラウンド側をみたインピーダンスを高くしているので、従来のようにインダクタを用いるのと比べ、回路を小型化することができ、ＩＣの取れ数を増やすことができるので、低コストの電圧制御発振器を提供することが可能となる。また、電流源をバイポーラトランジスタで構成するので、抵抗を用いて電流源を構成する従来技術と比較して電流値が安定し、発振周波数の揺らぎが少ない電圧制御発振器を提供することが可能となる。
【００２５】
たとえば、負性抵抗回路は、電界効果トランジスタからなる第１の発振トランジスタと、電界効果トランジスタからなる第２の発振トランジスタとを含む。第１および第２の発振トランジスタのドレイン間に並列共振回路が接続されている。第１および第２の発振トランジスタのソース間に第１のコンデンサが接続されている。第１の発振トランジスタのゲートと第２の発振トランジスタのドレインとが接続されている。第２の発振トランジスタのゲートと第１の発振トランジスタのドレインとが接続されている。第１の電流源のバイポーラトランジスタのコレクタは、第１のコンデンサと第１の発振トランジスタのソースとの間に接続されている。第２の電流源のバイポーラトランジスタのコレクタは、第１のコンデンサと第２の発振トランジスタのソースとの間に接続されている。
【００２６】
好ましくは、さらに、第１の電流源のバイポーラトランジスタのコレクタと第１のコンデンサとの間に接続された第１のインピーダンス素子と、第２の電流源のバイポーラトランジスタのコレクタと第１のコンデンサとの間に接続された第２のインピーダンス素子とを備える。第１および第２のインピーダンス素子は、それぞれ、第１のコンデンサの両端において発振周波数の２倍の周波数の信号を抑圧するインピーダンスを有する。
【００２７】
これにより、発振周波数が高い場合にも、２次高調波と１／ｆノイズとの相互作用によって、１／ｆノイズが発振周波数近傍に変換されるのを防止することができる。したがって、位相雑音を低減することができる高周波発振器を提供することができる。
【００２８】
たとえば、第１および第２のインピーダンス素子は、インダクタである。
【００２９】
また、たとえば、第１および第２のインピーダンス素子は、インダクタとコンデンサとからなるＬＣ並列共振回路である。ＬＣ並列共振回路の共振周波数は、発振周波数の２倍の周波数である。
【００３０】
これにより、インダクタをより小さくすることができる。
【００３１】
好ましくは、さらに、第１の電流源のバイポーラトランジスタのエミッタとグラウンドとの間に接続された第１のインピーダンス素子と、第２の電流源のバイポーラトランジスタのエミッタとグラウンドとの間に接続された第２のインピーダンス素子とを備える。第１および第２のインピーダンス素子は、それぞれ、第１のコンデンサの両端において発振周波数の２倍の周波数の信号を抑圧するインピーダンスを有する。
【００３２】
たとえば、第１および第２のインピーダンス素子は、インダクタである。
【００３３】
好ましくは、インダクタは、ボンディングワイヤである。
【００３４】
たとえば、第１および第２のインピーダンス素子は、インダクタとコンデンサとからなるＬＣ並列共振回路である。ＬＣ並列共振回路の共振周波数は、発振周波数の２倍の周波数である。第１および第２のインピーダンス素子をＬＣ並列共振回路にすることによって、インダクタをより小さくすることができる。
【００３５】
好ましくは、第１の電流源のバイポーラトランジスタのベースと第２の電流源のバイポーラトランジスタのベースとの間に一端が接続され、他端が接地された第２のコンデンサをさらに備える。
【００３６】
これにより、熱雑音をショートさせることができるので、より雑音特性の良い電圧制御発振器が提供されることとなる。
【００３７】
好ましくは、第１および第２の電流源を構成するバイポーラトランジスタは、ｎ型半導体からなるコレクタ、ｐ型半導体からなるベース、およびｎ型半導体からなるエミッタを有する。当該コレクタは、エミッタの内部に形成されている。
【００３８】
これにより、コレクタとｐ型基板との間の寄生容量が小さくなるので、高い発振周波数においても、電流源トランジスタ側が所望通りの高インピーダンスとなることとなる。
【００３９】
好ましくは、第１および第２の発振トランジスタは、ソース電極の周囲をドレイン電極が取り囲んでいる電界効果トランジスタである。
【００４０】
これにより、ソースとｐ型基板との間の寄生容量が小さくなり、高い発振周波数においても、所望通りの負性抵抗が発生することとなる。
【００４１】
また、本発明は、局部発振信号を出力するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路であって、制御信号に応じて発振周波数を変化させて、局部発振信号を出力する電圧制御発振器と、電圧制御発振器が出力する局部発振信号を帰還させる帰還部と、入力される基準信号と帰還部から出力される帰還信号との位相差に応じて制御信号を生成する位相比較器と、位相比較器が生成した制御信号の低域成分を抽出して、電圧制御発振器に入力するループフィルタとを備える。電圧制御発振器は、並列共振回路と、並列共振回路に並列に接続された負性抵抗回路と、負性抵抗回路に並列に接続された第１のコンデンサと、第１のコンデンサの一端と負性抵抗回路との間に接続された第１の電流源と、第１のコンデンサの他端と負性抵抗回路との間に接続された第２の電流源とを含む。第１のコンデンサの容量値は、第１のコンデンサの両端において発振周波数の２倍の周波数の信号を抑圧する値とする。第１および第２の電流源は、それぞれ、バイポーラトランジスタによって構成されている。
【００４２】
これにより、安定した発振周波数の局部発振信号を出力するＰＬＬ回路が提供されることとなる。
【００４３】
また、本発明は、無線信号を送受信する無線通信機器であって、局部発振信号を出力するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路と、ＰＬＬ回路から出力される局部発振信号を用いて、無線信号を送受信する送受信回路とを備える。ＰＬＬ回路は、制御信号に応じて発振周波数を変化させて、局部発振信号を出力する電圧制御発振器と、電圧制御発振器が出力する局部発振信号を帰還させる帰還部と、入力される基準信号と帰還部から出力される帰還信号との位相差に応じて制御信号を生成する位相比較器と、位相比較器が生成した制御信号の低域成分を抽出して、電圧制御発振器に入力するループフィルタとを含む。電圧制御発振器は、並列共振回路と、並列共振回路に並列に接続された負性抵抗回路と、負性抵抗回路に並列に接続された第１のコンデンサと、第１のコンデンサの一端と負性抵抗回路との間に接続された第１の電流源と、第１のコンデンサの他端と負性抵抗回路との間に接続された第２の電流源とを有する。第１のコンデンサの容量値は、第１のコンデンサの両端において発振周波数の２倍の周波数の信号を抑圧する値とする。第１および第２の電流源は、それぞれ、バイポーラトランジスタによって構成されている。
【００４４】
これにより、安定した発振周波数を有する局部発振信号に基づいて、無線信号を送受信することができる無線通信機器が提供されることとなる。
【発明の効果】
【００４５】
本発明によれば、１／ｆノイズによる位相雑音が小さく、低コストでかつ発振周波数の揺らぎが少ない電圧制御発振器を提供することができる。
【００４６】
本発明のこれらおよび他の目的、特徴、局面、効果は、添付図面と照合して、以下の詳細な説明から一層明らかになるであろう。
【発明を実施するための最良の形態】
【００４７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電圧制御発振器１の構成を示す回路図である。図１において、電圧制御発振器１は、電源端子１００と、インダクタ１０１，１０２と、可変容量素子１０３，１０４と、発振トランジスタ１０５，１０６と、周波数制御端子１０７と、カップリングコンデンサ１０９と、電流源トランジスタ１１０，１１１と、抵抗１１２，１１３とを備える。なお、図１において、バイアス回路等は省略されている。
【００４８】
可変容量素子１０３，１０４は、可変容量ダイオードや電界効果トランジスタ（ＦＥＴ：ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）のゲート容量を利用した可変容量素子である。発振トランジスタ１０５，１０６は、電界効果トランジスタ（以下、ＦＥＴという）である。カップリングコンデンサ１０９は、所定の容量値を有するコンデンサである。電流源トランジスタ１１０，１１１は、バイポーラトランジスタである。
【００４９】
インダクタ１０１とインダクタ１０２とは、直列に接続されている。インダクタ１０１とインダクタ１０２との間には、電源端子１００が接続されている。可変容量素子１０３と可変容量素子１０４とは、直列に接続されている。可変容量素子１０３と可変容量素子１０４との間には、周波数制御端子１０７が接続されている。インダクタ１０１，１０２を含む直列回路と可変容量素子１０３，１０４を含む直列回路とが並列に接続されて並列共振回路が構成される。
【００５０】
可変容量素子１０４の一端には、発振トランジスタ１０５のゲートおよび発振トランジスタ１０６のドレインが接続されている。可変容量素子１０３の一端には、発振トランジスタ１０６のゲートおよび発振トランジスタ１０５のドレインが接続されている。発振トランジスタ１０５のソースと発振トランジスタ１０６のソースとの間には、カップリングコンデンサ１０９が接続されている。
【００５１】
発振トランジスタ１０５のソースとカップリングコンデンサ１０９との間には、電流源トランジスタ１１０のコレクタが接続されている。発振トランジスタ１０６とカップリングコンデンサ１０９との間には、電流源トランジスタ１１１のコレクタが接続されている。
【００５２】
電流源トランジスタ１１０のベースと電流源トランジスタ１１１のベースとは、互いに接続されている。電流源トランジスタ１１０のエミッタは、抵抗１１２を介して接地されている。電流源トランジスタ１１１のエミッタは、抵抗１１３を介して接地されている。
【００５３】
電流源トランジスタ１１０のベースと電流源トランジスタ１１１のベースとには、カレントミラー回路を構成するための回路が接続される。図２は、電流源トランジスタ１１０，１１１を含むカレントミラー回路の構成を示す回路図である。
【００５４】
図２において、カレントミラー回路は、電源端子２０１と、定電流源２０２と、バイポーラトランジスタ２０３と、抵抗２０４と、電流源トランジスタ１１０，１１１と、抵抗１１２，１１３とを含む。
【００５５】
バイポーラトランジスタ２０３のコレクタは、定電流源２０２を介して電源端子２０１に接続される。バイポーラトランジスタ２０３のコレクタとベースとは、互いに接続される。バイポーラトランジスタ２０３のベースは、電流源トランジスタ１１０，１１１のベースに接続される。バイポーラトランジスタのエミッタは、抵抗２０４を介して接地される。
【００５６】
定電流源２０２は、基準電流Ｉｒｅｆを発生する。基準電流Ｉｒｅｆの電流値、バイポーラトランジスタ２０３と電流源トランジスタ１１０，１１１とのサイズ比、および抵抗２０４と抵抗１１２，１１３とのサイズ比に応じて、電流源トランジスタ１１０，１１１のコレクタからエミッタへは、常に一定の電流値を有する電流が流れる。したがって、電流源トランジスタ１１０，１１１は、定電流源である。
【００５７】
周波数制御端子１０７に加えられる制御電圧に応じて、可変容量素子１０３，１０４の容量値が調整される。これによって、並列共振回路の共振周波数が変化する。したがって、制御電圧を制御することによって、発振周波数を制御することができる。発振トランジスタ１０５，１０６は、負性抵抗回路である。発振トランジスタ１０５，１０６によって負性抵抗が発生し、共振回路の寄生抵抗成分による損失がキャンセルされ、発振条件が満足される。
【００５８】
ここで、発振トランジスタ１０５，１０６のソース端子Ｐ１，Ｐ２から電流源トランジスタ１１０，１１１を見たインピーダンス（図中Ｚ０で表す）は、ソース端子Ｐ１またはＰ２の電圧変動をΔＶ、電流変動をΔＩとおいた場合、
Ｚ０＝ΔＶ／ΔＩ
となる。
【００５９】
電流源トランジスタ１１０，１１１は、電圧変動ΔＶに対して、一定の電流値を保つように動作する。したがって、電圧変動ΔＶに対して、電流変動ΔＩは、０となる。よって、発振信号の電圧変動、すなわち発振周波数に対して、インピーダンスＺ０は、高インピーダンスを有することとなる。
【００６０】
カップリングコンデンサ１０９の容量値を適切に設定すれば、端子Ｐ１と端子Ｐ２とが分離され、端子Ｐ１、Ｐ２で生じる電圧変動は図２３Ｂ、２３Ｃに示す様に２ｆｏ成分を小さくすることができる。
【００６１】
ここで、カップリングコンデンサ１０９の容量値の求め方について説明する。まず、カップリングコンデンサ１０９の容量値を発振周波数に対して高インピーダンスとなる適当な大きさの値にする。次に、カップリングコンデンサ１０９の容量値を小さくしていき、発振条件が満たされない容量値を求める。次に、カップリングコンデンサ１０９の容量値を少し大きくして、発振条件が満たされるなるべく小さな容量値を求める。この求めた容量値が、カップリングコンデンサ１０９の最適な容量値となる。この容量値を選んだときの端子Ｐ１，Ｐ２での電圧の時間波形は、図２３Ｂ、２３Ｃに示すようなものとなる。図２３Ｂ、２３Ｃに示すような波形においては、周波数が２ｆｏの２次高調波が抑圧されていることが分かる。すなわち、カップリングコンデンサ１０９の容量値は、カップリングコンデンサの両端Ｐ１，Ｐ２において発振周波数ｆｏの２倍の周波数２ｆｏの信号を抑圧する値でなければならない。
【００６２】
したがって、周波数が２ｆｏの信号が抑圧されることによって、発振トランジスタ１０５，１０６で発生する１／ｆノイズと２次高調波との相互作用によって１／ｆノイズが発振周波数近傍に変換されるのを抑圧することができ、位相雑音を抑えることができる。
【００６３】
また、本発明では、電流源トランジスタ１１０、１１１に１／ｆノイズの小さいバイポーラトランジスタを用いるので、電流源トランジスタによる位相雑音特性の劣化も小さくできる。
【００６４】
このように、第１の実施形態では、カップリングコンデンサ（第１のコンデンサ）の容量値を、周波数が２ｆｏの信号がカップリングコンデンサの両端において抑圧されるように、発振周波数に対して低インピーダンス、１／ｆノイズに対して高インピーダンスとなるように適切な値にし、さらに、バイポーラトランジスタによって構成される電流源を接続し、接地側が発振周波数に対して高インピーダンスとなるようにしている。これによって、２次高調波を抑圧することができるので、発振トランジスタの１／ｆノイズと２次高調波との相互作用によって１／ｆノイズが発振周波数近傍に変換されるのを抑圧することができる。したがって、位相雑音が低減された電圧制御発振器が提供されることとなる。
【００６５】
さらに、バイポーラトランジスタを用いた電流源によって、接地側が発振周波数に対して高インピーダンスとなる構成を採用するので、従来のように、占有面積の大きな２つのインダクタを用いて発振周波数に対して高インピーダンスとなる構成を採用する場合に比べて、チップ面積を大幅に削減でき、電圧制御発振器のコストダウンを図ることが可能となる。図３Ａ、３Ｂは、チップ面積が大幅に削減されたことを説明するための図である。図３Ａは、図２２に示す従来の電圧制御発振器９００をチップ化したときのレイアウトの例を示す図である。図３Ａにおいて、図２２に示す従来の電圧制御発振器９００と同様の機能を有する部分については、同一の参照符号を付す。図３Ｂは、図１に示す電圧制御発振器１をチップ化したときのレイアウトの例を示す図である。図３Ｂにおいて、図１に示す電圧制御発振器１と同様の機能を有する部分については、同一の参照符号を付す。図３Ａと図３Ｂとの比較から分かるように、図１に示す電圧制御発振器１では、占有面積の大きな２つのインダクタ９１９，９１８が不要であるので、チップ面積が大幅に削減されることとなる。
【００６６】
さらに、定電流源にバイポーラトランジスタを用いるので、ＦＥＴを電流源に用いている場合に比べ、１／ｆノイズを抑圧することができるので、結果、位相雑音をさらに抑圧することができる。
【００６７】
また、定電流源をトランジスタによって構成するので、従来のように抵抗によって定電流源を構成する場合に比べて、電源電圧の変動による周波数の揺らぎを抑えることができる。
【００６８】
なお、電流源トランジスタ１１０のベース端子と電流源トランジスタ１１１のベース端子との間に、バイパスコンデンサを並列に接続してもよい。図４は、バイパスコンデンサ１１４を接続した電圧制御発振器の回路図である。バイポーラトランジスタで発生する熱雑音の内、ベース抵抗で生じる熱雑音が大半を占める。したがって、図４に示すように、ベース端子間に、バイパスコンデンサ１１４を並列に接続することによって、バイポーラトランジスタで発生する熱雑音をショートさせることができ、熱雑音が発振トランジスタ側に流れ込むのを防止することができる。これにより、インピーダンスＺ０を低下させること無く熱雑音を低減することができるので、電圧制御発振器の位相雑音特性を更に改善することができる。
【００６９】
なお、ここでは、第１および第２の電流源は、それぞれ、電流源トランジスタ１１０および１１１によって構成されるとした。しかし、第１および第２の電流源は、それぞれ、二つ以上のバイポーラトランジスタによって構成されてもよい。なお、二つ以上のバイポーラトランジスタによって電流源が構成されている場合であっても、一つのバイポーラトランジスタが電流源として機能していることに変わりはない。
【００７０】
（第２の実施形態）
図５は、本発明の第２の実施形態に係る電圧制御発振器２の構成を示す回路図である。図５において、電圧制御発振器２は、電源端子１００と、インダクタ１０１，１０２と、可変容量素子１０３，１０４と、発振トランジスタ１０５，１０６と、周波数制御端子１０７と、カップリングコンデンサ１０９と、電流源トランジスタ１１０，１１１と、抵抗１１２，１１３と、インダクタ１２０，１２１とを備える。なお、図５では、バイアス回路等を省略している。図５において、第１の実施形態と同様の部分については、同一の参照符号を付し説明を省略する。
【００７１】
第１の実施形態では、電流源トランジスタ１１０，１１１のエミッタ・コレクタ間の寄生容量によって、より高い発振周波数に対しては、端子Ｐ１，Ｐ２から電流源側を見たときのインピーダンスＺ０が低下する。たとえば、発振周波数が５ＧＨｚの場合、この寄生容量が原因で、第１の実施形態におけるインピーダンスＺ０は、１０ＧＨｚに対して低インピーダンスとなる。したがって、発振周波数が高くなると、第１の実施形態では、カップリングコンデンサ１０９の両端において、発振周波数の２倍の周波数の信号が抑圧されなくなる。したがって、位相雑音の抑圧効果が得られなくなる。
【００７２】
そこで、第２の実施形態では、カップリングコンデンサ１０９の両端において発振周波数の２倍の周波数の信号を抑圧するインピーダンスを有するインダクタ１２０，ｌ２１を挿入することによって、より高い周波数に対しても、位相雑音の抑圧効果を得ることとする。
【００７３】
ここで、このようなインピーダンスの求め方について説明しておく。まず、発振周波数の二倍の周波数に対して高インピーダンスとなるような適当なインダクタを接続し、端子Ｐ１，Ｐ２での電圧の時間変化をシミュレーションする。次に、インダクタ１２０，１２１のインピーダンスの値を変化させて、発振周波数の２倍の周波数の信号が抑圧されるような最適のインピーダンスを求める。このようにして、インダクタ１２０，１２１のインピーダンスを求める。
【００７４】
このように、２ｆｏにおいて大きなインピーダンスを有するインダクタ１２０、１２１を接続することによって、発振周波数が高い場合でも、良好な位相雑音特性を実現できる。
【００７５】
また、インダクタのインピーダンスＺＬは、インダクタンスをＬ、周波数をｆとおけば、
ＺＬ＝２πｆＬ
と表され、周波数に比例する。したがって、周波数が高くなる程、インダクタンスを小さくすることができる。本実施形態では、インダクタ１２０、１２１は発振周波数の２倍の周波数に対して高インピーダンスとなればよいので、インダクタ１２０，１２１は、図２２に示した従来の構成で使用するインダクタ９１８，９１９に比べて小さくなる。インダクタ１２０，１２１は、図２２に示した従来の構成で使用するインダクタ９１８，９１９に比べて、チップ面積が１／２以下となる。なぜなら、単純に二つのスパイラルインダクタを直列につなげば、インダクタンスは、２倍になる。さらに、あるスパイラルインダクタの外周を巻くようにインダクタを構成すれば、相互インダクタンスの働きによって、インダクタンスは、２倍以上となる。したがって、発振周波数の２倍の周波数に対して高インピーダンスとなるだけで良い場合、インダクタンスＬは、１／２で良いので、インダクタのチップ面積は１／２以下となるからである。
【００７６】
このように、第２の実施形態では、２次高調波に対して大きなインピーダンスを有するインダクタを備えることによって、発振周波数が高い場合でもインピーダンスＺ０を高く維持しておくことができる。したがって、発振周波数が高い場合にでも、良好な雑音特性を実現することができる。
【００７７】
なお、インダクタ１２０，１２１は、スパイラルインダクタを用いることで実現できる。図６Ａは、スパイラルインダクタの構成を示す図である。また、発振周波数が高い場合には、配線を引き出すことによって、インダクタ１２０，１２１を実現することができる。図６Ｂは、配線を引き出すことによって実現されるインダクタの構成を示す図である。
【００７８】
なお、インダクタ１２０，１２１の代わりにインダクタとコンデンサとからなるＬＣ並列共振回路を用いることができる。図７は、ＬＣ並列共振回路を用いた場合の電圧制御発振器の構成を示す回路図である。図７に示すように、インダクタ１２０，１２１の代わりにインダクタ１２０ａとコンデンサ１３０とからなるＬＣ並列共振回路と、インダクタ１２１ａとコンデンサ１３１とからなるＬＣ並列共振回路とが、電流源トランジスタ１１０，１１１のコレクタ側に接続されている。
【００７９】
ＬＣ並列共振回路全体のインピーダンスは、上述のように、カップリングコンデンサ１０９の両端において、発振周波数の２倍の周波数の信号を抑圧する値である。
【００８０】
ここで、インダクタのインダクタンスをＬ、コンデンサの容量値をＣとおくと、
【数１】
2005236959.tif 000003
より、
【数２】
2005236959.tif 000004
と表される。
【００８１】
したがって、ＬＣ並列共振回路を用いる構成によれば、発振周波数が高くなればインダクタンスＬをさらに小さくすることができる。よって、発振周波数が高い場合にでも、チップ面積を大幅に削減することができる。
【００８２】
なお、第２の実施形態では、電流源トランジスタ１１０，１１１とカップリングコンデンサとの間に接続される素子をインダクタまたはＬＣ共振回路であるとしたが、所望のインピーダンスを有する第１および第２のインピーダンス素子であればこれらに限られるものではない。
【００８３】
なお、第２の実施形態においても、図４に示したように、電流源トランジスタ１１０，１１１のベースにバイパスコンデンサ（第２のコンデンサ）を並列接続して接地することによって、熱雑音による影響を抑圧することができる。
【００８４】
（第３の実施形態）
図８は、本発明の第３の実施形態に係る電圧制御発振器３の構成を示す回路図である。図８において、電圧制御発振器３は、電源端子１００と、インダクタ１０１，１０２と、可変容量素子１０３，１０４と、発振トランジスタ１０５，１０６と、周波数制御端子１０７と、カップリングコンデンサ１０９と、電流源トランジスタ１１０，１１１と、インダクタ１３２，１３３とを備える。なお、図８では、バイアス回路等を省略している。図８において、第１の実施形態と同様の部分については、同一の参照符号を付し説明を省略する。
【００８５】
インダクタ１３２，１３３は、電流源トランジスタ１１０，１１１のエミッタとグラウンドとの間に接続されている。インダクタ１３２，１３３は、第２の実施形態におけるインダクタ１２０，１２１と同様、カップリングコンデンサ１０９の両端において、発振周波数の２倍の信号を抑圧するインピーダンスを有する。
【００８６】
第２の実施形態と同様、２ｆｏにおいて大きなインピーダンスを有するインダクタ１３２、１３３を接続することによって、発振周波数が高い場合でも、良好な位相雑音特性を実現できる。
【００８７】
また、第２の実施形態と同様、インダクタのインピーダンスは、周波数に比例する。したがって、周波数が高くなる程、インダクタンスを小さくすることができる。本実施形態では、インダクタ１３２、１３３は発振周波数の２倍の周波数に対して高インピーダンスとなればよいので、インダクタ１３２，１３３は、図２２に示した従来の構成で使用するインダクタ９１８，９１９に比べて小さくなる。インダクタ１３２，１３３は、図２２に示した従来の構成で使用するインダクタ９１８，９１９に比べて、チップ面積が１／２程度となる。
【００８８】
このように、第３の実施形態では、２次高調波に対して大きなインピーダンスを有するインダクタを備えることによって、発振周波数が高い場合でも電流源部分のインピーダンスを高く維持しておくことができる。したがって、発振周波数が高い場合にでも、良好な雑音特性を実現することができる。
【００８９】
なお、インダクタ１３２，１３３は、図６Ａ、６Ｂに示すスパイラルインダクタや配線によって実現できる。
【００９０】
また、インダクタ１３２，１３３は、ボンディングワイヤによって実現してもよい。図９は、インダクタ１３２，１３３をボンディングワイヤで実現した場合の構成を示す図である。図９において、電圧制御発振器３は、パッケージ支持部材１４４の内部に形成されている。図９では、電流源トランジスタ１１０，１１１以外の回路部分を省略している。インダクタ１３２，１３３の一端は、パッド１４０、１４１を介して電流源トランジスタ１１０，１１１のエミッタと接続される。インダクタ１３２，１３３の他端は、リードピン１４２、１４３を介して接地される。
【００９１】
このように、インダクタをワイヤで実現することによって、チップ面積を増加させること無く、図８に示す回路を実現することができるので、コストを抑えることができる。
【００９２】
なお、ボンディングワイヤではインダクタンスが不足する場合には、リードピン１４２，１４３にチップインダクタを接続して、不足分のインダクタンスを補ってもよい。
【００９３】
なお、インダクタ１３２，１３３の代わりに、図７に示したように、インダクタとコンデンサとからなるＬＣ共振回路を電流源トランジスタ１１０，１１１のエミッタとグラウンドとの間に接続してもよい。図１０は、インダクタとコンデンサとからなるＬＣ共振回路を電流源トランジスタ１１０，１１１のエミッタとグラウンドとの間に接続したときの電圧制御発振器の回路図である。
【００９４】
なお、第３の実施形態では、電流源トランジスタ１１０，１１１とグラウンドとの間に接続される素子をインダクタまたはＬＣ共振回路であるとしたが、所望のインピーダンスを有する第１および第２のインピーダンス素子であればこれらに限られるものではない。
【００９５】
なお、第３の実施形態においても、図４に示したように、電流源トランジスタ１１０，１１１のベースにバイパスコンデンサ（第２のコンデンサ）を並列接続して接地することによって、熱雑音による影響を抑圧することができる。図１１は、電流源トランジスタ１１０，１１１のベースにバイパスコンデンサ（第２のコンデンサ）１１４を並列接続して接地したときの電圧制御発振器の回路図である。
【００９６】
（第４の実施形態）
本発明の第４の実施形態では、発振周波数が高くなった場合でも、所望の効果を得ることができる電圧制御発振器について説明する。一般的に、図１に示された回路を構成する場合、発振トランジスタ１０５，１０６として、ドレイン電極とソース電極とが平行に配置され、当該ドレイン電極と当該ソース電極との間にゲート電極が配置されたＭＯＳトランジスタ（以下、通常型ＭＯＳトランジスタという）が用いられる。また、電流源トランジスタ１１０，１１１として、ｎ型半導体からなるコレクタ、ｐ型半導体からなるベース、ｎ型半導体からなるエミッタを有し、エミッタがコレクタの内部に形成されているｎｐｎ型バイポーラトランジスタが用いられる。
【００９７】
図１２Ａは、通常型ＭＯＳトランジスタの上面図である。図１２Ｂは、通常型ＭＯＳトランジスタの断面図である。図１２Ａ，１２Ｂに示すように、通常型ＭＯＳトランジスタは、ドレイン電極３００とソース電極３０２との間に、ゲート電極３０１を有する。ｐ型基板３１１内には、ｎ型半導体３０８，３０９と、ｎ型半導体３０８とｎ型半導体３０９との間のチャネル３１０とが形成されている。ｎ型半導体３０８の上に、ドレイン電極３００が形成されている。ドレイン電極３００には、ドレイン端子３０３が接続されている。チャネル３１０の上に、ゲート酸化膜３０７が形成されている。ゲート酸化膜３０７の上に、ゲート電極３０１が形成されている。ゲート電極３０１には、ゲート端子３０４が接続されている。ｎ型半導体３０９の上に、ソース電極３０２が形成されている。ソース電極３０２には、ソース端子３０５が接続されている。このようにして、通常型ＭＯＳトランジスタが形成される。
【００９８】
図１３は、ｎ型半導体からなるコレクタ、ｐ型半導体からなるベース、ｎ型半導体からなるエミッタを有し、エミッタがコレクタの内部に形成されているｎｐｎ型バイポーラトランジスタの断面図である。図１３において、当該ｎｐｎ型バイポーラトランジスタは、ｐ型基板３２６と、ｐ型基板３２６内に形成されたｎ型半導体３２５と、ｎ型半導体３２５内に形成されたｐ型半導体３２３と、ｐ型半導体３２３内に形成されたｎ型半導体３２４とを備える。ｎ型半導体３２５の上に、コレクタ電極３２９ａが形成されている。コレクタ電極３２９ａには、コレクタ端子３２２が接続されている。ｐ型半導体３２３の上に、ベース電極３２９ｂが形成されている。ベース電極３２９ｂには、ベース端子３２１が接続されている。ｎ型半導体３２４の上に、エミッタ電極３２９ｃが形成されている。エミッタ電極３２９ｃには、エミッタ端子３２０が接続されている。このようにして、ｎ型半導体からなるコレクタ、ｐ型半導体からなるベース、ｎ型半導体からなるエミッタを有し、エミッタがコレクタの内部に形成されているｎｐｎ型バイポーラトランジスタが形成される。
【００９９】
発振周波数が高くなるに従って、ソース端子３０５側のｎ型半導体３０９とｐ型基板３１１との間に存在する寄生容量３１２および寄生抵抗３１３による影響が顕著に現れる。寄生容量３１２および寄生抵抗３１３の影響によって、高い発振周波数ではソース側が所望の高インピーダンスとならなくなる。
【０１００】
また、発振周波数が高くなるに従って、コレクタ端子３２２側のｎ型半導体３２５とｐ型基板３２６との間に存在する寄生容量３２７および寄生抵抗３２８の影響が顕著に現れる。寄生容量３２７および寄生抵抗３２８の影響によって、高い発振周波数では、電流源トランジスタ１１０，１１１側が、所望通りの高インピーダンスとならなくなる。
【０１０１】
そこで、第４の実施形態では、発振トランジスタ１０５，１０６として、リング構造ＭＯＳトランジスタを用いることとし、電流源トランジスタ１１０，１１１として、ｎ型半導体からなるコレクタ、ｐ型半導体からなるベース、ｎ型半導体からなるエミッタを有し、コレクタがエミッタの内部に形成されているｎｐｎ型バイポーラトランジスタを用いることとする。なお、発振トランジスタ１０５，１０６のみがリング構造ＭＯＳトランジスタであってもよいし、電流源トランジスタ１１０，１１１のみがコレクタがエミッタの内部に形成されているｎｐｎ型バイポーラトランジスタであってもよい。
【０１０２】
図１４Ａは、リング構造ＭＯＳトランジスタの上面図である。図１４Ｂは、図１４Ａに示すリング構造ＭＯＳトランジスタの内部構造を示すための断面斜視図である。図１４Ａおよび図１４Ｂに示すように、リング構造ＭＯＳトランジスタは、ｐ型基板３３３と、ｐ型基板３３３内にリング状に形成されたｎ型半導体３３４と、リング状のｎ型半導体３３４に囲まれるように形成されたｎ型半導体３３５とを備える。ｎ型半導体３３５の上にソース電極３３０が形成されている。ゲート電極３３１は、ソース電極３３０の周囲を取り囲むように、形成されている。ドレイン電極３３２は、ゲート電極３３１の周囲を取り囲むように、形成されている。このようなリング構造ＭＯＳトランジスタでは、通常型ＭＯＳトランジスタに比べ、ソース面積が小さくなる。したがって、ソースとｐ型基板との間の寄生容量は、通常型ＭＯＳトランジスタに比べて、小さくなる。よって、寄生容量の影響によって、高い発振周波数では所望通りの高インピーダンスにならなくなってしまうという課題が解決されることとなる。
【０１０３】
図１５は、電流源トランジスタ１１０，１１１として、ｎ型半導体からなるコレクタ、ｐ型半導体からなるベース、ｎ型半導体からなるエミッタを有し、コレクタがエミッタの内部に形成されているｎｐｎ型バイポーラトランジスタの断面図である。図１５において、図１３に示すｎｐｎ型バイポーラトランジスタと同様の部分については、同一の参照符号を付している。図１５に示すｎｐｎ型バイポーラトランジスタと図１３に示すｎｐｎ型バイポーラトランジスタとが異なる点は、コレクタとエミッタとが逆に配置されている点である。すなわち、図１５に示すｎｐｎ型バイポーラトランジスタでは、コレクタを形成するｎ型半導体３２４がエミッタを形成するｎ型半導体３２５の内部に形成されている。図１５に示すようなｎｐｎ型バイポーラトランジスタでは、コレクタを形成するｎ型半導体３２４とｐ型基板３２６との間の寄生容量が、図１３に示すｎｐｎ型バイポーラトランジスタにおけるコレクタを形成するｎ型半導体３２５とｐ型基板３２６との間の寄生容量３２７に比べて、小さくなる。したがって、高い発振周波数においても、電流源トランジスタ１１０，１１１側が、所望通りの高インピーダンスとなる。
【０１０４】
（第５の実施形態）
上記第１〜第４の実施形態で説明した電圧制御発振器は、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路における局部発振器として適用されてもよい。図１６は、本発明の第５の実施形態におけるＰＬＬ回路のブロック図である。図１６において、ＰＬＬ回路５は、第１〜第４のいずれかの実施形態に係る電圧制御発振器３４０と、分周器３４１と、位相比較器（ＰＤ）３４２と、ループフィルタ（ＬＰＦ）３４３と、基準信号入力端子３４４とを備える。
【０１０５】
電圧制御発振器３４０は、入力される制御信号に応じて、発振周波数を変化させて、局部発振信号として出力する。分周器３４１は、電圧制御発振器３４０が出力する局部発振信号を分周して、帰還信号として、位相比較器３４２に帰還させる帰還部である。基準信号入力端子３４４には、基準信号が入力される。基準信号入力端子３４４に入力された基準信号は、位相比較器３４２に入力される。位相比較器３４２は、基準信号と帰還信号との位相差に応じて制御信号を生成し、出力する。ループフィルタ３４３は、位相比較器３４２が出力する制御信号の低域成分を抽出して、電圧制御発振器３４０に入力する。このようにして、基準信号の位相に局部発振信号を同期させることによって、ＰＬＬ回路５は、安定した局部発振信号を出力することができる。
【０１０６】
なお、分周器３４１は、電圧制御発振器３４０が出力する局部発振信号を分周せずに、直接、位相比較器３４２に帰還信号として帰還させる帰還部であってもよい。
【０１０７】
（第６の実施形態）
上記第１〜第４の実施形態で説明した電圧制御発振器は、無線通信機器における局部発振器として適用されてもよい。図１７は、本発明の第６の実施形態における無線通信機器のブロック図である。図１７において、無線通信機器６は、ＰＬＬ回路３５０と、送信回路３５１と、受信回路３５２と、共用器３５４と、アンテナ３５３とを備える。
【０１０８】
ＰＬＬ回路３５０は、第５の実施形態に示すＰＬＬ回路５と同様の構成を有し、局部発振信号を出力する。送信回路３５１は、ＰＬＬ回路３５０から出力される局部発振信号に基づいて、アップコンバートされた送信信号を生成し、共用器３５４およびアンテナ３５３を介して、無線信号として出力する。受信回路３５２は、アンテナ３５３および共用器３５４を介して受信された無線信号を、ＰＬＬ回路３５０から出力される局部発振信号に基づいて、ダウンコンバートして受信処理する。このようにして、無線通信機器６は、安定した局部発振信号に基づいて、無線信号を送受信することができる。
【０１０９】
なお、無線信号を送受信することができる送受信回路が設けられているのであれば、無線通信機器６の構成は、図１７に示す構成に限られるものではない。
【０１１０】
（実施例）
図１８Ａ，１８Ｂは、本発明の電圧制御発振器の実施例の効果を説明するためのシミュレーション結果を示すグラフである。図１８Ａでは、図１に示す電圧制御発振器のカップリングコンデンサ１０９の容量を４ｐＦとし、発振周波数ｆｏを５ＧＨｚとしたときの発振トランジスタ１０５のソース端子Ｐ１における電圧の時間変化を実線で示し、発振トランジスタ１０６のソース端子Ｐ２における電圧の時間変化を点線で示している。図１８Ｂでは、図１に示す電圧制御発振器のカップリングコンデンサ１０９の容量を０．５ｐＦとし、発振周波数ｆｏを５ＧＨｚとしたときの発振トランジスタ１０５のソース端子Ｐ１における電圧の時間変化を実線で示し、発振トランジスタ１０６のソース端子Ｐ２における電圧の時間変化を点線で示している。図１８Ａにおいて、横軸は、時間を示し、一目盛が５×１０-11 ［秒］である。縦軸は、電圧を示し、一目盛が０．０５［Ｖ］である。図１８Ｂにおいて、横軸は、時間を示し、一目盛が５×１０-11 ［秒］である。縦軸は、電圧を示し、一目盛が０．１［Ｖ］である。
【０１１１】
図１８Ａに示す例では、１０-10 ［秒］の周期で電圧が変化している。したがって、発振周波数５ＧＨｚの２倍の周波数１０ＧＨｚで電圧が変化していると言え、２次高調波が抑圧されていないことが分かる。一方、図１８Ｂに示す例では、１０-10 ［秒］（１０ＧＨｚ）の周期での電圧変化が観測されない。したがって、図１８Ｂに示す例では、２次高調波が抑圧されていることが分かる。このように、本発明者は、発振周波数ｆｏが５ＧＨｚの電圧制御発振器において、図１に示す回路を構成して、カップリングコンデンサ１０９の容量値を発振周波数の２倍の周波数の信号を抑圧する値である０．５ｐＦとすることによって、発振トランジスタの１／ｆノイズと２次高調波との相互作用によって１／ｆノイズが発振周波数近傍に変換されるのを抑圧することができる電圧制御発振器が提供されることをシミュレーションによって確かめた。
【０１１２】
以上、本発明を詳細に説明してきたが、前述の説明はあらゆる点において本発明の例示にすぎず、その範囲を限定しようとするものではない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。
【産業上の利用可能性】
【０１１３】
本発明にかかる電圧制御発振器は、位相雑音が小さく、低コストでかつ発振周波数の揺らぎが少なく、半導体集積回路や、ＰＬＬ回路、無線通信機器等に応用できる。
【図面の簡単な説明】
【０１１４】
【図１】本発明の第１の実施形態に係る電圧制御発振器１の構成を示す回路図
【図２】電流源トランジスタ１１０，１１１を含むカレントミラー回路の構成を示す回路図
【図３Ａ】図２２に示す従来の電圧制御発振器９００をチップ化したときのレイアウトの例を示す図
【図３Ｂ】図１に示す電圧制御発振器１をチップ化したときのレイアウトの例を示す図
【図４】バイパスコンデンサ１１４を接続した電圧制御発振器の回路図
【図５】本発明の第２の実施形態に係る電圧制御発振器２の構成を示す回路図
【図６Ａ】スパイラルインダクタの構成を示す図
【図６Ｂ】配線を引き出すことによって実現されるインダクタの構成を示す図
【図７】ＬＣ並列共振回路を用いた場合の電圧制御発振器の構成を示す回路図
【図８】本発明の第３の実施形態に係る電圧制御発振器３の構成を示す回路図
【図９】インダクタ１３２，１３３をボンディングワイヤで実現した場合の構成を示す図
【図１０】インダクタとコンデンサとからなるＬＣ共振回路を電流源トランジスタ１１０，１１１のエミッタとグラウンドとの間に接続したときの電圧制御発振器の回路図
【図１１】電流源トランジスタ１１０，１１１のベースにバイパスコンデンサ（第２のコンデンサ）１１４を並列接続して接地したときの電圧制御発振器の回路図
【図１２Ａ】通常型ＭＯＳトランジスタの上面図
【図１２Ｂ】通常型ＭＯＳトランジスタの断面図
【図１３】ｎ型半導体からなるコレクタ、ｐ型半導体からなるベース、ｎ型半導体からなるエミッタを有し、エミッタがコレクタの内部に形成されているｎｐｎ型バイポーラトランジスタの断面図
【図１４Ａ】リング構造ＭＯＳトランジスタの上面図
【図１４Ｂ】図１４Ａに示すリング構造ＭＯＳトランジスタの内部構造を示すための断面斜視図
【図１５】電流源トランジスタ１１０，１１１として、ｎ型半導体からなるコレクタ、ｐ型半導体からなるベース、ｎ型半導体からなるエミッタを有し、コレクタがエミッタの内部に形成されているｎｐｎ型バイポーラトランジスタの断面図
【図１６】本発明の第５の実施形態におけるＰＬＬ回路のブロック図
【図１７】本発明の第６の実施形態における無線通信機器のブロック図
【図１８Ａ】本発明の電圧制御発振器の実施例の効果を説明するためのシミュレーション結果を示すグラフ
【図１８Ｂ】本発明の電圧制御発振器の実施例の効果を説明するためのシミュレーション結果を示すグラフ
【図１９】従来の電圧制御発振器９００の構成を示す回路図
【図２０Ａ】図１９に示す従来の電圧制御発振器９００における共振回路の両端Ｏ１，Ｏ２での電圧の時間変化を模式的に示す図
【図２０Ｂ】図１９に示す従来の電圧制御発振器９００における発振トランジスタ９１５，９１６のソース端子Ｐ０における電圧の時間変化を模式的に示す図
【図２１】図１９に示す従来の電圧制御発振器９００の位相雑音特性を示す図
【図２２】非特許文献１に開示されている従来の電圧制御発振器９９０の構成を示す回路図
【図２３Ａ】図２２に示す従来の電圧制御発振器９９０における共振回路の両端Ｏ１，Ｏ２の電圧の時間変化を模式的に示す図
【図２３Ｂ】図２２に示す従来の電圧制御発振器９９０における発振トランジスタ９１５のソース端子Ｐ１における電圧の時間変化を模式的に示す図
【図２３Ｃ】図２２に示す従来の電圧制御発振器９９０における発振トランジスタ９１６のソース端子Ｐ２における電圧の時間変化を模式的に示す図
【図２４】図２２に示す電圧制御発振器９９０の位相雑音を示す図
【符号の説明】
【０１１５】
１，２，３，３４０  電圧制御発振器
５，３５０  ＰＬＬ回路
６  無線通信機器
１００  電源端子
１０１，１０２，１２０，１２１，１３２，１３３  インダクタ
１０３，１０４  可変容量素子
１０５，１０６  発振トランジスタ
１０７  周波数制御端子
１０９  カップリングコンデンサ
１１０，１１１  電流源トランジスタ
１１２，１１３  抵抗
１１４  バイパスコンデンサ
１３０，１３１  コンデンサ
３３０  ソース電極
３３１  ゲート電極
３３２  ドレイン電極
３２０  エミッタ端子
３２１  ベース端子
３２２  コレクタ端子
３４１  分周器
３４２  位相比較器
３４３  ループフィルタ
３４４  基準信号入力端子
３５１  送信回路
３５２  受信回路
３５３  アンテナ
３５４  共用器
【図１】
2005236959.tif 000005
【図２】
2005236959.tif 000006
【図３Ａ】
2005236959.tif 000007
【図３Ｂ】
2005236959.tif 000008
【図４】
2005236959.tif 000009
【図５】
2005236959.tif 000010
【図６Ａ】
2005236959.tif 000011
【図６Ｂ】
2005236959.tif 000012
【図７】
2005236959.tif 000013
【図８】
2005236959.tif 000014
【図９】
2005236959.tif 000015
【図１０】
2005236959.tif 000016
【図１１】
2005236959.tif 000017
【図１２Ａ】
2005236959.tif 000018
【図１２Ｂ】
2005236959.tif 000019
【図１３】
2005236959.tif 000020
【図１４Ａ】
2005236959.tif 000021
【図１４Ｂ】
2005236959.tif 000022
【図１５】
2005236959.tif 000023
【図１６】
2005236959.tif 000024
【図１７】
2005236959.tif 000025
【図１８Ａ】
2005236959.tif 000026
【図１８Ｂ】
2005236959.tif 000027
【図１９】
2005236959.tif 000028
【図２０Ａ】
2005236959.tif 000029
【図２０Ｂ】
2005236959.tif 000030
【図２１】
2005236959.tif 000031
【図２２】
2005236959.tif 000032
【図２３Ａ】
2005236959.tif 000033
【図２３Ｂ】
2005236959.tif 000034
【図２３Ｃ】
2005236959.tif 000035
【図２４】
2005236959.tif 000036