(57)【要約】【課題】  各種電子機器に用いられ、バッテリ等の直流電圧を入力して負荷に制御された直流電圧を供給し、過渡時における出力直流電圧のオーバーシュートやアンダーシュートが改善されたＤＣ−ＤＣコンバータを提供する。【解決手段】  本発明のＤＣ−ＤＣコンバータは、入力直流電源から入力直流電圧を入力し、出力直流電圧Ｖｏを負荷へ供給するＤＣ−ＤＣコンバータであって、前記出力直流電圧を目標電圧Ｅｏに近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内（Ｅ１〜Ｅ２）にある場合には、前記出力直流電圧の時間変化率（ｄＶｏ／ｄｔ）をゼロに近づけるように動作する。【選択図】図１
2005045942.tif 000002
【特許請求の範囲】
【請求項１】
入力直流電源から入力直流電圧を入力し、出力直流電圧を負荷へ供給するＤＣ−ＤＣコンバータであって、
前記出力直流電圧を目標電圧に近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内にある場合には、前記出力直流電圧の時間変化率をゼロに近づけるように動作することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記出力直流電圧を時間微分する微分回路を有することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記出力直流電圧と前記目標電圧との誤差を増幅して誤差信号を出力する電圧検出回路と、前記誤差信号に前記微分回路の出力信号を加算する演算回路と、を更に有することを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
所定のスイッチング周期でスイッチングするスイッチを有するスイッチング方式のＤＣ−ＤＣコンバータであって、前記スイッチの１スイッチング周期におけるオン時間の割合である時比率を前記演算回路の出力信号に基づいて制御することにより、前記出力直流電圧を前記目標電圧に近づけることを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
可変インピーダンス手段を有するシリーズレギュレータ方式のＤＣ−ＤＣコンバータであって、前記演算回路の出力信号に基づいて前記可変インピーダンス手段のインピーダンスを制御することにより、前記出力直流電圧を前記目標電圧に近づけることを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項６】
入力直流電源から入力直流電圧を入力し、出力直流電圧を負荷へ供給すると共に、入力電流を検出してその最大値を最大閾値以下に制限することにより過電流保護を行うＤＣ−ＤＣコンバータであって、
前記出力直流電圧を目標電圧に近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内にある場合には、前記出力直流電圧の時間変化率を用いて前記最大閾値を決定することを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は各種電子機器に用いられ、バッテリ等の直流電圧を入力されて負荷に制御された直流電圧を供給するＤＣ−ＤＣコンバータであって、特に所定の過渡応答特性を要求されるＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
このような従来のＤＣ−ＤＣコンバータとして、出力電流の時間変化率を検出して制御回路へ帰還することにより、負荷急変への応答性を改善するものが知られている（例えば特許文献１及び特許文献２）。従来のＤＣ−ＤＣコンバータの回路構成を図８に示す。従来のＤＣ−ＤＣコンバータは、入力直流電源１から入力直流電圧Ｅｉを入力され、スイッチ２とダイオード３とインダクタ４とコンデンサ５と電圧検出回路７と電流検出回路１２とパルス幅制御回路１３からなり、コンデンサ５から負荷６へ出力直流電圧Ｖｏを供給する。
【０００３】
スイッチ２はパルス幅制御回路１３からの駆動パルスに従って、所定のスイッチング周波数でオンオフ動作する。スイッチ２の１スイッチング周期におけるオン時間の占める割合を時比率δ（０＜δ＜１）とすると、出力直流電圧Ｖｏは下記の式（１）で表される。尚、ダイオード３の順方向電圧降下等は無視し、各構成要素は理想的に動作するものとした。
Ｖｏ＝δ・Ｅｉ                                                （１）
このように、スイッチ２とダイオード３とインダクタ４とコンデンサ５は、降圧型のコンバータを構成し、時比率δを調整することによって出力直流電圧Ｖｏを制御することができる。出力直流電圧Ｖｏは、電圧検出回路７によって検出され、電圧検出回路７は出力直流電圧Ｖｏと目標電圧との誤差を増幅した誤差信号を出力する。この誤差信号を入力されたパルス幅制御回路１３は、誤差をゼロに近づけるように、スイッチ２への駆動パルスのパルス幅を調整（制御）することによって、時比率δの値を制御する。これにより出力直流電圧Ｖｏは所望する電圧（目標電圧）となるように制御される。
【０００４】
さて負荷６が急激に増加もしくは減少すると、電圧検出回路７での位相補償等の応答遅れに起因するアンダーシュートもしくはオーバーシュートが出力直流電圧Ｖｏに発生する。電流検出回路１２は、この負荷６の急変に伴う出力電流の時間変化率を検出し、パルス幅制御回路１３へ信号を出力する。パルス幅制御回路１３は、電流検出回路１２からの信号により、出力電流が急増した場合にはいち早く時比率δを大きくする。このことにより、負荷６への供給電力を増やして出力直流電圧のアンダーシュートを抑制する。また、出力電流が急減した場合にはいち早く時比率δを小さくし、負荷６への供給電力を減らして出力直流電圧のオーバーシュートを抑制する。
【０００５】
特許文献１では、トランスを有する絶縁型のフォワードコンバータに上記の手段を適用し、パルス幅制御回路１３において、電圧検出回路７からの誤差信号と電流検出回路１２からの信号を比較検出する技術が開示されている。特許文献２では、カレントモードの降圧型ＤＣ−ＤＣコンバータに上記の手段を適用し、パルス幅制御回路１３においてインダクタ４の電流を検出し、電流検出回路１２からの信号をインダクタ電流の検出信号に加算したものと、電圧検出回路７からの誤差信号と比較する技術が開示されている。
【０００６】
【特許文献１】実開昭６３−１５６５８５号公報
【特許文献２】特開２００２−２８１７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のＤＣ−ＤＣコンバータの構成では、出力電流の時間変化率を検出する電流検出回路が必要である。このような電流検出回路は、負荷と直列に抵抗またはカレントトランスといった電流検出素子を挿入しなければならず、電流検出回路において電力損失が発生するという問題があった。
本発明は、ＤＣ−ＤＣコンバータの出力電流を検出することなく、出力の立上りや負荷急変といった過渡時において、出力直流電圧のオーバーシュートやアンダーシュートを抑制できる、過渡応答性の優れたＤＣ−ＤＣコンバータの提供を目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明は下記の構成を有する。本発明の１つの観点によるＤＣ−ＤＣコンバータは、入力直流電源から入力直流電圧を入力し、出力直流電圧Ｖｏを負荷へ供給するＤＣ−ＤＣコンバータであって、前記出力直流電圧を目標電圧Ｅｏに近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内（Ｅ１〜Ｅ２）にある場合には、前記出力直流電圧の時間変化率（ｄＶｏ／ｄｔ）をゼロに近づけるように動作する。
【０００９】
本発明の他の観点による上記のＤＣ−ＤＣコンバータは、前記出力直流電圧Ｖｏを時間微分する微分回路を有する。
【００１０】
本発明の別の観点による上記のＤＣ−ＤＣコンバータは、前記出力直流電圧Ｖｏと前記目標電圧Ｅｏとの誤差を増幅して誤差信号を出力する電圧検出回路と、前記誤差信号に前記微分回路の出力信号を加算する演算回路と、を更に有する。
【００１１】
本発明の別の観点による上記のＤＣ−ＤＣコンバータは、所定のスイッチング周期でスイッチングするスイッチを有するスイッチング方式のＤＣ−ＤＣコンバータであって、前記スイッチの１スイッチング周期におけるオン時間の割合である時比率δ（０＜δ＜１）を前記演算回路の出力信号に基づいて制御することにより、前記出力直流電圧を前記目標電圧に近づける。
【００１２】
本発明の別の観点による上記のＤＣ−ＤＣコンバータは、可変インピーダンス手段を有するシリーズレギュレータ方式のＤＣ−ＤＣコンバータであって、前記演算回路の出力信号に基づいて前記可変インピーダンス手段のインピーダンスを制御することにより、前記出力直流電圧を前記目標電圧に近づける。
【００１３】
本発明の別の観点による上記のＤＣ−ＤＣコンバータは、入力直流電源から入力直流電圧を入力し、出力直流電圧Ｖｏを負荷へ供給すると共に、入力電流を検出してその最大値を最大閾値以下に制限することにより過電流保護を行うＤＣ−ＤＣコンバータであって、前記出力直流電圧Ｖｏを目標電圧Ｅｏに近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内（Ｅ１〜Ｅ２）にある場合には、前記出力直流電圧の時間変化率（ｄＶｏ／ｄｔ）を用いて前記最大閾値を決定する。
【発明の効果】
【００１４】
本発明によれば、ＤＣ−ＤＣコンバータの出力電流を検出することなく、出力の立上りや負荷急変といった過渡時において、出力直流電圧のオーバーシュートやアンダーシュートを抑制できる、過渡応答性の優れたＤＣ−ＤＣコンバータを実現出来るという有利な効果が得られる。出力直流電圧が所定の電圧範囲内にない場合は、オーバーシュートやアンダーシュートを抑制しないので、例えば起動時に、出力直流電圧を従来と同様に速やかに目標電圧近傍の電圧に到達させることができる。
【００１５】
本発明に係るＤＣ−ＤＣコンバータは、出力直流電圧Ｖｏが所定の範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合、出力直流電圧Ｖｏの時間変化率を微分信号Ｖｄとしてパルス幅制御回路に出力し、誤差信号Ｖｅとのアナログ和に基づいて制御する。このことにより、過渡時に発生する出力直流電圧Ｖｏのアンダーシュートやオーバーシュートを抑制することができる。例えば、ＤＣ−ＤＣコンバータが電圧モード制御方式のＤＣ−ＤＣコンバータである場合には、いち早く時比率δ（０＜δ＜１）を変化させる。ＤＣ−ＤＣコンバータが電流モード制御方式のＤＣ−ＤＣコンバータである場合には、いち早くスイッチ電流のピーク値を変化させる。ＤＣ−ＤＣコンバータがシリーズレギュレータである場合には、いち早く入出力間インピーダンスを変化させる。出力直流電圧Ｖｏが所定の範囲外（Ｖｏ＜Ｅ１又はＶｏ＞Ｅ２）にある場合には、微分信号Ｖｄをゼロにしておき目標電圧Ｅｏまでの到達を阻害しないようにしておく。
【００１６】
本発明に係るＤＣ−ＤＣコンバータは、微分信号Ｖｄを用いて過電流保護回路の動作設定を変化させることにより、オーバーシュートを抑制することができる。出力直流電圧が所定の電圧範囲内にない場合は、オーバーシュートを抑制しないので、例えば起動時に、出力直流電圧を従来と同様に速やかに目標電圧近傍の電圧に到達させることができる。
本発明のＤＣ−ＤＣコンバータは、降圧型、昇圧型又は昇降圧型のＤＣ−ＤＣコンバータであっても良い。
【発明を実施するための最良の形態】
【００１７】
以下本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
【００１８】
《実施の形態１》
図１及び図２を用いて、実施の形態１のＤＣ−ＤＣコンバータについて説明する。図１は本発明に係る実施の形態１のＤＣ−ＤＣコンバータの構成を示す回路図である。図１に示すように、本発明に係る実施の形態１のＤＣ−ＤＣコンバータは、入力直流電源１から入力直流電圧Ｅｉが入力されており、スイッチ２、ダイオード３、インダクタ４、コンデンサ５、電圧検出回路７０、微分回路８０及びパルス幅制御回路９０が設けられている。コンデンサ５の電圧は出力直流電圧Ｖｏとして負荷６に出力される。
【００１９】
スイッチ２はパルス幅制御回路９０からの駆動パルスに従って、所定のスイッチング周波数でオンオフ動作する。スイッチ２の１スイッチング周期におけるオン時間の占める割合を時比率δ（０＜δ＜１）とすると、出力直流電圧Ｖｏは下記の式（１）で表される。尚、ダイオード３の順方向電圧降下等は無視し、各構成要素は理想的に動作するものとした。
Ｖｏ＝δ・Ｅｉ                                                （１）
このように、スイッチ２とダイオード３とインダクタ４とコンデンサ５は、降圧型のコンバータを構成し、時比率δを調整（制御）することによって出力直流電圧Ｖｏを制御することができる。
【００２０】
電圧検出回路７０は、基準電圧源７００と、出力検出抵抗７０１及び７０２と、誤差増幅器７０３と、位相補償コンデンサ７０４と、出力検出抵抗７０５、７０６及び７０７と、比較器７０８及び７０９と、ＯＲゲート７１０と、ＮチャンネルＭＯＳＦＥＴであるスイッチ７１１とを有する。
電圧検出回路７０において、出力直流電圧Ｖｏは出力検出抵抗７０１及び７０２とで分圧検出され、誤差増幅器７０３によって基準電圧源７００の基準電圧Ｅｒと比較される。誤差増幅器７０３は誤差信号Ｖｅを出力する。誤差増幅器７０３の出力端子と検出電圧を入力される反転入力端子には位相補償コンデンサ７０４が接続される。出力検出抵抗７０１及び７０２による分圧比をαとすると、誤差増幅器７０３の反転入力端子に入力される検出電圧はα・Ｖｏで表される。誤差信号Ｖｅは、検出電圧α・Ｖｏが基準電圧Ｅｒより大きくなろうとすると低下し、逆に検出電圧α・Ｖｏが基準電圧Ｅｒより小さくなろうとすると上昇する。検出電圧α・Ｖｏと基準電圧Ｅｒが等しい場合、出力直流電圧Ｖｏが目標電圧となる。この目標電圧Ｅｏは下記の式（２）で表される。
Ｅｏ＝Ｅｒ／α                                                （２）
【００２１】
また、電圧検出回路７０において、出力直流電圧Ｖｏは出力検出抵抗７０５、７０６及び７０７とで分圧検出される。抵抗７０５と抵抗７０６との接続点での分圧比をβ１とすると、検出電圧はβ１・Ｖｏで表される。抵抗７０６と抵抗７０７との接続点での分圧比をβ２とすると、検出電圧は、β２・Ｖｏで表される。分圧比β１は前述の分圧比αより大きく、分圧比β２は前述の分圧比αより小さく設定する。検出電圧β１・Ｖｏと検出電圧β２・Ｖｏは、それぞれ比較器７０８と比較器７０９によって、基準電圧源７００の基準電圧Ｅｒと比較される。比較器７０８は検出電圧β１・Ｖｏが基準電圧Ｅｒより大きいとローレベルを出力し、逆に検出電圧β１・Ｖｏが基準電圧Ｅｒより小さいとハイレベルを出力する。一方、比較器７０９は検出電圧β２・Ｖｏが基準電圧Ｅｒより大きいとハイレベルを出力し、逆に検出電圧β２・Ｖｏが基準電圧Ｅｒより小さいとローレベルを出力する。検出電圧β１・Ｖｏが基準電圧Ｅｒに等しい場合の出力直流電圧を第１の電圧Ｅ１とすると、第１の電圧Ｅ１は下記の式（３）で表される。第１の電圧Ｅ１は目標電圧Ｅｏより小さくなる。
Ｅ１＝Ｅｒ／β１（＜Ｅｏ）                                    （３）
また、検出電圧β２・Ｖｏが基準電圧Ｅｒに等しい場合の出力直流電圧を第２の電圧Ｅ２とすると、第２の電圧Ｅ２は下記の式（４）で表される。第２の電圧Ｅ２は目標電圧Ｅｏより大きくなる。
Ｅ２＝Ｅｒ／β２（＞Ｅｏ）                                    （４）
【００２２】
比較器７０８の出力と比較器７０９の出力はＯＲゲート７１０に入力され、ＯＲゲート７１０の出力はスイッチ７１１を駆動する。即ち、検出電圧β１・Ｖｏが基準電圧Ｅｒより大きく、且つ検出電圧β２・Ｖｏが基準電圧Ｅｒより小さい場合にスイッチ７１１はオフ状態となり、それ以外の場合はオン状態となる。換言すると、スイッチ７１１は、出力直流電圧Ｖｏが第１の電圧Ｅ１より大きく且つ第２の電圧Ｅ２より小さい場合（Ｅ１＜Ｖｏ＜Ｅ２）にオフ状態となり、それ以外の場合はオン状態となる。
【００２３】
微分回路８０は、演算増幅器８００と、コンデンサ８０１と、抵抗８０２とを有する。出力直流電圧Ｖｏはコンデンサ８０１を介して演算増幅器８００の反転入力端子に印加される。演算増幅器８００の非反転入力端子は接地されており、出力端子と反転入力端子には抵抗８０２が接続される。コンデンサ８０１の静電容量をＣとし、抵抗８０２の抵抗値をＲとすると、演算増幅器８００の出力端子に発生する電圧Ｖｄは、下記の式（５）で表される。
Ｖｄ＝−ＣＲ・ｄＶｏ／ｄｔ                                      （５）
即ち、出力直流電圧Ｖｏの微分値に比例した出力が得られる。従って、以後演算増幅器８００の出力Ｖｄを微分信号Ｖｄと呼ぶ。
【００２４】
尚、演算増幅器８００の反転入力端子には電圧検出回路７０のスイッチ７１１が接続されており、スイッチ７１１がオン状態にある時、演算増幅器８００の反転入力端子は接地される。このため、微分回路８０の微分信号Ｖｄが上記の式（５）のような出力直流電圧Ｖｏの微分値に比例した値を示すのは、スイッチ７１１がオフ状態の場合である。スイッチ７１１がオン状態の場合、微分回路８０の微分信号Ｖｄはゼロとなる。以上をまとめると微分回路８０が出力する微分信号Ｖｄは下記の式（６）のように表せる。
Ｖｄ＝−ＣＲ・ｄＶｏ／ｄｔ  ａｔ（Ｅ１＜Ｖｏ＜Ｅ２）
Ｖｄ＝０                    ａｔ（Ｖｏ＜Ｅ１  ｏｒ  Ｖｏ＞Ｅ２）    （６）
【００２５】
パルス幅制御回路９０は、加算回路９００と、鋸波発振回路９０１と比較器９０２とを有する。加算回路９００は誤差信号Ｖｅと微分信号Ｖｄとを入力し、それらのアナログ和であるＶｅ＋Ｖｄを出力する。鋸波発振回路９０１はスイッチング周波数ｆで増減する鋸波信号Ｖｔを出力する。比較器９０２は加算回路９００の出力Ｖｅ＋Ｖｄと鋸波信号Ｖｔとを入力し、Ｖｅ＋Ｖｄが鋸波信号Ｖｔより高い時にハイレベルとなる駆動パルスＶｇを出力する。Ｖｅ＋Ｖｄが高くなると、駆動パルスＶｇのパルス幅が広くなり、時比率δが大きくなる。逆にＶｅ＋Ｖｄが低くなると、駆動パルスＶｇのパルス幅が狭くなり、時比率δが小さくなる。
【００２６】
以上のように、出力直流電圧Ｖｏは、電圧検出回路７０によって検出され、電圧検出回路７０は出力直流電圧Ｖｏと目標電圧Ｅｏとの誤差を増幅した誤差信号Ｖｅを出力する。また、微分回路８０は、出力直流電圧Ｖｏが目標電圧Ｅｏを含む電圧範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合に微分信号Ｖｄを出力する。通常の動作においては、出力直流電圧Ｖｏ変動することなく、微分信号Ｖｄはゼロとなっている。この誤差信号Ｖｅと微分信号Ｖｄとを入力されたパルス幅制御回路９０は、誤差をゼロに近づけるように、スイッチ２への駆動パルスのパルス幅を調整（制御）することによって、時比率δを調整（制御）し、このことにより出力直流電圧Ｖｏは目標電圧Ｅｏになるように制御される。
【００２７】
さて負荷６が急激に増加もしくは減少すると、位相補償コンデンサ７０４を接続された誤差増幅器７０３での応答遅れに起因するアンダーシュートもしくはオーバーシュートが出力直流電圧に発生するが、以下に説明するように、このアンダーシュートもしくはオーバーシュートが抑制される。
微分回路８０が出力直流電圧Ｖｏの微分値即ち時間変化率を検出し、パルス幅制御回路９０へ微分信号Ｖｄを出力する。パルス幅制御回路９０は、誤差信号Ｖｅと微分信号Ｖｄとのアナログ和に基づいて駆動パルスＶｇのパルス幅を制御している。アンダーシュートの発生と同時に微分信号Ｖｄは正となってＶｅ＋Ｖｄを高くするため、パルス幅制御回路９０はいち早く時比率δを大きくする。このことにより、負荷６への供給電力を増やして出力直流電圧のアンダーシュートを抑制する。
また、オーバーシュートが発生した場合には、微分信号Ｖｄは負となってＶｅ＋Ｖｄを低くし、いち早く時比率δを小さくする。このことにより、負荷６への供給電力を減らして出力直流電圧のオーバーシュートを抑制する。以上の動作は出力直流電圧Ｖｏが所定の範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合である。
【００２８】
図２（ａ）は本発明に係る実施の形態１のＤＣ−ＤＣコンバータが出力を立ち上げる際の各部動作波形である。図２（ｂ）では、微分信号Ｖｄが無い従来のＤＣ−ＤＣコンバータが出力を立ち上げる際の各部動作波形を、比較のために示した。図２において、横軸は時間軸である。
まず、図２（ｂ）において、立ち上がってくる出力直流電圧Ｖｏが目標電圧Ｅｏに達するまでは、時比率δは最大値となっている。出力直流電圧Ｖｏが目標電圧Ｅｏを越えると、誤差信号Ｖｅは徐々に低下し始めて時比率δを小さくする。しかし負荷６への電力供給は過剰となり、オーバーシュートが発生する。発生したオーバーシュートを抑制すべく誤差信号Ｖｅは低下を続けるが、応答遅れのためにオーバーシュートが収まった後も低下を続けてしまい、負荷６への電力供給が不足してアンダーシュートが発生する。このように出力直流電圧Ｖｏが目標電圧Ｅｏに収束するまで減衰振動を繰り返す。
【００２９】
これに対し、図２（ａ）に示す本発明の実施の形態１のＤＣ−ＤＣコンバータの場合、立ち上がってくる出力直流電圧Ｖｏが第１の電圧Ｅ１に達するまで、微分信号Ｖｄはゼロであり、時比率δは最大値となっている。時刻ｔ０において出力直流電圧Ｖｏが第１の電圧Ｅ１を越えると、出力直流電圧Ｖｏは正の傾きを有するので微分信号Ｖｄは負の値を出力し、時比率δを小さくする。このため出力直流電圧Ｖｏの上昇斜度は緩和される。やがて出力直流電圧Ｖｏが目標電圧Ｅｏを越えてオーバーシュートが発生するが、出力直流電圧Ｖｏの上昇斜度は緩和されているので、オーバーシュートも抑制される。逆にアンダーシュート発生時においては、微分信号Ｖｄは正の値を出力し、時比率δを大きくする。このため出力直流電圧Ｖｏの下降斜度は緩和され、アンダーシュートも抑制される。その結果、出力直流電圧Ｖｏが目標電圧Ｅｏに早く収束する。
【００３０】
以上のように、本実施の形態１によれば、出力直流電圧Ｖｏが所定の範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合、微分回路８０が出力直流電圧Ｖｏの微分値即ち時間変化率を微分信号Ｖｄとしてパルス幅制御回路９０に出力する。パルス幅制御回路９０は、微分信号Ｖｄと誤差信号Ｖｅとのアナログ和に基づいて駆動パルスＶｇのパルス幅を制御しているので、アンダーシュートやオーバーシュートが発生した場合には、いち早く時比率δを変化させて抑制する。出力直流電圧Ｖｏが所定の範囲外（Ｖｏ＜Ｅ１、又はＶｏ＞Ｅ２）にある場合には、微分信号Ｖｄをゼロにしておき目標電圧Ｅｏまでの到達を阻害しないようにしておく。
【００３１】
《実施の形態２》
図３〜５を用いて、実施の形態２のＤＣ−ＤＣコンバータについて説明する。図３は本発明に係る実施の形態２のＤＣ−ＤＣコンバータの構成を示す回路図である。実施の形態１で示したＤＣ−ＤＣコンバータは、電圧モードと呼ばれる制御方式を適用したものであった。これに対し、実施の形態２のＤＣ−ＤＣコンバータは、電流モードと呼ばれる制御方式を適用したものである。図３において、図１に示した実施の形態１のＤＣ−ＤＣコンバータと同様の構成要素については、同一の符号を付け、その説明を省略する。図１の構成と異なるのは、電圧検出回路７１とパルス幅制御回路９１の構成である。
【００３２】
電圧検出回路７１は、基準電圧源７００と、出力検出抵抗７２１、７２２、７２３及び７２４と、誤差増幅器７２５と、抵抗７２６とコンデンサ７２７の直列回路からなる積分回路と、比較器７０８及び７０９と、ＯＲゲート７１０と、ＮチャンネルＭＯＳＦＥＴであるスイッチ７１１とを有する。
電圧検出回路７１において、出力直流電圧Ｖｏは出力検出抵抗７２１、７２２、７２３及び７２４とで分圧検出される。このうち、抵抗７２２と抵抗７２３との接続点が誤差増幅器７２５によって基準電圧源７００の基準電圧Ｅｒと比較される。誤差増幅器７２５は誤差信号Ｖｅを出力する。誤差増幅器７２５の出力端子には抵抗７２６とコンデンサ７２７の直列回路からなる積分回路が接続され、高周波利得を低減する。
【００３３】
抵抗７２２と抵抗７２３との接続点の分圧比をαとすると、誤差増幅器７２５の反転入力端子に入力される検出電圧はα・Ｖｏで表される。検出電圧α・Ｖｏが基準電圧Ｅｒより大きくなろうとすると誤差信号Ｖｅは低下し、逆に検出電圧α・Ｖｏが基準電圧Ｅｒより小さくなろうとすると誤差信号Ｖｅは上昇する。検出電圧α・Ｖｏと基準電圧Ｅｒが等しい場合、出力直流電圧Ｖｏは目標電圧となる。この目標電圧Ｅｏは下記の式（２）で表される。
Ｅｏ＝Ｅｒ／α                                                （２）
【００３４】
また、抵抗７２１と抵抗７２２との接続点での分圧比をβ１とすると、検出電圧はβ１・Ｖｏで表される。抵抗７２３と抵抗７２４との接続点での分圧比をβ２とすると、検出電圧は、β２・Ｖｏで表される。検出電圧β１・Ｖｏと検出電圧β２・Ｖｏは、それぞれ比較器７０８と比較器７０９によって、基準電圧源７００の基準電圧Ｅｒと比較される。検出電圧β１・Ｖｏが基準電圧Ｅｒに等しい場合の出力直流電圧を第１の電圧Ｅ１とすると、第１の電圧Ｅ１は下記の式（３）で表される。第１の電圧Ｅ１は目標電圧Ｅｏより小さくなる。
Ｅ１＝Ｅｒ／β１（＜Ｅｏ）                                    （３）
また、検出電圧β２・Ｖｏが基準電圧Ｅｒに等しい場合の出力直流電圧を第２の電圧Ｅ２とすると、第２の電圧Ｅ２は下記の式（４）で表される。第２の電圧Ｅ２は目標電圧Ｅｏより大きくなる。
Ｅ２＝Ｅｒ／β２（＞Ｅｏ）                                    （４）
【００３５】
比較器７０８の出力と比較器７０９の出力はＯＲゲート７１０に入力され、ＯＲゲート７１０の出力はスイッチ７１１を駆動する。この構成は前述の実施の形態１のＤＣ−ＤＣコンバータの構成と同様である。
また、微分回路８０の構成は同様であるので、微分回路８０が出力する微分信号Ｖｄは下記の式（６）のように表せる。
Ｖｄ＝−ＣＲ・ｄＶｏ／ｄｔ  ａｔ（Ｅ１＜Ｖｏ＜Ｅ２）
Ｖｄ＝０                    ａｔ（Ｖｏ＜Ｅ１  ｏｒ  Ｖｏ＞Ｅ２）    （６）
【００３６】
パルス幅制御回路９１は、加算回路９００と、パルス発振回路９１１と比較器９１２と、電流検出回路９１３と、フリップフロップ９１４とを有する。加算回路９００は、誤差信号Ｖｅと微分信号Ｖｄとを入力し、それらのアナログ和であるＶｅ＋Ｖｄを比較器９１２に出力する。電流検出回路９１３はスイッチ２に流れるスイッチ電流を検出し、スイッチ電流に比例した電流信号Ｖｉを出力する。比較器９１２は、加算回路９００の出力Ｖｅ＋Ｖｄと電流検出回路９１３からの電流信号Ｖｉとを入力し、電流信号ＶｉがＶｅ＋Ｖｄより高くなるとリセットパルスをフリップフロップ９１４に出力する。パルス発振回路９１１はスイッチング周波数ｆのセットパルスを出力する。
【００３７】
フリップフロップ９１４は、パルス発振回路９１１からのセットパルスを受けるとハイレベルとなり、比較器９１２からの出力パルスを受けるとローレベルとなる駆動パルスＶｇを出力する。Ｖｅ＋Ｖｄが低くなると、スイッチ電流のピーク値を低減させるように駆動パルスのパルス幅が小さくなる。即ち、時比率δが小さくなり、負荷６への電力供給を抑える。逆にＶｅ＋Ｖｄが高くなると、スイッチ電流のピーク値を上昇させるように駆動パルスのパルス幅が大きくなる。即ち、時比率δが大きくなり、負荷６への電力供給を大きくする。
【００３８】
以上のように、出力直流電圧Ｖｏは、電圧検出回路７１によって検出され、電圧検出回路７１は出力直流電圧Ｖｏと目標電圧Ｅｏとの誤差を増幅した誤差信号Ｖｅを出力する。また、微分回路８０は、出力直流電圧Ｖｏが目標電圧Ｅｏを含む電圧範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合に微分信号Ｖｄを出力する。通常の動作においては、出力直流電圧Ｖｏは変動することなく、微分信号Ｖｄはゼロとなっている。
この誤差信号Ｖｅと微分信号Ｖｄとを入力されたパルス幅制御回路９１は、誤差をゼロに近づけるように、スイッチ２に流れるスイッチ電流のピーク値を調整（制御）することによって、出力直流電圧Ｖｏは目標電圧Ｅｏになるように制御される。
【００３９】
さて負荷６が急激に増加もしくは減少すると、誤差増幅器７２５での応答遅れに起因するアンダーシュートもしくはオーバーシュートが出力直流電圧に発生するが、以下に説明するように、このアンダーシュートもしくはオーバーシュートが抑制される。
微分回路８０が出力直流電圧Ｖｏの微分値即ち時間変化率を検出し、パルス幅制御回路９１に微分信号Ｖｄを出力する。パルス幅制御回路９１は、誤差信号Ｖｅと微分信号Ｖｄとのアナログ和に基づいて駆動パルスＶｇのパルス幅を制御している。アンダーシュートの発生と同時に微分信号Ｖｄは正となってＶｅ＋Ｖｄを高くするため、パルス幅制御回路９１はいち早くスイッチ電流のピーク値を大きくする。このことにより、負荷６への供給電力を増やして出力直流電圧のアンダーシュートを抑制する。
また、オーバーシュートが発生した場合には、微分信号Ｖｄは負となってＶｅ＋Ｖｄを低くし、いち早くスイッチ電流のピーク値を小さくする。このことにより、負荷６への供給電力を減らして出力直流電圧のオーバーシュートを抑制する。以上の動作は出力直流電圧Ｖｏが所定の範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合である。
【００４０】
図４（ａ）は本発明に係る実施の形態２のＤＣ−ＤＣコンバータが出力を立ち上げる際の各部動作波形である。図４（ｂ）では、微分信号Ｖｄが無い従来のＤＣ−ＤＣコンバータが出力を立ち上げる際の各部動作波形を、比較のために示した。図４において、横軸は時間軸である。
まず、図４（ｂ）において、立ち上がってくる出力直流電圧Ｖｏが目標電圧Ｅｏに達するまでは、スイッチ電流のピーク値は最大値となっている。出力直流電圧Ｖｏが目標電圧Ｅｏを越えると、誤差信号Ｖｅは徐々に低下し始めてスイッチ電流のピーク値を小さくする。しかし負荷６への電力供給は過剰となり、オーバーシュートが発生する。発生したオーバーシュートを抑制すべく誤差信号Ｖｅは低下を続けるが、応答遅れのためにオーバーシュートが収まった後も低下を続けてしまい、負荷６への電力供給が不足してアンダーシュートが発生する。このように出力直流電圧Ｖｏが目標電圧Ｅｏに収束するまで減衰振動を繰り返す。
【００４１】
これに対し、図４（ａ）に示す本発明の実施の形態２のＤＣ−ＤＣコンバータの場合、立ち上がってくる出力直流電圧Ｖｏが第１の電圧Ｅ１に達するまで、微分信号Ｖｄはゼロであり、スイッチ電流のピーク値は最大値となっている。時刻ｔ０において出力直流電圧Ｖｏが第１の電圧Ｅ１を越えると、出力直流電圧Ｖｏは正の傾きを有するので微分信号Ｖｄは負の値を出力し、スイッチ電流のピーク値を小さくする。このため出力直流電圧Ｖｏの上昇斜度は緩和される。やがて出力直流電圧Ｖｏが目標電圧Ｅｏを越えてオーバーシュートが発生するが、出力直流電圧Ｖｏの上昇斜度は緩和されているので、オーバーシュートも抑制される。逆にアンダーシュート発生時においては、微分信号Ｖｄは正の値を出力し、スイッチ電流のピーク値を大きくする。このため出力直流電圧Ｖｏの下降斜度は緩和され、アンダーシュートも抑制される。その結果、出力直流電圧Ｖｏが目標電圧Ｅｏに早く収束する。
【００４２】
以上のように、本実施の形態２によれば、出力直流電圧Ｖｏが所定の範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合、微分回路８０が出力直流電圧Ｖｏの微分値即ち時間変化率を微分信号Ｖｄとしてパルス幅制御回路９１へ出力し、誤差信号Ｖｅとのアナログ和に基づいてスイッチ電流のピーク値を調整するので、アンダーシュートやオーバーシュートが発生した場合には、いち早くスイッチ電流のピーク値を変化させて抑制する。出力直流電圧Ｖｏが所定の範囲外（Ｖｏ＜Ｅ１又はＶｏ＞Ｅ２）にある場合には、微分信号Ｖｄをゼロにしておき目標電圧Ｅｏまでの到達を阻害しないようにしておく。
【００４３】
実施の形態１及び実施の形態２では、制御回路として電圧モードと電流モードといった差異はあるものの、いずれも降圧型のＤＣ−ＤＣコンバータについて説明してきた。しかしながら本発明は、出力直流電圧Ｖｏの時間変化率を誤差信号に加算することによって、過渡時における出力直流電圧Ｖｏのオーバーシュート及びアンダーシュートを抑制するものであり、降圧型のＤＣ−ＤＣコンバータに限定されるものではない。昇圧型や昇降圧型といった他の方式のＤＣ−ＤＣコンバータや、シリーズレギュレータにも適用可能である。
【００４４】
図５は電流モード制御方式の昇圧コンバータに本発明を適用したＤＣ−ＤＣコンバータの回路構成図である。図５において、入力直流電源１は入力直流電圧Ｅｉを出力し、スイッチ２０とダイオード３０とインダクタ４０とコンデンサ５と電圧検出回路７１と微分回路８０とパルス幅制御回路９１からなり、コンデンサ５から負荷６へ出力直流電圧Ｖｏを供給するＤＣ−ＤＣコンバータである。
スイッチ２０はパルス幅制御回路９１からの駆動パルスに従って、所定のスイッチング周波数でオンオフ動作する。スイッチ２０の１スイッチング周期におけるオン時間の占める割合を時比率δとすると、出力直流電圧Ｖｏは下記の式（７）で表される。尚、ダイオード３０の順方向電圧降下等は無視し、各構成要素は理想的に動作するものとした。
Ｖｏ＝Ｅｉ／（１−δ）                                        （７）
このように、スイッチ２０とダイオード３０とインダクタ４０とコンデンサ５は、昇圧型のコンバータを構成し、時比率δを調整（制御）することによって出力直流電圧Ｖｏを制御することができる。目標電圧Ｅｏは上記の式（２）で表される。
【００４５】
電圧検出回路７１と微分回路８０とパルス幅制御回路９１の構成と動作は、前述の図３に示した電流モード制御方式の降圧型コンバータと同様である。出力直流電圧Ｖｏは、電圧検出回路７１によって検出され、電圧検出回路７１は出力直流電圧Ｖｏと目標電圧Ｅｏとの誤差を増幅した誤差信号Ｖｅを出力する。また、微分回路８０は、出力直流電圧Ｖｏが目標電圧Ｅｏを含む電圧範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合に微分信号Ｖｄを出力する。通常の動作においては、出力直流電圧Ｖｏは変動することなく、微分信号Ｖｄはゼロとなっている。
この誤差信号Ｖｅと微分信号Ｖｄを入力されたパルス幅制御回路９１は、誤差をゼロに近づけるように、スイッチ２に流れるスイッチ電流のピーク値を調整（制御）する。これによって、出力直流電圧Ｖｏは目標電圧Ｅｏになるように制御される。
【００４６】
出力直流電圧Ｖｏが所定の範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合、微分回路８０が出力直流電圧Ｖｏの微分値即ち時間変化率を微分信号Ｖｄとしてパルス幅制御回路９１に出力する。パルス幅制御回路９１は、微分信号Ｖｄと誤差信号Ｖｅとのアナログ和に基づいてスイッチ電流のピーク値を調整するので、アンダーシュートやオーバーシュートが発生した場合には、いち早くスイッチ電流のピーク値を変化させて抑制する。
【００４７】
図３及び図５の回路を合成し、降圧回路（図３）が動作するモードと昇圧回路（図５）が動作するモードとを自動的に切り換える所定の切り換え回路を付加することにより、本発明を適用した昇降圧型ＤＣ−ＤＣコンバータを実現できる。
尚、実施の形態１及び実施の形態２のようなスイッチング方式のＤＣ−ＤＣコンバータの場合、出力直流電圧Ｖｏにはスイッチング周波数に同期した出力リップル電圧が重畳される。微分回路がこの出力リップルによる変化にまで応答しないように、スイッチング周波数に余裕を持って高周波利得を低減しておく必要がある。
【００４８】
《実施の形態３》
図６を用いて、実施の形態３のＤＣ−ＤＣコンバータについて説明する。実施の形態３のＤＣ−ＤＣコンバータは、シリーズレギュレータである。図６は本発明に係る実施の形態３のシリーズレギュレータの回路構成図である。図６において、入力直流電源１は入力直流電圧Ｅｉを出力し、ＮＰＮトランジスタ２１（可変インピーダンス手段を構成する。）のコレクタ−エミッタを介して出力直流電圧Ｖｏがコンデンサ５から負荷６へ供給される。目標電圧Ｅｏは上記の式（２）で表される。
ＮＰＮトランジスタ２１のベースには入力直流電圧Ｅｉから抵抗２２を介してベース電流が供給され、このベース電流はさらに抵抗２３を介して加算回路９００に接続される。
【００４９】
電圧検出回路７０及び微分回路８０の構成と動作は図１に示した実施の形態１のＤＣ−ＤＣコンバータのものと同様である。出力直流電圧Ｖｏは電圧検出回路７０によって検出され、電圧検出回路７０は出力直流電圧Ｖｏと目標電圧Ｅｏとの誤差を増幅した誤差信号Ｖｅを出力する。また、微分回路８０は、出力直流電圧Ｖｏが目標電圧Ｅｏを含む電圧範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合に微分信号Ｖｄを出力する。通常の動作においては、出力直流電圧Ｖｏは変動することなく、微分信号Ｖｄはゼロとなっている。
加算回路９００からの出力は、誤差をゼロに近づけるように、トランジスタ２１へのベース電流を調整（制御）し、トランジスタ２１のコレクタ−エミッタ間のインピーダンスを制御する。このことにより出力直流電圧Ｖｏは目標電圧Ｅｏになるように制御される。
【００５０】
出力直流電圧Ｖｏが所定の範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合、微分回路８０が出力直流電圧Ｖｏの微分値即ち時間変化率を微分信号Ｖｄとして出力する。加算回路９００は、微分信号Ｖｄと誤差信号Ｖｅとのアナログ和に基づいてトランジスタ２１へのベース電流を調整しているので、アンダーシュートやオーバーシュートが発生した場合には、いち早くトランジスタ２１のコレクタ−エミッタ間のインピーダンスを変化させて抑制することができる。
【００５１】
《実施の形態４》
図７を用いて、実施の形態４のＤＣ−ＤＣコンバータについて説明する。実施の形態１から実施の形態３のＤＣ−ＤＣコンバータは、出力直流電圧Ｖｏの時間変化率を示す微分信号Ｖｄを誤差増幅器の出力である誤差信号Ｖｅに加算することによって、アンダーシュートやオーバーシュートへの応答を高速化した。しかしながら、負荷６への致命的なストレスを回避するため、オーバーシュートのみを抑制できればよいような場合には、微分信号Ｖｄを用いて過電流保護回路を動作させてもよい。
【００５２】
図７（ａ）は、本発明の実施の形態４のＤＣ−ＤＣコンバータの回路構成図である。図７（ａ）において、図３に示した実施の形態２のＤＣ−ＤＣコンバータと同様の構成要素については、同一の符号を付け、その説明は省略する。図３の構成と異なるのは、パルス幅制御回路９２の構成である。目標電圧Ｅｏは上記の式（２）で表される。
パルス幅制御回路９２は、図７（ａ）に示すように、加算回路９００と、パルス発振回路９１１と、電流検出回路９１３と、フリップフロップ９１４と、電圧源９２１と、比較器９２２と、クランプ回路９２３とを有する。電圧検出回路７１から出力された誤差信号Ｖｅは、比較器９２２の第１の反転入力端子に印加される。微分回路８０から出力された微分信号Ｖｄは、クランプ回路９２３に入力され、クランプ回路９２３は信号Ｖｄ１を出力する。クランプ回路９２３は、微分信号Ｖｄが正値の場合はそれをゼロにクランプしてゼロレベルの信号Ｖｄ１を出力し、微分信号Ｖｄが負値の場合は微分信号Ｖｄを所定の比率で分圧した負値の信号Ｖｄ１を出力する機能を有する。
【００５３】
電圧源９２１は、最大ピーク電流を設定するための電圧Ｅｃｌを出力する。信号Ｖｄ１と電圧Ｅｃｌは加算回路９００に入力され、それらのアナログ和（Ｖｄ１＋Ｅｃｌ）は比較器９２２の第２の反転入力端子に印加される。
電流検出回路９１３は、スイッチ２に流れるスイッチ電流を検出し、スイッチ電流に比例した電流信号Ｖｉを出力する。比較器９２２の非反転入力端子には、電流検出回路９１３からの電流信号Ｖｉが入力される。
比較器９２２は、電流信号ＶｉがＶｅもしくは（Ｖｄ１＋Ｅｃｌ）より高くなるとリセットパルスをフリップフロップ９１４へ出力する。フリップフロップ９１４は、パルス発振回路９１１からのセットパルスを受けるとハイレベルとなり、比較器９２２からのリセットパルスを受けるとローレベルとなる駆動パルスＶｇを出力する。
【００５４】
電流信号Ｖｉが加算回路９００の出力（Ｖｄ１＋Ｅｃｌ）より低い通常動作においては、例えば誤差信号Ｖｅが低くなると、スイッチ電流のピーク値を低減させるように駆動パルスのパルス幅が小さくなる。即ち、時比率δが小さくなり、負荷６への電力供給を抑える。
逆に誤差信号Ｖｅが高くなると、スイッチ電流のピーク値を上昇させるように駆動パルスのパルス幅が大きくなる。即ち、時比率δが大きくなり、負荷６への電力供給を大きくする。
一方、負荷６が急な変化をしない状態においては、出力直流電圧Ｖｏの時間変化率、即ち微分信号Ｖｄはゼロであるので、加算回路９００の出力（Ｖｄ１＋Ｅｃｌ）は電圧Ｅｃｌである。負荷６が許容値以上に重くなって電流信号Ｖｉが電圧Ｅｃｌに至ると、比較器９２２はフリップフロップ９１４へリセットパルスを出力し、駆動パルスＶｇをローレベルとしてスイッチ２をオフ状態にする。このように、スイッチ２に流れる電流のピーク値に上限を設定することにより、ＤＣ−ＤＣコンバータの過電流保護を行う。
【００５５】
図７（ｂ）にクランプ回路９２３の構成を示す。クランプ回路９２３において、Ｖｃｃは回路電源電圧である。入力された微分信号Ｖｄは抵抗２３０を介して、信号Ｖｄ１として出力される。信号Ｖｄ１はＮＰＮトランジスタ２３１のエミッタに印加される。ＮＰＮトランジスタ２３１のコレクタとベースは、ＮＰＮトランジスタ２３３のベースに接続されるとともに抵抗２３２を介して電流を供給される。ＮＰＮトランジスタ２３３のエミッタは接地され、コレクタはＰＮＰトランジスタ２３４に接続される。ＰＮＰトランジスタ２３４は、ＰＮＰトランジスタ２３５とカレントミラーを構成し、ＰＮＰトランジスタ２３５は抵抗２３６及びＮＰＮトランジスタ２３７へベース電流を供給するように接続される。ＮＰＮトランジスタ２３７はオン状態になると信号Ｖｄ１をゼロレベルに短絡する。
【００５６】
以上のような構成により、クランプ回路９２３においては、信号Ｖｄ、即ちＮＰＮトランジスタ２３１のエミッタが正の値になろうとすると、ＮＰＮトランジスタ２３１がオフ状態となってＮＰＮトランジスタ２３３がオン状態となる。このため、カレントミラーを構成するＰＮＰトランジスタ２３４と２３５がオン状態となり、ＮＰＮトランジスタ２３７にベース電流を供給する。従ってＮＰＮトランジスタ２３７がオン状態となって信号Ｖｄ１をゼロに短絡する。
逆に、信号Ｖｄが負の値になろうとすると、ＮＰＮトランジスタ２３１がオン状態となってＮＰＮトランジスタ２３３がオフ状態となる。出力信号Ｖｄ１は、微分信号Ｖｄが電源電圧Ｖｃｃから抵抗２３２と抵抗２３０で分圧された負の値を示す。
【００５７】
さて負荷６が急激に減少すると、応答遅れに起因するオーバーシュートが出力直流電圧に発生しようとするが、以下に説明するようにこのオーバーシュートは抑制される。
微分回路８０が出力直流電圧Ｖｏの微分値即ち時間変化率を検出し、微分信号Ｖｄを出力する。この微分信号Ｖｄはクランプ回路９２３を介して、加算回路９００で電圧Ｅｃｌに加算される。微分信号Ｖｄは負の値を示すので、加算回路９００の出力（Ｅｃｌ＋Ｖｄ１）は、電圧Ｅｃｌより低い値となる。出力直流電圧Ｖｏの時間変化率が大きい、即ち信号Ｖｄ１の絶対値が大きいほど加算回路９００の出力（Ｅｃｌ＋Ｖｄ１）は低くなり、誤差信号Ｖｅを下回る。比較器９２２は、電流信号Ｖｉが誤差信号Ｖｅより低くなった（Ｅｃｌ＋Ｖｄ１）に達することにより、駆動パルスＶｇを立ち下げてスイッチ２をオフ状態とする。このことにより、負荷６への供給電力を減らして出力直流電圧のオーバーシュートを抑制する。
【００５８】
出力直流電圧Ｖｏにアンダーシュートが発生した場合は、微分回路８０は正値の微分信号Ｖｄを出力する。クランプ回路９２３は正値の微分信号Ｖｄをゼロレベルにクランプする。加算回路９００の出力電圧はＥｃｌになる。この場合、実施の形態４のＤＣ−ＤＣコンバータの動作は、出力直流電圧Ｖｏのアンダーシュートの影響を受けない。
【００５９】
以上のように、本実施の形態４によれば、出力直流電圧Ｖｏが所定の範囲内（Ｅ１＜Ｖｏ＜Ｅ２）にある場合、微分回路８０は出力直流電圧Ｖｏの微分値即ち時間変化率を微分信号Ｖｄとしてクランプ回路９２３に出力する。パルス幅制御回路９２は、クランプ回路９２３の出力信号Ｖｄ１と過電流設定電圧Ｅｃｌとのアナログ和に基づいて、スイッチ電流のピーク値を調整（制御）するので、出力直流電圧Ｖｏにオーバーシュートが発生した場合には、いち早くスイッチ電流のピーク値を低減させてそのオーバーシュートを抑制することができる。出力直流電圧Ｖｏが所定の範囲外（Ｖｏ＜Ｅ１又はＶｏ＞Ｅ２）にある場合には、微分信号Ｖｄをゼロにしておき目標電圧Ｅｏまでの到達を阻害しないようにしておく。
【産業上の利用可能性】
【００６０】
本発明の電源装置は、例えばパーソナルコンピュータ等の様々な機器の電源装置として有用である。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態１におけるＤＣ−ＤＣコンバータの構成を示す回路図
【図２】本発明の実施の形態１におけるＤＣ−ＤＣコンバータの動作を示す波形図
【図３】本発明の実施の形態２におけるＤＣ−ＤＣコンバータの構成を示す回路図
【図４】本発明の実施の形態２におけるＤＣ−ＤＣコンバータの動作を示す波形図
【図５】本発明の実施の形態２における他のＤＣ−ＤＣコンバータの構成を示す回路図
【図６】本発明の実施の形態３におけるシリーズレギュレータの構成を示す回路図
【図７】本発明の実施の形態４におけるＤＣ−ＤＣコンバータの構成を示す回路図
【図８】従来のＤＣ−ＤＣコンバータの構成を示す回路図
【符号の説明】
【００６２】
１                      入力直流電源
２、２０、７１１        スイッチ
３、３０                ダイオード
４、４０                インダクタ
５、７０４、８０１      コンデンサ
６                      負荷
２１、２３１、２３３、２３７          ＮＰＮトランジスタ
２２、２３、８０２、２３０、２３２、２３６、７０１、７０２、７０５、７０６、７０７      抵抗
７０、７１、７          電圧検出回路
８０                    微分回路
９０、９１、９２、１３  パルス幅制御回路
２３４、２３５          ＰＮＰトランジスタ
７００                  基準電圧源
７０３                  誤差増幅器
７０８、７０９、９０２、９１２、９２２      比較器
７１０                  ＯＲゲート
８００                  演算増幅器
９００                  加算回路
９０１                  鋸波発振回路
９１１                  パルス発振回路
９１３、１２            電流検出回路
９１４                  フリップフロップ
９２１                  電圧源
９２３                  クランプ回路
【図１】
2005045942.tif 000003
【図２】
2005045942.tif 000004
【図３】
2005045942.tif 000005
【図４】
2005045942.tif 000006
【図５】
2005045942.tif 000007
【図６】
2005045942.tif 000008
【図７】
2005045942.tif 000009
【図８】
2005045942.tif 000010