(57)【要約】【課題】ｎ値の多値信号に基づいて、クロック毎に必ずレベル段階が変化しクロック再生が容易なｎ＋１値の多値信号を、簡単な回路構成で得る。【解決手段】ラッチ回路１０５，１０７、加算器１０６及び比較器１０８により、ｎ値の多値信号を構成するｍビットのデータＭから、クロック毎に必ずレベル段階が変化しクロック再生が容易な、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡを取得する。比較器１０８はｍビットのデータＭの現在の値Ｍtとｍ＋１ビットのデータＡの１クロック前の値Ａt-1とを比較し、０または１のデータを加算器１０６に供給する。加算器１０６はｍ＋１ビットのデータＡの現在の値Ａtを出力する。Ｍt＜Ａt-1であるとき、Ｍtがそのままｍ＋１ビットのデータＡの現在の値Ａtとなり、Ｍt≧Ａt-1であるとき、Ｍtに１が加算されてｍ＋１ビットのデータＡの現在の値Ａtとなる。【選択図】        図１
2005236682.tif 000002
【特許請求の範囲】
【請求項１】
ｎ個（ｎは２以上の整数）のレベル段階を持つｎ値の多値信号に基づいて、ｎ＋１個のレベル段階を持つｎ＋１値の多値信号を得る多値変調装置であって、
上記ｎ値の多値信号の現在のレベル段階である第１のレベル段階と上記ｎ＋１値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較するレベル段階比較手段と、
上記レベル段階比較手段の比較結果に基づき、上記第１のレベル段階が上記第２のレベル段階より小さいとき該第１のレベル段階を上記ｎ＋１値の多値信号の現在のレベル段階とし、上記第１のレベル段階が上記第２のレベル段階と同じあるいは上記第２のレベル段階より大きいとき該第１のレベル段階より１つ大きいレベル段階を上記ｎ＋１値の多値信号の現在のレベル段階とするレベル段階決定手段と
を備えることを特徴とする多値変調装置。
【請求項２】
ｎ個（ｎは２以上の整数）のレベル段階を持つｎ値の多値信号に基づいて、ｎ＋１個のレベル段階を持つｎ＋１値の多値信号を得る多値変調方法であって、
上記ｎ値の多値信号の現在のレベル段階である第１のレベル段階と上記ｎ＋１値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較する第１のステップと、
上記第１のステップの比較結果に基づき、上記第１のレベル段階が上記第２のレベル段階より小さいとき該第１のレベル段階を上記ｎ＋１値の多値信号の現在のレベル段階とし、上記第１のレベル段階が上記第２のレベル段階と同じあるいは上記第２のレベル段階より大きいとき該第１のレベル段階より１つ大きいレベル段階を上記ｎ＋１値の多値信号の現在のレベル段階とする第２のステップと
を備えることを特徴とする多値変調方法。
【請求項３】
ｎ個（ｎは２以上の整数）のレベル段階を持つｎ値の多値信号に基づいてｎ＋１個のレベル段階を持つｎ＋１値の多値信号を得る多値変調手段と、
上記多値変調手段で得られる上記ｎ＋１値の多値信号に基づいて発光素子を駆動する駆動手段とを備え、
上記多値変調手段は、
上記ｎ値の多値信号の現在のレベル段階である第１のレベル段階と上記ｎ＋１値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較するレベル段階比較手段と、
上記レベル段階比較手段の比較結果に基づき、上記第１のレベル段階が上記第２のレベル段階より小さいとき該第１のレベル段階を上記ｎ＋１値の多値信号の現在のレベル段階とし、上記第１のレベル段階が上記第２のレベル段階と同じあるいは上記第２のレベル段階より大きいとき該第１のレベル段階より１つ大きいレベル段階を上記ｎ＋１値の多値信号の現在のレベル段階とするレベル段階決定手段とを有する
ことを特徴とする光送信装置。
【請求項４】
２m値（ｍは１以上の変数）の多値信号を構成するｍビットのデータに基づいて、２m＋１値の多値信号を構成するｍ＋１ビットのデータを得る多値変調装置であって、
上記ｍビットのデータの現在の値である第１の値と上記ｍ＋１ビットのデータの１クロック前の値である第２の値とを比較するデータ値比較手段と、
上記データ値比較手段の比較結果に基づき、上記第１の値が上記第２の値より小さいとき上記第１の値をそのまま上記ｍ＋１ビットのデータの現在の値とし、上記第１の値が上記第２の値と同じあるいは上記第２の値より大きいとき上記第１の値に１を加算して上記ｍ＋１ビットのデータの現在の値とする演算手段と
を備えることを特徴とする多値変調装置。
【請求項５】
入力シリアルデータを上記ｍビットのデータに変換するデータ変換手段を、さらに備える
ことを特徴とする請求項４に記載の多値変調装置。
【請求項６】
２m値（ｍは１以上の変数）の多値信号を構成するｍビットのデータに基づいて、２m＋１値の多値信号を構成するｍ＋１ビットのデータを得る多値変調方法であって、
上記ｍビットのデータの現在の値である第１の値と上記ｍ＋１ビットのデータの１クロック前の値である第２の値とを比較する第１のステップと、
上記第１のステップの比較結果に基づき、上記第１の値が上記第２の値より小さいとき上記第１の値をそのまま上記ｍ＋１ビットのデータの現在の値とし、上記第１の値が上記第２の値と同じあるいは上記第２の値より大きいとき上記第１の値に１を加算して上記ｍ＋１ビットのデータの現在の値とする第２のステップと
を備えることを特徴とする多値変調方法。
【請求項７】
ｎ個（ｎは２以上の整数）のレベル段階を持つｎ値の多値信号に基づいてｎ＋１個のレベル段階を持つｎ＋１値の多値信号を得る多値変調手段と、
上記多値変調手段で得られる上記ｎ＋１値の多値信号に基づいて発光素子を駆動する駆動手段とを備え、  
上記ｎ値の多値信号はｍビット（ｍは１以上の整数）のデータで構成され、上記ｎ＋１値の多値信号はｍ＋１ビットのデータで構成され、
上記多値変調手段は、
上記ｍビットのデータの現在の値である第１の値と上記ｍ＋１ビットのデータの１クロック前の値である第２の値とを比較するデータ値比較手段と、
上記データ値比較手段の比較結果に基づき、上記第１の値が上記第２の値より小さいとき上記第１の値をそのまま上記ｍ＋１ビットのデータの現在の値とし、上記第１の値が上記第２の値と同じあるいは上記第２の値より大きいとき上記第１の値に１を加算して上記ｍ＋１ビットのデータの現在の値とする演算手段とを有する
ことを特徴とする光送信装置。
【請求項８】
入力シリアルデータを上記ｍビットのデータに変換するデータ変換手段を、さらに備える
ことを特徴とする請求項７に記載の光送信装置。
【請求項９】
ｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号に基づいて、ｎ個のレベル段階を持つｎ値の多値信号を得る多値復調装置であって、
上記ｎ＋１値の多値信号の現在のレベル段階である第１のレベル段階と上記ｎ値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較するレベル段階比較手段と、
上記レベル段階比較手段の比較結果に基づき、上記第１のレベル段階が上記第２のレベル段階より大きいとき該第１のレベル段階より１つ小さいレベル段階を上記ｎ値の多値信号の現在のレベル段階とし、上記第１のレベル段階が上記第２のレベル段階と同じあるいは上記第２のレベル段階より小さいとき該第１のレベル段階を上記ｎ値の多値信号の現在のレベル段階とするレベル段階決定手段と
を備えることを特徴とする多値復調装置。
【請求項１０】
ｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号に基づいて、ｎ個のレベル段階を持つｎ値の多値信号を得る多値復調方法であって、
上記ｎ＋１値の多値信号の現在のレベル段階である第１のレベル段階と上記ｎ値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較する第１のステップと、
上記第１のステップの比較結果に基づき、上記第１のレベル段階が上記第２のレベル段階より大きいとき該第１のレベル段階より１つ小さいレベル段階を上記ｎ値の多値信号の現在のレベル段階とし、上記第１のレベル段階が上記第２のレベル段階と同じあるいは上記第２のレベル段階より小さいとき該第１のレベル段階を上記ｎ値の多値信号の現在のレベル段階とする第２のステップと
を備えることを特徴とする多値復調方法。
【請求項１１】
受光素子の出力信号に基づいてｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号を得る多値信号取得手段と、
上記多値信号取得手段で得られる上記ｎ＋１値の多値信号に基づいてｎ個のレベル段階を持つｎ値の多値信号を得る多値復調手段とを備え、
上記多値復調手段は、
上記ｎ＋１値の多値信号の現在のレベル段階である第１のレベル段階と上記ｎ値の多値信号の１クロック前のレベル段階でる第２のレベル段階とを比較するレベル段階比較手段と、
上記レベル段階比較手段の比較結果に基づき、上記第１のレベル段階が上記第２のレベル段階より大きいとき該第１のレベル段階より１つ小さいレベル段階を上記ｎ値の多値信号の現在のレベル段階とし、上記第１のレベル段階が上記第２のレベル段階と同じあるいは上記第２のレベル段階より小さいとき該第１のレベル段階を上記ｎ値の多値信号の現在のレベル段階とするレベル段階決定手段とを有する
ことを特徴とする光受信装置。
【請求項１２】
２m＋１値（ｍは１以上の整数）の多値信号を構成するｍ＋１ビットのデータに基づいて、２m値の多値信号を構成するｍビットのデータを得る多値復調装置であって、
上記ｍ＋１ビットのデータの現在の値である第１の値と上記ｍビットのデータの１クロック前の値である第２の値とを比較するデータ値比較手段と、
上記データ値比較手段の比較結果に基づき、上記第１の値が上記第２の値より大きいとき上記第１の値より１を減算して上記ｍビットのデータの現在の値とし、上記第１の値が上記第２の値と同じあるいは上記第２の値より小さいとき上記第１の値をそのまま上記ｍビットのデータの現在の値とする演算手段と
を備えることを特徴とする多値復調装置。
【請求項１３】
上記ｍビットのデータを出力シリアルデータに変換するデータ変換手段を、さらに備える
ことを特徴とする請求項１２に記載の多値復調装置。
【請求項１４】
２m＋１値（ｍは１以上の整数）の多値信号を構成するｍ＋１ビットのデータに基づいて、２m値の多値信号を構成するｍビットのデータを得る多値復調方法であって、
上記ｍ＋１ビットのデータの現在の値である第１の値と上記ｍビットのデータの１クロック前の値である第２の値とを比較する第１のステップと、
上記第１のステップに基づき、上記第１の値が上記第２の値より大きいとき上記第１の値より１を減算して上記ｍビットのデータの現在の値とし、上記第１の値が上記第２の値と同じあるいは上記第２の値より小さいとき上記第１の値をそのまま上記ｍビットのデータの現在の値とする第２のステップと
を備えることを特徴とする多値復調方法。
【請求項１５】
受光素子の出力信号に基づいてｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号を得る多値信号取得手段と、
上記多値信号取得手段で得られる上記ｎ＋１値の多値信号に基づいてｎ個のレベル段階を持つｎ値の多値信号を得る多値復調手段とを備え、
上記ｎ＋１値の多値信号はｍ＋１ビット（ｍは１以上の整数）のデータで構成され、上記ｎ値の多値信号はｍビットのデータで構成され、
上記多値復調手段は、
上記ｍ＋１ビットのデータの現在の値である第１の値と上記ｍビットのデータの１クロック前の値である第２の値とを比較するデータ値比較手段と、
上記データ値比較手段の比較結果に基づき、上記第１の値が上記第２の値より大きいとき上記第１の値より１を減算して上記ｍビットのデータの現在の値とし、上記第１の値が上記第２の値と同じあるいは上記第２の値より小さいとき上記第１の値をそのまま上記ｍビットのデータの現在の値とする演算手段とを有する
ことを特徴とする光受信装置。
【請求項１６】
上記多値復調手段で得られた上記ｍビットのデータを出力シリアルデータに変換するデータ変換手段を、さらに備える
ことを特徴とする請求項１５に記載の光受信装置。
【請求項１７】
ｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号に基づいて、ｎ個のレベル段階を持つｎ値の多値信号を得る多値復調装置であって、
上記ｎ＋１値の多値信号を、上記ｎ＋１個のレベル段階を識別するための、順次大きくなる第１〜第ｎのしきい値のうち、第１〜第ｎ−１のしきい値と比較してｍビット（ｍは１以上の整数）のデータを得るデータ取得手段と、
上記ｎ＋１値の多値信号を上記第ｎのしきい値と比較し、上記ｎ＋１値の多値信号が上記第ｎのしきい値以上であるとき第１のレベルとなり、上記ｎ＋１値の多値信号が上記第ｎのしきい値未満であるとき第２のレベルとなる制御信号を得る制御信号取得手段と、
上記データ取得手段で取得されたｍビットのデータの現在の値である第１の値と上記ｎ値の多値信号を構成するｍビットのデータの１クロック前の値である第２の値とを比較するデータ値比較手段と、
上記データ値比較手段の比較結果および上記制御信号取得手段で得られる制御信号に基づき、上記第１の値が上記第２の値より大きく、かつ上記制御信号が上記第２のレベルであるとき、上記第１の値より１を減算して上記ｎ値の多値信号を構成する上記ｍビットのデータの現在の値とし、上記第１の値が上記第２の値より大きく、かつ上記制御信号が上記第１のレベルであるとき、または上記第１の値が上記第２の値と同じあるいは上記第２の値より小さいとき、上記第１の値をそのまま上記ｎ値の多値信号を構成する上記ｍビットのデータの現在の値とする演算手段と
を備えることを特徴とする多値復調装置。
【請求項１８】
上記ｎ値の多値信号を構成する上記ｍビットのデータを出力シリアルデータに変換するデータ変換手段を、さらに備える
ことを特徴とする請求項１７に記載の多値復調装置。
【請求項１９】
ｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号に基づいて、ｎ個のレベル段階を持つｎ値の多値信号を得る多値復調方法であって、
上記ｎ＋１値の多値信号を、上記ｎ＋１個のレベル段階を識別するための、順次大きくなる第１〜第ｎのしきい値のうち、第１〜第ｎ−１のしきい値と比較してｍビット（ｍは１以上の整数）のデータを得る第１のステップと、
上記ｎ＋１値の多値信号を上記第ｎのしきい値と比較し、上記ｎ＋１値の多値信号が上記第ｎのしきい値以上であるとき第１のレベルとなり、上記ｎ＋１値の多値信号が上記第ｎのしきい値未満であるとき第２のレベルとなる制御信号を得る第２のステップと、
上記第１のステップで取得されたｍビットのデータの現在の値である第１の値と上記ｎ値の多値信号を構成するｍビットのデータの１クロック前の値である第２の値とを比較する第３のステップと、
上記第３のステップの比較結果および上記第２のステップで得られる制御信号に基づき、上記第１の値が上記第２の値より大きく、かつ上記制御信号が上記第２のレベルであるとき、上記第１の値より１を減算して上記ｎ値の多値信号を構成する上記ｍビットのデータの現在の値とし、上記第１の値が上記第２の値より大きく、かつ上記制御信号が上記第１のレベルであるとき、または上記第１の値が上記第２の値と同じあるいは上記第２の値より小さいとき、上記第１の値をそのまま上記ｎ値の多値信号を構成する上記ｍビットのデータの現在の値とする第４のステップと
を備えることを特徴とする多値復調方法。
【請求項２０】
受光素子の出力信号に基づいて、ｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１の多値信号を得る多値信号取得手段と、
上記多値信号取得手段で得られる上記ｎ＋１値の多値信号に基づいてｎ個のレベル段階を持つｎ値の多値信号を得る多値復調手段とを備え、
上記多値復調手段は、
上記ｎ＋１値の多値信号を、上記ｎ＋１個のレベル段階を識別するための、順次大きくなる第１〜第ｎのしきい値のうち、第１〜第ｎ−１のしきい値と比較してｍビット（ｍは１以上の整数）のデータを得るデータ取得手段と、
上記ｎ＋１値の多値信号を上記第ｎのしきい値と比較し、上記ｎ＋１値の多値信号が上記第ｎのしきい値以上であるとき第１のレベルとなり、上記ｎ＋１値の多値信号が上記第ｎのしきい値未満であるとき第２のレベルとなる制御信号を得る制御信号取得手段と、
上記データ取得手段で取得されたｍビットのデータの現在の値である第１の値と上記ｎ値の多値信号を構成するｍビットのデータの１クロック前の値である第２の値とを比較するデータ値比較手段と、
上記データ値比較手段の比較結果および上記制御信号取得手段で得られる制御信号に基づき、上記第１の値が上記第２の値より大きく、かつ上記制御信号が上記第２のレベルであるとき、上記第１の値より１を減算して上記ｎ値の多値信号を構成する上記ｍビットのデータの現在の値とし、上記第１の値が上記第２の値より大きく、かつ上記制御信号が上記第１のレベルであるとき、または上記第１の値が上記第２の値と同じあるいは上記第２の値より小さいとき、上記第１の値をそのまま上記ｎ値の多値信号を構成する上記ｍビットのデータの現在の値とする演算手段とを有する
ことを特徴とする光受信装置。
【請求項２１】
上記多値復調手段で得られた上記ｍビットのデータを出力シリアルデータに変換するデータ変換手段を、さらに備える
ことを特徴とする請求項２０に記載の光受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光通信システム等に適用して好適な多値変調装置、多値変調方法および光送信装置、並びに多値復調装置、多値復調方法および光受信装置に関する。
【０００２】
詳しくは、この発明は、ｎ値の多値信号に基づいてｎ＋１値の多値信号を得る際に、ｎ値の多値信号の現在のレベル段階である第１のレベル段階とｎ＋１値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較し、第１のレベル段階が第２のレベル段階より小さいとき第１のレベル段階をｎ＋１値の多値信号の現在のレベル段階とし、第１のレベル段階が第２のレベル段階と同じあるいは第２のレベル段階より大きいとき第１のレベル段階より１つ大きいレベル段階をｎ＋１値の多値信号の現在のレベル段階とすることによって、ｎ値の多値信号に基づいて、クロック毎に必ずレベル段階が変化しクロック再生が容易なｎ＋１値の多値信号を、簡単な回路構成で得ることができるようにした多値変調装置等に係るものである。
【背景技術】
【０００３】
社会の発展に伴って、通信量は増大の一途をたどっている。それに伴い、１本の通信路では通信速度の高速化が避けられない。一方、通信速度の高速化のためには、送受信のデバイス、伝送メディアなども、必要な帯域が高くなってくる。
【０００４】
高速のデバイスや伝送メディアは、おのずと値段が高い。例えば、光通信では、半導体レーザなどの発光素子の、直接変調できる周波数領域は１０数ＧＨｚまでであり、それ以上では高価な外部変調器をつけなければ高速変調はできない。また、径が太く、コネクションのコストが安価なマルチモードファイバの伝送距離は、１０ＧＨｚ以上では、数百メートル程度である。
【０００５】
限られた周波数領域で、通信速度を上げるために、多値化の技術がある。特に、有線のＵＴＰ(Unshielded Twisted Pair Cable）での通信では、振幅多重が用いられてきた。図１５は、Fast Ethernet 100BASE-Tx(IEEE802.3規格書参照）で使用されている、ＭＬＴ−３(Multilevel Threshold-3)の変調波形を示している。
【０００６】
このＭＬＴ−３の変調は、予め０が長い間連続しないように４Ｂ５Ｂで符号化された、０，１の２値の信号を、０の場合はそのままの振幅レベルとし、１の場合は、０→＋１→０→−１→０というように、振幅レベルを変えていく変調である。このＭＬＴ−３の変調では、０が続けば同じ振幅レベルが続くことになる。
【０００７】
また、ギガビットイーサネット（ＧｂＥ）では、ＰＡＭ５(Pulse Amplitude Modulation-5)という変調を用いている。すなわち、ＵＴＰのペアー線に信号を載せるとき、スクランブルをかけてデータをランダム化し、その後にＰＡＭ５の変調を行っている。しかし、このＰＡＭの変調でも、同じ振幅レベルが続くことを、必ずしも避けることはできない。
【０００８】
このように、従来の多値変調法では、同じ振幅レベルが連続して出てくることがあった。このような多値変調法で得られる多値信号のクロック毎の振幅レベルを正確に検出するためには、この多値信号と共にクロックを送る必要がある。なお、Ethernetおよびイーサネットは登録商標である。
【０００９】
クロックの送り方として、外部クロックと呼ばれるもの、および内部クロックと呼ばれるものがある。外部クロックと呼ばれるものは、データラインの他にクロックの専用ラインを設けるものである。クロックの専用ラインを設けることで正確なクロックの伝送が可能となるが、データラインの他にクロックの専用ラインが必要になるという不利益もある。また、ラインの長さのバラツキ、送受信のデバイスの応答性のバラツキなどのために、データラインで送られるデータ信号と専用ラインで送られるクロックとの到達時間に差がでるため、長距離の伝送には適していない。
【００１０】
一方、内部クロックと呼ばれるものは、４Ｂ／５Ｂ、８Ｂ／１０Ｂなどの変調をデータに施して、同じデータが続かないようにし、クロック成分を確実に伝送するものである。この方法は、長距離の伝送に適している。しかし、クロック成分を入れるため、冗長性が必要になり、例えば４Ｂ／５Ｂ、８Ｂ／１０Ｂの場合には、元のデータの１．２５倍のデータを送らなければならない。また、受信側では、クロックを再生するために、高価なＰＬＬ(Phase-Locked Loop)回路が必要となる。
【００１１】
特許文献１には、０，１の２値信号に基づいて、クロック毎に必ず振幅レベルが変化する３値信号を得る技術が記載されている。ここでは、０，１にそれぞれ対応した低レベル信号、高レベル信号の他に、これらとは異なる第３のレベル信号を設定し、０あるいは１が続く場合に、その偶数次のものに第３のレベル信号を充当させるようになっている。
【００１２】
このように、クロック毎に必ず振幅レベルが変化する３値信号によれば、外部クロックのように、クロックの専用ラインを設ける必要もなく、多値信号とクロックとの到達時間が問題となることもなく、また内部クロックのように、ＰＬＬ回路などの高価なクロック再生回路を使う必要がなく、例えば安価な微分回路等でクロック再生回路を構成でき、さらに４Ｂ／５Ｂ、８Ｂ／１０Ｂのように、クロック成分を発生させるために、２５％の冗長性を加える必要もない。
【００１３】
【特許文献１】特開昭５５−１０２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述した特許文献１に記載される技術では、０あるいは１が続く場合にその偶数次のものに第３のレベル信号を充当させるものである。そのため、２値信号に基づいて３値信号を得る多値変調装置では、２値信号の１クロック前が０であるのか１であるのか、そしてそれが０，１の奇数番目、偶数番目のいずれであるのかを、記憶しておく必要がある。したがって、特許文献１には記載されていないが、多値変調装置の回路構成は複雑となると思われる。
【００１５】
また、この特許文献１に記載される技術は、２値信号に基づいて３値信号を得る技術であり、３値信号から４値信号を得る技術、４値信号から５値信号を得る技術等に関しては、何等言及されていない。
【００１６】
この発明の目的は、ｎ値（ｎは２以上の整数）の多値信号に基づいて、クロック毎に必ずレベル段階が変化しクロック再生が容易なｎ＋１値の多値信号を、簡単な回路構成で得ることにある。
【課題を解決するための手段】
【００１７】
この発明に係る多値変調装置は、ｎ個（ｎは２以上の整数）のレベル段階を持つｎ値の多値信号に基づいて、ｎ＋１個のレベル段階を持つｎ＋１値の多値信号を得る多値変調装置であって、ｎ値の多値信号の現在のレベル段階である第１のレベル段階とｎ＋１値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較するレベル段階比較手段と、このレベル段階比較手段の比較結果に基づき、第１のレベル段階が第２のレベル段階より小さいときこの第１のレベル段階をｎ＋１値の多値信号の現在のレベル段階とし、第１のレベル段階が第２のレベル段階と同じあるいは第２のレベル段階より大きいときこの第１のレベル段階より１つ大きいレベル段階をｎ＋１値の多値信号の現在のレベル段階とするレベル段階決定手段とを備えるものである。
【００１８】
また、この発明に係る多値変調方法は、ｎ個（ｎは２以上の整数）のレベル段階を持つｎ値の多値信号に基づいて、ｎ＋１個のレベル段階を持つｎ＋１値の多値信号を得る多値変調方法であって、ｎ値の多値信号の現在のレベル段階である第１のレベル段階とｎ＋１値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較する第１のステップと、この第１のステップの比較結果に基づき、第１のレベル段階が第２のレベル段階より小さいときこの第１のレベル段階をｎ＋１値の多値信号の現在のレベル段階とし、第１のレベル段階が第２のレベル段階と同じあるいは第２のレベル段階より大きいときこの第１のレベル段階より１つ大きいレベル段階をｎ＋１値の多値信号の現在のレベル段階とする第２のステップとを備えるものである。
【００１９】
また、この発明に係る光送信装置は、ｎ個（ｎは２以上の整数）のレベル段階を持つｎ値の多値信号に基づいてｎ＋１個のレベル段階を持つｎ＋１値の多値信号を得る多値変調手段と、この多値変調手段で得られる上記ｎ＋１値の多値信号に基づいて発光素子を駆動する駆動手段とを備え、多値変調手段は上述した多値変調装置と同様の構成を有するものである。
【００２０】
また、この発明に係る多値変調装置は、２m値（ｍは１以上の変数）の多値信号を構成するｍビットのデータに基づいて、２m＋１値の多値信号を構成するｍ＋１ビットのデータを得る多値変調装置であって、ｍビットのデータの現在の値である第１の値とｍ＋１ビットのデータの１クロック前の値である第２の値とを比較するデータ値比較手段と、このデータ値比較手段の比較結果に基づき、第１の値が第２の値より小さいとき第１の値をそのままｍ＋１ビットのデータの現在の値とし、第１の値が第２の値と同じあるいは第２の値より大きいとき第１の値に１を加算してｍ＋１ビットのデータの現在の値とする演算手段とを備えるものである。
【００２１】
また、この発明に係る多値変調方法は、２m値（ｍは１以上の変数）の多値信号を構成するｍビットのデータに基づいて、２m＋１値の多値信号を構成するｍ＋１ビットのデータを得る多値変調方法であって、ｍビットのデータの現在の値である第１の値とｍ＋１ビットのデータの１クロック前の値である第２の値とを比較する第１のステップと、この第１のステップの比較結果に基づき、第１の値が第２の値より小さいとき第１の値をそのままｍ＋１ビットのデータの現在の値とし、第１の値が第２の値と同じあるいは第２の値より大きいとき第１の値に１を加算してｍ＋１ビットのデータの現在の値とする第２のステップとを備えるものである。
【００２２】
また、この発明に係る光送信装置は、ｎ個（ｎは２以上の整数）のレベル段階を持つｎ値の多値信号に基づいてｎ＋１個のレベル段階を持つｎ＋１値の多値信号を得る多値変調手段と、この多値変調手段で得られるｎ＋１値の多値信号に基づいて発光素子を駆動する駆動手段とを備え、ｎ値の多値信号はｍビット（ｍは１以上の整数）のデータで構成され、ｎ＋１値の多値信号はｍ＋１ビットのデータで構成され、多値変調手段は上述した多値変調装置と同様の構成を有するものである。
【００２３】
この発明においては、ｎ個のレベル段階を持つｎ値の多値信号に基づいて、ｎ＋１個のレベル段階を持つｎ＋１値の多値信号が得られる。この場合、ｎ値の多値信号のレベル段階における幅とｎ＋１値の多値信号のレベル段階における幅とは、同じであっても異なっていてもよい。例えば、ｎ値の多値信号は、２m値の多値信号であって、ｍビットのデータで構成され、ｎ＋１値の多値信号は、２m＋１値の多値信号であって、ｍ＋１ビットのデータで構成される。ｍビットのデータは、例えば入力シリアルデータが変換されて得られる。
【００２４】
ｎ値の多値信号の現在のレベル段階である第１のレベル段階とｎ＋１値の多値信号の１クロック前のレベル段階である第２のレベル段階とが比較される。例えば、ｎ値の多値信号がｍビットのデータで構成され、ｎ＋１値の多値信号がｍ＋１ビットのデータで構成される場合、ｍビットのデータの現在の値である第１の値とｍ＋１ビットのデータの１クロック前の値である第２の値とが比較される。
【００２５】
そして、第１のレベル段階と第２のレベル段階との比較結果に基づいて、ｎ＋１値の多値信号の現在のレベル段階が決定される。ここで、第１のレベル段階が第２のレベル段階より小さいとき、第１のレベル段階がｎ＋１値の多値信号の現在のレベル段階とされる。また、第１のレベル段階が第２のレベル段階と同じあるいは第２のレベル段階より大きいとき、第１のレベル段階より１つ大きいレベル段階がｎ＋１値の多値信号の現在のレベル段階とされる。
【００２６】
例えば、ｎ値の多値信号がｍビットのデータで構成され、ｎ＋１値の多値信号がｍ＋１ビットのデータで構成される場合、第１の値と第２の値との比較結果に基づいて、ｍ＋１ビットのデータの現在の値が決定される。ここで、第１の値が第２の値より小さいとき、第１の値がそのままｍ＋１ビットのデータの現在の値とされる。また、第１の値が第２の値と同じあるいは第２の値より大きいとき、第１の値に１が加算されてｍ＋１ビットのデータの現在の値とされる。
【００２７】
上述したように得られるｎ＋１値の多値信号は、クロック毎に必ずレベル段階が変化したものとなる。そのため、この多値信号を送信するとき、外部クロックのように、クロックの専用ラインを設ける必要もなく、多値信号とクロックとの到達時間が問題となることもなく、また内部クロックのように、ＰＬＬ回路などの高価なクロック再生回路を使う必要がなく、例えば安価な微分回路等でクロック再生回路を構成でき、さらに４Ｂ／５Ｂ、８Ｂ／１０Ｂのように、クロック成分を発生させるために、２５％の冗長性を加える必要もない。
【００２８】
また例えば、２値信号に基づいて３値信号を得る、この発明に係る多値変調装置では、上述した特許文献１に記載される技術のように、２値信号の１クロック前が０であるのか１であるのか、そしてそれが０，１の奇数番目、偶数番目のいずれであるのかを、記憶しておく必要がなく、２値信号の現在のレベル段階と３値信号の１クロック前のレベル段階とを比較するだけで、３値信号の現在のレベル段階を決定でき、当該多値変調装置を簡単な回路構成で実現できる。
【００２９】
また、この発明では、２値信号に基づいて３値信号を得ることができるだけでなく、３値信号から４値信号、４値信号から５値信号等、一般的にｎ値信号からクロック毎に必ずレベル段階が変化したものとなるｎ＋１値信号を得ることができる。
【００３０】
また、光送信装置では、上述したように得られるｎ＋１値の多値信号に基づいて発光素子が駆動され、クロック毎にｎ＋１値の多値信号に対応して光量レベルが変化する光信号が、例えば伝送媒体としての光ファイバに送出される。このｎ＋１の多値信号は上述したようにクロック毎に必ずレベル段階が変化したものとなるが、光信号に変換して送信する場合には、有線のＵＴＰ等で送信する場合のような電磁放射が発生するというような不都合はない。
【００３１】
この発明に係る多値復調装置は、ｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号に基づいて、ｎ個のレベル段階を持つｎ値の多値信号を得る多値復調装置であって、ｎ＋１値の多値信号の現在のレベル段階である第１のレベル段階とｎ値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較するレベル段階比較手段と、このレベル段階比較手段の比較結果に基づき、第１のレベル段階が第２のレベル段階より大きいときこの第１のレベル段階より１つ小さいレベル段階をｎ値の多値信号の現在のレベル段階とし、第１のレベル段階が第２のレベル段階と同じあるいは第２のレベル段階より小さいときこの第１のレベル段階をｎ値の多値信号の現在のレベル段階とするレベル段階決定手段とを備えるものである。
【００３２】
また、この発明に係る多値変調方法は、ｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号に基づいて、ｎ個のレベル段階を持つｎ値の多値信号を得る多値復調方法であって、ｎ＋１値の多値信号の現在のレベル段階である第１のレベル段階とｎ値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較する第１のステップと、第１のステップの比較結果に基づき、第１のレベル段階が第２のレベル段階より大きいときこの第１のレベル段階より１つ小さいレベル段階をｎ値の多値信号の現在のレベル段階とし、第１のレベル段階が第２のレベル段階と同じあるいは第２のレベル段階より小さいときこの第１のレベル段階をｎ値の多値信号の現在のレベル段階とする第２のステップとを備えるものである。
【００３３】
また、この発明に係る光受信装置は、受光素子の出力信号に基づいてｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号を得る多値信号取得手段と、この多値信号取得手段で得られるｎ＋１値の多値信号に基づいてｎ個のレベル段階を持つｎ値の多値信号を得る多値復調手段とを備え、多値復調手段は上述した多値復調装置と同様の構成を有するものである。
【００３４】
また、この発明に係る多値復調装置は、２m＋１値（ｍは１以上の整数）の多値信号を構成するｍ＋１ビットのデータに基づいて、２m値の多値信号を構成するｍビットのデータを得る多値復調装置であって、ｍ＋１ビットのデータの現在の値である第１の値とｍビットのデータの１クロック前の値である第２の値とを比較するデータ値比較手段と、このデータ値比較手段の比較結果に基づき、第１の値が第２の値より大きいとき第１の値より１を減算してｍビットのデータの現在の値とし、第１の値が第２の値と同じあるいは第２の値より小さいとき第１の値をそのままｍビットのデータの現在の値とする演算手段とを備えるものである。
【００３５】
また、この発明に係る多値変調方法は、２m＋１値（ｍは１以上の整数）の多値信号を構成するｍ＋１ビットのデータに基づいて、２m値の多値信号を構成するｍビットのデータを得る多値復調方法であって、ｍ＋１ビットのデータの現在の値である第１の値とｍビットのデータの１クロック前の値である第２の値とを比較する第１のステップと、この第１のステップに基づき、第１の値が第２の値より大きいとき第１の値より１を減算してｍビットのデータの現在の値とし、第１の値が第２の値と同じあるいは第２の値より小さいとき第１の値をそのままｍビットのデータの現在の値とする第２のステップとを備えるものである。
【００３６】
また、この発明に係る光受信装置は、受光素子の出力信号に基づいてｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号を得る多値信号取得手段と、この多値信号取得手段で得られるｎ＋１値の多値信号に基づいてｎ個のレベル段階を持つｎ値の多値信号を得る多値復調手段とを備え、ｎ＋１値の多値信号はｍ＋１ビット（ｍは１以上の整数）のデータで構成され、ｎ値の多値信号はｍビットのデータで構成され、多値復調手段は、上述した多値復調装置と同様の構成を有するものである。
【００３７】
この発明においては、ｎ＋１個のレベル段階を持つｎ＋１値の多値信号に基づいて、ｎ個のレベル段階を持つｎ値の多値信号が得られる。この場合、ｎ＋１値の多値信号のレベル段階における幅とｎ値の多値信号のレベル段階における幅とは、同じであっても異なっていてもよい。例えば、ｎ＋１値の多値信号は、２m＋１値の多値信号であって、ｍ＋１ビットのデータで構成され、ｎ値の多値信号は、２m値の多値信号であって、ｍビットのデータで構成される。ｍビットのデータは、例えば出力シリアルデータに変換される。
【００３８】
ｎ＋１値の多値信号は、例えば受光素子の出力信号に基づいて取得される。この場合、受光素子の出力信号からクロックを再生し、その再生されたクロックを用いて、ｎ＋１値のクロック毎のレベル段階が取得される。ｎ＋１値の多値信号が、上述した多値変調装置で得られた、クロック毎に必ずレベル段階が変換したものであるときは、クロックの再生を、安価な微分回路等で簡単に行うことができる。
【００３９】
ｎ＋１値の多値信号の現在のレベル段階である第１のレベル段階とｎ値の多値信号の１クロック前のレベル段階である第２のレベル段階とが比較される。例えば、ｎ＋１値の多値信号がｍ＋１ビットのデータで構成され、ｎ値の多値信号がｍビットのデータで構成される場合、ｍ＋１ビットのデータの現在の値である第１の値とｍビットのデータの１クロック前の値である第２の値とが比較される。
【００４０】
そして、第１のレベル段階と第２のレベル段階との比較結果に基づいて、ｎ値の多値信号の現在のレベル段階が決定される。ここで、第１のレベル段階が第２のレベル段階より大きいとき、第１のレベル段階より１つ小さいレベル段階がｎ値の多値信号の現在のレベル段階とされる。また、第１のレベル段階が第２のレベル段階と同じあるいは第２のレベル段階より小さいとき、第１のレベル段階がｎ値の多値信号の現在のレベル段階とされる。
【００４１】
例えば、ｎ＋１値の多値信号がｍ＋１ビットのデータで構成され、ｎ値の多値信号がｍビットのデータで構成される場合、第１の値と第２の値との比較結果に基づいて、ｍビットのデータの現在の値が決定される。ここで、第１の値が第２の値より大きいとき、第１の値より１が減算されてｍビットのデータの現在の値とされる。また、第１の値が第２の値と同じあるいは第２の値より小さいとき、第１の値がそのままｍビットのデータの現在の値とされる。
【００４２】
このように得られるｎ値の多値信号は、ｎ＋１値の多値信号が上述した多値変調装置で得られたものである場合、当該多値変調装置でｎ＋１値の多値信号を得るために用いられたｎ値の多値信号と同じものとなる。
【００４３】
この発明に係る多値復調装置は、ｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号に基づいて、ｎ個のレベル段階を持つｎ値の多値信号を得る多値復調装置であって、ｎ＋１値の多値信号を、ｎ＋１個のレベル段階を識別するための、順次大きくなる第１〜第ｎのしきい値のうち、第１〜第ｎ−１のしきい値と比較してｍビット（ｍは１以上の整数）のデータを得るデータ取得手段と、ｎ＋１値の多値信号を、第ｎのしきい値と比較し、ｎ＋１値の多値信号が第ｎのしきい値以上であるとき第１のレベルとなり、ｎ＋１値の多値信号が第ｎのしきい値未満であるとき第２のレベルとなる制御信号を得る制御信号取得手段と、データ取得手段で取得されたｍビットのデータの現在の値である第１の値とｎ値の多値信号を構成するｍビットのデータの１クロック前の値である第２の値とを比較するデータ値比較手段と、このデータ値比較手段の比較結果および制御信号取得手段で得られる制御信号に基づき、第１の値が第２の値より大きく、かつ制御信号が第２のレベルであるとき、第１の値より１を減算してｎ値の多値信号を構成するｍビットのデータの現在の値とし、第１の値が第２の値より大きく、かつ制御信号が第１のレベルであるとき、または第１の値が第２の値と同じあるいは第２の値より小さいとき、第１の値をそのままｎ値の多値信号を構成するｍビットのデータの現在の値とする演算手段とを備えるものである。
【００４４】
また、この発明に係る多値復調方法は、ｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１値の多値信号に基づいて、ｎ個のレベル段階を持つｎ値の多値信号を得る多値復調方法であって、ｎ＋１値の多値信号を、ｎ＋１個のレベル段階を識別するための、順次大きくなる第１〜第ｎのしきい値のうち、第１〜第ｎ−１のしきい値と比較してｍビット（ｍは１以上の整数）のデータを得る第１のステップと、ｎ＋１値の多値信号を、第ｎのしきい値と比較し、ｎ＋１値の多値信号が第ｎのしきい値以上であるとき第１のレベルとなり、ｎ＋１値の多値信号が第ｎのしきい値未満であるとき第２のレベルとなる制御信号を得る第２のステップと、第１のステップで取得されたｍビットのデータの現在の値である第１の値とｎ値の多値信号を構成するｍビットのデータの１クロック前の値である第２の値とを比較する第３のステップと、この第３のステップの比較結果および第２のステップで得られる制御信号に基づき、第１の値が第２の値より大きく、かつ制御信号が第２のレベルであるとき、第１の値より１を減算してｎ値の多値信号を構成するｍビットのデータの現在の値とし、第１の値が第２の値より大きく、かつ制御信号が第１のレベルであるとき、または第１の値が第２の値と同じあるいは第２の値より小さいとき、第１の値をそのままｎ値の多値信号を構成するｍビットのデータの現在の値とする第４のステップとを備えるものである。
【００４５】
また、この発明に係る光受信装置は、受光素子の出力信号に基づいて、ｎ＋１個（ｎは２以上の整数）のレベル段階を持つｎ＋１の多値信号を得る多値信号取得手段と、この多値信号取得手段で得られるｎ＋１値の多値信号に基づいてｎ個のレベル段階を持つｎ値の多値信号を得る多値復調手段とを備え、多値復調手段は、上述した多値復調装置と同様の構成を有するものである。
【００４６】
この発明においては、ｎ＋１個のレベル段階を持つｎ＋１値の多値信号に基づいて、ｎ個のレベル段階を持つｎ値の多値信号を構成するｍビットのデータが得られる。ｎ＋１値の多値信号は、例えば受光素子の出力信号に基づいて取得される。この場合、受光素子の出力信号からクロックを再生し、その再生されたクロックを用いて、ｎ＋１値のクロック毎のレベル段階が取得される。ｎ＋１値の多値信号が、上述した多値変調装置で得られた、クロック毎に必ずレベル段階が変換したものであるときは、クロックの再生を、安価な微分回路等で簡単に行うことができる。また、ｎ値の多値信号を構成するｍビットのデータは、例えば出力シリアルデータに変換される。
【００４７】
ｎ＋１値の多値信号が、ｎ＋１個のレベル段階を識別するための、順次大きくなる第１〜第ｎのしきい値のうち、第１〜第ｎ−１のしきい値と比較されて、ｎ＋１値の多値信号に係るｍビットのデータが得られる。また、ｎ＋１値の多値信号が、第ｎのしきい値と比較されて、ｎ＋１値の多値信号が第ｎのしきい値以上であるとき第１のレベルとなり、ｎ＋１値の多値信号が第ｎのしきい値未満であるとき第２のレベルとなる制御信号が得られる。
【００４８】
上述したｎ＋１値の多値信号に係るｍビットのデータの現在の値である第１の値とｎ値の多値信号を構成するｍビットのデータの１クロック前の値である第２の値とが比較される。そして、第１の値と第２の値との比較結果および制御信号に基づいて、ｎ値の多値信号を構成するｍビットのデータの現在の値が決定される。ここで、第１の値が第２の値より大きく、かつ制御信号が第２のレベルであるとき、第１の値より１が減算されてｎ値の多値信号を構成するｍビットのデータの現在の値とされる。また、第１の値が第２の値より大きく、かつ制御信号が第１のレベルであるとき、または第１の値が第２の値と同じあるいは第２の値より小さいとき、第１の値がそのままｎ値の多値信号を構成するｍビットのデータの現在の値とされる。
【００４９】
このように得られるｍビットのデータで構成されるｎ値の多値信号は、ｎ＋１値の多値信号が上述した多値変調装置で得られたものである場合、当該多値変調装置でｎ＋１値の多値信号を得るために用いられたｎ値の多値信号と同じものとなる。
【００５０】
また、上述したように、ｎ＋１値の多値信号の最大のレベル段階とその次のレベル段階とをひとまとめにして扱うことで、ｎ＋１値の多値信号からｍビットのデータを取得し、またｎ＋１値の多値信号が最大のレベル段階にあることを識別するための制御信号を取得し、それらを用いてｎ値の多値信号を構成するｍビットのデータを得るものであり、復調処理に必要なビット数をｍ＋１ビットではなくｍビットとでき、１ビット節約できる利益がある。
【発明の効果】
【００５１】
この発明によれば、ｎ値の多値信号に基づいてｎ＋１値の多値信号を得る際に、ｎ値の多値信号の現在のレベル段階である第１のレベル段階とｎ＋１値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較し、第１のレベル段階が第２のレベル段階より小さいとき第１のレベル段階をｎ＋１値の多値信号の現在のレベル段階とし、第１のレベル段階が第２のレベル段階と同じあるいは第２のレベル段階より大きいとき第１のレベル段階より１つ大きいレベル段階をｎ＋１値の多値信号の現在のレベル段階とするものであり、ｎ値の多値信号に基づいて、クロック毎に必ずレベル段階が変化しクロック再生が容易なｎ＋１値の多値信号を、簡単な回路構成で得ることができる。
【発明を実施するための最良の形態】
【００５２】
以下、図面を参照しながら、この発明の実施の形態について説明する。
まず、実施の形態としての光送信装置１００について説明する。図１は、この光送信装置１００の構成を示している。
【００５３】
この光送信装置１００は、入力端子１０１と、入力端子１０２とを有している。入力端子１０１は、入力シリアルデータＤinを入力するためのものである。入力端子１０２は、上述した入力シリアルデータＤinの各ビットに同期したクロックＣＬを入力するためのものである。
【００５４】
また、光送信装置１００は、シフトレジスタ１０３と、１／ｍ分周器１０４とを有している。シフトレジスタ１０３は、入力端子１０１に入力される入力シリアルデータＤinを、クロックＣＬで順次シフトし、ｍビット（ｍは１以上の整数）のデータを出力する。この場合、ｍが１であるとき、ｍビットのデータは入力シリアルデータＤinと同じくシリアルデータであり、ｍが２以上であるとき、ｍビットのデータはパラレルデータである。１／ｍ分周器１０４は、入力端子１０２に入力されるクロックＣＬを１／ｍ分周し、入力シリアルデータＤinのｍビット毎に対応した、クロックＣＬｍを取得する。
【００５５】
また、光送信装置１００は、多値変調手段を構成する、ラッチ回路１０５と、加算器１０６と、ラッチ回路１０７と、比較器１０８とを有している。この多値変調手段は、ｎ値の多値信号を構成するｍビットのデータＭに基づいて、クロック毎に必ずレベル段階が変化しクロック再生が容易な、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡを取得する。ここでは、ｎ＝２mの関係にある。
【００５６】
ラッチ回路１０５は、シフトレジスタ１０３で得られるｍビットのデータを、１／ｍ分周器１０４で得られるクロックＣＬｍでラッチし、ｍビットのデータＭを取得する。このｍビットのデータＭは、入力シリアルデータＤinをｍビット毎に区切って得られた各ｍビットのデータからなるものである。
【００５７】
ラッチ回路１０７は、加算器１０６で得られるｍ＋１ビットのデータＡを、１／ｍ分周器１０４で得られるクロックＣＬｍに基づいて、ラッチする。このｍ＋１ビットのデータＡは、ｎ＋１個のレベル段階を持つｎ＋１値の多値信号を構成している。
【００５８】
比較器１０８は、データ値比較手段（レベル段階比較手段）を構成しており、ラッチ回路１０５でラッチされているｍビットのデータＭの現在の値Ｍtを第１の値とし、ラッチ回路１０７でラッチされているｍ＋１ビットのデータＡの１クロック前の値Ａt-1を第２の値とし、これら第１の値と第２の値とを比較する。この場合、上述したように、ｍビットのデータＭはｎ値の多値信号を構成し、ｍ＋１ビットのデータＡはｎ＋１値の多値信号を構成していることから、第１の値と第２の値とを比較するということは、ｎ値の多値信号の現在のレベル段階である第１のレベル段階とｎ＋１値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較することと等価である。
【００５９】
比較器１０８は、さらに、第１の値と第２の値との比較結果に基づいて、０または１のデータを出力する。この場合、比較器１０８は、第１の値が第２の値より小さいとき（Ｍt＜Ａt-1）、０のデータを出力し、第１の値が第２の値と同じあるいは第２の値より大きいとき（Ｍt≧Ａt-1）、１のデータを出力する。
【００６０】
加算器１０６は、演算手段（レベル段階決定手段）を構成しており、ラッチ回路１０５でラッチされているｍビットのデータＭの現在の値Ｍtに、比較器１０８から出力される０または１のデータを加算して、ｍ＋１ビットのデータの現在の値Ａtを取得する。この場合、比較器１０８から０のデータが出力されるとき、ｍビットのデータＭの現在の値Ｍtがそのままｍ＋１ビットのデータＡの現在の値Ａtとなる。
【００６１】
上述したラッチ回路１０５、加算器１０６、ラッチ回路１０７および比較器１０８からなる多値変調手段は、ｍ＝１であるときは、図２に示す変換マップ（エンコード）に従って、ｍ＋１ビット（２ビット）のデータの現在の値Ａtを得る処理を行っている。この図２で、０(a)，１(a)，２(a)はｍ＋１ビットのデータの値を示し、０，１はｍビットのデータの値を示し、「pre」はｍ＋１ビットのデータの１クロック前の値Ａt-1を示している。
【００６２】
Ａt-1＝０(a)である場合、Ｍt＝０であるときはＡt＝１(a)とし、Ｍt＝１であるときはＡt＝２(a)とする。また、Ａt-1＝１(a)である場合、Ｍt＝０であるときはＡt＝０(a)とし、Ｍt＝１であるときはＡt＝２(a)とする。さらに、Ａt-1＝２(a)である場合、Ｍt＝０であるときはＡt＝０(a)とし、Ｍt＝１であるときはＡt＝１(a)とする。
【００６３】
また、上述したラッチ回路１０５、加算器１０６、ラッチ回路１０７および比較器１０８からなる多値変調手段は、ｍ＝２であるときは、図３に示す変換マップ（エンコード）に従って、ｍ＋１ビット（３ビット）のデータの現在の値Ａtを得る処理を行っている。この図３で、０(a)，１(a)，２(a)，３(a)，４(a)はｍ＋１ビットのデータの値を示し、０，１，２，３はｍビットのデータの値を示し、「pre」はｍ＋１ビットのデータの１クロック前の値Ａt-1を示している。
【００６４】
Ａt-1＝０(a)である場合、Ｍt＝０であるときはＡt＝１(a)とし、Ｍt＝１であるときはＡt＝２(a)とし、Ｍt＝２であるときはＡt＝３(a)とし、Ｍt＝３であるときはＡt＝４(a)とする。また、Ａt-1＝１(a)である場合、Ｍt＝０であるときはＡt＝０(a)とし、Ｍt＝１であるときはＡt＝２(a)とし、Ｍt＝２であるときはＡt＝３(a)とし、Ｍt＝３であるときはＡt＝４(a)とする。また、Ａt-1＝２(a)である場合、Ｍt＝０であるときはＡt＝０(a)とし、Ｍt＝１であるときはＡt＝１(a)とし、Ｍt＝２であるときはＡt＝３(a)とし、Ｍt＝３であるときはＡt＝４(a)とする。また、Ａt-1＝３(a)である場合、Ｍt＝０であるときはＡt＝０(a)とし、Ｍt＝１であるときはＡt＝１(a)とし、Ｍt＝２であるときはＡt＝２(a)とし、Ｍt＝３であるときはＡt＝４(a)とする。さらに、Ａt-1＝４(a)である場合、Ｍt＝０であるときはＡt＝０(a)とし、Ｍt＝１であるときはＡt＝１(a)とし、Ｍt＝２であるときはＡt＝２(a)とし、Ｍt＝３であるときはＡt＝３(a)とする。
【００６５】
図１に戻って、また、光送信装置１００は、Ｄ／Ａコンバータ１０９と、ＬＤドライバ１１０と、レーザダイオード（ＬＤ）１１１とを有している。Ｄ／Ａコンバータ１０９は、ラッチ回路１０７から出力される、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡを、デジタル信号からアナログ信号に変換する。ＬＤドライバ１１０は、Ｄ／Ａコンバータ１０９の出力信号に基づいて、レーザダイオード１１１を駆動し、このレーザダイオード１１１からクロック毎にｎ＋１値の多値信号に対応して光量レベルが変化する光信号を発生させる。この光信号は、例えば伝送媒体としての光ファイバ（図示せず）に送出される。
【００６６】
図１に示す光送信装置１００の動作を説明する。
入力端子１０１には入力シリアルデータＤinが入力され、入力端子１０２には入力シリアルデータＤinの各ビットに同期したクロックＣＬが入力される。これら入力シリアルデータＤinおよびクロックＣＬは、シフトレジスタ１０３に供給される。このシフトレジスタ１０３では、入力シリアルデータＤinがクロックＣＬで順次シフトされ、ｍビット（ｍは１以上の整数）のデータが出力される。このｍビットのデータはラッチ回路１０５に供給される。
【００６７】
また、入力端子１０２に入力されるクロックＣＬは、１／ｍ分周器１０４に供給される。この１／ｍ分周器１０４では、クロックＣＬが１／ｍ分周され、入力シリアルデータＤinのｍビット毎に対応した、クロックＣＬｍが得られる。このクロックＣＬｍはラッチ回路１０５，１０７に供給される。
【００６８】
ラッチ回路１０５では、シフトレジスタ１０３から供給されるｍビットのデータが、クロックＣＬｍでラッチされ、入力シリアルデータＤinをｍビット毎に区切って得られた各ｍビットのデータからなる、ｍビットのデータＭが得られる。このｍビットのデータＭは、比較器１０８および加算器１０６に供給される。
【００６９】
また、ラッチ回路１０７には、加算器１０６で得られるｍ＋１ビットのデータＡが供給される。このラッチ回路１０７では、ｍ＋１ビットのデータＡが、クロックＣＬｍでラッチされる。このラッチ回路１０７でラッチされたｍ＋１ビットのデータＡは、比較器１０８に供給される。
【００７０】
比較器１０８では、ラッチ回路１０５でラッチされているｍビットのデータＭの現在の値Ｍtである第１の値と、ラッチ回路１０７でラッチされているｍ＋１ビットのデータＡの１クロック前の値Ａt-1である第２の値とが比較される。そして、この比較器１０８から、第１の値と第２の値との比較結果に基づいて、０または１のデータが出力される。すなわち、第１の値が第２の値より小さいとき（Ｍt＜Ａt-1）、０のデータが出力され、第１の値が第２の値と同じあるいは第２の値より大きいとき（Ｍt≧Ａt-1）、１のデータが出力される。このように、比較器１０８から出力される０または１のデータは加算器１０６に供給される。
【００７１】
加算器１０６では、ラッチ回路１０５でラッチされているｍビットのデータＭの現在の値Ｍtに、比較器１０８から出力される０または１のデータが加算されて、ｍ＋１ビットのデータの現在の値Ａtとされる。この場合、比較器１０８から０のデータが出力されるとき、ｍビットのデータＭの現在の値Ｍtがそのままｍ＋１ビットのデータＡの現在の値Ａtとされる。
【００７２】
この場合、第１の値が第２の値より小さいとき（Ｍt＜Ａt-1）、比較器１０８から０のデータが出力されるため、第１の値がそのままｍ＋１ビットのデータＡの現在の値Ａtとなる。また、第１の値が第２の値と同じあるいは第２の値より大きいとき（Ｍt≧Ａt-1）、比較器１０８から１のデータが出力されるため、第１の値に１が加算されてｍ＋１ビットのデータＡの現在の値Ａtとなる。
【００７３】
これにより、ラッチ回路１０５、加算器１０６、ラッチ回路１０７および比較器１０８からなる多値変調手段では、ｎ値の多値信号を構成するｍビットのデータＭに基づいて、クロック毎に必ずレベル段階が変化しクロック再生が容易な、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡが得られる。
【００７４】
図４は、ｍ＝１の場合における、ｍビットのデータＭの現在の値Ｍt、およびｍ＋１ビットのデータＡの現在の値Ａtの推移を示している。なお、比較器１０８では、ｔ＝０における値Ａt、つまりＡ0として２m＝２が使用される。この図４から明らかなように、ｍ＋１ビットのデータＡは、クロック毎に必ずレベル段階が変化したものとなる。
【００７５】
図５は、ｍ＝２の場合における、ｍビットのデータＭの現在の値Ｍt、およびｍ＋１ビットのデータＡの現在の値Ａtの推移を示している。なお、比較器１０８では、ｔ＝０における値Ａt、つまりＡ0として２m＝４が使用される。この図５から明らかなように、ｍ＋１ビットのデータＡは、クロック毎に必ずレベル段階が変化したものとなる。
【００７６】
詳細説明は省略するが、ｍが３以上の場合であっても、上述したｍ＝１の場合、ｍ＝２の場合と同様に、ｍビットのデータからｍ＋１ビットのデータが得られ、このｍビットのデータはクロック毎に必ずレベル段階が変化したものとなる。
【００７７】
ラッチ回路１０７から出力される、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡは、Ｄ／Ａコンバータ１０９で、デジタル信号からアナログ信号に変換される。そして、このＤ／Ａコンバータ１０９の出力信号はＬＤドライバ１１０に供給される。そして、レーザダイオード１１１はＬＤドライバ１１０により駆動され、このレーザダイオード１１１からは、クロック毎にｎ＋１値の多値信号に対応して光量レベルが変化する光信号が発生され、例えば伝送媒体としての光ファイバに送出される。
【００７８】
上述したように、図１に示す光送信装置１００の多値変調手段では、当該多値変調手段から出力されるｎ＋１値の多値信号を構成するｍ＋１ビットのデータは、クロック毎に必ずレベル段階が変化したものとなる。そのため、このｍ＋１ビットのデータからなる多値信号を送信するとき、外部クロックのように、クロックの専用ラインを設ける必要もなく、多値信号とクロックとの到達時間が問題となることもなく、また内部クロックのように、ＰＬＬ回路などの高価なクロック再生回路を使う必要がなく、例えば安価な微分回路等でクロック再生回路を構成でき、さらに４Ｂ／５Ｂ、８Ｂ／１０Ｂのように、クロック成分を発生させるために、２５％の冗長性を加える必要もない。
【００７９】
また図１に示す光送信装置１００の多値変調手段では、例えば、ｍ＝１であって、２値信号を構成するｍビットのデータに基づいて、３値信号を構成するｍ＋１ビットのデータを得る場合、上述した特許文献１に記載される技術のように、２値信号の１クロック前が０であるのか１であるのか、そしてそれが０，１の奇数番目、偶数番目のいずれであるのかを、記憶しておく必要がなく、２値信号を構成するｍビットのデータの現在の値Ｍtと３値信号を構成するｍ＋１ビットの１クロック前の値Ａt-1とを比較するだけで、３値信号を構成するｍ＋１ビットのデータの現在の値Ａtを決定でき、当該多値変調手段を、ラッチ回路１０５、加算器１０６、ラッチ回路１０７および比較器１０８からなる簡単な回路構成で実現できる。
【００８０】
また、図１に示す光送信装置１００の多値変調手段は、ｍが１の場合だけでなく、ｍが２以上の場合にも適用でき、一般的にｎ値の多値信号を構成するｍビットのデータに基づいて、クロック毎に必ずレベル段階が変化したものとなるｎ＋１値の多値信号を構成するｍ＋１ビットのデータを得ることができる。
【００８１】
また、図１に示す光送信装置１００では、多値変調手段で得られるｎ＋１値の多値信号を構成するｍ＋１ビットのデータに基づいて、発光素子としてのレーザダイオード１１１が駆動され、クロック毎にｎ＋１値の多値信号に対応して光量レベルが変化する光信号が、例えば伝送媒体としての光ファイバに送出される。このｎ＋１の多値信号は上述したようにクロック毎に必ずレベル段階が変化したものとなるが、光信号に変換して送信する場合には、有線のＵＴＰ等で送信する場合のような電磁放射は発生するというような不都合はない。
【００８２】
なお、図１に示す光送信装置１００における、入力シリアルデータＤinからｎ値の多値信号を構成するｍビットのデータを取得し、そしてこのｍビットのデータに基づいてｎ＋１値の多値信号を構成するｍ＋１ビットのデータを取得する処理（エンコード処理）を、ソフトウェアにより実現できる。図６のフローチャートは、その処理手順を示している。
【００８３】
まず、ステップＳＴ１１で、処理を開始し、ステップＳＴ１２で、Ａ0を２mに設定し、ステップＳＴ１３で、ｔ＝１とする。
【００８４】
次に、ステップＳＴ１４で、入力シリアルデータＤinから、ｔ番目のｍビットのデータＭtを取得する。そして、ステップＳＴ１５で、データＭtの値がｔ−１番目のｍ＋１ビットのデータＡt-1の値より小さいか、つまりＭt＜Ａt-1であるか否かを判定する。Ｍt＜Ａt-1であるときは、ステップＳＴ１６を介して、ステップＳＴ１８に進む。Ｍt＜Ａt-1でないとき、すなわちＭt≧Ａt-1であるときは、ステップＳＴ１７を介して、ステップＳＴ１８に進む。
【００８５】
このステップＳＴ１６では、ｔ番目のｍビットのデータＭtに０を加えて、ｔ番目のｍ＋１ビットのデータＡtを取得する。この場合、ｔ番目のｍビットのデータＭtをそのままｔ番目のｍ＋１ビットのデータＡtとする。また、ステップＳＴ１７では、ｔ番目のｍビットのデータＭtに１を加えて、ｔ番目のｍ＋１ビットのデータＡtを取得する。
【００８６】
次に、ステップＳＴ１８では、入力シリアルデータＤinの全てを処理したか否かを判定する。全てを処理していないときは、ステップＳＴ１９で、ｔをインクリメントし、その後にステップＳＴ１４に戻り、上述したと同様の処理を繰り返す。一方、全てを処理したときは、ステップＳＴ２０で、エンコード処理を終了する。
【００８７】
次に、実施の形態としての光受信装置２００について説明する。図７は、この光受信装置２００の構成を示している。
【００８８】
この光受信装置２００は、受光素子としてのフォトディテクタ２０１と、ＴＩＡ（トランスインピーダンスアンプ）２０２と、ＡＧＣ回路２０３とを有している。フォトディテクタ２０１は、光信号を電流に変換する。このフォトディテクタ２０１に供給される光信号は、上述した光送信装置１００のレーザダイオード１１１から出力される、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータに対応した光信号である。ＴＩＡ２０２は、フォトディテクタ２０１で得られる電流を電圧に変換する。さらに、ＡＧＣ回路２０３は、ＴＩＡ２０２の出力信号を、その最大値が一定の電圧値となるように、増幅もしくは減衰させる。このＡＧＣ回路２０３の出力信号は、上述した光送信装置１００のＤ／Ａコンバータ１０７（図１参照）から出力されるｎ＋１値の多値信号に対応した、クロック毎に必ずレベル段階が変化したｎ＋１値の多値信号である。
【００８９】
また、光受信装置２００は、クロック再生回路２０４と、Ａ／Ｄコンバータ２０５とを有している。クロック再生回路２０４は、ＡＧＣ回路２０３の出力信号からクロックＣＬｍを再生する。上述したようにＡＧＣ回路２０３の出力信号はクロック毎に必ずレベル段階が変化したものであることから、このクロック再生回路２０４を、例えば安価な微分回路で構成できる。
【００９０】
Ａ／Ｄコンバータ２０５は、ＡＧＣ回路２０３の出力信号である、ｎ＋１値の多値信号の各クロックにおけるレベル段階を検出し、それぞれそのレベル段階を示すｍ＋１ビットのデータに変換する。すなわち、Ａ／Ｄコンバータ２０５は、クロック再生回路２０４で再生されるクロックＣＬｍで、ＡＧＣ回路２０３の出力信号であるｎ＋１値の多値信号の各クロックにおける信号をサンプリングすると共に、その各クロックにおける信号を、ｎ＋１値（２m＋１値）の多値信号におけるｎ＋１個のレベル段階を識別するための、順次大きくなる第１〜第ｎのしきい値と比較し、上述したｍ＋１ビットのデータを取得する。
【００９１】
また、光受信装置２００は、多値復調手段を構成する、ラッチ回路２０６と、減算器２０７と、ラッチ回路２０８と、比較器２０９とを有している。この多値復調手段は、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡに基づいて、ｎ値の多値信号を構成するｍビットのデータＭを取得する。このｍビットのデータＭは、上述した光送信装置１００のラッチ回路１０５（図１参照）から出力されるｍビットのデータＭに対応したものである。
【００９２】
ラッチ回路２０６は、Ａ／Ｄコンバータ２０５で得られるｍ＋１ビットのデータを、クロック再生回路２０４で得られるクロックＣＬｍに基づいてラッチし、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡを取得する。このｍ＋１ビットのデータＡは、上述した光送信装置１００のラッチ回路１０７（図１参照）から出力されるｍ＋１ビットのデータＡに対応したものである。
【００９３】
ラッチ回路２０８は、減算器２０７で得られるｍビットのデータＭを、クロック再生回路２０４で再生されるクロックＣＬｍに基づいて、ラッチする。このｍビットのデータＭは、上述した光送信装置１００のラッチ回路１０５から出力されるｍビットのデータＭに対応したものである。
【００９４】
比較器２０９は、データ値比較手段（レベル段階比較手段）を構成しており、ラッチ回路２０６でラッチされているｍ＋１ビットのデータＡの現在の値Ａtを第１の値とし、ラッチ回路２０８でラッチされているｍビットのデータＭの１クロック前の値Ｍt-1を第２の値とし、これら第１の値と第２の値とを比較する。この場合、上述したように、ｍ＋１ビットのデータＡはｎ＋１値の多値信号を構成し、ｍビットのデータＭはｎ値の多値信号を構成していることから、第１の値と第２の値とを比較するということは、ｎ＋１値の多値信号の現在のレベル段階である第１のレベル段階とｎ値の多値信号の１クロック前のレベル段階である第２のレベル段階とを比較することと等価である。
【００９５】
比較器２０９は、さらに、第１の値と第２の値との比較結果に基づいて、０または１のデータを出力する。この場合、比較器２０９は、第１の値が第２の値より大きいとき（Ａt＞Ｍt-1）、１のデータを出力し、第１の値が第２の値と同じあるいは第２の値より小さいとき（Ａt≦Ｍt-1）、０のデータを出力する。
【００９６】
減算器２０７は、演算手段（レベル段階決定手段）を構成しており、ラッチ回路２０６でラッチされているｍ＋１ビットのデータＡの現在の値Ａtより、比較器２０９から出力される０または１のデータを減算して、ｍビットのデータの現在の値Ｍtとする。この場合、比較器２０９から０のデータが出力されるとき、ｍ＋１ビットのデータＡの現在の値ＡtがそのままｍビットのデータＭの現在の値Ｍtとなる。
【００９７】
上述したラッチ回路２０６、減算器２０７、ラッチ回路２０８および比較器２０９からなる多値復調手段は、ｍ＝１であるときは、図２に示す変換マップ（デコード）に従って、ｍビット（１ビット）のデータの現在の値Ｍtを得る処理を行っている。すなわち、Ａt＝２(a)である場合、Ｍt＝１とする。また、Ａt＝１(a)である場合、Ｍt＝Ｍt-1とする。さらに、Ａt＝０(a)である場合、Ｍt＝０とする。
【００９８】
また、上述したラッチ回路２０６、減算器２０７、ラッチ回路２０８および比較器２０９からなる多値変調手段は、ｍ＝２であるときは、図３に示す変換マップ（デコード）に従って、ｍビット（２ビット）のデータの現在の値Ｍtを得る処理を行っている。すなわち、Ａt＝４(a)である場合、Ｍt＝３とする。Ａt＝３(a)である場合、Ｍt-1＝３であるときはＭt＝３とし、その他のときはＭt＝２とする。Ａt＝２(a)である場合、Ｍt-1＝０または１であるときはＭt＝１とし、その他のときはＭt＝２とする。Ａt＝１(a)である場合、Ｍt-1＝０であるときはＭt＝０とし、その他のときはＭt＝１とする。Ａt＝０(a)である場合、Ｍt＝０とする。
【００９９】
図７に戻って、また、光受信装置２００は、ｍ逓倍器２１０と、出力端子２１１と、シフトレジスタ２１２と、出力端子２１３とを有している。ｍ逓倍器２１０は、クロック再生回路２０４で再生されるクロックＣＬｍをｍ逓倍し、クロックＣＬを取得する。出力端子２１１は、ｍ逓倍器２１０で得られるクロックＣＬを出力する。
【０１００】
シフトレジスタ２１２は、ラッチ回路２０８でクロックＣＬｍによりラッチされたｍビットのデータを構成する各ビットデータを、ｍ逓倍器２１０で得られるクロックＣＬで順次シフトし、出力シリアルデータＤoutを出力する。出力端子２１３は、シフトレジスタ２１２から出力される出力シリアルデータＤoutを出力する。上述した出力端子２１１に出力されるクロックＣＬは、この出力シリアルデータＤoutの各ビットに同期している。
【０１０１】
図７に示す光受信装置２００の動作を説明する。
フォトディテクタ２０１には、上述した光送信装置１００のレーザダイオード１１１から出力される、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータに対応した光信号が、例えば光ファイバを介して供給される。フォトディテクタ２０１では、光信号が電流に変換される。また、このフォトディテクタ２０１で得られる電流は、ＴＩＡ２０２で電圧に変換される。そして、ＡＧＣ回路２０３では、ＴＩＡ２０２の出力信号の最大値が一定の電圧値となるように、その出力信号の増幅または減衰、つまり自動利得制御が行われる。このＡＧＣ回路２０３の出力信号は、上述した光送信装置１００のＤ／Ａコンバータ１０７（図１参照）から出力されるｎ＋１値の多値信号に対応した、クロック毎に必ずレベル段階が変化したｎ＋１値の多値信号となる。
【０１０２】
ＡＧＣ回路２０３の出力信号は、Ａ／Ｄコンバータ２０５およびクロック再生回路２０４に供給される。クロック再生回路２０４では、ＡＧＣ回路２０３の出力信号からクロックＣＬｍが再生される。このクロックＣＬｍは、Ａ／Ｄコンバータ２０５、ラッチ回路２０６，２０８およびｍ逓倍器２１０に供給される。
【０１０３】
Ａ／Ｄコンバータ２０５では、ＡＧＣ回路２０３の出力信号である、ｎ＋１値の多値信号の各クロックにおけるレベル段階が検出され、それぞれそのレベル段階を示すｍ＋１ビットのデータに変換される。このｍ＋１ビットのデータは、ラッチ回路２０６に供給される。
【０１０４】
ラッチ回路２０６では、Ａ／Ｄコンバータ２０５から供給されるｍ＋１ビットのデータが、クロックＣＬｍでラッチされ、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡが得られる。このｍ＋１ビットのデータは、光送信装置１００のラッチ回路１０７（図
１参照）から出力されるｍ＋１ビットのデータＡに対応したものとなる。
【０１０５】
また、ラッチ回路２０８には、減算器２０７で得られるｍビットのデータＭが供給される。このラッチ回路２０８では、ｍビットのデータＭが、クロックＣＬｍでラッチされる。このラッチ回路２０８でラッチされたｍビットのデータＭは、比較器２０９に供給される。
【０１０６】
比較器２０９では、ラッチ回路２０６でラッチされているｍ＋１ビットのデータＡの現在の値Ａtである第１の値と、ラッチ回路２０８でラッチされているｍビットのデータＭの１クロック前の値Ｍt-1である第２の値とが比較される。そして、この比較器２０９から、第１の値と第２の値との比較結果に基づいて、０または１のデータが出力される。すなわち、第１の値が第２の値より大きいとき（Ａt＞Ｍt-1）、１のデータが出力され、第１の値が第２の値と同じあるいは第２の値より小さいとき（Ａt≦Ｍt-1）、０のデータが出力される。このように、比較器２０９から出力される０または１のデータは減算器２０７に供給される。
【０１０７】
減算器２０７では、ラッチ回路２０６でラッチされているｍ＋１ビットのデータＡの現在の値Ａtより、比較器２０９から出力される０または１のデータが減算されて、ｍビットのデータの現在の値Ｍtとされる。この場合、比較器２０９から０のデータが出力されるとき、ｍ＋１ビットのデータＡの現在の値ＡtがそのままｍビットのデータＭの現在の値Ｍtとされる。
【０１０８】
この場合、第１の値が第２の値より大きいとき（Ａt＞Ｍt-1）、比較器２０９から１のデータが出力されるため、第１の値より１が減算されてｍビットのデータＭの現在の値Ｍtとなる。また、第１の値が第２の値と同じあるいは第２の値より小さいとき（Ａt≦Ｍt-1）、比較器２０９から０のデータが出力されるため、第１の値がそのままｍビットのデータＭの現在の値Ｍtとなる。
【０１０９】
これにより、ラッチ回路２０６、減算器２０７、ラッチ回路２０８および比較器２０９からなる多値復調手段では、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡに基づいて、ｎ値の多値信号を構成するｍビットのデータＭが得られる。このｍビットのデータＭは、光送信装置１００のラッチ回路１０５（図１参照）から出力されるｍビットのデータＭに対応したものである。
【０１１０】
図８は、ｍ＝１の場合における、ｍ＋１ビットのデータＡの現在の値Ａt、およびｍビットのデータＭの現在の値Ｍtの推移を示している。なお、比較器２０９では、ｔ＝０における値Ｍt、つまりＭ0として２m−１＝１が使用される。この図８および上述した図４から明らかなように、この光受信装置２００の多値復調手段で得られるｍビットのデータＭは、上述した光送信装置１００の多値変調手段における変調前のｍビットのデータＭと一致することが分かる。
【０１１１】
図９は、ｍ＝２の場合における、ｍ＋１ビットのデータＡの現在の値Ａt、およびｍビットのデータＭの現在の値Ｍtの推移を示している。なお、比較器２０９では、ｔ＝０における値Ｍt、つまりＭ0として２m−１＝３が使用される。この図９および上述図５から明らかなように、この光受信装置２００の多値復調手段で得られるｍビットのデータＭは、上述した光送信装置１００の多値変調手段における変調前のｍビットのデータＭと一致することが分かる。
【０１１２】
詳細説明は省略するが、ｍが３以上の場合であっても、上述したｍ＝１の場合、ｍ＝２の場合と同様に、ｍ＋１ビットのデータＡからｍビットのデータＭが得られ、このｍビットのデータＭは、上述した光送信装置１００の多値変調手段における変調前のｍビットのデータＭと一致するものとなる。
【０１１３】
ラッチ回路２０８から出力される、ｎ値の多値信号を構成するｍビットのデータＭは、シフトレジスタ２１２に供給される。ｍ逓倍器２１０では、クロック再生回路２０４で再生されるクロックＣＬｍがｍ逓倍され、クロックＣＬが得られる。このクロックＣＬは、シフトレジスタ２１２に供給されると共に、出力端子２１１に出力される。
【０１１４】
シフトレジスタ２１２では、ラッチ回路２０８でクロックＣＬｍによりラッチされたｍビットのデータを構成する各ビットデータが、クロックＣＬで順次シフトされ、出力シリアルデータＤoutが得られる。この出力シリアルデータＤoutは、光送信装置１００の入力端子１０１（図１参照）に入力された、入力シリアルデータＤinに対応したものとなる。この出力シリアルデータＤoutは、出力端子２１３に出力される。
【０１１５】
上述したように、図７に示す光受信装置２００の多値復調手段では、当該多値復調手段から出力されるｎ値の多値信号を構成するｍビットのデータは、復調前のｎ＋１値の多値信号を構成するｍ＋１ビットのデータが、図１に示す光送信装置１００の多値変調手段から出力されるｎ＋１値の多値信号を構成するｍ＋１ビットのデータである場合、その変調前のｎ値の多値信号を構成するｍビットのデータと同じものとなる。したがって、図７に示す光受信装置２００の多値復調手段では、図１に示す光送信装置１００の多値変調手段から出力されるｍ＋１ビットのデータの復調を良好に行うことができる。
【０１１６】
また、図７に示す光受信装置２００では、ＡＧＣ回路２０３から出力されるｎ＋１値の多値信号は、クロック毎に必ずレベル段階が変化するものであることから、クロック再生回路２０４を安価な微分回路等で構成できる。
【０１１７】
なお、図７に示す光受信装置２００における、ｎ＋１値の多値信号を構成するｍ＋１ビットのデータからｎ値の多値信号を構成するｍビットのデータを取得し、そしてこのｍビットのデータから出力シリアルデータＤoutを取得する処理（デコード処理）を、ソフトウェアにより実現できる。図１０のフローチャートは、その処理手順を示している。
【０１１８】
まず、ステップＳＴ３１で、処理を開始し、ステップＳＴ３２で、Ｍ0を２m−１に設定し、ステップＳＴ３３で、ｔ＝１とする。
【０１１９】
次に、ステップＳＴ３４で、ｍ＋１ビットの入力データから、ｔ番目のｍ＋１ビットのデータＡtを取得する。そして、ステップＳＴ３５で、データＡtの値がｔ−１番目のｍビットのデータＭt-1の値より大きいか、つまりＡt＞Ｍt-1であるか否かを判定する。Ａt＞Ｍt-1であるときは、ステップＳＴ３６を介して、ステップＳＴ３８に進む。Ａt＞Ｍt-1でないとき、すなわちＡt≦Ｍt-1であるときは、ステップＳＴ３７を介して、ステップＳＴ３８に進む。
【０１２０】
このステップＳＴ３６では、ｔ番目のｍ＋１ビットのデータＡtから１を引いて、ｔ番目のｍビットのデータＭtを取得する。また、ステップＳＴ３７では、ｔ番目のｍ＋１ビットのデータＡtから０を引いて、ｔ番目のｍビットのデータＭtを取得する。この場合、ｔ番目のｍ＋１ビットのデータＡtをそのままｔ番目のｍビットのデータＭtとする。そして、ステップＳＴ３８では、ｔ番目のｍビットのデータＭtをシリアルデータに変換して、出力シリアルデータＤoutを取得する。
【０１２１】
次に、ステップＳＴ３９では、ｍ＋１ビットの入力データの全てを処理したか否かを判定する。全てを処理していないときは、ステップＳＴ４０で、ｔをインクリメントし、その後にステップＳＴ３４に戻り、上述したと同様の処理を繰り返す。一方、全てを処理したときは、ステップＳＴ４１で、デコード処理を終了する。
【０１２２】
次に、実施の形態としての光受信装置２００Ａについて説明する。図１１は、この光受信装置２００Ａの構成を示している。この光受信装置２００Ａは、上述した図７に示す光受信装置２００と同様の機能を有するものである。図１１において、図７と対応する部分には同一符号を付し、その詳細説明は省略する。
【０１２３】
光受信装置２００Ａは、図７の光受信装置２００のＡ／Ｄコンバータ２０５の代わりに、Ａ／Ｄコンバータ２０５Ａを有している。このＡ／Ｄコンバータ２０５Ａは、ＡＧＣ回路２０３の出力信号である、ｎ＋１値（２m＋１値）の多値信号の各クロックにおけるレベル段階を検出し、それぞれそのレベル段階を示すｍビットのデータに変換する。この場合、Ａ／Ｄコンバータ２０５Ａは、ｎ＋１値の多値信号の最大のレベル段階をその次のレベル段階とひとまとめにして扱い、この最大のレベル段階に対応するｍビットのデータの値を本来の値（２m）ではなく、それより１だけ小さい値（２m−１）とする。
【０１２４】
すなわち、Ａ／Ｄコンバータ２０５Ａは、クロック再生回路２０４で再生されるクロックＣＬｍで、ＡＧＣ回路２０３の出力信号であるｎ＋１値の多値信号の各クロックにおける信号をサンプリングすると共に、その各クロックにおける信号を、ｎ＋１値（２m＋１値）の多値信号におけるｎ＋１個のレベル段階を識別するための、順次大きくなる第１〜第ｎのしきい値のうち、第１〜第ｎ−１のしきい値と比較し、上述したｍビットのデータを取得する。このことから、このＡ／Ｄコンバータ２０５Ａは、データ取得手段を構成している。
【０１２５】
また、このＡ／Ｄコンバータ２０５Ａは、ＡＧＣ回路２０３の出力信号である、ｎ＋１値の多値信号を、上述した第ｎのしきい値と比較し、ｎ＋１値の多値信号が第ｎのしきい値以上であるとき０（第１のレベル）となり、ｎ＋１値の多値信号が第ｎのしきい値未満であるとき１（第２のレベル）となる制御信号ＣＳを取得する。この場合、制御信号ＣＳは、ｎ＋１値の多値信号が最大のレベル段階にあるとき０となり、その他のとき１となる。このことから、このＡ／Ｄコンバータ２０５Ａは、制御信号取得手段を構成している。
【０１２６】
また、光受信装置２００Ａは、図７の光受信装置２００のラッチ回路２０６の代わりに、ラッチ回路２０６Ａを有している。このラッチ回路２０６Ａは、Ａ／Ｄコンバータ２０５Ａで得られるｍビットのデータを、クロック再生回路２０４で得られるクロックＣＬｍに基づいてラッチし、ｎ＋１値の多値信号に係るｍビットのデータＡ′を取得する。このｍビットのデータＡ′は、上述した光送信装置１００のラッチ回路１０７（図１参照）から出力されるｍ＋１ビットのデータＡのうち、２mの値の部分を、２m−１の値としたものである。図７の光受信装置２００のラッチ回路２０６はｍ＋１ビットの構成とする必要があるが、このラッチ回路２０６Ａはｍビットの構成とすることができる。これに伴って、減算器２０７および比較器２０９も、図１１に示す光受信装置２００Ａにおいては、ｍビットの構成とできる。
【０１２７】
また、光受信装置２００Ａは、ラッチ回路２１４と、アンド回路２１５とを有している。ラッチ回路２１４は、Ａ／Ｄコンバータ２０５Ａで得られる制御信号ＣＳを、クロック再生回路２０４で得られるクロックＣＬｍに基づいてラッチする。この場合、ラッチ回路２１４でラッチされた制御信号ＣＳの値は、上述したラッチ回路２０６Ａでラッチされた、ｎ＋１値の多値信号に係るｍビットのデータＡ′の現在の値Ａ′tに対応したものとなる。
【０１２８】
ラッチ回路２０６ＡでラッチされているデータＡ′の現在の値Ａ′tは、ｎ＋１値の多値信号の最大のレベルに対応したものであるとき、上述したように本来の値（２m）より１だけ小さい値（２m−１）となっている。この場合、ラッチ回路２１４でラッチされている制御信号ＣＳの値は必ず０となる。
【０１２９】
アンド回路２１５は、ラッチ回路２１４でラッチされた制御信号ＣＳと比較器２０９より出力される０または１のデータとの論理積を取り、その出力信号を減算器２０７に、ラッチ回路２０６Ａから供給されるｍビットのデータＡ′の現在の値Ａ′tから減算すべき信号として供給する。
【０１３０】
図１１に示す光受信装置２００Ａのその他は、上述した図７に示す光受信装置２００と同様に構成される。
【０１３１】
図１１に示す光受信装置２００Ａの動作を説明する。
ＡＧＣ回路２０３の出力信号である、ｎ＋１値（２m＋１）の多値信号は、Ａ／Ｄコンバータ２０５Ａおよびクロック再生回路２０４に供給される。クロック再生回路２０４では、ＡＧＣ回路２０３の出力信号からクロックＣＬｍが再生される。このクロックＣＬｍは、Ａ／Ｄコンバータ２０５Ａ、ラッチ回路２０６Ａ，２０８，２１４およびｍ逓倍器２１０に供給される。
【０１３２】
Ａ／Ｄコンバータ２０５Ａでは、ｎ＋１値の多値信号の各クロックにおけるレベル段階が検出され、それぞれそのレベル段階を示すｍビットのデータに変換される。この場合、ｎ＋１値の多値信号の最大のレベル段階がその次のレベル段階とひとまとめにして扱われ、この最大のレベル段階に対応するｍビットのデータの値は、本来の値（２m）ではなく、それより１だけ小さい値（２m−１）とされる。このｍビットのデータは、ｍビット構成のラッチ回路２０６Ａに供給される。
【０１３３】
ラッチ回路２０６Ａでは、Ａ／Ｄコンバータ２０５Ａから供給されるｍビットのデータが、クロックＣＬｍでラッチされ、ｎ＋１値の多値信号に係るｍビットのデータＡ′が得られる。このｍビットのデータＡ′は、上述した光送信装置１００のラッチ回路１０７（図１参照）から出力されるｍ＋１ビットのデータＡのうち、２mの値の部分が、２m−１の値とされたものである。
【０１３４】
また、Ａ／Ｄコンバータ２０５Ａでは、ＡＧＣ回路２０３の出力信号である、ｎ＋１値の多値信号が、上述した第ｎのしきい値と比較され、ｎ＋１値の多値信号が第ｎのしきい値以上であるとき０となり、ｎ＋１値の多値信号が第ｎのしきい値未満であるとき１となる制御信号ＣＳが得られる。この場合、この制御信号ＣＳは、ｎ＋１値の多値信号が最大のレベル段階にあるとき０となり、その他のとき１となる。この制御信号ＣＳは、ラッチ回路２１４に供給される。
【０１３５】
ラッチ回路２１４では、Ａ／Ｄコンバータ２０５Ａで得られる制御信号ＣＳが、クロック再生回路２０４で得られるクロックＣＬｍに基づいてラッチされる。この場合、ラッチ回路２１４でラッチされた制御信号ＣＳの値は、上述したラッチ回路２０６Ａでラッチされた、ｎ＋１値の多値信号に係るｍビットのデータＡ′の現在の値Ａ′tに対応したものとなる。このラッチ回路２１４でラッチされた制御信号ＣＳは、アンド回路２１５に供給される。
【０１３６】
ラッチ回路２０８には、減算器２０７で得られる、ｎ値の多値信号を構成するｍビットのデータＭが供給される。このラッチ回路２０８では、ｍビットのデータＭが、クロックＣＬｍでラッチされる。このラッチ回路２０８でラッチされたｍビットのデータＭは、比較器２０９に供給される。
【０１３７】
比較器２０９では、ラッチ回路２０６Ａでラッチされている、ｎ＋１値の多値信号に係るｍビットのデータＡ′の現在の値Ａ′tである第１の値と、ラッチ回路２０８でラッチされている、ｎ値の多値信号を構成するｍビットのデータＭの１クロック前の値Ｍt-1である第２の値とが比較される。
【０１３８】
そして、この比較器２０９から、第１の値と第２の値との比較結果に基づいて、０または１のデータが出力される。すなわち、第１の値が第２の値より大きいとき（Ａ′t＞Ｍt-1）、１のデータが出力され、第１の値が第２の値と同じあるいは第２の値より小さいとき（Ａ′t≦Ｍt-1）、０のデータが出力される。このように、比較器２０９から出力される０または１のデータはアンド回路２１５に供給される。
【０１３９】
減算器２０７では、ラッチ回路２０６ＡでラッチされているｍビットのデータＡ′の現在の値Ａ′tより、アンド回路２１５の出力信号が減算されて、ｍビットのデータＭの現在の値Ｍtとされる。
【０１４０】
この場合、第１の値が第２の値より大きく（Ａ′t＞Ｍt-1）、かつラッチ回路２１４でラッチされている制御信号ＣＳが１であるとき、アンド回路２１５の出力信号は１となり、ｍビットのデータＡ′の現在の値Ａ′tより１が減算されて、ｍビットのデータＭの現在の値Ｍtとされる。一方、その他のとき、すなわち第１の値が第２の値より大きく（Ａ′t＞Ｍt-1）、かつラッチ回路２１４でラッチされている制御信号ＣＳが０であるとき、および第１の値が第２の値と同じあるいは第２の値より小さいとき（Ａ′t≦Ｍt-1）、アンド回路２１５の出力信号は０となり、ｍビットのデータＡ′の現在の値Ａ′tがそのままｍビットのデータＭの現在の値Ｍtとされる。
【０１４１】
これにより、第１の値が第２の値より大きくても、データＡ′の現在の値Ａ′tがｎ＋１値の多値信号の最大のレベルに対応したものであるときは、ラッチ回路２１４でラッチされている制御信号ＣＳの値は必ず０となるので、その値Ａ′tがそのままｍビットのデータＭの現在の値Ｍtとされる。これは、上述したように、データＡ′の現在の値Ａ′tがｎ＋１値の多値信号の最大のレベルに対応したものであるとき、その値Ａ′tは既に本来の値（２m）より１だけ小さい値（２m−１）となっているからである。
【０１４２】
このように、ラッチ回路２０６Ａ、減算器２０７、ラッチ回路２０８および比較器２０９からなる多値復調手段では、ｎ＋１値の多値信号に係るｍビットのデータＡ′に基づいて、ｎ値の多値信号を構成するｍビットのデータＭが得られる。このｍビットのデータＭは、光送信装置１００のラッチ回路１０５（図１参照）から出力されるｍビットのデータＭに対応したものである。
【０１４３】
図１２は、ｍ＝１の場合における、ｍビットのデータＡ′の現在の値Ａ′t、ｍビットのデータＭの現在の値Ｍt、および制御信号ＣＳの値の推移を示している。なお、比較器２０９では、ｔ＝０における値Ｍt、つまりＭ0として２m−１＝１が使用される。また、データＡ′の現在の値Ａ′tで、「＊」が付された部分は、ｎ＋１値（２m＋１値）の多値信号の最大のレベルに対応する部分を示しており、本来の値（２m）より１だけ小さい値（２m−１）となっている部分である。これは、以下の図１３においても同様である。この図１２および上述した図４から明らかなように、この光受信装置２００Ａの多値復調手段で得られるｍビットのデータＭは、上述した光送信装置１００の多値変調手段における変調前のｍビットのデータＭと一致することが分かる。
【０１４４】
図１３は、ｍ＝２の場合における、ｍビットのデータＡ′の現在の値Ａ′t、ｍビットのデータＭの現在の値Ｍt、および制御信号ＣＳの値の推移を示している。なお、比較器２０９では、ｔ＝０における値Ｍt、つまりＭ0として２m−１＝３が使用される。この図１３および上述図５から明らかなように、この光受信装置２００Ａの多値復調手段で得られるｍビットのデータＭは、上述した光送信装置１００の多値変調手段における変調前のｍビットのデータＭと一致することが分かる。
【０１４５】
詳細説明は省略するが、ｍが３以上の場合であっても、上述したｍ＝１の場合、ｍ＝２の場合と同様に、ｍビットのデータＡ′からｍビットのデータＭが得られ、このｍビットのデータＭは、上述した光送信装置１００の多値変調手段における変調前のｍビットのデータＭと一致するものとなる。
【０１４６】
また、図７に示す光受信装置２００と同様に、ラッチ回路２０８から出力される、ｎ値の多値信号を構成するｍビットのデータＭは、シフトレジスタ２１２に供給されてシリアルデータに変換され、出力端子２１３に出力シリアルデータＤoutが出力される。
【０１４７】
上述したように、図１１に示す光受信装置２００Ａでは、図７に示す光受信装置２００と同様の作用効果を得ることができる。
【０１４８】
さらに、この図１１に示す光受信装置２００Ａでは、Ａ／Ｄコンバータ２０５Ａで、ｎ＋１値の多値信号の最大のレベル段階とその次のレベル段階とをひとまとめにして扱うことで、ｎ＋１値の多値信号からｍビットのデータを取得し、またｎ＋１値の多値信号が最大のレベル段階にあることを識別するための制御信号ＣＳを取得し、それらを用いてｎ値の多値信号を構成するｍビットのデータＭを得るものであり、復調処理に必要なビット数を、ｍ＋１ビットではなくｍビットとでき、１ビット節約できる利益がある。
【０１４９】
すなわち、図１１に示す光受信装置２００Ａでは、ラッチ回路２０６Ａ、減算器２０７、比較器２０９等としてｍビット構成のものを用いることができ、回路規模の縮小化を図ることができる。
【０１５０】
なお、図１１に示す光受信装置２００Ａにおける、ｎ＋１値の多値信号に係るｍビットのデータ（Ａ／Ｄコンバータ２０５Ａの出力信号に対応）からｎ値の多値信号を構成するｍビットのデータを取得し、そしてこのｍビットのデータから出力シリアルデータＤoutを取得する処理（デコード処理）を、ソフトウェアにより実現できる。図１４のフローチャートは、その処理手順を示している。
【０１５１】
まず、ステップＳＴ５１で、処理を開始し、ステップＳＴ３２で、Ｍ0を２m−１に設定し、ステップＳＴ５３で、ｔ＝１とする。
【０１５２】
次に、ステップＳＴ５４で、ｍビットの入力データから、ｔ番目のｍビットのデータＡ′tを取得し、またこのデータＡ′tに対応した制御信号ＣＳを取得する。そして、ステップＳＴ５５で、データＡ′tの値がｔ−１番目のｍビットのデータＭt-1の値より大きく、かつ制御信号ＣＳが１であるか否かを判定する。肯定(YES)であるときは、ステップＳＴ５６を介して、ステップＳＴ５８に進む。否定(NO)であるときは、ステップＳＴ５７を介して、ステップＳＴ５８に進む。
【０１５３】
このステップＳＴ５６では、ｔ番目のｍビットのデータＡ′tから１を引いて、ｔ番目のｍビットのデータＭtを取得する。また、ステップＳＴ５７では、ｔ番目のｍビットのデータＡ′tから０を引いて、ｔ番目のｍビットのデータＭtを取得する。この場合、ｔ番目のｍ＋１ビットのデータＡtをそのままｔ番目のｍビットのデータＭtとする。そして、ステップＳＴ５８では、ｔ番目のｍビットのデータＭtをシリアルデータに変換して、出力シリアルデータＤoutを取得する。
【０１５４】
次に、ステップＳＴ５９では、ｍビットの入力データの全てを処理したか否かを判定する。全てを処理していないときは、ステップＳＴ６０で、ｔをインクリメントし、その後にステップＳＴ５４に戻り、上述したと同様の処理を繰り返す。一方、全てを処理したときは、ステップＳＴ６１で、デコード処理を終了する。
【０１５５】
なお、上述実施の形態においては、ｎ値の多値信号はｍビットのデータで構成され、ｎ＋１値の多値信号はｍ＋１ビットのデータで構成され、ｎ値の多値信号の各レベル段階の幅とｎ＋１値の多値信号の各レベル段階の幅とは同じであるが、これらの幅が異なるものも考えられる。
【０１５６】
また、上述実施の形態においては、ｎ値の多値信号はｎ＝２m個のレベル段階を有し、ｎ＋１値の多値信号はｎ＋１＝２m＋１個のレベル段階を有するものを示したが、この発明は、ｎが２m（ｍ＝１，２，・・・）以外である場合にも、同様に適用できる。
【０１５７】
また、上述実施の形態においては、光送信装置１００、光受信装置２００，２００Ａを示しているが、この発明に係る多値変調装置、多値復調装置は、電圧信号の形式で多値信号の送受信を行う通信システムにも同様に適用できる。
【産業上の利用可能性】
【０１５８】
この発明は、ｎ値の多値信号に基づいて、クロック毎に必ずレベル段階が変化しクロック再生が容易なｎ＋１値の多値信号を、簡単な回路構成で得ることができるものであり、例えば多値信号を送受信する光通信システム等に適用できる。
【図面の簡単な説明】
【０１５９】
【図１】実施の形態としての光送信装置の構成を示すブロック図である。
【図２】ｎ値の多値信号を構成するｍビットのデータからｎ＋１値の多値信号を構成するｍ＋１ビットのデータへのエンコード、およびそのデコードの変換マップ（ｍ＝１）を示す図である。
【図３】ｎ値の多値信号を構成するｍビットのデータからｎ＋１値の多値信号を構成するｍ＋１ビットのデータへのエンコード、およびそのデコードの変換マップ（ｍ＝２）を示す図である。
【図４】ｎ値の多値信号を構成するｍビットのデータＭからｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡへのエンコード（ｍ＝１）における、データＭの現在の値Ｍt、およびデータＡの現在の値Ａtの推移を示す図である。
【図５】ｎ値の多値信号を構成するｍビットのデータＭからｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡへのエンコード（ｍ＝２）における、データＭの現在の値Ｍt、およびデータＡの現在の値Ａtの推移を示す図である。
【図６】入力シリアルデータＤinからｎ値の多値信号を構成するｍビットのデータを取得し、そしてこのｍビットのデータに基づいてｎ＋１値の多値信号を構成するｍ＋１ビットのデータを取得する処理（エンコード処理）の処理手順を示すフローチャートである。
【図７】実施の形態としての光受信装置の構成を示すブロック図である。
【図８】ｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡからｎ値の多値信号を構成するｍビットのデータＭへのデコード（ｍ＝１）における、データＡの現在の値Ａt、およびデータＭの現在の値Ｍtの推移を示す図である。
【図９】ｎ＋１値の多値信号を構成するｍ＋１ビットのデータＡからｎ値の多値信号を構成するｍビットのデータＭへのデコード（ｍ＝２）における、データＡの現在の値Ａt、およびデータＭの現在の値Ｍtの推移を示す図である。
【図１０】ｎ＋１値の多値信号を構成するｍ＋１ビットのデータからｎ値の多値信号を構成するｍビットのデータを取得し、そしてこのｍビットのデータから出力シリアルデータＤoutを取得する処理（デコード処理）の処理手順を示すフローチャートである。
【図１１】実施の形態としての光受信装置の他の構成を示すブロック図である。
【図１２】ｎ＋１値の多値信号に係るｍビットのデータＡ′からｎ値の多値信号を構成するｍビットのデータＭへのデコード（ｍ＝１）における、データＡ′の現在の値Ａ′t、およびデータＭの現在の値Ｍtの推移を示す図である。
【図１３】ｎ＋１値の多値信号に係るｍビットのデータＡ′からｎ値の多値信号を構成するｍビットのデータＭへのデコード（ｍ＝２）における、データＡ′の現在の値Ａ′t、およびデータＭの現在の値Ｍtの推移を示す図である。
【図１４】ｎ＋１値の多値信号に係るｍビットのデータからｎ値の多値信号を構成するｍビットのデータを取得し、そしてこのｍビットのデータから出力シリアルデータＤoutを取得する処理（デコード処理）の処理手順を示すフローチャートである。
【図１５】ＭＬＴ−３の変調波形の一例を示す図である。
【符号の説明】
【０１６０】
１００・・・光送信装置、１０１，１０２・・・入力端子、１０３・・・シフトレジスタ、１０４・・・１／ｍ分周器、１０５，１０７・・・ラッチ回路、１０６・・・加算器、１０８・・・比較器、１０９・・・Ｄ／Ａコンバータ、１１０・・・ＬＤドライバ、１１１・・・レーザダイオード（ＬＤ）、２００，２００Ａ・・・光受信装置、２０１・・・フォトディテクタ、２０２・・・ＴＩＡ（トランスインピーダンスアンプ）、２０３・・・ＡＧＣ回路、２０４・・・クロック再生回路、２０５，２０５Ａ・・・Ａ／Ｄコンバータ、２０６，２０６Ａ，２０８，２１４・・・ラッチ回路、２０７・・・減算器、２０９・・・比較器、２１０・・・ｍ逓倍器、２１１，２１３・・・出力端子、２１２・・・シフトレジスタ、２１５・・・アンド回路
【図１】
2005236682.tif 000003
【図２】
2005236682.tif 000004
【図３】
2005236682.tif 000005
【図４】
2005236682.tif 000006
【図５】
2005236682.tif 000007
【図６】
2005236682.tif 000008
【図７】
2005236682.tif 000009
【図８】
2005236682.tif 000010
【図９】
2005236682.tif 000011
【図１０】
2005236682.tif 000012
【図１１】
2005236682.tif 000013
【図１２】
2005236682.tif 000014
【図１３】
2005236682.tif 000015
【図１４】
2005236682.tif 000016
【図１５】
2005236682.tif 000017