(57)【要約】【課題】  トレンチにより分離された半導体装置においては、分離領域とアクティブ領域の境界であるＳＴＩの肩部に角張った箇所ができる。この肩部でゲート酸化膜が局所的に薄くなったり、電界が集中したりしてゲート酸化膜の信頼性を劣化させたり、トランジスタの性能を劣化させるという問題点がある。肩部を丸くすることでゲート酸化膜の局所的な膜厚のバラツキをなくし、ゲート酸化膜の信頼性を向上させることで信頼性の高い半導体装置を製造する半導体装置の製造方法を提供する。【解決手段】  ＳＴＩの肩部における角張った箇所を丸める熱処理を、１０００℃以上の高温で長時間、希ガス雰囲気中で行う。肩部を丸くし、希ガスの採用により窒素によるシリコン界面への影響をなくすことでゲート酸化膜の局所的な膜厚のバラツキをなくし、ゲート酸化膜の信頼性を向上させることができる半導体装置の製造方法が得られる。【選択図】  図１
2005303044.tif 000002
【特許請求の範囲】
【請求項１】
トレンチにより分離された半導体装置の製造方法において、埋設酸化膜成長後からゲートポリシリ成長前までのいずれかの工程において希ガスを含む雰囲気中でアニール処理することを特徴とする半導体装置の製造方法。
【請求項２】
前記希ガスは、アルゴン、ネオン、ヘリウムであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記アニール処理は、温度は１０００℃以上、１２００℃以下であり、時間は１０分以上、５時間以下であることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記アニール処理は、シリコン基板を露出させないで、絶縁膜で覆った状態で行うことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記アニール処理は、チャンネル注入直前に行うことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記アニール処理は、ゲートポリシリ成長直前に行うことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記アニール処理は、ＣＭＰ直前に行うことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記アニール処理は、パッド酸化膜除去直前に行うことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にトレンチ分離領域と活性領域との境界におけるゲート酸化膜の信頼性を向上させ、半導体装置の特性劣化を防止する半導体装置の製造方法に関する。
【背景技術】
【０００２】
最近の半導体装置に対しては、ますます大規模化、高速化が要求されている。そのために、素子分離方法としてＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法が採用されている。ＳＴＩ法による分離はトレンチに絶縁膜を埋め込むことで分離することから、ＬＯＣＯＳ（Ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）法に比べてバーズビークの発生がなく、高集積化に適している。
【０００３】
しかしながら、ＳＴＩにおいてはアクティブ領域のシリコン主平面と、分離領域のトレンチとの境界であるＳＴＩの肩部において角張った箇所ができる。この肩部でゲート酸化膜が局所的に薄くなったり、電界が集中したりしてゲート酸化膜の信頼性を劣化させたり、トランジスタの性能を劣化させるという問題点がある。
【０００４】
そこでＳＴＩトレンチの内壁酸化後に、酸化膜を窒化し、酸窒化膜とし内壁酸化膜を残し、ＳＴＩの肩部を露出させないことで、ゲート酸化膜が局所的に薄くなったり、電界が集中したりすることを防止して、ゲート酸化膜の信頼性を向上させている従来技術がある。
【０００５】
【特許文献１】特開２００１−１３５７２０号公報
【特許文献２】特開昭６４−０３３９３５号公報
【特許文献３】特開平０４−１０３１７３号公報
【特許文献４】特開平１０−０４１２４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述の従来技術において、酸化膜を窒化することで酸窒化膜中の窒素がプラス電荷として働きシリコン界面へ悪影響を与える。またトレンチ内壁を酸窒化しても、ゲート酸化膜が抑制されることで、局所的に薄くなる部分がある。このようにゲート酸化膜が局所的に薄くなったり、電界が集中したりしてゲート酸化膜の信頼性を劣化させ、トランジスタの性能を劣化させるという問題点がある。
【０００７】
本願の課題は、ＳＴＩの肩部における角張った箇所を丸める熱処理を、１０００℃以上の高温、長時間、希ガス雰囲気中で行うことで、ゲート酸化膜の局所的な膜厚のバラツキをなくし、ゲート酸化膜の信頼性を向上させることで信頼性の高い半導体装置を製造する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本願発明の半導体装置の製造方法は、ＳＴＩの肩部を丸めるために、埋設酸化膜成長後からゲートポリシリ成長前までのいずれかの工程において希ガスを含む雰囲気中でアニール処理することを特徴とする。
【０００９】
本願発明の半導体装置の製造方法において、希ガスは、アルゴン、ネオン、ヘリウムであることを特徴とする。
【００１０】
本願発明の半導体装置の製造方法において、アニール処理は、温度は１０００℃以上１２００℃以下であり、時間は１０分以上５時間以下であることを特徴とする。
【００１１】
本願発明の半導体装置の製造方法において、アニール処理は、シリコン基板を露出させないで、絶縁膜で覆った状態で行うことを特徴とする。
【００１２】
本願発明の半導体装置の製造方法において、アニール処理は、チャンネル注入直前に行うことを特徴とする。
【００１３】
本願発明の半導体装置の製造方法において、アニール処理は、ゲートポリシリ成長直前に行うことを特徴とする。
【００１４】
本願発明の半導体装置の製造方法において、アニール処理は、ＣＭＰ直前に行うことを特徴とする。
【００１５】
本願発明の半導体装置の製造方法において、アニール処理は、パッド酸化膜除去直前に行うことを特徴とする。
【発明の効果】
【００１６】
本願発明のトレンチにより分離された半導体装置の製造方法において、埋設酸化膜成長後からゲートポリシリ成長前までの工程の間に、高温、希ガス雰囲気でのアニール処理を追加することでアクティブ領域の境界をなすＳＴＩの肩部の形状を丸く改善できる。またアニール処理の雰囲気を希ガスとすることで酸化膜及びシリコン界面における窒素による影響をなくし、固定電荷、界面準位を安定させることができる。肩部を丸くし、また窒素によるシリコン界面への影響をなくし、局所的な膜厚のバラツキのない高信頼性のゲート酸化膜を得ることで信頼性の高い半導体装置を製造する半導体装置の製造方法が得られる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の半導体装置の製造方法について、図を参照して説明する。
【実施例１】
【００１８】
実施例１について説明する。図１に本実施例の主たる工程フロー、図２にその断面図を示す。
【００１９】
まず、シリコン基板１の主平面上にパッド酸化膜２を９ｎｍ、窒化膜３を１４０ｎｍ形成する。ホトリソ工程を行い窒化膜３及びパッド酸化膜２をエッチング、さらにシリコン基板１をエッチングし、トレンチ４を形成する（図２、（ａ））。トレンチ４を酸化し内壁酸化膜５を２０ｎｍ形成し、さらにトレンチ全体を埋設酸化膜６にて埋め込む（図２、（ｂ））。
【００２０】
ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）研磨を行い、窒化膜３が露出するまで埋設酸化膜６を研磨し表面を平坦化する。その後窒化膜３、パッド酸化膜２を除去しアクティブ領域を露出させる（図２（Ｃ））。この窒化膜３、パッド酸化膜２を除去するときのオーバーエッチにより、トレンチ内壁の内壁酸化膜５の上部はエッチングされ、内壁の一部のシリコン基板が露出する。このトレンチ内壁とシリコン基板の主平面との境界をＳＴＩの肩部と呼び、このＳＴＩの肩部は角張っている。また、ＳＴＩの肩部のシリコン基板が露出し、アクティブ領域との境界に図２（Ｃ）に示すディボット９と呼ばれる溝ができることになる。
【００２１】
ここで、１０ｎｍの犠牲酸化膜７を形成する（図２、（ｄ））。このとき  角張っているＳＴＩの肩部における酸化膜厚は主平面の膜厚に比べて薄くなっている。その後、トランジスタの閾値調整用のイオン注入を行い、犠牲酸化膜７を除去する。犠牲酸化膜７の除去するときのオーバーエッチにより、ＳＴＩの肩部のシリコン基板は再び露出することになり、このときのＳＴＩの肩部も角張ったままである。
【００２２】
ゲート酸化膜８を形成する（図２、（ｅ））。このゲート酸化膜８は、ＳＴＩの肩部が角張っていることにより、薄く形成されたり、電界が集中したりすることになる。さらにゲート酸化膜８上にゲートポリシリ膜を成長させ、以下所定のトランジスタ形成を行う。
【００２３】
以上が通常のＳＴＩによるトランジスタ形成するための主たる工程フローである。ここで、本願発明者は、アニール処理することでＳＴＩの肩部の形状を改善し、ゲート酸化膜の信頼性を向上させることを考えた。図１の工程フローにおいて右側の追加工程であるアニール処理１，２，３を施し、アクティブ領域との境界をなすＳＴＩの肩部の丸み状態、アニール処理の雰囲気依存を確認した。これらの確認データを図３〜図１０に示す。
【００２４】
図３，４には、アニール処理なしの場合、埋設酸化膜６の成長後にアニール処理１を追加した場合、犠牲酸化膜７の形成後にアニール処理２を追加した場合、ゲート酸化膜８の形成後にアニール処理３を追加した場合をそれぞれ比較した結果を示す。アニール処理１，２，３の条件は、１０００℃、１時間、窒素雰囲気である。その結果アニール処理なしの場合の曲率半径と比較して、埋設酸化膜成長後に行ったアニール処理１の場合は約０．５ｎｍの改善で２ｎｍ強である。犠牲酸化後に行ったアニール処理２の場合は約１．５ｎｍの改善で３．５ｎｍである。ゲート酸化膜後に行ったアニール処理３の場合は約７ｎｍの改善で９ｎｍと改善された。
【００２５】
これらの形状を観察した結果を図３に示す。（ａ）はアニール処理なしの場合、（ｂ）は埋設酸化膜６の成長後にアニール処理１を追加した場合、（Ｃ）は犠牲酸化膜７の形成後にアニール処理２を追加した場合、（ｄ）はゲート酸化膜８の形成後にアニール処理３を追加した場合である。（ａ）〜（ｄ）の順にＳＴＩの肩部の形状は改善され丸くなっている。従って、肩を丸めるアニール処理の工程としては、ゲート酸化後のアニール処理３が最も良く、犠牲酸化後のアニール処理２、埋設酸化膜成長後のアニール処理１の順になる。
【００２６】
図３に示す形状はトランジスタ形成後に観察したものである。途中工程での確認結果から、酸化膜形成後にアニール処理を実施することで肩部は丸みを有することになるが、アニール処理の後で、酸化膜を除去しシリコン基板を露出させ、再度酸化膜を形成させるときの肩部の形状は一度丸まった形状が酸化により、再び角張ってくる。ゲート酸化膜にアニール処理を実施すると、ゲート酸化膜は最後まで除去されずに残るため、肩部の形状は丸くなったままである。犠牲酸化膜にアニール処理を実施すると、一度丸くなった肩部の形状が犠牲酸化膜除去後にゲート酸化することでＳＴＩ肩部の形状の丸みは少なくなってくる。また埋設酸化膜後にアニール処理を行うと、犠牲酸化及びゲート酸化と２回の酸化工程により肩部の丸みはさらに少なくなっているが、丸みを有するＳＴＩの肩部に形成されるゲート酸化膜の信頼性は、アニール処理なしの場合より優れている。
【００２７】
次に、図５にアニール処理のアニール処理温度、時間の依存性を示す。工程はアニール処理２の犠牲酸化後、窒素雰囲気で実施した結果である。１１００℃では曲率半径の増大は少なく、より高温の１１５０℃での曲率半径の増大、時間依存性が大きいことがわかる。より高温、より長時間が好ましい。
【００２８】
図７に犠牲酸化後にアニール処理し、その処理条件とゲート酸化条件との依存性を示す。評価方法は、ＣＶ法を用いて、チャンネルの反転状態におけるゲート基板間の容量値Ｃｉｎｖを測定し比較した。ＣＶ法は、図６に示すように、基板、ゲート間に電圧印加し、チャンネルの蓄積、空乏、反転状態における容量値により、ゲート酸化膜質、界面の質を評価するものである。
【００２９】
図７に示すように、アニール処理を窒素雰囲気中で実施した場合は、炉ｗｅｔ酸化、１１００℃、１時間では変化していないが、ラジカル酸化及び塩酸酸化においてはチャンネル反転状態時の容量値が低下している。その低下度合いは高温、長時間ほど大きい。一方、ゲート酸化膜をラジカル酸化にて形成し、アニール処理をアルゴン雰囲気、温度１１００℃、１時間及び３時間の場合にも容量値の低下は認められない。
【００３０】
これは高温で、窒素雰囲気でアニール処理した場合には窒素がアクティブ領域の酸化膜及びＳＴＩのトレンチ内壁の酸化膜に侵入した結果であると考えられる。アクティブ領域の犠牲酸化膜は除去されゲート酸化膜が新たに形成されるが、アクティブ領域のシリコン界面の窒素残留の影響や、アクティブ領域との境界におけるトレンチ内壁の酸化膜中の窒素の影響により、チャンネル反転状態における容量値が低下するものである。したがって、希ガスであるアルゴンガスの場合にはこれらの反応がないためチャンネル反転状態における容量値は影響されず、低化が見られない。
【００３１】
さらにこれらを確認するために、犠牲酸化後のアニール処理条件を変えて実施し、その結果を、図８にゲート酸化膜のＱｂｄ（Ｃｈａｒｇｅ  ｔｏ  Ｂｒｅａｋ  Ｄｏｗｎ）、図９、図１０にトランジスタのＶｇ―Ｉｄ特性、閾値を示す。図８において、アルゴン雰囲気でアニール処理する場合は、温度１１００℃、１１５０℃とも、５０％Ｑｂｄ値は向上している。窒素雰囲気においては１０００℃、１時間アニール処理の場合は向上しているが、１０００℃、２時間及び１０５０℃、１時間では低下している。窒素雰囲気、１０００℃、１時間アニール処理の場合は肩部の丸め効果により酸化膜の膜厚が安定し、Ｑｂｄは向上するが、２時間あるいは１１５０℃になると逆に窒素の悪影響で低下していると考えられる。
【００３２】
図９のトランジスタのＶｇ―Ｉｄ特性によれば、窒素雰囲気、１００℃、１時間のアニール処理で、キンクが発生しオフリーク電流が流れている。一方、アルゴン雰囲気では１０００℃、１１５０℃とも、アニール処理なしと同様であり、キンクは発生していない。図１０にはドレイン電流１０−８Ａで測定した閾値を示す。ここでも窒素雰囲気でのアニール処理の場合にはおおきな閾値の低下が見られる。
【００３３】
これらのデータから次のことがいえる。アニール処理は、窒素またはアルゴン雰囲気であっても肩部の形状を丸くする。アニール処理工程は埋設酸化膜成長後からゲートポリシリ成長前に追加することができる。そのときシリコン基板は露出させないで酸化膜または窒化膜等の絶縁膜で覆う状態で行う。その工程としてはチャンネル注入直前、ゲートポリシリ成長直前、パッド酸化膜除去直前、あるいはＣＭＰ直前に実施するのがよい。
【００３４】
さらに、窒素雰囲気の場合は高温、長時間のアニール処理の場合には窒素の影響で逆に酸化膜質が劣化したりするが、アルゴンでは高温、長時間でも悪化は見られない。したがって、アルゴン雰囲気の場合は、より高温度、より長時間のアニール処理が可能であり、ＳＴＩの肩部を十分に丸めることが可能である。周期表第０族で化学的に反応しにくい希ガスであるアルゴンが効果的であることから同じ希ガスであるネオン、ヘリウムも有効である。
【００３５】
また、アニール処理温度としては１０００℃以上、１２００℃以下が好ましく、さらに１１００℃から１１５０℃がより好ましい。アニール処理時間としては１０分以上、５時間以下が好ましい。
【００３６】
以上説明したとおり、トレンチにより分離された半導体装置において、埋設酸化膜成長後からゲートポリシリ成長前までの工程の間に、高温、希ガス雰囲気でのアニール処理を追加することでアクティブ領域との境界をなすＳＴＩの肩部の形状を丸く改善できる。またアニール処理の雰囲気を希ガスとすることで酸化膜及びシリコン界面における窒素による影響をなくし、固定電荷、界面準位を安定させる。窒素によるシリコン界面への影響をなくし、肩部を丸くすることでゲート酸化膜の局所的な膜厚のバラツキをなくし、ゲート酸化膜の信頼性を向上させることで信頼性の高い半導体装置を製造する半導体装置の製造方法が得られる。
【００３７】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００３８】
【図１】実施例１における工程フローを示す図である。
【図２】実施例１における半導体装置の断面を示す図である。
【図３】肩部の形状を示す図である。
【図４】アニール処理工程と肩部の曲率半径との相関を示す図である。
【図５】アニール処理時間と肩部の曲率半径との相関を示す図である。
【図６】ＣＶ曲線を示す図である。
【図７】アニール処理条件と反転時の容量との相関を示す図である。
【図８】アニール処理条件とＱｂｄとの相関を示す図である。
【図９】Ｖｇ−Ｉｄ特性を示す図である。
【図１０】アニール処理条件と閾値との相関を示す図である。
【符号の説明】
【００３９】
１  シリコン基板
２  パッド酸化膜
３  窒化膜
４  トレンチ
５  内壁酸化膜
６  埋設酸化膜
７  犠牲酸化膜
８  ゲート酸化膜
９  ディポッド
【図１】
2005303044.tif 000003
【図２】
2005303044.tif 000004
【図３】
2005303044.tif 000005
【図４】
2005303044.tif 000006
【図５】
2005303044.tif 000007
【図６】
2005303044.tif 000008
【図７】
2005303044.tif 000009
【図８】
2005303044.tif 000010
【図９】
2005303044.tif 000011
【図１０】
2005303044.tif 000012