(57)【要約】【課題】  薄い基板、特に能動面に樹脂等が形成されて反りが生じた基板の研削を精度よく行なうことのできる基板の研削方法を提供する。【解決手段】  反りの生じた基板Ｓ（図１（ｂ））の一面側に、基板Ｓの反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層Ｒ２を形成する（図１（ｃ））。そして、このダミー層Ｒ２の形成によって平坦化された基板Ｓを研削装置のステージＤに吸引固定し、基板Ｓの被研削面Ｓｂをダミー層Ｒ２ごと研削する。【選択図】    図１
2005167134.tif 000002
【特許請求の範囲】
【請求項１】
被研削面に反りの生じた基板を均一に研削する方法であって、
上記基板の一面側に、上記反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層を形成する工程と、
上記ダミー層の形成により平坦化された上記基板を研削装置のステージに固定し、上記基板の被研削面を研削する工程とを備えたことを特徴とする、基板の研削方法。
【請求項２】
上記ダミー層の形成工程では該ダミー層を基板の被研削面に形成し、上記基板の研削工程では該基板の被研削面を上記ダミー層ごと研削することを特徴とする、請求項１記載の基板の研削方法。
【請求項３】
請求項１又は２記載の基板の研削方法を用いて半導体装置を製造することを特徴とする、半導体装置の製造方法。
【請求項４】
電子回路が形成された基板の能動面に応力緩和層を形成する工程と、
上記応力緩和層が形成された部分以外の領域に、上記電子回路の外部電極となる接続部を形成する工程と、
上記応力緩和層上に上記接続部と電気的に接続される再配置配線を形成する工程と、
上記能動面とは反対側の基板の裏面を研削する工程とを備え、
上記基板の研削工程は、
上記基板の裏面に、上記応力緩和層の形成によって生じた上記基板の反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層を形成する工程と、
上記ダミー層の形成により平坦化された上記基板を研削装置のステージに固定し、上記基板の裏面を上記ダミー層ごと研削する工程とを含むことを特徴とする、半導体装置の製造方法。
【請求項５】
請求項３又は４記載の方法により製造されたことを特徴とする、半導体装置。
【請求項６】
請求項５記載の半導体装置を備えたことを特徴とする、回路基板。
【請求項７】
請求項５記載の半導体装置を備えたことを特徴とする、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器に関する。
【背景技術】
【０００２】
シリコンウェハ等の半導体基板は通常６００μｍ〜７００μｍ程度の厚さであり、この状態で半導体装置（チップ）に加工される。特に小型・薄型化が要求される場合には、個々のチップに分割する前に半導体基板の裏面を研削し、厚さを４００μｍ程度まで薄くする。この際、研削精度を高めるために、基板全面を真空吸着等により均一に固定している（例えば特許文献１参照）。
【特許文献１】特開２００２−２５９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年開発が盛んに行なわれているウェハレベルＣＳＰ（Ｗ−ＣＳＰ）はウェハ一括での処理が特徴となっている。このような半導体装置は、通常の半導体装置と違って、その能動面に、パッケージの保護や実装時の応力緩和等を目的として、厚さ数十μｍ程度の樹脂膜が形成されることが多い。一般に樹脂の熱膨張率はシリコンのそれに比べると非常に大きいため、樹脂硬化時の収縮により、常温では基板は樹脂面を上にして凹形状に反っている。その反り量は、構造にも依るが、６インチウェハで１００μｍ程度になる場合がある。このため、研削時に基板全面を均一に吸着することができず、十分な研削精度が得られないという課題があった。特にＷ−ＣＳＰでは基板を２００μｍ程度にまで薄くするため、このような基板の反りは、得られる半導体装置の電気的特性に大きく影響する。
【０００４】
本発明はこのような事情に鑑みてなされたもので、薄い基板の研削を精度よく行なうことのできる基板の研削方法、及び、この研削方法を用いた半導体装置の製造方法、並びに、半導体装置、回路基板、電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の課題を解決するため、本発明の基板の研削方法は、被研削面に反りの生じた基板を均一に研削する方法であって、上記基板の一面側に、上記反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層を形成する工程と、上記ダミー層の形成により平坦化された上記基板を研削装置のステージに固定し、上記基板の被研削面を研削する工程とを備えたことを特徴とする。
本方法では、基板を研削する前に、基板の一面側にダミー層を形成して基板を平坦化しているため、その後の研削を基板全面にわたって均一に行なうことができる。なお、ダミー層の材料（熱膨張特性）や配置は、基板の反りの状態に応じて選択することができる。
【０００６】
本方法では、上記ダミー層の形成工程において該ダミー層を基板の被研削面に形成し、上記基板の研削工程において該基板の被研削面を上記ダミー層ごと研削することが好ましい。これにより、その後の工程がダミー層によって影響されなくなる。
【０００７】
また、本発明の半導体装置の製造方法は、上述の基板の研削方法を用いて半導体装置を製造することを特徴とする。具体的には、本発明の半導体装置の製造方法は、電子回路が形成された基板の能動面に応力緩和層を形成する工程と、上記応力緩和層が形成された部分以外の領域に、上記電子回路の外部電極となる接続部を形成する工程と、上記応力緩和層上に上記接続部と電気的に接続される再配置配線を形成する工程と、上記能動面とは反対側の基板の裏面を研削する工程とを備え、上記基板の研削工程は、上記基板の裏面に、上記応力緩和層の形成によって生じた上記基板の反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層を形成する工程と、上記ダミー層の形成により平坦化された上記基板を研削装置のステージに固定し、上記基板の裏面を上記ダミー層ごと研削する工程とを含むことを特徴とする。なお、必要に応じて、再配置配線の形成工程と基板の裏面の研削工程との間に、上記再配置配線を保護するソルダレジスト層を形成する工程を設けてもよい。
本方法によれば、基板の研削前に予め基板の反りを平坦化しているため、高性能な半導体装置を安定的に生産することができる。
【０００８】
本発明の半導体装置は、上述の半導体装置の製造方法により製造されたことを特徴とする。また、本発明の回路基板及び電子機器は、上述の半導体装置を備えたことを特徴とする。
これにより、デバイスの高性能化を図ることができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら、本発明の実施の形態について説明する。
［基板の研削方法］
まず、図１を参照しながら、本発明の基板の研削方法について説明する。
図１（ａ）は、本方法が適用される基板Ｓの一部を示す断面図である。基板Ｓは、その目的に応じて種々のものを選択することができる。例えば光透過性が求められる場合にはガラス等の透光性材料が選択され、半導体素子を形成する場合にはシリコンウェハ等の半導体基板が選択される。さらに、基板Ｓは、複数の導電膜（配線層）と絶縁膜とが予め積層された多層配線基板や回路基板若しくはＩＣチップ等であってもよい。本例では基板Ｓとして、能動面Ｓａに電子回路の形成されたシリコン基板を用い、この能動面Ｓａとは反対側の基板Ｓの裏面Ｓｂを研削する場合について説明する。
【００１０】
本例では、まず図１（ｂ）に示すように、基板Ｓの能動面Ｓａに保護膜としての第１の樹脂膜Ｒ１を形成する。この樹脂膜Ｒ１は、例えば基板Ｓ上にＩＣチップ等を実装する場合には、このチップをモールドするためのモールド樹脂として機能する。また、基板Ｓを複数のチップに切り分けて他の回路基板にハンダ実装する場合には、この樹脂膜Ｒ１の上に実装用の電極（パッド）や再配置配線を形成することで、実装時の熱応力を緩和する（応力緩和機能）ことができる。本例では、樹脂膜Ｒ１を応力緩和層として用い、この上に配線や電極等（図中、符号Ａで示す）を形成している。
【００１１】
このようにシリコン基板Ｓの表面に樹脂膜Ｒ１を形成すると、熱膨張率の違いによって、基板Ｓは能動面Ｓａ側が凹形状に反る。このため、このままの状態で基板Ｓを研削装置のステージに吸引固定しようとしても、基板全面を均一に吸着させることはできない。そこで本方法では、図１（ｃ）に示すように、いったん基板Ｓの裏面側に、この反りと反対方向の反りを生じさせるような熱膨張特性を有するダミー層を形成する。例えば本例では、基板Ｓよりも熱膨張率の大きな第２の樹脂膜Ｒ２をスピンコート法等を用いて塗布する。こうすることで、第１の樹脂膜Ｒ１によって生じた基板Ｓの反りを第２の樹脂膜Ｒ２によって相殺することができる。この際、第２の樹脂膜Ｒ２の膜厚を変化させることによって、基板Ｓの平坦度を調節することができる。なお、第２の樹脂膜Ｒ２は後述の研削工程によって除去されるため、その材料としては安価に入手できるものが好ましい。例えばエポキシ樹脂やフェノール樹脂等が好適である。また、樹脂膜Ｒ２の物性としては、硬化後の収縮量が適度に大きい方が塗布する樹脂量を削減できるという点で好ましい。ただし、あまり収縮量が大きすぎると反り量の調節が困難となる。
【００１２】
このように反りが平坦化されたら、図１（ｄ）に示すように、基板Ｓを能動面Ｓａを下にして研削装置のステージＤに固定し、基板Ｓの裏面Ｓｂを第２の樹脂層Ｒ２ごと研削する。これにより、基板全面にわたって均一な研削が行なわれる。なお、この研削工程では、第２の樹脂膜Ｒ２が基板と共に研削されるが、基板Ｓは既にステージＤに均一に吸着された状態で固定されているので、樹脂膜Ｒ２が研削されることによって基板Ｓに再び反りが生じることはない。
【００１３】
以上説明したように、本発明の基板の研削方法では、基板Ｓを研削する前に基板の一面側にダミー層Ｒ２を形成して基板を平坦化しているため、その後の研削を基板全面にわたって均一に行なうことができる。また本例では、ダミー層Ｒ２を基板Ｓの被研削面に形成し、これを基板と共に研削しているため、このダミー層Ｒ２がその後の工程に影響することがない。
【００１４】
なお、本例ではダミー層Ｒ２を基板よりも熱膨張率の大きい材料によって構成したが、ダミー層Ｒ２の材料（熱膨張特性）は、このダミー層Ｒ２が形成される基板面の反りの状態に応じて選択するができる。例えば本例ではダミー層Ｒ２の形成面が凸状に反っていたため、ダミー層Ｒ２を基板Ｓよりも熱膨張率の大きな材料としたが、基板Ｓが逆方向に反っていた場合には、ダミー層Ｒ２としては基板Ｓよりも熱膨張率の小さい材料を用いればよい。また、本例ではダミー層Ｒ２を基板Ｓの被研削面に形成したが、これを能動層側に形成することも可能である。例えば本例の場合には、基板よりも熱膨張率の小さいダミー層を基板Ｓの能動面Ｓａに形成することで反りを平坦化することができる。
【００１５】
［半導体装置の製造方法］
次に、図２〜図９を参照しながら、本発明の半導体装置の製造方法について説明する。本実施形態では、上述した本発明の基板の研削方法を３次元実装型の半導体装置の製造方法に適用した例について説明する。
なお、図２，図３は本方法の全体的な流れを説明するための工程図であり、図４〜図７は、その電極の形成方法を詳細に示す工程図である。
図２（ａ）は、本方法が適用される基板の一部を示す概略断面図である。処理対象となる基板１０は例えばＳｉ（シリコン）基板であり、その能動面１０ａにはトランジスタ、メモリ素子、その他の電子素子並びに電気配線及び電極パッド１６（図４参照）等からなる電子回路が形成されている。一方、基板１０の裏面１０ｂにはこれらの電子回路は形成されていない。基板１０の厚みは、例えば５００μｍ程度である。
【００１６】
ここで、基板１０の能動面１０ａ側の構成について詳細に説明する。
図４（ａ）は、基板１０の能動面１０ａ側の構成の一部を詳細に示す断面図である。図４（ａ）に示す通り、基板１０上には基板１０の基本的な材料であるＳｉの酸化膜（ＳｉＯ２）からなる絶縁膜１２及び硼燐珪酸ガラス（ＢＰＳＧ）からなる層間絶縁膜１４が順に形成されている。
【００１７】
また、層間絶縁膜１４上の一部には、図示しない箇所で基板１０の能動面１０ａに形成された電子回路と電気的に接続された電極パッド１６が形成されている。この電極パッド１６は、Ｔｉ（チタン）からなる第１層１６ａ、ＴｉＮ（窒化チタン）からなる第２層１６ｂ、ＡｌＣｕ（アルミニウム／銅）からなる第３層１６ｃ、及びＴｉＮからなる第４層（キャップ層）１６ｄを順に積層して形成したものである。尚、電極パッド１６の下方には電子回路が形成されていない点に注意されたい。
【００１８】
電極パッド１６は、例えばスパッタリングにより第１層１６ａ〜第４層１６ｄからなる積層構造を層間絶縁膜１４上の全面に形成し、レジスト等を用いて所定の形状（例えば、円形形状）にパターニングすることにより形成される。尚、本実施形態では、電極パッド１６が上記の積層構造により形成されている場合を例に挙げて説明するが、電極パッド１６がＡｌのみで形成されていても良い。また、電極パッド１６は電気抵抗の低い銅を用いて形成することが好ましい。また、電極パッド１６は、上記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更しても良い。
【００１９】
また、上記層間絶縁膜１４上には電極パッド１６の一部を覆うように、パッシベーション膜１８が形成されている。このパッシベーション膜１８は、ＳｉＯ２（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等により形成され、又はＳｉＮ上にＳｉＯ２を積層した構成、あるいはその逆であることが好ましい。また、パッシベーション膜１８の膜厚は２μｍ程度以上であって６μｍ程度以下であることが好ましい。
【００２０】
パッシベーション膜１８の膜厚を２μｍ程度以上とするのは、上記の選択比を確保する上で必要であるからである。また、パッシベーション膜１８の膜厚を６μｍ以下とするのは、後述する工程で電極パッド１６上に形成する接続端子（図７（ｂ）参照）と電極パッド１６とを電気的に接続するときに、電極パッド１６上のパッシベーション膜１８をエッチングする必要があり、膜厚が厚すぎると製造工程を低下させる虞があるからである。
【００２１】
以上の構成の基板１０に対して、まず図２（ｂ）に示す通り、基板１０の能動面１０ａに孔部Ｈ３を形成する工程が行われる。図２（ｂ）は、基板１０に孔部Ｈ３を形成した状態を示す断面図である。この孔部Ｈ３は、基板１０の能動面１０ａ側に形成された電子回路の外部端子となる接続部としての接続端子２４を、その一部が基板１０内に埋め込まれた形状に形成するためのものである。この孔部Ｈ３は図４（ａ）に示す電極パッド１６の位置に電極パッド１６を貫通するように形成される。ここで、孔部Ｈ３を形成する工程を図４〜図６を参照して詳細に説明する。
【００２２】
まず、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）をパッシベーション膜１８上の全面に塗布する。尚、このレジストは、電極パッド１６上を覆っているパッシベーション膜１８を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００２３】
パッシベーション膜１８上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、レジストを所定形状にパターニングする。尚、レジストの形状は、電極パッド１６の開口形状及び基板１０に形成する孔の断面形状に応じて設定される。レジストのパターニングが終了すると、ポストベークを行った後で、図４（ｂ）に示すように、電極パッド１６を覆うパッシベーション膜１８の一部をエッチングして開口部Ｈ１を形成する。図４（ｂ）は、パッシベーション膜１８を開口して開口部Ｈ１を形成した状態を示す断面図である。
【００２４】
尚、パッシベーション膜１８のエッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。また、パッシベーション膜１８のエッチングとしてウェットエッチングを適用してもよい。パッシベーション膜１８に形成される開口部Ｈ１の断面形状は、後述する工程で形成される電極パッド１６の開口形状及び基板１０に形成される孔の断面形状に応じて設定され、その径は電極パッド１６に形成される開口の径及び基板１０に形成される孔の径と同程度、例えば５０μｍ程度に設定される。
【００２５】
以上の工程が終了すると、開口部Ｈ１を形成したパッシベーション膜１８上のレジストをマスクとして、ドライエッチングにより電極パッド１６を開口する。図４（ｃ）は、電極パッド１６を開口して開口部Ｈ２を形成した状態を示す断面図である。尚、図４（ａ）〜図４（ｃ）の図中においてレジストは省略してある。図４（ｃ）に示すように、パッシベーション膜１８に形成された開口部Ｈ１の径と電極パッド１６に形成された開口部Ｈ２の径は同程度となる。尚、ドライエッチングとしてはＲＩＥを用いることができる。
【００２６】
更に、以上の工程で使用したレジストをマスクとして、次に層間絶縁膜１４及び絶縁膜１２をエッチングして、図５（ａ）に示すように基板１０を露出させる。図５（ａ）は、層間絶縁膜１４及び絶縁膜１２をエッチングして、基板１０の一部を露出させた状態を示す断面図である。この後、開口マスクとして使用してきたパッシベーション膜１８上に形成したレジストを、剥離液或いはアッシング等により剥離する。
【００２７】
尚、上記プロセスにおいては、同一のレジストマスクを用いてエッチングを繰り返したが、各エッチング工程終了後、レジストをパターニングし直しても勿論良い。また、電極パッド１６に形成された開口部Ｈ２を開口した後レジストを剥離し、電極パッド１６の最表面のＴｉＮをマスクにして、層間絶縁膜１４及び絶縁膜１２をエッチングし、図５（ａ）に示すように基板１０を露出せしめることも可能である。更に付け加えるならば、各エッチング時の選択比を考慮して、レジストを厚膜化しておくことが必要である。
【００２８】
以上の工程が終了すると、パッシベーション膜１８をマスクとして、ドライエッチングにより、図５（ｂ）に示すように基板１０を穿孔する。尚、ここでは、ドライエッチングとしてＲＩＥのほかにＩＣＰ（Inductively Coupled Plasma）を用いることができる。図５（ｂ）は、基板１０を穿孔して、孔部Ｈ３を形成した状態を示す断面図である。
【００２９】
図５（ｂ）に示す通り、パッシベーション膜１８をマスクとして基板１０を穿孔しているため、基板１０に形成される孔部Ｈ３の径はパッシベーション膜１８に形成された開口部Ｈ１の径と同程度となる。その結果、パッシベーション膜１８に形成された開口部Ｈ１の径、電極パッド１６に形成された開口部Ｈ２の径、及び基板１０に形成された孔部Ｈ３の径は、ほぼ同一になる。尚、孔部Ｈ３の深さは、最終的に形成する半導体チップの厚みに応じて適宜設定される。
【００３０】
また、図５（ｂ）に示したように、基板１０に孔部Ｈ３を形成すると、ドライエッチングによりパッシベーション膜１８の一部がエッチングされ、その膜厚が薄くなっていることが分かる。ここで、孔部Ｈ３を形成するときに、エッチングによりパッシベーション膜１８が除去されて、電極パッド１６又は層間絶縁膜１４が露出した状態になると、後工程を進める上で、又は、半導体装置としての信頼性を確保する上で好ましくない。このため、図４（ａ）に示した状態において、パッシベーション膜１８の膜厚が２μｍ以上に設定される。
【００３１】
以上の工程が終了すると、次に、パッシベーション膜１８上並びに孔部Ｈ３の内壁及び底面に絶縁膜２０を形成する。図６（ａ）は、電極パッド１６の上方並びに孔部Ｈ３の内壁及び底面に絶縁膜２０を形成した状態を示す断面図である。この絶縁膜２０は、電流リークの発生、酸素及び水分等による基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、即ちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、即ちＯ３−ＴＥＯＳ、又はＣＶＤを用いて形成した酸化シリコンを用いることができる。尚、絶縁膜２０の厚みは、例えば１μｍである。
【００３２】
続いて、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）をパッシベーション膜１８上の全面に塗布する。或いは、ドライフィルムレジストを用いても良い。尚、このレジストは、電極パッド１６の一部の上方を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００３３】
パッシベーション膜１８上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、電極パッド１６の上方以外の部分並びに孔部Ｈ３及びその周辺部のみにレジストが残された形状、例えば孔部Ｈ３を中心とした円環形状にレジストをパターニングする。レジストのパターニングが終了すると、ポストベークを行った後で、エッチングにより電極パッド１６の一部を覆う絶縁膜２０及びパッシベーション膜１８を除去し、電極パッド１６の一部を開口する。尚、エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。また、エッチングとしてウェットエッチングを適用してもよい。尚、このとき、電極パッド１６を構成する第４層１６ｄも併せて除去する。
【００３４】
図６（ｂ）は、電極パッド１６を覆う絶縁膜２０及びパッシベーション膜１８の一部を除去した状態を示す断面図である。図６（ｂ）に示すように、電極パッド１６の上方は開口部Ｈ４となり、電極パッド１６の一部が露出した状態となる。この開口部Ｈ４によって、後の工程で形成される接続端子（電極部）２４と電極パッド１６とを接続することができる。従って、開口部Ｈ４は孔部Ｈ３が形成された部位以外の部位に形成されていればよい。また、隣接していても良い。
【００３５】
本実施形態では、電極パッド１６のほぼ中央に孔部Ｈ３（開口部Ｈ１）を形成する場合を例に挙げている。よって、開口部Ｈ４は、この孔部Ｈ３を取り囲むように、つまり電極パッド１６の露出面積を大きくすることが電極パッド１６と、後に形成される接続端子との接続抵抗を小さくする上で好ましい。また、孔部Ｈ３の形成場所は電極パッドのほぼ中央でなくても良く、複数の孔が形成されていても良い。尚、電極パッド１６を覆う絶縁膜２０及びパッシベーション膜１８の一部を除去して、電極パッド１６の一部を露出させると、除去する際に用いたレジストを剥離液により剥離する。
【００３６】
以上説明した工程を経て図２（ｂ）に示す孔部Ｈ３が形成される。基板１０に孔部Ｈ３を形成すると、次に基板１０の能動面１０ａに樹脂膜（第１の樹脂膜）からなる応力緩和層を形成する。具体的には、まず、能動面１０ａ全面に感光性ポリイミドを塗布してプリベークを行った後で、所定のパターンが形成されたマスクを用いて感光性ポリイミドに対して露光処理及び現像処理を行い、感光性ポリイミドを所定形状にパターニングする。その後、ポストベークを行って応力緩和層２６を形成する。この応力緩和層２６は、基板１０を含む半導体チップの熱膨張係数と半導体チップが搭載される基板等との熱膨張係数との差によって生ずる応力を緩和するために設けられる。
【００３７】
以上の工程が終了すると、図２（ｄ）に示す通り、応力緩和層２６が形成された基板１０に下地膜２２を形成する工程が行われる。図２（ｄ）は、基板１０上に応力緩和層２６を形成した状態を示す断面図である。ここで、下地膜２２は基板１０の上面全面に形成されるため、図６（ｂ）に示す電極パッド１６の露出部並びに孔部Ｈ３の内壁及び底部にも下地膜２２が形成される。ここで、下地膜２２は、バリア層及びシード層からなり、まずバリア層を形成した後で、バリア層上にシード層を形成することで成膜される。バリア層は、例えばＴｉＷから形成され、シード層はＣｕから形成される。これらは、例えばＩＭＰ（イオンメタルプラズマ）法、又は、真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Physical Vapor Deposition）法いて形成される。
【００３８】
図７（ａ）は、孔部Ｈ３内に下地膜２２を形成した状態を示す断面図である。図７（ａ）に示すように、下地膜２２は、電極パッド１６と絶縁膜２０との段差ＳＴを十分にカバーして、電極パッド１６上と絶縁膜２０上（孔部Ｈ３の内部を含む）に連続的に形成される。尚、下地膜２２を構成するバリア層の膜厚は、例えば１００ｎｍ程度であり、シード層の膜厚は、例えば数百ｎｍ程度である。このように、本実施形態では後述する接続端子２４と再配置配線３２とを形成する上で必要となる下地膜２２が一度の工程で基板１０上に形成されるため、製造プロセスを簡略化することができる。
【００３９】
下地膜２２の形成が終了すると、基板１０の能動面１０ａ上にメッキレジストを塗布し、接続端子２４を形成する部分のみが開口した状態にパターニングしてメッキレジストパターン２８を形成する。その後、Ｃｕ電解メッキを行って図２（ｆ）に示す通り基板１０の開口部Ｈ３及びメッキレジストパターン２８の開口部にＣｕ（銅）を埋め込み、接続部としての接続端子２４を形成する。図２（ｆ）は、Ｃｕ電解メッキを行って接続端子２４を形成した状態を示す断面図である。
【００４０】
接続端子２４が形成されると、図３（ａ）に示す通り、基板１０上に形成されているメッキレジストパターン２８を剥離する。図３（ａ）は、接続端子２４を形成した後にメッキレジストパターン２８を剥離した状態を示す断面図である。また、図７（ｂ）は、形成された接続端子２４の構成の詳細を示す断面図である。図３に示す通り、接続端子２４は基板１０の能動面１０ａに突出した突起状の形状であるとともに、その一部が基板１０内に埋め込まれた形状である。また、図７（ｂ）に示す通り、符号Ｃを付した箇所において、接続端子２４は電極パッド１６と電気的に接続されている。
【００４１】
次に、基板１０上の全面、即ち接続端子２４及び下地膜２２上にメッキレジストを塗布し、再配置配線３２を形成する部分のみが開口した状態にパターニングして再配置メッキレジストパターン３０を形成する。その後、Ｃｕ電解メッキを行って図３（ｃ）に示す通り下地膜２２を介して応力緩和層２６上に再配置配線を形成する。図３（ｃ）は再配置配線３２を形成した状態を示す断面図である。この再配置配線３２は応力緩和層２６上のみに形成される訳ではなく、応力緩和層２６から接続端子２４の形成位置まで延在した形状に形成され、接続端子２４と電気的に接続される。
【００４２】
再配置配線３２を形成すると、基板１０上に形成されている再配置メッキレジストパターン３０を剥離する。その後、再配置配線３２を含めて基板１０の能動面１０ａ側全体をエッチングすることで、シード層をエッチバックする。ここで、再配置配線３２の膜厚はシード層の膜厚よりも２０倍程度厚いため、エッチバックにより再配置配線３２が完全にエッチングされることはない。
【００４３】
次に、不要部のバリア層をＲＩＥによりエッチング除去する。この際、Ｃｕ（銅）からなる再配置配線３２はＲＩＥによりエッチングされないため、再配置配線３２がマスクとなって、再配置配線３２の直下にあるバリア層以外のバリア層がエッチングされる。尚、ウェットエッチングによりバリア層及びシード層をエッチングする場合には、再配置配線３２を形成するＣｕ（銅）の耐性があるエッチング液を用いる必要がある。
【００４４】
ここで、下地膜２２の不要部とは、例えば接続端子２４と再配置配線３２とが形成されている部分以外の部分、即ち下地膜２２が露出している部分である。以上のように、本実施形態では接続端子２４と再配置配線３２との各々を形成する上で必要となる下地膜２２のエッチングが一度の工程で行われるため、製造プロセスを簡略化することができる。
【００４５】
図３（ｄ）は、再配置配線３２を形成して下地膜２２の不要部をエッチングした状態を示す断面図である。図３（ｄ）に示した例では、再配置配線３２間における下地膜２２がエッチングされていることが分かる。図８は、本発明の第１実施形態において再配置配線３２が形成された基板１０の上面図である。尚、基板１０の能動面１０ａ側には複数の区画領域（ショット領域）が設定され、各々の区画領域内に同様の電子回路が形成されることが多いが、図８ではこれらの内の１つの区画領域ＳＡのみを図示している。
【００４６】
図８に示す通り、ショット領域の対向する一対の辺に沿って接続端子２４が配列されて形成されており、各々の接続端子２４に一端が接続された状態で再配置配線３２が形成されている。また、再配置配線３２各々の他端はパッド３４になっている。そして、基板１０の能動面１０ａ上に、図８に示すパッド３４上のみが開口されたソルダレジストを形成する。
【００４７】
以上の工程が完了すると、基板１０の裏面１０ｂを研磨して基板１０の厚みを減ずる工程が行われる。本工程は、上述した基板の研削方法を用いて行なう。すなわち、上述のように基板１０に樹脂膜からなる応力緩和層２６が形成されると、熱膨張率の違いによって、基板の能動面１０ａは若干凹状に反った状態となる。このため、この反りを相殺するために、基板１０の裏面１０ｂにダミー層として樹脂層（第２の樹脂膜；図示略）を形成し、基板１０を平坦化する。そして、このように基板１０が平坦化されたら、この基板１０の能動面１０ａを下側にして研削装置のステージに固定し、基板１０の裏面１０ｂを第２の樹脂層ごと研削する。図３（ｅ）は、基板１０の裏面を研削した後の状態を示す断面図である。基板１０の裏面を研削すると、基板１０の厚みが５０μｍ程度に薄板化され、基板１０の裏面から接続端子２４の一部が２０μｍ程度突出した形状となる。
【００４８】
次に、パッド３４上にバンプ（図示略）を形成し、最後にパッド３４に対するバンプの固着強度を高めるために、基板１０上に根本補強樹脂を形成する。パッド３４上にバンプを形成することで、例えばパッド３４のピッチで電極が形成されている他の半導体基板と電気的な接続をとることが可能になる。
【００４９】
以上の工程を経て製造された半導体装置は、基板１０の表面及び裏面に共に接続端子２４が露出した状態になる。このため、本方法によって得られた半導体装置を複数用い、各半導体装置をその接続端子２４を介して積層することにより、高密度実装が可能な三次元実装型（スタックド型）の半導体装置を製造することができる。
【００５０】
図９は、三次元実装型の半導体装置の概略構成例を示す断面図である。図９において、符号４４は回路基板であり、符号４５〜符号４８は半導体チップである。半導体チップ４５〜４８は順に積層されており、各々は電極５０によって電気的に接続されている。この電極５０は半導体チップ４５〜４８各々に形成された接続端子２４が電気的に接続されたものである。積層された半導体チップ４５〜４８は回路基板４４上に搭載される。
【００５１】
回路基板４４はガラスエポキシ基板等の有機系基板であり、例えば銅等からなる配線パターンが所望の回路となるように形成されている。積層された半導体チップ４５〜４８は回路基板４４に対して位置決めして搭載されており、回路基板４４に形成された配線パターンと電極５０とが電気的に接続されている。また、回路基板４４上に搭載された半導体チップ４５〜４８は封止樹脂５２により封止されている。回路基板４４の裏面には、回路基板４４に形成された配線パターンと電気的に接続された電極パッド５４が形成されている。この電極パッド５４にハンダボール５６が形成されている。かかる構成を有する半導体チップは、小型・堅牢・軽量化・多機能化を図ることができる。
【００５２】
以上説明したように本発明の半導体装置の製造方法では、基板の裏面研削に上述の基板の研削方法を用いているため、研削ムラがなくなり、高性能な半導体装置を安定的に生産することができる。
【００５３】
〔電気光学装置及び回路基板〕
図１０は、本発明の一実施形態によるデバイス（例えば電気光学装置）の外観を示す斜視図である。尚、図１０に示した電気光学装置は、液晶表示装置を一例として図示している。この電気光学装置は６０は、液晶表示パネル６１と中継基板６２とから構成される。液晶表示パネル６１は、図示せぬシール材によって接着された一対の基板６３ａ，６３ｂを有し、これらの基板６３ａと基板６３ｂとの間に形成される間隙、所謂セルギャップに液晶が封入される。換言すると、液晶は基板６３ａと基板６３ｂとによって挟持されている。
【００５４】
中継基板６２は、ポリイミド等からなる可撓性を有する樹脂基板６４に複数の配線パターン６５が形成されており、樹脂基板６４の一部に半導体チップ６６が搭載されている。尚、上記の半導体チップ６６は、例えば液晶表示パネル６１に形成されているＴＦＴ（Thin Film Transistor）等のスイッチング素子を駆動する駆動回路が形成されている。
【００５５】
半導体チップ６６は、例えば異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）を用いて樹脂基板６４に形成された配線パターン６５と電気的に接続された状態で樹脂基板６４上に搭載される。この異方性導電膜は、例えば熱可塑性又は熱硬化性の接着用樹脂の中に多数の導電粒子を分散させることによって形成されるものである。尚、液晶パネル６１及び中継基板６１も異方性導電膜によって接続されることが好ましい。尚、中継基板６２上に搭載される半導体チップ６６は、前述した方法を用いて製造された半導体装置である。
【００５６】
［電子機器］
図１１は本発明の電子機器の一実施形態としての携帯電話の概略構成を示す斜視図である。図１１に示すようにこの携帯電話３００は、前記の半導体装置又は前記回路基板を、その筐体内部に備えている。
なお、電子機器としては、前記の携帯電話に限られることなく、種々の電子機器に適用することができる。例えば、ノート型コンピュータ、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することができる。
【００５７】
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の基板の研削方法を説明するための模式的な工程図。
【図２】本発明の半導体装置の製造方法を説明するための工程図。
【図３】図２に続く工程図。
【図４】本発明の半導体装置の製造方法において、接続端子の形成工程を説明するための工程図。
【図５】図４に続く工程図。
【図６】図５に続く工程図。
【図７】図６に続く工程図。
【図８】再配置配線が形成された基板の平面構造を示す模式図。
【図９】三次元実装型の半導体装置の概略構成例を示す断面図。
【図１０】本発明の半導体装置を備えたデバイスの一例を示す斜視図。
【図１１】本発明の電子機器の一例を示す斜視図。
【符号の説明】
【００５９】
１０，Ｓ・・・基板、１０ａ，Ｓａ・・・基板の能動面、１０ｂ，Ｓｂ・・・基板の裏面（被研削面）、２４・・・接続端子、２６・・・応力緩和層、３２・・・再配置配線、４４・・・回路基板、６０・・・電気光学装置、３００・・・電子機器、Ｒ２・・・ダミー層、Ｄ・・・ステージ
【図１】
2005167134.tif 000003
【図２】
2005167134.tif 000004
【図３】
2005167134.tif 000005
【図４】
2005167134.tif 000006
【図５】
2005167134.tif 000007
【図６】
2005167134.tif 000008
【図７】
2005167134.tif 000009
【図８】
2005167134.tif 000010
【図９】
2005167134.tif 000011
【図１０】
2005167134.tif 000012
【図１１】
2005167134.tif 000013