(57)【要約】【課題】  チップ状セラミック電子部品の端子電極において、抵抗性を与えるため、導電性粒子を硬化性樹脂中に分散させた状態にある抵抗体層を、厚み方向の一部をなすように形成したとき、外部からの水分の浸入によって、抵抗体層に含まれる樹脂が膨潤し、電気抵抗の不所望な上昇を招くことがある。【解決手段】  端子電極２３を、吸湿防止層３７と、吸湿防止層３７に周縁部が接する抵抗体層３８と、抵抗体層３８を覆いかつ周縁部において吸湿防止層３７に接する外部導体層３９とを含む構成とする。外部導体層３９と吸湿防止層３７とを接した状態とすることにより、抵抗体層３８を外部環境から密閉した状態とし、ここへの水分の浸入を生じさせにくくする。【選択図】  図３
2005236161.tif 000002
【特許請求の範囲】
【請求項１】
チップ状のセラミック素体と前記セラミック素体の外表面上に形成される複数の端子電極とを備え、前記セラミック素体の内部には、前記端子電極に電気的に接続される内部電極が設けられ、前記端子電極の少なくとも１つは、導電性粒子を硬化性樹脂中に分散させた状態にある抵抗体層と前記抵抗体層を覆うように形成される外部導体層とを備えている抵抗性端子電極である、チップ状セラミック電子部品であって、
前記抵抗性端子電極は、前記抵抗体層の周縁部に接するように前記セラミック素体の外表面上に形成される、前記抵抗体層への水分の浸入を防止するための吸湿防止層をさらに備え、前記外部導体層は、その周縁部において、前記吸湿防止層に接するように形成されている、チップ状セラミック電子部品。
【請求項２】
前記抵抗性端子電極は、前記内部電極に電気的に接続されるように前記セラミック素体の外表面上に形成される下地導体層をさらに備え、前記下地導体層は、その上に前記抵抗体層が形成されることによって、前記外部導体層とは接触しないようにされる、請求項１に記載のチップ状セラミック電子部品。
【請求項３】
前記吸湿防止層は、前記下地導体層と同じ導体材料を含み、かつ前記下地導体層に対して分離した状態で形成される、請求項２に記載のチップ状セラミック電子部品。
【請求項４】
前記抵抗性端子電極は、前記セラミック素体の端面上および前記端面に隣接する４つの側面の各一部上に延びるように形成され、前記吸湿防止層は、前記側面上に形成され、前記下地導体層は、前記セラミック素体の前記端面と前記側面との間の稜線部分を介して前記吸湿防止層に対して分離された状態で前記端面上に形成される、請求項３に記載のチップ状セラミック電子部品。
【請求項５】
前記セラミック素体は、積層された複数のセラミック層を備え、前記内部電極は、前記セラミック層を介して互いに対向して静電容量を形成するように前記セラミック層間の特定の界面に沿って形成される少なくとも１対の第１および第２の内部電極を備え、前記端子電極は、前記第１の内部電極に電気的に接続されるグラウンド端子電極と前記第２の内部電極に電気的に接続される入出力端子電極とを備え、それによって、当該チップ状セラミック電子部品は３端子ＣＲ複合部品を構成するものであり、前記グラウンド端子電極が前記抵抗性端子電極によって与えられる、請求項４に記載のチップ状セラミック電子部品。
【請求項６】
前記吸湿防止層および前記下地導体層は、金属粉末およびガラスフリットを含む導電性ペーストの焼付けによって形成された焼付け層を含む、請求項３ないし５のいずれかに記載のチップ状セラミック電子部品。
【請求項７】
前記吸湿防止層は、樹脂材料からなる、請求項１または２に記載のチップ状セラミック電子部品。
【請求項８】
前記外部導体層は、湿式めっきによって形成されためっき膜を含む、請求項１ないし７のいずれかに記載のチップ状セラミック電子部品。
【請求項９】
チップ状のセラミック素体を用意する工程と、
前記セラミック素体の端面上および前記端面に隣接する４つの側面の各一部上に金属粉末およびガラスフリットを含む導電性ペーストを付与することによって、導電性ペースト層を形成する工程と、
前記導電性ペースト層を、前記セラミック素体の前記端面と前記側面との間の稜線部分において除去する操作、および前記導電性ペースト層を焼付ける操作を実施することによって、前記側面上に吸湿防止層を形成するとともに、前記端面上に下地導体層を形成する工程と、
導電性粒子を未硬化の硬化性樹脂中に分散させた抵抗体ペーストを用意する工程と、
前記吸湿防止層上に周縁部を位置させかつ前記下地導体層を覆うように、前記抵抗体ペーストを付与しかつ硬化させることによって、抵抗体層を形成する工程と、
前記抵抗体層を覆いかつ前記吸湿防止層に周縁部が接するように、外部導体層を形成する工程と
を備える、チップ状セラミック電子部品の製造方法。
【請求項１０】
前記導電性ペースト層を形成する工程の前に、前記セラミック素体の稜線部分を面取りする工程をさらに備え、前記導電性ペースト層を稜線部分において除去する操作は、前記稜線部分に向かってサンドブラスト処理を実施する操作を含む、請求項９に記載のチップ状セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、チップ状セラミック電子部品およびその製造方法に関するもので、特に、端子電極において、導電性粒子を硬化性樹脂中に分散させた状態にある抵抗体層が厚み方向の一部をなすように形成された、チップ状セラミック電子部品およびその製造方法に関するものである。
【背景技術】
【０００２】
この発明にとって興味あるチップ状セラミック電子部品として、たとえば特開平１０−１９９７４７号公報（特許文献１）に記載されたものがある。図６には、上記特許文献１に記載された積層セラミックコンデンサ１の一部が拡大されて断面図で示されている。
【０００３】
図６を参照して、積層セラミックコンデンサ１は、チップ状のセラミック素体２を備えている。セラミック素体２は、積層された複数のセラミック層３およびセラミック層３間の特定の界面に沿って形成される内部電極４を備えている。また、セラミック素体２の端面５上および端面５に隣接する４つの側面６の各一部上に延びるように、端子電極７が形成されている。端子電極７は、内部電極４に電気的に接続される。
【０００４】
上述した端子電極７に関して、特許文献１では、セラミック素体２の外表面上に形成される下地導体層８と、その上に形成される中間導体層９と、その上に形成される外部導体層１０との３層構造を備えるものが開示されている。特許文献１によれば、下地導体層８は、たとえばＡｇ粉末またはＡｇ−Ｐｄ合金粉末とガラスフリットとを含むペーストを焼付けることによって形成され、中間導体層９は、たとえばＣｕ粉末またはＣｕ合金粉末と有機接着剤とを含むペーストを硬化させることにより形成され、外部導体層１０は、たとえば半田を電気めっきすることにより形成される、と記載されている。
【特許文献１】特開平１０−１９９７４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図６に示した積層セラミックコンデンサ１に備える３層構造の端子電極７に関して、中間導体層９は、硬化した有機接着剤すなわち樹脂にＣｕ粉末等の導電性粒子を分散させた状態にある。そのため、樹脂が吸湿すると膨潤し、導電性粒子間の接触点数が減り、端子電極７の電気抵抗が上昇する傾向がある。これに関して、電気めっきによって形成された外部導体層１０は、緻密な膜を形成し得るため、外部雰囲気から中間導体層９への水分の浸入を防止するように作用する。
【０００６】
しかしながら、外部導体層１０がたとえ緻密に形成されたとしても、外部導体層１０とセラミック素体２との界面１１は、水分が浸入しやすい箇所として残る。そのため、中間導体層９にまで水分が浸入しやすく、そのため、前述したように、中間導体層９に含まれる樹脂が膨潤し、端子電極７における電気抵抗の上昇を招くことがある。たとえば、図６に示した積層セラミックコンデンサ１の場合には、吸湿によって、等価直列抵抗の上昇を招くことになる。
【０００７】
そこで、この発明の目的は、上述のような問題を解決し得る、チップ状セラミック電子部品およびその製造方法を提供しようとすることである。
【課題を解決するための手段】
【０００８】
この発明は、チップ状のセラミック素体とセラミック素体の外表面上に形成される複数の端子電極とを備え、セラミック素体の内部には、端子電極に電気的に接続される内部電極が設けられ、端子電極の少なくとも１つは、導電性粒子を硬化性樹脂中に分散させた状態にある抵抗体層と抵抗体層を覆うように形成される外部導体層とを備えている抵抗性端子電極である、チップ状セラミック電子部品にまず向けられるものであって、上述したような技術的課題を解決するため、次のような構成を備えることを特徴としている。
【０００９】
すなわち、上述の抵抗性端子電極は、抵抗体層の周縁部に接するようにセラミック素体の外表面上に形成される、抵抗体層への水分の浸入を防止するための吸湿防止層をさらに備えている。そして、前述の外部導体層は、その周縁部において、吸湿防止層に接するように形成される。
【００１０】
この発明に係るチップ状セラミック電子部品において、抵抗性端子電極は、内部電極に電気的に接続されるようにセラミック素体の外表面上に形成される下地導体層をさらに備えることが好ましい。この下地導体層は、その上に抵抗体層が形成されることによって、外部導体層とは接触しないようにされる。
【００１１】
上述のように、下地導体層が形成される場合であって、吸湿防止層が、下地導体層と同じ導体材料を含む場合、吸湿防止層は、下地導体層に対して分離した状態で形成される。
【００１２】
上述の実施態様において、抵抗性端子電極が、セラミック素体の端面上および端面に隣接する４つの側面の各一部上に延びるように形成されるとき、吸湿防止層は、側面上に形成され、下地導体層は、セラミック素体の端面と側面との間の稜線部分を介して吸湿防止層に対して分離された状態で端面上に形成されることが好ましい。
【００１３】
この発明は、特に、次のような３端子ＣＲ複合部品を構成するチップ状セラミック電子部品に対して有利に適用される。すなわち、３端子ＣＲ複合部品において、セラミック素体は、積層された複数のセラミック層を備え、内部電極は、セラミック層を介して互いに対向して静電容量を形成するようにセラミック層間の特定の界面に沿って形成される少なくとも１対の第１および第２の内部電極を備え、端子電極は、第１の内部電極に電気的に接続されるグラウンド端子電極と第２の内部電極に電気的に接続される入出力端子電極とを備えている。そして、グラウンド端子電極がこの発明の特徴となる構成を備える抵抗性端子電極によって与えられる。
【００１４】
下地導体層が形成される実施態様において、吸湿防止層および下地導体層は、金属粉末およびガラスフリットを含む導電性ペーストの焼付けによって形成された焼付け層を含むことが好ましい。
【００１５】
この発明に係るチップ状セラミック電子部品において、吸湿防止層は、樹脂材料から構成されてもよい。
【００１６】
また、この発明において、外部導体層は、湿式めっきによって形成されためっき膜を含むことが好ましい。
【００１７】
この発明は、また、チップ状セラミック電子部品の製造方法にも向けられる。
【００１８】
この発明に係るチップ状セラミック電子部品の製造方法は、チップ状のセラミック素体を用意する工程と、セラミック素体の端面上および端面に隣接する４つの側面の各一部上に金属粉末およびガラスフリットを含む導電性ペーストを付与することによって、導電性ペースト層を形成する工程と、導電性ペースト層を、セラミック素体の端面と側面との間の稜線部分において除去する操作、および導電性ペースト層を焼付ける操作を実施することによって、側面上に吸湿防止層を形成するとともに、端面上に下地導体層を形成する工程と、導電性粒子を未硬化の硬化性樹脂中に分散させた抵抗体ペーストを用意する工程と、吸湿防止層上に周縁部を位置させかつ下地導体層を覆うように、抵抗体ペーストを付与しかつ硬化させることによって、抵抗体層を形成する工程と、抵抗体層を覆いかつ吸湿防止層に周縁部が接するように、外部導体層を形成する工程とを備えることを特徴としている。
【００１９】
この発明に係るチップ状セラミック電子部品の製造方法において、導電性ペースト層を形成する工程の前に、セラミック素体の稜線部分を面取りする工程をさらに備え、導電性ペースト層を稜線部分において除去する操作は、この稜線部分に向かってサンドブラスト処理を実施する操作を含むことが好ましい。
【発明の効果】
【００２０】
この発明に係るチップ状セラミック電子部品によれば、抵抗性端子電極において、外部導体層は、その周縁部において、セラミック素体ではなく吸湿防止層に接するように形成されるので、抵抗体層は、吸湿防止層と外部導体層とセラミック素体とによって密閉された構造となる。そのため、外部環境から抵抗体層への水分の浸入をより生じさせにくくすることができる。このことから、抵抗体層に含まれる硬化性樹脂の吸湿による膨潤を防止でき、したがって、外部環境によるチップ状セラミック電子部品の抵抗変化を抑制することができる。
【００２１】
この発明に係るチップ状セラミック電子部品において、抵抗性端子電極が下地導体層をさらに備え、下地導体層は、その上に抵抗体層が形成されることによって、外部導体層とは接触しないようにされると、抵抗性端子電極と内部電極との電気的接続の信頼性を高めることができるとともに、電流を抵抗体層の厚み方向に流すことができるので、抵抗性端子電極が与える抵抗値を抵抗体層の厚みによって容易に制御することができる。
【００２２】
この発明において、吸湿防止層が、下地導体層と同じ導体材料を含む場合には、吸湿防止層を下地導体層と同じ工程で形成することが可能になるとともに、外部導体層の、吸湿防止層に対する密着性を高めることができる。
【００２３】
上述の場合において、抵抗性端子電極が、セラミック素体の端面上および端面に隣接する４つの側面の各一部上に延びるように形成され、吸湿防止層が、側面上に形成され、下地導体層が、セラミック素体の端面と側面との間の稜線部分を介して吸湿防止層に対して分離された状態で端面上に形成されると、吸湿防止層のための導体層と下地導体層とを同時に一体的に形成した後、吸湿防止層の部分と下地導体層の部分とに容易に分離することができる。
【００２４】
この発明に係るチップ状セラミック電子部品が３端子ＣＲ複合部品を構成するとき、グラウンド端子電極を抵抗性端子電極によって与えることにより、抵抗体層によってもたらされるインダクタンス成分を低く抑えることができ、優れた高周波特性を与えることができる。
【００２５】
吸湿防止層および下地導体層が、金属粉末およびガラスフリットを含む導電性ペーストの焼付けによって形成された焼付け層を含むようにすれば、それぞれ所定以上の厚みを有する吸湿防止層および下地導体層を能率的に形成することができる。
【００２６】
この発明において、吸湿防止層が樹脂材料から構成されるとき、セラミック素体および外部導体層の各々との密着性を考慮しながら、耐湿性の高い材料を選べばよいことになるので、材料の選択の幅が広がる。また、下地導体層に対する吸湿防止層の電気的絶縁を考慮する必要がない。
【００２７】
この発明において、外部導体層が湿式めっきによって形成されためっき膜を含む場合には、外部導体層において緻密な膜を形成することが容易になり、抵抗性端子電極の耐湿性を高めるのに効果的である。
【００２８】
この発明に係るチップ状セラミック電子部品の製造方法によれば、セラミック素体の端面上および端面に隣接する４つの側面の各一部上に導電性ペーストを付与することによって、導電性ペースト層を形成した後、導電性ペースト層を、端面と側面との間の稜線部分において除去する操作、および導電性ペースト層を焼付ける操作を実施することによって、側面上に吸湿防止層を形成するとともに、端面上に下地導体層を形成するようにしているので、共通の導体材料からなる吸湿防止層と下地導体層とを互いに分離した状態で能率的に形成することができる。したがって、その後、抵抗体ペーストを付与しかつ硬化させることによって、抵抗体層を形成し、次いで、外部導体層を形成すれば、吸湿防止層に周縁部が接するように抵抗体層が形成され、かつ吸湿防止層に周縁部が接するように外部導体層が形成された、抵抗性端子電極を、セラミック素体の外表面上に能率的に形成することができる。
【発明を実施するための最良の形態】
【００２９】
図１ないし図４は、この発明の第１の実施形態を説明するためのものである。ここで、図１は、チップ状セラミック電子部品２１の外観を示す斜視図である。図２は、図１に示したチップ状セラミック電子部品２１の内部構造を断面で示す平面図であり、（ａ）と（ｂ）とでは互いに異なる断面を示している。図３は、図１の線ＩＩＩ−ＩＩＩに沿う拡大断面図である。図４は、チップ状セラミック電子部品２１の製造方法を説明するための図３に対応する図である。
【００３０】
チップ状セラミック電子部品２１は、３端子ＣＲ複合部品を構成するものである。チップ状セラミック電子部品２１は、チップ状のセラミック素体２２を備えている。セラミック素体２２の外表面上には、２つのグラウンド端子電極２３および２４ならびに２つの入出力端子電極２５および２６がそれぞれ形成されている。
【００３１】
より詳細には、一方のグラウンド端子電極２３は、セラミック素体２２の一方の端面２７の全面にわたって延びながら、その一部が端面２７に隣接する４つの側面２８〜３１の各一部にまで延びるように形成されている。他方のグラウンド端子電極２４は、セラミック素体２２の他方の端面３２の全面にわたって延びながら、その一部が端面３２に隣接する４つの側面２８〜３１の各一部にまで延びるように形成されている。
【００３２】
一方の入出力端子２５は、セラミック素体２２の１つの側面２９の中央部において帯状に延びながら、その一部が側面２９に隣接する２つの側面２８および３０の各一部にまで延びるように形成されている。他方の入出力端子２６は、セラミック素体２２の側面２９と対向する側面３１の中央部において帯状に延びながら、その一部が側面３１に隣接する２つの側面２８および３０の各一部にまで延びるように形成されている。
【００３３】
セラミック素体２２は、図２および図３に示されているように、たとえばＢａＴｉＯ3 系誘電体セラミックからなる複数のセラミック層３３を積層した構造を有している。セラミック素体２２の内部には、複数のセラミック層３３間の特定の界面に沿って、少なくとも１対の第１および第２の内部電極３４および３５が設けられている。第１および第２の内部電極３４および３５は、交互に積層され、かつ互いに対向し、この対向によって、静電容量が形成される。
【００３４】
なお、図２（ａ）は、上述の第１の内部電極３４が位置する面での断面を示し、同（ｂ）は、上述の第２の内部電極３５が位置する面での断面を示している。
【００３５】
図２（ａ）および図３に示すように、第１の内部電極３４は、セラミック素体２２の端面２７および３２において、グラウンド端子電極２３および２４にそれぞれ電気的に接続されるように、セラミック素体２２の端面２７および３２にまでそれぞれ引き出されている。
【００３６】
他方、図２（ｂ）に示すように、第２の内部電極３５は、セラミック素体２２の側面２９および３１上において入出力端子電極２５および２６にそれぞれ電気的に接続されるように、セラミック素体２２の側面２９および３１にまでそれぞれ引き出されている。
【００３７】
図３には、一方のグラウンド端子電極２３の断面構造の詳細が示されている。なお、他方のグラウンド端子電極２４についても、図３に示したグラウンド端子電極２３と実質的に同様の断面構造を有している。以下には、一方のグラウンド端子電極２３の詳細について説明する。
【００３８】
グラウンド端子電極２３は、第１の内部電極３４に電気的に接続されるようにセラミック素体２２の端面２７上に形成される下地導体層３６を備えている。また、グラウンド端子電極２３は、セラミック素体２２の端面２７に隣接する４つの側面２８〜３１の各一部上において周回するように延びる吸湿防止層３７を備えている。また、グラウンド端子電極２３は、下地導体層３６を覆いかつその周縁部が吸湿防止層３７に接するように形成される抵抗体層３８を備えている。さらに、グラウンド端子電極２３は、抵抗体層３８を覆いかつその周縁部において吸湿防止層３７に接するように形成される外部導体層３９を備えている。
【００３９】
上述の下地導体層３６は、その上に抵抗体層３８が形成されることによって、外部導体層３９とは接触しないようにされる。また、吸湿防止層３７は、下地導体層３６と同じ導体材料を含み、かつ、セラミック素体２２の端面２７と側面２８〜３１との間の稜線部分４０を介して下地導体層３６に対して分離した状態で形成される。このようにして、下地導体層３６と外部導体層３９との間に形成される電流経路が抵抗体層３８を必ず通り、下地導体層３６と外部導体層３９とが、直接、電気的短絡状態とならないようにされる。
【００４０】
前述したように、吸湿防止層３７と下地導体層３６とが互いに同じ導体材料を含む場合、これらは、たとえば、金属粉末およびガラスフリットを含む導電性ペーストの焼付けによって形成された焼付け層を含む構成とされる。この導電性ペーストに含まれる金属粉末としては、たとえば銅粉末が用いられる。なお、銅粉末を含む導電性ペーストを用いて形成された焼付け層の場合、表面が酸化するため、その上に形成される抵抗体層３８との間で良好な導通性を得ることが困難であるため、この導通性を向上させるため、焼付け層上に、たとえば電気めっきによってニッケル膜を形成することが好ましい。
【００４１】
吸湿防止層３７および下地導体層３６は、たとえば、ニッケル、ニッケル−クロム合金または銀等をスパッタリングまたは蒸着によって成膜した少なくとも１層の薄膜から構成されてもよい。
【００４２】
抵抗体層３８は、たとえばカーボン粒子のような導電性粒子を、たとえば熱硬化性樹脂のような硬化性樹脂中に分散させた状態にある。上述の熱硬化性樹脂としては、たとえば、フェノール樹脂、ポリイミド樹脂またはエポキシ樹脂のような熱硬化性樹脂が好適に用いられ、また、紫外線硬化性樹脂が用いられてもよい。また、導電性粒子としては、カーボン粒子に加えて、抵抗値調整のため、銀などの導電性金属粉末が添加されてもよい。
【００４３】
外部導体層３９は、好ましくは、湿式めっきによって形成されためっき膜を含んでいる。たとえば、外部導体層３９は、電気めっきによって順次形成されたニッケル膜および錫膜から構成される。なお、外部導体層３９は、たとえばスパッタリングのような乾式めっきによって形成された金属膜を含んでいてもよい。
【００４４】
以上のようにして、グラウンド端子電極２３において、その厚み方向の一部をなすように抵抗体層３８が形成される。したがって、グラウンド端子電極２３は、所定の電気抵抗を与える抵抗性端子電極となる。なお、詳細には図示しないが、他方のグラウンド端子電極２４についても、同様の構造を有する抵抗性端子電極とされる。
【００４５】
以上のようなチップ状セラミック電子部品２１によれば、グラウンド端子電極２３および２４を流れる電流は、抵抗体層３８の厚み方向に流れるため、インダクタンス成分を小さく抑えることができる。したがって、このチップ状セラミック電子部品２１の等価直列インダクタンスを小さく抑えることができる。その結果、チップ状セラミック電子部品２１によれば、低周波域において一定の挿入損失特性を維持しながら、高周波域においても、大きな減衰量を確保でき、抵抗体層３８が与える抵抗成分によるノイズ除去作用を効果的に発揮させることができる。
【００４６】
次に、図４を参照して、チップ状セラミック電子部品２１の製造方法について説明する。図４には、セラミック素体２２の一方の端面２７側が図示されている。以下には、主として、一方の端面２７側に実施される工程について説明するが、他方の端面３２側についても、図４に示したのと実質的に同様の工程が実施される。
【００４７】
まず、セラミック素体２２が用意される。
【００４８】
次に、セラミック素体２２に対してバレル研磨が実施され、それによって、セラミック素体２２の稜線部分が面取りされる。この面取り半径は、たとえば５０μｍとされる。図４（１）には、セラミック素体２２の端面２７と側面２８〜３１との間の稜線部分４０が面取りされた状態が図示されているが、他方の端面３２と側面２８〜３１との間の稜線部分、ならびに側面２８〜３１間の稜線部分においても、同様に面取りされる。
【００４９】
次に、たとえば銅粉末のような金属粉末およびガラスフリットを含む導電性ペーストが用意され、この導電性ペーストに、セラミック素体２２の端面２７側部分が浸漬され、導電性ペーストが付与される。これによって、図４（１）においてその一部を拡大して示すように、セラミック素体２２の端面２７から４つの側面２８〜３１の各一部にまで延びる状態で、導電性ペースト層４１が形成される。
【００５０】
次に、セラミック素体２２の端面２７と側面２８〜３１との間の稜線部分４０に向かってサンドブラスト処理が実施される。これによって、図４（２）に示すように、導電性ペースト層４１が稜線部分４０において除去される。
【００５１】
次に、導電性ペースト層４１が乾燥された後、たとえば８５０℃の温度で焼付けられる。その結果、図４（３）に示すように、焼付け層４２が形成される。この焼付け層４２における、端面２７上に位置する部分が下地導体層３６を与え、側面２８〜３１上に位置するものが吸湿防止層３７を与える。
【００５２】
なお、上述の説明では、導電性ペースト層４１を形成した後、稜線部分４０での除去操作を実施し、次いで導電性ペースト層４１の焼付け操作を実施するとしたが、逆に、焼付け操作を実施してから、稜線部分での除去操作を実施するようにしてもよい。
【００５３】
焼付け層４２に含まれる金属が銅である場合、好ましくは、図示しないが、焼付け層４２上に、たとえば、電気めっきによってニッケル膜が形成される。
【００５４】
次に、たとえばカーボン粒子のような導電性粒子を未硬化の熱硬化性樹脂中に分散させた抵抗体ペーストが用意され、この抵抗体ペーストにセラミック素体２２の端面２７側部分が浸漬されることによって、抵抗体ペーストがセラミック素体２２上に付与され、次いで抵抗体ペーストが、たとえば２５０℃の温度で硬化される。これによって、図４（４）に示すように、吸湿防止層３７上に周縁部を位置させかつ下地導体層３６を覆うように、抵抗体層３８が形成される。
【００５５】
なお、抵抗体層３８を形成するための抵抗体ペーストを浸漬によりセラミック素体２２上に付与するとき、一般に、稜線部分４０においてその厚みが他の部分に比べて薄くなるが、前述したように、下地導体層３６と吸湿防止層３７とが稜線部分４０において分離されていると、この稜線部分４０において抵抗体ペーストをより厚く付与することが容易になり、したがって、抵抗体層３８の厚みをほぼ一定にすることが容易になる。
【００５６】
次に、たとえば、ニッケルめっき膜およびその上に錫めっき膜を順次形成するための電気めっきが実施され、それによって、図３に示すように、抵抗体層３８を覆いかつ吸湿防止層３７に周縁部が接するように、外部導体層３９が形成される。
【００５７】
なお、以上説明した製造方法では、導電性ペースト層４１を形成する工程の前に、セラミック素体２２の稜線部分を面取りするバレル研磨工程を実施したが、たとえば、導電性ペースト層の形成工程、焼付け工程およびバレル研磨工程を、この順序で実施することによって、導電性ペースト層から得られた焼付け層を、下地導体層と吸湿防止層とに分離するようにしてもよい。
【００５８】
また、この実施形態では、セラミック素体２２の端面２７および３２上に形成された端子電極２３および２４をグラウンド端子電極として用い、これら端子電極２３および２４を抵抗性端子電極として構成したが、側面２９および３１上に形成された端子電極２５および２６をグラウンド端子電極とし、これら端子電極２５および２６を抵抗性端子電極としてもよい。
【００５９】
上述のように、端子電極２５および２６を抵抗性端子電極として構成する場合、図５に示すような断面構造を採用することができる。図５は、この発明の第２の実施形態を説明するためのもので、図２（ｂ）の端子電極２５付近を拡大して示した図に対応している。したがって、図５において、図２（ｂ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００６０】
端子電極２５は、下地導体層を備えていない。なお、下地導体層を備えないことは、本質的な特徴ではなく、図５に示した端子電極２５においても、下地導体層を備えていてもよい。
【００６１】
図５に示した端子電極２５は、たとえばエポキシ系樹脂のような樹脂材料からなる吸湿防止層３７ａを備えている。吸湿防止層３７ａは、側面２９上に、たとえばスクリーン印刷によって付与された未硬化の樹脂材料を加熱硬化させることによって形成される。なお、吸湿防止層３７ａは、形成しようとする端子電極２５の周縁部に沿うように、側面２９から隣接する側面２８および３０上にまで延びるように形成されるのが好ましいが、単に、側面２９上にのみ形成されてもよい。
【００６２】
端子電極２５は、上述の吸湿防止層３７ａ上に周縁部を位置させた状態でセラミック素体２２上に形成される抵抗体層３８を備えている。
【００６３】
端子電極２５は、また、抵抗体層３８を覆うように形成され、かつその周縁部において吸湿防止層３７ａに接する外部導体層３９を備えている。外部導体層３９は、図５では、吸湿防止層３７ａを覆いかつセラミック素体２２上にまで届くように図示されたが、外部導体層３９は、その周縁部が吸湿防止層３７ａに接するように形成されていれば足り、吸湿防止層３７ａの実質的部分が外部に対して露出していてもよい。外部導体層３９が電気めっきによって形成される場合には、通常、後者のような形成状態となる。
【００６４】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【００６５】
たとえば、図示したチップ状セラミック電子部品２１は、３端子ＣＲ複合部品を構成するものであったが、容量素子以外の機能を有する素子を抵抗素子と複合した複合部品に対しても、この発明を適用することができる。そのため、セラミック層３３を構成するセラミック材料については、誘電体以外のたとえば磁性体を用いることもでき、また、内部電極３４および３５についても、素子の機能に応じて、そのパターン等を変更することができる。
【００６６】
また、３端子の電子部品だけでなく、たとえば、通常の積層セラミックコンデンサのような２端子のチップ状電子部品に対しても、この発明を適用することができる。
【図面の簡単な説明】
【００６７】
【図１】この発明の第１の実施形態によるチップ状セラミック電子部品２１の外観を示す斜視図である。
【図２】図１に示したチップ状セラミック電子部品２１の内部構造を断面で示す平面図であり、（ａ）は、第１の内部電極３４が位置する面での断面を示し、（ｂ）は、第２の内部電極３５が位置する面での断面を示している。
【図３】図１の線ＩＩＩ−ＩＩＩに沿う拡大断面図である。
【図４】図１に示したチップ状セラミック電子部品２１の製造方法を説明するための図３に対応する図である。
【図５】この発明の第２の実施形態を説明するための図２（ｂ）の一部を拡大して示した図に対応する図である。
【図６】この発明にとって興味ある従来の積層セラミックコンデンサ１の一部を拡大して示す断面図である。
【符号の説明】
【００６８】
２１  チップ状セラミック電子部品
２２  セラミック素体
２３〜２６  端子電極
２７，３２  端面
２８〜３１  側面
３３  セラミック層
３４，３５  内部電極
３６  下地導体層
３７，３７ａ  吸湿防止層
３８  抵抗体層
３９  外部導体層
４０  稜線部分
４１  導電性ペースト層
４２  焼付け層
【図１】
2005236161.tif 000003
【図２】
2005236161.tif 000004
【図３】
2005236161.tif 000005
【図４】
2005236161.tif 000006
【図５】
2005236161.tif 000007
【図６】
2005236161.tif 000008