(57)【特許請求の範囲】
【請求項１】
電力変換装置を構成する半導体素子を個別に駆動する半導体素子の駆動装置であって、
前記半導体素子の保護動作を行うために必要な情報を検出する複数の保護回路と、
前記複数の保護回路毎に異なるパルス幅のパルス信号が設定され、前記複数の保護回路のうち最初に保護動作が必要であることを検出した保護回路に対応するパルス信号を、当該保護動作が必要であることを検出している期間継続して出力するパルス信号発生回路と、
スイッチング素子がオン・オフ制御されることによりアラーム信号を形成して外部に出力するアラーム信号形成回路と、
該アラーム信号形成回路のアラーム信号に基づいて保護動作状態であるか否かを判別して保護動作状態信号を出力する保護動作状態判別回路と、
該保護動作状態判別回路の判別結果に基づいて前記パルス信号発生回路から出力されるパルス信号を前記アラーム信号形成回路の前記スイッチング素子の制御端子に供給するアラーム制御回路と
を備えたことを特徴とする半導体素子の駆動装置。
【請求項２】
前アラーム信号形成回路は、制御電源端子及び接地間に接続されたプルアップ抵抗と前記スイッチング素子との直列回路を有し、前記プルアップ抵抗及び前記スイッチング素子の接続点に、前記保護動作状態判別回路及びアラーム信号を外部に出力するアラーム端子が接続されていることを特徴とする請求項１に記載の半導体素子の駆動装置。
【請求項３】
前記保護動作状態判別回路は、前記アラーム信号がハイレベルであるときに充電され、ローレベルであるときに放電される充放電回路と、該充放電回路の充電電圧と参照電圧とを比較する比較器とを備え、前記比較器から保護動作判別信号を出力することを特徴とする請求項１又は２に記載の半導体素子の駆動装置。
【請求項４】
前記アラーム制御回路は、前記パルス形成回路からパルス信号が出力されるときに、前記保護動作状態判別回路の保護動作判別信号をラッチするラッチ回路と、該ラッチ回路のラッチ出力と前記パルス信号形成回路から出力されるパルス信号とが入力される論理積回路とを備え、前記論理積回路の論理積出力を前記アラーム信号形成回路の前記スイッチング素子の制御端子に供給することを特徴とする請求項１乃至３の何れか１項に記載の半導体素子の駆動装置。
【請求項５】
前記電力変換装置の下アームを構成する半導体素子を駆動する半導体素子の駆動装置における前記アラーム信号形成回路のアラーム端子が互いに接続されていることを特徴とする請求項１乃至４の何れか１項に記載の半導体素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば電力変換装置を構成する半導体素子を駆動するとともに、保護動作識別機能を有する半導体素子の駆動装置に関する。
【背景技術】
【０００２】
この種の半導体素子の駆動装置としては、たとえば、インバータを駆動するパワートランジスタモジュールであるインテリジェントパワーモジュール（ＩＰＭ：Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｍｏｄｕｌｅ）が過電流警報手段、過電圧警報手段及び過熱警報手段を備えた警報回路が知られている（たとえば、特許文献１参照）。
この特許文献１に記載された従来例では、過電流警報手段はパワートランジスタの過電流状態を検出したときに第１のパルス幅を有する第１警報信号を出力し、過電圧警報手段は、パワートランジスタの出力端子の過電圧状態を検出して第２のパルス幅を有する第２警報信号を出力し、過熱警報手段は、パワートランジスタの過熱状態を検出して第３のパルス幅を有する第３警報信号を出力するようにしている。このため、出力された警報信号のパルス幅を検出するだけで、容易にパワートランジスタが過電流状態にあるか、過電圧状態にあるか、あるいは過熱状態にあるかを判別することができる。
【０００３】
また、他の半導体素子の駆動装置としては、所要数の半導体スイッチング素子と、駆動回路と、スイッチング素子又は駆動回路等の致命的以上及び前兆的異常を検出する各種の検出回路及びウォーニング回路と、これらの回路による異常検出時にスイッチング素子の保護動作を行う異常検出ロジックと、異常検出信号に基づく信号を外部に出力するための制御回路と、伝送回路とを備えたインテリジェントパワーモジュールが提案されている（たとえば、特許文献２参照）。
この特許文献２に記載された従来例にあっては、伝送回路に、致命的異常の検出時にアラーム信号を出力する出力端子と、致命的異常及び前兆的異常を含む異常要因を示す異常要因識別信号を出力する出力端子と設け、好ましくはこれらを単一の出力端子として供用するようにしている。
【０００４】
さらに、他の半導体素子の駆動装置としては、インバータ装置の電力変換用ブリッジ回路を構成するＩＧＢＴと、抵抗を介しモータの回生電力を消費する電流を断続するＩＧＢＴ１ＤＢと、対応するＩＧＢＴのドライブ回路及び保護回路を内蔵するプリドライバとを一体に収納した半導体装置であるインテリジェントパワーモジュールであって、保護回路は異常時にアラームイネーブルラインを介しインテリジェントパワーモジュールの外部に警報ＡＬＭ１を出力するが、その前にＩＧＢＴのコレクタ電流又はチップ温度が、正常値より高く、警報ＡＬＭ１を発する時のレベルより低い所定値を超えた時点に異常発生の兆しがあると判別して、ＩＧＢＴは遮断せず予告警報ラインを介して予告警報ＡＬＭ２をインテリジェントパワーモジュールの外部へ出力するようにしている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０８−７０５８０号公報
【特許文献２】特開２００２−２７６６５号公報
【特許文献２】特開２０００−３４１９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記特許文献１に記載された従来例にあっては、インバータを構成するパワートランジスタの過電流異常、過電圧異常及び過熱異常を個別に検出し、異なるパルス幅の第１警報信号〜第３警報信号を外部に出力することにより、警報信号のパルス幅を検出することにより、過電流異常、過電圧異常及び過熱異常の何れであるかを検出することができるものである。しかしながら、過電流警報手段、過電圧警報手段及び過熱警報手段のそれぞれは過電流異常、過電圧異常及び過熱異常を検出したときに、ワンショットマルチバイブレータとして機能して、所定のパルス幅の１つの警報信号を出力するので、複数の警報手段で同時に又は１つの警報信号がオン状態に復帰する前に他の警報手段から警報信号が出力されたときには、警報信号を誤検出することになるという未解決の課題がある。
【０００７】
また、上記特許文献２に記載された従来例にあっては、アラーム信号と異常要因識別信号との２種類の信号を出力する必要があり、信号形成回路の構成が複雑となるという未解決の課題がある。
さらに、上記特許文献２に記載された従来例にあっては、保護回路が異常時にはアラームイネーブルラインを介して外部に警報ＡＬＭ１を出力し、警報ＡＬＭ１を出力する前に、ＩＧＢＴのコレクタ電流又はチップ温度が、正常時より高く、警報ＡＬＭ１を発する時のレベルより低い所定値を超えた時点に異常発生の兆しがあると判断して予告警報ラインを介して予告警報ＡＬＭ２を外部に出力するようにしているが、コレクタ電流又はチップ温度を識別することはできず、単に異常発生状態であるかその前の異常発生の兆しがある状態であることを判別できるだけであり、異常状態を判別することはできないという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、パルス幅に基づいて複数の保護回路が保護動作状態であるか否かを正確に判別することができる半導体素子の駆動装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一の形態に係る半導体素子の駆動装置は、電力変換装置を構成する半導体素子を個別に駆動する半導体素子の駆動装置であって、前記半導体素子の保護動作を行うために必要な情報を検出する複数の保護回路と、前記複数の保護回路毎に異なるパルス幅のパルス信号が設定され、前記複数の保護回路のうち最初に保護動作が必要であることを検出した保護回路に対応するパルス信号を、当該保護動作が必要であることを検出している期間継続して出力するパルス信号発生回路と、スイッチング素子がオン・オフ制御されることによりアラーム信号を形成して外部に出力するアラーム信号形成回路と、該アラーム信号形成回路のアラーム信号に基づいて保護動作状態であるか否かを判別して保護動作状態信号を出力する保護動作状態判別回路と、該保護動作状態判別回路の判別結果に基づいて前記パルス信号発生回路から出力されるパルス信号を前記アラーム信号形成回路の前記スイッチング素子の制御端子に供給するアラーム制御回路とを備えたことを特徴としている。
【０００９】
この構成によると、複数の保護回路毎に、異なるパルス幅のパルス列信号が設定されており、最初に保護動作が必要であることを検出した保護回路に対応するパルス幅のパルス列信号がパルス信号発生回路から出力される。このとき、アラーム信号形成回路のアラーム信号が保護動作状態であるか否かを保護動作状態判別回路で判別し、保護動作状態ではないときに、アラーム制御回路で、パルス信号発生回路から出力されるパルス列信号をアラーム信号形成回路のスイッチング素子に供給してアラーム信号を発生させる。
【００１０】
このアラーム信号は、複数の保護回路毎に異なるパルス幅のパルス信号となるため、外部でアラーム信号のパルス幅を計測することにより、何れの保護回路で保護動作状態を検出して保護動作状態となっているかを認識することができる。このとき、パルス信号発生回路から、最初に保護作動が必要であることを検出した保護回路に対応したパルス幅のパルス信号を出力するので、複数のパルス列信号が混在することがなく、制御装置で誤検出することを確実に回避することができる。
【００１１】
また、本発明の他の形態に係る半導体素子の駆動装置は、前アラーム信号形成回路は、制御電源端子及び接地間に接続されたプルアップ抵抗と前記スイッチング素子との直列回路を有し、前記プルアップ抵抗及び前記スイッチング素子の接続点に、前記保護動作状態判別回路及びアラーム信号を外部に出力するアラーム端子が接続されていることを特徴としている。
この構成によると、プルアップ抵抗と直列にスイッチング素子が接続されているので、このスイッチング素子がオフ状態であるときには、アラーム信号がハイレベルとなり、スイッチング素子がオン状態であるときにはアラーム信号がローレベルとなる。
【００１２】
また、本発明の他の形態に係る半導体素子の駆動装置は、前記保護動作状態判別回路は、前記アラーム信号がハイレベルであるときに充電され、ローレベルであるときに放電される充放電回路と、該充放電回路の充電電圧と参照電圧とを比較する比較器とを備え、前記比較器から保護動作判別信号を出力することを特徴としている。
この構成によれば、充放電回路は、アラーム信号がハイレベルであるかローレベルであるかに応じて充放電される。アラーム信号がローレベルである時、他のＩＣにおける保護回路が動作していると判断して、比較器から保護動作状態を表す保護動作判別信号（例えばローレベル）が出力されることになる。このため、パルス発生回路からのパルス列信号のアラーム信号形成回路のスイッチング素子への供給が阻止されてアラーム信号の出力が禁止される。逆に、アラーム信号がハイレベルである時他のＩＣにおける保護回路が動作していないと判断して、比較器から保護動作状態ではない非保護動作状態を表す保護動作判別信号（例えばハイレベル）が出力されることになる。このため、パルス発生回路からのパルス信号のアラーム信号形成回路のスイッチング素子への供給が許可されてアラーム信号が出力される。
【００１３】
さらに、本発明の他の形態に係る半導体素子の駆動装置は、前記アラーム制御回路は、前記パルス形成回路からパルス信号が出力されるときに、前記保護動作状態判別回路の保護動作判別信号をラッチするラッチ回路と、該ラッチ回路のラッチ出力と前記パルス信号形成回路から出力されるパルス信号とが入力される論理積回路とを備え、前記論理積回路の論理積出力を前記アラーム信号形成回路の前記スイッチング素子の制御端子に供給することを特徴としている。
この構成によると、保護回路で保護動作が必要な状態を検出したときに、ラッチ回路で保護動作判別信号をラッチし、保護動作判別信号が保護動作状態を表すときには、論理積回路からのパルス列信号の出力が停止され、保護動作判別信号が非保護動作状態を表すときには論理積回路からのパルス列信号の出力が許可される。
【００１４】
また、本発明の他の形態に係る半導体素子の駆動装置は、前記電力変換装置の下アームを構成する半導体素子を駆動する半導体素子の駆動装置における前記アラーム信号形成回路のアラーム端子が互いに接続されていることを特徴としている。
この構成によると、電力変換装置の下アームを構成する半導体素子を駆動する半導体素子の駆動装置の何れか１つでアラーム信号が出力されると、他の半導体素子の駆動装置からのアラーム信号の出力が禁止される。
【発明の効果】
【００１５】
本発明によれば、電力変換装置を構成する半導体素子を個別に駆動する半導体素子の駆動装置に、半導体素子の保護動作を行うために必要な情報を検出する複数の保護回路を設けた場合に、複数の保護回路に異なるパルス幅に設定されたパルス列信号が同時期に出力されることを防止して、パルス信号のパルス幅で保護回路を正確に識別することができるとともに、保護動作状態の誤検出を防止することができるという効果が得られる。
また、たとえば電力変換装置の下アームを構成する複数の半導体素子の駆動装置のアラーム端子を互いに接続することにより、１つの半導体素子の駆動装置において保護動作が必要な状態を検出してアラーム信号を出力したときに、残りの半導体素子の駆動装置からアラーム信号の出力を禁止することができ、複数の半導体素子の駆動装置間でのアラーム信号が重複を防止することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明を電力変換装置に適用した場合の一実施形態を示すブロック図である。
【図２】図１のパルス信号形成回路から出力されるパルス信号を示す信号波形図である。
【図３】図１の動作状態判別回路及びアラーム信号制御回路の具体的構成を示す回路図である。
【図４】本発明の動作の説明に供する信号波形図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明を電力変換装置に適用した場合の一実施形態を示すブロック図である。この図１において、電力変換装置１は、直流電力を交流電力に変換するインバータ２と、このインバータ２を構成する各相の半導体素子を個別に駆動する半導体素子の駆動装置としての各相ドライバＩＣ３Ｕ〜３Ｚとを備えている。
インバータ２は、６個の半導体素子としてのＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）１１〜１６を有する。これらＩＧＢＴ１１〜１６は、直流電源に接続されて直流電力が供給される正極側ラインＬｐ及び負極側ラインＬｎ間に、ＩＧＢＴ１１及び１２の直列回路、ＩＧＢＴ１３及び１４の直列回路並びにＩＧＢＴ１５及び１６の直列回路が夫々並列に接続されている。ここで、各ＩＧＢＴ１１〜１６には、フライホイールダイオード２１〜２６が逆並列に接続されている。
【００１８】
また、ＩＧＢＴ１１、１３及び１５がそれぞれＵ相、Ｖ相及びＷ相とされて上アームＵＡが構成され、ＩＧＢＴ１２、１４及び１６がそれぞれＸ相、Ｙ相及びＷ相とされて下アームＬＡが構成されている。さらに、ＩＧＢＴ１１及び１２の接続点、ＩＧＢＴ１３及び１４の接続点並びにＩＧＢＴ１５及び１６の接続点から３相交流電力が出力され、この三相交流電力が電動モータ等の交流負荷４に供給されている。
そして、インバータ２を構成する各ＩＧＢＴ１１〜１６には、ＩＧＢＴ１２で代表的に示すように、ＩＧＢＴ１１〜１６のコレクタ及びエミッタ間を流れる電流を検出する電流センス用ＩＢＧＴ１７と、ＩＧＢＴ１１〜１６と同一チップ内に埋め込まれた温度検出用ダイオード１８とが設けられている。ここで、電流センス用ＩＧＢＴ１７はそのコレクタ及びゲートがＩＧＢＴ１２のコレクタ及びゲートにそれぞれ接続されている。
【００１９】
ドライバＩＣ３Ｕ〜３Ｚのそれぞれは、同一構成を有し、インバータ２の下アームＬＡを構成するＩＧＢＴ１２を駆動するドライバＩＣ３Ｘで代表的に示す構成を有する。このドライバＩＣ３Ｘは、外部の制御装置（図示せず）からゲート駆動用のパルス幅変調信号が入力される入力端子３１と、外部の制御装置にアラーム信号を出力するアラーム端子３２と、インバータ２のＩＧＢＴ１２のゲートにゲート駆動信号を出力する出力端子３３と、ドライバ電源電圧が入力される電圧入力端子３４と、インバータ２の電流センス用ＩＧＢＴ１７のコレクタに接続された電流入力端子３５と、インバータ２の温度検出用ダイオード１８のアノードに接続された過熱検出端子３６と、温度検出用ダイオード１８のカソードに接続されたパワーグランド端子３７とを備えている。
【００２０】
入力端子３１に入力されるパルス幅変調信号は、入力回路４１で波形整形等の信号処理が行われてアンドゲート４２の入力側に供給され、このアンドゲート４２の出力が増幅器４３で増幅されてゲート駆動信号としてゲート駆動信号出力端子３３に出力される。
アラーム端子３２には、アラーム信号形成回路４５が接続され、このアラーム信号形成回路４５のアラーム信号ＡＬが保護動作状態判別回路４６に供給されている。保護動作状態判別回路４６から出力される保護動作判別信号ＰＤがアラーム制御回路４７に入力されている。
【００２１】
一方、電圧入力端子３４には、各ドライバＩＣ３Ｘ〜３Ｚに供給するドライバＩＣ用電源が所定電圧以下に低下する低電圧状態を検出する低電圧保護回路５１が接続されている。この低電圧保護回路５１では、ドライバＩＣ用電源の電源電圧が低電圧閾値以下に低下したときにハイレベルとなる保護動作信号Ｈ１を出力する。
また、電流入力端子３５には、電流センス用ＩＧＢＴ１７を流れる電流が入力されて過電流状態を検出する過電流保護回路５２が接続されている。この過電流保護回路５２では、電流センス用ＩＧＢＴ１７を流れる電流が過電流閾値以上である過電流状態を検出したときにハイレベルとなる保護動作信号Ｈ２を出力する。
【００２２】
さらに、過熱検出端子３６には、温度検出用ダイオード１８の端子間電圧が入力されてチップ内温度を検出する過熱保護回路５３が接続されている。この過熱保護回路５３では、温度検出用ダイオード１８の端子間電圧に基づいてチップ温度を検出し、検出したチップ温度が所定過熱閾値以上となったときにハイレベルとなる保護動作信号Ｈ３を出力する。
【００２３】
そして、低電圧保護回路５１、過電流保護回路５２及び過熱保護回路５３から出力される保護動作信号Ｈ１、Ｈ２及びＨ３がロジック回路５４に供給される。このロジック回路５４では、入力回路４１から出力されるパルス幅変調信号が入力されている。このパルス幅変調信号が入力されている状態で、保護動作信号Ｈ１、Ｈ２及びＨ３のうち何れか１つがハイレベルになったときに、ローレベルの駆動停止信号ＳＳをアンドゲート４２の入力側に出力するとともに、最初にハイレベルとなった保護動作信号Ｈ１〜Ｈ３を識別し、識別した保護動作信号Ｈｉ（ｉ＝１〜３）に応じたパルス列出力指示信号ＰＳｉをパルス信号発生回路５５に出力する。ここで、パルス列出力指示信号ＰＳｉは、保護動作信号Ｈｉがハイレベルを継続している間ハイレベルを維持する。
【００２４】
パルス信号発生回路５５では、ロジック回路５４からパルス列出力指示信号ＰＳｉが入力されると、パルス列出力指示信号ＰＳｉに応じた異なるパルス幅のパルス列信号をアラーム制御回路４７に出力する。すなわち、パルス信号発生回路５５では、低電圧保護回路５１がＩＣ電源の低電圧を検出して保護動作信号Ｈ１を出力することにより、ロジック回路５４からハイレベルのパルス列出力指示信号ＰＳ１が入力されたときに、図２（ａ）に示すように、パルス幅が例えば基本パルス幅Ｔで、パルス間隔が例えば基本パルス幅Ｔより短い幅のＴａとなるパルス列信号ＰＬ１をパルス列出力指示信号ＰＳ１がハイレベルを継続している間出力する。
【００２５】
また、パルス信号発生回路５５では、過電流保護回路５２でＩＧＢＴ１２の過電流状態を検出して保護動作信号Ｈ２を出力することにより、ロジック回路５４からハイレベルのパルス列出力指示信号ＰＳ２が入力されたときに、図２（ｂ）に示すように、パルス幅が例えば２Ｔでパルス間隔がＴａとなるパルス列信号ＰＬ２をパルス列出力指示信号ＰＳ２がハイレベルを継続している間出力する。
【００２６】
さらに、パルス信号発生回路５５では、過熱保護回路５３でＩＧＢＴ１２を形成したチップ内温度が所定過熱閾値以上となる過熱状態を検出して保護動作信号Ｈ３を出力することにより、ロジック回路５４からハイレベルのパルス列出力指示信号ＰＳ３が入力されたときに、図２（ｃ）に示すように、パルス幅が４Ｔでパルス間隔がＴａとなるパルス列信号ＰＬ３をパルス列出力指示信号ＰＳ３がハイレベルを継続している間出力する。
【００２７】
ここで、各パルス列信号ＰＬ１〜ＰＬ３のパルス間隔Ｔａは、後述する保護動作状態判別回路４６における充放電用コンデンサ７０の充電電圧が放電状態から参照電圧Ｖｒｅｆに達するまでの時間より長くなるように選定されている。
アラーム信号形成回路４５は、図１に示すように、電源端子及び接地間に直列に接続されたプルアップ抵抗５６と、スイッチング素子としてのＮＭＯＳ−ＦＥＴ５７との直列回路が接続された構成を有する。そして、プルアップ抵抗５６とＮＭＯＳ−ＦＥＴ５７との接続点がアラーム端子３２に接続されているとともに、アンドゲート４２の入力側および保護動作状態判別回路４６に接続されている。
【００２８】
保護動作状態判別回路４６は、図３に示すように、正極側電源端子６０及び負極側電源端子６１間にカレントミラー回路６２が接続されている。このカレントミラー回路６２は、ソースが正極側電源端子６０に接続されゲートが互いに接続された２つのＰＭＯＳ−ＦＥＴ６３及び６４と、ＰＭＯＳ−ＦＥＴ６３と負極側電源端子６１との間に介挿された定電流原６５と、ＰＭＯＳ−ＦＥＴ６４及び負極側電源端子６１との間に直列に介挿されたＰＭＯＳ−ＦＥＴ６６及びＮＭＯＳ−ＦＥＴ６７とを備えている。ここで、ＰＭＯＳ−ＦＥＴ６３及び６４のゲートはＰＭＯＳ−ＦＥＴ６３のドレインに接続されている。
そして、ＰＭＯＳ−ＦＥＴ６６及びＮＭＯＳ−ＦＥＴ６７のゲートが、論理反転回路６８を介してアラーム信号形成回路４５からアラーム信号が入力される入力端子６９に接続されている。
【００２９】
また、ＮＭＯＳ−ＦＥＴ６７のソース及びドレイン間に充放電用コンデンサ７０が並列に接続され、この充放電用コンデンサ７０とＰＭＯＳ−ＦＥＴ６６及びＮＭＯＳ−ＦＥＴ６７の接続点との間が比較器７１の非反転入力側に接続されている。この比較器７１の反転入力側にはＩＣ電源電圧よりは低い電圧に設定された参照電圧源７２が接続され、非反転入力側の電圧が参照電圧源７２の電圧を上回るときにハイレベルの比較出力が、逆に非反転入力側の電圧が参照電圧源７２の電圧を下回るときにローレベルの比較出力が夫々保護動作判別信号ＰＤとしてアラーム制御回路４７に出力される。
【００３０】
アラーム制御回路は、図３に示すように、パルス信号発生回路５５からパルス列信号ＰＬｋ（ｋ＝１〜３）が入力される入力端子８１と、保護動作判別信号ＰＤが入力される入力端子８２とを備えている。そして、入力端子８２は直接ラッチ回路としてのＤ型フリップフロップ８３のデータ入力端子Ｄに接続され、入力端子８１はＤ型フリップフロップ８３のクロック入力端子ＣＬに接続されている。また、Ｄ型フリップフロップ８３の出力端子Ｑと入力端子８１がアンドゲート８４の入力側に接続されている。このアンドゲート８４の論理積出力がアラーム信号形成回路４５のＮＭＯＳ−ＦＥＴ５７のゲートにゲート駆動信号Ｇｃとして出力される。
また、インバータ２の下アームＬＡを構成する３つのＩＧＢＴ１２、１４及び１６を駆動するＸ相ドライバＩＣ３Ｘ、Ｙ相ドライバＩＣ３Ｙ及びＺ相ドライバＩＣ３Ｚのアラーム端子３２が外部で互いに接続されて制御装置（図示せず）に接続されている。
【００３１】
次に、上記実施形態の動作を説明する。
今、インバータ２を構成するＩＧＢＴ１１〜１６に流れる電流が過電流閾値未満で正常であり、且つ，ＩＧＢＴ１１〜１６を形成したチップ内温度が過熱閾値未満で正常であり、さらに各ドライバＩＣ３Ｕ〜３Ｚに供給するＩＣ電源電圧が低電圧閾値を超えていて正常であるものとする。
この正常状態では、各ドライバＩＣ３Ｕ〜３Ｚの低電圧保護回路５１、過電流保護回路５２及び過熱保護回路５３から出力される保護動作信号Ｈ１、Ｈ２及びＨ３がローレベルとなっており、ロジック回路５４から出力される駆動停止信号ＳＳがハイレベルとなっている。さらに、パルス信号発生回路５５に出力するパルス列出力指示信号ＰＳ１、ＰＳ２及びＰＳ３が全てローレベルを維持しており、パルス信号発生回路５５からパルス列信号ＰＬ１〜ＰＬ３の何れもが出力されないパルス列信号出力停止状態となっている。
また、アラーム信号形成回路４５のＮＭＯＳ−ＦＥＴ５７がオフ状態であって、アラーム端子３２に出力されるアラーム信号ＡＬが図４（ａ）に示すようにハイレベルを維持しているものとする。
【００３２】
この状態では、保護動作状態判別回路４６で、論理反転回路６８の出力がローレベルとなることにより、ＰＭＯＳ−ＦＥＴ６６がオン状態となり、ＮＭＯＳ−ＦＥＴ６７がオフ状態となっている。このため、カレントミラー回路６２から供給される定電流がＰＭＯＳ−ＦＥＴ６６を介して充放電用コンデンサ７０に供給されることにより、この充放電用コンデンサ７０が充電状態となり、その充電電圧Ｖｃが図４（ｂ）に示すように、参照電圧源７２の点線図示の参照電圧Ｖｒｅｆを超える状態となっている。したがって、比較器７１から出力される比較出力でなる保護動作判別信号ＰＤは、図４（ｃ）に示すように、ハイレベルを維持している。
【００３３】
そして、アラーム制御回路４７では、保護動作状態判別回路４６から入力される保護動作判別信号ＰＤがハイレベルであるが、パルス信号発生回路５５から入力されるパルス列信号ＰＬｋが図４（ｅ）に示すようにローレベルを維持する。したがって、Ｄ型フリップフロップ８３では前回の出力状態（例えばローレベル）を保持しており、アンドゲート８４の出力であるゲート駆動信号Ｇｃも図４（ｇ）に示すようにローレベルとなる。
【００３４】
このため、アラーム信号形成回路４５のＮＭＯＳ−ＦＥＴ５７がオフ状態を維持し、アラーム信号ＡＬが図４（ａ）に示すようにハイレベルを維持する。
他のドライバＩＣ３Ｙ，３Ｚでも、ＩＣ電源電圧が正常であり、インバータ２のＩＧＢＴ１４，１６も正常であり、チップ内温度も正常であるものとすると、これらドライバＩＣ３Ｙ，３Ｚのアラーム端子３２から出力されるアラーム信号ＡＬが全てハイレベルとなっている。
【００３５】
このため、各ドライバＩＣ３Ｘ〜３Ｚでは、制御装置（図示せず）から入力端子３１に入力されるパルス幅変調信号が入力回路４１で信号処理されてアンドゲート４２を通って増幅器４３で増幅され、この増幅器４３から出力されるゲート駆動信号がインバータ２の各ＩＧＢＴ１１〜１６に供給されることにより、インバータ２で直流電力が交流電力に変換されて交流負荷４に交流電力が出力される。
このインバータ２の各相のＩＧＢＴ１１〜１６が正常状態であり、ＩＣ電源電圧が正常である状態から、例えば、Ｘ相のＩＧＢＴ１２を駆動するＸ相ドライバＩＣ３Ｘに供給されるＩＣ電源電圧が低電圧閾値以下に低下する低電圧異常が発生したときには、この低電圧異常が低電圧保護回路５１で検出される。
【００３６】
すると、低電圧保護回路５１からハイレベルの保護動作信号Ｈ１がロジック回路５４に出力される。ロジック回路５４では、ハイレベルの保護動作信号Ｈ１が入力されると、先ず、駆動停止信号ＳＳをハイレベルからローレベルに転換する。このため、アンドゲート４２で入力回路４１から出力されるパルス幅変調信号が遮断されて、増幅器４３からインバータ２のＩＧＢＴ１２のゲートに出力されるゲート駆動信号Ｇｃ２がローベルとなってＩＧＢＴ１２の駆動が直ちに停止される。
【００３７】
これと同時に、ロジック回路５４から低電圧保護回路５１の保護動作に応じて図４（ｄ）に示すように時点ｔ１でハイレベルのパルス列出力指示信号ＰＳ１がパルス信号発生回路５５に出力される。
このため、パルス信号発生回路５５では、図４（ｅ）に示すように、時点ｔ１で、低電圧保護動作に対応したパルス幅Ｔのパルス列信号ＰＬ１をアラーム制御回路４７に出力開始する。
【００３８】
アラーム制御回路４７では、パルス列信号ＰＬ１がＤ型フリップフロップ８３のクロック入力端子ＣＬに入力されるので、このパルス列信号ＰＬ１の立ち上がり時点で、ハイレベルである保護動作判別信号ＰＤをラッチすることにより、出力端子Ｑから出力されるラッチ出力信号ＬＯＳが図４（ｆ）に示すようにローレベルからハイレベルに反転する。
このラッチ出力信号ＬＯＳがアンドゲート８４に供給されるとともに、このアンドゲート８４の他方の入力側にパルス信号発生回路５５からのパルス列信号ＰＬ１がそのまま入力されるので、アンドゲート８４から出力されるゲート駆動信号Ｇｃが図４（ｇ）に示すようにローレベルからハイレベルに反転される。
【００３９】
このゲート駆動信号Ｇｃがアラーム信号形成回路４５のＮＭＯＳ−ＦＥＴ５７のゲートに供給されることにより、ＮＭＯＳ−ＦＥＴ５７がオン状態に制御される。このため、アラーム信号ＡＬが図４（ａ）に示すように、ハイレベルからローレベルに反転する。
このアラーム信号ＡＬがハイレベルからローレベルに反転すると保護動作状態判別回路４６の論理反転回路６８の出力がハイレベルに反転するので、これまでオン状態であったＰＭＯＳ−ＦＥＴ６６がオフ状態となる。これと同時に、これまでオフ状態であったＮＭＯＳ−ＦＥＴ６７がオン状態となる。したがって、充放電用コンデンサ７０に蓄積されていた電荷がＮＭＯＳ−ＦＥＴ６７を通じて放電される。
【００４０】
これによって比較器７１の非反転入力側に供給されていた充電電圧Ｖｃが図４（ｂ）に示すように急激に参照電圧Ｖｒｅｆ以下に低下する。このため、比較器７１の比較出力すなわち保護動作判別信号ＰＤが図４（ｃ）に示すようにハイレベルからローレベルに反転する。
このローレベルの保護動作判別信号ＰＤがＤ型フリップフロップ８３のデータ入力端子Ｄに入力される。このとき、Ｄ型フリップフロップ８３のクロック入力端子ＣＬに供給されるパルス列信号ＰＬ１はハイレベルを維持しているので、このＤ型フリップフロップ８３の出力端子Ｑから出力されるラッチ出力信号ＬＯＳは図４（ｆ）に示すようにハイレベルを保持する。
【００４１】
このため、ハイレベルのパルス列信号ＰＬ１がそのままアンドゲート８４を通ってゲート駆動信号Ｇｃとしてアラーム信号形成回路４５のＮＭＯＳ−ＦＥＴ５７のゲートに供給されるので、アラーム信号ＡＬが図４（ａ）に示すようにローレベルを維持する。
その後、時点ｔ２で、パルス信号発生回路５５から出力されるパルス列信号ＰＬ１が図４（ｅ）に示すように、ローレベルに反転すると、Ｄ型フリップフロップ８３の出力端子Ｑから出力されるラッチ出力信号ＬＯＳはハイレベルを保持するが、アンドゲート８４から出力されるゲート駆動信号Ｇｃが、図４（ｇ）に示すように、ローレベルに反転する。このため、アラーム信号形成回路４５のＮＭＯＳ−ＦＥＴ５７がオフ状態となり、アラーム信号ＡＬが図４（ａ）に示すようにハイレベルに復帰する。
【００４２】
このため、保護動作状態判別回路４６のＰＭＯＳ−ＦＥＴ６６がオン状態となり、ＮＭＯＳ−ＦＥＴ６７がオフ状態に復帰して、充放電用コンデンサ７０への充電が開始される。このため、充電電圧Ｖｃが図４（ｂ）に示すように上昇し、時点ｔ３で、充電電圧Ｖｃが参照電圧Ｖｒｅｆ以上となると、比較器７１から出力される保護動作判別信号ＰＤが図４（ｃ）に示すようにハイレベルに復帰する。
【００４３】
しかしながら、この時点ｔ３ではパルス信号発生回路５５から出力されるパルス列信号ＰＬ１がローレベルを維持しているので、アラーム制御回路４７のＤ型フリップフロップ８３の出力端子Ｑから出力されるラッチ出力信号ＬＯＳは、図４（ｆ）に示すように、ハイレベルを保持している。
その後、時点ｔ４で、パルス信号発生回路５５から出力されるパルス列信号ＰＬ１がハイレベルに反転すると、これに応じてＤ型フリップフロップ８３で保護動作判別信号ＰＤをラッチするが、この保護動作判別信号ＰＤがハイレベルであるので、Ｄ型フリップフロップ８３の出力端子Ｑから出力されるラッチ出力信号ＬＯＳはハイレベルを維持する。
【００４４】
このため、時点ｔ４で、アンドゲート８４から出力されるゲート駆動信号Ｇｃが図４（ｇ）に示すようにハイレベルに反転することにより、アラーム信号形成回路４５のＮＭＯＳ−ＦＥＴ５７がオン状態となって、アラーム信号ＡＬが図４（ａ）に示すようローレベルに反転する。
その後、低電圧保護回路５１で低電圧状態を検出している状態を継続し、ロジック回路５４から出力されるパルス列出力指示信号ＰＳ１が図４（ｄ）に示すようにハイレベルを継続している間は上述した時点ｔ１〜ｔ４の動作を繰り返す。
【００４５】
一方、Ｘ相ドライバＩＣ３Ｘのアラーム信号ＡＬが、時点ｔ１で、ハイレベルからローレベルに反転すると、アラーム端子３２に接続されている他のＹ相ドライバＩＣ３Ｙ及びＺ相ドライバＩＣ３Ｚのアラーム信号形成回路４５のアラーム信号ＡＬもローレベルに反転される。このローレベル信号がアンドゲート４２に入力されるので、Ｙ相ＩＧＢＴ１４及びＺ相ＩＧＢＴ３Ｚへのゲート駆動信号の供給が停止される。これと同時に、Ｙ相ドライバＩＣ３Ｙ及びＺ相ドライバＩＣ３Ｚにおける保護動作状態判別回路４６の比較器７１から出力される保護動作判別信号ＰＤが前述した場合と同様にローレベルに反転する。このローレベルの保護動作判別信号ＰＤがアラーム制御回路４７のＤ型フリップフロップ８３のデータ入力端子Ｄに入力される。この結果、Ｙ相ドライバＩＣ３Ｙ及びＺ相ドライバＩＣ３Ｚの少なくとも一方で、保護回路５１〜５３の何れかで、保護動作が必要な状態が検出されることにより、パルス信号発生回路５５からパルス列信号ＰＬｋが出力されて、Ｄ型フリップフロップ８３のクロック入力端子ＣＬに入力されたとしても、Ｄ型フリップフロップ８３の出力端子Ｑから出力されるラッチ出力信号ＬＯＳはローレベルを維持することから、アンドゲート８４からのゲート駆動信号Ｇｃの出力が禁止される。
【００４６】
このため、アラーム端子３２に接続された制御装置（図示せず）に出力されるアラーム信号ＡＬはＸ相ドライバＩＣ３Ｘから出力されるアラーム信号のみとなり、制御装置でアラーム信号ＡＬのパルス幅を計測することにより、低電圧保護動作中であることを正確に認識することができる。
その後、時点ｔ８で、ＩＣ電源電圧が低電圧閾値を超える状態に復帰すると、これに応じて低電圧保護回路５１から出力される保護動作信号Ｈ１がローレベルに復帰する。このため、ロジック回路５４で駆動停止信号ＳＳがハイレベルに復帰されて、アンドゲート４２を通じてパルス幅変調信号が増幅器４３に供給開始されて、インバータ２のＸ相ＩＧＢＴ１２のゲートへのゲート駆動信号の供給が開始される。
【００４７】
一方、アラーム制御回路４７では、パルス信号発生回路から出力されるパルス列信号ＰＬ１がローレベルを維持する状態となるため、アンドゲート８４から出力されるゲート駆動信号Ｇｃが、図４（ｇ）に示すように、時点ｔ８でローレベルに反転し、これに応じてアラーム信号形成回路４５のＮＭＯＳ−ＦＥＴ５７がオフ状態となることにより、アラーム信号ＡＬが図４（ａ）に示すようにハイレベルに復帰する。
【００４８】
このため、保護動作状態判別回路４６では、アラーム信号ＡＬがハイレベルとなることにより、ＰＭＯＳ−ＦＥＴ６６がオン状態となり、ＮＭＯＳ−ＦＥＴ６７がオフ状態となるので、充放電用コンデンサ７０が充電を開始し、充電電圧Ｖｃが図４（ｂ）に示すように上昇を開始し、時点ｔ９で参照電圧Ｖｒｅｆ以上となると、比較器７１から出力される保護動作判別信号ＰＤが図４（ｃ）に示すようにローレベルからハイレベルに復帰する。しかしながら、アラーム制御回路４７のＤ型フリップフロップ８３はパルス列信号ＰＬｋが立ち上がらないので、出力端子Ｑから出力されるラッチ出力信号ＬＯＳがハイレベルを維持した状態を継続する。
【００４９】
ところが、他のドライバＩＣ３Ｙ又は３Ｚで異常を検出して、保護動作状態となり、アラーム信号ＡＬがローレベルとなると、ドライバＩＣ３Ｘの保護動作状態判別回路４６の比較器７１から出力される保護動作判別信号ＰＤがローレベルとなる。したがって、その後に、ドライバＩＣ３Ｘの何れかの保護回路５１〜５３で、保護動作信号Ｈ１〜Ｈ３の何れかを出力し、ロジック回路５４からハイレベルのパルス列出力指示信号ＰＳｉが出力されたときには、パルス信号発生回路５５からパルス列信号ＰＬｋが出力される。このパルス列信号ＰＬｋの立ち上がり時点で、アラーム制御回路４７のＤ型フリップフロップ８３の出力端子Ｑから出力されるラッチ出力信号ＬＯＳがローレベルに反転することにより、アンドゲート８４から出力されるゲート駆動信号Ｇｃはハイレベルとなることはなく、アラーム信号ＡＬの出力が禁止される。
【００５０】
また、アラーム信号ＡＬがハイレベルである状態で、Ｘ相ドライバＩＣ３Ｘの過電流保護回路５２でインバータ２を構成するＸ相ＩＧＢＴ１２に過電流が流れていることを検出した場合には、ロジック回路５４によって、ローレベルの駆動停止信号ＳＳがアンドゲート４２に出力されるので、Ｘ相ＩＧＢＴ１２のゲートへのゲート駆動信号の出力が停止される。これと同時に、ロジック回路５４からパルス列出力指示信号ＰＳ２がパルス信号発生回路５５に出力されて、このパルス信号発生回路５５から図２（ｂ）に示すパルス列信号ＰＬ２がアラーム制御回路４７に出力されることにより、パルス列信号ＰＬ２を反転したアラーム信号ＡＬがアラーム端子３２から制御装置（図示せず）に出力され、この制御装置でアラーム信号ＡＬのパルス幅を計測することにより、過電流保護動作中であることを正確に認識することができる。
【００５１】
同様に、アラーム信号ＡＬがハイレベルである状態で、Ｘ相ドライバＩＣ３Ｘの過熱保護回路５３でインバータ２を構成するＸ相ＩＧＢＴ１２を形成したチップ内温度が過熱閾値以上となったことを検出した場合には、ロジック回路５４によって、ローレベルの駆動停止信号ＳＳがアンドゲート４２に出力されるので、Ｘ相ＩＧＢＴ１２のゲートへのゲート駆動信号の出力が停止される。これと同時に、ロジック回路５４からパルス列出力指示信号ＰＳ３がパルス信号発生回路５５に出力されて、このパルス信号発生回路５５から図２（ｃ）に示すパルス列信号ＰＬ３がアラーム制御回路４７に出力されることにより、パルス列信号ＰＬ３を反転したアラーム信号ＡＬがアラーム端子３２から制御装置（図示せず）に出力され、この制御装置でアラーム信号ＡＬのパルス幅を計測することにより、過熱保護動作中であることを正確に認識することができる。
【００５２】
また、パルス信号発生回路５５で発生するパルス列信号ＰＬ１〜ＰＬ３におけるパルス間隔Ｔａの設定は、保護動作状態判別回路４６の充放電用コンデンサ７０の充電電圧Ｖｃが放電状態から参照電圧Ｖｒｅｆに達するまでの時間より僅かに長いに時間に設定し、保護動作状態判別回路４６の比較器７１から出力される保護動作判別信号ＰＤのハイレベル状態を維持するパルス幅を必要最小限に短くすることが好ましい。このようにすることにより、一のドライバＩＣで保護動作状態となっている状態で、他のドライバＩＣが保護動作となったときの割込の発生を抑制することができる。
【００５３】
このように、上記実施形態においては、パルス信号発生回路５５から保護回路５１〜５３からハイレベルの保護動作信号Ｈ１〜Ｈ３の何れかが出力されたときに、保護動作信号Ｈ１〜Ｈ３毎に異なるパルス幅のパルス列信号ＰＬ１〜ＰＬ３を出力し、このパルス列信号をアラーム信号ＡＬの状態を保護動作状態判別回路４６で保護動作状態であるか否かを判別し、その保護動作判別信号に基づいてパルス列信号ＰＬ１〜ＰＬ３に応じたアラーム信号ＡＬを出力するか否かを制御するので、他の相ドライバＩＣでアラーム信号ＡＬを出力しているときに、アラーム信号を重複して出力することを禁止することができ、１つのアラーム信号ＡＬのみが制御装置に供給される。この結果、アラーム信号ＡＬが変更されることはなく、パルス幅の異なるパルス列信号ＰＬ１〜ＰＬ３を使用することにより、保護動作状態の発生と、保護動作種別の判別とを１つのアラーム信号ＡＬに基づいて正確に行うことができる。
【００５４】
なお、上記実施形態においては、電力変換装置としてインバータを適用した場合について説明したが、これに限定されるものではなく、交流電力を直流電力に変換するコンバータを適用することもでき、その他半導体素子を含む任意の電力変換装置に本発明を適用することができる。また、三相の電力変換装置に本発明を適用した場合について説明したが、単相の電力変換装置に本発明を適用することもできる。
【００５５】
また、上記実施形態においては、パルス信号発生回路５５で、発生するパルス列信号ＰＬ１〜ＰＬ３のパルス幅を基本パルス幅Ｔ、２Ｔ及び４Ｔに設定した場合について説明したが、これに限定されるものではなく、制御装置で識別可能な異なるパルス幅であれば任意のパルス幅のパルス列信号を適用することができる。
さらに、上記実施形態においては、保護動作状態判別回路４６をアナログ回路で構成する場合について説明したが、これに限定されるものではなく、クロック信号が入力されて計数するカウンタを適用したデジタル回路構成とすることもでき、さらにはマイクロコンピュータ等の演算処理装置を適用してソフトウェア処理することもできる。この場合のソフトウェア処理としては、保護動作状態判別回路４６のみならず、アラーム制御回路４７を含めた処理とすることができる。
【００５６】
また、上記実施形態においては、アラーム信号ＡＬが正常時にハイレベルとなる場合について説明したが、これに限定されるものではなく、正常時にローレベルとなり、保護動作時にハイレベルとなるように設定することもできる。この場合には、保護動作状態判別回路４６及びアラーム制御回路４７の信号レベルを反転させれば良い。
さらに、上記実施形態においては、半導体素子としてＩＧＢＴを適用した場合について説明したが、これに限定されるものではなく、パワーＦＥＴ等の任意の半導体素子を適用することができる。
【００５７】
また、上記実施形態においては電流センス用ＩＧＢＴ１７を有して、この電流センス用ＩＧＢＴ１７でＩＧＢＴ１１〜１６に流れる電流を検出するようにした場合について説明したが、これに限定されるものではなく、シャント抵抗を利用して電流を検出したり、変流器を利用して電流を検出したりすることができる。
さらに、上記実施形態においては、ＩＣ電源の低電圧、ＩＧＢＴの過電流及び過熱を検出する場合について説明したが、これに限定されるものではなく、上記の３種類の保護動作の内の２種類を検出するようにしてもよく、さらには過電圧等の保護動作を必要とする他の状態を検出する保護回路を設けるようにしてもよい。
また、保護動作状態判別回路４６を構成するスイッチング素子はＭＯＳ−ＦＥＴに限定されるものではなく、パイポーラトランジスタ等の他のスイッチング素子を適用することができる。
【００５８】
さらに、上記実施形態においては、パルス信号発生回路５５で発生されるパルス列信号ＰＬｋのパルス間隔Ｔａが充放電用コンデンサ７０の充電電圧Ｖｃが放電状態から参照電圧Ｖｒｅｆに達するまでの時間より長く設定した場合について説明したが、これに限定されるものではなく、パルス信号発生回路５５から発生されるパルス列信号ＰＬｋのパルス間隔Ｔａを充放電用コンデンサ７０の充電電圧Ｖｃが放電状態から参照電圧Ｖｒｅｆに達するまでの時間より短く設定することにより、アラーム信号ＡＬがパルス列信号ＰＬｋに同期している区間で動作保護判定信号ＰＤがローレベルを保持するようにすれば他のドライバＩＣによるゲート駆動信号Ｇｃの出力を確実に防止することができる。このためには、アラーム信号ＡＬがハイレベルである状態で、最初にパルス列信号ＰＬｋが入力されたアラーム制御回路４７でのみパルス列信号ＰＬｋに基づくゲート駆動信号Ｇｃを出力可能に構成し、パルス列信号ＰＬｋの入力が停止されたときにゲート駆動信号Ｇｃをローレベルに復帰させるように構成すればよい。要は、アラーム制御回路４７で保護動作状態判別回路４６の保護動作判別信号ＰＤが保護動作状態ではないことを表すときにパルス信号発生回路５５のパルス列信号ＰＬｋをアラーム信号形成回路４５のスイッチング素子に供給するようにすればい。
【符号の説明】
【００５９】
１…電力変換装置、２…インバータ、３Ｕ〜３Ｚ…ドライバＩＣ、４…交流負荷、１１〜１６…ＩＧＢＴ、１７…電流センス用ＩＧＢＴ、１８…温度検出用ダイオード、２１〜２６…フライホイールダイオード、ＵＡ…上アーム、ＬＡ…下アーム、４１…入力回路、４２…アンドゲート、４３…増幅器、４５…アラーム信号形成回路、４６…保護動作状態判別回路、４７…アラーム制御回路、５１…低電圧保護回路、５２…過電流保護回路、５３…過熱保護回路、５４…ロジック回路、５５…パルス信号発生回路、５６…プルアップ抵抗、５７…ＮＭＯＳ−ＦＥＴ、８３…Ｄ型フリップフロップ、８４…アンドゲート
【図１】
0005360002.tif 000002
【図２】
0005360002.tif 000003
【図３】
0005360002.tif 000004
【図４】
0005360002.tif 000005