(57)【特許請求の範囲】
【請求項１】
抵抗とコンデンサとの時定数回路を複数有しアナログ音声信号から不要高周波成分を除去する低域フィルタと、
前記低域フィルタから供給されるアナログ音声信号を定電圧回路からの所定電圧を基準として増幅しスピーカに供給する増幅回路を有する音声出力回路において、
電源投入から所定時間だけ前記低域フィルタに前記定電圧回路からの所定電圧を前記複数の時定数回路の抵抗とコンデンサの接続点に供給して前記低域フィルタの出力電圧を前記所定電圧とするイコライズ回路を
有することを特徴とする音声出力回路。
【請求項２】
抵抗とコンデンサとの時定数回路を複数有しアナログ音声信号から不要高周波成分を除去する低域フィルタと、
前記低域フィルタから供給されるアナログ音声信号を定電圧回路からの所定電圧を基準として増幅しスピーカに供給する増幅回路を有する音声出力回路において、
電源投入から所定時間だけ前記低域フィルタに前記定電圧回路からの所定電圧を前記複数の時定数回路の抵抗とコンデンサの接続点に供給して前記低域フィルタの出力電圧を前記所定電圧とするイコライズ回路と、
電源投入から所定時間だけ前記定電圧回路からの所定電圧を選択して前記増幅回路に供給し、その後、前記低域フィルタの出力を選択して前記増幅回路に供給するセレクタを
有することを特徴とする音声出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は音声出力回路に係り、デジタル音声信号から変換されたアナログ音声信号をスピーカに供給して発音する音声出力回路に関する。
【背景技術】
【０００２】
従来から、デジタル音声信号から変換されたアナログ音声信号をスピーカに供給して発音する音声出力回路がある。
【０００３】
図６は、従来の音声出力回路の一例の回路構成図を示す。同図中、端子１には図示しないＤＡ変換器からのアナログ音声信号が供給される。このアナログ音声信号は低域フィルタ２に供給されて不要高周波成分を除去される。
【０００４】
低域フィルタ２の出力するアナログ音声信号は増幅回路３で増幅され、互いに反転した差動信号としてスピーカ４に供給され、スピーカ４において発音される。
【０００５】
なお、電源オフのレベルから音声信号の基準レベルまでビープ音の基準レベル信号を徐々に変化させて、電源投入直後にボツ音の発生を抑えるアンプ回路が提案されている（例えば特許文献１参照）。
【０００６】
また、パルス密度変調信号と、零電圧と基準電圧との間で滑らかに変化する遷移信号を切り替えてスピーカに供給し、電源投入時や電源遮断時のポップノイズの発生を抑える電子機器が提案されている（例えば特許文献２参照）。
【０００７】
また、電源投入時や電源遮断時に、パルス幅変調信号増幅するドライバ回路の入力端に所定電圧を印加してポップアップノイズを除去するオーディオ装置が提案されている（例えば特許文献３参照）。
【特許文献１】特開２００５−４５５４６号公報
【特許文献２】特開２００６−１０９２７５号公報
【特許文献３】特開２００７−４９６９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図６に示す従来装置は、増幅回路３内の演算増幅器ＯＰ１と抵抗Ｒ５，Ｒ６で構成される反転増幅回路で、定電圧回路５から供給されるバイアス電圧ＢＩＡＳを基準として低域フィルタ２から供給されるアナログ音声信号を反転増幅している。
【０００９】
電源投入時には、定電圧回路５の出力するバイアス電圧ＢＩＡＳは図７（Ａ）に実線で示すように急速に上昇する。これに対して、低域フィルタ２は、抵抗Ｒ１とコンデンサＣ１、抵抗Ｒ２とコンデンサＣ２、抵抗Ｒ３とコンデンサＣ３、抵抗Ｒ４とコンデンサＣ４、それぞれの大きな時定数を有しているため、低域フィルタ２の出力点であるノードｎ７における信号の立ち上がりは図７（Ａ）に破線で示すように緩やかなものになる。
【００１０】
このため、演算増幅器ＯＰ１の非反転入力（バイアス電圧ＢＩＡＳ）と、反転入力（ノードｎ７電圧）の間には大きな電位差を生じ、演算増幅器ＯＰ１の出力は図７（Ｂ）に実線で示すようになり、これを反転した演算増幅器ＯＰ２の出力は図７（Ｂ）に破線で示すようになって、スピーカ４からボツ音が発音されるという問題があった。
【００１１】
本発明は、上記の点に鑑みてなされたもので、ボツ音の発生を抑えることができる音声出力回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一実施態様による音声出力回路は、抵抗とコンデンサとの時定数回路を複数有しアナログ音声信号から不要高周波成分を除去する低域フィルタ（１２）と、
前記低域フィルタ（１２）から供給されるアナログ音声信号を定電圧回路（１５）からの所定電圧を基準として増幅しスピーカ（１４）に供給する増幅回路（１３）を有する音声出力回路において、
電源投入から所定時間だけ前記低域フィルタ（１２）に前記定電圧回路（１５）からの所定電圧を前記複数の時定数回路の抵抗とコンデンサの接続点に供給して前記低域フィルタ（１２）の出力電圧を前記所定電圧とするイコライズ回路（２３）を有する。
【００１４】
更に、本発明の他の一実施態様による音声出力回路は、抵抗とコンデンサとの時定数回路を複数有しアナログ音声信号から不要高周波成分を除去する低域フィルタ（１２）と、
前記低域フィルタ（１２）から供給されるアナログ音声信号を定電圧回路（１５）からの所定電圧を基準として増幅しスピーカ（１４）に供給する増幅回路（１３）を有する音声出力回路において、
電源投入から所定時間だけ前記低域フィルタ（１２）に前記定電圧回路（１５）からの所定電圧を前記複数の時定数回路の抵抗とコンデンサの接続点に供給して前記低域フィルタの出力電圧を前記所定電圧とするイコライズ回路（２３）と、
電源投入から所定時間だけ前記定電圧回路からの所定電圧を選択して前記増幅回路（１３）に供給し、その後、前記低域フィルタ（１２）の出力を選択して前記増幅回路に供給するセレクタ（２５）を有する。
【００１５】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１６】
本発明によれば、ボツ音の発生を抑えることができる。
【発明を実施するための最良の形態】
【００１７】
＜第１実施形態＞
図１は、本発明の音声出力回路の第１実施形態の回路構成図を示す。同図中、端子１１には図示しないＤＡ変換器からのアナログ音声信号が供給される。このアナログ音声信号は低域フィルタ１２に供給される。
【００１８】
低域フィルタ１２は、抵抗Ｒ１とコンデンサＣ１との時定数回路と、抵抗Ｒ２とコンデンサＣ２との時定数回路と、演算増幅器ＯＰ３と、抵抗Ｒ３とコンデンサＣ３との時定数回路と、抵抗Ｒ４とコンデンサＣ４との時定数回路と、演算増幅器ＯＰ４を有し構成される。
【００１９】
抵抗Ｒ１はコンデンサＣｉを介して端子１１に接続され、抵抗Ｒ１はＲ２と直列接続され、抵抗Ｒ２は演算増幅器ＯＰ３の非反転入力端子に接続されている。演算増幅器ＯＰ３の出力端子は演算増幅器ＯＰ３の反転入力端子に接続されると共にコンデンサＣ１を介して抵抗Ｒ１，Ｒ２の接続点に接続されている。
【００２０】
抵抗Ｒ３は演算増幅器ＯＰ３の出力端子に接続され、抵抗Ｒ３はＲ４と直列接続され、抵抗Ｒ４は演算増幅器ＯＰ４の非反転入力端子に接続されている。演算増幅器ＯＰ４の出力端子は演算増幅器ＯＰ４の反転入力端子に接続されると共にコンデンサＣ３を介して抵抗Ｒ３，Ｒ４の接続点に接続されている。
【００２１】
また、抵抗Ｒ１とコンデンサＣｉとの接続点は抵抗Ｒ９を介して定電圧回路１５に接続されてバイアス電圧ＢＩＡＳを印加されている。低域フィルタ１２は、遮断周波数が例えば５ｋＨｚであり、アナログ音声信号に含まれる不要高周波成分を除去して増幅回路１３に供給する。
【００２２】
増幅回路１３は、演算増幅器ＯＰ１と抵抗Ｒ５，Ｒ６で構成される反転増幅回路と、演算増幅器ＯＰ２と抵抗Ｒ７，Ｒ８で構成される反転増幅回路を有し構成されている。
【００２３】
低域フィルタ１２の出力するアナログ音声信号は抵抗Ｒ５から演算増幅器ＯＰ１の反転入力端子に供給される。演算増幅器ＯＰ１の非反転入力端子には、定電圧回路１５からバイアス電圧ＢＩＡＳが印加されている。
【００２４】
演算増幅器ＯＰ１でバイアス電圧を基準として反転増幅された信号はスピーカ１４の正極に入力されると共に、抵抗Ｒ７から演算増幅器ＯＰ２の反転入力端子に供給される。演算増幅器ＯＰ２の非反転入力端子には、定電圧回路１５からバイアス電圧ＢＩＡＳが印加されている。抵抗Ｒ７とＲ８は同一抵抗値とされている。演算増幅器ＯＰ１で反転された信号はスピーカ１４の負極に入力される。
【００２５】
これにより、スピーカ１４は互いに反転した差動信号で駆動されて発音される。
【００２６】
端子２０には、ローレベルでスタンバイ設定つまり電源オフを指示し、ハイレベルでスタンバイ解除つまり電源オンを指示するスタンバイ信号が入力され、遅延回路２１に供給される。遅延回路２１は、縦続接続されたインバータ２２−１〜２２−ｎで構成されており、インバータ２２−ｎから出力される遅延スタンバイ信号はイコライズ回路２３に供給される。
【００２７】
イコライズ回路２３は、遅延スタンバイ信号を制御信号として供給されるスイッチ２４ａ〜２４ｄから構成されている。スイッチ２４ａは、抵抗Ｒ１とコンデンサＣｉの接続点であるノードｎ１と、抵抗Ｒ１と抵抗Ｒ２の接続点であるノードｎ２に両端を接続されており、遅延スタンバイ信号がローレベルの時に導通してノードｎ１，ｎ２間を短絡する。
【００２８】
スイッチ２４ｂは、ノードｎ１と、抵抗Ｒ２と演算増幅器ＯＰ３の非反転入力端子の接続点であるノードｎ３に両端を接続されており、遅延スタンバイ信号がローレベルの時に導通してノードｎ１，ｎ３間を短絡する。
【００２９】
スイッチ２４ｃは、ノードｎ１と、抵抗Ｒ３と抵抗Ｒ４の接続点であるノードｎ５に両端を接続されており、遅延スタンバイ信号がローレベルの時に導通してノードｎ１，ｎ５間を短絡する。
【００３０】
スイッチ２４ｄは、ノードｎ１と、抵抗Ｒ４と演算増幅器ＯＰ４の非反転入力端子の接続点であるノードｎ６に両端を接続されており、遅延スタンバイ信号がローレベルの時に導通してノードｎ１，ｎ６間を短絡する。
【００３１】
上記の音声出力回路は、スピーカ１４以外は半導体集積回路化されている。
【００３２】
ここで、電源投入時には、定電圧回路１５の出力するバイアス電圧ＢＩＡＳは図２（Ａ）に実線で示すように急速に上昇する。また、図２（Ａ）に一点鎖線で示すスタンバイ信号に対し、遅延スタンバイ信号は二点鎖線で示すようになる。スタンバイ信号の立ち上がりから遅延スタンバイ信号の立ち上がりまでの間はイコライズ回路２３のスイッチ２４ａ〜２４ｄは導通しているため、ノードｎ７におけるアナログ音声信号の立ち上がりは図２（Ｂ）に破線で示すようにバイアス電圧ＢＩＡＳの立ち上がり（図２（Ａ）の実線）と略同様となる。
【００３３】
このため、増幅回路１３の演算増幅器ＯＰ１の非反転入力（バイアス電圧ＢＩＡＳ）と、反転入力（ノードｎ７電圧）の間の電位差は小さくなり、演算増幅器ＯＰ１の出力は図２（Ｂ）に実線で示すようになり、これを反転した演算増幅器ＯＰ２の出力は図２（Ｂ）に破線で示すようになって、スピーカ１４から発音されるボツ音を従来に比して大幅に低減することができる。
【００３４】
また、遅延スタンバイ信号の立ち上がった後は、イコライズ回路２３のスイッチ２４ａ〜２４ｄは遮断され、低域フィルタ１２の出力するアナログ音声信号は増幅回路１３に供給され、アナログ音声信号がスピーカ１４にて発音される。
【００３５】
＜第２実施形態＞
図３は、本発明の音声出力回路の第２実施形態の回路構成図を示す。同図中、図１と同一部分には同一符号を付す。図３において、端子１１には図示しないＤＡ変換器からのアナログ音声信号が供給される。このアナログ音声信号は低域フィルタ１２に供給される。
【００３６】
低域フィルタ１２は、抵抗Ｒ１とコンデンサＣ１との時定数回路と、抵抗Ｒ２とコンデンサＣ２との時定数回路と、演算増幅器ＯＰ３と、抵抗Ｒ３とコンデンサＣ３との時定数回路と、抵抗Ｒ４とコンデンサＣ４との時定数回路と、演算増幅器ＯＰ４を有し構成される。
【００３７】
抵抗Ｒ１はコンデンサＣｉを介して端子１１に接続され、抵抗Ｒ１はＲ２と直列接続され、抵抗Ｒ２は演算増幅器ＯＰ３の非反転入力端子に接続されている。演算増幅器ＯＰ３の出力端子は演算増幅器ＯＰ３の反転入力端子に接続されると共にコンデンサＣ１を介して抵抗Ｒ１，Ｒ２の接続点に接続されている。
【００３８】
抵抗Ｒ３は演算増幅器ＯＰ３の出力端子に接続され、抵抗Ｒ３はＲ４と直列接続され、抵抗Ｒ４は演算増幅器ＯＰ４の非反転入力端子に接続されている。演算増幅器ＯＰ４の出力端子は演算増幅器ＯＰ４の反転入力端子に接続されると共にコンデンサＣ３を介して抵抗Ｒ３，Ｒ４の接続点に接続されている。
【００３９】
また、抵抗Ｒ１とコンデンサＣｉとの接続点は抵抗Ｒ７を介して定電圧回路１５に接続されてバイアス電圧ＢＩＡＳを印加されている。低域フィルタ１２は、遮断周波数が例えば５ｋＨｚであり、アナログ音声信号に含まれる不要高周波成分を除去してセレクタ２５の端子ａに供給する。
【００４０】
セレクタ２５は端子ａを演算増幅器ＯＰ４の出力端子に接続され、端子ｂを定電圧回路１５に接続され、端子ｃを増幅回路１３の抵抗Ｒ５に接続されており、制御端子には遅延回路２１の出力する遅延スタンバイ信号が制御信号として供給されている。セレクタ２５は遅延スタンバイ信号がハイレベル時に端子ａ，ｃ間を接続し、ローレベル時に端子ｂ，ｃ間を接続する。
【００４１】
セレクタ２５が端子ａ，ｃを接続しているとき、低域フィルタ１２の出力するアナログ音声信号は増幅回路１３に供給される。
【００４２】
増幅回路１３は、演算増幅器ＯＰ１と抵抗Ｒ５，Ｒ６で構成される反転増幅回路と、演算増幅器ＯＰ２と抵抗Ｒ７，Ｒ８で構成される反転増幅回路を有し構成されている。
【００４３】
低域フィルタ１２の出力するアナログ音声信号は抵抗Ｒ５から演算増幅器ＯＰ１の反転入力端子に供給される。演算増幅器ＯＰ１の非反転入力端子には、定電圧回路１５からバイアス電圧ＢＩＡＳが印加されている。
【００４４】
演算増幅器ＯＰ１でバイアス電圧を基準として反転増幅された信号はスピーカ１４の正極に入力されると共に、抵抗Ｒ７から演算増幅器ＯＰ２の反転入力端子に供給される。演算増幅器ＯＰ２の非反転入力端子には、定電圧回路１５からバイアス電圧ＢＩＡＳが印加されている。抵抗Ｒ７とＲ８は同一抵抗値とされている。演算増幅器ＯＰ１で反転された信号はスピーカ１４の負極に入力される。
【００４５】
これにより、スピーカ１４は互いに反転した差動信号で駆動されて発音される。
【００４６】
端子２０には、ローレベルでスタンバイ設定つまり電源オフを指示し、ハイレベルでスタンバイ解除つまり電源オンを指示するスタンバイ信号が入力され、遅延回路２１に供給される。遅延回路２１は、縦続接続されたインバータ２２−１〜２２−ｎで構成されており、インバータ２２−ｎから出力される遅延スタンバイ信号はセレクタ２５の制御端子に供給される。
【００４７】
上記の音声出力回路は、スピーカ１４以外は半導体集積回路化されている。
【００４８】
ここで、電源投入時には、定電圧回路１５の出力するバイアス電圧ＢＩＡＳは図４（Ａ）に実線で示すように急速に上昇する。また、図４（Ａ）に一点鎖線で示すスタンバイ信号に対し、遅延スタンバイ信号は二点鎖線で示すようになる。スタンバイ信号の立ち上がりから遅延スタンバイ信号の立ち上がりまでの間は、セレクタ２５が端子ｂ，ｃ間を接続するため、ノードｎ７におけるアナログ音声信号の立ち上がりは図４（Ａ）に破線で示すようにバイアス電圧ＢＩＡＳの立ち上がり（図４（Ａ）の実線）と略同様となる。
【００４９】
このため、増幅回路１３の演算増幅器ＯＰ１の非反転入力（バイアス電圧ＢＩＡＳ）と、反転入力（ノードｎ７電圧）の間の電位差は小さくなり、演算増幅器ＯＰ１の出力は図４（Ｂ）に実線で示すようになり、これを反転した演算増幅器ＯＰ２の出力は図４（Ｂ）に破線で示すようになって、スピーカ１４から発音されるボツ音を従来に比して大幅に低減することができる。
【００５０】
また、遅延スタンバイ信号の立ち上がった後は、セレクタ２５が端子ａ，ｃ間を接続して、低域フィルタ１２の出力するアナログ音声信号は増幅回路１３に供給され、アナログ音声信号がスピーカ１４にて発音される。
【００５１】
＜第３実施形態＞
図５は、本発明の音声出力回路の第３実施形態の回路構成図を示す。同図中、図１及び図３と同一部分には同一符号を付す。
【００５２】
図５に示す第３実施形態は、第１実施形態のイコライズ回路２３と、第２実施形態のセレクタ２５を共に設けたものであり、その動作、作用及び効果は第１、第２実施形態と同様であり、その説明を省略する。
【図面の簡単な説明】
【００５３】
【図１】本発明の音声出力回路の第１実施形態の回路構成図である。
【図２】図１の各部の信号タイミングチャートである。
【図３】本発明の音声出力回路の第２実施形態の回路構成図である。
【図４】図３の各部の信号タイミングチャートである。
【図５】本発明の音声出力回路の第３実施形態の回路構成図である。
【図６】従来の音声出力回路の一例の回路構成図である。
【図７】図６の各部の信号タイミングチャートである。
【符号の説明】
【００５４】
１２  低域フィルタ
１３  増幅回路
１４  スピーカ
１５  定電圧回路
２１  遅延回路
２２−１〜２２−ｎ  インバータ
２３  イコライズ回路
２４ａ〜２４ｄ  スイッチ
２５  セレクタ
Ｃ１〜Ｃ４，Ｃｉ  コンデンサ
ＯＰ１  〜ＯＰ４  演算増幅器
Ｒ１〜Ｒ８  抵抗
【図１】
0005115343.tif 000002
【図２】
0005115343.tif 000003
【図３】
0005115343.tif 000004
【図４】
0005115343.tif 000005
【図５】
0005115343.tif 000006
【図６】
0005115343.tif 000007
【図７】
0005115343.tif 000008