(57)【要約】【課題】  サイドエッチの発生を防止することができる半導体装置の製造方法を提供すること。【解決手段】  本発明の半導体装置の製造方法は、（１）基板１表面上に第１絶縁膜３を介して表面電極５を形成し、（２）第１絶縁膜３をエッチングストッパ膜として、基板１裏面上で表面電極５に対向する部位から基板１をエッチングすることにより、基板１を貫通して第１絶縁膜３に達する貫通孔７を形成し、（３）貫通孔７を通って、第１絶縁膜３をエッチングすることにより、表面電極５を基板１裏面側に露出させ、（４）表面電極５に電気的に接続される裏面電極１３を基板１裏面上及び貫通孔７内に形成する工程を備える。  本発明の半導体装置の製造方法では、基板１に貫通孔７を形成する際に、第１絶縁膜３をエッチングストッパ膜として用いているので、表面電極５にサイドエッチが発生するのを防止することができる。【選択図】図１
2005223265.tif 000002
【特許請求の範囲】
【請求項１】
（１）基板表面上に第１絶縁膜を介して表面電極を形成し、（２）第１絶縁膜をエッチングストッパ膜として、基板裏面上で表面電極に対向する部位から基板をエッチングすることにより、基板を貫通して第１絶縁膜に達する貫通孔を形成し、（３）貫通孔を通って、第１絶縁膜をエッチングすることにより、表面電極を基板裏面側に露出させ、（４）表面電極に電気的に接続される裏面電極を基板裏面上及び貫通孔内に形成する工程を備える半導体装置の製造方法。
【請求項２】
工程（２）は、（ａ）基板裏面上で表面電極に対向する部位から基板をドライエッチングすることにより所定の深さの凹部を形成し、（ｂ）第１絶縁膜をエッチングストッパ膜として、凹部を通って基板をウェットエッチングすることにより基板を貫通して第１絶縁膜に達する貫通孔を形成する工程である請求項１に記載の製造方法。
【請求項３】
工程（２）又は（３）の後であって、工程（４）の前に、貫通孔の側壁上に側壁絶縁膜を形成する工程を備える請求項１に記載の製造方法。
【請求項４】
貫通孔の側壁上に側壁絶縁膜を形成する工程は、（ａ）基板裏面上及び貫通孔内に第２絶縁膜を形成し、（ｂ）基板裏面からリアクティブイオンエッチング法により第２絶縁膜をエッチングすることにより、貫通孔の側壁上に側壁絶縁膜を形成する工程を備える請求項３に記載の製造方法。
【請求項５】
貫通孔を有する基板と、貫通孔に対向する開口を有するように基板上に形成された絶縁膜と、開口を塞ぐように絶縁膜上に形成された表面電極と、貫通孔の側壁上に形成された側壁絶縁膜と、基板裏面上及び貫通孔内に形成された裏面電極とを備え、裏面電極は、表面電極に電気的に接続される半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、及び半導体装置に関する。本発明の半導体装置の製造方法は、基板に形成された貫通孔を介して電気的に接続される表面及び裏面電極を備える化合物半導体装置の製造に好適に用いられる。
【背景技術】
【０００２】
携帯情報端末、特に携帯電話等では高周波、高出力で動作するトランジスタなどの半導体装置が不可欠である。係る半導体装置には、一般に、化合物半導体装置が用いられる。化合物半導体装置では、グランドインダクタンス低減及び装置動作時の放熱特性向上を目的として、基板を貫通する貫通孔を通って表面及び裏面電極を電気的に接続する構造が採用されている。
【０００３】
図３は、従来の半導体装置の製造方法における貫通孔の形成工程を示す（例えば、特許文献１参照。）。
【０００４】
まず、基板５１表面上に表面電極５３を形成し、図３（ａ）に示す構造を得る。表面電極５３は、ヘテロバイポーラトランジスタ（ＨＢＴ）などのエミッタ電極（図示せず）などに電気的に接続されている。
【０００５】
次に、基板５１裏面上で表面電極５３に対向する部位から基板をドライエッチングすることにより、基板５１を貫通する貫通孔５２を形成する。さらに、ドライエッチングの際に発生するポリマーなどを除去するために、ウェットエッチングを行う。このウェットエッチングの際に、表面電極５３にサイドエッチ５５が生じる場合がある。この状態を図３（ｂ）に示す。
【０００６】
次に、表面電極５３に電気的に接続されるように、基板５１裏面上及び貫通孔５２内に、裏面電極５７を形成し、図３（ｃ）に示す構造を得る。
【特許文献１】特開平１−２９３６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図３（ｃ）に示すように、ウェットエッチングにより生じたサイドエッチ５５は、裏面電極５７を形成する工程で埋められない場合がある。この場合、表面電極５３の下部に空洞が残ることなる。半導体装置が熱などのストレスを受けたとき、この空洞が種々の不良の原因となる。
【０００８】
本発明は、係る事情に鑑みてなされたものであり、サイドエッチの発生を防止することができる半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の製造方法は、（１）基板表面上に第１絶縁膜を介して表面電極を形成し、（２）第１絶縁膜をエッチングストッパ膜として、基板裏面上で表面電極に対向する部位から基板をエッチングすることにより、基板を貫通して第１絶縁膜に達する貫通孔を形成し、（３）貫通孔を通って、第１絶縁膜をエッチングすることにより、表面電極を基板裏面側に露出させ、（４）表面電極に電気的に接続される裏面電極を基板裏面上及び貫通孔内に形成する工程を備える。
【発明の効果】
【００１０】
本発明の半導体装置の製造方法では、基板に貫通孔を形成する際に、第１絶縁膜をエッチングストッパ膜として用いているので、表面電極にサイドエッチが発生するのを防止することができる。
【発明を実施するための最良の形態】
【００１１】
本発明の半導体装置の製造方法は、（１）基板表面上に第１絶縁膜を介して表面電極を形成し、（２）第１絶縁膜をエッチングストッパ膜として、基板裏面上で表面電極に対向する部位から基板をエッチングすることにより、基板を貫通して第１絶縁膜に達する貫通孔を形成し、（３）貫通孔を通って、第１絶縁膜をエッチングすることにより、表面電極を基板裏面側に露出させ、（４）表面電極に電気的に接続される裏面電極を基板裏面上及び貫通孔内に形成する工程を備える。
【００１２】
まず、上記工程（１）、すなわち、基板表面上に第１絶縁膜を介して表面電極を形成する工程について説明する。
【００１３】
基板には、例えば、Ｓｉ、又はＧｅなどの元素半導体基板、ＧａＡｓ、ＧａＮ、ＧａＰ、ＩｎＰ、ＺｎＯ、又はＺｎＳｅなどの化合物半導体基板などを用いることができる。これらは、単結晶であっても、多結晶であってもよい。
【００１４】
第１絶縁膜は、基板のエッチングの際にエッチングストッパ膜として働く膜からなり、具体的には、窒化シリコン膜又は酸化シリコン膜などの無機絶縁膜などからなる。絶縁膜を介して表面電極を形成しているため、表面電極と基板とを絶縁することができる。第１絶縁膜は、表面電極直下の基板表面上の領域のみに形成されていてよく、基板表面上の全体に形成されていてもよい。
【００１５】
表面電極は、チタン、白金、又は金などの導電材料を用いて形成することができる。表面電極は、メッキ法又は蒸着法などにより形成することができる。表面電極は、すでに基板上に形成されている半導体装置（より詳しくは、半導体装置の何れかの電極）に電気的に接続されるように形成することができる。また、表面電極を形成した後に、基板上に半導体装置を形成し、表面電極と半導体装置とを電気的に接続するようにしてもよい。半導体装置は、ＨＢＴ、ＭＥＳＦＥＴ、又はＨＥＭＴなどからなる。半導体装置が表面電極に接続され、表面電極が後述するように、基板裏面電極に電気的に接続されるので、半導体装置のグランドインダクタンスを低下させることができ、半導体装置の特性を向上させることができる。また、半導体装置、表面電極、及び裏面電極が熱伝導性の高い材料により接続されている場合には、半導体装置で発生した熱が速やかに裏面電極に移動するので、半導体装置の安定動作を確保することができる。
【００１６】
次に、上記工程（２）、すなわち、第１絶縁膜をエッチングストッパ膜として、基板裏面上で表面電極に対向する部位から基板をエッチングすることにより、基板を貫通して第１絶縁膜に達する貫通孔を形成する工程について説明する。
【００１７】
「基板裏面上で表面電極に対向する部位」には、本発明の方法により基板に貫通孔を形成することができる基板裏面上の部位が含まれる。すなわち、上記部位には、表面電極の直下に対応する基板裏面上の部位のみでなく、本発明の目的を達成できる範囲で表面電極の直下からずれている基板裏面上の部位も含まれる。
【００１８】
「エッチング」は、ドライエッチング、ウェットエッチング、又はこれらの組合せからなる。ドライエッチングは、例えば、リアクティブイオンエッチング（ＲＩＥ）法により行うことができる。ウェットエッチングは、例えば、クエン酸などの有機酸、又はリン酸若しくは硫酸などの無機酸と過酸化水素水との混合液を用いて行うことができる。また、ウェットエッチングは、アンモニア水溶液と、過酸化水素水との混合液を用いて行ってもよい。
【００１９】
第１絶縁膜をエッチングストッパ膜として用いるので、エッチング工程の条件設定のマージンを大きくすることができ、加工品質を向上させることができる。
【００２０】
本工程は、例えば、（ａ）基板裏面上で表面電極に対向する部位から基板をドライエッチングすることにより所定の深さの凹部を形成し、（ｂ）凹部を通って基板をウェットエッチングすることにより基板を貫通して第１絶縁膜に達する貫通孔を形成する工程を備える方法により実施することができる。
【００２１】
具体的には、例えば、まず、基板の厚さの９０〜９５％程度に対応する深さの凹部をドライエッチングにより形成する。次に、基板の残りとドライエッチングにより発生したポリマーなどの残渣を除去するようにウェットエッチングを行うことができる。第１絶縁膜がエッチングストッパ膜として働くので、ウェットエッチングの際に、表面電極にサイドエッチが発生しない。
【００２２】
次に、上記工程（３）、すなわち、貫通孔を通って、第１絶縁膜をエッチングすることにより、表面電極を基板裏面側に露出させる工程について説明する。
【００２３】
表面電極にサイドエッチが発生するのを防止するために、エッチングは、ドライエッチングにより行うことが好ましい。ドライエッチングは、例えば、ＲＩＥ法により行うことができる。
【００２４】
工程（２）又は（３）の後であって、工程（４）の前に、貫通孔の側壁上に側壁絶縁膜を形成する工程（側壁絶縁膜形成工程）を備えることが好ましい。
【００２５】
側壁絶縁膜は、例えば、（ａ）基板裏面上及び貫通孔内に第２絶縁膜を形成し、（ｂ）基板裏面からリアクティブイオンエッチング法などによるドライエッチングにより第２絶縁膜をエッチングすることにより、貫通孔の側壁上に側壁絶縁膜を形成する工程を備える方法により形成することができる。第２絶縁膜は、窒化シリコン膜又は酸化シリコン膜などの無機絶縁膜などからなる。第１及び第２絶縁膜は、異なる種類の材料で形成されていてもよく、同じ種類の材料で形成されていてもよい。
【００２６】
この方法により、側壁絶縁膜を形成する場合、側壁絶縁膜形成工程は、工程（３）の前に行われることが特に好ましい。この場合、上記工程（ｂ）の側壁絶縁膜を形成するためのドライエッチングを行い、続いて、上記工程（３）の第１絶縁膜を除去するドライエッチングを行うことができるので、効率よく両工程を実施することができる。また、工程（ｂ）を行う際に、表面電極は、第１絶縁膜で保護されているので、表面電極がダメージを受けにくいという利点がある。両工程のドライエッチングは、同じ条件で行ってもよく、異なる条件で行ってもよい。
【００２７】
本工程は、工程（３）の後に行うこともできる。この場合、すでに第１絶縁膜が除去されているので、ドライエッチングは、表面電極へのダメージが小さくなる条件で行うことが好ましい。
【００２８】
貫通孔の側壁上に側壁絶縁膜を形成し、その上に裏面電極を形成すると、裏面電極は、少なくとも貫通孔の内部では基板と絶縁される。また、上述したように、表面電極も基板と絶縁されている。従って、本発明によると、貫通孔を有する基板と、貫通孔に対向する開口を有するように基板上に形成された絶縁膜と、開口を塞ぐように絶縁膜上に形成された表面電極と、貫通孔の側壁上に形成された側壁絶縁膜と、基板裏面上及び貫通孔内に形成された裏面電極とを備え、裏面電極は、表面電極に電気的に接続される半導体装置が提供される。この半導体装置では、表面電極及び裏面電極は、基板裏面以外では基板と絶縁されているため、基板表面を流れるリーク電流を減少させることができる。「開口を塞ぐ」には、本発明の目的を達成できる範囲であれば、開口の一部を塞ぐ場合も含まれる。
【００２９】
次に、上記工程（４）、すなわち、表面電極に電気的に接続される裏面電極を基板裏面上及び貫通孔内に形成する工程について説明する。
【００３０】
「基板裏面上」には、基板裏面上の一部も含まれる。
裏面電極は、例えば、チタン、チタンタングステン、白金、又は金などの導電材料を用いて形成することができる。裏面電極は、メッキ法又は蒸着法などにより形成することができる。裏面電極は、表面電極と同じ材料で形成されてもよく、異なる材料で形成されてもよい。
【実施例１】
【００３１】
図１は、実施例１に係る半導体装置の製造工程を示す断面図である。以下、図１を用いて、本実施例の半導体装置の製造方法について説明する。
【００３２】
まず、ＧａＡｓからなる基板１表面上に、窒化シリコン膜からなる第１絶縁膜３を介して表面電極５を形成し、図１（ａ）に示す構造を得る。表面電極５は、基板１表面上に形成されたＨＢＴ、ＭＥＳＦＥＴ、ＨＥＭＴなどの半導体装置（図示せず）のグラウンド電極に電気的に接続されている。また、表面電極５は、レジストマスクを利用してメッキ法（メッキ給電メタル＋メッキ）あるいは蒸着法により形成される。
【００３３】
次に、第１絶縁膜３をエッチングストッパ膜として、基板１裏面上で表面電極５に対向する部位から基板１をエッチングすることにより、基板１を貫通して第１絶縁膜３に達する貫通孔７を形成し、図１（ｂ）に示す構造を得る。この工程は、例えば、１００μｍ厚のＧａＡｓ基板において９０〜９５μｍ設定でドライエッチ（ＣＬ２、ＢＣＬ３ガス使用）を行ったのち十分にマージンを考慮し、ウェットエッチング（１０μｍ以上設定）を行うことにより実施する。ウェットエッチングには、有機酸（クエン酸）又は無機酸（燐酸、硫酸）水溶液と過酸化水素水との混合液を用いることができる。更にはドライエッチング後のポリマー除去も兼ねてアンモニア水溶液と過酸化水素水の混合液が利用されることがある。このウェットエッチングにおいて、第１絶縁膜３がエッチングストッパ膜として働くので、貫通孔７の形成時に、表面電極５にダメージを与えることがなく、かつエッチング工程の条件設定のマージンが大きくなる。
【００３４】
次に、第１絶縁膜３をＲＩＥ法によりエッチングすることにより、図１（ｃ）に示す構造を得る。
【００３５】
次に、表面電極５に電気的に接続されるように、基板１裏面上及び貫通孔７内に、裏面電極１３を形成し、図１（ｄ）に示す構造を得る。具体的には、基板１裏面より全面にメッキ用給電メタルとしてＴｉ−Ａｕ等をスパッタ法あるいは蒸着法により形成した後、Ａｕメッキを施して裏面電極１３を形成する。
【実施例２】
【００３６】
図２は、実施例２に係る半導体装置の製造工程を示す断面図である。以下、図２を用いて、本実施例の半導体装置の製造方法について説明する。
【００３７】
図２（ｂ）の構造を得るまでの工程は、実施例１において、図１（ｂ）の構造を得るまでの工程と同じである。
【００３８】
次に、基板１裏面上及び貫通孔７内に窒化シリコン膜からなる第２絶縁膜９を形成し、図２（ｃ）に示す構造を得る。
【００３９】
次に、基板１裏面からＲＩＥ法により第２絶縁膜９をエッチングすることにより、貫通孔７の側壁上に側壁絶縁膜１１を形成し、さらに、第１絶縁膜３をＲＩＥ法によりエッチングすることにより、図２（ｄ）に示す構造を得る。
【００４０】
次に、表面電極５に電気的に接続されるように、基板１裏面上及び貫通孔７内に、裏面電極１３を形成し、図２（ｅ）に示す構造を得る。具体的には、基板１裏面より全面にメッキ用給電メタルとしてＴｉ−Ａｕ等をスパッタ法あるいは蒸着法により形成した後、Ａｕメッキを施して裏面電極１３を形成する。
【００４１】
本実施例の製造方法により得られる半導体装置においては、表面電極５下部及び貫通孔７側面の何れの場所においても電極５、１３が基板１と接触することがないため、素子内の別（グランド以外）のボンデイングパッド電極あるいは配線メタル等が基板１と接触したとしても、基板１表面近傍を流れるリーク電流の問題は発生しない。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施例１に係る半導体装置の製造工程を示す断面図である。
【図２】本発明の実施例２に係る半導体装置の製造工程を示す断面図である。
【図３】従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
【００４３】
１、５１    基板
３          第１絶縁膜
５、５３    表面電極
７、５２    貫通孔
９          第２絶縁膜
１１        側壁絶縁膜
１３、５７  裏面電極
５５        サイドエッチ
【図１】
2005223265.tif 000003
【図２】
2005223265.tif 000004
【図３】
2005223265.tif 000005