(57)【要約】【課題】  伝送品質を劣化させることがないように配線によるインダクタが効果的に配置された多層プリント基板を提供する。【解決手段】  インダクタが形成された多層プリント基板であって、インダクタは、コイル配線と、そのコイル配線とは分離された金属膜が内壁に形成された第１のビアホールとを含んでなり、コイル配線を流れる高周波電流により金属膜に誘導電流が流れるようにした。【選択図】図１
2005340577.tif 000002
【特許請求の範囲】
【請求項１】
インダクタが形成された多層プリント基板であって、
上記インダクタは、コイル配線と、そのコイル配線とは分離された金属膜が内壁に形成された第１のビアホールとを含んでなり、上記コイル配線を流れる高周波電流により上記金属膜に誘導電流が流れるようにしたことを特徴とする多層プリント基板。
【請求項２】
上記コイル配線は、第１の電極層に形成された第１のコイル配線と、第２の電極層に形成されて上記第１のコイル配線と第２のビアホールを介して接続された第２のコイル配線とを含み、上記第１のビアホールは上記第１の電極層と上記第２の電極層の間に位置する絶縁層を貫通するように形成された請求項１記載の多層プリント基板。
【請求項３】
上記第２のビアホールは、上記第１の電極層と上記第２の電極層の間に位置する絶縁層を貫通するように形成された層間ビアホールである請求項２記載の多層プリント基板。
【請求項４】
上記第１のコイル配線と上記第２のコイル配線は、上記第１のビアホールの周りを渦巻き状に形成されており、上記第１のコイル配線と上記第２のコイル配線とは、同一方向に磁界が生じるように形成されている請求項２又は３記載の多層プリント基板。
【請求項５】
上記コイル配線は、互いに異なる電極層または同一の電極層に形成された第１のコイル配線と第２のコイル配線とを含み、上記第１のコイル配線と上記第２のコイル配線が互いに異なる電極層に形成されている場合は、上記２つのコイル配線は上記第１のビアホールの周りを渦巻き状に形成されており、また上記２つのコイル配線が同一の電極層に形成されている場合は、上記２つのコイル配線は互いに異なる上記第１のビアホールの周りをそれぞれ渦巻き状に形成されており、上記いずれの場合も上記２つのコイル配線において発生するそれぞれの磁界を互いに打ち消しあうように形成することにより、コモンモードフィルタが構成されていることを特徴とする請求項１記載の多層プリント基板。
【請求項６】
前記第１ビアホールの内部は、はんだ材料で充填されていることを特徴とする請求項１〜５のうちのいずれか１つに記載の多層プリント基板。
【請求項７】
上記第１のビアホールの金属膜の内側に、磁性材料または磁性体を含む混合材料が充填されていることを特徴とする請求項１〜５のうちのいずれか１つに記載の多層プリント基板。
【請求項８】
上記第１のビアホールの内部に、上記金属膜に替えて磁性材料または磁性体を含む混合材料が充填されていることを特徴とする請求項１〜５のうちのいずれか１つに記載の多層プリント基板。
【請求項９】
上記コイル配線は、接地導体層により挟まれた内部電極層に形成されている請求項１〜８のうちのいずれか１つに記載の多層プリント基板。
【請求項１０】
上記コイル配線は、搭載されるＩＣの電源端子と電源プレーンとを接続する配線の一部として設けられた請求項１〜９のうちのいずれか１つに記載の多層プリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ、ＩＣ、ＬＳＩなどの回路素子が搭載される多層プリント基板に関する。
【背景技術】
【０００２】
高速の半導体集積回路が搭載されたプリント基板においては、回路素子の動作時に電磁ノイズを発生することはよく知られている。この電磁ノイズの主要な発生要因は、電源供給線に流れ込む高周波電流に起因した放射である。これらの電磁ノイズを防ぐため、その発生源である半導体集積回路の近傍にバイパスコンデンサを配置することがよく行われている。これはプリント基板に搭載された半導体集積回路のスイッチング動作に伴って電源層に流れる高周波電流を、その半導体集積回路近傍でバイパスコンデンサを介してグランドにバイパスさせると共に、半導体集積回路のスイッチング動作に伴う半導体集積回路の電源端子部の電圧変動を抑制するためのものである。
また、電源供給源となる電源プレーンは、電源供給源の抵抗を小さくするために、電流の流れる面積をできるだけ大きくして直流電源電圧変動を抑制している。
【０００３】
しかし、電源プレーンのインピーダンスが小さいことから、半導体集積回路の高周波電流はバイパスコンデンサを流れるだけでなく電源プレーンに流れ込みやすくなっており、電源端子と電源プレーン間で長いループが形成されることで放射ノイズを発生したり、電源プレーンとグランドプレーン間の共振の励振源となったりすることがある。また、電源プレーンを共有している複数の半導体集積回路がある場合、一方から出た高周波電流が他方へ伝わり悪影響を及ぼす恐れがある。さらに、電源配線がコネクタで接続されている場合には、コネクタを介して他の基板までノイズが広がったり、ケーブルを介して放射ノイズが放射される恐れがある。
【０００４】
これらの電磁ノイズを防ぐため、電源配線にはバイパスコンデンサの他に電源デカップリング用のインダクタ素子を配置することが望ましいが、近年の半導体集積回路は高性能化により、非常に多くの電源端子を備えている上、プリント基板に使用される半導体集積回路の数は数十個にもなる場合があり、これら全てに電源デカップリング素子を配置することは、部品点数の増加によるコストの増加を招き、基板の小型・薄型化の妨げとなる。
そこで、多層プリント基板の電源配線を、電源デカップリング素子を使用することなく、配線形状、基板構成を工夫することでインダクタンスを持たせる方法が、例えば特許文献１のような多層プリント基板が提案されている。
【特許文献１】特開平０９−１３９５７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の方法では配線面積が非常に大きくなってしまうことや、層間の誘電体に磁性材料を付加することから他の配線のインピーダンスも増加させることから伝送品質を劣化させる恐れがあるという問題点があった。
【０００６】
そこで、本発明は、伝送品質を劣化させることがないように配線によるインダクタが効果的に配置された多層プリント基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る多層プリント基板は、インダクタが形成された多層プリント基板であって、上記インダクタは、コイル配線と、そのコイル配線とは分離された金属膜が内壁に形成された第１のビアホールとを含んでなり、上記コイル配線を流れる高周波電流により上記金属膜に誘導電流が流れるようにしたことを特徴とする。
以上の様に構成された本発明に係る多層プリント基板は、渦巻き状にコイル配線することによりインダクタを形成し、そのコイル配線を第１のビアホールを囲むように形成することで、ビアホールの孔内壁金属膜に渦電流を発生させ、それにより生じる逆起電力により、高周波帯でより大きなインピーダンスを得ることができる。
【発明の効果】
【０００８】
本発明に係る多層プリント基板よれば、伝送品質を劣化させることがないように高周波ノイズを効果的に除去できるインダクタ等の部品を配線構造により形成することができ、部品コスト削減、製品の小型化に有効な多層プリント基板を提供でき、良好なＥＭＣ設計が施されたより完成度の高いプリント基板を設計することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら、本発明に係る実施の形態について説明する。
（実施の形態１）
本発明に係る実施の形態１の多層プリント基板は、搭載されるＩＣ２の電源端子３と電源プレーン９とを接続する配線の一部に、コイル配線４ａ，４ｂを含む電磁ノイズ除去用のインダクタが形成された多層プリント基板であり、そのインダクタが第１のビアホール１１とその内壁に形成された金属膜１１ａを含んで構成されていることを特徴としている。これにより、コイル配線４ａ，４ｂに流れる高周波電流により金属膜１１ａに誘導電流が流れるようにして電磁ノイズの電源プレーンへの流入を防止している。
【００１０】
以下、図１及び図２を参照しながら、実施の形態１の多層プリント基板について詳細に説明する。
【００１１】
本実施の形態１の多層プリント基板１は、２つの主表面（上面と下面）に形成された２つの信号層５と基板内部に形成された電源層６及びグランド（ＧＮＤ）層７の４つの電極層を有する４層の多層プリント基板であり、各電極層は次のように形成されている。
【００１２】
実施の形態１の多層プリント基板１において、ＩＣ２が搭載される基板の一方の主面に形成された信号層５には、コイル配線４ａが渦巻き状に形成されており、そのコイル配線４ａの一端はＩＣ２の電源端子３に接続され、渦の内側に位置するコイル配線４ａの他端は第２ビアホール８に形成された金属膜に接続されている。
尚、コイル配線４ａの電源端子３に近い位置にはバイパスコンデンサ１０が接続される。
【００１３】
また、電源層６には、コイル配線４ｂが渦巻き状に形成され、その一端が第２ビアホール８に形成された金属膜に接続され、他端が電源プレーン９に接続される。
ここで、コイル配線４ａとコイル配線４ｂとは、それらを流れる電流により同方向に磁界が形成されるように同方向に巻かれている。
また、電源プレーン９は、インピーダンスが低くなるように広い幅に形成されている。
【００１４】
そして、渦巻き状のコイル配線４ａとコイル配線４ｂの中心には、コイル配線４ａ，４ｂとは電気的に分離され、インダクタ１２のコアの役割を果たす第１のビアホール１１が形成されてその第１のビアホール１１の内壁は銅メッキ膜等の金属膜１１ａが形成されている。尚、第１のビアホール１１の直径は例えば１ｍｍに設定される。
【００１５】
以上のように構成されたインダクタ１２において、コイル配線４ａ，４ｂを流れる高周波電流が第１のビアホール１１の内壁の金属膜１１ａ上に渦電流を発生させ逆起電力が発生されるので、コイル配線４ａ，４ｂを高周波電流が流れにくくなる。従って、本実施の形態１では、第１のビアホール１１とその内壁の金属膜１１ａにより、第１のビアホール１１がない場合に比べて特に高周波帯域で高いインピーダンスを得ることができ、電源ノイズに対応した高周波電流の電源プレーン９への流入をより小さくできる。
【００１６】
以上のように実施の形態１の多層プリント基板では、ＩＣ２の電源端子３と電源プレーン９を接続する配線において、高周波に対するインピーダンスの高いインダクタ１２を形成し、そのインダクタ１２よりその電源端子３に近い部分にバイパスコンデンサ１０を設けるようにしているので、バイパスコンデンサ１０を介して高周波ノイズを効果的に接地でき、ＩＣ２の電源端子３から電源プレーン９へ流れ込む高周波ノイズを低減できる。
【００１７】
また、本実施の形態１の多層プリント基板によれば、インダクタンス部品であるコイル１２を多層プリント基板中に一体で構成しているので、別体で、インダクタンス部品を取り付ける必要がなく、安価でかつ小型、薄型化が可能である。
さらに、本実施の形態１の多層プリント基板は、そのコイル形成やコアの形成に特別の設備が必要となることもなく、従来の製造工程を利用して製造可能である。
【００１８】
さらに、本実施の形態１の多層プリント基板は、多層にわたって同方向のコイル配線を形成して互いに接続することにより、１つの層にコイル配線を形成した場合に比べてインダクタのインダクタンスを大きくすることができる。
【００１９】
また、本実施の形態１の多層プリント基板では、第１のビアホール１１の内部にはんだを充填し、空芯コアをはんだ芯コアにすることができる。
これにより、空芯のビアホールに比べ比較的大きな渦電流を発生させることができ、高周波帯でのインピーダンスを更に大きくすることができるので、ＩＣ２の電源端子３から電源プレーン９へ流れ込む高周波ノイズの低減効果を更に向上させることができる。
このとき第１のビアホール２の直径を１ｍｍ以上とすることではんだの充填が容易となる。なお、第１のビアホール２の直径が１ｍｍより小さい場合、あるいは１ｍｍより大きい場合でもコイルの形成は可能である。
【００２０】
（実施の形態２）
本発明に係る実施の形態２の多層プリント基板は、図２Ｂに示すように、実施の形態１の多層プリント基板において、第１ビアホール１１の中（銅メッキ膜の内側）に磁性材料１３を充填した以外は実施の形態１と同様に構成される。
【００２１】
このように第１のビアホール中に磁性材料１３を充填することにより、透磁率μの高いコアを持ったコイルを形成することができ、実施の形態１に比べてより大きなインダクタンスを得ることが可能となり、より高周波に対するインピーダンスの高いインダクタ１２ａを形成することが可能となる。
すなわち、実施の形態１に比べてインダクタ１２ａのインダクタンスを大きくでき、かつ第１のビアホール内の磁束密度が高くなって逆起電力が大きくなり、コイル配線４ａ，４ｂを高周波電流がより流れにくくなるので、インダクタ１２ａにおける高周波に対するインピーダンスをより高くできる。
【００２２】
従って、実施の形態２では、実施の形態１に比較して、インダクタ１２ａによって高周波ノイズをより効果的にバイパスコンデンサ１０を介して接地でき、ＩＣ２の電源端子３から電源プレーン９へ流れ込む高周波ノイズをより確実に低減できる。
【００２３】
ここで、磁性材料１３として、例えばＮｉ−Ｚｎ系フェライト、Ｍｎ−Ｚｎ系フェライト、Ｌｉ系フェライト、センダスト、アモルファス、パーマロイ系磁性体などを用いることができる。高周波特性の優れたものとしては、Ｆｅ−ｐｏｏｒ組成Ｍｎ−Ｚｎ−Ｔｉフェライト等がある。また、これらの磁性材料を含んだ磁性体混合材料であってもよい。
【００２４】
（実施の形態３）
本発明に係る実施の形態３の多層プリント基板は、図３に示すように、実施の形態１の多層プリント基板において、第１ビアホール１１の内壁に形成されている金属膜１１ａをなくし、替わりに第１ビアホール１１の中に磁性材料１３を充填した以外は実施の形態１と同様に構成される。
【００２５】
このように磁性材料１３で充填することにより、透磁率μの高いコアを持ったコイルを形成することができ、磁性材料が無い場合に比較してより大きなインダクタンスを得ることが可能となる。その結果、インダクタ１２ｂの高周波に対するインピーダンスを高くでき、実施の形態２と同様の作用効果が得られる。
【００２６】
尚、本実施の形態３において、インダクタ１２ｂのインダクタンスＬは、次の式（１）で計算することができる。なお、実施の形態１および実施の形態２においても、インダクタ１２およびインダクタ１２ａのインダクタンスＬを式（１）と同様の計算式で算出することができる。
【数１】
2005340577.tif 000003
ここで、Ｋ：長岡係数，μ：透磁率，Ｎ：コイルの巻数，Ｓ：コイルの断面積，ｄ：コイルの軸方向の長さ、である。尚、Ｋはコイルの直径とコイルの長さで決まる定数である。
従って、実施の形態３では、単にインピーダンスを高くするだけではなく、ＩＣ２で発生される主要な高周波ノイズの周波数を考慮して、効果的に高周波ノイズの電源プレーンへの流入を阻止できるようにインダクタンス値を求め、それを実現するようにインダクタ１２ｂを設計することが可能である。
【００２７】
実施の形態３の構成において、磁性材料１３として、例えば、１００ＭＨｚでの透磁率μが約３０であるフェライトを用い、主要な高周波ノイズの周波数を１００ＭＨｚ、第１のビアホール１１のビア径が１ｍｍ、各層での巻き数を３回、４層基板における基板厚を１．６ｍｍであるとすると、（式１）より約３．７μＨのインダクタンスが得られる。更に大きなインダクタンスが必要な場合は、巻き数を増やしたり、磁性材料１３をより透磁率の高い材料に変えたりして実現可能である。
【００２８】
磁性材料１３として、例えばＮｉ−Ｚｎ系フェライト、Ｍｎ−Ｚｎ系フェライト、Ｌｉ系フェライト、センダスト、アモルファス、パーマロイ系磁性体などを用いることができる。高周波特性の優れたものとしては、Ｆｅ−ｐｏｏｒ組成Ｍｎ−Ｚｎ−Ｔｉフェライト等がある。また、これらの磁性材料を含んだ磁性体混合材料であってもよい。
【００２９】
（実施の形態４）
本発明の実施の形態４の多層プリント基板は、３つの電極層にわたってコイル配線を形成してインダクタ１２ｃを構成し、各コイル配線間を層間ビアホールを用いて接続したものである。図４は、実施の形態４に係る多層プリント基板におけるインダクタ１２ｃの斜視図であり、図５はそのインダクタ１２ｃが形成された部分の断面図を示している。
【００３０】
すなわち、実施の形態４では、コイル配線が３つの電極層に形成されたコイル配線４ａ，４ｂ，４ｃからなっており、コイル配線４ａとコイル配線４ｂが第２ビアホール８ａの内壁に形成された金属膜によって接続され、コイル配線４ｂとコイル配線４ｃが第２ビアホール８ｂの内壁に形成された金属膜によって接続されている。ここで、第２ビアホール８ａは基板全体を貫通するスルーホールではなく、コイル配線４ａが形成された電極層とコイル配線４ｂが形成された電極層の間に設けられている絶縁層のみを貫通するように形成された層間ビアホール（ＩＶＨ（Interstitial Via Hole））であり、第２ビアホール８ｂもコイル配線４ｂが形成された電極層とコイル配線４ｃが形成された電極層の間に設けられている絶縁層のみを貫通するように形成された層間ビアホールである。
【００３１】
以上のように実施の形態４の多層プリント基板では、第２のビアホール８ａ，８ｂを、多層プリント基板の全層を貫通するスルーホールではなく、各層ごとに接続できる層間ビアホールとして用いている。
従って、不要なビアホールによりコイル配線の形成位置が制限されることがなく、ビアホールがスルーホールである場合に比べて、コイル配線パターン設計の自由度が向上し、多層の渦巻き配線間の接続が容易になりかつ高密度配線が可能になる。
また、実施の形態４の多層プリント基板では、３つの電極層にわたってコイル配線を形成しているので、より大きなインダクタンスを得ることができる。
【００３２】
尚、本実施の形態４では、第１のビアホール１１の内壁に金属膜を形成してその内部に磁性材料１３を充填する構造（実施の形態２の構造）としたが、本実施の形態４は該構造に限られるものではなく、第１のビアホール１１の内壁に金属膜のみを形成した実施の形態１と同様の構成であってもよいし、第１のビアホール１１の内側に磁性材料１３のみを設けた実施の形態３と同様の構成であってもよい。
【００３３】
（実施の形態５）
本発明に係る実施の形態５の多層プリント基板では、図６に示すように、コイル配線が２つの電極層に形成されたコイル配線４ｄ，４ｅからなっており、そのコイル配線４ｄとコイル配線４ｅが基板内部の電極層に形成されており、コイル配線４ｄとコイル配線４ｅが、コイル配線４ｄが形成された電極層とコイル配線４ｅが形成された電極層の間の絶縁層を貫通する層間ビアホール８ｃを用いて接続されている。
【００３４】
そして、本実施の形態５の多層プリント基板では、第１のビアホール１１もコイル配線４ａが形成された電極層とコイル配線４ｂが形成された電極層の間の絶縁層のみを貫通する層間ビアホールとし、コイル配線４ａとコイル配線４ｅの外側（一方の主面に近い側と他方の主面に近い側の両方）の電極層にコイル配線４ｄ及びコイル配線４ｅにそれぞれ対向するように接地導体７ａを形成している。このように、コイル配線を挟み込むようにシールド用の接地導体を形成することにより、インダクタ１２ｄの磁束の漏れを抑えることができ、より大きなインダクタンスを得ることができる。
なお、上下の電極層は、接地導体層（ＧＮＤ層）以外の電極層であってもよい。
【００３５】
以上の実施の形態１〜５では、多層プリント基板のＩＣの電源端子に接続される配線に適用した場合について述べた。このように、搭載されるＩＣまたはＬＳＩの電源端子につながる電源配線にインダクタを形成することにより、ＩＣ／ＬＳＩの電源端子から流れ出て他の回路に流入する電磁ノイズを低減することができ、放射ノイズの少ない多層プリント基板を実現することが可能となる。
【００３６】
しかしながら、本発明は、電源端子に接続される配線に限られるものではなく、他の配線に適用することも可能である。
また、ここでは複数の電極層（例えば、信号層５と電源層６の２層）でコイル配線４を形成した例を示したが、本発明はこれに限られるものではなく、１つの電極層にコイル配線を形成した構造であってもよい。
【００３７】
（実施の形態６）
本発明に係る実施の形態６は、図７の上面図に示すように、実施の形態１等に示したインダクタ１２（１），１２（２）を用いて構成したコモンモードフィルタを含む多層プリント基板である。
【００３８】
すなわち、本実施の形態６では、４層の多層プリント基板２１の一方の主面の信号層に、ＬＶＤＳ（Low Voltage Differential Signaling）ドライバー２２に接続される線路として、隣接する＋側配線２４と−側配線２５とからなる差動信号線路２３が形成され、その差動信号線路２３にコモンモードフィルタが接続されている。尚、ＬＶＤＳドライバー２２は、高速の信号伝送に用いられる差動伝送方式に用いられるドライバーである。
【００３９】
具体的には、本実施の形態６では、＋側配線２４の先端部分を渦巻き形状のコイル配線とし、−側配線２５の先端部分を＋側配線２４とは逆方向の渦巻き形状のコイル配線として、それぞれのコイル配線の中央部に実施の形態１と同様にして第１のビアホール１１（１）と１１（２）を形成する。
以上のようにして、＋側配線２４の先端部分と−側配線２５の先端部分にそれぞれ実施の形態１で示したインダクタを構成し、この２つのインダクタ１２（１），１２（２）によりコモンモードフィルタを構成している。
【００４０】
以上のように構成されたコモンモードフィルタにおいて、差動信号線路２３を流れる信号成分は＋側配線２４と−側配線２５で電流の向きが逆であるから、＋側配線２４のコイル配線により発生する磁束と、−側配線２５のコイル配線で発生する磁束は互いに打ち消しあうようになり、磁束の影響を受けずに電流が流れる。ところがノイズ成分は＋側配線２４と−側配線２５で同じ向きで流れる（コモンモード）ので、磁束が合成されて強くなるため、電流が流れにくくなる。
【００４１】
このようにして本実施の形態６の多層プリント基板では、コモンモード電流であるノイズ成分を除去することが可能なコモンモードフィルタ２６を一体で形成することができる。
従って、比較的高価な部品であるコモンモードフィルタ部品を別体として実装した場合に比較して、安価にでき、しかも薄型化が可能となる。
【００４２】
この場合、＋側配線２４とその先端部分のコイル配線と、−側配線２５とその先端部分のコイル配線とを、図７に示すように、中心線に対して線対称に配置することで、平衡度を高めることができ、コモンモード電流の発生を効果的に低減できる。
なお、本実施の形態６では、表面の信号層のコイル配線によりコモンモードフィルタ２６を構成したが、本発明はこれに限られるものではなく、他の内層で形成してもよい。
また、１組の差動伝送線路に複数のコモンモードフィルタ２６を形成することもできる。
また、ここでは差動伝送線路にコモンモードフィルタ２６を形成したが、他の配線であってもよい。
【００４３】
（実施の形態７）
本発明の実施の形態７は、内部電極層を利用して、２つのインダクタを形成することによりコモンモードフィルタを構成した多層プリント基板である。
実施の形態７の多層プリント基板では、図８に示すように、表面電極層に形成された差動信号線路２３の＋側配線２４に接続されるコイル配線４ｆを第２層の電極層に渦巻き状に形成し、−側配線２５に接続されるコイル配線４ｇを第３層の電極層に、コイル配線４ｆとは逆方向の渦巻き状に形成している。
また、表面電極層の＋側配線２４と第２層の電極層のコイル配線４ｆとは、表面電極層と第２層の電極層の間に位置する絶縁層を貫通する層間ビアホール８ｅ，８ｆを用いて接続し、−側配線２５と第３層の電極層のコイル配線４ｇとは、表面電極層と第３電極層の間に位置する絶縁層を貫通する層間ビアホール８ｇ，８ｈを用いて接続している。
【００４４】
さらに、＋側配線２４に接続されるコイル配線と−側配線２５に接続されるコイル配線の中央部に、表面電極層と第３電極層の間の絶縁体を貫通する層間ビアホールである第１ビアホール１１を形成し、その第１ビアホール１１の内壁に例えば、銅メッキ膜からなる金属膜を形成している。
【００４５】
以上のように構成された実施の形態７のコモンモードフィルタにおいて、実施の形態６と同様、信号電流は＋側配線２４と−側配線２５を逆電流が流れるので、＋側配線２４のコイル配線により発生する磁束と−側配線２５のコイル配線で発生する磁束は互いに打ち消しあうようになり、磁束の影響を受けずに電流が流れ、ノイズ成分は＋側配線２４と−側配線２５で同じ向きで流れる（コモンモード）ので、磁束が合成されて強くなるため、電流が流れにくくなる。
【００４６】
特に、実施の形態７では、第２の電極層と第３の電極層に重ねてコイル配線４ｆとコイル配線４ｇとを形成しているので、実施の形態６に比較して２つのインダクタの磁束の交差量を増加させることができ、より効果的にノイズ成分の除去が可能である。
【００４７】
以上の実施の形態６及び７では、実施の形態１で示したインダクタを用いてコモンモードフィルタを構成した例により説明したが、本発明はこれに限られるものではなく、本発明に係る他の実施の形態に係るインダクタを用いてコモンモードフィルタを構成してもよい。
【産業上の利用可能性】
【００４８】
本発明の多層プリント基板は、高速な半導体集積回路を搭載した多層プリント基板において、部品コスト削減、基板の小型化を実現する上で有用であり、また、放射ノイズを出しにくい基板設計を行う上で有用である。
【図面の簡単な説明】
【００４９】
【図１】本発明に係る実施の形態１の多層プリント基板における各電極層の構成を示す斜視図である。
【図２Ａ】実施の形態１の多層プリント基板におけるインダクタ部分の断面図である。
【図２Ｂ】本発明に係る実施の形態２の多層プリント基板におけるインダクタ部分の断面図である。
【図３】本発明に係る実施の形態３の多層プリント基板におけるインダクタ部分の断面図である。
【図４】本発明に係る実施の形態４の多層プリント基板における各電極層の構成を示す斜視図である。
【図５】実施の形態４の多層プリント基板におけるインダクタ部分の断面図である。
【図６】本発明に係る実施の形態５の多層プリント基板における各電極層の構成を示す斜視図である。
【図７】本発明に係る実施の形態６の多層プリント基板の平面図である。
【図８】本発明に係る実施の形態７の多層プリント基板における各電極層の構成を示す斜視図である。
【符号の説明】
【００５０】
１，２１  多層プリント基板、２  ＩＣ、３  電源端子、４，４ａ，４ｂ，４ｃ，４ｅ，４ｆ，４ｇ  コイル配線、５  信号層、６  電源層、７  ＧＮＤ層、８，８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８ｆ，８ｇ，８ｈ  第２のビアホール、９  電源プレーン、１０  バイパスコンデンサ、１１  第１のビアホール、１２  インダクタ、１３  磁性材料、２２  ＬＶＤＳドライバー、２３  差動信号線路、２４  ＋側配線、２５  −側配線、２６，２７  コモンモードフィルタ。
【図１】
2005340577.tif 000004
【図２Ａ】
2005340577.tif 000005
【図２Ｂ】
2005340577.tif 000006
【図３】
2005340577.tif 000007
【図４】
2005340577.tif 000008
【図５】
2005340577.tif 000009
【図６】
2005340577.tif 000010
【図７】
2005340577.tif 000011
【図８】
2005340577.tif 000012