(57)【要約】【課題】入力切替機能を有する電流帰還型オペアンプ【解決手段】複数の入力部と１つの出力部とを備える電流帰還型オペアンプであって、各前記入力部は、第一および第二の入力端と出力端とを備え、前記第一の入力端から入力される信号を緩衝増幅して前記第二の入力端へ出力し、前記第二の入力端に流れる電流と同量の電流を前記出力端へ出力し、前記出力部は、入力端と出力端とを備え、全ての前記入力部の出力信号が電流的に加算された信号が前記入力端に入力され、前記入力端に入力される信号を電圧信号に変換し増幅して出力端へ出力し、前記電流帰還型オペアンプは、第一の外部信号に応答して、前記入力部のいずれか１つを有効にし、他の前記入力部を無効にし、無効な前記入力部は前記第一および前記第二の入力端のインピーダンスがハイ・インピーダンスになり且つ前記出力端からの出力電流がゼロになる。【選択図】図１
2005151427.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力部と１つの出力部とを備える電流帰還型オペアンプであって、
前記複数の入力部のそれぞれは、第一の入力端子と第二の入力端子と出力端子とを備え、前記第一の入力端子から入力される信号を緩衝増幅して前記第二の入力端子へ出力するとともに、前記第二の入力端子に流れる電流量に応じた量の電流を前記出力端子へ出力し、
前記出力部は、入力端子と出力端子とを備え、全ての前記入力部の出力信号が電流的に加算された信号が前記入力端子に入力され、前記入力端子に入力される信号を電圧信号に変換し増幅して出力端子へ出力し、
第一の外部信号に応答して、前記入力部のいずれか１つを有効にし、他の前記入力部を無効にし、無効な前記入力部は、前記第一の入力端子および前記第二の入力端子および前記出力端子のインピーダンスがハイ・インピーダンスになり且つ前記出力端子からの出力電流がゼロになり、それにより、有効な前記入力部に入力される信号のみが増幅されるようにした、
ことを特徴とする電流帰還型オペアンプ。
【請求項２】
第二の外部信号に応答して、前記入力部の全ておよび前記出力部を無効にし、それにより、無効な前記入力部は、前記第一の入力端子および前記第二の入力端子のインピーダンスがハイ・インピーダンスになり且つ前記出力端子からの出力電流がゼロになり、無効な前記出力部は、前記出力端子のインピーダンスがハイ・インピーダンスになるようにした、
ことを特徴とする請求項２に記載の電流帰還型オペアンプ。
【請求項３】
前記入力部のそれぞれは、前記第二の入力端子に流れる電流と同量の電流を前記出力端子へ出力する、
ことを特徴とする請求項１または請求項２に記載の電流帰還型オペアンプ。
【請求項４】
前記入力部のそれぞれは、前記第一の入力端子を入力端子とし前記第二の入力端子を出力端子とするボルテージ・バッファと、前記ボルテージ・バッファに接続されるカレントミラー回路とを具備する、
ことを特徴とする請求項１または請求項２または請求項３のいずれかに記載の電流帰還型オペアンプ。
【請求項５】
請求項１から請求項４のいずれかに記載の電流帰還型オペアンプを備えることを特徴とする信号切替増幅装置。
【請求項６】
請求項１から請求項４のいずれかに記載の電流帰還型オペアンプを備えることを特徴とする可変利得増幅装置。
【請求項７】
請求項１から請求項４のいずれかに記載の電流帰還型オペアンプを備えることを特徴とする可変帯域増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力切替機能を有する電流帰還型オペアンプに関する。本発明のオペアンプは、入力切換増幅装置や可変利得増幅装置などに好適である。
【背景技術】
【０００２】
従来、複数の信号から１つを選択して増幅する装置は、信号経路を選択するためのスイッチと、信号を増幅するためのアンプと、を組み合わせて実現されている（例えば、特許文献１を参照。）。
【０００３】
【特許文献１】特開平５−２７６０４５号公報（第４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のような装置において、歪みの発生を抑えながら広帯域の信号を切り換える場合、スイッチにはリードリレーなどのメカニカル・スイッチが用いられる。例えば、ＩＣを試験する半導体テスタは、ＩＣから出力される複数の信号を少ない測定資源で測定するために、多くのメカニカル・スイッチとオペアンプを備えている。被測定物であるＩＣは年々ピン数が増加し、また、ＩＣから出力される信号の帯域は年々広がっている。従って、半導体テスタは、より多くのメカニカル・スイッチとオペアンプを備えなければならない。しかし、メカニカル・スイッチは、他の個別素子やＩＣ（集積回路）に比べて、消費電力や実装面積が大きい。半導体テスタは、筐体の大きさや電源容量の大きさに制限され、それほど多くのメカニカル・スイッチやオペアンプを備えることができない。また、半導体テスタは、ＩＣから出力される信号を歪みなく測定することが要求されるので、信号切り換えに半導体スイッチを採用することができない。
【０００５】
そこで、本発明は、複数の入力信号から１つの信号を選択して増幅する機能を有する電流帰還型オペアンプを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本第一の発明は、複数の入力部と１つの出力部とを備える電流帰還型オペアンプであって、前記入力部のそれぞれは、第一の入力端子と第二の入力端子と出力端子とを備え、前記第一の入力端子から入力される信号を緩衝増幅して前記第二の入力端子へ出力するとともに、前記第二の入力端子に流れる電流量に応じた量の電流を前記出力端子へ出力し、前記出力部は、入力端子と出力端子とを備え、全ての前記入力部の出力信号が電流的に加算された信号が前記入力端子に入力され、前記入力端子に入力される信号を電圧信号に変換し増幅して出力端子へ出力し、第一の外部信号に応答して、前記入力部のいずれか１つを有効にし、他の前記入力部を無効にし、無効な前記入力部は、前記第一の入力端子および前記第二の入力端子および前記出力端子のインピーダンスがハイ・インピーダンスになり且つ前記出力端子からの出力電流がゼロになり、それにより、有効な前記入力部に入力される信号のみが増幅されるようにしたことを特徴とするものである。
【０００７】
また、本第二の発明は、本第一の発明の電流帰還型オペアンプが、第二の外部信号に応答して、前記入力部の全ておよび前記出力部を無効にし、それにより、無効な前記入力部は、前記第一の入力端子および前記第二の入力端子のインピーダンスがハイ・インピーダンスになり且つ前記出力端子からの出力電流がゼロになり、無効な前記出力部は、前記出力端子のインピーダンスがハイ・インピーダンスになるようにしたことを特徴とするものである。
【０００８】
さらに、本第三の発明は、本第一の発明または本第二の発明において、前記入力部のそれぞれが、前記第二の入力端子に流れる電流と同量の電流を前記出力端子へ出力することを特徴とするものである。
【０００９】
またさらに、本第四の発明は、本第一の発明または本第二の発明または本第三の発明において、前記入力部のそれぞれが、前記第一の入力端子を入力端子とし前記第二の入力端子を出力端子とするボルテージ・バッファと、前記ボルテージ・バッファに接続されるカレントミラー回路とを具備することを特徴とするものである。
【００１０】
また、本第五の発明は、本第一の発明から本第四の発明のいずれかの電流帰還型オペアンプを備えることを特徴とするものである。
【００１１】
さらに、本第六の発明は、本第一の発明から本第四の発明のいずれかの電流帰還型オペアンプを備えることを特徴とするものである。
【００１２】
またさらに、本第七の発明は、本第一の発明から本第四の発明のいずれかの電流帰還型オペアンプを備えることを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、入力信号を切り換える機能を有する増幅装置は、メカニカル・スイッチが不要になるので、消費電力および実装面積およびコストが低減される。また、該増幅装置は、従来とほぼ同様に広帯域信号を歪みなく増幅できる。
【発明を実施するための最良の形態】
【００１４】
本発明を、添付の図面に示す実施の形態に基づいて詳細に説明する。本発明の第一の実施形態は、信号切替増幅装置であって、そのブロック図を図１に示す。図１において、信号切替増幅装置１０は、オペアンプ１００を備える。オペアンプ１００は、入力部１１０と入力部１２０と選択装置１３０と出力部１４０とを具備する。
【００１５】
入力部１１０は、非反転入力端子ＩＮ１＋と反転入力端子ＩＮ１−と出力端子ＯＵＴ１とを有する。ここで、入力部１１０の内部ブロックを図２に示す。図２において、入力部１１０は、非反転入力端子ＩＮ１＋と反転入力端子ＩＮ１−との間にバッファＢ１を具備する。バッファＢ１は、ボルテージ・バッファである。従って、非反転入力端子ＩＮ１＋から入力される電圧信号が等倍に緩衝増幅されて反転入力端子ＩＮ１−へ出力される。なお、緩衝増幅は、バッファリング（buffering）とも称される。また、入力部１１０は、反転入力端子ＩＮ１−に流れる電流と同じ量の電流を出力端子ＯＵＴ１から出力する。さて、再び図１を参照する。さらに、入力部１１０は、外部から入力される信号に応答して、イネーブル（有効）またはディスエーブル（無効）になる。イネーブル状態にある入力部１１０は、反転入力端子ＩＮ１−の入力インピーダンスがロー・インピーダンスであり、非反転入力端子ＩＮ１＋の入力インピーダンスおよび出力端子ＯＵＴ１の出力インピーダンスがハイ・インピーダンスである。また、ディスエーブル状態にある入力部１１０は、出力端子ＯＵＴ１から出力される電流がゼロになる。この時、非反転入力端子ＩＮ１＋および反転入力端子ＩＮ１−の入力インピーダンス、ならびに、出力端子ＯＵＴ１の出力インピーダンスは、全てハイ・インピーダンスになる。
【００１６】
入力部１２０は、非反転入力端子ＩＮ２＋と反転入力端子ＩＮ２−と出力端子ＯＵＴ２とを有する。入力部１２０は、図２に示す入力部１１０と同じ内部構造を有する。すなわち、入力部１２０は、非反転入力端子ＩＮ２＋と反転入力端子ＩＮ２−との間にバッファＢ２（不図示）を具備する。バッファＢ２は、ボルテージ・バッファであるので、非反転入力端子ＩＮ２＋から入力される電圧信号が等倍に緩衝増幅されて反転入力端子ＩＮ２−へ出力される。また、入力部１２０は、反転入力端子ＩＮ２−に流れる電流と同じ量の電流を出力端子ＯＵＴ２から出力する。さらに、入力部１２０は、外部から入力される信号に応答して、イネーブル状態またはディスエーブル状態になる。イネーブル状態にある入力部１２０は、反転入力端子ＩＮ２−の入力インピーダンスがロー・インピーダンスであり、非反転入力端子ＩＮ２＋の入力インピーダンスおよび出力端子ＯＵＴ２の出力インピーダンスがハイ・インピーダンスである。また、ディスエーブル状態にある入力部１２０は、出力端子ＯＵＴ２から出力される電流がゼロになる。この時、非反転入力端子ＩＮ２＋および反転入力端子ＩＮ２−の入力インピーダンス、ならびに、出力端子ＯＵＴ２の出力インピーダンスは、全てハイ・インピーダンスになる。
【００１７】
選択装置１３０は、オペアンプ１００の選択信号端子ＳＥＬと入力部１１０と入力部１２０とに接続されている。選択装置１３０は、選択信号端子ＳＥＬから入力される信号に応答して、選択装置１３０に接続される複数の入力部のうち１つをイネーブル状態にし、他の全ての入力部をディスエーブル状態にする装置である。従って、入力部１１０がイネーブル状態である時は、入力部１２０はディスエーブル状態である。また、入力部１１０がディスエーブル状態である時は、入力部１２０はイネーブル状態である。
【００１８】
出力部１４０は、入力される電流信号を電圧信号に変換し、さらに、その電圧信号を増幅して出力する増幅器である。出力部１４０には、入力部１１０からの出力電流信号と入力部１２０からの出力電流信号とが電流的に加算された信号が入力される。出力部１４０の入力インピーダンスは常にハイ・インピーダンスである。
【００１９】
さて、オペアンプ１００の入力端子は、非反転入力端子ＩＮ１＋および反転入力端子ＩＮ１−、ならびに、非反転入力端子ＩＮ２＋および反転入力端子ＩＮ２−で構成される。また、オペアンプ１００の出力端子は、出力部１４０の出力端ＯＵＴで構成される。
【００２０】
図１において、オペアンプ１００は、非反転増幅装置として機能するように、複数の抵抗器が接続されている。すなわち、反転入力端子ＩＮ１−とグランドＧＮＤとの間に抵抗器Ｒ１１が接続され、反転入力端子ＩＮ１−と出力端子ＯＵＴとの間に抵抗器Ｒ１２が接続されている。また、反転入力端子ＩＮ２−とグランドＧＮＤとの間に抵抗器Ｒ２１が接続され、反転入力端子ＩＮ２−と出力端子ＯＵＴとの間に抵抗器Ｒ２２が接続されている。
【００２１】
オペアンプ１００は、上述のように構成され作用するものであるから、複数の入力信号から任意の１つの信号を選択し増幅することができる。また、オペアンプ１００は、複数の入力部を備えているが、イネーブル状態にある入力部は１つである。そのため、オペアンプ１００の消費電力は、１対の入力端子と１つの出力端子とを有する一般的なオペアンプの消費電力とほとんど変わらない。さらに、オペアンプ１００は集積回路として製造することができるので、実装面積が小さく製造コストが低い。
【００２２】
従って、オペアンプ１００を用いた信号切替増幅装置１０は、外部リレーが不要であるので、従来に比べて、実装面積およびコストが低減される。また、アンプ１００を用いた信号切替増幅装置１０は、リレーを駆動する電力が不要であるので、従来に比べて、消費電力が低減される。さらに、信号切替増幅装置１０は、ディスエーブル状態にある入力部の出力インピーダンスをハイ・インピーダンスにし、また、各入力部と出力部との間には抵抗器などの余分な素子が接続されていないので、広帯域信号を歪みなく増幅できる。
【００２３】
なお、入力部１１０および入力部１２０は、それぞれの反転入力端子に流れる電流量に応じた量の電流をそれぞれの出力端子から出力するように構成されても良い。
【００２４】
本発明の第二の実施形態は、可変利得増幅装置であって、そのブロック図を図３に示す。可変利得増幅装置とは、利得（増幅率）を変更することができる増幅装置である。なお、図３において、図１と重複する構成要素については、同一の参照番号を付し、詳細な説明を省略する。図３に示す可変利得増幅装置２０は、非反転入力端子ＩＮ１＋と非反転入力端子ＩＮ２＋とが接続され１つの入力端子を形成している点で、図１に示す信号切替増幅装置１０と異なる。また、抵抗値の比Ｒ１２／Ｒ１１および抵抗値の比Ｒ２２／Ｒ２１は、互いに異なる値が設定される。
【００２５】
上述のように構成される可変利得増幅装置２０は、メカニカル・スイッチを用いずに利得を可変することができるので、従来に比べて、消費電力および実装面積が小さく、コストが低い。また、可変利得増幅装置２０は、従来とほぼ同様に、広帯域信号を歪みなく増幅できる。
【００２６】
本発明の第三の実施形態は、可変帯域増幅装置であって、そのブロック図を図４に示す。可変帯域増幅装置とは、信号通過帯域を変更することができる増幅装置である。なお、図４において、図３と重複する構成要素については、同一の参照番号を付し、詳細な説明を省略する。図４に示す可変帯域増幅装置３０は、抵抗器Ｒ１２および抵抗器Ｒ２２がコンデンサＣ１２およびコンデンサＣ２２に置き換わっている点で、図３に示す可変利得増幅装置２０と異なる。また、Ｒ１１とＣ１２による時定数およびＲ２１とＣ２２による時定数は、互いに異なる値が設定される。
【００２７】
上述のように構成される可変帯域増幅装置３０は、メカニカル・スイッチを用いずに信号通過帯域を可変することができるので、従来に比べて、消費電力および実装面積が小さく、コストが低い。また、可変帯域増幅装置３０は、従来とほぼ同様に、広帯域信号を歪みなく増幅できる。なお、可変帯域増幅装置３０において、抵抗器Ｒ１１および抵抗器Ｒ２１ならびにコンデンサＣ１２およびコンデンサＣ２２は、抵抗器やコンデンサやインダクタなどの他の素子に置き換えることができる。例えば、図４に示す可変帯域増幅装置は低域濾波器として動作するが、これを広域濾波器として動作するように変更することもできる。
【００２８】
本発明の第四の実施形態は、信号切替増幅装置であって、そのブロック図を図５に示す。なお、図５において、図１と重複する構成要素については、同一の参照番号を付し、詳細な説明を省略する。図５において、信号切替増幅装置４０は、オペアンプ２００を備える。オペアンプ２００は、全ての入力端子および出力端子をディスエーブルにする機能を有する点で、図１に示すオペアンプ１００と異なる。オペアンプ２００は、イネーブル端子ＥＮを備える。イネーブル端子ＥＮは、選択装置１３０と出力部１５０とに接続されている。オペアンプ２００は、イネーブル端子ＥＮに入力される信号に応答してイネーブル状態またはディスエーブル状態になる。イネーブル状態であるオペアンプ２００は、オペアンプ１００と同様に動作する。また、ディスエーブル状態であるオペアンプ２００は、全ての入力部と出力部がディスエーブル状態になる。この時、オペアンプ２００の全ての入力端子の入力インピーダンスおよび出力端子の出力インピーダンスは、ハイ・インピーダンスになる。
【００２９】
上記のように構成されるオペアンプ２００は、ディスエーブル状態である時、非反転入力端子ＩＮ１＋またはＩＮ２＋に入力される信号が抵抗器Ｒ１２またはＲ２２を通じて出力端子ＯＵＴに現れることがない。例えば、出力端子ＯＵＴが共通接続された複数のオペアンプ２００を用いる場合に、不要なオペアンプ２００をディスエーブル状態にすれば、オペアンプ２００同士が干渉し合うことはない。従って、信号切替増幅装置４０は、より多くの信号を切り換えるために、複数のオペアンプ２００を備えることができる。
【実施例１】
【００３０】
ここで、上述のオペアンプ１００の内部回路の一例を図６に示す。図１に示したように、オペアンプ１００は、入力部１１０と入力部１２０と選択装置１３０と出力部１４０とを備える。以下、図６を参照する。
【００３１】
入力部１１０は、バッファＢ１と、カレントミラー回路ＣＭ１およびＣＭ２と、を具備する。
【００３２】
バッファＢ１は、ＮＰＮトランジスタＱ１およびＱ３、ならびに、ＰＮＰトランジスタＱ２およびＱ４とからなる。トランジスタＱ１とトランジスタＱ２は、バッファＢ１の入力段を構成する。また、トランジスタＱ３とトランジスタＱ４は、バッファＢ１の出力段を構成する。トランジスタＱ１は、ベースが非反転入力端子ＩＮ１＋に、コレクタが正電源端子Ｖ＋に、エミッタが定電流源Ｉ１を介して負電源端子Ｖ−に、それぞれ接続される。トランジスタＱ２は、ベースが非反転入力端子ＩＮ１＋に、コレクタが定電流源Ｉ２を介して正電源端子Ｖ＋に、エミッタが負電源端子Ｖ−に、それぞれ接続される。トランジスタＱ３は、ベースがトランジスタＱ２のエミッタに、コレクタがカレントミラー回路ＣＭ１に、エミッタが反転入力端子ＩＮ１−に、それぞれ接続される。トランジスタＱ４は、ベースがトランジスタＱ１のエミッタに、コレクタがカレントミラー回路ＣＭ２に、エミッタが反転入力端子ＩＮ１−に、それぞれ接続される。
【００３３】
カレントミラー回路ＣＭ１は、出力端子ＯＵＴ１に接続され、トランジスタＱ３のコレクタ電流と同量の電流を出力する。カレントミラー回路ＣＭ２は、出力端子ＯＵＴ１に接続され、トランジスタＱ４のコレクタ電流と同量の電流を出力する。従って、出力端子ＯＵＴ１から出力される電流は、反転入力端子ＩＮ−から出力される電流と等しい。
【００３４】
正電源端子Ｖ＋とトランジスタＱ４のベースとの間には、定電流源Ｉ３が接続されている。負電源端子Ｖ−とトランジスタＱ３のベースとの間には、定電流源Ｉ４が接続されている。また、トランジスタＱ３のベースとグランドとの間には、ダイオードＤ１が接続されている。トランジスタＱ４のベースとグランドとの間には、ダイオードＤ２が接続されている。ダイオードＤ１のアノードとダイオードＤ２のカソードは、グランドに接続されている。ダイオードＤ１およびＤ２は、トランジスタＱ３およびＱ４のベース−エミッタ間接合を逆バイアス電圧から保護するためのものである。
【００３５】
入力部１２０は、バッファＢ２と、カレントミラー回路ＣＭ３およびＣＭ４と、を具備する。
【００３６】
バッファＢ２は、ＮＰＮトランジスタＱ５およびＱ７、ならびに、ＰＮＰトランジスタＱ６およびＱ８とからなる。トランジスタＱ５とトランジスタＱ６は、バッファＢ２の入力段を構成する。また、トランジスタＱ７とトランジスタＱ８は、バッファＢ２の出力段を構成する。トランジスタＱ５は、ベースが非反転入力端子ＩＮ２＋に、コレクタが正電源端子Ｖ＋に、エミッタが定電流源Ｉ５を介して負電源端子Ｖ−に、それぞれ接続される。トランジスタＱ６は、ベースが非反転入力端子ＩＮ２＋に、コレクタが定電流源Ｉ６を介して正電源端子Ｖ＋に、エミッタが負電源端子Ｖ−に、それぞれ接続される。トランジスタＱ７は、ベースがトランジスタＱ６のエミッタに、コレクタがカレントミラー回路ＣＭ３に、エミッタが反転入力端子ＩＮ２−に、それぞれ接続される。トランジスタＱ８は、ベースがトランジスタＱ５のエミッタに、コレクタがカレントミラー回路ＣＭ４に、エミッタが反転入力端子ＩＮ２−に、それぞれ接続される。
【００３７】
カレントミラー回路ＣＭ３は、出力端子ＯＵＴ２に接続され、トランジスタＱ７のコレクタ電流と同量の電流を出力する。カレントミラー回路ＣＭ４は、出力端子ＯＵＴ２に接続され、トランジスタＱ８のコレクタ電流と同量の電流を出力する。従って、出力端子ＯＵＴ２から出力される電流は、反転入力端子ＩＮ２−から出力される電流と等しい。
【００３８】
正電源端子Ｖ＋とトランジスタＱ８のベースとの間には、定電流源Ｉ７が接続されている。負電源端子Ｖ−とトランジスタＱ７のベースとの間には、定電流源Ｉ８が接続されている。また、トランジスタＱ７のベースとグランドとの間には、ダイオードＤ３が接続されている。トランジスタＱ８のベースとグランドとの間には、ダイオードＤ４が接続されている。ダイオードＤ３のアノードとダイオードＤ４のカソードは、グランドに接続されている。ダイオードＤ３およびＤ４は、トランジスタＱ７およびＱ８のベース−エミッタ間接合を逆バイアス電圧から保護するためのものである。
【００３９】
バッファＢ１およびＢ２は、２段プッシュプル・エミッタ・フォロワまたはダイアモンド・バッファとも称される。定電流源Ｉ１からＩ８の全ては、正電源端子Ｖ＋から負電源端子Ｖ−の方向へ電流が流れる。また、定電流源Ｉ１からＩ８のそれぞれは、外部信号に制御されて、オン状態またはオフ状態になる。定電流源Ｉ１からＩ８のそれぞれは、オフ状態である時、出力電流がゼロになり、出力インピーダンスがハイ・インピーダンスになる。
【００４０】
出力部１４０は、入力される電流信号を電圧信号に変換し、さらに、その電圧信号を増幅して出力する増幅器である。出力部１４０には、入力部１１０からの出力電流信号と入力部１２０からの出力電流信号とが電流的に加算された信号が入力される。出力部１４０の入力インピーダンスは常にハイ・インピーダンスであるので、入力部１１０および入力部１２０の出力電流は微少である。
【００４１】
選択装置１３０は、オペアンプ１００の選択信号端子ＳＥＬと入力部１１０と入力部１２０とに接続されている。選択装置１３０は、信号線Ｐ１１を介して、定電流源Ｉ１およびＩ２に接続されている。また、選択装置１３０は、信号線Ｐ１２を介して、定電流源Ｉ３およびＩ４に接続されている。さらに、選択装置１３０は、信号線Ｐ２１を介して、定電流源Ｉ５およびＩ６に接続されている。またさらに、選択装置１３０は、信号線Ｐ２２を介して、定電流源Ｉ７およびＩ８に接続されている。選択装置１３０は、選択信号端子ＳＥＬから入力される信号に応答して、定電流源Ｉ１からＩ８のそれぞれをオンまたはオフし、複数の入力部のうち１つをイネーブル状態にし、他の全ての入力部をディスエーブル状態にする。
【００４２】
入力部１１０がイネーブル状態の時、定電流源Ｉ１およびＩ２はオン状態であり、定電流源Ｉ３およびＩ４はオフ状態である。一方、入力部１１０がディスエーブル状態の時は、定電流源Ｉ１およびＩ２がオフ状態であり、定電流源Ｉ３およびＩ４はオン状態である。また、入力部１２０がイネーブル状態である時、定電流源Ｉ５およびＩ６はオン状態であり、定電流源Ｉ７およびＩ８はオフ状態である。一方、入力部１２０がディスエーブル状態である時、定電流源Ｉ５およびＩ６はオフ状態であり、定電流源Ｉ７およびＩ８はオン状態である。
【００４３】
上記のように構成されるオペアンプ１００は、容易に集積回路として製造することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第一の実施形態である信号切替増幅装置１０を示す図である。
【図２】オペアンプ１００を示すブロック図である。
【図３】本発明の第二の実施形態である可変利得増幅装置２０を示す図である。
【図４】本発明の第三の実施形態である可変帯域増幅装置３０を示す図である。
【図５】本発明の第四の実施形態である信号切替増幅装置４０を示す図である。
【図６】オペアンプ１００の内部回路を示す図である。
【符号の説明】
【００４５】
１０，４０  信号切替増幅装置
２０  可変利得増幅装置
３０  可変帯域増幅装置
１００，２００  オペアンプ
１１０，１２０  入力部
１３０  選択装置
１４０  出力部
２００  オペアンプ
【図１】
2005151427.tif 000003
【図２】
2005151427.tif 000004
【図３】
2005151427.tif 000005
【図４】
2005151427.tif 000006
【図５】
2005151427.tif 000007
【図６】
2005151427.tif 000008