(57)【要約】  【課題】ランド(3)の直径を導電体(2)の直径より小さくすることにより、回路基板の高密度化、高周波特性を満足する回路基板を提供する。  【解決手段】回路基板(1)の厚さ方向に導電体(2)が形成され、回路基板(1)の表面に接続用配線パターン(4)が形成され、導電体(2)の表面には金属からなるランド(3)が形成され、ランド(3)の直径は導電体(2)の直径より小さい。これにより、ビアホールのピッチを最小化することができるため、容易に回路基板の高密度化が可能となる。また、高周波信号の伝送損失も最小限にでき、高密度で高周波特性の高い回路基板を提供できる。【選択図】  図１
2005167094.tif 000002
【特許請求の範囲】
【請求項１】
プリプレグシートの厚さ方向に導電体が形成され、前記プリプレグシートの表面に接続用配線パターンが形成され、前記導電体の表面には金属からなるランドが形成されている回路基板であって、
前記ランドの直径は前記導電体の直径より小さいことを特徴とする回路基板。
【請求項２】
前記接続用配線パターンは前記導電体の直径より細い配線で前記導電体の上を通過することで前記導電体と電気的接続をしている請求項１に記載の回路基板。
【請求項３】
前記ランドと前記導電体の上を通過する配線パターンの面積の総和は、前記導電体の面積の１０％以上１００％未満である請求項１又は２に記載の回路基板。
【請求項４】
前記接続用配線パターンは前記導電体の直径より細い配線であり、かつ前記導電体の表面積の１０％以上を覆って通過することで前記導電体と電気的接続をしている請求項１〜３のいずれかに記載の回路基板。
【請求項５】
プリプレグシートに貫通穴を設け、前記貫通穴に導電性ペーストを充填し、
前記プリプレグシートの最外面に金属箔を配置し全面を加熱加圧して前記プリプレグシートの硬化により金属箔と接着させ、
前記金属箔を加工して接続用のランドと配線パターンを形成する回路基板の製造方法であって、
前記ランド直径は前記貫通穴の径より小さいことを特徴とする回路基板の製造方法。
【請求項６】
前記ランドと前記貫通穴の上を通過する前記配線パターンの面積和は、前記貫通穴の面積の１０％以上１００％未満である請求項５に記載の回路基板の製造方法。
【請求項７】
前記接続用配線パターンは前記貫通直穴の径より細い配線で前記貫通穴の上を通過することで電気的接続する請求項５又は６に記載の回路基板の製造方法。
【請求項８】
前記接続用配線パターンは前記貫通穴の直径より細い配線であり、かつ前記貫通穴の１０％以上を覆って通過することで電気的接続する請求項５〜７のいずれかに記載の回路基板の製造方法。
【請求項９】
請求項１〜４のいずれかに記載の回路基板をコア基板とし、上下に導電性ペースト充填済みのプリプレグを配置し、最外面に金属箔を配置し全面を加熱加圧して前記プリプレグシートの硬化によりコア基板を金属箔と接着させ、
前記金属箔を加工して外層接続用のランドと配線パターンを形成する工程を含むことを特徴とする回路基板の製造方法。
【請求項１０】
請求項１〜４のいずれかに記載の回路基板をコア基板とし、導電性ペースト充填済みのプリプレグとコア基板を交互に複数配置し、最外面に金属箔を配置し、全面を加熱加圧して前記プリプレグシートの硬化によりコア基板、金属箔と接着させ、前記金属箔を加工して接続用配線パターンを形成することを特徴とする回路基板の製造方法。
【請求項１１】
請求項１〜４のいずれかに記載の回路基板をコア基板とし、上下に導電性ペースト充填済みのプリプレグを配置し、最外面に金属箔を配置し、全面を加熱加圧して前記プリプレグシートの硬化によりコア基板、金属箔と接着させ、前記金属箔を加工して外層接続用のランドと配線パターンを形成する回路基板の製造方法であって、
前記ランド径は前記貫通穴の径より小さいことを特徴とする回路基板の製造方法。
【請求項１２】
請求項１〜４のいずれかに記載の回路基板をコア基板として、導電性ペースト充填済みのプリプレグとコア基板を交互に複数配置し、最外面に金属箔を配し全面を加熱加圧して前記プリプレグシートの硬化によりコア基板と金属箔を接着させ、前記金属箔を加工して接続用配線パターンを形成する回路基板の製造方法であって、
前記外層接続用配線パターンは前記貫通穴の直径より細い配線で前記貫通穴の上を通過することで接続することを特徴とする回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及びその製造方法に関するものである。
【背景技術】
【０００２】
近年電子機器の小型、軽量化及び高機能化に伴い、多層回路基板に対して、小型、軽量化及び高速信号処理化、さらには高密度実装への対応が要求されている。このような要求に対して、回路基板技術は、高多層化、ビアホールの小径化及び狭ピッチ化、回路パターンのファイン化技術等を急速に進展させる必要性がある。しかし、従来のスルーホール構造によって層間の電気接続がなされる多層回路基板では、もはやこれらの要求を満足させることは極めて困難である。そのために新しい構造を備えた多層回路基板やその製造方法が開発されている。
【０００３】
その代表例の一つに従来多層回路基板の層間接続の主流となっていたスルーホール構造に変わって、導電性ペーストにより層間の電気接続を確保した完全IVH(Inner Via Holl:インナービアホール)構造を有する回路形成用基板（特許文献１）が提案されている。
【０００４】
上記発明に対してリフロー中の接続信頼性向上の観点から、最外層のビアホールを露出させ、リフロー時にビアホール中の導電ペーストに含まれるガス成分、水分などを簡単に排出できる構造の多層回路基板が提案されている（特許文献２）。
【特許文献１】特開平6-268345号公報
【特許文献２】特開平11-330700号公報（請求項１１、図７及び図８）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
昨今、回路基板には、ファイン化、高密度化の要求がますます増大している。しかし、フォトリソグラフなどのよるパターン形成で配線ピッチや配線幅、ランドピッチなどの形成密度は従来のものを超えるには限界に近づき、チップ部品やＬＳＩベアチップ実装などの超小型電子部品を高密度実装する要求にも限界が生じていた。この問題を図７を用いて説明する。図７は回路基板１の表面におけるビアホール２、ランド３、配線パターン４の関係を示す。ビアホール２の上部にビアホール２より大きい径のランド３を配置し、ランド３間の接続は配線パターン４によりおこなっている。回路基板を高密度化するためには、ビアホール２間のピッチを最小化する必要があるが、従来の構成ではビアホール２より大きいランド３を用いているため、最小ビアホールピッチがランド径によって決まってしまう。また、ランド径が大きいため基板の有効面積（配線スペースや部品実装スペースなど）がランドによって失われてしまう。また、搭載される半導体素子などの電子部品の高周波化に伴い、回路基板にも高周波信号の低伝送損失の要求が強くなってきている。
【０００６】
本発明は、前記従来の問題を解決するもので、高密度化を実現すると共に高速信号の低伝送損失を実現し、高密度な高速伝送が可能な回路基板及びその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の回路基板は、プリプレグシートの厚さ方向に導電体が形成され、前記プリプレグシートの表面に接続用配線パターンが形成され、前記導電体の表面には金属からなるランドが形成されている回路基板であって、前記ランドの直径は前記導電体の直径より小さいことを特徴とする。
【０００８】
本発明の第１番目の回路基板の製造方法は、プリプレグシートに貫通穴を設け、前記貫通穴に導電性ペーストを充填し、前記プリプレグシートの最外面に金属箔を配置し全面を加熱加圧して前記プリプレグシートの硬化により金属箔と接着させ、前記金属箔を加工して接続用のランドと配線パターンを形成する回路基板の製造方法であって、前記ランド直径は前記貫通穴の径より小さいことを特徴とする。
【０００９】
本発明の第２番目の回路基板の製造方法は、前記の回路基板をコア基板とし、上下に導電性ペースト充填済みのプリプレグを配置し、最外面に金属箔を配置し全面を加熱加圧して前記プリプレグシートの硬化によりコア基板を金属箔と接着させ、前記金属箔を加工して外層接続用のランドと配線パターンを形成する工程を含むことを特徴とする。
【００１０】
本発明の第３番目の回路基板の製造方法は、前記の回路基板をコア基板とし、導電性ペースト充填済みのプリプレグとコア基板を交互に複数配置し、最外面に金属箔を配置し、全面を加熱加圧して前記プリプレグシートの硬化によりコア基板、金属箔と接着させ、前記金属箔を加工して接続用配線パターンを形成することを特徴とする。
【００１１】
本発明の第４番目の回路基板の製造方法は、前記の回路基板をコア基板とし、上下に導電性ペースト充填済みのプリプレグを配置し、最外面に金属箔を配置し、全面を加熱加圧して前記プリプレグシートの硬化によりコア基板、金属箔と接着させ、前記金属箔を加工して外層接続用のランドと配線パターンを形成する回路基板の製造方法であって、前記ランド径は前記貫通穴の径より小さいことを特徴とする。
【００１２】
本発明の第５番目の回路基板の製造方法は、前記の回路基板をコア基板として、導電性ペースト充填済みのプリプレグとコア基板を交互に複数配置し、最外面に金属箔を配し全面を加熱加圧して前記プリプレグシートの硬化によりコア基板と金属箔を接着させ、前記金属箔を加工して接続用配線パターンを形成する回路基板の製造方法であって、前記外層接続用配線パターンは前記貫通穴の直径より細い配線で前記貫通穴の上を通過することで接続することを特徴とする。
【発明の効果】
【００１３】
本発明は、ランドの直径は導電体の直径より小さいことにより、ビアホールのピッチを近づけることができ、回路基板の一層の高密度化が図れる。
【発明を実施するための最良の形態】
【００１４】
本発明においては、前記接続用配線パターンは前記導電体の直径より細い配線で前記導電体の上を通過することで前記導電体と電気的接続をしていることが好ましい。これにより、さらに密度の高い配線が可能となる。前記ランドと前記導電体の上を通過する配線パターンの面積の総和は、前記導電体の面積の１０％以上１００％未満であることが好ましい。これにより、さらに密度の高い配線が可能となる。前記接続用配線パターンは前記導電体の直径より細い配線であり、かつ前記導電体の表面積の１０％以上を覆って通過することで前記導電体と電気的接続をしていることが好ましい。これにより、さらに密度の高い配線が可能となる。
【００１５】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１における回路基板の表層部の平面図である。図１において、１は回路基板、２は接続用のビアホール、３は接続用のランド、４はランド間を接続する配線パターンである。まず、図３Ａに示すように、穴径２００μmの貫通穴に導電ペーストを充填したプリプレグ５の上下に銅箔を配置して全面を加熱加圧してプリプレグシート５の硬化により金属箔６と接着させた。次に、図３Ｂに示すように、金属箔６をエッチングして接続用のランド３と配線パターン４を形成した。このときランド径は１００μm、配線幅は８０μmとした。
【００１７】
図２はランドを設けず接続用ビアホールの上を８０μmの配線で直接結んだときの表層部の平面図である。
【００１８】
いずれの構成でも初期接続抵抗は安定しており、信頼性試験においても問題は無かった。このように、ランド径をビア径より小さくすることでビアピッチを最小にでき、高密度基板として好適である。
【００１９】
ビアホールの表面は、配線パターンのエッチング時に金属粉も溶解し導電性ペーストに含まれる樹脂のみ現れるため絶縁試験においても問題はなかった。
【００２０】
なお、ビアホール上に配置するランド又はパターンはビアホール面積の１０％以上あれば問題はないが、１０％以下の場合はビアホールとランド又は配線の接続が不安定になる可能性がある。また、１００％に近づくと合致性の問題が発生してくるため歩留まりの低下が予測される。従って、ビアホール上のランド又は配線の面積は、ビアホール面積の３０％〜５０％が望ましい。
【００２１】
図３Ｂの工程の後、単層基板とする場合は、パターン形成後、ソルダーレジストメーカの太陽インキ社、タムラ化研社、日立化成社等から販売されているソルダーレジストを塗布し、硬化し、半田などを用いた実装時のパターンショートを防ぐ。ソルダーレジストの厚みは用途によって異なるが、一般的には１０〜５０μｍの範囲である。その後、実装性の向上や銅箔表面の酸化防止の目的で金属メッキを行う。一般的にはパターン上にニッケルの下地を形成後、金メッキ（電解又は無電解）を施す。ソルダーレジストと金属メッキの順番は特に問わない。
【００２２】
なお、図３Ｂの工程の後、実施の形態２に使用する場合は、ソルダーレジストや金属メッキは形成しない。
【００２３】
（実施の形態２）
図４Ａ−Ｂを用いて多層回路基板の製造方法を説明する。実施の形態１の方法で作成した回路基板１の上下に穴径２００μmの貫通穴に導電ペーストを充填したプリプレグ５を配置し、さらに銅箔を配置して全面を加熱加圧してプリプレグシート５の硬化により金属箔６回路基板１とを接着させる。次に、金属箔６をエッチングして接続用のランド３と配線パターン４を形成し４層板が完成する。さらに多層化する場合は工程を繰り返す。このときランド径は１００μm、配線幅は８０μmとした。
【００２４】
図５Ａ−Ｂは、他の方式を用いて多層回路基板を作成する手順である。６層板をモデルに作成する。
【００２５】
実施の形態１の方法で作成した回路基板１を２種類用意し、まず、穴径２００μmの貫通穴に導電ペーストを充填したプリプレグ５を配置しその上に回路基板１を積層する。さらに、プリプレグ５、回路基板１、プリプレグ５と積層する。
【００２６】
その後、銅箔を配置して全面を加熱加圧してプリプレグシート５の硬化により金属箔６回路基板１とを接着させる。次に、金属箔６をエッチングして接続用のランド３と配線パターン４を形成し６層板が完成する。このときランド径は１００μm、配線幅は８０μmとした。
【００２７】
図５Ｂ又は図６Ｂの工程の後、パターン形成後、ソルダーレジストメーカーの太陽インキ社、タムラ化研社、日立化成社等から販売されているソルダーレジストを塗布し、硬化し、半田などを用いた実装時のパターンショートを防ぐ。ソルダーレジストの厚みは用途によって異なるが、一般的には１０〜５０μｍの範囲である。その後、実装性の向上や銅箔表面の酸化防止の目的で金属メッキを行う。一般的にはパターン上にニッケルの下地を形成後、金メッキ（電解又は無電解）を施す。ソルダーレジストと金属メッキの順番は特に問わない。
【００２８】
本実施例で作成した多層板の初期接続抵抗は安定しており、信頼性試験においても問題は無かった。多層回路基板の場合は、ランド径をビアホール径より小さくすることで回路基板１のランドがプリプレグ５のビアホールに食い込み、くさび効果が発生し、信頼性も向上するという効果も期待できる。
【００２９】
なお、本図のランド形状は丸で示しているが、三角形、四角形などの多角形でも良い。
【００３０】
また、星形などの形にしても良い。この場合くさび効果が増大される。
【００３１】
また、配線のみビアホール上を通過する場合はビアホール上の配線幅を細くしてもかまわないし、太くしてもかまわない。ランド上で配線が終了する場合の形状は特にこだわらない。
【００３２】
本発明に使用する金属（銅）箔の表面荒さは特にこだわらないが、表層部に使用する銅箔はRMAX１０μm以上が望ましい。
【００３３】
また、こぶ処理を施した銅箔を使用する場合、銅箔のこぶの大きさは、ビアホールに充填する導電ペーストに含まれる金属粉より大きい方が望ましい。
【００３４】
さらに、本発明の回路基板は高周波信号の低伝送損失も期待できるため、ランド径を６００μm、４００μm、３００μmと１００μmの基板を作成し、高周波信号の伝送損失を測定した。結果を図６に示す。図６に示すように、ランド径が小さくなるにつれて伝送損失は低下していった。本発明の構成の回路基板を使用することで、高周波信号の伝送損失は最小限にとどめることができるため、高周波信号を伝送する回路基板として最適の形態といえる。
【００３５】
また、基板構造上、たとえばノイズ対策として任意の層のすべてを電源やグランドに設計する場合、パターン面積が最大限確保されるという効果もある。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１における回路基板の表層部の平面図。
【図２】本発明の実施の形態１における回路基板の表層部の平面図。
【図３】Ａ，Ｂは本発明の実施の形態１における回路基板の製造方法を示す工程断面図。
【図４】Ａ，Ｂは本発明の実施の形態２における回路基板の製造方法を示す工程断面図。
【図５】Ａ，Ｂは本発明の実施の形態２における回路基板の製造方法を示す工程断面図。
【図６】本発明の実施の形態２における回路基板の伝送損失グラフ
【図７】従来の実施の形態における回路基板の表層部の平面図。
【符号の説明】
【００３７】
１  回路基板
２  ビアホール
３  ランド
４  配線パターン
５  プリプレグ
６  金属箔（銅箔）
【図１】
2005167094.tif 000003
【図２】
2005167094.tif 000004
【図３】
2005167094.tif 000005
【図４】
2005167094.tif 000006
【図５】
2005167094.tif 000007
【図６】
2005167094.tif 000008
【図７】
2005167094.tif 000009