(57)【要約】【課題】  電源投入／切断順序を意識する必要のない簡単な構成の記録ヘッド、及びその記録ヘッドを備えた記録装置を提供することである。【解決手段】  記録を行なう記録素子と、その記録素子を駆動する駆動素子と、第１の電圧の振幅をもつ入力信号に従って、駆動素子の駆動を制御する制御信号を発生する駆動制御回路とを有した記録ヘッドに、さらに第２の電圧を用いて制御信号の信号振幅をより大きい信号振幅の制御信号に昇圧する昇圧回路と、入力信号の信号線に並列接続するプルダウン抵抗とを備え、そのプルダウン抵抗は、０Ｖにプルダウンさせる。【選択図】  図３
2005169868.tif 000002
【特許請求の範囲】
【請求項１】
記録を行なう記録素子と、前記記録素子を駆動する駆動素子と、第１の電圧の振幅をもつ入力信号に従って、前記駆動素子の駆動を制御する制御信号を発生する駆動制御回路とを有した記録ヘッドであって、
第２の電圧を用いて前記制御信号の信号振幅をより大きい信号振幅の制御信号に昇圧する昇圧回路と、
前記第１の電源電圧の電源線に接続するプルダウン抵抗とを有し、
前記プルダウン抵抗は、接地電圧側にプルダウンすることを特徴とする記録ヘッド。
【請求項２】
前記昇圧回路はインバータとして動作する構成を有することを特徴とする請求項１に記載の記録ヘッド。
【請求項３】
前記昇圧回路は、
前記制御信号をゲート入力する第１のｎＭＯＳトランジスタと前記第１のｎＭＯＳトランジスタのドレインと前記第２の電圧との間に直列接続される負荷とから形成される第１のインバータ回路と、
第２のｎＭＯＳトランジスタと第１のｐＭＯＳトランジスタとから構成される第２のインバータ回路とを有し、
前記第１のインバータ回路の出力が前記第２のインバータ回路の入力に接続され、前記第２のインバータ回路の出力が駆動信号として前記駆動素子に入力されることを特徴とする請求項２に記載の記録ヘッド。
【請求項４】
前記負荷は、抵抗体であることを特徴とする請求項３に記載の記録ヘッド。
【請求項５】
前記負荷は、前記制御信号を前記第１のｎＭＯＳトランジスタと共通にゲート入力する第２のｐＭＯＳトランジスタであることを特徴とする請求項３に記載の記録ヘッド。
【請求項６】
前記負荷は、直列接続された複数のｐＭＯＳトランジスタであり、
該複数のｐＭＯＳトランジスタのいずれか１つのゲートに前記制御信号が入力されることを特徴とする請求項３に記載の記録ヘッド。
【請求項７】
前記第２のｐＭＯＳトランジスタとの間でカレントミラー回路を構成する第３のｐＭＯＳトランジスタと、
前記第３のｐＭＯＳトランジスタのソースにドレインが、前記制御信号がソースに接続される第３のｎＭＯＳトランジスタとをさらに有し、
前記第３のｎＭＯＳトランジスタのゲートには所定のバイアス電圧が印加されることを特徴とする請求項５に記載の記録ヘッド。
【請求項８】
前記記録ヘッドは、前記記録素子からインクを吐出して記録を行うインクジェット記録ヘッドであることを特徴とする請求項１乃至７のいずれか１項に記載の記録ヘッド。
【請求項９】
前記記録素子は、熱エネルギーを利用してインクを吐出するため、インクに与える熱エネルギーを発生する電気熱変換体であることを特徴とする請求項８に記載の記録ヘッド。
【請求項１０】
請求項１乃至９のいずれか１項に記載の記録ヘッドによって記録を行う記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録ヘッドおよび該記録ヘッドを備えた記録装置に関し、特に、共通の電源に接続された複数の記録素子の駆動条件を等しくすることができる記録ヘッドおよび該記録ヘッドを備えた記録装置に関するものである。
【背景技術】
【０００２】
例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等に於ける情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行うプリンタがある。
【０００３】
プリンタの記録方式としては様々な方式が知られているが、用紙等の記録媒体に非接触記録が可能である、カラー化が容易である、静粛性に富む、等の理由でインクジェット方式が近年特に注目されており、又その構成としては所望される記録情報に応じてインクを吐出する記録ヘッドを装着すると共に用紙等の記録媒体の送り方向と直角な方向に往復走査しながら記録を行なうシリアル記録方式が安価で小型化が容易などの点から一般的に広く用いられている。
【０００４】
特に、インクに接するヒータに数μ秒程度通電することで発生する熱エネルギーにより誘発されるインクの発泡現象をインク液滴の吐出に利用するサーマルインクジェット方式は、高密度に多数のノズルを記録ヘッドに形成することが可能である。そして、多数のノズルを記録ヘッドに形成できることは、記録速度の向上などの点から効果的であるので、特に、注目されている。
【０００５】
このようなサーマルインクジェット方式の記録ヘッド（以下、記録ヘッドという）は、シリコン単結晶基板などに半導体集積回路プロセスによりインク加熱を行うヒータとその保護膜、及びヒータに電流を流すためのドライバ回路とその制御を行う論理回路などを一体で形成した記録素子基体（以下、ヒータボードという）を用いている。
【０００６】
以下、従来の記録ヘッドのヒータボードに用いられている制御の例を説明する。
【０００７】
図７は従来のヒータボード回路の概略構成を示すブロック図である。図中の矢印は記録動作を制御するための論理信号の流れを模式的に示しているものである。
【０００８】
図７に示されているように、シリコン基板１０１の中央部には記録ヘッドの各ノズルへのインク導入を行うインク供給口１０２がエッチングなどにより形成されている。さらに、インク供給口１０２に対向するように隣接して、複数のヒータを形成した２つのヒータアレイ１０３が配置されている。
【０００９】
入力端子１０９に記録装置本体から電源電圧や記録情報に対応した複数の論理信号が供給される。ここで、入力される論理信号は、ＥＳＤ保護や入力波形整形を目的として配置された入力回路１０８を経て論理回路１０７に入力される。
【００１０】
論理回路１０７には、シフトレジスタやデコーダなどが配置されており、入力信号に対して、適宜パラレル−シリアル変換、デコード、および論理演算などが行われる。論理回路１０７からの出力信号は、もう１つの論理回路１０６に送られる。
【００１１】
論理回路１０６は、論理回路１０７からの信号を元にヒータアレイ１０３に配置された複数のヒータを個別に駆動制御できるように、ヒータと同じ数だけの論理信号の出力を有している。
【００１２】
論理回路１０６から出力される論理信号は、ヒータアレイ１０３に対応して配置されたレベル変換回路アレイ１０５に送られる。ここで、論理信号の電圧振幅がより高いものにレベル変換される。
【００１３】
通常、論理回路では５Ｖや３．３Ｖ程度の低い電圧を用いて回路動作しているが、ヒータに電流を通電するパワートランジスタを駆動するには、７Ｖから１５Ｖ、あるいはそれ以上の高い電圧で駆動制御することにより効率が向上するため、このレベル変換が行われるものである。そして、レベル変換回路アレイ１０５からの信号は、パワートランジスタアレイ１０４に送られ、選択されたパワートランジスタが駆動される。
【００１４】
以上のように、論理回路１０６からの出力信号の内、アクティブとなった論理信号に対応するヒータにのみ通電されインクが発泡、該当するノズルからインクが吐出され記録動作が行われる。
【００１５】
図８は、図７に示した回路から１つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した回路図である。
【００１６】
図８において、論理回路１０６−１は、論理回路１０６の出力部のみを示したものである。ここで、論理回路の電源電圧はＶＤＤであり、その値は３．３Ｖや５Ｖなどである。レベル変換回路１０５−１は、論理回路１０６−１からの出力信号をより高い電圧ＶＨＴにレベル変換するための回路であり、ＶＨＴの値は７〜１５Ｖ程度である。パワートランジスタ１０４−１は、レベル変換回路１０５−１からの出力信号をそのゲートに入力して通電のオンおよびオフを行うためのスイッチとして機能する。ヒータ１０３−１は通電することで発熱する電気熱変換体であり、保護膜などを介して接するインクを過熱、発泡させる。ここでヒータに電流を流すための電源電圧ＶＨの値は１０〜３０Ｖ程度である。
【特許文献１】特開平１０−０３４８９８号公報
【特許文献２】特開平１１−１２９４７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
さて、回路構成上、明らかなことであるが、ロジック電源電圧ＶＤＤがオープンとなった場合、論理演算の結果が不定となる。ここで、パワートランジスタの駆動電源電圧ＶＨＴと、ヒータ駆動電源電圧ＶＨが印加されると、論理演算の結果が不定であるために、ヒータ電源電圧に異常電流が流れる場合がある。
【００１８】
この異常電流は、論理回路が不定である時間流れつづける可能性があり、場合によってはヒータの損傷を招くために大きな問題である。
【００１９】
このような破壊が生じないように、記録装置本体から記録ヘッドへ電源電圧を印加する場合には、例えば、ロジック電源電圧ＶＤＤを最初に印加して論理を確定した後に、パワートランジスタ駆動電源電圧ＶＨＴおよびヒータ駆動電源電圧ＶＨを印加するようにするなど、異なるタイミングでの電源投入順序を取る必要があった。
【００２０】
同様に、電源供給を切断する場合においてもヒータ駆動電源電圧ＶＨの印加を最初に切断した後に、パワートランジスタ駆動電源電圧ＶＨＴの印加を切断、最後にロジック電源電圧ＶＤＤの印加を切断する必要などがあった。
【００２１】
しかしながら、このような電源投入／切断順序を実現することは記録装置本体側の電源供給回路を複雑なものとさせており、その結果、装置の生産コストの上昇を招いてしまうという問題があった。
【００２２】
本発明は上記従来例に鑑みてなされたもので、電源投入／切断順序を意識する必要のない簡単な構成の記録ヘッド、及びその記録ヘッドを備えた記録装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記目的を達成するために本発明の記録ヘッドは、以下のような構成からなる。
【００２４】
即ち、記録を行なう記録素子と、前記記録素子を駆動する駆動素子と、第１の電圧の振幅をもつ入力信号に従って、前記駆動素子の駆動を制御する制御信号を発生する駆動制御回路とを有した記録ヘッドであって、第２の電圧を用いて前記制御信号の信号振幅をより大きい信号振幅の制御信号に昇圧する昇圧回路と、前記第１の電源電圧の電源線に接続するプルダウン抵抗とを有し、前記プルダウン抵抗は、接地電圧側にプルダウンすることを特徴とする記録ヘッドを備える。
【００２５】
前記昇圧回路はインバータとして動作する構成であることが望ましい。
【００２６】
その昇圧回路の詳細な構成として、前記制御信号をゲート入力する第１のｎＭＯＳトランジスタと前記第１のｎＭＯＳトランジスタのドレインと前記第２の電圧との間に直列接続される負荷とから形成される第１のインバータ回路と、第２のｎＭＯＳトランジスタと第１のｐＭＯＳトランジスタとから構成される第２のインバータ回路とを有し、前記第１のインバータ回路の出力が前記第２のインバータ回路の入力に接続され、前記第２のインバータ回路の出力が駆動信号として前記駆動素子に入力されることが望ましい。
【００２７】
前記負荷の具体的な構成としては、（１）抵抗体であっても良いし、（２）前記制御信号を前記第１のｎＭＯＳトランジスタと共通にゲート入力する第２のｐＭＯＳトランジスタであっても良いし、（３）直列接続された複数のｐＭＯＳトランジスタであり、それらの複数のｐＭＯＳトランジスタのいずれか１つのゲートに前記制御信号が入力される構成であっても良い。
【００２８】
さらに、上記（２）の構成に加えて、前記第２のｐＭＯＳトランジスタとの間でカレントミラー回路を構成する第３のｐＭＯＳトランジスタと、前記第３のｐＭＯＳトランジスタのソースにドレインが、前記制御信号がソースに接続される第３のｎＭＯＳトランジスタとをさらに有し、前記第３のｎＭＯＳトランジスタのゲートには所定のバイアス電圧が印加される構成としても良い。
【００２９】
なお、上記記録ヘッドは、各記録素子からインクを吐出して記録を行うインクジェット記録ヘッドであることが好適であり、その場合、熱エネルギーを利用してインクを吐出するべく、インクに与える熱エネルギーを発生するための電気熱変換体を各記録素子に備えていることが望ましい。
【００３０】
また他の発明によれば、上記構成の記録ヘッドによって記録を行う記録装置を備える。
【発明の効果】
【００３１】
従って本発明によれば、第１の電圧の振幅をもつ信号を入力する信号線がたとえオープンであっても、その電圧がプルダウン抵抗により０Ｖに固定されるので、入力信号に従って制御信号を発生する駆動制御回路からの出力も０Ｖになるので、その制御信号により誤って駆動素子が駆動されることが防止されるという効果がある。
【００３２】
これにより、記録素子が誤動作することがなくなり、記録ヘッドが損傷から保護されるという利点がある。
【００３３】
一方、この記録ヘッドを搭載する記録装置側では、記録ヘッドを動作させるために、信号を入力する信号線がオープンであるかどうかを意識した電源投入順序を考慮しなくとも良いため、記録装置に備えられる記録ヘッドへの電源供給回路の構成を簡略化することができ、記録装置の生産コストの削減に貢献する。
【発明を実施するための最良の形態】
【００３４】
以下添付図面を参照して本発明の好適な実施例について詳細に説明する。
【００３５】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００３６】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００３７】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００３８】
またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００３９】
以下に用いる「素子基体」とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた基体を示すものである。なお、素子基体の形状は、板形状であっても良い。
【００４０】
さらに、「素子基体上」とは、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作り込み」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子基体上に一体的に形成、製造することを示すものである。
【００４１】
＜インクジェット記録装置の説明（図１）＞
図１は本発明の代表的な実施形態であるインクジェット記録装置１の構成の概要を示す外観斜視図である。
【００４２】
図１に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド３を搭載したキャリッジ２にキャリッジモータＭ１によって発生する駆動力を伝達機構４より伝え、キャリッジ２を矢印Ａ方向に往復移動させるとともに、例えば、記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００４３】
また、記録ヘッド３の状態を良好に維持するためにキャリッジ２を回復装置１０の位置まで移動させ、間欠的に記録ヘッド３の吐出回復処理を行う。
【００４４】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクカートリッジ６を装着する。インクカートリッジ６はキャリッジ２に対して着脱自在になっている。
【００４５】
図１に示した記録装置１はカラー記録が可能でり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００４６】
さて、キャリッジ２と記録ヘッド３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施形態の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用しており、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００４７】
さらに、図１において、１４は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動される搬送ローラである。
【００４８】
＜インクジェット記録装置の制御構成（図２）＞
図２は図１に示した記録装置の制御構成を示すブロック図である。
【００４９】
図２に示すように、コントローラ６００は、ＭＰＵ６０１、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したＲＯＭ６０２、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する特殊用途集積回路（ＡＳＩＣ）６０３、画像データの展開領域やプログラム実行のための作業用領域等を設けたＲＡＭ６０４、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行うシステムバス６０５、以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給するＡ／Ｄ変換器６０６などで構成される。
【００５０】
また、図２において、６１０は画像データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）でありホスト装置と総称される。ホスト装置６１０と記録装置１との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス信号等を送受信する。
【００５１】
さらに、６２０はスイッチ群であり、電源スイッチ６２１、プリント開始を指令するためのプリントスイッチ６２２、及び記録ヘッド３のインク吐出性能を良好な状態に維持するための処理（回復処理）の起動を指示するための回復スイッチ６２３など、操作者による指令入力を受けるためのスイッチから構成される。６３０はホームポジションｈを検出するためのフォトカプラなどの位置センサ６３１、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ６３２等から構成される装置状態を検出するためのセンサ群である。
【００５２】
さらに、６４０はキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４２は記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。
【００５３】
ＡＳＩＣ６０３は、記録ヘッド３による記録走査の際に、ＲＡＭ６０２の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（ヒータ）の駆動データ（ＤＡＴＡ）を転送する。
【００５４】
＜記録ヘッドのインク流路とインク吐出口の構造（図９）＞
図９は記録ヘッド３の内、ブラックインクを吐出する部分の立体的な構造を示す斜視図である。
【００５５】
図９からブラック（Ｋ）のインクを収容したインクカートリッジ６Ｋから供給されるインクの流れが明らかになる。図９に示されているように、記録ヘッド３には、ブラック（Ｋ）インクを供給するインク供給チャネル１１０２があり、インクカートリッジ６Ｋからはインク供給チャネル１０２に基板１１００の裏面側からブラックインクを供給する供給路（不図示）が備えられている。
【００５６】
このインクチャネルを経てブラックインクは夫々、インク流路３０によって基板上に設けられた電気熱変換体（ヒータ）４０まで導かれる。そして、電気熱変換体（ヒータ）４０に対して後述する回路を通して通電されると、電気熱変換体（ヒータ）４０上にあるインクに熱が与えられ、インクが沸騰し、その結果、生じた泡によって吐出口３５からインク液滴９０が吐出される。
【００５７】
なお、図９において、１１００は後で詳述する電気熱変換体やこれを駆動する種々の回路、メモリ、キャリッジ２との電気的接点となる種々のパッド、種々の信号線が形成される記録ヘッド用基板（以下、ヘッド基板、或いはヒータボードという）である。
【００５８】
また、１つの電気熱変換体（ヒータ）、これを駆動するＭＯＳ−ＦＥＴ、及び電気熱変換体（ヒータ）をまとめて記録素子といい、複数の記録素子を総称して記録素子部という。
【００５９】
図９では記録ヘッド３の内、ブラックインクを吐出する部分に対応する立体的な構造を示したが、他の３つのカラーインクを吐出するために用いる記録ヘッド３の対応部分も同様な構造をしている。ただし、その構造は図３に示す構成の３倍である。即ち、インクチャネルは３つであり、ヘッド基板の規模も約３倍程度となる。
【００６０】
＜ヘッドカートリッジの構成（図１０）＞
なお、上述のように、インクカートリッジと記録ヘッドとは分離可能に形成されて交換可能な構成としても良いが、これらインクカートリッジと記録ヘッドとを一体的に構成したヘッドカートリッジとして、インクがなくなったときにはそのヘッドカートリッジ全体を交換できるようにしても良い。
【００６１】
図１０は、インクカートリッジと記録ヘッドとが一体構成となったヘッドカートリッジＩＪＣの構成を示す外観斜視図である。ヘッドカートリッジＩＪＣは、図１０に示すように、点線Ｋの部分から左側がインクカートリッジ部ＩＴであり、右側が記録ヘッド部ＩＪＨとなっている。そして、このようなヘッドカートリッジＩＪＣにはキャリッジに搭載されたときに、キャリッジ側から供給される電気信号を受け取るための電極（不図示）が設けられており、この電気信号によって、記録ヘッドが駆動されてインクが吐出される。
【００６２】
なお、図１０において、５００はインク吐出口列である。また、インクカートリッジ部ＩＴにはインクを保持するために繊維質状もしくは多孔質状のインク吸収体が設けられ、インクが充填されている。
【００６３】
以下、上記のインクジェット記録装置に搭載される、本発明に従う記録ヘッドの実施例について説明する。
【００６４】
なお、本発明に従う記録ヘッド３が実装するヒータボードの全体的な構成は、図７に示したような構成をとるものであるが、その詳細な構成は、以下の実施例で説明するように特徴的な構成をもっている。また、その説明では、ヒータボードに備えられる複数のヒータの内、１つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータに注目する。
【００６５】
［第１実施例］
図３は、本発明の第１実施例に従う記録ヘッドの素子基体上に作り込まれた１つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。なお、図３において、既に図７〜図８を参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００６６】
ここで、論理回路の電源電圧ＶＤＤの値は従来例と同様に３．３Ｖや５Ｖなどであり、レベル変換回路１０５−１から出力信号電圧ＶＨＴの値も従来例と同様に７〜１５Ｖ程度であり、ヒータ電源電圧ＶＨの値も従来例と同様に、１０〜３０Ｖ程度である。
【００６７】
図３に示す回路には、プルダウン抵抗１０６−２が設けられており、このプルダウン抵抗は論理回路の電源電圧ＶＤＤが不定となっている場合に、その電圧を基板電圧に確定するために用いる、数十から数百ｋΩの抵抗である。
【００６８】
また、この実施例において、論理回路の出力部１０６−１からレベル変換回路１０５−１へ伝達される信号はノード３０６からの信号のみであり、レベル変換回路からパワートランジスタ１０４−１へ伝達される信号はノード３０７からの信号のみとなっている。
【００６９】
ノード３０６からの信号は、論理回路の電源電圧ＶＤＤがオープンとなった場合、その電圧がプルダウン抵抗３０５により０（ゼロ）Ｖに固定されるため、その出力はほぼ０Ｖとなる。この状態で、パワートランジスタ駆動電源電圧ＶＨＴ及びヒータ駆動電源電圧ＶＨが印加されると、レベル変換回路はノード３０６からの入力信号がほぼ０（ゼロ）Ｖであるため、ノード３０７での出力信号は０（ゼロ）Ｖとなる。そのためパワートランジスタ１０４−１はオフとなり、ヒータ１０３−１に通電することはない。
【００７０】
従って以上説明した実施例に従えば、たとえ論理回路の電源電圧ＶＤＤがオープンとなっても、それが原因となってヒータに通電されて誤動作をすることがない。
【００７１】
［第２実施例］
図４は、本発明の第２実施例に従う記録ヘッドの素子基体上に作り込まれた１つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。なお、図４において、既に、図３、図７〜図８を参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００７２】
ここで、論理回路の電源電圧ＶＤＤの値、レベル変換回路１０５−１からの出力信号電圧ＶＨＴの値、ヒータ電源電圧ＶＨの値は、従来例や第１実施例と同様である。
【００７３】
この実施例に示す構成を第１実施例と比較すると、第１実施例では、レベル変換回路１０５−１内の論理回路の出力部１０６−１側に同じ極性の３つのＭＯＳトランジスタが直列接続される（図３で一点鎖線で囲まれた領域）構成を用いていたが、その部分がこの実施例では、負荷抵抗３０８で置換される構成となっている。
【００７４】
また、この実施例において、負荷抵抗３０８を、例えば、ｐＭＯＳトランジスタで置換する構成としても良い。
【００７５】
図５は、第２実施例の変形例として１つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した回路図である。
【００７６】
図４と図５とを比較すると分かるように、負荷抵抗３０８がｐＭＯＳトランジスタ３０９で置換されている。このｐＭＯＳトランジスタ３０９のゲートには、論理回路の出力部１０６−１のノード３０６からの出力信号が印加されるため、論理回路の電源電圧ＶＤＤよりも高い電圧は印加されない。また、パワートランジスタ駆動電源電圧ＶＨＴと論理回路の電源電圧ＶＤＤとの電位差がｐＭＯＳトランジスタ３０９の閾値よりも高い場合には、ｐＭＯＳトランジスタ３０９はオフ状態となることはなく、抵抗負荷として機能することとなる。そのため動作としては、図４に示す抵抗負荷３０８を有した回路と同様のものとなる。
【００７７】
なお、ｐＭＯＳトランジスタ３０９は機能的に抵抗素子として配置されているものであり、図５においては、一つのｐＭＯＳトランジスタとして示しているが、実際には、例えば、第１実施例の図３に示すように、複数の同一のサイズないし異なるサイズのｐＭＯＳトランジスタを直列に配置したものとしても良い。またさらに、負荷としてｐＭＯＳトランジスタと抵抗とを複数ないし単数ずつ混在させたものとしても良い。
【００７８】
さて、ノード３０６からの信号は、論理回路の電源電圧ＶＤＤがオープンとなった場合に、その電源電圧ＶＤＤがプルダウン抵抗１０６−２により０（ゼロ）Ｖに固定されるため、その出力電圧はほぼ０（ゼロ）Ｖとなる。この状態で、パワートランジスタ駆動電源電圧ＶＨＴ及びヒータ駆動電源電圧ＶＨが印加されると、レベル変換回路はノード３０６からの入力信号がほぼ０（ゼロ）Ｖであるため、ノード３０７での出力信号は０（ゼロ）Ｖとなる。そのためパワートランジスタ１０４−１はオフとなり、ヒータ１０３−１に通電することはない。
【００７９】
従って以上説明した実施例に従えば、たとえ論理回路の電源電圧ＶＤＤがオープンとなっても、それが原因となってヒータに通電されて誤動作をすることがない。
【００８０】
［第３実施例］
図６は、本発明の第３実施例に従う記録ヘッドの素子基体上に作り込まれた１つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。なお、図６において、既に、図３、図７〜図８を参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００８１】
ここで、論理回路の電源電圧ＶＤＤの値、レベル変換回路１０５−１からの出力信号電圧ＶＨＴの値、ヒータ電源電圧ＶＨの値は、従来例や第１実施例と同様である。
【００８２】
この実施例では、レベル変換回路１０５−１のｎＭＯＳトランジスタ６０８のゲート６０９にはバイアス回路（不図示）から、論理回路の電源電圧ＶＤＤ以下で、かつｎＭＯＳトランジスタ６０８の閾値電圧（Ｖｔｈ）以上の電圧（Ｖbias）が印加されている。
【００８３】
論理回路の出力部１０６−１のノード３０６からの出力電圧が０（ゼロ）Ｖのとき、ｎＭＯＳトランジスタ６０８のゲート・ソース間電圧としてバイアス回路から論理回路の電源電圧ＶＤＤ以下でかつ閾値電圧以上の電圧がそのまま印加されることとなり、ｎＭＯＳトランジスタ６０８はオン状態となる。従って、ｎＭＯＳトランジスタ６０８は常にＯＮ抵抗をもつ抵抗として動作する。
【００８４】
そのため、パワートランジスタ駆動電源電圧ＶＨＴの印加側から、ｐＭＯＳトランジスタ６１１、ｎＭＯＳトランジスタ６０８、ｎＭＯＳトランジスタ６１３夫々のソース・ドレインを経由して電流が接地電圧ＶＳＳ側へと流れる。さらに、ｎＭＯＳトランジスタ６１０はそのゲート電位が０（ゼロ）Ｖであるためオフ状態となっている。
【００８５】
一方、ｐＭＯＳトランジスタ６１２は電流が流れるｐＭＯＳトランジスタ６１１とカレントミラー回路を形成しているため、ｐＭＯＳトランジスタ６１２はオン状態となる。そのため、ノード６１４の電圧はパワートランジスタ駆動電源電圧ＶＨＴとなり、インバータを介して接続されるパワートランジスタ６０４のゲート３０７の電圧は０（ゼロ）Ｖとなる。従って、論理回路の信号が０（ゼロ）Ｖの時にはヒータ１０３−１に電流は流れない。
【００８６】
一方、論理回路の出力部１０６−１のノード３０６からの出力電圧が論理回路の電源電圧ＶＤＤである時、ｎＭＯＳトランジスタ６０８のゲート・ソース間電圧（ＶGS）は（Ｖbias−ＶＤＤ）となる。ここで、バイアス電圧（Ｖbias）はｎＭＯＳトランジスタ６０８の閾値電圧（Ｖth）以上で、かつ論理回路の電源電圧ＶＤＤ以下の電圧に設定しているため、ＶGS≦０（ゼロ）Ｖとなる。そのため、ｎＭＯＳトランジスタ６０８はオフ状態となり、ｐＭＯＳトランジスタ６１１には電流が流れない。従って、電流が流れないｐＭＯＳトランジスタ６１１とカレントミラーを形成するｐＭＯＳトランジスタ６１２もオフ状態となる。
【００８７】
ここで、ノード３０６からの出力信号がゲートに接続されたｎＭＯＳトランジスタ６１０はオン状態となるので、ノード６１４の信号電圧は０（ゼロ）Ｖとなる。そのため、ノード６１４からインバータを介して接続されるパワートランジスタ６０４のゲート電位６０７はパワートランジスタ駆動電源電圧ＶＨＴとなり、パワートランジスタ１０４−１はオン状態となり、ヒータ１０３−１に電流が流れる。
【００８８】
さて、ノード３０６からの信号は、論理回路の電源電圧ＶＤＤがオープンとなった場合に、その電源電圧ＶＤＤがプルダウン抵抗１０６−２により０（ゼロ）Ｖに固定されるため、その出力電圧はほぼ０（ゼロ）Ｖとなる。この状態で、パワートランジスタ駆動電源電圧ＶＨＴ及びヒータ駆動電源電圧ＶＨが印加されると、レベル変換回路はノード３０６からの入力信号がほぼ０（ゼロ）Ｖであるため、ノード３０７での出力信号は０（ゼロ）Ｖとなる。そのためパワートランジスタ１０４−１はオフとなり、ヒータ１０３−１に通電することはない。
【００８９】
従って以上説明した実施例に従えば、たとえ論理回路の電源電圧ＶＤＤがオープンとなっても、それが原因となってヒータに通電されて誤動作をすることがない。
【００９０】
このように以上説明した実施例では、たとえ論理回路の電源電圧ＶＤＤがオープンとなっても、それが原因となってヒータに通電されて誤動作をすることがないので、記録ヘッドを搭載する記録装置本体側では、従来のように、電源投入シーケンスや電源切断シーケンスを意識することなく、電源投入／切断を行なうことができ、記録装置本体側の電源供給回路を簡単な構成をすることができる。これにより、記録装置の生産コストの削減が実現できる。
【００９１】
［他の実施例］
以上説明した実施例は、発熱体（ヒータ）によりインクを急激に加熱、気化させ、発生した気泡の圧力によりインク液滴をオリフィスから吐出させる、いわゆるバブルジェット（登録商標）方式のインクジェット記録ヘッドを例に挙げて説明したが、これ以外の方式によって記録を行う記録ヘッドに対しても本発明が適用できることは明らかであろう。
【００９２】
この場合、上記各実施例におけるヒータ抵抗の代わりに、各方式で使用する素子がそれぞれ設けられることとなる。
【００９３】
なお、以上の実施例において、記録ヘッドから吐出される液滴はインクであるとして説明し、さらにインクタンクに収容される液体はインクであるとして説明したが、その収容物はインクに限定されるものではない。例えば、記録画像の定着性や耐水性を高めたり、その画像品質を高めたりするために記録媒体に対して吐出される処理液のようなものがインクタンクに収容されていても良い。
【００９４】
以上の実施例は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば電気熱変換体）を備え、前記熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。
【００９５】
その代表的な構成や原理については、例えば、米国特許第４７２３１２９号明細書、同第４７４０７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能である。特に、オンデマンド型の場合には、液体（インク）が保持されている液路に対応して配置されている電気熱変換体に、記録情報に対応していて膜沸騰を越える急速な温度上昇を与える少なくとも１つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に１対１で対応した液体（インク）内の気泡を形成できるので有効である。この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも１つの滴を形成する。この駆動信号をパルス形状をすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。
【００９６】
さらに、記録装置が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。
【００９７】
加えて、上記の実施例で説明した記録ヘッド自体に一体的にインクタンク（容器）が設けられたカートリッジタイプの記録ヘッドカートリッジでも良く、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドの構成であってもよい。なお、記録ヘッドカートリッジのインクタンクにはインクが充填もしくは再充填されているものであってもよい。
【図面の簡単な説明】
【００９８】
【図１】本発明の代表的な実施例であるインクジェット記録装置の構成の概要を示す外観斜視図である。
【図２】図１のインクジェット記録装置の制御回路の構成を示すブロック図である。
【図３】本発明の第１実施例に従う記録ヘッドの１つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。
【図４】本発明の第２実施例に従う記録ヘッドの１つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。
【図５】本発明の第２実施例の変形例に従う記録ヘッドの１つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した回路図である。
【図６】本発明の第３実施例に従う記録ヘッドの１つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。
【図７】従来のヒータボード回路の概略構成を示すブロック図である。
【図８】図７に示した回路から１つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した回路図である。
【図９】記録ヘッド３の内、ブラックインクを吐出する部分の立体的な構造を示す斜視図である。
【図１０】インクカートリッジと記録ヘッドとが一体構成となったヘッドカートリッジＩＪＣの構成を示す外観斜視図である。
【符号の説明】
【００９９】
３  記録ヘッド
１０３−１  ヒータ
１０４−１  パワートランジスタ
１０５−１  レベル変換回路
１０６−１  論理回路の出力部
１０６−２  プルダウン抵抗
３０６、３０７  ノード
３０８  負荷抵抗
３０９  ｐＭＯＳトランジスタ
６０８、６１０、６１３  ｎＭＯＳトランジスタ
６０９  バイアス入力
６１１、６１２  ｐＭＯＳトランジスタ
【図１】
2005169868.tif 000003
【図２】
2005169868.tif 000004
【図３】
2005169868.tif 000005
【図４】
2005169868.tif 000006
【図５】
2005169868.tif 000007
【図６】
2005169868.tif 000008
【図７】
2005169868.tif 000009
【図８】
2005169868.tif 000010
【図９】
2005169868.tif 000011
【図１０】
2005169868.tif 000012