(57)【要約】【課題】  一つのチップ抵抗器を構成するチップ基板１の多数個を一体化し且つ表面に前記チップ基板ごとの縦スリット溝Ａ１及び横スリット溝Ａ２を設けて成る素材板Ａを使用した薄膜型チップ抵抗器の製造方法において、その製造に際しての不良品の発生率の低減と、製造コストの低減とを図る。【解決手段】  前記素材板Ａの表面にレジスト膜Ｅを、前記縦スリット溝Ａ１及び横スリット溝Ａ２を埋めるように形成し、このレジスト膜に前記一つのチップ抵抗器における抵抗体のパターン形状を焼き付け露光し現像して前記抵抗体パターン形状通りの抜き孔Ｅ１を形成する工程と、前記素材板の表面に対して抵抗体２となる導体膜Ｂをスパッタリング等の薄膜プロセスにて形成する工程と、前記レジスト膜Ｅを除去する工程と、前記素材板Ａを前記各チップ基板１ごとにブレイクする工程を備える。【選択図】                      図１３
2005223273.tif 000002
【特許請求の範囲】
【請求項１】
一つのチップ抵抗器を構成するチップ基板の多数個を縦及び横に並べて一体化して成る素材板を製造してその表面に前記チップ基板ごとにブレイクするための縦スリット溝及び横スリット溝を設ける工程か、或いは、一つのチップ抵抗器を構成するチップ基板の多数個を縦及び横に並べて一体化して成る素材板をその表面に前記チップ基板ごとにブレイクするための縦スリット溝及び横スリット溝を設けるようにして製造する工程を備え、更に、前記素材板における表面のうち少なくとも前記各チップ基板の部分及び前記縦スリット溝及び横スリット溝の部分にレジスト膜を形成する工程と、このレジスト膜のうち前記各チップ基板の部分に、前記一つのチップ抵抗器における抵抗体のパターン形状を焼き付け露光し現像して前記抵抗体パターン形状の抜き孔を形成する工程と、前記素材板の表面に対して導体膜を薄膜プロセスにて形成する工程と、前記レジスト膜を除去する工程と、前記素材板を前記各チップ基板ごとにブレイクする工程を備えていることを特徴とする薄膜型チップ抵抗器の製造方法。
【請求項２】
一つのチップ抵抗器を構成するチップ基板の多数個を縦及び横に並べて一体化して成る素材板を製造してその表面に前記チップ基板ごとにブレイクするための縦スリット溝及び横スリット溝を設ける工程か、或いは、一つのチップ抵抗器を構成するチップ基板の多数個を縦及び横に並べて一体化して成る素材板をその表面に前記チップ基板ごとにブレイクするための縦スリット溝及び横スリット溝を設けるようにして製造する工程を備え、更に、前記素材体の表面に導体膜を薄膜プロセスにて形成する工程と、前記素材板の表面にレジスト膜を形成する工程と、このレジスト膜に対して、前記各チップ基板の部分にレジスト膜を抵抗体と同じパターン形状にして残すように焼き付け露光し現像する工程と、前記素材板の表面に対してエッチング処理する工程と、前記レジスト膜を除去したのち前記素材体を前記各チップ基板ごとにブレイクする工程を備えている薄膜型チップ抵抗器の製造方法において、
前記導体膜を形成する薄膜プロセス工程の前に、前記素材板における表面のうち少なくとも前記縦スリット溝及び横スリット溝の部分に、この各スリット溝を埋める詰め材を剥離可能に形成する工程を備え、更に、少なくとも、前記スパッタリング工程によりも後に、前記詰め材を除去する工程を備えていることを特徴とする薄膜型チップ抵抗器の製造方法。
【請求項３】
前記請求項２の記載において、前記詰め材が、レジスト膜であることを特徴とする薄膜型チップ抵抗器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、耐熱絶縁材料によるチップ基板の表面に、抵抗体を、スパッタリング又は真空蒸着等の薄膜プロセスにて薄膜状にして形成してなるチップ抵抗器を製造する方法に関するものである。
【背景技術】
【０００２】
一般に、この種の薄膜型チップ抵抗器は、例えば、特許文献１に記載され、且つ、図１及び図２に示すように、セラミック等の耐熱絶縁材料によるチップ基板１の表面に、スパッタリング等の薄膜プロセスによる薄膜の抵抗体２を、両端を広幅部２ａ，２ｂにその間を狭幅部２ｃにするというパターン形状にして形成するという構成である。
【０００３】
また、前記薄膜型チップ抵抗器においては、図２（ａ）に示すように、その抵抗体２における両端の広幅部２ａ，２ｂに電極３，４を重ねて形成し、この両電極５，６の表面に接続用バンプ５，６を設け、更に、前記抵抗体２を覆うカバーコート７を形成するという構成にしたものと、図２（ｂ）に二点鎖線で示すように、その抵抗体２における両端の広幅部２ａ，２ｂに電極８，９を重ねて形成し、前記チップ基板１の両端面に接続用端子電極１０，１１を設け、更に、前記抵抗体２を覆うカバーコート１２を形成するという構成にしたものとがある。
【０００４】
従来、前記薄膜型チップ抵抗器の製造に際しては、以下に述べる方法を採用している。すなわち、
i）．先ず、図３及び図４に示すように、前記チップ基板１の多数個を縦及び横に並べて
一体化し且つ表面に前記チップ基板１ごとにブレイクするための縦方向のスリット溝Ａ１及び横方向のスリット溝Ａ２を設けて成る素材板Ａを用意する。
ii）．前記素材板Ａの全体を、密閉容器内に装填して、その表面に対して抵抗体２を構成
する材料ターゲットを使用してのスパッタリングを行うか、真空蒸着を行う等の薄膜プロセスを行うことにより、前記素材板Ａにおける表面の全体に、図５に示すように、前記抵抗体２になる導体膜Ｂを薄膜状に形成する。
iii）．次いで、図６に示すように、前記導体膜Ｂにおける表面の全体に、ネガタイプのレジスト膜Ｃを形成したのち、このレジスト膜Ｃに対して、前記チップ基板１の箇所ごとに前記抵抗体２と同じパターン形状にした抜き孔Ｄ１等の光透過部を設けて成るホォトマスクＤを重ねて焼き付け露光することにより、前記ネガタイプのレジスト膜Ｃを感光する。
iv）．次いで、現像液に浸漬するという現像処理を行うことにより、図７に示すように、
前記各チップ基板１の箇所に、前記抵抗体２のパターン形状にしたレジスト膜Ｃを残し、その他の部分におけるレジスト膜Ｃを除去する。
v）．次いで、前記素材板Ａの全体を、前記導体膜Ｂを溶解することができるエッチング
溶液中に浸漬するというエッチング処理を行い、図８に示すように、前記導体膜Ｂのうち前記レジスト膜Ｃにて覆われていない部分を溶解・除去することにより、前記レジスト膜Ｃの下側に、所定のパター形状にした抵抗体２を残すようにする。
vi）．次いで、図９に示すように、前記レジスト膜Ｃを、ドライアッシング又は溶液によ
るレジスト剥離等にて除去したのち、前記素材板Ａを、前記縦スリット溝Ａ１及び横スリット溝Ａ２に沿って、多数個の各チップ基板１ごとにブレイク分割する。
という方法である。
【０００５】
すなわち、従来の製造方法は、予め縦スリット溝Ａ１及び横スリット溝Ａ２を設けて成る素材板Ａにおける表面全体に、導体膜Ｂをスパッタリング又は真空蒸着にて形成し、この導体膜Ｂに対するレジスト膜Ｃを使用してのホォトエッチングにて、所定のパターン形状の抵抗体２を形成したのち、前記素材板Ａを、前記各スリット溝Ａ１，Ａ２に沿って多数個の各チップ基板１ごとにブレイクするというものである。
【特許文献１】特開２００１−３５７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来の製造方法においては、素材板Ａの表面に導体膜Ｂをスパッタリング又は真空蒸着にて形成するとき、このスパッタリング又は真空蒸着による導体膜Ｂは、前記素材板Ａにおける表面の予め設けられている各スリット溝Ａ１，Ａ２内にも形成されることにより、その後におけるエッチング処理工程では、前記導体膜Ｂのうち不要の部分、つまり、前記各スリット溝Ａ１，Ａ２内の部分をも完全に除去するようにしなければならない。
【０００７】
このエッチング処理工程において、前記各スリット溝Ａ１，Ａ２内に導体膜Ｂが残っていると、前記素材板Ａを各チップ基板１ごとにブレイクすることが困難になるばかりか、前記のようにブレイクする前において、その抵抗体２に対して、その両端に通電用の触針を接触した状態で通電して抵抗値を測定しながらこの抵抗値が所定値になるようにトリミング調整を行うときに、前記各スリット溝Ａ１，Ａ２内に残っている導体膜Ｂのために正確な抵抗値を測定することができないから、トリミング調整の精度が低下するばかりか、製品の歩留り率が低下するのである。
【０００８】
しかも、前記素材板Ａを各スリット溝Ａ１，Ａ2 に沿ってブレイクしたあとにおいても、このスリット溝Ａ１，Ａ２の部分には導体膜が残ることになるから、前記図２（ｂ）に示すように、接続用端子電極１０，１１を形成したのちこの接続用端子電極１０，１１の表面に半田付け性を向上するためのメッキ層を形成するときにおいて、前記のように残る導体膜の部分にメッキ不良が発生することになる。
【０００９】
ところが、前記スパッタリング等の薄膜プロセスによる導体膜Ｂは、前記各スリット溝Ａ１，Ａ2 内における奥深い部分にも形成されこの部分における膜厚さが他の部分つまり表面の部分よりも大幅に厚くなっていることにより、前記導体膜Ｂのうち前記各スリット溝Ａ１，Ａ2 内の部分をエッチング処理にて完全に除去するには、エッチング処理の時間を長くしなければならない。
【００１０】
エッチング処理に長い時間を必要することは、製造コストのアップを招来するばかりか、エッチング処理中において、当該エッチング処理が前記レジスト膜Ｃの下側にも進行し、抵抗体２が所定のパターン形状にならなかったり、或いは、前記レジスト膜Ｃがエッチング液に侵されて抵抗体２にピンホールが発生したりするから、その抵抗値が所定値から大きく外れることになるというように、不良品の発生が増大するのであった。
【００１１】
本発明は、これらの問題を解消した製造方法を提供すること技術的課題とするものである。
【課題を解決するための手段】
【００１２】
前記技術的課題を達成するため第１の発明は、請求項１に記載したように、
「一つのチップ抵抗器を構成するチップ基板の多数個を縦及び横に並べて一体化して成る素材板を製造してその表面に前記チップ基板ごとにブレイクするための縦スリット溝及び横スリット溝を設ける工程か、或いは、一つのチップ抵抗器を構成するチップ基板の多数個を縦及び横に並べて一体化して成る素材板をその表面に前記チップ基板ごとにブレイクするための縦スリット溝及び横スリット溝を設けるようにして製造する工程を備え、更に、前記素材板における表面のうち少なくとも前記各チップ基板の部分及び前記縦スリット溝及び横スリット溝の部分にレジスト膜を形成する工程と、このレジスト膜のうち前記各チップ基板の部分に、前記一つのチップ抵抗器における抵抗体のパターン形状を焼き付け露光し現像して前記抵抗体パターン形状の抜き孔を形成する工程と、前記素材板の表面に対して導体膜を薄膜プロセスにて形成する工程と、前記レジスト膜を除去する工程と、前記素材板を前記各チップ基板ごとにブレイクする工程を備えている。」
ことを特徴としている。
【００１３】
また、前記技術的課題を達成するため第２の発明は、請求項２に記載したように、
「一つのチップ抵抗器を構成するチップ基板の多数個を縦及び横に並べて一体化して成る素材板を製造してその表面に前記チップ基板ごとにブレイクするための縦スリット溝及び横スリット溝を設ける工程か、或いは、一つのチップ抵抗器を構成するチップ基板の多数個を縦及び横に並べて一体化して成る素材板をその表面に前記チップ基板ごとにブレイクするための縦スリット溝及び横スリット溝を設けるようにして製造する工程を備え、更に、前記素材体の表面に導体膜を薄膜プロセスにて形成する工程と、前記素材板の表面にレジスト膜を形成する工程と、このレジスト膜に対して、前記各チップ基板の部分にレジスト膜を抵抗体と同じパターン形状にして残すように焼き付け露光し現像する工程と、前記素材板の表面に対してエッチング処理する工程と、前記レジスト膜を除去したのち前記素材体を前記各チップ基板ごとにブレイクする工程を備えている薄膜型チップ抵抗器の製造方法において、
前記導体膜を形成する薄膜プロセス工程の前に、前記素材板における表面のうち少なくとも前記縦スリット溝及び横スリット溝の部分に、この各スリット溝を埋める詰め材を剥離可能に形成する工程を備え、更に、少なくとも、前記スパッタリング工程によりも後に、前記詰め材を除去する工程を備えている。」
ことを特徴としている。
【発明の効果】
【００１４】
第１の発明は、前記請求項１に記載したように構成することにより、素材板の表面に、スパッタリング等の薄膜プロセス工程に先立って形成したレジスト膜にて、前記素材板における縦スリット溝及び横スリット溝内に導体膜を形成することなく、前記素材板における各チップ基板の部分に所定パターン形状の抵抗体を形成することができて、従来の製造方法において必要であったエッチング処理工程を省略できるから、不良品の発生率及び製造コストを著しく低減できる。
【００１５】
また、第２の発明は、前記請求項２に記載したように、素材板の表面に導体膜を形成するスパッタリング等の薄膜プロセス工程の前に、前記素材板における表面のうち少なくとも前記縦スリット溝及び横スリット溝の部分に、この各スリット溝を埋める詰め材を剥離可能に形成し、この詰め材を、前記スパッタリング等の薄膜プロセス工程よりも後において剥離することにより、前記薄膜プロセス工程において、前記縦スリット溝及び横スリット溝内に導体膜が形成されるのを無くすることがき、これにより、エッチング処理工程に要する時間が長くなることを回避できて、エッチング時間を短縮できるから、エッチング処理による不良品の発生率、及び製造コストのアップを低減できる。
【００１６】
特に、この第２の発明においては、請求項３に記載したように、前記詰め材を、レジスト膜にすることにより、この詰め材を縦スリット溝及び横スリット溝の部分のみに設けることが、前記レジスト膜に対する焼き付け露光及び現像によって至極簡単にできるから、製造コストをより低減できる利点がある。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を、図１０〜図２２の図面に基づいて説明する。
【００１８】
これらの図面のうち図１０〜図１４は、第１の実施の形態における製造方法を示す。
【００１９】
この第１の実施の形態における製造方法は、先ず、従来と同様に、前記一つのチップ抵抗器を構成するチップ基板１の多数個を縦及び横に並べて一体化して素材板Ａを、その表面に前記チップ基板１ごとにブレイクするための縦スリット溝Ａ１及び横スリット溝Ａ２を設けて製造する工程を備えている。
【００２０】
この工程に代えて、前記素材板Ａを製造したのち、この素材板Ａの表面に、前記縦スリット溝Ａ１及び横スリット溝Ａ２を、レーザ光線の照射等の加工工作にて刻設するという工程にしても良い。
【００２１】
前記した工程に次いで、前記素材板Ａにおける表面の全体に、図１０に示すように、ポジタイプのレジスト膜Ｅを形成したのち、このレジスト膜Ｅに対して、図１１に示すように、前記チップ基板１の箇所ごとに前記抵抗体２と同様のパターン形状にした抜き孔Ｆ１等の光透過部を設けて成るホォトマスクＦを重ねて焼き付け露光することにより、前記ポジタイプのレジスト膜Ｅを感光する。
【００２２】
次いで、現像液に浸漬するという現像処理を行うことにより、図１２に示すように、前記レジスト膜Ｅのうち前記各チップ基板１の部分に、前記抵抗体２と同様のパターン形状の抜き孔Ｅ１を形成する一方、前記縦スリット溝Ａ１及び横スリット溝Ａ２をこのレジスト膜Ｅにて埋めた状態にする。
【００２３】
次いで、前記素材板Ａの全体を、密閉容器内に装填して、その表面に対して抵抗体２を構成する材料ターゲットを使用してのスパッタリングを行うか、或いは、真空蒸着を行う等の薄膜プロセスを行うことにより、抵抗体を構成する導体膜Ｂが、図１３に示すように、前記素材板Ａにおける表面のうち前記レジスト膜Ｅにおける抜き孔Ｅ１内の部分、及び前記レジスト膜Ｅにおける表面の全体にわたって形成される。
【００２４】
そこで、前記レジスト膜Ｅを、前記素材板Ａから剥離して除去する。この剥離・除去は、酸素等のプラズマによるドライアッシングにて行うか、或いは、剥離液に浸漬するというウエットでの剥離にて行う。
【００２５】
前記レジスト膜Ｅを剥離・除去することにより、前記素材板Ａにおける表面のうち前記各チップ基板１の部分には、前記導体膜Ｂのうち前記レジスト膜Ｅにおける抜き孔Ｅ１内の部分のみが残ることになるから、図１４に示すように、前記各チップ基板１の各々に対して抵抗体２が、所定パターン形状にして形成できる。
【００２６】
そして、前記素材板Ａを、前記縦スリット溝Ａ１及び横スリット溝Ａ２に沿って、多数個の各チップ基板１ごとにブレイク分割する。
【００２７】
この第１の実施の形態による製造方法は、素材板Ａの表面に、スパッタリング等の薄膜プロセス工程に先立って形成したレジスト膜Ｅにて、前記素材板Ａにおける縦スリット溝Ａ１及び横スリット溝Ａ２内に導体膜Ｂを形成することなく、前記素材板Ａにおける各チップ基板１の部分に所定パターン形状の抵抗体２を形成することができるから、従来の製造方法において必要であったエッチング処理工程を省略できる。
【００２８】
なお、前記図２（ｂ）に示す構成のチップ抵抗器を製造する場合、前記素材板Ａの各チップ基板１ごとのへのブレイクは、電極８，９を形成したのち、前記素材板Ａを縦スリット溝Ａ１に沿って棒状の素材板にブレイクし、次いで、この棒状の素材板の左右両側面に、接続用端子電極１０，１１を形成したのち、この棒状の素材板を、横スリット溝Ａ２に沿ってチップ基板１にブレイクするという順序で行う。
【００２９】
次に、図１５〜図２２は、第２の実施の形態における製造方法を示す。
【００３０】
この第２の実施の形態における製造方法は、先ず、従来と同様に、前記一つのチップ抵抗器を構成するチップ基板１の多数個を縦及び横に並べて一体化して素材板Ａを、その表面に前記チップ基板１ごとにブレイクするための縦スリット溝Ａ１及び横スリット溝Ａ２を設けて製造する工程を備えるか、或いは、前記素材板Ａを製造したのち、この素材板Ａの表面に、前記縦スリット溝Ａ１及び横スリット溝Ａ２を、レーザ光線の照射等の加工工作にて刻設するという工程を備えている。
【００３１】
この工程に次いで、前記素材板Ａにおける表面の全体に、図１５に示すように、前記縦スリット溝Ａ１及び横スリット溝Ａ２を埋める詰め材としてポジタイプのレジスト膜Ｇを形成したのち、このレジスト膜Ｇに対して、図１６に示すように、前記チップ基板１の箇所ごとに前記抵抗体２を囲う大きさにした抜き孔Ｈ１等の光透過部を設けて成るホォトマスクＨを重ねて焼き付け露光することにより、前記ポジタイプのレジスト膜Ｇを感光する。
【００３２】
次いで、現像液に浸漬するという現像処理を行うことにより、図１７に示すように、前記レジスト膜Ｇのうち前記各チップ基板１の部分に、前記抵抗体２を囲う大きさにした抜き孔Ｇ１を形成する一方、前記縦スリット溝Ａ１及び横スリット溝Ａ２をこのレジスト膜Ｇにて埋めた状態にする。
【００３３】
次いで、前記素材板Ａの全体を、密閉容器内に装填して、その表面に対して抵抗体２を構成する材料ターゲットを使用してのスパッタリングを行うか、真空蒸着を行う等の薄膜プロセスを行うことにより、抵抗体２を構成する導体膜Ｂを、図１８に示すように、前記素材板Ａにおける表面のうち前記レジスト膜Ｇにおける抜き孔Ｇ１内の部分、及び前記レジスト膜Ｇにおける表面の全体にわたって形成する。
【００３４】
次いで、前記導体膜Ｂの表面の全体に、図１９に示すように、ネガタイプのレジスト膜Ｊを形成したのち、このレジスト膜Ｊに対して、図１９に示すように、前記チップ基板１の箇所ごとに前記抵抗体２と同様のパターン形状にした抜き孔Ｋ１等の光透過部を設けて成るホォトマスクＫを重ねて焼き付け露光することにより、前記ネガタイプのレジスト膜Ｊを感光する。
【００３５】
次いで、現像液に浸漬するという現像処理を行うことにより、図２０に示すように、前記各チップ基板１の箇所に、前記抵抗体２のパターン形状にしたレジスト膜Ｊを残し、その他の部分におけるレジスト膜Ｊを除去する。
【００３６】
次いで、前記素材板Ａの全体を、前記導体膜Ｂを溶解することができるエッチング溶液中に浸漬するというエッチング処理を行い、図２１に示すように、前記導体膜Ｂのうち前記レジスト膜Ｊにて覆われていない部分を溶解・除去することにより、前記レジスト膜Ｊの下側に、所定のパター形状にした抵抗体２を残すようにする。
【００３７】
次いで、図２２に示すように、詰め材としての前記レジスト膜Ｇ、及びパターン形成用の前記レジスト膜Ｊを、ドライアッシング、或いは、ウエットによる剥離処理にて素材板Ａから剥離・除去する。
【００３８】
この剥離・除去に際しては、両レジスト膜Ｇ，Ｊのうちいずれか一方を先に行いその後において他方を行うようにしたり、或いは、両者を同時に行うようにしても良い。
【００３９】
また、別の実施の形態としては、詰め材としての前記レジスト膜Ｇの剥離・除去を、前記導体膜Ｂをスパッタリング等の薄膜プロセスにて形成した後において行うようにしても良い。
【００４０】
そして、前記素材板Ａを、前記縦スリット溝Ａ１及び横スリット溝Ａ２に沿って、多数個の各チップ基板１ごとにブレイク分割する。
【００４１】
なお、このブレイクに際しても、前記第１の実施の形態と同様の順序を採用することはいうまでもない。
【００４２】
この第２の実施の形態による製造方法は、素材板Ａの表面に導体膜Ｂを形成するスパッタリング等の薄膜プロセス工程の前に、前記素材板Ａにおける表面のうち少なくとも前記縦スリット溝Ａ１及び横スリット溝Ａ２の部分に、この各スリット溝Ａ１，Ａ２を埋める詰め材（レジスト膜Ｇ）を剥離可能に形成し、この詰め材（レジスト膜Ｇ）を、前記薄膜プロセス工程よりも後において剥離することにより、前記薄膜プロセス工程において、前記縦スリット溝Ａ１及び横スリット溝Ａ２内に導体膜Ｂが形成されるのを無くすることがきるから、エッチング処理工程に要する時間を短縮できるのである。
【図面の簡単な説明】
【００４３】
【図１】チップ抵抗器を示す斜視図である。
【図２】図１のII−II視拡大断面図である。
【図３】前記チップ抵抗器の製造に使用する素材板を示す斜視図である。
【図４】図３のIV−IV視拡大断面図である。
【図５】従来の製造方法における第１の工程を示す断面図である。
【図６】従来の製造方法における第２の工程を示す断面図である。
【図７】従来の製造方法における第３の工程を示す断面図である。
【図８】従来の製造方法における第４の工程を示す断面図である。
【図９】従来の製造方法における第５の工程を示す断面図である。
【図１０】本発明の第１の実施の形態における第１の工程を示す断面図である。
【図１１】本発明の第１の実施の形態における第２の工程を示す断面図である。
【図１２】本発明の第１の実施の形態における第３の工程を示す断面図である。
【図１３】本発明の第１の実施の形態における第４の工程を示す断面図である。
【図１４】本発明の第１の実施の形態における第５の工程を示す断面図である。
【図１５】本発明の第２の実施の形態における第１の工程を示す断面図である。
【図１６】本発明の第２の実施の形態における第２の工程を示す断面図である。
【図１７】本発明の第２の実施の形態における第３の工程を示す断面図である。
【図１８】本発明の第２の実施の形態における第４の工程を示す断面図である。
【図１９】本発明の第２の実施の形態における第５の工程を示す断面図である。
【図２０】本発明の第２の実施の形態における第６の工程を示す断面図である。
【図２１】本発明の第２の実施の形態における第７の工程を示す断面図である。
【図２２】本発明の第２の実施の形態における第８の工程を示す断面図である。
【符号の説明】
【００４４】
１                    チップ基板
２                    抵抗体
Ａ                    素材板
Ａ１                  縦スリット溝
Ａ２                  横スリット溝
Ｂ                    導体膜
Ｅ                    レジスト膜
Ｅ１                  抜き孔
Ｆ                    ホォトマスク
Ｇ                    詰め材としてのレジスト膜
Ｇ１                  抜き孔
Ｈ                    ホォトマスク
Ｊ                    レジスト膜
Ｋ                    ホォトマスク
【図１】
2005223273.tif 000003
【図２】
2005223273.tif 000004
【図３】
2005223273.tif 000005
【図４】
2005223273.tif 000006
【図５】
2005223273.tif 000007
【図６】
2005223273.tif 000008
【図７】
2005223273.tif 000009
【図８】
2005223273.tif 000010
【図９】
2005223273.tif 000011
【図１０】
2005223273.tif 000012
【図１１】
2005223273.tif 000013
【図１２】
2005223273.tif 000014
【図１３】
2005223273.tif 000015
【図１４】
2005223273.tif 000016
【図１５】
2005223273.tif 000017
【図１６】
2005223273.tif 000018
【図１７】
2005223273.tif 000019
【図１８】
2005223273.tif 000020
【図１９】
2005223273.tif 000021
【図２０】
2005223273.tif 000022
【図２１】
2005223273.tif 000023
【図２２】
2005223273.tif 000024