(57)【要約】【課題】  発光素子の寿命を延ばし、ショート個所を焼ききるために、一定期間ごとに発光素子に逆方向の発光素子駆動電圧を印加することが可能な表示装置を提供することを課題とする。【解決手段】  発光素子に順方向の電流を供給するための経路の他に、該発光素子に逆方向の電流を供給するための経路を別途設ける。そして、前者の経路に駆動用トランジスタを設け、後者の経路に別途トランジスタ（交流用トランジスタ）を設け、これら２つのトランジスタで前者と後者の経路の切り替えを制御する。そして交流用トランジスタは、駆動用トランジスタよりもチャネル長Ｌとチャネル幅Ｗの比Ｌ/Ｗが小さいトランジスタを用いる。上記構成により、発光素子に逆方向の発光素子駆動電圧を印加した際に、発光素子を流れる電流を追加した交流用トランジスタに流すことができる。【選択図】  図１
2005202371.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
前記発光素子に順方向の電流を供給するための第１の経路と、
前記発光素子に逆方向の電流を供給するための第２の経路とを有し、
前記第１の経路に駆動用トランジスタを有し、
前記第２の経路に交流用トランジスタを有し、
前記駆動用トランジスタと前記交流用トランジスタとを用い、前記第１の経路と前記第２の経路の切り替えを制御することを特徴とする表示装置。
【請求項２】
発光素子と、
前記発光素子に流れる順方向の電流値を制御する駆動用トランジスタと、
映像信号の入力を制御するスイッチング用トランジスタと、
前記発光素子に逆方向に流れる電流を制御する交流用トランジスタとを画素に有することを特徴とする表示装置。
【請求項３】
発光素子と、
前記発光素子に流れる順方向の電流値を制御する駆動用トランジスタと、
映像信号の入力を制御するスイッチング用トランジスタと、
前記発光素子に逆方向に流れる電流を制御する交流用トランジスタとを画素に有し、
前記発光素子は画素電極と対向電極を有し、
前記スイッチング用トランジスタのゲート電極はゲート信号線に接続され、
前記スイッチング用トランジスタのソース電極もしくはドレイン電極の一方は前記映像信号が流れるソース信号線に接続され、他方は前記駆動用トランジスタのゲート電極に接続され、
前記駆動用トランジスタのソース電極もしくはドレイン電極の一方は電源線に接続され、他方は前記発光素子の前記画素電極に接続され、
前記交流用トランジスタのゲート電極は前記電源線に接続され、
前記交流用トランジスタのソース電極もしくはドレイン電極の一方は前記画素電極に接続され、他方は電流引き込み線に接続され、
前記駆動用トランジスタと前記交流用トランジスタの極性が同じであり、
前記駆動用トランジスタは飽和領域で動作し、
前記交流用トランジスタは線形領域で動作することを特徴とする表示装置。
【請求項４】
発光素子と、
前記発光素子に流れる順方向の電流値を制御する駆動用トランジスタと、
映像信号の入力を制御するスイッチング用トランジスタと、
前記発光素子に逆方向に流れる電流を制御する交流用トランジスタとを画素に有し、
前記発光素子は画素電極と対向電極を有し、
前記スイッチング用トランジスタのゲート電極はゲート信号線に接続され、
前記スイッチング用トランジスタのソース電極もしくはドレイン電極の一方は前記映像信号が流れるソース信号線に接続され、他方は前記駆動用トランジスタのゲート電極に接続され、
前記駆動用トランジスタのソース電極もしくはドレイン電極の一方は電源線に接続され、他方は前記発光素子の前記画素電極に接続され、
前記交流用トランジスタのゲート電極は前記電源線に接続され、
前記交流用トランジスタのソース電極もしくはドレイン電極の一方は前記画素電極に接続され、他方は前記電源線に接続され、
前記駆動用トランジスタと前記交流用トランジスタの極性が同じであり、
前記駆動用トランジスタは飽和領域で動作し、
前記交流用トランジスタは線形領域で動作することを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記発光素子に順方向に電圧を印加する際に前記発光素子に流れる電流は、前記駆動用トランジスタのソース電極・ドレイン電極間を流れ、
前記発光素子に逆方向に電圧を印加する際に前記発光素子に流れる電流は、前記交流用トランジスタのソース電極・ドレイン電極間を流れることを特徴とする表示装置。
【請求項６】
請求項３乃至請求項５のいずれか一項において、
前記電源線の電位を固定電位とし、前記対向電極の電位を前記発光素子に流す電流の向きに応じて変化させることを特徴とした表示装置。
【請求項７】
請求項１乃至請求項６のいずれか１項において、
前記駆動用トランジスタはそのチャネル幅に対するチャネル長の比が５以上であることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか１項において、
前記交流用トランジスタはそのチャネル長がチャネル幅と同じかそれより短いことを特徴とする表示装置。
【請求項９】
請求項１乃至請求項８のいずれか１項において、
前記表示装置を用いた電子機器。
【請求項１０】
発光素子と、
スイッチング用トランジスタと、
前記発光素子に順方向の電流を供給するための第１の経路と、
前記発光素子に逆方向の電流を供給するための第２の経路とを有し、
前記第１の経路に駆動用トランジスタを有し、
前記第２の経路に交流用トランジスタを有し、
前記駆動用トランジスタと前記交流用トランジスタとを用い、前記第１の経路と前記第２の経路の切り替えを制御する手段を有し、
１フレーム期間は複数のサブフレーム期間を含み、
前記複数のサブフレーム期間に書き込み期間と表示期間を設け、
前記書き込み期間中に、前記スイッチング用トランジスタ及び前記駆動用トランジスタを用いて前記発光素子の点灯もしくは非点灯を設定し、かつ前記交流用トランジスタを用いて前記発光素子に逆方向に電流を流し、
前記表示期間中に、前記書き込み期間中に前記発光素子に行なった設定を実行し、
前記発光素子が発光した期間の和を制御することにより階調表示を行なうことを特徴とした表示装置の駆動方法。
【請求項１１】
発光素子と、
スイッチング用トランジスタと、
前記発光素子に順方向の電流を供給するための第１の経路と、
前記発光素子に逆方向の電流を供給するための第２の経路とを有し、
前記第１の経路に駆動用トランジスタを有し、
前記第２の経路に交流用トランジスタを有し、
前記駆動用トランジスタと前記交流用トランジスタとを用い、前記第１の経路と前記第２の経路の切り替えを制御する手段を有し、
１フレーム期間は複数のサブフレーム期間と複数の逆方向バイアス期間を含み、
前記複数のサブフレーム期間に書き込み期間と表示期間を設け、
前記書き込み期間中に、前記スイッチング用トランジスタ及び前記駆動用トランジスタを用いて前記発光素子の点灯もしくは非点灯を設定し、
前記表示期間中に、前記書き込み期間中に前記発光素子に行なった設定を実行し、
前記逆方向バイアス期間に前記交流用トランジスタを用いて前記発光素子に逆方向に電流を流し、
前記発光素子が発光した期間の和を制御することにより階調表示を行なうことを特徴とした表示装置の駆動方法。
【請求項１２】
発光素子と、
スイッチング用トランジスタと、
前記発光素子に順方向の電流を供給するための第１の経路と、
前記発光素子に逆方向の電流を供給するための第２の経路とを有し、
前記第１の経路に駆動用トランジスタを有し、
前記第２の経路に交流用トランジスタを有し、
前記駆動用トランジスタと前記交流用トランジスタとを用い、前記第１の経路と前記第２の経路の切り替えを制御する手段を有し、
１フレーム期間は複数のサブフレーム期間と単数の逆方向バイアス期間を含み、
前記複数のサブフレーム期間に書き込み期間と表示期間を設け、
前記書き込み期間中に、前記スイッチング用トランジスタ及び前記駆動用トランジスタを用いて前記発光素子の点灯もしくは非点灯を設定し、
前記表示期間中に、前記書き込み期間中に前記発光素子に行なった設定を実行し、
前記逆方向バイアス期間に前記交流用トランジスタを用いて前記発光素子に逆方向に電流を流し、
前記発光素子が発光した期間の和を制御することにより階調表示を行なうことを特徴とした表示装置の駆動方法。
【請求項１３】
発光素子と、
スイッチング用トランジスタと、
前記発光素子に順方向の電流を供給するための第１の経路と、
前記発光素子に逆方向の電流を供給するための第２の経路とを有し、
前記第１の経路に駆動用トランジスタを有し、
前記第２の経路に交流用トランジスタを有し、
前記駆動用トランジスタと前記交流用トランジスタとを用い、前記第１の経路と前記第２の経路の切り替えを制御する手段を有し、
１フレーム期間は順方向バイアス期間と逆方向バイアス期間を含み、
前記順方向バイアス期間中に、前記スイッチング用トランジスタ及び前記駆動用トランジスタを用いて、前記発光素子に順方向に電流を流し、かつ前記発光素子を前記発光素子に流れる電流値に応じた輝度で発光させ、
前記逆方向バイアス期間に、前記発光素子に前記交流用トランジスタを用いて逆方向に電流を流すことを特徴とした表示装置の駆動方法。
【請求項１４】
請求項１０乃至請求項１３のいずれか１項において、
前記発光素子は画素電極と対向電極を有し、
前記スイッチング用トランジスタのゲート電極はゲート信号線に接続され、
前記スイッチング用トランジスタのソース電極もしくはドレイン電極の一方は映像信号が流れるソース信号線に接続され、他方は前記駆動用トランジスタのゲート電極に接続され、
前記駆動用トランジスタのソース電極もしくはドレイン電極の一方は電源線に接続され、他方は前記発光素子の前記画素電極に接続され、
前記交流用トランジスタのゲート電極は前記電源線に接続され、
前記交流用トランジスタのソース電極もしくはドレイン電極の一方は前記画素電極に接続され、他方は前記電源線に接続され、
前記電源線の電位を固定電位とし、前記対向電極の電位を前記発光素子に流す電流の向きに応じて変化させることを特徴とした表示装置の駆動方法。
【請求項１５】
請求項１０乃至請求項１４のいずれか１項において、
前記表示装置の駆動方法を用いた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号を入力して、画像を表示する表示装置に関する。特に、発光素子を有する表示装置に関する。また、表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
発光素子を画素毎に配置し、それらの発光素子の発光を制御することによって、画像を表示する表示装置について以下に説明する。表示装置は、ディスプレイと、ディスプレイに信号を入力する周辺回路によって構成されている。図１６に、ディスプレイの画素部の構成を示す。
【０００３】
画素部１６０３には、ソース信号線Ｓ１〜Ｓｘ、ゲート信号線Ｇ１〜Ｇｙ、電源線Ｖ１〜Ｖｘが配置され、ｘ（ｘは自然数）列ｙ（ｙは自然数）行の画素が配置されている。各画素１７００は、スイッチング用トランジスタ１７０１と、駆動用トランジスタ１７０２と、保持容量１７０３と、発光素子１７０４をそれぞれ有している。
【０００４】
図１７に、図１６で示した画素部１６０３の１つの画素を拡大して示す。
【０００５】
画素は、ソース信号線Ｓ１〜Ｓｘのうちの１本Ｓと、ゲート信号線Ｇ１〜Ｇｙのうちの１本Ｇと、電源線Ｖ１〜Ｖｘのうちの１本Ｖと、スイッチング用トランジスタ１７０１と、駆動用トランジスタ１７０２と、保持容量１７０３と、発光素子１７０４とによって構成されている。
【０００６】
スイッチング用トランジスタ１７０１のゲート電極は、ゲート信号線Ｇに接続され、スイッチング用トランジスタ１７０１のソース電極もしくはドレイン電極は、一方はソース信号線Ｓに接続され、もう一方は、駆動用トランジスタ１７０２のゲート電極と、保持容量１７０３の一方の電極に接続されている。駆動用トランジスタ１７０２のソース電極もしくはドレイン電極は、一方は、電源線Ｖに接続され、もう一方は、発光素子１７０４の陽極もしくは陰極に接続されている。保持容量１７０３の２つの電極のうち、駆動用トランジスタ１７０２及びスイッチング用トランジスタ１７０１に接続されていない側は、電源線Ｖに接続されている。
【０００７】
上記構成の画素において、発光素子１７０４を発光させる際の動作を以下に説明する。
【０００８】
ゲート信号線Ｇに信号が入力されて、スイッチング用トランジスタ１７０１がオンの状態となる。オンの状態となったスイッチング用トランジスタ１７０１のソース電極・ドレイン電極間を介して、ソース信号線Ｓより駆動用トランジスタ１７０２のゲート電極に信号が入力される。また、保持容量１７０３にソース信号線Ｓの電位が保持される。駆動用トランジスタ１７０２のゲート電極に入力された信号によって、駆動用トランジスタ１７０２がオンの状態となる。このとき、駆動用トランジスタ１７０２のゲート電極の電位と、電源線Ｖの電位との差によって、駆動用トランジスタ１７０２のソース電極・ドレイン電極間に流れる電流値が決定される。駆動用トランジスタ１７０２のソース電極・ドレイン電極間に流れる電流が発光素子１７０４の画素電極を介して発光素子１７０４に流れることで、発光素子１７０４は発光する。
【０００９】
このとき、発光素子１７０４に流れる電流値は、発光素子１７０４の劣化の影響を受けずに常に一定である必要がある。発光素子１７０４に流れる電流値は、駆動用トランジスタ１７０２のソース電極・ドレイン電極間の電位差によらず一定とするため、駆動用トランジスタ１７０２を飽和領域で動作させるように設計することが望ましい。
【００１０】
このように、従来ディスプレイの発光素子には常に順方向の発光素子駆動電圧が印加されていた。
【００１１】
しかし、発光素子に一定時間ごとに逆方向の発光素子駆動電圧を印加することによって、発光素子の電流−電圧特性の劣化が改善されることが見出されている（非特許文献１参照）。
【００１２】
【非特許文献１】「テツオ  ツツイ、外３名、ジャパニーズ  ジャーナル  オブ  アプライド  フィジックス、ｖｏｌ．３７、Ｌ１４０６−Ｌ１４０８（１９９８）、Ｐａｒｔ２、Ｎｏ．１１Ｂ」
【発明の開示】
【発明が解決しようとする課題】
【００１３】
また画素電極と対向電極が短絡してしまい、画素に発光しない領域が形成されてしまう初期不良がある。短絡は、発光素子の形成前に異物（ゴミ）が付着することによって起こる場合と、陽極の形成時に、該陽極に微細な突起が生じてしまったために電界発光層にピンホールが生じて起こる場合と、電界発光層の膜厚が薄いために電界発光層が均一に成膜されずにピンホールが生じて起きる場合などがある。このような初期不良が発生した画素では、信号に応じた点灯及び非点灯が行われず、電流のほとんどすべてが短絡部を流れて素子全体が消光する現象が生じたり、特定の画素が点灯又は非点灯しない現象が生じたりして、画像の表示が良好に行われない。
【００１４】
また上述の初期不良とは別に、時間の経過に伴って、新たに発生した陽極と陰極の短絡に起因する進行性不良が生じることがある。時間の経過に伴って新たに発生した陽極と陰極の短絡は、陽極の形成時に生じた微細な突起により発生する。つまり、一対の電極間に電界発光層が挟まれた積層体には、潜在的な短絡箇所が存在しており、時間の経過に伴って該短絡箇所が露顕するのである。また進行性不良は、陽極と陰極の短絡の他に、電界発光層と陰極の間の微少な空隙が、時間と共に広がることで、電界発光層と陰極の間の接触不良を引き起こすことにより生じるとも言われている。
【００１５】
上記初期不良は、発光素子に逆方向の発光素子駆動電圧を印加し、短絡個所を炭化または酸化することで絶縁化し、更に進行するのを抑えることができる。また、上記進行性不良は、発光素子に逆方向の発光素子駆動電圧を印加し、短絡個所を炭化または酸化することで絶縁化したり、電界発光層と陰極の間の空隙の広がりを抑制したりすることで、その発生及び進行を抑えることが可能である。
【００１６】
しかし、短絡個所を絶縁化するためには、短絡個所を絶縁化するのに十分な大電流を流す必要がある。通常短絡個所に絶縁化するのに十分な電流の値は、発光素子を発光させるために順方向に流れる電流値よりもはるかに大きい。図１６及び図１７の画素構成において、発光素子１７０４に流れる電流値は、順方向・逆方向であっても駆動用トランジスタ１７０２によって制御される。駆動用トランジスタ１７０２を飽和領域で動作させた際にソース電極・ドレイン電極間に流れる電流値を、発光素子１７０４に順方向に流れる電流値として設計すると、発光素子１７０４に逆方向の発光素子駆動電圧を印加した際、駆動用トランジスタ１７０２は短絡個所に絶縁化するのに十分な電流を流すことができない。
【００１７】
そこで、本発明は発光素子の寿命を延ばし、短絡個所を絶縁化するために、一定期間ごとに発光素子に逆方向の発光素子駆動電圧を印加することが可能な表示装置を提供することを課題とする。
【課題を解決するための手段】
【００１８】
本発明の表示装置では、発光素子に順方向の電流を供給するための経路の他に、該発光素子に逆方向の電流を供給するための経路を別途設ける。そして、前者の経路に駆動用トランジスタを設け、後者の経路に別途トランジスタ（交流用トランジスタ）を設け、これら２つのトランジスタで前者と後者の経路の切り替えを制御する。そして交流用トランジスタは、駆動用トランジスタよりもチャネル長Ｌとチャネル幅Ｗの比Ｌ／Ｗが小さいトランジスタを用いる。上記構成により、発光素子に逆方向の発光素子駆動電圧を印加した際に、発光素子を流れる電流が追加した交流用トランジスタに流すことができる。
【００１９】
具体的に本発明では、駆動用トランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｌ／Ｗを、交流用トランジスタのＬ／Ｗよりも大きくし、駆動用トランジスタを飽和領域で、交流用トランジスタを線形領域で動作させる。具体的に駆動用トランジスタでは、ＬをＷより大きくし、より望ましくは５／１以上とする。また交流用トランジスタでは、ＬがＷと同じかそれより短くなるようにする。これにより、画素内の発光素子に順方向の発光素子駆動電圧を印加した際に発光素子に流れる電流値よりも、発光素子に逆方向の発光素子駆動電圧を印加した際に発光素子に逆方向に流れる電流値を大きくすることができる。
【００２０】
本発明の表示装置は、発光素子と、発光素子に順方向の電流を供給するための第１の経路と、発光素子に逆方向の電流を供給するための第２の経路とを有し、第１の経路に駆動用トランジスタを有し、第２の経路に交流用トランジスタを有し、駆動用トランジスタと交流用トランジスタとを用い、第１の経路と第２の経路の切り替えを制御することを特徴としている。
【００２１】
本発明の表示装置は、発光素子と、発光素子に流れる順方向の電流値を制御する駆動用トランジスタと、映像信号の入力を制御するスイッチング用トランジスタと、発光素子に逆方向に流れる電流を制御する交流用トランジスタとを画素に有することを特徴としている。
【００２２】
本発明の表示装置は、発光素子と、発光素子に流れる順方向の電流値を制御する駆動用トランジスタと、映像信号の入力を制御するスイッチング用トランジスタと、発光素子に逆方向に流れる電流を制御する交流用トランジスタとを画素に有し、発光素子は画素電極と対向電極を有し、スイッチング用トランジスタのゲート電極はゲート信号線に接続され、スイッチング用トランジスタのソース電極もしくはドレイン電極は一方を映像信号が流れるソース信号線に接続され、他方を前記駆動用トランジスタのゲート電極に接続され、駆動用トランジスタのソース電極もしくはドレイン電極は、一方を電源線に接続され、他方を発光素子の画素電極に接続され、交流用トランジスタのゲート電極は電源線に接続され、交流用トランジスタのソース電極もしくはドレイン電極は、一方を画素電極に接続され、他方を電流引き込み線に接続され、駆動用トランジスタと交流用トランジスタの極性が同じであり、駆動用トランジスタは飽和領域で動作し、交流用トランジスタは線形領域で動作することを特徴としている。
【００２３】
本発明の表示装置は、発光素子と、発光素子に流れる順方向の電流値を制御する駆動用トランジスタと、映像信号の入力を制御するスイッチング用トランジスタと、発光素子に逆方向に流れる電流を制御する交流用トランジスタとを画素に有し、発光素子は画素電極と対向電極を有し、スイッチング用トランジスタのゲート電極はゲート信号線に接続され、スイッチング用トランジスタのソース電極もしくはドレイン電極は一方を映像信号が流れるソース信号線に接続され、他方を駆動用トランジスタのゲート電極に接続され、駆動用トランジスタのソース電極もしくはドレイン電極は、一方を電源線に接続され、他方を発光素子の画素電極に接続され、交流用トランジスタのゲート電極は電源線に接続され、交流用トランジスタのソース電極もしくはドレイン電極は、一方を画素電極に接続され、他方を電源線に接続され、駆動用トランジスタと交流用トランジスタの極性が同じであり、駆動用トランジスタは飽和領域で動作し、交流用トランジスタは線形領域で動作することを特徴としている。
【００２４】
本発明の表示装置の駆動方法は、１フレーム期間を複数のサブフレーム期間に分割し、複数のサブフレーム期間の各々に書き込み期間と表示期間を設け、書き込み期間中に、スイッチング用トランジスタ及び駆動用トランジスタを用いて発光素子の点灯もしくは非点灯を設定し、かつ発光素子に逆方向に電流を流し、表示期間中に、書き込み期間中に発光素子に行なった設定を実行し、発光素子が発光した期間の和を制御することにより階調表示を行なうことを特徴としている。
【００２５】
本発明の表示装置の駆動方法は、１フレーム期間を複数のサブフレーム期間と複数の逆方向バイアス期間に分割し、複数のサブフレーム期間の各々に書き込み期間と表示期間を設け、書き込み期間中に、スイッチング用トランジスタ及び駆動用トランジスタを用いて発光素子の点灯もしくは非点灯を設定し、表示期間中に、書き込み期間中に発光素子に行なった設定を実行し、逆方向バイアス期間に発光素子に逆方向に電流を流し、発光素子が発光した期間の和を制御することにより階調表示を行なうことを特徴としている。
【００２６】
本発明の表示装置の駆動方法は、１フレーム期間を複数のサブフレーム期間と単数の逆方向バイアス期間に分割し、複数のサブフレーム期間の各々に書き込み期間と表示期間を設け、書き込み期間中に、スイッチング用トランジスタ及び駆動用トランジスタを用いて発光素子の点灯もしくは非点灯を設定し、表示期間中に、書き込み期間中に発光素子に行なった設定を実行し、逆方向バイアス期間に発光素子に逆方向に電流を流し、発光素子が発光した期間の和を制御することにより階調表示を行なうことを特徴としている。
【００２７】
本発明の表示装置の駆動方法は、１フレーム期間を順方向バイアス期間と逆方向バイアス期間に分割し、順方向バイアス期間中に、スイッチング用トランジスタ及び駆動用トランジスタを用いて、発光素子に順方向に電流を流し、かつ、発光素子を発光素子に流れる電流値に応じた輝度で発光させ、逆方向バイアス期間に、発光素子に逆方向に電流を流すことを特徴としている。
【発明の効果】
【００２８】
上記構成によって、発光素子に順方向の発光素子駆動電圧を印加する際には、発光素子に一定の電流を流すことが可能であり、発光素子に逆方向の発光素子駆動電圧を印加する際には、短絡個所を絶縁化するのに十分な電流を短絡個所に流すことができ、かつ発光素子の寿命を延ばすことが可能である。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施されることが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば用意に理解される。
【００３０】
（実施の形態１）
本発明の一実施形態を図１に示す。
【００３１】
図１に、本発明の発光装置が有する画素の一実施形態を示す。図１に示す画素は、発光素子１０４と、映像信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ（スイッチング用トランジスタ）１０１と、発光素子１０４に流れる電流値を制御する駆動用トランジスタ１０２と、発光素子１０４に逆方向の発光素子駆動電圧を印加した際に発光素子１０４に流れる電流を流す交流用トランジスタ１０３とを有している。さらに本実施の形態のように、映像信号の電位を保持するための容量素子１０５を画素に設けても良い。
【００３２】
ここで本明細書中では、発光素子は、電界が生じると発光する電界発光層を、陽極及び陰極で挟んだ構造を有する素子（ＯＬＥＤ素子）を示すものとして説明するが、これに限定されない。
【００３３】
また、本明細書中において、発光素子とは、一重項励起子から基底状態に遷移する際の発光（蛍光）を利用するものと、三重項励起子から基底状態に遷移する際の発光（燐光）を利用するものの両方を示すものとして説明する。
【００３４】
電界発光層としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が挙げられる。発光素子は、基本的に、陽極／発光層／陰極の順に積み重ねた構造で示されるが、この他に、陽極／正孔注入層／発光層／電子注入層／陰極の順に積み重ねた構造や、陽極／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／陰極の順に積み重ねた構造などがある。
【００３５】
なお、電界発光層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が、明確に区別された積層構造を有するものに限定されない。つまり、電界発光層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混合した層を有する構造であってもよい。
【００３６】
また、無機物が混合されていてもよい。
【００３７】
また、ＯＬＥＤ素子の電界発光層としては、低分子材料、高分子材料、中分子材料のいずれの材料であってもよい。
【００３８】
なお、本明細書中において、中分子材料とは、分子数が２０以下または連鎖する分子の長さが１０μｍ以下で、昇華性を有さないものとする。
【００３９】
駆動用トランジスタ１０２及び交流用トランジスタ１０３は同じ極性を有する。
【００４０】
スイッチング用トランジスタ１０１のゲート電極は、ゲート信号線Ｇに接続されている。スイッチング用トランジスタ１０１のソース電極もしくはドレイン電極は、一方がソース信号線Ｓに、もう一方が駆動用トランジスタ１０２のゲート電極に接続されている。そして駆動用トランジスタ１０２は、電源線Ｖから供給される電流が、駆動用トランジスタ１０２のドレイン電流として発光素子１０４に供給されるように、電源線Ｖ、発光素子１０４と接続されている。本実施の形態では、交流用トランジスタ１０３のゲート電極が電源線Ｖに接続され、ソース電極もしくはドレイン電極は、一方が電流引き込み線Ｗに接続され、もう一方が発光素子１０４の画素電極に接続される。
【００４１】
本明細書中では、駆動用トランジスタ１０２のソース電極もしくはドレイン電極が、発光素子１０４の陽極と接続されている場合、発光素子１０４の陽極を画素電極と呼び、陰極を対向電極と呼ぶ。一方、駆動用トランジスタ１０２のソース電極もしくはドレイン電極が、発光素子１０４の陰極と接続されている場合、発光素子１０４の陰極を画素電極と呼び、陽極を対向電極と呼ぶ。
【００４２】
図１のように、陽極が駆動用トランジスタ１０２と接続している場合、陽極が画素電極、陰極が対向電極となる。
【００４３】
容量素子１０５が有する２つの電極は、一方は電源線Ｖに接続されており、もう一方は駆動用トランジスタ１０２のゲート電極に接続されている。容量素子１０５はスイッチング用トランジスタ１０１が非選択状態（オフの状態）にある時、容量素子１０５の電極間の電位差を保持するために設けられている。なお図１では容量素子１０５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子１０５を設けない構成にしても良い。
【００４４】
図１では駆動用トランジスタ１０２および交流用トランジスタ１０３をｐチャネル型トランジスタとし、駆動用トランジスタ１０２のドレイン電極と発光素子１０４の陽極とを接続した。逆に駆動用トランジスタ１０２および交流用トランジスタ１０３をｎチャネル型トランジスタとするならば、駆動用トランジスタ１０２のソース電極と発光素子１０４の陰極とを接続する。この場合、発光素子１０４の陰極が画素電極、陽極が対向電極となる。
【００４５】
さらに本実施の形態では、駆動用トランジスタ１０２のＬ／Ｗを、交流用トランジスタ１０３のＬ／Ｗよりも大きくし、駆動用トランジスタ１０２を飽和領域で、交流用トランジスタ１０３を線形領域で動作させる。具体的に駆動用トランジスタ１０２では、ＬをＷより大きくし、より望ましくは５／１以上とする。また交流用トランジスタ１０３では、ＬがＷと同じかそれより短くなるようにする。
【００４６】
次に、図１に示した画素を用いてデジタル時間階調方式で駆動する方法について、図２のタイミングチャートを用いて説明する。
【００４７】
図２において、１フレームは複数のサブフレームによって構成され、１サブフレームは書き込み期間、表示期間から構成される。なお、図２においては、４ビットのデジタル映像信号を用いて階調を表現する場合の例を示す。
【００４８】
まず書き込み期間において、ゲート信号線Ｇが選択されると、ゲート信号線Ｇにゲート電極が接続されているスイッチング用トランジスタ１０１がオンの状態になる。そして、ソース信号線Ｓに入力されたデジタル映像信号が、スイッチング用トランジスタ１０１を介して駆動用トランジスタ１０２のゲート電極に入力され、容量素子１０５によってその電位が保持される。
【００４９】
なお本明細書中では、トランジスタがオンの状態とは、そのゲート電圧によって、ソース電極・ドレイン電極間が導通状態であることを示すとする。また、トランジスタがオフの状態とは、そのゲート電圧によって、ソース電極・ドレイン電極間が、非導通状態であることを示すとする。
【００５０】
また各画素の発光素子１０４には逆方向の発光素子駆動電圧が印加される。すなわち、電源線Ｖの電位は一定のままで、発光素子１０４の対向電極の電位のみ変化させる。そのため発光素子１０４は発光せず、発光素子１０４に流れる逆方向バイアス電流はオンの状態である交流用トランジスタ１０３のソース電極・ドレイン電極間を通じて電流引き込み線Ｗに流れる。このとき電流引き込み線Ｗの電位は、発光素子１０４に流れる逆方向バイアス電流が駆動用トランジスタ１０２に流れないような電位とする。
【００５１】
なお本明細書中では、発光素子に順方向の発光素子駆動電圧を印加するとは、発光素子の陽極の電位が陰極の電位よりも高い電位の状態にすることをいい、このとき発光素子には順方向バイアス電流が流れ、発光する。また発光素子に逆方向の発光素子駆動電圧を印加するとは、発光素子の陰極の電位が陽極の電位よりも高い電位の状態にすることをいい、発光素子には逆方向バイアス電流が流れるが、発光はしない。
【００５２】
表示期間では、ゲート信号線Ｇの電位を制御することでスイッチング用トランジスタ１０１をオフの状態にし、書き込み期間において書き込まれたデジタル映像信号の電位を容量素子１０５によって保持する。全画素に含まれる発光素子１０４の対向電極の電位を変化させることで、全画素の発光素子１０４には順方向の発光素子駆動電圧が印加される。これにより、書き込み期間において、容量素子１０５に保持された電位によって駆動用トランジスタ１０２がオンの状態となる場合、発光素子１０４へ電流が流れ、発光素子１０４は発光する。逆に、駆動用トランジスタ１０２がオフの状態になる場合、発光素子１０４への電流の供給は行なわれない。
【００５３】
上記動作を全てのサブフレーム期間ＳＦ１〜ＳＦ４について繰り返し、１フレーム期間Ｆ１が終了する。ここで、サブフレーム期間ＳＦ１〜ＳＦ４の表示期間Ｔｓ１〜Ｔｓ４の長さを適宜設定し、１フレーム期間Ｆ１あたりで、発光素子１０４が発光したサブフレーム期間ＳＦ１〜ＳＦ４の表示期間の累計によって階調を表現する。つまり、１フレーム期間Ｆ１中の点灯時間の総和をもって階調を表現する。
【００５４】
また図３のように、１フレーム期間の中に逆方向の発光素子駆動電圧を印加する期間（逆方向バイアス期間）ＢＦを設け、書き込み期間において、発光素子駆動電圧を０Ｖとしてもよい。なお、図３においては、４ビットのデジタル映像信号を用いて階調を表現する場合の例を示している。
【００５５】
なお、ひとつのサブフレーム期間をさらに複数のサブフレーム期間で構成し、１フレーム内に連続させずに配置してもよい。
【００５６】
また図１の画素をアナログ方式で駆動させる場合、図４のように、１フレーム期間の中に発光素子に順方向の極性の発光素子駆動電圧を印加する期間、すなわち順方向バイアス期間ＦＦと、逆方向の発光素子駆動電圧を印加する期間、すなわち逆方向バイアス期間ＢＦを設ければよい。なお、順方向バイアス期間ＦＦにおいて各画素にアナログ映像信号を書き込み、発光素子１０４を発光させればよい。
【００５７】
本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良いし、多結晶シリコン、アモルファスシリコンもしくは微結晶半導体（セミアモルファス半導体を含む）を用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【００５８】
なお、セミアモルファス半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶粒を含んでいる。ラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしている。Ｘ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。
【００５９】
セミアモルファス半導体膜は、珪化物気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪化物気体としては、ＳｉＨ4、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることが可能である。またＧｅＦ4を混合させても良い。この珪化物気体をＨ2、又は、Ｈ2とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は２〜１０００倍の範囲、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚ、基板加熱温度は３００℃以下でよく、好ましくは１００〜２５０℃、膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０20ｃｍ-1以下とすることが望ましく、特に、酸素濃度は５×１０19／ｃｍ3以下、好ましくは１×１０19／ｃｍ3以下とする。トランジスタにしたときのμ＝１〜１０ｃｍ2／Ｖｓｅｃである。
【００６０】
上記構成によって、発光素子に順方向の発光素子駆動電圧を印加する際には、発光素子に一定の電流を流すことが可能であり、発光素子に逆方向の発光素子駆動電圧を印加する際には、短絡個所を絶縁化するのに十分な電流を短絡個所に流すことができ、かつ発光素子の寿命を延ばすことが可能である。
【００６１】
（実施の形態２）
本実施の形態では、本発明の発光装置が有する画素の、図１とは異なる形態について説明する。
【００６２】
図５に示す画素は、発光素子５０４と、スイッチング用トランジスタ５０１と、駆動用トランジスタ５０２と、交流用トランジスタ５０３とを有している。上記素子に加えて容量素子５０５を画素に設けても良い。
【００６３】
駆動用トランジスタ５０２及び交流用トランジスタ５０３は同じ極性を有する。
【００６４】
さらに本実施の形態では、駆動用トランジスタ５０２のＬ／Ｗを、交流用トランジスタ５０３のＬ／Ｗよりも大きくし、駆動用トランジスタ５０２を飽和領域で、交流用トランジスタ５０３を線形領域で動作させる。具体的に駆動用トランジスタ５０２では、ＬをＷより大きくし、より望ましくは５／１以上とする。また交流用トランジスタ５０３では、ＬがＷと同じかそれより短くなるようにする。
【００６５】
また図５ではスイッチング用トランジスタ５０１をｎチャネル型トランジスタ，駆動用トランジスタ５０２及び交流用トランジスタ５０３をｐチャネル型トランジスタとしたが、スイッチング用トランジスタ５０１、駆動用トランジスタ５０２及び交流用トランジスタ５０３は、ｐチャネル型トランジスタでもｎチャネル型トランジスタでも構わない。
【００６６】
スイッチング用トランジスタ５０１のゲート電極は、ゲート信号線Ｇに接続されている。スイッチング用トランジスタ５０１のソース電極もしくはドレイン電極は、一方がソース信号線Ｓに、もう一方が駆動用トランジスタ５０２のゲート電極に接続されている。そして駆動用トランジスタ５０２は、電源線Ｖから供給される電流が、駆動用トランジスタ５０２のドレイン電流として発光素子５０４に供給されるように、電源線Ｖ、発光素子５０４と接続されている。本実施の形態では、交流用トランジスタ５０３のゲート電極が電源線Ｖに接続され、ソース電極もしくはドレイン電極は、一方が電源線Ｖに接続され、もう一方が発光素子５０４の画素電極に接続される。
【００６７】
発光素子５０４は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図５のように、陽極が駆動用トランジスタ５０２と接続している場合、陽極が画素電極、陰極が対向電極となる。
【００６８】
容量素子５０５が有する２つの電極は、一方は電源線Ｖに接続されており、もう一方は駆動用トランジスタ５０２のゲート電極に接続されている。容量素子５０５はスイッチング用トランジスタ５０１がオフの状態にある時、容量素子５０５の電極間の電位差を保持するために設けられている。なお図５では容量素子５０５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子５０５を設けない構成にしても良い。
【００６９】
図５では駆動用トランジスタ５０２および交流用トランジスタ５０３をｐチャネル型トランジスタとし、駆動用トランジスタ５０２のドレイン電極と発光素子５０４の陽極とを接続した。逆に駆動用トランジスタ５０２および交流用トランジスタ５０３をｎチャネル型トランジスタとするならば、駆動用トランジスタ５０２のソース電極と発光素子５０４の陰極とを接続する。この場合、発光素子５０４の陰極が画素電極、陽極が対向電極となる。
【００７０】
図５に示した画素を用いてデジタル時間階調方式で駆動する場合、実施の形態１と同様、図２または図３のタイミングチャートのように動作させればよい。
【００７１】
また図５の画素をアナログ方式で駆動させる場合、実施の形態１と同様、図４のように、１フレームの中に発光素子に順方向の極性の発光素子駆動電圧を印加する期間、すなわち順方向バイアス期間ＦＦと、逆方向の発光素子駆動電圧を印加する期間、すなわち逆方向バイアス期間ＢＦを設ければよい。なお、順方向バイアス期間ＦＦにおいて各画素にアナログ映像信号を書き込み、発光素子５０４を発光させればよい。
【００７２】
上記構成によって、発光素子に順方向の発光素子駆動電圧を印加する際には、発光素子に一定の電流を流すことが可能であり、発光素子に逆方向の発光素子駆動電圧を印加する際には、短絡個所を絶縁化するのに十分な電流を短絡個所に流すことができ、かつ発光素子の寿命を延ばすことが可能である。
【００７３】
以下に、本発明の実施例について説明する。
【実施例１】
【００７４】
デジタル時間階調方式でディスプレイを駆動するための信号を、ディスプレイのソース信号線駆動回路及びゲート信号線駆動回路に入力する回路について、図６を用いて説明する。
【００７５】
本実施例では、４ビットのデジタル映像信号を表示装置に入力して、画像を表示する表示装置を例に説明する。ただし、本発明は４ビットに限定されるものではない。
【００７６】
信号制御回路６０１にデジタル映像信号が読み込まれ、ディスプレイ６００にデジタル映像信号ＶＤを出力する。
【００７７】
また、本実施例では、信号制御回路６０１においてデジタル映像信号を編集し、ディスプレイに入力する信号に変換したものを、デジタル映像信号ＶＤと呼ぶ。
【００７８】
ディスプレイ６００の、ソース信号線駆動回路６０７及びゲート信号線駆動回路６０８を駆動するための信号および駆動電圧は、ディスプレイコントローラ６０２によって入力されている。
【００７９】
信号制御回路６０１及びディスプレイコントローラ６０２の構成について説明する。
【００８０】
なお、ディスプレイ６００のソース信号線駆動回路６０７は、シフトレジスタ６１０、ＬＡＴ（Ａ）６１１、ＬＡＴ（Ｂ）６１２によって構成される。他に、図示していないが、レベルシフタやバッファ等を設けてもよい。また、本発明はこのような構成に限定するものではない。なお、６０９は画素部である。
【００８１】
信号制御回路６０１は、ＣＰＵ６０４、メモリＡ６０５、メモリＢ６０６及びメモリコントローラ６０３によって構成されている。
【００８２】
信号制御回路６０１に入力されたデジタル映像信号は、メモリコントローラ６０３によって制御され、スイッチを介してメモリＡ６０５に入力される。ここで、メモリＡ６０５は、ディスプレイ６００の全画素分のデジタル映像信号を、記憶可能な容量を有する。メモリＡ６０５に１フレーム期間分の信号が記憶されると、メモリコントローラ６０３によって、各ビットの信号が順に読み出され、デジタル映像信号ＶＤとして、ソース信号線駆動回路６０７に入力される。
【００８３】
メモリＡ６０５に記憶された信号の読み出しが始まると、今度は、メモリＢ６０６にメモリコントローラ６０３を介して次のフレーム期間に対応するデジタル映像信号が入力され、記憶され始める。メモリＢ６０６もメモリＡ６０５と同様に、表示装置の全画素分のデジタル映像信号を記憶可能な容量を有するとする。
【００８４】
このように、信号制御回路６０１は、それぞれ１フレーム期間分ずつのデジタル映像信号を記憶することができるメモリＡ６０５及びメモリＢ６０６を有し、このメモリＡ６０５とメモリＢ６０６とを交互に用いて、デジタル映像信号ＶＤをサンプリングする。
【００８５】
ここでは、２つのメモリＡ６０５及びメモリＢ６０６を、交互に用いて信号を記憶する信号制御回路６０１について示したが、一般に、表示装置は複数フレーム分の情報を記憶することができるメモリを複数有し、これらのメモリを交互に用いることができる。
【００８６】
上記構成の表示装置のブロック図を図７に示す。
【００８７】
表示装置は、信号制御回路６０１と、ディスプレイコントローラ６０２と、ディスプレイ６００とによって構成されている。
【００８８】
ディスプレイコントローラ６０２は、ディスプレイ６００に、スタートパルスＳＰやクロックパルスＣＬＫ、駆動電圧等を供給している。
【００８９】
信号制御回路６０１は、ＣＰＵ６０４と、メモリＡ６０５と、メモリＢ６０６と、メモリコントローラ６０３によって構成されている。
【００９０】
メモリＡ６０５は、デジタル映像信号の第１のビット〜第４のビットの情報をそれぞれ記憶するメモリ６０５＿１〜６０５＿４によって構成されている。同様にメモリＢ６０６も、デジタル映像信号の第１のビット〜第４のビットの情報をそれぞれ記憶するメモリ６０６＿１〜６０６＿４によって構成されている。これらの各ビットに対応するメモリはそれぞれ、１ビット分の信号を、１画面を構成する画素数分記憶可能な数の記憶素子を有している。
【００９１】
一般に、ｎビットのデジタル映像信号を用いて階調を表現することが可能な表示装置において、メモリＡ６０５は、第１のビット〜第ｎのビットの情報をそれぞれ記憶するメモリ６０５＿１〜６０５＿ｎによって構成される。同様に、メモリＢ６０６も、第１のビット〜第ｎのビットの情報をそれぞれ記憶するメモリ６０６＿１〜６０６＿ｎのよって構成される。これらの各ビットに対応するメモリは、それぞれ１ビット分の信号を、１画面を構成する画素数分記憶可能な容量を有している。
【００９２】
ディスプレイコントローラ６０２の構成について、以下に説明する。
【００９３】
図８は、本発明のディスプレイコントローラの構成を示した図である。
【００９４】
ディスプレイコントローラ６０２は、基準クロック発生回路８０１、水平クロック発生回路８０３、垂直クロック発生回路８０４、発光素子用電源制御回路８０５、駆動回路用電源制御回路８０６によって構成されている。
【００９５】
ＣＰＵ６０４から入力されるクロック信号３１は、基準クロック発生回路８０１に入力され、基準クロックを発生する。この基準クロックは、水平クロック発生回路８０３及び垂直クロック発生回路８０４に入力される。
【００９６】
また、水平クロック発生回路８０３には、ＣＰＵ６０４から水平周期を定める、水平周期信号３２が入力され、ソース信号線駆動回路用のクロックパルスＳ＿ＣＬＫ及び、スタートパルスＳ＿ＳＰが出力されている。同様に、垂直クロック発生回路８０４には、ＣＰＵ６０４から垂直周期を定める垂直周期信号３３が入力され、ゲート信号線駆動回路用のクロックパルスＧ＿ＣＬＫ及びスタートパルスＧ＿ＳＰが出力されている。
【００９７】
発光素子用電源制御回路８０５は、発光素子用電源制御信号３４によって制御される。図２のタイミングチャートを用いる場合、発光素子用電源制御回路８０５は発光素子の対向電極の電位（対向電位）を、書き込み期間Ｔａにおいては発光素子に逆方向の発光素子駆動電圧を印加するようにし、表示期間Ｔｓにおいては発光素子に順方向の発光素子駆動電圧を印加するように、制御している。また、図３のタイミングチャートを用いる場合、対向電位を、書き込み期間Ｔａにおいては発光素子に０Ｖの発光素子駆動電圧を印加するようにし、表示期間Ｔｓにおいては発光素子に順方向の発光素子駆動電圧を印加するようにし、逆方向バイアス期間ＢＦにおいては逆方向の発光素子駆動電圧を印加するように制御している。
【００９８】
また、駆動回路用電源制御回路８０６は、各駆動回路に入力される電源電圧を制御する。    
【００９９】
なお、駆動回路用電源制御回路８０６には、公知の構成のものを用いてもよい。
【０１００】
前述した信号制御回路６０１、メモリコントローラ６０３、ＣＰＵ６０４、メモリＡ６０５、メモリＢ６０６、ディスプレイコントローラ６０２は、ディスプレイ６００と一体化するために画素と同一基板上に形成してもよいし、ＬＳＩチップで形成しディスプレイ６００の基板上にＣＯＧで貼り付けても良いし、基板上にＴＡＢをもちいて貼り付けてもよいし、ディスプレイ６００とは別の基板上に形成し、電気配線にて接続しても良い。
【実施例２】
【０１０１】
本実施例では、本発明の表示装置で用いるデジタル時間階調方式用のソース信号線駆動回路の構成例について説明する。ソース信号線駆動回路の構成例を図９に示す。
【０１０２】
ソース信号線駆動回路は、シフトレジスタ９０１と、走査方向切り換え回路、ＬＡＴ（Ａ）９０２及びＬＡＴ（Ｂ）９０３によって構成されている。なお、図９では、シフトレジスタ９０１からの出力の１つに対応する、ＬＡＴ（Ａ）９０２の一部とＬＡＴ（Ｂ）９０３の一部のみを図示するが、シフトレジスタ９０１からの全ての出力に対して、同様の構成のＬＡＴ（Ａ）９０２及びＬＡＴ（Ｂ）９０３が対応する。
【０１０３】
シフトレジスタ９０１は、クロックドインバータ、インバータ、ＮＡＮＤによって構成されている。シフトレジスタ９０１には、ソース信号線駆動回路用スタートパルスＳ＿ＳＰが入力され、ソース信号線駆動回路用クロックパルスＳ＿ＣＬＫとその極性が反転した信号であるソース信号線駆動回路用反転クロックパルスＳ＿ＣＬＫＢによって、クロックドインバータが導通状態、非導通状態と変化することによって、ＮＡＮＤから順に、ＬＡＴ（Ａ）９０２にサンプリングパルスを出力する。
【０１０４】
また、走査方向切り換え回路は、スイッチによって構成され、シフトレジスタ９０１の操作方向を、図面向かって左右に切り換える働きをする。図９では、左右切り換え信号Ｌ／ＲがＬｏの信号に対応する場合、シフトレジスタ９０１は、図面向かって左から右に順にサンプリングパルスを出力する。一方、左右切り換え信号Ｌ／ＲがＨｉの信号に対応する場合、図面向かって右から左に順にサンプリングパルスを出力する。
【０１０５】
ここで、各ステージのＬＡＴ（Ａ）９０２とは、１本のソース信号線に入力する映像信号を取り込むＬＡＴ（Ａ）９０４を示すものとする。
【０１０６】
ＬＡＴ（Ａ）９０４は、クロックドインバータと、インバータによって構成されている。
【０１０７】
ここでは、実施の形態１において説明した信号制御回路より出力されたデジタル映像信号ＶＤは、ｐ分割（ｐは自然数）されて入力される。つまり、ｐ本のソース信号線への出力に対応する信号が並列に入力される。サンプリングパルスが、バッファを介して、ｐ個のＬＡＴ（Ａ）９０２のクロックドインバータに同時に入力されると、ｐ分割された入力信号はｐ個のＬＡＴ（Ａ）９０４において、それぞれ同時にサンプリングされる。
【０１０８】
ここでは、ｘ本のソース信号線に信号電圧を出力するソース信号線駆動回路を例に説明しているので、１水平期間あたり、ｘ／ｐ個のサンプリングパルスが順にシフトレジスタより出力される。各サンプリングパルスに応じて、ｐ個のＬＡＴ（Ａ）９０４は、同時にｐ本のソース信号線への出力に対応するデジタル映像信号をサンプリングする。
【０１０９】
本実施例では、このようにソース信号線駆動回路に入力するデジタル映像信号を、ｐ相の並列信号に分割し、ｐ個のデジタル映像信号を１つのサンプリングパルスによって同時に取り込む手法を、ｐ分割駆動と呼ぶことにする。図９は４分割駆動である。
【０１１０】
上記分割駆動によって、ソース信号線駆動回路のシフトレジスタのサンプリングにマージンを持たせることができる。こうして表示装置の信頼性を向上させることができる。
【０１１１】
各ＬＡＴ（Ａ）９０４に１水平期間の信号がすべて入力されると、ラッチパルスＳ＿ＬＡＴ及びその極性が反転した、反転ラッチパルスＳ＿ＬＡＴＢが入力されて、各ＬＡＴ（Ａ）９０４に入力された信号を各ステージのＬＡＴ（Ｂ）９０３へ一斉に出力する。
【０１１２】
なお、ここで各ステージのＬＡＴ（Ｂ）９０３とは、各ステージのＬＡＴ（Ａ）９０２からの信号をそれぞれ入力する、ＬＡＴ（Ｂ）回路９０５のことを示すとする。
【０１１３】
各ＬＡＴ（Ｂ）９０５は、クロックドインバータ及び、インバータによって構成されている。各ＬＡＴ（Ａ）９０４より出力された信号は、ＬＡＴ（Ｂ）９０５に保持されると同時に、各ソース信号線Ｓ１〜Ｓｘに出力される。
【０１１４】
なお、ここでは図示しなかったが、レベルシフタやバッファ等を適宜設けても良い。
【０１１５】
シフトレジスタ９０１及びＬＡＴ（Ａ）９０２、ＬＡＴ（Ｂ）９０３に入力されるスタートパルスＳ＿ＳＰ、クロックパルスＳ＿ＣＬＫ等は、本発明の実施例１で示したディスプレイコントローラから入力されている。
【０１１６】
本実施例では、デジタル映像信号をソース信号線駆動回路のＬＡＴ（Ａ）に入力する動作を信号制御回路によって制御し、同時に、ソース信号線駆動回路のシフトレジスタにクロックパルスＳ＿ＣＬＫやスタートパルスＳ＿ＳＰを入力する動作や、ソース信号線駆動回路を動作させる駆動電圧を入力する動作を、ディスプレイコントローラによって制御する。
【０１１７】
なお、本発明の表示装置は、本実施例のソース信号線駆動回路の構成に限らず、公知の構成のソース信号線駆動回路を自由に用いることができる。
【０１１８】
また、ソース信号線駆動回路の構成により、ディスプレイコントローラからソース信号線駆動回路に入力される信号線の数や、駆動電圧の電源線の本数も異なった構成になる。
【０１１９】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例３】
【０１２０】
本実施例では、本発明の表示装置で用いるゲート信号線駆動回路の構成例について図１０を用いて説明する。
【０１２１】
ゲート信号線駆動回路は、シフトレジスタ、走査方向切り換え回路等によって構成されている。なお、ここでは図示しなかったが、レベルシフタやバッファ等を適宜設けても良い。
【０１２２】
シフトレジスタには、スタートパルスＧ＿ＳＰ、クロックパルスＧ＿ＣＬＫ、駆動電圧等が入力されて、ゲート信号線選択信号を出力している。
【０１２３】
シフトレジスタ３６０１は、クロックドインバータ３６０２と３６０３、インバータ３６０４、ＮＡＮＤ回路３６０７によって構成されている。シフトレジスタ３６０１には、スタートパルスＧ＿ＳＰが入力され、クロックパルスＧ＿ＣＬＫとその極性が反転した信号である反転クロックパルスＧ＿ＣＬＫＢによって、クロックドインバータ３６０２及び３６０３が導通状態、非導通状態と変化することによって、ＮＡＮＤ回路３６０７から順に、サンプリングパルスを出力する。
【０１２４】
また、走査方向切り換え回路は、スイッチ３６０５及びスイッチ３６０６によって構成され、シフトレジスタ３６０１の操作方向を、図面向かって左右に切り換える働きをする。図１０では、走査方向切り換え信号Ｕ／ＤがＬｏの信号に対応する場合、シフトレジスタ３６０１は、図面向かって左から右に順に、サンプリングパルスを出力する。一方、走査方向切り換え信号Ｕ／ＤがＨｉの信号に対応する場合、図面向かって右から左に順にサンプリングパルスを出力する。
【０１２５】
シフトレジスタ３６０１から出力されたサンプリングパルスは、ＮＯＲ回路３６０８に入力され、イネーブル信号ＥＮＢと演算される。この演算は、サンプリングパルスのなまりによって、となり合うゲート信号線が同時に選択される状況を防ぐために行われる。ＮＯＲ回路３６０８から出力された信号は、バッファ３６０９、３６１０を介して、ゲート信号線Ｇ１〜Ｇｙに出力される。
【０１２６】
なお、ここでは図示しなかったが、レベルシフタやバッファ等を適宜設けても良い。
【０１２７】
シフタレジスタ３６０１に入力されるスタートパルスＧ＿ＳＰ、クロックパルスＧ＿ＣＬＫ、駆動電圧等は、本明細書の実施の形態１で示したディスプレイコントローラから入力されている。
【０１２８】
なお、本発明の表示装置は、本実施例のゲート信号線駆動回路の構成に限らず、公知の構成のゲート信号線駆動回路を自由に用いることができる。
【０１２９】
また、ゲート信号線駆動回路の構成により、ディスプレイコントローラからゲート信号線駆動回路に入力される信号線の数や、駆動電圧の電源線の本数も異なった構成になる。
【０１３０】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例４】
【０１３１】
本発明の表示装置の一形態である、画素部及び駆動回路を搭載したディスプレイについて図１１、図１２及び図１３を用いて説明する。
【０１３２】
図１１において、基板４０５上には、発光素子を含む画素を複数含む画素部４０４、ソース信号線駆動回路４０３、第１及び第２のゲート信号線駆動回路４０１、４０２、接続端子４１５及び接続フィルム４０７が設けられる。接続端子４１５は、異方導電性粒子等を介して、接続フィルム４０７と接続する。接続フィルム４０７はＩＣチップと接続する。
【０１３３】
図１１（Ｂ）は、図１１（Ａ）のパネルのＡ−Ａ’における断面図を示し、画素部４０４に設けられた駆動用トランジスタ４１０と、ソース信号線駆動回路４０３に設けられたＣＭＯＳ回路４１４を示す。また、画素部４０４に設けられた導電層４１１、電界発光層４１２及び導電層４１３を示す。導電層４１１は駆動用トランジスタ４１０のソース電極又はドレイン電極に接続する。また、導電層４１１は画素電極として機能し、導電層４１３は対向電極として機能する。導電層４１１、電界発光層４１２及び導電層４１３の積層体は発光素子に相当する。
【０１３４】
画素部４０４と駆動回路４０１〜４０３の周囲にはシール材４０８が設けられ、発光素子は、該シール材４０８と対向基板４０６により封止される。この封止処理は、発光素子を水分から保護するための処理であり、ここではカバー材（ガラス、セラミックス、プラスチック、金属等）により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。
【０１３５】
基板４０５上に形成される素子は、非晶質半導体に比べて移動度等の特性が良好な結晶質半導体（ポリシリコン）により形成されると好適であり、そうすると、同一表面上におけるモノシリック化が実現される。上記構成を有するパネルは、接続する外部ＩＣの個数が減少するため、小型・軽量・薄型が実現される。
【０１３６】
また、図１１（Ｂ）において、導電層４１１は透明導電膜で形成し、導電層４１３は反射膜で形成される。よって、電界発光層４１２から発せられる光は、矢印で示すとおり、導電層４１１を透過して、基板４０５側に出射される。一般的にこのような構成は下面出射方式と呼ばれる。
【０１３７】
これに対し、導電層４１１を反射膜で形成し、導電層４１３を透明導電膜で形成することにより、図１２（Ａ）に示すように、電界発光層４１２から発せられる光を対向基板４０６側に出射させる構成も可能である。一般的にこのような構成は上面出射方式と呼ばれる。
【０１３８】
また、駆動用トランジスタ４１０のソース電極又はドレイン電極と導電層４１１とは、絶縁層を介することなく、同一の層に積層形成され、膜の重なりによって直接接続されている。よって、導電層４１１の形成領域は、駆動用トランジスタ４１０等が配置されている領域を除いた領域となるため、画素の高精細化等に伴い、開口率の低下が避けられない。よって、図１２（Ｂ）に示すように、層間膜４１６を追加し、独立した層に画素電極を設け、上面出射方式とすることにより、トランジスタ等が形成されている領域も有効に発光領域として活用出来る。このとき、電界発光層４１２の膜厚によっては、導電層４１１と駆動用トランジスタ４１０のソース電極又はドレイン電極とのコンタクト領域において、導電層４１１と導電層４１３との短絡が生ずる可能性があるので、バンク４１７等を設け、短絡を防止する構成が望ましい。
【０１３９】
さらに、図１３に示すように、導電層４１１と導電層４１３とをいずれも透明導電膜で形成することにより、基板４０５側と対向基板４０６側の両方に電界発光層４１２からの出射光を取り出す構成も可能である。このような構成は両面出射方式と呼ばれる。
【０１４０】
図１３の場合、上面出射側と下面出射側の発光面積はおおむね等しいが、前述のように、層間膜を追加して画素電極の面積を大きくすれば、上面出射側の開口率が高く出来ることは言うまでも無い。
【０１４１】
但し、本発明は上記の実施例に制約されない。例えば、画素部４０４は絶縁表面上に形成された非晶質半導体（アモルファスシリコン）をチャネル部としたトランジスタにより構成し、駆動回路４０１〜４０３はＩＣチップにより構成してもよい。ＩＣチップは、ＣＯＧ方式により基板上に貼り合わせたり、基板に接続する接続フィルムに貼り合わせたりしてもよい。非晶質半導体は、ＣＶＤ法を用いることで、大面積の基板に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルの提供を可能とする。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例５】
【０１４２】
本発明の１実施形態である図１の回路構成のレイアウト図面を図１４に示す。
【０１４３】
図１４はソース信号線１０００１、電源線１０００２、ゲート信号線１０００３、スイッチング用トランジスタ１０００４、駆動用トランジスタ１０００５、画素電極１０００６、交流用トランジスタ１０００７、電流引き込み線１０００８から構成され、図１と同一名称のものはそれぞれに対応する。
【０１４４】
なお、本発明の表示装置は、本実施例のレイアウトの構成に限定されない。
【０１４５】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例６】
【０１４６】
発光素子を用いた発光装置は自発光型であるため、液晶表示装置に比べ、明るい場所での視認性に優れ、視野角が広い。従って、本発明の発光装置を用いて様々な電気器具を完成させることができる。
【０１４７】
本発明により作製した発光装置を用いて作製された電気器具として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光素子を有する発光装置を用いることが好ましい。それら電気器具の具体例を図１５に示す。
【０１４８】
図１５（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明により作製した発光装置をその表示部２００３に用いることにより作製される。発光素子を有する発光装置は自発光型であるためバックライトが必要なく、液晶表示装置よりも薄い表示部とすることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１４９】
図１５（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明により作製した発光装置をその表示部２１０２に用いることにより作製される。
【０１５０】
図１５（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明により作製した発光装置をその表示部２２０３に用いることにより作製される。
【０１５１】
図１５（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明により作製した発光装置をその表示部２３０２に用いることにより作製される。
【０１５２】
図１５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明により作製した発光装置をこれら表示部Ａ、Ｂ２４０３、２４０４に用いることにより作製される。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１５３】
図１５（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明により作製した発光装置をその表示部２５０２に用いることにより作製される。
【０１５４】
図１５（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明により作製した発光装置をその表示部２６０２に用いることにより作製される。
【０１５５】
図１５（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明により作製した発光装置をその表示部２７０３に用いることにより作製される。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０１５６】
なお、将来的に有機材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１５７】
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０１５８】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが好ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが好ましい。
【０１５９】
本実施例は、実施例１〜実施例４と自由に組み合わせて実施することが可能である。
【図面の簡単な説明】
【０１６０】
【図１】本発明の表示装置で用いる画素の回路図。
【図２】本発明の表示装置でデジタル時間階調方式を行なう場合のタイミングチャートを示す図。
【図３】本発明の表示装置でデジタル時間階調方式を行なう場合のタイミングチャートを示す図。
【図４】本発明の表示装置においてアナログ方式で階調表示を行なう場合のタイミングチャートを示す図。
【図５】本発明の表示装置で用いる画素の回路図。
【図６】本発明の表示装置の構成を示す回路図（実施例１）。
【図７】本発明の表示装置の構成を示すブロック図（実施例１）。
【図８】本発明の表示装置で用いるディスプレイコントローラの構成を示す図（実施例１）。
【図９】本発明の表示装置で用いるソース信号線駆動回路の構成を示す図（実施例２）。
【図１０】本発明の表示装置で用いるゲート信号線駆動回路の構成を示す図（実施例３）。
【図１１】本発明の表示装置の斜視図と断面を示す図（実施例４）。
【図１２】本発明の表示装置の断面を示す図（実施例４）。
【図１３】本発明の表示装置の断面を示す図（実施例４）。
【図１４】本発明の画素のレイアウト図面（実施例５）。
【図１５】本発明の表示装置を用いた電子機器を示す図（実施例６）。
【図１６】従来のディスプレイの画素部の構成を示す図。
【図１７】従来のディスプレイの画素の回路図。
【図１】
2005202371.tif 000003
【図２】
2005202371.tif 000004
【図３】
2005202371.tif 000005
【図４】
2005202371.tif 000006
【図５】
2005202371.tif 000007
【図６】
2005202371.tif 000008
【図７】
2005202371.tif 000009
【図８】
2005202371.tif 000010
【図９】
2005202371.tif 000011
【図１０】
2005202371.tif 000012
【図１１】
2005202371.tif 000013
【図１２】
2005202371.tif 000014
【図１３】
2005202371.tif 000015
【図１４】
2005202371.tif 000016
【図１５】
2005202371.tif 000017
【図１６】
2005202371.tif 000018
【図１７】
2005202371.tif 000019