(57)【要約】【課題】ＩＣチップ内に形成される半導体可変抵抗素子、及び記録速度を向上させることができる光ディスク記録装置を提供すること【解決手段】本発明に係る半導体可変抵抗素子１０は、基板１と、基板１上に形成され第１導電型を有する半導体層２と、その半導体層２中に形成され第２導電型を有する複数の拡散抵抗３と、その半導体層２上に形成された絶縁膜４と、その絶縁膜４上に形成された制御電極５とを備える。複数の拡散抵抗３のそれぞれは、絶縁膜４に接するように形成される。また、制御電極５は、複数の拡散抵抗３をまたぐように形成される。【選択図】      図３
2005276954.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され第１導電型を有する半導体層と、
前記半導体層中に形成され第２導電型を有する複数の拡散抵抗と、
前記半導体層上に形成された絶縁膜と、
前記絶縁膜上に形成された制御電極と
を具備し、
前記複数の拡散抵抗のそれぞれは、前記絶縁膜に接するように形成され、
前記制御電極は、前記複数の拡散抵抗をまたぐように形成された
半導体可変抵抗素子。
【請求項２】
請求項１に記載の半導体可変抵抗素子において、
前記複数の拡散抵抗は、第１方向に沿って互いに平行に形成された
半導体可変抵抗素子。
【請求項３】
請求項２に記載の半導体可変抵抗素子において、
前記制御電極は、第２方向に沿って形成され、
前記第１方向と前記第２方向は交差する
半導体可変抵抗素子。
【請求項４】
請求項３に記載の半導体可変抵抗素子において、
前記第１方向と前記第２方向は直角である
半導体可変抵抗素子。
【請求項５】
請求項２に記載の半導体可変抵抗素子において、
前記制御電極は、
隣接する前記拡散抵抗のそれぞれをまたぐように形成される複数の第１制御電極と、
前記複数の第１制御電極の間を接続する複数の第２制御電極と
を備える
半導体可変抵抗素子。
【請求項６】
請求項５に記載の半導体可変抵抗素子において、
前記複数の第１制御電極は、第２方向に沿って形成され、
前記複数の第２制御電極は、第３方向に沿って形成され、
前記第２方向と前記第１方向は交差する
半導体可変抵抗素子。
【請求項７】
請求項６に記載の半導体可変抵抗素子において、
前記第２方向と前記第１方向は直角であり、
前記第３方向と前記第１方向は平行である
半導体可変抵抗素子。
【請求項８】
請求項１乃至７のいずれかに記載の半導体可変抵抗素子において、
前記半導体層は、エピタキシャル層である
半導体可変抵抗素子。
【請求項９】
請求項１乃至８のいずれかに記載の半導体可変抵抗素子において、
前記第１導電型はｐ型であり、
前記第２導電型はｎ型であり、
前記制御電極には、正の電圧が印加される
半導体可変抵抗素子。
【請求項１０】
請求項１乃至８のいずれかに記載の半導体可変抵抗素子において、
前記第１導電型はｎ型であり、
前記第２導電型はｐ型であり、
前記制御電極には、負の電圧が印加される
半導体可変抵抗素子。
【請求項１１】
請求項１乃至１０のいずれかに記載の半導体可変抵抗素子において、
前記複数の拡散抵抗の１つに接続される第１端子と、
前記複数の拡散抵抗の全てに接続される第２端子と
を更に具備し、
前記第１端子は、前記１つの拡散抵抗の一端に接続され、
前記第２端子は、前記１つの拡散抵抗の他端に接続される
半導体可変抵抗素子。
【請求項１２】
請求項１乃至１１のいずれかに記載の半導体可変抵抗素子と、
前記半導体可変抵抗素子の前記制御電極に接続された可変電圧電源と
を具備し、
前記半導体可変抵抗素子の抵抗率は、前記制御電極に印加される電圧を変化させることによって制御される
可変抵抗装置。
【請求項１３】
請求項１１に記載の半導体可変抵抗素子を用いるアンプと、
前記第１端子と前記第２端子のうち一方に接続された半導体受光素子と、
前記第１端子と前記第２端子のうち他方に接続された出力端子と
を具備し、
前記半導体受光素子は、光を検出し、検出された前記光の強度に対応する電流を生成し、
検出された前記光の強度に対応する出力電圧が前記出力端子から出力される
受光用半導体集積回路装置。
【請求項１４】
請求項１３に記載の受光用半導体集積回路装置と、
前記半導体可変抵抗素子の前記制御電極に接続された可変電圧電源と
を具備し、
前記受光用半導体集積回路装置の前記アンプの増幅率は、前記制御電極に印加される電圧を変化させることによって制御される
受光装置。
【請求項１５】
請求項１４に記載の受光装置と、
前記受光用半導体集積回路装置の前記出力端子に接続された制御装置と、
前記制御装置に接続され光を放射するレーザー装置と
を具備し、
前記レーザー装置によって放射される光は、前記受光用半導体集積回路の前記半導体受光素子によって検出され、
前記出力端子から出力される前記出力電圧は、前記制御装置に入力され、
前記制御装置は、前記出力電圧に基づき、前記レーザー装置が放射する前記光の強度をフィードバック制御する
光ディスク記録装置。
【請求項１６】
（ａ）基板上にエピタキシャル層を形成するステップと、
（ｂ）前記エピタキシャル層の中に、前記エピタキシャル層の表面に到達する複数の拡散抵抗を形成するステップと、
（ｃ）前記エピタキシャル層の上に絶縁膜を形成するステップと、
（ｄ）前記絶縁膜上に、前記複数の拡散抵抗をまたぐように、制御電極を形成するステップと
を具備する
半導体可変抵抗素子の製造方法。
【請求項１７】
半導体可変抵抗素子を用いるアンプと半導体受光素子とを備える受光用半導体集積回路装置の感度調節方法であって、
前記半導体可変抵抗素子は、基板と、前記基板上に形成され第１導電型を有する半導体層と、前記半導体層中に形成され第２導電型を有する複数の拡散抵抗と、前記半導体層上に形成された絶縁膜と、前記絶縁膜上に形成された制御電極とを備え、前記複数の拡散抵抗のそれぞれは、前記絶縁膜に接するように形成され、前記制御電極は、前記複数の拡散抵抗をまたぐように形成され、
前記感度調節方法は、
（Ａ）前記半導体受光素子が光を検出するステップと、
（Ｂ）検出された前記光の強度に応じた信号を前記アンプにより増幅するステップと、
（Ｃ）増幅された前記信号を出力するステップと、
（Ｄ）前記制御電極に電圧を印加するステップと、
（Ｅ）前記制御電極に印加する電圧を変化させることによって、前記アンプの増幅率を変化させるステップと
を具備する
受光用半導体集積回路装置の感度調節方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体可変抵抗素子とその製造方法、及びその半導体可変抵抗素子を内蔵する受光用半導体集積回路装置、光ディスク記録装置に関する。
【背景技術】
【０００２】
近年、記録媒体として、ＣＤやＤＶＤといった光ディスク（光記録媒体）が普及している。これら光ディスクは、専用の記録装置により製作される。図１は、このような光ディスク記録装置１００の構成、特に、そのピックアップ部の構成を示す。このピックアップ部において、光ディスクに照射されるビームが生成され、また、そのビームの強度等がモニターされる。
【０００３】
図１に示されるように、一般的な光ディスク記録装置１００は、レーザー１１０、位相回折格子１１１、ビームスプリッタ−１１２、折り曲げミラー１１３、コリメータレンズ１１４、対物レンズ１１５、凹レンズ１１６、反射光モニターＩＣ（集積回路装置）１１７、及びレーザー光モニターＩＣ１２０を備える。レーザー１１０から放射されたビームは、位相回折格子１１１を介してビームスプリッタ１１２へ入射する。ビームスプリッタ１１２で分けられたビームの一方は、コリメータレンズ１１４、対物レンズ１１５を通して光ディスクに照射される。反射光モニターＩＣ１１７は、光ディスクからの反射光を検出する。
【０００４】
ビームスプリッタ１１２で分けられたビームの他方は、レーザー光モニターＩＣ１２０に入射する。このレーザー光モニターＩＣ１２０は、書き込みに用いられるビームの強度、つまり、レーザー１１０の光出力を検出する。この検出されたレーザー１１０の光出力は、レーザー１１０の駆動電流をフィードバック制御するために用いられる。このように、レーザー１１０の光出力をフィードバック制御することによって、所定の強度を有するビームを光ディスクの製造に使用することが可能となる。特許文献１（特開平５−３３６１号公報）には、このようなフィードバック制御を行うレーザー光出力制御装置が開示されている。
【０００５】
また、図２は、一般的なレーザー光モニターＩＣ１２０の回路構成を示す。レーザー光モニターＩＣ１２０は、フォトダイオード１２２、アンプ１３０ａ、１３０ｂを備え、それらは、ＩＣチップ１２１上に形成されている。これらアンプ１３０ａ、１３０ｂは、外部可変抵抗１５１を介して互いに接続されている。レーザー光１４０がフォトダイオード１２２に入射すると、フォトダイオード１２２は、そのレーザー光１４０の強度に対応した受光電流を生成する。この受光電流は、アンプ１３０ａ、１３０ｂ及び外部可変抵抗１５１によって電圧変換増幅される。その結果、レーザー光１４０の強度に対応した出力電圧が出力端子１２５から出力される。このようなレーザー光モニターＩＣ１２０における増幅率は、外部可変抵抗１５１の抵抗率を調節することによって適正な値に設定され得る。
【０００６】
図２に示されるように、外部可変抵抗１５１は、ＩＣチップ１２１外部に存在する。これは、図１に示されたピックアップ部内における各構成部材に対して、非常に高精度な位置合わせ（アラインメント）が要求されるからである。つまり、ピックアップ部の組み立て作業の際、後に調整することが難しいレンズ類や反射鏡に対してまず配置・調節が行われ、その後にレーザー光モニターＩＣ１２０の配置が行われるからである。その後、レーザー光モニターＩＣ１２０と外部可変抵抗１５１が接続され、外部可変抵抗１５１を調節することによって、レーザー光の検出感度が適正な値に設定される。
【０００７】
この場合、外部可変抵抗１５１を取り付けるために、ＩＣチップ１２１の外にボンディングワイヤなどの配線を引き出す必要がある。この時、図２に示されるように、寄生インダクタンス１５２や寄生容量１５３が配線に付加されてしまう。これら寄生インダクタンス１５２や寄生容量１５３は、周波数特性におけるピーキングや過渡応答特性におけるリンギングの発生の原因となる。そして、これらピーキングやリンギングは、レーザー光モニターＩＣ１２０の動作の高速化に対する障害となる。ピックアップ部（図１参照）内で使用されるレーザー光モニターＩＣを高速化すること、ひいては光ディスク記録装置の記録速度を向上させることが望まれている。
【０００８】
【特許文献１】特開平５−３３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、ＩＣチップ内に形成される半導体可変抵抗素子及びその製造方法を提供することにある。
【００１０】
本発明の他の目的は、周波数特性及び過渡応答特性を向上させることができる受光用半導体集積回路装置及び可変抵抗装置を提供することにある。
【００１１】
本発明の更に他の目的は、記録速度を向上させることができる光ディスク記録装置を提供することにある。
【課題を解決するための手段】
【００１２】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明に係る半導体可変抵抗素子（１０）は、基板（１）と、基板（１）上に形成され第１導電型を有する半導体層（２）と、その半導体層（２）中に形成され第２導電型を有する複数の拡散抵抗（３）と、その半導体層（２）上に形成された絶縁膜（４）と、その絶縁膜（４）上に形成された制御電極（５）とを備える。複数の拡散抵抗（３）のそれぞれは、絶縁膜（４）に接するように形成される。また、制御電極（５）は、複数の拡散抵抗（３）をまたぐように形成される。この半導体層（２）は、エピタキシャル層である。
【００１４】
この半導体可変抵抗素子（１０）において、複数の拡散抵抗（３）は、第１方向（Ｘ）に沿って互いに平行に形成される。この時、制御電極（５）は、第２方向（Ｙ）に沿って形成される。そして、この第１方向（Ｘ）と第２方向（Ｙ）は交差する。また、第１方向（Ｘ）と第２方向（Ｙ）は直角であると好適である。
【００１５】
また、この半導体可変抵抗素子（１０）において、制御電極（５）は、隣接する拡散抵抗（３）のそれぞれをまたぐように形成される複数の第１制御電極（５ｔ）と、その複数の第１制御電極（５ｔ）の間を接続する複数の第２制御電極（５ｓ）とを備えてもよい。ここで、その複数の第１制御電極（５ｔ）は、第２方向（Ｙ）に沿って形成され、その複数の第２制御電極（５ｓ）は、第３方向（Ｘ）に沿って形成される。この第２方向（Ｙ）と第１方向（Ｘ）は交差する。また、第２方向（Ｙ）と第１方向（Ｘ）は直角であり、第３方向（Ｘ）と第１方向（Ｘ）は平行であると好適である。
【００１６】
本発明に係る半導体可変抵抗素子（１０）において、第１導電型はｐ型であり、第２導電型はｎ型である。この時、制御電極（５）には、正の電圧（Ｖｃｇ）が印加される。あるいは、第１導電型はｎ型であり、第２導電型はｐ型である。この時、制御電極（５）には、負の電圧（Ｖｃｇ）が印加される。
【００１７】
また、本発明に係る半導体可変抵抗素子（１０）は、複数の拡散抵抗（３）の１つ（３ａ）に接続される第１端子（１１）と、複数の拡散抵抗（３）の全てに接続される第２端子（１２）とを更に備える。この第１端子（１１）は、上記１つの拡散抵抗（３ａ）の一端（Ｅ１）に接続され、第２端子（１２）は、上記１つの拡散抵抗（３ａ）の他端（Ｅ２）に接続される。
【００１８】
このような半導体可変抵抗素子（１０）と、その外部に設けられる可変電圧電源（５０）とによって、可変抵抗装置が構成される。つまり、可変電圧電源（５０）は、半導体可変抵抗素子（１０）の制御電極（５）に接続され、制御電極（５）に印加する電圧（Ｖｃｇ）を変化させる。この電圧（Ｖｃｇ）を調整することによって、隣接する拡散抵抗（３）の間の領域（Ｃ１〜Ｃ３）において正孔あるいは電子のチャネルが確立される。これにより、隣接する拡散抵抗（３）間がショートする。従って、上記第１端子（１１）と第２端子（１２）の間の抵抗率（Ｒｖ）が変化する。すなわち、半導体により形成される可変抵抗素子（１０）、及び可変抵抗装置が実現される。
【００１９】
以上の半導体可変抵抗素子（１０）は、例えば、ＣＤやＤＶＤ等の光ディスクを製造する際に用いられる光ディスク記録装置（８０）に適用される。
【００２０】
本発明に係る受光用半導体集積回路装置（２０）は、上記半導体可変抵抗素子（１０）を用いるアンプ（３０）と、その半導体可変抵抗素子（１０）の第１端子（１１）と第２端子（１２）のうち一方に接続された半導体受光素子（２２）と、第１端子（１１）と第２端子（１２）のうち他方に接続された出力端子（２５）とを備える。半導体受光素子（２２）としてフォトダイオードが例示される。この半導体受光素子（２２）は、光（４０）を検出し、検出された光（４０）の強度に対応する電流（Ｉｐ）を生成する。アンプ（３０）は、その電流（Ｉｐ）に対して電圧変換増幅を行う。その結果、検出された光（４０）の強度に対応する出力電圧（Ｖｏｕｔ）が出力端子（２５）から出力される。
【００２１】
この受光用半導体集積回路装置（２０）は、半導体可変抵抗素子（１０）を含んで１つのチップ（２１）上に形成される。この受光用半導体集積回路装置（２０）と、チップ（２１）外部に配置される可変電圧電源（５０）とによって受光装置（６０）が構成される。つまり、可変電圧電源（５０）は、半導体可変抵抗素子（１０）の制御電極（５）に接続され、制御電極（５）に印加する電圧（Ｖｃｇ）を変化させる。このように、半導体可変抵抗素子（１０）の抵抗率（Ｒｖ）、すなわち受光用半導体集積回路装置（２０）のアンプ（３０）の増幅率は、印加する電圧（Ｖｃｇ）を変化させることによって制御される。
【００２２】
このように、受光装置（６０）の増幅率（感度）を決定する可変抵抗を、チップ（２１）外部に配置する必要がない。従って、信号線の寄生インダクタンスや寄生容量を削減することが可能となり、周波数特性におけるピーキング及び過渡応答特性におけるリンギングが低減される。すなわち、本発明に係る受光用半導体集積回路装置（２０）及び受光装置（６０）によれば、周波数特性及び過渡応答特性が向上する。
【００２３】
本発明に係る光ディスク記録装置（８０）は、この受光装置（６０）と、受光用半導体集積回路装置（２０）の出力端子（２５）に接続された制御装置（７２）と、その制御装置（７２）に接続され光（４０）を放射するレーザー装置（７０、７１）とを備える。レーザー装置（７０、７１）によって放射される光（４０）は、受光用半導体集積回路（２０）の半導体受光素子（２２）によって検出される。また、出力端子（２５）から出力される出力電圧（Ｖｏｕｔ）は、制御装置（７２）に入力される。この時、制御装置（７２）は、その出力電圧（Ｖｏｕｔ）に基づき、レーザー装置（７０、７１）が放射する光（４０）の強度をフィードバック制御する。本発明に係る受光用半導体集積回路装置（２０）によれば、ピーキングやリンギングが低減される。つまり、受光用半導体集積回路装置（２０）の高速動作が可能となる。従って、本発明に係る光ディスク記録装置（８０）によれば、記録速度が向上する。
【００２４】
本発明に係る半導体可変抵抗素子（１０）の製造方法は、（ａ）基板（１）上にエピタキシャル層（２）を形成するステップと、（ｂ）エピタキシャル層（２）の中に、エピタキシャル層（２）の表面に到達する複数の拡散抵抗（３）を形成するステップと、（ｃ）エピタキシャル層（２）の上に絶縁膜（４）を形成するステップと、（ｄ）絶縁膜（４）上に、複数の拡散抵抗（３）をまたぐように、制御電極（５）を形成するステップとを備える。
【００２５】
本発明に係る受光用半導体集積回路装置（２０）の感度調節方法は、（Ａ）半導体受光素子（２２）が光（４０）を検出するステップと、（Ｂ）検出された光（４０）の強度に応じた信号を、半導体可変抵抗素子（１０）を用いるアンプ（３０）により増幅するステップと、（Ｃ）増幅された信号を出力するステップと、（Ｄ）半導体可変抵抗素子（１０）の制御電極（５）に電圧（Ｖｃｇ）を印加するステップと、（Ｅ）制御電極（５）に印加する電圧（Ｖｃｇ）を変化させることによって、アンプ（３０）の増幅率を変化させるステップとを備える。
【発明の効果】
【００２６】
本発明に係る半導体可変抵抗素子は、ＩＣチップ内に形成される。
【００２７】
本発明に係る受光用半導体集積回路装置及び可変抵抗装置によれば、周波数特性及び過渡応答特性が向上する。
【００２８】
本発明に係る光ディスク記録装置によれば、記録速度が向上する。
【発明を実施するための最良の形態】
【００２９】
添付図面を参照して、本発明による半導体可変抵抗素子とその製造方法、可変抵抗装置、受光用半導体集積回路装置、及び光ディスク記録装置を説明する。
【００３０】
（第１の実施の形態）
最初に、本発明に係る半導体可変抵抗素子の構成及び動作について説明する。図３は、本発明の第１の実施の形態に係る半導体可変抵抗素子１０の構造を示す平面図である。また、図４Ａ及び図４Ｂは、図３における鎖線Ａ−Ａに沿った半導体可変抵抗素子１０の断面図である。
【００３１】
図４Ａに示されるように、半導体可変抵抗素子１０は、基板１と、基板１上に形成されたエピタキシャル層２と、そのエピタキシャル層２中に形成された複数の拡散抵抗３（３ａ〜３ｄ）と、そのエピタキシャル層２上に形成された絶縁膜４と、その絶縁膜４上に形成された制御電極５とを備える。基板１として、約１０Ω・ｃｍの抵抗率を有するｐ型のシリコン基板が例示される。絶縁膜４として、数１００ÅのＳｉＯ２膜が例示される。また、制御電極５の材料としてポリシリコンが例示される。
【００３２】
エピタキシャル層２は、基板１と同一結晶軸を持つ単結晶層であり、エピタキシャル成長によって基板１上に１〜１０μｍの厚さで形成される。エピタキシャル成長の利点は、基板上に基板と同一、または異なった材料で、導電型や抵抗を自由に制御でき、構造の自由度が増す点である。例えば、エピタキシャル層２は、数Ω・ｃｍの抵抗率を有する。
【００３３】
複数の拡散抵抗３は、エピタキシャル層２中に不純物イオンを注入することによって形成される。図４Ａにおいて、エピタキシャル層２の導電型はｎ型であり、複数の拡散抵抗３の導電型はｐ型である。また、図４Ｂに示されるように、エピタキシャル層２の導電型がｐ型であり、複数の拡散抵抗３の導電型がｎ型であってもよい。ここで、図４Ａ及び図４Ｂに示されるように、この複数の拡散抵抗３（３ａ〜３ｄ）は、絶縁膜４に接するように形成されている。これにより、隣接する拡散抵抗（３ａ〜３ｄ）の間には、チャネル領域（Ｃ１〜Ｃ３）が形成される。逆に言えば、複数の拡散抵抗３は、チャネルが発生する程度の間隔で形成される。
【００３４】
本発明に係る半導体可変抵抗素子１０において、隣接する拡散抵抗３間にチャネルが形成されるように、上述の制御電極５は、これら複数の拡散抵抗３をオーバラップするように（またぐように）形成される。例えば、図３に示されるように、複数の拡散抵抗３（３ａ〜３ｄ）は、Ｘ方向に沿って互いに略平行に形成されているとする。この時、制御電極５は、このＸ方向と交差する方向に延在するように形成される。特に、図３に示されるように、制御電極５が、Ｘ方向と直交するＹ方向に沿って形成されると好適である。
【００３５】
このように、拡散抵抗３ａと３ｂ、拡散抵抗３ｂと３ｃ、拡散抵抗３ｃと３ｄの間には、それぞれチャネル領域Ｃ１、Ｃ２、Ｃ３が形成される。
【００３６】
本発明に係る半導体可変抵抗素子１０において、複数の拡散抵抗３のうち1つは第1端子１１に接続され、複数の拡散抵抗３の全ては第２端子１２に接続される。例えば、図３に示されるように、1つの拡散抵抗３ａは、コンタクト６ｅを介して第1端子１１に接続され、又、複数の拡散抵抗３ａ〜３ｄのそれぞれは、コンタクト６ａ〜６ｄのそれぞれを介して第２端子１２に接続される。ここで、第1端子１１は、拡散抵抗３ａの一端Ｅ１近傍に接続され、第２端子１２は、他端Ｅ２近傍に接続される。このように、第1端子１１と第２端子１２間に電圧が印加されると、少なくとも拡散抵抗３ａを通って電流Ｉｐが流れる。また、図３に示されるように、制御電極５は、第２端子１２（端部Ｅ２）より第1端子１１（端部Ｅ１）に近い位置に形成されている。
【００３７】
以上のように構成された半導体可変抵抗素子１０の動作を、以下に説明する。図５は、本発明に係る半導体可変抵抗素子１０の動作を示すグラフ図である。図５において、横軸は、制御電極５に印加される制御電圧Ｖｃｇ（絶対値）を示し、縦軸は、半導体可変抵抗素子１０による抵抗率Ｒｖの逆数を示す。また、拡散抵抗３ａ〜３ｄのそれぞれは、抵抗率Ｒａ〜Ｒｄを有するとする。これら抵抗率Ｒａ〜Ｒｄは等しくてもよい。
【００３８】
（動作例１）
動作例１において、エピタキシャル層２の導電型はｎ型であり、拡散抵抗３の導電型はｐ型であり（図４Ａ参照）、電流Ｉｐが第1端子１１から第２端子１２へ流れているとする。この時、半導体可変抵抗素子１０における抵抗率Ｒｖは、１／Ｒｖ＝１／Ｒａにより与えられる。また、この場合、拡散抵抗３ａにおいて、端部Ｅ１の電位の方が端部Ｅ２の電位より高い。拡散抵抗３ａ〜３ｄは、端部Ｅ２において接続されているので、拡散抵抗３ｂ〜３ｄの電位は、拡散抵抗３ａの端部Ｅ２における電位と略等しくなる。つまり、チャネル領域Ｃ１付近（図４Ａ参照）において、拡散抵抗３ａの電位は、拡散抵抗３ｂの電位より高くなる。
【００３９】
ここで、動作例１によれば、制御電極５には、絶対値が徐々に増加するように「負」の制御電圧Ｖｃｇが印加される。この時、拡散抵抗３ａからの正孔が、チャネル領域Ｃ１の絶縁膜４との界面付近に集まり始める。そして、制御電圧ＶｃｇがＶ１になった時に、拡散抵抗３ａと３ｂとの間でチャネルが確立されるとする。この時、正孔は、拡散抵抗３ａから拡散抵抗３ｂへ向けて走る。つまり、拡散抵抗３ａと３ｂは、チャネル領域Ｃ１においてショートし、電流Ｉｐは、第1端子１１から拡散抵抗３ａ及び３ｂを介して第２端子１２へ流れる。この場合、可変抵抗は、拡散抵抗３ａと３ｂにより構成される並列抵抗になり、その抵抗率Ｒｖは、図５に示されるように、１／Ｒｖ＝１／Ｒａ＋１／Ｒｂにより与えられる。すなわち、抵抗率Ｒｖは小さくなる。
【００４０】
同様に、制御電圧ＶｃｇがＶ２になった時に、拡散抵抗３ｂと３ｃとの間でチャネルが確立されるとする。この場合、可変抵抗は、拡散抵抗３ａ〜３ｃにより構成される並列抵抗になり、その抵抗率Ｒｖは、１／Ｒｖ＝１／Ｒａ＋１／Ｒｂ＋１／Ｒｃにより与えられる。更に、制御電圧ＶｃｇがＶ３になった時に、拡散抵抗３ｂと３ｃとの間でチャネルが確立されるとする。この場合、可変抵抗は、拡散抵抗３ａ〜３ｃにより構成される並列抵抗になり、その抵抗率Ｒｖは、１／Ｒｖ＝１／Ｒａ＋１／Ｒｂ＋１／Ｒｃ＋１／Ｒｄにより与えられる。このように、制御電極５に印加する制御電圧Ｖｃｇを調節することによって、抵抗率Ｒｖを増減させることが可能となる。すなわち、半導体により形成される可変抵抗素子が実現される。
【００４１】
（動作例２）
動作例２において、エピタキシャル層２の導電型はｎ型であり、拡散抵抗３の導電型はｐ型であり（図４Ａ参照）、電流Ｉｐが第２端子１２から第１端子１１へ流れているとする。この時、拡散抵抗３ａにおいて、端部Ｅ２の電位の方が端部Ｅ１の電位より高い。つまり、チャネル領域Ｃ１付近において、拡散抵抗３ｂの電位は、拡散抵抗３ａの電位より高くなる。ここで、動作例２によれば、制御電極５には、絶対値が徐々に増加するように「負」の制御電圧Ｖｃｇが印加される。この時、拡散抵抗３ｂからの正孔が、チャネル領域Ｃ１の絶縁膜４との界面付近に集まり始める。
【００４２】
制御電圧ＶｃｇがＶ１になった時に、拡散抵抗３ａと３ｂとの間でチャネルが確立されるとする。この時、正孔は、拡散抵抗３ｂから拡散抵抗３ａへ向けて走る。つまり、拡散抵抗３ａと３ｂは、チャネル領域Ｃ１においてショートし、電流Ｉｐは、第２端子１２から拡散抵抗３ａ及び３ｂを介して第１端子１１へ流れる。抵抗率Ｒｖは、拡散抵抗３ａと３ｂにより構成される並列抵抗となり、その値は小さくなる。同様に、制御電圧ＶｃｇがＶ２及びＶ３になった時に、それぞれチャネル領域Ｃ２及びＣ３においてチャネルが確立される。これにより、抵抗率Ｒｖは、だんだん小さくなる。
【００４３】
（動作例３）
動作例３において、エピタキシャル層２の導電型はｐ型であり、拡散抵抗３の導電型はｎ型であり（図４Ｂ参照）、電流Ｉｐが第１端子１１から第２端子１２へ流れているとする。この時、拡散抵抗３ａにおいて、端部Ｅ１の電位の方が端部Ｅ２の電位より高い。つまり、チャネル領域Ｃ１付近において、拡散抵抗３ａの電位は、拡散抵抗３ｂの電位より高くなる。ここで、動作例３によれば、制御電極５には、絶対値が徐々に増加するように「正」の制御電圧Ｖｃｇが印加される。この時、拡散抵抗３ｂからの電子が、チャネル領域Ｃ１の絶縁膜４との界面付近に集まり始める。
【００４４】
制御電圧ＶｃｇがＶ１になった時に、拡散抵抗３ａと３ｂとの間でチャネルが確立されるとする。この時、電子は、拡散抵抗３ｂから拡散抵抗３ａへ向けて走る。つまり、拡散抵抗３ａと３ｂは、チャネル領域Ｃ１においてショートし、電流Ｉｐは、第１端子１１から拡散抵抗３ａ及び３ｂを介して第２端子１２へ流れる。抵抗率Ｒｖは、拡散抵抗３ａと３ｂにより構成される並列抵抗となり、その値は小さくなる。同様に、制御電圧ＶｃｇがＶ２及びＶ３になった時に、それぞれチャネル領域Ｃ２及びＣ３においてチャネルが確立される。これにより、抵抗率Ｒｖは、だんだん小さくなる。
【００４５】
（動作例４）
動作例３において、エピタキシャル層２の導電型はｐ型であり、拡散抵抗３の導電型はｎ型であり（図４Ｂ参照）、電流Ｉｐが第２端子１２から第１端子１１へ流れているとする。この時、拡散抵抗３ａにおいて、端部Ｅ２の電位の方が端部Ｅ１の電位より高い。つまり、チャネル領域Ｃ１付近において、拡散抵抗３ｂの電位は、拡散抵抗３ａの電位より高くなる。ここで、動作例４によれば、制御電極５には、絶対値が徐々に増加するように「正」の制御電圧Ｖｃｇが印加される。この時、拡散抵抗３ａからの電子が、チャネル領域Ｃ１の絶縁膜４との界面付近に集まり始める。
【００４６】
制御電圧ＶｃｇがＶ１になった時に、拡散抵抗３ａと３ｂとの間でチャネルが確立されるとする。この時、電子は、拡散抵抗３ａから拡散抵抗３ｂへ向けて走る。つまり、拡散抵抗３ａと３ｂは、チャネル領域Ｃ１においてショートし、電流Ｉｐは、第２端子１２から拡散抵抗３ａ及び３ｂを介して第１端子１１へ流れる。抵抗率Ｒｖは、拡散抵抗３ａと３ｂにより構成される並列抵抗となり、その値は小さくなる。同様に、制御電圧ＶｃｇがＶ２及びＶ３になった時に、それぞれチャネル領域Ｃ２及びＣ３においてチャネルが確立される。これにより、抵抗率Ｒｖは、だんだん小さくなる。
【００４７】
以上に説明されたように、制御電極５に印加する制御電圧Ｖｃｇを調節することによって、抵抗率Ｒｖを増減させることが可能となる。つまり、この半導体可変抵抗素子１０と、その外部に設けられる可変電圧電源とによって、可変抵抗装置が構成される。可変電圧電源５０は、半導体可変抵抗素子１０の制御電極５に接続され、制御電極５に印加する制御電圧Ｖｃｇを変化させる。このように、半導体により形成される可変抵抗素子１０、及び可変抵抗装置が実現される。尚、この半導体可変抵抗素子１０において、複数の拡散抵抗３の長さや幅、隣接する拡散抵抗３間の距離、複数の拡散抵抗３における不純物密度は、設計者により任意に設定され得る。これにより、所望の電圧特性（図５参照）を有する半導体可変抵抗素子１０が得られる。
【００４８】
（第２の実施の形態）
図６は、本発明の第２の実施の形態に係る半導体可変抵抗素子１０の構造を示す平面図である。図６において、図３に示された構成と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態において、複数の拡散抵抗３ａ〜３ｅのそれぞれは、コンタクト６ａ〜６ｅを介して第２端子１２に接続される。また、第１端子１１は、コンタクト６ｆを介して、拡散抵抗３ｃの端部Ｅ１近傍に接続される。このように、本発明に係る半導体可変抵抗素子１０において、第１端子１１に接続される１つの拡散抵抗３は、複数の拡散抵抗３（３ａ〜３ｅ）のうちいずれでもよい。
【００４９】
本発明の第２の実施の形態に係る半導体可変抵抗素子１０の動作は以下の通りである。例えば、エピタキシャル層２の導電型はｐ型であり、拡散抵抗３の導電型はｎ型であるとする（図４Ｂ参照）。また、拡散抵抗３ａ〜３ｅのそれぞれは、抵抗率Ｒａ〜Ｒｅを有するとする。電流Ｉｐが第1端子１１から第２端子１２へ流れる場合、拡散抵抗３ｃにおいて、端部Ｅ１の電位の方が端部Ｅ２の電位より高くなる。拡散抵抗３ａ〜３ｅは、端部Ｅ２において接続されているので、拡散抵抗３ａ、３ｂ、３ｄ、３ｅの電位は、拡散抵抗３ｃの端部Ｅ２における電位と略等しくなる。つまり、チャネル領域Ｃ２及びＣ３付近において、拡散抵抗３ｃの電位は、拡散抵抗３ｂ及び３ｄの電位より高くなる。
【００５０】
ここで、動作例１によれば、制御電極５には、絶対値が徐々に増加するように「正」の制御電圧Ｖｃｇが印加される。第１の実施の形態における場合と同様に、ある制御電圧Ｖｃｇが制御電極５に印加された時、チャネル領域Ｃ２及びＣ３においてチャネルが確立される。この時、図６に示されるように、電子は、拡散抵抗３ｂ及び拡散抵抗３ｄから拡散抵抗３ｃへ向けて走る。つまり、拡散抵抗３ｂ〜３ｄは、チャネル領域Ｃ２及びＣ３においてショートし、電流Ｉｐは、第1端子１１から拡散抵抗３ｂ〜３ｄを介して第２端子１２へ流れる。従って、抵抗率Ｒｖの逆数１／Ｒｖは、１／Ｒｃから１／Ｒｂ＋１／Ｒｃ＋１／Ｒｄに変化する。すなわち、抵抗率Ｒｖは小さくなる。
【００５１】
更に、チャネル領域Ｃ１及びＣ４においてチャネルが確立された場合、抵抗率Ｒｖの逆数１／Ｒｖは、１／Ｒａ＋１／Ｒｂ＋１／Ｒｃ＋１／Ｒｄ＋１／Ｒｅとなり、抵抗率Ｒｖは更に小さくなる。このように、制御電極５に印加する制御電圧Ｖｃｇを調節することによって、抵抗率Ｒｖを増減させることが可能となる。すなわち、半導体により形成される可変抵抗素子が実現される。
【００５２】
（第３の実施の形態）
図７は、本発明の第３の実施の形態に係る半導体可変抵抗素子１０の構造を示す平面図である。図７において、図３に示された構成と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態によれば、第１の実施の形態の場合と同様に、制御電極５は、複数の拡散抵抗３（３ａ〜３ｄ）をまたぐように形成される。但し、その制御電極５は直線的な形状に限られない。図７に示されるように、制御電極５は、屈曲部を有するように形成されてもよい。
【００５３】
本実施の形態において、制御電極５は、隣接する２つの拡散抵抗３をまたぐ部分（以下、第１制御電極５ｔと参照される）と、その第１制御電極５ｔの間を接続する部分（以下、第２制御電極５ｓと参照される）とにより構成される。例えば、図７に示されるように、複数の拡散抵抗３（３ａ〜３ｄ）が、Ｘ方向に沿って互いに略平行に形成されている場合、第１制御電極５ｔは、このＸ方向と交差する方向に延在するように形成される。特に、第１制御電極５ｔは、Ｘ方向と直交するＹ方向に沿って形成されると好適である。また、第２制御電極５ｓは、拡散抵抗３に平行にＸ方向に沿って形成されると好適である。このようにして、拡散抵抗３ａと３ｂ、拡散抵抗３ｂと３ｃ、拡散抵抗３ｃと３ｄの間には、それぞれチャネル領域Ｃ１、Ｃ２、Ｃ３が形成される。
【００５４】
本実施の形態に係る半導体可変抵抗素子１０の動作は、上述の第１及び第２の実施の形態における動作と同様である。すなわち、制御電極５に印加する制御電圧Ｖｃｇを調整することによって、チャネル領域Ｃ１〜Ｃ３において正孔あるいは電子のチャネルが確立される。これにより、隣接する拡散抵抗３間がショートし、抵抗率Ｒｖが変化する。すなわち、半導体により形成される可変抵抗素子が実現される。
【００５５】
図７に示されるように、本実施の形態によれば、複数の拡散抵抗３ａ〜３ｄのＸ方向に沿った「実効的な長さ」は互いに異なる。この「実効的な長さ」とは、拡散抵抗３ａの場合、コンタクト６ａと６ｅの間の距離を意味し、拡散抵抗３ｂ〜３ｄの場合、第１制御電極５ｔがオーバーラップする位置と、それぞれのコンタクト６ｂ〜６ｄとの間の距離を意味する。複数の拡散抵抗３ａ〜３ｄのＹ方向の幅や、それらにおける不純物密度が等しい場合、「実効的な長さ」の違いは、複数の拡散抵抗３ａ〜３ｄのそれぞれの抵抗率Ｒａ〜Ｒｄの違いに反映される。この時、チャネルが確立されるチャネル領域Ｃ１〜Ｃ３に応じて、抵抗率Ｒｖの飛び幅は変動し得る。このように、可変の抵抗率Ｒｖの変化率を非線形的に設定したい場合などにおいて、設計者は自由に半導体可変抵抗素子１０を設計することが可能である。
【００５６】
（製造方法）
次に、図８Ａ〜図８Ｃを参照して、本発明に係る半導体可変抵抗素子１０の製造方法を説明する。まず、図８Ａに示されるように、シリコン等の基板１上に、エピタキシャル成長によってエピタキシャル層２が形成される。例えば、基板１の導電型はｐ型であり、エピタキシャル層２の導電型はｎ型である。また、エピタキシャル層２の膜厚は、１〜１０μｍである。
【００５７】
続いて、エピタキシャル層２上にレジスト膜が形成され、そのレジスト膜に所定のパターニングが施される。その後、ボロン等の不純物イオンが、イオン注入法によりエピタキシャル層２中に注入される。これにより、図８Ｂに示されるように、ｐ型の拡散抵抗３が複数形成される。この複数の拡散抵抗３は、エピタキシャル層２中に形成され、且つ、エピタキシャル層２の表面に達するように形成される。また、この複数の拡散抵抗３は、互いに平行に形成されることが好ましい（図３、図６、図７参照）。また、この複数の拡散抵抗３のそれぞれの長手方向の長さは、任意である（図７参照）。その後、レジストパターンは除去される。
【００５８】
次に、図８Ｃに示されるように、エピタキシャル層２の上に、熱酸化法などの方法によって絶縁膜４が形成される。この絶縁膜４の膜厚は、数１００Åである。続いて、ポリシリコン膜が、絶縁膜４上に形成され、そのポリシリコン膜上に、所望のレジストパターンが形成される。そして、そのレジストパターンをマスクにして、ドライエッチングなどによりポリシリコン膜がエッチングされる。これにより、所望のパターンを有する制御電極５が形成される。具体的には、図３、図６、図７に示されたように、この制御電極５は、複数の拡散抵抗３をまたがるように（オーバーラップするように）パターニングされている。尚、この制御電極５の抵抗率は、砒素などイオンを注入することによって調節されてもよい。
【００５９】
その後、絶縁膜４及び制御電極５上に層間絶縁膜が形成される。そして、複数の拡散抵抗３に達するように、所定の位置に複数のコンタクト６が形成される（図３、図６、図７参照）。その後、制御電極５及びコンタクト６に対して所定の配線が施され、本発明に係る半導体可変抵抗素子１０が完成する。
【００６０】
以上に説明された半導体可変抵抗素子１０は、例えば、ＣＤやＤＶＤ等の光ディスクを製造する際に用いられる光ディスク記録装置に適用される。図１に示されたように、光ディスク記録装置は、レーザー光の強度を検出する受光用半導体集積回路装置（以下、レーザー光モニターＩＣと参照される）を備える。このレーザー光モニターＩＣの感度は、それが有するアンプの増幅率を変化させることにより調整される。本発明に係る半導体可変抵抗素子１０は、そのレーザー光モニターＩＣが有するアンプに適用され得る。
【００６１】
図９は、本発明に係るレーザー光モニターＩＣの構成例を示す回路図である。図９に示されるように、レーザー光モニターＩＣ２０は、上述の半導体可変抵抗素子１０を用いるアンプ３０と、半導体受光素子としてのフォトダイオード２２と、出力端子２５とを備える。フォトダイオード２２は、半導体可変抵抗素子１０の第１端子１１と第２端子１２のうち一方に接続される。また、出力端子２５は、第１端子１１と第２端子１２のうち他方に接続される。このフォトダイオード２２は、光電変換素子であり、入射するレーザー光４０を検出し、検出されたレーザー光４０の強度に対応する受光電流４５を生成する。この受光電流４５（Ｉｐ）は、例えば、図９に示される矢印の方向に流れる。半導体可変抵抗素子１０を用いたアンプ３０は、その受光電流４５に対して電圧変換増幅を行う。その結果、検出されたレーザー光４０の強度に対応する出力電圧Ｖｏｕｔが出力端子２５から出力される。
【００６２】
このレーザー光モニターＩＣ２０は、半導体可変抵抗素子１０を含んで１つのＩＣチップ２１上に形成される。ここで、半導体可変抵抗素子１０の制御電極５は、そのＩＣチップ２１外部の配線と接続される。すなわち、図９に示されるように、制御電極５は、ＩＣチップ２１外部の可変電圧電源５０及び制限抵抗５１に接続される。このように、レーザー光モニターＩＣ２０と、可変電圧電源５０と、制限抵抗５１とによって、光ディスク記録装置に適用される受光装置６０が構成される。制御電極５に印加される制御電圧Ｖｃｇは、可変電圧電源５０及び制限抵抗５１により調節される。これにより、半導体可変抵抗素子１０の抵抗率Ｒｖ、すなわちレーザー光モニターＩＣ２０の感度（アンプ３０の増幅率）が制御される。
【００６３】
また、図１０は、本発明に係るレーザー光モニターＩＣの他の構成例を示す回路図である。図１０において、図９に示された構成と同様の構成には同一の符号が付され、その説明は適宜省略される。図１０において、レーザー光モニターＩＣ２０は、フォトダイオード２２と、出力端子２５と、アンプ３０ａ、３０ｂとを備える。アンプ３０ａは、フォトダイオード２２に接続され、アンプ３０ｂは、出力端子２５に接続される。また、アンプ３０ａ及び３０ｂは、それぞれ抵抗３１（抵抗率：Ｒ１）及び抵抗３２（抵抗率：Ｒ２）を有する。そして、半導体可変抵抗素子１０は、アンプ３０ａとアンプ３０ｂの結合結線部において、可変抵抗として利用される。このような回路構成のレーザー光モニターＩＣ２０において、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｉｐ×Ｒ１×Ｒ２／Ｒｖにより与えられる。つまり、半導体可変抵抗素子１０の抵抗率Ｒｖを変化させることによって、レーザー光モニターＩＣ２０の感度が調節される。
【００６４】
このように、受光装置６０の増幅率（感度）を決定する可変抵抗を、ＩＣチップ２１外部に配置する必要がない。従って、信号線の寄生インダクタンスや寄生容量を削減することが可能となり、周波数特性におけるピーキング及び過渡応答特性におけるリンギングが低減される。すなわち、本発明に係るレーザー光モニターＩＣ２０及び受光装置６０によれば、周波数特性及び過渡応答特性が向上する。
【００６５】
図１１は、本発明に係る光ディスク記録装置８０の構成を示すブロック図である。この光ディスク記録装置８０は、上述の受光装置６０と、レーザー７０と、レーザー７０を駆動するレーザー駆動装置７１と、レーザー駆動装置７１及び出力端子２５に接続された強度制御装置７２とを備える。レーザー７０によって放射されるレーザー光４０は、レーザー光モニターＩＣ２０のフォトダイオード２２によって検出される。上述のように、アンプ３０によって検出信号が適正に増幅される。そして、出力端子２５から出力される出力電圧Ｖｏｕｔは、強度制御装置７２に入力される。この時、その強度制御装置７２は、その出力電圧Ｖｏｕｔに基づき、レーザー駆動装置７１を制御する。これにより、レーザー７０の出力、すなわちレーザー光４０の強度がフィードバック制御される。
【００６６】
上述の通り、本発明に係るレーザー光モニターＩＣ２０によれば、ピーキングやリンギングが低減される。これは、そのレーザー光モニターＩＣ２０の高速動作が可能となることを意味する。従って、本発明に係る光ディスク記録装置８０によれば、記録速度が向上する。
【図面の簡単な説明】
【００６７】
【図１】図１は、光ディスク記録装置のピックアップ部を示す概略図である。
【図２】図２は、従来のレーザー光モニターＩＣの構成を示す回路図である。
【図３】図３は、本発明の第1の実施の形態に係る半導体可変抵抗素子の構造を示す平面図である。
【図４Ａ】図４Ａは、本発明の第1の実施の形態に係る半導体可変抵抗素子の構造を示す断面図である。
【図４Ｂ】図４Ｂは、本発明の第1の実施の形態に係る半導体可変抵抗素子の構造を示す断面図である。
【図５】図５は、本発明に係る半導体可変抵抗素子の動作を示すグラフ図である。
【図６】図６は、本発明の第２の実施の形態に係る半導体可変抵抗素子の構造を示す平面図である。
【図７】図７は、本発明の第３の実施の形態に係る半導体可変抵抗素子の構造を示す平面図である。
【図８Ａ】図８Ａは、本発明に係る半導体可変抵抗素子の製造方法を示す断面図である。
【図８Ｂ】図８Ｂは、本発明に係る半導体可変抵抗素子の製造方法を示す断面図である。
【図８Ｃ】図８Ｃは、本発明に係る半導体可変抵抗素子の製造方法を示す断面図である。
【図９】図９は、本発明に係る受光用半導体集積回路装置及び受光装置の1つの構成を示す回路図である。
【図１０】図１０は、本発明に係る受光用半導体集積回路装置及び受光装置の他の構成を示す回路図である。
【図１１】図１１は、本発明に係る光ディスク記録装置の構成を示すブロック図である。
【符号の説明】
【００６８】
１    基板
２    エピタキシャル層
３    拡散抵抗
４    絶縁膜
５    制御電極
６    コンタクト
１０    半導体可変抵抗素子
１１    第1端子
１２    第２端子
２０    レーザー光モニターＩＣ
２１    ＩＣチップ
２２    フォトダイオード
２５    出力端子
３０    アンプ
３１    内蔵抵抗
４０    レーザー光
５０    外部可変電源
６０    受光装置
７０    レーザー
８０    光ディスク記録装置
【図１】
2005276954.tif 000003
【図２】
2005276954.tif 000004
【図３】
2005276954.tif 000005
【図４Ａ】
2005276954.tif 000006
【図４Ｂ】
2005276954.tif 000007
【図５】
2005276954.tif 000008
【図６】
2005276954.tif 000009
【図７】
2005276954.tif 000010
【図８Ａ】
2005276954.tif 000011
【図８Ｂ】
2005276954.tif 000012
【図８Ｃ】
2005276954.tif 000013
【図９】
2005276954.tif 000014
【図１０】
2005276954.tif 000015
【図１１】
2005276954.tif 000016