(57)【要約】【課題】  本発明の目的は、電極を微細化しつつ、フリンジ容量の発生を抑制できる半導体装置を提供することである。【解決手段】  第２の電極１０２は、第１の電極１０１に対して平行となるように配置される。容量絶縁膜１００は、強誘電体材料からなり、第１の電極１０１と各第２の電極１０２との間の領域に配置される。ここで、容量絶縁膜１００の比誘電率をｅとし、容量絶縁膜１００の膜厚をｄμｍとし、第２の電極１０２と容量絶縁膜１００とが接触している部分と、第１の電極１０１と容量絶縁膜１００とが接触している部分とのうちの小さい方の面積をＳμｍ2とし、第２の電極１０２と容量絶縁膜１００とが接触している部分と、第１の電極１０１と容量絶縁膜１００とが接触している部分とのうち面積が小さい方の周辺の長さをＬμｍとした場合に、各第２の電極１０２に対応するＳの値は、１２μｍ2以下であって、Ｌ×ｄ×ｅ／Ｓの値は、５２以下である。【選択図】  図１
2005276924.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、
前記第１の電極よりも小さな面積を有し、当該第１の電極の主面に対して主面が平行となるように配置される１以上の第２の電極と、
強誘電体材料または高誘電体材料からなり、前記第１の電極の主面と各前記第２の電極の主面との間の領域に配置される容量絶縁膜とを備え、
前記容量絶縁膜の比誘電率をｅとし、前記容量絶縁膜の膜厚をｄμｍとし、前記第２の電極と前記容量絶縁膜とが接触している部分と、前記第１の電極と前記容量絶縁膜とが接触している部分とのうちの小さい方の面積をＳμｍ2とし、前記第２の電極と前記容量絶縁膜とが接触している部分と、前記第１の電極と前記容量絶縁膜とが接触している部分とのうち面積が小さい方の周辺の長さをＬμｍとした場合に、
各前記第２の電極に対応するＳの値は、１２μｍ2以下であって、
Ｌ×ｄ×ｅ／Ｓの値は、５２以下であることを特徴とする、半導体装置。
【請求項２】
前記容量絶縁膜は、各前記第２の電極において、各当該第２の電極の主面の外縁よりも内側に形成されることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記容量絶縁膜よりも低い比誘電率を有し、前記第１の電極の主面上であって、各前記第２の電極の間の領域に形成される絶縁膜をさらに備える、請求項２に記載の半導体装置。
【請求項４】
前記絶縁膜は、前記容量絶縁膜の構成元素の少なくとも１つを含むことを特徴とする、請求項３に記載の半導体装置。
【請求項５】
前記第１の電極の主面上であって、各前記第２の電極の間の領域において絶縁材料により形成される容器をさらに備え、
前記容器の内部には、前記容量絶縁膜よりも低い比誘電率を有する気体が充填されることを特徴とする、請求項２に記載の半導体装置。
【請求項６】
前記第１の電極の主面上であって、各前記第２の電極の間の領域において絶縁材料により形成される容器をさらに備え、
前記容器の内部は、真空もしくは減圧された気体で満たされている状態であることを特徴とする、請求項２に記載の半導体装置。
【請求項７】
互いに隣接する前記第２の電極の中心間の距離をｌμｍとし、前記第１の電極の主面上であって各前記第２の電極の間の領域の有する比誘電率をｅとした場合に、
ｅ×ｄ／ｌで算出される値は、１００以下であることを特徴とする、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する発明であって、より特定的には、２枚の電極と当該２枚の電極の間に配置される容量膜とを備える半導体記憶装置に関する発明である。
【背景技術】
【０００２】
近年のデジタル技術の進展に伴い、大容量のデータを処理および保存する傾向が電子機器において推進されており、電子機器が一段と高度化している。その結果、電子機器に使用される半導体装置における半導体素子の微細化が急速に進んでいる。それに伴ってダイナミックＲＡＭの高集積化を実現するために、従来の珪素酸化物または窒化物の代わりに高誘電体を容量絶縁膜として用いる技術が広く研究開発されている。さらに、従来にない低動作電圧かつ高速書き込み読み出し可能な不揮発性ＲＡＭの実用化を目指し、自発分極特性を有する強誘電体膜を用いた半導体記憶装置に関する研究開発が盛んに行われている。
【０００３】
ここで、１つの電極上に複数上に複数の容量素子が形成された半導体記憶装置において、容量素子間のクロストーキングを妨げるために、各容量素子間を低誘電率材料で埋めるものがある（特許文献１参照）。なお、当該半導体記憶装置を実現するための最重要課題は、容量素子を特性劣化させることなく微細化し、ＣＭＯＳ集積回路に集積化できるプロセスを開発することである。
【特許文献１】特開平６−３１４７６８号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、半導体記憶装置内の容量素子が有する電極の面積を微細化した場合には、従来では影響が小さく問題とならなかったフリンジ容量の影響が強く現れるようになる。ここで、フリンジ容量とは、電極に電圧を印加した際、対向電極間に発生する電界のうち、電極と容量絶縁膜の界面に対して垂直な電気力線を描くことなく電極端からはみ出した電界によって発生する容量のことを示す。このようなフリンジ容量が発生すると、強誘電体容量素子のヒステリシスの形状が細長い形状となる。すなわち、電極に０Ｖの電圧を印加した場合に、強誘電体内に残留する残留自発分極量の大きさが小さくなってしまう。その結果、半導体記憶装置において、データ保持能力が低下したり、データを読み出し時の誤判定が生じたりするという問題が発生する。
【０００５】
また、隣接した強誘電体容量素子に逆向きの電界がかかった場合には、電極はみ出した電界の影響を受けて残留自発分極が一部反転し、（クロストーキングとも呼ばれる）データの記憶保持に問題が現れる可能性がある。
【０００６】
なお、特許文献１ではこのクロストーキングを妨げるため容量素子間を低誘電率材料で埋めるものがあるが、本発明は微小容量素子の各素子におけるフリンジ容量の影響を低下させ、ヒステリシス形状を正常に保つことを目的としており、これとは異なる。
【０００７】
そこで、本発明の目的は、電極を微細化しつつ、フリンジ容量の発生を抑制できる半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、第１の電極と、第１の電極よりも小さな面積を有し、当該第１の電極の主面に対して主面が平行となるように配置される１以上の第２の電極と、強誘電体材料または高誘電体材料からなり、第１の電極の主面と各前記第２の電極の主面との間の領域に配置される容量絶縁膜とを備える。ここで、容量絶縁膜の比誘電率をｅとし、容量絶縁膜の膜厚をｄμｍとし、第２の電極と容量絶縁膜とが接触している部分と、第１の電極と容量絶縁膜とが接触している部分とのうちいずれか小さい方の面積をＳμｍ
2とし、第２の電極と容量絶縁膜とが接触している部分と、第１の電極と容量絶縁膜とが接触している部分とのうち面積が小さい方の周辺の長さをＬμｍとした場合に、各第２の電極に対応するＳの値は、１２μｍ2以下であって、Ｌ×ｄ×ｅ／Ｓの値は、５２以下である。
【０００９】
また、容量絶縁膜は、各第２の電極において、各当該第２の電極の主面の外縁よりも内側に形成されていてもよい。
【００１０】
また、本発明に係る半導体装置は、容量絶縁膜よりも低い比誘電率を有し、第１の電極の主面上であって、各第２の電極の間の領域に形成される絶縁膜をさらに備えていてもよい。
【００１１】
また、絶縁膜は、容量絶縁膜の構成成分の少なくとも１つを含んでいてもよい。
【００１２】
また、本発明に係る半導体装置は、第１の電極の主面上であって、各第２の電極の間の領域において絶縁材料により形成される容器をさらに備えていてもよい。また、容器の内部には、容量絶縁膜よりも低い比誘電率を有する気体が充填されていてもよいし、真空状態であってもよい。
【００１３】
また、互いに隣接する第２の電極の中心間の距離をｌμｍとし、第１の電極の主面上であって各第２の電極の間の領域の有する比誘電率をｅとした場合に、ｅ×ｄ／ｌで算出される値は、１００以下であってもよい。
【発明の効果】
【００１４】
本発明によれば、Ｌ×ｄ×ｅ／Ｓの値を５２以下とすることにより、フリンジ電界の影響を全体容量の１０％以内まで抑制することが可能となる。その結果、半導体装置のヒステリシス形状の変化を抑制できると共に、記憶容量の劣化防止を図ることができる。
【００１５】
また、絶縁膜４０３は、容量絶縁膜４００の構成元素の少なくとも１つを含んでいるので、絶縁膜４０３の構成元素の拡散による特性劣化が防止される。また、絶縁膜４０３と容量絶縁膜４００との密着性も向上する。
【００１６】
また、ｅ×ｄ／ｌで算出される値が１００以下とすることにより、フリンジ電界によって生じる容量素子の全体容量に対する影響を１％以内まで抑制することが可能となる。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
以下に、本発明の１の実施形態に係る半導体装置について、図面を参照しながら説明する。図１は、第１の実施形態に係る半導体装置の構成を示した図である。
【００１８】
図１に示す半導体装置は、容量絶縁膜１００、第１の電極１０１および第２の電極１０２−１〜ｎ（ｎは自然数）を備える。第１の電極１０１は、容量素子の電極としての役割を果たす金属板である。第２の電極１０２−１〜ｎ（第２の電極１０２−３以降は図示せず）は、第１の電極１０１よりも小さな面積を有する金属板であり、容量素子の電極としての役割を果たす。なお、第２の電極１０２−１〜ｎは、その主面が第１の電極１０１の主面に対して平行となるように配置される。容量絶縁膜１００は、強誘電体材料あるいは高誘電体材料から成り、第１の電極１０１の主面の主面と第２の電極１０２−１〜ｎの主面との間の領域に配置される。なお、本実施形態では、容量絶縁膜１００は、第１の電極１０１の全面に形成されている。以上のように、本実施形態に係る半導体装置では、第１の電極１０１に対向するように第２の電極１０２−１〜ｎが設けられることにより、複数の容量素子が形成されている。
【００１９】
ここで、本実施形態に係る半導体装置は、第１の電極１０１と第２の電極１０２−１〜ｎとの間の領域からはみ出した電界により発生するフリンジ容量を低減することを目的としている。かかる目的を達成するために、本実施形態に係る半導体装置では、第２の電極１０２−１〜ｎの形状と容量絶縁膜１００の膜厚と容量絶縁膜１００の比誘電率との間に所定の関係が成立する。以下に、かかる所定の関係について説明を行う。
【００２０】
第２の電極１０２−１〜ｎと容量絶縁膜１００との接触面積をＳμｍ2とする。第２の電極１０２−１〜ｎと容量絶縁膜１００の接触部分の周辺長をＬμｍとする。容量絶縁膜１００の膜厚をｄμｍとする。また、容量絶縁膜１００の比誘電率をｅとする。この場合において、Ｌ×ｄ×ｅ／Ｓの値とフリンジ容量との関係は、図２に示すような関係になる。ここで、図２は、Ｌ×ｄ×ｅ／Ｓの値と全体容量に対するフリンジ容量の割合との関係を示したグラフである。具体的には、縦軸は、全体容量に対するフリンジ容量の割合を示し、横軸は、Ｌ×ｄ×ｅ／Ｓの値を示している。図２に示すグラフでは、第２の電極１０２の形状は円であり、ｅは３００であり、ｄは０．１μｍである。図２に示すように、Ｌ×ｄ×ｅ／Ｓの値が５２以下のときに、容量素子の全体容量に対してフリンジ容量を１０％以下に抑制することが可能である。
【００２１】
以上のように、本実施形態に係る半導体装置では、Ｌ×ｄ×ｅ／Ｓの値が５２以下となることにより、フリンジ容量の発生を抑制できる。なお、この際、膜厚ｄは０．０５μｍ以上であり、比誘電率ｅは２００以上であり、接触面積Ｓは１２μｍ2以下であることが望ましい。
【００２２】
また、図３は、図１に示す半導体装置において、各容量素子におけるフリンジ容量の全体容量に対する割合と、接触面積Ｓとの関係を示した図である。具体的には、縦軸は容量素子におけるフリンジ容量の全体容量に対する割合を示し、横軸は接触面積Ｓを示す。図３によれば、接触面積Ｓが４．１５μｍ2以下でフリンジ容量が全体容量の１０％以上となる。ただし、図３では、第２の電極１０２の形状は、接触面積Ｓが同面積で接触界面の周辺長が最も小さくなる円形である。また、容量絶縁膜１００の膜厚は、０．１μｍである。また、容量絶縁膜１００の比誘電率が３００である。
【００２３】
また、図４は、第２の電極１０２と容量絶縁膜１００との接触部分の周辺長と、各容量素子におけるフリンジ容量の全体容量に対する割合との関係を示したグラフである。なお、このとき、接触面積Ｓは１μｍ2に固定されている。図４に示すように、周辺長Ｌはフリンジ容量の増加に比例する。ただし、接触面積Ｓと周辺長Ｌとの関係は、形状が円形で周辺長Ｌが最大になることから、円の半径をｒとすると、Ｌ／Ｓ≧２πｒ／πｒ2であるので、これを展開すると、Ｓ≦Ｌ2／４πである。
【００２４】
また、容量絶縁膜１００の膜厚ｄが薄くなれば、フリンジ容量が全体容量に占める割合は小さくなる。そこで、ここでは、０．１μｍ以下と規定する。
【００２５】
また、容量絶縁膜１００の構成材料としては、ＳＢＴ、ＢＬＴまたはＰＺＴを代表とする、比誘電率が２００以上の強誘電体を含む。
【００２６】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置について図面を参照しながら説明する。図５は、本実施形態に係る半導体装置の構成を示した図である。
【００２７】
図５に示す半導体装置は、容量絶縁膜４００、第１の電極４０１、第２の電極４０２−１〜ｎ（ｎは自然数）および絶縁膜４０３を備える。なお、第１の電極４０１および第２の電極４０２−１〜ｎについては、第１の実施形態と同様であるので説明を省略する。容量絶縁膜４００は、第１の電極４０１と第２の電極４０２−１〜ｎとに挟まれるように形成される。なお、本実施形態に係る容量絶縁膜４００は、第１の電極４０１と第２の電極４０２−１〜ｎとの間の領域にのみ形成される。そして、各第２の電極４０２−１〜ｎの間の領域（すなわち、各容量素子の間の領域）には、絶縁膜４０３が形成される。当該絶縁膜４０３は、容量絶縁膜４００よりも小さな比誘電率を有する。絶縁膜４０３の材質としては、ＳｉＯ2やＳｉＮなどが挙げられる。
【００２８】
なお、第１の実施形態では、接触面積Ｓは、第２の電極１０２−１〜ｎと容量絶縁膜１００との接触部分であるとしていた。これは、第１の実施形態では、第１の電極１０１の全面に容量絶縁膜１００が形成されていたためである。一方、本実施形態では、容量絶縁膜４００は、第１の電極４０１と第２の電極４０２との間の領域にのみ形成される。そのため、本実施形態では、接触面積Ｓは、第１の電極４０１と容量絶縁膜４００との接触面積と、第２の電極４０２と容量絶縁膜４００との接触面積との小さい方であるとする。同様に、周辺長Ｌは、第２の電極４０２と容量絶縁膜４００とが接触している部分と、第１の電極４０１と容量絶縁膜４００とが接触している部分とのうち面積が小さい方であるとする。
【００２９】
以上のような構成を有する半導体装置においても、Ｌ×ｄ×ｅ／Ｓの値が５２以下となることにより、フリンジ容量の発生を抑制できる。
【００３０】
なお、容量絶縁膜４００は、第２の電極４０２において、各当該第２の電極４０２の主面の外縁よりも内側に形成されることが望ましい。
【００３１】
なお、絶縁膜４０３は、容量絶縁膜４００の構成元素の少なくとも１つを含むことが望ましい。これにより、絶縁膜４０３の構成元素の拡散による特性劣化が防止される。また、絶縁膜４０３と容量絶縁膜４００との密着性も向上する。
【００３２】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置について図面を参照しながら説明する。図６は、本実施形態に係る半導体装置の構成を示した図である。
【００３３】
図６に示す半導体装置は、容量絶縁膜５００、第１の電極５０１、第２の電極５０２−１〜ｎ（ｎは自然数）および中空部５０３を備える。なお、第１の電極４０１、第２の電極４０２−１〜ｎおよび容量絶縁膜５００については、第２の実施形態と同様であるので説明を省略する。中空部５０３は、各第２の電極４０２の間の領域（すなわち、各容量素子の間の領域）に形成される。当該中空部５０３は、絶縁材料により形成される中空部材であり、その内部は、誘電率の低い気体もしくは減圧した気体が充填されるか、真空状態に保たれる。
【００３４】
以上のような構成を有する半導体装置においても、Ｌ×ｄ×ｅ／Ｓの値が５２以下となることにより、フリンジ容量の発生を抑制できる。
【００３５】
なお、容量絶縁膜５００は、第２の電極５０２において、各当該第２の電極５０２の主面の外縁よりも内側に形成されることが望ましい。
【００３６】
また、中空部５０３を満たす気体としては、水分やＨ2を含まない気体が望ましい。具体的には、中空部５０３を満たす気体としては、ＡｒやＮ2などの不揮発性ガスが挙げられる。また、容量素子間を満たす期待の気圧は、低い圧力であるほど望ましい。
【００３７】
また、第１〜第３の実施形態に示す半導体装置において、隣接した容量素子に逆向きの電界がかかった場合に、容量素子からはみ出した電界の影響を受けると、残留自発分極が一部反転し、データの記憶保持に問題が現れる。そのため、互いに隣接する容量素子は、影響を受けるフリンジ電界値が、電極直下の電界値の１％未満となるまで離して作製する。その距離は、絶縁膜４０３の比誘電率によって異なり、その比誘電率が小さいほど近くてもよい。具体的には、互いに隣接する第２の電極の中心間の距離をｌμｍとし、第１の電極の主面上であって各第２の電極の間の領域の有する比誘電率をｅとした場合において、ｅ×ｄ／ｌで算出される値が１００以下であるようなｌが望ましい。なお、図１に示すように容量絶縁膜が無限に広がっていると仮定した場合が最も容量素子間の距離を大きくする必要があり、図７に示すように、比誘電率が３００の容量絶縁膜では０．３μｍ以上離すように作製する必要がある。ただし、ここでは、容量絶縁膜の膜厚ｄは０．１μｍとして計算している。
【産業上の利用可能性】
【００３８】
本発明に係る半導体装置は、電極を微細化しつつ、フリンジ容量の発生を抑制できる効果を有し、電極を微細化しつつ、フリンジ容量の発生を抑制できる半導体装置等として有用である。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態に係る半導体装置の構成を示した図
【図２】Ｌ×ｄ×ｅ／Ｓの値と全体容量に対するフリンジ容量の割合との関係を示したグラフ
【図３】図１に示す半導体装置において、各容量素子におけるフリンジ容量の全体容量に対する割合と、接触面積Ｓとの関係を示した図
【図４】第２の電極１０２と容量絶縁膜１００との接触部分の周辺長と、各容量素子におけるフリンジ容量の全体容量に対する割合との関係を示したグラフ
【図５】本発明の第２の実施形態に係る半導体装置の構成を示した図
【図６】本発明の第３の実施形態に係る半導体装置の構成を示した図
【図７】全体の電界に対するフリンジ容量の割合と電極端面からの距離との関係を示した図
【符号の説明】
【００４０】
１００  容量絶縁膜
１０１  第１の電極
１０２  第２の電極
４００  容量絶縁膜
４０１  第１の電極
４０２  第２の電極
４０３  絶縁膜
５００  容量絶縁膜
５０１  第１の電極
５０２  第２の電極
５０３  中空部
【図１】
2005276924.tif 000003
【図２】
2005276924.tif 000004
【図３】
2005276924.tif 000005
【図４】
2005276924.tif 000006
【図５】
2005276924.tif 000007
【図６】
2005276924.tif 000008
【図７】
2005276924.tif 000009