(57)【要約】【課題】ゲート電極の粗密分布による厚さのばらつきに伴う個々のトランジスタ特性のばらつきを抑制する有機薄膜トランジスタを提供する。【解決手段】基板上に、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極から構成される複数のトランジスタ素子を有し、該トランジスタ素子がフィールド絶縁膜によって分離されている有機薄膜トランジスタにおいて、前記基板に接してトランジスタ素子のある領域には導電体膜からなるゲート電極が設けられ、トランジスタ素子のない領域には導電体膜からなる回路パターン形状のダミーパターンが設けられている有機薄膜トランジスタ。【選択図】        なし【特許請求の範囲】
【請求項１】
基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極およびフィールド絶縁膜を有する有機薄膜トランジスタにおいて、前記基板上に導電体膜からなるゲート電極と、導電体膜からなる回路パターン形状のダミーパターンが設けられていることを特徴とする有機薄膜トランジスタ。
【請求項２】
基板上に、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極から構成される複数のトランジスタ素子を有し、該トランジスタ素子がフィールド絶縁膜によって分離されている有機薄膜トランジスタにおいて、前記基板に接してトランジスタ素子のある領域には導電体膜からなるゲート電極が設けられ、トランジスタ素子のない領域には導電体膜からなる回路パターン形状のダミーパターンが設けられている請求項１記載の有機薄膜トランジスタ。
【請求項３】
前記ゲート電極とダミーパターンのパターン間の間隔が１〜２００μｍであることを特徴とする請求項１または２記載の有機薄膜トランジスタ。
【請求項４】
基板に導電体膜が形成されているプリント回路基板をパターンニングしてゲート電極と、回路パターン形状のダミーパターンが形成されていることを特徴とする請求項１乃至３のいずれかの項に記載の有機薄膜トランジスタ。
【請求項５】
前記基板がガラスエポキシ樹脂からなることを特徴とする請求項１乃至４のいずれかの項に記載の有機薄膜トランジスタ。
【請求項６】
基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極およびフィールド絶縁膜を有する有機薄膜トランジスタの製造方法において、前記基板上に導電体膜からなるゲート電極と、導電体膜からなる回路パターン形状のダミーパターンを形成する工程を有することを特徴とする有機薄膜トランジスタの製造方法。
【請求項７】
基板上に、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極から構成される複数のトランジスタ素子を有し、該トランジスタ素子がフィールド絶縁膜によって分離されている有機薄膜トランジスタの製造方法において、前記基板に接して導電体膜からなるゲート電極と、導電体膜からなる回路パターン形状のダミーパターンを形成する工程、前記ゲート電極上にゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を形成して複数のトランジスタ素子を設けると共に、該トランジスタ素子をフィールド絶縁膜によって分離する工程を有することを特徴とする請求項６記載の有機薄膜トランジスタの製造方法。
【請求項８】
基板に導電体膜が形成されているプリント回路基板をパターンニングして前記ゲート電極と、回路パターン形状のダミーパターンを形成することを特徴とする請求項６または７記載の有機薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機半導体材料を用いた有機薄膜トランジスタおよびその製造方法に関する。特に、樹脂基板上に直接薄膜トランジスタを形成する際に必要となる平坦化工程を有する有機薄膜トランジスタおよびその製造方法に関する。
【０００２】
【背景技術】
近年、有機半導体材料を用いた薄膜トランジスタ（以下、有機薄膜トランジスタ）の開発競争が加速している。有機材料を用いることでプロセスの低温化が図れ、大面積に低コストでトランジスタを形成できることが期待される。薄型ディスプレイや電子ペーパーの駆動回路、無線認証（ＲＦ−ＩＤ）のタグ、ＩＣカードなどの応用展開が想定されている。技術的なレビューとして、例えば、非特許文献１が挙げられる。
【０００３】
有機薄膜トランジスタの構造例を図３に示す。３０１は基板、３０２は導電体膜からなるゲート電極、３０３はゲート絶縁膜、３０４は有機半導体膜、３０５は素子分離を行うフィールド絶縁膜、３０６はソース電極、３０７はドレイン電極である。
【０００４】
図３において、基板３０１には、例えばガラスエポキシ樹脂を用いることが出来る。この場合、ゲート電極３０２は導電体膜をゲート電極形状にパターニング後、研磨による平坦化処理を行っている。さらにその上にゲート絶縁膜３０３、有機半導体膜３０４、フィールド絶縁膜３０５、ソース電極３０５、ドレイン電極３０７を形成し薄膜トランジスタを構成している。
【０００５】
この有機薄膜トランジスタを動作させるには、ソース電極を接地し、ドレイン電極にＶｄｄを印加した状態で、ゲート電極にしきい値電圧Ｖｔｈを超える電圧を印加する。この時、ゲート電極近傍における電界効果によって有機半導体膜の導電率が変化し、ソース〜ドレイン電極間に電流が流れる。ゲート電圧によってスイッチのようにソース〜ドレイン電極間の電流をオンオフすることが出来る。
【０００６】
図３に示す構造の有機薄膜トランジスタを作成した場合には、ゲート電極表面を平坦化する際、ゲート電極のパターン形状が場所により密集した領域と孤立した領域があるため、削れ量が異なるという課題があった。従って、ゲート電極の断面形状を見た場合の側壁の傾斜が場所により変化してしまう。基板として、表面に銅箔が形成されているガラスエポキシ樹脂を使用する場合には、ゲート電極の膜厚が３５μｍ程度であるのに対し、ゲート絶縁膜は０．５μｍ以下である。つまり、ゲート絶縁膜はゲート電極の７０分の１程度の膜厚しかない。このため側壁形状によってはリークを生じたり、ゲート絶縁膜の膜厚不均一によりＶｔｈなどのトランジスタ特性がばらつく原因となる。特に、ガラスエポキシ樹脂のようにシリコンウエハと比べ形状が不安定で、平坦性に劣る基板においては問題である。
【０００７】
図２は有機薄膜トランジスタの基板と導電体膜を拡大して示した模式図である。基板２０１に対し２０２，２０３，２０４，２０５，２０６，２０７はゲート電極に相当する導電体膜のパターン形状を示す。導電体膜２０２，２０３，２０４，２０５が密集した領域Ａと導電体膜２０６，２０７が孤立した領域Ｂとでは平坦化する際の削れ量が変化してしまう。しかも基板２０１が不規則にうねっているため、導電体膜２０２，２０３，２０４，２０５，２０６，２０７の側壁形状を広い面積において等しく制御することは非常に困難である。
【０００８】
多層配線において絶縁膜を平坦化する技術であるＣＭＰ（化学機械研磨）においては、必要な形状以外にダミーパターンを配してパターン形状の粗密によらず均等に加工できるようにする技術が知られている（例えば、特許文献１参照）。また、ビルドアップ多層基板の製造工程において、電解銅メッキで形成される配線パターンのメッキ厚を均一にして配線層表面を平坦化する目的で帯状のダミーパターンを設けるという開示がある（例えば、特許文献２参照）。
【０００９】
しかしながら、ガラスエポキシ樹脂のようにシリコンウエハと比べて形状が不安定で、平坦性に劣る基板上に、バンプ接続などのジャンクションを用いずに直接トランジスタを形成する手法において、ダミーパターンが有効であるか、また必要となるダミーパターン形状についての知見は得られていない。
【００１０】
【特許文献１】
特開平７−６６５５２号公報（第２頁）
【特許文献２】
特開２０００−２２３３１号公報（第２頁）
【非特許文献１】
Ｃ．Ｄ．Ｄｉｍｉｔｒａｋｏｐｏｕｌｏｓ”Ｏｒｇａｎｉｃ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ  ｆｏｒ  Ｌａｒｇｅ  Ａｒｅａ  Ｅｌｅｃｔｒｏｎｉｃｓ”Ａｄｖ．Ｍａｔｅｒ．２００２，１４，Ｎｏ．２，ｐ９９−１１７
【００１１】
【発明が解決しようとする課題】
本発明は、この様な従来技術に鑑みてなされたものであり、ゲート電極の粗密分布による厚さのばらつきに伴う個々のトランジスタ特性のばらつきを抑制する有機薄膜トランジスタを提供することである。
また、本発明は、ガラスエポキシ樹脂のようにシリコンウエハと比べ形状が不安定で、平坦性に劣る基板上に設けた導電体膜から形成するゲート電極の粗密分布による厚さのばらつきを抑制するためにダミーパターンを設けて有機薄膜トランジスタを製造する方法を提供することである。
また、本発明は、安定した動作特性が得られるトランジスタ素子を多数個有する安価な有機薄膜トランジスタを提供することである。
【００１２】
【課題を解決するための手段】
上記の課題を解決するための手段について鋭意検討を行った結果、以下の手段が適当であるとの結論に至った。
すなわち、本発明は、基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極およびフィールド絶縁膜を有する有機薄膜トランジスタにおいて、前記基板上に導電体膜からなるゲート電極と、導電体膜からなる回路パターン形状のダミーパターンが設けられていることを特徴とする有機薄膜トランジスタである。
【００１３】
また、本発明は、基板上に、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極から構成される複数のトランジスタ素子を有し、該トランジスタ素子がフィールド絶縁膜によって分離されている有機薄膜トランジスタにおいて、前記基板に接してトランジスタ素子のある領域には導電体膜からなるゲート電極が設けられ、トランジスタ素子のない領域には導電体膜からなる回路パターン形状のダミーパターンが設けられている有機薄膜トランジスタである。
【００１４】
前記ゲート電極とダミーパターンのパターン間の間隔が１〜２００μｍであることが好ましい。
基板に導電体膜が形成されているプリント回路基板をパターンニングしてゲート電極と、回路パターン形状のダミーパターンが形成されていることが好ましい。
前記基板がガラスエポキシ樹脂からなることが好ましい。
【００１５】
また、本発明は、基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極およびフィールド絶縁膜を有する有機薄膜トランジスタの製造方法において、前記基板上に導電体膜からなるゲート電極と、導電体膜からなる回路パターン形状のダミーパターンを形成する工程を有することを特徴とする有機薄膜トランジスタの製造方法である。
【００１６】
また、本発明は、基板上に、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極から構成される複数のトランジスタ素子を有し、該トランジスタ素子がフィールド絶縁膜によって分離されている有機薄膜トランジスタの製造方法において、前記基板に接して導電体膜からなるゲート電極と、導電体膜からなる回路パターン形状のダミーパターンを形成する工程、前記ゲート電極上にゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極を形成して複数のトランジスタ素子を設けると共に、該トランジスタ素子をフィールド絶縁膜によって分離する工程を有することが好ましい。
【００１７】
基板に導電体膜が形成されているプリント回路基板をパターンニングしてゲート電極と、回路パターン形状のダミーパターンを形成することが好ましい。
【００１８】
【発明の実施の形態】
以下、本発明を詳細に説明する。
本発明は、有機半導体膜を用いた有機薄膜トランジスタにおいて、有機薄膜トランジスタが基板、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極、フィールド絶縁膜によって構成されており、基板は有機材料からなり、基板に接してゲート電極が導電体膜から形成されており、ゲート絶縁膜がゲート電極および有機半導体膜に接しており、ソース電極およびドレイン電極が有機半導体膜に接しており、個々のトランジスタ素子がフィールド絶縁膜によって素子分離されており、ゲート電極を形成する際の導電体膜の回路パターン形状にダミーパターンが含まれていることを特徴とする有機薄膜トランジスタである。
【００１９】
本発明者は、ガラスエポキシ樹脂のように形状が不安定で、平坦性に劣る材料を用いた基板において、有機薄膜トランジスタを作成に適する平坦化を行う方法について鋭意検討した結果、ゲート電極を形成する際にダミーパターンを設けることが有効であること、またその際に点在するゲート電極部における局部的な平坦性を確保することが重要であることを見出した。すなわち、基板が全体がうねっている点はバフの押し付け力の調整やバフ面の柔軟性で追随させ、ゲート電極の側壁形状を重視したいパターン部分において、パターン間の距離が均等になるようにダミーパターンを配置すれば十分であることが明らかになった。そして、ゲート電極の側壁形状は、ゲート電極の粗密分布による厚さのばらつきを均一にすることにより、均一に形成されることを見出した。本発明は、この知見に基づいて完成されたものである。
【００２０】
図１は本発明の有機薄膜トランジスタの基板と導電体膜に形成したパタ−ン形状を拡大して示した模式図である。図１において、基板１０１に対し、１０２，１０３，１０４，１０５，１０６，１０７はゲート電極に相当する導電体膜のパターン形状、１１０，１１１，１１２，１１３，１１４，１１５，１１６，１１７，１１８はダミーパターン形状を示す。ゲート電極に相当する導電体膜のパターン形状１０２に対し、一定距離離れたダミーパターン１１０，１１１が隣接して配置されている。ゲート電極のパターン１０３および１０６に対しても、１０２の場合と同様、それぞれダミーパターン１１１，１１２および１１５，１１６が配置されている。導電体膜１０２，１０３，１０４，１０５が密集している領域Ａと導電体膜１０６，１０７が孤立している領域Ｂとで、ダミーパターンの配置方法は特に変更する必要はなく、必要な導電体膜のパターンとダミーパターンとの間隔を一定距離離れて配置すれば良い。こうすることで、基板１０１が不規則にうねっている場合においても、ゲート電極に相当する導電体膜１０２，１０３，１０４，１０５，１０６，１０７の側壁形状を広い面積において等しく制御することが出来る。
【００２１】
図４は、図３に示す有機薄膜トランジスタに本発明を適用した本発明の有機薄膜トランジスタを示す模式図である。基板４０１上に形成した有機薄膜トランジスタ４０２の周囲にダミーパターンによる導電体膜４０３，４０４をほぼ同じ距離ａ隔てて配置することにより、ゲート電極の粗密分布による厚さのばらつきを均一にして安定したゲート電極の側壁形状を得ることが可能になる。必要なゲート電極パターンとダミーパターンとの間隔ａは１〜２００μｍの間が適当である。より望ましくは２〜５０μｍの間である。必要なゲート電極パターンとダミーパターンとの間隔が２００μｍを越えて広すぎる場合には集積化の弊害になる。逆に１μｍ未満で狭すぎる場合には寄生容量の増加に伴う動作スピードの遅延や、微細加工技術のコストが上がる弊害がある。間隔ａの選択は、回路規模や用途、仕様により調整する設計事項であり、適宜適正な値に調整することができる。
【００２２】
また、図４に示す必要なゲート電極パターン幅ｂとダミーパターン幅ｃの関係は配線の断面形状を確認しながら調整可能である。さらには、必要なパターン形状とダミーパターンとの間隔ａは厳密にどこでも一定である必然性はなく、実際の形状を確認しながら調整可能である。概ね５μｍから３０μｍ程度の違いはあっても良い。さらには、必要なパターン形状が密集する場合には個々のパターン形状が互いに他者のダミーパターンとして振舞うので、この場合は敢えてダミーバターンを別に設ける必要はない。
【００２３】
図４において、４０５はトランジスタ素子、４０６はトランジスタ素子のある領域、４０７はトランジスタ素子のない領域を示す。
【００２４】
【実施例】
以下、実施例を示し本発明をさらに具体的に説明する。
【００２５】
実施例１
図５乃至図１１は、本発明の有機薄膜トランジスタの製造方法を示す模式図である。図５において、５０１は基板、５０２は導電体膜である。基板５０１と導電体膜５０２は、例えばガラスエポキシ基板と銅箔の組み合わせで一体となったものがプリント回路基板として流通している。また、基板に対し両面に導電体膜を配した形態のものが多いが、本発明の説明上不要なため省略している。導電体膜の膜厚は約３５μｍである。
【００２６】
次に、導電体膜に対しパターニングを施し所望の配線形状に加工する。加工手段としてはドライフィルムを利用したリソグラフィ技術によるマスク形成と、導電体膜のウエットエッチングによる形状転写を用いることが出来る。
図６は配線形状に加工した後の状態を示す。５０２ａがゲート電極となる導電体膜、５０２ｂ，５０２ｃがダミーパターン導電体膜である。
【００２７】
図７は、図６の配線を研磨して平坦化した状態を示す。ダミーパターン５０２ｂ，５０２ｃがあるために、ゲート電極の粗密分布による厚さのばらつきを均一にして、ゲート電極５０２ａの側壁形状が安定したものが得られる。研磨には化学機械研磨が用いられる。得られる側壁の傾斜角度は基板面に対し概ね３０度から９０度の間である。
【００２８】
図８は、ゲート電極となる導電体膜５０２ａ上にゲート絶縁膜５０３を形成した状態を示す。ゲート絶縁膜５０３の形成にはマグネトロンスパッタを用いた。成膜領域はシャドーマスクで規定する。材料はＡｌ２  Ｏ３  である。膜厚は２５０ｎｍである。ダミーパターン５０２ｂ，５０２ｃはトランジスタを構成しないため図８ではゲート絶縁膜をつけない状態を示している。
【００２９】
図９は、ゲート絶縁膜５０３上に有機半導体膜５０４を形成した状態を示す。有機半導体膜５０４の形成には蒸着を用いた。成膜領域はシャドーマスクで規定する。材料は昇華精製したペンタセンである。膜厚は１５０ｎｍである。
【００３０】
図１０は、素子分離を図るフィールド絶縁膜５０５を形成した状態を示す。フィールド絶縁膜５０５の形成にはマグネトロンスパッタを用いた。成膜領域はシャドーマスクで規定する。材料はＡｌ２  Ｏ３  である。膜厚は３００ｎｍである。
【００３１】
図１１は、有機半導体膜５０４と接するようにソース電極５０６とドレイン電極５０７を設けた状態を示す。ソース電極５０６およびドレイン電極５０７の形成には蒸着を用いた。成膜領域はシャドーマスクで規定する。材料はＡｕである。膜厚は１００ｎｍである。
【００３２】
上記の工程を経て、ダミーパターン５０２ｂ，５０２ｃがある実施例のサンプルと、ダミーパターンのない比較例のサンプルを作成し特性比較を行った。図７の研磨工程まで終了した基板は、カードサイズ（８６ｍｍ×５４ｍｍ）に切り出した。切り出された各基板に対し図８から図１１までの工程を流してトランジスタ素子を作製した。テストに用いたパターン形状は、同一サイズのトランジスタ素子が、切り出した１枚の基板上に１２０個並ぶもので、素子の集積度が場所により異なる形状となっている。トランジスタ素子の静特性を半導体パラメータアナライザ（ＨＰ４１５５Ｂ）で測定した。全トランジスタ素子数に対する欠陥の発生率をダミーパターン５０２ｂ，５０２ｃがあるサンプルと、ないサンプルで比較した。欠陥の判定基準は、しきい値電圧Ｖｔｈやオフ電流値、動作電圧範囲などからデバイス特性に合わせ独自に決めている。実験結果を表１に示す。表１から、本発明を用いたサンプルの方が欠陥の発生率が抑制できていることがわかった。
【００３３】
【表１】
2005032979.tif 000002
【００３４】
（注１）不良品数は、▲１▼ＶＤ−ＩＤ特性を測定する前後に行ったＶＧ−ＩＤ特性から算出するＶｔｈシフト量≧２Ｖ、▲２▼ＶＧ＝０Ｖと−２０Ｖ時のドレイン電流から算出するオンオフ比≦３００、および▲３▼ゲートリーク発生という３つの規制事項に該当した素子の総数である。
（注２）Ｎｏ．１〜５は、実験Ｎ数を示す。
【００３５】
また、測定後のトランジスタ素子の形状を比較するため、１２０個の有機薄膜トランジスタ素子の中から無作為に１０個所を特定して、１枚の基板からピックアップし、断面ＴＥＭ観察を行った。断面ＴＥＭ像から得られた導電体膜の側壁形状は、基板であるガラスエポキシ樹脂表面が荒れているために基板と導電体膜の接する界面の同定が困難であり角度の算出が難しい。そこで、ゲート電極である導電体膜の厚さを比較した。測定結果を図１２に示す。
【００３６】
図１２から、本発明であるダミーパターンを設けたサンプルの方が導電体膜の膜厚が均一であることがわかる。従って、ダミーパターンを設けることで研磨による導電体膜の平坦化が、不規則なガラスエポキシ樹脂基板においても可能であると考えられる。また、トランジスタ素子特性のばらつきとゲート電極となる導電体膜の膜厚の均一性とには安定した相関が得られ、トランジスタ素子特性のばらつきが少ない場合はゲート電極となる導電体膜の膜厚はほぼ一定であることがわかった。導電体膜の膜厚が均一化できることから、ゲート電極の側壁形状も安定化しているとみなすことが出来、トランジスタ特性の安定化に寄与することがわかった。
【００３７】
本発明は図３の構造に基づいて説明がなされているが、この構造のみに適用されるものではない。広く同じ課題に直面するケースに適用可能である。また、本発明の有機薄膜トランジスタには、保護膜やコンタクトビアが設けられていてもよい。
【００３８】
【発明の効果】
以上説明した様に、本発明によれば、ダミーパターンを設けることで、研磨対象となる導電体膜パターンの粗密分布による厚さのばらつきに伴う個々のトランジスタ特性のばらつきを抑制した有機薄膜トランジスタを提供することができる。
また、本発明は、形状が不安定で平坦性に劣る基板においても全体が均等に研磨されるため、ゲート電極の側壁形状が安定的に得られ、側壁形状が安定するため、ゲートリークを生じることがなくなり、トランジスタ動作特性のばらつきを抑制することが出来る。
【００３９】
また、本発明は、ガラスエポキシ樹脂のようにシリコンウエハと比べ形状が不安定で、平坦性に劣る基板上に設けた導電体膜から形成するゲート電極の粗密分布による厚さのばらつきを抑制するためにダミーパターンを設けて有機薄膜トランジスタを製造する方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の有機薄膜トランジスタの基板と導電体膜に形成したパタ−ン形状を拡大して示した模式図である。
【図２】従来のダミーパターンを設けない有機薄膜トランジスタの基板と導電体膜を拡大して示した模式図である。
【図３】従来の有機薄膜トランジスタの構造を示す模式図である。
【図４】本発明の有機薄膜トランジスタを示す模式図である。
【図５】本発明の有機薄膜トランジスタの製造方法のプロセスを示す模式図である。
【図６】本発明の有機薄膜トランジスタの製造方法のプロセスを示す模式図である。
【図７】本発明の有機薄膜トランジスタの製造方法のプロセスを示す模式図である。
【図８】本発明の有機薄膜トランジスタの製造方法のプロセスを示す模式図である。
【図９】本発明の有機薄膜トランジスタの製造方法のプロセスを示す模式図である。
【図１０】本発明の有機薄膜トランジスタの製造方法のプロセスを示す模式図である。
【図１１】本発明の有機薄膜トランジスタの製造方法のプロセスを示す模式図である。
【図１２】本発明の実施例の結果を表すグラフである。
【符号の説明】
１０１  基板
１０２，１０３，１０４，１０５，１０６，１０７  ゲート電極に相当する導電体膜のパターン形状
１１０，１１１，１１２，１１３，１１４，１１５，１１６，１１７，１１８ダミーパターン形状
２０１  基板
２０２，２０３，２０４，２０５，２０６，２０７  ゲート電極に相当する導電体膜のパターン形状
３０１  基板
３０２  導電体膜からなるゲート電極
３０３  ゲート絶縁膜
３０４  有機半導体膜
３０５  素子分離を行うフィールド絶縁膜
３０６  ソース電極
３０７  ドレイン電極
４０１  基板
４０２  有機薄膜トランジスタ
４０３，４０４  ダミーパターンによる導電体膜
４０５  トランジスタ素子
４０６  トランジスタ素子のある領域
４０７  トランジスタ素子のない領域
５０１  基板
５０２  導電体膜
５０２ａ  ゲート電極となる導電体膜
５０２ｂ，５０２ｃ  ダミーパターンである導電体膜
５０３  ゲート絶縁膜
５０４  有機半導体膜
５０５  素子分離を行うフィールド絶縁膜
５０６  ソース電極
５０７  ドレイン電極
【図１】
2005032979.tif 000003
【図２】
2005032979.tif 000004
【図３】
2005032979.tif 000005
【図４】
2005032979.tif 000006
【図５】
2005032979.tif 000007
【図６】
2005032979.tif 000008
【図７】
2005032979.tif 000009
【図８】
2005032979.tif 000010
【図９】
2005032979.tif 000011
【図１０】
2005032979.tif 000012
【図１１】
2005032979.tif 000013
【図１２】
2005032979.tif 000014