(57)【要約】【課題】半導体基板上にバイポーラトランジスタを搭載した半導体装置及びその製造方法において、半導体装置の製造に要するコストを増すことなく、異なる電流増幅率を有するバイポーラトランジスタを搭載することができる、優れた半導体装置及びその製造方法を提供することを目的とする。【解決手段】半導体基板上にコレクタ層、絶縁膜を形成し、絶縁膜に幅の異なる２つのベース開口領域を形成し、エピタキシャル成長後、２つのベース開口領域を覆うように２つのベース層を形成し、２つのベース層にエミッタ層を形成する。第１のベース層は、幅の広いベース開口領域内に均一に形成され、第２のベース層は、幅の狭いベース開口領域内を埋め、プラグ状に形成されている。【選択図】  図２
2005032741.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に２以上のバイポーラトランジスタを有する半導体装置において、
前記半導体基板上に形成されたコレクタ層と、前記コレクタ層上に形成された絶縁膜と、前記絶縁膜に形成された相異なる幅を有する第１のベース開口領域及び第２のベース開口領域と、前記第１のベース開口領域及び第２のベース開口領域を覆うように各々形成された第１のベース層及び第２のベース層と、前記第１のベース層及び第２のベース層に形成されたエミッタ層とを備え、
前記第１のベース層は、前記第１のベース開口領域内に均一に形成され、前記第２のベース層は、前記第２のベース開口領域内を埋め、プラグ状に形成されていることを特徴とする半導体装置。
【請求項２】
前記第１のベース層及び第２のベース層は、前記絶縁膜上にエピタキシャル成長により形成され、
前記第１のベース開口領域の幅をＷ１、前記第２のベース開口領域の幅をＷ２、エピタキシャル成長層の膜厚をｔ２とすると、Ｗ２＜２ｔ２＜Ｗ１の関係を満たすことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記エピタキシャル成長層は、シリコン及びゲルマニウムからなることを特徴とする請求項２に記載の半導体装置。
【請求項４】
半導体基板上に２以上のバイポーラトランジスタを有する半導体装置の製造方法において、
前記半導体基板上にコレクタ層を形成する工程と、前記コレクタ層上に絶縁膜を形成する工程と、前記絶縁膜に相異なる幅を有する第１のベース開口領域及び第２のベース開口領域を形成する工程と、前記絶縁膜上にエピタキシャル成長を行い、前記第１のベース開口領域及び第２のベース開口領域を覆うように第１のベース層及び第２のベース層を各々形成する工程と、前記第１のベース層及び第２のベース層にエミッタ層を形成する工程とを備え、
前記第１のベース層は、前記第１のベース開口領域内に均一に形成され、前記第２のベース層は、前記第２のベース開口領域内を埋め、プラグ状に形成されていることを特徴とする半導体装置の製造方法。
【請求項５】
前記第１のベース開口領域の幅をＷ１、前記第２のベース開口領域の幅をＷ２、エピタキシャル成長層の膜厚をｔ２とすると、Ｗ２＜２ｔ２＜Ｗ１の関係を満たすことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記エピタキシャル成長層は、シリコン及びゲルマニウムからなることを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上にバイポーラトランジスタを搭載した半導体装置の構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、バイポーラトランジスタを搭載した半導体装置に関する提案が数多くみられる。一般的に、半導体装置においては、例えば増幅回路の初段には高い電流増幅率を有するバイポーラトランジスタが望ましく、終段には電流増幅率が低い代わりに高い耐圧を有するバイポーラトランジスタが望ましいといった具合に複数の電流増幅率を有するバイポーラトランジスタを搭載することが好適である。以下、半導体基板上に複数の電流増幅率を有するバイポーラトランジスタを搭載した、従来の半導体装置の製造方法について図面を参照しながら説明する（例えば、特許文献１参照）。
【０００３】
図３（ａ）に示すように、半導体基板２００上にコレクタ層２０１及びアイソレーション層２０２及びベース層２０３を形成する。その後、全面に酸化膜２０４を形成し、エミッタ形成領域２０５を選択的に除去する。
【０００４】
次に、図３（ｂ）に示すように、ドーパント膜２０６を全面に形成し、その後フォトリソグラフィを行い、レジスト膜２０７をマスクとして第２のトランジスタのエミッタ形成領域近傍におけるドーパント膜２０６を一部除去する。
【０００５】
次に、図３（ｃ）に示すように、レジスト膜２０７を除去後、熱処理を行い、エミッタ層２０８、２０９を形成する。その後、周知の技術を用いて異なる電流増幅率を有するバイポーラトランジスタが形成される（図示せず）。
【０００６】
ここで、第１のトランジスタに比べ、第２のトランジスタはドーパント膜２０６の膜厚が薄いことから、ドーパントが十分に供給されず、エミッタ層２０９の拡散深さはエミッタ層２０８に比べて浅くなる。従って、第１のトランジスタに比べ、第２のトランジスタの電流増幅率は低くなる。
【０００７】
【特許文献１】
特開昭５８−１０８７６５号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の製造方法では、半導体装置の製造に要するコストが増すという問題点があった。エミッタの拡散深さを変化させるために、フォトリソグラフィを行い、ドーパント膜の一部を除去する工程を要するので、半導体装置の製造工程は増加してしまう。
【０００９】
また、複数の電流増幅率を有するバイポーラトランジスタを作り分けず、全て同一の電気特性のバイポーラトランジスタを作る場合、トランジスタの能力が過剰な状態で使用されたり、不足気味な状態で使用されたりすることがあり、回路設計が困難になるという問題を有していた。
【００１０】
本発明は上記の問題点を解決するもので、半導体基板上にバイポーラトランジスタを搭載した半導体装置及びその製造方法において、半導体装置の製造に要するコストを増すことなく、異なる電流増幅率を有するバイポーラトランジスタを搭載することができる、優れた半導体装置及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明による半導体装置は、半導体基板上に２以上のバイポーラトランジスタを有する半導体装置において、半導体基板上に形成されたコレクタ層と、コレクタ層上に形成された絶縁膜と、絶縁膜に形成された相異なる幅を有する第１のベース開口領域及び第２のベース開口領域と、第１のベース開口領域及び第２のベース開口領域を覆うように各々形成された第１のベース層及び第２のベース層と、第１のベース層及び第２のベース層に形成されたエミッタ層とを備え、第１のベース層は、第１のベース開口領域内に均一に形成され、第２のベース層は、第２のベース開口領域内を埋め、プラグ状に形成されていることを特徴とする。
【００１２】
この構成によれば、第１のトランジスタの真性ベースの膜厚は、エピタキシャル成長層の膜厚となるのに対し、第２のトランジスタは、ベース層がプラグ状に形成され、ベース開口領域を埋めてしまう。このため、第２のトランジスタの真性ベースの膜厚は、エピタキシャル成長層の膜厚と絶縁膜の膜厚との和になる。すなわち、第１のトランジスタの真性ベースの膜厚と第２のトランジスタの真性ベースの膜厚は異なる。異なる電流増幅率を有するバイポーラトランジスタを搭載することができる。
【００１３】
上記の半導体装置において、第１のベース層及び第２のベース層は、絶縁膜上にエピタキシャル成長により形成され、第１のベース開口領域の幅をＷ１、第２のベース開口領域の幅をＷ２、エピタキシャル成長層の膜厚をｔ２とすると、Ｗ２＜２ｔ２＜Ｗ１の関係を満たすことが好ましい。
【００１４】
上記の半導体装置において、エピタキシャル成長層は、シリコン及びゲルマニウムからなることが好ましい。
【００１５】
また、本発明による半導体装置の製造方法は、半導体基板上に２以上のバイポーラトランジスタを有する半導体装置の製造方法において、半導体基板上にコレクタ層を形成する工程と、コレクタ層上に絶縁膜を形成する工程と、絶縁膜に相異なる幅を有する第１のベース開口領域及び第２のベース開口領域を形成する工程と、絶縁膜上にエピタキシャル成長を行い、第１のベース開口領域及び第２のベース開口領域を覆うように第１のベース層及び第２のベース層を各々形成する工程と、第１のベース層及び第２のベース層にエミッタ層を形成する工程とを備え、第１のベース層は、第１のベース開口領域内に均一に形成され、第２のベース層は、第２のベース開口領域内を埋め、プラグ状に形成されていることを特徴とする。
【００１６】
この構成によれば、ベース開口領域の幅が広い第１のトランジスタの真性ベースの膜厚は、エピタキシャル成長層の膜厚となるのに対し、ベース開口領域の幅が狭い第２のトランジスタは、ベース層がプラグ状に形成され、ベース開口領域を埋めてしまう。このため、第２のトランジスタの真性ベースの膜厚は、エピタキシャル成長層の膜厚と絶縁膜の膜厚との和になる。すなわち、第１のトランジスタの真性ベースの膜厚と第２のトランジスタの真性ベースの膜厚は異なる。従って、異なる電流増幅率を有するバイポーラトランジスタを搭載することができる。しかも、特別に追加される工程が存在しないため、半導体装置の製造に要するコストが増えることはない。
【００１７】
上記の半導体装置の製造方法において、第１のベース開口領域の幅をＷ１、第２のベース開口領域の幅をＷ２、エピタキシャル成長層の膜厚をｔ２とすると、Ｗ２＜２ｔ２＜Ｗ１の関係を満たすことが好ましい。
【００１８】
上記の半導体装置の製造方法において、エピタキシャル成長層は、シリコン及びゲルマニウムからなることが好ましい。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
【００２０】
図１〜図２は、本実施形態における半導体装置の製造工程を示す断面図である。なお、レジスト膜の除去工程については特に断らない限り説明を省略している。
【００２１】
図１（ａ）に示すように、比抵抗が例えば１０〜１５Ω・ｃｍの（１００）面を主面とするシリコン単結晶からなるＰ型半導体基板１００にレジスト膜（図示せず）を形成する。このレジスト膜をマスクに用いて、Ｐ型半導体基板１００の第１及び第２のバイポーラトランジスタ形成領域にＮ型埋め込み層１０１を形成し、熱処理を行った後、全面にＮ型のエピタキシャル成長を行い、コレクタ層１０２を形成する。
【００２２】
次に、図１（ｂ）に示すように、レジスト膜（図示せず）を用いてＰ型の不純物注入を行い、さらに熱処理を行うことによりＰ型半導体基板１００に達するアイソレーション層１０３を形成する。
【００２３】
次に、図１（ｃ）に示すように、全面に酸化膜１０４を形成した後、レジスト膜１０５を用いて酸化膜１０４の一部を開口し、第１のトランジスタのベース開口領域１０６及び第２のトランジスタのベース開口領域１０７を形成する。ここで、第１のトランジスタのベース開口領域１０６における開口幅をＷ１、第２のトランジスタのベース開口領域１０７における開口幅をＷ２とする。また、酸化膜１０４の膜厚をｔ１とする。
【００２４】
次に、図２（ａ）に示すように、レジスト膜１０５の除去後、Ｐ型不純物を含みシリコン及びゲルマニウムからなるエピタキシャル成長を行う。その後、レジスト膜１０８を用いて第１のトランジスタのベース層１０９及び第２のトランジスタのベース層１１０を形成する。ここで、酸化膜１０４上のエピタキシャル成長層の膜厚をｔ２とすると、Ｗ２＜２ｔ２＜Ｗ１の関係を満たすようにＷ１、Ｗ２、ｔ２を選択する。
【００２５】
次に、図２（ｂ）に示すように、レジスト膜１０８の除去後、レジスト膜１１１を用いてベース層１０９及びベース層１１０にＮ型不純物の注入を行い、さらに熱処理を行い、第１のトランジスタ及び第２のトランジスタのエミッタ層１１２を形成する。その後、図２（ｃ）に示すように、周知の技術を用いて絶縁膜１１３、金属配線１１４を形成すると、異なる電流増幅率を有するバイポーラトランジスタが形成される。
【００２６】
以上のように、本実施形態によれば、第１のトランジスタの真性ベース層の膜厚はｔ２程度となり、第２のトランジスタの真性ベース層の膜厚はｔ１＋ｔ２程度となる。なお、通常エミッタ層の拡散深さは非常に浅いため、ここでは無視している。これは、Ｗ２＜２ｔ２なる関係から、第２のトランジスタのベース層になるエピタキシャル成長層は、第２のトランジスタのベース開口領域１０７内を埋め、プラグ状に形成されるためである。また、２ｔ２＜Ｗ１なる関係から、第１のトランジスタのベース層になるエピタキシャル成長層は、第１のトランジスタのベース開口領域１０６内に均一に形成されるためである。
【００２７】
すなわち、第１のトランジスタの真性ベースの膜厚と第２のトランジスタの真性ベースの膜厚は異なる。従って、異なる電流増幅率を有するバイポーラトランジスタを搭載することができる。しかも、Ｗ１とＷ２との幅を変えるだけで特別に追加される工程が存在しないため、半導体装置の製造に要するコストが増えることはない。
【００２８】
なお、本実施形態においては、バイポーラトランジスタのうちＮＰＮバイポーラトランジスタを例にとって説明したが、これはＰＮＰバイポーラトランジスタでも良い。また、酸化膜１０４は窒化膜など、他の絶縁膜でも良い。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、第１のトランジスタの真性ベースの膜厚と第２のトランジスタの真性ベースの膜厚は異なる。従って、異なる電流増幅率を有するバイポーラトランジスタを搭載することができる。しかも、特別に追加される工程が存在しないため、半導体装置の製造に要するコストが増えることはない。
【図面の簡単な説明】
【図１】本発明の実施形態における半導体装置の製造を示す工程断面図
【図２】本発明の実施形態における半導体装置の製造を示す工程断面図
【図３】従来の半導体装置の製造を示す工程断面図
【符号の説明】
１００  Ｐ型半導体基板
１０１  Ｎ型埋め込み層
１０２  コレクタ層
１０３  アイソレーション層
１０４  酸化膜
１０５  レジスト膜
１０６  第１のトランジスタのベース開口領域
１０７  第２のトランジスタのベース開口領域
１０８  レジスト膜
１０９  第１のトランジスタのベース層
１１０  第２のトランジスタのベース層
１１１  レジスト膜
１１２  エミッタ層
１１３  絶縁膜
１１４  金属配線
２００  Ｐ型半導体基板
２０１  コレクタ層
２０２  アイソレーション層
２０３  ベース層
２０４  酸化膜
２０５  エミッタ形成領域
２０６  ドーパント膜
２０７  レジスト膜
２０８  第１のトランジスタのエミッタ層
２０９  第２のトランジスタのエミッタ層
２１０  Ｎ型埋め込み層
【図１】
2005032741.tif 000003
【図２】
2005032741.tif 000004
【図３】
2005032741.tif 000005