(57)【要約】【課題】微細化に有利で、レジスト汚染を防止する。【解決手段】ＳｉＣ基板１の表面に選択的に形成された高濃度不純物領域２と、ＳｉＣ基板１の上に載置された厚い絶縁膜３と、厚い絶縁膜３中に高濃度不純物領域２の表面を露出するように開口されたコンタクト窓４と、コンタクト窓４内底に自己整合的に配設された加熱反応層５と、コンタクト窓４内部において加熱反応層５の表面に接し、かつ厚い絶縁膜３の上部にまで伸延された配線導体６とを有するオーミック電極構造体。【選択図】    図１
2005276978.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板表面の高濃度不純物領域に電極母材を接触させる工程と、
前記電極母材を接触させた前記炭化珪素基板を熱処理して、前記電極母材と前記高濃度不純物領域を含む前記炭化珪素基板との間に加熱反応層前駆体層を形成する第１の熱処理工程と、
前記加熱反応層前駆体層上部に残された未反応の前記電極母材を除去する工程と、
前記未反応の電極母材を除去した後の炭化珪素基板を熱処理してコンタクト窓内底の前記加熱反応層前駆体層を前記加熱反応層に転化させる第２の熱処理工程と、
前記未反応の電極母材を除去した後の前記加熱反応層前駆体層上部に配線導体を配設する工程と、
を含んでなることを特徴とするオーミック電極構造体の製造方法。
【請求項２】
前記第２の熱処理工程は、前記第１の熱処理工程の温度と同じかそれよりも高い温度で熱処理することを特徴とする請求項１記載のオーミック電極構造体の製造方法。
【請求項３】
前記炭化珪素基板の表面に前記高濃度不純物領域を選択的に形成する工程と、
前記高濃度不純物領域を含む炭化珪素基板の表面に絶縁膜を成膜する工程と、
前記高濃度不純物領域の表面を露出するように前記絶縁膜に前記コンタクト窓４開口する工程と、
前記コンタクト窓を開口した前記炭化珪素基板全面に所定の前記電極母材を成膜する工程と、
前記電極母材を成膜した炭化珪素基板を熱処理して前記電極母材と前記高濃度不純物領域を含む前記炭化珪素基板との間に前記加熱反応層前駆体層を形成する前記第１の熱処理工程と、
前記絶縁膜上部ならびに前記加熱反応層前駆体層上部に残された未反応の前記電極母材を化学的手段で除去する工程と、
前記未反応の電極母材を除去した炭化珪素基板を、前記第１の熱処理工程の温度と同じかそれよりも高い温度で熱処理し、コンタクト窓内底の前記加熱反応層前駆体層を前記加熱反応層に転化させる第２の熱処理工程と、
前記コンタクト窓内底の加熱反応層の表面に接し、かつ前記絶縁膜の上部にまで伸延された配線導体を形成する工程と、
を含んでなることを特徴とする請求項１記載のオーミック電極構造体の製造方法。
【請求項４】
前記高濃度不純物領域を含む炭化珪素基板の表面に前記絶縁膜を成膜する工程は、前記電極母材の拡散を阻止する拡散阻止絶縁膜を形成する工程を含むことを特徴とする請求項３記載のオーミック電極構造体の製造方法。
【請求項５】
前記高濃度不純物領域を含む炭化珪素基板の表面に前記絶縁膜を成膜する工程には、一過性の犠牲層を形成する工程を含み、
かつ、後続の前記絶縁膜上部ならびに前記加熱反応層前駆体層上部に残された前記未反応の電極母材を化学的手段で除去する工程と、
続く前記第２の熱処理工程との間に、該一過性の犠牲層を除去する工程を付加したことを特徴とする請求項３記載のオーミック電極構造体の製造方法。
【請求項６】
炭化珪素基板と、前記炭化珪素基板の表面に選択的に形成された高濃度不純物領域と、前記炭化珪素基板の上に載置された絶縁膜と、前記絶縁膜中に前記高濃度不純物領域の表面を露出するように開口されたコンタクト窓と、前記コンタクト窓底に自己整合的に配設された加熱反応層と、前記コンタクト窓内部において前記加熱反応層の表面に接し、かつ前記絶縁膜の上部にまで伸延された配線導体とを含んでなることを特徴とするオーミック電極構造体。
【請求項７】
前記加熱反応層は金属珪化物、金属炭化物の少なくとも１つを主成分とする材料で構成されることを特徴とする請求項６記載のオーミック電極構造体。
【請求項８】
前記加熱反応層の少なくとも最下端は電極母材と前記炭化珪素基板との固相熱反応で形成されたものであり、かつ、上部に残存する未反応の電極母材を除去して形成される履歴を有することを特徴とする請求項６または７記載のオーミック電極構造体。
【請求項９】
前記絶縁膜は、前記電極母材が一旦載置された後、低い温度で熱処理され、その後、除去された履歴を有する絶縁膜であることを特徴とする請求項６ないし８のいずれか記載のオーミック電極構造体。
【請求項１０】
前記絶縁膜は、上部、下部あるいは内部に前記電極母材の拡散を阻止する拡散阻止絶縁膜を具有することを特徴とする請求項６ないし９のいずれか記載のオーミック電極構造体。
【請求項１１】
成膜後から前記オーミック電極構造体が完成するまでの期間に前記絶縁膜は、上層部に、一過性の犠牲層を具有する履歴を有することを特徴とする請求項６ないし１０のいずれか記載のオーミック電極構造体。
【請求項１２】
前記絶縁膜上層部の犠牲層は、絶縁体または半導体、あるいはこれらの複合物、混合物、積層物で構成されることを特徴とする請求項１１記載のオーミック電極構造体。
【請求項１３】
前記絶縁膜上層部の犠牲層は、拡散阻止機能を具有することを特徴とする請求項１１または１２記載のオーミック電極構造体。
【請求項１４】
炭化珪素基板の表面に高濃度不純物領域を選択的に形成する工程と、
前記高濃度不純物領域を含む炭化珪素基板の表面に絶縁膜を成膜する工程と、
前記高濃度不純物領域の表面を露出するように前記絶縁膜にオーミック・コンタクト窓を開口する工程と、
前記オーミック・コンタクト窓を開口した前記炭化珪素基板全面に所定の電極母材を成膜する工程と、
前記電極母材を成膜した前記炭化珪素基板を熱処理して前記電極母材と前記高濃度不純物領域を含む前記炭化珪素基板との間に加熱反応層前駆体層を形成する第１の熱処理工程と、
前記絶縁膜上部ならびに前記加熱反応層前駆体層上部に残された未反応の前記電極母材を化学的手段で除去する工程と、
前記未反応の電極母材を除去した炭化珪素基板を、前記第１の熱処理工程の温度と同じかそれよりも高い温度で熱処理し、コンタクト窓内底の前記加熱反応層前駆体層を前記加熱反応層に転化させる第２の熱処理工程と、
前記第２の熱処理工程が済んだ炭化珪素基板のショットキー・コンタクト窓を開口する工程と、
少なくとも前記ショットキー・コンタクト窓の底部にショットキー電極材からなる電極材を配設する工程と、
前記オーミック・コンタクト窓内底の加熱反応層の表面または該加熱反応層の表面上に設けた前記電極材の表面、および前記ショットキー・コンタクト窓の底部に設けた前記電極材の表面に接し、かつ前記絶縁膜の上部にまで伸延された配線導体を形成する工程と、
を含んでなることを特徴とする半導体装置の製造方法。
【請求項１５】
前記炭化珪素基板の表面に導電不純物を高濃度に添加した前記ソース、ドレイン領域を選択的に形成する工程と、
前記ソース、ドレイン領域を含む炭化珪素基板の表面に前記絶縁膜を成膜する工程と、
前記ソース、ドレイン領域の表面を露出するように前記絶縁膜にソース窓、ドレイン窓を開口する工程と、
前記ソース窓、ドレイン窓を開口した炭化珪素基板全面に所定の電極母材を成膜する工程と、
前記電極母材を成膜した炭化珪素基板を熱処理して前記電極母材と前記ソース、ドレイン領域を含む炭化珪素基板との間に加熱反応層前駆体層を形成する第１の熱処理工程と、
前記絶縁膜上部ならびに前記加熱反応層前駆体層上部に残された未反応の前記電極母材を化学的手段で除去する工程と、
前記未反応の電極母材を除去した炭化珪素基板を、前記第１の熱処理工程の温度と同じかそれよりも高い温度で再び熱処理し、ソース窓、ドレイン窓内底の前記加熱反応層前駆体層を前記加熱反応層に転化させる第２の熱処理工程と、
前記第２の熱処理工程が済んだ前記炭化珪素基板のゲート窓を開口する工程と、
少なくとも前記ゲート窓の底部にショットキー電極材からなる電極材を配設する工程と、
前記ソース窓、ドレイン窓内底の加熱反応層の表面または該加熱反応層の表面上に設けた前記電極材の表面、および前記ショットキー・コンタクト窓の底部に設けた前記電極材の表面に接し、かつ前記絶縁膜の上部にまで伸延された配線導体を形成する工程と、
を含んでなることを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
炭化珪素基板の一主面にショットキー電極構造体とオーミック電極構造体とを具有する炭化珪素半導体装置であって、
該オーミック電極構造体が請求項６記載のオーミック電極構造体で構成されることを特徴とする半導体装置。
【請求項１７】
炭化珪素基板の一主面に形成した炭化珪素・金属−半導体電界効果半導体装置であって、
ソースコンタクトまたはドレインコンタトの少なくとも一方が請求項６記載のオーミック電極構造体で構成されることを特徴とする半導体装置。
【請求項１８】
炭化珪素・金属−半導体電界効果半導体装置であって、ソースコンタクトまたはドレインコンタトの加熱反応層と、同コンタクトと配線導体との間に、ゲート・ショットキーコンタクトと同一かつ同時に形成された電極材が挟持されることを特徴とする請求項１７記載の半導体装置。
【請求項１９】
炭化珪素基板の一主面に形成したエピタキシャル層を成長する工程と、
前記エピタキシャル層の表層部の所定領域に相互に離間して形成した２つのベース領域を形成する工程と、
前記２つのベース領域の表層部の所定領域に位置するように、２つのソース領域を形成する工程と、
前記２つのベース領域の表層部であって、かつ、前記２つのソース領域の外縁に隣接し、前記２つのベース層より高濃度の不純物を添加された２つの高濃度不純物ベース領域を形成する工程と、
前記２つのベース領域と２つのソース領域と２つの高濃度不純物ベース領域とを形成した炭化珪素基板の表面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に多結晶シリコンからなるゲート電極を形成する工程と、
前記ゲート電極の一部を熱酸化して酸化膜で被覆する工程と、
前記ゲート絶縁膜の上部および前記酸化膜で被覆されたゲート電極の上部に層間絶縁膜を堆積する工程と、
前記２つのソース領域と前記２つの高濃度不純物ベース領域を露出させるように前記層間絶縁膜と前記ゲート絶縁膜を貫通する２つのソース窓を形成する工程と、
前記ソース窓の開口した炭化珪素基板表面全面に電極母材を成膜する工程と、
前記電極母材を成膜した炭化珪素基板に第１の熱処理を施し、前記ソース窓底部に加熱反応層前駆体を形成する工程と、
前記第１の熱処理を施した前記炭化珪素基板の表面から、残存する未反応の前記電極母材を除去する工程と、
前記未反応の電極母材を除去した炭化珪素基板の裏面のドレイン領域に第２の電極母材を成膜する工程と、
前記第２の電極母材を成膜した炭化珪素基板に、前記第１の熱処理工程の温度と同じかそれよりも高い温度の第２の熱処理を施し、２つのソース窓底部および裏面の前記ドレイン領域表面に導電性の加熱反応層を同時に生成する工程と、
前記層間絶縁膜上を覆い、前記ソース窓底部の２つの加熱反応層に接続した配線導体を設ける工程と、
を含んでなることを特徴とする半導体装置の製造方法。
【請求項２０】
炭化珪素基板の一主面に金属−絶縁膜−半導体構造体とオーミック電極構造体とを具有する炭化珪素半導体装置であって、
該オーミック電極構造体が請求項６記載のオーミック電極構造体で構成されることを特徴とする半導体装置。
【請求項２１】
少なくとも炭化珪素基板の表面に金属−絶縁膜−半導体ゲート構造体とオーミック電極構造体とを具有し、他の裏面にオーミック電極構造体を具有する炭化珪素半導体装置であって、
前記表面のオーミック電極構造体が請求項６記載のオーミック電極構造体で構成されることを特徴とする半導体装置。
【請求項２２】
金属−絶縁膜−半導体ゲート構造電界効果炭化珪素半導体装置か、絶縁ゲート型双極型炭化珪素半導体装置であることを特徴とする請求項２１記載の半導体装置。
【請求項２３】
前記表面のオーミック電極構造体の一部である絶縁膜は、ＭＯＳゲート構造体のゲート絶縁膜とＭＯＳゲート構造体上部に配設される層間絶縁膜との積層膜からなることを特徴とする請求項２１記載の半導体装置。
【請求項２４】
炭化珪素基板と、
前記炭化珪素基板の一主面に形成したエピタキシャル層と、
前記エピタキシャル層の表層部における所定領域に相互に離間して形成した２つのベース領域と、
前記２つのベース領域の所定領域に設けた２つのソース領域と、
前記２つのベース領域の表層部であって、前記２つのソース領域の外縁に隣接し、前記２つのベース層より高濃度の不純物を添加された２つ高濃度不純物ベース領域と、
前記２つのソース領域上および両ソース領域の間にある前記エピタキシャル層上の所定領域に設けたゲート絶縁膜と、
前記ゲート絶縁膜上に設けた多結晶シリコンからなるゲート電極と、
前記ゲート電極の一部を熱酸化して形成したゲート電極酸化膜と、
前記ゲート電極およびゲート電極酸化膜の上に形成した層間絶縁膜と、
前記２つのソース領域と前記２つの高濃度不純物ベース領域を露出させるように前記層間絶縁膜と前記ゲート絶縁膜を貫通して開口された２つのソース窓と、
前記ソース窓の底部全面を被覆するように設けられた導電性の２つの加熱反応層と、
前記層間絶縁膜上を覆い、前記２つの加熱反応層に接続した配線導体と、
前記炭化珪素基板の裏面に設けた第２の加熱反応層と、
を備えたことを特徴とする請求項２１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、ｐｎ接合の形成が可能で、珪素（Ｓｉ）や砒化ガリウム（ＧａＡｓ）等の他の半導体材料に比べて禁制帯幅Ｅｇが広く、３Ｃ−ＳｉＣで２．２３ｅＶ、６Ｈ−ＳｉＣで２．９３ｅＶ、４Ｈ−ＳｉＣで３．２６ｅＶ程度の値が報告されている。また、ＳｉＣは、熱的、化学的、機械的に安定で、耐放射線性にも優れているので、発光素子や高周波デバイスはもちろんのこと、高温、大電力、放射線照射等の過酷な条件で、高い信頼性と安定性を示す電力用半導体装置（パワーデバイス）として様々な産業分野での適用が期待されている。
【０００３】
特に、ＳｉＣを用いた高耐圧のＭＯＳＦＥＴ（金属−酸化物−半導体構造電界効果トランジスタ）は、Ｓｉを用いたＭＯＳＦＥＴよりもオン抵抗が原理的に低くなることが報告されている。また、ＳｉＣを用いた高耐圧ショットキーダイオードの順方向降下電圧がＳｉより低くなることが報告されている。良く知られているように、パワーデバイスのオン抵抗とスイッチング速度とは、トレード・オフ関係にある。しかし、ＳｉＣを用いたパワーデバイスによれば、低オン抵抗化と高速スイッチング速度化が同時に達成できる可能性がある。
【０００４】
このＳｉＣを用いたパワーデバイスの低オン抵抗化には、オーミック・コンタクトのコンタクト抵抗ρｃの低減が重要な要素である。特に、低オン抵抗化のためには、パワーデバイスの主電極領域を細分化し、高密度にＳｉＣ基板上に配列する方法も採用される。このような微細寸法化されたパワーデバイスの低オン抵抗化には、微細な開口部（コンタクト・ウィンドウ）の内部において、低いコンタクト抵抗ρｃを得ることが極めて重要となってくる。
【０００５】
このような低抵抗のｎ型ＳｉＣオーミック電極構造体の一例が下記特許文献１に記載されている。このオーミック電極構造体は、それ以前の従来技術に比べるとパワーデバイスや高周波デバイスなどの構造やその製造プロセスに格段に高い適合性を有していているのが特徴であって、実際、この構造体を利用したパワＭＯＳＦＥＴや高周波ＭＥＳＦＥＴ（金属−半導体構造電界効果トランジスタ）がいくつか報告されている（例えば下記非特許文献１を参照することができる）。
【０００６】
このオーミック電極構造体は、ＳｉＣ基板の表面に選択的に形成されたｎ型ＳｉＣ領域、該ＳｉＣ基板の上に載置されたフィールド絶縁膜（あるいは層間絶縁膜など）、該フィールド絶縁膜中にｎ型ＳｉＣ領域の表面を露出するように開口された開口部（コンタクト窓）の内部において、フィールド絶縁膜から一定の間隙（側壁ギャップ）を隔てて配置された電極膜、フィールド絶縁膜の開口部の内部において、フィールド絶縁膜から側壁ギャップを隔て、かつ電極膜とｎ型ＳｉＣ領域の間に配置された加熱反応層、フィールド絶縁膜の開口部の内部において、電極膜の表面に接し、かつ、フィールド絶縁膜の上部にまで伸延された配線導体素片とから構成されている。フィールド絶縁膜は、ＳｉＣ基板の薄い（厚さ５〜４０ｎｍ）熱酸化膜と、この熱酸化膜とは組成若しくは密度の異なる絶縁膜からなる上部絶縁膜との積層絶縁膜からなっている。電極膜の母材である第１の導体膜はＮｉ、Ｃｏのほかチタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）などの１、または１以上の金属から選ばれた、金属膜、合金膜、化合物膜、あるいはこれらの複合膜や積層膜から構成されている。電極膜とｎ型ＳｉＣ領域との間に埋設されている加熱反応層は、ｎ型ＳｉＣ領域と電極膜の母材である第１の導体膜との加熱反応によって形成された層である。側壁ギャップを構成している一定の間隙は、フィールド絶縁膜の厚みより小さい値に制御されている。
【０００７】
次に、上記従来のオーミック電極構造体の製造工程を説明すると、
（イ）まず、厚さ約１．５μｍのＳｉＯ２膜を、ＣＶＤ法で４Ｈ−ＳｉＣ基板の表面全面に堆積し、その上にフォトレジストをスピンコートする。そして、ｎ型ＳｉＣ領域形成予定領域の上に堆積したＳｉＯ２膜を周知のフォトリソグラフィ法とウェット・エッチング技術で選択的に除去し、イオン注入マスク膜を形成する。
【０００８】
（ロ）そして、イオン注入マスク膜の上に、再びＣＶＤ法で薄いＳｉＯ２膜からなるイオン注入スルー膜を全面に堆積する。イオン注入スルー膜は、後述のイオン注入時の射影飛程（深さ）Ｒｐを調節するための膜である。後述の３１Ｐ＋（りんイオン）の注入条件では、イオン注入スルー膜の厚みは２０〜２５ｎｍである。イオン注入スルー膜を堆積した後、ＳｉＣ基板全面に３１Ｐ＋、１４Ｎ＋（窒素イオン）や７５Ａｓ＋（ヒ素イオン）などのｎ型不純物イオンを、少なくともＳｉＣ基板の表面の不純物密度が１×１０２０／ｃｍ３以上になり、かつ、ＳｉＣ基板の結晶性を損なわないようにイオン注入する。このｎ型不純物イオンの注入は、５００℃に加熱したＳｉＣ基板に、ドーズ量Φ／加速エネルギーＥＡＣを変えながら多段に注入することが好ましい。例えば、３１Ｐ＋を、ＳｉＣ基板に多段イオン注入する場合のドーズ量Φ／加速エネルギーＥＡＣ条件は、以下の通りである：
第１イオン注入Φ＝５×１０１４ｃｍ−２／ＥＡＣ＝４０ｋｅＶ；
第２イオン注入Φ＝５×１０１４ｃｍ−２／ＥＡＣ＝７０ｋｅＶ；
第３イオン注入Φ＝１×１０１５ｃｍ−２／ＥＡＣ＝１００ｋｅＶ；
第４イオン注入Φ＝１×１０１５ｃｍ−２／ＥＡＣ＝１５０ｋｅＶ；
第５イオン注入Φ＝２×１０１５ｃｍ−２／ＥＡＣ＝２００ｋｅＶ；
第６イオン注入Φ＝２×１０１５ｃｍ−２／ＥＡＣ＝２５０ｋｅＶ。
【０００９】
（ハ）６段の多段イオン注入が終了したところで、イオン注入マスク膜とイオン注入スルー膜をフッ酸（ＨＦ）で全面除去する。そして、常圧Ａｒ雰囲気で１７００℃、１分間の急速加熱処理を行うと、イオン注入された３１Ｐ＋が活性化されて、高不純物密度を有するｎ型ＳｉＣ領域が選択的に形成される。上記イオン注入条件と活性化熱処理条件で生成されるｎ型ＳｉＣ領域の拡散深さはおよそ３５０ｎｍである。
【００１０】
（ニ）そして、シリコン（Ｓｉ）プロセスで周知のＲＣＡ洗浄法等の所定の洗浄法を用いて、ＳｉＣ基板を十分清浄化する。ＲＣＡ洗浄法は、Ｈ２Ｏ２＋ＮＨ４ＯＨ混合液（ＳＣ−１）とＨ２Ｏ２＋ＨＣｌ混合液（ＳＣ−２）による浸漬処理を組み合わせて行う伝統的な半導体Ｓｉ基板の洗浄法である。そして、十分清浄化されたＳｉＣ基板の表面を、１０００℃から１１５０℃において乾燥酸素雰囲気で熱酸化し、表面に厚さ５〜４０ｎｍの熱酸化膜を成長する。なお、乾燥酸素雰囲気の代わりに、水蒸気や窒素酸化ガスを含む雰囲気を用いてもかまわない。乾燥酸素中、熱処理温度１１５０℃で３時間熱酸化すれば、３５〜４０ｎｍの熱酸化膜３が得られる。水蒸気を用いたウェット雰囲気中、１１５０℃で２時間熱酸化すれば、３０〜３５ｎｍの熱酸化膜３が得られる。水蒸気を用いたウェット雰囲気の熱酸化の場合は、その後、アルゴン（Ａｒ）中で１１５０℃、３０分間程度アニールすることが好ましい。熱酸化膜３の膜厚を２０ｎｍ以下にするためには、酸化温度を下げるか、若しくは、酸化時間を短縮すれば良い。
【００１１】
（ホ）次に、熱酸化膜の上に、常圧ＣＶＤ法で４００ｎｍの珪酸ガラス（ＳｉＯ２やＰＳＧなど）からなる上部絶縁膜を堆積し、２層構造からなるフィールド絶縁膜を形成する。熱酸化膜の厚さと上部絶縁膜の厚さとを合計したフィールド絶縁膜の総厚を、少なくとも１００ｎｍ以上にすることが望ましい。
【００１２】
（ヘ）次に、フィールド酸絶縁膜の表面に、「マスク材」として、厚さ１〜２μｍのフォトレジストをスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、マスク材（フォトレジスト）を選択的に露光し、現像することによって開口部に対応する部分のフォトレジストを除去し、窓部を形成する。続いて、このフォトレジストのマスクパターンをエッチングマスクとして用い、ＳｉＣ基板をＢＨＦ溶液に浸漬し、ウェット・エッチングすることで、フィールド絶縁膜に開口部を形成する。微細な開口部を形成するときは、ガスプラズマを用いたドライ・エッチングが好ましい。例えば、ＣＨＦ３やＣ２Ｆ６などをエッチャントとした反応性イオンエッチング（ＲＩＥ）法や電子サイクロトロン共鳴イオンエッチング（ＥＣＲイオンエッチング）等の種々のドライ・エッチングを使用することができる。この場合、最初にドライ・エッチングを行い、フィールド絶縁膜を膜厚数１０ｎｍ残したところで、ウェット・エッチングに切り換えるようにする。ウェットエッチング単独で開口する場合でも、ドライエッチングとウェットエッチングの組み合わせで開口する場合でも、両者に共通し、極めて重要な形成上のポイントはウェット・エッチングまたはドライ・エッチングをやや過剰に行い（オーバーエッチングを行い）、フィールド絶縁膜の開口部がフォトレジストの開口部より大きくなり、アンダーカット部が生じるようにするということである。例えば、エッチングモニタ部の目視により（色の変化により）、ｎ型ＳｉＣ領域の表面の露出が確認された後、さらに所定の時間オーバーエッチングを追加すればよい。さらに、精密なアンダーカット部の深さを制御するためには、気相反応を利用したエッチング（ガスエッチング）を用いても良い。
【００１３】
（ト）その後、エッチングマスクとしてのフォトレジストを残存した状態で、ＢＨＦ溶液を超純水で完全に濯ぎ落とした（リンスした）後、乾燥する。そして、レジストマスクが被着した状態のＳｉＣ基板を、真空蒸着装置のチャンバー中に速やかに据え付け、直ちに真空排気し、ＳｉＣ基板の表面に第１の導体膜を蒸着する。第１の導体膜としては、例えば、Ｎｉ膜を電子ビーム（ＥＢ）蒸着すれば良い。このとき、上述のように、フィールド絶縁膜の開口部はフォトレジスト・マスクの開口部より大きくなるように形成されているため、開口部の底部に蒸着される第１の導体膜の素片（以下において「第１の導体素片」という。）はこの若干小さいフォトレジスト・マスクの開口部の形状に正確に転写される。こうして、第１の導体素片の周縁部とフィールド絶縁膜の開口部の側壁との間には、距離が一定で、かつ微細寸法の蒸着制限領域が形成される。この微細な蒸着制限領域は、上述したアンダーカット部の深さで決定されるので、開口エッチングのオーバーエッチング時間で精密にコントロールできる。第１の導体膜の厚みはその下部にあるｎ型ＳｉＣ領域の拡散深さの１／２より薄く設定する。
【００１４】
（チ）第１の導体膜（Ｎｉ膜）の真空蒸着後、ＳｉＣ基板を真空蒸着装置のチャンバーから取り出す。続いて、リフトオフ法を用いて、開口部の内部のみに第１の導体素片が選択的に埋設された基板構造を得る。すなわち、ＳｉＣ基板をアセトンなどの有機溶剤あるいは専用のフォトレジスト剥離液に浸漬させ、ＳｉＣ基板表面に残されているフォトレジストを完全に除去すると、フォトレジストの上に被着した第１の導体膜（Ｎｉ膜）もフォトレジストと共に除かれるので、開口部の内部のみに第１の導体素片が選択的に残存する。この結果、第１の導体素片の周縁部とフィールド絶縁膜の開口部側壁との間には、蒸着制限領域に対応した微細寸法の側壁ギャップが自己整合的に形成される。
【００１５】
（リ）しかる後、ＳｉＣ基板を７００℃〜１０５０℃の非酸化性雰囲気で短時間（数分間程度）の熱処理を施すと、第１の導体素片とＳｉＣ基板が相互に反応して、両者の界面領域に加熱反応層が生成され、加熱反応層とｎ型ＳｉＣ領域との間で優れたオーミック特性が実現される。数分間程度の短時間の熱処理を行うためには、赤外線（ＩＲ）ランプ加熱を用いれば良い。ここで「非酸化性雰囲気」とは酸素（Ｏ２）や水（Ｈ２Ｏ）等の酸素を含む化合物の気体を含まない雰囲気のことである。具体的には、超高純度アルゴン（Ａｒ）や超高純度窒素（Ｎ２）などの超高純度不活性ガス雰囲気、あるいは、高真空等が、「非酸化性雰囲気」として好適である。これら熱処理雰囲気に酸素が僅かでも含まれると、熱処理で表面に金属の酸化物（＝絶縁物）が生じたり、加熱反応層の形成が阻害されたりするので、酸素および水の分圧の制御に関しては、厳重なる管理が必要である。具体的には、熱処理雰囲気に含まれる酸素および水の分圧は少なくとも、１×１０−３Ｐａ〜１×１０−１０Ｐａ程度、望ましくは、１．０×１０−５Ｐａ〜１×１０−１０Ｐａ程度であることが望ましい。超高純度不活性ガス雰囲気中で熱処理する場合は、ガス配管のベーキングやリークの点検の他に、脱酸素装置やガス純化装置の採用等の厳重なる管理が必要である。また、高真空中で熱処理する場合は、厳密には１×１０−８Ｐａ程度の真空中でも金属の表面が酸化するので、クライオパネル等を併用して、酸素および水の分圧を１×１０−８Ｐａ〜１×１０−１０Ｐａ程度に制御して、超高真空下で熱処理をすることが好ましい。例えば、第１の導体膜としてＮｉ膜を用いた場合は、熱処理により、ニッケルシリサイド（ＮｉＳｉ１−Ｘ、ＮｉＳｉ２）とカーボン（Ｃ）等からなる加熱反応層が、第１の導体素片の底部（下部）に生成される。加熱反応層にならなかった上部の未反応の第１の導体素片は電極膜になる。現実には、電極膜は、未反応のＮｉにニッケルシリサイド（Ｎｉ２Ｓｉ）が拡散した状態になる。第１の導体膜を蒸着する工程で第１の導体膜の厚みをその下部にあるｎ型ＳｉＣ領域の厚みの１／２より薄く設定したのは、第１の導体素片が加熱処理で完全に加熱反応層に転化した場合であっても、ｎ型ＳｉＣ領域が下部に残されるよう保証するためである。高不純物密度ｎ型ＳｉＣ領域が完全に消失すると、コンタクト抵抗が急増する深刻な事態となる。第１の導体膜の厚みの条件はこの事態を回避するために規定されている。
【００１６】
（ヌ）加熱反応層の形成後に、ＳｉＣ基板全面にＡｌ等の第２の導体膜を蒸着する。そして、フォトリソグラフィ法とＲＩＥ等のエッチング技術でパターニングして、配線導体素片を形成すれば、オーミック電極構造体が完成する。なお、パターニングの際のエッチャント（＝エッチング液あるいはエッチングガス）がＮｉ系電極膜を侵すときは、第２の導体膜は必ずＮｉ系電極膜を覆うように配設する構成とすれば良い。
【００１７】
【特許文献１】特開２００２−９３７４２号公報
【非特許文献１】N. Kiritaniほか：マテリアルズ・サイエンス・フォーラム、４３３−４３６巻、２００３年、６６９〜６７２ページ
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、前述の従来技術によるｎ型ＳｉＣ領域に対するオーミック電極構造体にあっては、その構造が、加熱反応層とコンタクト窓との間に一定の側壁ギャップを必ず設ける構成になっていたので、このギャップ相当分だけトランジスタのユニットセルが大きくなるという問題があった。ユニットセルを数千〜数万個も並列配置して１つのデバイスを構成するようなパワーデバイスにおいては、ユニットセル内のこのような僅かなスペースであっても、全体では大きな無駄な面積となる。また、同従来技術の構造にあっては、加熱反応層の上部に、高温熱処理で劣化した未反応の電極膜（＝未反応の第１の導体素片）を残す構成となっていた。この未反応の電極膜は１０００℃付近の高温の急速加熱にさらされた結果、劣化して疎な膜となり、抵抗が増大する。すなわち、前記従来技術は、劣化によって抵抗が高くなった残留電極母材がコンタクトの正味の抵抗を押し上げるという問題があった。
【００１９】
さらには、前記従来技術に基づくオーミック電極構造体の製造工程においては、第１の導体膜素片をフィールド絶縁膜の開口部の底部に自己整合的に配設するのにフォトレジスト等を用いたリフト・オフ法を用いる構成であったため、
（１）コンタクトの微細化が進み、開口部の面積が小さくなってくると、基板洗浄が次第に困難になり、コンタクト不良が生じたり、洗浄費用がかさむ、
（２）フォトレジスト付き基板の導入を禁止するＳｉ集積回路プロセス用の蒸着装置を共用することができず、同工程専用の蒸着装置およびそれを設置する専用のクリーンルーム・スペースを用意しなければならない、
という問題があった。
【００２０】
ここで、洗浄が難しくなる理由をもう少し詳しく説明すると、前記工程（チ）において、フォトレジストの上部に成膜された不要な第１の導体膜をリフト・オフで除去するとき、除去された導体膜の一部が小さく粉砕されて、開口部の底に付着する。エッチングを伴う化学洗浄は、第１の導体膜素片をも同時に除去する結果となるので、この底部の有害な付着導体膜片を除去するために超音波振動やスクラブなどの物理洗浄が選ばざるを得ない。しかし、フィールド絶縁膜の開口部の口径が小さくなると、物理衝撃が開口部底部に及びにくくなり、底部に付着した金属粉を除く効果が大きく低下してしまうのである。  
本発明はこのような従来のオーミック電極構造体、半導体装置、およびこれらの製造方法の問題点を解決するためになされたものであり、その目的は微細化に有利で、レジスト汚染を防止できるオーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置を提供することにある。
【課題を解決するための手段】
【００２１】
上記課題を解決するために、本発明は、炭化珪素基板表面の高濃度不純物領域に電極母材を接触させる工程と、該炭化珪素基板を熱処理して、電極母材と高濃度不純物領域を含む前記炭化珪素基板との間に加熱反応層前駆体層を形成する第１の熱処理工程と、該加熱反応層前駆体層上部に残された未反応の前記電極母材を除去する工程と、該工程後の炭化珪素基板を熱処理してコンタクト窓内底の前記加熱反応層前駆体層を前記加熱反応層に転化させる第２の熱処理工程と、該第２の熱処理工程後の加熱反応層前駆体層上部に配線導体を配設する工程とを含む構成を有する。
【発明の効果】
【００２２】
本発明によれば、微細化に有利で、レジスト汚染を防止することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して、本発明の第１乃至第５の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は、以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。  
（第１の実施の形態）
《オーミック電極構造体》
図１〜図３に示すように、本発明の第１の実施の形態に係るオーミック電極構造体は、ＳｉＣ基板（例えば４Ｈ−ＳｉＣ）１と、ＳｉＣ基板１の表面に選択的に形成されたｎ型またはｐ型の高濃度不純物領域２、ＳｉＣ基板１の上に載置された厚い絶縁膜３、厚い絶縁膜３に高濃度不純物領域２の表面を露出するように開口されたコンタクト窓４、同コンタクト窓４の底部に配置された加熱反応層５、厚い絶縁膜３のコンタクト窓４の内部において、加熱反応層５の表面に接し、かつ厚い絶縁膜３の上部にまで伸延された配線導体６とから構成されている。  
ＳｉＣ基板１の導電型は本オーミック電極構造体を適用する半導体装置によって任意に選ぶことができる。また、同基板の晶系は４Ｈ−ＳｉＣに限られるものではなく、６Ｈ−ＳｉＣや３Ｃ−ＳｉＣでもその他の晶系でもよい。
【００２４】
選択的に形成された高濃度不純物領域２の不純物濃度は、加熱反応層５との接触点において、少なくとも１×１０１８／ｃｍ３〜２×１０２１／ｃｍ３、好ましくは１×１０１９／ｃｍ３〜８×１０２０／ｃｍ３に設定されている。ドーピングの手段はイオン注入／活性化法でも、高不純物濃度エピタキシャル成長法でも、あるいはその他の方法でもよい。ドーピングされる不純物は、ｎ型の場合にはＰ（リン）やＮ（窒素）、ｐ型の場合はＡｌ（アルミニウム）やＢ（ホウ素）などであるが、本発明はもちろんこれらに限定されるものではない。高濃度不純物領域２の面位置は周辺のＳｉＣ基板１に対し、図１のように水平になるように配置してもよいし、図２のように凸状あるいは、図３のように凹状になるように配置することもできる。
【００２５】
厚い絶縁膜３は、この絶縁膜３の上に配設される配線導体６が下部のＳｉＣ基板１表面に形成されているデバイスの特性に悪影響を与えないような厚みと絶縁性を有する誘電体膜のことで、実デバイスにおいてはフィールド絶縁膜や層間絶縁膜と呼ばれるものである。この目的に適した膜としては、ＳｉＣの熱酸化膜やＮＳＧ（無添加珪酸ガラス＝ＳｉＯ２）、ＰＳＧ（りん珪酸ガラス）膜、ＢＳＧ（硼珪酸ガラス）、ＢＰＳＧ（硼りん珪酸ガラス）あるいはＳｉ以外の元素を有する絶縁膜等、また、これらの積層膜、混合膜を用いることができる。コンタクト抵抗を極力低くしたい場合には、従来例の前記特許文献１に記載してあるように、厚み数１０ｎｍの薄いＳｉＣ熱酸化膜の上に、ＣＶＤ法で厚み数１００ｎｍのＮＳＧ膜などを積層した構造にするとよい結果が得られる。この厚い絶縁膜３の特筆すべき特徴は、その表面に一旦電極母材を被着され、比較的低い温度で熱処理され、その後、除去されるという履歴（詳細は製造工程の説明の項で後述する）を辿って形成されている点である。この点は、従来例の前記特許文献１に記載されている厚い絶縁膜（フィールド絶縁膜）と大きく異なっている。厚い絶縁膜３の厚さは、１００ｎｍ〜３μｍであることが望ましい。特に、３００ｎｍ以上であることが望ましい。また、高耐圧の電力用半導体装置であれば、８００ｎｍ以上にすると良い。但し、厚い絶縁膜３があまり厚くなると、クラック等が発生するので、３μｍ以上は好ましくない。特に、微細寸法化を目指す場合には、１．５μｍ程度が、厚い絶縁膜３の厚さの実用的な上限である。
【００２６】
加熱反応層５は、後に詳述するように、高濃度不純物領域２（あるいはＳｉＣ基板１）と電極母材とを比較的低温で加熱固相反応（第１の熱処理）させて生成した加熱反応層前駆体をより高い温度で再加熱（第２の熱処理）して形成した反応電極層であり、その主成分は電極母材の導電性炭化物あるいは珪化物、炭化珪化物で構成されている。電極母材としては、１２００℃以下の温度でＳｉＣと反応して導電性の珪化物あるいは炭化物を生成する元素を含む金属膜、合金膜、化合物膜、あるいはこれらの複合膜や積層膜を用いることができる。例えばＮｉやＣｏのほか、チタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、Ａｌなどの１、または１以上の金属を含む、金属膜、合金膜、化合物膜、あるいはこれらの複合膜や積層膜などである。加熱反応層５はコンタクト窓４の底部のＳｉＣ露出領域全面に敷き詰められていて、従来例の前記特許文献１に示されたようなコンタクト窓側壁ギャップを必ずしも必要としない（本発明の構造の前記特許文献１の従来例と異なる第２の相違点）。これは、側壁ギャップのスペースを省略し、その分、コンタクト構造の微細化を促進することができることを意味する。かくして、本発明によるオーミック電極構造体の構造は、側壁ギャップの存在がコンタクトの微細化の妨げの要因になっていた、という従来技術の問題を解決しているといえる。当然のことではあるが、加熱反応層５とＳｉＣ基板１との接触面が高濃度不純物領域２の深さよりも浅くなるように加熱反応層５を配置する。
【００２７】
配線導体６は、前記未反応の電極母材よりも比抵抗の小さい導電性の材料であり、例えば、アルミニウム（Ａｌ）、アルミニウム・シリコン（Ａｌ−Ｓｉ）共晶、アルミニウム・銅・シリコン（Ａｌ−Ｃｕ−Ｓｉ）共晶、銅（Ｃｕ）、チタン・タングステン（Ｔｉ−Ｗ）合金などを用いることができる。配線導体６は、図１〜図３に示すオーミック・コンタクトと他の部位と結線する配線部材であり、半導体装置の主電極配線として機能する。信頼性を確保する目的から、コンタクト窓４を被覆するように配置する構造が望ましい。パワーデバイスにおいては、櫛歯状あるいは六角形、方形、円形のユニットセルを多数ＳｉＣ基板１の上に配置し、同配線導体６で並列接続して電流容量を確保している。  
本発明のオーミック構造体の構造が前記特許文献１の従来例のそれと異なる第３の相違点は、高抵抗の未反応の電極母材が加熱反応層５の上部になく、配線導体６と直接接して低抵抗化を実現している点である。つまり、本発明のオーミック電極構造体の構造は、従来例の前記特許文献１において、比抵抗の高い未反応の電極母材（従来技術でいう電極膜）がコンタクトの正味のコンタクト抵抗を押し上げる要因となっていた、という問題を解決している。
【００２８】
《オーミック電極構造体の製造方法》
次に、図４（ａ）〜図６（ｋ）に示す工程断面図を参照しながら本発明の第１の実施の形態に係る図１のオーミック電極構造体の製造工程を説明する。  
（イ）まず、厚さ約１．５μｍのＳｉＯ２膜を、ＣＶＤ法でＳｉＣ基板１の表面全面に堆積し、高濃度不純物領域の形成予定領域の上に堆積したＳｉＯ２膜を周知のフォトリソグラフィ法とドライ・エッチング技術で選択的に除去し、図４（ａ）に示すようなイオン注入マスク膜３３を形成する。  
（ロ）そして、図４（ｂ）に示すように、イオン注入マスク膜３３の上に、再びＣＶＤ法で薄いＳｉＯ２膜からなるイオン注入スルー膜３４を全面に堆積し、不純物イオン３５の注入を行う。イオン注入スルー膜３４は、後述のイオン注入時の射影飛程（深さ）Ｒｐを調節するための膜である。例えば、ｎ型の高濃度不純物領域を形成するためのＰ＋（りんイオン）の注入条件では、イオン注入スルー膜３４の厚みは２０〜２５ｎｍである。ｐ型の高濃度不純物領域Ａｌ＋（アルミニウムイオン）の注入条件では１５〜３０ｎｍである。
【００２９】
イオン注入は、ＳｉＣ基板１の不純物濃度が１×１０２０／ｃｍ３以上になり、かつ、ＳｉＣ基板１の結晶性を損なわないように行う。例えば、Ｐ（りん）でｎ型の高濃度不純物領域を形成する場合には、５００℃に加熱したＳｉＣ基板１に、ドーズ量Φ／加速エネルギーＥＡＣを変えながら多段に注入することが好ましい。３１Ｐ＋を、ＳｉＣ基板１に多段イオン注入する場合のドーズ量Φ／加速エネルギーＥＡＣ条件の一例をあげると、以下の通りである。  
第１イオン注入Φ＝５×１０１４ｃｍ−２／ＥＡＣ＝  ４０ｋｅＶ
第２イオン注入Φ＝５×１０１４ｃｍ−２／ＥＡＣ＝  ７０ｋｅＶ
第３イオン注入Φ＝１×１０１５ｃｍ−２／ＥＡＣ＝１００ｋｅＶ
第４イオン注入Φ＝１×１０１５ｃｍ−２／ＥＡＣ＝１５０ｋｅＶ
第５イオン注入Φ＝２×１０１５ｃｍ−２／ＥＡＣ＝２００ｋｅＶ
第６イオン注入Φ＝２×１０１５ｃｍ−２／ＥＡＣ＝２５０ｋｅＶ
（ハ）このようなイオン注入が終了したところで、イオン注入マスク膜３３とイオン注入スルー膜３４をフッ酸（ＨＦ）で全面除去する。そして、常圧Ａｒ雰囲気で１７００℃、１分間の急速加熱処理を行うと、イオン注入された不純物（上記例では３１Ｐ＋）が活性化されて、図４（ｃ）に示すように、高不純物密度を有する高濃度不純物領域２が選択的に形成される。上記イオン注入条件と活性化熱処理条件で生成されるｎ型の高濃度不純物領域２の拡散深さはおよそ３５０ｎｍである。
【００３０】
図４（ｃ）のような構造の高濃度不純物領域２の形成は、ＳｉＣ基板１の所定領域をトレンチエッチングした後、同領域を含む基板全面に高濃度ＳｉＣのエピタキシャル成長を行い、基板表面を全面研磨して、表面のエピタキシャル層を除去する（トレンチ部分だけ残す）方法でも形成することが可能であり、この方法を選択してもよい。  
（ニ）そして、シリコン（Ｓｉ）プロセスで周知のＲＣＡ洗浄法等の所定の洗浄法を用いて、ＳｉＣ基板１を十分清浄化する。ＲＣＡ洗浄法は、Ｈ２Ｏ２＋ＮＨ４ＯＨ混合液（ＳＣ−１）とＨ２Ｏ２＋ＨＣｌ混合液（ＳＣ−２）による浸漬処理を組み合わせて行う伝統的な半導体Ｓｉ基板の洗浄法である。そして、十分清浄化されたＳｉＣ基板１の表面に厚い絶縁膜３を形成する。ここでは、低抵抗のコンタクトを形成するのに適した、薄い熱酸化膜と厚いＣＶＤ酸化膜との積層からなる厚い絶縁膜の例を挙げて説明するが、本発明はこのような厚い絶縁膜の構成に限定されるものではない。まず、１０００℃から１１５０℃の乾燥酸素雰囲気でＳｉＣ基板１を熱酸化し、図４（ｄ）に示すように、表面に厚さ５〜４０ｎｍの熱酸化膜３１を成長する。乾燥酸素雰囲気の代わりに、水蒸気を含む雰囲気を用いてもかまわない。乾燥酸素中では、熱処理温度１１５０℃で３時間熱酸化すれば、厚さ３５〜４０ｎｍの熱酸化膜３が得られる。水蒸気を用いたウェット雰囲気中、１１５０℃で２時間熱酸化すれば、３０〜３５ｎｍの熱酸化膜３が得られる。水蒸気を用いたウェット雰囲気の熱酸化の場合は、その後、アルゴン（Ａｒ）中で１１５０℃、３０分間程度アニールすることが好ましい。熱酸化膜３を厚さ２０ｎｍ以下にするためには、酸化温度を下げるか、若しくは、酸化時間を短縮すれば良い。
【００３１】
（ホ）次に、図５（ｅ）に示すように、熱酸化膜３１の上に、常圧ＣＶＤ法で例えば厚さ４００ｎｍのＣＶＤ酸化膜３２を堆積し、２層構造からなる厚い絶縁膜３を形成する。  
（ヘ）次に、周知のフォトリソグラフィ法とドライ・エッチング技術を用いて、厚い絶縁膜３の所定の領域に、図５（ｆ）のように、コンタクト窓４を形成する。ドライエッチングとしては、例えば、ＣＨＦ３やＣ２Ｆ６などをエッチャントとした反応性イオンエッチング（ＲＩＥ）法や電子サイクロトロン共鳴イオンエッチング（ＥＣＲイオンエッチング）等の種々の手段を使用することができる。超低抵抗のコンタクトを形成する場合には、最初にドライ・エッチングを行い、フィールド絶縁膜３を厚さ数１０ｎｍ残したところで、緩衝フッ酸溶液を用いたウェット・エッチングに切り換えるようにすると好ましい結果が得られる。このウエットエッチング液に界面活性剤等を加えても良い。  
（ト）その後、フォトレジストの残渣などで汚れた基板１表面を、前述のＲＣＡ洗浄で清浄化し、短時間で乾燥する。乾燥したら、ＳｉＣ基板１を、スパッタリング装置のチャンバー中に速やかに据え付け、直ちに真空排気する。コンタクト・ウィンドウ開口エッチングから真空排気までの大気中放置時間は、コンタクト抵抗ρｃの大小を決定する極めて重要な因子である。大気中放置時間が長いと、開口部のＳｉＣ基板１の表面に自然酸化膜が生成されたり、望まぬ異物が付着する。このため、後述の加熱反応層の均一生成に大きな障害となり、ひいてはコンタクト抵抗ρｃを劇的に増加させるので、５分以内の短時間で行う。装置内のベース圧力が１．３×１０−５Ｐａ未満になったら、Ａｒガスを導入し、図５（ｇ）に示すように、ＳｉＣ基板１の表面全面に所定の電極母材１７を成膜する。ｎ型の領域に低抵抗のコンタクトを形成する場合には、２０ｎｍ〜１００ｎｍの厚みのＮｉあるいはＣｏを蒸着するとよい。また、ｐ型領域に低抵抗のコンタクトを形成する場合には、Ｔｉ−Ａｌの合金膜を用いると望ましい結果が得られる。電極母材１７を成膜するのに電子ビーム蒸着のような真空蒸着やＣＶＤの化学的成膜手段を用いてもよい。
【００３２】
（チ）つづいて、電極母材１７を全面成膜したＳｉＣ基板１を高純度のＡｒやＮ２のような不活性ガス雰囲気において「比較的穏やかな熱処理（第１の熱処理）」を行い、電極母材１７とＳｉＣ基板１との間に加熱反応層前駆体層１８（図５（ｈ））を形成する。ここで言う加熱反応層前駆体層１８とは、金属の組成比が高い低級の金属珪化物あるいは金属炭化物や金属炭化珪化物を指している。電極母材１７としてＮｉを選んだ場合には、Ｎｉ３Ｓｉ、Ｎｉ２Ｓｉ、Ｎｉ３１Ｓｉ１２、ＮｉＳｉ等のＮｉ珪化物がこれに該当する。また、「比較的穏やかな熱処理」とは、電極母材１７とＳｉＣ基板１との間部には有効な加熱反応層前駆体層１８を発生させる一方で、電極母材１７と厚い絶縁膜３との間では有害な固相反応を生ぜしめないような熱処理を指している。このような２つの要件を満足する第１の熱処理の温度と時間は電極母材１７の種類とその成膜条件に依存するので、一概には規定できないが、発明者等のこれまで実施した実験によれは、概ね温度は３５０℃〜８５０℃の範囲、時間は５分間〜１２時間の範囲に収まっている。電極母材１７として、ＤＣマグネトロンスパッタ装置で成膜した５０ｎｍのＮｉの適正な熱処理条件を具体例として挙げると、熱処理温度は６００℃、熱処理時間は３時間であった。加熱反応層前駆体層１８はＳｉＣ基板１と接していることろだけで起こる固相反応から生成されるから、同前駆体層１８はコンタクト窓４の底部に自動的に整合して配設される。
【００３３】
（リ）第１の熱処理が終了したところで、電極母材１７だけを溶かす所定のエッチング溶液にＳｉＣ基板１を浸漬すると、ＳｉＣ基板１の基板表面から未反応の電極母材１７が一掃され、コンタクト窓４の底部に前記加熱反応層前駆体層１８だけが残された図６（ｉ）のような構造ができ上がる。ここで使用されるエッチング溶液は電極母材１７の化学的性質に合せて適宜選択できるが、適当なエッチャントが見つからない場合には、硫酸と過酸化水素水を容積比で４：１で混合したエッチャントを用いると便利である。１００℃に保持したこのエッチャントは大抵の電極母材をよく溶かし、金属珪化物や金属炭化物は殆ど溶かさないからである。加熱反応層前駆体層１８や厚い絶縁膜に対する電極母材１７の選択性が十分確保できるなら、ドイライエッチングを用いて未反応の電極母材１７を除去してもよい。
【００３４】
（ヌ）未反応の電極母材１７を完全に除去したあと、第１の熱処理の温度よりも高い温度でＳｉＣ基板１を再度熱処理して、全工程でできた加熱反応層前駆体層１８とＳｉＣ基板１の固相反応を促進させることで、図６（ｊ）に示すように加熱反応層前駆体層１８を熱力学的な安定な相を主成分とする加熱反応層５に転化させる（第２の熱処理）。熱処理の雰囲気は第１の熱処理と同様の高純度不活性雰囲気である。第２の熱処理の温度および時間はそれそれ７００℃〜１２００℃、３０秒〜１００分の範囲に設定される。前出のＮｉ電極系の前駆体の場合には、温度を９５０℃〜１０５０℃、時間を３０秒〜２分にすると非常に良好な結果を与える。このような条件で熱処理を行うと、Ｎｉ３Ｓｉ、Ｎｉ２Ｓｉ、Ｎｉ３１Ｓｉ１２、ＮｉＳｉ等の低級の珪化物前駆体がＳｉＣ基板１のＳｉ元素を取り込んで、化学的に最も安定でかつ低抵抗コンタクトが得られるＮｉＳｉ２を主成分とする加熱反応層に変化する。  
（ル）加熱反応層５の形成が終了すると、ＳｉＣ基板１全面にＡｌ等の配線導体膜をマグネトロンスパッタリングで形成する。そして、フォトリソグラフィ法とＲＩＥ等のエッチング技術でパターニングして、図１に示すような配線導体６を形成すれば、第１の実施の形態に係るオーミック電極構造体が完成する。
【００３５】
以上の詳細な説明から明らかなように、本発明のオーミック電極構造体の製造方法は、コンタクト窓の底部に加熱反応層５を配設するのにフォトレジストを一切使用しない新しい自己整合プロセス（図５（ｇ）〜図６（ｊ））を使用している。したがって、本発明のオーミック電極構造体の製造方法は、フォトレジスト等を用いたリフト・オフ法に起因して発生した前記特許文献１の従来技術の問題点である、（１）コンタクトの微細化が進み、開口部の面積が小さくなってくると、基板洗浄が次第に困難になり、コンタクト不良が生じたり、洗浄費用がかさむ、（２）レジスト汚染を嫌う、Ｓｉ集積回路プロセス用の蒸着装置を共用することができず、同工程専用の蒸着装置およびそれを設置する専用のクリーンルーム・スペースを用意しなければならない、という問題を根本的に解決していると言うことができる。
【００３６】
次に、図２に示した本発明のオーミック電極構造体の製造方法を図７（ａ）〜（ｃ）に示す工程断面図を参照しながら説明する。  
（イ’）まず、図７（ａ）に示すように、ＳｉＣ基板１の表面全面に、周知の常圧ＣＶＤエピタキシャル成長法で高濃度に不純物（ドーパンド）を添加した所定の厚さの高濃度不純物エピタキシャル層４１を成長する。不純物の種類はｎ型ならＮ（窒素）またはＰ（りん）、ｐ型ならＡｌ（アルミニウム）またはＢ（ホウ素）が適しているが、この他の不純物元素でもよい。この高濃度不純物層、ここでは高濃度不純物エピタキシャル層４１の不純物濃度は、結晶性を損なわない限り、できるだけ高くする。少なくとも１×１０１９／ｃｍ３以上、好ましくは１×１０２０／ｃｍ３が望ましい。また、エピタキシャル成長で高濃度の不純物層を設ける替わりに、ＳｉＣ基板１の表面全面に不純物イオンを加速電圧を変えた多段エネルギーで高濃度に打ち込み、その後に不純物を活性化させて、エピタキシャル層と同等の高濃度不純物層を形成する方式をとってもよい。
【００３７】
（ロ’）つづいて、厚さ約２μｍのＳｉＯ２膜を、ＣＶＤ法でＳｉＣ基板１の表面全面に堆積し、高濃度不純物領域の形成予定領域の上にあるＳｉＯ２膜を残すように周知のフォトリソグラフィ法とドライ・エッチング技術で選択的に除去し、図７（ｂ）に示すようなメサエッチングマスク膜４２を形成する。  
（ハ’）そして、このメサエッチングマスク４２を用いて周知のＩＣＰ（Inductively Coupled-Plasma）エッチングでエピタキシャル層（＝ＳｉＣ）４１の表面が露出している部分を除去し、さらに、使用済みのメサエッチングマスク４２を緩衝フッ酸溶液で除去すると、図７（ｃ）に示すような、凸状の高濃度不純物領域２が形成される。  
高濃度不純物領域２を形成した後の完成（図２）に至るまでの製造工程は上記（ニ）〜（ヌ）で詳細に説明した工程と異なるところがないので説明を省略する。
【００３８】
次に、図３に示した本発明のオーミック電極構造体の製造方法を図８（ａ）〜（ｃ）に示す工程断面図を参照しながら説明する。  
（イ”）まず、ＳｉＣ基板１の表面に厚さ約２μｍのＳｉＯ２膜を、ＣＶＤ法で全面堆積し、高濃度不純物領域の形成予定領域の上にあるＳｉＯ２膜を除くように、周知のフォトリソグラフィ法とドライ・エッチング技術で選択的に除去し、トレンチエッチングマスク膜４５を形成する。つづいて、トレンチエッチングマスク膜４５をマスクにしてＳｉＣ基板１の表面を所定の深さまでトレンチエッチングすると、図８(ａ)のような凹状の高濃度不純物領域予定領域46が形成される。トレンチエッチングの手段として周知のＩＣＰやＲＩＥ（反応性イオンエッチング）などのドライエッチングが最も適している。
【００３９】
（ロ”）トレンチエッチングが終わって、使用済みのトレンチエッチングマスク膜４５を緩衝フッ酸溶液で除去し、ＳｉＣ基板１をＲＣＡ洗浄を用いて十分洗浄したところで、ＳｉＣ基板１全面に、高濃度に不純物（ドーパンド）を添加した所定の厚さの高濃度不純物層４７を周知の常圧ＣＶＤエピタキシャル成長法で成長する（図８(ｂ)）。不純物の種類は、ｎ型ならＮ（窒素）またはＰ（りん）、ｐ型ならＡｌ（アルミニウム）またはＢ（ホウ素）が適しているが、この他の不純物元素でもよい。この高濃度不純物層４７の不純物濃度は少なくとも１×１０１９／ｃｍ３以上、好ましくは１×１０２０／ｃｍ３が望ましい。あるいは、エピタキシャル成長で高濃度不純物層４７を設ける替わりに、ＳｉＣ基板１の表面全面に不純物イオンを多段エネルギーで高濃度に打ち込み、その後に不純物を活性化させて、エピタキシャル層と同等の高濃度不純物層４７を形成する方式をとってもよい。
【００４０】
（ハ”）そして、ＳｉＣ基板１の表面を平行に化学的機械研磨（ＣＭＰ）して、上記凹部以外に堆積した高濃度不純物層４７を除去し、元のＳｉＣ基板１の表面が露出したところで研磨を停止すると、図８(ｃ)に示すように、ＳｉＣ基板１の凹部に高濃度不純物領域２が選択的に形成される。その後、ＳｉＣ基板１を前述のＲＣＡ洗浄で十分清浄化する。  
この後の製造工程は上記（ニ）〜（ヌ）で詳細に説明した工程とまったく同じなので説明を省略する。
【００４１】
以上の製造工程の説明から明らかなように、図２と図３の本発明のオーミック電極構造体の製造方法は、コンタクト窓４の底部に加熱反応層５を配設するのにフォトレジストを一切使用しない新規な自己整合プロセス（図５（ｇ）〜図６（ｊ））を使用しているので、図１の構造の製造方法と同様に、フォトレジスト等を用いたリフト・オフ法に起因して発生した前記特許文献１の従来技術の問題点である、（１）コンタクトの微細化が進み、開口部の面積が小さくなってくると、基板洗浄が次第に困難になり、コンタクト不良が生じたり、洗浄費用がかさむ、（２）レジスト汚染を嫌う、Ｓｉ集積回路プロセス用の蒸着装置を共用することができず、同工程専用の蒸着装置およびそれを設置する専用のクリーンルーム・スペースを用意しなければならない、という問題を根本的に解決していると言うことができる。
【００４２】
このような構成で作製したオーミック電極構造体は、実用的な極めて低いコンタクト抵抗を呈する。これを示すために、電極母材１７に厚み５０ｎｍのＮｉ電極を用いた図２の構造のｎ型領域に対するコンタクトの評価の結果を紹介する。ＳｉＣ基板１はｐ型の４Ｈ−ＳｉＣである。高濃度不純物領域２はＮ（窒素）を１．５×１０１９／ｃｍ３添加した厚み８００ｎｍのエピタキシャル成長層である。厚い絶縁膜３は１１００℃で形成した厚み２０ｎｍのドライ熱酸化膜と常圧ＣＶＤ法で成膜した４００ｎｍのＰＳＧ膜の積層膜である。第１および第２の熱処理の温度と時間はそれぞれ、５５０℃、２時間と１０００℃、２分である。配線導体６には厚み３５０ｎｍのＡｌを用いている。
【００４３】
コンタクト抵抗等を精密に測定するために線型伝送線路モデルに基づく直線ＴＬＭコンタクト群を作製した。このコンタクト群のｎ型ＳｉＣ領域の短辺の長さは、２０８μｍである。すなわち、長方形のｎ型ＳｉＣ領域の長辺方向に沿って、この長方形とは長辺方向が直交する小さな長方形からなる複数の電極パターンを１次元配列したコンタクト群のパターンを用意した。この小さな長方形の長辺の長さ（オーミック・コンタクト幅）は２００μｍで、短辺の長さは、１００μｍである。ここで、コンタクト群のパターンは、小さな長方形パターンからなるコンタクト（金属・半導体接合）の相互の間隔（コンタクト間隔）を順に変化させながら、ｎ型ＳｉＣ領域の長辺方向に沿って横一列に配列されている。コンタクト間隔ＬはＬ＝６、１０、１５、２０、２５、３０μｍである。このコンタクト群の隣接する２つのコンタクト間の電流−電圧特性から抵抗を求め、抵抗をコンタクト間隔の関数として整理し、これを直線近似して解析を行うと、精密なコンタクト抵抗ρｃと伝送線長ＬＴを求めることができる。
【００４４】
全てコンタクト間で計測した電流−電圧特性はすべて原点を通る直線であった。これはすべてのコンタクトの加熱反応層５と高濃度不純物領域２との間で良好なオーミック・コンタクトが得られていることを示している。電流−電圧特性の傾きから求めたオーミック・コンタクト電極間の抵抗と距離の関係をプロットすると図９（ＴＬＭプロット）のようになる。データはバラツキが少なく、１直線上にプロットされている。この直線近似を元にＴＬＭ解析を行うと、コンタクト抵抗ρｃ＝５．１３×１０−７Ωｃｍ２と非常に小さい優れた値が得られた。この値は、同時に作製した前記特許文献１記載の従来技術に基づく構造体の試料のコンタクト抵抗ρｃ＝５．３５×１０−７Ωｃｍ２と比べると何ら遜色のない値であることがわかる。
【００４５】
他の条件を同じにして、電極母材として、Ｎｉの替わりに厚み１００ｎｍのチタン（Ｔｉ）を用いた場合にはρｃ＝４．２×１０−６Ωｃｍ２のコンタクト抵抗が得られる。第１の導体膜として、厚み１５０ｎｍのタングステン（Ｗ）を用いた場合には６．７×１０−６Ωｃｍ２のコンタクト抵抗が得られる。
【００４６】
他の従来技術のひとつ特開平８−６４８０１号公報は、図５（ｇ）のような構造にして、コンタクト窓とＳｉＯ２のようなシリコン酸化膜の上部にＮｉ電極膜を成膜して、１０００℃〜１２００℃で高温熱処理すると、(1)シリコン酸化膜との接触部分では、シリコン酸化膜が還元され浸食され、シリコン酸化膜の厚さが減少する。シリコン酸化膜の厚さがもともと薄い場合には、シリコン酸化膜を貫通し、絶縁性が失われてしまうことがある、(2)さらに両部分の境界部分（コンタクト窓の側壁とＳｉＣ基板表面が交わるところ）では、ｎ型領域、シリコン酸化膜、Ｎｉ膜の三元系の間で、詳細は不明であるが通常と異なる反応が起こるものと考えられ、実際にはショットキー接合となって、電流が流せなくなってしまう、という深刻な問題が起こることを指摘している。しかしながら、本発明オーミック電極構造体（図１〜図３および後述の構造体の構造も含めて）の製造方法ではこのような問題は起こらない。なぜなら、図５（ｇ）を形成して、図５（ｈ）の構造を得るときの第１の熱処理はこのような反応が起こらない十分低い温度（３５０℃〜８５０℃）であり、かつ（問題を起す可能性のある）１０００℃を超える第２の熱処理工程を行うときには、図５の（ｉ）と（ｊ）の構造から明白なとおり、シリコン酸化膜の上にはＮｉ膜が（除去されて）存在しない、構成であるからである。すなわち、本発明オーミック電極の構造体およびその製造方法は、前記特開平８−６４８０１号公報で指摘された上記問題(1)と(2)をも解決していると言うことができる。実際、図９を用いて説明したＮｉを用いたオーミック電極構造体の電気特性の結果はこれを如実に示している。
【００４７】
以上説明したように、本第１の実施の形態のオーミック電極構造体の製造方法は、ＳｉＣ（炭化珪素）基板１表面の高濃度不純物領域２２に電極母材１７を接触させる工程と、電極母材１７を接触させたＳｉＣ基板１を熱処理して、電極母材１７と高濃度不純物領域２を含むＳｉＣ基板１との間に加熱反応層前駆体層１８を形成する第１の熱処理工程と、加熱反応層前駆体層１８上部に残された未反応の電極母材１７を除去する工程と、未反応の電極母材１７を除去した後のＳｉＣ基板１を熱処理してコンタクト窓４内底の加熱反応層前駆体層１８を加熱反応層５に転化させる第２の熱処理工程と、未反応の電極母材１７を除去した後の加熱反応層前駆体層１８上部に電極母材１７より抵抗率の低い配線導体６を配設する工程とを含んでなる。なお、第２の熱処理工程は、第１の熱処理工程の温度と同じかそれよりも高い温度で熱処理する。
【００４８】
さらに詳細に述べると、ＳｉＣ基板１の表面に高濃度不純物領域２を選択的に形成する工程と、高濃度不純物領域２を含むＳｉＣ基板１の表面に厚い絶縁膜３を成膜する工程と、高濃度不純物領域２の表面を露出するように厚い絶縁膜３にコンタクト窓４を開口する工程と、コンタクト窓４を開口したＳｉＣ基板１全面に所定の電極母材１７を成膜する工程と、電極母材１７を成膜したＳｉＣ基板１を熱処理して電極母材１７と高濃度不純物領域２を含むＳｉＣ基板１との間に加熱反応層前駆体層１８を形成する第１の熱処理工程と、厚い絶縁膜３上部ならびに加熱反応層前駆体層１８上部に残された未反応の電極母材１７を化学的手段で除去する工程と、未反応の電極母材１７を除去したＳｉＣ基板１を、第１の熱処理工程の温度と同じかそれよりも高い温度で熱処理し、コンタクト窓４内底の加熱反応層前駆体層１８を加熱反応層５に転化させる第２の熱処理工程と、コンタクト窓４内底の加熱反応層５の表面に接し、かつ厚い絶縁膜３の上部にまで伸延された配線導体６を形成する工程とを含んでなる。
【００４９】
また、本第１の実施の形態のオーミック電極構造体は、ＳｉＣ基板１と、ＳｉＣ基板１の表面に選択的に形成された高濃度不純物領域２と、ＳｉＣ基板１の上に載置された厚い絶縁膜３と、厚い絶縁膜３中に高濃度不純物領域２の表面を露出するように開口されたコンタクト窓４と、コンタクト窓４内底に自己整合的に配設された加熱反応層５と、コンタクト窓４内部において加熱反応層５の表面に接し、かつ厚い絶縁膜３の上部にまで伸延された配線導体６とを含んでなる。  
また、加熱反応層５は金属珪化物、金属炭化物の少なくとも１つを主成分とする材料で構成される。また、加熱反応層５の少なくとも最下端は電極母材１７とＳｉＣ基板１との固相熱反応で形成されたものであり、かつ、上部に残存する未反応の電極母材１７を除去して形成される履歴を有する。また、厚い絶縁膜３は、請求項８記載の電極母材１７が一旦載置された後、低い温度で熱処理され、その後、除去された履歴を有する絶縁膜である。
【００５０】
上記還元や侵食を伴うような化学反応以外に、ＮＳＧやＰＳＧなどのＳｉＯ２系絶縁物の上に金属や半導体などの電極母材を載せて、熱処理を行うとき、考慮しなければならない他の重要なポイントがまだある。母材元素の拡散である。この拡散は第１の熱処理のときと、第１の熱処理で下部の絶縁膜に一旦取り込まれた母材元素がその後の熱工程で再拡散するときに起こる。図５（ｇ）〜（ｈ）で説明した本発明の製造工程の第１の熱処理はたいていの場合、それは無視できるレベルで問題とはならず、したがって、その後の熱工程による再拡散も問題となることはない。しかし、ある技術的意図をもって、オーミック電極構造体の電極母材として比較的拡散しやすい電極母材を敢えて選択しなければならないときや、その構造体を使用するデバイスが極めて僅かな拡散不純物にも敏感に影響される場合、あるいは、その構造体を使用するデバイスが高温で長期に使用される特殊な用途の場合には、ときに問題となる可能性がある。本発明のオーミック電極構造体の製造方法およびそれによって製造されるオーミック電極構造体は、このような極めて特殊な場合にも対応できる２つ手段、すなわち、第２の実施の形態と第３の実施の形態を擁している。以下にこれらを順に説明する。
【００５１】
（第２の実施の形態）
第１の手段は母材元素の拡散を構造的に解決する方法である。図１０〜図１２の構造は本発明のオーミック電極構造体の第２の実施の形態を示している。なお、これらの図において、前出の図１〜図３と同じ番号を付された要素は同じ物であり、記述が冗長になるのを排するために、重なる説明は省略することにする。
【００５２】
図１０〜図１２の符号７は、電極母材元素の拡散をストップする機能を有する拡散阻止絶縁膜であり、厚い絶縁膜３の一部としてその上部（図１０）あるいは内部（図１１）、下部（１２）に層状に組み込まれている。拡散阻止絶縁膜７を除く、厚い絶縁膜３の他の部分は図１〜図３の厚い絶縁膜と同じ（材質、厚み、形成方法などが）である。ここで言う「拡散阻止」とは厚い絶縁膜の他の部分に比べて、拡散係数が十分小さい、という意味である。この性質を有する絶縁膜としてはＬＰＣＶＤ法やスパッタリング法で形成したＳｉ３Ｎ４膜やＡｌ２Ｏ３膜、無添加ＳｉＣ膜あるいはこれらの積層膜、複合膜を挙げることができるが、これに限定されるものではない。厚みは１０ｎｍ〜１５０ｎｍが適しているが、これより厚くてもよい。
【００５３】
次に、本発明のオーミーック電極構造体の第２の実施の形態である図１０の製造方法を図１３（ｅ２）〜（ｈ２）の断面工程図を用いて説明する。  
（ホ２）まず、前記図４（ａ）〜（ｃ）と全く同じの工程を踏んでＳｉＣ基板１に高濃度不純物領域２を選択的に形成する。高濃度不純物領域２ができ上がったら、前記図４（ｄ）〜図５（ｅ）と同様の工程でＳｉＯ２系の材料を主とする、厚い絶縁膜３の前段構造を形成する。つづいてこの前段構造の上に拡散阻止絶縁膜７を堆積すると完全な厚い絶縁膜３が形成され、図１３（ｅ２）に示した断面構造になる。拡散阻止絶縁膜７として、例えば、ジクロルシランとアンモニアを原料としたＬＰＣＶＤ法で１００ｎｍのＳｉ３Ｎ４（窒化シリコン）膜を用いることができる。ここでは、拡散阻止絶縁膜７を除く厚い絶縁膜３部分に薄い熱酸化膜３１とＣＶＤ酸化膜３２の積層構造（この低抵抗コンタクトを形成するのに適している）を用いているが、これは第１の実施の形態・製造工程の説明との連続性を考慮した措置であって、本第２の実施の形態はこのような積層構造に限定されるものでないことはもちろんである。
【００５４】
（ヘ２）次に、図１３（ｆ２）のように、周知のフォトリソグラフィ法とドライ・エッチング技術を用いて、厚い絶縁膜３の所定の領域に、コンタクト窓４を形成する。ドライエッチングとしては、例えば、ＣＨＦ３やＣ２Ｆ６などをエッチャントとした反応性イオンエッチング（ＲＩＥ）法や電子サイクロトロン共鳴イオンエッチング（ＥＣＲイオンエッチング）等の種々の手段を使用することができる。この注意すべきことは拡散阻止絶縁体７とその他厚い絶縁膜部分のエッチングレートや適正なエッチング手段が異なる場合である。前者のケースはそれを考慮して、慎重にドライエッチングを進める必要がある。後者の場合は、手間であっても、拡散阻止絶縁体をエッチングするときはこれに適したエッチング手段（ドライエッチング方法やエッチャントガス）を選択するようにする。なお、超低抵抗のコンタクトを形成する場合には、最初にドライ・エッチングを行い、フィールド絶縁膜３を厚さ数１０ｎｍ残したところで、緩衝フッ酸溶液を用いたウェット・エッチングに切り換えるようにすると好ましい結果が得られるのは第１の実施の形態と同様である。
【００５５】
（ト２）その後、図５（ｇ）と同様にして、ＳｉＣ基板１の表面全面に所定の電極母材１７を成膜する。図１３（ｇ２）はこのときのオーミック電極構造体の断面構造を示している。  
（チ２）つづいて、電極母材１７を全面成膜したＳｉＣ基板１を高純度のＡｒやＮ２のような不活性ガス雰囲気において既述の第１の熱処理を行い、図１３（ｈ２）のように、電極母材１７とＳｉＣ基板１との間に加熱反応層前駆体層１８を形成する。第１の熱処理の温度と時間は、電極母材の種類とその成膜条件に依存するので、一律には規定できないが、発明者等のこれまで実施した実験によれは、概ね温度は３５０℃〜８５０℃の範囲、時間は５分間〜１２時間の範囲である。加熱反応層前駆体層１８はＳｉＣ基板１と接していることろだけで起こる固相反応から生成されるから、同前駆体層１８はコンタクト窓４の底部に自動的に整合して配設される。  
第１の熱処理が終了して以降の製造工程は、図６（ｉ）〜図６（ｋ）と変るところがないので、説明を省略する。
【００５６】
以上説明したように、本第２の実施の形態のオーミック電極構造体の製造方法は、高濃度不純物領域２を含むＳｉＣ基板１の表面に厚い絶縁膜３を成膜する工程は、電極母材１７の拡散を阻止する拡散阻止絶縁膜７を形成する工程を含む。  
また、本第２の実施の形態のオーミック電極構造体は、厚い絶縁膜３の上部、下部あるいは内部に電極母材１７の拡散を阻止する拡散阻止絶縁膜７を具有する。
【００５７】
本第２の実施の形態においては、厚い絶縁膜の上部に、その一部として配設された拡散阻止絶縁膜７が第１の熱処理工程（図１３（ｈ２））にあって、上部電極母材１７の拡散をストップするので、同工程およびその後の熱工程で電極母材元素が下方に拡散して、デバイスの特性に影響を与えるという問題を解決することができる。本発明第２の実施の形態に基づいて、前記第１の実施の形態で説明したものと同じ仕様のＮｉ系のＴＬＭコンタクトを作製して、コンタクト抵抗を評価したところ、１０−７Ωｃｍ２台前半のコンタクト抵抗が得られた。
【００５８】
図１１と図１２に示した他の第２の実施態様の構造は、拡散阻止絶縁膜７の位置が厚い絶縁膜３の内部（図１１）と下部（図１２）にある点だけが、図１０の構造とは異なっている。しかし、これは拡散を阻止する位置が厚い絶縁膜の上部か、内部か、下部か、だけの違いであって、電極母材元素の拡散を阻止する機能とそれによってもたらされる効果は明らかに同じなので、構造の詳細な説明は省略する。また、製造工程についても、拡散阻止絶縁膜７を、厚い絶縁膜３のその他の部分の最後に成膜するか（図１２）、途中に成膜するか（図１１）、最初に成膜するか（図１０）だけが異なっていて、他の工程は同じであるから、説明は省略することにする。
【００５９】
（第３の実施の形態）
母材元素の拡散の影響を除去する第２の手段は、製造方法の工夫で解決する方法である。この方法は第１の熱処理工程で起こる電極母材元素の直接拡散が厚い絶縁膜３の表層で収まる場合に、とりわけ有効である。  
本発明オーミック電極構造体・第３の実施の形態の構造は前出の図１あるいは図２、図３と同じであるから、構造の説明は省く。
【００６０】
次に、本発明のオーミーック電極構造体の第３の実施の形態の製造方法を図１４（ｇ３）〜（ｉ３２）の断面工程図を用いて説明する。
【００６１】
（ト３）まず、第１の実施の形態で説明した製造工程の図４（ａ）〜図５（ｇ）と同様のプロセスを経由して、厚い絶縁膜３にコンタクト窓４を開口したＳｉＣ基板１の表面全面に所定の電極母材１７を成膜する。ただし、一点だけ小さな相違点がある。それは、図１４（ｇ３）に示すように、厚い絶縁膜３を成膜したときの厚みを最終的に必要な厚みよりも若干、厚く形成する点である。この最終の厚みよりも厚くした分のことをここでは「犠牲層８」と呼ぶことにする。犠牲層８の厚みは次の第１の熱処理で起こる母材電極元素の熱拡散の及ぶ距離よりも大きくなるように決定される。
【００６２】
（チ３）電極母材１７に全面成膜につづいて、ＳｉＣ基板１を高純度のＡｒやＮ２のような不活性ガス雰囲気において既述のごとき穏やかな第１の熱処理を行う。この熱処理によって、図１４（ｈ３）のように、電極母材１７とＳｉＣ基板１の間に加熱反応層前駆体層１８が自己整合的に形成される。このとき、厚い絶縁膜３の犠牲層８部分に電極母材元素が熱拡散で侵入する。第１の熱処理の温度と時間は、電極母材の種類とその成膜条件に依存するので、一律には規定できないが、概ね温度は３５０℃〜８５０℃の範囲、時間は５分間〜１２時間の範囲である。
【００６３】
（リ３１）第１の熱処理が終了したところで、電極母材だけを溶かす所定のエッチング溶液にＳｉＣ基板１を浸漬すると、基板表面から未反応の電極母材が一掃され、コンタクト窓４の底部に前記加熱反応層前駆体層１８だけが残された図１４（ｉ３１）のような構造ができ上がる。ここで使用されるエッチング溶液は電極母材の化学的性質に合せて適宜選択できるが、適当なエッチャントが見つからない場合には、硫酸と過酸化水素水を容積比で４：１で混合したエッチャントを使うことができる。１００℃に保持したこのエッチャントは大抵の電極母材をよく溶かし、金属珪化物や金属炭化物は殆ど溶かさない。加熱反応層前駆体層１８や厚い絶縁膜に対する電極母材１７の選択性が十分確保できるなら、ドイライエッチングを用いて未反応の電極母材を除去してもよい。
【００６４】
（リ３２）次に、電極母材１７を除去したＳｉＣ基板を稀フッ酸または緩衝フッ酸溶液に一定時間浸漬し、すすぎ、乾燥すると、ＳｉＣ基板の犠牲層８が除去されて図１４（ｉ３１）のような構造ができる。犠牲層８を溶解させ、加熱反応前駆体層１８を溶かさない性質のエッチャントが他にあるなら、それを用いてもよい。また、ウェットエッチではなくドライエッチングで犠牲層８を除去してもよい。  
（ヌ３）第１の熱処理が終了して以降の製造工程は、図６（ｉ）〜図６（ｋ）と全く同じなので、説明を省略する。
【００６５】
以上説明したように、本第３の実施の形態のオーミック電極構造体の製造方法は、高濃度不純物領域２を含むＳｉＣ基板１の表面に厚い絶縁膜３を成膜する工程には、一過性の犠牲層８を形成する工程を含み、かつ、後続の厚い絶縁膜３上部ならびに加熱反応層前駆体層１８上部に残された未反応の電極母材１７を化学的手段で除去する工程と、続く前記第２の熱処理工程との間に、該一過性の犠牲層８を除去する工程を付加したものである。  
また、本第３の実施の形態のオーミック電極構造体は、成膜後からオーミック電極構造体が完成するまでの期間に厚い絶縁膜３は、上層部に、一過性の犠牲層８を具有する履歴を有する。また、厚い絶縁膜３上層部の犠牲層８は、絶縁体または半導体、あるいはこれらの複合物、混合物、積層物で構成される。さらに、厚い絶縁膜３上層部の犠牲層８は、拡散阻止機能を具有する。
【００６６】
上記説明から明らかなように、本発明第３の実施の形態では、厚い絶縁膜の上部にその一部として配設された犠牲層８に、第１の熱処理工程で発生する電極母材１７の元素の拡散を吸収させるとともに、次の高温熱処理、すなわち第２の熱処理で再拡散する前に、同犠牲層８を完全に除去する構成をしているため、第１の熱処理およびその後の熱工程で電極母材元素が下方に拡散して、デバイスの特性に影響を与えるという問題を解決することができる。本発明の第３の実施の形態に基づいて、前記第１の実施の形態で説明したものと同じ仕様のＮｉ系のＴＬＭコンタクトを作製して、コンタクト抵抗を評価したところ、１０−７Ωｃｍ２台前半のコンタクト抵抗が得られた。
【００６７】
上記本第３の実施の形態の説明では、図１の如き平坦な高濃度不純物領域２を持つオーミック電極構造体に適用した例を用いて説明したが、図２や図３のような凸状あるいは凹状の高濃度不純物領域２を持つ構造体にも、本の実施の形態を適用でできることはもちろんである。  
また、本第３の実施の形態では、犠牲層８を厚い絶縁膜３の他の部分と同じ材料で構成していたが、実際には同犠牲層８はこのような制約をなんら受けるものではない。同様の機能を有するものならば、他の絶縁材料、半導体材料でもよい。  
さらに、第２の実施の形態における拡散阻止絶縁膜７を犠牲層８として利用する構成としてもよい。この場合、もちろん、拡散阻止絶縁膜７は第２の熱処理が実施される前までに除去されることになる。  
本発明のオーミック電極構造体の実施の形態の説明が済んだところで、以下に、同構造体を実際のデバイスに適用した２つの「実施の形態」の説明をする。
【００６８】
（第４の実施の形態）
本発明のオーミック電極構造体およびその製造方法に関する第１の実施の形態を、高周波などの増幅に使用されるＳｉＣ−ＭＥＳＦＥＴ（ＳｉＣ金属−半導体構造電界効果トランジスタ）に適用した例である。
【００６９】
以下、図面を参照して本発明の第４の実施の形態を説明するが、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００７０】
図１５は本発明に基づくＳｉＣ基板を用いたＭＥＳＦＥＴの要部断面図である。
【００７１】
５１は半絶縁性またはｎ型の単結晶ＳｉＣバルク基板（以下、簡単に基板と称する）である。例えば窒素（ドナー）を濃度ＮＤ＝１×１０＋１９ｃｍ−３にドープした（０００１）Ｓｉ面８°オフカット４Ｈ−ＳｉＣ基板を挙げることができるが、良質なエピタキシャル成長が可能であれば、（０００１）Ｓｉ面でなく他の面でもよいし、結晶多形も４Ｈでなく、６Ｈや３Ｃ、１５Ｒなどでもよい。基板５１の上にはｐ型の第１のエピタキシャル層５２とチャネルとなるｎ型の第２のエピタキシャル層５３が積層されている。第１のエピタキシャル層５２の厚みは少なくともｔＡ１＝１μｍ以上、アクセプタ濃度は少なくともＮＡ１＝５×１０＋１６ｃｍ−３以下が望ましい。第２のエピタキシャル層５３の厚みｔＤ２とドナー濃度ＮＤ２は製作するＭＥＳＦＥＴの動作仕様に合わせて適宜選択されるが、通常それぞれ０．２μｍ＜ｔＤ２＜０．８μｍ、５×１０＋１６ｃｍ−３＜ＮＤ２＜５×１０＋１８ｃｍ−３の範囲の値である。５1として半絶縁性基板を用いる場合には第１のエピタキシャル層２を省略することができる。
【００７２】
５４は第２のエピタキシャル層５３を孤立（素子分離）させて形成した素子領域である。ＭＥＳＦＥＴはこの領域に形成する。素子分離は図１５のように素子領域５４の周辺にあるｎ型の第２エピタキシャル層５３をメサエッチングすることで実現してもよいし、イオン注入技術を用いて素子領域５４周辺に第１のエピタキシャル層５２まで達するｐ型領域を形成し、素子領域５４を取り囲むことで実現してもよい。基板５１にｎ型の基板を用いるときにはメサエッチングは第１のｐ型エピタキシャル層２を貫通しないようにする。この理由は、後続のフィールド絶縁膜工程で成長する熱酸化膜がｐ型領域では正の電荷を強く帯びた膜となりやすく、この電荷が原因となってメサエッチング側壁のｐ型断面領域に反転層が形成され、ｎ型のバルク基板とチャネル領域５８ａが導通し、素子分離が損なわれる危険があるからである。
【００７３】
５６、５７は素子領域５４に設けられたｎ＋型のソース領域とドレイン領域である。ソース領域５６、ドレイン領域５７のドナー濃度は最表面において少なくともＮＤ＞５×１０＋１９ｃｍ−３、好ましくはＮＤ＞１×１０＋２０ｃｍ−３であることが望ましい。ソース領域５６とドレイン領域５５に挟まれたｎ型領域（＝第２のエピタキシャル層３の一部）がチャネル領域５８ａである。チャネル領域５８ａは金属汚染や微細な起伏、結晶不整層の少ない表面および表層を有している。
【００７４】
メサ構造およびソース５５、ドレイン領域５７が形成された基板表面には厚い絶縁膜５８が形成されている。厚い絶縁膜５８はＳｉＣ基板表面を熱酸化して成長した薄い熱酸化膜５９と熱酸化以外の方法（常圧ＣＶＤなど）で堆積した上部絶縁膜６０、例えば、ＰＳＧ（りん珪酸ガラス）膜あるいはＳｉＯ２膜、の積層膜で構成されている。熱酸化膜９の厚みは５０ｎｍ未満、好ましくは５〜２０ｎｍの範囲であることが望ましく、また、厚い絶縁膜５の総厚は１００ｎｍ〜３μｍ、好ましくは、３００ｎｍ以上が望ましい。熱酸化膜５９のうち、特にチェネル上部に位置する部分は上述の金属汚染や微細な起伏、結晶不整層の少ないチャネル表層を熱酸化して形成したものであるから、欠陥の取り込みの少ない高品質の酸化膜となっている。
【００７５】
ソース領域５６とドレイン領域５７、チャネル領域５８ａの上部の熱い絶縁膜５８には、それぞれ、ソース窓６１、ドレイン窓６２、ゲート窓６３が開口されている。ソース窓／ドレイン窓の底には加熱反応層６４、６５が選択的にかつ窓の底を密封するように配設され、ソースコンタクト（＝オーミック）とドレインコンタクト（＝オーミック）を形成している。一方、ゲート窓６３の底ではゲート電極６６とチャネル領域５８ａが接触し、ゲート（ショットキー）コンタクトを形成している。なお、ゲート電極６６とＳｉＣ基板５１との界面は階段型の急峻な接合となっている。ゲート電極の材料としては例えばＴｉとＴｉＮの積層膜（Ｔｉが基板５１と接触）を挙げることができるが、他の材料でもよい。ＴｉとＴｉＮの厚みは例えば５０ｎｍと１５０ｎｍである。
【００７６】
６７と６８、６９はそれぞれソースコンタクトとドレインコンタクト、ゲートコンタクトの配線導体（パッド）で、厚い絶縁膜５５上に配設され、厚いＡｌなどで構成される。配線導体６７、６８とソース／ドレインの加熱反応層６４と６５との間には、両導体の付着力や接触抵抗、耐熱性を改善するため、ＴｉやＴｉＮ、ＴａＮなどの導電体を挿入することもできる。ゲート接触（＝電極）の引き出し配線は、図１５のようにチャネル領域５８ａ上部でゲート電極６６と接触する構造とはせずに、チャネル領域５８ａの外の領域で接触する構造とすることもできる。
【００７７】
以上の説明から明らかなとおり、本発明に基づくSiC基板の一主面にソース／ドレインオーミック構造体を有するMESFETは配線導体６７、６８と加熱反応層６４、６５との間に未反応の抵抗の高い電極母材を介在させない構成をしているので、同未反応電極母材を介在させる従来のコンタクト技術よりもソース／ドレイン・コンタクトのコンタクト抵抗を低減できる、ひいては、トランジスタのソース−ドレイン間抵抗を削減できる、という効果を有する。また、本発明に基づくソース／ドレインオーミック電極構造体を有するMESFETでは、加熱反応層６４、６５とソース窓（接触窓）／ドレイン窓（接触窓）５６ａ、５７ａの側壁との間のギャップを削除できるので、その分、ソース／ドレイン・コンタクトの寸法を小さくでき、ひいてはＭＥＳＦＥＴのサイズを低減できるという効果が得られる。
【００７８】
次に、上記図１５に示したＭＥＳＦＥＴの製造方法を図１６〜図１７を参照しながら説明する。ここでは理解を容易にするために、できるだけ具体的な製造条件を挙げて説明するが、これは本発明がこの条件に限定されることを意味するものではない。
【００７９】
（Ａ）はじめに、窒素（ドナー）を濃度ＮＤ＝１×１０＋１９ｃｍ−３にドープした（０００１）Ｓｉ面８°オフカット４Ｈ−ＳｉＣ基板５１を前出のＲＣＡ洗浄などで充分洗浄した後、周知のシランとプロパンを原料とした高温ＣＶＤ法（成長温度１５００℃）で基板５１表面にｐ型の第１エピタキシャル層５２（ｔＡ１＝４．５μｍ、ＮＡ１＝５×１０＋１５ｃｍ−３）とｎ型の第２エピタキシャル層５３（ｔＤ２＝０．４μｍ、１．５×１０＋１７ｃｍ−３）を成長する。ｐ型のドーパンド材はトリメチルアルミニウム、ｎ型のドーパンド材は窒素である。基板５１の裏面には低品質のエピタキシャル層が付着しているので、シランと酸素を用いたＣＶＤで基板５１の表面に厚いＳｉＯ２膜を堆積し保護してから、裏面のエピタキシャル層を機械的研磨で除去し、終了後保護膜を除くと、図１６（ａ）のような構造になる
（Ｂ）次に、酸化膜マスクを用いて基板５１表面を反応性イオンエッチング（ＲＩＥ）し、メサ構造による素子領域５４を形成する。本実施例ではｎ型の基板５１を用いているので、メサエッチングにあたっては第１エピタキシャル層５２を貫通しないように留意する。エッチングに使用する酸化膜マスク（図示せず）は２μｍ厚のＣＶＤ−ＳｉＯ２を成膜し、これをフォトリソグラフィとＲＩＥでパタニングすることで形成する。メサエッチングが終了したら、図１６（ｂ）に示すように、使用した酸化膜マスクを緩衝フッ酸溶液（ＢＨＦ）で除去する。
（Ｃ）次に、高濃度不純物領域としてのソース領域５６、ドレイン領域５７の予定領域に選択的にイオン注入するための酸化膜マスク（ＣＶＤ−ＳｉＯ２、２μｍ厚。図示せず）を形成する。フォトリソグラフィとＲＩＥで酸化膜マスクのパタニング（すなわち、ソース／ドレイン領域を開口する）を終えたら、レジストを除去し、ＲＣＡ洗浄などで充分洗浄した基板１表面にイオン注入の深さを調節するための２５ｎｍ厚のスルー膜（ＣＶＤ−ＳｉＯ２。図示せず）を成膜し、基板表面に向けて燐イオン５００℃で注入する。多段の加速電圧とドーズ量の一例は次のとおりである。
【００８０】
３０ｋｅＶ、５．０×１０１４ｃｍ−２
５０ｋｅＶ、６．０×１０１４ｃｍ−２
７０ｋｅＶ、６．０×１０１４ｃｍ−２
１００ｋｅＶ、９．０×１０１４ｃｍ−２
１３０ｋｅＶ、２．４×１０１５ｃｍ−２
この条件で注入を行うとソース領域５６／ドレイン領域５７において、ほぼ基板５１表面から深さ方向に一様なドナー分布（不純物濃度が３．０×１０２０ｃｍ−３）が実現される。燐のイオン注入が終了したら、ＢＨＦで酸化膜マスクとスルー膜を完全に除去し、基板表面をＲＣＡ洗浄する。表面の清浄化が済んだら、基板１を高純度Ａｒ雰囲気で１７００℃、１分間の熱処理にかけ、ソース領域５６／ドレイン領域５７に注入した燐イオンを活性化する（図１６（ｃ））。このような条件で熱処理した燐イオンは９５％以上活性化していることがホール効果の測定で確認されている。
【００８１】
次は、本発明を最も特徴付けるオーミック電極構造体を形成する工程であるから、もう少し詳しく説明する。
【００８２】
（Ｄ）ソース領域５６／ドレイン領域５７の形成が終了したら、ＲＣＡ洗浄で清浄化した基板表面に約２０〜４０ｎｍの一過性の酸化膜（１１００℃、ドライ酸化）を成長させ、成長した酸化膜を希釈フッ酸溶液（ＤＨＦ）で直ちに取り除く。この工程によって、イオン注入と活性化熱処理でＳｉＣ基板１表面に生じた結晶不整層、注入損傷層、各種汚染層、炭化層を効果的に除去することができる。一過性の熱酸化膜をＤＨＦで除去したら基板５１を充分洗浄し、図１７（ｄ）に示すように、基板５１表面に再び約２０ｎｍ厚の熱酸化膜（１１００℃、ＷＥＴ酸化）５９を成長し、さらにその上に常圧ＣＶＤで８００ｎｍの酸化膜からなる上部絶縁膜６０を堆積する。こうして熱酸化膜５９と上部絶縁膜６０とで構成される厚い絶縁膜５８が形成される。
【００８３】
（Ｅ）次に、厚い絶縁膜５８の表面に厚み１〜２μｍのフォトレジストを塗布し、露光し、現像することによってソース窓５６ａとドレイン窓５７ａに対応する領域のフォトレジストを除去し、つづいてＣＨＦ３ガスプラズマなどを用いた、厚い絶縁膜５８の反応性イオンエッチング（ＲＩＥ）を行う。可能な限り低いコンタクト抵抗を求めるのなら、厚い絶縁膜５８を数１００ｎｍ残したところでＲＩＥをやめ、ＢＨＦを用いたウエット・エッチングに切り換えるようにする。エッチングを終えたら、レジストを除去し、ＲＣＡ洗浄などでＳｉＣ基板５１を充分洗浄すると図１７（ｅ）の構造ができる。
【００８４】
（Ｆ）ソース窓５６ａとドレイン窓５７ａが開口したら、本発明の第１の実施の形態の製造工程（ト）〜（チ）と同様にして、ＳｉＣ基板５１の表面全面に母材電極７０を成膜した後、第１の熱処理を加えて、電極母材７０とソース領域５６、ドレイン領域５７との間にそれぞれ加熱反応層前駆体層７１と７２を生成する。電極母材として、電子ビーク蒸着で成膜した厚み５０ｎｍの場合のＮｉの適正な熱処理条件を具体例として挙げると、熱処理温度は６００℃、熱処理時間は２時間である。加熱反応層前駆体層７１、７２はＳｉＣ基板５１と直に接しているところで起こる固相反応であるから、同前駆体は結果として図１７（ｆ）のようにソース領域５６、ドレイン領域５７の接触面に自動的に整合して選択的に配設される。
【００８５】
（Ｇ）次に、第１の熱処理工程で未反応の電極母材７９を第１実施の形態に記載の酸系のエッチャントで完全に除去したあと、ＳｉＣ基板５１を洗浄し、その後、第１の熱処理の温度よりも高い温度でＳｉＣ基板を熱処理（第２の熱処理）して、加熱反応層前駆体層７１、７２とＳｉＣ基板５１の固相反応を促進させることで、加熱反応層前駆体層７１、７２を熱力学的な安定な相を主成分とする加熱反応層６４、６５に転化させる。熱処理の雰囲気は第１の熱処理と同様の高純度不活性雰囲気である。この段階での構造を図示したのが図１８（ｇ）である。第２の熱処理の温度および時間はそれそれ７００℃〜１２００℃、３０秒間〜１００分間の範囲に設定される。前出のＮｉ電極系の前駆体の場合には、温度を９５０℃〜１０５０℃、時間を３０秒間〜２分間にすると非常に良好な結果を与える。このような条件で熱処理を行うと、Ｎｉ３Ｓｉ、Ｎｉ２Ｓｉ、Ｎｉ３１Ｓｉ１２、ＮｉＳｉ等の低級の珪化物前駆体がＳｉＣ基板１のＳｉ元素を取り込んで、化学的に最も安定でかつ低抵抗コンタクトが得られるＮｉＳｉ２を主成分とする加熱反応層になる。
【００８６】
（Ｈ）加熱反応層６４、６５が形成されたところで、周知のフォトリソグラフィーとウエットエッチングまたはドライエッチング（ＲＩＥなどの）を用いて、図１８（ｈ）に示すように、厚い絶縁膜５８にゲート窓６３を開口する。ドライエッチングで開口するときには、ウエットエッチングを併用すると良好なトランジスタ特性が得られる。すなわち、最初にドライエッチングを行い、厚い絶縁膜５８を数１０ｎｍ残したところで、ウエットエッチングに切り換えるようにする。ゲート窓６３をドライエッチングで貫通させると、チャネル表面に加速プラズマダメージを与え、ゲート・ショットキー接触の逆方向バイアス漏れ電流を増大させるという問題を引き起こす。ウエットエッチングを併用するのが困難な程微細なゲート窓６３を形成する必要がある場合はＥＣＲ（電子サイクロトロン共鳴）プラスマエッチングのようなプラズマダメージの少ないドライエッチング手段を用いるのが肝要である。  
エッチングに使用したフォトレジストを除去し、ＳｉＣ基板５１を十分洗浄して、乾燥する。特殊な例外を除いて一般に、洗浄には洗浄効果の高いＲＣＡ洗浄のような洗浄法を用いることができる。加熱反応層６４、６５が酸・アルカリ系洗浄液に対して強い耐性を示すからである。このようにしてできた構造が図１８（ｈ）である
（Ｉ）洗浄が済んだところで、ＳｉＣ基板５１の表面全面に所定の厚みの（ショットキー）ゲート電極材と配線導体材を電子ビーム蒸着あるいはＤＣマグネトロンスパッタリングなどの手段を用いて成膜する。なお、ゲート電極材と配線導体材の成膜は連続で行うことが望ましい。代表的なゲート電極材としてＴｉ、配線導体材としてＡｌを挙げることができるが、もちろんこれに限定されるものではない。ＭＥＳＦＥＴが高温で使用される場合には、ゲート電極材と配線導体材との間に相互拡散を防止するバリヤメタルを配設して耐熱性を向上させることができる。この目的に適合するバリヤメタルとして例えば、ＴｉＮやＴａＮがある。  
ゲート窓開口エッチングとゲート電極材の蒸着との間の放置時間と雰囲気はトランジスタ特性の良否を左右する極めて重要な決定因子である。この時間が長いと、ゲート窓６３の底部に自然酸化膜が生成したり、ハイドロ・カーボンが再付着したりして、ゲート電極６６のショットキー特性が劣化し、これがトランジスタ特性の低下を招く。このため、ゲート窓６３の開口後は可能な限り早くゲート電極材を被着させる必要がある。  
この後、周知のフォトリソグラフィーとウエットエッチングまたはドライエッチング（ＲＩＥなど）を用いて、ゲート電極材と配線導体材とを同時にパタニングすると、図１８（ｉ）のように、ゲート電極６６とソースおよびドレイン、ゲートの各配線導体６７、６８、６９が形成され、本発明のＳｉＣ半導体装置に基づくＳｉＣ  ＭＥＳＦＥＴが完成する。
【００８７】
以上説明したように、本第４の実施の形態の半導体装置の製造方法は、ＳｉＣ基板５１の表面に高濃度不純物領域としてソース領域５６、ドレイン領域５７を選択的に形成する工程と、ソース領域５６、ドレイン領域５７を含むＳｉＣ基板５１の表面に厚い絶縁膜５８を成膜する工程と、ソース領域５６、ドレイン領域５７の表面を露出するように厚い絶縁膜５８にオーミック・コンタクト窓としてソース窓５６ａ、ドレイン窓５７ａを開口する工程と、ソース窓５６ａ、ドレイン窓５７ａを開口したＳｉＣ基板５１全面に所定の電極母材７０を成膜する工程と、電極母材７０を成膜したＳｉＣ基板５１を熱処理して電極母材７０とソース領域５６、ドレイン領域５７を含むＳｉＣ基板５１との間に加熱反応層前駆体層７１、７２を形成する第１の熱処理工程と、厚い絶縁膜５８上部ならびに加熱反応層前駆体層７１、７２上部に残された未反応の電極母材７０を化学的手段で除去する工程と、未反応の電極母材７０を除去したＳｉＣ基板５１を、第１の熱処理工程の温度と同じかそれよりも高い温度で熱処理し、ソース窓５６ａ、ドレイン窓５７ａ内底の加熱反応層前駆体層７１、７２を加熱反応層６４、６５に転化させる第２の熱処理工程と、該第２の熱処理工程が済んだＳｉＣ基板５１のショットキー・コンタクト窓としてゲート窓６３を開口する工程と、少なくともゲート窓６３の底部にショットキー電極材からなる電極材としてゲート電極６６を配設する工程と、または該加熱反応層６４、６５の表面上に設けたゲート電極６６と同時に設けた電極材の表面（なお、ソース窓５６ａ、ドレイン窓５７ａに該電極材を設けない場合は、ソース窓５６ａ、ドレイン窓５７ａ内底の加熱反応層６４、６５の表面）、およびゲート窓６３の底部に設けたゲート電極６６の表面に接し、かつ厚い絶縁膜５８の上部にまで伸延された配線導体６７、６８、６９を形成する工程とを含んでなる。
【００８８】
さらに詳細に述べると、ＳｉＣ基板５１の表面に導電不純物を高濃度に添加したソース領域５６、ドレイン領域５７を選択的に形成する工程と、ソース領域５６、ドレイン領域５７を含むＳｉＣ基板５１の表面に厚い絶縁膜５８を成膜する工程と、ソース領域５６、ドレイン領域５７の表面を露出するように厚い絶縁膜５８にソース窓５６ａ、ドレイン窓５７ａを開口する工程と、ソース窓５６ａ、ドレイン窓５７ａを開口したＳｉＣ基板５１全面に所定の電極母材７０を成膜する工程と、電極母材７０を成膜したＳｉＣ基板５１を熱処理して電極母材７０とソース領域５６、ドレイン領域５７を含むＳｉＣ基板５１との間に加熱反応層前駆体層７１、７２を形成する第１の熱処理工程と、厚い絶縁膜５８上部ならびに加熱反応層前駆体層７１、７２上部に残された未反応の前記電極母材７０を化学的手段で除去する工程と、前記未反応の電極母材７０を除去したＳｉＣ基板５１を、前記第１の熱処理工程の温度と同じかそれよりも高い温度で再び熱処理し、ソース窓５６ａ、ドレイン窓５７ａ内底の加熱反応層前駆体層７１、７２を加熱反応層６４、６５に転化させる第２の熱処理工程と、第２の熱処理工程が済んだＳｉＣ基板５１のゲート窓６３を開口する工程と、少なくともゲート窓６３の底部にショットキー電極材からなる電極材を配設する工程と、ソース窓５６ａ、ドレイン窓５７ａ内底の加熱反応層６４、６５の表面または該加熱反応層６４、６５の表面上に設けた前記電極材の表面、およびゲート窓６３の底部に設けた前記電極材の表面に接し、かつ厚い絶縁膜５８の上部にまで伸延された配線導体６７、６８、６９を形成する工程とを含んでなる。
【００８９】
また、本第４の実施の形態の半導体装置は、ＳｉＣ基板５１の一主面にショットキー電極構造体とオーミック電極構造体とを具有する炭化珪素半導体装置であって、該オーミック電極構造体が前記第１の実施の形態のオーミック電極構造体で構成されている。また、ＳｉＣ基板５１の一主面に形成した炭化珪素・金属−半導体電界効果半導体装置であって、ソースコンタクトまたはドレインコンタトの少なくとも一方が前記第１の実施の形態のオーミック電極構造体で構成されている。さらに、炭化珪素・金属−半導体電界効果半導体装置であって、ソースコンタクトまたはドレインコンタトの加熱反応層６４、６５と、同コンタクトの配線導体６７、６８の間に、ゲート・ショットキーコンタクトと同一かつ同時に形成された電極材が挟持されている。
【００９０】
以上の詳細な説明から明らかなように、本発明に基づくＳｉＣ半導体装置（ＭＥＳＦＥＴ）の製造方法は、ソース窓、ドレイン窓の底部に加熱反応層を配設するのにフォトレジストを一切使用しない新しい自己整合プロセス（図１７（ｅ）〜図１８（ｈ）を使用しているので、同工程においてフォトレジスト等を用いたリフト・オフ法に起因して発生した前記特許文献１の従来技術の問題点、（１）コンタクト不良が生じたり、洗浄費用がかさむ、（２）レジスト汚染を嫌う、Ｓｉ集積回路プロセス用の蒸着装置を共用することができない、同工程専用の蒸着装置およびそれを設置する専用のクリーンルーム・スペースを用意しなければならない、という問題を同時に解決している、と言うことができる。
【００９１】
また、本第４の実施の形態においては、本発明全体に共通する上記効果の外に、次に述べるような、本実施の形態固有の効果もある。  
ＳｉＣ−ＭＥＳＦＥＴのゲート電極構造体の製造プロセスとして広く用いられている方法は、文献「S. Sriram, R. R. Siergiej, R. C. Clarke, A. K.  Agarwal, C. D. Brandt, physica status solidi (a), Vol. 162 p441 (1997)」に記載されているような、フォトレジスト（あるいは電子ビーム露光レジスト）を用いた電極リフト・オフ法である。加えて、ＳｉＣ−ＭＥＳＦＥＴのゲート長はサブミクロン規模と非常に微細である。すなわち、従来のＳｉＣ−ＭＥＳＦＥＴのゲート電極構造体においても、ソース、ドレインオーミック電極構造体の製造方法と同様な問題（１）と（２）が発生していた。しかしながら、上記図１８（ｇ）〜（ｉ）の説明から明らかなとおり、本発明のＭＥＳＦＥＴの製造方法においては、ゲート電極の形成工程においてもリフトオフ法を用いない構成をとっているので、（１）コンタクト不良が生じたり、洗浄費用がかさむ、（２）Ｓｉ集積回路プロセス用の蒸着装置を共用することができない、同工程専用の蒸着装置およびそれを設置する専用のクリーンルーム・スペースを用意しなければならない、という問題をも同時に解決することができる。  
また、本第４の実施の形態ではゲート電極６６形成用の導体膜を、ソース／ドレインの配線導体６７、６８とソース／ドレインの加熱反応層６４、６５との間の接着補強膜あるいはバリヤ膜としても兼用する構造であり、かつ、ゲート電極６６といっしょに作製する構成であるため、無駄がなく、導体材料と製造時間を節約できるという効果もある。
【００９２】
実例として、ソース／ドレイン加熱反応層６４、６５の電極母材７０として厚み５０ｎｍのＮｉ、ゲート電極６６としてＴｉ／ＴｉＮ（ＴｉがＳｉＣ基板５１に接する）を用いた図１５記載のＭＥＳＦＥＴ（ゲート長３μｍ）の結果を紹介する。第１と第２のエピタキシャル層の形成条件、イオン注入や不純物活性化の条件は上記製造工程で例示したとおりである。
【００９３】
図１９はソース／ドレイン領域のコンタクト抵抗を決定するときのＴＬＭプロットを示す図である。プロットが一直線に乗ることから、コンタクト抵抗とソース／ドレイン領域（高濃度不純物領域）のシート抵抗が一様であることがわかる。ＴＬＭ解析からソース／ドレインのコンタクト抵抗はρＣ＝１．７×１０−６Ωｃｍ２と非常に低い値であることがわかった。図２０はこのＭＥＳＦＥＴのドレイン電流−ドレイン電圧（Ｉｄ−Ｖｄｓ）特性を示す図である。パラメータはゲート電圧Ｖｇである。Ｉｄ−Ｖｄｓが原点から直線状に延びていることはソース／ドレインに良好なオーミックコンタクトが得られていることを示唆している。典型的なトランジスタの静特性が得られていることから、ソース／ドレインのオーミックコンタクトとともに、ゲート電極でも良質のショットキーコンタクトが形成されていることが確認される。
【００９４】
（第５の実施の形態）
本発明のオーミック電極構造体およびその製造方法に関する第５の実施の形態は、ソースとドレインがＳｉＣ基板のそれぞれ表と裏にある縦型ＭＯＳＦＥＴ（金属−酸化物−半導体構造電界効果トランジスタ）に適用した例である。  
以下、図面を参照して本発明の第５の実施の形態を説明するが、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００９５】
図２１は本発明に基づくＳｉＣ基板を用いたＭＯＳＦＥＴのユニットセル１７０の要部断面を示している。ユニットセルとは素子領域の最小単位のことで、パワー素子ではこのユニットセルを縦横に多数並列配置して大電流化を図っている。なお、以下の説明では１７０は素子領域とユニットセルの両方の意味で用いることにする。  
１７１は高濃度に不純物添加したｎ（ｎ＋）型単結晶ＳｉＣ基板であり、表面（図中上面側主面）には厚み１０μｍ、窒素を１×１０１６／ｃｍ３添加したｎ型エピタキシャル層１７３をホモエピタキシャル成長させている。４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味する）のＳｉＣ基板を用いることができる。ｎ型エピタキシャル層１７３表層の所定領域には、ｐ型不純物をｎ型エピタキシャル層１７３の不純物濃度とりも高く添加したｐ型ベース層７３ａおよび７３ｂが離間して形成されている。  
ｐ型ベース領域７３ａ、７３ｂの表層所定領域には、ｐ型ベース領域７３ａ、７３ｂよりも浅く高濃度の不純物を添加したｎ型ソース領域（＝高濃度不純物領域に対応）７４ａ、７４ｂが形成されている。ｐ型ベース領域７３ａ、７３ｂの一部であって、かつ、ｎ型ソース領域７４ａと７４ｂの外部表層には、ｐ型の不純物を高濃度に添加したｐ＋型ベース領域７５ａ、７５ｂが配設されている。ｎ型エピタキシャル層１７３、p型ベース領域（７３ａ、７３ｂ）、ｎ型ソース領域（７４ａ、７４ｂ）の不純物濃度はこの順序で大きくなるように設定されている。
【００９６】
上記各不純物領域を形成したＳｉＣ基板１７１の表面にはゲート酸化膜７５が設けられている。ゲート酸化膜７５の上には、導電性の多結晶シリコンのゲート電極７６が設けられている。このゲート電極７６の側面および上面には、多結晶シリコン酸化膜７７が配設されている。ゲート酸化膜７５および多結晶シリコン酸化膜７７の上には層間絶縁膜７８が成膜されている。  
７９ａ、７９ｂは層間絶縁膜７８に開口され、ＳｉＣ基板１７１表面のｎ型ソース領域７４ａ、７４ｂとｐ型ベース領域７３ａ、７３ｂにまたがって貫通するソース窓である。このソース窓７９ａ、７９ｂの底には導電性の加熱反応層８０ａ、８０ｂが置かれている。加熱反応層８０ａ、８０ｂはＮｉなどの電極母材を２段加熱し、ＳｉＣと固相反応させて生成する。この加熱反応層８０ａ、８０ｂはｎ型ソース領域７４ａ、７４ｂとｐ型ベース領域７３ａ、７３ｂの両極性に同時にオーミックコンタクトを与える機能を備えており、これは前記第１の実施の形態〜第４の実施の形態のオーミック電極構造体にない機能である。ＳｉＣ基板１７１の裏面の８１はＭＯＳＦＥＴのドレインにオーミックコンタクトを付与する役割を果たすもうひとつの加熱反応層である。  
８２はｎ型ソース領域７４ａ、７４ｂやｐ型ベース領域７３ａ、７３ｂを、外部回路や同一基板上の他の回路要素に結線するための配線導体である。配線導体８２とソース／ドレインの加熱反応層８０ａ、８０ｂとの間には、両導体の付着力や接触抵抗、耐熱性を改善する機能を有するＴｉやＴｉＮ、ＴａＮなどの導電体を挿入することもできる。
【００９７】
以上説明したように、本第５の実施の形態の半導体装置の製造方法は、ＳｉＣ基板１７１の一主面に形成したエピタキシャル層１７３を成長する工程と、前記エピタキシャル層１７３の表層部の所定領域に相互に離間して形成した２つのベース領域７３ａ、７３ｂを形成する工程と、前記２つのベース領域７３ａ、７３ｂの表層部の所定領域に位置するように、２つのソース領域７４ａ、７４ｂを形成する工程と、前記２つのベース領域７３ａ、７３ｂの表層部であって、かつ、前記２つのソース領域７４ａ、７４ｂの外縁に隣接し、前記２つのベース層７３ａ、７３ｂより高濃度の不純物を添加された２つの高濃度不純物ベース領域７５ａ、７５ｂを形成する工程と、前記２つのベース領域７３ａ、７３ｂと２つのソース領域７４ａ、７４ｂと２つの高濃度不純物ベース領域７５ａ、７５ｂとを形成したＳｉＣ基板１７１の表面にゲート絶縁膜７５を形成する工程と、前記ゲート絶縁膜７５上に多結晶シリコンからなるゲート電極７６を形成する工程と、前記ゲート電極７６の一部を熱酸化して酸化膜７７で被覆する工程と、前記ゲート絶縁膜７５の上部および前記酸化膜７７で被覆されたゲート電極７６の上部に層間絶縁膜７８を堆積する工程と、前記２つのソース領域７４ａ、７４ｂと前記２つの高濃度不純物ベース領域７５ａ、７５ｂを露出させるように前記層間絶縁膜７８と前記ゲート絶縁膜７５を貫通する２つのソース窓７９ａ、７９ｂを形成する工程と、前記ソース窓７９ａ、７９ｂの開口したＳｉＣ基板１７１表面全面に電極母材８７を成膜する工程と、前記電極母材８７を成膜したＳｉＣ基板１７１に第１の熱処理を施し、前記ソース窓７９ａ、７９ｂ底部に加熱反応層前駆体８８ａ、８８ｂを形成する工程と、前記第１の熱処理を施した前記ＳｉＣ基板１７１の表面から、残存する未反応の前記電極母材８７を除去する工程と、前記未反応の電極母材８７を除去したＳｉＣ基板１７１の裏面のドレイン領域に第２の電極母材８９を成膜する工程と、前記第２の電極母材８９を成膜したＳｉＣ基板１７１に、前記第１の熱処理工程の温度と同じかそれよりも高い温度の第２の熱処理を施し、２つのソース窓７９ａ、７９ｂ底部および裏面の前記ドレイン領域表面に導電性の加熱反応層８０ａ、８０ｂを同時に生成する工程と、前記層間絶縁膜７８上を覆い、前記ソース窓７９ａ、７９ｂ底部の２つの加熱反応層８０ａ、８０ｂに接続した配線導体８２を設ける工程とを含んでなる。
【００９８】
また、本第５の実施の形態の半導体装置は、ＳｉＣ基板１７１の一主面に金属−絶縁膜−半導体構造体とオーミック電極構造体とを具有する炭化珪素半導体装置であって、該オーミック電極構造体が前記第１の実施の形態のオーミック電極構造体で構成される。また、少なくともＳｉＣ基板１７１の表面に金属−絶縁膜−半導体ゲート構造体とオーミック電極構造体とを具有し、他の裏面にオーミック電極構造体を具有する炭化珪素半導体装置であって、前記表面のオーミック電極構造体が前記第１の実施の形態のオーミック電極構造体で構成される。また、金属−絶縁膜−半導体ゲート構造電界効果炭化珪素半導体装置（ＭＯＳＦＥＴ）か、絶縁ゲート型双極型炭化珪素半導体装置（ＩＧＢＴ）である。また、前記表面のオーミック電極構造体の一部である絶縁膜は、ＭＯＳゲート構造体のゲート絶縁膜とＭＯＳゲート構造体上部に配設される層間絶縁膜との積層膜からなる。また、ＳｉＣ基板１７１と、ＳｉＣ基板１７１の一主面に形成したエピタキシャル層１７３と、エピタキシャル層１７３の表層部における所定領域に相互に離間して形成した２つのベース領域７３ａ、７３ｂと、２つのベース領域７３ａ、７３ｂの所定領域に設けた２つのソース領域７４ａ、７４ｂと、２つのベース領域７３ａ、７３ｂの表層部であって、２つのソース領域７４ａ、７４ｂの外縁に隣接し、２つのベース層７３ａ、７３ｂより高濃度の不純物を添加された２つ高濃度不純物ベース領域７５ａ、７５ｂと、２つのソース領域７４ａ、７４ｂ上および両ソース領域７４ａ、７４ｂの間にあるエピタキシャル層１７３上の所定領域に設けたゲート絶縁膜７５と、ゲート絶縁膜７５上に設けた多結晶シリコンからなるゲート電極７６と、ゲート電極７６の一部を熱酸化して形成したゲート電極酸化膜７７と、ゲート電極７６およびゲート電極酸化膜７７の上に形成した層間絶縁膜７８と、２つのソース領域７４ａ、７４ｂと２つの高濃度不純物ベース領域７５ａ、７５ｂを露出させるように層間絶縁膜７８とゲート絶縁膜７５を貫通して開口された２つのソース窓７９ａ、７９ｂと、ソース窓７９ａ、７９ｂの底部全面を被覆するように設けられた導電性の２つの加熱反応層８０ａ、８０ｂと、層間絶縁膜７８上を覆い、２つの加熱反応層８０ａ、８０ｂに接続した配線導体８２と、ＳｉＣ基板１７１の裏面に設けた第２の加熱反応層８１とを備えている。
【００９９】
以上の説明から明らかなとおり、本発明に基づく縦型ＭＯＳＦＥＴは配線導体８２とソースの加熱反応層８０ａ、８０ｂとの間に未反応の抵抗の高い電極母材を介在させない構成をしているので、同未反応電極母材を介在させる従来のコンタクト技術よりもソース・コンタクトのコンタクト抵抗を低減でき、ひいては、トランジスタのソース−ドレイン間抵抗を削減できる、という効果を有する。また、本発明に基づくソース縦型ＭＯＳＦＥＴでは、加熱反応層８０ａ、８０ｂとソース窓７９ａ、７９ｂの側壁との間のギャップを削除できる構成となっているので、このギャップ相当分、ソース／ドレイン・コンタクトの寸法を小さくでき、ひいてはＭＯＳＦＥＴのサイズを低減できるという効果が得られる。
【０１００】
次に、図２１の構成の、４Ｈ−ＳｉＣ基板を用いたＭＯＳＦＥＴの製造方法を図２２（Ａ）〜図２４（Ｇ）を参照しながら説明する。  
（ア）まず、低抵抗のｎ型の４Ｈ−ＳｉＣ基板１７１に高抵抗のｎ型エピタキシャル層１７３を常圧ＣＶＤ法で成長したのち、本発明の第１の実施の形態で説明した選択イオン注入と高温活性化アニールによってｐ型ベース領域（７３ａと７３ｂ）、ｎ型ソース領域（７４ａと７４ｂ）、ｐ＋型ベース領域（７５ａと７５ｂ）を形成する。図２２（Ａ）はこのようにしてできた基板構造を示している。各領域のイオン注入条件の一例を示すと次のとおりである。
【０１０１】
◎ｐ型ベース領域７３ａ、７３ｂのイオン注入条件
イオン種 Ａｌ＋
注入温度 ７５０℃
加速条件 ３６０ｋｅＶ、５．０×１０１３／ｃｍ２
◎ｐ＋型ベース領域７５ａ、７５ｂのイオン注入条件
イオン種 Ａｌ＋
注入温度 ７５０℃
加速条件 ３０ｋｅＶ、１．０×１０１５／ｃｍ２
５０ｋｅＶ、１．０×１０１５／ｃｍ２
７０ｋｅＶ、２．０×１０１５／ｃｍ２
１００ｋｅＶ、３．０×１０１５／ｃｍ２
◎ｎ型ソース領域７４ａ、７４ｂのイオン注入条件
イオン種 Ｐ＋（リン）
注入温度 ５００℃
加速条件 ４０ｋｅＶ、５．０×１０１４／ｃｍ２
７０ｋｅＶ、６．０×１０１４／ｃｍ２
１００ｋｅＶ、１．０×１０１５／ｃｍ２
１６０ｋｅＶ、２．０×１０１５／ｃｍ２
なお、以下の説明において、特に断らない場合は、ＳｉＣ基板１７１にｎ型エピタキシャル層１７３やイオン注入で形成した各領域、絶縁膜や電極が形成されたものをＳｉＣ基板、あるいは単に基板と呼んでいる。
【０１０２】
（イ）次に、ＲＣＡ洗浄などで十分洗浄した基板をドライ酸素雰囲気で熱酸化して基板表面並びに裏面に熱酸化膜を成長し、緩衝フッ酸溶液を用いて直ちに取り除く。この犠牲酸化膜の厚みは５０ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。犠牲酸化が終了した基板を再び、ＲＣＡ洗浄などで十分洗浄した後、基板表面に熱酸化やＣＶＤなどの手段を用いて厚い絶縁膜を形成し、周知のフォトリソグラフィとウェットエッチまたはドライエッチングを用いて前記厚い酸化膜が存在するフィールド（図示せず）と厚い酸化膜が除去された素子領域１７０を形成する（図２２（Ａ））。
【０１０３】
つづいて、基板１７１を再び、ＲＣＡ洗浄などで十分洗浄するとともに、この洗浄の最終段階において、素子領域１７０の表面に生成した化学的酸化膜（ＳｉＯ２）を除去するために緩衝フッ酸溶液に５秒間〜１０秒間浸し、超純水で緩衝フッ酸溶液を完全にすすぎ落とした後、乾燥し、直ちに熱酸化して、図２（Ｂ）に示すように、素子領域１７０の基板表面に所望の厚み（例えばここでは４０ｎｍ厚）のゲート酸化膜７５を成長させる。ゲート酸化の条件としては、これに限定されるわけではないが、例えば、温度１１００℃でのドライ酸化と９５０℃のウェット酸化を連続して行う方法がよい。ここで重要なポイントは、熱酸化温度は全ての後続工程のどの熱処理温度よりも高く設定するということである。ここでは後に、表側のソース電極と裏面ドレイン電極のオーミック接触を実現するために、温度１０００℃の急速加熱処理を実施するので、それより高い１１００℃という酸化温度が選ばれた。８３はゲート酸化のときに基板裏面に自動的に生成される比較的厚い第２の一過性の熱酸化膜である。
【０１０４】
次に、基板の表面および裏面全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７００℃）で厚み３００〜４００ｎｍの多結晶シリコン膜８４を成膜し、その後、塩素酸リン（ＰＯＣｌ３）と酸素を用いた周知の熱拡散法（処理温度９００℃〜９５０℃）で多結晶シリコン膜にＰ（リン）を添加し、導電性を付与する。つづいて、基板表面にフォトレジストと塗布して、フォトリソグラフィと、Ｃ２Ｆ６と酸素をエッチャントとした反応性イオンエッチング（ＲＩＥ）を用いて、基板表面側の多結晶シリコン膜の不要な部分を取り除き、ゲート電極７６を形成すると図２２（Ｂ）の構造になる。
【０１０５】
（ウ）次に、エッチング後の基板１７１をＲＣＡ洗浄して、十分清浄化したところで、９００℃のドライ酸素雰囲気で熱酸化させ、ゲート電極７６と裏面の多結晶シリコン膜８４の表面に多結晶シリコン熱酸化膜７７と８５を生成する。
【０１０６】
次に、図２２（Ｃ）に示すように、基板１７１の表面全面に層間絶縁膜７８を堆積する。この層間絶縁膜７８としては、シランと酸素を原料とした常圧ＣＶＤで形成した約１μｍ厚のＳｉＯ２膜（ＮＳＧ）あるいはさらにリンを添加したリン珪酸ガラス（ＰＳＧ）、さらにこれにホウ素を添加したホウ素リン珪酸ガラス（ＢＰＳＧ）などが適しているが、これに限定されるものではい。この後、基板を通常の拡散炉に入れ、温度９５０℃、Ｎ２雰囲気で数１０分間の穏やかな熱処理を行い、層間絶縁膜７８を高密度化する。このときの熱処理温度は、ゲート酸化膜７５の形成（熱酸化）温度より低い温度、例えば、９００℃〜１０００℃の範囲で適宜選ばれる。つづいて、プラズマＣＶＤを用いて、層間絶縁膜７８の上部に厚さ２００ｎｍ程度のＳｉ３Ｎ４膜からなる専用の犠牲層８６を載置する。このＳｉ３Ｎ４膜犠牲層８６は一過性の膜ではあるが、後の第１の熱処理工程において、第２の実施の形態で説明した拡散阻止絶縁膜(図１２の７参照)としても機能する。
【０１０７】
（エ）次に、周知のフォトリソグラフィーとドライ／ウェットエッチング手段を用いて、図２３（Ｄ）に示すように、基板１７１表面側の犠牲層８６と層間絶縁膜７８、ゲート酸化膜７５にソース窓７９ａ、７９ｂを開口する。この開口エッチングのときエッチャントが基板１７１の裏に及ぶ場合には多結晶シリコン酸化膜８５も同時に除去される（図２３（Ｄ）はこの様子を示す）。  
エッチングが終了したら、フォトレジストを除去して、基板をＲＣＡ洗浄などで十分清浄化し、直ちに、ＤＣスパッタリングなどの成膜手段を用いて基板表面に電極母材８７を全面蒸着する。電極母材８７としては、例えば、５０ｎｍ厚のＮｉあるいはＣｏなどを用いることができる。
【０１０８】
つづいて、電極母材８７を成膜した基板１７１を、第１の実施の形態における（ト）に記載のように、高純度のＡｒやＮ２のような不活性ガス雰囲気において第１の熱処理を行い、図２３（Ｄ）に示すように、電極母材８７とＳｉＣ基板１７１との間に加熱反応層前駆体層（８８ａ、８８ｂ）を形成する。電極母材１７としてＮｉを選んだ場合にはＮｉ３Ｓｉ、Ｎｉ２Ｓｉ、Ｎｉ３１Ｓｉ１２、ＮｉＳｉ等の低級珪化物がこれに該当する。ＤＣマグネトロンスパッタ装置で成膜した厚さ５０ｎｍの電極母材Ｎｉの適正な熱処理条件を具体例として挙げると、熱処理温度は６００℃、熱処理時間は３時間である。加熱反応層前駆体層８８ａ、８８ｂは基板１７１と接していることろだけで起こる固相反応から生成されるから、この加熱反応層前駆体層８８ａ、８８ｂはソース窓（７９ａ、７９ｂ）の底部に自動的に整合して配設される。図２３（Ｄ）はこの段階の素子領域１７０の断面構造を示している。
【０１０９】
（オ）第１の熱処理が終った基板に残った未反応の電極母材８７を第１の実施の形態における（リ）に記載の方法で除去した後、犠牲層８６をエッチングで除去すると、図２３（Ｅ）のような構造になる。犠牲層８６のエッチングは、熱リン酸溶液を用いて湿式で行うこともできるし、ＣＨ４などを用いたドライエッチングで行ってもよい。前記第１の熱処理工程で層間絶縁膜７８に向かって僅かに拡散し、犠牲層８６で阻止され留まった電極母材８７の構成元素は、この犠牲層８６の除去によって、基板１７１表面から完全に除かれる。
【０１１０】
（カ）次に、基板１７１を十分洗浄して乾燥させた後、表面全面に厚み１μｍ以上の保護用レジスト材（フォトレジストでよい）を塗布し、ＣＦ４とＯ２を用いたドライ・エッチングを行い、図２４（Ｆ）に示すように、裏面側の多結晶シリコン膜８４を完全に除去する。多結晶シリコン膜８４が基板裏面から除去されたら、一過性の熱酸化膜８３をＢＨＦ溶液で除去し、基板裏面に清浄な結晶面を露出させる。  
つづいて、保護用レジスト材を剥離し、基板を十分に洗浄し、乾燥させたところで、速やかに基板１７１を高真空に維持された蒸着装置の中に据え付け、基板裏面に所望の電極母材８９を蒸着する。この裏面電極母材８９として、例えば、１５０ｎｍ厚のＮｉ膜を用いることができる。  
電極母材８９の成膜が終了したら、基板１７１を直ちに急速加熱処理装置に設置して、第２の熱処理を行う。この熱処理は高純度Ａｒ雰囲気で１０００℃、２分間の急速加熱処理（コンタクト・アニール）で実施する。この熱処理によって、図２４（Ｆ）に示すように、ソース窓７９ａ、７９ｂの加熱反応層前駆体層（８８ａ、８８ｂ）は正規の加熱反応層（８０ａ、８０ｂ）に転じるとともに、基板１７１と電極母材８９との間にもドレインの加熱反応層８１が形成される。
【０１１１】
（キ）第２の熱処理が終了したところで、基板１７１を電極母材だけを溶かす所定のエッチング溶液に浸漬すると、未反応の電極母材８９が除去され、基板裏面に加熱反応層８１が露出した構造ができあがる。ここで使用されるエッチング溶液は電極母材の化学的性質に合せて適宜選択できるが、適当なエッチャントが見つからない場合には、硫酸と過酸化水素水を容積比で４：１で混合したエッチャントを用いると便利である。１００℃に保持したこのエッチャントは大抵の電極母材をよく溶かし、金属珪化物や金属炭化物は殆ど溶かさないからである。加熱反応層８１に対する電極母材８９の選択性が十分確保できるなら、ドライエッチングを用いて未反応の電極母材を除去してもよい。  
そして、ＲＣＡ洗浄などで十分洗浄し、乾燥したＳｉＣ基板１７１の表面全面にＤＣマグネトロンスパッタリングなどで配線導体８２の母材膜、例えばＡｌを成膜した後、周知のフォトリソグラフィとドライエッチング技術（ＲＩＥなど）とでパタニングして、フォトレジストを剥離し、洗浄して乾燥すると、図２４（Ｇ）のような最終構造ができあがる。  
配線導体８２とソース／ドレインの加熱反応層８０ａ、８０ｂとの間に、両導体の付着力や接触抵抗、耐熱性を改善する機能を有するＴｉやＴｉＮ、ＴａＮなどの導電体を挿入する場合には、これらの材料を先に成膜してから上記配線導体膜８２の母材を成膜するようにする。なお、配線導体膜母材がＡｌに場合には、たいてい、Ａｌと同じエッチャントガスでこれら材料も連続的にパタニングすることができる。  
このようにして、本発明の第５の実施の形態における半導体装置縦型ＭＯＳＦＥＴの全製造工程が終了する。
【０１１２】
以上の詳細な説明から明らかなように、本発明に基づくＳｉＣ半導体装置縦型ＭＯＳＦＥＴの製造方法は、ソース窓の底部に加熱反応層を配設するのにフォトレジストを一切使用しない新しい自己整合プロセス（図２２（Ｃ）〜図２４（Ｆ）を使用しているので、同工程においてフォトレジスト等を用いたリフト・オフ法に起因して発生した従来技術の問題点、（１）素子構造が微細になるとコンタクト不良が生じたり、洗浄費用がかさむ、（２）レジスト汚染を嫌う、Ｓｉ集積回路プロセス用の蒸着装置を共用することができない、同工程専用の蒸着装置およびそれを設置する専用のクリーンルーム・スペースを用意しなければならない、という問題を同時に解決している、と言うことができる。
【０１１３】
実際、上記説明した製造方法にしたがって、ソース／ドレイン加熱反応層８０ａ、８０ｂ、８１の電極母材８７として５０ｎｍ厚のＮｉとゲート電極７６として３５０ｎｍ厚の多結晶シリコンを用いた図２１に示した縦型ＭＯＳＦＥＴ（ゲート長２μｍ）を製作した。ｎ型エピタキシャル層１７３の不純物濃度、ｐ型ベース層（７３ａと７３ｂ）、ｎ型ソース領域（７４ａと７４ｂ）、ｐ＋型ベース領域（７５ａ、７５ｂ）のイオン注入条件は上記製造工程で例示したとおりである。ゲート酸化膜７５は１１００℃で成長したドライ酸化膜（膜厚約４０ｎｍ）である。なお、素子領域の外周部部分にブロッキング電圧強化構造を有している。
【０１１４】
図２５はｎ型ソース領域（７４ａと７４ｂ）のコンタクトのＴＬＭプロット（コンタクト距離とコンタクト間の全抵抗の関係）を示す図である。プロットが一直線に載ることから、コンタクト抵抗とソース領域（（７４ａと７４ｂ）＝高濃度不純物領域）のシート抵抗が一様であることがわかる。ＴＬＭ解析からソースのコンタクト抵抗はρＣ=３．６×１０−６Ωｃｍ２と非常に低い値であることがわかった。ｐ＋型ベース領域（７５ａ、７５ｂ）でも電流−電圧特性からオーミックコンタクトが得られていることがわかった。図２６はｐ＋ベース領域（７５ａ、７５ｂ）のＴＬＭプロットを示している。このデータからｐ＋ベース領域（７５ａ、７５ｂ）のコンタクト抵抗はρＣ＝２．４×１０−３Ωｃｍ２が得られた。このように、本発明の第５の実施の形態においては、少なくともＮｉを電極母材として用いた場合には、伝導型の異なるｎ型ソース領域（７４ａと７４ｂ）とｐ＋型ベース領域（７５ａ、７５ｂ）に同時にオーミックコンタクトが取れる。
【０１１５】
図２７はこの縦型ＭＯＳＦＥＴのドレイン電流−ドレイン電圧（Ｉｄ−Ｖｄｓ）特性を示す図である。パラメータはゲート電圧Ｖgである。Ｉｄ−Ｖｄｓが原点から直線状に延びていることはソースおよびドレインに良好なオーミックコンタクトが得られていることを示唆している。このＭＯＳＦＥＴのブロッキング電圧は約８３０Ｖであることがわかった。このような典型的なトランジスタの静特性が得られているという事実は、本発明に基づく縦型ＭＯＳＦＥＴの製造方法が実用的な製造方法であることを示すものである。  
なお、以上説明した実施の形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施の形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【図面の簡単な説明】
【０１１６】
【図１】本発明の第１の実施の形態のオーミック電極構造体の構造を示す断面図である。
【図２】本発明の第１の実施の形態のオーミック電極構造体の別の構造を示す断面図である。
【図３】本発明の第１の実施の形態のオーミック電極構造体のさらに別の構造を示す断面図である。
【図４】本発明の第１の実施の形態の図１に示したオーミック電極構造体の製造方法を示す断面工程図である。
【図５】本発明の第１の実施の形態の図１に示したオーミック電極構造体の製造方法を示す断面工程図である。
【図６】本発明の第１の実施の形態の図１に示したオーミック電極構造体の製造方法を示す断面工程図である。
【図７】本発明の第１の実施の形態の図２に示したオーミック電極構造体の製造方法を示す断面工程図である。
【図８】本発明の第１の実施の形態の図３に示したオーミック電極構造体の製造方法を示す断面工程図である。
【図９】本発明の第１の実施の形態のオーミック電極構造体の電流−電圧特性の傾きから求めたオーミック・コンタクト電極間の抵抗と距離との関係を示す図である。
【図１０】本発明の第２の実施の形態のオーミック電極構造体の構造を示す断面図である。
【図１１】本発明の第２の実施の形態のオーミック電極構造体の別の構造を示す断面図である。
【図１２】本発明の第２の実施の形態のオーミック電極構造体のさらに別の構造を示す断面図である。
【図１３】本発明の第２の実施の形態の図１０に示したオーミーック電極構造体の製造方法を示す断面工程図である。
【図１４】本発明の第３の実施の形態の図１０に示したオーミーック電極構造体の製造方法を示す断面工程図である。
【図１５】本発明の第４の実施の形態のＳｉＣ−ＭＥＳＦＥＴの要部断面図である。
【図１６】本発明の第４の実施の形態の図１５に示したＭＥＳＦＥＴの製造方法を示す断面工程図である。
【図１７】本発明の第４の実施の形態の図１５に示したＭＥＳＦＥＴの製造方法を示す断面工程図である。
【図１８】本発明の第４の実施の形態の図１５に示したＭＥＳＦＥＴの製造方法を示す断面工程図である。
【図１９】本発明の第４の実施の形態のＭＥＳＦＥＴにおけるソース／ドレイン領域のコンタクト抵抗を決定するときのＴＬＭプロットを示す図である。
【図２０】本発明の第４の実施の形態のＭＥＳＦＥＴのドレイン電流−ドレイン電圧（Ｉｄ−Ｖｄｓ）特性を示す図である。
【図２１】本発明の第５の実施の形態のＳｉＣ−縦型ＭＯＳＦＥＴの要部断面図である。
【図２２】本発明の第５の実施の形態の図２１に示した縦型ＭＯＳＦＥＴの製造方法を示す断面工程図である。
【図２３】本発明の第５の実施の形態の図２１に示した縦型ＭＯＳＦＥＴの製造方法を示す断面工程図である。
【図２４】本発明の第５の実施の形態の図２１に示した縦型ＭＯＳＦＥＴの製造方法を示す断面工程図である。
【図２５】本発明の第５の実施の形態の縦型ＭＯＳＦＥＴにおけるｎ型ソース領域のコンタクトのＴＬＭプロット（コンタクト距離とコンタクト間の全抵抗の関係）を示す図である。
【図２６】本発明の第５の実施の形態の縦型ＭＯＳＦＥＴにおけるｐ＋ベース領域のＴＬＭプロットを示す図である。
【図２７】本発明の第５の実施の形態の縦型ＭＯＳＦＥＴにおけるドレイン電流−ドレイン電圧（Ｉｄ−Ｖｄｓ）特性を示す図である。
【符号の説明】
【０１１７】
１…ＳｉＣ基板                      ２…高濃度不純物領域
３…厚い絶縁膜                      ４…コンタクト窓
５…加熱反応層                      ６…配線導体
７…拡散阻止絶縁膜                  ８…犠牲層
１７…電極母材                      １８…加熱反応層前駆体層
３１…熱酸化膜                      ３２…ＣＶＤ酸化膜
３３…イオン注入マスク膜            ３４…イオン注入スルー膜
３５…不純物イオン                  ４１…高濃度不純物エピタキシャル層
４２…メサエッチングマスク          ４５…トレンチエッチングマスク
４６…高濃度不純物領域予定領域      ４７…高濃度不純物層
５１…ＳｉＣ基板                    ５２…第１エピタキシャル層
５３…第２エピタキシャル層          ５４…素子領域
５５…ゲート窓                      ５６…ソース領域
５６ａ…ソース窓                      ５７…ドレイン領域
５７ａ…ドレイン窓                    ５８…厚い絶縁膜
５８ａ…チャネル領域                  ５９…熱酸化膜
６０…上部絶縁膜                    ６３…ゲート窓
６４…加熱反応層                    ６５…加熱反応層
６６…ゲート電極                    ６７…配線導体
６８…配線導体                      ６９…配線導体
７０…電極母材                      ７１…加熱反応層前駆体層
７２…加熱反応層前駆体層          ７３ａ…ｐ型ベース領域
７３ｂ…ｐ型ベース領域              ７４ａ…ｎ型ソース領域
７４ｂ…ｎ型ソース領域                ７５…ゲート酸化膜
７５ａ…ｐ＋型ベース領域              ７５ｂ…ｐ＋型ベース領域
７６…ゲート電極                  ７７…多結晶シリコン酸化膜
７８…層間絶縁膜                  ７９ａ…ソース窓
７９ｂ…ソース窓                  ８０ａ…加熱反応層
８０ｂ…加熱反応層                  ８１…加熱反応層
８２…配線導体                    ８３…熱酸化膜
８４…多結晶シリコン膜            ８５…多結晶シリコン酸化膜
８６…犠牲層                      ８７…電極母材
８８ａ…加熱反応層前駆体層        ８８ｂ…加熱反応層前駆体層
８９…電極母材                  １７０…素子領域
１７１…ＳｉＣ基板                １７３…ｎ型エピタキシャル層
【図１】
2005276978.tif 000003
【図２】
2005276978.tif 000004
【図３】
2005276978.tif 000005
【図４】
2005276978.tif 000006
【図５】
2005276978.tif 000007
【図６】
2005276978.tif 000008
【図７】
2005276978.tif 000009
【図８】
2005276978.tif 000010
【図９】
2005276978.tif 000011
【図１０】
2005276978.tif 000012
【図１１】
2005276978.tif 000013
【図１２】
2005276978.tif 000014
【図１３】
2005276978.tif 000015
【図１４】
2005276978.tif 000016
【図１５】
2005276978.tif 000017
【図１６】
2005276978.tif 000018
【図１７】
2005276978.tif 000019
【図１８】
2005276978.tif 000020
【図１９】
2005276978.tif 000021
【図２０】
2005276978.tif 000022
【図２１】
2005276978.tif 000023
【図２２】
2005276978.tif 000024
【図２３】
2005276978.tif 000025
【図２４】
2005276978.tif 000026
【図２５】
2005276978.tif 000027
【図２６】
2005276978.tif 000028
【図２７】
2005276978.tif 000029