(57)【要約】【課題】  搭載される半導体素子の駆動電圧のより一層の安定化を図ることが可能な半導体装置用基板の構成を提供することである。【解決手段】  半導体装置用基板は、基材１と、この基材１の少なくとも一部の表面の上に形成された電気絶縁膜３とを備える。基材１は、銅とタングステンを含む合金、銅とモリブデンとを含む合金、銅とタングステンとモリブデンとを含む合金、アルミニウムと炭化シリコンを含む複合材料、および、シリコンと炭化シリコンとを含む複合材料からなる群より選ばれた１種の材料からなる。電気絶縁膜３は、ダイヤモンド・ライク・カーボン膜、酸化アルミニウム膜および酸化シリコン膜からなる群より選ばれた少なくとも１種の膜からなる複数層を含む。【選択図】        図１
2005276962.tif 000002
【特許請求の範囲】
【請求項１】
銅とタングステンを含む合金、銅とモリブデンとを含む合金、銅とタングステンとモリブデンとを含む合金、アルミニウムと炭化シリコンを含む複合材料、および、シリコンと炭化シリコンとを含む複合材料からなる群より選ばれた１種の材料からなる基材と、
前記基材の少なくとも一部の表面の上に形成された電気絶縁膜とを備え、
前記電気絶縁膜は、ダイヤモンド・ライク・カーボン膜、酸化アルミニウム膜および酸化シリコン膜からなる群より選ばれた少なくとも１種の膜からなる複数層を含む、半導体装置用基板。
【請求項２】
前記電気絶縁膜の厚みは、前記基材の表面粗さ以上である、請求項１に記載の半導体装置用基板。
【請求項３】
前記基材の表面粗さはＲｍａｘで０．１μｍ以上２０μｍ以下である、請求項２に記載の半導体装置用基板。
【請求項４】
欠陥部の深さが前記電気絶縁膜の厚みの２／３以下である、請求項１から請求項３までのいずれか１項に記載の半導体装置用基板。
【請求項５】
前記電気絶縁膜は、半導体素子が搭載される前記基材の表面の上に形成されている、請求項１から請求項４までのいずれか１項に記載の半導体装置用基板。
【請求項６】
前記銅とタングステンを含む合金、銅とモリブデンとを含む合金、および、銅とタングステンとモリブデンとを含む合金は、銅を５質量％以上４０質量％以下含む、請求項１から請求項５までのいずれか１項に記載の半導体装置用基板。
【請求項７】
前記アルミニウムと炭化シリコンを含む複合材料は、アルミニウムを２０質量％以上９０質量％以下含む、請求項１から請求項５までのいずれか１項に記載の半導体装置用基板。
【請求項８】
前記シリコンと炭化シリコンとを含む複合材料は、シリコンを１０質量％以上３５質量％以下含む、請求項１から請求項５までのいずれか１項に記載の半導体装置用基板。
【請求項９】
銅とタングステンを含む合金、銅とモリブデンとを含む合金、銅とタングステンとモリブデンとを含む合金、アルミニウムと炭化シリコンを含む複合材料、および、シリコンと炭化シリコンとを含む複合材料からなる群より選ばれた１種の材料からなる基材と、
前記基材の少なくとも一部の表面の上に形成された電気絶縁膜と、
前記電気絶縁膜の上に接着された半導体素子とを備え、
前記電気絶縁膜は、ダイヤモンド・ライク・カーボン膜、酸化アルミニウム膜および酸化シリコン膜からなる群より選ばれた少なくとも１種の膜からなる複数層を含む、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一般的には半導体装置用基板と半導体装置に関し、特定的にはＭＰＵ(Micro Processing Unit)等の半導体素子を搭載した半導体装置を構成するヒートシンク、放熱基板、ハウジング等に用いられる基板に関するものである。
【背景技術】
【０００２】
図７は、従来のＭＰＵを搭載した半導体装置の概略的な構成を示す断面図である。
【０００３】
図７に示すように、たとえば、高い熱伝導性を有する銅‐タングステン合金からなる基材１の外周面にはニッケルのめっき層２が形成されている。めっき層２の表面上には、高い熱伝導性を示す、金属を含む導電性樹脂層４を介して半導体素子としての半導体チップ５が接着されて固着されている。半導体チップ５を覆うようにセラミックパッケージ６が配置され、めっき層２の表面上に導電性樹脂層４を介して接着されて固着されている。このようにして、従来の半導体装置が構成されている。
【０００４】
特開昭５８−１５２４１号公報（特許文献１）には、熱膨張係数が搭載する半導体素子と近似し、かつ熱放散性に優れた半導体装置用基板として、金属板にＡｌ2Ｏ3、ダイヤモンド等の絶縁体薄膜を形成したものが提案されている。
【０００５】
また、特開昭６０−１２８６２５号公報（特許文献２）には、熱抵抗が低く、かつ高周波信号に対する影響の少ない半導体素子搭載用基板として、金属基板にダイヤモンド、疑似ダイヤモンド状カーボン膜またはこれらの混合物質からなる電気絶縁層を形成したものが提案されている。
【０００６】
さらに、特開昭６１−１９４８４２号公報（特許文献３）には、電気絶縁性被覆層に発生するピンホールとクラックの問題を解決するために、銅‐タングステン合金または銅‐モリブデン合金からなる主金属板と、これと張り合わせた、少なくとも表面の一部に電気絶縁性のＡｌ2Ｏ3、ダイヤモンド等の被覆層を有するタングステン板またはモリブデン板とからなる半導体素子搭載用基板が提案されている。
【０００７】
特開平１０−２８４６４３号公報（特許文献４）には、銅‐タングステンまたは銅‐モリブデン等の合金からなる基板材料について樹脂との接合における接合強度を改善するために、タングステンおよび／またはモリブデン‐銅合金からなる基材と、基材の樹脂接合すべき面に形成されたアルミニウム被覆層と、アルミニウム被覆層の表面の自然酸化による厚み１０〜８００オングストロームの酸化層とを有する半導体装置用基板が提案されている。
【特許文献１】特開昭５８−１５２４１号公報
【特許文献２】特開昭６０−１２８６２５号公報
【特許文献３】特開昭６１−１９４８４２号公報
【特許文献４】特開平１０−２８４６４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図７に示される半導体装置において、ＭＰＵの高速化に伴い、半導体チップ５の駆動電圧のより一層の安定化が求められている。ところが、半導体チップ５と基材１とは導電性樹脂層４により接着されているので、微少電流が半導体チップ５の背面部から導電性樹脂層４、めっき層２を通じて基材１に流れる。このため、半導体チップ５を駆動させる電流が基材１側に流れることにより、駆動電圧が不安定になるという問題があった。
【０００９】
また、上記公報に記載されているように種々の電気絶縁性の被覆層を基板の上に形成することが提案されている。しかしながら、被覆層の表面に不可避的に発生する微小欠陥が存在することがあり、この場合、導電性樹脂層を介して基板と半導体チップとを接着した場合、上述のような半導体チップの駆動電圧のより一層の安定化を図るために必要な高い電気絶縁性を保つことが困難であるという問題があった。
【００１０】
そこで、この発明の目的は、搭載される半導体素子の駆動電圧のより一層の安定化を図ることが可能な半導体装置用基板の構成を提供することである。
【課題を解決するための手段】
【００１１】
この発明に従った半導体装置用基板は、基材と、この基材の少なくとも一部の表面の上に形成された電気絶縁膜とを備える。基材は、銅とタングステンを含む合金、銅とモリブデンとを含む合金、銅とタングステンとモリブデンとを含む合金、アルミニウムと炭化シリコンを含む複合材料、および、シリコンと炭化シリコンとを含む複合材料からなる群より選ばれた１種の材料からなる。電気絶縁膜は、ダイヤモンド・ライク・カーボン膜、酸化アルミニウム膜および酸化シリコン膜からなる群より選ばれた少なくとも１種の膜からなる複数層を含む。ここで、ダイヤモンド・ライク・カーボン（ＤＬＣ）とは、天然ダイヤモンドと同じ炭素のＳＰ3結合とグラファイトと同じ炭素のＳＰ2結合とそれに水素との結合とを含む炭素の同素体または非晶質の炭化水素のことをいう。
【００１２】
この発明に従った半導体装置用基板においては、電気絶縁膜の厚みは、基材の表面粗さ以上であるのが好ましい。この場合、基材の表面粗さはＲｍａｘで０．１μｍ以上２０μｍ以下であるのが好ましい。
【００１３】
また、この発明に従った半導体装置用基板においては、欠陥部の深さが電気絶縁膜の厚みの２／３以下であるのが好ましい。
【００１４】
さらに、この発明に従った半導体装置用基板においては、電気絶縁膜は、半導体素子が搭載される基材の表面の上に形成されているのが好ましい。
【００１５】
この発明に従った半導体装置用基板においては、銅とタングステンを含む合金、銅とモリブデンとを含む合金、および、銅とタングステンとモリブデンとを含む合金は、銅を５質量％以上４０質量％以下含むのが好ましい。
【００１６】
この発明に従った半導体装置用基板においては、アルミニウムと炭化シリコンを含む複合材料は、アルミニウムを２０質量％以上９０質量％以下含むのが好ましい。
【００１７】
この発明に従った半導体装置用基板においては、シリコンと炭化シリコンとを含む複合材料は、シリコンを１０質量％以上３５質量％以下含むのが好ましい。
【００１８】
この発明に従った半導体装置は、基材と、この基材の少なくとも一部の表面の上に形成された電気絶縁膜と、この電気絶縁膜の上に接着された半導体素子とを備える。基材は、銅とタングステンを含む合金、銅とモリブデンとを含む合金、銅とタングステンとモリブデンとを含む合金、アルミニウムと炭化シリコンを含む複合材料、および、シリコンと炭化シリコンとを含む複合材料からなる群より選ばれた１種の材料からなる。電気絶縁膜は、ダイヤモンド・ライク・カーボン膜、酸化アルミニウム膜および酸化シリコン膜からなる群より選ばれた少なくとも１種の膜からなる複数層を含む。
【００１９】
なお、この発明において、電気絶縁膜は、ダイヤモンド・ライク・カーボン膜、酸化アルミニウム膜および酸化シリコン膜からなる群より選ばれた２種以上の膜からなる複数層であってもよい。
【発明の効果】
【００２０】
以上のように、この発明によれば、基材の少なくとも一部の表面の上に形成された電気絶縁膜が、ダイヤモンド・ライク・カーボン膜、酸化アルミニウム膜および酸化シリコン膜からなる群より選ばれた少なくとも１種の膜からなる複数層を含むように構成されるので、その電気絶縁膜の上に半導体素子を固着しても、半導体素子と基材との間でより高い電気絶縁性を保つことができ、搭載される半導体素子の駆動電圧のより一層の安定化を図ることが可能となる。
【発明を実施するための最良の形態】
【００２１】
図１は、この発明の半導体装置用基板の一つの実施の形態として半導体装置の概略的な断面構造を示す断面図である。
【００２２】
図１に示すように、基材１は、半導体装置を構成するヒートシンク、放熱基板、ハウジング等の基材であり、一方の表面の中央部に凹部を有する。基材１を構成する材料は、銅‐タングステン合金、銅‐モリブデン合金、銅‐タングステン‐モリブデン合金、アルミニウムまたはアルミニウム合金中に炭化シリコンが分散した複合材料、または、シリコンまたはシリコン合金中に炭化シリコンが分散した複合材料のいずれかである。これらの材料は、半導体素子やパッケージ等の材料に近似した熱膨張率と高い熱伝導率とを兼ね備えている。熱膨張率は、実装される半導体素子の熱膨張率との整合性を図るために好ましくは１３×１０-6／℃以下、より好ましくは３×１０-6〜８×１０-6／℃である。熱伝導率は、好ましくは１５０Ｗ／ｍ・Ｋ以上、より好ましくは２００Ｗ／ｍ・Ｋ以上である。基材１の外周面を被覆するようにニッケルのめっき層２が形成されている。めっき層２が形成された基材１の凹部の表面を含む一部表面上に電気絶縁膜３が形成されている。電気絶縁膜３は、ダイヤモンド・ライク・カーボン膜、酸化アルミニウム膜または酸化シリコン膜のいずれかの複数の層から構成されている。電気絶縁膜３の密着性を高めるために下地層としてチタン、クロム、ニッケル‐クロム合金、タンタル、シリコンおよびそれらの化合物等の密着層を形成してもよい。密着層の厚みは０．０１〜０．１μｍであるのが好ましい。このようにして本発明の一つの実施の形態として半導体装置用基板が構成されている。
【００２３】
基材１の凹部の表面の上に形成された電気絶縁膜３の上には、導電性樹脂層４を介して半導体チップ５が接着されて固着されている。半導体チップ５を覆うようにセラミックパッケージ６が配置され、基材１の表面の上に形成された電気絶縁膜３の上に導電性樹脂層４を介して接着されて固着されている。セラミックパッケージ６の代わりにプラスチックパッケージが用いられてもよい。このようにして半導体装置が構成されている。
【００２４】
上述のように構成される半導体装置においては、半導体チップ５が搭載される基材１の凹部の表面上に形成された電気絶縁膜３は、ダイヤモンド・ライク・カーボン膜、酸化アルミニウム膜または酸化シリコン膜のいずれかの複数の層から構成されている。このため、半導体チップ５と基材１との間でより高い電気絶縁性を保つことができる。特に、ダイヤモンド・ライク・カーボン膜、酸化アルミニウム膜または酸化シリコン膜のいずれかの一つの層を基材１の表面の上に形成する段階で、成膜雰囲気、めっき層２への表面吸着物質、基材１の表面状態等に起因して、その一つの層の表面部分に微小な膜欠陥が不可避的に発生したとしても、複数の層が相補的に膜欠陥を補完するように作用する。これにより、一つの層の表面に微小欠陥が不可避的に発生して存在していたとしても、導電性樹脂層４を介して基材１と半導体チップ５とを接着した場合に、半導体チップの駆動電圧のより一層の安定化を図るために必要な高い電気絶縁性を半導体チップ５と基材１との間で保つことができる。
【００２５】
図２は、この発明の参考例として、基材の表面上に電気絶縁膜として１層のダイヤモンド・ライク・カーボン膜を形成した場合の概略的な断面構造を示す断面図（Ａ）と（Ｂ）である。
【００２６】
図２（Ａ）に示すように、基材１の表面上に下地層としてチタン等からなる密着層７が形成されている。この密着層７の上に一つの層のダイヤモンド・ライク・カーボン膜からなる電気絶縁膜３が形成されている。この場合、基材１の表面状態等に起因した微小な膜欠陥として、電気絶縁膜３の表面の一部分に密着層７の表面を露出させる凹部Ｐが形成されている。図２（Ｂ）に示すように、電気絶縁膜３の上に半導体素子を固着するために導電性樹脂層４を形成すると、導電性樹脂層４と密着層７とが電気的に接触し、基材１と導通し得る絶縁破壊部分Ｑが形成される。
【００２７】
図３は、この発明の一つの実施の形態として、基材の表面上に電気絶縁膜として２層のダイヤモンド・ライク・カーボン膜を形成した場合の概略的な断面構造を示す断面図（Ａ）と（Ｂ）である。
【００２８】
図３（Ａ）に示すように、基材１の表面上に下地層としてチタン等からなる密着層７が形成されている。この密着層７の上に二つの層のダイヤモンド・ライク・カーボン膜からなる絶縁層３１と３２が形成されている。この場合、基材１の表面状態等に起因した微小な膜欠陥として、絶縁層３１の表面の一部分に密着層７の表面を露出させる凹部が形成されていても、その上に形成される絶縁層３２が凹部を充填して補完する。また、絶縁層３２の表面の他の箇所に微小な膜欠陥として凹部が形成されていても、絶縁層３１の存在により、密着層７の表面を露出させることはない。このため、図３（Ｂ）に示すように、絶縁層３２の上に半導体素子を固着するために導電性樹脂層４を形成すると、導電性樹脂層４と密着層７とが電気的に接触せず、基材１との導通を阻止するように作用する絶縁部分Ｒが形成される。
【００２９】
図４は、この発明のもう一つの参考例として、基材の表面上に電気絶縁膜として１層のダイヤモンド・ライク・カーボン膜を形成した場合の概略的な断面構造を示す断面図（Ａ）と（Ｂ）である。
【００３０】
図４（Ａ）に示すように、基材１の表面上に下地層としてチタン等からなる密着層７が形成されている。この密着層７の上に一つの層のダイヤモンド・ライク・カーボン膜からなる電気絶縁膜３が形成されている。この場合、基材１の表面状態等に起因した微小な膜欠陥として、電気絶縁膜３の表面の一部分に密着層７の表面を露出させる凹部Ｐが２箇所形成されている。図４（Ｂ）に示すように、電気絶縁膜３の上に半導体素子を固着するために導電性樹脂層４を形成すると、導電性樹脂層４と密着層７とが電気的に接触し、基材１と導通し得る絶縁破壊部分Ｑが形成される。
【００３１】
図５は、この発明のもう一つの実施の形態として、基材の表面上に電気絶縁膜として３層のダイヤモンド・ライク・カーボン膜を形成した場合の概略的な断面構造を示す断面図（Ａ）と（Ｂ）である。
【００３２】
図５（Ａ）に示すように、基材１の表面上に下地層としてチタン等からなる密着層７が形成されている。この密着層７の上に三つの層のダイヤモンド・ライク・カーボン膜からなる絶縁層３１と３２と３３が形成されている。この場合、基材１の表面状態等に起因した微小な膜欠陥として、絶縁層３１の表面の一部分に密着層７の表面を露出させる凹部が２箇所形成されていても、その上に形成される絶縁層３２と３３が相補的に凹部を充填して補完する。このため、図５（Ｂ）に示すように、絶縁層３３の上に半導体素子を固着するために導電性樹脂層４を形成すると、導電性樹脂層４と密着層７とが電気的に接触せず、基材１との導通を阻止するように作用する絶縁部分Ｒが形成される。
【００３３】
上記の作用は、電気絶縁膜３としてダイヤモンド・ライク・カーボン膜の代わりに酸化アルミニウム膜または酸化シリコン膜のいずれかの層を複数層形成しても、得ることができ、また、密着層７を形成しない場合にも得ることができる。また、膜欠陥が亀裂および微小クラックの場合でも、同等の効果が得られる。
【００３４】
上述のように構成される本発明の半導体装置用基板の実施の形態において、基材１を構成する材料が、銅を５〜４０質量％の範囲で含有する銅‐タングステン合金、銅‐モリブデン合金もしくは銅‐タングステン‐モリブデン合金、アルミニウムを２０〜９０質量％の範囲で含有し、アルミニウムまたはアルミニウム合金中に炭化シリコンが分散した複合材料、または、シリコンを１０〜３５質量％の範囲で含有し、シリコンまたはシリコン合金中に炭化シリコンが分散した複合材料のいずれかであれば、搭載される半導体チップ５との熱膨張率との整合性をより好ましく図ることができ、半導体チップ５の放熱性を高めることができる。
【００３５】
銅の含有量が５〜４０質量％の範囲のとき、銅‐タングステン合金の熱膨張率が５×１０-6〜１２×１０-6／℃程度である。これに対して、汎用の半導体チップを構成するシリコン、ゲルマニウム、ガリウム‐砒素等の熱膨張率は３×１０-6〜４×１０-6／℃程度である。また、汎用のセラミックパッケージを構成する材料の熱膨張率は４×１０-6〜１０×１０-6／℃程度である。これらの熱膨張率の関係から、銅の含有量が５〜４０質量％の範囲内であるのが好ましい。
【００３６】
銅の含有量が５質量％未満であれば、銅‐タングステン合金の熱膨張率が小さくなるため、酸化アルミニウムのセラミックパッケージ、またはシリコンの半導体チップと接合すると、熱膨張率の差に起因して基板が反る、半導体チップに歪みが生じるという問題が発生する。銅の含有量が４０質量％を超えると、銅‐タングステン合金の熱膨張率が大きくなるため、酸化アルミニウムのセラミックパッケージ、またはシリコンの半導体チップと接合すると、熱膨張率の差に起因して基板が反る、半導体チップに歪みが生じるという問題が発生する。銅の含有量は７〜２０質量％の範囲内であるのがより好ましい。
【００３７】
アルミニウムの含有量が２０〜９０質量％の範囲のとき、アルミニウムまたはアルミニウム合金中に炭化シリコンが分散した複合材料の熱膨張率が８×１０-6〜２０×１０-6／℃程度である。これに対して、汎用の半導体チップを構成するシリコン、ゲルマニウム、ガリウム‐砒素等の熱膨張率は３×１０-6〜４×１０-6／℃程度である。また、汎用のプラスチックパッケージを構成する材料の熱膨張率は７×１０-6〜１３×１０-6／℃程度である。これらの熱膨張率の関係から、アルミニウムの含有量が２０〜９０質量％の範囲内であるのが好ましい。
【００３８】
アルミニウムの含有量が２０質量％未満であれば、アルミニウムの量が相対的に少なくなるので複合材料の緻密化が困難になる。アルミニウムの含有量が９０質量％を超えると、複合材料の熱膨張率が大きくなるため、プラスチックパッケージと接合すると、熱膨張率の差に起因して基板が反るという問題が発生する。アルミニウムの含有量は４０〜７０質量％の範囲内であるのがより好ましい。
【００３９】
シリコンの含有量が１０〜３５質量％の範囲のとき、シリコンまたはシリコン合金中に炭化シリコンが分散した複合材料の熱膨張率が５×１０-６以下であり、熱伝導率が２００Ｗ／ｍ・Ｋ以上である。これに対して、汎用の半導体チップを構成するシリコン、ゲルマニウム、ガリウム‐砒素等の熱膨張率は３×１０-6〜４×１０-6／℃程度である。また、汎用のセラミックパッケージを構成する材料の熱膨張率は４×１０-6〜１０×１０-6／℃程度である。これらの熱膨張率の関係から、シリコンの含有量が１０〜３５質量％の範囲内であるのが好ましい。また、この範囲内でなければ、シリコンまたはシリコン合金中に炭化シリコンが分散した複合材料の製造が困難になる。
【００４０】
シリコンの含有量が１０質量％未満であれば、溶浸法ではシリコンの含浸が困難であり、複合材料に巣が発生しやすく、複合材料の熱伝導率が低くなる。シリコンの含有量が３５質量％を超えると、シリコンの溶浸前の炭化シリコン成形体の機械強度が小さいため、ハンドリングが難しく、複合材料の製造が困難となる。また、炭化シリコンの含有量が減少するため、複合材料の熱伝導率が低下する。シリコンの含有量は１５〜２５質量％の範囲内であるのがより好ましい。
【００４１】
上記の実施の形態において、電気絶縁膜３の厚みは、基材１の表面粗さ（Ｒｍａｘ）以上であるのが好ましい。電気絶縁膜３の厚みが基材１の表面粗さよりも小さい場合、部分的に電気絶縁膜３の厚みが薄くなるので高い電気絶縁性を保つことができなくなる。電気絶縁膜３の厚みは、基材１の表面粗さの２倍以上であるのがより好ましい。
【００４２】
基材１の表面粗さは、Ｒｍａｘで０．１〜２０μｍの範囲内であるのが好ましい。基材１の表面粗さがＲｍａｘで２０μｍを超えると、基材１の表面の上に形成される電気絶縁膜３の厚みが不均一になり、厚みの薄い部分ができ、または電気絶縁膜３にピンホールが発生するので高い電気絶縁性を保つことができなくなる。また、この場合、導電性樹脂層４を形成する際に導電性樹脂層４とめっき層２の表面との間に空隙が生じやすくなり、導電性樹脂層４と基材１との接合強度のばらつきが大きくなる。基材１の表面粗さがＲｍａｘで０．１μｍ未満であると、導電性樹脂層４を形成する際に充分なアンカー効果を得ることが困難となるので、導電性樹脂層４と基材１との密着性が低下する。基材１の表面粗さは、Ｒｍａｘで０．１〜８μｍの範囲内であるのがより好ましい。
【００４３】
電気絶縁膜３には欠陥が存在しないのが好ましい。電気絶縁膜３が欠陥部を有する場合、欠陥部の深さが電気絶縁膜３の厚みの２／３以下であるのが好ましい。欠陥部の深さが電気絶縁膜３の厚みの２／３を超える場合、電気絶縁膜３の厚みが部分的に薄くなり、高い電気絶縁性を保つことができない部分が生じることがある。
【００４４】
電気絶縁膜３は複数の層から形成されるが、２〜４の層から形成されるのが好ましい。層の数が５を超えると、成膜工数が多くなり、成膜に要するコストが高くなるとともに、生産性が低下する。電気絶縁膜３は３または４の層から形成されるのがより好ましい。
【００４５】
電気絶縁膜３を構成するダイヤモンド・ライク・カーボン膜はＣＶＤ法、スパッタリング法等によって形成されるのが好ましい。酸化アルミニウム膜は、アルミニウムを蒸着した後、陽極酸化処理を施す方法等によって形成されるのが好ましい。酸化シリコン膜は、ＣＶＤ法等によって形成されるのが好ましい。
【００４６】
なお、電気絶縁膜３は、ダイヤモンド・ライク・カーボン膜、酸化アルミニウム膜および酸化シリコン膜からなる群より選ばれた２種以上の膜からなる複数層であってもよい。
【実施例】
【００４７】
表１と表２に示す条件（基材の表面粗さＲｍａｘ、電気絶縁膜の材質、１層あたりの膜厚、層数、総膜厚、欠陥深さ）で図６に示すように基材１の表面上に電気絶縁膜３を形成することによって実験例Ｎｏ．１〜３６の半導体装置用基板を作製した。
【００４８】
基材は厚みが１．５ｍｍ、一辺が４１ｍｍの正方形の板を用いた。基材の材質としては、実験例１〜６、１１〜１８ではタングステンを９０質量％、銅を１０質量％含有するタングステン‐銅合金、実験例７ではタングステンを９５質量％、銅を５質量％含有するタングステン‐銅合金、実験例８ではタングステンを８５質量％、銅を１５質量％含有するタングステン‐銅合金、実験例９ではタングステンを８０質量％、銅を２０質量％含有するタングステン‐銅合金、実験例１０ではタングステンを６０質量％、銅を４０質量％含有するタングステン‐銅合金、実験例１９〜２４ではモリブデンを８５質量％、銅を１５質量％含有するモリブデン‐銅合金、実験例２５〜３０では３０質量％のアルミニウム中に７０質量％の炭化シリコンが分散した複合材料、実験例３１〜３６では２０質量％のシリコン中に８０質量％の炭化シリコンが分散した複合材料を用いた。
【００４９】
一例として、タングステンを９０質量％、銅を１０質量％含有するタングステン‐銅合金の基材は次のようにして溶浸法により製造して準備した。
【００５０】
平均粒径が５μｍのタングステン粉末にニッケル粉末を０．２質量％添加し、混合した。この混合粉末を攪拌混合機に入れ、アクリル系バインダーを総質量に対して１質量％添加し、さらに混合媒体としてアルコールを使用して１時間混合し、平均粒径が約１００μｍの２次粒子を作製した。この粉末を粉末プレスにて成形し、厚みが２ｍｍ、一辺が４６ｍｍの正方形の平板状成形体を作製した。得られた成形体を水素気流中にて温度４００℃で１時間加熱して、続けて温度９００℃で１時間加熱して、バインダー成分を除去した。次に、水素気流中において温度１３００℃で成形体を焼結した。得られた焼結体に対して空孔量を充填するのに充分な銅板を作製し、その銅板に焼結体を載せた状態で、水素気流中にて温度１２００℃まで加熱し、タングステンを９０質量％、銅を１０質量％含有するタングステン‐銅合金を得た。研削加工、フライス加工、ＮＣ加工により、合金の上下面および外周面に付着した余剰の銅を除去するとともに、表面粗さがＲｍａｘで３μｍ、５μｍ、１０μｍ、２０μｍとなるように加工し、一方の表面の中央部に凹部を有する厚みが１．５ｍｍ、一辺が４１ｍｍの正方形の平板状基材を得た。さらに防食性を付与するために、基材の表面に電解、無電解ニッケルめっきにより、厚みが２μｍのニッケル層を形成し、基材の試料とした。
【００５１】
アルミニウム中に炭化シリコンが分散した複合材料は次のようにして焼結法により製造して準備した。
【００５２】
平均粒径が２５μｍのアルミニウム粉末と平均粒径が５０μｍの炭化シリコン粉末とを炭化シリコンが７０質量％となるように配合し、攪拌混合機に入れ、１時間混合し、アルミニウム炭化シリコン原料粉末を得た。得られた原料粉末を、粉末プレスにてサンプル形状の金型を使用して成形し、一方の表面の中央部に凹部を有する厚みが１．５ｍｍ、一辺が４１ｍｍの正方形の平板状成形体を作製した。この成形体を窒素気流中において温度７００℃で２時間焼結し、３０質量％のアルミニウム中に７０質量％の炭化シリコンが分散した複合材料を得るとともに、ブラスト加工により表面粗さがＲｍａｘで３μｍになるように複合材料の表面を加工し、一方の表面の中央部に凹部を有する厚みが１．５ｍｍ、一辺が４１ｍｍの正方形の平板状基材を作製した。
【００５３】
シリコン中に炭化シリコンが分散した複合材料は次のようにして溶浸法により製造して準備した。
【００５４】
平均粒径が７０μｍと５μｍの炭化シリコン粉末を質量比で３：１となるように混合した粉末にパラフィンバインダーを総質量に対して３％添加し、エタノール中でボールミルを用いて混合した。得られたスラリーを噴霧乾燥して顆粒とし、粉末プレスにてサンプル形状の金型を使用して成形し、一方の表面の中央部に凹部を有する厚みが２．０ｍｍ、一辺が４１ｍｍの正方形の平板状成形体を作製した。得られた成形体を気圧１．３３Ｐａ（１×１０-2Ｔｏｒｒ）の真空中で温度４００℃まで昇温してバインダーを除去した。さらに、この成形体を真空中にて温度１６００℃で１時間、予備焼結することにより、予備焼結体を作製した。次に、平均粒径が３μｍのシリコン粉末を粉末プレスにて厚みが１ｍｍ、一辺が４２ｍｍの正方形の平板状に成形し、溶浸剤を作製した。後工程で溶浸剤を接触させる予備焼結体の表面（凹部を有する表面と反対側の表面）以外のすべての表面に、窒化チタン粉末をエタノール中に分散させたものを塗布した後、乾燥し、窒化チタン粉末からなる溶出防止剤の層を形成した。その後、溶出防止剤の層が形成されていない予備焼結体の表面に溶浸剤を接触させて、アルゴンガス雰囲気中にて温度１６００℃で溶浸した。溶浸後、溶融物が溶出防止剤を塗布した面には溶出せず、溶浸剤と接触させた面にのみ溶出させることにより、２０質量％のシリコン中に８０質量％の炭化シリコンが分散した複合材料を得た。ブラスト加工により溶出防止剤を除去し、研削加工により溶出物を除去するとともに、表面粗さがＲｍａｘで３μｍになるように複合材料の表面を加工し、一方の表面の中央部に凹部を有する厚みが１．５ｍｍ、一辺が４１ｍｍの正方形の平板状基材を作製した。
【００５５】
電気絶縁膜を構成する酸化アルミニウム（Ａｌ2Ｏ3）膜は、以下の条件でアルミニウムを蒸着した後、陽極酸化処理を施すことにより基材の表面上に形成した。
【００５６】
蒸着装置を使用し、基材の温度を２５０℃にして気圧１３．３Ｐａ（０．１Ｔｏｒｒ）の真空中にてアルゴンボンバードを基材の表面で２０分間実施し、続いて気圧６．６５×１０-3Ｐａ（５×１０-5Ｔｏｒｒ）の真空中にてアルミニウム蒸着膜を基材の表面上に形成した。次に、１７質量％の硫酸電解溶液中にて温度２０℃、電流密度１００Ａ／ｍ2の条件で酸化アルミニウム膜を生成させた後、沸騰水に浸漬し、封孔処理を施した。また、上記の工程を繰り返し、酸化アルミニウム膜の積層膜を形成した。
【００５７】
電気絶縁膜を構成するダイヤモンド・ライク・カーボン（ＤＬＣ）膜は、以下の条件でプラズマＣＶＤ法により基材の表面上に形成した。なお、ＤＬＣ膜を形成する場合、下地層として予め基材の表面上にチタン膜をスパッタリング法により０．１μｍの厚みで形成した。
【００５８】
基材の表面を有機物により超音波洗浄した後、基材をプラズマＣＶＤ装置に取り付け、さらに窒素ブローにより、基材の表面の付着物を除去した。プラズマＣＶＤ装置のチャンバー内の気圧が２×１０-3Ｐａになるまで真空排気し、基材を温度２００℃に加熱した状態で、アルゴンボンバードを基材の表面で２０分間実施した後、スパッタリングによりチタン膜を基材の表面上に０．１μｍの厚みで形成した。続いて、アセチレンガスを流量３×１０-4ｍ3／ｍｉｎ（３００ｃｃ／ｍｉｎ）でチャンバー内に供給してＤＬＣ膜を形成した。ＤＬＣ膜が形成された基材を冷却した後、脱気処理を施した。また、上記の窒素ブローから脱気処理までの工程を繰り返し、ＤＬＣ膜の積層膜を形成した。
【００５９】
電気絶縁膜を構成する酸化シリコン（ＳｉＯ2）膜は、以下の条件でプラズマＣＶＤ法により基材の表面上に形成した。
【００６０】
基材の表面を有機物により超音波洗浄した後、基材をプラズマＣＶＤ装置に取り付け、さらに窒素ブローにより、基材の表面の付着物を除去した。プラズマＣＶＤ装置のチャンバー内の気圧が１×１０-1Ｐａになるまで真空排気し、基材を温度３５０℃に加熱した状態で、ＴＥＯＳ（Tetra-ethoxy Silane:Ｓｉ（ＯＣ2Ｈ5）4）ガスを流量３×１０-5ｍ3／ｍｉｎ（３０ｃｃ／ｍｉｎ）、酸素ガスを流量９×１０-4ｍ3／ｍｉｎ（９００ｃｃ／ｍｉｎ）でチャンバー内に供給して酸化シリコン膜を形成した。酸化シリコン膜が形成された基材を冷却した後、脱気処理を施した。また、上記の窒素ブローから脱気処理までの工程を繰り返し、酸化シリコン膜の積層膜を形成した。
【００６１】
【表１】
2005276962.tif 000003
【００６２】
【表２】
2005276962.tif 000004
以上のようにして作製された半導体装置用基板の電気絶縁性を評価した。
【００６３】
図６は、半導体装置用基板の電気絶縁性を評価する方法を概略的に示す模式図である。図６に示すように、基材１の表面上に形成された電気絶縁膜３の上に導電性樹脂層４を介して導電性金属板８を接着して固着した。用いた導電性樹脂層４の組成は、銀フィラー入りの熱硬化性樹脂である。用いた導電性金属板８の材質は、銅である。基材１と導電性金属板８との間に電圧を印加し、絶縁破壊電圧を絶縁抵抗測定器で測定した。その結果、絶縁破壊電圧値が２Ｖ以上を示したものを良品とした。表１と表２中の「電気絶縁性評価」は測定サンプル数に対する良品の割合を示す。
【００６４】
表１と表２に示される結果から、１層からなる絶縁膜を形成した実験例に比べて、複数層からなる絶縁膜を形成した実験例は電気絶縁性の評価が高いことがわかる。また、複数層からなる絶縁膜を形成した実験例のうち、基材の表面粗さ以上の総膜厚を有する絶縁膜を形成した実験例は電気絶縁性の評価がより高いことがわかる。さらに、複数層からなる絶縁膜を形成した実験例のうち、欠陥深さが絶縁膜の総膜厚の２／３以下である実験例は電気絶縁性の評価がより高いことがわかる。
【００６５】
以上に開示された実施の形態と実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態や実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものである。
【図面の簡単な説明】
【００６６】
【図１】この発明の半導体装置用基板の一つの実施の形態として半導体装置の概略的な断面構造を示す断面図である。
【図２】この発明の参考例として、基材の表面上に電気絶縁膜として１層のダイヤモンド・ライク・カーボン膜を形成した場合の概略的な断面構造を示す断面図（Ａ）と（Ｂ）である。
【図３】この発明の一つの実施の形態として、基材の表面上に電気絶縁膜として２層のダイヤモンド・ライク・カーボン膜を形成した場合の概略的な断面構造を示す断面図（Ａ）と（Ｂ）である。
【図４】この発明のもう一つの参考例として、基材の表面上に電気絶縁膜として１層のダイヤモンド・ライク・カーボン膜を形成した場合の概略的な断面構造を示す断面図（Ａ）と（Ｂ）である。
【図５】この発明のもう一つの実施の形態として、基材の表面上に電気絶縁膜として３層のダイヤモンド・ライク・カーボン膜を形成した場合の概略的な断面構造を示す断面図（Ａ）と（Ｂ）である。
【図６】この発明の実施例において、半導体装置用基板の電気絶縁性を評価する方法を概略的に示す模式図である。
【図７】従来の半導体装置の概略的な断面構造を示す断面図である。
【符号の説明】
【００６７】
１：基材、２：めっき層、３：電気絶縁膜、４：導電性樹脂層、５：半導体チップ、６：セラミックパッケージ。
【図１】
2005276962.tif 000005
【図２】
2005276962.tif 000006
【図３】
2005276962.tif 000007
【図４】
2005276962.tif 000008
【図５】
2005276962.tif 000009
【図６】
2005276962.tif 000010
【図７】
2005276962.tif 000011