(57)【要約】【課題】熱安定性に優れ、磁化自由層のスピンモーメントのスイッチングを繰り返しても安定した磁化固着層の磁区を維持することを可能にする。【解決手段】スピンモーメントが膜面に垂直な方向に向いてスピンモーメントの方向が固定された磁性層を有する磁化固着層４と、スピンモーメントが膜面に垂直な方向に向く磁気記録層８と、磁化固着層と磁気記録層との間に設けられる非磁性層６と、磁化固着層の少なくとも側面に設けられた反強磁性膜９と、を備えている。【選択図】  図１
2005032878.tif 000002
【特許請求の範囲】
【請求項１】
スピンモーメントが膜面に垂直な方向に向いて前記スピンモーメントの方向が固定された磁性膜を有する磁化固着層と、
スピンモーメントが膜面に垂直な方向に向く磁気記録層と、
前記磁化固着層と前記磁気記録層との間に設けられる非磁性層と、
前記磁化固着層の少なくとも側面に設けられた反強磁性膜と、
を備えたことを特徴とする磁気抵抗効果素子。
【請求項２】
前記非磁性層はトンネルバリア層であることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項３】
前記磁化固着層は、前記磁性膜の前記非磁性層とは反対側の面に接するように設けられた非磁性導電体層を備えたことを特徴とする請求項１または２記載の磁気抵抗効果素子。
【請求項４】
前記磁化固着層は、前記非磁性導電体層の前記磁性膜とは反対側の面に設けられたバイアス印加磁性層を備えていることを特徴とする請求項３記載の磁気抵抗効果素子。
【請求項５】
前記反強磁性膜は、前記非磁性層とは反対側の前記磁化固着層の面に形成されていることを特徴とする請求項１乃至４のいずれかに記載の磁気抵抗効果素子。
【請求項６】
前記磁化固着層の磁性膜は、Ｃｏ、Ｆｅ、Ｎｉまたはそれらの合金、Ｃｏ−Ｃｒ−Ｐｔ−Ｔａ、Ｃｏ−Ｃｒ−Ｎｂ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ／Ｔｉ、Ｃｏ−Ｐｔ−Ｃｒ−Ｏ、Ｃｏ−Ｃｒ−Ｐｔ−ＳｉＯ２、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ／Ｃｏ−Ｚｒ−Ｎｂ／Ｃｏ−Ｓｍ、Ｃｏ−Ｃｒ−Ｔａ／Ｐｔの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ−Ｂ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｆｅ−Ｐｔ、Ｔｂ−Ｆｅ−Ｃｏ、およびＰｒ−Ｔｂ−Ｃｏのいずれからなっていることを特徴とする請求項１乃至５のいずれかに記載の磁気抵抗効果素子。
【請求項７】
前記磁気記録層は、Ｃｏ−Ｃｒ−Ｐｔ−Ｔａ、Ｃｏ−Ｃｒ−Ｎｂ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ／Ｔｉ、Ｃｏ−Ｐｔ−Ｃｒ−Ｏ、Ｃｏ−Ｃｒ−Ｐｔ−ＳｉＯ２、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ／Ｃｏ−Ｚｒ−Ｎｂ／Ｃｏ−Ｓｍ、Ｃｏ−Ｃｒ−Ｔａ／Ｐｔの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ−Ｂ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｆｅ−Ｐｔ、Ｔｂ−Ｆｅ−Ｃｏ、Ｐｒ−Ｔｂ−Ｃｏのいずれかからなることを特徴とする請求項１乃至６のいずれかに記載の磁気抵抗効果素子。
【請求項８】
請求項１乃至７のいずれかに記載の磁気抵抗効果素子をメモリセルの記憶素子として備えていることを特徴とする磁気メモリ。
【請求項９】
第１の配線と、前記第１の配線と交差する第２の配線と、前記第１の配線と前記第２の配線の交差領域に設けられ一端が前記第１の配線と電気的に接続される請求項１乃至７のいずれかに記載の磁気抵抗効果素子と、を備えていることを特徴とする磁気メモリ。
【請求項１０】
前記第２の配線は、前記磁気記録層に記録される情報を書き込む電流パルスを印加するための書き込み配線であることを特徴とする請求項９記載の磁気メモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果素子および磁気メモリに関する。
【０００２】
【従来の技術】
磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサなどに用いられているとともに、固体磁気メモリに用いることが提案されている。特に、高速読み書き、大容量、低消費電力動作が可能な次世代の固体不揮発メモリとして、強磁性体の磁気抵抗効果を利用した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）とも云う）への関心が高まっている。
【０００３】
近年、２つの磁性金属層の間に１層の誘電体を挿入したサンドイッチ構造を有し、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「強磁性トンネル接合素子（以下、ＴＭＲ（Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ  ｅｆｆｅｃｔ）素子とも云う）」が提案されている。強磁性トンネル接合素子においては、２０％以上の磁気抵抗変化率が得られるようになったことから、ＭＲＡＭへの民生化応用の可能性が高まってきた。
【０００４】
この強磁性トンネル接合素子は、強磁性電極上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニウム）層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによって、Ａｌ２Ｏ３からなるトンネルバリア層を形成することにより、実現できる。
【０００５】
また、この強磁性１重トンネル接合を構成する一方の強磁性層に反強磁性層を付与し、この一方の強磁性層を磁化固着層とした構造を有する強磁性１重トンネル接合が提案されている。
【０００６】
また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合や、強磁性２重トンネル接合（連続膜）も提案されている。
【０００７】
これらの強磁性トンネル接合素子においても、２０％〜５０％の磁気抵抗変化率が得られるようになったこと、及び、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、ＭＲＡＭへの応用の可能性がある。
【０００８】
ＭＲＡＭにＴＭＲ素子を用いる場合、トンネルバリア層を挟む二つの強磁性層のうち、一方が磁化の向きが変化しないように固定した磁化固着層を磁化基準層とし、もう一方が磁化の向きが反転し易いようにした磁化自由層を記憶層とする。基準層と記憶層の磁化の向きが平行な状態と反平行な状態を２進情報の  “０”と“１”に対応付けることで情報を記憶することができる。
【０００９】
記録情報の書き込みは、ＴＭＲ素子近傍に設けられた書き込み配線に電流を流して発生する誘導磁場により記憶層の磁化の向きを反転させることにより行う。また、記録情報の読み出しは、ＴＭＲ効果による抵抗変化分を検出することにより行う。
【００１０】
これら強磁性１重トンネル接合あるいは強磁性２重トンネル接合を用いた磁気記録素子は、不揮発性で、書き込み読み出し時間も１０ナノ秒以下と速く、書き換え回数も１０１５以上というポテンシャルを有する。特に、強磁性２重トンネル接合を用いた磁気記録素子は、上述したように、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられるため、大きな出力電圧が得られ、磁気記録素子として好ましい特性を示す。
【００１１】
しかし、メモリのセルサイズに関しては、セルが１個のトランジスタと１個のＴＭＲ素子から構成されるアーキテクチャを用いた場合、半導体のＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）以下にサイズを小さくできないという問題がある。
【００１２】
この問題を解決するために、ビット線とワード線との間にＴＭＲ素子とダイオードを直列接続したダイオード型アーキテクチャや、ビット線とワード線の間にＴＭＲ素子を配置した単純マトリックス型アーキテクチャが提案されている。
【００１３】
しかし、デザインルールを０．１８μｍ以下にした場合、磁性体が熱擾乱の影響により熱安定性が保てず不揮発性を保てないという問題が存在する。また、デザインルールが０．１８μｍ以上のＴＭＲ素子でも何回か磁化自由層の磁化のスイッチングを繰り返すうちに磁化自由層が多磁区化し、多磁区化したビットは極めて熱安定性が悪いという問題があった。
【００１４】
これらの問題を解決するために、磁化自由層を多層化した磁気抵抗効果素子や、磁気抵抗効果素子の磁性体に垂直磁化材料を用いることなどが提案されている。
【００１５】
磁化自由層を多層化した磁気抵抗効果素子（例えば、特許文献１参照）を用いれば、デザインルールが０．０９μｍ程度までは、磁化自由層の熱安定性が保たれるが、それ以下に微細化した場合に、やはり熱擾乱の問題が顕在化する。
【００１６】
また、垂直磁化材料を用いれば（例えば、特許文献２参照）、垂直磁化の方向に磁化自由層および磁化固着層の体積を大きくすることができるため、熱安定性や熱擾乱の問題が解決することが可能となるので、更なる微細化に対応できる。
【００１７】
【特許文献１】
米国特許第５９５３２４８号明細書
【特許文献２】
特開平１１−２１３６５０号公報
【００１８】
【発明が解決しようとする課題】
しかし、磁性体に垂直磁化材料を用いた場合、良好な反強磁性層／強磁性層結合を示す素子が今までに存在していないという問題がある。
【００１９】
磁性体に水平磁化材料を用いた場合は、良好な反強磁性層／強磁性層結合を示すＴＭＲ素子は知られている。例えば、下地電極、反強磁性層、強磁性層を有する磁化固着層、トンネルバリア層、磁化自由層、およびキャップ層を有し、磁化固着層と磁化自由層の磁化が面内方向に磁化されるＴＭＲ素子においては、強磁性層を有する磁化固着層と反強磁性層の積層構造が用いられているため、良好な反強磁性層／強磁性層結合を示す。
【００２０】
しかしながら、この強磁性層を有する磁化固着層と反強磁性層の積層構造を、特許文献２に示した垂直磁化が可能な材料で形成されるＴＭＲ素子に対して単に適用しても、反強磁性層と強磁性層の好ましい交換結合を得ることができない。
【００２１】
このため、たとえ磁化固着層の磁性材料としてＣｏ−Ｃｒ−Ｐｔ合金などの高保磁力の垂直磁化材料を用いても、何回か磁化自由層の磁化のスイッチングを繰り返すうちに磁化自由層の漏れ磁界およびＯｒａｎｇｅ  Ｐｅａｌ結合の影響で磁化固着層の磁化がばらばらになって多磁区化し、磁気抵抗変化率が減少してしまう。
【００２２】
以上説明したように、微細化しても熱安定性にすぐれ何回スイッチングしても安定した磁区を維持できる磁気抵抗効果素子を実現することが必要とされる。
【００２３】
本発明は、かかる課題の認識に基づいてなされたものであり、微細化しても熱安定性にすぐれ、磁化自由層の磁化のスイッチングを繰り返しても磁化固着層の安定した磁区を維持できる磁気抵抗効果素子およびこの磁気抵抗効果素子を記憶セルとして有する磁気メモリを提供することを目的とする。
【００２４】
【課題を解決するための手段】
本発明の第１の態様による磁気抵抗効果素子は、スピンモーメントが膜面に垂直な方向に向いて前記スピンモーメントの方向が固定された磁性膜を有する磁化固着層と、スピンモーメントが膜面に垂直な方向に向く磁気記録層と、前記磁化固着層と前記磁気記録層との間に設けられる非磁性層と、前記磁化固着層の少なくとも側面に設けられた反強磁性膜と、を備えたことを特徴とする。
【００２５】
なお、前記非磁性層はトンネルバリア層であることが好ましい。
【００２６】
なお、前記磁化固着層は、前記磁性膜の前記非磁性層とは反対側の面に接するように設けられた非磁性導電体層を備えていても良い。
【００２７】
なお、前記磁化固着層は、前記非磁性導電体層の前記磁性膜とは反対側の面に設けられたバイアス印加磁性層を備えていても良い。
【００２８】
なお、前記反強磁性膜は、前記非磁性層とは反対側の前記磁化固着層の面に形成されていても良い。
【００２９】
なお、前記磁化固着層の磁性膜は、Ｃｏ、Ｆｅ、Ｎｉまたはそれらの合金、Ｃｏ−Ｃｒ−Ｐｔ−Ｔａ、Ｃｏ−Ｃｒ−Ｎｂ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ／Ｔｉ、Ｃｏ−Ｐｔ−Ｃｒ−Ｏ、Ｃｏ−Ｃｒ−Ｐｔ−ＳｉＯ２、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ／Ｃｏ−Ｚｒ−Ｎｂ／Ｃｏ−Ｓｍ、Ｃｏ−Ｃｒ−Ｔａ／Ｐｔの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ−Ｂ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｆｅ−Ｐｔ、Ｔｂ−Ｆｅ−Ｃｏ、およびＰｒ−Ｔｂ−Ｃｏのいずれからなっていても良い。
【００３０】
なお、前記磁気記録層は、Ｃｏ−Ｃｒ−Ｐｔ−Ｔａ、Ｃｏ−Ｃｒ−Ｎｂ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ／Ｔｉ、Ｃｏ−Ｐｔ−Ｃｒ−Ｏ、Ｃｏ−Ｃｒ−Ｐｔ−ＳｉＯ２、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ／Ｃｏ−Ｚｒ−Ｎｂ／Ｃｏ−Ｓｍ、Ｃｏ−Ｃｒ−Ｔａ／Ｐｔの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ−Ｂ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｆｅ−Ｐｔ、Ｔｂ−Ｆｅ−Ｃｏ、Ｐｒ−Ｔｂ−Ｃｏのいずれかからなっていても良い。
【００３１】
また、本発明の第２の態様による磁気メモリは、上記記載の磁気抵抗効果素子をメモリセルの記憶素子として備えていることを特徴とする。
【００３２】
また、本発明の第３の態様による磁気メモリは、第１の配線と、前記第１の配線と交差する第２の配線と、前記第１の配線と前記第２の配線の交差領域に設けられ一端が前記第１の配線と電気的に接続される上記記載の磁気抵抗効果素子と、を備えていることを特徴とする。
【００３３】
なお、前記第２の配線は、前記磁気記録層に記録される情報を書き込む電流パルスを印加するための書き込み配線であっても良い。
【００３４】
【発明の実施の形態】
以下、本発明の実施形態を、図面を参照して説明する。
【００３５】
（第１実施形態）
本発明の第１実施形態による磁気抵抗効果素子の構成を図１に示す。この実施形態による磁気抵抗効果素子２はＴＭＲ素子であって、スピンモーメントが垂直方向を向いた磁気固着層（以下、ピン層とも云う）４と、スピンモーメントが垂直方向を向いた、磁気記録層となる磁化自由層（以下、フリー層とも云う）８と、磁気固着層４と磁化自由層８との間に設けられるトンネルバリア層６と、磁化固着層４の側面および磁化固着層４のトンネルバリア層６とは反対側の面を覆う反強磁性膜９とを備えている。
【００３６】
このように、本実施形態による磁気抵抗効果素子においては、磁化固着層４の少なくとも側面に反強磁性膜９が設けられている。これにより、微細化しても反強磁性膜９との交換結合によって、磁化固着層４のスピンモーメントが垂直方向に向き、かつ磁場のスイッチングを繰り返しても磁化固着層４の磁化がばらばらにならず、したがって磁化固着層４が多磁区化することなく安定した磁区を維持することが可能となり、磁気抵抗変化率が減少するのを防止することができる。
【００３７】
（第２実施形態）
次に、本発明の第２実施形態による磁気抵抗効果素子の構成を図２に示す。この実施形態による磁気抵抗効果素子２は、図１に示す第１実施形態の磁気抵抗効果素子２において、磁化固着層４のトンネルバリア層６とは反対側の面の反強磁性膜９が削除された構成、すなわち反強磁性膜９が磁化固着層４の側面にのみ設けられた構成となっている。
【００３８】
このため、微細化しても反強磁性膜９との交換結合によって、磁化固着層４のスピンモーメントが垂直方向に向き、かつ磁場のスイッチングを繰り返しても磁化固着層４の磁化がばらばらにならず、したがって磁化固着層４が多磁区化することなく安定した磁区を維持することが可能となり、磁気抵抗変化率が減少するのを防止することができる。
【００３９】
（第３実施形態）
次に、本発明の第３実施形態による磁気抵抗効果素子の構成を図３に示す。この実施形態による磁気抵抗効果素子２は、図１に示す第１実施形態の磁気抵抗効果素子２において、磁化固着層４の上面に非磁性導電体層５を設けた構成となっている。
【００４０】
本実施形態による磁気抵抗効果素子においては、磁化固着層４の少なくとも側面に反強磁性膜９が設けられている。これにより、微細化しても反強磁性膜９との交換結合によって、磁化固着層４のスピンモーメントが垂直方向に向き、かつ磁場のスイッチングを繰り返しても磁化固着層４の磁化がばらばらにならず、したがって磁化固着層４が多磁区化することなく安定した磁区を維持することが可能となり、磁気抵抗変化率が減少するのを防止することができる。
【００４１】
なお、第３実施形態の磁気抵抗効果素子を磁気メモリの記憶素子として用いる場合には、非磁性導電体層５は、ビット線として用いることができる。
【００４２】
（第４実施形態）
次に、本発明の第４実施形態による磁気抵抗効果素子の構成を図４に示す。この実施形態による磁気抵抗効果素子２は、図２に示す第２実施形態の磁気抵抗効果素子２において、磁化固着層４の上面に非磁性導電体層５を設けた構成となっている。
【００４３】
本実施形態による磁気抵抗効果素子においては、磁化固着層４の側面に反強磁性膜９が設けられている。これにより、微細化しても反強磁性膜９との交換結合によって、磁化固着層４のスピンモーメントが垂直方向に向き、かつ磁場のスイッチングを繰り返しても磁化固着層４の磁化がばらばらにならず、したがって磁化固着層４が多磁区化することなく安定した磁区を維持することが可能となり、磁気抵抗変化率が減少するのを防止することができる。
【００４４】
なお、第４実施形態の磁気抵抗効果素子を磁気メモリの記憶素子として用いる場合には、非磁性導電体層５は、ビット線として用いることができる。
【００４５】
（第５実施形態）
次に、本発明の第５実施形態による磁気抵抗効果素子の構成を図５に示す。この実施形態による磁気抵抗効果素子２はトップピン型トンネル一重接合であって、図１に示す第１実施形態の磁気抵抗効果素子２において、磁化固着層４が垂直磁化層４ａ、非磁性導電体層４ｂ、ハードバイアス層（バイアス印加磁性層）４ｃの積層構造となっている。すなわち、垂直磁化層４ａ上に非磁性導電体層４ｂを介してバイアス印加磁性層４ｃを設けた構成となっている。この実施形態のように、バイアス印加磁性層を設けることにより反磁界を低減することが可能となり、より安定した特性を得ることができ、信頼性ある磁気抵抗効果素子を得ることができる。
【００４６】
なお、本実施形態の磁気抵抗効果素子においても、磁化固着層４の少なくとも側面に反強磁性膜９が設けられている。これにより、微細化しても反強磁性膜９との交換結合によって、磁化固着層４のスピンモーメントが垂直方向に向き、かつ磁場のスイッチングを繰り返しても磁化固着層４の磁化がばらばらにならず、したがって磁化固着層４が多磁区化することなく安定した磁区を維持することが可能となり、磁気抵抗変化率が減少するのを防止することができる。
【００４７】
（第６実施形態）
次に、本発明の第６実施形態による磁気抵抗効果素子の構成を図６に示す。この実施形態による磁気抵抗効果素子２はトップピン型トンネル一重接合であって、図２に示す第２実施形態の磁気抵抗効果素子２において、磁化固着層４が垂直磁化層４ａ、非磁性導電体層４ｂ、ハードバイアス層（バイアス印加磁性層）４ｃの積層構造となっている。すなわち、垂直磁化層４ａ上に非磁性導電体層４ｂを介してバイアス印加磁性層４ｃを設けた構成となっている。この実施形態のように、バイアス印加磁性層を設けることにより反磁界を低減することが可能となり、より安定した特性を得ることができ、信頼性ある磁気抵抗効果素子を得ることができる。
【００４８】
なお、本実施形態の磁気抵抗効果素子においても、磁化固着層４の側面に反強磁性膜９が設けられている。これにより、微細化しても反強磁性膜９との交換結合によって、磁化固着層４のスピンモーメントが垂直方向に向き、かつ磁場のスイッチングを繰り返しても磁化固着層４の磁化がばらばらにならず、したがって磁化固着層４が多磁区化することなく安定した磁区を維持することが可能となり、磁気抵抗変化率が減少するのを防止することができる。
【００４９】
（第７実施形態）
次に、本発明の第７実施形態による磁気抵抗効果素子の構成を図７に示す。この実施形態による磁気抵抗効果素子２はボトムピン型トンネル一重接合であって、図５に示す第５実施形態の磁気抵抗効果素子２において、上下を逆にした構成となっている。すなわち、磁化固着層４がハードバイアス層（バイアス印加磁性層）４ｃ、非磁性導電体層４ｂ、垂直磁化層４ａの積層構造であって、垂直磁化層４ａ上にトンネルバリア層６が形成され、このトンネルバリア層６上に磁化自由層８が形成され、磁化固着層４の側面と磁化固着層４の底面（ハードバイアス層４ｃの底面）に反強磁性膜９が形成された構成となっている。
【００５０】
本実施形態のように、バイアス印加磁性層を設けることにより反磁界を低減することが可能となり、より安定した特性を得ることができ、信頼性ある磁気抵抗効果素子を得ることができる。
【００５１】
なお、本実施形態の磁気抵抗効果素子においても、磁化固着層４の側面に反強磁性膜９が設けられている。これにより、微細化しても反強磁性膜９との交換結合によって、磁化固着層４のスピンモーメントが垂直方向に向き、かつ磁場のスイッチングを繰り返しても磁化固着層４の磁化がばらばらにならず、したがって磁化固着層４が多磁区化することなく安定した磁区を維持することが可能となり、磁気抵抗変化率が減少するのを防止することができる。
【００５２】
なお、第１乃至第６実施形態の磁気抵抗効果素子は、トップピン型トンネル一重接合であったが、本実施形態の場合のように、それぞれ上下が逆となるボトムピン型一重接合であっても良い。
【００５３】
（第８実施形態）
次に、本発明の第８実施形態による磁気抵抗効果素子の構成を図８に示す。この実施形態による磁気抵抗効果素子２Ａは二重トンネル接合であって、図５に示す第５実施形態の磁気抵抗効果素子の磁化自由層８と、図７に示す第７実施形態の磁気抵抗効果素子の磁化自由層８を共通にした構成となっている。すなわち、磁化固着層４２がハードバイアス層（バイアス印加磁性層）４ｃ２、非磁性導電体層４ｂ２、垂直磁化層４ａ２の積層構造であって、垂直磁化層４ａ２上にトンネルバリア層６２が形成され、このトンネルバリア層６２上に磁化自由層８が形成され、磁化自由層８上にトンネルバリア層６１が形成され、このトンネルバリア層６１上に、垂直磁性層４ａ１、非磁性導電体層４ｂ１、およびハードバイアス層４ｃ１の積層構造からなる磁化固着層４１が形成され、磁化固着増４１の側面および上面が反強磁性膜９１で覆われ、磁化固着層４２の側面および底面が反強磁性層９２で覆われた構成となっている。
【００５４】
本実施形態においても、磁化固着層４１の少なくとも側面が反強磁性膜９１で覆われ、磁化固着層４２の少なくとも側面が反強磁性膜９２で覆われている。これにより、微細化しても反強磁性膜９１、９２との交換結合によって、それぞれ磁化固着層４１、４２のスピンモーメントが垂直方向に向き、かつ磁場のスイッチングを繰り返しても磁化固着層４１、４２の磁化がばらばらにならず、したがって磁化固着層４１、４２が多磁区化することなく安定した磁区を維持することが可能となり、磁気抵抗変化率が減少するのを防止することができる。
【００５５】
なお、本実施形態においては、第５実施形態によるトップピン型トンネル一重接合の磁気抵抗効果素子と、第７実施形態によるボトムピン型トンネル一重接合の磁気抵抗効果素子との磁化自由層を共通にして接続した二重トンネル接合であったが、第１乃至第５実施形態によるトップピン型トンネル一重接合の磁気抵抗効果素子のいずれかと、第１乃至第５実施形態のいずれかの磁気抵抗効果素子をボトムピン型にしたものを磁化自由層を共通にして接続して二重トンネル接合の磁気抵抗効果素子を構成しても良い。
【００５６】
上記第１乃至第８実施形態による磁気抵抗効果素子においては、磁気抵抗効果素子の平面形状アスペクト比、すなわち長軸／短軸との比が１．５以下にしてもスピンモーメントが安定して存在するため、１ビット当たりの面積を小さくすることが可能となる。このため、上記第１乃至第８実施形態による磁気抵抗効果素子は、大容量不揮発メモリの記憶素子として用いるのに適するとともに、熱安定性にも優れ、０．１μｍ以下のデザインルール下で形成してもスピン磁気モーメントは安定に維持されることになり、１ギガビットを超えるＭＲＡＭの実用が可能となる。
【００５７】
次に、上記実施形態による磁気抵抗効果素子において、磁化固着層、磁気記録層としてとして用いることができる強磁性体について説明する。
【００５８】
まず、磁化固着層の磁性材料としては、Ｃｏ、Ｆｅ、Ｎｉまたはそれら合金（Ｃｏ−Ｆｅ合金、Ｃｏ−Ｎｉ合金、Ｎｉ−Ｆｅ合金、Ｃｏ−Ｎｉ−Ｆｅ合金）、Ｃｏ−Ｃｒ−Ｐｔ−Ｔａ、Ｃｏ−Ｃｒ−Ｎｂ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ／Ｔｉ、Ｃｏ−Ｐｔ−Ｃｒ−Ｏ、Ｃｏ−Ｃｒ−Ｐｔ−ＳｉＯ２、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ／Ｃｏ−Ｚｒ−Ｎｂ／Ｃｏ−Ｓｍ、Ｃｏ−Ｃｒ−Ｔａ／Ｐｔの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ−Ｂ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｆｅ−Ｐｔ、Ｔｂ−Ｆｅ−Ｃｏ、Ｐｒ−Ｔｂ−Ｃｏなどを用いることができる。なお、記号「−」は合金を意味し、記号「／」は積層を意味している。
【００５９】
また、磁気記録層となる磁化自由層の磁性材料としては、Ｃｏ−Ｃｒ−Ｐｔ−Ｔａ、Ｃｏ−Ｃｒ−Ｎｂ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ／Ｔｉ、Ｃｏ−Ｐｔ−Ｃｒ−Ｏ、Ｃｏ−Ｃｒ−Ｐｔ−ＳｉＯ２、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ／Ｃｏ−Ｚｒ−Ｎｂ／Ｃｏ−Ｓｍ、Ｃｏ−Ｃｒ−Ｔａ／Ｐｔの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｃｏ−Ｂ／Ｐｄの層がｎ（ｎ＞１）層積層された多層膜、Ｆｅ−Ｐｔ、Ｔｂ−Ｆｅ−Ｃｏ、Ｐｒ−Ｔｂ−Ｃｏなどを用いることができる。
【００６０】
これらの材料からなる磁化固着層としては、側面の反強磁性膜との交換結合により一方向異方性を有することとなる。磁気記録層（磁化自由層）としては、膜面に対して垂直方向に一軸異方性を有することが望ましい。またその厚さは特に制限は無いが１ｎｍから１００ｎｍが好ましい。さらに、磁化固着層および磁化自由層を構成する強磁性層の膜厚は垂直方向へ異方性が存在するため、膜厚を厚くすることが可能であり、微細化しても熱揺らぎに強い磁気抵抗効果素子を得ることができる。
【００６１】
また、上記磁化固着層として用いる強磁性層には、反強磁性膜を付加して磁化を固着することが望ましい。そのような反強磁性膜としては、Ｆｅ（鉄）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）、Ｎｉ（ニッケル）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）−Ｍｎ（マンガン）、ＮｉＯ（酸化ニッケル）、Ｆｅ２Ｏ３（酸化鉄）などを挙げることができる。
【００６２】
また、これら磁性体には、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｂ（ボロン）などの非磁性元素を添加して、磁気特性を調節することができ、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。また、上記、磁気記録層に用いるＣｏ系合金に関しては多少Ｆｅ（鉄）を添加しても良い。
【００６３】
一方、磁化固着層、磁気記録層として、強磁性層と非磁性層の積層膜を用いても良い。例えば、強磁性層／非磁性層／強磁性層（バイアス層）という３層構造または、３層以上の多層膜を用いることができる。この場合、非磁性層を介して両側の強磁性層に反強磁性的な層間の相互作用が働いていることが望ましい。
【００６４】
非磁性材料は特に限定されるものではないが、例えば、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ｏｓ（オスニウム），Ｒｅ（レニウム）、Ｃｕ（銅）、Ａｇ（銀）、Ａｕ（金），Ｔａ（タンタル），Ｗ（タングステン），Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム），Ｎｂ（ニオブ），Ｖ（バナジウム）、Ｍｏ（モリブデン）またはこれら合金などを用いることができる。この構造を用いると、バイアス磁界により反磁界が低減でき、磁化固着層の磁化がビット線やワード線からの電流磁界の影響をより受け難く、しっかりと磁化が固着される。この非磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上１０ｎｍ以下であることがより望ましい。
【００６５】
磁気記録層においても、これら磁性体に、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスニウム），Ｒｅ（レニウム），Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）などの非磁性元素を添加して磁気特性を調節することができ、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【００６６】
一方、磁気抵抗効果素子としてＴＭＲ素子を用いる場合に、磁化固着層と磁気記録層との間に設けられる絶縁層（あるいは誘電体層）としては、Ａｌ２Ｏ３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）、Ｂｉ２Ｏ３（酸化ビスマス）、ＭｇＦ２（フッ化マグネシウム）、ＣａＦ２（フッ化カルシウム）、ＳｒＴｉＯ２（酸化チタン・ストロンチウム）、ＡｌＬａＯ３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸窒化アルニウム）などの各種の絶縁体（誘電体）を用いることができる。
【００６７】
これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁層（誘電体層）の厚さは、トンネル電流が流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以下であることが望ましい。
【００６８】
このような磁気抵抗効果素子は、各種スパッタ法、蒸着法、分子線エピタキシャル法などの通常の薄膜形成手段を用いて、所定の基板上に形成することができる。この場合の基板としては、例えば、Ｓｉ（シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化アルニウム）など各種の基板を用いることができる。
【００６９】
また、基板の上に、下地層や保護層、ハードマスクなどとして、特に限定されるものではないが、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（アルミニウム）‐Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ｏｓ（オスミウム）などからなる層を設けてもよい。
【００７０】
（第９実施形態）
本発明の第９実施形態による磁気メモリを説明する前に、本発明の磁気メモリに用いられるメモリセル構造について説明する。
【００７１】
（第１具体例）
メモリアレー周辺部のみにＭＯＳトランジスタを用い、ビットごとには選択トランジスタを用いない単純マトリックス型アーキテクチャ構造のメモリセル３の第１具体例を図９に示す。この具体例のメモリセル３は、第３実施形態の磁気抵抗効果素子２と、この磁気抵抗効果素子２の磁化自由層８の下面に設けられた下地層１０と、この下地層１０と電気的に接続するビット線２０と、磁化自由層の側部に絶縁膜を介して形成された一対のワード線３０１，３０２とを備え、磁気抵抗効果素子２の磁化固着層４上に設けられた導電体層５がビット線を兼ねた構成となっている。ビット線２０には磁性被覆膜２５が形成され、ワード線３０１，３０２には磁性被覆膜３５１、３５２がそれぞれ形成されている。
【００７２】
この第１具体例においては、読み出しは、ビット線２０、ビット線５に接続されているＭＯＳトランジスタをＯＮにして磁気抵抗効果素子２にセンス電流を流すことにより行う。書き込みは、直交するビット線２０と、一対のワード線３０１，３０２とを用いて行う。２つのワード線３０１，３０２には逆向きの電流パルスを印加することになる。その際、メモリアレーブロックの終端部において２本のワード線３０１，３０２の終端部を電気的に接続することにより、ワード線３０１，３０２に電流パルスを印加するためのドライバ、シンカーを１つずつにすることができ、メモリアレー効率を上げることが可能となる。書き込みに使用するビット線２０、ワード線３０１，３０２には、前述したように磁性被覆膜２５、３５１、３５２が施されている。この磁性被覆膜構造を用いることにより書き込み時に必要な電流を低減することが可能となり、低消費電力、低電流で書き込みを行うことができる。
【００７３】
なお、この第１具体例のメモリセルは後述する第２具体例のメモリセルに比べてエッチング工程数、マスクの数が減り、製造コスト面で有利である。
【００７４】
（第２具体例）
次に、本発明による磁気メモリに用いられるメモリセルの第２具体例の構成を図１０に示す。この具体例のメモリセル３は、メモリアレー周辺部のみにＭＯＳトランジスタを用い、ビットごとには選択トランジスタを用いない単純マトリックス型アーキテクチャ構造であって、第１実施形態の磁気抵抗効果素子２と、この磁気抵抗効果素子２の磁化自由層８の下面に設けられた下地層１０と、この下地層１０と電気的に接続するビット線２０と、磁化自由層の側部に絶縁膜を介して形成された一対のワード線３０１，３０２と、磁気抵抗効果素子２の上面に接続される導電体層１２と、この導電体層１２に電気的に接続されるビット線２２とを備えている。ビット線２０には磁性被覆膜２５が形成され、ワード線３０１，３０２には磁性被覆膜３５１、３５２がそれぞれ形成されている。
【００７５】
この第２具体例においては、読み出しは、ビット線２０、ビット線２２に接続されているＭＯＳトランジスタをＯＮにして磁気抵抗効果素子２にセンス電流を流すことにより行う。書き込みは、直交するビット線２０と、一対のワード線３０１，３０２とを用いて行う。２つのワード線３０１，３０２には逆向きの電流パルスを印加することになる。その際、メモリアレーブロックの終端部において２本のワード線３０１，３０２の終端部を電気的に接続することにより、ワード線３０１，３０２に電流パルスを印加するためのドライバ、シンカーを１つずつにすることができ、メモリアレー効率を上げることが可能となる。書き込みに使用するビット線２０、ワード線３０１，３０２には、前述したように磁性被覆膜２５、３５１、３５２が施されている。この磁性被覆膜構造を用いることにより書き込み時に必要な電流を低減することが可能となり、低消費電力、低電流で書き込みを行うことができる。
【００７６】
（第３具体例）
次に、本発明による磁気メモリに用いられるメモリセルの第３具体例の構成を図１１に示す。この具体例のメモリセル３は、メモリアレー周辺部のみにＭＯＳトランジスタを用い、ビットごとには選択トランジスタを用いない選択ダイオード付き単純マトリックス型アーキテクチャ構造であって、第３実施形態の磁気抵抗効果素子２と、この磁気抵抗効果素子２の磁化自由層８の下面に設けられた下地層１０と、ダイオード１５と、このダイオード１５を介して下地層１０と電気的に接続するビット線２０と、磁化自由層の側部に絶縁膜を介して形成された一対のワード線３０１，３０２とを備え、磁気抵抗効果素子２の磁化固着層層４上に設けられた導電体層５がビット線を兼ねた構成となっている。ビット線２０には磁性被覆膜２５が形成され、ワード線３０１，３０２には磁性被覆膜３５１、３５２がそれぞれ形成されている。
【００７７】
この第３具体例においては、読み出しは、ビット線２０、ビット線５に接続されているＭＯＳトランジスタをＯＮにして磁気抵抗効果素子２にセンス電流を流すことにより行う。ダイオードが無い第１および第２具体例のようなタイプでは読み出しの際、他のビット線に接続されているトランジスタをオープンにするか、ビット線２０とビット線５の電圧を一定にし、なるべく非選択磁気抵抗効果素子への電流回り込みを少なくするが、完全にはゼロにできないという問題がある。しかし、本具体例例のようにダイオード１５を下地層１０とビット線２０との間に挟むことによってこの問題を解決できる。書きこみは第１および第２具体例と同様、直交するビット線２０と、一対のワード線３０１，３０２を用いて行う。２本のワード線３０１，３０２には逆向きの電流パルスを印加することになる。その際、メモリアレーブロックの終端部において２本のワード線３０１，３０２の終端部を電気的に接続することにより、ワード線３０１，３０２に電流パルスを印加するためのドライバ，シンカーを１つずつにすることができ、メモリアレー効率を上げることが可能となる。書き込みに使用するビット線２０、ワード線３０１，３０２には、前述したように磁性被覆膜２５，３５１，３５２が施されている。この磁性被覆膜構造を用いることにより書き込み時に必要な電流を低減することが可能となり、低消費電力、低電流で書き込みを行うことができる。
【００７８】
また、本具体例の構造は後述する第４の具体例に比べてエッチング工程数，マスクの数が減り、製造コスト面で有利である。
【００７９】
（第４具体例）
次に、本発明による磁気メモリに用いられるメモリセルの第４具体例の構成を図１２に示す。この具体例のメモリセル３は、メモリアレー周辺部のみにＭＯＳトランジスタを用い、ビットごとには選択トランジスタを用いない選択ダイオード付き単純マトリックス型アーキテクチャ構造であって、第１実施形態の磁気抵抗効果素子２と、この磁気抵抗効果素子２の磁化自由層８の下面に設けられた下地層１０と、ダイオード１５と、このダイオード１５を介して下地層１０と電気的に接続するビット線２０と、磁化自由層の側部に絶縁膜を介して形成された一対のワード線３０１，３０２と、磁気抵抗効果素子２の上面に接続される導電体層１２と、ビット線２２とを備えている。ビット線２０には磁性被覆膜２５が形成され、ワード線３０１，３０２には磁性被覆膜３５１、３５２がそれぞれ形成されている。
【００８０】
この第４具体例においては、読み出しは、ビット線２０、ビット線５に接続されているＭＯＳトランジスタをＯＮにして磁気抵抗効果素子２にセンス電流を流すことにより行う。ダイオードが無い第１および第２具体例のようなタイプでは読み出しの際、他のビット線に接続されているトランジスタをオープンにするか、ビット線２０とビット線５の電圧を一定にしなるべく、非選択磁気抵抗効果素子への電流回り込みを少なくするが、完全にはゼロにできないという問題がある。しかし、本具体例例のようにダイオード１５を下地層１０とビット線２０との間に挟むことによってこの問題を解決できる。書きこみは第１および第２具体例と同様、直交するビット線２０と、一対のワード線３０１，３０２を用いて行う。２本のワード線３０１，３０２には逆向きの電流パルスを印加することになる。その際、メモリアレーブロックの終端部において２本のワード線３０１，３０２の終端部を電気的に接続することにより、ワード線３０１，３０２に電流パルスを印加するためのドライバ，シンカーを１つずつにすることができ、メモリアレー効率を上げることが可能となる。書き込みに使用するビット線２０、ワード線３０１，３０２には、前述したように磁性被覆膜２５，３５１，３５２が施されている。この磁性被覆膜構造を用いることにより書き込み時に必要な電流を低減することが可能となり、低消費電力、低電流で書き込みを行うことができる。
【００８１】
次に、第９実施形態による磁気メモリの構成を図１３に示す。この実施形態の磁気メモリは、アレイ状に配置された複数のメモリセル３を備え、各メモリセル３は、図１０に示す第２具体例のメモリセル３において、ビット線２０を下地電極４０に置き換えるとともに、ワード線３３と、接続部５０と、選択トランジスタ６０とを新たに設けた構成となっている。
【００８２】
ワード線３３には磁性被覆膜３６が形成されている。接続部５０は、接続プラグ５２、５４、５６を有している。接続プラグ５２はワード線３３と同一の層として形成されるため、ワード線３３と同様に磁性被覆膜５３が形成されている。下地電極４０は、後述するように読み出しにのみ用いられ、書き込みには用いられないため、磁性被覆膜は形成されていない。選択トランジスタ６０は、ゲート６２と、ドレイン６４と、ソース６６とを備えている。接続部５０の一端は下地電極４０に接続され、他端が選択トランジスタ６０のドレイン６４に接続されている。
【００８３】
この実施形態の磁気メモリにおいては、読み出しは選択トランジスタ６０をＯＮにし、磁気抵抗効果素子２を介してビット線２２にセンス電流を流すことにより行う。書き込みは、ワード線３０１，３０２と、これらのワード線３０１，３０２に平行なワード線３３とを用いて行う。ワード線３０１，３０２と、ワード線３３とには、前述したように磁性被覆膜が施されている。この磁性被覆膜構造を用いることにより書き込み時に必要な電流を低減することが可能となり、低消費電力、低電流で書き込みを行うことができる。
【００８４】
また、更なる超大容量化メモリを実現するためには、メモリアレーを積層化できるアーキテクチャを用いて、多層化することが望ましい。例えば図１４に示すように、本実施形態によるメモリセル３の導電体層１２とビット線２２の間に、引き出し電極１４、接続部１６、およびメモリセル３ａを設けて多層化することが可能となる。メモリセル３ａは、本実施形態のメモリセル３と同じ構成となっており、接続部１６に接続された下地電極４０ａ、下地電極４０ａ上に形成される下地層１０ａ、下地層１０ａ上に形成される磁化自由層８ａ、磁化自由層８ａ上に形成されるトンネルバリア層６ａ、トンネルバリア層６ａ上に形成される磁化固着層４ａと、磁化固着層４ａの側面および上面を覆うように形成される反強磁性層９ａと、反強磁性層９ａ上に形成される導電体層１２ａと、磁化自由層８ａの側部に図示しない絶縁膜を介して形成される一対のワード線３０ａ１、３０ａ２と、を備えている。このように、磁気抵抗効果素子周りのみを積層化することにより大容量化が可能となる。
【００８５】
なお、図９乃至図１２に記載のメモリセルは、このメモリセルの構造を図１４に示すように繰り返すことにより容易に積層化可能である。
【００８６】
（第１０実施形態）
次に、本発明の第１０実施形態による磁気メモリの製造方法を、図１５乃至図２７を参照して説明する。この実施形態は、図１３に示す、１個のトランジスタと、１個の磁気抵抗効果素子とを有するメモリセル構造を備えた磁気メモリの製造方法である。
【００８７】
まず、基板上に図１３に示す選択トランジスタ６０、接続部５０、およびワード線３３が形成されているものとする。接続部５０の接続プラグ５２に接続するタングステンビア５１が形成された絶縁膜７０上に、Ｔａからなる下地電極層４０を形成する（図１５参照）。続いて、下地電極層４０上にＲＩＥしにくい金属（本実施形態ではＰｔを使用）からなる層を成膜し、その後、Ｐｔからなる層をパターニングし、ワード線３３上にＰｔ層１０ａを形成する（図１６参照）。その後、Ｔａからなる下地電極層４０をパターニングし、下地電極４０を形成する（図１６参照）。
【００８８】
次に、図１６に示すように、ＳｉＯｘ膜７２を成膜し、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）で平坦化した後に、ＮｉＦｅ／Ｔａ／ＡｌＣｕ／Ｔａ／ＮｉＦｅからなる積層膜を成膜する。そして、図示しないレジストパターンを形成し、このレジストパターンをマスクとして上記ＮｉＦｅ／Ｔａ／ＡｌＣｕ／Ｔａ／ＮｉＦｅからなる積層膜をパターニングしワード線形成膜を形成する。続いて、ＮｉＦｅをさらにワード線形成膜３０の側面に形成するためスパッタした後、上記レジストパターンを剥離することにより、ワード線形成膜３０とこのワード線形成膜３０を覆う磁性被覆膜３５が形成される（図１６参照）。すなわち、ワード線形成膜３０はＴａ／ＡｌＣｕ／Ｔａから構成され、磁性被覆膜３５はＮｉＦｅから構成される。
【００８９】
次に、基板全面にＳｉＯｘ膜７４を成膜する（図１７参照）。その後、ＳｉＯｘ膜７４を、ＣＭＰを用いて平坦化し、平坦化したＳｉＯｘ膜７４ａを形成する（図１８参照）。続いて、ＳｉＯｘ膜７４ａ上にＳｉＮｘ膜７６を成膜した後、レジストを塗布し現像することによりワード線３３上、すなわち、ワード線形成膜３０のほぼ中央に開口部７８ａを有するレジストパターン７８を形成する（図１８参照）。
【００９０】
次に、レジストパターン７８をマスクとして、ＳｉＮｘ膜７６を、ＲＩＥ法を用いてパターニングした後、レジストパターン７８を除去する。パターニングされたＳｉＮｘ膜７６をマスクとして、ＳｉＯｘ膜７４ａ、ワード線３０，３５、およびＳｉＯｘ膜７２を、塩素系ガスを用いてＲＩＥ法を用いてエッチングし、Ｐｔ層１０ａ上に開口部８０を形成する（図１９参照）。このエッチングは図１９に示すように、Ｐｔ層１０ａでストップさせた。開口部８０が形成されたことにより、ワード線形成膜３０は、一対のワード線３０１、３０２に分離される。なお、開口部８０は底面に近づくほど幅が広がる逆テーパ形状の断面を有しているが図面上では表されていない。
【００９１】
次に、図２０に示すように、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いてＳｉＯｘ膜８２を堆積する。ＳｉＯｘ膜８２の堆積にＣＶＤ法を用いているため、断面が逆テーパ状の開口部８０の底部ばかりでなく側部にも形成されることになる。その後、指向性が良いミリング装置を用い、ＳｉＮｘ膜７６上のＳｉＯｘおよび開口部８０の底部のＳｉＯｘを除去し、開口部８０の側部のみＳｉＯｘ膜８２を残置させる（図２１参照）。
【００９２】
次に、膜厚１０ｎｍのＴｉ層１０ｂ、膜厚８０ｎｍのＣｏＣｒＰｔ層８４、トンネルバリア層となる膜厚１．５ｎｍのＡｌＯｘ層８６、膜厚１００ｎｍのＣｏＣｒＰｔ層８８を成膜する（図２２参照）。開口部８０が逆テーパ状の断面を有しているため、開口部８０の側部、すなわちＳｉＯｘ膜８２の側部に沿って、Ｔｉ層１０ｂ、ＣｏＣｒＰｔ層８４、ＡｌＯｘ層８６、ＣｏＣｒＰｔ層８８が積層されず、図２２に示すように膜厚方向にのみ積層される。
【００９３】
次に、ＣＭＰを行い、ＳｉＮｘ膜７２を露出させる（図２３参照）。これにより、開口部８０内のＴｉ層１０ｂはＰｔ層１０ａとともに下地層１０を構成する。また開口部８０内のＣｏＣｒＰｔ層８４、ＡｌＯｘ層８６は、それぞれ磁化自由層８、トンネルバリア層６になり、トンネルバリア層６上にはＣｏＣｒＰｔ層８８の一部が残置した状態となる。
【００９４】
次に、ミリングを行って表面を軽くエッチングした後、図２４に示すように膜厚１００ｎｍのＣｏＣｒＰｔ層、膜厚２０ｎｍのＩｒＭｎ層を成膜し、パターニングすることにより磁化固着層４を形成するとともに磁化固着層４の上面にＩｒＭｎ層を残置する。その後、ＩｒＭｎを更に成膜し、磁化固着層４の側面にもＩｒＭｎを成膜する。そして指向性が良いミリング装置を用い、磁化固着層４以外の場所に付着しているＩｒＭｎを削り、磁化固着層４の側面および上面を被覆するＩｒＭｎからなる反強磁性膜９を形成する（図２４参照）。
【００９５】
次に、全面にＳｉＯｘ膜９２を堆積し（図２５参照）、その後、ＣＭＰを用いてＳｉＯｘ膜９２の平坦化を行い、平坦化されたＳｉＯｘ膜９２ａを形成する（図２６参照）。
【００９６】
次に平坦化されたＳｉＯｘ膜９２ａに、磁化固着層４の上面の反強磁性膜９に通じるビアを空け、このビアにＷ（タングステン）を埋め込み、導電体層１２を形成する（図２７参照）。続いて、ＣＭＰを行った後に、Ｔｉ／ＡｌＣｕ／Ｔｉを順次成膜し、パターニングすることにより、導電体層１２に接続するビット線２２を形成する（図２７参照）。
【００９７】
このようにして本実施形態の製造方法によって磁気メモリが製造される。また、比較例として磁化固着層４の側面にＩｒＭｎからなる反強磁性膜が形成されない以外は本実施形態の製造方法によって製造される磁気メモリと同じものを作成した。
【００９８】
なお、本実施形態による磁気メモリおよび比較例とも、ＴＭＲ素子の面内アスペクト比は１：１としサイズを０．４μｍ×０．４μｍとした。また、ＡｌＯｘ膜６の形成は、Ａｌを成膜した後にプラズマ酸化を行い形成した。
【００９９】
その後、本実施形態による磁気メモリおよび比較例は、ともに膜面垂直方向に磁場を印加し、この垂直磁場を印加しながらアニールを施した。
【０１００】
本実施形態による磁気メモリおよび比較例に関して、図１３に示すワード線３０１，３０２に印加した書き込みパルス磁界幅に対する保磁力の依存性を測定し、Ｓｈａｒｒｏｃｋの式（ＩＥＥＥ  Ｔｒａｎｓ．  Ｍａｇｎ．２６，  １９３（１９９０））に基づいてＫｕ・Ｖ／（Ｋ・Ｔ）を評価した。ここでＫｕは磁気記録層となる磁化自由層８の一軸異方性定数であり、Ｖは磁化自由層８の体積、Ｋはボルツマン定数、Ｔは絶対温度である。
【０１０１】
本実施形態による磁気メモリおよび比較例においては、磁化自由層８の体積Ｖは０．４μｍ×０．４μｍ×８０ｎｍであるが、Ｋｕ・Ｖ／（Ｋ・Ｔ）の値は、３７６０と大きく、Ｖを０．０９μｍ×０．０９μｍ×８０ｎｍにしてもＫｕ・Ｖ／（Ｋ・Ｔ）の値が１８０を超え、非常に大きく熱擾乱耐性に優れていることが明らかになった。
【０１０２】
また、本実施形態の構造にすれば、磁気記録層の磁化を垂直に保ったまま記録層の膜厚を容易に８０ｎｍにすることが可能となり熱擾乱安定性パラメータを容易に大きくすることができる。
【０１０３】
また、本実施形態による磁気メモリと、比較例に関して、書き込み回数耐性の信頼性試験を行い、その結果を図２８に示す。図２８から分かるように、本実施形態による磁気メモリでは、１０９回の書き込みを行ってもＭＲ比は減少しなかったが、反強磁性膜を磁化固着層の側面に形成していない比較例においてはＭＲ比が減少し、メモリ素子として好ましい特性を示さなかった。
【０１０４】
以上説明したように、本実施形態の磁気メモリにおいては、データの保存，書き込み耐性が確認でき、不揮発性磁気メモリとして好ましい特性を示した。
【０１０５】
（第１１実施形態）
本発明の第１１実施形態による磁気メモリを説明する。この実施形態の製造方法によって製造される磁気メモリは、図１５乃至図２７に示す第１０実施形態の製造方法によって製造される磁気メモリの磁気抵抗効果素子を図６に示す磁気抵抗効果素子に置き換えた構成となっている。
【０１０６】
したがって、本実施形態の磁気メモリの製造工程は、第１０実施形態の製造工程とほぼ同様であるが、本実施形態の磁気メモリは図６に示すように、垂直磁化層４ａ／導電体層４ｂ／ハードバイアス層４ｃからなる磁化固着層４上に反強磁性膜９を形成しない。このため、第１０実施形態の図２４に示す磁化固着層４および反強磁性膜９を形成する工程において、磁化固着層４および反強磁性膜９を形成する代わりに垂直磁化層４ａ／導電体層４ｂ／ハードバイアス層４ｃを成膜し（ＩｒＭｎを成膜しないで）、パターニングを行う。その後にＩｒＭｎを成膜し、指向性のよいミリングで垂直磁化層４ａ／導電体層４ｂ／ハードバイアス層４ｃからなる磁化固着層４の上部のＩｒＭｎ層とＳｉＮｘ７６上のＩｒＭｎ層を物理的に除去する。以降の工程は、第１０実施形態と同様に行う。
【０１０７】
なお、本実施形態で作製したＴＭＲ素子の構造は、ＦｅＰｔからなる膜厚１００ｎｍの磁化自由層８／ＡｌＯｘからなる膜厚１．５ｎｍのトンネルバリア層６／ＦｅＰｔからなる膜厚１００ｎｍの垂直磁化層４ａ／Ｃｕからなる導電体層４ｂ／ＣｏＰｔＣｒからなる膜厚１００ｎｍのハードバイアス層４ｃである。成膜条件は、ＦｅＰｔ成膜中は３００℃とした。比較のため、磁化固着層４の側面にＩｒＭｎが設けられていない磁気メモリも形成した。
【０１０８】
その後、本実施形態の磁気メモリ、比較例ともに膜面垂直方向に磁場を印加し、磁場中アニールを施した。
【０１０９】
本実施形態による磁気メモリおよび比較例に関して、図１３に示すワード線３０１，３０２に印加した書き込みパルス磁界幅に対する保磁力の依存性を測定し、Ｓｈａｒｒｏｃｋの式（ＩＥＥＥ  Ｔｒａｎｓ．  Ｍａｇｎ．２６，  １９３（１９９０））に基づいてＫｕ・Ｖ／（Ｋ・Ｔ）を評価した。ここでＫｕは磁気記録層となる磁化自由層８の一軸異方性定数であり、Ｖは磁化自由層８の体積、Ｋはボルツマン定数、Ｔは絶対温度である。
【０１１０】
本実施形態による磁気メモリおよび比較例においては、磁化自由層８の体積Ｖは０．４μｍ×０．４μｍ×８０ｎｍであるが、Ｋｕ・Ｖ／（Ｋ・Ｔ）の値は、４７００と大きく、Ｖを０．０９μｍ×０．０９μｍ×８０ｎｍにしてもＫｕ・Ｖ／（Ｋ・Ｔ）の値が３２０を超え、非常に大きく熱擾乱耐性に優れていることが明らかになった。
【０１１１】
また、本実施形態の構造にすれば、磁気記録層の磁化を垂直に保ったまま記録層の膜厚を容易に１００ｎｍにすることが可能となり熱擾乱安定性パラメータを容易に大きくすることができる。
【０１１２】
また、本実施形態による磁気メモリと、比較例に関して、書き込み回数耐性の信頼性試験を行い、その結果を図２９に示す。図２９から分かるように、本実施形態による磁気メモリでは、１０９回の書き込みを行ってもＭＲ比は減少しなかったが、反強磁性膜を磁化固着層の側面に形成していない比較例においてはＭＲ比が減少し、メモリ素子として好ましい特性を示さなかった。
【０１１３】
以上説明したように、本実施形態の磁気メモリにおいては、データの保存，書き込み耐性が確認でき、不揮発性磁気メモリとして好ましい特性を示した。
【０１１４】
（第１２実施形態）
次に、本発明の第１２実施形態による磁気メモリを、図３０を参照して説明する。図３０は本実施形態による磁気メモリの構成を示す断面図である。本実施形態による磁気メモリは、図１３に示す第９実施形態による磁気メモリにおいてワード線３０１，３０２，３３およびこれらのワード線を被覆する磁性被覆膜３５１，３５２，３６を削除して構成となっている。本実施形態の磁気メモリにおいては、磁気記録層となる磁化自由層８への情報の書き込みは、スピン注入法によって行う。スピン注入法の書き込み原理は以下に示す通りである。
【０１１５】
ａ）磁化固着層４、磁気記録層８のスピンモーメントが反平行→平行へのスピン反転の書き込みは、下地電極４０から磁気抵抗効果素子２を介してビット線２２に電流を流すことにより行う。すなわち、磁気抵抗効果素子２においては磁気記録層８から磁化固着層４の方向に電流が流れる。磁化固着層４側から磁気記録層８に電子が注入されると、磁化固着層４でスピン偏極した電子がトンネルバリア層６をトンネルし、磁気記録層８にスピントルクをおよぼし、磁気記録層８のスピンが反平行→平行へ反転する。
【０１１６】
ｂ）磁化固着層４、磁気記録層８のスピンモーメントが平行→反平行へのスピン反転の書き込みは、ビット線２２から磁気抵抗効果素子２を介して下地電極４０に電流を流すことにより行う。すなわち、磁気抵抗効果素子２においては磁化固着層４から磁気記録層８の方向に電流が流れる。磁気記録層８側から磁化固着層４に電子が注入されると、磁気記録層８でスピン偏極した電子がトンネルバリア層６をトンネルする。その際、磁化固着層４のスピンの方向と同じスピンの方向を持つ電子はトンネル確率が高く容易にトンネルするが、反平行のスピンは反射される。磁気記録層８へ反射されてきた電子は、磁気記録層８へスピントルクをおよぼし、磁気記録層８のスピンが平行→反平行へ反転する。
【０１１７】
本実施形態による磁気メモリの製造手順は、以下のようになる。
【０１１８】
選択トランジスタ６０が形成された基板上に、層間絶縁膜を堆積する。この層間絶縁膜を開口し、開口部をＷ（タングステン）で埋め込み接続部５０を形成うる。この接続部に接続するようにＴａからなる下地電極４０を形成する。その後、下地電極４０上に、Ｔｉからなる膜厚１０ｎｍの下地層１０、ＣｏＣｒＰｔからなる膜厚８０ｎｍの磁気記録層８、ＡｌＯｘからなる膜厚１．０ｎｍのトンネルバリア層、ＣｏＣｒＰｔからなる膜厚１００ｎｍの磁化固着層４、ＩｒＭｎからなる膜厚２０ｎｍの反強磁性層、膜厚１５ｎｍのＲｕ層／膜厚１２０ｎｍのＴａ層が積層された導電体層１２を形成する。その後、レジスト（図示せず）のスリミングを１４０℃で１０分間行い、ＴＭＲ素子のレジストパターンを形成する。ＴＭＲ素子のレジストパターンとして０．０８×０．１４μｍのサイズのパターンを作製した。このレジストパターンをマスクとしてＴａおよびＲｕの積層構造からなる導電体層１２をＲＩＥでパターニングする。その後、パターニングされた導電体層１２をマスクとしてＴｉ層／ＣｏＣｒＰｔ層／ＡｌＯｘ層／ＣｏＣｒＰｔ／ＩｒＭｎ層からなるＴＭＲ膜をＡｌＯｘからなるトンネルバリア層６までミリングでパターニングする。
【０１１９】
その後、ＩｒＭｎからなる反強磁性膜を堆積し、膜面垂直方向からミリングすることによって、ＩｒＭｎ膜９を磁化固着層４の側部に形成する。続いて、ＳｉＯｘからなる保護膜を成膜してからＴａからなる下地電極４０をＲＩＥした後、ＳｉＯｘからなる層間絶縁膜（図示せず）を堆積し、エッチバックで導電体層１２のＴａ層を露出させる。続いて、露出したＴａ層のコンタクトクリーニングを行った後、このＴａ層に接続するビット線２２を形成することにより、本実施形態の磁気メモリが製造される。その後、膜面垂直方向に磁場を印加し磁場中アニールを施した。
【０１２０】
上記製造方法によって製造された本実施形態の磁気メモリに関して、磁場のスイープレートに対する保磁力依存性を測定し、Ｓｈａｒｒｏｃｋの式（ＩＥＥＥ  Ｔｒａｎｓ．  Ｍａｇｎ．２６，  １９３（１９９０））に基づいてＫｕ・Ｖ／（Ｋ・Ｔ）を評価した。ここでＫｕは磁気記録層となる磁化自由層８の一軸異方性定数であり、Ｖは磁化自由層８の体積、Ｋはボルツマン定数、Ｔは絶対温度である。
【０１２１】
本実施形態による磁気メモリにおいては、Ｋｕ・Ｖ／（Ｋ・Ｔ）の値は、３２０であり、磁化自由層８の体積Ｖを０．０９μｍ×０．０９μｍ×８０ｎｍにしてもＫｕ・Ｖ／（Ｋ・Ｔ）の値が１８０を超え、非常に大きく熱擾乱耐性に優れていることが明らかになった。また、本実施形態の構造にすれば、磁気記録層の磁化を垂直に保ったまま記録層の膜厚を容易に８０ｎｍにすることが可能となり熱擾乱安定性パラメータを容易に大きくすることができる。
【０１２２】
また、スピン注入書き込みの測定を行った結果を図３１に示す。この図３１から、電流の方向を変えることによって、スピン注入書き込みが行えるころが分かる。
【０１２３】
以上示したように、本実施形態の磁気メモリにおいては、データの保存，書き込み耐性が確認でき、不揮発性磁気メモリとして好ましい特性を示した。
【０１２４】
なお、上記第９乃至第１２実施形態による磁気メモリにおいては、磁気抵抗効果素子が記憶する情報を読み出すために磁気抵抗効果素子に流すセンス電流を制御するセンス電流制御素子回路、書き込みパルスを印加するための回路、ドライバをさらに具備することとなる。
【０１２５】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気抵抗効果素子を構成する強磁性体層、絶縁膜、反強磁性体層、非磁性金属層、電極などの具体的な材料や、膜厚、形状、寸法などに関しては、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１２６】
同様に、本発明の磁気メモリを構成する各要素の構造、材質、形状、寸法についても、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１２７】
また、本発明は、長手磁気記録方式のみならず垂直磁気記録方式の磁気ヘッドあるいは磁気再生装置についても本特許磁気抵抗効果素子を同様に適用して同様の効果を得ることができる。
【０１２８】
その他、本発明の実施の形態として上述した磁気メモリを基にして、当業者が適宜設計変更して実施しうるすべての磁気メモリも同様に本発明の範囲に属する。
【０１２９】
【発明の効果】
以上述べたように、本発明によれば、微細化しても熱安定性に優れ、磁化自由層のスピンモーメントのスイッチングを繰り返しても磁化固着層の安定した磁区を維持することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気抵抗効果素子の構成を示す断面図。
【図２】本発明の第２実施形態による磁気抵抗効果素子の構成を示す断面図。
【図３】本発明の第３実施形態による磁気抵抗効果素子の構成を示す断面図。
【図４】本発明の第４実施形態による磁気抵抗効果素子の構成を示す断面図。
【図５】本発明の第５実施形態による磁気抵抗効果素子の構成を示す断面図。
【図６】本発明の第６実施形態による磁気抵抗効果素子の構成を示す断面図。
【図７】本発明の第７実施形態による磁気抵抗効果素子の構成を示す断面図。
【図８】本発明の第８実施形態による磁気抵抗効果素子の構成を示す断面図。
【図９】本発明の磁気メモリに用いられるメモリセル構造の第１具体例の構成を示す断面図。
【図１０】本発明の磁気メモリに用いられるメモリセル構造の第２具体例の構成を示す断面図。
【図１１】本発明の磁気メモリに用いられるメモリセル構造の第３具体例の構成を示す断面図。
【図１２】本発明の磁気メモリに用いられるメモリセル構造の第４具体例の構成を示す断面図。
【図１３】本発明の第９実施形態による磁気メモリの構成を示す断面図。
【図１４】本発明の第９実施形態の変形例による磁気メモリの構成を示す断面図。
【図１５】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図１６】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図１７】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図１８】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図１９】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図２０】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図２１】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図２２】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図２３】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図２４】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図２５】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図２６】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図２７】本発明の第１０実施形態による磁気メモリの製造方法の製造工程断面図。
【図２８】本発明の第１０実施形態による製造方法によって製造された磁気メモリと比較例の書き込み回数耐性を示す図。
【図２９】本発明の第１１実施形態による磁気メモリと比較例の書き込み回数耐性を示す図。
【図３０】本発明の第１２実施形態による磁気メモリの構成を示す断面図。
【図３１】本発明の第１２実施形態による磁気メモリのスピン注入書き込みの測定結果を示す図。
【符号の説明】
２  磁気抵抗効果素子
３  メモリセル
４  磁化固着層
４ａ  垂直磁化層
４ｂ  導電体層
４ｃ  ハードバイアス層（バイアス印加磁性層）
６  トンネルバリア層
８  磁化自由層（磁気記録層）
９  反強磁性膜
１０  下地層
１５  ダイオード
２０  ビット線
２２  ビット線
２５  磁性被覆膜
３０１  ワード線
３０２  ワード線
３５１  磁性被覆膜
３５２  磁性被覆膜
４０  下地電極
５０  接続部
５２  接続プラグ
５４  接続プラグ
５６  接続プラグ
６０  選択トランジスタ
６２  ゲート
６４  ドレイン
６６  ソース
【図１】
2005032878.tif 000003
【図２】
2005032878.tif 000004
【図３】
2005032878.tif 000005
【図４】
2005032878.tif 000006
【図５】
2005032878.tif 000007
【図６】
2005032878.tif 000008
【図７】
2005032878.tif 000009
【図８】
2005032878.tif 000010
【図９】
2005032878.tif 000011
【図１０】
2005032878.tif 000012
【図１１】
2005032878.tif 000013
【図１２】
2005032878.tif 000014
【図１３】
2005032878.tif 000015
【図１４】
2005032878.tif 000016
【図１５】
2005032878.tif 000017
【図１６】
2005032878.tif 000018
【図１７】
2005032878.tif 000019
【図１８】
2005032878.tif 000020
【図１９】
2005032878.tif 000021
【図２０】
2005032878.tif 000022
【図２１】
2005032878.tif 000023
【図２２】
2005032878.tif 000024
【図２３】
2005032878.tif 000025
【図２４】
2005032878.tif 000026
【図２５】
2005032878.tif 000027
【図２６】
2005032878.tif 000028
【図２７】
2005032878.tif 000029
【図２８】
2005032878.tif 000030
【図２９】
2005032878.tif 000031
【図３０】
2005032878.tif 000032
【図３１】
2005032878.tif 000033