(57)【要約】【課題】  本発明は、誤動作せずに共振はずれ防止して、スイッチを構成するＭＯＳＦＥＴの破壊を防ぐ新規の共振回路を提供する。【解決手段】  直流電源１の両端を、ハイサイドスイッチ２とローサイドスイッチ３との直列回路に接続し、これらスイッチ２，３のゲート端子に制御回路１０を接続し、ローサイドスイッチ３に並列に、一次・二次間が絶縁されたトランス４の一次巻線５と共振コンデンサ７との直列回路を接続して、スイッチ２，３が交互にオン・オフする共振回路であって、共振コンデンサ７と直列に電流検出抵抗８を接続し、この電流検出抵抗８で検出した共振回路を流れる電流が重負荷検出期間内に第一の検出レベルを超えたか否かを検出し、この第一の検出レベルを超えた場合、さらに共振回路を流れる電流が第二の検出レベルより下がったことを検出して、スイッチ２，３のゲート信号を反転させるように構成してあることを特徴とする共振回路。【選択図】図１
2005198456.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の両端を、ハイサイドスイッチとローサイドスイッチとの直列回路に接続し、これらスイッチのゲート端子に制御回路を接続し、前記ローサイドスイッチに並列に、一次・二次間が絶縁されたトランスの一次巻線と共振コンデンサとの直列回路を接続して、前記ハイサイドスイッチとローサイドスイッチが交互にオン・オフする共振回路であって、前記共振コンデンサまたは前記ローサイドスイッチと直列に電流検出手段を接続し、この電流検出手段の一端に前記制御回路を接続し、この制御回路は前記電流検出手段で検出した前記共振回路を流れる電流が重負荷検出期間内に第一の検出レベルを超えたか否かを検出し、この第一の検出レベルを超えた場合、さらに前記共振回路を流れる電流が前記第一の検出レベル以下で設定した第二の検出レベルより下がったことを検出して、前記ハイサイドスイッチ及びローサイドスイッチのゲート信号を反転させるようにしてあることを特徴とする共振回路。
【請求項２】
前記制御回路は、前記電流検出手段で検出した前記共振回路を流れる電流が重負荷検出期間内に第一の検出レベルを超えたか否かを検出する第一レベル検出手段と、前記第一の検出レベルを超えた場合、さらに前記共振回路を流れる電流が前記第二の検出レベルより下がったことを検出する第二レベル検出手段とを備えた位相制御手段と、前記ハイサイドスイッチ及びローサイドスイッチのオン・オフをするための制御パルスを形成するパルス形成手段とを設けてあることを特徴とする請求項１記載の共振回路。
【請求項３】
前記位相制御手段は、前記電流検出手段で検出した前記共振回路を流れる電流と正の第一の検出レベルとを比較し、前記検出電流が第一のレベルを超えたか否かを検出する第一の比較器と、前記電流検出手段で検出した前記共振回路を流れる電流と負の第一の検出レベルとを比較し、前記検出電流が第一のレベルを下回ったか否かを検出する第二の比較器とを備え、これら比較器の出力端子をＯＲ回路のそれぞれの入力端子に接続して、このＯＲ回路の出力端子を前記パルス形成手段で形成したクロック波形とタイミングを合わせる第一のタイミング回路に接続してあるとともに、前記電流検出手段で検出した前記共振回路を流れる電流と正の第二の検出レベルとを比較し、前記検出電流が第二のレベルより下がったか否かを検出する第三の比較器と、前記電流検出手段で検出した前記共振回路を流れる電流と負の第二の検出レベルとを比較し、前記検出電流が第二のレベルより上回ったか否かを検出する第四の比較器とを備え、これら比較器の出力端子をＮＯＲ回路のそれぞれの入力端子に接続して、このＮＯＲ回路の出力端子を前記パルス形成手段で形成したクロック波形とタイミングを合わせる第二のタイミング回路に接続してあることを特徴とする請求項２記載の共振回路。
【請求項４】
前記第一の検出レベルと前記第二の検出レベルとが等しくしてあることを特徴とする請求項１乃至３のいずれかに記載の共振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源の両端を、ハイサイドスイッチとローサイドスイッチとの直列回路に接続し、ハイサイドスイッチとローサイドスイッチが交互にオン・オフする共振回路に関するものである。
【背景技術】
【０００２】
共振回路について図１に示す。共振回路は、直流電源１の両端を、ハイサイドスイッチ２とローサイドスイッチ３との直列回路に接続し、これらスイッチ２，３のゲート端子に制御回路１０を接続してある。また、ローサイドスイッチ３に並列に、一次・二次間が絶縁されたトランス４の一次巻線５と共振コンデンサ７との直列回路を接続して、ハイサイドスイッチ２とローサイドスイッチ３が交互にオン・オフするように構成してある。共振コンデンサ７と直列に電流検出抵抗８を接続し、この電流検出抵抗８の一端に制御回路１０を接続してある。
【０００３】
従来例に係る制御回路１０を、図６に示してある。この制御回路１０は電流検出抵抗８で検出した共振回路を流れる電流が正の検出レベル以下になったか否かを検出する第一レベル検出回路と、負の検出レベル以上になったか否かを検出する第二レベル検出回路とを備えた位相制御回路１１と、制御用の三角波を発振する発振器１２と、この発振器１２より発振した三角波よりハイサイドスイッチ２及びローサイドスイッチ３のオン・オフをするための制御パルスを形成するパルス形成回路１３とを設けてある。位相制御回路１１を構成する第一及び第二レベル検出回路はそれぞれ比較器６１，６２、ＮＯＴ回路６３，６４、フリップフロップ回路６５，６６、ＡＮＤ回路６７，６８、ＯＲ回路６９、スイッチ７０を備えてある。
【０００４】
第一レベル検出回路を構成する比較器６１の検出端子に電流検出抵抗８を接続し、比較器６１の出力端子はフリップフロップ回路６５のセット端子に接続してある。また、ＮＯＴ回路６３の入力端子はパルス制御回路１３のハイサイド側の出力に接続し、このＮＯＴ回路６３の出力端子はフリップフロップ回路６５のリセット側に接続してある。ＡＮＤ回路６７の入力端子は一方で比較器６１の出力端子と接続し、他方でフリップフロップ回路６５の出力端子に接続してある。
【０００５】
一方、第二レベル検出回路を構成する比較器６２の検出端子に電流検出抵抗８を接続し、比較器６２の出力端子はフリップフロップ回路６６のセット端子に接続してある。また、ＮＯＴ回路６４の入力端子はパルス制御回路１３のローサイド側の出力に接続し、このＮＯＴ回路６４の出力端子はフリップフロップ回路６６のリセット側に接続してある。ＡＮＤ回路６８の入力端子は一方で比較器６２の出力端子と接続し、他方でフリップフロップ回路６６の出力端子に接続してある。
【０００６】
２つのＡＮＤ回路６７，６８の出力端子はＯＲ回路６９のそれぞれの入力端子に接続してある。このＯＲ回路６９の出力端子はスイッチ７０の制御端子に接続し、発振器１２の発振のタイミングを制御するように構成してある（例えば、特許文献１参照。）。
【特許文献１】特開平９−３０８２４３号公報
【０００７】
作用としては、図７のタイミングチャートに示すように、ハイサイドスイッチ２のゲート信号がオンの期間に、電流検出抵抗８を流れる電流が負の電流またはゼロになったことを検出し、ハイサイドスイッチ２のゲートを反転させ、また、ローサイドスイッチ３のゲート信号がオンの期間に、電流検出抵抗８を流れる電流が正の電流またはゼロになったことを検出して、ローサイドスイッチ３のゲートを反転させる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
共振回路は、トランスのインダクタンスとコンデンサのキャパシタンスで決まる共振周波数にできるだけ近いところで動作するのが理想的で、つまり、共振回路を流れる電流の検出レベルをできるだけ零に近づけるのが理想的である。ところが、従来の検出方法では、検出レベルを零に近づけると、ノイズによる誤動作が生じたり、制御回路の応答遅れによる共振はずれを回避できず、共振周波数に近い周波数で動作させることが困難であり、また、共振外れの際にハイサイドスイッチ及びローサイドスイッチはdi/dtモードなどの過大なストレスで破壊する場合があった。
【０００９】
di/dtモードとは、ハーフブリッジ構成の共振回路の時、片方のスイッチのボディーダイオードを電流が流れている期間に他方のスイッチがオンするモードをいう。この時、スイッチのボディーダイオードから急激に電流が引き抜かれることにより、このスイッチやダイオードに過大なストレスが加わり破壊することがある。
【００１０】
di/dtモードでの破壊を防ぐためにはスイッチの片側のボディーダイオードを電流が流れている最中に、他方のスイッチを導通させない(つまり、共振はずれしない)方法が必要である。
【００１１】
本発明は、上記問題に鑑みてなされたものであり、誤動作せずに共振はずれ防止して、スイッチの破壊を防ぐ新規の共振回路を提供する。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明共振回路は、直流電源の両端を、ハイサイドスイッチとローサイドスイッチとの直列回路に接続し、これらスイッチのゲート端子に制御回路を接続し、前記ローサイドスイッチに並列に、一次・二次間が絶縁されたトランスの一次巻線と共振コンデンサとの直列回路を接続して、前記ハイサイドスイッチとローサイドスイッチが交互にオン・オフする共振回路であって、前記共振コンデンサまたは前記ローサイドスイッチと直列に電流検出手段を接続し、この電流検出手段の一端に前記制御回路を接続し、この電流検出手段の一端に前記制御回路を接続し、この制御回路は前記電流検出手段で検出した前記共振回路を流れる電流が重負荷検出期間内に第一の検出レベルを超えたか否かを検出し、この第一の検出レベルを超えた場合、さらに前記共振回路を流れる電流が前記第一の検出レベル以下で設定した第二の検出レベルより下がったことを検出して、前記ハイサイドスイッチ及びローサイドスイッチのゲート信号を反転させるようにしてある。
【００１３】
前記制御回路は、前記電流検出手段で検出した前記共振回路を流れる電流が重負荷検出期間内に第一の検出レベルを超えたか否かを検出する第一レベル検出手段と、前記第一の検出レベルを超えた場合、さらに前記共振回路を流れる電流が前記第二の検出レベルより下がったことを検出する第二レベル検出手段とを備えた位相制御手段と、前記ハイサイドスイッチ及びローサイドスイッチのオン・オフをするための制御パルスを形成するパルス形成手段とを設けてある。
【００１４】
前記位相制御手段は、前記電流検出手段で検出した前記共振回路を流れる電流と正の第一の検出レベルとを比較し、前記検出電流が第一のレベルを超えたか否かを検出する第一の比較器と、前記電流検出手段で検出した前記共振回路を流れる電流と負の第一の検出レベルとを比較し、前記検出電流が第一のレベルを超えたか否かを検出する第二の比較器とを備え、これら比較器の出力端子をＯＲ回路のそれぞれの入力端子に接続して、このＯＲ回路の出力端子を前記パルス形成手段で形成したクロック波形とタイミングを合わせる第一のタイミング回路に接続してあるとともに、前記電流検出手段で検出した前記共振回路を流れる電流と正の第二の検出レベルとを比較し、前記検出電流が第二のレベルを超えたか否かを検出する第三の比較器と、前記電流検出手段で検出した前記共振回路を流れる電流と負の第二の検出レベルとを比較し、前記検出電流が第二のレベルを超えたか否かを検出する第四の比較器とを備え、これら比較器の出力端子をＮＯＲ回路のそれぞれの入力端子に接続して、このＮＯＲ回路の出力端子を前記パルス形成手段で形成したクロック波形とタイミングを合わせる第二のタイミング回路に接続してある。
【００１５】
前記第一の検出レベルと前記第二の検出レベルとが等しくしてある。
【発明の効果】
【００１６】
本発明によれば、共振はずれしない電源回路が作成でき、スイッチのdi/dtによる破壊を防止することができる効果がある。また、共振はずれする直前までの周波数を使用できるため、電源の高効率化を図ることができ、共振回路の小型化ができる。さらに、軽負荷状態と重負荷状態を区別できるため、誤動作しにくい回路が設計でき、加えて、回路の設計が簡略化できる効果もある。
【発明を実施するための最良の形態】
【００１７】
発明を実施するための最良の形態の回路図を図１に示す。図１図示の共振回路は、直流電源１の両端を、ハイサイドスイッチ２とローサイドスイッチ３との直列回路に接続し、これらスイッチ２，３のゲート端子に制御回路１０を接続してある。また、ローサイドスイッチ３に並列に、一次・二次間が絶縁されたトランス４の一次巻線５と共振コンデンサ７との直列回路を接続して、ハイサイドスイッチ２とローサイドスイッチ３が交互にオン・オフするように構成してある。共振コンデンサ７と直列に電流検出抵抗８を接続し、この電流検出抵抗８の一端に制御回路１０を接続してある。
【００１８】
本願発明は、共振回路を流れる電流が重負荷検出期間内に第一の検出レベルを超えたか否かを検出し、この第一の検出レベルを超えた場合、さらに共振回路を流れる電流が第一の検出レベル以下で設定した第二の検出レベルより下がったことを検出して、ハイサイドスイッチ２及びローサイドスイッチ３のゲート信号を反転させるようにしてあることを特徴とする。この特徴を再現すべく制御回路１０を以下のように構成する。
【００１９】
制御回路１０は、位相制御回路１１を備え、この位相制御回路１１は第一レベル検出手段と第二レベル検出手段を設けてある。第一レベル検出手段は、電流検出抵抗８で検出した共振回路を流れる電流が重負荷検出期間内に第一の検出レベルを超えたか否かを検出する手段である。また、第二レベル検出手段は、第一の検出レベルを超えた場合、さらに共振回路を流れる電流が第二の検出レベルを下回ったことを検出する手段である。また、制御回路１０は、ハイサイドスイッチ２及びローサイドスイッチ３のオン・オフをするための制御パルスを形成するパルス形成回路１３を設けてある。
【００２０】
以上のように構成することにより、以下のような作用をする。先ず、ハイサイドスイッチ２がオンし、電流検出抵抗８に第一の検出レベル以上の電流が流れると、制御パルス形成回路１３に第一検出レベル信号が送信され、クロック信号が保持される。続いて、電流検出抵抗８に第一の検出レベル以上の電流が流れた後に、第二の検出レベル以下に電流が減少すると、制御パルス形成回路１３に第二検出レベル信号が送信され、発振のタイミングをずらす。これにより、共振はずれしない電源回路が作成でき、スイッチのdi/dtによる破壊を防止することができる。また、共振はずれする直前までの周波数を使用でき、電源の高効率化小型化を図ることができる。さらに、軽負荷状態と重負荷状態を区別することができる。
【００２１】
一方、ローサイドスイッチ３がオンすると、電流検出抵抗８にはハイサイドスイッチ２がオンした場合と逆の電流が流れる。ローサイドスイッチ３がオンし、電流検出抵抗８に負の第一の検出レベルを下回る電流（負の電流であり、絶対値では検出レベルより大きい電流）が流れると、制御パルス形成回路１３に第一検出レベル信号が送信され、クロック信号が保持される。続いて、電流検出抵抗８に負の第一検出レベルを下回る電流が流れた後に、第二の検出レベル以上の電流が流れると、制御パルス形成回路１３に第二検出レベル信号が送信され、発振のタイミングをずらす。これにより、共振はずれしない電源回路が作成でき、スイッチのdi/dtによる破壊を防止することができる。
【実施例１】
【００２２】
図２に本発明共振回路に係る制御回路１０の第一実施例の回路図を示す。この制御回路１０は、位相制御回路１１と発振器１２とパルス形成回路１３とを備えてある。位相制御回路１１は正および負の２つの第一レベル検出手段と正および負の２つの第二レベル検出手段とを備えてある。第一レベル検出手段は、電流検出抵抗８で検出した電流が重負荷検出期間内に第一の検出レベルを超えたか否かを検出する手段である。また、第二レベル検出手段は、第一レベル検出手段で検出した第一の検出レベルを超えた場合に、さらに共振回路を流れる電流が第二の検出レベルより減少したことを検出する手段である。パルス形成回路１３は、発振器１２で発振するパルスからハイサイドスイッチ２及びローサイドスイッチ３のオン・オフをするための制御パルスを形成する回路である。
【００２３】
位相制御回路１１に係る正の第一レベル検出手段と正の第二レベル検出手段は、ハイサイドスイッチ２のオン期間を制御する手段である。この正の第一と正の第二レベル検出手段は、第一の比較器２１と第三の比較器２３とを備えてある。第一の比較器２１は、電流検出抵抗８で検出した電流と正の第一の検出レベルとを比較し、検出電流が第一のレベルを超えたか否かを検出するものである。第三の比較器２３は、電流検出抵抗８で検出した電流と正の第二の検出レベルとを比較し、検出電流が第二のレベルを下回ったか否かを検出するものである。第一の比較器２１の出力端子をＯＲ回路２５の入力端子に接続し、第二の比較器２３の出力端子をＮＯＲ回路２６の入力端子に接続してある。
【００２４】
位相制御回路１１に係る負の第一レベル検出手段と負の第二レベル検出手段は、ローサイドスイッチ３のオン期間を制御する手段である。この負の第一と負の第二レベル検出手段は、第二の比較器２２と第四の比較器２４とを備えてある。第二の比較器２２は、電流検出抵抗８で検出した電流と負の第一の検出レベルとを比較し、検出電流が第一のレベルを下回ったか否か（負の電流であり、絶対値では上回ったか否か）を検出するものである。第四の比較器２４は、電流検出抵抗８で検出した電流と負の第二の検出レベルとを比較し、検出電流が第二のレベルを上回ったか否かを検出するものである。第二の比較器２２の出力端子をＯＲ回路２５の入力端子に接続し、第四の比較器２４の出力端子をＮＯＲ回路２６の入力端子に接続してある。
【００２５】
パルス形成回路１３には重負荷検出期間を決定する第一の比較器４１が設けてある。第一のタイミング回路はフリップフロップ回路２７で構成され、第二のタイミング回路はフリップフロップ回路２８で構成されている。ＯＲ回路２５の出力端子を重負荷検出期間とタイミングを合わせる第一のフリップフロップ回路２７のデータ端子に接続し、ＮＯＲ回路２６の出力端子をパルス形成回路１３で形成したクロック波形とタイミングを合わせる第二のフリップフロップ回路２８のクロック端子に接続してある。
【００２６】
発振器１２はフォトトランジスタ３１を備え、フォトトランジスタ３１は直流電源端子とグランドとの間にトランジスタ３３とを介して接続してある。このトランジスタ３３とは別にトランジスタ３４を備えてあり、このトランジスタ３４のエミッタを電源端子に接続し、このトランジスタ３４のコレクタを三角波発生用のコンデンサ３５を介してグランドに接続してある。フォトトランジスタ３１と並列に抵抗３２を接続してある。
【００２７】
パルス形成回路１３は２つの比較器４１，４２と、３つのＡＮＤ回路４３，４６，４７と、フリップフロップ回路４５と、ＮＯＴ回路４８と、スイッチ４９を備えている。発振器１２に第一の比較器４１の検出端子を接続してあり、第一の比較器４１は第一のフリップフロップ回路２７に重負荷検出期間を信号として伝える。また、同じく発振器１２と位相制御回路１１を構成するスイッチ４９のコレクタには電流源４０を介して第二の比較器４２の基準端子を接続してある。この比較器４２の検出端子にはスイッチ４４を接続してあり、このスイッチ４４は電位差が異なる基準電圧部Ｖ１，Ｖ２をそれぞれ接続してある。第二の比較器４２の出力端子にはＡＮＤ回路４３の入力端子を接続してある。このＡＮＤ回路４３の他方の入力端子には、位相制御回路１１に設けた第二のフリップフロップ回路２８の反転出力端子に接続してある。
【００２８】
ＡＮＤ回路４３の出力端子は、電圧切り替え用スイッチ４４の制御端子に接続し、ＡＮＤ回路４３の出力に応じてスイッチ４４を切り替えるようにしてある。また、ＡＮＤ回路４３の出力端子は、ＮＯＴ回路４８の入力端子及びフロップフリップ回路４５に接続してある。また、ＮＯＴ回路４８の入力端子には位相制御回路１１を構成する第一及び第二のフリップフロップ回路２７，２８のクリア端子を接続し、このＮＯＴ回路４８の出力端子をトランジスタで構成したスイッチ４９のベースに接続してある。このスイッチ４９のコレクタは電流源４０を介して比較器４２の基準端子に接続してある。また、ＡＮＤ回路４３の出力端子はＡＮＤ回路４６，４７の一方の入力端子に接続してある。第二のＡＮＤ回路４６の他方の入力端子にはフリップフロップ回路４５の出力端子を接続し、第三のＡＮＤ回路４７の他方の入力端子にはフリップフロップ回路４５の位相反転出力端子を接続してある。第二のＡＮＤ回路４６の出力端子にはレベルシフト回路９を介してハイサイドスイッチ２を接続し、第三のＡＮＤ回路４７の出力端子にはローサイドスイッチ３を接続してある。
【００２９】
第一の比較器４１にも基準電圧Ｖ３を接続してある。この基準電圧部の電圧はＶ２＞Ｖ３＞Ｖ１になるように設定してある。この第一の比較器４１の出力端子には位相制御回路１１の第一のフリップフロップ回路２７のクロック端子に接続してある。
【００３０】
以上のように構成してある共振回路は以下のように作用する。この共振回路のタイミングチャートを図３に示す。先ず、ハイサイドスイッチ２がオンし、電流検出抵抗８にＥ３以上の電流が流れると、第一の比較器２１がオンする。一方、第二の比較器２２はオフしている。第一の比較器２１からの信号がＯＲ回路２５に送信されると、ＯＲ回路２５がオンする。これにより、第一のフリップフロップ回路２７のデータ端子に信号が入力される。次に比較器４１から重負荷検出期間の信号がフリップフロップ回路２７のクロック端子に入力して、フリップフロップ回路２７の出力信号が保持される為、フリップフロップ回路２８のデータ端子の入力信号が保持される。
【００３１】
電流検出抵抗８にＥ３以上の電流が流れた後にＥ３より低く設定したＥ１以下に電流が減少すると、第一の比較器２１はオフし、第三の比較器２３もオフする。第三の比較器２３からの信号がＮＯＲ回路２６に送信されて、この時、第四の比較器２４がオフであるので、ＮＯＲ回路２６がオンする。これにより、第二のフリップフロップ回路２８の位相反転出力端子から信号が出力され、パルス形成回路１３の第一のＡＮＤ回路４３に信号が送信されることにより、発振のタイミングをずらす。これにより、共振はずれしない電源回路が作成でき、スイッチのdi/dtによる破壊を防止することができる。また、共振はずれする直前までの周波数を使用でき、電源の高効率化を図ることができる。また、軽負荷状態と重負荷状態を区別することができる。
【００３２】
一方、ローサイドスイッチ３がオンすると、電流検出抵抗８にはハイサイドスイッチ２がオンした場合と逆の電流が流れる。ローサイドスイッチ３がオンし、電流検出抵抗８にＥ４以下の電流が流れると、第二の比較器２２がオンする。一方、第四の比較器２４はオフしている。第二の比較器２２からの信号がＯＲ回路２５に送信されると、ＯＲ回路２５がオンする。これにより、第一のフリップフロップ回路２７のデータ端子に信号が入力される。次に第一の比較器４１からフリップフロップ回路２７のクロック端子に信号が入力すると、フリップフロップ回路２７の出力が保持され、フリップフロップ回路２８のデータ端子に入力信号が保持される。
【００３３】
電流検出抵抗８にＥ４以下の電流が流れた後にＥ４より高く設定したＥ２以上に電流が減少すると、第二の比較器２２はオフし、続いて第四の比較器２４はオンする。第四の比較器２４からの信号がＮＯＲ回路２６に送信されて、ＮＯＲ回路２６がオンする。これにより、第二のフリップフロップ回路２８の位相反転出力端子から信号が出力され、パルス形成回路１３の第一のＡＮＤ回路４３にも信号が送信され、発振のタイミングをずらす。これにより、共振はずれしない電源回路が作成でき、スイッチのdi/dtによる破壊を防止することができるまた、共振はずれする直前までの周波数を使用でき、電源の高効率化を図ることができる。また、軽負荷状態と重負荷状態を区別することができる。
【００３４】
なお、本実施例に示した制御回路１０は集積回路で一回路として組み込むことが可能である。制御回路１０を集積回路で組み込む場合は、第一の検出レベルと、この第一の検出レベルより低い値の第二の検出レベルを設け、電流検出抵抗８で検出した共振回路を流れる電流が重負荷検出期間内に第一の検出レベルを超えたか否かを検出し、第一の検出レベルを超えた場合、さらに共振回路を流れる電流が第二の検出レベルより減少したことを検出するように構成すると、この実施例と同様の作用をする制御回路１０を得られる。
【実施例２】
【００３５】
図４に本発明共振回路に係る制御回路１０の第二実施例の回路図を示す。この制御回路１０は、位相制御回路１１と発振器１２とパルス形成回路１３とを備えてある。先ず、この実施例では、前記第一実施例と異なり、第一の検出レベルと第二の検出レベルと等しくしている。位相制御回路１１は第一の比較器５１を備えてある。この第一の比較器５１は、電流検出抵抗８で検出した共振回路を流れる電流と正の検出レベルとを比較し、検出電流が正の検出レベルを超えたか否かを検出するものである。続いて、位相制御回路１１は第二の比較器５２を備えてある。第二の比較器５２は電流検出抵抗８で検出した共振回路を流れる電流と負の検出レベルとを比較して、検出電流が負の検出レベルを超えたか否かを検出するものである。第一の比較器５１及び第二の比較器５２のそれぞれの出力端子をＡＮＤ回路５３の入力端子に接続してある。第一の比較器４１で形成した重負荷検出期間とタイミングを合わせるタイミング回路はフリップフロップ回路５４で構成される。ＡＮＤ回路５３の出力端子をフリップフロップ回路５４のクロック端子に接続してある。
【００３６】
発振器１２はフォトトランジスタ３１を備え、フォトトランジスタ３１は直流電源端子とグランドとの間にトランジスタ３３とを介して接続してある。このトランジスタ３３とは別にトランジスタ３４を備えてあり、このトランジスタ３４のエミッタを電源端子に接続し、コレクタを三角波発生用のコンデンサ３５を介してグランドに接続してある。フォトトランジスタ３１と並列に抵抗３２を接続してある。
【００３７】
パルス形成回路１３は２つの比較器４１，４２と、３つのＡＮＤ回路４３，４６，４７と、フリップフロップ回路４５と、２つのＮＯＴ回路４８，５５と、スイッチ４９を備え、発振器１２に第一の比較器４１の検出端子を接続してある。また、同じく発振器１２と位相制御回路１１を構成するスイッチ４９のコレクタには電流源４０を介して第二の比較器４２の基準端子を接続してある。この比較器４２の検出端子にはスイッチ４４を接続してあり、このスイッチ４４は電位差が異なる基準電圧部Ｖ１，Ｖ２をそれぞれ接続してある。第二の比較器４２の出力端子にはＡＮＤ回路４３の入力端子を接続してある。このＡＮＤ回路４３の他方の入力端子には、位相制御回路１１に設けたフリップフロップ回路５４の位相反転出力端子に接続してある。
【００３８】
ＡＮＤ回路４３の出力端子は、電圧切り替え用スイッチ４４の制御端子に接続し、ＡＮＤ回路４３の出力に応じてスイッチ４４を切り替えるようにしてある。また、ＡＮＤ回路４３の出力端子は、ＮＯＴ回路４８の入力端子及びフリップフロップ回路４５に接続してある。また、ＮＯＴ回路４８の出力端子をトランジスタで構成したスイッチ４９のベースに接続してある。このスイッチ４９のコレクタは電流源４０を介して比較器４２の基準端子に接続してある。また、ＡＮＤ回路４３の出力端子はＡＮＤ回路４６，４７の一方の端子に接続してある。第二のＡＮＤ回路４６の他方の端子にはフリップフロップ回路４５の出力端子を接続し、第三のＡＮＤ回路４７の他方の端子にはフリップフロップ回路４５の位相反転出力端子を接続してある。第二のＡＮＤ回路４６の出力端子にはレベルシフト回路９を介してハイサイドスイッチ２を接続し、第三のＡＮＤ回路４７の出力端子にはローサイドスイッチ３を接続してある。
【００３９】
第一の比較器４１には基準電圧部Ｖ３を接続してある。この基準電圧部の電圧はＶ２＞Ｖ３＞Ｖ１になるように設定してある。この第一の比較器４１の出力端子には第二のＮＯＴ回路５５の入力端子が接続してある。このＮＯＴ回路５５の出力端子は位相制御回路１１のフリップフロップ回路５４のクリア端子に接続してある。
【００４０】
以上のように構成してある共振回路は以下のように作用する。この共振回路のタイミングチャートを図５に示す。先ず、ハイサイドスイッチ２がオンし、電流検出抵抗８にＥ１以上の電流が流れると、第一の比較器５１がオフし、この信号がＡＮＤ回路５３に送信される。このとき第二の比較器５２はオンしているため、ＡＮＤ回路５３はオフする。次に比較器４１から重負荷検出期間のタイミングでオン信号が出力され、この信号がＮＯＴ回路５５に入力する。これによりＮＯＴ回路５５の出力がオフし、フリップフロップ回路５４のクリア信号が解除される。ここで電流検出抵抗８を流れる電流がＥ１以下に減少すると、比較器５１がオンし、ＡＮＤ回路５３がオンするので、フリップフロップ回路５４にクロック信号が入力し、フリップフロップ回路５４の位相反転出力端子からオフ信号が出力され、制御パルス形成回路１３のクロック信号が反転し、発振のタイミングをずらす。これにより、共振はずれしない電源回路が作成でき、スイッチのdi/dtによる破壊を防止することができるまた、共振はずれする直前までの周波数を使用でき、電源の高効率化を図ることができる。また、軽負荷状態と重負荷状態を区別することができる。
【００４１】
一方、ローサイドスイッチ３がオンすると、電流検出抵抗８にはハイサイドスイッチ２がオンした場合と逆の電流が流れる。ローサイドスイッチ３がオンし、電流検出抵抗８にＥ２以下の電流（絶対値では以上の電流）が流れると、第二の比較器５２がオフする。一方、第一の比較器５１はオンしているため、ＡＮＤ回路２５がオフする。次に比較器４１から重負荷検出期間のタイミングでオン信号が出力され、この信号がＮＯＴ回路５５に入力する。ＮＯＴ回路５５の出力はオフする為に、フリップフロップ回路５４のクリア信号が解除される。ここで電流検出抵抗８を流れる電流がＥ２以上になる（電流としては減少）と、比較器５２がオンし、ＡＮＤ回路５３がオンするので、フリップフロップ回路５４にクロック信号が入力し、フリップフロップ回路５４の位相反転出力端子からオフ信号が出力され、制御パルス形成回路１３のクロック信号が反転し、発振のタイミングをずらす。これにより、共振はずれしない電源回路が作成でき、スイッチのdi/dtによる破壊を防止することができるまた、共振はずれする直前までの周波数を使用でき、電源の高効率化を図ることができる。また、軽負荷状態と重負荷状態を区別することができる。
【００４２】
なお、本実施例に示した制御回路１０は集積回路で一回路として組み込むことが可能である。制御回路１０を集積回路で組み込む場合は、検出レベルを設け、電流検出抵抗８で検出した共振回路を流れる電流が重負荷検出期間内に検出レベルを超えたか否かを検出し、この検出レベルを超えた場合、さらに共振回路を流れる電流が検出レベルより下がったことを検出するように構成すると、この実施例と同様の作用をする制御回路１０を得られる。
【産業上の利用可能性】
【００４３】
本発明の共振回路は、共振はずれしない電源回路が作成でき、スイッチのdi/dtによる破壊を防止することができる。また、共振はずれする直前までの周波数を使用でき、電源の高効率化や小型化を図ることができる。また、軽負荷状態と重負荷状態を区別できるため、誤動作し難く電源の設計が簡単にできる。
【図面の簡単な説明】
【００４４】
【図１】本発明に係る共振回路の回路図である。
【図２】本発明共振回路に係る第一実施例の要部を示した回路図である。
【図３】図２図示実施例におけるタイミングチャートである。
【図４】本発明共振回路に係る第二実施例の要部を示した回路図である。
【図５】図４図示実施例におけるタイミングチャートである。
【図６】本発明共振回路における従来例の要部を示した回路図である。
【図７】図６図示従来例のタイミングチャートである。
【符号の説明】
【００４５】
１  直流電源
２  ハイサイドスイッチ
３  ローサイドスイッチ
４  トランス
５  トランス４の一次巻線
６  トランス４の二次巻線
７  共振コンデンサ
８  電流検出抵抗
９  レベルシフト回路
１０  制御回路
１１  位相制御回路
１２  発振器
１３  パルス形成回路
２１，２２，２３，２４  比較器
２５  ＯＲ回路
２６  ＮＯＲ回路
２７，２８  フリップフロップ回路
３１  フォトトランジスタ
３２  抵抗
３３，３４  トランジスタ
３５  三角波発生用コンデンサ
４０  電流源
４１，４２  比較器
４３，４６，４７  ＡＮＤ回路
４４  スイッチ
４５  フリップフロップ回路
４８  ＮＯＴ回路
４９  スイッチ
５１，５２  比較器
５３  ＡＮＤ回路
５４  フリップフロップ回路
５５  ＮＯＴ回路
６１，６２  比較器
６３，６４  ＮＯＴ回路
６５，６６  フリップフロップ回路
６７，６８  ＡＮＤ回路
６９  ＯＲ回路
７０  スイッチ
【図１】
2005198456.tif 000003
【図２】
2005198456.tif 000004
【図３】
2005198456.tif 000005
【図４】
2005198456.tif 000006
【図５】
2005198456.tif 000007
【図６】
2005198456.tif 000008
【図７】
2005198456.tif 000009