(57)【要約】【課題】光導波路の寸法精度が低くても、光電気素子と光導波路とを確実に光結合することができる光電気回路基板およびその製造方法を提供する。【解決手段】第１配線層２４が形成されるプリント基板２２と、ミラー４５を有する光導波路４６を備える光導波路基板２３とは、積重状態で接合される。光導波路基板２３には、第２配線層２６が形成され、光電気素子２７は、第２配線層２６を介してプリント基板２２の第１配線層２４に電気的に接続される。第２配線層２６は、光電気素子２７が搭載される光電気素子搭載パッド５０と、この光電気素子搭載パッド５０に連なる第２配線部分と、この第２配線部分に連なりかつ前記第１配線層２４の第１接続部分３６に電気的に接続される第２接続部５１とを有する。前記第２配線層２６は、前記ミラー４５の位置に基づいて光導波路基板２３に形成される。【選択図】      図２
2005017394.tif 000002
【特許請求の範囲】
【請求項１】
第１配線層が形成される電気配線基板と、
光路変換部を有する光導波路を備え、前記電気配線基板に積重状態で接合される光導波路基板と、
前記第１配線層に電気的に接続され、光導波路に光結合される光電気素子と、
前記光電気素子が搭載される光電気素子搭載部およびこの光電気素子搭載部に連なり前記第１配線層に電気的に接続される光電気素子接続部を有し、前記光路変換部の位置に基づいて光導波路基板に形成される第２配線層とを含むことを特徴とする光電気回路基板。
【請求項２】
前記電気配線基板には、少なくとも光電気素子搭載部に搭載された光電気素子を外囲する開口部が設けられることを特徴とする請求項１記載の光電気回路基板。
【請求項３】
光電気素子が搭載される光電気素子搭載部およびこの光電気素子搭載部に連なり電気配線基板に形成される第１配線層に電気的に接続される光電気素子接続部を有する第２配線層を、光路変換部を有する光導波路を備える光導波路基板に、前記光路変換部の位置に基づいて形成する第２配線層形成工程と、
前記光電気素子接続部と第１配線層とを電気的に接続するとともに、光導波路基板と電気配線基板とを積重状態で接合する接合工程と、
前記光電気素子搭載部に光電気素子を搭載する搭載工程とを含むことを特徴とする光電気回路基板の製造方法。
【請求項４】
前記光導波路基板は、第２配線層を形成する際に基準となる基準部をさらに備え、
前記第２配線層形成工程では、前記光路変換部と基準部との位置関係を計測し、前記第２配線層を、計測結果に基づいて基準部に対する位置を調整して、光導波路基板に形成することを特徴とする請求項３記載の光電気回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光配線と電気配線とが混在する光電気回路基板およびその製造方法に関する。
【０００２】
【従来の技術】
高度情報化社会の発展によって、要求される情報の高度化、多様化およびデジタル化が進み、情報通信ネットワークを介して流通する情報量は、加速的に増大すると予測されている。この膨大な情報を円滑に伝送および処理するためには、通信装置およびコンピュータなどの処理能力を飛躍的に向上させる必要がある。半導体集積回路（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ、略称ＬＳＩ）などの電気素子の性能は着実に向上しているが、信号高速化に伴うクロストーク、電磁輻射、ノイズなどの電気配線に係る問題がボトルネックとなっている。これを解決するために、電気配線の一部を光導波路による光配線に置き換え、電気信号の代わりに光信号を利用することが考えられている。なぜなら光信号の場合、信号高速化に伴うクロストーク、電磁輻射、ノイズなどの影響を受けないからである。
【０００３】
光配線としては、石英製の光ファイバが用いられていたが、配線数が増加すると接続が困難になることから、高分子系の光導波路基板が検討されている。この光導波路基板は、コア層とクラッド層とを含む。コア層はクラッド層よりも屈折率が高く、したがって光は、コア層とクラッド層との界面で全反射しながら伝搬する。前記コア層は光導波路となる。光導波路基板の材料としては、ポリメチルメタクリレート（ＰＭＭＡ）、エポキシ樹脂、ポリイミドおよびポリシランなどの高分子材料が用いられる。
【０００４】
従来の技術として、プリント基板１の一表面に光パッケージ２を搭載するとともに、前記プリント基板１の他表面に光導波路部品３を積重状態で接合した光配線基板４に関する技術がある。図１２は、光配線基板４の断面図である。プリント基板１は、電気配線基板に相当し、光導波路部品３は光導波路基板に相当し、光配線基板４は光電気回路基板に相当する。プリント基板１には、厚み方向に貫通する貫通孔５が形成されている。前記光パッケージ２は、レーザダイオード（Ｌａｓｅｒ  Ｄｉｏｄｅ、略称ＬＤ）およびフォトダイオード（Ｐｈｏｔｏ  Ｄｉｏｄｅ、略称ＰＤ）などの光電気素子を有し、光電気素子は、貫通孔５を介して、光導波路部品３の光導波路６と光結合されている（たとえば特許文献１参照）。
【０００５】
前記光配線基板４を製造するにあたっては、まず、シリコン基材上に剥離層を形成し、この剥離層上に光導波路部品３を形成する。たとえばフッ素化ポリイミドを主に含む光導波路部品３は、フッ素化ポリアミド酸溶液を、シリコン基板の剥離層上に回転塗布し、約３５０℃で加熱してイミド化させることによって得られる。前記剥離層は、銅（Ｃｕ）、アルミニウム（Ａｌ）および酸化シリコン（ＳｉＯｘ）などの膜によって実現される。前記光導波路部品３は、前記剥離層をエッチングすることによってシリコン基材から剥離される。そして光導波路部品３は、光パッケージ２が搭載されたプリント基板１の貫通孔５に対して位置合わせされた状態で、プリント基板１に接合される。
【０００６】
【特許文献１】
特開２００２−１８９１３７号公報
【０００７】
【発明が解決しようとする課題】
高分子材料を主に含む光導波路部品３は、シリコン基材に比べて熱膨張係数が大きく、前記加熱後の冷却時にシリコン基材に比べて収縮しやすいが、この光導波路部品３は、前記剥離層を介してシリコン基材に拘束されているので、冷却時に自由に収縮できない。したがって光導波路部品３には、大きな残留応力が生じる。そのためシリコン基材から光導波路部品３を剥離したとき、光導波路部品３は不均一に収縮してしまう。したがって光導波路部品３は光導波路６の寸法精度が低い。
【０００８】
光電気素子と光導波路６とを光結合するためには、数μｍ以下の位置ずれしか許容されない。ところが光導波路部品３は光導波路６の寸法精度が低いので、前記従来の技術では、光電気素子と光導波路６とを光結合することができない場合があるという問題がある。
【０００９】
したがって本発明の目的は、光導波路の寸法精度が低くても、光電気素子と光導波路とを確実に光結合することができる光電気回路基板およびその製造方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明は、第１配線層が形成される電気配線基板と、
光路変換部を有する光導波路を備え、前記電気配線基板に積重状態で接合される光導波路基板と、
前記第１配線層に電気的に接続され、光導波路に光結合される光電気素子と、
前記光電気素子が搭載される光電気素子搭載部およびこの光電気素子搭載部に連なり前記第１配線層に電気的に接続される光電気素子接続部を有し、前記光路変換部の位置に基づいて光導波路基板に形成される第２配線層とを含むことを特徴とする光電気回路基板である。
【００１１】
本発明に従えば、電気配線基板および光導波路基板は積重状態で接合される。光導波路基板には、第２配線層が形成され、光電気素子は、第２配線層を介してプリント基板の第１配線層に電気的に接続される。第２配線層は、光導波路の光路変換部の位置に基づいて光導波路基板に形成されるので、光電気素子と光導波路とを確実に光結合することができる。
【００１２】
詳細に述べると、光電気素子は、第２配線層の光電気素子搭載部に搭載される。前記第２配線層は、光導波路の光路変換部の位置に基づいて光導波路基板に形成されるので、光路変換部に対する光電気素子搭載部の位置が原因で光電気素子と光導波路とを高精度に位置合わせすることができないという不具合を防止することができる。したがって光導波路の寸法精度が低くても、光電気素子と光導波路とを高精度に位置合わせすることができ、光電気素子と光導波路とを確実に光結合することができる。
【００１３】
また本発明は、前記電気配線基板には、少なくとも光電気素子搭載部に搭載された光電気素子を外囲する開口部が設けられることを特徴とする。
【００１４】
本発明に従えば、電気配線基板には、少なくとも光電気素子搭載部に搭載された光電気素子を外囲する開口部が設けられるので、光電気素子の配置の自由度を向上することができる。
【００１５】
また本発明は、光電気素子が搭載される光電気素子搭載部およびこの光電気素子搭載部に連なり電気配線基板に形成される第１配線層に電気的に接続される光電気素子接続部を有する第２配線層を、光路変換部を有する光導波路を備える光導波路基板に、前記光路変換部の位置に基づいて形成する第２配線層形成工程と、
前記光電気素子接続部と第１配線層とを電気的に接続するとともに、光導波路基板と電気配線基板とを積重状態で接合する接合工程と、
前記光電気素子搭載部に光電気素子を搭載する搭載工程とを含むことを特徴とする光電気回路基板の製造方法である。
【００１６】
本発明に従えば、電気配線基板、光導波路基板および光電気素子を準備する。第２配線層形成工程において、第２配線層を、光路変換部の位置に基づいて光導波路基板に形成する。接合工程において、第２配線層の光電気素子接続部と第１配線層とを電気的に接続するとともに、光導波路基板を電気配線基板に積重状態で接合する。搭載工程において、光電気素子搭載部に光電気素子を搭載する。
【００１７】
特に第２配線層形成工程では、光路変換部の位置に基づいて第２配線層を形成するので、光路変換部に対する光電気素子搭載部の位置が原因で光電気素子と光導波路とを高精度に位置合わせすることができないという不具合を防止することができる。したがって光導波路の寸法精度が低くても、光電気素子と光導波路とを高精度に位置合わせすることができ、光電気素子と光導波路とを確実に光結合することができる。
【００１８】
また本発明は、前記光導波路基板は、第２配線層を形成する際に基準となる基準部をさらに備え、
前記第２配線層形成工程では、前記光路変換部と基準部との位置関係を計測し、前記第２配線層を、計測結果に基づいて基準部に対する位置を調整して、光導波路基板に形成することを特徴とする。
【００１９】
本発明に従えば、第２配線層形成工程では、光路変換部と基準部との位置関係を計測する。この計測結果に基づいて、第２配線層を、基準部に対する位置を調整して光導波路基板に形成する。したがって光導波路の寸法精度が低くても、光電気素子と光導波路とを高精度に位置合わせすることができるように、第２配線層を形成することができる。
【００２０】
【発明の実施の形態】
図１は、本発明の実施の一形態の光電気回路基板２１の平面図であり、図２は図１の切断面線ＩＩ−ＩＩから見た光電気回路基板２１の断面図である。本実施の形態の光電気回路基板２１は、たとえば通信装置およびコンピュータなどに適用される。光電気回路基板２１は、電気配線基板としてのプリント基板２２と、光導波路基板２３とを含む。
【００２１】
プリント基板２２には、銅（Ｃｕ）から成る第１配線層２４が形成される。このプリント基板２２には、その一表面側に電子部品２５が搭載される。電子部品２５は、たとえば集積回路部品などによって実現される。光導波路基板２３には、銅から成る第２配線層２６が形成される。この光導波路基板２３には、その一表面側に複数（本実施の形態では２つ）の光電気素子２７が搭載される。具体的に述べると、各光電気素子２７は対を成し、一方の光電気素子２７は発光素子によって実現され、他方の光電気素子２７は受光素子によって実現される。発光素子はたとえばレーザダイオード（Ｌａｓｅｒ  Ｄｉｏｄｅ、略称ＬＤ）によって実現され、受光素子はたとえばフォトダイオード（Ｐｈｏｔｏ  Ｄｉｏｄｅ、略称ＰＤ）によって実現される。
【００２２】
プリント基板２２および光導波路基板２３は、接着層２８を介して積重状態で接合される。このとき、プリント基板２２の他表面は光導波路基板２３に向かい、光導波路基板２３の一表面はプリント基板２２に向かう。接着層２８の厚さは約２５μｍである。
【００２３】
前記プリント基板２２には、複数の開口部３１が設けられるとともに、複数の貫通孔３２が形成される。開口部３１は、プリント基板２２をその厚み方向に貫通する窓３３を形成する。開口部３１は、光導波路基板２３に搭載された光電気素子２７を外囲する。貫通孔３２は、プリント基板２２をその厚み方向に貫通する。プリント基板２２は、たとえばガラスエポキシ基板によって実現される。プリント基板２２の厚さは約８００μｍである。
【００２４】
プリント基板２２には、前記第１配線層２４が形成される。第１配線層２４は、電子部品搭載パッド３５、第１配線部分（図示せず）、第１接続部分３６および挿通部分３７を有する。電子部品搭載パッド３５および第１配線部分は、プリント基板２２の一表面に形成される。これらの電子部品搭載パッド３５および第１配線部分の厚さは約１０μｍである。第１配線部分は、電子部品搭載パッド３５に連なる。電子部品搭載パッド３５には、前記電子部品２５が搭載される。電子部品搭載パッド３５と電子部品２５とは、機械的および電気的に接続される。第１接続部分３６は、プリント基板２２の他表面に形成される。この第１接続部分３６の厚さは約１０μｍである。挿通部分３７は、前記貫通孔３２をプリント基板２２の一表面から他表面にわたって挿通する。挿通部分３７の一端部は、電子部品搭載パッド３５または第１配線部分に連なり、挿通部分３７の他端部は、第１接続部分３６に連なる。
【００２５】
前記光導波路基板２３は、第１および第２クラッド層４１，４２と、コア層４３と、基準部としての位置合わせマーク４４とを有する。第１および第２クラッド層４１，４２は、第１の高分子材料から成り、コア層４３および位置合わせマーク４４は、第１の高分子材料よりも屈折率が高い第２の高分子材料から成る。具体的に述べると、第１および第２クラッド層４１，４２は、たとえば日立化成製ＯＰＩ−Ｎ３２０５によって実現される第１のフッ素化ポリアミド酸溶液をイミド化させたフッ素化ポリイミドから成り、屈折率が約１．５２である。コア層４３および位置合わせマーク４４は、たとえば日立化成製ＯＰＩ−Ｎ３４０５によって実現される第２のフッ素化ポリアミド酸溶液をイミド化させたフッ素化ポリイミドから成り、屈折率が約１．５３である。
【００２６】
第１クラッド層４１は、平板状に形成される。この第１クラッド層４１の厚さは約２０μｍである。第１クラッド層４１の一表面には、この一表面に沿う予め定める延在方向（図１における矢符Ｘの方向）に延びる大略的に直方体形状のコア層４３と、このコア層４３に関して延在方向Ｘ一方および他方に配置される位置合わせマーク４４とが形成される。さらに第１クラッド層４１の一表面には、コア層４３および位置合わせマーク４４を介して第２クラッド層４２が形成される。第２クラッド層４２の厚さは約４０μｍである。
【００２７】
コア層４３の延在方向Ｘ両端面４３ａ，４３ｂは、第１クラッド層４１から離れるにつれて相互に近接するように第１クラッド層４１の一表面に対して傾斜する。コア層４３の延在方向Ｘ両端面４３ａ，４３ｂは、第１クラッド層４１の一表面に対して傾斜角度θ１＝４５°を成して傾斜する。コア層４３は、厚さが約２０μｍであり、第１クラッド層４１の一表面に沿いかつ延在方向Ｘに垂直な幅方向（図１における矢符Ｙの方向）の長さがたとえば約２０μｍである。コア層４３の延在方向Ｘ両端面４３ａ，４３ｂには、光路変換部としてのミラー４５が形成される。ミラー４５は、金（Ａｕ）から成る膜である。ミラー４５の膜厚は約５μｍである。コア層４３とミラー４５とを含んで光導波路４６が構成される。
【００２８】
本実施の形態では、ミラー４５は金から成る膜であるが、本発明の実施の他の形態では、金から成る膜に代えて、金以外の金属から成る膜、たとえばアルミニウム（Ａｌ）から成る膜および銀（Ａｇ）から成る膜などによって、ミラー４５を実現してもよい。
【００２９】
位置合わせマーク４４は、第１クラッド層４１の一表面に垂直な方向から見た形状が十字状になるように形成される。位置合わせマーク４４は、中心部およびこの中心部に連なる薄片を含む。中心部は、第１クラッド層４１の一表面から垂直に立ち上がる。薄片は、中心部の軸線まわりに周方向に等間隔をあけて設けられ、第１クラッド層４１の一表面から垂直に立ち上がる。中心部の直径は約１μｍである。これによって数μｍ程度の位置ずれ量の計測（後述の図７〜図９参照）が可能となる。中心部に関して対称に設けられる各薄片の中心部から最も離反した端部間の距離は、約１０μｍである。
【００３０】
本実施の形態では、位置合わせマーク４４は十字状に形成されるが、本発明の実施の他の形態では、位置合わせマーク４４は必ずしも十字状に形成される必要はなく、直径約１μｍの中心部が分かるような形状であればよい。
【００３１】
位置合わせマーク４４は、第１クラッド層４１の一表面に沿う仮想一平面上における位置が、前記仮想一平面上における第２配線層２６の位置から外れるように設けられる。位置合わせマーク４４の一表面には、膜厚約５μｍの金から成る膜が形成される。位置合わせマーク４４は透明であるが、前述のようにその一表面に金から成る膜が形成されることによって、位置ずれ量を計測する際に位置合わせマーク４４の位置が分かり、位置ずれ量の計測が可能となる。
【００３２】
光導波路基板２３には、前記第２配線層２６が形成される。第２配線層２６は、光導波路基板２３の一表面、すなわち第１クラッド層４１の他表面に形成される。第２配線層２６の厚さは約１０μｍである。第２配線層２６は、ミラー４５の位置に基づいて形成される（後述の図７〜図９参照）。
【００３３】
第２配線層２６は、光電気素子搭載パッド５０、第２配線部分（図示せず）および第２接続部分５１を有する。光電気素子搭載パッド５０は、光電気素子搭載部に相当し、第２配線部分および第２接続部分５１は、光電気素子接続部に相当する。光電気素子搭載パッド５０には、前記光電気素子２７が搭載される。光電気素子搭載パッド５０と光電気素子２７とは、機械的および電気的に接続される。詳しく述べると、光電気素子２７は、素子本体と、突出部分すなわちバンプとを有し、素子本体は、バンプを介して、光電気素子搭載パッド５０に機械的および電気的に接続される。光電気素子搭載パッド５０には第２配線部分が連なり、この第２配線部分には第２接続部分５１が連なる。第２接続部分５１は、前記プリント基板２２に形成される第１配線層２４の第１接続部分３６に電気的に接続される。
【００３４】
光電気素子２７は、光導波路４６に光結合される。本実施の形態においては、光電気回路基板２１は２つの光電気素子２７を有する。２つの光電気素子２７のうち、一方の光電気素子２７は発光素子であり、他方の光電気素子２７は受光素子である。一方の光電気素子２７からの光は、コア層４３の延在方向Ｘ一方の端面４３ａに形成されるミラー４５によって反射され、コア層４３に導かれる。コア層４３に導かれた光は、第１および第２クラッド層４１，４２とコア層４３との界面で全反射しながら伝搬し、コア層の延在方向Ｘ他方の端面４３ｂに形成されるミラー４５に導かれる。このミラー４５に導かれた光は、コア層４３の延在方向Ｘ他方の端面４３ｂに形成されるミラー４５によって反射され、他方の光電気素子２７に導かれる。
【００３５】
一方の光電気素子２７が搭載される光電気素子搭載パッド５０にプリント基板２２の第１配線層２４から導かれた電気信号は、一方の光電気素子２７によって光信号に変換される。この光信号は、一方の光電気素子２７から光導波路４６を介して他方の光電気素子２７に導かれる。他方の光電気素子２７に導かれた光信号は、他方の光電気素子２７によって電気信号に変換される。この電気信号は、他方の光電気素子２７が搭載される光電気素子搭載パッド５０を介してプリント基板２２の第１配線層２４に導かれる。
【００３６】
図３は、光電気回路基板２１の製造手順を段階的に示すフローチャートである。この図３を参照して、光電気回路基板２１の製造方法を大略的に説明する。プリント基板２２、光導波路基板２３、光電気素子２７および電子部品２５を準備した後、ステップａ１で光電気回路基板２１の製造作業を開始し、ステップａ２に移行する。
【００３７】
ステップａ２の第２配線層形成工程では、第２配線層２６を、光導波路基板２３に形成する。続くステップａ３の接合工程では、プリント基板２２と光導波路基板２３とを接着剤によって接合する。
【００３８】
次に、ステップａ４の搭載工程では、光導波路基板２３に光電気素子２７を搭載するとともに、プリント基板２２に電子部品２５を搭載する。こうして光電気回路基板２１を得た後、ステップａ５に移行し、光電気回路基板２１の製造作業を終了する。
【００３９】
図４〜図６は、光導波路基板２３の製造工程を詳細に説明するための図であり、図７〜図９は第２配線層形成工程を詳細に説明するための図である。ここでは説明の便宜上、光導波路基板２３の製造工程および第２配線層形成工程を分けて説明するが、前記各工程は一連の工程である。
【００４０】
図４は、光導波路基板２３の製造工程を段階的に示すフローチャートである。図５は、光導波路基板２３の製造工程における各段階の生成物Ａ１〜Ａ４の断面図であり、図５（１）はシリコン基板５４に第１および第２層５５，５６が形成された第１生成物Ａ１を示し、図５（２）は第１生成物Ａ１にレジスト層５７が形成された第２生成物Ａ２を示し、図５（３）は第２生成物Ａ２のレジスト層５７が部分的に除去された第３生成物Ａ３を示し、図５（４）は第３生成物Ａ３の第２層５６が部分的に除去されさらにレジストパターン層５８が除去された第４生成物Ａ４を示す。図６は、光導波路基板２３の製造工程における図５に続く各段階の生成物Ａ５〜Ａ７の断面図であり、図６（１）は第４生成物Ａ４のコア層前駆体５９が加工されさらにコア層４３および位置合わせマーク４４の一部に金が蒸着された第５生成物Ａ５を示し、図６（２）は第５生成物Ａ５に第３層６０が形成された第６生成物Ａ６を示し、図６（３）は第６生成物Ａ６からシリコン基板５４が取り除かれた第７生成物Ａ７を示す。
【００４１】
シリコン基板５４を準備した後、ステップｂ１で光導波路基板２３の製造作業を開始する。シリコン基板５４は、シリコン基材６１と、このシリコン基材６１の一表面に形成される酸化シリコン（ＳｉＯｘ）膜６２とを含む。酸化シリコン膜６２の膜厚は約１μｍである。前記酸化シリコン膜６２は、後述のステップｂ１０で光導波路基板２３をシリコン基材６１から剥離するための剥離層として形成される。
【００４２】
本実施の形態では、シリコン基材６１には酸化シリコン膜６２が形成されるが、本発明の実施の他の形態では、酸化シリコン膜６２に代えて、たとえば銅から成る膜およびアルミニウム（Ａｌ）から成る膜などが形成されてもよい。
【００４３】
次に、ステップｂ２では、図５（１）に示すように、シリコン基板５４に第１および第２層５５，５６を形成することによって第１生成物Ａ１を生成する。第１生成物Ａ１を生成するにあたっては、まず、シリコン基板５４の一表面、すなわち酸化シリコン膜６２の一表面に、第１のフッ素化ポリアミド酸溶液をたとえば回転塗布によって塗布し、これによって第１のフッ素化ポリアミド酸溶液の液膜を形成する。そして前記液膜を、約３５０℃で加熱してイミド化させる。こうしてシリコン基板５４の一表面に、膜厚約２０μｍのフッ素化ポリイミド膜を形成する。このフッ素化ポリイミド膜が前記第１層５５である。第１層５５は、屈折率が約１．５２である。第１層５５は、光導波路基板２３における第１クラッド層４１となる。前記第１のフッ素化ポリアミド酸溶液は、たとえば日立化成製ＯＰＩ−Ｎ３２０５によって実現される。
【００４４】
シリコン基板５４の一表面に第１層５５を形成した後、第１層５５の一表面に、第１のフッ素化ポリアミド酸溶液とは異なる第２のフッ素化ポリアミド酸溶液をたとえば回転塗布によって塗布し、これによって第２のフッ素化ポリアミド酸溶液の液膜を形成する。そして前記液膜を、約３５０℃で加熱してイミド化させる。こうして第１層５５の一表面に、膜厚約２０μｍのフッ素化ポリイミド膜を形成する。このフッ素化ポリイミド膜が前記第２層５６である。第２層５６は、屈折率が約１．５３である。第２層５６の一部は、光導波路基板２３におけるコア層４３および位置合わせマーク４４となる。前記第２のフッ素化ポリアミド酸溶液は、たとえば日立化成製ＯＰＩ−Ｎ３４０５によって実現される。
【００４５】
次に、ステップｂ３では、図５（２）に示すように、第１生成物Ａ１にレジスト層５７を形成することによって第２生成物Ａ２を生成する。具体的には、第１生成物Ａ１の一表面、すなわち第２層５６の一表面に、フォトレジストをたとえば回転塗布によって塗布し、これによってレジスト層５７を形成する。
【００４６】
次に、ステップｂ４では、図５（３）に示すように、第２生成物Ａ２のレジスト層５７を部分的に除去することによって第３生成物Ａ３を生成する。具体的には、露光および現像などの各工程を経て、レジスト層５７の一部を除去し、これによって後述のコア層前駆体５９および位置合わせマーク４４を形成するためのレジストパターン層５８を形成する。
【００４７】
次に、ステップｂ５およびステップｂ６では、図５（４）に示すように、第３生成物Ａ３の第２層５６を部分的に除去し、さらにレジストパターン層５８を除去することによって第４生成物Ａ４を生成する。第４生成物Ａ４を生成するにあたっては、まず、ステップｂ５で、第２層５６のうちレジストパターン層５８に覆われずに開放された開放部分を、反応性イオンエッチングによって、一表面から他表面にわたって除去する。このとき第２層５６のうち除去されずに残った部分が、コア層前駆体５９および位置合わせマーク４４となる。コア層前駆体５９は、大略的に直方体形状であり、延在方向Ｘに延びる。前記エッチングの後、ステップｂ６で、溶剤を用いてレジストパターン層５８を除去する。
【００４８】
次に、ステップｂ７およびステップｂ８では、図６（１）に示すように、第４生成物Ａ４のコア層前駆体５９を加工し、さらにコア層４３および位置合わせマーク４４の一部に金を蒸着することによって第５生成物Ａ５を生成する。第５生成物Ａ５を生成するにあたっては、まず、ステップｂ７で、ダイサを用いて、コア層前駆体５９の延在方向Ｘ両端部５９ａ，５９ｂを加工する。前記ダイサには、先端角度９０°のダイヤモンドブレード６３が装着されており、ダイヤモンドブレード６３は、回転軸線（図示せず）まわりに回転駆動される。このダイサを用いて、コア層前駆体５９の延在方向Ｘ両端部５９ａ，５９ｂを加工することによってコア層４３が形成される。コア層４３の延在方向Ｘ両端面４３ａ，４３ｂは、第１クラッド層４１から離れるにつれて相互に近接し、かつ第１クラッド層４１の一表面に対して傾斜角度θ１＝４５°を成して傾斜する。
【００４９】
コア層前駆体５９の延在方向Ｘ両端部５９ａ，５９ｂを加工してコア層４３を形成した後、ステップｂ８で、コア層４３の延在方向Ｘ両端面４３ａ，４３ｂおよび位置合わせマーク４４の表面を除く残余の表面を蒸着用メタルマスクで覆い、コア層４３の延在方向Ｘ両端面４３ａ，４３ｂと位置合わせマーク４４の表面とに、金を蒸着する。これによってコア層４３の延在方向Ｘ両端面４３ａ，４３ｂと、位置合わせマーク４４の一表面とに、膜厚約５μｍの金から成る膜を形成することができる。コア層４３の延在方向Ｘ両端面４３ａ，４３ｂに形成される金から成る膜は、光導波路基板２３におけるミラー４５となる。
【００５０】
次に、ステップｂ９では、図６（２）に示すように、第５生成物Ａ５に第３層６０を形成することによって第６生成物Ａ６を生成する。第６生成物Ａ６を生成するにあたっては、第５生成物Ａ５の一表面（図６（１）に示す第５生成物Ａ５の上面）に、第１のフッ素化ポリアミド酸溶液をたとえば回転塗布によって塗布し、これによって第１のフッ素化ポリアミド酸溶液の液膜を形成する。そして前記液膜を、約３５０℃で加熱してイミド化させる。こうして第５生成物Ａ５の一表面に、膜厚約４０μｍのフッ素化ポリイミド膜を形成する。このフッ素化ポリイミド膜が前記第３層６０である。第３層６０は、屈折率が約１．５２である。第３層６０は、光導波路基板２３における第２クラッド層４２となる。
【００５１】
次に、ステップｂ１０では、図６（３）に示すように、第６生成物Ａ６からシリコン基板５４を取り除くことによって第７生成物Ａ７を生成する。第７生成物Ａ７を生成するにあたっては、第６生成物Ａ６をフッ酸溶液に浸漬し、酸化シリコン膜６２を溶解させる。これによってシリコン基材６１と、第６生成物Ａ６のうちシリコン基板５４を除く残余の部分とを分離する。すなわち前記残余の部分を、シリコン基材６１から剥離する。前記残余の部分が、第７生成物Ａ７であり、光導波路基板２３である。こうして光導波路基板２３を得た後、ステップｂ１１に移行し、光導波路基板２３の製造作業を終了する。
【００５２】
図７は、第２配線層形成工程を段階的に示すフローチャートである。図８は、第２配線層形成工程における各段階の生成物Ａ８〜Ａ１０の断面図であり、図８（１）はガラス基材６５に光導波路基板２３が接合された第８生成物Ａ８を示し、図８（２）は第８生成物Ａ８にレジスト層６６が形成された第９生成物Ａ９を示し、図８（３）は第９生成物Ａ９のレジスト層６６が部分的に除去された第１０生成物Ａ１０を示す。図９は、光導波路基板２３の製造工程における図８に続く各段階の生成物Ａ１１〜Ａ１２の断面図であり、図９（１）は第１０生成物Ａ１０に第２配線層２６が形成されさらにレジストパターン層６７が除去された第１１生成物Ａ１１を示し、図９（２）は第１１生成物Ａ１１からガラス基材６５および接着層６８が取り除かれた第１２生成物Ａ１２を示す。
【００５３】
前述の図４に示すフローチャートに従って光導波路基板２３を得た後、ステップｃ１で第２配線層２６の形成作業を開始し、ステップｃ２に移行する。ステップｃ２では、図８（１）に示すように、光導波路基板２３をガラス基材６５に積重状態で接合することによって第８生成物Ａ８を生成する。具体的には、光導波路基板２３の第２クラッド層４２と、ガラス基材６５とを、仮着剤によって接合する。第８生成物Ａ８において、光導波路基板２３およびガラス基材６５の間には、仮着剤による接着層６８が介在する。この接着層６８の厚さは約１０μｍである。仮着剤は、たとえば（株）アーデル製水溶性仮着剤などである。
【００５４】
次に、ステップｃ３では、位置合わせマーク４４とミラー４５との位置関係を計測し、収縮などによる位置ずれ量を求める。位置ずれ量は、延在方向Ｘ（以下「Ｘ方向」と記載する場合がある）の位置ずれ量および幅方向Ｙ（以下「Ｙ方向」と記載する場合がある）の位置ずれ量を含む。本実施の形態では、第１クラッド層４１の一表面に垂直な方向から見て、位置合わせマーク４４の中心部とミラー４５のＹ方向に延びる一縁辺との距離を測定してＸ方向の収縮量を求め、位置合わせマーク４４の中心部とミラー４５のＸ方向に延びる一縁辺との距離を測定してＹ方向の収縮量を求める。位置ずれ量は、工具顕微鏡などを用いて計測することができる。工具顕微鏡では、Ｘ方向およびＹ方向の位置ずれ量をマイクロメートルのオーダーで求めることができる。
【００５５】
次に、ステップｃ４では、図８（２）に示すように、第８生成物Ａ８にレジスト層６６を形成することによって第９生成物Ａ９を生成する。具体的には、第８生成物Ａ８の一表面、すなわち光導波路基板２３の一表面に、フォトレジストをたとえば回転塗布によって塗布し、これによってレジスト層６６を形成する。
【００５６】
次に、ステップｃ５では、図８（３）に示すように、第９生成物Ａ９のレジスト層６６を部分的に除去することによって第１０生成物Ａ１０を生成する。具体的には、露光および現像などの各工程を経て、レジスト層６６の一部を除去し、これによって第２配線層２６を形成するためのレジストパターン層６７を形成する。
【００５７】
露光工程では、光導波路基板２３の位置合わせマーク４４に対応する位置合わせマークを有し、かつ第２配線層２６を形成するための予め定めるマスクパターンが形成された露光マスク６９が用いられる。この露光工程では、前述のステップｃ３で求めた位置ずれ量を考慮して、露光マスク６９の位置合わせマークを、光導波路基板２３の位置合わせマーク４４から位置ずれ量分ずらして、露光を行う。この露光工程では、いわゆる多重露光を行い、コア層４３の延在方向Ｘ各端面４３ａ，４３ｂに対する光電気素子搭載パッド５０を形成するためのレジストパターン層６７の各部分を、個別に形成する。
【００５８】
次に、ステップｃ６およびステップｃ７では、図９（１）に示すように、第１０生成物Ａ１０に第２配線層２６を形成し、さらにレジストパターン層６７を除去することによって第１１生成物Ａ１１を生成する。第１１生成物Ａ１１を生成するにあたっては、まず、ステップｃ６で、第１クラッド層４１のうちレジストパターン層６７に覆われずに開放された開放部分の一表面に、めっき法によって厚さ約１０μｍの第２配線層２６を形成する。第２配線層２６を形成した後、ステップｃ７で溶剤を用いてレジストパターン層６７を除去する。
【００５９】
次に、ステップｃ８では、図９（２）に示すように、第１１生成物Ａ１１からガラス基材６５および接着層６８を取り除くことによって第１２生成物Ａ１２を生成する。第１２生成物Ａ１２を生成するにあたっては、第１１生成物Ａ１１を水系の剥離液に浸漬し、接着層６８を溶解させる。これによってガラス基材６５と、第１１生成物Ａ１１のうちガラス基材６５および接着層６８を除く残余の部分とを分離する。すなわち前記残余の部分を、ガラス基材６５から剥離する。前記残余の部分が、第１２生成物Ａ１２である。第１２生成物Ａ１２は、第２配線層２６が形成された光導波路基板２３である。こうして第２配線層２６が形成された光導波路基板２３を得た後、ステップｃ９に移行し、第２配線層２６の形成作業を終了する。
【００６０】
図１０は、接合工程および搭載工程を段階的に示すフローチャートである。図１１は、接合工程および搭載工程における各段階の生成物Ａ１２〜Ａ１４の断面図であり、図１１（１）は第２配線層２６が形成された光導波路基板２３である第１２生成物Ａ１２を示し、図１１（２）は第１２生成物Ａ１２にプリント基板２２が接合されさらに半田ペースト７１が塗布された第１３生成物Ａ１３を示し、図１１（３）は第１３生成物Ａ１３に光電気素子２７および電子部品２５が搭載された第１４生成物Ａ１４を示す。
【００６１】
前述の図４および図７に示すフローチャートに従って図１１（１）に示すような第２配線層２６が形成された光導波路基板２３である第１２生成物Ａ１２を得た後、ステップｄ１で接合工程を開始し、ステップｄ２に移行する。ステップｄ２およびステップｄ３では、図１１（２）に示すように、第１２生成物Ａ１２にプリント基板２２を積重状態で接合し、さらに半田ペースト７１を塗布することによって第１３生成物Ａ１３を生成する。
【００６２】
第１３生成物Ａ１３を生成するにあたっては、まず、ステップｄ２で、第１配線層２４が形成されたプリント基板２２と、第２配線層２６が形成された光導波路基板２３とを、接着剤によって接合する。詳しく述べると、プリント基板２２および光導波路基板２３は、プリント基板２２の他表面が光導波路基板２３に向かいかつ光導波路基板２３の一表面がプリント基板２２に向かう積重状態で、接合される。プリント基板２２の第１接続部分３６には、半田ペースト７２を、ディスペンサなどを用いて接合前に予め塗布しておく。これによってプリント基板２２の第１接続部分３６と、光導波路基板２３の第２接続部分５１とを電気的に接続することができる。光導波路基板２３およびプリント基板２２の間には、接着剤による接着層２８が介在する。接着剤は、たとえば二液室温硬化型エポキシ樹脂接着剤などである。
【００６３】
光導波路基板２３およびプリント基板２２を接合した後、接合工程を終了して、搭載工程を開始し、ステップｄ３で、光導波路基板２３の光電気素子搭載パッド５０およびプリント基板２２の電子部品搭載パッド３５に、ディスペンサを用いて半田ペースト７１を塗布する。プリント基板２２には、開口部３１が設けられており、これによって光電気素子搭載パッド５０および光電気素子搭載パッド５０付近は開放されている。光電気素子搭載パッド５０には、前記開口部３１が形成する窓３３を介して、半田ペースト７１を塗布することができる。
【００６４】
次に、ステップｄ４では、図１１（３）に示すように、第１３生成物Ａ１３に光電気素子２７および電子部品２５を搭載することによって第１４生成物Ａ１４を生成する。第１４生成物Ａ１４を生成するにあたっては、まず、マウンタなどを用いて、光電気素子２７を光電気素子搭載パッド５０に搭載するとともに、電子部品２５を電子部品搭載パッド３５に搭載する。
【００６５】
この後、光電気素子２７および電子部品２５が搭載された状態で第１３生成物Ａ１３を、リフロー炉で加熱する。これによって半田ペースト７１を溶融させ、光電気素子２７と光電気素子搭載パッド５０とを半田接続するとともに、電子部品２５と電子部品搭載パッド３５とを半田接続する。こうして光電気回路基板２１を得た後、ステップｄ５に移行し、搭載工程を終了する。
【００６６】
以上のように本実施の形態によれば、プリント基板２２および光導波路基板２３は積重状態で接合される。光導波路基板２３には、第２配線層２６が形成され、光電気素子２７は、第２配線層２６を介してプリント基板２２の第１配線層２４に電気的に接続される。第２配線層２６は、光導波路４６のミラー４５の位置に基づいて光導波路基板２３に形成されるので、光電気素子２７と光導波路４６とを確実に光結合することができる。
【００６７】
詳細に述べると、光電気素子２７は、第２配線層２６の光電気素子搭載パッド５０に搭載される。前記第２配線層２６は、光導波路４６のミラー４５の位置に基づいて光導波路基板２３に形成されるので、ミラー４５に対する光電気素子搭載パッド５０の位置が原因で光電気素子２７と光導波路４６とを高精度に位置合わせすることができないという不具合を防止することができる。したがって光導波路４６の寸法精度が低くても、光電気素子２７と光導波路４６とを高精度に位置合わせすることができ、光電気素子２７と光導波路４６とを確実に光結合することができる。
【００６８】
また本実施の形態によれば、プリント基板２２には、少なくとも光電気素子搭載パッド５０に搭載された光電気素子２７を外囲する開口部３１が設けられるので、光電気素子２７の配置の自由度を向上することができる。
【００６９】
また本実施の形態によれば、プリント基板２２、光導波路基板２３、光電気素子２７および電子部品２５を準備する。第２配線層形成工程において、第２配線層２６を、ミラー４５の位置に基づいて光導波路基板２３に形成する。接合工程において、第２配線層２６の光電気素子搭載パッド５０と第１配線層２４とを電気的に接続するとともに、光導波路基板２３をプリント基板２２に積重状態で接合する。搭載工程において、光電気素子搭載パッド５０に光電気素子２７を搭載する。
【００７０】
光導波路基板２３は、シリコン基材６１に比べて熱膨張係数が大きく、前述の図４のステップｂ９における加熱後の冷却時にシリコン基材６１に比べて収縮しやすいが、光導波路基板２３は、酸化シリコン膜６２を介してシリコン基材６１に拘束されているので、冷却時に自由に収縮できない。したがって光導波路基板２３には、大きな残留応力が生じる。そのため前述の図４のステップｂ１０で、シリコン基材６１から光導波路基板２３を剥離したとき、光導波路基板２３は不均一に収縮してしまう。したがって光導波路基板２３は光導波路４６の寸法精度が低い。
【００７１】
しかしながら第２配線層形成工程では、ミラー４５の位置に基づいて第２配線層２６を形成するので、ミラー４５に対する光電気素子搭載パッド５０の位置が原因で光電気素子２７と光導波路４６とを高精度に位置合わせすることができないという不具合を防止することができる。したがって光導波路４６の寸法精度が低くても、光電気素子２７と光導波路４６とを高精度に位置合わせすることができる。
【００７２】
しかも光電気素子搭載パッド５０および光電気素子２７のバンプがずれている場合、前述の図１０のステップｄ４における加熱時に、光電気素子搭載パッド５０と光電気素子２７のバンプとの間に、溶融半田の表面張力に起因する復元力が働く。これによって光電気素子搭載パッド５０および光電気素子２７のバンプのずれが低減され、光電気素子２７が光電気素子搭載パッド５０に対して高精度に位置決めされる。また光導波路基板２３の厚み方向に関する光電気素子２７の位置は、光電気素子搭載パッド５０に供給される半田ペーストの量と、光電気素子２７のバンプの体積によって制御することができる。したがって光電気素子２７と光導波路４６とを確実に光結合することができる。
【００７３】
また本実施の形態によれば、第２配線層形成工程では、ミラー４５と位置合わせマーク４４との位置関係を計測する。この計測結果に基づいて、第２配線層２６を、ミラー４５に対する位置を調整して光導波路基板２３に形成する。したがって光導波路４６の寸法精度が低くても、光電気素子２７と光導波路４６とを高精度に位置合わせすることができるように、第２配線層２６を形成することができる。これによって光電気素子２７と光導波路４６とをミクロンオーダーで位置合わせすることができる。
【００７４】
本実施の形態では、プリント基板２２の第１接続部分３６と光導波路基板２３の第２接続部分５１とは多少ずれる可能性があるが、このずれは、前記第１接続部分３６と第２接続部分５１との電気的な接続においては問題にならない程度である。
【００７５】
【発明の効果】
以上のように本発明によれば、光電気素子は、第２配線層の光電気素子搭載部に搭載される。前記第２配線層は、光導波路の光路変換部の位置に基づいて光導波路基板に形成されるので、光路変換部に対する光電気素子搭載部の位置が原因で光電気素子と光導波路とを高精度に位置合わせすることができないという不具合を防止することができる。したがって光導波路の寸法精度が低くても、光電気素子と光導波路とを高精度に位置合わせすることができ、光電気素子と光導波路とを確実に光結合することができる。
【００７６】
また本発明によれば、電気配線基板には、少なくとも光電気素子搭載部に搭載された光電気素子を外囲する開口部が設けられるので、光電気素子の配置の自由度を向上することができる。
【００７７】
また本発明によれば、第２配線層形成工程では、光路変換部の位置に基づいて第２配線層を形成するので、光路変換部に対する光電気素子搭載部の位置が原因で光電気素子と光導波路とを高精度に位置合わせすることができないという不具合を防止することができる。したがって光導波路の寸法精度が低くても、光電気素子と光導波路とを高精度に位置合わせすることができ、光電気素子と光導波路とを確実に光結合することができる。
【００７８】
また本発明によれば、第２配線層形成工程では、光路変換部と基準部との位置関係を計測する。この計測結果に基づいて、第２配線層を、基準部に対する位置を調整して光導波路基板に形成する。したがって光導波路の寸法精度が低くても、光電気素子と光導波路とを高精度に位置合わせすることができるように、第２配線層を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の光電気回路基板２１の平面図である。
【図２】図１の切断面線ＩＩ−ＩＩから見た光電気回路基板２１の断面図である。
【図３】光電気回路基板２１の製造手順を段階的に示すフローチャートである。
【図４】光導波路基板２３の製造工程を段階的に示すフローチャートである。
【図５】光導波路基板２３の製造工程における各段階の生成物Ａ１〜Ａ４の断面図である。
【図６】光導波路基板２３の製造工程における図５に続く各段階の生成物Ａ５〜Ａ７の断面図である。
【図７】第２配線層形成工程を段階的に示すフローチャートである。
【図８】第２配線層形成工程における各段階の生成物Ａ８〜Ａ１０の断面図である。
【図９】光導波路基板２３の製造工程における図８に続く各段階の生成物Ａ１１〜Ａ１２の断面図である。
【図１０】接合工程および搭載工程を段階的に示すフローチャートである。
【図１１】接合工程および搭載工程における各段階の生成物Ａ１２〜Ａ１４の断面図である。
【図１２】光配線基板４の断面図である。
【符号の説明】
２１  光電気回路基板
２２  プリント基板
２３  光導波路基板
２４  第１配線層
２５  電子部品
２６  第２配線層
２７  光電気素子
２８  接着層
３１  開口部
３５  電子部品搭載パッド
３６  第１接続部分
４１  第１クラッド層
４２  第２クラッド層
４３  コア層
４４  位置合わせマーク
４５  ミラー
４６  光導波路
５０  光電気素子搭載パッド
５１  第２接続部分
【図１】
2005017394.tif 000003
【図２】
2005017394.tif 000004
【図３】
2005017394.tif 000005
【図４】
2005017394.tif 000006
【図５】
2005017394.tif 000007
【図６】
2005017394.tif 000008
【図７】
2005017394.tif 000009
【図８】
2005017394.tif 000010
【図９】
2005017394.tif 000011
【図１０】
2005017394.tif 000012
【図１１】
2005017394.tif 000013
【図１２】
2005017394.tif 000014