(57)【要約】【課題】  複数の方式間で若干の入出力機能においてのみ差異がある場合にて、スレーブ機能にある集積回路がピン数を増やすことなく複数のインターフェースに対応し得る。【解決手段】  複数の種類のインターフェースに対応し、更に、インターフェース上でスレーブデバイスとなる際に、読み書きを示す制御信号が、読み取りを示すときにはデータを出力し、書き込みを示すときにはデータが入力されるプロトコルを用いる集積回路において、複数種類のインターフェース間の差異が、読み書きの制御信号の内容では判別できず、データの入力か、又は出力かの差異のみである場合に、外部からアクセスを受けたことに対して、データバスの少なくとも１ビットを一定時間Ｈｉｇｈ出力或いはＬｏｗ出力することによってデータバスの状態を検出することで、対応するインターフェースを判別する。【選択図】図８
2005092319.tif 000002
【特許請求の範囲】
【請求項１】
個別のアドレスバスとデータバスにて、或いは多重化されたアドレスバスとデータバスにて、データの読み書きを示す制御信号が使用されるインターフェースにより接続される集積回路であって、
複数の種類のインターフェースに対応し、更に、インターフェース上でスレーブデバイスとなる際に、読み書きを示す制御信号が、読み取りを示すときにはデータを出力し、書き込みを示すときにはデータが入力されるプロトコルを用いる集積回路において、
複数種類のインターフェース間の差異が、読み書きの制御信号の内容では判別できず、データの入力か、又は出力かの差異のみである場合に、
外部からアクセスを受けたことに対して、データバスの少なくとも１ビットを一定時間Ｈｉｇｈ出力或いはＬｏｗ出力することによってデータバスの状態を検出することで、対応するインターフェースを判別することを特徴とする集積回路。
【請求項２】
一定時間のＨｉｇｈ出力のドライブの手段としてプルアップ抵抗を、Ｌｏｗ出力のドライブの手段としてプルダウン抵抗を、持つことを特徴とする請求項１に記載の集積回路。
【請求項３】
一定時間のＨｉｇｈ／Ｌｏｗドライブの手段として、通常の出力バッファを使用することを特徴とする請求項１に記載の集積回路。
【請求項４】
請求項１乃至請求項３のうちのいずれか一つに記載の集積回路と、この集積回路に対しアクセスを行う少なくとも１つの別の集積回路を含むシステムにおいて、
インターフェースを識別することを目的としたアクセスを発行せずにインターフェースの判別を行うことを特徴とするシステム。
【請求項５】
請求項１乃至請求項３のうちのいずれか一つに記載の集積回路と、この集積回路に対しアクセスを行う少なくとも１つの別の集積回路を含むシステムにおいて、
システムの初期化時に、インターフェースを識別することのみを目的としたアクセスを発行することを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能切り替えにより複数のインターフェースに対応可能な集積回路に関する。
【背景技術】
【０００２】
集積回路の量産においては、多品種より少品種である方が管理や運営が容易である。よって、可能であれば少品種（例えば、１品種）にて、複数の機能を持たせるようなことが望ましい。
【０００３】
特許文献１では、集積回路が選択されるべき複数機能を備える場合に、その選択の際の入出力ピンの対応機能変更に関して開示している。かような（特許文献１に記載される）機能の選択のみならず、ある集積回路がある種類のインターフェースに接続する機能を備えるのならば、様々なインターフェースにも対応（接続）できる機能を備えることが望ましいのは言を待たない。
【０００４】
複数のインターフェースに対応できる機能を持たせる際に、複数の機能間の切り替えを行う方法として、特許文献２に集積回路向けではないが一つの方法が記載されている。ここでは、各方式（インターフェース）と入力ピンの入力デコード値とを１対１対応で対応させる。この方法を集積回路において利用することも容易に想起される。かような方法では、対応する方式の数が増加していくと、当然デコードに必要なピン数も増加していく。しかし、典型的なピン数パッケージに収まるか否かにより量産パッケージ・アセンブリコストが大きく変わる得るため、ピン数を安易には増やすことはできない。
【０００５】
各方式の機能が全く異なる場合には、上記のようなピン入力のデコードによりシステム起動時（集積回路起動時）に対応すべき機能を決定する、という手順が有効である。但し、ピン数制約の観点からはピン数を増やすことは望まれない。
【０００６】
一方、方式間で若干の入出力機能においてのみ異なる場合には、ピン入力のデコード上では或る一つの方式に集約してデコード数を減らし、且つ余分なピンを使用しないでおきたい、と言う要請が想定され得る。
【０００７】
上記のようなインターフェース機能として、Ｒｅａｄ／Ｗｒｉｔｅアクセスが挙げられる。それらのＲｅａｄ／Ｗｒｉｔｅアクセスに関して、集積回路側からアクセスを発行しないスレーブ（Ｓｌａｖｅ）機能時には、Ａｄｄｒｅｓｓ／Ｄａｔａ／Ｒｅａｄ／Ｗｒｉｔｅ／ＣＳなどの信号のうちでも、Ｒｅａｄ／Ｗｒｉｔｅの認識が重要となってくる。けだし、ＲｅａｄとＷｒｉｔｅは、Ｄａｔａの流れが逆方向であるからである。
【０００８】
上記の読み書きの制御信号で考えられ得る組み合わせの例としては、
（１）Ｒｅａｄ＃、Ｗｒｉｔｅ＃の組み合わせ、
（２）Ｒ／Ｗ＃、ＯＥ＃の組み合わせ、
などが考えられ得る。ここで、“＃”は、“Ｌｏｗ  ａｃｔｉｖｅ（ローアクティブ）”を表す。拠って、“Ｒ／Ｗ＃”は、Ｒｅａｄ時に“Ｈｉ”であり、Ｗｒｉｔｅ時に“Ｌｏｗ”である。
【０００９】
上記の２組において、（Ｒｅａｄ＃、Ｗｒｉｔｅ＃）と（Ｒ／Ｗ＃、ＯＥ＃）との組み合わせでは、以下に示すように、ｒｅａｄ時・ｗｒｉｔｅ時で信号が全く逆になる。なお、“ＯＥ＃”の“ＯＥ”は、“Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ（アウトプットイネーブル）”である。
＊Ｒｅａｄ要求時：
（Ｒｅａｄ＃、Ｗｒｉｔｅ＃）＝（Ｌ、Ｈ）、（Ｒ／Ｗ＃、ＯＥ＃）＝（Ｈ、Ｌ）
＊Ｗｒｉｔｅ要求時：
（Ｒｅａｄ＃、Ｗｒｉｔｅ＃）＝（Ｈ、Ｌ）、（Ｒ／Ｗ＃、ＯＥ＃）＝（Ｌ、Ｈ）
【００１０】
この他に（Ｗ／Ｒ＃、ＷＥ＃）の組み合わせの例でも、以下のように逆になる。
＊Ｒｅａｄ要求時：
（Ｒｅａｄ＃、Ｗｒｉｔｅ＃）＝（Ｌ、Ｈ）、（Ｗ／Ｒ＃、ＷＥ＃）＝（Ｈ、Ｌ）
＊Ｗｒｉｔｅ要求時：
（Ｒｅａｄ＃、Ｗｒｉｔｅ＃）＝（Ｈ、Ｌ）、（Ｗ／Ｒ＃、ＷＥ＃）＝（Ｌ、Ｈ）
上記の“ＷＥ＃”の“ＷＥ”は、“Ｗｒｉｔｅ  Ｅｎａｂｌｅ（ライトイネーブル）”である。
【００１１】
上記の二つの例において、制御信号以外のＡｄｄｒｅｓｓ、Ｄａｔａバス、ＣＳ（チップセレクト）に係る信号が同一であり、更に、ＲｅａｄかＷｒｉｔｅかのＤａｔａの流れが判定可能であれば、方式の判断が可能な場合が存在するといい得る。
【特許文献１】特開平９−１８１２６０号公報
【特許文献２】特開２０００−２９３２７７公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、特に、複数の方式間で若干の入出力機能においてのみ差異がある場合にて、スレーブ機能にある集積回路が、ピン数を増やすことなく複数のインターフェースに対応し得ることを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、上記の目的を達成するためになされたものである。本発明に係る請求項１に記載の集積回路は、
個別のアドレスバスとデータバスにて、或いは多重化されたアドレスバスとデータバスにて、データの読み書きを示す制御信号が使用されるインターフェースにより接続される集積回路であって、
複数の種類のインターフェースに対応し、更に、インターフェース上でスレーブデバイスとなる際に、読み書きを示す制御信号が、読み取りを示すときにはデータを出力し、書き込みを示すときにはデータが入力されるプロトコルを用いる集積回路である。その集積回路において、
複数種類のインターフェース間の差異が、読み書きの制御信号の内容では判別できず、データの入力か、又は出力かの差異のみである場合に、
外部からアクセスを受けたことに対して、データバスの少なくとも１ビットを一定時間Ｈｉｇｈ出力或いはＬｏｗ出力することによってデータバスの状態を検出することで、対応するインターフェースを判別することを特徴とする。
【００１４】
本発明に係る請求項２に記載の集積回路は、
一定時間のＨｉｇｈ出力のドライブの手段としてプルアップ抵抗を、Ｌｏｗ出力のドライブの手段としてプルダウン抵抗を、持つことを特徴とする請求項１に記載の集積回路である。
【００１５】
本発明に係る請求項３に記載の集積回路は、
一定時間のＨｉｇｈ／Ｌｏｗドライブの手段として、通常の出力バッファを使用することを特徴とする請求項１に記載の集積回路である。
【００１６】
本発明に係る請求項４に記載のシステムは、
請求項１乃至請求項３のうちのいずれか一つに記載の集積回路と、この集積回路に対しアクセスを行う少なくとも１つの別の集積回路を含むシステムである。そのシステムにおいて、
インターフェースを識別することを目的としたアクセスを発行せずにインターフェースの判別を行うことを特徴とする。
【００１７】
本発明に係る請求項５に記載のシステムは、
請求項１乃至請求項３のうちのいずれか一つに記載の集積回路と、この集積回路に対しアクセスを行う少なくとも１つの別の集積回路を含むシステムである。そのシステムにおいて、
システムの初期化時に、インターフェースを識別することのみを目的としたアクセスを発行することを特徴とする。
【発明の効果】
【００１８】
本発明を利用することにより、以下のような効果を得ることができる。
【００１９】
通常の接続ピンのみを利用して接続集積回路の判断を行っているので、特別なピンを設けること無く、インターフェースの方式判断が可能である。
【００２０】
本発明に係る検出用出力回路は、ロジック部の回路追加でも実現できる。そうすると、ＩＯセル部への追加変更が必要なく、入出力部に余分な負荷を掛けない。
【００２１】
本発明に係るインターフェースの方式判断は、通常アクセス内の処理で行える。よって、接続（集積回路）側に特別な処理手順が必要でない。判断専用のアクセスを設けることもでき、そうすると、通常アクセスに影響を与えることがなくなる。
【発明を実施するための最良の形態】
【００２２】
以下において、図面を参照しつつ本発明に係る好適な実施の形態を説明する。
【００２３】
≪第１の実施形態≫
図１は、異なる２種類（（１）（２））のマスター機能のデバイス（第１のデバイス４、第２のデバイス６）と、本発明に係るスレーブ機能の第１の集積回路２との接続の様子を模式的に示す。第１の集積回路２は、同一ピンに複数の機能を有する。
【００２４】
“Ａｄｄｒｅｓｓ”及び“Ｄａｔａ”のビット幅は、第１のデバイス４と第２のデバイス６との間で同一でなくてもよい。“ＣＳ＃”については、“ａｃｔｉｖｅ”を示す極性が同一であればよい。
【００２５】
第１の集積回路２の“ＭｕｌｔｉＰｉｎＡ”と“ＭｕｌｔｉＰｉｎＢ”は、第１のデバイス４では“ＲＤ＃”信号、“ＷＲ＃”信号に接続され、第２のデバイス６では“ＲＤ／ＷＲ＃”信号、“ＯＥ＃”信号に接続されている（“＃”は“Ｌｏｗ”で“ａｃｔｉｖｅ”（アクティブ）になる極性を示している）。
【００２６】
図１のように第１のデバイス４若しくは第２のデバイス６に接続する第１の集積回路２での“ＭｕｌｔｉＰｉｎ  Ａ”と“ＭｕｌｔｉＰｉｎ  Ｂ”とでは、信号は図２のように観測される。
【００２７】
ここで、図３（１）のように、第１のデバイス４との接続にて、ＭｕｌｔｉＰｉｎ  Ａ／Ｂの設定が図１（１）に示されるものと逆になされると、第１のデバイス４と（図３（２）の）第２のデバイス６との差異がなくなり（同じ極性になり）、第１の集積回路２からは、判別が全く不可能となる。よって、図２のように、物理的に異なるピンにはインターフェースに応じて異なる信号が与えられる、というような接続を行うことが、本発明の前提条件になる。
【００２８】
以下で示すように、本発明を利用することで、特段のピン設定等が無くても（図１参照）、第１の集積回路２と第１のデバイス４を接続するときも、第１の集積回路２と（第１のデバイス４と異なる）第２のデバイス６とを接続するときも、第１の集積回路２において信号が正しく認識されることになる。マスター機能側の信号の例（図４、図５、図６、図７）、及びマスター機能側とスレーブ機能側の信号の例（図１０、図１１、図１２）により、本発明の第１の実施形態に係る（第１の）集積回路２の第１の検出用出力回路５０（図８）の動作を説明する。
【００２９】
まず、図４及び図５は、第１のデバイス４の信号の例である。「書き込み」を示すために“ＷＲ＃”を、「読み出し」を示すために“ＲＤ＃”を、夫々“Ｌｏｗ  ａｃｔｉｖｅ”で示している。よって、図４は「読み出し」の信号（例）であり、図５は「書き出し」の信号（例）である。次に、図６及び図７は、第２のデバイス６の信号の例である。「書き込み」時には“ＲＤ／ＷＲ＃”が“Ｌｏｗ  ａｃｔｉｖｅ”を、“ＯＥ＃”が“Ｈｉ”を示し、「読み出し」時には“ＲＤ／ＷＲ＃”が“Ｈｉ”を、“ＯＥ＃”が“Ｌｏｗ  ａｃｔｉｖｅ”を示す。よって、図６は「読み出し」の信号（例）であり、図７は「書き出し」の信号（例）である。図４及び図６でのＤａｔａバスは、マスター側は読み出しを「期待」するのであるから、Ｈｉ−Ｚ（ハイインピーダンス）状態である。図５及び図７でのＤａｔａバスには、書き込むためのデータが入力される。
【００３０】
図８は、本発明の第１の実施形態に係る第１の集積回路２内の、第１の検出用出力回路５０の概略図である。図８の回路では、Ｄａｔａバスピンに対し、“Ｈｉ”、“Ｌｏｗ”をドライブするＰｃｈＴｒ（Ｐチャネルトランジスタ）８、ＮｃｈＴｒ（Ｎチャネルトランジスタ）１０が付加される。入力バッファ１２は、データ入力を（第１の集積回路２の）内部に伝えるためのバッファであり、出力バッファ１４は、データを外部へ出力するためのバッファである。（本発明に係る検出作用以外の）通常動作は、これらの入力バッファ１２と出力バッファ１４とで行われる。なお、検出用出力回路５０で使用されるＤａｔａバスピンは、「モニタ用Ｄａｔａバスピン」であることが望ましい。
【００３１】
外部に接続される回路の抵抗値に左右されるが、ＰｃｈＴｒ８及びＮｃｈＴｒ１０のＯＮ抵抗は、通常の出力電流は数ｍＡであることから、数ｋΩ〜数十ＫΩに設定されることが望ましい。ここで図９は、第１の検出用出力回路５０’の別の望ましい形態（の該略図）である。図９の第１の検出用出力回路５０’では、抵抗と抵抗を切り離すためのトランジスタ（１８、２２）が別々に設けられている。第１の抵抗１６と第２の抵抗２０は、数ｋΩ〜数十ＫΩであり、ＰｃｈＴｒ１８及びＮｃｈＴｒ２２のＯＮ抵抗は、夫々のトランジスタが抵抗の切り離しのために使用されるため、数十Ω以下に設定される。図８の形態、若しくは図９の形態の何れを使用すべきかは、製造プロセス等の要件から判断されることが望ましい。また、Ｈｉ−Ｚ時の“Ｈｉ”、“Ｌｏｗ”パルスは、（モニタ用）Ｄａｔａバスピンの容量値、図８のＰｃｈＴｒ８、ＮｃｈＴｒ１０、図９の第１の抵抗１６、第２の抵抗２０により、立ち上がり、立下りの時間が左右される。よってこれらを総合的に考慮して、図８や図９のトランジスタのＯＮ抵抗（値）や図９の抵抗値が判断されることが望ましい。
【００３２】
さて、図１０では、第２のデバイス６と第１の集積回路２の組み合わせでの、“Ｗｒｉｔｅ”（書き込み）時の信号の例を示す。第１の集積回路２内の検出用出力回路５０は、図８の形態であるとする。“書き込み”であるから、“ＲＤ／ＷＲ＃”信号は“Ｌｏｗ”、“ＯＥ＃”は“Ｈｉｇｈ”となる。それらに合わせて図１０では、“ＭｕｌｔｉＰｉｎ  Ａ”が“Ｌｏｗ”に、“ＭｕｌｔｉＰｉｎ  Ｂ”が“Ｈｉ”になる。
【００３３】
“ＣＳ＃”が“Ｌｏｗ”になり、アクセスが開始した後、モニタ用Ｄａｔａピンが“Ｈｉ”になっていることが検出された場合に、後で説明するように、ある期間ＮｃｈＴｒ１０制御信号を“Ｈｉ”にし、拠ってＮｃｈＴｒ１０から“Ｌｏｗ”を出力する。ここで図１０の「書き込み」の信号例の場合では、外部集積回路（第２のデバイス６）からのドライブが存在するため、ＮｃｈＴｒ１０から“Ｌｏｗ”が出力されても、上述の抵抗比から、入力バッファ１２からの入力は変化せず“Ｈｉ”のままとなる。
【００３４】
図１０と同様に、図１１も、第２のデバイス６と第１の集積回路２の組み合わせでの、“Ｗｒｉｔｅ”（書き込み）時の信号の例を示すが、アクセス開始後、モニタ用Ｄａｔａピンが“Ｌｏｗ”になっていることが検出されている。この場合、ある期間ＰｃｈＴｒ８制御信号を“Ｌｏｗ”にし、拠ってＰｃｈＴｒ８から“Ｈｉ”を出力する。ここで図１１の「書き込み」の信号例の場合も、外部集積回路（第２のデバイス６）からのドライブが存在するため、ＰｃｈＴｒ８から“Ｈｉ”が出力されても、上述の抵抗比から、入力バッファ１２からの入力は変化せず“Ｌｏｗ”のままとなる。
【００３５】
ＰｃｈＴｒ制御信号か、ＮｃｈＴｒ制御信号か、の選択は、次の基準に従う。つまり、モニタ用Ｄａｔａピンのデータに付きモニタされた時点の信号ｌｅｖｅｌ（レベル）の、逆のｌｅｖｅｌ（レベル）の信号が、トランジスタから出力・ドライブされるように、選択するということになる。拠って、
（１）モニタ用Ｄａｔａピンで“Ｈｉ”が検出されたら、トランジスタから“Ｌｏｗ”が出力されるように、ＮｃｈＴｒ制御信号が“Ｈｉ”とされる。
（２）モニタ用Ｄａｔａピンで“Ｌｏｗ”が検出されたら、トランジスタから“Ｈｉ”が出力されるように、ＰｃｈＴｒ制御信号が“Ｌｏｗ”とされる。
図１０及び図１１では、外部集積回路からのドライブが存在するため、トランジスタから逆の信号が与えられても、外部からのＤａｔａは影響されない、ということになる。一方、以下の図１２では、外部集積回路からのドライブが存在しないため、トランジスタから逆の信号が与えられると、外部からのＤａｔａは大きく影響を受ける、ということになる。
【００３６】
図１２では、第１のデバイス４と第１の集積回路２の組み合わせでの、“Ｒｅａｄ”（読み出し）時の信号の例を示す。 “ＭｕｌｔｉＰｉｎ  Ａ”と“ＭｕｌｔｉＰｉｎ  Ｂ”は、図１０、図１１と同じ信号を示している。つまり、第１のデバイス４と第２のデバイス６との差異から、“読み出し”においては、“ＲＤ＃”信号は“Ｌｏｗ”、“ＷＲ＃”は“Ｈｉｇｈ”となる。それらに合わせて、“ＭｕｌｔｉＰｉｎ  Ａ”が“Ｌｏｗ”に、“ＭｕｌｔｉＰｉｎ  Ｂ”が“Ｈｉ”になる（結果として、図１０、図１１と同じである）。
【００３７】
“ＣＳ＃”が“Ｌｏｗ”になり、アクセスが開始した後、モニタ用Ｄａｔａピンは“Ｈｉ−Ｚ”の状態（ドライブが無い状態）になっている。このモニタ用Ｄａｔａピンの状態は、外部状態に依存する状態である。このとき、実際には入力バッファ１２からの入力は、“Ｈｉ”であるのか“Ｌｏｗ”であるのかが不定となる。とはいえ、ＰｃｈＴｒ制御信号若しくはＮｃｈＴｒ制御信号の選択は、上記と同様に行われ、モニタ用Ｄａｔａピンのデータに付きモニタされた時点の信号ｌｅｖｅｌ（レベル）の、逆のｌｅｖｅｌ（レベル）の信号が、トランジスタから出力・ドライブされるように、選択される。
【００３８】
ここで、モニタ用Ｄａｔａバスは、そもそも“Ｈｉ−Ｚ”であるため、トランジスタから“Ｈｉ”出力されたときは、入力バッファ１２から“Ｈｉ”が、“Ｌｏｗ”出力されたときは、入力バッファ１２から“Ｌｏｗ”が入力される。つまり、入力バッファ１２からの入力が、反転することになる。
【００３９】
以上のように、図１０及び図１１では、“ＭｕｌｔｉＰｉｎ  Ａ”ピンが“Ｌｏｗ”であり、且つ（入力バッファ１２の入力が反転しないこと、つまり、）モニタ用Ｄａｔａバスが外部からドライブされていることから、第２のデバイス６の信号の組み合わせが接続されていることが分かる。図１２では、“ＭｕｌｔｉＰｉｎ  Ａ”ピンが“Ｌｏｗ”であり、且つ（入力バッファ１２の入力が反転すること、つまり、）ＤａｔａバスがＨｉ−Ｚであることから、第１のデバイス４が接続されていることが分かる。
【００４０】
なお、図面では触れていないが、同じく“ＭｕｌｔｉＰｉｎ  Ｂ”ピンが“Ｌｏｗ”入力された場合に、接続対象が第１のデバイス４であるということは、モニタ用Ｄａｔａバスが外部からドライブされていることから分かり、接続対象が第２のデバイス６であるということは、モニタ用Ｄａｔａバスが“Ｈｉ−Ｚ”であることから分かる。
【００４１】
≪第２の実施形態≫
図１３は、本発明の第２の実施形態に係る第１の集積回路２内の、第２の検出用出力回路５２の概略図である。第２の検出用出力回路５２では、第１の検出用出力回路５０（図９、図８）のようなｐｕｌｌ−ｕｐ抵抗とｐｕｌｌ−ｄｏｗｎ抵抗が設けられない。図１３のように、出力バッファ１４における通常の出力データと出力制御信号に、検出パルス発生時の（反転）データ及びタイミング生成機能が追加される。
【００４２】
第１の選択回路２４では、通常の出力データと、検出用Ｈｉ／Ｌｏｗパルス（の反転）とが選択される。第２の選択回路２６では、出力バッファ１４のゲート信号を出力する。出力バッファ１４が、通常の出力データを出力する間と、検出用Ｈｉ／Ｌｏｗパルス（の反転）を出力する間とだけ、出力を行うように、ゲート信号が出される。
【００４３】
第２の実施形態に係る第２の検出用出力回路５２は、ＩＯセルに回路を追加せずに、ロジック部を追加することで簡単に実現できる。
【００４４】
≪第３の実施形態≫
図１４は、本発明の第３の実施形態に係るシステムの概略構成図を示す。図１４のシステムでは、図８若しくは図９に示される第１の検出用出力回路（５０、５０’）を備える第２の集積回路３０と、読み書きのアクセスを発行する第３のデバイス２８とを含む。本実施の形態の第３のデバイス２８は、ＣＰＵ、Ｉ／Ｏ、（第２の集積回路３０）とのインターフェース、メモリを集積化している。これらは集積化されていなくても構わない。
【００４５】
第３の実施形態に係るシステムにおいて、上記第１の実施形態に示されるような、接続するデバイスを検出する検出ルーチンを実行するタイミングとして、例えば、第３のデバイス２８に対する起動後の初めてのアクセスに対して、第２の集積回路３０が実行するというタイミングが、考えられる。ここで、判別の確度を上げるために、複数回判断処理を実行しても構わない。
【００４６】
≪第４の実施形態≫
本発明の第４の実施形態に係るシステムは、外観上は第３の実施形態と同じく、図１４の概略構成を備える。但し、第４の実施形態は、第３のデバイス２８に、判別のためのアクセスを発行する手順が内蔵プログラムとして組み込まれる。
【００４７】
そうすると、通常のアクセス時間よりも、判別のための時間分に限り、若干アクセス時間が伸びてしまうことが懸念されるが、これを避けるためには、例えば、（影響のより少ない）レジスタの読み出しなどのアクセスの手順を組み込んでおけばよい。
【図面の簡単な説明】
【００４８】
【図１】異なる２種類（（１）（２））のマスター機能のデバイス（第１のデバイス、第２のデバイス）と、本発明に係るスレーブ機能の第１の集積回路との接続の様子を模式的に示す。
【図２】図１の第１のデバイス、若しくは第２のデバイスに接続する第１の集積回路での“ＭｕｌｔｉＰｉｎ  Ａ”と“ＭｕｌｔｉＰｉｎ  Ｂ”とで、観測される信号である。
【図３】異なる２種類（（１）（２））のマスター機能のデバイス（第１のデバイス、第２のデバイス）と、本発明に係るスレーブ機能の第１の集積回路との接続の様子の別の例を模式的に示す。
【図４】第１のデバイスの信号の例であり、殊に、「読み出し」の信号（例）である。
【図５】第１のデバイスの信号の例であり、殊に、「書き出し」の信号（例）である。
【図６】第２のデバイスの信号の例であり、殊に、「読み出し」の信号（例）である。
【図７】第２のデバイスの信号の例であり、殊に、「書き出し」の信号（例）である。
【図８】本発明の第１の実施形態に係る第１の集積回路内の、第１の検出用出力回路の概略図である。
【図９】第１の検出用出力回路の別の望ましい形態の該略図である。
【図１０】第２のデバイスと第１の集積回路の組み合わせでの、「書き込み」時の信号の例を示す。
【図１１】第２のデバイスと第１の集積回路の組み合わせでの、「書き込み」時の信号の例を示す。
【図１２】第１のデバイスと第１の集積回路の組み合わせでの、「読み出し」時の信号の例を示す。
【図１３】本発明の第２の実施形態に係る第１の集積回路内の、第２の検出用出力回路の概略図である。
【図１４】本発明の第３の実施形態に係るシステムの概略構成図を示す。
【符号の説明】
【００４９】
２  第１の集積回路、  ４  第１のデバイス、  ６  第２のデバイス、  ５０、５０’、５２  検出用出力回路。
【図１】
2005092319.tif 000003
【図２】
2005092319.tif 000004
【図３】
2005092319.tif 000005
【図４】
2005092319.tif 000006
【図５】
2005092319.tif 000007
【図６】
2005092319.tif 000008
【図７】
2005092319.tif 000009
【図８】
2005092319.tif 000010
【図９】
2005092319.tif 000011
【図１０】
2005092319.tif 000012
【図１１】
2005092319.tif 000013
【図１２】
2005092319.tif 000014
【図１３】
2005092319.tif 000015
【図１４】
2005092319.tif 000016