(57)【要約】【課題】配線基板の主体部分を絶縁層で形成することで、リーク電流の抑制、実装基板と集積回路チップとの接続信頼性の高めることを可能とする。【解決手段】第１面側に実装基板２０を接続し、第１面とは反対側の第２面側に集積回路チップ３０を実装する配線基板１０であって、絶縁層１１と、絶縁層１１中に形成された配線層１２と、配線層１２に接続するもので配線層１２よりも第１面側の絶縁層１１中に形成された導電性の接続部１３とを備えたものであり、この配線基板１０を用いて、配線基板１０の第１面側に実装基板２０を接続し、配線基板１０の第１面とは反対側の第２面側に集積回路チップ３０を実装することができる。【選択図】図１
2005203673.tif 000002
【特許請求の範囲】
【請求項１】
第１面側に実装基板を接続し、前記第１面とは反対側の第２面側に集積回路チップを実装する配線基板であって、
絶縁層と、
前記絶縁層中に形成された配線層と、
前記配線層に接続するもので前記配線層よりも前記第１面側の前記絶縁層中に形成された導電性の接続部と
を備えたことを特徴とする配線基板。
【請求項２】
基板に分離層を介して第１絶縁層を形成する工程と、
前記第１絶縁層上に配線層を形成する工程と、
前記配線層を被服するように前記第１絶縁層上に第２絶縁層を形成する工程と、
前記第２絶縁層に前記配線層に接続する導電性の接続部を形成する工程と、
前記第２絶縁層上に前記接続部を被覆する第３絶縁層を形成する工程と、
前記分離層を除去して前記基板を前記絶縁層とを分離する工程と
を備えたことを特徴とする配線基板の製造方法。
【請求項３】
前記第２絶縁層に前記配線層に接続する導電性の接続部を形成する工程は、
前記配線層に達する孔を前記第２絶縁層に形成する工程と、
前記孔を埋め込むように前記接続部を形成する工程と
を備えたことを特徴とする請求項２記載の配線基板の製造方法。
【請求項４】
配線基板の第１面側に実装基板を接続し、前記配線基板の第１面とは反対側の第２面側に集積回路チップを実装する半導体装置であって、
前記配線基板は、
絶縁層と、
前記絶縁層中に形成された配線層と、
前記配線層に接続するもので前記配線層よりも前記第１面側の前記絶縁層中に形成された導電性の接続部とからなり、
前記配線基板の第１面側の前記絶縁層に前記接続部と前記実装基板とを接続する電極が形成され、
前記配線基板の第２面側の前記絶縁層に前記配線層と前記集積回路チップとを接続する電極が形成されている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リーク電流や短絡を発生させない信頼性の高い配線基板、配線基板の製造方法およびその配線基板を用いた半導体装置に関するものである。
【背景技術】
【０００２】
家庭内のエレクトロニクス製品および情報携帯端末の全てがネットワークに接続され、映画音楽、情報等のネットワーク上のコンテンツとシナジー効果とによるユビキタス・バリュー・ネットワーク社会が構築されようとしている。上記機能を有する半導体装置をシステム・オン・チップ（以下、ＳｏＣと略記する）で全て実現しようとすると、全く新規の材料や新しいデバイス技術が必要となり、開発期間が長期化し開発費用も膨大になる。さらに、従来の大規模集積回路（ＬＳＩ）の製造方法では、上記機能を盛り込んで１チップ化すること自体が困難になってきている。例えば、電荷結合デバイス：ＣＣＤ（Charge Coupled Device）等の撮像素子と周波数フィルタ（ＲＦ）等のミックスシグナル系デバイス、マイコン等のＭＯＳデバイスは、全く製造プロセスが異なっており、同一チップに搭載すること自体が極めて困難である。
【０００３】
このような問題を解決する手法の一つとして、システム・イン・パッケージ（以下、ＳｉＰと略記する）技術が考えられている。ＳｉＰは、複数のチップをインターポーザと呼ばれる支持体上に配置・配線したり、ベアチップを直接接合して１つのパッケージの中に入れ込む半導体高密度実装技術である。例えば、ＣＣＤ、演算素子、ＲＦの個別チップをＳｉＰ化し、１つのパッケージの中に入れ込む事により「見て」「処理して」「飛ばす」が１つのモジュールで実現する。すなわち、実装段階で機器にとって必要な機能・性能を有するチップを盛り込んでいくＳｉＰ技術が現実的な手法として必要となっている。
【０００４】
次に、従来の実装技術を、図６〜図９の製造工程図によって説明する。
【０００５】
図６（１）に示すように、シリコン基板５１１を用意し、図６（２）に示すように、上記シリコン基板５１１にビアホール５１２を形成する。次に図６（３）に示すように、上記ビアホール５１２の内面および上記シリコン基板５１１表面に、第１絶縁層５１３を酸化シリコン膜５１３１および窒化シリコン膜５１３２の積層膜で形成し、次いでバリア層５１４を窒化タンタル膜で形成し、さらに上記ビアホール５１２内を埋め込むように銅を堆積して銅膜５１５を形成する。
【０００６】
次いで、化学的機械研磨によって、シリコン基板５１１上の余剰な上記銅膜５１５、第１絶縁層５１３の窒化シリコン層を除去し、図６（４）に示すように、ビアホール５１２内部のみに、第１絶縁層５１３、バリア層５１４を介して銅膜５１５からなる接続部５１６を形成する。
【０００７】
次いで、図６（５）に示すように、上記シリコン基板５１１上に上記接続部５１６を被覆する第２絶縁層５１７を窒化シリコン膜および酸化シリコン膜で形成する。
【０００８】
次いで、図６（６）に示すように、通常のリソグラフィー技術とエッチング技術とによって、上記第２絶縁層５１７に上記接続部５１６に達する接続孔５１８を形成する。
【０００９】
次いで、図６（７）に示すように、上記第２絶縁層５１７上に上記接続孔５１８を通じて上記接続部５１６に接続する配線層５１９を形成する。
【００１０】
次いで、図６（８）に示すように、上記第２絶縁層５１７上に上記配線層５１９を被覆する第３絶縁層５２０を酸化シリコン膜および窒化シリコン膜で形成した後、通常のリソグラフィー技術とエッチング技術とによって、上記第３絶縁層５２０に上記配線層５１９に達する接続孔５２１を形成する。
【００１１】
次いで、図７（９）に示すように、上記接続孔５２１の内面および上記第３絶縁層５２０表面に、密着層５２２をチタン膜で形成し、さらに銅膜５２３を形成する。
【００１２】
次いで、図７（１０）に示すように、全面にレジスト膜５２４を形成した後、上記接続孔５２１上に開口部５２５を形成する。続いて、図７（１１）に示すように、上記開口部５２５内部に、導電材料としてニッケルを選択的に成長させて電極５２６を形成した後、さらに電極５２６上にスズ−銀合金を選択的に成長させて電極５２６を所定の高さに形成する。その後、上記レジスト膜５２４を除去する。その結果、図７（１２）に示すように、配線層５１９に接続孔５２１を通じて電気的に接続する電極５２６が形成される。
【００１３】
次いで、図７（１３）に示すように、集積回路チップ６０１に形成された電極６１１と上記電極５２６とを接合することで、配線基板５０１に集積回路チップ６０１を実装する。
【００１４】
次いで、図７（１４）に示すように、配線基板５０１と集積回路チップ６０１との間をアンダーフィル剤８０１で埋め込む。
【００１５】
次いで、図８（１５）に示すように、配線基板５０１の集積回路チップ６０１が実装された側とは反対側の面を研磨（例えば化学的機械研磨）により除去する。その結果、図８（１６）に示すように、第１絶縁層５１３表面に接続部５１６が露出される。
【００１６】
次いで、図８（１７）に示すように、上記配線基板５０１上に上記接続部５１６を被覆する第４絶縁層５４１をポリイミド膜で形成する。次いで、通常のリソグラフィー技術とエッチング技術とによって、上記第４絶縁５４１に上記接続部５１６に達する接続孔５４２を形成する。このようにして、配線基板（インターポーザ基板）５０１が完成される。
【００１７】
次いで、図８（１８）に示すように、上記接続孔５４２を通じて上記接続部５１６に接続されるボールハンダ５５１を形成する。
【００１８】
次いで、図９（１９）に示すように、ボールハンダ５５１を実装基板（マザー基板）５６１に接合する。以上、説明したようにして、実装基板（マザー基板）５６１に配線基板５０１を介して集積回路チップ６０１を実装した半導体装置５００が製造される。
【００１９】
また、ベース基板上に第１の導電体層を形成し、この第１の導電体層上にＢＳＴ膜、第２の導電体層、ポリイミド膜、第３の導電体層、ポリイミド膜、第４の導電体層を順に形成した後、半導体素子実装の前処理を行って、中継基板（インターポーザ基板）を形成する。そして半導体素子を中継基板にフリップフリップ実装した後、中継基板と半導体素子との間にアンダーフィルを注入する。その後、中継基板からベース基板を分離もしくは除去し、その後、中継基板をパッケージ基板に実装する技術が開示されている。（例えば、特許文献１参照。）。
【００２０】
【特許文献１】特開２００３−１４２６２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
解決しようとする問題点は、前記図６〜図９によって説明した従来技術では、配線基板にシリコン基板を用いているため、製造工程で銅がシリコン基板中に拡散して、リーク電流が増加する点、ビアホール内においてシリコン基板と接続部との絶縁を第１絶縁層のみで行っているため、シリコン基板と接続部との距離が短く、例えば異物等が存在するとシリコン基板と接続部とが短絡するおそれがある点である。また、ビアホール内の接続部を露出させる工程を、バックグラインディングおよび化学的機械研磨により行うので、除去量にバラツキが発生しやすく、部分的に接続部が露出されない、もしくはすべての接続部を露出させようとすると、一部の接続部が過剰に研磨されて、ディッシングを起こすという点である。
【課題を解決するための手段】
【００２２】
本発明の配線基板は、第１面側に実装基板を接続し、前記第１面とは反対側の第２面側に集積回路チップを実装する配線基板であって、絶縁層と、前記絶縁層中に形成された配線層と、前記配線層に接続するもので前記配線層よりも前記第１面側の前記絶縁層中に形成された導電性の接続部とを備えたことを最も主要な特徴とする。
【００２３】
本発明の配線基板の製造方法は、基板に分離層を介して第１絶縁層を形成する工程と、前記第１絶縁層上に配線層を形成する工程と、前記配線層を被服するように前記第１絶縁層上に第２絶縁層を形成する工程と、前記第２絶縁層に前記配線層に接続する導電性の接続部を形成する工程と、前記第２絶縁層上に前記接続部を被覆する第３絶縁層を形成する工程と、前記分離層を除去して前記基板を前記絶縁層とを分離する工程とを備えたことを最も主要な特徴とする。
【００２４】
本発明の半導体装置は、配線基板の第１面側に実装基板を接続し、前記配線基板の第１面とは反対側の第２面側に集積回路チップを実装する半導体装置であって、前記配線基板は、絶縁層と、前記絶縁層中に形成された配線層と、前記配線層に接続するもので前記配線層よりも前記第１面側の前記絶縁層中に形成された導電性の接続部とからなり、前記配線基板の第１面側の前記絶縁層に前記接続部と前記実装基板とを接続する電極が形成され、前記配線基板の第２面側の前記絶縁層に前記配線層と前記集積回路チップとを接続する電極が形成されていることを最も主要な特徴とする。
【発明の効果】
【００２５】
本発明の配線基板は、絶縁層中に配線層と、この配線層に接続するものでこの配線層よりも第１面側の絶縁層中に形成された導電性の接続部とを備えたため、従来の技術とは異なり、配線基板の主体部分がシリコン基板ではなく絶縁層で形成されている。このため、接続部を銅で形成したとしても、絶縁層に対してはシリコン基板よりも銅の拡散が起こりにくいので、リーク電流の発生が抑制できる。また基板自体が絶縁性を有するので、たとえ、接続部と絶縁層との間に異物が存在したとしても、従来技術のように接続部とシリコン基板との耐圧が低下するという問題も起こらないという利点がある。
【００２６】
本発明の配線基板の製造方法は、配線基板を第１絶縁層、第２絶縁層および第３絶縁層で構成するため、配線基板と接続部との間での短絡は起こらなくなる。また、基板に分離層を介して第１絶縁層を形成し、所定の処理を行った後、分離層を除去して基板を絶縁層とを分離するため、配線基板の厚さを均一性良く形成することができるという利点がある。また、配線基板を形成するために用いた基板の再利用が可能になるため、製造コストの低減が可能になるという利点がある。
【００２７】
本発明の半導体装置は、本発明の配線基板を用いるため、上記配線基板の作用効果を得ることができるという利点がある。したがって、実装基板と集積回路チップとの接続信頼性の高い半導体装置となるという利点がある。
【発明を実施するための最良の形態】
【００２８】
実装基板と集積回路チップとの接続信頼性の高めるという目的を、配線基板の主体部分を絶縁層で形成したことにより、複雑な製造工程を経ずに実現した。
【実施例１】
【００２９】
本発明の配線基板および半導体装置に係る一実施例を、図１の概略構成断面図によって説明する。
【００３０】
図１に示すように、配線基板１０は、その第１面１０Ａ側に実装基板２０を接続し、第１面１０Ａとは反対側の第２面１０Ｂ側に集積回路チップ３０を実装するものである。以下、配線基板１０の詳細を説明する。
【００３１】
配線基板１０は、絶縁層１１と、この絶縁層１１中に形成された配線層１２と、上記配線層１２に接続するもので上記配線層１２よりも上記第１面１０Ａ側の上記絶縁層１１中に形成された導電性の接続部１３とを備えているものである。また、上記絶縁層１１の第２面１０Ｂ側には上記配線層１２に達するように電極１４が備えられ、また上記絶縁層の第１面１０Ａ側には上記接続部１３に達するように開口部１５が形成され、その開口部１５には接続部１３と実装基板２０とを接続する実装基板接続部１６として例えばボールハンダが形成されている。
【００３２】
上記構成の配線基板１０を用いて集積回路チップ（例えばＬＳＩチップ）３０と実装基板２０とが接続され、半導体装置１が構成される。上記配線基板１０と上記集積回路チップ３０との接続は、配線基板１０に形成した電極１４と集積回路チップ３０に形成された電極３１とを接続することにより成され、配線基板１０と集積回路チップ３０との間にはアンダーフィル剤４１が充填されている。
【００３３】
上記配線基板１０は、絶縁層１１中に配線層１２と、この配線層１２に接続するものでこの配線層１２よりも第１面１０Ａ側の絶縁層１１中に形成された導電性の接続部１３とを備えたため、従来の技術とは異なり、配線基板１０の主体部分がシリコン基板ではなく絶縁層１２で形成されている。このため、接続部１３を銅で形成したとしても、絶縁層１１に対してはシリコン基板よりも銅の拡散が起こりにくいので、リーク電流の発生が抑制できる。また配線基板１０自体が絶縁性を有するので、たとえ、接続部１３と絶縁層１１との間に異物が存在したとしても、従来技術のように接続部とシリコン基板との耐圧が低下するという問題も起こらないという利点がある。また、上記半導体装置１は、本発明の配線基板１０を用いるため、上記配線基板１０の作用効果を得ることができる。したがって、実装基板２０と集積回路チップ３０との接続信頼性の高い半導体装置１となるという利点がある。
【実施例２】
【００３４】
本発明の配線基板の製造方法および半導体装置の製造方法に係る第１実施例を、図２〜図５の製造工程断面図によって説明する。
【００３５】
図２（１）に示すように、シリコン基板１１０を用意し、図２（２）に示すように、上記シリコン基板１１０上に分離層１４１を形成する。さらに上記分離層１４１上に第１絶縁層１１１を形成する。上記分離層１４１は、上記第１絶縁層１１１に対して選択的に除去できる材料で形成され、ここでは一例として窒化シリコン膜で形成した。また上記第１絶縁層１１１は、一例として、酸化シリコン膜で形成した。
【００３６】
次いで図２（３）に示すように、通常の配線形成技術によって、上記第１絶縁層１１１上に配線層１２を形成する。この配線層１２は、一例として、銅膜、アルミニウム膜等の導電性を有する材料層で形成する。
【００３７】
次に、図２（４）に示すように、上記第１絶縁層１１１上に上記配線層１２を被覆する第２絶縁層１１２を形成する
【００３８】
次に、図２（５）に示すように、通常のエッチング加工技術によって、上記第２絶縁層１１２に上記配線層１２に達するビアホール１３１を形成する。例えば、上記ビアホール１３１は、その底面において上記配線層１２に達する複数の孔１３２が形成されているものからなる。以下、孔１３２を含めてビアホール１３１という。
【００３９】
次に、図２（６）に示すように、上記ビアホール１３１の内面および上記第２絶縁層１１２表面に、密着層１３２を例えばタンタル膜で形成し、さらに上記ビアホール１３１内を埋め込むように銅を堆積して上記密着層１３２上に銅膜１３３を形成する。
【００４０】
次いで、化学的機械研磨によって、第２絶縁層１１２上の余剰な上記銅膜１３３、密着層１３２を除去した結果、図２（７）に示すように、ビアホール１３１内部のみに、密着層１３２を介して銅膜１３３からなる接続部１３を形成する。
【００４１】
次いで、図３（８）に示すように、上記第２絶縁層１１２上に上記接続部１３を被覆する第３絶縁層１１３を形成する。この第３絶縁層１１３は、例えばポリイミド膜で形成される。
【００４２】
次いで、図３（９）に示すように、分離層１４１〔前記図２（２）参照〕を除去して、第１絶縁層１１１からシリコン基板１１０を分離する。上記分離層１４１の除去は、分離層が窒化シリコン膜で形成され、第１絶縁層１１１、第２絶縁層１１２が酸化シリコン膜で形成され、第３絶縁層１１３がポリイミド膜で形成されていることから、これらの絶縁層をエッチングしないエッチング方法として、例えば熱リン酸を使用したエッチングにより行うことができる。このようにして、第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３からなる絶縁層１１中に配線層１２および配線層１２に接続する接続部１３を備えた分離基板１０が形成される。この分離基板１０はインターポーザ基板と呼ばれる。
【００４３】
次いで、図３（１０）に示すように、通常のエッチング加工技術によって、上記第３絶縁層１１３に上記接続部１３に達する接続孔１１４を形成する。
【００４４】
次いで、図３（１１）に示すように、上記接続孔１１４の内面および上記第３絶縁層１１３表面に、密着層１３４を形成し、さらに配線層１３５を形成する。上記密着層１３４は、例えばチタン膜で形成し、上記配線層１３５は、例えば銅膜で形成する。
【００４５】
次いで、図３（１２）に示すように、全面にレジスト膜１５１を形成した後、上記接続孔１１４上に開口部１５２を形成する。続いて、図３（１３）に示すように、上記開口部１５２および接続孔１１４の内部に、導電材料としてニッケルを選択的に成長させて電極１３６を形成した後、さらにニッケル上にスズ−銀合金を選択的に成長させて電極１３６を所定の高さに形成する。上記電極形成は、例えばメッキ法により行う。その後、上記レジスト膜１５１を除去する。その結果、図４（１４）に示すように、配線層１２に電気的に接続する電極１３６が形成される。
【００４６】
次いで、図４（１５）に示すように、集積回路チップ２０に形成された電極２１１と上記電極１３６とを接合することで、配線基板１０に集積回路チップ２０を実装する。
【００４７】
次いで、図４（１６）に示すように、配線基板１０と集積回路チップ３０との間をアンダーフィル剤４１で埋め込む。
【００４８】
次いで、図４（１７）に示すように、上記第３絶縁層１１３に上記接続部１３に達する接続孔１１５を形成する。その結果、接続孔１１５内に接続部１３が露出される。次いで、上記接続部１３上にフラックス（図示せず）を塗布した後、上記接続孔１１５を通じて上記接続部１３に接続される実装接続部（ボールハンダ）１６を形成する。
【００４９】
次いで、図５（１８）に示すように、ボールハンダ１６を実装基板（マザー基板）２０に接合する。以上、説明したようにして、集積回路チップ３０を実装し、かつ配線基板１０と集積回路チップ３０との間にアンダーフィル剤４１を充填した配線基板１０を実装基板２０に実装した半導体装置１が完成される。
【００５０】
上記配線基板の製造方法は、配線基板１０を第１絶縁層１１１、第２絶縁層１１２および第３絶縁層１１３で構成するため、配線基板１０と接続部１３との間での短絡は起こらなくなる。また、基板１１０に分離層１４１を介して第１絶縁層１１１を形成し、所定の処理を行った後、分離層１４１を除去して基板１１０を絶縁層１１から分離するため、配線基板１０の厚さを均一性良く形成することができるという利点がある。また、配線基板１０を形成するために用いた基板１１０の再利用が可能になるため、製造コストの低減が可能になるという利点がある。
【実施例３】
【００５１】
本発明の配線基板の製造方法に係る第２実施例を、以下に説明する。この第２実施例では、上記分離層１４１をポリシリコンで形成し、第１絶縁層１１１と基板１１０との分離は、フッ化キセノン（ＸｅＦ）ガスを使用したエッチングにより分離層１４１を除去して行う。これ以外の工程は上記第１実施例と同様である。
【実施例４】
【００５２】
本発明の配線基板の製造方法に係る第３実施例を、以下に説明する。この第３実施例では、上記分離層１４１を銅で形成し、第１絶縁層１１１と基板１１０との分離は、過酸化水素（Ｈ2Ｏ2）を使用したエッチングにより分離層１４１を除去して行う。これ以外の工程は上記第１実施例と同様である。上記分離層１４１は、銅の他に、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）および上記銅を含めた上記金属の合金で形成することもできる。
【産業上の利用可能性】
【００５３】
本発明の配線基板、配線基板の製造方法および半導体装置は、ＳｉＰ技術という用途に適用することが好適である。
【図面の簡単な説明】
【００５４】
【図１】本発明の配線基板に係る一実施例を示した概略構成断面図である。
【図２】本発明の配線基板の製造方法に係る第１実施例を示した製造工程断面図である。
【図３】本発明の配線基板の製造方法に係る第１実施例を示した製造工程断面図である。
【図４】本発明の配線基板の製造方法に係る第１実施例を示した製造工程断面図である。
【図５】本発明の配線基板の製造方法に係る第１実施例を示した製造工程断面図である。
【図６】従来の配線基板の製造方法を示した製造工程断面図である。
【図７】従来の配線基板の製造方法を示した製造工程断面図である。
【図８】従来の配線基板の製造方法を示した製造工程断面図である。
【図９】従来の配線基板の製造方法を示した製造工程断面図である。
【符号の説明】
【００５５】
１０…配線基板、１１…絶縁層、１２…配線層、１３…接続部、２０…実装基板、３０…集積回路チップ
【図１】
2005203673.tif 000003
【図２】
2005203673.tif 000004
【図３】
2005203673.tif 000005
【図４】
2005203673.tif 000006
【図５】
2005203673.tif 000007
【図６】
2005203673.tif 000008
【図７】
2005203673.tif 000009
【図８】
2005203673.tif 000010
【図９】
2005203673.tif 000011