(57)【要約】【課題】  簡易な構造でありながら高機能な信号処理機能や演算処理機能と光信号通信機能とを備えた、半導体集積回路装置およびその製造方法を提供する。【解決手段】  入力される光信号を電気信号に変換する光電変換素子１と、その光電変換素子１から出力される電気信号に対して信号処理または演算処理を施す半導体集積回路２と、その半導体集積回路２で処理された電気信号を受けて、その電気信号を光信号に変換して出力する発光素子３とが、一つの半導体基板４に作り込まれている。このような主要部の構成により、本発明の半導体集積回路装置では、高速の光信号入力１１および電気信号変換ならびに光信号出力１４が、一つの半導体基板４内でダイレクトにかつ連続的に行われる。【選択図】        図１
2005116709.tif 000002
【特許請求の範囲】
【請求項１】
入力される光信号を電気信号に変換する光電変換素子と、前記光電変換素子から出力される電気信号に対して信号処理または演算処理を施す半導体集積回路と、前記半導体集積回路で処理された電気信号を受けて、当該電気信号を光信号に変換して出力する発光素子とが、一つの半導体基板に作り込まれた
ことを特徴とする半導体集積回路装置。
【請求項２】
前記半導体基板が、シリコン系材料からなるものである
ことを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記発光素子は、発光部位がポーラスシリコンからなるものである
ことを特徴とする請求項２記載の半導体集積回路装置。
【請求項４】
前記発光素子の発光部位の上には、前記光信号の出力を遮る材質の構造物を除去することにより光出力窓が設けられている
ことを特徴とする請求項１記載の半導体集積回路装置。
【請求項５】
前記ポーラスシリコンからなる発光素子は、ポーラス度の異なるポーラスシリコン多層膜を、反射層として前記発光部位のポーラスシリコンの下に備えている
ことを特徴とする請求項３記載の半導体集積回路装置。
【請求項６】
前記シリコン系材料として、ＳｉＧｅを用いた
ことを特徴とする請求項２記載の半導体集積回路装置。
【請求項７】
前記シリコン系材料が、エルビウムまたはそれと置換可能な希土類元素をドープしてなるものである
ことを特徴とする請求項６記載の半導体集積回路装置。
【請求項８】
前記光電変換素子が、少なくとも光電変換部位にＳｉＧｅを用いてなるものである
ことを特徴とする請求項２記載の半導体集積回路装置。
【請求項９】
前記発光素子が、少なくとも発光部位に微結晶シリコンを用いてなるものである
ことを特徴とする請求項１記載の半導体集積回路装置。
【請求項１０】
前記半導体基板には配線層が作り込まれており、
前記発光素子は、前記配線層が作り込まれた深さよりも前記半導体基板の表面に近い深さに形成されている
ことを特徴とする請求項１記載の半導体集積回路装置。
【請求項１１】
前記光出力窓の側壁が、金属膜で覆われている
ことを特徴とする請求項４記載の半導体集積回路装置。
【請求項１２】
発光素子または受光素子のうち少なくともいずれか一種類の上に、レンズが形成されている
ことを特徴とする請求項１記載の半導体集積回路装置。
【請求項１３】
前記半導体集積回路が、前記光電変換素子から出力される電気信号に対して信号処理または演算処理を施す機能を有する回路を含んだ論理回路であり、
前記一つの半導体基板が、前記半導体集積回路および前記光電変換素子ならびに前記発光素子を作り込まれた一つの半導体チップである
ことを特徴とする請求項１記載の半導体集積回路装置。
【請求項１４】
入力される光信号を電気信号に変換する光電変換素子と、前記光電変換素子から出力される電気信号に対して信号処理または演算処理を施す半導体集積回路と、前記半導体集積回路で処理された電気信号を受けて当該電気信号を光信号に変換して出力する発光素子とを、一つの半導体基板に作り込む
ことを特徴とする半導体集積回路装置の製造方法。
【請求項１５】
シリコンをスパッタまたはＣＶＤ法で成膜した後、フォトリソグラフィ法によりナノレベルの微結晶を一括形成することで、前記発光素子の発光部位を微結晶シリコンで構成する
ことを特徴とする請求項１４記載の半導体集積回路装置の製造方法。
【請求項１６】
前記微結晶シリコンを形成した後、水素ガスまたは水素プラズマによりシリコンダングリングボンドを終端する
ことを特徴とする請求項１５記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信システムなどに好適な半導体集積回路装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の、いわゆる光インターコネクト装置あるいは光半導体装置等では、外部から送られて来た光信号を、情報処理装置で処理可能な電気信号に変換することが行われていた。
【０００３】
あるいは、図２１に一例を示したように、外部から送られて来た光信号１１を、フォトダイオード１００１により電気信号１２に変換して、ＬＳＩのような半導体集積回路からなる論理回路チップ１００２あるいは汎用コンピュータのような情報処理装置（図示省略）に入力する。論理回路チップ１００２または情報処理装置では、フォトダイオード１００１から送られて来た電気信号１２に対して、例えば所定の増幅率で増幅したりＡ／Ｄ変換するなどの信号処理や、さらに複雑な情報処理あるいは演算処理等を施す。そしてその論理回路チップ１００２等から出力された電気信号１３を、レーザダイオード１００３などによって光信号１４に変換して、例えば外部の情報処理装置等（図示省略）へと出力する。
【０００４】
このようにして、従来の技術では、外部から送信されて来た光信号に対して信号処理や演算処理等を施して外部へと送出していた（特許文献１〜特許文献６）。
【０００５】
また、装置全体のさらなる小型化を企図して、半導体集積回路上にＧａＡｓ系の化合物半導体からなる面発光レーザ素子を、例えばバンプ接続等を介して実装し、半導体集積回路と受発光素子とを一つのモジュールとして装置化する試みなども試行されている（非特許文献１）。
【特許文献１】特開平１０−２１４９９５号公報
【特許文献２】特開２００１−１３５８９３号公報
【特許文献３】特開平１１−４６０１４号公報
【特許文献４】特開平９−２９３８９３号公報
【特許文献５】特開平１１−２７４３１５号公報
【特許文献６】特開平７−６４１４０号公報
【非特許文献１】Ｅｘｔ．Ａｂｓｔ．Ｏｆ２００１  Ｉｎｔ．Ｃｏｎｆ．ＳＳＤＭ  ｐ５９４〜５９５
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のような従来の構成では、発光素子として化合物系の半導体素子を、例えば半導体集積回路や配線基板などの上に実装する必要があり、装置全体のさらなる小型化や構造の簡易化、あるいは装置としてのさらなる高機能化・信号処理や演算処理の高速化等が困難であるという問題があった。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、受光素子および発光素子ならびに半導体集積回路を一つの半導体基板に作り込んでいわゆるワンチップ化するなどして、簡易な構造でありながら高機能な信号処理機能や演算処理機能と光信号通信機能とを備えた、半導体集積回路装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による半導体集積回路装置は、入力される光信号を電気信号に変換する光電変換素子と、その光電変換素子から出力される電気信号に対して信号処理または演算処理を施す半導体集積回路と、その半導体集積回路で処理された電気信号を受けて、その電気信号を光信号に変換して出力する発光素子とが、一つの半導体基板に作り込まれている。
【０００９】
本発明による半導体集積回路装置の製造方法は、入力される光信号を電気信号に変換する光電変換素子と、その光電変換素子から出力される電気信号に対して信号処理または演算処理を施す半導体集積回路と、その半導体集積回路で処理された電気信号を受けてその電気信号を光信号に変換して出力する発光素子とを、一つの半導体基板に作り込む、というものである。
【００１０】
本発明による半導体集積回路装置またはその製造方法では、光電変換素子と、半導体集積回路と、発光素子とを、一つの半導体基板に作り込んで、例えばワンチップ化している。簡易な構造でありながら高機能な信号処理機能や演算処理機能と光信号通信機能とを備えたものとなっている。
【００１１】
なお、上記のように光電変換素子と半導体集積回路と発光素子とを一つの半導体基板に作り込むためには、発光素子を、発光部位がポーラスシリコン、またはＳｉＧｅからなるものであるようにすることが望ましい。あるいは、発光素子を、少なくとも発光部位に微結晶シリコンを用いてなるものであるようにすることが望ましい。
【発明の効果】
【００１２】
本発明の半導体集積回路装置またはその製造方法によれば、光電変換素子と、半導体集積回路と、発光素子とを、一つの半導体基板に作り込んで、例えばワンチップ化するようにしたので、簡易な構造でありながら高機能な信号処理機能や演算処理機能と光信号通信機能とを備えたものとなっており、これにより、装置全体のさらなる小型化や構造の簡易化あるいは装置としてのさらなる高機能化等が達成可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
図１は、本発明の一実施の形態に係る半導体集積回路装置の主要部の構成を表した概念図である。
【００１５】
この半導体集積回路装置は、外部から入力される光信号（光信号入力１１）を電気信号に変換して出力するＰＤ（Photo Diode ；フォトダイオード，以下、ＰＤと略称）のような光電変換素子１と、その光電変換素子１から出力される電気信号（電気信号入力１２）に対して信号処理および演算処理を施す半導体集積回路２と、その半導体集積回路２で処理されて出力される電気信号（電気信号出力１３）を受けて、その電気信号を光信号（光信号出力１４）に変換して出力することで外部とのインターコネクトをとるＬＤ（Laser Diode；レーザダイオード）のような発光素子３とを備えており、これら光電変換素子１，半導体集積回路２および発光素子３を一つの半導体基板４に作り込んで、その主要部が構成されている。
【００１６】
この半導体集積回路装置では、１チップ内で、外部から送信されて来た光信号入力１１を電気信号入力１２して信号処理および演算処理し、その処理してなる電気信号出力１３を光信号出力１４に変換して、外部へと送出する。
【００１７】
なお、半導体集積回路２をはじめとして、この半導体集積回路装置の全体を作動させるための電源電力は、外部から供給することが必要であるため、この半導体集積回路装置の表面には、ＧＮＤ端子５およびＶｃｃ端子６が設けられている。そして、これらのＧＮＤ端子５およびＶｃｃ端子６の接続位置、ならびに光電変換素子１，発光素子３の各々の光軸位置などのアライメント（位置合せ）等を行って、図２に一例を示したように、この半導体集積回路装置（半導体基板４）を、配線基板または板体状の光インターフェイス（導光部材等）などのような基板１５の表面に、フリップチップ状態で実装することなども可能である。
【００１８】
一般的な半導体基板の形成材料であるシリコンは、間接半導体であるので発光しないとされていたが、ポーラスシリコンやシリコン微結晶により発光する。また、シリコンとゲルマニウムとの混晶によりシリコンが発光する。
【００１９】
本実施の形態では、そのようなポーラスシリコンやシリコン微結晶あるいはシリコンとゲルマニウムとの混晶を用いて、発光素子３や光電変換素子１を、半導体集積回路２と共に同じシリコンからなる一つの半導体基板４に作り込む。
【００２０】
このように、光電変換素子１と、半導体集積回路２と、発光素子３とを、一つの半導体基板４に作り込んで、ワンチップ化することにより、本実施の形態に係る半導体集積回路装置は、簡易な構造でありながら高機能な信号処理機能や演算処理機能と光信号通信機能とを備えたものとなっている。その結果、装置全体のさらなる小型化や構造の簡易化あるいは装置としての高機能化等が達成される。
【００２１】
さらに詳細には、光電変換素子１と半導体集積回路２と発光素子３とが一つの半導体基板に作り込まれているので、光信号〜電気信号〜光信号という信号の変換経路の途中で、従来のような別体の素子どうしの間での電気的接続等を介在することなく、高速の光信号入力および電気信号変換ならびに光信号出力を一つの半導体基板内でダイレクトにかつ連続的に行うことができるので、信号処理の遅延がなく、また余分な素子が必要なくなり、装置の小型化・高機能化を達成することができる。
【００２２】
ここで、下記の各実施例でもさらに詳細に説明するが、発光素子３の発光部位をポーラスシリコンで構成する場合には、そのポーラスシリコンの上には、例えばＣｕ（銅）やＡｌ（アルミニウム）のような金属からなる配線層のような、光信号出力１４の送出を遮る材質からなる種々の構造物を除去して、光出力窓を設けるようにすることが望ましい。また、さらには、光出力窓の側壁を金属膜で覆うようにしてもよい。あるいは、発光素子３は、例えば配線層が作り込まれた深さよりも半導体基板の表面に近い深さに形成することが望ましい。これらは、光信号出力１４を有効に利用することができるようにするためである。
【００２３】
また、ポーラスシリコンからなる発光素子３は、ポーラス度の異なるポーラスシリコン多層膜を、反射層として発光部位のポーラスシリコンの下に備えるようにしてもよい。これは、発光素子３から出力される光信号出力１４が正規の出射方向とは反対方向（正規の出射方向を上側とすると、下側）などに漏洩して光信号出力１４の有効利用効率が低下することを、反射層の付設によって防ぐためである。
【００２４】
また、シリコン系材料としてＳｉＧｅ（シリコンゲルマニウム）を用いると共に、そのシリコン系材料にエルビウム（Ｅｒ）またはそれと置換可能な希土類元素をドープするようにしてもよい。この場合、受光素子３は、光電変換部位にＳｉＧｅを用いて構成することが望ましい。
【００２５】
あるいは、発光素子３は、少なくともその発光部位に微結晶シリコンを用いたものとすることなども可能である。
【００２６】
また、発光素子３または光電変換素子１のうち少なくともいずれか一種類の上に、光信号入力１１や光信号出力１４を集光または導光するためのレンズ系または導光部材などを付設するようにしてもよい。
【００２７】
また、上記のように発光素子３の発光部位に微結晶シリコンを用いる場合、シリコンをスパッタまたはＣＶＤ（Chemical Vapor Deposition)法で成膜した後、フォトリソグラフィ法によりナノレベルの微結晶を一括形成することで、発光素子３の発光部位を微結晶シリコンで構成するようにし、その微結晶シリコンを形成した後、水素ガスまたは水素プラズマによって、シリコンダングリングボンドを終端するようにすることなども可能である。
【００２８】
なお、光電変換素子１や発光素子３は、それぞれ１個ずつでもよいが、複数個をアレイ状に列設するようにしてもよい。
【００２９】
あるいは、複数個の光電変換素子１や発光素子３を一つの半導体基板４内に設ける場合には、複数個の光電変換素子１のそれぞれが、互いに波長の異なる光信号入力１１を受け付けるようにしたり、複数個の発光素子３のそれぞれが、互いに波長の異なる光信号出力１４を出力するようにしてもよい。このようにすることにより、一度に多チャンネルの光通信が可能となるので望ましい。
【実施例１】
【００３０】
図３は本発明の第１の実施例に係るＣＭＯＳ（Complementary Metal Oxide Semiconductor)集積回路装置の断面構成を表したものである。なお、この図３では、便宜上、光電変換素子１と半導体集積回路２と発光素子３との、全ての素子が一つずつ半導体基板４内に作り込まれている。なお、これらの素子は互いに隣接しているようにも見えるが、実際には、半導体基板４内での光電変換素子１と半導体集積回路２と発光素子３との位置関係は、もっと離れたものであってもよく、また光電変換素子１、半導体集積回路２、発光素子３はそれぞれ、複数個の素子が列設されているものであってもよいことは言うまでもない。特に、半導体集積回路２は、実際には、この図３に示したような１個のトランジスタ素子を極めて多数個に亘って集積して回路系を構成してなるものである。また、この図３では、図示および説明の簡潔化を図るため、フリップチップ等の電気的インターフェイスの部位などについては図示を省略してある。
【００３１】
このＣＭＯＳ集積回路は、ｐ型のシリコン基板を半導体基板４として用いて、その半導体基板４内に、光電変換素子１および発光素子３を、論理回路を主体とするＣＭＯＳトランジスタを含む半導体集積回路２と共に一体的に形成してなるものである。図３に示したように、光電変換素子１、半導体集積回路２、発光素子３の実質的な構造の主要部である素子部３００と配線層４００とは、互いに分離された層に形成されている。素子部３００よりも上層に、例えばＣｕダマシンプロセスによって配線層４００が形成される。光電変換素子１、半導体集積回路２、発光素子３のそれぞれと配線層４００とは、コンタクトプラグ４１０によって電気的に接続されている。
【００３２】
光電変換素子１としては、本実施例ではシリコンｐｎ接合フォトダイオード１０１の素子構造を採用した。この光電変換素子１では、シリコンｐｎ接合フォトダイオード１０１で光電変換された電子は、ポテンシャル井戸１０２に蓄積されるが、読み出しの方式の一例として、ここではトランスファゲート１０３を備えて電子を読み出す構造とした。
【００３３】
発光素子３としては、ポーラスシリコン層３０１を用いたものとした。このポーラスシリコン層３０１は、電子を注入することによって発光する。この発光素子３のさらに詳細な構造の製造プロセスについては後述する。
【００３４】
半導体集積回路２は、ＣＭＯＳトランジスタからなる、論理回路系を構成している半導体集積回路であるが、ここではｎチャンネルトランジスタ２０１のみを示している。この半導体集積回路２を構成している各トランジスタ素子や発光素子３などの各素子は、ＳＴＩ（Shallow Trench Isolation）素子分離部２０２によって互いに分離されている。なお、この半導体集積回路２のｎチャンネルトランジスタ２０１それ自体の素子構造は、一般的なもので構わないので、その詳細な説明についてはここでは省略する。
【００３５】
次に、図４，図５，図６を参照して、発光素子３の製造プロセスについて説明する。
【００３６】
まず、図４（Ａ）に示したように、ｐ型のシリコン基板である半導体基板４にＳＴＩ素子分離部２０２を形成する。このＳＴＩ素子分離部２０２の形成に当たっては、周知のリソグラフィ法およびエッチング技術によって、半導体基板４にトレンチ（溝）を形成し、このトレンチ部にＨＤＰ酸化膜のような酸化膜を埋没させる。そしてその酸化膜をＣＭＰ（Chemical and Mechanical Polishing : 化学的機械研磨）技術によって研磨加工して、トレンチ部以外のシリコン酸化膜を除去することで、ＳＴＩ素子分離部２０２が形成される。
【００３７】
続いて、図４（Ｂ）に示したように、発光部を形成すべき場所に、リンや砒素のような不純物を注入して、ｎ型領域４０１を形成する。
【００３８】
さらに、図４（Ｃ）に示したように、ｎ型領域４０１中のポーラスシリコン化すべき部分にボロンを注入して、深さ０．３〜３［μｍ］のｐ型領域４０２を形成する。
【００３９】
なお、３［μｍ］よりも厚い（深い）ｐ型領域４０２を形成することが必要な場合には、あらかじめ、このような分布を持ったエピタキシャル基板を半導体基板４として使用するようにしてもよい。
【００４０】
次に、図４（Ｄ）に示したように、例えば表面技術Ｖｏｌ．４６，Ｎｏ．５，ｐ８−ｐ１３「多孔質シリコンの陽極化成」にて提案されているような陽極化成法により、発光部分となるポーラスシリコン層３０１を形成する。ポーラスシリコン化する部分以外はフォトレジスト等でマスキングしておき、ｐ型領域４０２の表面からＨＦ（フッ化水素）を浸漬させて、そのｐ型領域４０２をポーラス化する。このとき、深さ方向へのポーラス度は、時間と電流密度とによって制御することができる。なお、ポーラスシリコン層３０１上には、後述するようにエピタキシャル法でシリコン層を形成する必要があるため、陽極化成の初期は電流密度を小さく設定して表面近傍のポーラス度は小さめに形成し、その後は電流密度を上げて所望のポーラス度となるようにして多層構造とする。
【００４１】
ポーラスシリコン層３０１を形成した後、フォトレジスト等のマスキングを除去する。
【００４２】
引き続いて、図５（Ａ）に示したように、エピタキシャル成長によりシリコン層４０３を形成する。このとき、シリコン層４０３を欠陥の少ない膜とするために、エピタキシャル成長の前に、例えば１０００℃以上の高温で水素アニールして、表面付近のポーラス層のみを再配列させて平坦化する。そして、図５（Ｂ）に示したように、全面に熱酸化膜４０４を形成する。
【００４３】
続いて、シリサイド接合による電気接合部を形成する。すなわち、電極を形成する予定の部分４０６の熱酸化膜４０４を、例えば周知のフォトエッチング法などによるパターニング技術によって除去し、その後、図５（Ｃ）に示したように、周知のシリサイド技術等によって、Ｎｉ（ニッケル），Ｃｏ（コバルト），Ｔｉ（チタン），Ｗ（タングステン）などの材料によるシリサイド層４０５を形成する。
【００４４】
そして、図５（Ｄ）に示したように、後述のコンタクトホールエッチングの際にストッパとするべく、例えばＳｉＮ（窒化シリコン）からなるエッチングストッパ膜４０７を成膜し、さらに酸化シリコン（ＳｉＯ2 ）膜，ＰＳＧ（Phospho Silicate Glass) 、ＢＰＳＧ（Boron Phospho Silicate Glass）などからなる層間絶縁膜４０８を形成する。
【００４５】
引き続いて、図６（Ａ）に示したように、コンタクトホール４０９を開口し、図６（Ｂ）に示したように、このコンタクトホール４０９に、例えばタングステンのような金属からなるコンタクトプラグ４１０を形成する。このコンタクトプラグ４１０は、ＴｉＮ等のバリアメタルをスパッタやＣＶＤ法で成膜した後、ＣＶＤ法によってタングステンを成長させ、次いでＣＭＰによってホール部以外のタングステンを除去して形成することができる。その後、周知のＣｕダマシン技術等によって多層配線の配線層４００を形成する。この配線層４００以降のプロセスについては、半導体集積回路２のトランジスタ素子２０１や光電変換素子１の配線や電極と同じプロセスで形成するようにしてもよい。
【００４６】
図７（Ａ）は発光素子３の構成の主要部を表した平面図、図７（Ｂ）はその断面図である。発光素子４は、上記のようにして形成されたポーラスシリコン層３０１を有している。拡散領域（ポーラスシリコン層３０１やＳＴＩ素子分離部２０２以外の、ｎ型領域４０１を含むｎ型シリコンの領域）は、ＳＴＩ素子分離部２０２の下まで拡がっており、これによってポーラスシリコン層３０１に電流が流入できるようになっている。
【００４７】
この発光素子３の実質的な発光部はシリサイド化されていない部分であり、シリサイド層４０５の内側が該当する。例えば順方向に電圧を掛けることにより、この発光素子３のポーラスシリコン層３０１を中心とした発光部が発光する。なお、本実施例では、拡散領域がｎ型（ｎ+ ）で形成されている場合の一例について説明したが、拡散領域をｐ型（ｐ+ ）することも可能であることは言うまでもない。
【００４８】
さらに、図８に示したように、表面側への発光効率をさらに向上するために、ポーラスシリコン層３０１の直下に超格子構造の反射層４１１を形成するようにしてもよい。この反射層４１１は、ポーラス度の異なる２つの膜を複数層に亘って積層することによって形成することができる。また、その層の全体的なポーラス度および厚さは、陽極化成の電位および継続時間を調整することによって、所望のポーラス度および層厚とすることが可能である。
【００４９】
なお、光電変換素子１および半導体集積回路２については、周知の技術によって形成することができるので、その製造プロセスについての詳細な説明は省略するが、ここではその主な構造について、図９，図１０の断面図を参照して説明する。
【００５０】
半導体集積回路２のｎチャンネルトランジスタ２０１は、図９に示したように、ｎチャンネルＣＭＯＳ型のトランジスタで、サイドウォール５０１に挟まれたゲート電極５０２、ゲート絶縁膜５０３、ｎ型チャンネル領域５０４、シリサイド層５０５等を有する一般的なものである。
【００５１】
このｎチャンネルトランジスタ２０１のゲート絶縁膜５０３は、発光素子３のシリコン酸化膜の膜厚とは異なり、より薄膜化されたものである。さらに、ｈｉｇｈ−ｋ材料であるハフニウム酸化膜等を使用するようにしてもよい。
【００５２】
ゲート電極５０２は、例えばポリシリコンやシリコンゲルマニウム（ＳｉＧｅ）により形成されており、さらに低抵抗化のためにＮｉやＣｏなどでシリサイド層５０５が形成されている。このシリサイド層５０５は発光素子３におけるシリサイド層４０５と同一工程において形成することができる。
【００５３】
光電変換素子１は、図１０に示したように、ｐｎ接合型のフォトダイオード１０１の構造を有するもので、ｎ拡散層６０１，６０３、ｐ拡散層６０２、トランスファゲート１０３等を備えている。この光電変換素子１は通常のイオン注入法等を用いて作製することができる。
【実施例２】
【００５４】
本実施例では、発光素子３（および光電変換素子１も可能）にＳｉＧｅ材料を用いた場合の一例について、図１１，図１２，図１３を参照して説明する。
【００５５】
まず、図１１（Ａ）に示したように、ｎ型シリコン基板である半導体基板４における、発光素子３を形成すべき領域に、ボロンのような不純物を注入して、ｐ型領域７０１を形成する。
【００５６】
続いて、図１１（Ｂ）に示したように、ＳｉＧｅの混晶あるいはＳｉＧｅとＳｉとからなる層を、交互に４〜２０層程度に亘って積層して、ＳｉＧｅ層７０２を形成する。そしてこのＳｉＧｅ層７０２の上に、Ｓｉ層７０３を成長させる。このとき、ＳｉＧｅ層７０２には、発光効率を向上させるために、エルビウム（Ｅｒ）のような希土類元素をドーピングするようにしてもよい。
【００５７】
続いて、図１１（Ｃ）に示したように、発光領域（発光部）７０４以外のＳｉＧｅ層７０２を、フォトリソグラフィ法およびエッチング法等を用いて、選択的に除去した後、全面にＳｉをエピタキシャル成長させてＳｉ層を形成する。そして、図１１（Ｄ）に示したように、Ｓｉ層７０３の、発光領域７０４上の部分のみを、フォトリソグラフィ法およびエッチング法により、選択的に除去する。
【００５８】
引き続いて、図１２（Ａ）に示したように、全面を軽くエッチングした後、再度Ｓｉを全面に均一に成膜して、ｎ型ドープのＳｉ層７０６を形成する。
【００５９】
続いて、図１２（Ｂ）に示したように、ＳＴＩ素子分離部２０２を実施例１の場合と同様のプロセスで形成する。このＳＴＩ素子分離部２０２によって発光層であるＳｉＧｅ層７０２の表裏に電位が掛かるように分離を行う。すなわち、図１２（Ａ）のｐ型領域７０１がこのＳＴＩ素子分離部２０２の下まで広がるように深い注入を行う必要がある。
【００６０】
続いて、裏面の電極を形成すべき部分にボロン等の不純物を注入してｐ型領域７０７を形成する（図１２（Ｃ））。
【００６１】
その後、図１３（Ａ）に示したように、表面酸化膜７０８を形成する。そして、実施例１と同様の方法で、Ｎｉ，Ｃｏ，Ｔｉ，Ｗ等のシリサイド層７０９を形成する（図１３（Ｂ））。
【００６２】
そして、例えばＳｉＮからなるエッチングストッパ膜７１０を成膜し、さらに層間絶縁膜７１１を成膜した後、コンタクトホールを開口してそこにバリアメタルＴｉＮを形成した後、例えはタングステン（Ｗ）からなるコンタクトプラグ４１０を形成する（図１３（Ｃ））。この図１３（Ｃ）に示した発光素子３の上面側から見た平面的な構成については、実施例１の発光素子３と同様のパターンとすることが可能である。
【００６３】
図１４は、上記のような発光素子３に用いたＳｉＧｅ系の材料を用いて形成されて光電変換素子１として用いられるフォトダイオードの構造の一例を表した断面図である。なお、発光素子３と同様の構造の部位には、発光素子３に付したものと同一の符号を付している。
【００６４】
基本的な構造は、発光素子３のものとほぼ同様であるが、発光素子３ではＳｉＧｅ層７０２が光を出力するのに対して、この光電変換素子１ではＳｉＧｅ層７０２は入力される光を電気的出力に変換する。また、この光電変換素子１では、光の受光率をさらに向上するために、Ｓｉ層は除去してＳｉＧｅ層７０２の上に直接的に表面酸化膜７０８を積層している。なお、詳細な説明および図示は省略するが、Ｓｔｒａｉｎ−Ｓｉによるトランジスタを作製するために、ＳｉＧｅ層を用いるようにしてもよい。
【実施例３】
【００６５】
この実施例３では、発光素子３の発光部の材料として微結晶シリコンを用いた場合の一例について説明する。
【００６６】
すなわち、この実施例３の半導体集積回路装置は、上記の実施例１のポーラスシリコン層３０１の代りに、微結晶シリコンを発光部として用いたものである。微結晶シリコンは、粒径が数［ｎｍ］（ナノメートル）ないし数１０［ｎｍ］の結晶粒であり、４０℃レベルの低温のＣＶＤ成長法によって形成することができる。微結晶シリコンはこのように低温の成長が可能であるため、配線を形成した後に形成することが可能である。
【００６７】
図１５は、実施例３の半導体集積回路装置の主要部の構成を表した断面図である。なお、図１５では、実施例１または実施例２と同様の部位については同じ符号を付して示している。Ｃｕのような導電体材料からなる配線層４００よりも上層（換言すれば、半導体基板４の深さ方向で、配線層４００よりも半導体基板４の表面（図１５では上側の表面）に近い位置）に、ＴａＮ等からなるバリアメタル層８０１を形成し、ＣＶＤ法によって微結晶シリコン層８０２を成長する。発光素子３以外の部位の微結晶シリコン膜については周知のフォトリソグラフィ法およびエッチング法によって除去し、電極８０３をシリサイド化によって形成する。半導体基板４の上側の表面ほぼ全面を覆うように窒化膜８０４を成膜する。そしてさらに半導体基板４の上面ほぼ全面を透明カバー８０５で覆う。この発光素子３では、配線層４００および電極８０３のシリサイド膜を介して微結晶シリコン層８０２に電流を注入すると、微結晶シリコン層８０２が発光するように設定されている。
【００６８】
この実施例３の発光素子３の上面側から見た平面的な構成については、実施例１の発光素子３と同様のパターンとすることが可能である。
なお、光電変換素子１および半導体集積回路２については、実施例１の場合と同様に、一般的な周知の構成で構わないので、その詳細な説明については省略する。
【００６９】
ここで、微結晶シリコン層８０２の成膜およびパターニング方法としては、図１６（Ａ）に示したように、スパッタ法またはＣＶＤ法などによってＳｉ層８１２を成膜し、図１６（Ｂ）に示したように、電子ビームまたはＥＵＶ等を用いた超解像描画技術によってフォトレジスト８１１をパターニングし、それを用いたドライエッチングを行った後、フォトレジストを剥離することによって、図１６（Ｃ）の断面図および図１７の平面図に示したように、数［ｎｍ］〜１０［ｎｍ］程度の厚さの発光部を有する結晶シリコン層８０２を形成することも可能である。また、エッチングによるパターニングを行った後に、ダングリングボンドの終端として水素ガスによるアニール処理や水素プラズマ処理を実施することなども望ましい。ここで、図１７では、斜線を付して示した部分が、それぞれナノメータ・スケールの発光素子３となる部分となっている。
【実施例４】
【００７０】
図１８は、光電変換素子１の受光領域および発光素子３の発光領域の上の層間絶縁膜および配線層を除去して、その部分に光窓を設けた場合の一例を表したものである。
【００７１】
すなわち、例えば配線が複雑化することなどに伴って、配線層４００の層厚が増大して、配線層４００や層間絶縁膜４０８の厚さが増大した場合には、外部から光電変換素子１へと入射される光信号や、発光素子３から外部へと出射される光信号が、配線層４００や層間絶縁膜４０８を透過する際に、大幅に減衰する虞がある。
【００７２】
そこで、光電変換素子１の受光領域および発光素子３の発光領域の上の、層間絶縁膜４０８および配線層４００を除去して光窓９００を設けることで、その光窓９００を通して光信号を減衰することなく通過させることができるようにすることにより、光信号の減衰を防止する。
【００７３】
なお、図１８では図示を省略したが、光信号の拡散等を防止するために、上記のように層間絶縁膜４０８および配線層４００を除去して設けられた光窓９００の壁面（側壁）に、光を反射させる材質の金属材料等からなる反射膜を付設するようにしてもよい。その形成（着膜）方法としては、金属材料をＣＶＤ法などで成膜した後、エッチバックして、光窓９００の壁面のみに反射膜を付設することなどが可能である。
【実施例５】
【００７４】
図１９は、例えば実施例１で説明した光電変換素子１の受光領域および発光素子３の発光領域の上に、それぞれレンズを設けた場合の、一例を表したものである。なお、図１９では、実施例１と同様の部位については実施例の説明で用いたものと同じ符号を付して示している。
【００７５】
このように、光電変換素子１の受光領域および発光素子３の発光領域の上に、それぞれレンズ９１０を設けることにより、光の拡散に起因した光信号の利用効率の低下を防止することができる。なお、レンズ９１０は、例えばＳｉＮ膜や有機系材料からなる膜などを用いて構成することが可能である。
【実施例６】
【００７６】
図２０は、一つの半導体基板内に発光素子と半導体集積回路とを並行して製造するプロセスの主要な流れを表したものである。ここで、図２０では、半導体集積回路２と発光素子３との、製造プロセスの流れを判りやすく対比するために、図のほぼ左半分に半導体集積回路２のプロセスを、右半分に発光素子３のプロセスを、それぞれ示している。また、既述の各実施例と同様の部位についてはそれらと同一の符号を付して示している。なお、一般的な半導体集積素子等の構造と同様の部位であって本発明の実施例としての主要部とは関係性の薄い部分の詳細な説明については省略する。
【００７７】
例えば図１１から図１２（Ｂ）までに示したようなプロセスを経て、図２０（Ａ）に示したようなＳｉ層７０６を半導体基板４の表面に形成し、さらにその表面に、図２０（Ｂ）に示したような表面酸化膜７０８を、例えば表面酸化法（酸化成長法）により形成する。そして半導体集積回路２には、不純物としてＰ（燐）を、例えばイオン注入法などによって、表面から注入する。それと並行して、発光素子３には、裏面の電極を形成すべき部分に不純物を注入してｐ型領域７０７を形成する。
【００７８】
その後、図２０（Ｃ）に示したように、半導体集積回路２には、ゲート電極５０２、サイドウォール５０１等を形成して、いわゆるトランジスタ構造を構成した後、実施例１と同様の方法で、Ｎｉ，Ｃｏ，Ｔｉ，Ｗ等を用いてオーミックコンタクト用のシリサイド層７０９を形成する。それと並行して、発光素子３にも、オーミックコンタクト用のシリサイド層７０９を形成する。
【００７９】
そして、図２０（Ｄ）に示したように、発光素子３には、例えばＳｉＮからなるエッチングストッパ膜７１０を成膜し、さらに層間絶縁膜７１１を成膜した後、コンタクトホールを開口してそこにバリアメタルＴｉＮを形成した後、例えはタングステン（Ｗ）からなるコンタクトプラグ４１０を形成する。また、それと平行して、半導体集積回路２でも、エッチングストッパ膜７１０を成膜し、さらに層間絶縁膜７１１を成膜した後、コンタクトホールを開口してそこにバリアメタルＴｉＮを形成した後、例えはタングステン（Ｗ）からなるコンタクトプラグ４１０を形成する。
【００８０】
このように、一つの半導体基板４内に発光素子３と半導体集積回路２とを、製造方法を煩雑化させる虞のある別個のプロセスで作るのではなくて、一つのプロセスで並行して製造することにより、高速動作可能な半導体集積回路２と出力効率の良好な発光素子３とを簡易なプロセスで製造することが可能となる。
【００８１】
なお、上記のような本発明の一実施の形態および各実施例では、ポーラスシリコン、ＳｉＧｅ、微結晶シリコンなどによって発光素子３や光電変換素子１を構成する場合について説明したが、発光素子３の発光部と光電変換素子１の光電変換部とを、互いに異なった材料で形成するようにしてもよいことは言うまでもない。
【産業上の利用可能性】
【００８２】
本発明の半導体集積回路装置は、例えば光通信システムにおいて、外部から送信されて来た光信号を、一旦、電気信号に変換して、半導体集積回路で信号処理または演算処理を行い、その処済みの電気信号を再び光信号に変換して外部へと出力する、といった機能を果たす半導体集積回路装置として好適に利用可能である。そしてまた、本発明の半導体集積回路装置の製造方法は、そのような半導体集積回路装置を一つの半導体基板内に簡易に作り込むことが可能な製造方法として利用される。
【図面の簡単な説明】
【００８３】
【図１】本発明の一実施の形態に係る半導体集積回路装置の主要部の構成を表した概念図である。
【図２】図１に示した半導体集積回路装置を、配線基板または板体状の光インターフェイスなどのような基板の表面にフリップチップ状態で実装した場合の一例を表した図である。
【図３】本発明の第１の実施例に係る半導体集積回路装置の断面構成を表した図である。
【図４】図３に示した発光素子の主要な製造プロセスをその流れに則して表した図である。
【図５】図４に続くプロセスを表した図である。
【図６】図５に続くプロセスを表した図である。
【図７】第１の実施例の発光素子の構成の主要部を表した平面図である。
【図８】ポーラスシリコン層の直下に超格子構造の反射層を形成した場合の構造の一例を表した図である。
【図９】半導体集積回路のｎチャンネルトランジスタの主要な構造を表した図である。
【図１０】光電変換素子の主要な構造を表した図である。
【図１１】本発明の第２の実施例に係る半導体集積回路装置における発光素子の主要な製造プロセスをその流れに則して表した図である。
【図１２】図１１に続くプロセスを表した図である。
【図１３】図１２に続くプロセスを表した図である。
【図１４】ＳｉＧｅ系の材料を用いて形成されたフォトダイオードの構造の一例を表した断面図である。
【図１５】第３の実施例の半導体集積回路装置の主要部の構成を表した断面図である。
【図１６】微結晶シリコン層の成膜およびパターニングプロセスの一例を表した図である。
【図１７】第３の実施例の半導体集積回路装置におけるナノメータ・スケールの発光素子となる部分に斜線を付して表した平面図である。
【図１８】光電変換素子の受光領域および発光素子の発光領域の上の層間絶縁膜および配線層を除去して、その部分に光窓を設けた場合の一例を表した図である。
【図１９】第１の実施例で説明した光電変換素子の受光領域および発光素子３の発光領域の上にそれぞれレンズを設けた場合の一例を表した図である。
【図２０】一つの半導体基板内に発光素子と半導体集積回路とを並行して製造するプロセスの主要な流れを表した図である。
【図２１】従来の光インターコネクト装置の一例を表した図である。
【符号の説明】
【００８４】
１…光電変換素子、２…半導体集積回路、３…発光素子、４…半導体基板、３００…素子部、３０１…ポーラスシリコン層、４００…配線部、７０２…ＳｉＧｅ層、８０２…微結晶シリコン層、９００…光窓
【図１】
2005116709.tif 000003
【図２】
2005116709.tif 000004
【図３】
2005116709.tif 000005
【図４】
2005116709.tif 000006
【図５】
2005116709.tif 000007
【図６】
2005116709.tif 000008
【図７】
2005116709.tif 000009
【図８】
2005116709.tif 000010
【図９】
2005116709.tif 000011
【図１０】
2005116709.tif 000012
【図１１】
2005116709.tif 000013
【図１２】
2005116709.tif 000014
【図１３】
2005116709.tif 000015
【図１４】
2005116709.tif 000016
【図１５】
2005116709.tif 000017
【図１６】
2005116709.tif 000018
【図１７】
2005116709.tif 000019
【図１８】
2005116709.tif 000020
【図１９】
2005116709.tif 000021
【図２０】
2005116709.tif 000022
【図２１】
2005116709.tif 000023