(57)【要約】      （修正有）【課題】  ハードディスクドライブ（ＨＤＤ）システムにおける書込ヘッドを駆動する改良した回路及び方法を提供する。【解決手段】  本書込ドライバは、出力抵抗値を相互接続体の奇数特性インピーダンスへ整合させる回路及び電圧ブースト回路を包含している。電圧ブースト回路は高電圧基準又は供給電圧と低電圧基準との間に接続されており、且つキャパシタの入力ノードへ接続しているＭＯＳトランジスタのような電流源を包含している。オーバーシュート期間の期間中、電流源は飽和において動作して負荷電流の半分の振幅を有するパルス型電流を発生する。回路は、キャパシタとドライバ出力との間で電流発生器と直列している別のトランジスタを包含している。順方向バイアスダイオードがキャパシタ出力ノードと高電圧基準との間に接続されており、且つオーバーシュート期間の期間中逆バイアスに入りドライバ出力電圧を供給電圧上方へスイングさせる。【選択図】      図３
2005327452.tif 000002
【特許請求の範囲】
【請求項１】
改善した出力ダイナミックレンジを有するように適合されており、ハードディスクシステムにおける書込ヘッドを介して電流を駆動する書込ドライバ回路において、
相互接続体で前記書込ヘッドへ接続するための出力ノード、
供給電圧を受取る手段、
前記供給電圧を受取る手段へ接続されており且つパルス型電流を発生する電流発生器、
入力ノードと出力ノードを具備しているキャパシタンス装置であって、前記入力ノードが前記電流発生器へ接続しており且つ前記キャパシタンス装置出力ノードが前記書込ドライバ回路出力ノードへ接続しており、それにより前記パルス型電流が前記キャパシタンス装置を介して前記書込ドライバ回路出力ノードへ流れるキャパシタンス装置、
を有していることを特徴とする書込ドライバ回路。
【請求項２】
請求項１において、更に、充電電圧を受取る手段、及び前記キャパシタンス装置をプレチャージするために前記キャパシタンス装置の入力ノードへ前記充電電圧をオーバーシュート期間の後に選択的に印加する手段、を有していることを特徴とする書込ドライバ回路。
【請求項３】
請求項１において、前記パルス型電流、オーバーシュート期間に等しい時間期間に対する前記キャパシタンス装置及び前記キャパシタンス装置が前記時間期間の間前記電流発生器の飽和を回避するの充分に大きな寸法を有するキャパシタを有していることを特徴とする書込ドライバ回路。
【請求項４】
請求項１において、更に、前記キャパシタンス装置の出力ノードへ接続しており且つ前記電流発生器と直列接続されているトランジスタ、及び前記キャパシタンス装置の出力ノード及び前記供給電圧受取手段へ接続しているダイオードを有していることを特徴とする書込ドライバ回路。
【請求項５】
請求項４において、前記キャパシタンス装置がキャパシタを有しており、前記ダイオードが順方向バイアスダイオードを有しており、且つ前記電流発生器がカレントミラー形態におけるＭＯＳトランジスタを有しており、前記ダイオードが周期的に逆バイアスとなり且つダイオード電圧を前記キャパシタンス装置の出力ノードへ印加することを特徴とする書込ドライバ回路。
【請求項６】
請求項１において、更に、前記書込ドライバ回路の出力ノードへ接続しているインピーダンス整合回路を有しており、その抵抗が前記相互接続体の奇数特性インピーダンスと実質的に等しい抵抗値を有していることを特徴とする書込ドライバ回路。
【請求項７】
請求項６において、前記インピーダンス整合回路が、更に、前記抵抗に対して電圧パルスを発生する手段を有しており、前記電圧パルスが前記書込ドライバ回路の出力ノードにおける出力電圧に実質的にひとしい振幅を有しており、それにより前記パルス型電流が前記抵抗を介して流れることが阻止されることを特徴とする書込ドライバ回路。
【請求項８】
ディスク上にデータを格納するハードディスクドライブ用の書込組立体において、
それを介して通過する書込電流に応答してディスクの表面にデータを書込むコイルを具備している書込ヘッド、
前記書込ヘッドコイルへ接続している電気的相互接続体であって、奇数特性インピーダンスを持っている伝送線を有している相互接続体、
前記相互接続体へ接続している出力ノードを具備している書込ドライバであって、前記コイルを介して前記書込電流を駆動するためのパルス型電流を発生する書込ドライバ、
を有しており、
前記書込ドライバが第一振幅を持っている供給電圧を受取る手段と前記第一振幅より大きな第二振幅で前記出力ノードにおいて出力電圧を印加するために前記供給電圧をブーストする手段とを有しているブースト回路を有しており、
前記書込電流が前記パルス型電流の振幅の約２倍の振幅を有しており、
前記書込ドライバが前記書込ドライバの出力抵抗値をほぼ前記相互接続体の奇数特性インピーダンスに設定するインピーダンス整合回路を有している、
ことを特徴とする書込組立体。
【請求項９】
請求項８において、前記ブースト手段が、
供給電圧を受取るための第一及び第二ノード、
前記パルス型電流を発生すべく適合されており前記第一ノードへ接続している電流発生器、
入力ノードと出力ノードを具備しているキャパシタであって、前記入力ノードが前記電流発生器へ接続しており且つ前記キャパシタ出力ノードが前記書込ドライバ出力ノードへ接続しており、それにより前記パルス型電流が前記キャパシタを介して前記書込ドライバ出力ノードへ流れるキャパシタ、
を有していることを特徴とする書込組立体。
【請求項１０】
請求項９において、前記ブースト回路が、更に、前記キャパシタ出力ノードへ接続しており且つ前記電流発生器と直列接続しているトランジスタを有しており、且つ、更に、前記キャパシタ出力ノード及び前記第二ノードへ接続しているダイオードを有しており、前記ダイオードが前記キャパシタ出力ノードに向かって順方向バイアスされており且つ前記キャパシタ出力ノードに対して周期的に電圧を印加させるべく適合されていることを特徴とする書込組立体。
【請求項１１】
請求項１０において、前記電流発生器が、前記パルス型電流を供給するためにオーバーシュート期間中の間動作されるトランジスタを有しており、前記パルス型電流の振幅が前記オーバーシュート期間の期間中実質的に一定であり、且つ前記キャパシタが、前記オーバーシュート期間の期間中、前記電流発生器トランジスタを飽和から維持すべく選択されている寸法を有していることを特徴とする書込組立体。
【請求項１２】
書込ヘッドを介して選択的に書込電流を供給し、奇数特性インピーダンスを具備する相互接続体によって前記書込ヘッドへ接続されている書込ドライバにおいて、
前記相互接続体へ接続しており、前記書込ドライバの出力抵抗値を前記相互接続体の奇数特性インピーダンスと等しく設定する抵抗値装置であって、前記書込ドライバの出力電圧に等しい振幅及び所定時間に等しい期間で該抵抗値装置の入力へ電圧パルスを発生すべく選択的に活性化される抵抗値装置を有しているインピーダンス整合装置、
前記相互接続体と高電圧基準との間に接続されており、前記書込電流の振幅の約半分の振幅でパルス型電流を発生するために前記所定時間に等しい期間の間動作し且つ前記高電圧基準へ接続されており前記パルス型電流を発生する電流発生器と前記電流発生器の出力及び前記相互接続体の間に接続されているキャパシタンス装置とを有している電圧ブースト装置、
を有していることを特徴とする書込ドライバ。
【請求項１３】
請求項１２において、前記電流発生器が前記動作期間中に飽和しない状態に維持されるトランジスタを有していることを特徴とする書込ドライバ。
【請求項１４】
請求項１３において、前記電圧ブースト装置が、更に、前記動作期間の完了後に選択的に低電圧基準へ接続されて前記キャパシタンス装置を充電することを特徴とする書込ドライバ。
【請求項１５】
請求項１２において、前記電圧ブースト装置が、更に、前記キャパシタンス装置の出力ノードへ接続しており且つ前記電流発生器と直列接続しているトランジスタを有しており、且つ、更に、前記キャパシタンス装置の出力ノード及び前記供給電圧受取手段へ接続しているダイオードを有していることを特徴とする書込ドライバ。
【請求項１６】
請求項１５において、前記キャパシタンス装置がキャパシタを有しており、前記ダイオードが順方向バイアスダイオードを有しており、且つ前記電流発生器がカレントミラー形態におけるＭＯＳトランジスタを有していることを特徴とする書込ドライバ。
【請求項１７】
請求項１６において、前記ダイオードが、周期的に、前記電圧ブースト装置の動作期間の期間中に逆バイアスとなり且つダイオード電圧を前記キャパシタンス装置の出力ノードへ印加させることを特徴とする書込ドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大略、ハードディスクドライブ（ＨＤＤ）システム及び磁気抵抗データ格納装置及びシステムに関するものであって、更に詳細には、伝送線又は相互接続体を介して書込ドライバへ接続されている例えば低インピーダンスヘッド等の書込ヘッド内へ電流をスイッチングさせることが可能なＨＤＤアプリケーション用の回路を具備する書込ドライバ及び関連方法に関するものである。本書込ドライバ回路は、書込ドライバと伝送線の特性インピーダンスとの間のインピーダンス整合を維持しながら伝送線内へ印加される出力電圧を増加させるためのブースト装置又は回路を包含している。
【背景技術】
【０００２】
改良されたデータ格納技術及びシステムに対する要求が継続して迅速に増大している。１個又はそれ以上の回転磁気プラッター即ちディスク上にデータを書込み及びそれから読取るための磁気抵抗（ＭＲ）ヘッドを使用するハードディスクドライブは、データ格納業界においてより重要且つ広く広がった装置のうちの１つである。ハードディスクドライブは、多くのアプリケーションにおいて使用することが可能であり、エンタプライズコンピュータシステム、パソコン、セットトップボックス、オーディオ、ビデオ、又はテレビアプリケーション、及び多くのその他の大型及び小型のコンピュータ装置等がある。多くのアプリケーションは未だに開発中であり、且つハードディスクドライブに対する使用は増加するものと予測される。
【０００３】
ハードディスクドライブは、磁気表面コーティングを具備する媒体上に磁束の領域として二進コード化情報を格納する。これらの磁気領域が実際的に高い密度でディスク上にエンコードされ、従って最大量の情報を格納することが可能であることが望ましい。ディスク及びテープドライブサプライヤーは、競争力のある価格で格納即ち記憶用の増大する要求を満足させるために、面記録密度、即ち平方インチ当たりのデータビットの数を継続的に増加させている。然しながら、面記録密度を増加させることは、書込メカニズムがディスク上により小さな記録パターンを発生することを必要とする。書込ヘッドデザイン及び書込ドライバデザインはこれらの容量増加を達成するために必要とされる重要な技術である。
【０００４】
磁気領域は磁気書込ヘッドのコイルを介して電流を通過させることにより形成される。二進データは、書込ヘッド内のコイルを介しての電流の特性をスイッチングさせることによりエンコードさせることが可能である。書込ヘッドコイル内の電流は、柔軟性のある伝送相互接続体を介してコイルへ接続されている書込ドライバにおける回路により供給される。データレート（即ち、媒体上にビットを書込むことが可能な割合）は、主に、書込ヘッドドライバ回路において電流をスイッチさせることが可能な割合により決定される。小さな磁気領域で高いディスク回転速度をサポートするために所望の特性及び大きさへ迅速に電流をスイッチさせる書込ドライバ回路を有することが所望される。又、書込まれた磁気領域が媒体の隣接する領域内へ「ブルーミング」を発生するレベルより低く電流を制限しながら、ドライバ回路は、書込コイルにより発生される磁束が磁気媒体を飽和させるのに適切なものであることを確保するのに充分なレベルへ電流振幅を上昇させねばならない。
【０００５】
従来の書込ドライバ回路は４個のスイッチを使用するＨブリッジ形態を有している。Ｈブリッジ回路においては、該ブリッジの１つの脚部は、常に、誘導性負荷内へ電流を駆動しようとしている。換言すると、Ｈブリッジは、常に、ブリッジスイッチを適宜活性化させることによって、電源電圧をインダクターノードのうちの１つへ結合させ且つ接地を他方のインダクターノードへ結合させる。性能を向上させるために従来の書込ドライバ回路に対して多くの改善がなされているが、改善された性能に対する要求が存在している。例えば、多くのスイッチング書込ドライバ回路は、未だに、伝送相互接続体に対してのインピーダンス整合を達成することが可能なものではなく、インピーダンス整合の欠如はパターン依存性歪みを発生し、それは書込回路の性能を制限する。又、書込ヘッドを書込ドライバで動作即ち駆動するのに必要とされるパワーについて継続する問題が存在しており、特に、書込ドライバへ供給されるパワーレベルと比較してブーストされている出力パワーを伝送相互接続体へ印加することの増加する要求が存在している。
【０００６】
図１は振幅ＩＯＳ／２でオーバーシュート期間ＯＳＤＵＲの間ドライバ出力ノード１２０即ちＨＷＸノードにおいて電流パルスを発生すべく機能する書込ドライバにおいて使用するための理論的に理想的な回路１００を例示している。この理想的な回路１００において、電流パルスは、ノード１２０（即ち出力ノードＨＷＸ）における出力電圧の値とは独立している無限の出力インピーダンスを有する理想的な電流源１１４によって発生される。その結果、この理想的な回路１００の出力ダイナミックは無限大である。勿論、この理想的な回路１００は製造される書込ドライバ回路において再現することは不可能である。
【０００７】
書込ドライバ出力において所望のパルス型電流を効果的に与えるために書込ヘッドにおいて多様な回路設計が使用されている。図２は書込ドライバ出力ノード２３０へ電流パルスを送給するために一般的に実現される１つの書込ドライバ回路２００を例示している。図示したように、電流パルスはカレントミラー２１６として構成されている例えば金属酸化物半導体（ＭＯＳ）トランジスタであるトランジスタ２１８，２２０の使用を介して出力ノード２３０へ送給される。高基準即ち入力電圧ＶＣＣはノード２１０，２１２上に印加され、且つ低基準電圧ＶＥＥはノード２２８上へ印加され、且つ電流源２２４がノード２２８とカレントミラー２１６のトランジスタ２１８との間に設けられている。実際上、トランジスタ２２０（即ちトランジスタＭ１）の出力インピーダンスは、トランジスタ２２０が飽和領域内において動作する限り、高く、且つその出力インピーダンスは、トランジスタ２２０がトライオード動作領域内に入る場合に低くなる。回路２００の出力ダイナミックレンジは、供給電圧ＶＣＣ−トランジスタ２２０のオーバードライブ電圧ＶＯＶM1と等しい。電流源２２４により出力ノード２３０へ接続されている負荷へ送給される電流パルスの振幅は、出力ダイナミックレンジ内において、ＨＷＸ即ち出力ノード２３０における出力電圧に対してＩＯＳ／２である。然しながら、出力ノード２３０において書込回路２００によって発生される電流パルスの振幅は、出力ノード２３０における出力電圧が出力ダイナミックレンジを超える場合に減少する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、ハードディスクドライブ（ＨＤＤ）システムにおける書込ヘッドを駆動するための回路に対して、オーバーシュートの期間ＯＳＤＵＲの間例えばＩＯＳ／２のような所望の振幅で電流パルスをより効果的に供給することの必要性が存在している。好適には、このような改善された回路は、書込ドライバ回路のインピーダンスを書込ヘッドとの相互接続体のインピーダンスと整合させることにより書込ヘッド即ち負荷からの反射伝播を制御するものである。
【課題を解決するための手段】
【０００９】
本発明は、向上させた出力ダイナミックレンジで又は供給電圧より大きなドライバ出力電圧でハードディスクドライブ組立体の書込ヘッドを介して書込電流を選択的に駆動する方法及び関連する回路又はコンポーネントを提供することにより上述した問題を解決している。更に、本発明の書込ドライバは、書込ヘッドからの反射波の伝播が殆ど又は全く無い状態で動作する形態とされている。本発明の書込ドライバの１つの特徴は、出力ノードへ直接的に接続されている電流発生送信器を介して直接的ではなく、キャパシタを介してドライバ出力ノードへ負荷電流の半分の振幅でパルス型電流を供給するブースト技術である。該キャパシタは、例えば、オーバーシュート過渡的状態の終了後に閉じるスイッチを介して低基準電圧でプレチャージすることが望ましい。
【００１０】
より詳細には、ハードディスクシステムにおける書込ヘッドを介して電流を駆動するために書込ドライバ回路が設けられる。該ドライバ回路は、改良した電圧スイングを与えるべく適合されており、その出力電圧は、オーバーシュート過渡的状態の少なくとも一部の期間中に、供給電圧又は高基準電圧を超える。該書込ドライバ回路は、相互接続体へ接続している出力ノードを包含しており、その上で、該回路の出力電圧が印加され、且つ供給電圧を受取るためのノードが設けられている。書込ドライバ回路は、供給電圧ノードへ接続している電流発生器を包含しており且つオーバーシュート期間に等しい期間の間及び書込ヘッド電流又は負荷電流の半分の振幅でパルス型電流を発生すべく動作する。キャパシタ即ちコンデンサ等のキャパシタンス装置が電流発生器出力へ接続しており、該パルス型電流はドライバ出力ノードへ到達する前に該キャパシタンス装置を介して流れる。
【００１１】
本発明の１つの側面によれば、該キャパシタンス装置は、典型的に、オーバーシュート期間の期間中、カレントミラー形態とすることが可能なしばしばＭＯＳトランジスタである電流発生器の飽和を回避するのに充分な大きさであるように選択される。書込ドライバ回路は、典型的に、更に、電流発生器及びキャパシタの出力へ直列接続されている電圧供給源からのバイアス電圧を受取るトランジスタのようなトランジスタを包含している。更に、ダイオード又はその他の電圧格納装置が電圧供給ノード及び該キャパシタの出力へ接続しており、且つ、１実施例においては、該ダイオードは順方向バイアス装置であって、オーバーシュート期間の期間中に、格納されているダイオード電圧を該キャパシタの出力へ逆転させ、従って、書込ドライバの出力電圧を供給電圧の上方へスイングさせる。
【発明を実施するための最良の形態】
【００１２】
簡単に説明すると、本発明は、出力におけるパルス型電流の送給について改善した制御及び書込ヘッドからの反射の伝播について改善した制御でハードディスクドライブ（ＨＤＤ）システムにおける書込ヘッドへの電流をスイッチングするための方法、関連する回路及び装置に関するものである。１実施例においては、書込ドライバを書込ヘッドへ接続する伝送線の特性インピーダンスとインピーダンス整合を維持するための回路を包含する書込ドライバが設けられる。該書込ドライバは、又、伝送線内へ印加される出力電圧を増加させるためのブースト技術を与える回路を包含しており、それは書込ドライバがＨＤＤシステムの書込組立体のオーバーシュートＯＳＤＵＲの期間の間且つ書込ドライバの出力ノードＨＷＸ（及び、典型的に、ＨＷＹ）において所望の振幅、即ちＩＯＳ／２でもって、電流パルスをより効果的に発生することを可能とする。
【００１３】
本発明のこれら及びその他の特徴を説明するために、本発明を実現するＨＤＤシステムを、図３を参照してブースト技術の外観的な説明について最初に説明する。次いで、電圧ブースト回路の１実施例について図４を参照して詳細に説明し、次いで、図５を参照してこのようなブースト回路を実現するＨＤＤシステム用の簡単化した書込回路について説明する。次いで、書込ドライバの詳細なＨブリッジ実現例を図６を参照して説明し、次いで本発明に基づいて実現した例示的な書込回路に対するタイミング線図について説明する。図７−１０Ｂは、例示的な従来のドライバ回路と本発明の書込回路との間の差を更に例示し且つ本発明回路の利点の幾つかを例示するために与えてある。
【００１４】
図３は、簡単化した形態で、本発明を実現したハードディスクドライブシステム３００を例示しているが、結合されるブースト技術及び本発明のインピーダンス整合特徴は、書込ドライバ３３０へ相互接続体３４０を介して連結されるインピーダンスヘッド３２８を使用する殆どのハードディスクドライブ組立体において使用することが可能なものであって、例示したシステムにおいて使用することに制限されるものでないことを理解すべきである。図示したように、ディスクドライブシステム３００は、ディスクドライブ組立体３２０が関与する特定の動作を実施するためにドライブシステム３００に指示するホストコンピュータ３０１からの要求及びコマンドを処理するシステムプロセッサ３１３を包含している。その例としては、ディスクドライブ組立体３２０に対するデータの読取及び書込、欠陥テーブル、エラーステータス等の状態情報の提供等がある。ディスク制御器ユニット３０３は、メモリ制御３０９により制御されて受取ったコマンド及び要求に対する応答を発生するために、データ処理能力及びＲＯＭ３１２及びバッファメモリ３０４の形態におけるメモリを包含している。発生された応答は、特定の実施される動作に依存して、データ、状態情報及び／又はエラーコードをリターンする。
【００１５】
ディスクドライブシステム３００は、典型的に、複数個の磁気ディスク及び該ディスクとの間でデータを転送するための読取／書込ヘッドエレクトロニクスに関して物理的大量記憶を実現する。図示した如く、ディスクドライブシステム３００は、磁気媒体から読取ったデータを予備処理し且つ増幅するための読取チャンネルハードウエア及び該ディスクを回転させるためのスピンモータ、及びディスク表面に関して特定の位置に読取／書込ヘッドレエクトロニクスを位置決めするためのボイスコイルモータ（ＶＣＭ）を包含している。サーボ制御３０８はＶＣＭ３２２及び／又はスピンドルモータ３２４を制御する駆動信号を発生する。これらの駆動信号は直接的にモータを駆動する精密高パワー信号の形態である。
【００１６】
ホスト３０１は、典型的に、例えばパソコン、サーバー、ワークステーション等のデータ処理装置を有しており、それはディスクドライブ組立体３２０のバルクデータ格納能力部へのアクセスを必要とする。ホスト３０１は制御器３０３を介してディスク３２６上にデータを書込むための書込コマンド及びディスクドライブ組立体３２０内のディスクから前に書込んだデータを検索するための読取コマンドを送る。読取及び書込コマンドは読取／書込チャンネル３０５を介して供給される。読取及び書込の両方の動作に関して、ホスト３０１を介してディスク制御器３０３へ送信されるデータは、アクセスされるべきデータを包含するディスクドライブ組立体３２０上の１つの又は１組の特定の位置の表示を包含している。
【００１７】
ディスク制御器３０３を介して交換されるデータは、典型的に、メモリ制御器３０９を介してアクセス可能なバッファメモリ３０４においてバッファされ、その後に、ディスク組立体３２０又はホスト３０１へ送信される。バッファメモリ３０４は、ホスト３０１が動作する速度とディスク組立体３２０が動作する速度との間の差異を解消するために使用される。バッファメモリ３０４の代わりに又はそれに加えて、メモリ制御器３０９に対して適宜の変更（例えば、タグ管理、ヒット／ミス検知等）を施すことによりキャッシュメモリを実現することが可能である。サーボ制御３０８はシステムプロセッサ３１３からのコマンドに応答してスピンドルモータ３２４の回転速度を規制する。ヘッド位置制御ユニットがしばしば設けられるが、サーボ制御３０８が、システムプロセッサ３１３からのコマンドに応答して制御された電圧信号をボイスコイルモータ３２２へ送給するために例えば電圧モードドライバ（不図示）を介して動作することが示されている。これらの電圧信号は、ボイスコイルモータユニット３２２をして読取／書込ヘッド３２８をディスク３２６の表面に関して精密なアライメント即ち整合状態に移動させる。
【００１８】
読取／書込チャンネル回路３０５は、データ及び制御情報をディスク３２６の表面と共に通信を行う。サーボ制御データ、フェーズロックオシレータ同期パターン、及びサーボバースト等の制御情報はディスク６３の一部にエンコードされる。情報は、読取／書込チャンネル回路３０５を介してシステムプロセッサ３１３へ供給される。システムプロセッサ３１３は、この情報を使用して、サーボ制御３０８に対するコマンドを計算する。
【００１９】
読取／書込ヘッド３２８は、ディスク３２６に対してユーザデータを記録し且つそれからユーザデータを読取る両方のために使用されるＭＲヘッドを有している。ヘッド３２８によるデータの記録又は書込は、部分的には、ヘッド内のコイルを介して電流を駆動すべく機能する書込ドライバ３３０によって制御される。この点について、システム３００の書込ドライバ３３０は、本発明に基づいて、出力電圧を相互接続体３４０内へ印加し且つパルス型電流が相互接続体３４０の伝送線を介してヘッド３２８へ送信される電圧ブースト回路３３８を包含する形態とされている。ヘッド３２８からの反射波の伝播を制御するために、書込ドライバ３３０のインピーダンスを相互接続体３４０のインピーダンスに対して整合させる概念をより良く例示するためにインピーダンス整合回路３３４を包含するものとして書込ドライバ３３４を示してある。実際上、回路３３４は、例えばドライバ３３０の出力抵抗等の１個又はそれ以上のコンポーネントからなるものであるが、重要な側面は、書込ドライバ３３０が、書込ドライバ３３０の出力インピーダンスを相互接続体３４０の奇数特性インピーダンスに設定する１個又はそれ以上のコンポーネントを包含していることである（尚、ＺODD＝ＺO/2）。
【００２０】
図４−１０Ｂを参照して詳細に説明するように、電圧ブースト回路３３８及び書込ドライバ３３０のその他の回路は、好適には、ヘッド３２８において所望の出力ステップ電流ΔＩOUTを達成するために従来の書込ドライバ装置と比較してドライバ３３０に対して達成される出力電圧スイングを著しく向上させるべく適合されている。書込ドライバ３３０の出力抵抗はＲOUTに設定され、それはＺODDに設定される。ドライバ３３０の出力電圧は、典型的な二次元即ちスイッチ型書込ドライバ実現例に対し出力ノードＨＷＸ及びＨＷＹにおいて相互接続体３４０へ供給される。以下に詳細に説明するように、書込ドライバ３３０は以下のことを達成するために電圧ブースト回路３３８を使用する。
【００２１】
出力電圧スイング＝ＶHWX−ＶHWY＝ΔＩOUT・ＺO／２＞供給電圧ＶＤＤ
ブースト回路４００の１実施例を図４に例示してある。図示した如く、電流発生器４４０がノード４０２，４０４における高基準即ち供給電圧ＶＣＣとノード４０８における低基準電圧ＶＥＥとの間に接続されている。ブースト回路４００は、更に、入力ノード４２２を介して電流発生器４４０へ接続されており且つ出力ノード４２４を介して出力ノード４１０（即ちＨＷＸノード）へ接続されているキャパシタ４２０を有している。低基準電圧ＶＥＥはノード４２２においてキャパシタ入力へ接続しているスイッチ４３０を介して選択的に回路４００へ供給される。ブースト回路４００は、更に、ノード４０４と４２４との間のダイオード４６０及びノード４２４とドライバ出力ノード４１０との間であってバイアス電圧ＶＢＩＡＳを供給する電圧供給源４７０により駆動されるトランジスタ４５０（Ｍ５）を包含している。
【００２２】
図２の回路２００と比較すると、１つの異なる特徴は、ブースト回路４００は、電流発生器４４０に加えてキャパシタ４２０を包含していることである。その結果、ブースト回路４００は、キャパシタ４２０（Ｃ１）を介して出力即ちＨＷＸノード４１０へパルス型電流ＩＯＳ／２を供給することが可能である。対照的に、回路２００においては、電流発生器２２０（Ｍ１）は出力ノード２３０へ直接的に接続している。その結果、ブースト回路４００の出力電圧ダイナミックが改善されている。何故ならば、キャパシタ４２０のインレットノード４２２は、スイッチ４３０を介して低基準電圧ＶＥＥまで低くプレチャージさせることが可能だからである。
【００２３】
キャパシタ４２０が充分に大きなものであるように選択される場合には、ノード４２２における電圧積分はオーバーシュート期間ＯＳＤＵＲの全体の期間にわたり電流発生器４４０の飽和を回避するのに充分に遅いものとなる。動作期間中に、トランジスタ４５０は、究極的に、ブースト回路４００の出力インピーダンスに影響を与えること無しにオーバーシュート遷移期間中にトライオード条件に入る。何故ならば、トランジスタ４５０は電流発生器４４０の高出力インピーダンスと直列しているからである。
【００２４】
キャパシタノード４２４、従って、ドライバ出力ノード４１０における出力電圧が出力インピーダンスに影響を与えること無しに且つ出力ノード４１０を介して電流発生器４４０によって負荷（即ち、図４には示していないヘッド）へ送給される電流パルス振幅を変化させること無しに、供給電圧ＶＣＣの上方へスイングすることを可能とするためにダイオード４６０が回路４００内に設けられている。キャパシタ４２０が非常に大きな容量値を有している理想的な限界例においては、出力ノード４１０は、トランジスタ４４０がトライオード条件に入り且つ回路４００の出力インピーダンスを低下させる前に、次式で示すように高い電圧スイングを有することが可能であり、
出力ダイナミックレンジ即ち電圧スイング＝３ＶＣＣ−ＶDIODE−ＶＯＶM1
尚、ＶＯＶM1はトランジスタ４４０のオーバードライブ電圧であり、ＶDIODEは順方向バイアスダイオード電圧であり、トランジスタ４４０はカレントミラー形態におけるＭＯＳトランジスタであり、尚ＶＥＥ＝−ＶＣＣであり、且つトランジスタ４５０上のオーミック降下は無視している。
【００２５】
キャパシタ４２０の寄生要素に起因する実際的なエリア拘束条件及びスピード電界が、キャパシタ入力ノード４２２における電圧積分が上述した理想的な場合に関して得ることが可能な出力電圧スイングを低下させるのに充分に速いものであるようにキャパシタ４２０の寸法を制限する。このより実際的な場合における出力ダイナミックレンジは、
出力ダイナミックレンジ＝３ＶＣＣ−ＶDIODE−ＶＯＶM1−（ＩＯＳ・ＯＳＤＵＲ）／２Ｃ１        （式１）
である。図２に示した回路２００と比較してダイナミックレンジにおける改善は、次式、即ち、
ダイナミックレンジにおける向上＝２ＶＣＣ−ＶDIODE−（ＩＯＳ・ＯＳＤＵＲ）／２Ｃ１      （式２）
により決定することが可能である。
【００２６】
回路４００により示されるブースト技術は、ＨＤＤ適用例において使用する書込ドライバ回路において成功裡に実現することが可能である。特に、本発明のブースト技術は、このようなドライバのプルアップ及びプルダウン回路の動的性能を改善するために使用することが可能である。本ブースト技術を組込んだ書込ドライバのプルアップ及びプルダウン回路は、多くの異なる態様で実現することが可能である。図５は相互接続体５６０を介して書込ヘッド即ち負荷５７０へ連結されている書込ドライバ５１０を具備する書込組立体５００の１例を示している。書込ドライバ５１０は、プルアップ回路を包含して示してあり且つ以下に説明するが、勿論、この例示的なプルアップ回路は、図６の書込組立体６００に示したように相補的な装置を使用する同様のプルダウン回路を得るために当業者により使用することが可能である（例えば、ＰＭＯＳトランジスタをＮＭＯＳトランジスタで置換し且つその逆も又真である）。
【００２７】
図示したように、書込ドライバ５１０は、基準電流発生器５２０により供給されるトランジスタ５２８，５３０を包含するカレントミラー５２２へ連結されたブースト回路５１２を包含している。ブースト回路５１２は、又、ドライバ出力ノード５１６へ接続しており、該ノードは、電圧発生器５５６及び出力抵抗５１４を有するインピーダンス整合回路へリンクされている。奇数特性インピーダンスＺODDを有する伝送線５６４を具備する相互接続体５６０とのインピーダンス整合を与えるために、抵抗５１４が相互接続線５６４の奇数特性インピーダンスＺODDに等しい抵抗値Ｒ１を有するように選択されている。ブースト回路５１２は、ノード５２６，５４２，５４６，５３２において夫々高基準即ち供給電圧ＶＣＣ及び低基準電圧ＶＥＥへ接続している。回路５１２は、電流発生器として機能するトランジスタ５３０（カレントミラー５２２の一部）を包含している。重要なことであるが、キャパシタ５３８が回路５１２内に設けられており且つノード５３６においてソース５３０へ接続しており且つノード５４０を介して出力ノード５１６へ接続している。ブースト回路５１２は、又、ノード５４０と５４２との間のダイオード５５０、トランジスタ５４４、トランジスタ５４４へバイアス電圧ＶＢＩＡＳを供給する電圧発生器５４８を包含している。
【００２８】
書込組立体５００の動作期間中に、ブースト回路５１２におけるトランジスタ５３０はパルス型電流発生器のように動作する。トランジスタ５３０により発生されるパルス型電流の振幅ＩＯＳ／２は、基準電流発生器５２０により且つ簡単化のために１に設定することが可能なカレントミラー５２２の比（Ｍ１：Ｍ１７）によって設定される。発生される電流パルスの期間ＯＳＤＵＲは、書込ヘッド５７０においての負荷電流ＩＬのオーバーシュート期間を設定する。オーバーシュート期間ＯＳＤＵＲの期間中、トランジスタ５３０により発生される電流は、キャパシタ５３８、トランジスタ５４４、相互接続体５６０の伝送線５６４を介してヘッド即ち負荷５７０（簡単化のためにショートとして示してある）を介して流れる。負荷即ちヘッドにおける電流ＩＬは書込ドライバ５１０の出力ノード５１６においてトランジスタ５３０により発生される振幅ＩＯＳ／２の２倍である。負荷電流ＩＬの有益的な２倍化は、書込ドライバ５１０回路により発生される「電流増幅」に起因して達成され、そのことは、引用によってその全体を本明細書に取込むＶｅｎｃａ  ｅｔ  ａｌ．の「メモリディスクへの書込のための書込ヘッドドライバ回路及び方法（Ｗｒｉｔｅ  Ｈｅａｄ  Ｄｒｉｖｅｒ  Ｃｉｒｃｕｉｔ  ａｎｄ  Ｍｅｔｈｏｄ  ｆｏｒ  Ｗｒｉｔｉｎｇ  ｔｏ  ａ  Ｍｅｍｏｒｙ  Ｄｉｓｋ）」という名称の２００３年５月１５日に公開された米国特許出願で、公開番号ＵＳ２００３／００９０８２８Ａ１、出願番号０９／９９１，５５７において詳細に説明されている。スイッチ５３４は、オーバーシュート期間ＯＳＤＵＲの期間中開いている。
【００２９】
基準即ちバイアス電圧発生器５４８がバイアス電圧ＶＢＩＡＳを供給し、従ってトランジスタ５４４は、オーバーシュート遷移が発生する前に導通の限界又はその近くにあり、キャパシタノード５３６，５４０において更なるダイナミックを失うか又は形成することを回避し且つ寄生要素はキャパシタノード５４０においてプレチャージされているのでスイッチング速度を増加させる。ドライバ出力抵抗５１４はドライバ回路５１０出力インピーダンスを設定し且つその抵抗値Ｒ１がＺODDと等しいように選択され、尚ＺODD＝ＺＯ／２は相互接続伝送線５６４の奇数特性インピーダンスである。第二基準電圧発生器５５６がオーバーシュート期間ＯＳＤＵＲに等しい期間で且つノード５１６上の出力電圧ＶHWXに等しい振幅で電圧パルスＶ２を発生する。その結果、抵抗５１４を横断しての電圧降下はゼロと等しくされ、そのことはブースト回路５１２又はプルアップ分岐から来る電流のいずれかの部分が内部抵抗５１４を介して流れることを回避する。
【００３０】
出力電圧ＶHWXは、２ＴDに等しい期間の間０ＶからＺODD・ＩＯＳ／２Ｖへスイングし、尚ＴDは相互接続体５６０の伝播遅延である。出力電圧ＶHWXは、究極的に、高出力電流振幅ＩＯＳ／２設定に対しトランジスタ５４４を強制的にトライオード状態とさせる。然しながら、オーバーシュート分岐の出力インピーダンスは、相互接続体５６０の奇数特性インピーダンスＺODDと比較して高いままである。何故ならば、トランジスタ５３０が未だに飽和状態にあるからである。ダイオード５５０は、究極的に、逆バイアスとなり、キャパシタノード５４０及びドライバ出力ノード５１６における出力電圧ＶHWXが式１に与えた限界に到達するまで供給電圧ＶＣＣの上方へスイングすることを可能とさせる。このオーバーシュート過渡的状態が終了した後に、スイッチ５３４が閉じ、従ってキャパシタ５３８（スイッチ５３４を介して）及びダイオード５５０は供給電圧の２倍−ダイオード５５０の電圧（即ち、２ＶＣＣ−ＶDIODE）に等しい電圧へ再充電させることが可能である。キャパシタ５３８は、次いで、書込組立体５００の次の遷移に対して準備がなされる。
【００３１】
図６は、相互接続体６２０及び書込ヘッド６３０を介してパルス型電流を選択的に駆動するためのプルアップ回路及びプルダウン回路を具備する書込ドライバの完全に差動的な回路実現例を与えるために図５の書込ドライバ技術を実現する書込組立体６００を例示している。組立体６００における書込回路の２つの対照的な側部の各々は、プルアップ及びプルダウンブースト型オーバーシュート過渡的状態を実現するために例えば図５における書込ドライバ５１０のような先に説明した基本的なセル又は回路の２つを有している。プルダウンオーバーシュート回路は、プルアップオーバーシュート回路に関し相補的な装置を使用して構築されており、例えば、ＰＭＯＳトランジスタがＮＭＯＳトランジスタと置換され且つその逆も又真である。図３−５の装置を参照して理解されるようなブースト回路を包含するブースト回路及び書込ドライバのコンポーネント及び一般的な機能によって、その動作に関して組立体６００の書込ドライバ回路のコンポーネント及び回路について説明することが有用な場合がある。
【００３２】
正のオーバーシュート遷移期間中に（即ち、ノードＨＷＸからノードＨＷＹへ流れるオーバーシュート電流）、バッファＸ、トランジスタＭ１３、抵抗Ｒ３はバッファＸの出力において出力電圧ＶHWXに等しい電圧を発生し、一方バッファＹ、トランジスタＭ１６、抵抗Ｒ４は、バッファＹの出力において、出力電圧ＶHWYに等しい電圧を発生する。その結果、抵抗Ｒ１及びＲ２を横断しての電圧降下は、ゼロと等しくされ、オーバーシュート分岐から来る電流ＩＯＳ／２のいずれの部分も内部抵抗Ｒ１及びＲ２を介して流れることを回避する。１実施例におけるバッファＸ及びＹは、相互接続体６２０の奇数特性インピーダンスＺODDと比較して、単位利得及び低出力インピーダンス及び高入力インピーダンスを有するように構成されている。負のオーバーシュート遷移期間中（即ち、ノードＨＷＹからノードＨＷＸへ流れるオーバーシュート電流）、バッファＸ、トランジスタＭ１５、抵抗Ｒ３は、バッファＸの出力において、出力電圧ＶHWXに等しい電圧を発生する。バッファＹ、トランジスタＭ１４、抵抗Ｒ４は、バッファＹの出力において、出力電圧ＶHWYに等しい電圧を発生する。ヘッド６３０のコイルＬ１内への定常状態電流ＩＷＤＣは、図６に示したようにノードＶＤＣＸ，ＶＤＣＹに接続されている差動スイッチ型制御型電圧供給源（即ち、ＶＤＣ＝ＩＷＤＣ・ＺODD）により設定される。
【００３３】
書込組立体６００の書込ドライバ回路の解析は、式１で始めることが可能であり、書込ドライバの差動出力ダイナミックは以下のように出力電流とは独立的に書き直され、
差動出力ダイナミックレンジ＝２（（３ＶＣＣ−ＶDIODE−ＶＯＶM1）／（１＋（ＯＳＤＵＲ／（Ｃ１・ＺODD））））
尚、ＶDIODEは順方向バイアスダイオード電圧であり、ＶＯＶM1はトランジスタＭ１，Ｍ４のオーバードライブ電圧であり、且つＶＥＥはＶＣＣの負に等しいものと考えられ、且つトランジスタＭ５，Ｍ８上でのオーミック降下は無視している。
【００３４】
図７は、図６の書込組立体６００の書込ドライバに対するタイミング線図７００を例示している。このタイミング線図７００は、制御信号、書込ドライバ差動出力信号（即ち、ＨＷＸ−ＨＷＹ）、及びヘッド電流ＩＬを示しており、それは、１つの正及び１つの負パルスのシーケンスがフルのデータレートで駆動された場合である（即ち、ＢＩＴＤＵＲ＝１／ＤａｔａＲａｔｅ）。例示した場合には、Ｉ１−Ｉ４によって発生される電流パルスの期間（それは、ヘッド電流におけるオーバーシュートの期間ＯＳＤＵＲを設定する）は２ＴDより長く設定され、尚ＴDは相互接続体６２０の電気長である。該遷移の開始後時間ＴD秒においてヘッド側において発生される主要な反射は、２ＴD秒において整合されている書込ドライバにより完全に吸収され、且つ２ＴD秒の後にその他の反射が伝播することは無く、その結果クリーンなヘッド電流ステップ応答を発生する。更に、一般的には、図６における書込組立体６００の書込ドライバは任意の時間において相互接続体６２０とインピーダンス整合されているので、オーバーシュート期間ＯＳＤＵＲは、０秒からＢＩＴＤＵＲ秒への任意の値に設定することが可能である。
【００３５】
図８は、Ｖｅｎｃａ  ｅｔ  ａｌ．の「メモリディスクへ書込むための書込ヘッドドライバ回路及び方法（Ｗｒｉｔｅ  Ｈｅａｄ  Ｄｒｉｖｅｒ  Ｃｉｒｃｕｉｔ  ａｎｄ  Ｍｅｔｈｏｄ  ｆｏｒ  Ｗｒｉｔｉｎｇ  ｔｏ  ａ  Ｍｅｍｏｒｙ  Ｄｉｓｋ）」という名称の２００３年５月１５日に公開された米国特許出願で、公開番号ＵＳ２００３／００９０８２８Ａ１、出願番号第０９／９９１，５５７号に記載されている書込ドライバ８１０を簡単化した態様で例示しており、尚該特許出願の全体を引用により本明細書に取込む。書込ドライバ８１０は、図５に示した本発明の書込ドライバ５１０との容易な比較を可能とする態様で例示してある。書込ドライバ８１０は、負荷即ちヘッド８７０へ電流ＩＯＳを供給するために相互接続体８６０へ接続されているドライバ出力ノード８４０上に出力電圧及びパルス型電流を供給するために使用される。書込ドライバ８１０は、反射を制御するためにＺODDに設定されている抵抗値Ｒ１を具備する内部抵抗８４２を包含している。ドライバ８１０は供給電圧ＶＣＣをノード８１２，８１４，８３４へ印加してカレントミラー８２０（及びトランジスタ８２２，８２４）及びトランジスタ８３８へ供給する。基準電流源８１６がカレントミラー８２０へ接続しており、且つ該カレントミラーは単位利得を有するバッファ８４６の入力ノード８５０へ接続している。付加的な抵抗８５６が、相互接続体８６０の奇数特性インピーダンスＺODDと相対的にスケーリングファクタＫに基づいて設定される抵抗値Ｒ３を具備するバッファ入力ノード８５０からの分岐内に設けられている。
【００３６】
回路８１０の動作期間中、トランジスタ８３８は振幅ＩＯＳ／２のパルスを発生するパルス型電流発生器のように動作し且つ負荷電流オーバーシュート振幅をＩＯＳに設定する。本発明の書込ドライバ５１０において、トランジスタ５３０は、オーバーシュート電流ＩＯＳ／２がキャパシタ５３８及び付加的なトランジスタ５４４を介して付加的に流れる場合であっても同様に動作する。ドライバ回路８１０によって発生され且つブースト回路５１２を具備するドライバ回路５１０によって発生される出力電圧ＶHWXは、両方共、出力インピーダンスが相互接続体５６０，８６０の奇数特性インピーダンスＺODDに等しく維持される限り、期間２ＴD及びＺODD・ＩＯＳ／２に等しい振幅のパルス動作を示す。然しながら、従来の回路８１０は所望の出力抵抗値を維持する形態とされてはいない。
【００３７】
特に、振幅ＩＯＳ／２が出力電圧ＶHWXをＶＣＣ−ＶＯＶM1の振幅とさせるのに充分に高い場合には（尚、ＶＯＶM1はトランジスタＭ１又はトランジスタ８３８のオーバードライブ電圧である）、回路８１０のトランジスタ８３８はトライオード条件となる。従って、オーバーシュート分岐は内部抵抗８４２をシャントし且つドライバ８１０の全出力インピーダンスを相互接続体８６０の奇数特性インピーダンスＺODDよりもより低い値へ減少させる低出力インピーダンスを提供する。この結果、ドライバ８１０と相互接続体８６０との間に不整合のインピーダンスと不所望の結果を発生させるか、又はドライバ８１０の出力抵抗値は相互接続体８６０の特性インピーダンスと「サブマッチング（ｓｕｂ−ｍａｔｃｈｉｎｇ）」となる。
【００３８】
書込ドライバ８１０におけるこのサブマッチング条件の重要な効果は出力ダイナミックが減少されることである（即ち、より小さな電圧スイングとなる）。従って、書込ドライバ８１０は、又、ブースト回路５１２を実現する書込ドライバ５１０と比較した場合に、これらの動作期間中に減少したピーク電流駆動能力を有している。より詳細には、本発明のキャパシタノード５３６に与えられる増加されたダイナミックは、パルス型電流発生器として作用するトランジスタ５３０が書込ドライバ回路８１０により経験される限界（即ち、ＶＣＣ−ＶＯＶM1）を超える出力電圧スイング（即ち、式１により与えられる値まで又はそれに近づく値）に対し飽和状態で動作することを可能とする。理解されるように、書込ドライバ５１０により達成されるより大きな出力電圧スイングは、例えば書込ドライバ８１０のような書込ドライバの他の実施例と比較した場合に、書込ドライバ５１０に対するピーク電流性能を著しく改善する。
【００３９】
回路５１０及び８１０の異なる動作を明確にするために、図９は与えられた負荷に対する定性的比較をグラフにより例示している。グラフ９１０，９２０，９３０，９４０は回路５１０及び８１０により発生される時間にわたっての負荷電流及び出力電圧の値を例示しており、グラフ９１０及び９２０は回路８１０に対するデータを与えており且つグラフ９３０及び９４０は本発明の回路５１０に対するデータを与えている。全ての曲線は、本発明により達成される最大値に対し百分率で正規化されており、回路８１０におけるオーバーシュート電流分岐の飽和の効果が高電流オーバーシュート設定において見られている。
【００４０】
図示したように、直線的に増加する振幅（ＩＯＳ／２）で４個のオーバーシュート電流の組でもって両方の回路５１０，８１０に対し単一のステップがシミュレートされている。回路８１０におけるサブマッチングの効果がドライバにより印加される電圧及び電流における不充分な箇所として高オーバーシュート電流設定において明確に見られ、即ちグラフ９１０をグラフ９３０と比較し且つグラフ９２０をグラフ９４０と比較すると良い。回路５１０での出力ダイナミックレンジにおける図９に示した改良は、式２によって予測される改良と一致している。
【００４１】
図１０Ａは書込ドライバ回路１０００における本発明のブースト技術を例示しており、且つ図１０ＢはＰａｔｔｉ  ｅｔ  ａｌ．に対し２００３年１月２８日に発行された「ブーストした電圧でメモリディスクへの書込用の回路及び方法（Ｃｉｒｃｕｉｔ  ａｎｄ  Ｍｅｔｈｏｄ  ｆｏｒ  Ｗｒｉｔｉｎｇ  ｔｏ  ａ  Ｍｅｍｏｒｙ  Ｄｉｓｋ  ｗｉｔｈ  ａ  Ｂｏｏｓｔｅｄ  Ｖｏｌｔａｇｅ）」という名称の米国特許第６，５１２，６４５号の例示的な回路１０５０を例示している。これら２つの回路１０００，１０５０は、これら２つの回路の差異をより明確に理解することを簡単化させるために同様に簡単化した形態で表わしてある。回路１０５０は、書込ドライバ（不図示）における出力電圧ダイナミックを向上させるためのブースト動作を与えるべく形態とされた基本的なブーストストラップ回路であり、以下の説明においては、プルアップブースト回路はＰａｔｔｉ  ｅｔ  ａｌ．特許においては完全には記載されてはいないので、プルダウン技術のみを比較する。
【００４２】
回路１０００，１０５０の間の主要な差異は、ノードＡが駆動される態様である。回路１０５０において、低インピーダンス電圧駆動が使用されており、一方回路１０００においては、高インピーダンス電流駆動が使用されている。その結果、電圧積分は回路１０５０におけるノードＢにおいて発生するが、本発明に基づく回路１０００においてはノードＡにおいて発生する。回路１０５０におけるトランジスタ１０７８のゲートは、回路１０５０の動作期間中、固定した電圧に位置されるので、回路１０５０の関連する電圧Ｖgsは、積分効果に起因するオーバーシュート過渡的期間中、減少する。その結果、オーバーシュート電流は不所望に減少されることとなる。
【００４３】
対照的に、回路１０００の動作期間中、オーバーシュート電流は、トランジスタＭ３が飽和状態に止まる限り、一定である。このトランジスタＭ３に対する飽和条件は、キャパシタＣ３を適切に寸法決定することにより、オーバーシュートＯＳＤＵＲの全期間の間容易に満足させることが可能である。回路１０５０のトランジスタ１０７８の寸法及び回路１０００のトランジスタＣ３の寸法が遷移の開始において同一のオーバーシュート電流振幅ＩＯＳ／２を有するべく選択されており且つ２つのキャパシタ１０９及びＣ３が同一の寸法を有している場合には、夫々の回路１０５０，１０００によって発生される２つのオーバーシュート電流は、図１０Ａ及び１０Ｂに示した定性的なプロフィールを示す。図示したように、本発明の回路１０００はよりきれいなステップ応答を発生する。更に、高オーバーシュート電流振幅の場合に、回路１０５０はオーバーシュート期間中にサブマッチング条件（図８のドライバ８１０を参照して説明したように）を示す。これは、回路１０５０がノードＡにおいて低インピーダンスを有しているためである。対照的に、本発明の回路１０００は、常に、インピーダンス整合を与える。何故ならば、回路１０００はノードＡにおいて高インピーダンスを示し、このようにして、出力ノードＨＷＸにおいて接続されている相互接続体を介しての反射波の伝播を回避するからである。
【００４４】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【００４５】
【図１】書込ドライバの出力ノードにおいて所望のパルス型電流を発生するための理論的に理想的な回路を示した概略図。
【図２】書込ドライバの出力ノードにおいてパルス型電流を発生すべく実現された例示的な従来回路を示した概略図。
【図３】本発明に基づくインピーダンス整合回路又は装置及び電圧ブースト回路を有する書込ドライバを具備するハードディスクドライブ（ＨＤＤ）システムを示した概略ブロック図。
【図４】図３のＨＤＤシステムのようなＨＤＤシステムの書込ドライバにおいて使用する本発明に基づくブースト回路の１実施例を示した図１及び２と同様な概略図。
【図５】ブースト回路及び整合したインピーダンスを具備している書込ドライバの回路のより詳細な概略図を与える本発明に基づく書込組立体の概略図。
【図６】Ｈブリッジ書込ドライバを使用する本発明の書込組立体の例示的な回路実現例を示した概略図。
【図７】図６の書込ドライバに対するタイミング線図。
【図８】低インピーダンス負荷又は書込ヘッドを駆動するために使用される従来の書込回路を示した概略図。
【図９】（Ａ）乃至（Ｄ）は図８の従来の回路で及び図５の実施例に示したような本発明の書込ドライバで典型的に達成される負荷電流及び出力電圧を例示した１組のグラフ図。
【図１０】（Ａ）及び（Ｂ）は比較を簡単化するために夫々同様に描いた本発明に基づく書込ドライバおよび別の従来の書込ドライバ回路に対するブースト回路を例示した概略図。
【符号の説明】
【００４６】
３００  ハードディスクドライブシステム
３０１  ホストコンピュータ
３０３  ディスク制御器ユニット
３０４  バッファメモリ
３０５  読取／書込チャンネル
３０８  サーボ制御
３０９  メモリ制御
３１２  ＲＯＭ
３１３  システムプロセッサ
３２０  ディスク駆動組立体
３２２  ＶＣＭ
３２４  スピンドルモータ
３２８  インピーダンスヘッド
３３０  書込ドライバ
３４０  相互接続体
【図１】
2005327452.tif 000003
【図２】
2005327452.tif 000004
【図３】
2005327452.tif 000005
【図４】
2005327452.tif 000006
【図５】
2005327452.tif 000007
【図６】
2005327452.tif 000008
【図７】
2005327452.tif 000009
【図８】
2005327452.tif 000010
【図９】
2005327452.tif 000011
【図１０】
2005327452.tif 000012