(57)【要約】【課題】  製品形態の自由度を大幅に高めることが可能な電子デバイス作製用構造体を提供する。【解決手段】  本発明による電子デバイス作製用構造体は、基板１１と、基板１１上に設けられた導電体膜１２とを備え、基板１１に対する導電体膜１２の密着力が０．１Ｎ／ｃｍ以下であることを特徴とする。本発明による電子デバイス作製用構造体は基板に対する導電体膜の密着力が十分に弱いことから、基板から導電体膜を容易に剥離することができる。このため、成膜時に使用する基板とは異なる他の基板上に電子デバイスを形成することが可能となり、製品形態の自由度を大幅に高めることが可能となる。特に、基板側における下部導電体膜の密着力が０．０４Ｎ／ｃｍ以下であれば、基板からの導電体膜の剥離が極めて容易となる。【選択図】          図１
2005198117.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられた導電体膜とを備える電子デバイス作製用構造体であって、前記基板に対する前記導電体膜の密着力が０．１Ｎ／ｃｍ以下であることを特徴とする電子デバイス作製用構造体。
【請求項２】
前記密着力が０．０４Ｎ／ｃｍ以下であることを特徴とする請求項１に記載の電子デバイス作製用構造体。
【請求項３】
前記導電体膜が面心立方構造の（１１１）面又は最密六方構造の（０００１）面に単一配向した金属薄膜であることを特徴とする請求項１又は２に記載の電子デバイス作製用構造体。
【請求項４】
前記導電体膜のＸ線ロッキングカーブの半値幅が２°以下であることを特徴とする請求項１乃至３のいずれか１項に記載の電子デバイス作製用構造体。
【請求項５】
前記導電体膜上に設けられた機能膜をさらに備えることを特徴とする請求項１乃至４のいずれか１項に記載の電子デバイス作製用構造体。
【請求項６】
前記機能膜上に設けられた他の導電体膜をさらに備えることを特徴とする請求項５に記載の電子デバイス作製用構造体。
【請求項７】
基板上に少なくとも導電体膜及び機能膜をこの順に形成する成膜工程と、前記導電体膜及び前記機能膜を含む積層体を前記基板から剥離する剥離工程と、前記剥離した積層体を他の基板上に搭載する搭載工程とを備えることを特徴とする電子デバイスの製造方法。
【請求項８】
前記成膜工程では、前記基板上に前記導電体膜を０．１Ｎ／ｃｍ以下の密着力で形成することを特徴とする請求項７に記載の電子デバイスの製造方法。
【請求項９】
前記成膜工程では、前記導電体膜のＸ線ロッキングカーブの半値幅を２°以下とすることを特徴とする請求項７又は８に記載の電子デバイスの製造方法。
【請求項１０】
前記成膜工程では、前記機能膜上に他の導電体膜をさらに形成することを特徴とする請求項７乃至９のいずれか１項に記載の電子デバイスの製造方法。
【請求項１１】
前記成膜工程の終了後、前記剥離工程を行う前に、前記他の導電体膜をパターニングする工程をさらに備えることを特徴とする請求項１０に記載の電子デバイスの製造方法。
【請求項１２】
前記搭載工程では、前記他の導電体膜側が前記他の基板側を向くよう、前記積層体を搭載することを特徴とする請求項７乃至１１のいずれか１項に記載の電子デバイスの製造方法。
【請求項１３】
前記搭載工程の終了後、前記導電体膜をパターニングする工程をさらに備えることを特徴とする請求項７乃至１２のいずれか１項に記載の電子デバイスの製造方法。
【請求項１４】
前記他の基板の表面には音響多層膜が設けられていることを特徴とする請求項７乃至１３のいずれか１項に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイス作製用構造体及びこれを用いた電子デバイスの製造方法に関し、特に、薄膜コンデンサ、強誘電体不揮発性メモリ、薄膜バルク振動子など、強誘電性や圧電性を有する機能膜及びこれに隣接して設けられた導電体膜を備える電子デバイスを作製するために用いる構造体及びこのような構造体を用いた電子デバイスの製造方法に関する。
【背景技術】
【０００２】
薄膜コンデンサ、強誘電体不揮発性メモリ、薄膜バルク振動子などの電子デバイスにおいては、強誘電体材料や圧電材料からなる機能膜が用いられることがある。例えば、薄膜バルク振動子は、圧電材料からなる機能膜を上下２つの導電体膜（上部導電体膜及び下部導電体膜）によって狭持した構造を有しており、これら導電体膜間に高周波信号を印加することによって高周波フィルタとして用いることができる。
【０００３】
このような電子デバイスにおいて良好なデバイス特性を得るためには、機能膜の結晶性を高める必要があり、そのためには機能膜の成膜方法や成膜条件を最適化するのみならず、機能膜の下地となる下部導電体膜の結晶性を高めることが重要である。これは、下地となる下部導電体膜の結晶性が機能膜の結晶性に大きな影響を与えるためである。良好な結晶性を持つ下部導電体膜の形成方法は、例えば特許文献１に記載されている。
【０００４】
下部導電体膜の材料としては、その上部に形成する機能膜との格子整合性が高く、且つ、反応性が低い材料を用いる必要がある。したがって、機能膜の材料として例えばＺｎＯなどのウルツァイト型結晶構造を有する圧電材料を用いる場合、その下地となる下部導電体膜としては、白金（Ｐｔ）、金（Ａｕ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）など、結晶構造が面心立方構造となる金属を（１１１）配向させた薄膜が好ましく用いられる。
【特許文献１】特開平１１−３１２８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、下部導電体膜や機能膜等の形成には６００℃を越えるような高温のプロセスが必要となるケースがある。このような場合、下部導電体膜や機能膜等は、シリコン（Ｓｉ）等の単結晶基板やセラミックス基板上に形成する必要があることから、この種の電子デバイスは、シリコン（Ｓｉ）等の単結晶基板やセラミックス基板など、成膜時における支持基体となる基板が必須の構成要素となっていた。このため、この種の電子デバイスを他の電子デバイスと同一基板上に集積することが困難であるケースが多く、製品の形態が制限されるという問題があった。
【０００６】
したがって、本発明の目的は、製品形態の自由度を大幅に高めることが可能な電子デバイス作製用構造体及びこれを用いた電子デバイスの製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明による電子デバイス作製用構造体は、基板と、前記基板上に設けられた導電体膜とを備える電子デバイス作製用構造体であって、前記基板に対する前記導電体膜の密着力が０．１Ｎ／ｃｍ以下であることを特徴とする。
【０００８】
このように、本発明による電子デバイス作製用構造体は基板に対する導電体膜の密着力が十分に弱いことから、基板から導電体膜を容易に剥離することができる。このため、成膜時に使用する基板とは異なる他の基板上に電子デバイスを形成することが可能となり、製品形態の自由度を大幅に高めることが可能となる。特に、基板側における下部導電体膜の密着力が０．０４Ｎ／ｃｍ以下であれば、基板からの導電体膜の剥離が極めて容易となる。
【０００９】
また、前記導電体膜は面心立方構造の（１１１）面又は最密六方構造の（０００１）面に単一配向した金属薄膜であることが好ましく、前記導電体膜はのＸ線ロッキングカーブの半値幅は２°以下であることが好ましい。このような高い結晶性を有する導電体膜を用いれば、導電体膜上に機能膜を設ける場合において、格子整合により機能膜の結晶性を高めることができるので、良好なデバイス特性を得ることが可能となる。また、機能膜上に他の導電体膜をさらに設けても構わない。
【００１０】
本発明による電子デバイスの製造方法は、基板上に少なくとも導電体膜及び機能膜をこの順に形成する成膜工程と、前記導電体膜及び前記機能膜を含む積層体を前記基板から剥離する剥離工程と、前記剥離した積層体を他の基板上に搭載する搭載工程とを備えることを特徴とする。
【００１１】
このように、本発明による電子デバイスの製造方法によれば、一旦、基板上に積層体を成膜した後、これを基板から剥離して、他の基板に搭載していることから、成膜時に使用した基板をそのまま製品に使用する必要が無くなり、その結果、製品形態の自由度を大幅に高めることが可能となる。剥離工程を容易に行うためには、前記成膜工程において前記基板上に前記導電体膜を０．１Ｎ／ｃｍ以下の密着力で形成することが好ましい。また、良好なデバイス特性を得るためには、前記成膜工程において前記導電体膜のＸ線ロッキングカーブの半値幅を２°以下とすることが好ましい。
【００１２】
また、前記成膜工程では、前記機能膜上に他の導電体膜をさらに形成することが好ましく、前記成膜工程の終了後、前記剥離工程を行う前に、前記他の導電体膜をパターニングする工程をさらに備えることが好ましい。このように、機能膜上に他の導電体膜を形成し、剥離工程を行う前にこれをパターニングすれば、前記搭載工程において前記他の導電体膜側が前記他の基板側を向くよう、前記積層体を搭載した場合であっても、搭載後は下部に位置する当該他の導電膜を所望の形状とすることが可能となる。
【００１３】
また、前記搭載工程の終了後、前記導電体膜をパターニングする工程をさらに備えることが好ましい。これによれば、下部導電体膜を所望の形状とすることが可能となる。
【００１４】
また、前記他の基板の表面には音響多層膜が設けられていることが好ましい。音響多層膜を設ければ、他の基板方向へ伝搬する振動を効率よく反射することができるので、薄膜バルク振動子の特性を向上させることが可能となる。
【発明の効果】
【００１５】
このように、本発明によれば、導電体膜等の形成に用いた基板とは異なる基板（他の基板）上に電子デバイスを形成することができるので、製品形態の自由度を大幅に高めることが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１７】
図１は、本発明の好ましい実施形態による電子デバイス作製用構造体１０の構造を示す略断面図である。
【００１８】
図１に示すように、本実施形態による電子デバイス作製用構造体１０は、基板１１と、基板１１上に設けられた導電体膜１２によって構成されている。尚、導電体膜１２については「下部導電体膜」と呼ぶことがある。本発明において、基板１１に対する導電体膜１２の密着力は０．１Ｎ／ｃｍ以下であり、特に、０．０４Ｎ／ｃｍ以下の密着力であることが好ましい。その理由については後述する。密着力の下限は特に規定されず、密着力が小さいほど電子デバイスの作製が容易となる。
【００１９】
密着力の評価には、テープ試験、引き剥がし試験、引き倒し試験、スクラッチ試験、圧痕試験等の密着性試験を用いることができる。これらのうち、テープ試験、引き剥がし試験は容易に密着力の評価あるいは測定ができるために、最も好ましい。本発明の電子デバイス作製用構造体に対する密着力の測定には、引き剥がし試験を用いることが最も好ましい。引き剥がし試験は、具体的には以下のような方法で測定を行う。まず、基板１１上に付着している膜面に、セロハンテープやカプトンテープなどの粘着テープを貼り付け、膜を垂直にゆっくりと引き剥がし、剥がすために加えた力をバネ秤等で測定する。その力をテープの幅で除することにより、単位幅あたりの付着力が得られる。この単位幅あたりの付着力は、剥離した界面での膜とその下地との密着エネルギーに等しくなる。本明細書及び特許請求の範囲における「密着力」とは、こうして測定される密着エネルギーをいう。
【００２０】
図２は、本発明の好ましい他の実施形態による電子デバイス作製用構造体２０の構造を示す略断面図である。
【００２１】
図２に示すように、本実施形態による電子デバイス作製用構造体２０は、上述した電子デバイス作製用構造体１０の導電体膜１２上に機能膜１３が追加された構成を有している。本実施形態による電子デバイス作製用構造体２０においても、基板１１に対する導電体膜１２の密着力は０．１Ｎ／ｃｍ以下であり、特に、０．０４Ｎ／ｃｍ以下の密着力であることが好ましい。
【００２２】
図３は、本発明の好ましいさらに他の実施形態による電子デバイス作製用構造体３０の構造を示す略断面図である。
【００２３】
図３に示すように、本実施形態による電子デバイス作製用構造体３０は、上述した電子デバイス作製用構造体２０の機能膜１３上に導電体膜１４が追加された構成を有している。尚、導電体膜１４については「上部導電体膜」と呼ぶことがある。本実施形態による電子デバイス作製用構造体３０においても、基板１１に対する導電体膜１２の密着力は０．１Ｎ／ｃｍ以下であり、特に、０．０４Ｎ／ｃｍ以下の密着力であることが好ましい。
【００２４】
以下、電子デバイス作製用構造体１０、２０及び３０を構成する各要素について詳細に説明する。
【００２５】
基板１１
【００２６】
基板１１には、シリコン（Ｓｉ）やサファイアなどの単結晶基板、アルミナやアルティックなどのセラミックス基板、石英やガラス基板などを用いることができる。基板１１の材料は、使用するプロセスや、目的とするデバイスの特性、コストなどの観点から適宜選択することができる。たとえば、基板１１の材料としてシリコン（Ｓｉ）やガラス基板を用いれば、材料コストを低減することができ、また、６００℃を越えるような高温のプロセスが必要となる場合には、シリコン（Ｓｉ）や石英を用いることが好ましい。基板１１の材料としては、安価であり、且つ、高度なウェハープロセスが確立されているＳｉ単結晶を用いることが最も好ましい。
【００２７】
基板１１には、あらかじめ表面に何らかの膜が形成されているものや、研磨等の機械加工が施されているものも利用可能である。シリコン（Ｓｉ）をはじめとして、多くの工業用基板は表面研磨等の機械加工がされている。また、セラミックス基板の中には、基板の表面粗さを低減するために、表面に膜が形成されていたり、さらにその膜が研磨されているものがあるが、こられはいずれも使用可能である。
【００２８】
導電体膜１２（下部導電体膜）
【００２９】
導電体膜１２は、図２及び図３に示す電子デバイス作製用構造体２０，３０においては、機能膜１３の下側に形成される膜である。機能膜１３の材料としてＡｌＮ、ＺｎＯ、ＧａＮなどのウルツァイト型結晶構造を有する圧電材料を用いる場合、導電体膜１２は、面心立方構造の（１１１）面、または、最密六方構造の（０００１）面に単一配向した金属薄膜であることが好ましい。ここで、面心立方構造の（１１１）面に単一配向した膜とは、θ−２θＸ線回折の（ｈｈｈ）面以外の反射ピークの強度が（ｈｈｈ）面反射の最大ピーク強度の１０％以下である膜のことである。なお、（ｈｈｈ）は、（１１１）や（２２２）などのｈを整数とした面と等価な面を総称する表示である。
【００３０】
面心立方構造（１１１）配向や最密六方構造（０００１）配向の導電体膜１２上に、機能膜１３としてＡｌＮ、ＺｎＯ、ＧａＮなどからなるウルツァイト型構造の圧電材料を形成すれば、たとえば、エピタキシャル成長により良好な結晶性を有する機能膜１３を形成することができる。
【００３１】
導電体膜１２は、Ｘ線回折法における面心立方（１１１）面反射、あるいは最密六方（０００２）面反射のＸ線ロッキングカーブの半値幅が２°以下の結晶性を有していることが好ましく、１．５°以下の結晶性を有していることがより好ましい。
【００３２】
図４は、導電体膜１２の結晶性と機能膜１３の結晶性との関係を示すグラフであり、導電体膜１２として（１１１）単一配向のＰｔ膜を用い、機能膜１３としてＺｎＯ膜を用いた場合を示している。図４に示すように、Ｐｔ膜のＸ線ロッキングカーブの半値幅とＺｎＯのそれはほぼ等しい値を示し、Ｐｔ膜の結晶性が良くなるほど（Ｘ線ロッキングカーブの半値幅が小さくなるほど）、その上に形成したＺｎＯの結晶性も良くなることが分かる。また、機能膜１３の結晶性は、最終的に作製される電子デバイスが例えば薄膜バルク振動子である場合、そのインピーダンス比（共振インピーダンスと反共振インピーダンスとの比）や実効的電気機械結合係数（ｋ２）にも大きな影響を与え、結晶性が良好であるほど、インピーダンス比及び実効的電気機械結合係数とも良好となる。
【００３３】
導電体膜１２は、基板１１側における密着力が十分に小さい必要がある。これは、電子デバイス作製用構造体１０、２０又は３０を用いて電子デバイスを作製する際、後述するように、基板１１と導電体膜１２の界面を引き剥がす必要があるためである。つまり、基板１１側における導電体膜１２の密着力が大きすぎると、引き剥がしが困難となり、歩留まりの低下などを招くからである。このような引き剥がしを容易に行うためには、基板１１に対する導電体膜１２の密着力が０．１Ｎ／ｃｍ以下である必要があり、特に、０．０４Ｎ／ｃｍ以下であれば、非常に簡単に引き剥がしを行うことが可能となる。
【００３４】
導電体膜１２の材料としては、白金（Ｐｔ）、金（Ａｕ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）およびルテニウム（Ｒｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）の少なくとも１種を主成分とすることが好ましい。白金（Ｐｔ）、金（Ａｕ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）およびロジウム（Ｒｈ）、アルミニウム（Ａｌ）及び銅（Ｃｕ）は面心立方構造となり、オスミウム（Ｏｓ）、レニウム（Ｒｅ）およびルテニウム（Ｒｕ）は最密六方構造となる。これらの金属は表面を清浄に保ちやすく、また汚染された場合にもアッシングや熱処理等によって清浄な表面を得やすい。導電体膜１２の表面が清浄であると、ＺｎＯなどの機能膜１３を容易に結晶性良く形成することが可能となる。
【００３５】
導電体膜１２としては、このほかにもモリブデン（Ｍｏ）やタングステン（Ｗ）などの体心立方構造の金属薄膜や、ＳｒＲｕＯ３などのペロブスカイト型構造の酸化物導電体薄膜なども用いることができる。これらの材料を用いる場合も、下地との密着性が製造条件によって著しく変化するため、上記の密着力が得られるような条件で形成する必要がある。
【００３６】
導電体膜１２の厚さは、好ましくは１０〜１０００ｎｍ、より好ましくは５０〜３００ｎｍである。これは、１０ｎｍ未満であるとシート抵抗が大きくなるため電極として好ましくなく、１０００ｎｍ超であると製造プロセス時間および材料コストが必要以上に増大するからである。また、最終的に作製される電子デバイスが例えば薄膜バルク振動子である場合、導電体膜１２の厚さによって共振周波数が変化するため、目的とする共振周波数に応じて導電体膜１２の膜厚を設定することが好ましい。
【００３７】
機能膜１３
【００３８】
機能膜１３の材料としては、上述の通り、ＺｎＯ、ＡｌＮ、ＧａＮ等のウルツァイト型結晶構造を有する圧電材料やＰＺＴ等の強誘電体材料を用いることができる。例えば、機能膜１３の材料としてＺｎＯ等の圧電材料を用いれば、最終的に薄膜バルク振動子やインクジェットプリンター用ヘッドなどの電子デバイスを作製することが可能となり、また、機能膜１３の材料としてＰＺＴ等の強誘電体材料を用いれば、最終的に強誘電体不揮発性メモリーや薄膜コンデンサなどの電子デバイスを作製することが可能となる。
【００３９】
また、機能膜１３のＸ線ロッキングカーブの半値幅は、上述の通り、２°以下であることが好ましく、１．５°以下であることがより好ましい。機能膜１３のＸ線ロッキングカーブの半値幅をこのような値とするためには、上述の通り、下地となる導電体膜１２（下部導電体膜）のＸ線ロッキングカーブの半値幅を２°以下、好ましくは１．５°以下とすればよい。これにより、良好な特性を有する電子デバイスを作製することができる。
【００４０】
機能膜１３の厚さは、電子デバイスの種類及び求められる特性に応じて適宜設定する必要がある。例えば、薄膜バルク振動子として用いる場合には、共振周波数を高く設定するほど、機能膜１３を薄く設定する必要がある。
【００４１】
導電体膜１４（上部導電体膜）
【００４２】
導電体膜１４の材料としては、高い導電性を有する材料である限り特に限定されず、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）等の金属やこれらの金属と銅（Ｃｕ）等との合金、あるいはこれらの金属とチタン（Ｔｉ）等の金属を積層した多層膜を用いることができる。尚、導電体膜１４は、必ずしもエピタキシャル成長した膜である必要はない。また、機能膜１３と導電体膜１４との間に保護膜を介在させることもまた好ましい。この場合、保護膜の材料としては、酸化シリコン（ＳｉＯ２）等を用いることができる。
【００４３】
導電体膜１４の膜厚は、５０ｎｍ〜１μｍ程度とすることが好ましい。これは導電体膜１４の膜厚が５０ｎｍ未満であると断線等の不良が起こりやすくなり、逆に、１μｍ超であると導電体膜１４の加工性が過度に悪化するからである。また、最終的に薄膜バルク振動子を作製する場合、導電体膜１２と同様、導電体膜１４の厚さによっても共振周波数が変化するため、目的とする共振周波数に応じて導電体膜１４層の膜厚を設定することが好ましい。
【００４４】
以上が本実施形態による電子デバイス作製用構造体１０、２０及び３０の構成である。このように、本実施形態による電子デバイス作製用構造体１０、２０及び３０では、導電体膜１２とその下地である基板１１との密着性が低いことから、基板１１と導電体膜１２の界面を容易に引き剥がすことが可能となる。
【００４５】
次に、本発明の電子デバイス作製用構造体を用いた電子デバイスの製造方法について説明する。
【００４６】
図５は、本発明の好ましい実施形態による電子デバイスの製造方法を説明するためのフローチャートである。図５に示すフローチャートは、図３に示した電子デバイス作製用構造体３０を作製し、その後、これを用いて電子デバイスを製造する例を示している。以下、このフローチャートに沿って本実施形態による電子デバイスの製造方法について説明する。
【００４７】
まず、基板１１を用意し、この上に導電体膜１２（下部導電体膜）を形成する（ステップＳ１）。このとき、基板１１と導電体膜１２の密着力は、０．１Ｎ／ｃｍ以下とすることが好ましく、特に、０．０４Ｎ／ｃｍ以下とすることがより好ましい。また、導電体膜１２は、Ｘ線ロッキングカーブの半値幅が２°以下となるよう形成することが好ましく、１．５°以下となるように形成することがより好ましい。
【００４８】
導電体膜１２の形成には、真空蒸着法、スパッタリング法又はＣＶＤ法を用いることが好ましく、中でも真空蒸着法を用いることが特に好ましい。これは、真空蒸着法を用いることにより、基板１１と導電体膜１２との密着性を低くすることができるからである。導電体膜１２を真空蒸着法により形成する際の基板温度は、好ましくは８００℃以下であり、より好ましくは３００℃以下である。これは、基板温度が８００℃超であると基板１１側における導電体膜１２の密着性が高くなりすぎ、その結果、後述する剥離が困難となるばかりでなく、導電体膜１２を構成する金属薄膜の表面性が悪化したり、ピンホールが発生したりするおそれが生じるからである。一方、導電体膜１２をスパッタリング法により形成する場合には、真空蒸着法を用いた場合と比べて密着力が高くなる傾向があることから、基板温度をより低く設定する必要がある。具体的には、２００℃以下に設定することが好ましい。これは、スパッタリング時の基板温度が２００℃超であると基板１１側における導電体膜１２の密着性が高くなりすぎ、剥離が困難となるからである。
【００４９】
次に、導電体膜１２上に機能膜１３を形成する（ステップＳ２）。機能膜１３の材料として、ＡｌＮやＺｎＯなどのウルツァイト型結晶構造を持つ圧電材料を用いる場合、その形成方法としては、ＲＦマグネトロンスパッタリングやＤＣスパッタリング、ＥＣＲスパッタリングなどのスパッタリング法や、ＣＶＤ（化学気相成長）法、ＭＢＥ（分子線エピタキシー）法又は真空蒸着法を用いることが好ましく、中でもスパッタリング法、特にＲＦマグネトロンスパッタリング法を用いることがより好ましい。これは、ＲＦマグネトロンスパッタリング法を用いることにより、ＡｌＮやＺｎＯからなるｃ軸単一配向の高結晶性薄膜を容易に形成できるからである。ＡｌＮを用いる場合には、反応性ＲＦマグネトロンスパッタリング法を用いることが好ましい。この場合、カソードにはＡｌ金属を用い、Ａｒと窒素のガスを導入して、２００℃程度の基板温度で反応性ＲＦマグネトロンスパッタリングを行うことで、優れたＡｌＮ膜を形成することができる。ＥＣＲスパッタリング法を用いた場合でも不純物の極めて少ない高結晶性薄膜が作製できる。
【００５０】
また、機能膜１３の材料としてＰＺＴなどの強誘電体材料を用いる場合には、蒸着法やスパッタリング法、ＣＶＤ法又はレーザーアブレーション法を用いてこれを形成することが好ましく、中でも蒸着法やスパッタリング法を用いることがより好ましい。特に、蒸着法の一つである反応性蒸着法を用いれば、均一な厚さの高結晶性の強誘電体薄膜が作製可能である。
【００５１】
次に、機能膜１３上に導電体膜１４（上部導電体膜）を形成する（ステップＳ３）。導電体膜１４の形成方法としては特に限定されず、真空蒸着法、スパッタリング法又はＣＶＤ法を用いることができる。
【００５２】
これにより、図３に示した電子デバイス作製用構造体３０が完成する。本明細書及び特許請求の範囲においては、基板１１上に導電体膜や機能膜を形成する工程（ステップＳ１〜Ｓ３）を「成膜工程」と呼ぶ。
【００５３】
次に、導電体膜１４（上部導電体膜）を所定の形状にパターニングする（ステップＳ４）。パターニングの方法としては、導電体膜１４の表面に所定のパターンを有するレジストを形成した後、これをマスクとしてイオンミリング等のエッチング法を用いればよい。ここで、パターニングした導電体膜１４は、最終的に薄膜バルク波共振器等の電子デバイスの一方の電極として用いられることから、目的とする特性に応じてパターニング形状を定めればよい。したがって、所望の特性が得られる限り、導電体膜１４のパターニングを省略することも可能である。
【００５４】
次に、導電体膜１２、機能膜１３及びパターニングした導電体膜１４からなる積層体を、基板１１から剥離する（ステップＳ５）。このような剥離は、粘着性のジグやフィルム、テープを用いて行うことが好ましい。また、基板１１をエッチング等により除去することによって、上記積層体を取り出すことも可能である。
【００５５】
次に、剥離した上記積層体を他の基板上に搭載する。このとき、パターニングした導電体膜１４が他の基板側を向くように搭載する（ステップＳ６）。他の基板としては、基板１１と同様の材料、つまり、シリコン（Ｓｉ）やサファイアなどの単結晶基板、アルミナやアルティックなどのセラミックス基板、石英やガラス基板などのほか、コイルやコンデンサなどの他の電子デバイスが形成乃至は搭載されている回路基板や、プラスチック基板、さらには、各種電子機器の筐体等、所定の機械的強度を有する様々なものを「他の基板」として用いることができる。例えば、他の電子デバイスが形成されている回路基板を「他の基板」として用いれば、最終製品の部品点数を削減することが可能となる。
【００５６】
最終的に作製する電子デバイスが薄膜バルク振動子である場合、上記積層体を他の基板上に搭載する前に、パターニングした導電体膜１４の上に音響多層膜を形成することが好ましい。あるいは、「他の基板」としては、その表面に音響多層膜が設けられた基板を用いることが好ましい。
【００５７】
図６は、表面に音響多層膜が形成された基板４０上に上記積層体を搭載した状態を示す略断面図である。
【００５８】
図６に示すように、基板４０は、基板本体４１とその表面に設けられた音響多層膜４２によって構成されている。基板本体４１としては、シリコン（Ｓｉ）やサファイアなどの単結晶基板、アルミナやアルティックなどのセラミックス基板、石英やガラス基板のほか、プラスチック基板などを用いることができる。また、音響多層膜４２は、互いに異なる材料からなる単位薄膜４２Ａ及び４２Ｂが交互に積層された構造を有しており、基板本体４１方向へ伝搬する振動を反射することにより薄膜バルク振動子の特性を向上させる役割を果たす。単位薄膜４２Ａの材料としては例えば窒化アルミニウム（ＡｌＮ）を用いることができ、単位薄膜４２Ｂの材料としては例えば酸化シリコン（ＳｉＯ２）を用いることができる。単位薄膜４２Ａの材料として窒化アルミニウム（ＡｌＮ）を用いる場合には、これをスパッタリング法により形成することが好ましく、単位薄膜４２Ｂの材料として酸化シリコン（ＳｉＯ２）を用いる場合には、これをＣＶＤ法により形成することが好ましい。単位薄膜４２Ａ及び４２Ｂの厚さについては、目的とする共振周波数に応じて設定すればよい。
【００５９】
このようにして上記積層体を他の基板上に搭載した後、導電体膜１２（下部導電体膜）を所定の形状にパターニングする（ステップＳ７）。パターニングの方法としては、導電体膜１４のパターニング方法と同様、導電体膜１２の表面に所定のパターンを有するレジストを形成した後、これをマスクとしてイオンミリング等のエッチング法を用いればよい。パターニングした導電体膜１２は、最終的に薄膜バルク波共振器等の電子デバイスの他方の電極として用いられることから、目的とする特性に応じてパターニング形状を定めればよい。したがって、所望の特性が得られる限り、導電体膜１２のパターニングを省略することも可能である。
【００６０】
以上により、電子デバイスが完成する。このような電子デバイスは、機能膜１３の材料としてＺｎＯ等の圧電材料を用いた場合には、薄膜バルク振動子やインクジェットプリンター用ヘッド等として利用することが可能となり、また、機能膜１３の材料としてＰＺＴ等の強誘電体材料を用いた場合には、強誘電体不揮発性メモリーや薄膜コンデンサ等として利用することが可能となる。また、このような電子デバイスと他の回路とを組み合わせることにより、高周波フィルターやデュプレクサー、ＲＦ部組み込み型通信用半導体集積回路などの電子デバイスを構成することが可能となる。
【００６１】
このように、本実施形態による電子デバイスの製造方法によれば、一旦、基板上に導電体膜１２、機能膜１３及び導電体膜１４からなる積層体を成膜した後、これを基板から剥離し、他の基板に搭載していることから、成膜時に使用した基板をそのまま製品に使用する必要が無くなり、その結果、製品形態の自由度を大幅に高めることが可能となる。
【００６２】
本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００６３】
例えば、図５に示すフローチャートでは、図３に示した電子デバイス作製用構造体３０を作製した後、これを用いて最終的に電子デバイスを製造する場合を示しているが、図２に示した電子デバイス作製用構造体２０を作製した後、導電体膜１２及び機能膜１３からなる積層体を剥離し、他の基板に搭載することによって電子デバイスを作製することも可能であるし、図１に示した電子デバイス作製用構造体１０を作製した後、導電体膜１２を剥離し、他の基板に搭載することによって電子デバイスを作製することも可能である。
【００６４】
また、図５に示すフローチャートでは、導電体膜１４を形成した後（ステップＳ３）、これをパターニングしているが（ステップＳ４）、メタルマスク等を用いて導電体膜１４を選択的に形成することにより、パターニング工程を省略することも可能である。但し、導電体膜１２については、メタルマスク等を用いた選択的な形成は行うべきではない。これは、導電体膜１２を選択的に形成すると、導電体膜１２が形成されていない領域において基板１１と機能膜１３とが接し、これらの密着力によっては剥離が困難となるからである。
【００６５】
また、上記実施形態では、導電体膜１４が他の基板側を向くよう積層体を当該他の基板に搭載しているが（ステップＳ６）、導電体膜１２をパターニングする必要がない場合には、これとは逆に、導電体膜１２が他の基板側を向くよう搭載しても構わない。
【実施例】
【００６６】
以下、本発明の実施例について説明するが、本発明はこれら実施例に何ら限定されるものではない。
【００６７】
［実施例１］
【００６８】
以下の方法により、図３に示す電子デバイス作製用構造体３０と同じ構造を有する実施例１の電子デバイス作製用構造体を複数個作製した。
【００６９】
まず、３インチ径のシリコン熱酸化膜付き単結晶シリコンからなる基板１１を用意し、その表面に厚さ１００ｎｍの白金（Ｐｔ）からなる導電体膜１２を形成した。導電体膜１２の形成には真空蒸着法を用い、基板温度を２３℃に設定した。
【００７０】
次に、導電体膜１２上に、ＲＦマグネトロンスパッタリング法によりＺｎＯからなる厚さ１μｍの機能膜１３を形成した。
【００７１】
さらに、機能膜１３上にアルミニウム（Ａｌ）からなる厚さ３００ｎｍの導電体膜１４をスパッタリング法により形成した。以上により、複数の実施例１の電子デバイス作製用構造体が完成した。
【００７２】
このようにして作製した実施例１の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した。その結果、基板１１と導電体膜１２の密着力は、０．００５Ｎ／ｃｍであった。さらに、複数の実施例１の電子デバイス作製用構造体に対し、通常のシリコンプロセスで使用される紫外線硬化性ダイシングテープを貼り付け、テープと共に基板から積層体を剥離させる試験を行った。その結果、全ての電子デバイス作製用構造体について正しく剥離を行うことができた。
【００７３】
［実施例２］
【００７４】
導電体膜１２を形成する際の基板温度を２００℃に設定した他は、実施例１と同様にして、実施例２の電子デバイス作製用構造体を複数個作製した。
【００７５】
このようにして作製した実施例２の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、０．０２５Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、全ての電子デバイス作製用構造体について正しく剥離を行うことができた。
【００７６】
［実施例３］
【００７７】
導電体膜１２を形成する際の基板温度を３００℃に設定した他は、実施例１と同様にして、実施例３の電子デバイス作製用構造体を複数個作製した。
【００７８】
このようにして作製した実施例３の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、０．０３９Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、全ての電子デバイス作製用構造体について正しく剥離を行うことができた。
【００７９】
［実施例４］
【００８０】
導電体膜１２をスパッタリング法により形成し、その際の基板温度を１００℃に設定した他は、実施例１と同様にして、実施例４の電子デバイス作製用構造体を複数個作製した。
【００８１】
このようにして作製した実施例４の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、０．０５０Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、一部の電子デバイス作製用構造体については正しく剥離できなかったものの、９０％以上の電子デバイス作製用構造体について正しく剥離を行うことができた。
【００８２】
［実施例５］
【００８３】
導電体膜１２を形成する際の基板温度を４００℃に設定した他は、実施例１と同様にして、実施例５の電子デバイス作製用構造体を複数個作製した。
【００８４】
このようにして作製した実施例５の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、０．０５２Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、一部の電子デバイス作製用構造体については正しく剥離できなかったものの、９０％以上の電子デバイス作製用構造体について正しく剥離を行うことができた。
【００８５】
［実施例６］
【００８６】
導電体膜１２を形成する際の基板温度を５００℃に設定した他は、実施例１と同様にして、実施例６の電子デバイス作製用構造体を複数個作製した。
【００８７】
このようにして作製した実施例６の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、０．０５８Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、一部の電子デバイス作製用構造体については正しく剥離できなかったものの、９０％以上の電子デバイス作製用構造体について正しく剥離を行うことができた。
【００８８】
［実施例７］
【００８９】
導電体膜１２を形成する際の基板温度を６００℃に設定した他は、実施例１と同様にして、実施例７の電子デバイス作製用構造体を複数個作製した。
【００９０】
このようにして作製した実施例７の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、０．０６４Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、一部の電子デバイス作製用構造体については正しく剥離できなかったものの、９０％以上の電子デバイス作製用構造体について正しく剥離を行うことができた。
【００９１】
［実施例８］
【００９２】
導電体膜１２を形成する際の基板温度を７００℃に設定した他は、実施例１と同様にして、実施例８の電子デバイス作製用構造体を複数個作製した。
【００９３】
このようにして作製した実施例８の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、０．０８１Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、一部の電子デバイス作製用構造体については正しく剥離できなかったものの、９０％以上の電子デバイス作製用構造体について正しく剥離を行うことができた。
【００９４】
［実施例９］
【００９５】
導電体膜１２をスパッタリング法により形成し、その際の基板温度を２００℃に設定した他は、実施例１と同様にして、実施例９の電子デバイス作製用構造体を複数個作製した。
【００９６】
このようにして作製した実施例９の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、０．０９０Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、一部の電子デバイス作製用構造体については正しく剥離できなかったものの、９０％以上の電子デバイス作製用構造体について正しく剥離を行うことができた。
【００９７】
［実施例１０］
【００９８】
導電体膜１２を形成する際の基板温度を８００℃に設定した他は、実施例１と同様にして、実施例１０の電子デバイス作製用構造体を複数個作製した。
【００９９】
このようにして作製した実施例１０の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、０．０９２Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、一部の電子デバイス作製用構造体については正しく剥離できなかったものの、９０％以上の電子デバイス作製用構造体について正しく剥離を行うことができた。
【０１００】
［比較例１］
【０１０１】
導電体膜１２をスパッタリング法により形成し、その際の基板温度を３００℃に設定した他は、実施例１と同様にして、比較例１の電子デバイス作製用構造体を複数個作製した。
【０１０２】
このようにして作製した比較例１の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、０．１２Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、正しく剥離を行うことができた電子デバイス作製用構造体は、７０％以上、９０％未満であった。
【０１０３】
［比較例２］
【０１０４】
導電体膜１２をスパッタリング法により形成し、その際の基板温度を３５０℃に設定した他は、実施例１と同様にして、比較例２の電子デバイス作製用構造体を複数個作製した。
【０１０５】
このようにして作製した比較例２の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、０．３５Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、正しく剥離を行うことができた電子デバイス作製用構造体は、７０％以上、９０％未満であった。
【０１０６】
［比較例３］
【０１０７】
導電体膜１２をスパッタリング法により形成し、その際の基板温度を４００℃に設定した他は、実施例１と同様にして、比較例３の電子デバイス作製用構造体を複数個作製した。
【０１０８】
このようにして作製した比較例３の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、１．３０Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、正しく剥離を行うことができた電子デバイス作製用構造体は、７０％未満であった。
【０１０９】
［比較例４］
【０１１０】
導電体膜１２をスパッタリング法により形成し、その際の基板温度を４５０℃に設定した他は、実施例１と同様にして、比較例４の電子デバイス作製用構造体を複数個作製した。
【０１１１】
このようにして作製した比較例４の電子デバイス作製用構造体に対し、引き剥がし試験を行うことによって基板１１と導電体膜１２との密着力を測定した結果、密着力は、２．１５Ｎ／ｃｍであった。さらに、紫外線硬化性ダイシングテープを用いて基板から積層体を剥離させる試験を行った結果、正しく剥離を行うことができた電子デバイス作製用構造体は、７０％未満であった。
【０１１２】
以上、実施例１乃至１０及び比較例１乃至４の電子デバイス作製用構造体についての評価結果を表１にまとめる。
【０１１３】
【表１】
2005198117.tif 000003
【０１１４】
表１に示すように、基板１１と導電体膜１２との密着力が０．１Ｎ／ｃｍ以下である実施例１乃至１０の電子デバイス作製用構造体については、９０％以上の確率で正しく剥離を行うことができ、さらに、密着力が０．０４Ｎ／ｃｍ以下である実施例１乃至３の電子デバイス作製用構造体については、全て正しく剥離できることが確認された。
【０１１５】
［実施例１１］
【０１１６】
表面にシリコン熱酸化膜が形成された単結晶シリコンからなる基板１１を用意し、その表面に、真空蒸着法によって白金（Ｐｔ）からなる厚さ１５０ｎｍの導電体膜１２を形成した。形成時の基板温度は５００℃に設定し、成膜速度は０．０６ｎｍ／ｓとした。
【０１１７】
次に、導電体膜１２上に、ＲＦマグネトロンスパッタリング法によりＺｎＯからなる厚さ８００ｎｍの機能膜１３を形成した。
【０１１８】
そして、この機能膜１３上に保護膜として厚さ５０ｎｍのＳｉＯ２薄膜をＣＶＤ法により形成し、さらにこの上にアルミニウム（Ａｌ）からなる導電体膜１４をスパッタリング法により形成した。そして、この導電体膜１４をフォトリソグラフィーによりパターニングした。
【０１１９】
以上により、電子デバイス作製用構造体が完成した。このようにして作製した電子デバイス作製用構造体に対し、Ｘ線回折試験を行った結果、導電体膜１２は面心立方（１１１）配向であり、Ｘ線ロッキングカーブの半値幅は、１．２°であった。また、機能膜１３を構成するＺｎＯ薄膜は（０００１）配向であり、また、ＺｎＯ（０００２）のＸ線ロッキングカーブの半値幅は１．５°であったことから、高結晶性の膜であることが確認された。
【０１２０】
次に、導電体膜１２、機能膜１３及びパターニングした導電体膜１４からなる積層体を、ダイシングテープを用いて基板１１から剥離し、接着剤を用いて、厚さ１．５μｍのＡｌＮ膜と厚さ０．８μｍのＳｉＯ２膜がこの順で４回繰り返して積層されてなる音響多層膜（図６参照）が形成されたプラスチック基板上に搭載した。積層体の搭載は、パターニングした導電体膜１４がプラスチック基板側を向くように行った。
【０１２１】
次に、導電体膜１２をパターニングし、これにより、電子デバイス（薄膜バルク振動子）が完成した。
【０１２２】
このようにして作製した電子デバイス（薄膜バルク振動子）の特性を測定したところ、共振周波数ｆｒが２．０ＧＨｚ、反共振周波数ｆａが２．０６ＧＨｚ、実効的電気機械結合係数（ｆａ２−ｆｒ２）／ｆｒ２が５．５％、共振・反共振のインピーダンス比が約５０ｄＢであり、良好な共振特性が得られた。
【０１２３】
さらに、こうして作製した電子デバイスおよび、同様の方法で共振・反共振周波数のみをわずかに変えて作製した電子デバイスを組み合わせてバンドパスフィルタを作製したところ、良好な耐電力特性、通過特性が得られた。
【図面の簡単な説明】
【０１２４】
【図１】本発明の好ましい実施形態による電子デバイス作製用構造体１０の構造を示す略断面図である。
【図２】本発明の好ましい他の実施形態による電子デバイス作製用構造体２０の構造を示す略断面図である。
【図３】本発明の好ましいさらに他の実施形態による電子デバイス作製用構造体３０の構造を示す略断面図である。
【図４】導電体膜１２の結晶性と機能膜１３の結晶性との関係を示すグラフである。
【図５】本発明の好ましい実施形態による電子デバイスの製造方法を説明するためのフローチャートである。
【図６】基板本体４１及び音響多層膜４２を有する基板４０上に積層体を搭載した状態を示す略断面図である。
【符号の説明】
【０１２５】
１０，２０，３０  電子デバイス作製用構造体
１１    基板
１２    導電体膜（下部導電体膜）
１３    機能膜
１４    導電体膜（上部導電体膜）
４０    基板
４１    基板本体
４２    音響多層膜
４２Ａ  単位薄膜
４２Ｂ  単位薄膜
【図１】
2005198117.tif 000004
【図２】
2005198117.tif 000005
【図３】
2005198117.tif 000006
【図４】
2005198117.tif 000007
【図５】
2005198117.tif 000008
【図６】
2005198117.tif 000009