(57)【要約】【課題】  ＣＰＵ及び動画コントローラの負荷軽減による低消費電力化で、ドライバ並びにそれを用いた液晶表示装置および電子機器を提供することを目的とする。【解決手段】  複数の表示画像の画像データを記憶する大容量ビデオメモリ４１と、ＣＰＵ１０から複数の表示画像のいずれかを指定する表示画像指定情報を入力し、入力された表示画像指定情報に基づいて、上記大容量ビデオメモリ４１により記憶された複数の表示画像の画像データの内、所定の表示画像の画像データを読み出す読み出しタイミング生成回路・フレーム制御回路４５と、上記読み出しタイミング生成回路・フレーム制御回路４５により読み出された所定の表示画像の画像データを表示画面に表示させる画像処理回路４６とを備えたことを特徴とする。【選択図】        図１
2005202181.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示画像の画像データを記憶する記憶部と、
外部から複数の表示画像のいずれかを指定する表示画像指定情報を入力し、入力された表示画像指定情報に基づいて、上記記憶部により記憶された複数の表示画像の画像データの内、所定の表示画像の画像データを読み出す読み出し部と、
上記読み出し部により読み出された所定の表示画像の画像データを表示画面に表示させる表示処理部と
を備えたことを特徴とする表示装置ドライバ。
【請求項２】
上記表示装置ドライバは、さらに、上記外部から上記複数の表示画像の各表示画像を表示する表示期間を指定する表示期間指定情報を入力し、入力された表示期間指定情報に基づいて、上記読み出し部が所定の表示画像の画像データを読み出す期間を制御する読出期間制御部を備えたことを特徴とする請求項１記載の表示装置ドライバ。
【請求項３】
上記読み出し部は、さらに、上記記憶部により記憶された複数の表示画像の画像データの内、所定の表示画像の画像データとは別の表示画像の画像データを読み出し、
上記表示処理部は、上記読み出し部により読み出された所定の表示画像の画像データと別の表示画像の画像データとの論理和を計算する論理和計算部を有し、上記論理和計算部により計算された論理和に相当する画像データを上記表示画面に表示させることを特徴とする請求項１記載の表示装置ドライバ。
【請求項４】
上記記憶部は、画像データを圧縮して記憶し、
上記表示処理部は、上記圧縮された画像データを伸張する伸張部を有し、上記伸張部により伸張された画像データを上記表示画面に表示させることを特徴とする請求項１記載の表示装置ドライバ。
【請求項５】
上記伸張部は、自己専用のプロセッサを有し、上記プロセッサにより駆動されることを特徴とする請求項４記載の表示装置ドライバ。
【請求項６】
上記記憶部には、不揮発性メモリを用いることを特徴とする請求項１記載の表示装置ドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置ドライバ、特に、液晶パネルドライバ及びこれを用いた電子機器に関する。
【背景技術】
【０００２】
液晶パネルの表示装置においては、液晶表示装置内にＣＰＵ（セントラルプロセッサユニット）、動画コントローラ、表示用ビデオメモリ及び液晶制御回路を搭載し、ＣＰＵまたは動画コントローラから画像データをそのビデオメモリに書き込み、表示の際は液晶制御回路がそのビデオメモリの内容を逐次読み出して表示する方式が取られている（例えば、特許文献１，２参照）。静止画の表示においては、ＣＰＵから毎フレームごとの表示データを液晶表示装置に送る必要がなくなり、一定の消費電力の低減が図られている。
【０００３】
また、その他、一定の消費電力の低減を目的とした技術が開示されている（例えば、特許文献３〜８参照）。
【特許文献１】特開平８−７６７２１号公報
【特許文献２】特開平９−２８１９３３号公報
【特許文献３】特開２００１−２２２２４９号公報
【特許文献４】特開２００１−１８４０３６号公報
【特許文献５】特開２００１−２６４８１４号公報
【特許文献６】特開平１１−４５０７３号公報
【特許文献７】特開２００１−３２６２８９号公報
【特許文献８】ＷＯ００／０３３８１号国際公開公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１，２の技術では、ビデオメモリの格納容量が１画面分しかないため、動画像を表示している間はＣＰＵまたは動画コントローラから毎フレームごとの動画データを液晶評価装置に送らなければならず、消費電力面で欠点がある。
【０００５】
本発明は、その目的とするところは、ＣＰＵ及び動画コントローラの負荷軽減による低消費電力化で、ドライバ並びにそれを用いた液晶表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
この発明に係る表示装置ドライバは、複数の表示画像の画像データを記憶する記憶部と、
外部から複数の表示画像のいずれかを指定する表示画像指定情報を入力し、入力された表示画像指定情報に基づいて、上記記憶部により記憶された複数の表示画像の画像データの内、所定の表示画像の画像データを読み出す読み出し部と、
上記読み出し部により読み出された所定の表示画像の画像データを表示画面に表示させる表示処理部と
を備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、常時ＣＰＵや動画プロセッサから画像データの書き込み動作をすることなく、ドライバが自立的に表示装置の画面を表示させることができる。さらに、ＣＰＵや画像コントローラの負荷を下げることによって消費電力を低減、バス混雑を解消することができる。
【発明を実施するための最良の形態】
【０００８】
以下に説明する実施の形態では、液晶パネルモジュールを搭載した電子機器で、モジュールを制御するＣＰＵや動画コントローラが稼動していなくても、自立的に動画再生や静止画の切り替えが実現できる液晶モジュールを実現する。
【０００９】
実施の形態１．
以下、実施の形態１について、図１〜図４を用いて説明する。
【００１０】
図１は、実施の形態１が適用される電子機器の概略ブロック図である。
【００１１】
図１において、この電子機器は、ＣＰＵ（セントラルプロセッサユニット）１０と、動画コントローラ２０と、汎用メモリ３０と、液晶表示装置４０を備えている。液晶表示装置４０は、記憶部の一例としての大容量ビデオメモリ４１と制御回路４２とを有するドライバ４３と、液晶パネル４４（表示画面の一例である）を有する。
【００１２】
図２はドライバ４３の概略構成図である。
【００１３】
図２において、制御回路４２は、読み出し部の一例としての読み出しタイミング生成回路・フレーム制御回路４５と、表示処理部の一例としての画像処理回路４６と、読出期間制御部の一例としてのタイマ回路４７とを有している。
【００１４】
大容量ビデオメモリ４１は、複数の表示画像の画像データを記憶する。大容量ビデオメモリ４１は液晶パネル４４の複数枚分の表示データを格納できる容量であれば良い。静止画と動画の画像データはＣＰＵ１０及び動画コントローラ２０によって汎用メモリ３０等から大容量ビデオメモリ４１に書き込まれる。
【００１５】
またＣＰＵ１０からドライバ４３には表示制御コマンドが発行される。表示制御コマンドとして代表的なものに、液晶パネルサイズ指定コマンド、大容量ビデオメモリ４１に格納された動画データをどのような順番で表示するかを決める表示画像指定コマンド（表示画像指定情報の一例である）、画の表示時間間隔を決める指定コマンド（表示期間指定情報の一例である）がある。
【００１６】
読み出しタイミング生成回路・フレーム制御回路４５は、外部から複数の表示画像のいずれかを指定する表示画像指定情報を入力し、入力された表示画像指定情報に基づいて、上記記憶部により記憶された複数の表示画像の画像データの内、所定の表示画像の画像データを読み出す。具体的には、読み出しタイミング生成回路・フレーム制御回路４５は液晶パネルサイズ指定コマンド及び表示画像指定コマンドに基づき、動画データの最初に表示する画の先頭画素データが格納されている大容量ビデオメモリ４１のアドレスを算出する。大容量ビデオメモリ４１の先頭画素格納アドレスから１枚分の画像データを読み込んだ後、次に表示する画の先頭画素格納アドレスから同じように１枚分の画像データを読み込む。
【００１７】
画像処理回路４６は、上記読み出し部により読み出された所定の表示画像の画像データを液晶パネル４４の表示画面に表示させる。具体的には、画像処理回路４６では例えば読み込まれた画像データ８ビットＲ，Ｇ，Ｂ信号を液晶パネル仕様にあわせた６ビット信号に処理して出力される。これを繰り返すことにより、液晶パネル４４への動画表示が可能となる。大容量ビデオメモリ４１内の動画データを繰り返し表示しているだけであれば、ＣＰＵ１０または動画コントローラ２０は大容量ビデオメモリ４１に対して動画データを書き込む必要がないため、負荷軽減による低消費電力化が可能となる。
【００１８】
しかしながら、単純に動画像を切り替えるだけでは人間の目で見づらい可能性もある。そのためＣＰＵ１０からタイマ回路４７に表示間隔指定コマンドを発行する。
【００１９】
タイマ回路４７は、上記外部から上記複数の表示画像の各表示画像を表示する表示期間を指定する表示期間指定情報を入力し、入力された表示期間指定情報に基づいて、上記読み出し部が所定の表示画像の画像データを読み出す期間を制御する。具体的には、タイマ回路４７では表示間隔指定コマンドで設定された時刻まで待ったあと、次画面切替信号を許可状態にし、読み出しタイミング生成回路・フレーム制御回路４５に出力する。
【００２０】
一方、読み出しタイミング生成回路・フレーム制御回路４５では、まず、最初の画を出力するが、タイマ回路４７の次画面切替信号が許可されるまでは、次の画の処理には進まず同じ画を繰り返し出力する。次の画以降においても、次画面切替信号が許可されるまで同じ画の処理を繰り返し、任意の時間間隔で一枚分ずつ液晶パネル４４に出力することを可能としている。
【００２１】
図３は、例として液晶パネルサイズを縦２００画素×横１００画素とした場合の、大容量ビデオメモリ４１のアドレス使用のイメージ図である。
【００２２】
１アドレスで１画素分の表示データを表現可能とすれば、液晶パネル１枚分の表示データとしては２００００ワード分の領域を使用する。動画データとして３枚分の表示データ使う場合、大容量ビデオメモリは６００００ワード必要とする。
【００２３】
ここで各アドレス空間に格納された動画について、１枚目を画像イメージ５０、２枚目を画像イメージ５１、３枚目を画像イメージ５２とし、表示画像指定コマンドを１→３とした場合、読み出しタイミング生成回路・フレーム制御回路４５は、先ず大容量ビデオメモリ４１の０番地から２００００ワード分のデータを読み込み、次に４００００番地から２００００ワード分のデータを読み込む。
【００２４】
図４はこの時液晶パネルに表示される動画像を示した図である。
【００２５】
図４に示すように、１枚目の画像イメージ５０、３枚目の画像イメージ５２の繰り返しとなる。
【００２６】
以上のように、液晶モジュールの構成要素であるドライバ４３に大容量のビデオメモリ４１を搭載し、外部にあるＣＰＵ１０、動画コントローラ２０が動作していない状況でもドライバ４３内部の制御回路４２が大容量ビデオメモリ４１より逐次データを読み出し、液晶パネル４４に表示を行う。
【００２７】
本実施の形態によれば、静止画データ、動画データはＣＰＵ１０または動画コントローラ２０より入力され、複数枚の表示データは大容量ビデオメモリ４１に書き込まれる。また、ＣＰＵ１０からは液晶パネルのサイズ情報、表示させる画の順番情報をコマンドとして入力する。読み出しタイミング生成回路・フレーム制御回路４５はこのコマンド情報より大容量ビデオメモリ４１のアドレスを計算し、画像データを得ることができる。大容量ビデオメモリ４１に書き込まれている表示データを繰り返し液晶パネルに出力している間はＣＰＵ１０及び動画コントローラ２０を停止させることができ、消費電力を下げることができる。また、液晶ドライバ４３内に複数枚の画像データを格納できる大容量ビデオメモリ４１を内蔵することにより、常時ＣＰＵ１０や動画プロセッサから動画像データの書き込み動作をすることなく、ドライバが自立的に液晶パネル４４を表示させることができると共に、ＣＰＵ１０や動画コントローラ２０の負荷を下げることによって消費電力を低減、バス混雑を解消する。また、タイマ回路４７により、任意の時間間隔で一表示画面分ずつ表示装置に出力することができる。
【００２８】
以上のように、上記実施の形態における液晶表示用ドライバは、静止画データおよび動画データに基づいて液晶パネルを表示駆動する大規模ビデオメモリ内蔵ドライバであって、静止画または動画または所与のコマンドが入力されるポートと、ＣＰＵまたは動画コントローラによって液晶パネル複数枚分の表示データをストアできる大規模ビデオメモリと、液晶パネルにあうタイミングで大規模ビデオメモリの内容を読み出す読み出しタイミング生成回路と、読み出した画像データを液晶パネルに合った形式で出力する画像処理回路と、を含むことを特徴とする。
【００２９】
また、上記実施の形態における液晶表示用ドライバは、前記大容量ビデオメモリに格納された複数枚分の表示データを任意の時間間隔で一枚分ずつ液晶パネルに出力する回路として、タイマ回路を用いることを特徴とする。
【００３０】
実施の形態２．
実施の形態２における液晶表示装置について図２と図３と図５乃至図７を用いて説明する。
【００３１】
図５は、図２の読み出しタイミング生成回路・フレーム制御回路４５に画像マージ機能を実現するときの概略構成図である。
【００３２】
図６は、図２の画像処理回路４６にマージ機能を実現するときの概略構成図である。
【００３３】
図７は、マージ画像表示イメージを示す図である。
【００３４】
図２における読み出しタイミング生成回路・フレーム制御回路４５と、図５における動画表示用制御回路６１は等価な機能を示しており、また、図２における画像処理回路４６と図６における画像データ処理回路７３は等価な機能を示している。実施の形態１とはタイミング生成回路・フレーム制御回路６０（読み出し部の一例である）及び画像処理回路７０（表示処理部の一例である）が異なる以外、同様である。
【００３５】
タイミング生成回路・フレーム制御回路６０は、図２における読み出しタイミング生成回路・フレーム制御回路４５と等価な機能を有する動画表示用制御回路６１の他に、さらに、上記大容量ビデオメモリ４１により記憶された複数の表示画像の画像データの内、所定の表示画像の画像データと、所定の表示画像の画像データとは別の表示画像の画像データとを読み出すマージ用制御回路６２とセレクタ６３とを有している。
【００３６】
画像処理回路７０は、図２における画像処理回路４６と等価な機能を有する画像データ処理回路７３の他に、さらに、上記タイミング生成回路・フレーム制御回路６０により読み出された所定の表示画像の画像データと上記別の表示画像の画像データとの論理和を計算する画像マージ処理回路７１（論理和計算部の一例である）とセレクタ７２とを有している。画像処理回路７０は、上記画像マージ処理回路７１により計算された論理和に相当する画像データとしてのマージ画像情報を上記表示画面である液晶パネル４４に表示させる。
【００３７】
具体的には、ＣＰＵ１０からタイミング生成回路・フレーム制御回路６０への表示制御コマンドとして液晶パネル４４に表示したいマージ画像情報をコマンドとして発行する。コマンドとしては、マージ用制御回路６２に発行するマージ情報信号とセレクタ６３に発行するマージモード信号とが挙げられる。
【００３８】
図５のマージ用制御回路６２は、発行されたマージ情報信号として、図３におけるマージ画像情報を１＆３とした場合、大容量ビデオメモリ４１の０番地、４００００番地、１番地、４０００１番地・・・最後に１９９９９番地、３９９９９番地までのデータを交互に読み込むためのタイミング生成・フレーム制御出力をセレクタ６３を介して大容量ビデオメモリ４１に行なう。マージ画像情報コマンド（ここでは、マージモード信号）によりマージモードになると、セレクタ６３により大容量ビデオメモリ４１への制御信号は動画表示用制御回路６１からの出力からマージ用制御回路６２からの出力に切り替えられる。
【００３９】
同じく、セレクタ７２もセレクタ６３と同様、ＣＰＵ１０から発行されたマージモード信号を入力する。
【００４０】
図６の画像マージ処理回路７１は、セレクタ６３を介してマージ用制御回路６２から２つの画像データを交互に入力し、交互に入力された２つの画像データをマージしていく。画像マージ処理回路７１は、２つの画像データがマージされた結果、生成された１つのマージ画像データをセレクタ７２に出力する。一方、セレクタ７２は、セレクタ６３を介してマージ用制御回路６２から交互に入力された２つの画像データもそのまま入力する。マージ画像情報が１＆３である場合、マージ画像情報コマンドによりマージモードが選択されるとセレクタ７２は、動画出力モード出力からマージ画像出力に切り替える。そして、セレクタ７２を介して出力されたマージ画像が液晶パネル４４に表示される。図７のマージ画像イメージ８０はこの時液晶パネルに表示される画を示しており、１枚目の画像イメージ５０、３枚目の画像イメージ５２のマージ結果を得ることができる。
【００４１】
以上のように、実施の形態２によれば、マージ用制御回路６２、画像マージ処理回路７１を内蔵することにより、大容量ビデオメモリ４１内の任意の画像をマージして液晶パネル４４に表示させることができる。
【００４２】
以上のように、上記実施の形態における液晶表示用ドライバは、前記大容量ビデオメモリに格納された複数枚分の表示データをマージして液晶パネルに出力する回路として、マージ制御回路、画像マージ処理回路を用いることを特徴とする。
【００４３】
実施の形態３．
実施の形態３における液晶表示装置を図１、図８乃至図９を用いて説明する。
【００４４】
実施の形態３では、ＣＰＵ１０及び動画コントローラ２０によって汎用メモリ３０等から大容量ビデオメモリ４１に書き込まれる静止画と動画の画像データが圧縮されている場合の形態である。言い換えれば、大容量ビデオメモリ４１は、画像データを圧縮して記憶する。
【００４５】
図８は、実施の形態３における、図６の画像処理回路７０に圧縮画像伸張用専用回路を設けたときの概略構成図である。
【００４６】
図８では、表示処理部の一例である画像処理回路７０が、図６における構成の他に、さらに、上記圧縮された画像データを伸張する伸張部としての画像伸張用処理回路７４を有し、上記画像伸張用処理回路７４により伸張された画像データを上記表示画面である液晶パネル４４に表示させる。
【００４７】
図９は、実施の形態３における、図６の画像処理回路７０に圧縮画像伸張用専用プロセッサを設けたときの概略構成図である。
【００４８】
図９では、表示処理部の一例である画像処理回路７０が、図６における構成の他に、さらに、上記圧縮された画像データを伸張する伸張部としての画像伸張用プロセッサ７５を有し、上記画像伸張用プロセッサ７５により伸張された画像データを上記表示画面である液晶パネル４４に表示させる。言い換えれば、伸張部は、自己専用のプロセッサを有し、上記プロセッサにより駆動される。
【００４９】
実施の形態３では図６における画像処理回路７０に図８で示す画像伸張用処理回路７４または図９で示す画像伸張用プロセッサ７５を用いている点を除き実施の形態２と同様である。
【００５０】
実施の形態３では実施の形態２と同様に大容量ビデオメモリ４１から読み出された画像データを画像処理回路７０で最初に伸張することを特徴とする。図８は伸張処理をするためにＨ／Ｗ（ハードウェア）による画像伸張用処理回路７４を用いた場合で、図９はＳ／Ｗ（ソフトウェア）による伸張を目的としたプロセッサ７５を用いた場合である。
【００５１】
実施の形態３では、画像データ伸張用の画像伸張用処理回路７４またはＳ／Ｗ処理用としての画像伸張用プロセッサ７５を搭載することで、大規模ビデオメモリ４１に書き込む画像データを圧縮させることができ、非圧縮画像データに対して大規模ビデオメモリ４１の面積削減や表示データを多様化させることができる。
【００５２】
以上のように、上記実施の形態における液晶表示用ドライバは、前記画像処理回路に画像データ伸張用の処理回路を搭載することを特徴とする。
【００５３】
また、上記実施の形態における液晶表示用ドライバは、前記画像処理回路に画像データ伸張用のＳ／Ｗを処理するための専用プロセッサを搭載することを特徴とする。
【００５４】
実施の形態４．
実施の形態４における液晶表示装置を図１、図１０を用いて説明する。
【００５５】
図１０は、実施の形態４が適用される電子機器の概略ブロック図である。
【００５６】
実施の形態４では図１の大容量ビデオメモリ４１の変わりに図１０の大容量不揮発性ビデオメモリ７６（不揮発性メモリ）を用いている点を除き実施の形態１〜３と同様である。
【００５７】
実施の形態４では、大容量ビデオメモリを不揮発性メモリとしていることを特徴とする。不揮発性メモリを使用するため、電源を切ってもメモリ内の画像データは全て消去されず、再びＣＰＵ１０及び動画コントローラ２０によって大容量不揮発性ビデオメモリ７６に画像データを書き込む必要がないため、電源投入後即座に画を液晶パネル４４に表示することができる。大容量ビデオメモリとして不揮発性メモリを用いていることにより大容量不揮発性メモリ未使用時には例えばＣＰＵ１０からメモリ部分を電源オフにすることで消費電力を抑えることができる。さらに起動時の時間短縮、ＣＰＵまたは動画プロセッサ負荷の削減が可能になる。
【００５８】
実施の形態５．
実施の形態５における液晶表示装置を図１１、図１２を用いて説明する。
【００５９】
図１１は、実施の形態５において、図５の画像マージ機能にタイマ回路４７を入れ込んだときの概略構成図である。
【００６０】
実施の形態５では図５のマージ機能を実現する構成にタイマ回路４７を追加している以外は、実施の形態２と同様である。
【００６１】
読出期間制御部の一例としてのタイマ回路４７は、外部（ここでは、ＣＰＵ１０または動画コントローラ２０）から上記複数の表示画像の各表示画像を表示する表示期間を指定する表示期間指定情報を入力し、入力された表示期間指定情報に基づいて、上記マージ用制御回路６２が所定の表示画像の画像データを読み出す期間を制御する。
【００６２】
図１２は、実施の形態５において、時間と共に背景が描き変えられて液晶パネルに画像が表示されるイメージ図である。
【００６３】
実施の形態５では、画像のマージを２つの画像のアンド（論理和）とするのではなく、表示オブジェクトと背景として重ね合わせる機能と定義する。
【００６４】
タイマ回路４７は、表示間隔指定コマンドで設定された時刻まで待ったあと、次画面切替信号を許可状態にし、マージ用制御回路６２を制御するため信号を出力する。
【００６５】
マージ用制御回路６２は、タイマ回路４７から出力された信号により、背景とする画像を時間と共に切り替えていくことにより、時間と共に背景が自動的に切り替わっていく表示が実現できる。図１２のマージを描画オブジェクトと背景とした表示イメージであるマージ画像９０と一定時間後に背景のみが変更された表示イメージであるマージ画像９１は時間と共に背景のみが変化していく様子をあらわしている。
【図面の簡単な説明】
【００６６】
【図１】実施の形態１が適用される電子機器の概略ブロック図である。
【図２】ドライバ４３の概略構成図である。
【図３】例として液晶パネルサイズを縦２００画素×横１００画素とした場合の、大容量ビデオメモリ４１のアドレス使用のイメージ図である。
【図４】この時液晶パネルに表示される動画像を示した図である。
【図５】図２の読み出しタイミング生成回路・フレーム制御回路４５に画像マージ機能を実現するときの概略構成図である。
【図６】図２の画像処理回路４６にマージ機能を実現するときの概略構成図である。
【図７】マージ画像表示イメージを示す図である。
【図８】実施の形態３における、図６の画像処理回路７０に圧縮画像伸張用専用回路を設けたときの概略構成図である。
【図９】実施の形態３における、図６の画像処理回路７０に圧縮画像伸張用専用プロセッサを設けたときの概略構成図である。
【図１０】実施の形態４が適用される電子機器の概略ブロック図である。
【図１１】実施の形態５において、図５の画像マージ機能にタイマ回路４７を入れ込んだときの概略構成図である。
【図１２】実施の形態５において、時間と共に背景が描き変えられて液晶パネルに画像が表示されるイメージ図である。
【符号の説明】
【００６７】
１０  ＣＰＵ、２０  動画コントローラ、３０  汎用メモリ、４０  液晶表示装置、４１  ビデオメモリ、４２  制御回路、４３  ドライバ、４４  液晶パネル、４５  読み出しタイミング生成回路・フレーム制御回路、４６  画像処理回路、４７  タイマ回路、５０  画像イメージ、５１  画像イメージ、５２  画像イメージ、６０  タイミング生成回路・フレーム制御回路、６１  動画表示用制御回路、６２  マージ用制御回路、６３  セレクタ、７０  画像処理回路、７１  画像マージ処理回路、７２  セレクタ、７３  画像データ処理回路、７４  画像伸張用処理回路、７５  プロセッサ、７６  不揮発性ビデオメモリ、９０  マージ画像、９１  マージ画像。
【図１】
2005202181.tif 000003
【図２】
2005202181.tif 000004
【図３】
2005202181.tif 000005
【図４】
2005202181.tif 000006
【図５】
2005202181.tif 000007
【図６】
2005202181.tif 000008
【図７】
2005202181.tif 000009
【図８】
2005202181.tif 000010
【図９】
2005202181.tif 000011
【図１０】
2005202181.tif 000012
【図１１】
2005202181.tif 000013
【図１２】
2005202181.tif 000014