(57)【要約】      （修正有）【課題】同期ループの出力信号の位相偏流を低減した位相同期ループを提供する。【解決手段】位相同期ループ（１）は、フィードバック経路に、設定可能な分周比（Ｎ）を有する周波数分割器回路（１４）を備えている。分周比（Ｎ）は、制御回路（１５）を介して生成される。設定される周波数分周比（Ｎ）のための整数または分数の成分（Ｉ，Ｆ）を入力するための入力部（１５３，１５５）の他に、位相補正信号（ＰＫ）を入力するための入力部（１５１）を備えている。位相補正信号（ＰＫ）を生成するために、位相同期ループ（１）は、位相補正装置（１６）を備えている。位相補正信号（ＰＫ）は、指数関数的に推移する信号成分を含んでいることが好ましい。この信号（ＰＫ）を、周波数分割器回路（１４）のための周波数分周比（Ｎ）を生成する制御回路（１４）に入力し、位相同期ループ（１）の電圧制御発振器（１３）の出力信号の位相偏流を補償する。【選択図】  図１
2005287022.tif 000002
【特許請求の範囲】
【請求項１】
基準入力部（１１１），フィードバック入力部（１１２）および制御出力部（１１３）を有し、基準入力部（１１１）およびフィードバック入力部（１１２）に印加される信号の周波数比較に基づいて制御信号（ＳＴ）を出力するように形成されている位相検出器（１１）と、
調整信号を生成して出力するための、制御入力部（１１３）に接続されたループフィルター（１２）と、
周波数（ｆｏｕｔ）を有する出力信号を出力するための出力部（１３２）、および、ループフィルター（１２）の出力部（１２２）に連結されている調整入力部（１３１）を有し、自身の調整入力部（１３１）に入力される調整信号によって出力信号の周波数（ｆｏｕｔ）を設定可能な、周波数制御可能な発振器（１３）と、
設定入力部（１４３）で設定可能な周波数分周比（Ｎ）を有し、入力部（１４１）を介して発振器（１３）の出力部（１３２）に接続されており、出力部（１４２）を介してフィードバック入力部（１１２）に連結されており、電圧制御発振器（１３）の出力信号の周波数（ｆｏｕｔ）および設定された周波数分周比（Ｎ）から導き出される周波数を有するフィードバック信号を出力するように設計されている、周波数分割器回路（１４）と、
この周波数分割器回路（１４）の設定入力部（１４３）に設定信号を出力するための出力部（１５２）を有し、少なくとも第１入力部（１５３）に印加されている設定される周波数分周比を規定する信号と、第２入力部（１５１）に印加されている位相補正信号（ＰＫ）とから、設定信号を生成するように設計されている制御回路（１５）と、
位相補正信号（ＰＫ）を、制御回路（１５）の第２入力部（１５１）に出力するように設計されており、電圧制御発振器（１３）の出力信号の位相偏流の時間的な推移から位相補正信号（ＰＫ）を導き出す位相補正装置（１６）とを備える、位相同期ループ（１）。
【請求項２】
上記ループフィルター（１２）が、非積算型の伝送特性を有するループフィルター（１２）として設計されている、請求項１に記載の位相同期ループ。
【請求項３】
上記周波数分割器回路（１４）が、離散工程で設定可能な周波数比率を有する多係数分割器として設計されている、請求項１または２に記載の位相同期ループ。
【請求項４】
上記制御回路（１５）が、第１入力部に印加されている信号から設定信号を導き出すように設計されている多段階変調器を備えている、請求項１〜３のいずれか１項に記載の位相同期ループ。
【請求項５】
上記制御回路（１５）の第１入力部（１５３）が、第１および少なくとも１つの第２部分入力部（１５５）を備え、第１部分入力部（１５３）に入力される信号が、設定する周波数分周比（Ｎ）の整数に関する分周比（Ｉ）を規定し、少なくとも１つの第２部分入力部（１５５）に入力される信号が、設定する周波数分周比（Ｎ）の分数に関する分周比（Ｆ）を規定する、請求項１〜３のいずれか１項に記載の位相同期ループ。
【請求項６】
上記制御回路（１５）の第１入力部が、第３部分入力部（１５４）を備え、第３部分入力部（１５４）に入力される信号（Ｍ）が、電圧制御発振器（１３）の出力信号の周波数キーイングのための分周比を規定する、請求項５に記載の位相同期ループ。
【請求項７】
上記制御回路（１５）の少なくとも１つの第２部分入力部（１５５）が、デルタシグマ変調器と連結されている、請求項５または６に記載の位相同期ループ。
【請求項８】
上記位相補正装置（１６）が、指数関数的に推移する信号成分を有する位相補正信号（ＰＫ）を生成するための指数関数生成器を備えている、請求項１〜７のいずれか１項に記載の位相同期ループ。
【請求項９】
上記位相補正装置（１６）の指数関数生成器が、指数関数的に推移する信号成分を生成するための複数の設定可能な関数パラメータ（Ｐ１，Ｐ２，Ｐ３，Ｐ４）を含んでいる、請求項８に記載の位相同期ループ。
【請求項１０】
上記位相補正装置（１６）が、入力部（１６３，１６４）を介して、ループフィルター（１２）の出力部（１２２）および／または電圧制御発振器（１３）の出力部（１３２）と接続されており、ループフィルター（１２）の動作信号および／または電圧制御発振器（１３）の出力信号に応じて位相補正信号（ＰＫ）を出力するように設計されている、請求項１〜９のいずれか１項に記載の位相同期ループ。
【請求項１１】
位相同期ループ（１）の周波数制御可能な発振器の位相補正方法において、
電圧制御可能な発振器（１３）を位相同期ループに設ける工程と、
発振器（１３）の出力信号の位相偏流を低減する位相補正信号（ＰＫ）を生成する工程と、
生成した位相補正信号（ＰＫ）に応じて、周波数分周比（Ｎ）を設定する工程と、
周波数制御可能な発振器（１３）の出力信号の周波数を、設定した周波数分周比（Ｎ）で分割することによって導き出された周波数を有する信号を生成し、
分割した周波数を有する信号をフィードバックして基準信号と比較する工程と、
比較によって調整信号を生成して発振器（１３）に印加して、その出力周波数を設定する工程とを含む位相補正方法。
【請求項１２】
上記位相補正信号（ＰＫ）の生成工程が、
位相および周波数偏流の推移に相当する、指数関数的に推移する信号成分を有する信号を生成する工程を含む、請求項１１に記載の位相補正方法。
【請求項１３】
上記した周波数分周比を設定する工程が、
設定信号を生成するための回路（１５）を設ける工程と、
周波数分周比（Ｎ）の整数成分（Ｉ）を供給する工程と、
周波数分周比（Ｎ）の分数成分（Ｆ）を供給する工程と、
位相補正信号（ＰＫ）を供給する工程と、
整数成分（Ｉ），分数成分（Ｆ）および位相補正信号（ＰＫ）から周波数分周比（Ｎ）を設定するための信号を生成する工程とを含む、請求項１１または１２に記載の位相補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相同期ループ（Phasenregelkreis）に関する。さらに、本発明は、位相同期ループの周波数制御可能な発振器における、位相補正方法に関する。
【背景技術】
【０００２】
位相同期ループは、様々な装置で（特に通信ユニット（Kommunikationseinrichtungen））で、周波数の安定した出力信号を生成するために使用される。このため、位相同期ループは、周波数を制御でき、かつ、電圧制御された発振器を備えている。この発振器の出力信号端子は、多くの場合、周波数分割器と接続されている。周波数分割器は、出力信号を特定の分周比で分割し、分割した信号を位相検出器に入力する。位相検出器は、分割した信号の位相を基準信号の周波数と比較することによって、電圧制御発振器の出力周波数を調節するための調整信号を生成する。この調整信号は、ループフィルター（Schleifenfilter）を介して電圧制御発振器に入力される。この電圧制御発振器は、この調整信号を用いて、出力周波数を再調整し（nachfuehrt）、その偏差（Abweichung）を補償する。
【０００３】
位相同期ループから複数の様々な出力周波数を得るためには、分周比を調整できる周波数分割器を用いることが好ましい。このような周波数分割器を、多係数分割器（Multi-Modulus-Teilers）とも呼ぶ。多係数分割器の分周比を、動作信号（Stellsignal）を介して設定する。非特許文献１に、周波数分割器を有する位相同期ループが記載されている。この周波数分割器の分周比は、ＭＡＳＨ（多段ノイズ成形変調器；Multi-stage-noise-shaping modulator）変調器を介して設定される。ＭＡＳＨ変調器は、デルタ−シグマ（Δ−Σ）変調器の特別な実施形態であり、特に、周波数分割器の分周比を設定するための非常に精確な解像度を有する動作信号をつくるために適している。
【０００４】
従って、ＭＡＳＨ変調器を介して分周比を非常に迅速に設定できる周波数分割器を、位相同期ループに組み込むことが好ましい。
【０００５】
電圧制御発振器のフリーホイール周波数（Freilauffrequenz）および位相同期ループ（Phasenregelschleifen）のループ増幅（Schleifenverstaerkung）が、偏流（Drift）を有していることは避けられない。その原因は、電圧制御発振器の自己発熱（Eigenerwaermung）または制御ループ内部の基準電流または基準電圧の偏流である。この偏流（位相過渡ともいう）は、出力信号の位相角（Phasenlage）の低速変化（langsamen Aenderung）を引き起こす。位相と周波数とが積分関係にあるので、この時間に渡る位相偏流は、さらに、発振器の出力信号に位相オフセット（Frequenzversatz）を生成してしまう。
【０００６】
短期的な周波数エラー（Frequenzfehler）、および、位相過渡は、積算型の伝送特性（Uebertragungsverhalten）を有するループフィルターによってほぼ補正される。この点に関しては、積算型のループフィルターを有する位相同期ループは、II型の位相同期ループである。位相同期ループで、積算型のループフィルターの代わりに、非積算型の伝送特性を有するループフィルターを使用すると、短期的な周波数エラーまたは位相偏流がより顕著になる。
【０００７】
特に、位相角に情報を含ませる遠距離通信標準（Telekommunikationsstandards）の変調方法では、位相同期ループの位相偏流が位相変調に重なり合い、従って、実際の有効信号を不正なものにしてしまう（verfaelscht）。位相変調による変調方法の例としては、ＧＳＭ移動式無線標準で使用されているようなＦＳＫ（周波数シフトキーイング；Frequency Shift Keying）またはＰＳＫ（位相シフトキーイング；Phase Shift Keying）変調をあげられる。ＯＦＤＭ（直交周波数分割多重；Orthogonal Frequency Division Multiplexing）変調も、位相の変化に対して特に敏感である。
【０００８】
しかしながら、非積算型の伝送特性を有するループフィルターは、フラットグループ遅延時間（ebenen Gruppenlaufzeit）を有している。なお、この非積算型の伝送特性は、位相検出器の出力部と、電圧制御発振器の動作入力部（Stelleingang）との間に接続されているものである。その結果、少ない歪みで調整信号を伝送でき、また、有効信号を有する同期ループ（Regelkreises）の出力信号の周波数を直接変調できる。さらに、非積算型のループフィルターは、充電ポンプ（Ladungspumpe）内部の漏れ電流に対して感度が低く、さらに、電圧制御発振器に対して位相検出器が出力する信号とループフィルターが出力する動作信号との間で、高度の線形成を有している。従って、非積算型のループフィルターを使用することにより、特定の変調方法に対する伝送率をよりいっそう高くできる。
【０００９】
位相同期ループにある電圧制御発振器のこのような偏流の一例を、図５に示す。この場合、位相同期ループは、非積算型のループフィルター（Ｉ型の位相同期ループ）を有している。ｘ軸に沿って時間を表す。この場合の測定範囲は、６００μ秒である。ｙ軸に、基準位相に応じた位相を示す。測定時間での位相偏流の推移（Verlauf）は、指数関数的に明瞭に減少している。
【非特許文献１】「分数Ｎ周波数合成用のパイプライン化したノイズ形成符号化器（A Pipelined Noise Shaping Coder For Fractional-N Frequency Synthesis）」（IEEE Transactions on Instrumentation and Measurement，５０巻、５号、２００１年１０月、Muecahit Kozak他著）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、同期ループの出力信号の位相偏流を低減した位相同期ループを提供することである。さらに、本発明の目的は、位相同期ループの出力信号の位相補正方法を提供することである。
【課題を解決するための手段】
【００１１】
本目的は、本発明に関する請求項の本質的な構成（Gegenstaenden）によって達成される。
【００１２】
従って、本発明の実施形態の位相同期ループは、基準入力部と、フィードバック入力部と、制御出力部とを有する位相検出器を含んでいる。位相検出器は、基準入力部とフィードバック入力部とに印加される信号の位相比較に基づいて、制御信号を出力するように設計されている。位相検出器の制御出力部に、調整信号を生成して出力するための、ループフィルターが接続されている。さらに、位相同期ループは、ある周波数を有する出力信号を出力するための出力部を有する電圧制御発振器を含んでいる。電圧制御発振器は、さらに、ループフィルターの出力部と連結された調整入力部を含んでいる。電圧制御発振器の出力信号の周波数については、電圧制御発振器の調整入力部に入力される調整信号によって設定できる。位相同期ループのフィードバック経路には、設定可能な周波数分周比を有する周波数分割器回路が接続されている。周波数分割器回路の入力部は、電圧制御発振器の出力部と接続されており、周波数分割器回路の出力部は、位相検出器のフィードバック入力部と接続されている。周波数分割器回路は、電圧制御発振器の出力信号の周波数と設定された周波数分周比とから導き出される周波数を有する信号を出力するように設計されている。従って、周波数分割器回路は、入力部側に印加される信号を、設定入力部に印加される設定信号によって設定された周波数分周比で分割する。さらに、周波数分割器回路に対する周波数分周比を設定するための設定信号を生成して出力する、制御回路が備えられている。この場合、制御回路は、少なくとも第１入力部に印加される信号と、第２入力部に印加される位相補正信号とから、設定信号を生成するように設計されている。最後に、本発明の位相同期ループは、位相または周波数補正信号を制御回路の第２入力部へ出力するように設計された、位相補正装置を含んでいる。この場合、位相補正信号は、電圧制御発振器の出力信号の位相偏流の時間的な推移から導き出される。
【００１３】
従って、周波数分割器回路の周波数分周比は、制御回路および位相補正装置を用いて、以下のように設定される。すなわち、本発明の位相同期ループは、偏流によって引き起こされる、電圧制御発振器の出力信号の位相シフト（Phasenverschiebung）を補償するように、周波数分周比を設定する。この場合、本発明は、「電圧制御発振器の出力信号の位相の時間的な変化が、位相偏流に対応している」という発想に基づいている。この位相偏流を、制御回路にさらに導入された周波数補正信号によって補償する。このことを、周波数分周比に対する設定信号を生成するときに考慮する。
【００１４】
この場合、非積算型の特性を有するループフィルターとしてループフィルターを形成することが特に有効である。この場合、通常は任意の位相偏流をほぼ補正する積算型の特性（integrierende Verhalten）が欠けている。このため、この特性を、位相補正装置および周波数補正信号で補う。従って、非積算型の特性を有するループフィルターの利点を、位相同期ループを実施するために利用できる。このため、位相同期ループの電圧制御発振器の出力信号に関する位相偏流を甘受する必要はない。特に、このことにより、位相同期ループを直接変調するときに、データ率をより高められることが有利である。
【００１５】
本発明の一発展形態では、周波数分割器回路が、離散工程で設定可能な周波数分周比を有する多係数分割器として設計されている。従って、ＭＡＳＨ変調器を有するように制御回路を適切に設計することによって、多係数分割器の分周比を、様々な分割値の間で切り替えられる。一連の分割値を、制御回路によって適切に生成し、周波数分割器の分周比のためにより詳細な解像度を、時間的平均値（zeitlichen Mittel）に設定できるようにする。適切な制御回路を使用する結果、解像度がより精確になり、さらに、位相同期ループを直接デジタル変調できる。その結果、位相同期ループを、直接、ＧＭＳＫ，ＦＳＫまたはＰＳＫ変調器として使用できる。
【００１６】
本発明の発展形態では、位相補正装置が、指数関数的に推移する信号成分を有する周波数補正信号を生成するための、指数関数生成器（Exponentialfunktionsgenerator）を備えている。指数関数生成器は、「信号成分を生成するための、設定可能な複数の関数パラメータ」を有するように設計されていることが好ましい。その結果、指数関数的に推移する、適切な周波数補正信号を生成できる。この周波数補正信号は、指数関数的に減衰する位相偏流を補償する。位相偏流のより複雑な時間的な特性をシミュレートするため（nachzubilden）にも、複数のこのような生成器を、適切に連結できる。設定可能なパラメータにより、補正信号を、電圧制御発振器の位相偏流に最適に適合させられる。
【００１７】
本発明の他の発展形態では、位相補正装置が、入力部を介して、ループフィルターの出力部または電圧制御発振器の出力部と接続されている。位相補正装置は、「ループフィルターの調整信号または電圧制御発振器の出力信号に応じて、位相または周波数補正信号を生成する」ように設計されていることが好ましい。その結果、ループフィルターの調整信号または電圧制御発振器の出力信号を見積もることによって、位相または周波数補正信号の生成を、測定された位相偏流に対して適合するように制御できる。
【００１８】
位相同期ループにある電圧制御発振器の位相補正方法は、
電圧制御発振器を位相同期ループに設ける工程と、
電圧制御発振器の出力信号の時間的な位相偏流を補償する位相または周波数補正信号を生成する工程と、
生成した位相または周波数補正信号に応じて、位相同期ループのフィードバック経路の周波数分割器回路のための周波数分周比を設定する工程と、
電圧制御発振器の出力信号の周波数を、設定した周波数分周比で分割する工程と、
分割した周波数を有する信号をフィードバックし、フィードバックした信号を基準信号と比較する工程と、
比較によって調整信号を生成して電圧制御発振器に印加して、その出力周波数を設定する工程とを含んでいる。
【００１９】
位相補正信号に応じて周波数分周比を生成することにより、電圧制御発振器の出力信号を、異なる周波数分周比で分割する。位相検出器および比較によって生成された調整信号は、電圧制御発振器の出力周波数を、電圧制御発振器の位相偏流を結果的に補償できるように、変化させる。
【００２０】
位相補正信号を、指数関数的に推移する信号成分を有するように生成することは特に好ましい。なぜなら、電圧制御発振器の出力信号の位相偏流は、基本的に、指数関数的に推移するからである。周波数分周比については、整数の成分と、分数の成分と、位相または周波数補正信号とを導入することによって生成することが好ましい。
【発明を実施するための最良の形態】
【００２１】
以下に、図を参照しながら、実施形態に基づいて本発明を詳しく説明する。
図１は、位相偏流を補償する本発明の位相同期ループの実施例を示す図である。図２は、ＭＡＳＨ変調器の実施例を示す図である。図３は、位相補正装置の指数関数生成器の概略的なブロック図である。図４は、周波数補正信号のタイムチャート（Zeitdiagramm）である。図５は、位相同期ループの出力信号の位相偏流のタイムチャートである。
【００２２】
図１に、本発明の位相同期ループを示す。この位相同期ループは、ＧＳＭ移動式無線標準のための移動式通信装置の送信経路（見やすくするために図示していない）の一部である。本発明の位相同期ループは、周波数シフトキーイング方法（Frequenzumtastverfahren）を用いる変調を行うために設計されている。周波数シフトキーイング方法は、同じく、ＦＳＫ変調と呼ばれる。ＦＳＫ変調用に設計されている位相同期ループを使用することの利点は、バイナリ情報（binaere Informationen）を、非常に簡単に、位相同期ループの出力信号に直接変調できる点にある。
【００２３】
位相同期ループは、位相検出器１１と、ループフィルター１２と、電圧制御発振器１３とを含む順方向経路を備えている。位相検出器１１は、基準信号ｆｒｅｆを供給するための基準入力部１１１を備えている。第２入力部１１２は、位相検出器１１のフィードバック入力部を形成している。位相検出器１１は、入力部側に印加される２つの信号の周波数を比較するように設計されている。これらの周波数の異なる場合、位相検出器１１は、その差（Unterschied）に比例する制御信号ＳＴを生成する。位相検出器１１は、この制御信号ＳＴを、制御出力部１１３から出力する。位相検出器１１の制御出力部１１３は、ループフィルター１２の入力部１２１と接続されている。
【００２４】
ループフィルター１２は、非積算型の伝送特性を有するループフィルターとして形成されている。非積算型のループフィルター１２の出力部１２２は、本発明の位相同期ループの順方向経路にある電圧制御発振器１３の調整入力部１３１と接続されている。調整入力部１３１の調整信号に基づいて、電圧制御発振器１３は、その出力部１３２から、出力周波数ｆｏｕｔを有する出力信号を出力する。この出力信号は、本発明の位相同期ループの出力部９９からの出力信号となる。同時に、周波数ｆｏｕｔを有するこの出力信号は、周波数分割器回路１４の入力部１４１に供給される。周波数分割器回路１４は、多係数分割器として形成されている。周波数分割器回路１４は、入力部側に印加された信号の周波数ｆｏｕｔを、設定入力部１４３を介して設定された分周比Ｎで分割する。そして、分周比に基づいて分割された周波数ｆｏｕｔ／Ｎを有する信号を、フィードバック入力部１１２と接続されている出力部１４２から出力する。
【００２５】
周波数分割器回路１４の周波数分周比を設定するために、制御回路１５が備えられている。この制御回路１５は、ＭＡＳＨ変調器として形成されている。制御回路１５は、３つの入力部１５３・１５４・１５５を有している。入力部１５３には、周波数分割器回路に対する周波数分周比Ｉの整数の成分である信号が印加されている。入力部１５５には、デジタルデータワード（digitales Datenwort）が印加されている。このデジタルデータワードは、電圧制御発振器の出力信号の目的周波数ｆｏｕｔの分数の成分Ｆを特徴付けるものである。入力部１５４には、デジタル変調ワードＭが印加されている。このデジタル変調ワードＭは、周波数シフトキーイングのための位相同期ループの出力信号の変調に関連するものである。
【００２６】
周波数分周比の整数成分Ｉおよび分数成分Ｆから、制御回路は、分周比Ｎのための設定信号を生成し、分割器回路１４の出力部１５２へ供給する。デジタルデータワードＩまたはＦを変更することにより、位相同期ループの周波数ｆｏｕｔを有する出力信号を変化させられる。位相同期ループには、周波数分割器のために新しい分周比が供給される。位相同期ループを、１つの出力周波数に設定することが好ましい。入力部１５４に入力される、２つの値を取る可能性のある更なる変調ワードＤによって、分割器回路１４の分周比Ｎを変更し、位相同期ループの平均周波数ｆｏｕｔを有する出力信号を、２つの周波数の間でキーイング（調整）する（umgetastet）。このように、制御回路１５のＭＡＳＨ変調器により、位相同期ループ１を直接にＦＳＫ変調できる。
【００２７】
さらに、制御回路１５には、第４データ入力部１５１が設けられている。この第４データ入力部１５１には、位相補正ワードＰＫを供給できる。データ入力部に入力されるこの位相補正ワードは、時間に依存しており、周波数分周比に対する設定信号を生成する際に、制御回路１４によって考慮されるものである。
【００２８】
第４データ入力部１５１は、位相補正回路１６のデータ出力部１６２と接続されている。位相補正回路は、外部パラメータを供給するための入力部１６１と、入力部１６３・１６４とを含んでいる。入力部１６３は、ループフィルター１２のタップ（Abgriff）１２２と接続されており、入力部１６４は、位相同期ループ１の電圧制御発振器１３の出力部１３２と接続されている。
【００２９】
位相補正回路１６は、ループフィルター１２と電圧制御発振器１３との出力信号を連続的に評価する。そして、その結果から、入力部１６１に入力されるパラメータＰを使用して、時間的に変化する位相補正信号ＰＫを生成する。この補正信号の生成については、同期ループの出力信号の位相または周波数の偏流を補償できるように行う。このため、演算された位相補正信号を、出力部１６２から入力部１５１を介してＭＡＳＨ変調器１５に供給する。ＭＡＳＨ変調器１５は、演算された位相補正信号に基づいて、新しい周波数分周比を確定し、周波数分割器回路１４に供給する。分割器回路１４は、フィードバック信号を生成し、位相検出器１１のフィードバック入力部１１２に入力する。このフィードバック信号の周波数は、位相偏流の対象となっている信号の周波数と、新しい周波数分周比とから決定される。検出器１１とループフィルターとによって生成された調整信号は、電圧制御発振器を、位相または周波数エラーを補償できるように、再調整する（nachregelt）。
【００３０】
図２は、ＭＡＳＨ変調器１５の実施形態を、簡易化して示すブロック図である。この図では、同じ部材には同じ参照符号を付けている。
【００３１】
この構成では、変調器のデータ入力部１５３の整数の成分Ｉは、加算器２５２に直接供給される。別の加算器２５１は、設定する周波数分周比の分数の成分Ｆを、入力部１５４の変調ワードＭに加算する。さらに、位相／周波数補償ワードＰＫも、分数の成分Ｆに加える。加算器２５１の出力部は、第１累算器２５４のデータ入力部Ａと接続されている。この累算器２５４の出力部２６０からの出力、遅延回路（Verzoegerungsglied）２５６または積分器２５６を介して、累算器２５４の第２入力部Ｂにフィードバックされる。過剰出力部（Ueberlaufausgang）ＣＯの信号は、１ビット量子化された出力信号を表している。さらに、第１累算器２５４の出力部２６０は、第２累算器２５５の入力部Ａと接続されている。第２累算器２５５の出力部２６１からの出力は、同じく他の遅延回路２５７を介して、その入力部Ｂにフィードバックされている。
【００３２】
第１および第２累算器２５４・２５５の過剰出力部（Ueberlaufausgang）ＣＯは、合計器（Summenbildners）２５３の各入力部と接続されている。さらに、第２累算器２５５の過剰出力部ＣＯは、遅延回路２５８と接続されている。遅延回路２５８の出力部は、合計器２５３の第３入力部と接続されている。合計器２５３は、図示したように、その入力部に印加されている信号を合計し、それらを、加算器２５２の第２入力部へ供給する。加算器の出力部は、位相周波数補正ワードＰＫを出力するための出力部１５２に接続されている。
【００３３】
周波数を設定するために、整数の分割成分Ｉは、加算器２５２を介して、出力部１５２に直接供給される。一方、分数成分は重み付けされ、整数成分の時間平均値（zeitlichen Mittel）からの偏差を示す信号が生成される。このように、制御回路１５を２段階ＭＡＳＨ変調器として形成することで、周波数分割器回路の周波数分割段階を固定しておく場合よりも、解像度がかなり精確になる。
【００３４】
位相補正装置１６の位相周波数補正ワードＰＫについては、以下のように選択する必要がある。すなわち、ＭＡＳＨ変調器１５によって生成される新しい周波数分周比が、電圧制御発振器の位相偏流によって引き起こされる周波数オフセット（Frequnezversatz）を補正するように、選択する必要がある。この場合、電圧制御発振器の位相偏流は、多くの場合、時間的に指数的関数的に減衰する推移を有している。従って、位相周波数補償ワードＰＫ、および、各周波数分周比は、この推移に応じた、時間的な推移を有していることが好ましい。
【００３５】
図３に、規則Ａ（ｔ）＝Ｐ３・ｅｘｐ（Ｐ１・Ｐ３・ＣＬＫ／Ｐ２）に基づいた、自然指数関数的な信号推移を生成するための生成器のブロック図を示す。ここに概略的に簡易化した形状で示した指数関数生成器回路については、入力部１６１Ａ〜１６１ＤのパラメータＰ１，Ｐ２，Ｐ３およびＰ４によって、最適に設定できる。この構成では、パラメータＰ１は、「指数関数的に上昇または減少する関数を生成したほうがよいか否か」を示す。パラメータＰ２・Ｐ３は、指数を設定する。パラメータＰ３は、初期振幅（Anfangsamplitude）を示す。この構成では、クロック入力部１７１に入力されるクロック信号ＣＬＫの周期毎に、新しい位相または周波数補正ワードＰＫが生成され、新しい周波数分周比を設定するために使用される。このことにより、電圧制御発振器の位相偏流を最適に補償できる。
【００３６】
図４に、位相補正回路１６の出力信号の時間的な推移を示す。クロック信号ＣＬＫごとに、出力信号の値が、指数関数的に減少するように変化している。時間Ｔは、指数関数の時間定数である。この出力信号は、位相補正信号ＰＫとして、新しい周波数設定比率（Frequenzeinstellverhaeltnisses）を生成するための制御回路に供給される。位相同期ループの位相検出器の動作信号は、各クロック信号ＣＬＫの後の新しい周波数分周比によって、電圧制御発振器の位相偏流が結果的に補償されるように、変化する。
【００３７】
ここに示した位相同期ループの実施例は、上記の構成に限らない。ＭＡＳＨ変調器として形成されている制御回路の代りに、周波数分周比を設定するための、他の任意の制御回路を使用してもよい。また、ループフィルターまたは電圧制御発振器の出力信号を見積もることにより、全体的な順応性の高い順に、位相を補正してもよい。さらに、位相補正装置として、ここに示した指数関数生成器以外の他の回路を使用することもできる。しかしながら、位相または周波数補正信号については、位相同期ループの出力信号に含まれる位相偏流と同じように、時間的に推移することが好ましい。
【図面の簡単な説明】
【００３８】
【図１】位相偏流を補償する本発明の位相同期ループの実施例を示す図である。
【図２】ＭＡＳＨ変調器の実施例を示す図である。
【図３】位相補正装置の指数関数生成器の概略的なブロック図である。
【図４】周波数補正信号のタイムチャートである。
【図５】位相同期ループの出力信号の位相偏流を示すタイムチャートである。
【符号の説明】
【００３９】
１    位相同期ループ
１１    位相検出器
１２    積算されていないループフィルター
１３    電圧制御発振器
１４    周波数分割器回路
１５    制御回路
１６    位相補正装置
１１１    基準入力部
１１２    フィードバック入力部
１２１    制御入力部
１３１    調整入力部
１１３    制御出力部
１２２    調整出力部
１２３    ローパスフィルター
１３２，９９    信号出力部
１４３    設定入力部
１５２    設定出力部
１５１，１５３，１５４，１５５    周波数設定入力部
１６１    パラメータ入力部
１６３，１６４    補正入力部
２５４，２５５    累算器
２５６，２５７，２５８    遅延回路
２５１，２５２    加算器
２５３    合計器
ＳＴ    動作信号
Ｎ    周波数分周比
ｔ    時間
ｆｒｅｆ    基準周波数
ｆｏｕｔ    出力周波数
【図１】
2005287022.tif 000003
【図２】
2005287022.tif 000004
【図３】
2005287022.tif 000005
【図４】
2005287022.tif 000006
【図５】
2005287022.tif 000007