(57)【要約】【課題】  任意の平面形状を有する強誘電体層や圧電体層を有するデバイスを、より精度よく、しかも低コスト、短タクトタイムで形成できるようにした製造方法と、これによって得られる、強誘電体素子や圧電体素子等のデバイスを提供する。【解決手段】  基体１上に下部電極２を形成する工程と、下部電極２上に、強誘電体材料又は圧電体材料に対して高い親和性を有する第１の領域Ａ１と、第１の領域Ａ１に隣接して配置され、第１の領域Ａ１に比して強誘電体材料又は圧電体材料に対する親和性が低い第２の領域Ａ２とを形成する工程と、第１の領域Ａ１に強誘電体材料又は圧電体材料を供給することで、強誘電体層又は圧電体層７を形成する工程と、を含むデバイスの製造方法である。【選択図】        図１
2005327920.tif 000002
【特許請求の範囲】
【請求項１】
基体上に下部電極を形成する工程と、
前記下部電極上に、強誘電体材料又は圧電体材料に対して高い親和性を有する第１の領域と、前記第１の領域に隣接して配置され、該第１の領域に比して前記強誘電体材料又は圧電体材料に対する親和性が低い第２の領域とを形成する工程と、
前記第１の領域に前記強誘電体材料又は圧電体材料を供給することで、強誘電体層又は圧電体層を形成する工程と、を含むことを特徴とするデバイスの製造方法。
【請求項２】
前記下部電極を、白金、イリジウム、酸化イリジウム、ルテニウム酸ストロンチウムのいずれかによって形成することを特徴とする請求項１記載のデバイスの製造方法。
【請求項３】
前記第１の領域に、ミスト状の前記強誘電体材料又は圧電体材料を供給することにより、強誘電体層又は圧電体層を形成することを特徴とする請求項１又は２記載のデバイスの製造方法。
【請求項４】
前記第１の領域にＣＶＤ法を用いて前記強誘電体材料又は圧電体材料を供給することにより、強誘電体層又は圧電体層を形成することを特徴とする請求項１又は２記載のデバイスの製造方法。
【請求項５】
前記第１の領域と第２の領域の少なくとも一方に、表面修飾膜を形成することを特徴とする請求項１〜４のいずれか１項に記載のデバイスの製造方法。
【請求項６】
前記表面修飾膜として、自己組織化単分子膜を用いることを特徴とする請求項５記載のデバイスの製造方法。
【請求項７】
前記自己組織化単分子膜として、有機ケイ素化合物とチオール化合物の少なくとも一方を含むものを用いることを特徴とする請求項６に記載のデバイスの製造方法。
【請求項８】
前記第１の領域または前記第２の領域の形成工程では、前記下部電極上にマスク層を形成した後、前記下部電極及び前記マスク層の上に表面修飾膜を成膜し、その後、前記マスク層を除去することにより少なくとも一方の領域を形成することを特徴とする請求項５〜７のいずれか一項に記載のデバイスの製造方法。
【請求項９】
前記第１の領域または前記第２の領域の形成工程では、電子線、イオンビーム、及び光のうち少なくとも１種類を前記表面修飾膜に照射することにより、前記表面修飾膜の除去ないし表面特性の改質を行うことを特徴とする請求項５〜７のいずれか一項に記載のデバイスの製造方法。
【請求項１０】
前記第１の領域または前記第２の領域の形成工程では、所定の転写形状を有する転写型の転写面に前記表面修飾膜を成膜した後、該表面修飾膜を前記下部電極上に転写することにより、前記第１の領域と第２の領域とのうち少なくとも一方の領域を形成することを特徴とする請求項５〜７のいずれか一項に記載のデバイスの製造方法。
【請求項１１】
前記第１の領域または前記第２の領域の形成工程では、前記第１の領域を複数形成するとともに、それぞれの前記第１の領域の間に形成される前記第２の領域の幅を、隣接する前記第１の領域の幅と同じかこれより小さくすることを特徴とする請求項１〜１０のいずれか一項に記載のデバイスの製造方法。
【請求項１２】
前記第２の領域の幅を、前記ミストの径より大きくすることを特徴とする請求項３〜１１のいずれか一項に記載のデバイスの製造方法。
【請求項１３】
基体上に形成された下部電極と、
前記下部電極上に形成された、強誘電体材料又は圧電体材料に対して高い親和性を有する第１の領域と、
前記下部電極上の前記第１の領域に隣接して形成された、該第１の領域に比して前記強誘電体材料又は圧電体材料に対する親和性が低い第２の領域と、
前記第１の領域に形成された強誘電体層又は圧電体層とを備えることを特徴とするデバイス。
【請求項１４】
透明な基体上に形成された透明な下部電極と、
前記下部電極上に形成された、強誘電体材料に対して高い親和性を有する第１の領域と、
前記下部電極上の前記第１の領域に隣接して形成された、該第１の領域に比して前記強誘電体材料に対する親和性が低い第２の領域と、
前記第１の領域に形成された透明な強誘電体層と、
前記強誘電体層上に形成された透明な上部電極とを備えることを特徴とする電気光学素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、下部電極上に強誘電体層又は圧電体層を有した強誘電体素子または圧電体素子としてのデバイスの製造方法と、これによって得られるデバイス、電気光学素子に関する。
【背景技術】
【０００２】
下部電極と上部電極との間に、強誘電体層や圧電体層を挟持してなるデバイスとして、強誘電体素子や圧電体素子が知られている。
強誘電体素子としては、例えばキャパシタ部分に強誘電体層（強誘電体膜）を有し、その自発分極によりデータを保持する強誘電体メモリ（ＦｅＲＡＭ）が知られている。
また、圧電体素子としては、例えば液滴吐出式記録ヘッドに適用されるものなどが知られている。この圧電体素子は、圧電体層として膜厚が０．５μｍ〜２０μｍ程度のチタン酸ジルコン酸鉛（ＰＺＴ）等からなる薄膜を用いたもので、圧電体層が、例えば、スパッタ法、ゾルゲル法、レーザーアブレーション法、ＣＶＤ法等によって形成されたものである。
【０００３】
ところで、前記の液滴吐出式記録ヘッドに採用されるような圧電体素子を製造する場合、従来では、基板全面に形成した下部電極上に圧電体薄膜を成膜し、さらにその上に白金などの上部電極用の金属膜をスパッタ法などによって成膜し、その後、フォトリソグラフィ法により、前記金属膜及び圧電体薄膜の不要部分をエッチング除去し、上部電極及び圧電体層をそれぞれ形成することで行う。あるいは、スクリーン印刷などの印刷法により行うものとしている。（例えば、特許文献１参照。）
【特許文献１】特開平５−２８６１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、フォトリソグラフィ法では、材料の使用効率が悪く、工程が煩雑となるため、高コストとなりタクトタイムも大きくなるという課題がある。また、印刷法では、微細パターンの形成が困難であり、さらにパターンごとにマスクを作製しなくてはならないという課題がある。
【０００５】
このような課題を解決するべく、例えば自己組織化単分子膜などによる表面修飾膜を用いて、基板上に強誘電体素子や圧電体素子等のデバイスを作製することが考えられる。すなわち、例えば下部電極の形成材料や、強誘電体層（あるいは圧電体層）の形成材料に対して高い親和性を有する領域（親液パターン）と、低い親和性を有する領域（撥液パターン）とを形成し、これらを利用して前記形成材料を親液パターン上に選択的に配することにより、所定平面形状のデバイスを形成する方法である。
【０００６】
しかし、このように表面修飾膜を用いて基板上に撥液性パターンと親液パターンとを形成し、親液パターン上に強誘電体素子や圧電体素子を形成しようとした場合には、以下のような課題がある。
基板上に形成した前記の親液パターン上に下部電極を形成した後、続けてこの下部電極上に強誘電体層や圧電体層を形成しようとすると、基板上の撥液パターンと下部電極との間に、下部電極の厚み分の段差が形成されることから、前記撥液パターン上に落ちた形成材料が、このパターンに弾かれて親液パターン上、すなわち下部電極上に移動しようとしても、前記の段差によってその移動が阻まれてしまう。すると、形成材料が撥液パターン上に留まってしまうことにより、所定平面形状のデバイスが得られにくくなってしまう。
【０００７】
また、下部電極の形成を例えばプラズマＣＶＤ法などで形成した場合に、基板上に形成された撥液パターンや親液パターンがプラズマによってダメージを受け、撥液性あるいは親液性が劣化してしまうことがある。さらに、下部電極の形成時に、これを高温でアニール処理した場合にも、やはり撥液パターンや親液性パターンがダメージを受け、撥液性や親液性が劣化してしまうことがある。そして、例えば撥液パターンの撥液性が劣化してしまうと、この撥液パターン上に落ちた形成材料の、親液パターン上への移動がなされにくくなり、結果として、所定平面形状のデバイスが得られにくくなってしまう。
【０００８】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、任意の平面形状を有する強誘電体層や圧電体層を有するデバイスを、より精度よく、しかも低コスト、短タクトタイムで形成できるようにした製造方法と、これによって得られる、強誘電体素子や圧電体素子等のデバイス、さらに電気光学素子を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のデバイスの製造方法は、前記目的を達成するため、基体上に下部電極を形成する工程と、前記下部電極上に、強誘電体材料又は圧電体材料に対して高い親和性を有する第１の領域と、前記第１の領域に隣接して配置され、該第１の領域に比して前記強誘電体材料又は圧電体材料に対する親和性が低い第２の領域とを形成する工程と、前記第１の領域に前記強誘電体材料又は圧電体材料を供給することで、強誘電体層又は圧電体層を形成する工程と、を含むことを特徴としている。
【００１０】
このデバイスの製造方法によれば、液体状や気体状の強誘電体材料又は圧電体材料を用いて基体上の下部電極上に強誘電体層又は圧電体層を形成する場合などにおいて、その強誘電体材料又は圧電体材料を下部電極上に塗布、堆積する前に、この下部電極上に、前記強誘電体材料又は圧電体材料に対して相対的に高い親和性を有する第１の領域と、相対的に低い親和性を有する第２の領域とを形成しておく。ここで、相対的に低い親和性を有する第２の領域では下部電極に強誘電体材料又は圧電体材料が付着し難く、第１の領域では強誘電体材料又は圧電体材料が形成され易い。したがって、本発明によれば、下部電極上において所定平面形状の第１の領域を形成するとともに、係る第１の領域に隣接するように前記第２の領域を形成しておき、第１の領域内に強誘電体材料又は圧電体材料を充填することなどにより、強誘電体層又は圧電体層の形状（線幅、曲線形状、断面形状など）を容易にかつ高精度に制御することができる。
【００１１】
また、強誘電体材料又は圧電体材料を下部電極の全面に塗布などした場合であっても、相対的に低い親和性を有する第２の領域に塗布された強誘電体材料又は圧電体材料はその領域から弾き出される作用を受けるので、エッチングを行うことなく極めて簡便に高精度な所定平面形状の強誘電体層又は圧電体層を、高効率、低コストにて形成することが可能となる。
さらに、第１の領域、第２の領域を同一平面である下部電極上に形成するので、特に第２の領域に塗布された強誘電体材料又は圧電体材料の第１の領域側への移動が円滑となる。また、第１の領域、第２の領域は、当然、下部電極の形成後に形成されることになるので、下部電極形成によるダメージを受けることがなく、したがって各領域はその特性が十分に発揮されるようになる。
【００１２】
また、前記デバイスの製造方法においては、前記下部電極を、白金、イリジウム、酸化イリジウム、ルテニウム酸ストロンチウムのいずれかによって形成するのが好ましい。
このようにすれば、これの上に形成する強誘電体層又は圧電体層の配向性が良好になり、強誘電体層又は圧電体層の特性がより良好になる。
【００１３】
また、前記デバイスの製造方法においては、前記第１の領域に、ミスト状の前記強誘電体材料又は圧電体材料を供給することにより、強誘電体層又は圧電体層を形成するようにしてもよい。
このようにすれば、下部電極上に供給される強誘電体材料又は圧電体材料がサブミクロンオーダーの液滴であるミストとして供給されるので、前記第１の領域に形成する強誘電体層又は圧電体層の平面形状が微細なものであっても、極めて高精度、かつ容易に形成することが可能になる。
【００１４】
また、前記デバイスの製造方法においては、前記第１の領域にＣＶＤ法を用いて前記強誘電体材料又は圧電体材料を供給することにより、強誘電体層又は圧電体層を形成するようにしてもよい。
このようにすれば、強誘電体層又は圧電体層の平面形状が特に微小である場合にも、これを前記第１の領域に極めて高精度に選択的に形成することが可能となる。
【００１５】
また、前記デバイスの製造方法においては、前記第１の領域と第２の領域の少なくとも一方に、表面修飾膜を形成するのが好ましい。
このようにすれば、極めて容易に下部電極表面の特性を制御することが可能になり、低コストで所定平面形状の強誘電体層又は圧電体層を形成することが可能になる。
【００１６】
なお、このデバイスの製造方法においては、前記表面修飾膜として、自己組織化単分子膜を用いるのが好ましい。
このように、自己組織化単分子膜を用いて前記第１の領域又は第２の領域を形成すれば、第１の領域及び第２の領域の形状を極めて高精度に制御することが可能となり、また、かかる領域の親和性の程度を極めて高精度に制御することが可能となる。ここで、自己組織化単分子膜（ＳＡＭｓ：Self-Assembled Monolayers）は、固体表面へ分子を固定する方法であって高配向・高密度な分子層が形成可能な方法である自己組織化（ＳＡ：Self-Assembly）法によって作製される膜である。自己組織化法は、オングストロームオーダで分子の環境及び幾何学的配置を操作できる。
また、自己組織化単分子膜は、有機分子の固定化技術の有力な一手段となり作製法の簡便さと分子と基板間に存在する化学結合のために膜の熱的安定性も高く、オングストロームオーダの分子素子作製のための重要技術である。また、自己組織化単分子膜は、基本的に自己集合プロセスであり、自発的に微細パターンを形成することができる。したがって、自己組織化単分子膜は、超微小電子回路で用いられるような、すなわち既存のリソグラフィー法が使えないような、緻密で高度なパターン形成を簡便に形成することができる。
したがって、このような自己組織化単分子膜を表面修飾膜として用いることにより、極めて微細な平面形状の強誘電体層又は圧電体層を簡便にかつ高精度に形成することが可能になる。
【００１７】
また、前記自己組織化単分子膜としては、有機ケイ素化合物とチオール化合物の少なくとも一方を含むものを用いるのが好ましい。
このようにすれば、有機ケイ素化合物（シランカップリング剤）又はチオール化合物を使用して、前記第１の領域又は第２の領域を形成する自己組織化単分子膜をつくることができる。チオール化合物とは、メルカプト基（−ＳＨ）を持つ有機化合物（Ｒ１−ＳＨ）の総称である。シランカップリング剤とは、Ｒ２ｎＳｉＸ４−ｎで表される化合物である。特に、Ｒ１又はＲ２がＣｎＦ２ｎ＋１ＣｍＨ２ｍであるようなフッ素原子を有する化合物は、他材料との親和性が小さいので前記第２の領域を形成する自己組織化単分子膜の材料として好適である。また、メルカプト基又は−ＣＯＯＨを有する化合物は、他材料との親和性が高く、前記第１の領域を形成する自己組織化単分子膜の材料として好適である。
【００１８】
また、前記デバイスの製造方法においては、前記第１の領域または前記第２の領域の形成工程では、前記下部電極上にマスク層を形成した後、前記下部電極及び前記マスク層の上に表面修飾膜を成膜し、その後、前記マスク層を除去することにより少なくとも一方の領域を形成するようにしてもよい。
この場合に、前記マスク層については、フォトリソグラフィ法によって形成するのが好ましい。このようにすれば、一般的な半導体製造装置を用いて簡便かつ高精度に前記第１の領域及び第２の領域を形成することができる。すなわち、下部電極上にレジストを形成し、露光、現像処理することで、前記マスク層を容易に形成できる。また、下部電極上に選択配置されるマスク層は、インクジェットノズルなどから液体材料を滴下する液滴吐出法により形成することもできる。
【００１９】
また、前記デバイスの製造方法においては、前記第１の領域または前記第２の領域の形成工程では、電子線、イオンビーム、及び光のうち少なくとも１種類を前記表面修飾膜に照射することにより、前記表面修飾膜の除去ないし表面特性の改質を行うようにしてもよい。
電子線、イオンビーム及び光は、極めて微小なスポットにでき、簡易にかつ高精度に位置制御することができるので、圧電体パターンの線幅などの形状を簡易にかつ高精度に制御することができる。したがって、前記の改質を行うことにより、極めて微細な平面形状の強誘電体層又は圧電体層を簡易に製造することができる。
【００２０】
また、前記デバイスの製造方法においては、前記第１の領域または前記第２の領域の形成工程では、所定の転写形状を有する転写型の転写面に前記表面修飾膜を成膜した後、該表面修飾膜を前記下部電極上に転写することにより、前記第１の領域と第２の領域とのうち少なくとも一方の領域を形成するようにしてもよい。
このようにすれば、転写型の転写面に形成した表面修飾膜を基体表面に転写するので、例えば１つの転写型を繰り返し使用して同一パターンの表面修飾膜を基体上に複数形成することができ、表面修飾膜を簡便、かつ効率よく形成することができる。
【００２１】
また、前記デバイスの製造方法においては、前記第１の領域または前記第２の領域の形成工程では、前記第１の領域を複数形成するとともに、それぞれの前記第１の領域の間に形成される前記第２の領域の幅を、隣接する前記第１の領域の幅と同じかこれより小さくするのが好ましい。
このようにすれば、例えば前記第２の領域の上に配された強誘電体材料又は圧電体材料が、第１の領域と第２の領域との親和性の差によって第１の領域側に容易に移動するようになる。
【００２２】
また、前記デバイスの製造方法においては、前記第２の領域の幅を、前記ミストの径より大きくするのが好ましい。
このようにすれば、前記ミストの粒子が第２の領域をまたいでこれの両側に位置する第１の領域にまで接してしまうことにより、結果としてミストが第２の領域上に残ってしまうといったことが防止される。
【００２３】
本発明のデバイスは、基体上に形成された下部電極と、前記下部電極上に形成された、強誘電体材料又は圧電体材料に対して高い親和性を有する第１の領域と、前記下部電極上の前記第１の領域に隣接して形成された、該第１の領域に比して前記強誘電体材料又は圧電体材料に対する親和性が低い第２の領域と、前記第１の領域に形成された強誘電体層又は圧電体層とを備えることを特徴としている。
このデバイスによれば、前述したように強誘電体層又は圧電体層の形状が容易にかつ高精度に制御されたものとなるとともに、これが高効率、低コストにて形成されたものとなる。
なお、このようなデバイスとしては、下部電極上に強誘電体層が形成されることにより、強誘電体メモリ等の強誘電体素子となる。
また、下部電極上に圧電体層が形成されることにより、例えば液滴吐出式記録ヘッドに適用されるような圧電体素子となる。
本発明の電気光学素子は、透明な基体上に形成された透明な下部電極と、前記下部電極上に形成された、強誘電体材料に対して高い親和性を有する第１の領域と、前記下部電極上の前記第１の領域に隣接して形成された、該第１の領域に比して前記強誘電体材料に対する親和性が低い第２の領域と、前記第１の領域に形成された透明な強誘電体層と、前記強誘電体層上に形成された透明な上部電極とを備えることを特徴としている。
この電気光学素子によれば、前述したように強誘電体層の形状が容易にかつ高精度に制御されたものとなるとともに、これが高効率、低コストにて形成されたものとなる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を詳しく説明する。
まず、本発明のデバイスの製造方法を、特に下部電極上に圧電体層を形成する、圧電体素子の製造方法に適用した場合の一実施形態について説明する。
（圧電体素子の製造方法）
図１（ａ）に示すように、まず、基板（基体）１を用意する。この基板（基体）１としては、例えば単結晶シリコンが好適に用いられるが、このようなシリコン以外にも、ガラスやセラミックなど任意のものを用いることができる。また、係る基板１の表面に、半導体膜、金属膜、誘電体膜等が設けられたものであってもよい。
【００２５】
次に、この基板１上の全面に、プラズマＣＶＤ法やスパッタ法等によって下部電極材料を成膜し、必要に応じてこれをアニール処理することにより、下部電極２を形成する。この下部電極２は、後述する圧電体層に電圧を印加するための一方の電極となるものであり、例えばＰｔ（白金）やＩｒ（イリジウム）、ＩｒＯｘ（酸化イリジウム）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ３）等からなるものである。
【００２６】
次いで、この下部電極２上に所定平面形状の圧電体層、すなわち圧電体パターンを形成するが、本発明ではこれに先立ち、まず、圧電体パターンを形成する下部電極２の表面特性に、圧電体パターンを形成するための圧電体材料に対する選択性を付与する工程を行う。ここで、下部電極２の表面特性に選択性を付与するとは、下部電極２の表面に前記圧電体材料に対する濡れ性等の異なる複数の領域を形成することである。具体的には、前記圧電体材料に対する親和性を有する第１の領域と、この第１の領域よりも前記圧電体材料に対する親和性の小さい第２の領域とを形成する。
そして、後続の工程で、これらの領域の親和性（表面特性）の差を利用し、各領域間での材料の堆積速度や下部電極２との密着性における選択性により、前記第１の領域に選択的に圧電体材料のパターンを形成する。その後、必要に応じて所定の処理を行うことにより、前記圧電体材料から圧電体層、すなわち所定平面形状を有する圧電体パターンを得る。
【００２７】
本発明に係る圧電体パターンの形成方法としては、圧電体材料に対する親和性において異なる第１の領域と第２の領域の形態の別に応じて、以下の第１〜第３の製造方法を適用できる。
＜第１の形成方法＞
この形成方法では、図１（ｂ）に示すように下部電極２の表面に部分的に自己組織化単分子膜（表面修飾膜）３ａを形成する。これにより、圧電体材料に対する親和性において、下部電極２表面より小さい親和性を有する低親和性領域（第２の領域）Ａ２が形成され、この自己組織化単分子膜３ａの形成領域以外の下部電極２の表面、すなわち低親和性領域に隣接する領域が、前記圧電体材料に対して相対的に高い親和性を有する高親和性領域（第１の領域）Ａ１となる。
【００２８】
自己組織化単分子膜の形成方法としては、例えば、次のようにして行う。まず、下部電極２の表面に金などを真空蒸着等させる。続いて、下部電極２の表面を洗浄する。次いで、チオール類の数μ〜数十μｍｏｌ／ｌエタノール溶液に、所定時間侵漬し、自己組織化単分子膜を作成する。その後、エタノール、純水の順に金表面を洗浄する。必要であれば、金表面を窒素雰囲気化で乾燥させる。以上で自己組織化単分子膜が形成される。この自己組織化単分子膜の形成方法は、以降で述べる各種方法にも用いることができる。
【００２９】
そして、下部電極２の表面における低親和性領域Ａ２となる部分全体上に、下部電極２表面より圧電体材料に対する親和性の小さい自己組織化単分子膜３ａをパターン形成することで、所望パターンの低親和性領域Ａ２を形成する。自己組織化単分子膜３ａは、後続の工程で基板上に供給される圧電体材料の基板への付着を防止し得るものとする。
【００３０】
自己組織化単分子膜３ａは、下部電極２の構成元素と反応可能な結合性官能基と、それ以外の直鎖分子とからなり、この直鎖分子の相互作用により極めて高い配向性を有する化合物を形成した膜である。この膜は、単分子を配向させていることから膜厚を極めて薄くすることができ、しかも分子レベルで均一な膜となる。このような構造により、膜表面には同じ分子が配列されることとなり、下部電極２の表面に均一かつ優れた選択性を付与することが可能になる。
【００３１】
このような特性を備えた自己組織化単分子膜３ａは、例えばシランカップリング剤（有機珪素化合物）やチオール化合物を用いて形成することができる。チオール化合物とは、メルカプト基（−ＳＨ）を持つ有機化合物（Ｒ１−ＳＨ）の総称をいう。シランカップリング剤とは、Ｒ２ｎＳｉＸ４−ｎで表される化合物である。特に、Ｒ１又はＲ２がＣｎＦ２ｎ＋１ＣｍＨ２ｍであるようなフッ素原子を有する化合物は、他材料との親和性が小さく、低親和性領域を形成する材料として好適である。
【００３２】
次に、図１（ｃ）に示すように、下部電極２の表面における自己組織化単分子膜３ａからなる低親和性領域Ａ２以外の部分（すなわち高親和性領域Ａ１）に圧電体材料を配置することで圧電体層７を形成する。
圧電体層７の具体的組成としては、特に限定されるものではないが、ジルコニウム酸チタン酸鉛（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３：ＰＺＴ）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ）ＴｉＯ３）、ジルコニウム酸鉛ランタン（（Ｐｂ，Ｌａ）ＺｒＯ３：ＰＬＺＴ）、マグネシウムニオブ酸チタン酸鉛（Ｐｂ（Ｍｇ、Ｎｂ）ＴｉＯ３：ＰＭＮ−ＰＴ）、マグネシウムニオブ酸ジルコン酸チタン酸鉛（Ｐｂ（Ｍｇ、Ｎｂ）(Ｚｒ、Ｔｉ)Ｏ３：ＰＭＮ−ＰＺＴ）、亜鉛ニオブ酸チタン酸鉛（Ｐｂ（Ｚｎ、Ｎｂ）ＴｉＯ３：ＰＺＮ−ＰＴ）、スカンジウムニオブ酸チタン酸鉛（Ｐｂ（Ｓｃ、Ｎｂ）ＴｉＯ３：ＰＳＮ−ＰＴ）、ニッケルニオブ酸チタン酸鉛（Ｐｂ（Ｎｉ、Ｎｂ）ＴｉＯ３：ＰＮＮ−ＰＴ）、（Ｂａ１−ｘＳｒｘ）ＴｉＯ３（０≦ｘ≦０．３）、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＫＮｂＯ３のうちいずれかであることが好ましい。例えば、マグネシウムニオブ酸ジルコニウム酸チタン酸鉛であれば、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）０．１Ｚｒ０．５０４Ｔｉ０．３９６Ｏ３という組成が好適である。
【００３３】
この下部電極２表面への圧電体材料の供給には、ＰＶＤ法やＣＶＤ法等の気相法、あるいはゾルゲル法等の液相法のいずれも用いることができ、本実施形態では、液相法を用いた場合について以下に説明する。
なお、気相法を用いる場合、圧電体層７を構成する材料の気体やプラズマを下部電極２上に供給し、堆積させることにより、高親和性領域Ａ１に選択的に圧電体層７を形成することができる。
【００３４】
液相法を用いる本実施形態の製造方法では、圧電体層７の構成物質を含む材料の溶液を下部電極２上に供給することにより、高親和性領域Ａ１上に選択的に圧電体材料（溶液）を付着させ、圧電体層７を形成する。例えば、ＰＺＴ（ジルコニウム酸チタン酸鉛；Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）からなる圧電体層７を形成する場合、ＰＺＴを酢酸系溶媒に溶かした溶液を用いることができ、この酢酸系溶媒は以下の方法で作製することができる。
【００３５】
［酢酸系溶媒の製造方法］
まず、酢酸鉛・三水和物（Ｐｂ（ＣＨ３ＣＯＯ）２・３Ｈ２Ｏ）、ジルコニウムアセチルアセトナート（Ｚｒ（ＣＨ３ＣＯＣＨＣＯＣＨ３）４）および酢酸マグネシウム・三水和物（Ｍｇ（ＣＨ３ＣＯＯ）２・３Ｈ２Ｏ）を、酢酸を溶媒として攪拌する。初期は室温で攪拌し、次いで１００℃程度の雰囲気下で１０分から２０分間程度攪拌し、室温下で冷却する。次いでチタニウムテトライソプロポキシド（Ｔｉ（Ｏ−ｉ−Ｃ３Ｈ７）４）およびペンタエトキシニオブ（Ｎｂ（ＯＣ２Ｈ５）５）を加えて攪拌する。さらにブトキシエタノール（Ｃ４Ｈ９ＯＣ２Ｈ４ＯＨ）を加えて室温下で５分間程度攪拌する。３％塩酸アルコールを加えて室温下で５分間程度攪拌する。さらにアセチルアセトン（ＣＨ３ＣＯＣＨ２ＣＯＣＨ３）を加えて室温にて６０分間程度攪拌する。最後に、ポリエチレングリコール（ＨＯ（Ｃ２Ｈ４）ｎＨ）を加えて室温下で５分間程度攪拌する。以上の工程によって酢酸系溶媒が完成する。但し、溶媒等はこれに限るものではない。
【００３６】
そして、例えば前記酢酸系溶媒を下部電極２表面に供給する。すると、下部電極２上に塗布された酢酸系溶媒は、自己組織化単分子膜３ａ上からは弾き出される作用（力）を受け、低親和性領域Ａ２以外の部分に集められる、又は低親和性領域Ａ２以外の部分から外に出ることを抑制される作用（力）を受ける。したがって、下部電極２の表面全体に酢酸系溶媒（圧電体材料）を塗布しても、また、低親和性領域Ａ２以外の部分に酢酸系溶媒を塗布しても、その溶媒は低親和性領域Ａ２以外の部分全体（高親和性領域Ａ１）上に正確に充填されることとなる。
【００３７】
前記酢酸系溶媒の下部電極２への供給方法としては、液滴吐出法やスピンコート法、ディップ法等のように液体を直接下部電極２上に塗布する方法や、圧電体材料の溶液をミストにして供給する方法が適用でき、特にミストにして供給することで、微細な圧電体層７（圧電体パターン）を極めて高精度に作製することができる。溶液をミストで供給するには、例えば、液体を噴射して壁に衝突させ、飛散したミストをキャリアガスで搬送するインジェクション法や、超音波により飛散させたミストを搬送する方法が適用できる。
【００３８】
下部電極２上に酢酸系溶媒（圧電体材料の溶液）を付着させたならば、一定温度（例えば１８０℃）で一定時間（例えば１０分間程度）乾燥する。この乾燥工程により溶媒であるブトキシエタノールが蒸発する。乾燥後、さらに大気中で所定の高温（例えば４００℃）で一定時間脱脂する。脱脂により金属に配位している有機配位子が熱分解され、金属が酸化されて金属酸化物となる。この付着→乾燥→脱脂の各工程を所定回数、例えば８回繰り返して８層のセラミックス層を積層する。これらの乾燥や脱脂により溶液中の金属アルコキシドが加水分解、重縮合され、金属−酸素−金属のネットワークが形成される。
【００３９】
前記付着→乾燥→脱脂の工程を繰り返し行う場合において、所定数積層後に圧電体層７の結晶化を促進し、圧電特性を高めるための熱処理を行うこともできる。例えば、８層積層の圧電体層７を形成する場合に、４層積層後に酸素雰囲気下で、６００℃×５分間、及び７２５℃×１分間の高速熱処理（ＲＴＡ）を行う。さらに、８層積層後に、酸素雰囲気下で、６５０℃×５分間、及び９００℃×１分間のＲＴＡを行う。このような熱処理を行うことで、圧電体層７中に含まれるアモルファス相を結晶化することができる。
【００４０】
以上の工程により、下部電極２上に選択的に圧電体層７が形成された圧電体パターンを得ることができる。なお、この圧電体層７による圧電体パターンについては、ＣＶＤ法を用いて圧電体材料を堆積させることにより、形成するようにしてもよい。
その後、図１（ｄ）に示すように圧電体層７上に、スパッタ法等によって上部電極８を形成し、本発明のデバイスとしての圧電体素子９を得る。この上部電極８は、前記圧電体層７に電圧を印加するための他方の電極となるもので、前記下部電極２と同様の材料、例えばＰｔ（白金）やＩｒ（イリジウム）、ＩｒＯｘ（酸化イリジウム）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ３）等によって形成することができる。
【００４１】
本実施形態の製造方法によれば、エッチング工程を行うことなく下部電極２上に所定平面形状の圧電体層７を形成することができ、極めて簡便に高精度な圧電体パターンを形成することができる。特に、サブミクロンオーダーの微小液滴であるミストにて圧電体材料の供給を行えば、微細パターンを極めて高精度に、かつ低コストで形成することが可能である。
また、高親和性領域（第１の領域）Ａ１、低親和性領域（第２の領域）Ａ２を同一平面である下部電極２上に形成するので、特に低親和性領域Ａ２に塗布された圧電体材料の高親和性領域Ａ１側への移動が円滑となる。また、高親和性領域Ａ１、低親和性領域Ａ２は、下部電極２の形成後に形成されるので、下部電極２形成によるダメージを受けることがなく、したがって各領域はその特性が十分に発揮されるようになる。
【００４２】
＜第２の形成方法＞
図２は、本発明に係る圧電体パターンの形成方法としての、第２の形成方法を示す模式断面図である。なお、この第２の形成方法では、基板１上に下部電極２を形成する工程は図１（ａ）に示した場合と同一とし、この工程を省略して説明する。
まず、図２（ａ）に示すように、下部電極２の表面に、親液性の自己組織化単分子膜（表面修飾膜）３ｂからなる高親和性領域Ａ１を形成する。この高親和性領域Ａ１は、下部電極２における圧電体層７の形成領域と同一領域にすることが好ましい。自己組織化単分子膜３ｂの形成方法については、第１の形成方法にて述べた方法が適用できる。
【００４３】
圧電体材料に対して高い親和性を有する自己組織化単分子膜３ｂは、シランカップリング剤（有機ケイ素化合物）又はチオール化合物を用いて形成することができる。チオール化合物はメルカプト基（−ＳＨ）を持つ有機化合物（Ｒ１−ＳＨ）である。そして、メルカプト基又は−ＣＯＯＨを有する化合物は、他材料との親和性が高く、高親和性領域Ａ１を形成する自己組織化単分子膜３ｂの材料として好適である。
【００４４】
次いで、図２（ｂ）に示すように、下部電極２の表面における自己組織化単分子膜３ｂからなる高親和性領域Ａ１に圧電体層７を形成する。この圧電体層７の形成方法については、先の第１の形成方法と同様とすることができる。液相法を用いる場合には前記酢酸系溶媒が好適に使用できる。
下部電極２上に圧電体材料を供給すると、圧電体材料は自己組織化単分子膜３ｂに引きつけられ、自己組織化単分子膜３ｂ以外の部分からは弾き出される作用を受ける。したがって、下部電極２の表面全体に圧電体材料を供給しても、また、高親和性領域Ａ１に圧電体材料を塗布しても、その圧電体材料は高親和性領域Ａ１全体に正確に充填されることとなる。そして、必要に応じて下部電極２上に付着した圧電体材料に所定の処理を施すことで、下部電極２上に選択的に圧電体層７を形成することができる。
その後、前述したように圧電体層７上に上部電極（図示せず）を形成することにより、本発明のデバイスとしての圧電体素子（図示せず）を得る。
【００４５】
このように、本実施形態の製造方法によっても、エッチング工程を行うことなく下部電極２上に所定平面形状の圧電体層７を形成することができ、極めて簡便に高精度な圧電体パターンを形成することができる。
また、特に低親和性領域Ａ２に塗布された圧電体材料の高親和性領域Ａ１側への移動が円滑となる。さらに、高親和性領域Ａ１、低親和性領域Ａ２は、下部電極２の形成後に形成されるので、下部電極２形成によるダメージを受けることがなく、したがって各領域はその特性が十分に発揮されるようになる。
【００４６】
＜第３の形成方法＞
図３は、本発明に係る圧電体パターンの形成方法としての、第３の形成方法を示す模式断面図である。なお、この第３の形成方法においても、基板１上に下部電極２を形成する工程は図１（ａ）に示した場合と同一とし、この工程を省略して説明する。
まず、図３（ａ）に示すように、下部電極２の表面に、圧電体材料に対して親和性の小さい自己組織化単分子膜３ａからなる低親和性領域Ａ２と、この自己組織化単分子膜３ａより圧電体材料に対する親和性が大きい自己組織化単分子膜３ｂからなる高親和性領域Ａ１とを形成する。ここで、例えば、高親和性領域Ａ１は下部電極２における圧電体層７の形成領域と同一の領域とし、低親和性領域Ａ２は圧電体層７の形成領域を囲む領域、すなわち高親和性領域Ａ１に隣接する領域とする。
【００４７】
また、下部電極２における低親和性領域Ａ２の形成は、高親和性領域Ａ１の形成より前に行うことが好ましい。例えば、先に高親和性領域Ａ１（すなわち自己組織化単分子膜３ｂ）を形成し、その後に低親和性領域Ａ１（自己組織化単分子膜３ａ）を形成する場合、低親和性領域Ａ２を形成するときに高親和性領域Ａ１に、低親和性領域Ａ２の構成材料などが侵入し易くなり、精密な領域パターンが形成しにくくなる。一方、先に低親和性領域Ａ２を形成した場合は、低親和性領域Ａ２には高親和性領域Ａ１の構成材料なども侵入しにくいので、より簡便にかつ高精度に所望パターンの低親和性領域Ａ２及び高親和性領域Ａ１を形成することができる。
【００４８】
次いで、図３（ｂ）に示すように、下部電極２の表面における自己組織化単分子膜３ｂからなる高親和性領域Ａ１に圧電体層７を形成する。この圧電体層７の形成方法については、先の第１の形成方法と同様とすることができる。液相法を用いる場合には前記酢酸系溶媒が好適に使用できる。
下部電極２の表面に圧電体材料を供給すると、圧電体材料は自己組織化単分子膜３ｂには引きつけられ、自己組織化単分子膜３ａからは弾き出される作用を受ける。したがって、下部電極２の表面全体に圧電体材料を供給しても、また、高親和性領域Ａ１に圧電体材料を塗布しても、その圧電体材料は高親和性領域Ａ１全体に正確に充填されることとなる。そして、必要に応じて下部電極２上に付着した圧電体材料に所定の処理を施すことで、下部電極２上に選択的に圧電体層７を形成することができる。
その後、前述したように圧電体層７上に上部電極（図示せず）を形成することにより、本発明のデバイスとしての圧電体素子（図示せず）を得る。
【００４９】
このように、本実施形態の製造方法によっても、エッチング工程を行うことなく下部電極２上に所定平面形状の圧電体層７を形成することができ、極めて簡便に高精度な圧電体パターンを形成することができる。
また、特に低親和性領域Ａ２に塗布された圧電体材料の高親和性領域Ａ１側への移動が円滑となる。さらに、高親和性領域Ａ１、低親和性領域Ａ２は、下部電極２の形成後に形成されるので、下部電極２形成によるダメージを受けることがなく、したがって各領域はその特性が十分に発揮されるようになる。
【００５０】
以上の第１〜第３の形成方法では、高親和性領域Ａ１及び低親和性領域Ａ２を下部電極２上に形成するに際して、所定の表面特性を与える自己組織化単分子膜３ａ、３ｂを用いた場合について説明したが、本発明に係る圧電体層の形成工程では、下部電極２上に選択的に圧電体材料を配置し得る方法であれば、他の方法によって前記両領域Ａ１，Ａ２を形成してもよい。例えば、酸素プラズマ処理により、下部電極２表面と圧電体材料との親和性を高める処理を行った後、下部電極２上の所定領域にフッ素系化合物を選択的に形成すれば、このフッ素系化合物の形成領域を低親和性領域Ａ２とすることができ、残る領域を高親和性領域Ａ１とすることができる。
あるいは、プラズマ処理により下部電極２上にフッ素系化合物を形成することで下部電極２と圧電体材料との親和性を小さくした後、係るフッ素系化合物に対して部分的に紫外線を照射することで、下部電極２上の所望の領域に高親和性領域Ａ１を形成し、残る領域を低親和性領域Ａ２とすることもできる。
【００５１】
（表面修飾膜の形成方法）
次に、前記製造方法における、圧電体層（圧電体パターン）１０の形成方法において、下部電極２上に表面修飾膜として設けられる自己組織化単分子膜の形成方法について、図４ないし図６を参照して説明する。
【００５２】
＜第１の自己組織化単分子膜形成方法＞
図４は、本発明の実施形態に係る第１の自己組織化単分子膜形成方法を示す模式断面図である。まず、図４（ａ）に示すように、下部電極２の表面にマスク材となるレジスト４のパターンを形成する。このレジスト４のパターンは、露光装置などでレジストをパターンニングするリソグラフィ方式、又はインクジェットノズルなどから液状材料を基板の所望部位に吐出する液滴吐出方式などによって形成することができる。また、レジスト４のパターンは、図１に示す自己組織化単分子膜３ａ（第２の領域）又は、図２に示す自己組織化単分子膜３ｂ（第１の領域）に相当するパターン、すなわち圧電体層７の形成領域又はそれ以外の領域に相当するパターンとする。
【００５３】
次いで、図４（ｂ）に示すように、レジスト４が形成された下部電極２の表面全体に、自己組織化単分子膜３を成膜する。この自己組織化単分子膜３を形成するに際して、圧電体材料に対する親和性が下部電極２より低い材料を用いることで、前記自己組織化単分子膜３ａを形成でき、圧電体材料に対する親和性が下部電極２より高い材料を用いることで、前記自己組織化単分子膜３ｂを形成することができる。
【００５４】
前記自己組織化単分子膜３は、ＣＶＤ法等の気相成長法によって形成しても良いし、スピンコート法やディップ法等の液相を用いた方法によって形成することもできる。液相を用いる場合には、液体又は溶媒に溶解させた物質を使用する。例えば、液相を用いてチオール化合物からなる自己組織化単分子膜３を形成するには、前記チオール化合物を、ジクロロメタン、トリクロロメタン等の有機溶剤に溶かして０．１〜１０ｍＭ程度の溶液としたものを用いることができる。
【００５５】
その後、図４（ｃ）に示すように、下部電極２上からレジスト４を剥離する。このレジスト４の剥離により、レジスト４上の成膜されていた自己組織化単分子膜３も下部電極２上から剥離される。これにより、下部電極２の表面において所望パターンの第１の領域又は第２の領域となる自己組織化単分子膜３（３ａ、３ｂ）を形成することができる。
【００５６】
＜第２の自己組織化単分子膜形成方法＞
図５は、本発明の実施形態に係る第２の自己組織化単分子膜形成方法を示す模式断面図である。まず、図５（ａ）に示すように、下部電極２の表面に全体的に自己組織化単分子膜３を成膜する。なお、下部電極２の表面における一部領域にのみ自己組織化単分子膜３を成膜するものとしてもよい。ここで、圧電体材料に対する親和性が下部電極２より低い材料を用いることで前記自己組織化単分子膜３ａ（第２の領域）を形成でき、圧電体材料に対する親和性が下部電極２より高い材料を用いることで、前記自己組織化単分子膜３ｂ（第１の領域）を形成することができる。
【００５７】
その後、図５（ｂ）に示すように、電子線・イオンビーム又は光５を用いて、不要な部分の自己組織化単分子膜３を直接的に除去する。ここで、不要な部分とは、例えば自己組織化単分子膜３が、圧電体材料に対して、下部電極２より低い親和性を有するときは圧電体形成領域の部分であり、下部電極２より高い親和性を有するときは圧電体形成領域以外の部分である。これにより、下部電極２の表面において所望パターンの第１の領域又は第２の領域となる自己組織化単分子膜３を形成することができる。
【００５８】
第２の自己組織化単分子膜形成方法において、光を用いて自己組織化単分子膜３を部分的に除去する場合、その光の波長は２５０ｎｍ以下であることが好ましい。波長２５０ｎｍ以下の光は、高エネルギーをもつので、自己組織化単分子膜３の種類にかかわらず、その自己組織化単分子膜３を除去することができるからである。
【００５９】
第２の自己組織化単分子膜形成方法において、電子線、イオンビーム又は光によって自己組織化単分子膜３を除去する代わりに、電子線、イオンビーム又は光によって自己組織化単分子膜３の表面特性を改質することとしてもよい。これにより、自己組織化単分子膜３の圧電体材料に対する親和性を簡易にかつ高精度に制御することができる。
【００６０】
また、例えば下部電極２の上面全体に自己組織化単分子膜３を成膜し、その後、その自己組織化単分子膜３における所望領域に電子線、イオンビーム又は光を照射することで、簡便にかつ高精度に所望パターンの高親和性領域Ａ１及び低親和性領域Ａ２を形成することができる。
【００６１】
＜第３の自己組織化単分子膜形成方法＞
図６は、本発明の実施形態に係る第３の自己組織化単分子膜形成方法を示す模式断面図である。まず、図６（ａ）に示すように、所望のスタンプ（転写型）６を作成する。このスタンプ６は、シリコーンゴム又はポリジメチルシロキサン（ＰＤＭＳ）などで形成することができる。このスタンプ６における凸部の形状は、前記高親和性領域Ａ１又は低親和性領域Ａ２の形状と同一とする。
【００６２】
また、スタンプ６における凸部は、基材をエッチングして形成してもよい。あるいは、基材をエッチングして凸部の反転形状を有する原盤を形成し、この原盤の形状をシリコーンゴムや樹脂などに転写することで凸部を形成してもよい。また、例えば、スタンプ６として、マイクロコンタクトプリンティング（μＣＰ）用のスタンプを使用してもよい。その場合、ポリジメチルシロキサン（ＰＤＭＳ）などでスタンプ６を形成してもよい。
【００６３】
次いで、図６（ｂ）に示すように、スタンプ６上に自己組織化単分子膜３を成膜する。
ここで、自己組織化単分子膜３は、形成する高親和性領域Ａ１、低親和性領域Ａ２の別に応じて異なる材料を選択する。例えば、ポリジメチルシロキサン（ＰＤＭＳ）などで形成されたスタンプ６を、自己組織化単分子膜を構成する物質を溶媒に溶かしてなる溶液に一旦漬け、その後、スタンプ６に付着した溶液を乾燥させることなどで、自己組織化単分子膜３をスタンプ６上に成膜する。
【００６４】
その後、図６（ｃ）に示すように、スタンプ６を下部電極２の所望部位に押し付けて、マイクロコンタクトプリンティング（μＣＰ）を行い、下部電極２上に自己組織化単分子膜３を転写する。マイクロコンタクトプリンティングは、凸版印刷の一種である。
【００６５】
そして、図６（ｄ）に示すように、スタンプ６を下部電極２上から除去することで下部電極２上の所望部位に自己組織化単分子膜３からなる領域（高親和性領域Ａ１又は低親和性領域Ａ２）が形成される。その後、スタンプ６は再利用することができ、前記図６（ａ）から図６（ｄ）に示す工程を１つのスタンプ６で繰り返し行うことができる。
【００６６】
この自己組織化単分子膜の形成方法では、スタンプ６の表面と自己組織化単分子膜３との密着性が、下部電極２における低親和性領域Ａ２又は高親和性領域Ａ１が形成される部分と自己組織化単分子膜３との密着性よりも弱くなるように、スタンプ６、自己組織化単分子膜３及び下部電極２表面それぞれの材質を選定することが好ましい。これにより、前記転写を良好に実行することが可能となる。
【００６７】
また、この自己組織化単分子膜の形成方法では、スタンプ６の表面と自己組織化単分子膜３との密着性が、下部電極２における低親和性領域Ａ２又は高親和性領域Ａ１が形成される部分と自己組織化単分子膜３との密着性よりも弱くなるように、スタンプ６、自己組織化単分子膜３又は下部電極２（基板１）の温度制御をすることが好ましい。これにより、前記転写処理を良好に制御することが可能となる。
【００６８】
また、この自己組織化単分子膜の形成方法では、図６（ｃ）に示すように、スタンプ６を下部電極２表面に押し付けて自己組織化単分子膜３を下部電極２に接着させた後に、アブレーションさせて自己組織化単分子膜３をスタンプ６から剥離することが好ましい。
【００６９】
具体的には、例えば、スタンプ６を透明な部材で構成する。そして、スタンプ６の裏面から紫外線域のレーザ（例えばエキシマレーザ）のビームを照射することで、スタンプ６とその上の自己組織化単分子膜３との間にレーザ・アブレーションを発生させる。レーザ・アブレーションとは、紫外線の範囲のビームを照射して、固体と膜との界面で、ビームの光吸収エネルギーによりガスなどを発生させ、その固体と膜とを分離する技術である。これにより、スタンプ６から自己組織化単分子膜３を良好に剥離することができる。
【００７０】
また、本発明において、圧電体層７からなる圧電体パターンについては、例えば図７（ａ）に示すように露出している下部電極２が格子状となり、圧電体層７が正方形状となるようなパターンとしたり、図７（ｂ）に示すように縞状とするパターンにするのが好ましい。このようなパターンに形成する場合、前記実施形態では、下部電極２を基板１の全面にベタで形成し、これの上に選択的に圧電体層７を形成していることから、下部電極２が露出している領域に低親和性領域（第２の領域）Ａ２が形成され、圧電体層７が形成されている領域に高親和性領域（第１の領域）Ａ１が形成されたこととなる。
【００７１】
ここで、このように圧電体層７を圧電体パターンとして形成する場合に、高親和性領域（第１の領域）Ａ１及び低親和性領域（第２の領域）Ａ２の大きさについては、例えば図７（ａ）に示すように格子状にパターニングする場合、低親和性領域（第２の領域）Ａ２の幅ｄ１を、隣接する高親和性領域（第１の領域）Ａ１の幅ｄ２と同じかこれより小さくするのが好ましい。
同様に、図７（ｂ）に示すように縞状にパターニングする場合でも、低親和性領域（第２の領域）Ａ２の幅ｄ１を、隣接する高親和性領域（第１の領域）Ａ１の幅ｄ２と同じかこれより小さくするのが好ましい。
【００７２】
このようにすれば、例えば前記低親和性領域（第２の領域）Ａ２上に配された圧電体材料が、高親和性領域（第１の領域）Ａ１と低親和性領域（第２の領域）Ａ２との親和性の差により、高親和性領域（第１の領域）Ａ１側に容易に移動するようになり、したがってこの高親和性領域（第１の領域）Ａ１上に圧電体材料を高精度で選択的に配することができる。
また、いずれのパターンにおいても、低親和性領域（第２の領域）Ａ２の幅ｄ１を、隣接する高親和性領域（第１の領域）Ａ１の幅ｄ２の１／２以下にするのがより好ましい。このようにすれば、低親和性領域（第２の領域）Ａ２が狭くなることで、ここに配された圧電体材料がより容易に高親和性領域（第１の領域）Ａ１側に移動するようになり、したがって形成する圧電体層７のパターンをより高精度に形成することができる。
なお、本実施形態では、図７（ａ）において、高親和性領域（第１の領域）Ａ１の幅ｄ２を４μｍ、低親和性領域（第２の領域）Ａ２の幅ｄ１を２μｍとした。
【００７３】
また、特に圧電体層７の形成を、圧電体材料のミストを供給することで行う場合には、低親和性領域（第２の領域）Ａ２の幅ｄ１を、前記ミストの径、例えば０．２μｍより大きくするのが好ましい。
このようにすれば、図８（ａ）に示すように供給したミストの粒子Ｍが、低親和性領域（第２の領域）Ａ２をまたいでこれの両側に位置する高親和性領域（第１の領域）Ａ１にまで接してしまい、これによってミストＭが低親和性領域（第２の領域）Ａ２上に残ってしまうといったことを防止することができる。すなわち、図８（ｂ）に示すように低親和性領域（第２の領域）Ａ２の幅ｄ１を、ミストの粒子Ｍの径ｄ３より大きくすれば、ミストの粒子Ｍは、下部電極２上に配された際、低親和性領域（第２の領域）Ａ２の両隣りに位置する高親和性領域（第１の領域）Ａ１のうちの、一方のみに接するか、あるいはこれらに接することなく、低親和性領域（第２の領域）Ａ２内に位置した状態に配される。したがって、このミストＭは、接する側の高親和性領域（第１の領域）Ａ１か、あるいは近い側の高親和性領域（第１の領域）Ａ１に移動し、その上に配されるようになる。よって、ミストＭが低親和性領域（第２の領域）Ａ２上に残ってしまうことにより、得られる圧電体層７のパターン精度が低下してしまうのを防止することができる。
【００７４】
なお、前記実施形態では、下部電極２を基板１の全面にベタで形成するようにしたが、この下部電極２についてもパターニングし、複数の下部電極パターンを形成するようにしてもよい。例えば、図９に示すようにストライプ状（縞状）に下部電極パターン２ａを複数形成し、上部電極８として、下部電極パターン２ａと直交する上部電極パターン８ａを複数形成し、これらの交点部分に、強誘電体層又は圧電体層７ａを形成するようにしてもよい。その場合、前記下部電極２ａ上において、強誘電体層又は圧電体層７ａの形成領域を、予め前記した高親和性領域（第１の領域）Ａ１としておき、強誘電体層又は圧電体層７ａの非形成領域を、低親和性領域（第２の領域）Ａ２としておく。このようにすることにより、例えば電極間に強誘電体層を形成した場合に、パッシブマトリクス駆動の強誘電体素子群を形成することができる。
【００７５】
次に、前記の圧電体素子の製造方法によって得られた圧電体素子（デバイス）の応用例を説明する。
（液滴吐出ヘッド）
図１０に、前記圧電体素子の応用例としてのインクジェット式記録ヘッド（液滴吐出ヘッド）の分解斜視図を示す。また、図１１に、前記インクジェット式記録ヘッドの要部断面図を示す。
図１０に示すように、インクジェット式記録ヘッド５０１は、ノズル板５１０、圧力室基板５２０、振動板５３０および筐体５２５を備えて構成されている。
【００７６】
圧力室基板５２０は、キャビティ５２１、側壁５２２、リザーバ５２３および供給口５２４を備えている。キャビティ５２１は、圧力室であってシリコン等の基板をエッチングすることにより形成されるものである。側壁５２２は、キャビティ５２１間を仕切るよう構成され、リザーバ５２３は、各キャビティ５２１にインク充填時にインクを供給可能な共通の流路として構成されている。供給口５２４は、各キャビティ５２１にインクを導入可能に構成されている。
【００７７】
図１１に示すように、振動板５３０は、圧力室基板５２０の一方の面に貼り合わせ可能に構成されている。振動板５３０には本発明の圧電体素子５４０が設けられている。圧電体素子５４０は、ペロブスカイト構造を持つ圧電体層を有したもので、この圧電体層を振動板５３０上に所定の形状で形成したものである。ノズル板５１０は、圧力室基板５２０に複数設けられたキャビティ（圧力室）５２１の各々に対応する位置にそのノズル穴５１１が配置されるよう、圧力室基板５２０に貼り合わせられている。ノズル板５１０を貼り合わせた圧力室基板５２０は、さらに、図１２に示すように、筐体５２５に填められて、インクジェット式記録ヘッド５０１を構成している。
【００７８】
図１２に、圧電体素子５４０の層構造を説明する断面図を示す。
図１２に示すように、振動板５３０は、絶縁膜５３１および下部電極５３２を積層して構成されたものであり、圧電体素子５４０は、前記下部電極５３２上に圧電体層５４１および上部電極５４２を積層して構成されたものである。すなわち、下部電極５３２、圧電体層５４１および上部電極５４２により、本発明の圧電体素子が構成されているのである。
【００７９】
絶縁膜５３１は、導電性のない材料、例えばシリコン基板を熱酸化等して形成された二酸化珪素により構成され、圧電体層の体積変化により変形し、キャビティ５２１の内部の圧力を瞬間的に高めることが可能に構成されている。下部電極５３２は、圧電体層に電圧を印加するための上部電極５４２と対になる電極であり、導電性を有する材料、例えば、白金（Ｐｔ）等によって形成されている。
【００８０】
圧電体層５４１は、圧電体材料によって形成されている。圧電体材料としては、ジルコニウム酸チタン酸鉛（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３：ＰＺＴ）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ）ＴｉＯ３）、ジルコニウム酸鉛ランタン（（Ｐｂ，Ｌａ）ＺｒＯ３：ＰＬＺＴ）、マグネシウムニオブ酸チタン酸鉛（Ｐｂ（Ｍｇ、Ｎｂ）ＴｉＯ３：ＰＭＮ−ＰＴ）、マグネシウムニオブ酸ジルコン酸チタン酸鉛（Ｐｂ（Ｍｇ、Ｎｂ）(Ｚｒ、Ｔｉ)Ｏ３：ＰＭＮ−ＰＺＴ）、亜鉛ニオブ酸チタン酸鉛（Ｐｂ（Ｚｎ、Ｎｂ）ＴｉＯ３：ＰＺＮ−ＰＴ）、スカンジウムニオブ酸チタン酸鉛（Ｐｂ（Ｓｃ、Ｎｂ）ＴｉＯ３：ＰＳＮ−ＰＴ）、ニッケルニオブ酸チタン酸鉛（Ｐｂ（Ｎｉ、Ｎｂ）ＴｉＯ３：ＰＮＮ−ＰＴ）、（Ｂａ１−ｘＳｒｘ）ＴｉＯ３（０≦ｘ≦０．３）、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＫＮｂＯ３のうちいずれかであることが好ましい。例えば、マグネシウムニオブ酸ジルコニウム酸チタン酸鉛であれば、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）０．１Ｚｒ０．５０４Ｔｉ０．３９６Ｏ３という組成が好適である。
【００８１】
なお、圧電体層５４１はあまりに厚くすると、層全体の厚みが厚くなり、高い駆動電圧が必要となり、あまりに薄くすると、膜厚を均一にできず各圧電体素子の特性がばらついたり、製造工数が多くなり、妥当なコストで製造できなくなったりする。したがって、圧電体層５４１の厚みは５００ｎｍ〜２０００ｎｍ程度が好ましい。
上部電極５４２は、圧電体層５４１に電圧を印加するための一方の電極となり、導電性を有する材料、例えば膜厚０．１μｍの白金等で構成されている。
【００８２】
前記構成のインクジェット式記録ヘッドでは、圧電体素子５４０…として、先の実施形態の製造方法により得られる圧電体層（圧電体パターン）を具備するものが用いられている。したがって、簡便な製造工程により基板上に配列された圧電体素子５４０…を作製することができ、インクジェット式記録ヘッドを低コストにて提供することができる。また、圧電体パターンの形成に際してエッチングを要しないので、作製される圧電体素子にエッチングのダメージが生じることが無く、優れた圧電特性を有する圧電体素子を備えたインクジェット式記録ヘッドを提供することができる。
【００８３】
前記実施形態では、本発明のデバイスの製造方法を、特に下部電極上に圧電体層を形成する、圧電体素子の製造方法に適用した場合について説明したが、本発明のデバイスの製造方法は、圧電体層に代えて強誘電体層を形成するようにしてもよい。
以下、本発明のデバイスの製造方法を、特に下部電極上に強誘電体層を形成する、強誘電体素子の製造方法に適用した場合の一実施形態について説明する。
【００８４】
（強誘電体素子の製造方法）
図１３、図１４は、本発明を強誘電体メモリ素子の製造方法に適用した場合の一実施形態を説明するための図である。ここで、強誘電体メモリ素子は、不揮発性半導体記憶装置である。情報の記憶の最小単位はメモリセルであり、例えば一つのトランジスタと一つのキャパシタ部分とが組み合わされて、メモリセルが構成されている。そして、このような複数のメモリセルが並べられることにより、メモリアレイが構成される。この場合に複数のメモリセルは、規則正しく、複数行複数列で並べることができる。
【００８５】
＜トランジスタ形成工程＞
図１３（ａ）に示すように、半導体ウエハなどからなる基板１０に、強誘電体メモリ素子の制御を行うトランジスタ１２を形成する。この基板１０に、必要に応じてトランジスタのような機能デバイスを設けた構造物が本発明における基体となる。トランジスタ１２は、公知の構成を適用すればよく、薄膜トランジスタ（ＴＦＴ）であってもよい。ＭＯＳＦＥＴであれば、トランジスタ１２は、ドレイン又はソース１４、１６と、ゲート電極１８とを含む。ゲート電極１８は、ワード線４４（図１５参照）に接続されている。ドレイン又はソースの一方１４に接続される電極２０は、ビット線４２（図１５参照）に接続される。ドレイン又はソースの他方１６に接続される電極（プラグ）２２は、強誘電体メモリ素子のキャパシタ部分の下部電極３２（図１３（ｂ）参照）に接続される。なお、各メモリセルは、ＬＯＣＯＳ(Local Oxidation of Silicon) １７で分離され、トランジスタ１２上にはＳｉＯ２等からなる眉間絶縁膜１９が形成されている。
【００８６】
＜キャパシタ部分の形成工程＞
次に、キャパシタ部分の形成を行う。
（下部電極形成工程）
まず、図１３（ｂ）に示すように、強誘電体メモリ素子のキャパシタ部分の下部電極３２を、所定位置に形成する。この下部電極３２の形成方法としては、例えば気相法による成膜方法が採用可能である。気相法としては、ＣＶＤ、特にＭＯＣＶＤ (Metal Organic Chemical Vapor Deposition)を適用することが好ましい。この下部電極３２を構成する材料としては、前記圧電体素子の場合と同様に、Ｐｔ（白金）やＩｒ（イリジウム）、ＩｒＯｘ（酸化イリジウム）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ３）等が好適とされる。
【００８７】
このようにして下部電極３２を形成したら、前記圧電体素子の製造方法と同様に、この下部電極３２上に所定平面形状の強誘電体層、すなわち強誘電体パターンを形成するが、これに先立ち、まず、強誘電体パターンを形成する下部電極３２の表面特性に、強誘電体パターンを形成するための強誘電体材料に対する選択性を付与する工程を行う。ここで、下部電極３２の表面特性に選択性を付与するとは、下部電極２の表面に強誘電体材料に対する濡れ性等の異なる複数の領域を形成することである。具体的には、前記強誘電体材料に対する親和性を有する第１の領域と、この第１の領域よりも前記圧電体材料に対する親和性の小さい第２の領域とを形成する。
そして、後続の工程で、これらの領域の親和性（表面特性）の差を利用し、各領域間での材料の堆積速度や下部電極３２との密着性における選択性により、前記第１の領域に選択的に強誘電体材料のパターンを形成する。その後、必要に応じて所定の処理を行うことにより、前記強誘電体材料から強誘電体層、すなわち所定平面形状を有する強誘電体パターンを得る。
【００８８】
本発明に係る強誘電体パターンの形成方法としては、強誘電体材料に対する親和性において異なる第１の領域と第２の領域の形態の別に応じて、前記圧電体素子の製造方法において説明した、第１〜第３の形成方法を適用することができる。
また、これらの形成方法において、下部電極２上に表面修飾膜として設けられる自己組織化単分子膜の形成方法については、図４ないし図６によって説明した、各方法を採用することができる。
なお、前記第１〜第３の形成方法について、また、自己組織化単分子膜の形成方法については、本実施形態ではその説明を省略する。
【００８９】
（強誘電体層形成工程）
次に、図１４（ａ）に示すように、下部電極３２上の所定位置、すなわち高親和性領域Ａ１に強誘電体材料を選択的に配置することで、強誘電体層３４を形成する。この強誘電体層の形成材料としては、強誘電性を示してキャパシタ絶縁膜として使用できれば、その組成は任意のものを適用することができる。例えば、ＰＺＴ系圧電材料の他、ニオブや酸化ニッケル、酸化マグネシウム等の金属酸化物を添加したもの等が適用できる。具体的には、チタン酸鉛（ＰｂＴｉＯ３）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ジルコン酸鉛（ＰｂＺｒＯ３）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ）ＴｉＯ３）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）又はマグネシウムニオブ酸ジルコニウムチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）（Ｍｇ，Ｎｂ）Ｏ３）等を使用することができる。あるいは、Ｓｒ、Ｂｉ、Ｔａを構成元素として有するＳＢＴを用いることもできる。
【００９０】
前記強誘電体層３４の形成材料としては、下部電極３２上に例えば表面修飾膜からなる高親和性領域（第１の領域）Ａ１、低親和性領域（第２の領域）Ａ２を形成し、表面特性の選択性を形成した場合に、例えばＰＺＴでは、ＰｂについてはＰｂ（Ｃ２Ｈ５）４、（Ｃ２Ｈ５）３ＰｂＯＣＨ２Ｃ（ＣＨ３）３、Ｐｂ（Ｃ１１Ｈ１９Ｏ２）２等を、Ｚｒについては、Ｚｒ（ｎ−ＯＣ４Ｈ９）４、Ｚｒ（ｔ−ＯＣ４Ｈ９）４、Ｚｒ（Ｃ１１Ｈ１９Ｏ２）４等を、ＴｉについてはＴｉ（ｉ−Ｃ３Ｈ７）４等をそれぞれ形成材料として用いることができる。
下部電極３２表面への強誘電体材料の供給には、ＰＶＤ法やＣＶＤ法等の気相法、あるいはゾルゲル法等の液相法の、いずれも用いることができる。
【００９１】
なお、この強誘電体層３４を強誘電体パターンとして形成する場合に、高親和性領域（第１の領域）Ａ１及び低親和性領域（第２の領域）Ａ２の大きさについては、前記圧電体素子の製造方法の場合と同様に、低親和性領域（第２の領域）Ａ２の幅ｄ１を、隣接する高親和性領域（第１の領域）Ａ１の幅ｄ２と同じかこれより小さくするのが好ましく、特に、低親和性領域（第２の領域）Ａ２の幅ｄ１を、隣接する高親和性領域（第１の領域）Ａ１の幅ｄ２の１／２以下にするのがより好ましい。
また、特に強誘電体層３４の形成を、強誘電体材料のミストを供給することで行う場合には、低親和性領域（第２の領域）Ａ２の幅ｄ１を、前記ミストの径より大きくするのが好ましい。
【００９２】
（上部電極形成工程）
次いで、図１４（ｂ）に示すように、強誘電体謨３４上にＭＯＣＶＤ法等のＣＶＤ法やスパッタ法などによって上部電極３６を形成し、本発明のデバイスとしての強誘電体素子（強誘電体メモリ素子）を得る。この上部電極３４についても、前記下部電極３２と同様の材料、例えばＰｔ（白金）やＩｒ（イリジウム）、ＩｒＯｘ（酸化イリジウム）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ３）等によって形成することができる。
【００９３】
なお、本発明では、必要に応じて、下部電極３２上の表面修飾膜を除去してもよい。この工程は、気相法による成膜工程が完了してから行う。例えば、表面修飾膜の形成工程で説明した方法で、表面修飾膜を除去することができる。表面修飾膜を除去するときに、その上に付着した物質も除去することが好ましい。例えば、表面修飾膜上に、強誘電体層３４や上部電極３６の材料が付着したときに、これらを除去してもよい。
また、下部電極３２の側面に強誘電体層３４が形成されていたり、下部電極３２及び強誘電体層３４の少なくとも一方の側面に上部電極３６が形成されている場合には、これらを除去することが好ましい。除去工程では、例えば、ドライエッチングを適用することができる。
【００９４】
（強誘電体メモリ素子の構造）
以上の工程により、強誘電体メモリ素子を製造することができる。本実施の形態によれば、通常のマスクを介したエッチングを行うことなく、下部電極３２、強誘電体層３４及び上部電極３６を形成することができる。
この強誘電体メモリ素子は、下部電極３２と、下部電極３２上の所定位置に形成された強誘電体層３４と、強誘電体層３４上に形成された上部電極３６と、を有して構成されたものである。
【００９５】
図１５に、本発明の方法を適用してなる強誘電体メモリ素子を示す。この強誘電体メモリ素子のセル構造は、２Ｔ・２Ｃ(２トランジスタ・２キャパシタ）型である。
トランジスタ１２は、領域４０に形成されている。ドレイン又はソースの一方１４（図１４（ｂ）参照）に接続された電極２０は、図１５に示すビット線４２に接続されている。ゲート電極１８（図１４（ｂ）参照）は、図１５に示すワード線４４に接続されている。ドレイン又はソースの他方１６（図１４（ｂ）参照）に接続された電極２２は、図１５に示すドライブ線４６に接続されている。電極２２の上に、下部電極３２を介して強誘電体層３４が形成されている。
【００９６】
図１６は、本実施の形態に係る強誘電体メモリ素子の回路を示す図である。同図を参照して、強誘電体メモリ素子の作用を説明する。
強誘電体メモリ素子にデータを書き込む場合は、アドレス端子５１からアドレス信号が供給され、チップセレクト端子５２からは選択信号が供給され、書込制御端子５３から書込制御信号が供給される。複数（２つ）のビット線４２の一方をオンにし、他方のビット線４２をオフにした状態で、ワード線デコーダ及びドライパ５０は指定されたワード線４４をオンにする。ドライプ線デコーダ及びドライパ６０は、指定されたドライプ線４６に正のパルスを印加する。すると、強誘電体キャパシタには強誘電体層３４のヒステリシス特性による残留分極が残るため、電源を切っても情報は保持される。
【００９７】
強誘電体メモリ素子からデータを読み出す場合は、ビット線４２をフローティング状態とした後、ワード線４４をオンしてメモリセルを選択する。次に、ドライプ線４６に正電圧を印加し、強誘電体キャパシタの分極反転による変位電流をセンスアンブ７０で増幅する。センス・タイミング制御部８０は、センスタイミングを制御し、データをデータＩ／Ｏ９０に供給する。データＩ／Ｏ９０はＣＰＵや他のメモリ素子等の各種デバイス９２に接続されており、データのやり取りを制御する。
【００９８】
このような強誘電体メモリ素子（デバイス）の製造方法にあっては、エッチング工程を行うことなく下部電極２上に所定平面形状の強誘電体層３４を形成することができ、極めて簡便に高精度な強誘電体パターンを形成することができる。特に、サブミクロンオーダーの微小液滴であるミストにて強誘電体材料の供給を行えば、微細パターンを極めて高精度に、かつ低コストで形成することが可能である。
また、高親和性領域（第１の領域）Ａ１、低親和性領域（第２の領域）Ａ２を同一平面である下部電極２上に形成するので、特に低親和性領域Ａ２に塗布された圧電体材料の高親和性領域Ａ１側への移動が円滑となる。また、高親和性領域Ａ１、低親和性領域Ａ２は、下部電極２の形成後に形成されるので、下部電極２形成によるダメージを受けることがなく、したがって各領域はその特性が十分に発揮されるようになる。
【００９９】
なお、本発明に係る圧電体層を備えたデバイスとして、圧電体層を挟んで下部電極と上部電極を備える構成を説明したが、センサ等に用いられる場合は上部電極がなくとも良い。
また、前記実施形態では、本発明に係る圧電体層を備えたデバイスとして液滴吐出ヘッドを、また、本発明に係る強誘電体層を備えたデバイスとして強誘電体メモリ素子について説明したが、本発明に係る圧電体層や強誘電体層の適用範囲はこれらに限定されず、例えば、透明電極でＰＺＴなどからなる強誘電体層を挟んで構成され、電圧を印加することで透過光の光屈折率を変化させるスイッチング素子などに用いられる電気光学素子や、圧電素子、強誘電素子、圧電アクチュエータ、薄膜コンデンサ、周波数フィルタ、光学導波管、光学記憶装置、空間光変調器等のデバイスにも好適に用いることができる。
【図面の簡単な説明】
【０１００】
【図１】（ａ）〜（ｄ）は圧電体パターンの第１形成方法を示す模式断面図。
【図２】（ａ）、（ｂ）は同、第２形成方法を示す模式断面図。
【図３】（ａ）、（ｂ）は同、第３形成方法を示す模式断面図。
【図４】（ａ）〜（ｃ）は自己組織化単分子膜の第１形成方法を示す模式断面図。
【図５】（ａ）、（ｂ）は同、第２形成方法を示す模式断面図。
【図６】（ａ）〜（ｄ）は同、第３形成方法を示す模式断面図。
【図７】（ａ）、（ｂ）は圧電体パターンの形状を説明するための要部平面図。
【図８】（ａ）、（ｂ）はミストの粒子径と第２の領域の幅との関係説明図。
【図９】下部電極がパターニングされている例を示す平面図。
【図１０】インクジェット式記録ヘッドの分解斜視構成図。
【図１１】インクジェット式記録ヘッドの斜視構成図。
【図１２】圧電体素子の積層構造を説明するための断面構成図。
【図１３】（ａ）、（ｂ）は強誘電体素子の製造方法を示す側断面図。
【図１４】（ａ）、（ｂ）は図１２に続く工程を示す側断面図。
【図１５】強誘電体メモリ素子を示す平面図。
【図１６】強誘電体メモリ素子の回路を示す図。
【符号の説明】
【０１０１】
１、１０…基板（基体）、２、３２…下部電極、
３、３ａ、３ｂ…自己組織化単分子膜（表面修飾膜）、４…レジスト、
５…電子線・イオンビーム又は光、６…スタンプ（転写型）、７…圧電体層、
８、３６…上部電極、９…圧電体素子、３４…強誘電体層、
Ａ１…高親和性領域（第１の領域）、Ａ２…低親和性領域（第２の領域）
【図１】
2005327920.tif 000003
【図２】
2005327920.tif 000004
【図３】
2005327920.tif 000005
【図４】
2005327920.tif 000006
【図５】
2005327920.tif 000007
【図６】
2005327920.tif 000008
【図７】
2005327920.tif 000009
【図８】
2005327920.tif 000010
【図９】
2005327920.tif 000011
【図１０】
2005327920.tif 000012
【図１１】
2005327920.tif 000013
【図１２】
2005327920.tif 000014
【図１３】
2005327920.tif 000015
【図１４】
2005327920.tif 000016
【図１５】
2005327920.tif 000017
【図１６】
2005327920.tif 000018