(57)【要約】【課題】  ＭＲＡＭに書込みを行うときに消費される電力を低減する。【解決手段】  数回の書込みからの情報をＳＲＡＭバッファに格納し、後に、情報の大きなブロックをＳＲＡＭバッファからＭＲＡＭに１回の書込みサイクルにおいて書き込むことにより、１回の書込みサイクルにおいてＭＲＡＭによって使用される電力を低減する。このようにして、個々の書込み中に、より多くの情報を書き込むことにより、ＭＲＡＭにある一定の情報量を書き込むことに関連するオーバヘッド電力が低減される。【選択図】図８
2005032415.tif 000002
【特許請求の範囲】
【請求項１】
ＭＲＡＭ（７０２）内の電力を低減するための方法であって、
（ａ）ＲＡＭバッファ（７００）に情報を格納すること、
（ｂ）前記ＭＲＡＭバッファ（７００）から前記情報を読み出すこと、
（ｃ）前記ＭＲＡＭ（７０２）に前記情報を書き込むことと
を含み、
（ｄ）前記ＭＲＡＭ（７０２）内の選択されたワード線に接続される全ての記憶セルが書き込まれるようにする
方法。
【請求項２】
ＭＲＡＭ（７０２）内の電力を低減するための方法であって、
（ａ）ＲＡＭバッファ（７００）内にＮ回の書込みサイクル（７０６）からの情報を格納することと、
（ｂ）Ｎ回の読出しサイクル（７０８）よりも少ないサイクル数を用いて、前記ＲＡＭバッファ（７００）から前記情報を読み出すことと、
（ｃ）Ｎ回の書込みサイクル（７０８）よりも少ないサイクル数を用いて、前記ＭＲＡＭ（７０２）に前記情報を書き込むことと
を含み、
（ｄ）前記ＭＲＡＭ（７０２）に前記情報を書き込むために必要とされる電源投入シーケンスの数が削減されるようにする
方法。
【請求項３】
ＭＲＡＭ内の電力を低減するための方法であって、
（ａ）ＲＡＭバッファ内にＮ回の書込みサイクルからの情報を格納することと、
（ｂ）１回の読出しサイクルを用いて、前記ＲＡＭバッファから前記情報を読み出すことと、
（ｃ）１回の書込みサイクルを用いて、前記ＭＲＡＭに前記情報を書き込むことと
を含み、
（ｄ）１回の電源投入シーケンスのみを用いて、前記ＭＲＡＭに前記情報が書き込まれるようにする
方法。
【請求項４】
ＭＲＡＭ（７０２）内の電力を低減するためのシステムであって、
（ａ）ＲＡＭバッファ（７００）と、
（ｂ）ＭＲＡＭ（７０２）と
を備え、
（ｃ）前記ＲＡＭバッファ（７００）は、情報を格納し、
（ｄ）前記ＲＡＭバッファ（７００）に格納される前記情報は、前記ＭＲＡＭ（７０２）内の選択されたワード線に接続される全ての記憶セルが書き込まれるように前記ＭＲＡＭ（７０２）に書き込まれる
システム。
【請求項５】
ＭＲＡＭ（７０２）内の電力を低減するためのシステムであって、
（ａ）ＲＡＭバッファ（７００）と、
（ｂ）ＭＲＡＭ（７０２）と
を備え、
（ｃ）前記ＲＡＭバッファ（７００）はＮサイクル（７０６）で情報を格納し、
（ｄ）前記ＲＡＭバッファ（７００）に格納される前記情報は、Ｎサイクル（７０８）未満で前記ＭＲＡＭ（７０２）に書き込まれ、
（ｅ）前記ＭＲＡＭ（７０２）に前記情報を書き込むために必要とされる電源投入シーケンスの数が削減される
システム。
【請求項６】
ＭＲＡＭ内の電力を低減するためのシステムであって、
（ａ）ＲＡＭバッファと、
（ｂ）ＭＲＡＭと
を備え、
（ｃ）前記ＲＡＭバッファはＮサイクルで情報を格納し、
（ｄ）前記ＲＡＭバッファに格納される前記情報は、１サイクルで前記ＭＲＡＭに書き込まれ、
（ｅ）１回の電源投入シーケンスのみが、前記ＭＲＡＭに前記情報を書き込むために必要とされる
システム。
【請求項７】
ＭＲＡＭ内の電力を低減するためのシステムであって、
（ａ）情報を電子的に読み出し、書き込むための手段と、
（ｂ）ＭＲＡＭと
を備え、
（ｃ）前記情報を電子的に読み出し、書き込むための手段はＮサイクルで情報を格納し、
（ｄ）前記情報を電子的に読み出し、書き込むための手段に格納される前記情報はＮサイクル未満で前記ＭＲＡＭに書き込まれ、
（ｅ）前記ＭＲＡＭに前記情報を書き込むために必要とされる電源投入シーケンスの数が削減される
システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は全般にＭＲＡＭ電力に関する。より詳細には、本発明はＭＲＡＭに情報を書き込むときの電力を低減することに関する。
【背景技術】
【０００２】
ＭＲＡＭ（磁気抵抗ランダムアクセスメモリ）は、たとえばＤＲＡＭ（ダイナミックランダムアクセスメモリ）あるいはＳＲＡＭ（スタティックランダムアクセスメモリ）によって用いられる電荷の代わりに、磁気状態を用いてデータビットを格納する方法である。
ＭＲＡＭは、スタティックＲＡＭのアクセス時間と同じように比較的速い読出しアクセス時間を有し、かつＤＲＡＭの情報密度と同じように比較的高い情報密度を有するように設計することができるので、ＭＲＡＭを用いて、情報により速くアクセスできるようにしながら、より多量の情報を格納することにより電子製品を大幅に改善することができる。
最先端の工程でＭＲＡＭを製造することにより、製造業者は、ＤＲＡＭ、フラッシュメモリチップ、および最も高速のＳＲＡＭデバイスを除く全てのＳＲＡＭデバイスの代わりに用いるだけの十分に速い速度を達成することができると主張する。
【０００３】
さらに、ＭＲＡＭは、ＭＲＡＭから電源が外された後もその情報を保持する。
従来のＲＡＭチップは、電源が供給されている間だけ情報を格納する。
一旦、電源がオフされたなら、従来のＲＡＭ内の情報は、その情報がハードドライブ、フロッピィディスクあるいはいくつかの他の媒体にコピーされていない場合には失われる。
ＲＡＭの代わりにＭＲＡＭを用いることにより、情報が失われるのを防ぐことができ、ソフトウエアが起動するのを待つことなく、コンピュータがより高速に立ち上がることができるようになる。
【０００４】
ポータブルＰＣ、携帯電話あるいは電池によって駆動されるデバイスのような、電力が低いことが重要である応用形態において、ＭＲＡＭは、使用される電力量を大幅に削減するであろう。
これらのデバイスが動作中でないとき、情報はＭＲＡＭに格納されることができ、ＭＲＡＭへの電源をオフにすることができる。
デバイスが起動されるとき、ＭＲＡＭに電源が再び供給され、そのデバイスはＭＲＡＭからの情報にアクセスすることができる。
【０００５】
ＭＲＡＭは通常、情報を保持するのに電源を必要としないが、ＭＲＡＭは一般的に、ＤＲＡＭあるいはＳＲＡＭよりも、同等の量の情報を書き込むために多くのエネルギーを必要とする。
安定したＭＲＡＭセルに書込みを行うために必要とされる電流の量は２ｍＡから１０ｍＡにすることができる。
これは、ＳＲＡＭセルに書込みを行うために必要とされる場合がある２００ｎＡ以下に比べて著しく大きい。
【０００６】
さらに、ＳＲＡＭに書込みを行うために用いられる電力は自ら制限することができる。
ＳＲＡＭ上で書込みサイクルは、必要とされるだけの電流を使用し、その後、自動的に停止する。
現在のＭＲＡＭでは、既知の自己制限過程は存在しないので、所定の時間にわたって、大量の電流が流れる可能性がある。
この時間は１０ｎｓから１０μｓになる可能性があることを示唆する研究が公表されている。
結果として、ＭＲＡＭに書込みを行うために必要とされるエネルギーはＳＲＡＭのエネルギーよりも数桁だけ大きくなる可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
当技術分野において、ＭＲＡＭに書込みを行うときに消費される電力を低減することが必要とされている。
本発明の一実施形態は、数回の書込みからの情報をＳＲＡＭバッファに格納し、後に、情報の大きなブロックをＳＲＡＭバッファからＭＲＡＭに１回の書込みサイクルにおいて書き込むことにより、１回の書込みサイクルにおいてＭＲＡＭによって使用される電力を低減する。
このようにして、個々の書込み中に、より多くの情報を書き込むことにより、ＭＲＡＭにある一定の情報量を書き込むことに関連するオーバヘッド電力が低減される。
本発明の一実施形態の詳細な説明は後に記載されるであろう。
【課題を解決するための手段】
【０００８】
本発明の一実施形態は、ＭＲＡＭ内の電力を低減するためのシステムおよび方法を提供する。
ＲＡＭバッファを用いて情報が格納される。
ＲＡＭバッファに格納される情報は、ＭＲＡＭ内の選択されたワード線に接続される全ての記憶セルが書き込まれるようにＭＲＡＭに書き込まれる。
さらに、ＭＲＡＭに情報を書き込むために必要とされる電源投入シーケンスの数が削減される。
【０００９】
本発明の他の態様および利点は、本発明の原理を例示する、添付の図面とともに取り上げられる以下に記載される詳細な説明から明らかになるであろう。
【発明を実施するための最良の形態】
【００１０】
図１は、ワード線１００当たり２５６ビットを有するＭＲＡＭアレイ１０２と、３２ビット書込みに対応する書込み選択ブロック１０４とのブロック図である。
選択信号１０８は、３２ビットのグループ１１０、１１２、１１４、１１６、１１８、１２０、１２２あるいは１２４のうちのどのグループが３２ビット入力１０６によって書き込まれるかを選択する。
全２５６ビットを選択されたワード線１００に書き込むために、３２ビットの各グループ１１０、１１２、１１４、１１６、１１８、１２０、１２２および１２４が３２ビット入力１０６によって書き込まれなければならない。
３２ビットの全８グループに書込みを行うには、ワード線１００の中に電流を８回流す必要がある。
ＭＲＡＭ上のワード線に書込みを行うために必要とされる電力は、ＳＲＡＭあるいはＤＲＡＭ上の同等のワード線に書込みを行う場合よりも数桁だけ高くなる。
それゆえ、ＭＲＡＭ内のワード線上の全てのビットが同時に書き込まれたなら、電力が節約されることになるであろう。
【００１１】
図２は、共通のワード線信号２２０によって駆動される４つのＭＲＡＭアレイ２００、２０２、２０４および２０６と、４つの書込み選択ブロック２０８、２１０、２１２および２１４とのブロック図である。
ワード線信号２２０は、２つのワード線バッファ２１６および２１８を駆動する。
ワード線バッファ２１６はワード線２２２および２２４を駆動する。
ワード線バッファ２１８はワード線２２６および２２８を駆動する。
選択信号２３０は、３２ビットのグループ２４０、２４２、２４４あるいは２４６のうちのどのグループが書込み選択ブロック１  ２０８の３２ビット入力２３２によって書き込まれるかを選択する。
選択信号２３０は、３２ビットのグループ２４８、２５０、２５２あるいは２５４のうちのどのグループが書込み選択ブロック２  ２１０の３２ビット入力２３４によって書き込まれるかを選択する。
選択信号２３０は、３２ビットのグループ２５６、２５８、２６０あるいは２６２のうちのどのグループが書込み選択ブロック３  ２１２の３２ビット入力２３６によって書き込まれるかを選択する。
選択信号２３０は、３２ビットのグループ２６４、２６６、２６８あるいは２７０のうちのどのグループが書込み選択ブロック４  ２１４の３２ビット入力２３８によって書き込まれるかを選択する。
【００１２】
ワード線信号２２０によって選択されるワード線２２２、２２４、２２６および２２８上の全５１２ビットを書き込むために、各書込み選択ブロック２０８、２１０、２１２および２１４上の３２ビットの各グループが、それぞれ３２ビット入力２３２、２３４、２３６および２３８によって書き込まれなければならない。
３２ビットの全１６グループに書込みを行うには、ワード線２２２、２２４、２２６および２２８の中に電流を４回流す必要がある。
ＭＲＡＭ上のワード線に書込みを行うために必要とされる電力は、ＳＲＡＭあるいはＤＲＡＭ上の同等のワード線に書込みを行う場合よりも数桁だけ高くなる。
それゆえ、ＭＲＡＭ上のワード線上の全てのビットが同時に書き込まれたなら、電力が節約されることになるであろう。
【００１３】
図３は、ワード線３００上の全２５６ビット３０４が同時に書き込まれるＭＲＡＭアレイ３０２のブロック図である。
ワード線３００上の全てのビットを同時に書き込むことにより、ワード線３００の中には一度しか電流が流れない。
ワード線３００上の２５６ビットが１サイクル当たり３２ビットずつ書き込まれたなら、全２５６ビットを書き込むために、ワード線の中に電流を８回流すことになるであろう。
結果として、この例では、ＭＲＡＭ上のワード線の中に電流を流すために必要とされる電力は、８分の１に低減されるであろう。
ＭＲＡＭ上のワード線に書込みを行うために必要とされる電力は、ＳＲＡＭあるいはＤＲＡＭ上の同等のワード線に書込みを行うよりも数桁だけ高くなるので、ＭＲＡＭ上のワード線の中に電流を流すために用いられる電力を削減することは重要になる可能性がある。
【００１４】
図４は、５１２ビットが４つのワード線４１２、４１４、４１６および４１８に同時に書き込まれる、４つのＭＲＡＭアレイ４００、４０２、４０４および４０６のブロック図である。
ワード線信号４２０がワード線バッファ４０８および４１０を駆動する。
ワード線バッファ１  ４０８はワード線４１２および４１４を駆動する。
ワード線バッファ２  ４１０はワード線４１６および４１８を駆動する。
ワード線４１２が選択されるとき、ワード線４１２上の全１２８ビット４２２が書き込まれることができる。
ワード線４１４が選択されるとき、ワード線４１４上の全１２８ビット４２４が書き込まれることができる。
ワード線４１６が選択されるとき、ワード線４１６上の全１２８ビット４２６が書き込まれることができる。
ワード線４１８が選択されるとき、ワード線４１８上の全１２８ビット４２８が書き込まれることができる。
ワード線信号４２０を選択することにより、５１２ビットが一回のサイクルで書き込まれることができ、ワード線４１２、４１４、４１６および４１８の中には一度しか電流が流れない。
【００１５】
ワード線４１２、４１４、４１６および４１８上の５１２ビットが１サイクル当たり１２８ビットだけ書き込まれる場合には、全５１２ビットを書き込むために、ワード線４１２、４１４、４１６および４１８の中に電流が４回流れることになるであろう。
結果として、この例では、ＭＲＡＭ上のワード線の中に電流を流すために必要とされる電力は、４分の１に低減されるであろう。
ＭＲＡＭ上のワード線に書込みを行うために必要とされる電力は、ＳＲＡＭあるいはＤＲＡＭ上の同等のワード線に書込みを行うよりも数桁だけ高くなるので、ＭＲＡＭ上のワード線の中に電流を流すために用いられる電力を削減することは重要になる可能性がある。
【００１６】
図５は、ＭＲＡＭアレイ５０２、書込み選択ブロック５０４および書込み電圧発生器５２６のブロック図と、タイミング波形５２８の図である。
信頼性のある書込みを達成するために、書込み導線の一端に印加される書込み電圧は極めて正確に制御されなければならない。
書込み電圧は通常、設計上の供給電圧には等しくない。
一般的に、書込み電流が高いことに起因して、供給電圧よりも大きな電圧が必要とされる。
一例として、書込み線の中に流れる電流が２ｍＡであり、その書込み線が２ｋΩの抵抗を有するなら、その書込み線のためにちょうど４Ｖの電圧が必要とされるであろう。
書込みトランジスタの「オン電圧」が含まれるとき、必要とされる電圧は約６Ｖになるであろう。
典型的なサブミクロンＩＣ設計は３．３Ｖ以下の供給電圧で動作する。
供給電圧よりも高い電圧を生成する電圧発生器の効率は１００％ではなく、それゆえ、動作するときには必ずエネルギーを損失する。
また、書込み電圧が電源電圧未満である場合にも、効率は１００％ではなく、動作するときには必ずエネルギーを浪費するであろう。
【００１７】
ワード線の中に電流を流すために必要される電力を低減することに加えて、ＭＲＡＭ上のワード線に１サイクル当たり多数のビットを書き込むことにより、ＭＲＡＭ上のワード線に書込みを行うことに関連する回路部に電源を供給するために必要とされるオーバヘッド電力が低減される。
たとえば、ワード線５００に２５６ビットを書き込むためには、８回の書込みサイクル５２８がなければならない。
これらの８回の書込みサイクル５２８中に、書込み電圧発生器５２６は８回電源を入り切りされるようになるか、８回の書込みサイクルおよびその間のアイドル時間の全時間にわたって起動されたままになる。
この例では、書込み電圧発生器５２６によって必要とされる電力は、１サイクルでワード線５００に全２５６ビットが書き込まれた場合よりも少なくとも８倍だけ大きくなる。
【００１８】
図６は、ＭＲＡＭアレイ６０２および書込み電圧発生器６０４のブロック図と、タイミング波形６０８の図である。
この例では、２５６ビット６０６が、１サイクル６０８で、ワード線６００に書き込まれる。
結果として、書込み電圧発生器６０５において必要とされるのは、１サイクルの電源の入り切りだけである。
これは、２５６ビットを書き込むために書込み電圧発生器によって用いられる電力を８分の１に減少させる。
【００１９】
図７は、ＲＡＭバッファ７００およびＭＲＡＭ７０２のブロック図と、それぞれのタイミング波形７０６、７０８の図である。
システムレベルでは、メモリに書き込まれるデータワードのサイズは変化することができる。
結果として、本発明の一実施形態は、ＲＡＭバッファ７０４に、数サイクル７０６にわたってある指定された情報量を格納する。
ＲＡＭバッファ７００に指定された情報量を格納した後に、指定された情報量がＲＡＭバッファ７００から読み出され、ＲＡＭバッファ７００に指定された情報量を格納するために用いられたサイクル数よりも少ないサイクル７０８を用いて、ＭＲＡＭ７０２に書き込まれる。
ＭＲＡＭ７０２に指定された情報量を格納するために、ＲＡＭバッファ７００に指定された情報量を格納するために用いられるサイクル数よりも少ないサイクル数が用いられるので、関連するワード線、書込み電圧発生器、およびＭＲＡＭ７０２に情報を書き込むために用いられる他の回路部の中に電流を流すために用いられる電力が少なくなる。
【００２０】
図８は、ＭＲＡＭ８００上のワード線ＷＬ８０２およびビット線８２８を書き込むために用いられる書込み回路の一実施形態を示す図である。
ＰＦＥＴ  Ｍ１  ８０４およびＰＦＥＴ  Ｍ３  ８０８のソースに印加される供給電圧はそれぞれＶＷＲＩＴＥ１  ８２０およびＶＷＲＩＴＥ２  ８２２である。
供給電圧ＶＷＲＩＴＥ１  ８２０およびＶＷＲＩＴＥ２  ８２２は、磁気ビットの対称性によって、等しい場合も異なる場合もある。
信号ＷＣ１  ８１２がローであり、信号ＷＣ４  ８１８がハイであり、信号ＷＣ２  ８１４がローであり、信号ＷＣ３  ８１６がハイであるとき、電流は、ＰＦＥＴ  Ｍ１  ８０４を通り、ＷＬ  ８０２を通り、ＮＦＥＴ  Ｍ４  ８１０を通ってグランドまで流れる。
信号ＷＣ１  ８１２がハイであり、信号ＷＣ４  ８１８がローであり、信号ＷＣ２  ８１４がハイであり、信号ＷＣ３  ８１６がローであるとき、電流は、ＰＦＥＴ  Ｍ３  ８０８を通り、ＷＬ  ８０２を通り、ＮＦＥＴ  Ｍ２  ８０６を通ってグランドまで流れる。
このようにして、電流は、ＷＬ  ８０２上でいずれかの方向に流されることができる。
ワード線は書込みのみのために用いられることができるか、あるいは読出しおよび書込みの両方のために用いられることができる。
【００２１】
ＰＦＥＴ  Ｍ５  ８３８およびＰＦＥＴ  Ｍ７  ８４２のソースに印加される供給電圧はそれぞれＶＷＲＩＥＴ３  ８２４およびＶＷＲＩＴＥ４  ８２６である。
供給電圧ＶＷＲＩＴＥ３  ８２４およびＶＷＲＩＴＥ４  ８２６は、磁気ビットの対称性によって、等しい場合も異なる場合もある。
信号ＷＣ５  ８３０がローであり、信号ＷＣ８  ８３６がハイであり、信号ＷＣ６  ８４１がローであり、信号ＷＣ７  ８３４がハイであるとき、電流は、ＰＦＥＴ  Ｍ５  ８３８を通り、ＢＬ  ８２８を通り、ＮＦＥＴ  Ｍ８  ８４４を通ってグランドまで流れる。
信号ＷＣ５  ８３０がハイであり、信号ＷＣ８  ８３６がローであり、信号ＷＣ６  ８３２がハイであり、信号ＷＣ７  ８３４がローであるとき、電流は、ＰＦＥＴ  Ｍ７  ８４２を通り、ＢＬ  ８２８を通り、ＮＦＥＴ  Ｍ６  ８４０を通ってグランドまで流れる。
このようにして、電流はＢＬ  ８２８上でいずれかの方向に流されることができる。
【００２２】
ワード線ＷＬ８０２およびビット線ＢＬ８２８の中に流れる電流は磁界を生成する。
これらの磁界は、ＭＲＡＭビット８４６内に存在する磁界を設定あるいは反転することができる。
【００２３】
図８に示される例では、ＰＦＥＴ８０４、８０８およびＮＦＥＴ８０６、８１０は、ＭＲＡＭワード線ＷＬ８０２のための書込み回路部を実施するために用いられた。
他のタイプのトランジスタを用いてこの回路を実施することもできる。
たとえば、バイポーラおよびＪＦＥＴ（接合形電界効果トランジスタ）デバイスを用いることができる。
【００２４】
本発明の上記の説明は図示および記載するために提供されてきた。
網羅的であることや、本発明を開示されるのと全く同じ形態に限定することは意図しておらず、上記の教示に鑑みて、他の変更形態および変形形態を実現することもできる。
その実施形態は、本発明の原理およびその実用的な応用形態を最もわかりやすく説明し、それにより当業者が、考えている特定の用途に適するように、種々の実施形態および種々の変形形態において本発明を最大限に利用できるようにうるために選択され、説明された。
添付の特許請求の範囲は、従来技術によって制限される場合を除いて、本発明の他の代替の実施形態を含むように解釈されることが意図されている。
【図面の簡単な説明】
【００２５】
【図１】従来技術による、２５６ビット／ワード線を有するＭＲＡＭアレイと、３２ビットの書込みに対応する書込み選択ブロックとのブロック図である。
【図２】従来技術による、共通ワード線信号によって駆動される４つのＭＲＡＭアレイおよび４つの書込み選択ブロックのブロック図である。
【図３】１つのワード線上で全２５６ビットが同時に書き込まれるＭＲＡＭアレイのブロック図である。
【図４】５１２ビットが同時に４つのワード線に書き込まれる４つのＭＲＡＭアレイのブロック図である。
【図５】従来技術による、ＭＲＡＭアレイ、書込み選択ブロックおよび書込み電圧発生器のブロック図と、タイミング波形図である。
【図６】ＭＲＡＭアレイおよび書込み電圧発生器のブロック図と、タイミング波形図である。
【図７】ＲＡＭバッファおよびＭＲＡＭのブロック図と、それぞれのタイミング波形図である。
【図８】ＭＲＡＭ上のワード線に書込みを行うために用いられる書込み回路の一実施形態を示す図である。
【符号の説明】
【００２６】
１０２・・・ＭＲＡＭアレイ、
１０４・・・書込み選択ブロック、
５０２・・・ＭＲＡＭアレイ、
５０４・・・書込み選択ブロック、
５２６・・・書込み電圧発生器、
６０２・・・ＭＲＡＭアレイ、
６０４・・・書込み電圧発生器、
７００・・・ＲＡＭバッファ、
【図１】
2005032415.tif 000003
【図２】
2005032415.tif 000004
【図３】
2005032415.tif 000005
【図４】
2005032415.tif 000006
【図５】
2005032415.tif 000007
【図６】
2005032415.tif 000008
【図７】
2005032415.tif 000009
【図８】
2005032415.tif 000010