(57)【要約】      （修正有）【課題】配線パターンや外部電極の歪みあるいは製品外形のばらつきが少なく、脆い材料からなるセラミック基板を欠け（チッピング）が少なく分割でき、１シート当りの製品個数が減少することがない半導体装置の製造方法を提供する。【解決手段】分割前のセラミック基板１０の裏面にダイシングブレードを用いて第１の溝１３を形成し、該第１の溝１３の内壁とセラミック基板１０の裏面に連続するよう外部電極１２のメッキを施し、モールド樹脂２０の表面からダイシングブレードを用いて第１の溝１３に達するようにその第１の溝１３とほぼ同じ幅の第２の溝２１，１４を形成して、セラミック基板１０を分割する。【選択図】図３
2005276855.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基板、該セラミック基板の表面に実装された半導体素子、前記セラミック基板の裏面から側面にかけて露出し前記半導体素子に前記セラミック基板内部の配線を介して接続された外部電極を備える半導体装置の製造方法であって、
分割前のセラミック基板の裏面にダイシングブレードを用いて第１の溝を所定深さだけ形成する第１の工程と、
該第１の溝の内壁と前記セラミック基板の裏面に連続するよう前記外部電極を最終形成する第２の工程と、
前記セラミック基板の表面からダイシングブレードを用いて前記第１の溝に達するように前記第１の溝とほぼ同じ幅の第２の溝を形成して前記セラミック基板を複数個に分割する第３の工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の製造方法において、
前記第１の工程の前に前記半導体素子が実装された前記セラミック基板の表面を樹脂で封止する工程を備え、
前記第３の工程は、前記樹脂の表面から前記ダイシングブレードを用いて前記樹脂および前記セラミック基板を経由して前記第１の溝に達するように前記第２の溝を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の製造方法において、
前記セラミック基板は、内部回路要素を介在させた状態で複数の絶縁性シートを積層し、該積層した積層体を焼成して形成されることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の製造方法において、
前記絶縁シートは、少なくともセラミック基材とガラス質を含むシートからなることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれか１つに記載の製造方法において、
前記第３の工程は、前記第１の溝に達し、チッピングが生じないように前記第１の溝の幅と等しいか、あるいは広い幅の前記第２の溝を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板とそのセラミック基板上に実装される半導体素子とを有する半導体装置の製造方法にかかり、特にセラミック基板の裏面から側面に亘って配置される外部電極の形成に改良を施した製造方法に関するものである。
【背景技術】
【０００２】
携帯電話等の移動体通信機に使用する半導体装置としては、内部回路要素（配線用導電膜、抵抗膜等）を介在させた状態で複数の絶縁シートを積層し、その積層シートを焼成してセラミック基板を形成し、そのセラミック基板の表面に信号増幅用のＦＥＴや整合回路等の半導体素子を実装して構成した半導体装置が使用されている（例えば、特許文献１参照）。さらには、セラミック基板の表面の半導体素子やボンディングワイヤ部分を樹脂封止した積層電子部品も使用されている。図５は従来の半導体装置の正面図であり、５０はセラミック基板、５１は段差部、５２はその段差部５１の下部に形成された電極形成凹部、５３はその電極形成部５２において裏面から側面に亘るように形成され半導体素子６０と導通した外部電極（キャスタレーション）である。７０は封止樹脂である。
【０００３】
上記したようなセラミック基板５０としては、内部回路要素を介在させた状態で複数枚の絶縁シートを積層して焼成するとき、その焼成温度を低くする必要があり、セラミック基材にガラス質を含んだいわゆる低温焼成セラミックが使用される。
【０００４】
この低温焼成セラミックは、従来から用いられてきたセラミック基材を焼成して形成されるいわゆる高温焼成セラミックに比べて非常に脆いという特徴がある。具体的には、低温焼成セラミックに対する高温焼成セラミックは、ヤング率が１２５ＧＰａに対して３１０ＧＰａ、曲げ弾性が２４０ＭＰａに対して４００ＭＰａの物性値となる。
【０００５】
このような脆い材料からなるセラミック基板を複数個に分割するとき、従来では図６に示すように、刃物状の治具を用いた押し割加工で予めＶスリット５４を形成しておいてから焼成したセラミック基板５０を、手動治具８０の溝８１にはめ込んで矢印Ａ方向に押し倒して分割していた。また、予め分割用の溝を形成してから焼成したセラミック基板５０をその溝部分を手でチョコレートを割るようにして分割することも行われていた（特許文献２）。また、図７に示すように、セラミック基板５０の裏面から予めダイシングブレードで幅Ｘの溝５５を形成しその電極形成凹部５２に外部電極５３を形成しておき、その後に封止樹脂７０の側から別のダイシングブレードで幅Ｙ（Ｙ＜Ｘ）の溝７１、５６を溝５５に達するように形成して分割する（例えば特許文献３参照）ことも行われていた。９０はセラミック基板５０の固定用のダイシングテープである。さらには、図８に示すように、封止樹脂７０の側をダイシングテープ９０に貼り付け固定してから、幅Ｘの溝５５の側から幅Ｙの溝５６，７１をダイシングブレードで形成して分割することも行われていた。
【特許文献１】特開２００１−３２０２５１号公報
【特許文献２】特許第２８７０３７１号公報
【特許文献３】特開２００２−７５９１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、セラミック基板５０にＶスリット５４を形成して図６に示す手法で分割したり、チョコレートを割るようにして分割する手法では、配線パターンや外部電極の形状に歪が生じたり、外形のばらつきが大きくなるという問題があった。
【０００７】
また、図７の手法では、細い幅Ｙの溝７１、５６を形成するダイシングブレードが抜ける広い幅Ｘの溝５５の奥部分が庇となるため、その部分に局所的な応力が加わり、欠け（チッピング）が発生するという問題があった。
【０００８】
さらに、図８の手法では、樹脂７０とダイシングテープ９０の密着性が悪く、ダイシングテープ９０として密着性の良好なテープが要求され、また溝５５の内壁に形成した外部電極５３がブレードと接触することがないようにその溝５５の幅Ｘを大きくする必要があるので、１シート当りの製品個数が減少する問題があった。
【０００９】
本発明の目的は、上記した諸問題を解決し、配線パターンや外部電極の歪みあるいは製品外形のばらつきが少なく、脆い材料からなるセラミック基板を欠け（チッピング）が少なく分割でき、１シート当りの製品個数が減少することがない半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
請求項１にかかる発明の半導体装置の製造方法は、セラミック基板、該セラミック基板の表面に実装された半導体素子、前記セラミック基板の裏面から側面にかけて露出し前記半導体素子に前記セラミック基板内部の配線を介して接続された外部電極を備える半導体装置の製造方法であって、分割前のセラミック基板の裏面にダイシングブレードを用いて第１の溝を所定深さだけ形成する第１の工程と、該第１の溝の内壁と前記セラミック基板の裏面に連続するよう前記外部電極を最終形成する第２の工程と、前記セラミック基板の表面からダイシングブレードを用いて前記第１の溝に達するように前記第１の溝とほぼ同じ幅の第２の溝を形成して前記セラミック基板を複数個に分割する第３の工程と、を備えることを特徴とする。
請求項２にかかる発明は、請求項１に記載の製造方法において、前記第１の工程の前に前記半導体素子が実装された前記セラミック基板の表面を樹脂で封止する工程を備え、前記第３の工程は、前記樹脂の表面から前記ダイシングブレードを用いて前記樹脂および前記セラミック基板を経由して前記第１の溝に達するように前記第２の溝を形成する工程であることを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の製造方法において、前記セラミック基板は、内部回路要素を介在させた状態で複数の絶縁性シートを積層し、該積層した積層体を焼成して形成されることを特徴とする。
請求項４にかかる発明は、請求項３に記載の製造方法において、前記絶縁シートは、少なくともセラミック基材とガラス質を含むシートからなることを特徴とする。
請求項５にかかる発明は、請求項１乃至４のいずれか１つに記載の製造方法において、前記第３の工程は、前記第１の溝に達し、チッピングが生じないように前記第１の溝の幅と等しいか、あるいは広い幅の前記第２の溝を形成することを特徴とする。
【発明の効果】
【００１１】
本発明の半導体装置の製造方法によれば、ダイシングブレードによって２度に亘って溝を形成することで分割されるので配線パターンや外部電極の歪みあるいは製品外形にばらつきが発生することはない。また、セラミック基板の表面から切り込まれる溝は裏面から切り込まれた溝とほぼ同じ幅であるので欠け（チッピング）は発生しない。また、溝幅は特別大きくする必要はなく、１シート当りの製品個数が減少することはない。
【発明を実施するための最良の形態】
【００１２】
本発明では、ダイシングブレードを用いて分割する際に、セラミック焼成の後で第１、第２の溝形成によって切断し、且つその溝幅をほぼ同じ幅に設定することで、チッピングを効果的に防止する。以下、詳しく説明する。
【実施例１】
【００１３】
図１は本発明の実施例１の製造方法によって完成した半導体装置の正面図であり、１０はセラミック基板、２０はセラミック基板１０の表面側に実装した半導体素子３０やボンディングワイヤ３１を封止したモールド樹脂である。１１はセラミック基板１０の下部に形成された電極形成凹部、１２はセラミック基板１０の底面から電極形成凹部１１にまで伸びたＡｕからなる外部電極である。なお、セラミック基板１０の側面には図５に示したような意図的な段差部５１は形成されていない。
【００１４】
図２はその半導体装置の製造方法の工程図である。まず、複数枚の絶縁シート（グリーンシート）を用意（Ｓ１）して、その内の所定枚数について導通（ＶＩＡ）用や外部電極用の穴加工（Ｓ２）を行う。次に、各絶縁シートについて配線パターン、抵抗パターン等の内部回路要素パターンの印刷、導通用穴や外部電極用穴の端面への印刷をマスクとＡｇインクとスキージを使用して行う（Ｓ３）。この後、穴加工や印刷が不要な絶縁シートおよびそれらを完了した絶縁シートの複数枚を、外部電極用の穴加工が施されたシートが下側となるように積層（Ｓ４）すると、各絶縁シートの導通用穴内のＡｇインクが互いに接続され、所定の接続が形成される。この後に焼成（Ｓ５）するとセラミック基板１０が形成される。セラミック基板１０として、内部回路要素を介在させた状態で複数枚の絶縁シートを積層して焼成するときは、その焼成温度を低くする必要があり、セラミック基材にガラス質を含んだいわゆる低温焼成セラミックとする。低温焼成セラミックを用いると、導体としてＡｇを用いることができ、有利である。
【００１５】
次に、外部電極用穴の部分を縫うように分割のための第１の溝形成（Ｓ６）を行う。このときは、セラミック基板１０の底面側からダイシングブレードを適用することで所定幅Ｘの溝（例えば２００μｍ程度）を所定深さだけ形成する。この後に、Ａｕ等を用いてセラミック基板１０の前記Ａｇ印刷した部分に外装メッキ（Ｓ７）を行い、電極（図１の外部電極１２等）を形成する。第１の溝形成により、隣接するセラミック基板１０の内部回路要素が電気的に分離されているため、個々のセラミック基板１０の内部回路要素の電気特性検査（Ｓ８）ができる。
【００１６】
この後、セラミック基板１０の表面側に半導体素子３０を実装しワイヤ３１のボンディングを行ってその半導体素子３０とセラミック基板１０の表面側の電極との接続を行ってから、樹脂２０によりモールド（Ｓ９）を行う。
【００１７】
次に、樹脂２０でモールドしたセラミック基板１０に対して第２の溝形成（Ｓ１０）を行って分割する。このときは、図３に示すように、第１の溝形成（Ｓ６）により形成した第１の溝１３の幅Ｘと同じ幅Ｘの第２の溝２１，１４を、ダイシングブレードの適用により、モールド樹脂２０の側からセラミック基板１０の溝１３に向けて形成する。これにより図１に示した半導体装置が複数個取り出される。
【００１８】
このとき、第１の溝形成時のダイシングブレードの軸線Ｂと第２の溝形成時のダイシングブレード（同じもの）の軸線Ｃがずれると、図４に示すようにセラミック基板１０の側面に若干の段差１５が形成されることがあるが、その軸線Ｂと軸線Ｃとのずれ幅Ｚが５０μｍ程度までは、図４右部に示す構造となっても、チッピングの発生は確認できなかった。通常、半導体装置の製造工程で用いられるダイシング装置では、ダイシングブレードのズレ幅は５０μｍ以下であるから、本発明によれば、チッピングの発生をほぼなくすことができる。さらに、少なくとも第２の溝形成時のダイシングブレードの幅を広くすることで、セラミック基板全体にわたって、第２の溝を図４左部に示す構造とすることも可能である。この場合、チッピングが生じない幅に設定することは言うまでもない。
【００１９】
なお、以上では半導体素子３０の実装部分を樹脂２０で覆っているが、この樹脂２０によるモールドは必ずしも必要とされるものではない。
【図面の簡単な説明】
【００２０】
【図１】実施例１の製造方法で製造した半導体装置の正面図である。
【図２】実施例１の製造方法の工程図である。
【図３】図２の工程図における第２の溝形成の説明図である。
【図４】図２の工程図における第２の溝形成直後のセラミック基板分割部の拡大図である。
【図５】従来の製造方法で製造した半導体装置の正面図である。
【図６】従来のセラミック基板分割の説明図である。
【図７】従来の別のセラミック基板分割の説明図である
【図８】従来のさらに別のセラミック基板分割の説明図である
【符号の説明】
【００２１】
１０：セラミック基板、１１：電極形成凹部、１２：外部電極、１３：溝、１４：溝、１５：段差
２０：樹脂、２１：溝
３０：半導体素子、３１：ワイヤ
【図１】
2005276855.tif 000003
【図２】
2005276855.tif 000004
【図３】
2005276855.tif 000005
【図４】
2005276855.tif 000006
【図５】
2005276855.tif 000007
【図６】
2005276855.tif 000008
【図７】
2005276855.tif 000009
【図８】
2005276855.tif 000010