(57)【要約】【課題】  製造工程の簡略化が可能な半導体装置を提供する。【解決手段】  本発明の半導体装置は、半導体チップ１と、半導体チップ１の第一の主面上に形成された金属層２ｂ，２ｃと、半導体チップ１の第二の主面上に積層された複数の導電膜から成る第一の導電層３ａと、金属層２ｂ上に、半導体チップ１から見て第一の導電層３ａと同一順序の層構造を有して積層された複数の導電膜から成る第二の導電層３ｂと、金属層２ｃ上に、半導体チップ１から見て第一の導電層３ａと同一順序の層構造を有して積層された複数の導電膜から成る第三の導電層３ｃとを備えている。また、複数の導電膜は、ニッケル膜３ａ２と、ニッケル膜３ａ２よりも半導体チップとの接触抵抗が低い低接触抵抗導電膜３ａ１とを備えている。また、半導体チップ１の側から、低接触抵抗導電膜３ａ１およびニッケル膜３ａ２の順に形成されている。【選択図】図１
2005203474.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップの第一の主面上に形成された第一、第二の金属層と、
前記半導体チップの第二の主面上に積層された、複数の導電膜から成る第一の導電層と、
前記第一の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第二の導電層と、
前記第二の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第三の導電層とを、備えており、
前記複数の導電膜は、
ニッケル膜と、
前記ニッケル膜よりも前記半導体チップとの接触抵抗が低い低接触抵抗導電膜とを、備えており、
前記半導体チップの側から、前記低接触抵抗導電膜および前記ニッケル膜の順に形成されている、
ことを特徴とする半導体装置。
【請求項２】
前記第一ないし第三の導電層上に各々、はんだを介して配設される第一ないし第三の電極板とを、さらに備えている、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体チップは、
前記第二の主面の表面内に形成されるＮ型不純物領域を、備えており、
前記低接触抵抗導電膜は、チタン膜である、
ことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記半導体チップは、
前記第二の主面の表面内に形成されるＰ型不純物領域を、備えており、
前記低接触抵抗導電膜は、アルミニウム膜とモリブデン膜とが前記半導体チップから見て当該順に積層されたものである、
ことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項５】
前記第一、第二の金属層は、
自身と接する部分における前記低接触抵抗導電膜と同じ金属元素を含んでいる、
ことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項６】
前記半導体チップは、絶縁ゲート型トランジスタである、
ことを特徴とする請求項１ないし請求項５のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関するものであり、特にダイレクトリードボンディング方式の半導体装置に係る発明である。
【背景技術】
【０００２】
従来の電力用半導体装置では、電力用半導体チップに対して、ソース電極板およびドレイン電極板をはんだ付けする際に、当該はんだによる接合を可能にするために、電力用半導体チップと各電極板との間に、ニッケル膜を形成させていた。
【０００３】
ここで、ソース電極板は、電力用半導体チップの第一の主面側に配設されている。ドレイン電極板は、電力用半導体チップの第二の主面側に配設されている。また、電力用半導体チップとして、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌｏｒ  Ｔｒａｎｓｉｓｔｏｒ）等がある。
【０００４】
このように、ワイヤを介さずに、電力用半導体チップ上に形成されている所定の導電膜（ニッケル膜）に直接ソース電極板やドレイン電極板を接合する方法を、ダイレクトリードボンディング方式と称する。ダイレクトリードボンディング方式は、デバイスの低抵抗化を図るために、近年より採用されている。
【０００５】
また、通常、電力用半導体チップの第一の主面側には、所定のパターンが形成されている。当該パターンを外力から保護するために、電力用半導体チップの第一の主面とニッケル膜との間には、アルミニウム−シリコン等の金属層が形成されている。
【０００６】
電力用半導体チップの第二の主面側においては、当該第二の主面に対してニッケル膜を直接形成することにより、電力用半導体チップとニッケル膜との間での接触抵抗が大きくなる問題が生じていた。
【０００７】
そこで、第二の主面側において、電力用半導体チップとニッケル膜との間に、電力用半導体チップとの接触抵抗の低い導電膜（以下、低接触抵抗導電膜と称する。）を形成していた。
【０００８】
ところで、当該電力用半導体装置に対して熱処理を施すと、ニッケル膜や低接触抵抗導電膜には、横方向の応力が働く。当該横方向の応力は、ニッケル膜や低接触抵抗導電膜の熱膨張率に起因して発生する。
【０００９】
しかし、上記のように、電力用半導体チップの第二の主面側のみに低接触抵抗導電膜を形成すると、第一の主面側に生じるニッケル膜に起因した横方向の応力と、第二の主面側に生じるニッケル膜と低接触抵抗導電膜とに起因した横方向との応力との間に差が発生する。当該横方向の応力の差により、電力用半導体チップは、第一の主面側が凸と成るように、反り返るという問題が生じていた。
【００１０】
当該電力用半導体チップの反りを軽減する目的で、第一の主面側においても、ニッケル膜と電力用半導体チップ上の金属層との間に、第二の主面側において追加された低接触抵抗導電膜を形成していた。つまり、電力用半導体チップの第二の主面側に形成される導電膜の層構造と、第一の主面側に形成される導電膜の層構造とは、電力用半導体チップから見て同一構造としていた。
【００１１】
また、電力用半導体チップの第一の主面側には、ソース電極板とは別に、アルミニウムワイヤの一端がワイヤボンディングされている。そして、当該アルミニウムワイヤの他端は、ゲート電極に接続されている。
【００１２】
上記の電力用半導体装置の構造に関連する先行文献として、例えば特許文献１，２に掲載されているものがある。
【００１３】
【特許文献１】特開２００２−１９８５１５号公報（第２図）
【特許文献２】特開２００３−２４３５８５号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記従来の技術に係る電力用半導体装置では、ソース電極板のはんだによる接合処理と、アルミニウムワイヤのワイヤボンディング処理とを別個の工程により行わなければならず、製造工程の煩雑化の要因となっていた。
【００１５】
また、従来の技術に係る電力用半導体装置では、電力用半導体チップの第一の主面上の一部において、上記層構造の導電膜が形成されていない箇所（アルミニウムワイヤがワイヤボンディングされている箇所）があった。したがって、従来の技術に係る電力用半導体装置では、電力用半導体チップの反りを十分に軽減することができなかった。
【００１６】
そこで、この発明は、製造工程の簡略化を図ると伴に、電力用半導体チップの反りをより抑制することができる電力用半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記の目的を達成するために、本発明に係る請求項１に記載の半導体装置は、半導体チップと、前記半導体チップの第一の主面上に形成された第一、第二の金属層と、前記半導体チップの第二の主面上に積層された、複数の導電膜から成る第一の導電層と、前記第一の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第二の導電層と、前記第二の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第三の導電層とを、備えており、前記複数の導電膜は、ニッケル膜と、前記ニッケル膜よりも前記半導体チップとの接触抵抗が低い低接触抵抗導電膜とを、備えており、前記半導体チップの側から、前記低接触抵抗導電膜および前記ニッケル膜の順に形成されている。
【発明の効果】
【００１８】
本発明の請求項１に記載の半導体装置は、半導体チップと、前記半導体チップの第一の主面上に形成された第一、第二の金属層と、前記半導体チップの第二の主面上に積層された、複数の導電膜から成る第一の導電層と、前記第一の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第二の導電層と、前記第二の金属層上に、前記半導体チップから見て、前記第一の導電層と同一順序の層構造を有して積層された複数の導電膜から成る第三の導電層とを、備えており、前記複数の導電膜は、ニッケル膜と、前記ニッケル膜よりも前記半導体チップとの接触抵抗が低い低接触抵抗導電膜とを、備えており、前記半導体チップの側から、前記低接触抵抗導電膜および前記ニッケル膜の順に形成されているので、各導電層上において、電極板とのはんだによる接合が可能となる。よって、全ての電極板を同一の工程により、同時にダイレクトリードボンディングすることができる。したがって、製造工程の簡略化を図ることができる。また、アルミニウムワイヤ等を介さず直接、全ての電極板をデバイスに対して接続することが可能なので、半導体装置の動作時の電力消費量の低減を図ることができる。また、強度の弱いアルミニウムワイヤを用いず、強度の強い板状の電極板を直接配設するので、問題視されていたアルミニウムワイヤの断線等の電気的不良も解消することができる。さらに、第三の導電層の層構造は、電力用半導体チップから見て第一の導電層と同一の層構造を有しているので、第三の導電層を設けた分だけ、従来より、半導体チップの反りをより抑制することができる。
【発明を実施するための最良の形態】
【００１９】
以下、この発明をその実施の形態を示す図面に基いて具体的に説明する。
【００２０】
＜実施の形態１＞
図１に、本実施の形態に係る電力用半導体装置の断面図を示す。ここで、図１では便宜上、パッケージ、当該パッケージ内の各端子、および第一の主電極板（ドレイン電極板）下部の絶縁基板等を省略している。
【００２１】
図１に示すように、電力用半導体チップ１の第二の主面（図１では、電力用半導体チップ１の下面）上には、第一の導電層３ａが形成されている。また、第一の導電層３ａは、はんだ１０を介して、第一の主電極板（ドレイン電極板）６に接合されている。当該接合は、ダイレクトリードボンディング方式により行われる。
【００２２】
ここで、第一の導電層３ａは、複数の導電膜からなる積層構造を有している。また、第一の主電極板６は、例えばＣｕ等で構成されている。
【００２３】
また、図示されていないが、電力用半導体チップ１の第一の主面（図１では、電力用半導体チップ１の上面）には、所定のパターンが形成されている。ここで、電力用半導体チップ１として、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌｏｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型トランジスタ）やダイオード等がある。また、電力用半導体チップ１は、所定の厚み（例えば、２００μｍ程度）となるまで、第二の主面に対して研磨処理が施されている。
【００２４】
また、図１に示すように、電力用半導体チップ１の第一の主面には、２つの金属層２ｂ，２ｃが形成されている。当該金属層２ｂ，２ｃは、電力用半導体チップの第一の主面上に形成されているパターンを、外力より保護するために、つまりパターンを保護するクッション材として設けられている。
【００２５】
ここで、金属層２ｂ，２ｃは、相互に電気的に分離している。また、金属層２ｂ，２ｃは、アルミニウム−シリコン等の金属層である。
【００２６】
また、図１に示すように、一方の金属層２ｂ上には、第二の導電層３ｂが形成されている。これに対して、他方の金属層２ｃ上には、第三の導電層３ｃが形成されている。ここで、第二の導電層３ｂおよび第三の導電層３ｃは、伴に、複数の導電膜からなる積層構造を有している。さらに、第二の導電層３ｂおよび第三の導電層３ｃは、伴に、電力用半導体チップ１から見て、第一の導電層３ａと同一順序の層構造を有している。
【００２７】
ここで、各導電膜の順序だけが同一だけでなく、各導電膜の膜厚も同一であっても良い。つまり、第二の導電層３ｂおよび第三の導電層３ｃを構成している各導電膜の膜厚が、当該各導電膜に対応している第一の導電層３ａの導電膜の膜厚と、同一であっても良い。
【００２８】
また、図１に示すように、第二の導電層３ｂ上には、第二の主電極板（ソース電極板）４が配設されており、第三の導電層３ｃ上には、制御電極板（ゲート電極板）５が配設されている。
【００２９】
ここで、第二の主電極板４は、はんだ１０により第二の導電層３ｂと接合されており、制御電極板５は、はんだ１０により第三の導電層３ｃと接合されている。当該接合は、ダイレクトリードボンディング方式により行われる。また、第二の主電極板４および制御電極板５は、例えばＣｕ等で構成されている。
【００３０】
次に、図２に示す断面図に基いて、各導電層３ａ，３ｂの具体的な層構成について説明する。ここで、図２は、図１の破線７の領域を拡大した断面図である。
【００３１】
図２に示すように、第一の導電層３ａおよび第二の導電層３ｂは、伴に、複数の導電膜から成る積層構造を有している。ここで、各導電膜は、例えばスパッタリング法や蒸着法、またはメッキ法により形成される。
【００３２】
第一の導電層３ａは、低接触抵抗導電膜３ａ１とニッケル膜３ａ２とが、第二の主面に対して当該順に積層されている層構造を有している。
【００３３】
ここで、低接触抵抗導電膜３ａ１とは、電力用半導体チップ１との接触抵抗の低い導電膜のことである。低接触抵抗導電膜３ａ１と電力用半導体チップ１との接触抵抗は、ニッケル膜３ａ２と電力用半導体チップ１との接触抵抗よりも低い。また、低接触抵抗導電膜３ａ１は、電力用半導体チップ１の第二の主面と接触して形成されている。また、ニッケル膜３ａ２は、第一の主電極６とのはんだ１０による接合を可能にするための導電膜である。
【００３４】
また、図２に示すように、電力用半導体チップ１の反りを軽減する目的で、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、上述のように対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第二の導電層３ｂが、金属膜２ａ上に形成されている。
【００３５】
つまり、第二の導電層３ｂは、電力用半導体チップ１から見て、低接触抵抗導電膜３ｂ１とニッケル膜３ｂ２とが、当該順に積層された層構造を有している。ニッケル膜３ｂ２は、電力用半導体チップ１から見て最外側に存しており、当該ニッケル膜３ｂ２により、第二の主電極４とのはんだ１０による接合が可能となる。
【００３６】
なお、ニッケル膜３ａ２，３ｂ２と、はんだ１０との間には、当該ニッケル膜３ａ２，３ｂ２の酸化を防止するために、約２００ｎｍの膜厚の金膜が形成されるが、主電極板４，６との接合処理の際に、溶解して金膜としての実体が消滅する。
【００３７】
次に、図３に示す断面図に基いて、第三の導電層３ｃの具体的な層構成について説明する。ここで、図３は、図１の破線８の領域を拡大した断面図である。
【００３８】
図３に示すように、第三の導電層３ｃは、複数の導電膜から成る積層構造を有している。ここで、各導電膜は、例えばスパッタリング法や蒸着法、またはメッキ法により形成される。
【００３９】
第一の導電層３ａの構成は図２と同じなので、ここでの具体的な説明は省略する。
【００４０】
図３に示すように、電力用半導体チップ１の反りをさらに軽減する目的で、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、上述のように対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第三の導電層３ｃが金属膜２ｃ上に形成されている。
【００４１】
つまり、第三の導電層３ｃは、電力用半導体チップ１から見て、低接触抵抗導電膜３ｃ１とニッケル膜３ｃ２とが、当該順に積層された層構造を有している。ニッケル膜３ｃ２は、電力用半導体チップ１から見て最外側に存しており、当該ニッケル膜３ｃ２により、制御電極５とのはんだ１０による接合が可能と成る。
【００４２】
なお、ニッケル膜３ｃ２と、はんだ１０との間には、当該ニッケル膜３ｃ２の酸化を防止するために約２００ｎｍの膜厚の金膜が形成されるが、制御電極板５との接合処理の際に、溶解して金膜としての実体が消滅する。
【００４３】
図１、３から分かるように、本実施の形態に係る電力用半導体装置では、電力用半導体チップ１から見て最外側にニッケル膜３ｃ２を有する第三の導電層３ｃを、電力用半導体チップ１の第一の主面側に形成している。これにより、ダイレクトリードボンディング方式による制御電極板５とのはんだ１０による接合が可能となる。
【００４４】
よって、第二の主電極板４と制御電極板５とを同一の工程により、はんだ１０を介した接合が可能となる、つまり、第二の主電極板４と制御電極板５とを、同時にダイレクトリードボンディングすることができる。したがって、製造工程の簡略化を図ることができる。
【００４５】
また、アルミニウムワイヤ等を介さず直接、制御電極板５をデバイスに対して接続するので、当該電力用半導体装置の動作時の電力消費量の低減を図ることができる。
【００４６】
また、強度の弱いアルミニウムワイヤを用いず、強度の強い板状の制御電極板５を直接配設するので、問題視されていたアルミニウムワイヤの断線等の電気的不良も解消することができる。
【００４７】
さらに、第三の導電層３ｃの層構造は、電力用半導体チップ１から見て第一の導電層３ａと同一順序（ここで、上述のように対応する導電膜同士の膜厚が同一であっても良い）の層構造を有しているので、当該第三の導電層３ｃを設けた分だけ、電力用半導体チップ１の反りを抑制することができる。
【００４８】
すなわち、電力用半導体装置に熱処理等を施すと、電力用半導体チップ１の第二の主面側に第一の導電層３ａに起因する横方向の応力が生じ、第一の主面側に第二および三の導電層３ｂ，３ｃに起因する横方向の応力とが生じる。
【００４９】
しかし、第三の導電層３ｃは上記層構造を有しているので、当該第三の導電層３ｃを設けた分だけ、上述の両横方向の応力の差を、より小さくすることができる。
【００５０】
よって、従来の技術に係る電力用半導体装置（第三の導電層３ｃを有さない電力用半導体装置）よりも、電力用半導体チップ１の第一の主面側に凸状となる反りを、当該第三の導電層３ｃを設けた分だけ、より抑制することができる。
【００５１】
また上記では、アルミニウム−シリコン等の金属層２ｂ，２ｃを単層である場合について記載したが、複層化して膜厚化を図っても良い。金属層２ｂ，２ｃが、電力用半導体チップ１の反りの補強としての役割も果たし、当該金属層２ｂ，２ｃを厚膜化することにより、より電力用半導体チップ１の反りを軽減することができる。
【００５２】
＜実施の形態２＞
本実施の形態に係る電力用半導体装置を、図４および図５に示す。図４は、本実施の形態に係る電力用半導体装置において、図１の破線７の領域を拡大した断面図である。また、図５は、本実施の形態に係る電力用半導体装置において、図１の破線８の領域を拡大した断面図である。
【００５３】
まずはじめに、図４に示す構造について説明する。
【００５４】
図４に示すように、電力用半導体チップ１の第二の主面の表面内には、Ｎ型不純物領域１ａが形成されている。ここで、Ｎ型不純物領域の不純物濃度は、１×１０19以上である。
【００５５】
また、電力用半導体チップ１の第二の主面側に形成される第一の導電層３ａは、図４で示すように、チタン膜３ａ１とニッケル膜３ａ２とで構成されている。つまり、低接触抵抗導電膜としてチタン膜３ａ１を採用している。
【００５６】
ここで、チタン膜３ａ１は、電力用半導体チップ１の第二の主面上に形成されている。また、ニッケル膜３ａ２は、チタン膜３ａ１上に形成されている。チタン膜３ａ１の膜厚は、約３０ｎｍ程度である。ニッケル膜３ａ２の膜厚は、約２００ｎｍ程度である。
【００５７】
なお、ニッケル膜３ａ２と、はんだ１０との間には、当該ニッケル膜３ａ２の酸化を防止するために約４００ｎｍの膜厚の金膜が形成されるが、第一の主電極板６との接合処理の際に、溶解して金膜としての実体が消滅する。
【００５８】
また、図４に示すように、電力用半導体チップ１の第一の主面上には、金属層２ｂが形成されている。そして、金属層２ｂ上には、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、実施の形態１と同様に、対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第二の導電層３ｂが形成されている。
【００５９】
つまり、第二の導電層３ｂは、金属層２ｂ上に形成されるチタン膜３ｂ１と、当該チタン膜３ｂ１上に形成されるニッケル膜３ｂ２とで構成されている。各導電膜３ｂ１，３ｂ２の膜厚も、第一の導電層３ａのそれと同じである。
【００６０】
なお、ニッケル膜３ｂ２と、はんだ１０との間には、当該ニッケル膜３ｂ２の酸化を防止するために約４００ｎｍの膜厚の金膜が形成されるが、第二の主電極板４との接合処理の際に、溶解して金膜としての実体が消滅する。
【００６１】
次に、図５に示す構造について説明する。
【００６２】
図５に示すように、電力用半導体チップ１の第二の主面の表面内には、図４で説明したように、Ｎ型不純物領域１ａが形成されている。
【００６３】
また、電力用半導体チップ１の第二の主面側に形成される第一の導電層３ａの構成は、図４と同じである。
【００６４】
また、図５に示すように、電力用半導体チップ１の第一の主面上には、金属層２ｃが形成されている。そして、金属層２ｃ上には、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、上述のように対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第三の導電層３ｃが形成されている。
【００６５】
つまり、第三の導電層３ｃは、金属層２ｃ上に形成されるチタン膜３ｃ１と、当該チタン膜３ｃ１上に形成されるニッケル膜３ｃ２とで構成されている。各導電膜３ｃ１，３ｃ２の膜厚も、第一の導電層３ａのそれと同じである。
【００６６】
なお、ニッケル膜３ｃ２と、はんだ１０との間には、当該ニッケル膜３ｃ２の酸化を防止するために約４００ｎｍの膜厚の金膜が形成されるが、制御電極板５との接合処理の際に、溶解して金膜としての実体が消滅する。
【００６７】
本実施の形態に係る電力用半導体装置では、電力用半導体チップ１に形成されているＮ型不純物領域１ａと接触する低接触抵抗導電膜として、Ｎ型不純物領域１ａとの接触抵抗の低いチタン膜３ａ１を採用しているので、電力用半導体チップ１とチタン膜３ａ１との間の接触抵抗をより低く抑えることができる。
【００６８】
なお、本実施の形態においても、実施の形態１と同様に、電力用半導体チップ１の反りをより軽減する効果を有していることは、言うまでもない。
【００６９】
＜実施の形態３＞
本実施の形態に係る電力用半導体装置を、図６および図７に示す。図６は、本実施の形態に係る電力用半導体装置において、図１の破線７の領域を拡大した断面図である。また、図７は、本実施の形態に係る電力用半導体装置において、図１の破線８の領域を拡大した断面図である。
【００７０】
まずはじめに、図６に示す構造について説明する。
【００７１】
図６に示すように、電力用半導体チップ１の第二の主面の表面内には、Ｐ型不純物領域１ｂが形成されている。ここで、Ｐ型不純物領域の不純物濃度は、１×１０19以上である。
【００７２】
また、電力用半導体チップ１の第二の主面側に形成される第一の導電層３ａは、図６で示すように、アルミニウム膜３ａ１ｓ，モリブデン膜３ａ１ｔおよびニッケル膜３ａ２で構成されている。つまり、低接触抵抗導電膜３ａ１として、アルミニウム膜３ａ１ｓ，モリブデン膜３ａ１ｔを採用している。
【００７３】
ここで、アルミニウム膜３ａ１ｓは、電力用半導体チップ１の第二の主面上に形成されている。また、モリブデン膜３ａ１ｔは、アルミニウム膜３ａ１ｓ上に形成されている。さらに、ニッケル膜３ａ２は、モリブデン膜３ａ１ｔ上に形成されている。アルミニウム膜３ａ１ｓの膜厚は、約８００ｎｍ程度である。モリブデン膜３ａ１ｔの膜厚は、約１８０ｎｍ程度である。また、ニッケル膜３ａ２の膜厚は、約３００ｎｍ程度である。
【００７４】
なお、ニッケル膜３ａ２と、はんだ１０との間には、当該ニッケル膜３ａ２の酸化を防止するために約２００ｎｍの膜厚の金膜が形成されるが、第一の主電極板６との接合処理の際に、溶解して金膜としての実体が消滅する。
【００７５】
また、図６に示すように、電力用半導体チップ１の第一の主面上には、金属層２ｂが形成されている。そして、金属層２ｂ上には、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、実施の形態１と同様に、対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第二の導電層３ｂが形成されている。
【００７６】
つまり、第二の導電層３ｂは、金属層２ｂ上に形成されるアルミニウム膜３ｂ１ｓと、当該アルミニウム膜３ｂ１ｓ上に形成されるモリブデン膜３ｂ１ｔと、当該モリブデン膜３ｂ１ｔ上に形成されるニッケル膜３ｂ２とで構成されている。各導電膜３ｂ１ｓ，３ｂ１ｔ，３ｂ２の膜厚は、第一の導電層３ａのそれと同じである。
【００７７】
なお、ニッケル膜３ｂ２と、はんだ１０との間には、当該ニッケル膜３ｂ２の酸化を防止するために約２００ｎｍの膜厚の金膜が形成されるが、第二の主電極板４との接合処理の際に、溶解して金膜としての実体が消滅する。
【００７８】
次に、図７に示す構造について説明する。
【００７９】
図７に示すように、電力用半導体チップ１の第二の主面の表面内には、図６で説明したように、Ｐ型不純物領域１ｂが形成されている。
【００８０】
また、電力用半導体チップ１の第二の主面側に形成される第一の導電層３ａの構成は、図６と同じである。
【００８１】
また、図７に示すように、電力用半導体チップ１の第一の主面上には、金属層２ｃが形成されている。そして、金属層２ｃ上には、電力用半導体チップ１から見て、第一の導電層３ａと同一順序（ここで、上述のように対応する導電膜同士の膜厚が同一であっても良い）の層構造を有する第三の導電層３ｃが形成されている。
【００８２】
つまり、第三の導電層３ｃは、金属層２ｃ上に形成されるアルミニウム膜３ｃ１ｓと、当該アルミニウム膜３ｃ１ｓ上に形成されるモリブデン膜３ｃ１ｔと、当該モリブデン膜３ｃ１ｔ上に形成されるニッケル膜３ｃ２とで構成されている。各導電膜３ｃ１ｓ，３ｃ１ｔ，３ｃ２の膜厚も、第一の導電層３ａのそれと同じである。
【００８３】
なお、ニッケル膜３ｃ２と、はんだ１０との間には、当該ニッケル膜３ｃ２の酸化を防止するために約２００ｎｍの膜厚の金膜が形成されるが、制御電極板５との接合処理の際に、溶解して金膜としての実体が消滅する。
【００８４】
本実施の形態に係る電力用半導体装置では、電力用半導体チップ１に形成されているＰ型不純物領域１ｂと接触する低接触抵抗導電膜として、Ｐ型不純物領域１ｂとの接触抵抗の低いアルミニウム膜とモリブデン膜とから成る積層膜を採用しているので、電力用半導体チップ１と当該積層膜との間の接触抵抗をより低く抑えることができる。
【００８５】
なお、本実施の形態においても、実施の形態１と同様に、電力用半導体チップ１の反りをより軽減する効果を有していることは、言うまでもない。
【００８６】
＜実施の形態４＞
本実施の形態に係る電力用半導体装置では、電力用半導体チップ１の第一の主面上に形成されている金属層２ｂ，２ｃは、次の金属元素含んでいる。つまり、金属層２ｂ，２ｃと接する部分における低接触抵抗導電膜３ａ１，３ｂ１，３ｃ１と、同じ金属元素を含んでいる。
【００８７】
例えば、実施の形態３に係る電力用半導体装置では、低接触抵抗導電膜３ａ１，３ｂ１，３ｃ１を構成している導電膜のうち、金属層２ｂ，２ｃと接触する導電膜の金属元素は、アルミニウムである（図６，７参照）。したがって、金属層２ｂ，２ｃとして、当該アルミニウムを含んで構成する。
【００８８】
以上のような構成とすることにより、金属層２ｂ，２ｃと低接触抵抗導電膜３ａ１，３ｂ１，３ｃ１との間のバリア障壁を低くすることができる。よって、金属層２ｂ，２ｃと低接触抵抗導電膜３ａ１，３ｂ１，３ｃ１との間での接触抵抗を、さらに低減することができる。
【００８９】
なお、上記各実施の形態において、電力用半導体チップ１として、ＩＧＢＴ、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ダイオード（ダイオードの場合には、制御電極が存在しないため、当該制御電極上に存する金属層も存しない）、またはサイリスタ等を採用することができる。
【００９０】
特に、電力用半導体チップ１としてＩＧＢＴを採用した場合には、以下に示す効果を有する。
【００９１】
つまり、従来よりＩＧＢＴにおいて、ワイヤボンディング方式により、制御電極に配線を接合した場合には、接合部の発熱により、当該接合部における抵抗が上昇するという問題があった。
【００９２】
しかし、本発明に係る電力用半導体装置では、ダイレクトリードボンディング方式により、ＩＧＢＴに対して配線を介さず直接、制御電極板が配設されるので、ＩＧＢＴと配線との結合部における、発熱による抵抗上昇という問題を解消することができる。
【００９３】
また、各実施の形態に係る発明では、電力用半導体チップ１が単体である場合について言及してきた。しかし、複数の電力用半導体チップ１から成るＨＶＩＣ（Ｈｉｇｈ  Ｖｏｌｔａｇｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ）と単体の電力用半導体チップ１と置換して、上記各実施の形態を適用しても良い。
【００９４】
また、電力用半導体チップ１に限らず、電力用以外の半導体チップに対して上記各実施の形態を適用することができる。さらに、複数の半導体チップから成るＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ）に対して、上記各実施の形態を適用することもできる。
【図面の簡単な説明】
【００９５】
【図１】本発明に係る電力用半導体装置の概略構成を示す断面図である。
【図２】実施の形態１に係る電力用半導体装置の一部を示す断面図である。
【図３】実施の形態１に係る電力用半導体装置の一部を示す断面図である。
【図４】実施の形態２に係る電力用半導体装置の一部を示す断面図である。
【図５】実施の形態２に係る電力用半導体装置の一部を示す断面図である。
【図６】実施の形態３に係る電力用半導体装置の一部を示す断面図である。
【図７】実施の形態３に係る電力用半導体装置の一部を示す断面図である。
【符号の説明】
【００９６】
１  電力用半導体チップ、２ｂ，２ｃ  金属層、３ａ  第一の導電層、３ｂ  第二の導電層、３ｃ  第三の導電層、４  第二の主電極板（ソース電極板）、５  制御電極板、６  第一の主電極板（ドレイン電極板）、１０  はんだ、３ａ１，３ｂ１，３ｃ１  低接触抵抗導電膜、３ａ２，３ｂ２，３ｃ２  ニッケル膜、１ａ  Ｎ型不純物領域、１ｂ  Ｐ型不純物領域。
【図１】
2005203474.tif 000003
【図２】
2005203474.tif 000004
【図３】
2005203474.tif 000005
【図４】
2005203474.tif 000006
【図５】
2005203474.tif 000007
【図６】
2005203474.tif 000008
【図７】
2005203474.tif 000009