(57)【要約】【課題】  ＯＰＣ処理を行うための設備にかかる負担を軽減させることができるとともに、計算時間を短縮することができるフォトマスク設計システムを提供する。【解決手段】  複数の設計依頼元の端末装置に接続され、該端末装置からの設計要求に基づいてフォトマスクのデザインの設計処理を行うフォトマスク設計処理システムであって、前記複数の依頼元の端末装置から送信される情報であって、ウェハ上に形成する回路パターンのレイアウトを示すデータであるレイアウト情報を受信する受信部と、前記受信部によって受信したレイアウト情報に基づいて、回路パターンのレイアウトに光近接効果補正処理を行って前記フォトマスクのデザインの設計処理を行う光近接効果補正処理部と、前記複数の設計依頼元の端末装置からの設計要求に基づいて、前記光近接効果補正処理部を共有して設計処理させる制御部とを有することを特徴とする。【選択図】    図１
2005189362.tif 000002
【特許請求の範囲】
【請求項１】
複数の設計依頼元の端末装置に接続され、該端末装置からの設計要求に基づいてフォトマスクのデザインの設計処理を行うフォトマスク設計処理システムであって、
前記複数の依頼元の端末装置から送信される情報であって、ウェハ上に形成する回路パターンのレイアウトを示すデータであるレイアウト情報を受信する受信部と、
前記受信部によって受信したレイアウト情報に基づいて、回路パターンのレイアウトに光近接効果補正処理を行って前記フォトマスクのデザインの設計処理を行う光近接効果補正処理部と、
前記複数の設計依頼元の端末装置からの設計要求に基づいて、前記光近接効果補正処理部を共有して設計処理させる制御部と
を有することを特徴とするフォトマスク設計処理システム。
【請求項２】
前記制御部は、前記端末装置もしくは自身に接続される情報処理装置によって前記光近接効果補正処理部の処理を行わせることを特徴とする請求項１記載のフォトマスク設計処理システム。
【請求項３】
回路パターンのレイアウトに光近接効果補正データを加えるためのパラメータ情報を記憶するパラメータ記憶部を有し、
前記光近接効果補正処理部は、前記レイアウト情報に基づいて、前記パラメータ記憶部に記憶されたパラメータを読み出し、読み出したパラメータに基づいて、光近接効果補正処理を行う
ことを特徴とする請求項１または請求項２に記載のフォトマスク設計処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体のウェハに用いられるフォトマスクのデザインを設計するためのフォトマスク設計処理システムに関する。
【背景技術】
【０００２】
従来から、半導体を製造する場合において、半導体の内部構造が微細化されつつある。この微細化をするにあたり、電流リーク、故障が起きやすくなることが考えられるため、これらの要因を解消することが望まれており、その１つの方法として、理想的な回路パターンを形成できるようなフォトマスクを設計することがあげられる。すなわち、微細化されることにより、所望の回路パターンと同じ形状のフォトマスクを作成したとしても、光近接効果などにより、デザイン通りの回路パターンが形成されない場合がある。この光近接効果を解消するために、所望の回路パターンになるようにフォトマスクのデザインの形状に補正を加える処理である光近接効果補正（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ：ＯＰＣ）処理が行われる。このようなＯＰＣ処理を行ってフォトマスクのデザインを設計するためには、ＯＰＣ処理を行うための計算時間が非常に長くかかるため、ＯＰＣ処理を専用に行うためにＯＰＣ処理装置が用いられるが、このＯＰＣ処理装置は非常に高価なものであり、コストが嵩む。
【０００３】
半導体製造メーカは、メーカそれぞれがこのＯＰＣ処理装置を購入し、独自にフォトマスクのデザインを設計していた。製造する半導体は、例えば、２０層から４０層の回路パターンが設けられ、これらのうち同じ層において回路を接続したり、あるいは、上位の層と下位の層との回路を接続することにより、回路全体が構成されるが、このうち、微細化された層は、一部（例えば５層）である。この微細化された層において光近接効果が発生するため、上述のＯＰＣ処理が行われるが、１つの半導体回路を作成するにあたりＯＰＣ処理が必要となるのは、４０層ある半導体のうち、全体のおよそ４分の１から８分の１程度であり、それ以外は、汎用のツールによってフォトマスクのデザインが設計される。
【０００４】
従って、このようなごく一部にのみ使用されるＯＰＣ処理装置であっても、普段は使用頻度が少ないため１台で処理が間に合うが、半導体の設計依頼が多くなったり、あるいは、デザイン設計の計算し直しの機会が増えると、１台のＯＰＣ処理装置だけでは計算処理が間に合わないため、ＯＰＣ処理装置の設備を増設しなければならない。この設備の増設においても、半導体製造メーカがそれぞれにおいて行っていた。
このように、ＯＰＣ装置は、ＯＰＣ処理が必要ではないフォトマスクの設計には利用されず、ＯＰＣ処理を行う一時期、例えば、1ヶ月のうちのある１週間だけ使用し、その他の週においては全く使用されない。また、利用される１週間については、２４時間常に計算を行わせている状況である。
【０００５】
また、従来技術において、計算処理を高速に行うべく分散処理を行う計算機ネットワークシステムが提案されている（例えば、特許文献１参照）。
また、ＯＰＣ処理を行う機能を有するシステムも提供されている（例えば、特許文献２）。
【特許文献１】特開２００２−２７８９０５号公報
【特許文献２】特開２００２−３３２６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来技術においては、半導体の一部だけを設計する一時期の利用にもかかわらず、高額なＯＰＣ処理装置を半導体製造メーカなどが各自購入し、必要に応じて増設していたので、半導体製造メーカにとってコストが嵩むとともに、維持費も増大してしまうという問題点があった。
また、ＯＰＣ処理にかかる計算時間は非常に長いため、半導体の一部にのみ利用されるフォトマスクの設計が終わるまで、他の作業を保留しなければならず、製造期間が長引いてしまっていた。さらに、所望する回路パターンを精度良く形成するためには、フォトマスクの設計が重要であり、このフォトマスクを精度よく設計しようとすると、計算時間がさらに長引いてしまうという問題点があった。
【０００７】
本発明は、このような事情に鑑みてなされたもので、その目的は、ＯＰＣ処理を行うための設備にかかる負担を軽減させることができるとともに、計算時間を短縮することができるフォトマスク設計システムを提供することにある。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明は、複数の設計依頼元の端末装置に接続され、該端末装置からの設計要求に基づいてフォトマスクのデザインの設計処理を行うフォトマスク設計処理システムであって、前記複数の依頼元の端末装置から送信される情報であって、ウェハ上に形成する回路パターンのレイアウトを示すデータであるレイアウト情報を受信する受信部と、前記受信部によって受信したレイアウト情報に基づいて、回路パターンのレイアウトに光近接効果補正処理を行って前記フォトマスクのデザインの設計処理を行う光近接効果補正処理部と、前記複数の設計依頼元の端末装置からの設計要求に基づいて、前記光近接効果補正処理部を共有して設計処理させる制御部とを有することを特徴とする。
【０００９】
また、本発明は、上述の請求項１記載のフォトマスク設計処理システムにおいて、前記制御部は、前記端末装置もしくは自身に接続される情報処理装置によって前記光近接効果補正処理部の処理を行わせることを特徴とする。
【００１０】
また、本発明は、上述のフォトマスク設計処理システムにおいて、回路パターンのレイアウトに光近接効果補正データを加えるためのパラメータ情報を記憶するパラメータ記憶部を有し、前記光近接効果補正処理部は、前記レイアウト情報に基づいて、前記パラメータ記憶部に記憶されたパラメータを読み出し、読み出したパラメータに基づいて、光近接効果補正処理を行うことを特徴とする。
【発明の効果】
【００１１】
以上説明したように、この発明によれば、設計要求として受信したレイアウト情報に基づいて、回路パターンのレイアウトに光近接効果補正処理を行ってフォトマスクのデザインの設計処理を行う光近接効果補正処理部を、複数の設計依頼元の端末装置からの設計要求に基づいて、共有し、設計処理を行うようにしたので、計算資源の利用の波を平準化させることができるので、１つの設計依頼元に設けられた計算資源に負荷が一期間に集中してしまうことを防止することができ、また、半導体製造メーカが独自にそれぞれ設備投資する必要がなくなり、コスト負担を軽減させることができる。また、計算資源を間欠的な利用ではなく、恒常的に利用することができるので、計算資源を効率的に利用することができる。
【００１２】
また、本発明によれば、端末装置もしくは自身に接続される情報処理装置によって光近接効果補正処理を行わせるようにしたので、情報処理資源を有効に活用し、光近接効果補正処理を行う時間を短縮することができる。
【００１３】
また、本発明によれば、光近接効果補正データを加えるためのパラメータ情報を記憶しておき、このパラメータ情報に基づいて、光近接効果補正処理を行うようにしたので、既にある程度計算された結果を反映させることができるので、光近接効果補正処理にかかる時間を短縮することができるとともに、精度を向上させることができ、無駄な計算を省き計算時間の短縮を図ることができる。また、光近接効果補正処理における最適化をすることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施形態によるフォトマスク設計処理システムを図面を参照して説明する。
図１は、この発明の一実施形態によるフォトマスク設計処理システムを適用した概念を示す概念図である。
この図において、フォトマスク設計処理システムが設けられるＯＰＣセンターは、半導体の回路パターンであるレイアウトに基づいて、光近接効果補正を施したフォトマスクのデザインを設計処理する機能を有し、この機能が複数の半導体製造メーカによって共有して利用される。また、ＯＰＣセンターにおける計算結果は、マスク製造メーカに提供され、この計算結果に基づくデザインに従って、マスク製造メーカにおいてフォトマスクが製造される。
【００１５】
ＯＰＣセンターには、ＣＰＵ（中央処理装置）サーバ、ライセンスサーバ、ファイルサーバがそれぞれネットワークによって接続されて設置されており、このＯＰＣセンター内の光近接効果補正処理を行うＯＰＣツールについては、ＥＤＡ（半導体設計支援）ベンダーによって提供されるツールが適用される。このＯＰＣツールは、複数のＥＤＡベンダーから提供されてもよい。
【００１６】
また、ＯＰＣセンターは、複数の半導体製造メーカによって共有されるものであり、ここでは、Ａ社のＯＰＣツールを保有する企業や、Ｂ社のＥＤＡベンダーのＯＰＣツールを保有する企業等が利用可能である。ここでツールの保有とは、例えば、Ａ社のＯＰＣツールを複数の企業によって共有するためのライセンス契約をＡ社としていることである。
【００１７】
また、ＯＰＣセンターは、半導体製造メーカから設計要求に応じてフォトマスク設計処理を行い、処理を行った計算結果をマスク製造メーカの端末装置に送信して製造を依頼する。この製造依頼先は、半導体製造メーカによって設計要求時に予め指定されている。ここでは、マスク製造メーカとしては、ＩＤＭ（総合半導体メーカ）、マスク製造及びウェハ製造メーカ、ファンドリー会社（受託生産会社）などがある。
【００１８】
また、ＯＰＣセンターにおいては、光近接効果補正処理の計算を行うために、ＥＤＡ（半導体設計支援）リソースとなる情報処理装置（各種サーバ装置など）を高速大容量ネットワーク接続が行われ、各情報処理装置において分散サーバ処理が行われる。これにより、ＯＰＣセンター処理のように計算時間がかかる処理であっても、計算時間の短縮を図ることが可能である。なお、このＯＰＣセンター内のＯＰＣセンターツールは、半導体製造メーカやマスク製造メーカによって共用のライセンスとしてＥＤＡベンダーから許可を得て活用される。
【００１９】
このように、ＯＰＣセンターに設けられるフォトマスク設計処理システムを複数の半導体製造メーカで共有して利用するようにしたので、半導体製造メーカにとっては、独自にＯＰＣ処理を行うための設備を設置したり、増設する必要がなくなるので、設備コストを低減させることができる。また、独自にＯＰＣ処理設備を保有する場合に比べて複数社で共有して設けた場合の方が設備の規模を大きくすることが可能であるので、ＯＰＣ処理処理にかかる計算時間を短縮することができる。
【００２０】
次に、フォトマスク設計処理システムについて説明する。図２は、フォトマスク設計処理システムについて説明するための概略ブロック図である。
この図において、フォトマスク設計処理システム１は、ネットワーク２０を介して半導体製造メーカのそれぞれが保有する端末装置３０に複数台接続される。この端末装置３０が、フォトマスクのデザインの設計依頼元となる。また、フォトマスク設計処理システム１は、ネットワーク２１を介して、マスク製造メーカが保有する端末装置４０に複数台接続される。この端末装置４０は、半導体製造メーカの端末装置３０からフォトマスクのデザインが設計依頼され、この設計依頼に基づいて、フォトマスク設計処理システム１においてＯＰＣ処理され、その計算結果のデータが半導体製造メーカから指定されたマスク製造メーカに送信され、マスク製造メーカにおいて製造装置によってフォトマスクの製造が行われる。
【００２１】
次に、フォトマスク設計処理システム１において、通信部１１は、複数の依頼元の端末装置３０から送信される情報であって、ウェハ上に形成する回路パターンのレイアウトを示すデータであるレイアウト情報を受信する。
このレイアウト情報には、例えば、図３（ａ）に示すような回路パターンのレイアウトを示す情報の他に、ルールベースまたはモデルベースを指定する情報と、ロジック、マイコン、メモリ、イメージャのうちウェハの用途を指定する情報と、ゲート、コンタクト、メタル等のうちいずれのクリティカル層に該当するかを示す情報、デザインルールのベースを特定する情報とが含まれる。これらの情報の詳細については後述する。
【００２２】
記憶部１２は、回路パターンのレイアウトに光近接効果補正データを加えるためのパラメータ情報を記憶するパラメータ記憶部１２１ａ、・・・１２１ｂを有する。パラメータ情報記憶部が複数設けられているのは、半導体製造メーカ各社毎に独自のパラメータ情報を記憶しておくようにするためであり、他社の半導体製造メーカのパラメータ情報は、半導体製造メーカの端末装置３０から参照できないようになっているとともに、マスクのデザイン設計の際にも自社のパラメータ情報記憶部以外を利用することができないようになっており、フォトマスク設計処理システム１を共有しても、機密性が高い情報については、機密性が保持される。
【００２３】
この各パラメータ記憶部１２１ａ、・・・、１２１ｂのそれぞれに記憶されるパラメータ情報は、例えば図４に示すように、ベースの分類、ウェハの用途、マスクレイヤー種類、デザインルールの項目によって分類されて記憶されており、これらのパラメータ情報は、転写パターンの矩形・形状（縦方向の矩形、横方向の矩形、斜め方向の矩形、円状、楕円状など）毎に記憶される。図４においては、矩形パターン１について示されている。
ベースの分類は、ＯＰＣ処理を行う処理方式であるルールベースとモデルベースとに分類されている。ここで、ルールベースとは、マスクによってウェハ上に焼き付け処理を行った場合に形成される回路パターンの形状をコンピュータ上で予めシミュレーションしておき、シミュレーションによって得られた回路パターンの形状毎のパラメータ情報が予めデータとして記憶されており、この記憶されたデータを用いて設計される方式である。すなわち、シミュレーションで得られた結果を用いてウェハ上に回路を形成する方式である。
モデルベースとは、デザインを設計して実際にウェハ上に回路を形成し、所望のパターンが形成されたか否かの検証をし、その検証結果に基づき再度デザインを設計しなおし、所望のパターンの形状なるように検証を繰り返しながらデザインを設計していく設計方法である。このモデルベースのパラメータ情報は、検証が行われる毎に順次パラメータ情報を更新するようにしてもよい。
【００２４】
ウェハの用途は、例えば、ロジック、マイコン、メモリ、イメージャがあり、それぞれの用途に応じてパラメータ情報も分類されている。
マスクレイヤー種類は、ＯＰＣ処理が適用可能なクリティカル層すなわち、ゲート、コンタクト、メタルなどによって分類されている。
デザインルールは、ＯＰＣ処理を行うランク毎に分類されている。ここでは、１８０nmベース以上、１５０nmベース、１３０nmベース、１１０nmベース、９０nmベース、６５nmベース以下、のように７ランクに分類されている。このデザインルールにおける数値が小さいランクほど、光の干渉等の影響がウェハの焼き付け処理において大きく出てくるので、光近接効果補正を十分に行う必要がある。
【００２５】
この記憶部１２は、ハードディスク装置や光磁気ディスク装置などが適用され、また、フラッシュメモリ等の不揮発性のメモリや、ＣＲ−ＲＯＭ等の読み出しのみが可能な記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のような揮発性のメモリ、あるいはこれらの組み合わせで構成するようにしてもよい。
また、この記憶部１２は、１つの記憶装置に格納される構成であってもよく、また、分散型すなわち、各パラメータ記憶部１２１ａ、・・・、１２１ｂのそれぞれを別々の記憶装置に格納することにより、複数の記憶装置によって構成するようにしてもよい。この分散先の記憶装置は、外部の記憶装置であってもよい。また、分散する単位は、パラメータ情報記憶部１２１ａ等ではなく、パラメータ情報記憶部内に記憶された情報の階層毎（例えば用途毎）であってもよい。
【００２６】
光近接効果補正処理部１３は、通信部１１によって受信したレイアウト情報に基づいて、回路パターンのレイアウトに光近接効果補正処理を行ってフォトマスクのデザインを設計する演算処理を行う。ここで、光近接効果補正処理とは、微細化によって光近接効果が発生する場合においても、ウェハ上に焼き付けられる回路パターンが、レイアウト情報によって指定されたレイアウトになるように、フォトマスクのデザインの形状に補正を加える処理である。この設計処理をするにあたり、光近接効果補正処理部１３は、レイアウト情報に含まれる項目や指示に該当する情報であって、パラメータ記憶部１２に記憶されたパラメータを読み出し、読み出したパラメータ情報に基づいて、光近接効果補正処理を行う。また、光近接効果補正処理部１３は、この光近接効果補正処理を行う際に、レイアウト情報に応じた形状がウェハ上に焼き付けされるデザインとなるマスクのデザインを最適化する処理を行う。ここでいう最適化には、以下に示すように主に３種類ある。
【００２７】
１）パラメータ情報記憶部に記憶されたパラメータ情報の中から、レイアウト情報に含まれる情報の各項目に該当するパラメータを選択して、デザイン設計に適用する。この方法によれば、既に記憶されたパラメータを有効に活用し、ＯＰＣセンター処理にかかる時間を短縮することができ、フォトマスクの設計効率を向上せさ、製品の生産効率を向上させることができる。
【００２８】
２）既にパラメータ情報記憶部に記憶され蓄積されたデータと、このデータに基づいて設計されたデザインのフォトマスクによってウェハに焼き付けを行った形状とに基づいて、新たなデザインを設計してパラメータ情報を生成し、パラメータ情報記憶部に追加して記憶する。この方法によれば、レイアウト情報によって指定されたレイアウトの形状に実際にウェハ上に形成される回路パターンを近づけることができ、精度を向上させることができる。
【００２９】
３）既にあるデザイン同士を比較して、新たなデザインを作成する。この場合、例えば、デザインルールのランクが同じで、レイアウトの形状が類似しているパターンを比較して、同じランクであって新たな形状のパラメータ情報を生成する。この方法によれば、既にあるパラメータ情報に基づいて新たなパラメータ情報を生成することができるので、全く新たにパラメータ情報を生成する場合に比べて、ＯＰＣ処理にかかる時間を短縮することができ、設計依頼を受ける前に予め多種のパラメータ情報を準備しておくことが可能であり、設計依頼があってからデザインの設計が完了するまでの期間を短縮することができる。
【００３０】
制御部１４は、複数の設計依頼元の端末装置３０からの設計要求に基づいて、光近接効果補正処理部１３を共有して設計処理させる。また、制御部１３は、端末装置３０、端末装置４０もしくは自身に接続される情報処理装置５０によって光近接効果補正処理部１３の機能と同様の処理を行わせる。この場合、端末装置３０、端末装置４０もしくは自身に接続される情報処理装置５０が、光近接効果補正処理部１３の機能を実現する。
【００３１】
検証部１５は、ＯＰＣ処理によって設計されたフォトマスクのデザインでマスクを実際に製造してよいか否かの検証を行う。この検証は、例えば、フォトマスクを作成する際の電子ビームを制御するためのデータに基づいて行われる。
【００３２】
なお、通信部１１、光近接効果補正処理部１３、制御部１４は専用のハードウェアにより実現されるものであってもよく、また、この通信部１１、光近接効果補正処理部１３、制御部１４はメモリおよびＣＰＵ（中央演算装置）により構成され、通信部１１、光近接効果補正処理部１３、制御部１４の機能を実現するためのプログラムをメモリにロードして実行することによりその機能を実現させるものであってもよい。
【００３３】
情報処理装置５０は、フォトマスク設計処理システム１にネットワーク２０を介して接続され、制御部１４からの指示に基づき、光近接効果補正処理部１３が行う処理の一部を行うことにより、分散サーバ処理を行う。この場合、情報処理装置５０は、ネットワーク２０に高速大容量ネットワーク接続される。
【００３４】
次に、上述した構成におけるフォトマスク設計処理システム１の動作について図５を用いて説明する。
まず、フォトマスク設計処理システム１の通信部１１は、端末装置３０から送信されるレイアウト情報を受信する（ステップＳ１０）。このレイアウト情報を受信する際に、マスク製造メーカを指定する情報も受信する。フォトマスク設計処理システム１において、制御部１４は、光近接効果補正処理部１３におけるＯＰＣ処理量を検出するとともに、分散処理によるＯＰＣ処理量を検出し、分散処理によって行うかフォトマスク設計処理システム１の光近接効果補正処理部１３を共有してパラメータ情報に基づくＯＰＣ処理を行わせるかを決定する（ステップＳ１１）。ここでは、例えば、負荷が少ない方に処理させる。
【００３５】
分散処理による負荷が少ない場合、制御部１４は、受信したレイアウト情報に基づくＯＰＣ処理を情報処理装置５０に分散して行わせる（ステップＳ１２）。この分散は、複数の情報処理装置５０や端末装置３０、端末装置４０に分散させてもよい。
一方、光近接効果補正処理部１３における負荷が少ない場合、制御部１４は、受信したレイアウト情報に基づくＯＰＣ処理を光近接効果補正処理部１３によって行わせる（ステップＳ１３）。
【００３６】
そして、制御部１４からの指示に基づいて、各情報処理装置５０または、光近接効果補正処理部１３は、レイアウト情報に基づいてレイヤの合成を行うとともに、ＯＰＣ処理を行う（ステップＳ１４）。このＯＰＣ処理は、上述の最適化処理が行われる。ＯＰＣ処理が完了すると、制御部１４は、検証部１５によって、検証（ＯＲＣ処理）を行わせる（ステップＳ１５）。検証部１５における検証結果が正常である場合、制御部１４は、マスク製造メーカを指定する情報に該当するマスク製造メーカの端末装置４０に対して、フォトマスクの製造指示を送信するとともに（ステップＳ１６）、ＯＰＣ処理によって算出された演算結果となるフォトマスクのデザインデータを送信する。
【００３７】
ここでは、例えば、図３（ａ）に示すような十字状の形状であって、９０ｎｍベースの回路パターンが指定されたレイアウト情報について、ＯＰＣ処理を行うことなくフォトマスクを製造してウェハに焼き付けした場合、図３（ｂ）に示すように、形状が崩れてしまう。このように形状が崩れてしまうと、回路が正常に動作しなかったり、誤作動が起きる場合もある。しかし、ＯＰＣ処理によって、たとえば図３（ｃ）に示すような補正された十字状のデザインに従ってフォトマスクのデザインを製造し、ウェハへの焼き付けを行うと、図３（ｄ）に示すように、レイアウト情報によって指定された回路パターンを精度良く実現することができる。
【００３８】
なお、上記実施形態における分散処理と情報処理資源の共有については、一方のみ行うようにしてもよく、両方組み合わせて行うようにしてもよい。例えば、分散先の情報処理装置５０において、複数のＯＰＣ処理を共有して行うようにしてもよく、また、１つのＯＰＣ処理処理を光近接効果補正処理部１３と情報処理装置５０とに分散させるようにしてもよい。
【００３９】
また、図１における通信部１１、近接効果補正処理部１３、制御部１４、検証部１５の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより光近接効果補正処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
【００４０】
また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
【００４１】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【図面の簡単な説明】
【００４２】
【図１】この発明の一実施形態によるフォトマスク設計処理システムを適用した概念を示す概念図である。
【図２】フォトマスク設計処理システムについて説明するための概略ブロック図である。
【図３】回路パターンのレイアウトとウェハ上に焼き付けされた形状とを説明するための図面である。
【図４】パラメータ情報記憶部に記憶されるパラメータ情報の一例を示す図面である。
【図５】上述した構成におけるフォトマスク設計処理システム１の動作について説明するためのフローチャートである。
【符号の説明】
【００４３】
１  フォトマスク設計処理システム              １１  通信部
１２  記憶部
１２１ａ、１２１ｂ  パラメータ情報記憶部
１３  近接効果補正処理部                      １４  制御部
１５  検証部                                  ２０、２１  ネットワーク
３０、４０  端末装置                          ５０  情報処理装置
【図１】
2005189362.tif 000003
【図２】
2005189362.tif 000004
【図３】
2005189362.tif 000005
【図４】
2005189362.tif 000006
【図５】
2005189362.tif 000007