(57)【要約】【課題】アクティブマトリクス型ＥＬ表示装置において、点灯時間率を低下させることなく、ＥＬ素子に対して効果的に逆バイアス電圧を印加することができるように構成すること。【解決手段】１つの画素１０を構成するＥＬ素子Ｅ１  は、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２によって点灯駆動されると共に、消去トランジスタＴｒ３によって点灯時間が制御され多階調表現が実現される。ＥＬ素子Ｅ１  の陽極端子には、逆バイアス印加トランジスタＴｒ４のドレインが接続されており、同トランジスタＴｒ４のゲートおよびソースは、それぞれ消去トランジスタＴｒ３および書き込みトランジスタＴｒ１のそれぞれゲートに接続されている。この構成により、消去トランジスタＴｒ３のオン動作に同期して、逆バイアス印加トランジスタＴｒ４もオン動作し、ＥＬ素子Ｅ１  に対して逆バスアス電圧を供給することができる。【選択図】      図７
2005017438.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線および複数の走査線の交差位置に配され、少なくともそれぞれに点灯駆動トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動装置であって、
前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアスを加える逆バイアス印加モードとが選択されるようになされ、かつ前記点灯モードにおいては前記点灯駆動トランジスタを介して前記発光素子に対して順方向電圧が加えられ、前記逆バイアス印加モードにおいては逆バイアス印加トランジスタを介して前記発光素子に対して逆バイアスが加えられるように構成したことを特徴とする発光表示パネルの駆動装置。
【請求項２】
前記点灯駆動トランジスタのゲートに、該トランジスタのゲート電位を印加するための書き込みトランジスタが接続され、かつ前記点灯駆動トランジスタのゲート電位を一定の時間保持する電荷保持用キャパシタを備えたことを特徴とする請求項１に記載の発光表示パネルの駆動装置。
【請求項３】
前記キャパシタの電荷を任意の時間に消去させる作用をする消去トランジスタを、前記キャパシタと前記点灯駆動トランジスタのゲートの共通電位部分に接続したことを特徴とする請求項１または請求項２に記載の発光表示パネルの駆動装置。
【請求項４】
前記キャパシタの電荷を消去させる期間において、前記逆バイアス印加モードが選択されるように構成したことを特徴とする請求項３に記載の発光表示パネルの駆動装置。
【請求項５】
前記消去トランジスタのオン／オフ電位と、前記逆バイアス印加トランジスタのオン／オフ電位が、共に同電位であることを特徴とする請求項３または請求項４に記載の発光表示パネルの駆動装置。
【請求項６】
前記書き込みトランジスタのオフ電位と、前記逆バイアスの印加電位が同電位であることを特徴とする請求項２ないし請求項５のいずれかに記載の発光表示パネルの駆動装置。
【請求項７】
前記逆バイアス印加トランジスタのゲートと、前記消去トランジスタのゲートが接続され、前記逆バイアス印加トランジスタのソースと前記書き込みトランジスタのゲートが接続されていることを特徴とする請求項２ないし請求項６のいずれかに記載の発光表示パネルの駆動装置。
【請求項８】
前記発光素子は、有機化合物を発光層に用いた有機ＥＬ素子により構成したことを特徴とする請求項１ないし請求項７のいずれかに記載の発光表示パネルの駆動装置。
【請求項９】
複数のデータ線および複数の走査線の交差位置に配され、少なくともそれぞれに点灯駆動トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動方法であって、
前記点灯駆動トランジスタを介して発光素子に対して順方向電圧を加える発光素子の点灯ステップと、前記点灯駆動トランジスタをカットオフすることで発光素子を消灯させる消灯ステップとが実行され、前記点灯ステップの期間と消灯ステップの期間に基づいて多階調表現を実現させるようになされ、かつ前記消灯ステップの期間内において、逆バイアス印加トランジスタを介して前記発光素子に対して逆バイアスを加える動作を実行することを特徴とする発光表示パネルの駆動方法。
【請求項１０】
前記点灯駆動トランジスタをカットオフする発光素子の消灯ステップが、前記点灯駆動トランジスタのゲート電位をカットオフ状態に制御する消去トランジスタの動作により実行されることを特徴とする請求項９に記載の発光表示パネルの駆動方法。
【請求項１１】
前記消去トランジスタと、前記逆バイアス印加トランジスタのオン／オフ動作が同期して実行されることを特徴とする請求項１０に記載の発光表示パネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、画素を構成する発光素子を、例えばＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）によってアクティブ駆動させる表示パネルの駆動装置に関し、特に前記発光素子の点灯時間率（発光デューティ比）を低下させることなく、発光素子に対して効果的に逆バイアス電圧を加えることができる発光表示パネルの駆動装置および駆動方法に関する。
【０００２】
【従来の技術】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されており、既に一部の製品において実用化されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を単にマトリクス状に配列したパッシブマトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、例えばＴＦＴからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者のパッシブマトリクス型表示パネルに比べて、低消費電力化を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【０００４】
図１は、既に提案されているアクティブマトリクス型表示パネルにおける１つの画素１０に対応する回路構成の一例を示している。図１において制御用ＴＦＴすなわち書き込みトランジスタＴｒ１のゲートＧは、走査線（走査ラインＡ１  ）に接続され、ソースＳはデータ線（データラインＢ１  ）に接続されている。また、この書き込みトランジスタＴｒ１のドレインＤは、点灯駆動用ＴＦＴ、すなわち駆動トランジスタＴｒ２のゲートＧに接続されると共に、電荷保持用キャパシタＣ１  の一方の端子に接続されている。
【０００５】
駆動トランジスタＴｒ２のソースＳは、前記キャパシタＣ１  の他方の端子に接続されると共に、パネル内に形成された共通陽極１１に接続されている。また駆動トランジスタＴｒ２のドレインＤは、有機ＥＬ素子Ｅ１  の陽極に接続され、この有機ＥＬ素子Ｅ１  の陰極端子は、パネル内に形成された例えば基準電位点（アース）を構成する共通陰極１２に接続されている。
【０００６】
図２は、図１に示した各画素１０を担う回路構成を、表示パネル１５に配列した状態を模式的に示したものであり、各走査ラインＡ１  〜Ａｎ  と、各データラインＢ１  〜Ｂｍ  との交差位置の各々において、図１に示した回路構成の各画素１０がそれぞれ形成されている。そして、前記した構成においては、駆動トランジスタＴｒ２の各ソースＳが図２に示された共通陽極１１にそれぞれ接続され、各ＥＬ素子Ｅ１  の陰極端子が同じく図２に示された共通陰極１２にそれぞれ接続された構成とされている。さらに、この回路において、発光制御を実行する場合においては、電圧源Ｖ１の正電源端子がスイッチ１４を介して、表示パネル１５に形成された共通陽極１１に接続され、また電圧源Ｖ１の負電源端子が共通陰極１２に接続される。
【０００７】
この状態において、図１における書き込みトランジスタＴｒ１のゲートＧに走査ラインを介してオン電圧が供給されると、トランジスタＴｒ１はソースＳに供給されるデータラインからの電圧に対応した電流を、ソースＳからドレインＤに流す。したがって、トランジスタＴｒ１のゲートＧがオン電圧の期間に、前記キャパシタＣ１  が充電され、その電圧がトランジスタＴｒ２のゲートＧに供給されて、トランジスタＴｒ２にはそのゲート電圧とソース電圧に基づいた電流を、ソースＳからＥＬ素子Ｅ１  を通じて共通陰極１２に流し、ＥＬ素子Ｅ１  を発光させる。
【０００８】
またトランジスタＴｒ１のゲートＧがオフ電圧になると、トランジスタＴｒ１はいわゆるカットオフとなり、トランジスタＴｒ１のドレインＤは開放状態となるものの、駆動トランジスタＴｒ２はキャパシタＣ１  に蓄積された電荷によりゲートＧの電圧が保持され、次の走査まで駆動電流を維持することで、ＥＬ素子Ｅ１  の発光も維持される。なお、前記した駆動トランジスタＴｒ２には、ゲート入力容量が存在するので、前記したキャパシタＣ１  を格別に設けなくても、前記と同様な動作を行わせることは可能である。
【０００９】
ところで有機ＥＬ素子は、電気的にはダイオード特性を有する発光エレメントと、これに並列に接続された静電容量（寄生容量）を有しており、このダイオード特性の順方向電流にほぼ比例した強度で発光することが知られている。また、前記したＥＬ素子においては、発光に関与しない逆方向の電圧（逆バイアス電圧）を逐次印加することで、クロストーク発光を低減させることができると共に、ＥＬ素子の発光寿命を延ばすことができることが経験的に知られている。そこで、次に示す例えば特許文献１には、前記した共通陽極１１と、共通陰極１２との間に逆バイアス電圧を印加することが示されている。
【００１０】
【特許文献１】
特開２００１−１１７５３４号公報（段落００１４〜００１６，００２０、図６、図８）
【００１１】
前記した図１は特許文献１における図６に示された構成を示したものであり、また、前記した図２は特許文献１における図８に示された構成を示したものである。そして、前記した図２における電圧源Ｖ２は、ＥＬ素子Ｅ１  に対して逆バイアス電圧を印加する時に利用される。すなわち、逆バイアス電圧の印加時には、スイッチ１４は電圧源Ｖ２側に切り換えられる。これにより、共通陰極１２に対して電圧源Ｖ２の正電源端子が、また共通陽極１１に電圧源Ｖ２の負電源端子が接続される。したがって、図１に示すＥＬ素子Ｅ１  には、駆動トランジスタＴｒ２のドレインＤとソースＳ間を介して逆バイアス電圧が印加されることになる。
【００１２】
【発明が解決しようとする課題】
ところで、前記特許文献１に示された図１および図２の構成によると、共通陽極１１と共通陰極１２との間に、駆動トランジスタＴｒ２を介してＥＬ素子Ｅ１  が接続された構成とされているので、前記ＥＬ素子Ｅ１  に対して逆バイアス電圧を印加する場合、全てのＥＬ素子を一時的に非点灯となる期間を設定しなければならない。このために、前記した特許文献１に開示された例においては、時分割階調表現法を利用した場合において、全ての走査ラインに走査信号を送出し終えたアドレス期間の終了時点から始まる第１サブフィールド（ＳＦ１）のＥＬ素子の点灯期間において、全てのＥＬ素子に対して同時に逆バイアス電圧を印加する期間（Ｔｂ）を設定するように制御される。
【００１３】
このように、階調表現を行うためのＥＬ素子の点灯時間および不点灯時間の設定とは別に、ＥＬ素子に対する逆バイアス電圧の印加のための不点灯時間を設定するために、ＥＬ素子の発光デューティ（Ｄｕｔｙ）比、すなわち点灯時間率を低下させることは避けられない。その結果、ＥＬ素子の実質的な発光輝度が低下するので、これをカバーするためにはＥＬ素子の発光時の駆動電流を上昇させる必要が発生し、ＥＬ素子の発光寿命を短縮させるという問題が発生する。
【００１４】
また、前記したような逆バイアス電圧の印加作用によると、全ての画素に対応するＥＬ素子および電圧保持機能を果たすキャパシタを含む各回路に対して、同時に正電圧および逆バイアス電圧の切り換え動作がなされるので、その切り換え瞬時おいて負荷電流が極端に増大することは免れない。このために、電源回路において瞬時に流れる大きな負荷電流への対策も必要となる。
【００１５】
しかも、前記した特許文献１に開示された例によると、逆バイアス電圧の印加時においては、駆動トランジスタＴｒ２のドレインＤとソースＳ間のインピーダンスを介して、ＥＬ素子Ｅ１  に対して逆バイアス電圧を加えざるを得ないという問題が残される。この場合、駆動トランジスタＴｒ２はＥＬ素子の安定した駆動動作を保証するために定電流駆動がなされるように設定されており、したがって、ドレインＤとソースＳ間のインピーダンスは、高いインピーダンスを呈している。
【００１６】
そのために、たとえ共通陽極と共通陰極間に逆バイアス電圧が印加されても、高いインピーダンスを呈する駆動トランジスタＴｒ２が介在することで、ＥＬ素子の寄生容量において正バイアス時に蓄積された電荷を即座に逃がすことができず、結果としてＥＬ素子に対して効果的に逆バイアス電圧を印加することができないという問題が残される。
【００１７】
この発明は、前記した技術的な問題点に着目してなされたものであり、ＥＬ素子の点灯時間率を低下させることなく、ＥＬ素子に対して効果的に逆バイアス電圧を印加することができる発光表示パネルの駆動装置および駆動方法を提供することを目的とするものである。
【００１８】
【課題を解決するための手段】
前記した目的を達成するためになされたこの発明にかかる駆動装置は、請求項１に記載のとおり、複数のデータ線および複数の走査線の交差位置に配され、少なくともそれぞれに点灯駆動トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動装置であって、前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアスを加える逆バイアス印加モードとが選択されるようになされ、かつ前記点灯モードにおいては前記点灯駆動トランジスタを介して前記発光素子に対して順方向電圧が加えられ、前記逆バイアス印加モードにおいては逆バイアス印加トランジスタを介して前記発光素子に対して逆バイアスが加えられるように構成した点に特徴を有する。
【００１９】
一方、前記した目的を達成するためになされたこの発明にかかる駆動方法は、請求項９に記載のとおり、複数のデータ線および複数の走査線の交差位置に配され、少なくともそれぞれに点灯駆動トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動方法であって、前記点灯駆動トランジスタを介して発光素子に対して順方向電圧を加える発光素子の点灯ステップと、前記点灯駆動トランジスタをカットオフすることで発光素子を消灯させる消灯ステップとが実行され、前記点灯ステップの期間と消灯ステップの期間に基づいて多階調表現を実現させるようになされ、かつ前記消灯ステップの期間内において、逆バイアス印加トランジスタを介して前記発光素子に対して逆バイアスを加える動作を実行する点に特徴を有する。
【００２０】
【発明の実施の形態】
以下、この発明にかかる発光表示パネルの駆動装置について、図に示す実施の形態に基づいて説明する。図３はこの発明にかかる駆動装置および駆動方法を好適に採用し得るデジタル階調を実現させる３ＴＦＴ方式の画素構成の例を示したものである。この図３に示すＥＬ素子の点灯駆動方式は、時分割階調表現を実現する同時消去法（ＳＥＳ＝Ｓｉｍｕｌｔａｎｅｏｕｓ  Ｅｒａｓｉｎｇ  Ｓｃａｎ  ）と呼ばれるものであり、図１に示した２つのＴＦＴ構成、すなわち書き込みトランジスタＴｒ１と点灯駆動トランジスタスタＴｒ２による構成に、さらに消去トランジスタＴｒ３を加えた構成とされている。
【００２１】
前記書き込みトランジスタＴｒ１のソースＳは、データラインを介してデータドライバ２１に接続され、当該トランジスタＴｒ１のゲートは走査ラインを介して走査ドライバ２２に接続されている。また、点灯駆動トランジスタＴｒ２は、図１に基づいて説明した構成と同様に、そのゲートＧには前記書き込みトランジスタＴｒ１のドレインＤが接続されると共に、電荷保持用キャパシタＣ１  の一方の端子が接続されている。
【００２２】
また、駆動トランジスタＴｒ２のソースＳは、前記キャパシタＣ１  の他方の端子に接続されると共に、動作電源ラインＶｃｃに接続されている。さらに、駆動トランジスタＴｒ２のドレインＤは、有機ＥＬ素子Ｅ１  の陽極端子に接続され、この有機ＥＬ素子Ｅ１  の陰極端子は、基準電位点（＝０Ｖ）に接続されている。
【００２３】
一方、前記消去トランジスタＴｒ３のゲートＧは、消去ラインを介して消去ドライバ２３に接続されており、当該消去トランジスタＴｒ３のドレインＤは、前記キャパシタＣ１  の一方の端子と前記点灯駆動トランジスタＴｒ２のゲートＧの共通電位部分に接続されている。また、消去トランジスタＴｒ３のソースＳは、前記キャパシタＣ１  の他方の端子と前記点灯駆動トランジスタＴｒ２のソースＳとの接続点、すなわち前記動作電源ラインＶｃｃに接続されている。なお、図３に示す構成においては、駆動トランジスタＴｒ２のみがＰチャンネル型ＴＦＴで構成され、他はＮチャンネル型ＴＦＴにより構成されている。
【００２４】
図３に示した画素構成においては、ＥＬ素子Ｅ１  の点灯期間中の途中において、消去ドライバ２３より消去トランジスタＴｒ３をオンさせるゲート電圧を供給することで、キャパシタＣ１  にチャージされている電荷を瞬時にして消去させることができる。これにより、駆動トランジスタＴｒ２をカットオフ状態にし、ＥＬ素子Ｅ１  を直ちに消灯させることができる。換言すれば、前記消去ドライバ２３からのゲートオン電圧の出力タイミングを制御することで、ＥＬ素子Ｅ１  の点灯期間が制御され、これにより多階調表現を実現することができる。
【００２５】
図４は、図３に示した画素構成によるＥＬ素子Ｅ１  に対して、効果的に逆バイアス電圧を印加することができる第１の実施の形態を示したものである。すなわち図４に示す構成においては、図３に示した画素構成にＮチャンネル型ＴＦＴによる逆バイアス印加トランジスタＴｒ４が加えられている。この逆バイアス印加トランジスタＴｒ４のドレインＤは、ＥＬ素子Ｅ１  の陽極端子に接続されており、また、そのゲートＧは消去トランジスタＴｒ３のゲートＧに、さらにそのソースＳは書き込みトランジスタＴｒ１のゲートＧに接続されている。
【００２６】
図４には、前記したデータドライバ２１、走査ドライバ２２、消去ドライバ２３からそれぞれ供給される電位の組み合わせが示されており、前記各ドライバの機能を等価的に示す各スイッチＳＷ１〜ＳＷ３を択一的に選択することで、図５〜図７に基づいて説明する各動作状態を選択することができる。
【００２７】
まず、図５はデータ書き込み状態における各部の設定電位を示したものである。このデータ書き込み状態においては、書き込みトランジスタＴｒ１のソースＳに対して、データドライバより、＋１１Ｖもしくは基準電位（＝０Ｖ）が供給される。この時、書き込みトランジスタＴｒ１のゲートＧには走査ドライバより、＋１２Ｖの電位が供給される。
【００２８】
この結果、データドライバからのソース電位（＋１１Ｖ、もしくは０Ｖ）に関係なく、書き込みトランジスタＴｒ１はオン状態になされる。さらにこの時、消去トランジスタＴｒ３のゲートＧには消去ドライバより、−７Ｖの電位が供給される。この時、消去トランジスタＴｒ３のソース電圧である前記Ｖｃｃは＋１０Ｖになされており、したがって消去トランジスタＴｒ３はオフ状態になされる。
【００２９】
一方、逆バイアス印加トランジスタＴｒ４のソースＳには、書き込みトランジスタＴｒ１のゲート電圧である＋１２Ｖの電位が供給され、同トランジスタＴｒ４のゲートＧには、消去トランジスタＴｒ３のゲート電圧である−７Ｖの電位が供給される。したがって逆バイアス印加トランジスタＴｒ４はオフ状態になされる。
【００３０】
斯くして、書き込みトランジスタＴｒ１は、そのソースＳに供給されるデータラインからの電圧に対応した電流を、ソースＳからドレインＤに流し、これにより前記キャパシタＣ１  は充電される。この実施の形態においては、データドライバより、書き込みトランジスタＴｒ１のソースＳに対して、ＥＬ素子Ｅ１  を点灯駆動する場合のデータとして０Ｖの電位が、ＥＬ素子Ｅ１  を非点灯とする場合のデータとして＋１１Ｖの電位が供給されるようになされる。
【００３１】
なお、以下に説明する一連の動作においては、データドライバよりＥＬ素子Ｅ１  を点灯駆動するためのデータが供給される場合、すなわち書き込みトランジスタＴｒ１のソースＳに供給される電位が０Ｖである場合を例にして説明する。したがって、前記した条件のもとにおいては、書き込みトランジスタＴｒ１のオン動作により、駆動トランジスタＴｒ２のゲート側の端子電圧は０Ｖになされ、前記キャパシタＣ１  は、その端子間電圧が１０Ｖとなるように充電される。なお、このデータ書き込み動作が完了するまでは、駆動トランジスタＴｒ２はオフ状態になされている。
【００３２】
続いて、図６はデータ保持状態における各部の設定電位を示したものである。このデータ保持状態においては、書き込みトランジスタＴｒ１のゲートＧには、−６Ｖの電位が供給される。この結果、同トランジスタＴｒ１はオフ状態になされる。またこの時、消去トランジスタＴｒ３のゲートＧには、−７Ｖの電位が供給される。したがって消去トランジスタＴｒ３もオフ状態になされる。
【００３３】
これにより、前記逆バイアス印加トランジスタＴｒ４のソースＳには、書き込みトランジスタＴｒ１のゲート電圧である−６Ｖの電位が供給され、同トランジスタＴｒ４のゲートＧには、消去トランジスタＴｒ３のゲート電圧である−７Ｖの電位が供給される。したがって、逆バイアス印加トランジスタＴｒ４もオフ状態を継続する。
【００３４】
一方、前記駆動トランジスタＴｒ２のゲート側の端子電圧は、前記キャパシタＣ１  により０Ｖに保持されている。したがって、駆動トランジスタＴｒ２はオン状態になされ、動作電源ラインＶｃｃ（＝１０Ｖ）から駆動トランジスタＴｒ２を介してＥＬ素子Ｅ１  に点灯駆動電流が流れ、これによりＥＬ素子Ｅ１  は発光状態になされる。
【００３５】
ここで、前記したように多階調表現がなされる場合においては、１フレームもしくは１サブフレームにおけるＥＬ素子の点灯期間の途中において、消去ドライバより消去トランジスタＴｒ３をオンさせるゲート電圧が供給される。図７は消去トランジスタＴｒ３がオンされる消去状態における各部の電位状態を示している。すなわち、図７に示すように消去トランジスタＴｒ３のゲートＧには＋１２Ｖが印加され、この結果、消去トランジスタＴｒ３はオン状態になされる。
【００３６】
したがって、前記キャパシタＣ１  の電荷は瞬時にして消去（放電）され、駆動トランジスタＴｒ２のゲート電圧はＶｃｃ（＝１０Ｖ）になされる。これにより駆動トランジスタＴｒ２はオフ状態になされ、ＥＬ素子Ｅ１  は直ちに消灯される。
【００３７】
この時、前記逆バイアス印加トランジスタＴｒ４のソースＳには、書き込みトランジスタＴｒ１のゲート電圧である−６Ｖの電位が供給され、同トランジスタＴｒ４のゲートＧには、消去トランジスタＴｒ３のゲート電圧である＋１２Ｖの電位が供給される。したがって、逆バイアス印加トランジスタＴｒ４はオン状態になされ、ＥＬ素子Ｅ１  の陽極端子には逆バイアス印加トランジスタＴｒ４を介して、−６Ｖの電位が印加される。それ故、ＥＬ素子Ｅ１  の陽極および陰極端子間には、オン抵抗値の低い逆バイアス印加トランジスタＴｒ４を介して効果的に逆バイアス電圧が印加される。
【００３８】
前記した実施の形態によると、逆バイアス印加トランジスタＴｒ４のゲートと、消去トランジスタＴｒ３のゲートが接続され、また逆バイアス印加トランジスタＴｒ４のソースと、書き込みトランジスタＴｒ１のゲートが接続された構成になされているので、消去トランジスタＴｒ３がオンされる消去状態においては、その期間中においてはＥＬ素子Ｅ１  への逆バイアス電圧の印加状態になされる。
【００３９】
したがって、前記した構成によると表示パネルに逆バイアス印加トランジスタＴｒ４をオン／オフ制御するための制御ラインを格別に備えることなく、ＥＬ素子Ｅ１  に対して確実に逆バイアス電圧を印加することができる。しかも、多階調表現を実現させるためになされる消去期間中において、これに同期して逆バイアス電圧の印加モードになされるので、ＥＬ素子の点灯時間率（発光デューティ比）を低下させることなく、逆バイアス電圧を加えることができる。
【００４０】
図８は、図３に示した画素構成によるＥＬ素子Ｅ１  に対して、効果的に逆バイアス電圧を印加することができる第２の実施の形態を示したものである。なお、この図８においては、すでに説明した図４に示す構成に対応する部分を同一符号で示しており、したがってその詳細な説明は割愛する。この図８に示す実施の形態においては、逆バイアス印加トランジスタＴｒ４のオン／オフ動作を制御するために、等価的にスイッチＳＷ４で示した逆バイアス印加ドライバが具備されている。
【００４１】
そして、逆バイアス印加トランジスタＴｒ４のドレインＤは、ＥＬ素子Ｅ１  の陽極端子に接続されており、また、そのソースＳには、−６Ｖの電位が印加されている。等価的にスイッチＳＷ４で示す逆バイアス印加ドライバにおいては、＋１２Ｖもしくは−７Ｖの電位を、逆バイアス印加トランジスタＴｒ４のゲートＧに択一的に印加できるように構成されている。
【００４２】
したがって、逆バイアス印加トランジスタＴｒ４のゲートＧに、＋１２Ｖの電位を印加した場合においては同トランジスタＴｒ４をオン状態に制御することができ、また逆バイアス印加トランジスタＴｒ４のゲートＧに、−７Ｖの電位を印加した場合においては同トランジスタＴｒ４をオフ状態に制御することができる。
【００４３】
図９は、消去トランジスタＴｒ３がオンされた消去状態を示しており、これはすでに説明した図７と同様な動作状態である。そして、この実施の形態においては逆バイアス印加トランジスタＴｒ４のゲートＧに対して、独立してオン／オフ制御信号が供給できるようになされる。
【００４４】
この構成によると、図４〜図７に基づいて説明したこの発明にかかる第１の実施の形態と同様な作用効果を得ることができると共に、消去トランジスタＴｒ３がオンされた消去期間中におけるいずれかの時点で、独立してＥＬ素子Ｅ１  に対して逆バイアス電圧を印加する動作を実行することができる。
【００４５】
なお、以上は図３に示した時分割階調表現を実現するＳＥＳ点灯駆動方式に、この発明を適用した実施の形態に基づいて説明しているが、この発明は前記以外の点灯駆動方式による画素構成に対しても適用できることは勿論である。
【図面の簡単な説明】
【図１】従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する回路構成の一例を示した結線図である。
【図２】図１に示した各画素の回路構成を、表示パネルに配列した状態を模式的に示した平面図である。
【図３】この発明にかかる駆動装置を好適に採用し得るデジタル階調を実現させる３ＴＦＴ方式の画素構成の例を示した結線図である。
【図４】図３に示した画素構成による発光素子に対して逆バイアス電圧を印加することができる第１の実施の形態を示した結線図である。
【図５】図４に示す構成において、データ書き込み状態を説明する結線図である。
【図６】同じく、データ保持状態を説明する結線図である。
【図７】同じく、消去状態を説明する結線図である。
【図８】図３に示した画素構成による発光素子に対して逆バイアス電圧を印加することができる第２の実施の形態を示した結線図である。
【図９】図８に示す構成において、消去状態を説明する結線図である。
【符号の説明】
２１        データドライバ
２２        走査ドライバ
２３        消去ドライバ
Ａ１  〜Ａｎ    走査ライン（走査線）
Ｂ１  〜Ｂｍ    データライン（データ線）
Ｃ１          キャパシタ
Ｅ１          発光素子（有機ＥＬ素子）
Ｔｒ１        書き込みトランジスタ
Ｔｒ２        駆動トランジスタ
Ｔｒ３        消去トランジスタ
Ｔｒ４        逆バイアス印加トランジスタ
【図１】
2005017438.tif 000003
【図２】
2005017438.tif 000004
【図３】
2005017438.tif 000005
【図４】
2005017438.tif 000006
【図５】
2005017438.tif 000007
【図６】
2005017438.tif 000008
【図７】
2005017438.tif 000009
【図８】
2005017438.tif 000010
【図９】
2005017438.tif 000011