(57)【要約】    【課題】  磁化情報の書込むために配線に流す電流を少なくして高密度で低消費電力の磁気抵抗メモリ装置を提供する。    【解決手段】  半導体基板上１２に、非接触で交差してマトリクスを構成する複数の書込用ワード線２６及びビット線２５と、複数の書込用ワード線２６とビット線２５の各交差部付近に配置され磁化方向が可変なフリー層３２と磁化方向が固定された磁化固定層３５とを絶縁層３４を介して積層した複数の強磁性トンネル接合素子３０を配置し、書込用ワード線２６とビット線２５に流す磁化電流により選択される交差部の磁気抵抗メモリ素子に磁化情報を書込み、トンネル効果により磁気抵抗メモリ素子を流れる電流の抵抗変化を検出して磁化情報を読出す。強磁性トンネル接合素子３０は、複数のワード線とビット線の各交差部から外れた位置に配置され、ワード線とビット線の間に、フリー層３２のみを延在させたフリー層延在部４０を非接触で配置させ、その間隔を短くする。    【選択図】      図１
2005116658.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、非接触で交差してマトリックスを構成する複数のワード線及びビット線と、前記複数のビット線とワード線の各交差部付近に配置され磁化方向が可変なフリー層と磁化方向が固定された磁化固定層とを絶縁層を介して積層した複数の磁気抵抗メモリ素子とを配置し、前記ビット線とワード線に流す磁化電流により選択される交差部の磁気抵抗メモリ素子に磁化情報を書込み、トンネル効果により前記磁気抵抗メモリ素子を流れる電流の抵抗変化を検出して磁化情報を読出す磁気抵抗メモリ装置に於いて、
前記複数のビット線とワード線の各交差部から外れた位置に前記複数の磁気抵抗メモリ素子を配置し、各交差部のビット線とワード線の間に、各磁気抵抗メモリ素子のフリー層磁性体のみを延在させたフリー層延在部を非接触で配置させたことを特徴とする磁気抵抗メモリ装置。
【請求項２】
請求項１記載の磁気抵抗メモリ装置に於いて、前記磁気抵抗メモリ素子を交差部を外れた前記ビット線に沿った下層側の位置に配置し、前記フリー層延在部の先端をビット線に沿って交差部に延在させたことを特徴とする磁気抵抗メモリ装置。
【請求項３】
請求項２記載の磁気抵抗メモリ装置に於いて、前記磁気抵抗メモリ素子として前記ビット線が位置する上層側から前記磁化固定層、絶縁層及び前記フリー層延在部を備えた前記フリー層を順次積層した場合、前記ビット線を磁気抵抗メモリ素子を過ぎた位置でフリー層延在部に近接させるように段付けして交差部に向かわせたことを特徴とする磁気抵抗メモリ装置。
【請求項４】
請求項１記載の磁気抵抗メモリ装置に於いて、前記磁気抵抗メモリ素子を交差部を外れた前記ビット線及びワード線と重ならない位置に配置し、前記フリー層延在部の先端を交差部に斜め方向から延在させたことを特徴とする磁気抵抗メモリ装置。
【請求項５】
請求項１記載の磁気抵抗メモリ装置に於いて、前記磁気抵抗メモリ素子の磁化固定層は、強磁性層（ピンド層）に交換結合する反強磁性層（ピン層）を積層したことを特徴とする磁気抵抗メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強磁性トンネル接合素子（ＭＴＪ）を用いて磁気情報の記録再生を行う磁気抵抗メモリ装置に関し、特に、小さな記録電流による磁化反転で磁化情報を記録可能な磁気抵抗メモリ装置に関する。
【背景技術】
【０００２】
従来、電源が断たれても情報が失われず、書込み読出し回数に制限のないメモリ装置として、磁気抵抗メモリ（MRAM: Magnetoresistive Random Access Memory）が注目を浴びている。
【０００３】
磁気抵抗メモリは、DRAM並みの集積度及び高速性を持ち、不揮発で無制限に書き換え可能なメモリであり、強磁性トンネル接合（MTJ：magnetic tunnel junction）素子とMOS技術を組み合わせて実現にしている。
【０００４】
図1２は、1トランジスタと1セルで構成される磁気抵抗メモリの１セル分の回路図であり、図１３に磁気抵抗メモリセルの断面図を示す。
【０００５】
図１２のセル回路において、磁気抵抗メモリセルは強磁性トンネル接合素子１００とＭＯＳ型電界効果トランジスタ１０２で構成され、ビット線１０４とＭＯＳ型電界効果トランジスタ１０２のソースＳとの間に強磁性トンネル接合素子１００を接続し、ドレインＤをプレートライン１０６に接続し、ゲートＧを読出用ワード線１０８に接続している。
【０００６】
図１３のメモリセル断面にあっては、ｐチャネルの半導体基板１１０にｎチャネル層１１２，１１４すると共に、ソース電極１１６、ドレイン電極１１８、更にゲート電極として読出用ワード線１０８を形成する。
【０００７】
強磁性トンネル接合素子１００は、図１４のように、磁化方向が可変な強磁性体のフリー層１２０と磁化方向が固定された強磁性体の磁化固定層１２４とを絶縁層（Ａｌ−Ｏ層）１２２を介して積層しており、磁化固定層１２４は強磁性体のピンド層１２６に交換結合する反強磁性体のピン層１２８を積層している。
【０００８】
図１３の半導体基板上１１０上に形成された層間絶縁膜１３０には、非接触で交差してマトリックスを構成する複数のビット線１０４と書込用ワード１３２が設けられ、ビット線１０４と書込用ワード線１３２の交差部の間に図１４の構造をもつ強磁性トンネル接合素子１００を配置している。この強磁性トンネル接合素子１００はそのフリー層１２０側をビット線１０うに接続し、ピン層１２８側を導電体１３４を介してソース電極１１６に接続している。このような磁気抵抗メモリの書込み及び読出しは以下の手順で行われる。
【０００９】
（１）書込み
磁気抵抗メモリの強磁性トンネル接合素子１００への磁化情報の書き込みは、図１５に示すように、強磁性トンネル接合素子１００の上下で直交するビット線１０４と書込用ワード線１３２の２本に同時に電流Ｉｙ，Ｉｘを流し、生成した磁界Ｈｙ，Ｈｘの合成磁界によって選択的に磁化情報の書込みを行う。この場合、ビット線１０４又は書込用ワード線１３２の一本のみに電流が流されても書込みは行われない。
【００１０】
メモリ素子として使用される強磁性トンネル接合素子１００の書込み層として機能するフリー層１２０は、磁気的異方性（異方性磁界）Ｈｋが生じるように、長方形になっている。フリー層１２０の磁化方向は、その磁気的異方性により長方形の長手方向が安定方向、即ちイージー方向（ｅａｓｙ方向）となる。このため、安定方向に向いた磁化は、磁化方向の反転に必要な外部磁界（スイッチング磁界）がかからない限り安定である。このフリー層１２０における磁化方向の向きで「０」又は「１」をビットを設定する。
【００１１】
強磁性トンネル接合素子１００の磁化方向を選択して反転させる方法として、長方形となるフリー層１２０の短手方向、即ちハード方向（ｈａｒｄ方向）に磁界Ｈｙを掛けながら同時にイージー方向に記録用磁界Ｈｘを掛ける方法がある。
【００１２】
即ち、図１５のように、書込み用ワード線１３２の書込み電流Ｉｙによりフリー層１２０のハード方向に磁界Ｈｙを掛けることにより、磁化方向の回転に必要なエネルギー障壁が下げられる。このときに同時にビット線１０４の書込み電流Ixによりフリー層１２６のイージー方向に磁界Ｈｘを印加すると、電流交差部に位置する選択された強磁性トンネル素子のみのフリー層１２０の磁化方向が磁界Ｈｘと同じイージー方向に向く。
【００１３】
図１６は、フリー層にイージー方向磁界Ｈｘとハード方向磁界Ｈｙが加えられた場合の磁気的書込みの閾値であるアステロイド曲線を示す。尚、イージー方向磁界Ｈｘとハード方向磁界Ｈｙは磁気的異方性（異方性磁界）Ｈｋで正規化している。このアステロイド曲線は次式で書き表せられる
Hx2/3+Hy2/3=Hk2/3
【００１４】
磁化情報の記録方向によるビット０，１の設定は、図１６のアステロイド曲線で与えられる閾値を超える組み合わせで行われる。例えば閾値の外側にあるＰ１点のイージー方向磁界とハード方向磁界の磁界の組合せ（Ｈx1／Ｈk，Ｈy1／Ｈk）による磁化方向の記録と、同じく閾値の外側にあるＰ２点のイージー方向磁界とハード方向磁界の磁界の組合せ（−Ｈx1／Ｈk，Ｈy1／Ｈk）による逆向きの磁化方向の記録によりビット１，０を設定する。
【００１５】
（２）読み出し
図１２のビット線１０４と読出用ワード線１０８に電圧を印加して強磁性トンネル素子１００を選択し、ＭＯＳ電界効果トランジスタ１０２をオンすると、強磁性トンネル素子１００を通る電流パスが形成され、抵抗を読みとる。このとき強磁性トンネル効果により、強磁性トンネル接合素子１００のフリー層１２０の磁化方向が反転した場合の抵抗差は約30〜50％である。
【００１６】
（３）強磁性トンネル効果
一般に、半導体における「金属・絶縁体・金属」という構造をもつ接合において、両側の金属間に電圧を印加すると, 絶縁体が充分薄い場合、わずかに電流が流れる。通常、絶縁体は電流を通さないが、数オングストローム〜数十オングストロームと充分薄い場合には、量子力学的効果によってごくわずかに電子が透過する確率を持つため、わずかに電流が流れる。この電流のことを「トンネル電流」といい、この構造をもつ接合を「トンネル接合」という。
【００１７】
強磁性トンネル接合素子１００の絶縁層１２２には金属の酸化膜を絶縁障壁として用いるのが通常である。例えば、アルミニウムの表面層を自然酸化やプラズマ酸化、熱酸化などで酸化させる。酸化条件を調節することで、表面の数オングストロームから数十オングストロームを酸化層とすることができる。酸化アルミニウムは絶縁体であるために、トンネル接合の障壁層として用いることができる。
【００１８】
このようなトンネル接合の特徴としては、加電圧に対する電流が通常の抵抗と異なり、非線形性を持つことであり、非線形の素子として用いられている。
【００１９】
このトンネル接合の両側の金属を強磁性金属に置き換えた構造は強磁性トンネル接合と呼ばれる。強磁性トンネル接合においては、トンネル確率 (トンネル抵抗) が両側の磁性層の磁化状態に依存することが知られている。つまり磁場によってトンネル抵抗をコントロールできる。磁化の相対角度をθとすると、トンネル抵抗Ｒは、
Ｒ＝Ｒｓ＋0．５ΔＲ（１−ｃｏｓθ）                  （１）
で表わされる。
【００２０】
すなわち両側磁性層の磁化の角度がそろっているとき（θ＝0）には、トンネル抵抗が小さく（Ｒ＝Ｒｓ）、両側磁性層の磁化が反対向き（θ＝１８０°）のときには、トンネル抵抗が大きくなる（Ｒ＝Ｒｓ＋ΔＲ）。
【００２１】
これは強磁性体内部の電子が分極していることに起因する。電子は、通常、上向きのスピン状態のアップ電子と下向きのスピン状態のダウン電子が存在するが、通常の非磁性金属内部の電子は、両電子は同数だけ存在するため、全体として磁性を持たない。一方、強磁性体内部の電子は、アップ電子数（Ｎup）とダウン電子数（Ｎdown）が異なるために、全体としてアップ電子もしくはダウン電子に依存した磁性を持つ。
【００２２】
電子がトンネルする場合、これらの電子は，それぞれのスピン状態を保ったままトンネルすることが知られている。したがって、トンネル先の電子状態に空きがあれば、トンネルが可能であるが、トンネル先の電子状態に空きがなければ、電子はトンネルできない。
【００２３】
トンネル抵抗の変化率は、電子源の偏極率と、トンネル先の偏極率の積で表される。
【００２４】
ΔＲ／Ｒｓ＝２×Ｐ1 ×Ｐ2 ／（１−Ｐ1 ×Ｐ2 ）  （２）
ここで，Ｐ1 ，Ｐ2 は両磁性層の分極率であり、
Ｐ＝２（Ｎup−Ｎdown）／（Ｎup＋Ｎdown）          （３）
で表わされる。
【００２５】
分極率Ｐについては，強磁性金属の種類に依存する。たとえば，ＮｉＦｅ、Ｃｏ、ＣｏＦｅの分極率はそれぞれ０.３、 ０.３４、 ０.４６であり，その場合、理論的には、それぞれ約２０％， ２６％，５４％の磁気抵抗変化率(ＭＲ比)が期待できる。
【００２６】
このＭＲ比の値は、異方性磁気抵抗効果（ＡＭＲ）や巨大磁気抵抗効果（ＧＭＲ）よりも大きく、磁気センサや磁気ヘッドへの応用が考えられる。
【００２７】
また、トンネル抵抗Ｒは次式より、絶縁層の絶縁障壁高さφと幅Ｗに依存する。
【００２８】
Ｒ∝Exp(  Ｗ x (φ)1/2 )  （４）
従って、トンネル抵抗Ｒは、絶縁障壁高さφが低い場合、また、障壁幅Ｗが狭い場合、小さくなる。
【００２９】
図１７は、このようなスピンバルブ構造を持つ強磁性トンネル接合の磁気抵抗効果曲線(ＭＲ曲線)である。ここで図１８の強磁性トンネル接合として、反強磁性層のピン層１２８、強磁性のピンド層１２６、絶縁層１２２、強磁性のフリー層１２０という構造にすると、ピンド層１２６であるＣｏＦｅ層がピン層１２８であるＰｔ−Ｍｎ層と交換結合し、 ピンド層１２６の磁化方向が固定される。
【００３０】
したがって、外部から磁場を印加すると，ＮｉＦｅ層のフリー層１２０のみが磁化方向を回転する。するとフリー層１２０とピンド層１２６の磁化の相対角度が変化するために、式（１）で示したように，磁場に依存してトンネル抵抗Ｒが変化する。
【特許文献１】特開２００２−２１７３８２号公報
【特許文献２】特開２００２−２９９５８４号公報
【特許文献３】特開２００２−３６７３６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００３１】
ところで強磁性トンネル接合素子を使用して高密度メモリを作成する場合、素子サイズ及び配線幅・ピッチの微細化が必要である。
【００３２】
素子サイズを微細化した場合、フリー層の保持力Ｈｃが大きくなるため、磁化方向を反転するためにフリー層に加えるスイッチング磁界の増大が必要となる。スイッチング磁界の増加には、磁化情報を記録するためにワード線及びビット線に流す電流を多くすることが必要である。
【００３３】
しかし、電流の増加は、電流用ドライブ回路のサイズの拡大を必要とし、高密度化を困難にする。また、配線の微細化と電流の増加の両方の効果により、電流密度が増大し、マイグレーションが発生し、断線等の問題が生じてしまう。
【００３４】
本発明は、磁化情報の書込むために配線に流す電流を少なくして高密度で低消費電力の磁気抵抗メモリ装置を提供することを目的とする。
【課題を解決するための手段】
【００３５】
本発明は、半導体基板上に、非接触で交差してマトリックスを構成する複数のビット線及びワード線と、複数のビット線とワード線の各交差部付近に配置され磁化方向が可変なフリー層磁性体と磁化方向が固定された磁化固定層とを絶縁層を介して積層した複数の磁気抵抗メモリ素子とを配置し、ビット線とワード線に流す磁化電流により選択される交差部の磁気抵抗メモリ素子に磁化情報を書込み、トンネル効果により磁気抵抗メモリ素子を流れる電流の抵抗変化を検出して磁化情報を読出す磁気抵抗メモリ装置を対象とする。
【００３６】
このような磁気抵抗メモリ装置につき本発明にあっては、複数のビット線とワード線の各交差部から外れた位置に複数の磁気抵抗メモリ素子を配置し、各交差部のビット線とワード線の間に、各磁気抵抗メモリ素子のフリー層のみを延在させたフリー層延在部を非接触で配置させたことを特徴とする。
【００３７】
ここで磁気抵抗メモリ素子は、ビット線が位置する上層側からフリー層延在部を備えたフリー層磁性体、絶縁層及び磁化固定層を順次積層するボトム型強磁性トンネル接合とする。また磁気抵抗メモリ素子は、ビット線が位置する上層側から逆に、磁化固定層、絶縁層及びフリー層延在部を備えたフリー層磁性体を順次積層するトップ型強磁性トンネル接合とする。
【００３８】
磁気抵抗メモリ素子を交差部を外れたビット線に沿った下層側の位置に配置し、フリー層延在部の先端をビット線に沿って交差部に延在させる。この場合、磁気抵抗メモリ素子としてビット線が位置する上層側から磁化固定層、絶縁層及びフリー層延在部を備えたフリー層順次積層した場合、ビット線を磁気抵抗メモリ素子本体を過ぎた位置でフリー層延在部に近接させるように段付けして交差部に向かわせる。
【００３９】
磁気抵抗メモリ素子を交差部を外れたビット線及びワード線と重ならない位置に配置し、フリー層延在部の先端を交差部に斜め方向から延在させる。
【００４０】
磁気抵抗メモリ素子の磁化固定層は、強磁性層（ピンド層）に交換結合する反強磁性層（ピン層）を積層する。
【００４１】
磁気抵抗メモリ素子のフリー層及びフリー層延在部はＮｉとＦｅの合金、Ｃｏ又はＣｏとＦｅの合金であり、絶縁層は酸化アルミニウムであり、磁化固定層の強磁性層（ピンド層）はＮｉとＦｅの合金、Ｃｏ又はＣｏとＦｅの合金であり、更に前記反強磁性層（ピン層）はＰｔとＭｎの合金である。
【発明の効果】
【００４２】
本発明の磁気抵抗メモリ装置にあっては、強磁性トンネル接合素子において磁場を反転させる記録層としてのフリー層のみを延在してワード線とビット線の間に挿入するようにしたことで、従来、素子積層分の配置間隔を必要としていた配線とフリー層と間の距離を短くでき、距離が短くなることでスイッチング磁場が効率よくフリー層に働くことになり、配線に流す電流も従来より小さくできる。その結果、磁気抵抗メモリ装置の高密度化と低消費電力化を更に進めることかできる。
【発明を実施するための最良の形態】
【００４３】
図１は、本発明の磁気抵抗メモリ装置における１セル分のセル構造の実施形態を示した断面図である。図１において、本発明の磁気抵抗メモリ装置１０は、ソース領域１４、ゲート領域１５及びドレイン領域１６を備えた半導体基板１２上に層間絶縁膜１８を形成し、この中に強磁性トンネル接合素子３０を用いたメモリ素子を設けている。
【００４４】
即ち、半導体基板１２上のソース領域１４及びドレイン領域１６に対してはコンタクトホォールの形成によるＣｕなどの埋め込みで電極が形成され、またゲート領域１５に近接してＣｕを用いたゲートとして機能する読出用ワード線２４が設けられている。
【００４５】
ソース電極２０の上部には、導電体層４４を介して強磁性トンネル接合素子（ＭＴＪ）３０が設けられる。強磁性トンネル接合素子３０の上部は、導電体層４２を介してビット線２５に接続される。また半導体基板１２上に設けたドレイン電極２２側には、ビット線２５に直交する方向に書込用ワード線２６が設けられている。
【００４６】
ビット線２５と書込用ワード線２６は、非接触で交差してマトリクスを構成するように複数本設けられている。本発明の磁気抵抗メモリ装置１０にあっては、強磁性トンネル接合素子３０をビット線２５と書込用ワード線２６の交差部の間に設けておらず、交差部から離れた位置、この実施形態にあっては上層側に位置するビット線２５に沿った、交差部を外れた位置に配置されている。
【００４７】
強磁性トンネル接合素子３０は、図２に取り出して示すように、フリー層３２、絶縁層（Ａｌ−Ｏ層）３４、ピンド層３６及びピン層３８を順次積層して構成されている。フリー層３２は記録層として使用される磁化方向が可変な強磁性体であり、例えばＮｉとＦｅの合金が使用される。
【００４８】
絶縁層３４は数オングストロームの厚さを持つトンネル障壁層として機能するもので、酸化アルミニウムＡｌ−Ｏを使用する。ピンド層３６とピン層３８の積層部分は磁化方向が固定された磁化固定層３５であり、磁化方向が可変なフリー層３２に対し絶縁層３４を介して配置されることで強磁性トンネル接合膜を構成している。
【００４９】
ピンド層３６は強磁性体層であり、例えばＣｏ，Ｆｅなどの合金を使用している。ピン層３８はＰｔ，Ｍｎなどの合金を用いた反強磁性体層であり、ピンド層３６に交換結合することでピンド層３６の磁化方向を固定している。
【００５０】
本発明の強磁性トンネル接合素子３０にあっては、フリー層３２、絶縁層３４、ピンド層３６及びピン層３８から構成されるＴＭＪ膜において、磁化方向が可変な記録層として機能するフリー層３２を、その長手方向に伸ばして、フリー層延在部４０を一体に形成している。
【００５１】
フリー層延在部４０を備えた本発明の強磁性トンネル接合素子３０は、図１のようにビット線２５と書込用ワード線２６の交差部を外れた位置に配置され、その配置位置からフリー層３２と一体に設けたフリー層延在部４０の先端をビット線２５と書込用ワード線２６の交差部に非接触状態で配置させたことを特徴とする。
【００５２】
このようにビット線２５と書込用ワード線２６の交差部に強磁性トンネル接合素子３０のフリー層３２のみをフリー層延在部４０により位置させることで、フリー層３２に対するビット線２５と書込用ワード線２６の距離を短くすることができる。
【００５３】
図１の強磁性トンネル接合素子３０にあっては、フリー層３２が、ビット線２５が設けられた上層側に位置し、このフリー層３２の下に絶縁層３４、ピンド層３６及びピン層３８を形成していることから、いわゆるボトム型ＴＭＪと呼ばれる。
【００５４】
このボトム型ＴＭＪの構造を持つ強磁性トンネル接合素子３０の場合には、強磁性トンネル接合素子３０を図１３の従来構造のようにビット線１０４と書込用ワード線１３２の間に設けた場合には、書込用ワード線１３２とフリー層３２の間隔を絶縁層３４、ピンド層３６及びピン層３８を積層した部分の厚さｄ１だけ離す必要があるが、図１の実施形態にあっては、フリー層３２と一体に形成したフリー層延在部４０のみがビット線２５と書込用ワード線２６の交差部に配置されるため、このボトム型ＴＭＪの場合には書込用ワード線２６とフリー層延在部４０との間隔を強磁性トンネル接合素子３０における絶縁層３４、ピンド層３６及びピン層３８を積層した厚さｄ１だけ小さくすることができる。
【００５５】
このようにフリー層延在部４０に対するビット線２５及び書込用ワード線２６の交差部での間隔を小さくできると、それぞれの配線に電流を流した際にフリー層延在部４０に加わる磁界の強さを、距離を縮めた分、強くすることができる。
【００５６】
実際にはフリー層延在部４０に加えるフリー層３２の磁化方向を反転させるために必要な磁界の強さは、図１６に示したアステロイド曲線の閾値を超えるＰ１点とＰ２点を動作点とする磁界の強さＨｘ１，Ｈｙ１で決まっていることから、各配線の間隔が短くできたことでビット線２５及び書込用ワード線２６に流す電流を小さくすることができる。
【００５７】
この図１の実施形態にあっては、書込用ワード線２６のフリー層延在部４０に対する間隔が小さくできていることから、その分、書込用ワード線２６に流す書込電流Ｉｙを小さくすることができる。
【００５８】
図３は、図１の磁気抵抗メモリ装置１０の１セル分のセル構造の平面図であり、ビット線２５と書込用ワード線２６のマトリクス配置による交差部４６に対する強磁性トンネル接合素子３０の位置関係を明らかにしている。
【００５９】
ここで強磁性トンネル接合素子３０の素子本体部分は、交差部４６を外れたビット線２５に沿った下層側の位置に配置されており、この交差部４６を外れた位置からフリー層３２と一体に形成したフリー層延在部４０の先端をビット線２５に沿って交差部４６に位置させている。
【００６０】
図４は、図１の磁気抵抗メモリ装置１０の１セル分のセル構造を立体的に示した説明図である。もちろん、このセル構造は半導体基板１２上に形成された層間絶縁膜１８の中に埋め込まれるものであるが、構造を明らかにするため露出状態で表している。
【００６１】
図４において、半導体基板１２上にはソース電極２０とドレイン電極２２が設けられ、更にゲート領域に近接して読出用ワード線２４が非接触で配置されている。半導体基板１２の上部には書込用ワード線２６とビット線２５が交差してマトリクスを構成している。
【００６２】
このビット線２５と書込用ワード線２６の交差部を外れたビット線２５に沿った下層の位置には、ソース電極２０に接続されて強磁性トンネル接合素子３０が設けられている。強磁性トンネル接合素子３０はビット線２５が位置する上層側から、フリー層３２、絶縁層３４、ピンド層３６及びピン層３８を積層しており、そのうち最上部のフリー層３２は一体にフリー層延在部４０を備え、フリー層延在部４０の先端をビット線２５と書込用ワード線２６の交差部の間に非接触で配置させている。
【００６３】
次に図１乃至図４の実施形態につき、書込動作と読出動作を説明する。強磁性トンネル接合素子３０に対する磁化情報の書込みは、フリー層延在部４０の上下で直交するビット線２５と書込用ワード線２６の２本に同時に電流Ｉｘ，Ｉｙを流し、これによってフリー層延在部４０を一体に備えたフリー層３２に印加される磁界ＨｘとＨｙの合成磁界によって磁化情報の書込みを行う。
【００６４】
即ち、書込用ワード線２６の書込電流Ｉｙにより、フリー層延在部４０を備えたフリー層３２のハード方向に磁界Ｈｙをかけることにより、磁化方向の回転に必要なエネルギー障壁を下げる。このとき同時にビット線２５に書込電流Ｉｘを流して、フリー層延在部４０を備えたフリー層３２のイージー方向に磁界Ｈｘを印加すると、フリー層３２の磁化方向が磁界Ｈｘと同じイージー方向に向き、例えばこの磁化状態をビット１として設定する。
【００６５】
フリー層３２のイージー方向に磁化方向を回転して磁化情報を記憶した後に反対方向に磁化方向を回転させるためには、書込用ワード線２６に書込電流Ｉｙを流してフリー層３２のハード方向に磁界Ｈｙをかけた状態で、磁化方向の回転に必要なエネルギー消費を下げ、このとき同時にビット線２５に逆向きの書込電流−Ｉｘを流して、フリー層３２の逆向きのイージー方向に磁界−Ｈｘを印加すると、フリー層３２の磁化方向が１８０°回転した磁界−Ｈｘと同じイージー方向に向き、この状態をビット０に設定する。
【００６６】
次に読出動作を説明する。強磁性トンネル接合素子３０の読出しは、ビット線２５と読出用ワード線２４に電圧を印加してＭＯＳ型電界効果トランジスタを選択的にオンすると、ビット線２５から強磁性トンネル接合素子３０を通ってソース電極２０に流れる電流パスが形成され、このとき流れる電流によって強磁性トンネル接合素子３０の抵抗を読み取る。このとき強磁性トンネル接合素子３０は、強磁性トンネル効果によりピンド層３６とピン層３８で構成される磁化固定層の磁化方向に対しフリー層３２が反転した場合の抵抗差は約３０〜５０％となっている。
【００６７】
このように強磁性トンネル接合素子３０に読出用の電流パスが形成されたとき、強磁性トンネル接合におけるトンネル抵抗（トンネル確率）は両側の磁性層の磁化状態に依存して決まり、フリー層３２とピンド層３６及びピン層３８から構成される固定層の磁化方向の角度が揃っている（θ＝０）ときにはトンネル抵抗が小さく、両側磁性層の磁化方向が反対向き（θ＝１８０°）のときにはトンネル抵抗が大きくなる。
【００６８】
ここで強磁性トンネル接合素子３０に磁化情報を書き込むためにビット線２５と書込用ワード線２６に同時に書込電流を流した際にフリー層３２に加わる磁界については、ビット線２５の書込電流Ｉｘによる磁界Ｈｘについてはフリー層３２がビット線２５に沿って配置されていることから、フリー層延在部４０を含むフリー層３２全体に加わる。
これに対し書込用ワード線２６に書込電流Ｉｙを流すことにより発生する磁界Ｈｙは、フリー層延在部４０が書込用ワード線２６に相対する交差部で最も強く、交差部から離れるほどフリー層３２に加わる磁界Ｈｙは小さくなるが、フリー層延在部４０の先端が一致する交差部に対し強磁性トンネル接合素子３０が離れている距離はごくわずかであることから、フリー層３２全体としてみると、書込用ワード線２６に流す書込電流Ｉｙによる磁界Ｈｙも交差部に強磁性トンネル接合素子３０を配置したとほぼ同等の磁界の強さを得ることができる。
【００６９】
このためフリー層延在部４０を備えたフリー層３２であっても交差部に素子全体を配置した場合と同等の磁化情報の書込みが実現でき、フリー層延在部４０のみを交差部に配置して書込用ワード線２６との間隔を狭めたことで、書込用ワード線２６に流す書込電流Ｉｙを、その分、小さくすることができる。
【００７０】
図５は本発明の磁気抵抗メモリ装置におけるセル構造の他の実施形態を示した断面図である。この図５の実施形態にあっては、強磁性トンネル接合素子３０の構造として、フリー層３２を下層側に配置し、その上に絶縁層３４、ピンド層３６及びピン層３８を順次積層したいわゆるトップ型ＭＴＪの積層構造を用いたことを特徴とする。
【００７１】
このトップ型ＭＴＪ構造を持つ強磁性トンネル接合素子３０の場合についても、半導体基板１２上の層間絶縁膜１８の中にソース電極２０と導電体層４４により接続されて下層側にフリー層３２を配置した強磁性トンネル接合素子３０を設け、この強磁性トンネル接合素子３０に対し上下に交差しマトリクスを構成するように、ビット線２５及び書込用ワード線２６を配置している。
【００７２】
強磁性トンネル接合素子３０は図６に取り出して示すように、下層側をフリー層３２とし、その上に絶縁層３４、ピンド層３６及びピン層３８を積層しており、ピンド層３６とピン層３８により磁化方向を固定した磁化固定層３５を構成している。またフリー層３２にあっては、一体にフリー層延在部４０が形成されている。
【００７３】
このようなフリー層延在部４０を備えた強磁性トンネル接合素子３０は、フリー層３２から延在したフリー層延在部４０を書込用ワード線２６とビット線２５の交差部の間に非接触となるように配置している。トップ型ＭＴＪ構造を持つ強磁性トンネル接合素子３０の場合、フリー層３２は最下層に位置することから、フリー層延在部４０と書込用ワード線２６のギャップは一義的に決まるが、ビット線２５については結合素子の本体部分を過ぎた位置でビット線２５に段下げ２５−１を形成し、ビット線交差部２５−２についてフリー層延在部４０側に近接させた構造としている。
【００７４】
このように、強磁性トンネル接合素子３０のフリー層３２に一体にフリー層延在部４０を設けて、その先端をビット線２５と強磁性トンネル接合素子３０の交差部に非接触で配置させ、同時にビット線２５を結合素子本体を過ぎた交差部側の位置で段下げ部２５−１によってフリー層延在部４０に近付けることで、ビット線２５とフリー層延在部４０の間隔を必要最小限に小さくできる。
【００７５】
このため、トップ型ＭＴＪ構造を持つ強磁性トンネル接合素子３０の場合、書込用ワード線２６とフリー層延在部４０を備えたフリー層３２との間隔は従来と同じであるが、フリー層３２と一体にフリー層延在部４０を設けて交差部に配置したことで、上層側に位置するビット線２５とフリー層延在部４０を備えたフリー層３２の間隔を、例えば強磁性トンネル接合素子３０におけるフリー層３２を除く絶縁層３４、ピンド層３６及びピン層３８の厚さｄ１だけ短くでき、ビット線２５との間隔が短くなることで、ビット線２５に流す書込電流により発生する磁界が効率よくフリー層３２に加わり、フリー層３２の磁化方向の反転に必要な磁界の強さは一定でよいことから、ビット線２５の間隔を小さくした分、ビット線２５に流す書込電流を小さくすることができる。
【００７６】
このフリー層３２に対するビット線２５の間隔を定めて書込電流を小さくできる働きは、強磁性トンネル接合素子３０の微細化によってフリー層３２の保持力が増加して書込電流を増加する必要が生じた場合に効果的であり、フリー層３２の保持力が増加しても、ビット線２５の間隔を狭めることで、その分、書込電流に加わる磁界の効率を高め、より少ない書込電流で微細化に伴い保持力が増加してもフリー層３２の磁化方向を回転させることができ、ビット線２５に流れる書込電流が低減できることで、マイグレーションなどのトラブルを確実に防止できる。
【００７７】
図７は、図５のトップ型ＭＴＪ構造の強磁性トンネル接合素子３０を用いた本発明の磁気抵抗メモリ装置１０の立体構造である。この図７の立体構造からも明らかなように、半導体基板１２上にソース電極２０及び導電体層４４を介して配置された強磁性トンネル接合素子３０は、フリー層３２から一体にフリー層延在部４０を設けて、その先端を書込用ワード線２６とビット線２５の交差部に非接触で配置させており、しかもビット線２５については強磁性トンネル接合素子３０の素子本体を過ぎる位置で、段下げ部２５−１によりビット線交差部２５−２を形成してフリー層延在部４０に近付けている。
【００７８】
これによってビット線２５に流す書込電流Ｉｘにより、フリー層延在部４０を備えたフリー層３２に加わるイージー方向の磁界Ｈｘを、より効率よく印加でき、その分、書込電流Ｉｘを小さくできる。なお、図７における強磁性トンネル接合素子３０に対する磁化情報の書込みと読出しは、基本的には図１乃至図４の実施形態と同じである。
【００７９】
図８は、本発明の磁気抵抗メモリ装置におけるセル構造の他の実施形態を示した断面図であり、図９のその平面図を、更に図１０にその立体構造を示している。
【００８０】
図８において、ソース領域１４、ゲート領域１５及びドレイン領域１６によってＭＯＳ型電界効果トランジスタを構成する半導体基板１２上に形成された層間絶縁膜１８の中には、ゲート領域１５に近接してゲート電極として機能する読出用ワード線２４が配置され、またソース領域１４にはソース電極２０が設けられ、ドレイン領域１６にはドレイン電極２２が設けられている。
【００８１】
ソース電極２０に続いては、導電体層４４を介して強磁性トンネル接合素子３０が設けられる。強磁性トンネル接合素子３０は、下層側をフリー層３２とし、その上に絶縁層３４、ピンド層３６及びピン層３８を形成したいわゆるトップ型ＭＴＪ構造であり、フリー層３２と一体にフリー層延在部４０を設けており、フリー層延在部４０の先端をマトリクスを構成するビット線２５と書込用ワード線２６の交差部に非接触で配置させている。
【００８２】
この強磁性トンネル接合素子３０は、図９の平面図から明らかなように、強磁性トンネル接合素子３０本体をビット線２５と書込用ワード線２６の交差部４６に対し斜め外側の両方から離れた位置に配置している。そして強磁性トンネル接合素子３０のフリー層に一体に設けたフリー層延在部４０を、斜め方向から交差部４６に配置させている。
【００８３】
このような強磁性トンネル接合素子３０の配置構造は、図１０に立体構造を参照することで更に明らかになる。図１０にあっては、半導体基板１２上にソース電極２０を介して配置された強磁性トンネル接合素子３０が、ビット線２５と書込用ワード線２６の交差部４６から斜め方向の外れた位置に配置されており、フリー層３２と一体に形成したフリー層延在部４０を斜め方向から交差部４６に位置させ、また強磁性トンネル接合素子３０の最上部に位置するピン層３８に対し、ビット線２５と一体に形成した導電体層４８により電気的に接続させている。
【００８４】
このような図１０の磁気抵抗メモリ装置にあっては、ビット線２５、読出用ワード線２４及び書込用ワード線２６については、縦横配線のアルゴリズムを持つ半導体自動設計支援装置（ＣＡＤ）の設計ルールに従って作られるが、近年のＣＡＤにあっては斜め４５°方向の配線設計も対応できていることから、このＣＡＤにおける斜め配線の機能を使用して、強磁性トンネル接合素子３０及びそのフリー層延在部４０の設計製造を実現することができる。
【００８５】
この強磁性トンネル接合素子３０をビット線２５及び書込用ワード線２６から外れた位置に配置する構造のメリットは、フリー層延在部４０のみを配線交差部に位置させることにより配線との間隔を小さくして効率よくフリー層３２に磁界を加えることで書込電流を小さくできると同時に、強磁性トンネル接合素子３０の素子本体がビット線２５及び書込用ワード線２６から離れた位置に配置されることで、書込電流による磁界の影響が磁化方向の回転を必要としないフリー層３２以外の部分に対し加わるのを防ぎ、その安定性を高めることができる。
【００８６】
また、強磁性トンネル接合素子３０をビット線２５から離れた位置に配置することで、ビット線２５の下層側に強磁性トンネル接合素子３０を配置した構造に比べ、半導体基板１２に対する高さ方向の薄膜化を図ることができる。
【００８７】
図１１は本発明の磁気抵抗メモリ装置の製造方法の説明図であり、図５のトップ型ＴＭＪ膜を用いた実施形態を例に取っている。
【００８８】
まず図１１（Ａ）のように、半導体基板１２上に形成された層間絶縁膜１８に対し、ナマシン法などを用いてソース電極２０、読出ワード線（ゲート電極）２４及び書込用ワード線２６を設けた後、その基板表面上にフリー層３２、絶縁層３４、ピンド層３６、ピン層３８、更に保護層３９からなるＭＴＪ膜５０を、スパッタ法を用いて作成する。
【００８９】
ここで、ソース電極２０、読出ワード線（ゲート電極）２４及び書込用ワード線２６の材料としてはＣｕを使用し、層間絶縁膜１６の材料としてはアルミナを使用している。またＭＴＪ膜５０におけるフリー層３２の材料はＮｉＦｅであり、絶縁層３４はＡｌ−Ｏであり、ピンド層３４はＣｏＦｅであり、ピン層３８はＰｔＭｎであり、更に保護層３９はＡｕを用いている。
【００９０】
またＭＴＪ膜５０の中の絶縁層３４については、フリー層３２を形成した後に薄いアルミニウム層を成膜後、ラジカル酸化法またはプラズマ酸化法を用いて、数オングストロームの厚みを持つ酸化アルミニウムＡｌ−Ｏの絶縁層３４を形成している。
【００９１】
このようにＴＭＪ膜５０を形成したならば、フォトリソプロセス及びイオンミリング法を用いて図１１（Ｂ）のようにフリー層３２をそのまま残し、残りの絶縁層３４、ピンド層３６、ピン層３８及び保護層３９については素子本体を残すミリングを行う。このＴＭＪ膜５０のミリングにより残ったフリー層３２の部分がフリー層延在部４０を構成している。
【００９２】
次にミリングが済んだＭＴＪ膜５０の上にアルミナを用いた絶縁層５２をスパッタ法により成膜する。次に図１１（Ｂ）のように、反応性イオンエッジング法（ＲＩＥ）などにより、アルミナを用いた絶縁層５２のＭＴＪ膜５０に相対した上部位置にコンタクトホール５４を設け、その後にＣｕを成膜し、続いてフォトリソプロセス及びイオンミリング法を用いてビット線２５を形成する。
【００９３】
なお本発明は、ＴＭＪ膜を構成する磁気抵抗トンネル接合素子のフリー層を他の層に対し延ばし、このフリー層の延在部をマトリクスを構成するビット線とワード線の交差部に非接触で配置させる構造であれば、上記の実施形態に限定されず、適宜の配置構造を取ることができる。
【００９４】
また本発明の磁気抵抗メモリ装置は、実用的には磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）として使用されることになる。また本発明の磁気抵抗メモリ装置における強磁性トンネル接合素子のフリー層及びピンド層を構成する強磁性体としては、上記の実施形態の材料に限定されず、ＮｉとＦｅの合金、ＣｏまたはＣｏとＦｅの合金であれば、適宜のものを含む。更に、ピン層を構成する半強磁性体としてはＰｔとＭｎの合金であればよい。
【００９５】
ここで本発明の特徴をまとめて列挙すると次の付記のようになる。
（付記）
（付記１）
半導体基板上に、非接触で交差してマトリックスを構成する複数のワード線及びビット線と、前記複数のビット線とワード線の各交差部付近に配置され磁化方向が可変なフリー層と磁化方向が固定された磁化固定層とを絶縁層を介して積層した複数の磁気抵抗メモリ素子とを配置し、前記ビット線とワード線に流す磁化電流により選択される交差部の磁気抵抗メモリ素子に磁化情報を書込み、トンネル効果により前記磁気抵抗メモリ素子を流れる電流の抵抗変化を検出して磁化情報を読出す磁気抵抗メモリ装置に於いて、
前記複数のビット線とワード線の各交差部から外れた位置に前記複数の磁気抵抗メモリ素子を配置し、各交差部のビット線とワード線の間に、各磁気抵抗メモリ素子のフリー層磁性体のみを延在させたフリー層延在部を非接触で配置させたことを特徴とする磁気抵抗メモリ装置。（１）
【００９６】
（付記２）
付記１記載の磁気抵抗メモリ装置に於いて、前記磁気抵抗メモリ素子は、前記ビット線が位置する上層側から前記フリー層延在部を備えた前記フリー層、絶縁層及び磁化固定層を順次積層したことを特徴とする磁気抵抗メモリ装置。
【００９７】
（付記３）
付記１記載の磁気抵抗メモリ装置に於いて、前記磁気抵抗メモリ素子は、前記ビット線が位置する上層側から前記磁化固定層、絶縁層及び前記フリー層延在部を備えた前記フリー層を順次積層したことを特徴とする磁気抵抗メモリ装置。
【００９８】
（付記４）
付記１記載の磁気抵抗メモリ装置に於いて、前記磁気抵抗メモリ素子を交差部を外れた前記ビット線に沿った下層側の位置に配置し、前記フリー層延在部の先端をビット線に沿って交差部に延在させたことを特徴とする磁気抵抗メモリ装置。（２）
【００９９】
（付記５）
付記４記載の磁気抵抗メモリ装置に於いて、前記磁気抵抗メモリ素子として前記ビット線が位置する上層側から前記磁化固定層、絶縁層及び前記フリー層延在部を備えた前記フリー層を順次積層した場合、前記ビット線を磁気抵抗メモリ素子を過ぎた位置でフリー層延在部に近接させるように段付けして交差部に向かわせたことを特徴とする磁気抵抗メモリ装置。（３）
【０１００】
（付記６）
付記１記載の磁気抵抗メモリ装置に於いて、前記磁気抵抗メモリ素子を交差部を外れた前記ビット線及びワード線と重ならない位置に配置し、前記フリー層延在部の先端を交差部に斜め方向から延在させたことを特徴とする磁気抵抗メモリ装置。（４）
【０１０１】
（付記７）
付記１記載の磁気抵抗メモリ装置に於いて、前記磁気抵抗メモリ素子の磁化固定層は、強磁性層（ピンド層）に交換結合する反強磁性層（ピン層）を積層したことを特徴とする磁気抵抗メモリ装置。（５）
【０１０２】
（付記８）
付記７記載の磁気抵抗メモリ装置に於いて、前記磁気抵抗メモリ素子のフリー層及びフリー層延在部はＮｉとＦｅの合金、Ｃｏ又はＣｏとＦｅの合金であり、前記絶縁層は酸化アルミニウムであり、前記磁化固定層の強磁性層（ピンド層）はＮｉとＦｅの合金、Ｃｏ又はＣｏとＦｅの合金であり、更に前記反強磁性層（ピン層）はＰｔとＭｎの合金であることを特徴とする磁気抵抗メモリ装置。
【図面の簡単な説明】
【０１０３】
【図１】本発明の磁気抵抗メモリ装置におけるセル構造の実施形態を示した断面図
【図２】図１で用いる強磁性トンネル接合素子（ＭＴＪ）の構造説明図
【図３】図１のセル構造を平面から見た説明図
【図４】図１のセル構造を立体的に示した説明図
【図５】本発明の磁気抵抗メモリ装置におけるセル構造の他の実施形態を示した断面図
【図６】図５で用いる強磁性トンネル接合素子（ＭＴＪ）の構造説明図
【図７】図５のセル構造を立体的に示した説明図
【図８】本発明の磁気抵抗メモリ装置におけるセル構造の他の実施形態を示した断面図
【図９】図８で用いる強磁性トンネル接合素子（ＭＴＪ）の構造説明図
【図１０】図８のセル構造を平面から見た説明図
【図１１】図５の磁気抵抗メモリ装置を例にとって製造方法を示した説明図
【図１２】磁気抵抗メモリ装置のセル回路図
【図１３】従来の磁気抵抗メモリ装置におけるセル構造の断面図
【図１４】図１３で用いる強磁性トンネル接合素子（ＭＴＪ）の構造説明図
【図１５】フリー層に対する磁化情報の書込方法の説明図
【図１６】図１５の書込方法でフリー層の磁化方向の反転に必要なイージー方向及びハード方向の閾値を与えるアステロイド曲線の説明図
【図１７】強磁性トンネル接合の磁気トンネル効果で得られる磁気抵抗曲線（ＭＲ曲線）の特性図
【図１８】強磁性トンネル接合を実現するスピンバルブ構造の説明図
【符号の説明】
【０１０４】
１０：磁気抵抗メモリ装置
１２：半導体基板（ｐチャネル領域）
１４：ソース領域
１５：ゲート領域
１６：ドレイン領域
１８：層間絶縁膜
２０：ソース電極
２２：ドレイン電極
２４：読出用ワード線
２５：ビット線
２６：書込用ワード線
３０：強磁性トンネル接合素子（ＭＴＪ）
３２：フリー層
３４：絶縁層
３５：磁化固定層
３６：ピンド層
３８：ピン層
３９：保護層
４０：フリー層延在部
４２，４４，４８：導電体層
４６：交差部
５０：ＭＴＪ膜
【図１】
2005116658.tif 000003
【図２】
2005116658.tif 000004
【図３】
2005116658.tif 000005
【図４】
2005116658.tif 000006
【図５】
2005116658.tif 000007
【図６】
2005116658.tif 000008
【図７】
2005116658.tif 000009
【図８】
2005116658.tif 000010
【図９】
2005116658.tif 000011
【図１０】
2005116658.tif 000012
【図１１】
2005116658.tif 000013
【図１２】
2005116658.tif 000014
【図１３】
2005116658.tif 000015
【図１４】
2005116658.tif 000016
【図１５】
2005116658.tif 000017
【図１６】
2005116658.tif 000018
【図１７】
2005116658.tif 000019
【図１８】
2005116658.tif 000020