(57)【要約】【課題】  複数個の半導体装置を備えて１つのシステムを構築する場合に、小規模化を図る。【解決手段】  基板Ｈ上に、３個の半導体装置Ｃ、Ｆ、Ｇが上下に積層化されて、高集積化される。第１層目の半導体装置Ｃと第２層目の半導体装置Ｆとの間の接着剤ｂと、第２層目の半導体装置Ｆと第３層目の半導体装置Ｇとの間の接着剤ｃとは、材質が異なる。第２層目の半導体装置Ｆを解析するに際しては、接着剤ｃのみが剥がされる。【選択図】  図４
2005223248.tif 000002
【特許請求の範囲】
【請求項１】
所定の機能を持った複数個の半導体装置が基板上に配置され、
前記複数個の半導体のうち少なくとも２個は、上下に積層されている
ことを特徴とする半導体積層装置。
【請求項２】
前記請求項１記載の半導体積層装置において、
前記基板上に配置された複数個の半導体装置のうち、所定の複数個の半導体装置は、平面配置され、
他の半導体装置は、前記平面配置された複数個の半導体装置の上層に積層される
ことを特徴とする半導体積層装置。
【請求項３】
前記請求項１記載の半導体積層装置において、
前記基板上に配置された複数個の半導体装置のうち、少なくとも３個の半導体装置が上下に３層に積層配置され、
第１層目の半導体装置と第２層目の半導体装置とは、第１の接着剤により接着され、
第２層目の半導体装置と第３層目の半導体装置とは、第２の接着剤により接着され、
前記第１の接着剤と前記第２の接着剤とは、相互に、異なる材質の材料から成る
ことを特徴とする半導体積層装置。
【請求項４】
前記請求項３記載の半導体積層装置を解析する解析方法であって、
前記第１及び第２の接着剤のうち、上層に位置する第２の接着剤のみを外すことにより、第３層目の半導体装置を取り外して、第２層目の半導体装置を解析する
ことを特徴とする半導体積層装置の解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、個々の機能を持つ複数個の半導体装置を１つのシステムに搭載することを実現することが可能な半導体積層装置、及びそのような半導体積層装置の解析方法に関する。
【背景技術】
【０００２】
従来、個々の機能を持つ複数個の半導体装置を１つのシステムに搭載する場合には、例えば特許文献１に記載されるように、それ等の複数個の半導体装置は平面配置される。
【特許文献１】特願平７−２５０４８号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年の携帯電話、携帯情報端末、DVC（Digital Video Camera）等は、高機能化や小型化、軽量化に対する進展が著しく、複数個の半導体装置（半導体チップ）を１つのシステムに搭載する場合においても、高集積化が求められている。
【０００４】
しかしながら、前記従来の構成では、複数個の半導体装置が全て平面配置されるため、高集積化が困難であるという課題がある。また、チップサイズなどに起因して、システムへの搭載が制限されるという課題があった。
【０００５】
本発明の目的は、複数個の半導体装置を備えて１つのシステムを構築する場合にも、システム全体を小規模化することにある。
【課題を解決するための手段】
【０００６】
前記の目的を達成するため、本発明では、複数個の半導体装置を平面配置せず、少なくともその幾つかを上下に積層配置することとする。
【０００７】
その場合に、下層に位置する半導体装置の解析を容易にするような構成を採用する。
【０００８】
すなわち、請求項１記載の発明の半導体積層装置は、所定の機能を持った個々の半導体装置が複数個基板上に配置され、前記複数個の半導体のうち少なくとも２個は、上下に積層されていることを特徴とする。
【０００９】
請求項２記載の発明は、前記請求項１記載の半導体積層装置において、前記基板上に配置された複数個の半導体装置のうち、所定の複数個の半導体装置は、平面配置され、他の半導体装置は、前記平面配置された複数個の半導体装置の上層に積層されることを特徴とする。
【００１０】
請求項３記載の発明は、前記請求項１記載の半導体積層装置において、前記基板上に配置された複数個の半導体装置のうち、少なくとも３個の半導体装置が上下に３層に積層配置され、第１層目の半導体装置と第２層目の半導体装置とは、第１の接着剤により接着され、第２層目の半導体装置と第３層目の半導体装置とは、第２の接着剤により接着され、前記第１の接着剤と前記第２の接着剤とは、相互に、異なる材質の材料から成ることを特徴とする。
【００１１】
請求項４記載の発明は、前記請求項３記載の半導体積層装置を解析する解析方法であって、前記第１及び第２の接着剤のうち、上層に位置する第２の接着剤のみを外すことにより、第３層目の半導体装置を取り外して、第２層目の半導体装置を解析することを特徴とする。
【００１２】
以上により、請求項１〜３記載の発明の半導体積層装置では、基板上に配置される複数個の半導体装置のうち、幾つかが上下に積層配置されるので、高集積化が可能である。
【００１３】
また、請求項４記載の発明の半導体積層装置の解析方法では、積層化された複数の半導体装置を接着する複数の接着剤が相互に異なる材質で形成されていて、それらの接着剤を個別に剥がすことができるので、その積層化された個々の半導体装置を上層のものから順に取り外すことが可能であり、個々の半導体装置を上層のものから順番に個別に容易に解析可能である。
【発明の効果】
【００１４】
以上説明したように、請求項１〜３記載の発明の半導体積層装置によれば、複数個の半導体装置を上下に積層配置したので、高集積化が可能である。
【００１５】
また、請求項４記載の発明の半導体積層装置の解析方法によれば、その積層化された個々の半導体装置を上層のものから順に取り外すことが可能であるので、下層に位置する半導体装置の解析を容易に実現できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１７】
図１は本発明の実施形態の半導体積層装置を示す平面図である。基板Ｈ上には、所定の機能を持った７個の半導体装置（以下、半導体チップと言う）Ａ〜Ｇが配置される。４個の半導体チップＡ〜Ｄは平面配置される。半導体チップＥは２個の半導体チップＡ、Ｂの上方に積層される。また、半導体チップＦは半導体チップＣの上方に積層され、半導体チップＧは半導体チップＦの上方に積層される。従って、半導体装置Ｅ、Ｆ、Ｇが積層される分、高集積化が可能である。
【００１８】
図２は同半導体積層装置の平面図と断面図を示す。同図（ａ）は平面図を示し、同図（ｂ）は同図（ａ）に示したII-II線断面を示し、上下に積層配置された３個の半導体チップＣ、Ｆ、Ｇの断面を模式的に示したものである。同図（ｂ）において、ｂは、第１層目の半導体チップＣと第２層目の半導体チップＦとを接着する樹脂から成る第１の接着剤であり、ｃは、第２層目の半導体チップＦと第３層目の半導体チップＧとを接着する樹脂から成る第２の接着剤であり、その材質は第１の接着剤ｂと第２の接着剤ｃとでは異なっている。
【００１９】
図３は、図２（ｂ）に示した３層構造部分の組み立て順番を示す図である。以下に詳細に説明する。図３（ａ）は、第１層目の半導体チップＣに対するバンプ形成を示し、半導体チップＣにスタッドバンプＩが形成される。同図（ｂ）は、バンプ形成された半導体チップＣをアンダーフル材Ｊを用いてフェースダウンで加熱及び加重することにより基板Ｈに実装、フリップチップ接続された状態を示す。前記アンダーフル材Ｊの材料としては、非導電性ペースト又はシート材を用いる。図３（ｃ）は、このようにして形成されたフリップチップを示す。同図（ｄ）は、第１層目の半導体チップＣの上方に、第１の接着剤ｂを用いて第２層目の半導体チップＦを積層、搭載する。続いて、同図（ｅ）に示すように、第２層目の半導体チップＦの上方に、第２の接着剤ｃを用いて、第３層目の半導体チップＧを積層、搭載する。ここで、第１の接着剤ｂと第２の接着剤ｃとは異なる性質の材料を用いて、積層される。同図（ｆ）は、第２層目の半導体チップＦのワイヤボンディングＬ、第３層目の半導体チップＧのワイヤボンディングＫを示し、同図（ｇ）は樹脂封止Ｍを施し、半田ボール付けＮを行った切断個片化後の完成図を示す。
【００２０】
次に、図４を参照しながら、本実施形態として、３個の半導体チップＣ、Ｆ、Ｇが積層された半導体積層装置の解析方法を説明する。
【００２１】
図４（ａ）は、３層に積層された半導体チップＣ、Ｆ、Ｇの積層状態を示す。第１層目の半導体チップＣと第２層目の半導体チップＦとの間には、この両半導体チップＣ、Ｆを接着するための熱硬化性エポキシ系樹脂ｂが存在し、第２層目の半導体チップＦと第３層目の半導体チップＧとの間には、熱可塑性エポキシ系樹脂ｃが存在する。３個のチップＣ、Ｆ、Ｇは、応力緩和等を考慮して、シリカ等のＳｉフィラを含むエポキシ系樹脂Ｍでモールドされている。
【００２２】
同図（ｂ）は、部分開封前処理を示し、第３層目の半導体チップＧを囲う範囲に耐酸性のマスキングテープＯが貼り付けられている。同図（ｃ）は、市販の部分開封装置（例えば、米国ＮＴＧ社Ｄｃａｐ２ｉｎ型）等を用いて、第３層目の半導体チップＧの上部に位置する部分のエポキシ系樹脂Ｍを発煙硝酸等で溶かした図を示す。
【００２３】
同図（ｄ）は、第２層目の半導体チップＦと第３層目の半導体チップＧとの間の熱可塑性エポキシ系樹脂ｃを、加熱により軟化させ、吸引後に洗浄した図を示す。ここで、第３層目の半導体チップＧを浮かすことにより、斜め（同図に示す矢印Ｐの方向）からの光学顕微鏡及びＳＥＭ観察が可能であり、更には電気的特性も確認することが可能である。
【００２４】
同図（ｅ）は、第３層目の半導体チップＧを取り去り、第２層目の半導体チップＦの表面が観察できる断面図を示す。この工程では、上部から第２層目の半導体チップＦを光学顕微鏡及びＳＥＭで観察できること、及び電気的特性解析ができることに加えて、ＦＩＢ（Focused Ion Beam）による配線修正等の加工も可能となる。
【００２５】
比較のために、従来技術を図５に示す。同図（ａ）は１個の半導体チップＸが基板Ｙ上に搭載された平面図を示す。同図（ｂ）は、半導体チップＸが搭載された基板Ｙを樹脂Ｚでモールドした断面図を示す。同図（ｃ）は、同図（ａ）の平面図に示したV-V線断面図であって、半導体チップＸが搭載された基板Ｙを樹脂Ｚでモールドした半導体チップＸの上方周囲を樹脂溶解により部分開封した断面図を示す。
【００２６】
尚、本発明は、接着剤の材料を変更するなどの対応により、電子部品等の用途にも応用できる。
【産業上の利用可能性】
【００２７】
以上説明したように、本発明は、複数個の半導体装置を上下に積層配置して高集積化したので、これら複数個の半導体装置を用いて１つのシステムを小規模で構築する場合に有用である。
【００２８】
また、そのように構築された１つのシステムの解析に際しては、上層から下層に向けて順番に半導体装置を個別に取り外して、下層の半導体装置の解析を容易にできるので、そのようなシステムの解析に有用である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態の半導体積層装置を示す平面図である。
【図２】（ａ）は同半導体積層装置の平面図上における断面個所指示図、同図（ｂ）はその断面指示個所の断面図である。
【図３】同半導体積層装置の組立てフローチャートを示す図であり、同図（ａ）は第１層目の半導体装置のバンプ形成後の断面図、同図（ｂ）は同半導体装置の基板への搭載の様子を示す断面図、同図（ｃ）はフリップチップ状態の断面図、同図（ｄ）は第２層目の半導体装置の基板への搭載後の断面図、同図（ｅ）は第３層目の半導体装置の基板への搭載後の断面図、同図（ｆ）はワイヤボンディング後の断面図、同図（ｇ）は樹脂封止及び半田ボール付けから個片化した後の完成図である。
【図４】同半導体積層装置の解析方法の順番を示し、同図（ａ）は３チップ積層断面図、同図（ｂ）は部分開封前処理時点の断面図、同図（ｃ）は部分開封後の断面図、同図（ｄ）は２層目の半導体装置と３層目の半導体装置と間の接着を剥離した後の断面図、同図（ｅ）は３層目の半導体装置を取り外した後の断面図である。
【図５】従来技術を示し、同図（ａ）は平面図、同図（ｂ）は断面図、同図（ｃ）は部分開封した断面図である。
【符号の説明】
【００３０】
Ａ、Ｂ、Ｃ、Ｄ    平面配置された半導体チップ（半導体装置）
Ｅ、Ｆ、Ｇ        積層配置されたチップ（半導体装置）
Ｈ                基板
ｂ                第１の接着剤
ｃ                第２の接着剤
【図１】
2005223248.tif 000003
【図２】
2005223248.tif 000004
【図３】
2005223248.tif 000005
【図４】
2005223248.tif 000006
【図５】
2005223248.tif 000007