(57)【要約】    【課題】フィルファクタ値を高めることにより、感度を向上させたイメージセンサ及びその駆動方法を提供すること。    【解決手段】イメージセンサは、単位画素がロー方向にＮ個、カラム方向にＭ個(Ｎ及びＭは自然数)配列され、相互に隣接する第１及び第２カラムライン１０、２０に位置する単位画素１００のデータ出力端子ｄａｔａ ｏｕｔが、１本の共通カラムバスに接続されて構成された画素アレイを備えている。また、各単位画素の電源供給端子ＶＤＤが、１本の共通電源供給ラインに接続されていてもよい。カラムバス及びＶＤＤラインの占める面積が縮小化され、フォトダイオードの占める面積を広くすることできるので、イメージセンサの感度を向上させることができる。【選択図】図４
2005198239.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサにおいて、
単位画素がロー方向にＮ個、カラム方向にＭ個(Ｎ及びＭは自然数)配列され、
相互に隣接する第１及び第２カラムラインに位置する前記単位画素のデータ出力端子が、１本の共通カラムバスに接続されて構成された画素アレイを備えることを特徴とするイメージセンサ。
【請求項２】
前記第１及び第２カラムラインに位置する前記単位画素の電源供給端子ＶＤＤが、１本の共通電源供給ラインに接続されていることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記単位画素が、
光を受光して、光電荷を生成する光電荷生成手段と、
該光電荷生成手段からの光電荷を選択的にセンシングノードに伝送するためのトランスファ手段と、
前記センシングノードをリセットするためのリセット手段と、
一方の端子が前記共通電源供給ラインに接続され、前記センシングノードに供給される電気信号の伝送及び増幅機能を有する駆動手段と、
一方の端子が前記駆動手段の他方の端子に接続され、制御信号に応答して、前記センシングノードのリセットデータまたはイメージデータを、前記共通カラムバスに選択的に出力する選択手段と
を備えることを特徴とする請求項２に記載のイメージセンサ。
【請求項４】
前記第１カラムラインに位置する前記単位画素の選択手段がターンオンされて、前記リセットデータまたは前記イメージデータが前記共通カラムバスに出力され、
所定時間後に、前記第２カラムラインに位置する前記単位画素の選択手段がターンオンされて、前記リセットデータまたは前記イメージデータが前記共通カラムバスに出力されるものであることを特徴とする請求項３に記載のイメージセンサ。
【請求項５】
前記単位画素が、
光を受光して、光電荷を生成するフォトダイオードと、
該フォトダイオードからの光電荷を選択的にセンシングノードに伝送するためのトランスファトランジスタと、
一方の端子が前記共通電源供給ラインに接続され、前記センシングノードをリセットするためのリセットトランジスタと、
一方の端子が前記共通電源供給ラインに接続され、前記センシングノードに供給する電気信号の伝送及び増幅機能を有する駆動トランジスタと、
該駆動トランジスタの他方の端子と前記共通カラムバスとの間に接続され、制御信号に応答して、前記センシングノードのリセットデータまたはイメージデータを前記共通カラムバスに選択的に出力する選択トランジスタと
を備えることを特徴とする請求項２に記載のイメージセンサ。
【請求項６】
前記第１カラムラインに位置する前記単位画素の選択トランジスタがターンオンされて、前記リセットデータまたは前記イメージデータが前記共通カラムバスに出力され、所定時間後に、前記第２カラムラインに位置する前記単位画素の選択トランジスタがターンオンされて、前記リセットデータまたは前記イメージデータが前記共通カラムバスに出力されるものであることを特徴とする請求項５に記載のイメージセンサ。
【請求項７】
単一のセンシングノードを使用し、光電荷生成手段で生成された光電荷に応じてイメージデータを出力する複数の単位画素が、ロー方向にＮ個、カラム方向にＭ個(Ｎ及びＭは自然数)配列され、相互に隣接する第１及び第２カラムラインに位置する前記単位画素のデータ出力端子が、１本の共通カラムバスに接続され、前記第１及び第２カラムラインに位置する前記単位画素の電源供給端子ＶＤＤが、１本の共通電源供給ラインに接続されて構成された画素アレイを備えるイメージセンサの駆動方法において、
前記光電荷生成手段で光電荷を生成するステップと、
それぞれの前記単位画素のセンシングノードをリセットするステップと、
前記第１カラムラインに位置する前記単位画素の前記センシングノードのリセットデータを、前記共通カラムバスに出力するステップと、
前記第２カラムラインに位置する前記単位画素の前記センシングノードのリセットデータを、前記共通カラムバスに出力するステップと、
前記光電荷を生成するステップで生成された光電荷に対応するイメージデータを、前記センシングノードに伝送するステップと、
前記第１カラムラインに位置する前記単位画素の前記センシングノードのイメージデータを、前記共通カラムバスに出力するステップと、
前記第２カラムラインに位置する前記単位画素の前記センシングノードのイメージデータを、前記共通カラムバスに出力するステップと
を含むことを特徴とするイメージセンサの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ及びその駆動方法に関し、特にＣＭＯＳ(Complementary Metal Oxide Semiconductor、以下「ＣＭＯＳ」と記す)イメージセンサを構成する画素アレイの構造に関する。
【背景技術】
【０００２】
一般に、イメージセンサとは、光に反応する半導体の性質を利用して、イメージを検出する装置を意味する。自然界に存在する被写体の各部分では、光の明るさ、波長などが異なるため、イメージを検出する装置の各画素においては、生成される電気的な値が異なっている。イメージセンサは、この電気的な値を信号処理が可能なレベルに変換する機能を備えている。
【０００３】
このために、イメージセンサは、数万から数百万個の単位画素で構成された画素アレイと、各単位画素で検出したアナログ電圧をディジタル電圧に変換する装置と、この変換されたディジタル電圧を格納する格納装置などで構成されている。
【０００４】
図１は、従来のＣＭＯＳイメージセンサにおいて、一般に採用されている単位画素の詳細な構成を示す回路図である。図１に示したように、単位画素１００は１個のフォトダイオード（光電荷生成手段）１０１と４個のトランジスタとを含んで構成されている。４個のトランジスタは、フォトダイオード１０１で生成された光電荷を１つのセンシングノードＤに伝送するためのトランスファトランジスタ（トランスファ手段）ＭＴ、次の信号検出のために、センシングノードＤに格納されている電荷を排出するためのリセットトランジスタ（リセット手段）ＭＲ、センシングノードに供給する電気信号の伝送及び増幅機能を有し、ソースフォロアの役割をする駆動トランジスタ（駆動手段）ＭＤ及びスイッチングによってアドレッシングができるようにする選択トランジスタ（選択手段）ＭＳで構成されている。ここで、選択トランジスタＭＳの一方の端子は駆動トランジスタに接続され、他方の端子はデータ出力端子ｄａｔａ ｏｕｔに接続され、制御信号に応答して、センシングノードのリセットデータまたはイメージデータを、後述の共通カラムバスに選択的に出力する。
【０００５】
上記のように構成された単位画素を備えたイメージセンサは、一般に高画質のイメージを生成させるために、相関二重サンプリング方式(Correlated Double Sampling method、以下「ＣＤＳ方式」と記す)をサポートする。ここでＣＤＳ方式とは、まずリセットレベルに相当する電圧が印加され、次いで、フォトダイオード１０１で生成された電荷を読み出してデータ電圧を取得した後、リセットレベルの電圧とデータレベルの電圧との差を求めて、その電圧の差をイメージセンサから出力されるイメージ出力値として出力する方式を意味する。
【０００６】
図２は、単位画素の各トランジスタを制御する信号のタイミングチャートである。以下、図２を参照して単位画素の動作を説明する。
【０００７】
まず、選択トランジスタＭＳがターンオフされた状態で、リセットトランジスタＭＲ及びトランスファトランジスタＭＴをそれぞれターンオンさせて、フォトダイオード１０１を初期化する(図２のＡ区間)。次いで、トランスファトランジスタＭＴをターンオフさせ、フォトダイオード１０１で受光した光により光電荷を生成させ、生成された光電荷を蓄積する。次いで、選択トランジスタＭＳをターンオンさせて、センシングノードＤのリセット値Ｒｅｓｅｔをデータ出力端子ｄａｔａ ｏｕｔに出力する(図２のＢ区間)。次いで、トランスファトランジスタＭＴをターンオンさせ、フォトダイオード１０１のデータ値がセンシングノードＤに伝送されて格納されるようにする。次いで、選択トランジスタＭＳをターンオンさせ、センシングノードＤの値Ｄａｔａをデータ出力端子ｄａｔａ ｏｕｔに出力する(図２のＣ区間)。図示していないが、ＣＤＳ回路は、データ出力端子ｄａｔａ ｏｕｔから出力されたデータを処理する。この処理は本発明の趣旨から外れるので、詳細な説明を省略する。
【０００８】
図３は、従来の単位画素アレイの構成を示す回路図である。図３から、従来の画素アレイでは、同一のカラムに位置する複数の単位画素それぞれのデータ出力端子ｄａｔａ ｏｕｔ１、２〜が、カラム別に設けられた１本の共通カラムバスに接続されている。また、同一のカラムに位置する複数の単位画素それぞれのＶＤＤ端子も、カラム別に設けられた１本の共通ＶＤＤラインに接続されている。すなわち、単位画素が横方向（ロー方向）Ｎ個、縦方向（カラム方向）Ｍ個配列された画素アレイにおいて、第１カラムラインに位置するＭ個の単位画素のデータ出力端子及びＶＤＤ端子は、それぞれ第１カラムバスＣｏｌｕｍｎ ｂｕｓ１、ＶＤＤラインＶＤＤ１に接続され、第２カラムラインに位置するＭ個の単位画素のデータ出力端子及びＶＤＤ端子は、それぞれ第２カラムバスＣｏｌｕｍｎ ｂｕｓ２、ＶＤＤラインＶＤＤ２にそれぞれ接続されている。
【０００９】
このように構成された画素アレイでは、各カラム別に１本ずつのカラムバス及びＶＤＤラインを備えているので、イメージセンサの性能評価のひとつである感度を決定するフィルファクタ(Fill-Factor)(画素全体の面積に対する光を受光するフォトダイオードの面積比として定義される)の値を高くすることには限界がある。そのため、イメージセンサの感度をより向上させることが難しいという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上述の従来技術の問題点を解決するためになされたものであって、その目的は、フィルファクタ値を高くすることにより感度を向上させたイメージセンサ及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明に係るイメージセンサは、単位画素がロー方向にＮ個、カラム方向にＭ個(Ｎ及びＭは自然数)配列され、相互に隣接する第１及び第２カラムラインに位置する前記単位画素のデータ出力端子が、１本の共通カラムバスに接続されて構成された画素アレイを備えることを特徴としている。
【００１２】
また、本発明に係るイメージセンサの駆動方法は、単一のセンシングノードを使用し、光電荷生成手段で生成された光電荷に応じてイメージデータを出力する複数の単位画素が、ロー方向にＮ個、カラム方向にＭ個(Ｎ及びＭは自然数)配列され、相互に隣接する第１及び第２カラムラインに位置する前記単位画素のデータ出力端子が、１本の共通カラムバスに接続され、前記第１及び第２カラムラインに位置する前記単位画素の電源供給端子ＶＤＤが、１本の共通電源供給ラインに接続されて構成された画素アレイを備えたイメージセンサの駆動方法において、前記光電荷生成手段で光電荷を生成するステップと、それぞれの前記単位画素のセンシングノードをリセットするステップと、前記第１カラムラインに位置する前記単位画素の前記センシングノードのリセットデータを、前記共通カラムバスに出力するステップと、前記第２カラムラインに位置する前記単位画素の前記センシングノードのリセットデータを、前記共通カラムバスに出力するステップと、前記光電荷を生成するステップで生成された光電荷に対応するイメージデータを、前記センシングノードに伝送するステップと、前記第１カラムラインに位置する前記単位画素の前記センシングノードのイメージデータを、前記共通カラムバスに出力するステップと、前記第２カラムラインに位置する前記単位画素の前記センシングノードのイメージデータを、前記共通カラムバスに出力するステップとを含むことを特徴としている。
【発明の効果】
【００１３】
本発明によれば、２列のカラムライン毎に１本のカラムバス及び１本のＶＤＤラインを配置して、２列のカラムライン内の単位画素が１本のカラムバス及びＶＤＤラインを共有できるように画素アレイが構成されている。それによって、カラムバス及びＶＤＤラインの占める面積が縮小化され、フォトダイオードが占める面積を広くすることできるので、イメージセンサの感度を向上させることができるという効果が得られる。これは、フォトダイオードの占める面積割合が大きくなると、イメージセンサの感度に影響を及ぼすフィルファクタ値を高くすることができるからである。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係るもっとも好ましい実施の形態を添付する図面を参照して説明する。
【００１５】
図４は、本発明の実施の形態に係る画素アレイを示す回路図であり、単位画素の配列とその回路構成を示している。図４を参照すると、実施の形態に係る画素アレイは、相互に隣接する２列のカラムラインに位置する全ての単位画素のデータ出力端子ｄａｔａ ｏｕｔが、１本の共通カラムバスに接続され、また相互に隣接する２列のカラムラインに位置する全ての単位画素のＶＤＤ端子も、１本の共通ＶＤＤラインに接続されるように構成されている。図４に示した各単位画素１００の詳細な構成は、図１に示した単位画素と同様であり、共通ＶＤＤラインには、各単位画素のリセットトランジスタＭＲ及び駆動トランジスタＭＤの一方の端子が接続され、共通カラムバスには、各単位画素の選択トランジスタＭＳの一方の端子(すなわち、ｄａｔａ ｏｕｔ)が接続されている。
【００１６】
実施の形態に係る画素アレイについて、さらに具体的に説明する。単位画素が横方向（ロー方向）Ｎ個、縦方向（カラム方向）Ｍ個だけ配列されて構成された画素アレイＮ×Ｍにおいて、第１カラムライン１０及び第１カラムライン１０に隣接した第２カラムライン２０に位置する単位画素(２×Ｍ個)のデータ出力端子及びＶＤＤ端子は、それぞれ第１カラムバスＣｏｌｕｍｎ ｂｕｓ１、ＶＤＤラインＶＤＤ１に接続され、次に、第３カラムライン３０及び第３カラムライン３０に隣接した第４カラムライン４０に位置する単位画素(２×Ｍ個)のデータ出力端子及びＶＤＤ端子は、それぞれ第２カラムバスＣｏｌｕｍｎ ｂｕｓ２、ＶＤＤラインＶＤＤ２に接続されている。
【００１７】
このように、実施の形態に係る画素アレイは、２列のカラムライン毎に１本のカラムバス及び１本のＶＤＤラインを配置して、２列のカラムライン内の単位画素が、１本のカラムバス及び１本のＶＤＤラインを共有できるようになっている。画素アレイが上記のように構成されているので、従来の画素アレイに比べて、カラムバス及びＶＤＤラインが占める面積を縮小することができる。そのために、単位画素が縮小化されたことによって生じた面積分だけ、フォトダイオードの占める面積を広くすることができる。それによって、フォトダイオードのフィルファクタ値を高くすることができるので、イメージセンサの感度を高めることができる。
【００１８】
次いで、図４及び図５を参照して、実施の形態に係る画素アレイにおける単位画素の駆動方法を詳細に説明する。
【００１９】
図５は、実施の形態に係る画素アレイを構成する単位画素を制御する信号のタイミングチャートである。初期化過程は従来と同様に、まず選択トランジスタＭＳがターンオフされた状態において、リセットトランジスタＭＲ及びトランスファトランジスタＭＴをそれぞれターンオンさせ、フォトダイオードを初期化する(図５のＡ区間)。次いでトランスファトランジスタＭＴをターンオフさせ、フォトダイオードで受光した光により生成された光電荷を蓄積する。次いで、第１カラムライン１０の選択トランジスタＭＳと第２カラムライン２０の選択トランジスタＭＳとを順次ターンオンさせ、それぞれのセンシングノードＤ１、Ｄ２のリセット値Ｒｅｓｅｔ（リセットデータ又はイメージデータ）を、第１カラムバスＣｏｌｕｍｎ ｂｕｓ１に順に出力する(図５のＤ区間)。次に、トランスファトランジスタＭＴをターンオンさせ、フォトダイオードのデータ値をセンシングノードＤ１、Ｄ２に伝送して格納し、次いで第１カラムライン１０の選択トランジスタＭＳと第２カラムライン２０の選択トランジスタＭＳとを順にターンオンさせ、それぞれセンシングノードＤ１、Ｄ２の値Ｄａｔａを第１カラムバスＣｏｌｕｍｎ ｂｕｓ１に出力する(図５のＥ区間)。
【００２０】
上述のように、本発明の実施の形態に係る画素アレイの駆動方法は、従来の画素アレイの駆動方法と類似している。しかし、本発明の実施の形態に係る画素アレイは、２列のカラムラインに配列された単位画素が共通する１本のカラムバスに接続されている。そのため、第１及び第２カラムラインの単位画素のデータ(リセットデータ及びイメージデータ)が、所定の間隔をおいて、カラムバスに順次出力されるように制御される。
【００２１】
なお、本発明は、上記の本実施の形態に係る画素アレイ又は画素アレイの駆動方法に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で様々な変更、改良が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００２２】
【図１】従来のＣＭＯＳイメージセンサで、一般に採用されている単位画素の詳細な構成を示す回路図である。
【図２】単位画素の各トランジスタを制御する信号のタイミングチャートである。
【図３】従来の単位画素のアレイ構成を示す回路図である。
【図４】本発明の実施の形態に係る画素アレイの回路図であり、画素アレイの構成を示す図である。
【図５】本発明の実施の形態に係る画素アレイを構成する単位画素を制御する信号のタイミングチャートである。
【符号の説明】
【００２３】
１００      単位画素
１０１      フォトダイオード
ＭＴ      トランスファトランジスタ
ＭＲ      リセットトランジスタ
ＭＤ      駆動トランジスタ
ＭＳ      選択トランジスタ
【図１】
2005198239.tif 000003
【図２】
2005198239.tif 000004
【図３】
2005198239.tif 000005
【図４】
2005198239.tif 000006
【図５】
2005198239.tif 000007