(57)【要約】【課題】  Ｓｉ基板上に形成した高周波受動素子、例えばスパイラルインダクタの寄生容量を容易に低減し、かつ、十分な機械的強度を得ることができる。【解決手段】  Ｓｉ基板５上に互いに所定間隔をあけた状態で多数の絶縁突条から構成される絶縁体層４を形成し、絶縁体層４上にらせん状もしくは渦巻き状パターンにインダクタ導体層１を形成する。また、Ｓｉ基板５と絶縁体層４との間に引き出し配線導体層２を設け、インダクタ導体層１におけるらせんもしくは渦巻きの中心側端部の直下の位置で絶縁体層４にビアホール３を設け、ビアホール３を通してインダクタ導体層１におけるらせんもしくは渦巻きの中心側端部を引き出し配線導体層２と接続する。【選択図】        図１
2005203493.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、前記絶縁体層上にらせん状もしくは渦巻き状パターンに形成されたインダクタ導体層とを備えた高周波受動素子。
【請求項２】
前記基板と前記絶縁体層との間に引き出し配線導体層を有し、前記インダクタ導体層におけるらせんもしくは渦巻きの中心側端部の直下の位置で前記絶縁体層にビアホールを有し、前記ビアホールを通して前記インダクタ導体層におけるらせんもしくは渦巻きの中心側端部が前記引き出し配線導体層と接続されている請求項１記載の高周波受動素子。
【請求項３】
前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記インダクタ導体層におけるらせんもしくは渦巻きの中心から周縁部へ向かって放射状に配置されている請求項１記載の高周波受動素子。
【請求項４】
前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記インダクタ導体層の端面に沿って、かつ前記インダクタ導体層の端面から一定の距離離して形成されている請求項１記載の高周波受動素子。
【請求項５】
基板と、前記基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、前記絶縁体層上に形成されたキャパシタ下部電極導体層と、前記キャパシタ下部電極導体層上に形成されたキャパシタ誘電体層と、前記キャパシタ誘電体層上に形成されたキャパシタ上部電極導体層とを備えた高周波受動素子。
【請求項６】
前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記キャパシタ下部電極導体層の中心から周縁部へ向かって放射状に配置されている請求項５記載の高周波受動素子。
【請求項７】
前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記キャパシタ下部電極導体層の端面に沿って、かつ前記キャパシタ下部電極導体層の端面から一定の距離離して形成されている請求項３記載の高周波受動素子。
【請求項８】
基板と、前記基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、前記絶縁体層上に形成された抵抗導体層とを備えた高周波受動素子。
【請求項９】
前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記抵抗導体層の中心から周縁部へ向かって放射状に配置されている請求項８記載の高周波受動素子。
【請求項１０】
前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記抵抗導体層の端面に沿って、かつ前記抵抗導体層の端面から一定の距離離して形成されている請求項８記載の高周波受動素子。
【請求項１１】
前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起の断面形状が根元部が細幅で先端部が太幅となっている請求項１、５または８記載の高周波受動素子。
【請求項１２】
前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起がＳｉナノ結晶で形成されている請求項１、５または８記載の高周波受動素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板等の基板上に形成された高周波受動素子に関し、特にＭＭＩＣ（マイクロ波モノリシックＩＣ）における高周波受動素子の低損失化に適用しうるものである。
【背景技術】
【０００２】
ＭＭＩＣ等に代表されるような半導体装置は、年々、小型化および高密度化が進みつつある。特に、半導体装置を構成する配線やインダクタ等の受動素子は、半導体装置の大部分の面積を占めることから、それら配線や受動素子のさらなる小型化および高密度化が望まれている。
【０００３】
スパイラルインダクタはプレーナ型インダクタンス素子の一種であり、ＭＭＩＣの回路素子として、インピーダンス整合、高周波チョークの用途に用いられる。プレーナ型インダクタンス素子には、上記スパイラルインダクタの他に、高インピーダンスライン、メアンダラインがある。ストレートライン（高インピーダンス）は、形成可能なライン幅の限界から、得られるインダクタンスは限られるので、高インダクタンスを得るには面積が大きくなる。また、メアンダラインは、小面積を得ようとすると隣接線路間の負の相互インダクタンスによるカップリングのために所望のインダクタンスを得るには面積が大きくなってしまう。両インダクタンス素子のこのような欠点に対して、スパイラルインダクタは小面積で高インダクタンスを得るのに有効である。
【０００４】
一般に、Ｓｉ基板（半導体基板）を用いたスパイラルインダクタは、第２層配線（Ａｕメッキ）で引き回し、スパイラルインダクタの中心から第２層配線と交差した第１層配線、あるいはエアブリッジを用いて引き出し配線を外部に引き出す構造となっている。
【０００５】
図６（ａ）は従来のスパイラルインダクタを上から見た平面図、図６（ｂ）は同図（ａ）のＤ−Ｄ’線の断面図である。本従来例のスパイラルインダクタの配線、すなわち第１導体層に形成された配線、および第２導体層に形成された配線は、配線幅が５ミクロン、配線高さが１ミクロン、配線間隔が５ミクロンに設けられている。
【０００６】
このスパイラルインダクタは、図６（ａ），（ｂ）に示すように、Ｓｉ基板５の主面に第１配線金属２として蒸着によりＴｉ／Ｐｔ／Ａｕを形成した後、絶縁膜９としてＳｉＮ層を形成し、その後ビア３を開ける。スパイラル（渦巻き）状の形状に第２配線金属１をＡｕメッキにより形成し、上記のビア３で引き出し配線になる第２配線金属２に接続している。
【０００７】
なお、図６において、符号６はＳｉ基板５の裏面に形成されたグラウンド導体層である。
【特許文献１】特開２０００−２１６３５号公報
【特許文献２】特開２００１−２２３３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、従来のような構成では、Ｓｉ基板５は、０．１〜１００Ωｃｍ程度の導電性を有しており、スパイラルインダクタは、第２配線金属１が絶縁膜（誘電体）９を通して寄生容量として働き、Ｑ値を低下させてしまう。
【０００９】
なお、従来例の中であげた特許文献１および２においては、シリコン基板に空洞をあけることで、シリコン中のキャリアの相互誘導効果を抑え、また、シリコンの実効誘電率を低減している。ところが、大きな効果を得るためには深い溝が必要であること、空洞を埋めるために酸化膜でおおっているが、カバレージの問題から表面に大きな段差ができる、また、プロセスが複雑であることなどの問題がある。
【００１０】
本発明は、上記問題点に鑑みて、寄生容量を少なくできる高周波受動素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明はスパイラルインダクタの寄生容量を小さくし、そのＱ値を改善する構成を提供するものである。また、本発明はスパイラルインダクタに限らず、ＭＩＭ（metal-insulate-metal）キャパシタや抵抗器にも用いることができ、その寄生容量を小さくするものである。
【００１２】
上記課題を解決するために、第１の発明の高周波受動素子は、基板と、基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、絶縁体層上にらせん状もしくは渦巻き状パターンに形成されたインダクタ導体層とを備えていて、スパイラルインダクタを構成している。
【００１３】
この構成によれば、基板とインダクタ導体層との間に存在する絶縁体層が、互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成されるので、絶縁体層の実効誘電率が、絶縁体層の本来の値より小さくなる。その結果、絶縁体層を誘電体とし、インダクタ導体層を一方の電極とする寄生容量を小さく抑えることが可能となる。その結果、寄生容量の存在によるＱ値の低下を抑えることができる。
【００１４】
上記第１の発明の構成においては、基板と絶縁体層との間に引き出し配線導体層を設け、インダクタ導体層におけるらせんもしくは渦巻きの中心側端部の直下の位置で絶縁体層にビアホールを設け、ビアホールを通してインダクタ導体層におけるらせんもしくは渦巻きの中心側端部を引き出し配線導体層と接続していることが好ましい。
【００１５】
この構成によれば、インダクタ導体層の中心側からの配線の引き出しが容易となる。
【００１６】
また、上記第１の発明の高周波受動素子においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、インダクタ導体層におけるらせんもしくは渦巻きの中心から周縁部へ向かって放射状に配置することが好ましい。
【００１７】
この構成によれば、下部誘電体である絶縁体層の電磁界の乱れが少なくなり、特性が向上する。
【００１８】
また、上記第１の発明の高周波受動素子においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、前記インダクタ導体層の端面に沿って、かつ前記インダクタ導体層の端面から一定の距離離して形成することが好ましい。
【００１９】
この構成によれば、表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
【００２０】
第２の発明の高周波受動素子は、基板と、基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、絶縁体層上に形成されたキャパシタ下部電極導体層と、キャパシタ下部電極導体層上に形成されたキャパシタ誘電体層と、キャパシタ誘電体層上に形成されたキャパシタ上部電極導体層とを備えていて、キャパシタを構成している。
【００２１】
この構成によれば、基板とキャパシタ下部電極導体層との間に存在する絶縁体層が、互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成されているので、絶縁体層の実効誘電率が、絶縁体層の本来の値より小さくなる。その結果、絶縁体層を誘電体とし、キャパシタ下部電極導体層を一方の電極とする寄生容量を小さく抑えることが可能となる。
【００２２】
上記第２の発明の構成においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、キャパシタ下部電極導体層の中心から周縁部へ向かって放射状に配置することが好ましい。
【００２３】
この構成によれば、下部誘電体である絶縁体層の電磁界の乱れが少なくなり、特性が向上する。
【００２４】
また、上記第２の発明の構成においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、キャパシタ下部電極導体層の端面に沿って、かつキャパシタ下部電極導体層の端面から一定の距離離して形成することが好ましい。
【００２５】
この構成によれば、表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
【００２６】
第３の発明の高周波受動素子は、基板と、基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、絶縁体層上に形成された抵抗導体層とを備えていて、抵抗器を構成している。
【００２７】
この構成によれば、基板と抵抗導体導体層との間に存在する絶縁体層が、互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成されているので、絶縁体層の実効誘電率が、絶縁体層の本来の値より小さくなる。その結果、絶縁体層を誘電体とし、抵抗導体層を一方の電極とする寄生容量を小さく抑えることが可能となる。
【００２８】
上記第３の発明の構成においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、抵抗導体層の中心から周縁部へ向かって放射状に配置することが好ましい。
【００２９】
この構成によれば、下部誘電体である絶縁体層の電磁界の乱れが少なくなり、特性が向上する。
【００３０】
また、上記第３の発明の構成においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、抵抗導体層の端面に沿って、かつ抵抗導体層の端面から一定の距離離して形成することが好ましい。
【００３１】
この構成によれば、表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
【００３２】
また、上記第１、第２および第３の発明の構成においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起の断面形状が根元部が細幅で先端部が太幅となっていることが好ましい。
【００３３】
この構成によれば、インダクタ導体層、キャパシタ下部電極導体層、もしくは抵抗導体層の保持密着性が向上し、しかも下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
【００３４】
また、上記第１、第２および第３の発明の構成においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起がＳｉナノ結晶で形成されていることが好ましい。
【発明の効果】
【００３５】
本発明の高周波受動素子は、基板上に形成した絶縁体層が互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成されているので、絶縁体層を誘電体とする寄生容量を容易に低減でき、かつ、十分な機械的強度を得ることができる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００３７】
（第１の実施の形態）
本発明の第１の実施の形態について、図１を用いて詳しく説明する。
【００３８】
図１（ａ）は本発明の第１の実施の形態であるスパイラルインダクタ（高周波受動素子）の一例を上から見た平面図であり、図１（ｂ）は同図（ａ）のＡ−Ａ’線における断面図である。
【００３９】
このスパイラルインダクタは、図１（ａ），（ｂ）に示すように、Ｓｉ基板５の主面に第１配線金属層２として蒸着によりＴｉ／Ｐｔ／Ａｕによる引き出し配線（引き出し配線導体層）が形成されている。この第１配線金属層２上にＳｉＮ層からなる絶縁体層（絶縁膜）４が形成されており、その上にＡｕメッキによる第２配線金属層１によりインダクタ導体層が形成されている。このインダクタ導体層は、スパイラルインダクタを構成するためにらせん状もしくは渦巻き状パターンに形成されている。
【００４０】
上記の絶縁体層４は、Ｓｉ基板５上に互いに所定間隔をあけた状態で形成された多数の直線状の絶縁突条から構成される。これらの絶縁突条は、平行に配置されている。
【００４１】
上記の第２配線金属層１と前記の第１配線金属層２に形成された引き出し配線とはスパイラルの中心で絶縁体層４に穴をあけたビアホール３を介して互いに接続されている。つまり、インダクタ導体層におけるらせんもしくは渦巻きの中心側端部の直下の位置で絶縁体層４にビアホール３が設けられ、ビアホール３を通してインダクタ導体層におけるらせんもしくは渦巻きの中心側端部が引き出し配線導体層と接続されている。図１において、符号６は、Ｓｉ基板５の裏面に形成されたグラウンド導体層である。
【００４２】
図１では、絶縁体層４は、一定の間隔をあけて平行に配置した多数の絶縁突条で構成していたが、一定の間隔をあけて縦横に整列配置した多数の絶縁突起で構成してもよい。
【００４３】
図２は本実施の形態のスパイラルインダクタの製造方法を示した工程順断面図である。以下、図２を参照しながら製造方法を説明する。
【００４４】
まず、図２（ａ）に示す裏面にグラウンド導体層６を有するＳｉ基板５に対して、図２（ｂ）に示すように、蒸着によりＴｉ／Ｐｔ／Ａｕによりスパイラルインダクタの引き出し配線導体層となる第１配線金属層２を形成する。
【００４５】
つぎに、図２（ｃ）に示すように、位相シフト露光法やＥＢ露光法などで非常に幅の狭いスリット状のレジスト７を形成する。この工程は、一般に高周波用のパワーＦＥＴに用いられているマルチフィンガのゲート作成工程と同じであり、ごく一般的にサブミクロン（例えば０．２μｍ）の幅で狭いピッチ（例えば０．６μｍ）で形成が可能である。櫛の溝深さは深いほど実効誘電率の低減効果は大きくなるが、後の工程でエッチング除去する際の条件で決定される。
【００４６】
つぎに、図２（ｄ）に示すように、ＳｉＯ2やＳｉＮなどの誘電率の小さな絶縁膜８をこのレジスト７上に例えばＴＥＯＳ等でちょうどレジスト７が覆われる程度に形成する。この際、ドライエッチングなどで表面をレジスト７の上部が出るまでエッチングする。
【００４７】
つぎに、図２（ｅ）に示すように、第１配線金属層２の真上の位置にビアホール３を形成し、ビアホール３内に金属を埋め込む。
【００４８】
つぎに、図２（ｆ）に示すように、Ａｕメッキにより第２配線金属層１を形成し、スパイラル状パターンに加工する。この第２配線金属層１はスパイラルインダクタとして機能する。この第２配線金属層１は、ビアホール３の位置がスパイラルインダクタの中心側端部となるようにパターン加工される。
【００４９】
つぎに、図２（ｇ）に示すように、ウェットエッチングによりレジスト７を除去する。これにより、多数の絶縁突条が平行に並んで配置されて各絶縁突条間にスリットを有する絶縁体層４の上にスパイラルインダクタを構成するインダクタ導体層がのる形になる。
【００５０】
なお、本実施の形態では、Ｓｉ基板５上に形成されたスパイラルインダクタについて説明しているが、ＳｉＧｅ、ＧａＡｓ、ＧａＮ等の他の半導体基板、あるいは、アルミナ等のセラミック基板、樹脂基板においても同様にスパイラルインダクタを構成できるのは言うまでもない。
【００５１】
また、本実施の形態では、Ｔｉ／Ｐｔ／Ａｕ、Ａｕメッキ等の金属配線により引き出し配線層、およびインダクタ導体層が構成されているが、他の導体金属でも同様の効果が得られるのはいうまでもない。
【００５２】
また、絶縁体層４の物質に関しても他の誘電体材料により構成されていても同様の効果がある。
【００５３】
本実施の形態では、絶縁突条が平行に配置されているが、絶縁突条を高周波受動素子の中央部から周縁部に向かって放射状に配置することで、下部誘電体である絶縁体層の電磁界の乱れが少なくなり特性が向上する。
【００５４】
本実施の形態では、絶縁体層４を構成する絶縁突条が平行に配置されているが、たとえば図７（ａ），（ｂ）に示すように、絶縁突条を、その上に形成されている金属、つまり第２配線金属層１の端面に沿って、かつ、金属の端面から一定の距離を離して形成してもよい。このように構成することにより表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層４の影響が小さくなり、特性が向上する。
【００５５】
なお、図７（ａ）は本発明の第１の実施の形態であるスパイラルインダクタ（高周波受動素子）の他の例を上から見た平面図であり、図７（ｂ）は同図（ａ）のＥ−Ｅ’線における断面図を示している。
【００５６】
また、本実施の形態において、ウェットエッチングに用いる材料および温度、時間等を適切にすることで、絶縁突条の断面形状を図５に示すように逆台形状、つまり先端部が太幅で根元部が細幅にすることができる。これによって、スパイラルインダクタを構成するインダクタ導体層の保持密着性が向上し、しかも下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
【００５７】
また、絶縁突条を形成する方法としてＳｉナノ結晶やＳｉＧｅ等のデポジション、またはレーザーアブレーション法にて形成し、選択エッチングする方法を用いても同様の構成が得られるのは言うまでもない。
【００５８】
また、本実施の形態の高周波受動素子では、一般的に用いられる０．１〜１００Ωｃｍ程度比抵抗の基板を使用しているが、より高抵抗の基板を用いても同様であるのは言うまでもない。
【００５９】
（第２の実施の形態）
本発明の第２の実施の形態について、図３を用いて詳しく説明する。
【００６０】
図３（ａ）は本発明の第２の実施の形態であるＭＩＭ（metal-insulator-metal）キャパシタ（高周波受動素子）の一例を上から見た平面図であり、図３（ｂ）は同図（ａ）のＢ−Ｂ’線における断面図である。
【００６１】
このＭＩＭキャパシタは、図３（ａ），（ｂ）に示すように、Ｓｉ基板５の主面にＳｉＮ層からなる絶縁体層（絶縁膜）４が形成されており、その上に第１配線金属層１として蒸着によりＴｉ／Ｐｔ／Ａｕによるキャパシタ下部電極（キャパシタ電極導体層）が形成されている。この第１配線金属層２上にＳｉＮ層からなる絶縁膜（キャパシタ誘電体層）１０が形成されており、その上にＡｕスパッタにより第２配線金属層９によるキャパシタ上部電極（キャパシタ上側電極導体層）が形成されている。この第２配線金属層９によるキャパシタ上部電極と第１配線金属層１に形成されたキャパシタ下部電極とは絶縁膜１０とともに、キャパシタを構成している。
【００６２】
上記の絶縁体層４は、Ｓｉ基板５上に互いに所定間隔をあけた状態で形成された多数の直線状の絶縁突条から構成される。これらの絶縁突条は、平行に配置されている。
【００６３】
本実施の形態では、Ｓｉ基板５上に形成されたＭＩＭキャパシタについて説明しているが、ＳｉＧｅ、ＧａＡｓ、ＧａＮ等の他の半導体基板、あるいは、アルミナ等のセラミック基板、樹脂基板においても同様にＭＩＭキャパシタを構成できるのは言うまでもない。
【００６４】
また、本実施の形態ではＴｉ／Ｐｔ／Ａｕ、Ａｕ等の金属配線により、キャパシタ下部電極およびキャパシタ上部電極が構成されているが、他の導体金属でも同様の効果が得られるのはいうまでもない。
【００６５】
また、絶縁体層４の物質に関しても他の誘電体材料により構成されていても同様の効果があるのはいうまでもない。
【００６６】
本実施の形態では、絶縁突条が平行に配置されているが、絶縁突条を高周波受動素子の中央部から周縁部に向かって放射状に配置することで、下部誘電体である絶縁体層の電磁界の乱れが少なくなり特性が向上するのは言うまでもない。
【００６７】
本実施の形態では、絶縁突条が平行に配置されているが、図７（ａ），（ｂ）の構成と同様に、絶縁突条を、その上に形成されている金属の端面に沿って、かつ、金属の端面から一定の距離を離して形成してもよい。このように構成することにより表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
【００６８】
また、本実施の形態において、ウェットエッチングに用いる材料および温度、時間等を適切にすることで、スリットの形状を図５に示すように逆台形、つまり先端部が太幅で根元部が細幅にすることができる。これによって、ＭＩＭキャパシタを構成するキャパシタ下部電極の保持密着性が向上し、しかも下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
【００６９】
また、絶縁突条を形成する方法としてＳｉナノ結晶やＳｉＧｅ等のデポジション、またはレーザーアブレーション法にて形成し、選択エッチングする方法を用いても同様の構成が得られるのは言うまでもない。
【００７０】
また、本実施の形態の高周波受動素子では、一般的に用いられる０．１〜１００Ωｃｍ程度比抵抗の基板を使用しているが、より高抵抗の基板を用いても同様であるのは言うまでもない。
【００７１】
（第３の実施の形態）
本発明の第３の実施の形態について、図４を用いて詳しく説明する。
【００７２】
図４（ａ）は本発明の第３の実施の形態である抵抗器（高周波受動素子）の一例を上から見た平面図であり、図４（ｂ）は同図（ａ）のＣ−Ｃ’線における断面図である。
【００７３】
この抵抗器は、図４に示すように、Ｓｉ基板５の主面にＳｉＮ層からなる絶縁体層（絶縁膜）４が形成されており、抵抗となるＡｕ等の金属体１１が形成されている。この抵抗となる金属体１１の上にＡｕスパッタにより引き出し配線（引き出し配線導体層）１３が形成されている。この引き出し配線１３と上記の抵抗となる金属体１１とはコンタクトホール１２を介して接続されている。
【００７４】
上記の絶縁体層４は、Ｓｉ基板５上に互いに所定間隔をあけた状態で形成された多数の直線状の絶縁突条から構成される。これらの絶縁突条は、平行に配置されている。
【００７５】
本実施の形態では、Ｓｉ基板５上に形成された抵抗器について説明しているが、ＳｉＧｅ、ＧａＡＳ、ＧａＮ等の他の半導体基板、あるいは、アルミナ等のセラミック基板、樹脂基板においても同様に抵抗器を構成できるのは言うまでもない。
【００７６】
また、本実施の形態ではＡｕ等の金属配線により抵抗導体層が構成されているが、他の導体金属でも同様の効果が得られるのはいうまでもない。
【００７７】
また、絶縁体層４の物質に関しても他の誘電体材料により構成されていても同様の効果があるのはいうまでもない。
【００７８】
本実施の形態では、絶縁突条が平行に配置されているが、絶縁突条を高周波受動素子の中央部から周縁部に向かって放射状に配置することで、下部誘電体である絶縁体層の電磁界の乱れが少なくなり特性が向上する。
【００７９】
本実施の形態では、絶縁突条が平行に配置されているが、図７（ａ），（ｂ）の構成と同様に、絶縁突条を、その上に形成されている金属の端面に沿って、かつ、金属の端面から一定の距離を離して形成してもよい。このように構成することにより表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
【００８０】
また、本実施の形態において、ウェットエッチングに用いる材料および温度、時間等を適切にすることで、絶縁突条の断面形状を図５に示すように逆台形状、つまり先端部が太幅で根元部が細幅にすることができる。これによって、抵抗器を構成する抵抗導体層の保持密着性が向上し、しかも下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
【００８１】
また、絶縁突条を形成する方法としてＳｉナノ結晶やＳｉＧｅ等のデポジション、またはレーザーアブレーション法にて形成し、選択エッチングする方法を用いても同様の構成が得られるのは言うまでもない。
【００８２】
また、本実施の形態の高周波受動素子では、一般的に用いられる０．１〜１００Ωｃｍ程度比抵抗の基板を使用しているが、より高抵抗の基板を用いても同様であるのは言うまでもない。
【産業上の利用可能性】
【００８３】
本発明にかかる高周波受動素子は、寄生容量を少なくできるという効果を有し、ＭＭＩＣ等に組み込む場合に好適である。
【図面の簡単な説明】
【００８４】
【図１】（ａ），（ｂ）は本発明の実施の形態１における高周波受動素子の構成を示す平面図および断面図である。
【図２】（ａ）〜（ｇ）は本発明の実施の形態２における高周波受動素子の製造工程を示す工程順断面図である。
【図３】（ａ），（ｂ）は本発明の実施の形態２における高周波受動素子の構成を示す平面図および断面図である。
【図４】（ａ），（ｂ）は本発明の実施の形態３における高周波受動素子の構成を示す平面図および断面図である。
【図５】逆台形型のオーバーハングにエッチングされた状態を示す絶縁体層の断面図である。
【図６】（ａ），（ｂ）は従来のスパイラルインダクタの構成を示す平面図および断面図である。
【図７】（ａ），（ｂ）は本発明の実施の形態１における高周波受動素子の他の例の構成を示す平面図および断面図である。
【符号の説明】
【００８５】
１    第２層配線
２    第１層配線
３    ビア
４    絶縁体層
５    Ｓｉ基板
６    グラウンド導体層
７    レジスト
８    絶縁膜
９    第２配線金属層
１０    絶縁膜
１１    抵抗となる金属体
１２    コンタクトホール
１３    引き出し配線
【図１】
2005203493.tif 000003
【図２】
2005203493.tif 000004
【図３】
2005203493.tif 000005
【図４】
2005203493.tif 000006
【図５】
2005203493.tif 000007
【図６】
2005203493.tif 000008
【図７】
2005203493.tif 000009