(57)【要約】【課題】集積化インダクタ間の結合によるセルフミキシングを抑止でき、ひいては、回路の簡単化、チップサイズ、消費電力の低減を図ることが可能な集積化インダクタおよびそれを用いた受信回路を提供する。【解決手段】シリコン基板上に少なくとも２層の導体層を有し、第１の導体層４３で形成され隣接して配置された螺旋状の第１および第２のインダクタユニット４１（Ａ），４２（Ｂ）とに分割し、第１のインダクタユニット４１と第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続して、Ａ部は電流が時計方向に流れ、Ｂ部では反時計方向に流れるように構成することにより、磁束を局部的に封じ込め、遠方に磁束が漏れにくい構造を実現している。【選択図】      図８
2005327931.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも２層の導体層を有し、第１の導体層で形成され隣接して配置された螺旋状の第１および第２のインダクタユニットを有し、
上記第１および第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続され、
第１および第２のインダクタユニット並びに外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有する
集積化インダクタ。
【請求項２】
上記第１および第２のインダクタユニットは各々螺旋状構造の外側の第１の端子と螺旋状構造の内側の第２の端子を有し、
上記第１および第２のインダクタユニットの第１の端子同士が上記第１の導体層により接続され、
上記第１および第２のインダクタユニットは、上記第２の導体層によりインダクタ外部に取り出され、インダクタの一方および他方の端子を形成している
請求項１記載の集積化インダクタ。
【請求項３】
上記第１および第２のインダクタユニットは各々螺旋状構造の外側の第１の端子と螺旋状構造の内側の第２の端子を有し、
上記第１および第２のインダクタユニットの第２の端子同士が第２の導体層により接続され、
上記第１および第２のインダクタユニットの各々第１の端子が、インダクタの一方および他方の端子として形成されている
請求項１記載の集積化インダクタ。
【請求項４】
上記第１および第２のインダクタユニットは各々螺旋状構造の外側の第１の端子と螺旋状構造の内側の第２の端子を有し、
上記第１のインダクタユニットの第２の端子が上記第２のインダクタユニットの第１の端子に上記第２の導体層により接続され、
上記第１のインダクタユニットの第１の端子がインダクタの一方の端子、第２のインダクタユニットの第２の端子が第２の導体層によりインダクタ外部に取り出され、インダクタ他方の端子として形成されている
請求項１記載の集積化インダクタ。
【請求項５】
第１のインダクタユニットと第２のインダクタユニットの接続部が中間タップとして外部に取り出された
請求項１記載の集積化インダクタ。
【請求項６】
第１および第２にインダクタユニットを含む２つの集積化インダクタを有し、
上記２つの集積化インダクタの各々は、
基板上に少なくとも２層の導体層を有し、第１の導体層で形成され隣接して配置された螺旋状の第１および第２のインダクタユニットを有し、
上記第１および第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続され、
第１および第２のインダクタユニット並びに外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有し、
隣接するインダクタユニットの電流方向が互いに逆方向となるように接続されている
集積化インダクタ。
【請求項７】
局部発振信号を発振する局部発振回路と、
所定周波数の受信信号を所定の利得をもって増幅する低雑音増幅器と、
上記低雑音増幅器から出力された所定周波数の受信信号を上記局部発振回路による局部発振信号により中間周波数の信号に変換する周波数変換回路と、を有し、
上記局部発振回路、低雑音増幅器、および周波数変換回路は一体的に集積化され、
上記局部発信回路は、集積化インダクタによるＬＣ発振回路を含み、
上記集積化インダクタは、
基板上に少なくとも２層の導体層を有し、第１の導体層で形成され隣接して配置された螺旋状の第１および第２のインダクタユニットを有し、
上記第１および第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続され、
第１および第２のインダクタユニット並びに外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有する
受信回路。
【請求項８】
上記低雑音増幅器は、増幅用トランジスタと、当該増幅用トランジスタの出力側端子に接続された負荷用集積化インダクタとを含む
請求項７記載の受信回路。
【請求項９】
上記低雑音増幅器は、増幅用トランジスタと、当該増幅用トランジスタの出力側端子に接続された負荷用集積化インダクタと、上記増幅用トランジスタの入力インピーダンスのリアクタンス分を打ち消すための入力側集積化インダクタとを含む
請求項７記載の受信回路。
【請求項１０】
上記低雑音増幅器の負荷用集積化インダクタは、
基板上に少なくとも２層の導体層を有し、第１の導体層で形成され隣接して配置された螺旋状の第１および第２のインダクタユニットを有し、
上記第１および第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続され、
第１および第２のインダクタユニット並びに外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有する
請求項８記載の受信回路。
【請求項１１】
上記低雑音増幅器の負荷用集積化インダクタと入力側集積化インダクタのうちの少なくとも一方の集積化インダクタは、
基板上に少なくとも２層の導体層を有し、第１の導体層で形成され隣接して配置された螺旋状の第１および第２のインダクタユニットを有し、
上記第１および第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続され、
第１および第２のインダクタユニット並びに外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有する
請求項９記載の受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば高周波ＲＦフロントエンド部等の低雑音増幅器（ＬＮＡ:Low NoiseAmplifier ）や局部発振器等に適用される集積化インダクタおよびそれを用いた受信回路に関するものである。
【背景技術】
【０００２】
数１００ＭＨｚ以上の高周波周波数信号を扱う集積回路（ＩＣ）を設計する上で、近年はシリコン基板上に集積化されたインダクタを使うことが必須になっている。
かつてはインダクタはＩＣ上に集積化することは不可能とされていたが、近年ある制約下では実用化可能となってきた。
【０００３】
一般的なプロセスでは、インダクタンスの最大値が１０ｎＨ程度、Ｑが１０程度は実現が可能となっている。プロセスや形状の工夫、メタル配線の多層化、銅配線の一般化によりその性能は徐々に向上している。
配線の多層化は、その導電性ゆえに損失の原因となるシリコン基板から離れた位置（遠いところ）にインダクタの形成を可能にするし、複数層配線の並列接続による直列抵抗損の低減や、複数配線層の直列接続によるインダクタンスの増加等の自由度をもたらす。
また、銅配線による低抵抗化はそのままＱの改善をもたらす。
【０００４】
図１に、集積化インダクタの一例を示す。この図１は上面図であり、符号１は第１の導体層を示し、第１の導体層１としては、通常最上位のメタル配線層が使われる。そして、集積化インダクタにおいて、内端を取り出すために第２の導体層２とコンタクト３を使い外側に取り出される。
第２のメタル層２は通常上部より２層目が使われる。
【０００５】
この集積化インダクタは、たとえば図２に示す電圧制御発振回路（ＶＣＯ:Voltage Controlled Oscillator）に使われる。無線通信回路には局部発振信号と呼ばれる基準周波数が使われる。
図２のＶＣＯは、インダクタＬＶ１，ＬＶ２、バラクタＶＣ１，ＶＣ２、ｎｐｎトランジスタＱ１，Ｑ２、および電流源Ｉ１により構成されている。
【０００６】
局部発振信号は、水晶発振器を基準として周波数変換に必要な任意の周波数を生成する。局部発振信号は、ＶＣＯにＰＬＬによって水晶発振周波数とある比の関係を保つよう位相ロックループを形成することによって生成される。
そのため、ＶＣＯは非常に重要な要素技術であり、特にその位相ノイズが重要である。
【０００７】
一般に、ＬＣ発振回路によるＶＣＯは他の方法、たとえばＲＣ発振回路やリング発振回路に比べ位相ノイズが低い。その理由は、ＬＣ共振回路に周波数選択機能（共振回路のＱに対応する）があるためである。
そのため、無線通信システムの厳しい位相ノイズの仕様を満たすにはＶＣＯとして、図２に示すようなＬＣ発振回路を用いることが事実上必須である。
【０００８】
また、集積化インダクタは高周波回路の整合回路として重要である。
図３にその具体的な例を示す。
これは受信回路の入力段でＬＮＡ（Low Noise Amplifier ）とよばれる回路である。このＬＮＡは、図３に示すように、インダクタＬＢ，ＬＯ，ＬＥ、抵抗素子ＲＢ、バイアス電圧源ＶＢ、定電圧源Ｖｃｃ、およびｎｐｎトランジスタＱ３により構成されている。
【０００９】
この回路は、トランジスタＱ３のエミッタと接地電位ＧＮＤ間に接続されたインダクタＬＥによりエミッタ帰還をかけ、トランジスタＱ３のベースから見たインピーダンスに任意の実部（抵抗分）を発生させる。
典型的には５０Ωの実部に見えるようにＬＥを決める。ＬＢはトランジスタの入力インピーダンスの虚部（リアクタンス分）を打ち消すインダクタである。
その結果、入力端子から見た回路のインピーダンスは所望の抵抗に見える。
ＬＯは出力の負荷となるインダクタである。通常このようなＬＮＡは、ＮＦ（Noise Figure）とダイナミックレンジを確保するために、かなり大きな動作電流で使われる。
【００１０】
その結果、直流的な制約から、コレクタの負荷抵抗は極めて小さな値しか許されず、利得が取れない。
これはデバイスの微細化に伴い電源電圧が低下するとより深刻な問題であるし、バイポーラトランジスタよりＭＯＳトランジスタにおいてより深刻な問題である。その理由はＭＯＳトランジスタのトランスコンダクタンスＧｍが小さいためである。
【００１１】
インダクタ負荷はそれを解決する最も一般的な方法である。単に直流抵抗がゼロで、交流抵抗が大きく見えるだけではなく、出力ノードに付く寄生容量が大きい場合、それを共振を取ることにより見えなくすることができる。
【００１２】
従来これらのインダクタは外付けされていたが、集積化インダクタの性能向上、限られた性能のインダクタの使いこなしのための回路的工夫、システム的な要求（外付け部品のＩＣ上への取り込み）、および扱う周波数が高周波化してきたことに伴い、内蔵化の必要性が高まってきた。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところが、多数のインダクタをＩＣ上に形成するとインダクタ間の干渉が問題となる。干渉はあらゆるインダクタ間に起こるが、その中でとりわけ問題なのが、局部発振回路から受信回路入力のＬＮＡへの干渉と、送信回路の出力段にインダクタを使った場合、送信出力から局部発振回路への干渉が問題となる。
【００１４】
図４は、局部発振回路から受信回路入力への干渉の問題を説明するための図である。
図４において、理解を容易にするために、図２のＶＣＯおよび図３のＬＮＡと同一構成部分は同一符号にて表している。
【００１５】
この図４では、トランジスタＱ３がＬＮＡを構成し、その出力は周波数変換回路の一方の入力を構成するｎｐｎトランジスタＱ４に入力される。トランジスタＱ４のコレクタには差動対を構成するｎｐｎトランジスタＱ５，Ｑ６のエミッタが接続され、トランジスタＱ４とともに乗算回路を形成する。
トランジスタＱ５，Ｑ６は、トランジスタＱ１，Ｑ２により構成されるＶＣＯの局部発振周波数によりバッファＢＦを介してスイッチング動作をするよう駆動される。
このような動作により、入力周波数をｆＲＦとし、局部発振周波数をｆLocal としたとき、入力信号を中間周波数fIF （= fRF-fLocal）の信号に変換することができる。
【００１６】
次に、このような受信回路において、集積化インダクタ間に結合があった場合に起こる問題について説明する。
【００１７】
ＶＣＯは位相ノイズを最少化するために、たとえば１Ｖp-p に近いような大きな電圧、および数ｍＡp-p といった大きな電流で動作させる。
一方、入力信号は、システムによって異なるが、たとえば数μＶrms 以下の最少入力レベルの場合がある。
たとえば図４において、ＶＣＯを構成するインダクタＬＶ１、ＬＶ２と入力整合回路を構成するインダクタＬＢが１１に示すように結合したり、負荷インダクタＬＯが１２に示すように結合したりすると、そこには大きな局部発振周波数成分が誘起してしまう。
たとえば、結合が０．１％だとしても数１００μＶが誘起するし、１％あると数ｍＶが誘起する。
これらは最少信号レベルよりもはるかに大きい。
【００１８】
局部発振周波数成分が周波数変換回路のトランジスタＱ４に加えられると、周波数変換回路は同じ周波数の乗算を行うことによりＤＣ（直流）オフセット成分が発生する。この現象はセルフミキシングとも呼ばれる。
このセルフミキシングによるＤＣオフセット成分は、従来のスーパーヘテロダインのように中間周波数が比較的高いときは大した問題とならなかった。変換された信号の周波数が充分高いために簡単にＤＣ成分を切ることができたためである。
【００１９】
ところが、中間周波数が高く相対的に信号帯域が狭い（比帯域が狭い）と中間周波フィルタをＩＣ上に形成することができない。ＩＣ上に形成可能なフィルタは周波数が低く、かつ比帯域が広くなければならない。
そのためのシステムの構成法として、ローＩＦ方式やゼロＩＦ方式（ダイレクトコンバージョン方式とも呼ばれる）が提案されている。
ローＩＦ方式は、信号をかなり低い中間周波数に変換する方式であり、ゼロＩＦ方式は直接ベースバンドに変換する方式である。
【００２０】
図５はそれを周波数軸上で説明した図である。
通常のスーパーヘテロダイン方式２１は比較的高い周波数に変換され、ローＩＦ２２はかなり低い中間周波数に、ゼロＩＦ方式２３は直接ベースバンド（ＤＣ）に変換される。
ゼロＩＦ方式は、ＤＣにも信号成分が含まれるので、ＤＣオフセットを除去することが困難である。
変調方式によっては、ＤＣに信号が含まれないようにすることも可能であるが、非常に低い周波数成分は含まれるので、ＤＣ成分を除去するには非常に大きなキャパシタを必要とする。
【００２１】
ローＩＦ方式はゼロＩＦ方式のように非常に低い信号成分は無いが、周波数は低いのでＤＣ除去回路を多数設けることは比較的大きなキャパシタを多数必要とするためチップサイズの増大を伴う。
ＤＣオフセットはセルフミキシングだけではなく回路の至る所で発生する。最終出力におけるＤＣオフセット成分を最少にするには、ＤＣ除去回路はなるべく後段に配置するのが望ましい。
【００２２】
ところが、大きなセルフミキシングが発生すると、周波数変換回路出力のＤＣ成分が大きくなるために、ＤＣ成分を除去しないと大きな増幅ができなくなる。回路が飽和してしまうためである。
【００２３】
セルフミキシングを発生させない方法として、局部発振回路を周波数変換に必要な周波数を直接発生するのではなく、たとえば２倍の周波数、あるいはもっと複雑な比の関係の周波数に選び、分周回路等で所望の周波数に変換する方法がある。
この場合、周波数変換回路で乗算される信号の周波数が異なる周波数となるのでＤＣ成分を発生しない。セルフミキシングの厳しいゼロＩＦでは比較的よく用いられる方法であるが、回路が複雑となり、チップサイズの増大、消費電力の増大をもたらす。
【００２４】
集積化インダクタンス間の結合の問題は、ＩＣ製造プロセスや回路技術の進歩に伴いより深刻な問題となる。それはより多数のインダクタが集積されるようになり、微細化に伴いインダクタはより近接して配置しなければならなくなるからである。
また、微細化はトランジスタあたりの製造コストは低下するが、単位面積あたりの製造コストは増大する。
そのためにも、インダクタもよりコンパクトにより近接させてレイアウト設計をしないと、高周波回路の製造コストは製造プロセスの進化によりかえって高価なものとなってしまう。
【００２５】
図６は、集積化インダクタに電流Ｉが流れている状態を示す図である。
また、図６のX-X'間の断面図、および磁束の通り方を図７（Ａ），（Ｂ）に示す。
【００２６】
電流Ｉが流れる第１の集積化インダクタ３１には磁束は３２のように通る。第２のインダクタ３３が存在すると、第１のインダクタ３１から発生する磁束の一部は符号３４に示すように第２のインダクタ３３を一部が交差する。
この交差分がインダクタンス間の結合（相互インダクタンス）となる。この結合は、距離がインダクタの大きさに対して充分離れていれば、距離の二乗に反比例する。
この結合は、典型的には０．１％のオーダーで、１％を大きく上回ることは無いが、前述したように大きな電圧電流で動作している局部発振周波数を生成するＶＣＯと、μＶオーダーの信号を扱うＬＮＡ間の結合では、信号の大きさをはるかに上回る局部発振周波数成分がＬＮＡに漏れ込み、セルフミキシングにより大きなＤＣオフセット成分を発生する。
距離の二乗に反比例して結合が変化するということは、ＩＣ製造プロセスの微細化に伴い、高周波回路を小さくレイアウト設計しなければならない場合には、結合が急速に大きな問題となる。
【００２７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、集積化インダクタ間の結合によるセルフミキシングを抑止でき、ひいては、回路の簡単化、チップサイズ、消費電力の低減を図ることが可能な集積化インダクタおよびそれを用いた受信回路を提供することにある。
【課題を解決するための手段】
【００２８】
上記目的を達成するため、本発明の第１の観点は、基板上に少なくとも２層の導体層を有し、第１の導体層で形成され隣接して配置された螺旋状の第１および第２のインダクタユニットを有し、上記第１および第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続され、第１および第２のインダクタユニット並びに外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有する。
【００２９】
好適には、上記第１および第２のインダクタユニットは各々螺旋状構造の外側の第１の端子と螺旋状構造の内側の第２の端子を有し、上記第１および第２のインダクタユニットの第１の端子同士が上記第１の導体層により接続され、上記第１および第２のインダクタユニットは、上記第２の導体層によりインダクタ外部に取り出され、インダクタの一方および他方の端子を形成している。
【００３０】
好適には、上記第１および第２のインダクタユニットは各々螺旋状構造の外側の第１の端子と螺旋状構造の内側の第２の端子を有し、上記第１および第２のインダクタユニットの第２の端子同士が第２の導体層により接続され、上記第１および第２のインダクタユニットの各々第１の端子が、インダクタの一方および他方の端子として形成されている。
【００３１】
好適には、上記第１および第２のインダクタユニットは各々螺旋状構造の外側の第１の端子と螺旋状構造の内側の第２の端子を有し、上記第１のインダクタユニットの第２の端子が上記第２のインダクタユニットの第１の端子に上記第２の導体層により接続され、上記第１のインダクタユニットの第１の端子がインダクタの一方の端子、第２のインダクタユニットの第２の端子が第２の導体層によりインダクタ外部に取り出され、インダクタ他方の端子として形成されている。
【００３２】
好適には、第１のインダクタユニットと第２のインダクタユニットの接続部が中間タップとして外部に取り出されている。
【００３３】
本発明の第２の観点は、第１および第２にインダクタユニットを含む２つの集積化インダクタを有し、上記２つの集積化インダクタの各々は、基板上に少なくとも２層の導体層を有し、第１の導体層で形成され隣接して配置された螺旋状の第１および第２のインダクタユニットを有し、上記第１および第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続され、第１および第２のインダクタユニット並びに外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有し、隣接するインダクタユニットの電流方向が互いに逆方向となるように接続されている。
【００３４】
本発明の第３の観点は、局部発振信号を発振する局部発振回路と、所定周波数の受信信号を所定の利得をもって増幅する低雑音増幅器と、上記低雑音増幅器から出力された所定周波数の受信信号を上記局部発振回路による局部発振信号により中間周波数の信号に変換する周波数変換回路と、を有し、上記局部発振回路、低雑音増幅器、および周波数変換回路は一体的に集積化され、上記局部発信回路は、集積化インダクタによるＬＣ発振回路を含み、上記集積化インダクタは、基板上に少なくとも２層の導体層を有し、第１の導体層で形成され隣接して配置された螺旋状の第１および第２のインダクタユニットを有し、上記第１および第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続され、第１および第２のインダクタユニット並びに外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有する。
【００３５】
好適には、上記低雑音増幅器は、増幅用トランジスタと、当該増幅用トランジスタの出力側端子に接続された負荷用集積化インダクタとを含む。
【００３６】
好適には、上記低雑音増幅器は、増幅用トランジスタと、当該増幅用トランジスタの出力側端子に接続された負荷用集積化インダクタと、上記増幅用トランジスタの入力インピーダンスのリアクタンス分を打ち消すための入力側集積化インダクタとを含む。
【００３７】
好適には、上記低雑音増幅器の負荷用集積化インダクタは、基板上に少なくとも２層の導体層を有し、第１の導体層で形成され隣接して配置された螺旋状の第１および第２のインダクタユニットを有し、上記第１および第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続され、第１および第２のインダクタユニット並びに外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有する。
【００３８】
好適には、上記低雑音増幅器の負荷用集積化インダクタと入力側集積化インダクタのうちの少なくとも一方の集積化インダクタは、基板上に少なくとも２層の導体層を有し、第１の導体層で形成され隣接して配置された螺旋状の第１および第２のインダクタユニットを有し、上記第１および第２のインダクタユニットは、電流の向きが互いに逆方向になるように接続され、第１および第２のインダクタユニット並びに外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有する。
【００３９】
本発明によれば、第１および第２のインダクタユニットに分割して構成され、たとえば第１のインダクタユニットでは電流が時計方向に流れ、第２のインダクタユニットでは反時計方向に流れる。
これにより、磁束が局部的に封じ込めわれ、遠方に磁束が漏れにくい構造となっている。
したがって、集積化インダクタの磁束を集積化インダクタ内部に閉じこめ、外部に漏洩する磁束を大幅に減らすことができる。
【発明の効果】
【００４０】
本発明によれば、集積化インダクタの磁束を集積化インダクタ内部に閉じこめ、外部に漏洩する磁束を大幅に減らすことができる。
その結果、たとえば無線信号の受信回路において、局部発振回路から低雑音増幅器への局部発振周波数成分のインダクタ間の結合に起因して漏洩し、直流オフセットを発生する問題を大幅に低減することができる。また、送信回路の出力段の変調信号による局部発振回路への妨害の低減にも有効である。
【００４１】
また  本発明によれば、インダクタ間の結合を大幅に減ずることができ、集積化インダクタを物理的に隣接して配置しても問題が起こらない。したがって、チップサイズの縮小が可能となる。
高周波回路のチップサイズが小さくなることは、余計な寄生成分が減少し高性能化が図れるとともにコストダウンをすることができる。
【発明を実施するための最良の形態】
【００４２】
以下、本発明の実施形態を図面に関連付けて説明する。
【００４３】
図８は、本発明に係る集積化インダクタの要部の一実施形態を示す図である。
【００４４】
本集積化インダクタ４０は、図８に示すように、図示しないシリコン基板上に少なくとも２層の導体層を有し、第１の導体層４３で形成され隣接して配置された螺旋状の第１および第２のインダクタユニット４１（Ａ），４２（Ｂ）とを有する。
第１のインダクタユニット４１と第２のインダクタユニット４２は、電流の向きが互いに逆方向になるように接続されている。
そして、集積化インダクタ４０においては、第１および第２のインダクタユニット４１，４２、並びに図示しない外部回路との接続において、少なくとも２カ所の第２の導体層による第１の導体層との交差部を有する
【００４５】
すなわち、この実施形態では、インダクタはＡ部とＢ部のインダクタユニット４１，４２に分割して構成され、Ａ部は電流が時計方向に流れ、Ｂ部では反時計方向に流れる。
このように構成することにより、磁束を局部的に封じ込め、遠方に磁束が漏れにくい構造を実現している。
【００４６】
図９は、図８の集積化インダクタ４０における磁束の分布を模擬的に示す図である。
この場合、総磁束の大部分は、φＭとして示したＡ部とＢ部の中間にある導体を囲むように分布し、これはインダクタ内部のみを交差する。
一方、Ａ部の図中左側およびＢ部の右側の導体を囲む成分φＡとφＢの成分は総磁束のごく一部である。φＡとφＢの一部は、インダクタの遠方にも分布するので、この成分がインダクタ間の結合に寄与する。
したがって、図８に示す構造による集積化インダクタ４０は、インダクタから外部に漏れ出す磁束を大幅に減ずることができ、隣接したインダクタとの結合を大幅に減ずることができる。
これは別の見方により説明することができる。
【００４７】
図１０は、単に螺旋状に形成したインダクタの電流を４つの成分に分けて示す図である。
Ａ点における磁束密度を考えた場合、ここの磁束密度に寄与するのは、垂直方向の５２と５４の成分で、水平方向の電流成分５１と５３は殆ど寄与しない。電流成分５２と５４はＰ１点に対し逆方向の磁束を発生させようとする。
したがって、電流成分５２と５４の水平方向の平均的距離２Ｄが点Ａの磁束密度に大きな影響を与える。
【００４８】
図１１は、本発明をこの見方で説明するための図である。
図１１において、Ｐ２点の磁束密度を考えると、Ｐ２点に対しては電流成分６１−１、６１−３、６２−１、６２−３は殆ど寄与せず、６１−２、６２−４、６３の電流が寄与する。
電流成分６１−２と６２−４による磁束は加算し合い、電流成分６３による磁束とは減算し合う。
距離的には電流成分６２−４の影響が最大で、次に６３、６１−２の電流の順に影響度を持つ。上向きの電流６１−２と６２−４は下向きの電流６３に対し遠方と近方にあるので、その影響度は平均として６３に近い。
したがって、Ｐ２点における磁束密度は図１０のインダクタよりも小さなものとなる。
【００４９】
一方、垂直方向について考えると、本発明の効果はより劇的なものとなる。
Ｐ２点における磁束度を考えると、ここに対しては電流成分６１−１、６１−３、６２−１、６２−３が支配的に決める。
電流成分６１−１と６２−１はほぼ完全に対称なので、Ｐ２点での互いの磁界はほぼ完全に打ち消し合う。電流成分６１−３と６２−３の関係についても同様である。
つまり垂直方向の対称軸上では磁束はほぼ完全にゼロとなる。
【００５０】
単純にいえば、本実施形態は２つの第１および第２のインダクタユニット４１，４２からの磁束が互いに打ち消し合うように配置したものである。
図１１おいて、垂直方向は磁束が完全に打ち消し、水平方向は完全には打ち消さない。
【００５１】
磁束を外部に漏らしやすいことと外部からの磁界の影響を受けやすいことは、アンテナの送信と受信の関係と同じで、対称な事象である。
つまり本実施形態に係る集積化インダクタは、外部からの影響を受けにくいことになる。
【００５２】
図１２は、インダクタ同士の結合を減ずるための望ましい配置について説明するための図である。
図１２は、集積化インダクタ４０を基準とし、それと結合を避けたいインダクタを隣接させなければならない場合の様々な組み合わせを示している。
【００５３】
仮に、集積化インダクタ４０がＶＣＯの共振回路のインダクタで、大きな電流が流れ、周囲に磁束を発散させる可能性があり、もう一方のインダクタがＬＮＡのインダクタで微少信号を扱っているとする。
【００５４】
まず、配置-1は、集積化インダクタ４０は水平軸方向には磁束を出すし、また受ける。したがって、この配置は最も良くない配置である。
それでも、従来型のインダクタに較べれば結合は小さくなる。
【００５５】
配置-2は、集積化インダクタ４０はこの方向には磁束を出さず、かつ受けない。したがって最も望ましい配置である。
【００５６】
配置-3は、集積化インダクタ４０はこの方向に磁束を出すが、ＬＮＡ側のインダクタは受けない。配置-2よりは悪いが、結合はかなり小さい。
【００５７】
配置-4は、一方が事情により従来型のインダクタを使わなければならない場合を示しているが、従来型のインダクタはどの方向からの磁束による誘導も受ける。
したがって、集積化インダクタ４０が磁束を出さない垂直方向に配置することが必要である。
【００５８】
以上の説明における集積化インダクタ４０は、両端子間が開放で電流が流れているように考えたが、回路である限り電流路は閉じていなければならない。
もし電流ループを図１３のようにできれば、対称性の破れは非常に小さく、前記の考察はかなり厳密に正しい。
実際には電流をこのように流すことは不可能に近い。
【００５９】
図２のＶＣＯ、あるいは図３のＬＮＡの回路からも明らかなように、インダクタを流れる電流は、共振回路の共振容量（容量素子あるいはバラクタダイオード）あるいはトランジスタを通って電流ループを形成する。
したがって、回路の結合は単にインダクタ同士の結合のみではなく、電流ループを形成する全体から決まる。
【００６０】
図１４は、本発明に係る集積化インダクタと外部回路も含めた電流経路の第１の構成例を示す図である。
外部の回路も含めると完全な対称性を得ることはほぼ不可能である。
しかし、主要な磁束はインダクタ部から出ているので、回路電流がインダクタの近傍を流れるように配置すれば、本発明の効果は充分大きなレベルで保たれる。
もし、精密な３次元電磁界シミュレーションが可能であれば、集積化インダクタ４０のＡ部とＢ部の形状を非対称にすることにより、インダクタ端子の外部への取り出し、回路を流れる部分によるバランスのくずれはかなりの程度補正可能である。
【００６１】
本実施形態において、実際の回路７０との接続を示した図１４の回路は、電流がＡ部の内側から外側を通りＢ部の外側から内側に到るが、図１５、図１６のように外Ａ→内Ａ→内Ｂ→外Ｂ、外Ａ→内Ａ→外Ｂ→外Ａといった構成も考えられ、図１４の実施形態に較べて、外部回路への接続による対称性のくずれは小さい。
【００６２】
図１４の集積化インダクタ４０Ａにおいては、第１および第２のインダクタユニット４１，４２は各々螺旋状構造の外側の第１の端子と螺旋状構造の内側の第２の端子４１ａ，４２ａを有し、第１および第２のインダクタユニット４１，４２の第１の端子同士が第１の導体層４３により接続され、第１および第２のインダクタユニット４１，４２は、第２の端子４１ａ，４２ａ、コンタクトホール４５Ａ，４５Ｂを通して第２の導体層４４による外部に取り出され、インダクタの一方および他方の端子を形成している。
【００６３】
図１５の集積化インダクタ４０Ｂにおいては、第１および第２のインダクタユニット４１，４２は各々螺旋状構造の外側の第１の端子４１ｂ，４２ｂと螺旋状構造の内側の第２の端子４１ａ，４２ａを有し、第１および第２のインダクタユニット４１，４２の第２の端子４１ａ，４２ａ同士が第２の導体層４４により接続され、第１および第２のインダクタユニットの各々第１の端子４１ｂ，４２ｂが、インダクタの一方および他方の端子として形成されている。
【００６４】
図１６の集積化インダクタ４０Ｃにおいては、第１および第２のインダクタユニット４１，４２は各々螺旋状構造の外側の第１の端子４１ｂ，４２ｂと螺旋状構造の内側の第２の端子４１ａ，４２ａを有し、第１のインダクタユニット４１の第２の端子４１ａが第２のインダクタユニット４２の第１の端子４２ｂに第２の導体層４４−１により接続され、第１のインダクタユニット４１の第１の端子４１ｂがインダクタの一方の端子、第２のインダクタユニット４２の第２の端子４２ａが第２の導体層４４−２によりインダクタ外部に取り出され、インダクタ他方の端子として形成されている。
なお、４５Ａ〜４５Ｃはコタクトホールを示している。
【００６５】
図２に示すようなＶＣＯのように、ＬＣタンクの共振回路の場合インダクタ電流の殆どは共振容量を流れる。
したがって、図１７に示すように共振容量を上下に分割すると磁束の対称性が保たれる。
【００６６】
別の応用として、図１８に示すように、中間からタップを取り出すことにより差動型ＶＣＯを実現した例である。
図１８において、集積化インダクタは図１５の構成を採用している。また、図中、ＶＣ４１，ＶＣ４２はバラクタ、Ｑ４１，Ｑ４２はトランジスタ、Ｉ４１は電流源を示している。
【００６７】
図１９は、本発明に係る集積化インダクタ４０を二組組み合わせて、Ｘ、Ｙの２軸に対して対称性を持たせた構成例を示す図である。
磁束の向きは図示の通り、隣接する領域との間でリング状に分布することになる。
この配置の場合、視覚的にも明らかなようにＹ軸方向には対称性が良好だが、Ｘ軸方向には対称性は完全ではないがある程度の効果を得ることはできる。
【００６８】
なお、本実施形態において、インダクタユニットは正方の形で図示したが、長方、八角形に代表される多角形、真円、楕円においても同様な効果が得られることは当然である。
【００６９】
本発明によれば、集積化インダクタの磁束を集積化インダクタ内部に閉じこめ、外部に漏洩する磁束を大幅に減らすことができる。
その結果、たとえば無線信号の受信回路において、ＶＣＯからＬＮＡへの局部発振周波数成分のインダクタ間の結合に起因して漏洩し、直流オフセットを発生する問題を大幅に低減することができる。
また、送信回路の出力段の変調信号による局部発振回路への妨害の低減にも有効である。
【００７０】
また、本発明によれば、インダクタ間の結合を大幅に減ずることができ、集積化インダクタを物理的に隣接して配置しても問題が起こらない。
したがって、チップサイズの縮小が可能となる。
高周波回路のチップサイズが小さくなることは、余計な寄生成分が減少し高性能化が図れるとともにコストダウンをすることができる。これは特に今後の微細プロセスで高周波回路を実現する際に非常に重要なことである。
【００７１】
なお、図２０に示すように、本発明に係る集積化インダクタを用いた場合と従来の集積化インダクタを用いてインダクタ中心間距離を変えながら、磁気結合を測定した。
図２１は、その測定結果を示す図である。図２１において、横軸がインダクタ中心間距離を、縦軸が出力レベルを示している。
図中、ＬＮＡ２で示す方が本発明に係る集積化インダクタを用いた場合であり、ＬＮＡ１で示す方が従来の集積化インダクタを用いた場合である。
【００７２】
ＶＣＯインダクタにＳＧで信号入力を行い（０ｄＢｍ）、ＬＮＡインダクタに(スペクトラム)アナライザを接続して、インダクタ中心間距離を変えて測定を行った。
図２１に示すように、本発明に係る集積化インダクタを用いた方が従来の集積化インダクタを用いた場合に比べて、８ｄＢ磁気結合が小さい。
【００７３】
この実験によっても、本発明に係る集積化インダクタは、磁束を集積化インダクタ内部に閉じこめ、外部に漏洩する磁束を大幅に減らすことができることが分かる。
したがって、上述したように、たとえば無線信号の受信回路において、ＶＣＯからＬＮＡへの局部発振周波数成分のインダクタ間の結合に起因して漏洩し、直流オフセットを発生する問題を大幅に低減することができる。
また、送信回路の出力段の変調信号による局部発振回路への妨害の低減にも有効である。
また、インダクタ間の結合を大幅に減ずることができ、集積化インダクタを物理的に隣接して配置しても問題が起こらない。
したがって、チップサイズの縮小が可能となる。
高周波回路のチップサイズが小さくなることは、余計な寄生成分が減少し高性能化が図れるとともにコストダウンをすることができる。
【００７４】
図２２は、本発明に係る集積化インダクタを用いた受信回路が適用される無線システムの受信系フロントエンド部の構成例を示す回路図である。
【００７５】
この受信系フロントエンド部１００は、図２２に示すように、アンテナ１０１、ＳＡＷフィルタ１０２、整合回路（ＭＴＣ）１０３、ＬＮＡ（低雑音増幅器）１０４、第１の局部発振回路としての第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、第２の局部発振回路としての第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、周波数変換回路としてのミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９を有する。
そして、図１８のＶＣＯが第１のＶＣＯ１０５および／または第２のＶＣＯ１０８として適用される。
【００７６】
受信系フロントエンド部１００は、ＬＮＡ１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第２のＶＣＯ１０８、第２のＰＬＬ１０９、ミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９が１チップに集積化されている。
そして、全段の高周波側のＲＦ部と後段の中間周波（ＩＦ）部とが縦続された構成を有する。
ＲＦ部は、ＬＮＡ１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、ミキサ１１１，１１２、バンドパスフィルタ１１５，１１６を含む。
また、ＩＦ部は、第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、ミキサ１１３，１１４、合成器１１８、バンドパスフィルタ１１１１７、および比較器１１９を含む。
【００７７】
第１のＶＣＯ１０５は、水晶発振器による基準クロックＣＬＫに位相同期した第１のＰＬＬ１０６の出力を第１のループフィルタ１０７の出力信号に応じて、周波数１５７３ＭＨｚの第１の発振信号をミキサ１１１および１１２に供給する。
【００７８】
第２のＶＣＯ１０８は、水晶発振器による基準クロックＣＬＫに位相同期した第２のＰＬＬ１０９の出力を第２のループフィルタ１１０の出力信号に応じて、周波数３ＭＨｚの第２の発振信号をミキサ１１３および１１４に供給する。
【００７９】
この受信系フロントエンド部１００においては、たとえば周波数１５７５ＭＨｚの無線信号ＲＦがアンテナ１０１で受信され、ＳＡＷフィルタ１０２、整合回路１０３、さらにＬＮＡ１０４を介してミキサ１１１，１１２に入力される。
そして、ミキサ１１１，１１２において、第１のＶＣＯ１０５による第１の発振信号とミキシングされ、バンドパスフィルタ１１５，１１６を通して２ＭＨｚの第１中間周波が抽出され、ミキサ１１３，１１４に入力される。
ミキサ１１３，１１４において、第２のＶＣＯ１０８による第２の発振信号とミキシングされた後、合成器１１８で合成され、バンドパスフィルタ１１７を通して１ＭＨｚの第２中間周波が得られる。
そして、バンドパスフィルタ１１７の出力に基づいて比較器１１９のデータが、図示しないベースバンド処理部に出力される。
【００８０】
また、図２３は、図２２のＬＮＡ１０４、ＶＣＯ１０５、およびミキサ１１１の具体的な構成例を示す回路図である。
基本的に等価回路とすると、図３の回路と同等の回路となる。
ただし、ＶＣＯ１０５の集積化インダクタ４１，４２は、上述した本発明に係る集積化インダクタ４０Ｂにより構成されている。
また、ＬＮＡ１０４における負荷用インダクタＬＯ、入力側インダクタＬＢ、および／またはインダクタＬＥも、本発明に係る集積化回路４０，４０Ａ〜４０Ｃにより構成される。
【００８１】
したがって、無線信号の受信回路１００において、ＶＣＯからＬＮＡへの局部発振周波数成分のインダクタ間の結合に起因して漏洩し、直流オフセットを発生する問題を大幅に低減することができる。
また、送信回路の出力段の変調信号による局部発振回路への妨害の低減にも有効である。
【００８２】
また、インダクタ間の結合を大幅に減ずることができ、集積化インダクタンスを物理的に隣接して配置しても問題が起こらない。
したがって、チップサイズの縮小が可能となる。
高周波回路のチップサイズが小さくなることは、余計な寄生成分が減少し高性能化が図れるとともにコストダウンをすることができる。
【００８３】
この図２３では、トランジスタＱ３がＬＮＡ１０４の増幅器を構成し、その出力は周波数変換回路の一方の入力を構成するトランジスタＱ４に入力される。トランジスタＱ４のコレクタには差動対を構成するトランジスタＱ５，Ｑ６のエミッタが接続され、トランジスタＱ４とともに乗算回路を形成する。
トランジスタＱ５，Ｑ６は、トランジスタＱ４１，Ｑ４２により構成されるＶＣＯ１０５の局部発振周波数によりバッファＢＦを介してスイッチング動作をするよう駆動される。
このような動作により、入力周波数をｆＲＦとし、局部発振周波数をｆLocal としたとき、入力信号を中間周波数fIF （= fRF-fLocal）の信号に変換することができる。
【図面の簡単な説明】
【００８４】
【図１】集積化インダクタの一例を示す図である。
【図２】集積化インダクタを用いたＶＣＯの構成例を示す回路図である。
【図３】集積化インダクタを用いた高周波回路の整合回路の構成例を示す回路図である。
【図４】局部発振回路から受信回路入力への干渉の問題を説明するための図である。
【図５】スーパーヘテロダイン方式、ローＩＦ方式、およびゼロＩＦ方式を周波数軸上で説明するための図である。
【図６】集積化インダクタに電流Ｉが流れている状態を示す図である。
【図７】図６のＸ−Ｘ’間の断面図、および磁束の通り方を示す図である。
【図８】本発明に係る集積化インダクタの要部の一実施形態を示す図である。
【図９】図８の集積化インダクタにおける磁束の分布を模擬的に示す図である。
【図１０】単に螺旋状に形成したインダクタの電流を４つの成分に分けて示す図である。
【図１１】本発明に係る集積化インダクタの電流を複数の成分に分けて示す図である。
【図１２】インダクタ同士の結合を減ずるための望ましい配置について説明するための図である。
【図１３】集積化インダクタにおける電流ループの形成方法を説明するための図である。
【図１４】本発明に係る集積化インダクタと外部回路も含めた電流経路の第１の構成例を示す図である。
【図１５】本発明に係る集積化インダクタと外部回路も含めた電流経路の第２の構成例を示す図である。
【図１６】本発明に係る集積化インダクタと外部回路も含めた電流経路の第３の構成例を示す図である。
【図１７】共振容量を上下に分割して磁束の対称性が保つようにした構成例を示す図である。
【図１８】図１５の集積化インダクタを適用したＶＣＯの構成例を示す回路図である。
【図１９】本発明に係る集積化インダクタ４０を二組組み合わせて、Ｘ、Ｙの２軸に対して対称性を持たせた構成例を示す図である。
【図２０】本発明に係る集積化インダクタと用いた場合と従来の集積化インダクタを用いてインダクタ中心間距離を変えながら、磁気結合を測定した実験結果を説明するための図である。
【図２１】本発明に係る集積化インダクタと用いた場合と従来の集積化インダクタを用いてインダクタ中心間距離を変えながら、磁気結合を測定した結果を示す図である。
【図２２】本発明に係る集積化インダクタを用いた受信回路が適用される無線システムの受信系フロントエンド部の構成例を示す回路図である。
【図２３】図２２のＬＮＡ１０４、ＶＣＯ１０５、およびミキサ１１１の具体的な構成例を示す回路図である。
【符号の説明】
【００８５】
４０，４０Ａ〜４０Ｃ…集積化インダクタ、４１（Ａ）…第１のインダクタユニット、４２（Ｂ）…第２のインダクタユニット、４３…第１の導体層、４４…第２の導体層、槽４１ａ，４２ａ…第２の端子、４１ｂ，４２ｂ…第１の端子、１００…受信系フロントエンド部、１０１…アンテナ、１０２…ＳＡＷフィルタ、１０３…整合回路（ＭＴＣ）、１０４…低雑音増幅器（ＬＮＡ）、１０５…第１のＶＣＯ、１０６…第１のＰＬＬ、１０７…第１のループフィルタ、１０８…第２のＶＣＯ、１０９…第２のＰＬＬ、１１０…第２のロープフィルタ、１１１〜１１４…ミキサ、１１５〜１１７…バンドパスフィルタ（ＢＰＦ）、１１８…合成器、１１９…比較器。
【図１】
2005327931.tif 000003
【図２】
2005327931.tif 000004
【図３】
2005327931.tif 000005
【図４】
2005327931.tif 000006
【図５】
2005327931.tif 000007
【図６】
2005327931.tif 000008
【図７】
2005327931.tif 000009
【図８】
2005327931.tif 000010
【図９】
2005327931.tif 000011
【図１０】
2005327931.tif 000012
【図１１】
2005327931.tif 000013
【図１２】
2005327931.tif 000014
【図１３】
2005327931.tif 000015
【図１４】
2005327931.tif 000016
【図１５】
2005327931.tif 000017
【図１６】
2005327931.tif 000018
【図１７】
2005327931.tif 000019
【図１８】
2005327931.tif 000020
【図１９】
2005327931.tif 000021
【図２０】
2005327931.tif 000022
【図２１】
2005327931.tif 000023
【図２２】
2005327931.tif 000024
【図２３】
2005327931.tif 000025