(57)【要約】【課題】前記不揮発SRAMにおいて、通常動作時の電源電圧の半分の値を駆動回路から出力させる必要があった。そのためプレート線出力駆動回路において、例えばVss、Vdd／２、Vddなどの複数の電圧を出力しなければならず、電圧種類の増加に伴い抵抗分割などの方法による複数電圧を発生させる駆動回路が増加してしまうという課題があった。【解決手段】上記課題を解決するために、２つの接点A、Bに相補な電位を保持する揮発性メモリと、２つの接点A、Bに接続された複数の強誘電体容量101、102を備え、複数の強誘電体容量101、102の接点A、Bに接続されていない電極PLが共通であり、共通電極PLに接続された電圧駆動回路111を備えたことを特徴とする。したがって、揮発性メモリで保持される相補なデータが電圧駆動回路を介して強誘電体容量の相補な分極値として不揮発に保持されることが可能となる。【選択図】図１
2005276253.tif 000002
【特許請求の範囲】
【請求項１】
２つの接点に相補な電位を保持する揮発性メモリと、前記２つの接点に接続された複数の強誘電体容量を備え、前記複数の強誘電体容量の前記接点に接続されていない電極が共通であり、前記共通電極に接続された電圧印加手段を備えたことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、複数の前記揮発性メモリと複数の前記強誘電体容量を備え、前記共通電極が前記複数の強誘電体メモリに対して共通であり、前記共通電極に前記電圧印加手段が接続されたことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置において、前記電圧印加手段は、出力をハイインピーダンスとする機能を備えたことを特徴とする半導体装置。
【請求項４】
請求項１または請求項２または請求項３に記載の半導体装置において、前記２つの接点における容量の相違が２０％以下であることを特徴とする半導体装置。
【請求項５】
請求項１または請求項２または請求項３に記載の半導体記憶装置において、前記共通電極が相補な電圧を保持する前記２つの接点の電位の中間の電位となる機能を有することを特徴とする半導体装置。
【請求項６】
請求項１または請求項２または請求項３に記載の半導体装置において、前記電圧印加手段の出力をハイインピーダンスとすることで前記共通電極が相補な電圧を保持する前記２つの接点の電位の中間の電位を発生することを特徴とする半導体装置。
【請求項７】
請求項１または請求項２または請求項３に記載の半導体装置において、前記複数の強誘電体容量へ飽和な分極値を書き込んでデータを保持させることを特徴とする半導体装置。
【請求項８】
請求項１または請求項２または請求項３に記載の半導体装置において、前記複数の強誘電体容量へ非飽和な分極値を書き込んでデータを保持させることを特徴とする半導体装置。
【請求項９】
２つの接点に相補な電位を保持する揮発性メモリと、前記２つの接点に接続された複数の強誘電体容量を備え、前記揮発性メモリは前記２つの接点間に接続された第１の回路素子と、前記第１の回路素子と逆向きに接続された第２の回路素子を備え、前記第１の回路素子と前記第２の回路素子の駆動能力が可変であることを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、前記第１の回路素子と前記第２の回路素子はＳＲＡＭ、Ｄフリップフロップ、ＳＲフリップフロップ、ＪＫフリップフロップ、Ｔフリップフロップ、ＳＲＴフリップフロップのいずれかの回路の一部であることを特徴とする半導体装置。
【請求項１１】
２つの接点に相補な電位を保持する揮発性メモリと、前記２つの接点に接続された複数の強誘電体容量を備え、前記揮発性メモリは前記２つの接点間に接続された第１の回路素子と、前記第１の回路素子と逆向きに接続された第２の回路素子を備え、前記第１の回路素子と前記第２の回路素子の駆動能力が可変であることを特徴とする半導体装置であって、前記強誘電体容量の分極方向としてデータが不揮発記録され、前記揮発性メモリの増幅作用を利用して前記データを読み出し、かつ当該読み出し動作時には前記第１の回路素子と前記第２の回路素子の駆動能力が同じであることを特徴とする半導体装置の駆動方法。
【請求項１２】
２つの接点に相補な電位を保持する揮発性メモリと、前記２つの接点に接続された複数の強誘電体容量を備え、前記揮発性メモリは前記２つの接点間に接続された第１の回路素子と、前記第１の回路素子と逆向きに接続された第２の回路素子を備え、前記第１の回路素子と前記第２の回路素子の駆動能力が可変であることを特徴とする半導体装置であって、前記揮発性メモリへのデータアクセス時には、前記第１の回路素子と前記第２の回路素子の駆動能力が異なることを特徴とする半導体装置の駆動方法。
【請求項１３】
請求項１１に記載の半導体装置の駆動方法において、前記第１の回路素子の方が、前記第２の回路素子よりも駆動能力が大きいことを特徴とする半導体装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体容量と揮発性ラッチ回路で構成されており、電源オン状態ではラッチ回路にデータを格納し、外部からはラッチ回路にアクセスされ、電源遮断状態では強誘電体メモリでデータを保持する半導体記憶装置に関する。
【背景技術】
【０００２】
一般に、半導体集積回路に形成されるラッチ回路は、電源が遮断されると保持データが失われる揮発性である。不揮発性を有した強誘電体容量を使用することで、データ保持を不揮発で行えるラッチ回路である不揮発性SRAMが提案されている（例えば特許文献１参照）。
【０００３】
メモリセルは、入力と出力とを互いに接続した２つの反転装置で構成されたラッチ回路と、反転装置の相補な電位を保持する接点にそれぞれ接続された２つの強誘電体容量と、相補な電位を保持する接点をビット線にそれぞれ接続する２つのトランジスタを有している。トランジスタのゲートは、ワード線に接続されている。
【０００４】
ラッチ回路に書き込まれたデータは、２つの強誘電体容量の相補な残留分極として電源の遮断後も保持される。電源の投入時に、反転装置の入力電圧は、残留分極に対応する相補な接点の容量差によって異なる電位が出力される。すなわち、強誘電体容量の残留分極を利用して、電源の遮断前に保持されていたデータがラッチ回路に再び読み込まれる。
【０００５】
また、電源電圧が印加されている通常のラッチ素子として動作する通常動作時において、プレート線を電源電圧Vddの半分の値を印加することによって強誘電体容量の疲労を軽減することを可能にしている。
【０００６】
また、Dフリップフロップに上記のラッチ回路を要素とすることで保持データが不揮発になるようなDフリップフロップが提案されている（例えば特許文献２、特許文献３参照）。Dフリップフロップが不揮発になることにより、自由に電源を遮断し、低消費電力化できることなどの効果がある。
【特許文献１】特開２００３−１９８３６１号公報
【特許文献２】特開２００３−２０３４７５号公報
【特許文献３】特開２００３−１５２５０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前記不揮発SRAMにおいて、通常動作時の電源電圧の半分の値を駆動回路から出力させる必要があった。そのためプレート線出力駆動回路において、例えばVss、Vdd／２、Vddなどの複数の電圧を出力しなければならず、電圧種類の増加に伴い抵抗分割などの方法による複数電圧を発生させる駆動回路が増加してしまうという課題があった。
【０００８】
また、不揮発Dフリップフロップにおいて、通常時の動作速度を向上させるためには非対称な駆動力を有する反転装置を用い、データの読み出しを行う場合には対称な反転装置が好ましいという２つの異なる役割を同一の反転素子を用いなければならないという問題があった。そのため、ラッチ部に負荷を対称にするためのトランスファーゲートなどを挿入し、対称性を優先させるなどの対策が施されていたが回路規模が大きくなり、動作速度が低下するという課題があった。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、請求項１に係る半導体装置においては、２つの接点に相補な電位を保持する揮発性メモリと、前記２つの接点に接続された複数の強誘電体容量を備え、前記複数の強誘電体容量の前記接点に接続されていない電極が共通であり、前記共通電極に接続された電圧印加手段を備えたことを特徴とする。したがって、揮発性メモリで保持される相補なデータが電圧印加手段を介して強誘電体容量の相補な分極値として不揮発に保持されることが可能となる。
【００１０】
請求項２に係る半導体装置においては、請求項１記載の半導体装置において、複数の前記揮発性メモリと複数の強誘電体容量を備え、前記共通電極が複数の強誘電体メモリに対して共通であり、前記共通電極に前記電圧印加手段が接続されたことを特徴とする。
【００１１】
請求項３に係る半導体装置においては、請求項１または請求項２に記載の半導体装置において、前記電圧印加手段は、出力をハイインピーダンスとする機能を備えたことを特徴とする。この構成により、前記電圧印加手段は前記共通電極から電気的に切り離されることが可能となる。
【００１２】
請求項４に係る半導体装置においては、請求項１または請求項２または請求項３に記載の半導体装置において、前記２つの接点における容量の相違が２０％以下であることを特徴とする。この構成により、前記２つの接点が対称でかつ相補な接点となり、読み出し操作などにおいて安定した動作が可能となる。
【００１３】
請求項５に係る半導体装置においては、請求項１または請求項２または請求項３に記載の半導体装置において、前記共通電極が相補な電圧を保持する前記２つの接点の電位の中間の電位となる機能を有することを特徴とする。したがって、前記強誘電体容量への印加電圧は電源電圧の半値となり、特別な切り離しスイッチを強誘電体容量と前記２つの接点との間に実装する必要なく強誘電体容量の膜の劣化を抑えることが可能となる。
【００１４】
請求項６に係る半導体装置においては、請求項１または請求項２または請求項３に記載の半導体装置において、前記電圧印加手段の出力をハイインピーダンスとすることで前記共通電極が相補な電圧を保持する前記２つの接点の電位の中間の電位を発生することを特徴とする。したがって、前記電圧印加手段に電源電圧の半値を生成する回路を不要にすることが可能となる。
【００１５】
請求項７に係る半導体装置においては、請求項１または請求項２または請求項３に記載の半導体装置において、前記複数の強誘電体容量へ飽和な分極値を書き込んでデータを保持させることを特徴とする。したがって、データ保持が約１０年の期間で可能となる。
【００１６】
請求項８に係る半導体装置は、請求項１または請求項２または請求項３に記載の半導体装置において、前記複数の強誘電体容量へ非飽和な分極値を書き込んでデータを保持させることを特徴とする。したがって、電源を遮断する直前に必要であった、強誘電体容量への特別な書き込み操作を必要とせず駆動回路の制御部の簡単化が可能となる。
【００１７】
請求項９に係る半導体装置においては、２つの接点に相補な電位を保持する揮発性メモリと、前記２つの接点に接続された複数の強誘電体容量を備え、前記揮発性メモリは前記２つの接点間に接続された第１の回路素子と、前記第１の回路素子と逆向きに接続された第２の回路素子を備え、前記第１の回路素子と前記第２の回路素子のファンアウトが可変であることを特徴とする。したがって、非対称な駆動力と対称な駆動力を所望のタイミングで切り替えることが可能となる。
【００１８】
請求項１０に係る半導体装置は、請求項９に記載の半導体装置において、前記第１の回路素子と前記第２の回路素子はＳＲＡＭ、Ｄフリップフロップ、ＳＲフリップフロップ、ＪＫフリップフロップ、Ｔフリップフロップ、ＳＲＴフリップフロップのいずれかの回路の一部であることを特徴とする。
【００１９】
請求項１１に係る半導体装置の駆動方法においては、請求項９に記載の半導体装置において、前記強誘電体容量の分極方向としてデータが不揮発記録され、前記揮発性メモリの増幅作用を利用して前記データを読み出し、かつ当該読み出し動作時には前記第１の回路素子と前記第２の回路素子のファンアウトが同じであることを特徴とする。したがって、対称な駆動力の反転装置による強誘電体容量からの安定した読み出し動作が可能となる。
【００２０】
請求項１２に係る半導体装置の駆動方法においては、請求項９に記載の半導体装置において、前記揮発性メモリへのデータアクセス時には、前記第１の回路素子と前記第２の回路素子のファンアウトが異なることを特徴とする。したがって、非対称な駆動力の反転装置による高速なデータ伝送が可能となる。
【００２１】
請求項１３に係る半導体装置の駆動方法においては、請求項１２に記載の半導体装置の駆動方法において、前記第１の回路素子の方が、前記第２の回路素子よりもファンアウトが大きいことを特徴とする。したがって、非対称な駆動力による高速なデータ伝送が可能となる。
【発明の効果】
【００２２】
本発明の半導体装置は、プレート線をハイインピーダンス状態にし、駆動回路を切り離すことで、通常時の動作時に１／２ＶＤＤの電位を自然発生させることができ、回路規模を小さくすることができる。また、不揮発Dフリップフロップにおいて、非対称な駆動力を有する反転装置とデータの読み出しを行う対称な反転装置という２つの異なる役割を有する反転装置を備えつつ、回路規模を小さくすることができるとともに動作速度を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
（実施の形態１）
図１は、実施の形態１での半導体装置を示す回路図である。入力と出力を互いに接続した２つの反転装置１２１、１２２の２つの接点A、Bに強誘電体容量１０１、１０２がそれぞれ1つずつ接続されている。請求項１記載の前記２つの接点とは、例えば、図１における接点A、Bのことで、接点Aは相補な電圧接点のうちの１つの接点であり、接点Bは相補な電圧接点のうちのもう１つの接点のことである。２つの接点A、Bを他の周辺部から分離できるようにそれぞれの接点と周辺部との間にスイッチ１３１、１３２が接続されている。強誘電体容量の前記２つの接点に接続されていない電極PLは共通である。その共通電極PLに電圧駆動回路１１１が接続されている。この電圧駆動回路１１１は反転装置のソース電位である電源電位Vdd、接地電位Vssを自由に切り離すことができるような仕組みを有している。このようにすることでPLがハイインピーダンスとなる作用を有する。
【００２４】
また、反転装置１２１、１２２の構成として図２（a）、図２（ｂ）、図２（ｃ）のような場合が挙げられるが、ここでこの電圧駆動回路１１１は図２（a）に示されるように、反転装置のpMOS００２、nMOS００３のソース部と電源電位Vdd、接地電位Vssとの間にpMOS００１、nMOS００４の分離トランジスタが挿入される場合、図２（b）に示されるようにpMOS００５のみが挿入される場合、図２（ｃ）に示されるように反転装置のソース電位Vdd、Vssを直接信号として制御する場合などがある。
【００２５】
より確実な電圧制御を行う場合は、図２（a）を用い、面積効率などを優先する場合などに図２（ｂ）や図２（ｃ）などを用いることが有効であるが、以下では反転装置１２１、１２２、電圧駆動回路１１１を図２（a）の場合として説明する。この場合、さらに面積効率を考えて、図２（a）のｐMOS００１、nMOS００４を１２１、１２２で共通使用することも可能である。また、図２（a）のSP、SNに対応する信号名が電圧駆動回路１１１ではそれぞれEN（信号２）、XEN（信号３）とし、反転装置１２１、１２２においてはSAP、SANとする。
【００２６】
実施の形態１の場合における、駆動方法に関して説明する。動作モードは通常モード、書き込みモード、遮断モード、読み出しモードの４種類ある。通常モードでは反転装置１２１、１２２から構成されるラッチのみで動作を行い、通常の揮発性ラッチ回路と同様な動作をする。書き込みモードでは、反転装置の電源を遮断する直前に、ラッチで保持されていた相補な電圧を２つの接点に接続された強誘電体容量へ相補な分極情報として保存するモードである。遮断モードとは電源を供給することなく、相補な電圧情報を強誘電体容量の分極として保持しているモードのことである。読み出しモードは反転装置に電源を入れて通常モードに移行する前に、書き込みモードで保存された分極情報を２つの接点A、Bへ再び読み出すモードのことである。各モードでの波形の例は図３、図４のようになっている。
【００２７】
通常モードについて述べる。通常モードでは電圧駆動回路１１１への信号ENを０、XENを１にすることで電源電圧Vdd、接地電圧Vssを駆動回路から遮断し、出力PLがハイインピーダンスになっていることを特徴とする。そうすることで、ラッチ部分によって相補な電圧が出力されている接点A、Bが強誘電体容量１０１、１０２を介して接続されているために、PLがその中間電位であるVdd／2になることが可能である。容量１０１、１０２へかかる電圧がVdd／2であれば容量の疲労が緩和され強誘電体薄膜の絶縁破壊が起こりにくくなるという作用を有している。また、PLに対しVdd／2の電位をラッチ部分から生成していることになるので、特別な抵抗分割などのVdd／2を発生させるための回路を用意することなく電圧駆動回路１１１を構成することが可能なので小面積化も可能である。
【００２８】
書き込みモードについて述べる。記憶保持時間や低消費電力化などの目的によって書き込みモードが2種類存在する。その1つは長期間１０年以内の記憶保持を目的とした場合における書き込みモードである。もう1つは１０年に対して１／102以下の短期間の保持を目的とした場合の書き込みモードである。前者での書き込みモードでは図３に示されるような書き込み波形になる。このように書き込むことで、強誘電体容量１０１、１０２において、飽和分極が書き込まれ、１０年程度の長期間にわたって分極によるデータ保持が可能になる。後者での書き込みモードでは図４に示されるように電圧駆動回路１１１から特別な電圧印加をPLへ行うことなく遮断モードへ移行することを特徴とする。これは図５に示すように、抗電圧Vcを超えるVdd／2の電圧を書き込みに利用することで短期間の分極保持を行うことができることを利用している。このように非飽和な分極値を用いることで１０年程度の長期間のデータ保持は不可能であるが、１０年以内の短期間のデータ保持は可能となる。そうすることで、書き込み時の電圧の制御回路を小さくできるため小面積化が可能となる。
【００２９】
遮断モードについて述べる。遮断モードにおいては、電源を供給することなく強誘電体容量１０１、１０２における分極によってデータ保持することで、反転装置１２１、１２２などの漏れ電流が抑制できる効果を有する。
【００３０】
読み出しモードについて述べる。読み出しモードにおいては、電圧駆動回路１１１のPLB（信号１）へノーマリーハイのパルス電圧を印加することでPLへノーマリーローのパルス電圧を発生させることが可能になる。そうすることで、反転装置１２１、１２２のｐＭＯＳゲートと強誘電体容量の容量分割された電圧がA、Bに出力される。その後、反転装置１２１、１２２への制御信号SAPを０、SANを１にすることで反転装置１２１、１２２をA、Bに対するセンスアンプとして動作させA、B点の電圧を差動増幅し、書き込みモードで書き込んだデータを復帰させる。その後、通常モードに移行することで、ラッチ回路として動作を行う。
【００３１】
（実施の形態２）
実施の形態２では不揮発なSRAMの機能を有する回路を実現する。実施の形態２の構成に関して図６を用いて説明する。入力と出力を互いに接続した２つの反転装置２２１、２２２の２つの接点A、Bに強誘電体容量２０１、２０３、２０２、２０４がそれぞれ２つずつ接続されている。請求項１記載の前記２つの接点とは、例えば、図６における接点A、Bのことで、接点Aは相補な電圧接点のうちの１つの接点であり、接点Bは相補な電圧接点のうちのもう１つの接点のことである。２つの接点A、Bを他の周辺部から分離できるようにそれぞれの接点と周辺部との間にスイッチ２３１、２３２が接続されている。強誘電体容量の前記２つの接点に接続されていない電極は２０１、２０２と２０３、２０４をそれぞれ対として共通であり、それぞれをPL0、PL1とする。その共通電極PL０、PL1に電圧駆動回路２１１、２１２がそれぞれ接続されている。この電圧駆動回路２１１、２１２は反転装置のソース電位である電源Vdd、接地電位Vssを自由に切り離すことができるような仕組みを有している。このようにすることでPL０、PL1がハイインピーダンスとなる作用を有する。
【００３２】
また、反転装置２２１、２２２の構成として実施の形態１で説明したものと同様、図２（a）、図２（ｂ）、図２（ｃ）のような場合が挙げられるが、ここでこの電圧駆動回路２１１、２１２は図２（a）に示されるように、反転装置のpMOS００２、nMOS００３のソース部と電源電位Vdd、接地電位Vssとの間にpMOS００１、nMOS００４の分離トランジスタが挿入される場合、図２（b）のようにpMOS００５のみが挿入される場合、図２（ｃ）のように反転装置のソース電位Vdd、Vssを直接信号として制御する場合などがある。より確実な電圧制御を行う場合は、図２（a）を用い、面積効率などを優先する場合などに図２（ｂ）や図２（ｃ）などを用いることが有効であるが、以下では反転装置２２１、２２２、電圧駆動回路２１１、２１２を図２（a）の場合として説明する。この場合、さらに面積効率を考えて、図２（a）のｐMOS００１、nMOS００４を２２１、２２２で共通使用することも可能である。また、図２（a）のSP、SNに対応する信号名が電圧駆動回路２１１、２１２ではそれぞれEN、XENとし、反転装置２２１、２２２においてはSAP、SANとする。
【００３３】
実施の形態２の場合における、駆動方法に関して述べる。動作モードは通常モード、書き込みモード、遮断モード、読み出しモードの４種類ある。各モードでの概略は実施の形態１と同様なので詳細は省略するが、各モードでの波形の例は図７、図８のようになっており、図７が長期間１０年以内の記憶保持を目的とした場合における書き込みモードであり、図８が１０年に対して１／102以下の短期間の保持を目的とした場合の書き込みモードである。
【００３４】
通常モード、書き込みモード、遮断モードでの駆動方法の詳細はPLをPL０、PL1に、かつ容量１０１、１０２を２０１、２０２かつ２０３、２０４に置き換えた実施の形態１と同様なため省略する。
【００３５】
読み出しモードについて述べる。読み出しモードにおいては、電圧駆動回路２１１のPLB0へ１を印加し、PL０へ０を出力させた状態で、電圧駆動回路２１２のPLB１へノーマリーハイのパルス電圧を印加することでPLへノーマリーローのパルス電圧を発生させる。そうすることで、強誘電体容量２０１、２０３で容量分割された電圧が接点Aへ、強誘電体容量２０２、２０４で容量分割された電圧が接点Bへ出力される。その後、反転装置２２１、２２２への制御信号SAPを０、SANを１にすることで反転装置２２１、２２２をA、Bに対するセンスアンプとして動作させA、B点の電圧を差動増幅し、書き込みモードで書き込んだデータを復帰させる。その後、通常モードに移行することで、ラッチ回路として動作を行う。
【００３６】
（実施の形態３）
実施の形態３では不揮発なSRAMの機能を有する回路を実現する。実施の形態３の構成に関して図９を用いて説明する。反転装置３２１の入力、反転装置３２２、３２３の出力を接点Aへ接続し、反転装置３２１の出力、反転装置３２２、３２３の入力を接点Bへ接続した回路において、接点A、Bに強誘電体容量３０１、３０３、３０２、３０４がそれぞれ２つずつ接続されている。２つの接点A、Bを他の周辺部から分離できるようにそれぞれの接点と周辺部との間にスイッチ３３１、３３２が接続されている。強誘電体容量の前記２つの接点に接続されていない電極は３０１、３０２と３０３、３０４をそれぞれ対として共通であり、それぞれをPL0、PL1とする。その共通電極PL０、PL1に電圧駆動回路３１１、３１２がそれぞれ接続されている。この電圧駆動回路３１１、３１２は反転装置のソース電位である電源Vdd、接地電位Vssを自由に切り離すことができるような仕組みを有している。このようにすることでPL０、PL1がハイインピーダンスとなる作用を有する。
【００３７】
また、反転装置３２１、３２２、３２３の構成として実施の形態１で説明したものと同様、図２（ａ）、図２（ｂ）、図２（ｃ）のような場合が挙げられるが、ここでこの電圧駆動回路３１１、３１２は図２（ａ）に示されるように、反転装置のpMOS００２、nMOS００３のソース部と電源電位Vdd、接地電位Vssとの間にpMOS００１、nMOS００４の分離トランジスタが挿入される場合、図２（ｂ）のようにpMOS００５のみが挿入される場合、図２（ｃ）のように反転装置のソース電位Vdd、Vssを直接信号として制御する場合などがある。より確実な電圧制御を行う場合は、図２（ａ）を用い、面積効率などを優先する場合などに図２（ｂ）や図２（ｃ）などを用いることが有効であるが、以下では電圧駆動回路３１１、３１２を図２（ａ）、反転装置３２１、３２２、３２３を図２（ｄ）の場合として説明する。この場合、面積効率を考えて、図２（ｄ）のｐMOS０１１、nMOS０１４を３２１、３２３などで共通使用することも可能である。また、図２（ａ）のSP、SNに対応する信号名が反転装置３２１、３２２ではSAP、SAN、電圧駆動回路３１１、３１２ではそれぞれEN、XENとし、図２（ｄ）の反転装置３２３においてはSP1、SP２、SN1、SN2をSAP、C、SAN、XCとする。ここでC、XCは互いに相補な信号である。
【００３８】
実施の形態４の場合における、駆動方法に関して述べる。動作モードは通常モード、書き込みモード、遮断モード、読み出しモードの４種類ある。各モードでの概略は実施の形態１と同様なので省略するが、各モードでの波形の例は図１０、図１１のようになっており、図１０が長期間１０年以内の記憶保持を目的とした場合における書き込みモードであり、図１１が１０年に対して１／102以下の短期間の保持を目的とした場合の書き込みモードである。
【００３９】
通常モードを説明する。このモードでは、データが接点Aのみへ入力され接点Bへ伝播していくような応用を想定している。そのため、接点Bから接点Aのフィードバックはむしろ小さな駆動力でなければ高速な入力の変化に追随できない。そこで、実施の形態３では、接点Bから接点Aへの反転装置をふたつに分割している。通常モードにおいて、反転装置３２２は、その入力SP、SNをそれぞれ１、０とすることで電気的に切り離されることを可能とする。そのため、スムーズに接点Aから接点Bへデータの変化に追随できることが可能になる。その時、駆動回路３１１、３１２への入力EN、XENはそれぞれ１、０に印加されているため、駆動回路３１１、３１２は電気的に切り離されている。このことにより、通常モードにおいて、接点A、Bの中間点である、PL0、PL1にはVdd／２の電位が発生されることが可能になる。そのことにより、強誘電体容量へは非飽和な分極が書き込まれるので、強誘電体膜の劣化は抑えられる効果がある。
【００４０】
書き込みモードを説明する。このモードでは、接点A、Bに相補に保持されている電位を強誘電体容量の分極に書き込むモードである。データ保持時間によって２種類の書き込みが想定される。１つは、データ保持時間を１０年程度の長期間保証が必要な場合である。もう１つは、保障データ保持時間が１０年以下の場合である。前者の書き込み方法では、駆動回路３１１、３１２への入力EN、XENをそれぞれ０、１に印加する。そのことにより、駆動回路３１１、３１２は電気的に接続される。その状態で、PLB０、PLB1へノーマリーハイのパルスを印加する。そうすることで、PL0、PL1へノーマリーローのパルス電圧が発生する。そうすることで相補な電位が保持されている接点A、Bの状態が強誘電体容量の分極へ記憶される。このとき、等しい、駆動力を接点A、Bへ与えるため、反転装置３２２をオンして書き込みを行う場合もあり、こうすることで、誤ったデータが書き込まれることを防止する効果がある。また、後者のデータ保持保障が１０年以下の場合には、通常モードでPL0、PL1へはVdd／２に電圧が保持されている。接点A、Bへは相補な電圧VddかVssが保持されている。強誘電体容量へはVdd／2の電圧が印加される。そのため、強誘電体には非飽和な分極が書き込まれる。データ保持時間１０年は困難であるが、それ以下の保持時間で十分な場合、この書き込み方法を用いる。
【００４１】
読み出しモードを説明する。このモードでは、接点A、Bをそれぞれ等しい駆動力でセンシングするために負荷容量を接点A、Bで等しくでき、誤動作が減少できる。そのために、通常モードでは電気的に切り離していた反転装置３２２を電気的に接続する。操作としては、反転装置３２１、３２２、３２３を実施の形態２での読み出し方法と同等なので省略する。
【００４２】
（実施の形態４）
実施の形態４では不揮発なDフリップフロップを実現する回路である。実施の形態４における構成に関して図１２を用いて説明する。実施の形態３を基礎とした構成をとっている。
【００４３】
強誘電体容量４０１、４０２、４０３、４０４、反転装置４２２、４２３、４２４、駆動回路４１１、４１２からなる実施の形態４の回路に対して、反転装置４２１の入力を入力Dとし、出力を接点Aへ接続し、接点Bへ反転装置４２５の入力を接続し４２５の出力を反転装置４２６の入力と反転装置４２７の出力へ接続し、反転装置４２６の出力と反転装置４２７の入力は出力Qに接続されている。接点Bと反転装置４２５の入力の間にトランスファーゲート４２８を挿入することもある。このことにより、接点A、Bの容量値が等しくなり、PL0、PL1の電位が通常モードでVdd／２にすることを可能にする。この反転装置４２１、４２４、４２５、４２７は図２（ｄ）に示す反転装置で構成されており図２（ｄ）の｛SP１、SP2、SN１、SN2｝に対応する信号はそれぞれ｛SAP、XC、SAN、C｝、｛SAP、C、SAN、XC｝、｛SAP、C、SAN、XC｝、｛SAP、XC、SAN、C｝とする。C、XCは互いに相補なクロック信号である。ここで、反転装置４２１は反転装置４２２より大きい駆動力を有し、反転装置４２２は反転装置４２４より大きい駆動力を有することを特徴とする。また、反転装置４２２、４２３、４２６は図２（a）の反転装置で構成されており、図２（a）に対応する信号名は全て｛SAP、SAN｝とする。
【００４４】
実施の形態４の場合における、駆動方法に関して述べる。動作モードは通常モード、書き込みモード、遮断モード、読み出しモードの４種類ある。通常モードでは、揮発性のDフリップフロップと同様に、入力Dに対して、クロック入力Cが１の間は、出力Qが入力の変化に追随する。書き込みモードは、接点A、Bの電位情報を強誘電体容量の電位情報へ書き込むモードである。遮断モードは、電源を供給することなく情報を強誘電体容量の分極情報として保存しているモードである。読み出しモードは、分極情報を接点A、Bの電位として再現するためのモードである。各モードでの波形の例は図１４、図１５のようになっている。以下に各モードでの詳説を行う。
【００４５】
通常モードについて説明する。このモードでは、通常の揮発性Dフリップフロップと同様の機能を果たす。反転装置４２３のSAPは１、SANは０に電圧印加することで、反転装置４２３は電気的に切り離されている。そうすることで、C、XCが高い周波数で反転しても出力Qはその周波数に追随して入力Dを伝播することが可能になる。その間、電圧駆動回路４１１、４１２は出力PL0、PL1へハイインピーダンスを出力することで、駆動回路から電圧を駆動することなく、接点A、Bの電位の中間電位がPL0、PL1へ発生されることが可能になっている。
【００４６】
書き込みモードについて説明する。このモードでは、１０年程度の長期間のデータ保持を行う場合と短期間１０年以下のデータ保持を行う場合がある。前者では、通常モードで接点A、Bで相補な電位を保持している状態で、電圧駆動回路４１１、４１２へENを０、XENを１にすることで駆動回路が電気的に接続され、さらにPLB０、PLB1にノーマリーハイでパルス印加する。そのとき、PL0、PL1にノーマリーローのパルスが生成される。このとき、強誘電体容量４０１、４０２、４０３、４０４に接点A、Bの電位の状態によって分極が記録される。その後、電源を遮断し、遮断モードへ移行する。後者の短期間のデータ保持を行う場合は特別な印加パルスを発生させること無く遮断モードに移行する。この時の強誘電体容量へは非飽和の分極が書き込まれている。
【００４７】
遮断モードについて説明する。遮断モードでは電源を遮断することによりラッチ部分でのもれ電流などが無く強誘電体容量によりデータ保持が行われることが可能である。
【００４８】
読み出しモードについて説明する。読み出しにおいてはラッチ部分がセンスアンプとして用いられる。まず初めに、駆動回路へのENを０、XENを１、PL0、PLB1を１に印加するとPL0、PL1は０になっている。次に、PLB1を０に印加する。そのことにより、PL1は１になる。この状態で強誘電体容量４０１、A、４０３の両端と４０２、B、４０４の両端へVdd、Vssの電圧が印加される。この時、強誘電体容量の分極状態により接点A、Bに異なる電位が発生する。次に、反転装置４２２、４２３、４２４のSAP、SANをそれぞれ０、１にすることで電源がつながれる。そのため、異なる接点A、Bの電位は差動増幅され遮断モード以前の通常モードの電位が復元される。その後、EN、XENをそれぞれ１、０に印加することにより駆動回路４１１、４１２は電気的にPL０、PL1から切り離され、接点PL0、PL1には接点A、Bの中間電位Vdd／2が自動的に発生することが可能になる。その後通常モードに移行するが、反転装置４２３のSAP、SANへそれぞれ１、０を印加することにより反転装置４２３を電気的に切り離すことにより高速な周波数に追随することが可能なDフリップフロップになる。
【００４９】
また、実施の形態４では上記に述べたように、通常モードと読み出しモードにおける反転装置の役割が異なるため、接点A、Bにおいて負荷容量が異なる場合が設計上ありうる。図１６には強誘電体容量単体での電界の逆数に対する読み出し可能回数のグラフが示されている。強誘電体容量が２００nmの膜厚である場合、電圧が０．９Vでパルス印加を行った場合、強誘電体容量の読み出し可能回数は１０17回程度となり、無限回読み出しの目安とされる１０16回以上を十分上回っている。電圧が１．０V程度で印加パルスを与えた場合、読み出し可能回数はちょうど１０16回程度となる。例えば、接点Aの電位を０V、容量をC0、接点Bの電位を１．８V容量をαC0とし、PL０またはPL1の電位が０．８Vであった場合、
【００５０】
【数１】
2005276253.tif 000003
【００５１】
となる。すなわち、実施の形態４における接点A、Bにおいて設計上許容される容量値の相違は接点A、Bの２０％となる。そのため、２０％以内に容量値の相違を抑えることで無限回読み出し可能回数が容量で保障できる。
【００５２】
（実施の形態５）
実施の形態５では不揮発なDフリップフロップを実現する回路である。実施の形態５における構成に関して図１３を用いて説明する。実施の形態３を基礎とした構成をとっている。強誘電体容量５０１、５０２、５０３、５０４、反転装置５２５、５２６、５２７、駆動回路５１１、５１２からなる実施の形態３の回路に対して、反転装置５２１の入力を入力Dとし、相補な電圧を保持する反転装置５２２、５２３を有し、後段へ反転論理を出力する反転装置５２４を追加した回路である。反転装置５２４の出力を接点Aへ接続し、接点Bへ反転装置５２５の出力、反転装置５２６、５２７の入力と出力Qが接続されている。接点A、Bの負荷容量を等しくするため反転装置５２５の出力の間にトランスファーゲート５２８を挿入することもある。反転装置５２１、５２４、５２５、５２７は図２（ｄ）の反転装置で構成されており図２（ｄ）の｛SP１、SP２、SN１、SN2｝に対応する信号はそれぞれ｛SAP、XC、SAN、C｝、｛SAP、C、SAN、XC｝、｛SAP、C、SAN、XC｝、｛SAP、XC、SAN、C｝とする。C、XCは互いに相補な信号である。また、反転装置５２２、５２３、５２６は図２（a）の反転装置で構成されており、図２（a）に対応する信号名は全て｛SAP、SAN｝とする。ここで、反転装置５２１は反転装置５２２より大きい駆動力を有し、反転装置５２２は反転装置５２４より大きい駆動力を有することを特徴とする。
【００５３】
実施の形態５の場合における、駆動方法は実施の形態４と基本的に同じであり省略する。
【００５４】
また、実施の形態５では実施の形態４に述べたのと同じように、通常モードと読み出しモードにおける反転装置の役割が異なるため、接点A、Bにおいて負荷容量が異なる場合が設計上ありうる。ここでも、接点A、Bでそれぞれ２０％まで負荷容量の相違が許容される。
【００５５】
（実施の形態６）
図１７は、実施の形態６における半導体装置を示す回路図である。駆動回路６０１、６０２とn個の強誘電体を含むフリップフロップ６０３から構成されている。フリップフロップ６０３の構成は強誘電体容量と揮発性ラッチ回路から構成された４３１や５３１などそれに類する強誘電体を含んだフリップフロップである。駆動回路６０１、６０２の出力はn個の６０３の強誘電体キャパシタの共通電極に接続されている。そのため、複数のDフリップフロップから同時に強誘電体キャパシタからのデータ読み出しが可能である。さらに、電圧駆動回路の共通化により面積効率の向上が可能になる。
【産業上の利用可能性】
【００５６】
本発明の半導体装置は、強誘電体容量と揮発性ラッチ回路で構成されており、電源オン状態ではラッチ回路にデータを格納し、外部からはラッチ回路にアクセスされ、電源遮断状態では強誘電体メモリでデータを保持する半導体装置に関するもので、強誘電体を用いた不揮発ロジックとして有用である。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態１における半導体装置の回路図
【図２】本発明の実施の形態１において用いられる反転装置回路図
【図３】本発明の実施の形態１において適用されるタイミングチャート
【図４】本発明の実施の形態１において適用されるタイミングチャート
【図５】本発明のライトモード時に適用される強誘電体容量に印加される電圧Vと強誘電体容量分極量Pの関係を示す図
【図６】本発明の実施の形態２における半導体装置の回路図
【図７】本発明の実施の形態２において適用されるタイミングチャート
【図８】本発明の実施の形態２において適用されるタイミングチャート
【図９】本発明の実施の形態３における半導体装置の回路図
【図１０】本発明の実施の形態３において適用されるタイミングチャート
【図１１】本発明の実施の形態３において適用されるタイミングチャート
【図１２】本発明の実施の形態４における半導体装置の回路図
【図１３】本発明の実施の形態５における半導体装置の回路図
【図１４】本発明の実施の形態４、５において適用されるタイミングチャート
【図１５】本発明の実施の形態４、５において適用されるタイミングチャート
【図１６】強誘電体キャパシタの読み出し可能回数特性を示した図
【図１７】本発明の実施の形態６における半導体装置の回路図
【符号の説明】
【００５８】
１０１、１０２、２０１、２０２、２０３、２０４、３０１、３０２、３０３、３０４、４０１、４０２、４０３、４０４、５０１、５０２、５０３、５０４  強誘電体容量
１２１、１２２、２２１、２２２、３２１、３２２、３２３、４２１、４２２、４２３、４２４、４２５、４２６、４２７  入力電圧の反転の電位を出力する機能を有する半導体装置
１１１、２１１、２１２、３１１、３１２、４１１、４１２、５１１、５１２  電圧駆動回路
４２８、５２８  トランスファーゲート
００１、００２、００５、００６、００８、０１０、０１１、０１２、１３１、１３２、２３１、２３２、３３１、３３２  pMOSトランジスタ
００３、００４、００７、００９、０１３、０１４  nMOSトランジスタ
A  相補な電圧接点のうちの１つの接点
B  相補な電圧接点のうちの１つの接点
PL  プレート線
PLB  信号１
EN  信号２
XEN  信号３
Vdd  電源電圧
Vss  接地電圧
Vdd１  可変電圧１
Vss１  可変電圧２
【図１】
2005276253.tif 000004
【図２】
2005276253.tif 000005
【図３】
2005276253.tif 000006
【図４】
2005276253.tif 000007
【図５】
2005276253.tif 000008
【図６】
2005276253.tif 000009
【図７】
2005276253.tif 000010
【図８】
2005276253.tif 000011
【図９】
2005276253.tif 000012
【図１０】
2005276253.tif 000013
【図１１】
2005276253.tif 000014
【図１２】
2005276253.tif 000015
【図１３】
2005276253.tif 000016
【図１４】
2005276253.tif 000017
【図１５】
2005276253.tif 000018
【図１６】
2005276253.tif 000019
【図１７】
2005276253.tif 000020