(57)【要約】【課題】ＤＣ−ＤＣコンバータとシリーズレギュレータとを備えて、それらを選択的に動作させる電源装置において、それら動作切り替えをスムーズに行うこと、及びその切替時に自由振動やそれに伴うオーバーシュートの発生を抑制すること。【解決手段】シリーズレギュレータとスイッチング型ＤＣ−ＤＣコンバータとを並列に設け、それらを負荷電流を考慮したモード指令信号に基づいて選択的に切り替えて出力するとともに、切替時に所定時間だけ互いにオーバーラップさせる。また、ＤＣ−ＤＣコンバータの動作状態変更時に、パルス幅変調信号のパルス幅を狭くしてデッドタイムを所定時間だけ長くする。【選択図】      図１
2005198484.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を連続的に制御して所定の出力電圧に変換し出力端より出力するシリーズレギュレータと、
前記入力電圧をスイッチングして所定の出力電圧に変換するとともに、その出力端が前記シリーズレギュレータの出力端と並列に接続されるスイッチング型ＤＣ−ＤＣコンバータとを備えた電源装置であって、
モード指令信号に基づいて前記シリーズレギュレータのみの動作状態から前記スイッチング型ＤＣ−ＤＣコンバータのみの動作状態への切替を行う際、及びまたは前記スイッチング型ＤＣ−ＤＣコンバータのみの動作状態から前記シリーズレギュレータのみの動作状態への切替を行う際に、前記モード指令信号の変化後、前記シリーズレギュレータ及び前記スイッチング型ＤＣ−ＤＣコンバータが所定時間の間ともに動作するオーバーラップ期間を設けたことを特徴とする、電源装置。
【請求項２】
第１イネーブル信号によって動作し、入力電圧を連続的に制御して所定の出力電圧に変換して出力するシリーズレギュレータと、
第２イネーブル信号によって動作し、前記入力電圧をスイッチングして前記入力電圧を所定の出力電圧に変換するとともに、その出力端が前記シリーズレギュレータの出力端と並列に接続されるスイッチング型ＤＣ−ＤＣコンバータと、
モード指令信号に基づいて前記第１イネーブル信号と前記第２イネーブル信号とを、選択的に切り替えて出力するとともに、前記第１イネーブル信号から前記第２イネーブル信号への切替時に第１所定時間だけ互いにオーバーラップし、及びまたは前記第２イネーブル信号から前記第１イネーブル信号への切替時に第２所定時間だけ互いにオーバーラップしているオーバーラップ期間を有するように切り替える切替回路と、を有することを特徴とする、電源装置。
【請求項３】
前記スイッチング型ＤＣ−ＤＣコンバータは、電源間に直列に接続されていて、交互にオンし且つともにオフしているデッドタイムを持つ第１スイッチと第２スイッチと、その第１、第２スイッチの接続点のスイッチング出力電圧を平滑して前記出力電圧を発生させるための平滑用コイルと平滑用キャパシタと、前記所定の出力電圧を発生させるようにパルス幅変調制御されたパルス幅変調信号に基づくスイッチング制御信号を発生し、前記第１、第２スイッチング素子に供給するパルス幅制御回路を含み、
前記パルス幅制御回路は、その停止状態から動作状態へ及びまたはその逆に変更される際に、前記モード指令信号に基づいて前記パルス幅変調信号のパルス幅を狭くして前記デッドタイムを第３所定時間の期間及びまたは第４所定時間の期間だけ長くすることを特徴とする、請求項１または２に記載の電源装置。
【請求項４】
前記スイッチング型ＤＣ−ＤＣコンバータは、電源間に直列に接続されていて、交互にオンし且つともにオフしているデッドタイムを持つ第１スイッチと第２スイッチと、その第１、第２スイッチの接続点のスイッチング出力電圧を平滑して前記出力電圧を発生させるための平滑用コイルと平滑用キャパシタと、前記所定の出力電圧を発生させるようにパルス幅変調制御されたパルス幅変調信号に基づくスイッチング制御信号を発生し、前記第１、第２スイッチング素子に供給するパルス幅制御回路を含み、
前記パルス幅制御回路は、前記スイッチング型ＤＣ−ＤＣコンバータが停止状態から動作状態へ変更される際に、前記デッドタイムを、前記パルス幅変調信号のパルス幅を調整することによって、複数段階に亘って所定の長い時間から短い時間へ順次変更し、及びまたは前記スイッチング型ＤＣ−ＤＣコンバータが動作状態から停止状態へ変更される際に、前記パルス幅変調信号のパルス幅を調整することによって、前記デッドタイムを、複数段階に亘って所定の短い時間から長い時間へ順次変更することを特徴とする、請求項１または２に記載の電源装置。
【請求項５】
第１イネーブル信号によって動作し、入力電圧を連続的に制御して所定の出力電圧に変換するシリーズレギュレータと、
第２イネーブル信号によって動作し、前記入力電圧をスイッチングして前記入力電圧を所定の出力電圧に変換するとともに、その出力端が前記シリーズレギュレータの出力端と並列に接続されるスイッチング型ＤＣ−ＤＣコンバータと、
モード指令信号に基づいて前記第１イネーブル信号と前記第２イネーブル信号とを選択的に切り替えて出力する切替回路を有し、
前記スイッチング型ＤＣ−ＤＣコンバータは、電源間に接続されていて、交互にオンし且つともにオフしているデッドタイムを持つ第１スイッチと第２スイッチと、その第１、第２スイッチの接続点のスイッチング出力電圧を平滑して前記出力電圧を発生させるための平滑用コイルと平滑用キャパシタと、前記所定の出力電圧を発生させるようにパルス幅変調制御されたパルス幅変調信号に基づくスイッチング制御信号を発生し、前記第１、第２スイッチング素子に供給するパルス幅制御回路を含み、
前記パルス幅制御回路は、その停止状態から動作状態へ及びまたはその逆に変更されるときに、前記モード指令信号に基づいて前記パルス幅変調信号のパルス幅を狭くして前記デッドタイムを第３所定時間の期間及びまたは第４所定時間の期間だけ長くすることを特徴とする、電源装置。
【請求項６】
第１イネーブル信号によって動作し、入力電圧を連続的に制御して所定の出力電圧に変換するシリーズレギュレータと、
第２イネーブル信号によって動作し、前記入力電圧をスイッチングして前記入力電圧を所定の出力電圧に変換するとともに、その出力端が前記シリーズレギュレータの出力端と並列に接続されるスイッチング型ＤＣ−ＤＣコンバータと、
モード指令信号に基づいて前記第１イネーブル信号と前記第２イネーブル信号とを選択的に切り替えて出力する切替回路を有し、
前記スイッチング型ＤＣ−ＤＣコンバータは、電源間に接続されていて、交互にオンし且つともにオフしているデッドタイムを持つ第１スイッチと第２スイッチと、その第１、第２スイッチの接続点のスイッチング出力電圧を平滑して前記出力電圧を発生させるための平滑用コイルと平滑用キャパシタと、前記所定の出力電圧を発生させるようにパルス幅変調制御されたパルス幅変調信号に基づくスイッチング制御信号を発生し、前記第１、第２スイッチング素子に供給するパルス幅制御回路を含み、
前記パルス幅制御回路は、前記スイッチング型ＤＣ−ＤＣコンバータが停止状態から動作状態へ変更される際に、前記デッドタイムを、前記パルス幅変調信号のパルス幅を調整することによって、複数段階に亘って所定の長い時間から短い時間へ順次変更し、及びまたは前記スイッチング型ＤＣ−ＤＣコンバータが動作状態から停止状態へ変更される際に、前記パルス幅変調信号のパルス幅を調整することによって、前記デッドタイムを、複数段階に亘って所定の短い時間から長い時間へ順次変更することを特徴とする、電源装置。
【請求項７】
前記第１イネーブル信号は、前記モード指令信号と前記スイッチング型ＤＣ−ＤＣコンバータから供給されるクロックをカウントする第１カウンタの第１カウンタ出力とが入力される第１ロジック回路により形成し、
前記第２イネーブル信号は、前記モード指令信号と前記クロックをカウントする第２カウンタの第２カウンタ出力とが入力される第２ロジック回路により形成されることを特徴とする、請求項２、５または６のいずれかに記載の電源装置。
【請求項８】
前記パルス幅制御回路は、前記出力電圧に応じた帰還電圧と基準電圧とを比較し、その差に応じた誤差信号を発生する誤差増幅器と、三角波信号を発生する発振器と、前記誤差信号と前記三角波信号とを比較してパルス幅変調信号を発生するＰＷＭ比較器と、前記パルス幅変調信号を縦列接続されたインバータで増幅して前記第１スイッチと前記第２スイッチに供給するプリドライバを備え、
前記縦列接続されたインバータのいずれかに遅延時間制御手段を設けて、この遅延時間制御手段を前記第３所定時間と第４所定時間に対応した所定時間だけ作用させることによって、前記デッドタイムを長くすることを特徴とする、請求項３または５に記載の電源装置。
【請求項９】
前記パルス幅制御回路は、前記出力電圧に応じた帰還電圧と基準電圧とを比較し、その差に応じた誤差信号を発生する誤差増幅器と、三角波信号を発生する発振器と、前記誤差信号と前記三角波信号とを比較してパルス幅変調信号を発生するＰＷＭ比較器と、前記パルス幅変調信号を縦列接続されたインバータで増幅して前記第１スイッチと前記第２スイッチに供給するプリドライバを備え、
前記縦列接続されたインバータのいずれかに遅延時間制御手段を設けて、この遅延時間制御手段の遅延時間を段階的に制御することにより、前記デッドタイムを変更することを特徴とする、請求項４または６に記載の電源装置。
【請求項１０】
前記スイッチング型ＤＣ−ＤＣコンバータは、交流帰還回路と直流帰還回路とを切替可能で、且つ基準電圧と前記出力電圧に応じた電圧との差に応じて前記出力電圧を制御するための誤差増幅器を含み、
前記オーバーラップ期間に前記交流帰還回路から前記直流帰還回路に切り替えることを特徴とする、請求項１乃至４のいずれかに記載の電源装置。
【請求項１１】
入力電圧を所定の出力電圧に変換して出力する電源回路であって、軽負荷時に電力変換効率が高く負荷量の増加とともに電力変換効率が低下する第１電源回路と、
入力電圧を所定の出力電圧に変換して出力しその出力端が前記第１電源回路の出力端に接続されている電源回路であって、軽負荷時の電力変換効率が前記第１電源回路の軽負荷時の電力変換効率より低く、負荷量の増加に連れて電力変換効率が段々と高くなり、ある特定負荷量より大きい負荷量では電力変換効率が前記第１電源回路の電力変換効率を上回る第２電源回路とを有し、
前記第１，第２電源回路から供給すべき負荷量に応じて前記第１電源回路の出力と前記第２電源回路の出力とを切り替えて負荷に供給するとともに、
前記切替に際しては前記第１電源回路と前記第２電源回路とをともに出力可能に動作させる所定のオーバーラップ期間を設けたことを特徴とする、電源装置。
【請求項１２】
前記切替は、前記第１，第２電源回路から供給すべき負荷量が、前記特定負荷量を経るように増加あるいは減少することを予測して、実際の増加あるいは減少に先立って行うことを特徴とする、請求項１１記載の電源装置。
【請求項１３】
携帯機器は、電源電圧を発生する電池と、前記電源電圧を入力電圧とする請求項１乃至１２のいずれかに記載の電源装置と、該電源装置を制御するための制御装置を備えたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、軽負荷時において自己の消費電流の低減化を図って電力の無駄を省き、全体として電力の変換効率の向上を図るようにした電源装置、及びそれを用いた携帯電話機、パソコン、ＰＤＡなどの携帯機器に関する。
【背景技術】
【０００２】
従来から、電源装置としては、例えば、入力電圧をスイッチングし、その入力電圧を所定の出力電圧に変換するスイッチング型ＤＣ−ＤＣコンバータが広く使用されている。
【０００３】
このＤＣ−ＤＣコンバータは、自己の消費電流が比較的大きいが電力の変換効率が高いので、ある程度以上の負荷時（重負荷時）にはその高い電力の変換効率が有効となる。ただ、負荷がある程度より少ない場合（軽負荷時）には自己の消費電流が比較的大きなために、全体として電力の変換効率が低下してしまう。
【０００４】
このような軽負荷時の効率低下を避けるために、自己の消費電流が小さいが電力の変換効率が低いシリーズレギュレータをＤＣ−ＤＣコンバータと併用する。そして、重負荷時にはＤＣ−ＤＣコンバータを使用し、軽負荷時にはシリーズレギュレータを使用するように切り替える。これにより、全体として電力の変換効率を高くしようとするものが提案されている（特許文献１、２参照）。
【特許文献１】特開２００２−３００７６９号公報
【特許文献２】特開２００１−２１１６４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来の特許文献１のものでは、軽負荷時から重負荷時に移るときや、重負荷時から軽負荷時に移るときに、ＤＣ−ＤＣコンバータとシリーズレギュレータとを一方のみが動作するように選択的に切り替えている。この切替時にスムーズに切替動作が行われない恐れがあった。また、平滑用コイルとキャパシタへの電力供給の急変により、自由振動が発生したり、それによるオーバーシュートが発生することがある。さらに、条件の悪い場合には、電圧変動によって他の制御回路がリセットされてしまうことさえもあった。
【０００６】
そこで、本発明は、ＤＣ−ＤＣコンバータとシリーズレギュレータとを備えて、それらを選択的に動作させる電源装置において、それらＤＣ−ＤＣコンバータとシリーズレギュレータの動作切り替えをスムーズに行うことができる電源装置を提供することを目的とする。また、そのような電源装置を用いて、電力の変換効率を高くし、且つ安定した電力供給を行うことができる携帯機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１の電源装置は、入力電圧を連続的に制御して所定の出力電圧に変換し出力端より出力するシリーズレギュレータと、
前記入力電圧をスイッチングして所定の出力電圧に変換するとともに、その出力端が前記シリーズレギュレータの出力端と並列に接続されるスイッチング型ＤＣ−ＤＣコンバータとを備えた電源装置であって、
モード指令信号に基づいて前記シリーズレギュレータのみの動作状態から前記スイッチング型ＤＣ−ＤＣコンバータのみの動作状態への切替を行う際、及びまたは前記スイッチング型ＤＣ−ＤＣコンバータのみの動作状態から前記シリーズレギュレータのみの動作状態への切替を行う際に、前記モード指令信号の変化後、前記シリーズレギュレータ及び前記スイッチング型ＤＣ−ＤＣコンバータが所定時間の間ともに動作するオーバーラップ期間を設けたことを特徴とする。
【０００８】
請求項２の電源装置は、第１イネーブル信号によって動作し、入力電圧を連続的に制御して所定の出力電圧に変換して出力するシリーズレギュレータと、
第２イネーブル信号によって動作し、前記入力電圧をスイッチングして前記入力電圧を所定の出力電圧に変換するとともに、その出力端が前記シリーズレギュレータの出力端と並列に接続されるスイッチング型ＤＣ−ＤＣコンバータと、
モード指令信号に基づいて前記第１イネーブル信号と前記第２イネーブル信号とを、選択的に切り替えて出力するとともに、前記第１イネーブル信号から前記第２イネーブル信号への切替時に第１所定時間だけ互いにオーバーラップし、及びまたは前記第２イネーブル信号から前記第１イネーブル信号への切替時に第２所定時間だけ互いにオーバーラップしているオーバーラップ期間を有するように切り替える切替回路と、を有することを特徴とする。
【０００９】
請求項３の電源装置は、請求項１または２に記載の電源装置において、前記スイッチング型ＤＣ−ＤＣコンバータは、電源間に直列に接続されていて、交互にオンし且つともにオフしているデッドタイムを持つ第１スイッチと第２スイッチと、その第１、第２スイッチの接続点のスイッチング出力電圧を平滑して前記出力電圧を発生させるための平滑用コイルと平滑用キャパシタと、前記所定の出力電圧を発生させるようにパルス幅変調制御されたパルス幅変調信号に基づくスイッチング制御信号を発生し、前記第１、第２スイッチング素子に供給するパルス幅制御回路を含み、
前記パルス幅制御回路は、その停止状態から動作状態へ及びまたはその逆に変更される際に、前記モード指令信号に基づいて前記パルス幅変調信号のパルス幅を狭くして前記デッドタイムを第３所定時間の期間及びまたは第４所定時間の期間だけ長くすることを特徴とする。
【００１０】
請求項４の電源装置は、請求項１または２に記載の電源装置において、前記スイッチング型ＤＣ−ＤＣコンバータは、電源間に直列に接続されていて、交互にオンし且つともにオフしているデッドタイムを持つ第１スイッチと第２スイッチと、その第１、第２スイッチの接続点のスイッチング出力電圧を平滑して前記出力電圧を発生させるための平滑用コイルと平滑用キャパシタと、前記所定の出力電圧を発生させるようにパルス幅変調制御されたパルス幅変調信号に基づくスイッチング制御信号を発生し、前記第１、第２スイッチング素子に供給するパルス幅制御回路を含み、
前記パルス幅制御回路は、前記スイッチング型ＤＣ−ＤＣコンバータが停止状態から動作状態へ変更される際に、前記デッドタイムを、前記パルス幅変調信号のパルス幅を調整することによって、複数段階に亘って所定の長い時間から短い時間へ順次変更し、及びまたは前記スイッチング型ＤＣ−ＤＣコンバータが動作状態から停止状態へ変更される際に、前記パルス幅変調信号のパルス幅を調整することによって、前記デッドタイムを、複数段階に亘って所定の短い時間から長い時間へ順次変更することを特徴とする。
【００１１】
請求項５の電源装置は、第１イネーブル信号によって動作し、入力電圧を連続的に制御して所定の出力電圧に変換するシリーズレギュレータと、
第２イネーブル信号によって動作し、前記入力電圧をスイッチングして前記入力電圧を所定の出力電圧に変換するとともに、その出力端が前記シリーズレギュレータの出力端と並列に接続されるスイッチング型ＤＣ−ＤＣコンバータと、
モード指令信号に基づいて前記第１イネーブル信号と前記第２イネーブル信号とを選択的に切り替えて出力する切替回路を有し、
前記スイッチング型ＤＣ−ＤＣコンバータは、電源間に接続されていて、交互にオンし且つともにオフしているデッドタイムを持つ第１スイッチと第２スイッチと、その第１、第２スイッチの接続点のスイッチング出力電圧を平滑して前記出力電圧を発生させるための平滑用コイルと平滑用キャパシタと、前記所定の出力電圧を発生させるようにパルス幅変調制御されたパルス幅変調信号に基づくスイッチング制御信号を発生し、前記第１、第２スイッチング素子に供給するパルス幅制御回路を含み、
前記パルス幅制御回路は、その停止状態から動作状態へ及びまたはその逆に変更されるときに、前記モード指令信号に基づいて前記パルス幅変調信号のパルス幅を狭くして前記デッドタイムを第３所定時間の期間及びまたは第４所定時間の期間だけ長くすることを特徴とする。
【００１２】
請求項６の電源装置は、第１イネーブル信号によって動作し、入力電圧を連続的に制御して所定の出力電圧に変換するシリーズレギュレータと、
第２イネーブル信号によって動作し、前記入力電圧をスイッチングして前記入力電圧を所定の出力電圧に変換するとともに、その出力端が前記シリーズレギュレータの出力端と並列に接続されるスイッチング型ＤＣ−ＤＣコンバータと、
モード指令信号に基づいて前記第１イネーブル信号と前記第２イネーブル信号とを選択的に切り替えて出力する切替回路を有し、
前記スイッチング型ＤＣ−ＤＣコンバータは、電源間に接続されていて、交互にオンし且つともにオフしているデッドタイムを持つ第１スイッチと第２スイッチと、その第１、第２スイッチの接続点のスイッチング出力電圧を平滑して前記出力電圧を発生させるための平滑用コイルと平滑用キャパシタと、前記所定の出力電圧を発生させるようにパルス幅変調制御されたパルス幅変調信号に基づくスイッチング制御信号を発生し、前記第１、第２スイッチング素子に供給するパルス幅制御回路を含み、
前記パルス幅制御回路は、前記スイッチング型ＤＣ−ＤＣコンバータが停止状態から動作状態へ変更される際に、前記デッドタイムを、前記パルス幅変調信号のパルス幅を調整することによって、複数段階に亘って所定の長い時間から短い時間へ順次変更し、及びまたは前記スイッチング型ＤＣ−ＤＣコンバータが動作状態から停止状態へ変更される際に、前記パルス幅変調信号のパルス幅を調整することによって、前記デッドタイムを、複数段階に亘って所定の短い時間から長い時間へ順次変更することを特徴とする。
【００１３】
請求項７の電源装置は、請求項２、５または６のいずれかに記載の電源装置において、前記第１イネーブル信号は、前記モード指令信号と前記スイッチング型ＤＣ−ＤＣコンバータから供給されるクロックをカウントする第１カウンタの第１カウンタ出力とが入力される第１ロジック回路により形成し、
前記第２イネーブル信号は、前記モード指令信号と前記クロックをカウントする第２カウンタの第２カウンタ出力とが入力される第２ロジック回路により形成されることを特徴とする。
【００１４】
請求項８の電源装置は、請求項３または５に記載の電源装置において、前記パルス幅制御回路は、前記出力電圧に応じた帰還電圧と基準電圧とを比較し、その差に応じた誤差信号を発生する誤差増幅器と、三角波信号を発生する発振器と、前記誤差信号と前記三角波信号とを比較してパルス幅変調信号を発生するＰＷＭ比較器と、前記パルス幅変調信号を縦列接続されたインバータで増幅して前記第１スイッチと前記第２スイッチに供給するプリドライバを備え、
前記縦列接続されたインバータのいずれかに遅延時間制御手段を設けて、この遅延時間制御手段を前記第３所定時間と第４所定時間に対応した所定時間だけ作用させることによって、前記デッドタイムを長くすることを特徴とする。
【００１５】
請求項９の電源装置は、請求項４または６に記載の電源装置において、前記パルス幅制御回路は、前記出力電圧に応じた帰還電圧と基準電圧とを比較し、その差に応じた誤差信号を発生する誤差増幅器と、三角波信号を発生する発振器と、前記誤差信号と前記三角波信号とを比較してパルス幅変調信号を発生するＰＷＭ比較器と、前記パルス幅変調信号を縦列接続されたインバータで増幅して前記第１スイッチと前記第２スイッチに供給するプリドライバを備え、
前記縦列接続されたインバータのいずれかに遅延時間制御手段を設けて、この遅延時間制御手段の遅延時間を段階的に制御することにより、前記デッドタイムを変更することを特徴とする。
【００１６】
請求項１０の電源装置は、請求項１乃至４のいずれかに記載の電源装置において、前記スイッチング型ＤＣ−ＤＣコンバータは、交流帰還回路と直流帰還回路とを切替可能で、且つ基準電圧と前記出力電圧に応じた電圧との差に応じて前記出力電圧を制御するための誤差増幅器を含み、
前記オーバーラップ期間に前記交流帰還回路から前記直流帰還回路に切り替えることを特徴とする。
【００１７】
請求項１１の電源装置は、入力電圧を所定の出力電圧に変換して出力する電源回路であって、軽負荷時に電力変換効率が高く負荷量の増加とともに電力変換効率が低下する第１電源回路と、
入力電圧を所定の出力電圧に変換して出力しその出力端が前記第１電源回路の出力端に接続されている電源回路であって、軽負荷時の電力変換効率が前記第１電源回路の軽負荷時の電力変換効率より低く、負荷量の増加に連れて電力変換効率が段々と高くなり、ある特定負荷量より大きい負荷量では電力変換効率が前記第１電源回路の電力変換効率を上回る第２電源回路とを有し、
前記第１，第２電源回路から供給すべき負荷量に応じて前記第１電源回路の出力と前記第２電源回路の出力とを切り替えて負荷に供給するとともに、
前記切替に際しては前記第１電源回路と前記第２電源回路とをともに出力可能に動作させる所定のオーバーラップ期間を設けたことを特徴とする。
【００１８】
請求項１２の電源装置は、請求項１１記載の電源装置において、前記切替は、前記第１，第２電源回路から供給すべき負荷量が、前記特定負荷量を経るように増加あるいは減少することを予測して、実際の増加あるいは減少に先立って行うことを特徴とする。
【００１９】
請求項１３の携帯機器は、電源電圧を発生する電池と、前記電源電圧を入力電圧とする請求項１乃至１２のいずれかに記載の電源装置と、該電源装置を制御するための制御装置を備えたことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、電源装置に接続される負荷が、重負荷時には、第２電源回路であるスイッチング型ＤＣ−ＤＣコンバータを動作させる。ＤＣ−ＤＣコンバータは、自己の消費電流が大きいものの、入力電力に対する出力電力の変換効率が高いから、負荷電流が増加する重負荷時には有効である。また、その負荷が軽負荷時には、第１電源回路であるシリーズレギュレータを動作させる。シリーズレギュレータは、電力の変換効率はＤＣ−ＤＣコンバータに比べて低いが自己の消費電流がＤＣ−ＤＣコンバータのそれよりも小さいから、負荷電流の小さい軽負荷時には有効である。従って、重負荷時と軽負荷時に応じてＤＣ−ＤＣコンバータとシリーズレギュレータを切り替えて使用することによって、全体として電力の変換効率が良くなる。
【００２１】
また、第１イネーブル信号印加時に動作するシリーズレギュレータと第２イネーブル信号印加時に動作するＤＣ−ＤＣコンバータとの切替時に、モード指令信号に基づいて第１、第２イネーブル信号を選択的に切り替えて出力するとともに、第１、第２イネーブル信号は切替時に第１所定時間と第２所定時間だけ互いにオーバーラップさせる。これにより、ＤＣ−ＤＣコンバータとシリーズレギュレータの動作状態の切り替えをスムーズに行うことができる。その切替時のオーバーラップ時間は、ＤＣ−ＤＣコンバータから供給されるクロックを利用してカウントするから、簡易な構成で実現できる。
【００２２】
また、ＤＣ−ＤＣコンバータのパルス幅変調信号のパルス幅が、停止状態から動作状態へあるいはその逆に変更されるときに、狭くされ、これによりデッドタイムが長くなる。したがって、ＤＣ−ＤＣコンバータとシリーズレギュレータの動作切り替え時に自由振動やそれに伴うオーバーシュートの発生を抑制することができる。また、そのパルス幅の狭小化は、プリドライバ内の縦列接続されたインバータのいずれかに遅延用の抵抗やキャパシタを所定時間だけ接続することによって行われるから、簡易な構成で実現できる。
【００２３】
また、スイッチング型ＤＣ−ＤＣコンバータが停止状態から動作状態へあるいはその逆に変更される際に、前記デッドタイムを、前記パルス幅変調信号のパルス幅を調整することによって、複数段階に亘って所定の長い時間から短い時間へ、あるいは、複数段階に亘って所定の短い時間から長い時間へ順次変更する。これにより、ＤＣ−ＤＣコンバータとシリーズレギュレータの動作切り替え時に、デッドタイムが多段階に順次変更されるから、自由振動やそれに伴うオーバーシュートの発生を、さらに抑制することができる。
【００２４】
また、スイッチング型ＤＣ−ＤＣコンバータの誤差増幅器は、その帰還回路をオーバーラップ期間に直流帰還回路に切り替えて、高い周波数領域での利得（ゲイン）を上げることにより、応答性をよくする。これにより、ＤＣ−ＤＣコンバータとシリーズレギュレータの動作状態の切り替え時に、出力電圧への影響が少なくなる。
【発明を実施するための最良の形態】
【００２５】
本発明では、入力電圧を所定の出力電圧に変換して出力する電源回路であって、軽負荷時に電力変換効率が高く負荷量の増加とともに電力変換効率が低下する第１電源回路と、入力電圧を所定の出力電圧に変換して出力する電源回路であって、軽負荷時の電力変換効率が第１電源回路の軽負荷時の電力変換効率より低く、負荷量の増加に連れて電力変換効率が段々と高くなり、ある特定負荷量より大きい負荷量では電力変換効率が第１電源回路の電力変換効率を上回る第２電源回路とを有している。
【００２６】
この第１電源回路と第２電源回路とをその出力端で並列に接続し、負荷装置に電力を供給する。前述の特定負荷量は、それよりも小さい負荷量のときは、第１電源回路の電力変換効率が第２電源回路のそれより高くなり、またそれよりも大きい負荷量のときは、第２電源回路の電力変換効率が第１電源回路のそれより高くなる、負荷量である。
【００２７】
そして、第１，第２電源回路から供給すべき負荷量に応じて、例えばコントローラからの指令信号によって、全体としての電力変換効率が高くなるように、第１電源回路の出力と第２電源回路の出力とを切り替えて、負荷装置に電力を供給する。
【００２８】
その切替に際して、第１電源回路と前記第２電源回路とをともに動作させて、所定の期間は両方の電源回路から出力可能にするようにオーバーラップ期間を設ける。また、その電源回路の切替は、供給すべき負荷量が、特定負荷量を経るように増加あるいは減少することを予測して、実際の増加あるいは減少に先立って行うことがよい。
【００２９】
以下、本発明の電源装置及びそれを用いた携帯機器の実施例について、図を参照して説明する。
【００３０】
図１は、本発明の第１実施例に係る電源装置及び携帯機器の構成を示す図である。図１の電源用ＩＣ１０において、電池（図示を省略）から供給される入力電圧（電源電圧）Ｖｃｃを連続的に制御して所定のレギュレータ出力電圧Ｖｏ１に変換する第１電源回路としてのシリーズレギュレータ（以下、ＬＤＯ（Low Drop Out）レギュレータ）２０と、電源電圧Ｖｃｃをスイッチングしてスイッチング出力電圧Ｖｏ２を発生する第２電源回路としてのスイッチング型ＤＣ−ＤＣコンバータ部３０と、これらＬＤＯレギュレータ２０とＤＣ−ＤＣコンバータ部３０の動作を切り替える切替回路４０とを備えている。
【００３１】
この切替回路４０は、外部のコントローラ６０からのモード指令信号ＭＯＤを受けて、そのモード指令信号ＭＯＤの内容、具体的には高（Ｈ）レベルか低（Ｌ）レベルかに応じて、ＬＤＯレギュレータ２０に供給する第１イネーブル信号ＣＴＲ１と、ＤＣ−ＤＣコンバータ部３０に供給する第２イネーブル信号ＣＴＲ２とを選択的に切り替えて出力する。切替回路４０は、第１イネーブル信号ＣＴＲ１から第２イネーブル信号ＣＴＲ２への切替時に第１所定時間Ｔ１だけ互いにオーバーラップさせるとともに、第２イネーブル信号ＣＴＲ２から第１イネーブル信号ＣＴＲ１への切替時に第２所定時間Ｔ２だけ互いにオーバーラップさせる。
【００３２】
また、抵抗Ｒ１、抵抗Ｒ２は、ＬＤＯレギュレータ２０及びＤＣ−ＤＣコンバータ部３０に帰還する帰還電圧Ｖｆｂを形成するための分圧抵抗である。この分圧抵抗Ｒ１、Ｒ２には出力電圧Ｖｏが供給される。
【００３３】
ＤＣ−ＤＣコンバータ部３０のスイッチング出力電圧Ｖｏ２は、平滑用コイルＬｏ及び平滑用キャパシタＣｏで平滑されて出力電圧Ｖｏとなる。したがって、ＤＣ−ＤＣコンバータ部３０と平滑用コイルＬｏ、平滑用キャパシタＣｏで、スイッチング型ＤＣ−ＤＣコンバータが構成されることになる。なお、ＬＤＯレギュレータ２０のレギュレータ出力電圧Ｖｏ１は、出力電圧Ｖｏと同じである。以上のように、電源装置が構成されている。
【００３４】
回路ブロック５１〜回路ブロック５ｎは、携帯機器の内部に設けられている各種の回路部であり、電源装置の負荷となる。これらの回路ブロック５１〜５ｎは、消費電力の小さな回路ブロックから、例えばＤＳＰや赤外線通信部などの消費電力の大きな回路ブロックまで種々の回路ブロックが設けられている。これらの回路ブロック５１〜５ｎに電源装置から出力電圧Ｖｏが印加されて、各回路ブロックの動作時に電力を供給する。
【００３５】
ＣＰＵなどを含んで構成されるコントローラ（制御装置）６０は、携帯機器の全体の制御を司るものである。回路ブロック５１〜５ｎへの給電も、コントローラ６０からの制御に基づいて行われる。したがって、コントローラ６０では回路ブロック５１〜５ｎがどの程度の電力を消費するか、その電力消費のタイミング等の情報を把握している。
【００３６】
モード指令信号ＭＯＤは、コントローラ６０から回路ブロック５１〜５ｎへの給電情報に基づいて、コントロールされる。したがって、負荷電流を検出するための電流検出回路は不要である。また、軽負荷状態から重負荷状態に移行することが予測される場合に、ＬＤＯレギュレータ２０からの給電状態から、事前にＤＣ−ＤＣコンバータ部３０からの給電状態に先行して切り替えるといった、予測制御も容易に行える。
【００３７】
電源装置の動作を説明する前に、主要な構成要素である、ＬＤＯレギュレータ２０の構成を示す図２、ＤＣ−ＤＣコンバータ部３０の構成を示す図３、及び切替回路４０の構成例を示す図４について説明する。
【００３８】
図２において、ＬＤＯレギュレータ２０は、電源電圧Ｖｃｃが入力され、Ｐ型ＭＯＳトランジスタ２１の導通度が制御されて、レギュレータ出力電圧Ｖｏ１が出力される。Ｐ型ＭＯＳトランジスタ２１のゲートには、第１基準電圧Ｖｒｅｆ１と帰還電圧Ｖｆｂとを２入力とする誤差増幅器２２からの誤差出力が供給される。第１基準電圧Ｖｒｅｆ１に帰還電圧Ｖｆｂが等しくなるようにＰ型ＭＯＳトランジスタ２１の導通度が制御されて所定の出力電圧Ｖｏ１が出力される。
【００３９】
また、誤差増幅器２２には第１イネーブル信号ＣＴＲ１が供給され、誤差増幅器２２の動作状態、したがってＬＤＯレギュレータ２０の動作状態が制御される。本実施例では、第１イネーブル信号ＣＴＲ１はＬレベルで供給される。即ち、第１イネーブル信号ＣＴＲ１がＬレベルのときにＬＤＯレギュレータ２０は動作状態になり、逆に第１イネーブル信号ＣＴＲ１がＨレベルのときにＬＤＯレギュレータ２０は停止状態になる。
【００４０】
図３のＤＣ−ＤＣコンバータ部３０において、電源電圧Ｖｃｃとグランド間に、Ｐ型ＭＯＳトランジスタ３１とＮ型ＭＯＳトランジスタ３２とが直列に接続される。ＭＯＳトランジスタ３１、３２の各ゲートにパルス幅が制御されたスイッチング制御信号Ｐ１、Ｐ２が供給される。ＭＯＳトランジスタ３１、３２のスイッチングに応じたスイッチング出力電圧Ｖｏ２が、それらの直列接続点から出力され、平滑用コイルＬｏ、平滑用キャパシタＣｏで平滑されて出力電圧Ｖｏになる。ＭＯＳトランジスタ３１、３２は、ともにオフしているデッドタイムを設けるように制御される。これにより、ＭＯＳトランジスタ３１、３２を通る貫通電流の発生を防止する。
【００４１】
誤差増幅器３３は第２基準電圧Ｖｒｅｆ２と帰還電圧Ｖｆｂが入力され、この２入力の差に応じた誤差信号ＦＢを出力する。
【００４２】
発振器（ＯＳＣ）３４は、所定周波数（例えば、約１ＭＨｚ）の三角波信号ＣＴと、クロックＣＫを発生する。クロックＣＫは三角波信号ＣＴと同期していることが構成を簡易にする点で好ましい。
【００４３】
ＰＷＭ（パルス幅変調）比較器３５は、誤差信号ＦＢと三角波信号ＣＴとを比較し、その比較結果に応じたパルス幅変調信号Ｐｗｍを発生する。
【００４４】
プリドライバ３６は、パルス幅変調信号Ｐｗｍを増幅し且つＭＯＳトランジスタ３１、３２を駆動するに必要な極性のスイッチング制御信号Ｐ１、Ｐ２を発生するものである。また、プリドライバ３６には、モード指令信号ＭＯＤが入力されている。このプリドライバ３６は、ＤＣ−ＤＣコンバータ部３０が停止状態から動作状態へ及びその逆に変更されるときに、モード指令信号ＭＯＤに基づいてスイッチング制御信号Ｐ１、Ｐ２のパルス幅を調整して、ＭＯＳトランジスタ３１がオンしている時間及びＭＯＳトランジスタ３２がオンしている時間を短くする。これにより、ＭＯＳトランジスタ３１、３２がともにオフしているデッドタイムを長くする。
【００４５】
ＤＣ−ＤＣコンバータ部３０内の各回路３３〜３６には第２イネーブル信号ＣＴＲ２が供給され、それらの動作状態、したがってＤＣ−ＤＣコンバータ部３０の動作状態が制御される。本実施例では、第２イネーブル信号ＣＴＲ２はＬレベルで供給される。即ち、第２イネーブル信号ＣＴＲ２がＬレベルのときにＤＣ−ＤＣコンバータ部３０は動作状態になり、逆に第２イネーブル信号ＣＴＲ２がＨレベルのときにＤＣ−ＤＣコンバータ部３０は停止状態になる。
【００４６】
図４の切替回路４０において、第１ロジック回路４１と、第２ロジック回路４２と、第１カウンタ４３と、第２カウンタ４４を有しており、それぞれにモード指令信号ＭＯＤが供給されている。
【００４７】
第１カウンタ４３には、モード指令信号ＭＯＤとクロックＣＫが入力される。この例では、第２カウンタ４４は、モード指令信号ＭＯＤがＬレベルからＨレベルになったときにクロックＣＫのカウントを開始し、第１所定時間Ｔ１に相当するクロック数をカウントする。第１ロジック回路４１には、モード指令信号ＭＯＤと第１カウンタ４３の出力とが入力される。第１ロジック回路４１は、モード指令信号ＭＯＤがＬレベルからＨレベルになってから第１所定時間Ｔ１経過後にＬレベルからＨレベルになり、モード指令信号ＭＯＤがＬレベルになると同時にＬレベルになる第１イネーブル信号ＣＴＲ１を出力する。
【００４８】
第１ロジック回路４１及び第１カウンタ４３はこのような入出力の関係を満たす論理が行えるものであれば良い。例えば、第１カウンタ４３の出力が、モード指令信号ＭＯＤがＬレベルのときＬレベルであり、モード指令信号ＭＯＤがＬレベルからＨレベルになってから第１所定時間Ｔ１経過後にＬレベルからＨレベルになるものであり、且つ、モード指令信号ＭＯＤがＬレベルになるとＬレベルになるものであれば、第１ロジック回路４１はアンド回路でよい。
【００４９】
第２カウンタ４４には、モード指令信号ＭＯＤとクロックＣＫが入力され、この例ではモード指令信号ＭＯＤがＨレベルからＬレベルになったときにクロックＣＫのカウントを開始し、第２所定時間Ｔ２に相当するクロック数をカウントをする。第２ロジック回路４２には、モード指令信号ＭＯＤと第２カウンタ４４の出力とが入力される。第２ロジック回路４２は、モード指令信号ＭＯＤがＬレベルからＨレベルになると同時にＨレベルからＬレベルになり、モード指令信号ＭＯＤがＬレベルになってから第２所定時間Ｔ２経過後にＨレベルになる第２イネーブル信号ＣＴＲ２を出力する。
【００５０】
第２ロジック回路４２及び第２カウンタ４４はこのような入出力の関係を満たす論理が行えるものであれば良い。例えば、第２カウンタ４４の出力がモード指令信号ＭＯＤがＬレベルのときＬレベルであり、モード指令信号ＭＯＤがＨレベルになると同時にＨレベルになるものであり、且つ、モード指令信号ＭＯＤがＬレベルになってから第２所定時間Ｔ２経過後にＬレベルになるものであれば、第２ロジック回路４２はノア回路でよい。
【００５１】
図５は、プリドライバ３６でのスイッチング制御信号Ｐ１、Ｐ２のパルス幅を調整するための、遅延時間制御手段を設けた第１の構成例を示す図である。プリドライバ３６では、パルス幅変調信号Ｐｗｍを増幅し且つＭＯＳトランジスタ３１、３２を駆動するに必要な極性のスイッチング制御信号Ｐ１、Ｐ２を発生するために、ＣＭＯＳ構成の複数のインバータＩＮＶ１、ＩＮＶ２・・・が縦列接続される。
【００５２】
このインバータの縦列接続中の適切な位置に、例えばインバータＩＮＶ１の出力側に図５のように、遅延用キャパシタＣｄをＮ型ＭＯＳトランジスタなどのスイッチＳＷ１を介してグランドに接続する。また、図示していないが、インバータＩＮＶ１のＰＭＯＳトランジスタ側やＮＭＯＳトランジスタ側に抵抗を設けて、遅延用キャパシタＣｄへの充電や放電時間を調整するようにしてもよい。第３カウンタ６１は、クロックＣＫとモード指令信号ＭＯＤが入力されており、スイッチＳＷ１をオンさせる遅延信号Ｓｄを出力する。
【００５３】
モード指令信号ＭＯＤがＬレベルからＨレベルになったとき、第３カウンタ６１はクロックＣＫのカウントを開始し、第３所定時間Ｔ３に相当するクロック数をカウントするまでの間、遅延信号Ｓｄを出力する。遅延信号ＳｄによりスイッチＳＷ１がオンされ、遅延用キャパシタＣｄが接続される。遅延用キャパシタＣｄが接続されると、インバータＩＮＶ１の出力電圧、即ちインバータＩＮＶ２の入力電圧の立ち上がり及び立ち下がりが遅延用キャパシタＣｄの容量に応じて遅れる。したがって、インバータＩＮＶ１のＰＭＯＳトランジスタの駆動能力がＮＭＯＳトランジスタの駆動能力よりも小さければ、インバータＩＮＶ２から出力されるＬレベルのパルス幅は狭くなる。これにより、ＭＯＳトランジスタ３１、３２がオンしている時間が、遅延用キャパシタＣｄが接続されていないときに比して、短くなる。
【００５４】
また、モード指令信号ＭＯＤがＨレベルからＬレベルになったとき、第３カウンタ６１はクロックＣＫのカウントを開始する。そして、第４所定時間Ｔ４の始点に相当するクロックＣＫをカウントした時点から、第４所定時間Ｔ４だけ、遅延信号Ｓｄを出力する。このときも同様に、ＭＯＳトランジスタ３１、３２がオンしている時間が短くなる。
【００５５】
図６は、プリドライバ３６でのスイッチング制御信号Ｐ１、Ｐ２のパルス幅を調整するための、遅延時間制御手段を設けた第２の構成例を示す図である。図６では、インバータＩＮＶ１の出力点とそのＰＭＯＳトランジスタのドレイン間に抵抗Ｒ３、Ｒ４を直列に設け、その抵抗Ｒ３と並列にスイッチＳＷ２を接続している。なお、遅延用キャパシタＣｄは常時接続されている。
【００５６】
第４カウンタ６２の構成や動作は図５の第３カウンタ６１と同じでよい。しかし、スイッチＳＷ２は、第４カウンタ６２からの遅延信号Ｓｄによってオフされる。このスイッチＳＷ２の動作は、スイッチＳＷ１と逆である。スイッチＳＷ２として、例えば、ＣＭＯＳ構成のアナログスイッチや、ＰＭＯＳトランジスタなどが用いられる。なお、抵抗Ｒ４は省略してもよい。
【００５７】
この図６で、モード指令信号ＭＯＤがＬレベルからＨレベルになったとき、遅延信号ＳｄによりスイッチＳＷ２がオフされ、抵抗Ｒ３が経路中に挿入される。抵抗Ｒ３が経路中に挿入されると遅延用キャパシタＣｄとによる、時定数が大きくなる。即ち、時定数が、Ｒ４×Ｃｄから、（Ｒ３＋Ｒ４）×Ｃｄになる。これにより、遅延用キャパシタＣｄが接続されると、インバータＩＮＶ１の出力電圧、即ちインバータＩＮＶ２の入力電圧の立ち上がりが時定数の増加に応じて遅れる。したがって、インバータＩＮＶ２から出力されるＬレベルのパルス幅は狭くなる。これにより、ＭＯＳトランジスタ３１、３２がオンしている時間が、抵抗Ｒ３が接続されていないときに比して、短くなる。
【００５８】
このように、ＤＣ−ＤＣコンバータ部３０が動作を開始した後の第３所定時間Ｔ３及びＤＣ−ＤＣコンバータ部３０が動作を停止する直前の第４所定時間Ｔ４は、ＭＯＳトランジスタ３１、３２がオンしている時間をそれぞれ短くする。したがって、第３、第４所定時間Ｔ３、Ｔ４の期間では、ＭＯＳトランジスタ３１、３２がともにオフしているデッドタイムが長くなる。
【００５９】
これにより、ＤＣ−ＤＣコンバータ部３０の動作−停止の状態変更時に、平滑用コイルＬｏ、平滑用キャパシタＣｏに起因する自由振動やオーバーシュートを抑えることができる。
【００６０】
なお、第３所定時間Ｔ３は第１所定時間Ｔ１と等しくしてもよく、また、第４所定時間Ｔ４は第２所定時間Ｔ２と等しくしてもよい。即ち、オーバーラップ期間Ｔ１、Ｔ２の間は、遅延信号Ｓｄを出力するようにしても良い。この場合には、遅延信号Ｓｄとして、第１イネーブル信号ＣＴＲ１の反転信号を用いることができる。
【００６１】
また、ＤＣ−ＤＣコンバータ部３０の動作開始時及び動作停止時の両方でＭＯＳトランジスタ３１、３２がともにオフしているデッドタイムを長くすることに代えて、ＤＣ−ＤＣコンバータ部３０の動作を開始する時のみに、そのデッドタイムを長くするようにしても良い。
【００６２】
このような本発明の第１実施例の動作を図７、図８のタイミングチャートも参照しつつ説明する。
【００６３】
図７では、モード指令信号ＭＯＤ、ＬＤＯレギュレータ２０（ＬＤＯで表示している）、ＤＣ−ＤＣコンバータ部３０（ＤＣ−ＤＣで表示している）、切替回路４０の第１、第２イネーブル信号ＣＴＲ１、ＣＴＲ２、及び遅延信号Ｓｄの関係を示している。
【００６４】
図７で、時点ｔ１以前では、コントローラ６０からのモード指令信号ＭＯＤはＬレベルであり、第１イネーブル信号ＣＴＲ１がＬレベルでありＬＤＯレギュレータ２０が動作状態にあり、第２イネーブル信号ＣＴＲ２がＨレベルでありＤＣ−ＤＣコンバータ部３０は停止状態にある。
【００６５】
時点ｔ１でモード指令信号ＭＯＤがＬレベルからＨレベルになると、第２イネーブル信号ＣＴＲ２は直ちにＬレベルになり、ＤＣ−ＤＣコンバータ部３０は動作状態になる。
【００６６】
ＤＣ−ＤＣコンバータ部３０が動作状態になることにより、クロックＣＫが発生される。時点ｔ１からのクロックＣＫを第１カウンタ４３で所定数カウントすることにより、第１イネーブル信号ＣＴＲ１は時点ｔ１から第１所定時間Ｔ１だけ経過した時点ｔ２になってＨレベルになる。第１イネーブル信号ＣＴＲ１がＨレベルになると、ＬＤＯレギュレータ２０は停止する。
【００６７】
したがって、ＬＤＯレギュレータ２０の動作状態からＤＣ−ＤＣコンバータ部３０の動作状態に移るに際して、時点ｔ１から時点ｔ２までの第１所定時間Ｔ１は、ＬＤＯレギュレータ２０及びＤＣ−ＤＣコンバータ部３０がともに動作状態にあるオーバーラップ期間となる。これにより、ＬＤＯレギュレータ２０からＤＣ−ＤＣコンバータ部３０への動作状態の切り替えをスムーズに行うことができる。
【００６８】
時点ｔ２から時点ｔ３では、コントローラ６０からのモード指令信号ＭＯＤはＨレベルであり、第２イネーブル信号ＣＴＲ２がＬレベルでありＤＣ−ＤＣコンバータ部３０が動作状態にある。また、第１イネーブル信号ＣＴＲ１がＨレベルでありＬＤＯレギュレータ２０は停止状態にある。
【００６９】
時点ｔ３でモード指令信号ＭＯＤがＨレベルからＬレベルになると、第１イネーブル信号ＣＴＲ１は直ちにＬレベルになり、ＬＤＯレギュレータ２０は動作状態になる。
【００７０】
時点ｔ３を過ぎてもＤＣ−ＤＣコンバータ部３０は動作状態にあるから依然としてクロックＣＫが発生されている。モード指令信号ＭＯＤがＬレベルになった時点ｔ３からのクロックＣＫを第２カウンタ４４で所定数カウントすることにより、第２イネーブル信号ＣＴＲ２は時点ｔ３から第２所定時間Ｔ２だけ経過した時点ｔ４になってＨレベルになる。第２イネーブル信号ＣＴＲ２がＨレベルになると、ＤＣ−ＤＣコンバータ部３０は停止する。
【００７１】
したがって、ＤＣ−ＤＣコンバータ部３０の動作状態からＬＤＯレギュレータ２０の動作状態に移るに際しても、時点ｔ３から時点ｔ４までの第２所定時間Ｔ２は、ＬＤＯレギュレータ２０及びＤＣ−ＤＣコンバータ部３０がともに動作状態にあるオーバーラップ期間となる。これにより、ＤＣ−ＤＣコンバータ部３０からＬＤＯレギュレータ２０への動作状態の切り替えをスムーズに行うことができる。この第１、第２所定時間Ｔ１、Ｔ２は、それぞれ任意の長さに設定することができ、また、同じ長さ（例えば、５００μｓ）でもよい。
【００７２】
ＬＤＯレギュレータ２０とＤＣ−ＤＣコンバータ部３０との切替時のオーバーラップ時間Ｔ１、Ｔ２は、ＤＣ−ＤＣコンバータ部３０から供給されるクロックＣＫを利用してカウントするから、簡易な構成で実現できる。
【００７３】
そして、ＤＣ−ＤＣコンバータ部３０は、自己の消費電流が大きいものの、入力電力に対する出力電力の変換効率が高いから、負荷電流が増加する重負荷時には有効である。また、その負荷が軽負荷時には、ＬＤＯレギュレータ２０を動作させる。ＬＤＯレギュレータ２０は、電力の変換効率は低いが自己の消費電流が小さいから、負荷電流の小さい軽負荷時には有効である。従って、重負荷時と軽負荷時に応じてＤＣ−ＤＣコンバータとシリーズレギュレータを切り替えて使用することによって、全体として電力の変換効率が良くなる。
【００７４】
この切替のためのモード指令信号ＭＯＤを、回路ブロック５１〜５ｎの制御を司るコントローラ６０から発生させるから、重負荷時と軽負荷時とを判別するための負荷電流検出回路等は不要となり、構成が簡単になる。また、単に負荷電流検出回路等が不要となるだけでなく、回路ブロック５１〜５ｎの予定されている動作に基づいてコントローラ６０からモード指令信号ＭＯＤを発生させる。したがって、負荷変動を予測して、ＬＤＯレギュレータ２０とＤＣ−ＤＣコンバータ部３０の切替を適切に行うことができる。
【００７５】
図８は、プリドライバ３６でのスイッチング制御信号Ｐ１、Ｐ２のパルス幅調整を説明するためのタイミングチャートであり、図５のパルス幅調整回路を例にして、図７をも参照してその動作を説明する。
【００７６】
図７で、モード指令信号ＭＯＤがＬレベルからＨレベルになると、第３カウンタ６１はクロックＣＫのカウントを開始し、第３所定時間Ｔ３に相当するクロック数をカウントするまで遅延信号Ｓｄを発生する。スイッチＳＷ１が遅延信号Ｓｄによってオンされるから、第３所定時間Ｔ３の間は遅延用キャパシタＣｄがインバータＩＮＶ１の出力端とグランド間に接続される。
【００７７】
遅延用キャパシタＣｄが接続されているときには、インバータＩＮＶ１の立ち上がり及び立ち下がりは遅延用キャパシタＣｄの静電容量に応じて時間遅れする。したがって、インバータＩＮＶ１のＰＭＯＳトランジスタの駆動能力がＮＭＯＳトランジスタの駆動能力よりも小さくしているから、インバータＩＮＶ２から出力されるＬレベルのパルス幅は狭くなる。これにより、インバータＩＮＶ２から出力されるパルス幅は、インバータＩＮＶ１に入力されるパルス幅よりも狭いものになる。インバータＩＮＶ２から出力されるパルスに応じてスイッチング制御信号Ｐ１、Ｐ２が形成されるから、ＭＯＳトランジスタ３１、３２のオン時間が短くなり、デッドタイムが長くなる。
【００７８】
図８は、ＤＣ−ＤＣコンバータ部３０が停止状態から動作状態に移るときのスイッチング制御信号Ｐ１とスイッチング制御信号Ｐ２の波形を示している。ＤＣ−ＤＣコンバータ部３０の停止状態では、スイッチング制御信号Ｐ１はＨレベル、スイッチング制御信号Ｐ２はＬレベルにあり、ＭＯＳトランジスタ３１、３２はともにオフしている。
【００７９】
ＤＣ−ＤＣコンバータ部３０が停止状態から動作状態に移ると、ＰＷＭ比較器３５からは比較結果に基づいた幅のパルス幅変調信号Ｐｗｍがプリドライバ３６に供給される。しかし、プリドライバ３６では動作状態になってから第３所定時間Ｔ３の期間は、スイッチング制御信号Ｐ１がＬレベル、スイッチング制御信号Ｐ２がＨレベルになる時間、即ちＭＯＳトランジスタ３１、３２のオン時間は短くなる。これにより、第３所定時間Ｔ３の期間は、デッドタイムＴｄ１は長くなる。
【００８０】
第３所定時間Ｔ３が経過すると、遅延信号Ｓｄが出力されなくなり、スイッチＳＷ１がオフする。したがって、その後のデッドタイムＴｄ２は、通常の制御状態における時間長になる。
【００８１】
この第３所定時間Ｔ３は、オーバーラップ動作をする第１所定時間Ｔ１の開始と同時に開始することが望ましい。また、第３所定時間Ｔ３は第１所定時間Ｔ１以下の時間、即ちＴ３≦Ｔ１、とすることがよい。
【００８２】
また、図７で、モード指令信号ＭＯＤがＨレベルからＬレベルになった際にも、第３カウンタ６１はクロックＣＫのカウントを開始する。そして、第４所定時間Ｔ４の始点に相当するクロック数をカウントした時点から、第４所定時間Ｔ４だけ、遅延信号Ｓｄを発生する。スイッチＳＷ１が遅延信号Ｓｄによってオンされるから、第４所定時間Ｔ４の間は遅延用キャパシタＣｄがインバータＩＮＶ１の出力端とグランド間に接続される。この場合にも、第３所定時間Ｔ３におけると同様に動作して、デッドタイムが長くなる。
【００８３】
この第４所定時間Ｔ４は、オーバーラップ動作をする第２所定時間Ｔ２の終了と同時に終了することが望ましく、第４所定時間Ｔ４は第２所定時間Ｔ２以下の時間、即ちＴ４≦Ｔ２、とすることがよい。したがって、この場合には、第４所定時間Ｔ４の開始時点は、モード指令信号ＭＯＤがＨレベルからＬレベルになった時点かあるいはそれより少し遅れた時点になる。
【００８４】
このように、ＤＣ−ＤＣコンバータ部３０が、停止状態から動作状態へ及びその逆に変更されるときに、そのスイッチング制御信号Ｐ１、Ｐ２のパルス幅が狭くされ、これによりデッドタイムＴｄ１が長くなる。したがって、ＤＣ−ＤＣコンバータ部３０とＬＤＯレギュレータ２０の動作切り替え時に平滑用コイルＬｏと平滑用キャパシタＣｏによる自由振動やそれに伴うオーバーシュートの発生を抑制する。また、そのパルス幅の狭小化は、プリドライバ３６の縦列接続されたインバータＩＮＶ１、ＩＮＶ２・・・のいずれかに遅延用キャパシタＣｄを所定時間Ｔ３、Ｔ４だけ接続することによって行われるから、簡易な構成で実現できる。
【００８５】
図９〜図１３は、本発明の電源装置の第２実施例に係る構成を示す図及びタイミングチャートである。なお、図１〜図３は、第２実施例においても、ＤＣ−ＤＣコンバータ部３０及び切替回路４０が一部異なる他は、同様である。
【００８６】
図９の切替回路４０Ａにおいて、第１ロジック回路４１と第２ロジック回路４２は、図４におけると同様である。第３ロジック４５は、オーバーラップ期間中に、第１遅延信号Ｓｄ１及び第２遅延信号Ｓｄ２を順次発生する。このために、モード指令信号ＭＯＤや、第１、第２カウンタ４３Ａ、４４Ａからの所定のカウント出力が入力される。その他の点は、図４と同様である。
【００８７】
図１０は、プリドライバ３６でのスイッチング制御信号Ｐ１、Ｐ２のパルス幅を多段階に調整するための、遅延時間制御手段を設けた構成例を示す図である。
【００８８】
図１０では、インバータＩＮＶ１の出力点とそのＰＭＯＳトランジスタのドレイン間に抵抗Ｒ５〜Ｒ８を直列に設ける。その抵抗Ｒ５と並列にスイッチＳＷ３を接続し、抵抗Ｒ５、Ｒ６と並列にスイッチＳＷ４を接続し、また、抵抗Ｒ５〜Ｒ７と並列にスイッチＳＷ５を接続している。スイッチＳＷ３は第１遅延信号Ｓｄ１により制御され、スイッチＳＷ４は第２遅延信号Ｓｄ２により制御され、また、スイッチＳＷ５は第１イネーブル信号ＣＴＲ１により制御される。したがって、この第２実施例では、ＤＣ−ＤＣコンバータ部３０には、第２イネーブル信号の他に、第１イネーブル信号ＣＴＲ１も入力される。
【００８９】
この図１０の遅延時間制御手段では、ＤＣ−ＤＣコンバータ部３０が停止状態から動作状態へ変更される際に、抵抗Ｒ５〜Ｒ８とキャパシタＣｄとで決まる時定数を、スイッチＳＷ３〜ＳＷ５の順次オンに応じて、段階的に短くする。これにより、ＤＣ−ＤＣコンバータ部３０が停止状態から動作状態へ変更される際に、デッドタイムを、複数段階に亘って所定の長い時間から短い時間へ順次変更する。
【００９０】
また、ＤＣ−ＤＣコンバータ部３０が動作状態から停止状態へ変更される際に、抵抗Ｒ５〜Ｒ８とキャパシタＣｄとで決まる時定数を、スイッチＳＷ５〜ＳＷ３の順次オフに応じて、段階的に長くする。これにより、ＤＣ−ＤＣコンバータ部３０が動作状態から停止状態へ変更される際に、デッドタイムを、複数段階に亘って所定の短い時間から長い時間へ順次変更する。
【００９１】
なお、ＤＣ−ＤＣコンバータ部３０の動作開始時及び動作停止時の両方でデッドタイムを長くすることに代えて、ＤＣ−ＤＣコンバータ部３０の動作を開始する時のみに、そのデッドタイムを長くするようにしても良い。
【００９２】
このような本発明の第２実施例の動作を図１１〜図１３のタイミングチャートも参照しつつ説明する。
【００９３】
図１１では、モード指令信号ＭＯＤ、ＬＤＯレギュレータ２０（ＬＤＯで表示している）、ＤＣ−ＤＣコンバータ部３０（ＤＣ−ＤＣで表示している）、第１、第２イネーブル信号ＣＴＲ１、ＣＴＲ２、及び第１、第２遅延信号Ｓｄ１、Ｓｄ２の関係を示している。
【００９４】
図１１で、時点ｔ１以前では、コントローラ６０からのモード指令信号ＭＯＤはＬレベルであり、第１イネーブル信号ＣＴＲ１がＬレベルでありＬＤＯレギュレータ２０が動作状態にあり、第２イネーブル信号ＣＴＲ２がＨレベルでありＤＣ−ＤＣコンバータ部３０は停止状態にある。
【００９５】
時点ｔ１でモード指令信号ＭＯＤがＬレベルからＨレベルになると、第２イネーブル信号ＣＴＲ２は直ちにＬレベルになり、ＤＣ−ＤＣコンバータ部３０は動作状態になる。
【００９６】
ＤＣ−ＤＣコンバータ部３０が動作状態になることにより、クロックＣＫが発生される。時点ｔ１からのクロックＣＫを第１カウンタ４３Ａで所定数カウントすることにより、第１イネーブル信号ＣＴＲ１は時点ｔ１から第１所定時間Ｔ１だけ経過した時点ｔ４になってＨレベルになる。第１イネーブル信号ＣＴＲ１がＨレベルになると、ＬＤＯレギュレータ２０は停止する。
【００９７】
第１所定期間Ｔ１において、時点ｔ１から時点ｔ２までの期間Ｔ３−１ではスイッチＳＷ３〜ＳＷ５は全てオフしている。その後、時点ｔ２から時点ｔ３までの期間Ｔ３−２ではスイッチＳＷ３がオンし、時点ｔ３から時点ｔ４までの期間Ｔ３−３ではスイッチＳＷ４がオンし、時点ｔ４以後はスイッチＳＷ５がオンする。
【００９８】
これにより、時点ｔ１から時点ｔ４（即ち、第１所定期間Ｔ１）にかけて、期間Ｔ３−１〜期間Ｔ３−３毎に、デッドタイムは、複数段階に亘って所定の長い時間から短い時間へ順次変更される。
【００９９】
また、図１１で、時点ｔ５以前では、コントローラ６０からのモード指令信号ＭＯＤはＨレベルであり、第１イネーブル信号ＣＴＲ１がＨレベルでありＬＤＯレギュレータ２０が停止状態にあり、第２イネーブル信号ＣＴＲ２がＬレベルでありＤＣ−ＤＣコンバータ部３０は動作状態にある。
【０１００】
時点ｔ５でモード指令信号ＭＯＤがＨレベルからＬレベルになると、第１イネーブル信号ＣＴＲ１は直ちにＬレベルになり、ＬＤＯレギュレータ２０は動作状態になる。
【０１０１】
時点ｔ５以後も、ＤＣ−ＤＣコンバータ部３０は動作状態を継続しているから、クロックＣＫは発生されている。時点ｔ５からのクロックＣＫを第２カウンタ４４Ａで所定数カウントすることにより、第２イネーブル信号ＣＴＲ２は時点ｔ５から第２所定時間Ｔ２だけ経過した時点ｔ８になってＨレベルになる。第２イネーブル信号ＣＴＲ２がＨレベルになると、ＤＣ−ＤＣコンバータ部３０は停止する。
【０１０２】
時点ｔ５以前では、スイッチＳＷ３〜ＳＷ５は全てオンしている。第２所定期間Ｔ２において、時点ｔ５から時点ｔ６までの期間Ｔ４−３ではスイッチＳＷ５はオフし、スイッチＳＷ４、ＳＷ３はオンしている。その後、時点ｔ６から時点ｔ７までの期間Ｔ４−２ではスイッチＳＷ４がオフし、時点ｔ７から時点ｔ８までの期間Ｔ４−１ではスイッチＳＷ３がオフする。
【０１０３】
これにより、時点ｔ５から時点ｔ８（即ち、第２所定期間Ｔ２）にかけて、期間Ｔ４−３〜期間Ｔ４−１毎に、デッドタイムは、複数段階に亘って所定の短い時間から長い時間へ順次変更される。
【０１０４】
図１２は、本発明において、ＤＣ−ＤＣコンバータ部３０とＬＤＯレギュレータ２０とを、オーバーラップさせて切り替える際に、デッドタイムを２段階に切り替える場合のタイミングチャートを、出力電圧Ｖｏとともに示している。この図１２では、第１イネーブル信号ＣＴＲ１と第２遅延信号Ｓｄ２が同時に変化する例を示している。
【０１０５】
図１３は、図１２の２段階切替と対比するために示されている。この図１３では、ＤＣ−ＤＣコンバータ部３０とＬＤＯレギュレータ２０とを、オーバーラップさせて切り替える際に、デッドタイムを１段階で切り替える場合のタイミングチャートを、出力電圧Ｖｏとともに示している。この図１３では、第１イネーブル信号ＣＴＲ１と遅延信号Ｓｄが同時に変化する例を示しており、オーバーラップ時にはデッドタイムは長く、また、ＤＣ−ＤＣコンバータ部３０のみ動作時にはデッドタイムは短くなっている。
【０１０６】
図１２、図１３において、ＬＤＯ＆ＤＣ−ＤＣは、ＤＣ−ＤＣコンバータ部３０とＬＤＯレギュレータ２０とがオーバーラップ動作時を示しており、また、ＤＣ−ＤＣは、ＤＣ−ＤＣコンバータ部３０のみ動作中であることを示している。なお、図１２、図１３において、横軸は時間を表している。
【０１０７】
図１２の２段階切替では、Ａ１１やＡ１２で示すように切替に伴うオーバーシュートは、図１３の１段階切替のＡ２１で示されるオーバーシュートに比して小さくなる。また、図１２の２段階切替では、Ｂ１１〜Ｂ１３で示すように切替に伴うアンダーシュートは、図１３の１段階切替のＢ２１やＢ２２で示されるオーバーシュートに比して小さくなる。特に、アンダーシュートについてみると、Ｂ２２では図に例示されるように、１．８Ｖが１．７Ｖ以下に低下しているのに対して、Ｂ１２やＢ１３では図に例示されるように１．７５Ｖ程度である。
【０１０８】
このように、ＤＣ−ＤＣコンバータ部３０とＬＤＯレギュレータ２０の動作切り替え時に、デッドタイムが多段階に順次変更されることにより、自由振動やそれに伴うオーバーシュート、アンダーシュートの発生を、さらに抑制することができる。
【０１０９】
図１４〜図１６は、本発明の電源装置の第３実施例に係る構成を示す図及び周波数−利得・位相特性を示す図である。
【０１１０】
図１４において、図３の誤差増幅器３３をその帰還系を含めて示している。抵抗Ｒ９と抵抗Ｒ１０を直列に介して帰還電圧Ｖｆｂが誤差増幅器３３の反転入力端に入力される。また、抵抗Ｒ１１と帰還用キャパシタＣｆとが直列に誤差増幅器３３の出力端と反転入力端間に接続される。帰還キャパシタＣｆに並列に、スイッチＳＷ７と抵抗Ｒ１２の直列回路が接続される。また、抵抗Ｒ１０に並列にスイッチＳＷ６が接続される。
【０１１１】
これら、スイッチＳＷ６、ＳＷ７は、第１イネーブル信号ＣＴＲ１により制御される。第１イネーブル信号ＣＴＲ１がＨレベルのとき、即ちＤＣ−ＤＣコンバータ部３０のみが動作状態のときは、スイッチＳＷ６、ＳＷ７はオフしている。したがって、抵抗Ｒ９（例えば、７５ｋΩ）、Ｒ１０（例えば、２７５ｋΩ）、Ｒ１１（例えば、１００ｋΩ）、及び帰還用キャパシタＣｆ（例えば、２００ｐＦ）により、交流帰還回路（ＡＣフィードバックループ）が形成されている。ＤＣ−ＤＣコンバータ部３０の単独での動作時は、ＡＣフィードバックループによって、誤差増幅器３３は動作する。
【０１１２】
一方、第１イネーブル信号ＣＴＲ１がＬレベルのとき、即ちＤＣ−ＤＣコンバータ部３０がＬＤＯレギュレータ２０とオーバーラップしている動作状態のときは、スイッチＳＷ６、ＳＷ７はオンしている。したがって、抵抗Ｒ１０はショートされ、また、抵抗Ｒ１２（例えば、２ＭΩ）が帰還用キャパシタＣｆに並列に接続される。これにより、直流帰還回路（ＤＣフィードバックループ）が形成されている。オーバーラップ動作時には、ＤＣフィードバックループによって、誤差増幅器３３は動作する。
【０１１３】
誤差増幅器３３がＤＣフィードバックループによって動作する際には、高い周波数領域での利得（ゲイン）が、ＡＣフィードバックループの場合に比してより高くなる。この高い周波数領域での利得が高くなることにより、応答性が向上する。
【０１１４】
図１５は、誤差増幅器３３がＤＣフィードバックループで動作するときの、周波数−利得及び位相特性を示しており、また、図１６は、誤差増幅器３３がＡＣフィードバックループで動作するときの、周波数−利得及び位相特性を示している。
【０１１５】
これら図１５及び図１６の周波数−利得特性をみると、ＤＣフィードバックループで動作するときの利得が、ＡＣフィードバックループで動作するときの利得よりも、高周波数領域で高くなっていることが判る。
【０１１６】
このように、誤差増幅器３３の帰還回路をオーバーラップ期間に直流帰還回路に切り替えて、高い周波数領域での利得（ゲイン）を上げ、応答性をよくする。これにより、ＤＣ−ＤＣコンバータとシリーズレギュレータの動作状態の切り替え時に、出力電圧への影響が少なくなる。
【０１１７】
また、この第３実施例のオーバーラップ期間に直流帰還回路に切り替えることを、第１実施例や第２実施例と組み合わせることもできる。この場合には、ＬＤＯレギュレータ２０とＤＣ−ＤＣコンバータ部３０の切替による出力電圧Ｖｏへの影響を、さらに抑制することが期待できる。
【０１１８】
以上の説明では、所定時間の設定用に各ブロック３０、４０等にカウンタを設ける場合について説明したが、キャパシタ、抵抗によるＣＲ遅延回路を用いたり、また、コントローラ６０からの分周されたクロック信号を用いてもよい。また、シリーズレギュレータ及び降圧型のスイッチングＤＣ−ＤＣコンバータの場合について説明したが、同様な機能を有する他の電源回路でも構わない。
【図面の簡単な説明】
【０１１９】
【図１】本発明の第１実施例に係る電源装置及び携帯機器の構成を示す図
【図２】シリーズレギュレータ（ＬＤＯレギュレータ）の構成を示す図
【図３】スイッチングＤＣ−ＤＣコンバータの構成を示す図
【図４】切替回路の構成例を示す図４
【図５】パルス幅を調整するための構成例を示す図
【図６】パルス幅を調整するための他の構成例を示す図
【図７】シリーズレギュレータとＤＣ−ＤＣコンバータの切替を説明する図
【図８】パルス幅調整時のスイッチング制御信号を説明する図
【図９】本発明の第２実施例に係る、切替回路の構成を示す図
【図１０】本発明の第２実施例に係る、遅延時間制御手段の構成例を示す図
【図１１】本発明の第２実施例に係る、タイミングチャート
【図１２】本発明の第２実施例に係る、多段階切替時の動作を説明する図
【図１３】図１２と対比する、１段階切替時の動作を説明する図
【図１４】本発明の第３実施例に係る、誤差増幅回路の構成を示す図
【図１５】本発明の第３実施例に係る、直流帰還時の周波数−利得特性を示す図
【図１６】本発明の第３実施例に係る、交流帰還時の周波数−利得特性を示す図
【符号の説明】
【０１２０】
１０  電源用ＩＣ
Ｌｏ  平滑用コイル
Ｃｏ  平滑用キャパシタ
２０  シリーズレギュレータ（ＬＤＯレギュレータ）
２１  Ｐ型ＭＯＳトランジスタ
２２  誤差増幅器
３０  スイッチングＤＣ−ＤＣコンバータ部
３１  Ｐ型ＭＯＳトランジスタ
３２  Ｎ型ＭＯＳトランジスタ
３３  誤差増幅器
３４  発振器
３５  ＰＷＭ比較器
３６  プリドライバ
４０  切替回路
４１、４２、４５  第１〜第３ロジック回路
４３、４３Ａ、４４、４４Ａ  第１、第２カウンタ
５１〜５ｎ  回路ブロック
６０  コントローラ
６１、６２  第３、第４カウンタ
ＩＮＶ１、ＩＮＶ２  インバータ
Ｃｄ  遅延用キャパシタ
Ｃｆ  帰還用キャパシタ
ＳＷ１〜ＳＷ７  スイッチ
Ｖｃｃ  電源電圧
Ｖｏ  出力電圧
Ｖｏ１  レギュレータ出力電圧
Ｖｏ２  スイッチング出力電圧
ＭＯＤ  モード指令信号
ＣＴＲ１  第１イネーブル信号
ＣＴＲ２  第２イネーブル信号
ＣＫ  クロック
Ｖｆｂ  帰還電圧
Ｖｒｅｆ１、Ｖｒｅｆ２  第１、第２基準電圧
Ｐ１、Ｐ２  スイッチング制御信号
ＦＢ  誤差信号
ＣＴ  三角波信号
Ｐｗｍ  パルス幅変調信号
Ｓｄ、Ｓｄ１、Ｓｄ２  遅延信号
【図１】
2005198484.tif 000003
【図２】
2005198484.tif 000004
【図３】
2005198484.tif 000005
【図４】
2005198484.tif 000006
【図５】
2005198484.tif 000007
【図６】
2005198484.tif 000008
【図７】
2005198484.tif 000009
【図８】
2005198484.tif 000010
【図９】
2005198484.tif 000011
【図１０】
2005198484.tif 000012
【図１１】
2005198484.tif 000013
【図１２】
2005198484.tif 000014
【図１３】
2005198484.tif 000015
【図１４】
2005198484.tif 000016
【図１５】
2005198484.tif 000017
【図１６】
2005198484.tif 000018