(57)【要約】【課題】フィルタ部品の占有面積が大きく、素子数が多いため小型で高性能のバラン内蔵型フィルタ回路の実現が困難である。【解決手段】特定帯域（２．４ＧＨｚ帯）で信号を通過させ隣接帯域（１．９ＧＨｚ以下）で減衰させる特性のバンドパスフィルタと平衡非平衡変換回路の２つの機能を併せ持つ。減衰回路部２のＬ１とＣ１からなる共振回路は１．９ＧＨｚの減衰極を形成するが、信号通過帯域２．４ＧＨｚではＬ１とＣ２が共振するため、そのバンドパスフィルタを実現するためのキャパシタンスがほぼＣ１で代替できる。その結果、ノードＮＤにキャパシタ素子を設ける必要がなく、またＬ１の値を小さくできる。【選択図】図１
2005203980.tif 000002
【特許請求の範囲】
【請求項１】
互いに電磁結合した第１および第２の結合線路を有し、当該第１の結合線路側から入出力される非平衡信号と、第２の結合線路側から入出力される平衡信号とを相互に変換する平衡非平衡変換の機能と、通過帯域の隣接周波数帯域を減衰させる特性を有する帯域通過フィルタの機能とを併せ持つフィルタ回路であって、
第１の結合線路に接続され、前記通過帯域の隣接周波数帯域の信号成分を減衰させる減衰回路部を有し、
第１の結合線路のインダクタンスと並列共振回路を構成し、帯域通過フィルタの機能を実現するためのキャパシタンスが、前記通過帯域の周波数における減衰回路部のインピーダンスで実現されている
フィルタ回路。
【請求項２】
前記減衰回路部が、
前記非平衡信号の入出力端子と共通電位線との間に直列接続されたインダクタとキャパシタから構成され、前記通過帯域の隣接周波数域に減衰極を有する直列共振回路と、
非平衡信号の入出力端子と前記第１の結合線路の一方側端との間に直列接続され、減衰極の前記通過帯域と反対側の信号成分を減衰させる遮断用のキャパシタとを有し、
当該遮断用のキャパシタと前記直列共振回路のインダクタとが、通過帯域で共振する直列共振回路を構成する
請求項１に記載のフィルタ回路。
【請求項３】
前記２本の結合線路の結合部の長さが、前記通過帯域の中心周波数波長の１／４より短く設定され、当該長さの差分に応じて、前記帯域通過フィルタの機能を実現するためのキャパシタンスの大きさが設定されている
請求項１に記載のフィルタ回路。
【請求項４】
少なくとも一方の主面が絶縁体からなる基板の当該主面に形成され、層間の誘電体層を介して積層された２層の導電層から前記減衰回路部の少なくともインダクタが構成されている
請求項１に記載のフィルタ回路。
【請求項５】
前記第１および第２の結合線路が同一の導電層から形成されている
請求項４に記載のフィルタ回路。
【請求項６】
前記第１および第２の結合線路が異なる導電層から形成されている
請求項４に記載のフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに電磁結合した第１および第２の結合線路を有し、いわゆるバラン（Bulun：平衡非平衡変換回路）の機能と帯域通過フィルタの機能とを併せ持つフィルタ回路（以下、バランスフィルタという）に関するものである。
【背景技術】
【０００２】
結合線路を用いたバランスフィルタとしては従来様々なタイプがあるが、何れも、通過帯域の隣接周波数帯域の信号レベルを減衰させる減衰回路を備えている。
たとえば２．４ＧＨｚ帯の信号を通過させ、隣接する１．９ＧＨｚ帯の他の通信方式の電波の周波数域を減衰させる特性を有し、バランの機能を備えるフィルタとして、誘電体基板を積層させた構造のフィルタが知られている（たとえば、特許文献１参照）。
【０００３】
この特許文献１に記載された技術では、帯域通過フィルタ部として１／４波長の結合線路により共振器を形成し、さらに、バラン部にも３本の縦結合線路（ストリップライン）を用いているため必要な占有面積が広い。また、面積の小型化を図るために合計１０枚程度の誘電体基板を積層させた構造を有する。
したがって、高周波回路素子数が多い上、高さ方向のサイズが大きく、その結果、部品コストも高いという欠点を有している。
【特許文献１】特開２００３−０８７００８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
解決しようとする課題は、１／４波長の結合線路の共振器により形成されたフィルタ部の占有面積が大きく、また、高周波回路素子数が多いため、出来るだけ導電層を積層させないで高さ方向のサイズを抑制し、かつ面積が小さいバラン内蔵型の帯域通過フィルタ回路の実現が困難なことである。
【課題を解決するための手段】
【０００５】
本発明に係るフィルタ回路は、互いに電磁結合した第１および第２の結合線路を有し、当該第１の結合線路側から入出力される非平衡信号と、第２の結合線路側から入出力される平衡信号とを相互に変換する平衡非平衡変換の機能と、通過帯域の隣接周波数帯域を減衰させる特性を有する帯域通過フィルタの機能とを併せ持つフィルタ回路であって、第１の結合線路に接続され、前記通過帯域の隣接周波数帯域の信号成分を減衰させる減衰回路部を有し、第１の結合線路のインダクタンスと並列共振回路を構成し、帯域通過フィルタの機能を実現するためのキャパシタンスが、前記通過帯域の周波数における減衰回路部のインピーダンスで実現されている。
【０００６】
本発明は、好適に、前記減衰回路部が、前記非平衡信号の入出力端子と共通電位線との間に直列接続されたインダクタとキャパシタから構成され、前記通過帯域の隣接周波数域に減衰極を有する直列共振回路と、非平衡信号の入出力端子と前記第１の結合線路の一方側端との間に直列接続され、減衰極の前記通過帯域と反対側の信号成分を減衰させる遮断用のキャパシタとを有し、当該遮断用のキャパシタと前記直列共振回路のインダクタとが、通過帯域で共振する直列共振回路を構成する。
本発明は、好適に、前記２本の結合線路の結合部の長さが、前記通過帯域の中心周波数波長の１／４より短く設定され、当該長さの差分に応じて、前記帯域通過フィルタの機能を実現するためのキャパシタンスの大きさが設定されている。
【０００７】
本発明は、好適に、少なくとも一方の主面が絶縁体からなる基板の当該主面に形成され、層間の誘電体層を介して積層された２層の導電層から前記減衰回路部の少なくともインダクタが構成されている。
本発明は、好適に、前記第１および第２の結合線路が同一の導電層から形成されている（エッジ結合または横結合）。あるいは、前記第１および第２の結合線路が異なる導電層から形成されている（ブロードサイド結合または縦結合）。
【０００８】
本発明に係るフィルタ回路は、入力が非平衡信号で出力が平衡信号であってもよいし、逆に、入力が平衡信号で出力が非平衡信号であってもよい。相互に平衡非平衡変換が可能である。
【０００９】
以下、入力が非平衡で出力が平衡の場合で本発明の作用を述べる。非平衡信号の入出力端子から平衡信号の入力端子までの信号伝達経路に、減衰回路部、帯域通過フィルタ、平衡非平衡変換部（第１および第２の結合線路）が接続されている。これらは、基板表面の絶縁体の上に層間の誘電体層を介して形成された２層の導電層から形成されている。信号の伝送経路と基準電位線との間に、通過帯域の隣接周波数域に減衰極を有するＬＣ直列共振回路が接続され、伝送経路に直列に遮断用のキャパシタが接続されている。遮断用のキャパシタに、帯域通過フィルタを構成するＬＣ並列共振回路が接続されている。このＬＣ並列共振回路のインダクタンスは第１の結合線路のインダクタンス成分が該当する。第１の結合線路は第２の結合線路と縦または横結合によって結合しており、第２の結合線路が非平衡信号の入出力端子に接続されている。
【００１０】
非平衡端子から入力された信号は、減衰回路部、帯域通過フィルタ、平衡非平衡変換部を通って平衡信号に変換され、平衡信号の入出力端子から出力される。このとき、帯域通過フィルタを構成するＬＣ並列共振回路の通過帯域の周波数では、当該ＬＣ並列共振回路のインピーダンスが低くなるようにその定数が設定されている。また、この通過帯域の周波数では、通過帯域の隣接周波数域に減衰極を有するＬＣ直列共振回路のインダクタンスと遮断用のキャパシタンスとからなる他のＬＣ直列共振回路が共振条件を満たし、そのインピーダンスが低くなるように、それらの定数が設定されている。したがって、通過帯域の隣接周波数域に減衰極を有するＬＣ直列共振回路のキャパシタンスと第１の結合線路が等価的に高周波短絡される。したがって、このときの減衰回路部のインピーダンスが容量性となって、帯域通過フィルタ（ＬＣ並列共振回路）のキャパシタンス成分として機能する。つまり本発明では、減衰回路部が帯域通過フィルタのキャパシタの機能を兼ね備え、帯域通過フィルタに専用のキャパシタが省略されている。
一方、通過帯域の隣接周波数域では帯域通過フィルタによる信号の減衰量が大きいうえ、さらに十分な減衰を行うために、減衰極を有するＬＣ直列共振回路が発振してそのインピーダンスが低くなるため信号成分の大半が接地電位に落とされる。すなわち、この減衰極を有するＬＣ直列共振回路が特定周波数のトラップ回路として機能する。また減衰極よりも、さらに通過帯域と離れた周波数領域は遮断用のキャパシタが機能して、この周波数領域の信号を遮断して結合線路への入力を阻止する。
【発明の効果】
【００１１】
本発明のフィルタ回路は、第１および第２の結合線路に帯域通過フィルタと平衡非平衡変換の機能を併せ持つため、それぞれ独立に結合線路を有する場合より、占有面積を小さくできる。しかも、帯域通過フィルタを構成するキャパシタンスが、通過帯域で容量性となる減衰回路部によって実現でき、当該キャパシタンスを実現する素子を独立して設ける必要がなく、その分、さらに占有面積が削減されている。また、これにともなって、通過帯域の隣接周波数域で減衰極を有するＬＣ直列共振回路のインダクタンスもより小さくなり、その分、さらに占有面積が縮小できる。
このような小面積の構成を有することから、たとえば半導体基板などの基板上で層間が絶縁された２層の導電層からフィルタ回路が実現できる。
以上のより、面積的にも高さ方向のサイズ的にも小さく、実用上十分な特性を有するバラン内蔵型の帯域通過フィルタが本発明によって提供可能となる。
【発明を実施するための最良の形態】
【００１２】
図１（Ａ）および図２（Ａ）に本発明の実施の形態にかかるフィルタ回路の回路図、図１（Ｂ）および図２（Ｂ）にその断面の構成を示す。
フィルタ回路（バランスフィルタ）１は、減衰回路部２、結合線路３およびインピーダンス整合部４を有する。このうち結合線路３は同一の導電層から形成される、いわゆるエッジ結合または横結合と称されタイプと、異なる導電層で誘電体層を挟んで電磁結合する、いわゆるブロードサイド結合または縦結合と称されるタイプとの２つの実施態様がある。図１（Ａ）と図１（Ｂ）に横結合タイプを示し、図２（Ａ）と図２（Ｂ）に縦結合タイプを示す。両タイプは、この結合線路３の構造が異なるのみで他の構成は共通する。
【００１３】
減衰回路部２は、いわゆるトラップ回路と称され、特定周波数、たとえば１．９ＧＨｚ付近に減衰極を有するＬＣ直列共振回路２１と、低域遮断用キャパシタ２２（キャパシタンス：Ｃ２）とを有する。トラップ回路２１は、非平衡信号の入出力端子Ｔｕと基準電位（接地電位）との間に接続されたインダクタ（インダクタンス：Ｌ１）２３とキャパシタ（キャパシタンス：Ｃ１）２４とから構成されている。低域遮断用キャパシタ２２は信号線路に直列接続され、たとえば１．５ＧＨｚ以下の低域の信号レベルを抑圧または遮断する。
結合線路３は、第１の結合線路ＣＬ１と第２の結合線路ＣＬ２とを有する。第１の結合線路ＣＬ１は低域遮断用キャパシタ２２と接地電位との間に接続され、第２の結合線路ＣＬ２は２つの平衡信号の入出力端子Ｔｂ１とＴｂ２の間に接続されている。
インピーダンス整合部４は抵抗なども含むが、図１では、２つの平衡信号の入出力端子Ｔｂ１とＴｂ２の間に接続されているキャパシタ（キャパシタンス：Ｃ３）４１のみを示す。
【００１４】
このような構成のバランスフィルタ１は、図１（Ｂ）および図２（Ｂ）に示すように、たとえば半絶縁性半導体基板、その他導電率が低い基板１０上に絶縁性の層１１を形成し、絶縁性の層１１の上に層間の誘電体層１２を介して形成された２層の導電層から形成されている。図１（Ｂ）および図２（Ｂ）では、インダクタ２３と結合線路３の形成部分のみを示すが、他の構成はすべて一方の導電層、たとえば上層の導電層から形成されている。インダクタ２３はスパイラル型として占有面積を出来るだけ小さくしている関係で１層では形成できず、たとえばスパイラルコイルの中央側端部からビアホール、下層の接続層および他のビアホールを介して、上層の導電層で形成されたキャパシタ２４（Ｃ１）または２２（Ｃ２）に接続させる必要がある。なお、このとき下層の接続層をさらに下層の導電層から形成して交差部分の寄生容量を減らすこともできる。
【００１５】
図１（Ｂ）に示す横結合タイプでは、たとえば第１の結合線路ＣＬ１および第２の結合線路ＣＬ２が上層の導電層から形成され、所定間隔をおいて横並びに形成されている。これに対し、図２（Ｂ）に示す縦結合タイプでは、第１の結合線路ＣＬ１が上層の導電層から形成され、第２の結合線路ＣＬ２が下層の導電層から形成されている。何れのタイプにおいても結合線路幅は設計に依存し任意であり、両者で同じでも異なっていてもよい。また、結合が強すぎる場合は、結合線路幅方向に互いにずらして形成してもよい。
【００１６】
なお、断面構造のほかに平面パターンでも変更が可能である。たとえば、第２の結合線路ＣＬ２は、その長さ中央で分離し、その両端を自由開放端とすることもできる。
【００１７】
つぎに、結合線路長について述べる。図３は、結合線路長の説明図である。
平衡非平衡変換のための結合線路は、通常、取り扱う高周波信号の中心周波数の１／４波長（λ／４）の線路長に設計される。ところが、図示のように、非平衡信号が入力される第１の結合線路ＣＬ１の反接地側端を波長短縮用のキャパシタ１００（キャパシタンス：Ｃ４）によって接地電位に落とすことによって、このキャパシタの大きさＣ４に応じて各結合線路ＣＬ１、ＣＬ２の長さが短縮可能となる。
より詳細に述べると、結合線路を短くすればするほど中心周波数からずれた周波数帯域から先に信号損失の増大（変換効率の低下）が生じる。しかし、キャパシタンスＣ４と第１の結合線路ＣＬ１のインダクタンス成分との並列共振回路によって帯域通過フィルタ特性をもたせることができるので、中心周波数付近の通過帯域さえロスが少なければ、他の周波数領域で大きなロスが生じても実用上問題がない。このようにキャパシタ１００（Ｃ４）の付加によって、波長を見かけ上短縮しても必要な周波数領域で特性を実用レベルで維持できることから、占有面積を小さくした結合線路の実現が可能となる。
【００１８】
本実施の形態では、波長短縮用のキャパシタ１００を回路構成としては省略する点に大きな特徴を有する。波長短縮用のキャパシタ１００は、フィルタの帯域、結合線路の変換効率、結合線路部の占有面積などを総合的に考慮して、その定数Ｃ４が最適化される。一方で、前述したトラップ回路２１や低域遮断用キャパシタ２２の各定数も、それらの要求される特性に応じて設計する必要がある。通常の設計手法では、これら回路部ごとに特性を追い込んでから、回路部を統合したときの特性を見積もり、その後、最終的な目標特性がえられるように適宜、微調整を施す。
【００１９】
たとえばトラップ回路２１では、減衰極で信号成分をトラップする周波数ｆは次式（１）で与えられ、トラップ回路用のインダクタ２３およびキャパシタ２４の各定数Ｌ１とＣ１は、トラップする周波数ｆに対して様々な組合せが考えられる。
【００２０】
［式１］
ｆ＝１/２π√ＬＣ  …（１）
【００２１】
しかし、上記のように各部分を個別に設計する場合は、トラップする周波数以外の帯域で他の部分への影響を少なくする機能（阻止機能）を持たせるように、トラップ回路２１のインダクタンスＬ１を出来るだけ大きくする。しかし、一般的にフィルタ用の高いＱ値のインダクタは占有面積が大きく、インダクタンスＬ１を大きくする事は回路の小型化の障害になる。また、前述した結合線路部の波長短縮用のキャパシタンスＣ４が余り大きいと、結合線路長を短くした効果を著しく阻害し、回路の小型化の障害となる。
【００２２】
本実施の形態では、バラン内蔵型のバランスフィルタの各部分を個別に設計するのではなく、トラップ回路２１、低域遮断用キャパシタ２２（Ｃ２）および結合線路ＣＬ１、ＣＬ２の各回路定数を総合的に最適化する。その結果として、波長短縮用のキャパシタ１００（Ｃ４）を追加せずにインダクタ２３（Ｌ１）および結合線路ＣＬ１、ＣＬ２を小型にし、バランスフィルタ全体の占有面積を縮小する。
【００２３】
これを実現するためには、まず、波長短縮用のキャパシタ１００（Ｃ４）の機能を、図１（Ａ）、図２（Ａ）に示す減衰回路部２で代替させる。つまり、図３でキャパシタ１００が接続されていた第１の結合線路ＣＬ１に非平衡信号が入力されるノードＮＤから見ると、接地線との間に２つのキャパシタ２２（Ｃ２）と２４（Ｃ１）が接続され、さらに、その間にインダクタ２３（Ｌ１）が接続されている。このうちインダクタ２３（Ｌ１）とキャパシタ２２（Ｃ２）が、この経路のＬＣ直列共振回路を構成することから、その共振周波数を前述した第１の結合線路ＣＬ１が備える帯域通過フィルタの帯域（たとえば、２．４ＧＨｚ帯）に適合させるように、インダクタ２３とキャパシタ２２の各定数Ｌ１とＣ２を設定する。その結果、帯域通過フィルタの帯域では、インダクタ２３とキャパシタ２２からなるＬＣ直列共振回路のインピーダンスが低くなるため、見かけ上、ノードＮＤとトラップ回路のキャパシタ２４が高周波短絡に近い状態となる。したがって、この高周波短絡用のＬＣ直列共振回路のロスを加味してキャパシタ２４の定数Ｃ１を最適化すれば、これが波長短絡用（あるいは通過帯域フィルタ用）のキャパシタ１００（Ｃ４）の代わりに機能する。
【００２４】
このときキャパシタ２２は低域遮断の役目を果たす必要があるが、
一般に、低域遮断用キャパシタはトラップ回路のように特定の周波数に作用するものではないために定数設定の自由度が高い。また、トラップ回路のインダクタ２３（Ｌ１）はノードＮＤとキャパシタ２４を高周波短絡に近い状態にする直列共振回路で定数が決まり、そのインダクタンスＬ１は小さい向きに変化する。このときインダクタンスＬ１のＱ値を同等とするために、定数設定の自由度が高い低域遮断用キャパシタ２２を調整することによって、総合的に隣接周波数域の減衰特性が得られるように最適化できる。結果として、インダクタ２３（Ｌ１）を小型化でき、かつ、キャパシタ１００（Ｃ４）を回路構成要素として省略できる。
【００２５】
図４にキャパシタ１００（Ｃ４）を付加した回路設計例と、省略した回路設計例を示す。図４（Ａ）に示す定数の回路をベースにして上述した調整方法によりキャパシタ１００（Ｃ４）を省略した回路の定数の具体的数値例を図４（Ｂ）に示している。
信号通過帯域でキャパシタンスＣ４＝２ｐＦの代替となるキャパシタンスＣ１が２．５ｐＦとほぼ同じレベルの値を有する。また、このとき高周波短絡を実現するインダクタンスＬ１とキャパシタンスＣ１の値が、それぞれ９ｎＨから２．５ｎＨ、１ｐＦから２．５ｐＦに変化している。その結果、キャパシタ１００（Ｃ４）が不要となり、占有面積が大きなインダクタ２３（Ｌ１）の面積を大幅に削減できる。なお、他のキャパシタは２．５倍から３．５倍ほど値が増えているが、キャパシタはインダクタに比べて面積が小さいことから、それにより全体の面積増大は僅かである。
【００２６】
図５（Ａ）に図４（Ａ）に示す回路の周波数特性、図５（Ｂ）に図４（Ｂ）に示す回路の周波数特性（シミュレーション結果）をそれぞれ示す。
これらのグラフから、２．４ＧＨｚ帯の信号通過帯域のロス、１．９ＧＨｚ付近の隣接周波数帯域の極減衰幅、１．５ＧＨｚ以下の低域減衰幅など、両者の特性がほぼ同一という結果が得られている。
【００２７】
本発明の実施の形態によれば、以下の効果を奏する。
第１に、トラップ回路用のインダクタ２３（Ｌ１）が小型化できることにより、バランスフィルタの面積を大幅に縮小できる。たとえば、上記例では、トラップ回路のインダクタンスＬ１が従来方法の１/３以下になっている。インダクタンスにおいては、Ｑ値が同等な場合はインダクタンスの値はほぼ面積に比例しており、この例においてはトラップ回路のインダクタ２３（Ｌ１）の面積を１/３以下することができる。
【００２８】
第２に、波長短縮用キャパシタ１００（Ｃ４）が不要になり、その分、バランスフィルタの占有面積を縮小できる。なお、上記例のように他のキャパシタの値が増えることもありうる。ところが、キャパシタ２２（Ｃ２）や２４（Ｃ１）はインダクタ２３を結合線路ＣＬ１、ＣＬ２と離す必要から、それらの配置スペースは元々十分に取れており、これらキャパシタンス値Ｃ１、Ｃ２が多少増えても全体の面積増大要因とならない。それに対し、結合線路ＣＬ１近傍に配置させる波長短縮用のキャパシタ１００（Ｃ４）の周囲には素子が密集しており、このキャパシタ１００（Ｃ４）が省略できると、その分だけ全体の面積も削減できる。
【００２９】
第３に、トラップ回路用のインダクタ２３（Ｌ１）の小型化および波長短縮用キャパシタ１００（Ｃ４）が不要になることにより、その分だけ、より高いＱ値のインダクタ２３（Ｌ１）を利用でき、結果としてフィルタ性能の向上が可能である。
第４に、トラップ回路用のインダクタ２３（Ｌ１）の小型化および波長短縮用キャパシタ１００（Ｃ４）が不要になることにより、その分だけ、結合線路ＣＬ１、ＣＬ２をより大きくすることができ、結果としてフィルタ性能の向上が可能である。
第５に、回路素子数が減少することにより、素子配置の自由度が向上する。
【図面の簡単な説明】
【００３０】
【図１】（Ａ）は本発明の実施の形態にかかるバランスフィルタの回路図、（Ｂ）は横結合タイプの結合線路とインダクタの断面図である。
【図２】（Ａ）は本発明の実施の形態にかかるバランスフィルタの回路図、（Ｂ）は縦結合タイプの結合線路とインダクタの断面図である。
【図３】結合線路長の説明図である。
【図４】（Ａ）は波長短縮用のキャパシタを付加した回路設計例を示す図、（Ｂ）は当該キャパシタを省略した回路設計例を示す図である。
【図５】（Ａ）は図４（Ａ）に示す回路の周波数特性（シミュレーション結果）を示すグラフ、（Ｂ）は図４（Ｂ）に示す回路の周波数特性（シミュレーション結果）を示すグラフである。
【符号の説明】
【００３１】
１…バランスフィルタ、２…減衰回路部、３…結合線路部、４…インピーダンス調整部、１０…基板、１１…絶縁性の層、１２…層間絶縁層、２１…トラップ回路、２２…低域遮断用キャパシタ、２３…インダクタ、２４，４１…キャパシタ、１００…波長短縮用キャパシタ
【図１】
2005203980.tif 000003
【図２】
2005203980.tif 000004
【図３】
2005203980.tif 000005
【図４】
2005203980.tif 000006
【図５】
2005203980.tif 000007