(57)【要約】【課題】可変容量として用いるバラクタダイオードの周囲温度に対する静電容量値変動を小さなものとし、必要とする電源電圧をより低電圧とした半導体装置を提供する。【解決手段】可変容量素子としてのバラクタダイオード４３と、ショットキダイオード４４とを備えるようにし、バラクタダイオード４３のカソード電極にショットキダイオード４４のカソード電極を導通するよう接続してカソードコモン接続にすると共に、ショットキダイオード４４に順バイアス電圧が加えられるようにして、バラクタダイオード４３の静電容量値の変動をショットキダイオード４４により抑制する。【選択図】  図２
2005032923.tif 000002
【特許請求の範囲】
【請求項１】
可変容量素子としてのバラクタダイオードと、ショットキダイオードとを備え、前記バラクタダイオードの一方の電極に、この一方の電極と同極性の前記ショットキダイオードの一方の電極を導通するよう接続すると共に、前記ショットキダイオードにバイアス電圧が加えられるようにしたことを特徴とする半導体装置。
【請求項２】
同一半導体基板に、隣接してバラクタダイオードとショットキダイオードとを、それぞれの同極性の一方の電極が該半導体基板の同一層によって形成されるよう設けると共に、前記各ダイオードの他方の電極を前記半導体基板上に離間して形成したことを特徴とする半導体装置。
【請求項３】
同一半導体基板に、隣接してバラクタダイオードとショットキダイオードとが、それぞれの同極性の電極が該半導体基板の同一層によって形成されるように設けると共に、前記各ダイオードの他方の電極が前記半導体基板上に離間して形成された半導体チップを、パッケージ内に封止してなることを特徴とする半導体装置。
【請求項４】
前記バラクタダイオードとショットキダイオードの前記一方の電極が、カソードであることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】
前記バラクタダイオードとショットキダイオードの前記一方の電極が、アノードであることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項６】
前記半導体基板に形成した前記バラクタダイオードは、アノード電極部が該半導体基板の１×１０１９／ｃｍ３以上の不純物濃度の層上に形成されたものであって、前記ショットキダイオードの電極部を形成する際に、同時に該半導体基板上にバリアメタル層、電極層を順次成層することにより形成したものであることを特徴とする請求項２または請求項３記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＶＨＦ、ＵＨＦ等の高周波回路に用いられる温度保証が施されたバラクタダイオードを備えてなる半導体装置に関する。
【０００２】
【従来の技術】
周知の通り、バラクタダイオード（可変容量ダイオード）は、ＶＨＦ、ＵＨＦ等の高周波の発振回路、同調回路、周波数変換回路などに用いられる。そして、これら回路等で用いた際、バラクタダイオードにおいては、温度変化によってその空乏層幅が変動し、静電容量値の変動が生じる。このため、バラクタダイオードの温度保証をするために、可変容量としてのバラクタダイオードに対し、他のバラクタダイオードを温度保証用として逆方向に接続、例えば可変容量として用いたバラクタダイオードのカソードに、温度保証用のバラクタダイオードのカソードを接続してカソードコモンの状態にすることが行われている。
【０００３】
すなわち、図１０に接続図を示すように、可変容量として用いた第１のバラクタダイオード１のカソードに、温度保証用の第２のバラクタダイオード２のカソードを接続し、これを所定の回路、例えば図示しない電圧制御発振器（ＶＣＯ）の可変容量回路部分に用いることが行われる。なお、３はコントロール電圧端子、４はコントロール電圧端子３と第２のバラクタダイオード２のアノード間に挿入された第１のチョークコイル、５は接地部位と第１のバラクタダイオード１のアノード間に挿入された第２のチョークコイルであり、６は第１のバラクタダイオード１に並列に接続された抵抗、７はコモンカソード部分に導通するＨｉ端子、８は第１のバラクタダイオード１のアノード部分に導通するＬｏ端子である。
【０００４】
そして、このような接続においては、可変容量としてバラクタダイオードを単独で使用した場合のバイアス電圧に比較し、温度保証用の第２のバラクタダイオード２に対する順バイアス電圧分だけ、全体のバイアス電圧を高くする必要がある。例えば、バラクタダイオードを単独で使用した場合には、コントロール電圧端子に、周波数をコントロールするために０．５Ｖ〜３．０Ｖのコントロール電圧を加える必要があるのに対し、温度保証用の第２のバラクタダイオード２を用いることにより、さらに０．６Ｖの順方向の電圧を加える必要が有り、全体としては、コントロール電圧端子３に１．１Ｖ〜３．６Ｖのコントロール電圧を加える必要がある。
【０００５】
また、上記のように可変容量の第１のバラクタダイオード１に、温度保証用の第２のバラクタダイオード２をカソードコモンに接続することで、単独のバラクタダイオードにおける周囲温度に対する静電容量値変動が、図１１に示す特性図の特性線Ａのように大きく変動していたものが、図１２に示す特性図の周囲温度に対する静電容量値変動の特性線Ｂのように、周囲温度の広範囲の変動に対する静電容量値変動を、非常に小さなものとすることができる。
【０００６】
しかし、こうした構成のものでは、単一構成の第１のバラクタダイオード１と第２のバラクタダイオード２とを、それぞれ接続して用いることになるため、実装面積が大きなものとなってしまう。このため、実装面積が小さくて済むように２つのバラクタダイオードを同一の半導体基板上に形成し、１チップ化することが考えられる。
【０００７】
すなわち、図１３に断面図を示すように、９は半導体チップであり、半導体チップ９は、例えば縦横寸法が０．３４ｍｍ〜０．５ｍｍ程度、厚さ寸法が０．１ｍｍ程度をなすもので、シリコン半導体基板１０を構成するＮ＋層１１上のＮ層１２内の上部に、離間してＮ＋拡散層１３ａ，１３ｂが形成されており、さらに、Ｎ＋拡散層１３ａ，１３ｂの上部に、同じく離間してＮ＋拡散層１３ａ，１３ｂよりも大きいＰ＋拡散層１４ａ，１４ｂが形成されている。そして、Ｐ＋拡散層１４ａ，１４ｂの上面には、アルミニウム（ＡＩ）製のアノード電極部１５ａ，１５ｂがそれぞれ形成されている。これにより、同一のシリコン半導体基板１０に、第１のバラクタダイオード１６ａと第２のバラクタダイオード１６ｂが、Ｎ＋層１１を両者のカソードとしてカソードコモンに形成される。
【０００８】
一方、図１４は２つのバラクタダイオードを備える半導体チップを封止してなる半導体装置を示す図で、１７は半導体装置で、半導体チップ９はリードフレーム１８のチップ搭載部１９に、導電接着剤により接着されている。また、２０はリードフレーム１８のカソード端子で、チップ搭載部１９と導通するように形成されており、２１ａ，２１ｂはリードフレーム１８のアノード端子で、それぞれチップ搭載部１９と離間して形成されている。そして、半導体チップ９のアノード電極部１５ａ，１５ｂと、これに対応するアノード端子２１ａ，２１ｂとが、ボンディングワイヤ２２によって接続されている。なお、２３はパッケージで、例えば、その縦横寸法が１．６ｍｍ×１．２ｍｍ程度、厚さ寸法が０．５ｍｍ〜０．７ｍｍ程度をなし、カソード端子２０、アノード端子２１ａ，２１ｂの各先端部を側面部から延出させて、半導体チップ９を封止するよう樹脂封止材料によって形成されている。
【０００９】
そして、このように構成された半導体装置１７を、例えば図１０に示す接続図に各部をそれぞれ対応させて、電圧制御発振器の可変容量回路部分に用いた場合においても、その周囲温度に対する静電容量値変動の特性は、図１２に示す特性図の特性線Ｂと略同様のもので、周囲温度に対する静電容量値変動は、非常に小さなものとすることができるものの、例えば温度保証用とした第２のバラクタダイオード１６ｂの順方向電圧として、さらに０．６Ｖを加える必要が有り、電源電圧として最大３．６Ｖが必要となる。このため、より小型軽量化が求められる機器、特に携帯電話等の小型化、高機能化する機器においては、電源部を小型化できるように必要とする電源電圧をより低くすることが、強く求められている。
【００１０】
また同時に、半導体装置１７の形状をより小さなものとし、実装面積が少なくて済むようにすることが求められている。
【００１１】
【発明が解決しようとする課題】
上記のような状況に鑑みて本発明はなされたもので、その目的とするところは可変容量として用いるバラクタダイオードの周囲温度に対する静電容量値変動が非常に小さなものであると共に、要する電源電圧をより低電圧とした半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の半導体装置は、可変容量素子としてのバラクタダイオードと、ショットキダイオードとを備え、前記バラクタダイオードの一方の電極に、この一方の電極と同極性の前記ショットキダイオードの一方の電極を導通するよう接続すると共に、前記ショットキダイオードにバイアス電圧が加えられるようにしたことを特徴とするものである。
【００１３】
また、同一半導体基板に、隣接してバラクタダイオードとショットキダイオードとを、それぞれの同極性の一方の電極が該半導体基板の同一層によって形成されるよう設けると共に、前記各ダイオードの他方の電極を前記半導体基板上に離間して形成したことを特徴とするものである。
【００１４】
また、同一半導体基板に、隣接してバラクタダイオードとショットキダイオードとが、それぞれの同極性の電極が該半導体基板の同一層によって形成されるように設けると共に、前記各ダイオードの他方の電極が前記半導体基板上に離間して形成された半導体チップを、パッケージ内に封止してなることを特徴とするものである。
【００１５】
【発明の実施の形態】
以下本発明の実施の形態を、図面を参照して説明する。
【００１６】
先ず第１の実施形態を図１乃至図５により説明する。図１は半導体チップの断面図であり、図２は半導体チップの接続図であり、図３は半導体チップを封止してなる半導体装置を示す図で、図３（ａ）は横断面図、図３（ｂ）は接続図であり、図４は回路接続した状態を示す接続図であり、図５はバラクタダイオードの周囲温度に対する静電容量値変動を示す特性図である。
【００１７】
図１乃至図５において、３１は半導体チップであり、半導体チップ３１は、例えば縦横寸法が０．３４ｍｍ〜０．５ｍｍ程度、厚さ寸法が０．１ｍｍ程度をなすもので、例えば不純物濃度が１×１０１９／ｃｍ３のＮ＋層３２と、その上部に成層された例えば不純物濃度が１×１０１５／ｃｍ３のＮ層３３を有するシリコン半導体基板３４によって構成されている。そしてＮ層３３には、その内上部のバラクタダイオード形成領域３５に、例えば不純物濃度が１×１０１６／ｃｍ３のＮ＋拡散層３６が形成されており、さらに、Ｎ＋拡散層３６の上部には、Ｎ＋拡散層３６よりも大きく、また不純物濃度が例えば１×１０２０／ｃｍ３のＰ＋拡散層３７が形成されている。
【００１８】
またさらに、Ｐ＋拡散層３７の上面には、例えばモリブデン（Ｍｏ）、チタン（Ｔｉ）、バナジウム（Ｖ）等を含んでなるバリアメタルのバリアメタル層３８ａを間に設けてアルミニウム（ＡＩ）製の電極層３９ａが成層されており、バリアメタル層３８ａと電極層３９ａによってＶＣＤアノード電極部４０が形成されている。一方、バラクタダイオード形成領域３５に隣接してシリコン半導体基板３４に設けられたショットキダイオード形成領域４１には、そのＮ層３３の上面に、バラクタダイオード形成領域３５におけると同様に、例えばモリブデン、チタン、バナジウム等を含んでなるバリアメタルのバリアメタル層３８ｂを間に設けて、アルミニウム製の電極層３９ｂが成層されており、バリアメタル層３８ｂと電極層３９ｂによってＳＢＤアノード電極部４２が形成されている。
【００１９】
これにより、同一のシリコン半導体基板３４には、バラクタダイオード（ＶＣＤ）４３がバラクタダイオード形成領域３５に形成され、ショットキダイオード（ＳＢＤ）４４がショットキダイオード形成領域４１に、バラクタダイオード４３に隣接して形成される。そして、バラクタダイオード４３とショットキダイオード４４とは、Ｎ＋層３２を両者のカソードとしてカソードコモンに形成されることになる。すなわち、半導体チップ３１の接続図は図２に示す通りで、Ａｖがバラクタダイオード４３のアノード、Ａｓがショットキダイオード４４のアノード、Ｃｃが両ダイオード４３，４４のコモンカソードである。
【００２０】
また、上記半導体チップ３１の製造工程は、図示しないが、先ずＮ＋層３２の上部にＮ層３３が気相成長等によって成層されたシリコン半導体基板３４のウェハの上面に酸化膜を形成し、その後、形成された酸化膜のバラクタダイオード形成領域３５に写真蝕刻法等を用いてＮ＋拡散層形成開口を形成する。そして、Ｎ＋拡散層形成開口を介してりん（Ｐ）等を熱拡散し、Ｎ層３３上部に所定深さのＮ＋拡散層３６を形成する。
【００２１】
続いて、Ｎ＋拡散層３６が形成されたシリコン半導体ウェハの上面に同様に酸化膜を形成し、再びバラクタダイオード形成領域３５に写真蝕刻法等を用いてＮ＋拡散層３６より大きいＰ＋拡散層形成開口を形成する。そして、Ｐ＋拡散層形成開口を介してほう素（Ｂ）等を熱拡散し、Ｎ層３３上部にＮ＋拡散層３６よりも大きく浅いＰ＋拡散層３７を形成する。
【００２２】
次に、Ｐ＋拡散層３７が形成されたシリコン半導体ウェハの上面にバリアメタルを蒸着してバリアメタル層３８を形成し、さらにバリアメタル層３８上にアルミニウムを同じく蒸着して電極層３９を形成する。そして、写真蝕刻法等を用いて電極層３９、バリアメタル層３８をパターニングして、バラクタダイオード形成領域３５にバリアメタル層３８ａと電極層３９ａよりなるＶＣＤアノード電極部４０を、またショットキダイオード形成領域４１に同じくバリアメタル層３８ｂと電極層３９ｂよりなるＳＢＤアノード電極部４２を同時に形成する。
【００２３】
その後、シリコン半導体ウェハの裏面にラップ加工を施し、図示しないアルミニウム製電極層のコモンカソード電極部を形成する。そして、シリコン半導体ウェハをダイヤモンドソー等により切り分け、分離することで、同一のシリコン半導体基板３４にバラクタダイオード４３とショットキダイオード４４とが、カソードコモンに形成された個々の半導体チップ３１とする。
【００２４】
また、図３に示すように半導体装置４５は、上記のようにして形成された半導体チップ３１を、例えば、その縦横寸法が１．６ｍｍ×１．２ｍｍ程度、厚さ寸法が０．５ｍｍ〜０．７ｍｍ程度をなす略直方体状のパッケージ４６内に封止して形成される。そして、図３において半導体チップ３１は、リードフレーム４７の方形状に形成されたチップ搭載部４８に、図示しない導電接着剤によって裏面のカソード電極部を接着させることによって搭載されている。
【００２５】
また、４９はリードフレーム４７のカソード端子で、チップ搭載部４８に導通するよう一辺の一部を突出させた形状に形成されており、先端部がパッケージ４６の側面部から延出するものとなっている。またさらに、５０，５１はリードフレーム４７のＶＣＤ側アノード端子、ＳＢＤ側アノード端子で、それぞれチップ搭載部４８の両側部分にそれぞれ離間して形成され、同じく先端部がパッケージ４６のカソード端子と異なる側面部から延出するものとなっている。そして、半導体チップ３１のＶＣＤアノード電極部４０とＳＢＤアノード電極部４２は、これに対応する各アノード端子５０，５１と各アノード電極部４０，４２の各電極層３９ａ，３９ｂの上面にボンディングワイヤ５２をボンディングすることにより接続されている。
【００２６】
さらに、半導体チップ３１のパッケージ４６による封止については、リードフレーム４７のチップ搭載部４８に半導体チップ３１を固着、搭載し、ボンディングワイヤ５２により接続を行った後、図示しないが射出成形機によりエポキシ系樹脂等の樹脂封止材料を用いて所定形状のパッケージ４６を成形することによって行われる。そして、パッケージ４６の成形が行われた後、リードフレーム４７の各端子４９，５０，５１の切断部分を切断することで、リードフレーム４７から半導体装置４５は分離される。
【００２７】
そして、このように構成された半導体装置４５は、図４に接続図を示すようにバラクタダイオード４３を可変容量として用い、またショットキダイオード４４をバラクタダイオード４３の温度保証用として用いるように接続し、所定の回路、例えば図示しない電圧制御発振器の可変容量回路部分に挿入される。なお、５３はコントロール電圧端子、５４はコントロール電圧端子５３とショットキダイオード４４のアノードＡｓ間に挿入された例えば４．７ｍＨの第１のチョークコイル、５５は接地部位とバラクタダイオード４３のアノードＡｖ間に挿入された例えば４．７ｍＨの第２のチョークコイルであり、５６はバラクタダイオード４３に並列に接続された例えば１００ｋΩの抵抗、５７はコモンカソードＣｃ部分に導通するＨｉ端子、５８はバラクタダイオード４３のアノードＡｖに導通するＬｏ端子である。
【００２８】
そして、このような接続においては、可変容量としてバラクタダイオード４３に対して周波数をコントロールするために、例えば０．５Ｖ〜３．０Ｖの印加電圧を必要とし、また温度保証のためにショットキダイオード４４には例えば０．３Ｖの順方向電圧が必要であるから、コントロール電圧端子５３には、全体として０．８Ｖ〜３．３Ｖのコントロール電圧を加えることになる。このため、電源電圧として最大３．３Ｖがあればよい。また、上記のように可変容量のバラクタダイオード４３に、温度保証用のショットキダイオード４４をカソードコモンに接続することで、周囲温度に対する静電容量値変動が、図５に示す特性図の特性線Ｃのようになり、周囲温度の広範囲の変動に対する静電容量値変動を、非常に小さなものとすることができる。
【００２９】
この結果、可変容量としてのバラクタダイオード４３に、温度保証用のショットキダイオード４４をカソードコモンに接続する本実施形態においては、周囲温度の変動に対する静電容量値変動を非常に小さいものとしながら、電源電圧が最大３．３Ｖですみ、温度保証のためにバラクタダイオードを用いる場合に比べ、０．３Ｖ低いものとすることができ、電源部を小型化することが可能となる。
【００３０】
また、上記半導体チップ３１のバラクタダイオード４３とショットキダイオード４４の各アノード電極部４０，４２については、通常は、ＶＣＤアノード電極部をアルミニウム製の単独の電極層のみとし、またＳＢＤアノード電極部をバリアメタル層上にアルミニウム製の電極層を積層した複層とする構成が取られ、それぞれの電極部は別の工程で形成することになる。しかし、本実施形態では、バラクタダイオード形成領域３５のＰ＋拡散層３７の不純物濃度を１×１０１９／ｃｍ３以上、例えば１×１０２０／ｃｍ３と高いものとすることで、バリアメタルによる特性悪化（ＶＦ値の悪化等）を生じないようにし、また、ＶＣＤアノード電極部４０の構成をＳＢＤアノード電極部４２と同構成にし、同時に形成するようにして製造工程が増加しないようにしている。
【００３１】
次に第２の実施形態を図６乃至図９により説明する。図６は半導体チップの断面図であり、図７は半導体チップの接続図であり、図８は半導体チップを封止してなる半導体装置を示す図で、図８（ａ）は横断面図、図８（ｂ）は接続図であり、図９は本実施形態の変形形態における半導体チップの断面図である。なお、第１の実施形態と同一部分には同一符号を付して説明を省略し、第１の実施形態と異なる本実施形態の構成について説明する。
【００３２】
図６乃至図８において、６１は半導体チップであり、半導体チップ６１は、例えば縦横寸法が０．３ｍｍ〜０．４５ｍｍ程度、厚さ寸法が０．１ｍｍ程度をなすもので、例えば不純物濃度が１×１０１９／ｃｍ３のＮ＋層３２と、その上部に成層された例えば不純物濃度が１×１０１５／ｃｍ３のＮ層３３を有するシリコン半導体基板３４によって構成されている。そしてシリコン半導体基板３４には、バラクタダイオード形成領域６２とショットキダイオード形成領域６３が隣接して設けられており、またＮ層３３には、その内上部に、例えば不純物濃度が１×１０１５／ｃｍ３〜１×１０１６／ｃｍ３とプロファイルに傾きを持つＮ＋拡散層６４が、両形成領域６２，６３にまたがって形成されており、さらに、Ｎ＋拡散層６４の上部には、Ｎ＋拡散層６４よりも大きく、また不純物濃度が例えば１×１０１７／ｃｍ３以下のＰ拡散層６５が形成されている。
【００３３】
またさらに、Ｐ拡散層６５の上面には、バラクタダイオード形成領域６２にアルミニウム製の第１の電極層６６が成層され、第１の電極層６６でなるアノード電極部６７が形成されている。また、ショットキダイオード形成領域６３には、バラクタダイオード形成領域６２の第１の電極層６６に対し離間して、例えばモリブデン、チタン、バナジウム等を含んでなるバリアメタルのバリアメタル層６８を間に設けてアルミニウム製の第２の電極層６９が成層されており、バリアメタル層６８と第２の電極層６９によってＳＢＤカソード電極部７０が形成されている。
【００３４】
これにより、同一のシリコン半導体基板３４には、バラクタダイオード７１がバラクタダイオード形成領域６２に形成され、ショットキダイオード７２がショットキダイオード形成領域６３に、バラクタダイオード７１に隣接して形成される。そして、バラクタダイオード７１とショットキダイオード７３とは、Ｐ拡散層６５を両者のアノードとしてアノードコモンに形成されることになる。すなわち、半導体チップ６１の接続図は図７に示す通りで、Ｃｖがバラクタダイオード７１のカソード、Ｃｓがショットキダイオード７２のカソード、Ａｃが両ダイオード７１，７２のコモンアノードである。
【００３５】
また、上記半導体チップ６１の製造工程は、図示しないが、先ずＮ＋層３２の上部にＮ層３３が気相成長等によって成層されたシリコン半導体基板３４のウェハの上面に酸化膜を形成し、その後、形成された酸化膜のバラクタダイオード形成領域６２、ショットキダイオード形成領域６３部分に写真蝕刻法等を用いてＮ＋拡散層形成開口を形成する。そして、Ｎ＋拡散層形成開口を介してりん等を熱拡散し、Ｎ層３３上部に所定深さのＮ＋拡散層６４を形成する。
【００３６】
続いて、Ｎ＋拡散層６４が形成されたシリコン半導体基板ウェハの上面に同様に酸化膜を形成し、再びバラクタダイオード形成領域６２、ショットキダイオード形成領域６３部分に写真蝕刻法等を用いてＮ＋拡散層６４より大きいＰ拡散層形成開口を形成する。そして、Ｐ拡散層形成開口を介してほう素等を熱拡散し、Ｎ層３３上部にＮ＋拡散層６４よりも大きく浅いＰ拡散層６５を形成する。
【００３７】
次に、Ｐ拡散層６５が形成されたシリコン半導体ウェハの上面にアルミニウムを蒸着して第１の電極層６６を形成する。そして、写真蝕刻法等を用いて第１の電極層６６をパターニングして、バラクタダイオード形成領域６２にバラクタダイオード７１とショットキダイオード７３のコモンアノードＡｃのアノード電極部６７となる第１の電極層６６を形成する。
【００３８】
続いて、シリコン半導体ウェハのショットキダイオード形成領域６３の上面のみにバリアメタルを蒸着してバリアメタル層６８を形成し、さらに、バリアメタル層６８上に再びアルミニウムを蒸着して第２の電極層６９を形成する。そして、写真蝕刻法等を用いてバリアメタル層６８、第２の電極層６９をパターニングし、ショットキダイオード形成領域６３に所定形状のバリアメタル層６８上に第２の電極層６９が成層された所定形状のＳＢＤカソード電極部７０を形成する。
【００３９】
その後、シリコン半導体ウェハの裏面にラップ加工を施し、図示しないアルミニウム製電極層のＶＣＤカソード電極部を形成する。そして、シリコン半導体ウェハをダイヤモンドソー等により切り分け、分離することで、同一のシリコン半導体基板３４にバラクタダイオード７１とショットキダイオード７２とが、アノードコモンに形成された個々の半導体チップ６１とする。
【００４０】
一方、図８に示すように半導体装置７３は、上記のようにして形成された半導体チップ６１を、例えば、その縦横寸法が１．６ｍｍ×１．２ｍｍ程度、厚さ寸法が０．５ｍｍ〜０．７ｍｍ程度、あるいは、これよりも若干小寸法の略直方体状のパッケージ７４内に封止して形成される。そして、図８において半導体チップ６１は、リードフレーム４７の方形状チップ搭載部４８に、図示しない導電接着剤によって裏面のＶＣＤカソード電極部を接着させることによって搭載されている。
【００４１】
また、７５はリードフレーム４７のＶＣＤ側カソード端子で、チップ搭載部４８に導通するよう一辺の一部を突出させた形状に形成されており、先端部がパッケージ７４の側面部から延出するものとなっている。またさらに、７６はリードフレーム４７のアノード端子、７７はＳＢＤ側カソード端子で、それぞれチップ搭載部４８の両側部分にそれぞれ離間して形成され、同じく先端部がパッケージ４６のＶＣＤ側カソード端子７５と異なる側面部から延出するものとなっている。そして、半導体チップ６１のアノード電極部６７とＳＢＤカソード電極部７０は、これに対応するアノード端子７６とアノード電極部６７の第１の電極層６６上面、ＳＢＤ側カソード端子７７とＳＢＤカソード電極部７０の第２の電極層６９上面に、それぞれボンディングワイヤ５２をボンディングすることにより接続されている。
【００４２】
さらに、半導体チップ６１のパッケージ７４による封止については、上記第１の実施形態と同様に行われ、パッケージ７４の成形が行われた後、リードフレーム４７の各端子７５，７６，７７の切断部分を切断することで、リードフレーム４７から半導体装置７３は分離される。
【００４３】
そして、このように構成された半導体装置７３は、バラクタダイオード７１を可変容量として用い、またショットキダイオード７２をバラクタダイオード７１の温度保証用として用いるように接続し、上記の第１の実施形態における所定回路と同様回路構成であって逆極性となっている所定の回路、例えば電圧制御発振器の可変容量回路部分に挿入されて用いられる。この場合にも、可変容量として用いるバラクタダイオード７１に対しては、周波数をコントロールするために、例えば０．５Ｖ〜３．０Ｖの印加電圧を必要とし、また温度保証のためのショットキダイオード７２には例えば０．３Ｖの電圧を印加する必要があり、全体として０．８Ｖ〜３．３Ｖのコントロール電圧となる。このため、電源電圧としては最大３．３Ｖと低いもので済む。
【００４４】
また、可変容量のバラクタダイオード７１に、温度保証用のショットキダイオード７２をアノードコモンに接続した場合においても、周囲温度に対する静電容量値変動は、上記の第１の実施形態と同様の非常に小さなものとすることができる。
【００４５】
この結果、本実施形態においても、周囲温度の変動に対する静電容量値変動を非常に小さいものとしながら、電源電圧が最大３．３Ｖですみ、電源部を小型化することが可能となる。さらに、本実施形態においては、バラクタダイオード７１とショットキダイオード７２のコモンアノードＡｃと、ショットキダイオード７２のカソード電極Ｃｓとを半導体基板３４の同一のＰ拡散層６５上に形成できるため、耐圧、リーク電流を維持するに必要である、例えば最低０．０２ｍｍ程度の分離距離を確保して両ダイオード７１，７２を離間配置することが可能となり、半導体チップ６１の形状をより小さなものとすることができ、実装面積を少ないものとすることができる。
【００４６】
なお、本実施形態においてはバラクタダイオード７１とショットキダイオード７２のコモンアノードＡｃと、ショットキダイオード７２のカソード電極Ｃｓとを同一のＰ拡散層６５上に形成する構成としたが、図９に示す変形形態のように構成してもよい。なお、第２の実施形態と同一部分には同一符号を付して説明を省略し、第２の実施形態と異なる本変形形態の構成について説明する。
【００４７】
すなわち、図９において、８１は半導体チップであり、上記第２の実施形態の半導体チップ６１と例えば同寸法に形成されたもので、例えば不純物濃度が１×１０１９／ｃｍ３のＮ＋層３２と、その上部に成層された例えば不純物濃度が１×１０１５／ｃｍ３のＮ層３３を有するシリコン半導体基板３４によって構成され、バラクタダイオード形成領域８２とショットキダイオード形成領域８３とが隣接して設けられている。そしてＮ層３３には、その内上部にＮ＋拡散層６４が、両形成領域６２，６３にまたがって形成されており、またＮ＋拡散層６４の上部には、Ｎ＋拡散層６４よりも大きいＰ拡散層６５が形成されている。
【００４８】
さらに、Ｐ拡散層６５のバラクタダイオード形成領域８２部分には、その内上部に、例えば不純物濃度が１×１０１９／ｃｍ３以上のＰ＋拡散層８４が形成されている。そして、Ｐ＋拡散層８４の上面には、例えばモリブデン、チタン、バナジウム等を含んでなるバリアメタルのバリアメタル層８５ａを間に設けてアルミニウム製の電極層８６ａが成層されており、バリアメタル層８５ａと電極層８６ａによってアノード電極部８７が形成されている。一方、ショットキダイオード形成領域８３のＰ拡散層６５の上面には、同様に、例えばモリブデン、チタン、バナジウム等を含んでなるバリアメタルのバリアメタル層８５ｂを間に設けて、アルミニウム製の電極層８６ｂが成層されており、バリアメタル層８５ｂと電極層８６ｂによってＳＢＤカソード電極部８８が形成されている。
【００４９】
これにより、同一のシリコン半導体基板３４には、バラクタダイオード８９がバラクタダイオード形成領域８２に形成され、ショットキダイオード９０がショットキダイオード形成領域８３に、バラクタダイオード８９に隣接して形成される。そして、バラクタダイオード８９とショットキダイオード９０とは、Ｐ拡散層６５を両者のアノードとしてアノードコモンに形成されることになる。
【００５０】
また、上記半導体チップ８１の製造工程は、図示しないが、上記第２の実施形態と同様の製造工程を経て、Ｎ＋層３２の上部にＮ層３３が成層されたシリコン半導体基板３４のウェハのＮ層３３内上部にＮ＋拡散層６４、Ｐ拡散層６５を形成する。続いて、シリコン半導体ウェハの上面に酸化膜を形成し、形成された酸化膜のバラクタダイオード形成領域８２に写真蝕刻法等を用いてＰ＋拡散層形成開口を形成する。そして、Ｐ＋拡散層形成開口を介してほう素等を熱拡散し、Ｐ拡散層６５内上部に所定深さのＰ＋拡散層８４を形成する。
【００５１】
次に、シリコン半導体ウェハの上面にバリアメタルを蒸着してバリアメタル層８５を形成し、さらにバリアメタル層８５上にアルミニウムを同じく蒸着して電極層８６を形成する。そして、写真蝕刻法等を用いて電極層８６、バリアメタル層８５をパターニングして、バラクタダイオード形成領域８２にバリアメタル層８５ａと電極層８６ａよりなるアノード電極部８７を、またショットキダイオード形成領域８３に同じくバリアメタル層８５ｂと電極層８６ｂよりなるＳＢＤアノード電極部８８を同時に形成する。
【００５２】
その後、シリコン半導体ウェハの裏面にラップ加工を施し、図示しないアルミニウム製電極層のＶＣＤカソード電極部を形成してから、シリコン半導体ウェハを切り分け、分離し、同一のシリコン半導体基板３４にバラクタダイオード８９とショットキダイオード９０とが、アノードコモンに形成された個々の半導体チップ８１とする。さらに、半導体チップ８１を、図示しないが、上記第２の実施形態と同様に、略直方体状のパッケージ内に封止し、それによって半導体装置を形成する。
【００５３】
そして、このように構成された半導体装置も、上記第２の実施形態と同様に、所定の回路、例えば電圧制御発振器の可変容量回路部分に挿入されるなどして用いられ、それにより、同様の効果を得ることができる。
【００５４】
さらに、本変形形態によれば、半導体チップ８１のバラクタダイオード８９とショットキダイオード９０のアノード電極部８７と、ショットキダイオード９０のＳＢＤカソード電極部８８が、Ｐ＋拡散層８４の不純物濃度を１×１０１９／ｃｍ３以上の高いものとすることで、特性悪化（ＶＦ値の悪化等）を生じないようにしてＰ＋拡散層８４上にバリアメタルを形成することができることになる。その結果、シリコン半導体基板３４の同一の基板面上に、バリアメタル層８５、電極層８６を成層してアノード電極部８７とＳＢＤカソード電極部８８を、同一製造工程内で同時に形成でき、製造工程を増加させてしまうことがない。
【００５５】
なお、上記の各実施形態においてはバラクタダイオードとショットキダイオードを同一シリコン半導体基板に形成するようにしたが、それぞれを独立の素子とし、各々の同極性の電極同士を接続して半導体装置を構成し、可変容量としてのバラクタダイオードをショットキダイオードによって温度保証するようにしても、同様にバラクタダイオードの周囲温度に対する静電容量値変動を小さくすることができ、また同様に必要とする電源電圧を低いものとすることができる。
【００５６】
【発明の効果】
以上の説明から明らかなように、本発明によれば、可変容量として用いるバラクタダイオードの周囲温度に対する静電容量値変動が非常に小さなものとすることができると共に、必要とする電源電圧もより低い電圧ですむ等の効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体チップを示す断面図である。
【図２】本発明の第１の実施形態における半導体チップの接続図である。
【図３】本発明の第１の実施形態の半導体チップを封止してなる半導体装置を示す図で、図３（ａ）は横断面図、図３（ｂ）は接続図である。
【図４】本発明の第１の実施形態の半導体装置を回路接続した状態を示す接続図である。
【図５】本発明の第１の実施形態におけるバラクタダイオードの周囲温度に対する静電容量値変動を示す特性図である。
【図６】本発明の第２の実施形態における半導体チップを示す断面図である。
【図７】本発明の第２の実施形態における半導体チップの接続図である。
【図８】本発明の第２の実施形態の半導体チップを封止してなる半導体装置を示す図で、図８（ａ）は横断面図、図８（ｂ）は接続図である。
【図９】本発明の第２の実施形態の変形形態における半導体チップの断面図である。
【図１０】従来の可変容量として用いたバラクタダイオードに温度保証用のバラクタダイオードを接続して回路接続した状態を示す接続図である。
【図１１】可変容量として用いたバラクタダイオード単独での周囲温度に対する静電容量値変動を示す特性図である。
【図１２】バラクタダイオードを用いて温度保証した場合の可変容量として用いたバラクタダイオードの周囲温度に対する静電容量値変動を示す特性図である。
【図１３】従来技術に係る２つのバラクタダイオードを半導体基板に形成した半導体装置の断面図である。
【図１４】従来技術に係る２つのバラクタダイオードを備える半導体チップを封止してなる半導体装置を示す図で、図１４（ａ）は横断面図、図１４（ｂ）は接続図である。
【符号の説明】
３１，６１，８１…半導体チップ
３２…Ｎ＋層
３４…シリコン半導体基板
３７，８４…Ｐ＋拡散層
３８，３８ａ，３８ｂ，８５，８５ａ，８５ｂ…バリアメタル層
３９，３９ａ，３９ｂ，８６，８６ａ，８６ｂ…電極層
４０…ＶＣＤアノード電極部
４２…ＳＢＤアノード電極部
４３，７１，８９…バラクタダイオード
４４，７２，９０…ショットキダイオード
４６，７４…パッケージ
４９…カソード端子
５０…ＶＣＤ側アノード端子
５１…ＳＢＤ側アノード端子
６５…Ｐ拡散層
６７，８７…アノード電極部
７０，８８…ＳＢＤカソード電極部
７５…ＶＣＤ側カソード端子
７６…アノード端子
７７…ＳＢＤ側カソード端子
【図１】
2005032923.tif 000003
【図２】
2005032923.tif 000004
【図３】
2005032923.tif 000005
【図４】
2005032923.tif 000006
【図５】
2005032923.tif 000007
【図６】
2005032923.tif 000008
【図７】
2005032923.tif 000009
【図８】
2005032923.tif 000010
【図９】
2005032923.tif 000011
【図１０】
2005032923.tif 000012
【図１１】
2005032923.tif 000013
【図１２】
2005032923.tif 000014
【図１３】
2005032923.tif 000015
【図１４】
2005032923.tif 000016