(57)【要約】【課題】  本発明は、センサ信号処理装置に関し、センサからの変調波信号について同期信号の一周期ごとの復調処理をできるだけ確保することを目的とする。【解決手段】  センサ信号処理ＩＣ３４は、センサ素子２２〜２６の出力信号に基づく同期信号の一周期Ｔ１間は同一レベルが保持されるアナログ多重信号（センサ信号）をＡ／Ｄ変換器６２に出力する。また、センサ信号処理ＩＣ３６は、センサ素子２８〜３２の出力信号に基づく同期信号の一周期Ｔ２間は同一レベルが保持されるアナログ多重信号（センサ信号）をＡ／Ｄ変換器６２に出力する。マイコン６０は、それらのアナログ多重信号の生成に用いられている同期信号の周期Ｔ１，Ｔ２を比較し、周期の短い同期信号に対応するセンサ信号をＡ／Ｄ変換処理を優先して行うべきセンサ信号として設定すると共に、Ａ／Ｄ変換器６２に同期信号周期の短い側のセンサ信号を優先的に復調させる。【選択図】  図１
2005092720.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ、対応するセンサ素子の出力する物理量に応じた信号を、同一状態に継続保持されるレベルが予め設定された所定周期で変化する変調波信号に変換する複数のセンサ信号変換手段と、前記複数のセンサ信号変換手段から供給される変調波信号のそれぞれを該所定周期と同期して復調する復調手段と、を備えるセンサ信号処理装置であって、
前記復調手段は、前記複数のセンサ信号変換手段のうち前記所定周期の短い前記センサ信号変換手段からの変調波信号を優先的に復調することを特徴とするセンサ信号処理装置。
【請求項２】
前記複数のセンサ信号変換手段からの変調波信号が起動後始めてモニタされた際における各々の前記所定周期を比較する比較手段を備え、
前記復調手段は、前記比較手段による比較結果に従って前記所定周期の短い前記センサ信号変換手段からの変調波信号を優先的に復調することを特徴とする請求項１記載のセンサ信号処理装置。
【請求項３】
前記複数のセンサ信号変換手段の各々の前記所定周期を短い順に並べた優先情報を予め記憶するメモリを備え、
前記復調手段は、前記メモリに記憶された優先順位に従って前記所定周期の短い前記センサ信号変換手段からの変調波信号を優先的に復調することを特徴とする請求項１記載のセンサ信号処理装置。
【請求項４】
前記複数のセンサ信号変換手段からの変調波信号がモニタされた際における各々の前記所定周期を比較する比較手段を備え、
前記復調手段は、前記比較手段による比較結果に従って前記所定周期の短い前記センサ信号変換手段からの変調波信号を優先的に復調すると共に、
同一のセンサ信号変換手段における前記所定周期の前回値と今回値との変動値が所定値以上である場合に、該センサ信号変換手段からの変調波信号に異常が生じていると判定する異常判定手段を備えることを特徴とする請求項１記載のセンサ信号処理装置。
【請求項５】
前記異常判定手段により異常が生じていると判定された前記センサ信号変換手段からの変調波信号を無効とする無効手段を備えることを特徴とする請求項４記載のセンサ信号処理装置。
【請求項６】
前記センサ信号変換手段は、センサ素子の出力するアナログ信号を前記所定周期でサンプリングしてディジタル変換するΔΣ変調器を有することを特徴とする請求項１乃至５の何れか一項記載のセンサ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ信号処理装置に係り、特に、センサ素子の出力する物理量を検出するうえで好適なセンサ信号処理装置に関する。
【背景技術】
【０００２】
従来より、センサ素子の出力する物理量に応じたアナログ入力信号をディジタル信号に変換するセンサ信号処理装置が知られている（例えば、特許文献１）。この装置は、ΔΣ変調器を備えており、そのΔΣ変調器を用いてアナログ入力信号を所定の同期信号周期でサンプリングしてディジタル信号に変換する。ΔΣ変調器は、出力と入力との差を積分し、この積分後の出力が最小となるようにフィードバック制御する。ΔΣ変調器により変換されたディジタル信号は、ディジタルフィルタ処理された後に、演算処理される。従って、上記従来のセンサ信号処理装置によれば、Ａ／Ｄ変換が行われる際の外乱ノイズや量子化誤差等のノイズ成分を除去することができ、Ａ／Ｄ変換の高精度化を図ることができる。
【特許文献１】特許第３１９１０６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、センサ数の増加に伴って複数のΔΣ変調器が設けられている構成では、各ΔΣ変調器の信号のすべてを復調処理するうえで多くの処理負荷を要する。この点、信号処理器が複数のΔΣ変調器からのそれぞれの信号を一つずつ順に処理する構成において、複数のΔΣ変調器のそれぞれから信号が信号処理器に入力された場合に、入力タイミングの早い順に信号処理が施されるものとすると、ΔΣ変調器における同期信号周期の短いものからの信号の処理が待たされる事態が生じ得る。
【０００４】
ΔΣ変調器の出力は同期信号の一周期中は同一レベルに保持されるが、そのレベルに対応するセンサ素子の物理量を検出するうえでは、その周期期間中にＡ／Ｄ変換処理を開始し完了させることが必要である。このため、上記の如く入力タイミングの早い順に信号処理が施される構成では、同期信号周期の短いΔΣ変調器からの信号がその周期期間中に全く処理されない不都合が生じ、その結果、Ａ／Ｄ変換の信頼性が低下するおそれがある。
【０００５】
本発明は、上述の点に鑑みてなされたものであり、センサからの変調波信号について同期信号の一周期ごとの復調処理をできるだけ確保することが可能なセンサ信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的は、請求項１に記載する如く、それぞれ、対応するセンサ素子の出力する物理量に応じた信号を、同一状態に継続保持されるレベルが予め設定された所定周期で変化する変調波信号に変換する複数のセンサ信号変換手段と、前記複数のセンサ信号変換手段から供給される変調波信号のそれぞれを該所定周期と同期して復調する復調手段と、を備えるセンサ信号処理装置であって、
前記復調手段は、前記複数のセンサ信号変換手段のうち前記所定周期の短い前記センサ信号変換手段からの変調波信号を優先的に復調するセンサ信号処理装置により達成される。
【０００７】
本発明において、複数のセンサ信号変換手段はそれぞれ、対応するセンサ素子の出力信号を、同一状態に継続保持されるレベルが所定周期で変化する変調波信号に変換する。そして、各変調波信号は、上記の所定周期の短いセンサ信号変換手段のものが優先的に復調されて処理される。周期が長い場合は、短い場合に比べて、センサ信号変換手段の変調波信号を復調処理する時間は比較的多く確保される。従って、本発明においては、周期が短いほど変調波信号が復調され易くなるため、同期信号の一周期中に復調処理が行われない事態を抑制することができる。
【０００８】
この場合、請求項２に記載する如く、請求項１記載のセンサ信号処理装置において、前記複数のセンサ信号変換手段からの変調波信号が起動後始めてモニタされた際における各々の前記所定周期を比較する比較手段を備え、前記復調手段は、前記比較手段による比較結果に従って前記所定周期の短い前記センサ信号変換手段からの変調波信号を優先的に復調することとすれば、変調波信号の復調ごとに同期信号の周期をモニタすることは不要であり、その分だけ信号処理負荷の軽減を図ることができる。
【０００９】
また、請求項３に記載する如く、請求項２記載のセンサ信号処理装置において、前記複数のセンサ信号変換手段の各々の前記所定周期を短い順に並べた優先情報を予め記憶するメモリを備え、前記復調手段は、前記メモリに記憶された優先順位に従って前記所定周期の短い前記センサ信号変換手段からの変調波信号を優先的に復調することとすれば、各センサ信号変換手段における同期信号の周期をモニタすることは不要であり、その分だけ信号処理負荷の軽減を図ることができる。
【００１０】
更に、請求項４に記載する如く、請求項１記載のセンサ信号処理装置において、前記複数のセンサ信号変換手段からの変調波信号がモニタされた際における各々の前記所定周期を比較する比較手段を備え、前記復調手段は、前記比較手段による比較結果に従って前記所定周期の短い前記センサ信号変換手段からの変調波信号を優先的に復調すると共に、同一のセンサ信号変換手段における前記所定周期の前回値と今回値との変動値が所定値以上である場合に、該センサ信号変換手段からの変調波信号に異常が生じていると判定する異常判定手段を備えることとすれば、同期信号の周期の異常に伴う変調波信号の異常を判定することができる。
【００１１】
この場合、請求項５に記載する如く、請求項４記載のセンサ信号処理装置において、前記異常判定手段により異常が生じていると判定された前記センサ信号変換手段からの変調波信号を無効とする無効手段を備えることとすれば、センサ素子による物理量を検出するうえでの信頼性の低下を防止することができる。
【００１２】
尚、請求項６に記載する如く、請求項１乃至５の何れか一項記載のセンサ信号処理装置において、前記センサ信号変換手段は、センサ素子の出力するアナログ信号を前記所定周期でサンプリングしてディジタル変換するΔΣ変調器を有することとすればよい。
【発明の効果】
【００１３】
請求項１及び６記載の発明によれば、同期信号周期の短いセンサからの変調波信号を優先的に復調することで、各センサからの変調波信号について同期信号の一周期ごとの復調処理をできるだけ確保することができる。
【００１４】
請求項２記載の発明によれば、変調波信号の復調ごとに同期信号周期をモニタする必要がないので、その分だけ信号処理負荷の軽減を図ることができる。
【００１５】
請求項３記載の発明によれば、各同期信号周期をモニタする必要がないので、その分だけ信号処理負荷の軽減を図ることができる。
【００１６】
請求項４記載の発明によれば、同期信号周期の異常に伴う変調波信号の異常を判定することができる。
【００１７】
また、請求項５記載の発明によれば、異常の生じた変調波信号に基づく物理量検出を行わないので、センサ素子による物理量を検出するうえでの信頼性の低下を防止することができる。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明の一実施例である車両に搭載されるセンサ信号処理装置２０のシステム構成図を示す。図１に示す如く、本実施例のセンサ信号処理装置２０は、例えばヨーレートＹＡＷや加速度Ｇ，温度ＴＨ等のアナログ量に応じた電気的なアナログ信号を出力する複数（本実施例においては６個）のセンサ素子２２〜３２を備えている。センサ素子２２〜２６にはセンサ信号処理ＩＣ３４が、センサ素子２８〜３２にはセンサ信号処理ＩＣ３６が、それぞれ接続されている。
【００１９】
センサ信号処理ＩＣ３４には、所定周期（例えば１２５μｓ＝８ｋＨｚ）Ｔ１でトリガを発生するトリガ信号発生器（図示せず）が接続されている。また、センサ信号処理ＩＣ３６には、上記した所定周期Ｔ１とほぼ同一の所定周期Ｔ２でトリガを発生するトリガ信号発生器（図示せず）が接続されている。センサ信号処理ＩＣ３４はパルス信号発生器３８を、センサ信号処理ＩＣ３６はパルス信号発生器４０を、それぞれ内蔵している。パルス信号発生器３８は、トリガ信号発生器から供給されるトリガに基づいて、ハイ／ローのパルス幅がそれぞれＴ１であるパルス信号、すなわち、周波数が１／Ｔ１であるパルス信号を発生する。また、パルス信号発生器４０は、トリガ信号発生器から供給されるトリガに基づいて、ハイ／ローのパルス幅がそれぞれＴ２であるパルス信号、すなわち、周波数が１／Ｔ２であるパルス信号を発生する。
【００２０】
センサ信号処理ＩＣ３４は、パルス信号発生器３８で発生されるパルス信号を基準にして、センサ素子２２〜２６の出力するアナログ信号をアナログ多重信号に変換する。また、センサ信号処理ＩＣ３６は、パルス信号発生器４０で発生されるパルス信号を基準にして、センサ素子２８〜３２の出力するアナログ信号をアナログ多重信号に変換する。
【００２１】
すなわち、センサ信号処理ＩＣ３４は、センサ素子２２〜２６にそれぞれ対応して接続するΔΣ変調器４２〜４６を備えている。ΔΣ変調器４２〜４６にはそれぞれ、上記したトリガ信号発生器が接続されており、トリガが供給されている。各ΔΣ変調器４２〜４６はそれぞれ、対応して接続するセンサ素子２２〜２６の出力するアナログ信号をトリガの周期Ｔ１よりも数倍長い一定時間間隔ごとにサンプリングして、トリガ周期Ｔ１のディジタル信号に変換する。また、センサ信号処理ＩＣ３６は、センサ素子２８〜３２にそれぞれ対応して接続するΔΣ変調器４８〜５２を備えている。ΔΣ変調器４８〜５２にもそれぞれ、トリガ信号発生器が接続されており、トリガが供給されている。各ΔΣ変調器４８〜５２はそれぞれ、対応して接続するセンサ素子２８〜３２の出力するアナログ信号をトリガの周期Ｔ２よりも数倍長い一定時間間隔ごとにサンプリングして、トリガ周期Ｔ２のディジタル信号に変換する。
【００２２】
センサ信号処理ＩＣ３４は、また、各ΔΣ変調器４２〜４６に接続すると共にパルス信号発生器３８に接続する４ビットＤ／Ａ変換器５４を備えている。また、センサ信号処理ＩＣ３６は、各ΔΣ変調器４８〜５２に接続すると共にパルス信号発生器４０に接続する４ビットＤ／Ａ変換器５６を備えている。４ビットＤ／Ａ変換器５４は、各ΔΣ変調器４２〜４６によりそれぞれ変換された１ビットディジタル信号を重畳し、かつ、パルス信号発生器３８から供給されるパルス信号をも重畳した４ビットディジタルデータをアナログ信号に変換する。また、４ビットＤ／Ａ変換器５６は、各ΔΣ変調器４８〜５２によりそれぞれ変換された１ビットディジタル信号を重畳し、かつ、パルス信号発生器４０から供給されるパルス信号をも重畳した４ビットディジタルデータをアナログ信号に変換する。
【００２３】
図２は、本実施例のセンサ信号処理装置２０が備えるセンサ信号処理ＩＣ３４，３６の内部構成図を示す。尚、センサ信号処理ＩＣ３４と３６とは、トリガ周期が異なることを除いて同一の内部構成を有しているため、図２には、それらの代表としてセンサ信号処理ＩＣ３４の内部構成のみを示している。上記した４ビットＤ／Ａ変換器５４は、図２に示す如く、抵抗Ｒ（例えばＲ＝１０ｋΩ）と抵抗２Ｒとにより回路網が構成されたラダー型Ｄ／Ａ変換器である。４ビットＤ／Ａ変換器５４は、パルス信号発生器３８から供給されるパルス信号を最上位ビットとし、かつ、ヨーレートＹＡＷに応じたアナログ信号、加速度Ｇに応じたアナログ信号、及び温度ＴＨに応じたアナログ信号をそれぞれ変換するΔΣ変調器４２〜４６から供給される各ディジタル信号を下位のビットとする４ビットディジタルデータを、基準電圧（例えば電源電圧ＶＣＣ＝５Ｖ）と“０”からオフセットされたＶＣＣ／３２との間における１６値のアナログ電圧に変換し、そのアナログ電圧を１ピンで出力する。
【００２４】
図３は、図２に示す４ビットＤ／Ａ変換器５４，５６の動作を説明するための図を示す。図３（Ａ）には４ビットＤ／Ａ変換器５４，５６に入力される４ビットディジタルデータ列の一例が、また、図３（Ｂ）には図３（Ａ）に示す状況下で４ビットＤ／Ａ変換器５４，５６から出力される出力電圧が、それぞれ時間変化を伴って示されている。尚、４ビットＤ／Ａ変換器５４と５６とは、トリガ周期が異なることを除いて同一の動作を行うため、図３には、それらの代表として４ビットＤ／Ａ変換器５４の動作説明図のみを示している。
【００２５】
例えばパルス信号が“０”であり、かつ、ヨーレートＹＡＷのディジタルデータと加速度Ｇのディジタルデータと温度ＴＨのディジタルデータとの組み合わせが（０，０，０）である場合は、４ビットＤ／Ａ変換器５４に（０，０，０，０）のディジタル信号が入力されるので、その入力は約０．１５６Ｖのアナログ電圧に変換されて出力される。また、パルス信号が“０”であり、かつ、ヨーレートＹＡＷ、加速度Ｇ、及び温度ＴＨのディジタルデータの組み合わせが（１，１，１）である場合は、４ビットＤ／Ａ変換器５４に（０，１，１，１）のディジタル信号が入力されるので、その入力は約２．３４４Ｖのアナログ電圧に変換される。
【００２６】
一方、パルス信号が“１”であり、かつ、ヨーレートＹＡＷ、加速度Ｇ、及び温度ＴＨのディジタルデータの組み合わせが（０，０，１）である場合は、４ビットＤ／Ａ変換器５４に（１，０，０，１）のディジタル信号が入力されるので、その入力は約２．９６９Ｖのアナログ電圧に変換される。また、パルス信号が“１”であり、かつ、ヨーレートＹＡＷ、加速度Ｇ、及び温度ＴＨのディジタルデータの組み合わせが（１，０，０）である場合は、４ビットＤ／Ａ変換器５４に（１，１，０，０）のディジタル信号が入力されるので、その入力は約３．９０６Ｖのアナログ電圧に変換される。
【００２７】
すなわち、４ビットＤ／Ａ変換器５４から出力されるアナログ電圧は、４ビットＤ／Ａ変換器５４に入力されるディジタルデータの最上位ビットが“０”である場合には、“０”Ｖ（具体的にはＶＣＣ／３２（＝０．１５６Ｖ））とＶＣＣ／２（＝２．５Ｖ）との間の電圧となり、一方、４ビットＤ／Ａ変換器５４に入力されるディジタルデータの最上位ビットが“１”である場合には、ＶＣＣ／２と約ＶＣＣ（＝５Ｖ）との間の電圧となる。４ビットＤ／Ａ変換器５４に入力されるディジタルデータの最上位ビットは、ハイのパルス幅およびローのパルス幅がそれぞれＴ１であるパルス信号を表したものである。従って、本実施例においては、４ビットＤ／Ａ変換器５４の出力に、パルス信号のハイ／ローに従ってＴ１ごとに、ＶＣＣ／２未満のアナログ電圧とＶＣＣ／２を超えるアナログ電圧とが交互に現れる。
【００２８】
また、各ΔΣ変調器４２〜４６はそれぞれ、アナログ信号をパルス信号の基準となるトリガ周期Ｔ１のディジタル信号に変換するため、それらの出力はすべてパルス信号に同期している。このため、４ビットＤ／Ａ変換器５４に入力されるディジタルデータは、一のトリガから次のトリガまでの期間（＝トリガ周期Ｔ１；例えば１２５μｓ）中、すなわち、パルス信号がハイになってからローになるまでの期間中およびローになってからハイになるまでの期間中のそれぞれについて、一定値に維持される。
【００２９】
従って、本実施例において、４ビットＤ／Ａ変換器５４は、図３（Ｂ）に示す如く、ＶＣＣ／２未満の電圧がトリガ周期Ｔ１の間継続して維持される状態と、ＶＣＣ／２を超える電圧がトリガ周期Ｔ１の間継続して維持される状態とが交互に繰り返されるアナログ電圧を出力する。尚、４ビットＤ／Ａ変換器５６も同様に、ＶＣＣ／２未満の電圧がトリガ周期Ｔ２の間継続して維持される状態と、ＶＣＣ／２を超える電圧がトリガ周期Ｔ２の間継続して維持される状態とが交互に繰り返されるアナログ電圧を出力する。
【００３０】
センサ信号処理ＩＣ３４は、センサ素子２２〜２６の出力するアナログ信号をアナログ多重信号に変換したアナログ電圧をセンサ信号として出力すると共に、更に、その変換に用いられる周期Ｔ１のトリガ信号（同期信号）を出力する。また、センサ信号処理ＩＣ３６は、センサ素子２８〜３２の出力するアナログ信号をアナログ多重信号に変換したアナログ電圧をセンサ信号として出力すると共に、更に、その変換に用いられる周期Ｔ２のトリガ信号（同期信号）を出力する。
【００３１】
図１に示す如く、センサ信号処理ＩＣ３４，３６はそれぞれ、マイクロコンピュータ（以下、単にマイコンと称す）６０にセンサ信号用の配線及び同期信号用の配線を介して接続している。マイコン６０は、複数の入力ポートを有するＡ／Ｄ変換器６２を備えている。
【００３２】
図４は、本実施例のセンサ信号処理装置２０が備えるマイコン６０のＡ／Ｄ変換器６２の内部構成図を示す。図４に示す如く、Ａ／Ｄ変換器６２は、少なくとも３つの入力ポートを有している。入力ポートＡＤ０には、センサ信号処理ＩＣ３４の４ビットＤ／Ａ変換器５４が接続されており、その４ビットＤ／Ａ変換器５４の出力するアナログ電圧が供給される。また、入力ポートＡＤ１には、センサ信号処理ＩＣ３６の４ビットＤ／Ａ変換器５６が接続されており、その４ビットＤ／Ａ変換器５６の出力するアナログ電圧が供給される。
【００３３】
Ａ／Ｄ変換器６２は、変換部６４を備えている。変換部６４は、入力ポートＡＤにスイッチ６６を介して接続されていると共に、コンデンサ６８を介して接地されている。スイッチ６６は、入力ポートＡＤを選択的に変換部６４に接続させる機能を有している。スイッチ６６には、コントローラ７０が接続されている。コントローラ７０は、後に詳述する如く適宜、変換部６４に接続する入力ポートＡＤが切り替わるようにスイッチ６６を駆動する。
【００３４】
また、コンデンサ６８は、スイッチ６６が切り替わる間、入力されたアナログ電圧を一定に維持する役割を有している。変換部６４は、上記した４ビットＤ／Ａ変換器５４，５６と逆の処理を行うことにより、スイッチ６６を介して接続する入力ポートＡＤから供給されるアナログ電圧を４ビットのディジタルデータに変換して復調すると共に、その４ビットのディジタルデータをビット単位で分離して出力する。変換部６４によるＡ／Ｄ変換は、後に詳述するタイミングで行われる。
【００３５】
図１に示す如く、変換部６４には、フィルタ部７２が接続されている。フィルタ部７２は、センサ信号処理ＩＣ３４側のセンサ素子２２〜２６それぞれに対応して設けられた３つのディジタルフィルタと、センサ信号処理ＩＣ３６側のセンサ素子２８〜３２それぞれに対応して設けられた３つのディジタルフィルタと、を有している。
【００３６】
センサ信号処理ＩＣ３４に対応する３つのディジタルフィルタは、スイッチ６６により変換部６４と入力ポートＡＤ０とが接続されている場合にＡ／Ｄ変換器６２と接続する。この場合には、３つのディジタルフィルタのすべてに変換部６４によるＡ／Ｄ変換処理の結果として得られるディジタル信号の最上位ビットが供給されると共に、それらの各ディジタルフィルタにそのディジタル信号の対応する下位ビットが供給される。また、センサ信号処理ＩＣ３６に対応する３つのディジタルフィルタは、スイッチ６６により変換部６４と入力ポートＡＤ１とが接続されている場合にＡ／Ｄ変換器６２と接続する。この場合には、それら３つのディジタルフィルタのすべてにＡ／Ｄ変換処理の結果として得られるディジタル信号の最上位ビットが供給されると共に、それらの各ディジタルフィルタにそのディジタル信号の対応する下位ビットが供給される。これら６つのディジタルフィルタはそれぞれ、供給されるビットについて例えばサンプル数３２個の移動平均を演算する。
【００３７】
フィルタ部７２には、補正量演算部７４が接続されている。補正量演算部７２は、フィルタ部７２の各ディジタルフィルタから出力されるデータについて、マイコン６０に内蔵された不揮発性メモリ（図示せず）に書き込まれている補償量データに基づいて、所定のプログラムに従ってトリミング演算を行い、その結果を出力としてマイコン６０の周辺機器に供給する。
【００３８】
また、マイコン６０は、同期信号用の配線を介してセンサ信号処理ＩＣ３４，３６に接続する同期信号比較部７６、及び、情報を格納するメモリ７８を備えている。同期信号比較部７６は、センサ信号処理ＩＣ３４側の同期信号の周期Ｔ１およびセンサ信号処理ＩＣ３６側の同期信号の周期Ｔ２を検出すると共に、その検出ごとに両者Ｔ１，Ｔ２の長短を比較する。同期信号比較部７６の受信した同期信号の周期Ｔ１，Ｔ２及び上記の処理結果は、メモリ７８に格納されると共に、上記したコントローラ７０に供給される。コントローラ７０は、同期信号比較部７６による同期信号周期Ｔ１，Ｔ２の長短の比較結果に基づいて上記したスイッチ６６を駆動する。
【００３９】
マイコン６０は、また、同期信号異常検出部８０を備えている。同期信号異常検出部８０は、センサ信号処理ＩＣ３４，３６からの同期信号それぞれについて、メモリ７８に記憶されている周期Ｔ１，Ｔ２の記憶値と現に受信した同期信号の周期Ｔ１，Ｔ２とを比較して、その同期信号が異常状態にあるか否かを検出する。マイコン６０は、同期信号異常検出部８０により同期信号に異常が生じていることを検出した場合は、誤動作を防止すべくその異常の発生した同期信号を用いて処理されているセンサ信号を無効とし、そのセンサ出力を用いるシステムの作動を禁止すると共に、その旨の注意を車両乗員に喚起すべく車室内に設けられた所定の警告ランプを点灯させ警報ブザーを作動させる。
【００４０】
以下、本実施例のセンサ信号処理装置２０の動作について具体的に説明する。
【００４１】
上記の構成において、各センサ素子２２〜３２がそれぞれ出力するアナログ電圧は、センサ信号処理ＩＣ３４，３６のΔΣ変調器４２〜５２に供給される。ΔΣ変調器４２〜５２に供給されたアナログ電圧はそれぞれ、一定時間間隔ごとにサンプリングされ、トリガ信号発生器から出力されるトリガ周期Ｔ１，Ｔ２のディジタル信号に変換される。すなわち、ΔΣ変調器４２〜５２において、一のトリガから次のトリガまでの期間（同期信号の一周期）中は常に、供給されたアナログ電圧に応じた一定のディジタル出力が維持される。
【００４２】
このため、４ビットＤ／Ａ変換器５４において、ΔΣ変調器４２〜４６からそれぞれ供給される１ビットディジタル信号と、パルス信号発生器３８から供給されるパルス信号とを重畳した４ビットディジタルデータを変換したアナログ電圧は、一のトリガから次のトリガまでの期間中は、１６値のうち何れか一の値に維持される。また同様に、４ビットＤ／Ａ変換器５６において、ΔΣ変調器４８〜５２からそれぞれ供給される１ビットディジタル信号と、パルス信号発生器４０から供給されるパルス信号とを重畳した４ビットディジタルデータを変換したアナログ電圧は、一のトリガから次のトリガまでの期間中は、１６値のうち何れか一の値に維持される。
【００４３】
そして、それらのアナログ電圧は、センサ信号としてマイコン６０のＡ／Ｄ変換器６２の入力ポートに供給される。以下、センサ信号処理ＩＣ３４の４ビットＤ／Ａ変換器５４からＡ／Ｄ変換器６２に供給されるアナログ電圧をセンサ信号１と、センサ信号処理ＩＣ３６の４ビットＤ／Ａ変換器５６からＡ／Ｄ変換器６２に供給されるアナログ電圧をセンサ信号２と、それぞれ称す。
【００４４】
また、センサ信号処理ＩＣ３４において用いられる周期Ｔ１のトリガ信号、及び、センサ信号処理ＩＣ３６において用いられる周期Ｔ２のトリガ信号はそれぞれ、マイコン６０に供給される。以下、センサ信号処理ＩＣ３４からマイコン６０に供給されるトリガ信号を同期信号１と、センサ信号処理ＩＣ３６からマイコン６０に供給されるトリガ信号を同期信号２と、それぞれ称す。
【００４５】
マイコン６０は、何れかの同期信号１，２が供給された場合、その直後或いは他の同期信号の処理が終了した後、まず、コントローラ７０の指令によりその同期信号１，２に対応したセンサ信号１，２が入力される入力ポートＡＤを変換部６４に接続する。そして、かかる状態でその入力ポートに現れる電圧を４ビットＤ／Ａ変換器５４，５６においてアナログ的に多重化された４つの１ビットディジタルデータに変換する。
【００４６】
また、マイコン６０は、次の同期信号２，１が供給された場合、その直後或いは他の同期信号の処理が終了した後、まず、コントローラ７０の指令によるスイッチ６６の切り替え動作により変換部６４が接続する入力ポートＡＤを当該同期信号２，１に対応したセンサ信号２，１が入力される入力ポートＡＤに切り替える。そして、かかる状態でその入力ポートＡＤに現れる電圧を４ビットＤ／Ａ変換器５６，５４においてアナログ的に多重化された４つの１ビットディジタルデータに変換する。
【００４７】
かかるＡ／Ｄ変換処理が行われると、Ａ／Ｄ変換器６２の出力には、最上位ビットからパルス信号，ヨーレートＹＡＷのディジタルデータ，加速度Ｇのディジタルデータ，温度ＴＨのディジタルデータが現れる。Ａ／Ｄ変換器６２から出力された信号は、フィルタ部７２に供給され、ディジタルデータの各ビットについて移動平均処理される。そして、その移動平均が施された結果得られた信号は、トリミングされた後、各センサ素子２２〜３２の出力値としてマイコン６０の周辺機器に供給され、各種演算に用いられる。
【００４８】
本実施例の構成においては、センサ信号処理ＩＣ３４がセンサ素子２２〜２６による各アナログ信号をΔΣ変調器４２〜４６及び４ビットＤ／Ａ変換器５４を用いてアナログ多重化してマイコン６０のＡ／Ｄ変換器６２に供給すると共に、センサ信号処理ＩＣ３６がセンサ素子２８〜３２による各アナログ信号をΔΣ変調器４８〜５２及び４ビットＤ／Ａ変換器５６を用いてアナログ多重化してマイコン６０のＡ／Ｄ変換器６２に供給する。このため、各センサ素子２２〜３２の出力がそれぞれマイコン６０に供給される構成に比して、センサ信号処理ＩＣ３４，３６の出力端子の数が少なくてよく、その削減が図られている。
【００４９】
ところで、センサ信号処理ＩＣ３４側の同期信号（トリガ信号）の周期Ｔ１とセンサ信号処理ＩＣ３６側の同期信号の周期Ｔ２とはほぼ同一に設定されているが、実際には多少の変動が生じている。かかる構成において、Ａ／Ｄ変換器６２におけるＡ／Ｄ変換が常に、マイコン６０にセンサ信号（具体的には、その同期信号のトリガ）が入力されるタイミングの早い順に行われるものとすると、不都合が生ずる。
【００５０】
すなわち、周期の長い同期信号が入力され、その後に周期の短い同期信号が入力された場合に、まず、周期の長い同期信号に対応するセンサ信号のＡ／Ｄ変換が行われ、そのＡ／Ｄ変換が終了した後に周期の短い同期信号に対応するセンサ信号のＡ／Ｄ変換が行われるものとすると、同期信号周期の短い側のセンサ信号は一の値に維持される期間が短いにもかかわらずそのＡ／Ｄ変換処理が待たされる時間が存在するため、そのＡ／Ｄ変換処理が開始された時点では既に次の値に切り替わっている可能性が高く、その同期信号の一周期中にＡ／Ｄ変換が全く行われない事態が生じ得る。このため、上記の構成では、センサ素子２８〜３２による物理量の検出が精度よく行われないこととなり、Ａ／Ｄ変換の信頼性が低下してしまう。特に、本実施例においては２つのセンサ信号処理ＩＣ３４，３６が設けられているが、その数が増えるほど上記した不都合は顕著になる。
【００５１】
一方、周期の長い同期信号が入力され、その後に周期の短い同期信号が入力された場合に、同期信号周期の長い側のセンサ信号のＡ／Ｄ変換が行われていれば直ちにそのＡ／Ｄ変換を中断し、同期信号周期の短い側のセンサ信号のＡ／Ｄ変換を開始することとすれば、その同期信号周期の短いセンサ信号のＡ／Ｄ変換が一周期中に全く行われない事態の発生は回避される。また、同期信号周期が比較的長い場合は、そのセンサ信号のＡ／Ｄ変換を行うことのできる時間は比較的多く確保されるので、そのＡ／Ｄ変換が中断された場合にも、同期信号周期の短い側のセンサ信号のＡ／Ｄ変換が終了した後にその変換を再開することとすれば、そのＡ／Ｄ変換を終了させることは十分に可能である。
【００５２】
そこで、本実施例のセンサ信号処理装置２０は、同期信号の一周期中にセンサ信号のＡ／Ｄ変換をできるだけ確保するために、センサ信号のＡ／Ｄ変換を入力タイミングの早いものではなく、同期信号周期の短いものを優先して行う点に特徴を有している。
【００５３】
図５は、センサ信号１，２のうち何れを優先してＡ／Ｄ変換処理すべきかを設定すべく、本実施例においてマイコン６０の同期信号比較部７６が実行する制御ルーチンの一例のフローチャートを示す。図５に示すルーチンは、同期信号が入力されるごとに繰り返し起動されるルーチンである。図５に示すルーチンが起動されると、まずステップ１００の処理が実行される。
【００５４】
ステップ１００では、センサ信号処理ＩＣ３４，３６から同期信号用の配線を介してそれぞれ送られた同期信号の周期Ｔ１，Ｔ２を検出すると共に、周期Ｔ１が周期Ｔ２に比して長いか否かが判別される。Ｔ１＞Ｔ２が成立する場合は、センサ信号１が一定値に維持される期間の方が、センサ信号２が一定値に維持される期間よりも長いと判断できる。従って、かかる判別がなされた場合は、次にステップ１０２の処理が実行される。一方、Ｔ１＞Ｔ２が成立しない場合は、センサ信号１が一定値に維持される期間が、センサ信号２が一定値に維持される期間よりも長くないと判断できる。従って、かかる判別がなされた場合は、次にステップ１０４の処理が実行される。
【００５５】
ステップ１０２では、センサ信号２をＡ／Ｄ変換について優先処理すべきセンサ信号として設定し、その優先情報をメモリ７８に記憶する処理が実行される。また、ステップ１０４では、センサ信号２をＡ／Ｄ変換について優先処理すべきセンサ信号として設定し、その優先情報をメモリ７８に記憶する処理が実行される。ステップ１０２，１０４の処理が終了すると、今回のルーチンは終了される。
【００５６】
上記図５に示すルーチンによれば、センサ信号処理ＩＣ３４，３６からセンサ信号１，２と同時に別配線を介して同期信号１，２が送られて入力されるごとに、その同期信号１，２の周期の長短を比較し、その短い方を優先してＡ／Ｄ変換処理を行うべきセンサ信号として設定・記憶させることができる。
【００５７】
図６は、センサ信号を処理すべく、本実施例においてマイコン６０のコントローラ７０が実行する制御ルーチンの一例のフローチャートを示す。図６に示すルーチンは、所定時間ごとに繰り返し起動されるルーチンである。図６に示すルーチンが起動されると、まずステップ１２０の処理が実行される。
【００５８】
ステップ１２０では、前回処理から今回処理にかけて、センサ信号処理ＩＣ３４から送信される同期信号１が同期信号比較部７６に受信されたか否かが判別される。その結果、同期信号１が受信されていないと判別された場合は、次にステップ１２２の処理が実行される。ステップ１２２では、前回処理から今回処理にかけて、センサ信号処理ＩＣ３６から送信される同期信号２が同期信号比較部７６に受信されたか否かが判別される。その結果、同期信号２が受信されていないと判別された場合は、以後何ら処理が進められることなく、今回のルーチンは終了される。
【００５９】
一方、上記ステップ１２０において、同期信号１が受信されたと判別された場合は、次にステップ１２４の処理が実行される。ステップ１２４では、メモリ７８に記憶されている優先情報に基づいて、センサ信号１がＡ／Ｄ変換を優先的に行うべきセンサ信号として設定されているか否かが判別される。その結果、肯定判定がなされた場合は、次にステップ１３０の処理が実行される。一方、否定判定がなされ、センサ信号２がＡ／Ｄ変換を優先的に行うべきセンサ信号として設定されていると判断された場合は、次にステップ１２６の処理が実行される。
【００６０】
ステップ１２６では、現にセンサ信号２のＡ／Ｄ変換処理が行われているか否かが判別される。その結果、センサ信号２がＡ／Ｄ変換処理されている状態にあると判別された場合は、次にステップ１２８においてセンサ信号２のＡ／Ｄ変換処理が終了するまでセンサ信号１の処理が待機される。一方、上記ステップ１２６においてセンサ信号２がＡ／Ｄ変換処理されている状態にないと判別された場合、及び、ステップ１２８においてセンサ信号２のＡ／Ｄ変換処理が終了した場合は、次にステップ１３０の処理が実行される。
【００６１】
ステップ１３０では、変換部６６が入力ポートＡＤ０と接続するようにスイッチ６６が駆動され、センサ信号１のＡ／Ｄ変換処理が行われる。本ステップ１３０の処理が実行されると、センサ信号処理ＩＣ３４側のセンサ素子２２〜２６による物理量の検出処理が行われることとなる。本ステップ１３０の処理が終了すると、今回のルーチンは終了される。
【００６２】
一方、上記ステップ１２２において、同期信号２が受信されたと判別された場合は、次にステップ１３２の処理が実行される。ステップ１３２では、メモリ７８に記憶されている優先情報に基づいて、センサ信号２がＡ／Ｄ変換を優先的に行うべきセンサ信号として設定されているか否かが判別される。その結果、肯定判定がなされた場合は、次にステップ１３８の処理が実行される。一方、否定判定がなされた場合は、センサ信号１がＡ／Ｄ変換を優先的に行うべきセンサ信号として設定されていると判断された場合は、次にステップ１３４の処理が実行される。
【００６３】
ステップ１３４では、現にセンサ信号１のＡ／Ｄ変換処理が行われているか否かが判別される。その結果、センサ信号１がＡ／Ｄ変換処理されている状態にあると判別された場合は、次にステップ１３６においてセンサ信号１のＡ／Ｄ変換処理が終了するまでセンサ信号２の処理が待機される。一方、上記ステップ１３４においてセンサ信号１がＡ／Ｄ変換処理されている状態にないと判別された場合、及び、ステップ１３６においてセンサ信号１のＡ／Ｄ変換処理が終了した場合は、次にステップ１３８の処理が実行される。
【００６４】
ステップ１３８では、変換部６６が入力ポートＡＤ１と接続するようにスイッチ６６が駆動され、センサ信号２のＡ／Ｄ変換処理が行われる。本ステップ１３８の処理が実行されると、センサ信号処理ＩＣ３６側のセンサ素子２８〜３２による物理量の検出処理が行われることとなる。本ステップ１３８の処理が終了すると、今回のルーチンは終了される。
【００６５】
上記図６に示すルーチンによれば、同期信号１が入力された際、その同期信号１に対応するセンサ信号１がＡ／Ｄ変換について優先されている場合には直ちに、また、その同期信号１に対応しないセンサ信号２がＡ／Ｄ変換について優先されている場合にはセンサ信号２の処理の完了を待って、センサ信号１のＡ／Ｄ変換処理を開始することができる。また、同期信号２が入力された際、その同期信号２に対応するセンサ信号２がＡ／Ｄ変換について優先されている場合には直ちに、また、その同期信号２に対応しないセンサ信号１がＡ／Ｄ変換について優先されている場合にはセンサ信号１の処理の完了を待って、センサ信号２のＡ／Ｄ変換処理を行うことができる。
【００６６】
Ａ／Ｄ変換処理が優先されるセンサ信号は、上記図５に示す処理結果に従って同期信号周期の短いものである。従って、本実施例においては、周期の短い同期信号が入力された場合は、その同期信号に対応するセンサ信号を直ちにＡ／Ｄ変換することができる。一方、周期の長い同期信号が入力された場合は、周期の短い同期信号に対応するセンサ信号のＡ／Ｄ変換が行われていればそのＡ／Ｄ変換の終了を待って、その周期の長い同期信号に対応するセンサ信号をＡ／Ｄ変換することができる。
【００６７】
尚、同期信号周期の長いセンサ信号がＡ／Ｄ変換処理されている状況で同期信号周期の短いセンサ信号のＡ／Ｄ変換処理が開始された場合は、その同期信号周期の長いセンサ信号の処理は中断され、それまでの処理が一時記憶メモリに記憶されるが、そのセンサ信号の処理は、その後、同期信号周期の短いセンサ信号のＡ／Ｄ変換処理が終了した後に一時記憶メモリに記憶された状態から再開される。
【００６８】
このように、本実施例の構成においては、同期信号周期の長いセンサ信号がＡ／Ｄ変換処理を行っている最中においても、周期の短い同期信号が入力された場合には、その同期信号周期の短いセンサ信号が優先的にＡ／Ｄ変換される。このため、同期信号周期の短いセンサ信号のＡ／Ｄ変換がその一周期中に全く行われない事態の発生は回避される。また、同期信号の周期が長い場合は、短い場合に比べて、センサ信号をＡ／Ｄ変換処理する時間は比較的多く確保される。従って、本実施例のセンサ信号処理装置２０によれば、同期信号の周期が短いほどセンサ信号が復調され易くなるため、センサ信号について同期信号の一周期ごとの復調処理をできるだけ確保することが可能となっている。
【００６９】
逆に、かかる処理手法によれば、すべてのセンサ信号について同期信号の一周期ごとの復調処理（Ａ／Ｄ変換処理）ができるだけ確保されるため、マイコン６０を処理速度が高く性能の高いものにしたり、或いは、複数存在するセンサ信号処理ＩＣ３４，３６ごとにＡ／Ｄ変換器６２を設けることは不要である。このため、本実施例のシステムによれば、センサ信号処理ＩＣ３４，３６からのセンサ信号の処理を汎用性のあるマイコン等を用いることができ、低廉なコストパフォーマンスを実現することができる。
【００７０】
ところで、トリガ信号発生器の発生すべき同期信号の周期Ｔ１，Ｔ２は一定に維持されるため、マイコン６０の同期信号比較部７６において検出されるその検出周期Ｔ１，Ｔ２も一定に維持される筈である。すなわち、その検出周期Ｔ１，Ｔ２が大きく変動する場合には、トリガ信号発生器の異常やそのトリガ信号発生器とマイコン６０との間の配線の短絡等に起因してノイズが重畳したと判断することができ、同期信号を基準として生成されるセンサ信号が真値を示していない可能性が高くなる。
【００７１】
そこで、本実施例のセンサ信号処理装置２０は、マイコン６０の同期信号異常検出部８０において、センサ信号処理ＩＣ３４，３６からの同期信号１，２を受信した場合に、その同期信号の周期Ｔ１，Ｔ２と現にメモリ７８に記憶されている前回処理時に記憶した記憶値（以下、これをＴ１´，Ｔ２´とする。）とを比較する。そして、次式（１）が成立する場合は、検出周期Ｔ１，Ｔ２が許容範囲に維持されているので、検出される同期信号が正常状態にあるとしてそのセンサ信号の処理を継続する。一方、次式（１）が成立しない場合は、検出周期Ｔ１，Ｔ２が許容範囲に維持されていないので、検出される同期信号に異常が生じているとして異常処理を実行する。
【００７２】
異常処理としては、具体的には、その異常の生じた同期信号を用いて処理されているセンサ信号を無効とし、そのセンサ出力を用いるシステムの作動を禁止すると共に、その旨の注意を車両乗員に喚起すべく車室内に設けられた所定の警告ランプを点灯させ警報ブザーを作動させる。
【００７３】
（Ｔ＊´−α）＜Ｔ＊＜（Ｔ＊´＋α）                    ・・・（１）
但し、＊は“１”又は“２”であり、αは同期信号に異常が生じていると判断できる最小の正の周期誤差である。
【００７４】
このように、本実施例のセンサ信号処理装置２０によれば、センサ信号処理ＩＣ３４，３６からマイコン６０に供給される同期信号の周期Ｔ１，Ｔ２の異常に伴うセンサ信号の異常を判定することができ、また、そのセンサ信号異常時にその異常の生じたセンサ信号に基づく物理量検出を行わないので、センサ素子２２〜３２による物理量を検出するうえでの信頼性の低下を防止することが可能となっている。
【００７５】
尚、上記の実施例においては、センサ信号処理ＩＣ３４，３６が特許請求の範囲に記載した「センサ信号変換手段」に、マイコン６０のＡ／Ｄ変換器６２が特許請求の範囲に記載した「復調手段」に、同期信号比較部７６が特許請求の範囲の請求項４に記載した「比較手段」に、同期信号異常検出部８０が特許請求の範囲に記載した「異常判定手段」に、マイコン６０が同期信号の異常を検出した際にその同期信号を用いて処理されているセンサ信号をシステム制御に用いずに無効とすることが特許請求の範囲に記載した「無効手段」に、それぞれ相当している。
【００７６】
ところで、上記の実施例においては、Ａ／Ｄ変換器６２に、複数のセンサ素子２２〜３２のアナログ信号を多重化したアナログ多重信号が２つ供給される構成が採用されているが、２つのアナログ多重信号を供給する構成に限らず、３つ以上のアナログ多重信号を供給する構成に適用することも可能であり、また、複数のセンサ素子のアナログ信号を多重化したアナログ多重信号を供給する構成に限らず、単に二つ以上のセンサ素子のアナログ信号をそれぞれ一周期中同一の値を保持して供給する構成に適用することも可能である。
【００７７】
また、上記の実施例においては、センサ信号処理ＩＣ３４，３６が、各センサ素子２２〜３２のアナログ信号に基づく１ビットディジタル信号とパルス信号とを重畳した４ビットディジタルデータをアナログ信号に変換してマイコン６０に送ることとしているが、パルス信号が重畳されていない、センサ素子２２〜３２による信号のみを重畳したディジタルデータをアナログ信号に変換してマイコン６０に送ることとしてもよい。
【００７８】
また、上記の実施例においては、マイコン６０側が同期信号１，２の周期Ｔ１，Ｔ２を検出するうえで、その同期信号を用いてセンサ信号を生成するセンサ信号処理ＩＣ３４，３６からマイコン６０へ同期信号を供給することとしているが、本発明はこれに限定されるものではなく、その同期信号を生成するトリガ発生器自体からマイコン６０へ同期信号を供給することとしてもよい。
【００７９】
また、上記の実施例においては、図５に示す如くマイコン６０に同期信号１，２が入力されるごとにその同期信号の周期Ｔ１，Ｔ２を検出することとしているが、本発明はこれに限定されるものではない。すなわち、トリガ信号発生器の発生すべき同期信号の周期Ｔ１，Ｔ２は一定に維持されるため、マイコン６０において検出されるその検出周期Ｔ１，Ｔ２も一定に維持される筈であるので、センサ信号処理ＩＣ３４側の同期信号１の周期Ｔ１、及び、センサ信号処理ＩＣ３６側の同期信号２の周期Ｔ２のそれぞれについて、システム起動中一回のみ、好ましくは、システム起動直後の一回のみ検出して、両者の長短を比較した結果をメモリ７８に記憶し、その後はその記憶値Ｔ１，Ｔ２を用いて処理を進めることとしてもよい。
【００８０】
かかる構成によれば、同期信号１，２が入力されるごとにその同期信号の周期Ｔ１，Ｔ２を検出する必要はないので、その分だけマイコン６０側の信号処理負荷の軽減を図ることが可能となる。この場合には、同期信号比較部７６がシステム起動直後の同期信号１の周期Ｔ１と同期信号２の周期Ｔ２とを比較することが特許請求の範囲の請求項２に記載した「比較手段」に相当する。
【００８１】
更に、上記の実施例においては、システムが起動した後にマイコン６０へ同期信号を供給し、マイコン６０側に同期信号１，２の周期Ｔ１，Ｔ２を検出させ、その長短の比較結果を検出させることとしているが、本発明はこれに限定されるものではなく、製造出荷時や修理時等に他の設備からマイコン６０のメモリ７８に予め、センサ信号処理ＩＣ３４，３６においてセンサ信号の生成に用いる同期信号の周期Ｔ１，Ｔ２或いはその長短の比較結果等の優先情報を記憶させ、その後のシステム起動後にメモリ７８に記憶されている周期の短い方からの優先順位に従ってセンサ信号処理ＩＣ３４，３６からのセンサ信号のＡ／Ｄ変換処理を行うこととしてもよい。
【００８２】
かかる構成によれば、同期信号１，２の周期Ｔ１，Ｔ２を全く検出する必要はないので、その分だけマイコン６０側の信号処理負荷の軽減を図ることが可能となる。この場合には、外部設備を用いて上記した優先情報が記憶されるメモリ７８が特許請求の範囲の請求項３に記載した「メモリ」に相当する。
【図面の簡単な説明】
【００８３】
【図１】本発明の一実施例であるセンサ信号処理装置のシステム構成図である。
【図２】本実施例のセンサ信号処理装置が備えるセンサ信号処理ＩＣの内部構成図である。
【図３】図２に示す４ビットＤ／Ａ変換器の動作を説明するための図である。
【図４】本実施例のセンサ信号処理装置が備えるマイコンのＡ／Ｄ変換器の内部構成図である。
【図５】本実施例において、センサ信号の優先順位を設定すべく実行される制御ルーチンのフローチャートである。
【図６】本実施例において、センサ信号を処理すべく実行される制御ルーチンのフローチャートである。
【符号の説明】
【００８４】
２０  センサ信号処理装置
２２〜３２  センサ素子
３４，３６  センサ信号処理ＩＣ
４２〜５２  ΔΣ変調器
５４，５６  ４ビットＤ／Ａ変換器
６０  マイコン
６２  Ａ／Ｄ変換器
７０  コントローラ
７６  同期信号比較部
７８  メモリ
８０  同期信号異常検出部
【図１】
2005092720.tif 000003
【図２】
2005092720.tif 000004
【図３】
2005092720.tif 000005
【図４】
2005092720.tif 000006
【図５】
2005092720.tif 000007
【図６】
2005092720.tif 000008