(57)【要約】【課題】  従来、半導体素子と回路基板との間のインピーダンス整合を達成するために、チップ容量やチップ抵抗を用いていたため追加部材や製造工程の増加を招来していた。【解決手段】  回路基板に設けた中間パッドと金属膜により容量を形成してインピーダンス整合を達成する。中間パッドと金属膜は配線基板に配線層や電極パッドを形成するのと同一の工程により同時に形成することができるので、追加部材や製造工程の増加を招くことがない。【選択図】  図１
2005327903.tif 000002
【特許請求の範囲】
【請求項１】
電極パッドと、中間パッドと、一定電位に保たれた金属膜とを有する回路基板と、
電極端子を有し前記回路基板に搭載される半導体素子と、
と有し、
前記電極パッドと前記中間パッドとが共に前記回路基板の第一面上に形成され
前記電極パッドと前記中間パッドとがワイヤボンディングされ、
前記中間パッドと前記電極端子とがワイヤボンディングされ、
前記中間パッドと前記金属膜とを電極として容量が形成されることを特徴とする半導体装置。
【請求項２】
前記金属膜が、前記第一面上であって、前記中間パッドに並置して形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属膜が、前記回路基板の前記第一面に対向する第二面上であって、前記中間パッドと対向する位置に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記回路基板が、複数の絶縁層と、複数の配線層とを有する多層配線基板であって、前記金属膜が、前記複数の配線層のうちの一つの配線層内であって、前記中間パッドと対向する位置に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記一定電位が接地電位であることを特徴とする請求項１乃至請求項４に記載の半導体装置。
【請求項６】
前記一定電位が前記半導体装置に供給される電源電位であることを特徴とする請求項１乃至請求項４に記載の半導体装置。
【請求項７】
前記電極パッドと前記中間パッドとの間に形成されるボンディングワイヤの本数と、前記中間パッドと前記電極端子との間に形成されるボンディングワイヤの本数とが異なることを特徴とする請求項1乃至請求項６に記載の半導体装置。
【請求項８】
前記中間パッドは、複数の中間パッドからなり、
前記複数の中間パッドはワイヤボンディングにより直列に接続され、一端の中間パッドが前記電極パッドにワイヤボンディングされ、他端の中間パッドが前記電極端子にワイヤボンディングされることを特徴とする、請求項１乃至請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特にワイヤボンディングにより半導体素子と回路基板とが接続される半導体装置に関する。
【背景技術】
【０００２】
ＩＴ（Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ）技術の急速な進歩に従い、高速通信機器内の伝送路を通信されるデータの伝送速度は、ますます高速化が進んでいる。例えばＳｅｒｄｅｓというシリアル又はパラレル変換インタフェースにおいては、数１００Ｍ〜数ＧＨｚ、さらには数１０ＧＨｚといった高速ないくつかの規格が知られている。
【０００３】
一方、低価格化の要求により、高速通信機器内に使用される半導体装置において、半導体素子と回路基板とを電気的に接続する方法としてワイヤボンディング法が多く用いられるようになってきている。
【０００４】
しかし、ワイヤボンディング法により半導体装置を製造すると、半導体素子、ボンディングワイヤ、回路基板それぞれのインピーダンスが異なるため、インピーダンス不整合による伝送信号の多重反射、及びそれに起因する伝送信号の波形歪及び伝送エラーの発生という問題が生じる。この問題は、データの伝送速度が高速になるにつれて、さらに顕在化している。尚、本出願中、インピーダンスとは、特性インピーダンスを意味するものとする。
【０００５】
ここで、半導体素子のインピーダンスは、内部回路の工夫やパッド・配線形状（幅、間隔、等）の変更により、また、回路基板のインピーダンスは、配線形状（幅、間隔、等）により、ある程度は所望の値に調整することが可能である。高速信号をやり取りする半導体素子や回路基板では、インピーダンスは約５０Ωに調整されている。
【０００６】
しかし、ボンディングワイヤは、低コスト化の要求等により、ワイヤ材料、ピッチ等が制限され、インピーダンスを所望の値に調整することが困難であり、ボンディングワイヤ自体のインピーダンスは約１００〜１２０Ωとなっている。このため、ボンディングワイヤ自体の工夫によっては、半導体素子や回路基板との間のインピーダンス不整合を十分に解消できない。  
【０００７】
このようなインピーダンス不整合の問題を改善する方法として、従来、以下の技術が用いられてきた。
【０００８】
第１の従来技術は、特開平９-２２９７７号公報に記載の技術であり、この技術を用いた半導体装置の概略を図６に示す。この技術は、信号用ワイヤSグランド用ワイヤGと電源用ワイヤVで挟み、それぞれのワイヤが略同じ長さでかつ平行になるように配置するものである。このように配置することにより、ワイヤ内を流れる電流の向きが各々のワイヤ間で反対方向となるので、各々の電流により生じる磁界が打ち消しあう。これにより、信号配線ワイヤのインダクタンスの低減を図っている。
【０００９】
第２の従来技術は、特開平１０-１４５００７号公報に記載の技術であり、この技術を用いた半導体装置を図７に示す。この技術は、半導体素子と回路基板とを接続するボンディングワイヤの途中に素子抵抗Rや素子容量Cを並列に接続することによりインダクタンスを調整しようとするものである。
【特許文献１】特開平９-２２９７７号公報
【特許文献２】特開平１０-１４５００７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、上記従来技術を用いると、次のような課題が生じる。
【００１１】
第１の従来技術のように、信号用ワイヤをグランド用ワイヤと電源用ワイヤとの間に配置することは、コストやパッケージ形状（回路基板の大きさ、パッド数等）の要求により、ボンディングワイヤの本数に制限がある場合などは実現が困難であるという課題がある。
【００１２】
第２の従来技術のように、素子抵抗や素子容量をボンディングワイヤの途中に接続する技術は、別部品である素子抵抗や素子容量が必要であり、また、これらの部品を実装するための追加の工程が必要となり、部品費、製造プロセス費のコスト増加と招くという課題がある。
【００１３】
本発明は上述した従来技術の課題を鑑みてなされたものであって、その目的とするところは、ボンディングワイヤ本数の制限を回避しつつ、かつ部品費・製造プロセス費といったコストの増加を招くことなく、半導体素子とボンディングワイヤと回路基板との間のインピーダンスが整合した半導体装置を提供することである。
【課題を解決するための手段】
【００１４】
上記目的を達成するべく、本発明によれば、電極パッドと、中間パッドと、一定電位に保たれた金属膜とを有する回路基板と、電極端子を有し回路基板に搭載される半導体素子とを有し、電極パッドと中間パッドとが共に回路基板の第一面上に形成され、電極パッドと中間パッドとがワイヤボンディングされ、中間パッドと電極端子とがワイヤボンディングされ、中間パッドと金属膜とを電極として容量が形成される半導体装置が提供される。
【００１５】
この発明によると、インピーダンス整合のために、中間パッドと金属膜で形成される容量を用いるので、ボンディングワイヤの本数が制限される場合にも本技術を適用できる。また、素子抵抗や素子容量といった追加部材が必要ないので部材コストの増加を招くことが無い。また、中間パッドと金属膜とは、例えば回路基板を作成する際に、電極パッドや配線層等と同一の工程により作成することができるので、製造工程の増加によるコストの増加を招くことが無い。
【発明の効果】
【００１６】
本発明によると、回路基板に設けた中間パッドと金属膜とにより容量を構成してインピーダンス整合を得るために、ボンディングワイヤを増加させる必要がなく、素子抵抗や素子容量等の追加部品を必要としない。また、中間パッドと金属膜とを、回路基板の製造時に、同時に作りこむことができるので、製造工程が簡略であり、コスト増加を抑制できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について、図面を用いて説明する。尚、全ての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１８】
（第一の実施形態）
本発明の一実施形態における半導体装置１００を図１に示す。図１（ｂ）は図１（ａ）のA-A’における断面図である。
【００１９】
本実施形態の半導体装置１００においては、回路基板１０の一方の面１１上に、電極パッド２と、中間パッド３と、金属膜であるグランドリング４とが設けられ、電極端子５を有する半導体素子６が搭載されている。グランドリング４は、中間パッド３に並置して設けられる。ここで、図１（ａ）に示すように、グランドリング４の一部が中間パッド３を取り囲むように配置してもよい。
【００２０】
電極パッド２は、回路基板１０に設けられた貫通電極７０を介して、面１１の裏面１２に設けられた信号入力用の半田ボール８０と電気的に接続している。同様に、グランドリング４は、貫通電極７１を介して、裏面１２に設けられたグランド用の半田ボール８１と電気的に接続している。中間パッド３は、浮遊電位となっており、ボンディングワイヤ９０に印加される信号電圧に応じて、その電位が変化する。
【００２１】
電極パッド２と中間パッド３とが、ボンディングワイヤ９０によって接続される。同様に、中間パッド３と電極端子５とがボンディングワイヤ９１によって接続され、電極パッド２と中間パッド３と電極端子５とが、この順で直列に接続される。
【００２２】
本実施の形態における半導体装置の動作について説明する。
【００２３】
まず、電気信号が信号入力用の半田ボール８０に入力される。その後、この電気信号は、貫通電極７０、電極パッド２、ボンディングワイヤ９０、中間パッド３、ボンディングワイヤ９１、電極端子５の順で伝播し、半導体素子６内に入力する。このとき、中間パッド３とグランドリング４とを電極とする容量C1（図中に示した容量を表す記号は、中間パッドと金属膜（ここではグランドリング）とにより形成される容量を仮想的に表示したものであり、容量素子が実際に存在することを意味するものではない。本願の他の図面においても同様とする。）により、インピーダンス整合が達成される。
【００２４】
ここで、インピーダンス整合を達成するための容量値は、半導体素子６の特性やボンディングワイヤ９０、９１の太さや長さに応じて変わるため、容量C1の容量値の調節を要する場合がある。その場合は、中間パッド３の面積や、中間パッド３とグランドリング４との間隔を適宜変更することにより、それぞれ、容量電極面積、及び容量電極間隔が変化し、適切な容量値に調節することができる。
【００２５】
本実施の形態における半導体装置１００においては、中間パッド３は、電極パッド２やグランドリング４と同一の工程により回路基板１０上に同時に形成することができ、また、追加されるのは一本のボンディングワイヤ９１とその接続工程のみであるので、追加部品によるコストや製造コストの増加をほとんど招くことがない。また、そもそもワイヤボンディング接続すべき電極パッドと電極端子間の接続を、一旦中間パッドを経由させているのみであるから、ワイヤボンディングの本数の制限の問題が生じることもない。
【００２６】
以下の実施の形態では、第一の実施の形態と異なる点を中心に説明する。
【００２７】
（第二の実施形態）
図２は本実施の形態に係る半導体装置２００を示す図である。図２（ｂ）は図２（ａ）のB-B’断面図である。
【００２８】
本実施の形態においては、一つの信号用に、第一の中間パッド３１と、第二の中間パッド３２が設けられている。電極パッド２と第一の中間パッド３１とは、ボンディングワイヤ９０により接続され、電極端子５と第二の中間パットとの間はボンディングワイヤ９１により接続される。そして、２つの中間パッド３１、３２はボンディングワイヤ９２により接続され、電極パッド２と、第一の中間パッド３１と、第二の中間パッド３２と、電極端子５とがこの順番で直列に接続される。グランドリング４は、両方の中間パッド３１、３２の近傍に並置され、グランドリング４と第一の中間パッド３１の間、及びグランドリング４と第二の中間パッド３２との間にそれぞれ容量C2、C3が形成される。
【００２９】
この構造により、大きなインピーダンス不整合を、段階的に整合させることができる。
【００３０】
また、本実施例では、中間パッドが２つの例を示したが、３つ以上であってもよい。
【００３１】
（第三の実施形態）
図は本実施の形態に係る半導体装置３００を示す図である。
【００３２】
本実施の形態においては、電極パッド２と中間パッド３とを接続するボンディングワイヤの本数と、中間パッド３と電極端子５とを接続するボンディングワイヤの本数が異なっている。図３においては、前者が９０の一本で、後者が９１１と９１２の２本である例を示した。
【００３３】
ボンディングワイヤの本数が変わると、接続されるパッドと端子間の電気抵抗値が変化する（本数が増加すると抵抗値が低下する）ので、インピーダンス整合を達成するための調節をワイヤの本数で行うことができる。
【００３４】
（第四の実施形態）
図４は本実施の形態に係る半導体装置４００を示す図であり、図４（ｂ）は図４（ａ）のＣ−Ｃ’断面図である。
【００３５】
本実施の形態では、回路基板１０の裏面１２の、中間パッド３と対向する位置に金属膜８１０が設けられている。この金属膜８１０はグランド用半田ボール８１と電気的に接続している。そして、金属膜８１０と中間パッド３との間に容量Ｃ４が形成されている。
【００３６】
この金属膜８１０は、裏面１２に半田ボールパッド８００の形成と同一の工程で同時に形成することができるので、製造工程数の増加によるコストの増加を招くことがない。また、裏面１２のデッドスペースを有効に活用することができる。
【００３７】
本実施の形態における容量Ｃ４においては、中間パッド３の面積が容量電極面積となっており、回路基板１０の厚みが容量間隔となっている。
【００３８】
本実施の形態における容量値の調節は、中間パッド３の面積を適宜変更することにより行うことができる。
【００３９】
（第五の実施形態）
図５は本実施の形態に係る半導体装置５００を示す図であり、図５（ｂ）は図５（ａ）のＤ−Ｄ’断面図である。
【００４０】
本実施の形態では、回路基板１０が、複数の絶縁層１３（１３０，１３１，１３２）と複数の配線層１４（１４０，１４１）からなる多層配線基板となっている。そして、複数の配線層１４のうち一の配線層内であって中間パッド３に対向する位置に金属膜１５が設けられている。図５（ｂ）には、配線層１４０に金属膜１５を設けた例を示した。この金属膜１５は、貫通電極７２を介して裏面１２のグランド用半田ボール８１と接続されている。そして、金属膜１５と中間パッド３とにより容量Ｃ５が形成されている。
【００４１】
この金属膜１５は、配線層１４０を形成する際に、同一の工程で同時に形成することができるので、製造工程数の増加によるコストの増加を招くことがない。また、配線層１４０内のデッドスペースを有効に活用することができる。
【００４２】
本実施の形態における容量Ｃ５においては、中間パッド３の面積が容量電極面積となっており、中間パッド３と金属膜１５との間の絶縁膜１３０の厚みが容量間隔となっている。
【００４３】
従って、本実施の形態においては、中間パッド３の面積変更による容量電極面積の変更、又は、金属膜１５と中間パッド３との間の絶縁層１３０の厚みの変更による容量電極間隔の変更により、容量値の調節を行うことができる。あるいは、金属膜１５が形成される配線層１４を適宜選択することによっても、容量電極間隔を変更することができる。
【００４４】
以上の実施の形態において、電極パッド２、中間パッド３、電極端子５、グランドリング４、金属膜８１０、１５の材料として、Cu、Al、Auおよびそれらの合金を用いることができ、その他、適切な導電性材料とすることもできる。
【００４５】
また、ボンディングワイヤの材料としては、Auを用いることができ、その他、適切な導電性材料とすることができる。
【００４６】
また、中間パッドと共に容量を形成する金属膜は、上記実施例では、グランド電位としたが、半導体素子に供給される電源電位としてもよい。つまり、例えば、第一の実施形態においてグランドリングではなく、電源リングとすることができる。または、グランドリングと電源リングの両方を併用してもよい。あるいは、グランド電位や電源電位以外であっても、一定電位に保たれた金属膜であればよい。
【図面の簡単な説明】
【００４７】
【図１】本発明の、第一の実施の形態を示す図である。
【図２】本発明の、第二の実施の形態を示す図である。
【図３】本発明の、第三の実施の形態を示す図である。
【図４】本発明の、第四の実施の形態を示す図である。
【図５】本発明の、第五の実施の形態を示す図である。
【図６】第一の従来技術を示す図である。
【図７】第二の従来技術を示す図である。
【符号の説明】
【００４８】
１０：回路基板
１１：回路基板の表面
１２：回路基板の裏面
１３（１３０、１３１、１３２）：絶縁層
１４（１４０、１４１）：配線層
１５、８１０：金属膜
２：電極パッド
３：中間パッド
４：グランドリング
５：電極端子
６：半導体素子
７０、７１、７２：貫通電極
８０、８１：半田ボール
８００：半田ボールパッド
９０、９１、９１１、９１２、９２：ボンディングワイヤ
１００、２００、３００、４００、５００：本発明の半導体装置
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５：仮想的に示した容量
【図１】
2005327903.tif 000003
【図２】
2005327903.tif 000004
【図３】
2005327903.tif 000005
【図４】
2005327903.tif 000006
【図５】
2005327903.tif 000007
【図６】
2005327903.tif 000008
【図７】
2005327903.tif 000009