(57)【要約】【課題】  多層基板に形成する配線パターンのパターン精度を高める。【解決手段】  表面に導電層１１２，１１３が設けられたコア基板１１１にビアホール１１４を形成した後、下地導電層１２１をほぼ全面に形成し、さらに、導電性材料１４０を形成すべきでない領域をドライフィルム１３１，１３２によってマスクする。この状態で、電解メッキ法により導電性材料１４０を成長させることにより、ビアホール１１４の内部の少なくとも一部を導電性材料１４０によって埋める。そして、コア基板１１１の表面と平行に導電性材料１４０を研磨した後、導電層１１２，１１３をパターニングする。【選択図】          図６
2005327885.tif 000002
【特許請求の範囲】
【請求項１】
多層基板の一部を構成する絶縁層であって、少なくとも一方の表面に導電層が形成された絶縁層にビアホールを形成する第１の工程と、
前記ビアホールの内部の少なくとも一部を埋める導電性材料を選択的に形成する第２の工程と、
前記絶縁層の前記表面と平行に前記導電性材料を研磨する第３の工程と、
前記導電層をパターニングする第４の工程と、を備えることを特徴とする多層基板の製造方法。
【請求項２】
前記絶縁層は、コア基板であることを特徴とする請求項１に記載の多層基板の製造方法。
【請求項３】
前記絶縁層は、コア基板上に設けられるビルド層であることを特徴とする請求項１に記載の多層基板の製造方法。
【請求項４】
前記絶縁層にはその両面に前記導電層が形成されており、前記第１の工程は、前記絶縁層及びその両面に設けられた前記導電層を貫通するよう、前記ビアホールを形成することを特徴とする請求項１又は２に記載の多層基板の製造方法。
【請求項５】
前記第２の工程の後、前記ビアホールの内部を樹脂で埋める工程をさらに備えることを特徴とする請求項４に記載の多層基板の製造方法。
【請求項６】
前記第３の工程は、前記ビアホールの内部を樹脂で埋める前に一旦行い、前記ビアホールの内部を樹脂で埋めた後さらに行うことを特徴とする請求項５に記載の多層基板の製造方法。
【請求項７】
前記絶縁層にはその両面に前記導電層が形成されており、前記第１の工程は、一方の導電層を貫通することなく、前記絶縁層及び他方の導電層を貫通し、これにより、前記一方の導電層が前記ビアホールの底部を構成するよう、前記ビアホールを形成することを特徴とする請求項１又は２に記載の多層基板の製造方法。
【請求項８】
前記第１の工程は、他の絶縁層に含まれる導電層が前記ビアホールの底部を構成するよう、前記ビアホールを形成することを特徴とする請求項３に記載の多層基板の製造方法。
【請求項９】
前記第２の工程は、前記ビアホールの内部の少なくとも一部を埋め、且つ、前記絶縁層の前記表面のうち前記ビアホールの開口部の周囲を覆うよう、前記導電性材料を選択的に形成することを特徴とする請求項１乃至８のいずれか１項に記載の多層基板の製造方法。
【請求項１０】
前記第２の工程は、下地導電層をほぼ全面に形成する工程と、前記導電性材料を形成すべきでない領域にマスクを形成する工程と、電解メッキ法により前記導電性材料を成長させる工程とを含んでいることを特徴とする請求項１乃至９のいずれか１項に記載の多層基板の製造方法。
【請求項１１】
前記第３の工程は、前記マスクを除去した後に行うことを特徴とする請求項１０に記載の多層基板の製造方法。
【請求項１２】
前記第３の工程は、前記マスクを除去する前に一旦行い、前記マスクを除去した後さらに行うことを特徴とする請求項１０に記載の多層基板の製造方法。
【請求項１３】
前記第４の工程によって受動素子の少なくとも一部を形成することを特徴とする請求項１乃至１２のいずれか１項に記載の多層基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多層基板の製造方法に関し、特に、ビアホール電極を有する多層基板の製造方法に関する。
【背景技術】
【０００２】
近年、高密度実装に対する要求はますます厳しくなっている。このため、プリント基板に搭載される各種モジュール用の基板としては、複数の絶縁層を積層した「多層基板」が用いられることが多い。
【０００３】
多層基板の製造は、多層基板を構成する各絶縁層に配線パターン等を形成し、これを積層することにより行われる。異なる絶縁層に形成された配線パターン間の接続は、絶縁層を貫通するビアホールを介して行われる（特許文献１，２参照）。
【特許文献１】特許第２８５７２７０号公報
【特許文献２】特開平１０−３２２０２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
各絶縁層に設けられる配線パターンは、通常、サブトラクティブ法と呼ばれるパターニング法を用いて形成される。しかしながら、サブトラクティブ法等のパターニング法は、パターニング前における導電層の厚みばらつきがパターン精度に大きく影響することが知られている。このため、例えば、配線パターンの形状を工夫することによって多層基板の内部にコンデンサやインダクタなどの受動素子を内蔵させる場合、パターニング前における導電層の厚みばらつきが大きいとインピーダンスのばらつきが増大し、結果的に、製品の特性に大きな影響を与えるという問題があった。
【０００５】
したがって、本発明の目的は、パターン精度を高めることが可能な多層基板の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明による多層基板の製造方法は、多層基板の一部を構成する絶縁層であって、少なくとも一方の表面に導電層が形成された絶縁層にビアホールを形成する第１の工程と、前記ビアホールの内部の少なくとも一部を埋める導電性材料を選択的に形成する第２の工程と、前記絶縁層の前記表面と平行に前記導電性材料を研磨する第３の工程と、前記導電層をパターニングする第４の工程と、を備えることを特徴とする。
【０００７】
本発明によれば、ビアホールの内部の少なくとも一部を埋める導電性材料を選択的に形成していることから、研磨により生じる導電性材料の厚みばらつきを抑制することが可能となる。つまり、ビアホールを埋める導電性材料は、その厚みが比較的厚いことから、これを選択的に形成することなく全面に形成すると、研磨により大きな厚みばらつきが生じてしまうが、本発明では、このような導電性材料を選択的に形成していることから、研磨により除去すべき導電性材料の面積が少なく、その結果、厚みばらつきを抑制することが可能となる。また、選択的に形成した導電性材料の突起部分が主に研磨されることになるので、全面を研磨する場合に比べて反りが生じにくくなる。
【０００８】
本発明において、前記絶縁層はコア基板であっても構わないし、コア基板上に設けられるビルド層であっても構わない。さらにその両方であっても構わない。
【０００９】
本発明による方法をコア基板に対して適用する場合、前記絶縁層にはその両面に前記導電層が形成されており、前記第１の工程は、前記絶縁層及びその両面に設けられた前記導電層を貫通するよう、前記ビアホールを形成することが好ましい。この場合、ビアホールの内部を導電性材料で完全に埋めることは困難であるが、前記第２の工程の後、前記ビアホールの内部を樹脂で埋めることにより、空洞を除去すればよい。また、前記第３の工程を前記ビアホールの内部を樹脂で埋める前に一旦行い、前記ビアホールの内部を樹脂で埋めた後さらに行えば、研磨対象に応じた最適な研磨を行うことができることから、厚みばらつきをよりいっそう低減することが可能となる。
【００１０】
本発明による方法をコア基板に対して適用する場合、前記絶縁層にはその両面に前記導電層が形成されており、前記第１の工程は、一方の導電層を貫通することなく、前記絶縁層及び他方の導電層を貫通し、これにより、前記一方の導電層が前記ビアホールの底部を構成するよう、前記ビアホールを形成することもまた好ましい。この場合、底部を有する孔をほぼ完全に埋めることが可能なメッキ液を用いて導電性材料を形成すれば、工程をより簡素化することが可能となる。
【００１１】
本発明による方法をビルド層に対して適用する場合、前記第１の工程は、他の絶縁層に含まれる導電層が前記ビアホールの底部を構成するよう、前記ビアホールを形成することが好ましい。この場合も、底部を有する孔をほぼ完全に埋めることが可能なメッキ液を用いて導電性材料を形成することにより、工程を簡素化することが可能となる。
【００１２】
前記第２の工程は、前記ビアホールの内部の少なくとも一部を埋め、且つ、前記絶縁層の前記表面のうち前記ビアホールの開口部の周囲を覆うよう、前記導電性材料を選択的に形成することが好ましい。ビアホールの開口部の周囲を覆う部分はマージンであり、これにより、ビアホールを介した上下の接続を確実に行うことが可能となる。
【００１３】
また、前記第２の工程は、下地導電層をほぼ全面に形成する工程と、前記導電性材料を形成すべきでない領域にマスクを形成する工程と、電解メッキ法により前記導電性材料を成長させる工程とを含んでいることが好ましい。この場合、前記マスクを形成する工程は、感光性材料をほぼ全面に形成した後、露光により前記感光性材料をパターニングすることにより行っても構わないし、スクリーン印刷法によって絶縁性材料を選択的に形成することにより行っても構わない。
【００１４】
前記第３の工程は、前記マスクを除去した後に行っても構わないし、前記マスクを除去する前に一旦行い、前記マスクを除去した後さらに行っても構わない。前者によれば、研磨回数を減らすことが可能となり、後者によれば、あらかじめ導電性材料の厚みがほぼ一定且つ薄く揃えられることから、厚みばらつきをよりいっそう低減することが可能となる。
【００１５】
本発明では、前記第４の工程によって受動素子の少なくとも一部を形成することが特に好ましい。これは、本発明の方法により形成される配線パターンは精度が非常に高いことから、受動素子のインピーダンスばらつきを効果的に抑制することが可能であるからである。
【発明の効果】
【００１６】
このように、本発明の方法によれば、研磨により生じる導電性材料の厚みばらつきが抑制されることから、サブトラクティブ法等のパターニング法により配線パターンを形成する場合に、そのパターン精度を大幅に向上させることが可能となる。これにより、例えば、多層基板の内部にコンデンサやインダクタなどの受動素子を内蔵させた場合であってもインピーダンスのばらつきを抑制することが可能となる。
【００１７】
したがって、本発明によれば、高密度実装に適した高性能な多層基板を作製することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１９】
本発明による多層基板の製造方法は、多層基板を構成する「コア基板」及びコア基板上に設けられる「ビルド層」の両方に対して適用が可能である。まず、本発明による多層基板の製造方法を「コア基板」に対して適用した場合の好ましい実施形態について、略断面図である図１乃至図１２を参照しながら説明する。
【００２０】
まず、積層板１１０を用意する（図１）。積層板１１０は、コア基板１１１と、コア基板１１１の一方の表面１１１ａに形成された導電層１１２と、コア基板１１１の他方の表面１１１ｂに形成された導電層１１３によって構成されている。コア基板１１１は、多層基板の作製において全体的な機械的強度を確保する役割を果たし、特に限定されるものではないが、その材料としてはガラスクロス、ケブラー等の樹脂クロス、フッ素樹脂の多孔質シート等からなる芯材に、熱硬化性樹脂や熱可塑性樹脂等を含浸された材料を用いることが好ましく、その厚さとしては１００μｍ〜２００μｍ程度に設定することが好ましい。導電層１１２，１１３は、金属箔、特に銅箔によって構成することが好ましく、その厚さとしてはコア基板１１１の厚さの１／１０程度、例えば１８μｍ程度に設定することが好ましい。導電層１１２，１１３を金属箔によって構成する場合、プリント配線板用として用いられる電解銅箔（硫酸銅水溶液中に銅を溶解イオン化したものを電着ロールにて連続的に電着して銅箔化したもの）または、圧延銅箔を使用すればその厚みばらつきを極めて小さくすることが可能である。
【００２１】
次に、コア基板１１１及び導電層１１２，１１３を貫通するよう、積層板１１０の所定の領域を孔開け加工し、これによりビアホール１１４を形成する（図２）。孔開け加工は、ドリルを用いて行うことが好ましい。ビアホール１１４の直径については、特に限定されないが、コア基板１１１の厚みが約１５０μｍであれば、２００μｍ程度に設定することが好ましい。
【００２２】
次に、ビアホール１１４の内壁を含む露出面のほぼ全面に下地導電層１２１を形成する（図３）。下地導電層１２１の形成方法としては、無電解メッキ法を用いることが好ましい。下地導電層１２１は、その後に行う電解メッキの下地としての役割を果たすため、その厚さとしては、非常に薄く、例えば０．３μｍ〜０．６μｍ程度に設定すればよい。
【００２３】
次に、感光性材料によって構成されるドライフィルム１３１，１３２を両面にそれぞれ貼り付け、これによって、下地導電層１２１が形成されたコア基板１１１のほぼ全面を覆う（図４）。そして、ドライフィルム１３１，１３２を露光することにより、ビアホール１１４の開口部及びその周囲のドライフィルム１３１，１３２を除去する（図５）。残ったドライフィルム１３１，１３２は、その後に行う電解メッキのマスクとして用いられる。尚、ドライフィルム１３１，１３２をパターニングする代わりに、スクリーン印刷法によって絶縁性材料を選択的に形成し、これをマスクとして用いることも可能である。
【００２４】
次に、電解メッキ法によりドライフィルム１３１，１３２によって覆われていない領域に導電性材料１４０を成長させる（図６）。つまり、導電性材料１４０を全面にではなく、ドライフィルム１３１，１３２によって覆われていない領域に選択的に形成する。これにより、ビアホール１１４の内部の一部が導電性材料１４０によって埋められ、且つ、コア基板１１１の表面１１１ａ，１１１ｂのうちビアホール１１４の開口部の周囲１１４ａが導電性材料１４０によって覆われた状態となる。電解メッキは、ビアホール１１４の内部における導電性材料１４０の厚みが十分となる程度に行えば良く、これにより、ビアホール１１４の開口部の周囲１１４ａを覆う部分における導電性材料１４０の厚みは、例えば２０μｍ程度となる。メッキ液の種類については適宜選択すればよく、例えば、導電性材料１４０を銅（Ｃｕ）とする場合には、メッキ液として硫酸銅を用いることができる。
【００２５】
次に、ドライフィルム１３１，１３２を剥離した後（図７）、ビアホール１１４の内部を導電性樹脂１５０で埋める（図８）。これは、ビアホール１１４の内部に空洞が残っていると、この空洞にメッキ液等が残留し、これが腐食の原因となるからである。尚、導電性樹脂１５０の代わりに、絶縁性の樹脂を用いることも可能であるが、ビアホール１１４を介した上下の接続を確実とするためには、導電性の樹脂を用いることが好ましい。
【００２６】
次に、コア基板１１１の表面と平行に導電性材料１４０及び導電性樹脂１５０を研磨し、全面を平坦化する（図９）。このとき、下地導電層１２１及び導電層１１２，１１３の表面が僅かに除去される程度に研磨を行うことにより、全面を確実に平坦とすることが可能となる。研磨は、化学的な研磨及びバフを用いた機械的な研磨のいずれか一方のみを用いても構わないが、これらを併用することが好ましい。特に、まず化学的な研磨を行った後、バフを用いた機械的な研磨を行えば、非常に高い平坦性を確保することが可能となる。
【００２７】
かかる研磨工程により、導電層１１２，１１３の表面が除去されると、導電層１１２，１１３の厚みばらつきがやや大きくなる可能性があるが、導電性材料１４０が全面ではなく選択的に形成されていることから、研磨量は非常に僅かであり、このため厚みばらつきの増大も非常に僅かである。これに対し、仮にドライフィルム１３１，１３２を用いることなく全面に導電性材料１４０を形成した場合には、比較的厚い（例えば２０μｍ）導電性材料１４０を全面的に研磨する必要があることから、最終的な導電層１１２，１１３の厚みばらつきはかなり大きくなってしまう。本実施形態において、導電性材料１４０を形成すべきでない領域にドライフィルム１３１，１３２からなるマスクを形成したのは、この点を考慮したためである。
【００２８】
次に、ほぼ全面に下地導電層１２２を形成する（図１０）。下地導電層１２２の形成方法としては、下地導電層１２１と同様、無電解メッキ法を用いることが好ましい。下地導電層１２２の厚さについても、非常に薄く、例えば０．３μｍ〜０．６μｍ程度に設定すればよい。
【００２９】
次に、電解メッキ法により導電性材料１６０を成長させる（図１１）。これは、導電性材料１６０によって導電性樹脂１５０の端部を完全に覆うことにより、レーザーを用いたビルド層の孔開け加工を可能とするためである。メッキ液の種類については上述の通りであり、例えば硫酸銅を用いることができる。
【００３０】
そして、導電層１１２（又は導電層１１３）、下地導電層１２２及び導電性材料１６０からなる積層体をサブトラクティブ法によりパターニングし、ビアホール上の電極パターン１７１及びその以外の配線パターン１７２を形成すれば、コア基板１１１に対する一連の加工が完了し、加工済みコア基板１９０が完成する（図１２）。このとき、パターニングすべき上記積層体は、その厚みばらつきが非常に小さく抑えられていることから、高精度なパターニングを行うことが可能となる。したがって、パターニングにより形成される配線パターン１７２の幅を所望の幅とすることが可能となる。
【００３１】
特に、配線パターン１７２の形状として、例えば、図１３に示すように対向パターンとすることによってコンデンサ素子を構成したり、図１４に示すようにミアンダ状のパターン、或いは、図１５に示すようにスパイラル状のパターンとすることによってインダクタ素子を構成する場合には、配線パターン１７２の幅によってインピーダンスが大きく変動するが、本実施形態による方法を用いれば、高精度なパターニングが可能であることから、これら受動素子の特性ばらつきを大幅に低減することが可能となる。
【００３２】
尚、上記実施形態では、ビアホール１１４の内部を導電性樹脂１５０で埋めた後（図８）、導電性材料１４０を研磨しているが（図９）、ビアホール１１４の内部を導電性樹脂１５０で埋める前に、一旦、導電性材料１４０を研磨しても構わない。
【００３３】
すなわち、図７に示す工程が完了した後、図１６に示すように、コア基板１１１の表面と平行に導電性材料１４０を研磨し、全面を平坦化する。このとき、図９に示した工程と同様、下地導電層１２１及び導電層１１２，１１３の表面が僅かに除去される程度に研磨を行うことにより、全面を確実に平坦とすることが可能となる。研磨の方法も、まず化学的な研磨を行った後、バフを用いた機械的な研磨を行うことにより、非常に高い平坦性を確保することが可能となる。
【００３４】
そして、図１７に示すように、ビアホール１１４の内部を導電性樹脂１５０で埋め、再び研磨を行うことによって、突出している不要な導電性樹脂１５０を除去する。これにより、図９に示した状態と同じ状態となることから、その後は、図１０乃至図１２を用いて説明した方法と同じ方法を用いることにより、本実施形態と同様の効果を得ることが可能となる。
【００３５】
この方法によれば、研磨工程が増えるものの、１回目の研磨では例えば金属を研磨し、２回目の研磨では樹脂を研磨しているので、研磨対象に応じた最適な研磨を行うことが可能となる。その結果、パターニングされる積層体（導電層１１２（又は導電層１１３）、下地導電層１２２及び導電性材料１６０）の厚みばらつきをより一層低減することが可能となる。
【００３６】
さらに、上記実施形態では、ドライフィルム１３１，１３２を剥離してから（図７）、導電性材料１４０を研磨しているが（図９）、ドライフィルム１３１，１３２を剥離する前に、一旦、導電性材料１４０を研磨しても構わない。
【００３７】
すなわち、図６に示す工程が完了した後、図１８に示すように、ドライフィルム１３１，１３２が存在する状態で導電性材料１４０を研磨する。このとき、ドライフィルム１３１，１３２自体はほとんど研磨されないことから、導電性材料１４０の表面はドライフィルム１３１，１３２の表面と実質的に一致することになる。そして、図７に示すように、ドライフィルム１３１，１３２を剥離し、その後は、図８乃至図１２を用いて説明した方法と同じ方法を用いれば、本実施形態と同様の効果を得ることが可能となる。
【００３８】
この方法を用いた場合も研磨工程は増えるものの、ドライフィルム１３１，１３２が存在する状態で導電性材料１４０を研磨することにより、あらかじめ導電性材料１４０の厚みがほぼ一定且つ薄く揃えられることから、パターニングされる積層体（導電層１１２（又は導電層１１３）、下地導電層１２２及び導電性材料１６０）の厚みばらつきをよりいっそう低減することが可能となる。この場合も、図１６及び図１７を用いて説明したように、ビアホール１１４の内部を導電性樹脂１５０で埋める前に、一旦、導電性材料１４０を研磨しても構わない。
【００３９】
次に、本発明による多層基板の製造方法を「コア基板」に対して適用した場合の好ましい他の実施形態について、略断面図である図１９乃至図３０を参照しながら説明する。
【００４０】
まず、図１に示した積層板１１０を用意し、その両面に感光性材料によって構成されるドライフィルム２０１，２０２をそれぞれ貼り付ける（図１９）。これにより、導電層１１２，１１３が形成されたコア基板１１１のほぼ全面がドライフィルム２０１，２０２によって覆われた状態となる。そして、ドライフィルム２０１を露光することによって、ドライフィルム２０１の一部を除去し、導電層１１２の一部を露出させる（図２０）。
【００４１】
次に、ドライフィルム２０１をマスクとして導電層１１２をパターニングし、コア基板１１１の一部分１１１ｃを露出させる（図２１）。露出した領域は、ビアホールの開口部及びその周囲となる領域である。
【００４２】
次に、ドライフィルム２０１，２０２を剥離し（図２２）、コア基板１１１の露出した部分１１１ｃの略中央にレーザーを照射することによって、ビアホール２１０を形成する（図２３）。このとき導電層１１３はストッパーとして機能することから、この導電層１１３がビアホール２１０の底部を構成することになる。
【００４３】
次に、ビアホール２１０の内壁を含む露出面のほぼ全面に下地導電層２２１を形成する（図２４）。下地導電層２２１の形成方法としては、無電解メッキ法を用いることが好ましい。下地導電層２２１は、その後に行う電解メッキの下地としての役割を果たすため、その厚さとしては、非常に薄く、例えば０．３μｍ〜０．６μｍ程度に設定すればよい。
【００４４】
そして、感光性材料によって構成されるドライフィルム２０３，２０４を両面にそれぞれ貼り付け（図２５）、これによって、下地導電層２２１が形成されたコア基板１１１のほぼ全面を覆う。そして、ドライフィルム２０３，２０４を露光することにより、ビアホール２１０の開口部の周囲におけるドライフィルム２０３を除去する（図２６）。残ったドライフィルム２０３，２０４は、その後に行う電解メッキのマスクとして用いられる。本実施形態においても、ドライフィルム２０３をパターニングする代わりに、スクリーン印刷法によって絶縁性材料を選択的に形成し、これをマスクとして用いることも可能である。
【００４５】
次に、電解メッキ法によりドライフィルム２０３によって覆われていない領域に導電性材料２４０を成長させる（図２７）。つまり、導電性材料２４０を全面にではなく、ドライフィルム２０３，２０４によって覆われていない領域に選択的に形成する。これにより、ビアホール２１０がほぼ完全に導電性材料２４０によって埋められ、且つ、コア基板１１１の露出させた部分１１１ｃ（ビアホール２１０の開口部の周囲）が導電性材料２４０によって覆われた状態となる。電解メッキに用いるメッキ液としては、底部を有する孔をほぼ完全に埋めることが可能なメッキ液を選択する必要がある。
【００４６】
次に、ドライフィルム２０３，２０４を剥離した後（図２８）、コア基板１１１の表面と平行に導電性材料２４０を研磨し、全面を平坦化する（図２９）。このとき、下地導電層２２１及び導電層１１２の表面が僅かに除去される程度に研磨を行うことにより、全面を確実に平坦とすることが可能となる。この場合も、まず化学的な研磨を行った後、バフを用いた機械的な研磨を行うことにより、非常に高い平坦性を確保することが可能となる。上記実施形態と同様、研磨工程により導電層１１２の表面が除去されると、導電層１１２の厚みばらつきがやや大きくなる可能性があるが、導電性材料２４０が全面ではなく選択的に形成されていることから研磨量は非常に僅かであり、このため厚みばらつきの増大も非常に僅かである。
【００４７】
そして、導電層１１２，１１３をサブトラクティブ法によりパターニングすることにより、ビアホール上の電極パターン２７１及びその以外の配線パターン２７２を形成すれば、コア基板１１１に対する一連の加工が完了し、加工済みコア基板２９０が完成する（図３０）。上述の通り、パターニングすべき導電層１１２，１１３は、その厚みばらつきが非常に小さく抑えられていることから、高精度なパターニングを行うことが可能となる。しかも、本実施形態による方法を用いれば、無電解メッキ及び電解メッキとも、それぞれ最低１回行えばよく、さらに、導電性樹脂（１５０）によってビアホールの空洞を埋める必要もないことから、工程をより簡素化することが可能となる。
【００４８】
尚、本実施形態においても、ドライフィルム２０３，２０４を剥離してから（図２８）、導電性材料２４０を研磨しているが（図２９）、ドライフィルム２０３，２０４を剥離する前に一旦導電性材料２４０を研磨し、さらに、ドライフィルム２０３，２０４を剥離した後、再び研磨を行えば、導電性材料２４０の厚みがほぼ一定且つ薄く揃えられることから、より高精度なパターニングを行うことが可能となる。
【００４９】
また、本実施形態では導電層１１３の研磨を行わなかったが、導電層１１２と導電層１１３の厚さを揃える必要がある場合には、導電層１１３についても研磨を行えばよい。
【００５０】
次に、本発明による多層基板の製造方法を「ビルド層」に対して適用した場合の好ましい実施形態について、略断面図である図３１乃至図４０を参照しながら説明する。本実施形態による方法は、上述した加工済みコア基板１９０（又は２９０）に積層するビルド層へ適用することが好ましい。これによれば、コア基板の表面に形成される配線パターン及びビルド基板の表面に形成される配線パターンの両方について、厚さのばらつきが小さくなることから、パターン精度を全体的に向上させることが可能となる。以下、上述した加工済みコア基板１９０（図１２参照）に積層するビルド層に対し、本発明を適用した場合を例に説明する。
【００５１】
まず、図１乃至図１２を用いて説明した方法により作製した加工済みコア基板１９０を用意し、Ｂステージのエポキシ樹脂等からなる熱硬化性樹脂に金属箔が設けられたシート（樹脂付き金属箔）３１０，３２０によってこれを挟み込む（図３１）。樹脂付き金属箔３１０，３２０は、それぞれ樹脂層３１１，３２１と金属箔３１２，３２２を有しており、樹脂層３１１，３２１側がコア基板１９０を向くように加工済みコア基板１９０を挟み込む。そして、この積層体を熱プレスすれば、樹脂付き金属箔３１０，３２０に含まれる樹脂層３１１，３２１が硬化し、これらがそれぞれビルド層３３１，３３２となり、コア基板１１１と一体化する（図３２）。
【００５２】
次に、図示しないドライフィルムをマスクとして金属箔３１２，３２２をパターニングし、ビルド層３３１，３３２の一部分を露出させた後、ビルド層３３１，３３２の露出した部分の略中央にレーザーを照射することによって、ビアホール３４１，３４２を形成する（図３３）。このとき、加工済みコア基板１９０に含まれる導電性材料１６０はストッパーとして機能し、導電性材料１６０がビアホール３４１，３４２の底部を構成する。
【００５３】
次に、ビアホール３４１，３４２の内壁を含む露出面のほぼ全面に下地導電層３５１を形成する（図３４）。そして、両面に感光性材料によって構成されるドライフィルム３６１，３６２をそれぞれ貼り付けた後、これを露光することにより、ビアホール３４１，３４２の開口部の周囲におけるドライフィルム３６１，３６２を除去する（図３５）。本実施形態でも、ドライフィルム３６１，３６２をパターニングする代わりに、スクリーン印刷法によって絶縁性材料を選択的に形成しても構わない。
【００５４】
次に、電解メッキ法によりドライフィルム３６１，３６２によって覆われていない領域に導電性材料３７０を成長させる（図３６）。つまり、導電性材料３７０を全面にではなく、ドライフィルム３６１，３６２によって覆われていない領域に選択的に形成する。これにより、ビアホール３４１，３４２がほぼ完全に導電性材料３７０によって埋められ、且つ、ビルド層３３１，３３２の露出させた部分、すなわち、ビアホール３４１，３４２の開口部の周囲が導電性材料３７０によって覆われた状態となる。この場合も、電解メッキに用いるメッキ液としては、底部を有する孔をほぼ完全に埋めることが可能なメッキ液を選択する必要がある。
【００５５】
次に、ドライフィルム３６１，３６２を剥離した後（図３７）、ビルド層３３１，３３２の表面と平行に導電性材料３７０を研磨し、全面を平坦化する（図３８）。ここでも、上記各実施形態と同様、下地導電層３５１及び金属箔３１２，３２２の表面が僅かに除去される程度に研磨を行うことにより、全面を確実に平坦とすることが可能となる。この場合も、まず化学的な研磨を行った後、バフを用いた機械的な研磨を行うことにより、非常に高い平坦性を確保することが可能となる。研磨工程により金属箔３１２，３２２の表面が除去されると、金属箔３１２，３２２の厚みばらつきがやや大きくなる可能性があるが、導電性材料３７０が全面ではなく選択的に形成されていることから研磨量は非常に僅かであり、このため厚みばらつきの増大も非常に僅かである。
【００５６】
そして、金属箔３１２，３２２をサブトラクティブ法によりパターニングすることにより、ビアホール上の電極パターン３８１及びその以外の配線パターン３８２を形成すれば、当該ビルド層３３１，３３２に対する一連の加工が完了する（図３９）。本実施形態においても、パターニングすべき金属箔３１２，３２２は、その厚みばらつきが非常に小さく抑えられていることから、高精度なパターニングを行うことが可能となる。
【００５７】
尚、上記各実施形態と同様、ドライフィルム３６１，３６２を剥離する前に一旦導電性材料３７０を研磨し、さらに、ドライフィルム３６１，３６２を剥離した後、再び研磨を行えば、研磨の回数は増えるものの、導電性材料３７０の厚みがほぼ一定且つ薄く揃えられることから、より高精度なパターニングを行うことが可能となる。
【００５８】
本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００５９】
例えば、上記各実施形態では、ビアホール（１１４，２１０，３４１，３４２）の内部のみならず、コア基板（１１１）又はビルド層（３３１，３３２）の表面のうちビアホール（１１４，２１０，３４１，３４２）の開口部の周囲を覆うように、導電性材料（１４０，２４０，３７０）を選択的に形成しているが、導電性材料は、ビアホールの内部の少なくとも一部を埋めるよう形成すれば足りる。但し、マスク形成におけるマージンを考慮すれば、上記各実施形態のように、ビアホールの開口部の周囲を覆うよう導電性材料を形成することが好ましい。
【図面の簡単な説明】
【００６０】
【図１】本発明の好ましい実施形態による製造方法の一工程（積層板１１０の準備）を示す略断面図である。
【図２】本発明の好ましい実施形態による製造方法の一工程（ビアホール１１４の形成）を示す略断面図である。
【図３】本発明の好ましい実施形態による製造方法の一工程（下地導電層１２１の形成）を示す略断面図である。
【図４】本発明の好ましい実施形態による製造方法の一工程（ドライフィルム１３１，１３２の形成）を示す略断面図である。
【図５】本発明の好ましい実施形態による製造方法の一工程（ドライフィルム１３１，１３２のパターニング）を示す略断面図である。
【図６】本発明の好ましい実施形態による製造方法の一工程（導電性材料１４０の形成）を示す略断面図である。
【図７】本発明の好ましい実施形態による製造方法の一工程（ドライフィルム１３１，１３２の剥離）を示す略断面図である。
【図８】本発明の好ましい実施形態による製造方法の一工程（導電性樹脂１５０の形成）を示す略断面図である。
【図９】本発明の好ましい実施形態による製造方法の一工程（表面の研磨）を示す略断面図である。
【図１０】本発明の好ましい実施形態による製造方法の一工程（下地導電層１２２の形成）を示す略断面図である。
【図１１】本発明の好ましい実施形態による製造方法の一工程（導電性材料１６０の形成）を示す略断面図である。
【図１２】本発明の好ましい実施形態による製造方法の一工程（パターニングによる配線パターン１７２等の形成）を示す略断面図である。
【図１３】配線パターン１７２を対向パターンとした例を示す略平面図である。
【図１４】配線パターン１７２をミアンダ状のパターンとした例を示す略平面図である。
【図１５】配線パターン１７２をスパイラル状のパターンとした例を示す略平面図である。
【図１６】導電性樹脂１５０を形成する前に表面の研磨した状態を示す略断面図である。
【図１７】研磨後に導電性樹脂１５０を形成した状態を示す略断面図である。
【図１８】ドライフィルム１３１，１３２を剥離する前に表面の研磨した状態を示す略断面図である。
【図１９】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルム２０１，２０２の形成）を示す略断面図である。
【図２０】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルム２０１のパターニング）を示す略断面図である。
【図２１】本発明の好ましい他の実施形態による製造方法の一工程（導電層１１２のパターニング）を示す略断面図である。
【図２２】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルム２０１，２０２の剥離）を示す略断面図である。
【図２３】本発明の好ましい他の実施形態による製造方法の一工程（ビアホール２１０の形成）を示す略断面図である。
【図２４】本発明の好ましい他の実施形態による製造方法の一工程（下地導電層２２１の形成）を示す略断面図である。
【図２５】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルム２０３，２０４の形成）を示す略断面図である。
【図２６】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルム２０３のパターニング）を示す略断面図である。
【図２７】本発明の好ましい他の実施形態による製造方法の一工程（導電性材料２４０の形成）を示す略断面図である。
【図２８】本発明の好ましい他の実施形態による製造方法の一工程（ドライフィルム２０３，２０４の剥離）を示す略断面図である。
【図２９】本発明の好ましい他の実施形態による製造方法の一工程（表面の研磨）を示す略断面図である。
【図３０】本発明の好ましい他の実施形態による製造方法の一工程（パターニングによる配線パターン２７２等の形成）を示す略断面図である。
【図３１】本発明の好ましいさらに他の実施形態による製造方法の一工程（樹脂付き金属箔３１０，３２０によるプレス）を示す略断面図である。
【図３２】本発明の好ましいさらに他の実施形態による製造方法の一工程（ビルド層３３１，３３２の形成）を示す略断面図である。
【図３３】本発明の好ましいさらに他の実施形態による製造方法の一工程（ビアホール３４１，３４２の形成）を示す略断面図である。
【図３４】本発明の好ましいさらに他の実施形態による製造方法の一工程（下地導電層３５１の形成）を示す略断面図である。
【図３５】本発明の好ましいさらに他の実施形態による製造方法の一工程（ドライフィルム３６１，３６２のパターニング）を示す略断面図である。
【図３６】本発明の好ましいさらに他の実施形態による製造方法の一工程（導電性材料３７０の形成）を示す略断面図である。
【図３７】本発明の好ましいさらに他の実施形態による製造方法の一工程（ドライフィルム３６１，３６２の剥離）を示す略断面図である。
【図３８】本発明の好ましいさらに他の実施形態による製造方法の一工程（表面の研磨）を示す略断面図である。
【図３９】本発明の好ましいさらに他の実施形態による製造方法の一工程（パターニングによる配線パターン３８２等の形成）を示す略断面図である。
【符号の説明】
【００６１】
１１０      積層板
１１１      コア基板
１１１ａ，１１１ｂ    コア基板の表面
１１１ｃ    コア基板の露出部分
１１２，１１３    導電層
１１４，２１０，３４１，３４２    ビアホール
１１４ａ    ビアホールの周囲
１２１，１２２，２２１，３５１    下地導電層
１３１，１３２，２０１，２０２，３６１，３６２    ドライフィルム
１４０，１６０，２４０，３７０    導電性材料
１５０      導電性樹脂
１７１，２７１，３８１    電極パターン
１７２，２７２，３８２    配線パターン
１９０，２９０    加工済みコア基板
３１０，３２０    樹脂付き金属箔金属箔
３１１，３２１    樹脂層
３１２，３２２    金属箔
３３１，３３２    ビルド層
【図１】
2005327885.tif 000003
【図２】
2005327885.tif 000004
【図３】
2005327885.tif 000005
【図４】
2005327885.tif 000006
【図５】
2005327885.tif 000007
【図６】
2005327885.tif 000008
【図７】
2005327885.tif 000009
【図８】
2005327885.tif 000010
【図９】
2005327885.tif 000011
【図１０】
2005327885.tif 000012
【図１１】
2005327885.tif 000013
【図１２】
2005327885.tif 000014
【図１３】
2005327885.tif 000015
【図１４】
2005327885.tif 000016
【図１５】
2005327885.tif 000017
【図１６】
2005327885.tif 000018
【図１７】
2005327885.tif 000019
【図１８】
2005327885.tif 000020
【図１９】
2005327885.tif 000021
【図２０】
2005327885.tif 000022
【図２１】
2005327885.tif 000023
【図２２】
2005327885.tif 000024
【図２３】
2005327885.tif 000025
【図２４】
2005327885.tif 000026
【図２５】
2005327885.tif 000027
【図２６】
2005327885.tif 000028
【図２７】
2005327885.tif 000029
【図２８】
2005327885.tif 000030
【図２９】
2005327885.tif 000031
【図３０】
2005327885.tif 000032
【図３１】
2005327885.tif 000033
【図３２】
2005327885.tif 000034
【図３３】
2005327885.tif 000035
【図３４】
2005327885.tif 000036
【図３５】
2005327885.tif 000037
【図３６】
2005327885.tif 000038
【図３７】
2005327885.tif 000039
【図３８】
2005327885.tif 000040
【図３９】
2005327885.tif 000041