(57)【要約】【課題】  製造コストが安価でかつ素子特性に優れた炭化珪素半導体装置の製造方法を得る。【解決手段】  炭化珪素半導体装置の製造方法を、酸素雰囲気下での熱酸化によって炭化珪素層２が形成されたウエハ上に二酸化珪素膜５を形成する熱酸化工程と、二酸化珪素膜５が形成されたウエハを二窒化酸素雰囲気中で９５０℃以上１１５０℃以下の温度で熱処理する熱処理工程と、を含んでなることとし、熱酸化工程と熱処理工程で形成される二酸化珪素膜５の層厚の合計を２ｎｍ以上５０ｎｍ以下とした。【選択図】        図１
2005116893.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素層を有する炭化珪素半導体装置の製造方法であって、
酸素雰囲気下での熱酸化によって前記炭化珪素層が形成されたウエハ上に二酸化珪素膜を形成する熱酸化工程と、
前記二酸化珪素膜が形成されたウエハを二窒化酸素雰囲気中で９５０℃以上１１５０℃以下の温度で熱処理する熱処理工程と、を含んでなり、
前記熱酸化工程と前記熱処理工程で形成される二酸化珪素膜の層厚の合計が２ｎｍ以上５０ｎｍ以下であることを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
前記炭化珪素層の導電型がｎ型であることを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項３】
炭化珪素層を有する炭化珪素半導体装置の製造方法であって、
第１導電型の基板上に第１導電型の炭化珪素からなるドリフト層をエピタキシャル結晶成長する工程と、
不純物のイオン注入によって前記ドリフト層中で所定の間隔に離間した一対の第２導電型のベース領域を形成する工程と、
不純物のイオン注入によって前記各ベース領域中に第１導電型の各ソース領域をそれぞれ形成する工程と、
酸素雰囲気下での熱酸化によってウエハ上に二酸化珪素からなるゲート絶縁膜を形成する熱酸化工程と、
前記ゲート絶縁膜形成後のウエハを二窒化酸素雰囲気中で９５０℃以上１１５０℃以下の熱処理温度で熱処理する熱処理工程と、
前記ゲート絶縁膜上で中央部に前記ドリフト層が位置し、両端部に前記各ベース領域および各ソース領域が位置する領域にゲート電極を形成する工程と、を含んでなり、
前記熱酸化工程と前記熱処理工程で形成されるゲート絶縁膜の層厚の合計が２ｎｍ以上５０ｎｍ以下であることを特徴とする炭化珪素半導体装置の製造方法。
【請求項４】
前記熱酸化時の酸素雰囲気に水蒸気が含まれていることを特徴とする請求項１または３記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記熱酸化工程の処理温度から前記熱処理工程へと処理温度を変更する際に窒素雰囲気あるいはアルゴン雰囲気とすることを特徴とする請求項１または３記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記ゲート絶縁膜を介して前記ゲート電極と対向する各ソース領域および各ベース領域ならびに各ソース領域間に位置するドリフト層中に、不純物のイオン注入によって第１導電型の不純物領域を形成する工程を含んでなる請求項３記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記ゲート絶縁膜を介して前記ゲート電極と対向する各ソース領域および各ベース領域ならびに各ベース領域間に位置するドリフト層上に、エピタキシャル結晶成長によって第１導電型の炭化珪素層を形成する工程を含んでなる請求項３記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記炭化珪素半導体装置が絶縁ゲート型電界効果トランジスタであることを特徴とする請求項１ないし７のいずれか１項記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は熱酸化によって二酸化珪素（ＳｉＯ２）からなる絶縁膜を形成できるので、かかるＳｉＯ２をゲート絶縁膜に適用した高耐圧の絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）が得られる。
【０００３】
しかしながら、従来の熱酸化法で形成したＭＯＳ界面では多数の界面準位（トラップ）が存在するため、チャンネルコンダクタンス（チャネル移動度）が非常に小さくオン時の損失が大きくなってしまう、つまりオン抵抗が大きくなる問題があった。ＭＯＳ界面の品質を改善するために、例えば非特許文献１では、ゲート絶縁膜形成時に一酸化窒素（ＮＯ）雰囲気下でウエハをアニールしてＭＯＳ界面の窒化処理を行う方法が開示されている。
【０００４】
また、非特許文献２では二窒化酸素（Ｎ２Ｏ）雰囲気下でウエハをアニール処理する方法が開示され、ＳｉＯ２絶縁膜形成後の１２００℃以上の高温アニール処理あるいは窒化前に酸素（Ｏ２）雰囲気下による酸化を行わずにＮ２Ｏ雰囲気下によって直接ＳｉＯ２絶縁膜を形成する場合のみＭＯＳ界面の品質の向上が見られると報告されている。
【０００５】
【非特許文献１】G.Y.Chung et al.,"Improved Inversion Channel Mobility for 4H-SiC MOSFETs Following High Temperature Anneals in Nitric Oxide", Electron Device Letters, VOL. 22 (2001) No. 4, pp. 176-178
【非特許文献２】L.A.Lipkin et al.,"N2O Processing Improves the 4H-SiC:SiO2 Interface," Materials Science Forum Vols 389-393 (2002) pp. 985-988
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＮＯガスは毒性が強く、炭化珪素ＭＯＳＦＥＴを量産する場合にＮＯ雰囲気下でのアニール処理をルーチンプロセスとして用いるとＮＯガス処理装置等の付帯設備の導入が必須となり、製造コストが上昇する問題があった。
【０００７】
また、非特許文献２に開示されたＮ２Ｏ雰囲気によるアニール処理あるいは直接の酸窒化方法により好適な素子特性を得るには１２００℃以上の高温の熱処理を要するため、高温時の温度制御性に優れ、かつかかる高温熱処理の繰り返しに耐えうるような特別な仕様の熱処理装置が要求されるので、上述のＮＯ雰囲気によるアニール処理の場合と同様、製造コストが上昇する問題があった。
【０００８】
さらには、高温によるウエハアニール処理時における熱処理装置からウエハへの不純物取り込みが懸念された。このような意図しない不純物のウエハへの取り込みにより、炭化珪素ＭＯＳＦＥＴの信頼性が損なわれるからである。
【０００９】
この発明は、上記のような問題点を解決するためになされたものであり、製造コストが安価でかつ素子特性に優れた炭化珪素半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１０】
本発明の炭化珪素半導体装置の製造方法は、酸素雰囲気下での熱酸化によって炭化珪素層が形成されたウエハ上に二酸化珪素膜を形成する熱酸化工程と、上記二酸化珪素膜が形成されたウエハを二窒化酸素雰囲気中で９５０℃以上１１５０℃以下の温度で熱処理する熱処理工程と、を含んでなり、上記熱酸化工程と熱処理工程で形成される二酸化珪素膜の層厚の合計を２ｎｍ以上５０ｎｍ以下としたものである。
【発明の効果】
【００１１】
本発明の炭化珪素半導体装置の製造方法によると、ＭＯＳ界面の界面準位が著しく低減するのでＭＯＳ界面の品質が改善され、この結果、安価な製造コストを保ちつつ優れた素子特性を具備する炭化珪素半導体装置が容易に得られる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
本発明の実施の形態１の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造を図１に示す。炭化珪素半導体装置の一例として、ｎチャネル炭化珪素ＭＯＳＦＥＴの断面構造を示す。また、本発明の実施の形態１の炭化珪素半導体装置の製造方法、具体的にはｎチャネル炭化珪素ＭＯＳＦＥＴの製造方法を図２〜８に示す。
【００１３】
図中、１はｎ型（第１導電型）基板、２はｎ型（第１導電型）の炭化珪素からなるドリフト層、３はｐ型（第２導電型）のベース領域、４はｎ型（第１導電型）のソース領域、５は二酸化珪素（ＳｉＯ２）からなるゲート絶縁膜、６はゲート電極、７はソース電極、８はドレイン電極、をそれぞれ表す。
【００１４】
本発明の実施の形態１の炭化珪素半導体装置の製造方法を図２〜８に基づき概説する。先ず、エピタキシャル結晶成長法により、ｎ型（第１導電型）基板１上にｎ型の炭化珪素からなるドリフト層２を形成する（図２）。ｎ型基板１としては、例えば、ｎ型炭化珪素基板が好適である。
【００１５】
エピタキシャル結晶成長後、ドリフト層２中で所定の間隔に離間した部位に、レジストをマスクとして不純物をイオン注入して、一対のｐ型（第２導電型）のベース領域３を形成する。レジスト除去後の素子断面を図３に示す。ドリフト層２中でｐ型となる不純物としては、例えばボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。
【００１６】
さらに、上記各ｐ型ベース領域３中に、レジストをマスクとして不純物をイオン注入して、ｎ型（第１導電型）のソース領域４を形成する。レジスト除去後の素子断面を図４に示す。ｎ型不純物としては、例えばリン（Ｐ）あるいは窒素（Ｎ）が挙げられる。
【００１７】
ｎ型およびｐ型不純物のイオン注入後、熱処理装置によってウエハを高温でアニール処理すると、注入イオンが電気的に活性化される。
【００１８】
続いて、熱酸化法によってウエハ全面にＳｉＯ２からなるゲート絶縁膜５を成膜し（図５）、熱酸化後、Ｎ２Ｏ雰囲気にて熱処理を実施する。かかる工程は本発明における特徴的な工程なので後で詳述する。
【００１９】
ゲート絶縁膜５上にゲート電極６を成膜およびパターニングする（図６）。ゲート電極６は、一対のベース領域３およびソース領域４が両端部に位置し、ベース領域３間に露出したドリフト層２が中央に位置するような形状にパターニングされる。
【００２０】
さらに、各ソース領域４上の絶縁膜５はリソグラフィ技術およびエッチング技術によって除去され（図７）、除去後、ソース領域４が表面に露出した部位にソース電極７を成膜およびパターニングする（図８）。基板1の裏面側にドレイン電極８を形成すると、図１に示すような素子構造の主要部が完成する。
【００２１】
次に、本発明の炭化珪素半導体装置の製造方法で特徴的な熱酸化工程および熱酸化後のＮ２Ｏ雰囲気下での熱処理工程（アニール処理工程）について詳述する。図９〜１１は上述したゲート絶縁膜５形成を目的とした熱酸化および熱酸化後のアニール処理における反応炉内の温度プロファイルを表した図である。
【００２２】
ゲート絶縁膜５形成のための熱酸化および熱酸化後のアニール処理は共通の熱処理装置で実施される。かかる熱処理装置として、例えば反応炉が挙げられる。以下、反応炉を用いた場合を一例として説明を進める。
【００２３】
まず、７００℃程度に昇温された反応炉内にベース領域３およびソース領域４形成後のウエハを導入し、アルゴン（Ａｒ）雰囲気あるいは窒素（Ｎ２）雰囲気下で熱酸化を実施する温度に到達するまで昇温する。
【００２４】
熱酸化温度に到達した時点で、反応炉内をＡｒ雰囲気あるいはＮ２雰囲気から水蒸気を含んだ酸素（Ｏ２）雰囲気あるいはＯ２のみの雰囲気に切り換え、所定時間この状態を保持する。かかる熱酸化の過程でウエハ表面の炭化珪素層が酸化されてＳｉＯ２からなるゲート絶縁膜５が形成される。つまり、図９〜１１に示した温度プロファイルの中で熱酸化の部分が実施される。
【００２５】
なお、上記熱酸化では最初の一定時間はＯ２のみの雰囲気で行い、残余の時間は水蒸気を含んだＯ２雰囲気で行っても良いし、あるいはその逆でも良い。
【００２６】
熱酸化後、Ｏ２雰囲気をＡｒ雰囲気あるいはＮ２雰囲気に切り換え、次工程であるＮ２Ｏ雰囲気下でのアニール処理に要する温度に到達するまで昇温あるいは降温する。両者の熱処理温度は通常異なるからである。但し、両者の温度が一致する場合は、この工程は省略可能である。図９には熱酸化温度がＮ２Ｏ雰囲気下でのアニール処理温度より高い場合、図１０には熱酸化温度がＮ２Ｏ雰囲気下でのアニール処理温度と同じ場合、図１１には熱酸化温度がＮ２Ｏ雰囲気下でのアニール処理温度より低い場合の温度プロファイルをそれぞれ示している。
【００２７】
反応炉内が所定の温度に到達した時点で、Ａｒ雰囲気あるいはＮ２雰囲気をＮ２Ｏ雰囲気に切り換え、アニール処理を開始する。かかるＮ２Ｏ雰囲気下でのアニール処理は９５０℃以上１１５０℃以下の温度で実施される。１１５０℃より高温のアニール処理では、高温時の温度制御性に優れ、かつ高温下での熱処理の繰り返しに耐えうるような特別な仕様の熱処理装置が不可欠であり、この結果、製造コストが大幅に上昇する問題があるからである。なお、アニール処理時間としては３時間程度が好適である。
【００２８】
Ｎ２Ｏ雰囲気下でのアニール処理によってＭＯＳ界面は酸窒化される結果、界面準位が大幅に減少する。なお、Ｎ２Ｏ雰囲気下でのアニール処理も、Ｎ２Ｏガスから発生する酸素によってゲート絶縁膜５の形成は継続される。よって、ゲート絶縁膜５の層厚は熱酸化時に形成された分とＮ２Ｏ雰囲気下でのアニール処理時の形成された分を合計した値となる。
【００２９】
Ｎ２Ｏ雰囲気下でのアニール処理終了時にＮ２Ｏ雰囲気から再度Ａｒ雰囲気もしくはＮ２雰囲気に切り換え、数十分間温度を保持してアニール処理を行った後、７００℃まで降温してウエハを反応炉外へ取り出す。
【００３０】
上記アニール処理方法によると、ゲート絶縁膜形成時のＯ２ガスによるウエハ表面の炭化珪素層の熱酸化後に、さらにＮ２Ｏ雰囲気下でのアニール処理を行ったことによって、ＭＯＳ界面の界面準位が著しく低減するので、ＭＯＳ界面の品質が改善され、この結果、安価な製造コストを保ちつつ素子特性が向上する。
【００３１】
Ｏ２ガスによる熱酸化後において、Ｎ２Ｏ雰囲気下でのアニール処理を１１００℃で行った場合およびかかるアニール処理を行わない場合の炭化珪素ＭＯＳＦＥＴのゲート特性を図１２に示す。Ｎ２Ｏ雰囲気下でのアニール処理を実施した炭化珪素ＭＯＳＦＥＴはかかるアニール処理の無い場合の炭化珪素ＭＯＳＦＥＴに比べて、ドレイン電流値が大きく、かつ傾斜が急になっている。線形領域から求めたチャネル移動度μｃｈは、Ｎ２Ｏ雰囲気下でのアニール処理の無い炭化珪素ＭＯＳＦＥＴでは２．８ｃｍ２／Ｖｓであったのに対して、Ｎ２Ｏ雰囲気下でのアニール処理を実施した炭化珪素ＭＯＳＦＥＴでは１８ｃｍ２／Ｖｓと約６倍に改善された。これは、Ｎ２Ｏ雰囲気下でのアニール処理によって界面準位の起源が窒化され、電気的に不活性になるために界面準位密度が低減し、チャネル移動度が高くなったからである。
【００３２】
さらに、Ｎ２Ｏ雰囲気下でのアニール処理を１１５０℃で行った場合と、かかるアニール処理を行わない場合の炭化珪素ＭＯＳＦＥＴのゲート特性を図１３に示す。線形領域から求めたチャネル移動度μｃｈは、Ｎ２Ｏ雰囲気下でのアニール処理の無い炭化珪素ＭＯＳＦＥＴでは２．８ｃｍ２／Ｖｓであったのに対して、Ｎ２Ｏ雰囲気下でのアニール処理を実施した炭化珪素ＭＯＳＦＥＴでは２２ｃｍ２／Ｖｓと約８倍に改善された。
【００３３】
図１４はゲート絶縁膜５の膜厚とチャネル移動度の関係について、Ｎ２Ｏ雰囲気下でのアニール処理を行った場合とかかるアニール処理を行わない場合に分けて調べた結果を示している。図１４から分かるように、チャネル移動度はアニール処理の有無に強く依存しているが、ゲート絶縁膜５の膜厚が２０ｎｍ以上５０ｎｍ以下の範囲でＮ２Ｏ雰囲気下でのアニール処理を行った場合は良好な素子特性が得られた。Ｎ２Ｏ雰囲気下でのアニール処理の効果はゲート絶縁膜５の膜厚に依存しており、ゲート絶縁膜５が２ｎｍ以上５０ｎｍ以下では充分なアニール処理効果が発現する一方、その範囲外の膜厚では充分なアニール処理効果は得られない。５０ｎｍより厚い膜厚ではＮ２Ｏ雰囲気下でのアニール処理処理の効果が充分に発現しない問題が発生し、また、２ｎｍ未満の膜厚では均一な膜厚の維持が困難で、素子特性に実用上無視し得ないばらつきが生じるからである。
【００３４】
なお、１１５０℃以下のＮ２Ｏ雰囲気下でのアニール処理においてもゲート絶縁膜５形成時の熱酸化の処理条件およびアニール処理時の処理条件の最適化によってＭＯＳ界面の品質を改善できるが、９５０℃より低い熱処理温度では、Ｎ２Ｏ雰囲気下でのアニール処理を実施しても、もはやＭＯＳ界面の充分な高品質化は困難となる。熱処理温度が低すぎて、充分なアニール処理効果が得られないからである。
【００３５】
以上、本実施の形態の炭化珪素半導体装置の製造方法によると、酸素雰囲気下での熱酸化によって炭化珪素層が形成されたウエハ上に二酸化珪素膜を形成する熱酸化工程と、上記二酸化珪素膜が形成されたウエハを二窒化酸素雰囲気中で９５０℃以上１１５０℃以下の温度で熱処理する熱処理工程と、を含んでなり、上記熱酸化工程と前記熱処理工程で形成される二酸化珪素膜の層厚の合計を２ｎｍ以上５０ｎｍ以下としたので、ＭＯＳ界面の界面準位が著しく低減するため、ＭＯＳ界面の品質が改善され、この結果、安価な製造コストを保ちつつ優れた素子特性を具備する炭化珪素半導体装置が容易に得られる。
【００３６】
実施の形態２．
本発明の実施の形態２の炭化珪素半導体装置の製造方法によって作製される炭化珪素半導体装置の素子構造を図１５、１６に示す。炭化珪素半導体装置の一例として、ｎチャネル炭化珪素ＭＯＳＦＥＴの断面構造を示す。図中、９はｎ型炭化珪素層、１０はｎ型炭化珪素９中に設けられた空乏部、をそれぞれ示す。
【００３７】
実施の形態１の炭化珪素半導体装置、つまり図１に示した素子構造に対して、実施の形態２の炭化珪素半導体装置の製造方法の対象となる素子構造は、図１５，１６に示すようにゲート絶縁膜５の直下にｎ型炭化珪素層９が設けられ、さらに、ドリフト層２と接するｎ型炭化珪素層９に空乏部１０が存する点が相違する。
【００３８】
かかるｎ型炭化珪素層９は、実施の形態１で示したベース領域３およびソース領域４形成後のウエハ、つまり図４で示した状態のウエハに対して、ｎ型不純物のイオン注入あるいはｎ型炭化珪素層を新たにエピタキシャル結晶成長する方法により形成される。なお、イオン注入時に空乏部１０に相当する部分に対しては不純物がイオン注入されないようにマスクを施しておくことによって、空乏部１０を容易に形成できる。一方、エピタキシャル成長を採用する場合は、ｎ型炭化珪素層９をウエハ全面に結晶成長した後、ｎ型炭化珪素層９のみ、もしくはｎ型炭化珪素層９と空乏部１０をリソグラフィ技術およびエッチング技術によって形成するか、トレンチ状に形成されたｎ型炭化珪素層９のみ、もしくはｎ型炭化珪素層９と空乏部１０の領域にエピタキシャル成長を行うことによってｎ型炭化珪素領域を形成する。チャネルの形成されないデプレッション領域部（空乏部）１０についてはｎ型層９を形成してもよく、また、形成しなくてもよい。
【００３９】
イオン注入によってｎ型炭化珪素層９を形成した場合は、高温アニール処理を実施する。高温アニール処理により注入イオンを電気的に活性化させるためである。なお、上述の特徴的な工程以外の前工程および後工程は実施の形態１と同様なので省略する。
【００４０】
図１５あるいは図１６で示した素子構造において、Ｏ２ガスによる熱酸化後にＮ２Ｏ雰囲気下でのアニール処理を１１００℃で実施した炭化珪素ＭＯＳＦＥＴで、チャネル移動度４５ｃｍ２／Ｖｓという極めて優れた素子特性が得られた。チャネル部にｎ領域を用いたことで、チャネルを通過する電子がＭＯＳ界面に存在する界面準位（トラップ）から受ける影響が小さくなり、さらにＮ２Ｏ雰囲気下での１１００℃のアニール処理でＭＯＳ界面の界面準位密度が低減された結果、高チャネル移動度を達成できたからである。
【００４１】
以上の説明では炭化珪素ＭＯＳＦＥＴを炭化珪素半導体装置の一例としたが、他の炭化珪素半導体装置で炭化珪素層上に絶縁膜が形成された素子構造を有するものにおいて本実施の形態に示された製造方法を適用すれば、同様な効果がもたらされることは言うまでもない。
【図面の簡単な説明】
【００４２】
【図１】実施の形態１の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の断面図である。
【図２】実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図３】実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図４】実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図５】実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図６】実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図７】実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図８】実施の形態１の炭化珪素半導体装置の製造方法の一部を示す図である。
【図９】実施の形態１の炭化珪素半導体装置の製造方法の一部である熱酸化および熱酸化後のアニール処理における反応炉内の温度プロファイルを表した図である。
【図１０】実施の形態１の炭化珪素半導体装置の製造方法の一部である熱酸化および熱酸化後のアニール処理における反応炉内の温度プロファイルを表した図である。
【図１１】実施の形態１の炭化珪素半導体装置の製造方法の一部である熱酸化および熱酸化後のアニール処理における反応炉内の温度プロファイルを表した図である。
【図１２】実施の形態１の炭化珪素半導体装置の製造方法によって作製された炭化珪素ＭＯＳＦＥＴの素子特性を示す図である。
【図１３】実施の形態１の炭化珪素半導体装置の製造方法によって作製された炭化珪素ＭＯＳＦＥＴの素子特性を示す図である。
【図１４】実施の形態１の炭化珪素半導体装置の製造方法によって作製された炭化珪素ＭＯＳＦＥＴにおけるゲート絶縁膜の層厚とチャネル移動度の関係を示す図である。
【図１５】実施の形態２の炭化珪素半導体装置の製造方法によって製造される半導体装置の断面図である。
【図１６】実施の形態２の炭化珪素半導体装置の製造方法によって製造される半導体装置の断面図である。
【符号の説明】
【００４３】
１  ｎ型（第１導電型）の基板、  ２  ｎ型（第１導電型）の炭化珪素からなるドリフト層、  ３  ｐ型（第２導電型）のベース領域、  ４  ｎ型（第１導電型）のソース領域、  ５  二酸化珪素（ＳｉＯ２）からなるゲート絶縁膜、  ６  ゲート電極、  ７  ソース電極、  ８  ドレイン電極、  ９  ｎ型炭化珪素層、  １０  空乏部。
【図１】
2005116893.tif 000003
【図２】
2005116893.tif 000004
【図３】
2005116893.tif 000005
【図４】
2005116893.tif 000006
【図５】
2005116893.tif 000007
【図６】
2005116893.tif 000008
【図７】
2005116893.tif 000009
【図８】
2005116893.tif 000010
【図９】
2005116893.tif 000011
【図１０】
2005116893.tif 000012
【図１１】
2005116893.tif 000013
【図１２】
2005116893.tif 000014
【図１３】
2005116893.tif 000015
【図１４】
2005116893.tif 000016
【図１５】
2005116893.tif 000017
【図１６】
2005116893.tif 000018