(57)【要約】【課題】  電界効果トランジスタとして高速性を得るに優れ、寄生抵抗低減効果の高い構造を提案する。【解決手段】  ソース16とドレイン17間のチャネルの途中部分であってゲート18の下に位置する部分を量子細線12により構成したチャネルとする。この量子細線チャネル12のソース側端とソース16の間、及びドレイン側端とドレイン17の間のチャネル部分を、量子細線12の幅寸法に比して拡幅した拡幅部22の量子井戸層23によるチャネルで構成する。【選択図】  図１ 
2005203442.tif 000002
【特許請求の範囲】
【請求項１】
ソースとドレイン間のチャネルの途中部分であってゲート下に位置する部分を量子細線により構成したチャネルとし；
該量子細線チャネルの上記ソース側端と上記ソースの間、及び上記ドレイン側端と上記ドレインの間のチャネル部分を、該量子細線の幅寸法に比して拡幅した量子井戸層によるチャネルで構成したこと；
を特徴とする量子細線電界効果トランジスタ。
【請求項２】
請求項１記載の量子細線電界効果トランジスタであって；
上記量子細線は、基板に形成されているＶ溝の谷底に設けられたトレンチ型の量子細線であり；
III-V族化合物半導体の選択成長により、上記量子細線及び上記量子井戸層が形成されていること；
を特徴とする量子細線電界効果トランジスタ
【請求項３】
請求項１記載の量子細線電界効果トランジスタであって；
上記チャネルの一部として設けられる上記量子細線は、互いに並設された複数本から構成されていること；
を特徴とする量子細線電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノスケールで作製されるのに適当な、量子細線を用いた電界効果トランジスタに関し、特にバリスティックな電子伝導と寄生抵抗低減に効果的な構造を持つ量子細線電界効果トランジスタに関する。
【背景技術】
【０００２】
GaAsやInP基板上の化合物半導体デバイスは、光通信における電気・光変換モジュールや携帯電話における高周波増幅器として、単体から小規模マイクロ波集積回路(MMIC)に至るまで利用されてきた。これは、化合物半導体の移動度が大きく、低電圧で高い電子走行速度が得られるため、消費電力の点でも有利になるからである。しかし、シリコンCMOSの微細化に伴う高速化により、10GHz程度の周波数までは、90nmデザインルールの微細シリコン集積回路が用いられるだろうと予測されている。ところが一方で、パソコンや携帯電話の普及により、ネットワークに要求される通信容量は急激に増加してきており、シリコンLSI（大規模集積回路）と光ファイバ通信網とのインターフェイスとして、数十GHz〜1THz帯において符号通信の送受信機能やパケットアドレス認識機能等を満たすため、ある程度以上の集積規模を有する超高周波MMICが必要となりつつある。
【０００３】
そこで今後、化合物半導体の特色である高移動度特性や低消費電力特性を活かすべく、ゲート長のみならず、チャネル幅やソース、ドレイン領域の面積、配線幅など、真性デバイス領域以外においてもシリコンLSIと同様なサイズの縮小を進めて行く必要がある。ここで、下記非特許文献１に認められるように、一般にLSIにおいて１ロジックゲートあたりの消費電力の限界は100aJと想定されており、動作速度や動作電圧を勘案すると、ドレイン電流は10μA、必要なチャネル幅は10nm程度となり、これは既に、量子細線、量子ナノ構造と呼ばれる部材のサイズに到達する。
【非特許文献１】KenjiNatori and Nobuyuki Sano, ‘Scaling limit of digital circuits due to thermalnoise’,Journal of Applied Physics vol.83, no.10, 1998, pp.5019-5024）
【０００４】
一方、量子細線においては、下記非特許文献２に認められるように、散乱先の状態密度の減少により、電子移動度が増加するという予測がなされていた。しかし実際には、伝導チャネルのサイズの縮小により、界面の凹凸や不純物によるポテンシャル変動の影響が顕著になり、通常の製法で形成した量子細線は、量子井戸よりは電子が流れにくくなるのが一般的であった。
【非特許文献２】H.Sakaki,‘Scattering Suppression and High-Mobility Effect ofSize-Qauntized Electrons in Ultrafne Semiconductor Wire Structures’, JapaneseJournal of Applied Physics, Vol. 19, p. L735, (1980) ）
【０００５】
これに対し、本件発明者等は、化合物半導体MOCVDやMBE成長において下記特許文献１に認められるような流量変調法（FME）を提案し、また、下記非特許文献３に認められるように原子状水素添加等独自の工夫を加えることで、原子層レベルで平坦な自己形成量子細線の形成に成功し、単一モード電子導波路の理想量子コンダクタンス(77μS)に着目した極微細な電界効果トランジスタの研究を継続してきた。さらに、実際に稼動させる素子としても、量子細線をチャネルに利用した素子として、下記特許文献２，３に開示のような負性抵抗電界効果トランジスタを開示してきた。
【特許文献１】特許2923753号公報
【非特許文献３】T.Sugaya,Y.Okada and M.Kawabe,‘Selective growth of GaAs by molecular beam epitaxy’Jpn.J.Appl.Phys. 31 (1992) L713
【特許文献２】特開2001-185559公報
【特許文献３】特開2002-299637公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかるに、量子細線を電界効果トランジスタのチャネルに用いた場合、状態密度の制御によるバリスティック電子伝導による高速動作と、細線に沿って形成された原子層ステップや不純物準位によるランダムなポテンシャルバリアによる細線途中でチャネル断絶等の問題との相反関係が生じ、通常の電界効果トランジスタ動作をさせようとした場合、未だ満足な結果が得られない場合があった。
【０００７】
また、非特許文献１に述べられた１ゲート当たりの消費電力の限界は、ゲートからドレインに注入された電子が、ソース側に逆流することを防ぐためにドレイン領域で非可逆的なエレクトロンのエネルギ緩和が必要であることで生まれている。すなわち、ドレイン領域においてはホットエレクトロンの散乱による急速なエネルギ散逸、チャネル領域においては高速キャリア輸送のための散乱の抑制という相反した機能が理想的なFETには求められる。
【０００８】
本発明は、チャネルに量子細線を用いる量子細線電界効果トランジスタにおいて、上記したような二律背反的な要素をできるだけバランスさせ得ることを目的とし、それに適した構造を提案するものである。
【課題を解決するための手段】
【０００９】
本発明は上記目的を達成するため、ソースとドレイン間のチャネルの途中部分であってゲート下に位置する部分を量子細線により構成したチャネルとし、この量子細線チャネルのソース側端とソースの間、及びドレイン側端とドレインの間のチャネル部分を、量子細線の幅寸法に比して拡幅した量子井戸層によるチャネルで構成した量子細線電界効果トランジスタを提案する。
【００１０】
ここで、量子細線は、基板に形成されているＶ溝の谷底に設けられたトレンチ型の量子細線であって良く、また、III-V族化合物半導体の選択成長により、それら量子細線及び量子井戸層が形成されることで、両者の接続部が滑らかに形成されるようにすることも提案する。
【００１１】
また、チャネルの一部として設けられる量子細線は、互いに並設された複数本から構成されている形態も提案する。
【発明の効果】
【００１２】
本発明によると、ソース−ドレイン間のチャネル領域にあってゲート下の部分を含む一部にのみ量子細線によるチャネルを構築し、その両端からソース及びドレインにそれぞれ至る部分は拡幅した量子井戸層により構成されているので、ゲート電位制御の下でのバリスティックな電子伝導を確保しながら、その長さを短くでき、拡幅された量子井戸層の存在により寄生抵抗の低減を図ることができる。ゲートとの関係で、「ポイント・コンタクト」と言っても良い構造を得ることができ、その一方で、ソース、ドレイン電極とのオーミックコンタクト特性も良好に取り得る。この結果、ナノスケールで作製されるこの種の電子素子として相応しい超高速特性、低消費電力特性を発揮できる。
【発明を実施するための最良の形態】
【００１３】
図１(A),(B) には本発明に従って作製された量子細線電界効果トランジスタの実施形態が示されている。予め両者の異なる点を述べておくと、それはソース電極16下のソースとドレイン電極17下のドレインとの間のチャネル領域において、その途中であってゲート下の部分に設けられる量子細線12が複数本並設されているか(同図(A)の場合)、一本であるか(同図(B)の場合)であって、他の構成は同様で良い。
【００１４】
この実施形態では、GaAsまたはInPの基板10に形成されたＶ溝の谷底にGaAsかInGaAsのいわゆるトレンチ型の量子細線12が形成されている場合を想定しており、ゲート18の下のチャネル部分を「Ｖ溝チャネル構造部20」として取り出して示しているように、基板10の上にこの場合は量子細線12のエネルギバンドギャップよりも広いエネルギバンドギャップを持つAlGaAs、InAlAsかInGaP等のスペーサ層11が形成され、その上に当該量子細線12によるチャネルが形成された後、量子細線12よりもエネルギバンドギャップが広く、場合により図示しないスペーサ層を含む積層構造であっても良いｎ型変調ドープ層14が形成されている。
【００１５】
このような構造はMOCVD選択成長により連続工程で得ることができるが、その際の条件の如何によっては、量子細線12の形成されているＶ溝の斜面に沿って斜面量子井戸層13が形成されることがある。これは形成しない方が望ましい場合もあるし、逆に例えば負性抵抗特性を持たせるために、これを低移動度チャネルとして用いる時には積極的に適度な薄さに形成させることもある。
【００１６】
ソース−ドレイン間のゲート下部分に設けられているこうしたＶ溝チャネル構造部20の両端は、ソース側もドレイン側も拡幅部22に連接し、ここに量子細線より広幅に拡幅した量子井戸層による活性層（拡幅部チャネル）23が設けられる。ソース電極16もドレイン電極17も、この拡幅部22のチャネルに導通すれば良いので、細い量子細線にそのまま望む場合に比し、大幅にオーミックコンタクト特性が向上する。
【００１７】
つまり、こうした構造により、電流制御部であるゲート18下でのバリスティックな電子伝導を保障しながら、寄生抵抗低減、ソース、ドレイン電極オーミックコンタクト特性向上効果を両立させることができるのである。
【００１８】
量子細線12は必ずしもＶ溝の谷底に形成されたトレンチ型のものでなくても良いが、ここでは図１に示した構造に即する実際の作製例に就き述べておく。
【００１９】
まず、GaAs基板10上のＶ溝にテーパ状の拡幅部を設け、Ｖ溝の部分の長さを0.5〜2μmとし、その両端を次第に拡幅してＵ溝とする。次に、MOCVD選択成長により、図１には示していないが、200nm厚のGaAsバッファを設け、700nm厚のAl0.48GaAsを形成した後、37nm厚のSiドープAl0.28GaAsを設けてから、10nm厚のノンドープAl0.28GaAsスペーサ層11を形成し、続いて35回のFMEサイクルによるノンドープGaAsによる量子細線12、10nmのノンドープAl0.28GaAsスペーサ層と37nmのSiドープAl0.28GaAsを含む変調ドープ層14を形成した。FMEサイクル一回ごとには0.24nmのGaAs層が成長する。このような基板上の選択成長により、中央の量子細線チャネル12が滑らかに両端の量子井戸層チャネル23に接続される。
【００２０】
図２は、こうして作製された本発明素子の要部の走査型電子顕微鏡写真を示している。約1μm長の量子細線12によるチャネルを含むゲート18下のＶ溝チャネル構造部20の量子細線12よるチャネル部分が、その両端からソース16、ドレイン17のそれぞれに向かい、テーパ状に広がった拡幅部22の量子井戸層によるチャネル部分に接続されている。
【００２１】
図３は、このようにして作製された実験素子において取られた、108Kにおける静特性例を示している。ソース−ドレイン・コンダクタンスとして12μS程度を示していて望ましく、また、従来のテーパ部分（拡幅部22）を含まない量子細線電界効果トランジスタに比べて寄生抵抗が三分の一程に低減された。
【００２２】
もちろん、図1(B) のように、量子細線チャネル12を一本しか設けない場合に比して、図１(A) のように複数本を並設させれば、当然のことながら、並設本数に応じて素子駆動電流を増加させることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明により構成された量子細線電界効果トランジスタの概略構成図である。
【図２】本発明により作製された量子細線電界効果トランジスタの要部構造を走査顕微鏡を用いて示した図面代用写真である。
【図３】本発明により作製された量子細線電界効果トランジスタの一例の静特性を示す説明図である。
【符号の説明】
【００２４】
10  基板
11  スペーサ層
12  量子細線（チャネル）
14  変調ドープ層
16  ソース電極
17  ドレイン電極
18  ゲート
22  拡幅部
23  拡幅部の量子井戸層チャネルを含む活性層
【図１】
2005203442.tif 000003
【図２】
2005203442.tif 000004
【図３】
2005203442.tif 000005