(57)【要約】【課題】良好な放熱特性とハンドリング性を有すると共に、絶縁破壊を防止でき、リッジ部が容易に破損しない半導体レーザ素子とその製造方法を提供する。【解決手段】  活性層１０６から上部電極(１１４,１１６)までの最短距離をＨｃとし、リッジ部１００の高さをＨｒとし、リッジ部１００の両側の上クラッド下部層１０９上における上部電極(１１４,１１６)の膜厚をＨｅとし、リッジ部１００の傾斜面の下側の縁を基点としてリッジ部１００から基板に平行に離れる方向の距離をｘとしたとき、  ｘ≦(Ｈｃ＋Ｈｅ)ｔａｎ４５°の範囲内において、      Ｈｅ  ＞  Ｈｒの条件を満足させる。【選択図】図３
2005203746.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の基板上に形成された活性層と、上記活性層上に形成された第２導電型の半導体層群とを有し、上記第２導電型の半導体層群の上側の一部がストライプ状のリッジ部を形成している半導体レーザ素子であって、
上記リッジ部を含む上記第２導電型の半導体層群を覆うように上部電極が形成され、
少なくとも上記リッジ部上面の面積よりも広い領域の上記上部電極の表面が実装面となることを特徴とする半導体レーザ素子。
【請求項２】
請求項１に記載の半導体レーザ素子において、
上記第２導電型の半導体層群の上側の一部であって、上記ストライプ状のリッジ部の両脇に上記リッジ部の高さより高いダミーリッジ部が設けられており、
上記リッジ部および上記ダミーリッジ部を含む上記第２導電型の半導体層群を覆うように上記上部電極が形成されていることを特徴とする半導体レーザ素子。
【請求項３】
請求項２に記載の半導体レーザ素子において、
上記ダミーリッジ部は、上記リッジ部と同一の半導体層群と、上記ダミーリッジ部を構成する半導体層群表面に設けられた絶縁体膜からなることを特徴とする半導体レーザ素子。
【請求項４】
請求項２に記載の半導体レーザ素子において、
上記ダミーリッジ部は、その上に形成された上記上部電極との間でショットキー接合をなす電流遮断層を上記リッジ部と同一の半導体層群上に有することを特徴とする半導体レーザ素子。
【請求項５】
請求項２に記載の半導体レーザ素子において、
上記ダミーリッジ部は、上記リッジ部と同一の半導体層群上に、第１導電型の半導体層からなる電流遮断層を有することを特徴とする半導体レーザ素子。
【請求項６】
請求項１乃至５に記載の半導体レーザ素子において、
上記活性層から上記上部電極までの厚さ方向の最短距離をＨｃとし、上記リッジ部の厚さ方向の高さをＨｒとし、上記リッジ部の両側における上記上部電極の膜厚をＨｅとし、上記リッジ部の傾斜面の下側の縁を基点として、上記基板の平面に平行な方向かつ上記リッジ部から離れる方向の距離をｘとしたとき、
少なくともｘ≦(Ｈｃ＋Ｈｅ)の範囲内において、
Ｈｅ  ＞  Ｈｒ
の条件を満足することを特徴とする半導体レーザ素子。
【請求項７】
請求項６に記載の半導体レーザ素子において、
少なくとも上記Ｈｅ＞Ｈｒの条件を満足する上記上部電極の領域に放熱体が接続されていることを特徴とする半導体レーザ素子。
【請求項８】
請求項６に記載の半導体レーザ素子において、
上記上部電極が多層金属膜であって、
少なくとも上記Ｈｅ＞Ｈｒの条件を満足する上記多層金属膜の領域の最上層が金または金合金からなることを特徴とする半導体レーザ素子。
【請求項９】
請求項８に記載の半導体レーザ素子において、
上記多層金属膜が、少なくとも上記Ｈｅ＞Ｈｒの条件を満足する領域における総膜厚に対する金または金合金からなる最上層の膜厚の比が９／１０以上であることを特徴とする半導体レーザ素子。
【請求項１０】
請求項６に記載の半導体レーザ素子において、
上記ｘ≦(Ｈｃ＋Ｈｅ)の範囲内において、
Ｈｅ  ＞  ３Ｈｒ
の条件を満足することを特徴とする半導体レーザ素子。
【請求項１１】
請求項１乃至５に記載の半導体レーザ素子において、
上記上部電極のチップ端部近傍の領域の膜厚が、上記上部電極の他の領域の膜厚よりも小さいことを特徴とする半導体レーザ素子。
【請求項１２】
請求項１乃至５に記載の半導体レーザ素子において、
上記リッジ部の両側における上記上部電極と上記半導体層群との間のショットキー接合を用いて、上記リッジ部に対する電流狭窄を行っていることを特徴とする半導体レーザ素子。
【請求項１３】
請求項１２に記載の半導体レーザ素子において、
上記第２導電型の半導体層群は、少なくともドーピング濃度が１×１０17ｃｍ-3以下の低濃度半導体層とドーピング濃度が１×１０18ｃｍ-3以上の高濃度半導体層からなり、
上記上部電極と上記低濃度半導体層の界面に、上記上部電極の構成元素の少なくとも１つと上記低濃度半導体層の構成元素の少なくとも１つとからなる低濃度側の化合物層が形成され、
上記上部電極と上記高濃度半導体層の界面に、上記上部電極の構成元素の少なくとも１つと上記高濃度半導体層の構成元素の少なくとも１つとからなる高濃度側の化合物層が形成されていることを特徴とする半導体レーザ素子。
【請求項１４】
請求項１３に記載の半導体レーザ素子において、
上記低濃度半導体層と上記活性層との間に、少なくとも１×１０17ｃｍ-3以上のドーピング濃度を有する第２導電型の半導体層が形成されていることを特徴とする半導体レーザ素子。
【請求項１５】
請求項１３に記載の半導体レーザ素子において、
上記高濃度半導体層が上記リッジ部の最上部に設けられ、上記低濃度半導体層が少なくとも上記リッジ部の最上部以外の領域に設けられていることを特徴とする半導体レーザ素子。
【請求項１６】
請求項１２に記載の半導体レーザ素子において、
上記基板の厚みが８０μｍ以上であることを特徴とする半導体レーザ素子。
【請求項１７】
請求項１に記載の半導体レーザ素子を製造する半導体レーザ素子の製造方法であって、
第１導電型の基板上に活性層を形成する工程と、
上記活性層上に第２導電型の半導体層群を形成する工程と、
上記第２導電型の半導体層群の上側の一部を除去してストライプ状のリッジ部を形成する工程と、
上記リッジ部を含む上記第２導電型の半導体層群を覆うように薄膜電極を形成する工程と、
上記薄膜電極の少なくとも上記リッジ部の両側の領域上に厚膜電極を形成する工程を含み、上記薄膜電極と上記厚膜電極で表面が実装面となる上部電極を形成することを特徴とする半導体レーザ素子の製造方法。
【請求項１８】
請求項１７に記載の半導体レーザ素子の製造方法において、
上記薄膜電極を形成する工程において、最上層を金または金合金からなる多層金属膜を形成し、
上記薄膜電極を給電メタルとして、上記厚膜電極をメッキにより形成することを特徴とする半導体レーザ素子の製造方法。
【請求項１９】
請求項１７に記載の半導体レーザ素子の製造方法において、
上記厚膜電極が金または金合金からなり、
少なくとも上記リッジ部の両側の上記厚膜電極の領域に放熱体を熱圧着させる工程を含むことを特徴とする半導体レーザ素子の製造方法。
【請求項２０】
請求項１７に記載の半導体レーザ素子の製造方法において、
上記第２導電型の半導体層群を形成する工程において、上記活性層上に、少なくともドーピング濃度が１×１０17ｃｍ-3以下の低濃度半導体層とドーピング濃度が１×１０18ｃｍ-3以上の高濃度半導体層からなる第２導電型の半導体層群を形成すると共に、
上記薄膜電極の形成後に熱処理を行うことによって、上記薄膜電極と上記第２導電型の半導体層群との界面に化合物層を形成する工程とを含むことを特徴とする半導体レーザ素子の製造方法。
【請求項２１】
請求項２０に記載の半導体レーザ素子の製造方法において、
上記第２導電型の半導体層群を形成する工程において、上記低濃度半導体層と上記活性層との間に、少なくとも１×１０17ｃｍ-3以上のドーピング濃度を有する第２導電型の半導体層を形成することを特徴とする半導体レーザ素子の製造方法。
【請求項２２】
請求項１乃至１６のいずれか１つに記載の半導体レーザ素子を用いていることを特徴とする光ディスク装置。
【請求項２３】
請求項１乃至１６のいずれか１つに記載の半導体レーザ素子を用いていることを特徴とする光伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システムに関する。
【背景技術】
【０００２】
従来、半導体レーザ素子としては、活性層上にリッジ部を有し、一回の結晶成長で製造されるリッジ導波路型のものがある。この半導体レーザ素子は、結晶成長工程が３回必要なリッジ埋め込み型半導体レーザ素子に比べて製造工程が簡便なため、低コストで半導体レーザ素子を製造することができるというメリットがある。
【０００３】
図９に電流狭窄に絶縁体膜を使わず、ショットキー接合を用いて電流狭窄を行うリッジ導波路型半導体レーザ素子の断面図を示している(例えば、特開平４−１１１３７５号公報(特許文献１)参照)。この半導体レーザ素子は次のようにして製造される。
【０００４】
まず、図９に示すように、有機金属化学気相成長(ＭＯＣＶＤ)法により、ｎ−ＧaＡs基板４０１上に、ｎ−ＩnＧaＰクラッド層４０２と、ＩnＧaＡs／ＧaＡs歪量子井戸活性層４０３と、ｐ−ＩnＧaＰクラッド層４０４と、ｐ−ＩnＧaＡsコンタクト層４０５を順次積層し、フォトリソグラフィなどの手法により、ｐ−ＩnＧaＰクラッド層４０４の途中までエッチングを行ってメサを形成した後、ｐ側電極４０６としてＴi／Ｐt／Ａuを、ｎ側電極４０７としてＡu−Ｇe−Ｎi／Ａuを順次蒸着する。このようにして製作された素子に電流を流すと、ｐ−ＩnＧaＰクラッド層４０４とｐ側電極４０６との間にショットキー接合部４０８が形成され、ｐ側電極とｐ−ＩnＧaＡsコンタクト層４０５との間にのみ電流が流れて、電流狭窄が行われる。
【０００５】
このようなリッジ導波路型半導体レーザ素子の構造とすることによって、従来のリッジ埋め込み構造の半導体レーザ素子の製造工程においては合計３度の結晶成長工程が必要であったものが１度の結晶成長工程で製造できるようになり、大幅に製造工程を削減することができる。
【０００６】
しかしながら、従来のリッジ導波路型半導体レーザ素子には以下のような課題があった。すなわち、半導体レーザ素子においては、レーザ発振動作時に活性層付近で発生した熱は基板を介して金属からなるパッケージあるいはステムに放熱させるのが一般的であるが、上述のようにリッジ導波路型半導体レーザ素子では、活性層が基板と反対側の極表層に近いところに形成されているために放熱性が悪い。これは半導体基板材料の熱伝導率が悪いことに起因する。放熱特性が悪いために、高出力動作時に素子の温度が上昇し、そのことに伴って閾値電流が増加して十分な高出力動作ができなかったり、長期の素子信頼性が低下してしまうという課題があった。
【０００７】
さらに、リッジ構造が再成長工程によって埋め込まれず剥き出しになっているために、取り扱いに慎重を期さないと、容易にリッジ部が破損してしまうという課題もあった。
【０００８】
前者の放熱の課題に対しては、一般に基板の厚みを薄くすることで対策がなされるが、基板を薄くすると機械的強度が低下するため、ハンドリングが困難になるという課題が新たに生じる。さらに、上述した従来のショットキー接合を用いて電流狭窄を行うリッジ導波路型半導体レーザ素子においては、基板厚みが薄くなって上部電極と下部電極間の距離が近くなると、ショットキー接合部分の絶縁破壊的な故障モードが発生するという問題がある。
【特許文献１】特開平４−１１１３７５号公報(第３頁、第１図)
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、これらの課題を克服し、良好な放熱特性とハンドリング性を有し、かつショットキー接合を用いた電流狭窄を行う構成において絶縁破壊を防止でき、さらにリッジ部が容易に破損しないリッジ導波路型の半導体レーザ素子とその製造方法を得ることを目的とする。すなわち、低コスト・高歩留りで製造できると共に、低閾値電流発振,高出力動作が可能な長期信頼性に優れた半導体レーザ素子とその製造方法を提供することを目的とする。
【００１０】
さらに本発明は、上記課題を克服した半導体レーザ素子を用いた光ディスク装置および光伝送システムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の半導体レーザ素子は、第１導電型の基板上に形成された活性層と、上記活性層上に形成された第２導電型の半導体層群とを有し、上記第２導電型の半導体層群の上側の一部がストライプ状のリッジ部を形成している半導体レーザ素子であって、上記リッジ部を含む上記第２導電型の半導体層群を覆うように上部電極が形成され、少なくとも上記リッジ部上面の面積よりも広い領域の上記上部電極の表面が実装面となることを特徴としている。
【００１２】
上記構成の半導体レーザ素子によれば、動作時に活性層で発生した熱を、熱伝導率が相対的に悪い基板側を介さず、上部電極側に効率よく放熱させることができるので、高出力動作に適し、長期信頼性を有する半導体レーザ素子を提供することができる。また、上述したように基板を介さずに放熱させるので、基板の厚みを従来よりも薄くする必要がなく、その結果、機械的強度が低下しないため良好なハンドリング性を有することができる。ここで、実装面とは、半導体レーザ素子が、外部のパッケージ、ステムまたはヒートシンクなどの放熱体などに実装される時の接合面を指す。
【００１３】
また、一実施形態の半導体レーザ素子は、上記第２導電型の半導体層群の上側の一部であって、上記ストライプ状のリッジ部の両脇に上記リッジ部の高さより高いダミーリッジ部が設けられており、上記リッジ部および上記ダミーリッジ部を含む上記第２導電型の半導体層群を覆うように上記上部電極が形成されていることを特徴とする。
【００１４】
上記実施形態の半導体レーザ素子によれば、上記リッジ構造の両脇に形成された上記ダミーリッジ部が、その高さが上記リッジ部よりも高いために上記リッジ構造に対する保護構造体として作用し、上記リッジ部および上記ダミーリッジ部を含む上記第２導電型層を上記上部電極が覆っていることと相まって、リッジ構造の破損を防止し、歩留りを向上させることができる。
【００１５】
また、一実施形態の半導体レーザ素子は、上記ダミーリッジ部が、上記リッジ部と同一の半導体層群と、上記ダミーリッジ部を構成する半導体層群表面に設けられた絶縁体膜からなることを特徴とする。
【００１６】
上記実施形態の半導体レーザ素子によれば、上記ダミーリッジ部を構成する半導体層をリッジ部と同一とし、上記ダミーリッジ部表面に絶縁体膜を形成することによって、その高さをリッジ部よりも高くすることができ、そのようなリッジ部よりも高いダミーリッジ部をリッジ部の両脇に設けることによって、上部電極側を実装面とする時にもリッジ部の破損を防止することができるようになる。
【００１７】
また、一実施形態の半導体レーザ素子は、上記ダミーリッジ部が、その上に形成された上記上部電極との間でショットキー接合をなす電流遮断層を上記リッジ部と同一の半導体層群上に有することを特徴とする。
【００１８】
また、一実施形態の半導体レーザ素子は、上記ダミーリッジ部が、上記リッジ部と同一の半導体層群上に、第１導電型の半導体層からなる電流遮断層を有することを特徴とする。
【００１９】
上記実施形態の半導体レーザ素子によれば、別途絶縁体膜を設けることなしに、ダミーリッジ部への電流注入を遮断できる半導体層群構造が得られる。この半導体層群は一貫した結晶成長工程で作成可能であるので、低コストで製造できる一方、ダミーリッジ部には電流遮断層が形成されているためにリッジ部よりも高さが高く、上部電極側を実装面とした構成においても、リッジ部が破損することがない。
【００２０】
また、一実施形態の半導体レーザ素子は、上記活性層から上記上部電極までの厚さ方向の最短距離をＨｃとし、上記リッジ部の厚さ方向の高さをＨｒとし、上記リッジ部の両側における上記上部電極の膜厚をＨｅとし、上記リッジ部の傾斜面の下側の縁を基点として、上記基板の平面に平行な方向かつ上記リッジ部から離れる方向の距離をｘとしたとき、少なくともｘ≦(Ｈｃ＋Ｈｅ)の範囲内において、
Ｈｅ  ＞  Ｈｒ
の条件を満足することが好ましい。
【００２１】
上記実施形態の半導体レーザ素子によれば、半導体レーザ素子の動作中に活性層で発生した熱を、効率よく上部クラッド層側の表面に設けられた上部電極に放熱する。このとき、上部電極の表面における放熱分布から、リッジ部の傾斜面の下側の縁からの距離ｘが少なくとも(Ｈｃ＋Ｈｅ)ｔａｎ４５°以下の範囲において、上部電極の膜厚Ｈｅをリッジ部の高さＨｒよりも大きくすることで、上部電極への放熱特性を最良にすることができる。そのことにより、半導体レーザ素子の温度特性が向上し、より高温での動作時でも閾値電流の上昇が抑えられる。また、リッジ部よりも高い上部電極によりリッジ部の両側がカバーされているため、リッジ部の物理的破損が防止できるという効果もある。
【００２２】
また、一実施形態の半導体レーザ素子では、少なくとも上記Ｈｅ＞Ｈｒの条件を満足する上記上部電極の領域に放熱体が接続されていてもよい。
【００２３】
上記実施形態の半導体レーザ素子に従えば、活性層から発生した熱を上部電極を介して効果的に外部の放熱体に拡散させることができ、半導体レーザ素子の温度特性をさらに向上させることができる。
【００２４】
また、一実施形態の半導体レーザ素子では、上記上部電極が多層金属膜であって、少なくとも上記Ｈｅ＞Ｈｒの条件を満足する上記多層金属膜の領域の最上層が金または金合金からなっていてもよい。
【００２５】
上記実施形態の半導体レーザ素子によれば、上記多層金属膜の領域の最上層に金または金合金を用いることで熱伝導特性が良くなり、動作時の放熱がより促進される。
【００２６】
また、一実施形態の半導体レーザ素子では、上記多層金属膜が、少なくとも上記Ｈｅ＞Ｈｒの条件を満足する領域における総膜厚に対する金または金合金からなる最上層の膜厚の比が９／１０以上であることが望ましい。
【００２７】
上記実施形態の半導体レーザ素子によれば、リッジ部の高さＨｒを超えるような厚い上部電極を形成する場合、良好な熱伝導率を有する金または金合金を総膜厚に対する膜厚の比９／１０以上用いることにより、上部電極構造での発熱を最小限にすることができる。それと同時に、他の金属を用いて厚い上部電極を形成する場合と比較して、硬度が小さい金を用いることでより半導体レーザ素子に与える応力を小さくすることができる。
【００２８】
また、一実施形態の半導体レーザ素子では、上記ｘ≦(Ｈｃ＋Ｈｅ)の範囲内において、
Ｈｅ  ＞  ３Ｈｒ
の条件を満足することが望ましい。
【００２９】
上記実施形態の半導体レーザによれば、上部電極をリッジ部に対する良好な保護体とすることができると共に、上部電極を熱圧着により放熱体に接続する際にも、リッジ部にダメージが加わることを避けることができる。
【００３０】
また、一実施形態の半導体レーザ素子では、上記上部電極のチップ端部近傍の領域の膜厚が、上記上部電極の他の領域の膜厚よりも小さくしてもよい。
【００３１】
上記実施形態の半導体レーザ素子によれば、半導体レーザ素子の動作時の発熱を良好に放熱しつつ、チップへの分割をより容易に行うことのできる構造が提供される。
【００３２】
また、一実施形態の半導体レーザ素子では、上記リッジ部の両側における上記上部電極と上記半導体層群との間のショットキー接合を用いて、上記リッジ部に対する電流狭窄を行ってもよい。
【００３３】
上記実施形態の半導体レーザ素子によれば、上部電極と半導体層群との間に絶縁層を設けることなく電流狭窄を行うことができ、低コストで製造できる半導体レーザ素子に対して、良好な放熱特性を有する電極構造を付加することができる。ここで、一般的なエアリッジ構造においても、本電極構造を適用することで、その放熱効果を十分大きくすることが可能であり、エアリッジ構造の絶縁層には、窒化珪素(ＳiＮｘ)や酸化珪素(ＳiＯ2)などが使用できる。
【００３４】
また、一実施形態の半導体レーザ素子では、上記第２導電型の半導体層群は、少なくともドーピング濃度が１×１０17ｃｍ-3以下の低濃度半導体層とドーピング濃度が１×１０18ｃｍ-3以上の高濃度半導体層からなり、上記上部電極と上記低濃度半導体層の界面に、上記上部電極の構成元素の少なくとも１つと上記低濃度半導体層の構成元素の少なくとも１つとからなる低濃度側の化合物層が形成され、上記上部電極と上記高濃度半導体層の界面に、上記上部電極の構成元素の少なくとも１つと上記高濃度半導体層の構成元素の少なくとも１つとからなる高濃度側の化合物層が形成されていることが好ましい。
【００３５】
上記実施形態の半導体レーザ素子によれば、ドーピング濃度が１×１０18ｃｍ-3以上の高濃度半導体層と上部電極とのオーミック接合では、上記高濃度側の化合物層によってより低コンタクト抵抗が得られると共に、ドーピング濃度が１×１０17ｃｍ-3以下の低濃度半導体層と上部電極とのショットキー接合では、上記低濃度側の化合物層によって十分な電流狭窄が得られる。このようにオーミック接合性とショットキー接合性がともにより強化されるので、電流狭窄を行うための埋め込み層(電流ブロック層)の結晶再成長工程と、低コンタクト抵抗を得るためのコンタクト層の結晶再成長工程を別途行うことなく、十分な電流狭窄性と低コンタクト抵抗を実現でき、熱的、電気的信頼性が向上する。このように製造工程が簡略化され、さらに良好な放熱特性を有する上部電極を備えているために、低閾値電流で発振し、かつ高出力動作が可能で、長期信頼性が得られると共に、製造工程の簡略化によりコストを低減でき、従来構造を有する半導体レーザ素子と同等以上の信頼性と高出力特性を低消費電力にて実現できる半導体レーザ素子を提供することができる。
【００３６】
また、一実施形態の半導体レーザ素子では、上記低濃度半導体層と上記活性層との間に、少なくとも１×１０17ｃｍ-3以上のドーピング濃度を有する第２導電型の半導体層が形成されていることが好ましい。
【００３７】
上記実施形態の半導体レーザ素子によれば、上記低濃度半導体層と上記活性層との間に、少なくともドーピング濃度が１×１０17ｃｍ-3以上の第２導電型の半導体層をさらに形成することによって、ショットキー接合特性を考慮した制限を受けることなく、要求される光学特性仕様に応じて自在に第２導電型の半導体層の層厚・組成等を変更することができるようになるために光学設計の自由度が増すと共に、素子抵抗の上昇を抑えることができ、一層の低消費電力化を図ることができる。
【００３８】
また、一実施形態の半導体レーザ素子では、上記高濃度半導体層が上記リッジ部の最上部に設けられ、上記低濃度半導体層が少なくとも上記リッジ部の最上部以外の領域に設けられていることが好ましい。
【００３９】
上記実施形態の半導体レーザ素子によれば、リッジ部の最上部に高濃度半導体層が設けられ、その最上部以外の領域に低濃度半導体層が設けられた構造において、第２導電型の半導体層群の高濃度半導体層上と低濃度半導体層上に形成された同一の上部電極によって、電流狭窄を行うショットキー接合部分と電流注入を行うオーミック接合部分を同時に形成できるため、製造コストを大幅に低減できる半導体レーザ素子を提供することができる。
【００４０】
また、一実施形態の半導体レーザ素子では、上記基板の厚みが８０μｍ以上であってもよい。
【００４１】
上記実施形態の半導体レーザ素子によれば、上部電極・下部電極間距離の接近による電界強度の増大を抑えることができ、ショットキー接合を用いて電流狭窄を行う半導体レーザ素子における動作時の絶縁破壊による故障を抑制することができる。
【００４２】
また、本発明の半導体レーザ素子の製造方法は、第１導電型の基板上に活性層を形成する工程と、上記活性層上に第２導電型の半導体層群を形成する工程と、上記第２導電型の半導体層群の上側の一部を除去してストライプ状のリッジ部を形成する工程と、上記リッジ部を含む上記第２導電型の半導体層群を覆うように薄膜電極を形成する工程と、上記薄膜電極の少なくとも上記リッジ部の両側の領域上に厚膜電極を形成する工程を含み、上記薄膜電極と上記厚膜電極で表面が実装面となる上部電極を形成することを特徴としている。
【００４３】
上記実施形態の半導体レーザ素子の製造方法によれば、上記リッジ部を含む第２導電型の半導体層群を覆うように薄膜電極を形成し、その薄膜電極の少なくともリッジ部の両側の領域上に厚膜電極を形成する方法が提供され、活性層にて発生した熱を効率よく上部電極側に放熱させる構成を有する半導体レーザ素子を製造することができる。
【００４４】
また、一実施形態の半導体レーザ素子の製造方法は、上記薄膜電極を形成する工程において、最上層を金または金合金からなる多層金属膜を形成し、上記薄膜電極を形成する工程において、上記薄膜電極を給電メタルとして、上記厚膜電極をメッキにより形成することが望ましい。
【００４５】
上記実施形態の半導体レーザ素子の製造方法によれば、リッジ部の構造が形成された側の基板表面全体に形成された薄膜電極を、後でメッキ法により形成される厚膜電極の給電メタルとして作用させることができるため、別途給電メタル工程を行うことがなくなり、製造コストが低減される。その際、薄膜電極の最上層を金(Ａｕ)とすることで給電メタルの抵抗を低減し、メッキ電流を下げることができる。
【００４６】
さらに、上記メッキにおいてチップ端部近傍の領域にレジストマスクで覆い、金からなる厚膜電極形成後、別途レジスト等のマスクを使用せずに、チップ端部近傍の領域の薄膜電極最上層の金が除去される程度に軽くエッチングすることにより、端面コーティング時のへき開やチップ分割時の分割領域にある薄膜電極最上層の金が除去できる。金が残っていると延性・展性に富むため、分割不良がおきやすいが、上記構成により、チップ分割時の不良を防止することができるようになる。
【００４７】
また、一実施形態の半導体レーザ素子の製造方法では、上記厚膜電極が金または金合金からなり、少なくとも上記リッジ部の両側の上記厚膜電極の領域に放熱体を熱圧着させる工程を含んでいてもよい。
【００４８】
上記実施形態の半導体レーザ素子の製造方法によれば、別途糊材となる物質を電極と放熱体との間に介する必要がないため、放熱性を悪化させることがない。また、糊材が半導体レーザ素子の側面に盛り上がって電気的に短絡させてしまうような実装上の不良を引き起こすことも防止できるという効果がある。
【００４９】
また、一実施形態の半導体レーザ素子の製造方法では、上記第２導電型の半導体層群を形成する工程において、上記活性層上に、少なくともドーピング濃度が１×１０17ｃｍ-3以下の低濃度半導体層とドーピング濃度が１×１０18ｃｍ-3以上の高濃度半導体層からなる第２導電型の半導体層群を形成すると共に、上記薄膜電極の形成後に熱処理を行うことによって、上記薄膜電極と上記第２導電型の半導体層群との界面に化合物層を形成する工程とを含むことが好ましい。
【００５０】
上記実施形態の半導体レーザ素子の製造方法によれば、ドーピング濃度が１×１０17ｃｍ-3以下の低濃度半導体層と薄膜電極とのショットキー接合において上記化合物層によって十分な電流狭窄が得られると共に、ドーピング濃度が１×１０18ｃｍ-3以上の高濃度半導体層と薄膜電極とのオーミック接合において上記化合物層によって、より低コンタクト抵抗が得られる。このようにショットキー接合性とオーミック接合性がより強化されるので、電流ブロック層の埋め込み再成長工程や電極コンタクト層の結晶再成長工程を行うことなしに、低閾値電流発振と高出力動作が可能で、長期信頼性が得られると共に、製造工程の簡略化によりコストを低減できる放熱特性に優れた半導体レーザ素子の製造方法が提供される。したがって、十分な電流狭窄性と優れた素子信頼性が得られ、かつ、低消費電力で高出力動作が可能な半導体レーザ素子を製造することが可能となる。
【００５１】
また、一実施形態の半導体レーザ素子の製造方法では、上記第２導電型の半導体層群を形成する工程において、上記低濃度半導体層と上記活性層との間に、少なくとも１×１０17ｃｍ-3以上のドーピング濃度を有する第２導電型の半導体層を形成することが好ましい。
【００５２】
上記実施形態の半導体レーザ素子の製造方法によれば、上記低濃度半導体層と上記活性層との間に、少なくともドーピング濃度が１×１０17ｃｍ-3以上の第２導電型の半導体層をさらに形成することによって、ショットキー接合特性を考慮した制限を受けることなく、要求される光学特性仕様に応じて自在に第２導電型の半導体層の層厚・組成等を変更することができるようになるために、光学設計の自由度が大きい半導体レーザ素子を製造できると共に、素子抵抗の上昇を抑えることができるために、一層の低消費電力動作が可能な半導体レーザ素子を製造することが可能となる。
【００５３】
また、本発明の光ディスク装置は、上記いずれか１つの半導体レーザ素子を用いていることを特徴とする。
【００５４】
上記光ディスク装置によれば、従来の光ディスク装置に比べて、より安価で高速書き込みが可能な信頼性に優れた光ディスク装置を提供することができる。
【００５５】
また、本発明の光伝送システムは、上記いずれか１つの半導体レーザ素子を用いていることを特徴とする。
【００５６】
上記光伝送システムによれば、従来よりも圧倒的に安価でかつ信頼性を兼ね備えた光伝送モジュールを提供することができ、光伝送システムの低価格化を図ることができる。
【発明の効果】
【００５７】
以上より明らかなように、本発明の半導体レーザ素子によれば、リッジ導波路型の半導体レーザ素子の動作中に活性層で発生した熱を、効率よく半導体層群側の表面に設けられた上部電極に放熱できるようになる。すなわち、上部電極の表面における放熱分布から、リッジ部の傾斜面の下側の縁からの距離ｘが少なくとも(Ｈｃ＋Ｈｅ)以下の範囲において、上部電極の膜厚Ｈｅをリッジ部の高さＨｒよりも大きくすることで、上部電極への放熱特性を最良にすることができる。そのことにより、半導体レーザ素子の温度特性が向上し、より高温での動作時でも閾値電流の上昇が抑えられた低閾値電流発振、高出力動作可能な長期信頼性を有する半導体レーザ素子を提供することができる。
【００５８】
さらに、リッジ部の両側が、リッジ部よりも高い上部電極でカバーされているため、リッジ部の物理的破損が防止できる。このことにより、半導体レーザ素子の取り扱い時の破損を低減でき、製造歩留まりを向上させることができる。
【００５９】
また、ショットキー接合を用いた電流狭窄を行うリッジ導波路型半導体レーザ素子においては、絶縁破壊による故障を防止し、かつ放熱特性に優れた素子構造を提供することが可能になる。このことにより、一層の製造コスト削減を図ることができる。
【００６０】
本発明の半導体レーザ素子の製造方法によれば、上述のような放熱特性に優れ、低コスト・高歩留りで製造でき、かつ低閾値電流発振、高出力動作が可能な長期信頼性に優れた半導体レーザ素子の製造方法を提供することが可能となる。
【００６１】
本発明の光ディスク装置によれば、本発明の半導体レーザ素子を用いることで、従来の光ディスク装置に比べて、より安価で高速書き込みが可能、かつ信頼性に優れた光ディスク装置を提供することができる。
【００６２】
また、本発明の光伝送システムによれば、本発明の半導体レーザ素子をその光伝送モジュールに用いることで、従来よりも圧倒的に安価でかつ信頼性を兼ね備えた光伝送モジュールを提供することができ、光伝送システムの低価格化を図ることができる。
【発明を実施するための最良の形態】
【００６３】
以下、この発明の半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システムを図示の実施の形態により詳細に説明する。
【００６４】
(第１実施形態)
図１は、本発明の第１実施形態の半導体レーザ素子の構造を示したものである。なお、この第１実施形態において、第１導電型をｎ型、第２導電型をｐ型としたが、第１導電型をｐ型、第２導電型をｎ型としてもよい。
【００６５】
この半導体レーザ素子は、図１に示すように、ｎ−ＧaＡs基板１０１上に、ｎ−ＧaＡsバッファ層１０２、ｎ−Ａl0.453Ｇa0.547Ａs第１下クラッド層１０３、ｎ−Ａl0.5Ｇa0.5Ａs第２下クラッド層１０４、Ａl0.4278Ｇa0.5722Ａs下ガイド層１０５、多重歪量子井戸活性層１０６、Ａl0.4278Ｇa0.5722Ａs上ガイド層１０７、ｐ−Ａl0.4885Ｇa0.5115Ａs第１上クラッド層１０８、および低濃度半導体層の一例としてのｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド下部層１０９を順次積層している。
【００６６】
上記第２上クラッド下部層１０９上に、リッジ部１００を構成するｐ−ＧaＡsエッチングストップ層１１０、ｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド上部層１１１、p−ＧaＡsコンタクト層１１２および高濃度半導体層の一例としてのｐ+−ＧaＡsコンタクト層１１３を設けて、ストライプ状のリッジ部１００を形成している。そして、上記リッジ部１００の頂部,側面部および第２上クラッド下部層１０９上部にＴi／Ｐt／Ａuの順に積層して形成された多層金属膜からなる上部電極の基部としてのｐ側電極１１４とを有する。
【００６７】
さらに、ｐ側電極１１４と接する各々の半導体層の界面には、それぞれＴiと各々の半導体層の構成元素の少なくとも１つとが合金化した化合物層(図１０に示す)が形成されている。また、ｎ−ＧaＡs基板１０１の裏面には、ｎ側電極１１５として、Ａu−Ｇe−Ｎi／Ａuの多層金属薄膜が形成されている。さらに、ｐ側電極１１４上でかつリッジ部１００を覆うようにＡｕからなる厚膜電極の一例としてのバンプ電極１１６が設けられている。上記バンプ電極１１６の上面が、外部に設けられた放熱体(図示せず)などと接合される実装面となる。
【００６８】
上記ｐ−Ａl0.4885Ｇa0.5115Ａs第１上クラッド層１０８、ｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド下部層１０９、ｐ−ＧaＡsエッチングストップ層１１０、ｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド上部層１１１、p−ＧaＡsコンタクト層１１２およびｐ+−ＧaＡsコンタクト層１１３で第２導電型の半導体層群を構成している。
【００６９】
上記活性層１０６からリッジ部１００の両側の上部電極までの最短距離Ｈｃは、この第１実施形態においては、Ａl0.4278Ｇa0.5722Ａs上ガイド層１０７とｐ−Ａl0.4885Ｇa0.5115Ａs第１上クラッド層１０８、およびｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド下部層１０９のそれぞれの層厚の和である。また、リッジ部１００の高さＨｒは、ｐ−ＧaＡsエッチングストップ層１１０、ｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド上部層１１１、p−ＧaＡsコンタクト層１１２およびｐ+−ＧaＡsコンタクト層１１３の層厚の総和となる。上部電極の膜厚Ｈｅは、バンプ電極１１６の形成領域においては、ｐ側電極１１４の膜厚＋バンプ電極１１６の高さであり、バンプ電極１１６が形成されていない領域では、ｐ側電極１１４の膜厚である。バンプ電極１１６は、リッジ部１００の傾斜面の下側の縁を基点として、リッジ部１００から離れる方向の距離をｘとしたときに、少なくともｘ≦(Ｈｃ＋Ｈｅ)を満たす範囲内において、Ｈｅ＞Ｈｒの条件を満たす高さに形成されている。また、上記半導体レーザ素子のチップ端部１１７においては、ｐ側電極１１４を構成するＴi膜、Ｐｔ膜、Ａｕ膜のうちのＴi膜とＰｔ膜のみが形成されている。
【００７０】
次に図２Ａ〜図２Ｄを参照しながら、上記半導体レーザ素子の作製方法を説明する。
【００７１】
まず、図２Ａに示すように、(１００)面を持つｎ−ＧaＡs基板１０１上に、ｎ−ＧaＡsバッファ層１０２(層厚：０.５μｍ、Ｓiドープ：８×１０17ｃｍ-3)、ｎ−Ａl0.453Ｇa0.547Ａs第１下クラッド層１０３(層厚：３.０μｍ、Ｓiドープ：５×１０17ｃｍ-3)、ｎ−Ａl0.5Ｇa0.5Ａs第２下クラッド層１０４(層厚：０.２４μｍ、Ｓiドープ：５×１０17ｃｍ-3)、Ａl0.4278Ｇa0.5722Ａs下ガイド層１０５(層厚０.１μｍ)、多重歪量子井戸活性層１０６、Ａl0.4278Ｇa0.5722Ａs上ガイド層１０７(層厚：０.１μｍ)、ｐ−Ａl0.4885Ｇa0.5115Ａs第１上クラッド層１０８(層厚：０.２μｍ、Znドープ：１×１０18ｃｍ-3)、ｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド下部層１０９(層厚：０.１μｍ、Znドープ：１×１０17ｃｍ-3)、ｐ−ＧaＡsエッチングストップ層１１０(層厚３０Å、Znドープ：２×１０18ｃｍ-3)、ｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド上部層１１１(層厚１.２８μｍ、Znドープ：２.７×１０18ｃｍ-3)、p−ＧaＡsコンタクト層１１２(層厚：０.２μｍ、Znドープ：３.３×１０18ｃｍ-3)、ｐ+−ＧaＡsコンタクト層１１３(層厚：０.３μｍ、Znドープ：１×１０21ｃｍ-3)を順次、ＭＯＣＶＤ法にて結晶成長させる。上記多重歪量子井戸活性層１０６は、Ｉn0.2655Ｇa0.7345Ａs0.5914Ｐ0.4086圧縮歪量子井戸層(歪０.４７％、層厚５０Å、２層)とＩn0.126Ｇa0.874Ａs0.4071Ｐ0.5929障壁層(歪−１.２％、基板側から層厚９０Å・５０Å・９０Åの３層であり、基板に最も近いものがｎ側障壁層、最も遠いものがｐ側障壁層となる)を交互に配置して形成されている。
【００７２】
次に図２Ａにおいて、リッジ(メサストライプ)部を形成する領域１１９ａに、レジストマスク１１８(マスク幅３.５μｍ)をストライプ方向が<０-１１>方向を持つようにフォトリソグラフィ工程により作製する。
【００７３】
次に、上記レジストマスク部１１８以外のリッジ部を形成しない領域１１９ｂをエッチング除去し、図２Ｂに示すように、リッジ部１００を形成する。このときのエッチングは硫酸と過酸化水素水の混合水溶液およびフッ酸を用いて二段階で行い、エッチングストップ層１１０直上まで行う。ＧaＡsはフッ酸によるエッチングレートが非常に遅いということを利用し、エッチング面の平坦化およびメサストライプの幅制御を可能にしている。最後に、アンモニアと過酸化水素水の混合水溶液でｐ−ＧaＡsエッチングストップ層１１０を除去しつつ、ＧaＡsコンタクト層１１２および１１３のオーバーハング部分をとる。エッチングの深さは１.７８μｍ、順メサストライプ状のリッジ部１００の最下部の幅は約３.２μｍである。エッチング後、上記レジストマスク１１８を除去する。
【００７４】
続いて電子ビーム蒸着法を用いて、図２Ｃに示すように、上部電極の基部となるｐ側電極１１４としてＴi(５００Å)／Ｐt(５００Å)／Ａu(４０００Å)の順に積層して、薄膜電極を形成する。
【００７５】
この後、バンプ電極１１６(図２Ｄに示す)の形成領域を規定するためのフォトレジスト(不図示)を形成する。上記フォトレジストは少なくとも半導体レーザ素子のチップ端部１１７(図１に示す)をカバーするように設ける。
【００７６】
そうして、図２Ｄに示すように、上記薄膜電極をメッキ工程の給電メタルとして利用し、フォトレジスト開口部に厚さ１０μｍの金からなる厚膜(バンプ)電極１１６を形成する。メッキ工程後、フォトレジストを除去し、ヨウ素系金エッチャントを使用して、バンプ電極１１６が形成されていない領域の薄膜電極最上層の金が除去される程度に上部電極(薄膜電極＋バンプ電極)表面の金をエッチング除去する。
【００７７】
その後、基板１０１を裏面側から所望の厚み(ここでは、約１００μｍ)にまで、ラッピング法により研削し、裏面側から抵抗加熱蒸着法を用いて、ｎ側電極１１５としてＡuＧe合金(Ａu：８８％、Ｇe：１２％)を１０００Å、続いてＮi(１５０Å)、Ａu(３０００Å)を積層形成する。その後、Ｎ2雰囲気中で、３９０℃１分間加熱し、電極材料のアロイ処理を行う。その結果、ｐ側電極１１４と、ｐ側電極１１４と接する各々の半導体層の界面には、Ｔiと各々の半導体層の構成元素の少なくとも１つとが合金化した化合物層(図１０に示す)が形成される。その後、所望の共振器長(ここでは、８００μｍ)のバーに基板１０１を分割し、端面コーティングを行い、さらにチップ(８００μｍ×２５０μｍ)に分割する。バー分割、チップ分割のためのヘキ開領域は、前述の金エッチング領域と同一となるようにする。以上の工程により、図１に示す本発明の第１実施形態の半導体レーザ素子が完成する。
【００７８】
図１０は前記化合物層１１５が形成される領域を説明する拡大模式図である。化合物層１１５の厚みはｐ側電極と半導体層との界面の法線方向に深さ約２０〜３０Åである。よって、第２上クラッド下部層１０９は、順メサストライプ状のリッジ部１００がその上に形成されていない領域は、リッジ部１００直下の領域に比べて約２０〜３０Åその厚みが小さい。
【００７９】
本発明の第１実施形態の半導体レーザ素子は、図３に示すとおり、活性層からストライプ状のリッジ部１００の両側の上部電極(１１４,１１６)までの厚さ方向の最短距離をＨｃとし、リッジ部１００の高さをＨｒとし、上部電極(１１４,１１６)の膜厚をＨｅとし、リッジ部１００の傾斜面の下側の縁を基点として、リッジ部１００から離れる方向の距離をｘとしたときに、少なくともｘ≦(Ｈｃ＋Ｈｅ)を満たす範囲内において「上部電極の膜厚Ｈｅ」＞「リッジ部１００の高さＨｒ」の条件を満たすように形成されている。
【００８０】
本構成の上クラッド層側半導体層表面と上部電極との界面において、リッジ部１００直下の活性層におけるレーザ発振時の発光領域から発生した熱が有効に拡散する領域は、リッジ部１００の傾斜面の下側の縁をｘ＝０として０≦ｘ≦Ｈｃ・ｔａｎ４５°の範囲である。上部電極の厚みを考慮すると上部電極表面では、同様に０≦ｘ≦(Ｈｃ＋Ｈｅ)ｔａｎ４５°となる(発熱点からの熱の広がりに有効な領域を４５°で近似する理論より)。上述の０≦ｘ≦(Ｈｃ＋Ｈｅ)ｔａｎ４５°の範囲において、すなわちｔａｎ４５°＝１であるから０≦ｘ≦(Ｈｃ＋Ｈｅ)の範囲において、リッジ部１００よりも厚い上部電極を形成することで、レーザ発振時に発生した熱の大半は途中で大気中に放射されること無く上部電極の上面に放熱させることができる。このとき、上部電極に放熱体(図示せず)を接続することで、本発明の放熱効果は最大となる。これは大気の熱伝導率が、一般に、金属材料の熱伝導率の１０００分の１以上小さいためである(乾燥空気の０℃における熱伝導率は、０.０２４１Ｗ／ｍ・Ｋ、一方、金属材料の熱伝導率は一般に数１０〜４００Ｗ／ｍ・Ｋである)。
【００８１】
また、一般にリッジ導波路型の半導体レーザ素子は、リッジ部の構造が剥き出しのため、チップをパッケージにマウントするとき、あるいはワイヤーのボンディング時に、リッジ部の一部が欠けたり、破損したりしやすいという問題があった。このようなリッジ部の破損は、所望の光学特性を損ねてしまうので極めて好ましくない。しかしながら、本発明の半導体レーザ素子によれば、リッジ部１００の両側に、リッジ高さ以上の厚みを有する電極構造を設けることによって、厚膜(バンプ)電極がリッジ部の保護体となって、リッジ部の物理的損傷を保護することが可能となる。
【００８２】
また、本発明の半導体レーザ素子において、多層金属膜である上部電極の最上層は金としている。この利点としては、金は酸化しにくいため、外部に対して良好な電気的接続を行うことができることと、金は半導体層を構成する材料に比べてやわらかいため、半導体層に対する不要な応力(ストレス)をかけないこと、さらに、熱圧着により容易に外部放熱体に対して接続できることがある。加えて本発明の半導体レーザ素子では、上部電極の総膜厚に対する金の膜厚を９／１０以上としている。このことにより、上部電極中での熱伝導特性を向上させることができる。この理由は金の熱伝導率(例えば０℃において、３１９Ｗ／ｍ・Ｋ)が、他の大半の金属に比べて大きいことにある。ちなみに、金よりも熱伝導率の大きい金属としては、銀、銅(それぞれ０℃において、４２８Ｗ／ｍ・Ｋ、４０３Ｗ／ｍ・Ｋ)があるが、銀は、酸化し易いという欠点があり、銅は半導体中に拡散した場合、素子劣化を引き起こすという欠点があるため、それぞれあまり好ましくなく、金を用いることが最も好ましい。本第１実施形態においては、金の下地としてチタン・白金を用いているが、その膜厚を総膜厚の１／１０以下とすることで金よりも低熱伝導率の金属層が挿入されていることによる悪影響を小さくすることができる。
【００８３】
上述のような構造を有する半導体レーザ素子の厚膜(バンプ)電極を熱圧着によって用いて放熱体に接続するときには、上部電極の厚みＨｅはリッジ部の高さＨｒの少なくとも３倍以上、より好ましくは５倍以上であることが好ましい。これは、熱圧着の際、厚膜(バンプ)電極における金が若干つぶれて放熱体と接合するので、リッジ部の高さよりも上部電極厚みが大きくないと、リッジ部にダメージが加わるためである。検討によると、Ｈｅ＞３Ｈｒであれば、リッジ部の破損はおよそ１％以下に抑えられ、Ｈｅ＞５Ｈｒであれば、およそ０.０１％以下となることが分かった。
【００８４】
この第１実施形態の半導体レーザ素子においては、リッジ部直上にも厚膜(バンプ)電極を設ける構成としているが、必ずしもリッジ部の直上に厚膜(バンプ)電極がある必要はない。リッジ部の直上に厚膜(バンプ)電極を設けない構成とすれば、放熱体と熱圧着させる際に、リッジ部へ応力がかからず、リッジ部の破損や動作時の信頼性を低下させる懸念がさらに小さくなる。リッジ部の直上に厚膜電極を形成しないようにするには、メッキ用のレジストパターンをリッジ部の直上の平坦部分にも形成すればよい。ただし、当然のことながら、電流注入のために薄膜電極はリッジ部の直上にも設ける必要がある。
【００８５】
また、本発明の半導体レーザ素子では、チップ端部の上部電極の厚みを他の領域の上部電極の厚みよりも小さくした。このことにより、バー分割、チップ分割時のヘキ開がスムーズになり、歩留りが向上した。チップ端部にも薄いながらも電極を残していることで、レーザ光の反射端面近傍にも電流が注入されやすいというメリットがある。
【００８６】
上述の第１実施形態における半導体レーザ素子は、ショットキー接合を用いてリッジ部への電流狭窄を行っている。このような半導体レーザ素子の場合、リッジ部以外の半導体層上にも直接上部電極が形成されているため、本発明のような放熱機構を用いた電極構造は特に有効である。もちろん、より一般的な、絶縁体膜(たとえば酸化シリコン(ＳiＯ2)や窒化シリコン(ＳiＮｘ))を介するエアリッジ構造においても、本発明の電極構造を適用することで、その放熱効果を十分大きくすることが可能である。
【００８７】
上述のようにショットキー接合を用いて電流狭窄を行う場合、薄膜電極を形成した後、熱処理を行うことによって、薄膜電極の最下層の電極材料と、半導体層との界面に化合物層(図１０に示す)を形成すれば、電流狭窄領域におけるショットキー接合性とコンタクト層におけるオーミック接合性がより強化され、リッジ部にのみ低抵抗で電流注入されるリッジ導波型半導体レーザ素子を得ることができる。
【００８８】
上記第１実施形態の半導体レーザ素子においては、薄膜電極の最下層としてＴi膜を用いる構成を例示したが、もちろんこれに限られるものではない。例えば、Ｐt膜やＭo(モリブデン)膜、Ｃr(クロム)膜など、種々の金属を好適に使用することができる。
【００８９】
また、ショットキー接合を用いた電流狭窄を行う半導体レーザ素子の場合、基板の厚みは８０μｍ以上であることが好ましく、より好ましくは１００μｍ以上としたほうが良い。この理由は、発振動作時に印加される電圧が２〜５Ｖ程度である時に、基板の厚みが薄くなって上下の電極間距離が小さくなると、絶縁破壊的なショットキー接合降伏が発生しやすくなるためである。前述の動作電圧を仮定した時には、基板厚さが８０μｍ以上であれば、ショットキー接合のブレークダウンは十分抑えられることが分かった。長期の信頼性を考慮すると基板の厚みは１００μｍ程度以上であることがより好ましい。
【００９０】
本発明の半導体レーザ素子の製造方法のように、上部電極の基部となる薄膜電極を上クラッド側半導体表面の全面に設けた後、厚膜(バンプ)電極形成部分をフォトリソグラフィ法を用いて形成する方法を用いれば、必要な領域だけに厚膜(バンプ)電極を形成できるため、本発明の半導体レーザ素子構造を容易に製造することができるようになる。
【００９１】
また、薄膜電極が、上クラッド層側の半導体層表面の全面に形成されているために、電界メッキ工程用の給電メタルに転用でき、厚膜(バンプ)電極形成にメッキ法を用いる際に、新たに給電メタル形成を行う必要がないというメリットがある。
【００９２】
また、薄膜電極の最上層として金または金合金を形成し、さらに金メッキを行った後、薄膜電極の金の下地金属(白金およびチタン)をエッチングストッパーとして、金エッチングを行うことで、厚膜(バンプ)電極形成領域以外の上部電極領域の最上層の金を除去することが容易にできる。このことにより、後のバー分割、チップ分割時のヘキ開作業がスムーズに実施できるようになる。
【００９３】
また、この第１実施形態で使用したヨウ素系金エッチャントは、ＧaＡs材料にダメージを与えてしまうが、本発明では、半導体表面が下地金属であるチタンと白金によりカバーされたままであるので、そのような問題が生じない。
【００９４】
また、本発明の半導体レーザ素子の製造方法では、金からなる厚膜(バンプ)電極を熱圧着により放熱体に接続することにより、インジウムなどの糊剤を用いた場合の、チップ側面の糊剤の盛り上がりによる短絡などの問題が生じず、さらに余分な物質が電極・放熱体界面に介することがないので熱的に良好な接合が得られるというメリットがある。
【００９５】
上記第１実施形態の半導体レーザ素子においては、基板にＧaＡsを用いたＧaＡs系半導体レーザ素子を例にとって説明したが、本発明はもちろんこれに限られるものではない。例えば、ＩnＰ系半導体レーザ素子や、ＧaＮ系半導体レーザ素子に適用できることは言うまでもない。
【００９６】
また、活性層、ガイド層、クラッド層の構成など、本発明を逸脱しない範囲での変更ももちろん可能であり、材料系の異なる半導体層間の界面に第１実施形態中に明示していないような界面保護層の類の半導体層を設けていても良い。また、本第１実施形態では、リッジ形成にウエットエッチング法を用いた場合を開示したが、もちろんドライエッチング法を用いても良い。さらに、ドライエッチング法とウエットエッチング法を組み合わせたリッジ部の構造を形成しても良い。
【００９７】
また、上記第１実施形態では、リッジ部上にもバンプ電極１１６が設けられていたが、リッジ部上にレジストマスクを設けた後にバンプ電極を形成することによって、リッジ部上がバンプ電極(厚膜電極)で覆われていなくともよい。この場合、バンプ電極に放熱体を圧着するときにリッジ部に応力が加わらないので、信頼性を向上できる。
【００９８】
(第２実施形態)
図４は、本発明の第２実施形態の半導体レーザ素子の構造を示したものであり、上記第１実施形態の半導体レーザ素子の好適な改変例を示す断面模式図である。この第２実施形態においては、リッジ部１００の両脇にダミーリッジ部１２０が形成されている点が第１実施形態の半導体レーザ素子とは異なっている。
【００９９】
以下、特にこのリッジ部１００の両脇に形成されたダミーリッジ部１２０の構成および製造方法について説明し、第１実施形態と共通の構成要素については説明を省略する。
【０１００】
この第２実施形態の半導体レーザ素子は、第１実施形態と同じくｎ−ＧaＡs基板１０１上に、ｎ−ＧaＡsバッファ層１０２、ｎ−Ａl0.453Ｇa0.547Ａs第１下クラッド層１０３、ｎ−Ａl0.5Ｇa0.5Ａs第２下クラッド層１０４、Ａl0.4278Ｇa0.5722Ａs下ガイド層１０５、多重歪量子井戸活性層１０６、Ａl0.4278Ｇa0.5722Ａs上ガイド層１０７、ｐ−Ａl0.4885Ｇa0.5115Ａs第１上クラッド層１０８、および低濃度半導体層の一例としてのｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド下部層１０９を順次積層している。
【０１０１】
この第２上クラッド下部層１０９上に、ストライプ状のリッジ部１００を構成するｐ−ＧaＡsエッチングストップ層１１０、ｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド上部層１１１、p−ＧaＡsコンタクト層１１２および高濃度半導体層の一例としてのｐ+−ＧaＡsコンタクト層１１３を設けている。
【０１０２】
一方、ダミーリッジ部１２０として、ｐ−ＧaＡsエッチングストップ層１１０、ｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド上部層１１１、p−ＧaＡsコンタクト層１１２およびｐ+−ＧaＡsコンタクト層１１３に加えて、少なくともｐ+−ＧaＡsコンタクト層１１３の頂部およびｐ+−ＧaＡsコンタクト層１１３とｐ−ＧaＡsコンタクト層１１２の側面部を被覆するように厚さ１０００ÅのＳｉＯ２からなる絶縁体膜１２１が設けられている。
【０１０３】
さらに、リッジ構造１００の頂部、側面部、第２上クラッド下部層１０９上部およびダミーリッジ部１２０の表面上に、Ｔi／Ｐt／Ａuの順に積層して形成された多層金属膜からなる上部電極の基部としてのｐ側電極１１４を有する。
【０１０４】
さらに、ｐ側電極１１４と接する各々の半導体層の界面には、それぞれＴiと各々の半導体層の構成元素の少なくとも１つとが合金化した化合物層(図１０に示す)が形成されており、さらに、ｐ側電極１１４上でかつリッジ部１００およびダミーリッジ部１２０を覆うようにＡｕからなる厚膜電極の一例としてのバンプ電極１１６が設けられている。上記バンプ電極１１６の上面が、外部に設けられた放熱体(図示せず)などと接合される実装面となる。
【０１０５】
また、ｎ−ＧaＡs基板１０１の裏面には、ｎ側電極１１５として、Ａu−Ｇe−Ｎi／Ａuの多層金属薄膜が形成されている。
【０１０６】
第１実施形態と同様に上記バンプ電極１１６は、リッジ部１００の傾斜面の下側の縁を基点として、リッジ部１００から離れる方向の距離をｘとしたときに、少なくともｘ≦(Ｈｃ＋Ｈｅ)ｔａｎ４５°を満たす範囲内において、Ｈｅ＞Ｈｒの条件を満たす高さに形成されている。また、上記半導体レーザ素子のチップ端部１１７においては、ｐ側電極１１４を構成するＴi膜、Ｐｔ膜、Ａｕ膜のうちのＴi膜とＰｔ膜のみが形成されている。
【０１０７】
この第２実施形態の半導体レーザ素子は、次のようにして作製される。
【０１０８】
まず、(１００)面を持つｎ−ＧaＡs基板１０１上に、ｎ−ＧaＡsバッファ層１０２(層厚：０.５μｍ、Ｓiドープ：８×１０17ｃｍ-3)、ｎ−Ａl0.453Ｇa0.547Ａs第１下クラッド層１０３(層厚：３.０μｍ、Ｓiドープ：５×１０17ｃｍ-3)、ｎ−Ａl0.5Ｇa0.5Ａs第２下クラッド層１０４(層厚：０.２４μｍ、Ｓiドープ：５×１０17ｃｍ-3)、Ａl0.4278Ｇa0.5722Ａs下ガイド層１０５(層厚０.１μｍ)、多重歪量子井戸活性層１０６、Ａl0.4278Ｇa0.5722Ａs上ガイド層１０７(層厚：０.１μｍ)、ｐ−Ａl0.4885Ｇa0.5115Ａs第１上クラッド層１０８(層厚：０.２μｍ、Znドープ：１×１０18ｃｍ-3)、ｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド下部層１０９(層厚：０.１μｍ、Znドープ：１×１０17ｃｍ-3)、ｐ−ＧaＡsエッチングストップ層１１０(層厚３０Å、Znドープ：２×１０18ｃｍ-3)、ｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド上部層１１１(層厚１.２８μｍ、Znドープ：２.７×１０18ｃｍ-3)、p−ＧaＡsコンタクト層１１２(層厚：０.２μｍ、Znドープ：３.３×１０18ｃｍ-3)、ｐ+−ＧaＡsコンタクト層１１３(層厚：０.３μｍ、Znドープ：１×１０21ｃｍ-3)を順次、ＭＯＣＶＤ法にて結晶成長させる。
【０１０９】
次に、リッジ部１００およびダミーリッジ部１２０を形成する部分に、レジストマスクをストライプ方向が<０-１１>方向を持つようにフォトリソグラフィ工程により作製する。
【０１１０】
次に、上記レジストマスク以外の部分をエッチング除去し、リッジ部１００およびダミーリッジ部１２０を形成し、エッチング後、上記レジストマスクを除去する。
【０１１１】
その後、プラズマＣＶＤ法を用いて、ＳｉＯ２膜を上記リッジ部１００の頂部および側面部、第２上クラッド下部層１０９上部とダミーリッジ部１２０の表面上に形成した後、フォトリソグラフィ法を用いて、ダミーリッジ部１２０上にのみ選択的に上記ＳｉＯ２膜を残す。
【０１１２】
続いて電子ビーム蒸着法を用いて、上部電極の基部となるｐ側電極１１４としてＴi(５００Å)／Ｐt(５００Å)／Ａu(４０００Å)の順に積層して、薄膜電極を形成する。
【０１１３】
次に、バンプ電極１１６の形成領域を規定するためのフォトレジストを形成する。上記フォトレジストは少なくとも半導体レーザ素子のチップ端部１１７(図４に示す)をカバーするように設ける。
【０１１４】
この後、上記薄膜電極をメッキ工程の給電メタルとして利用し、フォトレジスト開口部に厚さ１０μｍの金からなる厚膜(バンプ)電極１１６を形成する。メッキ工程後、フォトレジストを除去し、ヨウ素系金エッチャントを使用して、バンプ電極１１６が形成されていない領域の薄膜電極の最上層の金が除去される程度に上部電極(薄膜電極＋バンプ電極)表面の金をエッチング除去する。
【０１１５】
続いて、基板１０１を裏面側から所望の厚み(ここでは、約１００μｍ)にまで、ラッピング法により研削し、裏面側から抵抗加熱蒸着法を用いて、ｎ側電極１１５としてＡuＧe合金(Ａu：８８％、Ｇe：１２％)を１０００Å、続いてＮi(１５０Å)、Ａu(３０００Å)を積層形成する。その後、Ｎ2雰囲気中で、３９０℃１分間加熱し、電極材料のアロイ処理を行う。その結果、ｐ側電極１１４と、ｐ側電極１１４と接する各々の半導体層の界面には、Ｔiと各々の半導体層の構成元素の少なくとも１つとが合金化した化合物層が形成される。その後、所望の共振器長(ここでは、８００μｍ)のバーに基板１０１を分割し、端面コーティングを行い、さらにチップ(８００μｍ×２５０μｍ)に分割する。バー分割、チップ分割のためのヘキ開領域は、前述の金エッチング領域と同一となるようにする。以上の工程により、本発明の第２実施形態の半導体レーザ素子が完成する。
【０１１６】
この第２実施形態の半導体レーザ素子においては、リッジ部の高さ以上の厚みを有する厚膜(バンプ)電極を備えた第１実施形態の半導体レーザ素子に加えて、さらにリッジ部１００の両脇にダミーリッジ部１２０を設けているために、後工程におけるリッジ部の破損をより防止することができる。特に、上記バンプ電極１１６を放熱体に熱圧着させる際のリッジ部の物理的損傷回避に有効であり、半導体レーザ素子の製造歩留まりを大幅に向上できる。
【０１１７】
上記第２実施形態の半導体レーザ素子では、ダミーリッジ部１２０の表面にＳｉＯ２膜からなる絶縁体膜１２１を形成することによって、上部電極(１１４,１１６)からダミーリッジ部１２０への電流注入を防止している。ダミーリッジ部１２０を構成する半導体層はリッジ部１００と組成・厚さとも同一であるが、その表面に絶縁体膜１２１が設けられている分だけ、ダミーリッジ部１２０はリッジ部１００に比べて高い。このことによって、特に上部電極側を放熱体(ステムやサブマウントなど)に熱圧着させる際のリッジ部１００へのダメージを低減させることができる。
【０１１８】
ここで、上記絶縁体膜としては、上述したＳｉＯ２膜(酸化ケイ素膜)の他に、ＳｉＮｘ膜(窒化珪素膜)などの無機絶縁体の薄膜や、有機樹脂(例えばボリイミド樹脂)などを好適に適用することができる。
【０１１９】
なお、上述した第２実施形態の半導体レーザ素子では、上部電極からダミーリッジ部１２０への電流注入を避けるため、ダミーリッジ部１２０の表面に絶縁体膜１２１を形成する構成としたが、それ以外にも、ｐ−Ａl0.4885Ｇa0.5115Ａs第２上クラッド下部層１０９のようなドーピング濃度が１×１０17ｃｍ-3以下の低濃度半導体層をダミーリッジ部の最上層に設ける構成としてもよい。その場合、ｎ−ＧaＡs基板上に結晶成長させる工程において、リッジ部の最上層となるｐ+−ＧaＡsコンタクト層１１３に引き続いて、例えばｐ−Ａl0.5Ｇa0.5Ａs電流遮断層(層厚：０.２μｍ、Ｚnドープ：１×１０17ｃｍ-3)を成長させ、その後のリッジ部およびダミーリッジ部の形成に先立って、ダミーリッジ部形成領域上にだけ上記電流遮断層を残すようなエッチング工程を追加すればよい。
【０１２０】
このような構成とすることによって、上記電流遮断層と上記上部電極との間に良好なショットキー接合が形成され、絶縁体膜を形成することなしに、上記ダミーリッジ部への電流狭窄を実現することができる。
【０１２１】
上記電流遮断層としては、上述したＡlＧaＡs半導体層の他、ＩnＧaＰ半導体層やＩnＧaＡsＰ半導体層などを好適に使用することができる。さらに、これらＩnＧaＰ半導体層やＩnＧaＡsＰ半導体層は上記第２上クラッド下部層の表面を覆い上部電極と第２上クラッド下部層の界面に形成されていてもよい。このような構成とすることによって上部電極と上記第２上クラッド下部層との間の電流狭窄をより強固にする効果がある。
【０１２２】
また、上記電流遮断層としては、上述したショットキー接合を利用する以外に、ダミーリッジ部とは逆の導電型（ここではｎ型）を有する半導体層を形成することによって電流を遮断する構成を用いることもできる。この場合も、上記半導体層を形成する材料としては、ＡｌＧａＡｓの他、ＩｎＧａＰやＩｎＧａＡｓＰを好適に使用することができる。
【０１２３】
(第３実施形態)
図５は、本発明にかかる光ディスク装置２００の構造の一例を示したものである。これは光ディスク２０１にデータを書き込んだり、書き込まれたデータを再生したりするためのものであり、その際用いられる発光素子として、先に説明した本発明の第１または第２実施形態の半導体レーザ素子２０２を備えている。
【０１２４】
この光ディスク装置についてさらに詳しく説明する。書き込み時は、半導体レーザ素子２０２から出射された信号光がコリメートレンズ２０３により平行光とされ、ビームスプリッタ２０４を透過し、λ／４偏光板２０５で偏光状態が調節された後、対物レンズ２０６で集光されて光ディスク２０１に照射される。
【０１２５】
一方、読み出し時は、データ信号がのっていないレーザ光が書き込み時と同じ経路をたどって光ディスク２０１に照射される。このレーザ光がデータの記録された光ディスク２０１の表面で反射され、レーザ光照射用対物レンズ２０６と、λ／４偏光板２０５を経た後、ビームスプリッタ２０４で反射されて９０°角度を変えた後、受光素子用対物レンズ２０７で集光され、信号検出用受光素子２０８に入射する。信号検出用受光素子２０８内で入射したレーザ光の強弱によって記録されたデータ信号が電気信号に変換され、信号光再生回路２０９において元の信号に再生される。
【０１２６】
本第３実施形態の光ディスク装置は、従来よりも放熱特性が改善され、かつ製造工程が削減された半導体レーザ素子を用いることによって、従来に比べて半導体レーザ素子の出力を向上させることができ、高速書き込み可能な光ディスク装置を安価に提供することができる。
【０１２７】
なお、ここでは本発明の半導体レーザ素子を記録再生型の光ディスク装置に適用した例について説明したが、同じ波長７８０ｎｍ帯を用いる光ディスク記録装置、光ディスク再生装置や、他の波長帯(例えば６５０ｎｍ帯)の光ディスク装置にも適用可能であることはいうまでもない。
【０１２８】
(第４実施形態)
図６は、本発明の第４実施形態における光伝送システムの光伝送モジュール３００を示す断面図である。また、図７は光源の部分を示す斜視図である。本第４実施形態では、光源として第１または第２実施形態で説明した構成・製造方法を使用した８９０ｎｍ帯で発振するＩnＧaＡs系半導体レーザ素子(レーザチップ３０１)を用いると共に、受光素子３０２としてシリコン(Ｓｉ)ｐｉｎフォトダイオードを用いている。この光伝送システムでは、信号を送受信する相手側も、上記と同じ光伝送モジュールを備えていることを前提としている。
【０１２９】
図６において、回路基板３０６上には、半導体レーザ駆動用の正負両電極のパターンが形成され、図示のとおり、レーザチップを搭載する部分には深さ３００μｍの凹部３０６ａが設けられている。この凹部３０６ａに、レーザチップ３０１を搭載した放熱体の一例としてのレーザマウント(マウント材)３１０をはんだで固定する。このとき、レーザマウント３１０の負電極３１２の平坦部３１３は、回路基板３０６上のレーザ駆動用負電極部(図示せず)とワイヤー３０７ａによって電気的に接続される。上記凹部３０６ａは、レーザ光の放射を妨げない程度の深さとなっており、かつ、面の粗さが放射角に影響を与えないようにされている。
【０１３０】
また、上記受光素子３０２は、回路基板３０６に実装され、ワイヤー３０７ｂにより電気信号が取り出される。この他に、回路基板３０６上にレーザ駆動用／受信信号処理用のＩＣ(集積回路)３０８が実装されている。
【０１３１】
次いで、はんだで凹部３０６ａに固定されたレーザマウント３１０を搭載した部分に液状のシリコン樹脂３０９を適量滴下する。シリコン樹脂３０９は表面張力のために凹部３０６ａ内に留まり、レーザマウント３１０を覆い凹部３０６ａに固定する。この第４実施形態では、回路基板３０６上に凹部３０６ａを設け、レーザマウント３１０を実装したが、上述のようにシリコン樹脂３０９は表面張力のためにレーザチップ３０１表面およびその近傍に留まるので、凹部は必ずしも設ける必要はない。
【０１３２】
この後、８０℃で約５分間加熱して、ゼリー状になるまで硬化させる。次いで、透明なエポキシ樹脂モールド３０３により被覆する。レーザチップ３０１の上面には放射角制御のためのレンズ部３０４が、また、受光素子３０２の上面には信号光を集光するためのレンズ部３０５がそれぞれ一体的にモールドレンズとして形成される。
【０１３３】
次に、レーザマウント３１０について、図７を用いて説明する。図７に示すように、Ｌ字型のヒートシンク３１１にレーザチップ３０１がバンプ電極(不図示)を熱圧着することによりダイボンドされている。レーザチップ３０１は、第１または第２実施形態で説明したＩnＧaＡs系の半導体レーザ素子であり、そのチップ下面３０１ｂには高反射膜がコーティングされており、一方、レーザチップ上面３０１ａには低反射膜がコーティングされている。これらの反射膜は、レーザチップ端面の保護も兼ねている。
【０１３４】
ヒートシンク３１１の基部３１１ｂには負電極３１２が、ヒートシンク３１１と導通しないように絶縁物により固着されている。この負電極３１２とレーザチップ３０１の表面のｎ型電極３０１ｃとは、金ワイヤー３０７ｃによって接続されている。上述のように、このレーザマウント３１０を、図６の回路基板３０６の正電極(図示せず)にはんだ固定して、負電極３１２の上部の平坦部３１３と回路基板３０６の負電極部(図示せず)とをワイヤー３０７ｃで接続する。このような配線の形成により、レーザビーム３１４を発振により得ることができる光伝送モジュール３００が完成する。
【０１３５】
上述したように、この光伝送システムでは、相手側が同じ光伝送モジュールをもう１台保持して、光信号の送受信を行うことを前提としている。光源から情報を持って発した光信号は、相手の光伝送モジュールの受光素子によって受信され、また、相手から発信された光信号は上記受光素子によって受信する。
【０１３６】
この光伝送モジュール３００を用いた光伝送システムの例を図８に示す。この光伝送システムは、前述の光伝送モジュール３００をパーソナルコンピュータ３１５と部屋の天井に設置した基地局３１６の両方に備え、それぞれ端末とサーバーとして使用し、光(赤外線)によるデータ通信を実現するものである。
【０１３７】
この第４実施形態の光伝送モジュール３００は、前述のように安価に製造でき、かつ良好な温度特性を有する放熱特性の優れた半導体レーザ素子を用いているため、従来よりも広い温度範囲で使用できる光伝送システムを低価格で提供することができるようになる。
【０１３８】
尚、本発明の半導体レーザ素子、光伝送システムおよび光ディスク装置は、上述の実施例にのみ限定されるものではなく、たとえば井戸層・障壁層の層厚や層数など、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【図面の簡単な説明】
【０１３９】
【図１】図１は本発明の第１実施形態における半導体レーザ素子の断面模式図である。
【図２Ａ】図２Ａは上記半導体レーザ素子の製造工程を説明する断面模式図である。
【図２Ｂ】図２Ｂは図２Ａに続く半導体レーザ素子の製造工程を説明する断面模式図である。
【図２Ｃ】図２Ｃは図２Ｂに続く半導体レーザ素子の製造工程を説明する断面模式図である。
【図２Ｄ】図２Ｄは図２Ｃに続く半導体レーザ素子の製造工程を説明する断面模式図である。
【図３】図３は上記半導体レーザ素子の上部電極を説明する模式図である。
【図４】図４は本発明の第２実施形態における半導体レーザ素子の断面模式図である。
【図５】図５は本発明の第３実施形態における光ディスク装置の模式図である。
【図６】図６は本発明の第４実施形態における光伝送システムに使用される光伝送モジュールを説明する概略図である。
【図７】図７は上記光伝送モジュールの光源部分の斜視図である。
【図８】図８は上記第４実施形態の光伝送モジュールを用いた光伝送システムの一実施形態を示す概略図である。
【図９】図９は従来の半導体レーザ素子の断面模式図である。
【図１０】図１０は化合物層を説明する断面模式図である。
【符号の説明】
【０１４０】
１００…リッジ部
１０１…ｎ−ＧaＡs基板
１０２…ｎ−ＧaＡsバッファ層
１０３…ｎ−ＡlＧaＡs第１下クラッド層
１０４…ｎ−ＡlＧaＡs第２下クラッド層
１０５…ＡlＧaＡs下ガイド層
１０６…多重歪量子井戸活性層
１０７…ＡlＧaＡs上ガイド層
１０８…ｐ−ＡlＧaＡs第１上クラッド層
１０９…ｐ−ＡlＧaＡs第２上クラッド下部層
１１０…ｐ−ＧaＡsエッチングストップ層
１１１…ｐ−ＡlＧaＡs第２上クラッド上部層
１１２…ｐ−ＧaＡsコンタクト層
１１３…ｐ+−ＧaＡsコンタクト層
１１４…ｐ側電極
１１５…ｎ側電極
１１６…バンプ電極
１１７…チップ端部
１１８…レジストマスク
１１９ａ…リッジ部を形成する領域
１１９ｂ…リッジ部を形成しない領域
１２０…ダミーリッジ部
１２１…絶縁体膜
２００…光ディスク装置
２０１…光ディスク
２０２…半導体レーザ素子
２０３…コリメートレンズ
２０４…ビームスプリッタ
２０５…λ／４偏光板
２０６…対物レンズ
２０７…受光素子用対物レンズ
２０８…信号検出用受光素子
２０９…信号光再生回路
３００…光伝送モジュール
３０１…半導体レーザ素子
３０１ａ…低反射膜
３０１ｂ…高反射膜
３０１ｃ…ｎ側電極
３０２…受光素子
３０３…エポキシ樹脂モールド
３０４…レンズ部
３０５…レンズ部
３０６…回路基板
３０６ａ…凹部
３０７ａ,３０７ｂ,３０７ｃ…ワイヤー
３０８…ＩＣ回路
３０９…シリコン樹脂
３１０…レーザマウント
３１１…ヒートシンク
３１１ｂ…基部
３１２…負電極
３１３…平坦部
３１４…レーザビーム
３１５…パーソナルコンピュータ
３１６…基地局
４０１…ｎ−ＧaＡs基板
４０２…ｎ−ＩnＧaＰクラッド層
４０３…歪量子井戸活性層
４０４…ｐ−ＩnＧaＰクラッド層
４０５…ｐ−ＩnＧaＡsコンタクト層
４０６…ｐ側電極
４０７…ｎ側電極
４０８…ショットキー接合部
【図１】
2005203746.tif 000003
【図２Ａ】
2005203746.tif 000004
【図２Ｂ】
2005203746.tif 000005
【図２Ｃ】
2005203746.tif 000006
【図２Ｄ】
2005203746.tif 000007
【図３】
2005203746.tif 000008
【図４】
2005203746.tif 000009
【図５】
2005203746.tif 000010
【図６】
2005203746.tif 000011
【図７】
2005203746.tif 000012
【図８】
2005203746.tif 000013
【図９】
2005203746.tif 000014
【図１０】
2005203746.tif 000015