(57)【要約】【課題】  外部からの記録データの入力がなくても、光ディスクへのレーザ照射用の記録波形を生成することのできる記録波形生成装置を提供する。【解決手段】  光ディスクの記録データの冒頭に記録して再生時の同期引き込みに用いる同期引き込み用繰り返しパターンを同期引き込みデータ格納部３に内蔵するとともに、この同期引き込み用繰り返しパターンのライトストラテジに基づくマルチパルス波形化エッジシフト処理に必要なマーク長とスペース長のデータを同期引き込みデータ解析情報格納部４に内蔵する。記録指令信号が入力された直後は、これら同期引き込みデータ格納部３の出力と同期引き込みデータ解析情報格納部４の出力を選択するように、切り替え信号生成部８から切り替え信号を出力し、同期引き込み用繰り返しパターンに対するマルチパルス波形信号を生成し、ドライバ回路２０によりレーザダイオード３０を駆動する。【選択図】  図１
2005116053.tif 000002
【特許請求の範囲】
【請求項１】
記録データのマーク長とスペース長の組み合わせに基づいてパルスエッジのシフト量を決定して前記記録データをレーザ発光に適したマルチパルス波形信号に変換し、光ディスクへの記録指令信号に応じてレーザ発光素子へ出力する記録波形生成装置であって、
内蔵するメモリに書き込まれた一定量の記録データを内蔵記録データとして格納する内蔵記録データ格納部と、
外部からの外部記録データが入力される外部記録データ入力端子と、
前記内蔵記録データ格納部から読み出された前記内蔵記録データと前記外部記録データ入力端子から入力された前記外部記録データが入力され、そのいずれかを選択して出力する選択手段と、
を有し、
前記選択手段からの出力を前記マルチパルス波形信号に変換する記録データとして使用することを特徴とする記録波形生成装置。
【請求項２】
記録データのマーク長とスペース長の組み合わせに基づいてパルスエッジのシフト量を決定して前記記録データをレーザ発光に適したマルチパルス波形信号に変換し、光ディスクへの記録指令信号に応じてレーザ発光素子へ出力する記録波形生成装置であって、
クロックが入力されるクロック入力端子と、
前記クロックが入力されて、前記クロックの逓倍周波数のクロック信号を内部動作処理用のクロックとして出力するＰＬＬ回路と、
内蔵するメモリに書き込まれた一定量の記録データを内蔵記録データとして格納する内蔵記録データ格納部と、
外部からの外部記録データが入力される外部記録データ入力端子と、
前記内蔵記録データ格納部から読み出された前記内蔵記録データと前記外部記録データ入力端子から入力された前記外部記録データが入力され、そのいずれかを選択して出力する選択手段と、
を有し、
前記選択手段からの出力を前記マルチパルス波形信号に変換する記録データとして使用することを特徴とする記録波形生成装置。
【請求項３】
前記選択手段は、前記記録指令信号の入力に応じて切り替えを行い、前記記録指令信号が入力された直後は前記内蔵記録データを出力し、所定時間経過後は前記外部記録データを出力することを特徴とする請求項１または２に記載の記録波形生成装置。
【請求項４】
前記内蔵記録データに対するマーク長とスペース長の組み合わせに関する情報を内蔵し、前記内蔵記録データに対するマルチパルス波形信号変換処理を実行するときに使用することを特徴とする請求項３に記載の記録波形生成装置。
【請求項５】
前記内蔵記録データが、光ディスクの再生時に使用される同期引き込み用の繰り返しパターンデータであることを特徴とする請求項３または４に記載の記録波形生成装置。
【請求項６】
外部端子によりテストモードを設定する手段を有し、前記テストモードが設定されたときは、前記ＰＬＬの前記逓倍比を通常動作時より高くすることを特徴とする請求項２に記載の記録波形生成装置。
【請求項７】
前記内蔵記録データは、単一周期パターンであることを特徴とする請求項６に記載の記録波形生成装置。
【請求項８】
前記内蔵記録データは、周期の異なる２種類の単一周期パターンであることを特徴とする請求項６に記載の記録波形生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクへの記録用波形を生成する記録波形生成装置に関する。
【背景技術】
【０００２】
ＣＤ−Ｒ／ＲＷや記録型ＤＶＤ装置において、光ディスクへの情報の記録は、対物レンズによって集光されたレーザ光を強度変調することで実現されている。一般的に、レーザ光の強度の高い領域がマークと呼ばれる領域になり、強度の低い領域がスペースと呼ばれる領域になる。このマーク領域とスペース領域の長さは、それぞれマーク長およびスペース長と呼ばれ、レーザ照射時間に応じて変化する。
【０００３】
ただし、このマーク領域を単一のパルス発光で形成すると、レーザ照射による光ディスクの温度上昇が大きくなって記録面の変形が生じるため、マーク領域の形成は、マルチパルス波形と呼ばれる複数の短いパルス列のレーザ発光で行われる。
【０００４】
また、マーク領域とスペース領域の境界では、マーク長とスペース長の組み合わせによって光ディスクの熱膨張の度合いが異なってくるため、ライトストラテジと呼ばれる手法により、マーク形状の均等化を図っている。この手法は、上記マルチパルスを構成する先頭パルスと最後尾パルスのエッジ位置を、マーク長とその前後のスペース長の組み合わせに応じて変化させるものである（例えば、特許文献１参照。）。
【０００５】
このように、記録型光ディスク装置では、ライトストラテジに基づく記録波形の生成が必要であり、そのため、記録型光ディスク装置には、記録波形生成装置が組み込まれている。
【０００６】
一般に、記録型光ディスク装置は、光ディスクに対向して移動するピックアップを搭載するピックアップ基板と、このピックアップを制御する制御回路等が搭載されるメイン基板で構成されている。ピックアップ基板とメイン基板はフレキシブルケーブルで接続され、このフレキシブルケーブルを通じて、各種信号の伝送が行われている。
【０００７】
従来、上述した記録波形生成装置は、メイン基板側に配置されることが多かったが、記録スピードの高速化に伴い、フレキシブルケーブルでの記録波形の周波数特性の劣化や高周波成分の不要輻射等の問題があり、ピックアップ基板側に記録波形生成装置を配置する構成に移行しつつある（例えば、特許文献２参照。）。
【特許文献１】特開２０００−２００４１８号公報  （第６ページ、図３）
【特許文献２】特開２００１−２９１２６１号公報  （第５〜７ページ、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述のようなピックアップ基板に記録波形生成装置を配置する構成にした場合、メイン基板からは、ＮＲＺＩ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ  Ｉｎｖｅｒｔ）形式の記録データが記録波形生成装置に送出される。これを受けて、記録波形生成装置は、その記録データのマーク長とスペース長の組み合わせの解析を行い、ライトストラテジに基づいて、マルチパルスを構成する先頭パルスと最後尾パルスのエッジ位置を調整する。
【０００９】
ここで、記録データのマーク長とスペース長の組み合わせの解析を行うには、一定量の記録データが入力される必要がある。そのため、記録データの入力から、その入力データに対応するレーザが照射されるまでに、遅延時間が発生する。
【００１０】
特に、光ディスクの記録開始時点で、光ディスク上に予め記録されている記録開始位置アドレス情報の検出から、記録開始までに許される時間的余裕が短い場合に、この遅延時間が問題となる。
【００１１】
一方、記録型光ディスク装置の生産においては、ピックアップ基板は、ピックアップ基板単体の生産ラインで製造およびテストが行われる。そのテストの中で、記録用の照射光パルスを発生させる記録テストを行う場合は、外部から記録クロックおよび記録データを入力する必要がある。そのため、ピックアップ基板のテスト装置には、記録クロックおよび記録データを発生する入力信号源が必要となる。記録速度の向上に伴い、このテスト装置の入力信号源にも、高周波対応などの高性能化が要求される。これにより、テストコストが増大するという問題も発生していた。
【００１２】
そこで、本発明の目的は、外部からの記録データの入力がなくても、光ディスクへのレーザ照射用の記録波形を生成することのできる記録波形生成装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の一態様によれば、記録データのマーク長とスペース長の組み合わせに基づいてパルスエッジのシフト量を決定して前記記録データをレーザ発光に適したマルチパルス波形信号に変換し、光ディスクへの記録指令信号に応じてレーザ発光素子へ出力する記録波形生成装置であって、内蔵するメモリに書き込まれた一定量の記録データを内蔵記録データとして格納する内蔵記録データ格納部と、外部からの外部記録データが入力される外部記録データ入力端子と、前記内蔵記録データ格納部から読み出された前記内蔵記録データと前記外部記録データ入力端子から入力された前記外部記録データが入力され、そのいずれかを選択して出力する選択手段と、を有し、前記選択手段からの出力を前記マルチパルス波形信号に変換する記録データとして使用することを特徴とする記録波形生成装置が提供される。
【００１４】
また、本発明の別の一態様によれば、記録データのマーク長とスペース長の組み合わせに基づいてパルスエッジのシフト量を決定して前記記録データをレーザ発光に適したマルチパルス波形信号に変換し、光ディスクへの記録指令信号に応じてレーザ発光素子へ出力する記録波形生成装置であって、クロックが入力されるクロック入力端子と、前記クロックが入力されて、前記クロックの逓倍周波数のクロック信号を内部動作処理用のクロックとして出力するＰＬＬ回路と、内蔵するメモリに書き込まれた一定量の記録データを内蔵記録データとして格納する内蔵記録データ格納部と、外部からの外部記録データが入力される外部記録データ入力端子と、前記内蔵記録データ格納部から読み出された前記内蔵記録データと前記外部記録データ入力端子から入力された前記外部記録データが入力され、そのいずれかを選択して出力する選択手段と、を有し、前記選択手段からの出力を前記マルチパルス波形信号に変換する記録データとして使用することを特徴とする記録波形生成装置が提供される。
【発明の効果】
【００１５】
本発明によれば、記録データを内蔵することにより、外部からの記録データの入力がなくても、光ディスクへのレーザ照射用の記録波形を生成することができる。
【００１６】
この内蔵する記録データが同期引き込み用データである場合、外部からの記録指令信号の入力から光ディスクへのレーザ照射までの時間を短くすることができる。
【００１７】
また、この内蔵する記録データがテスト用データである場合、記録波形生成装置を搭載する基板の単体テストのコストを削減することが可能である。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１９】
図１は、本発明の実施例１に係る記録波形生成装置の構成を示すブロック図である。
【００２０】
記録波形生成装置１は、入力されたＮＲＺＩ形式の外部記録データのマーク長とその前後のスペース長の関係を解析してデータ解析情報を出力するデータ解析部２と、光ディスク記録データの冒頭に配置されて光ディスク再生時の同期引き込みに用いられる同期引き込み用繰り返しパターンデータを内蔵メモリに格納している同期引き込みデータ格納部３と、この同期引き込み用繰り返しパターンデータのマーク長とその前後のスペース長の関係を予め解析した解析情報を格納している同期引き込みデータ解析情報格納部４と、外部記録データをデータ解析部２の処理に要する時間だけ遅延させる遅延回路５とを有している。
【００２１】
データ解析部２の出力と同期引き込みデータ解析情報格納部４の出力は、セレクタ６へ入力され、遅延回路５の出力と同期引き込みデータ格納部３の出力は、セレクタ７へ入力されている。セレクタ６およびセレクタ７の入力の選択切り替えは、外部から入力される記録指令信号に基づいて切り替え信号生成部８で生成される切り替え信号で行われる。
【００２２】
セレクタ６の出力は、エッジシフト量格納部９へ入力される。エッジシフト量格納部９は、内部に記録データのマーク長とスペース長の組み合わせに対するマルチパルス波形のエッジシフト量を記したテーブルを格納しており、選択されたデータ解析情報により上記テーブルを参照してエッジシフト量を出力する。
【００２３】
セレクタ７の出力およびエッジシフト量格納部９の出力は、エッジシフト処理部１０へ入力される。エッジシフト処理部１０は、セレクタ７から入力された記録データに対して、エッジシフト量格納部９から入力されたエッジシフト量情報に基づくエッジシフト処理を行い、マルチパルス波形信号を出力する。
【００２４】
一方、外部から入力される記録指令信号は駆動許可信号生成部１１に入力される。駆動許可信号生成部１１は、入力された記録指令信号に基づいて、光ディスクへのレーザ照射を許可する駆動許可信号を生成し、ドライバ回路２０へ出力する。
【００２５】
ドライバ回路２０は、上記駆動許可信号が入力されると、エッジシフト処理部１０から出力されたマルチパルス波形信号により、外部に接続されるレーザダイオード３０を駆動する。
【００２６】
なお、記録波形生成装置１は、外部から入力される記録クロックが入力されて、その逓倍周波数のクロックを内部記録クロックとして出力するＰＬＬ回路１２を有している。記録波形生成装置１は、この内部記録クロックに同期して動作する。
【００２７】
また、記録波形生成装置１は、外部から入力されるシリアルデータが入力されて、各種モード設定用のレジスタ（図示せず）に設定データを送出するシリアルインターフェイス１３を有している。
【００２８】
図２は、エッジシフト処理部１０から出力されるマルチパルス波形信号の例を示す波形図である。記録クロックに同期して変化する記録データは、記録するマーク長とスペース長の長さの分信号１、０が交互に表われるＮＲＺＩ形式のデータである。変調方式としては、ＥＦＭ変調、８―１６変調などが用いられ、最短マーク長および最短スペース長は３Ｔ（Ｔは記録クロックの周期を表わす。）である。
【００２９】
この記録データのマーク部分が、複数のパルスで構成されるマルチパルス波形信号に変換される。このとき、マルチパルス信号波形の先頭のパルス（始端パルス）の立ち上がり位置と、最後尾のパルス（終端パルス）の立ち下がり位置は、自己マーク長Ｍと、前スペース長ＰＳおよび後スペース長ＦＳの関係で変化（エッジシフト）する。
【００３０】
このうち、始端パルスのエッジシフト量は、自己マーク長Ｍと前スペース長ＰＳの関係で決まり、終端パルスのエッジシフト量は、自己マーク長Ｍと後スペース長ＦＳの関係で決まる。
【００３１】
図３は、この始端パルスのエッジシフト量および終端パルスのエッジシフト量を、それぞれ、自己マーク長Ｍと前スペース長ＰＳおよび自己マーク長Ｍと後スペース長ＦＳのマトリックスで表わしたテーブルである。
【００３２】
図３（ａ）は、始端パルスのエッジシフト量のテーブルの一例であり、自己マーク長Ｍを３Ｔ、４Ｔ、５Ｔおよび６Ｔ以上に分け、前スペース長ＰＳを３Ｔ、４Ｔ、５Ｔおよび６Ｔ以上に分けたときの、それぞれの組み合わせに対する始端パルスのエッジシフト量ｄｐ１〜ｄｐ１６を記したものである。
【００３３】
図３（ｂ）は、終端パルスのエッジシフト量のテーブルの一例であり、自己マーク長Ｍを３Ｔ、４Ｔ、５Ｔおよび６Ｔ以上に分け、後スペース長ＦＳを３Ｔ、４Ｔ、５Ｔおよび６Ｔ以上に分けたときの、それぞれの組み合わせに対する終端パルスのエッジシフト量ｄｆ１〜ｄｆ１６を記したものである。
【００３４】
これらのテーブルがエッジシフト量格納部９に格納されており、エッジシフト量格納部９は、入力されたデータ解析情報に含まれる自己マーク長Ｍ、前スペース長ＰＳおよび後スペース長ＦＳの値に基づいて、これらのテーブルからエッジシフト量データを引き出し、エッジシフト量情報として出力する。
【００３５】
図４は、本実施例の記録波形生成装置の動作を説明するための波形図である。なお、ここでは、エッジシフト処理部１０のエッジシフト処理に要する時間を８Ｔ、データ解析部２のデータ解析に要する時間を２４Ｔとして説明する。
【００３６】
記録指令信号が入力される（‘１’に立ち上がる）と、記録波形生成装置１は光ディスクへの記録動作を開始する。また、この記録指令信号の入力と同時に外部記録データも入力される。
【００３７】
この記録指令信号が入力されると、駆動許可信号生成部１１は、記録指令信号を８Ｔ分シフトさせて、これを駆動許可信号として出力する。また、切り替え信号生成部８は、記録指令信号を２４Ｔ分シフトさせて、これを切り替え信号として出力する。
【００３８】
セレクタ６は、この切り替え信号が‘０’の間は、同期引き込みデータ解析情報格納部４の出力を選択し、切り替え信号が‘１’に変化すると、データ解析部２の出力を選択する。また、セレクタ７は、この切り替え信号が‘０’の間は、同期引き込みデータ格納部３の出力を選択し、切り替え信号が‘１’に変化すると、遅延回路５の出力を選択する。ここで、遅延回路５は、入力データを２４Ｔ分シフトさせるシフトレジスタとする。
【００３９】
したがって、記録指令信号が入力された直後は、セレクタ６は同期引き込みデータ解析情報格納部４に格納されている同期引き込みデータ解析情報を選択し、これをエッジシフト量格納部９に出力する。エッジシフト量格納部９は、この同期引き込みデータ解析情報に含まれる同期引き込みデータのマーク長とスペース長のデータの組み合わせを基に内蔵するテーブルからエッジシフト量データを引き出し、エッジシフト量情報としてエッジシフト処理部１０へ出力する。このとき、セレクタ７は、同期引き込みデータ格納部３の出力を選択し、格納している同期引き込みデータをエッジシフト処理部１０へ出力する。
【００４０】
エッジシフト処理部１０は、入力されたエッジシフト量情報に基づいて始端パルスと終端パルスのエッジ位置を決定して、この同期引き込みデータをマルチパルス波形信号に変換する処理を開始する。
【００４１】
８Ｔ後、このエッジシフト処理部１０での処理が終了したときに、駆動許可信号が立ち上がる。ドライバ回路２０は、同期引き込みデータを記録するためにレーザダーオード３０を駆動し、レーザダーオード３０が発光する。
【００４２】
上述した動作と並行に、データ解析部２は、外部記録データに対する解析を行う。
【００４３】
２４Ｔ後、外部記録データに対する解析が終了すると、同時に切り替え信号も‘０’から‘１’に切り替わるため、セレクタ６は、データ解析部２の出力をエッジシフト量格納部９へ出力するように出力を切り替える。これにより、以降、エッジシフト量格納部９は、外部記録データに対するエッジシフト量情報を出力するようになる。
【００４４】
同時に、セレクタ７も出力を切り替え、遅延回路５により２４Ｔ分シフトされた外部記録データをエッジシフト処理部１０へ出力するようになる。これにより、以降、エッジシフト処理部１０は、外部記録データに対するエッジシフト処理を行って、外部記録データに対するマルチパルス波形信号を出力するようになる。
【００４５】
以上説明したように、本実施例においては、外部記録データに先立って内蔵のデータに対するエッジシフト処理を行うことによって、レーザダーオード３０の発光を、内蔵データに対するエッジシフト処理の終了時点から行うことができる。すなわち、本実施例では、同期引き込みデータを内蔵することにより、記録指令信号が入力されてからレーザダイオードが発光するまでの時間を短縮することができる。
【実施例２】
【００４６】
図５は、本発明の実施例２に係る記録波形生成装置の構成を示すブロック図である。図５において、実施例１と同一の機能を有するブロックには、図１と同一の符号を付し、ここではその詳細な説明は省略する。
【００４７】
記録波形生成装置１０１は、外部から記録クロックが入力されて、その逓倍周波数の内部記録クロックを出力するＰＬＬ回路１１２を有する。記録波形生成装置１０１は、この内部記録クロックに同期して動作する。なお、このＰＬＬ回路１１２の逓倍比は、逓倍比設定信号により変更することができる。
【００４８】
また、記録波形生成装置１０１は、内蔵メモリに本装置の単体テスト用記録データを格納しているテストデータ格納部１５、およびテストデータ格納部１５から出力されたテスト用記録データと外部から入力された外部記録データが入力されるセレクタ１６を有する。セレクタ１６は、テストモードまたは通常動作モードに動作モードを切り替える動作モード切り替え信号により出力が切り替わり、テストモードのときはテスト用記録データを出力し、通常動作モードのときは外部記録データが出力する。
【００４９】
さらに、記録波形生成装置１０１は、外部からシリアルデータが入力されるシリアルインターフェイス１３と、シリアルインターフェイス１３の出力が入力されるレジスタ１４を有している。このレジスタ１４には、ＰＬＬ回路１１２に与える逓倍比設定信号と、セレクタ１６に与える動作モード切り替え信号が格納されている。
【００５０】
セレクタ１６の出力は、データ解析部２に入力され、データ解析部２の出力であるデータ解析情報は、エッジシフト量格納部９に入力される。エッジシフト量格納部９から出力されるエッジシフト量情報は、エッジシフト処理部１０に入力される。
【００５１】
また、セレクタ１６の出力は、遅延回路５により遅延されて、エッジシフト処理部１０に入力される。エッジシフト処理部１０は、遅延回路５から入力された記録データに対して、エッジシフト量格納部９から入力されたエッジシフト量情報に基づくエッジシフト処理を行い、マルチパルス波形信号を出力する。
【００５２】
駆動許可信号生成部１１は、入力された記録指令信号に基づいて、光ディスクへのレーザ照射を許可する駆動許可信号を生成し、ドライバ回路２０へ出力する。ドライバ回路２０は、上記駆動許可信号が入力されると、エッジシフト処理部１０から出力されたマルチパルス波形信号により、外部に接続されるレーザダイオード３０を駆動する。
【００５３】
ここで、動作モード信号切り替え信号により、動作モードをテストモードにしたとき、同時に、ＰＬＬ１１２の逓倍比を通常動作モードのときより高い値に設定する。これにより、テストモードでは、記録波形生成装置１０１へ外部から入力する記録クロックの周波数を通常動作モードのときより低くすることができる。
【００５４】
また、テストモードでは、セレクタ１６によりテストデータ格納部１５から出力されるテスト用記録データが選択されるため、記録データを外部から入力する必要がない。このテスト用記録データの例としては、同一のマーク長とスペース長からなる単一パターンがある。これを繰り返し読み出すことで、同一パターンの繰り返しを記録することができる。
【００５５】
また、テスト用記録データの別の例としては、２種類の周期の異なる単一周期パターン、例えば、マーク長／スペース長が３Ｔ／３Ｔのパターンと８Ｔ／８Ｔのパターンなどを交互に繰り返したパターンも有用である。これにより、ＯＰＣ（Ｏｐｔｉｍｕｍ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）と呼ばれる最適な記録パワーを探すシーケンスの実行が可能である。なお、繰り返し回数の設定などは、シリアルインターフェイス１３を介して、外部シリアルデータにて任意にプログラムができるものとする。
【００５６】
図６は、このテストモードでの本実施例の動作を説明するための波形図である。図６（ａ）は、通常動作時およびテストモード時の外部から入力される記録クロックと内部記録クロックの関係を示す図である。テストモード時はＰＬＬ回路１１２の逓倍比が高く設定されるため、テスト時に外部から入力される記録クロックの周波数は、通常動作時に外部から入力される記録クロックの周波数よりも低い。
【００５７】
図６（ｂ）は、テストモードにおける記録データの処理の様子を示す図である。動作モード設定信号によりテストモードに設定されているときに、記録指令信号が入力されると、テストデータ格納部１５に格納されているテスト用記録データに対して、データ解析部２が、そのマーク長とスペース長の解析を行う。この解析結果に基づいて、エッジシフト量解析部９からエッジシフト量情報が引き出され、エッジシフト処理部１０が、エッジシフト処理を行う。
【００５８】
このエッジシフト処理が終わるタイミングに合わせて、駆動許可信号生成部１１から駆動許可信号が出力される。これにより、ドライバ回路２０がレーザダイオード３０を駆動し、レーザダイオード３０が発光する。
【００５９】
図６（ｃ）は、テスト用のパターンの例である。この例は、ＯＰＣに用いられるパターンで、２種類の周期の異なる単一周期パターンを交互に繰り返したものである。
【００６０】
このように、本実施例では、テストモード時には、内蔵する逓倍用ＰＬＬ回路の逓倍比を高め、また内蔵のテスト用記録データを使用することにより、記録波形生成装置を搭載する基板の単体テスト時に、記録波形生成装置へ外部から高周波の記録クロックや外部記録データを入力する必要がなくなる。そのため、記録波形生成装置を搭載する基板用テスト装置の入力信号源に対する高周波対応への要求が緩和される。これにより、テストコストの増大を抑えることができる。
【００６１】
なお、本実施例では、シリアルデータによりテストモードを設定したが、テストモードの設定方法はこれに限るものではない。例えば、テスト用端子を別に設けて、テストモードを設定するようにしてもよい。
【実施例３】
【００６２】
図７は、本発明の実施例３に係る記録波形生成装置の構成を示すブロック図である。本実施例の記録波形生成装置は、実施例１および実施例２の記録波形生成装置の機能を併せ持つものである。そこで、図７において、実施例１あるいは実施例２と同一の機能を有するブロックには、図１あるいは図５と同一の符号を付し、ここではその詳細な説明は省略する。
【００６３】
本実施例の記録波形生成装置２０１は、実施例２と同様、逓倍比設定可能なＰＬＬ回路１１２、レジスタ１４、テストデータ格納部１５、およびセレクタ１６を有する。
【００６４】
これにより、動作モード切り替え信号によりテストモードを設定し、かつ逓倍比設定信号によりＰＬＬ回路１１２を高逓倍比に設定したときに、本実施例においても、実施例２と同様、外部から低周波の記録クロックを入力するだけで、記録波形生成装置２０１の単体テストを行うことができる。
【００６５】
さらに、記録波形生成装置２０１は、実施例１と同様、同期引き込みデータ格納部３、同期引き込みデータ解析情報格納部４、セレクタ６、セレクタ７、および切り替え信号生成部８も有する。
【００６６】
これにより、本実施例においても、実施例１と同様、外部から記録指令信号が入力された直後は、同期引き込みデータ格納部３から出力される同期引き込みデータに対するエッジシフト処理を行い、記録指令信号の入力からレーザダイオード３０の発光までの時間を短縮する。
【００６７】
このように、本実施例では、同期引き込みデータを内蔵することにより、記録指令信号が入力されてからレーザダイオードが発光するまでの時間を短縮することができる。さらに、単体テスト用テストデータも内蔵することにより、記録波形生成装置を搭載する基板の単体テストのコスト削減を図ることもできる。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施例１に係る記録波形生成装置の構成を示すブロック図。
【図２】マルチパルス波形信号の例を示す波形図。
【図３】マルチパルス波形信号のエッジシフト量テーブルの一例を示す図。
【図４】本発明の実施例１に係る記録波形生成装置の動作を説明するための波形図。
【図５】本発明の実施例２に係る記録波形生成装置の構成を示すブロック図。
【図６】本発明の実施例２に係る記録波形生成装置の動作を説明するための波形図。
【図７】本発明の実施例３に係る記録波形生成装置の構成を示すブロック図。
【符号の説明】
【００６９】
１、１０１、２０１  記録波形生成装置
２  パターン解析部
３  同期引き込みデータ格納部
４  同期引き込みデータパターン解析情報格納部
５  遅延回路
６、７、１５  セレクタ
８  切り替え信号生成部
９  エッジシフト量格納部
１０  エッジシフト処理部
１１  駆動許可信号生成部
１２、１１２  ＰＬＬ回路
１３  シリアルインターフェイス
１４  レジスタ
１５  テストデータ格納部
２０  ドライバ回路
３０  レーザダイオード
【図１】
2005116053.tif 000003
【図２】
2005116053.tif 000004
【図３】
2005116053.tif 000005
【図４】
2005116053.tif 000006
【図５】
2005116053.tif 000007
【図６】
2005116053.tif 000008
【図７】
2005116053.tif 000009