(57)【要約】【課題】ダミー用回路素子やそのダミー用回路素子を利用するために形成した配線の利用性を向上させた半導体装置を提供する。【解決手段】半導体装置は、主表面１ａを有し、主表面１ａ上に回路素子が相対的に密に形成されたトランジスタ領域２００と、相対的に疎に形成されたダミーパターン領域３００とを含む半導体基板１と、ダミーパターン領域３００に位置して主表面１ａに形成されたダミートランジスタ１０ａから１０ｄと、ダミートランジスタ１０ａから１０ｄを覆うように主表面１ａ上に形成され、頂面を有する層間絶縁膜と、ダミートランジスタ１０ａから１０ｄに平面的に重なるようにその頂面上に形成され、かつダミートランジスタ１０ａから１０ｄとは電気的に絶縁されたゲート上配線１５ａから１５ｄ、ソース配線１３ａから１３ｄおよびドレイン配線１４ａから１４ｄとを備える。【選択図】        図１
2005032768.tif 000002
【特許請求の範囲】
【請求項１】
主表面を有し、前記主表面上に回路素子が相対的に密に形成された第１の領域と、相対的に疎に形成された第２の領域とを含む半導体基板と、
前記第２の領域に位置して前記主表面に形成されたダミー用電界効果型トランジスタと、
前記ダミー用電界効果型トランジスタを覆うように前記主表面上に形成され、頂面を有する層間絶縁膜と、
前記ダミー用電界効果型トランジスタに平面的に重なるように前記頂面上に形成され、かつ前記ダミー用電界効果型トランジスタとは電気的に絶縁された配線とを備える、半導体装置。
【請求項２】
前記ダミー用電界効果型トランジスタは、互いに異なる大きさを有する複数の電界効果型トランジスタを含む、請求項１に記載の半導体装置。
【請求項３】
主表面を有し、前記主表面上に回路素子が相対的に密に形成された第１の領域と、相対的に疎に形成された第２の領域とを含む半導体基板と、
前記第２の領域に位置して前記主表面に形成され、前記主表面に対して平行に延在する帯状のダミー用回路素子と、
前記ダミー用回路素子を覆うように前記主表面上に形成され、頂面を有する層間絶縁膜と、
前記ダミー用回路素子に平面的に重なるように前記頂面上に形成され、かつ前記ダミー用回路素子とは電気的に絶縁された配線とを備える、半導体装置。
【請求項４】
前記ダミー用回路素子は、ゲート電極、不純物拡散領域および金属配線からなる群より選ばれた少なくとも一種を含む、請求項３に記載の半導体装置。
【請求項５】
前記配線は、回路素子に関する位置情報、および回路素子に関する長さ情報の少なくとも一方を認識可能な形状に形成されている、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記配線は、互いに分離して複数配置されており、前記位置情報および前記長さ情報の少なくとも一方は、複数の前記配線の配置関係によって認識される、請求項５に記載の半導体装置。
【請求項７】
前記配線は、複数の形状種類を有し、前記位置情報および前記長さ情報の少なくとも一方は、複数の形状種類を備えた複数の前記配線の配置関係、またはある特定形状の前記配線の配置によって認識される、請求項５または６に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、一般的には、半導体装置に関し、より特定的には、多層配線構造を有する半導体装置に関する。
【０００２】
【従来の技術】
従来、セル内の空きスペースを有効利用してダミートランジスタを形成し、回路変更時には、電源配線のパターン変更のみで対応できる半導体集積回路装置が、特開平７−２９７２９０号公報に開示されている（特許文献１）。
【０００３】
特許文献１に開示されている半導体集積回路装置では、ＣＭＯＳトランジスタで構成されるセル内に、ＰＭＯＳトランジスタよりなるダミートランジスタが形成されている。そのダミートランジスタの上方には、電源配線が所定方向に延びて形成されている。ダミートランジスタのゲート電極および不純物領域と電源配線とは、それぞれコンタクトによって接続されている。
【０００４】
ダミートランジスタを利用する場合、まずダミートランジスタの上方に位置する電源配線の所定部分をパターニングする。これにより、たとえば、ダミートランジスタの不純物領域と電源配線との接続状態を保持したまま、ダミートランジスタのゲート電極の少なくともゲートコンタクト部を露出させる。そして、露出したゲートコンタクト部と、ダミートランジスタおよび電源配線とは別に設けられた信号線とを信号配線によって接続することによって、ダミートランジスタを使用可能とする。
【０００５】
また別に、半導体集積回路の論理を変更するとき、より少ないマスク層の修正で迅速に対応できる半導体集積回路が、特開平６−２１６２４７号公報に開示されている（特許文献２）。特許文献２に開示された半導体集積回路では、上位配線層のパターンに直交させて、その一つ下位の配線層にダミーパターンを散在させておく。ダミーパターンの両端には、ダミーパターンと上位の配線層とをつなぐためのダミーコンタクト部を予め必要に応じて形成しておく。
【０００６】
さらに別に、抵抗や容量素子等の受動素子の電気的特性を等しくすることを目的とした半導体集積装置が、特開平２−６９９６９号公報に開示されている（特許文献３）。特許文献３に開示された半導体集積装置では、受動素子が同一規則に配置された配列の端に、実際には回路上で使用しないダミー素子を設けておく。ダミー素子には、ほかの容量素子と同じ位置にコンタクトを設けておく。
【０００７】
さらに別に、半導体装置の占有面積の増大を伴うことなく、低電圧においても動作し、かつ、ＥＭＩが低減された半導体装置が、特開２００１−１１８９８８号公報に開示されている（特許文献４）。特許文献４に開示された半導体装置では、ＣＭＰ工程において用いられるダミーパターンを利用することによって、デカップルコンデンサを主たる電子回路に並列に接続する。
【０００８】
【特許文献１】
特開平７−２９７２９０号公報
【０００９】
【特許文献２】
特開平６−２１６２４７号公報
【００１０】
【特許文献３】
特開平２−６９９６９号公報
【００１１】
【特許文献４】
特開２００１−１１８９８８号公報
【００１２】
【発明が解決しようとする課題】
特許文献１に開示された半導体集積回路装置において、セル内に形成しておいたダミートランジスタを利用する場面を考えると、たとえば半導体集積回路装置の最終テストの段階で適切に動作しないトランジスタが確認された場合など、不良トランジスタを新たなトランジスタに交換したい場合が挙げられる。また、たとえば半導体集積回路装置を完成させた後、信号の到達するタイミングを微調整する必要が生じた場合など、設計上の理由からトランジスタを追加したい場合も挙げられる。
【００１３】
このようにダミートランジスタを利用する場面は多岐に渡り、その際必要とされるダミートランジスタの位置、大きさ、種類等はその個々の状況によって大きく異なる。
【００１４】
しかし、特許文献１に開示された半導体集積回路装置では、ダミートランジスタのゲート電極および不純物領域と電源配線とが、予めコンタクトによって接続されている。ダミートランジスタを利用する場合、そのコンタクトと所定箇所とを配線しなおすこととなるが、この際予め形成しておいたコンタクトの制約を受けてダミートランジスタの接続を行なわなければならない。このため、ダミートランジスタに対する接続の自由度が狭まり、ダミートランジスタを十分に活用しきれないという問題が生じる。
【００１５】
このような問題は、特許文献２に開示された半導体集積回路や特許文献３に開示された半導体集積装置においても生じ得る問題である。また、特許文献１から４の従来技術において、予め準備しておいたダミートランジスタ等のダミー用回路素子をさらに幅広く有効に利用できることが求められている。
【００１６】
そこでこの発明の目的は、上記の課題を解決することであり、ダミー用回路素子やそのダミー用回路素子を利用するために形成した配線の利用性を向上させた半導体装置を提供することである。
【００１７】
【課題を解決するための手段】
この発明に従った半導体装置は、主表面を有し、主表面上に回路素子が相対的に密に形成された第１の領域と、相対的に疎に形成された第２の領域とを含む半導体基板と、第２の領域に位置して主表面に形成されたダミー用電界効果型トランジスタと、ダミー用電界効果型トランジスタを覆うように主表面上に形成され、頂面を有する層間絶縁膜と、ダミー用電界効果型トランジスタに平面的に重なるように頂面上に形成され、かつダミー用電界効果型トランジスタとは電気的に絶縁された配線とを備える。
【００１８】
このように構成された半導体装置によれば、半導体基板の主表面上に形成したダミー用電界効果型トランジスタと層間絶縁膜の頂面上に形成した配線とが、コンタクトによって接続されていない状態で設けられている。このため、半導体装置の製造工程中や完成後においてダミー用電界効果型トランジスタを利用する際、ダミー用電界効果型トランジスタと配線とを所望の箇所で任意に接続変更することができる。これにより、接続変更の自由度が高まり、ダミー用電界効果型トランジスタの利用性を向上させることができる。
【００１９】
また、このダミー用電界効果型トランジスタは、主表面上に回路素子が相対的に疎に形成された第２の領域に形成されている。このため、主表面上に形成された回路素子の疎密から第１の領域と第２の領域との間で層間絶縁膜の頂面に段差が形成されることを抑制できる。これにより、主表面上の空きスペースを有効に利用するとともに層間絶縁膜の平坦化を図ることができる。そして、層間絶縁膜の頂面上に配線等の構造物を良好な状態で形成することができる。
【００２０】
【発明の実施の形態】
この発明の実施の形態について、図面を参照して説明する。
【００２１】
（実施の形態１）
図１は、この発明の実施の形態１における半導体装置を示す平面図である。なお、図１では、多層に配置された構造物を示すため層間絶縁膜が省略されて描かれている。図１を参照して、半導体装置は、トランジスタ領域２００に形成され、半導体集積回路の一部を構成するトランジスタ３０と、ダミーパターン領域３００に形成され、そのままの状態では半導体集積回路の一部を構成しないダミートランジスタ１０ａから１０ｄとを備える。ダミーパターン領域３００は、たとえばトランジスタ領域２００の近傍で、トランジスタ等の回路素子が形成されていない領域である。
【００２２】
半導体基板１の主表面１ａには、トランジスタ領域２００に位置して所定の不純物を注入して得られる拡散領域２１が形成されている。拡散領域２１において、ソース領域およびドレイン領域と、ソース領域とドレイン領域との間に位置するチャネル領域とが形成され、さらに主表面１ａ上には、ゲート電極２２が一方向に延在して形成され、これらによってトランジスタ３０が構成されている。
【００２３】
主表面１ａ上には、ゲート電極２２を覆うように図示しない層間絶縁膜が形成されている。拡散領域２１中のソース領域およびドレイン領域と、そのすぐ上の層の金属配線とを接続するため、複数の拡散コンタクト２６および２７が層間絶縁膜を突き抜けて形成されている。同様に、ゲート電極２２と、そのすぐ上の層の金属配線とを接続するために、ゲートコンタクト２８が形成されている。
【００２４】
図示しない層間絶縁膜の頂面上には、ソース領域と拡散コンタクト２６で電気的に接続されたソース配線２４が一方向に延在している。また同様に、ドレイン領域と拡散コンタクト２７で電気的に接続されたドレイン配線２３が延在している。さらに、ゲート電極２２とゲートコンタクト２８で電気的に接続された金属配線２５が延在している。
【００２５】
なお詳細な説明は省略するが、トランジスタ３０の周りにも、互いに距離を隔てて複数のトランジスタが形成されている。これらのトランジスタもトランジスタ３０と同様にトランジスタ領域２００に位置決めされている。そして、トランジスタ３０とトランジスタ３０の周りに形成された他のトランジスタとが適当な箇所で互いに電気的に接続されることによって、トランジスタ領域２００には所定の機能を発揮する半導体集積回路が形成されている。
【００２６】
図２は、図１中のＩＩ−ＩＩ線上に沿った断面図である。図１および図２を参照して、半導体基板１の主表面１ａには、ダミーパターン領域３００に位置して、所定の間隔を隔てて一方向に並ぶ拡散領域１１ａから１１ｄが形成されている。拡散領域１１ａから１１ｄの各々は、所定の間隔を隔てて主表面１ａに形成されたシリコン酸化膜４ｍおよび４ｎの間に形成されている。
【００２７】
拡散領域１１ｃおよび１１ｄの各々には、所定の間隔を隔てて位置するｎ型のソース領域７およびドレイン領域５と、ソース領域７とドレイン領域５との間に位置するｐ型のチャネル領域６とが形成されている。また一方、拡散領域１１ａおよび１１ｂの各々には、所定の間隔を隔てて位置するｐ型のソース領域およびドレイン領域と、ソース領域とドレイン領域との間に位置するｎ型のチャネル領域とが形成されている。主表面１ａ上には、拡散領域１１ａから１１ｄに形成されたチャネル領域の各々の真上にゲート電極１２ａから１２ｄが形成されている。
【００２８】
拡散領域１１ａとゲート電極１２ａとによってｐ型のダミートランジスタ１０ａが、拡散領域１１ｂとゲート電極１２ｂとによってｐ型のダミートランジスタ１０ｂが、拡散領域１１ｃとゲート電極１２ｃとによってｎ型のダミートランジスタ１０ｃが、拡散領域１１ｄとゲート電極１２ｄとによってｎ型のダミートランジスタ１０ｄがそれぞれ構成されている。ダミートランジスタ１０ａから１０ｄは、それぞれ同じ大きさで形成されている。
【００２９】
主表面１ａ上には、拡散領域１１ａから１１ｄおよびゲート電極１２ａから１２ｄを覆うように層間絶縁膜２０が形成されている。層間絶縁膜２０は、トランジスタ領域２００において形成された前述の図示しない層間絶縁膜と同一レイヤーに形成されている。層間絶縁膜２０は、トランジスタ領域２００からダミーパターン領域３００の全体に渡って形成された頂面２０ａを有する。
【００３０】
ダミーパターン領域３００に何ら構造物を形成していない場合、トランジスタ領域２００との間で層間絶縁膜２０の下地層に大きな形状差が生じる。これにより、トランジスタ領域２００とダミーパターン領域３００との境界部分において頂面２０ａに段差が生じる。しかし、ダミーパターン領域３００にダミートランジスタ１０ａから１０ｄを形成することによって、その下地層に生じる形状差を緩和させることができる。
【００３１】
層間絶縁膜２０の頂面２０ａ上には、ダミートランジスタ１０ａに平面的に重なるように、ソース配線１３ａ、ゲート上配線１５ａおよびドレイン配線１４ａが形成されている。ゲート上配線１５ａは、主表面１ａ上に形成されたゲート電極１２ａの上方で一方向に延在している。ソース配線１３ａおよびドレイン配線１４ａの各々は、主表面１ａに形成されたソース領域７およびドレイン領域５の上方で一方向に延在している。ソース配線１３ａおよびドレイン配線１４ａは、ゲート上配線１５ａと所定の距離を隔てて、ゲート上配線１５ａの両側に位置決めされている。
【００３２】
ダミートランジスタ１０ａに平面的に重なるように形成されたゲート上配線１５ａ、ソース配線１３ａおよびドレイン配線１４ａと同様の形態で、ダミートランジスタ１０ｂから１０ｄの各々に平面的に重なるように、ゲート上配線１５ｂ、ソース配線１３ｂおよびドレイン配線１４ｂと、ゲート上配線１５ｃ、ソース配線１３ｃおよびドレイン配線１４ｃと、ゲート上配線１５ｄ、ソース配線１３ｄおよびドレイン配線１４ｄとが形成されている。
【００３３】
ゲート上配線１５ａから１５ｄは、隣り合う位置に間隙を設けて一方向に延在している。同様に、ソース配線１３ａから１３ｄおよびドレイン配線１４ａから１４ｄに関しても、隣り合う位置に間隙を設けて一方向に延在している。
【００３４】
ダミートランジスタ１０ａから１０ｄと、それぞれのダミートランジスタの上方に形成されたゲート上配線、ソース配線およびドレイン配線との間には、両者を接続するコンタクトが形成されていない。つまり、両者の間は完全に層間絶縁膜２０によって充填されている。このため、ダミートランジスタ１０ａから１０ｄと、ゲート上配線、ソース配線およびドレイン配線とは、層間絶縁膜２０によって電気的に絶縁されている。
【００３５】
このような形態で設けられたダミートランジスタ１０ａから１０ｄは、トランジスタ領域２００に形成されたトランジスタ３０が半導体集積回路の一部を構成しているのに対して、半導体集積回路の一部を構成していない。ダミートランジスタ１０ａから１０ｄを半導体集積回路の一部として利用するためには、コンタクトや配線を適宜追加する必要がある。
【００３６】
続いて、実際にダミートランジスタ１０ａから１０ｄを利用する場合について説明する。半導体装置の製造工程中または半導体装置が完成した後において、トランジスタ領域２００に形成された半導体集積回路の一部を変更しなければならない場合が生じた時に利用できる。たとえば、電界効果型トランジスタの一部に不具合が生じたり、信号の到達するタイミングを微調整する必要がある場合である。予めダミーパターン領域３００に形成しておいたダミートランジスタ１０ａから１０ｄを利用することによって、不具合のある電界効果型トランジスタを新たな電界効果型トランジスタに交換したり、新たな電界効果型トランジスタを負荷トランジスタとして追加し、信号の到達するタイミングを遅らせたりすることができる。
【００３７】
図３は、図１中に示すダミートランジスタが利用された後の半導体装置の例を示す平面図である。図３では、図１中に示す半導体装置に対して、ダミートランジスタを利用するため新たに追加したコンタクトや配線にハッチングを施している。
【００３８】
図３を参照して、拡散領域１１ａのソース領域７と頂面２０ａ上のソース配線１３ａとが、拡散コンタクト３２ａによって接続されている。拡散領域１１ａのドレイン領域５と頂面２０ａ上のドレイン配線１４ａとが、拡散コンタクト３１ａによって接続されている。
【００３９】
同様に、拡散領域１１ｂのソース領域７と頂面２０ａ上のソース配線１３ｂとが、拡散コンタクト３２ｂによって、拡散領域１１ｂのドレイン領域５と頂面２０ａ上のドレイン配線１４ｂとが、拡散コンタクト３１ｂによって接続されている。また、拡散領域１１ｃのソース領域７と頂面２０ａ上のソース配線１３ｃとが、拡散コンタクト３２ｃによって、拡散領域１１ｃのドレイン領域５と頂面２０ａ上のドレイン配線１４ｃとが、拡散コンタクト３１ｃによって接続されている。
【００４０】
ソース配線１３ａおよび１３ｂが、隣り合う位置において接続配線３５ａによって接続されている。ドレイン配線１４ａ、１４ｂおよび１４ｃが、隣り合う位置において接続配線３４ａおよび３４ｂによって接続されている。
【００４１】
ゲート電極１２ａとゲート上配線１５ａとが、ゲートコンタクト３３ａによって接続されている。同様に、ゲート電極１２ｂとゲート上配線１５ｂとが、ゲートコンタクト３３ｂによって、ゲート電極１２ｃとゲート上配線１５ｃとが、ゲートコンタクト３３ｃによって接続されている。また、ゲート上配線１５ａ、１５ｂおよび１５ｃが、隣り合う位置において接続配線３６ａおよび３６ｂによって接続されている。
【００４２】
ゲート上配線１５ｂとトランジスタ領域２００に形成されたドレイン配線３９とが、接続配線３７によって接続されている。なお、接続配線３７は、ドレイン配線１４ｂと短絡しないようにドレイン配線１４ｂとは異なるレイヤー（ゲート電極と同層）に形成されている。ドレイン配線１４ｃとトランジスタ領域２００に形成された配線４０とが、接続配線３８によって接続されている。ソース配線１３ａおよび１３ｃは、図示しない電源配線にそれぞれ接続されている。さらに、ドレイン配線１４ａおよび１４ｃのうち少なくとも一方は、別に設けられた図示しない信号線に接続されている。
【００４３】
このように接続用の配線およびコンタクトを所定の位置に形成する場合、まず上層に形成された層間絶縁膜を取り除くことによって、ソース配線１３ａ等の配線を露出させる。その後、ＦＩＢ（ｆｏｃｕｓｅｄ  ｉｏｎ  ｂｅａｍ  ｐｒｏｃｅｓｓ；集束イオンビームプロセス）などの手法を用いて、接続用の配線やコンタクトを形成する。その他、フォトリソグラフィ工程時のマスク形状を適宜変更することによってダミートランジスタと所定箇所とを接続することができる。
【００４４】
このように接続用の配線およびコンタクトを所定の位置に形成することによって、トランジスタ領域２００に構成されている半導体集積回路にダミートランジスタ１０ａから１０ｃを追加することができる。なお、図３に示す半導体装置では、ダミートランジスタ１０ｄが利用されていないが、これは必要とするダミートランジスタ１０ａから１０ｃのみに接続用のコンタクトを形成し、必要としないダミートランジスタ１０ｄには意識的に接続用のコンタクトを形成しなかったためである。
【００４５】
図３に示す接続用の配線等が形成された半導体装置とは別に、ダミーパターン領域３００に形成されたソース配線およびドレイン配線を電源配線に接続した場合には、ダミートランジスタのゲート電極が接続されたノードに対して、ダミートランジスタを負荷トランジスタとして作用させることができる。これにより、信号の伝播速度を遅くして、信号の到達するタイミングを微調整することができる。
【００４６】
この発明の実施の形態１における半導体装置は、主表面１ａを有し、主表面１ａ上に回路素子が相対的に密に形成された第１の領域としてのトランジスタ領域２００と、相対的に疎に形成された第２の領域としてのダミーパターン領域３００とを含む半導体基板１と、ダミーパターン領域３００に位置して主表面１ａに形成されたダミー用電界効果型トランジスタとしてのダミートランジスタ１０ａから１０ｄと、ダミートランジスタ１０ａから１０ｄを覆うように主表面１ａ上に形成され、頂面２０ａを有する層間絶縁膜２０と、ダミートランジスタ１０ａから１０ｄに平面的に重なるように頂面２０ａ上に形成され、かつダミートランジスタ１０ａから１０ｄとは電気的に絶縁された配線としてのゲート上配線１５ａから１５ｄ、ソース配線１３ａから１３ｄおよびドレイン配線１４ａから１４ｄとを備える。
【００４７】
層間絶縁膜２０は、トランジスタ領域２００からダミーパターン領域３００に渡って形成されている。
【００４８】
このように構成された半導体装置によれば、主表面１ａ上に形成されたダミートランジスタ１０ａから１０ｄと、層間絶縁膜２０の頂面２０ａ上に形成された各種配線とが、コンタクトによって接続されていない状態となっている。このため、その時々の状況に合わせた任意の場所にコンタクトを設け、最適な位置でダミートランジスタ１０ａから１０ｄと頂面２０ａ上の配線とを接続することができる。これにより、ダミートランジスタ１０ａから１０ｄの利用性を向上させることができる。
【００４９】
（実施の形態２）
図４は、この発明の実施の形態２におけるダミートランジスタを示す平面図である。図１と同様に、図４でも層間絶縁膜が省略されて描かれている。この発明の実施の形態２における半導体装置では、図１中のダミートランジスタ１０ａから１０ｄにかえてダミーパターン領域３００に図４に示すダミートランジスタが配置される。以下、重複する構造については説明を省略する。
【００５０】
図１および図４を参照して、半導体装置は、そのままの状態では半導体集積回路の一部を構成しないダミートランジスタ５０、５５および６０を備える。半導体基板１の主表面１ａには、ダミーパターン領域３００において互いに距離を隔てて位置決めされた拡散領域５１、５６および６１が形成されている。拡散領域５１、５６および６１には、ｎ型のソース領域およびドレイン領域と、ｐ型のチャネル領域とが所定の配列で形成されている。ダミートランジスタの配置場所によっては、ｐ型のソース領域およびドレイン領域、ｎ型のチャネル領域としても良い。
【００５１】
主表面１ａ上には、拡散領域５１のチャネル領域の真上に１本のゲート電極５２が一方向に延在している。同様に、主表面１ａ上には、拡散領域５６のチャネル領域の真上に２本のゲート電極５７が、拡散領域６１のチャネル領域の真上に４本のゲート電極６２が一方向に延在している。
【００５２】
拡散領域５１とゲート電極５２とによってｎ型（またはｐ型）のダミートランジスタ５０が、拡散領域５６とゲート電極５７とによってｎ型（またはｐ型）のダミートランジスタ５５が、拡散領域６１とゲート電極６２とによってｎ型（またはｐ型）のダミートランジスタ６０がそれぞれ構成されている。ダミートランジスタ５５は、ゲート電極５７のゲート幅の総長さが、ダミートランジスタ５０のゲート電極５２のゲート幅の２倍となるように形成されている。ダミートランジスタ６０は、ゲート電極６２のゲート幅の総長さが、ダミートランジスタ５０のゲート電極５２のゲート幅の４倍となるように形成されている。
【００５３】
図示しない層間絶縁膜の頂面上には、ダミートランジスタ５０に平面的に重なるように、２本の配線５３と配線５４とが形成されている。配線５３は、主表面１ａに形成された拡散領域５１のソース領域およびドレイン領域の各々の上方で一方向に延在している。配線５４は、主表面１ａ上に形成されたゲート電極５２の上方に形成されている。
【００５４】
ダミートランジスタ５０に平面的に重なるように形成された配線５３および配線５４と同様の形態で、ダミートランジスタ５５および６０の各々に平面的に重なるように、配線５８および配線５９と、配線６３および配線６４とがそれぞれ所定の本数だけ形成されている。
【００５５】
本実施の形態においても、ダミートランジスタ５０、５５および６０と、それぞれのダミートランジスタの上方に形成された配線５３、５８および６３、ならびに配線５４、５９および６４との間には、両者を接続するコンタクトが形成されていない。このため、ダミートランジスタ５０、５５および６０と、層間絶縁膜２０の頂面２０ａ上の各配線とは、層間絶縁膜２０によって電気的に絶縁されている。
【００５６】
この発明の実施の形態２における半導体装置では、ダミー用電界効果型トランジスタは、互いに異なる大きさを有する複数の電界効果型トランジスタとしてのダミートランジスタ５０、５５および６０を含む。
【００５７】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。加えて、ダミートランジスタ５０、５５および６０に対する接続用のコンタクトおよび配線を適宜形成することによって、ダミートランジスタ５０を基本サイズとした時の２倍〜７倍のゲート幅を有するトランジスタセルを自由に選択し、これを元々あったトランジスタセル群に追加することができる。このように異なる大きさ有するダミートランジスタ５０、５５および６０を予め準備しておくことによって、ダミートランジスタの利用性をさらに向上させることができる。
【００５８】
（実施の形態３）
図５（ａ）および（ｂ）は、この発明の実施の形態３におけるダミー用回路素子を示す平面図である。図１と同様に、図５でも層間絶縁膜が省略されて描かれている。この発明の実施の形態３における半導体装置では、図１中のダミートランジスタ１０ａから１０ｄにかえてダミーパターン領域３００に図５に示すダミー用回路素子が配置される。以下、重複する構造については説明を省略する。
【００５９】
図５（ａ）および（ｂ）を参照して、半導体基板１の主表面１ａ上には、主表面１ａに平行に延在する帯状のダミーゲート配線６６が形成されている。ダミーゲート配線６６は、所定の距離ごとに９０°ずつ方向を変えながらジグザグ状に延在している。図示しない層間絶縁膜の頂面上には、ダミーゲート配線６６に平面的に重なるように配線６７が形成されている。配線６７は、主表面１ａ上でダミーゲート配線６６が延在する方向に交わるように一方向に延在している。図５（ａ）に示すダミーゲート配線６６が、配線６７と２回交差するごとに分断されているのに対して、図５（ｂ）に示すダミーゲート配線６６は、配線６７と３回交差するごとに分断されている。
【００６０】
実際にダミーゲート配線６６を利用する場合、半導体装置の製造工程中または半導体装置が完成した後において、ＦＩＢなどの手法を用いて、またはマスク形状を適宜変更することによって、ダミーゲート配線６６と配線６７とを接続するコンタクトを形成する。これにより、たとえば配線６７を伝播する信号をダミーゲート配線６６に迂回させ、信号の伝播速度を遅らせることができる。このとき、コンタクトの位置を適当に選択することによって、信号の伝播速度を自由に調整することができる。
【００６１】
この発明の実施の形態３における半導体装置は、主表面１ａを有し、主表面１ａ上に回路素子が相対的に密に形成された第１の領域としてのトランジスタ領域２００と、相対的に疎に形成された第２の領域としてのダミーパターン領域３００とを含む半導体基板１と、ダミーパターン領域３００に位置して主表面１ａに形成され、主表面１ａに対して平行に延在する帯状のダミー用回路素子としてのダミーゲート配線６６と、ダミーゲート配線６６を覆うように主表面１ａ上に形成され、頂面２０ａを有する層間絶縁膜２０と、ダミーゲート配線６６に平面的に重なるように頂面２０ａ上に形成され、かつダミーゲート配線６６とは電気的に絶縁された配線６７とを備える。
【００６２】
ダミーゲート配線６６が、下層に不純物拡散領域を含んでも良い。
このように構成された半導体装置によれば、層間絶縁膜２０の平坦化という点について実施の形態１に記載の効果と同様の効果を奏することができる。加えて、本実施の形態では、主表面１ａ上に形成されたダミーゲート配線６６と、層間絶縁膜２０の頂面２０ａ上に形成された配線６７とが、コンタクトによって接続されていない状態となっている。また、ダミーゲート配線６６は、主表面１ａ上で帯状に延在している。このため、その時々の状況に合わせて任意の場所にコンタクトを設け、最適な位置でダミーゲート配線６６と配線６７とを接続することができる。これにより、ダミーゲート配線６６の利用性を向上させることができる。
【００６３】
また、図５（ａ）および（ｂ）の各々に示すダミー用回路素子を比較した場合に、図５（ａ）に示すダミー用回路素子では、コンタクトを何箇所設けるかによって、上層配線への下層の接続数がかわり、負荷の微調整が可能である。これに対して、図５（ｂ）に示すダミー用回路素子では、負荷の微調整に関しては図５（ａ）に示すダミー用回路素子に劣るものの、コンタクトを設ける位置の自由度が高い。
【００６４】
（実施の形態４）
図６（ａ）および（ｂ）は、この発明の実施の形態４におけるダミー用回路素子を示す平面図である。図１と同様に、図６でも層間絶縁膜が省略されて描かれている。この発明の実施の形態４における半導体装置では、図１中のダミートランジスタ１０ａから１０ｄにかえてダミーパターン領域３００に図６に示すダミー用回路素子が配置される。以下、重複する構造については説明を省略する。
【００６５】
図６（ａ）および（ｂ）を参照して、半導体基板１の主表面１ａには、主表面１ａに平行に延在する帯状の拡散領域７１が形成されている。拡散領域７１は、所定の距離ごとに９０°ずつ方向を変えながらジグザグ状に延在している。図示しない層間絶縁膜の頂面上には、拡散領域７１に平面的に重なるように配線７２が形成されている。配線７２は、主表面１ａにおいて拡散領域７１が延在する方向に交わるように一方向に延在している。図６（ａ）に示す拡散領域７１が、配線７２と２回交差するごとに分断されているのに対して、図６（ｂ）に示す拡散領域７１は、配線７２と３回交差するごとに分断されている。
【００６６】
実際に拡散領域７１を利用する場合、実施の形態３における半導体装置の場合と同様に、ＦＩＢなどの手法を用いて、またはマスク形状を適宜変更することによって、拡散領域７１と配線７２とを接続するコンタクトを形成すればよい。このとき、最適な位置で拡散領域７１と配線７２とを接続できる。これにより、実施の形態３に記載の効果と同様の効果を奏することができる。また、図５（ａ）および（ｂ）の各々に示すダミー用回路素子を比較した場合にも、それぞれにおいて実施の形態３に記載の効果と同様の効果を奏することができる。
【００６７】
（実施の形態５）
図７（ａ）および（ｂ）は、この発明の実施の形態５におけるダミー用回路素子を示す平面図である。図１と同様に、図７でも層間絶縁膜が省略されて描かれている。この発明の実施の形態５における半導体装置では、図１中のダミートランジスタ１０ａから１０ｄにかえてダミーパターン領域３００に図７に示すダミー用回路素子が配置される。以下、重複する構造については説明を省略する。
【００６８】
図７（ａ）および（ｂ）を参照して、半導体基板１の主表面１ａ上には、主表面１ａに平行に延在し、金属からなる帯状の配線７５が形成されている。配線７５は、所定の距離ごとに９０°ずつ方向を変えながらジグザグ状に延在している。図示しない層間絶縁膜の頂面上には、配線７５に平面的に重なるように配線７６が形成されている。配線７６は、主表面１ａ上で配線７５が延在する方向に交わるように一方向に延在している。図７（ａ）に示す配線７５が、配線７６と２回交差するごとに分割されているのに対して、図７（ｂ）に示す配線７５は、配線７６と３回交差するごとに分割されている。
【００６９】
実際に配線７５を利用する場合、実施の形態３における半導体装置の場合と同様に、ＦＩＢなどの手法を用いて、またはマスク形状を適宜変更することによって、配線７５と配線７６とを接続するコンタクトを形成すればよい。このとき、最適な位置で配線７５と配線７６とを接続できる。これにより、実施の形態３に記載の効果と同様の効果を奏することができる。また、図７（ａ）および（ｂ）の各々に示すダミー用回路素子を比較した場合にも、それぞれにおいて実施の形態３に記載の効果と同様の効果を奏することができる。
【００７０】
（実施の形態６）
図８は、この発明の実施の形態６におけるダミー用回路素子を示す平面図である。図１と同様に、図８でも層間絶縁膜が省略されて描かれている。この発明の実施の形態６における半導体装置では、図１中のダミートランジスタ１０ａから１０ｄにかえてダミーパターン領域３００に図８に示すダミー用回路素子が配置される。以下、重複する構造については説明を省略する。
【００７１】
図８を参照して、半導体基板１の主表面１ａには、矩形形状を有する拡散領域７９が形成されている。図示しない層間絶縁膜の頂面上には、拡散領域７９に平面的に重なるように配線８０ａおよび８０ｂが形成されている。配線８０ａおよび８０ｂは、互いに距離を隔てて延在する。
【００７２】
実際に拡散領域７９を利用する場合、実施の形態３における半導体装置の場合と同様に、ＦＩＢなどの手法を用いて、またはマスク形状を適宜変更することによって、拡散領域７９と配線８０ａおよび８０ｂとを接続するコンタクトを形成すればよい。このとき、最適な位置で拡散領域７９と配線８０ａおよび８０ｂとを接続できる。これにより、実施の形態３に記載の効果と同様の効果を奏することができる。
【００７３】
（実施の形態７）
図９は、この発明の実施の形態７におけるダミー用回路素子を示す平面図である。図１と同様に、図９でも層間絶縁膜が省略されて描かれている。この発明の実施の形態７における半導体装置では、図１中のダミートランジスタ１０ａから１０ｄにかえてダミーパターン領域３００に図９に示すダミー用回路素子が配置される。以下、重複する構造については説明を省略する。
【００７４】
図９を参照して、半導体基板１の主表面１ａには、拡散領域８３が形成されている。図示しない層間絶縁膜の頂面上には、互いに距離を隔てて延在する配線８４ａから８４ｅが、拡散領域８３に平面的に重なるように形成されている。
【００７５】
実際に拡散領域８３を利用する場合、実施の形態３における半導体装置の場合と同様に、ＦＩＢなどの手法を用いて、またはマスク形状を適宜変更することによって、拡散領域８３と配線８４ａから８４ｅとを接続するコンタクトを形成すればよい。このとき、最適な位置で拡散領域８３と配線８４ａから８４ｅとを接続できる。これにより、実施の形態３に記載の効果と同様の効果を奏することができる。
【００７６】
（実施の形態８）
図１０は、この発明の実施の形態８において、層間絶縁膜の頂面上に形成された配線を示す平面図である。この発明の実施の形態８における半導体装置では、実施の形態１から７の半導体装置のいずれかにおいて、ダミーパターン領域３００に位置する層間絶縁膜の頂面上に図１０に示す配線が形成されている。以下、重複する構造については説明を省略する。
【００７７】
図１０を参照して、図示しない層間絶縁膜の頂面上には、矩形形状を有する複数の配線８５ａが所定の規則に従って配置されている。具体的には、配線８５ａは、図の横方向において４個おきに未配置となるように配置されている。また、配線８５ａは、未配置となる位置が図の縦方向においてずれるように配置されている。このように配置された複数の配線８５ａは、配線群８５を構成している。
【００７８】
このように配線８５ａを配置することによって、配線群８５を物差しとして用いることができる。たとえば、配線８５ａの配置関係によって「１」の大きさと「５」の大きさとを相対的に認識することができる。これにより、配線群８５の近傍に設けるトランジスタや配線などの回路素子が目的どおりのサイズに形成されているかどうかを容易に確認することができる。
【００７９】
なお、配線８５ａが未配置となる位置を図の縦方向においてずらしておくことによって、大きさを確認する対象に応じて、最適な位置に設けられた配線群８５を物差しとして用いることができる。
【００８０】
また、このように特徴ある配置を行なった配線群８５を設けることによって、配線群８５をマーク（目印）として用いることができる。たとえば、配線群８５が形成されている位置を見つけ出すことによって、調査対象の回路素子がチップ上のどこにあるかを素早く知ることができる。
【００８１】
この発明の実施の形態８における半導体装置では、配線群８５は、回路素子に関する位置情報、および回路素子に関する長さ情報の少なくとも一方を認識可能な形状に形成されている。
【００８２】
位置情報および長さ情報の少なくとも一方は、配線群８５の配置によって認識される。
【００８３】
このように構成された半導体装置によれば、実施の形態１から７に記載の効果に加えて、ダミートランジスタ等のダミー用回路素子を利用するために形成した配線８５の利用性を向上させることができる。
【００８４】
（実施の形態９）
図１１は、この発明の実施の形態９において、層間絶縁膜の頂面上に形成された配線を示す平面図である。この発明の実施の形態９における半導体装置では、実施の形態１から７の半導体装置のいずれかにおいて、ダミーパターン領域３００に位置する層間絶縁膜の頂面上に図１１に示す配線が形成されている。以下、重複する構造については説明を省略する。
【００８５】
図１１を参照して、図示しない層間絶縁膜の頂面上には、矩形形状を有する複数の配線８６ａと、配線８６ａとは異なる形状を有する複数の配線８６ｂとが所定の規則に従って配置されている。具体的には、配線８６ａおよび８６ｂは、図の横方向において、配線８６ａが４つ並べられた後に配線８６ｂが１つ並べられるように配置されている。これらの配線８６ａおよび８６ｂによって、配線群８６が構成されている。
【００８６】
このように配線８６ａと、配線８６ａに対して特徴ある形状を有する配線８６ｂとを配置することによって、実施の形態８と同様に、配線群８６を物差しまたはマークとして用いることができる。
【００８７】
この発明の実施の形態９における半導体装置では、配線群８６は、複数の形状種類を有し、位置情報および長さ情報の少なくとも一方は、配線群８６の配置によって認識される。
【００８８】
このように構成された半導体装置によれば、実施の形態８に記載の効果と同様の効果を奏することができる。
【００８９】
（実施の形態１０）
図１２は、この発明の実施の形態１０において、層間絶縁膜の頂面上に形成された配線を示す平面図である。この発明の実施の形態１０における半導体装置では、実施の形態１から７の半導体装置のいずれかにおいて、ダミーパターン領域３００に位置する層間絶縁膜の頂面上に図１２に示す配線が形成されている。以下、重複する構造については説明を省略する。
【００９０】
図１２を参照して、図示しない層間絶縁膜の頂面上には、矩形形状を有する複数の配線８７ａと、配線８７ａよりも一回り大きい相似形に形成された形状を有する複数の配線８７ｂとが所定の規則に従って配置されている。具体的には、配線８７ａおよび８７ｂは、図の横方向において、配線８７ａが４つ並べられた後に配線８７ｂが１つ並べられるように配置されている。これらの配線８７ａおよび８７ｂによって、配線群８７が構成されている。
【００９１】
このように配線８７ａおよび８７ｂを配置することによって、実施の形態８と同様に、配線群８７を物差しまたはマークとして用いることができる。これにより、実施の形態８に記載の効果と同様の効果を奏することができる。
【００９２】
（実施の形態１１）
図１３は、この発明の実施の形態１１において、層間絶縁膜の頂面上に形成された配線を示す平面図である。この発明の実施の形態１１における半導体装置では、実施の形態１から７の半導体装置のいずれかにおいて、ダミーパターン領域３００に位置する層間絶縁膜の頂面上に図１３に示す配線が形成されている。以下、重複する構造については説明を省略する。
【００９３】
図１３を参照して、図示しない層間絶縁膜の頂面上には、矩形形状を有する複数の配線８８ａが所定の規則に従って配置されている。具体的には、配線８８ａは、図の横方向において、隣り合う配線８８ａ同士の中心がずれるように配置されている。このように配置された複数の配線８８ａによって、配線群８８が構成されている。
【００９４】
このように配線８８ａを配置することによって、実施の形態８と同様に、配線群８８を物差しまたはマークとして用いることができる。これにより、実施の形態８に記載の効果と同様の効果を奏することができる。
【００９５】
（実施の形態１２）
図１４は、この発明の実施の形態１２において、層間絶縁膜の頂面上に形成された配線を示す平面図である。この発明の実施の形態１２における半導体装置では、実施の形態１から７の半導体装置のいずれかにおいて、ダミーパターン領域３００に位置する層間絶縁膜の頂面上に図１４に示す配線が形成されている。以下、重複する構造については説明を省略する。
【００９６】
図１４を参照して、図示しない層間絶縁膜の頂面上には、矩形形状を有する複数の配線８９ａが所定の規則に従って配置されている。具体的には、配線８９ａは、基本的には隣り合う配線８９ａ同士の間に隙間を設けて配置されている。その中、配線８９ａの一部は、ランダムな位置において隣り合う配線８９ａ同士の間に隙間を設けずに配置されている。このように配置された複数の配線８９ａによって、配線群８９が構成されている。
【００９７】
このように配線８９ａを配置することによって、実施の形態８と同様に、配線群８９を物差しまたはマークとして用いることができる。これにより、実施の形態８に記載の効果と同様の効果を奏することができる。
【００９８】
（実施の形態１３）
図１５は、この発明の実施の形態１３において、層間絶縁膜の頂面上に形成された配線を示す平面図である。この発明の実施の形態１３における半導体装置では、実施の形態１から７の半導体装置のいずれかにおいて、ダミーパターン領域３００に位置する層間絶縁膜の頂面上に図１５に示す配線が形成されている。以下、重複する構造については説明を省略する。
【００９９】
図１５を参照して、図示しない層間絶縁膜の頂面上には、長方形形状を有する複数の配線９８ａと、配線９８ａを図の横方向に２つ並べた大きさで形成された正方形形状を有する複数の配線９８ｂとが所定の規則に従って配置されている。このような配線９８ａおよび９８ｂによって、配線群９８が構成されている。配線９８ａおよび９８ｂの形状および配列に特定の意味を待たせることによって、配線群９８を物差しまたはマークとして用いることができる。
【０１００】
具体的には、たとえば配線群９８をマークとして用いる場合、長方形形状を有する配線９８ａが「１」を表わし、正方形形状を有する配線９８ｂが「１０」を表わすこととする。これにより、２つの配線９８ａが連続して並べられた部分９３は「２」を表わし、３つの配線９８ａが連続して並べられた部分９４は「３」を表わし、４つの配線９８ａが連続して並べられた部分９５は「４」を表わす。また、１つの配線９８ｂと１つの配線９８ａとが連続して並べられた部分９６は「１１」を表わし、２つの配線９８ｂが連続して並べられた部分９７は「２０」を表わす。
【０１０１】
このように配線群９８によって表わされる数値を回路素子の座標として設計図等に示しておく。そして、逆に設計図から読み取った座標を表わす配線群９８の場所を探し当てることによって、調査対象の回路素子がチップ上のどこにあるかを素早く知ることができる。以上説明したように、本実施の形態における半導体装置によっても、実施の形態８に記載の効果と同様の効果を奏することができる。
【０１０２】
（実施の形態１４）
図１６は、この発明の実施の形態１４において、層間絶縁膜の頂面上に形成された配線を示す平面図である。この発明の実施の形態１４における半導体装置では、実施の形態１から７の半導体装置のいずれかにおいて、ダミーパターン領域３００に位置する層間絶縁膜の頂面上に図１６に示す配線が形成されている。以下、重複する構造については説明を省略する。
【０１０３】
図１６を参照して、図示しない層間絶縁膜の頂面上には、一方向に突出した突状部１０１を有する配線１００が配置されている。配線１００の突状部１０１が突出する方向によって、配線１００をチップ上での方位コンパスとして用いることができる。
【０１０４】
つまり、配線１００の形状から突状部１０１が突出する矢印１０２に示す方向を確認することによって、たとえば、メモリセルアレイの番地が増加する方向や、ビット方向またはワード方向などを知ることができる。このように本実施の形態における半導体装置によっても、実施の形態８に記載の効果と同様の効果を奏することができる。
【０１０５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１０６】
【発明の効果】
以上説明したように、この発明に従えば、ダミー用回路素子やそのダミー用回路素子を利用するために形成した配線の利用性を向上させた半導体装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における半導体装置を示す平面図である。
【図２】図１中のＩＩ−ＩＩ線上に沿った断面図である。
【図３】図１中に示すダミートランジスタが利用された後の半導体装置の例を示す平面図である。
【図４】この発明の実施の形態２におけるダミートランジスタを示す平面図である。
【図５】この発明の実施の形態３におけるダミー用回路素子を示す平面図である。
【図６】この発明の実施の形態４におけるダミー用回路素子を示す平面図である。
【図７】この発明の実施の形態５におけるダミー用回路素子を示す平面図である。
【図８】この発明の実施の形態６におけるダミー用回路素子を示す平面図である。
【図９】この発明の実施の形態７におけるダミー用回路素子を示す平面図である。
【図１０】この発明の実施の形態８において、層間絶縁膜の頂面上に形成された配線を示す平面図である。
【図１１】この発明の実施の形態９において、層間絶縁膜の頂面上に形成された配線を示す平面図である。
【図１２】この発明の実施の形態１０において、層間絶縁膜の頂面上に形成された配線を示す平面図である。
【図１３】この発明の実施の形態１１において、層間絶縁膜の頂面上に形成された配線を示す平面図である。
【図１４】この発明の実施の形態１２において、層間絶縁膜の頂面上に形成された配線を示す平面図である。
【図１５】この発明の実施の形態１３において、層間絶縁膜の頂面上に形成された配線を示す平面図である。
【図１６】この発明の実施の形態１４において、層間絶縁膜の頂面上に形成された配線を示す平面図である。
【符号の説明】
１  半導体基板、１ａ  主表面、１０ａ〜１０ｄ，５０，５５，６０  ダミートランジスタ、１３ａ〜１３ｄ  ソース配線、１４ａ〜１４ｄ  ドレイン配線、１５ａ〜１５ｄ  ゲート上配線、２０  層間絶縁膜、２０ａ  頂面、６６  ダミーゲート配線、６７，７２，７５，７６，８０ａ，８０ｂ，８４ａ〜８４ｅ，１００  配線、７１，７９，８３  拡散領域、８５，８６，８７，８８，８９，９８  配線群、２００  トランジスタ領域、３００  ダミーパターン領域。
【図１】
2005032768.tif 000003
【図２】
2005032768.tif 000004
【図３】
2005032768.tif 000005
【図４】
2005032768.tif 000006
【図５】
2005032768.tif 000007
【図６】
2005032768.tif 000008
【図７】
2005032768.tif 000009
【図８】
2005032768.tif 000010
【図９】
2005032768.tif 000011
【図１０】
2005032768.tif 000012
【図１１】
2005032768.tif 000013
【図１２】
2005032768.tif 000014
【図１３】
2005032768.tif 000015
【図１４】
2005032768.tif 000016
【図１５】
2005032768.tif 000017
【図１６】
2005032768.tif 000018