(57)【要約】【課題】  信頼性を確保しつつ、コンタクト面積を増加させることなくレイアウト上の制約を小さくさせた半導体装置およびその製造方法を提供する。【解決手段】  半導体基板１上に、ゲート絶縁膜２、ゲート電極３、及び層間絶縁膜４を順次形成する。次に、レジストをマスクとして層間絶縁膜４をエッチングすることにより、層間絶縁膜４を貫通するようにコンタクトホールを形成する。次に、層間絶縁膜４の上方から層間絶縁膜４全面に酸素を照射することにより、コンタクトホール下方のゲート絶縁膜２直下の半導体基板１主面内に酸素を注入する。これにより、酸素注入領域が形成される。次に、半導体基板１に熱処理を行うと、酸素注入領域の酸素により半導体基板１が酸化され、酸素注入領域は保護酸化膜７になる。即ち、ゲート絶縁膜２がコンタクトホールの直下の領域のみ選択的に厚く形成される。【選択図】図１
2005116664.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜、ゲート電極、及び層間絶縁膜を順次形成する工程と、
前記層間絶縁膜を貫通するようにコンタクトホールを形成する工程と、
前記コンタクトホール上方から酸素を注入する工程と、
前記半導体基板に熱処理を行うことにより前記酸素で前記半導体基板を酸化させる工程と、
前記コンタクトホールに充填材を充填することによりプラグを形成する工程と
を備える半導体装置の製造方法。
【請求項２】
半導体基板と、
前記半導体基板上に順次形成されたゲート絶縁膜、ゲート電極、及び層間絶縁膜と、
前記層間絶縁膜を貫通するように形成されたプラグと
を備え、
前記ゲート絶縁膜の膜厚は前記プラグの直下の領域のみ選択的に厚い
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、ゲート電極とのコンタクトホールを有するトランジスタにおけるレイアウト上の制約を低減させるための技術に関する。
【背景技術】
【０００２】
従来のゲート電極とのコンタクトホールを有する半導体装置の製造方法においては、基板上にゲート絶縁膜、ゲート電極および層間絶縁膜を順次形成した後に、層間絶縁膜をエッチングすることによりコンタクトホールを形成している。しかし、半導体装置の微細化が進むにつれて、このエッチングのときのダメージによりゲート絶縁膜の信頼性が劣化するという問題点が発生してきている。
【０００３】
例えば特許文献１には、ゲート絶縁膜を半導体基板の溝内に形成してゲート絶縁膜の上面高さを低くすることにより、エッチングのダメージで信頼性が劣化するのを防止する高耐圧トランジスタの例が示されている。
【０００４】
【特許文献１】特開２００２−３０５３０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に示されるような構造は、ゲート絶縁膜の厚い高耐圧トランジスタにおいては適しているが、一般的なトランジスタにおいては必ずしも適しているとは限らない。そのため、一般的なトランジスタにおいては、エッチングのときのダメージによりゲート絶縁膜の信頼性が劣化するのを防止するために、分離酸化膜上にゲート電極を延在させ、該分離酸化膜上の層間酸化膜にコンタクトホールをエッチングにより形成した後に、プラグ金属を充填し配線としてゲート電極に接続している。
【０００６】
しかしながら、半導体装置の微細化が進むにつれて、コンタクト領域のスペースも縮小されてきている。そのため、分離酸化膜上にのみコンタクトホールを形成する必要がある場合には、レイアウト上の制約が大きくなってしまうという問題点があった。
【０００７】
また、コンタクトホールを形成するときのレジストパターンは、分離酸化膜との合わせ余裕を考慮して形成するので、その分だけコンタクト面積が増加してしまうという問題点があった。
【０００８】
本発明は以上の問題点を解決するためになされたものであり、信頼性を確保しつつ、コンタクト面積を増加させることなくレイアウト上の制約を小さくさせた半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、請求項１に記載の発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜、ゲート電極、及び層間絶縁膜を順次形成する工程と、前記層間絶縁膜を貫通するようにコンタクトホールを形成する工程と、前記コンタクトホール上方から酸素を注入する工程と、前記半導体基板に熱処理を行うことにより前記酸素で前記半導体基板を酸化させる工程と、前記コンタクトホールに充填材を充填することによりプラグを形成する工程とを備える。
【００１０】
また、請求項２に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に順次形成されたゲート絶縁膜、ゲート電極、及び層間絶縁膜と、前記層間絶縁膜を貫通するように形成されたプラグとを備え、前記ゲート絶縁膜の膜厚は前記プラグの直下の領域のみ選択的に厚い。
【発明の効果】
【００１１】
請求項１に記載の発明に係る半導体装置の製造方法および請求項２に記載の発明に係る半導体装置においては、層間絶縁膜を貫通するように形成したコンタクトホールから酸素を注入することにより、自己整合的にゲート絶縁膜の膜厚を厚くする。従って、エッチングのときのダメージを避けるために分離酸化膜上にのみコンタクトホールを形成する必要はない。よって、信頼性を確保しつつレイアウト上の制約を低減させることができる。また、分離酸化膜との合わせ余裕を考慮する必要がないので、コンタクト面積は増加しない。
【発明を実施するための最良の形態】
【００１２】
＜実施の形態１＞
実施の形態１に係る半導体装置の製造方法は、層間絶縁膜を貫通するようにコンタクトホールを形成した後に、この層間絶縁膜の上方から酸素を照射することにより、基板に対して自己整合的に酸素注入を行い、層間絶縁膜下方のゲート絶縁膜を厚くするものである。
【００１３】
図１は、本実施の形態に係る半導体装置１００の構造を示す概略断面図である。
【００１４】
半導体基板１上には、ゲート絶縁膜２、ゲート電極３及び層間絶縁膜４が順次形成されている。層間絶縁膜４上には配線５が形成されており、ゲート電極３と配線５との接続のためのプラグ６は、層間絶縁膜４を貫通して形成されている。また、プラグ６下方の半導体基板１主面内には、保護酸化膜７が形成されている。即ち、プラグ下方においては、ゲート絶縁膜２が厚く形成されている。
【００１５】
次に、図２〜６を用いて、半導体装置１００の製造方法を説明する。
【００１６】
まず、図２に示すように、半導体基板１上に、膜厚が２〜２０ｎｍ程度のゲート絶縁膜２、膜厚が５０〜２００ｎｍ程度のゲート電極３、及び膜厚が５００〜２０００ｎｍ程度の層間絶縁膜４を順次形成する。
【００１７】
次に、図３に示すように、層間絶縁膜４上にレジスト８を塗布し、写真製版処理によってレジスト８を所望のレジストパターンにパターニングする。
【００１８】
次に、図４に示すように、レジスト８をマスクとして層間絶縁膜４をエッチングすることにより、層間絶縁膜４を貫通するようにコンタクトホール９を形成する。
【００１９】
次に、図５に示すように、層間絶縁膜４の上方から層間絶縁膜４全面に酸素を照射することにより、コンタクトホール９下方のゲート絶縁膜２直下の半導体基板１主面内に酸素を注入する。これにより、酸素注入領域１０が形成される。
【００２０】
このときの注入条件としては、エネルギーが５０〜２００ｋｅＶで、１Ｅ１４〜１Ｅ１７程度の酸素を注入することにより、ゲート絶縁膜２直下に酸素を分布させることができる。
【００２１】
次に、図６に示すように、半導体基板１に７００〜１１００℃程度の熱処理を行うと、酸素注入領域１０の酸素により半導体基板１が酸化され、酸素注入領域１０は保護酸化膜７になる。即ち、ゲート絶縁膜２がコンタクトホール９の直下の領域のみ選択的に厚く形成される。
【００２２】
次に、コンタクトホール９内にバリアメタル及びプラグ金属を順次充填することによりプラグ６を形成した後に、プラグ６上に配線５を形成し、図１に示すような半導体装置１００が形成される。
【００２３】
このように、本実施の形態に係る半導体装置１００においては、層間絶縁膜４を貫通するように形成したコンタクトホール９から酸素を注入することにより、自己整合的にゲート絶縁膜２の膜厚を厚くする。従って、エッチングのときのダメージを避けるために分離酸化膜上にのみコンタクトホールを形成する必要はない。よって、信頼性を確保しつつレイアウト上の制約を低減させることができる。
【００２４】
また、分離酸化膜との合わせ余裕を考慮する必要がないので、コンタクト面積は増加しない。
【産業上の利用可能性】
【００２５】
本発明の活用例としては、メモリ用トランジスタ等が考えられる。
【図面の簡単な説明】
【００２６】
【図１】実施の形態１に係る半導体装置の構成例を示す図である。
【図２】実施の形態１に係る半導体装置の製造方法を示す図である。
【図３】実施の形態１に係る半導体装置の製造方法を示す図である。
【図４】実施の形態１に係る半導体装置の製造方法を示す図である。
【図５】実施の形態１に係る半導体装置の製造方法を示す図である。
【図６】実施の形態１に係る半導体装置の製造方法を示す図である。
【符号の説明】
【００２７】
１  半導体基板、２  ゲート絶縁膜、３  ゲート電極、４  層間絶縁膜、５  配線、６  プラグ、７  保護酸化膜、８  レジスト、９  コンタクトホール、１０  酸素注入領域、１００  半導体装置。
【図１】
2005116664.tif 000003
【図２】
2005116664.tif 000004
【図３】
2005116664.tif 000005
【図４】
2005116664.tif 000006
【図５】
2005116664.tif 000007
【図６】
2005116664.tif 000008