(57)【要約】【課題】配線引回しの自由度を品質を落とすことなく向上させ、かつ外形寸法を効率よく小さくすることが可能な半導体装置を提供する。【解決手段】本発明の半導体装置２０は、基板１と、その基板１の表面に形成された複数のボンディングフィンガ２と、基板１の表面の上に配置されかつ基板１に対向する面とは逆側の面に複数の接続パッド１０を有する半導体素子６とを備えている。複数の接続パッド１０は、半導体素子６の１辺に沿ってその１辺の近傍に１列に配列された接続パッド群１０Ａを有し、複数のボンディングフィンガ２は接続パッド群１０Ａが配置された半導体素子６の辺６ａ、６ｂと隣接する辺６ｃ、６ｄの外方に配置されたボンディングフィンガ２ａを有し、接続パッド群１０Ａは、ボンディングフィンガ２ａにワイヤボンディングによって電気的に接続された接続パッド１０を有している。【選択図】        図１
2005032871.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面に形成された複数の被ボンディング部と、
前記基板の表面の上に配置され、かつ前記基板に対向する面とは逆側の面に複数の接続パッドを有する半導体素子とを備え、
前記複数の接続パッドは、前記半導体素子の１辺に沿って前記１辺の近傍に１列に配列された接続パッド群を有し、
前記複数の被ボンディング部は、前記接続パッド群が配置された半導体素子の辺と隣接する辺の外方に配置された隣接辺側被ボンディング部を有し、
前記接続パッド群は、前記隣接辺側被ボンディング部にワイヤボンディングによって電気的に接続された接続パッドを有している、半導体装置。
【請求項２】
前記隣接辺側被ボンディング部には、１列に配列された前記接続パッド群の最端部の接続パッド以外の内側の接続パッドがワイヤボンディングによって電気的に接続されていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
１列に配列された前記接続パッド群の全ての接続パッドが、複数の前記隣接辺側被ボンディング部のいずれかとワイヤボンディングによって電気的に接続されていることを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記半導体素子に積層された他の半導体素子をさらに備え、
前記他の半導体素子の表面には、前記他の半導体素子の１辺に沿って前記１辺の近傍に１列に配列された他の接続パッド群を有する複数の接続パッドが形成されており、
前記接続パッド群が配置された前記半導体素子の辺と前記他の接続パッド群が配置された前記他の半導体素子の辺とが互いに平行な仮想線上に位置するように、前記半導体素子と前記他の半導体素子とが積層されていることを特徴とする、請求項１に記載の半導体装置。
【請求項５】
前記半導体素子に積層された他の半導体素子をさらに備え、
前記他の半導体素子の表面には、前記他の半導体素子の１辺に沿って前記１辺の近傍に１列に配列された他の接続パッド群を有する複数の接続パッドが形成されており、
前記接続パッド群が配置された前記半導体素子の辺と前記他の接続パッド群が配置された前記他の半導体素子の辺とが互いに交差する仮想線上に位置するように、前記半導体素子と前記他の半導体素子とが積層されていることを特徴とする、請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に半導体チップの２辺にボンディングパッドを有する半導体装置に関するものである。
【０００２】
【従来の技術】
従来のＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体装置では、ガラスエポキシ樹脂などの基板上に半導体素子（半導体チップ）がその能動面を上にして固着されている。この半導体素子上の接続パッド（ボンディングパッド）と基板上のボンディングフィンガとが金などのワイヤ線で接続されている。このボンディングフィンガは、ボールランドと銅配線で結ばれている。ボールランドは、外部接続用に設けられた半田ボールを取付けるために設けられている。このようなＢＧＡタイプの半導体装置は、たとえば特開２０００−６８４０４号公報、特開平１１−３１２７０５号公報などに開示されている。
【０００３】
メモリなどの半導体素子においては、通常、半導体素子の２辺に沿って接続パッドが配置されている。そして、その接続パッドの配置された辺の外方側にボンディングフィンガが配置されることは一般的である。ワイヤボンディングのワイヤ線は、接続パッドからその接続パッドの配置された辺の外方側に向う方向に引出される。
【０００４】
【特許文献１】
特開２０００−６８４０４号公報
【０００５】
【特許文献２】
特開平１１−３１２７０５号公報
【０００６】
【発明が解決しようとする課題】
半導体素子からの電気信号は、接続パッド→ボンディング（ワイヤ線）→基板上銅配線（ボンディングフィンガとビア内配線とを含む）→ボールランド→半田ボールの配線経路で外部へ取り出される。この配線の引回しは、ビア部を除くと平面上の引回しであり、同一平面の基板上においては配線同士を交差させることはできない。このため、半導体素子の接続パッドの順番や配置、半田ボールのピン配置について制約があり、予め半導体素子を設計している段階で接続パッドの順番や配置を考慮しておく必要がある。また既に設計された既存の半導体素子などで、このような配慮が対応できない製品の場合、配線が平面上で交差し引回しができない（基板の設計ができない）などの問題がある。
【０００７】
一般的に半導体素子の接続パッドのピッチに比べ、ボンディングフィンガのパッドのピッチが大きく、従来の半導体装置や構造ではパッケージサイズがどうしてもボンディングフィンガの最小寸法の制約を受けるなどの問題がある。
【０００８】
また、配線の引き回しを可能とするために基板の層数を増やす方法もあるが、コストが上昇し、かつ基板そのものの厚みが増すことで半導体装置の全高も高くなり、従来製品との互換が図れないといった問題も生じる。
【０００９】
本発明は、上記のような問題点を解決するためになされたもので、配線引回しの自由度を品質を落とすことなく向上させ、かつ半導体装置の外形寸法を効率よく小さくすることを目的としている。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、基板と、複数の被ボンディング部と、半導体素子とを備えている。複数の被ボンディング部は、基板の表面に形成されている。半導体素子は、基板の表面の上に配置され、かつ基板に対向する面とは逆側の面に複数の接続パッドを有している。複数の接続パッドは、半導体素子の１辺に沿ってその１辺の近傍に１列に配列された接続パッド群を有している。複数の被ボンディング部は、接続パッド群が配置された半導体素子の辺と隣接する辺の外方に配置された隣接辺側被ボンディング部を有している。接続パッド群は、隣接辺側被ボンディング部にワイヤボンディングによって電気的に接続された接続パッドを有している。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００１２】
（実施の形態１）
図１は本発明の実施の形態１における半導体装置の構成を概略的に示す平面図であり、図２は図１のＩＩ−ＩＩ線に沿う概略断面図である。なお、図１においてはモールド樹脂を省略して示している。
【００１３】
図１および図２を参照して、本実施の形態の半導体装置２０は、基板１と、ボンディングフィンガ（被ボンディング部）２と、銅配線３と、ボールランド４と、半田ボール５と、半導体素子６と、ボンディングワイヤ７と、モールド樹脂８とを主に有している。
【００１４】
基板１は、たとえばガラスエポキシ樹脂などからなっている。この基板１の一方表面側には、ボンディングフィンガ２と、そのボンディングフィンガ２に電気的に接続される銅配線３とが形成されている。また、基板１の他方表面側にはボールランド４が形成されている。一方表面側のボンディングフィンガ２と銅配線３とは、基板１に形成されたビア（貫通孔）１ａ内の導電層を介して、他方表面側のボールランド４に電気的に接続されている。ボールランド４上には、外部接続用の半田ボール５が形成されている。
【００１５】
半導体素子６はたとえば半導体チップであり、表面に複数の接続パッド（ボンディングパッド）１０を有している。複数の接続パッド１０の各々は、半導体素子６内の回路に電気的に接続されている。複数の接続パッド１０は、半導体素子６の辺６ａ、６ｂのそれぞれの近傍に１列に配列された接続パッド群１０Ａ、１０Ｂのそれぞれを有している。ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などのメモリにおいては、一般的に半導体素子６の２辺６ａおよび６ｂのそれぞれに沿って接続パッド群１０Ａおよび１０Ｂの各々が配置されている。
【００１６】
この半導体素子６は、基板１の表面上に配置されている。この配置においては、半導体素子６の接続パッド１０の設けられていない面が基板１の一方表面側に接着剤などにより接続されている。
【００１７】
半導体素子６の複数の接続パッド１０の各々は、たとえば金線よりなるボンディングワイヤ７によって、複数のボンディングフィンガ２の各々に電気的に接続されている。これらのボンディングフィンガ２、銅配線３、半導体素子６、ボンディングワイヤ７などを覆うように、基板１の一方表面側にモールド樹脂８がモールドされている。
【００１８】
本実施の形態では、複数のボンディングフィンガ２は、ボンディングフィンガ（隣接辺側被ボンディング部）２ａと、ボンディングフィンガ２ｂとを有している。ボンディングフィンガ２ａは、接続パッド群１０Ａ、１０Ｂが配置された半導体素子６の辺６ａ、６ｂと隣接する辺６ｃ、６ｄの外方に配置されている。ボンディングフィンガ２ｂは、辺６ａ、６ｂの外方に配置されている。
【００１９】
接続パッド群１０Ａおよび１０Ｂの各々は、ボンディングフィンガ２ａにワイヤボンディングによって（つまりボンディングワイヤ７を介して）電気的に接続された接続パッド１０を有している。また、接続パッド群１０Ａおよび１０Ｂの各々は、ボンディングフィンガ２ｂにワイヤボンディングによって電気的に接続された接続パッド１０も有している。
【００２０】
なお、ボンディングフィンガ２ａには、１列に配列された接続パッド群１０Ａ、１０Ｂの最端部の接続パッド１０以外の内側の接続パッド１０がワイヤボンディングによって電気的に接続されていてもよい。
【００２１】
ここで、本明細書における「接続パッド群が配置された半導体素子の辺と隣接する辺」とは、図３に示すように、接続パッド群１０Ａの中心線Ｃ１−Ｃ１と接続パッド群１０Ｂの中心線Ｃ２−Ｃ２との間の辺６ｃ、６ｄの部分（太線で示す部分）を意味する。このため、本明細書における「接続パッド群が配置された半導体素子の辺と隣接する辺の外方」とは、図３に示す中心線Ｃ１−Ｃ１と中心線Ｃ２−Ｃ２との間の辺６ｃ、６ｄの部分（太線で示す部分）よりも外側の基板１の表面領域（ハッチング領域）を意味する。
【００２２】
なお、ボンディングワイヤ７が接続パッド１０から引出される方向は、図４に示すＸ−Ｙ方向のうち、一般的には距離が短いＹ方向となる、しかし、本実施の形態では、距離が長いＸ方向にボンディングワイヤ７を積極的に引出すことで、後述するようにボンディングワイヤ７同士の交差などによって品質を落とすことなく、配線引回しの自由度を飛躍的に向上させることが可能となる。
【００２３】
ここで、図５に示すような従来例でも半導体素子のボンディング位置がずれたり、ボンディングフィンガ２ｂの間隔が広がる場合には、ボンディングワイヤ７が引出される方向におけるＸ方向成分が大きくなる場合がある。しかし、本明細書における文言を上記のように定義したことにより、図５に示すボンディングフィンガ２ｂの配置位置は、本明細書における「接続パッド群が配置された半導体素子の辺と隣接する辺の外方」（ハッチング領域）とは異なる領域に配置されていることが分かる。
【００２４】
本実施の形態によれば、ボンディングフィンガ２ａに、接続パッド群１０Ａ、１０Ｂの接続パッド１０をワイヤボンディングによって電気的に接続したことにより、以下の効果が得られる。
【００２５】
図６（ａ）を参照して、接続パッド１０から基板１上のボンディングフィンガ２ｂにボンディングワイヤ７などで接続するが、このとき銅配線３の引回しの関係上、基板１上で銅配線３同士が交差しなければならないような引回し（領域Ｐ１）が生じて基板設計ができない場合がある。この場合、図６（ｂ）の領域Ｐ２で示すようにワイヤリングで立体的にボンディングワイヤ７を交差する方法もあるが、ボンディングワイヤ７間の近接や接触などが生じ品質不具合の要因となる可能性がある。
【００２６】
本実施の形態によれば、図６（ｃ）に示すようにボンディングフィンガ２ｂが、接続パッド群１０Ａが配置されている辺６ａと隣接する辺６ｃの外方に配置され、そのボンディングフィンガ２ｂに接続パッド１０がワイヤボンディングによって接続されている。このため、図６（ａ）で示すような銅配線３同士の交差や図６（ｂ）で示すようなボンディングワイヤ７同士の立体的交差を防止することができる。
【００２７】
また図７に示すように、引出されるボンディングワイヤ７は基板１上の銅配線３の引回しが容易になるように選ばれた任意のもので、その本数は２本以上でもかまわない。つまり、ボンディングフィンガ２ａは２個以上設けられ、その各々のボンディングフィンガ２ａに接続パッド１０がワイヤボンディングによって接続されていてもよい。
【００２８】
本実施の形態のワイヤリングでは、図８の図中右側に示すボンディングワイヤ７のように、接続パッド１０の位置とボンディングフィンガ２ｂの位置とが離れておりボンディングワイヤ７の引出し距離が長くなるため、以下の不具合も考えられる。
【００２９】
（１）  ボンディングワイヤ７と半導体素子６のエッジ部との間で接触が生じる。
【００３０】
（２）  ボンディングワイヤ７を引出す方向によっては隣接するボンディングワイヤ７同士が接触する。
【００３１】
上記可能性を考慮して、ボンディングワイヤ７の一部を意図的に基板１の表面から高くする方法もある。しかし、この場合、図９の図中左側に示すボンディングワイヤ７のように、以下の不具合の考えられる。
【００３２】
（１）  半導体装置の全体高さが高くなる。
（２）  ボンディングワイヤ７流れが生じやすくなりボンディングワイヤ７間のショートが発生する。
【００３３】
このように全体的なボンディングワイヤ７の基板１表面からの高さを低くし、かつ隣接するボンディングワイヤ７同士のショートを防止する必要がある。そこで、図８の図中左側に示すボンディングワイヤ７や図９図中右側に示すボンディングワイヤ７のように、「接続パッド群が配置された半導体素子の辺と隣接する辺の外方」へ引出されるボンディングワイヤ７はボンディングフィンガ２ａ側にボールボンディング７ａを持ってくる形状が採られる。これにより、上記の不都合を解消でき、製品品質を向上することができる。
【００３４】
この構造は、４２ａｌｏｙ、銅などを用いたリードフレームでも達成できるが、外部接続端子の半田ボールを半導体装置の下面に持つＢＧＡの方が効果が高い。
【００３５】
またＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）やマイコン品種では、入出力ピンそのものを多く要求され、かつカスタム品である場合が多いため、設計時点で半導体素子の４辺にまんべんなく接続パッドが配置される。このため、上記のような対策を用いなくても問題が少ない。しかし、メモリ品種では半導体素子サイズを小さくする要求も大きく接続パッドの配置、面積も制約を受けるため半導体素子の２辺に接続パッドを配置するため、接続パッド数が増えれば増えるほど、本実施の形態の効果が大きくなる。
【００３６】
また「接続パッド群が配置された半導体素子の辺と隣接する辺」を拡大解釈する意味で、ダミーの接続パッドが配置されている半導体素子の辺を「接続パッド群が配置された半導体素子の辺」と解釈されるのを避けるために、「接続パッド群が配置された半導体素子の辺」は実際にボンディングフィンガにワイヤリングされている接続パッドが配置されている辺と定義される。
【００３７】
（実施の形態２）
上記の実施の形態１の構成は、配線引回し上の効果だけでなく、半導体素子の外形サイズを抑制するという効果も奏する。半導体素子の入出力ピン数が多いものについては、ボンディングフィンガの数もそれに合せて多く配置する必要がある。このボンディングフィンガや接続パッドの形状や配置としては、ボンディングフィンガの幅は１５０μｍ必要であり、ボンディングフィンガのピッチは２００μｍ程度であり、接続パッドの開口径は６０μｍ〜８０μｍであり、接続パッドのピッチは１００μｍ〜１２０μｍに比べて一般的に広く設計する必要がある。これを無理にボンディングフィンガの幅やピッチを詰めると、以下のような不具合が生じ、この場合には安定した製品品質を維持することが難しい。
【００３８】
（１）  基板：基板の加工精度の問題で設計できないか、基板の加工コストが上がる。
【００３９】
（２）  ワイヤボンド：ボンディングフィンガへのステッチボンディングするための幅が足りず、接続不具合が生じる。
【００４０】
（３）  品質：パッケージ外周部のめっき線間距離が小さくなり、端部でのショート不具合の要因になる可能性がある。
【００４１】
このため入出力ピン数が多い半導体素子を用いた半導体装置の最小外形寸法は、ボンディングフィンガを配置できる幅で決まってしまう。しかし、ボンディングフィンガの配置を積極的に、「接続パッド群が配置された半導体素子の辺と隣接する辺の外方」側に配置することで、図１０においては１接続パッド（ボンディングフィンガ分）のＬ１＋Ｌ２分、図１１においてはＭ１×２個分、半導体装置の外形を小さくすることができる。
【００４２】
つまり、図１０（ｂ）のように全てのボンディングフィンガ２ｂを「接続パッド群が配置された半導体素子の辺」の外方に配置する場合よりも、図１０（ａ）のようにボンディングフィンガ２ａを「接続パッド群が配置された半導体素子の辺と隣接する辺の外方」側に配置することで、半導体装置の外形をＬ１＋Ｌ２分だけ小さくすることができる。また、
近年はＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、携帯電話、ＤＳＣ（Ｄｉｇｉｔａｌ  Ｓｔｉｌｌ  Ｃａｍｅｒａ）などの市場で、高密度、小型化の製品要求が強いため、本実施の形態の半導体装置は有効となる。
【００４３】
また図１２（ａ）に示すように長方形で、接続パッド１０の配置が短辺側に配置された半導体素子６では、図１２（ｂ）に示すように、すべての接続パッド１０から、接続パッド群１０Ａ、１０Ｂが配置されている辺６ａ、６ｂと隣接する辺６ｃ、６ｄの外方側に配置されたボンディングフィンガ２ａへボンディングワイヤ７を引出すことにより、Ｍ１×２個分、半導体装置の外形を小型化することができる。
【００４４】
（実施の形態３）
Ｓ−ＣＳＰ（Ｓｔａｃｋｅｄ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）など半導体素子を積層した製品については、接続パッド数も増え、銅配線の引回しも一段と複雑になり、ボンディングフィンガ数も各半導体素子間での接続方法を共有化しないと、非常に多く配置する必要がある。実施の形態１および２での半導体素子を単体で用いた製品よりも、基板上の銅配線引回しや、半導体装置の外形寸法を小さくすることが難しい。
【００４５】
この対策として、図１３〜図１５に示すように、２つ以上の半導体素子（ここでは２つの半導体素子６Ａ、１Ｂ）を積層した構造において、それぞれの接続パッド群１０Ａ、１０Ａが配置された半導体素子６Ａ、６Ｂの辺６ａ、６ａに隣接する辺６ｃ、６ｃの外方側にボンディングフィンガ２ａが設けられ、そのボンディングフィンガ２ａと接続パッド１０とがボンディングワイヤ７により電気的に接続される。
【００４６】
この図１３〜図１５の構造においては、接続パッド群１０Ａが配置された半導体素子６Ａの辺６ａと、接続パッド群１０Ａが配置された半導体素子６Ｂの辺６ａと各々が互いに平行な仮想線Ｌ１−Ｌ１、Ｌ２−Ｌ２の各々に位置するように、半導体素子６Ａと半導体素子６Ｂとが積層されている。
【００４７】
なお、半導体素子６Ａ、１Ｂのいずれか一方の接続パッド１０のみがボンディングフィンガ２ａと接続されていればよく、また複数の接続パッド１０のうち少なくとも１つの接続パッド１０のみがボンディングフィンガ２ａと接続されていればよく、半導体素子６Ａ、１Ｂのいずれか一方の接続パッド群１０Ａのすべての接続パッドの各々がボンディングフィンガ２ａと接続されていてもよい。
【００４８】
また図１６、図１７に示す構造のように、接続パッド群１０Ａが配置された半導体素子６Ａの辺６ａと、接続パッド群１０Ａが配置された半導体素子６Ｂの辺６ａとの各々が互いに交差する（たとえば直交する）仮想線Ｌ１−Ｌ１、Ｌ２−Ｌ２の各々に位置するように、半導体素子６Ａと半導体素子６Ｂとが積層されていてもよい。
【００４９】
この場合、半導体素子６Ａの接続パッド１０は、接続パッド群１０Ａが配置された半導体素子６Ａの辺６ａに隣接する辺６ｃの外方側に配置されたボンディングフィンガ２ａにボンディングワイヤ７により電気的に接続されている。また、半導体素子６Ｂの接続パッド１０は、接続パッド群１０Ａが配置された半導体素子６Ｂの辺６ａに隣接する辺６ｄの外方側に配置されたボンディングフィンガ２ｂにボンディングワイヤ７により電気的に接続されている。
【００５０】
半導体素子を積層した場合には、図１８の図中右側に示すように、接続パッド１０の位置とボンディングフィンガ２ｂの位置との距離がさらに大きくなる。このため、実施の形態１で述べた不都合がさらに生じやすくなる。
【００５１】
そこで、実施の形態１と同様、図１８の図中左に示すようにボンディングフィンガ２ａ、２ｂ側にボールボンディング７ａを持ってくることにより、ボンディングワイヤ７が半導体素子６Ａ、１Ｂと接触することや、隣接するボンディングワイヤ７同士のショートを防止することができる。
【００５２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５３】
【発明の効果】
本発明の半導体装置によれば、被ボンディング部が、接続パッド群が配置されている辺と隣接する辺の外方に配置され、その被ボンディング部に接続パッドがワイヤボンディングによって接続されている。このため、基板上に配置される配線同士の交差やボンディングワイヤ同士の立体的交差を防止することができ、さらに半導体装置の外形の小型化が可能となる。これにより、配線引回しの自由度を品質を落とすことなく向上させ、かつ半導体装置の外形寸法を効率よく小さくすることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の構成を概略的に示す平面図であり、モールド樹脂を省略して示す図である。
【図２】図１のＩＩ−ＩＩ線に沿う概略断面図である。
【図３】本明細書における「接続パッド群が配置された半導体素子の辺と隣接する辺」の定義を説明するための図である。
【図４】半導体素子の接続パッドが配置された位置と辺との距離を説明するための図である。
【図５】従来のボンディングフィンガが本明細書における「接続パッド群が配置された半導体素子の辺と隣接する辺の外方」に配置されていないことを示す図である。
【図６】本発明の実施の形態１における半導体装置の効果を説明するための図である。
【図７】「接続パッド群が配置された半導体素子の辺と隣接する辺の外方」に引出されるボンディングワイヤが複数であることを示す図である。
【図８】ボンディングワイヤの好ましい第１の例を示す断面図である。
【図９】ボンディングワイヤの好ましい第２の例を示す断面図である。
【図１０】本発明の実施の形態２において半導体装置の外形が小さくできることを説明するための第１の平面図である。
【図１１】本発明の実施の形態２において半導体装置の外形が小さくできることを説明するための第２の平面図である。
【図１２】本発明の実施の形態２において半導体装置の外形が小さくできることを説明するための第３の平面図である。
【図１３】半導体素子を積層させた構成の第１の例を示す平面図である。
【図１４】半導体素子を積層させた構成の第２の例を示す平面図である。
【図１５】半導体素子を積層させた構成の第３の例を示す平面図である。
【図１６】半導体素子を積層させた構成の第４の例を示す平面図である。
【図１７】半導体素子を積層させた構成の第５の例を示す平面図である。
【図１８】半導体素子が積層された場合のボンディングワイヤの好ましい例を示す断面図である。
【符号の説明】
１  基板、２，２ａ，２ｂ  ボンディングフィンガ、３  銅配線、４  ボールランド、５  半田ボール、６，６Ａ，６Ｂ  半導体素子、７  ボンディングワイヤ、７ａ  ボールボンディング、８  モールド樹脂、１０  接続パッド、１０Ａ，１０Ｂ  接続パッド群、２０  半導体装置。
【図１】
2005032871.tif 000003
【図２】
2005032871.tif 000004
【図３】
2005032871.tif 000005
【図４】
2005032871.tif 000006
【図５】
2005032871.tif 000007
【図６】
2005032871.tif 000008
【図７】
2005032871.tif 000009
【図８】
2005032871.tif 000010
【図９】
2005032871.tif 000011
【図１０】
2005032871.tif 000012
【図１１】
2005032871.tif 000013
【図１２】
2005032871.tif 000014
【図１３】
2005032871.tif 000015
【図１４】
2005032871.tif 000016
【図１５】
2005032871.tif 000017
【図１６】
2005032871.tif 000018
【図１７】
2005032871.tif 000019
【図１８】
2005032871.tif 000020