(57)【要約】【課題】  一方向に長く延びて形成された主面に複数の端子を当該一方向に並設した印刷回路基板ＰＣＢの反りによる当該複数の端子と他の印刷回路基板の端子との接続不良と当該複数の端子間の短絡を防ぐ。【解決手段】  表示パネルＰＮＬと、ｘ軸方向及びこれに交差するｙ軸方向に沿う主面を有する第１回路基板ＰＣＢ１と、第１回路基板ＰＣＢ１の主面にｘ軸方向に並ぶ複数の端子ｄ（ｐ）に電気的に接続される第２回路基板ＦＰＣ１とを備え、第１回路基板ＰＣＢ１の主面がｘ軸方向に長く延びて成形された表示装置において、第１回路基板ＰＣＢ１の端子ｄ（ｐ）の各々をこれに接続される第２回路基板ＦＰＣ１の接続端子ＴＥＲａよりｙ軸方向に長く延ばし、且つ当該端子ｄ（ｐ）の隣接し合う各一対を互いに隔てる間隔Ｓｐ，Ｓｐ’，Ｓｐ”を端子ｄ（ｐ）の両端にて広げる。【選択図】        図７
2005227435.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルと、
第１方向及び該第１方向に交差する第２方向に沿う主面を有し且つ該主面には該第２方向に延びる複数の端子が該第１方向に並設されている第１回路基板と、
一端が前記表示パネルに他端が前記第１回路基板の前記複数の端子に夫々電気的に接続される少なくとも一つの第２回路基板とを備え、
前記複数の端子の隣接し合う各一対は、夫々の両端にて該夫々の両端の間よりも互いに広く隔てられる表示装置。
【請求項２】
前記第１回路基板の前記主面は、前記第１方向沿いよりも前記第２方向沿いに長く延びている請求項１に記載の表示装置。
【請求項３】
前記第１回路基板には複数の前記第２回路基板が前記第１方向沿いに並設され、該第１回路基板の前記複数の端子は前記第１方向沿いに該複数の第２回路基板の夫々に対応した複数の群に分けられ且つ該複数の群の夫々に対応する該第２回路基板に電気的に接続されている請求項１に記載の表示装置。
【請求項４】
前記表示パネルは対向する一対の辺と該一対の辺の一つに交差する方向に延びる他の一対の辺とを有する矩形状に成形され、前記複数の第２回路基板は該表示パネルの該一対の辺及び該他の一対の辺のいずれか一つの辺に並設されている請求項３に記載の表示装置。
【請求項５】
前記複数の第２回路基板の各々には前記表示パネルの駆動回路素子が搭載されている請求項３に記載の表示装置。
【請求項６】
前記第１回路基板の前記主面において前記複数の端子が前記第１方向に並設された領域は、前記第２方向よりも該第１方向沿いに長く延びている請求項１に記載の表示装置。
【請求項７】
前記複数の端子が並設された領域の前記第２方向沿いの幅は、前記第２回路基板の該複数の端子に電気的に接続される前記他端の該第２方向沿いの幅よりも広い請求項６に記載の表示装置。
【請求項８】
前記第１回路基板及びこれに電気的に接続される前記第２回路基板は前記第１方向及び前記第２方向に交差する第３方向沿いに厚みを有し、該第２回路基板は可撓である請求項７に記載の表示装置。
【請求項９】
表示パネルと、
第１方向及び該第１方向に交差する第２方向に沿う主面を有し且つ該主面には該第２方向に延びる複数の端子が該第１方向に並んで形成されている第１回路基板と、
一端が前記表示パネルに他端が前記第１回路基板の前記複数の端子に夫々電気的に接続される少なくとも一つの第２回路基板とを備え、
前記第２回路基板の前記他端には前記第１回路基板の前記複数の端子の一つに夫々接続され且つ該一つの端子に接続された状態で前記第２方向沿いに延びる接続端子が形成され、
前記第１回路基板の前記一つの端子が前記第２方向に沿いに延びる長さは前記第２回路基板の前記接続端子のそれより長く、且つ前記一つの端子の前記第１方向に沿う幅は該一つの端子の両端にて該両端の間の部分に比べて狭まっている表示装置。
【請求項１０】
前記第１回路基板の前記主面に形成された前記複数の端子は、該第１回路基板主面に導体層として形成された複数の配線の一部であり、該第１回路基板主面にて該複数の配線を覆う絶縁膜に形成された開口から露出されている請求項９に記載の表示装置。
【請求項１１】
前記絶縁膜の前記開口は前記第２方向よりも前記第１方向沿いに長く延びて形成され、該開口に並設された前記複数の端子の該第２方向に沿う長さは該開口の該第２方向に沿う幅により決められている請求項１０に記載の表示装置。
【請求項１２】
前記第２回路基板の前記他端には、前記絶縁膜の前記開口内に並ぶ前記第１回路基板の前記複数の端子に夫々に接続される複数の前記接続端子が並設される請求項１１に記載の表示装置。
【請求項１３】
前記第１回路基板の前記一つの端子の前記両端に挟まれて形成された該両端より第１方向に沿う幅の広い前記部分の前記第２方向沿いの長さは、該一つの端子に接続される前記第２回路基板の前記接続端子のそれに比べて短い請求項９に記載の表示装置。
【請求項１４】
前記第２回路基板の前記接続端子は、該第２回路基板の主面に形成された導体層の該第２回路基板の前記他端にて該導体層を覆う絶縁膜から露出した一部分である請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、エレクトロルミネセンス表示装置、電界放出型表示装置等の如き所謂平面型の表示装置（Flat  Panel  Display，ＦＰＤと略される）に関わり、特に表示パネルに複数の印刷回路基板を直列的に接続し、これらの印刷回路基板を通して当該表示パネルに電力又は信号を供給する表示装置に好適な当該印刷回路基板間の接続構造に関する。
【背景技術】
【０００２】
液晶表示装置、エレクトロルミネセンス表示装置、電界放出型表示装置等の所謂平面型表示装置として知られる表示装置（表示モジュール）の一例を図１に示す。この表示装置の一例は、後述の特許文献１に開示される液晶表示装置に準じて図１に描かれる。
【０００３】
図１に示される表示パネルＰＮＬは、一対の基板ＳＵＢ１，ＳＵＢ２（その少なくとも一方は、光を十分に透過し得る材料からなる透明基板）を夫々の主面を対向させて貼り合わせ、この基板ＳＵＢ１，ＳＵＢ２間に液晶組成物を封入して形成される。表示パネルＰＮＬは、対向する一対の辺（図１に示された直交座標のｘ軸沿いに延びる）とこの一対の辺の一つに交差する方向（図１に示された直交座標のｙ軸方向）に延びる他の一対の辺とを有する所謂矩形状に成形される。当該表示パネルＰＮＬの当該一対の辺の一つ（図１では上辺）及び当該他の一対の辺の一つ（図１では右辺）の各々には、印刷回路基板ＰＣＢ１，ＰＣＢ２（Printed  Circuit  Board，ＰＣＢと略される，以下、第１回路基板とも記す）の一つから複数の可撓印刷回路基板ＦＰＣ１，ＦＰＣ２（Flexible  Printed  Circuit  Board，ＦＰＣと略される，以下、第の回路基板とも記す）を介して信号（画像データやその表示を制御する信号）や電力が供給される。
【０００４】
第１回路基板ＰＣＢ１には、表示制御回路Ｔｃｏｎ（タイミング・コントローラ（Timing  Controller）とも呼ばれる集積回路素子）や種々の電子部品Ｅｃｏｍが搭載された制御回路基板ＣＴＢ（Control  Circuit  Board）がジャンパ（Jumper）ＪＭＰ１を通して接続される。制御回路基板ＣＴＢは、コンピュータやテレビジョン・システムという所謂表示装置の外部から映像データ及びその表示に必要な制御信号を受けるため、インターフェース回路基板（Interface  Circuit  Board）とも呼ばれる。第１回路基板ＰＣＢ１から表示パネルＰＮＬの上辺に至る信号又は電力の供給は、複数の第２回路基板ＦＰＣ１の各々の一端を表示パネルＰＮＬの上辺に形成された入力部ＳＩＧＩＮ１に電気的に接続し、当該第２回路基板ＦＰＣ１の各々の他端を第１回路基板ＰＣＢ１の主面の接続領域ＣＮＡ１に形成された複数の端子に電気的に接続して行われる。第１回路基板ＰＣＢ１の主面はｘ方向及びｙ方向に沿って拡がる。
【０００５】
第１回路基板ＰＣＢ１はジャンパＪＭＰ２を通して第２回路基板ＰＣＢ２にも接続され、制御回路基板ＣＴＢから受けた信号や電力を第２回路基板ＰＣＢ２に分配する。第２回路基板ＰＣＢ２から表示パネルＰＮＬの右辺に至る信号又は電力の供給は、複数の第２回路基板ＦＰＣ２の各々の一端を表示パネルＰＮＬの右辺に形成された入力部ＳＩＧＩＮ２に電気的に接続し、当該第２回路基板ＦＰＣ２の各々の他端を第１回路基板ＰＣＢ２の主面の接続領域ＣＮＡ２に形成された複数の端子に電気的に接続して行われる。第１回路基板ＰＣＢ１と複数の第２回路基板ＦＰＣ１との電気的な接続は、第１回路基板ＰＣＢ１の主面に形成されたアラインメント・マーク（Alignment  Mark）ＡＬＭ１を基準に当該第２回路基板ＦＰＣ１の各々の他端と接続領域ＣＮＡ１に形成された端子との位置を合わせて行う。これと同様に、第１回路基板ＰＣＢ２と複数の第２回路基板ＦＰＣ２との電気的な接続も、第１回路基板ＰＣＢ２の主面に形成されたアラインメント・マークＡＬＭ２を基準に当該第２回路基板ＦＰＣ２の各々の他端と接続領域ＣＮＡ２に形成された端子との位置を合わせて行う。
【０００６】
第１回路基板ＰＣＢ１（その接続領域ＣＮＡ１）と複数の第２回路基板ＦＰＣ１との電気的な接続及び第１回路基板ＰＣＢ２（その接続領域ＣＮＡ２）と複数の第２回路基板ＦＰＣ２との電気的な接続の詳細を、図１の領域２ａに示された第２回路基板ＦＰＣ１の他端と第１回路基板ＰＣＢ１との接続構造を例に図２を参照して説明する。図２（Ａ）に示される第２回路基板ＦＰＣ１は、所謂ＴＡＢ（Tape  Automated   Bonding）の手法により表示パネルの駆動素子（Driver  Element）ＩＣ１を搭載したＴＣＰ（Tape  Carrier  Package）やＣＯＦ（Chip  On  Film）として知られる実装構造を有する。
【０００７】
図２（Ａ）とこれに示される領域２ｂの断面が描かれた図２（Ｂ）とから明らかなように、第２回路基板ＦＰＣ１は、絶縁性のベースフィルム（Base  Film）ＢＳＦ（ｆ）、その主面（第２回路基板ＦＰＣ１の主面ともなる）に形成された導体膜からなる複数の配線ｄ（ｆ）、及びこの複数の配線ｄ（ｆ）を覆う絶縁膜ＩＮＳ（ｆ）を含む。複数の配線ｄ（ｆ）は、第２回路基板ＦＰＣ１の一端及び他端にて絶縁膜ＩＮＳ（ｆ）から露出されて上述の接続端子ＴＥＲａ、ＴＥＲｂとして用いられる。
【０００８】
一方、第１回路基板ＰＣＢ１は、図２（Ｂ）に示されるように、絶縁性の基材（Base  Member）ＢＳＦ（ｐ）、その主面（第１回路基板ＰＣＢ１の主面ともなる）に形成された導体膜からなる複数の配線ｄ（ｐ）、及びこの複数の配線ｄ（ｐ）を覆う絶縁膜ＩＮＳ（ｐ）を含む。樹脂のみで成形される第２回路基板ＦＰＣ１のベースフィルムＢＳＦ（ｆ）に対して、第１回路基板ＰＣＢ１の基材ＢＳＦ（ｐ）は樹脂に浸漬されたガラス繊維等により堅牢に成形される。絶縁膜ＩＮＳ（ｐ）は、第２回路基板ＦＰＣ１の絶縁膜ＩＮＳ（ｆ）と同様に樹脂や無機材料の薄膜で形成してもよいが、これよりも厚い半田レジスト（Solder  Resist）の膜に代えてもよい。上述の接続領域ＣＮＡ１にて、絶縁膜ＩＮＳ（ｐ）にはｘ方向に延びる開口が形成され、この開口から露出される複数の配線ｄ（ｐ）は第１回路基板ＰＣＢ１の複数の端子として第２回路基板ＦＰＣ１の他端に設けられた接続端子ＴＥＲａに電気的に接続される。第１回路基板ＰＣＢ１の複数の端子と第２回路基板ＦＰＣ１の接続端子ＴＥＲａとは、図２（Ｂ）に示されるように、異方性導電膜（Anisotropic  Conductive  Film）ＡＣＦにより電気的に接続される。
【０００９】
なお、図２（Ａ）において、第１回路基板ＰＣＢ１に形成される複数の配線ｄ（ｐ）の輪郭は、接続領域ＣＮＡ１にて第２回路基板ＦＰＣ１に、それ以外の領域にて絶縁膜ＩＮＳ（ｐ）に夫々覆われるため、破線で示される。図２（Ｃ）は、第１回路基板ＰＣＢ１の別の断面構造を図２（Ｂ）に倣って示す。図２（Ｃ）に示された第１回路基板ＰＣＢ１では、絶縁性の基材ＢＳＦ（ｐ）の裏面（上述の第１回路基板ＰＣＢ１の主面に対向する別の主面）に複数の配線ｄ（ｐ）が形成され、絶縁性の基材ＢＳＦ（ｐ）の主面には、接続端子ＴＥＲａに電気的に接続される複数の端子として別の導体層ｄ２（ｐ）が形成される。複数の配線ｄ（ｐ）の各々は、接続領域ＣＮＡ１にて、基材ＢＳＦ（ｐ）を貫通するスルーホール（Through  Hole）ＴＨにより対応する導体層ｄ２（ｐ）に導通される。絶縁性の基材ＢＳＦ（ｐ）の裏面に形成された複数の配線ｄ（ｐ）は、絶縁膜ＩＮＳ（ｐ）により覆われる。
【００１０】
以上に説明した表示装置は、下記特許文献１に開示される液晶表示装置に基づき、これに幾つかの改良を含めて構成されるが、その構成要素はエレクトロルミネセンス表示装置、電界放出型表示装置等の如き液晶表示装置以外の表示装置にも転用可能である。
【特許文献１】特開平05-257142号（対応米国特許第5432626号公報）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図１、図２（Ｂ）、及び図２（Ｃ）を参照して説明した如く、第１回路基板ＰＣＢ１は第１方向（例えば、ｘ軸）及び第１方向に交差する第２方向（例えば、ｘ軸と直交するｙ軸）に沿う主面を有し、この主面には第２回路基板ＦＰＣ１に電気的に接続される複数の端子が第１方向（例えば、ｘ軸）に並設されて接続領域ＣＮＡ１をなす。第１回路基板ＰＣＢ１は、当該第１方向（例えば、ｘ軸）沿いに延びる。また、第１回路基板ＰＣＢ１の厚みは、当該第１方向（例えば、ｘ軸）及び当該第２方向（例えば、ｙ軸）の夫々に交差する第３方向（例えば、ｘ軸及びｙ軸と直交するｚ軸）に沿う。このため、図３（Ａ）に示す如く、第１回路基板ＰＣＢ１の第１方向に沿う寸法（長さ）Ｐｘ、第２方向に沿う寸法（幅）Ｐｙ、及び第３方向に沿う寸法（厚さ）Ｐｚ（図示されず）は、Ｐｘ＞Ｐｙ＞Ｐｚの関係にある。
【００１２】
一方、第１方向（例えば、ｘ軸）沿いに延びた接続領域ＣＮＡ１に並設される複数の端子は、第１方向（例えば、ｘ軸）沿いに延ばされた異方性導電膜ＡＣＦで覆われ、この異方性導電膜ＡＣＦを介して第２回路基板ＦＰＣ１の接続端子ＴＥＲａが熱圧着される。第１回路基板ＰＣＢ１が、第１方向、第２方向、及び第３方向に僅かな突起や凹みを有する場合、上述のＰｘは最大長さ、Ｐｙは最大幅、Ｐｚは最大厚さとして記される。なお、第１回路基板ＰＣＢ２の形状及び第２回路基板ＦＰＣ２との接続形態についても、上記第１方向をｙ軸と、上記第２方向をｘ軸と読み替えることにより、第１回路基板ＰＣＢ１と同様に説明される。
【００１３】
本発明者は、第１回路基板ＰＣＢ１の中心が図３（Ｂ）及び図３（Ｃ）に示す如く、第２方向（ｙ軸として示す）に反る問題を発見した。この問題は、第１回路基板ＰＣＢ１の第３方向に沿う寸法（厚さ）Ｐｚが他の寸法Ｐｘ（長さ）及びＰｙ（幅）に対して小さくなる、換言すれば、第１回路基板ＰＣＢ１が薄くなるにつれて顕在化し、第２方向（ｙ軸）沿いの寸法Ｐｙ（幅）に対して第１方向（ｘ軸として示す）沿いに長くなる程、生じる。図３（Ｂ）に示す（１）の場合は、第１回路基板ＰＣＢ１の中心がｙ軸の正方向に反る。図１に示したように、接続領域ＣＮＡ１に接続された第２回路基板ＦＰＣ１がｙ軸の負方向に延びて表示パネルＰＮＬに接続されるため、（１）の場合における第１回路基板ＰＣＢ１の反りは、「表示パネルＰＮＬとは反対向きの反り」とも記される。図３（Ｃ）に示す（２）の場合は、第１回路基板ＰＣＢ１の中心がｙ軸の負方向に反るため、「表示パネルＰＮＬ向きの反り」とも記される。
【００１４】
第１回路基板ＰＣＢ１の接続領域ＣＮＡ１に第２回路基板ＦＰＣ１の接続端子ＴＥＲａを接続する工程において、第１方向（ｘ軸）沿いに延びたテープ状の異方性導電膜ＡＣＦをアラインメント・マークＡＬＭ１を参照しながら接続領域ＣＮＡ１に配置するとき、場合（１）の第１回路基板ＰＣＢ１の反りが生じると、接続領域ＣＮＡ１の中心において、異方性導電膜ＡＣＦは接続領域ＣＮＡ１からｙ軸の負方向（表示パネルＰＮＬ向き）にずれる。また、場合（２）の第１回路基板ＰＣＢ１の反りが生じると、接続領域ＣＮＡ１の中心において、異方性導電膜ＡＣＦは接続領域ＣＮＡ１からｙ軸の正方向（表示パネルＰＮＬとは反対向き）にずれる。いずれの場合においても、接続領域ＣＮＡ１の中心部にて、第１回路基板ＰＣＢ１に設けられた複数の端子は異方性導電膜ＡＣＦで十分に覆われない。
【００１５】
更に、図３（Ｂ）に示す場合（１）の第１回路基板ＰＣＢ１の反り（表示パネルＰＮＬとは反対向きの反り）が生じた状態で、第１回路基板ＰＣＢ１の接続領域ＣＮＡ１に第２回路基板ＦＰＣ１の接続端子ＴＥＲａが熱圧着されたときの問題を図４（Ａ）を参照して説明する。図４（Ａ）に示される第１回路基板ＰＣＢ１の中心部（領域４ｂとして例示）において、第２回路基板ＦＰＣ１の接続端子ＴＥＲａが第１回路基板ＰＣＢ１の接続領域ＣＮＡ１に対してｙ軸の負方向（表示パネルＰＮＬ向き）にずれる。この領域４ｂにおける接続端子ＴＥＲａと接続領域ＣＮＡ１（第１回路基板ＰＣＢ１の端子となるｄ（ｐ））との接続面積（ｘ軸とｙ軸とからなる平面に沿う面積）は、図４（Ｂ）に示す如く、図２（Ｂ）を参照して説明されたそれと比較して狭まる。
【００１６】
例えば、接続領域ＣＮＡ１の両端で第１回路基板ＰＣＢ１の端子ｄ（ｐ）と第２回路基板ＦＰＣ１の接続端子ＴＥＲａとが図２（Ｂ）の如く電気的に接続され、その中央で第１回路基板ＰＣＢ１の端子ｄ（ｐ）と第２回路基板ＦＰＣ１の接続端子ＴＥＲａとが図４（Ｂ）の如く電気的に接続されるとすると、第１回路基板ＰＣＢ１から第２回路基板ＦＰＣ１へ伝送される信号が経験する電気的な抵抗は、接続領域ＣＮＡ１の両端とその中央部で相違する。このため、接続領域ＣＮＡ１の両端とその中央部とで同じ信号を第１回路基板ＰＣＢ１から第２回路基板ＦＰＣ１へ出力する場合、接続領域ＣＮＡ１の中心に接続された接続端子ＴＥＲａで受け取られた当該信号は、接続領域ＣＮＡ１の端部に接続された接続端子ＴＥＲａで受け取られた当該信号とは異なるものとして、第２回路基板ＦＰＣ１に搭載された駆動素子ＩＣ１やこれから信号を受ける表示パネルＰＮＬの回路にて認識される。
【課題を解決するための手段】
【００１７】
本発明者は、上述した第１回路基板ＰＣＢ１の反り及びこれに起因する種々の問題を解決するために、以下に示す如き表示装置を提供する。本発明による表示装置は、上記第１回路基板に形成され且つ第２回路基板ＦＰＣ１の接続端子に接続される端子を、当該接続端子より長く形成される形状に特徴付けられる。その代表的な構造は、以下に記すとおりである。
【００１８】
表示装置１は：表示パネル、第１方向（例えば、ｘ軸）及び第１方向に交差する第２方向（例えば、ｘ軸と直交するｙ軸）に沿う主面を有し且つ当該主面には第２方向に延びる複数の端子が第１方向に並設されている第１回路基板、及び一端が前記表示パネルに他端が前記第１回路基板の前記複数の端子に夫々電気的に接続される少なくとも一つの第２回路基板とを備え、前記複数の端子の隣接し合う各一対は、夫々の両端にて当該夫々の両端の間よりも互いに広く隔てられる。
【００１９】
表示装置２は：表示装置１において、前記第１回路基板の前記主面が、前記第１方向（x）沿いよりも前記第２方向（例えば、ｙ軸）沿いに長く延びる。
【００２０】
表示装置３は：表示装置１において、前記第１回路基板には複数の前記第２回路基板が前記第１方向沿いに並設され、第１回路基板の前記複数の端子は前記第１方向（例えば、ｘ軸）沿いに複数の第２回路基板の夫々に対応した複数の群に分けられ且つ複数の群の夫々に対応する第２回路基板に電気的に接続されている。
【００２１】
表示装置４は：表示装置３において、前記表示パネルは対向する一対の辺（例えば、前記ｘ軸方向に延びている）とこの一対の辺の一つに交差する方向に延びる他の一対の辺（例えば、前記ｙ軸方向に延びている）とを有する矩形状に成形され、前記複数の第２回路基板は表示パネルの前記一対の辺及び前記他の一対の辺のいずれか一つの辺に並設されている。
【００２２】
表示装置５は：表示装置３において、前記複数の第２回路基板の各々には前記表示パネルの駆動回路素子が搭載されている。
【００２３】
表示装置６は：表示装置１において、前記第１回路基板の前記主面において前記複数の端子が前記第１方向（例えば、ｘ軸）に並設された領域（接続領域）は、前記第２方向（例えば、ｙ軸）よりも第１方向沿いに長く延びている。
【００２４】
表示装置７は：表示装置６において、前記複数の端子が並設された領域の前記第２方向（例えば、ｙ軸）沿いの幅は、前記第２回路基板の複数の端子に電気的に接続される前記他端の該第２方向沿いの幅よりも広い。
【００２５】
表示装置８は：表示装置７において、前記第１回路基板及びこれに電気的に接続される前記第２回路基板は前記第１方向（例えば、ｘ軸）及び前記第２方向（例えば、ｙ軸）に交差する第３方向（例えば、ｘ軸及びｙ軸と直交するｚ軸）沿いに厚みを有し、第２回路基板は可撓である。
【００２６】
表示装置９は：表示パネル、第１方向（例えば、ｘ軸）及び第１方向に交差する第２方向（例えば、ｘ軸と直交するｙ軸）に沿う主面を有し且つこの主面には第２方向に延びる複数の端子が第１方向に並んで形成されている第１回路基板、及び一端が前記表示パネルに他端が前記第１回路基板の前記複数の端子に夫々電気的に接続される少なくとも一つの第２回路基板とを備え、前記第２回路基板の前記他端には前記第１回路基板の前記複数の端子の一つに夫々接続され且つ当該一つの端子に接続された状態で前記第２方向沿いに延びる接続端子が形成され、前記第１回路基板の前記一つの端子が前記第２方向に沿いに延びる長さは前記第２回路基板の前記接続端子のそれより長く、且つ前記一つの端子の前記第１方向に沿う幅は当該一つの端子の両端にて当該両端の間の部分に比べて狭められている。
【００２７】
表示装置１０は：表示装置９において、前記第１回路基板の前記主面に形成された前記複数の端子は、第１回路基板主面に導体層として形成された複数の配線の一部であり、且つ当該第１回路基板主面にて複数の配線を覆う絶縁膜に形成された開口から露出されている。
【００２８】
表示装置１１は：表示装置１０において、前記絶縁膜の前記開口は前記第２方向（例えば、ｙ軸）よりも前記第１方向（例えば、ｘ軸）沿いに長く延びて形成され、この開口に並設された前記複数の端子の第２方向に沿う長さは当該開口の第２方向に沿う幅により決められている。
【００２９】
表示装置１２は：表示装置１１において、前記第２回路基板の前記他端には、前記絶縁膜の前記開口内に並ぶ前記第１回路基板の前記複数の端子に夫々に接続される複数の前記接続端子が並設される。
【００３０】
表示装置１３は：表示装置９において、前記第１回路基板の前記一つの端子の前記両端に挟まれて形成された前記部分（即ち、当該両端より第１方向（例えば、ｘ軸）に沿う幅の広い部分）の前記第２方向（例えば、ｙ軸）沿いの長さは、当該一つの端子に接続される前記第２回路基板の前記接続端子のそれに比べて短い。
【００３１】
表示装置１４は：表示装置９において、前記第２回路基板の前記接続端子は、第２回路基板の主面に形成された導体層の第２回路基板の前記他端にて導体層を覆う絶縁膜から露出した一部分である。
【発明の効果】
【００３２】
上述した表示装置１及び表示装置９のいずれにおいても、前記第１回路基板に形成される複数の端子の各々が、これに接続される前記第２回路基板の接続端子よりも前記第２方向（例えば、ｙ軸）沿いに長く延びるため、この第１回路基板の中心が当該第２方向沿いに反れても、第１回路基板の中心とその両端とにおける当該複数の端子の各々と当該接続端子との電気的な接続状態の相違は充分に抑えられる。さらに、表示装置１において、当該複数の端子の隣接する一対を前記第１方向（例えば、ｘ軸）沿いに離間する寸法を当該端子の両端にて広げ、表示装置９において、当該複数の端子の各々の第１方向沿いの寸法（換言すれば、当該端子の幅）をこの端子の両端にて狭めることにより、当該複数の端子を第２方向沿いに長く延ばすことに伴う、新たな問題も解決される。この新たな問題は、この複数の端子の隣接する一対の端部が第２回路基板の接続端子に接続されないときに生じる端子間の短絡であり、その詳細は、本発明の比較例として後述する。
【００３３】
本発明による表示装置は、以上に例示した１４種類の構造に限定されるものではなく、その技術思想を逸脱しない範囲において、多様に変形され得る。
【発明を実施するための最良の形態】
【００３４】
以下、本発明による表示装置の最良の形態を説明する前に、本発明者が当該表示装置を着想する過程で検討したされた表示装置を比較例として、これに採用された第１回路基板に起因する当該第１回路基板の端子間の短絡の問題も含めて説明する。
【００３５】
〔比較例〕
図５（Ａ）に示した第１回路基板ＰＣＢ１は、背景技術で説明した第１回路基板ＰＣＢ１をその主面に形成された接続領域ＣＮＡ１（複数の端子が並設される領域）に第２回路基板ＦＰＣ１を接続した状態で示し、図５（Ｂ）は図５（Ａ）に示した第１回路基板ＰＣＢ１の中心が図３（Ｂ）に示す如く、ｙ軸の正方向（表示パネルＰＮＬとは反対向き）に反った状態を示す。図５（Ａ）に示された接続領域ＣＮＡ１の幅（ｘ軸方向の寸法）：Ｙ（ＣＮＡ）は、作図の都合上、接続領域ＣＮＡ１に接続される接続端子ＴＥＲａが形成された第２回路基板ＦＰＣ１の端部の幅（換言すれば接続端子ＴＥＲａの長さ）Ｙ［ＴＥＲａ］をより広めに描かれているが、図４（Ｂ）を参照して説明した如く、実質的には幅Ｙ［ＴＥＲａ］に等しい。なお、図４（Ｂ）を参照して上述した第１回路基板ＰＣＢ１の端子ｄ（ｐ）と接続端子ＴＥＲａとの電気的な接続の問題は、図５（Ｂ）において、破線枠で囲んだ領域４ｂにて生じる。なお、Ｙ（ＡＣＦ）は異方性導電膜ＡＣＦの幅である。
【００３６】
本発明者は図５（Ｃ）に示す如く、第１回路基板ＰＣＢ１の主面に第２回路基板ＦＰＣ１の端部の幅Ｙ［ＴＥＲａ］より広い幅Ｙｂ（ＣＮＡ）を有する接続領域ＣＮＡ１を形成して、上述の問題の解決を試みた。本発明者が試作した第１回路基板ＰＣＢ１に形成された接続領域ＣＮＡ１の幅Ｙｂ（ＣＮＡ）は、第２回路基板ＦＰＣ１の端部の幅（接続端子の長さ）Ｙ［ＴＥＲａ］に第１回路基板ＰＣＢ１がｙ軸沿いに反る大きさの２倍で求められた長さを加えた値か、それ以上にする。例えば、少なくとも第２回路基板ＦＰＣ１の端部の幅Ｙ［ＴＥＲａ］の１．２倍以上（望ましくは１．５倍以上）に広げる。例えば、図２（Ｂ）に示される如き断面構造を有する第１回路基板ＰＣＢ１の試作品においては、Ｙ［ＴＥＲａ］＝１．２ｍｍに合わせて決められた幅Ｙ（ＣＮＡ）を有する図５（Ａ）に示された接続領域ＣＮＡ１に対して、図５（Ｃ）に示された接続領域ＣＮＡ１は、その両端が夫々０．４ｍｍづつ、ｙ軸方向沿いに延ばされている。従って、その幅Ｙｂ（ＣＮＡ）は２．０ｍｍとなり、図５（Ａ）に示される１．２ｍｍの幅Ｙ（ＣＮＡ）に比べて約１．７倍になる。
【００３７】
この試作品における接続領域ＣＮＡ１の平面構造及び断面構造は、図６（Ａ）及び図６（Ｃ）に拡大されて示される。図５（Ｃ）に示された接続領域ＣＮＡ１は、図６（Ａ）及び図６（Ｃ）に示される如く、第１回路基板ＰＣＢ１の基材ＢＳＦ（ｐ）に形成された導体層ｄ（ｐ）を覆う絶縁膜ＩＮＳ（ｐ）の開口として形成され、この開口から露出された導体層ｄ（ｐ）が「第１回路基板ＰＣＢ１に形成された複数の端子」として、第２回路基板ＦＰＣ１の接続端子との接続に供される。絶縁膜ＩＮＳ（ｐ）の開口から露出された導体層ｄ（ｐ）、即ち「第１回路基板ＰＣＢ１に形成された複数の端子」の各々の幅（ｘ軸方向の寸法）Ｗｐは０．５ｍｍであり、その隣接する一対をｘ軸方向に離す間隔Ｓｐは０．５ｍｍである。
【００３８】
上述した試作品に限らず、接続領域ＣＮＡ１の幅Ｙｂ（ＣＮＡ）を第２回路基板ＦＰＣ１の端部の幅Ｙ［ＴＥＲａ］より広げた図５（Ｃ）に示す第１回路基板ＰＣＢ１を採用することにより、第１回路基板ＰＣＢ１の中心が図５（Ｄ）に示す如くｙ軸の正方向に反った場合も、その端部（破線で囲まれた領域６ａ）とその中央（破線で囲まれた領域６ｂ）とにおける第１回路基板ＰＣＢ１の端子と第２回路基板ＦＰＣ１の接続端子との電気的な接続状態の相違を解消できた。このような効果は、第１回路基板ＰＣＢ１の中心がｙ軸の負方向に反った場合でも、得られる。しかしながら、第１回路基板ＰＣＢ１の端子に第２回路基板ＦＰＣ１の接続端子と接続されない部分が生じることで、新たな問題が生じた。図５（Ｄ）の領域６ａに生じる新たな問題を図６（Ａ）及び図６（Ｃ）を参照して、図５（Ｄ）の領域６ｂに生じる新たな問題を図６（Ｂ）及び図６（Ｄ）を参照して、夫々説明する。
【００３９】
図５（Ｄ）の領域６ａでは、図６（Ａ）に示す如く、第２回路基板ＦＰＣ１の端部に形成された長さ（ｙ軸方向の寸法）がＹ［ＴＥＲａ］の接続端子ｄ（ｆ）が、接続領域ＣＮＡ１において、長さ（ｙ軸方向の寸法）がＹｂ（ＣＮＡ）の第１回路基板ＰＣＢ１の端子ｄ（ｐ）に接続される位置はｙ軸の正方向（表示パネルＰＮＬとは反対方向）に偏る。従って、第１回路基板ＰＣＢ１の端子ｄ（ｐ）の表示パネルＰＮＬ側は、接続端子ｄ（ｆ）に接続されないが、第２回路基板ＦＰＣ１で覆われる。しかしながら、第２回路基板ＦＰＣ１の端部を第１回路基板ＰＣＢ１の接続領域ＣＮＡ１に接続する工程において、その雰囲気中に漂う導電性の粒子ＰＡＲが第１回路基板ＰＣＢ１の端子ｄ（ｐ）の表示パネルＰＮＬ側に付着し、第２回路基板ＦＰＣ１の熱圧着により第１回路基板ＰＣＢ１の隣接する一対の端子ｄ（ｐ）の間に押さえ込まれる（図６（Ｃ）参照）。このため、当該一対の端子ｄ（ｐ）は導電性の粒子ＰＡＲにより導通される。また、図１の如く組み立てられた表示装置を保持する金属製の部材から生じる塵や、この表示装置が利用される雰囲気に含まれる金属等の微粒子が導電性の粒子ＰＡＲとして付着することもある。
【００４０】
一方、図５（Ｄ）の領域６ｂでは、図６（Ｂ）に示す如く、第２回路基板ＦＰＣ１の端部に形成された長さＹ［ＴＥＲａ］の接続端子ｄ（ｆ）が、接続領域ＣＮＡ１において、長さＹｂ（ＣＮＡ）の第１回路基板ＰＣＢ１の端子ｄ（ｐ）に接続される位置はｙ軸の負方向（表示パネルＰＮＬ寄り）に偏る。従って、第１回路基板ＰＣＢ１の端子ｄ（ｐ）の表示パネルＰＮＬとは反対側の部分（図６（Ｂ）にて斜線パターンが施された部分）は、第２回路基板ＦＰＣ１に覆われることなく露出する。従って、第２回路基板ＦＰＣ１の端部を第１回路基板ＰＣＢ１の接続領域ＣＮＡ１に接続する工程や、表示装置を図１に示す如く完成させた後に第１回路基板ＰＣＢ１を金属製のケース（又は「枠」）に収納する工程において、雰囲気中に漂う導電性の粒子ＰＡＲが第１回路基板ＰＣＢ１の端子ｄ（ｐ）の第２回路基板ＦＰＣ１により覆われない部分に付着し（図６（Ｄ）参照）、第１回路基板ＰＣＢ１の隣接する一対の端子ｄ（ｐ）を電気的に短絡する。
【００４１】
以上に述べた導電性の粒子ＰＡＲによる短絡は、表示装置の組立工程のみならず、これが製品として出荷された後にも生じるため、第１回路基板ＰＣＢ１の接続領域ＣＮＡ１の設計には、導電性の粒子ＰＡＲの予期できない付着に備えた配慮が必要となる。このような状況に鑑み、本発明者は以下に記す新規な第１回路基板ＰＣＢ１を試作し、導電性の粒子ＰＡＲが第１回路基板ＰＣＢ１の接続領域ＣＮＡ１に付着しても、上述した端子ｄ（ｐ）間の短絡の問題を解決した。
【実施例１】
【００４２】
図７（Ａ）には、本発明による表示装置を特徴付ける新規な第１回路基板ＰＣＢ１の接続領域ＣＮＡ１の平面構造が、図６（Ａ）や図６（Ｂ）に倣って模式的に描かれている。図７（Ａ）において、長さＬｐは、上述した図５（Ａ）の第１回路基板ＰＣＢ１に形成された接続領域ＣＮＡ１の幅に相当する。図７（Ａ）において、上述した図５（Ｃ）の第１回路基板ＰＣＢ１における接続領域ＣＮＡ１の表示パネルＰＮＬ側（ｙ軸の負方向）への延伸長さはＬｐ１に、表示パネルＰＮＬとは反対側（ｙ軸の正方向）への延伸長さはＬｐ２に、夫々相当する。従って、図５（Ｃ）及び図６（Ａ）乃至図６（Ｄ）に示されるＹｂ（ＣＮＡ）は、Ｌｐ，Ｌｐ１，及びＬｐ２の総和となる。図７（Ａ）には、第１回路基板ＰＣＢ１の端子となる導体層ｄ（ｐ）の輪郭が、接続領域ＣＮＡ１にて実線で、絶縁膜ＩＮＳ（ｐ）に覆われた領域にて破線で夫々示される。また、接続領域ＣＮＡ１の両端における導体層ｄ（ｐ）の幅（ｘ軸方向の寸法）Ｗｐ１，Ｗｐ２は、この両端に挟まれた部分（例えば、接続領域ＣＮＡ１の中央部）の幅Ｗｐに比べて狭められている。従って、接続領域ＣＮＡ１の両端にて導体層ｄ（ｐ）の隣接する一対を離す間隔Ｓｐ’，Ｓｐ”は、この両端の間の部分（例えば、接続領域ＣＮＡ１の中央部）で当該一対の導体層ｄ（ｐ）を離す間隔Ｓｐより広い。従って、図６（Ａ）や図６（Ｂ）の接続領域ＣＮＡ１に示される導体層ｄ（ｐ）に比べて、図７（Ａ）に接続領域ＣＮＡ１に示される導体層ｄ（ｐ）は、そのｙ軸の正方向に向けて、幅の異なる第１部分、第２部分、及び第３部分が順次形成されていることに特徴付けられる。導体層ｄ（ｐ）における第１部分の幅Ｗｐ１、第２部分の幅Ｗｐ、及び第３部分の幅Ｗｐ２は、Ｗｐ＞Ｗｐ１，及びＷｐ＞Ｗｐ２なる関係を満たす。隣り合う一対の導体層ｄ（ｐ）に着眼すれば、これらの第１部分がｘ軸方向に離される間隔（距離）Ｓｐ’、これらの第２部分がｘ軸方向に離される間隔（距離）Ｓｐ、及びこれらの第３部分がｘ軸方向に離される間隔Ｓｐ”は、Ｓｐ＜Ｓｐ’，及びＳｐ＜Ｓｐ”なる関係を満たす。
【００４３】
先に例示した試作品に対して、本実施例に鑑み試作した第１回路基板ＰＣＢ１では、上記第１部分の幅Ｗｐ１及び上記第３部分の幅Ｗｐ２を０．２５ｍｍとし、上記第２部分の幅Ｗｐを０．５ｍｍとした。隣り合う一対の導体層ｄ（ｐ）の上記第１部分を隔てる間隔Ｓｐ’及び上記第３部分を隔てる間隔Ｓｐ”は０．７５ｍｍであり、上記第２部分を隔てる間隔Ｓｐは０．５ｍｍである。Ｌｐ１，Ｌｐ，及びＬｐ２の長さは、先述の試作品と同様に０．４ｍｍ，１．２ｍｍ，０．４ｍｍとしたが、第２部分の長さ（ｙ軸方向の寸法）はＬｐより短くした。従って、図７（Ａ）の断面構造を示す図７（Ｂ）において、第１部分の長さＹｅ１，第２部分の長さＹｃ，及び第３部分の長さＹｅ２は、Ｙｅ１＞Ｌｐ１，Ｙｃ＜Ｌｐ，Ｙｅ２＞Ｌｐ２，Ｙｅ１＞Ｙｃ，及びＹｅ２＞Ｙｃの関係を満たす。また、接続領域ＣＮＡ１の端部から絶縁膜ＩＮＳ（ｐ）に覆われて延びる導体層ｄ（ｐ）の幅は、図７（Ａ）に示す如く、接続領域ＣＮＡ１の端部に形成された導体層ｄ（ｐ）の幅（例えば、Ｗｐ２）より広くしてもよい（例えば、幅Ｗｐに広げる）。
【００４４】
一方、本実施例の第１回路基板ＰＣＢ１に形成された端子に接続される第２回路基板の接続端子ｄ（ｆ）の輪郭は、図７（Ａ）に示された４本の端子ｄ（ｐ）の内側２本に重ねて描かれた破線で示され、その端からｙ軸沿いに延びた長さＹ［ＴＥＲａ］の部分が接続端子として第１回路基板ＰＣＢ１の端子ｄ（ｐ）に接続される。また、図７（Ａ）に示された４本の端子ｄ（ｐ）の左端の１本には、ｙ軸の正方向へ最も大きくずれて接続される第２回路基板の接続端子の輪郭が一点鎖線の枠ｄ（ｆ）’で、ｙ軸の負方向へ最も大きくずれて接続される第２回路基板の接続端子の輪郭が二点鎖線の枠ｄ（ｆ）”で、夫々示される。これらの接続端子の輪郭ｄ（ｆ）’，ｄ（ｆ）”は、第１回路基板ＰＣＢ１の端子ｄ（ｐ）に実際に接続される部分のみを示す。図７（Ａ）に示された４本の端子ｄ（ｐ）の内側２本（その各々の長さＬｐの部分）に接続される破線で示された接続端子に対し、輪郭ｄ（ｆ）’で示された第２回路基板の接続端子はｙ軸の正方向に向けて距離ＴＥＲ（＋ｙ）だけずれ、輪郭ｄ（ｆ）”で示された第２回路基板の接続端子はｙ軸の負方向に向けて距離ＴＥＲ（−ｙ）だけずれる。
【００４５】
本実施例に応じて試作された上記第１回路基板ＰＣＢ１の端子に接続される第２回路基板の接続端子の幅Ｗｆは０．５ｍｍであり、隣り合う一対の接続端子をｘ軸方向に離す距離（間隔）Ｓｆは０．５ｍｍである。図７（Ａ）に示される第２回路基板の接続端子の長さ（ｙ軸方向の寸法）Ｙ［ＴＥＲａ］は１．２ｍｍであり、第１回路基板ＰＣＢ１に形成された端子ｄ（ｐ）の当該第１回路基板ＰＣＢ１の設計にて意図された部分（長さＬｐに相当する部分，以下、設計領域とも呼ぶ）に接続されている。従って、第２回路基板の接続端子との接続がｙ軸の正方向にずれたときに対応した長さＬｐ１の延長部分及びｙ軸の負方向にずれたときに対応した長さＬｐ２の延長部分には、図６（Ａ）や図６（Ｂ）に示される導電性粒子ＰＡＲが付着する可能性を孕む。しかしながら、図７（Ａ）に破線で示した導電性粒子ＰＡＲに対し、夫々の延長部分にて隣り合う一対の端子ｄ（ｐ）をｘ軸方向に離す距離Ｓｐ’，Ｓｐ”が長さＬｐの部分のそれ（Ｓｐ）に比べて大きいため、一対の端子ｄ（ｐ）の一方に接触した導電性粒子ＰＡＲはその他方に接触できない。また、第１回路基板ＰＣＢ１の端子に付着し得る導電性粒子ＰＡＲの大きさには現実的に上限があるため、第１回路基板ＰＣＢ１の端子ｄ（ｐ）の一対を隔てる距離を夫々の延長部分にて大きくすることで、これらの間に短絡が生じる確率は顕著に下がる。
【００４６】
本実施例では、図７（Ａ）に示す如く、第１回路基板ＰＣＢ１の接続領域ＣＮＡ１に並設される端子ｄ（ｐ）の幅は、その設計領域においても狭められる。従って、第２回路基板の接続端子が設計者の意図どおりに設計領域にて端子ｄ（ｐ）に接続された場合、これらの間における電気抵抗が高くなることが予想される。しかしながら、図７（Ｂ）に示す如く、ｙ軸方向の長さがＹ［ＴＥＲａ］の接続端子ｄ（ｆ）（導体層の一部）は、ｙ軸方向の長さがＬｐの設計領域を中心にｙ軸の正方向及びｙ軸の負方向のいずれかにずれる。従って、ｙ軸の正方向へのずれ量ＴＥＲ（＋ｙ）やｙ軸の負方向へのずれ量ＴＥＲ（−ｙ）がＬｐの半分以下である場合、設計領域に形成される端子ｄ（ｐ）の幅が広い部分（上記第２部分）の長さＹｃをＬｐより小さくすると、ｙ軸の正方向にずれた接続端子ｄ（ｆ）及びｙ軸の負方向にずれた接続端子ｄ（ｆ）のいずれも当該端子ｄ（ｐ）の第２部分に接続される。このため、本実施例の第１回路基板ＰＣＢ１が図５（Ｄ）に示す如く反っても、これに形成された端子ｄ（ｐ）と第２回路基板の接続端子ｄ（ｆ）との領域６ａ及び領域６ｂにおける電気的な接続条件と、これらの領域以外における端子ｄ（ｐ）の設計領域と第２回路基板の接続端子ｄ（ｆ）との電気的な接続状態とを揃えやすくなる。また、端子ｄ（ｐ）の第２部分がその設計領域内に収まることにより、接続端子ｄ（ｆ）がｙ軸の正方向及び負方向のいずれに大きくずれても、上述した第１回路基板ＰＣＢ１の端子ｄ（ｐ）の間に短絡が生じる可能性はより低く抑えられる。
【００４７】
この効果を、本実施例に応じて試作された上記第１回路基板ＰＣＢ１とこれに形成された端子（接続領域ＣＮＡ）に接続される上記第２回路基板ＦＰＣ１との接続を例にあげて説明すると、ｙ軸方向に、長さＬｂ＝１．２ｍｍの部分、その一端からｙ軸の負方向に延びる長さＬｐ１＝０．４ｍｍの延長部分、及びその他端からｙ軸の正方向に延びる長さＬｐ２＝０．４ｍｍの延長部分からなる端子ｄ（ｐ）は、これに接続される長さＹ［ＴＥＲａ］＝１．２ｍｍの接続端子ｄ（ｆ）がｙ軸の負方向に沿って最大ＴＥＲ（−ｙ）＝０．４ｍｍだけずれることと、ｙ軸の正方向に沿って最大ＴＥＲ（＋ｙ）＝０．４ｍｍだけずれることとを許容する。この場合を図７（Ａ）を参照して説明すると、ｙ軸の正方向に向けて最も大きくずれた（シフトした）第２回路基板の接続端子輪郭ｄ（ｆ）’及びｙ軸の負方向に向けて最も大きくずれた第２回路基板の接続端子ｄ（ｆ）”のいずれも端子ｄ（ｐ）の設計領域に０．８ｍｍ重なる。このため、当該設計領域にて、前者の接続端子ｄ（ｆ）’と後者の接続端子ｄ（ｆ）”とは互いに０．４ｍｍの長さで重なる。従って、この端子ｄ（ｐ）の第２部分の長さＹｃを０．４ｍｍとし、第１部分の長さＹｅ１及び第３部分の長さＹｅ２を夫々０．８ｍｍとすれば、端子ｄ（ｐ）の設計領域に正確に接続される第２回路基板の接続端子ｄ（ｆ）における当該端子ｄ（ｐ）と当該接続端子ｄ（ｆ）との導通条件を、ｙ軸方向に大きくずれて端子ｄ（ｐ）に接続される接続端子ｄ（ｆ）’や接続端子ｄ（ｆ）”におけるそれに合わせられる。本実施例の第１回路基板ＰＣＢ１は、その端子ｄ（ｐ）に接続される第２回路基板の接続端子ｄ（ｆ）の位置がｙ軸の正方向及び負方向の各々に同じ程度でずれてもよいように設計されているが、第２回路基板の接続端子ｄ（ｆ）の位置がｙ軸の正方向及び負方向のいずれか一方に向けてずれ易い場合は、第１部分の長さＹｅ１と第３部分の長さＹｅ２とを違えることが望ましい。
【００４８】
なお、本実施例で説明した第１回路基板ＰＣＢ１の端子ｄ（ｐ）の寸法を第２回路基板の接続端子ｄ（ｆ）の寸法と比較すると、端子ｄ（ｐ）の第２部分の長さＹｃ（ｙ軸方向の寸法）は接続端子ｄ（ｆ）の長さＹ［ＴＥＲａ］より小さくすることが望ましく、その幅（ｘ軸方向の寸法）Ｗｐは、隣り合う一対の接続端子ｄ（ｆ）をｘ軸方向に離間する距離（間隔）Ｓｆに合わせ、誤差を含めて０．８Ｓｆ乃至１．２Ｓｆの範囲に納めるとよい。また、隣り合う一対の第２部分をｘ軸方向に離間する距離（間隔）Ｓｐは、接続端子ｄ（ｆ）の幅Ｗｆに合わせる。端子ｄ２（ｐ）の第１部分の幅Ｗｐ１及び第３部分の幅Ｗｐ２は、これを狭めたことにより拡がる隣り合う一対の第１部分をｘ軸方向に離す距離Ｓ’や隣り合う一対の第３部分をｘ軸方向に離す距離Ｓ”との釣り合いに応じて決めることが望ましい。、第１部分の幅Ｗｐ１はその隣り合う一対をｘ軸方向に離す距離Ｓ’の半分以下とし、第３部分の幅Ｗｐ２はその隣り合う一対をｘ軸方向に離す距離Ｓ”の半分以下とする。距離Ｓ’及び距離Ｓ”に好適な絶対値は、例えば０．５ｍｍ未満に抑えるとよい。第１回路基板ＰＣＢ１の端子ｄ（ｐ）自体の長さ（換言すれば、接続領域ＣＮＡ１の幅）Ｙｂ（ＣＮＡ）は、比較例で述べたような目安で決め、例えば、第２回路基板ＦＰＣ１の端部の幅（換言すれば、接続端子の長さ）Ｙ［ＴＥＲａ］の１．２倍以上（更に望ましくは１．５倍以上）にするとよい。第１回路基板ＰＣＢ１の端子ｄ（ｐ）に導電性粒子ＰＡＲを余計に付着させないために、第１回路基板ＰＣＢ１の端子ｄ（ｐ）の長さＹｂ（ＣＮＡ）はｙ軸方向に延ばし過ぎないことが望ましい。第１回路基板ＰＣＢ１の端子ｄ（ｐ）の長さは、例えば、Ｙ［ＴＥＲａ］の２倍以下に抑えるとよい。
【００４９】
以上に述べた本実施例における第１回路基板ＰＣＢ１及び第２回路基板ＦＰＣ１のその他の構造や材質は、背景技術の欄にて図２（Ａ）乃至図２（Ｃ）を参照して説明したとおりである。第２回路基板ＦＰＣ１は、ＴＡＢ（Tape  Automated   Bonding）の手法により表示パネルの駆動素子ＩＣ１を搭載したＴＣＰ（Tape  Carrier  Package）やＣＯＦ（Chip  On  Film）として知られる実装構造を有する。また、第２回路基板ＦＰＣ１は、絶縁性のベースフィルムＢＳＦ（ｆ）、その主面（第２回路基板ＦＰＣ１の主面ともなる）に形成された金属、合金、導電性酸化物等の導体膜からなる複数の配線ｄ（ｆ）、及びこの複数の配線ｄ（ｆ）を覆う絶縁膜ＩＮＳ（ｆ）を含む。一方、第１回路基板ＰＣＢ１は、絶縁性の基材ＢＳＦ（ｐ）、その主面（第１回路基板ＰＣＢ１の主面ともなる）に形成された金属、合金、導電性酸化物等の導体膜からなる複数の配線ｄ（ｐ）、及びこの複数の配線ｄ（ｐ）を覆う絶縁膜ＩＮＳ（ｐ）を含む。樹脂のみで成形される第２回路基板ＦＰＣ１のベースフィルムＢＳＦ（ｆ）に対して、第１回路基板ＰＣＢ１の基材ＢＳＦ（ｐ）は樹脂に浸漬されたガラス繊維等により堅牢に成形するとよい。絶縁膜ＩＮＳ（ｐ）は、第２回路基板ＦＰＣ１の絶縁膜ＩＮＳ（ｆ）と同様に樹脂や無機材料の薄膜で形成してもよいが、これらの材料より厚い膜を形成し易い半田レジストに代えてもよい。
【実施例２】
【００５０】
図８（Ａ）には、本発明による表示装置を特徴付ける新規な第１回路基板ＰＣＢ１の接続領域ＣＮＡ１の平面構造が、図７（Ａ）に準じて模式的に描かれている。実施例１の第１回路基板ＰＣＢ１に形成された端子ｄ（ｐ）が、これに接続される第２回路基板の接続端子ｄ（ｆ）の位置のｙ軸の正方向及び負方向のいずれにも同じ程度のずれを許容するように設計されているのに対し、本実施例の第１回路基板ＰＣＢ１に設けられた端子ｄ２（ｐ）は、これに接続される第２回路基板の接続端子ｄ（ｆ）の位置がｙ軸の負方向のずれを優先させて設計されている。このため、図８（Ａ）に示す端子ｄ２（ｐ）を実施例１にて定義した設計領域（長さＬｐ）と２つの延長部分（長さＬｐ１，Ｌｐ２）に分けると、これらの長さはＬｐ＞Ｌｐ１＞Ｌｐ２の関係を満たす。接続端子ｄ（ｆ）がｙ軸の負方向にずれることを優先させるために、ｙ軸の負方向に延びる延長部分（Ｌｐ１）がｙ軸の正方向に延びる延長部分（Ｌｐ２）より長く形成される。なお、本実施例の端子ｄ２（ｐ）と実施例１の端子端子ｄ（ｐ）との参照符号の相違に関しては後述する。
【００５１】
図８（Ａ）に示す如く設計される本実施例の第１回路基板ＰＣＢ１は、例えば図５（Ｃ）に示す如く成形される。この第１回路基板ＰＣＢ１の両端及びその近傍に形成された端子ｄ２（ｐ）の設計領域に、アラインメント・マークＡＬＭ１を基準にして、第２回路基板の接続端子ｄ（ｆ）を合わせて接続するとき、図８（Ａ）に示す本実施例の端子ｄ２（ｐ）の形状は、第１回路基板ＰＣＢ１の中央がｙ軸の正方向（表示パネルＰＮＬの反対方向）に反ることに起因する問題を解決する。この問題とは、実施例１でも述べた、隣り合う端子ｄ２（ｐ）間の短絡と、第１回路基板ＰＣＢ１（端子ｄ２（ｐ））と第２回路基板（接続端子ｄ（ｆ））との電気的な接続条件のｘ軸沿いに生じるばらつきである。見方を変えれば、本実施例の第１回路基板ＰＣＢ１の中心に形成された端子ｄ２（ｐ）の設計領域に第２回路基板の接続端子ｄ（ｆ）を合わせる場合、図８（Ａ）に示す本実施例の端子ｄ２（ｐ）の形状は、第１回路基板ＰＣＢ１の中央がｙ軸の負方向（表示パネルＰＮＬ向き）に反ることに起因する上述の諸問題を解決する。
【００５２】
本実施例においても、実施例１と同様に、これに鑑み、以下に如き第１回路基板ＰＣＢ１を試作した。この試作品において、上述のＬｐ１，Ｌｐ，及びＬｐ２の長さは、夫々０．５ｍｍ，１．２ｍｍ，０．２ｍｍとなる。また、端子ｄ２（ｐ）を、図８（Ｂ）に示す如く、ｙ軸沿いに実施例１と同様に定義される第１部分（長さＹｅ１），第２部分（長さＹｃ），及び第３部分（長さＹｅ２）に分けると、夫々の長さは０．５ｍｍ，１．０ｍｍ，０．４ｍｍになる。換言すれば、長さＹｅ１，Ｙｃ，及びＹｅ２は、Ｙｃ＞Ｙｅ１＞Ｙｅ２，Ｙｅ１＝Ｌｐ１，Ｙｃ＜Ｌｐ，及びＹｅ２＞Ｌｐ２の関係を満たす。端子ｄ２（ｐ）における第１部分の幅Ｗｐ１及び第３部分の幅Ｗｐ２は０．２５ｍｍであり、第２部分の幅Ｗｐは０．５ｍｍである。隣り合う一対の導体層ｄ２（ｐ）の第１部分を隔てる間隔Ｓｐ’及び第３部分を隔てる間隔Ｓｐ”は０．７５ｍｍであり、第２部分を隔てる間隔Ｓｐは０．５ｍｍである。また、この試作された第１回路基板ＰＣＢ１に接続される第２回路基板には、実施例１にて用いたものと同様に、幅Ｗｆが０．５ｍｍの接続端子ｄ（ｆ）が０．５ｍｍの間隔Ｓｆでｘ軸方向に並設される。この接続端子は、第２回路基板に形成された導体層ｄ（ｆ）の端を、１．２ｍｍの長さ（ｙ軸方向の寸法）Ｙ［ＴＥＲａ］で絶縁膜ＩＮＳ（ｆ）から露出させて形成される。
【００５３】
本実施例の第１回路基板ＰＣＢ１では、図８（Ｂ）に示す如く、基材ＢＳＦ（ｐ）の主面に導体層ｄ２（ｐ）からなる端子が形成され、この基材ＢＳＦ（ｐ）の裏面（当該主面とは反対側に位置する他の主面）に導体層ｄ（ｐ）からなる回路が形成される。この２つの導体層ｄ２（ｐ），ｄ（ｐ）は、基材ＢＳＦ（ｐ）を貫通するスルーホールＴＨにて電気的に接続される。図８（Ａ）において、導体層ｄ（ｐ）及びスルーホールＴＨは細い破線で示される。スルーホールＴＨは、幅の広い第２部分にて端子ｄ２（ｐ）に接続されるとよい。図８（Ａ）及び図８（Ｂ）に示される第１回路基板ＰＣＢ１では、端子となる導体層ｄ２（ｐ）とこれから第１回路基板ＰＣＢ１内に延びる配線をなす導体層ｄ（ｐ）とが別の層（Level）に形成されるため、導体層ｄ２（ｐ）は、実施例１の導体層ｄ（ｐ）如く接続領域ＣＮＡ１の外側へ延びない。しかし、本実施例の第１回路基板ＰＣＢ１が、実施例１で例示した第１回路基板ＰＣＢ１と同様な断面構造をもつ場合、図７（Ａ）に示される接続領域ＣＮＡ１内の導体層ｄ（ｐ）の輪郭を図８（Ａ）に示す端子ｄ２（ｐ）のそれに倣って成形される。また、接続領域ＣＮＡ１の外側へ延びる導体層ｄ（ｐ）の幅は実施例１と同様に端子の第１部分又は第３部分より広くしても良い。
【００５４】
一方、本実施例の第１回路基板ＰＣＢ１に形成された端子に接続される第２回路基板の接続端子ｄ（ｆ）の輪郭は、図８（Ａ）に示された４本の端子ｄ２（ｐ）の内側２本に重ねて描かれた破線で示され、その端からｙ軸沿いに延びた長さＹ［ＴＥＲａ］の部分が接続端子として、端子ｄ２（ｐ）の設計領域（長さＬｐの部分）に接続される。上述のとおり、本実施例の第１回路基板ＰＣＢ１は、端子ｄ２（ｐ）に接続される第２回路基板の接続端子ｄ（ｆ）の位置がｙ軸の負方向にずれ易いことを考慮して設計される。従って、ｙ軸の負方向に最も大きくずれて図８（Ａ）の左端の端子ｄ２（ｐ）に接続される第２回路基板の接続端子の輪郭を、二点鎖線の枠ｄ（ｆ）”で示す。この輪郭ｄ（ｆ）”は、第２回路基板の導体層ｄ（ｆ）の端子ｄ２（ｐ）に実際に接続される部分のみを示し、その位置は端子ｄ２（ｐ）の設計領域からｙ軸の負方向に距離ＴＥＲ（−ｙ）だけずれている。
【００５５】
このような技術的背景で設計される本実施例の第１回路基板ＰＣＢ１は、図８（Ａ）に示す如く、端子ｄ２（ｐ）の第２部分の第１部分に接する端が、当該端子ｄ２（ｐ）の設計領域の端（ｙ軸の負側，所謂表示パネルＰＮＬ寄り）と重なる。換言すれば、ｙ軸の負側に形成された延長部分の長さＬｐ１は第１部分の長さＹｅ１に等しい。このため、実施例１に比べて端子ｄ２（ｐ）の第２部分を長く形成でき、端子ｄ２（ｐ）と接続端子ｄ（ｆ）との接続抵抗を低減できる。また、図８（Ａ）の内側２本の端子ｄ２（ｐ）の第２部分と接続端子ｄ（ｆ）の長さＹ［ＴＥＲａ］の部分の輪郭（太い破線）との重なりと、左端に示す端子ｄ２（ｐ）の第２部分と接続端子の輪郭ｄ（ｆ）”（二点鎖線）との重なりとの比較から明らかなように、端子ｄ２（ｐ）と接続端子ｄ（ｆ）との電気的な接続条件は、第１回路基板ＰＣＢ１のｘ軸方向に生じる接続端子ｄ（ｆ）と端子ｄ２（ｐ）設計領域との位置合わせの相違の影響を受けることなく、一定に保たれる。また、端子ｄ２（ｐ）の第２部分が延びただけ第１部分は短くなるも、この第１部分及び第３部分が形成されたことにより端子ｄ２（ｐ）間の短絡が防がれることは、実施例１で述べたとおりである。
【００５６】
以上の説明からすると、本実施例の第１回路基板ＰＣＢ１に形成された端子ｄ２（ｐ）の第１部分及び第３部分は必要以上に長く形成されるように見える。しかしながら、接続端子ｄ（ｆ）の不測のずれ（ｙ軸の正方向も含む）を考慮すると、このように端子ｄ２（ｐ）の第１部分及び第３部分を冗長に形成することが望ましい。また、斯様な冗長部分は、上述した第１部分及び第３部分の定義のとおり、第２部分より幅を狭めて、その隣り合う一対をｘ軸方向により広く離すことが望ましい。
【００５７】
なお、本実施例においても実施例１と同様に、端子ｄ２（ｐ）の第２部分の長さＹｃを接続端子ｄ（ｆ）の長さＹ［ＴＥＲａ］より小さくすることが望ましく、その幅Ｗｐは、接続端子ｄ（ｆ）の幅Ｗｆに合わせ、その幅（ｘ軸方向の寸法）Ｗｐは、隣り合う一対の接続端子ｄ（ｆ）をｘ軸方向に離間する距離（間隔）Ｓｆに合わせ、誤差を含めて０．８Ｓｆ乃至１．２Ｓｆの範囲に納めるとよい。また、隣り合う一対の第２部分をｘ軸方向に離間する距離（間隔）Ｓｐは、接続端子ｄ（ｆ）の幅Ｗｆに合わせる。端子ｄ２（ｐ）の第１部分の幅Ｗｐ１及び第３部分の幅Ｗｐ２は、これを狭めたことにより拡がる隣り合う一対の第１部分をｘ軸方向に離す距離Ｓ’や隣り合う一対の第３部分をｘ軸方向に離す距離Ｓ”との釣り合いに応じて決めることが望ましい。例えば、第１部分の幅Ｗｐ１はその隣り合う一対をｘ軸方向に離す距離Ｓ’の半分以下とし、第３部分の幅Ｗｐ２はその隣り合う一対をｘ軸方向に離す距離Ｓ”の半分以下とする。距離Ｓ’及び距離Ｓ”に好適な絶対値は、例えば０．５ｍｍ未満に抑えるとよい。第１回路基板ＰＣＢ１の端子ｄ（ｐ）自体の長さ（換言すれば、接続領域ＣＮＡ１の幅）Ｙｂ（ＣＮＡ）は、比較例で述べたような目安で決め、例えば、第２回路基板ＦＰＣ１の端部の幅（換言すれば、接続端子の長さ）Ｙ［ＴＥＲａ］の１．２倍以上（更に望ましくは１．５倍以上）にするとよい。また、第１回路基板ＰＣＢ１の端子ｄ（ｐ）に導電性粒子ＰＡＲを余計に付着させないために、第１回路基板ＰＣＢ１の端子ｄ（ｐ）の長さは、例えば、Ｙ［ＴＥＲａ］の２倍以下に抑えるとよい。
【００５８】
本実施例で説明した第１回路基板ＰＣＢ１は、絶縁性の基材ＢＳＦ（ｐ）は、樹脂のみで成形してもよいが、樹脂に浸漬されたガラス繊維等により第２回路基板ＦＰＣ１のベースフィルムＢＳＦ（ｆ）より堅牢に成形してもよい。導体層ｄ（ｐ），ｄ２（ｐ）は、例えば金属、合金、又は導電性酸化物で形成される。絶縁膜ＩＮＳ（ｐ）は、第２回路基板ＦＰＣ１の絶縁膜ＩＮＳ（ｆ）と同様に樹脂や無機材料の薄膜で形成してもよいが、これらの材料より厚い膜を形成し易い半田レジストに代えてもよい。第１回路基板ＰＣＢ１に形成された複数の端子ｄ２（ｐ）と第２回路基板ＦＰＣ１の接続端子ｄ（ｆ）とは、異方性導電膜ＡＣＦにより電気的に接続される。
【実施例３】
【００５９】
本実施例では、実施例１及び実施例２で例示した第１回路基板ＰＣＢ１の全体の形状及びこれが適用される表示装置の構造について述べる。
図９（Ａ）に示された表示装置は、表示パネルＰＮＬの基板ＳＵＢ１に多結晶シリコン又は擬似単結晶シリコンで垂直駆動回路ＶＤＲ（例えば、アクティブ駆動における走査信号出力回路、パッシブ駆動におけるセグメント信号出力回路）及び水平駆動回路ＨＤＲ（例えば、アクティブ駆動における画像信号出力回路、パッシブ駆動におけるセグメント信号出力回路）が形成される。このため、第２回路基板ＦＰＣ１は図１等に示されたそれと異なり、駆動素子ＩＣ１が搭載されない単なるコネクタ（Connector）として用いられる。また、第１回路基板ＰＣＢ１は、表示制御回路Ｔｃｏｎが搭載された図１に示す制御回路基板ＣＴＢの如き、インタフェース回路基板として用いられる。
【００６０】
第１回路基板ＰＣＢ１の接続領域ＣＮＡには、ｘ軸方向に延びる一枚の第２回路基板ＦＰＣ１の端部が接続されるが、第１回路基板ＰＣＢ１が図９（Ｂ）に示す如く、ｘ軸方向に長く延びて成形されるため、その領域６ａ，６ｂにおいては、比較例で説明したような問題が生じる。従って、複数の第２回路基板ＦＰＣ１を一体化して、ｘ軸方向に長く延びた第１回路基板ＰＣＢ１に接続したときも、第１回路基板ＰＣＢ１の端子を実施例１や実施例２に示す如く形成するとよい。
【００６１】
また、図９（Ｂ）に示す第１回路基板ＰＣＢ１は、ｘ軸方向の最大寸法Ｐｍａｘ（ｘ）がｙ軸方向の最大寸法Ｐｍａｘ（ｙ）より大きく、ｘ軸方向にＰｅｘｔ（ｘ）及びｙ軸方向にＰｅｘｔ（ｙ）だけ延びた延伸部が形成される。第１回路基板ＰＣＢ１において、この延伸部は上述の如く反り易い。従って、その上述の最大寸法がＰｍａｘ（ｘ）≦Ｐｍａｘ（ｙ）の関係を満たす第１回路基板ＰＣＢ１でも、Ｐｅｘｔ（ｘ）＞Ｐｅｘｔ（ｙ）なる条件を満たし且つ接続部ＣＮＡが形成される延伸部を有する場合は、その接続部ＣＮＡに並設される複数の端子の形状を実施例１や実施例２に示す如く形成するとよい。
【００６２】
なお、図９（Ａ）において、破線の枠で囲まれた領域ＰＩＸは、表示パネルの主面に二次元的に配置された複数の画素領域の一つを示す。各々の画素領域ＰＩＸには、画像表示に直接寄与する画素回路ＰＸ（容量で示されているが、ＥＬ表示装置ではダイオードに代えてもよい）と、この画素回路の制御に係る制御回路ＳＷ（例えば、スイッチング素子）が形成される。図示された画素領域ＰＩＸは、アクティブ駆動される表示装置に合わせて示されるが、パッシブ駆動される表示装置においては画素領域ＰＩＸから制御回路ＳＷが取り除かれる。
【図面の簡単な説明】
【００６３】
【図１】本発明の背景技術となる表示装置（液晶表示装置）の表示パネル周辺の構造を模式的に説明する平面図である。
【図２】図１に示された表示装置に用いられる第１回路基板ＰＣＢ１と第２回路基板ＦＰＣ１の接続形態を示す拡大図であり、（Ａ）は接続部分の平面図、（Ｂ）及び（Ｃ）は接続部分の断面構造を夫々示す。
【図３】図１及び図２（Ａ）乃至２（Ｃ）に示された第１回路基板ＰＣＢ１に生じる「反り」の問題を説明する平面図である。
【図４】（Ａ）は図１に示された表示装置において、第１回路基板ＰＣＢ１が図３（Ｂ）に示す如く反ったときを示す平面図であり、（Ｂ）はこのときの第１回路基板ＰＣＢ１と第２回路基板ＦＰＣ１との接続部分を示す断面図である。
【図５】（Ａ）は従来の第１回路基板ＰＣＢ１をその接続領域ＣＮＡ１に接続された第２回路基板ＦＰＣ１とともに示す平面図、（Ｂ）は（Ａ）に示す第１回路基板ＰＣＢ１の中心がｙ軸の負方向に沿った状態を示す平面図、（Ｃ）は本発明者が検討した比較例における第１回路基板ＰＣＢ１をその接続領域ＣＮＡ１に接続された第２回路基板ＦＰＣ１とともに示す平面図、及び（Ｄ）は（Ｃ）に示す第１回路基板ＰＣＢ１の中心がｙ軸の負方向に沿った状態を示す平面図である。
【図６】（Ａ）は図５（Ｄ）の領域６ａに生じる端子ｄ（ｐ）間の短絡を説明する平面図、（Ｂ）は図５（Ｄ）の領域６ｂに生じる端子ｄ（ｐ）間の短絡を説明する平面図、（Ｃ）は（Ａ）で説明される端子ｄ（ｐ）間の短絡箇所を示す断面図、及び（Ｄ）は（Ｂ）で説明される端子ｄ（ｐ）間の短絡箇所を示す断面図である。
【図７】（Ａ）は本発明の実施例１の表示装置における第１回路基板ＰＣＢ１と第２回路基板ＦＰＣ１の接続形態を模式的に且つ拡大して示す平面図であり、（Ｂ）は（Ａ）に示された第１回路基板ＰＣＢ１と第２回路基板ＦＰＣ１との接続部分を示す断面図である。
【図８】（Ａ）は本発明の実施例２の表示装置における第１回路基板ＰＣＢ１と第２回路基板ＦＰＣ１の接続形態を模式的に且つ拡大して示す平面図であり、（Ｂ）は（Ａ）に示された第１回路基板ＰＣＢ１と第２回路基板ＦＰＣ１との接続部分を示す断面図である。
【図９】（Ａ）は本発明の実施例３の表示装置における表示パネルとその周辺の構造を模式的に説明する平面図であり、（Ｂ）は（Ａ）に示される表示装置に用いられた第１回路基板ＰＣＢ１の形状を説明する平面図である。
【符号の説明】
【００６４】
ＰＮＬ・・・・表示パネル、ＰＣＢ１， ＰＣＢ２・・・・第１回路基板、ＦＰＣ１， ＦＰＣ２・・・・第２回路基板、ＣＮＡ１，ＣＮＡ２・・・・第１回路基板の接続領域、ＴＥＲａ、ＴＥＲｂ・・・・第２回路基板の端部（接続端子）。
【図１】
2005227435.tif 000003
【図２】
2005227435.tif 000004
【図３】
2005227435.tif 000005
【図４】
2005227435.tif 000006
【図５】
2005227435.tif 000007
【図６】
2005227435.tif 000008
【図７】
2005227435.tif 000009
【図８】
2005227435.tif 000010
【図９】
2005227435.tif 000011