(57)【要約】【課題】簡単な装置を用いて、配位子に起因する不純物の濃度を低くすることのできる薄膜の形成方法を提供する。【解決手段】基板の表面に金属錯体を間欠的に供給して金属錯体を吸着させた後、基板の表面を不活性ガスでパージして過剰の金属錯体を除去する。次に、基板の表面に水素ガスを間欠的に供給し、吸着している金属錯体の配位子を除去した後、基板の表面を不活性ガスでパージして過剰の水素ガスを除去する。その後、基板の表面に酸化性ガスを間欠的に供給し、吸着している金属錯体の末端基を水酸基に変えてから、基板の表面を不活性ガスでパージして過剰の酸化性ガスを除去する。以上の工程を繰り返して行うことによって、所定の膜厚を有する薄膜を形成する。【選択図】  図１
2005032908.tif 000002
【特許請求の範囲】
【請求項１】
原子層化学気相成長法による薄膜の形成方法であって、
基板の表面に金属錯体を間欠的に供給し、前記基板の表面に前記金属錯体を吸着させる第１の工程と、
前記基板の表面を不活性ガスでパージして過剰の前記金属錯体を除去する第２の工程と、
前記基板の表面に水素ガスを間欠的に供給し、吸着している前記金属錯体の配位子を除去する第３の工程と、
前記基板の表面を不活性ガスでパージして過剰の前記水素ガスを除去する第４の工程と、
前記基板の表面に酸化性ガスを間欠的に供給し、吸着している前記金属錯体の末端基を水酸基に変える第５の工程と、
前記基板の表面を不活性ガスでパージして過剰の前記酸化性ガスを除去する第６の工程とを有し、
前記第１の工程から前記第６の工程までを繰り返して行うことにより、前記基板の上に所定の膜厚を有する薄膜を形成することを特徴とする薄膜の形成方法。
【請求項２】
前記酸化性ガスは水蒸気である請求項１に記載の薄膜の形成方法。
【請求項３】
前記基板はシリコン基板であり、前記薄膜は高誘電率絶縁膜である請求項１または２に記載の薄膜の形成方法。
【請求項４】
前記高誘電率絶縁膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、ＴｉＯ２およびＣｅＯ２よりなる群から選ばれる少なくとも１種の材料からなる膜である請求項３に記載の薄膜の形成方法。
【請求項５】
前記高誘電率絶縁膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、ＴｉＯ２およびＣｅＯ２よりなる群から選ばれる少なくとも１種の材料にＳｉＯ２を混合した材料からなる膜である請求項３に記載の薄膜の形成方法。
【請求項６】
前記高誘電率絶縁膜はＡｌ２Ｏ３からなる膜であり、前記金属錯体はＡｌ（ＣＨ３）３である請求項４に記載の薄膜の形成方法。
【請求項７】
前記高誘電率絶縁膜はＨｆＯ２からなる膜であり、前記金属錯体はＨｆＣｌ４、Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４、Ｈｆ［Ｎ（ＣＨ３）２］４およびＨｆ［Ｎ（Ｃ２Ｈ５）ＣＨ３］４よりなる群から選ばれるいずれか１である請求項４に記載の薄膜の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜の形成方法に関し、より詳細には、シリコン基板上に形成される高誘電率絶縁膜の形成方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置では高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜（ＳｉＯ２膜）が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア（電子および正孔）がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。例えば、１３０ｎｍノードのデバイスで要求されるゲート絶縁膜の膜厚はシリコン酸化膜で２ｎｍ程度であるが、この領域はトンネル電流が流れ始める領域である。したがって、ゲート絶縁膜としてシリコン酸化膜を用いた場合には、ゲートリーク電流を抑制することができずに消費電力の増大を招くことになるという問題があった。また、このように薄い膜厚のシリコン酸化膜は原子が数層積み重なった層からなるので、均一性よく量産するには製造条件を厳密に管理する必要があるという問題もあった。
【０００４】
そこで、シリコン酸化膜に代えて、より誘電率の高い材料をゲート絶縁膜として使用する研究が行われている。高誘電率の絶縁膜（以下、Ｈｉｇｈ−ｋ膜という。）としては、従来、ジルコニアおよびハフニアなどのＩＶ族酸化物、アルミナおよびイットリアなどのＩＩＩ族酸化物並びにこれら金属酸化物と二酸化シリコンとの固溶体であるシリケートおよびＩＶ族酸化物とアルミナとの固溶体であるアルミネートなどが検討されてきた。
【０００５】
Ｈｉｇｈ−ｋ膜の成膜方法としては、スパッタリング法、真空蒸着法および化学気相成長法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤ法という。）などがある。このうち、スパッタリング法では、ゲート絶縁膜へのプラズマダメージによる信頼性低下が懸念されるという問題があった。また、超高真空での真空蒸着法を再酸化工程と組み合わせた方法では、優れた特性のＨｉｇｈ−ｋ膜が得られるものの、スループットが低く量産に適さないという問題があった。さらに、ＣＶＤ法のうち、プラズマＣＶＤ法ではプラズマダメージの問題があり、熱ＣＶＤ法では膜の堆積速度が速いためｎｍ（ナノメータ）レベルでの膜厚制御が困難であるという問題があった。
【０００６】
こうした問題を解決するために、原子層ＣＶＤ法または逐次ＣＶＤ法と呼ばれる方法によってＨｉｇｈ−ｋ膜を成膜することが提案されている（例えば、特許文献１参照。）。原子層ＣＶＤ法の基本原理は、気相成長に含まれる個々の化学反応の過程を明確に分離して繰り返すことにある。
【０００７】
例えば、ジルコニア、ハフニアまたはアルミナなどの酸化物からなる薄膜を原子層ＣＶＤ法によって堆積する方法について説明する。まず、基板表面に水を供給し、基板表面が水酸基（−ＯＨ基）で覆われるまで反応を進める（第１の過程）。次に、基板表面に不活性ガスを導き、余剰の原料分子および副生成物を除去する（第２の過程）。続いて、基板表面に金属錯体分子を供給し、基板表面が金属錯体分子の反応サイトと選択的に反応する温度に設定する（第３の過程）。その後、再び基板表面に不活性ガスを導入して、余剰の金属錯体分子および副生成物を除去する（第４の過程）。以上の４つの素過程を繰り返すことによって、１分子層の成膜工程を終えることができる。したがって、反応サイクル数によって膜厚を正確に制御することができ、大面積の基板に対しても均一な膜厚でＨｉｇｈ−ｋ膜を成膜することが可能となる。
【０００８】
上記の原子層ＣＶＤ法によれば、基板表面での反応は金属錯体分子の化学吸着によって進む。このとき、金属錯体中の配位子は、基板表面に対して反応サイトとはならない。そして、基板表面が金属錯体で覆われると、吸着した分子同士の反発によって自動的に反応が停止するので、２分子層以上の分子の吸着を抑えることができる（自己抑制機構）。しかしながら、実際の成膜工程においては、こうした自己抑制機構が完全には働かないという問題があった。このことについて、以下に詳述する。
【０００９】
反応サイトに金属錯体分子または水酸基が吸着するにしたがい、反応サイトの数は減少していく。このため、吸着反応が次第に起こり難くなって、吸着の反応速度は指数関数的に低下し、全ての反応サイトに吸着が起こるためには無限に時間を要するようになる。例えば、トリメチルアルミニウムと水を原料として原子層ＣＶＤ法によってアルミナ膜を成膜する場合、１回の反応サイクルで形成される膜厚は平均して０．７Å〜０．９Åである。このことは、反応サイト全体の半分程度にしか吸着反応が起きていないことを示している。
【００１０】
また、吸着した金属錯体分子による立体障害によって、隣接する基板表面での反応サイトに新たな金属錯体分子が吸着できず、結果として未反応サイトが残存することになるという問題もあった。このような立体障害は、大きな配位子を有する金属錯体分子を原料として使用する場合に顕著となる。
【００１１】
全ての反応サイトに対して吸着反応が起こらないことにより未反応サイトが残るということは、そこに余分の配位子が残り、この余分の配位子が膜中に取り込まれることを意味している。本発明者の検討によれば、トリメチルアルミニウムと水を原料として原子層ＣＶＤ法によってアルミナ膜を成膜した場合には、１０２０ｃｍ−３〜１０２１ｃｍ−３程度の濃度の炭素が膜中に残留することが確認されている。また、塩化ハフニウムと水を原料としてハフニア膜を成膜した場合にも、同程度の濃度の塩素が膜中に残留することが確認されている。このような残留不純物は絶縁膜の信頼性を低下させるとともに、絶縁膜中に電荷を発生させる原因にもなる。発生した電荷は、トランジスタのチャネル領域におけるキャリアの移動度を低下させるために、トランジスタの電流値の低下をもたらすことになるという問題があった。
【００１２】
こうした問題に対して、活性原子（ラジカル）を利用した改良原子層ＣＶＤ法が提案されている（例えば、特許文献２および特許文献３参照。）。この方法によれば、例えば、上述の原子層ＣＶＤ法での反応サイクルにおいて、金属錯体分子を吸着させた後に不活性ガスではなく活性水素を基板表面に供給し、金属錯体の配位子を水素で還元することによって除去する。また、酸化は、水を用いた加水反応ではなく、活性酸素を用いた反応によって行う。このようにすることによって、配位子起因の残留不純物濃度を低減させている。
【００１３】
しかしながら、酸化に活性酸素を用いた場合、１回の反応サイクルが終了した後の基板表面は、水酸基ではなく酸素で充満されていることになる。このため、次の反応サイクルで供給される金属錯体分子が吸着し難いという問題があった。
【００１４】
また、活性酸素を供給するためのプラズマ放電機構や、活性酸素を発生させるためのオゾナイザーなどを装置内に設ける必要があるために、装置が複雑かつ高価なものになるという問題もあった。
【００１５】
さらには、反応性の大きい活性酸素を分解などが起こらないようにして成膜室まで導入する必要がある一方で、成膜室から排出した後は速やかに分解させなければならない。原子層ＣＶＤ法では、秒単位の短い周期で間欠的に活性酸素を供給する必要があるので、安定して活性酸素を供給し、また、安全に活性酸素を処理するには様々な工夫が必要となり、こうしたことによっても装置が複雑かつ高価なものになるという問題もあった。
【００１６】
その上、活性酸素を酸化種として用いた場合には、Ｈｉｇｈ−ｋ膜を堆積している間に基板を構成するシリコンが活性酸素によって酸化され、実効的にトランジスタのゲート容量が低下するという問題もあった。この問題は、活性酸素の供給量を厳密に制御することによって解消可能であるが、反対にプロセス条件尤度が大きいという原子層ＣＶＤ法の利点が失われることになる。
【００１７】
【特許文献１】
米国特許第４，３８９，９７３号明細書
【特許文献２】
米国特許第５，９１６，３６５号明細書
【特許文献３】
米国特許第６，４５１，１１９Ｂ２号明細書
【００１８】
【発明が解決しようとする課題】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、配位子に起因する不純物の濃度を低くすることのできるＨｉｇｈ−ｋ膜の形成方法を提供することにある。
【００１９】
また、本発明の目的は、簡単な装置を用いてプロセス条件尤度の大きいＨｉｇｈ−ｋ膜の形成方法を提供することにある。
【００２０】
さらに、本発明の目的は、半導体装置の電気的特性を低下させることのないＨｉｇｈ−ｋ膜の形成方法を提供することにある。
【００２１】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００２２】
【課題を解決するための手段】
本発明は、原子層化学気相成長法による薄膜の形成方法であって、基板の表面に金属錯体を間欠的に供給し、この基板の表面に金属錯体を吸着させる第１の工程と、基板の表面を不活性ガスでパージして過剰の金属錯体を除去する第２の工程と、基板の表面に水素ガスを間欠的に供給し、吸着している金属錯体の配位子を除去する第３の工程と、基板の表面を不活性ガスでパージして過剰の水素ガスを除去する第４の工程と、基板の表面に酸化性ガスを間欠的に供給し、吸着している金属錯体の末端基を水酸基に変える第５の工程と、基板の表面を不活性ガスでパージして過剰の酸化性ガスを除去する第６の工程とを有し、第１の工程から第６の工程までを繰り返して行うことにより、基板の上に所定の膜厚を有する薄膜を形成することを特徴としている。
【００２３】
本発明において、酸化性ガスは水蒸気とすることができる。
【００２４】
また、本発明において、基板はシリコン基板とし、薄膜は高誘電率絶縁膜とすることができる。ここで、高誘電率絶縁膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、ＴｉＯ２およびＣｅＯ２よりなる群から選ばれる少なくとも１種の材料からなる膜とすることができる。また、高誘電率絶縁膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｐｒ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、ＴｉＯ２およびＣｅＯ２よりなる群から選ばれる少なくとも１種の材料にＳｉＯ２を混合した材料からなる膜とすることもできる。高誘電率絶縁膜がＡｌ２Ｏ３からなる膜である場合には、金属錯体はＡｌ（ＣＨ３）３であることが好ましい。また、高誘電率絶縁膜がＨｆＯ２からなる膜である場合には、金属錯体はＨｆＣｌ４、Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４、Ｈｆ［Ｎ（ＣＨ３）２］４およびＨｆ［Ｎ（Ｃ２Ｈ５）ＣＨ３］４よりなる群から選ばれるいずれか１とすることが好ましい。
【００２５】
【発明の実施の形態】
実施の形態１．
本発明による高誘電率絶縁膜（以下、Ｈｉｇｈ−ｋ膜という。）の形成方法を図１〜図４を用いて説明する。
【００２６】
図１は、本発明によるＨｉｇｈ−ｋ膜の形成方法を示すフローチャートである。まず、Ｈｉｇｈ−ｋ膜を形成するための基板を準備し、この基板を原子層ＣＶＤ装置の成膜室内に載置する。
【００２７】
基板としては、例えば、シリコン基板などの半導体基板を用いることができる。また、半導体基板の所定の領域には素子分離領域が形成されていてもよく、１の素子分離領域と他の素子分離領域とによって挟まれた領域にシリコン酸化膜が形成されていてもよい。
【００２８】
次に、基板の表面に原料となる金属錯体を間欠的（パルス的）に供給する（ステップ１）。このとき、金属錯体の反応サイトと選択的に反応を起こす温度（例えば、１５０℃〜３５０℃）となるように基板表面の温度を設定する。これにより、基板表面に金属錯体を化学吸着させることができる。
【００２９】
金属錯体は、Ｈｉｇｈ−ｋ膜の種類に応じて適宜選択される。例えば、Ｈｉｇｈ−ｋ膜としてアルミナ（Ａｌ２Ｏ３）膜を成膜する場合には、トリメチルアルミニウム（Ａｌ（ＣＨ３）３）を金属錯体として用いることができる。また、Ｈｉｇｈ−ｋ膜としてハフニア（ＨｆＯ２）膜を成膜する場合には、四塩化ハフニウム（ＨｆＣｌ４）、テトラキス（ジエチルアミノ）ハフニウム（Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４）、テトラキス（ジメチルアミノ）ハフニウム（Ｈｆ［Ｎ（ＣＨ３）２］４）またはテトラキス（エチルメチルアミノ）ハフニウム（Ｈｆ［Ｎ（Ｃ２Ｈ５）ＣＨ３］４）などを用いることができる。
【００３０】
尚、Ｈｉｇｈ−ｋ膜の材料は、アルミナおよびハフニアに限られるものではない。例えば、ジルコニア（ＺｒＯ２）、酸化ランタン（Ｌａ２Ｏ３）、酸化プラセオジム（Ｐｒ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化チタン（ＴｉＯ２）または酸化セリウム（ＣｅＯ２）などの金属酸化物を用いてもよい。また、これらの金属酸化物同士の固溶体を用いてもよいし、これらの金属酸化物とＳｉＯ２との固溶体を用いてもよい。使用するＨｉｇｈ−ｋ膜に対応した金属錯体であって、原子層ＣＶＤ法による成膜が可能な金属錯体であれば本発明に適用することが可能である。
【００３１】
図２は、金属錯体がシリコン基板１の表面に化学吸着している様子を示した図である。図において、Ｍは金属原子を、Ｌは配位子をそれぞれ表わしている。化学吸着は、吸着分子である金属錯体分子がシリコン基板１表面のシラノール基（−ＳｉＯＨ基）と反応し、金属原子Ｍが酸素（Ｏ）を介してシリコン（Ｓｉ）と結合することによって起こる。一方、金属錯体分子中の配位子Ｌは反応サイトとして働かず、その一部はシラノール基の水素原子（Ｈ）と反応し副生成物を形成して脱離する。
【００３２】
例えば、トリメチルアルミニウムを金属錯体としてシリコン基板の表面に吸着させた場合、式（１）の反応によって、Ｓｉ−Ｏ−Ａｌ（ＣＨ３）２の結合が形成される。一方、配位子であるメチル基の１つは、水酸基の水素と結合しメタン（ＣＨ４）となって揮発する。
【００３３】
【化１】
2005032908.tif 000003
【００３４】
次に、基板の表面に不活性ガスを導入して、基板表面が不活性ガスで飽和された状態になるようにし、基板表面から余剰の金属錯体および副生成物を除去する（ステップ２）。不活性ガスとしては、基板や金属錯体に対して不活性なガスを用いる。例えば、窒素（Ｎ２）ガス、ヘリウム（Ｈｅ）ガスまたはアルゴン（Ａｒ）ガスなどを用いることができる。
【００３５】
次に、不活性ガスの導入を停止し、代わって、基板の表面に水素（Ｈ２）ガスを間欠的に導入する（ステップ３）。これにより、基板表面に吸着している金属錯体中の残りの配位子Ｌを水素と置換することができる（図３）。置換した配位子Ｌは、副生成物となって金属錯体から脱離する。このように、本発明では水素ガスによって配位子の還元を行うので、活性水素を用いる場合のような特別の装置は不要である。
【００３６】
また、本発明によれば、活性水素を用いる場合に比べて、効率的に配位子を除去することが可能である。
【００３７】
活性水素を用いて配位子を除去する方法では、成膜室内の圧力を一定に保つため、窒素ガスまたはアルゴンガスなどのキャリアガスを流した状態で成膜室内に水素を導入する。そして、水素の導入と同時にＲＦまたはマイクロ波を印加することによって活性水素を発生させる。しかしながら、水素とともにキャリアガスも流しているため、生成する活性水素の量は比較的少ないものとならざるを得ない。
【００３８】
一方、本発明によれば、不活性ガスの導入を停止して成膜室内のガスを全て水素ガスに置き換えた状態で反応を進めるので、効率的に配位子を除去することができる。
【００３９】
例えば、トリメチルアルミニウムを金属錯体としてシリコン基板の表面に吸着させた場合、式（１）の反応によって形成されたＳｉ−Ｏ−Ａｌ（ＣＨ３）２は、式（２）の反応によってＳｉ−Ｏ−ＡｌＨ２に変化する。この際、配位子としてのメチル基はメタンとなって揮発する。
【００４０】
【化２】
2005032908.tif 000004
【００４１】
次に、基板の表面に再び不活性ガスを導入し、余剰の水素ガスおよび副生成物を除去する（ステップ４）。
【００４２】
その後、不活性ガスの導入を停止し、代わって、基板表面に酸化性ガスを間欠的に供給する（ステップ５）。これにより、吸着している金属錯体の末端基を水酸基に変えることができる。具体的には、図４に示すように金属原子Ｍに結合している水素原子が全て水酸基に変わるまで反応を進める。このようにすることによって、表面を水素ではなく水酸基によって終端させることができるので、次の反応サイクルで供給される金属錯体分子の吸着を容易にすることが可能となる。ここで、本発明においては、酸化性ガスとして水蒸気を用いることが好ましい。水蒸気を用いることによって、活性酸素を用いる場合に比べて、装置を単純かつ安価なものとすることができる。
【００４３】
例えば、トリメチルアルミニウムを金属錯体としてシリコン基板の表面に吸着させた場合、式（２）の反応によって形成されたＳｉ−Ｏ−ＡｌＨ２は、式（３）の反応によってＳｉ−Ｏ−Ａｌ（ＯＨ）２に変化する。
【００４４】
【化３】
2005032908.tif 000005
【００４５】
最後に、基板の表面に不活性ガスを導入し、余剰の水分子および副生成物を除去する（ステップ６）。
【００４６】
以上のステップ１〜ステップ６の過程を１サイクルとして行うことにより、基板上に１原子層の薄膜を形成することができる。そして、このサイクルを複数回繰り返すことによって、複数の原子層からなる薄膜を形成することができる。繰り返すサイクルの回数は、所望とする薄膜の膜厚によって適宜設定すればよい。
【００４７】
１つの例として、シリコン基板の表面にトリメチルアルミニウムを０．５秒間〜１秒間供給した。この際の基板の表面温度は３００℃〜４００℃であり、成膜室内の圧力は１００ｍＴｏｒｒ〜３００ｍＴｏｒｒ（約１３．３Ｐａ〜約４０．０Ｐａ）であった。次に、シリコン基板の表面に窒素ガスを３秒間パージした後、水素ガスを１秒間供給した。続いて、シリコン基板の表面に窒素ガスを３秒間パージした後、窒素をキャリアガスとして水蒸気を１秒間供給した。その後、窒素ガスを５秒間パージした。以上を１サイクルとして反応を繰り返すことによって、シリコン基板上にアルミナ膜を成膜した。このアルミナ膜中に含まれる炭素量を２次イオン質量分析法によって測定したところ、１×１０１９ａｔｏｍｓ／ｃｍ３であった。一方、トリメチルアルミニウムと水蒸気とを交互に供給する従来法によって成膜したアルミナ膜では、炭素量は２×１０２０ａｔｏｍｓ／ｃｍ３であった。この場合、炭素は、トリメチルアルミニウムの配位子であるメチル基に由来する不純物である。
【００４８】
また、他の例として、過酸化水素水とフッ酸との混合溶液で洗浄したシリコン基板の上に０．７ｎｍの膜厚でシリコン酸窒化膜を形成した後、この表面に窒素ガスをキャリアガスとして四塩化ハフニウムを１５秒間〜２秒間供給した。この際の基板の表面温度は３００℃〜４００℃であり、成膜室内の圧力は１００ｍＴｏｒｒ〜３００ｍＴｏｒｒ（約１３．３Ｐａ〜約４０．０Ｐａ）であった。次に、シリコン基板の表面に窒素ガスを４秒間パージした後、水素ガスを１秒間供給した。続いて、シリコン基板の表面に窒素ガスを４秒間パージした後、窒素をキャリアガスとして水蒸気を１秒間供給した。その後、窒素ガスを７秒間パージした。以上を１サイクルとして反応を繰り返すことによって、シリコン基板上にシリコン酸窒化膜を介してハフニア膜を成膜した。このハフニア膜中に含まれる塩素量を２次イオン質量分析法によって測定したところ、２×１０１９ａｔｏｍｓ／ｃｍ３であった。この値は、活性酸素としてオゾンを用いて酸化を行った場合の値と同程度であった。一方、四塩化ハフニウムと水蒸気とを交互に供給する従来法によって成膜したハフニア膜では、塩素量は８×１０２０ａｔｏｍｓ／ｃｍ３であった。尚、この場合の塩素は、四塩化ハフニウムの配位子である塩素に由来する不純物である。
【００４９】
本実施の形態によれば、基板表面に金属錯体分子を吸着させた後に金属錯体中の配位子を除去することによって、残留不純物量の少ないＨｉｇｈ−ｋ膜を形成することができる。具体的には、水と金属錯体原料とを交互に基板表面に供給し、配位子を除去せずに成膜を繰り返す従来法に比較して、Ｈｉｇｈ−ｋ膜中に含まれる配位子起因の不純物の量を１０分の１〜１００分の１程度にまで低減させることが可能である。
【００５０】
また、本実施の形態によれば、水素ガスによって金属錯体中の配位子を除去するとともに、水蒸気によって酸化反応を行う。したがって、活性水素や活性酸素を利用する場合のような複雑で高価な装置を必要せず、汎用の原子層ＣＶＤ装置を用いてＨｉｇｈ−ｋ膜を形成することができる。
【００５１】
また、本実施の形態によれば、水素ガスで還元した後に水で酸化するので、１回の反応サイクルが終了した後の基板表面を水酸基によって終端させることができる。これにより、次のサイクルで供給される金属錯体を容易に吸着させることが可能となる。
【００５２】
さらに、本実施の形態によれば、水を用いて酸化反応を行うので、活性酸素を用いた場合に起こるＨｉｇｈ−ｋ膜堆積中の基板酸化の問題をなくすことができる。したがって、プロセス条件尤度の大きい原子層ＣＶＤ法の特徴を生かしてＨｉｇｈ−ｋ膜を形成することができる。
【００５３】
実施の形態２．
本実施の形態では、本発明によるＨｉｇｈ−ｋ膜の形成方法を用いて半導体装置を製造する方法について説明する。
【００５４】
図５は、本実施の形態にかかる半導体装置の断面図の一例である。
【００５５】
図５に示すように、シリコン基板２には、拡散層３、素子分離領域４、ソース・ドレイン領域５、エクステンション領域６およびパンチスルー防止拡散層７が形成されている。また、シリコン基板２の上には、シリコン酸化膜８、Ｈｉｇｈ−ｋ膜９およびゲート電極１０がこの順に形成されており、これらの側壁には第１のサイドウォール１１および第２のサイドウォール１２が形成されている。そして、ソース・ドレイン領域５およびゲート電極１０の上には、金属シリサイド層１３が形成されている。尚、図１において、１４は層間絶縁膜、１５はコンタクト、１６は配線層である。
【００５６】
図６〜図１０は、本実施の形態にかかる半導体装置の製造方法を示す図である。
【００５７】
まず、図６に示すように、シリコン基板２の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域４を形成する。
【００５８】
次に、フォトリソグラフィ法を用いて、シリコン基板２に拡散層３を形成する。例えば、所定領域にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、シリコン基板１内にＮ型またはＰ型の不純物を注入する。その後、熱処理により不純物を拡散させることによって、Ｎ型拡散層またはＰ型拡散層を形成することができる。
【００５９】
次に、図７に示すように、シリコン基板２表面の素子分離領域４に挟まれた領域にシリコン酸化膜８を形成する。ここで、シリコン酸化膜８は、極力薄く形成されることが好ましい。具体的には、８００℃〜１，２００℃の温度で行うドライ酸化、低温下でプラズマを用いたラジカル酸化、またはオゾン酸化などによって、膜厚０．５ｎｍ〜２ｎｍ程度に形成して用いることができる。
【００６０】
シリコン酸化膜８を形成した後は、続いてＨｉｇｈ−ｋ膜９を形成する。Ｈｉｇｈ−ｋ膜９の材料としては、例えば、アルミナ（Ａｌ２Ｏ３）、ハフニア（ＨｆＯ２）、ジルコニア（ＺｒＯ２）、酸化ランタン（Ｌａ２Ｏ３）、酸化プラセオジム（Ｐｒ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化チタン（ＴｉＯ２）若しくは酸化セリウム（ＣｅＯ２）などの金属酸化物、これらの金属酸化物の固溶体またはこれらの金属酸化物とＳｉＯ２との固溶体などを用いることができる。
【００６１】
例えば、実施の形態１で説明した方法にしたがい、Ｈｉｇｈ−ｋ膜９としてハフニウムアルミネート膜を基板上に形成する。ここで、基板とはシリコン酸化膜８の形成までが終了した基板をいい、Ｈｉｇｈ−ｋ膜９はシリコン酸化膜８および素子分離領域４の上に形成される。
【００６２】
具体的には、図１に示すステップ１により基板の表面に、金属錯体原料としてのトリメチルアルミニウムを間欠的に供給する。尚、原子層ＣＶＤ法による成膜が可能なものであれば、他のアルミニウム錯体を用いてもよい。このとき、基板の表面がトリメチルアルミニウムの反応サイトと選択的に反応する温度となるように基板の表面温度を設定する。例えば、基板の表面温度が３００℃〜４００℃程度となるように温度を設定することができる。
【００６３】
ステップ１によってトリメチルアルミニウムを基板の表面に化学吸着させた後は、図１のステップ２にしたがって基板の表面を不活性ガスでパージする。これにより、余剰のトリメチルアルミニウムおよびトリメチルアルミニウムが基板の表面に化学吸着する際に生成したメタンを除去することができる。
【００６４】
次に、図１のステップ３にしたがって、基板の表面に水素ガスを間欠的に導入する。これにより、基板の表面に吸着したアルミニウム錯体由来の配位子（メチル基）を除去することができる。
【００６５】
続いて、図１のステップ４にしたがって、基板の表面を不活性ガスでパージして、余剰の水素ガスおよび水素ガスとの反応によって生成したメタンを除去する。
【００６６】
その後、図１のステップ５にしたがって基板の表面に水蒸気を間欠的に供給し、アルミニウムに結合している水素原子を水酸基に変える。
【００６７】
最後に、図１のステップ６にしたがって基板の表面を不活性ガスでパージし、余剰の水蒸気および副生成物としての水素ガスを除去する。
【００６８】
以上の工程によって１原子層のアルミナ膜を形成することができる。その後、上記のステップ１〜ステップ６までをさらに２サイクル繰り返して行ってから、ハフニア膜の形成工程に移る。
【００６９】
ハフニア膜は、例えば四塩化ハフニウムを金属錯体原料として用い、図１のステップ１〜６までをアルミナ膜の上で行うことによって形成することができる。尚、原子層ＣＶＤ法による成膜が可能なものであれば、他のハフニウム錯体を用いてもよい。例えば、テトラキス（ジエチルアミノ）ハフニウム、テトラキス（ジメチルアミノ）ハフニウムまたはテトラキス（エチルメチルアミノ）ハフニウムなどを用いてもよい。
【００７０】
そして、アルミナ膜の形成とハフニア膜の形成とを交互に繰り返して行うことによって、ハフニウムアルミネート膜を形成することができる。例えば、上記のアルミナ膜形成のための反応サイクルを２回行った後、ハフニア膜形成のための反応サイクルを１回行う。そして、このアルミナ膜の反応サイクル２回とハフニア膜の反応サイクル１回を１つのサイクルとし、全体で３０のサイクルを繰り返して行うことによって、基板上にハフニウムアルミネート膜を堆積することができる。
【００７１】
本実施の形態によれば、Ｈｉｇｈ−ｋ膜９中に含まれる配位子起因の不純物濃度を従来より大きく低減させることができる。具体的には、水と金属錯体とを交互に基板表面に供給し、配位子を除去せずに成膜を繰り返す従来法に比較して、Ｈｉｇｈ−ｋ膜中の不純物濃度を１０分の１〜１００分の１程度にまで低減させることが可能である。例えば、１０２０オーダーの不純物濃度を１０１８〜１０１９オーダーまで低減させることができる。
【００７２】
尚、半導体装置の電気的特性の点からは、シリコン酸化膜８およびＨｉｇｈ−ｋ膜９を合わせた膜厚（すなわち、ゲート絶縁膜の膜厚）が、シリコン酸化膜換算膜厚（ＥＯＴ）にして１．０ｎｍ〜５．０ｎｍの範囲内にあるようにすることが好ましい。
【００７３】
Ｈｉｇｈ−ｋ膜９を形成した後は、公知の方法によってゲート電極１０を形成し、図８の構造とする。ゲート電極材料としては、例えば、多結晶シリコン膜またはアモルファスシリコン膜などを用いることができる。
【００７４】
次に、ゲート電極１０の側壁に第１のサイドウォール１１を形成した後、シリコン基板２内の拡散層３に不純物をイオン注入する。その後、熱処理による活性化を行うことによってエクステンション領域６を形成し、図９に示す構造とする。
【００７５】
次に、ゲート電極１０および第１のサイドウォール１１をマスクに用いてハロー注入を行い、パンチスルー防止拡散層７を形成する。その後、第１のサイドウォール１１の側壁にさらに第２のサイドウォール１２を形成し、シリコン基板２内の拡散層３に不純物をイオン注入する。続いて、熱処理による活性化を行うことによってソース・ドレイン領域５を形成する（図１０）。
【００７６】
次に、ゲート電極１０およびソース・ドレイン領域５の上にニッケルシリサイド層などの金属シリサイド層１３を形成し、ゲート電極１０およびソース・ドレイン領域５の低抵抗化を図る。その後、公知の方法によって、層間絶縁膜１４、コンタクト１５および配線１６を形成することによって、図５に示す構造の半導体装置（電界効果型トランジスタ）を得ることができる。
【００７７】
１つの例として、まず、面方位（１００）で直径３０ｃｍのＰ導電型単結晶シリコン基板を準備した。このシリコン基板に素子分離領域および拡散層を形成した後、シリコン基板表面の素子分離領域に挟まれた領域にシリコン酸化膜を熱酸化法によって形成した。ここで、シリコン酸化膜の膜厚は１ｎｍであった。
【００７８】
次に、シリコン酸化膜および素子分離領域の上にハフニウムアルミネート膜を堆積した。
【００７９】
まず、シリコン基板の表面にトリメチルアルミニウムを０．５秒間供給した。この際の基板の表面温度は３００℃〜４００℃であり、成膜室内の圧力は１００ｍＴｏｒｒ〜３００ｍＴｏｒｒ（約１３．３Ｐａ〜約４０．０Ｐａ）であった。次に、シリコン基板の表面に窒素ガスを３秒間パージした後、水素ガスを１秒間供給した。続いて、シリコン基板の表面に窒素ガスを３秒間パージした後、窒素をキャリアガスとして水蒸気を１秒間供給した。その後、窒素ガスを５秒間パージした。以上を１サイクルとしてアルミナ膜を成膜し、この反応を２サイクル繰り返した。
【００８０】
次に、窒素ガスをキャリアガスとして四塩化ハフニウムを１秒間〜２秒間アルミナ膜の表面に供給した。尚、基板の表面温度は３００℃〜４００℃、成膜室内の圧力は１００ｍＴｏｒｒ〜３００ｍＴｏｒｒ（約１３．３Ｐａ〜約４０．０Ｐａ）に維持した。次に、アルミナ膜の表面に窒素ガスを４秒間パージした後、水素ガスを１秒間供給した。続いて、アルミナ膜の表面に窒素ガスを４秒間パージした後、窒素をキャリアガスとして水蒸気を１秒間供給した。その後、窒素ガスを７秒間パージした。以上を１サイクルとしてハフニア膜を成膜した。
【００８１】
そして、上記のアルミナ膜の反応サイクル２回とハフニア膜の反応サイクル１回を１つのサイクルとし、全体で３０のサイクルを繰り返して行うことによって、膜厚３．０ｎｍのハフニウムアルミネート膜を形成した。このハフニウムアルミネート膜中の各元素の比は、ハフニウム：アルミニウム＝０．２２：０．７８であった。
【００８２】
ハフニウムアルミネート膜を堆積した後、減圧酸素雰囲気中において１，０５０℃で１秒間の熱処理を行った。次に、アンドープの多結晶シリコン膜を１５０ｎｍ堆積し、フォトリソグラフィ法およびエッチング法を用いてゲート電極を形成した。その後、シリコン酸化膜を１０ｎｍの膜厚で堆積し、エッチバックして第１のサイドウォールを形成した。
【００８３】
次に、ゲート電極および第１のサイドウォールをマスクとして、シリコン基板内の拡散層にヒ素（Ａｓ）をイオン注入することによりエクステンション領域を形成した。この際のイオン注入のエネルギーは２ｋｅＶ、ドーズ量は３×１０１５／ｃｍ２であった。続いて、ホウ素（Ｂ）をハロー注入することによって、パンチスルー防止のためのＰ導電型パンチスルー防止拡散層を形成した。
【００８４】
次に、膜厚１５ｎｍのシリコン酸化膜、膜厚２５ｎｍのシリコン窒化膜および膜厚３５ｎｍのシリコン酸化膜をこの順に堆積した。そして、シリコン窒化膜をエッチングストッパーとして、上層のシリコン酸化膜の異方性エッチングを行った。続いて、下層のシリコン酸化膜をエッチングストッパーとして、露出したシリコン窒化膜の異方性エッチングを行った。その後、露出した下層のシリコン酸化膜をウェットエッチングにより除去して第２のサイドウォールを形成した。
【００８５】
次に、第２のサイドウォールをマスクとして、シリコン基板内の拡散層に不純物をイオン注入した後、１，０５０℃で１秒間の熱処理を行うことによってＮ導電型ソース・ドレイン領域を形成した。
【００８６】
次に、スパッタ法を用いてニッケル層を堆積した後、熱処理を施すことによって、ゲート電極およびソース・ドレイン領域の上にニッケルシリサイド層を形成した。その後、層間絶縁膜、コンタクトおよび銅配線を形成することによって電界効果型トランジスタを得た。このトランジスタにおけるゲート絶縁膜のシリコン酸化膜換算膜厚は１．５ｎｍであった。
【００８７】
本実施の形態によれば、基板表面に金属錯体分子を吸着させた後に金属錯体中の配位子を除去することによって、残留不純物量の少ないＨｉｇｈ−ｋ膜を形成することができるので、信頼性に優れたＨｉｇｈ−ｋ膜を有する半導体装置を製造することができる。また、絶縁膜中での電荷の発生を抑制して、トランジスタの電流値の低下を低減することができる。
【００８８】
また、本実施の形態によれば、基板表面に金属錯体分子を吸着させた後、水素ガスを導入することによって金属錯体中の配位子を除去するので、活性水素を利用する場合のような複雑で高価な装置を必要としない。したがって、低コストで半導体装置を製造することが可能となる。
【００８９】
さらに、本実施の形態によれば、水を用いて酸化反応を行うので、活性酸素を用いた場合に起こるＨｉｇｈ−ｋ膜堆積中の基板酸化の問題をなくすことができる。したがって、トランジスタのゲート容量の低下を防ぐことが可能となる。
【００９０】
実施の形態１および２においては、高誘電率絶縁膜を形成する方法について示したが、本発明はこれに限られるものではない。原子層ＣＶＤ法によって成膜可能なものであれば他の薄膜であってもよい。
【００９１】
【発明の効果】
本発明によれば、水素ガスを用いて金属錯体中の配位子を除去するので、配位子起因の不純物濃度の小さい薄膜を形成することができる。また、酸化性ガスとして水蒸気を用いることにより、簡単な装置を用いてプロセス尤度の大きい薄膜を形成することができる。
【００９２】
また、本発明によれば、酸化性ガスとして水蒸気を用いることにより、薄膜形成時に基板が酸化されるのを防ぐことができる。したがって、Ｈｉｇｈ−ｋ膜形成時のシリコン基板の酸化によって、半導体装置の電気的特性が低下するのを防ぐことができる。
【図面の簡単な説明】
【図１】本発明によるＨｉｇｈ−ｋ膜の形成方法を示すフローチャートである。
【図２】実施の形態１によるＨｉｇｈ−ｋ膜の形成工程を示す断面図である。
【図３】実施の形態１によるＨｉｇｈ−ｋ膜の形成工程を示す断面図である。
【図４】実施の形態１によるＨｉｇｈ−ｋ膜の形成工程を示す断面図である。
【図５】実施の形態２における半導体装置の断面図である。
【図６】実施の形態２における半導体装置の製造工程を示す断面図である。
【図７】実施の形態２における半導体装置の製造工程を示す断面図である。
【図８】実施の形態２における半導体装置の製造工程を示す断面図である。
【図９】実施の形態２における半導体装置の製造工程を示す断面図である。
【図１０】実施の形態２における半導体装置の製造工程を示す断面図である。
【符号の説明】
１，２  シリコン基板、  ３  拡散層、  ４  素子分離領域、  ５  ソース・ドレイン領域、  ６  エクステンション領域、  ７  パンチスルー防止拡散層、８  シリコン酸化膜、  ９  Ｈｉｇｈ−ｋ膜、  １０  ゲート電極、  １１  第１のサイドウォール、  １２  第２のサイドウォール、  １３  金属シリサイド層、  １４  層間絶縁膜、  １５  コンタクト、  １６  配線層。
【図１】
2005032908.tif 000006
【図２】
2005032908.tif 000007
【図３】
2005032908.tif 000008
【図４】
2005032908.tif 000009
【図５】
2005032908.tif 000010
【図６】
2005032908.tif 000011
【図７】
2005032908.tif 000012
【図８】
2005032908.tif 000013
【図９】
2005032908.tif 000014
【図１０】
2005032908.tif 000015