(57)【要約】【課題】  電圧駆動式アレイにおける素子ごとの厚さのばらつきの影響を補償すること。【解決手段】  本発明は、各素子（１２）が少なくとも１つの行および複数の列に配置されたアレイを有する電圧駆動式アレイ（１０）を提供する。抵抗素子（３４）は第１の端部および第２の端部を有し、各端部に第１の電圧および第２の電圧がそれぞれ印加される。第１の電圧は第２の電圧とは異なる。各行（１４）または各列（１６）に接続される抵抗素子上の位置は、抵抗素子上の異なる位置のそれぞれが対応する行または列に、それ以外の部分に印加する電圧とは異なる電圧を印加するような位置になっている。【選択図】図１
2005227772.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの行（１４）および複数の列（１６）に編成された個々の素子（１２）からなるアレイと、電圧供給源とからなる電圧駆動式アレイ（１０）であって、
前記電圧供給源が、
第１の端部および第２の端部を有する抵抗素子（３４）と、
前記第１の端部に印加される第１の電圧と、
前記第１の電圧とは異なる、前記第２の端部に印加される第２の電圧と
を含み、
前記抵抗素子（３４）上の異なる位置のそれぞれが、前記行または前記列（１６）のうちの対応する１つの行または列（１６）に接続され、前記抵抗素子（３４）上の異なる位置のそれぞれが、前記対応する１つの行または列に、それ以外の部分とは異なる電圧を印加する、電圧駆動式アレイ。
【請求項２】
前記抵抗素子（３４）がポリシリコンからなる、請求項１に記載の電圧駆動式アレイ。
【請求項３】
前記抵抗素子（３４）の前記第１の端部と前記第２の端部との間の位置に印加される第３の電圧をさらに含む、請求項１に記載の電圧駆動式アレイ。
【請求項４】
前記列（１６）のそれぞれが、前記抵抗素子（３４）に接続される、請求項１に記載の電圧駆動式アレイ。
【請求項５】
前記電圧供給源は、電圧を時間遅延多重化して前記アレイに供給するように構成される、請求項４に記載の電圧駆動式アレイ。
【請求項６】
第２の電圧供給源および第３の電圧供給源をさらに含み、
前記電圧供給源、前記第２の電圧供給源および前記第３の電圧供給源のそれぞれが、前記行（１４）または前記列（１６）に、それ以外の前記電圧供給源、前記第２の電圧供給源および前記第３の電圧供給源とは異なる電圧を印加する、請求項１に記載の電圧駆動式アレイ。
【請求項７】
前記個々の素子（１２）は照明素子であり、
前記電圧供給源は、前記列（１６）または前記行（１４）のそれぞれに、前記照明素子で第１の色を生成するのに十分なだけの電圧を供給し、
前記第２の電圧供給源は、前記列（１６）または前記行（１４）のそれぞれに、前記照明素子で第２の色を生成するのに十分なだけの電圧を供給し、
前記第３の電圧供給源は、前記列（１６）または前記行（１４）のそれぞれに、前記照明素子で第３の色を生成するのに十分なだけの電圧を供給する、請求項６に記載の電圧駆動式アレイ。
【請求項８】
前記第１の色は赤であり、前記第２の色は緑であり、前記第３の色は青である、請求項７に記載の電圧駆動式アレイ。
【請求項９】
前記個々の素子（１２）のそれぞれが照明素子である、請求項１に記載の電圧駆動式アレイ。
【請求項１０】
前記照明素子のそれぞれが、
外側半透明プレート（２２）と、
前記半透明プレート（２２）に対して実質的に平行に配置され、且つ前記半透明プレート（２２）から離して配置された反射性中間プレート（２４）と、
第１の電位に接続された下側プレート（２６）と、
少なくとも１つの前記反射性中間プレート（２４）と前記下側プレート（２６）との間に配置された少なくとも１つのばねとをさらに含み、
前記中間プレート（２４）を第２の電位に接続すると、前記反射性中間プレート（２４）と前記下側プレート（２６）との間にキャパシタンスが生成され、前記反射性中間プレート（２４）が前記反射性中間プレート（２４）と前記外側半透明プレート（２２）との間に所望の距離を画定する位置まで移動される、請求項１に記載の電圧駆動式アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して電圧駆動式アレイに関し、詳しくは素子ごとの厚さのばらつきを補償するように構成された電圧駆動式アレイに関する。
【背景技術】
【０００２】
電圧駆動式アレイは、電圧駆動式素子の２次元アレイを形成する、複数のアドレス指定可能な素子からなる半導体デバイスである。たとえば、電圧駆動式アレイの１つの既知の用途は画素表示画面である。表示画面上の各画素は、電圧駆動式アレイのアドレス指定可能な１つの素子である。
【０００３】
電圧駆動式アレイの各素子は、入力駆動電圧源に応答して出力を生成する。たとえば画素表示画面の場合、アレイ内の所望の画素（アレイ内で特定の行アドレス／列アドレスを有する）に対応する素子に特定の大きさの駆動電圧を印加することにより、その画素から特定周波数の光波を放出させることができる（それによって目に見える特定の色が生成される）。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電圧駆動式アレイ内の素子の出力は、特に、素子に印加される駆動電圧のレベルや、素子の機械的および光学的特性によって決まる。さらに、素子の機械的および光学的特性は、素子を形成する薄膜の厚さ（および材料特性）によって決まる。しかしながら、電圧駆動式アレイの製造に用いられる従来の半導体製造プロセスでは、デバイス内の薄膜の厚さや材料特性にばらつきが生じることがあった。そのため、電圧駆動式アレイ上の或る位置の素子に特定の駆動電圧を加えたときの出力は、それと同レベルの駆動電圧を他の位置の素子に加えたときの出力と異なることがあった。たとえば、アレイの厚さが第１の素子と第２の素子とで異なる場合、画素表示装置上の或る画素に対応する素子に或るレベルの駆動電圧を加えたときに生成されるグレースケールまたはカラーの出力は、同じアレイ上の他の素子の出力と異なることがある。
【０００５】
本発明はそれらの事を考慮して開発された。
【課題を解決するための手段】
【０００６】
本発明は、一実施形態において、少なくとも１つの行および複数の列に編成された個々の素子からなるアレイと、電圧供給源とからなる電圧駆動式アレイであって、前記電圧供給源が、第１の端部および第２の端部を有する抵抗素子と、前記第１の端部に印加される第１の電圧と、前記第１の電圧とは異なる、前記第２の端部に印加される第２の電圧とを含み、前記抵抗素子上の異なる位置のそれぞれが前記行または前記列のうちの対応する１つの行または列に接続され、前記抵抗素子上の異なる位置のそれぞれが前記対応する１つの行または列に、それ以外の部分とは異なる電圧を印加するように構成される、電圧駆動式アレイを提供する。
【発明を実施するための最良の形態】
【０００７】
次に、添付の図面を参照して本発明について説明する。
【０００８】
本明細書に記載する実施形態は、電圧駆動式半導体アレイデバイスの個々のアレイ要素に駆動電圧を印加したときに生じるデバイスの厚さの変動を補償する方法およびシステムに関する。概して、電圧供給源によって、異なるアレイ要素に異なる電圧を印加する。電圧供給源は、抵抗素子と、該抵抗素子の両端に電圧を加えて抵抗素子上の物理的に異なる位置に異なる電圧レベルを生成する１以上の電圧源とを含む。各アレイ要素は、抵抗素子上の物理的に異なる位置で抵抗素子に接続される。抵抗素子上の物理的に異なる位置に異なる駆動電圧が生成され、その駆動電圧が対応するアレイ素子に供給される。
【０００９】
ここで図１を参照する。図１は、行１４（１４ａ〜１４ｈ）と列（１６）とに分割された複数の個々の素子１２を有する電圧駆動式アレイ１０を示す。複数のタップ２０によって、電圧供給源１８が電圧駆動式アレイ１０に接続される。時間遅延多重化処理の関係で、各タップ２０は対応する列１６に接続され、各素子をアドレス指定して電圧供給源１８により駆動することができるように構成される（詳細は後で説明する）。当業者にはすぐに分かると思われるが、タップ２０を各素子に接続する手段は、導電性シリコン接続であっても、銅線であってもよく、その他、各素子に電圧駆動源を接続する任意の既知の手段であってよい。タップ２０は、列１６中の各素子１２内のトランジスタ回路に接続された金属導体であってもよい。そのような金属としては、アルミニウムや、チタンのような耐熱性金属の層をアルミニウムに積み重ねたものがある。タップ２０は、ドープト・ポリシリコンであってもよい。当業者であれば、他の金属をタップ２０に使用してもよいことが分かるであろう。
【００１０】
電圧供給源１８は、抵抗素子３４の両端に接続されたＤＡＣ（デジタル／アナログコンバータ）３２ａおよびＤＡＣ３２ｂを含む。ＤＡＣ３２ａおよびＤＡＣ３２ｂは協動して抵抗素子３４の両端に電圧を加える。一実施形態において、抵抗素子３４は多結晶シリコンからなる単一の素子である。タップ２０は、抵抗素子３４上の様々な位置に接続される。したがって、抵抗素子３４は、各タップ２０の電圧レベルが抵抗素子３４上のタップ２０の物理的位置の関数になるという点で、「電圧分配器」として機能する。当業者にはすぐに分かると思われるが、タップに電流が流れない状態にするために、抵抗素子３４の抵抗値には、抵抗素子３４を流れる電流が、タップ２０を流れる電流に比べて非常に大きくなるような抵抗値が選択される。
【００１１】
各素子１２は、どのような電圧駆動素子であってもよい。一実施形態では、各素子として干渉計を用いる。しかしながら、個々の素子１２として、アレイ状に配置された任意の電圧駆動素子を使用できることは、当業者には明らかであろう。
【００１２】
図２は、図１に示した個々の素子１２を構成する例示的な照明素子１２ａを示す断面図である。素子１２ａは、ＭＥＭ（微小電気機械）デバイスであってもよい。ＭＥＭデバイスは、光で照らされたときの応答として、所望の周波数を有する特定の光波を放出することにより、所望の色を生成することができる。照明素子１２ａは、半透明の外側プレート２２と、反射性の中間プレート２４と、下側プレート２６とを有する。反射性中間プレート２４と下側プレート２６との間には、バネ２８が配置される。各素子１２ａの反射性中間プレート２４は対応するタップ２０に接続され、タップ２０はさらに抵抗素子３４に接続される。後で詳しく説明するように、各タップ２０上の連結点には、スイッチ回路１４０が設けられる。下側プレート２６は、タップ２０から供給される電位とは異なる別の電位に接続される。一実施形態において、その電位は接地電位である。他の実施形態において、タップ２０および下側プレート２６の電圧極性は、図示したものとは逆にしてもよい。
【００１３】
図２は、外側プレート２２が中間プレート２４から距離Ｄ１だけ離して配置され、外側プレート２２が下側プレート２６から距離Ｄ２だけ離して配置されることを示している。距離Ｄ２は、電圧駆動式アレイ内の所与の素子の厚さを示す。上で述べたように、半導体製造プロセスの後、距離Ｄ２は、電圧駆動式アレイ１０（図１）内の素子ごとにばらつくことがある。
【００１４】
機能的には、白色光は外側プレート２２を通過し、中間プレート２４によって反射される。外側プレート２２を通過して中間プレート２４から反射された光波３０は、電圧駆動式アレイ１０の各素子からの出力となる。中間プレート２４から反射され、外側プレート２２を通過して出力される光波３０は、外側プレート２２と中間プレート２４との間の距離Ｄ１に応じて異なる単一周波数（固有周波数）の光になる。距離Ｄ１に関連する固有周波数以外の周波数の反射光波は、中間プレート２４と外側プレート２２との間に生じる弱め合う干渉により、外側プレート２２を通って出力される前に除去される。この弱め合う干渉は、反射性の中間プレート２４と半反射性の外側プレート２２との間で、光が繰返し反射されることによって生じる。したがって、各素子１２ａの出力は、外側プレート２２と中間プレート２４との間の距離Ｄ１に関連する。
【００１５】
外側プレート２２と中間プレート２４との間の距離Ｄ１を電子コントローラ（図示せず）によって意図的に調節し、接続されたタップ２０に異なる駆動電圧を印加することによって、アレイ素子１２から様々な周波数の光波を放出させることができる。このように、電子コントローラは、各照明素子１２ａから所望の波長（すなわち所望の色）の光を放出させることができる。電圧供給源１８から反射性中間プレート２４に入力駆動電圧を印加すると、中間プレート２４および下側プレート２６に電荷が蓄積され、容量性素子が形成される。反射性中間プレート２４と下側プレート２６との間の電荷の差によって、反射性中間プレート２４は下側プレート２６の方へ引っ張られ、ばね２８を押し縮める。タップ２０に印加する電圧ＶREFを増加させると、中間プレート２４に蓄積される電荷の量が増加し、反射性中間プレート２４と下側プレート２６との間の静電引力（すなわち力）が増加して、反射性中間プレート２４と外側半透明プレート２２との間の距離は増加する。
【００１６】
図２Ａは、スイッチ回路１４０の詳細を示す。スイッチ回路１４０は、第１のスイッチ１９１および第２のスイッチ１９３を含む。各行１４について、経路１４ａ’，１４ｂ’（以後１４と呼ぶ）がイネーブル信号を供給する。同様に、各行１４について、経路１４ａ’’，１４ｂ’’（以後１４と呼ぶ）がクリア信号を供給する。実施形態によっては、イネーブル信号およびクリア信号は、電子コントローラ（図示せず）から供給される場合もある。第１のスイッチ１９１は、タップ２０（図１および図２を参照）を介して、選択された基準電圧（ＶREF）をソース部１９６で受信するとともに、経路１４を介して、イネーブル信号をゲート部１９４で受信する。ドレイン１９８は、経路１６０を介して照明素子１２ａの反射性中間プレート２４に接続される。第２のスイッチ１９３は照明素子１２ａの両端に接続され、ドレイン部１１０６が反射性中間プレート２４に接続され、ソース部１１０８がグランドを介して下側プレート２６に接続される。第２のスイッチ１９３は、経路１４を介して、ゲート部１１０４でクリア信号を受信する。
【００１７】
スイッチ回路１４０は、下記のような動作により、反射性中間プレート２４と下側プレート２６との間に電荷の差を作り出す。まず、イネーブル信号を「ハイ」レベルにし、クリア信号を「ロー」レベルにし、基準電圧を選択された電圧レベルにする。すると、第１のスイッチ１９１および第２のスイッチ１９３はいずれもオフになる。次に、クリア信号を「ロー」レベルから「ハイ」レベルに変えると、第２のスイッチ１９３がオンに切り替わり、反射性中間プレート２４の電圧が接地電圧まで引き下げられ、中間プレート２４と下側プレート２６との間の電荷の差が無くなる。次に、クリア信号を「ロー」レベルに戻して、第２のスイッチ１９３を再びオフに切り替える。
【００１８】
次に、イネーブル信号を「ハイ」レベルから「ロー」レベルに変えて第１のスイッチ１９１をオンに切り替え、基準電圧を反射性中間プレート２４に印加して、反射性中間プレート２４および下側プレート２６に所望の電荷を蓄積させ、それによって反射性中間プレート２４と下側プレート２６との間隙の距離を設定する。イネーブル信号を所定の時間だけ「ロー」レベルに維持した後、「ハイ」レベルに戻して第１のスイッチ１９１を再びオフに切り替え、基準電圧を照明素子１２ａから切り離す。この時点で、照明素子１２ａはＶREFから切り離され、電荷はそれ以上流れなくなる。前記所定の時間は照明素子１２ａの機械的な時定数よりも短いため、その所定の時間中は、反射性中間プレート２４および下側プレート２６が実質的に「固定されている」ように見え、反射性中間プレート２４と下側プレート２６との間の距離の変化を補償することなく蓄積された電荷を計算することができる。
【００１９】
図２Ｂは、本発明の幾つかの実施形態に関連するスイッチ回路１４０の一実施形態を示すブロック図である。各照明素子１２ａはスイッチ回路１４０を含む。
【００２０】
各スイッチ素子１４０は、該スイッチ素子１４０に接続された照明素子１２ａの中間プレート２４と下側プレート２６との間に蓄積される電荷の差の大きさを調節することにより、反射性中間プレート２４と下側プレート２６との間の距離を調節するように構成される。上で述べたように、反射性中間プレート２４と下側プレート２６との間の距離は、照明素子１２ａから出力される色に直接影響を与える。アレイ１０の各行１４（図１を参照）は、経路１４からクリア信号を、そして経路１４からイネーブル信号を別々に受信する。同じ行のスイッチ回路１４０はすべて、同じクリア信号および同じイネーブル信号を受信する。アレイ１０の各列はそれぞれ、タップ２０から基準電圧（ＶREF）を受け取る。
【００２１】
各反射性中間プレート２４に所望の電荷を蓄積させる、すなわち「書き込む」ためには、選択された値の基準電圧をタップ２０を介して各列１６に供給する。以下で説明するように、各素子１２に供給される基準電圧は異なる場合もある。次に、所与の行１４に対し、クリア信号を一定時間だけ「パルス」として供給し、その行の各スイッチ回路１４０に接続されている照明素子１２ａに蓄積されている可能性がある電荷をすべて除去すなわちクリアする。次に、その行１４に対し、経路１４からイネーブル信号を「パルス」として供給し、その行の各スイッチ回路１４０から該スイッチ回路１４０に接続された反射性中間プレート２４に基準電圧を印加させる。その結果、印加された基準電圧の値に基づいて所望の量の電荷が反射性中間プレート２４に蓄積され、反射性中間プレート２４と下側プレート２６との間隙の距離が、その蓄積された電荷の所望の大きさに基づいて設定される。アレイ１０の各行についてこの手順を繰り返すことにより、所望の電荷がアレイ１０の各照明素子１２ａに「書き込み」される。
【００２２】
図２を参照すると、距離Ｄ１は、外側半透明プレート２２と下側プレート２６との間の距離Ｄ２、すなわち半導体デバイスの厚さ（幅）の関数になっている。同じ電圧を加えた場合でも、距離Ｄ２が長くなれば、距離Ｄ１も長くなる。すなわち、第１の照明素子１２ａの半導体デバイスの厚さＤ２が第２の照明素子１２ａのものに比べて薄い場合、第１の照明素子１２ａにおける距離Ｄ１、および該Ｄ１に対応する光の固有周波数も、第２の照明素子１２ａのものに比べて小さくなる。従って、同じ駆動電圧（図２ＡにおけるＶREF）を加えた場合であっても、第１の照明素子１２ａと第２の照明素子１２ａは、異なる周波数の光波を出力する場合がある。
【００２３】
従って、同じ電圧駆動式アレイ上の異なる照明素子１２ａから同じ所望の出力を生成するためには、異なる駆動電圧が必要となる。具体的には、アレイ１０の相対的に薄い素子、すなわち距離Ｄ２が相対的に短い素子から特定の出力を生成するためには、駆動電圧に応答して距離Ｄ１を増加させ、距離Ｄ１を標準値よりも大きくする必要がある。すなわち、反射性中間プレート２４に加える駆動電圧を増加させ、反射性中間プレート２４を下側プレート２６の方にもっと引き寄せる必要がある。そのように動かすと、その照明素子１２ａの距離Ｄ１は、他の照明素子１２ａのものに比べて長くなる。逆に、アレイ１０の相対的に厚い素子、すなわち距離Ｄ２が相対的に長い素子から同じ出力を生成するためには、駆動電圧に応答して距離Ｄ１を減少させ、距離Ｄ１を標準値未満にする必要がある。すなわち、反射性中間プレート２４に加える駆動電圧を減少させ、反射性中間プレート２４が下側プレート２６の方に引き寄せられる量を減らす必要がある。そうすると、距離Ｄ１は、相対的に小さな駆動電圧を印加しなかった場合に比べて短くなる。
【００２４】
本発明の発明者は、半導体の厚さＤ２のばらつきが、デバイス上で線形に変化する傾向にあることを知っている。厚さのばらつきがほぼ線形に変化するものである場合、抵抗素子３４のおかげで、製造後の半導体ウェーハ全体にわたって線形に変化する電圧源を印加することができ、線形に変化するアレイの厚さＤ２を補償することができる。以下では、各素子１２に対する適当な駆動電圧を判定する方法、およびそれらの駆動電圧を生成する装置について説明する。
【００２５】
図１の電圧駆動式アレイが厚さＤ２を有し、その厚さＤ２がアレイ１０（図１）の左下角から右上角までほぼ線形に減少するものと仮定する。各照明素子１２ａから同じ出力を生成するためには（図１の個々の素子１２の代わりに照明素子１２ａを用いるものと仮定する）、アレイの左下角にある素子は、比較的低い電圧を印加するだけで足り、アレイの右上角にある素子には、比較的高い電圧を印加する必要があるであろう。各素子から同じ出力を生成するために必要とされる様々な駆動電圧は、アレイ内の素子の位置に基づいて判定することもできるし、何らかの実験によって判定された駆動電圧であってもよい。たとえば、特定の出力を生成するために、アレイ内の中程の素子が公称電圧レベルＶ０で駆動されるものと仮定する。その場合、所与の半導体アレイについて、左下角にある素子に対する望ましい駆動電圧はＶ０−ΔＶ２として表すことができ、右上角の素子に対する望ましい駆動電圧はＶ０＋ΔＶ１として表すことができる。ただし、ΔＶ１およびΔＶ２は、所与の半導体ウェーハまたは製造プロセスに関して、実験によって予め判定された値である。そして、アレイ内の任意の素子に必要とされる駆動電圧（「印加される電圧」は、下記の式（１）に示すように、アレイ内の素子のＸ、Ｙ位置（行座標および列座標）に基づいて、Ｖ０、ΔＶ１およびΔＶ２によって判定することができる。
駆動電圧＝Ｖ０＋Ｘ・Ｙ・ΔＶ１＋（１−Ｘ）（１−Ｙ）（−ΔＶ２）      （１）
ΔＶ１およびΔＶ２が実験によって判定された定数である場合、アレイ内の任意の素子から任意の望ましい出力を生成するための適当な駆動電圧は、所望の出力に関連する公称駆動電圧Ｖ０、および駆動すべき素子のＸ、Ｙ位置を代入することによって、式（１）から計算される。
【００２６】
電圧源１８を時間遅延多重化方法と組み合わせて使用することにより、式（１）から計算されるような望ましい駆動電圧を各照明素子１２ａにおいて生成することができる。式（１）から明らかなように、電圧駆動式アレイにおける様々な厚さの各素子は、同じ出力を生成するために異なる駆動電圧を必要とする。したがって、電圧駆動式アレイ１０（図１）は、アレイの水平方向（図１において左から右へ列を横切る方向）と垂直方向（図１において下から上へ行を横切る方向）との両方について、電圧を変化させなければならない場合がある。図１における水平方向（列をまたいで左から右へ移動する方向）の電圧変化は、抵抗素子３４の電圧分配特性によって実現することができる。すなわち、ＤＡＣ３２ａとＤＡＣ３２ｂの出力電圧の差を抵抗素子３４によって線形に分配する。図１において電圧駆動式アレイ１６の厚さが左から右に減少していく場合、ＤＡＣ３２ａの出力電圧は、ＤＡＣ３２ｂの出力電圧よりも大きくなるであろう。そのような場合、タップ２０に印加する駆動電圧は、図１に示す抵抗素子３４上で左から右へと線形に減少させるのが望ましい。
【００２７】
ＤＡＣ３２ａおよびＤＡＣ３２ｂの出力電圧の調節を時間遅延多重化方法と組み合わせて使用することにより、アレイ内の駆動電圧を垂直方向に調節することもできる。時間遅延多重化は、各行を作動または停止させて、列に供給された電圧が選択された行だけを駆動させるようにすることを含み、当業者にとって既知の任意の手段によって実現することができる。例えば、時刻＝Ｔ１に、電圧Ｖ１１を表すデジタル信号がＤＡＣ３２ａに供給され、ＤＡＣ３２ａがその信号をアナログ出力電圧に変換する。対応するデジタル信号に応答して、ＤＡＣ３２ｂは相対的に低い電圧Ｖ２１を供給する。ＤＡＣ３２ａとＤＡＣ３２ｂとの間の電圧差は、行１４ａの左側から行１４ａの右側まで個々の素子を駆動するのに必要とされる電圧差を表す。各タップ２０は、抵抗素子３４の抵抗に適用される既知の電圧分配規則に従って、行１４ａの左側の列から行１４ａの右側の列まで段階的に減少する駆動電圧を供給する。行１４ａを作動させるのと同時に残りの行１４を停止させ、行１４ａだけが駆動されるようにする。次に時刻Ｔ＝２に、行１４ｂを作動させるのと同時に残りの行１４を停止させ、行１４ｂだけが電圧供給源１８によって駆動されるようにする。その際、ＤＡＣ３２ａから新たな電圧Ｖ１２が供給され、ＤＡＣ３２ｂから新たな電圧Ｖ２２が供給される。行１４ｂから所望の駆動電圧を生成するために、新たな電圧Ｖ１２およびＶ２２は、前回の電圧Ｖ１１およびＶ２１とは異なる。たとえば、アレイ１０の厚さが行１４ａから行１４ｈまで増加していく場合、新たな電圧Ｖ１２およびＶ２２は、前回の電圧Ｖ１１およびＶ２１よりも小さくなる。この場合も抵抗素子３４は、行１４ｂの左側から右側まで水平方向に、必要とされる段階的な電圧の変化を作り出す。そして、アレイの各行について、このプロセスが繰り返される。
【００２８】
上記の構成とは反対に、抵抗素子３４を行１４に沿って配置し、時間遅延多重化を列に適用してもよいことは明らかであろう。あるいは、抵抗素子３４を行と列の両方に沿って配置し、各照明素子１２ａを段階的に調節してもよい。本発明は、照明素子１２ａに関して説明されているが、電圧調節が必要なアレイ状に配置された個々の素子１２のような、任意の個々の電圧駆動式素子に適用することができる。また、上記の実施形態ではアレイ１０全体にわたって厚さＤ２が線形に変化する場合を想定していたが、抵抗素子３４の抵抗値は、アレイ１０全体にわたって非線形に電圧を加えることができるような値を選択してもよい。
【００２９】
次に、図３を参照し、本発明の他の実施形態について図示説明する。図３では、図１〜図２Ｂに関して上で説明したように、複数のタップ２０が関連するアレイ素子１２に接続される。この第２の実施形態において、電圧供給源は、アナログマルチプレクサ（ＭＵＸ）２８０を介して複数のタップ２０に接続された抵抗素子３４ａ、３４ｂおよび３４ｃを含む。ＭＵＸ２８０はＭＵＸ２８１、２８２、２８３などを含む。
【００３０】
各タップ２０は、マルチプレクサ（ＭＵＸ）２８０を介して各抵抗素子３４ａ、３４ｂおよび３４ｃに接続される。各抵抗素子３４ａ、３４ｂおよび３４ｃは前の節で説明したものと同様に動作するため、説明は省略する。ＤＡＣ３２ａ，３２ｂ、３２ａ’，３２ｂ’、および３２ａ’’，３２ｂ’’はそれぞれ、抵抗素子３４ａ、３４ｂおよび３４ｃの両端に電圧差を作り出す。抵抗素子３４ａ、３４ｂおよび３４ｃの両端の電圧差は、互いに異なる場合がある。各電圧差および関連する抵抗素子は、３つの異なる抵抗素子３４ａ、３４ｂおよび３４ｃをそれぞれ通して異なる駆動電圧が所与の照明素子１２ａ（図１）に印加されるような電圧差および抵抗素子として判定される。３つの異なる駆動電圧は、それらの駆動電圧を印加したときに、関連する照明素子によって３つの異なる色が生成されるような駆動電圧として判定される。
【００３１】
上記の実施形態を実施する場合、ＤＡＣ対（３２ａ，３２ｂ）、（３２ａ’，３２ｂ’）、および、（３２ａ’’，３２ｂ’’）によって生成された電圧差は、ＭＵＸ２８０を使用して、照明素子１２ａに印加される。ＭＵＸ２８０は、列データ２６０に従って、各列についてアナログ基準電圧を選択する。たとえば、アナログＭＵＸ２８１は、抵抗素子３４ａ、３４ｂおよび３４ｃから得られるアナログ電圧の中から１つを選択し、それをタップ２０に印加する。同様に、アナログＭＵＸ２８２は、抵抗素子３４ａ、３４ｂおよび３４ｃから得られるアナログ電圧の中から１つを選択して対応するタップ２０に印加し、アナログＭＵＸ２８３は、抵抗素子３４ａ、３４ｂおよび３４ｃから得られるアナログ電圧の中から１つを選択して該ＭＵＸ２８３に対応するタップ２０に印加する。先の実施形態において説明したように、経路１４および１４（図２Ａ）は、抵抗素子３４ａ、３４ｂおよび３４ｃから得られる電圧の中から選択された列電圧を選択された照明素子１２ａに印加するためのイネーブル信号およびクリア信号として機能する。
【００３２】
各抵抗素子３４ａ、３４ｂ、３４ｃから個々の照明素子への出力を時間多重化し、所定の３色を混ぜ合わせることにより、所定の３色よりも多くの色をさらに生成することができる。たとえば、赤と緑の中間色が欲しい場合、１フレーム（アレイ駆動する１サイクル）の間だけ照明素子１２を赤で駆動させ、次のフレームの間は緑で駆動させればよい。所望の混合色を得るために、この比率は積分ステップごとに変化させてもよい。色の分解能は、目の時間的応答に対するシステムのリフレッシュレートによって決まる。時間多重化によって、上で述べたような色のバリエーションを赤、緑または青の代わりとして生成してもよいことが、当業者には容易に分かるであろう。
【００３３】
次に、図４および図５を参照して、本発明のさらに他の実施形態について図示説明する。図中、上記の実施形態と同じ構成要素には同じ参照符号を付している。図４において、電圧駆動式アレイ１０の厚さは、点ＡからＢ、ＢからＣ、そしてＣからＤへと段階的に変化しているものと仮定する。このタイプの半導体の厚さのばらつきは、図１に関連して説明したほぼ線形な変化とは対照的である。図４において、点Ａから点Ｂまでは厚さＤ２が徐々に厚くなっている。その後、点Ｂから点Ｃまでは厚さＤ２が徐々に薄くなっていて、点Ｃから点Ｄまでは厚さＤ２が徐々に厚くなっている。抵抗素子３４上の点Ｂおよび点Ｃの付近には、ＤＡＣ３６および３８がそれぞれ追加接続される。その理由については、以下で説明する。
【００３４】
図５は、アレイ１０の上記のような厚さのばらつきを補償するために必要とされる電圧を示す。Ｙ軸は、所与の波長の光を得るために必要とされる電圧を示し、Ｘ軸は、アレイ上のＸ位置を示す。たとえば、ある特定波長の光を出力させるためには、列Ａに電圧Ｖ３を加え、列Ｂに電圧Ｖ２を加え、列Ｃに電圧Ｖ４を加え、列Ｄに電圧Ｖ１を加えなければならない。この例については多数の様々な変形が可能であり、本発明が明細書に開示した実施形態に限定されないということは、当業者には容易に分かるであろう。
【００３５】
ＤＡＣ３２ａ、３６、３８および３２ｂ（図４を参照）は、それらの電圧を列Ａ、Ｂ、ＣおよびＤにそれぞれ印加する。すると、抵抗素子３４の抵抗は、先の実施形態で説明したように電圧分配器として機能し、列Ａ、Ｂ、ＣおよびＤのそれぞれの間の電圧を線形的に変化させ、厚さのばらつきを補償する。図５から分かるように、アレイ１０に供給される駆動電圧は、電圧Ｖ３で始まり、点Ｂにおける電圧Ｖ２まで線形的に減少する。次いで、その電圧は点Ｂから点Ｃまで線形的に増加する。さらに、点Ｃにおける電圧は、点Ｄに必要とされる電圧まで線形的に減少する。この方法によれば、段階的変化や、不均一で緩やかなほぼ段階的な変化（非線形的な変化であってもよい）を補償することができる。従って、図４および図５は点Ａ、Ｂ、ＣおよびＤのそれぞれの間の線形な段階的変化を示しているが、実際の変化は非線形な曲線である場合もあり、その曲線を図示したような段階的モデルで近似する場合もある。
【００３６】
上記のように、本発明は好ましい実施形態および代替実施形態を参照して具体的に図示説明されているが、当業者であれば、本発明を実施する際に本明細書に記載した本発明の実施形態に対する様々な代替形態を用いて実施することができ、それでも、特許請求の範囲に規定される本発明の思想および範囲から外れることはないものと解釈しなければならない。特許請求の範囲は発明の範囲を規定するためのものであり、特許請求の範囲に規定された方法および装置だけでなく、それらの均等も本発明の範囲に収めることを意図している。発明の詳細な説明は、本明細書に記載した要素の新規で自明でない組み合わせも、すべて含むものとして解釈しなければならない。そして、本願または後の出願における特許請求の範囲には、それらの要素の新規で自明でない任意の組み合わせも提示することができるものと解釈しなければならない。上記の実施形態の例示的なものであり、本願または後の出願において特許請求の範囲に記載する可能性がある全ての可能な組み合わせにとって、ただ１つの特徴または要素だけが重要とされることはない。特許請求の範囲において「第１の」要素、若しくはそれに類する記載があった場合、その要素が２以上の場合を除外してはならず、その要素が１以上含まれるものとして解釈しなければならない。
【図面の簡単な説明】
【００３７】
【図１】一実施形態による電圧駆動式アレイを示す概略図である。
【図２】一実施形態による電圧駆動式アレイの照明素子を示す概略図である。
【図２Ａ】本発明の一実施形態によるスイッチ回路を示す概略図である。
【図２Ｂ】本発明の一実施形態によるアレイを示す概略図である。
【図３】一実施形態による電圧駆動式アレイを示す概略図である。
【図４】一実施形態による電圧駆動式アレイを示す概略図である。
【図５】一実施形態による電圧駆動式アレイによって生成される電圧の例を示すグラフである。
【図１】
2005227772.tif 000003
【図２】
2005227772.tif 000004
【図２Ａ】
2005227772.tif 000005
【図２Ｂ】
2005227772.tif 000006
【図３】
2005227772.tif 000007
【図４】
2005227772.tif 000008
【図５】
2005227772.tif 000009