(57)【要約】【課題】  従来のマイクロ波装置用バイアス回路では一端がキャパシタで高周波的に接地された1/4波長の伝送線路を用いていたので、伝送線路による電圧降下が大きく、また、主要な２倍の高調波のみの処理しか行うことができず、高効率なマイクロ波装置を得ることができない課題があった。【解決手段】  一対の伝送線路からなり基本波で1/8波長の結合線路と、この結合線路を構成する一方の伝送線路の一端を高周波的に接地するためのキャパシタとで構成され、この伝送線路の一端とキャパシタ間にバイアス端子を設けた。【選択図】      図１
2005223502.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタのドレイン端子にバイアスを印加するマイクロ波装置用バイアス回路において、
一対の伝送線路からなり、それぞれの伝送線路の一端が前記ドレイン端子に接続される結合線路と、
前記結合線路を構成する一方の伝送線路の他端に接続されるキャパシタと、
を備え、前記伝送線路の他端と前記キャパシタとの間にバイアスが印可されるマイクロ波装置用バイアス回路。
【請求項２】
トランジスタのドレイン端子にバイアスを印加するマイクロ波装置用バイアス回路において、
一対の伝送線路からなり、それぞれの伝送線路の一端が前記ドレイン端子に接続される結合線路と、
前記結合線路を構成する一方の伝送線路の他端に接続される伝送線路部と、
前記伝送線路部に接続されるキャパシタと、
を備え、前記伝送線路部と前記キャパシタとの間にバイアスが印可されるマイクロ波装置用バイアス回路。
【請求項３】
前記一対の伝送線路の長さがそれぞれ基本波の１／８波長である請求項１または請求項２に記載のマイクロ波装置用バイアス回路。
【請求項４】
前記伝送路部の長さは、基本波の１／８波長よりも短い請求項２に記載のマイクロ波装置用バイアス回路。
【請求項５】
前記トランジスタが、電界効果トランジスタまたは、高電子移動度トランジスタである請求項１から請求項４のいずれかに記載のマイクロ波装置用バイアス回路。
【請求項６】
前記キャパシタと並列に抵抗とキャパシタとの直列回路を接続した請求項１から請求項５のいずれか記載のマイクロ波装置用バイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、増幅器、発振器等のマイクロ波装置に使用されるマイクロ波装置用バイアス回路に関するものである。
【背景技術】
【０００２】
レーダあるいは通信用の増幅器、発振器等のマイクロ波装置には電界効果トランジスタ（以下FET）、高電子移動度トランジスタ（以下HEMT）等の半導体が使用され、これらの半導体に所望のバイアス電圧を印加するためのマイクロ波装置用バイアス回路が必要となる。
【０００３】
このようなマイクロ波装置用バイアス回路の一例として、一端がキャパシタにより高周波的に接地され、基本波で1/4波長の長さを有する伝送線路からなる従来技術が知られている（特許文献１）。
【０００４】
【特許文献１】特開2002-204133号公報（図１４）
【０００５】
然るに、所望の周波数帯で十分低インピーダンスを有するキャパシタで伝送線路の一端を高周波的に接地することにより、増幅器からバイアス回路側を見たインピーダンスは無限大となる。従って、増幅器から出力されたマイクロ波信号はバイアス回路で影響を受けることなく出力整合回路へ伝搬される。一方、このバイアス回路のインピーダンスは偶数倍の周波数帯ではほぼ零Ω、奇数倍の周波数帯では無限大となる。このため、増幅器の大信号動作で発生した主要な２倍および３倍の高調波の内、２倍の高調波のみ増幅器側へ全反射されるが、３倍の高調波は反射されることなく、出力整合回路側へ伝搬される。さらに、伝送線路のキャパシタ側の一端にバイアス端子が設けられており、この端子に直流電源を接続することにより、伝送線路を介して増幅器へバイアス電圧を供給することができる。
【０００６】
このように従来のバイアス回路は基本波で増幅特性に影響を与えることなく、主要な高調波である２倍の高調波のみ抑圧する機能を有し、増幅器に所望のバイアス電圧を供給することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般に、増幅器、発振器等のマイクロ波装置では高出力で低消費電力なものが要求され、高効率化が必要となる。これを実現するにはできる限り回路損失を減らすとともに、マイクロ波装置で発生した主要な高調波をマイクロ波装置側へ反射させ、これを再び基本波に変換する高調波処理を行う方法がある。
【０００８】
従来のマイクロ波装置用バイアス回路では基本波で1/4波長の伝送線路を用いているため、所望の周波数が低い場合、例えば1GHzでは伝送線路の長さが自由空間で75mm必要となる。この伝送線路をマイクロ波集積回路技術を用いてアルミナ基板上に形成した場合、約30mmの物理長が必要となり、0.5Ω程度の直流抵抗が発生する。この伝送線路に1Aの電流が流れたとすると0.5Wの消費電力が発生し、マイクロ波装置の効率が著しく低下する課題がある。
【０００９】
また、このマイクロ波装置用バイアス回路では主要な高調波である２倍の高調波のみ増幅器側へ反射させ、再び基本波に変換させることにより、ある程度の効率向上が図れるものの、もう一つの３倍の高調波を処理することができず、高調波処理による効率向上が不十分である課題もあった。
【００１０】
この発明は上記のような課題を解消するためになされたもので、主要な高調波である２倍および３倍の周波数帯でインピーダンスが低く、かつ、直流抵抗の小さなマイクロ波装置用バイアス回路を得ることを目的としている。
【課題を解決するための手段】
【００１１】
本発明に係わるマイクロ波装置用バイアス回路は、トランジスタのドレイン端子にバイアスを印加するマイクロ波装置用バイアス回路において、一対の伝送線路からなり、それぞれの伝送線路の一端が前記ドレイン端子に接続される結合線路と、前記結合線路を構成する一方の伝送線路の他端に接続されるキャパシタと、を備え、前記伝送線路の他端と前記キャパシタとの間にバイアスが印可されるものである。
【発明の効果】
【００１２】
主要な高調波である２倍および３倍の周波数帯でインピーダンスが低く、かつ、直流抵抗の小さなマイクロ波装置用バイアス回路を得ることができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
以下、図を用いてこの発明に係る実施の形態１について説明する。図１は実施の形態１によるマイクロ波装置用バイアス回路を用いたマイクロ波装置の構成およびマイクロ波装置用バイアス回路の特性例を示す図である。ここではマイクロ波装置として増幅器の場合について示す。図１（a）において、１はFET、２は入力整合回路、３は出力整合回路、４は入力端子、５は出力 端子、６および７はそれぞれ伝送線路、８はこれらの伝送線路６と７で形成された結合線路、９はキャパシタ、１０はバイアス端子である。なお、FET１は、HEMT等のトランジスタであればよい。
【００１４】
この増幅器は入力整合回路２と、半導体素子であるFET１と、出力整合回路３およびFET１のドレイン端子に所望のバイアス電圧を印加するためのマイクロ波装置用バイアス回路とからなる。また、マイクロ波信号が入力される入力端子４は入力整合回路２の一端に、マイクロ波信号を出力するための出力端子５は出力整合回路３の一端にそれぞれ設けられている。
【００１５】
さらに、マイクロ波装置用バイアス回路は結合線路８と、この結合線路８を構成する伝送線路６の一端に接続されたキャパシタ９と、伝送線路６とキャパシタ９間に設けられたバイアスを印可するバイアス端子１０とから構成されており、FET1のドレイン端子と接地間に設けられている。なお、実際はFET1のゲート端子にバイアス電圧を印加するためのバイアス回路も必要であるが、図中では省略している。
【００１６】
結合線路８は所望の特性インピーダンスが得られるように、伝送線路６と７の線路幅および間隔が選ばれており、長さは1/8波長が基準として選ばれている。もちろん、設計に応じて、前記長さを１割程度変化させても良い。また、キャパシタ９は所望の周波数帯でインピーダンスが十分低くなるような値に選ばれている。
【００１７】
従って、比較的伝送線路６と７との結合が弱い所望の周波数帯においては一端短絡の伝送線路６と先端開放の伝送線路７とが並列接続されたものと見なすことができる。このため、これらの伝送線路６、７とが並列共振し、FET１のドレイン端子からマイクロ波装置用バイアス回路側をみたインピーダンスZiはほぼ無限大となる。また、２倍の周波数帯では先端開放の伝送線路７によりZiはほぼ零Ωになる。さらに、結合が強くなる３倍の周波数帯ではZiはあるインピーダンスを持つようになる。
【００１８】
このため、図１（ｂ）に示すようにFET1のドレイン端子から出力整合回路３へのマイクロ波信号は所望の周波数帯ｆ０では損失無しで伝搬し、２倍の周波数帯２ｆ０では大きな損失となり、伝搬されない。また、３倍の周波数帯３ｆ０ではある程度減衰されながら伝搬される。このようにこのマイクロ波装置用バイアス回路では基本波に影響を与えることなく、２倍の高調波をFET１側へ全反射させることができ、従来のものと同じ機能がある。
【００１９】
また、電流は伝送線路６を介してFET1に供給されるが、伝送線路６と伝送線路７とをマイクロ波集積回路技術を用いてアルミナ基板上に形成した場合、約15mmの物理長でよく、0.25Ω程度の直流抵抗が発生する。この伝送線路に1Aの電流が流れたとすると0.25Wの消費電力となる。
【００２０】
次に動作について説明する。バイアス端子１０に印加されたバイアス電圧は伝送線路６を介してFET１に供給され、FET1 は動作状態となる。このような状態において、入力端子４に入力された微弱なマイクロ波信号は入力整合回路２を介してFET１に供給され、そこで増幅される。増幅されたマイクロ波信号はマイクロ波装置用バイアス回路で減衰されることなく、出力整合回路３を介して出力端子５から出力される。また、FET１の大信号動作で発生した２倍の高調波はマイクロ波装置用バイアス回路でFET1側へ全反射され、そこで基本波に変換され、出力整合回路３を介して出力端子５から出力される。
【００２１】
以上のように、トランジスタのドレイン端子にバイアスを印加するマイクロ波装置用バイアス回路において、一対の伝送線路からなり、それぞれの伝送線路６、７の一端が前記ドレイン端子に接続される結合線路８と、前記結合線路を構成する一方の伝送線路６の他端に接続されるキャパシタ９と、を備え、伝送線路６の他端とキャパシタ９との間にバイアスが印可されるマイクロ波装置用バイアス回路では、従来のバイアス回路の機能を損なうことなく、従来用いていた伝送線路の約半分の長さの結合線路８を用いることにより、この結合線路８での消費電力を約半分に低減でき、マイクロ波装置の高効率化を図ることができる効果がある。
【００２２】
実施の形態２．
図２は実施の形態２によるマイクロ波装置用バイアス回路を用いたマイクロ波装置の構成およびマイクロ波装置用バイアス回路の特性例を示す図である。ここで示したマイクロ波装置用バイアス回路は図２（ａ）に示すように、図１（ａ）の実施の形態１で示したものと基本的には同じであるが、このマイクロ波装置用バイアス回路では伝送線路６とバイアス端子１０間に長さの短い伝送線路部１１を設けたものである。つまり、伝送線路部１１は、基本波の１／８波長よりも短い。
【００２３】
この伝送線路部１１を設けることにより、マイクロ波装置用バイアス回路側を見たインピーダンスZiを変化させることができる。即ち、実施の形態１で示したものではZiがほぼ零Ωとなる周波数が２ｆ０と、３ｆ０と４ｆ０との間にあったのに対し、この伝送線路部１１を設けることにより低域側へずらすことができる。これによりｆ０におけるZiも多少影響を受けるが、周波数が低い分無視できる。また、２ｆ０におけるZiは結合線路８を形成する伝送線路７で決まるため影響されない。
【００２４】
このため、FET１から出力整合回路３側へのマイクロ波信号は図２（ｂ）に示すように基本波では減衰されることなく伝搬される。これに対して、FET１で発生した２倍および３倍の主要な高調波は伝搬することなく、FET1側へ全反射され、基本波に変換されたのち出力端子５から出力される。
【００２５】
マイクロ波装置用バイアス回路は、一対の伝送線路からなり、それぞれの伝送線路６、７の一端がドレイン端子に接続される結合線路８と、結合線路８を構成する一方の伝送線路６の他端に接続される伝送線路部１１と、伝送線路部１１に接続されるキャパシタ９と、を備え、伝送線路部１１とキャパシタ９との間にバイアスが印可される。これにより、マイクロ波装置用バイアス回路では結合線路８を構成する伝送線路６とバイアス端子１０間に伝送線路部１１を設けることにより、２倍および３倍の高調波を同時にFET１側に全反射させることができる。また、バイアス端子１０から印加したバイアス電圧は長さの短い伝送線路部１１および1/8波長の伝送線路６を介してFET１に供給されるため、これらの伝送線路６、伝送線路部１１での電圧降下は増大することもない。
【００２６】
従って、このマイクロ波装置用バイアス回路を用いることにより、２倍および３倍の高調波を同時に処理することができ、しかも伝送線路６、伝送線路部１１による電圧降下も小さいので、マイクロ波装置のより高効率化が図れる効果がある。
【００２７】
実施の形態３．
図３はこの発明の実施の形態３のマイクロ波装置用バイアス回路を用いたマイクロ波装置の構成を示す図であり、１２は抵抗、１３はキャパシタである。
【００２８】
図３（a）、（ｂ）はそれぞれ実施の形態１、実施の形態２で示したマイクロ波装置用バイアス回路のキャパシタ９に、抵抗１２とキャパシタ１３の直列回路を並列に接続したものである。キャパシタ１３はキャパシタ９の値に比べ十分大きな値に選ばれており、非常に低周波帯においても低インピーダンスとなるような値に選ばれている。従って、低周波帯では伝送線路６、伝送線路部１１の長さは無視できるため、このマイクロ波装置用バイアス回路は等価的に抵抗１２と見なすことができる。
【００２９】
以上のように、この発明の実施の形態３では実施の形態１および実施の形態２で示したマイクロ波装置用バイアス回路での電圧降下を小さく抑え、高調波処理による高効率化の利点を保ちつつ、低周波帯での不安定動作を抑えることができる効果がある。
【図面の簡単な説明】
【００３０】
【図１】この発明による実施の形態１のマイクロ波装置用バイアス回路を用いたマイクロ波装置の構成およびのマイクロ波装置用バイアス回路の特性例を示す図である。
【図２】この発明による実施の形態２のマイクロ波装置用バイアス回路を用いたマイクロ波装置の構成およびのマイクロ波装置用バイアス回路の特性例を示す図である。
【図３】この発明による実施の形態３のマイクロ波装置用バイアス回路を用いたマイクロ波装置の構成を示す図である。
【符号の説明】
【００３１】
１  FET
２  入力整合回路
３  出力整合回路
４  入力端子
５  出力端子
６  伝送線路
７  伝送線路
８  結合線路
９  キャパシタ
１０  バイアス端子
１１  伝送線路部
１２  抵抗
１３  キャパシタ
【図１】
2005223502.tif 000003
【図２】
2005223502.tif 000004
【図３】
2005223502.tif 000005