(57)【要約】【課題】  ドライエッチング工程およびアッシング工程において、配線溝の側壁にダメージ層が形成されることがなく、また、界面に生じたダメージ層を増大させることもない半導体装置の製造方法を提供する。【解決手段】  下層配線１の上に第１の絶縁膜２、第２の絶縁膜３、第３の絶縁膜４、反射防止膜５およびレジスト膜６を順に形成する。レジスト膜６をマスクとして、第３の絶縁膜４および第２の絶縁膜３にドライエッチングを行った後、レジスト膜６および反射防止膜５をアッシングにより除去する。その後、第３の絶縁膜４をマスクとして第１の絶縁膜２にドライエッチングを行い、下層配線１に至る配線溝を形成する。ドライエッチングは、フルオロカーボン系のガスに水素ガスおよび不活性ガスの少なくとも一方を添加して行う。また、アッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う。【選択図】      図１
2005203429.tif 000002
【特許請求の範囲】
【請求項１】
多層配線構造を有する半導体装置の製造方法において、
半導体基板上に形成された下層配線の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、前記第１の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の上に、所定のパターンを有する第１のレジスト膜を形成する工程と、
前記第１のレジスト膜をマスクとして、前記第３の絶縁膜および前記第２の絶縁膜に第１のドライエッチングを行い、前記第１の絶縁膜に至る開口部を形成する工程と、
前記第１のレジスト膜を第１のアッシングにより除去する工程と、
前記第３の絶縁膜をマスクとして前記第１の絶縁膜に第２のドライエッチングを行い、前記下層配線に至る配線溝を形成する工程と、
前記配線溝を埋設するように銅層を形成する工程と、
前記配線溝内にのみ前記銅層を残すようにＣＭＰ法を用いて表面を平坦化し、前記下層配線に電気的に接続する溝配線を形成する工程とを有し、
前記第１のドライエッチングおよび前記第２のドライエッチングは、フルオロカーボン系のガスに水素ガスおよび不活性ガスの少なくとも一方を添加して行い、
前記第１のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記溝配線の上に第４の絶縁膜を形成する工程と、
前記第４の絶縁膜の上に、前記第４の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第５の絶縁膜を形成する工程と、
前記第５の絶縁膜の上に第６の絶縁膜を形成する工程と、
前記第６の絶縁膜の上に、所定のパターンを有する第２のレジスト膜を形成する工程と、
前記第２のレジスト膜をマスクとして、前記第６の絶縁膜および前記第５の絶縁膜に第３のドライエッチングを行い、前記第４の絶縁膜に至る開口部を形成する工程と、
前記第２のレジスト膜を第２のアッシングにより除去する工程と、
前記第６の絶縁膜をマスクとして前記第４の絶縁膜に第４のドライエッチングを行い、前記溝配線に至るビアホールを形成する工程と、
前記ビアホールを埋設するように銅層を形成する工程と、
前記ビアホール内にのみ前記銅層を残すようにＣＭＰ法を用いて表面を平坦化し、前記溝配線に電気的に接続するビアプラグを形成する工程とをさらに有し、
前記第３のドライエッチングおよび前記第４のドライエッチングは、フルオロカーボン系のガスに水素ガスおよび不活性ガスの少なくとも一方を添加して行い、
前記第２のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う請求項１に記載の半導体装置の製造方法。
【請求項３】
多層配線構造を有する半導体装置の製造方法において、
半導体基板上に形成された下層配線の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、前記第１の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の上に第１の反射防止膜を形成する工程と、
前記第１の反射防止膜の上に、所定のパターンを有する第１のレジスト膜を形成する工程と、
前記第１のレジスト膜をマスクとして、前記反射防止膜、前記第３の絶縁膜および前記第２の絶縁膜に第１のドライエッチングを行い、前記第１の絶縁膜に至る開口部を形成する工程と、
前記第１のレジスト膜および前記第１の反射防止膜を第１のアッシングにより除去する工程と、
前記第３の絶縁膜をマスクとして前記第１の絶縁膜に第２のドライエッチングを行い、前記下層配線に至る配線溝を形成する工程と、
前記配線溝を埋設するように銅層を形成する工程と、
前記配線溝内にのみ前記銅層を残すようにＣＭＰ法を用いて表面を平坦化し、前記下層配線に電気的に接続する溝配線を形成する工程とを有し、
前記第１のドライエッチングおよび前記第２のドライエッチングは、フルオロカーボン系のガスに水素ガスおよび不活性ガスの少なくとも一方を添加して行い、
前記第１のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行うことを特徴とする半導体装置の製造方法。
【請求項４】
前記溝配線の上に第４の絶縁膜を形成する工程と、
前記第４の絶縁膜の上に、前記第４の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第５の絶縁膜を形成する工程と、
前記第５の絶縁膜の上に第６の絶縁膜を形成する工程と、
前記第６の絶縁膜の上に第２の反射防止膜を形成する工程と、
前記第２の反射防止膜の上に、所定のパターンを有する第２のレジスト膜を形成する工程と、
前記第２のレジスト膜をマスクとして、前記第６の絶縁膜および前記第５の絶縁膜に第３のドライエッチングを行い、前記第４の絶縁膜に至る開口部を形成する工程と、
前記第２のレジスト膜および前記第２の反射防止膜を第２のアッシングにより除去する工程と、
前記第６の絶縁膜をマスクとして前記第４の絶縁膜に第４のドライエッチングを行い、前記溝配線に至るビアホールを形成する工程と、
前記ビアホールを埋設するように銅層を形成する工程と、
前記ビアホール内にのみ前記銅層を残すようにＣＭＰ法を用いて表面を平坦化し、前記溝配線に電気的に接続するビアプラグを形成する工程とをさらに有し、
前記第３のドライエッチングおよび前記第４のドライエッチングは、フルオロカーボン系のガスに水素ガスおよび不活性ガスの少なくとも一方を添加して行い、
前記第２のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う請求項３に記載の半導体装置の製造方法。
【請求項５】
前記不活性ガスは、窒素ガス、ヘリウムガス、ネオンガスおよびアルゴンガスよりなる群から選ばれる少なくとも１のガスである請求項１〜４のいずれか１に記載の半導体装置の製造方法。
【請求項６】
前記第２の絶縁膜は、メチル基を有するシロキサン結合を主骨格とする材料から構成されている請求項１〜５のいずれか１に記載の半導体装置の製造方法。
【請求項７】
前記第２の絶縁膜は、ＭＳＱ膜およびポーラスＭＳＱ膜のいずれか一方である請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第５の絶縁膜は、メチル基を有するシロキサン結合を主骨格とする材料から構成されている請求項１〜７のいずれか１に記載の半導体装置の製造方法。
【請求項９】
前記第５の絶縁膜は、ＭＳＱ膜およびポーラスＭＳＱ膜のいずれか一方である請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の絶縁膜は、窒化シリコン膜、炭化シリコン膜および炭窒化シリコン膜よりなる群から選ばれるいずれか１の膜である請求項１〜９のいずれか１に記載の半導体装置の製造方法。
【請求項１１】
前記第４の絶縁膜は、窒化シリコン膜、炭化シリコン膜および炭窒化シリコン膜よりなる群から選ばれるいずれか１の膜である請求項１〜１０のいずれか１に記載の半導体装置の製造方法。
【請求項１２】
前記第３の絶縁膜は、二酸化シリコン膜、炭化シリコン膜、炭窒化シリコン膜および窒化シリコン膜よりなる群から選ばれるいずれか１つの単層膜または２つ以上の膜により構成される積層膜である請求項１〜１１のいずれか１に記載の半導体装置の製造方法。
【請求項１３】
前記第６の絶縁膜は、二酸化シリコン膜、炭化シリコン膜、炭窒化シリコン膜および窒化シリコン膜よりなる群から選ばれるいずれか１つの単層膜または２つ以上の膜により構成される積層膜である請求項１〜１２のいずれか１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、より詳しくは、層間絶縁膜として低誘電率の絶縁膜を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。こうした問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。
【０００３】
配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、従来より、アルミニウム配線に代わる銅配線の導入が行われるとともに、層間絶縁膜として低誘電率の絶縁膜（以下、Ｌｏｗ−ｋ膜という。）を用いることが試みられてきた。
【０００４】
Ｌｏｗ−ｋ膜を用いた銅配線の形成方法としては、ダマシン法によるものがある（例えば、特許文献１参照。）。これは、銅がアルミニウムに比較してエッチングレートの制御が困難であることに鑑み、銅をエッチングせずに配線を形成する技術として知られている。
【０００５】
ダマシン法は、具体的には、下層配線の上にエッチングストッパー膜、Ｌｏｗ−ｋ膜およびキャップ膜を順に形成した後、レジスト膜をマスクとしたドライエッチングによって配線溝を形成し、アッシングによりレジスト膜を除去してから配線溝内に銅層を埋込むことによって銅配線層を形成する方法である。銅層の埋込みは、メッキ法により配線溝を埋設するようにして銅層を形成した後、配線溝の内部にのみ銅層を残すようにＣＭＰ（化学的機械研磨）法を用いて表面を平坦化することによって実現することができる。
【０００６】
【特許文献１】特開２００２−２７０５８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、Ｌｏｗ−ｋ膜やキャップ膜の成膜時に、エッチングストッパー膜とＬｏｗ−ｋ膜との界面や、Ｌｏｗ−ｋ膜とキャップ膜との界面にダメージ層が形成される場合がある。一方、従来は、ドライエッチング工程およびアッシング工程に酸素を含むガスを用いていた。しかしながら、酸素の作用によって、配線溝の側壁に新たなダメージ層が形成されるとともに、界面に形成されたダメージ層を拡大させるという問題があった。
【０００８】
界面でのダメージ層が増大すると、メッキ法による銅層形成後の加熱処理により、ダメージ層の表面に吸着した水分やエッチングガス由来の成分が抜け出ることによって、ダメージ層が形成された界面で剥離が発生する。また、このような剥離に起因して銅層にも膨張や剥離が起こる結果、ＣＭＰ法を用いた表面の平坦化処理が不可能となり、配線間での短絡や半導体装置の信頼性低下などが起こる。
【０００９】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、ドライエッチング工程およびアッシング工程において、配線溝の側壁にダメージ層が形成されることがなく、また、界面に生じたダメージ層を増大させることもない半導体装置の製造方法を提供することにある。
【００１０】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１１】
本発明は、多層配線構造を有する半導体装置の製造方法において、半導体基板上に形成された下層配線の上に第１の絶縁膜を形成する工程と、この第１の絶縁膜の上に、第１の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第２の絶縁膜を形成する工程と、この第２の絶縁膜の上に第３の絶縁膜を形成する工程と、この第３の絶縁膜の上に、所定のパターンを有する第１のレジスト膜を形成する工程と、この第１のレジスト膜をマスクとして、第３の絶縁膜および第２の絶縁膜に第１のドライエッチングを行い、第１の絶縁膜に至る開口部を形成する工程と、第１のレジスト膜を第１のアッシングにより除去する工程と、第３の絶縁膜をマスクとして第１の絶縁膜に第２のドライエッチングを行い、下層配線に至る配線溝を形成する工程と、この配線溝を埋設するように銅層を形成する工程と、配線溝内にのみ銅層を残すようにＣＭＰ法を用いて表面を平坦化し、下層配線に電気的に接続する溝配線を形成する工程とを有し、第１のドライエッチングおよび第２のドライエッチングは、フルオロカーボン系のガスに水素ガスおよび不活性ガスの少なくとも一方を添加して行い、第１のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行うことを特徴とするものである。
【００１２】
本発明の半導体装置の製造方法は、溝配線の上に第４の絶縁膜を形成する工程と、このの絶縁膜の上に、第４の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第５の絶縁膜を形成する工程と、この絶縁膜の上に第６の絶縁膜を形成する工程と、この第６の絶縁膜の上に、所定のパターンを有する第２のレジスト膜を形成する工程と、この第２のレジスト膜をマスクとして、第６の絶縁膜および第５の絶縁膜に第３のドライエッチングを行い、第４の絶縁膜に至る開口部を形成する工程と、第２のレジスト膜を第２のアッシングにより除去する工程と、第６の絶縁膜をマスクとして第４の絶縁膜に第４のドライエッチングを行い、溝配線に至るビアホールを形成する工程と、このビアホールを埋設するように銅層を形成する工程と、ビアホール内にのみ銅層を残すようにＣＭＰ法を用いて表面を平坦化し、溝配線に電気的に接続するビアプラグを形成する工程とをさらに有することができる。この場合、第３のドライエッチングおよび第４のドライエッチングは、フルオロカーボン系のガスに水素ガスおよび不活性ガスの少なくとも一方を添加して行い、第２のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う。
【００１３】
また、本発明は、多層配線構造を有する半導体装置の製造方法において、半導体基板上に形成された下層配線の上に第１の絶縁膜を形成する工程と、この第１の絶縁膜の上に、第１の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第２の絶縁膜を形成する工程と、この第２の絶縁膜の上に第３の絶縁膜を形成する工程と、この第３の絶縁膜の上に第１の反射防止膜を形成する工程と、この第１の反射防止膜の上に、所定のパターンを有する第１のレジスト膜を形成する工程と、この第１のレジスト膜をマスクとして、反射防止膜、第３の絶縁膜および第２の絶縁膜に第１のドライエッチングを行い、第１の絶縁膜に至る開口部を形成する工程と、第１のレジスト膜および第１の反射防止膜を第１のアッシングにより除去する工程と、第３の絶縁膜をマスクとして第１の絶縁膜に第２のドライエッチングを行い、下層配線に至る配線溝を形成する工程と、この配線溝を埋設するように銅層を形成する工程と、配線溝内にのみ銅層を残すようにＣＭＰ法を用いて表面を平坦化し、下層配線に電気的に接続する溝配線を形成する工程とを有し、第１のドライエッチングおよび第２のドライエッチングは、フルオロカーボン系のガスに水素ガスおよび不活性ガスの少なくとも一方を添加して行い、第１のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行うことを特徴とするものである。
【００１４】
本発明の半導体装置の製造方法は、溝配線の上に第４の絶縁膜を形成する工程と、この第４の絶縁膜の上に、第４の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第５の絶縁膜を形成する工程と、この第５の絶縁膜の上に第６の絶縁膜を形成する工程と、この第６の絶縁膜の上に第２の反射防止膜を形成する工程と、この第２の反射防止膜の上に、所定のパターンを有する第２のレジスト膜を形成する工程と、この第２のレジスト膜をマスクとして、第６の絶縁膜および第５の絶縁膜に第３のドライエッチングを行い、第４の絶縁膜に至る開口部を形成する工程と、第２のレジスト膜および第２の反射防止膜を第２のアッシングにより除去する工程と、第６の絶縁膜をマスクとして第４の絶縁膜に第４のドライエッチングを行い、溝配線に至るビアホールを形成する工程と、このビアホールを埋設するように銅層を形成する工程と、ビアホール内にのみ銅層を残すようにＣＭＰ法を用いて表面を平坦化し、溝配線に電気的に接続するビアプラグを形成する工程とをさらに有することができる。この場合、第３のドライエッチングおよび第４のドライエッチングは、フルオロカーボン系のガスに水素ガスおよび不活性ガスの少なくとも一方を添加して行い、第２のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う。
【００１５】
本発明において、不活性ガスは、窒素ガス、ヘリウムガス、ネオンガスおよびアルゴンガスよりなる群から選ばれる少なくとも１のガスとすることができる。
【００１６】
また、本発明において、第２の絶縁膜は、メチル基を有するシロキサン結合を主骨格とする材料から構成されているものとすることができる。この場合、第２の絶縁膜は、ＭＳＱ膜およびポーラスＭＳＱ膜のいずれか一方とすることができる。
【００１７】
また、本発明において、第５の絶縁膜は、メチル基を有するシロキサン結合を主骨格とする材料から構成されているものとすることができる。この場合、第５の絶縁膜は、ＭＳＱ膜およびポーラスＭＳＱ膜のいずれか一方とすることができる。
【００１８】
また、本発明において、第１の絶縁膜は、窒化シリコン膜、炭化シリコン膜および炭窒化シリコン膜よりなる群から選ばれるいずれか１の膜とすることができる。
【００１９】
また、本発明において、第４の絶縁膜は、窒化シリコン膜、炭化シリコン膜および炭窒化シリコン膜よりなる群から選ばれるいずれか１の膜とすることができる。
【００２０】
また、本発明において、第３の絶縁膜は、二酸化シリコン膜、炭化シリコン膜、炭窒化シリコン膜および窒化シリコン膜よりなる群から選ばれるいずれか１つの単層膜または２つ以上の膜により構成される積層膜とすることができる。
【００２１】
さらに、本発明において、第６の絶縁膜は、二酸化シリコン膜、炭化シリコン膜、炭窒化シリコン膜および窒化シリコン膜よりなる群から選ばれるいずれか１つの単層膜または２つ以上の膜により構成される積層膜とすることができる。
【発明の効果】
【００２２】
本発明によれば、フルオロカーボン系のガスに水素ガスおよび不活性ガスの少なくとも一方を添加したガスを用いてドライエッチングを行い、また、水素ガスおよび不活性ガスの少なくとも一方を用いてアッシングを行うので、低誘電率絶縁膜の側壁にダメージ層が形成されるのを防ぐことができる。また、低誘電率絶縁膜と他の膜との界面にダメージ層が形成されている場合であっても、このダメージ層が拡大するのを防ぐこともできる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００２４】
図１〜図１２は、本実施の形態における半導体装置の製造方法を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
【００２５】
まず、下層配線１が形成された半導体基板を準備する（図１）。半導体基板としては、例えばシリコン基板を用いることができる。尚、簡便のために、図では下層配線１の構造を省略している。
【００２６】
次に、下層配線１の上に、第１の絶縁膜２および第２の絶縁膜３をこの順に形成する（図１）。ここで、第１の絶縁膜２および第２の絶縁膜３は、プラズマＣＶＤ法またはスピンコート法などによって形成することができる。
【００２７】
第１の絶縁膜２はエッチングストッパー膜であり、第２の絶縁膜３とのエッチング選択比の大きい材料を用いる。例えば、窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜などを用いることができる。尚、これらの材料は銅拡散性が低いので、これらを第１の絶縁膜２として用いることにより、第１の絶縁膜２を拡散防止膜としても作用させることができる。
【００２８】
第２の絶縁膜３としては、二酸化シリコン（ＳｉＯ２）膜よりも低い比誘電率の膜を用いる。具体的には、比誘電率が３．０以下、好ましくは比誘電率が２．５以下の低誘電率絶縁膜（Ｌｏｗ−ｋ膜）を用いる。例えば、有機官能基を有するポリシロキサンであるオルガノポリシロキサンまたは芳香族含有有機樹脂をポーラス化した材料などを用いることができる。特に、誘電特性および加工性に優れることから、アルキルシルセスキオキサンおよびヒドリドアルキルシロキサンなどのオルガノポリシロキサンを用いることが好ましい。例えば、メチルシルセスキオキサン（ＭＳＱ）およびメチル化ハイドロジェンシルセスキオキサン（ＭＨＳＱ）などのメチル基を有するシロキサン結合を主骨格とする材料を挙げることができる。このうち、誘電特性および加工性に優れた、式（１）のＭＳＱを用いることが好ましく、より低誘電率であるポーラスＭＳＱを用いることが特に好ましい。
【００２９】
【化１】
2005203429.tif 000003
【００３０】
例えば、アルキルシランガスおよび酸化性ガスを混合したガスを原料ガスとして用い、プラズマＣＶＤ法によって第２の絶縁膜３を形成することができる。ここで、アルキルシランガスとしては、例えば、モノメチルシラン、ジメチルシラン、トリメチルシランまたはテトラメチルシランなどを挙げることができ、このうち、特にトリメチルシランを用いることが好ましい。尚、１種類のアルキルシランを用いてもよいし、２種類以上のアルキルシランを混合して用いてもよい。一方、酸化性ガスとしては、アルキルシランに対して酸化作用を持つガスであって、分子中に酸素原子を含むものが用いられる。例えば、一酸化窒素（ＮＯ）ガス、二酸化窒素（ＮＯ２）ガス、一酸化炭素（ＣＯ）ガス、二酸化炭素（ＣＯ２）ガスおよび酸素（Ｏ２）ガスよりなる群から選ばれる１または２以上のガスを用いることができる。このうち、適度な酸化力を有することから、ＮＯガスまたはＮＯ２ガスが好ましく用いられる。
【００３１】
また、第２の絶縁膜３は、スピンコート法によって形成することもできる。例えば、所定の回転数で回転するウェハ上に第２の絶縁膜の組成物を滴下塗布した後、多段階の加熱処理を行うことによって乾燥・固化させて形成することができる。この場合、加熱処理の条件を変え、形成される膜のポーラス度を大きくすることによって、比誘電率の低い絶縁膜を得ることが可能である。
【００３２】
第２の絶縁膜３を形成した後は、この上にさらに第３の絶縁膜４を形成する（図１）。第３の絶縁膜４はキャップ膜であり、フォトリソグラフィ法によるレジスト膜のパターニング工程をリワークする際に、レジスト膜のアッシングで第２の絶縁膜３がプラズマダメージを受けるのを防ぐ他、吸湿により第２の絶縁膜３の比誘電率が上昇するのも防ぐ役割を有している。さらに、第３の絶縁膜４は、銅配線層成形成工程でのＣＭＰストッパーとしての役割も有している。
【００３３】
第３の絶縁膜４としては、二酸化シリコン（ＳｉＯ２）膜、炭化シリコン（ＳｉＣ）膜、炭窒化シリコン（ＳｉＣＮ）膜または窒化シリコン（ＳｉＮ）膜などを用いることができる。また、これらのうち、２以上の膜を積層させた積層膜を第３の絶縁膜４として用いてもよい。
【００３４】
次に、第３の絶縁膜４の上に、第１の反射防止膜としての反射防止膜５を形成する。その後、反射防止膜５の上に、所定のパターンを有する第１のレジスト膜としてのレジスト膜６を形成する（図１）。具体的には、反射防止膜５の全面にフォトレジスト（図示せず）を塗布し、所定のパターンを有するマスクを介して露光した後に現像する。これにより、フォトレジストをパターニングしてレジスト膜６を形成することができる。
【００３５】
反射防止膜５は、フォトレジストをパターニングする際に、フォトレジストを透過した露光光を吸収することによって、フォトレジストと反射防止膜５との界面における露光光の反射をなくす役割を果たす。反射防止膜５としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本発明においては、反射防止膜５はなくてもよい。
【００３６】
レジスト膜６の種類は、形成するパターン寸法に応じて適宜選択される。例えば、パターン寸法が２５０ｎｍ〜１８０ｎｍでは、フッ化クリプトン（ＫｒＦ）エキシマレーザ（波長：２４８ｎｍ）を光源とする露光機に対応するレジスト（ＫｒＦレジスト）を用いることができる。また、パターン寸法が１３０ｎｍ〜１００ｎｍでは、フッ化アルゴン（ＡｒＦ）エキシマレーザ（波長：１９３ｎｍ）を光源とする露光機に対応するレジスト（ＡｒＦレジスト）を用いることができる。さらに、パターン寸法が７０ｎｍ〜５０ｎｍでは、フッ素（Ｆ２）レーザ（波長：１５７ｎｍ）を光源とする露光機に対応するレジスト（Ｆ２レジスト）を用いることができる。
【００３７】
次に、レジスト膜６をマスクとして、反射防止膜５、第３の絶縁膜４および第２の絶縁膜３をドライエッチングする（第１のドライエッチング）。このエッチングは、第１の絶縁膜２に達した時点で自動的に終了し、第１の絶縁膜２に至る開口部２２が形成される（図２）。その後、不要となったレジスト膜６および反射防止膜５をアッシング（第１のアッシング）により除去した後（図３）、第３の絶縁膜４をマスクとして第１の絶縁膜２をドライエッチングする（第２のドライエッチング）（図４）。この際、第１の絶縁膜２が残存することのないようにオーバーエッチングを行い、下層配線１が表面に完全に露出するようにする。
【００３８】
本発明においては、第１のドライエッチング工程、第１のアッシング工程および第２のドライエッチング工程において、酸素（Ｏ２）を含まないガスを用いることを特徴とする。
【００３９】
具体的には、フルオロカーボン系のガスに水素（Ｈ２）ガスを添加して第１のドライエッチングを行うことができる。また、フルオロカーボン系のガスに、窒素（Ｎ２）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）およびアルゴン（Ａｒ）などの不活性ガスを１種または２種以上添加して第１のドライエッチングを行ってもよい。さらに、フルオロカーボン系のガスに、Ｈ２ガスおよび１種または２種以上の不活性ガスを添加して第１のドライエッチングを行ってもよい。フルオロカーボン系のガスとしては、例えば、テトラフルオロメタン（ＣＦ４）、オクタフルオロシクロブタン（Ｃ４Ｆ８）、オクタフルオロシクロペンテン（Ｃ５Ｆ８）、ヘキサフルオロエタン（Ｃ２Ｆ６）、ヘキサフルオロブタジエン（Ｃ４Ｆ６）またはヘキサフルオロベンゼン（Ｃ６Ｆ６）などを用いることができる。以上のことは、第２のドライエッチングについても同様である。但し、第２のドライエッチングに使用するガスは、第１のドライエッチングに使用するガスとは異なる組成のガスとする。
【００４０】
一方、第１のアッシングは、Ｈ２ガスを用いて行ってもよいし、Ｎ２、Ｈｅ、ＮｅおよびＡｒなどの不活性ガスを１種または２種以上用いて行ってもよい。さらに、第１のアッシングは、Ｈ２ガスと、１種または２種以上の不活性ガスとを混合したガスを用いて行ってもよい。
【００４１】
ここで、第１のドライエッチング、第１のアッシングおよび第２のドライエッチングに酸素を含むガスを用いた場合には、第２の絶縁膜３と酸素との反応により、第２の絶縁膜３の側壁にダメージ層が形成される。また、第１の絶縁膜２と第２の絶縁膜３との界面および／または第２の絶縁膜３と第３の絶縁膜４との界面に、成膜によるダメージ層が形成されている場合には、酸素の作用によりこのダメージ層が拡大する。しかしながら、本発明によれば、酸素を含まないガスを用いてドライエッチングおよびアッシングを行うので、第２の絶縁膜３の側壁にダメージ層が形成されることはない。また、第２の絶縁膜３の界面に形成されたダメージ層が拡大することもない。
【００４２】
例えば、第１の絶縁膜２としてＳｉＣ膜を用い、第２の絶縁膜３としてポーラスＭＳＱ膜を用い、第３の絶縁膜４としてＳｉＯ２膜を用いた場合には、フルオロカーボン系のガスにＡｒガスおよびＮ２ガスを添加して、ＳｉＯ２膜およびポーラスＭＳＱ膜に第１のドライエッチングを行うことができる。また、フルオロカーボン系のガスにＡｒガスを添加して、ＳｉＣ膜に第２のドライエッチングを行うことができる。一方、このとき、レジスト膜６としてＡｒＦレジストを用いた場合には、Ｎ２ガスとＨ２ガスとの混合ガスを用いて、ＡｒＦレジストに第１のアッシングを行うことができる。
【００４３】
第２のドライエッチングを終えた後は、半導体基板の表面に洗浄処理を施してレジスト残渣などを除去する。以上の工程によって、図４に示すように、下層配線１に至る配線溝７が形成される。
【００４４】
次に、配線溝７を含む全面にバリアメタル膜８を形成した後、シード銅（Ｃｕ）膜９を形成する（図５）。これらの膜は、スパッタリング法によって形成することができる。
【００４５】
バリアメタル膜８としては、例えば、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、タングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜、チタン（Ｔｉ）膜または窒化チタン（ＴｉＮ）膜などを用いることができる。
【００４６】
シード銅膜９を形成した後は、メッキ法によって銅層１０を形成する（図６）。ここで、銅層１０は銅のみからなる層であってもよいが、銅と他の金属との合金からなる層であってもよい。具体的には、銅を８０重量％以上、好ましくは９０重量％以上含み、他の金属としてマグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）またはモリブデン（Ｍｏ）などを含むものを用いることができる。このように銅の合金を配線層に用いることによって、半導体装置の電気的な信頼性を向上させることが可能になる。
【００４７】
銅層１０を形成した後は、加熱処理を行うことによって、銅を粒成長させるとともに配線溝７の内部に銅を均一に充填させる。本発明によれば、ドライエッチング工程およびアッシング工程で酸素を含むガスを用いていないので、第２の絶縁膜３の側壁にダメージ層が形成されることはない。したがって、ダメージ層の表面から水分やエッチングガス由来の成分が加熱処理により抜け出すこともない。それ故、本発明によれば、銅層１０に剥離や膨張が起こるのをなくすことができる。
【００４８】
加熱処理を終えた後は、ＣＭＰ法によって表面を平坦化し、配線溝７の内部を除いて銅層１０、シード銅膜９およびバリアメタル膜８を除去する。この際、第３の絶縁膜４がＣＭＰストッパーとして働くので、第３の絶縁膜４が露出した時点で研磨が自動的に停止する。
【００４９】
以上の工程によって、下層配線１に電気的に接続する溝配線１１を形成することができる（図７）。
【００５０】
続いて、本発明により、溝配線１１に電気的に接続するビアプラグを形成する工程について説明する。
【００５１】
まず、溝配線１１の上に第４の絶縁膜１２を形成する（図８）。第４の絶縁膜１２は、第１の絶縁膜２と同様にエッチングストッパー膜であるとともに拡散防止膜でもあり、銅が次工程で形成する第５の絶縁膜１３中に拡散して行くのを防ぐ役割を有している。第４の絶縁膜１２としては、例えば、炭化シリコン（ＳｉＣ）膜、炭窒化シリコン（ＳｉＣＮ）膜または窒化シリコン（ＳｉＮ）膜などを用いることができ、これらはプラズマＣＶＤ法などによって形成することができる。
【００５２】
次に、第４の絶縁膜１２の上に、第５の絶縁膜１３および第６の絶縁膜１４を形成する。そして、第６の絶縁膜１４の上に、第２の反射防止膜としての反射防止膜１５を形成した後、反射防止膜１５の上に、第２のレジスト膜としてのレジスト膜１６を形成する（図８）。ここで、反射防止膜１５およびレジスト膜１６は、配線溝１１を形成する際に使用した反射防止膜５およびレジスト膜６と同様のものを用いることができる。
【００５３】
第５の絶縁膜１３としては、第２の絶縁膜３と同様のものを用いることができる。すなわち、第５の絶縁膜１３として、第４の絶縁膜１２とのエッチング選択比が大きくて、比誘電率が３．０以下、好ましくは比誘電率が２．５以下である低誘電率絶縁膜（Ｌｏｗ−ｋ膜）を用いる。具体的には、有機官能基を有するポリシロキサンであるオルガノポリシロキサンまたは芳香族含有有機樹脂をポーラス化した材料などを用いることができる。特に、誘電特性および加工性に優れることから、アルキルシルセスキオキサンおよびヒドリドアルキルシロキサンなどのオルガノポリシロキサンを用いることが好ましい。例えば、メチルシルセスキオキサン（ＭＳＱ）およびメチル化ハイドロジェンシルセスキオキサン（ＭＨＳＱ）などのメチル基を有するシロキサン結合を主骨格とする材料を挙げることができる。このうち、誘電特性および加工性に優れた、式（１）のＭＳＱを用いることが好ましく、より低誘電率であるポーラスＭＳＱを用いることが特に好ましい。
【００５４】
第６の絶縁膜１４はキャップ膜であり、第３の絶縁膜４と同様のものを用いることができる。
【００５５】
次に、レジスト膜１６をマスクとして、反射防止膜１５、第６の絶縁膜１４および第５の絶縁膜１３をドライエッチングする（第３のドライエッチング）。これにより、第４の絶縁膜１２に至る開口部２３が形成される（図９）。その後、不要となったレジスト膜１６および反射防止膜１５をアッシングにより除去してから（第２のアッシング）、第６の絶縁膜１４をマスクとして第４の絶縁膜１２をドライエッチングする（第４のドライエッチング）。これにより、溝配線１１に至るビアホール１７を形成することができる（図１０）。
【００５６】
本発明においては、配線溝１１の形成時と同様に、酸素を含まないガスを用いて、第３のドライエッチング工程、第２のアッシング工程および第４のドライエッチング工程を行う。
【００５７】
すなわち、第３のドライエッチングは、フルオロカーボン系のガスに水素（Ｈ２）ガス、または、窒素（Ｎ２）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）およびアルゴン（Ａｒ）などの不活性ガスを１種若しくは２種以上添加して行う。また、第３のドライエッチングは、フルオロカーボン系のガスに、Ｈ２ガスおよび１種または２種以上の不活性ガスを添加して行ってもよい。尚、フルオロカーボン系のガスとしては、例えば、テトラフルオロメタン（ＣＦ４）、オクタフルオロシクロブタン（Ｃ４Ｆ８）、オクタフルオロシクロペンテン（Ｃ５Ｆ８）、ヘキサフルオロエタン（Ｃ２Ｆ６）、ヘキサフルオロブタジエン（Ｃ４Ｆ６）またはヘキサフルオロベンゼン（Ｃ６Ｆ６）などを用いることができる。
【００５８】
また、第４のドライエッチングも第３のドライエッチングと同様である。但し、第４のドライエッチングに使用するガスは、第３のドライエッチングに使用するガスとは異なる組成のものとする。
【００５９】
一方、第２のアッシングは、Ｈ２ガスを用いて行ってもよいし、Ｎ２、Ｈｅ、ＮｅおよびＡｒなどの不活性ガスを１種または２種以上用いて行ってもよい。さらに、第２のアッシングは、Ｈ２ガスと、１種または２種以上の不活性ガスとを混合したガスを用いて行ってもよい。
【００６０】
本発明によれば、酸素を含まないガスを用いて第３のドライエッチング、第２のアッシングおよび第４のドライエッチングを行うので、第５の絶縁膜１３の側壁にダメージ層が形成されることはない。また、第４の絶縁膜１２と第５の絶縁膜１３との界面および／または第５の絶縁膜１３と第６の絶縁膜１４との界面にダメージ層が形成されている場合であっても、ドライエッチングおよびアッシングによってこのダメージ層が拡大することもない。
【００６１】
例えば、第４の絶縁膜１２としてＳｉＣ膜を用い、第５の絶縁膜１３としてポーラスＭＳＱ膜を用い、第６の絶縁膜１４としてＳｉＯ２膜を用いた場合には、フルオロカーボン系のガスにＡｒガスおよびＮ２ガスを添加して、ＳｉＯ２膜およびポーラスＭＳＱ膜に第３のドライエッチングを行うことができる。また、フルオロカーボン系のガスにＡｒガスを添加して、ＳｉＣ膜に第４のドライエッチングを行うことができる。一方、このとき、レジスト膜１６としてＡｒＦレジストを用いた場合には、Ｎ２ガスとＨ２ガスとの混合ガスを用いて、ＡｒＦレジストに第２のアッシングを行うことができる。
【００６２】
ビアホール１７の形成を終えた後は、半導体基板の表面に洗浄処理を施してレジスト残渣などを除去する。
【００６３】
次に、溝配線１１形成の場合と同様にして、ビアホール１７を含む全面にバリアメタル膜１８およびシード銅（Ｃｕ）膜１９を形成した後、メッキ法によって銅層２０を形成する（図１１）。その後、加熱処理を行うことによって、銅を粒成長させるとともにビアホール１７の内部に銅を均一に充填させる。本発明によれば、ドライエッチング工程およびアッシング工程で酸素を含むガスを用いていないので、第５の絶縁膜１３の側壁にダメージ層が形成されることはない。したがって、ダメージ層の表面から水分やエッチングガス由来の成分が加熱処理により抜け出すこともない。それ故、本発明によれば、銅層２０に剥離や膨張が起こるのをなくすことができる。
【００６４】
加熱処理を終えた後は、ＣＭＰ法によって表面を平坦化し、ビアホール１７の内部を除いて銅層２０、シード銅膜１９およびバリアメタル膜１８を除去する。この際、第６の絶縁膜１４がＣＭＰストッパーとして働くので、第６の絶縁膜１４が露出した時点で研磨が自動的に停止する。
【００６５】
以上の工程によって、溝配線１１と電気的に接続するビアプラグ２１を形成することができる（図１２）。
【００６６】
上記の溝配線およびビアプラグの形成工程を繰り返して行うことによって、銅層の剥離のない多層の銅配線構造を得ることができる。したがって、本発明によれば、信頼性の高い半導体装置を製造することができる。
【００６７】
本実施の形態において使用されるエッチング装置は、２周波ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）型およびＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）型のいずれの装置であってもよい。また、アッシング装置は、ダウンフロー型表面波プラズマアッシャーおよびＩＣＰ型プラズマアッシャーのいずれの装置であってもよい。さらに、上記のエッチング装置をアッシング装置として用いてもよい。
【００６８】
尚、本実施の形態においては、シングルダマシンプロセスの例について説明したが、本発明はこれに限られるものではない。本発明は、デュアルダマシンプロセスにおけるドライエッチング工程およびアッシング工程においても同様に適用することが可能である。
【図面の簡単な説明】
【００６９】
【図１】本実施の形態における半導体装置の製造工程を示す断面図である。
【図２】本実施の形態における半導体装置の製造工程を示す断面図である。
【図３】本実施の形態における半導体装置の製造工程を示す断面図である。
【図４】本実施の形態における半導体装置の製造工程を示す断面図である。
【図５】本実施の形態における半導体装置の製造工程を示す断面図である。
【図６】本実施の形態における半導体装置の製造工程を示す断面図である。
【図７】本実施の形態における半導体装置の製造工程を示す断面図である。
【図８】本実施の形態における半導体装置の製造工程を示す断面図である。
【図９】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１０】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１１】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１２】本実施の形態における半導体装置の製造工程を示す断面図である。
【符号の説明】
【００７０】
１  下層配線
２  第１の絶縁膜
３  第２の絶縁膜
４  第３の絶縁膜
５，１５  反射防止膜
６，１６  レジスト膜
７  配線溝
８，１８  バリアメタル膜
９，１９  シード銅膜
１０，２０  銅層
１１  溝配線
１２  第４の絶縁膜
１３  第５の絶縁膜
１４  第６の絶縁膜
１７  ビアホール
２１  ビアプラグ
２２，２３  開口部
【図１】
2005203429.tif 000004
【図２】
2005203429.tif 000005
【図３】
2005203429.tif 000006
【図４】
2005203429.tif 000007
【図５】
2005203429.tif 000008
【図６】
2005203429.tif 000009
【図７】
2005203429.tif 000010
【図８】
2005203429.tif 000011
【図９】
2005203429.tif 000012
【図１０】
2005203429.tif 000013
【図１１】
2005203429.tif 000014
【図１２】
2005203429.tif 000015