(57)【要約】【課題】  反射画素と透過（半透過）画素を有する液晶表示装置において反射画素−透過（半透過）画素間の階調差を無くし、視認性を良好なものとする。【解決手段】  信号線ＳＬと、走査線ＧＬと、反射領域Ａｒと、透過領域Ａｔと、反射領域内における蓄積容量線ＣｓｒＬと、透過領域内における蓄積容量線ＣｓｔＬと、反射領域Ａｒ及び透過領域Ａｔ内に形成されたトランジスタＴｒと、反射領域内ＡｒにおいてトランジスタＴｒに接続された反射型画素電極及び第１蓄積容量Ｃｓｒと、透過領域内ＡｔにおいてトランジスタＴｒに接続された透過型画素電極及び第２蓄積容量Ｃｓｔと、を備える。第２蓄積容量Ｃｓｔは、第１蓄積容量Ｃｓｒよりも容量サイズが大きい。【選択図】    図１
2005189570.tif 000002
【特許請求の範囲】
【請求項１】
画像信号を供給する信号線と、
前記信号線とほぼ直交して配列され、走査信号を供給する走査線と、
光反射方式によって表示される第１表示領域と、
光透過方式によって表示される第２表示領域と、
前記第１表示領域内に配列された第１蓄積容量線と、
前記第２表示領域内に配列された第２蓄積容量線と、
前記第１表示領域及び前記第２表示領域内において前記走査線と前記信号線との各交差部に形成されたスイッチング素子と、
前記第１表示領域内において前記スイッチング素子に接続された光反射型の画素電極と、
前記第２表示領域内において前記スイッチング素子に接続された光透過型の画素電極と、
前記第１表示領域内において一端が前記スイッチング素子に接続され、他端が前記第１蓄積容量線に接続された第１蓄積容量と、
前記第２表示領域内において一端が前記スイッチング素子に接続され、他端が前記第２蓄積容量線に接続され、前記第１蓄積容量よりも容量サイズが大きい第２蓄積容量と、を備える液晶表示装置。
【請求項２】
前記光透過型の画素電極が、光透過方式によって表示可能であり、かつ光反射方式によっても表示可能な半透過型の画素電極である請求項１記載の液晶表示装置。
【請求項３】
前記信号線に前記画像信号を供給する信号線駆動回路と、
前記走査線に前記走査信号を供給する走査線駆動回路と、
前記第１蓄積容量線に接続され第１高電位ＶｃｒＨと第１低電位ＶｃｒＬとを印加する第１蓄積容量線駆動回路と、
前記第２蓄積容量線に接続され第２高電位ＶｃｔＨと第２低電位ＶｃｔＬとを印加する第２蓄積容量線駆動回路と、を備え
前記第１高電位ＶｃｒＨ、前記第１低電位ＶｃｒＬ、前記第２高電位ＶｃｔＨ及び前記第２低電位ＶｃｔＬの間には
（ＶｃｒＨ−ＶｃｒＬ）＞（ＶｃｔＨ−ＶｃｔＬ）
の関係が成立する請求項１又は２記載の液晶表示装置。
【請求項４】
前記スイッチング素子が、多結晶シリコンで形成される薄膜トランジスタである請求項１乃至３記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に光反射方式による光反射表示領域と光透過方式による光透過表示領域の両表示領域を併有する液晶表示装置に関する。
【背景技術】
【０００２】
明るい場所でも暗い場所でも良好な視認性を確保するために光反射表示領域と光透過表示領域の両表示領域を併有する液晶表示装置がある（例えば、特許文献１参照。）。
【０００３】
光反射表示領域及び光透過表示領域の両表示領域を併有し、かつ携帯に適する液晶表示装置もある（例えば、特許文献２参照。）。  
しかし、光反射領域の光反射画素と光透過領域の光透過画素とではセルギャップが異なるために電圧−透過率曲線が異なることに起因して、同一電圧を印加しても階調が同じにならないという問題がある。
【０００４】
光反射画素と光透過画素との階調差を補正するためには、ＤＡＣ回路の出力の階調設定を変更すれば良いが、単一のＩＣ等を用いる場合、階調設定変更のために複数の抵抗が必要となってしまう。
【特許文献１】特開２００２−３０３８６３号公報
【特許文献２】特開２００３−２１６１１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記課題に鑑みてなされたものであり、光反射画素と光透過画素との階調差を基板上で補正することが可能な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の特徴は、液晶表示装置であって、画像信号を供給する信号線と、信号線とほぼ直交して配列され、走査信号を供給する走査線と、光反射方式によって表示される第１表示領域と、光透過方式によって表示される第２表示領域と、第１表示領域内において走査線とほぼ平行して配列された第１蓄積容量線と、第２表示領域内において走査線とほぼ平行して配列された第２蓄積容量線と、第１表示領域及び第２表示領域内において走査線と信号線との各交差部に形成されたスイッチング素子と、第１表示領域内においてスイッチング素子に接続された光反射型の画素電極と、第２表示領域内においてスイッチング素子に接続された光透過型の画素電極と、第１表示領域内において一端がスイッチング素子に接続され、他端が第１蓄積容量線に接続された第１蓄積容量と、第２表示領域内において一端がスイッチング素子に接続され、他端が第２蓄積容量線に接続され、第１蓄積容量よりも容量サイズが大きい第２蓄積容量と、を備えることにある。
【発明の効果】
【０００７】
本発明の特徴によれば、透過（半透過）領域の蓄積容量を反射領域の蓄積容量よりも大きくすることによって、透過（半透過）領域と反射領域の電圧−透過率特性をほぼ同じにすることが可能になる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態を図面を参照しながら説明するが、本発明はこれらの実施の形態に限定されるものではない。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【実施例１】
【０００９】
図１は実施例１における液晶表示装置の単位画素の構成を示す回路図である。図１を参照して、具体的な構成について説明する。図１に示すように、実施例１における液晶表示装置の表示領域Ａは、反射領域Ａｒと透過領域Ａｔとで構成されている。反射領域Ａｒは光反射方式で表示を行う反射画素電極（不図示）を備え、透過領域Ａｔは光透過方式で表示を行う透過画素電極（不図示）を備える。反射画素電極は、導電性光反射膜を所定形状にパターニングすることによって得られる。
【００１０】
透過領域は、反射光による表示も可能な、反射・透過併用領域であることが好ましい。反射・透過併用領域の半透過画素電極は、導電性光反射膜に入射光を透過させるための１以上の開口を設けて、所定形状にパターニングすることによって得られる。
【００１１】
透過画素電極の代わりに、半透過画素電極を用いることによって、明るい場所での視認性を向上させることが可能となる。
【００１２】
各単位画素には、信号線ＳＬと、信号線ＳＬにほぼ直交して配列した走査線ＧＬと、走査線ＧＬにほぼ平行して配列した蓄積容量線ＣｓｒＬ又はＣｓｔＬと、信号線ＳＬと走査線ＧＬとの交点近傍に配置された薄膜トランジスタ（Ｔｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）で構成される画素トランジスタＴｒと、画素トランジスタＴｒに接続された画素電極（不図示）と、一端が画素トランジスタＴｒに接続され、他端が蓄積容量線ＣｓｒＬに接続された蓄積容量Ｃｓｒと、一端が画素トランジスタＴｒに接続され、他端が蓄積容量線ＣｓｔＬに接続された蓄積容量Ｃｓｔと、で主に構成されている。そして、反射領域Ａｒの蓄積容量Ｃｓｒの容量サイズは、透過領域（又は半透過領域）Ａｔの蓄積容量Ｃｓｔの容量サイズよりも小さい。
【００１３】
画素トランジスタＴｒは、多結晶シリコンで形成することが好ましい。画素トランジスタＴｒを多結晶シリコンで形成することによってスイッチング素子を小さくすることができ、透過画素の開口率を向上させることが可能になる。
【００１４】
蓄積容量Ｃｓｒ又はＣｓｔに接続されている蓄積容量線ＣｓｒＬ又はＣｓｔＬの電位を振ることによって画素電極電位Ｖｐｉｘを変化させ、液晶印加電圧ΔＶｓｉｇを決定する。蓄積容量の電位の変化ΔＶｃｓによる画素電極電位Ｖｐｉｘの変化量ΔＶは、
ΔＶ＝ΔＶｃｓ＊（Ｃｃｓ／（Ｃｃｓ＋Ｃｃｌｃ＋寄生容量））
Ｃｃｓ：蓄積容量の容量サイズ、Ｃｃｌｃ：液晶の容量サイズ
となる。
【００１５】
このため、蓄積容量の容量サイズＣｃｓを大きいと電圧−透過率特性は緩やかになり、蓄積容量の容量サイズＣｃｓが小さいと電圧−透過率特性は急峻になる。
【００１６】
図２（ａ）は信号線電位Ｖｓ、走査線電位Ｖｇ、対向電極電位Ｖｃｏｍ、蓄積容量電位Ｖｃｓの関係を示す電圧波形図である。図２（ｂ）はさらに画素電極電位Ｖｐｉｘ、蓄積容量の電位の変化ΔＶｃｓによる画素電極電位Ｖｐｉｘの変化量ΔＶ、液晶印加電圧ΔＶｓｉｇの関係を示す電圧波形図である。
【００１７】
図２（ａ）に示すように、
第ｎフレームでは、信号線電位ＶｓがＶｓＨ、蓄積容量電位ＶｃｓがＶｃｓＬ、走査線電位ＶｇがＶｇＬの状態にあり、
第（ｎ＋１）フレームでは、走査線電位がＶｇＬからＶｇＨを経てＶｇＬへ戻った後に、蓄積容量電位がＶｃｓＬからＶｃｓＨへ変化し、その後、信号線電位がＶｓＨからＶｓＬへ変化し、
第（ｎ＋２）フレームでは、走査線電位がＶｇＬからＶｇＨを経てＶｇＬへ戻った後に、蓄積容量電位がＶｃｓＨからＶｃｓＬへ変化し、その後、信号線電位がＶｓＬからＶｓＨへ変化する、という電位変化が繰り返される。
【００１８】
図２（ｂ）に示すように、図２（ａ）に示した電位変化の結果、
第（ｎ＋１）フレームでは、走査線電位がＶｇＬからＶｇＨへ変化すると、画素電極電位ＶｐｉｘがＶｓＨへ変化し、走査線電位がＶｇＨからＶｇＬへ戻っても、画素電極電位ＶｐｉｘはほぼＶｓＨのままである。そして、蓄積容量電位がＶｃｓＬからＶｃｓＨへ変化すると、画素電極電位Ｖｐｉｘは（ＶｓＨ＋ΔＶ）となる。信号線電位がＶｓＨからＶｓＬへ変化しても、画素電極電位Ｖｐｉｘはほぼ（ＶｓＨ＋ΔＶ）のままである。
【００１９】
第（ｎ＋２）フレームでは、走査線電位がＶｇＬからＶｇＨへ変化すると、画素電極電位ＶｐｉｘがＶｓＬへ変化し、走査線電位がＶｇＨからＶｇＬへ戻っても、画素電極電位ＶｐｉｘはほぼＶｓＬのままである。そして、蓄積容量電位がＶｃｓＨからＶｃｓＬへ変化すると、画素電極電位Ｖｐｉｘは（ＶｓＬ−ΔＶ）となる。信号線電位がＶｓＬからＶｓＨへ変化しても、画素電極電位Ｖｐｉｘはほぼ（ＶｓＬ−ΔＶ）のままである。
【００２０】
図３は、実施例１における液晶表示装置の全体の構成を示す回路図である。図３に示すように、信号線ＳＬは信号線駆動回路１１に接続され、走査線ＧＬは走査線駆動回路１２に接続され、反射領域Ａｒの蓄積容量線ＣｓｒＬは第１蓄積容量線駆動回路１３に接続され、透過領域Ａｔの蓄積容量線ＣｓｔＬは第２蓄積容量線駆動回路１４に接続され、信号線駆動回路１１と走査線駆動回路１２と第１蓄積容量線駆動回路１３と第２蓄積容量線駆動回路１４とはコントローラ１５に接続されている。
【００２１】
図４（ａ）は通常の透過画素及び反射画素の電圧−透過率特性を示す図、図４（ｂ）は反射画素の蓄積容量の容量サイズＣｃｓｒを小さくすることによって反射画素の電圧−透過率特性が、透過画素の電圧−透過率特性とほぼ同じになることを示す図である。
【００２２】
反射画素と透過画素の両方を持つ液晶表示装置では、通常、図４（ａ）に示すように、透過画素より反射画素の方が電圧−透過率特性が緩やかな方向にシフトする。
【００２３】
しかし、実施例１においては、反射画素の蓄積容量の容量サイズＣｃｓｒを、透過画素の蓄積容量の容量サイズＣｃｓｔより小さくすることによって、図４（ｂ）に示すように、反射画素の電圧−透過率特性を、透過画素の電圧−透過率特性とほぼ同じにすることができる。
【００２４】
なお、
反射領域における画素電位の変動量をΔＶｒ、蓄積容量電位の変動量をΔＶｃｓｒとし、  透過領域における画素電位の変動量をΔＶｔ、蓄積容量電位の変動量をΔＶｃｓｔとし、液晶容量の容量サイズをＣｃｌｃすると、
ΔＶｒ＝ΔＶｃｓｒ＊（Ｃｃｓｒ／（Ｃｃｓｒ＋Ｃｃｌｃ＋寄生容量））
ΔＶｔ＝ΔＶｃｓｔ＊（Ｃｃｓｔ／（Ｃｃｓｔ＋Ｃｃｌｃ＋寄生容量））
となる。
【００２５】
仮に、ΔＶｃｓｒ＝ΔＶｃｓｔ
であるとすると、
Ｃｃｓｒ＜Ｃｃｓｔ
であるから
（Ｃｃｓｒ／（Ｃｃｓｒ＋Ｃｃｌｃ＋寄生容量））＜（Ｃｃｓｔ／（Ｃｃｓｔ＋Ｃｃｌｃ＋寄生容量））
となり、
ΔＶｒ＜ΔＶｔ
となる。
【００２６】
反射領域と透過領域の階調を同じにするためには、
ΔＶｒ＝ΔＶｔ
つまり、
ΔＶｃｓｒ＊（Ｃｃｓｒ／（Ｃｃｓｒ＋Ｃｃｌｃ＋寄生容量））＝ΔＶｃｓｔ＊（Ｃｃｓｔ／（Ｃｃｓｔ＋Ｃｃｌｃ＋寄生容量））
とする必要がある。
【００２７】
すなわち、
ΔＶｃｓｒ＞ΔＶｃｓｔ
とする必要がある。
【００２８】
このため、反射領域における蓄積容量電位（つまり、第１蓄積容量線駆動回路の出力）の高電位をＶｃｒＨ、低電位をＶｃｒＬとし、
透過領域における蓄積容量電位（つまり、第２蓄積容量線駆動回路の出力）の高電位をＶｃｔＨ、低電位をＶｃｔＬとした場合、
これらＶｃｓＨ、ＶｃｓＬ、ＶｃｔＨ及びＶｃｔＬ間に
（ＶｃｒＨ−ＶｃｒＬ）＞（ＶｃｔＨ−ＶｃｔＬ）
という関係が成立するように調整する必要がある。
【図面の簡単な説明】
【００２９】
【図１】実施例１における液晶表示装置の単位画素の構成を示す回路図である。
【図２】（ａ）は信号線電位Ｖｓ、走査線電位Ｖｇ、対向電極電位Ｖｃｏｍ、蓄積容量電位Ｖｃｓの関係を示す電圧波形図、（ｂ）はさらに画素電極電位Ｖｐｉｘ、画素電極電位Ｖｐｉｘの変化量ΔＶ、液晶印加電圧ΔＶｓｉｇの関係を示す電圧波形図である。
【図３】実施例１における液晶表示装置の全体の構成を示す回路図である。
【図４】（ａ）は通常の透過画素及び反射画素の電圧−透過率特性を示す図、（ｂ）は反射画素の蓄積容量の容量サイズＣｃｓｒを小さくすることによって反射画素の電圧−透過率特性が、透過画素の電圧−透過率特性とほぼ同じになることを示す図である。
【符号の説明】
【００３０】
１１…信号線駆動回路、１２…走査線駆動回路、１３…第１蓄積容量線駆動回路、
１４…第２蓄積容量線駆動回路、１５…コントローラ、
Ａ…表示領域、Ａｒ…反射領域、Ａｔ…透過（半透過）領域、
ＳＬ…信号線、ＧＬ…走査線、ＣｓｒＬ，ＣｓｔＬ…蓄積容量線、
Ｔｒ…画素トランジスタ、Ｃｓｒ，Ｃｓｔ…蓄積容量、Ｃｌｃ…液晶容量、
Ｖｓ…信号線電位、Ｖｇ…走査線電位、Ｖｃｏｍ…対向電極電位、
Ｖｃｓ…蓄積容量電位、Ｖｐｉｘ…画素電極電位、ΔＶｓｉｇ…液晶印加電圧
ΔＶ…蓄積容量電位の影響による画素電極電位の変化量
【図１】
2005189570.tif 000003
【図２】
2005189570.tif 000004
【図３】
2005189570.tif 000005
【図４】
2005189570.tif 000006