(57)【要約】【課題】弾性表面波装置におけるスパイラルインダクタのインダクタンス値及び性能指数（Ｑ値）に影響することを避けて、弾性表面波装置のより小型化、低背化を可能とする。【解決手段】スパイラルインダクタが形成されたチップを備える弾性表面波装置であって、前記スパイラルインダクタが形成されたチップが、他の弾性表面波デバイスとともにパッケージにフリップチップ実装され、前記パッケージにハーメチック封止された蓋部を有し、さらに、前記パッケージの前記スパイラルインダクタに対向する面に導電体パターンが形成され、前記スパイラルインダクタの領域と前記導電体パターンとの重なりが７％以下である。【選択図】  図２
2005198073.tif 000002
【特許請求の範囲】
【請求項１】
スパイラルインダクタが形成されたチップを備える弾性表面波装置であって、
前記スパイラルインダクタが形成されたチップが、他の弾性表面波デバイスとともにパッケージにフリップチップ実装され、
前記パッケージにハーメチック封止された蓋部を有し、
さらに、前記パッケージの前記スパイラルインダクタに対向する面に導電体パターンが形成され、
前記スパイラルインダクタの領域と前記導電体パターンとの重なりが７％以下であることを特徴とする弾性表面波装置。
【請求項２】
スパイラルインダクタが形成されたチップを備える弾性表面波装置であって、
前記スパイラルインダクタが形成されたチップが、他の弾性表面波デバイスとともにパッケージにフリップチップ実装され、
前記パッケージにハーメチック封止された蓋部を有し、
さらに、前記パッケージの前記スパイラルインダクタに対向する面に導電体パターンが形成され、
前記スパイラルインダクタと前記導電体パターンとの間隔が前記スパイラルインダクタの線幅の少なくとも４倍以上であることを特徴とする弾性表面波装置。
【請求項３】
請求項１又は、２において、
前記弾性表面波デバイスは、２つの弾性表面波素子を有し、一方は共用アンテナから受信される受信信号を通過する受信用弾性表面波フィルタと他方は前記共用アンテナに供給される送信信号を通過する送信用弾性表面波フィルタであって、
さらに、前記スパイラルインダクタが形成されたチップは、前記スパイラルインダクタと並列にキャパシタが形成され、前記受信用弾性表面波フィルタの入力側に接続されて移相回路またはインピーダンス整合回路の機能を有することを特徴とする弾性表面波装置。
【請求項４】
請求項３において、
前記スパイラルインダクタに対向する面の導電体パターンは、前記受信用弾性表面波フィルタと接続するための導電体及び、接地導体であることを特徴とする弾性表面波装置。
【請求項５】
スパイラルインダクタが形成されたチップを備える弾性表面波装置であって、
絶縁体板上に前記スパイラルインダクタが形成された第一のチップと、
弾性表面波デバイスが形成された第二のチップを有し、
前記第二のチップが、前記スパイラルインダクタと前記弾性表面波デバイスが対向する様に前記第一のチップ上にフリップチップ実装され、
前記第一のチップと第二のチップの側端部がハーメチック構造により封止されており、
前記スパイラルインダクタの領域と前記弾性表面波デバイスが対向する領域が重ならないように形成されていることを特徴とする弾性表面波装置。
【請求項６】
請求項５において、
前記弾性表面波デバイスは、２つの弾性表面波素子を有し、一方は共用アンテナから受信される受信信号を通過する受信用弾性表面波フィルタと他方は前記共用アンテナに供給される送信信号を通過する送信用弾性表面波フィルタであって、
さらに、前記スパイラルインダクタが形成されたチップは、前記スパイラルインダクタと並列にキャパシタが形成され、前記受信用弾性表面波フィルタの入力側に接続されて移相回路またはインピーダンス整合回路の機能を有することを特徴とする弾性表面波装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スパイラルインダクタが形成されたチップを備える弾性表面波装置に関する。
【背景技術】
【０００２】
弾性表面波装置は、携帯電話機等の小型無線機器の高周波回路部分、例えば、送受共用アンテナに接続される分波器（デュープレクサ）に使用されている。この場合、小型化のために、弾性表面波素子を用いたＳＡＷフィルタ及び、送受信周波数帯域分離のための移相回路又は、位相整合用回路が共通のパッケージに搭載されて弾性表面波装置が構成されている。
【０００３】
かかる弾性表面波装置に対する更なる小型化、低背化の提案及び、分波器に使用されるための移相回路又は、位相整合用回路に対する特性改善についての種々の提案がなされている（例えば、特許文献１，２，３）。
【０００４】
特許文献１に記載の発明は、位相整合用回路を多層構造で形成して、その上に実装されるＳＡＷフィルタ用のキャビティとする構造により、分波器の小型化を行うものである。また、特許文献２に記載の発明は、２つの送受信用フィルタと、位相整合回路等の周辺回路を構成する集中回路素子を共通にベース基板上に配置していた従来構造に対し、製造が容易で且つ更なる小型低背の要求に応えるものではなかったとして、集中回路素子をベース基板と反対側の上部基板に搭載するようにした構造を提案している。
【０００５】
さらに、特許文献３に記載の発明は、弾性表面波素子と整合用インダクタンスを同一のパッケージ内に格納する構造において、整合用インダクタンス基板表面とパッケージの蓋との間に生じる寄生容量による特性変化が発生し、損失劣化が生じることに対する解決を与えるものである。そのために、実装する蓋と、パッケージに格納する整合用インダクタンス基板表面との距離を０．５ｍｍ以上離すことで寄生容量を抑えることを特徴としている。
【特許文献１】特開平１０−１２６２１３号公報
【特許文献２】特開２００１−１２７５８８号公報
【特許文献３】特開平８−３２４０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明者は、スパイラルインダクタが形成されたチップを備える弾性表面波装置の更なる小型、低背化を検討する過程で、スパイラルインダクタが形成されたチップをキャビティ基板面にフリップチップ実装する構成において、スパイラルインダクタが対向するキャビティ基板面に配置される金属（導電体）パターンとの距離及び、金属（導電体）パターンとの重なり量が、スパイラルインダクタのインダクタンス値及び性能指数（Ｑ値）に影響すること、従って好ましい特性を得るための前記キャビティ基板面に配置される金属（導電体）パターンとの特定の距離及び、金属（導電体）パターンとの特定の重なり量を見出した。
【０００７】
したがって、本発明の目的は、このような見出した事実を基に、低背化の際に特性劣化せず、挿入損失が改善されたハーメチック構造の弾性表面波装置を提供するものである。ここで、本発明の説明において、ハーメチック構造とは気密封止された構造を意味する。
【課題を解決するための手段】
【０００８】
上記の本発明の課題を達成する弾性表面波装置は、第１の態様として、スパイラルインダクタが形成されたチップを備える弾性表面波装置であって、前記スパイラルインダクタが形成されたチップが、他の弾性表面波デバイスとともにパッケージにフリップチップ実装され、前記パッケージにハーメチック封止された蓋部を有し、さらに、前記パッケージの前記スパイラルインダクタに対向する面に導電体パターンが形成され、前記スパイラルインダクタの領域と前記導電体パターンとの重なりが７％以下であることを特徴とする。
【０００９】
上記の本発明の課題を達成する弾性表面波装置は、第２の態様として、スパイラルインダクタが形成されたチップを備える弾性表面波装置であって、前記スパイラルインダクタが形成されたチップが、他の弾性表面波デバイスとともにパッケージにフリップチップ実装され、前記パッケージにハーメチック封止された蓋部を有し、さらに、前記パッケージの前記スパイラルインダクタに対向する面に導電体パターンが形成され、前記スパイラルインダクタと前記導電体パターンとの間隔が前記スパイラルインダクタの線幅の少なくとも４倍以上であることを特徴とする。
【００１０】
上記の本発明の課題を達成する弾性表面波装置は、第３の態様として、第１又は、第２の態様において、前記弾性表面波デバイスは、２つの弾性表面波素子を有し、一方は共用アンテナから受信される受信信号を通過する受信用弾性表面波フィルタと他方は前記共用アンテナに供給される送信信号を通過する送信用弾性表面波フィルタであって、さらに、前記スパイラルインダクタが形成されたチップは、前記スパイラルインダクタと並列にキャパシタが形成され、前記受信用弾性表面波フィルタの入力側に接続されて移相回路の機能を有することを特徴とする。
【００１１】
上記の本発明の課題を達成する弾性表面波装置は、第４の態様として、第３の態様において、前記スパイラルインダクタに対向する面に導電体パターンは、前記受信用弾性表面波フィルタと接続するための導電体及び、接地導体であることを特徴とする。
【００１２】
上記の本発明の課題を達成する弾性表面波装置は、第５の態様として、スパイラルインダクタが形成されたチップを備える弾性表面波装置であって、絶縁体板上に前記スパイラルインダクタが形成された第一のチップと、弾性表面波デバイスが形成された第二のチップを有し、前記第二のチップが、前記スパイラルインダクタと前記弾性表面波デバイスが対向する様に前記第一のチップ上にフリップチップ実装され、前記第一のチップと第二のチップの側端部がハーメチック構造により封止されており、前記スパイラルインダクタの領域と前記弾性表面波デバイスが対向する領域が重ならないように形成されていることを特徴とする。
【００１３】
さらに、上記の本発明の課題を達成する弾性表面波装置は、第６の態様として、前記弾性表面波デバイスは、２つの弾性表面波素子を有し、一方は共用アンテナから受信される受信信号を通過する受信用弾性表面波フィルタと他方は前記共用アンテナに供給される送信信号を通過する送信用弾性表面波フィルタであって、さらに、前記スパイラルインダクタが形成されたチップは、前記スパイラルインダクタと並列にキャパシタが形成され、前記受信用弾性表面波フィルタの入力側に接続されて移相回路の機能を有することを特徴とする。
【００１４】
本発明の特徴は、以下に図面に従い説明される発明の実施の形態例から更に明らかになる。
【発明の効果】
【００１５】
本発明により、スパイラルインダクタが対向するキャビティ基板面に配置される金属（導電体）パターンとの距離及び、金属（導電体）パターンとの重なり量が、スパイラルインダクタのインダクタンス値及び性能指数（Ｑ値）に影響することを避けることが可能である。これにより、弾性表面波装置のより小型化、低背化が可能である。
【発明を実施するための最良の形態】
【００１６】
以下に、図面に従い本発明の実施の形態例を説明する。なお、以下に説明される実施の形態例は、本発明の理解のためのものであって、本発明の技術的範囲は、これに限定されるものではない。
【００１７】
ここで、実施の形態例の説明に先立って、本発明の基礎原理となる本発明者の見出した事実について先に説明する。
【００１８】
図１は、本発明の基礎原理を説明するためのインダクタのみを搭載したチップを示す図である。図１（ａ）は、スパイラルインダクタ２のみを搭載したチップの平面図であり、図１（ｂ）は、Ａ−Ａ線における側面断面図である。
【００１９】
図１において、チップ８は、ガラス基板もしくはシリコン酸化被膜による絶縁膜に覆われたシリコン基板からなる絶縁体板１上に、内径０．２２５ｍｍ、線幅０．０１ｍｍ、線間ギャップ０．０１ｍｍ、ターン数４．５の銅配線によりスパイラルインダクタ２を形成し、スパイラルの外側および中心側にそれぞれ信号取り出し部３を有している。
【００２０】
スパイラルインダクタ２の周囲は、比誘電率２．８の絶縁体４で埋め、更にスパイラルインダクタ２の上部に０．００１ｍｍの被覆５を形成している。さらに、信号取り出し部３から結線された電極パッド６にバンプ７を形成し、チップ８としたものである。バンプ７の材質はＡｕ若しくは、はんだのいずれかの材質が可能であり、本発明の目的に適う同様の特性が得られる。
【００２１】
図２は、図１に示したスパイラルインダクタ２のみを搭載したチップ８をパッケージにフリップチップ実装した構成を説明する図である。
【００２２】
図２（ａ）は平面図、図２（ｂ）は側面断面図及び、図２（ｃ）は図２(ｂ)に示す一部分１８の拡大図である。これらに示されるように、チップ８をセラミックパッケージ９のダイアタッチ面１０にフリップチップ工法により実装し、パッケージ蓋９１をシール材９２によりセラミックパッケージ９に被せ、気密封止している。セラミックパッケージ９の材質は、アルミナもしくはＬＴＣＣ（低温焼成多層基板）のいずれでもよい。
【００２３】
パッケージ９のダイアタッチ面１０には金属（導電体）パターン部分９ａと、それ以外の非導電体部分９ｂが形成されている。さらに、スパイラルインダクタ２とダイアタッチ面１０の間隔１１は０．０２ｍｍであった。
【００２４】
また、図３は、スパイラルインダクタ２の対向面を説明する図である。図３（ａ）に示すように、スパイラルインダクタ２の対向面１２は、金属パターンのない非導電体部分９ｂにおける領域である。スパイラルインダクタ２が形成された領域以外のチップ８の一部は金属パターン９ａと重なる部分１３を有している。
【００２５】
図３（ｂ）は、図１（ａ）のチップの表裏を反転させた状態の、チップ８の透視図である。図３（ａ）と図３（ｂ）とを重ね合わせた状態が図３（ｃ）に示される。
【００２６】
上記のようにパッケージ化されたインダクタンス素子を作成して、インダクタンスの特性を測定したところ、インダクタンス値は、７．６ｎＨ，性能指数（Ｑ値）は約２５であった。
【００２７】
次いで、比較例として、図３（ａ）に示すスパイラルインダクタ２の対向面が全て金属パターン９ａとなるように形成して、スパイラルインダクタ２と対向面の金属パターン９ａとの距離が変化したときのＱ値への影響を検討した。
【００２８】
図４は、電磁界シミュレーションにより、周波数８８０ＭＨｚでスパイラルインダクタ２の対向面に一定面積の金属パターン９ａがある状態で、スパイラルインダクタ２と対向面の金属パターン９ａとの距離が変化したときのＱ値への影響を示すグラフである。
【００２９】
図４の電磁界シミュレーション結果から、図３（ａ）の構成と対比すると、スパイラルインダクタ２の対向面の金属パターン９ａとの距離を４０μｍ以上（従って、スパイラルインダクタ線幅の４倍以上）離すことにより同じＱ値（＝２５）を得ることが理解できる。
【００３０】
次に、図５は、図１のチップ構成に対し、更に信号取り出し部３とスパイラルインダクタ２との間に並列にキャパシタを挿入したチップ８を示す図である。図５（ａ）は平面図、図５（ｂ）はＡ−Ａ線に沿う側面断面図である。すなわち、信号取り出し部３とスパイラルインダクタ２との間にそれぞれ容量が３．４ｐＦとなるように平行平板キャパシタ１４が形成されている。このキャパシタ１４は、約０．０８ｍｍ2の大きさである。かかる構成により等価回路としてフィルタが構成される。他の構成は、図１乃至図３と同様である。
【００３１】
かかる構成のフィルタにおいて、挿入損失を測定したところ最小値で約−２．５ｄＢであった。次いで、比較例として、図５のチップ８をパッケージ９に気密封止する際に、スパイラルインダクタ２の面積の４０％で重なりが生じる様に、スパイラルインダクタ２の対向面に金属パターン９ａを形成した。他の構成は図１乃至図３と同様である。
【００３２】
そして、同様に、電磁界シミュレーションにより、周波数８８０ＭＨｚでスパイラルインダクタ２と対向面の金属パターン９ａとの距離が変化したときのフィルタの挿入損失への影響を測定した。
【００３３】
図６は、スパイラルインダクタ２と対向面の金属パターン９ａとの距離とのフィルタの挿入損失の関係を示す、シミュレーション結果のグラフである。図６より、前記スパイラルインダクタ２と約４０％の領域で重なる、対向面の金属パターン９ａとの距離は、同じ挿入損失（−２．５ｄＢ）とするためには、先の例と同様に４０μｍ以上（スパイラルインダクタ２の線幅の４倍以上）に離す必要があることが理解できる。
【００３４】
上記の検討から、スパイダルインダクタンスのＱ値及び、フィルタの挿入損失のいずれに関しても、スパイラルインダクタ２をパッケージにフリップ実装する場合、対向面に金属パターンと重なりがある場合、スパイラルインダクタの線幅の４倍以上の間隔を持つことにより、影響を回避できることが理解できる。
【００３５】
ここで、上記に検討したスパイラルインダクタ２を絶縁体板上に形成されたチップを、本発明に従いフリップチップ実装するパッケージの適用例として、分波器（デュープレクサ）が想定される。
【００３６】
図７は、デュープレクサの構成例である。図７に示す構成は、共用アンテナ２４から受信される受信信号を通過する受信用弾性表面波（ＳＡＷ）フィルタ２１と前記共用アンテナ２４に供給される送信信号を通過する送信用弾性表面波（ＳＡＷ）フィルタ２２を有している。
【００３７】
図７（ａ）は、受信用弾性表面波フィルタ２１における通過帯域が、送信用弾性表面波フィルタ２２の阻止帯域になるように、移相（位相シフト）回路２３を受信用弾性表面波フィルタ２１の入力側に備えている。
【００３８】
一方、図７（ｂ）は、それぞれ、インピーダンス整合回路４１により、共用アンテナ２４と送受信用弾性表面波フィルタ２１，２２の特性インピーダンスを整合する様にして、最大電力を伝達可能としている。
【００３９】
さらに、図８に示す例は、一般的な受信バランスフィルタの構成例を示す図である。図示しないアンテナにより受信される受信信号を受信用ＳＡＷフィルタ２５から、バランス型のインピーダンス整合回路２６を通して低雑音増幅器２７に入力する。
【００４０】
上記図７、図８において、移相回路２３及び、インピーダンス整合回路４１、２６は、インダクタンスを回路に含む構成を有している。したがって、これらの回路と、ＳＡＷフィルタを含む構成３４を一つの気密パッケージに収容する場合に、上記に説明した発明の原理に従う本発明の適用が可能である。
【００４１】
図９は、本発明を図７（ａ）に示す移相回路２３に適用した実施例を示す図である。図９（ａ）は、図５に示す移相回路に対応するチップの平面構成図である。
【００４２】
図９（ｂ）は、デュープレクサにおける図７（ａ）に示す移相回路２３と送受信用ＳＡＷフィルタ２１，２２を一つのパッケージ構成３４にしたものである。
【００４３】
パッケージ９に、送信用ＳＡＷフィルタ２２と受信用ＳＡＷフィルタ２１を、各々領域１５,１６に配置している。さらに、本発明に従い、移相回路２３を構成するチップ８をパッケージ９に実装している。送信用ＳＡＷフィルタ２２、受信用ＳＡＷフィルタ２１及び、移相回路２３を構成するチップ８の各々は、フリップチップ工法によりセラミックパッケージ９の底面に実装される。
図１０は、簡単化のために移相回路２３を構成するチップ８のみについてパッケージ９へのフリップチップによる実装を説明する図である。
【００４４】
移相回路２３を構成するチップ８は、図９（ａ）の平面図及び図１０（ｃ）の側断面図を示すように、ガラス基板１上に内径０．２２５ｍｍ、線幅０．０１ｍｍ、線間ギャップ０．０１ｍｍ、ターン数４．５の銅配線によりスパイラルインダクタ２を形成し、スパイラルインダクタ２の外側および中心側よりそれぞれ信号取り出し部３を設けている。さらに、信号取り出し部３とスパイラルインダクタ２との間に並列にそれぞれ容量が３．４ｐＦとなるように平行平板キャパシタ１４を構成する。キャパシタ１４は、約０．０８ｍｍ2の大きさである。スパイラルインダクタ２の周囲は、比誘電率２．８の絶縁体４で埋め、さらにスパイラルインダクタ２の上部に０．００１ｍｍの被覆５を設けている。次に、信号取り出し部３から結線されたパッド６にバンプ７を形成し、１つのチップ８としている。
【００４５】
移相回路２３を構成するチップ８は、更にセラミックパッケージ９のダイアタッチ面１０にフリップチップ工法によりバンプ７を通して実装されている。この時、スパイラルインダクタ２とのダイアタッチ面１０との間隔１１は、０．０２ｍｍであった。
【００４６】
ここで、移相回路２３を構成するチップ８が対向するダイアタッチ面１０には、アンテナ２４及び、受信用ＳＡＷフィルタ２１と接続するための金属（導電体）パターンが存在する。図１１は、この状態を説明する図である。
【００４７】
図１１において、移相回路２３を構成するチップ８が対向するダイアタッチ面１０の領域に、アンテナ２４及び受信用ＳＡＷフィルタ２１と接続する金属（導電体）パターン９ａ１と、接地用の金属（導電）パターン９ａ２が存在する。
【００４８】
したがって、スパイラルインダクタ２の対向する領域と、金属（導電体）パターン９ａ１及び、又は接地用の金属（導電）パターン９ａ２の領域とが重なる場合がある。
【００４９】
図１２は、スパイラルインダクタ２の対向する領域と、接地用の金属（導電体）パターン９ａ２の領域とが重なる場合を説明する図である。図１２において、イは接地用の金属（導電体）パターン９ａ２を面積で表した図であり、ロはスパイラルインダクタ２の面積を表した図である。したがって、ハは接地用の金属（導電体）パターン９ａ２の面積イとスパイラルインダクタ２の面積ロの重なりを示す図である。この両者の面積の重なり量を求めることができる。
【００５０】
ここで、図９に示したように、スパイラルインダクタ２を、受信用ＳＡＷフィルタ２１及び送信用ＳＡＷフィルタ２２とともにセラミックパッケージ９にフリップチップ実装し、その後パッケージ９を封止して、１つの部品とした。
【００５１】
この部品の受信用ＳＡＷフィルタ２１、送信用ＳＡＷフィルタ２２の挿入損失を測定し、スパイダルインダクタ２の対向面にある金属面（接地用パターン）の面積変化とそのときの挿入損失の関係を求めた。図１３は、この関係を示すグラフである。横軸はスパイラルインダクタ２の全面積に対する対向する接地用パターン９ａ２の重なり面積の比率（ハ／ロ）をパーセンテージで表したものである。縦軸はスパイラルインダクタ２と接地用パターン９ａ２が重ならない場合を０とした時の挿入損失（−２．５ｄＢ）との差である。
【００５２】
この測定結果からダイアタッチ面１０上の接地用パターン９ａ２とスパイラルインダクタ２の平面的な重なりが、全く重ならない場合に対し、挿入損失の差を０．１ｄＢ以下とするには、７％以下とすることが必要である。
【００５３】
図１４は、スパイラルインダクタ２との重なりを接地用パターン９ａ２ではなく、信号用パターン９ａ１と重なる様にした場合を説明する図である。図１４において、ニは信号用パターン９ａ１の面積を表し、ホはスパイラルインダクタ２と信号用パターン９ａ１の面積との重なりを表している。
【００５４】
図１５は、受信用ＳＡＷフィルタ２１、送信用ＳＡＷフィルタ２２の挿入損失を測定し、スパイダルインダクタ２の対向面にある金属面（信号用パターン９ａ１）の面積変化とそのときの挿入損失の関係を示す図である。ここで、図１３と同様に、横軸はスパイラルインダクタ２の全面積に対する対向する信号用パターン９ａ１の重なる面積の比率（ホ／ロ）をパーセンテージで表したものであり、縦軸はスパイラルインダクタ２と信号用パターン９ａ１が重ならない場合を０とした時の挿入損失（−２．５ｄＢ）との差である。
【００５５】
この測定結果から、信号用パターン９ａ１との重なりに対して、ダイアタッチ面１０上の信号用パターン９ａ２とスパイラルインダクタ２の平面的な重なりが、好ましい挿入損失の差では０．１ｄＢ以下となるようにするには、接地用パターンとの重なりの場合と同様に、７％以下とすることが必要であることが理解できる。
【００５６】
上記実施例においては、スパイラルインダクタ２を送受信用ＳＡＷフィルタ２１,２２とともに同様にフリップチップにより、パッケージに実装し、その後に蓋９１をハーメチック封止する構成であった。これに対し、図１６は、本発明に従う更なる実施例であり、特に製造を簡易にし、更なる小型化を可能とする構造を提示するものであり、送受信用ＳＡＷフィルタのみをフリップチップ実装する構成例であり、図１６（ａ）は、二層構造を理解容易とするために上下層に切り離して示す斜視図である。図１６（ｂ）は、図１６（ａ）の下の層のＢ−Ｂ線に沿う側面側断面図である。
【００５７】
図１６において、絶縁体基板１上の中央部に、内径０．２２５ｍｍ、線幅０．０１ｍｍ、線間ギャップ０．０１ｍｍ、ターン数４．５の銅配線によりスパイラルインダクタ２を形成し、スパイラルインダクタ２の外側及び中心側よりそれぞれ信号取り出し部３を設けて下の層となるチップ８を構成している。
【００５８】
信号取り出し部３とスパイラルインダクタ２との間に並列にそれぞれ容量が３．４ｐＦとなるように平行平板キャパシタ１４を形成している。キャパシタ１４は、約０．０８ｍｍ2の大きさである。スパイラルインダクタ２の周囲は、比誘電率２．８の絶縁体４で埋め、さらにスパイラルインダクタ２の上部に０．００１ｍｍの被覆５を設けている。さらに、スパイラルインダクタ２の周囲にパッド２８を構成し、貫通配線のためにスルーホール２９を形成している。これにより、下の層となるスパイラルインダクタ２の形成されたチップ８が構成される。
【００５９】
一方、送受信用ＳＡＷフィルタ（送信フィルタ３０および受信フィルタ３１）パターンを形成した、１つのチップ１８に複数のバンプ７を形成し、インダクタ及びキャパシタを構成した下層のチップの上にチップ１８と対面する様にフリップチップの工法により実装している。
【００６０】
実装後、チップ間周辺端を金属３３によりハーメチック構造とする。このとき、スパイラルインダクタ２のパターン面とその対向面の間隔４０は約２０μｍであり、スパイラルインダクタ２の対向面３２は、金属パターンのない状態である。この場合はスパイラルインダクタ２の対向面３２は、金属パターンのない領域であるので、前記間隔４０の大きさをスパイラルインダクタ２の線幅（０．０１ｍｍ）の４倍の以上の大きさを有していなくても良い。
【００６１】
ここで、上記の実施例説明において、スパイラルインダクタ２の形状を専ら円形のスパイラルとして示した。しかし、本発明の適用はかかる場合に限定されない。図１７は、円形のスパイラル（図１７（ａ））に代わる他のスパイラルの形状を示す図である。
【００６２】
図１７（ｂ）は四角形のスパイラル、図１７（ｃ）はループ面積が等しいスパイラル、図１７（ｄ）はミアンダ型のスパイラル、図１９（ｅ）は絡み合ったスパイラル、図１７（ｆ）はツインスパイラルを示している。
【００６３】
本発明の実施例説明において、図１７（ａ）の円形のレイアウトのスパイラルインダクタ２を使用したが、本発明による効果は図１７に示すような、いずれのレイアウトのスパイラルインダクタでも得られるものである。
【００６４】
また、本発明の前記スパイラルインダクタが形成されたチップのインダクタ部分に直列もしくは並列にレジスタ（抵抗器）部分を形成し、弾性表面波デバイスのESD（静電気放電）による破壊を軽減する対策とすることもできる。
【産業上の利用可能性】
【００６５】
上記に図面に従い説明したように、本発明の適用により、特性が劣化せず、低背化と挿入損失が改善されたハーメチック構造の弾性表面波装置の提供が可能であり、弾性表面波装置を実装した機器の小型化に寄与するところ大である。
【図面の簡単な説明】
【００６６】
【図１】本発明の基礎原理を説明するためのインダクタのみを搭載したチップを示す図である。
【図２】図１に示したスパイラルインダクタ２のみを搭載したチップ８をパッケージにフリップチップ実装した構成を説明する図である。
【図３】スパイラルインダクタ２の対向面を説明する図である。
【図４】スパイラルインダクタ２と対向面の金属パターン９ａとの距離の変化によるＱ値への影響を示すグラフである。
【図５】図１のチップ構成に対し、信号取り出し部３とスパイラルインダクタ２との間に並列にキャパシタを挿入したチップ８を示す図である。
【図６】スパイラルインダクタ２と対向面の金属パターン９ａとの距離とのフィルタの挿入損失の関係を示すシミュレーション結果のグラフである。
【図７】デュープレクサの構成例である。
【図８】一般的な受信バランスフィルタの構成例を示す図である。
【図９】本発明を図７（ａ）に示す移相回路２３に適用した実施例を示す図である。
【図１０】簡単化のために移相回路２３を構成するチップ８のみについてパッケージ９へのフリップチップによる実装を説明する図である。
【図１１】チップ８が対向するダイアタッチ面１０に存在する金属パターンを説明する図である。
【図１２】スパイラルインダクタ２の対向する領域と、接地用の金属（導電）パターン９ａ２の領域とが重なる場合を説明する図である。
【図１３】スパイダルインダクタ２の対向面にある金属面（接地用パターン）の面積変化とそのときの挿入損失の関係を示す図である。
【図１４】スパイラルインダクタ２の対向する領域と、信号用金属パターン９ａ１領域とが重なる場合を説明する図である。
【図１５】スパイダルインダクタ２の対向面にある信号用パターン９ａ１の面積変化と受信用ＳＡＷフィルタ２１、送信用ＳＡＷフィルタ２２の挿入損失の関係を示す図である。
【図１６】本発明に従う製造を簡易にする構造を提示するものであり、送受信用ＳＡＷフィルタのみをフリップチップ実装する構成例を示す図である。
【図１７】円形のスパイラルに代わる他のスパイラルの形状を示す図である。
【符号の説明】
【００６７】
１    絶縁体板
２    スパイラルインダクタ
３    信号取り出し部
４    絶縁体
５    被覆
６    電極パッド
７    バンプ
８    チップ
９    セラミックパッケージ
９１  パッケージ蓋
９２  シール材
９ａ  金属パターン
１０  ダイアタッチ面
１１  スパイラルインダクタとダイアタッチ面との間隔
【図１】
2005198073.tif 000003
【図２】
2005198073.tif 000004
【図３】
2005198073.tif 000005
【図４】
2005198073.tif 000006
【図５】
2005198073.tif 000007
【図６】
2005198073.tif 000008
【図７】
2005198073.tif 000009
【図８】
2005198073.tif 000010
【図９】
2005198073.tif 000011
【図１０】
2005198073.tif 000012
【図１１】
2005198073.tif 000013
【図１２】
2005198073.tif 000014
【図１３】
2005198073.tif 000015
【図１４】
2005198073.tif 000016
【図１５】
2005198073.tif 000017
【図１６】
2005198073.tif 000018
【図１７】
2005198073.tif 000019