(57)【要約】【課題】  本発明は、低いインダクタンスなど電気的特性が向上したマルチチップパッケージを提供する。また、マルチチップ構造で大きさが縮小できて安全性のあるワイヤーボンディングが具現されるマルチチップパッケージを提供する。【解決手段】  マルチチップパッケージが提供される。マルチチップパッケージは上面に複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と、基板上に順に積層して活性面上に複数のパッドを有する第１及び第２半導体チップと、第１及び第２半導体チップの中間層に形成され、少なくともパワー及びグラウンド用パッドを有するスペーサーを含む。この時、スペーサーは受動形素子で利用されることができ、第１及び第２半導体チップとスペーサーのパワー及びグラウンド用パッドは電気的に連結される。また、スペーサーの上部に積層された半導体チップのパッドはスペーサーに形成されたパッドを経由して基板ボンディングパッドに電気的に連結する。【選択図】  図１
2005203775.tif 000002
【特許請求の範囲】
【請求項１】
上面に少なくともパワー用パッド及びグラウンド用パッドを含む複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と；
前記基板上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第１半導体チップと；
前記第１半導体チップ上部に積層されており、少なくともパワー用パッド及びグラウンド用パッドを有する受動形素子を含むスペーサーと；
前記スペーサー上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第２半導体チップと；
前記第１及び第２半導体チップ及び前記スペーサーのパワー用パッド及びグラウンドパッドを前記基板ボンディングパッドのパワー用パッド及びグラウンド用パッドに電気的に連結する連結手段と；
を含むことを特徴とするマルチチップパッケージ。
【請求項２】
上面に少なくともパワー用パッド及びグラウンド用パッドを含む複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と；
前記基板上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有する第１半導体チップと；
前記第１半導体チップ上部に積層されており、少なくともパワー用パッド及びグラウンド用パッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有するが、前記第１半導体チップの前記第１方向または前記第２方向のうち少なくとも一方向の幅よりも狭く形成された受動形素子を含むスペーサーと；
前記スペーサー上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第２半導体チップと；
前記第１及び第２半導体チップ及び前記スペーサーのパワー用パッド及びグラウンドパッドを前記基板ボンディングパッドのパワー用パッド及びグラウンド用パッドに電気的に連結する連結手段と；
を有することを特徴とするマルチチップパッケージ。
【請求項３】
前記第２半導体チップは第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有しており、前記スペーサーの前記第１方向または前記第２方向のうち少なくとも一方向の幅よりも狭く形成されたことを特徴とする請求項２に記載のマルチチップパッケージ。
【請求項４】
前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項３に記載のマルチチップパッケージ。
【請求項５】
前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドと前記第１半導体チップのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項４に記載のマルチチップパッケージ。
【請求項６】
前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することを特徴とする請求項５に記載のマルチチップパッケージ。
【請求項７】
前記連結手段はワイヤーボンディングを介して形成されたことを特徴とする請求項６に記載のマルチチップパッケージ。
【請求項８】
前記第１半導体チップ、第２半導体チップ、スペーサー、連結手段及びその接合部分が封止されたことを特徴とする請求項７に記載のマルチチップパッケージ。
【請求項９】
前記連結手段は前記第１半導体チップのパワー用パッド及びグラウンド用パッドと前記基板のパワー用パッド及びグラウンド用パッドとを連結する連結手段をさらに具備したことを特徴とする請求項４に記載のマルチチップパッケージ。
【請求項１０】
前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することを特徴とする請求項９に記載のマルチチップパッケージ。
【請求項１１】
前記連結手段はワイヤーボンディングを介して形成されたことを特徴とする請求項１０に記載のマルチチップパッケージ。
【請求項１２】
前記第１半導体チップ、第２半導体チップ、スペーサー、連結手段及びその接合部分が封止されたことを特徴とする請求項１１に記載のマルチチップパッケージ。
【請求項１３】
前記第２半導体チップは第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有しており、前記スペーサーの前記第１方向及び前記第２方向の幅よりも狭く形成されたことを特徴とする請求項３に記載のマルチチップパッケージ。
【請求項１４】
前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項１３に記載のマルチチップパッケージ。
【請求項１５】
前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドと前記第１半導体チップのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項１４に記載のマルチチップパッケージ。
【請求項１６】
前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することを特徴とする請求項１５に記載のマルチチップパッケージ。
【請求項１７】
前記連結手段はワイヤーボンディングを介して形成されたことを特徴とする請求項１６に記載のマルチチップパッケージ。
【請求項１８】
前記第１半導体チップ、第２半導体チップ、スペーサー、連結手段及びその接合部分が封止されたことを特徴とする請求項１７に記載のマルチチップパッケージ。
【請求項１９】
前記連結手段は前記第１半導体チップのパワー用パッド及びグラウンド用パッドと前記基板のパワー用パッド及びグラウンド用パッドとを連結する連結手段をさらに具備したことを特徴とする請求項１４に記載のマルチチップパッケージ。
【請求項２０】
前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することを特徴とする請求項１９に記載のマルチチップパッケージ。
【請求項２１】
前記連結手段はワイヤーボンディングを介して形成されたことを特徴とする請求項２０に記載のマルチチップパッケージ。
【請求項２２】
前記第１半導体チップ、第２半導体チップ、スペーサー、連結手段及びその接合部分が封止されたことを特徴とする請求項２１に記載のマルチチップパッケージ。
【請求項２３】
上面に少なくともパワー用パッド及びグラウンド用パッドを含む複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と；
前記基板上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有する第１半導体チップと；
前記第１半導体チップ上部に積層されており、少なくともパワー用パッド及びグラウンド用パッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有するが、前記第１半導体チップの前記第１方向及び前記第２方向の幅よりもそれぞれ狭く形成された受動形素子を含むスペーサーと；
前記スペーサー上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第２半導体チップと；
前記第１半導体チップ、第２半導体チップ、及びスペーサーのパワー用パッド及びグラウンドパッドを前記基板ボンディングパッドのパワー用パッド及びグラウンド用パッドに電気的に連結する連結手段と、
を有することを特徴とするマルチチップパッケージ。
【請求項２４】
前記第２半導体チップは第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有しており、前記スペーサーの前記第１方向または前記第２方向のうち少なくとも一方向の幅よりも狭く形成されたことを特徴とする請求項２３に記載のマルチチップパッケージ。
【請求項２５】
前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項２４に記載のマルチチップパッケージ。
【請求項２６】
前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドと前記第１半導体チップのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことを特徴とする請求項２５に記載のマルチチップパッケージ。
【請求項２７】
前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することを特徴とする請求項２６に記載のマルチチップパッケージ。
【請求項２８】
前記連結手段はワイヤーボンディングを介して形成されたことを特徴とする請求項２７に記載のマルチチップパッケージ。
【請求項２９】
前記第１半導体チップ、第２半導体チップ、スペーサー、連結手段及びその接合部分が封止されたことを特徴とする請求項２８に記載のマルチチップパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマルチチップパッケージに係り、さらに詳細には複数のチップを垂直に積層して、これら間のスペーサーが受動形素子で活用されるようにするマルチチップパッケージに関する。
【背景技術】
【０００２】
現在の電子製品市場は携帯用に急激にその需要を広めており、これを満足するためにはこれらシステムに実装される部品の軽薄短小化が必須である。
【０００３】
前記部品の軽薄短小化を実現するためには実装部品の個別サイズを減らす技術と、複数個の個別素子をワンチップ（ｏｎｅ  ｃｈｉｐ）化するＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  ｃｈｉｐ）技術及び複数個の個別素子を一つのパッケージ（ｐａｃｋａｇｅ）で集積するＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）技術などが必要である。
【０００４】
このうち、ＳＩＰ技術は複数個のシリコンチップを水平、垂直的に一つのパッケージで実装する技術で、既存ＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ  Ｍｏｄｕｌｅ）概念の延長線上にある。既存ＭＣＭの場合はパッケージ製造時水平実装が主な方向だったがＳＩＰの場合は複数個のチップを垂直に積層する技術が主に適用される。
【０００５】
システム側面で見る時、積層された複数のチップの特性及びパワー入力ノイズ減少（Ｐｏｗｅｒｉｎ−ｐｕｔ  ｎｏｉｓｅ  ｒｅｄｕｃｔｉｏｎ）に関連して抵抗性、容量性、誘導性などの受動形素子（Ｐａｓｓｉｖｅ  ｄｅｖｉｃｅ）がシステムボード（Ｓｙｓｔｅｍ  ｂｏａｒｄ）に多く実装される。
【０００６】
特に、前記容量性素子（Ｃａｐａｃｉｔｏｒ）は各チップに形成された素子との近接程度にしたがってインダクタンスの値が決定されて、前記容量性素子が各チップに形成された素子に近く実装できるだけローインダクタンス（Ｌｏｗ  ｉｎｄｕｃｔａｎｃｅ）を具現させることができる長所がある。
【０００７】
一方、前記複数個のチップを積層するＳＩＰ技術で、上下チップ間にはワイヤーボンディング空間を確保するようにスペーサーを積層することが一般的である。
【０００８】
ところが、従来のように容量性素子及び／またはスペーサーを実装する場合マルチチップパッケージの大きさ減少に限界がある。
【０００９】
したがって、容量性素子をさらに素子に近く位置させながら大きさを効果的に減少させることができるマルチチップパッケージの具現が必要な実情である。
【特許文献１】美国特許第6,274,937号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明が解決しようとする一つの技術的課題は低いインダクタンスなど電気的特性が向上したマルチチップパッケージを提供することにある。
【００１１】
本発明が解決しようとする他の技術的課題はマルチチップ構造で大きさが縮小できて安全性のあるワイヤーボンディングが具現されるマルチチップパッケージを提供することにある。
【課題を解決するための手段】
【００１２】
前記した技術的課題を達成するための本発明によるマルチチップパッケージは、上面に少なくともパワー用パッド及びグラウンド用パッドを含む複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と、前記基板上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第１半導体チップと、前記第１半導体チップ上部に積層されており、少なくともパワー用パッド及びグラウンド用パッドを有する受動形素子を含むスペーサーと、前記スペーサー上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第２半導体チップと、前記第１及び第２半導体チップと前記スペーサーのパワー用パッド及びグラウンドパッドを前記基板ボンディングパッドのパワー用パッド及びグラウンド用パッドに電気的に連結する連結手段と、を含む。
【００１３】
また、本発明によるマルチチップパッケージは、上面に少なくともパワー用パッド及びグラウンド用パッドを含む複数の基板ボンディングパッドが形成されて、下面には複数のターミナルが形成された基板と、前記基板上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有する第１半導体チップと、前記第１半導体チップ上部に積層されており、少なくともパワー用パッド及びグラウンド用パッドを有して第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有するが、前記第１半導体チップの前記第１方向または前記第２方向のうち少なくとも一方向の幅よりも狭く形成された受動形素子を含むスペーサーと、前記スペーサー上部に積層されて活性面上に少なくともパワー用パッド及びグラウンド用パッドを含む複数のパッドを有する第２半導体チップと、前記第１及び第２半導体チップと前記スペーサーのパワー用パッド及びグラウンドパッドを前記基板ボンディングパッドのパワー用パッド及びグラウンド用パッドに電気的に連結する連結手段と、を有することが望ましい。
【００１４】
この時、前記第２半導体チップは第１方向及び前記第１方向と垂直な第２方向にそれぞれ所定幅を有しており、前記スペーサーの前記第１方向または前記第２方向のうち少なくとも一方向の幅よりも狭く形成することができる。
【００１５】
また、前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されたことが望ましい。
【００１６】
また、前記連結手段は前記第２半導体チップのパワー用パッド及びグラウンド用パッドとスペーサーのパワー用パッド及びグラウンド用パッドと前記第１半導体チップのパワー用パッド及びグラウンド用パッドとをそれぞれ経由して前記基板のパワー用パッド及びグラウンド用パッドと連結されることができる。
【００１７】
一方、前記スペーサーはシリコーン材質であり厚さ８０μｍないし２００μｍで形成されていて、前記スペーサーに形成された受動形素子はキャパシターであり、前記スペーサーのパワー用パッド及びグラウンド用パッドは前記キャパシターの電極の役割を遂行することが望ましい。
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
【発明の効果】
【００１８】
上述したように本発明によると、複数のチップとチップ間にスペーサーが積層された構造で前記スペーサーを受動形素子で活用すると同時に安全性のあるワイヤーボンディングを具現することができる。
【００１９】
また、複数のチップとチップ間に積層されたスペーサーが受動形素子で利用されることができて低いインダクタンスなど電気的特性が向上したマルチチップパッケージを提供することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の利点及び特徴、そしてそれらを達成する方法は添付される図面と共に詳細に後述されている実施形態を参照すると明確になることである。しかし本発明は以下で開示する実施形態に限られることでなく相異なる多様な形態で具現されることであり、単に本実施形態は本発明の開示が完全なようにして、本発明が属する技術分野で通常の知識を有する者に発明の範ちゅうを完全に知らせるために提供することであり、本発明は請求項の範ちゅうにより定義されるだけである。明細書全体にかけて同一参照符号は同一構成要素を称する。
【００２１】
先に、図１ないし図３を参照して本発明の第１実施形態によるマルチチップパッケージを説明する。
【００２２】
図１は本発明の第１実施形態によるマルチチップパッケージを示す平面図であって、封止して形成されるパッケージ本体部分は省略されている。
【００２３】
図２は図１の水平方向断面図であって、図３は図１の垂直方向断面図である。
【００２４】
図１ないし図３に示したように、本発明の第１実施形態によるマルチチップパッケージは上面に複数の基板ボンディングパッド１１、１２、１３が形成されて、下面には複数のターミナル１５が形成された基板１０上に第１チップ２０が付着されている。
【００２５】
ここで、前記基板ボンディングパッド１１、１２、１３は第１チップ２０と連結される第１基板ボンディングパッド１１と、スペーサー３０と連結される第２基板ボンディングパッド１２と、第２チップ４０と連結される第３基板ボンディングパッド１３と、を含む。
【００２６】
前記第１チップ２０上部には前記第１チップ２０の第１方向（垂直方向）幅よりも大きくて、前記第１方向と垂直な第２方向（水平方向）幅よりも小さく形成されたスペーサー３０が付着されている。
【００２７】
以下では、前記第１方向を垂直方向に命名して、前記第２方向を水平方向に命名して説明する。
【００２８】
前記スペーサー３０上部には前記スペーサー３０の垂直方向幅よりも小さくて、前記スペーサー３０の水平方向幅よりも大きく形成された第２チップ４０が付着されている。
【００２９】
ここで、前記スペーサー３０はシリコーン材質で構成されたことが望ましく、複数のスペーサーパッド３１が形成されている。この時、前記スペーサーパッド３１はワイヤーボンディングが二重処理されることができるように十分に広く形成されたことが望ましい。
【００３０】
前記第１チップ２０及び第２チップ４０はエッジパッド型であって、第１チップ２０は向い合う縁二辺部分にチップパッド２１が形成されており、第２チップ４０は縁四辺部分すべてにチップパッド４１、４２が形成されている。
【００３１】
また、前記第１チップ２０及び第２チップ４０はそれぞれのチップパッド２１、４１、４２が形成された活性面が同一な方向に向かっており、その反対面である非活性面は付着に利用されている。前記第１チップ２０、第２チップ４０及びスペーサー３０は絶縁性接着剤（ａｄｈｅｓｉｖｅ）により付着が行われる。
【００３２】
一方、前記スペーサー３０はスペーサー３０内にエンベデッドされた受動形素子を含んで、前記スペーサーパッド３１は受動形素子にパワーと接地電圧を印加するためのパワー及びグラウンド用パッドを含む。この時、前記受動形素子は容量性素子であることが望ましい。
【００３３】
前記スペーサーパッド３１のパワー及びグラウンド用パッドは前記容量性素子であるキャパシターの電極として利用されることができ、前記スペーサー３０のパッド部分を除外したシリコーン材質で構成された部分がキャパシターの誘電層の役割を遂行する。この時、前記スペーサー３０の厚さは８０μｍないし２００μｍで形成されたことが望ましい。
【００３４】
また、前記スペーサーパッド３１は前記第２チップ４０のチップパッド４２を前記第２基板ボンディングパッド１２に電気的に連結させる時、ボンディングワイヤーが前記スペーサーパッド３１を経由してボンディングできるようにする単純に電気的連結を提供するパッドを含むことができる。
【００３５】
それゆえ、前記第２チップパッド４２と第２基板ボンディングパッド１２とを電気的に連結させる時に前記電気的連結を提供するスペーサーパッド３１を経由することによって、ボンディングワイヤーの長さが長くなることを防止することができる。
【００３６】
また、前記第２チップ４０のパワー及びグラウンド用パッドが前記スペーサー３０のパワー及びグラウンド用パッドを経由して基板ボンディングパッド１２に連結されることができるので、マルチチップパッケージのインダクタンスが低くなる等電気的特性を向上させることができる。
【００３７】
前記第１チップ２０のチップパッド２１と第１基板ボンディングパッド１１とは第１ボンディングワイヤー５１により電気的に連結されており、前記第１ボンディングワイヤー５１のループ（ｌｏｏｐ）の高さの確保は前記第１チップ２０と第２チップ４０との間のスペーサー３０により構成される。すなわち、前記スペーサー３０は前記第１チップ２０のワイヤーボンディング空間を提供する本来の役割を遂行すると同時に、前述したように受動形素子の役割を遂行する。
【００３８】
前記第２チップ４０の垂直方向に形成されたチップパッド４１と前記第３基板ボンディングパッド１３とは第２ボンディングワイヤー５２により電気的に連結される。
【００３９】
前記第２チップ４０の水平方向に形成されたチップパッド４２と前記第２基板ボンディングパッド１２とは前記スペーサーパッド３１を経由して第３及び第４ボンディングワイヤー５３、５４により電気的に連結されることが望ましい。
【００４０】
一方、本発明の第１実施形態で、前記水平方向に形成されたチップパッド４２と前記第２基板ボンディングパッド１２との電気的な連結は前記スペーサーパッド３１を経由して成り立つが、前記スペーサーパッド３１を経由しないで一つのボンディングワイヤーにより直接連結することもできる。
【００４１】
また、前記スペーサーパッド３１のパワー及びグラウンド用のパッドと前記第１及び第２チップ２０、４０のパワー及びグラウンド用パッドとは電気的に連結したことが望ましい。
【００４２】
前記第１チップ２０、第２チップ４０、スペーサー３０、ボンディングワイヤー５１、５２、５３、５４及びその接合部分はパッケージ本体６０により封止されている。前記基板１０のターミナル１５には外部接続端子の役割を遂行するソルダボール７０が付着され、前記ソルダボール７０は基板上に形成された回路配線（図示せず）を通じて基板ボンディングパッド１１、１２、１３と連結されることによって、前記第１チップ２０とスペーサー３０と第２チップ４０とに電気的に連結される。
【００４３】
したがって、本発明の第１実施形態によるマルチチップパッケージは第１チップと第２チップとの間に積層されるスペーサーが受動形素子で利用されることができ、前記第２チップのワイヤーボンディング時にボンディングワイヤーが前記スペーサーを経由することによって安全性のあるワイヤーボンディングを具現することができる。
【００４４】
次は、図４及び図５を参照して本発明の第２実施形態によるマルチチップパッケージを説明する。
【００４５】
図４は本発明の第２実施形態によるマルチチップパッケージを示す平面図であって、封止して形成されるパッケージ本体部分は省略されている。
【００４６】
図５は図４の水平方向及び垂直方向断面図である。
【００４７】
図４及び図５に示したように、本発明の第２実施形態によるマルチチップパッケージは上面に複数の基板ボンディングパッド１１が形成されて、下面には複数のターミナル１５が形成された基板１０上に第１チップ２０が付着されている。
【００４８】
前記第１チップ２０上部には前記第１チップ２０の垂直方向及び水平方向幅よりも小さく形成されたスペーサー３０が付着されている。
【００４９】
前記スペーサー３０上部には前記スペーサー３０の垂直方向及び水平方向幅よりも小さく形成された第２チップ４０が付着されている。
【００５０】
一方、本発明による第２実施形態の変形実施形態であって、図１２ないし図１４に示したように、前記第２チップ４０の幅は前記スペーサー３０の垂直方向または水平方向のうち一方向の幅よりも大きく形成することができる。
【００５１】
ここで、前記スペーサー３０はシリコーン材質で構成されたことが望ましく、複数のスペーサーパッド３１が形成されている。この時、前記スペーサーパッド３１はワイヤーボンディングが二重処理され得るように十分に広く形成されたことが望ましい。
【００５２】
前記第１チップ２０及び第２チップ４０はエッジパッド型であって、第１チップ２０及び第２チップ４０の縁四辺部分すべてにそれぞれチップパッド２１、２２、４１が形成されている。
【００５３】
この時、前記第１チップ２０のチップパッド２１、２２はワイヤーボンディングが二重処理されることができるように十分に広く形成されたチップパッド２２と一般的な大きさのチップパッド２１とを含むことができる。
【００５４】
また、前記第１チップ２０及び第２チップ４０はそれぞれのチップパッド２１、２２、４１が形成された活性面が同一な方向に向かっており、その反対面である非活性面は付着に利用されている。前記第１チップ２０、第２チップ４０及びスペーサー３０は絶縁性接着剤（ａｄｈｅｓｉｖｅ）により付着が行われる。
【００５５】
一方、前記スペーサー３０はスペーサー３０内にエンベデッドされた受動形素子を含んで、前記スペーサーパッド３１は受動形素子にパワーと接地電圧を印加するためのパワー及びグラウンド用パッドを含む。この時、前記受動形素子は容量性素子であることが望ましい。
【００５６】
前記スペーサーパッド３１のパワー及びグラウンド用パッドは前記容量性素子であるキャパシターの電極として利用することができ、前記スペーサー３０のパッド部分を除外したシリコーン材質で構成された部分がキャパシターの誘電層の役割を遂行する。この時、前記スペーサー３０の厚さは８０μｍないし２００μｍで形成されたことが望ましい。
【００５７】
また、前記スペーサーパッド３１は前記第２チップ４０のチップパッド４１を前記第２基板ボンディングパッド１１に電気的に連結させる時、ボンディングワイヤーが前記スペーサーパッド３１を経由してボンディングできるようにする単純に電気的連結を提供するパッドを含むことができる。
【００５８】
それゆえ、前記第２チップ４０のチップパッド４１と基板ボンディングパッド１１とを電気的に連結させる時に前記電気的連結を提供するスペーサーパッド３１を経由することによって、ボンディングワイヤーの長さが長くなることを防止することができる。
【００５９】
また、前記第２チップ４０のパワー及びグラウンド用パッドが前記スペーサー３０のパワー及びグラウンド用パッドを経由して基板ボンディングパッド１１に連結されることができるので、マルチチップパッケージのインダクタンスが低くなる等電気的特性を向上させることができる。
【００６０】
前記第１チップ２０のチップパッド２１、２２と基板ボンディングパッド１１とは第１ボンディングワイヤー５１により電気的に連結される。
【００６１】
前記スペーサーパッド３１は前記第１チップ２０のチップパッド２２を経由して前記基板ボンディングパッド１１に電気的に連結することができ、この時、前記第１ボンディングワイヤー５１と第２ボンディングワイヤー５２とにより電気的に連結することが望ましい。
【００６２】
前記第２チップ４０のチップパッド４１は前記スペーサーパッド３１と前記第１チップ２０のチップパッド２２とを順に経由して前記基板ボンディングパッド１１に電気的に連結することができ、この時、前記第１及び第２ボンディングワイヤー５１、５２と第３ボンディングワイヤー５３とにより電気的に連結することが望ましい。
【００６３】
一方、本発明の第２実施形態で、前記第２チップ４０のチップパッド４１は前記スペーサーパッド３１と前記第１チップ２０のチップパッド２２とを順に経由して基板ボンディングパッド１１に電気的に連結するが、前記スペーサーパッド３１または前記第１チップ２０のチップパッド２２のうちいずれか一つのみを経由することができる。また、前記スペーサーパッド３１及び前記第１チップ２０のチップパッド２２を経由しないで直接基板ボンディングパッド１１に連結することもできる。
【００６４】
また、前記スペーサーパッド３１のパワー及びグラウンド用パッドと前記第１及び第２チップ２０、４０のパワー及びグラウンド用パッドとは電気的に連結したことが望ましい。
【００６５】
前記第１チップ２０、第２チップ４０、スペーサー３０、ボンディングワイヤー５１、５２、５３及びその接合部分はパッケージ本体６０により封止されている。前記基板１０のターミナル１５には外部接続端子の役割を遂行するソルダボール７０が付着され、前記ソルダボール７０は基板上に形成された回路配線（図示せず）を通じて基板ボンディングパッド１１と連結されることによって、前記第１チップ２０、スペーサー３０、及び第２チップ４０に電気的に連結される。
【００６６】
したがって、本発明の第２実施形態によるマルチチップパッケージは第１チップと第２チップとの間に積層されるスペーサーが受動形素子で利用されることができ、前記第２チップのワイヤーボンディング時にボンディングワイヤーが前記スペーサー及び前記第１チップを経由することによって安全性のあるワイヤーボンディングを具現することができる。
【００６７】
次は、図６ないし図８を参照して本発明の第３実施形態によるマルチチップパッケージを説明する。
【００６８】
図６は本発明の第３実施形態によるマルチチップパッケージを示す平面図であって、封止して形成されるパッケージ本体部分は省略されている。
【００６９】
図７は図６の水平方向断面図であって、図８は図６の垂直方向断面図である。
【００７０】
図６ないし図８に示したように、本発明の第３実施形態によるマルチチップパッケージは上面に複数の基板ボンディングパッド１１、１２が形成されて、下面には複数のターミナル１５が形成された基板１０上に第１チップ２０が付着されている。
【００７１】
ここで、前記基板ボンディングパッド１１、１３は垂直方向に形成された第１基板ボンディングパッド１１と水平方向に形成された第２基板ボンディングパッド１２とを含む。
【００７２】
前記第１チップ２０上部には前記第１チップ２０の垂直方向幅よりも大きくて、前記第１チップ２０の水平方向幅よりも小さく形成されたスペーサー３０が付着されている。
【００７３】
前記スペーサー３０上部には前記スペーサー３０の垂直方向及び水平方向幅よりも小さく形成された第２チップ４０が付着されている。
【００７４】
ここで、前記スペーサー３０はシリコーン材質で構成されたことが望ましく、複数のスペーサーパッド３１、３２が形成されている。ここで、前記スペーサーパッド３１、３２は垂直方向に形成された第１スペーサーパッド３１と水平方向に形成された第２スペーサーパッド３２とを含む。この時、前記スペーサーパッド３１、３２はワイヤーボンディングが二重処理され得るように十分に広く形成されたことが望ましい。
【００７５】
前記第１チップ２０及び第２チップ４０はエッジパッド型であって、第１チップ２０は向い合う縁二辺部分にチップパッド２１が形成されており、第２チップ４０は縁四辺部分すべてにチップパッド４１、４２が形成されている。この時、前記第１チップ２０のチップパッド２１はワイヤーボンディングが二重処理され得るように十分に広く形成されたことが望ましい。
【００７６】
また、前記第１チップ２０及び第２チップ４０はそれぞれのチップパッド２１、４１、４２が形成された活性面が同一な方向に向かっており、その反対面である非活性面は付着に利用されている。前記第１チップ２０、第２チップ４０及びスペーサー３０は絶縁性接着剤（ａｄｈｅｓｉｖｅ）により付着が行われる。
【００７７】
一方、前記スペーサー３０はスペーサー３０内にエンベデッドされた受動形素子を含んで、前記スペーサーパッド３１は受動形素子にパワーと接地電圧を印加するためのパワー及びグラウンド用パッドを含む。この時、前記受動形素子は容量性素子であることが望ましい。
【００７８】
前記スペーサーパッド３１のパワー及びグラウンド用パッドは前記容量性素子であるキャパシターの電極として利用することができ、前記スペーサー３０のパッド部分を除外したシリコーン材質で構成された部分がキャパシターの誘電層の役割を遂行する。この時、前記スペーサー３０の厚さは８０μｍないし２００μｍで形成されたことが望ましい。
【００７９】
また、前記スペーサーパッド３１、３２は前記第２チップ４０のチップパッド４１、４２を前記基板ボンディングパッド１１、１２に電気的に連結させる時、ボンディングワイヤーが前記スペーサーパッド３１、３２を経由してボンディングできるようにする単純に電気的連結を提供するパッドを含むことができる。
【００８０】
それゆえ、前記第２チップ４０のチップパッド４１、４２と基板ボンディングパッド１１とを電気的に連結させる時に前記電気的連結を提供するスペーサーパッド３１、３２を経由することによって、ボンディングワイヤーの長さが長くなることを防止することができる。
【００８１】
また、前記第２チップ４０のパワー及びグラウンド用パッドは前記スペーサー３０のパワー及びグラウンド用パッドを経由して基板ボンディングパッド１１に連結することができるので、マルチチップパッケージのインダクタンスが低くなる等電気的特性を向上させることができる。
【００８２】
前記第１チップ２０のチップパッド２１と第１基板ボンディングパッド１１とは第１ボンディングワイヤー５１により電気的に連結される。
【００８３】
前記第１スペーサーパッド３１は前記第１チップ２０のチップパッド２１を経由して前記第１基板ボンディングパッド１１に電気的に連結することができ、この時、前記第１ボンディングワイヤー５１と第２ボンディングワイヤー５２とにより電気的に連結することが望ましい。
【００８４】
前記第２チップ４０の垂直方向に形成されたチップパッド４１は前記第１スペーサーパッド３１と前記第１チップ２０のチップパッド２１とを順に経由して前記第１基板ボンディングパッド１１に電気的に連結することができ、この時、前記第１及び第２ボンディングワイヤー５１、５２と第３ボンディングワイヤー５３とにより電気的に連結することが望ましい。
【００８５】
前記第２スペーサーパッド３２と第２基板ボンディングパッド１２とは第４ボンディングワイヤー５４により電気的に連結される。
【００８６】
前記第２チップ２０の水平方向に形成されたチップパッド４２は前記第２スペーサーパッド３２を経由して前記第２基板ボンディングパッド１２に電気的に連結することができ、この時、前記第４ボンディングワイヤー５４と第５ボンディングワイヤー５５とにより電気的に連結することが望ましい。
【００８７】
一方、前記スペーサーパッド３１のパワー及びグラウンド用パッドと前記第１及び第２チップ２０、４０のパワー及びグラウンド用パッドとは電気的に連結したことが望ましい。
【００８８】
前記第１チップ２０と第２チップ４０とスペーサー３０とボンディングワイヤー５１、５２、５３、５４、５５とその接合部分とはパッケージ本体６０により封止されている。前記基板１０のターミナル１５には外部接続端子の役割を遂行するソルダボール７０が付着され、前記ソルダボール７０は基板上に形成された回路配線（図示せず）を通じて基板ボンディングパッド１１、１２と連結されることによって、前記第１チップ２０とスペーサー３０と第２チップ４０とに電気的に連結される。
【００８９】
したがって、本発明の第３実施形態によるマルチチップパッケージは上述した本発明の第１及び第２実施形態と同様の効果を有する。
【００９０】
そうすれば、本発明の第１実施形態によるマルチチップパッケージを例に挙げてマルチチップパッケージの製造方法を詳細に説明する。本発明の第２及び第３実施形態によるマルチチップパッケージも同様の方法で変形製造することができる。
【００９１】
本発明の一実施形態によるマルチチップパッケージの製造方法に対して図９Ａないし図１１Ｂ及び前の図１ないし図３を共に参照しながら説明する。
【００９２】
先に、図９Ａないし図９Ｃに示したように、上面に複数の基板ボンディングパッド１１、１２、１３が形成されて、下面には複数のターミナル１５が形成された基板１０上にエポキシ（ｅｐｏｘｙ）または絶縁性テープ（Ｔａｐｅ）のような接着剤を利用して第１チップ２０の非活性面を付着させる。
【００９３】
次に、前記第１チップ２０の活性面上の向い合う縁二辺部分に形成されたチップパッド２１とそれに対応する基板１０の前記第１基板ボンディングパッド１１とが電気的に連結されるように金線（Ａｕ  ｗｉｒｅ）のような導電性物質からなった第１ボンディングワイヤー５１を利用して一次ワイヤーボンディングを遂行する。
【００９４】
次に、図１０Ａないし図１０Ｃに示したように、前記第１チップ２０上部にエポキシまたは絶縁性テープのような接着剤を利用して前記第１チップ２０の垂直方向幅よりも大きくて、前記第１チップ２０の水平方向幅よりも小さく形成されたスペーサー３０を付着させる。
【００９５】
次に、前の図１、図１１Ａ及び図１１Ｂに示したように、前記スペーサー３０上部にエポキシまたは絶縁性テープのような接着剤を利用して前記スペーサー３０の垂直方向幅よりも小さくて、前記スペーサー３０の水平方向幅よりも大きく形成された第２チップ４０を付着させる。
【００９６】
次に、前記第２ないし第４ボンディングワイヤー５２、５３、５４を利用して２次ワイヤーボンディングを下記のように遂行する。
【００９７】
先に、前記第２チップ４０の垂直方向に形成されたチップパッド４１と前記第３基板ボンディングパッド１３とが電気的に連結されるように第２ボンディングワイヤー５２を利用してワイヤーボンディングを遂行する。
【００９８】
次に、前記第２チップ４０の水平方向に形成されたチップパッド４２と前記スペーサーパッド３１とが電気的に連結されるように第３ボンディングワイヤー５３を利用してワイヤーボンディングを遂行する。
【００９９】
続いて、前記スペーサーパッド３１と前記第２基板ボンディングパッド１２とが電気的に連結されるように第４ボンディングワイヤー５４を利用してワイヤーボンディングを遂行する。
【０１００】
次に、前の図２及び図３に示したように、前記第１チップ２０と第２チップ４０とスペーサー３０とボンディングワイヤー５１、５２、５３、５４及びその接合部分が封止されるようにするエポキシ樹脂で構成されたパッケージ本体６０をモールディングする方式で形成する。
【０１０１】
次に、前記モールディングが完了すると、前記ターミナル１５に外部接続端子の役割を遂行するソルダボール７０を付着させる。
【０１０２】
一方、本発明の一実施形態によるマルチチップパッケージの製造方法は一つのパッケージのみを図示したが一般には複数のパッケージを一括処理して製造して、最後の工程で分離する過程を通じて行われることが望ましい。
【０１０３】
以上、本発明を望ましい実施形態を挙げて説明したが、本発明は前記実施形態に限定されないし、本発明の技術的思想の範囲内で当分野で通常の知識を有する者によっていろいろ変形が可能である。
【産業上の利用可能性】
【０１０４】
複数のチップとチップ間に積層されたスペーサーが受動形素子で利用されることができて低いインダクタンスなど電気的特性が向上したマルチチップパッケージを提供することができる。
【図面の簡単な説明】
【０１０５】
【図１】本発明の第１実施形態によるマルチチップパッケージを示す平面図である。
【図２】図１の水平方向断面図である。
【図３】図１の垂直方向断面図である。
【図４】本発明の第２実施形態によるマルチチップパッケージを示す平面図である。
【図５】図４の水平方向及び垂直方向断面図である。
【図６】本発明の第３実施形態によるマルチチップパッケージを示す平面図である。
【図７】図６の水平方向断面図である。
【図８】図６の垂直方向断面図である。
【図９Ａ】本発明の第１実施形態によるマルチチップパッケージを製造するための最初段階での平面図である。
【図９Ｂ】図９Ａの水平方向断面図である。
【図９Ｃ】図９Ａの垂直方向断面図である。
【図１０Ａ】図９Ａの次の製造段階での平面図である。
【図１０Ｂ】図１０Ａの水平方向断面図である。
【図１０Ｃ】図１０Ａの垂直方向断面図である。
【図１１Ａ】図１０Ａの次の製造段階での水平方向断面図である。
【図１１Ｂ】図１０Ａの次の製造段階での垂直方向断面図である。
【図１２】本発明の第２実施形態の変形実施形態によるマルチチップパッケージを示す平面図である。
【図１３】図１２の水平方向断面図である。
【図１４】図１２の垂直方向断面図である。
【符号の説明】
【０１０６】
１０  基板
１１、１２、１３  基板ボンディングパッド
１５  ターミナル
２０  第１チップ
３０  スペーサー
３１  スペーサーパッド
４０  第２チップ
【図１】
2005203775.tif 000003
【図２】
2005203775.tif 000004
【図３】
2005203775.tif 000005
【図４】
2005203775.tif 000006
【図５】
2005203775.tif 000007
【図６】
2005203775.tif 000008
【図７】
2005203775.tif 000009
【図８】
2005203775.tif 000010
【図９Ａ】
2005203775.tif 000011
【図９Ｂ】
2005203775.tif 000012
【図９Ｃ】
2005203775.tif 000013
【図１０Ａ】
2005203775.tif 000014
【図１０Ｂ】
2005203775.tif 000015
【図１０Ｃ】
2005203775.tif 000016
【図１１Ａ】
2005203775.tif 000017
【図１１Ｂ】
2005203775.tif 000018
【図１２】
2005203775.tif 000019
【図１３】
2005203775.tif 000020
【図１４】
2005203775.tif 000021