(57)【要約】【課題】  圧縮画像データの回転処理に要するメモリの記憶容量を削減可能な画像処理回路を提供する。【解決手段】  圧縮画像データを可変長復号して量子化データを生成する伸張回路２ａ、量子化データを構成する複数の画像ブロックのそれぞれをブロック内回転処理する第１回転処理回路３ａ、及びブロック内回転処理後の複数の画像ブロックを可変長符号化して全体回転処理する第２回転処理回路４ａを備える。【選択図】  図１
2005223538.tif 000002
【特許請求の範囲】
【請求項１】
圧縮画像データを可変長復号して量子化データを生成する伸張回路と、
前記量子化データを構成する複数の画像ブロックのそれぞれの内部をブロック内回転処理する第１回転処理回路と、
前記ブロック内回転処理後の前記複数の画像ブロックを可変長符号化して疑似圧縮データを生成し、前記疑似圧縮データを全体回転処理する第２回転処理回路
とを備えることを特徴とする画像処理回路。
【請求項２】
前記第１回転処理回路は、
前記複数の画像ブロックのそれぞれのＤＣ成分の係数値を算出する係数値算出回路と、
前記複数の画像ブロックのそれぞれの内部を前記ブロック内回転処理する画像ブロック内回転回路と、
前記ブロック内回転処理後の前記複数の画像ブロックのそれぞれのＡＣ成分と前記ＤＣ成分の係数値とを合成する係数値合成回路
とを備えることを特徴とする請求項１に記載の画像処理回路。
【請求項３】
前記第２回転処理回路は、
合成された前記ＡＣ成分及び前記ＤＣ成分の係数値を前記可変長符号化して前記疑似圧縮データを生成し、前記疑似圧縮データを前記全体回転処理する疑似圧縮データ生成回路と、
前記全体回転処理後の前記疑似圧縮データを可変長復号して前記ＤＣ成分の係数値を抽出し、前記ＤＣ成分の差分値を算出して可変長符号化する疑似圧縮データ処理回路
とを備えることを特徴とする請求項２に記載の画像処理回路。
【請求項４】
圧縮画像データを可変長復号して第１量子化データを生成する伸張回路と、
前記第１量子化データを構成する複数の画像ブロックのそれぞれのアドレスを生成し、前記アドレスを用いて前記圧縮画像データを全体回転処理して可変長復号し、第２量子化データを生成する第１回転処理回路と、
前記第２量子化データをブロック内回転処理して可変長符号化する第２回転処理回路
とを備えることを特徴とする画像処理回路。
【請求項５】
前記第１回転処理回路は、
前記アドレスを生成するアドレス生成回路と、
前記アドレスを用いて前記圧縮画像データを前記全体回転処理するメモリ制御回路と、
前記全体回転処理後の前記圧縮画像データを前記可変長復号する可変長復号器
とを備えることを特徴とする請求項４に記載の画像処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧縮画像データを回転処理して回転済み圧縮画像データを得る画像処理回路に関する。
【背景技術】
【０００２】
静止画の圧縮符号化方式の国際標準規格としてジョイント・ホトグラフィック・エキスパート・グループ（ＪＰＥＧ）規格が知られている。ＪＰＥＧ規格においては、原画像を８×８画素の最小符号化単位（ＭＣＵ）と呼ばれる複数の画像ブロックに分割し、複数の画像ブロックのそれぞれに対して離散コサイン変換（ＤＣＴ）、量子化、及び可変長符号化を順に行うことにより画像データの圧縮符号化が実現される。第１の背景技術として、ＪＰＥＧ画像データに９０°単位で回転処理を施して回転済みＪＰＥＧ画像データを得るため、ＪＰＥＧ画像データを原画像に復号する以前の段階で複数の画像ブロックのそれぞれの内部における回転処理（以下において「ブロック内回転処理」という。）を行う手法が提案されている（例えば、特許文献１参照。）。ブロック内回転処理後の画像データは一旦メモリに格納され、複数の画像ブロックの全体に対する回転処理（以下において「全体回転処理」という。）が更に施される。
【０００３】
また、第２の背景技術として、ＪＰＥＧ画像データをシーケンシャルに復号し、ＪＰＥＧ画像データの位置情報を選択的に記憶し、記憶された位置情報を用いて拡大、縮小、切り取り、又は回転処理する手法が提案されている（例えば、特許文献２参照。）。回転処理後のＪＰＥＧ画像データはＪＰＥＧ復号されてメモリに格納される。
【特許文献１】特開２００１−２２３８７８号公報
【特許文献２】特開２０００−２７８６８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述した第１の背景技術において、メモリに記憶されるブロック内回転処理後のデータは、伸張された状態であるためにデータ量が大きい。したがって、原画像データに相当する記憶容量を有するメモリが必要となる。第２の背景技術においては、回転処理後のＪＰＥＧ画像データはＪＰＥＧ復号されてメモリに格納されるため、第１の背景技術と同様に原画像データに相当する記憶容量を有するメモリを必要とする。このように、圧縮画像データの回転処理の過程においては、原画像データを格納可能な記憶容量を有する大容量メモリが必要となり、回転処理を行う画像処理回路の小型化の妨げとなっている。
【０００５】
上記問題点を鑑み、本発明は、圧縮画像データの回転処理に要するメモリの記憶容量を削減可能な画像処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の第１の特徴は、（イ）圧縮画像データを可変長復号して量子化データを生成する伸張回路；（ロ）量子化データを構成する複数の画像ブロックのそれぞれの内部をブロック内回転処理する第１回転処理回路；（ハ）ブロック内回転処理後の複数の画像ブロックを可変長符号化して疑似圧縮データを生成し、疑似圧縮データを全体回転処理する第２回転処理回路を備える画像処理回路であることを要旨とする。
【０００７】
本発明の第２の特徴は、（イ）圧縮画像データを可変長復号して第１量子化データを生成する伸張回路；（ロ）第１量子化データを構成する複数の画像ブロックのそれぞれのアドレスを生成し、アドレスを用いて圧縮画像データを全体回転処理して可変長復号し、第２量子化データを生成する第１回転処理回路；（ハ）第２量子化データをブロック内回転処理して可変長符号化する第２回転処理回路を備える画像処理回路であることを要旨とする。
【発明の効果】
【０００８】
本発明によれば、圧縮画像データの回転処理に要するメモリの記憶容量を削減可能な画像処理回路を提供できる。
【発明を実施するための最良の形態】
【０００９】
次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。この第１及び第２の実施の形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１０】
（第１の実施の形態）
本発明の第１の実施の形態に係る画像処理システムは、図１に示すように、入力装置１００１、中央演算処理装置（ＣＰＵ）１００３、入力装置１００１とＣＰＵ１００３とに入力が接続された画像処理回路１ａ、画像処理回路１ａの出力に接続された出力装置１００４を備える。画像処理回路１ａは、圧縮画像データを可変長復号して量子化データを生成する伸張回路２ａ、量子化データを構成する複数の画像ブロックのそれぞれをブロック内回転処理する第１回転処理回路３ａ、及びブロック内回転処理後の複数の画像ブロックを可変長符号化して疑似圧縮データを生成し、疑似圧縮データを全体回転処理する第２回転処理回路４ａを備える。圧縮画像データとしては、例えばＪＰＥＧ規格に準じて圧縮符号化された画像データが使用できる。ここで「全体回転処理」とは、図２に示す複数の画像ブロックＭ11〜Ｍnmのそれぞれを再配置することにより、複数の画像ブロックＭ11〜Ｍnmの全体を回転させる処理を意味する。これに対して「ブロック内回転処理」は、画像ブロックを構成するＤＣＴ係数データに演算処理を施すことにより実現される。
【００１１】
図１に示す入力装置１００１としては、例えば、圧縮画像データが記憶された小型記憶媒体、及び小型記憶媒体の入出力装置等が使用できる。出力装置１００４としては、例えば、システムメモリ及び圧縮データ復号器等が使用できる。ＣＰＵ１００３は、画像処理回路１ａが実行するブロック内回転処理及び全体回転処理に用いられる回転角度を制御するための回転制御信号ＲＣを生成する。ブロック内回転処理及び全体回転処理に用いられる回転角度としては、例えば９０度、１８０度、又は２７０度等が選択可能である。更に、伸張回路２ａは、入力装置１００１に接続された入力用可変長復号器２２ａを備える。入力用可変長復号器２２ａとしては、例えばハフマン復号器が使用できる。入力用可変長復号器２２ａは、入力装置１００１からの圧縮画像データを可変長復号して量子化データを生成する。
【００１２】
また、第１回転処理回路３ａは、入力用可変長復号器２２ａ及びＣＰＵ１００３に接続された画像ブロック内回転回路３１、入力用可変長復号器２２ａに接続されたＤＣ成分の係数値算出回路３２、及び画像ブロック内回転回路３１とＤＣ成分の係数値算出回路３２とに接続された係数値合成回路３３を備える。画像ブロック内回転回路３１は、回転制御信号ＲＣに基づいて図２に示す複数の画像ブロックＭ11〜Ｍnmのそれぞれの内部をブロック内回転処理する。画像ブロック内回転回路３１は、図３に示すＤＣＴ係数データＰ11〜Ｐ88に対して演算処理を行うことにより、交流（ＡＣ）成分にのみブロック内回転処理を実行する。ＤＣ成分の係数値算出回路３２は、複数の画像ブロックのそれぞれの直流（ＤＣ）成分の係数値を算出する。
【００１３】
例えばＪＰＥＧ規格においては、図３に示す画像ブロックＭ12を構成するＤＣＴ係数データＱ11〜Ｑ88の内のＤＣ成分Ｑ11は、直前の画像ブロックのＤＣ成分、即ち図２に示す画像ブロックＭ11のＤＣ成分Ｐ11との差分値が用いられる。よってＤＣ成分の係数値算出回路３２は、入力用可変長復号後の複数の画像ブロックのそれぞれのＤＣ成分を累積加算することにより、複数の画像ブロックのそれぞれのＤＣ成分の係数値を算出する。係数値合成回路３３は、ブロック内回転処理後の複数の画像ブロックのそれぞれのＡＣ成分とＤＣ成分の係数値算出回路３２が算出した係数値とを合成する。
【００１４】
更に、第２回転処理回路４ａは、疑似圧縮データ生成回路５、及び疑似圧縮データ生成回路５に接続された疑似圧縮データ処理回路６を備える。疑似圧縮データ生成回路５は、合成されたＡＣ成分及びＤＣ成分の係数値を可変長符号化して疑似圧縮データを生成し、疑似圧縮データを全体回転処理する。疑似圧縮データ処理回路６は、全体回転処理後の疑似圧縮データを可変長復号化してＤＣ成分の係数値を抽出し、ＤＣ成分の差分値を算出して可変長符号化する。尚、疑似圧縮データのＡＣ成分は復号され、そのまま再度符号化される。
【００１５】
具体的には疑似圧縮データ生成回路５は、ＣＰＵ１００３に接続されたメモリ制御回路５１、係数値合成回路３３に接続された可変長符号化器５２、及びメモリ制御回路５１と可変長符号化器５２とに接続された疑似圧縮データメモリ５３を備える。可変長符号化器５２としては、例えばハフマン符号化器が使用できる。可変長符号化器５２は、合成されたＡＣ成分及びＤＣ成分の係数値を可変長符号化して疑似圧縮データを生成する。疑似圧縮データメモリ５３は疑似圧縮データを格納する。メモリ制御回路５１は、回転制御信号ＲＣに基づき、疑似圧縮データを再配置して疑似圧縮データメモリ５３に格納することにより全体回転処理を行う。
【００１６】
また、疑似圧縮データ処理回路６は、疑似圧縮データメモリ５３に接続された可変長復号器６１、可変長復号器６１に接続された差分値算出回路６２、及び差分値算出回路６２と出力装置１００４との間に接続された出力用可変長符号化器６３を備える。可変長復号器６１としては、例えばハフマン復号器が使用できる。出力用可変長符号化器６３としては、例えばハフマン符号化器が使用できる。可変長復号器６１は、全体回転処理後の疑似圧縮データを可変長復号する。差分値算出回路６２は、復号された疑似圧縮データの内のＤＣ成分の係数値から差分値を算出する。出力用可変長符号化器６３は、差分値算出回路６２が算出したＤＣ成分の差分値及び復号された疑似圧縮データの内のＡＣ成分を可変長符号化する。
【００１７】
以下に、図１〜図４を用いて第１の実施の形態に係る画像処理回路１ａの動作を説明する。
【００１８】
（イ）入力装置１００１からの圧縮画像データは、先ず、図４のステップＳ１０１において、図１に示す入力用可変長復号器２２ａにより可変長復号され、量子化データが生成される。
【００１９】
（ロ）次に、ステップＳ１０２において画像ブロック内回転回路３１は、回転制御信号ＲＣに基づき、量子化データのＡＣ成分に対してブロック内回転処理を行う。更に、ステップＳ１０３において係数値算出回路３２は、量子化データのＤＣ成分を抽出して係数値を算出する。ステップＳ１０４において、係数値合成回路３３は、量子化データのＤＣ成分の係数値とブロック内回転処理されたＡＣ成分とを合成する。
【００２０】
（ハ）ステップＳ１０５において、可変長符号化器５２は、合成されたＤＣ成分の係数値とＡＣ成分とを可変長符号化して疑似圧縮データを生成する。また、ステップＳ１０６においてメモリ制御回路５１は、回転制御信号ＲＣに応じて書き込みアドレスを生成し、書き込みアドレスに応じて疑似圧縮データメモリ５３に疑似圧縮データを書き込む。この結果全体回転処理が実行される。
【００２１】
（ニ）ステップＳ１０７において、可変長復号器６１は、全体回転処理後の疑似圧縮データを可変長復号する。更に、ステップＳ１０８において差分値算出回路６２は、可変長復号された疑似圧縮データからＤＣ成分の係数値を抽出し、ＤＣ成分の差分値を算出する。ステップＳ１０９において出力用可変長符号化器６３は、ＡＣ成分及びＤＣ成分の差分値を可変長符号化する。この結果、回転済み圧縮画像データが生成される。回転済み圧縮画像データは、出力装置１００４に伝達される。一例として、出力装置１００４として圧縮データ復号器を使用する場合、回転済み圧縮画像データは可変長復号、逆量子化、及び逆ＤＣＴが順に実行されて回転済み画像データが生成される。
【００２２】
このように、第１の実施の形態に係る画像処理回路１ａは、ブロック内回転処理後の量子化データを可変長符号化して全体回転処理するので、原画像データを格納可能な記憶容量を有するメモリを必要としない。疑似圧縮データメモリ５３に格納される疑似圧縮データのデータ量は、原画像データのデータ量の１／３〜１／３０程度である。よって、原画像データを格納可能なメモリを備える構成と比して、メモリ容量を１／３〜１／３０程度にすることができる。したがって、圧縮画像データの回転処理に要するメモリ容量を削減できる。
【００２３】
（第２の実施の形態）
本発明の第２の実施の形態に係る画像処理回路１ｂは図５に示すように、伸張回路２ｂ、伸張回路２ｂに接続された第１回転処理回路３ｂ、及び第１回転処理回路３ｂに接続された第２回転処理回路４ｂを備える。図５に示す第１回転処理回路３ｂが全体回転処理を行い、第２回転処理回路４ｂがブロック内回転処理を実行する点が図１に示す画像処理回路１ａと異なる。また、伸張回路２ｂは、入力装置１００１からの圧縮画像データを可変長復号して第１量子化データを生成する。第１回転処理回路３ｂは、第１量子化データを構成する複数の画像ブロックのそれぞれのアドレスＡＤを生成する。更に第１回転処理回路３ｂは、アドレスＡＤを用いて圧縮画像データを全体回転処理して可変長復号し、第２量子化データを生成する。第２回転処理回路４ｂは、第２量子化データをブロック内回転処理する。伸張回路２ｂは、入力装置１００１に接続された圧縮データメモリ２１及び入力用可変長復号器２２ｂを備える。圧縮データメモリ２１は圧縮画像データを一旦記憶する。入力用可変長復号器２２ｂは圧縮画像データを可変長復号して第１量子化データを生成する。
【００２４】
更に、第１回転処理回路３ｂは、入力用可変長復号器２２ｂの出力に接続されたアドレス生成回路４０１及びＤＣ成分処理回路８、アドレス生成回路４０１に接続されたアドレスメモリ４０２、及びアドレスメモリ４０２と圧縮データメモリ２１との間に接続されたメモリ制御回路４０３、及び圧縮データメモリ２１の出力に接続された可変長復号器４０４を備える。可変長復号器４０４としては、例えばハフマン復号器が使用できる。アドレス生成回路４０１はアドレスＡＤを生成する。アドレスＡＤは、複数の画像ブロックのそれぞれの開始アドレス、ワード長、開始アドレス内の開始ビット位置、終了アドレス内の終了ビット位置から構成される。アドレスメモリ４０２はアドレスＡＤを記憶する。メモリ制御回路４０３は、記憶されたアドレスＡＤを用いて圧縮データメモリ２１が保持する圧縮画像データより全体回転処理後の圧縮画像データを出力させる。可変長復号器４０４は、全体回転処理後の圧縮画像データを可変長復号して第２量子化データを生成する。
【００２５】
また、ＤＣ成分処理回路８は、第１量子化データを構成する複数の画像ブロックのそれぞれのＤＣ成分の係数値を算出して全体回転処理し、全体回転処理後のＤＣ成分の差分値を算出する。具体的にはＤＣ成分処理回路８は、係数値算出回路８１、係数値算出回路８１及びメモリ制御回路４０３に接続された係数値メモリ８２、及び係数値メモリ８２に接続された差分値算出回路８３を備える。係数値算出回路８１は、第１量子化データを構成する複数の画像ブロックのそれぞれのＤＣ成分の係数値を算出する。係数値メモリ８２はＤＣ成分の係数値を格納し、メモリ制御回路４０３に制御されてＤＣ成分の係数値を全体回転処理する。差分値算出回路８３は、全体回転処理後のＤＣ成分の係数値から差分値を算出する。
【００２６】
更に、第２回転処理回路４ｂは、画像ブロック内回転回路３０１、及び画像ブロック内回転回路３０１と差分値算出回路８３とに入力が接続され、出力装置１００４に出力が接続された圧縮回路９を備える。画像ブロック内回転回路３０１は、全体回転処理後の複数の画像ブロックのそれぞれのＡＣ成分を回転処理する。圧縮回路９は、全体回転処理後のＤＣ成分の差分値とブロック内回転処理後のＡＣ成分とを合成する合成回路９１、及び合成された全体回転処理後のＤＣ成分の差分値とブロック内回転処理後のＡＣ成分とを可変長符号化する可変長符号化器９２を備える。可変長符号化器９２としては、例えばハフマン符号化器が使用できる。その他の構成については図１に示す画像処理システムの構成と同様である。
【００２７】
以下に、図５及び図６を用いて第２の実施の形態に係る画像処理回路１ｂの動作を説明する。但し、第１の実施の形態に係る画像処理回路１ａと同様の動作については、重複する説明を省略する。
【００２８】
（イ）図６のステップＳ２０１において図５に示すアドレス生成回路４０１は、入力用可変長復号器２２ｂからの第１量子化データからアドレスＡＤを生成する。アドレスＡＤはアドレスメモリ４０２に保持される。また係数値算出回路８１は、第１量子化データからＤＣ成分の係数値を算出する。ＤＣ成分の係数値は係数値メモリ８２に格納される。
【００２９】
（ロ）ステップＳ２０２において、メモリ制御回路４０３は、アドレスＡＤ及び回転制御信号ＲＣに基づき、圧縮データメモリ２１が保持する圧縮画像データを全体回転後の画像ブロックの並び順に応じて読み出す。同様に、メモリ制御回路４０３は、係数値メモリ８２に格納されたＤＣ成分の係数値を全体回転処理する。
【００３０】
（ハ）ステップＳ２０３において、可変長復号器４０４は、全体回転処理後の圧縮画像データを可変長復号し、第２量子化データを生成する。ステップＳ２０４において画像ブロック内回転回路３０１は、第２量子化データを構成する複数の画像ブロックのＡＣ成分のそれぞれをブロック内回転処理する。
【００３１】
（ニ）次に、ステップＳ２０５において差分値算出回路８３は、全体回転処理後のＤＣ成分の係数値から差分値を算出する。ステップＳ２０６において合成回路９１は、全体回転処理後のＤＣ成分の差分値とブロック内回転処理後のＡＣ成分とを合成する。この結果、回転処理後の量子化データが生成される。ステップＳ２０７において可変長符号化器９２は、回転処理後の量子化データを可変長符号化して回転済み圧縮画像データを生成する。
【００３２】
このように、第２の実施の形態に係る画像処理回路１ｂによれば、圧縮画像データの回転処理の過程で圧縮画像データ、各画像ブロックの量子化されたＤＣ成分、及びアドレスＡＤのみ貯えればよいので、ＪＰＥＧ復号後の画像データを貯える場合と比して小容量のメモリで回転処理を実現できる。また、可変長復号したデータを処理するため、ＪＰＥＧ復号したデータを処理する場合と比して、小回路規模且つ高速動作可能な画像処理回路１ｂを提供できる。更に、複数の画像ブロックのすべてのアドレスＡＤを生成するので、確実且つ高速に回転処理を実行できる。
【００３３】
（第２の実施の形態の変形例）
第２の実施の形態の変形例に係る画像処理回路１ｃとして図７に示すように、図５に示す圧縮データメモリ２１、アドレスメモリ４０２、及び係数値メモリ８２を単一のメモリ１０により構成しても良い。メモリ１０は、圧縮画像データを格納する圧縮データ格納部１０１、アドレスＡＤを格納するアドレス格納部１０２、及びＤＣ成分の係数値を格納する係数値格納部１０３を備える。その他の構成については、図５と同様である。図７に示す画像処理回路１ｃによれば、メモリ１０が格納するデータは、圧縮データ、アドレスＡＤ、及びＤＣ成分の係数値のみであるため、圧縮画像データの回転処理に要するメモリ１０の記憶容量を削減できる。
【００３４】
（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定すると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００３５】
上述した第１の実施の形態においては、画像処理回路１ａが入力用可変長復号器２２ａ及び可変長復号器６１の２系統の可変長復号器を使用する一例を説明した。しかし、１つの可変長復号器により入力用可変長復号器２２ａ及び可変長復号器６１のそれぞれの機能を実現させても良い。同様に、可変長符号化器５２及び出力用可変長符号化器６３のそれぞれの機能を１つの可変長符号化器により実行させても良い。また、図４に示すフローチャートにおいて、ステップＳ１０３の係数値算出の処理は、ステップＳ１０２と同時に実行されても良い。
【００３６】
既に述べた第２の実施の形態においては、入力用可変長復号器２２ｂ及び可変長復号器４０４の２系統の可変長復号器を使用する一例を説明した。しかし、１つの可変長復号器により入力用可変長復号器２２ｂ及び可変長復号器４０４のそれぞれの機能を実現させても良い。
【００３７】
更に、第２の実施の形態においては、メモリ制御回路４０３が圧縮データメモリ２１を制御する一例を説明したが、圧縮データメモリ２１を削減し、直接、入力装置１００１に対して制御を行う構成でも良い。また、図６に示すフローチャートにおいて、ステップＳ２０５の差分値算出の処理は、ステップＳ２０３と同時に行われても良く、ステップＳ２０４と同時に行われても良い。
【００３８】
このように本発明は、ここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【００３９】
【図１】第１の実施の形態に係る画像処理システムの構成を示すブロック図である。
【図２】第１の実施の形態に係る画像処理回路の機能を説明するための図である。
【図３】第１の実施の形態に係る画像処理回路の機能を説明するための図である。
【図４】第１の実施の形態に係る画像処理回路の動作を示すフローチャートである。
【図５】第２の実施の形態に係る画像処理システムの構成を示すブロック図である。
【図６】第２の実施の形態に係る画像処理回路の動作を示すフローチャートである。
【図７】第２の実施の形態の変形例に係る画像処理システムの構成を示すブロック図である。
【符号の説明】
【００４０】
１ａ〜１ｃ…画像処理回路
２ａ〜２ｃ…伸張回路
３ａ〜３ｃ…第１回転処理回路
４ａ〜４ｃ…第２回転処理回路
５…疑似圧縮データ生成回路
６…疑似圧縮データ処理回路
８…ＤＣ成分処理回路
９…圧縮回路
１０…メモリ
２１…圧縮データメモリ
２２ａ、２２ｂ…入力用可変長復号器
３１、３０１…画像ブロック内回転回路
３２…係数値算出回路
３３…係数値合成回路
５１、３００、４０３…メモリ制御回路
５２…可変長符号化器
５３…疑似圧縮データメモリ
６１…可変長復号器
６２…差分値算出回路
６３…出力用可変長符号化器
８１…係数値算出回路
８２…係数値メモリ
８３…差分値算出回路
９０…入出力回路
９１…合成回路
９２…可変長符号化器
１０１…圧縮データ格納部
１０２…アドレス格納部
１０３…係数値格納部
４０１…アドレス生成回路
４０２…アドレスメモリ
４０４…可変長復号器
１００１…入力装置
１００３…ＣＰＵ
１００４…出力装置
【図１】
2005223538.tif 000003
【図２】
2005223538.tif 000004
【図３】
2005223538.tif 000005
【図４】
2005223538.tif 000006
【図５】
2005223538.tif 000007
【図６】
2005223538.tif 000008
【図７】
2005223538.tif 000009