(57)【要約】【課題】複数の画像処理を行う際のハードウェア上の処理開始位置を正確に知得し、ソフトウェアの処理開始位置との整合を正確にとることができるようにする。【解決手段】ライン同期信号ＬＳＹＮＣと副走査ゲート信号ＦＧＡＴＥが入力されると、有効画素の始まりを示す主走査基準信号ＬＳＴＡＲＴと副走査基準信号ＦＳＴＡＲＴを生成し、その基準信号を画像信号ＰＩＸＥＬと同様に画像処理ブロックに入力する。この入力に応じてその画像処理ブロックでは、画像処理回路で発生する画像信号の遅延量と等しくなるよう、基準信号遅延回路にて入力された基準信号を遅延させ、遅延された基準信号を次段の画像処理ブロックへと伝達させる。一方、ある画像処理ブロックに入力される基準信号と画像信号をセレクタで１つ選び、パターン生成部に送る。パターン生成部では基準信号が有効になっている箇所の画素に対して、その画素を高濃度の画素データに置き換えることによりパターンを生成する。【選択図】        図６
2005092778.tif 000002
【特許請求の範囲】
【請求項１】
画素クロックに同期して逐次処理により複数の画像処理ブロックで画像処理を行う画像処理方法において、
有効画素の始まりを示す基準信号を生成する工程と、
前記画像処理ブロック毎に基準信号を遅延させる工程と、
各画像処理ブロックから出力される画像信号と遅延された基準信号を選択する工程と、
前記選択する工程で選択された基準信号に対応する画像信号を有効画像の始まりを示すパターンで置き換える工程と、
を備え、前記置き換えられた画像信号に基づいて画像出力させることを特徴とする画像処理方法。
【請求項２】
画素クロックに同期して逐次処理により複数の画像処理ブロックで画像処理を行う画像処理方法において、
前記画像処理ブロック毎に、その画像処理ブロック内での画像処理の開始位置を示す基準信号を生成する工程と、
各画像処理ブロックから出力される画像信号と前記生成する工程で生成された基準信号を選択する工程と、
前記選択する工程で選択された基準信号に対応する画像信号を画像処理の開始位置を示すパターンで置き換える工程と、
を備え、前記置き換えられた画像信号に基づいて画像出力させることを特徴とする画像処理方法。
【請求項３】
画素クロックに同期して逐次処理により複数の画像処理ブロックで画像処理を行う画像処理装置において、
外部から画像データが入力され、内部の初段の画像処理ブロックに画像データを入力させるとともに、有効画素の始まりを示す基準信号を生成する画像入力手段と、
前記各画像処理ブロック毎に設けられ、前記基準信号を遅延させる遅延手段と、
各画像処理ブロックから出力される画像信号と前記遅延手段によって遅延された基準信号を選択する選択手段と、
選択された基準信号に対応する画像信号を有効画像の始まりを示すパターンで置き換える置換手段と、
を備え、前記置き換えられた画像信号に基づいて画像出力させることを特徴とする画像処理装置。
【請求項４】
前記基準信号が主走査方向の有効画素の先頭を示すパルス信号であることを特徴とする請求項３記載の画像処理装置。
【請求項５】
前記基準信号が副走査方向の有効ラインの始まりを示す１ライン分のゲート信号であることを特徴とする請求項３記載の画像処理装置。
【請求項６】
画素クロックに同期して逐次処理により複数の画像処理ブロックで画像処理を行う画像処理装置において、
前記画像処理ブロック毎に、その画像処理ブロック内での画像処理の開始位置を示す基準信号を生成する基準信号生成手段と、
前記各画像処理ブロックから出力される画像信号とその画像信号に対応して生成された基準信号を選択する選択手段と、
前記選択された基準信号に対応する画像信号を画像処理の開始位置を示すパターンで置き換える置換手段と、
を備え、前記置き換えられた画像信号に基づいて画像出力させることを特徴とする画像処理装置。
【請求項７】
前記置き換えられるパターンが主走査方向の１画素分の幅の画像データであり、副走査方向の線として画像出力されることを特徴とする請求項３または６に記載の画像処理装置。
【請求項８】
前記置き換えられるパターンが副走査方向に１画素分の幅の画像データであり、主走査方向の線として画像出力されることを特徴とする請求項３または６に記載の画像処理装置。
【請求項９】
前記置き換えられる画像データが高濃度、低濃度、元画素の反転濃度、指定された濃度のいずれかであることを特徴とする請求項７または８記載の画像処理装置。
【請求項１０】
前記高濃度、低濃度、元画素の反転濃度、指定された濃度のいずれかを選択する手段を備えていることを特徴とする請求項９記載の画像処理装置。
【請求項１１】
前記選択手段によって選択された画像信号に対応する画像がＲＧＢ画像またはＣＭＹＫ画像の場合、版毎にパターンの置き換えの是非を選択する手段を備えていることを特徴とする請求項３または６に記載の画像処理装置。
【請求項１２】
前記画像入力部で生成された基準信号と、画像処理ブロック毎に遅延された基準信号との差分を計数し、出力する算出手段を備えていることを特徴とする請求項３に記載の画像処理装置。
【請求項１３】
請求項３ないし１２のいずれか１項に記載の画像処理装置と、
前記画像処理装置によって処理された画像データに基づいて記録媒体に可視画像を形成する画像形成手段と、
を備えていることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理方法、画像処理装置及び画像形成装置に係り、特に画像処理を行う画像処理ブロックに対するアルゴリズムとハードウェアとの整合を取り、累積した遅延を補正するための画像処理方法、画像処理装置及び画像形成装置に関する。
【背景技術】
【０００２】
画像処理中に累積した遅延を補正する技術として例えば特許文献１に開示された発明が公知である。この発明では、入力時に同期信号に対して画像信号が遅延している場合、同期信号の後端で同期信号のエッジを検出して同期エッジ信号を生成して内部遅延補正の起点とし、同期エッジ信号が遅延補正用のタイマを起動して与えられた遅延量の期間を経過すると、遅延補正された内部同期信号を生成し、以後、この内部同期信号を基準に遅延補正を行うようにしている。
【特許文献１】特開２０００−２２４３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このように特許文献１においては、画像処理過程で発生する同期信号からの画像信号の位置ずれを補正する技術を提案している。補正方法としては内部同期信号を生成して、その内部同期信号に対して画像信号がずれている量を遅延回路に設定して補正を行っている。
【０００４】
しかし、この方法ではずれている量が予め分かっている必要があり、実際に最終プリントのところでしか補正が正常に行われたか否かを判断できない。また、画像処理のソフトウェア上の処理開始とハードウェア上での処理開始との整合がとれているか否か不明であり、最終的にプリントアウトされたものでしか判別できない。
【０００５】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、複数の画像処理を行う際のハードウェア上の処理開始位置を正確に知得し、ソフトウェアの処理開始位置との整合を正確にとることができるようにすることにある。
【０００６】
また、他の目的は、異なる処理を実行する画像処理ブロック間の遅延量を正確に把握できるようにすることにある。
【課題を解決するための手段】
【０００７】
前記目的を達成するため、第１の手段は、画素クロックに同期して逐次処理により複数の画像処理ブロックで画像処理を行う画像処理方法において、有効画素の始まりを示す基準信号を生成する工程と、前記画像処理ブロック毎に基準信号を遅延させる工程と、各画像処理ブロックから出力される画像信号と遅延された基準信号を選択する工程と、前記選択する工程で選択された基準信号に対応する画像信号を有効画像の始まりを示すパターンで置き換える工程とを備え、前記置き換えられた画像信号に基づいて画像出力させることを特徴とする。
【０００８】
第２の手段は、画素クロックに同期して逐次処理により複数の画像処理ブロックで画像処理を行う画像処理方法において、前記画像処理ブロック毎に、その画像処理ブロック内での画像処理の開始位置を示す基準信号を生成する工程と、各画像処理ブロックから出力される画像信号と前記生成する工程で生成された基準信号を選択する工程と、前記選択する工程で選択された基準信号に対応する画像信号を画像処理の開始位置を示すパターンで置き換える工程とを備え、前記置き換えられた画像信号に基づいて画像出力させることを特徴とする。
【０００９】
第３の手段は、画素クロックに同期して逐次処理により複数の画像処理ブロックで画像処理を行う画像処理装置において、外部から画像データが入力され、内部の初段の画像処理ブロックに画像データを入力させるとともに、有効画素の始まりを示す基準信号を生成する画像入力手段と、前記各画像処理ブロック毎に設けられ、前記基準信号を遅延させる遅延手段と、各画像処理ブロックから出力される画像信号と前記遅延手段によって遅延された基準信号を選択する選択手段と、選択された基準信号に対応する画像信号を有効画像の始まりを示すパターンで置き換える置換手段とを備え、前記置き換えられた画像信号に基づいて画像出力させることを特徴とする。
【００１０】
第４の手段は、第３の手段において、前記基準信号が主走査方向の有効画素の先頭を示すパルス信号であることを特徴とする。
【００１１】
第５の手段は、第３の手段において、前記基準信号が副走査方向の有効ラインの始まりを示す１ライン分のゲート信号であることを特徴とする。
【００１２】
第６の手段は、画素クロックに同期して逐次処理により複数の画像処理ブロックで画像処理を行う画像処理装置において、前記画像処理ブロック毎に、その画像処理ブロック内での画像処理の開始位置を示す基準信号を生成する基準信号生成手段と、前記各画像処理ブロックから出力される画像信号とその画像信号に対応して生成された基準信号を選択する選択手段と、前記選択された基準信号に対応する画像信号を画像処理の開始位置を示すパターンで置き換える置換手段とを備え、前記置き換えられた画像信号に基づいて画像出力させることを特徴とする。
【００１３】
第７の手段は、第３または第６の手段において、前記置き換えられるパターンが主走査方向の１画素分の幅の画像データであり、副走査方向の線として画像出力されることを特徴とする。
【００１４】
第８の手段は、第３または第６の手段において、前記置き換えられるパターンが副走査方向に１画素分の幅の画像データであり、主走査方向の線として画像出力されることを特徴とする。
【００１５】
第９の手段は、第７または第８の手段において、前記置き換えられる画像データが高濃度、低濃度、元画素の反転濃度、指定された濃度のいずれかであることを特徴とする。
【００１６】
第１０の手段は、第９の手段において、前記高濃度、低濃度、元画素の反転濃度、指定された濃度のいずれかを選択する手段を備えていることを特徴とする。
【００１７】
第１１の手段は、第３または第６の手段において、前記選択手段によって選択された画像信号に対応する画像がＲＧＢ画像またはＣＭＹＫ画像の場合、版毎にパターンの置き換えの是非を選択する手段を備えていることを特徴とする。
【００１８】
第１２の手段は、第３の手段において、前記画像入力手段で生成された基準信号と、画像処理ブロック毎に遅延された基準信号との差分を計数し、出力する算出手段を備えていることを特徴とする。
【００１９】
第１３の手段は、第３ないし第１２の手段に係る画像処理装置と、前記画像処理装置によって処理された画像データに基づいて記録媒体に可視画像を形成する画像形成手段とから画像形成装置を構成したことを特徴とする。
【００２０】
なお、以下の実施例において、基準信号は主走査方向はＬＳＴＡＲＴ、副走査方向はＦＳＴＡＲＴに、画像入力手段は画像入力部２００に、画像処理ブロックはシェーディング補正部２０１、絵文字分離部２０２、スキャナγ補正部、平滑フィルタ部２０４、エッジ強調部２０５、色補正部２０６、変倍部２０７、圧縮部２０８に、遅延手段は基準信号遅延回路３００に、画像信号はＰＩＸＥＬに、選択手段はＳＥＬ２０９に、置換手段及び算出手段ははパターン生成・遅延量算出手段２１０に、基準信号生成手段は基準信号生成回路３０２にそれぞれ対応する。
【００２１】
すなわち、本発明では、画像入力部で有効画像の始まりを示す基準信号を同期信号とは別に生成し、画像処理ブロック毎にその基準信号を、内部処理で画像信号が遅延した分だけ遅延させ、その画像処理ブロックとして有効画像の始まり位置を合わせた基準信号を、つぎの画像処理ブロックに渡し、各画像処理ブロックからの基準信号と画像信号とを選択し、選択された画像信号に対して選択された基準信号に基づいて有効画像の始まりを示すパターンを埋め込み（置換し）、画像出力するように構成した。
【発明の効果】
【００２２】
本発明によれば、複数の画像処理を行う際のハードウェア上の処理開始位置を正確に知得し、ソフトウェアの処理開始位置との整合を正確にとることができる。また、異なる処理を実行する画像処理ブロック間の遅延量を正確に把握できる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照し、本発明を実施するための最良の形態について説明する。
【００２４】
図１は本発明の実施例に係る画像形成装置のシステム構成を示すブロック図である。図１に示すように、本実施例に係る画像形成装置１００は、画像形成を行うエンジン部１１０と、画像形成装置全体の制御を行うコントローラ１２０とからなり、両者は汎用バスであるＰＣＩバス１４０で接続されている。エンジン部１１０は、エンジン部１１０を制御するＣＰＵ１１１、原稿を読み取るスキャナ等で構成された画像読み取り部１１２、転写材に画像を形成するプロッタ等で構成された画像記録部１１３、スキャナ画像処理部１１５、プリンタ画像処理部１１６（図２）ＣＰＵＩ／Ｆ，ＰＣＩＩ／Ｆ等を内蔵するコントローラ用ＡＳＩＣ−Ｅ１１４等を備えている。ＡＳＩＣ−Ｅ１１４は、画像読み取り部１１２からの画像データに対してシェーディング補正、ＭＴＦ補正、γ補正等を行う画像処理部１１５と、ＰＣＩバスのためのＰＣＩＩ／Ｆ等を備えたＰＣＩ部１１７とから構成されている。また、画像処理部１１５はフレームメモリ（ＦＭ）Ｉ／Ｆ１１８に接続されている。
【００２５】
コントローラ１２０は、画像形成装置の処理や動作設定を行う操作部１２１、画像データを蓄積するＨＤＤ１２２、画像形成装置全体の制御を行うＣＰＵ１２３、操作部Ｉ／Ｆ、ＣＰＵＩ／Ｆ、ＰＣＩＩ／Ｆ、メモリコントローラ等を内蔵するコントローラ用ＡＳＩＣ−Ｃ１２４、ローカルメモリ（ＭＥＭ−Ｃ）１２７やＮＢ１２８が使用するローカルメモリ（ＭＥＭ−Ｐ）１２９、ＡＧＰ（Accelerated Graphic Port)１４１によりＡＳＩＣ−Ｃ１２４に接続されたＮＢ(North Bridge)１２８等で構成されている。ＡＳＩＣ−Ｃ１２４には、画像データを所望の角度に回転させる回転器１２５や画像合成、変倍等を行う編集器１２６も設けられている。コントローラ１２０には更に、外部からの画像情報を取り込むための通信用のＡＳＩＣ１３０、オプション１３１，１３２、ＳＢ(South Bridge)１３３及びＳＢ１３３が使用するＲＯＭ１３４等も設けられている。
【００２６】
図２はエンジン部１１０の構成を示すブロック図である。エンジン部１１０は前述のようにスキャナ画像処理部１１５とプリンタ画像処理部１１６とＰＣＩ１１７とから基本的に構成され、ＦＭ（フレームメモリ）１５０と接続するためのＦＭＩ／Ｆ１１８すなわちＦＭ１５０の接続口が設けられ、ＦＭ１５０が画像処理部１１５，１１６と接続することができるようになっている。
【００２７】
スキャナ画像処理部１１５には、画像読み取り部１１２のフルカラー対応のＣＣＤ４００で読み取ったＲＧＢの画像データが入力され、ＣＭＹＫの画像データに変換してＰＩＣＩ１１７に出力する。プリンタ画像処理部１１６では、ＰＣＩ１１７側からＣＭＹＫの画像データが入力され、ＣＭＹＫ各色毎に設けられたＬＤＢ（Laser Diode Board)４１０，４１１，４１２，４１３に各色毎の書き込み画像データを出力し、ＬＤＢ４１０，４１１，４１２，４１３に搭載されたＬＤからレーザ光を出射して光り書き込みを行う。
【００２８】
図３はスキャナ画像処理部１１５とプリンタ画像処理部１１７の詳細を示すブロック図である。同図において、スキャナ画像処理部１１５は、画像入力部２００、シェーディング補正部２０１、絵文字分離部２０２、スキャナγ補正部、平滑フィルタ部２０４、エッジ強調部２０５、色補正部２０６、変倍部２０７、圧縮部２０８の各画像処理ブロックと、各画像処理ブロックからの出力を選択するＳＥＬ（セレクタ）２０９と、セレクタ２０９の出力に基づいて後述のパターンを生成し、遅延量を算出するパターン生成・遅延量算出部２１０とから構成されている。
【００２９】
また、プリンタ画像処理部１１６は伸長部２２０、プリンタγ補正部２２１、階調処理部２２２及び枠処理部２２３からなる画像処理ブロックと、これらの各ブロックからの出力を選択するＳＥＬ（セレクタ）２２４とからなり、ＰＣＩ１１７を介してスキャナ画像処理部１１５の圧縮部２０８から入力されてきた画像データを処理する。なお、セレクタ２２４の出力はセレクタ２０９の画像処理ブロックの出力選択のために使用される。
【００３０】
図４は各画像処理ブロック内の基準信号と各部ブロックにおける処理との関係を示す図である。各画像処理ブロックは基準信号遅延回路３００と各ブロックに設定された画像処理回路３０１とからなる。処理については後述する。
【００３１】
このように構成された画像処理装置では、画像読み取り部１１２で読み取った画像が画像入力部２００からスキャン画像処理部１１５に入力され、シェーディング補正部２０１でシェーディング補正が、スキャナγ補正部２０３でスキャナγ補正、平滑フィルタ部２０４で平滑フィルタ処理が、エッジ強調部２０５でエッジ強調処理が、色補正部２０６でＲＧＢ画像からＣＭＹＫ画像に変換する処理が、変倍部２０７で変倍処理が必要に応じて施される。また、コントローラ１２０に蓄積された画像を画像記録部１１３に出力する途中では、プリンタγ補正部２２１でプリンタγ補正が、階調処理部２２２で階調処理が、枠処理部２２３で枠処理が施される。
【００３２】
基準信号の生成は画像入力部２００で行われる。図５のタイミングチャートに示すように画像読み取り部１１２からライン同期信号ＬＳＹＮＣと副走査ゲート信号ＦＧＡＴＥが入力されると、有効画素の始まりを示す主走査基準信号ＬＳＴＡＲＴと副走査基準信号ＦＳＴＡＲＴを生成し、その基準信号ＬＳＴＡＲＴ，ＦＳＴＡＲＴを画像信号ＰＩＸＥＬと同様にシェーディング補正部２０１に入力する。この入力に応じて図４に示すようにシェーディング補正部２０１では、画像処理回路３０１で発生する画像信号の遅延量と等しくなるよう、基準信号遅延回路３００にて入力された基準信号を遅延させる（図６におけるシェーディング後のＬＳＴＡＲＴ、図７における遅延後のＦＳＴＡＲＴ）。そして、図６及び図７のタイミングチャートに示すように遅延された基準信号ＬＳＴＡＲＴ，ＦＳＴＡＲＴをスキャナγ補正部２０３、平滑フィルタ部２０４・・・変倍部２０７というように順次画像処理ブロック間で伝達させる。
【００３３】
一方、ある画像処理ブロックに入力される基準信号ＬＳＴＡＲＴ，ＦＳＴＡＲＴと画像信号ＰＩＸＥＬをセレクタ２０９で１つ選び、パターン生成部２１０に送る。パターン生成部２１０では基準信号ＬＳＴＡＲＴ，ＦＳＴＡＲＴが有効になっている箇所の画素に対して、その画素を図８に示すようにＦＦｈ（高濃度）、００ｈ（低濃度）、任意濃度、濃度反転の画素データに置き換えることによりパターンを生成する。そのパターンが埋め込まれた画像は、ＦＭＩ／Ｆ１１８を通して外部のＦＭ１５０に出力され、ｔｉｆｆ、ｂｍｐ画像等の汎用イメージデータに変換され、図１に示すようにＰＣと接続してＰＣのディスプレイで視覚的に表示させたり、ソフトウェアによる画像評価に用いることができる。なお、前記置換するパターンについては、ＦＦｈ（高濃度）、００ｈ（低濃度）、任意濃度、濃度反転の画素データのいずれかを操作部１２１から選択することができる。あるいは、パターン生成・遅延量算出部２１０で出力される画像の全体的な濃度に応じて自動的に選択するように構成することも可能である。なお、図８はＦＭ１５０に出力する画像の出力タイミングとパターンの埋め込み（置換）タイミングを示すタイミングチャートである。
【００３４】
このようにしてパターンを埋め込み、遅延した位置の画像データに置き換えると、図９あるいは図１０に示すようにその置き換えた画素（ピクセル）位置が例えば図９では主走査方向及び副走査方向に００ｈ（低濃度）の白線５０１，５０２として出力され、図１０では主走査方向及び副走査方向にＦＦｈ（高濃度）の黒線５０３，５０４として出力される。このように出力させると、出力画像上に線パターン５０１〜５０４として、ある画像処理ブロックに入力される画像の有効画素先頭位置が視覚により認識することができる。そのため、ソフトウェアとしては、処理の開始位置が容易に分かるのでハードウェアとの整合を取りやすくなり、デバックが容易になる。また、線パターンで濃度反転する場合には、ソフトウェアで後処理する時に線パターンの箇所を反転すれば元画像が再現できる。さらに、パターン生成＆遅延量算出部２１０においては、任意の画像処理ブロック間の基準信号選択し、図６または図７に示すように主走査遅延カウンタあるいは副走査遅延カウンタのカウント数によってその基準信号間の遅延量を計数することができる。そして、その遅延量を読み出すことにより、ソフトウェア上での画像処理ブロック間の遅延調整も容易に行うことができる。
【００３５】
なお、前述の説明では、基準信号をＬＳＴＡＲＴ及びＦＳＴＡＲＴに取っているが、前述のように画像読み取り部１１２からライン同期信号ＬＳＹＮＣと副走査ゲート信号ＦＧＡＴＥが入力されると、有効画素の始まりを示す主走査基準信号ＬＳＴＡＲＴと副走査基準信号ＦＳＴＡＲＴを生成しているので、図１１に示すように画像処理装置を構成する画像処理ブロック毎に、基準信号生成回路３０２でその画像処理ブロック内での有効画像の始まりを示すブロック基準信号を同期信号ＬＳＹＮＣから生成し、各画像処理ブロックから出力される画像信号と生成されたブロック基準信号を選択し、選択された画像信号に対して選択された基準信号に基づいて画像処理の開始位置を示すパターンを埋め込み、画像出力するように構成することもできる。このように構成すると、各画像処理ブロック２０１〜２０７が独立に画像処理のアルゴリズムを作っているソフトウェアの処理開始位置とアルゴリズムを実現しているハードウェアの処理開始位置との整合を正確に取ることができる。
【００３６】
また、前記セレクタ２０９によって選択された画像信号に対応する画像がＲＧＢ画像またはＣＭＹＫ画像の場合、１色の場合でも多色の版を重ねた場合でも、前記線５０１〜５０４は認識できるので、版毎にパターンの置き換えの是非を選択するように構成することもできる。なお、選択は例えばコントローラ１２０の操作部１２１から行われる。
【００３７】
以上のように本実施例によれば、画像入力部にて有効画素の始まりを示す基準信号を生成し、画像処理装置を構成する画像処理ブロック毎に基準信号を遅延させる機能を持たせ、各画像処理ブロックから出力される画像信号と遅延された基準信号を選択し、選択された画像信号に対して選択された基準信号に基づき有効画像の始まりを示すパターンを埋め込み、画像出力することにより、画像処理のアルゴリズムを作っているソフトウェアの処理開始位置とアルゴリズムを実現しているハードウェアの処理開始位置との整合を正確に行うことができ、その結果、画像評価やデバッグを行うことが容易になる。
【００３８】
また、基準信号として主走査方向の有効画素の先頭を示すパルス信号と、副走査方向の有効ラインの始まりを示す１ライン分のゲート信号を用いることにより、主走査方向および副走査方向にそれぞれ１画素幅の線を埋め込む回路を簡単に構成できる。
【００３９】
また、主走査方向および副走査方向にそれぞれ１画素幅の線を埋め込む場合に、当該線を高濃度の線、低濃度の線、元画素の濃度反転した線、指定された濃度の線のいずれかを選択することができるので、画像の種類に対して柔軟に対応できる。
【００４０】
また、選択された画像がＲＧＢ画像またはＣＭＹＫ画像の場合、版毎にパターン埋め込みを行うか行わないかを選択することができるので、版毎に画像処理のアルゴリズムを作っているソフトウェアの処理開始位置とアルゴリズムを実現しているハードウェアの処理開始位置との整合を正確にとることが可能となる。その結果、版毎の画像評価やデバッグを行うことが容易になる。
【００４１】
また、画像入力部で生成された基準信号と、画像処理ブロック毎に遅延された基準信号との差分を計数し、読み出すことができるので、画像処理ブロックを接続していく場合、ある画像処理ブロックまでの総遅延量を容易に把握でき、デバッグ効率の向上を図ることができる。
【００４２】
さらに、画像処理装置を構成する画像処理ブロック毎に、その画像処理ブロック内での画像処理開始位置を示すブロック基準信号を同期信号から生成し、各画像処理ブロックから出力される画像信号とブロック基準信号を選択し、選択された画像信号に対して選択された基準信号に基づき有効画像の始まりを示すパターンを埋め込み、画像出力するので、各画像処理ブロックが独立に画像処理のアルゴリズムを作っているソフトウェアの処理開始位置とアルゴリズムを実現しているハードウェアの処理開始位置との整合を正確にとることができる。その結果、画像評価やデバッグを行うことが容易になる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施例に係る画像形成装置のシステム構成を示すブロック図である。
【図２】エンジン部の構成を示すブロック図である。
【図３】スキャナ画像処理部とプリンタ画像処理部の詳細を示すブロック図である。
【図４】各画像処理ブロック内の基準信号と各部ブロックにおける処理との関係を示す図である。
【図５】画像入力部で生成される基準信号と画像信号との関係を示すタイミングチャートである。
【図６】画像処理ブロックにおける主走査方向の基準信号の遅延と画像信号との関係を示すタイミングチャートである。
【図７】画像処理ブロックにおける副走査方向の基準信号の遅延と画像信号との関係を示すタイミングチャートである。
【図８】ＦＭに出力する画像の出力タイミングとパターンの埋め込み（置換）タイミングを示すタイミングチャートである。
【図９】遅延された基準信号に基づいて低濃度のパターンを埋め込んだときの出力画像の一例を示す図である。
【図１０】遅延された基準信号に基づいて高濃度のパターンを埋め込んだときの出力画像の一例を示す図である。
【図１１】各画像処理ブロック内の同期信号から生成された基準信号と各部ブロックにおける処理との関係を示す図である。
【符号の説明】
【００４４】
１００  画像形成装置
１１０  エンジン部
１１１，１２３  ＣＰＵ
１１２  画像読み取り部
１１３  画像記録部
１１５  スキャナ画像処理部
１１６  プリンタ画像処理部
１１７  ＰＣＩ部
１１８  ＦＭＩ／Ｆ
１２０  コントローラ
１２１  操作部
１５０  ＦＭ（フレームメモリ）
２００  画像入力部
２０１  シェーディング補正部
２０２  スキャナγ補正部
２０３  絵文字分離部
２０４  平滑フィルタ部
２０５  エッジ強調部
２０６  色補正部
２０７  変倍部
２０９  ＳＥＬ（セレクタ）
２１０  パターン生成・遅延量演算部
２２１  プリンタγ補正部
２２２  階調処理部
２２３  枠処理部
３００  基準信号遅延回路
３０１  画像処理回路
３０２  基準信号生成回路
５０１〜５０４  線
ＬＳＴＡＲＴ  主走査方向先頭画素基準信号
ＦＳＴＡＲＴ  副走査方向先頭ライン基準信号
ＬＳＹＮＣ  ライン同期信号
【図１】
2005092778.tif 000003
【図２】
2005092778.tif 000004
【図３】
2005092778.tif 000005
【図４】
2005092778.tif 000006
【図５】
2005092778.tif 000007
【図６】
2005092778.tif 000008
【図７】
2005092778.tif 000009
【図８】
2005092778.tif 000010
【図９】
2005092778.tif 000011
【図１０】
2005092778.tif 000012
【図１１】
2005092778.tif 000013