(57)【要約】【課題】  外部から各種検査パターン信号を供給することなく、ＩＣ内部に検査パターン信号を供給できる機能を併せ持たせたドライバＩＣ及びその検査方法を提供すること。【解決手段】  ドライバＩＣ１０は、複数の出力パッド２０にそれぞれ接続された各々の信号経路途中に設けられ、制御信号に基づいて、上流側からの信号をそのままスルーさせる第１の状態（実使用状態）と、信号レベルを検査用信号レベルに強制固定させる第２の状態（検査状態）とに切り換える複数の信号切り換え回路３０を有する。【選択図】        図６
2005189046.tif 000002
【特許請求の範囲】
【請求項１】
複数の出力パッドと、
前記複数の出力パッドにそれぞれ接続された各々の信号経路途中に設けられ、制御信号に基づいて、上流側からの信号をそのままスルーさせる第１の状態と、信号レベルを検査用信号レベルに強制固定させる第２の状態とに切り換える複数の信号切り換え回路と、
を有することを特徴とするドライバＩＣ。
【請求項２】
請求項１において、
前記信号経路途中にレベルシフタが設けられ、前記複数の信号切り換え回路は前記レベルシフタよりも前記信号経路の上流側に配置されていることを特徴とするドライバＩＣ。
【請求項３】
請求項１または２において、
前記複数の出力パッドから出力される信号の論理を記憶するＲＡＭが設けられ、前記複数の信号切り換え回路は前記ＲＡＭよりも前記信号経路の下流側に配置されていることを特徴とするドライバＩＣ。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記検査用信号レベルは、隣接する２つの出力パッドよりそれぞれ出力される信号レベルを異ならせるレベルを含むことを特徴とするドライバＩＣ。
【請求項５】
請求項４において、
前記複数の出力パッドは、前記ドライバＩＣの短辺方向に設けたＭ（Ｍは自然数）段の各々にて前記ドライバＩＣの長辺に沿って配置され、
前記検査用信号レベルは、前記ドライバＩＣの長辺方向にて隣接する２つの出力パッドよりそれぞれ出力される信号レベルを異ならせる固定信号レベルを含むことを特徴とするドライバＩＣ。
【請求項６】
請求項５において、
段数Ｍは２以上であり、前記検査用信号レベルは、前記ドライバＩＣの短辺方向にて隣接する２つの出力パッドよりそれぞれ出力される信号レベルを異ならせる固定信号レベルを含むことを特徴とするドライバＩＣ。
【請求項７】
請求項５または６において、
前記信号切り換え回路は、前記出力パッドと等しい数だけ設けられ、
前記複数の信号切り換え回路の各々に対して、前記制御信号として第１及び第２の論理信号が供給され、
前記複数の信号切り換え回路の各々は、前記第１の論理信号に基づいて前記第１及び第２の状態のいずれか一方を選択し、前記第１の論理信号に基づいて前記第２の状態が選択された時には前記第２の論理信号に基づいて前記固定信号レベルを選択し、前記第１の論理信号に基づいて前記第１の状態が選択された時には前記第２の論理信号に基づいて前記上流側からの信号をそのままスルーさせることを特徴とするドライバＩＣ。
【請求項８】
請求項７において、
前記複数の信号切り換え回路の各々は、前記第１の論理信号と前記上流側からの信号とが入力される第１の回路と、前記第２の論理信号と前記第１の回路の出力とが入力される第２の回路とを有することを特徴とするドライバＩＣ。
【請求項９】
請求項７または８において、
前記複数の信号切り換え回路に前記第１及び第２の論理信号を供給する制御信号線として、Ｍ段の各段につき４本、計（４×Ｍ）本の制御信号線が設けられ、
Ｍ段のうちの各段に共通配置された前記複数の出力パッドのうち、一端から奇数番目に対応する前記信号切り換え回路には、前記第１の論理信号を供給する第１の制御信号線と、前記第２の論理信号を供給する第２の制御信号線とが共通接続され、前記一端から偶数番目に対応する前記信号切り換え回路には、前記第１の論理信号を供給する第３の制御信号線と、前記第２の論理信号を供給する第４の制御信号線とが共通接続されていることを特徴とするドライバＩＣ。
【請求項１０】
請求項５または６において、
前記信号経路の一部は、前記複数の出力パッドの各々に対応してＫ（Ｋは２以上の整数）本の分岐信号線を有し、
前記複数の出力パッドの各々に対応する前記信号切り換え回路は、前記Ｋ本の分岐信号線途中にそれぞれ設けられたＫ個の回路ブロックを有し、
前記Ｋ個の回路ブロックは、前記第１の状態では前記Ｋ本の分岐信号線にて上流側の信号をそのままスルーさせ、前記第２の状態では前記Ｋ本の分岐信号線の信号レベルを前記固定信号レベルに設定することを特徴とするドライバＩＣ。
【請求項１１】
請求項１０において、
前記複数の信号切り換え回路の各々に対して、前記制御信号として第１、第２及び第３の論理信号が供給され、
特定の２本の分岐信号線に接続された２個の回路ブロックの一方は、前記第１及び第２の論理信号に基づいて制御され、前記２個の回路ブロックの他方は、前記第１及び第３の論理信号に基づいて制御され、残りの（Ｋ−２）個の回路ブロックは前記第１の制御信号に基づいて制御され、
前記Ｋ個の回路ブロックは、前記第１の論理信号に基づいて前記第１及び第２の状態のいずれか一方を選択し、前記第１の論理信号に基づいて前記第２の状態が選択された時には、前記２個の回路ブロックは前記第２及び第３の論理信号に基づいて前記固定信号レベルを選択し、かつ前記（Ｋ−２）個の回路ブロックからの出力電位は一定値に固定され、
前記第１の論理信号に基づいて前記第１の状態が選択された時には、前記２個の回路ブロックは前記第２の論理信号に基づいて、前記（Ｋ−２）個の回路ブロックは前記第１の論理信号に基づいて、それぞれ前記上流側からの信号をそのままスルーさせることを特徴とするドライバＩＣ。
【請求項１２】
請求項１１において、
前記複数の信号切り換え回路に前記第１、第２及び第３の論理信号を供給する制御信号線として、Ｍ段の各段につき６本、計（６×Ｍ）本の制御信号線が設けられ、
Ｍ段のうちの各段に共通配置された前記複数の出力パッドのうち、一端から奇数番目に対応する前記複数の信号切り換え回路には、前記第１の論理信号を供給する第１の制御信号線と、前記第２の論理信号を供給する第２の制御信号線と、前記第３の論理信号を供給する第３の制御信号線とが共通接続され、前記一端から偶数番目に対応する前記信号切り換え回路には、前記第１の論理信号を供給する第４の制御信号線と、前記第２の論理信号を供給する第５の制御信号線と、前記第３の論理信号を供給する第６の制御信号線とが共通接続されていることを特徴とするドライバＩＣ。
【請求項１３】
請求項１乃至３のいずれか記載のドライバＩＣを前記第１の状態に設定し、前記信号経路途中から前記検査用信号レベルの信号を供給して前記複数の出力パッドより出力させることで、前記ドライバＩＣを検査することを特徴とするドライバＩＣの検査方法。
【請求項１４】
請求項４乃至１２のいずれか記載のドライバＩＣを前記第１の状態に設定し、前記信号経路途中から前記検査用信号レベルの信号を供給して前記複数の出力パッドより出力させることで、前記ドライバＩＣでの隣接間リーク検査を行うことを特徴とするドライバＩＣの検査方法。
【請求項１５】
請求項１乃至１２のいずれか記載のドライバＩＣを前記第１の状態に設定し、かつ、前記ドライバＩＣにより駆動される出力装置を前記ドライバＩＣに接続して、前記ドライバＩＣの前記信号経路途中から前記検査用信号レベルの信号を供給して前記複数の出力パッドより出力させることで、前記出力装置を検査することを特徴とする出力装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査機能を内蔵したドライバＩＣ及びそのドライバＩＣの検査方法に関する。本発明はさらに、液晶、有機ＥＬ、ＬＥＤなどの表示装置、あるいはプリンタ等の出力装置であって、検査機能を内蔵したドライバＩＣにより駆動される出力装置の検査方法に関する。
【背景技術】
【０００２】
ドライバＩＣは、ＩＣチップの少なくとも長辺方向に沿って多数の出力パッド（バンク）を備えている。このドライバＩＣは、半導体ウエハの状態で、あるいはパッケージされた後の完成状態で各種の検査が実施される。この検査は、検査コマンドに続いて検査信号をドライバＩＣに供給し、ドライバＩＣからの出力をモニタすることにより行われる。
【０００３】
この種の検査の一例として、隣接間リーク試験がある。例えば表示ドライバＩＣであって、表示用ＲＡＭを備えた表示ドライバＩＣでは、隣合う出力パッドより異なる信号レベルの信号を出力させるように検査データをＲＡＭに書き込み、表示駆動させた時にドライバＩＣ内部の電源から流れる全体の電流を測定して、リークの有無を検査している。
【０００４】
従って、ＲＡＭ内蔵ドライバＩＣの検査には、上記の出力が出力パッドより出力されるように、ＲＡＭへのライトパターン設定、表示デューティ設定（画面の一部表示）及び表示ＯＮ設定のプログラミングが必要となる。
【０００５】
ドライバＩＣの出力パッド配列は、詳細を後述するように複数種あり、ドライバＩＣの長辺の一列に沿って出力パッドが配列されているものに限らない。よって、隣接間リーク試験は、出力パッド配列を考慮してドライバＩＣの種別毎にマニュアルにて行う必要があり、その作業が煩雑であるばかりかプログラミングのために多大な時間を要していた。この作業は、ＲＡＭ内蔵のドライバＩＣに限らず、ＲＡＭを内蔵しないタイプの場合にも、同様に外部からパターン信号を供給する必要があった。
【０００６】
隣接間リーク試験に限らず、例えばドライバＩＣにより駆動される出力装置、例えば液晶パネル、有機ＥＬパネル、ＬＥＤ等の表示装置あるいはプリンタ等を検査する場合にも、ドライバＩＣに各種パターン信号を供給して出力装置を検査する必要があり、同様の問題を有していた。
【０００７】
隣接間リーク試験で従来技術を検索したところ、下記の特許文献１を発見したが、ＩＣ自体に検査機能を内蔵させるものではなく、本発明の主題とは無関係であった。
【特許文献１】特開平６−１８６２７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明はこのような問題点に着目してなされたものであり、その目的は、外部から各種検査パターン信号を供給することなく、ＩＣ内部に検査パターン信号を供給できる機能を併せ持たせたドライバＩＣ及びその検査方法を提供することにある。
【０００９】
本発明の他の目的は、ドライバＩＣにより駆動される出力装置を、ドライバＩＣ内部の検査機能を用いて検査することができる出力装置の検査方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様に係るドライバＩＣは、複数の出力パッドと、前記複数の出力パッドにそれぞれ接続された各々の信号経路途中に設けられ、制御信号に基づいて、上流側からの信号をそのままスルーさせる第１の状態と、信号レベルを検査用信号レベルに強制固定させる第２の状態とに切り換える複数の信号切り換え回路とを有することを特徴とする。
【００１１】
本発明の一態様によれば、信号経路途中の信号切り換え回路より検査用信号レベルを供給することができるので、ドライバＩＣに検査パターン信号を供給する必要がない。また、信号切り換え回路をスルー常態とすることで、ドライバＩＣの実使用時には信号切り換え回路の上流側の信号を下流側にそのままスルーさせることができる。
【００１２】
本発明の一態様では、前記信号経路途中にレベルシフタが設けられる場合には、前記複数の信号切り換え回路を前記レベルシフタよりも前記信号経路の上流側に配置することができる。こうすると、信号切り換え回路を構成するトランジスタに高耐圧が要求されないので、回路規模を小さくできる。
【００１３】
本発明の一態様では、前記複数の出力パッドから出力される信号の論理を記憶するＲＡＭやシフトレジスタ等の信号源が設けられる場合、前記複数の信号切り換え回路は前記信号源よりも前記信号経路の下流側に配置される。信号切り換え回路をスルー状態とすると、上流側の信号源からの信号をそのままスルーさせることができる。
【００１４】
前記検査用信号レベルは、隣接する２つの出力パッドよりそれぞれ出力される信号レベルを異ならせるレベルを含むことを特徴とするドライバＩＣ。
【００１５】
本発明の一態様では、前記複数の出力パッドは、前記ドライバＩＣの短辺方向に設けたＭ（Ｍは自然数）段の各々にて前記ドライバＩＣの長辺に沿って配置することができる。この場合、前記検査用信号レベルが、前記ドライバＩＣの長辺方向にて隣接する２つの出力パッドよりそれぞれ出力される信号レベルを異ならせる固定信号レベルを含むと、その長辺方向で隣接する出力パッドに接続された信号経路の隣接間リーク検査を行うことができる。
【００１６】
段数Ｍが２以上である場合には、前記検査用信号レベルは、前記ドライバＩＣの短辺方向にて隣接する２つの出力パッドよりそれぞれ出力される信号レベルを異ならせる固定信号レベルを含むことができる。この場合、ドライバＩＣの短辺方向で隣接する出力パッドに接続された信号経路の隣接間リーク検査を行うことができる。
【００１７】
本発明の一態様では、前記信号切り換え回路は、前記出力パッドと等しい数だけ設けることができる。これは、信号切り換え回路の上流側のドライバ信号生成部にて２値の信号が生成される場合である。
【００１８】
この場合、前記複数の信号切り換え回路の各々に対して、前記制御信号として第１及び第２の論理信号を供給することができる。そして、前記複数の信号切り換え回路の各々は、前記第１の論理信号に基づいて前記第１及び第２の状態のいずれか一方を選択し、前記第１の論理信号に基づいて前記第２の状態が選択された時には前記第２の論理信号に基づいて前記固定信号レベルを選択し、前記第１の論理信号に基づいて前記第１の状態が選択された時には前記第２の論理信号に基づいて前記上流側からの信号をそのままスルーさせることができる。
【００１９】
上述の場合には、前記複数の信号切り換え回路の各々は、前記第１の論理信号と前記上流側からの信号とが入力される第１の回路と、前記第２の論理信号と前記第１の回路の出力とが入力される第２の回路とを有して構成することができる。第１，第２の回路を論理ゲートで形成する場合には、ナンドゲートとすることができる。
【００２０】
出力パッドと等しい数の信号切り換え回路に前記第１及び第２の論理信号を供給する制御信号線として、Ｍ段の各段につき４本、計（４×Ｍ）本の制御信号線を設けることができる。すなわち、Ｍ段のうちの各段に共通配置された前記複数の出力パッドのうち、一端から奇数番目に対応する前記信号切り換え回路には、前記第１の論理信号を供給する第１の制御信号線と、前記第２の論理信号を供給する第２の制御信号線とが共通接続される。さらに、前記一端から偶数番目に対応する前記信号切り換え回路には、前記第１の論理信号を供給する第３の制御信号線と、前記第２の論理信号を供給する第４の制御信号線とが共通接続される。
【００２１】
上述とは異なり、前記信号経路の一部は、前記複数の出力パッドの各々に対応してＫ（Ｋは２以上の整数）本の分岐信号線を有することができる。これは、信号切り換え回路の上流側のドライバ信号生成部にて、２値よりも多い多値の信号が生成される場合である。
【００２２】
この場合、前記複数の出力パッドの各々に対応する前記信号切り換え回路は、前記Ｋ本の分岐信号線途中にそれぞれ設けられたＫ個の回路ブロックを有することができる。
【００２３】
前記Ｋ個の回路ブロックは、前記第１の状態では前記Ｋ本の分岐信号線にて上流側の信号をそのままスルーさせ、前記第２の状態では前記Ｋ本の分岐信号線の信号レベルを前記固定信号レベルに設定する。
【００２４】
さらに、前記複数の信号切り換え回路の各々に対して、前記制御信号として第１、第２及び第３の論理信号が供給される。特定の２本の分岐信号線に接続された２個の回路ブロックの一方は、前記第１及び第２の論理信号に基づいて制御され、前記２個の回路ブロックの他方は、前記第１及び第３の論理信号に基づいて制御され、残りの（Ｋ−２）個の回路ブロックは前記第１の制御信号に基づいて制御される。そして、前記Ｋ個の回路ブロックは、前記第１の論理信号に基づいて前記第１及び第２の状態のいずれか一方を選択し、前記第１の論理信号に基づいて前記第２の状態が選択された時には、前記２個の回路ブロックは前記第２及び第３の論理信号に基づいて前記固定信号レベルを選択し、かつ前記（Ｋ−２）個の回路ブロックからの出力電位は一定値に固定される。前記第１の論理信号に基づいて前記第１の状態が選択された時には、前記２個の回路ブロックは前記第２の論理信号に基づいて、前記（Ｋ−２）個の回路ブロックは前記第１の論理信号に基づいて、それぞれ前記上流側からの信号をそのままスルーさせる。
【００２５】
このような制御を行うために、前記複数の信号切り換え回路に前記第１、第２及び第３の論理信号を供給する制御信号線として、Ｍ段の各段につき６本、計（６×Ｍ）本の制御信号線が設けられる。すなちわ、Ｍ段のうちの各段に共通配置された前記複数の出力パッドのうち、一端から奇数番目に対応する前記複数の信号切り換え回路には、前記第１の論理信号を供給する第１の制御信号線と、前記第２の論理信号を供給する第２の制御信号線と、前記第３の論理信号を供給する第３の制御信号線とが共通接続される。さらに、前記一端から偶数番目に対応する前記信号切り換え回路には、前記第１の論理信号を供給する第４の制御信号線と、前記第２の論理信号を供給する第５の制御信号線と、前記第３の論理信号を供給する第６の制御信号線とが共通接続される。
【００２６】
本発明の他の態様は、上述のドライバＩＣを前記第１の状態に設定し、前記信号経路途中から前記検査用信号レベルの信号を供給して前記複数の出力パッドより出力させることで、前記ドライバＩＣを検査するドライバＩＣの検査方法を定義している。さらに、前記検査用信号レベルは、隣接する２つの出力パッドよりそれぞれ出力される信号レベルを異ならせるレベルを含む場合には、隣接間リーク検査を行うことができる。
【００２７】
本発明のさらに他の態様は、上述のドライバＩＣを前記第１の状態に設定し、かつ、前記ドライバＩＣにより駆動される出力装置を前記ドライバＩＣに接続して、前記ドライバＩＣの前記信号経路途中から前記検査用信号レベルの信号を供給して前記複数の出力パッドより出力させることで、前記出力装置を検査することを特徴とする出力装置の検査方法を定義している。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について、図面を参照して説明する。
【００２９】
（出力パッド配列と隣接間リーク試験）
図１は、ドライバＩＣ１０の例えば長辺に沿って設けられた出力パッド領域１２を示している。この出力パッド領域１２に設けられる出力パッドは、下記の各種配列のものがある。
【００３０】
図２は、出力パッド領域１２に横一列で出力パッド２０を配列させた「１列ストレート配置」を示している。隣接間リーク試験に用いられるパターン信号は、図２の通り、左端の出力パッド２０から順に、「０，１，０，１，…」のパターン１タイプまたは「１，０，１，０…」のパターン２タイプの信号レベルとなる。なお、出力パッド２０から出力される信号はアナログ値であるが、パターン１，２の信号はディジタル値で示している。以下のパターン信号も同様とする。
【００３１】
図３は、出力パッド領域１２にて、ドライバＩＣ１０の短辺方向の２段にて、それぞれドライバＩＣ１０の長辺方向に沿って出力パッド１２を配列させた「並行２列ストレート配置」を示している。隣接間リーク試験に用いられるパターン信号は、図３の通り、左端の出力パッド２０から順に、上段が「０，０，０，…」で下段が「１，１，１，…」のパターン１タイプ、上下段共に「０，１，０…」のパターン２タイプ、または上段が「０，１，０，…」で下段が「１，０，１，…」のパターン３タイプ、さらには上段が「１，０，１，…」で下段が「０，１，０，…」のパターン４タイプの信号レベルとなる。図３のパターン１では、ドライバＩＣ１０の短辺方向にて隣接する出力パッド１２に接続された経路での隣接間リーク試験が可能となる。図３のパターン２では、ドライバＩＣ１０の長辺方向にて隣接する出力パッド１２に接続された経路での隣接間リーク試験が可能となる。図３のパターン３及び４では、ドライバＩＣ１０の短辺方向及び長辺方向にて隣接する出力パッド１２に接続された経路での隣接間リーク試験が可能となる。
【００３２】
図４は、図３の「並行２列ストレート配置」の変形で、図２の「並行２列ストレート配置」の下段の出力パッド２０の位置をドライバＩＣ２０の長辺方向に半ピッチだけシフトさせた「並行２列千鳥配置」を示している。隣接間リーク試験に用いられる図４のパターン信号１〜４は、実質的に図３のパターン信号１〜４と同じである。
【００３３】
図５は、図３の「並行２列ストレート配置」にさらに１段追加した「並行３列ストレート配置」を示している。隣接間リーク試験に用いられる図５のパターン信号１〜４は、出力パッド２０の段数が１段追加した点を除いて、実質的に図３のパターン信号１〜４と同じである。
【００３４】
図２〜図５のいずれの場合も、隣接する２つの出力パッド２０より出力される信号レベルが“０”，“１”と異なるようにさせ、その際にドライバＩＣ１０内部の電源より流れる全体の電流を測定することで、隣接間リークの有無が検査される。
【００３５】
なお、従来技術では、例えば図３のパターン１〜４の検査を行う場合にあっては、パターン１のＲＡＭ書き込み→表示設定→表示オン→パターン２のＲＡＭ書き込み→表示設定→表示オン→パターン３のＲＡＭ書き込み→表示設定→表示オン→パターン４のＲＡＭ書き込み→表示設定→表示オンのプログラミングが必要であった。
【００３６】
（信号経路中の信号切り換え回路）
図６は、図２〜図５の出力パッド２０に接続される信号経路途中に追加された信号切り換え回路３０を示している。
【００３７】
この信号切り換え回路３０は、制御信号に基づいて、上流側例えばドライバ信号生成回路４０からの信号をそのままスルーさせる第１の状態と、信号レベルを検査用信号レベルに強制固定させる第２の状態とに切り換えるものである。ここで、検査用信号レベルとは、図１の出力パッド領域１２にて隣接する２つの出力パッド２０よりそれぞれ出力される信号レベルを異ならせるレベルであり、図２〜図５の各種パターンで示す“０”または“１”の固定信号レベルである。
【００３８】
図６に示す信号切り換え回路３０は、図１に示す出力パッド領域１２内の出力パッド２０と等しい数だけ設けられている。この場合、複数の信号切り換え回路３０の各々に対して、制御信号として第１及び第２の論理信号Ａ．Ｂが供給される。
【００３９】
この信号切り換え回路３０は、第１の論理信号Ａに基づいて第１及び第２の状態のいずれか一方を選択し、第１の論理信号Ａに基づいて第２の状態が選択された時には第２の論理信号に基づいて固定信号レベル（“０”または“１”）を選択し、第１の論理信号Ａに基づいて第１の状態が選択された時には第２の論理信号Ｂに基づいて上流側であるドライバ信号生成回路４０からの信号をそのままスルーさせる。
【００４０】
図６では、信号切り換え回路３０は、第１の論理信号Ａとドライバ信号生成回路４０からの信号とが入力される第１の回路（第１のナンドゲート）３２と、第２の論理信号Ｂと第１のナンドゲート回路３２の出力とが入力される第２の回路（第２のナンドゲート）３４とを有する。
【００４１】
図７に、図６の信号切り換え回路３０の真理値表を示す。図７の通り、第１の論理信号Ａが“１”であるときには、第２の論理信号Ｂを“１”とすることで（Ａ＝１でかつＢ＝０は不使用）、ドライバ信号生成回路４０からの信号は、第１，第２のナンドゲート３２，３４をスルーしてそのまま出力される第１の状態が選択される。すなわと、このドライバＩＣ１０をユーザーが使用する場合にあっては、常に上述の第１の状態に設定することで、信号切り換え回路３０の上流側の信号を下流側にそのままスルーさせることができ、通常使用が可能となる。
【００４２】
一方、隣接間リーク検査等の検査時には、第１の論理信号が“０”に設定される。このとき、第２の論理信号Ｂを“０”とすれば、図７に示すように信号切り換え回路３０の出力は“ＨＩＧＨ”に固定され、出力パッド２０より検査用信号レベル“１”を出力できる。第２の論理信号Ｂを“１”とすれば、図７に示すように信号切り換え回路３０の出力は“ＬＯＷ”に固定され、出力パッド２０より検査用信号レベル“０”を出力できる。
【００４３】
（出力パッド配置と制御信号線との関係）
ドライバＩＣ１０内部に設けられる信号切り換え回路３０に第１及び第２の論理信号Ａ，Ｂを供給する制御信号線は、Ｍ（Ｍは自然数）段の各段につき４本、計（４×Ｍ）本設ければよい。
【００４４】
つまり、図２の場合はＭ＝１であるから計４本、図３及び図４の場合はＭ＝２であるから計８本、図５の場合はＭ＝３であるから計１２本の制御信号線が設けられる。
【００４５】
図２の１列ストレート配置に用いられる制御信号線５０を図８に示す。図８の通り、一端から奇数番目に対応する信号切り換え回路３０には、第１の論理信号（Ａ−１）を供給する第１の制御信号線５１と、第２の論理信号（Ｂ−１）を供給する第２の制御信号線５２が共通接続され、一端から偶数番目に対応する信号切り換え回路には、第１の論理信号（Ａ−２）を供給する第３の制御信号線５３と、第２の論理信号（Ｂ−２）を供給する第４の制御信号線５４が共通接続されている。
【００４６】
このように配線することで、奇数番目の出力パッド２０の検査信号レベルと、偶数番目の出力パッド２０の検査信号レベルを異ならせることができ、図２に示すパターン１，２はいずれの検査も実施することができる。すちわち、図９及び図１０に示す通りに論理信号（Ａ−１）〜（Ｂ−２）を設定すれば、外部からパターン信号を入力しなくても、図２に示すパターン１及びパターン２の検査を実施することができる。また、論理信号（Ａ−１）〜（Ｂ−２）を全て“１”に設定すれば、信号切り換え回路３０にて上流側の信号を下流側にスルーさせることができ、ドライバＩＣ１０として通常の使用ができる。
【００４７】
図３の並行２列ストレート配置に用いられる制御信号線５０を図１１に示す。図１１の通り、第１列の出力パッド２０の一端から奇数番目に対応する信号切り換え回路３０には、第１の論理信号（Ａ−１）を供給する第１の制御信号線５１と、第２の論理信号（Ｂ−１）を供給する第２の制御信号線５２が共通接続される。同様に、第１列の出力パッド２０の一端から偶数番目に対応する信号切り換え回路には、第１の論理信号（Ａ−２）を供給する第３の制御信号線５３と、第２の論理信号（Ｂ−２）を供給する第４の制御信号線５４が共通接続されている。
【００４８】
図１１ではさらに、第２列の出力パッド２０の一端から奇数番目に対応する信号切り換え回路３０には、第１の論理信号（Ａ−３）を供給する第５の制御信号線５５と、第２の論理信号（Ｂ−３）を供給する第６の制御信号線５６が共通接続される。同様に、第２列の出力パッド２０の一端から偶数番目に対応する信号切り換え回路には、第１の論理信号（Ａ−４）を供給する第７の制御信号線５７と、第２の論理信号（Ｂ−４）を供給する第８の制御信号線５８が共通接続されている。
【００４９】
このように配線することで、２行２列を一組とする出力パッド２０の検査信号レベルを異ならせることができ、図３に示すパターン１〜４のいずれの検査も実施することができる。例えば、図１２及び図１３に示す通りに論理信号（Ａ−１）〜（Ｂ−２）を設定すれば、外部からパターン信号を入力しなくても、図３に示すパターン１及びパターン３の検査を実施することができる。また、論理信号（Ａ−１）〜（Ｂ−４）を全て“１”に設定すれば、信号切り換え回路３０にて上流側の信号を下流側にスルーさせることができ、ドライバＩＣ１０として通常の使用ができる。
【００５０】
なお、図４に示す並行２列千鳥配置の場合の検査も、図１１の制御信号線を用いることで実現できる。
【００５１】
図５の並行３列ストレート配置に用いられる制御信号線５０を図１４に示す。図１４では、図１１に示す制御信号線５１〜５８に加えて、第３列の出力パッド２０の一端から奇数番目に対応する信号切り換え回路３０には、第１の論理信号（Ａ−５）を供給する第９の制御信号線５９と、第２の論理信号（Ｂ−５）を供給する第１０の制御信号線６０が共通接続される。同様に、第３列の出力パッド２０の一端から偶数番目に対応する信号切り換え回路には、第１の論理信号（Ａ−６）を供給する第１１の制御信号線６１と、第２の論理信号（Ｂ−６）を供給する第１２の制御信号線６２が共通接続されている。
【００５２】
図１４ではさらに、第２列の出力パッド２０の一端から奇数番目に対応する信号切り換え回路３０には、第１の論理信号（Ａ−３）を供給する第５の制御信号線５５と、第２の論理信号（Ｂ−３）を供給する第６の制御信号線５６が共通接続される。同様に、第２列の出力パッド２０の一端から偶数番目に対応する信号切り換え回路には、第１の論理信号（Ａ−４）を供給する第７の制御信号線５７と、第２の論理信号（Ｂ−４）を供給する第８の制御信号線５８が共通接続されている。
【００５３】
このように配線することで、３行３列を一組とする出力パッド２０の検査信号レベルを異ならせることができ、図５に示すパターン１〜４のいずれの検査も実施することができる。例えば、図１５及び図１６に示す通りに論理信号（Ａ−１）〜（Ｂ−２）を設定すれば、外部からパターン信号を入力しなくても、図５に示すパターン１及びパターン３の検査を実施することができる。また、論理信号（Ａ−１）〜（Ｂ−４）を全て“１”に設定すれば、信号切り換え回路３０にて上流側の信号を下流側にスルーさせることができ、ドライバＩＣ１０として通常の使用ができる。
【００５４】
（ドライバＩＣの具体例）
図１７は、例えば表示ドライバＩＣ１０の全体構成の一例を示すブロック図である。このドライバＩＣ１０は、出力パッド領域１２が設けられた長辺と対向する長辺にデータ入力端子１３を有する。データ入力端子１３にはゲートアレイ１４が接続されている。ゲートアレイ１４には例えば２つのＲＡＭ１５Ａ，１５Ｂが接続され、このＲＡＭ１５Ａ，１５Ｂに表示データが書き込まれる。ＲＡＭ１５Ａ，１５Ｂにはそれぞれ駆動部１６Ａ，１６Ｂが接続され、この駆動部１６Ａ，１６ＢはＲＡＭ１５Ａ，１５Ｂから読み出された表示データに基づいて表示信号を生成し、出力パッド２０を介して表示信号を出力する。
【００５５】
図１８は、駆動部１６Ａ，１６Ｂの一例を示している。ＲＡＭ１５Ａの下流の信号経路には、データラッチ回路７０、ドライバ信号生成回路４０、信号切り換え回路３０、ドライバ信号データラッチ回路７２、レベルシフタ７４、出力ドライブ回路７６及び出力パッド２０が設けられている。本実施形態では、検査時にはデータ入力端子１３より検査コマンドが入力されるのに続いて、上述した制御信号を設定するためのデータが入力される。従って、従来のように検査のためのパターン信号等を入力する必要がない。
【００５６】
本実施形態では、信号切り換え回路３０は、レベルシフタ７６よりも信号経路の上流側に設けることが好ましい。レベルシフタ７４の下流に信号切り換え回路４０を設けることも可能であるが、その場合には信号切り換え回路３０を構成するトランジスタを高耐圧トランジスタとする必要があり、回路規模が大きくなるからである。
【００５７】
信号切り換え回路３０は、信号源となるＲＡＭ１５Ａよりも信号経路の下流側に設けられる。本実施形態では、出力パッド２０より出力されるアナログ信号レベルと対応する２値のディジタルデータが出力されるドライバ信号生成回路４０の下流に設けられる。２値のディジタルデータを出力するドライブ信号生成回路４０としては、ＰＷＭ（パルス幅モジュレーション）あるいはＦＬＣ（フレームレートコントロール）にてドライバ信号を生成するものをあげることができる。なお、信号切り換え回路３０をドライバ信号データラッチ回路７２の下流に設けることもできる。
【００５８】
（多値出力のドライバ信号生成回路の場合）
ＭＬＳ（マルチラインセレクション）方式等の場合、図１８のドライバ信号生成回路４０の出力は多値となり、一つの出力パッド２０に対してＫ（Ｋは２以上の整数）本の信号線（分岐信号線）が存在する。
【００５９】
図１９は、一つの出力パッド２０に対応するドライバ信号生成回路４０よりＫ＝５本の分岐信号線８０が設けられ、この５本の分岐信号線８０にそれぞれ接続された５個の回路ブロック９０Ａ〜９０Ｅから成る信号切り換え回路９０の一例を示している。
【００６０】
この５個の回路ブロック９０Ａ〜９０Ｅは、上記と同様に、第１の状態ではドライバ信号生成回路４０からの信号をそのままスルーさせ、第２の状態では５本の分岐信号線８０の信号レベルを固定信号レベルに設定するものである。
【００６１】
ここで、検査時（第２の状態）にあっては、５本の分岐信号線のうちの特定の２本の検査信号レベルを“０”または“１”に変更できればよく、他の３本の分岐信号線８０の検査信号レベルは“０”の一定値でよい。
【００６２】
このため、図１９では回路ブロック９０Ａ，９０Ｅにて検査信号レベルを選択できるように構成し、これら回路ブロック９０Ａ，９０Ｅは共に、第１のノアゲート１００、第２のノアゲート１０２及びインバータ１０４を有している。残りの回路ブロック９０Ｂ，９０Ｃ，９０Ｄは、ナンドゲート１１０及びインバータ１０４を有している。
【００６３】
図１９に示す信号切り換え回路９０には、制御信号として第１の論理信号Ａ，第２の論理信号Ｂ及び第３の論理信号Ｃが供給される。回路ブロック９０Ａでは、第１のノアゲート１００に第１の論理信号Ａがインバータ１２０を介して入力され、第２のノアゲート１０２に第２の論理信号Ｂが入力される。回路ブロック９０Ｅでは、第１のノアゲート１００に第１の論理信号Ａがインバータ１２０を介して入力され、第２のノアゲート１０２に第３の論理信号Ｃが入力される。回路ブロック９０Ｂ，９０Ｃ，９０Ｄでは、ナンドゲート１１０に第１の論理信号Ａが入力される。
【００６４】
図２０に、図１９に示す信号切り換え回路９０の動作状態を示している。５個の回路ブロック９０Ａ〜９０Ｄは、第１の論理信号Ａが“０”の時に第１の状態（スルー状態）が選択され、このときには第２及び第３の論理信号Ｂ，Ｃが共に“０”となって、上流側の信号が下流側にスルーされる。
【００６５】
５個の回路ブロック９０Ａ〜９０Ｄは、第１の論理信号Ａが“１”の時に第２の状態（検査状態）が選択され、このときには回路ブロック９０Ｂ，９０Ｃ，９０Ｄの出力は“０”に固定される。一方、回路ブロック９０Ａ，９０Ｅは、第２及び第３の論理信号Ｂ，Ｃの論理によって“０”または“１”に固定される。
【００６６】
図１９の信号切り換え回路４０が用いられる場合には、制御信号線の数は、Ｍ段の各段につき６本、計（６×Ｍ）本となる。すなわち、図２の「１列ストレート配置」の場合には（Ａ−１）〜（Ｃ−２）の計６本、図３の「並行２列ストレート配置」及び図４の「並行２列千鳥配置」の場合には（Ａ−１）〜（Ｃ−４）の計１２本、図５の「並行３列ストレート配置」の場合には（Ａ−１）〜（Ｂ−６）の計１８本となる。
【００６７】
（出力装置の検査方法）
上述のドライバＩＣに接続される出力装置、例えば液晶パネル、有機ＥＬパネル、ＬＣＤ等の表示装置やプリンタを、ドライバＩＣ１０の出力パッド２０により信号を与えることで検査することも可能となる。この場合も、検査パターン信号は信号切り換え回路４０にて生成することができ、検査パターン形成のための複雑なプログラミングが不要となる。この場合、出力装置が表示装置であれば所定のパターンを表示させ、プリンタであれば所定の印字動作を行うことで、それぞれ出力装置の機能検査を実施することができる。
【００６８】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、ドライバＩＣ１０は必ずしもＲＡＭを内蔵するものに限らず、信号源が、外部からのデータを転送するシフトレジスタ等であっても良い。また、本発明が適用されるドライバＩＣは必ずしも表示データやプリンタデータを送出する信号用ドライバＩＣに限らず、例えば信号用ドライバＩＣと対で使用される走査ドライバＩＣ等であっても良い。
【図面の簡単な説明】
【００６９】
【図１】ドライバＩＣの出力パッド領域を示す平面図である。
【図２】図１の出力パッド領域内での出力パッドの１列ストレート配置及びその隣接間リーク検査用いられるパターン１，２を示す図である。
【図３】図１の出力パッド領域内での出力パッドの並行２列ストレート配置及びその隣接間リーク検査用いられるパターン１〜４を示す図である。
【図４】図１の出力パッド領域内での出力パッドの並行２列千鳥配置及びその隣接間リーク検査用いられるパターン１〜４を示す図である。
【図５】図１の出力パッド領域内での出力パッドの並行３列ストレート配置及びその隣接間リーク検査用いられるパターン１〜４を示す図である。
【図６】信号切り換え回路の一例を示す回路図である。
【図７】図６の信号切り換え回路の動作状態を説明する図である。
【図８】出力パッドが図２の１列ストレート配置であるドライバＩＣの制御信号線の接続を示す図である。
【図９】図８に示す制御信号線の論理と図２のパターン１の出力状態とを示す図である。
【図１０】図８に示す制御信号線の論理と図２のパターン２の出力状態とを示す図である。
【図１１】出力パッドが図３の並行２列ストレート配置または図４の並行２列千鳥配置であるドライバＩＣの制御信号線の接続を示す図である。
【図１２】図１１に示す制御信号線の論理と図３のパターン１の出力状態とを示す図である。
【図１３】図１１に示す制御信号線の論理と図３のパターン３の出力状態とを示す図である。
【図１４】出力パッドが図５の並行３列ストレート配置であるドライバＩＣの制御信号線の接続を示す図である。
【図１５】図１４に示す制御信号線の論理と図５のパターン１の出力状態とを示す図である。
【図１６】図１４に示す制御信号線の論理と図５のパターン３の出力状態とを示す図である。
【図１７】図１に示すドライバＩＣの一例を示すブロック図である。
【図１８】図１７に示す駆動部の一例を示すブロック図である。
【図１９】多値を出力するドライバ信号生成回路の分岐信号線に接続された回路ブロックから成る信号切り換え回路の回路図である。
【図２０】図１９に示す信号切り換え回路の動作状態を示す図である。
【符号の説明】
【００７０】
１０  ドライバＩＣ、１２  出力パッド領域、２０  出力パッド、３０  信号切り換え回路、３２  第１の回路（第１のナンドゲート）、３４  第２の回路（第２のナンドゲート）、４０  ドライバ信号生成回路、５１〜６２  制御信号線、７０  データラッチ回路、７２  ドライバ信号データラッチ回路、７４  レベルシフタ、７６  出力ドライブ回路、８０  分岐信号線、９０  信号切り換え回路、９０Ａ〜９０Ｅ  回路ブロック
【図１】
2005189046.tif 000003
【図２】
2005189046.tif 000004
【図３】
2005189046.tif 000005
【図４】
2005189046.tif 000006
【図５】
2005189046.tif 000007
【図６】
2005189046.tif 000008
【図７】
2005189046.tif 000009
【図８】
2005189046.tif 000010
【図９】
2005189046.tif 000011
【図１０】
2005189046.tif 000012
【図１１】
2005189046.tif 000013
【図１２】
2005189046.tif 000014
【図１３】
2005189046.tif 000015
【図１４】
2005189046.tif 000016
【図１５】
2005189046.tif 000017
【図１６】
2005189046.tif 000018
【図１７】
2005189046.tif 000019
【図１８】
2005189046.tif 000020
【図１９】
2005189046.tif 000021
【図２０】
2005189046.tif 000022