(57)【要約】【課題】素子分離領域の平坦化を可能としつつ、素子分離領域の溝の深さを浅くする。【解決手段】素子分離領域Ｒ１に形成された溝４の側壁にサイドウォール６を形成するとともに、溝４の底に熱酸化膜７を形成した後、溝４に埋め込まれた反転防止用電極９を形成し、反転防止用電極９に負の電圧を印加することにより、素子分離領域Ｒ１に反転防止層を形成する。【選択図】      図１
2005032874.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成され、素子分離領域に配置された溝と、
前記溝の表面に形成された絶縁膜と、
前記絶縁膜を介して前記溝内に埋め込まれた反転防止用電極とを備えることを特徴とする半導体装置。
【請求項２】
半導体基板に形成され、素子分離領域に配置された溝と、
前記溝の側壁に形成されたサイドウォールと、
前記溝の底面に形成された熱酸化膜と、
前記サイドウォールおよび熱酸化膜が形成された溝内に埋め込まれた反転防止用電極とを備えることを特徴とする半導体装置。
【請求項３】
前記溝の深さは、前記素子分離領域で分離される不純物導入層の深さよりも浅いことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
半導体基板の素子分離領域に溝を形成する工程と、
前記溝が形成された半導体基板上に絶縁膜を積層する工程と、
前記絶縁膜の異方性エッチングを行うことにより、前記溝の側壁にサイドウォールを形成する工程と、
前記サイドウォールが形成された半導体基板の熱処理を行うことにより、前記溝の底面に熱酸化膜を形成する工程と、
前記熱酸化膜が形成された半導体基板上に導電膜を積層する工程と、
前記導電膜のエッチバックまたは研磨を行うことにより、前記溝内に埋め込まれた反転防止用電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）などの素子分離構造に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、素子分離領域の微細化に対応するために、ＳＴＩ構造を用いて素子分離を行うことが行われている。
一方、特許文献１には、素子分離領域の放射線耐性を向上させるために、酸化膜および多結晶シリコン層を用いて素子分離領域を形成し、多結晶シリコン層に負の電圧を印加するか接地することにより、チャンネルストッパ領域の反転を防止する方法が開示されている。
【０００３】
【特許文献１】
特開昭６０−２０６０４０号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、ＳＴＩ構造を用いて素子分離を行うためには、溝の深さをトランジスタのｐｎ接合の深さよりも深くする必要がある。このため、ＳＴＩ構造では、シリコン基板の結晶欠陥を誘発し、電流リークを引き起こすという問題があった。
【０００５】
また、特許文献１に開示された方法では、多結晶シリコン層に負の電圧を印加するための電極がシリコン基板上に突出しているため、素子分離領域の平坦性が劣化するという問題があった。
そこで、本発明の目的は、素子分離領域の平坦化を可能としつつ、素子分離領域の溝の深さを浅くすることが可能な半導体装置および半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体基板に形成され、素子分離領域に配置された溝と、前記溝の表面に形成された絶縁膜と、前記絶縁膜を介して前記溝内に埋め込まれた反転防止用電極とを備えることを特徴とする。
【０００７】
これにより、反転防止用電極を半導体基板上に突出させることなく、反転防止用電極に負の電圧を印加することを可能として、素子分離領域に反転防止層を形成することが可能となる。このため、素子分離領域の溝の深さを浅くした場合においても、素子分離を安定して行うことが可能となり、シリコン基板の結晶欠陥を抑制して、電流リークを低減させることが可能となるとともに、素子分離領域の平坦化を可能として、素子の微細化に対応することが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、半導体基板に形成され、素子分離領域に配置された溝と、前記溝の側壁に形成されたサイドウォールと、前記溝の底面に形成された熱酸化膜と、前記サイドウォールおよび熱酸化膜が形成された溝内に埋め込まれた反転防止用電極とを備えることを特徴とする。
これにより、溝の側壁の絶縁を安定して行うことを可能としつつ、熱酸化膜を薄膜化することが可能となる。このため、溝の底面に負の電圧を効率よく印加することが可能となり、素子分離領域に反転防止層を効率よく形成することが可能となる。この結果、素子分離領域の溝の深さを浅くすることが可能となり、シリコン基板の結晶欠陥を抑制することを可能としつつ、素子分離を安定して行うことが可能となる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、前記溝の深さは、前記素子分離領域で分離される不純物導入層の深さよりも浅いことを特徴とする。
これにより、素子分離を安定して行うことを可能としつつ、シリコン基板の結晶欠陥を抑制して、電流リークを低減させることが可能となるとともに、素子分離領域の幅を小さくすることを可能として、素子分離領域の微細化を図ることが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板の素子分離領域に溝を形成する工程と、前記溝が形成された半導体基板上に絶縁膜を積層する工程と、前記絶縁膜の異方性エッチングを行うことにより、前記溝の側壁にサイドウォールを形成する工程と、前記サイドウォールが形成された半導体基板の熱処理を行うことにより、前記溝の底面に熱酸化膜を形成する工程と、前記熱酸化膜が形成された半導体基板上に導電膜を積層する工程と、前記導電膜のエッチバックまたは研磨を行うことにより、前記溝内に埋め込まれた反転防止用電極形成する工程とを備えることを特徴とする。
【００１１】
これにより、熱酸化膜を薄膜化することを可能としつつ、反転防止用電極を溝内に安定して埋め込むことが可能となる。このため、素子分離領域の溝の深さを浅くした場合においても、素子分離を安定して行うことが可能となり、シリコン基板の結晶欠陥を抑制して、電流リークを低減させることが可能となるとともに、素子分離領域の平坦化を可能として、素子の微細化に対応することが可能となる。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１及び図２は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【００１３】
図１（ａ）において、半導体基板１には、素子分離領域Ｒ１および素子形成領域Ｒ２が設けられている。そして、ＣＶＤなどの方法により、半導体基板１上にシリコン酸化膜２を堆積し、フォトリソグラフィー技術およびドライエッチング技術を用いてシリコン酸化膜２をパーニングすることにより、素子分離領域Ｒ１の位置に開口部３を形成する。
【００１４】
次に、図１（ｂ）に示すように、開口部３が形成されたシリコン酸化膜２をマスクとして、半導体基板１のエッチングを行うことにより、半導体基板１の素子分離領域Ｒ１に溝４を形成する。なお、溝４の深さＤ１は、素子分離領域Ｒ１で分離される不純物導入層１２ａ、１２ｂの深さＤ２より浅くすることができる。
なお、シリコン酸化膜２をマスクとして不純物のイオン注入を半導体基板１に行うことにより、チャネルストッパとなる不純物導入層を溝４の底に形成するようにしてもよい。
【００１５】
次に、図１（ｃ）に示すように、半導体基板１上のシリコン酸化膜２を除去する。そして、ＣＶＤなどの方法により、溝４が形成された半導体基板１上に絶縁膜５を積層する。なお、絶縁膜５としては、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。そして、図１（ｄ）に示すように、ＲＩＥなどの異方性エッチングを用いて絶縁膜５をエッチバックすることにより、溝４の側壁にサイドウォール６を形成する。
【００１６】
次に、図２（ａ）に示すように、サイドウォール６が形成された半導体基板１の熱酸化を行うことにより、溝４の底に熱酸化膜７を形成する。
次に、図２（ｂ）に示すように、ＣＶＤなどの方法により、熱酸化膜７が形成された半導体基板１上に導電膜８を積層する。なお、導電膜８としては、例えば、不純物がドープされた多結晶シリコンまたはタングステンなどの金属膜を用いることができる。
次に、図２（ｃ）に示すように、エッチバックまたはＣＭＰ（化学的機械的研磨）を用いて導電膜８を薄膜化することにより、半導体基板１の表面を露出させ、溝４に埋め込まれた反転防止用電極９を形成する。
【００１７】
次に、図２（ｄ）に示すように、半導体基板１の熱酸化を行うことにより、半導体基板１上にゲート絶縁膜１０を形成する。そして、ＣＶＤなどの方法により、ゲート絶縁膜１０が形成された半導体基板１上に多結晶シリコン層を形成し、フォトリソグラフィー技術およびドライエッチング技術を用いて、多結晶シリコン層のパターニングを行うことにより、半導体基板１の素子形成領域Ｒ２にゲート電極１１を形成する。そして、ゲート電極１１をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板１内にイオン注入することにより、高濃度不純物導入層１２ａ、１２ｂからなるソース／ドレイン層をゲート電極１１の両側に形成する。
【００１８】
これにより、反転防止用電極９を半導体基板１上に突出させることなく、反転防止用電極９に負の電圧を印加することを可能として、素子分離領域Ｒ１に反転防止層を形成することが可能となる。このため、素子分離領域Ｒ１の溝４の深さを浅くした場合においても、素子分離を安定して行うことが可能となり、半導体基板１の結晶欠陥を抑制して、電流リークを低減させることが可能となるとともに、素子分離領域Ｒ１の平坦化を可能として、素子の微細化に対応することが可能となる。
【００１９】
また、不純物導入層１２ａ、１２ｂの深さＤ２よりも溝４の深さＤ１を浅くすることにより、素子分離を安定して行うことを可能としつつ、素子分離領域Ｒ１の幅を小さくすることを可能として、素子分離領域Ｒ１の微細化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【図２】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
Ｒ１  素子分離領域、Ｒ２  素子形成領域、１  半導体基板、２、シリコン酸化膜、３  開口部、４  溝、５  絶縁膜、６  サイドウォール、７  熱酸化膜、８  導電膜、９  反転防止用電極、１０  ゲート絶縁膜、１１  ゲート電極、１２ａ、１２ｂ  不純物導入層
【図１】
2005032874.tif 000003
【図２】
2005032874.tif 000004