(57)【要約】【課題】段差被覆性に優れた保護膜を備えた低コストな半導体装置およびその製造方法を提供する。【解決手段】保護膜１を形成するための塗布絶縁膜の粘度を適宜設定することにより、保護膜１が銅電極８７の側壁８７ａまでを埋め込んで裾野状に広がるようにしてデバイス表面の段差を緩和しておく。また、保護膜２を形成するための塗布絶縁膜の粘度を適宜設定することにより、保護膜２が銅電極８７の上部周縁部８７ｂ上から頂部８７ｃ上までを覆うようにする。その結果、保護膜１によってデバイス表面の段差が緩和されているため、保護膜２となる塗布絶縁膜を塗布したとき、銅電極８７の上部周縁部８７ｂ上から頂部８７ｃ上までを覆う当該塗布絶縁膜に肉退けが生じ難くなり、各部８７ｂ，８７ｃを覆う部分の保護膜２の膜厚が厚くなるため、保護膜１，２の段差被覆性を向上させることができる。【選択図】  図１
2005203562.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された電極と、その電極を保護するために塗布絶縁膜によって形成された
保護膜とを備えた半導体装置であって、
前記保護膜は、
前記電極の側壁部分までを埋め込んで裾野状に広がる第１保護膜と、
前記電極の上部を覆う第２保護膜と
からなることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２保護膜は、前記電極の上部周縁部および頂部のみを覆うことを特徴とする半導
体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第１保護膜または前記第２保護膜の少なくともいずれかが多層構造をなすことを特
徴とする半導体装置。
【請求項４】
基板上に電極を形成する第１工程と、
前記電極を含む基板上に第１塗布絶縁膜を塗布させた後に硬化させて第１保護膜を形成
する第２工程と、
前記電極上および前記第１保護膜上に第２塗布絶縁膜を塗布させた後に硬化させて第２
保護膜を形成する第３工程と
を備え、
前記第１保護膜は前記電極の側壁部分までを埋め込んで裾野状に広がり、
前記第２保護膜は前記電極の上部を覆うことを特徴とする半導体装置の製造方法。
【請求項５】
基板上に形成された電極と、
その電極の近傍の基板上に形成されたダミー部材と、
前記電極および前記ダミー部材を覆って保護するために塗布絶縁膜によって形成された
保護膜と
を備えたことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記ダミー部材は前記電極と同じ材料によって形成されていることを特徴とする半導体
装置。
【請求項７】
基板上に電極を形成し、それと同時に、前記電極の近傍の基板上に前記電極と同じ材料
によってダミー部材を形成する第１工程と、
前記電極および前記ダミー部材を含む基板上に塗布絶縁膜を塗布させた後に硬化させて
保護膜を形成する第２工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項８】
請求項５に記載の半導体装置において、
前記ダミー部材は絶縁材料によって形成されていることを特徴とする半導体装置。
【請求項９】
基板上に第１塗布絶縁膜を塗布させた後に硬化させてダミー用膜を形成する第１工程と
、
前記ダミー用膜をパターニングして基板上の電極形成箇所の近傍にダミー部材を形成す
る第２工程と、
基板上の前記電極形成箇所に電極を形成する第３工程と、
前記電極および前記ダミー部材を含む基板上に第２塗布絶縁膜を塗布させた後に硬化さ
せて保護膜を形成する第４工程と
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に係り、詳しくは、電極を保護する
保護膜を備えた半導体装置と、その半導体装置の製造方法とに関するものである。
【背景技術】
【０００２】
従来より、電極や配線層の上にＳＯＧ（Spin coating On Glass）膜などの塗布絶縁膜を
保護膜として形成した半導体装置が種々提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００３−１４９６８１号公報（第２〜３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図１２および図１３は、電極の上に塗布絶縁膜を保護膜として形成した従来の半導体装
置の製造方法を説明するための概略断面図である。
【０００４】
工程１（図１２（Ａ））：単結晶シリコン基板８１上にＰＶＤ（Physical Vapor Depos
ition）法を用いてアルミニウム合金膜を形成し、そのアルミニウム合金膜をパターニング
して配線層８２を形成する。次に、配線層８２上を含む基板８１の全面にＣＶＤ（Chemic
al Vapor Deposition）法を用いて保護用のシリコン窒化膜８３を形成し、配線層８２上の
シリコン窒化膜８３をドライエッチング法を用いて除去（エッチバック）する。続いて、
露出された配線層８２上およびシリコン窒化膜８３上にＰＶＤ法を用いてバリアメタル層
８４とシード層８５とをこの順番で形成する。
【０００５】
そして、シード層８５上に厚いフォトレジスト膜８６を形成し、フォトリソグラフィ法
を用いて配線層８２の上方のフォトレジスト膜８６を除去し、フォトレジスト膜８６に電
極形成用開孔部８６ａを形成する。ここで、フォトレジスト膜８６の膜厚は、後述する銅
電極８７の膜厚（高さ）に比べて十分に厚くなるように形成する必要がある。
【０００６】
このように、フォトレジスト膜８６の膜厚が厚い場合には、フォトリソグラフィ法の露
光特性から、電極形成用開孔部８６ａの形状は、上部から下部に向かって横断面積が次第
に小さくなり窄まったものになる。例えば、電極形成用開孔部８６ａの平面形状が略円形
の場合、その形状は上部から下部に向かって円錐状に直径が次第に減少してゆくテーパー
状になる。
【０００７】
工程２（図１２（Ｂ））：電極形成用開孔部８６ａ底部に露出したシード層８５上にメ
ッキ法を用いて銅（または銅合金）を堆積させて電極形成用開孔部８６ａ内を埋めること
により銅電極８７を形成する。このとき、シード層８５は、メッキ法により堆積される銅
のシードとして機能する。尚、シード層８５の材料としては、例えば、銅、金、ルテニウ
ム、プラチナなどを用いればよい。また、バリアメタル層８４は、銅電極８７中の銅が基
板８１やシリコン窒化膜８３などに拡散するのを防止するために設けられている。尚、バ
リアメタル層８４の材料としては、例えば、チタンやタングステンの合金（ＴｉＮやＴｉ
Ｗなど）などを用いればよい。
【０００８】
工程３（図１２（Ｃ））：フォトレジスト膜８６をアッシング法などを用いて除去し、
シード層８５および銅電極８７を露出させる。ここで、銅電極８７の形状は、電極形成用
開孔部８６ａの形状に沿ったものになり、上部から下部に向かって横断面積が次第に小さ
くなり窄まったものになる。例えば、銅電極８７の平面形状が略円形の場合、その形状は
上部から下部に向かって円錐状に直径が次第に減少してゆくテーパー状になる。そして、
銅電極８７の側壁８７ａは、基板８１表面に対して鋭角の勾配をなし、アンダーカット形
状となる。
【０００９】
工程４（図１３（Ａ））：銅電極８７の下部のバリアメタル層８４およびシード層８５
を除き、デバイス表面に露出しているバリアメタル層８４およびシード層８５をウエット
エッチング法を用いて除去する。このとき、銅電極８７の上部周縁も削り取られ、アール
が付けられた上部周縁部８７ｂが形成される。
【００１０】
工程５（図１３（Ｂ）（Ｃ））：銅電極８７上およびシリコン窒化膜８３上を含むデバ
イスの全面に塗布絶縁膜を塗布した後に硬化させて保護膜８８を形成する。尚、保護膜８
８を形成するための塗布絶縁膜の材料としては、例えば、ＳＯＧ、ポリイミド、メチルシ
ロキサン系ポリマーなどを用いればよい。特に、ポリイミドは、透湿性が低く、耐熱性が
高く、基板８１を樹脂材料（エポキシ樹脂など）でモールドする際に当該樹脂材料との密
着性が高いため、保護膜８８として最適である。
【００１１】
近年、リレーなどの大きな駆動電流（例えば、１５アンペア）を要求される半導体デバ
イスや、ＤＭＯＳ（Double diffused MOS）トランジスタやＬＤＭＯＳ（Laterally Diffu
sed MOS）トランジスタなどのパワーデバイスにおいては、電流損失を低減するため電極部分（リレーの終端電極、ＭＯＳトランジスタのソース・ドレイン電極）の低抵抗化が要求されている。そのため、電極材料として従来一般的であったアルミニウム合金よりも電気抵抗が小さな銅を用いると共に、電極の大型化が図られている。
【００１２】
そして、電極の大型化に伴い、電極の高さも大きくなっている（電極の膜厚が厚くなっ
ている）。例えば、従来のアルミニウム合金からなる電極の膜厚が１μ以下であったのに
対して、大電流が流れる銅電極の膜厚は１０μｍ程度と従来の１０倍以上にもなる場合が
ある。
【００１３】
図１２および図１３に示す銅電極８７の膜厚（高さ）を１０μｍ程度にするためには、
フォトレジスト膜８６の膜厚を少なくとも１０μｍ以上にする必要がある。そして、フォ
トレジスト膜８６の膜厚を厚くすると、前記のように、フォトリソグラフィ法の露光特性
から、電極形成用開孔部８６ａの形状は、上部から下部に向かって横断面積が次第に小さ
くなり窄まったものになる。その結果、銅電極８７の形状も、電極形成用開孔部８６ａの
形状に沿ったものになり、上部から下部に向かって横断面積が次第に小さくなり窄まった
ものになる。
【００１４】
すると、図１３（Ｂ）（Ｃ）に示すように保護膜８８を形成する際に、保護膜８８とな
る塗布絶縁膜を塗布したとき、その塗布絶縁膜の表面張力によって銅電極８７の上部周縁
部８７ｂ上および頂部８７ｃ上を覆う当該塗布絶縁膜に肉退けが生じて膜厚が薄くなり、
保護膜８８の段差被覆性（ステップカバレッジ）が低下するという問題がある。
【００１５】
ここで、保護膜８８となる塗布絶縁膜の塗布量が少ない場合には、図１３（Ｃ）に示す
ように、電極８７の上部周縁部８７ｂを覆う保護膜８８が極めて薄くなり、亀裂８８ａや
剥離８８ｂが生じることがある。保護膜８８に亀裂８８ａや剥離８８ｂといった水分進入
経路が生じると、その水分進入経路から電極８７へ水分が進入し、短絡を起こすおそれが
ある。
【００１６】
保護膜８８の亀裂８８ａや剥離８８ｂを防止するには、保護膜８８となる塗布絶縁膜の
塗布量を多くし、図１３（Ｂ）に示すように、電極８７の上部周縁部８７ｂを覆う保護膜
８８を厚くすればよい。しかし、保護膜８８を形成するための塗布絶縁膜の材料は一般に
高価であり、特に保護膜８８として最適なポリイミドは非常に高価であるため、保護膜８
８を厚くすると製造コスト（材料コスト）が増大するという問題がある。
【００１７】
本発明は上記問題を解決するためになされたものであって、その目的は、段差被覆性に
優れた保護膜を備えた低コストな半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
（請求項１：第１〜第３実施形態に該当）
請求項１に記載の発明は、基板上に形成された電極と、その電極を保護するために塗布
絶縁膜によって形成された保護膜とを備えた半導体装置であって、前記保護膜は、前記電
極の側壁部分までを埋め込んで裾野状に広がる第１保護膜と、前記電極の上部を覆う第２
保護膜とからなることを技術的特徴とする。
【００１９】
（請求項２：第２実施形態に該当）
請求項２に記載の発明は、請求項１に記載の半導体装置において、前記第２保護膜は、
前記電極の上部周縁部および頂部のみを覆うことを技術的特徴とする。
【００２０】
（請求項３：第３実施形態に該当）
請求項３に記載の発明は、請求項１に記載の半導体装置において、前記第１保護膜また
は前記第２保護膜の少なくともいずれかが多層構造をなすことを技術的特徴とする。
【００２１】
（請求項４：第１〜第３実施形態に該当）
請求項４に記載の発明は、基板上に電極を形成する第１工程と、前記電極を含む基板上
に第１塗布絶縁膜を塗布させた後に硬化させて第１保護膜を形成する第２工程と、前記電
極上および前記第１保護膜上に第２塗布絶縁膜を塗布させた後に硬化させて第２保護膜を
形成する第３工程とを備え、前記第１保護膜は前記電極の側壁部分までを埋め込んで裾野
状に広がり、前記第２保護膜は前記電極の上部を覆うことを技術的特徴とする。
【００２２】
（請求項５：第４実施形態または第５実施形態に該当）
請求項５に記載の発明は、基板上に形成された電極と、その電極の近傍の基板上に形成
されたダミー部材と、前記電極および前記ダミー部材を覆って保護するために塗布絶縁膜
によって形成された保護膜とを備えたことを技術的特徴とする。
【００２３】
（請求項６：第４実施形態に該当）
請求項６に記載の発明は、請求項５に記載の半導体装置において、前記ダミー部材は前
記電極と同じ材料によって形成されていることを技術的特徴とする。
【００２４】
（請求項７：第４実施形態に該当）
請求項７に記載の発明は、基板上に電極を形成し、それと同時に、前記電極の近傍の基
板上に前記電極と同じ材料によってダミー部材を形成する第１工程と、前記電極および前
記ダミー部材を含む基板上に塗布絶縁膜を塗布させた後に硬化させて保護膜を形成する第
２工程とを備えたことを技術的特徴とする。
【００２５】
（請求項８：第５実施形態に該当）
請求項８に記載の発明は、請求項５に記載の半導体装置において、前記ダミー部材は絶
縁材料によって形成されていることを技術的特徴とする。
【００２６】
（請求項９：第５実施形態に該当）
請求項９に記載の発明は、基板上に第１塗布絶縁膜を塗布させた後に硬化させてダミー
用膜を形成する第１工程と、前記ダミー用膜をパターニングして基板上の電極形成箇所の
近傍にダミー部材を形成する第２工程と、基板上の前記電極形成箇所に電極を形成する第
３工程と、前記電極および前記ダミー部材を含む基板上に第２塗布絶縁膜を塗布させた後
に硬化させて保護膜を形成する第４工程とを備えたことを技術的特徴とする。
【発明の効果】
【００２７】
（請求項１）
請求項１に記載の発明では、第１保護膜を形成するための塗布絶縁膜の粘度を適宜設定
することにより、第１保護膜が電極の側壁部分までを埋め込んで裾野状に広がるようにし
てデバイス表面の段差を緩和しておく。そして、第２保護膜を形成するための塗布絶縁膜
の粘度を適宜設定することにより、第２保護膜が電極の上部周縁部から頂部までを覆うよ
うにする。尚、各保護膜を形成するための塗布絶縁膜の粘度および塗布量は、カット・ア
ンド・トライで実験的に最適値を見つけて設定すればよい。
【００２８】
その結果、第１保護膜によってデバイス表面の段差が緩和されているため、第２保護膜
となる塗布絶縁膜を塗布したとき、電極の上部周縁部から頂部までを覆う当該塗布絶縁膜
に肉退けが生じ難くなり、上部周縁部および頂部を覆う部分の第２保護膜の膜厚が厚くな
るため、電極の高さが大きくなっても（電極の膜厚が厚くなっても）、各保護膜の段差被
覆性を向上させることができる。従って、請求項１に記載の発明によれば、従来技術の図
１３（Ｃ）に示すような保護膜の亀裂や剥離を防止可能であり、各保護膜が水分の進入を
確実に防ぐため短絡が起きない。
【００２９】
そして、請求項１に記載の発明によれば、従来技術の図１３（Ｂ）に示すような厚い保
護膜を形成するのに比べて、各保護膜となる塗布絶縁膜の合計塗布量を少なくすることが
可能であるため、高価な塗布絶縁膜の材料コストを削減して製造コストの低コスト化を図
ることができる。
【００３０】
（請求項２）
請求項２に記載の発明によれば、請求項１に記載の発明に比べて、第２保護膜となる塗
布絶縁膜の塗布量を少なくすることが可能であるため、請求項１に記載の発明よりも更に
製造コストを低減できる。
【００３１】
（請求項３）
請求項３に記載の発明によれば、請求項１に記載の発明に比べて、第１保護膜または第
２保護膜の少なくともいずれかを多層構造にした分だけ、各保護膜全体の段差被覆性を更
に向上させることが可能になり、各保護膜によって電極を確実に覆って保護することがで
きる。
【００３２】
（請求項４）
請求項４に記載の発明によれば、請求項１に記載の半導体装置を製造することが可能に
なり、請求項１に記載の発明と同様の効果が得られる。
【００３３】
（請求項５）
請求項５に記載の発明によれば、保護膜を形成するための塗布絶縁膜を塗布したとき、
その塗布絶縁膜は電極とダミー部材との間の空隙部分を満たし、その空隙部分を満たした
塗布絶縁膜の表面張力により、電極の上部周縁部から頂部までを覆う当該塗布絶縁膜に肉
退けが生じ難くなる。尚、保護膜を形成するための塗布絶縁膜の粘度および塗布量は、カ
ット・アンド・トライで実験的に最適値を見つけて設定すればよい。
【００３４】
その結果、電極の上部周縁部および頂部を覆う部分の保護膜の膜厚が厚くなり、保護膜
表面の段差が小さくなるため、電極の高さが大きくなっても（電極の膜厚が厚くなっても
）、保護膜の段差被覆性を向上させることができる。従って、請求項５に記載の発明によ
れば、従来技術の図１３（Ｃ）に示すような保護膜の亀裂や剥離を防止可能であり、保護
膜が水分の進入を確実に防ぐため短絡が起きない。
【００３５】
そして、請求項５に記載の発明によれば、従来技術の図１３（Ｂ）に示すような厚い保
護膜を形成するのに比べて、ダミー部材の体積分だけ、保護膜となる塗布絶縁膜の塗布量
を少なくすることが可能であるため、高価な塗布絶縁膜の材料コストを削減して製造コス
トの低コスト化を図ることができる。
【００３６】
（請求項６）
請求項６に記載の発明によれば、ダミー部材が電極と同じ材料によって形成されている
ため、ダミー部材を電極と同一工程で同時に形成可能であることから、ダミー部材を形成
するための特別な工程の追加が不要であり、ダミー部材を形成することによる製造コスト
の増大がない。
【００３７】
（請求項７）
請求項７に記載の発明によれば、請求項６に記載の半導体装置を製造することが可能に
なり、請求項６に記載の発明と同様の効果が得られる。
【００３８】
（請求項８）
請求項８に記載の発明によれば、ダミー部材を電極とは別材料である絶縁材料によって
形成するため、基板表面から電極の頂部までの高さ（電極高さ）に対して、基板表面から
ダミー部材の頂部までの高さ（ダミー部材高さ）を小さく形成することが可能である。そ
のため、電極高さに対してダミー部材高さを小さくした分だけ、保護膜となる塗布絶縁膜
の塗布量を少なくすることができる。尚、ダミー部材高さは、カット・アンド・トライで
実験的に最適値を見つけて設定すればよい。
【００３９】
（請求項９）
請求項９に記載の発明によれば、ダミー部材を絶縁材料である第１塗布絶縁膜によって
形成するため、請求項８に記載の半導体装置を製造することが可能になり、請求項８に記
載の発明と同様の効果が得られる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明を具体化した各実施形態について図面を参照しながら説明する。尚、各実
施形態において、図１２および図１３に示した従来技術と同一構成部材については符号を
等しくしてある。また、各実施形態において、第１実施形態と同一内容の箇所については
説明を省略してある。
【００４１】
（第１実施形態）
図１および図１２は、第１実施形態の半導体装置の製造方法を説明するための概略断面
図である。
【００４２】
工程１〜工程３（図１２（Ａ）〜（Ｃ））：従来技術の工程１〜工程３と同じである。
工程４（図１（Ａ））：従来技術の工程４（図１３（Ａ））と同じである。
【００４３】
工程５（図１（Ｂ））：銅電極８７上およびシリコン窒化膜８３上を含むデバイスの全
面に塗布絶縁膜を塗布した後に硬化させて保護膜１を形成する。
【００４４】
工程６（図１（Ｃ））：銅電極８７上および保護膜１上を含むデバイスの全面に塗布絶
縁膜を塗布した後に硬化させて保護膜２を形成する。
【００４５】
［第１実施形態の作用・効果］
第１実施形態の半導体装置では、デバイスの表面を覆って保護するための保護膜１，２
が、銅電極８７の側壁８７ａまでを埋め込む保護膜１（第１保護膜）と、保護膜１および
銅電極８７の上部周縁部８７ｂ上から頂部８７ｃ上を覆う保護膜２（第２保護膜）との２
層構造になっている。尚、各保護膜１，２を形成するための塗布絶縁膜の材料としては、
従来技術の保護膜８８と同様に各種塗布絶縁膜を用いればよい。
【００４６】
そして、工程５（図１（Ｂ））では、保護膜１を形成するための塗布絶縁膜の粘度を適
宜設定することにより、保護膜１が銅電極８７の側壁８７ａまでを埋め込んで裾野状に広
がるようにしてデバイス表面の段差を緩和しておく。また、工程６（図１（Ｃ））では、
保護膜２を形成するための塗布絶縁膜の粘度を適宜設定することにより、保護膜２が銅電
極８７の上部周縁部８７ｂ上から頂部８７ｃ上までを覆うようにする。
【００４７】
尚、各保護膜１，２を形成するための塗布絶縁膜の粘度および塗布量は、カット・アン
ド・トライで実験的に最適値を見つけて設定すればよい。例えば、保護膜１の粘度を保護
膜２の粘度よりも小さく設定すればよい。つまり、保護膜１の目的は、銅電極８７の側壁
８７ａのアンダーカット形状部分を埋めることにあるためである。
【００４８】
その結果、保護膜１によってデバイス表面の段差が緩和されているため、保護膜２とな
る塗布絶縁膜を塗布したとき、銅電極８７の上部周縁部８７ｂ上から頂部８７ｃ上までを
覆う当該塗布絶縁膜に肉退けが生じ難くなり、各部８７ｂ，８７ｃを覆う部分の保護膜２
の膜厚が厚くなる。そのため、銅電極８７の膜厚が厚くなっても（例えば、１０μｍ程度
）、保護膜１，２の段差被覆性を向上させることができる。
【００４９】
従って、第１実施形態によれば、従来技術の図１３（Ｃ）に示すような保護膜８８の亀
裂８８ａや剥離８８ｂを防止可能であり、保護膜１，２が水分の進入を確実に防ぐため短
絡が起きない。
【００５０】
加えて、第１実施形態によれば、従来技術の図１３（Ｂ）に示すような厚い保護膜８８
を形成するのに比べて、各保護膜１，２となる塗布絶縁膜の合計塗布量を少なくすること
が可能であるため、高価な塗布絶縁膜の材料コストを削減して製造コストの低コスト化を
図ることができる。
【００５１】
（第２実施形態）
図２および図１２は、第２実施形態の半導体装置の製造方法を説明するための概略断面
図である。
【００５２】
工程１〜工程３（図１２（Ａ）〜（Ｃ））：従来技術の工程１〜工程３と同じである。
工程４（図２（Ａ））：従来技術の工程４（図１３（Ａ））と同じである。工程５（図２
（Ｂ））：第１実施形態の工程５（図１（Ｂ））と同じである。
【００５３】
工程６（図２（Ｃ））：銅電極８７の上部周縁部８７ｂ上から頂部８７ｃ上だけに塗布
絶縁膜を塗布した後に硬化させて保護膜３を形成する。
【００５４】
［第２実施形態の作用・効果］
第２実施形態の半導体装置では、デバイスの表面を覆って保護するための保護膜１，３
が、銅電極８７の側壁８７ａまでを埋め込む保護膜１（第１保護膜）と、銅電極８７の上
部周縁部８７ｂ上から頂部８７ｃ上のみを覆う保護膜３（第２保護膜）との２層構造にな
っている。尚、各保護膜１，３を形成するための塗布絶縁膜の材料としては、従来技術の
保護膜８８と同様に各種塗布絶縁膜を用いればよい。
【００５５】
そして、工程６（図２（Ｃ））では、保護膜３を形成するための塗布絶縁膜の粘度を適
宜な高い粘度に設定することにより、保護膜３が銅電極８７の上部周縁部８７ｂ上から頂
部８７ｃ上のみを覆うようにする。
【００５６】
尚、各保護膜１，３を形成するための塗布絶縁膜の粘度および塗布量は、カット・アン
ド・トライで実験的に最適値を見つけて設定すればよい。例えば、保護膜１の粘度を保護
膜３の粘度よりも小さく設定すればよい。つまり、保護膜１の目的は、銅電極８７の側壁
８７ａのアンダーカット形状部分を埋めることにあるためである。
【００５７】
その結果、保護膜３となる塗布絶縁膜を塗布したとき、その塗布絶縁膜の表面張力によ
って銅電極８７の上部周縁部８７ｂ上から頂部８７ｃ上のみを厚い塗布絶縁膜が覆い、各
部８７ｂ，８７ｃを覆う保護膜３の膜厚が厚くなる。そのため、銅電極８７の膜厚が厚く
なっても（例えば、１０μｍ程度）、保護膜１，３の段差被覆性を向上させることができ
る。
【００５８】
従って、第２実施形態によれば、第１実施形態と同様に、従来技術の図１３（Ｃ）に示
すような保護膜８８の亀裂８８ａや剥離８８ｂを防止可能であり、保護膜１，３が水分の
進入を確実に防ぐため短絡が起きない。
【００５９】
加えて、第２実施形態によれば、第１実施形態の保護膜２に比べて、保護膜３となる塗
布絶縁膜の塗布量を少なくすることが可能であるため、第１実施形態よりも更に製造コス
トを低減できる。
【００６０】
（第３実施形態）
図３および図１２は、第３実施形態の半導体装置の製造方法を説明するための概略断面
図である。
【００６１】
工程１〜工程３（図１２（Ａ）〜（Ｃ））：従来技術の工程１〜工程３と同じである。
工程４（図２（Ａ））：従来技術の工程４（図１３（Ａ））と同じである。
【００６２】
工程５（図３（Ｂ））：銅電極８７上およびシリコン窒化膜８３上を含むデバイスの全
面に塗布絶縁膜を塗布した後に硬化させて保護膜４を形成する。次に、銅電極８７上およ
び保護膜４上を含むデバイスの全面に塗布絶縁膜を塗布した後に硬化させて保護膜５を形
成する。
【００６３】
工程６（図３（Ｃ））：銅電極８７上および保護膜４上を含むデバイスの全面に塗布絶
縁膜を塗布した後に硬化させて保護膜６を形成する。次に、保護膜４上に塗布絶縁膜を塗
布した後に硬化させて保護膜７を形成する。
【００６４】
［第３実施形態の作用・効果］
第３実施形態の半導体装置では、デバイスの表面を覆って保護するための保護膜４〜７
が、銅電極８７の側壁８７ａまでを埋め込む２層の保護膜４，５（第１保護膜）と、銅電
極８７の上部周縁部８７ｂ上から頂部８７ｃ上を覆う２層保護膜６，７（第２保護膜）と
の合計４層構造になっている。尚、各保護膜４〜７を形成するための塗布絶縁膜の材料と
しては、従来技術の保護膜８８と同様に各種塗布絶縁膜を用いればよい。
【００６５】
そして、工程５（図３（Ｂ））では、各保護膜４，５を形成するための塗布絶縁膜の粘
度を適宜設定することにより、各保護膜４，５が銅電極８７の側壁８７ａまでを埋め込ん
で裾野状に広がるようにしてデバイス表面の段差を緩和しておく。ここで、第１実施形態
のように１層の保護膜１だけで銅電極８７の側壁８７ａまでを埋め込むのに比べて、第３
実施形態では、２層の保護膜４，５を順次形成することにより、銅電極８７の側壁８７ａ
までを各保護膜４，５によって確実に埋め込むことができる。
【００６６】
また、工程６（図３（Ｃ））では、各保護膜６，７を形成するための塗布絶縁膜の粘度
を適宜設定することにより、各保護膜６，７が銅電極８７の上部周縁部８７ｂ上から頂部
８７ｃ上までを覆うようにする。
【００６７】
尚、各保護膜４〜７を形成するための塗布絶縁膜の粘度および塗布量は、カット・アン
ド・トライで実験的に最適値を見つけて設定すればよい。例えば、保護膜４，５の粘度を
保護膜６，７の粘度よりも小さく設定すればよい。つまり、保護膜４，５の目的は、銅電
極８７の側壁８７ａのアンダーカット形状部分を埋めることにあるためである。
【００６８】
その結果、各保護膜４，５によってデバイス表面の段差が緩和されているため、保護膜
６となる塗布絶縁膜を塗布したとき、銅電極８７の上部周縁部８７ｂ上から頂部８７ｃ上
までを覆う当該塗布絶縁膜に肉退けが生じ難くなり、各部８７ｂ，８７ｃを覆う部分の保
護膜６の膜厚が厚くなる。そして、各保護膜４，５に加えた保護膜６によってデバイス表
面の段差が更に緩和されるため、保護膜７となる塗布絶縁膜を塗布したとき、各部８７ｂ
，８７ｃを覆う部分の保護膜７の膜厚が厚くなる。
【００６９】
従って、第１実施形態のように２層の保護膜１，２だけで銅電極８７を覆うのに比べて
、第３実施形態によれば、各保護膜４〜７全体の段差被覆性を更に向上させることが可能
になり、２層の保護膜４〜７によって銅電極８７を確実に覆って保護することができる。
尚、第３実施形態では４層の保護膜４〜７を形成したが、３層または５層以上の保護膜を
形成してもよい。
【００７０】
（第４実施形態）
図４および図５は、第４実施形態の半導体装置の製造方法を説明するための概略断面図
である。
【００７１】
工程１（図４（Ａ））：従来技術の工程１（図１２（Ａ））と同様に、基板８１上に、
配線層８２、シリコン窒化膜８３、バリアメタル層８４、シード層８５を順次形成する。
【００７２】
そして、シード層８５上に厚いフォトレジスト膜８６を形成し、フォトリソグラフィ法
を用い、配線層８２の上方のフォトレジスト膜８６を除去して電極形成用開孔部８６ａを
形成すると共に、配線層８２の両側近傍のフォトレジスト膜８６を除去してダミー部材形
成用開孔部８６ｂ，８６ｃを形成する。ここで、フォトレジスト膜８６の膜厚は、後述す
る銅電極８７の膜厚（高さ）に比べて十分に厚くなるように形成する必要がある。
【００７３】
このように、フォトレジスト膜８６の膜厚が厚い場合には、フォトリソグラフィ法の露
光特性から、各開孔部８６ａ〜８６ｃの形状は、上部から下部に向かって横断面積が次第
に小さくなり窄まったものになる。
【００７４】
工程２（図４（Ｂ））：各開孔部８６ａ〜８６ｃ底部に露出したシード層８５上にメッ
キ法を用いて銅を堆積させて各開孔部８６ａ〜８６ｃ内を埋めることにより銅電極８７お
よび各ダミー部材１１ａ，１１ｂを同時に形成する。
【００７５】
工程３（図４（Ｃ））：フォトレジスト膜８６をアッシング法などを用いて除去し、バ
リアメタル層８４、シード層８５、銅電極８７、各ダミー部材１１ａ，１１ｂを露出させ
る。ここで、銅電極８７および各ダミー部材１１ａ，１１ｂの形状はそれぞれ、各開孔部
８６ａ〜８６ｃの形状に沿ったものになり、上部から下部に向かって横断面積が次第に小
さくなり窄まったものになる。そして、銅電極８７の側壁８７ａは、基板８１表面に対し
て鋭角の勾配をなし、アンダーカット形状となる。
【００７６】
工程４（図５（Ａ））：銅電極８７の下部のバリアメタル層８４およびシード層８５を
除き、デバイス表面に露出しているバリアメタル層８４およびシード層８５をウエットエ
ッチング法を用いて除去する。このとき、銅電極８７の上部周縁も削り取られ、アールが
付けられた上部周縁部８７ｂが形成される。また、各ダミー部材１１ａ，１１ｂの上部周
縁も削り取られてアールが付けられる。
【００７７】
工程５（図５（Ｂ））：銅電極８７上と各ダミー部材１１ａ，１１ｂ上およびシリコン
窒化膜８３上を含むデバイスの全面に塗布絶縁膜を塗布した後に硬化させて保護膜１２を
形成する。尚、保護膜１２を形成するための塗布絶縁膜の材料としては、従来技術の保護
膜８８と同様に各種塗布絶縁膜を用いればよい。
【００７８】
［第４実施形態の作用・効果］
第４実施形態の半導体装置では、配線層８２上に形成された銅電極８７の両側近傍に、
銅電極８７と同じ材料（銅または銅合金）からなる各ダミー部材１１ａ，１１ｂが形成さ
れており、銅電極８７および各ダミー部材１１ａ，１１ｂを覆う保護膜１２が形成されて
いる。
【００７９】
そのため、保護膜１２となる塗布絶縁膜を塗布したとき、その塗布絶縁膜は銅電極８７
と各ダミー部材１１ａ，１１ｂとの間の空隙部分Ｓを満たし、その空隙部分Ｓを満たした
塗布絶縁膜の表面張力により、銅電極８７の上部周縁部８７ｂ上から頂部８７ｃ上までを
覆う当該塗布絶縁膜に肉退けが生じ難くなる。尚、保護膜１２を形成するための塗布絶縁
膜の粘度および塗布量は、カット・アンド・トライで実験的に最適値を見つけて設定すれ
ばよい。
【００８０】
その結果、銅電極８７の各部８７ｂ，８７ｃを覆う部分の保護膜１２の膜厚が厚くなり
、保護膜１２表面の段差１２ａが小さくなるため、銅電極８７の膜厚が厚くなっても（例
えば、１０μｍ程度）、保護膜１２の段差被覆性を向上させることができる。従って、第
４実施形態によれば、従来技術の図１３（Ｃ）に示すような保護膜８８の亀裂８８ａや剥
離８８ｂを防止可能であり、保護膜１２が水分の進入を確実に防ぐため短絡が起きない。
【００８１】
そして、第４実施形態によれば、従来技術の図１３（Ｂ）に示すような厚い保護膜８８
を形成するのに比べて、各ダミー部材１１ａ，１１ｂの体積分だけ、保護膜１２となる塗
布絶縁膜の塗布量を少なくすることが可能であるため、高価な塗布絶縁膜の材料コストを
削減して製造コストの低コスト化を図ることができる。
【００８２】
加えて、第４実施形態によれば、各ダミー部材１１ａ，１１ｂを銅電極８７と同一工程
で同時に形成可能であるため、各ダミー部材１１ａ，１１ｂを形成するための特別な工程
の追加が不要であり、各ダミー部材１１ａ，１１ｂを形成することによる製造コストの増
大がない。
【００８３】
図６（Ａ）〜図６（Ｃ）は、銅電極８７とダミー部材１１ａ〜１１ｄの平面配置の各例
を示すための平面図である。尚、図５は、図６（Ａ）（Ｂ）に示すＸ−Ｘ線断面図である
。
【００８４】
図６（Ａ）は、略四角形状の銅電極８７の周囲近傍の四方に直線帯状の各ダミー部材１
１ａ〜１１ｄを配置した例である。
【００８５】
図６（Ｂ）は、略四角形状の銅電極８７の周囲近傍の二方に直線帯状の各ダミー部材１
１ｂ，１１ｄを配置した例（つまり、図６（Ａ）から各ダミー部材１１ａ，１１ｃを省い
た例）である。尚、図６（Ａ）から各ダミー部材１１ｃ，１１ｄを省くようにしてもよい
。また、図６（Ａ）の各ダミー部材１１ａ〜１１ｄから選択されたいずれか１つのダミー
部材だけを残すようにしてもよい。
【００８６】
図６（Ｃ）は、略四角形状の銅電極８７の周囲近傍を取り囲む略円環帯状のダミー部材
１１ａ，１１ｂを配置した例である。尚、各ダミー部材１１ａ〜１１ｄの幅および銅電極
８７との間隔は、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
【００８７】
図７は、第４実施形態を適用した半導体装置（半導体チップ）の一例を示す概略断面図
である。基板８１上には、ＬＤＭＯＳトランジスタ２１、ＣＭＯＳ２２、バイポーラトラ
ンジスタ２３、パッド部２４が形成されており、各素子２１〜２４は素子分離絶縁膜２５
によって素子分離され、各素子２１〜２４上には層間絶縁膜２６，２７を介して配線層８
２が形成されている。
【００８８】
そして、銅電極８７は、ＬＤＭＯＳトランジスタ２１およびＣＭＯＳ２２のソース・ド
レイン電極、パッド部２４の電極として設けられている。また、各ダミー部材１１ａ，１
１ｂは、銅電極８７間の距離が離れているため保護膜１２となる塗布絶縁膜の肉退けが起
こりやすい部分（この例では、ＣＭＯＳ２２の上方）に設けられている。
【００８９】
（第５実施形態）
図８〜図１０は、第５実施形態の半導体装置の製造方法を説明するための概略断面図で
ある。
【００９０】
工程１（図８（Ａ））：基板８１上にＰＶＤ法を用いてアルミニウム合金膜を形成し、
そのアルミニウム合金膜をパターニングして配線層８２を形成する。次に、配線層８２上
を含む基板８１の全面にＣＶＤ法を用いて保護用のシリコン窒化膜８３を形成する。続い
て、シリコン窒化膜８３上に厚い塗布絶縁膜を塗布した後に硬化させてダミー用膜３１を
形成する。尚、ダミー用膜３１を形成するための塗布絶縁膜の材料としては、従来技術の
保護膜８８と同様に各種塗布絶縁膜を用いればよい。
【００９１】
工程２（図８（Ｂ））：フォトリソグラフィ法およびドライエッチング法を用い、配線
層８２の両側近傍（電極８７の形成箇所の両側近傍）のダミー用膜３１だけを所望の形状
に残して各ダミー部材３１ａ，３１ｂを形成し（ダミー用膜３１をパターニングして各ダ
ミー部材３１ａ，３１ｂを形成し）、その他の部分のダミー用膜３１を除去する。
【００９２】
工程３（図８（Ｃ））：配線層８２上のシリコン窒化膜８３をドライエッチング法を用
いて除去する。次に、露出された配線層８２上とシリコン窒化膜８３上および各ダミー部
材３１ａ，３１ｂ上にＰＶＤ法を用いてバリアメタル層８４とシード層８５とをこの順番
で形成する。
【００９３】
工程４（図９（Ａ））：ダミー部材３１ａ，３１ｂ上を含むシード層８５上に厚いフォ
トレジスト膜８６を形成し、フォトリソグラフィ法を用いて配線層８２の上方のフォトレ
ジスト膜８６を除去し、フォトレジスト膜８６に電極形成用開孔部８６ａを形成する。
【００９４】
工程５（図９（Ｂ））：電極形成用開孔部８６ａ底部に露出したシード層８５上にメッ
キ法を用いて銅を堆積させて電極形成用開孔部８６ａ内を埋めることにより銅電極８７を
形成する。
【００９５】
工程６（図９（Ｃ））：フォトレジスト膜８６をアッシング法などを用いて除去し、バ
リアメタル層８４、シード層８５、銅電極８７を露出させる。ここで、銅電極８７の側壁
８７ａは、基板８１表面に対して鋭角の勾配をなし、アンダーカット形状となる。
【００９６】
工程７（図１０（Ａ））：銅電極８７の下部のバリアメタル層８４およびシード層８５
を除き、デバイス表面に露出しているバリアメタル層８４およびシード層８５をウエット
エッチング法を用いて除去する。このとき、銅電極８７の上部周縁も削り取られ、アール
が付けられた上部周縁部８７ｂが形成される。
【００９７】
工程８（図１０（Ｂ））：銅電極８７上およびシリコン窒化膜８３上を含むデバイスの
全面に塗布絶縁膜を塗布した後に硬化させて保護膜１２を形成する。
【００９８】
［第５実施形態の作用・効果］
第５実施形態の半導体装置では、配線層８２上に形成された銅電極８７の両側近傍にダ
ミー用膜３１からなる各ダミー部材３１ａ，３１ｂが形成されており、銅電極８７および
各ダミー部材３１ａ，３１ｂを覆う保護膜１２が形成されている。
【００９９】
そのため、保護膜１２となる塗布絶縁膜を塗布したとき、その塗布絶縁膜は銅電極８７
と各ダミー部材３１ａ，３１ｂとの間の空隙部分Ｓを満たし、その空隙部分Ｓを満たした
塗布絶縁膜の表面張力により、銅電極８７の上部周縁部８７ｂ上から頂部８７ｃ上までを
覆う当該塗布絶縁膜に肉退けが生じ難くなる。尚、保護膜１２を形成するための塗布絶縁
膜の粘度および塗布量は、カット・アンド・トライで実験的に最適値を見つけて設定すれ
ばよい。
【０１００】
その結果、第５実施形態によれば、第４実施形態と同様に、銅電極８７の各部８７ｂ，
８７ｃを覆う部分の保護膜１２の膜厚が厚くなり、保護膜１２表面の段差１２ａが小さく
なるため、保護膜１２の段差被覆性を向上させることができる。
【０１０１】
そして、第５実施形態によれば、従来技術の図１３（Ｂ）に示すような厚い保護膜８８
を形成するのに比べて、各ダミー部材３１ａ，３１ｂの体積分だけ、保護膜１２となる塗
布絶縁膜の塗布量を少なくすることが可能であるため、高価な塗布絶縁膜の材料コストを
削減して製造コストの低コスト化を図ることができる。
【０１０２】
加えて、第５実施形態によれば、図１０（Ｂ）に示すように、シリコン窒化膜８３表面
から銅電極８７の頂部８７ｃまでの高さｈ１に対して、シリコン窒化膜８３表面から各ダ
ミー部材３１ａ，３１ｂの頂部までの高さｈ２を小さく形成することが可能である。その
ため、高さｈ１に対して高さｈ２を小さくした分だけ、保護膜１２となる塗布絶縁膜の塗
布量を少なくすることができる。尚、高さｈ２は、カット・アンド・トライで実験的に最
適値を見つけて設定すればよい。
【０１０３】
ところで、第５実施形態では、工程１（図８（Ａ））にてデバイス全面に一旦形成した
ダミー用膜３１を、工程２（図８（Ｂ））にて各ダミー部材３１ａ，３１ｂの部分だけを
残して除去する。そのため、製造コストを抑制するには、ダミー用膜３１を形成するため
の塗布絶縁膜の材料として安価なもの（例えば、ＳＯＧなど）を用いる必要がある。
【０１０４】
ちなみに、図６（Ａ）〜図６（Ｃ）に示すように、第５実施形態においても、第４実施
形態のダミー部材１１ａ〜１１ｄと同様に、ダミー部材３１ａ〜３１ｄを配置すればよい
。尚、図１０は、図６（Ａ）（Ｂ）に示すＸ−Ｘ線断面図である。
【０１０５】
図１１は、第４実施形態と同様に、第５実施形態を適用した半導体装置（半導体チップ
）の一例を示す概略断面図である。各ダミー部材３１ａ，３１ｂは、銅電極８７間の距離
が離れているため保護膜１２となる塗布絶縁膜の肉退けが起こりやすい部分（この例では
、ＣＭＯＳ２２の上方）に設けられている。
【０１０６】
［別の実施形態］
ところで、本発明は上記各実施形態に限定されるものではなく、以下のように具体化し
てもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得るこ
とができる。
【０１０７】
（１）図６（Ａ）（Ｃ）に示すダミー部材１１ａ〜１１ｄ，３１ａ〜３１ｄの配置例で
は各ダミー部材を直線帯状としたが、各ダミー部材の形状は、空隙部分Ｓを満たした塗布
絶縁膜の表面張力により銅電極８７の上部周縁部８７ｂ上から頂部８７ｃ上までを覆う当
該塗布絶縁膜に肉退けが生じ難くなるのであれば、どのような形状にしてもよい。また、
図６（Ｃ）に示す例ではダミー部材を略円環状にしたが、前記と同様の作用が得られるの
であれば、略円環が適宜な箇所で部分的に途切れるような形状にしてもよい。
【０１０８】
（２）上記各実施形態では電極８７の形成材料として銅または銅合金を用いているが、
電極８７の高さを大きくして且つ低抵抗化が可能であれば、どのような形成材料を用いて
もよい。
【０１０９】
（３）上記各実施形態は単結晶シリコン基板１上に作成したデバイスに適用したもので
あるが、その他の半導体基板（例えば、ガリウム・ヒ素基板、インジウム・ガリウム・ヒ
素基板など）やＳＯＩ（Silicon On Insulator）基板の上に作成したデバイスに適用して
もよい。
【図面の簡単な説明】
【０１１０】
【図１】本発明を具体化した第１実施形態の半導体装置の製造方法を説明するための概略断面図。
【図２】本発明を具体化した第２実施形態の半導体装置の製造方法を説明するための概略断面図。
【図３】本発明を具体化した第３実施形態の半導体装置の製造方法を説明するための概略断面図。
【図４】本発明を具体化した第４実施形態の半導体装置の製造方法を説明するための概略断面図。
【図５】本発明を具体化した第４実施形態の半導体装置の製造方法を説明するための概略断面図。
【図６】銅電極８７とダミー部材１１ａ〜１１ｄ，３１ａ〜３１ｄの平面配置の各例を示すための平面図。
【図７】第４実施形態を適用した半導体装置（半導体チップ）の一例を示す概略断面図。
【図８】本発明を具体化した第５実施形態の半導体装置の製造方法を説明するための概略断面図。
【図９】本発明を具体化した第５実施形態の半導体装置の製造方法を説明するための概略断面図。
【図１０】本発明を具体化した第５実施形態の半導体装置の製造方法を説明するための概略断面図。
【図１１】第５実施形態を適用した半導体装置（半導体チップ）の一例を示す概略断面図。
【図１２】従来の半導体装置の製造方法を説明するための概略断面図。
【図１３】従来の半導体装置の製造方法を説明するための概略断面図。
【符号の説明】
【０１１１】
１〜７，１２…保護膜
１１ａ〜１１ｄ，３１ａ〜３１ｄ…ダミー部材
３１…ダミー用膜
８１…シリコン基板
８７…銅電極
【図１】
2005203562.tif 000003
【図２】
2005203562.tif 000004
【図３】
2005203562.tif 000005
【図４】
2005203562.tif 000006
【図５】
2005203562.tif 000007
【図６】
2005203562.tif 000008
【図７】
2005203562.tif 000009
【図８】
2005203562.tif 000010
【図９】
2005203562.tif 000011
【図１０】
2005203562.tif 000012
【図１１】
2005203562.tif 000013
【図１２】
2005203562.tif 000014
【図１３】
2005203562.tif 000015