(57)【要約】      （修正有）【課題】半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造及び半導体装置の保護方法に係り、試験の信頼性を高めると共に出荷包装時における半導体装置の損傷を確実に防止すること。【解決手段】表面に半導体チップ１４が形成されることにより、表面が凹凸形状とされた半導体装置１１ＡにＩＣカバー１０Ａを装着する。また、このＩＣカバー１０Ａが、半導体装置１１Ａの表面内に存在する接触可能位置１６と接触するよう形成された凸部２１と、装着状態において表面と離間するよう凸部２１により表面上に支持される基部２０Ａとを有する構成とする。更に、半導体装置１１Ａに対し、ＩＣカバー１０Ａが着脱可能な構成とする。【選択図】  図９
2005116762.tif 000002
【特許請求の範囲】
【請求項１】
１または複数の素子が搭載された半導体装置上に、着脱可能な保護用部材を装着することにより前記半導体装置を保護することを特徴とする半導体装置の保護方法。
【請求項２】
半導体装置が製造された後から該半導体装置を出荷するまでに実施される各種処理において、該半導体装置を保護する半導体装置の保護方法であって、
該半導体装置に保護用部材を装着した状態で前記各種処理を実施することを特徴とする半導体装置の保護方法。
【請求項３】
半導体装置に着脱可能な半導体装置用カバーを装着し、
該半導体装置用カバーを介して上方より該半導体装置をＩＣコンタクタに押圧して試験することを特徴とする半導体装置の試験方法。
【請求項４】
半導体装置に装着される半導体装置用カバーにおいて、
該半導体装置用カバー上面は平らな平面となっており、
該半導体装置用カバー下面には、前記半導体装置の基板部に接する凸部と、前記半導体装置に実装された部品に接しない形状の凹部とを備えることを特徴とする半導体装置用カバー。
【請求項５】
請求項４記載の半導体装置用カバーにおいて、
前記半導体装置用保護カバー前記半導体装置に簡単に着脱できる構造としたことを特徴とする半導体装置用保護カバー。
【請求項６】
半導体装置に装着される半導体装置用カバーにおいて、
該半導体装置用カバー上面は平らな平面となっており、
該半導体装置用カバー下面は、前記半導体装置の基板部と前記半導体装置に実装された部品とに接し、
弾性変形する弾性材からなることを特徴とする半導体装置用カバー。
【請求項７】
半導体装置と、
請求項４乃至６のいずれか１項に記載された半導体装置用カバーとを有することを特徴とする半導体装置ユニット。
【請求項８】
請求項７記載の半導体装置ユニットにおいて、
前記半導体装置に第１の位置決め部を設けると共に前記半導体装置用カバーに第２の位置決め部を設け、
前記第１の位置決め部と前記第２の位置決め部が係合することにより、前記半導体装置と前記半導体装置用カバーとの位置決めを行なう構成としたことを特徴とする半導体装置ユニット。
【請求項９】
一対のトレイ半体により構成されるトレイ内に、半導体装置を装着し梱包する半導体装置の梱包構造において、
前記トレイ半体と前記半導体装置の表面との間に、請求項４乃至６のいずれか１項に記載された半導体装置用カバーを配設したことを特徴とする半導体装置の梱包構造。
【請求項１０】
エンボステープ上に半導体装置を貼着し梱包する半導体装置の梱包構造において、
前記半導体装置の表面に、請求項４乃至６のいずれか１項に記載された半導体装置用カバーを配設したことを特徴とする半導体装置の梱包構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置を容易に搬送し、試験し、或いは包装・出荷するための半導体装置ユニット構成、半導体装置の梱包構造及び半導体装置の保護方法、及びこれらを実施するための半導体装置用カバーに関する。
【０００２】
近年、携帯端末、携帯電話、デジタルカメラ等の携帯機器を主たる対象として、軽量化・小型化のために、半導体装置に於いても軽量化、小型化に対して強い要求がある。
【０００３】
この要求に応えるために、パッケージサイズがより小形化され、半導体素子（チップ）の大きさにより近いチップサイズパッケージ（ＣＳＰ：Chip Size Package）と呼ばれるパッケージ形態の半導体装置の需要が急増している。
【０００４】
ＣＳＰの代表例として、ＦＢＧＡ（Fine-pitch Ball Grid Array）、ＦＬＧＡ（Fine-pitch Land Grid Array）などが揚げられる。
【０００５】
当該ＣＳＰに於いては、より複数の半導体チップを搭載させるために、パッケージスタックドＭＣＰ（Package Stacked Multi Chip Package）という半導体チップを積層・実装した形態を採ることがある。
【０００６】
また、ＣＰＵ（Central Processing Unit）を構成する半導体装置に於いては、その高速動作に基づく消費電力の増加により、動作時の温度上昇が大きくなってきているため、半導体装置の上面に、高熱伝導性金属製のヒートスプレッダ（Heat spreader）を配設し冷却することが行なわれている。
【背景技術】
【０００７】
この種の半導体装置にあっては、前述の如く、適用される電子機器の小型化・軽量化のために、より軽量化並びに薄型化が必要とされており、搭載された配線基板（インターポーザ）上にカバー・蓋が配設されない場合が多い。
【０００８】
また、高発熱・高消費電力の半導体装置の場合、内設される半導体チップは高温となるため、実装後にこの半導体チップ上面を直接冷却する必要が生じる。半導体チップを直接冷却する方法としては、例えば特許文献１に開示されるように高熱伝導性金属製のヒートシンクを付けて冷却することが考えられるが、更に効率的な冷却方法として、液冷装置により半導体チップの表面を直接冷却する方法を取る場合がある。
【０００９】
この場合、直接半導体チップの表面を露出させる必要があるために、半導体装置の上面には金属製のリッド、ヒートスプレッダを取り付けない。このため、半導体チップや液状封止樹脂及びキャパシタンス等の電子部品が露出した状態となる。
【００１０】
また、半導体装置の上に更に半導体装置を積層実装したパッケージスタックドＭＣＰにおいては、被積層半導体装置、つまり下側の半導体装置については、半導体チップや液状封止樹脂が露出している。また、被積層半導体装置の上面には、積層半導体装置（つまり上側の半導体装置）を接合するためのはんだボール等が突出した状態となる。
【００１１】
また、フリップチップ実装等のフェイスダウンで実装される半導体装置においては、半導体装置の取り付け高さを抑えるために、樹脂封止を行なわないことが通常であり、この場合にも、半導体装置の上面は、チップが露出した状態となる。
【特許文献１】特開平８−８８２９９号公報  （第４−５頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このような、上面に半導体チップや電子部品、その他が露出している半導体装置に於いては、特性試験、搬送、出荷包装の際には、これらの搭載部品への接触等のダメージを考慮する必要がある。
特に、特性試験においては、コンタクタ、ソケットへの押し付け時に半導体チップのみを面押しした場合、この半導体チップに割れ、欠けが発生する可能性がある。
【００１３】
また、複数の半導体チップを同時に面押しする場合には、半導体チップの高さのバラツキやチップ搭載位置の偏りにより、均一に荷重が加わらない可能性（即ち、偏荷重が発生する可能性）がある。
【００１４】
この偏荷重が発生した場合には、半導体装置の外部接続端子が試験装置の端子部に接続されない状態が生じ、試験の信頼性が大きく低下してしまう。
【００１５】
また、包装・出荷時に於いて偏荷重が発生した場合には、運搬中における外力印加等により半導体装置に損傷が発生する恐れがある。
【００１６】
更に、半導体チップを樹脂金型による樹脂封止ではなく、液状封止樹脂を使って封止（いわゆるポッティング）した場合には、半導体装置の上面が波打って平面度が出ないため、特性試験時に半導体装置の上面を均一に面押しすることが非常に困難である。
【００１７】
よって、この場合にも偏荷重が発生し、特性試験時及び出荷後の運搬時の信頼性が大きく低下してしまう。
【００１８】
本発明は上記の点に鑑みてなされたものであり、試験の信頼性を高めると共に、包装・出荷時に於ける半導体装置の損傷を確実に防止し得る半導体装置の保護方法、半導体装置ユニット及び半導体装置の梱包構造、及びこれらに適用する半導体装置カバーを提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００２０】
請求項１記載の発明に係る半導体装置の保護方法は、
１または複数の素子が搭載された半導体装置上に、着脱可能な保護用部材を装着することにより前記半導体装置を保護することを特徴とするものである。
【００２１】
上記発明によれば、半導体装置保護用部材により半導体装置は保護されるため、半導体装置に対し試験を行なう場合には、半導体装置保護用部材により試験の信頼性を高めることができる。また、半導体装置を出荷包装する際には、半導体装置保護用部材により半導体装置が損傷するのを確実に防止することができる。更に、半導体装置用カバーは半導体装置に対して着脱可能な構成とされているため、不要時は半導体装置用カバーを容易に取り外すことができる。
【００２２】
また、請求項２記載の発明は、
半導体装置が製造された後から該半導体装置を出荷するまでに実施される各種処理において、該半導体装置を保護する半導体装置の保護方法であって、
該半導体装置に保護用部材を装着した状態で前記各種処理を実施することを特徴とするものである。
【００２３】
上記発明によれば、半導体装置用カバーを半導体装置に装着し保護した後に、半導体装置に対して各種処理を実施するため、各種処理中及び各処理を実施するための搬送中において半導体装置が損傷することを防止することができる。
【００２４】
また上記発明において、吸着チャックを用いて前記半導体装置を吸着しこれを搬送する処理で、前記半導体装置用カバーに吸着孔を形成し、前記吸着チャックが前記半導体装置用カバーを介して前記半導体装置を吸着する方法を採ることができる。
【００２５】
この構成とした場合には、半導体装置に半導体装置用カバーを装着していても、半導体装置用カバーに形成された吸引孔を介して半導体装置を吸着することができる。
【００２６】
また、請求項３記載の発明に係る半導体装置の試験方法は、
半導体装置に着脱可能な半導体装置用カバーを装着し、
該半導体装置用カバーを介して上方より該半導体装置をＩＣコンタクタに押圧して試験することを特徴とするものである。
【００２７】
上記発明によれば、半導体装置の表面の高さバラツキに拘わらず均一な面押しを行なうことが可能となり、信頼性の高い試験を行なうことができる。
【００２８】
請求項４記載の発明は、
半導体装置に装着される半導体装置用カバーにおいて、
該半導体装置用カバー上面は平らな平面となっており、
該半導体装置用カバー下面には、前記半導体装置の基板部に接する凸部と、前記半導体装置に実装された部品に接しない形状の凹部とを備えることを特徴とするものである。
【００２９】
また、請求項５記載の発明は、
請求項４記載の半導体装置用カバーにおいて、
前記半導体装置用保護カバー前記半導体装置に簡単に着脱できる構造としたことを特徴とするものである。
【００３０】
また上記発明において、前記凸部及び前記基部を前記半導体装置の表面の硬度に対して高い硬度を有する材料で形成することができる。
【００３１】
この構成とした場合には、半導体装置用カバーの硬度が高いため、半導体装置を確実に保護することができる。
【００３２】
また上記発明において、前記凸部及び前記基部を前記半導体装置の表面の硬度に対して低い硬度を有する材料で形成することができる。
【００３３】
この構成とした場合には、半導体装置用カバーの硬度が低いため、凸部が接触する半導体装置の接触可能位置に傷等が発生することを防止できる。
【００３４】
また上記発明において、前記凸部及び前記基部を、弾性材料で形成することができる。
【００３５】
この構成とした場合には、大きな外力が印加されてもこの外力は半導体装置用カバーが弾性変形することにより吸収され、よって半導体装置を確実に保護することができる。
【００３６】
また、請求項６記載の発明は、
半導体装置に装着される半導体装置用カバーにおいて、
該半導体装置用カバー上面は平らな平面となっており、
該半導体装置用カバー下面は、前記半導体装置の基板部と前記半導体装置に実装された部品とに接し、
弾性変形する弾性材からなることを特徴とするものである。
【００３７】
また上記発明において、前記凸部及び前記基部に導電性を持たした構成とすることができる。
【００３８】
この構成とした場合には、半導体装置用カバーを構成する凸部及び基部が導電性材料で形成されているため、半導体装置用カバーの装着時に半導体装置との間で静電気が発生したとしても、この静電気により半導体装置が静電気破壊することを防止することができる。
【００３９】
また上記発明において、装着状態で前記半導体装置に係止される係止部を設けた構成としてもよい。
【００４０】
この構成とした場合には、装着状態において半導体装置用カバーは係止部により半導体装置に係止されるため、半導体装置用カバーが半導体装置から離脱してしまうことを防止できる。
【００４１】
また上記発明において、基部の外形を、装着される前記半導体装置の外形に拘わらず既定の外形形状とした構成としてもよい。
【００４２】
この構成とした場合には、半導体装置の外形が大小種々存在しても、これを半導体装置用カバーに装着した状態では外形が一定となるため、これの搬送及び試験に用いる各種装置を大小個々の半導体装置により変更する必要はなくなり、前記各種装置の統一化を図ることができる。
【００４３】
また、請求項７記載の発明に係る半導体装置ユニットは、
半導体装置と、
請求項４乃至６のいずれか１項に記載された半導体装置用カバーとを有することを特徴とするものである。
【００４４】
上記発明によれば、半導体装置の表面は半導体装置用カバーにより保護されるため、半導体装置の表面に配設された物を保護することができる。
【００４５】
また、請求項８記載の発明は、
請求項７記載の半導体装置ユニットにおいて、
前記半導体装置に第１の位置決め部を設けると共に前記半導体装置用カバーに第２の位置決め部を設け、
前記第１の位置決め部と前記第２の位置決め部が係合することにより、前記半導体装置と前記半導体装置用カバーとの位置決めを行なう構成としたことを特徴とするものである。
【００４６】
上記発明によれば、半導体装置に設けられた第１の位置決め部と、半導体装置用カバーに設けられた第２の位置決め部とが係合することにより半導体装置と半導体装置用カバーとの位置決めが行なわれるため、半導体装置と半導体装置用カバーの位置決め処理を容易かつ確実に行なうことができる。
【００４７】
また上記発明において、前記第１の位置決め部を突起部により形成すると共に、前記第２の位置決め部を該突起部と係合する凹部とにより構成することができる。
【００４８】
この構成とした場合には、第１及び第２の位置決め部を簡単に形成することができる。
【００４９】
また上記発明において、前記突起部に、前記凹部の相対的な挿入を案内する傾斜面を形成してもよい。
【００５０】
この構成とした場合には、係合時において傾斜面に案内されて突起部と凹部とが係合するため、この係合処理を容易に行なうことができる。
【００５１】
また上記発明において、前記第１の位置決め部を前記半導体装置の外周縁とすると共に、前記第２の位置決め部を該外周縁と係合する係合壁とにより構成することができる。
【００５２】
この構成とした場合には、第１の位置決め部を半導体装置の外周縁としてるため、半導体装置に特に位置決めのための構成を設ける必要はなく、よって位置決めのための構成を簡単化することができる。
【００５３】
また上記発明において、前記係合壁に前記外周縁との係合を案内する傾斜面を形成した構成としてもよい。
【００５４】
この構成とした場合には、係合時において係合壁は傾斜面に案内されて外周縁に係合するため、この係合処理を容易に行なうことができる。
【００５５】
また上記発明において、前記第１の位置決め部及び前記第２の位置決め部を認識マークにより構成してもよい。
【００５６】
この構成とした場合には、第１及び第２の位置決め部である認識マークを一致させることにより半導体装置と半導体装置用カバーの位置決めを行なうことができる。
【００５７】
また、請求項９記載の発明は、
一対のトレイ半体により構成されるトレイ内に、半導体装置を装着し梱包する半導体装置の梱包構造において、
前記トレイ半体と前記半導体装置の表面との間に、請求項４乃至６のいずれか１項に記載された半導体装置用カバーを配設したことを特徴とするものである。
【００５８】
上記発明によれば、一対のトレイ半体によりなるトレイ内に半導体装置を梱包した際、半導体装置はトレイ半体と半導体装置の表面との間に配設された半導体装置用カバーにより保護されるため、梱包後の運搬時において半導体装置が損傷することを防止することができる。
【００５９】
また、請求項１０記載の発明は、
エンボステープ上に半導体装置を貼着し梱包する半導体装置の梱包構造において、
前記半導体装置の表面に、請求項４乃至６のいずれか１項に記載された半導体装置用カバーを配設したことを特徴とするものである。
【００６０】
上記発明によれば、エンボステープ上に半導体装置を梱包した際、半導体装置は表面に配設された半導体装置用カバーにより保護されるため、梱包後の運搬時において半導体装置が損傷することを防止することができる。
【発明の効果】
【００６１】
本発明によれば、半導体装置保護用部材の適用によって、半導体装置の上面に一様な高さを設定することができかつ当該半導体装置が保護されるため、半導体装置に対し試験を行なう際、試験の信頼性を高めることができる。
【００６２】
また、半導体装置保護用部材の適用によって、半導体装置を搬送、或いは包装・出荷する際、当該半導体装置が損傷するのを防止することができる。
【発明を実施するための最良の形態】
【００６３】
次に、本発明を実施するための最良の形態について、図面と共に説明する。
【００６４】
本発明の基本原理を図１に示す。同図は、本発明に係る半導体装置の製造・処理工程を示している。
【００６５】
本発明にあっては、組み立て処理（ステップ１。図ではステップをＳと略称している）工程に於いて製造された半導体装置１１Ａが、搬送処理（ステップ３）、試験処理（ステップ４）、搬送処理（ステップ５）、梱包処理（ステップ６）、及び出荷処理（ステップ７）を経て製造工場から出荷されるそれぞれの処理過程を対象としている。
【００６６】
前記半導体装置１１Ａは、配線基板（以下インターポーザと称す）の上面に、単数或いは複数の半導体チップ１４が、必要とすれば容量素子などと共に搭載されたいわゆるＭＣＭ(Multi Chip Module) 型の半導体装置である。
【００６７】
この種の半導体装置１１Ａにあっては、前述の如く、適用される電子機器の小型化・軽量化のためにより軽量化並びに薄型化が必要とされており、従って前記インターポーザ上にカバー・蓋が配設されない場合が多い。
【００６８】
従って、半導体チップ１４或いは他の電子部品はインターポーザ上に於いて露出しており、上記搬送処理（ステップ３，５）、試験処理（ステップ４）、梱包処理（ステップ６）、或いは出荷処理（ステップ７）の際には、露出した半導体チップ１４などへのダメージを防止する必要がある。
【００６９】
本発明にあっては、図１に示した組み立て工程（ステップ１）後のステップ２に於いて、当該半導体装置１１Ａを覆って、ＩＣカバー１０Ａ（半導体装置保護用部材）を装着する。そしてこれ以降の処理工程・段階に於いては、半導体装置１１Ａは係るＩＣカバー１０Ａ（半導体装置保護用部材）によって保護される。従って、当該半導体装置１１Ａに対する試験処理（ステップ４）に於いては、半導体装置１１Ａが損傷するのを防止し、かつ当該半導体装置１１Ａの試験装置への接触を確実なものとして、試験の信頼性を高めることができる。
【００７０】
また、搬送処理（ステップ３，５）に於いても、半導体装置１１Ａは、ＩＣカバー１０Ａにより保護され、その損傷を防止することができる。更に、当該半導体装置１１Ａを包装・出荷する各処理（ステップ６，７）に於いても、半導体装置１１Ａは、ＩＣカバー１０Ａにより保護され、その損傷を防止することができる。尚、ＩＣカバー１０Ａは半導体装置１１Ａに対して着脱可能な構成とされ、不要時はＩＣカバー１０Ａを容易に取り外し可能とされる。
【００７１】
以下、本発明の実施例について詳述する。
【００７２】
前述の如く、図１に示す製造・処理段階では、ステップ１で半導体装置１１Ａが製造された後、これに続くステップ２に於いて半導体装置１１Ａに対しＩＣカバー１０Ａを装着する。従って、半導体装置１１ＡにＩＣカバー１０Ａが装着された状態で、その後の搬送処理（ステップ３，５），試験処理（ステップ４），梱包処理（ステップ６）及び出荷処理（ステップ７）が実施される。
【００７３】
本実施例ではステップ３〜７を実施する前にステップ２のカバー装着処理を行なう構成としているが、ＩＣカバー１０Ａを半導体装置１１Ａに装着するタイミングは本実施例に限定されものではなく、半導体装置１１Ａに対する保護の必要性等に応じて各ステップ間（例えば、ステップ３とステップ４との間等）に装着処理を実施することとしてもよい。しかしながら、本実施例のように半導体装置１１Ａが製造された直後にＩＣカバー１０Ａを半導体装置１１Ａに装着することが、ステップ３〜７の各種処理において半導体装置１１Ａが損傷することを確実に防止することができるため望ましい。
【００７４】
各工程で実施される処理について、図面を用いて詳細に説明する。
【００７５】
図２（Ａ），（Ｂ）は、前記ステップ２に於ける半導体装置１１Ａへのカバー装着処理を示し、図２（Ｃ）〜（Ｅ）は前記ステップ３，５に於ける搬送処理を示している。この搬送処理は、当該半導体装置１１Ａを試験装置或いは梱包・出荷処理部に移動させるものである。
【００７６】
ステップ２のカバー装着処理では、図２（Ａ）に示すようにＩＣカバー１０Ａと、半導体装置１１Ａを準備し、図２（Ｂ）に示すようにＩＣカバー１０Ａを半導体装置１１Ａに装着する。これにより、半導体装置ユニット１２Ａが構成される。後述するように、本実施例では半導体装置１１ＡをＩＣカバー１０Ａと共に真空（減圧）吸引法によりクランプして搬送するため、ＩＣカバー１０Ａの所定位置には吸引孔３８が設けられている。
【００７７】
半導体装置１１ＡにＩＣカバー１０Ａが装着されてなる半導体装置ユニット１２Ａを、移動・搬送処理する手段としては、図２（Ｃ）に示される搬送用吸着ヘッド４０が用いられる。この吸着ヘッド４０は３次元的に動作可能なロボットアーム（図示せず）に取り付けられ、３次元的に移動可能とされている。当該吸着ヘッド４０は吸引ノズル４１（図２（Ｅ）参照）を有し、吸引ノズル４１は図示されない真空ポンプに接続されている。
【００７８】
搬送処理する際には、吸着ヘッド４０は、図２（Ｃ）に示すように、半導体装置ユニット１２Ａの上部位置まで移動する。
【００７９】
続いて加圧ヘッド４０は、図２（Ｄ）に示すように半導体装置ユニット１２ＡのＩＣカバー１０Ａの上面に当接する。この状態において真空ポンプを動作させ、吸引ノズル４１及びＩＣカバー１０Ａの吸引孔３８を介して半導体装置１１Ａを吸引する。これにより、半導体装置ユニット１２Ａは加圧ヘッド４０に吸引装着された状態で搬送可能状態とされる。
【００８０】
この時、吸着ヘッド４０は半導体装置ユニット１２Ａの上面に当接するため、半導体装置ユニット１２Ａには当接力（外力）が印加されるが、半導体装置１１ＡはＩＣカバー１０Ａにより保護されているため、係る当接力が半導体チップ１４などに印加されることはない。従って、搬送工程（ステップ３，５）においても、半導体装置１１Ａは確実に保護される。
【００８１】
次に、試験処理について説明する。
【００８２】
図３乃至図６は、図１に於ける試験処理（ステップ４）を示す。係る試験処理は、半導体装置１１Ａに対して、特性試験或いはバーイン試験などを行なうものである。当該半導体装置１１Ａに対する試験は、図３及び図４に示すようなコンタクタ４５Ａを用いて実施される。
【００８３】
同図に於いて、コンタクタ４５Ａは、その上部に被試験半導体装置１１Ａが装着される装着部４７を具備する。当該装着部４７には、半導体装置１１Ａのインターポーザ１３の他方の主面に配設されて外部接続用端子を構成するはんだボール１５に対応して、複数のプローブピン４８（図４参照）が配設されている。各プローブピン４８は、図示されないテスターに電気的に接続されている。よって、半導体装置１１Ａはコンタクタ４５Ａに装着されることによりテスターに接続され、特性試験など各種試験が実施される。
【００８４】
この試験処理では、先ず吸着ヘッド４０により半導体装置ユニット１２Ａがコンタクタ４５Ａの上部まで搬送される。続いて、吸着ヘッド４０が下動することにより、被試験半導体装置１１Ａ（半導体装置ユニット１２Ａ）はコンタクタ４５の装着部４７に装着される。
【００８５】
この時、単に装着部４７上に半導体装置１１Ａを載置しただけでは、プローブピン４８とはんだボール１５との確実な電気的接続が行われ難い。このため、半導体装置１１Ａを装着部４７に押圧することが必要とされる。
【００８６】
この押圧処理は、ソケット自体に蓋体が設けられていないコンタクタ４５Ａ（図３，図４参照）に於いては、吸着ヘッド４０自体を更に下降させるか、図示しない他の押圧手段を用いて、半導体装置ユニット１２Ａをコンタクタ４５Ａへ押圧することにより行われる。また、蓋体５１を有するコンタクタ４５Ｂ（図６参照）では、当該蓋体５１を閉蓋することにより押圧する。即ち、本発明にあっては、係る押圧処理に際し、半導体装置１１Ａを直接押圧するのではなく、当該半導体装置１１Ａに装着されたＩＣカバー１０Ａを介して押圧処理を行なう。
【００８７】
即ち、半導体装置１１Ａの表面が半導体チップ１４の存在により凹凸を有した形状であっても、半導体装置１１Ａに装着されるＩＣカバー１０Ａの上面が平面形状であることから、半導体装置１１Ａをコンタクタ４５Ａ，４５Ｂに向け面押しする際、半導体装置１１Ａの表面の高さバラツキに拘わらず均一な面押しが行なわれる。これにより、従来技術に於いて生じていた、半導体チップの高さバラツキ或いはチップ搭載位置の偏りによって均一荷重が加わらない可能性（即ち、偏荷重が発生する可能性）は生じない。
【００８８】
従って、半導体装置１１Ａの外部接続端子を構成するはんだボール１５のそれぞれは、試験装置のプローブピン４８に良好に接続され、高い信頼性をもって試験を行なうことができる。半導体チップが液状封止樹脂を使って封止（いわゆるポッティング）された形態であっても、同様の効果が発揮される。
【００８９】
尚、上記の試験処理では、半導体装置１１Ａに予めＩＣカバー１０Ａを装着した半導体装置ユニット１２Ａの状態で試験を行なう処理について説明した。しかしながら、図５（Ａ）に示すように、先ずコンタクタ４５Ａに対して半導体装置１１Ａを装着しておき、その後図５（Ｂ）に示すようにＩＣカバー１０Ｊを半導体装置１１Ａに装着し、係る状態で押圧処理を行なうこともできる。この場合には、ＩＣカバー１０Ｊが半導体装置１１Ａに対し高精度に位置決めされて装着されるよう、コンタクタ４５Ａにガイド部５０を設けることが望ましい。
【００９０】
次いで、梱包処理（ステップ６）及び出荷処理（ステップ７）について説明する。
【００９１】
トレイ５５を用いて半導体装置１１Ａを梱包する処理を図７に示す。半導体装置１１Ａは、上部トレイ半体５６と下部トレイ半体５７との間に収容されることにより梱包される。即ち、上部トレイ半体５６及び下部トレイ半体５７には、溝状の収納部５８がそれぞれ形成されており、この対応する収納部５８により形成される内部空間に半導体装置１１Ａは収容される。
【００９２】
尚、上部トレイ半体５６と下部トレイ半体５７は同一構成であるが、説明の便宜上、図７では上部に位置するトレイ半体を上部トレイ半体５６とし、下部に位置するトレイ半体を下部トレイ半体５７としている。また、半導体装置１１Ａを保護し得る上下一対のトレイ半体５６，５７をまとめてトレイ５５としている。
【００９３】
上記の如く、半導体装置１１Ａは、上下一対のトレイ半体５６，５７間に収容されることにより梱包されるが、本発明にあっては、係る収容・梱包の際にも、半導体装置１１Ａ上であって、上部トレイ半体５６との間に、ＩＣカバー１０Ａが配設される。このように、当該トレイ５５に収容される際にも、半導体装置１１Ａ上であって、上部トレイ半体５６との間にＩＣカバー１０Ａを配設し、かつ上部トレイ半体５６及び下部トレイ半体５７により合成される収納部の高さ（深さ）を当該半導体装置１１上にＩＣカバー１０Ａを配置した際の高さに対応させることにより、半導体装置１１Ａは収納部５８内に確実に梱包され、収納部５８内で移動を生じる恐れは無い。
【００９４】
係る出荷包装時において偏荷重が生じた場合、即ちステップ７に示す出荷後の運搬時に、運搬に伴う振動等がトレイ５５に加えられても、この振動はＩＣカバー１０Ａに受容され、当該半導体装置１１Ａが損傷を受けることは防止される。
【００９５】
次いで、帯状包装部材を用いて半導体装置１１Ａを梱包する処理を図8に示す。
【００９６】
半導体装置１１Ａは、帯状のエンボステープ６０に形成された凹状収納部（エンボス）６２に収容され、カバーテープ６３により当該収納部６２が被覆されることにより梱包される。当該エンボステープ６０はリール６１に巻回される帯状のテープであり、このエンボステープ６０にはその長さ方向に連続して複数の収納部６２が設けられている。半導体装置１１Ａは、この収納部６２の内に収容され、当該収納部６２がカバーテープ６３により被覆されることによって梱包される。係るエンボステープ６０は巻回されて出荷される。
【００９７】
本発明にあっては、係る帯状包装部材を用いた梱包の際にも、前記収納部６２に収容される半導体装置１１Ａのそれぞれの上にＩＣカバー１０Ａを配設する。このように、半導体装置１１Ａ上にＩＣカバー１０Ａを配設することにより、リール６１に巻回される際などに当該半導体装置１１Ａに圧力が印加されても、この圧力はＩＣカバー１０Ａにより受容され半導体装置１１Ａに印加される恐れが無い。
【００９８】
係る出荷包装時において偏荷重が生じた場合、即ちステップ７に示す出荷後の運搬時に、運搬に伴う振動等がエンポステープ６０に加えられても、この振動はＩＣカバー１０Ａに受容され、当該半導体装置１１Ａが損傷を受けることは防止される。
【００９９】
上記実施例の説明に於いて用いた半導体装置用カバー１０Ａ（以下、ＩＣカバー１０Ａという）を図９に示す。図１０はこのＩＣカバー１０Ａを用いた半導体装置ユニット１２Ａを示している。各図において（Ｂ）は（Ａ）におけるＸ−Ｘ線に沿う断面を示す（図１４、図１５、図１６、及び図１７についても同様）。
【０１００】
本発明に係るＩＣカバー１０Ａが装着される半導体装置１１Ａは、前述の如く、ＭＣＭ(Multi Chip Module)タイプの半導体装置である。係る半導体装置１１Ａは、大略すると インターポーザ１３，半導体チップ１４，及びはんだボール１５により構成されている。
【０１０１】
係る構成に於いて、インターポーザ１３は、例えばポリイミドなどからなる絶縁基板とその表面に形成された配線層が必要に応じて多層化された配線基板であって、その表面１３Ａには単一或いは複数（本実施例では４個）の半導体チップ１４、更には必要に応じてチップコンデンサ、チップ抵抗などの電子部品（図示せず）が搭載されて構成される。
【０１０２】
ここで半導体チップ１４は、いわゆるベア・チップであって、フリップチップ（フェイスダウン）実装法によりインターポーザ１３に搭載・固着される。半導体チップ１４が複数個搭載される場合、多くはそれぞれ異なる種類のチップ（例えばメモリチップ，ロジックチップなど）であり、この為、各半導体装置１１Ａの高さはインターポーザ１３の表面１３Ａからの高さも夫々異なる。
【０１０３】
一方、インターポーザ１３の表面１３Ａ上に於いて、半導体チップ１４及び他の電子部品が搭載されない平面部分は、接触可能領域１６とされる。この接触可能領域１６は、後述するＩＣカバー１０Ａの凸部２１が接触しても半導体装置１１Ａなどに不都合が発生しない領域である。
【０１０４】
半導体チップ１４などが配置されていない領域であっても、凸部２１が接触するのが望ましくない領域（例えば、表面１３Ａに高密度に配線が形成されているような領域）は、接触可能領域１６とされない。本実施例では、表面１３Ａ上において半導体チップ１４が搭載されていない平面部分は、全て接触可能領域１６とされている例を示している。
【０１０５】
更に、インターポーザ１３の裏面には、複数のはんだボール１５が配設されている。このはんだボール１５は、当該半導体装置１１Ａの外部接続端子として機能するものであって、インターポーザ１３の内層配線を介して半導体チップ１４に電気的に接続されている。このような構成を有する半導体装置１１Ａは、周知の半導体製造技術を用いて組み立てられる（図１におけるステップ１）。
【０１０６】
本発明に係るＩＣカバー１０Ａは、この組み立てられた半導体装置１１Ａに装着されるものである。以下、前記半導体装置１１Ａに装着されるＩＣカバー１０Ａの構成について詳述する。
【０１０７】
当該ＩＣカバー１０Ａは、例えばポリエーテルサルファイド（ＰＥＳ）或いはポリエーテルイミド（ＰＥＩ）等の樹脂にガラス材を添加した材料により形成される。そして、当該ＩＣカバー１０Ａは、図９（Ａ），（Ｂ）に示されるように、基本的に基部２０Ａと凸部２１とが一体的に構成されている。
【０１０８】
基部２０Ａは平板状を有し、その平面外形形状・寸法は適用される半導体装置１１Ａのインターポーザ表面１３Ａの外形形状・寸法とほぼ等しく設定され、またその上面（以下、カバー表面２３という）は、凹凸の無い平面状とされる。
【０１０９】
また、当該基部２０Ａの他方の主面（図示される状態では下面）には、半導体装置１１Ａに搭載される半導体チップ１４及び他の電子部品の数、寸法、及び搭載位置に対応して凹部が配設されている。当該凹部はそれぞれ半導体チップ１４或いは他の電子部品の収容部２２Ａを構成する。当該凹部の周囲に於ける基部２０Ａは、相対的に凸部２１を構成し、当該ＩＣカバー１０Ａが半導体装置１１Ａに装着される際には、半導体装置１１Ａのインターポーザ１３表面への接触部を構成する。
【０１１０】
係る構成に於いて、前記凹部の深さは、収容される半導体チップ１４の厚さ＝実装後の高さよりも深く設定され、半導体チップ上に空間（隙間）が設定される。当該空間（隙間）は半導体装置の搬送・試験などの際に、基部２０Ａが当該半導体チップ１４に接触することを防止する。勿論、チップコンデンサ、チップ抵抗などの電子部品が搭載される場合には、これらの電子部品に対応して凹部が配設され、かつその深さは実装後の高さよりも深く設定される。より微細な電子部品であれば、複数の電子部品を共通に収容することが可能な凹部とされても良い。
【０１１１】
係るＩＣカバー１０Ａは、図９に示されるように、ＩＣカバー１０Ａの凸部２１と、半導体装置１１Ａのインターポーザ１３に於ける接触可能領域１６とが対向するよう位置決めされた後、図１０に示されるように、半導体装置１１Ａ上に装着される。この装着状態に於いて、ＩＣカバー１０Ａの凸部２１は、半導体装置１１Ａのインターポーザ１３の接触可能領域１６に接触し、もってＩＣカバー１０Ａは、半導体装置１１Ａ上に配設される。
【０１１２】
この時、図１０（Ｂ）に示すように、ＩＣカバー１０Ａの収納部２２Ａの内壁と半導体チップ１４の上面は離間しており、ＩＣカバー１０Ａに外力が加わった場合にも、半導体チップ１４へ当該外力が直接加わることが防止される。このように、ＩＣカバー１０Ａが半導体装置１１Ａに装着されることにより、半導体装置ユニット１２Ａが構成される。
【０１１３】
尚、係る構成にあっては、ＩＣカバー１０Ａは半導体装置１１Ａに載置されるだけであって、半導体装置１１Ａに対して容易に着脱が可能である。
【０１１４】
係る装着状態に於いて、ＩＣカバー１０Ａの基部２０Ａは半導体装置１１Ａの上を覆って配設される。従って、半導体装置ユニット１２Ａに上方より外力が印加されても、当該外力はＩＣカバー１０Ａによって吸収・緩和され、インターポーザ１３などに比べて機械的強度の弱い半導体チップ１４に外力が印加されることが防止され、当該半導体装置１１Ａは保護される。
【０１１５】
また、ＩＣカバー１０Ａの凸部２１は、インターポーザ１３の接触可能領域１６に於いて接触するが、当該接触可能領域１６は半導体チップ，電子部品，配線などの形成密度の低い領域が選定されている。従って、凸部２１がインターポーザ１３に接触しても、当該インターポーザ１３を含む半導体装置１１Ａに損傷を招く恐れは無い。
【０１１６】
上記の如く、ＩＣカバー１０Ａは半導体装置１１Ａに対して着脱可能とされている。従って、例えば当該半導体装置１１Ａの実装処理など、当該半導体装置１１Ａに対する保護が不要な場合には、当該ＩＣカバー１０Ａを半導体装置１１Ａから容易に取り外すことができる。
【０１１７】
尚、図９乃至図１０には図示されていないが、図２に示した搬送時に吸着ヘッド４０でＩＣカバー１０Ａと半導体装置１１Ａを一緒に吸着するための吸着孔３８をＩＣカバー１０Ａ中央に適宜設けても良い。
【０１１８】
また、上記実施例にあっては、ＩＣカバー１０Ａ及びインターポーザ１３を、共に硬度が近似した樹脂により構成した。しかしながら，ＩＣカバー１０Ａを、半導体装置１１Ａのインターボーザ表面１３Ａの硬度に対して高い硬度を有する材料をもって形成することも可能である。
【０１１９】
具体的には、ＩＣカバー１０Ａを金属、セラミックス、或いはＰＢＩ（ポリベンゾイミダゾール：Polybenzimidazole）、ＰＡＩ（ポリアミドイミド：Polyamide-imide）などの高硬度のエンジニアリングプラスチックスから成る材料で形成する。係る構成によれば、ＩＣカバー１０Ａが高い硬度を有することにより、外力に対する耐性が向上し、より確実に半導体装置１１Ａ（半導体チップ１４）を保護することができる。
【０１２０】
一方、ＩＣカバー１０Ａを、半導体装置１１Ａのインターポーザ表面１３Ａの硬度に対して低い硬度を有する材料をもって形成することも可能である。係る構成とした場合には、ＩＣカバー１０Ａの硬度が低いため、当該ＩＣカバー１０Ａの装着に、半導体装置１１Ａのインターポーザ表面１３Ａ表面に傷などの発生を防止することができる。
【０１２１】
尚、前記実施例あっては、半導体装置１１Ａ於いてインターポーザ上に搭載される半導体素子１４として、ベアチップを示したが、本発明は樹脂封止された半導体素子が搭載される場合についても適用可能することができる。
【０１２２】
樹脂封止された半導体素子であっても、インターポーザ上に異なる品種のデバイスが搭載された場合には、インターポーザ上に於いて凹凸が生じ、試験工程に於いてプローブピンへの均一な接触が得られない場合がある。
【０１２３】
本発明によれば、当該樹脂封止された半導体素子を収容する凹部を備えたＩＣカバーを適用することによって、係る問題も解消することができる。また、ベアチップと樹脂封止された半導体素子とが混載される場合にも、インターポーザ上に於いて凹凸が生じて同様の問題が発生するが、本件発明に係るＩＣカバーを適用して解消することができる。
【０１２４】
そして本発明にあっては、前記図１に示されるように、ステップ２に於いて半導体装置１１Ａに前記ＩＣカバー１０Ａが装着された後に、搬送処理（ステップ３，５），試験処理（ステップ４），梱包処理（ステップ６）或いは出荷処理（ステップ７）の各処理が実施される。
【０１２５】
前記本発明に係る半導体装置の保護方法に適用されるＩＣカバー１０の、変形例・他の構成について、以下に説明する。
【０１２６】
ＩＣカバー１０の、第１の変形例を図１１に示す。同図に示される構造に於いて、前述の図９、図１０に示した構成と同一の構成については同一符号を付している。尚、以下図１２乃至図２６に示す他の構成に於いても同様とする。
【０１２７】
本実施例に係るＩＣカバー１０Ｂが装着される半導体装置１１Ｂは、インターポーザ１３の表面１３Ａ上に、１個の半導体チップ１４と、複数個の電子部品１８（例えば、チップコンデンサ）とが搭載されている。半導体チップ１４はインターポーザ１３にフリップチップ接続されており、また接続の信頼性を高めるために半導体チップ１４とインターポーザ１３との間にはアンダーフィル材１７が配設されている。アンダーフィル材１７は、半導体チップ１４の外周位置まで延在している。また、電子部品１８は、半導体チップ１４に近接して配設され、半導体チップ１４を囲むように配設されている。
【０１２８】
半導体チップ１４と電子部品１８は、表面１３Ａに対して異なる高さを有している。よって、本実施例においても半導体装置１１Ｂの表面（表面１３Ａ）は、凹凸を有した構成とされている。
【０１２９】
ここで、ＩＣカバー１０Ｂは、前記実施例と同様に、凸部２１と収納部２２Ｂとを有した構成とされている。当該収納部２２Ｂ内に半導体チップ１４及び複数の電子部品１８の全てが収納される。即ち、収納部２２Ｂの形状は、必ずしも半導体チップ１４或いは電子部品１８の個々の形状に対応させる必要はなく、半導体チップ１４及び電子部品１８のレイアウトに応じて適宜選定することができる。但し、凸部２１により基部２０Ａを確実に支持できる位置に選定する必要がある。
【０１３０】
ＩＣカバーの第２の変形例を図１２に示す。
【０１３１】
本実施例に係るＩＣカバー１０Ｃが装着される半導体装置１１Ｃは、インターポーザ１３の表面１３Ａ上に、半導体チップ１４と共にスタック用はんだボール１９が配設されている。係る半導体装置１１Ｃは、実装時に、当該半導体装置１１Ｃ上に他の半導体装置（図示せず）が積層（スタック）されるものである。このため、インターポーザ１３の下面にはんだボール１５が配設されると共に、表面１３Ａにもスタック用はんだボール１９が配設されている。
【０１３２】
このため、当該半導体装置１１Ｃに装着されるＩＣカバー１０Ｃには、半導体チップ１４の形成位置に対応した収納部２２Ａが設けられると共に、スタック用はんだボール１９の配設位置に対応した位置にバンプ収納部２４が配設される。当該バンプ収納部２４は、図示されるように個々のはんだボールに対応するものとする他、並設された複数個のはんだボールを一括して収容するよう連続した溝状のものとしても良い。
【０１３３】
このようなＩＣカバー構造とすることにより、装着状態において、スタック用はんだボール１９はバンプ収納部２４内に収納され、外力が印加されても当該スタック用はんだボール１９に変形などを招来せず、当該半導体装置の保護が行われる。
【０１３４】
ＩＣカバーの第３の変形例を図１３に示す。
【０１３５】
図１３（Ａ），（Ｂ）に示すのは、図９を用いて説明した実施例に係るＩＣカバー１０Ａである。このＩＣカバー１０Ａは、半導体装置１１Ａに対応して当該半導体装置の外形寸法が決定されている。即ち、ＩＣカバー１０Ａは、半導体装置１１Ａのインターポーザ１３の外形寸法とほぼ同一の外形寸法を有して装着される。
【０１３６】
これに対し、図１３（Ｃ），（Ｄ）に示すＩＣカバー１０Ｄは、この半導体装置１１Ａよりも外形寸法の小さな半導体装置１１Ｄに対応した構成とされている。尚、図１３（Ｂ）は図１３（Ａ）のＸ−Ｘ線に沿う断面図であり、図１３（Ｄ）は図１３（Ｃ）のＸ−Ｘ線に沿う断面図である。
【０１３７】
本実施例では、装着される半導体装置１１Ａ，１１Ｄの外形寸法に拘わらず、ＩＣカバー１０Ａの基部２０Ａの外形形状と、ＩＣカバー１０Ｄの基部２０Ｇの外形形状とが同一形状・同一寸法に統一されている。尚、本実施例においては、２種類の半導体装置１１Ａ，１１Ｄについて示したが、多種の半導体装置に適用する場合においても、個々の半導体装置に対応してＩＣカバーの外形形状は同一形状・同一寸法に統一される。
【０１３８】
本実施例の構成とすることにより、半導体装置の外形寸法に相違があっても、半導体装置用カバーを装着した状態に於いて外形寸法を一定とすることができる。従って、半導体装置に対し搬送処理などを行なう際、半導体装置用カバーを把持してこれを行なうことにより、半導体装置の大小に拘わらず、同一の搬送アームで搬送処理を行なうことができる。もって、半導体装置を処理する設備の統一化を図ることができ、設備コストの低減を図ることができる。
【０１３９】
尚、図１１乃至図１３には図示されていないが、図２に示した搬送時に吸着ヘッド４０でＩＣカバー１０Ｂ，１０Ｃと半導体装置１１Ｂ，１１Ｃを一緒に吸着するための吸着孔３８をＩＣカバー１０Ｂ，１０Ｃの中央に適宜設けても良い。
【０１４０】
ＩＣカバーの第４の変形例を図１４、図１５に示す。
【０１４１】
本実施例に係るＩＣカバー１０Ｇと当該ＩＣカバー１０Ｇが装着される半導体装置１１Ａを図１４に示し、当該ＩＣカバー１０Ｇが装着された半導体装置ユニット１２Ｂを図１５に示す。本実施例に係るＩＣカバー１０Ｇは、収納部２２Ｃがカバー表面２３に貫通した開口により構成されている。このため、基部２０Ｂは桟状を有した構成を有し、かつ基部２０Ｂと凸部２１とは一体的な構成とされている。
【０１４２】
係る構成を有するＩＣカバー１０Ｇは、図１４（Ａ），（Ｂ）に示すように、ＩＣカバー１０Ｇの収納部２２Ｃと、半導体装置１１Ａの半導体チップ１４とが対向するよう位置決めされ、図１５（Ａ），（Ｂ）に示される様に半導体装置１１Ａに装着される。この時、収納部２２ＣはＩＣカバー１０Ｇを上下に貫通した開口であるため、収納部２２Ｃを介して上部から半導体装置１１Ａに配設された半導体チップ１４を目視することができる。よって、ＩＣカバー１０Ｇと半導体装置１１Ａとの位置決めを容易かつ精度よく行なうことができる。
【０１４３】
このように、ＩＣカバー１０Ｇが半導体装置１１Ａに装着されることにより、半導体装置ユニット１２Ｂが形成される。この装着状態において、ＩＣカバー１０Ｇの凸部２１は、半導体装置１１Ａの接触可能領域１６に接触した構成となっている。
【０１４４】
この際、本実施例では基部２０Ｂと凸部２１は一体的な構成であるが、凸部２１は基部２０Ｂを支持するものであり、基部２０Ｂは外力等が印加された時にこれを受ける部位である。
【０１４５】
本実施例では、収納部２２ＣがＩＣカバー１０Ｇを上下に貫通した開口とされているため、上記した位置決め性の向上に加え、ＩＣカバー１０Ｇの材料コストの低減、軽量化を図ることができる。
【０１４６】
ＩＣカバーの第５の変形例を図１６、図１７に示す。
【０１４７】
本実施例に係るＩＣカバー１０Ｈと当該ＩＣカバー１０が装着される半導体装置１１Ａを図１６に示し、当該ＩＣカバー１０Ｈが装着された半導体装置ユニット１２Ｃを図１７に示す。本実施例に係るＩＣカバー１０Ｈは、基部２０Ｃの収納部２２Ｄと対向する位置にリブ部４３を配設したことを特徴とする。
【０１４８】
当該リブ部４３を含む基部２０Ｃの上面は、同一平面となるよう構成されている。係るＩＣカバー１０Ｈは、図１７（Ａ），（Ｂ）に示すように、ＩＣカバー１０Ｈの収納部２２Ｄと、半導体装置１１Ａの半導体チップ１４とが対向するよう位置決めされた上で半導体装置１１Ａに装着される。
【０１４９】
この時、収納部２２Ｄにリブ部４３が形成されてはいるが、部分的に開口部が形成された状態であるため、この開口部を介して上部から半導体装置１１Ａに配設された半導体チップ１４を目視することができる。よって、本実施例においても、ＩＣカバー１０Ｈと半導体装置１１Ａとの位置決めを容易かつ精度よく行なうことができる。
【０１５０】
ＩＣカバー１０Ｈが半導体装置１１Ａに装着されることにより、半導体装置ユニット１２Ｂが形成される。この装着状態において、ＩＣカバー１０Ｈの凸部２１は、半導体装置１１Ａの接触可能領域１６に接触する。従って、基部２０Ｃは、凸部２１によりインターポーザ１３上に支持される。
【０１５１】
また、本実施例にあっては、収納部２２Ｄにリブ部４３が形成されているため、前記変形例４に係るＩＣカバー１０Ｇに比べて機械的強度が強い。従って外力印加時における半導体装置１１Ａの損傷発生を防止することができる。また、前記ＩＣカバー１０Ａ〜１０Ｆに比較し、材料コストの低減、及び軽量化を図ることができる。
【０１５２】
次に、本発明に係るＩＣカバーの、半導体装置に対する位置決め手段について、図１８乃至図２３を参照して説明する。
【０１５３】
係る図１８乃至図２３に示すいずれの実施例に於いても、半導体装置ユニット１２Ｄ〜１２Ｊを構成する半導体装置１１Ａ，１１Ｅ〜１１Ｇに第１の位置決め部を設けると共に、半導体装置用カバー１０Ｅ，１０Ｆ，１０Ｉ〜１０Ｋに第２の位置決め部を設け、この第１の位置決め部と前記第２の位置決め部が係合することにより、半導体装置１１Ａ，１１Ｅ〜１１Ｇと半導体装置用カバー１０Ｅ，１０Ｆ，１０Ｉ〜１０Ｋとの位置合わせが行なわれる。
【０１５４】
図１８（Ａ）に示される半導体装置ユニット１２Ｄにあっては、半導体装置１１Ｅの選択された隅部に第１の位置決め部となる位置決め凹部（欠部）２６を設けると共に、ＩＣカバー１０Ｅに第２の位置決め部となる位置決め片２５を配設している。
【０１５５】
位置決め凹部２６はインターポーザ１３の選択された角部に設けられた切り欠きであり、一方位置決め片２５はＩＣカバー１０Ｅの基部２０Ａの選択された角部において下方に延出する延出片である。
【０１５６】
この位置決め片２５と位置決め凹部２６は対応する位置に形成される。従って、位置決め片２５と位置決め凹部２６とを用いて位置合わせし、ＩＣカバー１０Ｅを半導体装置１１Ｅに装着することにより、ＩＣカバー１０Ｅは半導体装置１１Ｅに対して一義的に位置決めされた状態で装着される。これにより、ＩＣカバー１０Ｅと半導体装置１１Ｅとの位置決め処理を、容易かつ確実に行なうことができる。
【０１５７】
一方、図１８（Ｂ）に示す半導体装置ユニット１２Ｅにあっては、半導体装置１１Ｆの選択された隅部に第１の位置決め部となる位置決め用マーク２８を配設すると共に、ＩＣカバー１０Ｆに第２の位置決め部となる位置決め用マーク２７を形成している。
【０１５８】
位置決めマーク２８はインターポーザ１３の表面に金属膜等により形成されたマークであり、一方位置決めマーク２７はＩＣカバー１０Ｆの基部２０Ａを貫通する孔により形成されたマークである。
【０１５９】
この位置決め用マーク２７と位置決め用マーク２８は対応する位置に形成される。従って、位置決めマーク２７と位置決めマーク２８とを用いて位置合わせし、ＩＣカバー１０Ｆを半導体装置１１Ｆに装着することにより、ＩＣカバー１０Ｆは半導体装置１１Ｆに対して一義的に位置決めされた状態で装着される。これにより、ＩＣカバー１０Ｆと半導体装置１１Ｆとの位置決め処理を容易かつ確実に行なうことができる。
【０１６０】
また、図１９に示す半導体装置ユニット１２Ｆにあっては、半導体装置１１Ｇに第１の位置決め部となる位置決め突起３０を形成すると共に、ＩＣカバー１０Ｉには第２の位置決め部となる位置決め凹部２９を形成している。
【０１６１】
位置決め突起３０は、インターポーザ１３に単数或いは複数形成された突起である。当該位置決め突起３０は、インターポーザ１３に柱状の部材を植設或いは接着することにより形成するか、或いはインターポーザ１３の製造時に一体的に形成する事ができる。
【０１６２】
一方、ＩＣカバー１０Ｉに於ける位置決め凹部２９は、基部２０Ａの所定位置に形成される。当該位置決め凹部２９は、ＩＣカバー１０Ｉの形成時に一体的に形成される。この位置決め凹部２９と位置決め突起３０は対応する位置に形成される。
【０１６３】
従って、当該位置決め凹部２９と位置決め突起３０とを位置合わせし、ＩＣカバー１０Ｉを半導体装置１１Ｇに装着することにより、ＩＣカバー１０Ｉは半導体装置１１Ｇに対して一義的に位置決めされた状態で装着される。これにより、ＩＣカバー１０Ｉと半導体装置１１Ｇとの位置決め処理を容易かつ確実に行なうことができる。
【０１６４】
一方、図２０に示す半導体装置ユニット１２Ｇにあっては、ＩＣカバー１０Ｉは前記図１９に示すＩＣカバー１０Ｉと同一の構成を有するが、半導体装置１１Ｇに設けられる位置決め突起３０に傾斜面３１を形成した点において相違している。このように、位置決め突起３０に傾斜面３１を設けることにより、ＩＣカバー１０Ｉを半導体装置１１Ｇに装着する際、位置決め突起３０は傾斜面３１に案内されて位置決め凹部３０に係合するため、この係合処理を容易に行なうことができる。
【０１６５】
また、図２１に示す半導体装置ユニット１２Ｉにあっては、第１の位置決め部として半導体装置１１Ａの外周縁を利用すると共に、ＩＣカバー１０Ｊに第２の位置決め部となる係合壁３３を配設している。
【０１６６】
係合壁３３は、基部２０Ａの外周縁部位置に於いて下方に向け延出して配設され、インターポーザ１３の接触可能領域１６と接触する凸部２１よりも図中下方に延出する。
【０１６７】
この凸部２１よりも図中下方に延出した部分における係合壁３３の内周壁の形状は、インターポーザ１３の外周形状と対応するよう形成される。この係合壁３３は、ＩＣカバー１０Ｊの形成時に一体的に形成することができる。
【０１６８】
係合壁３３の内周壁の形状がインターポーザ１３の外周縁３２の形状と対応するため、係合壁３３の内周壁とインターポーザ１３（半導体装置１１Ａ）の外周縁３２とを位置決めしてＩＣカバー１０Ｊを半導体装置１１Ａに装着することにより、ＩＣカバー１０Ｊは半導体装置１１Ａに対して一義的に位置決めされた状態で装着される。従って、ＩＣカバー１０Ｊと半導体装置１１Ａとの位置決め処理を容易かつ確実に行なうことができる。
【０１６９】
係る構成によれば、第１の位置決め部を半導体装置１１Ａ（インターポーザ１３）の外周縁３２としているため、半導体装置１１Ａに位置決めのための構成を設ける必要が無い。
【０１７０】
一方、図２２に示す半導体装置ユニット１２Ｉにあっては、ＩＣカバー１０Ｊに設けられた係合壁３３の内周壁面に傾斜面３４を配設している。このように、係合壁３３の内周壁面に傾斜面３４を設けることにより、ＩＣカバー１０Ｊを半導体装置１１Ａに装着する際、インターポーザ１３の外周縁３２と係合壁３３は傾斜面３４に案内されて係合壁３３に係合するため、この係合処理を容易に行なうことができる。
【０１７１】
尚、図１８乃至図２２には図示されていないが、図２に示した搬送時に吸着ヘッド４０でＩＣカバー１０Ｅ，１０Ｆ，１０Ｉ，１０Ｊと半導体装置１１Ａ，１１Ｅ，１１Ｆ，１１Ｇを一緒に吸着するための吸着孔３８をＩＣカバー１０Ｅ，１０Ｆ，１０Ｉ，１０Ｊの中央に適宜設けても良い。
【０１７２】
更に、図２３は図２１、図２２に示した形状とは異なる形状を有するＩＣカバー１０Ｋを用いた半導体装置ユニット１２Ｊを示している。当該半導体装置ユニット１２Ｊは、第１の位置決め部として半導体装置１１Ａのインターポーザ１３（具体的には、インターポーザ１３の底面）を利用すると共に、ＩＣカバー１０Ｋの係合壁３３に内側に向け突出した係止部３５を形成した構成としている。
【０１７３】
当該係止部３５は、ＩＣカバー１０Ｋが半導体装置１１Ａに装着された状態においてインターポーザ１３の底面側縁部に於いて底面と係合する。よって、装着状態においてインターポーザ１３は係止部３５と凸部２１との間に挟持される。このため、装着後にＩＣカバー１０Ｋが半導体装置１１Ａから離脱することを防止でき、半導体装置１１Ａを確実に保護することができる。
【０１７４】
当該係止部３５はＩＣカバー１０Ｋの形成時に一体的に形成される。また、係止部３５は、断面三角形状（上下両面に傾斜面を有した形状）とされているため、半導体装置１１Ａに対しＩＣカバー１０Ｋを操作性よく着脱することができる。
【０１７５】
上記実施例にあってはＩＣカバー１０として、予め半導体素子などを収容する空間を有して予め成形されたものを開示した。しかしながら、インターポーザ上に搭載される半導体チップ、電子部品の種類・数が増加すると、これらに対応する空間を形成する煩雑さが生じてしまう。
【０１７６】
次に説明するＩＣカバーの実施例にあっては、当該ＩＣカバーとして、前記成形体に代えて弾性体シートを適用することにより、係る煩雑さを低減することができる。
【０１７７】
本発明に係る弾性体を用いたＩＣカバー１０Ｌ、及びこれを適用した半導体装置ユニット１２Ｋを図２４に示す。当該ＩＣカバー１０Ｌは、インターポーザ１３に対応した外形寸法を有する直方体形状を有する。勿論、その形状、外形寸法は、インターポーザの形状、寸法に対応して選択することができる。またその材質としてはニトリルゴム、或いはシリコンゴム等が用いられる。尚、その材質選定に際して、ショア硬度タイプＡ５０以上のものを選択することが望ましい。
【０１７８】
係るＩＣカバー１０Ｌは、半導体装置１１Ａの上面に直接載置・装着される。この装着の際、ＩＣカバー１０Ｌの対向面３６に仮止め用の接着剤を塗布し、ＩＣカバー１０Ｌをインターポーザ１３に固定してもよい。ＩＣカバー１０Ｌを弾性材を用いて形成することにより、半導体装置１１Ａ或いは図示されない電子部品の有する高さ（厚さ）は、当該ＩＣカバーの弾性変形により吸収され、前記実施例に於ける空間の設置は不要となる。
【０１７９】
即ち、インターポーザ上に搭載される半導体チップ、電子部品の種類・数が増加した場合であっても、弾性変形によってこれらに対応する空間を実質的に形成することができる。
【０１８０】
また、ＩＣカバー１０Ｌを半導体装置１１Ａに装着した状態において、大きな外力が印加されても、この外力はＩＣカバー１０Ｌが弾性変形することにより吸収される。よって、本実施例に係るＩＣカバー１０Ｌによれば、半導体装置１１Ａを確実に保護することができる。
【０１８１】
係る弾性材からなるＩＣカバー１０Ｌは、その弾性が低下して、前記電子部品の有する高さ（厚さ）に対応した変形が困難となるまで、繰り返し使用することができる。
【０１８２】
本発明に於けるＩＣカバーは、熱可塑性樹脂材料をもって形成することもできる。熱可塑性樹脂を用いて形成したＩＣカバー１０Ｍ、及びこれを適用した半導体装置ユニット１２Ｌを図２５に示す。
【０１８３】
当該ＩＣカバー１０Ｌは、インターポーザ１３に対応した外形寸法を有する直方体形状を有する。勿論、その形状、外形寸法は、インターポーザの形状、寸法に対応して選択することができる。またその材質としては塩化ビニル（ＰＶＣ）が用いられる。この塩化ビニルは、８０℃〜１００℃程度の温度下で軟化する特性を有する。
【０１８４】
係るＩＣカバー１０Ｍは、半導体装置１１Ａの上面に直接載置・装着される。装着の際、ＩＣカバー１０Ｍを上記の８０℃〜１００℃程度まで加熱し、軟化させた状態でＩＣカバー１０Ｍを半導体装置１１Ａに向け加圧する。ＩＣカバー１０Ｍは軟化することにより接着性が生じ、ＩＣカバー１０Ｍは半導体装置１１Ａに仮止め（接着）される。これにより、図２５（Ｂ）に示す半導体装置ユニット１２Ｌが形成される。
【０１８５】
ＩＣカバー１０Ｍを熱可塑性樹脂を用いて形成することにより、半導体装置１１Ａ或いは図示されない電子部品の有する高さ（厚さ）は、当該ＩＣカバー１１Ｍの熱変形により吸収され、前記実施例に於ける空間の設置は不要となる。即ち、インターポーザ上に搭載される半導体チップ、電子部品の種類・数が増加した場合であっても、熱可塑性樹脂の変形によってこれらに対応する空間を実質的に形成することができる。
【０１８６】
また、ＩＣカバー１０Ｍは接着力を持って半導体装置１１Ａに仮止めされるため、装着後ＩＣカバー１０Ｍは半導体装置１１Ａから容易に離脱しない。
【０１８７】
一方，半導体装置１１ＡからＩＣカバー１０Ｍを取り外す際には、再びＩＣカバー１０Ｍを加熱し軟化させる。これにより接着力が低下し、ＩＣカバー１０Ｍを半導体装置１１Ａから容易に取り外すことができる。係る熱可塑性樹脂からなるＩＣカバー１０Ｍも、前記弾性体を用いたＩＣカバー１１Ｌと同様に、繰り返し使用することができる。
【０１８８】
また、次に説明するＩＣカバーの実施例にあっては、ＩＣカバー１０Ｎは、少なくともその表面に導電性を付与し、半導体装置１１Ａに静電気対策を施すことができる。
【０１８９】
即ち、本発明に係るＩＣカバー１０Ｎは、図２６に示す構成に於いて、基部２０Ｆ及び凸部２１の表面に導電性を付与する。
【０１９０】
当該ＩＣカバー１０Ｎの基部２０Ｆ及び凸部２１に導電性を与えるためには、ＩＣカバー１０Ｎの表面にポリカーボネートなどの導電性材料を塗布するか、当該ＩＣカバー１０Ｎを例えばポリカーボネートからなる導電性材料をもって形成するなどの手段を執ることができる。
【０１９１】
係る構造によれば、ＩＣカバー１０Ｎの凸部２１及び基部２０Ｆが少なくとも表面が導電性を有するため、ＩＣカバー１０Ｎを半導体装置１１Ａに装着する際などに、両者の間に静電気が発生したとしても、係る静電気をＩＣカバー１０Ｎを介して除去することができる。従って、半導体装置１１Ａに配設されている半導体チップ１４及びインターポーザ１３に形成された回路などに静電気破壊を招くことが防止される。
【０１９２】
また、本発明にあってはＩＣカバー１０Ｎをインターポーザ１３に形成されたグランド配線に接触させることも可能である。係る構成によれば、ＩＣカバー１０Ｎがシールドケースとしても機能するため、半導体装置１１Ａの試験時等において、半導体チップ１４等に対する電磁的な外乱の影響を防止することができる。
【０１９３】
以上の説明に関し、更に以下の項を開示する。
（付記１）
１または複数の素子が搭載された半導体装置上に、着脱可能な保護用部材を装着することにより前記半導体装置を保護することを特徴とする半導体装置の保護方法。
（付記２）
半導体装置が製造された後から該半導体装置を出荷するまでに実施される各種処理において、該半導体装置を保護する半導体装置の保護方法であって、
該半導体装置に保護用部材を装着した状態で前記各種処理を実施することを特徴とする半導体装置の保護方法。
（付記３）
付記２記載の半導体装置の保護方法において、
前記処理は、吸着チャックを用いて前記半導体装置を吸着しこれを搬送する処理であり、
かつ、前記半導体装置用カバーに吸着孔を形成し、前記吸着チャックが前記半導体装置用カバーを介して前記半導体装置を吸着することを特徴とする半導体装置の保護方法。
（付記４）
半導体装置に着脱可能な半導体装置用カバーを装着し、
該半導体装置用カバーを介して上方より該半導体装置をＩＣコンタクタに押圧して試験することを特徴とする半導体装置の試験方法。
（付記５）
半導体装置に装着される半導体装置用カバーにおいて、
該半導体装置用カバー上面は平らな平面となっており、
該半導体装置用カバー下面には、前記半導体装置の基板部に接する凸部と、前記半導体装置に実装された部品に接しない形状の凹部とを備えることを特徴とする半導体装置用カバー。
（付記６）
付記５記載の半導体装置用カバーにおいて、
前記半導体装置用保護カバー前記半導体装置に簡単に着脱できる構造としたことを特徴とする半導体装置用保護カバー。
（付記７）
付記５または６記載の半導体装置用カバーにおいて、
前記凸部及び前記基部を前記半導体装置の表面の硬度に対して高い硬度を有する材料で形成したことを特徴とする半導体装置用カバー。
（付記８）
付記５または６記載の半導体装置用カバーにおいて、
前記凸部及び前記基部を前記半導体装置の表面の硬度に対して低い硬度を有する材料で形成したことを特徴とする半導体装置用カバー。
（付記９）
付記５または６記載の半導体装置用カバーにおいて、
前記凸部及び前記基部を弾性材料で形成したことを特徴とする半導体装置用カバー。
（付記１０）
半導体装置に装着される半導体装置用カバーにおいて、
該半導体装置用カバー上面は平らな平面となっており、
該半導体装置用カバー下面は、前記半導体装置の基板部と前記半導体装置に実装された部品とに接し、
弾性変形する弾性材からなることを特徴とする半導体装置用カバー。
（付記１１）
付記５または６記載の半導体装置用カバーにおいて、
前記凸部及び前記基部に導電性を持たした構成としたことを特徴とする半導体装置用カバー。
（付記１２）
付記６乃至１１のいずれか１項に記載の半導体装置用カバーにおいて、
装着状態で前記半導体装置に係止される係止部を設けたことを特徴とする半導体装置用カバー。
（付記１３）
付記６乃至１２のいずれか１項に記載の半導体装置用カバーにおいて、
前記基部の外形を、装着される前記半導体装置の外形に拘わらず既定の外形形状としたことを特徴とする半導体装置用カバー。
（付記１４）
半導体装置と、
付記５乃至１３のいずれか１項に記載された半導体装置用カバーとを有することを特徴とする半導体装置ユニット。
（付記１５）
付記１４記載の半導体装置ユニットにおいて、
前記半導体装置に第１の位置決め部を設けると共に前記半導体装置用カバーに第２の位置決め部を設け、
前記第１の位置決め部と前記第２の位置決め部が係合することにより、前記半導体装置と前記半導体装置用カバーとの位置決めを行なう構成としたことを特徴とする半導体装置ユニット。
（付記１６）
付記１５記載の半導体装置ユニットにおいて、
前記第１の位置決め部を突起部により形成すると共に、前記第２の位置決め部を該突起部と係合する凹部とにより構成したことを特徴とする半導体装置ユニット。
（付記１７）
付記１６記載の半導体装置ユニットにおいて、
前記突起部に、前記凹部の相対的な挿入を案内する傾斜面を形成したことを特徴とする半導体装置ユニット。
（付記１８）
付記１５記載の半導体装置ユニットにおいて、
前記第１の位置決め部を前記半導体装置の外周縁とすると共に、前記第２の位置決め部を該外周縁と係合する係合壁とにより構成したことを特徴とする半導体装置ユニット。
（付記１９）
付記１８記載の半導体装置ユニットにおいて、
前記係合壁に、前記外周縁との係合を案内する傾斜面を形成したことを特徴とする半導体装置ユニット。
（付記２０）
付記１５記載の半導体装置ユニットにおいて、
前記第１の位置決め部及び前記第２の位置決め部を認識マークにより構成したことを特徴とする半導体装置ユニット。
（付記２１）
一対のトレイ半体により構成されるトレイ内に、半導体装置を装着し梱包する半導体装置の梱包構造において、
前記トレイ半体と前記半導体装置の表面との間に、付記５乃至１３のいずれか１項に記載された半導体装置用カバーを配設したことを特徴とする半導体装置の梱包構造。
（付記２２）
エンボステープ上に半導体装置を貼着し梱包する半導体装置の梱包構造において、
前記半導体装置の表面に、付記５乃至１３のいずれか１項に記載された半導体装置用カバーを配設したことを特徴とする半導体装置の梱包構造。
【図面の簡単な説明】
【０１９４】
【図１】図１は、本発明の対象とする技術を説明するための図であり、半導体装置が組み立てられた後、搬送され、試験後、出荷されるまでの工程を示す。
【図２】図２は、図１に示す工程に於ける搬送工程を説明するための図である。
【図３】図３は、図１に示す工程に於ける試験工程を説明するための図である（その１）。
【図４】図４は、図１に示す工程に於ける試験工程を説明するための図である（その２）。
【図５】図５は、図１に示す工程に於ける試験工程を説明するための図である（その３）。
【図６】図６は、図１に示す工程に於ける試験工程を説明するための図である（その４）。
【図７】図７は、図１に示す工程に於ける梱包・出荷工程を説明するための図である（その１）。
【図８】図８は、図１に示す工程に於ける梱包・出荷工程を説明するための図である（その２）。
【図９】図９は、本発明に於けるＩＣカバーの適用状態を説明するための図である。
【図１０】図１０は、前記ＩＣカバーを適用した半導体装置ユニットを説明するための図である。
【図１１】図１１は、ＩＣカバーの第１の変形例を説明するための図である。
【図１２】図１２は、ＩＣカバーの第２の変形例を説明するための図である。
【図１３】図１３は、ＩＣカバーの第３の変形例を説明するための図である。
【図１４】図１４は、ＩＣカバーの第４の変形例を説明するための図である。
【図１５】図１５は、前記ＩＣカバーの第４の変形例を適用した半導体装置ユニットを説明するための図である。
【図１６】図１６は、ＩＣカバーの第５の変形例を説明するための図である。
【図１７】図１７は、前記ＩＣカバーの第５の変形例を適用した半導体装置ユニットを説明するための図である。
【図１８】図１８は、半導体装置に対するＩＣカバーの位置決め手段を説明するための図である。
【図１９】図１９は、半導体装置に対するＩＣカバーの位置決め手段の他の例を説明するための図である。
【図２０】図２０は、半導体装置に対するＩＣカバーの位置決め手段の他の例を説明するための図である。
【図２１】図２１は、半導体装置に対するＩＣカバーの位置決め手段の他の例を説明するための図である。
【図２２】図２２は、半導体装置に対するＩＣカバーの位置決め手段の他の例を説明するための図である。
【図２３】図２３は、半導体装置に対するＩＣカバーの位置決め手段の他の例を説明するための図である。
【図２４】図２４は、ＩＣカバーの材質を変更した例を説明するための図である。
【図２５】図２５は、ＩＣカバーの材質を変更した他の例を説明するための図である。
【図２６】図２６は、ＩＣカバーの材質の更なる変形例を説明するための図である。
【符号の説明】
【０１９５】
１０Ａ〜１０Ｎ  ＩＣカバー
１１Ａ〜１１Ｇ  半導体装置
１２Ａ〜１２Ｌ  半導体装置ユニット
１３  インターポーザ
１４  半導体チップ
１６  接触可能位置
１７  アンダーフィル材
１８  電子部品
１９  スタック用はんだボール
２０Ａ〜２０Ｆ  基部
２１  凸部
２２Ａ〜２２Ｄ  収納部
２３  カバー表面
２４  バンプ収納部
２５  位置決め片
２６  位置決め凹部
２７，２８  位置決めマーク
２９  位置決め凹部
３０  位置決め突起
３１，３４，６３  傾斜面
３２  外周縁
３３  係合壁
３５  係止部
３８  吸引孔
４０  吸着ヘッド
４１  吸引ノズル
４５Ａ，４５Ｂ  コンタクタ
５０  ガイド部
５１  蓋体
５５  トレイ
５６  上部トレイ半体
５７  下部トレイ半体
５８，６２  収納部
６０  エンボステープ
６１  リール
６３  カバーテープ
【図１】
2005116762.tif 000003
【図２】
2005116762.tif 000004
【図３】
2005116762.tif 000005
【図４】
2005116762.tif 000006
【図５】
2005116762.tif 000007
【図６】
2005116762.tif 000008
【図７】
2005116762.tif 000009
【図８】
2005116762.tif 000010
【図９】
2005116762.tif 000011
【図１０】
2005116762.tif 000012
【図１１】
2005116762.tif 000013
【図１２】
2005116762.tif 000014
【図１３】
2005116762.tif 000015
【図１４】
2005116762.tif 000016
【図１５】
2005116762.tif 000017
【図１６】
2005116762.tif 000018
【図１７】
2005116762.tif 000019
【図１８】
2005116762.tif 000020
【図１９】
2005116762.tif 000021
【図２０】
2005116762.tif 000022
【図２１】
2005116762.tif 000023
【図２２】
2005116762.tif 000024
【図２３】
2005116762.tif 000025
【図２４】
2005116762.tif 000026
【図２５】
2005116762.tif 000027
【図２６】
2005116762.tif 000028