(57)【要約】【課題】有機ＥＬ素子を使った表示装置において輝度にばらつきが生じる。【解決手段】走査線１２の電位がローのとき、電源Ｖｃａは第２トランジスタＴｒ２のドレイン電極とほぼ同じパルス電圧を発光素子ＥＬのカソード電極に印加する。容量カップリングにより、第２トランジスタＴｒ２のソース電極の電圧が高くなる。このとき、制御線２０の電位がハイになり第３トランジスタＴｒ３がオン状態になる。電源Ｖｂｂの電圧は第２トランジスタＴｒ２のソース電極の電圧より低い。すなわち、第２トランジスタＴｒ２のゲート絶縁膜には逆バイアスがかかる。したがって、発光素子ＥＬを駆動することにより第２トランジスタＴｒ２に生じた特性変動が戻る。【選択図】  図２
2005227310.tif 000002
【特許請求の範囲】
【請求項１】
電流駆動型の発光素子とその発光素子を駆動するトランジスタとを含む駆動回路の駆動方法であって、
前記発光素子を駆動しない期間に、前記発光素子の発光時とは逆のバイアスを前記トランジスタのゲート電極にかけるとともに、前記トランジスタのドレイン電極およびソース電極の電位差により生じる電界の向きが前記発光素子の発光時とは逆向きになるようにドレイン電極またはソース電極に電圧を印加する補正ステップを含むことを特徴とする発光素子の駆動方法。
【請求項２】
前記発光素子は前記トランジスタのドレイン電極またはソース電極に接続されており、前記補正ステップは、前記電界が生じるように前記発光素子が接続されているドレイン電極またはソース電極に所定の電圧を印加することを特徴とする請求項１に記載の発光素子の駆動方法。
【請求項３】
前記発光素子は前記トランジスタのドレイン電極またはソース電極に接続されており、前記補正ステップは、前記電界が生じるように前記発光素子を通した容量結合によってドレイン電極またはソース電極に所定の電圧を印加することを特徴とする請求項１または２に記載の発光素子の駆動方法。
【請求項４】
電流駆動型の発光素子と、
前記発光素子を駆動する駆動用トランジスタと、
前記発光素子を駆動しない期間に、前記発光素子の発光時とは逆のバイアスを前記駆動用トランジスタのゲート電極にかけるとともに、前記駆動用トランジスタのドレイン電極およびソース電極の電位差により生じる電界の向きが前記発光素子の発光時とは逆向きになるようにドレイン電極またはソース電極に電圧を印加する回路と、
を備えることを特徴とする画素回路。
【請求項５】
複数の発光素子を備えるアクティブマトリックス型の表示装置であって、
発光させる発光素子を選択するための走査用トランジスタと、
この走査用トランジスタを介して供給された輝度信号に基づいて、前記発光素子に供給する電流を調整する駆動用トランジスタと、
前記発光素子を駆動しない期間に、前記発光素子の発光時とは逆のバイアスを前記駆動用トランジスタのゲート電極にかけるとともに、前記駆動用トランジスタのドレイン電極およびソース電極の電位差により生じる電界の向きが前記発光素子の発光時とは逆向きになるようにドレイン電極またはソース電極に電圧を印加する回路と、
を備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を利用した表示装置に関する。本発明はとくに、発光素子の駆動方法およびその駆動方法により発光素子を駆動する回路およびその回路を備える表示装置に関する。
【背景技術】
【０００２】
発光素子として機能する有機エレクトロルミネッセンス素子（以下、単に「有機ＥＬ素子」という）を用いた表示装置が、ＣＲＴやＬＣＤに代わる表示装置として注目されている。特に薄膜トランジスタ（Thin Film Transistor;以下単に「ＴＦＴ」と略す）をスイッチング素子として備えるアクティブマトリックス型有機エレクトロルミネッセンス表示装置（以下、単に「有機ＥＬ表示装置」とも言う）は次世代平面表示装置の主役として考えられている。
【０００３】
有機ＥＬ素子は駆動電流値により輝度が変化するため、駆動用のトランジスタの特性変動に敏感に影響を受ける。トランジスタの特性変動を抑制する方法として、トランジスタのゲート電極に動作時と逆方向の電圧を加える方法が開示されている（特許文献１）。
【特許文献１】特開２００２−１５１６６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の発明は、トランジスタにＸ線電気変換器を接続したＸ線撮像装置に関するものであるが、この技術を単に電流駆動型の発光素子に適用しても、発光時の輝度の経時変動を抑制することはできない。
【０００５】
本発明はこうした点に鑑みてなされたもので、その目的は、発光時の輝度の経時変動を抑制する点にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、電流駆動型の発光素子とその発光素子を駆動するトランジスタとを含む画素回路の駆動方法である。この駆動方法は、発光素子を駆動しない期間に、発光素子の発光時とは逆のバイアスをトランジスタのゲート電極にかけるとともに、トランジスタのドレイン電極およびソース電極の電位差により生じる電界の向きが発光素子の発光時とは逆向きになるようにドレイン電極またはソース電極に電圧を印加する補正ステップを含む。
【０００７】
この態様によれば、トランジスタのゲート絶縁膜に、発光素子を駆動するときとは逆のバイアスがかかるので、発光素子を駆動することにより変動したトランジスタの特性を補正することができる。これにより、発光を続けることによる輝度の変動を抑制できる。
【０００８】
発光素子はトランジスタのドレイン電極またはソース電極に接続されており、補正ステップは、発光時とは逆向きの電界が生じるように発光素子が接続されているドレイン電極またはソース電極に所定の電圧を印加してもよい。
【０００９】
発光素子はトランジスタのドレイン電極またはソース電極に接続されており、補正ステップは、発光時とは逆向きの電界が生じるように発光素子を通した容量結合によってドレイン電極またはソース電極に所定の電圧を印加してもよい。これにより、発光素子に電流を流さないように電圧を印加できるので、トランジスタの特性を補正する処理にともない発光素子が劣化してしまうことを防止できる。
【００１０】
本発明の別の態様は、発光素子を駆動する画素回路である。この画素回路は、電流駆動型の発光素子と、発光素子を駆動する駆動用トランジスタと、発光素子を駆動しない期間に、発光素子の発光時とは逆のバイアスを駆動用トランジスタのゲート電極にかけるとともに、駆動用トランジスタのドレイン電極およびソース電極の電位差により生じる電界の向きが発光素子の発光時とは逆向きになるようにドレイン電極またはソース電極に電圧を印加する回路とを備える。
【００１１】
本発明のさらに別の態様は、複数の発光素子を備えるアクティブマトリックス型の表示装置である。この表示装置は、発光させる発光素子を選択するための走査用トランジスタと、この走査用トランジスタを介して供給された輝度信号に基づいて、発光素子に供給する電流を調整する駆動用トランジスタと、発光素子を駆動しない期間に、発光素子の発光時とは逆のバイアスを駆動用トランジスタのゲート電極にかけるとともに、駆動用トランジスタのドレイン電極およびソース電極の電位差により生じる電界の向きが発光素子の発光時とは逆向きになるようにドレイン電極またはソース電極に電圧を印加する回路とを備える。
【００１２】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１３】
本発明によれば、発光時の輝度の経時変動を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
一般に表示装置を構成する自己発光型の有機ＥＬ素子は、駆動用の薄膜トランジスタと接続されている。有機ＥＬ素子の発光時の輝度の変化は、素子自体の劣化と駆動用トランジスタの特性の変化とをその起因とする。例えば４０インチを超える大画面の表示装置を、有機ＥＬ素子を用いて作る場合、製造上の問題から比較的特性の安定した低温ポリシリコンを使うことは困難である。そこで本発明者らは、非結晶シリコン薄膜トランジスタを使った表示装置の開発を進めた。非結晶シリコンで形成されたトランジスタは、低温ポリシリコンと比べて特性が不安定であり、電圧を加えるとしきい値電圧が変動してしまう。このため、トランジスタの特性変動を原因とする輝度の変化が大きくなってしまう。本発明者らは、実験により例えばｎチャネル型トランジスタの特性劣化がゲート絶縁膜中の電界が最も大きくなるソース端で起こることを特定し、劣化状態の評価方法を確立した。そして、その評価方法をベースに、トランジスタのソース電極をドレイン電極より高い電圧にした状態でゲート電極に駆動時と逆方向の電圧をかけることでしきい値電圧のシフトを戻す技術を確立した。これにより、駆動用トランジスタの特性が変化することによる、輝度の変化を抑制できる。この技術は、駆動用トランジスタが非結晶シリコン薄膜トランジスタのみならず、例えば低温ポリシリコンＴＦＴおよびペンタセン等を用いた有機ＴＦＴ、Ｆ８Ｔ２（poly(9,9-dloctylfluorene-co-bithiophene)）等を用いた高分子有機ＴＦＴに対しても利用できる。
【００１５】
（第１の実施の形態）
図１は、第１の実施の形態に係る表示装置１００の回路構成を示す図である。第１画素回路１０ａ、第２画素回路１０ｂ、第３画素回路１０ｃ、および第４画素回路１０ｄ（以下、単に「画素回路１０」という）は、それぞれ１画素分の回路である。詳細は後述するが、画素回路１０は、スイッチ素子としてのトランジスタＴｒ１、トランジスタＴｒ３、駆動素子としてトランジスタＴｒ２、発光素子ＥＬ、容量Ｃ１を含む。トランジスタＴｒ２の特性変動を補正する場合に、トランジスタＴｒ３はオン状態になる。データ制御回路１０２は、データ線１８を介してそれぞれの画素回路１０に書き込むべき輝度データを出力する。選択制御回路１０４は、輝度データを書き込む画素回路１０を選択するための走査信号の出力を制御する。図示するとおり、複数の走査線１２と複数のデータ線１８が縦横に設けられ、これらが交わる部分にそれぞれ画素回路１０が配置される。第１電圧源１０８および第３電圧源１１２は、定電圧電源である。第２電圧源１１０は、可変定電圧電源である。以下、第１電圧源１０８を「電源Ｖｄｄ」といい、第２電圧源１１０を「電源Ｖｃａ」といい、第３電圧源１１２を「電源Ｖｂｂ」という。補正制御回路１０６は、トランジスタＴｒ３のゲート電極と接続しており、トランジスタＴｒ３を制御する。
【００１６】
図２は、画素回路１０の構成を示す図である。第１トランジスタＴｒ１、第２トランジスタＴｒ２、および第３トランジスタＴｒ３は、ｎチャネル型の薄膜トランジスタである。第１トランジスタＴｒ１はスイッチング用である。第２トランジスタＴｒ２は例えば有機ＥＬ素子などの自己発光型の発光素子ＥＬを駆動するためのトランジスタである。第３トランジスタＴｒ３は第２トランジスタＴｒ２のゲート電極に逆バイアスを印加するためのトランジスタである。
【００１７】
第１トランジスタＴｒ１のゲート電極は走査線１２と接続され、ドレイン電極はデータ線１８に接続され、ソース電極は第２トランジスタＴｒ２のゲート電極、第３トランジスタＴｒ３のソース電極、および容量Ｃ１の一方の電極に接続されている。容量Ｃ１の他方の電極は第１電源線１４に接続されている。第１電源線１４は電源Ｖｄｄと接続されている。第２トランジスタＴｒ２のドレイン電極は第１電源線１４に接続され、ソース電極は発光素子ＥＬのアノード電極に接続されている。発光素子ＥＬのカソード電極は電源Ｖｃａに接続されている。第３トランジスタＴｒ３のドレイン電極は第２電源線１６に接続され、ゲート電極は制御線２０に接続される。第２電源線１６は電源Ｖｂｂに接続される。データ線１８は、図１のデータ制御回路１０２に接続され、発光素子ＥＬに流れる電流を決定する輝度データを伝達する。制御線２０は、図１の補正制御回路１０６と接続され、第３トランジスタＴｒ３を制御するタイミングを指定する信号を伝達する。
【００１８】
発光素子ＥＬが発光しない間、すなわち第１トランジスタＴｒ１がオン状態でない間に、電源Ｖｃａは発光素子ＥＬのカソード電極に正のパルス電圧を印加する。そのパルス電圧の大きさは、第２トランジスタＴｒ２の電源電圧Ｖｄｄと同程度もしくはそれ以上の電圧であって、第２トランジスタＴｒ２のドレイン、ソース間の降伏電圧未満であることが好ましい。発光素子ＥＬのカソード電極に正のパルス電圧を印加することにより、容量カップリングで第２トランジスタＴｒ２のソース電極の電圧が高くなる。このため、このパルス電圧の印加で発光素子ＥＬは劣化しない。別の例では、第２トランジスタＴｒ２と発光素子ＥＬとの経路上にスイッチを設け、発光素子ＥＬと電気的に分離するとともに、第２トランジスタＴｒ２のソース電極に電圧を印加する構成にしてもよい。要は、画素回路１０は、発光素子ＥＬを劣化させないように、すなわち発光素子ＥＬに電流を流さないように第２トランジスタＴｒ２のソース電極の電圧を高くする構成を含めばよい。
【００１９】
また、発光素子ＥＬのカソード電極に正のパルス電圧が印加されている間に、第３トランジスタＴｒ３はオン状態になり、第２トランジスタＴｒ２のゲート電極に電源Ｖｂｂの電圧が印加される。電源Ｖｂｂの電圧は、電源Ｖｃａの電圧より低い電圧であり、第２トランジスタＴｒ２の特性や駆動時の第２トランジスタＴｒ２のソース端の電界の大きさなどに基づいて適切に設定される。すなわち、第２トランジスタＴｒ２のゲート電極に逆バイアスがかかるように電圧が印加される。これにより、第２トランジスタＴｒ２のソース端に電界がかかることで生じたしきい値電圧のシフトを戻すことができるので、しきい値電圧のシフトによる発光素子ＥＬの輝度の変化を抑制できる。以下、この処理を「リフレッシュ処理」といい、リフレッシュ処理の期間、すなわち逆バイアスを印加している期間を「リフレッシュ期間」という。
【００２０】
本発明者らの実験では、電源Ｖｂｂの電圧と電源Ｖｃａの電圧の電位差が２０Ｖ以上のときにしきい値電圧のシフトを戻すことができた。また、発光素子ＥＬのカソード電極に印加する正のパルスのパルス幅、すなわちリフレッシュ期間も、第２トランジスタＴｒ２の特性や駆動時の第２トランジスタＴｒ２のソース端の電界の大きさなどに基づいて適切に設定される。実験では、発光素子ＥＬのカソード電極に正のパルス電圧を印加する期間は数ｍｓｅｃが適当であった。
【００２１】
発光素子ＥＬを発光する間、電源Ｖｃａは発光素子ＥＬに電流が流れるように電圧を下げ、リフレッシュ期間とは異なる所定の電圧に設定される。つまり、電源Ｖｃａは、リフレッシュ処理時の電圧（以下、単に「リフレッシュ電圧」という）と、発光素子ＥＬを発光する際の電圧（以下、単に「発光電圧」という）とを生成できる。発光素子ＥＬが発光している間、第３トランジスタＴｒ３はオフ状態になっている。
【００２２】
図３は、図２の走査線１２および制御線２０における信号のタイミングと、電源Ｖｃａならびに第２トランジスタＴｒ２のゲート電極の電圧の関係を示すタイミングチャートである。リフレッシュ期間において、制御線２０の電位がハイになり、それ以外の期間ではローになる。電源Ｖｃａは、制御線２０の立ち上がりのタイミングでリフレッシュ電圧に切り替わり、図２の発光素子ＥＬのカソード電極に印加する。すなわち、図２の第２トランジスタＴｒ２のソース電極の電圧が、ドレイン電極の電圧とほぼ同じになるまで昇圧される。
【００２３】
また、制御線２０がハイになることにより、図２の第３トランジスタＴｒ３がオン状態になり、第２トランジスタＴｒ２のゲート電極が電源Ｖｂｂの電圧になる。電源Ｖｂｂの電圧は、電源Ｖｃａの電圧より低いため、第２トランジスタＴｒ２のゲート絶縁膜に発光素子ＥＬを駆動するときとは逆のバイアスがかかる。これにより、第２トランジスタＴｒ２のしきい値が戻る。
【００２４】
その後、制御線２０の立ち下がりのタイミングで走査線１２の電位がハイになり、第３トランジスタＴｒ３がオフ状態になるとともに、第１トランジスタＴｒ１がオン状態になり輝度に応じた電圧（以下、単に「輝度信号」という）が第２トランジスタＴｒ２のゲート電極および容量Ｃ１に印加される。輝度信号を入力した後、電源Ｖｃａの電圧が発光電圧に設定され、発光素子ＥＬが駆動される。図２を用いて説明した画素回路１０によれば、トランジスタの特性変動を抑制できるので、結果的に発光時の輝度の変動を抑えることができる。さらに、カレントミラー回路などの補償回路を構成するよりも少ない素子の数で、発光時の輝度の変動を抑えることができるので、経済性が高く、信頼性の高い表示装置を提供できる。また、素子数が少ないことから開口率を高めることができる。
【００２５】
（第２の実施の形態）
図４は、第２の実施の形態に係る表示装置１００の画素を駆動する画素回路５０の構成を示す図である。本図の構成において、既に説明した構成と同一の符号が付された構成は、既に説明した同一の符号が付された構成と機能および動作が同様である。ここでは、第２の実施の形態として特徴的な構成について説明する。
【００２６】
第１トランジスタＴｒ１のゲート電極は走査線１２に接続され、ドレイン電極はデータ線１８に接続され、ソース電極は容量Ｃ２の一方の電極および第２トランジスタＴｒ２に接続される。第２トランジスタＴｒ２のドレイン電極は第１電源線１４に接続され、ソース電極は発光素子ＥＬのアノード電極に接続される。発光素子ＥＬのカソード電極は電源Ｖｃａに接続される。容量Ｃ２の他方の電極は制御線５４に接続される。つまり、制御線５４の電位を変えることにより、第２トランジスタＴｒ２のゲート電極にかかる電圧を変えることができる。これにより、図２の容量Ｃ１と第３トランジスタＴｒ３の役割を、容量Ｃ２で実現できる。すなわち、回路規模を小さくできる。
【００２７】
図５は、図４の走査線１２および制御線５４における信号のタイミングと、電源Ｖｃａならびに第２トランジスタＴｒ２のゲート電極の電圧の関係を示すタイミングチャートである。リフレッシュ期間の間、図４の電源Ｖｃａはリフレッシュ電圧を発光素子ＥＬのカソード電極に印加する。また、リフレッシュ期間内に、第２トランジスタＴｒ２に逆バイアスがかかるように制御線５４の電位を下げる。これにより、第２トランジスタＴｒ２のリフレッシュ処理が行われる。その後、走査線１２の立ち上がりタイミングで、制御線５４の電位を、発光素子ＥＬを発光する際の電位に戻す。また、走査線１２の電位がハイの間、第１トランジスタＴｒ１がオン状態となり、輝度信号が第２トランジスタＴｒ２と容量Ｃ２の一方の電極に入力される。輝度信号を入力した後、電源Ｖｃａの電圧が発光電圧に設定され、発光素子ＥＬが駆動される。
【００２８】
（第３の実施の形態）
図６は、第３の実施の形態に係る表示装置１００の画素を駆動する画素回路７０の構成を示す図である。本図の構成において、既に説明した構成と同一の符号が付された構成は、既に説明した同一の符号が付された構成と機能および動作が同様である。ここでは、第３の実施の形態として特徴的な構成について説明する。
【００２９】
第１トランジスタＴｒ１および第３トランジスタＴｒ３は、ｎチャネル型の薄膜トランジスタである。第４トランジスタＴｒ４は、ｐチャネル型の薄膜トランジスタである。ｐチャネル型のトランジスタの場合、ゲート電極にローが印加されるとオン状態になるので、第４トランジスタＴｒ４のゲート絶縁膜中の電界は、ドレイン端において最も大きくなる。このため、第４トランジスタＴｒ４に対するリフレッシュ処理は、第４トランジスタＴｒ４のドレイン電極をソース電極より低い電圧にした状態で、ゲート電極に駆動時と逆の電圧をかけることで実現される。
【００３０】
第１トランジスタＴｒ１のゲート電極は走査線１２に接続され、ドレイン電極はデータ線１８に接続され、ソース電極は容量Ｃ１の一方の電極、第４トランジスタＴｒ４のゲート電極および第３トランジスタＴｒ３のソース電極に接続される。容量Ｃ１の他方の電極は第１電源線１４を介して第４電圧源１２０に接続される。発光素子ＥＬのアノード電極は、第１電源線１４を介して第４電圧源１２０に接続され、カソード電極は第４トランジスタＴｒ４のドレイン電極に接続される。第４トランジスタＴｒ４のソース電極は接地される。第３トランジスタＴｒ３のドレイン電極は、第２電源線１６を介して電源Ｖｂｂに接続され、ゲート電極は制御線２０に接続される。
【００３１】
第４電圧源１２０は、発光素子ＥＬを発光させる場合と第４トランジスタＴｒ４をリフレッシュ処理する場合とで異なる電圧を生成する。発光素子ＥＬが発光しない間、第４電圧源１２０は発光素子ＥＬのアノード電極に負のパルス電圧を印加する。そのパルス電圧の大きさは、接地した第４トランジスタＴｒ４のソース電極の電圧と同程度もしくはそれ以下の電圧であって、第４トランジスタＴｒ４のドレイン、ソース間の降伏電圧未満であることが好ましい。以下、第４電圧源１２０を「電源Ｖｄｄ」という。
【００３２】
また、発光素子ＥＬのアノード電極に負のパルス電圧が印加されている間に、第３トランジスタＴｒ３はオン状態になり、第４トランジスタＴｒ４のゲート電極に電源Ｖｂｂの電圧が印加される。電源Ｖｂｂの電圧は、電源Ｖｄｄの電圧より高い電圧であり、第４トランジスタＴｒ４の特性や駆動時の第４トランジスタＴｒ４のドレイン端の電界の大きさなどに基いて適切に設定される。すなわち、第４トランジスタＴｒ４のゲート電極に逆バイアスがかかるように印加される。これにより、第４トランジスタＴｒ４のドレイン端に電界がかかることで生じたしきい値電圧のシフトを戻すことができるので、しきい値電圧のシフトによる発光素子ＥＬの輝度の変化を抑制できる。
【００３３】
図７は、図６の走査線１２および制御線２０における信号のタイミングと、電源Ｖｄｄならびに第４トランジスタＴｒ４のゲート電極の電圧の関係を示すタイミングチャートである。リフレッシュ期間において、制御線２０の電位がハイになり、それ以外の期間ではローになる。電源Ｖｄｄは、制御線２０の立ち上がりのタイミングでリフレッシュ電圧に切り替わり、図６の発光素子ＥＬのアノード電極に印加する。すなわち、図６の第４トランジスタＴｒ４のドレイン電極の電圧が、ソース電極の電圧とほぼ同じになるまで降圧される。
【００３４】
また、制御線２０がハイになることにより、図６の第３トランジスタＴｒ３がオン状態になり、第４トランジスタＴｒ４のゲート電極が電源Ｖｂｂの電圧になる。電源Ｖｂｂの電圧は、電源Ｖｄｄの電圧より高いため、第４トランジスタＴｒ４のゲート絶縁膜に発光素子ＥＬを駆動するときとは逆のバイアスがかかる。これにより、第４トランジスタＴｒ４のしきい値が戻る。
【００３５】
その後、制御線２０の立ち下がりのタイミングで走査線１２の電位がハイになり、第３トランジスタＴｒ３がオフ状態になるとともに、第１トランジスタＴｒ１がオン状態になり輝度に応じた電圧（以下、単に「輝度信号」という）が第４トランジスタＴｒ４のゲート電極および容量Ｃ１に印加される。輝度信号を入力した後、電源Ｖｄｄの電圧が発光電圧に設定され、発光素子ＥＬが駆動される。
【００３６】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００３７】
以下、本発明の実施の形態の画素回路１０および画素回路５０を構成する部材と特許請求の範囲に記載した部材との対応関係を例示する。請求項における「発光素子を駆動しない期間に、発光素子の発光時とは逆のバイアスを駆動用トランジスタのゲート電極にかける回路」は、図１の補正制御回路１０６、第２電圧源１１０、第３トランジスタＴｒ３、制御線２０に対応してよい。また、図４の電源Ｖｃａ、容量Ｃ２、制御線５４などに対応してよい。また、図６の第４電圧源１２０、第３トランジスタＴｒ３、制御線５４などに対応してよい。
【図面の簡単な説明】
【００３８】
【図１】第１の実施の形態に係る表示装置の回路構成を示す図である。
【図２】第１の実施の形態に係る表示装置の画素を駆動する画素回路の構成を示す図である。
【図３】図２の走査線および制御線における信号のタイミングと、電源ならびに第２トランジスタのゲート電極の電圧の関係を示すタイミングチャートである。
【図４】第２の実施の形態に係る表示装置の画素を駆動する画素回路の構成を示す図である。
【図５】図４の走査線および制御線における信号のタイミングと、電源ならびに第２トランジスタのゲート電極の電圧の関係を示すタイミングチャートである。
【図６】第３の実施の形態に係る表示装置の画素を駆動する画素回路の構成を示す図である。
【図７】図６の走査線および制御線における信号のタイミングと、電源ならびに第４トランジスタのゲート電極の電圧の関係を示すタイミングチャートである。
【符号の説明】
【００３９】
１０  画素回路、１２  走査線、１４  第１電源線、１６  第２電源線、１８  データ線、２０  制御線、Ｔｒ１  第１トランジスタ、Ｔｒ２  第２トランジスタ、Ｔｒ３  第３トランジスタ、Ｃ１  容量、ＥＬ  発光素子、Ｖｃａ  電源、５０  画素回路、５４  制御線、７０  画素回路、Ｔｒ４  第４トランジスタ。
【図１】
2005227310.tif 000003
【図２】
2005227310.tif 000004
【図３】
2005227310.tif 000005
【図４】
2005227310.tif 000006
【図５】
2005227310.tif 000007
【図６】
2005227310.tif 000008
【図７】
2005227310.tif 000009