(57)【要約】【課題】  １フレームをサブフレームに分割し、光変調素子と光偏向素子を用いて各サブフレームの画像を時分割で表示する画像表示において、並列画像処理を低速部品で実現できる画像表示システムを提供する。【解決手段】  サブフレーム分割部９が、フレームバッファ８に格納された１フレーム分の画像データを複数のサブフレームに対応づけて分割してサブフレームメモリ４〜７に格納し、光変調素子２０が、分割されたそれぞれの画像データごとに、その画像データを用いて光変調を行ない、光偏向素子がその変調光を偏向してフレームの対応する位置に各サブフレームを時分割で表示する画像表示システムにおいて、それぞれのサブフレームデータの画像処理を前記サブフレームごとに行なう際、複数の画像処理回路１０がそのサブフレームごとの画像処理を並列処理で行なう構成にした。【選択図】  図５
2005189546.tif 000002
【特許請求の範囲】
【請求項１】
表示される１フレーム分の画像データを複数のサブフレームに対応づけて分割する画像データ分割手段を備え、その画像データ分割手段により分割されたそれぞれの画像データごとに画像データで変調された変調光を光偏向素子を用いて偏向してフレームの対応する位置に各サブフレームを時分割で表示する画像表示システムにおいて、それぞれのサブフレームデータの画像処理を前記サブフレームごとに行ない、そのサブフレームごとの画像処理を並列処理で行なう画像処理回路を有することを特徴とする画像表示システム。
【請求項２】
請求項１記載の画像表示システムにおいて、入力される画像データは表示されるサブフレームの画素配列とは異なる画素配列で入力される構成であり、その入力画像データを表示されるサブフレームの画素配列にしてそのサブフレームに対応したサブフレームデータに分割する構成を有することを特徴とする画像表示システム。
【請求項３】
請求項１または請求項２記載の画像表示システムにおいて、前記画像処理として、光変調素子の画質調整処理を行なう構成にしたことを特徴とする画像表示システム。
【請求項４】
請求項３記載の画像表示システムにおいて、前記画質調整処理として、前記光変調素子の各画素対応部について、明るさ調整、コントラスト調整、またはガンマ調整を行なう構成にしたことを特徴とする画像表示システム。
【請求項５】
請求項１乃至請求項４のいずれか１項に記載の画像表示システムにおいて、表示されるサブフレームデータに対してＯＳＤ処理により生成した画像データを重ねるＯＳＤ処理手段を備えたことを特徴とする画像表示システム。
【請求項６】
請求項１乃至請求項５のいずれか１項に記載の画像表示システムにおいて、画像表示システムを画像出力装置と表示装置から構成し、前記画像出力装置では、前記画像データ分割手段により１フレーム分の画像データを複数のサブフレームに対応づけて分割し、そのサブフレームごとに前処理して表示装置へ出力し、前記表示装置では、前記画像出力装置から受け取った画像データについて光変調素子の画質調整を行なう構成にしたことを特徴とする画像表示システム。
【請求項７】
請求項１乃至請求項６のいずれか１項に記載の画像表示システムにおいて、前記光偏向素子が液晶である構成にしたことを特徴とする画像表示システム。
【請求項８】
請求項７記載の画像表示システムにおいて、前記液晶が、その液晶を挟持する基板に対して垂直に配向している強誘電性液晶である構成にしたことを特徴とする画像表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光変調素子からの光を偏向素子で偏向して表示するプロジェクタなど画像表示システムに係り、特に、表示される１フレームの画像データを複数のサブフレームの画像データに分割し、時分割で光変調素子の解像度以上の表示を実現するとともに、その変調に用いる画像データの画像処理を効率よく行なうことができる画像表示システムに関する。
【背景技術】
【０００２】
近年、情報処理装置の処理能力の飛躍的増大により表示画像の高解像度化が進んでおり、それに伴ってプロジェクタなど画像表示システムにおいても高解像度化の要求が高まってきている。
一方、画像表示システムにおいては、原画像に対して様々な処理を行なって表示する場合が多いが、高解像度化が進むと、それに伴ってますます高速の処理速度が必要になる。例えばＱＸＧＡ（水平２０４８画素×垂直１５３６画素）では、処理のためのクロック周波数が３００ＭＨｚ程度になってしまう。
特許文献１に示された従来技術はこのような問題を解決しようとするものであり、処理対象の画素直列の画像データを並列処理可能なように４相化（４画素単位で並列化する）により４分割し、４分割・４並列化された画像データに対応づけて４つの処理回路を設け、４分割されたそれぞれの入力画像データを並列処理する（ここでは圧縮／拡大処理）ことによりクロック周波数を下げている。
また、特許文献２に示された従来技術では、連続する４画素を単位とする４相化（４並列化）により４分割した画像データを、遅延手段を用いてさらに多相化・分割し、後段の４つのフィルタ演算部それぞれに対応して多相化した入力画像データから４つを選択し、選択した４つの画像データのそれぞれを４つのフィルタ演算部で並列処理することによりクロック周波数を下げている。関連文献として特許文献３、４もある。
【特許文献１】特開２００１−１４２４５１公報
【特許文献２】特開２００１−１４３０６０公報
【特許文献３】特開平６−３２４３２０号公報
【特許文献４】特許第３０２２４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、前記特許文献１および特許文献２に示された従来技術では、偏向素子を用いてサブフレーム単位で時分割表示することにより高解像度表示を実現しようとすると、画像処理のために４相に分割しながら、表示を行なうために再度サブフレームに分解するという２段階の分割作業が必要となる。これでは、回路規模が増大し、したがって部品点数も増加してコストが増加する。
なお、当出願人の先願では、画像処理を行なった後に表示されるサブフレームに分割し、光変調素子と偏向素子を用いて各サブフレームの画像（光変調素子の画素数はサブフレーム分でよく、１フレーム分の画素数は光変調素子の画素数にサブフレームの数を乗じた値になる）を時分割で表示する。この方法では、並列画像処理を行なわない場合、処理回路の回路規模の面で利点はあるが、前記した従来技術と同様な方法で並列処理を行なおうとすると、同様に回路規模が増大し、コストが増加する。
本発明の目的は、このような従来技術の問題を解決しようとするものであり、具体的には、１フレームを表示されるサブフレームに分割し、光変調素子と偏向素子を用いて各サブフレームの画像を時分割で表示する画像表示において、回路規模を増大させることなく並列画像処理を実現できる画像表示システムを提供することにある。
【課題を解決するための手段】
【０００４】
前記した課題を解決するために、請求項１記載の発明では、表示される１フレーム分の画像データを複数のサブフレームに対応づけて分割する画像データ分割手段を備え、その画像データ分割手段により分割されたそれぞれの画像データごとに画像データで変調された変調光を光偏向素子を用いて偏向してフレームの対応する位置に各サブフレームを時分割で表示する画像表示システムにおいて、それぞれのサブフレームデータの画像処理を前記サブフレームごとに行ない、そのサブフレームごとの画像処理を並列処理で行なう画像処理回路を有する。
また、請求項２記載の発明では、請求項１記載の発明において、入力される画像データは表示されるサブフレームの画素配列とは異なる画素配列で入力される構成であり、その入力画像データを表示されるサブフレームの画素配列にしてそのサブフレームに対応したサブフレームデータに分割する構成を有する。
また、請求項３記載の発明では、請求項１または請求項２記載の発明において、前記画像処理として、光変調素子の画質調整処理を行なう構成にした。
また、請求項４記載の発明では、請求項３記載の発明において、前記画質調整処理として、前記光変調素子の各画素対応部について、明るさ調整、コントラスト調整、またはガンマ調整を行なう構成にした。
また、請求項５記載の発明では、請求項１乃至請求項４のいずれか１項に記載の発明において、表示されるサブフレームデータに対してＯＳＤ処理により生成した画像データを重ねるＯＳＤ処理手段を備えた。
また、請求項６記載の発明では、請求項１乃至請求項５のいずれか１項に記載の発明において、画像表示システムを画像出力装置と表示装置から構成し、前記画像出力装置では、前記画像データ分割手段により１フレーム分の画像データを複数のサブフレームに対応づけて分割し、そのサブフレームごとに前処理して表示装置へ出力し、前記表示装置では、前記画像出力装置から受け取った画像データについて光変調素子の画質調整を行なう構成にした。
また、請求項７記載の発明では、請求項１乃至請求項６のいずれか１項に記載の発明において、前記光偏向素子が液晶である構成にした。
また、請求項８記載の発明では、請求項７記載の発明において、前記液晶が、その液晶を挟持する基板に対して垂直に配向している強誘電性液晶である構成にした。
【発明の効果】
【０００５】
本発明によれば、請求項１記載の発明では、複数のサブフレームに対応づけて分割されたそれぞれの画像データごとに画像データで変調された変調光を光偏向素子を用いて偏向してフレームの対応する位置に各サブフレームを時分割で表示する画像表示システムにおいて、それぞれのサブフレームデータの画像処理をサブフレームごとに行ない、そのサブフレームごとの画像処理を並列処理で行なうことができるので、１つの画像処理回路当たりの処理データ量が少なくなり、その結果、低速部品を用いることが可能になり、したがって、複数の画像処理回路を備えても低コスト化を実現できる。
また、請求項２記載の発明では、請求項１記載の発明において、表示されるサブフレームの画素配列とは異なる画素配列で入力された入力画像データを表示されるサブフレームの画素配列にしてそのサブフレームに対応したサブフレームデータに分割できるので、請求項１記載の発明と同様な効果を得ることができるし、入力画像データを生成する側では、異なる画素配列でよいので画像を並列に作成でき、したがって、より低い動作速度の部品を用いることができる。
また、請求項３記載の発明では、請求項１または請求項２記載の発明において、画像処理として、光変調素子の画質調整処理を行なうことができるので、このような画像処理を行なう場合に請求項１または請求項２記載の発明の効果を得ることができる。
また、請求項４記載の発明では、請求項３記載の発明において、画質調整処理として、光変調素子の各画素対応部について、明るさ調整、コントラスト調整、またはガンマ調整を行なうことができるので、このような画質調整処理を行なう場合に請求項１または請求項２記載の発明の効果を得ることができる。
また、請求項５記載の発明では、請求項１乃至請求項４のいずれか１項に記載の発明において、ＯＳＤ処理により生成した画像データを表示されるサブフレームデータに重ねることができるので、その重ね処理を低速化でき、したがって、高価な高速部品を用いずに回路を構成できる。
また、請求項６記載の発明では、請求項１乃至請求項５のいずれか１項に記載の発明において、画像表示システムを画像出力装置と表示装置から構成し、画像出力装置では、１フレーム分の画像データを複数のサブフレームに対応づけて分割し、そのサブフレームごとに前処理して表示装置へ出力し、表示装置では、画像出力装置から受け取った画像データについて光変調素子の画質調整を行なう構成にしたので、一般に、拡大、縮小、解像度変換など前記前処理を含む各種処理機能を備えているパーソナルコンピュータなど情報処理装置を画像出力装置として用いることにより、そのような処理機能を表示装置に搭載する必要がなくなり、システム全体の部品点数・回路規模の縮小を実現でき、部品コスト、したがって製品コストを低減できる。
また、請求項７記載の発明では、請求項１乃至請求項６のいずれか１項に記載の発明において、光偏向素子が液晶であるので、モータやピエゾ素子などを用いた従来技術で問題とされた駆動音が発生しなくなる。
また、請求項８記載の発明では、請求項７記載の発明において、液晶が、その液晶を挟持する基板に対して垂直に配向している強誘電性液晶であるので、駆動条件を調整することにより良好な制御性を実現でき、したがって、良好な表示を実現できる。
【発明を実施するための最良の形態】
【０００６】
以下、図面により本発明の実施形態を詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対位置などは特定的な記載がない限りこの説明の範囲をそれのみに限定する主旨ではなく、単なる説明例に過ぎない。
この実施形態の画像表示システムは、表示配列に並んだ表示画像データの１フレーム分を４つのサブフレームに分割し、それぞれのサブフレームの画像データに対して画像処理を施し、その画像データで変調された変調光により各サブフレームを時分割で表示する。以下、各実施例について説明する。
【実施例１】
【０００７】
図１はこの実施例の画像表示システム要部を示す構成ブロック図である。なお、データ源としては、ＱＸＧＡ（２０４８×１５３６）の画像信号を出力する装置を用いている。図１において、矢印はデータの流れを示している。また、各分割回路１、２、３は請求項１記載の画像データ分割手段を構成している。
このような構成で、第１分割回路１は入力された画像データ（画像信号）を走査線毎に奇数本目と偶数本目に分割する。さらに、第２分割回路２、３が、分割されたそれぞれの走査線の画像データを奇数番目の画素データと偶数番目の画素データに分割する。そして、４つに分割された画像データが、記憶素子であるフレームメモリ４〜７に分割・格納される。
第１分割回路１、第２分割回路２、３とも、入力される画像データの各１ビット（ｂｉｔ）に対して基本的に１：２デマルチプレクサを用いることができる。ここでは、各色とも８ビットの画素データを用いているので、１：２デマルチプレクサ８個を１色用に使用した。切替えを制御する信号により８ビットの入力データ（入力信号）を色ごとに切り替える。
図２に、分割回路の具体例をそのうちの１ビットの入力（ＩＮＰＵＴ）について示す。以下、その動作を説明する。
図２において、デマルチプレクサ１１は第１分割回路１に属し、デマルチプレクサ１２は第２分割回路２に属し、デマルチプレクサ１３は第２分割回路３に属する。デマルチプレクサ１１は、制御信号Ｇ１１の入力に対してＧ１１＝Ｈ（ＨはＨｉｇｈレベルを意味する。以下、同様）でＸ１＝Ｙ１、Ｇ１１＝Ｌ（ＬはＬｏｗレベルを意味する。以下、同様）ではＸ１＝Ｙ２とする。１フレームのデータと、制御信号Ｇ１１、Ｇ２１、Ｇ２２の関係を図１４に示す。
【０００８】
図１４において、例えば２ｎ−１＝Ｈは画素が奇数番目のときＨｉｇｈレベルであることを意味し、２ｎ＝Ｌは画素が偶数番目のときＬｏｗレベルであることを意味し、２ｍ−１は奇数走査線、２ｍは偶数走査線を意味する。つまり、Ｇ１１、Ｇ２１、Ｇ２２の値（レベル）は画像のフレーム内での位置により一義に決定されるのである。なお、これらＧ１１、Ｇ２１、Ｇ２２は画像信号の制御信号である水平、垂直同期信号およびクロック信号から作成可能である。但し、この方法では、解像度が高くなり、信号の動作周波数が高くなるに従い、画像データ自体を分配器により分配することになり、波形の歪みや遅延などの問題が生じる。
それに対して、図３にブロック図を示した構成では、フレームメモリ４〜７に共通のアドレスとデータを配置して、入力および出力を直接制御することにより、データの歪みなく、高速動作に対応できる。フレームメモリ４〜７に用いる記憶素子としては、信号の入出力ピンを高インピーダンス状態にする制御が可能な素子を用いる。一例をあげればＳＲＡＭである。制御回路１４から出力される制御信号のレベルと記憶素子ＳＲＡＭの動作を図１５に示す。主な制御信号は、書き込み／読み出しを制御する！ＷＥ、入出力のインピーダンス状態を制御して１つのフレームメモリを選択する！ＣＳである（図１５参照）。
図３に示したように、入出力制御回路１５により制御されて、表示される画像データ（表示データと称す）が、共通の配線１８を介して４つのフレームメモリ４〜７へ入力され、フレームメモリ４〜７から出力側へも共通の配線１８を介して渡される。
一方、アドレス信号については、アドレス信号発生回路１６から出力される信号を元にしてアドレスデコーダ１７が生成してフレームメモリ４〜７に与えている。書き込みと読み出しでタイミングが異なるので、制御回路１４により読み出し時と書き込み時で切替えを行なっている（図１５参照）。
なお、図３に示した構成では、請求項１記載の画像データ分割手段が、制御回路１４、入出力制御回路１５、アドレス信号発生回路１６、およびアドレスデコーダ１７などにより実現される。これらの回路により、走査線ごとおよび画素位置ごとにアドレスを変えて図１で説明したような画素データ配列を実現するのである。
【０００９】
図３において、表示データは外部からフレームメモリ４〜７へ入力されるものと、フレームメモリ４〜７から出力されるものとの衝突を防ぐために、入出力制御回路１５は、外部から入力された表示データをフレームメモリ４〜７の各データ信号線へ共通に入力するとともに、フレームメモリ４〜７から表示部へ出力するときには、入出力制御回路１５の出力を高インピーダンス状態にする。
アドレス信号は、表示データの同期信号、クロック信号、表示部の制御信号などから、アドレス信号発生回路１６で書き込み・読み出しに対応した信号を発生し、その信号を元にアドレスデコーダ１７から出力する。
！ＣＥ信号および！ＷＥ信号は、書き込み動作時については、書き込み動作を行なっているフレームメモリに対して！ＣＥ＝Ｌ、！ＷＥ＝Ｌとし、他のフレームメモリに対しては！ＣＥ＝Ｈとすることにより高インピーダンス状態とする。制御信号！ＣＥのレベルをＬｏｗにするフレームメモリを切り替えることにより、共通のアドレス信号とデ−タ配線を用いて必要なフレームメモリの必要なアドレスにのみ表示データを書き込むことができるのである。また、出力時には、各フレームメモリ４〜７に書き込まれたサブフレームデータごとに、順次サブフレームの周期でフレームメモリ４〜７を切り替えて出力する。
図３において、書き込み／読み出しのデータ方向は、各フレームメモリ４〜７のモードが書き込みか読み出しかで制御する。その構成例を図４に示す。図示したように、３ステートバッファ２１、２２の組み合わせで構成することができる。３ステートバッファ２１の真理値表を図１６に示す。図４および図１６から明らかなように、！ＷＥ＝Ｌ（書き込み動作）では、ＯＥ入力がＨｉｇｈとなり、入出力制御回路１５からの入力（３ステートバッファ２１への入力）がそのままフレームメモリ４〜７へ向かうＹ出力（３ステートバッファ２１の出力）となる。このとき、フレームメモリ４〜７から表示部へ向かう３ステートバッファ２２は、ＯＥ＝Ｌで、出力は高インピーダンス状態となっている。
一方、！ＷＥ＝Ｈ（読み出し動作）では、３ステートバッファ２２のＯＥ入力がＨｉｇｈとなるので、フレームメモリ４〜７から表示部へ向かう３ステートバッファ２２が入力＝出力となる。このとき、入出力制御回路１５からの表示データをフレームメモリ４〜７へ与える３ステートバッファ２１はＯＥ＝Ｌで、その出力Ｙは高インピーダンス状態となっている。
このように、図４に示した回路では、！ＷＥ信号の制御に合わせて、簡便な構成と少ない配線数で入出力を切り替えることができる。
また、図３に示した構成では、制御信号を切り替えるのみで、フレームメモリ４〜７の動作を制御することができるし、アドレス信号線およびデータ信号線も共通化できるので、表示データを直接切り替える方法に比較して回路規模が小型化でき、低コスト化を実現することができる。
【００１０】
図５は図３に示した回路の周辺まで含む構成ブロック図であり、フレームバッファ８に格納された１フレームの表示データ（表示画像データ）を４サブフレームに分割し、各サブフレームの表示データを光変調素子２０へ入力する構成を示している。図５において、サブフレーム分割部９は図３に示した制御回路１４、入出力制御回路１５、アドレス信号発生回路１６、およびアドレスでコーダ１７などをまとめて示した回路であり、表示データは、このサブフレーム分割部９から出力されるメモリ制御信号で制御されて、各フレームメモリ４〜７へサブフレームごとに分割・格納される。
読み出しについても、同様に制御されたフレームメモリ４〜７から順次１サブフレームごとに出力され、並列に設置された複数の画像処理回路１０で１つのサブフレームの表示データを並列に処理し、画像処理された表示データを光変調素子２０へ入力することにより表示を実現する。なお、画像処理回路１０において行なう画像処理は例えば画質調整、γ調整、コントラスト調整などである。また、複数の画像処理回路１０への振り分けは、例えばフレームメモリ４〜７から読み出す際のアドレスにより行なう。
以上説明したように、この実施例によれば、１フレームのデータを、本発明の画像表示で用いている表示用サブフレームに分割することができるし、画像処理では、複数のサブフレームの表示データを並列に処理するのでなく、１つのサブフレームの表示データを並列に処理するので、１つの画像処理回路当たりの処理データ量が少なくなり、その結果、低速部品を用いることが可能になり、したがって、画像処理回路の低コスト化を実現できる。
【実施例２】
【００１１】
この実施例では、１フレームのデータ源としては実施例１と同様にＱＸＧＡ（２０４８×１５３６）の画像信号を用いているが、１フレームデータが、このようなデータ源から、表示されるサブフレームデータへの分割とは異なった分割状態で例えば４分割されて、それぞれの分割フレームデータが４つの入力ポートから並列に入力される。この実施例では、このような分割された入力画像データを合わせたデータを１フレーム分の表示データとして扱い、その表示データを表示のための４つのサブフレームデータに分割する。
図６に、入力画像データの分割例をアドレスで示す。図６において、（ａ）は１フレームの原画像データのアドレス、（ｂ）〜（ｅ）は、分割された各分割フレームの画像データのアドレスを示している（画像の大きさは実際の画像の大きさを示していない）。つまり、水平方向（走査線方向）は、（ａ）に示した原画像データの画素配列を保持して２等分し、垂直方向は走査線の順番を保持して２等分するのである。
【００１２】
図７に、前記分割フレームに分割された入力画像データを生成する回路の構成ブロック図を示す。以下、図７により、入力画像データ生成の動作について説明する。
図７の構成ではＣＰＵ２４を用いており、このＣＰＵ２４は第１コントローラ２５を介して処理を実行するためのプログラムや中間・最終結果のデータを記憶するメモリ２７へアクセスすることにより各種処理を実行する。また、第２コントローラ２６は、ハードディスク記憶装置など補助記憶装置２８、スイッチなど外部入力装置３０を制御するＩ／Ｏ制御部２９、および画像データを制御する画像制御部３１などへのデータの書き込み、命令およびデータの読み出しを制御する。
また、画像制御部３１は、ローカルバス３４上のフレームメモリ３２および４つの描画エンジン３３を制御する。なお、フレームメモリ３２は１フレームに対応したメモリであり、スキャナなど画像入力装置から必要に応じて入力された１フレーム分の画像データが格納・配列されている。
４つの描画エンジン３３は４つの分割フレームのそれぞれの画像データを、ＣＰＵ２４の描画命令を受けて描画・生成する。この描画はフレームメモリ３２内の画像データを取り込む描画である場合もあるし、円や直線など線画を生成する描画である場合もある。各描画エンジン３３に対応づけて図示していないローカルなフレームメモリを備える構成も可能であり、このような構成では画像制御部３１制御下のローカルバス転送速度の制限を受けない描画が可能になる。
なお、画像制御部３１は、ＣＰＵ２４からの描画命令をそれぞれ対応するアドレス領域を担当する描画エンジン３３に分配する。各描画エンジン３３は、自分が担当するアドレス領域について、ＣＰＵ２４からの描画命令に従って描画を行なうのである。これにより、複数の分割フレームにまたがった描画も可能になる。
こうして、各描画エンジン３３により描画された入力画像データは、４分割フレーム分が並列に後段の装置へ出力される。
前記入力画像データを受け取る後段の装置は例えば図５に示した構成の回路群を備え、図示していない４つの入力ポート介して前記入力画像データがフレームバッファ８に格納される。その際、どの入力ポートから入力されたかにより１フレーム中のどの部分の分割フレームデータかを識別して、４分割されて入力される入力画像データを１フレームの表示データとして扱うことを可能にし、以下、実施例１と同様な表示用サブフレームへの分割を行ない、表示部へ出力する。
【００１３】
図８に、入力画像データ生成の動作フローを示す。図８（ａ）は４分割したアドレスを求める動作フロー、図８（ｂ）はＣＰＵ２４からの描画命令を受けて行なう画像データ生成の動作フローである。以下、この動作フローを説明する。
まず、画像制御部３１が、ＣＰＵ２４から原画像サイズを受け取ると（Ｓ１）、例えば図６に示したような４分割したアドレス領域を算出する（Ｓ２）。そして、画像制御部３１は算出したアドレス領域を描画エンジン３３に対応づけ、その情報をレジスタに保存する（Ｓ３）。
続いて、画像制御部３１は、ＣＰＵ２４から描画命令を受け取ると（Ｓ１１）、その描画命令からアドレス情報を抽出し（Ｓ１２）、そのアドレス情報とステップＳ３で対応付けた情報を元に描画を行なう描画エンジン３３を求める（Ｓ１３）。そして、対応する描画エンジン３３にＣＰＵ２４からの描画命令を渡す（Ｓ１４）。こうして、選択された描画エンジン３３はＣＰＵ２４が下した描画命令に従って描画を行ない画像データを生成する。
この後は、描画命令の実行がすべて完了したか否かを判定し（Ｓ１５）、完了していないならば（Ｓ１５でＮ）、ステップＳ１２から繰り返し、完了したならば（Ｓ１５でＹ）、この動作フローを終了させる。
前記したように、この実施例によれば、入力される画像データが表示用サブフレームの画素配列とは異なる画素配列で入力されても表示用サブフレームへの分割ができ、したがって、実施例１と同様な効果を得ることができる。また、入力される画像データを生成する側では、複数の描画エンジンなどにより並列に画像を作成できるので、例えば１フレームの画素数に対して１／４の画素を処理する能力をもつ描画エンジン３３を用いて４倍の画素を持つ画像を処理することができ、したがって、より低い動作速度の描画エンジン３３による処理が可能になる。
【実施例３】
【００１４】
この実施例では、明るさやコントラスト比の調整、およびガンマ調整など、表示に必要な調整処理を画像処理回路により実現し、光変調素子２０ではその処理結果に従って階調表示を行なう。つまり、表示データを光変調素子２０へ出力する側が、想定している光変調素子２０のガンマ値に合わせて画像データを出力したり、利用者の環境に合わせて画面全体の明るさを補正したりするのである。また、この実施例では、その際、画面の表示品質に関するこのような調整は利用者が一般に表示装置の問題として認識していることを鑑みて、その調整を行なう前記画像処理回路を表示装置本体に備える。
このような画像処理回路が行なう１つの処理として、例えばガンマ補正だが、各画素の階調情報に応じて対応する補正値を読み出す。例えば、ルックアップテーブル（以下、ＬＵＴと称す）を用いて画素の階調情報に対応した補正値を読み出すのである。ＬＵＴは、一種の記憶手段であり、各画素位置の階調を示す値が入力されたときに対応する補正された値を出力する。このように、ＬＵＴを用いれば、各画素位置の階調情報を入力することにより対応する値を出力させることができ、高速処理が可能となるが、複数の条件に対応させるために、ＬＵＴのほか、ＬＵＴの内容の更新・切替えなどを行なう周辺回路が必要となる。
この実施例では、このような画像処理回路として複数の演算回路を表示装置に備え、その演算回路により１サブフレームごとに並列処理を行なって補正を実行する。
また、表示装置には、ガンマ補正用にダイアル式の外部スイッチを備える。利用者はこの外部スイッチを用いて希望するガンマ値に設定することができ、そのデジタル値を取得したＣＰＵはその値を演算回路へ渡す。そして、演算回路では、階調情報を持った画像データを取得し、その階調情報を用いてガンマ値を取得し、そのガンマ値に対応する表示データを演算し、その表示データを出力する。
明るさ調整についても、この実施例では、同様に個別画素に演算を加えることにより補正することができる。例えば、ガンマ補正と明るさ補正を、共に同じ演算回路で実施するのである。なお、演算回路は専用の１チップマイクロコンピュータなどを用いて実現する。この場合、変更される条件を入力する際にはＩ／Ｏポートを用いる。Ｉ／Ｏポートから入力された条件を、電気書き込み消去ＲＯＭ（ＥＥＰＲＯＭ）やフラッシュＲＯＭに書き込むことにより更新を実施するのである。
こうして、この実施例によれば、明るさやコントラスト比の調整、およびガンマ調整など、表示に必要な画像処理を１サブフレームごとに並列に処理できるので、画像処理が明るさやコントラスト比の調整、およびガンマ調整など、表示に必要な画像処理である場合において、実施例１と同様な効果を得ることができる。また、画像処理回路を表示装置内に設けて表示装置内で画像処理を可能にしたことは、画面の表示品質に関するこのような調整を利用者が表示装置の問題として認識していることに合致する。
【実施例４】
【００１５】
この実施例では、表示されるサブフレームデータに対してＯＳＤ（On Screen Data：表示画像に文字や記号などを付加する）処理を施す。なお、ＯＳＤ処理に用いる文字および記号などはＣＰＵが予め記憶手段に書き込んでおく。図９に、この実施例の構成ブロック図を示す。なお、この実施例では、請求項５記載のＯＳＤ処理手段が、図９に示した構成の回路により実現される。
このような構成で、この実施例では、ＣＰＵ３６は、必要に応じて、原画像に重ねるフォントおよび記号をそれぞれフォントＲＯＭ３７および記号ＲＯＭ３８から読み出し、ＲＡＭコントローラ４０により展開用ＲＡＭ３９上へ展開して、ＯＳＤ用画像を作成する。そして、このＯＳＤ用画像を原画像から得た画像とメモリ上で重ね合わせる。つまり、対応するアドレスごとに両者のデータを加算回路４１を用いて加算するのである。
なお、ＲＡＭコントローラ４０は、展開用ＲＡＭ３９上への展開時、サブフレームアドレス信号を元に展開用ＲＡＭ３９の動作およびそのアドレスを制御することによりＯＳＤ用画像データをサブフレームに対応したアドレスに展開する。つまり、表示用のサブフレームに分割した後に、そのサブフレームごとに必要な位置のサブフレームデータのみ加算回路４１を用いてＯＳＤ用画像データを重ねるのである。また、図９に示したようなＯＳＤ処理手段の一部をサブフレームの数だけ備え、並列処理を可能にしている。
前記において、画像処理回路（図５参照）はサブフレームデータとＯＳＤ用画像データとの重畳後の位置に配置することを想定しているが、画像処理回路を２つのデータの重畳前の位置に配置してもよい。つまり、サブフレームデータの画像処理を行なってから重畳するのである。このような構成では、後で明るさなどを調整した際に、極端に明るいかまたは暗い画面に調整しても、ＯＳＤ処理に係る文字情報は画質調整（この場合、明るさ調整）の影響を受けないで済む。
また、予め決められたパターンまたは文字列のみを出力する場合は、必要な画像データをＲＯＭから直接読み取るかたちでＯＳＤ用画像データを準備することができる。その場合、もちろん、そのＲＯＭから直接読み取るＯＳＤ用画像データと、前記したようにフォントＲＯＭ３７または記号ＲＯＭ３８から読み出したフォントパターンを展開したＯＳＤ用画像データとを混在して用いることも可能である。
こうして、この実施例によれば、画像に文字や記号を合成するＯＳＤ処理をサブフレームに分解後に並列処理で行なうことにより、各処理回路の処理能力を下げることが可能になり、これにより、高価な高速部品を用いなくても回路を構成することができる。
【実施例５】
【００１６】
この実施例では、前記した複数の画像同士の合成や画像と文字との合成など前処理（画質調整を後処理の画像処理とすれば、この前処理は画質調整に先立って行なう画像処理と言える）を表示装置とは別の画像出力装置（例えばパーソナルコンピュータなど情報処理装置）で実現する。画像出力装置上で、プログラムに従って動作するＣＰＵの制御により画像合成や画像と文字との合成などを実現するのである。なお、表示装置では、画像出力装置から受け取った表示データについて光変調素子の画質調整を行なって表示する。以下、図１０に示した構成の画像出力装置を情報処理装置で実現した例を説明する。
この実施例では、補助記憶装置２８に記憶されているファイル名ｆｉｌｅ１．ｂｍｐを全画面上に表示するに際して、ＣＰＵ２４の指示に従い、まず、第１コントローラ２６が補助記憶装置２８から第２コントローラ２６を介してメモリ２７に画像データを展開する。さらに、フレームの一部分に異なる画像を表示するため、外部入力装置（マウスやトラックボール、キーボードなど、座標や文字などを入力可能な外部入力装置）３０により、補助記憶装置２８に記憶されている画像および入力位置を指定させる。そして、ＣＰＵ２４の指示で、第１コントローラ２６は再び補助記憶装置２８から新たに指定された画像データ（ファイル名ｆｉｌｅ２．ｂｍｐ）を読み出し、第２コントローラ２６を介してメモリ２７上に展開する。
続いて、ＣＰＵ２４は、外部入力装置３０から入力されている座標、重ねる際に上に表示される画像などの条件を用いて、メモリ２７上の２つの画像データのうち、各画素位置の画像データがどちらの画像データかを決定し、取り出す。そして、その結果の表示データを画像制御部３１へ転送して表示させる。なお、表示装置上には、最初、全画面にｆｉｌｅ１．ｂｍｐの画像を表示させ、外部入力装置３０から指定を行なうと、指定した位置にｆｉｌｅ２．ｂｍｐの画像が表示されるようにする構成も可能である。
図１０に示した構成では、前記において、画像作成プロセスを重ね書き表示機能を持つ描画エンジン３３ａで実現している。つまり、予めｆｉｌｅ１．ｂｍｐおよびｆｉｌｅ２．ｂｍｐを画像制御部３１制御下のフレームメモリ３２に転送・展開し、その後、描画エンジン３３ａが、ＣＰＵ２４からの指示に従い、指定された位置の画素にどれを表示するかを求めて描画するのである。なお、この場合、ＣＰＵ２４は処理内容を画像制御部３１に指示した後、描画のための処理・演算から解放され、描画以外の他の処理を直ちに実行することができる。
パーソナルコンピュータなど情報処理装置では、拡大、縮小、解像度変換など前記した前処理を含む各種処理機能を備えている場合が多い。この実施例はそのような状況を考慮したものであり、この実施例によれば、前記したように、そのような情報処理装置を画像出力装置として用いることにより、重複した機能を表示装置に搭載する必要がなくなり、システム全体の部品点数・回路規模の縮小を実現でき、部品コスト、したがって製品コストを低減できる。
【実施例６】
【００１７】
光の偏向を実現する方法として、光変調素子により変調された光を平行平板中を透過させ、その平行平板をモータやピエゾ素子などを用いて傾けることにより偏向させる方法がある。この方法の場合、用いる部品が安価で、且つ容易に偏向を実現できるが、使用時に駆動音を発生するという大きな欠点を持つ。そのため、この実施例では、光偏向素子として、挟持用の基板に垂直に配向させた強誘電性液晶を用いる。
表示装置は、色分解と合成を行なう光学系および光変調素子をＲＧＢ用としてそれぞれ３個用いた投射型表示装置である。図１１に示したように、光源としては、超高圧水銀灯４１を放物面リフレクタに組み合わせたランプを用いている。また、インテグレータ４２とともに偏光を一方向に揃える偏光変換素子４３を備え、光変調素子２０の光変調を行なう部分をほぼ均一に照明するようにしている。
このような構成で、インテグレータ４２および偏光変換素子４３を通過した光は、ミラー４４で方向を変え、２つのダイクロイックミラー４５とミラー４６で波長帯（それぞれ赤、緑、青に相当）に応じて反射または透過する。
各色に分解された光はＰＢＳ（偏光ビームスプリッタ）４７で反射して光変調素子２０へ入射する。なお、図中のリレーレンズ４８は、緑および赤を示す光路に対して青のみ光路長が異なるので、これを調整するためのものである。こうして、光変調素子２０により変調された光（変調を加えた光は９０度偏光が回転している）はＰＢＳ４７を透過して光偏向素子４９へ入射する。そして、光偏光素子４９で偏向したのち投射レンズ５０を介してスクリーンへ投射される。
前記において、光偏向素子４９は、液晶層を挟持しているガラス基板（図１２において長手方向）に対して垂直に配向させた強誘電性液晶である。電界を印加することにより液晶分子の状態が遷移して、ガラス基板に対して垂直方向に光軸を持つ入射光が液晶分子の状態に応じて偏向する。強誘電性液晶を用いているので応答速度が速い。また、基板に対して垂直に配向した液晶の状態に応じて偏向するので偏向量の制御性が良好で、必要な位置に偏向させることができる。液晶を用いることにより可動部品がなくなったので、静粛性も実現できる。
図１２に、この光偏向素子４９の光軸に対する断面図を示す。図示したように、液晶５１、ガラス基板５２、配向膜５３、電界を印加するための電極５４などを備えている。入射光は液晶５１の状態により第１または第２の射出光にシフトされる。入射光と射出光とは平行である。図１３に、液晶の状態を示す。図示したような配向状態に応じて図１３に示した２方向のシフトを実現するのである。
この光偏向素子４９では、１素子で水平または垂直の１方向のシフトを実現する。そのため、この実施例では、シフト方向が互いに直交する２素子を用いる。
こうして、この実施例では、光偏向素子に垂直配向させた強誘電性液晶を用いることにより、電気信号による制御性が向上して良好な画像を得ることができるし、動作音が発生しない偏向を実現できる。また、図１により、実施例１で説明したような４個のサブフレームへの分割が可能になる。
以上、サブフレームが４個の場合で説明したが、サブフレームは複数であればよく、４個だけに制限されない。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施例を示す画像表示システム要部の構成ブロック図。
【図２】本発明の第１の実施例を示す画像表示システム要部の回路構成図。
【図３】本発明の第１の実施例を示す画像表示システム要部の他の構成ブロック図。
【図４】本発明の第１の実施例を示す画像表示システム要部の他の回路構成図。
【図５】本発明の第１の実施例を示す画像表示システム要部の他の構成ブロック図。
【図６】本発明の第２の実施例を示す画像表示システム要部の説明図。
【図７】本発明の第２の実施例を示す画像表示システム要部の構成ブロック図。
【図８】本発明の第２の実施例を示す画像表示システム要部の動作フロー図。
【図９】本発明の第４の実施例を示す画像表示システム要部の構成ブロック図。
【図１０】本発明の第５の実施例を示す画像表示システム要部の構成ブロック図。
【図１１】本発明の第６の実施例を示す画像表示システム要部の構成図。
【図１２】本発明の第６の実施例を示す光偏向素子の構成図。
【図１３】本発明の第６の実施例を示す光偏向素子の説明図。
【図１４】本発明の第１の実施例を示す画像処理システム要部説明用の関係図。
【図１５】本発明の第１の実施例を示す画像処理システム要部説明用の他の関係図。
【図１６】本発明の第１の実施例を示す画像処理システム要部説明用の他の関係図。
【符号の説明】
【００１９】
１  第１分割回路
２  第２分割回路
３  第２分割回路
４〜７  フレームメモリ
８  フレームバッファ
９  サブフレーム分割部
１０  画像処理回路
１１〜１３  デマルチプレクサ
１４  制御回路
１５  入出力制御回路
１６  アドレス信号発生回路
１７  アドレスデコーダ
２０  光変調素子
２１、２２  ３ステートバッファ
２４  ＣＰＵ
３１  画像制御部
３３  描画エンジン
３７  フォントＲＯＭ
３９  展開用ＲＡＭ
４１  加算回路
４９  光偏向素子
５１  液晶
５２  ガラス基板
５４  電極
【図１】
2005189546.tif 000003
【図２】
2005189546.tif 000004
【図３】
2005189546.tif 000005
【図４】
2005189546.tif 000006
【図５】
2005189546.tif 000007
【図６】
2005189546.tif 000008
【図７】
2005189546.tif 000009
【図８】
2005189546.tif 000010
【図９】
2005189546.tif 000011
【図１０】
2005189546.tif 000012
【図１１】
2005189546.tif 000013
【図１２】
2005189546.tif 000014
【図１３】
2005189546.tif 000015
【図１４】
2005189546.tif 000016
【図１５】
2005189546.tif 000017
【図１６】
2005189546.tif 000018