(57)【要約】      （修正有）【課題】半導体装置の外部端子に加えられる応力を緩和することにある。【解決手段】半導体装置は、半導体チップ１０と、半導体チップ１０が搭載された配線基板２０と、配線基板２０に設けられた複数の外部端子４０と、を含む。複数の外部端子４０は、少なくとも１つの第１の外部端子４２と、２以上の第２の外部端子４４，４５，４６，４７とを含む。第１の外部端子４２は、ろう材からなる。第２の外部端子４４，４５，４６，４７は、ろう材とろう材中に分散され樹脂からなる複数の粒子とを含む。複数の外部端子４０のうち、他のいずれの一対よりも互いに離れて配置された一対が第２の外部端子４４，４５，４６，４７となっている。【選択図】図１
2005116932.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップが搭載された配線基板と、
前記配線基板に設けられた複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が前記第２の外部端子となっている半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された複数対が前記第２の外部端子となっている半導体装置。
【請求項３】
請求項１又は請求項２記載の半導体装置において、
前記複数の外部端子の配列領域の外形は四辺形をなし、
前記第２の外部端子は、前記四辺形の角部の領域に配置されてなる半導体装置。
【請求項４】
第１の半導体チップを含む第１の半導体装置と、
第２の半導体チップを含む第２の半導体装置と、
前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続する複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２つ以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が前記第２の外部端子となっている半導体装置。
【請求項５】
第１の半導体チップを含む複数の第１の半導体装置と、
第２の半導体チップを含み、それぞれの前記第１の半導体装置が互いにオーバーラップしないように搭載された第２の半導体装置と、
前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続してなり、前記第１の半導体装置に対応した複数グループからなる複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子の各グループの配列領域の外形は長方形をなし、
少なくとも１つのグループのうち、前記長方形の対向する角部の領域に配置された一対が前記第２の外部端子となっている半導体装置。
【請求項６】
第１の半導体チップを含む複数の第１の半導体装置と、
第２の半導体チップを含み、それぞれの前記第１の半導体装置が互いにオーバーラップしないように搭載された第２の半導体装置と、
前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続してなり、前記第１の半導体装置に対応した複数グループからなる複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子の各グループの配列領域の外形は長方形をなし、
少なくとも１つのグループのうち、前記長方形の各短辺に沿った領域の端部に配置された一対が前記第２の外部端子となっている半導体装置。
【請求項７】
請求項４から請求項６のいずれかに記載の半導体装置において、
前記第１の半導体装置は、
前記第１の半導体チップがフェースアップ実装された第１の配線基板と、
前記第１の半導体チップを封止する樹脂封止部と、
をさらに含む半導体装置。
【請求項８】
請求項４から請求項７のいずれかに記載の半導体装置において、
前記第２の半導体装置は、前記第２の半導体チップがフェースダウン実装された第２の配線基板をさらに含み、
前記複数の外部端子は、前記第２の半導体チップの外側の領域に配列されてなる半導体装置。
【請求項９】
請求項１から請求項８のいずれかに記載の半導体装置において、
前記第２の外部端子に隣接する外部端子は、前記第２の外部端子と同一の構成を有する半導体装置。
【請求項１０】
請求項１から請求項９のいずれかに記載の半導体装置において、
前記第２の外部端子は、それぞれの前記粒子の表面をコーティングしてなる導体皮膜をさらに含む半導体装置。
【請求項１１】
請求項１から請求項１０のいずれかに記載の半導体装置において、
前記粒子は、熱硬化されてなる半導体装置。
【請求項１２】
請求項１から請求項１１のいずれかに記載の半導体装置が搭載された回路基板。
【請求項１３】
請求項１から請求項１１のいずれかに記載の半導体装置を有する電子機器。
【請求項１４】
半導体チップが搭載された配線基板に複数の外部端子を設けることを含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子をろう材で形成し、
前記第２の外部端子をろう材中に樹脂からなる複数の粒子を分散させることによって形成し、
前記複数の外部端子を、他のいずれの一対よりも互いに離れて配置した一対が前記第２の外部端子となるように設ける半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【背景技術】
【０００２】
半導体装置が回路基板に実装される形態では、半導体装置の外部端子に加えられる応力（熱ストレス）を緩和することが重要である。外部端子は、ハンダボールなどで構成され、半導体装置の電気的接合部（ランド）に設けられる。従来、電気的接合部の平面形状を変更するなどによって、外部端子への応力集中を避けていたがそれには限界があった。
【０００３】
本発明の目的は、半導体装置の外部端子に加えられる応力を緩和することにある。
【特許文献１】特開２００１−９３３２９号公報
【発明の開示】
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置は、
半導体チップと、
前記半導体チップが搭載された配線基板と、
前記配線基板に設けられた複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が前記第２の外部端子となっている。本発明によれば、複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が第２の外部端子となっている。第２の外部端子は複数の粒子を含むので、これによって、第２の外部端子に加えられる応力を緩和することができる。複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対には、配線基板の膨張又は収縮による応力が最も加えられる。したがって、かかる部分に第２の外部端子を配置することによって、応力を効果的に緩和することができる。
（２）この半導体装置において、
前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された複数対が前記第２の外部端子となっていてもよい。
（３）この半導体装置において、
前記複数の外部端子の配列領域の外形は四辺形をなし、
前記第２の外部端子は、前記四辺形の角部の領域に配置されていてもよい。これによれば、四辺形の角部に加えられる応力を効果的に緩和することができる。
（４）本発明に係る半導体装置は、
第１の半導体チップを含む第１の半導体装置と、
第２の半導体チップを含む第２の半導体装置と、
前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続する複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２つ以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が前記第２の外部端子となっている。本発明によれば、複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対が第２の外部端子となっている。第２の外部端子は複数の粒子を含むので、これによって、第２の外部端子に加えられる応力を緩和することができる。複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対には、配線基板の膨張又は収縮による応力が最も加えられる。したがって、かかる部分に第２の外部端子を配置することによって、応力を効果的に緩和することができる。
（５）本発明に係る半導体装置は、
第１の半導体チップを含む複数の第１の半導体装置と、
第２の半導体チップを含み、それぞれの前記第１の半導体装置が互いにオーバーラップしないように搭載された第２の半導体装置と、
前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続してなり、前記第１の半導体装置に対応した複数グループからなる複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子の各グループの配列領域の外形は長方形をなし、
少なくとも１つのグループのうち、前記長方形の対向する角部の領域に配置された一対が前記第２の外部端子となっている。本発明によれば、複数の外部端子のうち、配列領域の長方形の対向する角部の領域に配置された一対が第２の外部端子となっている。第２の外部端子は複数の粒子を含むので、これによって、第２の外部端子に加えられる応力を緩和することができる。複数の外部端子のうち、配列領域の長方形の対向する角部の領域に配置された一対には、配線基板の膨張又は収縮による応力が最も加えられる。したがって、かかる部分に第２の外部端子を配置することによって、応力を効果的に緩和することができる。
（６）本発明に係る半導体装置は、
第１の半導体チップを含む複数の第１の半導体装置と、
第２の半導体チップを含み、それぞれの前記第１の半導体装置が互いにオーバーラップしないように搭載された第２の半導体装置と、
前記第１の半導体装置と前記第２の半導体装置の間に介在し、両者を電気的に接続してなり、前記第１の半導体装置に対応した複数グループからなる複数の外部端子と、
を含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子は、ろう材からなり、
前記第２の外部端子は、ろう材と前記ろう材中に分散され樹脂からなる複数の粒子とを含み、
前記複数の外部端子の各グループの配列領域の外形は長方形をなし、
少なくとも１つのグループのうち、前記長方形の各短辺に沿った領域の端部に配置された一対が前記第２の外部端子となっている。本発明によれば、複数の外部端子のうち、配列領域の長方形の短辺に沿った領域に配置された一対が第２の外部端子となっている。第２の外部端子は複数の粒子を含むので、これによって、第２の外部端子に加えられる応力を緩和することができる。複数の外部端子のうち、配列領域の長方形の短辺に沿った領域に配置された一対には、配線基板の膨張又は収縮による応力が加えられやすい。したがって、かかる部分に第２の外部端子を配置することによって、応力を効果的に緩和することができる。
（７）この半導体装置において、
前記第１の半導体装置は、
前記第１の半導体チップがフェースアップ実装された第１の配線基板と、
前記第１の半導体チップを封止する樹脂封止部と、
をさらに含んでもよい。これによれば、第１の半導体装置が樹脂封止部を有する場合、第１の半導体装置と第２の半導体装置の間の熱膨張率の差が大きくなるため、外部端子に応力が加えられやすいのでより効果的である。
（８）この半導体装置において、
前記第２の半導体装置は、前記第２の半導体チップがフェースダウン実装された第２の配線基板をさらに含み、
前記複数の外部端子は、前記第２の半導体チップの外側の領域に配列されていてもよい。
（９）この半導体装置において、
前記第２の外部端子に隣接する外部端子は、前記第２の外部端子と同一の構成を有してもよい。これによれば、より効果的に応力を緩和することができる。
（１０）この半導体装置において、
前記第２の外部端子は、それぞれの前記粒子の表面をコーティングしてなる導体皮膜をさらに含んでもよい。これによれば、粒子の表面が導体皮膜によってコーティングされているので、第２の外部端子の電気的特性の向上を図ることができる。例えば、複数の粒子が密集しても導体皮膜同士が接触するため、粒子間にも電気が流れることになり、絶縁部分の拡大を防止することができる。
（１１）この半導体装置において、
前記粒子は、熱硬化されていてもよい。これによれば、第２の外部端子を加熱溶融したときに、粒子が溶融することがない（又は溶融しにくい）ので、加熱溶融後も複数の粒子が分散した状態を維持することができる。したがって、加熱溶融後も第２の外部端子の応力緩和を図ることができる。
（１２）本発明に係る回路基板は、上記半導体装置が搭載されてなる。
（１３）本発明に係る電子機器は、上記半導体装置を有する。
（１４）本発明に係る半導体装置の製造方法は、
半導体チップが搭載された配線基板に複数の外部端子を設けることを含み、
前記複数の外部端子は、少なくとも１つの第１の外部端子と、２以上の第２の外部端子とを含み、
前記第１の外部端子をろう材で形成し、
前記第２の外部端子をろう材中に樹脂からなる複数の粒子を分散させることによって形成し、
前記複数の外部端子を、他のいずれの一対よりも互いに離れて配置した一対が前記第２の外部端子となるように設ける。本発明によれば、複数の外部端子を、他のいずれの一対よりも互いに離れて配置された一対が第２の外部端子となるように設ける。第２の外部端子は複数の粒子を含むので、これによって、第２の外部端子に加えられる応力を緩和することができる。複数の外部端子のうち、他のいずれの一対よりも互いに離れて配置された一対には、配線基板の膨張又は収縮による応力が最も加えられる。したがって、かかる部分に第２の外部端子を配置することによって、応力を効果的に緩和することができる。
【発明を実施するための最良の形態】
【０００５】
以下、本発明の実施の形態について図面を参照して説明する。
【０００６】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体装置の平面図であり、図２は図１のII−II線断面図であり、図３は図１のIII−III線断面図である。図４は図３の部分拡大図である。本実施の形態に係る半導体装置は、半導体チップ１０と、配線基板２０と、複数の外部端子４０と、を含む。
【０００７】
半導体チップ１０には、集積回路（図示しない）が形成され、集積回路に電気的に接続された複数の電極１２が形成されている。複数の電極１２は、半導体チップ１０における集積回路側の面に形成されていてもよい。複数の電極１２は、半導体チップ１０の表面の４辺又は２辺に沿った領域に形成されていてもよい。電極１２は、パッド（例えばＡｌパッド）を有する。半導体チップ１０を配線基板２０にフェースダウン実装する場合には、電極１２はパッド上のバンプ（例えば金バンプ）をさらに有してもよい。なお、半導体チップ１０の電極１２の形成された面には、パッシベーション膜（図示しない）が形成されている。
【０００８】
図２に示すように、配線基板２０は、ベース基板２２と、ベース基板２２に形成された配線パターン２４と、を含む。配線基板２０は半導体装置のインターポーザであってもよい。ベース基板２２は、有機系の樹脂基板（例えばエポキシ基板、ポリイミド基板）であることが多いが、無機系の基板（例えばガラス基板、セラミック基板）であってもよく、あるいは有機系・無機系の複合構造の基板（例えばガラスエポキシ基板）であってもよい。配線パターン２４は、ベース基板２２の両面に形成されていてもよい。配線パターン２４の一部がスルーホール２６となって、配線基板２０の両面の電気的導通を図ってもよい。
【０００９】
図２に示すように、半導体チップ１０は配線基板２０にフェースダウン実装されていてもよい。詳しくは、半導体チップ１０は、電極１２の形成面が配線基板２０に対向している。電極１２と配線パターン２４の電気的接合は、異方性導電材料３０によって図ってもよい。異方性導電材料３０は、異方性導電フィルム又は異方性導電ペーストのいずれでもよく、バインダに複数の導電粒子３２が分散している。導電粒子３２が電極１２と配線パターン２４との間に介在することによって両者間の電気的接合を図ることができる。その他の電気的接合形態として、導電樹脂ペーストによるもの、金属接合（例えばＡｕ−Ａｕ接合、Ａｕ−Ｓｎ接合又はハンダ接合）、絶縁樹脂の収縮力による形態などを適用してもよい。金属接合の場合には、半導体チップ１０と配線基板２０との間に樹脂（アンダーフィル樹脂）を充填してもよい。
【００１０】
変形例として、半導体チップ１０は、配線基板２０にフェースアップ実装されていてもよい。詳しくは、半導体チップ１０は、電極１２の形成面とは反対の面が配線基板２０に対向していてもよい。電極１２と配線パターン２４との電気的接合は、ワイヤによって図ることができる。その場合、半導体チップ１０は全体を樹脂封止することが好ましい。
【００１１】
ベース基板２２には、配線パターン２４の一部として複数の電気的接合部２８が形成されている。電気的接合部２８はランドであってもよい。本実施の形態では、電気的接合部２８に外部端子４０が設けられる。電気的接合部２８は、ベース基板２２における半導体チップ１０が搭載された面とは反対の面に形成されていてもよいし、ベース基板２２における半導体チップ１０が搭載された面と同じ面（例えば半導体チップ１０の外側の領域）に形成されていてもよい。すなわち、外部端子４０は、半導体チップ１０が搭載された面とは反対の面に設けられてもよいし、半導体チップ１０が搭載された面と同じ面（例えば半導体チップ１０の外側の領域）に設けられてもよい。
【００１２】
外部端子４０は導電性を有する。外部端子４０は、ボール状をなしていてもよい。ボール状とは、必ずしも完全な球体である必要はなく、球体の一部であってもよいし、あるいは塊状をなしていればよい。複数の外部端子４０は、半導体チップ１０に電気的に接続されており、複数行複数列に配列されていてもよい。複数の外部端子４０の配列領域４８の外形は、四辺形（例えば正方形又は長方形）をなしていてもよい。配線基板２０には少なくとも３つ以上（多くの場合ｎ×ｎ個（ｎは自然数））の外部端子４０が設けられる。
【００１３】
図１に示すように、複数の外部端子４０は、少なくとも１つの第１の外部端子４２と、２以上（図１では４つ）の第２の外部端子４４，４５，４６，４７と、を有する。第１の外部端子４２は、主成分がろう材からなる。ろう材は、軟ろう又は硬ろうのいずれであってもよい。ろう材としてハンダを使用してもよい。第１の外部端子４２は周知のハンダボールであってもよく、例えばフラックスなどを含有していてもよい。本実施の形態では、第１の外部端子４２には、後述の樹脂からなる粒子は含有されていない。
【００１４】
図４に示すように、第２の外部端子４４は、主成分となるろう材５０と、ろう材５０中に分散され樹脂からなる複数の粒子５２と、を含む。ろう材５０はすでに説明した通りであり、その組成は限定されるものではないが、例えばスズ（Ｓｎ）とその他の金属化合物（例えば銀（Ａｇ）及び銅（Ｃｕ））から構成されていてもよい。ろう材５０中にさらにフラックスが混入されていてもよい。第２の外部端子４４は、いわゆる樹脂分散ハンダボールであってもよい。これによれば、複数の粒子５２によって、第２の外部端子４４に加えられる応力を緩和することができる。詳しくは、樹脂はろう材５０よりも柔らかいので、複数の粒子５２によって応力を吸収又は分散することが可能になる。また、粒子５２は、複数が分散されているのでろう材５０との不濡れも生じにくい。
【００１５】
粒子５２の樹脂の成分は限定されないが、例えば、ポリスチレン、ジビニルベンゼンなどを使用してもよい。粒子５２は、熱硬化性樹脂で形成されていてもよい。その場合、粒子５２は熱硬化したもの（例えば熱硬化が完了又は半分以上進行したもの）であってもよい。これによれば、第２の外部端子４４を加熱溶融（例えばリフロー）したときに、粒子５２が溶融することがない（又は溶融しにくい）ので、加熱溶融後も複数の粒子５２が分散した状態を維持することができる。したがって、加熱溶融後も第２の外部端子４４の応力緩和を図ることができる。
【００１６】
図４に示す例では、第２の外部端子４４は、それぞれの粒子５２の表面をコーティングしてなる導体皮膜５４をさらに含む。導体皮膜５４は、金属皮膜（例えば銅（Ｃｕ））であってもよく、例えばメッキ処理（例えば電気メッキ又は無電解メッキ）によって形成することができる。これによれば、粒子５２の表面が導体皮膜５４によってコーティングされているので、第２の外部端子４４の電気的特性の向上を図ることができる。例えば、複数の粒子５２が密集しても導体皮膜５４同士が接触するため、粒子５２間にも電気が流れることになり、絶縁部分の拡大を防止することができる。
【００１７】
次に、複数の外部端子４０の配列について説明する。図１に示すように、複数の外部端子４０のうち、他のいずれの一対よりも互いに離れて配置された一対が第２の外部端子４４，４５となっている。すなわち、複数の外部端子４０の配列領域（２点鎖線で囲まれた領域）４８の一方の端部に第２の外部端子４４が配置され、他方の端部に第２の外部端子４５が配置されている。そして、第２の外部端子４４，４５間の距離は、他のいずれの一対の外部端子間の距離よりも長くなっている。配列領域４８の外形が四辺形をなす場合、第２の外部端子４４，４５は、四辺形の対向する角部の領域に配置される。言い換えれば、図３に示すように、第２の外部端子４４，４５は、四辺形の対角線上の両端部に配置される。なお、一対の第２の外部端子４４，４５以外の、残りの外部端子の全てが第１の外部端子４２であってもよい。
【００１８】
図１に示す例では、複数の外部端子４０のうち、他のいずれの一対よりも互いに離れて配置された複数対が第２の外部端子４４，４５，４６，４７となっている。詳しくは、第２の外部端子４４，４５が対をなし、第２の外部端子４６，４７が対をなしている。第２の外部端子４６，４７の距離は、他のいずれの一対の外部端子間の距離よりも長くなっており、第２の外部端子４４，４５の距離と同じになっている。配列領域４８の外形が四辺形をなす場合、第２の外部端子４４，４５，４６，４７は、四辺形の全ての角部の領域に配置される。言い換えれば、図３に示すように、第２の外部端子４４，４５は、四辺形の一方の対角線上の両端部に配置され、第２の外部端子４６，４７は、四辺形の他方の対角線上の両端部に配置されている。なお、図１に示すように、一対の第２の外部端子４４，４５，４６，４７以外の、残りの外部端子の全てが第１の外部端子４２であってもよい。
【００１９】
複数の外部端子４０の電気的接合部２８への配置方法は限定されず、例えばスルーホール２６が図示する例とは別に貫通穴を有する場合には貫通穴から吸引することによってボール状の外部端子４０を吸着してもよい。第１の外部端子４２を吸着した後に、第２の外部端子４４，４５，４６，４７を吸着してもよい。あるいはその逆でもよい。
【００２０】
本実施の形態によれば、複数の外部端子４０のうち、他のいずれの一対よりも互いに離れて配置された一対（例えば四辺形の配列領域の角部の領域）が第２の外部端子４４，４５となっている。かかる部分には、配線基板２０の膨張又は収縮による応力が最も加えられる。したがって、かかる部分に第２の外部端子４４，４５を配置することによって、応力を効果的に緩和することができる。
【００２１】
図５は、本実施の形態に係る第２の外部端子の製造方法を説明する図である。まず、るつぼ５６内で、溶融したろう材５０中に樹脂からなる複数の粒子５２を混入する。混入前に、粒子５２はすでに熱硬化させておいてもよい。混入前に、粒子５２の表面を導体皮膜５４によってコーティングしてもよい。コーティング方法として上述のメッキ処理を適用することができる。加熱溶融した液状のろう材５０を、ノズル５８から滴下させるとともに冷却する。その場合に、滴下する液状のろう材５０に対して、所定の方向、周波数及び振幅の振動を伝達させる。こうして、液状の流れがくびれるとともに、冷却によって固形となり、第２の外部端子４４をボール状に形成することができる。
【００２２】
図６は、本実施の形態の変形例に係る半導体装置を示す図である。本変形例では、第２の外部端子４４に隣接する外部端子は、第２の外部端子４４と同一の構成を有する。すなわち、第２の外部端子４４に隣接する外部端子は、主成分となるろう材と、ろう材中に分散され樹脂からなる複数の粒子とを少なくとも含む。粒子は導体皮膜でコーティングされていてもよい。１つの第２の外部端子４４に隣接する外部端子が複数ある場合、そのうちのいずれか１つが第２の外部端子４４と同一の構成を有してもよい。図６に示す例では、第２の外部端子４４に対して１行隣の外部端子６０と、第２の外部端子４４に対して１列隣の外部端子６２と、第２の外部端子４４に対して斜め隣（１行隣であって１列隣）の外部端子６４と、のそれぞれが第２の外部端子４４と同一の構成を有する。それらのうちのいずれか１つが第２の外部端子４４と同一の構成を有していてもよい。なお、図６に示すように、第２の外部端子４４と対をなす第２の外部端子４５に隣接する外部端子も同様であってもよく、第２の外部端子４６，４７のそれぞれに隣接する外部端子も同様であってもよい。図６に示す例では、配列領域４８の角部の領域に、樹脂からなる粒子を含む外部端子（第２の外部端子及びそれと同一の構成を有する外部端子）が４つずつ配置されている。
【００２３】
本実施の形態に係る半導体装置の製造方法は、半導体チップ１０が搭載された配線基板２０に複数の外部端子４０を設けることを含む。複数の外部端子４０は、第１の外部端子４２と、第２の外部端子４４，４５，４６，４７とを含み、それらの配列はすでに説明した内容を適用することができ、その効果もすでに説明した通りである。
【００２４】
（第２の実施の形態）
図７は本発明の第２の実施の形態に係る半導体装置の平面図であり、図８は図７のVIII−VIII線断面図である。なお、本実施の形態においては第１の実施の形態で説明した内容（変形例を含む）を可能な限り適用することができる。
【００２５】
図８に示すように、半導体装置（スタック型半導体装置）は、第１及び第２の半導体装置７０，８０を有し、上述の複数の外部端子４０が上下の半導体装置を電気的に接合するように両者間に介在している。詳しくは、第１の半導体装置７０は、半導体チップ７２と、半導体チップ７２が搭載された配線基板７４とを有し、配線基板７４には配線パターンの一部として電気的接合部（例えばランド）７８が形成されている。半導体チップ７２は配線基板７４にフェースアップ実装されていてもよい。半導体チップ７２はワイヤボンディングされ、全体が樹脂封止部７６によって封止されていてもよい。第２の半導体装置８０は、半導体チップ８２と、半導体チップ８２が搭載された配線基板８４とを有し、配線基板８４には配線パターンの一部として電気的接合部（例えばランド）８６が形成されている。半導体チップ８２は配線基板８４にフェースダウン実装されていてもよい。電気的接合部８６は、配線基板８４の両面に形成されていてもよい。外部端子４０は、第１の半導体装置７０の電気的接合部７８と、第２の半導体装置８０の電気的接合部８６との間に介在している。複数の外部端子４０は配列領域４８内に配列され、半導体チップ８２の外側の領域に配列されていてもよい。複数の外部端子４０は、少なくとも１つの第１の外部端子４２と、２以上の（図７では４つ）の第２の外部端子４４，４５，４６，４７と、を有する。第１及び第２の外部端子の配列形態は、第１の実施の形態で説明した内容を適用することができる。本実施の形態では、スタックされた複数の半導体装置間の外部端子に加えられる応力を緩和することができる。特に、第１の半導体装置７０が樹脂封止部７６を有する場合、第１の半導体装置７０と第２の半導体装置８０の間の熱膨張率の差が大きくなるため、外部端子４０に応力が加えられやすいので本実施の形態を適用すると効果的である。
【００２６】
図８に示す例では、最下層の第２の半導体装置８０には、第１の半導体装置７０とは反対の面側の電気的接合部８６に外部端子４０が設けられている。これによって、スタックされた複数の半導体装置を回路基板に実装することができ、その効果はすでに記載した通りである。なお、第１及び第２の半導体装置７０，８０の間、すなわち複数の外部端子４０の周囲はアンダーフィル材９２によって樹脂封止されていてもよい。
【００２７】
（第３の実施の形態）
図９は本発明の第３の実施の形態に係る半導体装置の平面図であり、図１０は図９のＸ−Ｘ線断面図である。なお、本実施の形態においては第１及び第２の実施の形態で説明した内容（変形例を含む）を可能な限り適用することができる。
【００２８】
半導体装置（スタック型半導体装置）は、複数の第１の半導体装置１００，１１０と、それぞれの第１の半導体装置１００，１１０が互いにオーバーラップしないように搭載された第２の半導体装置８０とを有する。第１の半導体装置１００，１１０はそれぞれ平面的に異なる位置に設けられている。第１の半導体装置１００は、第１の半導体チップ１１２と、第１の半導体チップ１１２が搭載された配線基板１１４とを有し、第１の半導体チップ１１２は樹脂封止部１１６によって樹脂封止されていてもよい。第１の半導体装置１１０は、第１の半導体装置１００と同様の構成を有してもよい。
【００２９】
複数の外部端子１２０（又は複数の外部端子１３０）は、第１の半導体装置１００（又は第１の半導体装置１１０）と第２の半導体装置８０の間に介在して両者を電気的に接合する。複数の外部端子１２０，１３０は、それぞれの第１の半導体装置１００，１１０に対応して複数グループ（図９では２グループ）に分割されている。複数の外部端子１２０は、第１の半導体装置１００の電気的接合部１０８と、第２の半導体装置８０の電気的接合部８６との間に介在し、複数の外部端子１３０は、第１の半導体装置１１０の電気的接合部１１８と、第２の半導体装置８０の電気的接合部８６との間に介在している。複数の外部端子１２０，１３０は、少なくとも１つの第１の外部端子１２２，１３２と、２以上の第２の外部端子１２４〜１２７，１３４〜１３７とを有する。図９に示すように、各グループの配列領域１２８，１３８ごとに、第１及び第２の外部端子が設けられていてもよい。第１及び第２の外部端子の配列形態は、第１の実施の形態で説明した内容を適用することができる。
【００３０】
図９に示す例では、各配列領域１２８，１３８は、長方形をなしている。そして、少なくとも１つ（図９では全部）のグループのうち、長方形の対向する角部の領域に配置された一対が第２の外部端子１２４〜１２７，１３４〜１３７となっている。その他の詳細は、上述した内容を適用することができる。
【００３１】
（第４の実施の形態）
図１１は、本発明の第４の実施の形態に係る半導体装置の平面図である。なお、本実施の形態においては第１〜第３の実施の形態で説明した内容（変形例を含む）を可能な限り適用することができる。
【００３２】
半導体装置（スタック型半導体装置）は、複数の第１の半導体装置１００，１１０と、それぞれの第１の半導体装置１００，１１０が互いにオーバーラップしないように搭載された第２の半導体装置８０とを有する。本実施の形態では、半導体装置は、それぞれの第１の半導体装置１００，１１０に対応して複数グループに分割された複数の外部端子１４０，１５０を有する。本実施の形態では、第１及び第２の外部端子の配列形態が第３の実施の形態とは異なっている。
【００３３】
図１１に示す例では、各グループの配列領域１４８，１５８は長方形をなしており、そのうちの少なくとも１つ（図１１では全部）のグループのうち、長方形の各短辺に沿った領域に配置された一対が第２の外部端子１４４，１４６，１５４，１５６となっている。第２の外部端子１４４，１４６（又は第２の外部端子１５４，１５６）は、配列領域１４８（又は配列領域１５８）の端部（最も外側の領域）に配置されている。長方形の短辺に沿った領域に配置される外部端子が複数である場合には、そのうちの１つ又は複数（例えば全部）が第２の外部端子となっていてもよい。一対の第２の外部端子１４４，１４６は、同一の列（図１１の縦方向の並び）に配列されていてもよいし、異なる列に配列されていてもよい。
【００３４】
図１２には、上述の実施の形態に係る半導体装置が実装された回路基板１０００が示されている。実装方法としては、半導体装置の外部端子を加熱溶融（リフロー）して、両者を電気的に接合する。これによれば、実装時及びその後の熱ストレスに対して、半導体装置の外部端子に加えられる応力の緩和を図ることができる。本実施の形態に係る電子機器として、図１３にはノート型パーソナルコンピュータ２０００が示され、図１４には携帯電話３０００が示されている。
【００３５】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００３６】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置の平面図である。
【図２】図２は、図１のII−II線断面図である。
【図３】図３は、図１のIII−III線断面図である。
【図４】図４は、図３の部分拡大図である。
【図５】図５は、本発明の第１の実施の形態に係る半導体装置の外部端子の製造方法を説明する図である。
【図６】図６は、本発明の第１の実施の形態の変形例に係る半導体装置の平面図である。
【図７】図７は、本発明の第２の実施の形態に係る半導体装置の平面図である。
【図８】図８は、図７のVIII−VIII線断面図である。
【図９】図９は、本発明の第３の実施の形態に係る半導体装置の平面図である。
【図１０】図１０は、図９のＸ−Ｘ線断面図である。
【図１１】図１１は、本発明の第４の実施の形態に係る半導体装置の平面図である。
【図１２】図１２は、本発明の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１３】図１３は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１４】図１４は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
【００３７】
１０…半導体チップ  １２…電極  ２０…配線基板  ４０…外部端子
４２…第１の外部端子  ４４，４５，４６，４７…第２の外部端子  ４８…配列領域
５０…ろう材  ５２…粒子  ５４…導体皮膜  ７０…第１の半導体装置
７２…半導体チップ  ７４…配線基板  ７６…樹脂封止部  ８０…第２の半導体装置
８２…半導体チップ  ８４…配線基板  １００，１１０…第１の半導体装置
１２０，１３０…外部端子
【図１】
2005116932.tif 000003
【図２】
2005116932.tif 000004
【図３】
2005116932.tif 000005
【図４】
2005116932.tif 000006
【図５】
2005116932.tif 000007
【図６】
2005116932.tif 000008
【図７】
2005116932.tif 000009
【図８】
2005116932.tif 000010
【図９】
2005116932.tif 000011
【図１０】
2005116932.tif 000012
【図１１】
2005116932.tif 000013
【図１２】
2005116932.tif 000014
【図１３】
2005116932.tif 000015
【図１４】
2005116932.tif 000016