(57)【要約】【課題】高Ｓ／Ｎでワイドダイナミックレンジである微細化された固体撮像装置を実現すること。【解決手段】複数の光電変換素子を１つのフローティングディフュージョンに転送スイッチを介して接続、前記フローティングディフュージョンを垂直出力線にリセットスイッチを介して接続、前記フローティングディフュージョンを増幅用ＭＯＳトランジスタのゲートに接続した画素構成を二次元状に配置する。又、前記複数の光電変換素子が４つのフォトダイオードであることを特徴とする。【選択図】図１
2005198001.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子を１つのフローティングディフュージョンに転送スイッチを介して接続、前記フローティングディフュージョンを垂直出力線にリセットスイッチを介して接続、前記フローティングディフュージョンを増幅用ＭＯＳトランジスタのゲートに接続した画素構成を二次元状に配置したことを特徴とする固体撮像装置。
【請求項２】
前記複数の光電変換素子が４つのフォトダイオードであることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
複数の光電変換素子を１つのフローティングディフュージョンに転送スイッチを介して接続、前記フローティングディフュージョンを垂直出力線にリセットスイッチを介して接続、前記フローティングディフュージョンを増幅用ＭＯＳトランジスタのゲートに接続、前記増幅用ＭＯＳトランジスタの出力を前記垂直出力線に接続した画素構成を二次元に配置した固体撮像装置であって、前記垂直出力線に前記ＭＯＳトランジスタをカットオフさせる電圧源又は接地電位、活性化させる電圧源、ソースフォロワ動作を行わせるための定電流源を時系列に接続させるスイッチを設けたことを特徴とする固体撮像装置。
【請求項４】
同一のフローティングディフュージョンには２の倍数の光電変換素子を接続することを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記光電変換素子が埋め込み型フォトダイオードであり、フローティングディフュージョンへ光電変換された電荷を完全転送できる構造であることを特徴とする請求項１〜４の何れかに記載の固体撮像装置。
【請求項６】
フォトダイオードが同一形状で対称レイアウトであり、且つ、配列ピッチが水平方向と垂直方向で同じであることを特徴とする請求項１〜５の何れかに記載の固体撮像装置。
【請求項７】
光電変換素子がシリサイド化されていないポリシリコン１層とＡＬを主成分とするメタル２層以下の配線層で構成されていることを特徴とする請求項１〜６の何れかに記載の固体撮像装置。
【請求項８】
光電変換素子の最上層に位置する保護膜が平坦化されていることを特徴とする請求項１〜７の何れかに記載の固体撮像装置。
【請求項９】
複数の光電変換素子を１つのフローティングディフュージョンに転送スイッチを介して接続、前記フローティングディフュージョンを垂直出力線にリセットスイッチを介して接続、前記フローティングディフュージョンを増幅用ＭＯＳトランジスタのゲートに接続、前記増幅用ＭＯＳトランジスタの出力を前記垂直出力線に接続した画素構成を二次元に配置した固体撮像装置であって、
前記垂直出力線に読み出し期間以外は前記ＭＯＳトランジスタをカットオフさせる電圧源又は接地電位、リセット期間と読み出し動作前に活性化させる電圧源、読み出し期間にソースフォロワ動作を行わせるための定電流源を時系列に接続させることを特徴とする固体撮像装置。
【請求項１０】
転送ゲートがオンする期間を任意に変えることで各光電変換素子からの電荷を独立読み出し、又は、フローティングディフュージョン領域で電荷加算した読み出しが行えることを特徴とする請求項９記載の固体撮像装置。
【請求項１１】
固体撮像装置を動作させるための駆動パルスを発生させるためのタイミングジェネレータ、光電変換素子からの出力信号の自動利得調整を行うためのオートゲインコントロール回路、オートゲインされた出力信号をデジタル信号に変換するためのＡ／Ｄコンバータを同一半導体基板上に集積した請求項１〜１０の何れかに記載の固体撮像装置。
【請求項１２】
Ａ／Ｄコンバータがパイプライン型シングルＡＤ変換器であり、分解能が１０ビット以上であることを特徴とする請求項１１記載の固体撮像装置。
【請求項１３】
固体撮像装置を動作させるための電源回路が内蔵されており、固体撮像装置にオンチップされている各アナログ回路の動作に必要となる電源を共通化して用いることを特徴とする請求項１１又は１２記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の画素微細化に関し、特に各画素に増幅機能を有するＣＭＯＳ型固体撮像装置に関するものである。
【背景技術】
【０００２】
従来、各画素に増幅機能を有する増幅型固体撮像装置として図１５に示すようなＣＭＯＳイメージセンサが広く知られているが、この種のＣＭＯＳイメージセンサには、高Ｓ／Ｎ信号を目的としない用途には３トランジスタ構成が主に用いられている。ここで、各画素は、フォトダイオードと、増幅用ＭＯＳトランジスタと、リセットＭＯＳトランジスタ及び選択ＭＯＳトランジスタによって構成されている。この構成は必要とするトランジスタ数が少なく、完全電荷転送動作も行わないため、低電圧化と小型化に適している。但し、動作上、フォトダイオードリセット時のｋＴＣノイズの除去が困難であるため、Ｓ／Ｎが悪く、低照度撮影には適さない。
【０００３】
一方、高Ｓ／Ｎ信号を必要とする用途には、図１５に示した４トランジスタ構成が主に用いられている。この画素構成に関しては非特許文献１等で詳しく説明されている。このＣＭＯＳイメージセンサの各画素は、埋め込み型フォトダイオードと、増幅用ＭＯＳトランジスタと、リセットＭＯＳトランジスタと、選択ＭＯＳトランジスタ及び転送ＭＯＳトランジスタの４つのトランジスタによって構成されている。この４トランジスタ形式では、埋め込み型フォトダイオードによる暗電流の低減と、完全電荷転送動作による感度の向上が最大の特徴となる。
【０００４】
又、列毎に設けられたノイズ用メモリーと信号用メモリーを用いたＣＤＳ動作によって、画素部で発生するＦＰやＲ（ｋＴＣノイズ）の除去も可能となっている。この４トランジスタ構成により、高感度低ノイズのＣＭＯＳイメージセンサが可能となり、画質的にもＣＣＤを用いたデジタル一眼レフカメラを凌ぐ特性を有するデジタル一眼レフカメラが実現されている。
【０００５】
【非特許文献１】映像情報メディア学会誌Vol.55,No.2,pp.257〜263 （2001）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の固体撮像装置において高Ｓ／撮像を行うためには、１画素当たり４つのＭＯＳトランジスタが必要となるため、ＣＣＤと比較すると、画素の微細化に対して明らかに不利である。既に２．５μｍの製品化が行われ、更に２μｍの製品化もなされようとしているＣＣＤに対して、製品化されている４トランジスタ画素構成のＣＭＯＳイメージセンサの最小画素サイズは５．４μｍ程度に留まっている。ＣＭＯＳイメージセンサにおいて、デザインルールの微細化により、或る程度の画素サイズの縮小は可能となるが、電源電圧の低下によるダイナミックレンジの低減、増幅ＭＯＳトランジスタの微細化による１／ｆノイズの増大等が問題となってくる。
【０００７】
従って、高ダイナミックレンジと高Ｓ／Ｎを実現させるには、トランジスタサイズの微細化よりもトランジスタそのものの数を減らすことが効果的である。但し、従来のトランジスタ３つによる画素構成では、完全電荷転送が行えないことによる感度低下と、ＣＤＳ動作ができないことによるリセットノイズの増大が問題となるため、高画質が要求される用途では採用されにくい。そのため、２μｍ台の画素サイズでＣＣＤ並みの高Ｓ／ＮをＣＭＯＳイメージセンサで実現することは非常に困難であった。
【０００８】
従って、本発明の第１の目的は、高Ｓ／Ｎでワイドダイナミックレンジである微細化された固体撮像装置を実現することである。
【０００９】
又、本発明の第２の目的は、入射光の集光能力の向上、特にオンチップマイクロレンズを用いたときの集光能力を向上させた固体撮像装置を実現することである。
【００１０】
更に、本発明の第３の目的は、信号電荷の加算と非加算を画素上で行うことができる固体撮像装置を実現することである。
【００１１】
そして、本発明の第４の目的は、微細画素を有した小型ワンチップカメラとなるCMOS型イメージセンサを実現させることも目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、第１の発明は、１つのフローティングディフュージョンアンプに、複数のフォトダイオードを、転送ゲートを介して接続したことを特徴とする。
【００１３】
第２発明は、垂直出力線からＦＤにＭＯＳトランジスタがカットオフする電位と活性化する電位を与える回路形式と駆動方法により、リセットＭＯＳスイッチに選択機能を兼用させることで、従来において必要であった選択ＭＯＳスイッチを削減したことを特徴とする。
【００１４】
第３の発明は、ＦＤ共通化画素構成において、各フォトダイオードの形状、配置ピッチ、開口形状を同一にしたことを特徴とする。
【００１５】
第４の発明は、画素の平面的な縮小に伴って、高さ方向の縮小を行ったことを特徴とする。又、最上層である保護膜を平坦化したことも特徴とする。
【００１６】
上記第１の構成において、１画素当たりのトランジスタ数を減らすことができるため、ＣＭＯＳイメージセンサの微細化が可能となる。
【００１７】
上記第２の構成において、更なるトランジスタの削減が可能となるため、ＣＣＤと同等の画素サイズが実現できる。
【００１８】
上記第３の構成において、ＦＤ共通化に伴って予想されるフォトダイオードのレイアウト不均一による感度バラツキ、光シェーディングの悪化を予め防ぐことが可能となる。
【００１９】
上記第４の構成において、マイクロレンズからフォトダイオードまでの距離を縮めることで、斜入射光に対する集光能力の向上が可能となる。更に、マイクロレンズ平坦化層の薄膜化と遮光層端の保護膜のカバレージ領域での光発散防止による感度向上も同時に実現できる。
【００２０】
又、完全電荷転送型のフォトダイオードが採用できるため、小型化のみならず、高Ｓ／ＮのＣＭＯＳイメージセンサも実現できる。
【発明の効果】
【００２１】
本発明によれば、完全転送型光電変換装置における画素サイズの縮小が可能となるため、本固体撮像装置を用いたビデオカメラ、デジタルカメラ、モバイル端末機器、カメラ付き携帯電話等において、撮影画像の画質向上を図ることができる。
【００２２】
又、本発明の各種の機能がオンチップされたＣＭＯＳ型固体撮像装置により、装置の小型化、低コスト化、低消費電力化も同時に実現されるため、特に携帯電話用に最適な固体撮像装置が実現できる。
【発明を実施するための最良の形態】
【００２３】
以下に本発明の実施の形態を添付図面に基づいて説明する。
【００２４】
＜実施の形態１＞
図１は本発明の特徴を最も良く表す図面であり、 画素の回路構成と周辺回路を示した概略的回路構成図である。
【００２５】
図１において、１〜４は光電変換を行うＰ＋NＮＰ構造埋め込み型フォトダイオード（ＰＤ１〜ＰＤ４）であり、垂直シフトレジスタ（ＶＳＲ）からの転送パルス（ＰＴＸ１〜ＰＴＸ４）で制御される５〜８の転送ゲート（Ｍ１〜Ｍ４）を介して、９の電気的に共通となるフローティングディフュージョン（ＦＤ）に接続される。１０はＦＤ電位をＶＶＲＨ又はＧＮＤにするためのリセットＭＯＳトランジスタ（Ｍ５）、１１は電荷増幅用ＭＯＳトランジスタ（Ｍ６）であり、スイッチＭＯＳトランジスタ１２を介して定電流回路１３を繋ぐことによってソースフォロワ動作が可能となる。又、垂直出力線１４は、それぞれのスイッチＭＯＳトランジスタ１５，１６，１７を介して、電荷増幅用ＭＯＳトランジスタを活性化させるＶＶＲＨ電源、カットオフさせるＧＮＤに時系列的に接続する。
【００２６】
次に、本固体撮像装置の駆動方法を図２のタイミングチャートを用いて詳細に説明する。
【００２７】
先ず、時刻Ｔ０において、ＶＳＲを駆動させて、読み出し（リセット）対象となる水平画素列の選択を行う。この時点でのＦＤ電位はＧＤレベルが保持されており、ＭＯＳトランジスタ（Ｍ６）はカットオフ状態であるため、画素からの読み出しは行われない。
【００２８】
時刻Ｔ１において、ＰＲＥＳとＰＶＲ２をＯＮにすることによって、ＭＯＳトランジスタ（Ｍ６）を活性化状態とする電位ＶＶＲＨをＦＤへ書き込む。
【００２９】
時刻Ｔ２において、ＰＲＥＳをＯＦＦすることによって、ＦＤをフローティング状態にする。このとき、ＦＤにはリセットによるｋＴＣノイズ（ＱＮ
）が発生する。
【００３０】
そして、次の時刻Ｔ３において、定電流源１３を画素のＭＯＳトランジスタ（Ｍ６）に接続したソースフォロワ動作により、暗信号の電荷増幅読み出しを行い、オンチップしたラインメモリーに暗時信号（Ｎ信号）を記憶させる。
【００３１】
時刻Ｔ４において、転送ＭＯＳゲートをＯＮすることによって、フォトダイオードに蓄積されていた光電荷（ＱＳ
）をＦＤへ完全転送させる。このとき、ＦＤには先のリセットノイズ成分ＱＮ に光電荷ＱＳ
が畳重された（ＱＮ ＋ＱＳ ）が保持されることになる。このＰＤからＦＤへの電荷を完全に転送することは、ＰＤの完全空乏化リセットが行われたことになる。
【００３２】
時刻Ｔ５において、光信号（Ｎ＋Ｓ信号）のソースフォロワ読み出しを行い、ノイズ除去回路のラインメモリーに記憶していた暗時信号（Ｎ信号）とのＣＤＳ動作を行うことにより、ノイズ成分が除去された高Ｓ／Ｎ信号を得ることが可能となる。
【００３３】
その後、時刻Ｔ６において、ＰＲＥＳとＰＶＲ１をＯＮすることによってＦＤへＧＤ電位を書き込み、これによってＭＯＳトランジスタ（Ｍ６）をカットオフ状態に遷移させ、読み出し動作を完了させる。
【００３４】
そして、時刻Ｔ７において、ＨＳＲを走査させることによって信号の順次読み出しを行う。
【００３５】
以上の読み出し動作を次のライン以降も同様に行ってフレーム読み出しを行う。本発明において、４つのＰＤ（ＰＤ１〜ＰＤ４）に対してのＦＤの共通化を行い、転送ゲート（Ｍ１〜Ｍ４）を独立に制御することによって、従来と同じように全画素独立した信号出力形式（プログレッシブ走査）が可能となる。
【００３６】
図３に本発明を施した２次元イメージセンサの概略的な回路構成図を示す。同図において、２１は図１に示した４画素共通構成の画素ユニットである。
【００３７】
図４に本実施の形態における画素部の平面レイアウトを示し、（ａ）は遮光層を除いた画素レイアウト、（ｂ）は遮光層のレイアウトである。
【００３８】
このようにフォトダイオードのレイアウトピッチと面積、更には開口形状が全て等しいことが本発明の特徴である。フォトダイオードのピッチを変えることによって開口面積のアップが可能となるが、マイクロレンズの集光能力等の光学特性を考慮すると、フォトダイオードのピッチと形状を全て等しくすることが重要である。
【００３９】
図４において、垂直出力ラインとＦＤ接続ラインをＡＬ１配線、クロックラインをポリシリコン（ＰＯＬ）配線、遮光層をＡＬ２レイヤーとすることによって多層配線層の厚さの低減を行っている。又、金属汚染による暗電流や白キズを防ぐために、シリサイド配線ではなく、シリサイド化されていないＰＯＬ配線を用いることが望ましい。但し、ＰＯＬ配線は抵抗が大きいため、高速駆動に不具合を生じることがある。そのため、図３に示したように、垂直走査回路を両側に設けてクロックラインの両側からクロック信号を入力することにより、クロック遅延を低減して高速駆動を可能にしている。
【００４０】
図５は本実施の形態に係る画素の断面図を示したものである。
【００４１】
４画素毎レイアウトに起因するフォトダイオード表面の高さの不均一による感度のバラツキを無くすために、センサの表面保護膜（パッシベーション層）を化学機械研磨（ＣＭＰ： Chemical Mechanical Polishing）により平坦化したことを特徴とする。又、このパッシベーション膜はＳｉＮ膜よりも低屈折率のＳｉＯＮ膜やＳｉＯ２
膜の方が好ましい。パッシベーション膜の遮光層端カバレージの段差形状ため、フォトダイオード上の保護膜は凹型形状になる。この凹型の段差領域において、入射光は図６に示すようにフォトダイオードの外側へ発散するように屈折する。この段差領域の幅は０．６μｍ程度であるため、開口サイズが大きい場合は段差領域の占有率が小さくなるために影響が少ないが、開口サイズが２μｍ以下と小さくなってくると、段差領域の占有率が大きくなるため、凹型形状による集能力低下が顕著になる。
【００４２】
本発明のようにパッシベーション膜を平坦化することによって、フォトダイオードへ十分な光を導くことが可能となり、微細化による感度低下を防ぐことが可能となる。図７に示すように、場合によっては５倍程度の感度向上も可能となった。
【００４３】
本実施の形態において、４画素当たり６個のＭＯＳトランジスタ、つまり、１画素当たり１．５個のトランジスタ構成により、微細画素ピッチが可能な完全電荷転送型ＣＭＯＳイメージセンサが実現した。
【００４４】
図８に示すように、従来の４トランジスタ構成と比較して、大幅な画素縮小が可能となることが理解できる。更に、０．１８μｍや０．１３μｍ等の微細化デザインルールにより、ＣＣＤよりも微細な２μｍ以下の画素ピッチも可能となる。又、埋め込み型フォトダイオードによる低暗電流化、完全電荷転送による高感度化、そして、ＣＤＳ動作による高Ｓ／Ｎ化も同時に実現することができる。
【００４５】
本発明は、ＶＭＩＳ、ＢＣＡＳＴ、ＬＢＣＡＳＴ等にも当然のことながら応用可能である。特に、ＢＣＡＳＴやＬＢＣＡＳＴに対しては増幅用ＭＯＳトランジスタをＪＦＥＴトランジスタに置き換えることで、本質的な変更を伴うことなく実現可能となる。
【００４６】
＜実施の形態２＞
次に、本発明の実施の形態２について説明する。
【００４７】
図９に本発明の実施の形態２に係る固体撮像装置の画素の回路構成と周辺回路を示した概略的回路構成を示す。
【００４８】
前記実施の形態１は、４つのＰＤに対してＦＤを共通化した４画素共通ＦＤ構成について示したものであるが、本実施の形態は、２画素共通ＦＤ構成について示したものである。
【００４９】
本実施の形態では、比較的画素サイズの大きい３μｍ〜７μｍ程度の画素ピッチに対して有効となる。本発明のＦＤ共通化により画素ピッチの縮小が可能となるが、ＦＤの共通化を多くすると、拡散層の面積や配線層の面積の増加によってＦＤ容量が増加し、感度低下を引き起こす。実際には４画素共通化程度であれば問題ないが、更なる高感度化を目指すためには２画素程度の共通化が好ましい。又、３画素共通も可能であるが、ベイヤー配列に対応したカラー撮像素子に対しては、２の倍数列でレイアウトすることが望ましいため、３画素共通は余り現実的ではない。
【００５０】
本実施の形態において、２画素当たり４個のＭＯＳトランジスタ、つまり、１画素当たり２個のトランジスタ構成により、微細画素ピッチが可能な完全電荷転送型ＣＭＯＳイメージセンサが実現した。本構成と０．１８μｍや０．１３μｍ等の微細化デザインルールにより、２．２５μｍ程度の画素ピッチが可能となる。又、ＦＤ容量も微細化により低減できるため、高感度化に対しても有利となる。
【００５１】
＜実施の形態３＞
次に、本発明の実施の形態３について説明する。
【００５２】
図１０に本発明に係る固体撮像装置にカラーフィルタとマイクロレンズをオンチップした場合の画素断面を示す。
【００５３】
従来はフォトダイオードの段差を穴埋めするための第１の平坦化層と、その上に形成する第２の平坦化層が必要であり、この第１平坦化層と第２平坦化層は合わせて２μｍ以上必要であった。
【００５４】
本実施の形態においては、半導体製造工程の最上部層であるパッシベーション層が平坦化されているため、カラーフィルタ製造工程の厚い平坦化層が不要となる。この平坦化パッシベーション層により、カラーフィルタ工程における平坦化層は１μｍ以下の薄膜化が可能となる。実際には薄膜化の制御により０．２μｍ程度が実現されている。
【００５５】
フォトダイオードとマイクロレンズまでの距離が短くなるため、明るい（Ｆ値が小さい）撮影レンズを用いた場合の集光能力劣化（Ｆナンバー比例性）を抑えることが可能となる。尚、更なるＦナンバー比例性の向上のために、遮光層とマイクロレンズを画素毎にずらすことや、ブロック毎にずらすことも併用して行っても良い。
【００５６】
而して、本実施の形態によれば、Ｆナンバーが小さい大口径撮影レンズに対応したマイクロレンズ付きの固体撮像装置が実現した。
【００５７】
＜実施の形態４＞
次に、本発明の実施の形態４について説明する。
【００５８】
図１１に本発明に係る固体撮像装置をモノクロ撮像用イメージセンサや複眼撮像用イメージセンサに適用した場合の画素断面を示す。この応用例の場合、オンチップカラーフィルタが不要になるため、更なるＦナンバー比例性の向上が可能となる。
【００５９】
而して、本実施の形態によれば、Ｆナンバーが小さい大口径撮影レンズに対応したマイクロレンズ付きの固体撮像装置が実現した。
【００６０】
＜実施の形態５＞
次に、本発明の実施の形態５について説明する。
【００６１】
図１２に高感度出力を得るためのタイミングチャートを示す。
【００６２】
前記実施の形態１の駆動タイミングにおいて、転送ゲートパルス（φＴＸ１〜φＴＸ４）を時間的にずらしてオンオフすることで全画素独立読み出しを行っていたが、本実施の形態では、２つ以上を同時にオンオフすることによりＦＤ上で電荷加算を行うことを特徴とする。
【００６３】
図１２においては、ＰＤ１とＰＤ２、ＰＤ３とＰＤ４の２画素信号加算を示している。ＦＤ上での電荷加算に応じて光電変換感度が向上する。例えば、２画素加算であると感度は２倍、４画素加算であると感度は４倍になる。従って、非常に暗い照明下での撮影において感度アップさせる際に有効である。例えば、画素信号加算なしで十分な感度が得られない場合、２画素信号加算を行い、更に感度が足りなければ４画素信号加算を行う駆動を行えば良い。又、この電荷加算方法は動画モニタリング（液晶モニター等に画素数を減らして動画を出力したい場合）等にも有効となる。
【００６４】
而して、本実施の形態によれば、非常に高感度の固体撮像装置が実現可能となった。尚、本発明では垂直方向の画素信号の加算を行っているが、読み出し回路上で水平方向の画素信号の加算を併用しても良い。この場合、更なる感度アップが期待できる。
【００６５】
＜実施の形態６＞
次に、本発明の実施の形態６について説明する。
【００６６】
図１３はデジタル回路をワンチップ化して成る本発明に係る固体撮像装置の構成を示すブロック図、図１４は概略的なチップレイアウトを示すずである。
【００６７】
図１３及び図１４において、イメージセンサブロックは前記実施の形態において述べた１．５トランジスタ構成や２トランジスタ構成等の共通画素技術を用いたイメージセンサである。Ｔ／Ｇは、外部ＤＳＰとの通信により固体撮像装置を駆動するパルスを発生させるタイミング発生器である。ＡＧＣブロックは、イメージセンサからのアナログ信号の自動利得調整を行う回路であり、ＡＧＣ制御回路により制御され、０ｄＢ〜３０ｄＢの間でゲイン設定される。Ｄ／Ａ回路は、ＤＳＰからのデジタル信号をアナログ信号に変えてＡＧＣ回路へ入力させるための回路である。Ａ／Ｄ回路は、オフセット調整とオートゲインされたセンサ信号を１０ビットデジタル信号に変換するためのＡＤコンバータであり、３段のパイプライン型のシングルＡ／Ｄコンバータを用いることで、高精度Ａ／Ｄ変換を実現している。
【００６８】
電源回路は、基準電位を発生させるためのバンドギャップ回路と、この基準電位からイメージセンサのリセット電位やＡＤＣのリファレンス電位を生成する。従来のように外部入力ではなく、オンチップバンドギャップ回路から全ての電位を生成したことが特徴である。又、イメージセンサ系とＡＤ系とで電源を共通化することにより、チップサイズの縮小と消費電流の低減を可能としたことも特徴である。
【００６９】
而して、本実施の形態によれば、電子シャッタとＡＧＣ回路によって自動露出制御された１０ビット並列デジタル信号の出力を行うことができるため、ＣＣＤを用いたカメラシステムと比較してシステムの簡略化が可能である。本実施の形態のように、ＤＳＰとの通信回路を内蔵することにより、ＤＳＰとの２チップ構成でカメラモジュールが実現することができる。
【００７０】
更に、信号処理機能をオンチップで実現するためにＤＳＰ回路をオンチップすることもＣＭＯＳ型固体撮像装置であるため、実現は容易である。
【産業上の利用可能性】
【００７１】
本発明は、各画素に増幅機能を有するＣＭＯＳ型固体撮像装置に対して適用可能である。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施の形態１の画素構成図である。
【図２】本発明の実施の形態１の駆動タイミング図である。
【図３】本発明の実施の形態１の画素平面図である。
【図４】本発明の実施の形態１の回路構成図である。
【図５】本発明の実施の形態１の画素断面図である。
【図６】従来の課題を説明する図である。
【図７】本発明の効果を説明する図である。
【図８】本発明と従来例を比較説明する図である。
【図９】本発明の実施の形態２の画素構成図である。
【図１０】本発明の実施の形態３の画素断面図である。
【図１１】本発明の実施の形態４の画素断面図である。
【図１２】本発明の実施の形態５の駆動タイミング図である。
【図１３】本発明の実施の形態６の回路ブロック図である。
【図１４】本発明の実施の形態６のチップレイアウト図である。
【図１５】従来例を示す図である。
【符号の説明】
【００７３】
１〜４    埋め込み型フォトダイオード
５〜８    転送ゲート
９      フローティングディフュージョン
１０    リセットＭＯＳトランジスタ
１１    増幅ＭＯＳトランジスタ
１２    スイッチＭＯＳトランジスタ
１３    定電流源
１４    垂直出力線
１５〜１７  スイッチＭＯＳトランジスタ
１８    ノイズ除去回路
１９    水平シフトレジスタ（ＨＳＲ）
２０    垂直シフトレジスタ（ＶＳＲ）
２１    ４画素共通ユニット
【図１】
2005198001.tif 000003
【図２】
2005198001.tif 000004
【図３】
2005198001.tif 000005
【図４】
2005198001.tif 000006
【図５】
2005198001.tif 000007
【図６】
2005198001.tif 000008
【図７】
2005198001.tif 000009
【図８】
2005198001.tif 000010
【図９】
2005198001.tif 000011
【図１０】
2005198001.tif 000012
【図１１】
2005198001.tif 000013
【図１２】
2005198001.tif 000014
【図１３】
2005198001.tif 000015
【図１４】
2005198001.tif 000016
【図１５】
2005198001.tif 000017