(57)【要約】【課題】半導体チップと配線基板との間の位置ずれを抑制しつつ、半導体チップを配線基板上に実装する。【解決手段】絶縁層３をパターニングすることにより、配線２上に凹部４ａを有する絶縁性ガイド４を形成し、突出電極４を凹部４ａ内に配置して突出電極４を配線２上に接合する際に、突出電極４の位置ずれが発生しないようにする。【選択図】      図１
2005032802.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、
前記絶縁性基板上に形成された配線と、
前記配線上に配置される突出電極をガイドする絶縁性ガイド部とを備えることを特徴とする配線基板。
【請求項２】
前記絶縁性ガイド部は、前記突出電極の配置位置に対応して配置された凹部を備えることを特徴とする請求項１記載の配線基板。
【請求項３】
絶縁性基板と、
前記絶縁性基板上に形成される配線領域に対応して設けられた凹部と、
前記凹部内に形成された配線とを備えることを特徴とする配線基板。
【請求項４】
配線層が形成された絶縁性基板と、
突出電極を介して前記配線層上に接合された半導体チップと、
前記絶縁性基板上に形成され、前記配線層上に接合される前記突出電極をガイドする絶縁性ガイド部とを備えることを特徴とする半導体モジュール。
【請求項５】
配線層が形成された絶縁性基板と、
突出電極を介して前記配線層上に接合された電子部品と、
前記絶縁性基板上に形成され、前記配線層上に接合される前記突出電極をガイドする絶縁性ガイド部とを備えることを特徴とする電子デバイス。
【請求項６】
配線層が形成された絶縁性基板と、
突出電極を介して前記配線層上に接合された半導体チップと、
前記絶縁性基板上に形成され、前記配線層上に接合される前記突出電極をガイドする絶縁性ガイド部と、
前記配線層を介して前記半導体チップに接続された電子部品とを備えることを特徴とする電子機器。
【請求項７】
絶縁性基板上に配線層を形成する工程と、
前記配線層が形成された絶縁性基板上に絶縁層を形成する工程と、
前記絶縁層をパターニングすることにより、前記配線層上に配置される突出電極をガイドする絶縁性ガイド部を形成する工程とを備えることを特徴とする配線基板の製造方法。
【請求項８】
絶縁性基板上に形成される配線領域に対応して配置された凹部を形成する工程と、
前記凹部内に配線を形成する工程とを備えることを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は配線基板、半導体モジュール、電子デバイス、電子機器および配線基板の製造方法に関し、特に、フェースダウンボンディングされる配線基板に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体チップのフェースダウンボンディングでは、例えば、特許文献１に開示されているように、半導体チップと配線基板との間の位置ずれを防止するため、仮止め用接着剤を用いて半導体チップを配線基板上に仮止めしてから、半導体チップを配線基板上に接合する方法が行われている。
【０００３】
【特許文献１】
特開平９−３３１１４８号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、仮止め用接着剤を用いて半導体チップを配線基板上に仮止めする方法では、仮止め時の半導体チップと配線基板との間の位置ずれを防止することができず、仮止め時に半導体チップと配線基板との間の位置ずれが発生するという問題があった。
【０００５】
そこで、本発明の目的は、半導体チップと配線基板との間の位置ずれを抑制しつつ、半導体チップを配線基板上に実装することが可能な配線基板、半導体モジュール、電子デバイス、電子機器および配線基板の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る配線基板によれば、絶縁性基板と、前記絶縁性基板上に形成された配線と、前記配線上に配置される突出電極をガイドする絶縁性ガイド部とを備えることを特徴とする。
これにより、突出電極を絶縁性ガイド部でガイドしながら、半導体チップを配線基板上にフェースダウンボンディングすることが可能となる。このため、半導体チップと配線基板との間の位置ずれを抑制しつつ、半導体チップを配線基板上に実装することが可能となり、突出電極と配線との接続不良を低減することが可能となる。
【０００７】
また、本発明の一態様に係る配線基板によれば、前記絶縁性ガイド部は、前記突出電極の配置位置に対応して配置された凹部を備えることを特徴とする。
これにより、突出電極を凹部に配置することで、突出電極をガイドすることが可能となり、半導体チップと配線基板との間の位置ずれを抑制しつつ、半導体チップを配線基板上に実装することが可能となる。
【０００８】
また、本発明の一態様に係る配線基板によれば、絶縁性基板と、前記絶縁性基板上に形成される配線領域に対応して設けられた凹部と、前記凹部内に形成された配線とを備えることを特徴とする。
これにより、突出電極を配線上に配置することで、突出電極を絶縁性基板でガイドすることが可能となる。このため、半導体チップと配線基板との間の位置ずれを抑制しつつ、半導体チップを配線基板上に実装することが可能となり、突出電極と配線との接続不良を低減することが可能となる。
【０００９】
また、本発明の一態様に係る半導体モジュールによれば、配線層が形成された絶縁性基板と、突出電極を介して前記配線層上に接合された半導体チップと、前記絶縁性基板上に形成され、前記配線層上に接合される前記突出電極をガイドする絶縁性ガイド部とを備えることを特徴とする。
これにより、配線層上に接合される突出電極を絶縁性ガイド部でガイドすることが可能となり、半導体チップと配線基板との間の位置ずれを抑制しつつ、半導体チップを配線基板上に実装することが可能となる。
【００１０】
また、本発明の一態様に係る電子デバイスによれば、配線層が形成された絶縁性基板と、突出電極を介して前記配線層上に接合された電子部品と、前記絶縁性基板上に形成され、前記配線層上に接合される前記突出電極をガイドする絶縁性ガイド部とを備えることを特徴とする。
これにより、配線層上に接合される突出電極を絶縁性ガイド部でガイドすることが可能となり、電子部品と配線基板との間の位置ずれを抑制しつつ、電子部品を配線基板上に実装することが可能となる。
【００１１】
また、本発明の一態様に係る電子機器によれば、配線層が形成された絶縁性基板と、突出電極を介して前記配線層上に接合された半導体チップと、前記絶縁性基板上に形成され、前記配線層上に接合される前記突出電極をガイドする絶縁性ガイド部と、前記配線層を介して前記半導体チップに接続された電子部品とを備えることを特徴とする。
【００１２】
これにより、半導体チップと配線基板との間の位置ずれを抑制しつつ、半導体チップを配線基板上に実装することが可能となり、突出電極と配線との接続不良を低減することが可能として、電子機器の信頼性を向上させることが可能となる。
また、本発明の一態様に係る配線基板の製造方法によれば、絶縁性基板上に配線層を形成する工程と、前記配線層が形成された絶縁性基板上に絶縁層を形成する工程と、前記絶縁層をパターニングすることにより、前記配線層上に配置される突出電極をガイドする絶縁性ガイド部を形成する工程とを備えることを特徴とする。
【００１３】
これにより、絶縁層をパターニングすることにより、突出電極をガイドする絶縁性ガイド部を絶縁性基板上に形成することが可能となり、製造工程の煩雑化を抑制しつつ、半導体チップと配線基板との間の位置ずれを抑制することが可能となる。
また、本発明の一態様に係る配線基板の製造方法によれば、絶縁性基板上に形成される配線領域に対応して配置された凹部を形成する工程と、前記凹部内に配線を形成する工程とを備えることを特徴とする。
【００１４】
これにより、絶縁性基板に設けられた凹部内に配線を形成することにより、突出電極をガイドすることが可能となり、製造工程の煩雑化を抑制しつつ、半導体チップと配線基板との間の位置ずれを抑制することが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体モジュールおよびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体モジュールの製造方法を示す断面図である。
【００１６】
図１（ａ）において、配線基板１上には配線２が形成されている。そして、図１（ｂ）に示すように、配線２が形成された配線基板１上に絶縁層３を形成する。ここで、絶縁層３の厚みは、配線２の厚みよりも大きくなるように設定することができる。
次に、図１（ｃ）に示すように、絶縁層３をパターニングすることにより、配線２上に凹部４ａを有する絶縁性ガイド４を形成する。ここで、凹部４ａの深さは、突出電極６を凹部４ａ内に配置して突出電極６を配線２上に接合する際に、突出電極６の位置ずれが発生しないように設定することができる。また、絶縁性ガイド４に凹部４ａを形成する場合、凹部４ａにテーパーを設けるようにしてもよい。
【００１７】
次に、図１（ｄ）に示すように、突出電極６が設けられた半導体チップ５を配線基板１上に配置する。そして、突出電極６を凹部４ａでガイドしながら、突出電極６を配線２上に接合することにより、半導体チップ５を配線基板１上にフェースダウンボンディングする。そして、突出電極６が配線２上に接合されると、半導体チップ５と配線基板１との間に封止樹脂７を注入することにより、半導体チップ５の表面を封止樹脂７で封止する。
【００１８】
ここで、配線２上に凹部４ａを有する絶縁性ガイド４を形成することにより、突出電極６を絶縁性ガイド４でガイドしながら、半導体チップ５を配線基板１上にフェースダウンボンディングすることが可能となる。このため、半導体チップ５と配線基板１との間の位置ずれを抑制しつつ、半導体チップ５を配線基板１上に実装することが可能となり、突出電極６と配線２との接続不良を低減することが可能となる。
【００１９】
なお、配線基板１としては、例えば、フィルム基板の他、プリント基板、多層配線基板、ビルドアップ基板、テープ基板、ガラス基板などを用いるようにしてもよい。また、突出電極６としては、例えば、Ａｕバンプ、Ａｕ／Ｎｉバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。
【００２０】
また、半導体チップ５を配線基板１上にフェースダウン実装する場合、例えば、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合、ＮＣＰ（ＮｏｎｃｏｎｄｕｃｔｉｖｅＰａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。
【００２１】
また、半導体チップ５を配線基板１上にフェースダウン実装する場合、ＣＯＦ（チップ・オン・フィルム）、ＴＣＰ（テープ・キャリア、パッケージ）、ＣＯＧ（チップ・オン・グラス）、ＴＣＭ（テープ・キャリア・モジュール）などのフェースダウン実装が行われる全ての半導体パッケージに適用するようにしてもよい。
【００２２】
図２は、本発明の第２実施形態に係る半導体モジュールの製造方法を示す断面図である。
図２（ａ）において、配線基板１１上には配線１２が形成されている。そして、図２（ｂ）に示すように、スクリーン印刷を用いて絶縁材料を配線基板１１上に塗布することにより、配線１２上に凹部１３ａを有する絶縁性ガイド１３を形成する。ここで、凹部１３ａの深さは、突出電極１６を凹部１３ａ内に配置して突出電極１６を配線１２上に接合する際に、突出電極１６の位置ずれが発生しないように設定することができる。また、絶縁性ガイド１３に凹部１３ａを形成する場合、凹部１３ａにテーパーを設けるようにしてもよい。
【００２３】
次に、図２（ｃ）に示すように、突出電極１６が設けられた半導体チップ１５を配線基板１１上に配置する。そして、突出電極１６を凹部１３ａでガイドしながら、突出電極１６を配線１２上に接合することにより、半導体チップ１５を配線基板１１上にフェースダウンボンディングする。そして、突出電極１６が配線１２上に接合されると、半導体チップ１５と配線基板１１との間に封止樹脂１７を注入することにより、半導体チップ１５の表面を封止樹脂１７で封止する。
【００２４】
ここで、配線１２上に凹部１４ａを有する絶縁性ガイド１４を形成することにより、突出電極１６を絶縁性ガイド１４でガイドしながら、半導体チップ１５を配線基板１１上にフェースダウンボンディングすることが可能となる。このため、半導体チップ１５と配線基板１１との間の位置ずれを抑制しつつ、半導体チップ１５を配線基板１１上に実装することが可能となり、突出電極１６と配線１２との接続不良を低減することが可能となる。
【００２５】
図３は、本発明の第３実施形態に係る半導体モジュールの製造方法を示す断面図である。
図３（ａ）において、配線基板２１上には配線２２が形成されている。そして、図３（ｂ）に示すように、配線２２が形成された配線基板２１を金型２３、２４で上下から挟み込む。ここで、金型２４には、配線２２の位置に対応して突出部２５が設けられ、突出部２５で配線２２を押圧することができる。
【００２６】
次に、図３（ｃ）に示すように、配線基板２１を挟み込んだ時の金型２３、２４間の隙間に樹脂を注入することにより、図３（ｄ）に示すように、配線２２上に凹部２６ａを有する絶縁性ガイド２６を形成する。ここで、凹部２６ａの深さは、突出電極２８を凹部２６ａ内に配置して突出電極２８を配線２２上に接合する際に、突出電極２８の位置ずれが発生しないように設定することができる。また、絶縁性ガイド２６に凹部２６ａを形成する場合、凹部２６ａにテーパーを設けるようにしてもよい。
【００２７】
次に、図３（ｅ）に示すように、突出電極２８が設けられた半導体チップ２７を配線基板２１上に配置する。そして、突出電極２８を凹部２６ａでガイドしながら、突出電極２８を配線２２上に接合することにより、半導体チップ２７を配線基板２１上にフェースダウンボンディングする。そして、突出電極２８が配線２２上に接合されると、半導体チップ２７と配線基板２１との間に封止樹脂２９を注入することにより、半導体チップ２７の表面を封止樹脂２９で封止する。
【００２８】
ここで、配線２２上に凹部２６ａを有する絶縁性ガイド２６を形成することにより、突出電極２８を絶縁性ガイド２６でガイドしながら、半導体チップ２７を配線基板２１上にフェースダウンボンディングすることが可能となる。このため、半導体チップ２７と配線基板２１との間の位置ずれを抑制しつつ、半導体チップ２７を配線基板２１上に実装することが可能となり、突出電極２８と配線２２との接続不良を低減することが可能となる。
【００２９】
図４は、本発明の第４実施形態に係る半導体モジュールの製造方法を示す断面図である。
図４（ａ）において、配線基板３１上には、配線３４の配置位置に対応して凹部３２が形成されている。なお、配線基板３１上に凹部３２を形成する場合、金型成型、切削加工またはレーザ加工などを用いることができる。また、凹部３２の深さは、突出電極３６を凹部３２内に配置して突出電極３６を配線３２上に接合する際に、突出電極３６の位置ずれが発生しないように設定することができる。また、配線基板３１に凹部３２を形成する場合、凹部３２にテーパーを設けるようにしてもよい。
【００３０】
次に、図４（ｂ）に示すように、凹部３２が形成された配線基板３１上に導電層３３を形成する。ここで、導電層３３としては、例えば、銅Ｃｕ、鉄Ｆｅ、金Ａｕ、銀Ａｇ、半田材で被覆された銅Ｃｕ、金Ａｕで被覆された銅Ｃｕなどを用いることができる。また、導電層３３の形成方法としては、例えば、メッキ、蒸着、ＣＶＤまたはスパッタなどを用いることができる。
【００３１】
次に、図４（ｃ）に示すように、配線基板３１の表面の導電層３３を除去することにより、凹部３２内に配線３４を形成するとともに、配線基板３１の表面を露出させる。なお、凹部３２内に配線３４を形成する場合、フォトエッチングにより導電層３３をパターニングしてもよいし、配線基板３１上に形成された導電層３３の研磨を行うようにしてもよい。
【００３２】
次に、図４（ｄ）に示すように、突出電極３６が設けられた半導体チップ３５を配線基板３１上に配置する。そして、突出電極３６を凹部３２でガイドしながら、突出電極３６を配線３４上に接合することにより、半導体チップ３５を配線基板３１上にフェースダウンボンディングする。そして、突出電極３６が配線３４上に接合されると、半導体チップ３５と配線基板３１との間に封止樹脂３７を注入することにより、半導体チップ３５の表面を封止樹脂３７で封止する。
【００３３】
これにより、突出電極３６を配線３４上に配置することで、突出電極３６を絶縁性基板３１でガイドすることが可能となる。このため、半導体チップ３５と配線基板３１との間の位置ずれを抑制しつつ、半導体チップ３５を配線基板３１上に実装することが可能となり、突出電極３６と配線３４との接続不良を低減することが可能となる。
【００３４】
なお、上述した半導体モジュールは、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ  Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、上述した実施形態では、半導体チップを配線基板上に実装する方法を例にとって説明したが、本発明は、必ずしも半導体チップを実装する方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などを実装するようにしてもよい。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体モジュールの製造方法を示す断面図。
【図２】第２実施形態に係る半導体モジュールの製造方法を示す断面図。
【図３】第３実施形態に係る半導体モジュールの製造方法を示す断面図。
【図４】第４実施形態に係る半導体モジュールの製造方法を示す断面図。
【符号の説明】
１、１１、２１、３１  配線基板、２、１２、２２、３４  配線、３  絶縁層４、１３、２６  絶縁性ガイド、５、１５、２７  、３５半導体チップ、６、１６、２８、３６  突出電極、７、１７、２９、３７  封止樹脂、２３、２４  金型、２５  突出部、４ａ、１３ａ、２６ａ、３２  凹部、３３  導電層
【図１】
2005032802.tif 000003
【図２】
2005032802.tif 000004
【図３】
2005032802.tif 000005
【図４】
2005032802.tif 000006