(57)【要約】【課題】プリント基板に関し、静電気ノイズに対する耐性を高め、かつ装置の低コスト、軽量化を目的とする。【解決手段】配線幅１ｍｍ超の幅太パターン部１を含む配線パターン層に対して表層側にシールドパターン層２が積層、形成され、  かつ、シールドパターン層２には、少なくとも前記幅太パターン部１に平面視において重合し、他の配線パターン層に対して内層で接続されることなく接地されるシールドパターン３が形成される。【選択図】  図１
2005276957.tif 000002
【特許請求の範囲】
【請求項１】
配線幅１ｍｍ超の幅太パターン部を含む配線パターン層に対して表層側にシールドパターン層が積層、形成され、
かつ、シールドパターン層には、少なくとも前記幅太パターン部に平面視において重合し、他の配線パターン層に対して内層で接続されることなく接地されるシールドパターンが形成されるプリント基板。
【請求項２】
請求項１記載のプリント基板を装置筐体内に収容した電子装置であって、
前記プリント基板は、装置筐体の底壁と配線パターン層との間にシールドパターン層が介在する姿勢で配置される電子装置。
【請求項３】
金属シェルを備えた回路部品と半導体素子とが混在実装されるプリント基板であって、
前記回路部品に対するグランド層が半導体素子に対するグランド層よりも表層側に形成されるとともに、
表層側のグランド層に対して半導体素子が非接続であるプリント基板。
【請求項４】
前記内層側のグランド層が回路部品と非接続である請求項３記載のプリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプリント基板に関するものである。
【背景技術】
【０００２】
静電気ノイズに対する耐性を高めた電子装置としては、特許文献１に記載されたものが知られている。この従来例において、プリント基板は静電気による悪影響を避けるために、金属製シャーシによりカバーされる。
【特許文献１】特開２００３-２７２４６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上述した従来例は金属製シャーシをシールド体として利用するものであるために、プリント基板をカバーする金属製シャーシを必須とし、コスト上昇、重量増加の要因となる欠点がある。
【０００４】
本発明は以上の欠点を解消すべくなされたものであって、静電気ノイズに対する耐性が高く、かつ装置の低コスト、軽量化の可能なプリント基板の提供を目的とする。
また、本発明の他の目的は、静電気ノイズに対する耐性の高い電子装置の提供にある。
【課題を解決するための手段】
【０００５】
静電気による電子装置の誤動作の一因として、静電気放電の際に発生する放射ノイズが知られている。一般にこのノイズは放電発生箇所から放射状に放散されるために、誤動作の原因とはなりにくいが、図１（ｂ）に示すように、机上面８が導電性を有し、装置筺体４の底壁４ａ面との間に間隙があると、机上面８と装置筺体４内の導電体との間で反射を繰り返し、回路網内に侵入する。
【０００６】
本発明の発明者は、上述した装置装置筺体４の底壁４ａと机上面８との隙間を進行する放射ノイズの回路網への侵入メカニズムを明らかにすべく種々の実験を繰り返した結果、プリント基板Ａ上の配線幅が１ｍｍを越える幅の太い配線部（幅太パターン部１）は上記ノイズに対してアンテナとして作用する傾向が強いことを見いだした。
【０００７】
本発明は、以上の知見に基づいてなされたものであって、幅太パターン部１と机上面８との間に介装されるシールドパターン３は、ノイズの入口となる傾向の強い幅太パターン部１をノイズから隠蔽し、回路網内へのノイズ信号の侵入を防止する。
【０００８】
また、シールドパターン３は回路網から独立して接地されるために、シールドパターン３へのノイズ侵入に伴う回路網のグランドレベルの変動が回避される。
さらに、本発明のプリント基板Ａを使用するだけで装置筺体４に対するシールド処理等が不要となるために、装置のコスト低減、軽量化が可能になる。
【０００９】
静電気による回路誤動作の要因の他のメカニズムとして、グランドレベルの変動が知られている。これは、図３に示すように、プリント基板Ａ上に実装されたコネクタ等の回路部品６の金属シェル５との間で静電気放電が発生すると、金属シェル５のプリント基板Ａへの固定用端子６ａからグランド層Ｇにノイズが侵入し、グランドの電位レベルを変動させて一般的にノイズに対する耐性の低い半導体素子７の誤動作の原因となる。
【００１０】
回路部品６に対するグランド層Ｇ６と半導体素子７に対するグランド層Ｇ７を別層に設け、回路部品６に対するグランド層Ｇ６を半導体素子７に対するグランド層Ｇ７よりも表層側に配置する本発明において、金属シェル５上に発生したノイズは、ビア９を経由する必要がある深層のグランド層（半導体素子７用のグランド層Ｇ７）への伝達に優先して表層側を流れるために、半導体素子７の基準電位が変動することがない。
【発明の効果】
【００１１】
本発明によれば、静電気ノイズに対する耐性を高めることができ、かつ装置の低コスト、軽量化を図ることができる。
【発明を実施するための最良の形態】
【００１２】
図１（ａ）に本発明の実施の形態を示す。図においてＡは装置筐体４内に収容されるプリント基板、４ａは装置筐体４の底壁、８は金属等の導電性を有する机上面を示す。
プリント基板Ａは、適宜の絶縁材料からなる基材に配線層を複数層サンドイッチ状に積層して形成され、実装面には半導体素子７と、金属シェル５を備えるコネクタ等の回路部品６が実装される。
【００１３】
説明を簡略にするために、図１（ａ）に示すプリント基板Ａはビア９を経由して表層パターンに連結される単一の内層配線層１０を有しており、この内層配線層１０に電源／グランド及びシグナル用配線が混在して配置される。
【００１４】
１は上記内層配線層１０に形成される線幅が１ｍｍを超える幅太パターン部を示す。図示の例で幅太パターン部１はパターンの相当長、あるいはほぼ全長に渡って形成されるものとして示されているが、線幅が１ｍｍを越える場合には、数ミリ程度の短寸のものであっても幅太パターン部１に含まれる。
【００１５】
３はシールドパターンであり、装置筺体４の底壁４ａに面する表層面に形成される。このシールドパターン３は、内層配線層１０に接続されることなく、該内層配線層１０に対して独立しており、例えば、フレームグランドに接続される。シールドパターン３は上記幅太パターン部１に裏面視において重合する位置に配置され、幅太パターン部１とほぼ同一形状に形成されたり、あるいはベタパターンとして形成される。
【００１６】
なお、図１（ａ）において、幅太パターン部１が内層配線層１０、シールドパターン３が表層に形成される場合を示したが、幅太パターン部１と机上面８との間にシールドパターン３が介在する関係にあれば、例えば、幅太パターン部１が半導体素子７の実装面に、シールドパターン３が内層配線層１０に配置されてもよい。
【００１７】
したがって、この実施の形態において、図１（ａ）において矢印Ｎで示すように、机上面８と装置筺体４底壁４ａとの間を放射ノイズが反射しながら進行しても、アンテナとして機能する可能性の高い幅太パターン部１がシールドパターン３によって、ノイズから遮蔽されるために、回路網にノイズが侵入することはない。
【００１８】
図２（ａ）に本発明の第２の実施の形態を示す。この実施の形態は、静電気放電による基準電位の変動を防止することによって回路誤動作を防ぐための構成を示す。なお、本実施の形態の説明において、上述した実施の形態と実質的に同一の構成要素は、図中に同一符号を付して説明を省略する。
【００１９】
この実施の形態において、プリント基板Ａの内層には３層のグランド層Ｇ６、Ｇ７、Ｇ６が形成され、その中間層にシグナル用配線層１１が配置される。また、スルーホール実装されるコネクタ等の回路部品６はグランドピンを兼ねる固定用端子６ａを介して各グランド層Ｇ６、Ｇ７に接続される。一方、半導体素子７のグランドピン７ａは、３層のグランド層Ｇのうち、中間にある層（半導体素子７用グランド層Ｇ７）にのみ接続され、他のグランド層Ｇ６から切り離される。
【００２０】
したがってこの実施の形態において、回路部品６の金属シェル５との間で静電気放電が発生すると、ノイズは発生部から表層、あるいはその近傍の導電層（この実施の形態においては実装面直近のグランド層Ｇ６）に伝達する。これに対し、さらに内層に位置する半導体素子７用グランド層Ｇ７は、上記グランド層Ｇ６に比してインピーダンスの高いビア９を経て接続されているために、ノイズが当該半導体素子７用グランド層Ｇ７に達することは少ないために、半導体素子７のグランドレベルへの影響が避けられる。
【００２１】
なお、図２（ａ）においては、プリント基板Ａ裏面に放電対象となり得る回路部品６が実装される可能性を考慮して、プリント基板Ａ裏面のグランド層Ｇ６と半導体素子７のグランド７ａとは非接続状態となっているが、裏面側グランド層Ｇ６を経由したノイズ伝搬の可能性がない場合には、当該裏面側グランド層Ｇ６を廃止したり、あるいは半導体素子７のグランド７ａを接続することもできる。
【００２２】
また、図２（ｂ）に示すように、半導体素子７用グランド層Ｇ７を回路部品６の固定用端子６ａから切り離すと、固定用端子６ａを経由したノイズ伝搬が完全に遮断されるために、より誤動作の危険性がなくなる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施の形態を示す断面図で、（ａ）は本発明を示す図、（ｂ）は従来例の問題を示す図である。
【図２】本発明の第２の実施の形態を示すで、（ａ）は断面図、（ｂ）は（ａ）の変形例を示す図である。
【図３】図２に対応する従来例の問題を示す図である。
【符号の説明】
【００２４】
１        幅太パターン部
２        シールドパターン層
３        シールドパターン
４        装置筐体
４ａ      底壁
５        金属シェル
６        回路部品
７        半導体素子
Ａ        プリント基板
Ｇ        グランド層
【図１】
2005276957.tif 000003
【図２】
2005276957.tif 000004
【図３】
2005276957.tif 000005