(57)【要約】【課題】表示装置の駆動に用いるシステムクロック信号の周波数に最適な調整を短時間で行うことができる表示装置駆動用システムクロック信号生成回路及び同回路を用いた表示装置を提供する。【解決手段】表示装置を駆動するシステムクロック信号の周波数を周波数調整信号に基づいて調整できるように構成した表示装置駆動用システムクロック信号生成回路において、前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるように構成した。【選択図】    図１
2005017994.tif 000002
【特許請求の範囲】
【請求項１】
表示装置を駆動するシステムクロック信号の周波数を周波数調整信号に基づいて調整できるように構成した表示装置駆動用システムクロック信号生成回路において、
前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるように構成したことを特徴とする表示装置駆動用システムクロック信号生成回路。
【請求項２】
表示装置を駆動するシステムクロック信号の周波数を周波数調整信号に基づいて調整できるように構成した表示装置駆動用システムクロック信号生成回路において、
前記システムクロック信号を生成するためのＰＬＬ回路と、前記周波数調整信号に基づいて前記システムクロック信号の周波数を調整するための周波数調整回路とを有し、この周波数調整回路で前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるようにしたことを特徴とする表示装置駆動用システムクロック信号生成回路。
【請求項３】
前記周波数調整回路は、入出力特性に変曲点を有するディジタル／アナログコンバータで構成したことを特徴とする請求項２記載の表示装置駆動用システムクロック信号生成回路。
【請求項４】
表示装置駆動用システムクロック信号生成回路で周波数調整したシステムクロック信号を用いて駆動される表示装置において、
前記表示装置駆動用システムクロック信号生成回路は、前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるように構成したことを特徴とする表示装置。
【請求項５】
表示装置駆動用システムクロック信号生成回路で周波数調整したシステムクロック信号を用いて駆動される表示装置において、
前記表示装置駆動用システムクロック信号生成回路は、前記システムクロック信号を生成するためのＰＬＬ回路と、前記周波数調整信号に基づいて前記システムクロック信号の周波数を調整するための周波数調整回路とを有し、この周波数調整回路で前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるようにしたことを特徴とする表示装置。
【請求項６】
前記周波数調整回路は、入出力特性に変曲点を有するディジタル／アナログコンバータで構成したことを特徴とする請求項５記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置駆動用システムクロック信号生成回路及び同回路を用いた表示装置に関するものである。
【０００２】
【従来の技術】
従来より、表示装置の駆動には、解像度や映像信号の方式などに応じて複数種類の周波数の表示装置駆動用システムクロック信号（以下、「システムクロック信号」という）が使用されていた。
【０００３】
そのため、表示装置には、複数種類の周波数のシステムクロック信号を生成することができる表示装置駆動用システムクロック信号生成装置が接続されていた。
【０００４】
この表示装置駆動用システムクロック信号生成装置は、システムクロック信号を生成するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路と、周波数調整信号に基づいてシステムクロック信号の周波数を調整するための周波数調整回路とを設けた表示装置駆動用システムクロック信号生成回路で構成していた。（例えば、特許文献１参照）。
【０００５】
かかる表示装置駆動用システムクロック信号生成装置は、図４に示す構成のものが知られている。
【０００６】
すなわち、表示装置駆動用システムクロック信号生成装置１０１は、同期信号Ｓ１０１からシステムクロック信号Ｓ１０２を生成するためのＰＬＬ回路１１３と、周波数調整信号Ｓ１０３に基づいてシステムクロック信号Ｓ１０２の周波数を調整する周波数調整回路１０３とで構成する表示装置駆動用システムクロック信号生成回路１０２を内蔵している
ここで、ＰＬＬ回路１１３は、位相差検出器１０４とループフィルタ１０５と電圧制御発振器１０６（以下、「ＶＣＯ」という）と１／Ｎ分周器１０７とを閉ループ状に接続している。
【０００７】
そして、ＰＬＬ回路１１３は、位相差検出器１０４で同期信号Ｓ１０１とフィードバック信号Ｓ１０４とを比較し、両信号Ｓ１０１、Ｓ１０４の位相差を示す位相誤差信号Ｓ１０５を生成してループフィルタ１０５に入力し、位相誤差信号Ｓ１０５から高周波領域のノイズを除去することによってループフィルタ１０５が出力するベース電圧Ｖ１０１を生成し、同ベース電圧Ｖ１０１と周波数調整回路１０３が出力する調整電圧Ｖ１０２とを加算器１０９によって加算して制御電圧Ｖ１０３（Ｖ１０３＝Ｖ１０１＋Ｖ１０２）を生成し、同Ｖ１０３をＶＣＯ６へ入力し、制御電圧Ｖ１０３に応じた周波数で発振するシステムクロック信号Ｓ１０２を生成して表示装置へ出力するとともに、同システムクロック信号Ｓ１０２を１／Ｎ分周器１０７へ入力し、システムクロック信号Ｓ１０２を所望の周期にするために１／Ｎ分周器１０７で１／Ｎ倍したフィードバック信号Ｓ１０４を生成し、位相差検出器１０４へ入力してシステムクロック信号Ｓ１０２を生成していた。
【０００８】
また、周波数調整回路１０３は、ディジタル／アナログコンバータ１０８（以下、「ＤＡＣ」という）により構成していた。
【０００９】
この周波数調整回路１０３は、周波数調整信号Ｓ１０３をＤＡＣに入力し、同周波数調整信号Ｓ１０３をディジタル／アナログ変換することにより制御電圧Ｖ１０２を生成し、同制御電圧Ｖ１０２を加算器１０９を介してＶＣＯ１０６に入力してシステムクロック信号Ｓ１０２の周波数を調整していた。
【００１０】
そして、表示装置駆動用システムクロック信号生成回路１０２では、図５に示すように、周波数調整信号Ｓ１０３とシステムクロック信号Ｓ１０２との関係が所定の勾配を有する線形的な変化を示していた。
【００１１】
そのため、上記従来の表示装置駆動用システムクロック信号生成回路１０２を用いて
システムクロック信号１０２の周波数の調整を行う場合には、図５に示すように、周波数調整信号Ｓ１０３の変化に伴うシステムクロック信号Ｓ１０２の周波数の変化率が常に一定となっており、システムクロック信号の周波数の高周波側に対しても、またシステムクロック信号周波数Ｓ１０２の低周波側に対しても、同様の調整幅で周波数の調整を行っていた。
【００１２】
【特許文献１】
特開２０００−３３８９２３号公報
【００１３】
【発明が解決しようとする課題】
ところが、上記従来の表示装置駆動用システムクロック信号生成回路を用いてシステムクロック信号の周波数の調整を行う場合には、システムクロック信号の周波数の高周波側に対しても、またシステムクロック信号周波数の低周波側に対しても、同様の調整幅で周波数の調整を行っていたため、表示装置駆動用システムクロック信号生成回路にシステムクロック信号の周波数が低い表示装置を接続した場合には、周波数の細かい調整ができず、一方、システムクロック信号の周波数が高い表示装置を接続した場合には、必要以上に細かな調整を行うこととなっていた。
【００１４】
そのため、システムクロック信号の周波数に応じた適切な調整を行うことができなかった。
【００１５】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、表示装置を駆動するシステムクロック信号の周波数を周波数調整信号に基づいて調整できるように構成した表示装置駆動用システムクロック信号生成回路において、前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるように構成することにした。
【００１６】
また、請求項２に係る本発明では、表示装置を駆動するシステムクロック信号の周波数を周波数調整信号に基づいて調整できるように構成した表示装置駆動用システムクロック信号生成回路において、前記システムクロック信号を生成するためのＰＬＬ回路と、前記周波数調整信号に基づいて前記システムクロック信号の周波数を調整するための周波数調整回路とを有し、この周波数調整回路で前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるようにすることにした。
【００１７】
また、請求項３に係る本発明では、前記周波数調整回路は、入出力特性に変曲点を有するディジタル／アナログコンバータで構成することにした。
【００１８】
また、請求項４に係る本発明では、表示装置駆動用システムクロック信号生成回路で周波数調整したシステムクロック信号を用いて駆動される表示装置において、前記表示装置駆動用システムクロック信号生成回路は、前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるように構成することにした。
【００１９】
また、請求項５に係る本発明では、表示装置駆動用システムクロック信号生成回路で周波数調整したシステムクロック信号を用いて駆動される表示装置において、前記表示装置駆動用システムクロック信号生成回路は、前記システムクロック信号を生成するためのＰＬＬ回路と、前記周波数調整信号に基づいて前記システムクロック信号の周波数を調整するための周波数調整回路とを有し、この周波数調整回路で前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるように構成することにした。
【００２０】
また、請求項６に係る本発明では、前記周波数調整回路は、入出力特性に変曲点を有するディジタル／アナログコンバータで構成することにした。
【００２１】
【発明の実施の形態】
本発明に係る表示装置は、内蔵した表示装置駆動用システムクロック信号生成装置によって生成したシステムクロック信号で駆動されるものであり、この表示装置駆動用システムクロック信号生成装置は、周波数調整信号に基づいてシステムクロック信号の周波数の調整を行えるようにしたものである。
【００２２】
また、この表示装置駆動用システムクロック信号生成装置は、システムクロック信号を生成するためのＰＬＬ回路と、周波数調整信号に基づいてシステムクロック信号の周波数を調整するための周波数調整回路とを有しており、この周波数調整回路は、システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるようにしたものである。
【００２３】
これにより、表示装置駆動用システムクロック信号生成装置は、システムクロック信号の周波数が低い表示装置を接続した場合には、システムクロック信号の周波数を細かく調整することができ、一方、システムクロック信号の周波数が高い表示装置を接続した場合には、システムクロック信号の必要十分な調整を短時間で行うことができるものである。
【００２４】
したがって、表示装置駆動用システムクロック信号生成装置は、表示装置の駆動に用いるシステムクロック信号の周波数に応じて最適な調整を短時間で行うことができるものである。
【００２５】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【００２６】
本発明に係る表示装置駆動用システムクロック信号生成装置１は、図１に示すように、同期信号Ｓ１からシステムクロック信号Ｓ２を生成するための表示装置駆動用システムクロック信号生成回路２を内蔵したものである。図中、１０は同期信号Ｓ１が入力される入力端子、１１はシステムクロック信号Ｓ２が出力される出力端子、１２は周波数調整信号Ｓ３が入力される入力端子である。
【００２７】
表示装置駆動用システムクロック信号生成回路２は、図１に示すように、ＰＬＬ回路１３と周波数調整回路３とから構成している。これらＰＬＬ回路１３と周波数調整回路３の具体的な構成について以下に説明する。
【００２８】
まず、ＰＬＬ回路１３について説明すると、ＰＬＬ回路１３は、図１に示すように、位相差検出器４とループフィルタ５と電圧制御発振器（ＶＣＯ）６と１／Ｎ分周器７とを閉ループ状に接続して形成しており、同期信号Ｓ１からシステムクロック信号Ｓ２を生成する。
【００２９】
そして、位相差検出器４は、同期信号Ｓ１と後述するフィードバック信号Ｓ４とを比較し、両信号Ｓ１、Ｓ４の位相差を示す位相誤差信号Ｓ５を生成して、同位相誤差信号Ｓ５をループフィルタ５へ出力する。
【００３０】
ループフィルタ５は、位相差検出器４からの位相誤差信号Ｓ５の高周波領域のノイズを除去するために位相誤差信号Ｓ５の高周波成分を除去してベース電圧Ｖ１を生成する。このベース電圧Ｖ１に後述する周波数調整回路３が出力する調整電圧Ｖ２を加算器９によって加算して制御電圧Ｖ３（Ｖ３＝Ｖ１＋Ｖ２）を生成し、同制御電圧Ｖ３をＶＣＯ６に印加する。
【００３１】
ＶＣＯ６は、制御電圧Ｖ３に応じた周波数で発振するシステムクロック信号Ｓ２を生成して、同システムクロック信号Ｓ２を１／Ｎ分周器７と、システムクロック信号Ｓ２の出力端子１１へ出力する。
【００３２】
１／Ｎ分周器７は、システムクロック信号Ｓ２を所望の周期に分周するために１／Ｎ分周器７でシステムクロック信号Ｓ２の周波数を１／Ｎ倍したフィードバック信号Ｓ４を生成し、位相差検出器４へ出力する。
【００３３】
次に、周波数調整回路３について説明すると、周波数調整回路３は、図１に示すように、ＤＡＣ８で構成しており、ディジタル信号である周波数調整信号Ｓ３をＤＡＣ８によってディジタル／アナログ変換して調整電圧Ｖ２を生成し、同調整電圧Ｖ２を加算器９を介してＶＣＯ６へ出力する。
【００３４】
一般にシステムクロック信号Ｓ２の周波数の調整に関しては、周波数の低いシステムクロック信号Ｓ２を生成する場合には細かい周波数の調整が必要とされるが、周波数の高いシステムクロック信号Ｓ２を生成する場合には、周波数の低いシステムクロック信号Ｓ２に対する周波数の調整精度の数十倍の調整精度で十分であるとされている。
【００３５】
そこで、本発明に係る周波数調整回路３では、入出力特性が非線形のＤＡＣ８を用いて、周波数調整回路３の入出力特性を図２に示すような非線形のものにすることで、システムクロック信号Ｓ２を周波数に応じて適切に調整できるようにしている。
【００３６】
このＤＡＣ８は、図３に示すような非線形の入出力特性を有しており、周波数の低いシステムクロック信号Ｓ２の周波数を生成する場合には、図３中のＳａの範囲の周波数調整信号Ｓ３を用い、一方、周波数の高いシステムクロック信号Ｓ２の周波数を生成する場合には、図３中のＳｂの範囲の周波数調整信号Ｓ３を用いる。
【００３７】
このとき、図３に示すように、Ｓａの範囲で周波数調整信号Ｓ３をＬの幅で変化させると調整電圧Ｖ２はＶａの幅で小さく変化させることができるため、Ｓａの範囲の周波数調整信号Ｓ３を用いて生成した調整電圧Ｖ２を加算器９を介してＶＣＯ６に入力することによってシステムクロック信号Ｓ２の周波数を細かく変化させることができる。
【００３８】
一方で、Ｓｂの範囲で周波数調整信号Ｓ３をＬの幅で変化させると調整電圧Ｖ２はＶｂの幅で変化し、Ｖａの幅に比べて大きく変化させることができるため、Ｓｂの範囲の周波数調整信号Ｓ３を用いて生成した調整電圧Ｖ２を加算器９を介してＶＣＯ６に入力することによってシステムクロック信号Ｓ２の周波数を大きく変化させることができる。
【００３９】
つまり、上記したようにしてシステムクロック信号Ｓ２の周波数調整を行うことで、システムクロック信号Ｓ２の高周波側よりも低周波側の周波数を細かく調整することが可能となる。
【００４０】
すなわち、周波数調整回路３へ必要に応じた周波数調整信号Ｓ３を入力するだけで、システムクロック信号Ｓ２の周波数が低い表示装置を接続した場合には、周波数の細かい調整ができ、システムクロック信号Ｓ２の周波数が高い表示装置を接続した場合には、必要十分な調整が短時間でできる。
【００４１】
これにより、表示装置の駆動に用いるシステムクロック信号Ｓ２の周波数に応じて最適な調整ができる。
【００４２】
なお、本発明に係る周波数調整回路３に用いている、非線形の入出力特性を有するＤＡＣ８は、特開平０６−３０３１４１号公報、特開平１１−０７４７８７号公報、公開実用平成３−９８５３４号公報などに記載されているような公知の技術により構成できて、例えば、ＤＡＣ８に複数の基準電圧を設定し、この複数の基準電圧を入力信号に応じて選択的に出力することで、ＤＡＣ８の入出力特性は複数の変曲点を有するような非線形な入出力特性とすることができる。
【００４３】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００４４】
すなわち、請求項１に係る本発明では、表示装置を駆動するシステムクロック信号の周波数を周波数調整信号に基づいて調整できるように構成した表示装置駆動用システムクロック信号生成回路において、前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるように構成したため、表示装置の駆動に用いるシステムクロック信号の周波数に応じて最適な調整を短時間で行うことができる。
【００４５】
また、請求項２に係る本発明では、表示装を駆動するシステムクロック信号の周波数を周波数調整信号に基づいて調整できるように構成した表示装置駆動用システムクロック信号生成回路において、前記システムクロック信号を生成するためのＰＬＬ回路と、前記周波数調整信号に基づいて前記システムクロック信号の周波数を調整するための周波数調整回路とを有し、この周波数調整回路で前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるようにしたため、簡単な構成のシステムクロック信号生成回路でありながら、表示装置の駆動に用いるシステムクロック信号の周波数に応じて最適な調整を短時間で行うことができる。
【００４６】
しかも、回路構成を簡素化することができるために、回路規模の増大を防止することができる。
【００４７】
また、請求項３に係る本発明では、前記周波数調整回路は、入出力特性に変曲点を有するディジタル／アナログコンバータで構成したため、周波数調整回路として周知の回路を利用することができ、開発に要する労力や時間を削減することができる。
【００４８】
また、請求項４に係る本発明では、表示装置駆動用システムクロック信号生成回路で周波数調整したシステムクロック信号を用いて駆動される表示装置において、前記表示装置駆動用システムクロック信号生成回路は、前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるように構成したため、表示装置の駆動に用いるシステムクロック信号の周波数に応じて最適な調整を短時間で行うことができる。
【００４９】
また、請求項５に係る本発明では、表示装置駆動用システムクロック信号生成回路で周波数調整したシステムクロック信号を用いて駆動される表示装置において、前記表示装置駆動用システムクロック信号生成回路は、前記システムクロック信号を生成するためのＰＬＬ回路と、前記周波数調整信号に基づいて前記システムクロック信号の周波数を調整するための周波数調整回路とを有し、この周波数調整回路で前記システムクロック信号の高周波側よりも低周波側の周波数を細かく調整できるようにしたため、簡単な構成のシステムクロック信号生成装置でありながら、表示装置の駆動に用いるシステムクロック信号の周波数に応じて最適な調整を短時間で行うことができる。
【００５０】
しかも、回路構成を簡素化することができるために、回路規模の増大を防止することができ、装置の小型化や低廉化を図ることができる。
【００５１】
また、請求項６に係る本発明では、前記周波数調整回路は、入出力特性に変曲点を有するディジタル／アナログコンバータで構成したため、周波数調整回路として周知の回路を利用することができ、開発に要する労力や時間を削減することができ、これによっても、装置の低廉化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るシステムクロック信号生成装置を示す説明図。
【図２】本発明に係る周波数調整回路の入出力特性を示す説明図。
【図３】本発明に係るディジタル／アナログコンバータの入出力特性を示す説明図。
【図４】従来のシステムクロック信号生成装置を示す説明図。
【図５】従来の周波数調整回路の入出力特性を示す説明図。
【符号の説明】
１  表示装置駆動用システムクロック信号生成装置
２  表示装置駆動用システムクロック信号生成回路
３  周波数調整回路
４  位相差検出器
５  ループフィルタ
６  電圧制御発振器（ＶＣＯ）
７  １／Ｎ分周器
８  ディジタル／アナログコンバータ（ＤＡＣ）
９  加算器
１０  システムクロック信号の入力端子
１１  システムクロック信号の出力端子
１２  周波数調整信号の入力端子
１３  ＰＬＬ回路
Ｓ１  同期信号
Ｓ２  システムクロック信号
Ｓ３  周波数調整信号
Ｓ４  フィードバック信号
Ｓ５  位相誤差信号
Ｓａ  低周波側で用いる周波数調整信号領域
Ｓｂ  高周波側で用いる周波数調整信号領域
Ｌ  周波数調整信号の変化幅
Ｖ１  ベース電圧
Ｖ２  調整電圧
Ｖ３  制御電圧
Ｖａ  低周波側での制御電圧の変化幅
Ｖｂ  高周波側での制御電圧の変化幅
【図１】
2005017994.tif 000003
【図２】
2005017994.tif 000004
【図３】
2005017994.tif 000005
【図４】
2005017994.tif 000006
【図５】
2005017994.tif 000007