(57)【要約】【課題】  埋め込み特性に優れたプラグを有し、しかもプラグの酸化を防止することが可能な半導体装置を提供する。【解決手段】  半導体基板１０と、半導体基板の上方に設けられたキャパシタ５０と、キャパシタを覆うものであって、キャパシタから離間した箇所に設けられ且つ半導体基板の主面に垂直な方向に延びた第１の穴と、キャパシタの電極５２に達し且つ半導体基板の主面に垂直な方向に延び且つ第１の穴よりも浅い第２の穴とを有する絶縁領域６７等と、第１の穴内に設けられタングステンプラグ７２と、タングステンプラグと第１の穴の側壁との間に設けられた第１の酸素バリア膜７１と、第２の穴内に設けられ、キャパシタの電極に接続された導電性プラグ７６とを備える。【選択図】      図９
2005327989.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上方に設けられたキャパシタと、
前記キャパシタを覆うものであって、前記キャパシタから離間した箇所に設けられ且つ前記半導体基板の主面に垂直な方向に延びた第１の穴と、前記キャパシタの電極に達し且つ前記半導体基板の主面に垂直な方向に延び且つ前記第１の穴よりも浅い第２の穴とを有する絶縁領域と、
前記第１の穴内に設けられタングステンプラグと、
前記タングステンプラグと前記第１の穴の側壁との間に設けられた第１の酸素バリア膜と、
前記第２の穴内に設けられ、前記キャパシタの前記電極に接続された導電性プラグと、
を備えたことを特徴とする半導体装置。
【請求項２】
前記絶縁領域上に設けられた第２の酸素バリア膜をさらに備えた
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板上に設けられたトランジスタをさらに備え、
前記タングステンプラグは前記トランジスタに電気的に接続されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記絶縁領域上に設けられ、前記タングステンプラグに接続された配線をさらに備えた
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第１の酸素バリア膜は、シリコン窒化膜、アルミナ膜及び酸化チタン膜の少なくとも一つを含む
ことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記キャパシタの誘電体膜は、強誘電体膜を含む
ことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記強誘電体膜は、金属酸化物で形成されている
ことを特徴とする請求項６に記載の半導体装置。
【請求項８】
半導体基板の上方に、絶縁領域で覆われたキャパシタを形成する工程と、
前記絶縁領域に、前記キャパシタから離間した箇所に設けられ且つ前記半導体基板の主面に垂直な方向に延伸した第１の穴を形成する工程と、
前記第１の穴の側壁に第１の酸素バリア膜を形成する工程と、
前記第１の酸素バリア膜が設けられた第１の穴内にタングステンプラグを形成する工程と、
前記絶縁領域に、前記キャパシタの電極に達し且つ前記半導体基板の主面に垂直な方向に延伸し且つ前記第１の穴よりも浅い第２の穴を形成する工程と、
前記第２の穴内に導電性プラグを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項９】
前記第２の穴を形成する工程よりも前に、前記絶縁領域上及び前記タングステンプラグ上に第２の酸素バリア膜を形成する工程をさらに備えた
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第２の穴を形成する工程よりも後に、酸素を含む雰囲気中で前記キャパシタをアニールする工程をさらに備えた
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記キャパシタを形成する工程よりも前に、前記半導体基板上にトランジスタを形成する工程をさらに備え、
前記タングステンプラグは、前記トランジスタに電気的に接続される
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１２】
前記絶縁領域上に、前記タングステンプラグに接続された配線を形成する工程をさらに備えた
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１３】
前記第１の酸素バリア膜は、シリコン窒化膜、アルミナ膜及び酸化チタン膜の少なくとも一つを含む
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１４】
前記キャパシタの誘電体膜は、強誘電体膜を含む
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１５】
前記強誘電体膜は、金属酸化物で形成されている
ことを特徴とする請求項１４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特にキャパシタを有する半導体装置に関する。
【背景技術】
【０００２】
近年、キャパシタの誘電体膜に強誘電体膜を用いた強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）の開発が進められている。
【０００３】
強誘電体メモリの製造に際しては、キャパシタやトランジスタ等に接続された各種プラグを形成する必要がある。これらのプラグの材料には、アルミニウム（Ａｌ）が広く用いられている。しかしながら、素子の微細化に伴い、コンタクトホールをアルミニウムプラグで埋めることがしだいに難しくなってきている。特に、深いコンタクトホール内にプラグを形成する場合、アルミニウムの適用が困難になってきている。
【０００４】
そこで、アルミニウムプラグの代わりに、埋め込み特性に優れたタングステン（Ｗ）プラグを用いることが考えられる。しかしながら、タングステンは酸化されやすいため、キャパシタ特性を改善するための酸素雰囲気中でのアニールによって、タングステンプラグが劣化するという問題が生じ得る。その結果、コンタクト不良等によって強誘電体メモリの特性や信頼性が悪化するという問題が生じる。
【０００５】
従来技術として、特許文献１、特許文献２及び特許文献３には、強誘電体キャパシタを有する半導体装置が開示されている。しかしながら、これらの文献に記載された技術は、キャパシタを保護するための例えば水素バリア膜に関するものであり、プラグの保護については考慮されていない。
【特許文献１】特開平１１−１２６８８１号公報
【特許文献２】特開２００１−４４３７６号公報
【特許文献３】米国特許第６００４８３９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、従来の強誘電体メモリでは、素子の微細化につれてコンタクトホールをプラグ材で埋めることが困難になるといった問題や、プラグ材が酸化されて劣化するといった問題があった。したがって、特性や信頼性に優れた半導体装置を得ることが困難であった。
【０００７】
本発明は、上記従来の課題に対してなされたものであり、埋め込み特性に優れたプラグを有し、しかもプラグの酸化を防止することが可能な半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の第１の視点に係る半導体装置は、半導体基板と、前記半導体基板の上方に設けられたキャパシタと、前記キャパシタを覆うものであって、前記キャパシタから離間した箇所に設けられ且つ前記半導体基板の主面に垂直な方向に延びた第１の穴と、前記キャパシタの電極に達し且つ前記半導体基板の主面に垂直な方向に延び且つ前記第１の穴よりも浅い第２の穴とを有する絶縁領域と、前記第１の穴内に設けられタングステンプラグと、前記タングステンプラグと前記第１の穴の側壁との間に設けられた第１の酸素バリア膜と、前記第２の穴内に設けられ、前記キャパシタの前記電極に接続された導電性プラグと、を備えたことを特徴とする。
【０００９】
本発明の第２の視点に係る半導体装置の製造方法は、半導体基板の上方に、絶縁領域で覆われたキャパシタを形成する工程と、前記絶縁領域に、前記キャパシタから離間した箇所に設けられ且つ前記半導体基板の主面に垂直な方向に延伸した第１の穴を形成する工程と、前記第１の穴の側壁に第１の酸素バリア膜を形成する工程と、前記第１の酸素バリア膜が設けられた第１の穴内にタングステンプラグを形成する工程と、前記絶縁領域に、前記キャパシタの電極に達し且つ前記半導体基板の主面に垂直な方向に延伸し且つ前記第１の穴よりも浅い第２の穴を形成する工程と、前記第２の穴内に導電性プラグを形成する工程と、を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、タングステンプラグを用いることで優れた埋め込み特性が得られるとともに、酸素バリア膜によってタングステンプラグの酸化を防止することができるため、特性や信頼性に優れた半導体装置を得ること可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面を参照して説明する。
【００１２】
図１〜図９は、本発明の実施形態に係る半導体装置の製造工程を示した断面図である。
【００１３】
まず、図１に示すように、シリコン基板等の半導体基板１０上に、ＭＩＳトランジスタ２０を形成する。続いて、半導体基板１０上に、層間絶縁膜等を含む絶縁領域と、プラグを形成する。絶縁領域には、シリコン酸化膜３１及び３３並びにシリコン窒化膜３２が含まれる。プラグ４１はＭＩＳトランジスタ２０の拡散層（ソース及びドレインの一方）２１に接続され、プラグ４２はＭＩＳトランジスタ２０の拡散層（ソース及びドレインの他方）２２に接続される。これらのプラグの材料には、タングステン或いはポリシリコンを用いることができる。
【００１４】
次に、半導体基板１０の上方に、キャパシタと、層間絶縁膜等を含む絶縁領域を形成する。キャパシタ５０は、下部電極５１、上部電極５２及び誘電体膜５３で形成されている。誘電体膜５３には、強誘電体膜として、Ｐｂ(ＺｒxＴｉ1-x )Ｏ3 膜（ＰＺＴ膜）が用いられる。下部電極５１は、プラグ４２に接続されており、イリジウム（Ｉｒ）膜５１ａ、プラチナ（Ｐｔ）膜５１ｂ及びＳｒＲｕＯ3 膜（ＳＲＯ膜）５１ｃの積層膜からなる。上部電極５２は、ＳＲＯ膜５２ａ及びプラチナ膜５２ｂの積層膜からなる。絶縁領域は、アルミナ膜（Ａｌ2Ｏ3 膜）６１、６２及び６３並びにシリコン酸化膜６４、６５、６６及び６７からなる。アルミナ膜６１、６２及び６３は、酸素及び水素に対するバリア性を有しているため、キャパシタ５０の加工の際やシリコン酸化膜６４、６５、６６及び６７の堆積の際に、キャパシタ５０へ酸素或いは水素が侵入することを防止することができる。
【００１５】
次に、フォトレジスト（図示せず）をマスクとして、シリコン窒化膜３２、シリコン酸化膜３３、６６及び６７並びにアルミナ膜６３をエッチングする。エッチングには、反応性イオンエッチング（ＲＩＥ）等の異方性エッチングを用いる。これにより、半導体基板の主面に対して垂直方向に延び且つプラグ４１に達するコンタクトホール６８が形成される。
【００１６】
次に、図２に示すように、化学気相成長法（ＣＶＤ法）により、酸素バリア膜７１としてシリコン窒化膜を形成する。この酸素バリア膜７１は、シリコン酸化膜６７の上面の他、コンタクトホール６８の側壁及び底にも形成される。酸素バリア膜７１は、酸素に対するバリア性を備えており、後の工程でコンタクトホール６８内に形成されるプラグの酸化を防止するためのものである。
【００１７】
次に、図３に示すように、ＲＩＥ等の異方性エッチングにより、シリコン酸化膜６７の上面及びコンタクトホール６８の底に形成された酸素バリア膜７１を除去する。その結果、酸素バリア膜７１は、コンタクトホール６８の側壁にのみ残置する。
【００１８】
次に、図４に示すように、コンタクトホール６８内に、タングステン（Ｗ）プラグ７２を形成する。具体的には、まずＣＶＤ法により全面にタングステン膜を形成する。その後、化学的機械研磨法（ＣＭＰ法）により、シリコン酸化膜６７の上面に形成されたタングステン膜を除去する。これにより、コンタクトホール６８はタングステンプラグ（タングステン膜）７２で埋められる。タングステンは、埋め込み特性に優れているため、深いコンタクトホール６８を確実に埋めることができる。
【００１９】
次に、図５に示すように、ＣＶＤ法により、シリコン酸化膜６７上及びタングステンプラグ７２上に、酸素バリア膜７３としてシリコン窒化膜を形成する。この酸素バリア膜７３も、酸素バリア膜７１と同様、コンタクトホール６８内に形成されたタングステンプラグ７２の酸化を防止するためのものである。
【００２０】
次に、図６に示すように、フォトレジスト（図示せず）をマスクとして、アルミナ膜６１、６２及び６３、シリコン酸化膜６４、６５、６６及び６７並びにシリコン窒化膜７３をエッチングする。エッチングには、ＲＩＥ等の異方性エッチングを用いる。これにより、半導体基板の主面に対して垂直方向に延び且つ上部電極５２に達するコンタクトホール７４が形成される。このコンタクトホール７４の深さは、コンタクトホール６８よりも浅い。
【００２１】
次に、酸素雰囲気中で高温アニール処理を行う。このアニール処理は、コンタクトホール７４の形成の際、キャパシタ５０の加工の際及び層間絶縁膜（シリコン酸化膜６７等）の堆積の際に生じたキャパシタ５０の劣化を回復するために行われる。特に強誘電体キャパシタにおいては、この酸素アニール処理は、キャパシタ５０の特性や信頼性を確保するために重要である。この酸素アニール処理において、アニール雰囲気に含まれる酸素がシリコン酸化膜６７等中を拡散するおそれがある。本実施形態では、タングステンプラグ７２の側壁に酸素バリア膜７１が形成されているため、タングステンプラグ７２の酸化を防止することができる。また、タングステンプラグ７２の上面には酸素バリア膜７３が形成されているため、アニール雰囲気中の酸素からもタングステンプラグ７２を保護することができる。
【００２２】
次に、図７に示すように、コンタクトホール７４内に、バリアメタル膜７５及びアルミニウムプラグ（導電性プラグ）７６を形成する。具体的には、まず全面にバリアメタル膜及びアルミニウム膜を形成する。その後、ＣＭＰ法により、酸素バリア膜７３上に形成されたバリアメタル膜及びアルミニウム膜を除去する。これにより、コンタクトホール７４はバリアメタル膜７５及びアルミニウムプラグ（アルミニウム膜）７６で埋められる。
【００２３】
次に、図８に示すように、全面にシリコン酸化膜（層間絶縁膜）８１を形成する。続いて、フォトレジスト（図示せず）をマスクとして、ＲＩＥ等により酸素バリア膜７３及びシリコン酸化膜８１を除去し、タングステンプラグ７２及びアルミニウムプラグ７６の表面を露出させる。これにより、溝８２が形成される。具体的には、まず、酸素バリア膜（シリコン窒化膜）７３をエッチングストッパーとして用い、シリコン酸化膜８１をエッチングする。その後、酸素バリア膜７３をエッチングする。酸素バリア膜７３をエッチングストッパーとして用いることで、シリコン酸化膜８１を制御性よくエッチングすることができる。
【００２４】
次に、図９に示すように、溝８２内に配線８３としてアルミニウム膜を形成する。具体的には、まず全面にアルミニウム膜を形成する。その後、ＣＭＰ法により、シリコン酸化膜８１の上面に形成されたアルミニウム膜を除去する。これにより、溝８２がアルミニウム膜で埋められた配線８３が得られる。
【００２５】
このようにして、図９に示すような構成を有する強誘電体メモリ装置が形成される。
【００２６】
以上のように、本実施形態では、埋め込み特性に優れたタングステンをプラグ７２として用いるため、深いコンタクトホール６８を確実に埋めることができる。また、タングステンプラグ７２とコンタクトホール６８の側壁との間に酸素バリア膜７１が形成されているため、タングステンプラグ７２の酸化を防止することができる。特に、層間絶縁膜を拡散してくる酸素を酸素バリア膜７１によって遮断することができるため、タングステンプラグ７２の酸化を効果的に防止することができる。また、キャパシタ５０の劣化を回復するための酸素アニール処理の際に、タングステンプラグ７２の側面は酸素バリア膜７１で、タングステンプラグ７２の上面は酸素バリア膜７３で覆われているため、タングステンプラグ７２の酸化を確実に防止することができる。
【００２７】
なお、上述した実施形態では、酸素バリア膜７１及び７３として、シリコン窒化膜を用いたが、一般的に言えば、層間絶縁膜として用いるシリコン酸化膜よりも酸素の透過性（単位厚さあたり透過率）が低い絶縁膜を用いることが可能である。具体的には、酸素バリア膜として、シリコン窒化膜の他にアルミナ膜（酸化アルミニウム膜）或いは酸化チタン膜（ＴｉＯ2 膜）を用いることができる。また、シリコン窒化膜、アルミナ膜及び酸化チタン膜の中の２種類以上からなる積層膜を酸素バリア膜として用いてもよい。
【００２８】
また、上述した実施形態では、誘電体膜５３としてＰＺＴ膜を用いたが、一般的に言えば、金属酸化物で形成された強誘電体膜を用いることが可能である。具体的には、誘電体膜として、ＰＺＴ膜の他にＳｒＢｉ2Ｔａ2Ｏ9 膜（ＳＢＴ膜）を用いることが可能である。
【００２９】
また、上述した実施形態において、タングステンプラグ７２と酸素バリア膜７１との間にバリアメタル膜を設けてもよい。バリアメタルとしては、ＴｉＮ、ＮｂＮ、Ｎｂ等を用いることができる。また、上述した実施形態では、コンタクトホール７４内にアルミニウムプラグ７６を形成したが、アルミニウムプラグの代わりにタングステンプラグを用いてもよい。
【００３０】
また、上述した実施形態では、プラグ４１上にタングステンプラグ７２を形成したが、プラグ４１を必ずしも設ける必要はない。この場合には、コンタクトホール６８を形成する際に、シリコン酸化膜３１もエッチングして、拡散層４１に達するコンタクトホールを形成し、このコンタクトホール内にタングステンプラグを形成すればよい。
【００３１】
また、上述した実施形態では、キャパシタ５０の上部電極５２がＭＩＳトランジスタ２０のソース／ドレイン拡散層２１に電気的に接続され、下部電極５１がソース／ドレイン拡散層２２に電気的に接続されたメモリ構造であったが、種々のメモリ構造を採用することが可能である。例えば、配線８３によってタングステンプラグ７２とアルミニウムプラグ７６とを接続しないような構造であってもよい。また、タングステンプラグ７２をソース／ドレイン拡散層２１に電気的に接続せずに、タングステンプラグ７２がＭＩＳトランジスタ２０のゲートに電気的に接続されていてもよい。また、タングステンプラグ７２がＭＩＳトランジスタ２０以外のＭＩＳトランジスタに電気的に接続されていてもよい。さらに、タングステンプラグ７２が絶縁領域内に設けられた配線に接続されていてもよい。要するに、タングステンプラグ７２がキャパシタ５０から離間した箇所に設けられ、且つタングステンプラグ７２で埋められたコンタクトホール６８の深さが、アルミニウムプラグ７６で埋められたコンタクトホール７４よりも深いものであればよい。別の観点から言うと、タングステンプラグ７２の高さ（タングステンプラグ７２の上面と下面との距離）が、アルミニウムプラグ７６の高さ（アルミニウムプラグ７６の上面と下面との距離）よりも大きければよい。
【００３２】
また、上述した実施形態において、図１のコンタクトホール６８を形成する工程の前に、シリコン酸化膜６７上に付加的な酸素バリア膜を形成しておいてもよい。この場合、図２の工程において、シリコン酸化膜６７上には、付加的な酸素バリア膜と酸素バリア膜７１の積層膜が形成される。そのため、図３のエッチング工程において、シリコン酸化膜６７の上面に酸素バリア膜を残すことができ、シリコン酸化膜６７への酸素の侵入を防止することができる。
【００３３】
また、上述した実施形態では、溝８２をアルミニウム膜で埋めて配線８３を形成したが、アルミニウム膜をＲＩＥ等によってパターニングして配線８３を形成するようにしてもよい。
【００３４】
さらに、上述した実施形態では、下部電極５１に接続されたプラグ（プラグ４２）を下部電極５１の下側に設けたが、図１０の変更例に示すように、下部電極５１に接続されたプラグを下部電極５１の上側に設けてもよい。なお、図１０に示した強誘電体メモリ装置の基本的な構成及び製造方法は、すでに述べた強誘電体メモリ装置と同様であり、詳細な説明は省略する。
【００３５】
図１０に示した変更例では、バリアメタル膜７７及びアルミニウムプラグ７８で埋められたコンタクトホールの深さは、タングステンプラグ７２で埋められたコンタクトホールよりも浅くなっている。すなわち、タングステンプラグ７２の高さ（タングステンプラグ７２の上面と下面との距離）が、アルミニウムプラグ７８の高さ（アルミニウムプラグ７６の上面と下面との距離）よりも大きくなっている。
【００３６】
本変更例においても、図１〜図９で示した構成及び方法で得られる作用効果と同様の作用効果が得られることは言うまでもない。
【００３７】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係る半導体装置の製造方法の一部を示した断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法の一部を示した断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法の一部を示した断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法の一部を示した断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法の一部を示した断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法の一部を示した断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法の一部を示した断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法の一部を示した断面図である。
【図９】本発明の実施形態に係る半導体装置の製造方法の一部を示した断面図である。
【図１０】本発明の実施形態に係る半導体装置の変更例の構成を示した断面図である。
【符号の説明】
【００３９】
１０…半導体基板、  ２０…ＭＩＳトランジスタ、
２１、２２…拡散層、
３１、３３、６４、６５、６６、６７、８１…シリコン酸化膜、
３２…シリコン窒化膜、  ４１、４２…プラグ、
５０…キャパシタ、  ５１…下部電極、
５１ａ…イリジウム膜、  ５１ｂ…プラチナ膜、  ５１ｃ…ＳＲＯ膜、
５２…上部電極、  ５２ａ…ＳＲＯ膜、  ５２ｂ…プラチナ膜、
５３…誘電体膜、  ６１、６２、６３…アルミナ膜、
６８、７４…コンタクトホール、  ７１、７３…酸素バリア膜、
７２…タングステンプラグ、  ７５、７７…バリアメタル膜、
７６、７８…アルミニウムプラグ、  ８２…溝、  ８３…配線
【図１】
2005327989.tif 000003
【図２】
2005327989.tif 000004
【図３】
2005327989.tif 000005
【図４】
2005327989.tif 000006
【図５】
2005327989.tif 000007
【図６】
2005327989.tif 000008
【図７】
2005327989.tif 000009
【図８】
2005327989.tif 000010
【図９】
2005327989.tif 000011
【図１０】
2005327989.tif 000012