(57)【要約】【課題】  半導体素子を搬送しながら工程処理を行い、搬送機構の小型化、軽量化が図れ、半導体素子の微小化にも対応可能で、作業効率、生産性が高い半導体素子製造装置および製造方法を提供する。【解決手段】  工程処理機構３の第１の停止位置Ｔ３に、位置補正装置３ａと外観検査装置３ｂの２つの処理機構部を組み合わせて設ける。また、工程処理機構３の第２の停止位置Ｔ５に、電気特性検査装置３ｃを設ける。処理時間の短い工程である位置補正と外観検査を工程処理群として組み合わせて構成し、搬送機構１の一つの停止位置において、半導体素子Ｓに２つの工程を施すことによって、搬送機構１の停止位置を減らす。また、処理時間の長い電気特性検査を行う電気特性検査装置３ｃを単独で設け、処理時間の短い処理工程である位置補正を行う位置補正装置３ａと外観検査を行う外観検査装置３ｂとを組み合わせて設けることによって、全体として処理時間の短縮を図る。【選択図】  図１
2005203711.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子に所定の工程処理を行う工程処理機構と、半導体素子を各工程処理へ間欠的に停止しながら搬送する搬送機構と、前記搬送機構に設けられ半導体素子を保持する保持機構とを有する半導体素子製造装置において、
前記工程処理機構は、前記搬送機構の少なくとも一つの停止位置において、複数の工程処理部からなる工程処理群を備え、
前記保持機構は、前記複数の工程処理部のあいだで前記半導体素子を移動させる移動機構とを備えていることを特徴とする半導体素子製造装置。
【請求項２】
前記複数の工程処理部では、それぞれ異なる工程処理が施されることを特徴とする請求項１に記載の半導体素子製造装置。
【請求項３】
前記工程処理機構には、前記工程処理群が複数設けられ、
前記複数の工程処理群における前記複数の工程処理部の処理時間の和が、他の工程処理群の処理時間の和あるいは工程処理部の処理時間とほぼ同一となるように構成されていることを特徴とする請求項１または２に記載の半導体素子製造装置。
【請求項４】
半導体保持手段に保持した半導体素子を搬送手段によって間欠的に停止させながら各種工程処理を行う工程処理手段に搬送し、
前記半導体素子を前記工程処理手段の工程処理を行う工程処理部において停止させて所定の工程処理を行う半導体処理方法であって、
前記一回の停止あたり、複数の工程処理部で複数工程の処理を行うことを特徴とする半導体素子製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ部品等の半導体素子の製造装置およびその方法に関するものであり、詳しくは、複数の半導体素子を搭載しているリードフレーム、トレイ、粘着シートから個別に半導体素子を分離し、特性テスト、梱包（テーピング）処理等の各処理を行う製造装置において、複数の処理機構に半導体素子を搬送しながら処理を行う半導体素子製造装置および製造方法を提供するものである。
【背景技術】
【０００２】
ミニモールドトランジスタ等の半導体素子を含む電子部品は、短冊状のリードフレームを用いて数多くの電子部品が一括して製造され、これを個々の電子部品に分けて出荷される。この場合、リードフレームから電子部品を取り出した後、搬送機構を用いて搬送し、この搬送過程で、外観の寸法や電気特性の測定、捺印など出荷に際して必要とされる一連の工程処理を経て、梱包テープに挿入される。
【０００３】
また、最近では、携帯型コンピュータの普及で需要が増大傾向にあるＣＳＰ（Chip Size Package ）等のリードレス半導体素子についても、ブレージング工程で個々に分断されて製造されたリードレス半導体素子を特性測定や外観検査等の複合処理を行ってから品質ランク別にテーピング梱包して出荷している。すなわち、リードレス半導体素子Ｓのブレージング工程では、複数のリードレス半導体素子が高密度で一連に形成された薄板形状の樹脂モールド基板をウェーハシートに貼着した状態でブレージングソーによって個々のリードレス半導体素子に細分割しており、この工程でミリサイズに細分割されたリードレス半導体素子Ｓの個々が、次の複合工程処理に送られて、各処理がなされる。
【０００４】
具体的には、半導体素子を保持した保持機構が、搬送機構の駆動によって、半導体素子製造装置上に配置した工程処理機構に順次搬送されながら、複数の工程処理を経ることとなる。このような半導体素子製造装置における保持機構としては、真空吸着式やチャック式のように何らかの保持手段を有するものがあり、また、工程処理機構は一般的にはターンテーブル型や直線搬送型の搬送ユニットを１つ、または複数の組合せで構成し、さらに、ターンテーブルや搬送ユニット上に複数の工程処理を備えるものが用いられている。そして、搬送機構は、上記のような保持機構を備え、工程処理機構に設けられた工程処理部を間欠的に回転することによって工程処理の間を搬送されながら、半導体素子を工程処理機構の工程処理位置ごとに停止し、半導体素子を工程処理機構に挿入して、電気特性や外観検査等の各工程処理を行う。工程処理完了後は、搬送機構は半導体素子を工程処理機構から引出し、再び駆動して次の工程処理へ半導体素子を搬送する（例えば、下記特許文献１、２）。
【特許文献１】特許２５３１００６号公報
【特許文献２】特許２６６７７１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の半導体素子製造装置においては、以下のような課題があった。すなわち、ターンテーブル上にはその円周等配位置に外観検査や電気特性検査などの多数の工程処理を設けているが、工程処理機構の各工程ではそれぞれ目的に応じた別異の工程処理を行うため工程毎に処理時間に差がある。例えば、図７に示すように、ある停止位置において、電気特性測定、位置合わせ及び外観検査の各工程処理を同時に行った場合、外観検査は、その処理の特性上、電機特性検査の半分以下の時間で処理が終了するにもかかわらず、処理終了後も電機特性検査の処理が終了するのを待機していなければならない。すなわち、ターンテーブルを間欠回転させて全処理を一括して行うような搬送機構においては、ターンテーブルの停止時間を最も時間の要する工程に、他の工程の処理時間を合わせる必要がある。このため、実際には停止時間の半分以下の時間で終わっている作業を処理時間と同等時間さらに待機させなければならないこととなり、作業効率が悪く、結果として生産性の低下を招来するものとなっていた。
【０００６】
また、上記のような問題から処理効率の向上を図るべく、従来技術においては、工程処理機構に可能な限り多くの工程を設け、さらに搬送機構（ターンテーブル）を複数設ける構成としているが、この場合、工程処理機構及び搬送機構自体の大型化、複雑化あるいは高コスト化は免れず、これによる停止位置の精度低下と共に半導体素子の微小化への対応が困難となっていた。また、装置の大型化と相まって、出力の大きな駆動源や制動力の大きな停止機構が必要となるため、装置がさらに高重量化することとなり、これによる搬送機構のトラブル増加や装置全体の振動増加、さらには装置全体のトラブルの増加、装置設置床への要求強度の増加等も懸念されていた。
【０００７】
本発明は上記のような従来技術の問題点を解決するために提案されたものであり、その目的は、半導体素子に各工程処理を施す機構に半導体素子を搬送しながら工程処理を行う半導体素子の製造装置および製造方法において、半導体素子を搬送する搬送機構の一回の停止あたりの工程処理を増加させることによって、搬送機構の小型化、軽量化が図れ、半導体素子の微小化にも対応可能で、作業効率、生産性が高い半導体素子製造装置および製造方法を提供するものである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１の発明は、半導体素子に所定の工程処理を行う工程処理機構と、半導体素子を各工程処理へ間欠的に停止しながら搬送する搬送機構と、前記搬送機構に設けられ半導体素子を保持する保持機構とを有する半導体素子製造装置において、前記工程処理機構は、前記搬送機構の少なくとも一つの停止位置において、複数の工程処理部からなる工程処理群を備え、前記保持機構は、前記複数の工程処理部のあいだで前記半導体素子を移動させる移動機構とを備えていることを特徴とする。
【０００９】
請求項４の発明は、請求項１の発明を方法の観点から捉えたものであって、半導体保持手段に保持した半導体素子を搬送手段によって間欠的に停止させながら各種工程処理を行う工程処理手段に搬送し、前記半導体素子を前記工程処理手段の工程処理を行う工程処理部において停止させて所定の工程処理を行う半導体処理方法であって、前記一回の停止あたり、複数の工程処理部で複数工程の処理を行うことを特徴とする。
【００１０】
以上のような構成を有する請求項１または４の発明によれば、半導体素子に所定の工程処理を行う工程処理部を２ヵ所、またはそれ以上設けた工程処理群を形成することによって、半導体素子の搬送機構の一回の停止あたり、処理時間の短い処理工程を複数施すことができ、搬送機構の停止個所を減らすことが可能となる。また、処理時間の長い処理工程部を単独で設け、処理時間の短い処理工程部を複数組み合わせた処理工程群を設けることによって、作業効率、生産性の向上を図ることが可能となる。
【００１１】
また、搬送機構の停止位置の減少に伴い、搬送機構に設ける保持機構の数を減少させることができるので、搬送機構の小型化、軽量化が可能となる。これにより、搬送機構の停止位置の精度が向上し、それに伴う半導体素子微小化への対応が容易となる。さらに、搬送機構の駆動源の簡略化、停止機構の軽量化が可能で、装置全体のエネルギー消費量の低減および重量減による搬送機構のトラブル減少を図ることができ、ひいては、装置全体の振動減少やトラブル減少、装置設置床への要求強度減少を図ることが可能となる。
【００１２】
請求項２の発明は、前記請求項１の発明において、前記複数の工程処理部では、それぞれ異なる工程処理が施されることを特徴とする。以上のような請求項２の発明では、それぞれ目的の異なり、処理時間もさまざまである複数の工程処理をその目的あるいは処理時間によって組み合わせて工程処理群を形成することによって、さまざまな工程処理群を形成することが可能となり、その組み合わせによって、さらに装置全体の処理時間の短縮化を図ることが可能となる。
【００１３】
請求項３の発明は、前記請求項１または２の発明において、前記工程処理機構には、前記工程処理群が複数設けられ、前記複数の工程処理群における前記複数の工程処理部の処理時間の和が、他の工程処理群の処理時間の和あるいは工程処理部の処理時間とほぼ同一となるように構成されていることを特徴とする。
【００１４】
以上のような請求項３の発明では、複数の工程処理部をその処理時間の応じて組み合わせ、各工程処理群の処理時間あるいは単独の工程処理部の処理時間を略同一とすることによって、単独の工程処理部のみで構成した装置のように工程処理時間の長い工程に工程処理時間の短い工程が合わせなければならないような必要はなく、複数の工程処理部の処理時間の和によって各工程処理群の処理時間を調整することが可能となるので、著しい作業効率、生産性の向上を図ることが可能となる。
【発明の効果】
【００１５】
本発明の半導体素子製造装置によれば、半導体素子を搬送する搬送機構の一回の停止あたりの工程処理を増加させることによって、搬送機構の小型化、軽量化が図れ、半導体素子の微小化にも対応可能で、作業効率、生産性が高い半導体素子製造装置および製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１６】
（１）本実施形態
以下、本発明を実施するための最良の形態（以下、本実施形態という）について図面に従って具体的に説明する。そこで、まず本実施形態に係る半導体素子Ｓを含む半導体素子製造装置Ｄ（以下、装置Ｄという）の全体構成について、図１及び図２を用いて示す。
【００１７】
［１．本実施形態の構成］
［１−１．全体構成］
図１は、この装置Ｄの全体構成を概略的に示した正面図及び側面図である。なお、図１においては、説明の便宜上、各部材の縮尺等は簡略化して表示しているものであって、実際の縮尺とは異なる。また、図１（ｂ）では、便宜上一部の部材の記載を省略している。
【００１８】
これらの図に示すように、本実施の形態における装置Ｄは、ターンテーブル式の搬送機構１と、この搬送機構１の円周等配位置に一定の間隔で配置された複数の保持機構部２とを備えている。また、搬送機構１の下部の保持機構部２と合致する位置には、半導体素子Ｓに位置補正、外観検査、電気特性検査、捺印、不良品排出、テーピング、残留素子検査等の各処理を行う工程処理部を備えた工程処理機構３を備えている。装置Ｄはさらに、搬送機構１の近傍に、半導体素子を自動的に整列させ搬送機構１側に送り出すパーツフィーダ４を備え、このパーツフィーダ４と搬送機構１との間には、パーツフィーダ４から送り出された半導体素子を搬送機構１の各保持機構部２に対して個別に供給する搬送路５を備えている。
【００１９】
搬送機構１は、上述のように、ターンテーブル式で、図示しない駆動モータの駆動力を図示しないタイミングベルトで伝達することにより、図中矢印方向に向かって一定間隔（ここでは、６０°間隔）で時計回転方向に間欠回転するものである。そして、搬送機構１は、下部に設けられた工程処理機構３と搬送路５の半導体素子Ｓの受渡し位置を停止位置として回転するものである。ここで、本実施形態では、前記半導体素子Ｓの受渡し位置を停止位置Ｔ１とし、工程処理機構３に対応した停止位置を、回転方向に沿ってＴ２〜Ｔ６と呼ぶこととする。
【００２０】
保持機構部２は、上記のように搬送機構１の円周等配位置に搬送機構１の間欠回転間隔に沿って、吊り下った状態で複数設けられ（ここでは、６０°間隔で６つ）、吸着ノズルで真空吸着することによって半導体素子を保持するように構成されている。また、保持機構部２と搬送機構１との間には、この保持機構部２を上下に移動させる移動機構６が設けられている。この移動機構６は、搬送機構１の間欠回転に伴って、保持機構部２が工程処理機構３の工程処理部上に停止した場合において、保持機構部２を各工程処理部へ向けて下降させ、各工程処理部の各処理を行う位置に半導体素子を挿入し、工程処理終了後には再び上昇させるように構成されている。ここで、本実施形態では、搬送機構１の停止位置において、保持機構部２に吸着保持された半導体素子Ｓの水平方向における位置を搬送位置Ｈといい、保持機構部２の下降により各工程処理部に挿入され、各工程処理が行われる位置を処理位置Ｐという。
【００２１】
工程処理機構３は、上述の通り、搬送機構１下部の保持機構部２と合致する位置に設けられ、半導体素子Ｓの位置補正、外観検査、電気特性検査、捺印、不良品排出、テーピング、残留素子検査等の各処理を行うものである。具体的には、停止位置Ｔ２には、位置補正および外観検査を行う位置補正装置３ａと外観検査装置３ｂが設けられ、停止位置Ｔ３には、半導体素子Ｓの電気特性検査を行う電気特性検査装置３ｃが設けられ、停止位置Ｔ４には捺印装置及び不良品排出装置が設けられ、停止位置Ｔ５にはテーピング装置が設けられている。また、停止位置Ｔ６は、半導体素子Ｓの残留を確認する残留素子検出装置が設けられている。
【００２２】
パーツフィーダ４は、半導体素子を自動的に整列させ、搬送機構１側に送り出すものであり、搬送機構１の間欠回転における停止位置Ｔ１の近傍に設けられている。また、このパーツフィーダ４と搬送機構１との間には、パーツフィーダ４から送り出された半導体素子を搬送機構１の各保持機構部２に対して個別に供給する搬送路５が設けられている。そして、この搬送路５によって、搬送機構１の停止位置Ｔ１まで搬送された半導体素子Ｓは、この位置において保持機構部２の吸着ノズルによってピックアップされ、保持されるようになっている。
【００２３】
［１−２．工程処理機構および保持機構の構成］
次に、本発明の保持機構部２、工程処理機構３および移動機構６の具体的な構成について、図２を用いて説明する。
【００２４】
上述のような構成からなる半導体素子製造装置Ｄにおける工程処理機構３のうち、その一部は複数の工程処理部を併せ持つ工程処理群が形成されている。具体的には、工程処理機構３における搬送機構１の停止位置の一つであるＴ２に、図２（ａ）に示すように、位置補正装置３ａと外観検査装置３ｂとの２つの工程処理部を備えた工程処理群が形成されている。一方、図２（ｂ）に示すように、他の工程処理機構として、ここでは、一つの工程処理部である停止位置Ｔ３の電気特性検査装置３ｃを取り上げる。
【００２５】
工程処理機構３の停止位置Ｔ２には、上述の通り、位置補正装置３ａと、外観検査装置３ｂとが設けられている。すなわち、一つの停止位置に、位置合わせおよび外観検査という２つの工程処理が設けられているのである。この位置補正装置３ａは、パーツフィーダ４から搬送路５を介して保持機構部２に受け渡された半導体素子Ｓの吸着状態における前後左右方向の位置ずれを補正する装置であって、図２（ａ）に示すように、半導体素子Ｓの左右両側に、半導体素子Ｓの幅と略同一の間隔を以て補正部材Ｘ、Ｙを設け、その上部にはテーパ加工が施されている。そして、この位置補正装置３ａに、上部から半導体素子Ｓを挿入することよって、半導体素子Ｓの位置補正をするように構成されている。
【００２６】
なお、この位置補正の方法は、上記のように半導体素子Ｓを挿入する方法に限られず、例えば、図３（ａ）に示すように、位置補正装置３ａの補正部材を左右方向に動かして、半導体素子を左右方向から挟み込むことによって位置補正する構成とすることもできる。また、位置補正方向も、左右の二方向からのものに限らず、例えば図３（ｂ）に示すような四方から挟み込む方法、あるいは、図３（ｃ）のように四方を囲まれ、上部がテーパ加工された方状凹部に挿入する方法等であってもよい。
【００２７】
また、外観検査装置３ｂは、パーツフィーダ４から供給された半導体素子Ｓの外観上の欠陥、例えば破損、チップの有無、汚れ、封止樹脂のボイド等に起因したスリット抜けなどの有無を検査するものであって、外観をカメラによって画像として取り込んで検査するものや、光を照射することによって行う光学式検査、Ｘ線を照射して行うＸ線検査があるが、本実施の形態においては、いずれのものにおいて構成してもよい。
【００２８】
このような位置補正装置３ａと外観検査装置３ｂとは、本実施形態における装置Ｄにおいては、図３（ａ）に示すように、上部と下部に重畳的に設置されて一つの工程処理群を形成しているのである。具体的には、位置補正装置３ａが上部に設けられ、外観検査装置３ｂがその下部に設けられている。そして、保持機構部２を介して半導体素子を保持した搬送機構１が停止位置Ｔ１から間欠回転して、停止位置Ｔ２で止まった際には、移動機構６が保持機構部２を下降させ、まず、第１の停止位置である位置補正装置３ａの位置で停止すると、位置補正が行われ、さらに下降し、第２の停止位置である外観検査装置３ｂ上で停止して、外観検査が行われるように構成されている。
【００２９】
一方、停止位置Ｔ３の電気特性検査装置３ｃでは、保持機構部２を介して半導体素子を保持した搬送機構１が停止位置Ｔ２から間欠回転して、第２の停止位置Ｔ３で止まった際には、移動機構６が保持機構部２を下降させ、電気特性検査装置３ｃ上で停止すると、半導体素子Ｓの電気特性が検査されるように構成されている。
【００３０】
ここで、停止位置Ｔ２における位置補正工程（第１の停止位置）および外観検査工程（第２の停止位置）と、停止位置Ｔ３における電気特性検査工程との処理に要する時間は、図４に示すように、位置補正工程および外観検査工程の処理時間の和が、電気特性検査工程の処理時間と略同一となるように構成されている。すなわち、搬送位置Ｈから位置補正装置への挿入、位置補正され、外観検査工程への下降、停止、検査、上昇して再び搬送位置Ｈへ戻るまでに要する時間と、搬送位置Ｈから電気特性検査装置へ挿入され、電気特性検査を終え、上昇して再び搬送位置Ｈへ戻るまでに要する時間が、いずれかが何らかの位置において停滞することなく、ほぼ同一となるように構成されている。
【００３１】
［２．本実施形態の作用］
前記のような構成を有する本実施の形態の半導体素子製造装置Ｄは、具体的に以下のように作用する。
【００３２】
［２−１．半導体素子製造装置Ｄ全体の作用］
まず、半導体素子製造装置Ｄ全体の作用の概略について説明する。図１において、パーツフィーダ４から整列されて送り出された半導体素子Ｓは、搬送路５を介して間欠回転する搬送機構１に設けられた各保持機構部２に対して個別に供給される（停止位置ＴＴ１）。保持機構部２に吸着保持された半導体素子Ｓは、搬送機構１によって停止位置Ｔ２〜Ｔ６に設けられた複数の工程処理部からなる工程処理機構３上に搬送され、位置補正装置、外観検査装置、電気的特性検査装置、捺印装置および不良品排出機構等の各工程処理部において、各処理が行われる。また、これら各工程処理を終了した半導体素子Ｓは、停止位置Ｔ５に設けられたテーピング装置７によってテーピング梱包が行われ、一連の工程が終了することとなる。
【００３３】
［２−２．工程処理機構および保持機構の作用］
次に、本発明の工程処理機構および保持機構の作用について、図１および図３を用いて具体的に説明する。上記のようにして、搬送機構１の保持機構部２によってパーツフィーダ４から排出され搬送路５からピックアップ、保持された半導体素子Ｓは、間欠的に回転しながら停止位置Ｔ２へと搬送されてくる。停止位置Ｔ２に停止すると、図２（ａ）に示すように、位置合わせを行う保持機構部２に設けられた移動機構６が保持機構部２を下降させ、半導体素子を第１の停止位置である位置補正装置３ａの位置補正位置に挿入する。
【００３４】
この位置補正装置３ａにおいて、半導体素子Ｓは、上部がテーパ加工された補正板Ｘ及びＹの上部から挿入され、補正板Ｘ、Ｙの下部まで挿入されることによって位置補正される。その後、さらに下降し、位置補正装置３ａの下部に設けられた外観検査装置３ｂ上の処理位置Ｐすなわち第２の停止位置において停止する。そして、この外観検査装置３ｂにおいて、半導体素子Ｓの外観上の欠陥等の有無が検査される。外観検査終了後は、移動機構６が保持機構部２を、位置補正装置３ａの上部まで引き上げ、半導体素子Ｓは搬送位置Ｈまで戻される。
【００３５】
一方、停止位置Ｔ３の電気特性検査装置３ｃでは、搬送機構１の間欠回転によって停止位置Ｔ２から搬送され停止した半導体素子Ｓは、移動機構６によって保持機構部２が下降し、電気特性検査装置口３ｄに挿入される。そして、半導体素子Ｓの電気特性が検査される。検査終了後は、上記同様、移動機構６が保持機構部２を、電気特性検査装置３ｃの上部まで引き上げ、半導体素子Ｓは搬送位置Ｈまで戻される。
【００３６】
ここで、図４に示したように、停止位置Ｔ２における位置補正および外観検査と、停止位置Ｔ３における電気特性検査に要する処理時間は、略同一に構成され、また、その他の工程処理部における処理時間もほぼ同一に構成されている。したがって、工程処理部への半導体素子Ｓの挿入から引き上げ、そして次工程への搬送までの作業は、いずれの工程処理部においてもロスなく行われるようになっている。
【００３７】
［３．本実施形態の効果］
上記のように作用する本実施形態の半導体素子製造装置Ｄは、具体的に以下のような効果を奏する。すなわち、工程処理機構３の工程処理部のうち、位置補正装置３ａと外観検査装置３ｂとを、一つの停止位置Ｔ２に工程処理群として構成して、当該停止位置において位置補正及び外観検査という２つの工程処理を行うことによって、半導体素子Ｓの搬送機構１の間欠回転動作の一回の停止で、半導体素子Ｓに複数の処理工程を施すことができる。したがって、搬送機構１の停止個所を減少させることが可能となる。また、処理時間の長い電気特性検査を行う電気特性検査装置３ｃを単独で設け、処理時間の短い処理工程である位置補正を行う位置補正装置３ａと外観検査を行う外観検査装置３ｂとを組み合わせて設けることによって、全体として処理時間の短縮を図ることができるので、作業効率、生産性の向上を図ることが可能となる。
【００３８】
また、処理時間の短い処理工程である位置補正装置３ａと外観検査装置３ｂとを組み合わせることによって、処理時間の長い電気特性検査装置３ｃの処理時間と上記組み合わせによる処理時間とを、ほぼ同一とすることができる。したがって、例えば、従来のように、単独の工程処理部のみで構成した装置の場合、長い工程処理が終わらなければ、搬送機構を回転させて次の工程へ進ませるようなことができず、処理時間の短い工程がその処理を終えているにもかかわらず、処理時間の長い工程の処理が終わるまで停留しなければならなかったが、本実施形態ではそのような必要がなく、処理時間の長い電気特性検査が終わるまでに、処理時間の短い位置補正と外観検査を行うことができるので、作業効率、生産性の著しい向上を図ることが可能となる。
【００３９】
また、上記のように、工程処理機構３の位置補正装置３ａと外観検査装置３ｂとを組み合わせて設けることで、搬送機構１の停止位置が減少することに伴い、搬送機構１に設ける保持機構部２の数を減少させることが可能となるので、搬送機構１の小型化、軽量化および機構の簡略化が可能となる。これにより、搬送機構１の停止位置の精度を向上させることが可能となり、微小な半導体素子Ｓへの対応が容易となる。さらに、搬送機構１の駆動源の簡略化、停止機構の軽量化が可能で、装置Ｄ全体のエネルギー消費量の低減および重量減による搬送機構のトラブル減少を図ることができ、ひいては、装置全体の振動減少やトラブル減少、装置設置床への要求強度減少を図ることが可能となる。
【００４０】
（２）他の実施形態
なお、本発明は上記実施の形態に限定されるものではなく、次のような実施の形態も包含するものである。
【００４１】
本実施形態においては、工程処理機構３の電気特性検査装置３ｃにおける工程処理時間を基準として、位置補正装置３ａと外観検査装置３ｂとを組み合わせて工程処理群を形成したが、本発明は、このような組み合わせに限られず、処理時間の異なる複数の工程処理をその目的あるいは処理時間によって、さまざまに組み合わせて工程処理群を形成することも可能である。これにより、さまざまな目的からなる半導体素子製造装置の有する工程処理部の目的や処理時間に応じて、その組み合わせを自在に行うことが可能で、さらに装置全体の処理時間の短縮化を図ることもできる。
【００４２】
例えば、図１に示す工程処理には含まれていないが、電気特性検査の処理時間を基準として、半導体パッケージ上に捺印された文字を外観検査する工程を行った場合にも上記同様、装置全体の処理時間の短縮を図る可能である。すなわち、半導体製造工程によっては、先に半導体素子に捺印を行ってから、各種検査やテーピング処理を行う本装置に半導体素子が供給される場合がある。このような場合、半導体素子の捺印は上面部に行われるが、上述の通り、吸着ノズルは、半導体素子の上面部を吸着し搬送するため、捺印文字が吸着ノズルで隠れて、そのままでは捺印された文字の外観検査を行うことができなかった。これを回避する方法としては、従来図６（ａ）あるいは（ｂ）に示す通り、保持機構部２の吸着ノズルで保持した半導体装置Ｓをターンテーブル等の別の搬送機構Ｅに、解放位置Ｔ４で受渡し、その搬送機構Ｅが外観検査位置Ｔ６まで搬送して処理していた。つまり、この装置では、搬送装置Ｅを別個に設けるほか、搬送装置１においても半導体素子Ｓの解放位置Ｔ４、受取位置Ｔ７の２つの停止位置が必要であった。
【００４３】
しかしながら、本発明では、電気特性検査の処理時間を基準として、この処理時間に合わせて半導体素子Ｓに捺印された文字の外観検査を行うことによって、図５（ａ）に示すように一つの停止位置において処理を行うことが可能となる。つまり、外観カメラＣを設置した文字検査停止位置にて、一旦、半導体素子Ｓを保持機構部２の吸着ノズルから解放し半導体素子Ｓ上面部を外観カメラＣにて撮像できる状態にし検査を行い、検査終了後、再度保持機構部２の吸着ノズルが下降し、半導体素子Ｓを再吸着を行うことが可能となるのである。これにより、受取位置の削減と別の搬送機構の削減を図ることができ、全体としての生産効率の向上を図ることができるようになる。
【００４４】
また、上記外観検査と同様、電気特性検査の処理時間を基準とすることにより、従来２つの停止位置を移動させながら行っていた捺印工程も、図１に示す処理位置Ｔ４の一箇所において処理することが可能となる。すなわち、従来の半導体素子製造装置おける捺印工程は、図６（ａ）あるいは（ｃ）に示すように、搬送装置Ｅを別個に設け、その搬送機構Ｅが捺印処理位置Ｔ５まで搬送して処理を行う必要があり、半導体素子Ｓの解放位置Ｔ４と受取位置Ｔ７の２つの停止位置を設ける必要があった。
【００４５】
しかしながら本発明では、図５（ｂ）に示すように、電気特性検査の処理時間を基準として、この処理時間に合わせて捺印処理を行うことによって、一つの停止位置において捺印処理を行うことができるようになる。すなわち、捺印装置Ｎを設置した捺印位置Ｔ４において、半導体素子ＳをベッドＢ上で保持機構部２の吸着ノズルから解放し、このベッドＢを捺印装置Ｎによって半導体素子Ｓ上面部に捺印できる位置まで動かして捺印処理を行う。そして、捺印終了後、再度保持機構部２の吸着ノズルが下降し、半導体素子Ｓを再吸着を行う。これにより、従来２つの停止位置を設けて行う必要があった捺印処理を、半導体素子Ｓの解放位置と受取位置を一つの停止位置Ｔ４において行うことができるので、停止位置の削減と別の搬送機構の削減を図ることができ、全体としての生産効率の向上を図ることが可能となる。
【００４６】
このように、従来ターンテーブルで形成された搬送装置を複数設け、ターンテーブル間での受渡しを行う必要のあった処理を、この受渡し作業を伴うことなく一つの停止位置において行うことができる点は、従来技術に比して装置構成の簡略化において顕著な効果がある。なお、本発明においては、上述した方法で外観検査処理あるいは捺印処理を行うことによって、これらの処理時間を基準として、例えば上記実施形態で示した他の処理工程、例えば、位置補正装置３ａと外観検査装置３ｂとを組み合わせた工程処理群において処理工程を行うことも可能である。これにより、上記実施形態において電気特性検査の処理時間を基準とした場合と同様の効果を奏することができることは言うまでもない。
【００４７】
本実施形態において、搬送機構はターンテーブルを用いて構成したが、本発明は、かかる構成に限定されるものではなく、例えば、直線搬送、その他既知のいかなる搬送機構を用いても、ターンテーブルの場合と同様の作用効果を奏することができるものである。
【００４８】
また、本実施形態における半導体素子の保持方法としては、保持機構部に吸着ノズルを設け、真空吸着することによって保持する構成を採用しているが、本発明は、このような構成に限定されることはなく、例えば、機械的に挟持するチャッキングによるもの等、その他既知のいかなる保持方法を用いることもできる。
【００４９】
本実施形態においては、工程処理部に、位置補正、外観検査、電気特性検査、捺印、不良品排除、テーピングおよび残留検査等の処理を設けたが、これらは例示にすぎず、本発明では半導体素子製造工程で用いられるいかなる工程処理を用いても同様の作用効果を実現可能である。また、本実施形態では、位置補正及び外観検査を一つの工程処理群とし、他の工程処理として電気特性検査を取り上げ、その処理時間を同一にすることを示したが、本発明はかかる組み合わせに限定されず、他のいかなる工程処理を組み合わせて、処理時間の調整を行うことが可能である。例えば、捺印工程と不良品排除工程を組み合わせることによって、不良品として排除されなかった素子のみに捺印を押す処理を一つの停止位置で行うようにすることも可能である。
【００５０】
本実施形態において、保持機構部は、半導体素子を保持した状態で、移動機構によって、上下動するように構成したが、本発明はこのような構成に限定されるものではなく、保持機構部を工程処理機構の配置に応じていかなる方向へも移動可能とすることもできる。例えば、本発明の工程処理群における工程処理部を搬送機構の中心から外側に向かって並列させ、保持機構を直径方向に移動させるように構成することも可能である。また、保持機構部の駆動源については、リニアモータ、回転モータ、ソレノイドコイル、シリンダ等既知のいかなる駆動手段で駆動して良い。さらに、ギア、レバー、カム、ベルト、ボールネジ等いかなる既知の駆動力伝達機構を組み合わせも良い。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態に係る半導体素子製造装置の全体構成を示す模式図（ａ）及び（ｂ）。
【図２】本発明の実施形態に係る保持機構部及び工程処理機構の作用を示す模式図。
【図３】本発明の実施形態に係る保持機構部及び工程処理機構の他の構成を示す正面図（ａ）、斜視図（ｂ）及び（ｃ）
【図４】本発明の実施形態に係る半導体素子製造装置における工程処理及びその時間を示す図。
【図５】本発明の他の実施形態に係る保持機構部及び工程処理機構の作用を示す模式図。
【図６】従来の半導体素子製造装置における工程処理の一例を示す模式図。
【図７】従来の半導体素子製造装置における工程処理及びその時間を示す図。
【符号の説明】
【００５２】
１…搬送機構
２…保持機構部
３…工程処理機構
３ａ…位置補正装置
３ｂ…外観検査装置
３ｃ…電気特性検査装置
３ｄ…電気特性検査装置口
４…パーツフィーダ
５…搬送路
６…移動機構
７…テーピング装置
Ｂ…ベッド
Ｃ…外観カメラ
Ｄ…半導体素子製造装置
Ｅ…搬送装置
Ｎ…捺印装置
Ｓ…半導体素子
Ｘ、Ｙ…補正部材
【図１】
2005203711.tif 000003
【図２】
2005203711.tif 000004
【図３】
2005203711.tif 000005
【図４】
2005203711.tif 000006
【図５】
2005203711.tif 000007
【図６】
2005203711.tif 000008
【図７】
2005203711.tif 000009