(57)【要約】【課題】  ＯＬＥＤディスプレー等の表示素子に用いる透明導電膜として好適な低抵抗でかつ表面平坦性に優れた透明導電膜およびその製造方法を提供する。【解決手段】  スパッタリング法により、真空槽内に設置した基板上にインジウム、スズおよび酸素を含む薄膜を形成する透明導電膜の製造方法において、前記基板上にインジウムを含む金属膜からなる下地金属層を形成した後、この下地金属層を酸化させ、その後、酸化された下地金属層上にインジウム、スズおよび酸素を含む透明導電膜を形成することにより、低抵抗でかつ表面平坦性に優れた透明導電膜を得ることができる。【選択図】    選択図なし【特許請求の範囲】
【請求項１】
スパッタリング法により、真空槽内に設置した基板上にインジウム、スズおよび酸素を含む透明導電膜を形成する透明導電膜の製造方法において、前記基板上にインジウムを含む金属膜からなる下地金属層を形成した後、該下地金属層を酸化させ、その後、酸化された下地金属層上にインジウム、スズおよび酸素を含む透明導電膜を形成することを特徴とする透明導電膜の製造方法。
【請求項２】
下地金属層を大気暴露することにより酸化させることを特徴とする請求項１に記載の透明導電膜の製造方法。
【請求項３】
真空槽内に酸化性ガスを導入することにより、下地金属層を酸化させることを特徴とする請求項１に記載の透明導電膜の製造方法。
【請求項４】
酸化性ガスが酸素であることを特徴とする請求項３に記載の透明導電膜の製造方法。
【請求項５】
基板上に形成する下地金属層が金属インジウム膜からなることを特徴とする請求項１〜４のいずれか１項に記載の透明導電膜の製造方法。
【請求項６】
基板上に形成する下地金属層がインジウム合金膜からなることを特徴とする請求項１〜４のいずれか１項に記載の透明導電膜の製造方法。
【請求項７】
インジウム合金が、インジウム−スズ合金であることを特徴とする請求項６に記載の透明導電膜の製造方法。
【請求項８】
基板上に形成する下地金属層の厚さが、０．１〜５ｎｍであることを特徴とする請求項１〜７のいずれか１項に記載の透明導電膜の製造方法。
【請求項９】
透明導電膜が、実質的にインジウム、スズおよび酸素からなることを特徴とする請求項１〜８のいずれか１項に記載の透明導電膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、透明導電膜の製造方法に関し、特にＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｅｄ Ｄｉｏｄｅ）ディスプレーに好適な透明導電膜の製造方法に関する。
【背景技術】
【０００２】
近年、表示機器の技術レベルが高まるなかで、自発光のため視認性に優れ、薄型、軽量、高速応答、高視野角、高コントラストといった特徴を有しているＯＬＥＤディスプレーの実用化が進んでいる。ＯＬＥＤ素子構造は、図１に示すようにガラス基板１上に、透明電極２、ホール輸送層３、発光層４、電子輸送層５、金属陰極６が順次積層された構造となっている。パネル構造は、帯状の直交させた透明電極と背面電極からなるＸ−Ｙのマトリクス構造のもの（パッシブタイプ）と薄膜トランジスタ（ＴＦＴ）を用いた構造のもの（アクティブタイプ）に大別されるが、いずれの場合も高精細化や高速応答化に対応するために透明電極２に低抵抗率が要求され、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）薄膜が使用されている。
【０００３】
ＩＴＯ薄膜の製造方法としては、大面積化が容易でかつ高性能の膜が得られるスパッタリング法が主流となっている。ＩＴＯ薄膜形成用スパッタリングターゲットとしては金属インジウムと金属スズの合金からなるターゲット、あるいは酸化インジウムと酸化スズの複合酸化物（ＩＴＯ）ターゲットが用いられている。このうち、得られる膜の抵抗値および透過率の経時変化が少なく、成膜条件のコントロールが容易であるという理由から主としてＩＴＯターゲットが使用されている。
【０００４】
従来、ＯＬＥＤ等の表示素子に用いるに十分に低抵抗なＩＴＯ薄膜を得るには、薄膜を結晶化する必要があった。しかし、結晶性のＩＴＯ薄膜の表面には突起が形成され、その様なＩＴＯ薄膜をＯＬＥＤディスプレーに用いた場合、ダークスポット不良による寿命の低下という問題を引き起こしている。ダークスポット不良とは、ＯＬＥＤ素子を長時間発光させた場合に、非発光点（黒点）が現れ、表示品質を劣化させるものである。ダークスポット不良原因の一つとして、前記突起があげられている。この突起部分で電流が集中し素子が破壊され、ダークスポットが形成される。そのため、ＩＴＯ薄膜をＯＬＥＤディスプレーに用いる場合、ＳｎＯ２量を１０重量％（ＳｎＯ２／（Ｉｎ２Ｏ３＋ＳｎＯ２）の重量比）含む一般的なＩＴＯターゲットを用いてスパッタリング成膜して結晶性膜を得た後、当該膜を研磨して平坦化して使用している。しかし、ＩＴＯ薄膜形成後に研磨を行うことは、工程が増加し、コストアップとなるため、研磨工程を行わずとも平坦な膜が得られる方法の開発が望まれていた。
【０００５】
このような問題を解決する手段として、ＩＴＯに第３元素を添加したり、酸化インジウムにＳｎ以外の元素を添加して薄膜表面の平坦性を向上させようとする試みがなされてきた。例えば、ＩＴＯに第３元素を添加する方法として、Ｇａを添加するもの（例えば特許文献１参照）、Ｙを添加するもの（例えば特許文献２参照）、Ａｌを添加するもの（例えば特許文献３参照）、Ｚｎを添加するもの（例えば特許文献４参照）、Ｍｇを添加するもの（例えば特許文献５参照）、Ｇｅを添加するもの（例えば特許文献６参照）等をあげることができる。また、酸化インジウムのドーパントとしてＳｎ以外の元素であるＧｅを添加したもの（例えば特許文献７参照）等もあげられる。しかし上記方法はいずれもインジウム、スズ以外の元素を使用しているためデバイス（ＴＦＴ素子等）中へ異種元素が拡散することによる悪影響が懸念された。また添加した元素によってはＩＴＯ薄膜をアルカリ性溶液で処理する際に、薄膜が剥がれるという問題があった。更に、上記方法の第３元素添加により薄膜の平坦性を向上させた場合、添加した元素に電気伝導性を妨げる働きがあるため、ＩＴＯ薄膜自体が十分に低抵抗とならず、更に薄膜の平坦性も十分ではなかった。
【０００６】
他にも透明導電膜の表面平滑性を向上したものとして、酸化インジウムにドーパントとして亜鉛のみを用いる非晶質膜も提案されている（例えば特許文献８参照）。当該膜では、表面粗さが１０ｎｍ以下で、なおかつ抵抗率が２００μΩｃｍ以下が達成されている。しかし達成し得る表面粗さは５ｎｍ程度までであったため表示素子に用いるにはまだ不十分であり、更に膜質が非晶質であったために耐アルカリ性が弱く、透明電極の微細加工の条件範囲が狭いという問題があった。
【０００７】
成膜方法からのアプローチとして、イオンプレーティング法によりＩＴＯ膜を平坦化する方法（例えば特許文献９参照）や真空蒸着法により平坦化する方法（例えば特許文献１０参照）が提案されている。しかし、イオンプレーティング法や真空蒸着法では、大面積への均一成膜の点でスパッタ法に劣るという問題点があった。
【０００８】
また、高分子フィルム上に酸素含有率が異なる２層のＩＴＯ膜を形成することにより、膜の剥離防止や耐久性を向上させることが可能となることが提案されている（例えば特許文献１１参照）。しかし、この特許文献１１にはＩＴＯ薄膜の表面平坦化に関しては何ら記載されていない。
【０００９】
【特許文献１】特開２０００−１２９４３２号公報
【００１０】
【特許文献２】特開２０００−１６９２１９号公報
【特許文献３】特開２０００−１６９２２０号公報
【特許文献４】特開２０００−１８５９６８号公報
【特許文献５】特開２００１−１５１５７２号公報
【特許文献６】特開２００１−３０７５５３号公報
【特許文献７】特開２００２−０５０２３１号公報
【特許文献８】特開平０９−０９２０３７号公報
【特許文献９】特開２００２−４７５５９号公報
【特許文献１０】特開平１０−３３０９１６号公報
【特許文献１１】特開２００３−１５１３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
以上説明した様に、従来、ＯＬＥＤディスプレーに用いるために、十分に平坦でかつ低抵抗な透明導電膜を研磨なしに得ることは困難であった。本発明は、ＯＬＥＤディスプレー等の表示素子に用いる透明導電膜として好適な、即ち低抵抗でかつ表面平坦性に優れた結晶性膜の製造方法を提供するものである。
【課題を解決するための手段】
【００１２】
本発明者らは、ＩＴＯ薄膜表面に形成される突起の形成メカニズムの検討を行い、突起はガラス基板上に形成されるＩｎの液滴を核としたＶＬＳ（Ｖａｐｏｒ  Ｌｉｑｕｉｄ  Ｓｏｌｉｄ）モデルにより形成されるとの結論を得た。また、このＩｎの液滴はガラス基板表面近傍でのみ形成され、ＩＴＯ膜の膜厚が１０ｎｍ以上に達すると形成されないとの新規知見を得た。そして、ＩＴＯ膜の平坦化には、基板上のＩｎを速やかに酸化させると良いとの方向性を得るに至った。更に、ＩＴＯ膜を形成する際、下地金属層としてインジウムあるいはインジウム合金からなる金属膜を形成し、この下地金属層を酸化させた後、この酸化された下地金属層上にＩＴＯ膜を形成すると、Ｉｎの液滴が形成されず、その結果、得られる薄膜表面の平坦性を著しく改善できることを見出し、本発明を完成した。
【００１３】
即ち、本発明は、ＯＬＥＤディスプレーに好適な低抵抗で表面平坦性に優れたＩＴＯ薄膜を製造する方法に関するものであり、具体的には、以下の構成を有する透明導電膜の製造方法である。
【００１４】
本発明の透明導電膜の製造方法は、スパッタリング法により、真空槽内に設置した基板上にインジウム、スズおよび酸素を含む透明導電膜を形成する透明導電膜の製造方法において、前記基板上にインジウムを含む金属膜からなる下地金属層を形成した後、該下地金属層を酸化させ、その後、酸化された下地金属層上にインジウム、スズおよび酸素を含む透明導電膜（以下、ＩＴＯ系透明導電膜と称す）を形成することを特徴とする透明導電膜の製造方法である。本発明における基板としては、透明性や機械的強度等、用途に応じて要求される特性を満たしていればよく、透明性および耐熱性の観点からガラス基板が好ましい。下地金属層は金属インジウム膜またはインジウム合金膜からなることが好ましく、インジウム合金としては、インジウム−スズ合金が好ましい。こうすることにより、ＯＬＥＤディスプレーに好適な表面粗さＲａが０．５〜２．０ｎｍ、最大高さＲｙが８〜２０ｎｍであり、かつ抵抗率が１００〜２５０μΩｃｍである透明導電膜を得ることが可能となる。
【００１５】
以下、本発明を更に詳細に説明する。
【００１６】
本発明の透明導電膜の製造方法で使用されるターゲットは特に限定されず、市販のターゲットを用いることができる。
【００１７】
最初に基板上に下地金属層となる金属インジウム層またはインジウム合金層を形成する。この下地金属層の膜厚は、０．１〜５ｎｍが好ましく、より好ましくは１〜３ｎｍ、特に好ましくは１．５〜２．５ｎｍである。下地金属層が薄すぎた場合には、前記下地金属層を酸化させた後にＩＴＯ膜を形成した際に得られる膜の表面に、僅かながら突起が形成される場合があり好ましくない。また、厚すぎた場合には得られる膜の抵抗率が高くなり好ましくない。下地金属層形成時の基板の温度は、該下地金属層を構成する金属の融点以下かつ使用する基板の耐熱温度以下であれば特に限定されない。
【００１８】
次に形成した下地金属層を酸化させる方法として、該下地金属層を形成した後に、真空チャンバーを大気開放し、該下地金属層を大気に暴露させることで酸化させることができる。この時、大気に暴露する時間は、該下地金属膜が酸化される時間であれば良いが、生産性を考慮すると１５分間とすることが好ましい。大気暴露後は再び真空排気を行う。また、該下地金属層を酸化させる方法として該下地金属層を形成後、真空槽内に酸化性ガスを導入することで該下地金属層を酸化させてもよい。この酸化性ガスとしては、酸素、酸素を含む混合ガスあるいは乾燥空気等を使用することができる。ガス導入時間は、該下地金属膜が酸化される時間であれば良く、好ましくは導入ガスとして酸素を用いた場合で１５分間である。その後、基板を真空槽内で下地層上に形成するＩＴＯ系薄膜の結晶化温度以上に加熱する。結晶化温度は、ＩＴＯ膜中のＳｎＯ量により異なるが、１５０℃から３００℃も加熱すれば十分である。こうすることにより、得られる薄膜の抵抗率が低下する。形成するＩＴＯ系透明導電膜の結晶化温度以上に加熱された基板上にＩＴＯ系透明導電膜をスパッタリング法により形成する。スパッタリングに際しては、スパッタリングガスとして、アルゴンなどの不活性ガスに必要に応じて酸素ガスなどが加えられ、通常０．１〜１．５Ｐａにこれらのガス圧を制御しながら行われる。スパッタリングのための電力印加方式としては、ＤＣ、ＲＦあるいはこれらを組み合わせたものが使用可能である。
【００１９】
本発明の製造方法を用いた場合、得られる薄膜表面の表面粗さは、Ｒａが０．５〜２．０ｎｍ、最大高さＲｙが８〜２０ｎｍであり、かつ抵抗率が１００〜２５０μΩｃｍとなる。
【００２０】
なお本発明における表面粗さＲａおよびＲｙの測定方法は、ＪＩＳ  Ｂ０６０１−１９９４に記載の通りである。
【００２１】
本発明により得られた透明導電膜は研磨によって得られる従来のものとは異なるものである。研磨によって表面を平坦にした透明導電膜は、研磨に起因する応力、歪み、欠陥等が発生し易いが、本発明の膜はスパッタリング成膜工程のみで生成したものであり、研磨に起因する欠陥等がなく、研磨縞等も見られない。また、研磨工程を省略できるため、低コスト化が可能となる。
【発明の効果】
【００２２】
上述のように基板上にインジウムを含む金属膜からなる下地金属層を形成した後、この下地金属層を酸化させ、その後、酸化された下地金属層上にインジウム、スズおよび酸素を含む透明導電膜（ＩＴＯ系透明導電膜）を形成することで低抵抗かつ平坦性の良好な透明導電膜を得ることができる。
【実施例】
【００２３】
以下、本発明を実施例をもって更に詳細に説明するが、本発明はこれらに限定されるものではない。
【００２４】
実施例１
市販のインジウムターゲットと基板となるガラス基板（コーニング＃１７３７）をスパッタリング装置のチャンバー内に設置し、以下の条件で基板上に成膜を行い下地金属層を形成した。
（スパッタリング条件）
基板温度：室温、スパッタリングガス：Ａｒ、スパッタリングガス圧：０．５Ｐａ、電力印加方式：ＤＣマグネトロン、膜厚：２ｎｍ
次に基板上に形成した下地金属層を以下の条件で酸化させた。
（下地金属層の酸化方法）
下地金属層を形成したスパッタリングチャンバーに空気を導入することで大気圧にし、１５分間基板上に形成した下地金属層を大気に暴露させ酸化させ、再び真空排気を行った。
【００２５】
次に、酸化させた金属層を形成した基板をスパッタリングチャンバー内で２００℃に加熱し、市販のＩＴＯターゲット（ＳｎＯ２＝１０重量％）を用いて前記酸化させた下地金属層上に透明導電膜を以下の条件で形成した。
（スパッタリング条件）
基板温度：２００℃、スパッタリングガス：Ａｒ＋Ｏ２、酸素分圧：最適酸素分圧（抵抗率が極小となる分圧）、スパッタリングガス圧：０．５Ｐａ、電力印加方式：ＤＣマグネトロン、膜厚：下地金属層との合計で１５０ｎｍ
得られた膜の表面状態をＤｉｇｉｔａｌ  Ｉｎｓｔｒｕｍｅｎｔｓ社製ＡＦＭ：Ｎａｎｏ−ＳｃｏｐｅIIIａを用いて観察した。抵抗率、表面粗さ（Ｒａ）、最大高さ（Ｒｙ）および１μｍ四方あたりに形成された高さ２０〜１００ｎｍの突起数を測定した結果を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００２６】
実施例２
下地金属層の膜厚を１ｎｍとした以外は、実施例１と同じ条件で薄膜を作製した。抵抗率、表面粗さ（Ｒａ）、最大高さ（Ｒｙ）および１μｍ四方あたりに形成された高さ２０ｎｍ以上の突起数を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００２７】
実施例３
下地金属層の膜厚を３ｎｍとした以外は、実施例１と同じ条件で薄膜を作製した。抵抗率、表面粗さ（Ｒａ）、最大高さ（Ｒｙ）および１μｍ四方あたりに形成された高さ２０ｎｍ以上の突起数を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００２８】
実施例４
下地金属層の膜厚を５ｎｍとした以外は、実施例１と同じ条件で薄膜を作製した。抵抗率、表面粗さ（Ｒａ）、最大高さ（Ｒｙ）および１μｍ四方あたりに形成された高さ２０ｎｍ以上の突起数を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００２９】
実施例５
下地金属層を１０重量％のスズを含有したインジウム合金層とした以外は、実施例１と同じ条件で薄膜を作製した。低抵抗で平坦性の良好な膜が得られた。抵抗率、表面粗さ（Ｒａ）、最大高さ（Ｒｙ）および１μｍ四方あたりに形成された高さ２０ｎｍ以上の突起数を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００３０】
実施例６
下地金属層の酸化方法を下記の条件で行った以外は実施例１と同じ条件で薄膜を作製した。
（下地金属層の酸化方法）
下地金属層を形成したスパッタリングチャンバーに酸素ガスを１５分間３０ＳＣＣＭ導入することで下地金属層を酸化させた。
抵抗率、表面粗さ（Ｒａ）、最大高さ（Ｒｙ）および１μｍ四方あたりに形成された高さ２０ｎｍ以上の突起数を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００３１】
実施例７
下地金属層の膜厚を３ｎｍとした以外は、実施例６と同じ条件で薄膜を作製した。抵抗率、表面粗さ（Ｒａ）、最大高さ（Ｒｙ）および１μｍ四方あたりに形成された高さ２０ｎｍ以上の突起数を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００３２】
実施例８
下地金属層を１０重量％のスズを含有したインジウム合金層とした以外は、実施例６と同じ条件で薄膜を作製した。抵抗率、表面粗さ（Ｒａ）、最大高さ（Ｒｙ）および１μｍ四方あたりに形成された高さ２０ｎｍ以上の突起数を表１にまとめる。低抵抗で平坦性の良好な膜が得られた。
【００３３】
比較例１
下地金属層を形成せず、実施例１に記載のＩＴＯ膜の成膜条件でスパッタリングを行い、基板上に直接ＩＴＯ膜を形成した。抵抗率、表面粗さ（Ｒａ）、最大高さ（Ｒｙ）および１μｍ四方あたりに形成された高さ２０ｎｍ以上の突起数を表１にまとめる。低抵抗だが突起が多く平坦性の悪い膜が得られた。
【００３４】
比較例２
下地金属層の酸化を行わなかった以外は実施例１と同じ条件で薄膜を作製した。抵抗率、表面粗さ（Ｒａ）、最大高さ（Ｒｙ）および１μｍ四方あたりに形成された高さ２０ｎｍ以上の突起数を表１にまとめる。低抵抗だが突起が非常に多く平坦性の悪い膜が得られた。
【００３５】
【表１】
2005276610.tif 000002
【図面の簡単な説明】
【００３６】
【図１】ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｅｄ  Ｄｉｏｄｅ）素子構造の一例を示す図である。
【符号の説明】
【００３７】
１．基板
２．透明電極
３．ホール輸送層
４．発光層
５．電子輸送層
６．金属電極
【図１】
2005276610.tif 000003