(57)【要約】【課題】  支持基板を配線層として有効に用いることができる半導体装置を提供する。【解決手段】  本発明に係る半導体装置（チップ４）は、支持基板としての第１Ｓｉ基板１と、第１Ｓｉ基板１の一主面上に第１の絶縁膜であるＳｉＯ2膜９を介して積層された第２Ｓｉ基板３とを有している。第１Ｓｉ基板１のＳｉＯ2膜９に接する面の表面の少なくとも一部には、支持基板配線として用いられる拡散層２が形成されている。【選択図】図１
2005116623.tif 000002
【特許請求の範囲】
【請求項１】
支持基板としての第１の半導体基板と、該第１の半導体基板の一主面上に第１の絶縁膜を介して積層された第２の半導体基板とを有する半導体装置において、
前記第１の半導体基板の前記第１の絶縁膜に接する面の表面の少なくとも一部に拡散層が形成されていることを特徴とする半導体装置。
【請求項２】
前記第２の半導体基板の一部が除去されてなる基板コンタクト領域と、
該基板コンタクト領域に形成されている前記第１の絶縁膜を貫通して前記第１の半導体基板上に開口するコンタクト孔と、
該コンタクト孔に導電性材料が充填されて構成されたコンタクトを介して前記第１の半導体基板に接続している、前記第２の半導体基板上に設けられた支持基板接続配線と、
を有する請求項１に記載の半導体装置。
【請求項３】
前記コンタクト孔は、前記第１の半導体基板の前記拡散層が形成されている領域に開口する第１のコンタクト孔と、前記第１の半導体基板の前記拡散層が形成されていない領域に開口する第２のコンタクト孔とを含んでいる、請求項２に記載の半導体装置。
【請求項４】
前記支持基板接続配線は、前記第１のコンタクト孔に構成された前記コンタクトに接続されている第１の支持基板接続配線と、前記第２のコンタクト孔に構成された前記コンタクトに接続されている第２の支持基板接続配線とを含んでいる、請求項３に記載の半導体装置。
【請求項５】
支持基板としての第１の半導体基板と、該第１の半導体基板の一主面上に第１の絶縁膜を介して積層された第２の半導体基板とを有する半導体装置の製造方法において、
前記第１の半導体基板の前記第１の絶縁膜に接する面の表面の少なくとも一部に拡散層を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記第２の半導体基板の一部を除去して基板コンタクト領域を形成する工程と、
該基板コンタクト領域に形成されている前記第１の絶縁膜を貫通して前記第１の半導体基板上に開口するコンタクト孔を形成する工程と、
該コンタクト孔に導電性材料を充填してコンタクトを構成する工程と、
前記コンタクトを介して前記第１の半導体基板に接続する支持基板接続配線を前記第２の半導体基板上の上に形成する工程と、
を有する請求項５に記載の半導体装置の製造方法。
【請求項７】
前記コンタクト孔は、前記第１の半導体基板の前記拡散層が形成されている領域に開口する第１のコンタクト孔と、前記第１の半導体基板の前記拡散層が形成されていない領域に開口する第２のコンタクト孔とを含んでいる、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記支持基板接続配線は、前記第１のコンタクト孔に構成された前記コンタクトに接続されている第１の支持基板接続配線と、前記第２のコンタクト孔に構成された前記コンタクトに接続されている第２の支持基板接続配線とを含んでいる、請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。さらに詳しくは、本発明は、いわゆるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有する半導体装置に関する。
【背景技術】
【０００２】
従来から、いわゆるＳＯＩ構造を備えたチップの基板構造を有する半導体装置が知られている。このＳＯＩ構造は、酸素イオンのイオン注入を用いたＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法、シリコン基板の貼り合わせ法等の技術を用いて形成され、例えば図８に示すチップ１１０のように、支持基板である第１Ｓｉ基板３０１上に絶縁膜３０３と単結晶半導体基板である第２Ｓｉ基板３０２とをこの順序で積層した構成となっている。
【０００３】
このＳＯＩ構造の基板を用いた半導体装置（以下、ＳＯＩ半導体装置とする）は高耐圧用途に好適である。このＳＯＩ半導体装置は、一般の半導体装置と同様に、チップを導電性接着剤等でパッケージのアイランドに搭載し、チップ上の外部接続電極をワイヤボンディングにより所定の外部端子に個別に接続するのが通常である。アイランドもいずれかの外部端子（通常、接地端子の場合が多い）に接続されており、この場合には、支持基板はアイランドを介して接地することができる。
【０００４】
しかしながら、上記のＳＯＩ半導体装置においても、実装の高密度化に対応して、フリップチップによるチップ・オン・ボード（以下、ＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）という。）やテープキャリアパッケージ（以下、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）という。）といった実装方式あるいは組立方式を採用する場合、例えば図８（ａ），（ｂ）に示すようにチップ１１０の第２Ｓｉ基板３０２上に設けられた外部接続電極（不図示）と、チップ１１０を実装する配線基板７０の導体配線７１あるいはＴＣＰのインナーリード８０とをバンプ２０１を介して接続するので、第１Ｓｉ基板３０１への電位付与が困難となるという問題が生じる。
【０００５】
支持基板が浮遊（フローティング）電位になると、例えば支持基板の電位変動が素子の動作特にしきい値電位に影響を与え、素子の動作マージンが縮小してしまう。また、素子耐圧は支持基板の電位に依存して変化するので、半導体装置の動作中に支持基板の電位が変動すると、素子耐圧が低下して誤動作を生じる可能性もある。
【０００６】
支持基板がフローティングになるのを避ける手法として、例えば特許文献１には、素子側表面から支持基板に電位付与が可能なＳＯＩ半導体装置の一例が開示されている。
【０００７】
図９は、特許文献１に開示された従来の半導体装置を説明するための図であって、この半導体装置が有するチップの主要部の断面を模式的に示す断面図である。図１０は、図９に示すＸ部およびＹ部を拡大して示す図である。また、図１１は、このチップを模式的に示す透視平面図である。図９は、図１１のＡ−Ａ’線に沿った断面を示している。
【０００８】
図９等を参照すると、従来の半導体装置が有するチップは、支持基板となる例えば比抵抗が１０Ω・ｃｍで厚さが６５０μｍのＰ型の第１シリコン（Ｓｉ）基板４０１の一主表面上に、第１の絶縁膜である膜厚が略１μｍのシリコン酸化膜（以下、「ＳｉＯ2膜」という。）４０９と、比抵抗が１０Ω・ｃｍで厚さが５μｍのＰ型の第２Ｓｉ基板４０２とがこの順序で積層され、第２Ｓｉ基板４０２の中に分離溝４１７によって絶縁分離された複数の素子形成領域４３０と、チップ上の適切な空き領域に第２Ｓｉ基板４０３を除去して設けられた１００μｍ2（１０μｍ×１０μｍ）の基板コンタクト用領域４０５と、複数の外部接続用電極４４０を備えている。
【０００９】
基板コンタクト用領域４０５には、図１０（ａ）に拡大して示されているように、テトラエトキシシラン（ＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4、以下、「ＴＥＯＳ」という。）ガスを用いて形成した絶縁材料であるＴＥＯＳ酸化膜４１２と、ＳｉＯ2膜４０９を貫通して第１Ｓｉ基板４０１上のコンタクト領域４１８に達する基板コンタクト孔４１９とが設けられている。この基板コンタクト孔４１９を導電性材料である金属、例えばタングステン（Ｗ）４１８で充填してコンタクトを構成し、支持基板接続配線となる金属膜配線、例えばアルミニウム（Ａｌ）配線４０８により、外部接続用電極４４０と第１Ｓｉ基板４０１とを接続している。これにより、外部から外部接続用電極４４０を通じて第１Ｓｉ基板４０１に電位を付与することが可能になっている。
【００１０】
なお、図９に示す例では、基板コンタクト孔４１９は、このチップで用いられている最小寸法コンタクト孔（通常、素子形成領域４３０で用いられている最小寸法コンタクト孔になる）を複数個配列したマルチコンタクト構造となっている。また、ＳｉＯ2膜４０９とＴＥＯＳ酸化膜４１２との間には、フィールド絶縁膜４１０とＳｉＯ2膜４１１とが設けられている。
【００１１】
外部接続用電極４４０は、Ａｌ配線４０８を被覆する保護酸化膜４１３と保護窒化膜４１４を除去、開口してＡｌ配線４０８を露出させ、その上にチタン（Ｔｉ）膜等の接着用金属膜４１５を介して例えば金（Ａｕ）からなるバンプ４０７を形成することで構成されている。なお、保護酸化膜４１３上の所定の領域にはＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）４１６が塗布されている。
【００１２】
また、半導体装置の機能実現のための所望の素子は、各素子形成領域４３０の表面側（ＳｉＯ2膜４０９との接合面の対向面側）に形成されている。図９および図１０（ｂ）では、その素子の一例として、ソ−ス拡散層４２０、ドレイン拡散層４２４、ゲート電極４２３、ゲート酸化膜４２１、および側壁酸化膜４２２を有する電界効果トランジスタ（ＭＯＳＦＥＴ、以下「ＭＯＳ」という。）を示している。
【特許文献１】特開２００２−１１０９５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述したように支持基板（第１Ｓｉ基板）への電位付与が可能になった構成では、支持基板自体を一つの配線層として捉えることができる。その支持基板を、特に大電流を要するような電源配線用の配線層の一つとして利用すれば、単結晶半導体基板（第２Ｓｉ基板）の表面上に形成すべき電源配線に要する面積をその分だけ縮小することができ、チップシュリンクへの高い効果が期待できる。
【００１４】
しかしながら、支持基板（第１Ｓｉ基板）自体は導電性を有してはいるが、単結晶半導体基板（第２Ｓｉ基板）の表面上に形成されたアルミニウム配線に比べて抵抗値が高い。そのため、支持基板をそのまま配線層として利用したのでは、ほとんどの電流は支持基板（第１Ｓｉ基板）よりも抵抗値が低い単結晶半導体基板（第２Ｓｉ基板）上のアルミニウム配線の方を流れてしまうので、配線層としての効果はあまり得られない。
【００１５】
また、従来の構成では、支持基板（第１Ｓｉ基板）の全体が同一電位になるため、支持基板は１種類の配線層としてしか利用することができない。
【００１６】
そこで、本発明は、支持基板を配線層として有効に用いることができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明の半導体装置は、支持基板としての第１の半導体基板と、該第１の半導体基板の一主面上に第１の絶縁膜を介して積層された第２の半導体基板とを有する半導体装置において、前記第１の半導体基板の前記第１の絶縁膜に接する面の表面の少なくとも一部に拡散層が形成されていることを特徴とする。
【００１８】
上記本発明の半導体装置において第１の半導体基板の表面に形成された拡散層は、第１の半導体基板よりも抵抗率が低いことから、支持基板配線として用いることができる。このように拡散層を支持基板配線として利用することで、支持基板である第１の半導体基板を配線層として有効に用いることが可能になる。
【００１９】
本発明の半導体装置は、さらに、前記第２の半導体基板の一部が除去されてなる基板コンタクト領域と、該基板コンタクト領域に形成されている前記第１の絶縁膜を貫通して前記第１の半導体基板上に開口するコンタクト孔と、該コンタクト孔に導電性材料が充填されて構成されたコンタクトを介して前記第１の半導体基板に接続している、前記第２の半導体基板上に設けられた支持基板接続配線とを有する構成としてもよい。この構成により、第１の半導体基板上に形成された拡散層からなる配線と第２の半導体基板上の支持基板接続配線とが互いに接続されるので、第１の半導体基板上に形成された拡散層からなる配線の分だけ、第２の半導体基板の表面側に形成する配線領域を削減することができ、その結果として半導体装置の小型化を図ることが可能になる。
【００２０】
また、前記コンタクト孔は、前記第１の半導体基板の前記拡散層が形成されている領域に開口する第１のコンタクト孔と、前記第１の半導体基板の前記拡散層が形成されていない領域に開口する第２のコンタクト孔とを含んでいる構成としてもよい。さらに、前記支持基板接続配線は、前記第１のコンタクト孔に構成された前記コンタクトに接続されている第１の支持基板接続配線と、前記第２のコンタクト孔に構成された前記コンタクトに接続されている第２の支持基板接続配線とを含んでいる構成としてもよい。
【００２１】
この構成により、第１のコンタクト孔のコンタクトを介して第１の支持基板接続配線が接続される第１の半導体基板の拡散層と、第２のコンタクト孔のコンタクトを介して第２の支持基板接続配線が接続される第１の半導体基板の拡散層が形成されていない領域とを互いに異なる配線層として用いることが可能になる。そのため、例えば、第１の半導体基板の拡散層を電源配線や信号配線として用い、第１の半導体基板の拡散層が形成されていない領域を第１の半導体基板の電位固定に用いることができる。
【００２２】
さらに、前記第１の支持基板接続配線と前記第２の支持基板接続配線との少なくとも一方には外部接続用電極が接続されている構成としてもよい。
【００２３】
また、本発明の半導体装置の製造方法は、支持基板としての第１の半導体基板と、該第１の半導体基板の一主面上に第１の絶縁膜を介して積層された第２の半導体基板とを有する半導体装置の製造方法において、前記第１の半導体基板の前記第１の絶縁膜に接する面の表面の少なくとも一部に拡散層を形成する工程を有することを特徴とする。
【００２４】
本発明の半導体装置の製造方法は、さらに、前記第２の半導体基板の一部を除去して基板コンタクト領域を形成する工程と、該基板コンタクト領域に形成されている前記第１の絶縁膜を貫通して前記第１の半導体基板上に開口するコンタクト孔を形成する工程と、該コンタクト孔に導電性材料を充填してコンタクトを構成する工程と、前記コンタクトを介して前記第１の半導体基板に接続する支持基板接続配線を前記第２の半導体基板上の上に形成する工程とを有する構成としてもよい。
【００２５】
また、前記コンタクト孔は、前記第１の半導体基板の前記拡散層が形成されている領域に開口する第１のコンタクト孔と、前記第１の半導体基板の前記拡散層が形成されていない領域に開口する第２のコンタクト孔とを含んでいる構成としてもよい。さらに、前記支持基板接続配線は、前記第１のコンタクト孔に構成された前記コンタクトに接続されている第１の支持基板接続配線と、前記第２のコンタクト孔に構成された前記コンタクトに接続されている第２の支持基板接続配線とを含んでいる構成としてもよい。
【００２６】
さらに、前記第１の支持基板接続配線と前記第２の支持基板接続配線との少なくとも一方に接続する外部接続用電極を形成する工程をさらに含む構成としてもよい。
【発明の効果】
【００２７】
以上説明したように、本発明は、第１の半導体基板の第１の絶縁膜に接する面の表面の少なくとも一部に拡散層が形成されているので、この拡散層を支持基板配線として利用することで、支持基板である第１の半導体基板を配線層として有効に用いることができる。
【発明を実施するための最良の形態】
【００２８】
次に、本発明の実施形態について図面を参照して説明する。
【００２９】
図１は、本発明の半導体装置の一実施形態を説明するための図であって、この半導体装置の主要部の断面を模式的に示す断面図である。図２は、図１に示すＡ部およびＢ部を拡大して示す図である。また、図３は、図１の半導体装置を模式的に示す透視平面図である。図１は、図３のＡ−Ａ’線に沿った断面を示している。
【００３０】
図１および図２に示すように、本実施形態の半導体装置（チップ４）は、支持基板である第１Ｓｉ基板１の、第１の絶縁膜であるＳｉＯ2膜９に接する面の表面に拡散層２が設けられている。この拡散層２は不純物が高濃度で添加された半導体からなり、例えば、第１Ｓｉ基板１がＰ型であるときはＮ＋型に形成され、第１Ｓｉ基板１がＮ型であるときはＰ＋型に形成されている。
【００３１】
本実施形態では、基板コンタクト用領域５には、特に図２（ａ）に拡大して示されているように、ＴＥＯＳガスを用いて形成した絶縁材料であるＴＥＯＳ酸化膜１２と、ＳｉＯ2膜９を貫通して拡散層２上のコンタクト領域１８に達する基板コンタクト孔１９とが設けられている。この基板コンタクト孔１９を導電性材料である金属、例えばタングステン（Ｗ）１８で充填してコンタクトを構成し、支持基板接続配線となる金属膜配線、例えばアルミニウム（Ａｌ）配線８により、外部接続用電極４０と第１Ｓｉ基板１の表面に形成された拡散層２とを接続している。これにより、拡散層２を高濃度で低抵抗の支持基板配線として利用することが可能になっている。
【００３２】
なお、図１から図３に示す半導体装置のその他の構成は図８等に示した従来の半導体装置と同様であるので、それらの構成についての詳しい説明は省略する。
【００３３】
次に、図１等に示した半導体装置の製造方法について説明する。図４は図１等に示した半導体装置の製造工程の一部を説明するための平面図であり、図５は図３に示した各基板等のＣ−Ｃ’線における断面図である。
【００３４】
まず、図４（ａ）および図５（ａ）に示すように形成されたウェハ状の第１Ｓｉ基板１の表面に、図４（ｂ）および図５（ｂ）に示すように、拡散層２をストライプ状に形成する。例えば、第１Ｓｉ基板１がＰ型である場合はＮ＋型の拡散層２を形成し、第１Ｓｉ基板１がＮ型である場合にはＰ＋型の拡散層２を形成する。拡散層２の形成に際しては、第１Ｓｉ基板１の面方位を考慮するとともに、チップレイアウトやウェハーショットマップに基づいて第１Ｓｉ基板１上の拡散層２の形成位置を決めておくことが好ましい。
【００３５】
また、後の工程で第１Ｓｉ基板１と第２Ｓｉ基板３を張り合わせる際に熱処理を行うため、その際に、第１Ｓｉ基板１上に形成した拡散層２がある程度広がってしまう。従って、ストライプ状に隣接する拡散層２が熱処理の際に広がって互いにつながってしまうことがないように、予めシミュレーションによって拡散層２の広がり具合を計算し、その広がりのマージンを考慮に入れて拡散層２同士の間隔を十分に空けて配置する必要がある。
【００３６】
次に、このようにして形成した第１Ｓｉ基板１の上に絶縁膜であるＳｉＯ2膜９を形成し（図５（ｃ））、続いてＳｉＯ2膜９の上に第２Ｓｉ基板３を形成する（図４（ｃ），図５（ｄ））。
【００３７】
次に、再び図１および図２を参照して説明すると、上記のように形成した第２Ｓｉ基板３の上に公知の方法によりフィールド絶縁膜１０及び所望の素子を形成する。本例では、その素子の一例として、ソ−ス拡散層２０、ドレイン拡散層２４、ゲート電極２３、ゲート酸化膜２１、および側壁酸化膜２２を有する電界効果トランジスタ（ＭＯＳＦＥＴ、以下「ＭＯＳ」という。）を示している（特に図２（ｂ）参照）。
【００３８】
次に、フィールド絶縁膜１０及び素子の上に化学的気相成長（以下、ＣＶＤとする）法により第２の絶縁膜であるＳｉＯ2膜１１を形成する。
【００３９】
次に、その上にフォトレジスト（不図示）を塗布し、所定のレティクル（不図示）を用いて露光、現像して素子形成領域３０を分離する所定幅の分離溝形成用開口部と基板コンタクト用領域形成用開口部を形成し、さらにこれらの開口部に露出したＳｉＯ2膜１１とフィールド酸化膜１０を公知のエッチング技術を用いて除去し、第２Ｓｉ基板３を露出させる。
【００４０】
次に、上記のフォトレジストを除去した後、ＳｉＯ2膜１１をエッチングマスクとして、第２Ｓｉ基板３の露出した部分を異方性エッチング技術を用いて除去し、ＳｉＯ2膜９を露出させて分離溝１７と基板コンタクト用領域５を形成する。このとき、分離溝１７及び基板コンタクト用領域５の側壁部は、若干の傾斜を持たせて、それぞれのＳｉＯ2膜９が露出した底部よりも表面側の開口上端部の方が大きくなるようにする。
【００４１】
次に、その表面全面に、ＴＥＯＳガスを用いた減圧ＣＶＤ（ＬＰＣＶＤ）法により、分離溝１７を充填する絶縁材料となるＴＥＯＳ酸化膜１２を堆積し、分離溝１７を完全に充填する。
【００４２】
次に、その表面に堆積しているＴＥＯＳ酸化膜１２を全面エッチバックして、素子形成領域３０に生じている段差を低減して平坦化する。
【００４３】
次に、まず、その表面全面にフォトレジスト（不図示）を塗布し、基板コンタクト孔１９のパターンを備えたレティクル（不図示）を用いて露光し、基板コンタクト孔１９のパターンを現像して基板コンタクト用領域５の所定位置に第１Ｓｉ基板１に接続する基板コンタクト孔１９のパターンを形成し、ＴＥＯＳ酸化膜１２、ＳｉＯ2膜１１及びＳｉＯ2膜９をエッチング除去して第１Ｓｉ基板１に達する基板コンタクト孔１９を開口した後、上記のフォトレジストを除去する。
【００４４】
続いて、その表面全面にフォトレジスト（不図示）を塗布し、素子形成領域３０に形成された各素子に接続するコンタクト孔のパターンを備えたレティクル（不図示）を用いて露光し、そのコンタクト孔のパターンを現像してコンタクト孔用パターンを形成し、ＴＥＯＳ酸化膜１２及びＳｉＯ2膜１１をエッチング除去してそのコンタクト孔を開口した後、フォトレジストを除去する。
【００４５】
次に、各コンタクト領域１８に必要に応じて所定の不純物を所定量だけ注入する。
【００４６】
次に、その表面全面にタングステンをＣＶＤ法により堆積して基板コンタクト孔１９及び素子形成領域３０のコンタクト孔をタングステンで充填した後、タングステンを全面エッチバックして平坦部のＴＥＯＳ酸化膜１２上のタングステンを除去する。これにより、各コンタクト孔には、タングステン６が充填金属として残り、コンタクト孔の部分が平坦化される。なお、このとき基板コンタクト用領域１０の側壁部にもタングステンが残る。
【００４７】
次に、その表面全面に配線用導電材料としてアルミニウムを所定の厚さだけスパッタ法により堆積する。
【００４８】
次に、その表面全面にフォトレジスト（不図示）を塗布した後に所定の配線パターンを備えたレティクル（不図示）で露光、現像し、公知の例えばドライエッチング技術により配線部以外のアルミニウム層を除去して、第１Ｓｉ基板１と所定の外部接続電極４０とを接続する支持基板接続配線、所望の内部接続配線となるアルミニウム配線８を形成する。
【００４９】
最後に、その表面全面に、アルミニウム配線８を保護するＳｉＯ2膜を堆積して保護酸化膜１３を形成し、続いて保護酸化膜１３上にＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）１６を塗布し、これを加熱硬化させた後、平坦部の保護酸化膜１３が露出するまでＳＯＧ１６を全面エッチバックして表面の凹凸を緩和し、更にその上にシリコン窒化膜（Ｓｉ3Ｎ4膜）を堆積して保護窒化膜１４を形成する。なお、この保護窒化膜１４にはシリコン酸窒化膜（ＳｉＯＮ膜）を用いることもできる。続いて、公知のフォトリソグラフィ技術とエッチング技術を用いて外部接続電極用開口部を開口し、その開口部に接着用金属膜１５を形成した後にその上にバンプ７を形成してウェハプロセスを終了する。
【００５０】
上述してきたウェハプロセスを終了した後、ダイシング工程を行うことによって、個片化されたチップ４が得られる。
【００５１】
図６は、図３のＢ−Ｂ’線に沿った断面を示す断面図である。
【００５２】
基板コンタクト孔１９に関して、図６に示すように、第１Ｓｉ基板１の拡散層２を形成した領域に連通する第１の基板コンタクト孔１９ｋと、拡散層２のない領域に連通する第２の基板コンタクト孔１９ｎとを区別しておけば、拡散層２を形成した領域に連通する第１の基板コンタクト孔１９ｋに充填されたタングステン６（コンタクト）を介して第１のアルミニウム配線８ｋに接続している、拡散層２からなる配線を電源配線や信号配線等として用い、拡散層２のない領域に連通する第２の基板コンタクト孔１９ｎに充填されたタングステン６（コンタクト）を介して第２のアルミニウム配線８ｎに接続している第１Ｓｉ基板１の電位固定を行うというように、第１Ｓｉ基板１と拡散層２からなる配線とを使い分けることができる。しかし、拡散層２をグラウンド以外の電源配線や信号配線として利用したい場合、第１Ｓｉ基板１がＰ型である場合は第１Ｓｉ基板１を拡散層２の電位以下の電位に固定し、第１Ｓｉ基板１がＮ型である場合は第１Ｓｉ基板１を拡散層２の電位以上の電位に固定する必要がある。このような電位固定は、外部から外部接続用電極４０を通じて第１Ｓｉ基板１または拡散層２に電位を付与することによって行うことができる。
【００５３】
以上説明したとおり、本実施形態の半導体装置によれば、第１Ｓｉ基板１がＰ型であればＮ＋拡散層２を形成し、第１Ｓｉ基板１がＮ型であればＰ＋拡散層２を形成し、これにタングステン６を充填した基板コンタクト孔１９を連通させて、拡散層２と外部接続電極４０とをアルミニウム配線８を介して接続することで、拡散層２を高濃度で低抵抗な支持基板配線として利用することができる。拡散層２を配線層として利用することで、第２Ｓｉ基板３の表面側の配線領域を削減することができ、結果としてチップシュリンクに関して高い効果を得ることが可能になる。
【００５４】
さらに、拡散層２を電源配線として利用することで電源容量を増大させることができ、またチップ４のＥＭＩ対策に関して高い効果を得ることが可能になる。
【００５５】
ところで、上述した半導体装置の製造工程においては、第１Ｓｉ基板１に形成しておいた拡散層２に基板コンタクト孔１９を正確に開口するための精度が問題となる。拡散層２は、あらかじめチップレイアウトやウェハーショットマップに基づいて配置を決め、第１Ｓｉ基板１の結晶面方位に合わせて形成するのが望ましい。
【００５６】
さらに、拡散層２と第２Ｓｉ基板３との位置合わせ精度が問題となる。ここで、通常は、Ｓｉ基板（ウェハ）の結晶面方位はオリエンテーション・フラット（以下、「ＯＦ」という。）に対して±０．０４度以内であり、第２Ｓｉ基板３は第１Ｓｉ基板１のＯＦを基準として結晶面方位が平行になるように設けられるので、拡散層２を第１Ｓｉ基板１の結晶面方位に合わせて形成すれば、拡散層２が延びる方向と第２Ｓｉ基板３の結晶面方位との平行度の精度を±０．０４度以内にすることができる。つまり、拡散層２が延びる方向と第２Ｓｉ基板３の結晶面方位との平行度が±０．０４度ずれても、拡散層２と第２Ｓｉ基板３上のアルミニウム配線８とを接続することができるように、生じうる平行度のずれを予め考慮に入れて第２Ｓｉ基板３上に基板コンタクト孔１９を形成する必要がある。
【００５７】
また、第１Ｓｉ基板１の上に絶縁膜９と第２Ｓｉ基板３とを積層させる際に施される熱処理が拡散層２に及ぼす影響も問題になる。熱処理を行えば、第１Ｓｉ基板１上に形成した拡散層２は必ず拡散広がりを起こす。拡散層２がどの程度拡散広がりを起こすかは熱処理温度および熱処理時間によって変わるため、上述したように、拡散層２の拡散広がりをあらかじめシミュレーションで計算し、拡散層２同士が拡散広がりによってつながることのないよう、拡散層２の間隔を十分設ける必要がある。
【００５８】
拡散層２同士が拡散広がりによってつながることを防ぐ手法としては、図７に示すように、ウェハ状の第１Ｓｉ基板１の上にＮ＋型拡散層２ｎをストライプ状に形成した場合、それらのＮ＋型拡散層２ｎ同士の間にＰ＋型拡散層２ｐを同様にストライプ状に形成する手法を用いることが可能である。この場合、Ｐ＋型拡散層２ｐはＮ＋型拡散層２ｎの拡散広がりのストッパーとして働き、Ｎ＋型拡散層２ｎが拡散広がりを起こすことによって互いにつながることを防ぐことができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の半導体装置の一実施形態を説明するための図であって、この半導体装置の主要部の断面を模式的に示す断面図である。
【図２】図１に示すＡ部およびＢ部を拡大して示す図である。
【図３】図１の半導体装置を模式的に示す透視平面図である。
【図４】図１等に示した半導体装置の製造工程の一部を説明するための平面図である。
【図５】図３に示した各基板等のＣ−Ｃ’線における断面図である。
【図６】図３のＢ−Ｂ’線に沿った断面を示す断面図である。
【図７】ウェハ状の第１Ｓｉ基板上にＮ＋型拡散層とＰ＋型拡散層とを形成した状態を示す図である。
【図８】ＳＯＩ半導体装置の実装状態及び組立状態を模式的に示す図であり、図（ａ）はＣＯＢ実装の場合を示し、図（ｂ）はＴＣＰ組立の場合を示している。
【図９】従来の半導体装置を説明するための図であって、この半導体装置の主要部の断面を模式的に示す断面図である。
【図１０】図９に示すＸ部およびＹ部を拡大して示す図である。
【図１１】図９の半導体装置を模式的に示す透視平面図である。
【符号の説明】
【００６０】
１    第１Ｓｉ基板
２    拡散層
２ｎ  Ｎ＋型拡散層
２ｐ  Ｐ＋型拡散層
３    第２Ｓｉ基板
４    チップ
５    基板コンタクト用領域
６    タングステン
７    バンプ
８    アルミニウム配線
９，１１    ＳｉＯ2膜
１０  フィールド絶縁膜
１２  ＴＥＯＳ酸化膜
１３  保護酸化膜
１４  保護絶縁膜
１５  接着用金属膜
１６  ＳＯＧ
１７  分離溝
１８  コンタクト領域
１９  基板コンタクト孔
２０  ソース拡散層
２１  ゲート酸化膜
２２  側壁酸化膜
２３  ゲート電極
２４  ドレイン拡散層
４０  外部接続用電極
【図１】
2005116623.tif 000003
【図２】
2005116623.tif 000004
【図３】
2005116623.tif 000005
【図４】
2005116623.tif 000006
【図５】
2005116623.tif 000007
【図６】
2005116623.tif 000008
【図７】
2005116623.tif 000009
【図８】
2005116623.tif 000010
【図９】
2005116623.tif 000011
【図１０】
2005116623.tif 000012
【図１１】
2005116623.tif 000013