(57)【要約】【課題】  ＤＭＡ転送中に、ＦＩＦＯに蓄積されたデータよりも転送順が優先されるデータが発生した場合、そのデータを優先して転送する。【解決手段】  データを記憶するメインメモリ２０２と、メインメモリ内のデータの転送を行うＤＭＡ制御手段２０５と、ＤＭＡ制御手段内に設けられ、メインメモリに格納されたデータの先頭アドレスとデータ長とを含むＤＭＡパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなり、データの転送優先順位に従って設けられる複数のレジスタ群と、レジスタ群にアクセスしてデータの転送に必要なＤＭＡパラメータを保存しＤＭＡ転送の起動を決定するＣＰＵ２０１とを備える。ＤＭＡ制御手段は、転送優先順位の高い順にデータの転送を行う。転送途中で発生したデータのＤＭＡパラメータをレジスタの１つに格納することにより、そのデータを割り込ませて転送することができる。【選択図】      図２
2005189934.tif 000002
【特許請求の範囲】
【請求項１】
画像情報のデジタル処理を行う画像形成装置に使用される画像処理部におけるＤＭＡによるデータ転送を行うＤＭＡ転送方法において、
データを記憶するメインメモリと、
前記メインメモリにアクセスしてデータのＤＭＡ転送を行うＤＭＡ制御手段と、
前記ＤＭＡ制御手段内に設けられ、前記メインメモリに格納されたデータの先頭アドレスとデータ長とを含むＤＭＡ転送に必要なＤＭＡパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなり、前記データの転送優先順位に従って設けられる複数のレジスタ群と、
前記レジスタ群にアクセスしてデータの転送に必要なＤＭＡパラメータを保存しＤＭＡ転送の起動を決定するＣＰＵとを備え、
前記ＤＭＡ制御手段は、前記データの転送優先順位に従って転送優先順位の高い順にＤＭＡパラメータを格納するレジスタ群に格納されたＤＭＡパラメータに従って、前記転送優先順位の高い順にデータの転送を行うことを特徴とするＤＭＡ転送方法。
【請求項２】
前記複数のレジスタ群のそれぞれのレジスタ群内の転送優先順位が同一のデータについては、データの古い順にデータの転送を行うことを特徴とする請求項１記載のＤＭＡ転送方法。
【請求項３】
前記複数のレジスタ群のそれぞれのレジスタ群毎に残りのパラメータの個数を参照可能であることを特徴とする請求項１または２記載のＤＭＡ転送方法。
【請求項４】
画像情報のデジタル処理を行う画像形成装置に使用される画像処理部におけるＤＭＡによるデータ転送を行うＤＭＡ転送方法において、
データを記憶するメインメモリと、
前記メインメモリにアクセスしてデータのＤＭＡ転送を行うＤＭＡ制御手段と、
前記ＤＭＡ制御手段内に設けられ、前記メインメモリに格納されたデータの先頭アドレスとデータ長とを含むＤＭＡ転送に必要なＤＭＡパラメータ及びそのデータの転送優先順位を格納するＦＩＦＯ形式の複数のレジスタを有するレジスタ群と、
前記レジスタ群にアクセスしてデータの転送に必要なＤＭＡパラメータを保存しＤＭＡ転送の起動を決定するＣＰＵとを備え、
前記ＤＭＡ制御手段は、前記レジスタ群内の各レジスタに設定されたデータの転送順位に従って、優先順位の高いデータから順にデータの転送を行うことを特徴とするＤＭＡ転送方法。
【請求項５】
前記レジスタ群内の転送優先順位が同一のデータについては、データの古い順にデータの転送を行うことを特徴とする請求項４記載のＤＭＡ転送方法。
【請求項６】
前記レジスタ群内の各レジスタ内の転送優先順位の値を書き換えることによって、ＤＭＡ転送中に転送順位を変更可能としたことを特徴とする請求項４または５記載のＤＭＡ転送方法。
【請求項７】
前記レジスタ群の転送優先順位毎の残りのパラメータの個数を参照可能であることを特徴とする請求項４、５または６記載のＤＭＡ転送方法。
【請求項８】
画像情報のデジタル処理を行う画像形成装置に使用される画像処理部におけるＤＭＡによるデータ転送を行うＤＭＡ制御装置において、
データを記憶するメインメモリと、
前記メインメモリにアクセスしてデータのＤＭＡ転送を行うＤＭＡ制御手段と、
前記ＤＭＡ制御手段内に設けられ、前記メインメモリに格納されたデータの先頭アドレスとデータ長とを含むＤＭＡ転送に必要なＤＭＡパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなり、前記データの転送優先順位に従って設けられる複数のレジスタ群と、
前記レジスタ群にアクセスしてデータの転送に必要なＤＭＡパラメータを保存しＤＭＡ転送の起動を決定するＣＰＵとを備え、
前記ＤＭＡ制御手段は、前記データの転送優先順位に従って転送優先順位の高い順にＤＭＡパラメータを格納するレジスタ群に格納されたＤＭＡパラメータに従って、前記転送優先順位の高い順にデータの転送を行うことを特徴とするＤＭＡ制御装置。
【請求項９】
前記複数のレジスタ群のそれぞれのレジスタ群内の転送優先順位が同一のデータについては、データの古い順にデータの転送を行うことを特徴とする請求項８記載のＤＭＡ制御装置。
【請求項１０】
前記複数のレジスタ群のそれぞれのレジスタ群毎に残りのパラメータの個数を参照する手段をさらに備えることを特徴とする請求項８または９記載のＤＭＡ制御装置。
【請求項１１】
画像情報のデジタル処理を行う画像形成装置に使用される画像処理部におけるＤＭＡによるデータ転送を行うＤＭＡ制御装置において、
データを記憶するメインメモリと、
前記メインメモリにアクセスしてデータのＤＭＡ転送を行うＤＭＡ制御手段と、
前記ＤＭＡ制御手段内に設けられ、前記メインメモリに格納されたデータの先頭アドレスとデータ長とを含むＤＭＡ転送に必要なＤＭＡパラメータ及びそのデータの転送優先順位を格納するＦＩＦＯ形式の複数のレジスタを有するレジスタ群と、
前記レジスタ群にアクセスしてデータの転送に必要なＤＭＡパラメータを保存しＤＭＡ転送の起動を決定するＣＰＵとを備え、
前記ＤＭＡ制御手段は、前記レジスタ群内の各レジスタに設定されたデータの転送順位に従って、優先順位の高いデータから順にデータの転送を行うことを特徴とするＤＭＡ制御装置。
【請求項１２】
前記レジスタ群内の転送優先順位が同一のデータについては、データの古い順にデータの転送を行うことを特徴とする請求項１１記載のＤＭＡ制御装置。
【請求項１３】
前記レジスタ群内の各レジスタ内の転送優先順位の値を書き換える手段をさらに備えることによって、ＤＭＡ転送中に転送順位を変更可能としたことを特徴とする請求項１１または１２記載のＤＭＡ制御装置。
【請求項１４】
前記レジスタ群の転送優先順位毎の残りのパラメータの個数を参照する手段をさらに備えることを特徴とする請求項１１、１２または１３記載のＤＭＡ制御装置。
【請求項１５】
画像情報のデジタル処理を行うデジタル複写機、スキャナ、プリンタ、ＦＡＸ等の画像形成装置に使用される画像処理装置において、ＤＭＡによるデータ転送を行うＤＭＡ制御装置として、請求項８ないし１４のうちいずれか１記載のＤＭＡ制御装置を使用して構成されたことを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＭＡ転送方法、ＤＭＡ制御装置及び画像処理装置に係り、特に、画像情報のデジタル処理を行うデジタル複写機、スキャナ、プリンタ、ＦＡＸ等の画像形成装置に使用されているＡＳＩＣの画像処理部におけるＤＭＡによるデータ転送を行うＤＭＡ転送方法、ＤＭＡ制御装置及び画像処理装置に関する。
【背景技術】
【０００２】
ＤＭＡによるデータ転送に関する従来技術として、例えば、特許文献１等に記載された技術が知られている。この従来技術は、複数回分のＤＭＡ転送に関するパラメータを転送順にＦＩＦＯに蓄積し、１つのＤＭＡ転送が終わる毎に割り込みを待つことなく、複数のＤＭＡ転送を順次行うことができようにし、また、転送データが用意でき次第、ＦＩＦＯにＤＭＡ転送に関するパラメータを蓄積していくことにより、ＤＭＡ転送の終了を待つことなく複数回ののＤＭＡ転送を連続して行うことも可能としたものである。
【０００３】
これにより、特許文献１に記載の従来技術は、ＤＭＡ転送複数回行う際、一回の転送が終わる毎に割り込みやフラグによってＣＰＵに知らせ、次のＤＭＡを起動するというそれ以前からの技術における１回のＤＭＡ転送とＤＭＡ転送との間の時間を短縮して、より高速なデータ転送を行うことができる。
【０００４】
また、他の従来技術として、例えば、特許文献２等に記載された技術が知られている。この従来技術は、複数回（仮にＮ回とする）のＤＭＡ転送時に、Ｎ回分のＤＭＡ転送に必要な先頭アドレスとデータ長との情報を、Ｎ個のレジスタに設定しておき、１回のＤＭＡ起動動作でＮ回のＤＭＡ転送を実現することができるようにしたものである。なお、この従来技術では、ＤＭＡ転送終了をＣＰＵに通知する方法として、ＤＭＡＣ内にフラグを立てることにより行っている。これにより、特許文献２に記載した従来技術は、ＣＰＵの負担を軽減し、より高速なＤＭＡ転送を実現することができる。
【特許文献１】特開平３−２５６１５３号公報
【特許文献２】特開平１１−１３４２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述した従来技術は、ＦＩＦＯにＤＭＡ転送に関するパラメータを複数回分設定しておき、これに基づいて連続してＤＭＡ転送を行う場合、一度ＤＭＡを起動してしまうとＦＩＦＯに設定されたパラメータ分のデータを全て転送してしまうか、ＤＭＡ制御装置のリセット等を利用した強制停止をする以外にＤＭＡ転送を終了する方法がなく、しかも、ＤＭＡ転送の順番を変えることができず、このため、ＦＩＦＯによるＤＭＡ転送中に、ＦＩＦＯに蓄積されたデータよりも転送順が優先されるデータが発生した場合、ＤＭＡ制御装置をリセットすることで停止し、新たにＦＩＦＯに優先順位の順にデータを積み直して、ＤＭＡ転送を開始しなれけばならないという問題点を有している。
【０００６】
また、前述した従来技術は、ＦＩＦＯにＤＭＡ転送に関するパラメータを複数回分設定しておいて、連続してＤＭＡ転送を行う場合、何個のパラメータ分のＤＭＡ転送が終了し、また、ＦＩＦＯに何個のパラメータが残っているかを知るためには、各パラメータのＤＭＡ転送が終了するたびに発生する割り込みをカウントするという方法で行われていたため、各パラメータのＤＭＡ転送が終了するたびに割り込み処理を行う必要があり、その処理の中でそれが何回目の割り込みかをカウントしておく必要があり、処理が煩雑であり、割り込み処理によりＤＭＡ転送の効率を低下させるという問題点を有している。
【０００７】
本発明の目的は、前述した従来技術の問題点を解決し、ＦＩＦＯによるＤＭＡ転送中に、ＦＩＦＯに蓄積されたデータよりも転送順が優先されるデータが発生した場合にも、そのデータを優先して転送することができるようにし、また、何個のパラメータ分のＤＭＡ転送が終了し、また、ＦＩＦＯに何個のパラメータが残っているかを容易に知ることができるようにしたＤＭＡ転送方法、ＤＭＡ制御装置及び画像処理装置を提供することにある。
【課題を解決するための手段】
【０００８】
前述した課題を解決し、目的を達成するため、本発明の第１の手段は、画像情報のデジタル処理を行う画像形成装置に使用される画像処理部におけるＤＭＡによるデータ転送を行うＤＭＡ転送方法において、データを記憶するメインメモリと、前記メインメモリにアクセスしてデータのＤＭＡ転送を行うＤＭＡ制御手段と、前記ＤＭＡ制御手段内に設けられ、前記メインメモリに格納されたデータの先頭アドレスとデータ長とを含むＤＭＡ転送に必要なＤＭＡパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなり、前記データの転送優先順位に従って設けられる複数のレジスタ群と、前記レジスタ群にアクセスしてデータの転送に必要なＤＭＡパラメータを保存しＤＭＡ転送の起動を決定するＣＰＵとを備え、前記ＤＭＡ制御手段が、前記データの転送優先順位に従って転送優先順位の高い順にＤＭＡパラメータを格納するレジスタ群に格納されたＤＭＡパラメータに従って、前記転送優先順位の高い順にデータの転送を行うことを特徴とする。
【０００９】
また、本発明の第２の手段は、前記第１の手段において、前記複数のレジスタ群のそれぞれのレジスタ群内の転送優先順位が同一のデータについては、データの古い順にデータの転送を行うことを特徴とする。
【００１０】
また、本発明の第３の手段は、前記第１または第２の手段において、前記複数のレジスタ群のそれぞれのレジスタ群毎に残りのパラメータの個数を参照可能であることを特徴とする。
【００１１】
また、本発明の第４の手段は、画像情報のデジタル処理を行う画像形成装置に使用される画像処理部におけるＤＭＡによるデータ転送を行うＤＭＡ転送方法において、データを記憶するメインメモリと、前記メインメモリにアクセスしてデータのＤＭＡ転送を行うＤＭＡ制御手段と、前記ＤＭＡ制御手段内に設けられ、前記メインメモリに格納されたデータの先頭アドレスとデータ長とを含むＤＭＡ転送に必要なＤＭＡパラメータ及びそのデータの転送優先順位を格納するＦＩＦＯ形式の複数のレジスタを有するレジスタ群と、前記レジスタ群にアクセスしてデータの転送に必要なＤＭＡパラメータを保存しＤＭＡ転送の起動を決定するＣＰＵとを備え、前記ＤＭＡ制御手段が、前記レジスタ群内の各レジスタに設定されたデータの転送順位に従って、優先順位の高いデータから順にデータの転送を行うことを特徴とする。
【００１２】
また、本発明の第５の手段は、前記第４の手段において、前記レジスタ群内の転送優先順位が同一のデータについては、データの古い順にデータの転送を行うことを特徴とする。
【００１３】
また、本発明の第６の手段は、前記第４または第５の手段において、前記レジスタ群内の各レジスタ内の転送優先順位の値を書き換えることによって、ＤＭＡ転送中に転送順位を変更可能としたことを特徴とする。
【００１４】
また、本発明の第７の手段は、前記第４、第５または第６の手段において、前記レジスタ群の残りのパラメータの個数を参照可能であることを特徴とする。
【００１５】
また、本発明の第８の手段は、画像情報のデジタル処理を行う画像形成装置に使用される画像処理部におけるＤＭＡによるデータ転送を行うＤＭＡ制御装置において、データを記憶するメインメモリと、前記メインメモリにアクセスしてデータのＤＭＡ転送を行うＤＭＡ制御手段と、前記ＤＭＡ制御手段内に設けられ、前記メインメモリに格納されたデータの先頭アドレスとデータ長とを含むＤＭＡ転送に必要なＤＭＡパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなり、前記データの転送優先順位に従って設けられる複数のレジスタ群と、前記レジスタ群にアクセスしてデータの転送に必要なＤＭＡパラメータを保存しＤＭＡ転送の起動を決定するＣＰＵとを備え、前記ＤＭＡ制御手段が、前記データの転送優先順位に従って転送優先順位の高い順にＤＭＡパラメータを格納するレジスタ群に格納されたＤＭＡパラメータに従って、前記転送優先順位の高い順にデータの転送を行うことを特徴とする。
【００１６】
また、本発明の第９の手段は、前記第８の手段において、前記複数のレジスタ群のそれぞれのレジスタ群内の転送優先順位が同一のデータについては、データの古い順にデータの転送を行うことを特徴とする。
【００１７】
また、本発明の第１０の手段は、前記第８または第９の手段において、前記複数のレジスタ群のそれぞれのレジスタ群毎に残りのパラメータの個数を参照する手段をさらに備えることを特徴とする。
【００１８】
また、本発明の第１１の手段は、画像情報のデジタル処理を行う画像形成装置に使用される画像処理部におけるＤＭＡによるデータ転送を行うＤＭＡ制御装置において、データを記憶するメインメモリと、前記メインメモリにアクセスしてデータのＤＭＡ転送を行うＤＭＡ制御手段と、前記ＤＭＡ制御手段内に設けられ、前記メインメモリに格納されたデータの先頭アドレスとデータ長とを含むＤＭＡ転送に必要なＤＭＡパラメータ及びそのデータの転送優先順位を格納するＦＩＦＯ形式の複数のレジスタを有するレジスタ群と、前記レジスタ群にアクセスしてデータの転送に必要なＤＭＡパラメータを保存しＤＭＡ転送の起動を決定するＣＰＵとを備え、前記ＤＭＡ制御手段は、前記レジスタ群内の各レジスタに設定されたデータの転送順位に従って、優先順位の高いデータから順にデータの転送を行うことを特徴とする。
【００１９】
また、本発明の第１２の手段は、前記第１１の手段において、前記レジスタ群内の転送優先順位が同一のデータについては、データの古い順にデータの転送を行うことを特徴とする。
【００２０】
また、本発明の第１３の手段は、前記第１１または第１２の手段において、前記レジスタ群内の各レジスタ内の転送優先順位の値を書き換える手段をさらに備えることによって、ＤＭＡ転送中に転送順位を変更可能としたことを特徴とする。
【００２１】
また、本発明の第１４の手段は、前記第１１、第１２または第１３の手段において、前記レジスタ群の残りのパラメータの個数を参照する手段をさらに備えることを特徴とする。
【００２２】
また、本発明の第１５の手段は、画像情報のデジタル処理を行うデジタル複写機、スキャナ、プリンタ、ＦＡＸ等の画像形成装置に使用される画像処理装置において、ＤＭＡによるデータ転送を行うＤＭＡ制御装置として、前記第８ないし第１４の手段うちいずれか１のＤＭＡ制御装置を使用して構成されたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、ＤＭＡ転送の優先順位の高いデータが新たに発生した場合でも、優先順位の低いデータの転送に割り込ませて、優先順位の高いデータを先に転送することができる。
【００２４】
また、本発明によれば、必要なときには、いつでも優先順位毎に設けられた複数のレジスタに残っているパラメータの個数を知ることができる。
【００２５】
また、本発明によれば、回路規模を小さくし、コストや消費電力を低減し、環境にやさしい回路の構成が可能である。
【発明を実施するための最良の形態】
【００２６】
以下、本発明によるＤＭＡ転送方法、ＤＭＡ制御装置及び画像処理装置の実施形態を図面により詳細に説明する。
【００２７】
図１は本発明によるＤＭＡ制御装置を使用する画像処理装置の一実施形態の機能構成を示すブロック図である。図１において、１００は画像データ制御ユニット、１０１は画像読取ユニット、１０２は画像メモリー制御ユニット、１０３は画像処理ユニット、１０４は画像書込ユニットである。
【００２８】
画像処理装置は、図１に示すように、以下に示す５つのユニットを含んで構成される。すなわち、本発明の実施形態による画像処理装置は、画像データ制御ユニット１００と、画像データを読み取る画像読取ユニット１０１と、画像を蓄積する画像メモリーを制御して画像データの書込み／読出しを行う画像メモリー制御ユニット１０２と、画像データに対し加工編集等の画像処理を施す画像処理ユニット１０３と、画像データを転写紙等に書き込む画像書込ユニット１０４とにより構成される。
【００２９】
そして、前述の各ユニットは、画像データ制御ユニット１００を中心に、画像読取ユニット１０１と、画像メモリー制御ユニット１０２と、画像処理ユニット１０３と、画像書込ユニット１０４とがそれぞれ画像データ制御ユニット１００に接続されている。
【００３０】
画像データ制御ユニット１００により行われる処理としては以下のようなものがある。例えば、
（１）データのバス転送効率を向上させるためのデータ圧縮処理（一次圧縮）、
（２）一次圧縮データの画像データへの転送処理、
（３）画像合成処理（複数ユニットからの画像データを合成すること可能である。また、データバス上での合成も含む。）、
（４）画像シフト処理（主走査および副走査方向の画像のシフト）、
（５）画像領域拡張処理（画像領域を周辺へ任意量だけ拡大することが可能）、
（６）画像変倍処理（たとえば、５０％または２００％の固定変倍）、
（７）パラレルバス・インターフェース処理、
（８）シリアルバス・インターフェース処理（後述するプロセス・コントローラー２１１とのインターフェース）、
（９）パラレルデータとシリアルデータのフォーマット変換処理、
（10）画像読取ユニット１０１とのインターフェース処理、
（11）画像処理ユニット１０３とのインターフェース処理等である。
【００３１】
また、画像読取ユニット１０１により行われる処理としては以下のようなものがある。例えば、
（１）光学系による原稿反射光の読み取り処理、
（２）ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：電荷結合素子）での電気信号への変換処理、
（３）Ａ／Ｄ変換器でのディジタル化処理、
（４）シェーディング補正処理（光源の照度分布ムラを補正する処理）、
（５）スキャナーγ補正処理（読み取り経の濃度特性を補正する処理）等である。
【００３２】
画像メモリー制御ユニット１０２により行われる処理としては以下のようなものがある。例えば、
（１）システム・コントローラーとのインターフェース制御処理、
（２）パラレルバス制御処理（パラレルバスとのインターフェース制御処理）、
（３）ネットワーク制御処理、
（４）シリアルバス制御処理（複数の外部シリアルポートの制御処理）、
（５）内部バスインターフェース制御処理（操作部とのコマンド制御処理）、
（６）ローカルバス制御処理（システム・コントローラーを起動させるためのＲＯＭ、ＲＡＭ、フォントデータのアクセス制御処理）、
（７）メモリー・モジュールの動作制御処理（メモリー・モジュールの書き込み／読み出し制御処理等）、
（８）メモリー・モジュールへのアクセス制御処理（複数のユニットからのメモリー・アクセス要求の調停を行う処理）、
（９）データの圧縮／伸張処理（メモリー有効活用のためのデータ量の削減するための処理）、
（10）画像編集処理（メモリー領域のデータクリア、画像データの回転処理、メモリー上での画像合成処理等）等である。
【００３３】
画像処理ユニット１０３により行われる処理としては以下のようなものがある。例えば、
（１）シェーディング補正処理（光源の照度分布ムラを補正する処理）、
（２）スキャナーγ補正処理（読み取り経の濃度特性を補正する処理）、
（３）ＭＴＦ補正処理、
（４）平滑処理、
（５）主走査方向の任意変倍処理、
（６）濃度変換（γ変換処理：濃度ノッチに対応）、
（７）単純多値化処理、
（８）単純二値化処理、
（９）誤差拡散処理、
（10）ディザ処理、
（11）ドット配置位相制御処理（右寄りドット、左寄りドット）、
（12）孤立点除去処理、
（13）像域分離処理（色判定、属性判定、適応処理）、
（14）密度変換処理等である。
【００３４】
画像書込ユニット１０４により行われる処理としては以下のようなものがある。例えば、
（１）エッジ平滑処理（ジャギー補正処理）、
（２）ドット再配置のための補正処理、
（３）画像信号のパルス制御処理、
（４）パラレルデータとシリアルデータのフォーマット変換処理等である。
【００３５】
前述のような構成及び機能を有する画像処理装置は、一般に、画像情報のデジタル処理を行うデジタル複写機、スキャナ、プリンタ、ＦＡＸ等の画像処理装置として使用され、このような画像処理装置に使用されているＡＳＩＣの画像処理部においては、ＤＭＡによるデータ転送が多用されている。
【００３６】
図２は図１に示す画像処理装置の各機能部で使用する本発明の一実施形態によるＤＭＡ制御装置の構成を示すブロック図、図３はＤＭＡコントローラ内のＤＭＡ転送に必要なパラメータを格納するレジスタ群（ＦＩＦＯ）とＲＡＭ内に構成されるデータバッファとについて説明する図であり、次に、これらについて説明する。図２において、２０１はＣＰＵ、２０２はＲＯＭ、２０３はメモリコントローラ、２０４はＲＡＭ、２０５はＤＭＡコントローラ、２０６はＩ／Ｏデバイスである。
【００３７】
ＤＭＡ制御装置は、図２に示すように、ＣＰＵ２０１、ＲＯＭ２０２、メモリコントローラ２０３、ＲＡＭ２０４、ＤＭＡコントローラ２０５、Ｉ／Ｏデバイス２０６により構成される。前述において、Ｉ／Ｏデバイス２０６は、プリンタ、複写機（コピー機）、ファクシミリ等であってよく、ＲＡＭ２０４は、Ｉ／Ｏデバイスが必要とするデータを記憶しており、ＤＭＡ制御手段としてのＤＭＡコントローラは、メモリコントローラを介してメインメモリとしてのＲＡＭ２０４にアクセスして格納されているデータのＩ／Ｏデバイス２０６へのＤＭＡ転送を行う。また、ＣＰＵ２０１は、ＲＯＭ２０２内のプログラム、データ等を使用して、ＤＭＡの起動を決定する等の処理を行う。
【００３８】
ＤＭＡコントローラ２０５は、ＤＭＡ転送に必要なパラメータを格納するＦＩＦＯ形式の複数のレジスタ群を備えており、図３に示すように、転送優先順位の高いパラメータを格納するレジスタ群３０１を構成するＦＩＦＯと転送優先順位の低いパラメータを格納するレジスタ群３０２を構成するＦＩＦＯとにより構成される。
【００３９】
各レジスタ群３０１、３０２の各レジスタには、ＲＡＭ２０４内に構成されるバッファに格納されたデータの先頭アドレスとデータ長等を含むＤＭＡ転送に必要なパラメータが設定される。ＣＰＵ２０１は、前記レジスタ群にアクセスしてＤＭＡに必要なパラメータを保存し、ＤＭＡの起動を決定すると共に、転送優先順位の高い転送データパラメータを格納するＦＩＦＯ形式のレジスタ群にパラメータがある場合に、前記転送優先順位の高いレジスタ群に設定されたデータの転送を行い、転送優先順位の高いレジスタ群にパラメータがない場合に、転送優先順位の低いレジスタ群に設定されたデータの転送を行う。
【００４０】
図４は本発明の実施形態でのＤＭＡ転送の動作を説明するフローチャートであり、次に、これについて説明する。
【００４１】
（１）ＤＭＡコントローラ２０５は、ＣＰＵ２０１からの指示に従って、ＤＭＡコントローラ２０５内の各レジスタ群（ＦＩＦＯ）の各レジスタにＤＭＡパラメータを蓄積する。いま、転送優先順位の高いＦＩＦＯと転送優先順位の低いＦＩＦＯとに蓄積可能なパラメータの総量をそれぞれＮ個とすると、まず、Ｘ（Ｎ≧Ｘ）個のＤＭＡパラメータを優先順位の高いＦＩＦＯに設定する。次に、Ｙ（Ｎ≧Ｙ）個のＤＭＡパラメータを優先順位の低いＦＩＦＯに設定する。ＤＭＡパラメータは、それぞれのデータバッファの先頭アドレスとデータ長等によって指定される（ステップ４０１、４０２）。
【００４２】
（２）各ＦＩＦＯにパラメータが設定された後、ＣＰＵ２０１は、ＤＭＡ転送開始命令をＤＭＡコントローラ２０５に送信する（ステップ４０３）。
【００４３】
（３）ＤＭＡコントローラ２０５は、ＣＰＵからＤＭＡ転送開始命令を受け取ると、Ｉ／Ｏデバイス２０６にＤＭＡ転送を開始し、まず、新たな転送データが発生しているか否かを判定する（ステップ４０４）。
【００４４】
（４）ステップ４０４の判定で、新たな転送データが発生していた場合、そのデータが転送優先順位の高いデータか低いデータかをプログラムによって判断し、新たな転送データの優先順位に従って、転送優先順位の高いＦＩＦＯにデータバッファの先頭アドレスとデータ長等によって指定されるＤＭＡパラメータを設定し、次に、転送優先順位の低いＦＩＦＯにデータバッファの先頭アドレスとデータ長等によって指定されるＤＭＡパラメータを設定して、ステップ４０４からの処理に戻る（ステップ４０５、４０６）。
【００４５】
（５）ステップ４０４の判定で、新たな転送データが発生していなかった場合、あるいは、ステップ４０５、４０６の処理が終了した場合、転送優先順位の高いＦＩＦＯにＤＭＡパラメータがあるか否かを判定し、転送優先順位の高いＦＩＦＯにＤＭＡパラメータがあった場合、優先順位の高いＦＩＦＯに設定されたＤＭＡパラメータに基づくデータを転送して、ステップ４０４からの処理に戻る（ステップ４０７、４０８）。
【００４６】
（６）ステップ４０７の判定で、転送優先順位の高いＦＩＦＯにＤＭＡパラメータがなくなっていた場合、次に、優先順位の低いＦＩＦＯにＤＭＡパラメータが設定されているか否かを判定し、優先順位の低いＦＩＦＯにＤＭＡパラメータが設定されていた場合、優先順位の低いＦＩＦＯに設定されたＤＭＡパラメータ基づくデータを転送して、ステップ４０４からの処理に戻る（ステップ４０９、４１０）。
【００４７】
（７）ステップ４０９の判定で、転送優先順位の低いＦＩＦＯにＤＭＡパラメータがなくなっていた場合、ＤＭＡコントローラ２０５は、完了割り込みをＣＰＵ２０１に対して発生し、ＤＭＡ転送を終了する（ステップ４１１）。
【００４８】
前述した処理において、１つのＦＩＦＯ内の同一の転送優先順位のデータについては、古い順に転送が行われる。なお、転送優先順位毎のＤＭＡパラメータを持つレジスタ群は、ＦＩＦＯにより構成されているので、処理の済んだＤＭＡパラメータは、削除されることになる。これらのことは、以後に説明する本発明の実施形態の処理でも同様である。
【００４９】
図５は本発明の実施形態でのＤＭＡ転送の他の動作例を説明するフローチャートであり、次に、これについて説明する。前述した本発明の実施形態は、ＤＭＡコントローラ２０５が転送優先順位の高いレジスタ群としてのＦＩＦＯと転送優先順位の低いレジスタ群としてのＦＩＦＯを備えるものとして説明したが、本発明は、転送優先順位をさらに多くすることができ、図５では優先順位に従って３つのＦＩＦＯを設けたものとして説明する。なお、ＦＩＦＯの数は、そのシステムに最適な数だけ用意することができる。
【００５０】
（１）ＤＭＡコントローラ２０５は、ＣＰＵ２０１からの指示に従って、ＤＭＡコントローラ２０５内の各レジスタ（ＦＩＦＯ）にＤＭＡパラメータを蓄積する。いま、転送優先順位１位のＦＩＦＯ、転送優先順位２位のＦＩＦＯ、転送優先順位３位のＦＩＦＯのそれぞれに蓄積可能なパラメータの総量をそれぞれＮ個とすると、まず、Ｘ（Ｎ≧Ｘ）個のＤＭＡパラメータを優先順位１位のＦＩＦＯに設定する。次に、Ｙ（Ｎ≧Ｙ）個のＤＭＡパラメータを優先順位２位のＦＩＦＯに設定する。さらに、Ｚ（Ｎ≧Ｚ）個のＤＭＡパラメータを優先順位３位のＦＩＦＯに設定する。ＤＭＡパラメータは、それぞれのデータバッファの先頭アドレスとデータ長等によって指定される（ステップ５０１〜５０３）。
【００５１】
（２）各ＦＩＦＯにパラメータが設定された後、ＣＰＵ２０１は、ＤＭＡ転送開始命令をＤＭＡコントローラ２０５に送信する（ステップ５０４）。
【００５２】
（３）ＤＭＡコントローラ２０５は、ＣＰＵからＤＭＡ転送開始命令を受け取ると、Ｉ／Ｏデバイス２０６にＤＭＡ転送を開始し、まず、新たな転送データが発生しているか否かを判定する（ステップ５０５）。
【００５３】
（４）ステップ４０５の判定で、新たな転送データが発生していた場合、そのデータの転送優先順位が、順位１位、２位、３位の何れであるかをプログラムによって判断し、新たな転送データの優先順位に従って、転送優先順位１位のＦＩＦＯにデータバッファの先頭アドレスとデータ長等によって指定されるＤＭＡパラメータを設定し、次に、転送優先順２位のＦＩＦＯにデータバッファの先頭アドレスとデータ長等によって指定されるＤＭＡパラメータを設定し、さらに、転送優先順３位のＦＩＦＯにデータバッファの先頭アドレスとデータ長等によって指定されるＤＭＡパラメータを設定し、ステップ５０５からの処理に戻る（ステップ５０６〜５０８）。
【００５４】
（５）ステップ５０５の判定で、新たな転送データが発生していなかった場合、あるいは、ステップ５０６〜５０８の処理が終了した場合、転送優先順位１位のＦＩＦＯにＤＭＡパラメータがあるか否かを判定し、転送優先順位１位のＦＩＦＯにＤＭＡパラメータがあった場合、優先順位１位のＦＩＦＯに設定されたＤＭＡパラメータに基づくデータを転送して、ステップ５０５からの処理に戻る（ステップ５０９、５１０）。
【００５５】
（６）ステップ５０９の判定で、転送優先順位１位のＦＩＦＯにＤＭＡパラメータがなくなっていた場合、次に、優先順位２位のＦＩＦＯにＤＭＡパラメータが設定されているか否かを判定し、優先順位２位のＦＩＦＯにＤＭＡパラメータが設定されていた場合、優先順位２位のＦＩＦＯに設定されたＤＭＡパラメータ基づくデータを転送して、ステップ５０５からの処理に戻る（ステップ５１１、５１２）。
【００５６】
（７）ステップ５１１の判定で、転送優先順位２位のＦＩＦＯにＤＭＡパラメータがなくなっていた場合、次に、優先順位３位のＦＩＦＯにＤＭＡパラメータが設定されているか否かを判定し、優先順位３位のＦＩＦＯにＤＭＡパラメータが設定されていた場合、優先順位３位のＦＩＦＯに設定されたＤＭＡパラメータ基づくデータを転送して、ステップ５０５からの処理に戻る（ステップ５１３、５１４）。
【００５７】
（８）ステップ５１３の判定で、転送優先順位３位のＦＩＦＯにＤＭＡパラメータがなくなっていた場合、ＤＭＡコントローラ２０５は、完了割り込みをＣＰＵ２０１に対して発生し、ＤＭＡ転送を終了する（ステップ５１５）。
【００５８】
前述した本発明の実施形態による図４、図５による処理を行うことにより、ＤＭＡ転送の途中に新たな転送データが発生した場合にも、その新たな転送データのパラメータをその優先順位に従ったＤＭＡコントローラ２０５内のＦＩＦＯに設定することができるので、ＤＭＡ転送の処理を中断することなく、優先順位の高い新たな転送データを、割り込ませて転送することができる。
【００５９】
図６は本発明の実施形態でのＤＭＡ転送の他の動作例を説明するフローチャートであり、次に、これについて説明する。前述した本発明の実施形態での図４、図５により説明した処理では、処理中に新たな転送データが発生したときに、そのデータに対するＤＭＡパラメータを設定するレジスタが各ＦＩＦＯに存在するとして説明したが、図６で説明する例は、パラメータ設定用ＦＩＦＯに残っているパラメータ数を確認して処理を進めるようにしたものである。
【００６０】
なお、図６により説明する例は、図５により説明した例と同様に、パラメータ設定用ＦＩＦＯを優先順位に従って３つ設けたものとしているが、図４により説明した例の場合のように、ＦＩＦＯが２つの場合、あるいは、３つ以上の場合にも同様に適用することができる。また、図６に示すフローでの処理は、新たな転送データの発生があった場合以外、図５に示すフローでの処理と同一であるので、同一の処理を行うステップについては、図５の場合と同一の符号を付してその説明を省略する。
【００６１】
（１）図５により説明した場合と同様な処理を行い、ステップ５０５の判定で、新たな転送データが発生していた場合、そのデータの転送優先順位が、順位１位、２位、３位の何れであるかをプログラムによって判断し、また、ＣＰＵ２０１によって現在の各ＦＩＦＯのパラメータ数をリードして、残りいくつのパラメータを各ＦＩＦＯに設定することができるかを確認する。なお、各ＦＩＦＯのパラメータ数は、ＤＭＡコントローラ２０５内に各ＦＩＦＯ毎にカウンターを設け、設定されているパラメータ数をカウントしておくようにすればよい（ステップ６０１）。
【００６２】
（２）その後、新たな転送データの優先順位に従って、転送優先順位１位のＦＩＦＯに、ＦＩＦＯの総容量を越えないように、データバッファの先頭アドレスとデータ長等によって指定されるＤＭＡパラメータを設定し、次に、転送優先順２位のＦＩＦＯに、ＦＩＦＯの総容量を越えないように、データバッファの先頭アドレスとデータ長等によって指定されるＤＭＡパラメータを設定する（ステップ６０２、６０３）。
【００６３】
（３）さらに、転送優先順３位のＦＩＦＯに、ＦＩＦＯの総容量を越えないように、データバッファの先頭アドレスとデータ長等によって指定されるＤＭＡパラメータを設定し、ステップ５０５からの処理に戻る（ステップ６０４）。
【００６４】
前述した本発明の実施形態は、ＤＭＡ転送に関するパラメータを格納するＦＩＦＯ形式のレジスタ群を、そのシステムで発生する優先順位の数だけ用意することとしているが、この方法は、各優先順位の数だけのＦＩＦＯ形式のレジスタ群をそれぞれ用意する必要があり、回路規模が大きくなって、コストや消費電力の増大につながる。これを解決するため、本発明は、転送優先順位の高いデータのパラメータも転送優先順位の低いデータのパラメータも物理的に同じレジスタ群に設定するように構成し、これにより、転送優先順位の低いデータが転送順位の高いデータと比べて多い場合でもその逆の場合でも、レジスタ群の総数を超えない範囲で設定可能として、回路規模が小さくコストや消費電力の低いものとすることができる。
【００６５】
図７はＤＭＡコントローラ内のＤＭＡ転送に必要なパラメータを格納するレジスタ群（ＦＩＦＯ）とＲＡＭ内に構成されるデータバッファとの他の例について説明する図であり、次に、これについて説明する。
【００６６】
ＤＭＡコントローラ２０５は、ＤＭＡ転送に必要なパラメータを格納するＦＩＦＯ形式のレジスタ群よりなり、レジスタ群を構成する各レジスタには、データの転送優先順位、ＲＡＭ２０４内に構成されるバッファに格納されたデータの先頭アドレス、データ長等を含むＤＭＡ転送に必要なパラメータが設定される。ＣＰＵ２０１は、前記レジスタ群にアクセスしてＤＭＡに必要なパラメータを保存し、ＤＭＡの起動を決定すると共に、転送優先順位の高い順に、レジスタに設定されたデータの転送を行う。
【００６７】
図８は図７に示す例の場合の本発明の実施形態でのＤＭＡ転送の動作を説明するフローチャートであり、次に、これについて説明する。なお、設定することができる転送優先順位は、そのシステムに最適な数だけ用意することができるが、ここでは、優先順位が３つまで設定されているものとして説明する。
【００６８】
（１）ＤＭＡコントローラ２０５は、ＣＰＵ２０１からの指示に従って、ＤＭＡコントローラ２０５内のレジスタ群（ＦＩＦＯ）の各レジスタに、ＤＭＡパラメータを蓄積する。いま、ＦＩＦＯに蓄積可能なパラメータの総量をＮ個とすると、総数Ｎを超えない範囲で、転送優先順位１から３までのＤＭＡ転送用パラメータを設定する。その際、ＤＭＡコントローラ２０５は、設定されたＤＭＡ転送用パラメータを優先順位の高いものから順にＤＭＡ転送パラメータ設定用のＦＩＦＯに並べて蓄積する。ＤＭＡパラメータはそれぞれのデータバッファの先頭アドレスとデータ長、転送優先順位等によって指定される（ステップ８０１）。
【００６９】
（２）ＦＩＦＯにパラメータが設定された後、ＣＰＵ２０１は、ＤＭＡ転送開始命令をＤＭＡコントローラ２０５に送信する（ステップ８０２）。
【００７０】
（３）ＤＭＡコントローラ２０５は、ＣＰＵからＤＭＡ転送開始命令を受け取ると、Ｉ／Ｏデバイス２０６へのＤＭＡ転送を開始し、まず、新たな転送データが発生しているか否かを判定する（ステップ８０３）。
【００７１】
（４）ステップ８０３の判定で、新たな転送データが発生していた場合、そのデータが転送優先順位何位のデータかをプログラムによって判断し、先頭アドレスとデータ長等のＤＭＡパラメータを複数設定し、それぞれに転送優先順位をも同時に設定する。新たに設定されたＤＭＡパラメータの転送優先順位が高い場合、設定時に転送中であったデータを転送した後、新たに設定されたＤＭＡパラメータの転送を他のＤＭＡパラメータに割り込む形で開始させる。例えば、ＤＭＡ転送中に、図７に示したようにＤＭＡ転送パラメータ設定用ＦＩＦＯにＤＭＡパラメータが設定されていたものとして、新たに優先順位１位のデータが発生したとすると、その優先順位１位のＤＭＡパラメータは、ＤＭＡ転送パラメータ設定用ＦＩＦＯの第３ブロックのレジスタにセットされ、第３ブロックのレジスタに設定されていた優先順位２位のＤＭＡパラメータは第４ブロックのレジスタにシフトされる。以下、第４から第７までのブロックのレジスタに設定されていたＤＭＡパラメータもそれぞれ後ろにシフトされる。その後、ステップ８０３からの処理に戻る（ステップ８０４）。
【００７２】
（５）ステップ８０３の判定で、新たな転送データが発生していなかった場合、あるいは、ステップ８０４の処理が終了した場合、転送優先順位１位のパラメータを持つデータがあるか否かを判定し、転送優先順位１位のデータがあった場合、優先順位１位のデータをそのＤＭＡパラメータに基づいてＤＭＡ転送して、ステップ８０３からの処理に戻る（ステップ８０５、８０６）。
【００７３】
（６）ステップ８０５の判定で、転送優先順位１位のデータがなくなっていた場合、次に、優先順位２位のパラメータを持つデータがあるか否かを判定し、優先順位２位のデータがあった場合、優先順位２位のデータをそのＤＭＡパラメータに基づいてＤＭＡ転送して、ステップ８０３からの処理に戻る（ステップ８０７、８０８）。
【００７４】
（７）ステップ８０７の判定で、転送優先順位２位のデータがなくなっていた場合、次に、優先順位３位のパラメータを持つデータがあるか否かを判定し、優先順位３位のデータがあった場合、優先順位３位のデータをそのＤＭＡパラメータに基づいてＤＭＡ転送して、ステップ８０３からの処理に戻る（ステップ８０９、８１０）。
【００７５】
（８）ステップ８０９の判定で、転送優先順位３位のデータがなくなっていた場合、ＤＭＡコントローラ２０５は、完了割り込みをＣＰＵ２０１に対して発生し、ＤＭＡ転送を終了する（ステップ８１１）。
【００７６】
図９は図７に示す例の場合の本発明の実施形態でのＤＭＡ転送の他の動作を説明するフローチャートであり、次に、これについて説明する。ここで説明する処理動作は、転送処理中にＤＭＡ転送パラメータ設定用ＦＩＦＯに設定されていた転送優先順位の低い（２位か３位の）ＤＭＡパラメータのデータの転送優先順位を上げる必要が生じた場合、そのデータのＤＭＡパラメータの転送優先順位レジスタを書き換えて優先順位を上げることを可能にしたものである。
【００７７】
なお、図９に示すフローでの処理は、新たな転送データの発生の有無を判定する処理を、転送優先順位の変更が発生したか否かの処理に置き換え、転送優先順位の変更が発生があった場合の処理以外、図８に示すフローでの処理と同一であるので、同一の処理を行うステップについては、図８の場合と同一の符号を付してその説明を省略する。
【００７８】
（１）図８により説明した処理と同様な処理を行い、ＤＭＡコントローラ２０５は、ＣＰＵからＤＭＡ転送開始命令を受け取ると、Ｉ／Ｏデバイス２０６にＤＭＡ転送を開始し、ＤＭＡ転送パラメータ設定用ＦＩＦＯに設定されていた転送優先順位の変更が発生しているか否かを判定する（ステップ９０１）。
【００７９】
（２）ステップ９０１の判定で、転送優先順位の変更が発生していた場合、例えば、ＤＭＡ転送パラメータ設定用ＦＩＦＯに設定されていた転送優先順位の低い（２位か３位の）ＤＭＡパラメータのデータの転送優先順位を上げる必要が生じていたた場合、そのデータのＤＭＡパラメータの転送優先順位を書き換えて優先順位を上げ、また、転送順位の高いＤＭＡパラメータのデータの転送優先順位を下げる必要が生じた場合にも、そのデータのＤＭＡパラメータの転送優先順位を書き換えて優先順位を下げる。その後、ステップ９０１からの処理に戻って処理を続ける（ステップ９０２）。
【００８０】
図１０は図７に示す例の場合の本発明の実施形態でのＤＭＡ転送のさらに他の動作を説明するフローチャートであり、次に、これについて説明する。前述した本発明の実施形態での図８により説明した処理では、処理中に新たな転送データが発生したときに、そのデータに対するＤＭＡパラメータを設定するレジスタがＦＩＦＯに存在するとして説明したが、図１０で説明する例は、パラメータ設定用ＦＩＦＯに残っているパラメータ数を確認して処理を進めるようにしたものである。
【００８１】
なお、図１０により説明する例は、新たな転送データの発生があった場合以外、図８に示すフローでの処理と同一であるので、同一の処理を行うステップについては、図８の場合と同一の符号を付してその説明を省略する。
【００８２】
（１）図８により説明した場合と同様な処理を行い、ステップ８０３の判定で、新たな転送データが発生していた場合、そのデータの転送優先順位が、順位１位、２位、３位の何れであるかをプログラムによって判断し、また、ＣＰＵ２０１によって現在のＦＩＦＯのパラメータ数をリードして、残りいくつのパラメータをＦＩＦＯに設定することができるかを確認する。なお、現在のＦＩＦＯのパラメータ数は、ＤＭＡコントローラ２０５内にカウンターを設け、設定されているパラメータ数をカウントしておくようにすればよい（ステップ１００１）。
【００８３】
（２）その後、レジスタ総量を越えないように、データバッファの先頭アドレスとデータ長等によって指定されるＤＭＡパラメータを複数設定し、それぞれに転送優先順位を設定し、ステップ８０３からの処理に戻る（ステップ１００２）。
【００８４】
前述した本発明の実施形態によれば、優先順位の異なる２種類、あるいは、システムとして必要なだけの優先順位の異なる複数のＤＭＡパラメータ設定用ＦＩＦＯを備えているため、ＤＭＡ転送中に優先順位の高い転送データが発生した場合でも優先順位の高いＦＩＦＯにＤＭＡパラメータを設定することにより優先順位の低い転送データに割り込ませて、先にＤＭＡ転送を行うことができる。
【００８５】
また、本発明の実施形態によれば、優先順位の異なる複数のＤＭＡパラメータ設定用ＦＩＦＯ毎に転送カウンタを持っており、ＣＰＵでいつでもリードすることができるので、ＤＭＡパラメータ設定用ＦＩＦＯ毎に何ブロック分のパラメータが保持されているかを知ることができる。
【００８６】
また、前述した本発明の実施形態によれば、複数のＤＭＡパラメータ設定用レジスタを持つレジスタ群のレジスタに転送優先順位を設定することができるため、ＤＭＡ転送中に優先順位の高い転送データが発生した場合でも転送優先順位の設定値を高い優先順位の値を変更することにより優先順位の低い転送データに割り込ませて、先にＤＭＡ転送を行うことができる。
【００８７】
また、本発明の実施形態によれば、転送優先順位をＤＭＡ転送中でも変更可能なため、一度設定してしまった転送順序をＤＭＡ転送中に変更することができる。
【００８８】
さらに、本発明の実施形態によれば、転送優先順位の異なる複数のＤＭＡパラメータ設定用レジスタ群毎に転送カウンタを持っており、カウンタの値をＣＰＵでいつでもリードすることができるので、転送優先順位毎に何ブロック分のＤＭＡパラメータが保持されているかを知ることができる。
【図面の簡単な説明】
【００８９】
【図１】本発明によるＤＭＡ制御装置を使用する画像処理装置の一実施形態の機能構成を示すブロック図である。
【図２】図１に示す画像処理装置の各機能部で使用する本発明の一実施形態によるＤＭＡ制御装置の構成を示すブロック図である。
【図３】ＤＭＡコントローラ内のＤＭＡ転送に必要なパラメータを格納するレジスタ群（ＦＩＦＯ）とＲＡＭ内に構成されるデータバッファとについて説明する図である。
【図４】本発明の実施形態でのＤＭＡ転送の動作を説明するフローチャートである。
【図５】本発明の実施形態でのＤＭＡ転送の他の動作例を説明するフローチャートである。
【図６】本発明の実施形態でのＤＭＡ転送の他の動作例を説明するフローチャートである。
【図７】ＤＭＡコントローラ内のＤＭＡ転送に必要なパラメータを格納するレジスタ群（ＦＩＦＯ）とＲＡＭ内に構成されるデータバッファとの他の例について説明する図である。
【図８】図７に示す例の場合の本発明の実施形態でのＤＭＡ転送の動作を説明するフローチャートである。
【図９】図７に示す例の場合の本発明の実施形態でのＤＭＡ転送の他の動作を説明するフローチャートである。
【図１０】図７に示す例の場合の本発明の実施形態でのＤＭＡ転送のさらに他の動作を説明するフローチャートである。
【符号の説明】
【００９０】
１００  画像データ制御ユニット
１０１  画像読取ユニット
１０２  画像メモリー制御ユニット
１０３  画像処理ユニット
１０４  画像書込ユニット
２０１  ＣＰＵ
２０２  ＲＯＭ
２０３  メモリコントローラ
２０４  ＲＡＭ
２０５  ＤＭＡコントローラ
２０６  Ｉ／Ｏデバイス
【図１】
2005189934.tif 000003
【図２】
2005189934.tif 000004
【図３】
2005189934.tif 000005
【図４】
2005189934.tif 000006
【図５】
2005189934.tif 000007
【図６】
2005189934.tif 000008
【図７】
2005189934.tif 000009
【図８】
2005189934.tif 000010
【図９】
2005189934.tif 000011
【図１０】
2005189934.tif 000012