(57)【要約】【課題】  本発明は、バッファ回路、ディスプレイ装置の駆動回路、ディスプレイ装置に関し、例えば有機ＥＬ素子によるフラットディスプレイ装置に適用して、駆動信号の出力段のレイアウトに供する面積を小さくして消費電力を低減することができるようにする。【解決手段】  本発明は、単一チャンネルの１組のトランジスタＴＲ１、ＴＲ２のドレインソースを接続して正側電源Ｖｃｃ１及び負側電源Ｖｓｓの間に配置し、これら１組のトランジスタＴＲ１、ＴＲ２を相補的に信号レベルが変化する駆動信号ＩＮ、ＩＮＸにより駆動する。【選択図】        図１
2005189680.tif 000002
【特許請求の範囲】
【請求項１】
駆動信号の出力段のバッファ回路であって、
正側電源にソース又はドレインを接続し、ドレイン又はソースが出力端に設定されてなる正側電源側のトランジスタと、
前記正側電源側のトランジスタのドレイン又はソースに、ソース又はドレインを接続し、負側電源にドレイン又はソースを接続した前記正側電源側のトランジスタと同一チャンネル型の負側電源側のトランジスタとを有し、
前記正側電源側のトランジスタのゲートに前記駆動信号又は前記駆動信号の逆極性の信号を入力し、
前記負側電源側のトランジスタのゲートに前記駆動信号の逆極性の信号又は前記駆動信号を入力する
ことを特徴とするバッファ回路。
【請求項２】
前記駆動信号より前記駆動信号の逆極性の信号を生成するインバータ回路、又は前記駆動信号の逆極性の信号より前記駆動信号を生成するインバータ回路を有し、
前記インバータ回路が、前記正側電源側のトランジスタと同一チャンネル型のトランジスタにより形成された
ことを特徴とする請求項１に記載のバッファ回路。
【請求項３】
画素をマトリックス状に配置してなる画素部を駆動するディスプレイ装置の駆動回路において、
前記画素部の水平方向に延長する走査線にバッファ回路を介して駆動信号を出力し、
前記バッファ回路は、
正側電源にソース又はドレインを接続し、ドレイン又はソースが前記駆動信号の出力端に設定されてなる正側電源側のトランジスタと、
前記正側電源側のトランジスタのドレイン又はソースに、ソース又はドレインを接続し、負側電源にドレイン又はソースを接続した前記正側電源側のトランジスタと同一チャンネル型の負側電源側のトランジスタとを有し、
前記正側電源側のトランジスタのゲートに前記駆動信号又は前記駆動信号の逆極性の信号を入力し、
前記負側電源側のトランジスタのゲートに前記駆動信号の逆極性の信号又は前記駆動信号を入力する
ことを特徴とするディスプレイ装置の駆動回路。
【請求項４】
前記駆動信号より前記駆動信号の逆極性の信号を生成するインバータ回路、又は前記駆動信号の逆極性の信号より前記駆動信号を生成するインバータ回路を有し、
前記インバータ回路が、前記正側電源側のトランジスタと同一チャンネル型のトランジスタにより形成された
ことを特徴とする請求項３に記載のディスプレイ装置の駆動回路。
【請求項５】
画素をマトリックス状に配置してなる画素部を駆動するディスプレイ装置の駆動回路において、
前記画素部の垂直方向に延長する信号線について、連続する所定本数の信号線に対して１つのディジタルアナログ変換回路が割り当てられ、
前記ディジタルアナログ変換回路の出力信号を前記所定本数の信号線に順次振り分けて前記信号線を駆動し、
前記信号線への振り分けが、前記信号線にそれぞれ接続されたトランジスタのバッファ回路を介した駆動信号によるオンオフ制御により実行され、
前記バッファ回路は、
正側電源にソース又はドレインを接続し、ドレイン又はソースが前記駆動信号の出力端に設定されてなる正側電源側のトランジスタと、
前記正側電源側のトランジスタのドレイン又はソースに、ソース又はドレインを接続し、負側電源にドレイン又はソースを接続した前記正側電源側のトランジスタと同一チャンネル型の負側電源側のトランジスタとを有し、
前記正側電源側のトランジスタのゲートに前記駆動信号又は前記駆動信号の逆極性の信号を入力し、
前記負側電源側のトランジスタのゲートに前記駆動信号の逆極性の信号又は前記駆動信号を入力する
ことを特徴とするディスプレイ装置の駆動回路。
【請求項６】
前記駆動信号より前記駆動信号の逆極性の信号を生成するインバータ回路、又は前記駆動信号の逆極性の信号より前記駆動信号を生成するインバータ回路を有し、
前記インバータ回路が、前記正側電源側のトランジスタと同一チャンネル型のトランジスタにより形成された
ことを特徴とする請求項５に記載のディスプレイ装置の駆動回路。
【請求項７】
画素をマトリックス状に配置してなる画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置において、
前記駆動回路は、
前記画素部の水平方向に延長する走査線にバッファ回路を介して駆動信号を出力し、
前記バッファ回路は、
正側電源にソース又はドレインを接続し、ドレイン又はソースが前記駆動信号の出力端に設定されてなる正側電源側のトランジスタと、
前記正側電源側のトランジスタのドレイン又はソースに、ソース又はドレインを接続し、負側電源にドレイン又はソースを接続した前記正側電源側のトランジスタと同一チャンネル型の負側電源側のトランジスタとを有し、
前記正側電源側のトランジスタのゲートに前記駆動信号又は前記駆動信号の逆極性の信号を入力し、
前記負側電源側のトランジスタのゲートに前記駆動信号の逆極性の信号又は前記駆動信号を入力する
ことを特徴とするディスプレイ装置。
【請求項８】
画素をマトリックス状に配置してなる画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置において、
前記駆動回路は、
前記画素部の垂直方向に延長する信号線について、連続する所定本数の信号線に対して１つのディジタルアナログ変換回路が割り当てられ、
前記ディジタルアナログ変換回路の出力信号を前記所定本数の信号線に順次振り分けて前記信号線を駆動し、
前記信号線への振り分けが、前記信号線にそれぞれ接続されたトランジスタのバッファ回路を介した駆動信号によるオンオフ制御により実行され、
前記バッファ回路は、
正側電源にソース又はドレインを接続し、ドレイン又はソースが前記駆動信号の出力端に設定されてなる正側電源側のトランジスタと、
前記正側電源側のトランジスタのドレイン又はソースに、ソース又はドレインを接続し、負側電源にドレイン又はソースを接続した前記正側電源側のトランジスタと同一チャンネル型の負側電源側のトランジスタとを有し、
前記正側電源側のトランジスタのゲートに前記駆動信号又は前記駆動信号の逆極性の信号を入力し、
前記負側電源側のトランジスタのゲートに前記駆動信号の逆極性の信号又は前記駆動信号を入力する
ことを特徴とするディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッファ回路、ディスプレイ装置の駆動回路、ディスプレイ装置に関し、例えば有機ＥＬ（Electro Luminescence）素子によるディスプレイ装置に適用することができる。本発明は、単一チャンネルの１組のトランジスタのドレインソースを接続して正側電源及び負側電源の間に配置し、これら１組のトランジスタを相補的に信号レベルが変化する駆動信号により駆動することにより、レイアウトに供する面積を小さくして消費電力を低減することができるようにする。
【背景技術】
【０００２】
従来、ディスプレイ装置においては、例えば特開平５−２６５４１１号公報に開示されているように、垂直駆動回路に設けたシフトレジスタ回路により順次駆動信号を転送して各ラインの駆動信号を生成し、このようにして生成した駆動信号によりそれぞれバッファ回路を用いて各画素を駆動するようになされ、このバッファ回路にＰチャンネル型ＭＯＳトランジスタ、Ｎチャンネル型ＭＯＳトランジスタによるインバータ回路が適用されるようになされている。
【０００３】
すなわち図５に示すように、このようなディスプレイ装置１においては、画素をマトリックス状に配置してなる画素部２がアモルファスシリコンによるＴＦＴ（Thin Film Transistor）を用いてガラス基板３上に形成される。またアモルファスシリコンによるＴＦＴにおいては、Ｐチャンネル型のトランジスタを作成することができない欠点があり、さらに単結晶シリコン、ポリシリコンによるトランジスタに比して、移動度が１／１００程度と小さいことにより、この種のディスプレイ装置１においては、単結晶シリコン、ポリシリコン等を用いて、別工程により、この画素部２の各画素をライン単位で順次駆動する垂直駆動回路４Ａ及び４Ｂによる集積回路が形成され、この垂直駆動回路４Ａ及び４Ｂの集積回路が、各画素の階調を設定する水平駆動回路５の集積回路と共にこのガラス基板３の周囲に配置されて形成されるようになされている。
【０００４】
これに対してアモルファスシリコンによるＴＦＴを用いたインバータ回路においては、図６に示すように、Ｎチャンネル型によるトランジスタＴＲ１、ＴＲ２により形成される。すなわちこれら１組のトランジスタＴＲ１、ＴＲ２のドレインソースを接続して、これらトランジスタＴＲ１、ＴＲ２を正側電源Ｖｃｃ１及び負側電源Ｖｓｓ間に配置し、正側電源Ｖｃｃ１側のトランジスタＴＲ２のゲートを所定の正側電源Ｖｃｃ２に接続する。このインバータ回路においては、図７（Ａ）に示すような入力信号ＩＮを、負側電源Ｖｓｓ側のトランジスタＴＲ１のゲートに入力し、またこれらトランジスタＴＲ１及びＴＲ２の接続中点より出力信号ＯＵＴ（図７（Ｂ））を出力する。ここでこのインバータ回路においては、トランジスタＴＲ２のゲートに供給される正側電源Ｖｃｃ２が、正側電源Ｖｃｃ１の電圧に対して、トランジスタＴＲ２のしきい値電圧Ｖｔｈ以上大きな電圧に設定され、これにより動作時におけるトランジスタＴＲ２のカットオフを有効に回避して出力電圧ＯＵＴのＨレベルを正側電源Ｖｃｃ１の電圧に保持し、また出力信号ＯＵＴにおけるトランジエントのなまりを防止するようになされている。
【０００５】
ところで図６に示すＴＦＴによるインバータ回路によりバッファ回路を構成してディスプレイ装置の駆動回路を形成すれば、ガラス基板上に水平駆動回路、垂直駆動回路を一体に形成し得、その分、全体構成を簡略化し、さらには作成工程を簡略化することができると考えられる。
【０００６】
しかしながら図６に示すインバータ回路においては、常時、正側電源Ｖｃｃ１側のトランジスタＴＲ２がオン状態に保持されて、負側電源Ｖｓｓ側のトランジスタＴＲ１が入力信号ＩＮの論理レベルに応じてオンオフ動作することにより、出力信号ＯＵＴのＬレベルにあっては、トランジスタＴＲ１、ＴＲ２のオン抵抗比により正側電源Ｖｃｃ１、負側電源Ｖｓｓの電位差を分圧した信号レベルになる。これにより出力信号ＯＵＴのＬレベルを十分に立ち下げるためには、負側電源Ｖｓｓ側のトランジスタＴＲ１の形状を、正側電源Ｖｃｃ１側のトランジスタＴＲ２に比して十分に大型化し、これらトランジスタＴＲ１、ＴＲ２のオン抵抗比を十分に大きくすることが必要になる。具体的には、これらトランジスタＴＲ１、ＴＲ２のチャンネル幅を１０００／７〔μｍ〕、１０／７〔μｍ〕程度により作成することが必要になる。これによりこのようなＴＦＴによるインバータ回路においては、レイアウトに大きな面積が必要となる問題がある。
【０００７】
これに対してディスプレイ装置１において、このようなインバータ回路の駆動対象においては、画素部の形状の大型化、高解像度化により、寄生容量が増大する。また上述したようにトランジスタＴＲ２を大型化すると、その分、インバータ回路の出力容量Ｃｐも増大する。このような負荷の容量が増大した場合に、高い過渡応答特性を確保するためには、インバータ回路における出力インピーダンスを一段と小さくすることが必要であり、このためには、トランジスタＴＲ１、ＴＲ２の双方をさらに大型化してトランジスタＴＲ１、ＴＲ２のオン抵抗を一段と小さくすることが必要になる。具体的に、トランジスタＴＲ２のチャンネル幅を上述した値の１００倍の１０００／７〔μｍ〕に設定すると、トランジスタＴＲ１のチャンネル幅にあっては、１０００００／７〔μｍ〕程度に設定することが必要になり、さらに一段とインバータ回路のレイアウトに大きな面積が必要となる。
【０００８】
このようにインバータ回路のレイアウトに大きな面積が必要となると、ディスプレイ装置においては、狭額縁化が困難になり、得られるパネルサイズも制限されてしまう。
【０００９】
また図６のインバータ回路においては、正側電源Ｖｃｃ１側のトランジスタＴＲ２が常時オン状態に設定されていることにより、トランジスタＴＲ１がオン状態になると、トランジスタＴＲ２、ＴＲ１にいわゆる貫通電流が流れ、これにより消費電力が増大する問題もある。
【特許文献１】特開平５−２６５４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は以上の点を考慮してなされたもので、レイアウトに供する面積を小さくして消費電力を低減することができるバッファ回路、このバッファ回路によるディスプレイ装置の駆動回路、ディスプレイ装置を提案しようとするものである。
【課題を解決するための手段】
【００１１】
かかる課題を解決するため請求項１の発明においては、駆動信号の出力段のバッファ回路に適用して、正側電源にソース又はドレインを接続し、ドレイン又はソースが出力端に設定されてなる正側電源側のトランジスタと、正側電源側のトランジスタのドレイン又はソースに、ソース又はドレインを接続し、負側電源にドレイン又はソースを接続した正側電源側のトランジスタと同一チャンネル型の負側電源側のトランジスタとを有し、正側電源側のトランジスタのゲートに駆動信号又は駆動信号の逆極性の信号を入力し、負側電源側のトランジスタのゲートに駆動信号の逆極性の信号又は駆動信号を入力する。
【００１２】
また請求項２の発明においては、請求項１の構成において、駆動信号より駆動信号の逆極性の信号を生成するインバータ回路、又は駆動信号の逆極性の信号より駆動信号を生成するインバータ回路を有し、インバータ回路が、正側電源側のトランジスタと同一チャンネル型のトランジスタにより形成されてなるようにする。
【００１３】
また請求項３の発明においては、画素をマトリックス状に配置してなる画素部を駆動するディスプレイ装置の駆動回路に適用して、画素部の水平方向に延長する走査線にバッファ回路を介して駆動信号を出力し、バッファ回路は、正側電源にソース又はドレインを接続し、ドレイン又はソースが駆動信号の出力端に設定されてなる正側電源側のトランジスタと、正側電源側のトランジスタのドレイン又はソースに、ソース又はドレインを接続し、負側電源にドレイン又はソースを接続した正側電源側のトランジスタと同一チャンネル型の負側電源側のトランジスタとを有し、正側電源側のトランジスタのゲートに駆動信号又は駆動信号の逆極性の信号を入力し、負側電源側のトランジスタのゲートに駆動信号の逆極性の信号又は駆動信号を入力する。
【００１４】
また請求項５の発明においては、画素をマトリックス状に配置してなる画素部を駆動するディスプレイ装置の駆動回路に適用して、画素部の垂直方向に延長する信号線について、連続する所定本数の信号線に対して１つのディジタルアナログ変換回路が割り当てられ、ディジタルアナログ変換回路の出力信号を所定本数の信号線に順次振り分けて信号線を駆動し、信号線への振り分けが、信号線にそれぞれ接続されたトランジスタのバッファ回路を介した駆動信号によるオンオフ制御により実行され、バッファ回路は、正側電源にソース又はドレインを接続し、ドレイン又はソースが駆動信号の出力端に設定されてなる正側電源側のトランジスタと、正側電源側のトランジスタのドレイン又はソースに、ソース又はドレインを接続し、負側電源にドレイン又はソースを接続した正側電源側のトランジスタと同一チャンネル型の負側電源側のトランジスタとを有し、正側電源側のトランジスタのゲートに駆動信号又は駆動信号の逆極性の信号を入力し、負側電源側のトランジスタのゲートに駆動信号の逆極性の信号又は駆動信号を入力する。
【００１５】
また請求項７の発明においては、画素をマトリックス状に配置してなる画素部と、画素部を駆動する駆動回路とを有するディスプレイ装置に適用して、駆動回路は、画素部の水平方向に延長する走査線にバッファ回路を介して駆動信号を出力し、バッファ回路は、正側電源にソース又はドレインを接続し、ドレイン又はソースが駆動信号の出力端に設定されてなる正側電源側のトランジスタと、正側電源側のトランジスタのドレイン又はソースに、ソース又はドレインを接続し、負側電源にドレイン又はソースを接続した正側電源側のトランジスタと同一チャンネル型の負側電源側のトランジスタとを有し、正側電源側のトランジスタのゲートに駆動信号又は駆動信号の逆極性の信号を入力し、負側電源側のトランジスタのゲートに駆動信号の逆極性の信号又は駆動信号を入力する。
【００１６】
また請求項８の発明においては、画素をマトリックス状に配置してなる画素部と、画素部を駆動する駆動回路とを有するディスプレイ装置に適用して、駆動回路は、画素部の垂直方向に延長する信号線について、連続する所定本数の信号線に対して１つのディジタルアナログ変換回路が割り当てられ、ディジタルアナログ変換回路の出力信号を所定本数の信号線に順次振り分けて信号線を駆動し、信号線への振り分けが、信号線にそれぞれ接続されたトランジスタのバッファ回路を介した駆動信号によるオンオフ制御により実行され、バッファ回路は、正側電源にソース又はドレインを接続し、ドレイン又はソースが駆動信号の出力端に設定されてなる正側電源側のトランジスタと、正側電源側のトランジスタのドレイン又はソースに、ソース又はドレインを接続し、負側電源にドレイン又はソースを接続した正側電源側のトランジスタと同一チャンネル型の負側電源側のトランジスタとを有し、正側電源側のトランジスタのゲートに駆動信号又は駆動信号の逆極性の信号を入力し、負側電源側のトランジスタのゲートに駆動信号の逆極性の信号又は駆動信号を入力する。
【００１７】
請求項１の構成により、駆動信号の出力段のバッファ回路に適用して、正側電源にソース又はドレインを接続し、ドレイン又はソースが出力端に設定されてなる正側電源側のトランジスタと、正側電源側のトランジスタのドレイン又はソースに、ソース又はドレインを接続し、負側電源にドレイン又はソースを接続した正側電源側のトランジスタと同一チャンネル型の負側電源側のトランジスタとを有し、正側電源側のトランジスタのゲートに駆動信号又は駆動信号の逆極性の信号を入力し、負側電源側のトランジスタのゲートに駆動信号の逆極性の信号又は駆動信号を入力すれば、これらトランジスタを相補的にオンオフ動作させて駆動信号を出力することができる。これにより大きな容量による駆動対象を駆動する場合にあっても、これらトランジスタを小型に形成して、十分な過渡応答特性を確保し、さらには十分な信号レベルによるＨレベル、Ｌレベルを確保することができ、さらには消費電力を低減することができる。
【００１８】
また請求項２の構成により、請求項１の構成において、駆動信号より駆動信号の逆極性の信号を生成するインバータ回路、又は駆動信号の逆極性の信号より駆動信号を生成するインバータ回路を有し、インバータ回路が、正側電源側のトランジスタと同一チャンネル型のトランジスタにより形成されてなるようにすれば、単に駆動信号又は駆動信号の逆極性の信号を供給するだけでバッファ回路を形成することができる。
【００１９】
これにより請求項３、請求項５の構成によれば、それぞれ走査線、信号線の駆動回路に適用して、レイアウトに供する面積を小さくして消費電力を低減することができるバッファ回路による駆動回路を提供することができる。また請求項７、請求項８の構成によれば、このような駆動回路によるディスプレイ装置を提供することができる。
【発明の効果】
【００２０】
本発明によれば、駆動信号の出力段に適用してレイアウトに供する面積を小さくして消費電力を低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００２２】
（１）実施例の構成
図２は、本発明の実施例に係るディスプレイ装置を示すブロック図である。このディスプレイ装置２１は、有機ＥＬ素子による画素をマトリックス状に配置してなる画素部２２、この画素部２２に水平方向に延長するように設けられた走査線ＳＣＮＡ、ＳＣＮＢを介して画素部２２に駆動信号を出力する垂直駆動回路２３Ａ、２３Ｂ、この画素部２２に垂直方向に延長するように設けられた信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢを介して各画素の階調を設定する水平駆動回路２４がアモルファスシリコンによるＮチャンネル型のＴＦＴによりガラス基板２５上に一体に作成されるようになされている。このディスプレイ装置２１は、垂直駆動回路２３Ａ、２３Ｂ、水平駆動回路２４の動作に必要な各種駆動信号、クロック等をタイミングジェネレータ（ＴＧ）２６により生成してこのガラス基板２５上の垂直駆動回路２３Ａ、２３Ｂ、水平駆動回路２４に供給し、また各画素の階調を指示する階調データＤ１を水平駆動回路２４に供給し、これにより所望の画像を表示するようになされている。
【００２３】
図１は、垂直駆動回路２３Ａを示す接続図である。垂直駆動回路２３Ａは、タイミングジェネレータ２６から出力される駆動信号Ｓ１をシフトレジスタ３１に入力し、このシフトレジスタ３１を構成するラッチ回路３１Ａ、３１Ｂ、３１Ｃ、……によりこの駆動信号Ｓ１を順次画素部２２の垂直方向に転送し、各ラッチ回路３１Ａ、３１Ｂ、３１Ｃ、……の出力信号をそれぞれバッファ回路３２Ａ、３２Ｂ、３２Ｃ、……により画素部２２の各走査線ＳＣＮＡに出力する。なお垂直駆動回路２３Ｂにおいては、この転送に供するタイミングジェネレータ２６から出力される駆動信号が異なる点を除いて、垂直駆動回路２３Ａと同一に構成されることにより、以下においては垂直駆動回路２３Ｂについての説明は省略する。
【００２４】
すなわちこの垂直駆動回路２３Ａにおいて、シフトレジスタ３１は、所定のクロックにより入力信号をラッチして出力するラッチ回路３１Ａ、３１Ｂ、３１Ｃ、……を直列接続して形成され、先頭段のラッチ回路３１Ａにタイミングジェネレータ２６で生成される駆動信号Ｓ１が入力され、これによりこの駆動信号Ｓ１をクロックを基準にして順次転送して各走査線ＳＣＮＡの駆動信号を生成するようになされている。
【００２５】
バッファ回路３２Ａ、３２Ｂ、３２Ｃ、……は、それぞれ各ラッチ回路３１Ａ、３１Ｂ、３１Ｃ、……の出力信号により対応する走査線ＳＣＮＡを駆動し、この実施例では、インバータ回路により形成されるようになされている。ここでこれらバッファ回路３２Ａ、３２Ｂ、３２Ｃ、……は、入力信号が異なる点を除いて、同一に構成されることにより、以下においては、先頭段のバッファ回路３２Ａについて詳細に説明し、次段以降のバッファ回路３２Ｂ、３２Ｃ、……については、重複した説明は省略する。
【００２６】
ここでバッファ回路３２Ａは、Ｎチャンネル型のトランジスタＴＲ２のドレインを正側電源Ｖｃｃ１に接続し、また同様のＮチャンネル型のトランジスタＴＲ１のドレインをトランジスタＴＲ２のソースに接続し、さらにこのトランジスタＴＲ１のソースを負側電源Ｖｓｓに接続する。これによりバッファ回路３２Ａは、同一チャンネルのトランジスタＴＲ１、ＴＲ２を直列に接続して正側電源Ｖｃｃ１及び負側電源Ｖｓｓ間に配置するようになされている。なおこの実施例では、この負側電源Ｖｓｓがアースに設定されるようになされている。
【００２７】
さらにバッファ回路３２Ａは、図３に示すように、この負側電源Ｖｓｓ側のトランジスタＴＲ１のゲートに、対応するラッチ回路３１Ａからの入力信号ＩＮ（図３（Ａ））が入力されるのに対し、正側電源Ｖｃｃ１側のトランジスタＴＲ２のゲートには、この入力信号ＩＮの反転信号ＩＮＸ（図３（Ｂ））が入力されるようになされ、これにより入力信号ＩＮの論理レベルに応じてトランジスタＴＲ１及びＴＲ２を相補的にオンオフ動作させるようになされている。バッファ回路３２Ａは、これらトランジスタＴＲ１及びＴＲ２の接続中点出力ＯＵＴを対応する走査線ＳＣＮＡに出力するようになされている。なおこのようにしてトランジスタＴＲ１、ＴＲ２を相補的にオンオフ動作させて、トランジスタＴＲ１、ＴＲ２をそれぞれオン状態、オフ状態に設定した状態で、出力信号ＯＵＴがカットオフしないように、反転信号ＩＮＸの論理Ｈレベルにおいては、正側電源Ｖｃｃ１に対してトランジスタＴＲ２のしきい値電圧Ｖｔｈより高い電圧に設定されるようになされている。これによりバッファ回路３２Ａにおいては、寄生容量の大きな走査線ＳＣＮＡを駆動する場合にあっても、トランジスタＴＲ１、ＴＲ２の形状を大型化することなく、高い過渡応答特性を確保して出力信号ＯＵＴの信号レベルを十分に立ち下げ、立ち上げることができるようになされている。また消費電力を低減することができるようになされている。
【００２８】
さらにこのバッファ回路３２Ａは、このような入力信号ＩＮの反転信号ＩＮＸが、トランジスタＴＲ３、ＴＲ４によるインバータ回路３３により形成される。すなわちインバータ回路３３は、トランジスタＴＲ１及びＴＲ２と同様に、Ｎチャンネル型のトランジスタＴＲ３、ＴＲ４を直列に接続して正側電源Ｖｃｃ３及び負側電源Ｖｓｓ間に配置するようになされ、正側電源Ｖｃｃ３側のトランジスタＴＲ３のゲートが所定の正側電源Ｖｃｃ２に接続され、また負側電源Ｖｓｓ側のトランジスタＴＲ４のゲートに入力信号ＩＮが入力される。インバータ回路３３は、これらトランジスタＴＲ３及びＴＲ４の接続中点出力を入力信号ＩＮの反転信号ＩＮＸとしてトランジスタＴＲ２のゲートに出力するようになされている。なおバッファ回路３２Ａにおいては、上述したように、正側電源Ｖｃｃ１に対してトランジスタＴＲ２のしきい値電圧Ｖｔｈより高い電圧に反転信号ＩＮＸの論理Ｈレベルを設定するように、正側電源Ｖｃｃ２、Ｖｃｃ３が設定されるようになされている。
【００２９】
バッファ回路３２Ａにおいては、これらトランジスタＴＲ１〜ＴＲ４が、通常のトランジスタと同様に、ゲート長１０００／７〔μｍ〕程度により形成されるようになされている。
【００３０】
これに対して図４は、水平駆動回路２４を示すブロック図である。ここでこのディスプレイ装置２１の画素部２２においては、赤色、緑色、青色の画素が水平方向に順次循環的に繰り返されて、垂直方向には赤色、緑色、青色の画素がそれぞれ連続するいわゆる縦ストライプにより形成され、これによりそれぞれ赤色の画素を駆動する赤色用の信号線ＳＩＧＲ、緑色の画素を駆動する信号線ＳＩＧＧ、青色の画素を駆動する信号線ＳＩＧＢが順次循環的に繰り返されるようになされている。水平駆動回路２４は、水平方向に連続する赤色、緑色、青色による３つの画素を組にして、信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢを駆動する。このためこのディスプレイ装置２１では、赤色の画素について階調を指示する階調データＤ１が１ライン分連続した後、緑色の画素について階調を指示する階調データＤ１が１ライン分連続し、さらに青色の画素について階調を指示する階調データＤ１が１ライン分連続し、これらが繰り返されて水平駆動回路２４に入力されるようになされている。
【００３１】
水平駆動回路２４において、ラッチ回路（Ｒ）４１Ａ、４１Ｂ、……は、水平方向に連続する赤色、緑色、青色による３つの画素の組に対応して設けられ、このようにして入力される階調データＤ１を順次循環的にラッチして出力する。ディジタルアナログ変換回路（Ｄ／Ａ）４２Ａ、４２Ｂ、……は、それぞれラッチ回路４１Ａ、４１Ｂ、……のラッチ結果をディジタルアナログ変換処理して出力する。トランジスタＴＲＲ、ＴＲＧ、ＴＲＢは、それぞれセレクト信号ＳＥＬＲ、ＳＥＬＧ、ＳＥＬＢにより制御されて順次循環的にオン動作し、ディジタルアナログ変換回路４２Ａ、４２Ｂ、……の出力信号をそれぞれ赤色用の信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢに出力する。これにより水平駆動回路２４では、ラッチ回路４１Ａ、４１Ｂ、……、ディジタルアナログ変換回路４２Ａ、４２Ｂ、……を３つの信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢで共用するようになされ、その分、構成を簡略化するようになされている。
【００３２】
しかしながらこのようにしてディジタルアナログ変換回路４２Ａ、４２Ｂ、……の出力信号をトランジスタＴＲＲ，ＴＲＧ、ＴＲＢにより各信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢに振り分けるようにして、これらトランジスタＴＲＲ、ＴＲＧ、ＴＲＢを制御するセレクト信号ＳＥＬＲ、ＳＥＬＧ、ＳＥＬＢにおいては、水平方向に連続する赤色、緑色、青色の画素に対応してそれぞれ設けられた多数のトランジスタＴＲＲ，ＴＲＧ、ＴＲＢを駆動することが必要になる。このためこの実施例においては、垂直駆動回路２３Ａ、２３Ｂについて上述したインバータ回路によるバッファ回路と同一構成によるバッファ回路４３Ｒ、４３Ｇ、４３Ｂを介してこれらセレクト信号ＳＥＬＲ、ＳＥＬＧ、ＳＥＬＢがそれぞれトランジスタＴＲＲ，ＴＲＧ、ＴＲＢのゲートに供給される。
【００３３】
すなわちこの水平駆動回路２４では、各水平走査期間の開始のタイミングで一定期間の間立ち上がる基準信号ＳＨを、ラッチ回路４４Ｒ、４４Ｇ、４４Ｂにより順次転送し、これによりセレクト信号ＳＥＬＲ、ＳＥＬＧ、ＳＥＬＢを生成する。水平駆動回路２４は、このセレクト信号ＳＥＬＲ、ＳＥＬＧ、ＳＥＬＢをそれぞれバッファ回路４３Ｒ、４３Ｇ、４３Ｂを介してトランジスタＴＲＲ，ＴＲＧ、ＴＲＢのゲートに供給する。
【００３４】
（２）実施例の動作
以上の構成において、このディスプレイ装置２１は（図２）、垂直駆動回路２３Ａ、２３Ｂにより走査線ＳＣＮＡ、ＳＣＮＢを駆動して、信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢにより画素部２２の各画素の階調が設定され、これにより所望の画像が表示される。ディスプレイ装置２１では（図１）、このような走査線ＳＣＮＡ、ＳＣＮＢの駆動に供する駆動信号ＯＵＴが、タイミングジェネレータ２６から出力される駆動信号Ｓ１をシフトレジスタ３１を構成するラッチ回路３１Ａ、３１Ｂ、３１Ｃ、……で順次転送して形成され、バッファ回路３２Ａ、３２Ｂ、３２Ｃ、……を介してこの駆動信号が走査線ＳＣＮＡ、ＳＣＮＢに出力される。
【００３５】
ディスプレイ装置２１では、このバッファ回路３２Ａ、３２Ｂ、３２Ｃ、……が、ソース及びドレインを接続してなるＮチャンネル型のＴＦＴであるトランジスタＴＲ１、ＴＲ２を正側電源Ｖｃｃ１及び負側電源Ｖｓｓ間に直列に設け、これらトランジスタＴＲ１、ＴＲ２が駆動信号ＩＮ及び駆動信号ＩＮと逆極性の信号ＩＮＸにより駆動される。これによりディスプレイ装置２１では、このトランジスタＴＲ１、ＴＲ２が相補的にオンオフ動作して走査線ＳＣＮＡ、ＳＣＮＢを駆動し、負側電源Ｖｓｓ側のトランジスタＴＲ１のオン動作により走査線ＳＣＮＡ、ＳＣＮＢ、このトランジスタＴＲ２等の容量に保持されてなる電荷をトランジスタＴＲ２により放電させて走査線ＳＣＮＡ、ＳＣＮＢをＬレベルに立ち下げ、またこれとは逆に、正側電源Ｖｃｃ１側のトランジスタＴＲ２のオン動作により走査線ＳＣＮＡ、ＳＣＮＢ、トランジスタＴＲ２等の容量をトランジスタＴＲ１により充電して走査線ＳＣＮＡ、ＳＣＮＢをＨレベルに立ち上げる。
【００３６】
これによりこのディスプレイ装置２１では、トランジスタＴＲ１、ＴＲ２を大型化することなく、十分に高速度な過渡応答特性を確保して、走査線ＳＣＮＡ、ＳＣＮＢの論理レベルを十分に立ち上げ、また立ち下げることができ、これらによりこのバッファ回路３２Ａ、３２Ｂ、３２Ｃ、……を走査線ＳＣＮＡ、ＳＣＮＢへの駆動信号の出力段に適用してバッファ回路３２Ａ、３２Ｂ、３２Ｃ、……のレイアウトに供する面積を小さくすることができるようになされている。従ってその分、垂直駆動回路２３Ａ、２３Ｂを小面積により作成して、ディスプレイ装置２１を狭額縁化することができるようになされている。
【００３７】
またこのようにトランジスタＴＲ１、ＴＲ２においては、相補的にオンオフ動作することにより、双方のトランジスタＴＲ１、ＴＲ２がオン状態に設定されて生じる貫通電流については、これを防止し得、その分、消費電力を低減することができるようになされている。
【００３８】
ディスプレイ装置２１では（図３）、さらに連続する複数の信号線である赤色、緑色、青色用の３つの信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢを組にして、これら３つの信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢに１つのディジタルアナログ変換回路４２Ａ、４２Ｂ、……が割り当てられ、このディジタルアナログ変換回路４２Ａ、４２Ｂ、……の出力信号をこれら複数の信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢに順次振り分けて信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢが駆動される。ディスプレイ装置２１では、この信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢへの振り分けが、信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢにそれぞれ接続されたトランジスタＴＲＲ、ＴＲＧ、ＴＲＢの、バッファ回路４３Ｒ、４３Ｇ、４３Ｂを介した駆動信号によるオンオフ制御により実行される。
【００３９】
しかしてこのように各信号線ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢにトランジスタＴＲＲ、ＴＲＧ、ＴＲＢを設けて、このトランジスタＴＲＲ、ＴＲＧ、ＴＲＢをオンオフ制御する場合にあっても、画素部の形状の大型化、高解像度化により、駆動に供するトランジスタの数が増大し、大きな容量に係る負荷を充放電してトランジスタＴＲＲ、ＴＲＧ、ＴＲＢのゲート電圧を立ち上げ、立ち下げてこれらトランジスタＴＲＲ、ＴＲＧ、ＴＲＢをオンオフ制御することが必要になる。
【００４０】
しかしながらこの実施例においては、これらトランジスタＴＲＲ、ＴＲＧ、ＴＲＢのオンオフ制御についても、垂直駆動回路２３Ａ、２３Ｂの出力段に設けられてなるバッファ回路３２Ａ、３２Ｂ、……と同様のバッファ回路４３Ｒ、４３Ｇ、４３Ｂを介して実行され、これによりこの水平駆動回路２４に関しても、レイアウトに供する面積を小さくして狭額縁化することができ、また消費電力を低減することができるようになされている。
【００４１】
（３）実施例の効果
以上の構成によれば、単一チャンネルの１組のトランジスタのドレインソースを接続して正側電源及び負側電源の間に配置し、これら１組のトランジスタを相補的に信号レベルが変化する駆動信号により駆動することにより、レイアウトに供する面積を小さくして消費電力を低減することができる。
【００４２】
またこのような構成に係るバッファ回路に、同一のチャンネルによるトランジスタによりインバータ回路を設け、駆動信号の逆極性の信号を生成することにより、バッファ回路に対して単に駆動信号を供給するだけの簡易な構成により、レイアウトに供する面積を小さくして消費電力を低減することができる。
【００４３】
またこのようなバッファ回路を、走査線を駆動する垂直駆動回路に適用することにより、垂直駆動回路を小さい面積により作成してディスプレイ装置を狭額縁化することができ、さらにはディスプレイ装置の消費電力を少なくすることができる。
【００４４】
またディジタルアナログ変換回路の出力信号をトランジスタの制御により複数の信号線に振り分けるようにして、このトランジスタの制御に供する駆動信号の出力段にこのバッファ回路を適用することにより、水平駆動回路を小さい面積により作成してディスプレイ装置を狭額縁化することができ、さらにはディスプレイ装置の消費電力を少なくすることができる。
【実施例２】
【００４５】
なお上述の実施例においては、インバータ回路によるバッファ回路により入力信号の反転信号を出力する場合に本発明を適用する場合について述べたが、本発明はこれに限らず、入力信号と同一極性により信号出力する場合にも広く適用することができる。なおこの場合、バッファ回路においては、図１に示す構成において、入力信号により正側電源Ｖｃｃ１側のトランジスタＴＲ２を駆動し、インバータ回路３３の出力信号により負側電源Ｖｓｓ側のトランジスタＴＲ１を駆動して、入力信号ＩＮと同一極性による出力信号ＯＵＴを出力することができる。
【００４６】
また上述の実施例においては、バッファ回路に設けたインバータ回路により入力信号と逆極性の信号を生成する場合について述べたが、本発明はこれに限らず、例えばラッチ回路から直接極性の異なる出力信号を入力するようにしてインバータ回路を省略する場合等、極性の異なる信号の生成においては、垂直駆動回路の各部、水平駆動回路の各部、タイミングジェネレータ等で生成するようにしてもよい。
【００４７】
また上述の実施例においては、Ｎチャンネル型のトランジスタのみによりバッファ回路を形成する場合について述べたが、本発明はこれに限らず、例えばＰチャンネル型のトランジスタのみによりバッファ回路を形成する場合にも広く適用することができる。なおこの場合、ソースとドレインとの接続関係は上述した実施例１とは逆の接続関係となる。
【００４８】
また上述の実施例においては、本発明を有機ＥＬ素子によるディスプレイ装置に適用する場合について述べたが、本発明はこれに限らず、液晶によるディスプレイ装置等、さらには各種の駆動回路に広く適用することができる。
【００４９】
また上述の実施例においては、アモルファスシリコンによるＴＦＴによるバッファ回路に本発明を適用する場合について述べたが、本発明はこれに限らず、ポリシリコン、単結晶シリコンによるバッファ回路、駆動回路に広く適用することができる。
【産業上の利用可能性】
【００５０】
本発明は、例えば有機ＥＬ素子によるディスプレイ装置に適用することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施例１に係るディスプレイ装置に適用される垂直駆動回路を示す接続図である。
【図２】本発明の実施例１に係るディスプレイ装置を示すブロック図である。
【図３】図１の垂直駆動回路におけるバッファ回路の動作の説明に供するタイムチャートである。
【図４】図２のディスプレイ装置に適用される水平駆動回路を示す接続図である。
【図５】従来のディスプレイ装置を示すブロック図である。
【図６】従来のＴＦＴによるバッファ回路を示す接続図である。
【図７】図６のバッファ回路の動作の説明に供するタイムチャートである。
【符号の説明】
【００５２】
１、２１……ディスプレイ装置、２、２２……画素部、３、２５……ガラス基板、４Ａ、４Ｂ、２３Ａ、２３Ｂ……垂直駆動回路、５、２４……水平駆動回路、３１Ａ〜３１Ｃ、４１Ａ、４１Ｂ、４４Ｒ、４４Ｇ、４４Ｂ……ラッチ回路、３２Ａ〜３２Ｃ、４３Ｒ、４３Ｇ、４３Ｂ……バッファ回路、３３……インバータ回路、４２Ａ、４２Ｂ……ディジタルアナログ変換回路、ＴＲ１〜ＴＲ４、ＴＲＲ、ＴＲＧ、ＴＲＢ……トランジスタ
【図１】
2005189680.tif 000003
【図２】
2005189680.tif 000004
【図３】
2005189680.tif 000005
【図４】
2005189680.tif 000006
【図５】
2005189680.tif 000007
【図６】
2005189680.tif 000008
【図７】
2005189680.tif 000009