(57)【要約】  【課題】  電界電子放出素子の電子放出部であるエミッタの製造工程を簡素化してコストを低減する。  【解決手段】  基板４上に、カソード電極５、絶縁層６およびゲート電極７を形成し、この基板上に、エミッタ形成領域に対応する開口１２ａを有するメタルマスク１２を配置し、陰極アーク蒸着法を用いた常温真空蒸着によって、メタルマスク１２の開口１２ａを介して蒸着物質を、前記基板の前記カソード電極上に堆積させてエミッタ８を選択的に形成するものである。【選択図】        図３
2005327504.tif 000002
【特許請求の範囲】
【請求項１】
基板と蒸着源との間に、電子放出部の形成領域に対応した開口を有するマスクを配置し、前記蒸着源からの蒸着物質を、前記マスクの開口を介して、前記基板上に堆積させて前記電子放出部を形成することを特徴とする電界電子放出素子の製造方法。
【請求項２】
前記基板上に、カソード電極、絶縁層およびゲート電極を形成する第１工程と、
前記カソード電極、絶縁層およびゲート電極が形成された前記基板上に、前記マスクを配置する第２工程と、
前記基板のカソード電極上に、前記マスクの開口を介して前記蒸着物質を堆積させて前記電子放出部を形成する第３工程とを含む請求項１記載の電界電子放出素子の製造方法。
【請求項３】
前記第３工程では、前記電子放出部を、陰極アーク蒸着法を用いて形成する請求項２記載の電界電子放出素子の製造方法。
【請求項４】
前記マスクが、メタルマスクである請求項３記載の電界電子放出素子の製造方法。
【請求項５】
前記メタルマスクの材料が、ステンレス、インバー合金、アルミニウム、および、アルミニウム合金のいずれかである請求項４記載の電界電子放出素子の製造方法。
【請求項６】
前記電子放出部が、炭素系材料からなる請求項１〜５のいずれか１項に記載の電界電子放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＤ（Field Emission Display）ようなＦＰＤ(Ｆlat Ｐanel Ｄisplay)や照明光源などの電子ビーム源として好適な電界電子放出素子の製造方法に関する。
【背景技術】
【０００２】
ＦＥＤは、真空中で電界をかけることでカソードパネルから電子を放出させ、アノードパネルに塗布した蛍光体に衝突させて発光させるものであり、消費電力が小さく、高精細な表示が可能なＦＰＤとして注目されている(例えば、特許文献１参照)。
【特許文献１】特開平９−３２０４９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
かかるＦＥＤに用いられる電界電子放出素子の電子放出部であるエミッタは、一般に、ＣＶＤを用いて、例えば、次のようにして形成される。すなわち、カソード電極、絶縁層およびゲート電極が形成された基板上に、約６００℃の高温ＣＶＤによって、例えば、ダイヤモンドライクカーボン(ＤＬＣ)のような炭素薄膜を全面に蒸着し、通常のフォトリソグラフィ工程、すなわち、レジスト塗布、レジストプリベーク、露光、現像、レジストポストベーク、エッチングおよびレジスト除去といったプロセスを経て、エミッタとなる炭素薄膜をカソード電極上に選択的に形成している。
【０００４】
このように従来では、電界電子放出素子のエミッタを選択的に形成するために、少なくとも８つ以上のプロセスを含むフォトリソグラフィ工程を用いている。このため、製造に要する時間およびコストの負担が増大するという課題がある。
【０００５】
本発明は、このような実情に鑑みてなされたものであって、電界電子放出素子の製造工程を簡素化してコストを低減することを目的とする。
【課題を解決するための手段】
【０００６】
本発明では、上記目的を達成するために、次のように構成している。
【０００７】
すなわち、本発明の電界電子放出素子の製造方法は、基板と蒸着源との間に、電子放出部の形成領域に対応した開口を有するマスクを配置し、前記蒸着源からの蒸着物質を、前記マスクの開口を介して、前記基板上に堆積させて前記電子放出部を形成するものである。
【０００８】
本発明によると、マスクの開口を介して蒸着物質を、基板上の所要の形成領域に堆積させて電子放出部を形成するので、フォトリソグラフィ工程を用いて電子放出部を選択的に形成する従来例に比べて、電界電子放出素子の製造工程を簡略化してコストの低減を図ることができる。
【０００９】
本発明の一実施態様においては、前記基板上に、カソード電極、絶縁層およびゲート電極を形成する第１工程と、前記カソード電極、絶縁層およびゲート電極が形成された前記基板上に、前記マスクを配置する第２工程と、前記基板のカソード電極上に、前記マスクの開口を介して前記蒸着物質を堆積させて前記電子放出部を形成する第３工程とを含むものである。
【００１０】
この実施態様によると、カソード電極、絶縁層およびゲート電極が形成された基板のカソード電極上に、マスクの開口を介して蒸着物質を堆積させて電子放出部を形成することができる。
【００１１】
本発明の好ましい実施態様においては、前記第３工程では、前記電子放出部を、陰極アーク蒸着法を用いて形成するものである。
【００１２】
この実施態様によると、陰極アーク蒸着法、いわゆる、カソーディックアーク蒸着法(真空アーク蒸着法)を用いて電子放出部を形成するので、ＣＶＤ(化学蒸着)と異なり、低温での形成が可能となる。
【００１３】
本発明の一実施態様においては、前記マスクが、メタルマスクである。このメタルマスクの材料は、ステンレス、インバー合金、アルミニウム、および、アルミニウム合金のいずれかであるのが好ましい。
【００１４】
この実施態様によると、陰極アーク蒸着法を用いて低温で蒸着できるので、比較的安価なステンレス等からなるメタルマスクを用いて電子放出部を形成できる。
【００１５】
本発明の好ましい実施態様においては、前記電子放出部が、炭素系材料からなる。
【００１６】
ここで、炭素系材料としては、ダイヤモンドライクカーボン、アモルファスダイヤモンド、結晶性ダイヤモンド、グラファィト、フラーレン等を挙げることができる。
【００１７】
この実施態様によると、電子放出部に炭素系材料を用いるので、比較的低い電界で電子を放出させることができる。
【発明の効果】
【００１８】
本発明によれば、基板と蒸着源との間に配置されたマスクの開口を介して、基板上の所要の領域に電子放出部を形成するので、フォトリソグラフィ工程を用いて電子放出部を選択的に形成する従来例に比べて、電界電子放出素子の製造工程を簡略化してコストの低減を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面によって本発明の実施の形態について詳細に説明する。
【００２０】
図１は、本発明に係る製造方法によって製造された電界電子放出素子を備えるＦＥＤの概略断面図であり、図２(ａ)〜(ｃ)は、本発明に係る電界電子放出素子の製造工程を示す概略断面図であり、図３は、本発明に係る電界電子放出素子の製造工程を示す斜視図である。
【００２１】
この実施の形態のＦＥＤ１は、図１に示されるように、カソード基板を構成する本発明に係る電界電子放出素子２と、この電界電子放出素子２に対向するアノード基板３と、これらを真空状態で収納支持する図示しない枠体とを備えている。
【００２２】
カソード基板を構成する電界電子放出素子２は、例えば、ガラスからなる絶縁性の基板４と、この基板４上に形成された、例えば、Ａｌ、Ｃｕ、Ｃｒ、Ｎｉなどからなるカソード電極５と、基板４およびカソード電極５上に形成されたＳｉＯ２などからなる絶縁層６と、この絶縁層６上に形成されたゲート電極７と、基板４上の所要の領域に形成された電子放出部としてのエミッタ８とを備えている。このエミッタ８は、ダイヤモンドライクカーボン、アモルファスダイヤモンド、結晶性ダイヤモンド、グラファィト、フラーレン等の炭素系材料からなる。
【００２３】
アノード基板３は、基板９と、この基板９上に所定のパターンで形成された蛍光体層１０と、その上に形成されたアノード電極１１とを備えている。
【００２４】
かかるＦＥＤにおいては、カソード電極５には、相対的な負電圧が印加され、ゲート電極７には、相対的な正電圧が印加され、アノード電極１１には、ゲート電極７よりも更に高い正電圧が印加される。これによって、エミッタ８から電子が放出されてアノード電極１１に引き付けられ、蛍光体層１０に衝突して発光し、所望の画像を表示する。
【００２５】
次に、本発明に係る電界電子放出素子２の製造方法を、図２および図３に基づいて、説明する。
【００２６】
先ず、図２(ａ)および図３に示されるように、絶縁性の基板４上に、帯状のカソード電極５、このカソード電極５に交差するように絶縁層６およびゲート電極７を形成する。
【００２７】
これらは、蒸着法、スパッタ法などの一般的真空成膜技術、フォトリソグラフィ技術を用いて形成される。
【００２８】
次に、この実施の形態では、電界電子放出素子の製造工程を簡素化するために、図２(ｂ)および図３に示されるように、基板４上に、例えば、ステンレスからなるメタルマスク１２を配置する。このメタルマスク１２には、電子放出部であるエミッタの形成領域に対応する複数の開口１２ａが形成されている。このメタルマスク１２は、その周縁部をクランプ手段などによって基板４に固定される。
【００２９】
次に、この実施の形態では、図４に示される成膜装置１３を用いてエミッタ８を成膜する。
【００３０】
この成膜装置１３は、陰極アーク放電によって陰極材料を衝撃して基板に成膜する、いわゆるカソーディックアーク成膜装置(真空アーク蒸着装置)である。この成膜装置１３は、垂直型の真空チャンバ１４を備えており、この真空チャン１４内の下方位置には、カソードアークプラズマを生成するためのアノード１５およびカソード１６が設けられている。
【００３１】
中央部に貫通孔を有するカソード１６の外周には、絶縁リング１７を介してアノード１５が設けられており、貫通孔を介して真空チャンバ１４内には、雰囲気制御ガスが供給される。
【００３２】
カソード１７は、蒸着物質であるターゲットで構成されており、このターゲットとしては、例えば、ダイヤモンドライクカーボン等の炭素膜を成膜する場合には、グラファイトターゲットが用いられる。
【００３３】
カソード１６とアノード１５との間には、アーク放電用電源１８によって電圧が印加される。
【００３４】
真空チャンバ１４内の上方には、カソード１６に対向するように、メタルマスク１２が装着された基板４が配置されている。すなわち、基板４と蒸着源であるカソード１６との間に、メタルマスク１２が配置されている。この基板４は、基板ホルダ２１に保持されており、基板ホルダ２１は、絶縁体２０を介して支持されている。
【００３５】
この実施の形態の成膜装置１３では、図示しない真空排気装置によって、例えば、１０−７ｔｏｒｒまで真空引きすることができる。
【００３６】
この成膜装置１３では、カソード１６とアノード１５との間に高電圧を印加して矢符Ａで示されるようにアーク放電を発生させる。このアーク放電の発生により、陰極材料（ターゲット材料）が蒸発するとともに、イオン化され、ターゲット表面付近にプラズマが生成される。このプラズマ中のイオンを、上方の基板４に導いて堆積させてエミッタ８を形成するものである。このエミッタ８の膜厚としては、好ましくは数ｎｍから数μｍの範囲であり、より好ましくは数ｎｍから数百ｎｍの範囲である。
【００３７】
この実施の形態では、上述のように、基板４上に、メタルマスク１２を密着して配置し、このメタルマスク１２の開口１２ａを介して、エミッタ８を自己整合的に蒸着するものである。
【００３８】
これによって、図２(ｃ)に示されるように、カソード電極５の所定の領域に、炭素膜からなる電子放出部としてのエミッタ８が形成されることになる。
【００３９】
このように、メタルマスク１２を介して、カソーディックアーク法を用いてエミッタ８を形成するので、フォトリソグラフィ工程を用いてエミッタを形成する従来例に比べて、製造工程が簡素化され、製造コストの低減を図ることができる。
【００４０】
しかも、カソーディックアーク法を用いて常温蒸着を行うので、メタルマスク１２には、６００℃程度の高温で蒸着を行うＣＶＤを用いた場合のように、特別な耐熱性を要求されることもなく、比較的に安価な材料のメタルマスクを使用できる。
【００４１】
(実施例)
幅が４５０μｍ、間隔が５５０μｍの配線を基板上に形成し、その配線の上にエミッタを成長させるために、間隔が６００μｍで、４００μｍ×４００μｍの正方形の開口を有する厚さ１００μｍのＳＵＳ４３０からなるメタルマスクを製作した。
【００４２】
このメタルマスクを、その開口が、基板上の配線に対応するように位置合わせして配置し、上述の成膜装置１３を用いて常温真空蒸着を行うことによって、エミッタを成膜した。
【００４３】
この常温真空蒸着の結果、メタルマスクに曲がり(歪み)は認められず、配線上の所望の領域に、エミッタを成長させることができた。
【００４４】
このエミッタを選択的に成長させた基板と、配線を形成することなく全面にエミッタを成長させた基板とのエミッション特性を比較した。
【００４５】
図５にその結果を示す。全面にエミッタ(炭素膜)を成長させた基板では、電界が１２Ｖ／μｍ程度で電流密度の増加が認められるのに対して、メタルマスクを用いた配線上にエミッタを選択的に成長させた基板では、電界が６Ｖ／μｍ程度で電流密度の増加が認められ、エミッション特性が優れていることが確認された。
【産業上の利用可能性】
【００４６】
本発明は、ＦＰＤなどに用いられる電界電子放出素子として有用である。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る電界電子放出素子の製造方法によって製造された電界電子放出素子を備えるＦＥＤの概略断面図である。
【図２】本発明に係る電界電子放出素子の製造工程を示す概略断面図である。
【図３】本発明に係る電界電子放出素子の製造工程を示す斜視図である。
【図４】成膜装置の概略構成図である。
【図５】エミッタをパターン形成した基板とエミッタを全面形成した基板とのエミッション特性を示す図である。
【符号の説明】
【００４８】
１  ＦＥＤ              ２  電界電子放出素子
４  基板                ５  カソード電極
６  絶縁層              ７  ゲート電極
８  エミッタ(電子放出部)１２  メタルマスク
【図１】
2005327504.tif 000003
【図２】
2005327504.tif 000004
【図３】
2005327504.tif 000005
【図４】
2005327504.tif 000006
【図５】
2005327504.tif 000007