(57)【要約】【課題】  ＩＩＲフィルタのパイプライン演算を迅速に行うことができるようにする。【解決手段】  ステップＳ２１乃至ステップＳ２５におけるパイプライン演算の結果に依存するステップＳ３０におけるパイプライン演算の、ステップＳ２５の処理が完了するまでの待ち時間の間、他のパイプライン演算の結果に依存しないステップＳ２６乃至ステップＳ２９におけるパイプライン演算を並列処理するようにしたので、フィルタ処理を迅速に行うことができる。本発明は、オーディオ信号の帯域処理を行う装置に適用される。【選択図】  図１２
2005032089.tif 000002
【特許請求の範囲】
【請求項１】
第１のＩＩＲフィルタの第１のパイプライン演算と、第２のＩＩＲフィルタの第２のパイプライン演算の中の、前記第１のパイプライン演算の結果に依存しない第３のパイプライン演算とを実行する第１の実行手段と、
前記第１の実行手段により前記第１のパイプライン演算および前記第３のパイプライン演算が実行された後、前記第２のパイプライン演算の中の前記第１のパイプライン演算の結果に依存する第４のパイプライン演算を、前記第１のパイプライン演算の結果に基づいて実行する第２の実行手段と
を備えることを特徴とする演算装置。
【請求項２】
第１のＩＩＲフィルタの第１のパイプライン演算と、第２のＩＩＲフィルタの第２のパイプライン演算の中の、前記第１のパイプライン演算の結果に依存しない第３のパイプライン演算とを実行する第１の実行ステップと、
前記第１の実行ステップの処理で前記第１のパイプライン演算および前記第３のパイプライン演算が実行された後、前記第２のパイプライン演算の中の前記第１のパイプライン演算の結果に依存する第４のパイプライン演算を、前記第１のパイプライン演算の結果に基づいて実行する第２の実行ステップと
を含むことを特徴とする演算方法。
【請求項３】
第１のＩＩＲフィルタの第１のパイプライン演算と、第２のＩＩＲフィルタの第２のパイプライン演算の中の、前記第１のパイプライン演算の結果に依存しない第３のパイプライン演算との実行を制御する第１の実行制御制御ステップと、
前記第１の実行制御ステップの処理で前記第１のパイプライン演算および前記第３のパイプライン演算が実行された後、前記第２のパイプライン演算の中の前記第１のパイプライン演算の結果に依存する第４のパイプライン演算の、前記第１のパイプライン演算の結果に基づく実行を制御する第２の実行制御ステップと
を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。
【請求項４】
第１のＩＩＲフィルタの第１のパイプライン演算と、第２のＩＩＲフィルタの第２のパイプライン演算の中の、前記第１のパイプライン演算の結果に依存しない第３のパイプライン演算との実行を制御する第１の実行制御制御ステップと、
前記第１の実行制御ステップの処理で前記第１のパイプライン演算および前記第３のパイプライン演算が実行された後、前記第２のパイプライン演算の中の前記第１のパイプライン演算の結果に依存する第４のパイプライン演算の、前記第１のパイプライン演算の結果に基づく実行を制御する第２の実行制御ステップと
を含む処理をコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算装置および方法、記録媒体、並びにプログラムに関し、特に、ＩＩＲフィルタのパイプライン演算を迅速に行うことができるようにした演算装置および方法、記録媒体、並びにプログラムに関する。
【背景技術】
【０００２】
図１は、パイプライン演算装置１の構成例を示している。
【０００３】
演算部２は、例えば、図２に示すように、命令のフェッチ（fetch）、デコード（decode）、実行（execute）、結果の書き戻し（store）といった処理が６段のパイプラインステージからなるパイプライン演算を実行する。メモリ３は、演算部２がそのパイプライン演算を行う上で必要なデータを適宜記憶する。
【０００４】
演算部２は、図３に示すように、いまから実行するパイプライン演算Ｐ２が、パイプライン演算Ｐ１の結果に依存しない場合、パイプライン演算Ｐ２を、パイプライン演算Ｐ１の実行から１クロック遅れて（１クロックの待ち時間Ｔｗで）開始し、それらの演算を並列に実行する。
【０００５】
一方、パイプライン演算Ｐ２が、パイプライン演算Ｐ１の結果に依存する場合、演算部２は、図４に示すように、パイプライン演算Ｐ２を、パイプライン演算Ｐ１の完了後に行う。すなわちこの場合、パイプライン演算Ｐ２は、パイプライン演算Ｐ１の開始から、６クロック分遅れて（６クロックの待ち時間Ｔｗで）開始されるので、図３に示したパイプライン演算Ｐ１の結果に依存しない場合に比べ、５クロック分長い待ち時間が必要となる。
【０００６】
図５は、パイプライン演算装置１がパイプライン演算を行うことによって実現される、２段のＩＩＲ(Infinite Impulse Response)フィルタ１１−１，１１−２のアーキテクチャを示している。なお、ＩＩＲフィルタのアーキテクチャに関しては、下記に示す特許文献などに示されている。
【０００７】
従来のパイプライン演算装置１は、このＩＩＲフィルタ１１のパイプライン演算を、ストレートフォワードの順番で実行するので、後述するように、他のパイプライン演算の結果に依存するパイプライン演算の長い待ち時間Ｔｗの間、並列処理がなされず、その分、パイプライン演算を迅速に行うことができなかった。
【０００８】
このパイプライン演算の手順について、図６のフローチャートを参照して説明する。なお、図６の各ステップでの処理は、パイプライン演算により実行される。また図５中、丸印で囲まれているＳ１乃至Ｓ１１の文字は、図６におけるステップＳ１乃至ステップＳ１１に対応している。すなわち処理の順番を示している。
【０００９】
はじめにステップＳ１において、演算部２に入力されてメモリ３に記憶されたデータＡ０が読み出されるとともに、データＡ０がＩＩＲフィルタ１１−１の積算器２１−１において係数ｔ１と乗算される。そして、その結果得られたデータが、加算器２３−１により保持される。
【００１０】
ステップＳ２において、ＩＩＲフィルタ１１−１のレジスタ２２−１から、そこに記憶されているデータＡ１が読み出されるとともに、積算器２１−２において係数ｔ２と乗算される。そしてその乗算の結果得られたデータが、加算器２３−１によりステップＳ１で保持されたデータに累積加算される。
【００１１】
次に、ステップＳ３において、レジスタ２２−２から、そこに記憶されているデータＡ２が読み出されるとともに、積算器２１−３において係数ｔ３と乗算される。そしてその結果得られたデータが、加算器２３−１によりステップＳ２で保持されたデータに累積加算される。
【００１２】
ステップＳ４において、レジスタ２２−３から、そこに記憶されているデータＢ１が読み出されるとともに、積算器２１−４において係数ｔ４と乗算される。そしてその結果得られたデータが、加算器２３−１によりステップＳ３で保持されたデータに累積加算される。
【００１３】
次に、ステップＳ５において、レジスタ２２−４から、そこに記憶されているデータＢ２が読み出されるとともに、積算器２１−５において係数ｔ５と乗算される。そしてその結果得られたデータが、加算器２３−１によりステップＳ４で保持されたデータに累積加算される。
【００１４】
このようにステップＳ５の処理が完了し、ステップＳ１乃至ステップＳ５における乗算結果の合計値Ｂ０が得られると、合計値Ｂ０が、メモリ３の、そのとき初期化されている所定の領域（領域Ｍａ）に記憶され、ステップＳ６において、領域Ｍａから、データＢ０が読み出されるとともに、ＩＩＲフィルタ１１−２に出力され、その積算器２１−６において係数ｔ６と乗算される。そしてその結果得られたデータが、加算器２３−２により保持される。
【００１５】
次に、ステップＳ７において、レジスタ２２−３から、そこに記憶されているデータＢ１が読み出されるとともに、積算器２１−７において係数ｔ７と乗算される。そしてその結果得られたデータが、加算器２３−２によりステップＳ６で保持されたデータに累積加算される。
【００１６】
ステップＳ８において、レジスタ２２−４から、そこに記憶されているデータＢ２が読み出されるとともに、積算器２１−８において係数ｔ８と乗算される。そしてその結果得られたデータが、加算器２３−２によりステップＳ７で保持されたデータに累積加算される。
【００１７】
次に、ステップＳ９において、レジスタ２２−５から、そこに記憶されているデータＣ１が読み出されるとともに、積算器２１−９において係数ｔ９と乗算される。そしてその結果得られたデータが、加算器２３−２によりステップＳ８で保持されたデータに累積加算される。
【００１８】
ステップＳ１０において、レジスタ２２−６から、そこに記憶されているデータＣ２が読み出されるとともに、積算器２１−１０において係数ｔ１０と乗算される。そしてその結果得られたデータが、加算器２３−２によりステップＳ９で保持されたデータに累積加算される。
【００１９】
このようにステップＳ１０の処理が完了し、ステップＳ６乃至ステップＳ１０における乗算結果の合計値Ｃ０が得られると、合計値Ｃ０が、メモリ３の、そのとき初期化されている所定の領域（領域Ｍｂ）に記憶され、ステップＳ１１において、領域Ｍｂから、データＣ０が読み出され、外部に出力される。
【００２０】
以上のような処理が、パイプライン演算装置１に入力された入力データがメモリ３に記憶される毎に行われる。
【特許文献１】特開平５−２９１８８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
このように、従来のパイプライン演算装置１は、ステップＳ１乃至ステップＳ５およびステップＳ７乃至ステップＳ１０における、他のパイプライン演算の結果に依存しないパイプライン演算、並びにステップＳ６における他のパイプライン演算の結果に依存するパイプライン演算を、図７に示すように、ストレートフォワードの順番で（ステップＳ１乃至ステップＳ１０の順番で）実行するので、ステップＳ６におけるパイプライン演算の待ち時間Ｔｗの間並列処理がなされず、ＩＩＲフィルタ１１の演算を迅速に行うことができなかった。
【００２２】
本発明はこのような状況に鑑みてなされたものであり、他のパイプライン演算の結果に依存するパイプライン演算の待ち時間の間でも並列処理を実行し、例えば、ＩＩＲフィルタ１１の演算を迅速に行うことができるようにするものである。
【００２３】
なおここで、従来のＩＩＲフィルタ１１のパイプライン演算をより具体的に説明する。
【００２４】
例えば、図８に示すように、タイミングＴ１−１で、メモリ３の所定の領域に入力データｄ０乃至ｄ２が記憶されたとき、図９に示すように、ステップＳ１乃至ステップＳ５の処理が１クロックずつ遅れて行われる。ステップＳ１乃至ステップＳ５において、データｄ２がデータＡ０として、データｄ１がデータＡ１として、データｄ０がデータＡ２として、ダミーデータｄｘがデータＢ１として、そしてデータｄｘがデータＢ２としてそれぞれ読み出され、係数ｔ１，ｔ２，ｔ３，ｔ４，ｔ５が乗算され、その結果得られたデータが、それぞれ累積加算される。
【００２５】
ステップＳ５の処理が完了し、タイミングＴ１−１，１−２における領域Ｍａに、ステップＳ１乃至ステップＳ５における乗算結果の合計値ｗ０が記憶された後、すなわちステップＳ５の処理から６クロックだけ遅れてステップＳ６が開始され、その後、ステップＳ７乃至ステップＳ１０の処理が１クロックずつ遅れて行われる。ステップＳ６乃至ステップＳ１０において、データｗ０がデータＢ０として、データｄｘがデータＢ１として、データｄｘがデータＢ２として、データｄｘがデータＣ１として、そしてデータｄｘがデータＣ２としてそれぞれ読み出され、係数ｔ６，ｔ７，ｔ８，ｔ９，ｔ１０が乗算され、その結果得られたデータが、それぞれ累積加算される。
【００２６】
ステップＳ１０の処理が完了し、タイミングＴ１−３における領域Ｍｂに、ステップＳ６乃至ステップＳ１０における乗算結果の合計値ｘ０が記憶された後、ステップＳ１１が開始され、領域Ｍｂからデータｘ０がデータＣ０として読み出され、外部に出力される。
【００２７】
このような処理が、パイプライン演算装置１に入力されたデータが新たにメモリ３に記憶される毎に行われる。例えば、タイミングＴ２−１において、入力データｄ３が新たにメモリ３に記憶されたとして説明を続けると、図１０に示すように、ステップＳ１乃至ステップＳ５の処理が１クロックずつ遅れて行われる。ステップＳ１乃至ステップＳ５において、データｄ３がデータＡ０として、データｄ２がデータＡ１として、データｄ１がデータＡ２として、データｗ０がデータＢ１として、そしてデータｄｘがデータＢ２としてそれぞれ読み出され、係数ｔ１，ｔ２，ｔ３，ｔ４，ｔ５が乗算され、その結果得られたデータが、それぞれ累積加算される。
【００２８】
図１０のステップＳ５の処理が完了し、タイミングＴ２−２における領域Ｍａに（タイミングＴ２−１で、タイミングＴ１において記憶されていたデータｄ０は消去されている）、ステップＳ１乃至ステップＳ５における乗算結果の合計値ｗ１が記憶された後、すなわちステップＳ５の処理から６クロックだけ遅れてステップＳ６が開始され、ステップＳ７乃至ステップＳ１０の処理が１クロックずつ遅れて行われる。ステップＳ６乃至ステップＳ１０において、データｗ１がデータＢ０として、データｗ０がデータＢ１として、データｄｘがデータＢ２として、データｘ０がデータＣ１として、そしてデータｄｘがデータＣ２としてそれぞれ読み出され、係数ｔ６，ｔ７，ｔ８，ｔ９，ｔ１０が乗算される。そしてその結果得られたデータが、それぞれ累積加算される。
【００２９】
ステップＳ１０の処理が完了し、タイミングＴ２−３で、領域Ｍｂに（タイミングＴ２−２で、タイミングＴ２−１において記憶されていたデータｄｘは消去されている）、ステップＳ６乃至ステップＳ１０における乗算結果の合計値ｘ１が記憶された後、ステップＳ１１が開始され、領域Ｍｂからデータｘ１がデータＣ０として読み出され、外部に出力される。
【課題を解決するための手段】
【００３０】
本発明の演算装置は、第１のＩＩＲフィルタの第１のパイプライン演算と、第２のＩＩＲフィルタの第２のパイプライン演算の中の、第１のパイプライン演算の結果に依存しない第３のパイプライン演算とを実行する第１の実行手段と、第１の実行手段により第１のパイプライン演算および第３のパイプライン演算が実行された後、第２のパイプライン演算の中の第１のパイプライン演算の結果に依存する第４のパイプライン演算を、第１のパイプライン演算の結果に基づいて実行する第２の実行手段とを備えることを特徴とする。
【００３１】
本発明の演算方法は、第１のＩＩＲフィルタの第１のパイプライン演算と、第２のＩＩＲフィルタの第２のパイプライン演算の中の、第１のパイプライン演算の結果に依存しない第３のパイプライン演算とを実行する第１の実行ステップと、第１の実行ステップの処理で第１のパイプライン演算および第３のパイプライン演算が実行された後、第２のパイプライン演算の中の第１のパイプライン演算の結果に依存する第４のパイプライン演算を、第１のパイプライン演算の結果に基づいて実行する第２の実行ステップとを含むことを特徴とする。
【００３２】
本発明の記録媒体のプログラムは、第１のＩＩＲフィルタの第１のパイプライン演算と、第２のＩＩＲフィルタの第２のパイプライン演算の中の、第１のパイプライン演算の結果に依存しない第３のパイプライン演算との実行を制御する第１の実行制御制御ステップと、第１の実行制御ステップの処理で第１のパイプライン演算および第３のパイプライン演算が実行された後、第２のパイプライン演算の中の第１のパイプライン演算の結果に依存する第４のパイプライン演算の、第１のパイプライン演算の結果に基づく実行を制御する第２の実行制御ステップとを含むことを特徴とする。
【００３３】
本発明のプログラムは、第１のＩＩＲフィルタの第１のパイプライン演算と、第２のＩＩＲフィルタの第２のパイプライン演算の中の、第１のパイプライン演算の結果に依存しない第３のパイプライン演算との実行を制御する第１の実行制御制御ステップと、第１の実行制御ステップの処理で第１のパイプライン演算および第３のパイプライン演算が実行された後、第２のパイプライン演算の中の第１のパイプライン演算の結果に依存する第４のパイプライン演算の、第１のパイプライン演算の結果に基づく実行を制御する第２の実行制御ステップとを含む処理をコンピュータに実行させることを特徴とする。
【００３４】
本発明の演算装置および方法、記録媒体、並びにプログラムにおいては、第１のＩＩＲフィルタの第１のパイプライン演算と、第２のＩＩＲフィルタの第２のパイプライン演算の中の、第１のパイプライン演算の結果に依存しない第３のパイプライン演算とが実行され、第１のパイプライン演算および第３のパイプライン演算が実行された後、第２のパイプライン演算の中の第１のパイプライン演算の結果に依存する第４のパイプライン演算が、第１のパイプライン演算の結果に基づいて実行される。
【発明の効果】
【００３５】
本発明によれば、ＩＩＲフィルタの演算を迅速に行うことができる。
【発明を実施するための最良の形態】
【００３６】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００３７】
本発明の演算装置（例えば、図１１のパイプライン演算装置５１）は、第１のＩＩＲフィルタ（例えば、図１２のＩＩＲフィルタ１１−１）の第１のパイプライン演算（例えば、図１３のステップＳ２１乃至ステップＳ２５の処理）と、第２のＩＩＲフィルタ（例えば、図１２のＩＩＲフィルタ１１−２）の第２のパイプライン演算（例えば、図１３のステップＳ２６乃至ステップＳ３０）の中の、第１のパイプライン演算の結果に依存しない第３のパイプライン演算（例えば、図１３のステップＳ２６乃至ステップＳ２９）とを実行する第１の実行手段と、第１の実行手段により第１のパイプライン演算および第３のパイプライン演算が実行された後、第２のパイプライン演算の中の第１のパイプライン演算の結果に依存する第４のパイプライン演算（例えば、図１３のステップＳ３０）を、第１のパイプライン演算の結果に基づいて実行する第２の実行手段とを備えることを特徴とする。
【００３８】
図１１は、本発明を適用したパイプライン演算装置５１の構成例を示している。
演算部５２は、図１２に示す２段のＩＩＲフィルタ１１−１，１１−２を、後述する順番でパイプライン演算を行うことによって実現する。メモリ５３は、演算部５２がパイプライン演算を実行する上で必要なデータを適宜記憶する。
【００３９】
演算部５２におけるパイプライン演算（例えば、６段のパイプライン演算）を、図１３のフローチャートを参照して説明する。なお、図１２中、丸印で囲まれているＳ２１乃至Ｓ３１は、図１３の各ステップと対応している。すなわち処理の順番を示している。
【００４０】
ステップＳ２１乃至ステップＳ２５においては、図６のステップＳ１乃至ステップＳ５における場合と同様の処理がなされるので（同様の順番で処理がなされるので）、その説明は省略する。
【００４１】
ステップＳ２５の処理が完了し、ステップＳ２１乃至ステップＳ２５における乗算結果の合計値Ｂ０が、メモリ３の、そのとき初期化されている所定の領域ａに記憶された後、ステップＳ２６において、レジスタ２２−３から、そこに記憶されているデータＢ１が読み出されるとともに、積算器２１−７において係数ｔ７と乗算される。そして、その結果得られたデータが、加算器２３−２により保持される。
【００４２】
次に、ステップＳ２７において、レジスタ２２−４から、そこに記憶されているデータＢ２が読み出されるとともに、積算器２１−８において係数ｔ８と乗算される。そしてその乗算の結果得られたデータが、加算器２３−２によりステップＳ２６で保持されたデータに累積加算される。
【００４３】
ステップＳ２８において、レジスタ２２−５から、そこに記憶されているデータＣ１が読み出されるとともに、積算器２１−９において係数ｔ９と乗算される。そしてその結果得られたデータが、加算器２３−２によりステップＳ２７で保持されたデータに累積加算される。
【００４４】
次に、ステップＳ２９において、レジスタ２２−６から、そこに記憶されているデータＣ２が読み出されるとともに、積算器２１−１０において係数ｔ１０と乗算される。そしてその結果得られたデータが、加算器２３−２によりステップＳ２８で保持されたデータに累積加算される。
【００４５】
ステップＳ３０において、領域Ｍａから、上述したステップＳ２１乃至ステップＳ２５における乗算結果の合計値Ｂ０が読み出されるとともに、ＩＩＲフィルタ１１−２に出力され、その積算器２１−６において係数ｔ６と乗算される。そしてその結果得られたデータが、加算器２３−２によりステップＳ２９で保持されたデータに累積加算される。
【００４６】
このようにステップＳ３０の処理が完了し、ステップＳ２６乃至ステップＳ３０における乗算結果の合計値Ｃ０が得られると、合計値Ｃ０が、メモリ３の、そのとき初期化されている所定の領域（領域Ｍｂ）に記憶され、ステップＳ３１において、領域Ｍｂから、データＣ０が読み出され、外部に出力される。
【００４７】
以上のような処理が、パイプライン演算装置５１に入力された入力データがメモリ５３に記憶される毎に行われる。
【００４８】
このように、ステップＳ２１乃至ステップＳ２５におけるパイプライン演算の結果（図６のステップＳ１乃至ステップＳ５におけるパイプライン演算の結果）に依存するステップＳ３０におけるパイプライン演算（図６のステップＳ６におけるパイプライン演算）の、ステップＳ２５の処理が完了するまでの待ち時間の間、他のパイプライン演算の結果に依存しないステップＳ２６乃至ステップＳ２９におけるパイプライン演算（図６のステップＳ７乃至ステップＳ１０におけるパイプライン演算）を並列処理するようにしたので（ステップＳ２６乃至ステップＳ２９をステップＳ３０より先に行うようにしたので）、ステップＳ３０におけるパイプライン演算の待ち時間Ｔｗを、図１４に示すように２クロックとすることができ、フィルタ処理を迅速に行うことができる。
【００４９】
次に、上述した演算部５２の演算手順をより具体的に説明する。
【００５０】
例えば、図１５に示すように、タイミングＴ１１−１で、メモリ５３の所定の領域に入力データｄ０乃至データｄ２が記憶されたとき、図１６に示すように、他のパイプライン演算の結果に依存しないステップＳ２１乃至ステップＳ２９におけるパイプライン演算が１クロックずつ遅れて行われる。
【００５１】
ステップＳ２１乃至ステップＳ２５において、データｄ２がデータＡ０として、データｄ１がデータＡ１として、データｄ０がデータＡ２として、ダミーデータｄｘがデータＢ１として、データｄｘがデータＢ２としてそれぞれ読み出され、係数ｔ１，ｔ２，ｔ３，ｔ４，ｔ５が乗算され、その結果得られたデータが、それぞれ累積加算される。
【００５２】
ステップＳ２６乃至ステップＳ２９において、データｄｘがデータＢ１として、データｄｘがデータＢ２として、データｄｘがデータＣ１として、データｄｘがデータＣ２としてそれぞれ読み出され、係数ｔ７，ｔ８，ｔ９，ｔ１０が乗算され、その結果得られたデータが、それぞれ累積加算される。
【００５３】
ステップＳ２５の処理が完了し、タイミングＴ１１−２における領域Ｍａに、ステップＳ２１乃至ステップＳ２５における乗算結果の合計値ｗ０が記憶された後、すなわちステップＳ２９の処理から２クロックだけ遅れてステップＳ３０が開始され、領域Ｍａからデータｗ０がデータＢ０として読み出され、係数ｔ６が乗算される。そしてその結果得られたデータが、ステップＳ２６乃至ステップＳ２９による乗算結果の累積加算結果にさらに累積加算される。
【００５４】
ステップＳ３０の処理が完了し、タイミングＴ１１−３における領域Ｍｂに、ステップＳ２６乃至ステップＳ３０における乗算結果の合計値ｘ０が記憶された後、ステップＳ３１が開始され、領域Ｍｂから、データｘ０がデータＣ０として読み出され、外部に出力される。
【００５５】
上述した一連の処理は、ハードウエアにより実現させることもできるが、ソフトウエアにより実現させることもできる。一連の処理をソフトウエアにより実現する場合には、そのソフトウエアを構成するプログラムがコンピュータにインストールされ、そのプログラムがコンピュータで実行されることより、上述した演算装置５１が機能的に実現される。
【００５６】
図１７は、上述のような演算装置５１として機能するコンピュータ１０１の一実施の形態の構成を示すブロック図である。CPU（Central Processing Unit）１１１にはバス１１５を介して入出力インタフェース１１６が接続されており、CPU１１１は、入出力インタフェース１１６を介して、ユーザから、キーボード、マウスなどよりなる入力部１１８から指令が入力されると、例えば、ROM（Read Only Memory）１１２、ハードディスク１１４、またはドライブ１２０に装着される磁気ディスク１３１、光ディスク１３２、光磁気ディスク１３３、若しくは半導体メモリ１３４などの記録媒体に格納されているプログラムを、RAM（Random Access Memory）１１３にロードして実行する。これにより、上述した各種の処理（例えば、図１３のフローチャートに示した処理）が行われる。さらに、CPU１１１は、その処理結果を、例えば、入出力インタフェース１１６を介して、LCD（Liquid Crystal Display）などよりなる出力部１１７に必要に応じて出力する。なお、プログラムは、ハードディスク１１４やROM１１２に予め記憶しておき、コンピュータ１０１と一体的にユーザに提供したり、磁気ディスク１３１、光ディスク１３２、光磁気ディスク１３３，半導体メモリ１３４等のパッケージメディアとして提供したり、衛星、ネットワーク等から通信部１１９を介してハードディスク１１４に提供することができる。
【００５７】
なお、本明細書において、記録媒体により提供されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【図面の簡単な説明】
【００５８】
【図１】従来のパイプライン演算装置の構成例を示すブロック図である。
【図２】パイプライン演算を説明する図である。
【図３】パイプライン演算を説明する他の図である。
【図４】パイプライン演算を説明する他の図である。
【図５】ＩＩＲフィルタの構成例を示すブロック図である。
【図６】図１の演算部の動作を説明するフローチャートである。
【図７】図１の演算部の動作を説明するタイミングチャートである。
【図８】図１のメモリの記憶内容を示す図である。
【図９】図１の演算部の動作を説明する他のタイミングチャートである。
【図１０】図１の演算部の動作を説明する他のタイミングチャートである。
【図１１】本発明を適用したパイプライン演算装置の構成例を示すブロック図である。
【図１２】ＩＩＲフィルタの構成例を示す他のブロック図である。
【図１３】図１１の演算部の動作を説明するフローチャートである。
【図１４】図１１の演算部の動作を説明するタイミングチャートである。
【図１５】図１１のメモリの記憶内容を示す図である。
【図１６】図１１の演算部の動作を説明する他のタイミングチャートである。
【図１７】パーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
【００５９】
１１  ＩＩＲフィルタ，  ２１  積算器，  ２２  レジスタ，  ２３  加算器
５１  パイプライン演算装置，  ５２  演算部，  ５３  メモリ
【図１】
2005032089.tif 000003
【図２】
2005032089.tif 000004
【図３】
2005032089.tif 000005
【図４】
2005032089.tif 000006
【図５】
2005032089.tif 000007
【図６】
2005032089.tif 000008
【図７】
2005032089.tif 000009
【図８】
2005032089.tif 000010
【図９】
2005032089.tif 000011
【図１０】
2005032089.tif 000012
【図１１】
2005032089.tif 000013
【図１２】
2005032089.tif 000014
【図１３】
2005032089.tif 000015
【図１４】
2005032089.tif 000016
【図１５】
2005032089.tif 000017
【図１６】
2005032089.tif 000018
【図１７】
2005032089.tif 000019