(57)【要約】【課題】非接触型ＩＤチップに代表される半導体装置において、論理回路よりも高電圧が必要な回路を有する場合、安定した昇圧をおこなう回路を構成する。【解決手段】非接触型ＩＤチップに代表される半導体装置において、アンテナから入力された交流信号をそのまま、または論理回路を介して、チャージポンプ回路に入力することによって、クロック周波数が素子のばらつきや、周囲温度の影響をうけない安定した周波数で、チャージポンプが動作可能になり、安定な昇圧が可能になる。【選択図】図１
2005202943.tif 000002
【特許請求の範囲】
【請求項１】
アンテナ回路と、
前記アンテナ回路と電気的に接続された電源回路と、
前記電源回路に電気的に接続された入力端子と、前記アンテナ回路と電気的に接続されたクロック入力端子を有するチャージポンプを有することを特徴とする半導体装置。
【請求項２】
アンテナ回路と、
前記アンテナ回路と電気的に接続された電源回路と、
前記アンテナ回路と前記電源回路と電気的に接続された送受信回路と、
前記電源回路に電気的に接続された入力端子と、前記送受信回路と電気的に接続されたクロック入力端子を有するチャージポンプを有することを特徴とする半導体装置。
【請求項３】
アンテナ回路と、
前記アンテナ回路と電気的に接続された電源回路と、
前記電源回路に電気的に接続された入力端子と、前記送受信回路と電気的に接続されたクロック入力端子と、出力端子を有するチャージポンプと、
前記電源回路と前記出力端子に電気的に接続された不揮発性メモリと、
前記電源回路と前記不揮発性メモリと電気的に接続された論理回路と、
前記論理回路と電気的に接続されたスイッチ用トランジスタと、
前記スイッチ用トランジスタを通じて前記アンテナ回路に電気的に接続された基準電源を有することを特徴とする半導体装置。
【請求項４】
アンテナ回路と、
前記アンテナ回路と電気的に接続された電源回路と、
前記アンテナ回路と前記電源回路と電気的に接続された送受信回路と、
前記アンテナ回路と前記電源回路と電気的に接続された送受信回路と、
前記電源回路に電気的に接続された入力端子と、前記送受信回路と電気的に接続されたクロック入力端子と、出力端子を有するチャージポンプと、
前記電源回路と前記出力端子に電気的に接続された不揮発性メモリと、
前記電源回路と前記不揮発性メモリと電気的に接続された論理回路と、
前記論理回路と電気的に接続されたスイッチ用トランジスタと、
前記スイッチ用トランジスタを通じて前記アンテナ回路に電気的に接続された基準電源を有することを特徴とする半導体装置。
【請求項５】
アンテナ回路と、
前記アンテナ回路と電気的に接続された整流回路と、
前記整流回路と電気的に接続された安定化電源と、
前記安定化電源と電気的に接続された入力端子と、前記アンテナ回路と電気的に接続されたクロック入力端子と、出力端子とを有するチャージポンプと、
前記安定化電源と前記出力端子と電気的に接続された不揮発性メモリと、
前記安定化電源と不揮発性メモリと電気的に接続された論理回路と、
前記論理回路と電気的に接続されたスイッチ用トランジスタと、
前記スイッチ用トランジスタを通じて前記アンテナ回路と接続された基準電源を有することを特徴とする半導体装置。
【請求項６】
アンテナ回路と、
前記アンテナ回路と電気的に接続された整流回路と、
前記整流回路と電気的に接続された安定化電源と、
前記アンテナ回路と電気的に接続されたアンプと、
前記安定化電源と前記アンプに電気的に接続された分周回路と、
前記安定化電源と電気的に接続された入力端子と、前記分周回路と電気的に接続されたクロック入力端子と、出力端子を有するチャージポンプと、
前記安定化電源と前記出力端子と電気的に接続された不揮発性メモリと、
前記安定化電源と前記不揮発性メモリと電気的に接続された整流回路と、
前記整流回路と電気的に接続されたスイッチング用トランジスタと、
前記スイッチング用トランジスタを通じて前記アンテナ回路と電気的に接続された基準電源を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、前記半導体装置はさらに表示装置を有し、
前記表示装置は、液晶素子、発光素子または電気泳動素子から成る群から選択されることを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、前記チャージポンプはさらに、
前記入力端子に電気的に接続されたアノードと、前記出力端子に電気的に接続されたカソードとを有するダイオードと、
アノードと電気的に接続された第１の容量と、
カソードと電気的に接続された第２の容量と、
インバータを有し、
前記インバータの出力端子は前記第１の容量に電気的に接続され、
前記インバータの入力端子は前記第２の容量と、前記クロック入力端子に接続されていることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項６のいずれか一項において、前記チャージポンプは容量と、
前記入力端子に電気的に接続された第１の電極と、前記容量に電気的に接続された第２の電極とを有する第１のトランジスタと、
前記基準電源と電気的に接続された第３の電極と、前記容量と電気的に接続された第４の電極とを有する第２のトランジスタと、
前記容量と前記第４の電極に接続された第５の電極と、前記第１の電極に電気的に接続された第６の電極を有する第３のトランジスタと、
前記第２の電極と前記容量と電気的に接続された第７の電極と、前記出力端子と電気的に接続された第８の電極を有する第４のトランジスタを有することを特徴とする半導体装置。
【請求項１０】
請求項１において前記電源回路と前記チャージポンプのいずれか一つは、基板上に形成された薄膜トランジスタによって構成されていることを特徴とする半導体装置。
【請求項１１】
請求項２又は請求項４において、前記電源回路、前記チャージポンプ又は前記送受信回路のいずれか一つは、基板上に形成された薄膜トランジスタによって構成されていることを特徴とする半導体装置。
【請求項１２】
請求項３乃至請求項５に記載の前記不揮発性メモリは、アンテナ回路と電気的に接続されていることを特徴とする半導体装置。
【請求項１３】
請求項３乃至請求項６のいずれか一項において、前記不揮発性メモリは、ＥＥＰＲＯＭであることを特徴とする半導体装置。
【請求項１４】
請求項３に記載の前記電源回路、前記チャージポンプ、前記不揮発性メモリ又は、前記論理回路のいずれか一つは、基板上に形成された薄膜トランジスタによって構成されていることを特徴とする半導体装置。
【請求項１５】
請求項５において、前記整流回路、前記安定化電源、又は前記チャージポンプのいずれか一つは、基板上に形成された薄膜トランジスタによって構成されていることを特徴とする半導体装置。
【請求項１６】
請求項６において前記不揮発性メモリは、前記分周回路と電気的に接続されていることを特徴とする半導体装置。
【請求項１７】
請求項６に記載の前記整流回路、前記安定化電源、前記チャージポンプ、前記アンプ、又は前記分周回路のいずれか一つは、基板上に形成された薄膜トランジスタによって構成されていることを特徴とする半導体装置。
【請求項１８】
請求項１乃至請求項１７のいずれか一項に記載された半導体装置が組み込まれたことを特徴とするＩＣカード、ＩＤタグ、無線タグ、またはＩＤチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＤチップとして用いる半導体装置に関する。特に、ガラス、プラスチックなどの絶縁基板上に形成されたＩＤチップとして用いる半導体装置に関する。
本明細書中において、ＩＤチップとは個体認識に用いる半導体チップのことであり、ＩＣタグ、無線タグ、ＲＦＩＤ、ＩＣカードなどに使用されるものとする。
【背景技術】
【０００２】
コンピュータ技術の発展や、画像認識技術の向上によって、バーコードなどの媒体を用いた情報認識が広く普及し、商品データの認識などに用いられている。今後はさらに多量の情報認識が実施されると予想される。その一方、バーコードによる情報読み取りなどでは、読み取りのためにはバーコードリーダーがバーコードとの接触を必要とする、またバーコードに記録される情報量があまり多くできないという欠点があり、非接触の情報認識および媒体の記憶容量増大が望まれている。
【０００３】
このような要望から、近年ＩＣを用いたＩＤチップが開発されている。ＩＤチップとはＩＣチップ内のメモリ回路に必要な情報を記憶し、非接触手段、一般的には無線手段を用いて内部の情報を読み取るものである。このようなＩＤチップの実用化によって、商品流通などの簡素化、低コスト化が可能になるものと期待されている。
【０００４】
このようなＩＤチップの技術としては例えば図２に示すようなものがある。ＩＣチップ２００はアンテナ回路２０１、整流回路２０２、安定化電源２０３、アンプ２０４、分周回路２０５、マスクＲＯＭ２０６、論理回路２０７、スイッチ用トランジスタ２０８によって構成されている。また、アンテナ回路２０１はアンテナコイル２１０、同調容量２１１、カップリング容量２１２によって構成される。整流回路２０２はダイオード２１３、２１４、平滑容量２１５によって構成される。
【０００５】
このようなＩＣタグの動作を以下に説明する。アンテナ回路２０１で受信した交流信号はダイオード２１３、２１４によって半波整流され、平滑容量２１５によって平滑される。この平滑された電圧は多数のリップルを含んでいるため、安定化電源２０３で安定化され、安定化された後の電圧をアンプ２０４、分周回路２０５、マスクＲＯＭ２０６、論理回路２０７に供給する。なお、リップルとは、電源電圧の最も高い電圧と、最も低い電圧との差に相当する。一方、アンテナ回路２０１で受信された交流信号はアンプ２０４を通して分周回路２０５に入力され、分周がおこなわれる。アンテナに受信される信号が１３．５６ＭＨｚの場合８分周、１６分周がおこなわれる。そして、分周後の信号を用いて、マスクＲＯＭ２０６に記憶されているデータを呼び出す。つぎにマスクＲＯＭ２０６のデータを論理回路２０７で加工し、その出力でスイッチトランジスタ２０８を動作させる。
【０００６】
スイッチトランジスタ２０８がオンするとアンテナ回路の出力がＧＮＤに接地されるため、アンテナのインピーダンスが変化する。これによって、ＩＤチップのアンテナで反射される質問器の信号に変化が生じる。この変化を質問器が読み取ることによってＩＤチップのマスクＲＯＭに記憶されたデータを知ることが可能になる。なお、ＩＤチップにアンテナを内蔵しているものを無線チップと呼ぶ。
【０００７】
また、上記の例ではＲＯＭとして、マスクＲＯＭを用いたが書き換え可能なＥＥＰＲＯＭのようなＲＯＭを載せたものも開発されている。図３はＥＥＰＲ０Ｍを登載したＩＤチップの例である。図３に示すＩＤチップ３００はアンテナ回路３０１、整流回路３０２、安定化電源３０３、アンプ３０４、分周回路３０５、ＥＥＰＲＯＭ３０６、論理回路３０７、スイッチ用トランジスタ３０８によって構成されている。また、アンテナ回路３０１はアンテナコイル３１０、同調容量３１１、カップリング容量３１２によって構成される。整流回路３０２はダイオード３１３、３１４、平滑容量３１５によって構成される。
【０００８】
このようなＩＤチップ３００の動作を以下に説明する。アンテナ回路３０１で受信した交流信号はダイオード３１３、３１４によって半波整流され、平滑容量３１５によって平滑される。この平滑された電圧は多数のリップルを含んでいるため、安定化電源３０３で安定化され、安定化された後の電圧をアンプ３０４、分周回路３０５、ＥＥＰＲＯＭ３０６、論理回路３０７に供給する。一方、アンテナ回路３０１で受信された交流信号はアンプ３０４を通して分周回路３０５に入力され、分周がおこなわれる。アンテナに受信される信号が１３．５６ＭＨｚの場合８分周、１６分周がおこなわれる。そして、分周後の信号を用いて、ＥＥＰＲＯＭ３０６に記憶されているデータを呼び出す。つぎにＥＥＰＲＯＭ３０６のデータを論理回路３０７で加工し、その出力でスイッチトランジスタ３０８を動作させる。
【０００９】
スイッチトランジスタ３０８がオンするとアンテナ回路３０１の出力がＧＮＤに接地されるため、アンテナのインピーダンスが変化する。これによって、ＩＤチップのアンテナで反射される質問器の信号に変化が生じる。この変化を質問器が読み取ることによってＩＤチップのＥＥＰＲＯＭに記憶されたデータを知ることが可能になる。
【００１０】
ＥＥＰＲＯＭにデータを書き込むときは通常の動作電圧より高い電圧が必要となる。図３の例ではリングオシレータ（リング発振器）３１６を用いて、交流信号を発生させ、その交流信号を用いて、チャージポンプ３０９を動作させ、安定化電源３０３の出力を昇圧しＥＥＰＲＯＭで使用している。
【００１１】
このようなＩＤチップの例として例えば特許文献１などがある。
【特許文献１】特開２００１−２５０３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
以上に述べたような従来のＩＤチップ用半導体装置では、以下のような課題があった。リングオシレータは一般に図４に示すように、奇数個のインバータ４０１〜４０９をリング状に接続し、その出力をインバータ４１０、４１１からなるバッファ回路４１２を介して取り出したものである。
【００１３】
図３に示したリングオシレータを用いたチャージポンプ回路では、リングオシレータの発振周波数がそれを構成するトランジスタの特性（例えばしきい値電圧など）のばらつきによって変動してしまう。また、周囲温度などでもトランジスタ特性は変動するため、周囲温度の変化によっても発振周波数が変動していた。このように発振周波数が変動することによって、チャージポンプ回路が動作する周期が変わるため、チャージポンプ回路の出力電圧が変動してしまうことがあった。このような変動はＥＥＰＲＯＭなどの電源変動となり、それらの安定動作の妨げとなっていた。
【００１４】
そこで本発明は、ＩＤチップに用いる半導体装置において、ＥＥＰＲＯＭなどに用いる高電圧の電源を安定化させることを課題とする。
【課題を解決するための手段】
【００１５】
前述の課題を解決するために、本発明では次のような手段を用いた。
チャージポンプ回路に用いるクロック信号を、リングオシレータから生成するのではなく、アンテナ回路から入力される交流信号使用して生成する。
【００１６】
このような構成にすることにより、本発明は、電源回路と、送受信回路と、論理回路と、メモリと、チャージポンプと、アンテナ回路とを有し、前記電源回路および前記送受信回路は、アンテナ回路と電気的に接続され、前記送受信回路は、前記メモリ、前記論理回路と電気的に接続され、前記電源回路は、前記送受信回路と、前記メモリと、前記論理回路と、前記チャージポンプと電気的に接続され、前記アンテナ回路で受信した交流信号は、前記電源回路で整流化された後、前記チャージポンプで昇圧された信号が、前記メモリに入力されることを特徴とする半導体装置である。
【００１７】
また、電源回路と、送受信回路と、論理回路と、メモリと、チャージポンプと、アンテナ回路とを有し、前記電源回路および前記送受信回路は、アンテナ回路と電気的に接続され、
前記送受信回路は、前記メモリ、前記論理回路と電気的に接続され、前記電源回路は、前記送受信回路と、前記メモリと、前記論理回路と、前記チャージポンプと電気的に接続され、
前記アンテナ回路で受信した後前記電源回路で整流化された第１の信号と、前記アンテナ回路で受信した後前記送受信回路で処理された第２の信号とを用いて、前記チャージポンプで昇圧された第３の信号が、前記メモリに入力されることを特徴とする半導体装置である。
【００１８】
また、電源回路と、送受信回路と、論理回路と、メモリと、チャージポンプと、表示装置と、アンテナ回路とを有し、前記電源回路および前記送受信回路は、アンテナ回路と電気的に接続され、前記送受信回路は、前記メモリ、前記論理回路と電気的に接続され、前記電源回路は、前記送受信回路と、前記メモリと、前記論理回路と、前記チャージポンプと電気的に接続され、前記アンテナ回路で受信した交流信号は、前記電源回路で整流化された後、前記チャージポンプで昇圧された信号が、前記メモリ及び前記表示装置に入力されることを特徴とする半導体装置である。
【００１９】
また、本発明は、電源回路と、送受信回路と、論理回路と、メモリと、チャージポンプと、表示装置と、アンテナ回路とを有し、前記電源回路および前記送受信回路は、アンテナ回路と電気的に接続され、前記送受信回路は、前記メモリ、前記論理回路と電気的に接続され、前記電源回路は、前記送受信回路と、前記メモリと、前記論理回路と、前記チャージポンプと電気的に接続され、前記アンテナ回路で受信した後前記電源回路で整流化された第１の信号と、前記アンテナ回路で受信した後前記送受信回路で処理された第２の信号とを用いて、前記チャージポンプで昇圧された第３の信号が、前記メモリ及び前記表示装置に入力されることを特徴とする半導体装置である。
【００２０】
なお、前記表示装置は液晶、発光素子、又は電気泳動素子を用いている。
【００２１】
また、前記アンテナ回路で受信した交流信号を前記送受信回路で処理した第４の信号が、前記メモリに入力される。
【００２２】
また、前記メモリはＥＥＰＲＯＭである。
【００２３】
また、前記チャージポンプは直列に接続した複数のダイオード、複数の容量手段、インバータから構成され、前記複数のダイオードそれぞれに前記容量手段が電気的に接続され、
前記チャージポンプに入力された信号、および前記インバータによって反転された前記信号の反転信号が、前記容量手段の前記ダイオードに接続されていない一端に入力されることによって、昇圧される。
【００２４】
また、前記チャージポンプは第１乃至第４のトランジスタ、及び容量素子で構成され、入力端子は前記第１のトランジスタおよび前記第３のトランジスタと電気的に接続され、前記第１のトランジスタは前記容量素子および前記第４のトランジスタと電気的に接続され、前記第２のトランジスタは一端が接地され、他端は前記第３のトランジスタおよび前記容量素子と電気的に接続され、前記第４のトランジスタは出力端子に接続され、前記チャージポンプに入力された複数の信号を前記第１乃至第４のトランジスタに入力することにより、前記入力端子に入力された信号は昇圧される。
【００２５】
また、前記電源回路、前記送受信回路、前記論理回路、前記メモリ、又は前記チャージポンプの少なくとも一つは、薄膜トランジスタで構成されている。
【００２６】
また、前記アンテナ回路および前記電源回路と、前記送受信回路と、前記論理回路と、前記メモリと、前記チャージポンプとが、それぞれ同一の絶縁基板上に一体形成されている。
【００２７】
また、前記電源回路と、前記送受信回路と、前記論理回路と、前記メモリと、前記チャージポンプとが、それぞれ同一の第１の絶縁基板上に一体形成され、前記アンテナ回路は第２の絶縁基板上に形成されている。
【００２８】
また、前記絶縁基板はガラス、プラスチック、又はフィルム状の絶縁体である。
【００２９】
また、前記アンテナ回路は、前記電源回路、前記送受信回路、前記論理回路、前記メモリ、前記チャージポンプの少なくとも一つと重畳している。
【００３０】
また、前記アンテナ回路に入る信号は無線信号である。
【００３１】
また、本発明ではこれらの特徴を有する、ＩＣカード、ＩＤタグもしくはＩＤチップが提供される。
【００３２】
なお、本明細書中で「電源回路」とは交流信号を整流して直流電圧に変換する整流回路、および整流回路から出力される電源の安定化を図る安定化電源回路を指す。また、「送受信回路」とは増幅器や分周回路、アンテナ回路の出力信号を変化させるトランジスタ素子等を指す。また、「表示装置」とは液晶、有機ＥＬ、電気泳動素子等を用いた表示部およびその駆動回路を合わせたものを指す。
【発明の効果】
【００３３】
本発明の半導体装置は、チャージポンプ回路に用いるクロック信号を、アンテナ回路から入力される交流信号を使用して生成することによって、トランジスタ素子のばらつきの影響を受けない安定な昇圧をおこなうことができる。また、周囲温度の影響を受けない安定な昇圧をおこなうことができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、実施形態において同じ部分は同じ符号を付して詳しい説明を省略する。
【００３５】
本発明の半導体装置について説明する。
図１において、ＩＤチップに用いる半導体装置１００はアンテナ回路１０１、整流回路１０２、安定化電源１０３、アンプ１０４、分周回路１０５、不揮発性メモリ１０６、論理回路１０７、スイッチ用トランジスタ１０８、チャージポンプ１０９によって構成されている。また、アンテナ回路１０１はアンテナコイル１１０、同調容量１１１、カップリング容量１１２によって構成される。整流回路１０２はダイオード１１３、１１４、平滑容量１１５によって構成される。図１に示す実施形態において、アンテナ回路は半導体装置上に構成されているが、これに限定されずアンテナ回路を半導体装置の外部に接続しても良い。
【００３６】
この回路で用いるダイオードは一例として、ＴＦＴ素子をダイオード接続したものを用いることができる。また、容量５０７〜５１２は基板上に直接構成してもよいし、外付けにすることもできる。外付けにする容量はどのような形状でも構わないが、ＩＤチップに用いる回路規模の観点からチップコンデンサを用いるとより好ましい。なお、この図で挙げた例は一例であって、回路構成、ダイオード及び容量の材質及び個数はこれに限定されるものではない事を付記する。
【００３７】
このような半導体装置の動作を以下に説明する。アンテナ回路１０１で受信した交流信号はダイオード１１３、１１４によって半波整流され、容量１１５によって平滑される。この平滑された電圧は多数のリップルを含んでいるため、安定化電源１０３で安定化され、安定化された後の電圧をアンプ１０４、分周回路１０５、不揮発性メモリ１０６、論理回路１０７に供給する。一方、アンテナ回路で受信された交流信号はアンプ１０４を通して分周回路１０５に入力され、分周がおこなわれる。アンテナに受信される信号が１３．５６ＭＨｚの場合８分周、１６分周がおこなわれる。そして、分周後の信号を用いて、不揮発性メモリ１０６に記憶されているデータを呼び出す。つぎに不揮発性メモリ１０６のデータを論理回路１０７で加工し、その出力でスイッチトランジスタ１０８を動作させる。
【００３８】
スイッチ用トランジスタ１０８がオンするとアンテナ回路１０１の出力がＧＮＤに接続されるため、アンテナのインピーダンスが変化する。これによって、ＩＤチップのアンテナで反射される質問器の信号に変化が生じる。この変化を質問器が読み取ることによってＩＤチップの不揮発性メモリ１０６に記憶されたデータを知ることが可能になる。
【００３９】
一般的に不揮発性メモリへの書き込みは読み出しに比べて高い電圧を必要とする。従って、読み出しは安定化電源１０３で安定された電圧でおこなえば良いが、書き込みをおこなう場合には、チャージポンプ１０９によって、安定化電源１０３の出力電圧を昇圧し、その電圧を用いて書き込みをおこなう必要がある。また、ここでは図示していないが液晶などを用いた表示装置を用いる場合、駆動するために高い電圧が必要となるため、やはりチャージポンプ１０９で昇圧した電源を用いる。
【００４０】
不揮発性メモリに書込みをおこなう場合は、チャージポンプ１０９によって、安定化電源１０３の出力電圧を昇圧し、その電圧を用いて書込みをおこなう。チャージポンプを駆動するためのクロック信号は従来例に示したようなリングオシレータではなく、アンテナから入力された交流信号を用いて生成する。図１では交流信号を分周してチャージポンプにクロックとして入力しているが、直接入力するまたは、ロジック回路を介して入力してもかまわない。
【００４１】
アンテナから入力される交流信号は規格によって周波数が固定されているため、従来例のようにトランジスタ素子のバラツキによって、周波数が変動することはなく、または周囲温度によって周波数が変動することはない。このようにして、安定した昇圧が可能となり、その結果として、安定な書込みが可能となる。
【実施例１】
【００４２】
以下に本発明の実施例について記述する。
図７において、ＩＤチップに用いる半導体装置７００はアンテナ回路７０１、整流回路７０２、安定化電源７０３、アンプ７０４、分周回路７０５、不揮発性メモリ７０６、論理回路７０７、スイッチ用トランジスタ７０８、チャージポンプ７０９、表示部７１６によって構成されている。また、アンテナ回路７０１はアンテナコイル７１０、同調容量７１１、カップリング容量７１２によって構成される。整流回路７０２はダイオード７１３、７１４、平滑容量７１５によって構成される。図７に示す実施例において、アンテナ回路は半導体装置上に構成されているが、これに限定されずアンテナ回路を半導体装置の外部に接続しても良い。
【００４３】
表示部７１６は液晶を用いた表示部、有機ＥＬなどの発光素子をもちいた表示部、電気泳動素子を用いた表示部などがあるが、これ以外のものであっても良い。これらの表示部を構成する表示材料は一般的に駆動電圧がＬＳＩの駆動電圧より高く、１０Ｖ以上であることが多い。従って、表示部の動作においても昇圧が必要となる。
表示内容は不揮発性メモリに記憶された内容を表示して良いし、質問器から送られた情報を表示しても良い。
【００４４】
このようなＩＤチップの動作を以下に説明する。アンテナ回路７０１で受信した交流信号はダイオード７１３、７１４によって半波整流され、平滑容量７１５によって平滑される。この平滑された電圧は多数のリップルを含んでいるため、安定化電源７０３で安定化され、安定化された後の電圧をアンプ７０４、分周回路７０５、不揮発性メモリ７０６、論理回路７０７に供給する。一方、アンテナ回路で受信された交流信号はアンプ７０４を通して分周回路７０５に入力され、分周がおこなわれる。アンテナに受信される信号が１３．５６ＭＨｚの場合８分周、１６分周がおこなわれる。そして、分周後の信号を用いて、不揮発性メモリ７０６に記憶されているデータを呼び出す。つぎに不揮発性メモリ７０６のデータを論理回路７０７で加工し、その出力でスイッチ用トランジスタ７０８を動作させる。
【００４５】
スイッチ用トランジスタ７０８がオンするとアンテナ回路７０１の出力がＧＮＤに接続されるため、アンテナのインピーダンスが変化する。これによって、ＩＤチップのアンテナで反射される質問器の信号に変化が生じる。この変化を質問器が読み取ることによってＩＤチップの不揮発性メモリ７０６に記憶されたデータを知ることが可能になる。
【００４６】
表示部に表示をおこなう場合は、チャージポンプ７０９によって、安定化電源７０３の出力電圧を昇圧し、その電圧を用いて表示をおこなう。チャージポンプを駆動するためのクロック信号は従来例に示したようなリングオシレータではなく、アンテナから入力された交流信号を用いて生成する。図７では交流信号を分周してチャージポンプにクロックとして入力しているが、直接入力するまたは、ロジック回路を介して入力してもかまわない。
【００４７】
アンテナから入力される交流信号は規格によって周波数が固定されているため、従来例のようにトランジスタ素子のバラツキによって、周波数が変動する、または周囲温度によって周波数が変動することはない。このようにして、安定した昇圧が可能となり、その結果として、安定な書き込みが可能となる。
【００４８】
また、本実施例は実施形態との組み合わせからなる構成を用いても実現することができる。
【実施例２】
【００４９】
図５はチャージポンプ回路の実施例である。
【００５０】
ここに示すチャージポンプ回路は６個のダイオード５０１〜５０６と容量５０７〜５１２、インバータ５１３から構成され、クロック信号を入力することにより、入力電圧をＶＩＮ、ダイオードの順方向電圧をＶＦとしたときに出力には（ＶＩＮ−ＶＦ）ｘ６の電圧を得ることができるというものである。
【００５１】
ここで、クロック信号は図１のアンテナ回路１０１で受信した信号、またはアンテナ回路１０１で受信した信号をアンプ１０４で増幅して分周回路１０５に入力し、分周回路１０５によって分周がおこなわれたものを用いることができる。
【００５２】
図５を用いて動作の概略を説明する。クロック信号はＣＬ入力端子を通して、容量５０８、５１０、５１２の一端へ、インバータ５１３によって反転させた信号を容量５０７、５０９、５１１の一端へ入力される。
【００５３】
ダイオード５０２から見たアノードを５１４、カソードを５１５とする。クロック信号およびその反転信号によりアノード５１４およびカソード５１５にそれぞれ電荷が供給される。そして、アノード５１４とカソード５１５の電位差がダイオードの順方向電圧ＶＦを超えたときに電流が流れ、カソード側を昇圧する。このとき上昇する電圧は（ＶＩＮ−ＶＦ）となる。
【００５４】
回路が直列に複数接続されている場合、一段進むたびに出力の電圧が（ＶＩＮ−ＶＦ）分だけ上昇する。図５の場合は６段直列に接続されているため出力は（ＶＩＮ−ＶＦ）ｘ６分上昇することになる。このようにして図５の回路はチャージポンプとして働く。
【００５５】
この回路で用いるダイオードは一例として、ＴＦＴ素子をダイオード接続したものを用いることができる。また、容量５０７〜５１２は基板上に直接構成してもよいし、外付けにすることもできる。外付けにする容量はどのような形状でも構わないが、ＲＦＩＤチップに用いる回路規模の観点からチップコンデンサを用いるとより好ましい。なお、この図で挙げた例は一例であって、回路構成、ダイオード及び容量の材質及び個数はこれに限定されるものではない事を付記する。
【００５６】
また、本実施例は実施形態、および実施例１のどのような組み合わせからなる構成を用いても実現することができる。
【実施例３】
【００５７】
図６は実施例２と異なるチャージポンプ回路の例である。
【００５８】
ここに示すチャージポンプ回路は図６（Ａ）に示すように４個のトランジスタ素子６０１〜６０４と容量６０５から構成され、Ｐ型トランジスタ６０１のゲート電極には信号Ａが、Ｎ型トランジスタ６０２のゲート電極には信号Ｂが、Ｐ型トランジスタ６０３のゲート電極には信号Ｃが、Ｐ型トランジスタ６０４のゲート電極には信号Ｄがそれぞれ入力される。図６（Ｂ）に示すような信号Ａ〜Ｄを入力することにより、入力信号よりも高い出力信号を得ることができるというものである。
【００５９】
信号Ａ〜Ｄは図１のアンテナ回路１０１で受信した信号、またはアンテナ回路１０１で受信した信号をアンプ１０４で増幅して分周回路１０５に入力し、分周回路１０５によって分周がおこなわれたものを用いることができる。
【００６０】
図６を用いて動作の概略を説明する。動作期間を信号Ａ〜Ｄの入力パターンによってｔ１〜ｔ４に分ける。まずｔ１の期間においては信号ＡはＨｉ、信号ＢはＬｏ、信号ＣはＨｉ、信号ＤはＨｉがそれぞれトランジスタ素子６０１〜６０４に入力される。よってトランジスタ素子６０１〜６０４はオフした状態であり、従って容量６０５や出力は浮遊状態のまま変化しない。
【００６１】
ｔ２の期間においてはＬｏである信号ＡとＨｉである信号Ｂによってトランジスタ素子６０１および６０２がオンすることによって、容量６０５は一端は接地され、もう一端には入力端子からの信号に応じた電荷が蓄電される。信号Ｃおよび信号ＤはＨｉのままなのでトランジスタ素子６０３および６０４はオフのままである。
【００６２】
ｔ３の期間においては信号ＡはＨｉに、信号ＢはＬｏに変わるため再びトランジスタ素子６０１および６０２はオフして容量６０５と入力端子との接続は遮断される。信号Ｃおよび信号Ｄはこの期間でもＨｉであるためトランジスタ素子６０３および６０４はオフのままである。
【００６３】
ｔ４においては信号ＡはＨｉ、信号ＢはＬｏのままなのでトランジスタ素子６０１および６０２はオフのままである。しかし信号Ｃおよび信号ＤはＬｏになるためトランジスタ素子６０３およびトランジスタ素子６０４がオンする。このことにより、接地されていた容量６０５の一方の端子の電位が入力端子の電位まで持ち上がるため、容量結合により容量６０５の電位が持ち上がり出力端子から出力される。
【００６４】
再び期間ｔ１に戻り、信号Ａ〜Ｄによりトランジスタ素子６０１〜６０４はオフされ、以降動作を繰り返す。このようにして図６の回路はチャージポンプとして働く。
【００６５】
この回路で用いる容量６０５は基板上に直接構成してもよいし、外付けにすることもできる。外付けにする容量はどのような形状でも構わないが、ＲＦＩＤチップに用いる回路規模の観点からチップコンデンサを用いるとより好ましい。なお、この図で挙げた例は一例であって、回路構成、容量の材質及び個数はこれに限定されるものではない事を付記する。
【００６６】
また、本実施例は実施形態、および実施例１のどのような組み合わせからなる構成を用いても実現することができる。
【実施例４】
【００６７】
図８は安定化電源の例である。図８の安定化電源回路は基準電圧回路とバッファアンプで構成される。基準電圧回路は抵抗８０１、ダイオード接続のトランジスタ８０２、８０３によって構成され、トランジスタのＶＧＳ２つ分の基準電圧を発生させる。
【００６８】
バッファアンプはトランジスタ８０５、８０６で構成される差動回路、トランジスタ８０７、８０８によって構成されるカレントミラー回路、電流供給用抵抗８０４、トランジスタ８０９、抵抗８１０によって構成されるソース接地アンプよりなる。
【００６９】
出力端子より流れる電流が大きいときはトランジスタ８０９に流れる電流が少なくなり、また、出力より流れる電流が小さいときはトランジスタ８０９に流れる電流が多くなり、抵抗８１０に流れる電流はほぼ一定となるように動作する。
【００７０】
また出力端子の電位は基準電圧回路とほぼ同じ値となる。ここでは基準電圧回路とバッファアンプよりなる安定化電源回路を示しているが、本発明に用いる安定化電源回路は上記にこだわらず、他の形式の回路であっても良い。
【００７１】
また、本実施例は実施形態、および実施例１〜３のどのような組み合わせからなる構成を用いても実現することができる。
【実施例５】
【００７２】
本実施例においては、同一の絶縁基板上に実施形態で示したスイッチ用トランジスタ及び容量手段などに用いるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）を同時に作製する方法について図９乃至図１１を用いて説明する。この方法によりＮ型ＴＦＴ、Ｐ型ＴＦＴを有する論理回路部（論理回路・メモリなど）と、Ｎ型ＴＦＴ、Ｐ型ＴＦＴ、容量手段を有する送受信回路部（アンプ・分周回路など）、電源回路部（整流回路・安定化電源など）とを同一の基板上に形成することができる。
【００７３】
なお、本実施例では半導体素子としてＮチャネル型ＴＦＴ、Ｐチャネル型ＴＦＴを例に挙げて示すが、本発明においてＩＤチップに含まれる半導体素子はこれに限定されるものではなく、有機薄膜トランジスタ、ダイオード、ＭＩＭ素子などを適宜用いることができる。また、この作製方法は一例であって、絶縁基板上での作製方法を限定するものではなく、単結晶基板を用いたＭＯＳトランジスタ、バイポーラトランジスタ、インダクタ等を適宜用いることができる。
【００７４】
まず、図９（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る、もしくは耐熱性プラスチックからなる基板３０００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜３００１を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜３００１ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜３００１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。本実施例では下地膜３００１を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【００７５】
島状半導体層３００２〜３００６は、非晶質構造を有する半導体膜をレーザ結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層３００２〜３００６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００７６】
レーザ結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザを用いる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザ光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ2  （代表的には２００〜３００ｍＪ／ｃｍ2）とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃｍ2  （代表的には３５０〜５００ｍＪ／ｃｍ2）とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射し、この時の線状レーザ光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００７７】
次いで、島状半導体層３００２〜３００６を覆うゲート絶縁膜３００７を形成する。ゲート絶縁膜３００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの厚さの酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈｏｓｉｌｉｃａｔｅ）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）、電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７８】
そして、ゲート絶縁膜３００７上にゲート電極を形成するための第１の導電膜３００８と第２の導電膜３００９とを形成する。本実施例では、第１の導電膜３００８をＴａで５０〜１００ｎｍの厚さに形成し、第２の導電膜３００９をＷで１００〜３００ｎｍの厚さに形成する。
【００７９】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。
【００８０】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００８１】
なお、本実施例では、第１の導電膜３００８をＴａ、第２の導電膜３００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成しても良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いても良い。本実施例以外の組み合わせの一例で望ましいものとしては、第１の導電膜３００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜３００９をＷとする組み合わせ、第１の導電膜３００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜３００９をＡｌとする組み合わせ、第１の導電膜３００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜３００９をＣｕとする組み合わせ等が挙げられる。
【００８２】
また、ＬＤＤを小さくして済むような場合は、Ｗ単層などの構成にしても良いし、構成は同じでも、テーパー角を立てることによって、ＬＤＤの長さを小さくすることができる。
【００８３】
次に、レジストによるマスク３０１０〜３０１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【００８４】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層３０１７〜３０２２（第１の導電層３０１７ａ〜３０２２ａと第２の導電層３０１７ｂ〜３０２２ｂ）を形成する。このとき、ゲート絶縁膜３００７においては、第１の形状の導電層３０１７〜３０２２で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域３０１６が形成される。（図９（Ｂ））
【００８５】
続いて、図９（Ｃ）に示すように、レジストマスク３０１０〜３０１５は除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層３０２４〜３０２９（第１の導電層３０２４ａ〜３０２９ａと第２の導電層３０２４ｂ〜３０２９ｂ）を形成する。このとき、ゲート絶縁膜３００７においては、第２の形状の導電層３０２４〜３０２９で覆われない領域はさらに２０〜５０ｎｍ程度エッチングされ薄くなった領域３０２３が形成される。
【００８６】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【００８７】
そして第１のドーピング処理を行い、Ｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14ａｔｏｍｓ／ｃｍ2とし、加速電圧を６０〜１００ｋｅＶとして行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層３０２４〜３０２９がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域３０３０〜３０３３が形成される。第１の不純物領域３０３０〜３０３３には１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3濃度範囲でＮ型を付与する不純物元素を添加する。（図９（Ｃ））。
【００８８】
そして、図１０（Ａ）に示すようにＰ型ＴＦＴになる部分をレジストマスク３０３４、３０３５で覆った上での第２のドーピング処理を行う。このとき、画素部ＴＦＴは全てレジストマスクで覆わずに外側を開けてドーピングを行う。第２のドーピング処理は、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてＮ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量で行い、図９（Ｃ）で島状半導体層に形成された第１の不純物領域３０３０〜３０３３内に新たな不純物領域３０３６、３０３７、３０３８を形成する。ドーピングは、第２の形状の導電層３０２４、３０２６、３０２８を不純物元素に対するマスクとして用い、レジストマスクで覆われていないところの第１の導電層３０２４ａ、３０２６ａ、３０２８ａの下側の領域の半導体層にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域３０３９、３０４０、３０４１が形成される。この第３の不純物領域３０３９、３０４０、３０４１に添加されたリン（Ｐ）の濃度は、第１の導電層３０２４ａ、３０２６ａ、３０２８ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層３０２４ａ、３０２６ａ、３０２８ａのテーパー部と重なる半導体層において、第１の導電層３０２４ａ、３０２６ａ、３０２８ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【００８９】
そして、図１０（Ｂ）に示すように、Ｐ型ＴＦＴを形成する島状半導体層３００３、３００５と容量手段を形成する島状半導体層３００６に、第１の導電型とは逆の導電型の第４の不純物領域３０４４、３０４５、３０４６を形成する。第２の形状の導電層３０２５ｂ、３０２７ｂ、３０２８ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Ｎ型ＴＦＴを形成する島状半導体層３００２、および３００４はレジストマスク３０４２、３０４３で全面を被覆しておく。ドーピングは、第２の形状の導電層３０２５、３０２７、３０２８を不純物元素に対するマスクとして用い、レジストマスクで覆われていないところの第１の導電層３０２５ａ、３０２７ａ、３０２８ａの下側の領域の半導体層にも不純物元素が添加されるようにドーピングする。こうして、第５の不純物領域３０４７、３０４８、３０４９が形成される。不純物領域３０４４と３０４５、３０４６にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3なるようにする。
【００９０】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層３０２４〜３０２７がゲート電極として機能する。また、３０２９は島状のソース信号線として機能する。３０２８は容量配線として機能する。
【００９１】
レジストマスク３０４２、３０４３を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。ただし、第２の形状の導電層３０２４〜３０２９に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜３０５０（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【００９２】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い（図１０（Ｃ））。
【００９３】
次いで、第１の層間絶縁膜３０５０は酸化窒化シリコン膜から１００〜２００ｎｍの厚さで形成する。その上にアクリルなどの有機絶縁物材料から成る第２の層間絶縁膜３０５１を形成する。また、第２の層間絶縁膜３０５１として有機絶縁物材料の代わりに無機材料を用いることもできる。無機材料としては無機ＳｉＯ2やプラズマＣＶＤ法で作製したＳｉＯ2（ＰＣＶＤ‐ＳｉＯ2）、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ；塗布珪素酸化膜）等が用いられる。２つの層間絶縁膜を形成した後にコンタクトホールを形成するためのエッチング工程を行う。
【００９４】
そして、論理回路部において島状半導体層のソース領域とコンタクトを形成するソース配線３０５２、３０５３、ドレイン領域とコンタクトを形成するドレイン配線３０５６、を形成する。また、入出力回路部、電源回路部においても同様に、ソース電極３０５４、３０５５、ドレイン電極３０５７、接続電極３０５８を形成する（図１１）。
【００９５】
以上のようにして、Ｎ型ＴＦＴ、Ｐ型ＴＦＴを有する論理回路部と、Ｎ型ＴＦＴ、Ｐ型ＴＦＴ、容量手段を有する入出力回路部、電源回路部とを同一の基板上に形成することができる。
【００９６】
この実施例は実施形態および実施例１〜４のどのような組み合わせからなる構成を用いても実現することができる。
【実施例６】
【００９７】
本実施例では、ＩＤチップを形成し、フレキシブル基板へ転写するまでの作製方法について図１２乃至図１３を用いて説明する。なお、本実施例では半導体素子としてＮチャネル型ＴＦＴ、Ｐチャネル型ＴＦＴを例に挙げて示すが、本発明においてＩＤチップに含まれる半導体素子はこれに限定されない。また、この作製方法は一例であって、絶縁基板上での作製方法を限定するものではない。
【００９８】
絶縁基板３０００上に金属酸化膜４０００を形成する。酸化金属膜は例えば酸化タングステンなどを用いることができる。
【００９９】
実施例５に示した作業工程に従い、図１１に示すように、第１および第２の層間絶縁膜までを形成する。
【０１００】
次に、パッド４００１、４００２を形成し、第２の層間絶縁膜３０５１及びパッド４００１、４００２上に保護層４００３を形成する。次いで、両面テープ４００４、４００５を用い、保護層４００３に第２の基板４００６を貼り付け、基板３０００に第３の基板４００７を貼り付ける（図１２（Ａ））。第３の基板４００７は、後の剥離工程で基板３０００が破損することを防ぐ。
【０１０１】
そして、  そして、基板３０００と金属酸化膜４０００を物理的に引き剥がす。剥離後の状態を図１２（Ｂ）に示す。その後、接着剤４００８でフレキシブル基板４００９と、下地膜３００１とを接着する（図１３（Ａ））。
【０１０２】
次に図１３（Ｂ）に示すように、保護層４００３から両面テープ４００４と第２の基板４００６を剥がし、保護層４００３を除去する事で、フレキシブル基板への転写を行うことができる。
【０１０３】
また、本実施例において、アンテナが形成されている第２の基板を用いて作製した半導体装置について図２０を用いて説明する。
【０１０４】
図２０（Ａ）は、送受信回路又は電源回路の一部とアンテナとの接続部を示す断面図である。第１のフレキシブル基板４００９上に接着剤４００８を用いてＴＦＴ１８０６が設けられている。一方、第２のフレキシブル基板１３７１にはアンテナ１３７２及びパッド１４０６が絶縁膜１３７４を介して形成されている。ＴＦＴ１８０６のソース電極又はドレイン電極１３７５とパッド１４０６とが導電層１３１１で接続されている。また第１のフレキシブル基板１８１８と第２のフレキシブル基板１３７１とは、アンテナ１３７２及びＴＦＴ１８０６が向かい合った状態で接着剤１３１２によって、貼り付けられている。
【０１０５】
図２０（Ｂ）は、図２０（Ａ）の半導体装置の斜視図である。第１のフレキシブル基板４００９と第２のフレキシブル基板１３７１との間にはＴＦＴ１８０６で形成された半導体集積回路及びそれに電気的に接続されるアンテナ１３７２が設けられている。
【０１０６】
この実施例は実施形態および実施例１〜５のどのような組み合わせからなる構成を用いても実現することができる。
【実施例７】
【０１０７】
実施例６の剥離工程の代わりに、耐熱性の高い基板とＴＦＴの間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより該非晶質珪素膜を除去することで基板とＴＦＴとを剥離し、ＴＦＴをフレキシブル基板へ貼り合わせることできる。また、ＴＦＴが形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することでＴＦＴを基板から切り離し、フレキシブル基板へ貼り合わせることができる。
【０１０８】
なお、ＴＦＴが形成された耐熱性の高い基板を、溶液やガスによるエッチングで除去することでＴＦＴを基板から切り離す方法としては、基板上に、シリコン膜からなる剥離層、及び絶縁膜を積層した後、ＴＦＴ及びＴＦＴを保護する絶縁膜を形成した後、ハロゲン化フッ素を含む気体または液体中に晒して、剥離層の除去を行う方法がある。
【０１０９】
この場合、ステンレスなどの金属、または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。例えば、Ｓｉウェハを覆って、酸化珪素膜を形成し、これを基板として使用することができる。
【０１１０】
またはＳｉウェハ上に酸化珪素膜等を形成したものを基板として使用してもよい。この場合、ＳｉウェハをＣｌＦ3（三フッ化塩素）等のハロゲン化フッ素によりエッチングし、Ｓｉウェハを除去する。また酸化珪素膜等上には、単結晶シリコンを形成し、単結晶シリコンを有するトランジスタを形成することができる。
【０１１１】
このようにＳｉウェハを用いる場合、その他の基板上に半導体集積回路を形成する場合と比較して、微細化を達成することができる。
【実施例８】
【０１１２】
本実施例では本発明を用いた回路に外付けのアンテナをつけた例を図１４、図１５、図１８及び図１９を用いて説明する。
【０１１３】
図１４（Ａ）は回路の周りを一面のアンテナで覆ったものである。基板１０００上にアンテナ１００１を構成し、本発明を用いた回路１００２を接続する。図面では回路１００２の周りをアンテナ１００１で覆う構成になっているが、全面をアンテナで覆い、その上に電極を構成した回路１００２を貼り付けるような構造を取っても良い。
【０１１４】
図１８（Ａ）及び図１８（Ｃ）は、同一基板上に半導体集積回路１３０４とアンテナ１３０５が形成された半導体装置であり、図１８（Ａ）は上面図、図１８（Ｃ）は図１８（Ａ）のＡ―Ａ’における断面図である。アンテナ１３０５は、半導体集積回路１３０４を構成するＴＦＴ１３０９のソース電極びドレイン電極と同時に形成されている。
【０１１５】
図１８（Ｂ）及び図１８（Ｄ）は、アンテナ１３０５を含む基板１３１３上に、半導体集積回路１３０４を実装した半導体装置であり、図１８（Ｂ）は上面図、図１８（Ｄ）は図１８（Ｂ）のＢ―Ｂ’における断面図である。半導体集積回路１３０４を構成するＴＦＴ１３０９とアンテナは、導電層１３３１を介して電気的に接続されている。
【０１１６】
図１４（Ｂ）は細いアンテナを回路の周りを回るように配置したものである。基板１００３上にアンテナ１００４を構成し、本発明を用いた回路１００５を接続する。なお、アンテナの配線は一例であってこれに限定するものではない。
【０１１７】
図１４（Ｃ）は高周波数のアンテナである。基板１００６上にアンテナ１００７を構成し、本発明を用いた回路１００８を接続する。
【０１１８】
図１４（Ｄ）は１８０度無指向性（どの方向からでも同じく受信可能）なアンテナである。基板１００９上にアンテナ１０１０を構成し、本発明を用いた回路１０１１を接続する。
【０１１９】
図１４（Ｅ）は棒状に長く伸ばしたアンテナである。基板１０１２上にアンテナ１０１３を構成し、本発明を用いた回路１０１４を接続する。
【０１２０】
本発明を用いた回路とこれらのアンテナへの接続は公知の方法で行うことができる。例えばアンテナと回路をワイヤボンディング接続やバンプ接続を用いて接続する、あるいはチップ化した回路の一面を電極にしてアンテナに貼り付けるという方法を取ってもよい。この方式ではＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ  ｃｏｎｄｕｃｔｉｖｅ  ｆｉｌｍ；異方性導電性フィルム）を用いて貼り付けることができる。
【０１２１】
アンテナに必要な長さは受信に用いる周波数によって適正な長さが異なる。一般には波長の整数分の１の長さにすると良いとされる。例えば周波数が２．４５ＧＨｚの場合は約６０ｍｍ（１／２波長）、約３０ｍｍ（１／４波長）とすれば良い。
【０１２２】
また、本発明の回路を有する基板上に別の基板（上部基板）を取りつけ、さらにその上にアンテナを形成してもよい。図１５にその一例として回路上に基板を取りつけ、らせん状のアンテナを配置したものの上面図および断面図を示す。図１５（１）は、アンテナを配置した半導体装置の上面図を示し、図１５（２）は、図１５（１）の（Ａ）−（Ａ’）の断面図、図１５（３）は、図１５（１）の（Ｂ）−（Ｂ’）における断面図を示す。基板１１０２上に本発明の回路が形成され、該回路の上に上部基板１１００が設けられ、上部基板にはアンテナ配線１１０１が形成されている。
【０１２３】
また、図１９（Ａ）に示すように、ＴＦＴ１３０９が形成されている層間絶縁膜１３４１上に第２の層間絶縁膜１３４８を形成し、第２の層間絶縁膜１３４８上にアンテナ１３４５を形成しても良い。この場合、ＴＦＴ１３０９上にもアンテナを形成することができるため、任意の距離のアンテナを形成することができる。
【０１２４】
また、図１９（Ｂ）に示すように、図１９（Ｂ）に示すアンテナを有する半導体集積回路をアンテナが形成された基板で挟持することができる。ＴＦＴ１３０９が形成されている基板１３０８とアンテナ１３６１が形成されている基板（第２の基板）１３６３とが、第１の接着剤１３６４で貼付られている。また、ＴＦＴ１３０９上に第２の層間絶縁膜１３４８を介して形成されたアンテナ１３４６とアンテナ１３５１が形成されている基板（第３の基板）１３５３とが、第２の接着剤１３５４で貼付られている。
【０１２５】
なお、図１９（Ｂ）においては、第２の基板１３６３と第３の基板１３５３のように異なる基板で、ＴＦＴ１３０９及びアンテナ１３４６を有する基板を挟持したが、この構造に限定されるものではない。例えば、第２の基板を折りたたんでＴＦＴ１３０９及びアンテナ１３４６を有する基板を挟持してもよい。また、アンテナ１３４６を有さないＴＦＴ１３０９をひとつ又は複数の基板で挟持してもよい。
【０１２６】
これらの場合、図１９（Ａ）の半導体装置よりもさらにアンテナを長く形成することができる。
【０１２７】
なお、本実施例に示した例はごく一例であり、アンテナの形状を限定するものではない。あらゆる形状のアンテナについて本発明は実施することが可能である。
【０１２８】
この実施例は実施形態および実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【実施例９】
【０１２９】
本実施例では本発明を用いた、ＩＣカード、ＩＤタグおよびＩＤチップなどの例を図１６および図１７を用いて説明する。
【０１３０】
図１６（Ａ）はＩＣカードであり、個人の識別用のほかに内蔵された回路のメモリが書き換え可能であることを利用して現金を使わずに代金の決済が可能なクレジットカード、あるいは電子マネーといったような使い方もできる。ＩＣカード２０００の中に本発明を用いた回路２００１を組み込んでいる。
【０１３１】
図１６（Ｂ）はＩＤタグであり、個人の識別用のほかに、小型化可能であることから特定の場所での入場管理などに用いることができる。ＩＤタグ２０１０の中に本発明を用いた回路２０１１を組み込んでいる。
【０１３２】
図１６（Ｃ）はスーパーマーケットなどの小売店で商品を扱う際の商品管理を行うためのＩＤチップ２０２２を商品に貼付した例である。本発明はＩＤチップ２０２２内の回路に適用される。このようにＩＤチップを用いることにより、在庫管理が容易になるだけではなく、万引きなどの被害を防ぐことも可能である。図面ではＩＤチップ２０２２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜２０２１を用いているが、ＩＤチップ２０２２を接着剤を用いて直接貼付するような構造を取っていてもよい。また、商品に貼付する構造上、実施例２で挙げたフレキシブル基板を用いて作製すると好ましい。
【０１３３】
図１６（Ｄ）は商品製造時に識別用のＩＤチップを組み込んだ例である。図面では例としてディスプレイの筐体２０３０にＩＤチップ２０３１を組み込まれている。本発明はＩＤチップ２０３１内の回路に適用される。このような構造を取ることにより製造メーカーの識別、商品の流通管理などを容易に行うことができる。なお、図面ではディスプレイの筐体を例として取り上げているが、本発明はこれに限定されることはなく、さまざまな物品に対して適用することが可能である。
【０１３４】
図１６（Ｅ）は物品搬送用の荷札である。図面では荷札２０４０内にＩＤチップ２０４１が組み込まれている。本発明はＩＤチップ２０４１内の回路に適用される。このような構造を取ることにより搬送先の選別や商品の流通管理などを容易に行うことができる。なお、図面では物品を縛るひも状のものにくくりつけるような構造を取っているが、本発明はこれに限定されることはなく、シール材のようなものを用いて物品に直接貼付するような構造を取ってもよい。
【０１３５】
図１６（Ｆ）は本２０５０にＩＤチップ２０５２が組み込まれたものである。本発明はＩＤチップ２０５２内の回路に適用される。このような構造を取ることにより書店における流通管理や図書館などでの貸し出し処理などを容易に行うことができる。図面ではＩＤチップ２０５２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜２０５１を用いているが、ＩＤチップ２０５２を接着剤を用いて直接貼付するような構造を取る、または本２０５０の表紙に埋め込む構造を取っていてもよい。
【０１３６】
図１６（Ｇ）は紙幣２０６０にＲＦＩＤチップ２０６１が組み込まれたものである。本発明はＩＤチップ２０６１内の回路に適用される。このような構造を取ることにより偽札の流通を阻止することが容易に行える。なお、紙幣の性質上ＩＤチップ２０６１が剥がれ落ちるのを防ぐために紙幣２０６０に埋め込むような構造を取るとより好ましい。
【０１３７】
図１６（Ｈ）は靴２０７０にＩＤチップ２０７２が組み込まれたものである。本発明はＲＦＩＤチップ２０７２内の回路に適用される。このような構造を取ることにより製造メーカーの識別、商品の流通管理などを容易に行うことができる。図面ではＩＤチップ２０７２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜２０７１を用いているが、ＩＤチップ２０７２を接着剤を用いて直接貼付するような構造を取る、または靴２０７０に埋め込む構造を取っていてもよい。
【０１３８】
図１７は本発明の回路の周りに外付けのアンテナ２１０１を円周状に張り巡らせ、表示部２１０２を取りつけたＩＣカードである。表示部２１０２は表示に必要な駆動回路などが具備され、回路内のメモリ、あるいは外部からの入力信号を利用して画像の表示、書き換えが可能である。ＩＣカード２１００の中に本発明を用いた回路２１０３を組み込んでいる。アンテナの形状はカードの形状の合わせて円周状に配置したが、これはアンテナの形状を限定するものではなく、自由に形状を定めることができる。また、アンテナは外付けであることに限定されず、回路内部にアンテナを内蔵してもよい。
【０１３９】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【０１４０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる物品の固体認識用のチップとして適用することが可能である。また、本実施例は実施形態、実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【０１４１】
【図１】本発明の半導体装置の構成を示すブロック図。
【図２】従来の半導体装置の構成を示すブロック図。
【図３】従来の半導体装置の構成を示すブロック図。
【図４】リングオシレータの回路構成を示す図。
【図５】チャージポンプの回路構成を示す図。
【図６】チャージポンプの回路構成を示す図。
【図７】本発明の半導体装置の構成を示すブロック図。
【図８】安定化電源の回路構成を示す図。
【図９】本発明の半導体装置の製造プロセスを示す図。
【図１０】本発明の半導体装置の製造プロセスを示す図。
【図１１】本発明の半導体装置の製造プロセスを示す図。
【図１２】本発明の半導体装置の製造プロセスを示す図。
【図１３】本発明の半導体装置の製造プロセスを示す図。
【図１４】本発明の半導体装置を使用したアンテナの一例を示す図。
【図１５】本発明の半導体装置を使用したアンテナの一例を示す図。
【図１６】本発明の半導体装置を使用した応用例を示す図。
【図１７】本発明の半導体装置を使用した表示装置付きＩＣカードの例を示す図。
【図１８】本発明の半導体装置を示す図。
【図１９】本発明の半導体装置を示す図。
【図２０】本発明の半導体装置を示す図。
【符号の説明】
【０１４２】
１００    半導体装置
１０１    アンテナ回路
１０２    整流回路
１０３    安定化電源
１０４    アンプ
１０５    分周回路
１０６    不揮発性メモリ
１０７    論理回路
１０８    スイッチ用トランジスタ
１０９    チャージポンプ
１１０    アンテナコイル
１１１    同調容量
１１２    カップリング容量
１１３    ダイオード
１１４    ダイオード
１１５    平滑容量
２００    ＩＣチップ
２０１    アンテナ回路
２０２    整流回路
２０３    安定化電源
２０４    アンプ
２０５    分周回路
２０６    マスクＲＯＭ
２０７    論理回路
２０８    スイッチ用トランジスタ
２１０    アンテナコイル
２１１    同調容量
２１２    カップリング容量
２１３    ダイオード
２１４    ダイオード
２１５    平滑容量
３００    ＩＤチップ
３０１    アンテナ回路
３０２    整流回路
３０３    安定化電源
３０４    アンプ
３０５    分周回路
３０６    ＥＥＰＲＯＭ
３０７    論理回路
３０８    スイッチ用トランジスタ
３０９    チャージポンプ
３１０    アンテナコイル
３１１    同調容量
３１２    カップリング容量
３１３    ダイオード
３１４    ダイオード
３１５    平滑容量
３１６    リングオシレータ（リング発振器）
４０１    インバータ
４０２    インバータ
４０３    インバータ
４０４    インバータ
４０５    インバータ
４０６    インバータ
４０７    インバータ
４０８    インバータ
４０９    インバータ
４１０    インバータ
４１１    インバータ
４１２    バッファ回路
５０１    ダイオード
５０２    ダイオード
５０３    ダイオード
５０４    ダイオード
５０５    ダイオード
５０６    ダイオード
５０７    容量
５０８    容量
５０９    容量
５１０    容量
５１１    容量
５１２    容量
５１３    インバータ
５１４    アノード
５１５    カソード
６０１    トランジスタ素子
６０２    トランジスタ素子
６０３    トランジスタ素子
６０４    トランジスタ素子
６０５    容量
７００    半導体装置
７０１    アンテナ回路
７０２    整流回路
７０３    安定化電源
７０４    アンプ
７０５    分周回路
７０６    不揮発性メモリ
７０７    論理回路
７０８    スイッチ用トランジスタ
７０９    チャージポンプ
７１０    アンテナコイル
７１１    同調容量
７１２    カップリング容量
７１３    ダイオード
７１４    ダイオード
７１５    平滑容量
７１６    表示部
８０１    抵抗
８０２    トランジスタ
８０３    トランジスタ
８０４    電流供給用抵抗
８０５    トランジスタ
８０６    トランジスタ
８０７    トランジスタ
８０８    トランジスタ
８０９    トランジスタ
８１０    抵抗
１０００    基板
１００１    アンテナ
１００２    回路
１００３    基板
１００４    アンテナ
１００５    回路
１００６    基板
１００７    アンテナ
１００８    回路
１００９    基板
１０１０    アンテナ
１０１１    回路
１０１２    基板
１０１３    アンテナ
１０１４    回路
１１００    上部基板
１１０１    アンテナ配線
１１０２    基板
１３０４    半導体集積回路
１３０５    アンテナ
１３０８    基板
１３０９    ＴＦＴ
１３１１    導電層
１３１２    接着剤
１３１３    基板
１３３１    導電層
１３４１    層間絶縁膜
１３４５    アンテナ
１３４６    アンテナ
１３４８    層間絶縁膜
１３５１    アンテナ
１３５３    基板
１３５４    接着剤
１３６１    アンテナ
１３６３    基板
１３６４    接着剤
１３７１    フレキシブル基板
１３７２    アンテナ
１３７４    絶縁膜
１３７５    ドレイン電極
１４０６    パッド
１８０６    ＴＦＴ
１８１８    フレキシブル基板
２０００    ＩＣカード
２００１    回路
２０１０    ＩＤタグ
２０１１    回路
２０２１    保護膜
２０２２    ＩＤチップ
２０３０    筐体
２０３１    ＩＤチップ
２０４０    荷札
２０４１    ＩＤチップ
２０５０    本
２０５１    保護膜
２０５２    ＩＤチップ
２０６０    紙幣
２０６１    ＩＤチップ
２０７０    靴
２０７１    保護膜
２０７２    ＩＤチップ
２１００    ＩＣカード
２１０１    アンテナ
２１０２    表示部
２１０３    回路
３０００    基板
３００１    下地膜
３００２    島状半導体層
３００３    島状半導体層
３００４    島状半導体層
３００５    島状半導体層
３００６    島状半導体層
３００７    ゲート絶縁膜
３００８    導電膜
３００９    導電膜
３０１０    レジストマスク
３０１１    レジストマスク
３０１２    レジストマスク
３０１３    レジストマスク
３０１４    レジストマスク
３０１５    レジストマスク
３０１６    領域
３０１７    導電層
３０１８    導電層
３０１９    導電層
３０２０    導電層
３０２１    導電層
３０２２    導電層
３０２３    領域
３０２４    導電層
３０２５    導電層
３０２６    導電層
３０２７    導電層
３０２８    導電層
３０２９    導電層
３０３０    不純物領域
３０３１    不純物領域
３０３２    不純物領域
３０３３    不純物領域
３０３４    レジストマスク
３０３５    レジストマスク
３０３６    不純物領域
３０３７    不純物領域
３０３８    不純物領域
３０３９    不純物領域
３０４０    不純物領域
３０４１    不純物領域
３０４２    レジストマスク
３０４３    レジストマスク
３０４４    不純物領域
３０４５    不純物領域
３０４６    不純物領域
３０４７    不純物領域
３０４８    不純物領域
３０４９    不純物領域
３０５０    層間絶縁膜
３０５１    層間絶縁膜
３０５２    ソース配線
３０５３    ソース配線
３０５４    ソース電極
３０５５    ソース電極
３０５６    ドレイン配線
３０５７    ドレイン電極
３０５８    接続電極
４０００    金属酸化膜
４００１    パッド
４００２    パッド
４００３    保護層
４００４    両面テープ
４００５    両面テープ
４００６    基板
４００７    基板
４００８    接着剤
４００９    フレキシブル基板
３００１ａ    酸化窒化シリコン膜
３００１ｂ    酸化窒化水素化シリコン膜
３０１７ａ    導電層
３０１７ｂ    導電層
３０１８ａ    導電層
３０１８ｂ    導電層
３０１９ａ    導電層
３０１９ｂ    導電層
３０２０ａ    導電層
３０２０ｂ    導電層
３０２１ａ    導電層
３０２１ｂ    導電層
３０２２ａ    導電層
３０２２ｂ    導電層
３０２４ａ    導電層
３０２４ｂ    導電層
３０２５ａ    導電層
３０２５ｂ    導電層
３０２６ａ    導電層
３０２６ｂ    導電層
３０２７ａ    導電層
３０２７ｂ    導電層
３０２８ａ    導電層
３０２８ｂ    導電層
３０２９ａ    導電層
３０２９ｂ    導電層
【図１】
2005202943.tif 000003
【図２】
2005202943.tif 000004
【図３】
2005202943.tif 000005
【図４】
2005202943.tif 000006
【図５】
2005202943.tif 000007
【図６】
2005202943.tif 000008
【図７】
2005202943.tif 000009
【図８】
2005202943.tif 000010
【図９】
2005202943.tif 000011
【図１０】
2005202943.tif 000012
【図１１】
2005202943.tif 000013
【図１２】
2005202943.tif 000014
【図１３】
2005202943.tif 000015
【図１４】
2005202943.tif 000016
【図１５】
2005202943.tif 000017
【図１６】
2005202943.tif 000018
【図１７】
2005202943.tif 000019
【図１８】
2005202943.tif 000020
【図１９】
2005202943.tif 000021
【図２０】
2005202943.tif 000022