(57)【要約】【課題】  コンタクトホールを形成せずにＭＴＪセル内にコンタクトを形成することによってナノサイズのＭＴＪセルを形成できる方法を提供する。【解決手段】  半導体基板１０上にＭＴＪ層を積層する第１段階と、前記ＭＴＪ層を所定の深さにエッチングしてＭＴＪセルの形成領域を形成する第２段階と、前記ＭＴＪ層の全面に絶縁層とマスク層とを順次に形成する第３段階と、前記ＭＴＪセルの形成領域が露出されるまで前記マスク層と絶縁層とをエッチングする第４段階と、前記絶縁層とＭＴＪ層との全面に金属層を蒸着する第５段階と、を含むことを特徴とするコンタクトホールのないナノサイズのＭＴＪセルの形成方法。【選択図】  図３
2005203772.tif 000002
【特許請求の範囲】
【請求項１】
基板上に磁気トンネル接合層を積層する第１段階と、
前記磁気トンネル接合層をパターニングして磁気トンネル接合セルの形成領域を形成する第２段階と、
前記磁気トンネル接合層の全面に絶縁層とマスク層とを順次に積層する第３段階と、
前記マスク層と絶縁層とを同じ速度でエッチングして前記磁気トンネル接合セルの形成領域の上面を露出させる第４段階と、
前記絶縁層と前記磁気トンネル接合層の全面に金属層を積層する第５段階と、を含むことを特徴とするコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項２】
前記磁気トンネル接合層は、導電性を有するベース層、磁性を有する下部物質膜、絶縁膜、磁性を有する上部物質膜および導電性を有するキャップ層が順次に積層されていることを特徴とする請求項１に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項３】
前記絶縁膜は、Ａｌ2Ｏ3を含む材料よりなることを特徴とする請求項２に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項４】
前記磁気トンネル接合層をパターニングして磁気トンネル接合セルの形成領域を形成する第２段階は、
前記磁気トンネル接合層上にハードマスクを蒸着する段階と、
第１ドライエッチングによって前記ハードマスクをパターニングする段階と、
第２ドライエッチングによって前記ハードマスクが残っている領域を除いた磁気トンネル接合層を所定の深さにエッチングして磁気トンネル接合セルの形成領域を形成する段階と、を含むことを特徴とする請求項２に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項５】
前記ハードマスクをパターニングする段階は、
前記ハードマスク上に磁気トンネル接合セルの形成領域の大きさにフォトレジストを塗布する段階と、
第１ドライエッチングによって前記フォトレジストの塗布された部分を除いて前記ハードマスクをエッチングする段階と、を含むことを特徴とする請求項４に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項６】
前記ハードマスクは、ＳｉＯ2、Ｓｉ3Ｎ4、ＦＳＧ、ＰＳＧおよびＢＰＳＧよりなる群から選ばれる少なくとも１種を含む材料よりなることを特徴とする請求項５に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項７】
前記第１ドライエッチングは、Ｃ2Ｆ6、Ｃ4Ｆ8およびＣＨＦ3よりなる群から選ばれる少なくとも１種のフッ素系のガスをエッチングガスとして用いることを特徴とする請求項５に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項８】
前記磁気トンネル接合層は、ベース層が露出される深さまでエッチングされることを特徴とする請求項４に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項９】
前記第２ドライエッチングは、主ガスとしてＢＣｌ3を、添加ガスとしてＡｒを用いることを特徴とする請求項４に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項１０】
前記磁気トンネル接合セルの形成領域の横および縦の幅は、それぞれ１００ｎｍ以下であることを特徴とする請求項４に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項１１】
前記ハードマスクの厚さは、１０００Åないし８０００Åの範囲にあることを特徴とする請求項４に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項１２】
前記磁気トンネル接合層の厚さは、４００Åないし１５００Åの範囲にあることを特徴とする請求項４に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項１３】
前記磁気トンネル接合層上に積層された絶縁層のうち、前記磁気トンネル接合セルの形成領域以外の部分に積層された絶縁層部分の高さは少なくとも前記磁気トンネル接合層内のキャップ層より高いことを特徴とする請求項２に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項１４】
前記絶縁層は、ＳｉＯ2およびＳｉ3Ｎ4よりなる群から選ばれる少なくとも１種の化合物であることを特徴とする請求項１３に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項１５】
前記第４段階において、絶縁層上に塗布されるマスク層は、上面の高さがほぼ均一になるように塗布されることを特徴とする請求項１３に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項１６】
前記マスク層と絶縁層とをエッチングする第４段階は、
第３ドライエッチングによって前記マスク層と絶縁層とを同じエッチング速度でエッチングする段階と、
前記磁気トンネル接合セルの形成領域が露出されたときに前記第３ドライエッチングを終了させる段階と、
残っているマスク層の成分を除去する段階と、を含むことを特徴とする請求項１に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項１７】
前記磁気トンネル接合層のうちのキャップ層を構成する金属成分が前記第３ドライエッチング中に検出されたときに、エッチングを終了させることを特徴とする請求項１６に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項１８】
前記第３ドライエッチングは、前記絶縁層とマスク層とを同じ速度でエッチングするために、Ｃ2Ｆ6およびＣ4Ｆ8よりなる群から選ばれる少なくとも１種を主ガスとして用い、ＡｒおよびＯ2よりなる群から選ばれる少なくとも１種を添加ガスとして用いることを特徴とする請求項１６に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項１９】
前記残っているマスク層の成分を除去する段階は、酸素ガスを用いて揮発性反応生成物を生成させることによって、マスク層成分を除去するアッシング法によって行われることを特徴とする請求項１６に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【請求項２０】
前記金属層は、Ｔｉ、ＴｉＮ、ＴａおよびＡｌよりなる群から選択される少なくとも１つの金属を含むことを特徴とする請求項１に記載のコンタクトホールのない磁気トンネル接合セルの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンタクトホールのないナノサイズの磁気トンネル接合セル（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ  Ｃｅｌｌ：ＭＴＪセル）の形成方法に係り、より詳細には、コンタクトホールを形成せずにＭＴＪセル内にコンタクトを形成することによってナノサイズのＭＴＪセルを形成できる方法に関する。
【背景技術】
【０００２】
フラッシュメモリは、不揮発性メモリであり、揮発性メモリとは違ってメモリへの電源供給が切れてしまっても、メモリに記録されたデータが失われずにそのまま保存されるという長所がある。しかし、データの記録速度が一般のＤＲＡＭより実に１０００倍ほど遅く、かつ記録時の電力消費も相当多いという短所がある。また、データの消去および書き込み回数にもある程度の制限があることが知られている。そのために、一般的なＤＲＡＭとフラッシュメモリとの長所、すなわち、読出し／書込み速度が速く、消費電力が少なく、かつ電源がオフとなってもデータをそのまま保持できるメモリが研究されている。その結果として開発された不揮発性メモリとして、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）、オボニック統合メモリ（Ｏｖｏｎｉｃ  Ｕｎｉｆｉｅｄ  Ｍｅｍｏｒｙ；ＯＵＭ）、ＭＲＡＭなどがある。
【０００３】
ここで、ＭＲＡＭは、磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の略称であって、トンネル型磁気抵抗効果によって情報を記憶する磁気トンネル接合（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ；ＭＴＪ）素子を用いてメモリセルを構成する不揮発性メモリ素子である。図１Ａおよび図１Ｂに示すように、ＭＴＪ素子は、２つの強磁性層１００、３００の間に絶縁層（トンネルバリヤ）２００が挟設された構造を有する。ＭＴＪ素子に記憶される情報は、２つの強磁性層１００、３００の磁化方向が同一の方向か、逆の方向かによって決定される。すなわち、図１Ａに示すように、２つの強磁性層の磁化方向が同一になった場合、前記強磁性層１００、３００間にある絶縁層（トンネルバリヤ）２００のトンネル抵抗が最も低くなり、例えば、“１”状態となる。一方、図１Ｂに示されたように、２個の強磁性層１００、３００の磁化方向が逆の方向になった場合、前記強磁性層間にある絶縁層２００のトンネル抵抗が高くなり、例えば、“０”状態となる。このようなＭＴＪ素子の独特な性質を用いれば、ＭＴＪ素子をメモリセルとして機能させることができる。以下では、便宜上、ＭＴＪ素子を用いるメモリセルを“ＭＴＪセル”と称する。
【０００４】
図２Ａないし図２Ｈは、このようなＭＴＪセルを形成する一般的な方法を順を追って示す。
まず、図２Ａに示されたように、基板１０上にＭＴＪ層２０を形成し、前記ＭＴＪ層２０上に再びハードマスク層３０を形成する。次いで、ＭＴＪセルが形成される前記ハードマスク層３０上の領域にフォトレジスト３２を積層した後、ドライエッチング法によってＭＴＪセルの形成領域部分以外のハードマスク層３０をエッチングする。フォトレジスト３２を除去して、図２Ｂに示す形態となる。
【０００５】
次いで、ドライエッチング法によって、ハードマスク層３０の残余の部分とＭＴＪ層２０の一部をエッチングし（図２Ｃ）、その上に絶縁層４０を蒸着する（図２Ｄ）。このように絶縁層４０が蒸着されれば、コンタクトホール６０の形成のために、前記絶縁層４０上にマスク層３５を塗布してＫｒステッパーを用いたリソグラフィー工程を行ってコンタクトホールをパターニングする（図２Ｅ）。次いで、ドライエッチングによってコンタクトホール６０の形成部分の絶縁層４０とフォトマスク３２とを除去すれば、図２Ｆに示すように、ＭＴＪセルの中央にコンタクトホール６０が形成される。引き続き、最後に残っているマスク層３５を除去して（図２Ｇ）、その上に金属層５０を全体的に塗布すれば、図２ＨのようなＭＴＪセルが完成される。
【０００６】
このようなＭＴＪセルよりなる磁気メモリ（ＭＲＡＭ）は、消費電力が低く、かつ高速にデータを記録／読取りでき、また、無制限にデータの修正を可能ならしめるという点で他の素子を用いるメモリと比較して多くの長所を有している。
【０００７】
ところで、このようなＭＲＡＭが実用性を有するためには他のメモリと同様に高集積化されねばならない。ＭＲＡＭが高集積化されるためには、前記ＭＴＪセルの大きさが少なくとも１００ｎｍ級以下にならねばならないが、現在の技術では１００ｎｍ以下のサイズを有するセルの加工は非常に難しい。特に、前記のような従来のＭＴＪセルの形成方法による場合、１００ｎｍのＭＴＪセル内に１００ｎｍよりはるかに狭いコンタクトホールを形成してからコンタクトを形成しなければならないため、コンタクトを形成し難い。これは、いままで１００ｎｍ以下のＭＴＪセルの形成を不可能にする原因となっている。現在まで開発されたＭＴＪセルのサイズは４００ｎｍ×８００ｎｍほどであるために、高集積化の達成に要求されるサイズに比べると、相当大きい。したがって、現時点では磁気メモリの実用性が落ちていた。さらに、前記のような従来の方法でＭＴＪセルを形成する場合、コンタクトホールの大きさが非常に小さくなるために、コンタクトでの抵抗が高まってデータの記録および判読過程でエラーが発生する確率が高くなるとともに、電力の消耗が増加する問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、前記問題点を改善するためのものである。したがって、本発明の目的は、この技術分野で要求される１００ｎｍ以下のＭＴＪセルを形成できる方法を提供することによって、磁気メモリの高集積化を可能ならしめることである。
【０００９】
また、本発明の目的は、コンタクトホールを形成せずにコンタクトを形成することによって、セルの小型化とともに小さくなるコンタクトホールの形成に伴う難点を避け、小さなコンタクトホールによる抵抗を低くすることができるナノサイズのＭＴＪセルを形成する方法を提供することである。
【００１０】
また、本発明の他の目的は、コンタクトホールの形成に必要な工程を除くことによって、さらに速くかつ安価な方法でナノサイズのＭＴＪセルを形成する方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一類型によれば、コンタクトホールのないナノサイズのＭＴＪセルを形成する本発明に係る方法は、基板上に磁気トンネル接合層を積層する第１段階と、前記磁気トンネル接合層をパターニングして磁気トンネル接合セルの形成領域を形成する第２段階と、前記磁気トンネル接合層の全面に絶縁層とマスク層とを順次に積層する第３段階と、前記マスク層と絶縁層とを同じ速度でエッチングして前記磁気トンネル接合セルの形成領域の上面を露出させる第４段階と、前記絶縁層と前記磁気トンネル接合層の全面に金属層を積層する第５段階と、を含むことを特徴とする
【００１２】
ここで、前記ＭＴＪ層は、導電性を有するベース層、磁性を有する下部物質膜、絶縁膜、磁性を有する上部物質膜および導電性を有するキャップ層が順次に積層されていることを特徴とする。
【００１３】
この際、前記ＭＴＪ層をパターニングしてＭＴＪセルの形成領域を形成する第２段階は、前記ＭＴＪ層上にハードマスクを蒸着する段階と、第１ドライエッチングによって前記ハードマスクをパターニングする段階と、第２ドライエッチングによって前記ハードマスクが残っている領域を除いたＭＴＪ層を所定の深さにエッチングしてＭＴＪセルの形成領域を形成する段階と、を含むことを特徴とする。
【００１４】
また、前記マスク層と絶縁層とをエッチングする第４段階は、第３ドライエッチングによって前記マスク層と絶縁層とを同じエッチング速度でエッチングする段階と、前記ＭＴＪセルの形成領域が露出されれば、前記第３ドライエッチングを中止する段階と、残っているマスク層の成分を除去する段階と、を含むことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、コンタクトホールを通じてコンタクトを形成した従来の方法では不可能であった、１００ｎｍ級のＭＴＪセルの製造が可能となった。また、コンタクトホールがないために比較的に広いコンタクトを形成でき、コンタクトの抵抗が比較的低くなるという長所もある。さらに、従来、コンタクトホールの形成のために追加的に要求されたリソグラフィー工程とドライエッチング工程とが本発明では短縮され、全般的に工程の制御が容易なために、ＭＴＪセルの製造時間および費用を低減させることができる。
【００１６】
その結果、本発明によれば、実用性ある高集積の磁気メモリをさらに安価で提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付した図面に基づいて本発明の一実施形態によるコンタクトホールを有しないＭＲＡＭのＭＴＪセルを形成する方法について詳細に説明する。
【００１８】
図３は、本発明に係るＭＴＪセルを示す断面図である。図３に示された本発明に係るＭＴＪセルと、図２Ｈに示された従来の技術に係るＭＴＪセルとを比較すると、従来の技術に係るＭＴＪセルではコンタクトホール６０を通じて金属層５０とＭＴＪ素子２０とが電気的に接続されているのに対して、本発明ではコンタクトホール無しに金属層５０とＭＴＪ素子２０の上部が直接接触して電気的に接続されていることが分かる。したがって、このような構成によれば、接触面が広がるだけでなく、コンタクトホールの形成に要求される非常に複雑で微細な工程が不要となる。
【００１９】
図４Ａないし図４Ｈは、このような本発明に係るＭＴＪセルの製造方法を順を追って示す断面図である。図４Ａから図４Ｄまでの過程は、図２Ａから図２Ｄに示す従来のＭＴＪセルの形成過程と同一である。この過程についてさらに具体的に説明すれば、次の通りである。まず、半導体基板１０上にＭＴＪ層２０を積層する。ここで、前記半導体基板１０はＳｉまたはＳｉＯ2のような材料を主に用い、ＭＴＪ層２０の厚さは４００Åないし１５００Å程度であることが望ましい。
【００２０】
一方、説明の便宜上、図４では前記ＭＴＪ層２０を簡単に１つの層と示したが、実際には、前記ＭＴＪ層２０はさらに複雑な構造を有する。すなわち、図５に例示的に示されたように、前記ＭＴＪ層２０は、ベース層２１上に、下部物質膜２２、絶縁膜２３、上部物質膜２４、およびキャップ層２５の順に積層された構造よりなっている。下部物質膜２２は単一磁性膜で形成することもできるが、磁性膜を含む複数の物質膜で形成することが望ましい。例えば、複数の物質膜構造よりなる下部物質膜２２は、Ｔａ膜、Ｒｕ膜、ＩｒＭｎ膜およびＳＡＦ（Ｓｙｎｔｈｅｔｉｃ  Ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ  Ｆｉｌｍ）を順を追って積層して形成することができる。この際、Ｒｕ膜の代りにＮｉＦｅ膜を用いても良い。絶縁膜２３は、電子トンネリングのためのものであって、例えば、Ａｌ2Ｏ3（Ａｌ−Ｏ）で形成することができる。上部物質膜２４も下部物質膜２２と同じく単一磁性膜で形成できるが、例えば、ＣｏＦｅ膜とＮｉＦｅ膜とを順を追って積層して形成する複数の物質膜構造よりなることが望ましい。一方、キャップ層２５は、Ｔａ膜、Ｒｕ膜等の導電性を有する膜で形成する。下部物質膜２２が形成されるベース層２１も導電性を有する単層あるいは複層の物質膜で形成できるが、複層の場合、Ｔｉ膜とＴｉＮ膜とが順次に積層されたもの（Ｔｉ／ＴｉＮ）とすることができる。ＭＴＪセルが完成されれば、前記ベース層２１はメモリのデータライン（図示せず）と連結され、前記キャップ層２５は金属層５０を通じてメモリのビットライン（図示せず）と連結される。
【００２１】
ＭＴＪ層２０が積層されたならば、前記ＭＴＪ層２０の一部をエッチングしてＭＴＪセルが形成される領域（以下、ＭＴＪセルの形成領域）を作らねばならない。この際、前記ＭＴＪセルの形成領域は、本発明の目的によって横および縦に幅が各々１００ｎｍ以下であることが望ましい。このように微細なパターンでエッチングするためには、一般的にエッチング選択比の高いハードマスク（ｈａｒｄ  ｍａｓｋ；Ｈ．Ｍ）３０を用いる。ハードマスクを用いるさらに他の理由は、ＭＴＪ層２０の最上部にあるキャップ層２５の材料として使われるＴａやＲｕ上に一般のフォトレジストを精密に塗布することが難しいからである。したがって、ＭＴＪセルの形成領域を形成するために、前記ＭＴＪ層２０上にまずハードマスク３０を積層する。このようなハードマスクとしては、一般にＳｉＯ2、Ｓｉ3Ｎ4、フッ素シリケートガラス（ｆｌｕｏｒｉｎａｔｅｄ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ；ＦＳＧ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、またはＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）が使われる。一方、ハードマスクの厚さは、ＭＴＪ層２０の厚さによって適切に選択されるが、１０００Åないし８０００Å程度であることが望ましい。
【００２２】
ＭＴＪ層２０上にハードマスク３０が塗布された後には、前記ハードマスク３０上にＭＴＪセルの形成領域の大きさおよびパターンに合わせてフォトレジスト３２（または、電子ビームレジスト）を塗布する。図４Ａは、フォトレジスト３２がハードマスク３０上に塗布された状態を示している。その後、前記フォトレジスト３２をマスクとして前記フォトレジスト３２が塗布された部分を除いたハードマスク３０の部分をドライエッチングすることによって、ハードマスクパターンを形成した後、フォトレジスト３２を除去する。すなわち、図４Ｂに示されたように、ドライエッチング過程を通じてフォトレジスト３２は除去され、フォトレジスト３２のパターンがそのままハードマスク３０に転写される。この際、前記ドライエッチングには、主にフッ素系のエッチングガスが使われる。例えば、Ｃ2Ｆ6、Ｃ4Ｆ8、ＣＨＦ3などのガスをエッチングガスとして用いる。
【００２３】
次いで、図４Ｃに示されたように、再び前記ハードマスク３０をマスクとして前記ハードマスク３０が塗布された部分を除いたＭＴＪ層２０をドライエッチングすることによってＭＴＪセルの形成領域を形成する。この際、ドライエッチング過程でＭＴＪ層２０を全てエッチングするものではなく、ＭＴＪ層２０のベース層２１が露出されるまでエッチングを行う。すなわち、ベース層２１の成分のＴｉやＴｉＮなどが検出されたとき、ドライエッチングを終了させる。ベース層２１は、後でＭＲＡＭが完成された時、ＭＴＪセルの下部でＭＴＪセルを制御するＣＭＯＳ（図示せず）およびデータライン（図示せず）と連結される導電線の役割を有する。この過程でＭＴＪセルの形成領域上にハードマスク３０が少し残っていても良い。
【００２４】
ＭＴＪ層２０をエッチングしてＭＴＪセルの形成領域を形成する方法を簡単に説明すれば、キャップ層２５、上部物質膜２４、絶縁膜２３および下部物質膜２２が、所定のプラズマエッチング工程によって順次にエッチングされる。この過程で、エッチングされる物質膜によってエッチング条件を変えねばならないが、これは、エッチングガスとして用いられる混合ガスの混合比と基板に印加されるバイアスパワーとを各々独立して調節することによって可能である。この際、エッチングガスとして用いられる混合ガスは、Ｃｌ2を含まないものであって、主ガスと添加ガスとが所定の割合で混合されたものを用いる。前記主ガスとして、例えば、ＢＣｌ3を用いる。そして前記添加ガスとして、例えば、Ａｒを用いる。
【００２５】
このようにＭＴＪセルの形成領域が形成されたならば、図４Ｄに示されたように、プラズマ化学蒸着（ＰＥＣＶＤ）またはマグネトロンスパッタリング法を用いて、ＭＴＪ層２０の全面に亙り、例えば、ＳｉＯ2やＳｉ3Ｎ4よりなる絶縁層４０を蒸着する。絶縁層４０は、後で金属層５０が最終的に蒸着された時、前記金属層５０がキャップ層２５とだけ電気的に接続され、他の部分との電気的接続を遮断する役割を有する。したがって、前記ＭＴＪ層２０上に形成された絶縁層４０のうち前記ＭＴＪセルの形成領域以外の部分に形成された絶縁層４０（すなわち、ＭＴＪ層２０のベース層２１上に形成された絶縁層４０）の部分の高さ（すなわち、図４Ｄで絶縁層４０の最も低い部分の高さ）は、少なくともＭＴＪセルの形成領域内のキャップ層２５より高くなければならない。
【００２６】
次いで、図４Ｅに示されたように、前記絶縁層４０の表面上にマスク層３５を全体的に塗布する。以後のドライエッチングのために、マスク層３５は、ポリミド（ｐｏｌｙｍｉｄｅ）等のフォトレジストや電子ビームレジストで構成される。また、前記マスク層３５は、図４Ｅに示されたように、以後のエッチング過程での必要に応じて、上面の高さが実質的に均一になるように塗布されることが望ましい。
【００２７】
絶縁層４０とマスク層３５とが形成された後、図４Ｆに示されたように、ドライエッチングによって、前記マスク層３５と絶縁層４０とを同じエッチング速度でエッチングする。すなわち、相異なる種類の薄膜に対するエッチング速度の相対的な比をいうエッチング選択比が、本発明での前記マスク層３５と絶縁層４０の場合には１：１となる。マスク層３５と絶縁層４０とをこのように同じエッチング速度でエッチングするためには、ドライエッチング時にエッチングガスが適切に選択されねばならない。絶縁層４０がＳｉＯ2やＳｉ3Ｎ4である場合、一般にＣ2Ｆ6やＣ4Ｆ8を主ガスとして用い、ＡｒやＯ2を添加ガスとして用いる。前記ドライエッチングは、ＭＴＪ層２０の最上層のキャップ層２５で停止される。すなわち、エッチング途中でキャップ層２５の成分のＴａまたはＲｕが検出されたときにエッチングを停止する。
【００２８】
前記ドライエッチング作業が完了した後には、以後の金属層５０の蒸着のために、前記エッチングされた表面上に残っているマスク層３５の残余成分をドライエッチング法や有機クリーニング方法を用いて除去する。この時のドライエッチングや有機クリーニング方法は、フォトレジストや電子ビームレジスト等のマスク層３５の成分だけを除去し、絶縁層４０およびＭＴＪ層２０には影響を与えてはならない。マスク層３５は、通常、Ｃ、Ｈ、Ｏなどの原子より構成されているポリマーであるため、アッシング装置内で主に酸素ガスを用いてＣＯ、ＣＯ2などの揮発性反応生成物を生成して除去される。本発明において、前記マスク層３５と絶縁層４０とが同じエッチング速度でエッチングされるために、エッチング終了後には、図４Ｇに示されたように、絶縁層４０とＭＴＪ層２０とが何れも同じ高さで平坦な面を形成する。
【００２９】
最後に、前記絶縁層４０とＭＴＪ層２０の上に、スパッタリング法を用いて金属層５０を蒸着する。この際、使われる金属としては、Ｔｉ、ＴｉＮ、Ｔａ、Ａｌ等の金属が挙げられる。図４Ｈは、このような過程を通じて完成された、本発明に係る最終的なＭＴＪセルの断面図を示す。図４Ｈに示されたように、本発明によるＭＴＪセルは、コンタクトホールが無く、ＭＴＪ層２０のキャップ層２５と金属層５０の間に比較的広いコンタクトが形成される。
【産業上の利用可能性】
【００３０】
本発明はコンタクトホールを形成せずにＭＴＪセル内にコンタクトを形成することによって高集積の磁気メモリを安価に提供するために好適である。
【図面の簡単な説明】
【００３１】
【図１Ａ】ＭＴＪ素子の構成およびＭＴＪ素子による情報記録の原理を説明する図面である。
【図１Ｂ】ＭＴＪ素子の構成およびＭＴＪ素子による情報記録の原理を説明する図面である。
【図２Ａ】ＭＴＪセルを形成する一般的な方法の工程を順を追って示す図面である。
【図２Ｂ】ＭＴＪセルを形成する一般的な方法の工程を順を追って示す図面である。
【図２Ｃ】ＭＴＪセルを形成する一般的な方法の工程を順を追って示す図面である。
【図２Ｄ】ＭＴＪセルを形成する一般的な方法の工程を順を追って示す図面である。
【図２Ｅ】ＭＴＪセルを形成する一般的な方法の工程を順を追って示す図面である。
【図２Ｆ】ＭＴＪセルを形成する一般的な方法の工程を順を追って示す図面である。
【図２Ｇ】ＭＴＪセルを形成する一般的な方法の工程を順を追って示す図面である。
【図２Ｈ】ＭＴＪセルを形成する一般的な方法の工程を順を追って示す図面である。
【図３】本発明に係るＭＴＪセルを示す断面図である。
【図４Ａ】本発明に係るＭＴＪセルの製造方法の工程を順を追って示す図面である。
【図４Ｂ】本発明に係るＭＴＪセルの製造方法の工程を順を追って示す図面である。
【図４Ｃ】本発明に係るＭＴＪセルの製造方法の工程を順を追って示す図面である。
【図４Ｄ】本発明に係るＭＴＪセルの製造方法の工程を順を追って示す図面である。
【図４Ｅ】本発明に係るＭＴＪセルの製造方法の工程を順を追って示す図面である。
【図４Ｆ】本発明に係るＭＴＪセルの製造方法の工程を順を追って示す図面である。
【図４Ｇ】本発明に係るＭＴＪセルの製造方法の工程を順を追って示す図面である。
【図４Ｈ】本発明に係るＭＴＪセルの製造方法の工程を順を追って示す図面である。
【図５】ＭＴＪセルの一般的な内部構造を例示的に示す図面である。
【符号の説明】
【００３２】
１０        半導体基板
２０        ＭＴＪ素子（ＭＴＪ層）
４０        絶縁層
５０        金属層
【図１Ａ】
2005203772.tif 000003
【図１Ｂ】
2005203772.tif 000004
【図２Ａ】
2005203772.tif 000005
【図２Ｂ】
2005203772.tif 000006
【図２Ｃ】
2005203772.tif 000007
【図２Ｄ】
2005203772.tif 000008
【図２Ｅ】
2005203772.tif 000009
【図２Ｆ】
2005203772.tif 000010
【図２Ｇ】
2005203772.tif 000011
【図２Ｈ】
2005203772.tif 000012
【図３】
2005203772.tif 000013
【図４Ａ】
2005203772.tif 000014
【図４Ｂ】
2005203772.tif 000015
【図４Ｃ】
2005203772.tif 000016
【図４Ｄ】
2005203772.tif 000017
【図４Ｅ】
2005203772.tif 000018
【図４Ｆ】
2005203772.tif 000019
【図４Ｇ】
2005203772.tif 000020
【図４Ｈ】
2005203772.tif 000021
【図５】
2005203772.tif 000022