(57)【要約】【課題】液晶表示装置の駆動ＩＣの規模を削減するとともに、信号線選択駆動方式における表示ムラを防止する。【解決手段】映像信号線１本毎に対して信号線をＮ本ずつ対応させたときの各グループ毎に、選択された信号線をアナログスイッチＡＳＷを介して映像信号線に切り替えて接続する。これにより、映像信号線の数を１／Ｎにする。また、Ｌ行目の走査線について、各グループのそれぞれについて、走査線のＬ−１行目とＬ行目とで極性が反転する映像信号が供給される信号線を先に選択し、極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御する。これにより、極性が反転せず電位変動がない映像信号を後から信号線に供給し、全ての信号線が電位変動の影響を受けることなく映像信号を画素へ書き込めるようにする。【選択図】図４
2005092176.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線の各交差部に画素が配置された画素表示部と、
映像信号を映像信号線を通じて供給する駆動ＩＣと、
前記駆動ＩＣからの映像信号線１本毎に信号線をＮ（Ｎは２以上の整数）本ずつ対応させたときの各グループ毎に、Ｎ本の中から選択された信号線を映像信号線に切り替えて接続するアナログスイッチ回路と、
Ｌ（Ｌは１以上の整数）行目の走査線における各画素に映像信号を前記信号線を介して書き込む際に、前記各グループのそれぞれについてＬ−１行目とＬ行目とで極性が反転する映像信号が供給される信号線を先に選択し、Ｌ−１行目とＬ行目とで極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御する制御回路と、
を有することを特徴とする液晶表示装置。
【請求項２】
前記制御回路は、各信号線についてＬ−１行目とＬ行目とでの映像信号の極性反転の有無、Ｓ（Ｓは１以上の整数）番目に選択される信号線についてＳ−１番目とＳ番目とでの映像信号の極性反転の有無についての各画素における書き込み条件が表示画面全体で均等に分散するように、各グループで先に選択された信号線の選択順序を制御するとともに、後に選択された信号線の選択順序を制御することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記制御回路は、一定間隔のフレーム毎に、各グループで先に選択された信号線の選択順序を変更するとともに、後に選択された信号線の選択順序を変更することを特徴とする請求項１又は２記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
ワープロ、パーソナルコンピュータ、携帯テレビなどでは、薄型で軽量の表示装置が広く用いられている。特に、液晶表示装置は、薄型、軽量および低消費電力化が容易なことから盛んに開発が行われており、高解像度で大画面サイズの液晶表示装置が比較的低価格になってきた。
【０００３】
液晶表示装置の中でも、複数の信号線と複数の走査線との各交差部に薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を配置したアクティブマトリクス型の液晶表示装置は、発色性に優れ、残像が少ないことから、今後の主流になると考えられている。
【０００４】
従来のアクティブマトリクス型液晶表示装置では、信号線や走査線が配置されたアレイ基板とは異なる基板上に信号線や走査線を駆動する駆動回路を形成していたため、液晶表示装置全体を小型化することができなかった。このため、アレイ基板上に駆動回路を一体的に形成する製造プロセスの開発が盛んに行われている。
【０００５】
アモルファスシリコンＴＦＴを用いた液晶表示装置では、ＴＡＢ（Tpae Automated Bonding）法によりＴＣＰ（Tape Carrier Package）が実装された駆動ＩＣによりアレイ基板外から信号線に映像信号を供給するようになっているが、画素の高精細化に伴って、駆動ＩＣをアレイ基板に接続するためのアレイ基板上における接続配線の数が多くなるため、これらの接続配線間に十分なピッチを確保することが困難である。
【０００６】
一方、多結晶シリコンＴＦＴを用いた液晶表示装置では、アレイ基板上に走査線駆動回路、信号線駆動回路を一体的に形成することができるので、外部接続部品数を減らして低コスト化、接続配線数の減少を図ることができる。外部接続部品数をさらに削減してコスト低減を行う手段として、駆動ＩＣからの映像信号線の数を半分にして映像信号線とアレイ基板上の信号線とを１対２で対応させ、２本の信号線のうちのいずれか一方を選択して映像信号線に切り替えて接続するようにした信号線選択駆動を行うことで、駆動ＩＣの規模を削減するというものがある（例えば特許文献１参照）。
【０００７】
また、各信号線の駆動方式、すなわち各信号線から各画素へ映像信号を書き込む方式としては、１垂直走査期間毎に信号線に供給される映像信号の正負の極性を切り替え、かつ隣接する信号線には極性を反転させた映像信号が供給されるＶライン反転駆動や、１水平走査期間毎に信号線に供給される映像信号の極性を切り替え、かつ隣接する信号線に極性を反転させた映像信号が供給されるＨ／Ｖ反転駆動が一般的である。
【特許文献１】特開２００１−３１２２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、信号線選択駆動を行う場合には、Ｖライン反転駆動方式では、画素全体としては極性の分布に偏りが生じるため、ウインドウパターンを表示した際にウインドウパターンに沿って尾を引くクロストークと呼ばれる表示不良が発生しやすいという問題がある。
【０００９】
また、Ｈ／Ｖ反転駆動方式では、映像信号の反転周期が早い為、消費電力増加という従来の問題に加え、中間調ラスタ表示において、選択された信号線に映像信号が供給されたときに、自画素―自信号線、自画素―隣接信号線、自信号線―隣接信号線のそれぞれの間のカップリング容量の影響によって、映像信号が伝搬していないフローティング状態にある隣接信号線の電位を変動させてしまうため、信号線毎に画素への書き込み電位に差が生じ、表示ムラが発生するという問題がある。
【００１０】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、駆動ＩＣの規模を削減するとともに、信号線選択駆動方式における表示ムラを防止し得る液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
第１の本発明に係る液晶表示装置は、複数の走査線と複数の信号線の各交差部に画素が配置された画素表示部と、映像信号を映像信号線を通じて供給する駆動ＩＣと、前記駆動ＩＣからの映像信号線１本毎に信号線をＮ（Ｎは２以上の整数）本ずつ対応させたときの各グループ毎に、Ｎ本の中から選択された信号線を映像信号線に切り替えて接続するアナログスイッチ回路と、Ｌ（Ｌは１以上の整数）行目の走査線における各画素に映像信号を前記信号線を介して書き込む際に、前記各グループのそれぞれについてＬ−１行目とＬ行目とで極性が反転する映像信号が供給される信号線を先に選択し、Ｌ−１行目とＬ行目とで極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御する制御回路と、を有することを特徴とする。
【００１２】
本発明にあっては、映像信号線１本毎に対して信号線をＮ本ずつ対応させ、各グループにおいて、選択された信号線を映像信号線に切り替えて接続することで、映像信号線の数を１／Ｎにして駆動ＩＣの規模を削減するようにしている。
【００１３】
また、走査線のＬ行目について、各グループのそれぞれについて、走査線のＬ−１行目とＬ行目とで極性が反転する映像信号が供給される信号線を先に選択し、Ｌ−１行目とＬ行目とで極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御することで、極性が反転しない映像信号は電位変動がなく隣接する信号線に電位変動の影響を与えることがないので、このような映像信号を後から信号線に供給するようにして、全ての信号線が電位変動の影響を受けることなく映像信号を画素へ書き込めるようにしている。
【００１４】
第２の本発明に係る液晶表示装置は、前記制御回路が、各信号線についてＬ−１行目とＬ行目とでの映像信号の極性反転の有無、Ｓ（Ｓは１以上の整数）番目に選択される信号線についてＳ−１番目とＳ番目とでの映像信号の極性反転の有無についての各画素における書き込み条件が表示画面全体で均等に分散するように、各グループで先に選択された信号線の選択順序を制御するとともに、後に選択された信号線の選択順序を制御することを特徴とする。
【００１５】
本発明にあっては、各信号線についてＬ−１行目とＬ行目とでの映像信号の極性反転の有無、信号線を選択する際のＳ−１番目とＳ番目とでの映像信号の極性反転の有無についての各画素における書き込み条件が表示画面全体で均等に分散するように、先に選択される信号線の選択順序を制御するとともに、後に選択される信号線の選択順序を制御することで、全ての信号線で書き込み条件を同一とし、書き込み不足によるムラが視認されにくくしている。
【００１６】
第３の本発明に係る液晶表示装置は、前記制御回路が、一定間隔のフレーム毎に、各グループで先に選択された信号線の選択順序を変更するとともに、後に選択された信号線の選択順序を変更することを特徴とする。
【００１７】
本発明にあっては、一定間隔のフレーム毎に、各グループで先に選択された信号線の選択順序を変更するとともに、後に選択された信号線の選択順序を変更したことで、各画素における実効電位を複数のフレームで平均的にバランスをとり、画面全体としてみたときの平均実行電位が規則的に配列されるようにして、ムラとして視認されにくくしている。
【発明の効果】
【００１８】
本発明に係る液晶表示装置によれば、駆動ＩＣの規模を削減してコストを低減でき、消費電力を抑えることができるとともに、全ての信号線が電位変動の影響を受けることがないので各画素における電位も変動することがなく表示ムラを防止でき、もって高品質の画像表示が可能な液晶表示装置を実現することができる。
【発明を実施するための最良の形態】
【００１９】
以下、実施の形態における液晶表示装置について図面を用いて説明する。
【００２０】
［第１の実施の形態］
図１の回路ブロック図に示すように、本実施の形態における液晶表示装置は、ガラス製のアレイ基板１上に画素表示部２と、その左右両端に配置された走査線駆動回路３ａ，３ｂと、上端に配置された信号線駆動回路４を備え、アレイ基板１の外部に外部駆動回路２１と、駆動ＩＣ２３ａ，２３ｂを備えた構成である。
【００２１】
画素表示部２では、走査線駆動回路３からの複数の走査線Ｙ１〜Ｙ７６８と、信号線駆動回路４からの複数の信号線Ｓ１〜３０７２が交差するように配線される。各交差部には薄膜トランジスタ１１と、液晶容量１２と、補助容量１３を含む画素が配置される。薄膜トランジスタ１１は例えばＭＯＳ−ＴＦＴであり、そのドレイン端子は液晶容量１２と補助容量１３に接続され、ソース端子は信号線Ｓに接続され、ゲート端子は走査線Ｙに接続される。
【００２２】
ここでは、一例としてＸＧＡ型の表示パネル、すなわち１０２４×３（ＲＧＢ）×７６８個の画素が画素表示部２にあることを想定する。信号線は１０２４×３＝３０７２本、走査線は７６８本である。
【００２３】
走査線駆動回路３は走査線Ｙ１〜Ｙ７６８をそれぞれ駆動し、信号線駆動回路４は信号線Ｓ１〜Ｓ３０７２をそれぞれ駆動する。信号線駆動回路４は、アナログスイッチ回路５ａ，５ｂを備えており、アナログスイッチ回路５ａが信号線Ｓ１〜Ｓ１５３６を駆動し、
アナログスイッチ回路５ｂがＳ１５３７〜Ｓ３０７２を駆動する。
【００２４】
外部駆動回路２１は、走査線駆動回路３ａ，３ｂを制御するための走査線駆動回路制御信号、信号線駆動回路４内のアナログスイッチ回路５ａ，５ｂを制御するための信号線駆動回路制御信号を生成し、これらの制御信号を駆動ＩＣ２３ａ，２３ｂを介してそれぞれ走査線駆動回路３ａ，３ｂ、アナログスイッチ回路５ａ，５ｂへ伝送する。また、外部駆動回路２１は、映像信号を駆動ＩＣ２３ａ，２３ｂを介してそれぞれアナログスイッチ回路５ａ，５ｂへ伝送する。
【００２５】
この走査線駆動回路制御信号には、スタートパルス、クロックパルスが含まれる。また、信号線駆動回路制御信号には、アナログスイッチ回路５ａ，５ｂを制御するアナログスイッチ制御信号ＡＳＷ１Ｕ、ＡＳＷ２Ｕ、ＡＳＷ３Ｕ、ＡＳＷ４Ｕが含まれる。これらの制御信号は、外部駆動回路２１内の制御回路２２により生成される。
【００２６】
駆動ＩＣ２３ａ，２３ｂには、ＴＡＢ法によりＴＣＰが実装されている。駆動ＩＣ２３ａ，２３ｂからの各映像信号線はアナログスイッチ回路５ａ，５ｂにより信号線に接続される。
【００２７】
アナログスイッチ回路５ａ，５ｂは、映像信号線１本毎に信号線をＮ（Ｎは２以上の整数）本ずつ対応させたときの各グループ毎に、Ｎ本の中から選択された信号線を切り替えて映像信号線に接続するようになっている。
【００２８】
本実施の形態ではＮの値は４とする。この場合、映像信号線１本につき４本の信号線が切り替わって接続されるので、映像信号線の数は信号線の数の１／４となる。アナログスイッチ回路５ａについてみると、信号線１５３６本に対して必要な映像信号線は３８４本となるので、３０７２本の信号線があるＸＧＡの表示パネル全体としては、映像信号線の出力端子が３８４個ある駆動ＩＣ２３を２個だけ用いれば十分となる。このような切り替え接続を行わなかった場合には、同じ駆動ＩＣが３０７２／３８４＝８個必要となるのに対し、本実施の形態では駆動ＩＣの規模を大幅に削減できることとなる。
【００２９】
駆動ＩＣ２３ａは、映像信号Ｄ１〜Ｄ３８４をアナログスイッチ回路５ａに伝送し、駆動ＩＣ２３ｂは、映像信号Ｄ３８５〜Ｄ７６８をアナログスイッチ回路５ｂに伝送する。
【００３０】
図２の回路ブロック図に示すように、アナログスイッチ回路５ａ，５ｂは、それぞれ映像信号線２本につき１個ずつ対応したアナログスイッチ基本回路２５を備える。すなわち、アナログスイッチ回路５ａ，５ｂでは、それぞれアナログスイッチ基本回路２５を３８４／２＝１９２個備えている。
【００３１】
図３の回路図に示すように、例えば映像信号Ｄ１，Ｄ２が入力されるアナログスイッチ基本回路２５では、映像信号Ｄ１を伝送してくる映像信号線が４本に分岐される。分岐した映像信号線は、アナログスイッチＡＳＷ１を介して信号線Ｓ１に接続され、アナログスイッチＡＳＷ２を介して信号線Ｓ２に接続され、アナログスイッチＡＳＷ３を介して信号線Ｓ３に接続され、アナログスイッチＡＳＷ４を介して信号線Ｓ４に接続される。ここでは、信号線Ｓ１〜Ｓ４を第１グループと呼ぶものとする。
【００３２】
同様に、映像信号Ｄ２を伝送してくる映像信号線も４本に分岐され、分岐した各映像信号線は、アナログスイッチＡＳＷ５を介して信号線Ｓ５に接続され、アナログスイッチＡＳＷ６を介して信号線Ｓ６に接続され、アナログスイッチＡＳＷ７を介して信号線Ｓ７に接続され、アナログスイッチＡＳＷ８を介して信号線Ｓ８に接続される。信号線Ｓ５〜Ｓ８を第２グループと呼ぶものとする。
【００３３】
アナログスイッチ制御信号ＡＳＷ１Ｕを伝送する制御線がアナログスイッチＡＳＷ１とＡＳＷ７の各ゲート端子にそれぞれ接続され、アナログスイッチ制御信号ＡＳＷ２Ｕの制御線がアナログスイッチＡＳＷ２とＡＳＷ８の各ゲート端子にそれぞれ接続され、アナログスイッチ制御信号ＡＳＷ３Ｕの制御線がアナログスイッチＡＳＷ３とＡＳＷ５の各ゲート端子にそれぞれ接続され、アナログスイッチ制御信号ＡＳＷ４Ｕの制御線がアナログスイッチＡＳＷ４とＡＳＷ６の各ゲート端子にそれぞれ接続される。
【００３４】
アナログスイッチＡＳＷ１〜ＡＳＷ８は、いずれもｐチャネル型のＴＦＴで構成されており、アナログスイッチ制御信号ＡＳＷ１Ｕがロー電位となったときにアナログスイッチＡＳＷ１，ＡＳＷ７がオンして信号線Ｓ１，Ｓ７に映像信号が供給される。アナログスイッチ制御信号ＡＳＷ２Ｕがロー電位となったときにはアナログスイッチＡＳＷ２，ＡＳＷ８がオンして信号線Ｓ２，Ｓ８に映像信号が供給される。アナログスイッチ制御信号ＡＳＷ３Ｕがロー電位となったときにはアナログスイッチＡＳＷ３，ＡＳＷ５がオンして信号線Ｓ３，Ｓ５に映像信号が供給される。アナログスイッチ制御信号ＡＳＷ４Ｕがロー電位となったときにはアナログスイッチＡＳＷ４，ＡＳＷ６がオンして信号線Ｓ４，Ｓ６に映像信号が供給される。他のアナログスイッチ基本回路もこれと同様の構成である。
【００３５】
次に、各信号線の駆動方式について説明する。信号線を選択して駆動する方式では、選択された信号線に映像信号が供給されたときに、自画素―自信号線、自画素―隣接信号線、自信号線―隣接信号線のそれぞれの間のカップリング容量の影響によって、映像信号が伝搬していないフローティング状態にある隣接信号線の電位を変動させてしまうため、信号線毎に画素への書き込み電位に差が生じ、表示ムラが発生するという問題がある。
【００３６】
そこで、本実施の形態では、書き込み時にこのような表示ムラを発生させないようにするために、信号線に供給される映像信号の極性が反転するときには隣接信号線に電位変動の影響を与えるが、映像信号の極性が反転しないときには隣接信号線に電位変動の影響を与えないことに着目し、Ｌ（Ｌは１以上の整数）行目の走査線における各画素に映像信号を信号線を介して書き込む際に、映像信号線１本毎に信号線をＮ本ずつ対応させた各グループ毎に、Ｌ−１行目とＬ行目とで極性が反転する映像信号が供給される信号線を先に選択し、Ｌ−１行目とＬ行目とで極性が反転しない映像信号が供給される信号線を後に選択するように信号線の選択順序を制御回路２２により制御する。
【００３７】
すなわち、書き込みを終了したフローティング状態にある信号線が、書き込み中の隣接信号線の電位変動の影響を受けないように、極性が反転せず電位変動が生じない信号線を後に選択するように順序を制御する。
【００３８】
以下では、この制御方式について、Ｎの値を４とし、２水平走査期間毎に信号線に供給される映像信号の極性を切り替え、かつ隣接する信号線について２本おきに極性を反転させた映像信号が供給されるようにした信号線４選択の２Ｈ２Ｖ反転駆動方式を例に説明する。
【００３９】
図４の左側の図にしめすように、ｎ（ｎは正の整数）番目のフレームについて、映像信号Ｄ１が供給される信号線Ｓ１の列における各画素の極性は、Ｙ１から順に（＋＋−−＋＋−−…）となっており、各画素では２水平走査期間毎に極性が反転する。信号線Ｓ２の列における各画素の極性はＹ１から順に（＋−−＋＋−−＋…）、信号線Ｓ３の列における各画素の極性はＹ１から順に（−−＋＋−−＋＋…）、信号線Ｓ４の列における各画素の極性はＹ１から順に（−＋＋−−＋＋−…）となっており、いずれも２水平走査期間毎に各画素の極性が反転する。
【００４０】
本駆動方式では、１水平走査期間を４つの選択期間に分け、各グループで４つのアナログスイッチＡＳＷを順にオンするようにアナログスイッチ制御信号ＡＳＷ１Ｕ〜ＡＳＷ４Ｕを制御回路２２により生成する。
【００４１】
２行目の走査線Ｙ２における各画素について、１行目の走査線Ｙ１との比較で極性が反転するのは信号線Ｓ２，Ｓ４，Ｓ６，Ｓ８であり、極性が反転しないのは信号線Ｓ１，Ｓ３，Ｓ５，Ｓ７である。そこで、第１グループについては先に信号線Ｓ２，Ｓ４を選択してから信号線Ｓ１，Ｓ３を選択し、第２グループについては先に信号線Ｓ６，Ｓ８を選択してから信号線Ｓ５，Ｓ７を選択する。各グループでは、先に選択する信号線が２本あるが、どちらを先としてもよい。同様に後に選択する信号線２本についても順序は任意である。
【００４２】
ここでは、図４の真中の図に示すように、２行目の走査線Ｙ２については、１水平走査期間を４つに分けたときの第１選択期間に信号線Ｓ４，Ｓ６を選択し、第２選択期間に信号線Ｓ２，Ｓ８を選択し、第３選択期間に信号線Ｓ３，Ｓ５を選択し、第４選択期間に信号線Ｓ１，Ｓ７を選択する。このため、制御回路２２では、図３のアナログスイッチ基本ブロックに対して、第１選択期間にアナログスイッチ制御信号ＡＳＷ４Ｕをロー電位にし、第２選択期間にアナログスイッチ制御信号ＡＳＷ２Ｕをロー電位にし、第３選択期間にアナログスイッチ制御信号ＡＳＷ３Ｕをロー電位にし、第１選択期間にアナログスイッチ制御信号ＡＳＷ１Ｕをロー電位にする。
【００４３】
映像信号Ｄ２の極性は映像信号Ｄ１の逆極性であるが、アナログスイッチＡＳＷによる信号線Ｓ１〜Ｓ４，Ｓ５〜Ｓ８の切り替えについては、信号線Ｓ４とＳ６、Ｓ２とＳ８、Ｓ３とＳ５、Ｓ１とＳ７にそれぞれ同時に切り替わるので、図４の左側の図に示すように、信号線Ｓ５〜Ｓ８の各列における画素の極性は、信号線Ｓ１〜Ｓ４の各列における画素の極性と等しいものとなっている。なお、図４の右側の図では、各画素について極性と信号線の選択順序をまとめた図を示している。
【００４４】
ここで、正極性の電位が７Ｖ、負極性の電位が３Ｖであるような中間調ラスタ表示を想定すると、第１グループでは、第１選択期間に信号線Ｓ４が選択され、信号線の電位は３Ｖから７Ｖへと変動する。この変動の影響を受けてフローティング状態となっている隣接の信号線Ｓ３，Ｓ５の電位も変動する。第２選択期間に信号線Ｓ２が選択されると信号線Ｓ２の電位は７Ｖから３Ｖへと変動する。この変動の影響を受けてフローティング状態となっている隣接の信号線Ｓ１，Ｓ３の電位も変動する。第３選択期間に信号線Ｓ３が選択されると信号線Ｓ３の電位は３Ｖのまま変動しないので、このときにフローティング状態となっている隣接の信号線Ｓ２，Ｓ４は電位変動の影響を受けない。この信号線Ｓ３は、第１選択期間において信号線Ｓ４の電位変動の影響を受けているが、第３選択期間で新たに対応する映像信号を画素に書き込むので、第１選択期間における電位変動の影響は残らない。最後に第４選択期間に信号線Ｓ１が選択されると、信号線Ｓ１の電位は７Ｖのまま変動しないので、フローティング状態となっている隣接の信号線Ｓ２は電位変動の影響を受けない。信号線Ｓ１は、第２選択期間において信号線Ｓ２の電位変動の影響を受けているが、第４選択期間で新たに対応する映像信号を画素に書き込むので、第２選択期間における電位変動の影響は残らない。
【００４５】
このように、極性反転がある信号線を１番目、２番目に選択し、極性反転のない信号線を３番目、４番目に選択することで、全ての信号線が電位変動の影響を受けることなく映像信号を画素へ書き込めることとなる。なお、ここでは２行目の走査線Ｙ２を例に説明したが、他の全ての行についても同様である。
【００４６】
図５は、ｎ＋１番目のフレームについて、図４と同様に各画素の極性と信号線の選択順序を示している。ｎ＋１番目のフレームでは、ｎ番目のフレームに対して各画素の極性は逆極性であるが、信号線の選択順序、極性の反転回数は同様となっている。
【００４７】
図６は、各アナログスイッチＡＳＷ１〜ＡＳＷ４のオン・オフ状態を走査線毎にまとめた図である。同図の○はアナログスイッチＡＳＷがオンの状態を示し、×はオフの状態を示している。例えば走査線Ｙ２についてみると、先に説明したように、アナログスイッチはＡＳＷ４，ＡＳＷ２，ＡＳＷ３，ＡＳＷ１の順にオンしていくこととなる。これは、ｎ番目のフレームでもｎ＋１番目のフレームでも同様である。
【００４８】
したがって、本実施の形態によれば、映像信号線１本毎に対して信号線をＮ本ずつ対応させた各グループ毎に、選択された信号線をアナログスイッチＡＳＷを介して映像信号線に切り替えて接続することで、映像信号線の数が１／Ｎになるので、駆動ＩＣ２３の規模を削減でき、もってコストの低減と低消費電力化を図ることができる。
【００４９】
本実施の形態によれば、Ｌ行目の走査線について、各グループのそれぞれについて、Ｌ−１行目とＬ行目とで極性が反転する映像信号が供給される信号線を先に選択し、極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御することで、極性が反転せず電位変動がない映像信号が後から信号線に供給され、全ての信号線が電位変動の影響を受けることなく映像信号を画素へ書き込めるので、表示ムラを防止でき、もって高品質の画像表示が可能な液晶表示装置を実現することができる。
【００５０】
なお、本実施の形態においては、アナログスイッチ選択順の周期を２水平走査期間としたが、これに限られるものではなく、アナログスイッチの選択周期は任意に設定することができる。
【００５１】
また、本実施の形態では、信号線４選択の２Ｈ２Ｖ反転駆動方式としたが、これに限られるものではない。例えば、図７にｎ番目のフレーム、図８にｎ＋１番目のフレームを示すように、Ｎの値を４とし、４水平走査期間毎に信号線に供給される映像信号の極性を切り替え、かつ隣接する信号線について４本おきに極性を反転させた映像信号が供給されるようにした信号線４選択の４Ｈ４Ｖ反転駆動方式としてもよい。この場合も、極性が反転する映像信号が供給されるグループの信号線を先に選択し、極性が反転しない映像信号が供給されるグループの信号線を後に選択するように選択順序を制御することで、同様に表示ムラを防止することができる。
【００５２】
また、このように選択順序を制御することで、例えば信号線１２選択の２Ｈ２Ｖ、３Ｈ３Ｖ、４Ｈ４Ｖ、６Ｈ６Ｖ反転駆動方式を採用した場合でも、同様に表示ムラを防止することができる。さらには、このような選択順序とすることで、信号線Ｎ選択のｍＨｍＶ（ｍは１を除くＮの約数）反転駆動方式を採用した場合でも、同様に表示ムラを防止することができる。
【００５３】
また、本実施の形態においては、ＸＧＡの表示パネルについて説明したが、本発明はこれに限られるものではなく、例えばＳＸＧＡ、ＵＸＧＡ等といったＸＧＡ以外の表示パネルについても同様に適用することができる。
【００５４】
［第２の実施の形態］
第１の実施の形態で説明したように、１水平期間中に１本の映像信号を複数の信号線に切り替えて供給する場合、切り替える信号線の数が増えるほど、信号線１本あたりに映像信号を供給する時間（以下、書き込み時間）が短くなる。このため、所望のアナログ電位を信号線を介して画素に書き込み終わる前に、信号線の選択が解除されてしまい、書き込み時間が不足し、信号線および画素への書き込み不足を生じることがある。ここで、書き込み不足の要因として、(i)Ｌ−１行目とＬ行目とでの映像信号の極性反転(以下「垂直方向の極性反転」という)、(ii)Ｓ−１（Ｓは１以上の整数）番目に選択する信号線とＳ番目に選択する信号線とでの映像信号の極性反転（以下「水平方向の極性反転」という）、の２つがある。このため、選択された信号線に映像信号のアナログ電位を書き込むことの難易度は、要因(i)、（ii）の組み合わせにより、次のように４通り存在する。
【００５５】
最も書き込みの厳しい条件は、（A）垂直方向と水平方向の両方で極性反転する場合、2番目に厳しい条件は、（B）垂直方向でのみ極性反転する場合、3番目に厳しい条件は、（C）水平方向でのみ極性反転する場合、最も書き込み易い条件は、（D）垂直方向と水平方向の両方で極性反転しない場合、といった４条件である。
【００５６】
図９の上段は１水平走査期間中に信号線が選択される順番と映像信号の極性を示し、同図の下段は上段の選択順序および映像信号の極性に基づいて上記の４つの書き込み条件（A）〜（D）を当て嵌めたものである。例えば、G1ライン2行目の画素に着目すると、垂直方向では、映像信号の極性が１行目で書き込んだ正極性から２行目では負極性へと反転し、水平方向では、映像信号の極性がR２ライン2行目の正極性からG1ライン２行目の負極性に反転することから、この画素の書き込み条件は（A）となる。同様にして、全ての画素についての書き込み条件は、図９下段のように表すことができる。ここで、例えばGreenラスタ表示をした場合を考えると、G1ラインおよびG3ラインの書き込み条件は同じであるのに対し、G2ラインでは書き込み条件の最も厳しい条件（A）が含まれていないことが分かる。図９のような書き込み順序においては、書き込み条件（A）から（D）の全てにおいて書き込み不足が生じない場合には表示上の問題はないが、仮に書き込み条件の最も厳しい条件（A）でのみ書き込み不足が生じた場合、G2ラインと、G1ラインおよびG3ラインとで液晶実効電位に差が生じ、ムラとして視認されやすくなるという問題がある。
【００５７】
そこで、本実施の形態では、このようなムラが視認されることを防止した液晶表示装置について説明する。なお、本実施の形態の液晶表示装置の基本的な構成は、第１の実施の形態のものと同様であり、制御回路２２での信号線の選択順序が変わるだけであるので、ここでは重複した説明は省略し、制御回路２２による動作の違いについてだけ説明する。
【００５８】
図９上段の２行目に着目すると、第１実施の形態では、１行目と２行目とで極性が反転する映像信号が供給される信号線Ｒ２ライン、Ｇ１ラインをこの順で先に選択し、極性が反転しない映像信号が供給される信号線Ｂ１ライン、Ｒ１ラインをこの順で後に選択している。この選択の順序は、極性反転の同じパターンが繰り返される４行目においても同様となっている。
【００５９】
これに対し、本実施の形態における液晶表示装置の制御回路２２では、Ｌ−１行目とＬ行目とでの映像信号の極性反転の有無、Ｓ（Ｓは１以上の整数）番目に選択される信号線についてＳ−１番目とＳ番目とでの映像信号の極性反転の有無についての書き込み条件が表示画面全体で均等に分散するように、各グループで先に選択された信号線の選択順序を制御するとともに、後に選択された信号線の選択順序を制御する。
【００６０】
具体的には、図１０の上段に示すように、２行目に着目すると、１行目と２行目とで極性が反転する映像信号が供給される信号線Ｇ１ライン、Ｒ２ラインをこの順で先に選択し、極性が反転しない映像信号が供給される信号線Ｒ１ライン、Ｂ１ラインをこの順で後に選択した場合には、極性反転の同じパターンが繰り返される４行目では、先に選択される信号線の選択順序を変更してＲ２ライン、Ｇ１ラインの順にすると共に、後に選択される信号線の選択順序を変更してＢ１ライン、Ｒ１ラインの順にする。
【００６１】
１行目と３行目についても同様にして、先に選択された信号線の選択順序を変更するとともに、後に選択された信号線の選択順序を変更する。また、このグループにおける他の行についても同様に制御するものとし、さらには、他のグループについてもこのグループと同様に制御する。
【００６２】
このような書き込み順において、Greenラスタを表示した場合を考えると、図１０の下段に示すように、G1，G2，G3ラインの書き込み条件には、条件（A）から（D）がそれぞれ同数含まれることになる。これにより、仮に、条件（A）でのみ書き込み不足が生じた場合でも、全てのラインにおいて書き込み条件が同一であるため、ムラとして視認されにくくなる。
【００６３】
したがって、本実施の形態によれば、各信号線についてＬ−１行目とＬ行目とでの映像信号の極性反転の有無、信号線を選択する際のＳ−１番目とＳ番目とでの映像信号の極性反転の有無についての各画素における書き込み条件が表示画面全体で均等に分散するように、各グループで先に選択される信号線の選択順序を制御するとともに、後に選択される信号線の選択順序を制御することで、全ての信号線で書き込み条件が同一となるので、書き込み不足によるムラを視認され難くすることができる。
【００６４】
［第３の実施の形態］
図１１に示すように、各画素において自信号線Ｓ１とのカップリング容量Cp1を介して自信号線Ｓ１の電位変動dVsig_m（sig_mは、信号線の番号）により受ける画素電極の電位変動量をVs、隣接信号線Ｓ２とのカップリング容量Cp2を介して隣接信号線Ｓ２の電位変動dVsig_m+1により受ける画素電極の電位変動量をVn、同図で自画素の下側に位置する画素とのカップリング容量Cp3を介して下側の画素電位変動dVpixにより受ける画素電極の電位変動量をVvとすると、Vs、Vn、Vvは、次のように表すことができる。
【００６５】
Vs=(Cp1／Ctotal)×dVsig_n   …（1）
Vn=(Cp2／Ctotal)×dVsig_n+1 …（2）
Vv=(Cp3／Ctotal)×dVpix     …（3）
Ctotal  ＝  Cp1＋Cp2＋2Cp3＋Clc＋Ccs
ここで、Clcは液晶容量、Ccsは補助容量である。
【００６６】
図１２は、ＲＧＢを考えたときのｎ番目のフレーム（以下、適宜「ｎフレーム」という）における各画素の極性および信号線の選択順序を示す図である。同図において、R1，G1，B1，R2の信号線を１グループとしたときの、例えば、G1ラインの信号線に着目すると、b行の１水平走査期間の第1選択期間にG1ラインが選択され、負極性の映像信号が供給される。その後、G1ラインの選択は解除され、G1ラインでは、c行の１水平走査期間における第４選択期間になるまでの間、供給された負極の電位をフローティング状態で保持する。続いて、c行の第4選択期間に再びG1ラインが選択され、負極の映像信号が供給される。その後、G1ラインの選択は解除され、d行の第2選択期間で再びG1ラインが選択され、今度は正極の映像信号が供給される。G1ラインでは、e行目の第3選択期間で再び正極の映像信号が供給され、続く１水平走査期間（f行目（b行目と同じ）；図示せず）の第1選択期間で負極の映像信号が供給されるまで、正極の電位を保持する。以上を１周期としてG1ラインには正極と負極の映像信号が供給される。このとき、G1ラインに供給される映像信号の極性反転のタイミングが1水平走査期間の中で異なるタイミングとなるため（例えばb行目では第１選択期間であるのに対し、d行目では第２選択期間になる）、信号線の電位に極性の偏りが生じる。具体的には、G1ラインでは、正極電位の期間が7であるのに対し、負極電位の期間が9となる。保持期間中の画素電位は、図１１に示したように、各カップリング容量を介して、隣接する両隣の信号線の電位変動により変動するため、信号線の電位に前述した極性の偏りが生じると、画素が保持する電位にも偏りが生じ、これが液晶に印加される実効電圧の差となり、結果として表示ムラとして視認されるという問題がある。
【００６７】
そこで、本実施の形態では、このようなムラが視認されることを防止した液晶表示装置について説明する。なお、本実施の形態の液晶表示装置の基本的な構成は、第１の実施の形態のものと同様であり、制御回路２２での信号線の選択順序が変わるだけであるので、ここでは重複した説明は省略し、制御回路２２による動作の違いについてだけ説明する。
【００６８】
図１３の上段は、ｎフレームにおいて選択された信号線(Sig2)とこれに隣接する信号線(Sig3)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（選択された信号線）および隣接信号線(Sig3)の電位変動により画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。なお、図１３は、Greenラスタ表示を想定し、緑色画素の電位保持挙動に着目したものである。また、図１３では、a2，b2，c2，d2はそれぞれ信号線(Sig2)に接続された画素を示す。
【００６９】
図１３上段に示すように、信号線(Sig2)には、第１水平走査期間（図において「1H」と示す）では正極性の映像信号が書き込まれ、第２水平走査期間の始めから第４水平走査期間の第１選択期間の終わりまで負極性の映像信号が書き込まれ、第４水平走査期間の第２選択期間の始めから第５水平走査期間の終わりまで正極性の映像信号が書き込まれる。一方、信号線(Sig3)には、始めから第３水平走査期間の第１選択期間の終わりまで負極性の映像信号が書き込まれ、第３水平走査期間の第２選択期間の始めから第４水平走査期間の終わりまで正極性の映像信号が書き込まれ、第５水平走査期間の始めから第７水平走査期間の第１選択期間の終わりまで負極性の映像信号が書き込まれる。
【００７０】
次に、G1ライン(Sig2)上の各画素a2，b2，c2，d2についてタイムチャートを説明する。なお、タイムチャート上での上向き、下向きの黒三角印は画素が保持期間に入るタイミングと保持挙動の1周期の終了を表しており、下向きの黒三角印は正極性の書き込み電位を保持すること、上向きの黒三角印は負極性の書き込み電位を保持することを示す。
【００７１】
G1ライン(Sig2)、a行目の画素a2に着目すると、画素a2では、第１水平走査期間（１Ｈ）の第3選択期間に正極性の映像信号のアナログ電圧レベルVp.a2が書き込まれ、1H終了後保持期間に入る。２Ｈ目の第1選択期間でSig2の電位が正極から負極に変動するため画素a2の電位は、電位Vsだけ下側（対向電極側）に変動を受ける。また、２H目の第1選択期間では画素a2の下の画素b2に負極性の映像信号電位が書き込まれ、画素b2はｎ−１フレームで保持していた正極性の電位から負極性の電位に変動するため、画素a2は画素b2から電位Vvだけ下側に変動を受ける。画素a2はこの電位を3H目の第1選択期間終了まで保持する。その後、3H目の第2選択期間で隣接信号線Sig3の電位が負極から正極に変動するため、画素a2は電位Vnだけ上側に変動を受け、この電位を4H目の第1選択期間終了まで保持し、4H目の第2選択期間で自信号線Sig2の電位が負極から正極に変動するためVsだけ上側に変動を受ける。画素a2はこの電位を4H終了まで保持し、5H目の第1選択期間で隣接信号線Sig3の電位が正極から負極に変動するため、Vnだけ下側に電位変動を受けこの電位を5H終了まで保持する。画素a2は、以上を1周期とし、次に画素a2に映像信号が書き込まれるまでの1垂直走査期間の間、画素電位を保持する。画素a2の液晶実効電位(Vp_a2)effは、書き込まれた映像信号電位Vp.a2と上記保持期間の挙動を考慮して次式のように表すことができる。
【００７２】
(Vp_a2)eff ＝(Vp.a2−Vcom)＋7／16Vn−9／16Vs−Vv  …(4)
同様に、他の画素についての液晶実効電位(Vp_b2)eff、(Vp_c2)eff、(Vp_d2)effは、それぞれ次式で表すことができる。
【００７３】
(Vp_b2)eff ＝(Vcom−Vp.b2)−7／16Vn−7／16Vs＋Vv  …(5)
(Vp_c2)eff ＝(Vcom−Vp.c2)＋9／16Vn−7／16Vs−Vv   …(6)
(Vp_d2)eff ＝(Vp.d2−Vcom)−9／16Vn−9／16Vs＋Vv  …(7)
ここで、各式における右辺第1項の括弧内の電位は、書き込み時の液晶印加電圧を表しており、右辺第2項以降が保持時に受ける電位変動を表している。右辺第１項は、ラスタ表示を想定した場合、同一となるので以下のよう表すこととする。
【００７４】
Vpw＝(Vp.a2−Vcom)＝(Vcom−Vp.b2)
＝(Vcom−Vp.c2)＝(Vp.d2−Vcom)
また、図１１に示したカップリング容量Cp1、Cp2、Cp3は、画素構造により決定される容量であり、ここでは仮にCp1＝Cp2、Cp3＝0とすると、式（1）から式（3）よりVs＝Vn、Vv＝0となる。これらを用いて式（4）から式（7）を書き換えると、次のように表すことができる。
【００７５】
(Vp_a2)eff＝Vpw−1／8Vs  …(8)
(Vp_b2)eff＝Vpw−7／8Vs  …(9)
(Vp_c2)eff＝Vpw＋1／8Vs  …(10)
(Vp_d2)eff＝Vpw−9／8Vs  …(11)
式（8）から式（11）、および図１３に示す画素の保持挙動を表すタイムチャートから、書き込んだ映像信号電圧に対して、保持期間中の電位変動により液晶実効電圧が変わらない場合を相対的に“0”、実効電圧がやや大きくなる場合を“１”、実効電圧がやや小さくなる場合を“−１”、実効電位が小さくなる場合を“−2”として相対的に定義すると、式（8）から式（11）は次のように表すことができる。
【００７６】
(Vp_a2)eff＝−1
(Vp_b2)eff＝−2
(Vp_c2)eff＝1
(Vp_d2)eff＝−2
同様に、nフレームにおける全ての緑色画素についての実効電位を図１４から図２０のようにして求ることができる。
【００７７】
次に、ｎ＋１フレームにおける書き込み順について説明する。
【００７８】
図２１は、図１２のｎフレームに対して、ｎ＋1フレームにおける各グループでの書き込み順を同じとした場合の信号線の選択順と映像信号の極性を示す図である。
【００７９】
例えば、Ｒ１，Ｇ１，Ｂ１，Ｒ２ラインのグループのａ行では、図１２のｎフレームにおいては、先にＢ１ライン、Ｒ１ラインの信号線をこの順で選択し、後にＧ１ライン、Ｒ２ラインの信号線をこの順で選択したが、図２１のｎ＋１フレームでも、同様の選択順となっている。
【００８０】
図２２〜図２９の上段は、このようにｎフレームとｎ＋1フレームとで各グループでの書き込み順を同じと場合のｎ＋１フレームにおいて選択された各信号線とこれに隣接する信号線の電位挙動を示す電圧波形を表したタイミングチャートであり、図２２〜図２９の下段は、自信号線および隣接信号線の電位変動により画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【００８１】
図３０は、図１２のｎフレームに対して、ｎ＋１フレームにおける各グループで先に選択された信号線についての選択順序を変更するとともに、後に選択された信号線についての選択順序を変更するようにした場合の信号線の選択順と映像信号の極性を示す図である。
【００８２】
例えば、Ｒ１，Ｇ１，Ｂ１，Ｒ２ラインのグループのａ行では、ｎフレームにおいては、先にＢ１ライン、Ｒ１ラインの信号線をこの順で選択し、後にＧ１ライン、Ｒ２ラインの信号線をこの順で選択したが、図３０のｎ＋１フレームでは、先にＲ１ライン、Ｂ１ラインの信号線をこの順で選択し、後にＲ２ライン、Ｇ１ラインの信号線をこの順で選択する。
【００８３】
図３１〜図３８の上段は、このようにｎフレームとｎ＋1フレームとで各グループでの書き込み順を変更した場合のｎ＋１フレームにおいて選択された各信号線とこれに隣接する信号線の電位挙動を示す電圧波形を表したタイミングチャートであり、図３１〜図３８の下段は、自信号線および隣接信号線の電位変動により画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【００８４】
図３９は、表示画面における各画素の実効電位を相対的に表した図であり、同図（ａ）は、図１３〜図２０を用いて求めたｎフレームにおける実効電位を示し、同図（ｂ）は、ｎフレームとｎ＋１フレームとで書き込み順を同一とした場合の図２２〜図２９により求めたｎ＋１フレームにおける実効電位を示し、同図（ｃ）はｎフレームとｎ＋１フレームとでの平均の実効電位を示す。なお、図３９は、Greenラスタ表示を想定した図である。
【００８５】
同図（ｃ）のG1ラインからG8ラインにおいて信号線方向にマクロ的に見ると、G3ラインおよびG7ラインのみ相対実効電位が“0”と“−2”のみで構成されており、その他のラインと実効電位が異なることが分かる。また、表示領域全体をマクロ的に見ると相対実効電位“1”および“−1”がそれぞれ連続して右上から左下下がりに直線的に並んでいることが分かる。
【００８６】
このように、nフレームとn＋1フレームで書き込み順を同じとした場合には、n＋1フレームにおいても相対実効電位はｎフレームと同一の配列となり、ｎフレームとｎ＋1の平均実効電位においてもG3ラインとG7ラインは、その他のラインと実効電位が異なり、かつマクロ的に右上から左下方向に斜めに直線的な実効電位の傾斜を持つことから、これがムラとして視認されてしまう。
【００８７】
一方、図４０（ａ）は、図１３〜図２０を用いて求めたｎフレームにおける実効電位を示し、同図（ｂ）は、ｎフレームとｎ＋１フレームとで書き込み順を変更とした場合の図３１〜図３８により求めたｎ＋１フレームにおける実効電位を示し、同図（ｃ）はｎフレームとｎ＋１フレームとでの平均の実効電位を示す。なお、図４０も、Greenラスタ表示を想定した図であり、図４０（ａ）は図３９（ａ）と同一の図である。
【００８８】
図４０において、例えば、G1ラインのa行目の画素に着目すると、ｎフレーム目では相対実効電位が“−1”であるのに対し、ｎ＋1フレーム目では相対実効電位が“1”となるので、平均実効電位は“0”となっている。このようにして、全ての画素においてｎフレームの実効電位のアンバランスをｎ＋1フレームでの書き込み順を変更してキャンセルすることで、平均的にバランスをとることができる。この結果、図４０（ｃ）に示すように、各画素における平均実行電位は、画面全体で“0”と“−2”が市松状に規則的に配列された状態となるので、ムラとしては視認されにくい。また、カップリング容量Cp1、Cp2、Cp3を最適化することにより“0”と“−2”で示す画素の実効電位差を最適化することも可能である。
【００８９】
したがって、本実施の形態によれば、ｎフレームとｎ＋１フレームとで、各グループにおいて先に選択された信号線の選択順序を変更するとともに、後に選択された信号線の選択順序を変更したことで、各画素における実効電位をｎフレームとｎ＋１フレームとで平均的にバランスをとることができ、画面全体としてみたときの平均実行電位が規則的に配列された状態となるので、ムラとして視認されにくくすることができる。
【００９０】
なお、本実施の形態においては、ｎフレームとｎ＋1フレームとで１フレームごとに書き込み順を変更することとしたが、これに限られるものではない。例えば、2フレームごとに書き込み順を変更するようにしてもよく、この場合にも上記と同様の効果を得ることができる。
【００９１】
以上のように、１本の映像信号出力を複数（N本）の信号線に振り分けて駆動する場合に、書き込み不足やカップリング容量の影響を考慮した最も好ましいアナログ信号の書き込み手法は、下記の条件となる。
【００９２】
(1)     1水平走査期間中のN回の信号線選択期間のうち、自信号線が選択されていないフローティング状態中に隣接信号線とのカップリング容量の影響を受けないように、各グループで、Ｌ−１行目とＬ行目とで極性が反転する映像信号が供給される信号線を先に選択し、極性が反転しない映像信号が供給される信号線を後に選択するように選択順序を制御すること。
【００９３】
(2)１垂直走査期間内において各画素におけるＬ−１行目とＬ行目とでの映像信号の極性反転の有無、信号線を選択する際のＳ−１番目とＳ番目とでの映像信号の極性反転の有無についての書き込み条件が表示画面全体で均等に分散するように、各グループで先に選択される信号線の選択順序を制御するとともに、後に選択される信号線の選択順序を制御すること。
【００９４】
(3)保持期間中においてカップリング容量の影響による画素の電位変動が特定ラインに偏ることなく空間的に分散するように、一定間隔のフレーム毎に、各グループで先に選択された信号線の選択順序を変更するとともに、後に選択された信号線の選択順序を変更すること。
【００９５】
特に、上記３条件を同時に満足することで、ムラの視認されにくい高品位の表示装置を実現することができる。
【００９６】
また、上記各実施の形態で説明した以外の書き込み順序とした場合や、１グループにおける信号線の数をN＝4以外とした場合であっても、上記の３条件を満たすことで、同様の効果を奏することができる。
【図面の簡単な説明】
【００９７】
【図１】一実施形態における液晶表示装置の概略的な構成を示す回路ブロック図である。
【図２】上記液晶表示装置における駆動ＩＣ、アナログスイッチ回路の構成を示す回路ブロック図である。
【図３】上記アナログスイッチ回路におけるアナログスイッチ基本ブロックの内部構成を示す回路図である。
【図４】信号線４選択の２Ｈ２Ｖ反転駆動方式について、ｎ番目のフレームの各画素における映像信号の極性および信号線の選択順序を示す図である。
【図５】信号線４選択の２Ｈ２Ｖ反転駆動方式について、ｎ＋１番目のフレームの各画素における映像信号の極性および信号線の選択順序を示す図である。
【図６】各アナログスイッチのオン・オフ状態を走査線毎にまとめた図である。
【図７】信号線４選択の４Ｈ４Ｖ反転駆動方式について、ｎ番目のフレームの各画素における映像信号の極性および信号線の選択順序を示す図である。
【図８】信号線４選択の４Ｈ４Ｖ反転駆動方式について、ｎ＋１番目のフレームの各画素における映像信号の極性および信号線の選択順序を示す図である。
【図９】同図の上段は、第１実施形態の液晶表示装置において、１水平走査期間中に信号線が選択される順序と映像信号の極性を画素毎に示す図であり、同図の下段は上段の選択順序および映像信号の極性に基づいて４つの書き込み条件（A）〜（D）を当て嵌めた図である。
【図１０】同図の上段は、第２実施形態の液晶表示装置において、４つの書き込み条件（A）〜（D）が表示画面全体で均等に分散するように、信号線の選択順序を制御した場合の信号線の選択順序と映像信号の極性を画素毎に示す図であり、同図の下段は上段の選択順序および映像信号の極性に基づいて４つの書き込み条件を当て嵌めた図である。
【図１１】一の画素電極についての周辺部分の等価回路を示す図である。
【図１２】ｎフレームにおける各画素の極性および信号線の選択順序を示す図である。
【図１３】同図の上段は、ｎフレームにおいて選択された信号線(Sig2)とこれに隣接する信号線(Sig3)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig2）および隣接信号線(Sig3)の電位変動により信号線(Sig2)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図１４】同図の上段は、ｎフレームにおいて選択された信号線(Sig5)とこれに隣接する信号線(Sig6)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig5）および隣接信号線(Sig6)の電位変動により信号線(Sig5)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図１５】同図の上段は、ｎフレームにおいて選択された信号線(Sig8)とこれに隣接する信号線(Sig9)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig8）および隣接信号線(Sig9)の電位変動により信号線(Sig8)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図１６】同図の上段は、ｎフレームにおいて選択された信号線(Sig11)とこれに隣接する信号線(Sig12)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig11）および隣接信号線(Sig12)の電位変動により信号線(Sig11)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図１７】同図の上段は、ｎフレームにおいて選択された信号線(Sig14)とこれに隣接する信号線(Sig15)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig14）および隣接信号線(Sig15)の電位変動により信号線(Sig14)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図１８】同図の上段は、ｎフレームにおいて選択された信号線(Sig17)とこれに隣接する信号線(Sig18)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig17）および隣接信号線(Sig18)の電位変動により信号線(Sig17)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図１９】同図の上段は、ｎフレームにおいて選択された信号線(Sig20)とこれに隣接する信号線(Sig21)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig20）および隣接信号線(Sig21)の電位変動により信号線(Sig20)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図２０】同図の上段は、ｎフレームにおいて選択された信号線(Sig23)とこれに隣接する信号線(Sig24)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig23）および隣接信号線(Sig24)の電位変動により信号線(Sig23)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図２１】ｎフレームとｎ＋１フレームとで書き込み順序を同一とした場合のｎ＋１フレームにおける各画素の極性および信号線の選択順序を示す図である。
【図２２】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を同一としたときのｎ＋１フレームにおいて選択された信号線(Sig2)とこれに隣接する信号線(Sig3)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig2）および隣接信号線(Sig3)の電位変動により信号線(Sig2)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図２３】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を同一としたときのｎ＋１フレームにおいて選択された信号線(Sig5)とこれに隣接する信号線(Sig3)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig5）および隣接信号線(Sig6)の電位変動により信号線(Sig5)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図２４】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を同一としたときのｎ＋１フレームにおいて選択された信号線(Sig8)とこれに隣接する信号線(Sig9)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig8）および隣接信号線(Sig9)の電位変動により信号線(Sig8)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図２５】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を同一としたときのｎ＋１フレームにおいて選択された信号線(Sig11)とこれに隣接する信号線(Sig12)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig11）および隣接信号線(Sig12)の電位変動により信号線(Sig11)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図２６】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を同一としたときのｎ＋１フレームにおいて選択された信号線(Sig14)とこれに隣接する信号線(Sig15)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig14）および隣接信号線(Sig15)の電位変動により信号線(Sig14)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図２７】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を同一としたときのｎ＋１フレームにおいて選択された信号線(Sig17)とこれに隣接する信号線(Sig18)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig17）および隣接信号線(Sig18)の電位変動により信号線(Sig17)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図２８】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を同一としたときのｎ＋１フレームにおいて選択された信号線(Sig20)とこれに隣接する信号線(Sig21)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig20）および隣接信号線(Sig21)の電位変動により信号線(Sig20)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図２９】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を同一としたときのｎ＋１フレームにおいて選択された信号線(Sig23)とこれに隣接する信号線(Sig24)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig23）および隣接信号線(Sig24)の電位変動により信号線(Sig23)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図３０】ｎフレームとｎ＋１フレームとで書き込み順序を変更した場合のｎ＋１フレームにおける各画素の極性および信号線の選択順序を示す図である。
【図３１】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を変更したときのｎ＋１フレームにおいて選択された信号線(Sig2)とこれに隣接する信号線(Sig3)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig2）および隣接信号線(Sig3)の電位変動により信号線(Sig2)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図３２】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を変更したときのｎ＋１フレームにおいて選択された信号線(Sig5)とこれに隣接する信号線(Sig6)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig5）および隣接信号線(Sig6)の電位変動により信号線(Sig5)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図３３】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を変更したときのｎ＋１フレームにおいて選択された信号線(Sig8)とこれに隣接する信号線(Sig9)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig8）および隣接信号線(Sig9)の電位変動により信号線(Sig8)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図３４】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を変更したときのｎ＋１フレームにおいて選択された信号線(Sig11)とこれに隣接する信号線(Sig12)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig11）および隣接信号線(Sig12)の電位変動により信号線(Sig11)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図３５】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を変更したときのｎ＋１フレームにおいて選択された信号線(Sig14)とこれに隣接する信号線(Sig15)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig14）および隣接信号線(Sig15)の電位変動により信号線(Sig14)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図３６】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を変更したときのｎ＋１フレームにおいて選択された信号線(Sig17)とこれに隣接する信号線(Sig18)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig17）および隣接信号線(Sig18)の電位変動により信号線(Sig17)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図３７】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を変更したときのｎ＋１フレームにおいて選択された信号線(Sig20)とこれに隣接する信号線(Sig21)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig20）および隣接信号線(Sig21)の電位変動により信号線(Sig20)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図３８】同図の上段は、ｎフレームとｎ＋１フレームとで書き込み順序を変更したときのｎ＋１フレームにおいて選択された信号線(Sig23)とこれに隣接する信号線(Sig24)の電位挙動を示す電圧波形を表したタイミングチャートであり、同図の下段は、自信号線（Sig23）および隣接信号線(Sig24)の電位変動により信号線(Sig23)における各画素が保持期間中に受ける電位挙動を示す電圧波形を表したタイミングチャートである。
【図３９】同図（ａ）は、ｎフレームにおける各画素の実効電位を相対的に示す図、同図（ｂ）は、ｎフレームとｎ＋１フレームとで書き込み順を同一とした場合のｎ＋１フレームにおける各画素の実効電位を示す図、同図（ｃ）はｎフレームとｎ＋１フレームとでの平均の実効電位を示す図である。
【図４０】同図（ａ）は、ｎフレームにおける各画素の実効電位を相対的に示す図、同図（ｂ）は、ｎフレームとｎ＋１フレームとで書き込み順を変更した場合のｎ＋１フレームにおける各画素の実効電位を示す図、同図（ｃ）はｎフレームとｎ＋１フレームとでの平均の実効電位を示す図である。
【符号の説明】
【００９８】
１…アレイ基板
２…画素表示部
３ａ，３ｂ…走査線駆動回路
４…信号線駆動回路
５ａ，５ｂ…アナログスイッチ回路
１１…薄膜トランジスタ
１２…液晶容量
１３…補助容量
２１…外部駆動回路
２２…制御回路
２３ａ，２３ｂ…駆動ＩＣ
２５…アナログスイッチ基本回路
【図１】
2005092176.tif 000003
【図２】
2005092176.tif 000004
【図３】
2005092176.tif 000005
【図４】
2005092176.tif 000006
【図５】
2005092176.tif 000007
【図６】
2005092176.tif 000008
【図７】
2005092176.tif 000009
【図８】
2005092176.tif 000010
【図９】
2005092176.tif 000011
【図１０】
2005092176.tif 000012
【図１１】
2005092176.tif 000013
【図１２】
2005092176.tif 000014
【図１３】
2005092176.tif 000015
【図１４】
2005092176.tif 000016
【図１５】
2005092176.tif 000017
【図１６】
2005092176.tif 000018
【図１７】
2005092176.tif 000019
【図１８】
2005092176.tif 000020
【図１９】
2005092176.tif 000021
【図２０】
2005092176.tif 000022
【図２１】
2005092176.tif 000023
【図２２】
2005092176.tif 000024
【図２３】
2005092176.tif 000025
【図２４】
2005092176.tif 000026
【図２５】
2005092176.tif 000027
【図２６】
2005092176.tif 000028
【図２７】
2005092176.tif 000029
【図２８】
2005092176.tif 000030
【図２９】
2005092176.tif 000031
【図３０】
2005092176.tif 000032
【図３１】
2005092176.tif 000033
【図３２】
2005092176.tif 000034
【図３３】
2005092176.tif 000035
【図３４】
2005092176.tif 000036
【図３５】
2005092176.tif 000037
【図３６】
2005092176.tif 000038
【図３７】
2005092176.tif 000039
【図３８】
2005092176.tif 000040
【図３９】
2005092176.tif 000041
【図４０】
2005092176.tif 000042