(57)【要約】【課題】  歪補償対象となる増幅器６による増幅前のデジタル信号に対して増幅器で発生する歪の逆特性歪を与えて歪補償を行う歪補償増幅装置で、増幅前の信号と増幅後の信号との遅延時間を精度よく調整する。【解決手段】  歪付与手段１、２が増幅器による増幅前のデジタル信号に対して所定の態様により歪を与え、アナログ変換手段５が当該デジタル信号をアナログ信号へ変換し、増幅器が当該アナログ信号を増幅し、デジタル変換手段９、１０が当該増幅後のアナログ信号をデジタル信号へ変換し、遅延時間調整手段１１〜１３が前記歪が与えられる前のデジタル信号と前記変換されたデジタル信号との一方を補間法により遅延させる処理を用いてこれら２つのデジタル信号の間の遅延時間を調整し、歪付与態様制御手段４、３が当該遅延時間調整後における２つのデジタル信号の間の誤差に基づいて前記歪を与える態様を制御する。【選択図】  図１
2005203925.tif 000002
【特許請求の範囲】
【請求項１】
歪補償対象となる増幅器により増幅される前のデジタル信号に対して当該増幅器で発生する歪の逆特性を有する歪を与えて歪補償を行う歪補償増幅装置において、
歪補償対象となる増幅器により増幅される前のデジタル信号に対して所定の態様により歪を与える歪付与手段と、
歪付与手段により歪が与えられたデジタル信号をアナログ信号へ変換するアナログ変換手段と、
アナログ変換手段により変換されたアナログ信号を増幅する歪補償対象となる増幅器と、
歪補償対象となる増幅器から出力される増幅後のアナログ信号をデジタル信号へ変換するデジタル変換手段と、
歪付与手段により歪が与えられる前のデジタル信号とデジタル変換手段により変換されたデジタル信号との少なくとも一方を補間法により遅延させる処理を用いて、当該歪付与手段により歪が与えられる前のデジタル信号と当該デジタル変換手段により変換されたデジタル信号との遅延時間を調整する遅延時間調整手段と、
遅延時間調整手段により遅延時間が調整された後における２つのデジタル信号の間の誤差に基づいて歪付与手段により歪を与える態様を制御する歪付与態様制御手段と、
を備えたことを特徴とする歪補償増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、無線送信装置における増幅器の非線形性を補償するために予め送信信号を変形させて送出するプリディストーション型の歪補償増幅装置に関し、特に、増幅器による増幅前の送信信号と増幅器による増幅後のフィードバック信号との遅延時間の調整の精度を向上させることにより、非線形歪の補償特性を向上させる歪補償増幅装置に関する。
【背景技術】
【０００２】
例えば、移動体通信システムの無線基地局装置などで使用される電力増幅器（ＰＡ：Power Amplifier）等の増幅器では、増幅器の非線形性による送信スペクトルの劣化が問題となり、具体的には、隣接チャネルへの漏洩電力や相互変調歪等が問題となる。
ここで、図６のグラフでは、非線形増幅器の入出力特性としてＡＭ−ＡＭ変換の特性の一例及びＡＭ−ＰＭ変換の特性の一例を示してあり、横軸は入力振幅を示しており、左側の縦軸は出力振幅を示しており、右側の縦軸は出力位相を示している。
同図に示されるように、通常の増幅器の入出力特性では、出力振幅が増大するに従って理想特性からのずれが大きくなるＡＭ−ＡＭ変換と呼ばれる出力振幅の飽和特性と、出力振幅が増大するに従って位相が回転するＡＭ−ＰＭ変換と呼ばれる出力位相の入力振幅による変化がある。具体的には、入力振幅が飽和点から十分に小さい点では、振幅特性は直線であり位相の変化もない。しかしながら、入力振幅が飽和点に近づくにつれて、出力振幅は飽和し、出力位相は回転し始める所謂非線形特性を呈する。この結果として、送信スペクトルの劣化が起こり、送信帯域外への漏れ込みが起こる。
【０００３】
上記のような送信スペクトルの劣化を改善するために、増幅器の非線形性を補償するように増幅器の前段で振幅及び位相に逆特性を与えて、増幅器出力が理想特性となるようにするプリディストーション法が知られている。
ここで、図７のグラフでは、非線形増幅器の入出力特性の逆特性を与えるプリディストーション特性としてＡＭ−ＡＭ変換に対する歪補償特性の一例及びＡＭ−ＰＭ変換に対する歪補償特性の一例を示してあり、横軸は入力振幅を示しており、左側の縦軸は出力振幅を示しており、右側の縦軸は出力位相を示している。
【０００４】
図８には、プリディストーション型の歪補償回路を有する歪補償増幅装置の構成例を示してある。
同図に示されるように、本例の歪補償増幅装置は、入力端子Ｉ２１と出力端子Ｏ２１との間に、複素乗算回路４１と歪補償テーブル４２と歪補償テーブル更新制御回路４３と誤差検出回路４４を有するプリディストーション回路Ｐ１１と、直交変調器４５と、電力増幅器（ＰＡ）４６と、分配器４７と、基準クロック（Ｍｆｓ）４８と、サンプリングクロック位相調整回路４９と、直交検波回路５０と、Ａ／Ｄ（Analog to Digital）変換回路５１と、位相振幅補正回路５２と、固定遅延回路５３を備えている。
ここで、本例の歪補償増幅装置に備えられたプリディストーション回路Ｐ１１、直交変調器４５、電力増幅器（ＰＡ）４６、分配器４７、直交検波回路５０、位相振幅補正回路５２、固定遅延回路５３のそれぞれ動作は、概略的には、図１に示される対応するそれぞれの処理部Ｐ１、５、６、７、９、１１、１３の動作と同様である。
【０００５】
以下で、本例の歪補償増幅装置について、図１に示される構成や動作とは異なる部分について説明する。
直交変調器４５におけるデジタルアナログ変換タイミングは、基準クロック４８からのクロック信号の周波数Ｍｆｓ（＝Ｍ×ｆｓ）が基準とされ、当該周波数Ｍｆｓはサンプリング周波数ｆｓのＭ倍の周波数である。そして、直交変調器４５のデジタルアナログ変換タイミングは、サンプリングクロック位相調整回路４９によりサンプリング周波数ｆｓのレート（サンプリングレート）にＭ分周されたクロックタイミングで制御される。また、Ａ／Ｄ変換回路５１も、同様なクロックタイミングで制御される。
【０００６】
ここで、直交変調器４５とＡ／Ｄ変換回路５１の変換タイミングを規定するサンプリングクロックについては、誤差検出回路４４により相互の信号タイミングを一致させるように調整することが必要である。このため、直交変調器４５に対するサンプリングクロックのタイミングをｆｓＴＸとして、Ａ／Ｄ変換回路５１に対するサンプリングクロックのタイミングをｆｓＲＸとすると、ｆｓＲＸのタイミングを（１／Ｍｆｓ）の制御ステップで調整することが可能な機能を設けて、装置の出荷時に最適値を固定的に調整することが行われる。当該最適値の調整方法としては、誤差検出回路４４の出力平均が最小となるように調整する方法や、或いは、ＲＦ送信スペクトルの歪レベルが最小となるように調整する方法が用いられる。
また、固定遅延回路５３は、本例では、複素乗算回路４１から位相振幅補正回路５２までの遅延のおおよその遅延量を与えるものであり、サンプリングクロック位相調整回路４９の微調整量と合わせて、誤差検出回路４４で、固定遅延回路５３からの出力（送信変調信号）と、位相振幅補正回路５２からの出力である調整後の受信変調信号との差分値を誤差信号として検出する。
なお、プリディストーションにおける遅延時間に関して、従来から種々な検討等が為されていた（例えば、特許文献１〜３参照。）。
【０００７】
【特許文献１】特開平９−８３４１７号公報
【特許文献２】特開２００２−７７２８５号公報
【特許文献３】特開２００３−２７３６６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記図８に示したような歪補償増幅装置では、プリディストーション方式による歪補償特性の性能を大きく左右する機能として、誤差検出回路４４への入力信号のタイミング誤差の問題がある。誤差検出回路４４に入力される２つの信号の両者にタイミングずれがあると、本来の非線形歪に起因する誤差に、タイミングずれによる誤差が重畳されることとなり、歪補償量の劣化の原因となる。このため、サンプリングクロック位相調整回路４９による調整ステップとしては、信号帯域に比較して十分小さいこと（つまり、基準クロックの周波数ＭｆｓのＭを大きく取ること）が必要であり、特に、ＣＤＭＡ（Code Division Multiple Access）方式などのように送信変調信号の帯域が広い変調方式では、デジタル回路の性能の制約から、十分に高いＭを設定することが困難であった。
本発明は、このような従来の事情に鑑み為されたもので、例えば、プリディストーション型の歪補償において、歪補償対象となる増幅器による増幅前の信号と当該増幅器による増幅後のフィードバック信号との遅延時間の調整の精度を向上させることができ、これにより、当該増幅器で発生する非線形歪の補償特性を向上させることができる歪補償増幅装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明に係る歪補償増幅装置では、次のようにして、歪補償対象となる増幅器により増幅される前のデジタル信号に対して当該増幅器で発生する歪の逆特性を有する歪を与えて歪補償を行う。
すなわち、歪付与手段が、歪補償対象となる増幅器により増幅される前のデジタル信号に対して、所定の態様により歪を与える。アナログ変換手段が、歪付与手段により歪が与えられたデジタル信号をアナログ信号へ変換する。歪補償対象となる増幅器が、アナログ変換手段により変換されたアナログ信号を増幅する。デジタル変換手段が、歪補償対象となる増幅器から出力される増幅後のアナログ信号をデジタル信号へ変換する。遅延時間調整手段が、歪付与手段により歪が与えられる前のデジタル信号とデジタル変換手段により変換されたデジタル信号との少なくとも一方を補間法により遅延させる処理を用いて、当該歪付与手段により歪が与えられる前のデジタル信号と当該デジタル変換手段により変換されたデジタル信号との遅延時間を調整する。歪付与態様制御手段が、遅延時間調整手段により遅延時間が調整された後における２つのデジタル信号の間の誤差に基づいて、歪付与手段により歪を与える態様（前記所定の態様）を制御する。
従って、歪付与手段により歪が与えられる前のデジタル信号とデジタル変換手段により変換されたデジタル信号との少なくとも一方を補間法により遅延させる処理を用いて、これら２つのデジタル信号の間の遅延時間を調整してこれら２つのデジタル信号の間のタイミングを合わせることにより、高精度な時間調整が可能であり、例えば、プリディストーション型の歪補償において、歪補償対象となる増幅器による増幅前の信号と当該増幅器による増幅後のフィードバック信号との遅延時間の調整の精度を向上させることができ、これにより、当該増幅器で発生する非線形歪の補償特性を向上させることができる。
【００１０】
ここで、歪付与手段により歪を与える態様（所定の態様）としては、種々な態様が用いられてもよく、例えば、歪付与態様制御手段により２つのデジタル信号の間の誤差が小さくなるように更新されることにより、歪補償対象となる増幅器で発生する歪の逆特性を有する歪を与える態様に近づけられる。
また、歪付与手段により歪を与える態様（所定の態様）としては、一例として、歪補償テーブルのテーブル値が用いられ、当該テーブル値は例えば信号の振幅値或いは電力値などに対応して当該信号に対して発生させる歪の振幅や位相を特定する情報を規定する。
また、アナログ変換手段としては、例えば、直交変調などの変調処理を行う機能を有してもよい。これに対応して、デジタル変換手段としては、例えば、直交検波（直交復調）などの復調処理を行う機能を有してもよい。
また、補間法としては、種々な態様のものが用いられてもよく、例えば、ナイキスト補間法が用いられる。
また、遅延時間調整手段としては、例えば、補間法による時間調整と、補間法以外の手法による時間調整とを組み合わせて行うような手段が用いられてもよい。
【００１１】
一構成例として、遅延時間調整手段は、歪付与手段により歪が与えられる前のデジタル信号とデジタル変換手段により変換されたデジタル信号との少なくとも一方を補間法により遅延させる処理として、次のような構成による処理を行う。
すなわち、補間手段が、歪付与手段により歪が与えられる前のデジタル信号とデジタル変換手段により変換されたデジタル信号との一方のデジタル信号を、３以上の異なる遅延時間を使用した補間法のそれぞれにより遅延させる。補間誤差検出選択手段が、それぞれの補間法により遅延させられたデジタル信号と他方のデジタル信号との誤差を検出して、当該誤差が最小となる補間法を選択する。補間法遅延時間制御手段が、補間誤差検出選択手段により選択される補間法で使用された遅延時間を前記３以上の異なる遅延時間を使用した補間法における中心的な遅延時間とするように、それぞれの補間法で使用される遅延時間を制御する。
ここで、３以上の異なる遅延時間を使用した補間法の数としては、種々な数が用いられてもよい。
また、３以上の異なる遅延時間を使用した補間法における中心的な遅延時間としては、種々な態様が用いられてもよい。一例として、３以上の異なる遅延時間として、中心的な値を有する遅延時間と、当該中心的な値より大きい側の１以上の遅延時間と、当該中心的な値より小さい側の１以上の遅延時間が用いられる場合に、当該中心的な値を有する遅延時間を中心的な遅延時間とする態様を用いることができる。
なお、例えば、１つの遅延時間を使用した補間法によりデジタル信号を遅延させるような構成や、２つの異なる遅延時間を使用した補間法のそれぞれによりデジタル信号を遅延させるような構成が用いられてもよい。
【発明の効果】
【００１２】
以上説明したように、本発明に係る歪補償増幅装置によると、歪補償対象となる増幅器により増幅される前のデジタル信号に対して歪付与部によって所定の態様により歪を与え、当該歪を与えたデジタル信号をアナログ信号へ変換し、当該アナログ信号を歪補償対象となる増幅器により増幅し、当該歪補償対象となる増幅器から出力される増幅後のアナログ信号をデジタル信号へ変換し、歪付与部により歪が与えられる前のデジタル信号と当該変換したデジタル信号との少なくとも一方を補間法により遅延させる処理を用いてこれら２つのデジタル信号の間の遅延時間を調整し、当該遅延時間調整後における２つのデジタル信号の間の誤差に基づいて歪付与部により歪を与える態様（前記所定の態様）を制御するようにしたため、例えば、プリディストーション型の歪補償において、歪補償対象となる増幅器による増幅前の信号と当該増幅器による増幅後のフィードバック信号との遅延時間の調整の精度を向上させることができ、これにより、当該増幅器で発生する非線形歪の補償特性を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
本発明に係る実施例を図面を参照して説明する。
本実施例では、無線送信機におけるプリディストーション型の歪補償回路を有する歪補償増幅装置に本発明を適用した場合を示す。
【実施例１】
【００１４】
本発明の第１実施例に係る歪補償増幅装置を説明する。
図１には、本例の歪補償増幅装置の構成例を示してある。
同図に示されるように、本例の歪補償増幅装置は、入力端子Ｉ１と出力端子Ｏ１との間に、複素乗算回路１と歪補償テーブル２と歪補償テーブル更新制御回路３と誤差検出回路４を有するプリディストーション回路Ｐ１と、直交変調器５と、電力増幅器（ＰＡ）６と、分配器７と、基準クロック（ｆｓ）８と、直交検波回路９と、Ａ／Ｄ（Analog to Digital）変換回路１０と、位相振幅補正回路１１と、遅延補正回路１２と、固定遅延回路１３を備えている。
【００１５】
まず、本例の歪補償増幅装置により行われる全体的な動作の一例を示す。
入力端子Ｉ１からは、同相信号及び直交信号から成る複素信号である送信変調信号のデジタルサンプリング値が入力される。ここで、サンプリングレートは、通常、送信すべき変調信号が有する周波数帯域の２倍以上であり、本例では、サンプリングレート＝ｆｓとする。
送信変調信号は、プリディストーション回路Ｐ１を構成する複素乗算回路１、歪補償テーブル２、歪補償テーブル更新制御回路３に入力され、プリディストーション処理を施される。また、送信変調信号は、固定遅延回路１に入力される。
【００１６】
歪補償テーブル２は、入力した送信変調信号の入力振幅をアドレスとして、図７に示されるようなプリディストーション特性（ＡＭ−ＡＭ歪補償特性及びＡＭ−ＰＭ歪補償特性）を与える複素ベクトルを複素乗算回路１へ出力して、当該複素ベクトルの各要素を複素乗算回路１の乗算係数として与える。
複素乗算回路１は、入力される送信変調信号と前記乗算係数との複素乗算を行い、当該複素乗算結果をプリディストーション信号として直交変調器５へ出力する。
前記プリディストーション信号は、直交変調器５に入力されてデジタルアナログ変換及び周波数変換により無線周波数（ＲＦ：Radio Frequency）信号へ変換され、その後、電力増幅器６により送信電力が増幅されて、分配器７を経由して、出力端子Ｏ１からＲＦ送信信号として出力される。当該出力信号は、最終的には、アンテナ（図示せず）から空間放射される。
ここで、電力増幅器６では、図６に示されるように、ＡＭ−ＡＭ変換及びＡＭ−ＰＭ変換により増幅信号が非線形歪を受ける。本例では、プリディストーション信号に与えられたプリディストーション特性が当該非線形歪と相殺することにより、電力増幅器６からの出力では非線形歪が軽減され、元の送信変調信号とほぼ近い歪の少ないＲＦ信号を出力することができる。
【００１７】
基準クロック８は、サンプリング周波数ｆｓのレート（サンプリングレート）を有するクロック信号を発生させて、直交変調器５及びＡ／Ｄ変換回路１０へ共通のクロック信号として供給する。
分配器７は、電力増幅器６から入力されるＲＦ信号の一部の電力を分配して直交検波回路９へ出力する。直交検波回路９は、分配器７から入力される信号をＲＦ／ベースバンド変換により送信変調信号と同じ周波数帯の信号へ変換し、その後、Ａ／Ｄ変換回路１０は、当該周波数変換後の信号を送信変調信号と同一のサンプリングレートのデジタル複素信号（検波信号）へ変換する。
ここで、通常、Ａ／Ｄ変換回路１０からの出力は、アナログ回路及び線路長に起因する絶対位相ずれや絶対振幅ずれを有するため、これらのずれを補正する必要がある。位相振幅補正回路１１は、当該補正の機能を実現する回路であり、具体的な動作の一例としては、既知のパターンを送信変調信号として用いて、固定遅延回路１３からの入力に基づいて、Ａ／Ｄ変換回路１０からの入力信号（受信変調信号）に対して、絶対位相ずれや絶対振幅ずれを補正する処理の動作が行われる。なお、当該既知のパターンとしては、例えば、遅延の影響が出ないような一定値などが用いられるのが好ましい。
【００１８】
なお、位相振幅補正回路１１は、一般に、デジタルプリディストーション（ＤＰＤ）では必須の技術となっており、アナログ系を通ることにより発生する送信信号に発生する位相回転や振幅ずれ等を補正するものである。例えば、ＤＰＤのアルゴリズムとして一般的に使用されるＭＭＳＥでは、元の信号と、増幅器における歪を有してフィードバックされる信号との差分（誤差）を求めて、当該差分（当該誤差）が最小になるように、つまり、フィードバック後の信号が元の送信信号に近づいて増幅器における歪が消えるように、プリディストーションをかけることが行われる。このため、増幅器における歪以外の誤差は極力なくす必要があり、このような誤差の要因としては、例えば、サンプルタイミング誤差、絶対位相誤差、振幅ずれ、ＩＱアンバランス、ＤＣオフセットずれなどがある。本例では、特に、サンプルタイミング誤差を高精度に補正する。
【００１９】
遅延補正回路１２は、位相振幅補正回路１１により位相振幅補正された受信変調信号に対して、理論上では無限小の精度で、遅延調整することが可能な回路であり、固定遅延回路１３からの入力に基づいて遅延調整した後の受信変調信号を誤差検出回路４へ出力する。
固定遅延回路１３は、複素乗算回路１から遅延補正回路１２までの遅延のおおよその遅延量を入力される送信変調信号に与え、当該遅延量を与えた送信変調信号を誤差検出回路４と位相振幅補正回路１１と遅延補正回路１２へ出力する。
誤差検出回路４は、固定遅延回路１３からの入力である送信変調信号と、遅延補正回路１２からの入力である受信変調信号との差分値を誤差信号として検出して、当該検出結果を歪補償テーブル更新制御回路３へ出力する。
歪補償テーブル更新制御回路３は、誤差検出回路４により検出される誤差信号の電力が最小となるように、入力される送信変調信号に基づいて、歪補償テーブル２のテーブル値を更新することにより、良好な歪補償テーブルを生成する。ここで、当該誤差検出回路４により検出される誤差信号の電力は、理想的には、電力増幅器６で発生する非線形歪に相当する。また、歪補償テーブル２のテーブル値を更新する方法としては、一般に、テーブル値をプラスマイナス（±）に振って誤差電力が小さくなる方向にテーブル値を更新する方法である摂動法や、最小自乗誤差推定法（ＬＭＳ）などが用いられる。
【００２０】
次に、上記した遅延補正回路１２について更に詳しく説明する。
図２には、遅延補正回路１２の構成例を示してある。
同図に示されるように、本例の遅延補正回路１２は、２つの入力端子Ｉ１１、Ｉ１２と、１つの出力端子Ｏ１１を備え、また、第１の補間回路２１と、第２の補間回路２２と、第３の補間回路２３と、誤差検出回路２４と、遅延量制御回路２５を備えている。
ここで、一方の入力端子Ｉ１１には位相振幅補正回路１１からの出力である受信変調信号が入力され、当該受信変調信号は３つの補間回路２１〜２３のそれぞれに入力される。また、他方の入力端子Ｉ１２には固定遅延回路１３からの出力である遅延送信変調信号が入力され、当該遅延送信変調信号は誤差検出回路２４に入力される。
【００２１】
本例の遅延補正回路１２により行われる動作の一例を示す。
第１の補間回路２１は、入力される受信変調信号に対して、遅延量τ＝ｘの遅延を与えて、当該遅延後の受信変調信号を出力端子Ｏ１１及び誤差検出回路２４へ出力する。
第２の補間回路２２は、入力される受信変調信号に対して、遅延量τ＝（ｘ＋Δｘ）の遅延を与えて、当該遅延後の受信変調信号を誤差検出回路２４へ出力する。
第３の補間回路２３は、入力される受信変調信号に対して、遅延量τ＝（ｘ−Δｘ）の遅延を与えて、当該遅延後の受信変調信号を誤差検出回路２４へ出力する。
ここで、入力端子Ｉ１１から入力される受信変調信号の信号系列をＲ（ｎ）（ｎ＝−∞、・・・、−１、０、１、２、３、４、・・・）として、遅延量τで規定される各補間回路２１〜２３からの出力をＤＬ（τ、ｎ）とすると、各補間回路２１〜２３では、ナイキスト補間法を用いて、式１に示されるような演算を行うことにより受信変調信号に対して遅延を与えることができる。
【００２２】
【数１】
2005203925.tif 000003
【００２３】
具体的には、第１の補間回路２１により出力される信号ＤＬ（ｘ、ｎ）は式２のように表され、第２の補間回路２２により出力される信号ＤＬ（ｘ＋Δｘ、ｎ）は式３のように表され、第３の補間回路２３により出力される信号ＤＬ（ｘ−Δｘ、ｎ）は式４のように表される。なお、本例では、Ｌは４以上の整数であるとする。
【００２４】
【数２】
2005203925.tif 000004
【００２５】
【数３】
2005203925.tif 000005
【００２６】
【数４】
2005203925.tif 000006
【００２７】
ここで、図３には、受信変調信号Ｒ（ｎ）の一例を模式的に示してある。
また、図４には、それぞれの補間回路２１〜２３において、ナイキスト補間法により遅延を与えた受信変調信号ＤＬ（ｘ、ｎ）、ＤＬ（ｘ＋Δｘ、ｎ）、ＤＬ（ｘ−Δｘ、ｎ）の一例を模式的に示してある。
本例では、図３に示される信号が各補間回路２１〜２３に入力されて、当該各補間回路２１〜２３による当該信号の処理結果として、図４に示される各信号が出力される。図４に示されるように、（ｘ−Δｘ）、ｘ、（ｘ＋Δｘ）の遅延を与えることにより、図中の“Ｘ”を中心として信号波形に対して（±Δｘ）のタイミングずれを発生させることができる。
【００２８】
誤差検出回路２４は、各補間回路２１〜２３から入力される上記式２、上記式３、上記式４に示した各信号と、入力端子Ｉ１２から入力される遅延送信変調信号との誤差比較を行って、各補間回路２１〜２３から入力される上記式２、上記式３、上記式４に示した各信号の中から、平均誤差電力が最小となる信号を選択し、当該選択結果を遅延量制御回路２５へ出力する。
遅延量制御回路２５は、誤差検出回路２４により選択された信号のτの値を新たなｘの値として設定し（つまり、ｘの値を更新し）、各補間回路２１、２２、２３で使用されるナイキスト補間係数｛ｓｉｎ（τ−ｍπ）／（τ−ｍπ）｝を計算により求めて、更新する。なお、遅延量制御回路２５では、例えば、ｘの値ばかりでなく、Δｘの値を更新することも可能である。
【００２９】
ここで、通常、上記した計算自体には時間的な制約が無いため、例えば、オフラインで計算しておいて、バッチ的に更新することにより十分な対応が可能である。
具体的には、この計算では、ナイキスト補間係数の系列｛ｓｉｎ（τ−ｍπ）／（τ−ｍπ）｝［ｍ＝−Ｌ〜Ｌ］を計算し、係数は（２Ｌ＋１）個ある。また、遅延量τの値が各補間回路２１、２２、２３で異なるため、更に３倍（τ＝ｘ、τ＝（ｘ＋Δｘ）、τ＝（ｘ−Δｘ））の係数を保持し、ｘの値を逐次更新して最適値に収束させていく。
本例の各補間回路２１、２２、２３の動作は、例えばＦＰＧＡ（Field Programmable Gate Array）などにより実現されており、入力信号であるサンプリング信号とナイキスト補間係数との畳込み演算を行って、リアルタイムに処理を行う。一方、ナイキスト補間係数の更新処理は、更新状態と誤差検出回路２４の出力を検出して、誤差電力を監視（モニタ）しながらｘの値を最適値に導いていく処理であり、ナイキスト補間係数の更新処理は例えば十分に時間をかけて計算することも可能である。
【００３０】
また、通常、歪補償テーブル２のテーブル値の最適な値は、周囲の温度や経年変化などにより変化するため、常時更新することが望ましく、このため、遅延補正回路１２においてもナイキスト補間を常時行うことが望ましい。但し、例えば、歪補償テーブル２のテーブル値の最適な値が変化しないような場合には、最適値が得られた後には更新が停止されても良好なテーブル値を得ることが可能である。
また、更新の手順の一例としては、（１）送信信号である遅延送信変調信号とフィードバック信号である受信変調信号との差分（誤差ベクトル）の蓄積、（２）プリディストーションのための歪補償テーブル２のテーブル値の計算又はナイキスト補間係数の計算、（３）プリディストーションのための歪補償テーブル２のテーブル値の更新又はナイキスト補間係数の更新、といった（１）、（２）、（３）の処理を常時繰り返して行って、最適な解に到達していく。なお、（２）の処理における計算の方法によって（１）の処理における蓄積の方法が変わり、具体的には、例えば、計算方法が最小二乗誤差推定（ＭＭＳＥ：Minimum Mean Square Error）法である場合には蓄積方法として全蓄積サンプルの誤差ベクトルの蓄積を行い、計算方法が最急降下法である場合には蓄積方法として誤差ベクトルの電力値の積分値の蓄積を行う。また、或る時間区間での観測を行うことが必要となる。
【００３１】
また、最適解への収束速度を高速化するためには、できるだけ多くのサンプルを用いることが望ましく、例えば、全てのサンプルを用いる場合に最も高速化することができる。
また、プリディストーションのための歪補償テーブル２のテーブル値の更新処理と、遅延時間の最適化処理の手順としては、例えば、これらの処理を交互に行う手順や、或いは、遅延時間が収束した後にテーブル値を更新する処理を行う手順や、或いは、遅延時間が或る程度収束した後にこれらの処理を交互に行う手順などを用いることができ、一例として、遅延時間が或る程度収束した後にこれらの処理を交互に行う手順を用いるのが好ましいと考えられる。
【００３２】
上記のような遅延量制御回路２５による更新を逐次的に行うことにより、Δｘの精度内で、最適な遅延調整が可能となる。また、誤差電力値が小さくなった段階でΔｘを小さくするようにすると、更に遅延調整の精度を向上させることができ、このように、本例では、補間係数は計算で求められるため、理論的には遅延調整の精度に限界はない。
従って、例えば従来方式ではデジタル回路のクロック速度で遅延調整の精度の制約があった問題を、本例では、サンプリングレートのクロック速度の処理で、遅延調整の精度を大幅に向上させることができることから、解消することができ、非線形な歪の補償量を向上させることが可能であるという効果が得られる。
【００３３】
以上のように、本例の歪補償増幅装置では、無線送信装置により送信される変調信号を増幅出力する送信増幅器（本例では、電力増幅器６）よりも前段に歪補償機能（本例では、プリディストーション回路Ｐ１）を設けて、次のような構成により、当該送信増幅器で生じる信号歪を補償するために当該変調信号に歪補償係数を乗ずる。
すなわち、サンプリングレートｆｓで生成するデジタル値である送信変調信号（送信デジタル変調信号）を入力して当該送信デジタル変調信号の電力値をアドレスとして歪補償係数を出力する歪補償テーブル２と、当該送信デジタル変調信号と当該歪補償係数とを複素乗算して歪補償信号を出力する複素乗算回路１と、当該歪補償信号を入力して直交変調するとともにデジタルアナログ変換及び無線周波数変換して無線周波数信号を出力する直交変調器５と、当該無線周波数信号を増幅する送信増幅器（本例では、電力増幅器６）と、当該増幅後の無線周波数信号を分配出力して一方の分配信号を空中線放射させるとともに他方の分配信号を直交検波回路９へ出力する分配器７と、当該他方の分配信号を直交検波して受信変調信号へ変換する直交検波回路９と、当該受信変調信号を直交変調器５と同期したタイミングでデジタル化するＡ／Ｄ変換回路１０と、直交変調器５及びＡ／Ｄ変換回路１０に対してクロック信号を供給する基準クロック８と、当該デジタル化された受信変調信号と送信デジタル変調信号とを同相化及び同振幅化する調整の後の受信変調信号を出力する位相振幅補正回路１１と、当該調整後の受信変調信号の遅延調整を行って当該遅延調整後の受信変調信号を誤差検出回路４の一方の入力とする遅延補正回路１２と、送信デジタル変調信号に固定的な遅延を与えて当該固定遅延後の送信変調信号を誤差検出回路４の他方の入力とするとともに当該固定遅延後の送信変調信号を位相振幅補正回路１１及び遅延補正回路１２へ出力する固定遅延回路１３と、当該固定遅延後の送信変調信号と当該遅延調整後の受信変調信号を入力してこれらの差分を取る誤差検出回路４と、当該差分を取った信号を入力して誤差電力最小化を行うように歪補償テーブル２のテーブル値を更新する歪補償テーブル更新制御回路２を備えた。
【００３４】
また、本例の歪補償増幅装置では、遅延補正回路１２を次のような構成とした。
すなわち、異なる遅延量を与える少なくとも３個の補間回路２１、２２、２３を有し、これら各補間回路２１、２２、２３からの出力と前記固定遅延後の送信変調信号との誤差電力を誤差検出回路２４により検出し、当該誤差電力の平均値が最小となる遅延量を基準にしてこれらの補間回路２１、２２、２３における遅延量を遅延量制御回路２５により設定する構成とした。
なお、図１に示される本例の歪補償増幅装置では、遅延補正回路１２内におけるナイキスト補間係数の演算処理を除いて、デジタル信号は全てサンプリングレートでの処理が為される。
【００３５】
従って、本例の歪補償増幅装置では、例えば、マルチコードやマルチキャリアの送信信号を増幅するような場合においても、歪補償テーブル２の収束速度を高速化するプリディストーション回路Ｐ１を実現することができる。具体的には、例えば、電力増幅器６による増幅信号をフィードバック信号としてサンプリングした後に、デジタル信号処理により任意の時間ｘ、Δｘを用いて補間（本例では、ナイキスト補間）した値を使用して当該フィードバック信号の遅延を補正することにより、デジタルプリディストーションにおける入力信号（本例では、送信変調信号）とフィードバック信号（本例では、受信変調信号）との遅延時間の調整によるタイミング合わせを高精度化することができる。これにより、歪補償の精度を向上させることができる。
【００３６】
なお、本例の歪補償増幅装置では、歪補償テーブル２により規定される所定の態様で複素乗算回路１により入力されるデジタル信号に対して歪を与える機能により歪付与手段が構成されており、直交変調器５が直交変調を行うとともにＤ／Ａ（Digital to Analog）変換を行う機能によりアナログ変換手段が構成されており、電力増幅器６が信号を増幅する機能により歪補償対象となる増幅器が構成されており、直交検波回路９により直交検波された信号に対してＡ／Ｄ変換回路１０によりＡ／Ｄ変換を行う機能によりデジタル変換手段が構成されており、位相振幅補正回路１１や固定遅延回路１３及び補間法を用いる遅延補正回路１２により２つのデジタル信号の遅延時間の調整を行う機能により遅延時間調整手段が構成されており、誤差検出回路４による誤差の検出結果に基づいて歪補償テーブル更新制御回路３が歪補償テーブル２のテーブル値を更新する機能により歪付与態様制御手段が構成されている。
また、本例の遅延補正回路１２では、複数の補間回路２１、２２、２３がそれぞれ異なる遅延時間を有する補間法によりデジタル信号を遅延させる機能により補間手段が構成されており、誤差検出回路２４がそれぞれの補間法により遅延させられたデジタル信号と比較対象となるデジタル信号との誤差を検出して最も誤差が小さい補間法を選択する機能により補間誤差検出選択手段が構成されており、遅延量制御回路２５が選択された補間法で使用された遅延時間を中心的な遅延時間とするようにそれぞれの補間法における遅延時間を制御する機能により補間法遅延時間制御手段が構成されている。
【実施例２】
【００３７】
本発明の第２実施例に係る歪補償増幅装置を説明する。
図５には、本例の歪補償増幅装置の構成例を示してある。
同図に示されるように、本例の歪補償増幅装置は、入力端子Ｉ１と出力端子Ｏ１との間に、複素乗算回路１と歪補償テーブル２と歪補償テーブル更新制御回路３と誤差検出回路４を有するプリディストーション回路Ｐ１と、直交変調器５と、電力増幅器（ＰＡ）６と、分配器７と、基準クロック（ｆｓ）８と、直交検波回路９と、Ａ／Ｄ（Analog to Digital）変換回路１０と、位相振幅補正回路１１と、遅延補正回路３１を備えている。
ここで、本例の歪補償増幅装置の構成は、概略的には、図１に示される歪補償増幅装置の構成と比べて、図１に示される遅延補正回路１２及び固定遅延回路１３を削除して、図１に示される遅延補正回路１２と同様な機能を有する遅延補正回路３１を入力端子Ｉ１と誤差検出回路４との間に備えた構成となっている。また、本例では、図１に示されるのと同様な処理部については、同一の符号を付して示す。
【００３８】
具体的には、本例では、入力端子Ｉ１から入力される送信変調信号は、複素乗算回路１と、歪補償テーブル２と、歪補償テーブル更新制御回路３と、遅延補正回路３１と、位相振幅補正回路１１に入力される。そして、位相振幅補正回路１１は、入力される送信変調信号に基づいて、Ａ／Ｄ変換回路１０から入力される受信変調信号を補正する。また、位相振幅補正回路１１から出力される当該補正後の受信変調信号は、誤差検出回路４及び遅延補正回路３１に入力される。
また、遅延補正回路３１は、例えば図２に示されるのと同様な構成を有しており、本例では、一方の入力端子Ｉ１１に入力端子Ｉ１から入力される送信変調信号が入力され、他方の入力端子Ｉ１２に位相振幅補正回路１１から入力される受信変調信号が入力され、これにより、当該送信変調信号の遅延調整が為されて、当該遅延調整後の送信変調信号が出力端子Ｏ１１から誤差検出回路４へ出力される。そして、誤差検出回路４では、位相振幅補正回路１１から入力される信号と遅延補正回路３１から入力される信号との誤差を検出する。
【００３９】
以上のように、本例の歪補償増幅装置では、入力端子Ｉ１から入力される送信変調信号の遅延時間を遅延補正回路３１により補正することにより、例えば上記第１実施例で述べたのと同様な効果を得ることができる。
なお、本例の歪補償増幅装置では、位相振幅補正回路１１及び補間法を用いる遅延補正回路３１により２つのデジタル信号の遅延時間の調整を行う機能により遅延時間調整手段が構成されている。
【００４０】
ここで、本発明に係る歪補償増幅装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
【００４１】
また、本発明に係る歪補償増幅装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Read Only Memory）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Compact Disc）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１実施例に係る歪補償増幅装置の構成例を示す図である。
【図２】遅延補正回路の構成例を示す図である。
【図３】受信変調信号の一例を示す図である。
【図４】ナイキスト補間法により遅延を与えた受信変調信号の一例を示す図である。
【図５】本発明の第２実施例に係る歪補償増幅装置の構成例を示す図である。
【図６】非線形増幅器の入出力特性の一例を示す図である。
【図７】非線形増幅器の入出力特性の逆特性を与えるプリディストーション特性の一例を示す図である。
【図８】プリディストーション型歪補償回路を有する歪補償増幅装置の構成例を示す図である。
【符号の説明】
【００４３】
Ｉ１、Ｉ１１、Ｉ１２、Ｉ２１・・入力端子、  Ｏ１、Ｏ１１、Ｏ２１・・出力端子、  Ｐ１、Ｐ１１・・プリディストーション回路、  １、４１・・複素乗算回路、  ２、４２・・歪補償テーブル、  ３、４３・・歪補償テーブル更新制御回路、  ４、２４、４４・・誤差検出回路、  ５、４５・・直交変調器、  ６、４６・・電力増幅器（ＰＡ）、  ７、４７・・分配器、  ８、４８・・基準クロック、  ９、５０・・直交検波回路、  １０、５１・・Ａ／Ｄ変換回路、  １１、５２・・位相振幅補正回路、  １２、３１・・遅延補正回路、  １３、５３・・固定遅延回路、  ２１、２２、２３・・補間回路、  ２５・・遅延量制御回路、  ４９・・サンプリングクロック位相調整回路、
【図１】
2005203925.tif 000007
【図２】
2005203925.tif 000008
【図３】
2005203925.tif 000009
【図４】
2005203925.tif 000010
【図５】
2005203925.tif 000011
【図６】
2005203925.tif 000012
【図７】
2005203925.tif 000013
【図８】
2005203925.tif 000014