(57)【要約】【課題】  表面に静電気保護用の透明導電膜を備えた読取装置において、装置全体の面積を小さくし、且つ、透明導電膜用引き回し線の線幅をある程度大きくする。【解決手段】  ガラス基板１上には複数の光電変換型の薄膜トランジスタ１１および第１〜第３の駆動回路部３〜５を構成するＣＭＯＳ薄膜トランジスタが一体形成され、その上には透明絶縁膜を介して静電気保護用の透明導電膜７が設けられている。これにより、第１〜第３の駆動回路部３〜５を読取領域２に可及的に近づけることができ、装置全体の面積を小さくすることができる。また、透明導電膜７とそれ用の外部接続端子８とを接続する引き回し線１０を透明絶縁膜上に設け、第１〜第３の駆動回路部３〜５とそれ用の外部接続端子９とを接続する引き回し線を透明絶縁膜下に設け、これにより、両引き回し線が交差しても短絡しないようにすることができ、ひいては、透明導電膜用引き回し線１０の線幅をある程度大きくすることができる。【選択図】  図２
2005276029.tif 000002
【特許請求の範囲】
【請求項１】
読取領域を有する基板と、
前記基板上の前記読取領域に形成された複数のフォトセンサと、
前記基板上の前記読取領域の外側に前記フォトセンサと一体形成された、前記フォトセンサを駆動するための駆動回路部と、
前記複数のフォトセンサおよび前記駆動回路部を含む前記基板上に設けられた透明絶縁膜と、
前記複数のフォトセンサ上および前記駆動回路部上における前記透明絶縁膜上に設けられた静電気保護用の透明導電膜と、
を具備することを特徴とする読取装置。
【請求項２】
請求項１に記載の発明において、
前記駆動回路部は前記読取領域に隣接して設けられていることを特徴とする読取装置。
【請求項３】
請求項１に記載の発明において、
前記基板上の一端部に駆動回路部用外部接続端子および透明導電膜用外部接続端子が設けられ、
前記透明絶縁膜下に前記駆動回路部と前記駆動回路部用外部接続端子とを接続する引き回し線が設けられ、
前記透明絶縁膜上に前記透明導電膜と前記透明導電膜用外部接続端子とを接続する引き回し線が設けられていることを特徴とする読取装置。
【請求項４】
請求項１に記載の発明において、
前記基板上において前記複数のフォトセンサと前記駆動回路部との間に静電気保護素子が一体形成されていることを特徴とする読取装置。
【請求項５】
請求項１に記載の発明において、
前記フォトセンサは、前記基板側に遮光性材料からなる第１ゲート電極を有し、且つ、前記透明導電膜側に透光性材料からなる第２ゲート電極を有する光電変換型の薄膜トランジスタによって構成されていることを特徴とする読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は読取装置に関する。
【背景技術】
【０００２】
従来の読取装置には、ガラス基板上のほぼ中央部に複数のフォトセンサを配置し、ガラス基板上のフォトセンサ配置領域の外側に、フォトセンサを駆動するための半導体チップを搭載したものがある（例えば、特許文献１参照）。
【０００３】
また、従来の他の読取装置には、指紋読み取りに適用した場合において、指が静電気を帯びていても、この静電気からフォトセンサを保護するために、ガラス基板上に配置された複数のフォトセンサ上に透明絶縁膜を介して静電気保護用の透明導電膜を設けたものがある（例えば、特許文献２参照）。
【０００４】
【特許文献１】特開平８−８４１４号公報（図３）
【特許文献２】特開平１１−２５９６３８号公報
【０００５】
ところで、特許文献２に記載のように、ガラス基板上に配置された複数のフォトセンサ上に透明絶縁膜を介して静電気保護用の透明導電膜を設け、そして、特許文献１に記載のように、ガラス基板上のフォトセンサ配置領域（つまり、透明導電膜配置領域）の外側に、フォトセンサを駆動するための半導体チップを搭載し、ガラス基板上の一端部に半導体チップ用外部接続端子および透明導電膜用外部接続端子を設け、ガラス基板上の最表面に半導体チップと半導体チップ用外部接続端子とを接続する半導体チップ用引き回し線および透明導電膜と透明導電膜用外部接続端子とを接続する透明導電膜用引き回し線を設けることが考えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記組合わせによる読取装置では、十分な静電気保護効果を得られるようにするには、複数のフォトセンサを透明導電膜で十分に覆うようにする必要があり、ひいては、透明導電膜配置領域がフォトセンサ配置領域よりもある程度大きくなり、また、透明導電膜を介して静電気を逃がすときに透明導電膜に流れる大電流が、ガラス基板上の透明導電膜配置領域の外側に搭載された半導体チップに対して悪影響を与えないようにするには、半導体チップ搭載領域を透明導電膜配置領域からある程度離間させる必要があり、したがって、半導体チップ搭載領域をフォトセンサ配置領域から比較的大きく離間させなければならず、装置全体の面積が大きくなってしまうという問題がある。
【０００７】
また、ガラス基板上の最表面に半導体チップ用引き回し線および透明導電膜用引き回し線が配置されるため、これらが短絡しないようにするために、半導体チップ用引き回し線と透明導電膜用引き回し線とを並列して配置しなければならず、透明導電膜用引き回し線の配置領域に制約を受け、透明導電膜用引き回し線の線幅をある程度細くせざるを得ず、透明導電膜用引き回し線の抵抗値が高くなり、十分な除電効果を得ることができなくなってしまうという問題がある。
【０００８】
そこで、この発明は、装置全体の面積を小さくすることができ、且つ、静電気保護用の透明導電膜の引き回し線の線幅をある程度大きくすることができる読取装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明は、上記目的を達成するため、基板上に複数のフォトセンサおよびこれらのフォトセンサを駆動するための駆動回路部を一体形成し、複数のフォトセンサおよび駆動回路部を透明絶縁膜を介して静電気保護用の透明導電膜で覆ったことを特徴とするものである。
【発明の効果】
【００１０】
この発明によれば、基板上に複数のフォトセンサおよびこれらのフォトセンサを駆動するための駆動回路部を一体形成し、複数のフォトセンサおよび駆動回路部を透明絶縁膜を介して静電気保護用の透明導電膜で覆っているので、駆動回路部配置領域と透明導電膜配置領域との配置関係をその間に透明絶縁膜が介在されていることにより考慮する必要がなく、ひいては、駆動回路部配置領域をフォトセンサ配置領域に可及的に近づけることが可能となり、装置全体の面積を小さくすることができ、また、駆動回路部用引き回し線と透明導電膜用引き回し線との配置関係も考慮する必要がないようにすることが可能となり、ひいては、透明導電膜用引き回し線の線幅をある程度大きくすることができる。
【発明を実施するための最良の形態】
【００１１】
（第１実施形態）
図１はこの発明の第１実施形態としての読取装置の要部の平面図を示す。この読取装置はガラス基板１を備えている。ガラス基板１上のほぼ中央部の読取領域２には後述する複数のフォトセンサがマトリクス状に配置されている。ガラス基板１上において読取領域２の右側、左側および下側の各隣接する領域には、読取領域２に設けられた複数のフォトセンサを駆動するための後述する第１〜第３の駆動回路部３〜５が設けられている。
【００１２】
読取領域２に設けられた複数のフォトセンサおよび第１〜第３の駆動回路部３〜５を含むガラス基板１上には後述するオーバーコート膜からなる透明絶縁膜６が設けられている。読取領域２および第１〜第３の駆動回路部３〜５の配置領域よりもある程度広い領域に対応する部分における透明絶縁膜６の上面には静電気保護用の透明導電膜７が設けられている。
【００１３】
透明絶縁膜６の上面の下端部両側には透明導電膜用外部接続端子８が設けられ、この２つの透明導電膜用外部接続端子８間における透明絶縁膜６の上面には複数の駆動回路部用外部接続端子９が設けられている。この場合、透明導電膜用外部接続端子８の幅は駆動回路部用外部接続端子９の幅よりもある程度大きくなっている。
【００１４】
透明導電膜用外部接続端子８は、透明絶縁膜６の上面に設けられた透明導電膜用引き回し線１０を介して透明導電膜７の一端部両側に接続されている。この場合、透明導電膜用引き回し線１０の線幅は透明導電膜用外部接続端子８の幅と同じで比較的大きくなっている。駆動回路部用外部接続端子９は、後述するように、透明絶縁膜６下に設けられた駆動回路部用引き回し線を介して、第１〜第３の駆動回路部３〜５に接続されている。
【００１５】
次に、図２は図１に示す読取装置の等価回路的平面図を示す。ガラス基板１上の読取領域２には、フォトセンサとしての複数の光電変換型の薄膜トランジスタ１１がマトリクス状に配置されている。薄膜トランジスタ１１は、その具体的な構造については後で説明するが、トップゲート電極１２、ボトムゲート電極１３、ドレイン電極１４およびソース電極１５を備えている。
【００１６】
トップゲート電極１２は、読取領域２において行方向に配置されたトップゲートライン１６を介して第１の駆動回路部（トップゲートドライバ）３に接続されている。ボトムゲート電極１３は、読取領域２において行方向に配置されたボトムゲートライン１７を介して第２の駆動回路部（ボトムゲートドライバ）４に接続されている。
【００１７】
ドレイン電極１４は、読取領域２において列方向に配置されたドレインライン１８を介して第３の駆動回路部（ドレインドライバ）５に接続されている。ソース電極１５は、読取領域２等に配置された接地ライン（図示せず）を介して、駆動回路部用外部接続端子９のうちの接地用外部接続端子に接続されている。
【００１８】
次に、図２に示す読取装置の一部の具体的な構造の一例について、図３を参照して説明する。この場合、図３の左側から右側に向かって、駆動回路部用外部接続端子９の部分の断面図、第１〜第３の駆動回路部３〜５の各一部を構成するＣＭＯＳ薄膜トランジスタの部分の断面図、第１〜第３の層間コンタクトの部分の断面図、光電変換型の薄膜トランジスタ１１の部分の断面図を示す。
【００１９】
まず、第１〜第３の駆動回路部３〜５の各一部を構成するＣＭＯＳ薄膜トランジスタの部分について説明する。ガラス基板１上の駆動回路部形成領域には、例えばポリシリコン薄膜トランジスタによるＮＭＯＳ薄膜トランジスタ２１とＰＭＯＳ薄膜トランジスタ２２とからなるＣＭＯＳ薄膜トランジスタが設けられている。各薄膜トランジスタ２１、２２は、ガラス基板１の上面に設けられた第１および第２の下地絶縁膜２３、２４の上面にそれぞれ設けられたポリシリコンからなる半導体薄膜２５、２６を備えている。この場合、第１の下地絶縁膜２３は窒化シリコンからなり、第２の下地絶縁膜２４は酸化シリコンからなっている。
【００２０】
ＮＭＯＳ薄膜トランジスタ２１は、例えばＬＤＤ(Lightly Doped Drain)構造を有して構成されている。すなわち、ＮＭＯＳ薄膜トランジスタ２１の半導体薄膜２５の中央部は真性領域からなるチャネル領域２５ａとされ、その両側はｎ型不純物低濃度領域からなるソース・ドレイン領域２５ｂとされ、さらにその両側はｎ型不純物高濃度領域からなるソース・ドレイン領域２５ｃとされている。一方、ＰＭＯＳ薄膜トランジスタ２２の半導体薄膜２６の中央部は真性領域からなるチャネル領域２６ａとされ、その両側はｐ型不純物高濃度領域からなるソース・ドレイン領域２６ｂとされている。
【００２１】
半導体薄膜２５、２６を含む第２の下地絶縁膜２４の上面には窒化シリコンからなるゲート絶縁膜２７が設けられている。各チャネル領域２５ａ、２６ａ上におけるゲート絶縁膜２７の上面にはそれぞれアルミニウム系金属等からなるゲート電極２８、２９が設けられている。ゲート電極２８、２９を含むゲート絶縁膜２７の上面には窒化シリコンからなるボトムゲート絶縁膜３０、トップゲート絶縁膜３１および層間絶縁膜３２が設けられている。
【００２２】
半導体薄膜２５のソース・ドレイン領域２５ｃ上におけるゲート絶縁膜２７、ボトムゲート絶縁膜３０、トップゲート絶縁膜３１および層間絶縁膜３２にはコンタクトホール３３が設けられている。半導体薄膜２６のソース・ドレイン領域２６ｂ上におけるゲート絶縁膜２７、ボトムゲート絶縁膜３０、トップゲート絶縁膜３１および層間絶縁膜３２にはコンタクトホール３４が設けられている。
【００２３】
各コンタクトホール３３、３４内およびその各近傍の層間絶縁膜３２の上面にはそれぞれアルミニウム系金属等からなるソース・ドレイン電極３５、３６が設けられている。ソース・ドレイン電極３５、３６を含む層間絶縁膜３２の上面には窒化シリコンからなるオーバーコート膜３７（透明絶縁膜６）が設けられている。オーバーコート膜３７の上面にはＩＴＯ等の透光性金属からなる透明導電膜７が設けられている。
【００２４】
そして、ＮＭＯＳ薄膜トランジスタ２１は、半導体薄膜２５、ゲート絶縁膜２７、ゲート電極２８およびソース・ドレイン電極３５によって構成されている。ＰＭＯＳ薄膜トランジスタ２２は、半導体薄膜２６、ゲート絶縁膜２７、ゲート電極２９およびソース・ドレイン電極３６によって構成されている。これにより、ＮＭＯＳ薄膜トランジスタ２１とＰＭＯＳ薄膜トランジスタ２２とからなるＣＭＯＳ薄膜トランジスタ、つまり、第１〜第３の駆動回路部３〜５は、ガラス基板１上に一体形成されている。
【００２５】
次に、光電変換型の薄膜トランジスタ１１の部分について説明する。ゲート絶縁膜２７の上面には、駆動回路部用の薄膜トランジスタ２１、２２のゲート電極２８、２９と同一の材料つまりアルミニウム系金属等の遮光性金属からなるボトムゲート電極４１が設けられている。ボトムゲート電極４１を含むゲート絶縁膜２７の上面にはボトムゲート絶縁膜３０が設けられている。ボトムゲート電極４１上におけるボトムゲート絶縁膜３０の上面には真性アモルファスシリコンからなる半導体薄膜４２が設けられている。
【００２６】
半導体薄膜４２の上面中央部には窒化シリコンからなるチャネル保護膜４３が設けられている。チャネル保護膜４３の上面両側およびその両側における半導体薄膜４２の上面にはｎ型アモルファスシリコンからなるコンタクト層４４が設けられている。コンタクト層４４の各上面およびその各近傍のボトムゲート絶縁膜３０の上面にはアルミニウム系金属等からなるソース・ドレイン電極４５が設けられている。
【００２７】
ソース・ドレイン電極４５を含むボトムゲート絶縁膜３０の上面にはトップゲート絶縁膜３１が設けられている。半導体薄膜４２上におけるトップゲート絶縁膜３１の上面にはＩＴＯ等の透光性金属からなるトップゲート電極４６が設けられている。トップゲート電極４６を含むトップゲート絶縁膜３１の上面には層間絶縁膜３２およびオーバーコート膜３７が設けられている。オーバーコート膜３７の上面には透明導電膜７が設けられている。
【００２８】
そして、光電変換型の薄膜トランジスタ１１は、ボトムゲート電極４１、ボトムゲート絶縁膜３０、半導体薄膜４２、チャネル保護膜４３、コンタクト層４４およびソース・ドレイン電極４５によって構成されたボトムゲート型の選択用薄膜トランジスタと、トップゲート電極４６、トップゲート絶縁膜３１、半導体薄膜４２、チャネル保護膜４３、コンタクト層４４およびソース・ドレイン電極４５によって構成されたトップゲート型のセンサ用薄膜トランジスタと、によって構成されている。これにより、光電変換型の薄膜トランジスタ１１は、ガラス基板１上に一体形成されている。
【００２９】
次に、駆動回路部用外部接続端子９の部分について説明する。駆動回路部用外部接続端子９は、層間絶縁膜３２の上面に設けられた下層接続端子部９ａと、オーバーコート膜３７の上面に設けられ、オーバーコート膜３７に設けられたコンタクトホール４７を介して下層接続端子部９ａに接続された上層接続端子部９ｂとからなっている。この場合、下層接続端子部９ａは駆動回路部用の薄膜トランジスタ２１、２２のソース・ドレイン電極３５、３６と同一の材料によって形成され、上層接続端子部９ｂは透明導電膜７と同一の材料によって形成されている。
【００３０】
次に、第１〜第３の層間コンタクトの部分について説明する。第１の層間コンタクトの部分においては、層間絶縁膜３２の上面に設けられた第１の上層配線４８は、層間絶縁膜３２、トップゲート絶縁膜３１およびボトムゲート絶縁膜３０に設けられたコンタクトホール４９を介して、ゲート絶縁膜２７の上面に設けられた第１の下層配線５０に接続されている。この場合、第１の上層配線４８は駆動回路部用の薄膜トランジスタ２１、２２のソース・ドレイン電極３５、３６と同一の材料によって形成され、第１の下層配線５０は駆動回路部用の薄膜トランジスタ２１、２２のゲート電極２８、２９と同一の材料によって形成されている。そして、第１の上層配線４８上にはオーバーコート膜３７および透明導電膜７が設けられている。
【００３１】
第２の層間コンタクトの部分においては、層間絶縁膜３２の上面に設けられた第２の上層配線５１は、層間絶縁膜３２およびトップゲート絶縁膜３１に設けられたコンタクトホール５２を介して、ボトムゲート絶縁膜３０の上面に設けられた第２の下層配線５３に接続されている。この場合、第２の上層配線５１は駆動回路部用の薄膜トランジスタ２１、２２のソース・ドレイン電極３５、３６と同一の材料によって形成され、第２の下層配線５３は光電変換型の薄膜トランジスタ１１のソース・ドレイン電極４５と同一の材料によって形成されている。そして、第２の上層配線５１上にはオーバーコート膜３７および透明導電膜７が設けられている。
【００３２】
第３の層間コンタクトの部分においては、トップゲート絶縁膜３１の上面に設けられた第３の上層配線５４は、トップゲート絶縁膜３１に設けられたコンタクトホール５５を介して、ボトムゲート絶縁膜３０の上面に設けられた第３の下層配線５６に接続されている。この場合、第３の上層配線５４は光電変換型の薄膜トランジスタ１１のトップゲート電極４６と同一の材料によって形成され、第３の下層配線５６は光電変換型の薄膜トランジスタ１１のソース・ドレイン電極４５と同一の材料によって形成されている。そして、第３の上層配線５４上には層間絶縁膜３２、オーバーコート膜３７および透明導電膜７が設けられている。
【００３３】
次に、図３に示す各部の電気的接続について説明する。光電変換型の薄膜トランジスタ１１のボトムゲート電極４１は、第１の下層配線５０および第１の上層配線４８を介して、駆動回路部用の薄膜トランジスタ２１、２２のソース・ドレイン電極３５、３６に接続されている。
【００３４】
光電変換型の薄膜トランジスタ１１のソース・ドレイン電極４５は、第２の下層配線５３および第２の上層配線５１を介して、駆動回路部用の薄膜トランジスタ２１、２２のソース・ドレイン電極３５、３６に接続されている。光電変換型の薄膜トランジスタ１１のトップゲート電極４６は、第３の上層配線５４、第３の下層配線５６、第２の下層配線５３および第２の上層配線５１を介して、駆動回路部用の薄膜トランジスタ２１、２２のソース・ドレイン電極３５、３６に接続されている。
【００３５】
駆動回路部用の薄膜トランジスタ２１、２２のゲート電極２８、２９は、第１の下層配線５０および第１の上層配線４８（駆動回路部用引き回し線）を介して、駆動回路部用外部接続端子９に接続されている。駆動回路部用の薄膜トランジスタ２１、２２のソース・ドレイン電極３５、３６は、層間絶縁膜３２の上面に設けられた図示しない配線（駆動回路部用引き回し線）を介して、駆動回路部用外部接続端子９に接続されている。
【００３６】
次に、図１を参照して、透明導電膜用外部接続端子８の部分について説明する。透明導電膜用外部接続端子８および透明導電膜用引き回し線１０は、透明導電膜７と同一の材料からなり、透明絶縁膜６（オーバーコート膜３７）の上面に設けられている。そして、透明導電膜用外部接続端子８は、透明導電膜用引き回し線１０を介して透明導電膜７に接続されている。
【００３７】
以上のように、この読取装置では、ガラス基板１上に複数の光電変換型の薄膜トランジスタ（フォトセンサ）１１およびこれらの薄膜トランジスタ１１を駆動するための第１〜第３の駆動回路部（ＣＭＯＳ薄膜トランジスタ）３〜５を一体形成し、複数の光電変換型の薄膜トランジスタ１１および第１〜第３の駆動回路部３〜５を透明絶縁膜６を介して静電気保護用の透明導電膜７で覆っているので、第１〜第３の駆動回路部３〜５配置領域と透明導電膜７配置領域との配置関係をその間に透明絶縁膜６が介在されていることにより考慮する必要がなく、ひいては、第１〜第３の駆動回路部３〜５配置領域を読取領域２に可及的に近づけることが可能となる。上記実施形態の場合、図１に示すように、第１〜第３の駆動回路部３〜５配置領域を読取領域２の右側、左側およひ下側の各隣接する領域に設けているので、装置全体の面積を小さくすることができる。
【００３８】
また、透明導電膜引き回し線１０と上記駆動回路部用引き回し線との配置関係も考慮する必要がないようにすることが可能となる。すなわち、上記実施形態の場合、透明導電膜引き回し線１０を透明絶縁膜７の上面に設け、上記駆動回路部用引き回し線を透明絶縁膜７下に設けているので、これらが交差しても短絡が生じることがなく、したがって、透明導電膜引き回し線１０と上記駆動回路部用引き回し線との関係を考慮する必要がなく、ひいては、透明導電膜用引き回し線１０の線幅をある程度大きくすることができ、透明導電膜用引き回し線１０の抵抗値が低くなり、十分な除電効果を得ることができる。
【００３９】
さらに、複数の光電変換型の薄膜トランジスタ１１のみならず、第１〜第３の駆動回路部３〜５をも透明絶縁膜６を介して静電気保護用の透明導電膜７で覆っているので、複数の光電変換型の薄膜トランジスタ１１のみならず、第１〜第３の駆動回路部（ＣＭＯＳ薄膜トランジスタ）３〜５をも静電気から十分に保護することができる。
【００４０】
（第２実施形態）
図４はこの発明の第２実施形態としての読取装置の一部の等価回路的平面図を示す。この読取装置において、図２に示す場合と異なる点は、読取領域２に配置された複数の光電変換型の薄膜トランジスタ１１と第２の駆動回路部（ボトムゲートドライバ）４との間におけるガラス基板１上に静電気保護素子を一体形成した点である。
【００４１】
すなわち、読取領域２と第２の駆動回路部４との間におけるガラス基板１上には第１、第２の静電気保護ライン６１、６２が列方向に延びて設けられている。第１、第２の静電気保護ライン６１、６２間において各ボトムゲートライン１７の両側にはダイオード接続型の第１、第２の静電気保護用薄膜トランジスタ６３、６４とが並列に設けられている。
【００４２】
第１の静電気保護用薄膜トランジスタ６３はＮＭＯＳ薄膜トランジスタ（例えば、図３に示すＮＭＯＳ薄膜トランジスタ２１において、ｎ型不純物低濃度領域からなるソース・ドレイン領域２５ｂを有しない構造）からなっている。そして、ゲート電極Ｇおよびソース電極Ｓは第１の静電気保護ライン６１に接続され、ドレイン電極Ｄはボトムゲートライン１７に接続されている。
【００４３】
第２の静電気保護用薄膜トランジスタ６４はＰＭＯＳ薄膜トランジスタ（例えば、図３に示すＰＭＯＳ薄膜トランジスタ２２と同じ構造）からなっている。そして、ゲート電極Ｇはおよびドレイン電極Ｄは第２の静電気保護ライン６２に接続され、ソース電極Ｓはボトムゲートライン１７に接続されている。
【００４４】
この静電気保護素子を備えた読取装置では、いずれかのボトムゲートライン１７に静電気が侵入した場合には、この静電気は第１の静電気保護用薄膜トランジスタ６３を介して接地電位の第１の静電気保護ライン６１に逃げ、または、第２の静電気保護用薄膜トランジスタ６４を介してＶｄ電位の第２の静電気保護ライン６２に逃げ、第２の駆動回路部４への静電気の侵入が阻止される。また、第２の駆動回路部４側から読取領域２への静電気の侵入も同様に阻止される。なお、第１、第３の駆動回路部３、５と読取領域２との間にも上記と同様の静電気保護素子が設けられている。
【００４５】
（その他の実施形態）
上記実施形態では、フォトセンサとして光電変換型の薄膜トランジスタを用いた場合について説明したが、これに限らず、フォトダイオートを用いるようにしてもよい。また、上記実施形態では、駆動回路部をポリシリコン薄膜トランジスタからなるＣＭＯＳ薄膜トランジスタによって構成した場合について説明したが、これに限らず、ＮＭＯＳ薄膜トランジスタのみによって構成するようにしてもよく、また、ポリシリコン薄膜トランジスタとアモルファスシリコン薄膜トランジスタとの組合わせによって構成するようにしてもよい。
【図面の簡単な説明】
【００４６】
【図１】この発明の第１実施形態としての読取装置の要部の平面図。
【図２】図１に示す読取装置の等価回路的平面図。
【図３】図２に示す読取装置の一部の具体的な構造を説明するために示す断面図。
【図４】この発明の第２実施形態としての読取装置の一部の等価回路的平面図。
【符号の説明】
【００４７】
１  ガラス基板
２  読取領域
３〜５  駆動回路部
６  透明絶縁膜
７  透明導電膜
８  透明導電膜用外部接続端子
９  駆動回路部用外部接続端子
１０  透明導電膜用引き回し線
１１  光電変換型の薄膜トランジスタ（フォトセンサ）
【図１】
2005276029.tif 000003
【図２】
2005276029.tif 000004
【図３】
2005276029.tif 000005
【図４】
2005276029.tif 000006