(57)【要約】【課題】  回路設計の変更を行うことなく容易にタイミング調整を行うことを提案する。【解決手段】  デジタル回路２から出力されアナログ回路３に入力されたデータ信号が変換処理回路６により変換処理が施されてデータ信号Ｓ３として出力される。ここで、アナログ回路３における入出力のタイミング差をモニタ回路５で計測し、これに基づいて制御信号Ｓ１１を生成してアナログ回路３に与えることで、アナログ回路３からデータ信号Ｓ３が出力されるタイミングが調整される。これにより、変換処理時間の仕様に変更がある場合等においても、デジタル回路２の回路設計の変更を伴うことなく容易にタイミング調整を行うことができる。  【選択図】  図１  
2005203967.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号を出力する第１の信号処理回路と、
前記第１の信号処理回路から出力された前記第１の信号と、前記第１の信号を与えられた、前記第１の信号処理回路に接続可能な第２の信号処理回路が所定の処理を行って出力した第２の信号とを与えられ、前記第２の信号処理回路が前記所定の処理に要した時間を計測し、処理時間データを出力する計測部と、
前記計測部が出力した前記処理時間データに基づいて、前記第２の信号処理回路が前記第２の信号を出力するタイミングを制御する制御信号を生成して前記第２の信号処理回路に与えるタイミング調整部と、
を備えることを特徴とする半導体装置。
【請求項２】
第１の信号を出力する第１の信号処理回路と、
前記第１の信号処理回路から出力された前記第１の信号と、前記第１の信号を与えられた、前記第１の信号処理回路に接続可能な第２の信号処理回路が所定の処理を行って出力した第２の信号とを与えられ、前記第２の信号処理回路が前記所定の処理に要した時間を計測し、処理時間データを出力する計測部と、
外部から入力された選択信号及び設定時間データと、前記処理時間データとを与えられ、前記選択信号が前記設定時間データを選択する場合は前記設定時間データを出力し、前記選択信号が前記処理時間データを選択する場合は前記処理時間データを出力するマルチプレクサと、
前記マルチプレクサから出力された前記設定時間データ又は前記処理時間データに基づいて、前記第２の信号処理回路が前記第２の信号を出力するタイミングを制御する制御信号を生成して前記第２の信号処理回路に与えるタイミング調整部と、
を備えることを特徴とする半導体装置。
【請求項３】
前記タイミング調整部は、
直列に接続された複数段のフリップフロップを含み、信号を与えられて順次シフトしていき、各段においてシフトされた前記信号をそれぞれ出力するシフトレジスタと、
各々の前記フリップフロップから出力された前記信号と、前記設定時間データ又は前記処理時間データとを与えられ、前記設定時間データ又は前記処理時間データに基づいて、前記フリップフロップのいずれかから出力された前記信号を選択して、前記制御信号として出力するマルチプレクサとを有することを特徴とする請求項２記載の半導体装置。
【請求項４】
複数の入力信号を与えられ、前記入力信号間における差分時間を検出する検出部と、
所定のタイミング仕様に基づいて、前記検出部によって検出された前記入力信号間の差分時間を調整して出力するタイミング調整部と、
を備えることを特徴とする半導体装置。
【請求項５】
前記タイミング調整部から出力された前記入力信号を与えられ、所定の処理を行う信号処理回路をさらに備え、
前記タイミング調整部は、前記信号処理回路内部の動作状態と、前記所定のタイミング仕様とに基づいて、前記入力信号間の差分時間を調整して前記信号処理回路に出力することを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置に含まれる例えばデジタル回路が生成したデジタルデータを外部のアナログ回路に与え、デジタル／アナログ変換させた後、アナログ信号として出力させる場合がある。
【０００３】
この際に、変換処理が終了した後にアナログ信号が出力されるようその出力のタイミングを制御する必要がある。デジタル回路から、接続先のアナログ回路における変換処理時間に対応した制御信号を生成してアナログ回路に与えることで、アナログ信号の出力のタイミングを制御している。
【０００４】
しかし、かかる構成の半導体装置においては、接続先のアナログ回路における変換処理時間が半導体装置の設計時において明確でない場合、あるいは設計後に変換処理時間の仕様に変更があった場合等においては、アナログ回路からのアナログ信号の出力のタイミングを制御する制御信号を調整あるいは変更する必要が生じる。
【０００５】
この結果、半導体装置の設計時において、ＲＴＬ（レジスタトランスファーレベル）／Ｇａｔｅ（ゲート）修正、すなわち回路設計の変更を行わなければならない手間が生じる。
【０００６】
また、接続先のアナログ回路として、変換処理時間が異なるアナログ回路が複数存在し、いずれのアナログ回路を接続するか、半導体装置の設計時において未決定であると、制御信号によりアナログ信号を出力させるタイミングについて決定することができない。このため、回路設計を進めることができず、効率が低下するという問題があった。
【０００７】
あるいはまた、接続先のアナログ回路から複数の入力信号を与えられる際に、アナログ回路の仕様により各入力信号間の差分が異なる場合があった。かかる場合に、従来は接続先のアナログ回路の仕様に応じて、半導体装置の設計を変更する必要があった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、接続先の処理時間、あるいは接続先から与えられる複数の入力信号間の差分時間が未確定あるいは仕様の変更等がある場合に、容易に対処することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様による半導体装置は、
第１の信号を出力する第１の信号処理回路と、
前記第１の信号処理回路から出力された前記第１の信号と、前記第１の信号を与えられた、前記第１の信号処理回路に接続可能な第２の信号処理回路が所定の処理を行って出力した第２の信号とを与えられ、前記第２の信号処理回路が前記所定の処理に要した時間を計測し、処理時間データを出力する計測部と、
前記計測部が出力した前記処理時間データに基づいて、前記第２の信号処理回路が前記第２の信号を出力するタイミングを制御する制御信号を生成して前記第２の信号処理回路に与えるタイミング調整部と、
を備えることを特徴とする。
【００１０】
また本発明の一態様による半導体装置は、
第１の信号を出力する第１の信号処理回路と、
前記第１の信号処理回路から出力された前記第１の信号と、前記第１の信号を与えられた、前記第１の信号処理回路に接続可能な第２の信号処理回路が所定の処理を行って出力した第２の信号とを与えられ、前記第２の信号処理回路が前記所定の処理に要した時間を計測し、処理時間データを出力する計測部と、
外部から入力された選択信号及び設定時間データと、前記処理時間データとを与えられ、前記選択信号が前記設定時間データを選択する場合は前記設定時間データを出力し、前記選択信号が前記処理時間データを選択する場合は前記処理時間データを出力するマルチプレクサと、
前記マルチプレクサから出力された前記設定時間データ又は前記処理時間データに基づいて、前記第２の信号処理回路が前記第２の信号を出力するタイミングを制御する制御信号を生成して前記第２の信号処理回路に与えるタイミング調整部と、
を備えることを特徴とする。
【００１１】
あるいは本発明の一態様による半導体装置は、
複数の入力信号を与えられ、前記入力信号間における差分時間を検出する検出部と、
所定のタイミング仕様に基づいて、前記検出部によって検出された前記入力信号間の差分時間を調整して出力するタイミング調整部と、
を備えることを特徴とする。
【発明の効果】
【００１２】
本発明の半導体装置によれば、第２の信号処理回路における処理時間を計測し、この時間に基づいて第２の信号を出力するタイミングを制御することで、半導体装置の設計時において処理時間が未確定あるいは仕様の変更があった場合にも、容易に対処することができる。
【００１３】
また、本発明の半導体装置によれば、接続先の回路から複数の入力信号を与えられる場合、入力信号間における差分時間を検出し、所定のタイミング仕様に基づいて、検出された入力信号間の差分時間を調整して出力することで、タイミング仕様が異なる回路への接続を、容易に対処することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照して説明する。
【００１５】
（１）第１の実施の形態
図１に、本発明の第１の実施の形態による半導体装置としてのデジタル回路２、及びデジタル回路２の出力先に接続されたアナログ回路３の構成を示す。
【００１６】
デジタル回路２は、デジタル処理回路４、モニタ回路５、入力部８、マルチプレクサ７、変換処理時間格納レジスタ９を有し、アナログ回路３は変換処理回路６を有する。
【００１７】
デジタル処理回路４は、外部から入力されたデータ信号Ｓ１に所定のデジタル処理を施してデータ信号Ｓ２を生成し、モニタ回路５及びアナログ回路３内の変換処理回路６に出力する。
【００１８】
変換処理回路６は、データ信号Ｓ２に対して例えばデジタル／アナログ変換等の処理を施し、その結果得られたデータ信号Ｓ３を外部に出力すると共に、デジタル回路２内のモニタ回路５に出力する。
【００１９】
モニタ回路５は例えばカウンタ等の時間を計測する回路を有し、デジタル処理回路４から出力されたデータ信号Ｓ２と、アナログ回路３から出力されたデータ信号Ｓ３とを与えられて、アナログ回路３内の変換処理回路６における変換処理に要した時間を計測し、その結果得られた変換処理時間データＳ４をマルチプレクサ７に出力する。
【００２０】
ところで、このデジタル回路２においては、アナログ回路３からデータ信号Ｓ３が出力されるタイミングを制御するために用いるタイミング調整用データとして、モニタ回路５によって計測された変換処理時間、又はオペレータが設定した設定時間のいずれかを選択し得るようになされている。
【００２１】
すなわち、オペレータが例えば外部端子によって構成される入力部８を操作することにより、モニタ回路５によって計測された変換処理時間を使用することを選択すると、入力部８は、この変換時間を選択する選択信号Ｓ５を生成しこれをマルチプレクサ７に出力する。
【００２２】
マルチプレクサ７は、この選択信号Ｓ５を与えられると、モニタ回路５から出力された変換処理時間データＳ４を選択し、これを変換処理時間格納レジスタ９に書き込む。
【００２３】
一方、入力部８において、オペレータがタイミング調整用データとして当該オペレータ自身が設定した時間を使用することを選択すると、この設定時間を選択する選択信号Ｓ６を生成しこれをマルチプレクサ７に出力し、オペレータが設定した設定時間を変換処理時間データＳ７としてマルチプレクサ７に出力する。
【００２４】
この場合、マルチプレクサ７は、この選択信号Ｓ６が供給されると、入力部８においてオペレータが設定した変換処理時間データＳ７を選択し、これを変換処理時間格納レジスタ９に書き込んで記憶させる。
【００２５】
タイミング調整用回路１１は、与えられた信号Ｓ８及びクロックＣＫを用いて、アナログ回路３からデータ信号Ｓ３が出力されるタイミングを制御するための制御信号Ｓ１１を生成してアナログ回路３に出力する。
【００２６】
ここで、タイミング調整用回路１１は、図２に示すように、タイミング調整処理回路１２とフリップフロップ１３を有し、タイミング調整処理回路１２は信号Ｓ８及び変換処理時間データＳ１０を入力して信号Ｓ８を所定時間遅延して出力し、フリップフロップ１３はこの信号を与えられクロック信号ＣＫのタイミングに従って保持し制御信号Ｓ１１として出力する。
【００２７】
タイミング調整処理回路１２は、図３に示すように、複数（Ｎ）段のフリップフロップ１４Ａ〜１４Ｎを直列接続すると共に、各フリップフロップ１４Ａ〜１４Ｎの出力端子をマルチプレクサ１５に接続した構成を備えている。
【００２８】
これら各フリップフロップ１４Ａ〜１４Ｎは、供給されるクロック信号ＣＫに基づいて、信号Ｓ８をクロック単位で順次遅延させて転送していくことにより、それぞれ遅延時間が異なる複数の制御信号Ｓ９Ａ〜Ｓ９Ｎを生成し、これらをマルチプレクサ１５に出力する。
【００２９】
また、変換処理時間格納レジスタ９から変換処理時間データＳ１０がマルチプレクサ１５に与えられる。マルチプレクサ１５は、この変換処理時間データＳ１０が示す変換処理時間に対応する時間だけ遅延されたいずれかの制御信号Ｓ９を選択し、これをフリップフロップ１３に出力する。フリップフロップ１３は、選択された制御信号Ｓ９の信号レベルを保持すると共に、供給されたクロック信号に基づくタイミングで制御信号Ｓ１１として出力し、これをアナログ回路３の変換処理回路６に与える。
【００３０】
このように動作することで、タイミング調整用回路１１は、図４に示すように、制御信号Ｓ８（図４（ａ））の出力タイミングをクロック分順次遅延させた制御信号Ｓ９Ａ（図４（ｂ））あるいは制御信号Ｓ９Ｂ（図４（ｃ））等を生成し、このうちアナログ回路３の変換処理回路６が要した変換処理時間分だけクロック単位で遅延させたものを選択して制御信号Ｓ１１として出力する。
【００３１】
以上の構成を備えたことにより、モニタ回路５が、アナログ回路３に入力されるデータ信号Ｓ２とアナログ回路３から出力されるデータ信号Ｓ３とを用いて、アナログ回路３における変換処理時間を計測する。
【００３２】
タイミング調整用回路１１は、アナログ回路３の出力のタイミングを制御する制御信号Ｓ８を、計測された変換処理時間、あるいはオペレータにより入力された設定時間のいずれかに基づいて信号Ｓ８をクロック単位で遅延させて制御信号Ｓ１１を生成し、後段のアナログ回路３に出力する。
【００３３】
これにより、デジタル回路２は、接続先のアナログ回路３における変換処理時間が不明である場合、あるいはその仕様が変更された場合等においても、変換処理時間に応じてアナログ回路３の出力のタイミングを調整することができるので、回路設計の変更が不要であり設計効率が向上する。
【００３４】
また、接続先のアナログ回路３として、異なるタイミング仕様の複数のアナログ回路３が存在し、いずれを接続するかがデジタル回路２の設計段階において決定されていない場合であっても、デジタル回路２の構成を変更することなくいずれのアナログ回路も接続が可能となる。
【００３５】
（２）第２の実施の形態
本発明の第２の実施の形態による半導体装置及びアナログ回路について、図５を用いて説明する。
【００３６】
本実施の形態による半導体装置としてのデジタル回路２１と、このデジタル回路２１に複数の入力信号を供給するアナログ回路２２とが接続されている。
【００３７】
デジタル回路２１は、デジタル処理回路２８に加えて、モニタ回路２３、レジスタ２５及び２６、タイミング調整用回路２４、マルチプレクサ２９、入力部２７を備えている。
【００３８】
アナログ回路２２から供給される複数のデータ信号Ｓ２０及びＳ２１が、モニタ回路２３及びタイミング調整回路２４に入力される。
【００３９】
モニタ回路２３は例えばカウンタ等の時間を計測する機能を有し、アナログ回路２２から供給されたデータ信号Ｓ２０及びＳ２１を監視することにより、データ信号Ｓ２０及びＳ２１の入力タイミングの差分時間を計測し、これを差分時間データＳ２２としてレジスタ２５に書き込む。
【００４０】
一方、レジスタ２６には、デジタル回路２１内部で予め規定されている複数のデータ信号同士のタイミング仕様、すなわち複数のデータ信号のタイミング差を示す内部規定差分時間データＳ２３が格納されている。因みに、この内部規定差分時間データＳ２３は、オペレータが例えば外部端子によって構成される入力部２７を操作することにより所望の値に変更し得るようになされている。
【００４１】
タイミング調整用回路２４は、レジスタ２５から差分時間データＳ２２を読み出すと共に、レジスタ２６から内部規定差分時間データＳ２３を読み出す。そしてタイミング調整用回路２４は、差分時間データＳ２２と内部規定差分時間データＳ２３とを比較し、差分時間データＳ２２が内部規定差分時間データＳ２３と異なると判断した場合には、内部規定差分時間データＳ２３が表すタイミング差に一致させるようにデータ信号Ｓ２０及びＳ２１のタイミング差をクロック単位で調整し、得られたデータ信号Ｓ２４及びＳ２５をデジタル処理回路２８に出力する。
【００４２】
例えば図６に示すように、タイミング調整回路２４は、データ信号Ｓ２０（図６（ａ））とデータ信号Ｓ２１（図６（ｂ））の差分時間データＳ２２（Ｔａ）が内部規定差分時間データＳ２３（Ｔｂ）と異なると判断した場合には、データ信号Ｓ２０及びＳ２１のタイミング差がデータＳ２３に一致するように調整する。
【００４３】
またタイミング調整用回路２４は、差分時間データＳ２２が内部規定差分時間データＳ２３と一致していると判断した場合には、データ信号Ｓ２０及びＳ２１をそのままデータ信号Ｓ２４及びＳ２５としてデジタル処理回路２８に出力する。
【００４４】
デジタル処理回路２８は、データ信号Ｓ２４及びＳ２５に対して所定のデジタル処理を施し、その結果得たデータ信号Ｓ２６及びＳ２７を外部に出力するようになされている。
【００４５】
ところで、デジタル回路２１においては、デジタル処理回路２８にデータ信号Ｓ２４及びＳ２５を入力するタイミングを調整し得るようになされており、デジタル処理回路２８から通知されたタイミング、又はオペレータが指定したタイミングのいずれかを選択し得る。
【００４６】
すなわちデジタル処理回路２８は、所定のデータ処理を実行している処理中には、データ信号Ｓ２４及びＳ２５を受け付けることができない場合があり、この場合、当該データ処理が完了した後にデータ信号Ｓ２４及びＳ２５を受け付けるため、タイミング調整用回路２４にデータ処理中であることを通知する通知信号Ｓ２８をマルチプレクサ２９に出力する。
【００４７】
ここでデジタル回路２１においては、オペレータが入力部２７を操作することにより、デジタル処理回路２８にデータ信号Ｓ２４及びＳ２５を入力するタイミングとして、デジタル処理回路２８から通知されたタイミングを使用することを選択すると、入力部２７は、オペレータの入力操作に応じた選択信号Ｓ２９を生成しこれをマルチプレクサ２９に出力する。
【００４８】
マルチプレクサ２９は、この選択信号Ｓ２９が供給されると、デジタル処理回路２８から供給された通知信号Ｓ２８を選択し、これを出力タイミング調整信号Ｓ３０としてタイミング調整用回路２４に出力する。
【００４９】
これに対して、デジタル回路２１においては、オペレータが入力部２７を操作することにより、デジタル処理回路２８にデータ信号Ｓ２４及びＳ２５を入力するタイミングとして、オペレータが指定するタイミングを使用することを選択すると、入力部２７は、オペレータの入力操作に応じた選択信号Ｓ３１を生成してマルチプレクサ２９に出力し、その際、オペレータが所望のタイミングを指定すると、当該指定されたタイミングを出力タイミング調整信号Ｓ３２としてマルチプレクサ２９に出力する。
【００５０】
この場合、マルチプレクサ２９は、この選択信号Ｓ３１が供給されると、入力部２７から供給される出力タイミング調整信号Ｓ３２を選択し、これを出力タイミング調整信号Ｓ３０としてタイミング調整用回路２４に出力する。タイミング調整用回路２４は、供給された出力タイミング調整信号Ｓ３０に基づくタイミングでデータ信号Ｓ２４及びＳ２５をデジタル処理回路２８に出力する。
【００５１】
以上の構成を備えたことにより、モニタ回路２３は、デジタル回路２１に入力されるデータ信号Ｓ２０及びＳ２１を監視することにより、当該データ信号Ｓ２０及びＳ２１の入力タイミングの差分時間を計測する。
【００５２】
タイミング調整用回路２４は、デジタル回路２１内部で規定されている複数のデータ信号同士のタイミング仕様に基づいて、データ信号Ｓ２０及びＳ２１のタイミング差を調整すると共に、後段のデジタル処理回路２８の内部状態に応じてデータ信号Ｓ２０及びＳ２１のタイミング差を必要に応じて調整する。
【００５３】
よって、本実施の形態によれば、デジタル回路２１において、アナログ回路２２から供給されるデータ信号Ｓ２０及びＳ２１の入力タイミング差が変更された場合であっても、当該デジタル回路２１内部のタイミング仕様に基づいてデータ信号Ｓ２０及びＳ２１の入力タイミング差を調整することができ、回路設計の変更を行う必要がなくなる。
【００５４】
なお上述の実施の形態においては、デジタル回路２又は２１にアナログ回路３又は２２を接続した場合について述べたが、本発明はこれに限らず、例えばデジタル回路のように、他の種々の信号処理回路を接続するようにしても良い。
【００５５】
上述の第１の実施の形態においては、計測手段としてモニタ回路５を適用した場合について述べたが、本発明はこれに限らず、接続対象の信号処理回路に入力されるデータ信号の入力タイミングと信号処理回路から出力されるデータ信号の出力タイミングとを監視し、データ信号の入出力のタイミング差を計測し得るものであればよい。
【００５６】
また、上述の第１の実施の形態においては、タイミング調整手段として、タイミング調整用回路１１を適用した場合について述べたが、本発明はこれに限らず、計測手段によって計測されたデータ信号の入出力のタイミング差に基づいて、信号処理回路からデータ信号を出力させるタイミングを調整し得るものであればよい。
【００５７】
上述の第２の実施の形態においては、検出手段としてモニタ回路２３を適用した場合について述べたが、本発明はこれに限らず、外部から入力される複数の入力信号同士の入力タイミング差を検出することができるものであればよい。
【００５８】
さらに上述の第２の実施の形態においては、タイミング調整手段として、タイミング調整用回路２４を適用した場合について述べたが、本発明はこれに限らず、所定のタイミング仕様に基づいて入力信号のタイミングを調整することができるものであればよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施の形態による半導体装置及びアナログ回路の構成を示すブロック図である。
【図２】同半導体装置におけるタイミング調整用回路の構成を示すブロック図である。
【図３】同タイミング調整処理回路の構成を示すブロック図である。
【図４】上記半導体装置における制御信号を遅延して出力するタイミングを示した説明図。
【図５】本発明の第２の実施の形態による半導体装置の構成を示すブロック図である。
【図６】同半導体装置におけるデータ信号の入力タイミングを示す説明図。
【符号の説明】
【００６０】
１、２０  信号処理回路
２、２１  デジタル回路
３、２２  アナログ回路
４、２８  デジタル処理回路
５、２３  モニタ回路
６  変換処理回路
９  変換処理時間格納レジスタ
１０  制御回路
１１、２４  タイミング調整用回路
２５、２６  レジスタ
【図１】
2005203967.tif 000003
【図２】
2005203967.tif 000004
【図３】
2005203967.tif 000005
【図４】
2005203967.tif 000006
【図５】
2005203967.tif 000007
【図６】
2005203967.tif 000008