(57)【要約】【課題】  メモリ量を少なくできるサンプリングレート変換カーネルを提供すること。【解決手段】  このサンプリングレート変換カーネルは、サブバンドコーディング、アナログ・デジタル変換、および、デジタル・アナログ変換などで用いられるサンプリングレート変換のためのカーネルにおいて、所定のサンプリング区間を所定の数のＮ次関数を用いて近似して一つのブロック（Ｇ２）とするステップと、他のサンプリング区間を前記ブロックの比（Ｇ２・ｅ１、Ｇ２・ｅ２、…）で近似するステップとからなることを特徴とするものである。【選択図】       図１ 
2005203932.tif 000002
【特許請求の範囲】
【請求項１】
サブバンドコーディング、アナログ・デジタル変換、および、デジタル・アナログ変換に用いられるサンプリングレート変換のためのカーネルにおいて、
所定のサンプリング区間をＮ次多項式を用いて近似してブロックにする第１のステップと、
前記サンプリング区間以降の他のサンプリング区間を前記ブロックの比で近似する第２のステップとからなることを特徴とするサンプリングレート変換カーネル。
【請求項２】
前記第１のステップは、第１番目のサンプリング区間をＮ次多項式で近似して一つのブロックにするとともに第２番目のサンプリング区間もＮ次多項式で近似して一つのブロックにし、
前記第２のステップは、前記第１のステップの前記第２番目のサンプリング区間のブロックを前記第２番目のサンプリング区間以降の他のサンプリング区間で使用することを特徴とする請求項１記載のサンプリングレート変換カーネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サブバンドコーディング、アナログ・デジタル変換、および、デジタル・アナログ変換などで用いられるサンプリングレート変換のためのカーネルの改良に関するものである。
【背景技術】
【０００２】
この種のサンプリングレート変換は、サブバンドコーディングや、アナログ・デジタル変換、あるいは、デジタル・アナログ変換などの技術分野で用いられる重要な技術の一つとして知られている。
【０００３】
近年、ディジタル信号処理の技術分野において、フィルタバンクを用いたサンプリングレート変換の方法が提案されている。このフィルタバンクを用いたサンプリングレート変換の方法は、非整数倍のサンプリングレート変換を行うために、一度目的のサンプリングレートと現在のサンプリングレートとの最小公倍数の値にアップサンプリングし、それを目的のサンプリングレートにダウンサンプリングする必要があった。例えば、 サンプリングレートが４４。１〔ｋＨｚ〕のＣＤデータをサンプリングレートが４８〔ｋＨｚ〕のＤＡＴデータにサンプリングレート変換しようとした場合、１６０倍のインタポレーションと、１４７のデシメーションが必要となる。したがって、これを実時間信号処理するためには高性能なＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）が必要となる。また、この方法は 、チェスバンひずみに注意して設計しなければならないことやサンプリングレートが変更されるたびにフィルタを再設計することが必要である。
【０００４】
一方、画像信号処理の技術分野において、サンプリングレート変換のために、様々なカーネルが提案されている。中でも、Ｃｕｂｉｃ補間カーネルは画像サンプリングレート変換によく用いられ良好な画質を得ている。このＣｕｂｉｃ補間カーネルは、４つのオリジナル画素値と３次多項式の組み合わせで構成され、カーネルを構成するために必要なメモリ量が少ないことが知られている。
【０００５】
そこで、まずＣｕｂｉｃ補間カーネルに関して基礎的事項から説明を始め、ついで、このＣｕｂｉｃ補間カーネルのもつ欠点について解消をした本発明者らの提案による従来の補間カーネルの内容について説明することにする。
【０００６】
一般に、離散信号（ｆi）から連続時間信号（ｆ（ｘ））を復元するためには、入力信号と補間カーネルの１次結合、すなわち次式に示すような入力信号（ｆi）と、補間カーネル（ｙ（ｘ））の畳み込みで表すことができる。
【０００７】
【数１】
2005203932.tif 000003
ここで、ｆiはサンプル値であり、ｙ（ｘ）は補間カーネルである。
【０００８】
画像補間によく用いられるｃｕｂｉｃ補間カーネルは、
【数２】
2005203932.tif 000004
で表される。数式２から明らかなように、この従来のｃｕｂｉｃ補間カーネルは、構造が簡単でカーネルに必要となるメモリも少ないという利点がある。
【０００９】
しかしながら、このｃｕｂｉｃ補間カーネルは十分な阻止域減衰量を実現することができないため、音声や通信に用いる補間カーネルには適さないという欠点があった。
【００１０】
そこで、このような欠点を解消するため、本発明者らは、各サンプリング区間のインパルス応答をいくつかの２次関数を使いＳｉｎｃ関数の一部を近似した補間カーネルを提案した。その補間カーネルの一般式は、次式のように表すことができる。
【００１１】
【数３】
2005203932.tif 000005
【００１２】
ここで、Ｎは１サンプリング区間当たりに用いる２次関数の数、ａs、n、ｂs、n、ｃs、nは２次関数の係数、Ｓはサンプリング区間の総数である。また、１≦ｎ≦Ｎ、１≦ｓ≦Ｓである。
【００１３】
この一般的な形式を有用な補間カーネルとして使用するためには符号間干渉ゼロという条件を満たす必要があり、そのためには、ｘが０を除く整数値の時、ｙ（ｘ）＝０でなければならない。またこのカーネルは連続関数すなわちＣ０連続であり、かつ、各２次関数の始めと終わりのサンプリング点で同じ値を持つ必要がある。これらの条件をまとめると次のようになる。
（１）ｙ（ｘ）＝ｙ1、0    for   ｘ＝０
（２）ｙ（ｘ）＝ｙs、n    for   ｘ＝ｎ／Ｎ
（３）ｙ（ｘ）＝０       for   ｘ＝ｓ
（４）Ｃ０−Ｃｏｎｔｉｎｕｏｕｓ
【００１４】
この４つの条件を上記数式３に適用すると、下記の数式４を得ることができる。
【数４】
2005203932.tif 000006
【００１５】
ここで、上記数式４について、ｙs、n＝０、ｙ1、0＝０とすると、図１３に示すような波形を得ることが可能となり、図１４に示すようなブロック構成により前述した波形を得ることができる。なお、図１０および図１１は本発明者らが提案した従来の補間カーネルを説明するための図であって、図１０は前述した従来の補間カーネルを説明するための波形図、図１１は本発明者らが提示した従来の補間カーネルの構造を示すブロック図である。また、図１０において、横軸はｓの値を、縦軸はｙの値を、それぞれとったものである。さらに、図１０において、０≦ｓ≦１を第１番目のピース、…、Ｓ−１≦ｓ≦Ｓを第Ｓ番目のピースとしている。
【００１６】
このような波形は、例えば振幅数（２次関数の数）Ｓを「５」としたときに、図１１に示すような回路構成をした信号処理部１０１によって得ることができる。なお、この信号処理部１０１は、逆Ｚ変換（Ｚ-1）からなるブロック１０３ａ、１０３ｂ、…と、伝達関数Ｈ1 、Ｈ2 、…からなるブロック１０５ａ、１０５ｂ、…と、加算器１０７ａ、１０７ｂ、…とを、図１１に示す配置関係に接続してなるものである。
【００１７】
ところで、上述した信号処理部１０１による処理については、数式３、数式４から明らかなように、カーネルを構成するために必要な異なった係数の数が、１サンプリング区間の２次関数の数Ｓとサンプリング区間の総数Ｎの積ＮＳで決定される。したがって、大きな阻止域減衰量を得るために、ＮやＳを増やす必要があり、それにともない必要となるメモリ量はＳあるいはＮに比例して増大することになる。
【００１８】
【非特許文献１】小沢和弘、 小川将人、相川直幸、佐藤正光：”２次多項式を用い た新しい補間カーネル”、２０００年総合大会、Ａ−４−１４、Ｍａｒｃｈ ２０００。
【非特許文献２】小沢和弘、 相川直幸、佐藤正光：”２次多項式を用いた新しい 補間カーネルの設計法" 、信学技報、ＤＳＰ２０００−２６、 ページ番号 ２０００−０６（６）。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
上述した従来技術によれば、数式３、数式４から明らかなように、カーネルを構成するために必要な異なった係数の数が、１サンプリング区間の２次関数の数Ｓとサンプリング区間の総数Ｎの積ＮＳで決定される。したがって、フィルタなどで大きな阻止域減衰量を得るためには、サンプリング区間の総数Ｎや１サンプリング区間の２次関数の数Ｓを増やす必要があり、それにともない必要となるメモリ量がＳあるいはＮに比例して増大することになるという課題があった。
【００２０】
本発明は、上述した課題を解決し、メモリ量を少なくできるサンプリングレート変換カーネルを提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記課題を解決した請求項１記載の発明に係るサンプリングレート変換カーネルは、サブバンドコーディング、アナログ・デジタル変換、および、デジタル・アナログ変換に用いられるサンプリングレート変換のためのカーネルにおいて、
【００２２】
所定のサンプリング区間をＮ次多項式を用いて近似してブロックにする第１のステップと、
前記サンプリング区間以降の他のサンプリング区間を前記ブロックの比で近似する第２のステップとからなることを特徴とするものである。
本願請求項２記載の発明では、請求項１において、前記第１のステップは、第１番目のサンプリング区間をＮ次多項式で近似して一つのブロックにするとともに第２番目のサンプリング区間もＮ次多項式で近似して一つのブロックにし、
前記第２のステップは、前記第１のステップの前記第２番目のサンプリング区間のブロックを前記第２番目のサンプリング区間以降の他のサンプリング区間で使用することを特徴とするものである。
【発明の効果】
【００２３】
本発明に係るサンプリングレート変換カーネルによれば、所定のサンプリング区間を、Ｎ次関数を用いて近似して１ブロックとし、それ以外の他のサンプリング区間を前記ブロックの比で近似することにより全体のカーネルを構成したため、次のような効果を達成できる。
【００２４】
（１）標準的な線形計画法を繰り返し用いることにより周波数領域で設計できる。
（２）異なった係数の数が少ないため、使用メモリ量をブロック処理を用いない場合に比べて大幅に減らすことを可能とした。
（３）また、ブロック処理を用いないものと同様に１サンプリング区間に使用するＮ次関数の数を増やす、あるいは、近似するサンプリング区間を増やすことにより大きな阻止域減衰量を実現することができる。
（４）さらに、連続関数なので整数、非整数倍と区別なく自由にサンプリングレート変換可能であり、一度カーネルを決定すればサンプリングレートが異なってカーネルを再び設計しなおす必要がない。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を実施するための最良の形態について図面を参照して説明する。
【００２６】
図１ないし図３は本発明を実施するための最良の形態を説明するためのもので、図１は本発明を実施するための最良の形態に係るサンプリングレート変換カーネルの構成例を示すブロック図である。図２は本発明を実施するための第１の最良の形態に係るサンプリングレート変換カーネルの構成例による処理を説明するための波形図であって、横軸にピースを、縦軸に波形の振幅を、それぞれとったものである。
【００２７】
本発明を実施するための第１の最良の形態に係るサンプリングレート変換カーネルは、図１および図２に示すように、サブバンドコーディング、アナログ・デジタル変換、および、デジタル・アナログ変換などで用いられるサンプリングレート変換でき、所定のサンプリング区間（図２のＴ１、Ｔ２）を、Ｎ次多項式を用いて近似してブロック（図１のＧ１、Ｇ２）にする第１のステップと、前記サンプリング区間（図２のＴ２）以降の他のサンプリング区間（図２のＴ３、…）を前記ブロックの比（ｅ１・Ｇ２、ｅ２・Ｇ２、…（図１参照））で近似する第２のステップとからなるものである。
【００２８】
さらに説明すると、前記第１のステップは、第１番目のサンプリング区間（Ｔ１）をＮ次多項式で近似して一つのブロック（Ｇ１）にするとともに第２番目のサンプリング区間（Ｔ２）もＮ次多項式で近似して一つのブロック（Ｇ２）にする。前記第２のステップは、前記第１のステップの前記第２番目のサンプリング区間（Ｔ２）のブロック（Ｇ２）を前記第２番目のサンプリング区間（Ｔ２）以降の他のサンプリング区間（Ｔ３、…）で使用するようにしたものである。
【００２９】
そして、このサンプリングレート変換カーネルでは、前記サンプリング区間（Ｔ１、Ｔ２、Ｔ３、…）の各処理結果を加算（符号１１ａ〜１１ｄ参照）することにより、カーネルで処理した結果として得るようにしたものである。
【００３０】
以上のことを具体的にブロック化したものが、図１に示すような構造をしたものになる。この図１において、本発明を実施するための最良の形態に係るサンプリングレート変換カーネル１は、例えば振幅数Ｓが「５」からなるものとして構成する場合には、入力信号２００に係数Ｇ１を掛ける処理ブロック３と、入力信号２００に係数Ｇ２を掛ける処理ブロック５と、前記処理ブロック５の出力に直列接続された逆Ｚ変換（Ｚ-1）の処理を行う処理ブロック７ａ、７ｂ、７ｃ、７ｄと、前記各処理ブロック７ａ、７ｂ、７ｃ、７ｄの出力端子にそれぞれ接続され係数ｅ１、ｅ２、…、ｅ４を掛ける係数器９ａ、９ｂ、９ｃ、９ｄと、前記各係数器９ａ、９ｂ、９ｃ、９ｄの出力端子からの出力信号と前段の処理結果を加算する加算器１１ａ、１１ｂ、１１ｃ、１１ｄとからなる。なお、前記加算器１１ｄの出力端子から図２に示すような処理結果３００が得られる。
【００３１】
すなわち、上記説明の一つのブロック（Ｇ２）は処理ブロック５であり、上記説明のブロックの比は「ｅ１・Ｇ２」、「ｅ２・Ｇ２」、…である。なお、上記説明のブロックの比については、図１に示すような構造から、符号までを含めて「処理ブロック５、処理ブロック７ａ、係数器９ａ」、「処理ブロック５、処理ブロック７ａ、７ｂ、係数器９ｂ」、…を含むことになる。
このようなサンプリングレート変換カーネル１は、図示しないコンピュータシステムやＤＳＰにより実現される。また、このサンプリングレート変換カーネル１を設計するためにも、前記コンピュータシステムを使用している。
【００３２】
このコンピュータシステムの構成例を簡単に説明する。このコンピュータシステムは、例えば、中央処理ユニット、主メモリ、その他のメモリ、入力出力ポート、ハードディスク装置およびこれらを接続バスラインを内蔵するコンピュータ本体と、このコンピュータ本体に接続され処理結果を表示するディスプレイと、このコンピュータ本体に接続され必要な情報を入力するキーボードおよびマウスと、また、前記コンピュータシステムは、当該ハードディスク装置に、例えばＷＩＮＤＯＷＳ（登録商標）９８、ｍｅ、ＮＴ、２０００、または、ＸＰなどからなるオペレーティングシステムと、本発明に係るサンプリングレート変換カーネルと、当該サンプリングレート変換カーネルを設計するためのアプリケーションプログラムと、その他のアプリケーションプログラムとが格納されている。
【００３３】
さらに、上記コンピュータシステムは、電源スイッチをオンとすると、ハードディスク装置からオペレーティングシステムが主メモリに展開記憶されて実行された後、さらに、本発明に係るサンプリングレート変換カーネルが主メモリに展開記憶されて処理を実行できることになる。さらに、このコンピュータシステムは、前記アプリケーションプログラムの内、必要なものが実行されることにより、サンプリングレート変換カーネルの設計やその他の処理を行うことができる。
【００３４】
このサンプリングレート変換カーネル１に入力信号２００が入力されると、処理ブロック３では当該入力信号２００に係数Ｇ１を掛けて加算器１１ａに入力する。この処理ブロック３の出力信号が、図２の領域「１」に示す信号波形となる。
【００３５】
同様に、処理ブロック５では、入力信号２００に係数Ｇ２を掛けて処理ブロック７ａに入力する。処理ブロック７ａでは、入力信号２００に係数Ｇ２を掛けた信号に対して逆Ｚ変換（Ｚ-1）の処理を行った後に、その処理結果を次の段の処理ブロック７ｂに与えるとともに前記係数器９ａに供給する。前記係数器９ａでは、処理ブロック７ａの結果に係数ｅ１を掛けて出力する。この係数器９ａの出力結果は、図２の領域「２」の部分に相当することになる。
【００３６】
前記処理ブロック７ｂでは、処理ブロック７ａからの出力信号に対して逆Ｚ変換（Ｚ-1）の処理を行った後に、その処理結果を次の段の処理ブロック７ｃに与えるとともに前記係数器９ｂに供給する。前記係数器９ｂでは、処理ブロック７ｂの結果に係数ｅ２を掛けて出力する。この係数器９ｂの出力結果は、図２の領域「３」の部分に相当することになる。
【００３７】
前記処理ブロック７ｃでは、処理ブロック７ｂからの出力信号に対して逆Ｚ変換（Ｚ-1）の処理を行った後に、その処理結果を次の段の処理ブロック７ｄに与えるとともに前記係数器９ｃに供給する。前記係数器９ｃでは、処理ブロック７ｃの結果に係数ｅ３を掛けて出力する。この係数器９ｃの出力結果は、図２の領域「４」の部分に相当することになる。
【００３８】
前記処理ブロック７ｄでは、処理ブロック７ｃからの出力信号に対して逆Ｚ変換（Ｚ-1）の処理を行った後に、前記係数器９ｄに供給する。前記係数器９ｄでは、処理ブロック７ｃの結果に係数ｅ４を掛けて出力する。この係数器９ｄの出力結果は、図２の領域「５」の部分に相当することになる。
【００３９】
前記加算器１１ａ、１１ｂ、１１ｃ、１１ｄはそれらをそれぞれにおいて加算することにより、前記加算器１１ｄの出力端子からは、入力信号２００の全てに対して処理した結果が出力信号３００として得られることになる。
【００４０】
このような信号処理は、上述したコンピュータシステムやＤＳＰにおいて上記サンプリングレート変換カーネル１が実行されることにより実現されることになる。
【００４１】
このようなサンプリングレート変換カーネル１は、次のようにして得たものである。
まず、本発明に係るサンプリングレート変換カーネルでは、２番目以降のサンプリング区間に用いる２次関数の係数を同じとするカーネルを考え、上述した図１に示すような構成にした。このような図１に示すサンプリングレート変換カーネルは、一般的な形式として表すと、次の数式５に示すような形で与えられることになる。
【００４２】
【数５】
2005203932.tif 000007
【００４３】
本発明では、上述したような数式５に示す内容をブロック化して図１に回路構成にしたものである。
【００４４】
上述した図１から分かるように、ブロック構成を用いたカーネ ルは、処理ブロック５のＧ２のカーネルを繰り返し使用できるので、ブロック処理を用いない場合と比べてカーネルに必要な異なった係数の数を削減することが可能となる。
【００４５】
具体的な検討をする。まず、１振幅当たり使用する多項式の次数Ｎを「５、７」とし、振幅数ｓを「５、１０」としたときに、従来の処理方式（図１４）の場合に必要な係数の数（メモリ量）と、本発明に係るサンプリングレート変換カーネルに必要な係数の数（メモリ量）との関係を示したものが表１である。
【００４６】
【表１】
2005203932.tif 000008
この表１からもわかるように、１振幅当りに使用する２次関数の数が増えるに従い、または振幅数が増えるに従って、本発明に係るサンプリングレート変換カーネルに使用する係数の数のほうが少なくなることがわかる。
【００４７】
次に、このサンプリングレート変換カーネルは、次のように設計される。
【００４８】
一般的な形式を有用な補間カーネルとして使用するためには、前に述べた条件と同様の条件が数式５にも必要である。すなわち、
（１）ｇ（ｘ）＝ｇ1、0    for   ｘ＝０
（２）ｇ（ｘ）＝０       for   ｘ＝ｓ
（３）Ｃ０−Ｃｏｎｔｉｎｕｏｕｓ
である。これらの３つの条件を数式５に代入すると数式６が得られる。
【００４９】
【数６】
2005203932.tif 000009
【００５０】
この数式６を従来法と同様に周波数領域で近似するために直線位相という条件でＺ変換すると、数式７のように表すことができる。
【００５１】
【数７】
2005203932.tif 000010
【００５２】
ただし、ｅ１＝１、かつ、Ｔ＝１／Ｌである。ここにＬは１サンプリング区間当たりのサンプル点数であり、ｅ1、ｅ2、…、ｅs-1は各ブロックの振幅を得るために第２振幅に掛ける係数である。
【００５３】
いま、理想的な低域通過フィルタの周波数特性は、
【数８】
2005203932.tif 000011
であるとする。また、ある周波数点での近似に対する重みをｗ（ω）とすると、設計問題は次式の不等式を満足する数式６のｅj 、ａj、iを求めることとなる。
【００５４】
【数９】
2005203932.tif 000012
【００５５】
ところで、数式９を従来法と同様に直接線形計画法を用いてＮ次関数の係数ａj、iとｅjとを同時に求めることはできない。そこで、本発明では、図３に示すフローチャートのように処理している。
【００５６】
図３は、本発明を実施するための最良の形態に係るサンプリングレート変換カーネルを求めるための処理手順を説明するためのフローチャートである。この図３に示すフローチャートは、上述したコンピュータシステムによって処理されるものとする。
【００５７】
そこで、まず数式７において、ｅjを任意の値に固定し（数式では該当部分に下線を引くことにより、それを表している）、ａj、iを線形計画法を用いて求める（図３のステップ２０）。すなわち、次の数式１０、１１を計算する。
【００５８】
【数１０】
2005203932.tif 000013
【００５９】
【数１１】
2005203932.tif 000014
【００６０】
次に、前記ステップ２０で求まったａs、nを定数として（数式では該当部分に下線を引くことにより、それを表している）、ｅjを再び線形計画法で求める（図のステップ２１）。すなわち、次の数式１２、１３を計算する。
【００６１】
【数１２】
2005203932.tif 000015
【００６２】
【数１３】
2005203932.tif 000016
【００６３】
そして、前回のδと比較し誤差との差が所定の値（１０-5）より小さくないときには（図３のステップ２２；ＮＯ）、再び、ステップ２０に戻る。
【００６４】
前回のδと比較し誤差との差が所定の値（１０-5）より小さくなったら（図３のステップ２２；ＹＥＳ）、処理を終了する。
【００６５】
なお、上述した計算式における係数にさまざまな初期値を与えて 多くの設計例を行ったが、一定の周波数特性に収束することがわかっている。
【００６６】
このようなサンプリングレート変換カーネル１によれば、サンプリング区間のインパルス応答をＮ次関数を用いて近似したものを１ブロックとし、他のサンプリング区間は初めのブロックの比で表すことにより全体のカーネルを構成するため、次のような効果を達成できる。
【００６７】
（１）標準的な線形計画法を繰り返し用いることにより周波数領域で設計できる。
（２）異なった係数の数が少ないため、使用メモリ量をブロック処理を用いない場合に比べて大幅に減らすことを可能とした。
（３）また、ブロック処理を用いないものと同様に１サンプリング区間に使用するＮ次関数の次数を増やすことやサンプリング区間を増やすことにより大きな阻止域減衰量を実現することができる。
（４）さらに、連続関数なので整数、非整数倍と区別なく自由にサンプリングレート変換可能であり、一度カーネルを決定すればサンプリングレートが異なってカーネルを再び設計しなおす必要がない。
【００６８】
上述した本発明を実施するための最良の形態では、Ｎ次多項式で近似させたが、これに限定されるものではなく次のようなものであってもよい。
【００６９】
本発明を実施するための他の最良の形態では、図１に示すカーネルを次の数式１４、数式１５で表す。
【００７０】
【数１４】
2005203932.tif 000017
【００７１】
【数１５】
2005203932.tif 000018
【００７２】
ここで、ｅ1、ｅ2、…、ｅs-1は、各ブロックの振幅を得るための係数である。
【００７３】
このサンプリングレート変換カーネルは、処理ブロック５のＧ２を繰り返し使用できるので、カーネルに必要な異なった係数の数を減らすことができる。
【００７４】
上記数式１５のカーネルを有用な補間カーネルとして使用するためには、次に述べる条件が必要である。
【００７５】
（１）ｇ（ｘ）＝ｇ1、0  ｆｏｒ  ｘ＝０
【００７６】
（２）ｆ（ｘ）＝Ｃ     ｆｏｒ  ｘ＝ｓ
（３）ＣＯ連続
【００７７】
次に、数式１５のカーネルを周波数領域で近似するために、数式１５をＺ変換すると、次の数式１６を得る。
【００７８】
【数１６】
2005203932.tif 000019
【００７９】
ただし、ｅ０、ｅ１ ＝１である。Ｌは１サンプリング区間当たりのサンプル点数であり、サンプリングレート変換量を表す。仮にＬ＝２ならば、２倍にアップサンプリングすることを意味している。
【００８０】
いま、理想的な低域通過フィルタの周波数特性を、
【数１７】
2005203932.tif 000020
とする。
【００８１】
ここで、０からπまでの通過域および阻止域をＭ個に分割し、理想特性との絶対値二乗誤差を評価関数Ｊ  Ａ考えると、
【数１８】
2005203932.tif 000021
となる。ここで、数式１８を行列表現すると、
【数１９】
2005203932.tif 000022
【００８２】
ただし、
【数２０】
2005203932.tif 000023
【００８３】
また、行列Ｂの各要素は、
【数２１】
2005203932.tif 000024
となり、ｌ、ｍ、ｎ、ｋそれぞれの範囲は、０≦ｌ≦Ｍ、０≦ｍ≦Ｓ−１、０≦ｎ≦Ｎである。
【００８４】
評価関数Ｊを最小にするには、
【数２２】
2005203932.tif 000025
となる。
【００８５】
すなわち、以下の正規方程式が得られる。
【数２３】
2005203932.tif 000026
【００８６】
連立方程式（数式３０）をとくと、未知のパラメータａi、jが得られる。ここでは、ｅjは、あらかじめ理想低域通過フィルタのフーリエ逆変換であるＳｉｎｃ関数の各振幅の比とする。
【００８７】
このようなＮ次多項式による近似であってもよい。また、数式６のｇ１とｇ２の多項式の次数は異なっていてもよい。
【００８８】
次に、具体的な数値を用い上記サンプリングレート変換カーネルを設計例を以下に具体的に説明する。
【実施例１】
【００８９】
〔４次多項式の例〕
この実施例１では、４次多項式を用いた補間カーネルを用いた補間カーネルについて考えることにする。
この実施例１では、次の仕様を備えたカーネル設計をする。
多項式次数Ｎ：４       
振幅数Ｓ：８
サンプリング点数Ｋ：９
ロールオフレイト：０．２５
重み：全ての周波数で１
【００９０】
得られたカーネルの時間特性および周波数特性を図４、図５の実線で示す。図４からわかるように、サンプリング間隔ごとに零になっているため、符号間干渉が起きないことが分かる。図５はサンプリングレートを１として正規化している。図４において、点線ははじめサンプリング点数を６で設計し、そのカーネル係数を用いてサンプリング点数を９にあげた場合の特性を示す。また、一点鎖線は、はじめサンプリング点数を１２で設計し、そのカーネル係数を用いて９に下げた場合の特性を示す。図４、５からわかるように、一度カーネルを設計すればサンプリングレートを変えても周波数特性はあまり変化しないことが分かる。したがって、提案する方法は、サンプリングレートを変えてもカーネルを再設計する必要がないことを意味する。次に、図６に振幅数を増やしていったときの最大阻止域減衰量を示す。図からわかるように、振幅数を増やすと最大阻止域減衰量が大きくなることがわかる。しかしながら、４次多項式の場合、振幅数を７以上に増やしても最大阻止域減衰量はあまり増えない。したがって、４次多項式によるカーネルでは、振幅数７の５７［ｄＢ］が限界である。 
【００９１】
（実施例１における演算量の比較）
ここで、本実施例１と従来技術における方法の演算量の比較をしてみる。
従来技術の方法では、５４［ｄＢ］の減衰量を得るためのメモリ量が６１〔個〕必要であるのに対して、本実施例１における４次多項式の場合だと同じ減衰量を得るためのメモリ量は１９〔個〕であり、本実施例１によるカーネルによればメモリ量が著しく少なくて済むことがわかる。
【実施例２】
【００９２】
〔５次多項式の例〕
この実施例２では、５次多項式を用いた補間カーネルについて考えることにする。
この実施例２では、次の仕様のカーネル設計をする。
多項式次数Ｎ：５
振幅数Ｓ：１２
サンプリング点数Ｋ：９
ロールオフレイト：０．２５
重み：全ての周波数で１
【００９３】
得られたカーネルの時間特性および周波数特性を図７、８に示す。図７からわかるように、サンプリング間隔ごとに零になっているため、符号間干渉が起きないことが分かる。図８はサンプリングレートを１として正規化している。図８において、点線ははじめサンプリング点数を６で設計し、そのカーネル係数を用いてサンプリング点数を９にあげた場合の特性を示す。また、一点鎖線は、はじめサンプリング点数を１２で設計し、そのカーネル係数を用いて９に下げた場合の特性を示す。
【００９４】
図７、８からわかるように、４次多項式を用いたカーネルと同様に一度カーネルを設計すればサンプリングレートを変えても周波数特性はあまり変化しないことが分かる。次に、図９に振幅数Ｓを増やしていったときの最大阻止域減衰量を示す。図９からわかるように、振幅数を増やすと最大阻止域減衰量が大きくなることがわかる。しかしながら、５次多項式の場合、振幅数を１０以上に増やしても最大阻止域減衰量はあまり増えない。
【００９５】
したがって、５次多項式を用いたカーネルの場合は、振幅数が１０の時の８４［ｄＢ］が限界である。したがって、さらに大きな阻止域減衰量が必要な場合には、１区間あたりの多項式の次数を高くする必要がある。
【００９６】
（実施例２における演算量の比較）
ここで本実施例２と従来技術における方法の演算量の比較をしてみる。
従来技術の方法では７６［ｄＢ］の減衰量を得るためのメモリ量が１８１〔個〕であるのに対して、本実施例２における５次多項式を使用した場合には、前述と同じ減衰量を得るためにメモリ量は３７〔個〕で済み、本実施例５のほうがメモリ量が少なくす済むということがわかる。
【００９７】
［その他］
すなわち、上述した実施例では、Ｎ次多項式を用いた補間カーネルとその設計法を提案したものである。本実施例で示すカーネルは標準的な線形計画法を用いて周波数領域で設計したものである。また、その設計によって得られるカーネルは、サンプリング区間のインパルス応答をいくつかのＮ次多項式を用いて近似したもので構成するため、使用する係数の数が少ないという特徴を有する。したがって、従来技術による方法よりメモリー量の削減が可能となる。また、提案するカーネルは連続関数なので、整数、有理数に関係なく自由にサンプリングレートを変えることができる。さらに、一度カーネルを決定すればサンプリングレートを変えてもカーネルを再び設計しなおす必要がないという特徴を持つ。
これらをまとめると、次のとおりである。
【００９８】
（１）標準的な線形計画法を繰り返し用いることにより周波数領域で設計できる。
（２）得られるカーネルは、サンプリング区間のインパルス応答を、Ｎ次関数を用いて近似したものを１ブロックとし、他のサンプリング区間は初めのブロックの比で表すことにより全体のカーネルを構成するため、異なった係数の数が少ない。したがって、使用メモリ量を、ブロック処理を用いない場合に比べて大幅に減らすことを可能とした。
（３）また、ブロック処理を用いないものと同様に１サンプリング区間に使用するＮ次関数の次数を増やすことやサンプリング区間の数を増やすことにより大きな阻止域減衰量を実現することができる。
（４）さらに、連続関数なので整数、非整数倍と区別なく自由にサンプリングレート変換可能であり、一度カーネルを決定すればサンプリングレートが異なってカーネルを再び設計しなおす必要がないという特徴を持っている。
【図面の簡単な説明】
【００９９】
【図１】本発明を実施するための最良の形態に係るサンプリングレート変換カーネルの構成例を示すブロック図である。
【図２】本発明を実施するための最良の形態に係るサンプリングレート変換カーネルの構成例による処理を説明するための波形図である。
【図３】本発明を実施するための最良の形態に係るサンプリングレート変換カーネルを求めるための処理手順を説明するためのフローチャートである。
【図４】本発明の実施例１に係るカーネルの設計例による周波数特性を示す図である。
【図５】本発明の実施例１に係るカーネルの設計例において、４次多項式の場合の異なるサンプリングレートでの周波数特性の比較を説明するための図である。
【図６】本発明の実施例１に係るカーネルの設計例において、４次多項式の場合の振幅数と得られる阻止域減衰量の限界を説明するための図である。
【図７】本発明の実施例２に係るカーネルの設計例による周波数特性を示す図である。
【図８】本発明の実施例２に係るカーネルの設計例において、５次多項式の場合の異なるサンプリングレートでの周波数特性の比較を説明するための図である。
【図９】本発明の実施例２に係るカーネルの設計例において、５次多項式の場合の振幅数と得られる阻止域減衰量の限界を説明するための図である。
【図１０】前述した従来の補間カーネルを説明するための波形図である。
【図１１】本発明者らが提示した従来の補間カーネルの構造を示すブロック図である。
【符号の説明】
【０１００】
１  サンプリングレート変換カーネル
３  処理ブロック
５  処理ブロック
７ａ、７ｂ、７ｃ、７ｄ  処理ブロック
９ａ、９ｂ、９ｃ、９ｄ  係数器
１１ａ、１１ｂ、１１ｃ、１１ｄ  加算器
【図１】
2005203932.tif 000027
【図２】
2005203932.tif 000028
【図３】
2005203932.tif 000029
【図４】
2005203932.tif 000030
【図５】
2005203932.tif 000031
【図６】
2005203932.tif 000032
【図７】
2005203932.tif 000033
【図８】
2005203932.tif 000034
【図９】
2005203932.tif 000035
【図１０】
2005203932.tif 000036
【図１１】
2005203932.tif 000037