(57)【要約】  【課題】  非接触データキャリアが高出力のリーダライタの近傍にあって過剰な電力を受ける場合には、ＩＣチップに過電圧が印加され、発熱による通信の不具合や内部回路の破壊を生じる。  【解決手段】  無線受給した電力で生成された電源電圧のレベルを検知する手段（抵抗１１ｂ，１１ｃ）と、前記検知レベルが基準値を超えるかを判定する手段（コンパレータ９）と、前記検知レベルが基準値を超えたときに活性化されＩＣチップ全体のインピーダンスを抑制して前記リーダライタからの受給電力を低減する手段（スイッチング素子１２、抵抗１１ｄ）とを備え、過剰受給時には抵抗１１ｄをＩＣチップの負荷抵抗に並列接続してＩＣチップ全体のインピーダンスを下げ、アンテナのＱ値を低くする。これによりアンテナで過剰な電力を受給することを避け、過電圧印加に起因するＩＣチップの発熱および破壊を回避する。【選択図】  図１
2005202721.tif 000002
【特許請求の範囲】
【請求項１】
リーダライタとの間で無線を介して情報信号の授受を行うとともに、前記リーダライタから受給した無線の電力に基づいて電源電圧を生成するように構成された非接触データキャリアであって、
前記生成された電源電圧のレベルを検知する手段と、
前記検知レベルが基準値を超えるかを判定する手段と、
前記検知レベルが基準値を超えたときに活性化されＩＣチップ全体のインピーダンスを抑制して前記リーダライタからの受給電力を低減する手段とを備えた非接触データキャリア。
【請求項２】
前記受給電力の低減手段は、抵抗とスイッチング素子の直列回路が前記ＩＣチップの負荷抵抗に並列に接続され、前記検知レベルが前記基準値を超えたときに前記スイッチング素子が導通されるように構成されている請求項１に記載の非接触データキャリア。
【請求項３】
前記受給電力の低減手段は、抵抗とスイッチング素子の直列回路の複数組がそれぞれ前記ＩＣチップの負荷抵抗に並列に接続され、複数の前記スイッチング素子のそれぞれは互いに異なる複数レベルの基準値に対応し、前記検知レベルが前記各基準値を超えたときに対応するスイッチング素子が導通されるように構成されている請求項１に記載の非接触データキャリア。
【請求項４】
前記受給電力の低減手段は、前記ＩＣチップの負荷抵抗に並列に接続されたツェナーダイオードで構成されている請求項１に記載の非接触データキャリア。
【請求項５】
当該非接触データキャリアは、コイル状アンテナと同調コンデンサで構成される並列共振回路と、前記コイル状アンテナで受信した交流信号を直流電圧に変換する整流回路と、前記リーダライタからの情報信号を復調するための受信回路と、前記リーダライタへの応答信号を変調するための送信回路と、情報を格納するメモリと、これらを制御する制御回路と、これらの回路に電源電圧を供給するもので前記整流回路による直流電圧に基づく電源回路とを備え、
前記電源回路内に、前記電源電圧のレベルを検知する手段と、前記検知レベルの判定手段と、前記受給電力の低減手段が設けられている請求項１から請求項４までのいずれかに記載の非接触データキャリア。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種ＩＤ確認や、金融取引、あるいは商品管理等に用いられるもので、リーダライタとの間で無線を介して情報信号の授受を行うとともに、リーダライタから受給した無線の電力に基づいて電源電圧を生成するように構成された非接触データキャリアに関する。
【背景技術】
【０００２】
近年、電気的接点がなく、電磁誘導結合方式等を利用して電源電圧を供給し、同時にデータの送受信を行う非接触データキャリアの開発が行われている。非接触データキャリアは、磁気カードや接触型ＩＣカードなどのデータキャリアとは異なり、接点が存在しない。そのため、腐食、汚れや接点の摩耗による通信不良がなく、静電気や水に対しても耐性がある。同時に、リーダライタに接点やデータキャリア挿抜のための機構を必要とせず、メンテナンスフリーである。また、メモリ容量の大きさとセキュリティの観点からも、非接触データキャリアは、個人のＩＤ、または物流、商品管理の分野で大きな市場が期待されている。
【０００３】
図４は従来の技術における非接触データキャリアの主要な構成を模式的に示すブロック回路図である。
【０００４】
非接触データキャリアは、電波を送受信するためのコイル状アンテナ１ａと同調コンデンサ１ｂからなる並列共振回路２と、コイル状アンテナ１ａの両端に生じる交流電流を整流する整流回路３と、整流後の直流電圧を各回路に供給する電源回路４と、リーダライタからの情報信号を受信して復調するための受信回路５と、応答信号を変調してリーダライタへ送るための送信回路６と、情報を格納するメモリ７と、これら電源回路４、受信回路５、送信回路６およびメモリ７を制御する制御回路８とからなる。
【０００５】
リーダライタおよび非接触データキャリアは、アンテナのインダクタンスまたはコンデンサの静電容量を調整し、共振周波数を搬送波周波数と一致させる。情報信号は搬送波周波数で復調され、応答信号は搬送波周波数で変調される。これにより、電波を効率良く送受信できる（例えば特許文献１参照）。また、アンテナのＱ値（共振の鋭さ）を高く設計することで受信感度を上げる。
【特許文献１】特開２００１−１６０１２２号公報（第３−４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
非接触データキャリアのアンテナが受ける電力は、リーダライタとの離間距離に応じて変動する。非接触データキャリアがリーダライタから遠い距離にある場合、より多くの電力を効率良くアンテナで受給することが必要になる。逆に、非接触データキャリアがリーダライタ近傍にある場合、アンテナは過剰な電力を受けるが、この過電圧により内部回路が発熱または破壊されないようにする工夫が必要になる。これら２つの条件を満たすには、固定された共振周波数とＱ値のもので実現することは困難である。
【０００７】
また、特許文献１のように共振周波数を調整するためにＩＣチップにコンデンサを搭載する構造も考えられるが、静電容量は面積に比例するため、ＩＣチップ面積の増大を招く。そのため、生産性を損ない、コストも上昇させる、という点で実現困難である。
【課題を解決するための手段】
【０００８】
本発明は、上記の課題を解決するために次のような手段を講じる。
【０００９】
本発明による非接触データキャリアは、リーダライタとの間で無線を介して情報信号の授受を行うとともに、前記リーダライタから受給した無線の電力に基づいて電源電圧を生成するように構成された非接触データキャリアであって、前記生成された電源電圧のレベルを検知する手段と、前記検知レベルが基準値を超えるかを判定する手段と、前記検知レベルが基準値を超えたときに活性化されＩＣチップ全体のインピーダンスを抑制して前記リーダライタからの受給電力を低減する手段とを備えた構成とされている。
【００１０】
この構成による作用は次のとおりである。リーダライタからの受給電力に基づいて得られた電源電圧のレベルを検知するが、非接触データキャリアがリーダライタに近接することに伴って検知レベルが所定の基準値を超えたとき、受給電力の低減手段はＩＣチップ全体のインピーダンスを下げるように動作し、アンテナのＱ値を低くする。これによりアンテナの受信効率を下げて過剰な電力を受給することを避け、過電圧印加に起因するＩＣチップの発熱および破壊を回避する。
【００１１】
上記構成において、前記受給電力の低減手段の１態様は、抵抗とスイッチング素子の直列回路が前記ＩＣチップの負荷抵抗に並列に接続され、前記検知レベルが前記基準値を超えたときに前記スイッチング素子が導通されるものである。
【００１２】
リーダライタに近接することに伴って検知レベルが所定の基準値を超えたとき、スイッチング素子が導通されて抵抗がＩＣチップの負荷抵抗に並列接続されると、ＩＣチップ全体のインピーダンスが低下し、過剰な電源供給を避ける。
【００１３】
また、上記構成において、前記受給電力の低減手段の別の態様は、抵抗とスイッチング素子の直列回路の複数組がそれぞれ前記ＩＣチップの負荷抵抗に並列に接続され、複数の前記スイッチング素子のそれぞれは互いに異なる複数レベルの基準値に対応し、前記検知レベルが前記各基準値を超えたときに対応するスイッチング素子が導通されるものである。
【００１４】
検知レベルの比較対象としての基準値が複数あり、各基準値に対応したスイッチング素子と各スイッチング素子に直列接続の抵抗がＩＣチップの負荷抵抗に並列接続されている。これにより、リーダライタに近接することで電源電圧のレベルが高くなるにつれて導通するスイッチング素子が順次に増え、ＩＣチップ全体のインピーダンスが段階的に低下し、受給電力の変化に応じて細かに応答し、過剰な電源供給を避ける。
【００１５】
また、上記において、前記受給電力の低減手段の別の態様は、前記ＩＣチップの負荷抵抗に並列に接続されたツェナーダイオードとされているものである。
【００１６】
ツェナーダイオードは所定の電圧値で導通状態となり、ツェナー電流が大きくなるに従って動作抵抗は小さくなるため、ＩＣチップ全体のインピーダンスを連続的に変化させることが可能となる。すなわち、受給電力の変化に応じてさらにきめ細かく応答し、過剰な電源供給を避ける。
【００１７】
なお、当該非接触データキャリアは、その一般的な構成要素として、コイル状アンテナと同調コンデンサで構成される並列共振回路と、前記コイル状アンテナで受信した交流信号を直流電圧に変換する整流回路と、前記リーダライタからの情報信号を復調するための受信回路と、前記リーダライタへの応答信号を変調するための送信回路と、情報を格納するメモリと、これらを制御する制御回路と、これらの回路に電源電圧を供給するもので前記整流回路による直流電圧に基づく電源回路とを備えるものである。そして、前記電源回路内に、前記電源電圧のレベルを検知する手段と、前記検知レベルの判定手段と、前記受給電力の低減手段が設けられた構成とするのが好ましい。
【発明の効果】
【００１８】
以上のように本発明によれば、リーダライタからの受給電力に基づいて得られた電源電圧のレベルを検知するが、非接触データキャリアがリーダライタに近接することに伴って検知レベルが所定の基準値を超えたとき、受給電力の低減手段を動作させて、ＩＣチップ全体のインピーダンスを下げ、アンテナのＱ値を低くする。これによりアンテナの受信効率を下げて過剰な電力を受給することを避け、過電圧印加に起因するＩＣチップの発熱および破壊を回避することができる。
【００１９】
また、抵抗を用いることにより、コンデンサを付加する場合に比べて、ＩＣチップ面積の増大を抑制し、生産性低下やコスト上昇を抑制することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明にかかわる非接触データキャリアの実施の形態を図面に基づいて詳細に説明する。
【００２１】
（実施の形態１）
図１は本発明の実施の形態１における非接触データキャリアの構成を示す回路図である。
【００２２】
コイル状アンテナ１ａと同調コンデンサ１ｂから並列共振回路２が構成され、これに整流回路３の入力端子が接続され、整流回路３の出力端子に電源回路４が接続されている。電源回路４の高電位側電源ラインと低電位側電源ラインとの間に、レギュレータ１０と抵抗１１ａの直列回路が接続されており、レギュレータ１０の両端間に受信回路５、送信回路６、メモリ７および制御回路８が接続されている。電源回路４にはまた、電源電圧のレベルを検出するための直列接続された抵抗１１ｂ，１１ｃが高電位側電源ラインと低電位側電源ラインとの間に接続されているとともに、電源電圧の検知レベルを判定するためのコンパレータ９と、ＩＣチップの負荷抵抗に並列に接続された抵抗１１ｄおよびスイッチング素子１２の直列接続体が内蔵されている。コンパレータ９の反転入力端子（−）はレギュレータ１０の高電位側端子に接続され、コンパレータ９の非反転入力端子（＋）は直列接続の抵抗１１ｂ，１１ｃの接続点に接続され、コンパレータ９の出力端子がスイッチング素子１２の制御端子（ゲート）に接続されている。スイッチング素子１２は電界効果トランジスタ（ＦＥＴ）で構成されている。
【００２３】
次に、以上のように構成された本実施の形態の非接触データキャリアの動作を説明する。
【００２４】
コイル状アンテナ１ａの両端子に印加された搬送波および信号は、整流回路３を介して直流電圧に変換され、電源回路４に供給される。この電源電圧が抵抗１１ｃ，１１ｂで分割され、抵抗１１ｃの両端電圧がコンパレータ９の非反転入力端子（＋）に印加される。抵抗１１ｃの両端電圧は電源電圧に比例する。コンパレータ９では、その印加電圧がレギュレータ１０による基準電圧と比較される。
【００２５】
コイル状アンテナ１ａがリーダライタ１３に近づき、電圧が上昇して抵抗１１ｃの両端電圧がレギュレータ１０で制限される電圧を超えたとき、コンパレータ９の出力は“Ｈ”レベルに反転する。その結果、スイッチング素子１２がオンとなり、抵抗１１ｄがＩＣチップの負荷抵抗に並列接続され、ＩＣチップ全体のインピーダンスが小さくなってＱ値が低くなる。これにより、受給電力が下がり、ＩＣチップへの過電圧印加を防ぐことが可能となる。
【００２６】
（実施の形態２）
上記の実施の形態１では、過電圧が印加された際に二値的にインピーダンスが変化することになるため、受信効率の下げが過剰になる可能性がある。この不都合に対応したのが本発明の実施の形態２である。
【００２７】
図２は本発明の実施の形態２における非接触データキャリアの構成を示す回路図である。図２において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
【００２８】
本発明の実施の形態２においては、より効率良く電力の受給を行うため、分圧抵抗を複数備え、印加電圧のレベルに応じてインピーダンスを段階的に変化させる。ここでは３段階のインピーダンスのスイッチングを例に説明する。
【００２９】
電源回路４の高電位側電源ラインと低電位側電源ラインとの間に、電源電圧のレベルを複数ステップで検出するための直列接続された抵抗１１ｅ，１１ｆ，１１ｇ，１１ｈが接続されている。また、抵抗１１ｉとスイッチング素子１２ａの直列接続体と、抵抗１１ｊとスイッチング素子１２ｂの直列接続体と、抵抗１１ｋとスイッチング素子１２ｃの直列接続体も電源回路４の両端間に接続されている。そして、３つのコンパレータ９ａ，９ｂ，９ｃが設けられ、それぞれの反転入力端子（−）にレギュレータ１０の高電位側端子が接続されている。抵抗１１ｅと抵抗１１ｆの接続点がコンパレータ９ａの非反転入力端子（＋）に接続され、抵抗１１ｆと抵抗１１ｇの接続点がコンパレータ９ｂの非反転入力端子（＋）に接続され、抵抗１１ｇと抵抗１１ｈの接続点がコンパレータ９ｃの非反転入力端子（＋）に接続されている。コンパレータ９ａの出力端子がスイッチング素子１２ａの制御端子に接続され、同様に、コンパレータ９ｂ，９ｃの出力端子がそれぞれスイッチング素子１２ｂ，１２ｃの制御端子に接続されている。スイッチング素子１２ａ，１２ｂ，１２ｃは電界効果トランジスタ（ＦＥＴ）で構成されている。抵抗１１ｅ＝抵抗１１ｆ＝抵抗１１ｇ＝抵抗１１ｈとし、また、抵抗１１ｉ＝抵抗１１ｊ＝抵抗１１ｋとする。もっとも、必ずしもこの条件に拘束されるものではない。
【００３０】
整流回路３から電源回路４に印加される電源電圧を一定として、３つのコンパレータ９ａ，９ｂ，９ｃの非反転入力端子（＋）に印加される電圧の高さの順位は、コンパレータ９ａ→コンパレータ９ｂ→コンパレータ９ｃの順である。これに対して、３つのコンパレータ９ａ，９ｂ，９ｃの反転入力端子（−）に印加される電圧は互いに等しいものとなっている。
【００３１】
そこで、非接触データキャリアが高出力のリーダライタ１３へ次第に近づいていくと、電源電圧が上昇し、各抵抗分割点の電位がそれぞれ上昇する。そして、印加電圧が最も高いコンパレータ９ａが最初に感知して“Ｈ”レベルに反転し、対応するスイッチング素子１２ａが導通し、１つ目の抵抗１１ｉが並列接続されて、ＩＣチップ全体のインピーダンスが小さくなってＱ値が低くなる。
【００３２】
さらに近づくと、印加電圧が次に高いコンパレータ９ｂも“Ｈ”レベルに反転し、対応するスイッチング素子１２ｂが導通し、２つ目の抵抗１１ｊも並列接続される。このとき、１つ目の抵抗１１ｉの並列接続状態も維持されている。したがって、ＩＣチップ全体のインピーダンスがさらに小さくなってＱ値がさらに低くなる。
【００３３】
さらに近づくと、印加電圧が最も低いコンパレータ９ｃも“Ｈ”レベルに反転し、対応するスイッチング素子１２ｃが導通し、３つ目の抵抗１１ｋも並列接続される。このとき、１つ目および２つ目の抵抗１１ｉ，１１ｊの並列接続状態も維持されている。したがって、ＩＣチップ全体のインピーダンスがさらに小さくなってＱ値がさらに低くなる。
【００３４】
このようにして、インピーダンスを段階的に変化させることで、効率良く過電圧印加を抑制することが可能となる。
【００３５】
（実施の形態３）
図３は本発明の実施の形態３における非接触データキャリアの構成を示す回路図である。図３において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
【００３６】
電源回路４の高電位側電源ラインと低電位側電源ラインとの間に、ツェナーダイオード１４が接続されている。すなわち、ＩＣチップがもつ負荷抵抗と並列に挿入されている。
【００３７】
非接触データキャリアがリーダライタ１３に近づいていくに従って、電源電圧が次第に上昇し、ツェナーダイオード１４の降伏電圧を上回ると、ツェナーダイオード１４が導通する。ツェナーダイオード１４の動作抵抗はツェナー電流が大きくなるに従って小さくなるため、ＩＣチップ全体のインピーダンスは連続的に減少する。結果として、実施の形態２よりもきめ細かな制御が可能となる。
【産業上の利用可能性】
【００３８】
本発明にかかる非接触データキャリアは、非接触ＩＣカードや非接触タグ等として有用である。また、電磁誘導を利用して電源を供給する機器についても応用できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施の形態における非接触データキャリアの構成を示す回路図
【図２】本発明の第２の実施の形態における非接触データキャリアの構成を示す回路図
【図３】本発明の第３の実施の形態における非接触データキャリアの構成を示す回路図
【図４】従来の技術における非接触データキャリアの主要な構成を模式的に示すブロック回路図
【符号の説明】
【００４０】
１ａ  コイル状アンテナ
１ｂ  同調コンデンサ
２  並列共振回路
３  整流回路
４  電源回路
５  受信回路
６  送信回路
７  メモリ
８  制御回路
９，９ａ，９ｂ，９ｃ  コンパレータ
１０  レギュレータ
１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ，１１ｉ，１１ｊ，１１ｋ  抵抗
１２，１２ａ、１２ｂ，１２ｃ  スイッチング素子
１３  リーダライタ
１４  ツェナーダイオード
【図１】
2005202721.tif 000003
【図２】
2005202721.tif 000004
【図３】
2005202721.tif 000005
【図４】
2005202721.tif 000006