(57)【要約】【課題】  半導体集積回路装置の製造工程数を減少させ、かつ半導体集積回路装置の配線を容易に形成する。【解決手段】  半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に短辺の幅Ｗ１である開口部と短辺の幅Ｗ２（＞Ｗ１）である開口部とを有するマスクパターンを形成する工程と、前記マスクパターンをマスクとして前記絶縁膜をほぼ垂直にエッチングし、前記幅Ｗ１の開口部下の前記絶縁膜に深さＤ１の第１の溝と前記幅Ｗ２の開口部下の前記絶縁膜に深さＤ２（＞Ｄ１）の溝を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。【選択図】  図１
2005327874.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に短辺の幅Ｗ１である開口部と短辺の幅Ｗ２（＞Ｗ１）である開口部とを有するマスクパターンを形成する工程と、
前記マスクパターンをマスクとして前記絶縁膜をほぼ垂直にエッチングし、前記幅Ｗ１の開口部下の前記絶縁膜に深さＤ１の第１の溝と前記幅Ｗ２の開口部下の前記絶縁膜に深さＤ２（＞Ｄ１）の溝を形成する工程と
を有することを特徴とする半導体集積回路装置の製造方法。
【請求項２】
前記深さＤ１の第１の溝を形成する工程において、該深さＤ１の第１の溝の底面にまでエッチングガスが入らなくなりエッチングが止まるように前記マスクパターンの膜厚及び前記エッチング条件を設定し、前記深さＤ１の第１の溝を形成することを特徴とする請求項１記載の半導体集積回路装置の製造方法。
【請求項３】
前記幅Ｗ１が９０nmであることを特徴とする請求項１または請求項２に記載の半導体集積回路装置の製造方法。
【請求項４】
前記幅Ｗ２が１２０nmであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項５】
前記エッチングは反応性イオンエッチングを用いてエッチングを行うことを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路装置の高集積化、多層配線化に伴い、コンタクトホールやビアホールの埋め込み技術をはじめ、配線プロセスが重要になってきている。
【０００３】
このような、配線溝とコンタクトホールを同時に形成する方法が知られている（例えば、特許文献１参照。）。
【０００４】
特許文献１の方法では、絶縁膜上に下層とのコンタクトホールと配線層を形成する為の溝との両方を併せ持つ十字形状で、且つパターン幅が特定寸法以下と特定寸法以上のレジストパターンを形成し、絶縁膜を順テーパー状にエッチングすることにより特定寸法幅以下の配線層形成用のパターンでは絶縁膜の途中まででエッチングが終了した形状となる第１の溝と、かつ特定寸法幅以上のコンタクトホール形成用のパターンでは絶縁膜の下地にまでエッチングが到達した形状となる第２の溝を形成し、その後第１及び第２の溝に導電性膜を埋め込んで配線層及びコンタクトを形成するというものである。
【０００５】
上記従来のコンタクトホール及び配線層を形成する為の溝の形成方法では、配線層を形成する為の溝（配線溝）が逆三角形状に形成される。この後、この逆三角形状の配線溝を含む全面に金属を形成し、ＣＭＰ（Chemical Mechanical Polishing)法で研磨、平坦化し、配線を形成する。
【０００６】
しかし、断面が逆三角形状の配線溝では、逆三角形状の配線溝の最下部付近は溝幅が極めて細くなり、配線溝の最下部まで金属を埋め込むことが困難となる。このように、配線溝に金属が埋まらないと、配線の断面積が減少し、それに伴い配線の抵抗が増大するという問題が生じていた。
【特許文献１】特開平7-106277号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、配線溝の底部まで導電性膜を十分に埋め込むことが可能な半導体集積回路装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様の半導体集積回路装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に短辺の幅Ｗ１である開口部と短辺の幅Ｗ２（＞Ｗ１）である開口部とを有するマスクパターンを形成する工程と、前記マスクパターンをマスクとして前記絶縁膜をほぼ垂直にエッチングし、前記幅Ｗ１の開口部下の前記絶縁膜に深さＤ１の第１の溝と前記幅Ｗ２の開口部下の前記絶縁膜に深さＤ２（＞Ｄ１）の溝を形成する工程とを有することを特徴としている。
【発明の効果】
【０００９】
本発明によれば、配線抵抗を低減することが可能な半導体集積回路装置の製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について図面を参照して説明する。
【実施例１】
【００１１】
本発明に係る実施例１を図１及び図２を用いて説明する。図１は、本発明の実施例に係る半導体集積回路装置の製造工程断面図である。
【００１２】
図２は、本発明の実施例１における半導体集積回路装置の製造方法に使用するマスクパターンの平面図である。なお、図１は、図２のＡ−Ａ’線に沿う断面を図面上の左側に示し、且つＢ−Ｂ’線に沿う断面を右側に示している。
【００１３】
まず、図１(a)に示すように、Ｓｉからなる半導体基板１０上に、ＳｉＮ膜２０、層間絶縁膜としてＮＳＧ膜３０、レジスト４０をＣＶＤ（chemical vapor deposition)法若しくはＳＯＧ（spin on glass)法等でこの順に形成した後、ＮＳＧ膜３０上にマスクパターンとしてのレジストパターン４０を形成する。ＳｉＮ膜２０の膜厚は３０nm、ＮＳＧ膜３０の膜厚は６００nm、レジストパターン４０の膜厚は２００nmである。
【００１４】
このレジストパターン４０は、図２に示すように、コンタクトホール形成用の開口部５０aと配線溝形成用の開口部５０bとを併せ持つ十字形状の抜きパターンであり、ここでは、コンタクト形成用の開口部５０aは、一辺の長さ（幅）Ｗ２＝１２０nmの正方形状を有し、配線溝形成用の開口部５０bは、幅Ｗ１＝９０nmの長方形状を有する。
【００１５】
次に、図１(b)に示すように、レジストパターン４０をマスクとして、ＮＳＧ膜３０を反応性イオンエッチング（ＲＩＥ）によってほぼ垂直にエッチングし、コンタクトホール（第２の溝）６０a及び配線溝６０bを形成する。この際、コンタクトホール６０aの底面がＳｉＮ膜２０に到達し、且つ配線溝６０bの底面がＳｉＮ膜２０に到達せず、絶縁膜３０の上面から深さＤ１の位置でエッチングが止まるような条件でエッチングを行う。
【００１６】
例えば、このエッチングはＲＩＥ（reactive ion etching)装置を用いて行い、エッチングガスの流量、圧力、ＲＩＥ装置の電極間電位差等を変化させることによりエッチングすることが可能である。
【００１７】
このような、条件でエッチングを行うと、コンタクトホール６０aはＳｉＮ膜２０に到達するまでほぼ垂直にエッチングされ、ＮＳＧ膜３０の上面からの深さはＤ２＝６００nmとなり、配線溝６０bはほぼ垂直にエッチングされ、ＮＳＧ膜３０の膜厚を３２０nm残して、ＮＳＧ膜３０の上面からの深さＤ１＝２８０nmとなる位置で、エッチストップが起こり、エッチング時間を増大させてもこれ以上エッチング反応が進行しなくなる。
【００１８】
このエッチストップは、ＮＳＧ膜３０のエッチングが進行していき、幅Ｗ１が９０nm程度という微細な幅を有する配線溝６０bのアスペクト比が大きくなると、配線溝６０bの底面に、エッチングガスが到達しなくなりエッチング反応が停止し、これ以上エッチング時間を増大させてもエッチング反応は進行しなくなる。
【００１９】
これに対して、幅Ｗ２が１２０nm程度の大きなコンタクトホール６０aでは、アスペクト比が大きくなっても、コンタクトホール６０aの幅Ｗ２が配線溝６０bの幅Ｗ１に比べて広いため、コンタクトホール６０aの底面にまでエッチングガスが入り、エッチストップが発生せず、ＳｉＮ膜２０に到達するまでエッチングされる。
【００２０】
次に、図１(c)に示すように、レジストパターン４０を除去し、コンタクトホール６０a及び配線溝６０b内部に堆積したポリマーの除去等の後処理を行う。
【００２１】
次に、図１(d)に示すように、コンタクトホール６０aの底面から露出しているＳｉＮ膜２０をドライエッチングで選択的にエッチング除去し、コンタクトホール６０aから半導体基板１０を露出させる。
【００２２】
次に、図１(e)に示すように、コンタクトホール６０a及び配線溝６０bに配線材料及び、コンタクト材料となる、銅、アルミニウム、タングステン等の導電性膜を埋め込み、コンタクト７０aと、配線７０bがそれぞれ形成される。この際、配線溝６０bの形状が、通常のＲＩＥ等を用いて形成される配線溝とほぼ同じ逆台形状であるため、配線溝６０bを埋め尽くすように導電性膜が形成される。
【００２３】
上記の本実施例によれば、微細且つ高性能な配線及びコンタクトの形成を、一回のマスク工程及び一回の埋め込み工程によって形成することが可能となる。さらに、配線溝は、通常のＲＩＥを用いて形成する配線溝とほぼ同様の逆台形状に形成することが可能である。そのため、配線溝を埋め尽くすように導電性膜埋め込むことが可能となり、配線抵抗を低減することが可能となる。
【００２４】
なお、上述のエッチストップが起きる深さＤ１は、エッチングガスの種類、エッチング条件、被エッチング膜の種類、レジストパターン４０のパターン幅Ｗ１及び膜厚等によって決まる。そのため、エッチング条件、被エッチング膜の種類、レジストパターン４０の幅Ｗ１及び膜厚を変化させることによって、任意の深さの配線溝を形成することが可能である。
【００２５】
また、レジストパターン４０の幅Ｗ１、幅Ｗ２、膜厚及びエッチング条件を変化させることにより、配線溝の深さＤ１及びコンタクトホールの深さＤ２を任意の値に制御することができる。
【００２６】
また、ＮＳＧ膜３０にコンタクトホール及び配線溝を形成する方法を説明したが、コンタクトホール及び配線溝を形成する層は、ＮＳＧ膜３０に限られるものではなく、エッチングガス及びマスクの幅等を変更することにより他の層間膜にも適用することができる。
【００２７】
また、ＮＳＧ膜３０をエッチングする際のマスクは、レジストに限られるものではなく、ＮＳＧ膜３０とエッチングの選択比が異なる材料、例えばＴＥＯＳ膜をマスクとして用いても良い。
【実施例２】
【００２８】
本発明に係る本発明の実施例２を図２及び図３を用いて説明する。図３は、本発明の実施例に係る半導体集積回路装置の製造方法である。
【００２９】
本実施例は、コンタクトホール及び配線溝を形成する層間絶縁膜がＮＳＧ膜３０、ＴＥＯＳ膜３５の二層となっている点が実施例１と異なり、その他の同一部分は同一符号を付し、その説明は省略する。
【００３０】
まず、図３(a)に示すように、Ｓｉからなる半導体基板１０上に、ＳｉＮ膜２０、ＮＳＧ膜３０、ＴＥＯＳ膜３５をＣＶＤ法、ＳＯＧ法等でこの順に形成した後、ＴＥＯＳ膜３５上に図２に示すような上記実施例１と同様のレジストパターン（マスクパターン）４０を形成する。ＳｉＮ膜２０の膜厚は３０nm、ＮＳＧ膜３０の膜厚は３２０nm、ＴＥＯＳ膜３５の膜厚は２８０nm、レジストパターン４０の膜厚は２００nmである。
【００３１】
次に、図３(b)に示すように、レジストパターン４０をマスクとして、ＴＥＯＳ膜３５及びＮＳＧ膜３０をＲＩＥによってほぼ垂直にエッチングし、コンタクトホール８０a及び配線溝８０bを形成する。その際、コンタクトホール８０aがＳｉＮ膜２０に到達し、且つ配線溝８０bがＮＳＧ膜３０に到達した位置でエッチングが止まるような条件でエッチングを行う。
【００３２】
例えば、このエッチングはＲＩＥ（reactive ion etching)装置を用いて行い、エッチングガスの流量、圧力、ＲＩＥ装置の電極間電位差等を変化させることによりエッチングすることが可能である。
【００３３】
このような条件でエッチングを行うと、コンタクトホール８０aはＳｉＮ膜２０bに到達するまでほぼ垂直にエッチングされ、ＴＥＯＳ膜３５の表面からの深さはＤ２＝６００nmとなり、配線溝８０bは、ＮＳＧ膜３０に到達するまでほぼ垂直にエッチングされ、ＴＥＯＳ膜３５の表面からの深さＤ１＝２８０nmとなる位置で、エッチストップが起こり、これ以上エッチング反応が進行しなくなる。
【００３４】
このエッチストップは、ＴＥＯＳ膜３５のエッチングが進行していき、幅Ｗ１が９０nm程度という微細な幅を有する配線溝８０bのアスペクト比が大きくなると、配線溝８０bの底面に、エッチングガスが到達しなくなりエッチング反応が停止し、これ以上エッチングを行う時間を増大させてもこれ以上エッチング反応は進行しなくなる。
【００３５】
これに対して、幅Ｗ２が１２０nm程度と大きなコンタクトホール８０aでは、アスペクト比が大きくなっても、コンタクトホール８０aの幅Ｗ２が配線溝８０bの幅Ｗ１に比べて広いため、コンタクトホール８０aの底面にまでエッチングガスが入り、エッチストップが発生せず、ＳｉＮ膜２０に到達するまでエッチングされる。
【００３６】
次に、図３(c)に示すように、レジストパターン４０を除去し、コンタクトホール８０a及び配線溝８０b内部に堆積したポリマーの除去等の後処理を行う。
【００３７】
次に、図３(d)に示すように、コンタクトホール８０aの底面から露出しているＳｉＮ膜２０をドライエッチングで選択的にエッチング除去し、コンタクトホール８０aの底面から半導体基板１０を露出させる。
【００３８】
次に、図３(e)に示すように、コンタクトホール８０a及び配線溝８０bに配線材料及び、コンタクト材料となる、銅、アルミニウム、タングステン等の導電性膜を埋め込み、コンタクト９０aと配線９０bがそれぞれ形成される。
【００３９】
上記の実施例２によれば、上記実施例１と同様に、微細且つ高性能な配線・コンタクトの形成を、一回のマスク工程及び一回の埋め込み工程によって形成することが可能となる。さらに、配線溝は、通常のＲＩＥを用いて形成する配線溝とほぼ同様の逆台形状に形成することが可能である。そのため、配線溝を埋め尽くすように導電性膜を埋め込むことが可能となり、配線抵抗を低減することが可能となる。
【００４０】
さらに、層間絶縁膜をＮＳＧ膜３０及びＴＥＯＳ膜３５の２層構造とすることで、ＴＥＯＳ膜３５とＮＳＧ膜３０の境界面で、確実に配線溝のエッチングを終了させることが可能となる。これにより、配線溝の深さを容易に制御することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施例１に係る半導体集積回路装置の製造方法。
【図２】本発明の第１及び第２の実施例に係るマスクパターン。
【図３】本発明の実施例２に係る半導体集積回路装置の製造方法。
【符号の説明】
【００４２】
１０  半導体基板
２０  ＳｉＮ膜
３０  ＮＳＧ膜
３５  ＴＥＯＳ膜
４０  レジストパターン（マスクパターン）
５０a  コンタクトホール形成用の開口部
５０b  配線形成用の開口部
６０a、８０a  コンタクトホール（第２の溝）
６０b、８０b  配線溝（第１の溝）
７０a、９０a  コンタクト
７０b、９０b  配線
【図１】
2005327874.tif 000003
【図２】
2005327874.tif 000004
【図３】
2005327874.tif 000005