(57)【要約】【課題】両面ラップ作業にて、ＯＦ劈開面がウェハの表裏面と直角をなす角部に発生するチッピング不良を防止することのできる半導体ウェハの加工方法を提供すること。【解決手段】半導体単結晶インゴットからスライスされたウェハ１に対し、両面ラップ工程Ｄ、劈開面を形成するスクライブ工程Ｂ、該劈開面４の部分を除いたウェハ外周部６の面取り工程Ｃの順序で加工する。【選択図】      図１
2005032804.tif 000002
【特許請求の範囲】
【請求項１】
半導体単結晶インゴットからスライスされたウェハに対し、両面ラップ工程、劈開面を形成するスクライブ工程、該劈開面の部分を除いたウェハ外周部の面取り工程の順序で、加工することを特徴とする半導体ウェハの加工方法。
【請求項２】
半導体単結晶インゴットをウェハ状にスライスする工程と、
このスライスウェハを両面ラッピング加工により均一な厚みと平行度、平面度及びある程度の面粗さを持つラップドウェハに仕上げる工程と、
このラップドウェハをスクライブして結晶を劈開し、その劈開面をオリエンテーションフラット部又はインデクスフラット部とする工程と、
このウェハの上記劈開部を除いたウェハ外周部に対し、ベベリングによる面取りを行う工程とを有することを特徴とする半導体ウェハの加工方法。
【請求項３】
請求項１又は２記載の半導体ウェハの加工方法において、
上記半導体ウェハが、ＩＶ族半導体であるか、ＧａＡｓ、導電性ＧａＡｓ又はＩｎＰのいずれかから成るＩＩＩ−Ｖ族化合物半導体であるか、又はＩＩ−ＶＩ族化合物半導体であることを特徴とする半導体ウェハの加工方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェハの加工方法、特にオリエンテーションフラット部又はインデクスフラット部となる劈開面を有するウェハを鏡面ウェハとする加工方法に関するものである。
【０００２】
【従来の技術】
化合物半導体は、ショットキーゲート電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、種々の受光、発光デバイスの作製に用いられている。これらの素子の能動層は、鏡面ウェハの表面に分子線エピタキシャル成長（ＭＢＥ）法、有機金属気相エピタキシャル成長（ＭＯＶＰＥ）法およびイオン打ち込み法などにより作成される。
【０００３】
半導体レーザ用の基板として使用される化合物半導体ウェハでは、オリエンテーションまたはインデクスフラット部分を面取加工せずに劈開面で形成している場合がある。これは、レーザ等を製作する場合、ウェハ上にエピタキシャル層等を形成した後、正確に劈開面に沿ってチップに切り出す必要があり、劈開面で形成されたオリエンテーションフラット、またはインデクスフラットを基準とし、角度合わせを行うためである。
【０００４】
上記の鏡面ウェハ（半導体ウェハ）は、次のような一連の製造プロセス（図２にその一部を示す）を経て製造されるのが一般的である。すなわち、ＶＧＦ法やボート法により製造された単結晶インゴットの外周研削を行った後、内周刃ソーあるいはワイヤソーにてスライシングを行いスライスウェハ１を得る（スライス工程Ａ）。
【０００５】
次に、このスライスウェハ１に、結晶方向の位置決めの為の例えばオリエンテーションフラット（ＯＦ）部５を、結晶の劈開面を利用して作成する。すなわち、ダイヤモンドペンを用い、ウェハにキズをつけスクライブすることにより結晶を劈開し、その劈開面をＯＦ部とする（スクライブ工程Ｂ）。
【０００６】
このウェハの劈開面４を除いたウェハ外周部を円形に研削加工し、この円形外周部６に対しベベリングによる面取りを行った後（面取り工程Ｃ）、両面ラッピング加工により均一な厚みと平行度、平面度及びある程度の面粗さを持つまでに仕上げる（両面ラップ工程Ｄ）。具体的には、平坦性および厚さ精度を高めるためにラップを行い、３０〜５０μｍ研削してラップドウェハとする。ラップは、＃１０００〜１５００のアルミナ砥粒を用い、鋳物定盤やガラス定盤の上でラップする。
【０００７】
上記により得られたラップドウェハを、加工歪除去及び清浄化のために、酸またはアルカリにてエッチング加工を行い加工ダメージ層を除去し（エッチング工程）、その後、メカノケミカル研磨により鏡面仕上げを行う（片面１次鏡面研磨工程、片面仕上げ鏡面研磨工程）。
【０００８】
しかし、ウェハの劈開面を加工せずにそのままオリエンテーションフラットとして結晶方位の判別や位置合わせに利用すると、ウェハの劈開面がウェハの表裏面と直角をなす角部がウェハの処理工程中に欠け易く、すなわちチッピングが生じ易く、このチッピング（欠け）によりウェハが割れ易く、ウェハの不良率が高くなり、歩留まりが低下するという問題がある。
【０００９】
このような問題が起こらないようにするため、ウェハの劈開面を含むウェハの全周を研削加工する方法が知られている。しかし、これは劈開面も含むウェハ全周を同時に研削加工する方法であるため、研削機の状態やオペレータの技量に左右され、劈開面を加工せずにそのままオリエンテーションフラットとする場合と比べて、オリエンテーションフラットによるウェハの結晶方位の判別や位置合わせの精度が悪くなるという問題がある。
【００１０】
また、ウェハを半導体レーザなどに利用する場合には、その共振面が良好な平坦度を有する必要がある等の理由から、その共振面として劈開面を利用しているので、上記の面取り加工方法は、このような用途に使用することができない。
【００１１】
そこで、図３（ａ）および図３（ｂ）に示すように、ウェハ１０の外周に劈開面１２を形成してオリエンテーションフラットを形成した後、面取り加工装置を用いてオリエンテーションフラットの角部の面取り加工を行って面取り部１４を形成することが提案されている（特許文献１参照）。この面取り加工では、ウェハ１０の表面と面取り部１４との間の角度が２２度をなす治具を用いて、劈開面１２の部分が厚さ３００μｍだけ残るように面取り加工を行う。
【００１２】
このように、ウェハの劈開面がウェハの表裏面と直角をなす角部を面取り加工すれば、オリエンテーションフラットによるウェハの結晶方位の判別や位置合わせの精度を低下させることなく、ウェハの処理工程中にチッピングや割れなどのウェハの損傷を防止して、ウェハの不良率を低減することができる。
【００１３】
【特許文献１】
特開平２００２−０５２４４８号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、特許文献１のように、ウェハの劈開面がウェハの表裏面と直角をなす角部を面取り加工する方法では、劈開面に残される所定の厚さが、半導体ウェハの厚さに対して１／２乃至９／１０の厚さになるように、面取り加工を行う必要がある。例えば、ウェハ１０の表面と面取り部１４との間の角度が２２度をなす治具を用いて、劈開面１２の部分が厚さ３００μｍだけ残るように面取り加工を行う必要がある。
【００１５】
そこで、ウェハ劈開面の角部を面取り加工することなく、ウェハの処理工程中におけるチッピングや割れなどのウェハの損傷を防止して、ウェハの不良率を低減する方法の提供が望まれる。
【００１６】
ここで上述した図２の方法を吟味してみる。化合物半導体ウェハは、半導体レーザなどに利用される場合、その共振面が良好な平坦度を有する必要があることや、結晶方位の判別や位置合わせ、焦点合わせ等の理由から、その共振面として劈開面を利用している。そのため、レーザ用途の製品はオリエンテーションフラット（ＯＦ）部（又はインデクスフラット（ＩＦ）部）が劈開仕様となる。このＯＦ部の劈開は、上記したようにダイヤモンドペンを用い、ウェハにキズをつけスクライブすることにより形成している（スクライブ工程Ｂ）。また、スクライブ作業は通常スライス後に行い、その後、劈開面を除いて面取りしたあと（面取り工程Ｃ）、両面ラップ作業を行う（両面ラップ工程Ｄ）。つまり、スライス工程Ａ→スクライブ工程Ｂ→面取り工程Ｃ→両面ラップ工程Ｄの順に行っている。
【００１７】
しかし、この順序で行った場合の問題点は、両面ラップ作業（両面ラップ工程Ｄ）において、ＯＦ劈開面がウェハの表裏面と直角をなす角部が、定盤や研磨剤、異物等によりダメージを受け、約７％（参考値）の割合でチッピング（欠け）が生じ、歩留まり低下の大きな要因となっていることである。
【００１８】
そこで、本発明の目的は、上記課題を解決し、ウェハ劈開面の角部を面取り加工しないという前提の下に、両面ラップ作業にて、ＯＦ劈開面がウェハの表裏面と直角をなす角部に発生するチッピング不良を防止することのできる半導体ウェハの加工方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００２０】
請求項１の発明に係る半導体ウェハの加工方法は、半導体単結晶インゴットからスライスされたウェハに対し、両面ラップ工程、劈開面を形成するスクライブ工程、該劈開面の部分を除いたウェハ外周部の面取り工程の順序で、加工することを特徴とする。
【００２１】
請求項２の発明は、半導体単結晶インゴットをウェハ状にスライスする工程と、このスライスウェハを両面ラッピング加工により均一な厚みと平行度、平面度及びある程度の面粗さを持つラップドウェハに仕上げる工程と、このラップドウェハをスクライブして結晶を劈開し、その劈開面をオリエンテーションフラット部又はインデクスフラット部とする工程と、このウェハの上記劈開部を除いたウェハ外周部に対し、ベベリングによる面取りを行う工程とを有することを特徴とする半導体ウェハの加工方法。
【００２２】
請求項３の発明は、請求項１又は２記載の半導体ウェハの加工方法において、上記半導体ウェハが、ＩＶ族半導体であるか、ＧａＡｓ、導電性ＧａＡｓ又はＩｎＰのいずれかから成るＩＩＩ−Ｖ族化合物半導体であるか、又はＩＩ−ＶＩ族化合物半導体であることを特徴とする。
【００２３】
＜発明の要点＞
本発明は、劈開面を有する半導体ウェハの加工方法において、［両面ラップ→劈開面スクライブ→面取り］の順に加工する方法である（図１参照）。通常の加工方法は［劈開面スクライブ→面取り→両面ラップ］の順である（図２参照）。
【００２４】
劈開面を有するウェハの両面ラップ作業においては、ＯＦ劈開面がウェハの表裏面と直角をなす角部にチッピング（欠け）を生じやすい。これを防止する方法として、本発明では、両面ラップ→劈開面スクライブ→面取りの順に加工する。この方法によれば、チッピングの発生する両面ラップ後にスクライブにより劈開面を形成するため、チッピングを完全に防止することができる。
【００２５】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２６】
本発明による半導体ウェハの加工方法では、図１に示すように、半導体単結晶インゴットからウェハ状にスライスし（スライス工程Ａ）、このスライスウェハ１に対し両面ラッピング加工を行い（両面ラップ工程Ｄ）、スクライブすることで劈開面を形成し（スクライブ工程Ｂ）、該劈開面の部分を除いたウェハ外周部を面取りする（面取り工程Ｃ）、という順序で加工する。従来行われている通常の加工方法は、スライス工程Ａ、劈開面スクライブ工程Ｂ、面取り工程Ｃ、両面ラップ工程Ｄの順である（図２参照）。本発明による半導体ウェハの加工方法は、劈開面スクライブ工程Ｂの前に両面ラップ工程Ｄが行われる点で、従来と異なる。
【００２７】
詳述するに、図１のスライス工程Ａでは、半導体単結晶インゴットをウェハ状にスライスし、スライスウェハ１とする。
【００２８】
ＶＧＦ法やボート法によって製造された半導体単結晶インゴットを、内周刃ソーあるいはワイヤソーにてスライシングを行いアズスライスウェハ１を得る。
【００２９】
次に、このスライスウェハ１に対し両面ラッピング加工を行う（両面ラップ工程Ｄ）。この両面ラップ工程Ｄでは、スライスウェハ１を両面ラッピング加工により均一な厚みと平行度、平面度及びある程度の面粗さを持つウェハ（ラップドウェハ２）にまでに仕上げる。具体的には、平坦性および厚さ精度を高めるために３０〜５０μｍ研削してラップドウェハとする。ラップは、＃１０００〜１５００のアルミナ砥粒を用い、鋳物定盤やガラス定盤の上でラップする。
【００３０】
次に、スクライブ工程Ｂでは、このラップドウェハ２を図１の点線３の位置でスクライブして結晶を劈開し、その劈開面４をオリエンテーションフラット（ＯＦ）部とする。
【００３１】
次に、面取り工程Ｃでは、このウェハの劈開面４を残してウェハ外周部を円形に研削加工し、更に、この劈開部（オリエンテーションフラット部５）を除いたウェハの円形外周部６に対し、正確にはウェハ外周部６とウェハの表裏面との稜線に対し、研削砥石によるベベリングにより面取りを行う。
【００３２】
＜実施例１＞
導電性ＧａＡｓ単結晶のアズスライスウェハ５００枚をエッチング後、両面ラップ工程Ｄ→スクライブ工程Ｂ→面取り工程Ｃの順で加工した。そのウェハのＯＦ劈開面４がウェハの表裏面と直角をなす角部を、５０倍顕微鏡及び蛍光灯下目視にて観察したところ、両面ラップ工程Ｄの後にスクライブ工程Ｂを行っているため、全てのウェハ表裏両面でいずれもチッピングは見られなかった。その他のＯＦ方位ズレ、割れ、エッチングムラ、キズ不良等も１枚も見られなかった。
【００３３】
次に、エッチング後、高精度に仕上げられた表面平坦度を持つ貼付プレートにワックスを用いてウェハを貼付け、一次研磨、仕上げ研磨を行い、その後ウェハを取り外し、ワックス除去洗浄を行った。その後、もう一度５００枚全数のウェハ劈開部を５０倍顕微鏡及び蛍光灯下目視にて検査したが、チッピング不良及びその他のＯＦ方位ズレ、割れ、エッチングムラ、キズ不良等も１枚も見られなかった。
【００３４】
【発明の効果】
以上説明したように、本発明では、従来の劈開面を有するウェハの両面ラップ作業において、ＯＦ劈開面がウェハの表裏面と直角をなす角部に生じやすいチッピング（欠け）を防止する手段として、両面ラップ→劈開面スクライブ→面取りの順に加工する。すなわち、本発明の加工方法によれば、チッピングの発生する両面ラップ工程の後にスクライブ工程により劈開面を形成するため、従来の両面ラップ作業の際に生じていたチッピングを完全に防止することができる。
【００３５】
本発明の効果をまとめれば次の通りである。
【００３６】
（１）本発明の加工方法を用いることにより、ウェハ劈開面のチッピング不良を完全に防止することができる。
【００３７】
（２）本発明の加工方法を用いることにより、高精度の結晶方位の判別や位置合わせ、焦点合わせが可能となり、素子の生産歩留まりを上げることができる。
【図面の簡単な説明】
【図１】本発明の半導体ウェハの加工方法を示した図である。
【図２】従来の半導体ウェハの加工方法を示した図である。
【図３】従来の半導体ウェハの他の加工方法を示した図である。
【符号の説明】
１  アズスライスウェハ
２  ラップドウェハ
３  点線（スクライブ位置）
４  劈開面
５  オリエンテーションフラット部
６  外周部
【図１】
2005032804.tif 000003
【図２】
2005032804.tif 000004
【図３】
2005032804.tif 000005