(57)【要約】【課題】高耐圧ＭＯＳトランジスタの動作耐圧を向上させると共に、ホットキャリアによる飽和電流Ｉｄｓａｔの変動を抑制する。【解決手段】Ｐ型半導体基板１上にゲート絶縁膜２を形成する。ゲート絶縁膜２上にゲート電極３を形成する。ゲート電極３をマスクとして、ダブルチャージのリンイオン（31Ｐ++）を斜めイオン注入することで、第１の低濃度ソース層４ａ及び第１の低濃度ドレイン層５ａを形成する。さらに、リンイオン（31Ｐ+）を斜めイオン注入することで、第２の低濃度ソース層４ｂ及び第２の低濃度ドレイン層５ｂを形成する。さらに、第１の低濃度ソース層４ａ及び第１の低濃度ドレイン層５ａ、第２の低濃度ソース層４ｂ及び第２の低濃度ドレイン層５ｂが形成されたＰ型半導体基板１の最表面の濃度を高めるために、砒素イオン（７５Ａｓ＋）を浅く注入し、表面注入層４ｃ，５ｃを形成する。【選択図】  図２
2005116892.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板の表面に形成され、前記ゲート電極の下に延びた第１の低濃度ドレイン層と、
前記第１の低濃度ドレイン層上の前記半導体基板表面に形成され、この第１の低濃度ドレイン層より高濃度の不純物を有する表面注入層と、
前記半導体基板の表面に形成された高濃度ドレイン層と、を有することを特徴とする半導体装置。
【請求項２】
前記第１の低濃度ドレイン層より浅く、前記表面注入層より深く形成され、かつ前記第１の低濃度ドレイン層より低濃度の不純物を有する第２の低濃度ドレイン層を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１導電型の半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして、第１のイオンビーム傾斜角にて、第２導電型不純物を前記半導体基板に深くイオン注入し、第１の低濃度ドレイン層を形成する第１のイオン注入工程と、
前記ゲート電極をマスクとして、前記第１のイオンビーム傾斜角より小さい第２のイオンビーム傾斜角にて、第２導電型不純物を前記半導体基板に浅くイオン注入し、
前記第１の低濃度ドレイン層の表面濃度を高くする第２のイオン注入工程と、を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記ゲート電極をマスクとして、第３のイオンビーム傾斜角にて、第２導電型不純物を前記半導体基板にイオン注入し、第１の低濃度ドレイン層よりも浅く、低不純物濃度を有した第２の低濃度ドレイン層を形成する第３のイオン注入工程を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１のイオンビーム傾斜角が鉛直方向を基準として４５度、前記第２のイオンビーム傾斜角が鉛直方向を基準として７度であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
前記第１及び第２のイオン注入工程において、イオンビームを前記半導体基板に対して相対的に回転させながら照射することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項７】
前記第３のイオンビーム傾斜角が鉛直方向を基準として４５度であることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項８】
前記第３のイオン注入工程において、イオンビームを前記半導体基板に対して相対的に回転させながら照射することを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、高耐圧ＭＯＳトランジスタの構造及びその製造方法に関する。
【背景技術】
【０００２】
図５は、従来例のＮチャネル型高耐圧ＭＯＳトランジスタの構造を示す断面図である。Ｐ型シリコン基板５０上に、ゲート絶縁膜５１を介してゲート電極５２が形成されている。ゲート電極５２の側壁には絶縁膜から成るサイドウオールスペーサ５３が形成されている。また、Ｎ−型ソース層５４ａ及びＮ＋型ソース層５４ｂから成るソース層５４、Ｎ−型ドレイン層５５ａ及びＮ＋型ドレイン層５５ｂから成るドレイン層５５が形成されている。
【０００３】
この高耐圧ＭＯＳトランジスタは、ゲート電極５２に隣接してＮ−型ドレイン層５５ａを設け、ゲート電極５２から離れた位置に、Ｎ＋型ドレイン層５５ｂを設けることで、ドレイン電界を緩和し、高いドレイン耐圧を得ようとするものである。
【０００４】
なお、この種の高耐圧ＭＯＳトランジスタについては例えば以下の特許文献１に記載されている。
【特許文献１】特開平５−２１８０７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ドレイン耐圧を高くするためには、Ｎ−型ドレイン層５５ａの形成用イオン注入のドーズ量を少なくし、Ｎ−型ドレイン層５５ａの不純物濃度を下げる必要がある。しかしながら、単に、Ｎ−型ドレイン層５５ａの不純物濃度を下げると、Ｎ−型ドレイン層５５ａの最表面の濃度が薄くなり過ぎる。
【０００６】
このように過度にＮ−型ドレイン層５５ａの不純物濃度を下げ、その高耐圧ＭＯＳトランジスタにチャネル電流を流し、ホットキャリア（ＨＣ）を発生させると、ホットキャリアのゲート絶縁膜２への注入前後で、高耐圧ＭＯＳトランジスタの飽和電流Ｉｄｓａｔが大幅に変動するという問題があった。また、不純物濃度を下げないと動作耐圧（トランジスタに電流が流れているときのドレイン耐圧）が劣化するという問題があった。
【０００７】
図４（ｂ）は、ホットキャリア注入前後のソースドレイン間電流Ｉｄｓ特性を示している。トランジスタの飽和電流Ｉｄｓａｔが大幅に変動するのは、ゲート絶縁膜２にトラップされたホットキャリアの電荷の影響により、Ｎ−型ドレイン層５５ａの最表面の抵抗値が変動するためである。  
【０００８】
そこで、本発明は、高耐圧ＭＯＳトランジスタの動作耐圧を向上させると共に、ホットキャリアによる飽和電流Ｉｄｓａｔの変動を抑制するものである。
【課題を解決するための手段】
【０００９】
本発明の半導体装置は、半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の表面に形成され、前記ゲート電極の下に延びた第１の低濃度ドレイン層と、前記第１の低濃度ドレイン層上の前記半導体基板表面に形成され、この第１の低濃度ドレイン層より高濃度の不純物を有する表面注入層と、前記半導体基板の表面に形成された高濃度ドレイン層と、を有することを特徴とするものである。
【００１０】
また、上記構成に加えて、前記第１の低濃度ドレイン層より浅く、前記表面注入層より深く形成され、かつ前記第１の低濃度ドレイン層より低濃度の不純物を有する第２の低濃度ドレイン層を有することを特徴とするものである。
【００１１】
また、本発明の半導体装置の製造方法は、第１導電型の半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極をマスクとして、第１のイオンビーム傾斜角にて、第２導電型不純物を前記半導体基板に深くイオン注入し、第１の低濃度ドレイン層を形成する第１のイオン注入工程と、前記ゲート電極をマスクとして、前記第１のイオンビーム傾斜角より小さい第２のイオンビーム傾斜角にて、第２導電型不純物を前記半導体基板に浅くイオン注入し、前記第１の低濃度ドレイン層の表面濃度を高くする第２のイオン注入工程と、を有することを特徴とするものである。
【００１２】
また、上記構成に加えて、前記ゲート電極をマスクとして、第３のイオンビーム傾斜角にて、第２導電型不純物を前記半導体基板にイオン注入し、第１の低濃度ドレイン層よりも浅く、低不純物濃度を有した第２の低濃度ドレイン層を形成する第３のイオン注入工程を含むことを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、第１の低濃度ドレイン層によってドレイン電界を緩和し、この第１の低濃度ドレイン層上の半導体基板の最表面に形成され、この第１の低濃度ドレイン層より高濃度の不純物を有する表面注入層を形成したので、高耐圧ＭＯＳトランジスタの動作耐圧を向上させると共に、ホットキャリアによる飽和電流Ｉｄｓａｔの変動を抑制することが可能になる。
【発明を実施するための最良の形態】
【００１４】
次に、本発明を実施するための最良の形態（以下、実施形態という）について説明する。本発明の実施形態に係る半導体装置及びその製造方法ついて図面を参照しながら説明する。まず、第１の実施形態について図１及び図２を参照しながら説明する。図１及び図２はこの半導体装置の製造方法を示す断面図である。
【００１５】
図１（ａ）に示すように、Ｐ型半導体基板１（例えば、Ｐ型シリコン基板）の表面に熱酸化等によりゲート絶縁膜２を形成する。このゲート絶縁膜２上にゲート電極３を形成する。この工程は、まず、全面にＬＰＣＶＤ法によりポリシリコン層を堆積し、これにリン等の不純物をドープして低抵抗化した後に、このポリシリコン層を選択的にエッチングしてゲート電極３を形成する。
【００１６】
次に、図１（ｂ）に示すように、ゲート電極３をマスクとしてこれを突き抜けない条件で、ダブルチャージのリンイオン（31Ｐ++）を斜めイオン注入することで、第１の低濃度ソース層４ａ及び第１の低濃度ドレイン層５ａを形成する。
【００１７】
このイオン注入工程は、ダブルチャージのリンイオン（31Ｐ++）のイオンビームの傾斜角θ１は、鉛直方向を基準として４５度であり、ソースドレインの対称性を確保するためにゲート電極３の左右方向から行う。高耐圧ＭＯＳトランジスタの様々なパターン配置を考慮すると、パターン配置に依存せずにソースドレインの対称性を確保するために、イオンビームを半導体基板１に対して相対的に回転させながらイオン注入することが好適である。この場合、Ｐ型半導体基板１を固定してイオンビームを照射するイオンガンを回転させても良いし、逆にイオンビームの照射方向を固定して、Ｐ型半導体基板１を回転させても良い。
【００１８】
この斜めイオン注入により、イオンビームはゲート電極３の下方にまで到達し、第１の低濃度ドレイン層５ａは、ゲート電極３の下方にまで延びるので、第１の低濃度ドレイン層５ａの幅（キャリアのドリフト領域の幅）がより広がることになる。このため、トランジスタサイズを設計変更することなく動作耐圧を向上できる。イオンビームの鉛直方向から傾斜角度は４５度が最も好ましいが、これに限らず、３５度〜５５度の範囲であればある程度の効果が得られる。
【００１９】
また、ドレイン電界を緩和するために、第１の低濃度ドレイン層５ａは深く形成することが必要であり、その加速電圧は１００ＫｅＶ（ダブルチャージのため、実質的には２００ＫｅＶ）、ドーズ量は１．８×１０１３／ｃｍ３程度が好ましい。
【００２０】
次に、図１（ｃ）に示すように、ゲート電極３をマスクとしてこれを突き抜けない条件で、シングルチャージのリンイオン（31Ｐ+）を斜めイオン注入することで、第２の低濃度ソース層４ｂ及び第２の低濃度ドレイン層５ｂを形成する。この第２の低濃度ソース層４ｂ及び第２の低濃度ドレイン層５ｂは、第１の低濃度ソース層４ａ及び第１の低濃度ドレイン層５ａに重畳して形成されるが、それらの層より、浅く注入され、かつ低い不純物濃度を有している。
【００２１】
そのイオン注入条件は、その加速電圧は１００ＫｅＶ、ドーズ量は１×１０１２／ｃｍ３程度が好ましい。また、このイオン注入は、図２（ｂ）のブルチャージのリンイオン（31Ｐ++）のイオン注入と同様に、斜めイオン注入であり、イオンビームの傾斜角θ２は、鉛直方向を基準として４５度が好ましい。
【００２２】
次に、図２（ａ）に示すように、第１の低濃度ソース層４ａ及び第１の低濃度ドレイン層５ａ、第２の低濃度ソース層４ｂ及び第２の低濃度ドレイン層５ｂが形成されたＰ型半導体基板１の最表面の濃度を高めるために、ゲート電極３をマスクとしてこれを突き抜けない条件で、砒素イオン（７５Ａｓ＋）を浅く注入し、表面注入層４ｃ，５ｃを形成する。これにより、高耐圧ＭＯＳトランジスタの動作耐圧を向上させると共に、ホットキャリアによる飽和電流Ｉｄｓａｔの変動を抑制する。
【００２３】
そのイオン注入条件は、加速電圧は７０ＫｅＶ、ドーズ量は３×１０１２／ｃｍ３程度が好ましい。また、イオンビームの傾斜角θ３は、前記イオン注入のイオンビーム傾斜角θ１，θ２より、小さいことが好ましい。これは、ゲート電極３の下に、表面注入層４ｃ，５ｃが形成され、ドレイン耐圧が低下するのを防止するためである。
【００２４】
具体的には、このイオンビームの傾斜角θ３は、鉛直方向を基準として７度であることが好ましい。イオンビームの傾斜角θ３は、０度付近であっても構わないが、チャネリング防止を考慮する必要がある。
【００２５】
次に、図２（ｂ）に示すように、ゲート電極３の側面にサイドウオールスペーサ６を形成する。本工程は、全面にＬＰＣＶＤ法によりシリコン酸化膜のような絶縁膜を堆積し、この絶縁膜を異方性エッチングすることでゲート電極３の側面にサイドウオールスペーサ６を形成する。そして、リンや砒素のようなＮ型不純物をＰ型シリコン基板１の表面に高濃度にイオン注入し、ゲート電極５の端に隣接し、もしくはゲート電極５の端から離れた位置に高濃度型ソース層４ｄ及び高濃度ドレイン層５ｄを形成する。
【００２６】
この高濃度ソース層４ｄ及び高濃度ドレイン層５ｄは、第１の低濃度ソース層４ａ及び第１の低濃度ドレイン層５ａ、第２の低濃度ソース層４ｂ及び第２の低濃度ドレイン層５ｂ、表面注入層４ｃ，５ｃに比して高濃度である。ゲート電極３の端における強い電界の影響によるドレインリーク電流ＧＩＤＬ（Gate Induced Drain Leakage current）が発生を防止するためには、高濃度ドレイン層５ｄは、ゲート電極３の端から離れた位置に形成することが好ましい。
【００２７】
図３は、この高耐圧ＭＯＳトランジスタの形成されたＰ型半導体基板１の最表面に沿った不純物濃度プロファイルを示す図であり、図３（ａ）は、本実施形態による不純物濃度プロファイル、図３（ｂ）は、従来例による不純物濃度プロファイルを示している。図において、ＣＨは高耐圧ＭＯＳトランジスタのチャネル領域、であり、その右側に低濃度ドレイン層（第１の低濃度ドレイン層５ａ、第２の低濃度ドレイン層５ｂ、表面注入層５ｃ）のプロファイルが示されている。
【００２８】
図３（ｂ）の従来例では、低濃度ドレイン層の端に、不純物濃度プロファイルの「くぼみ」が現れている。これは、不純物濃度が急に低くなっている箇所であり、これがホットキャリア注入による抵抗変動、飽和電流Ｉｄｓａｔの変動を招く要因である。これに対して、図３（ａ）の本実施形態による不純物プロファイルでは、そのような不純物濃度プロファイルの「くぼみ」は解消されている。これは、表面注入層５ｃを形成したことによる効果である。そのため、図４（ａ）に示すように、本実施形態によれば、ホットキャリアの注入前後において、飽和電流Ｉｄｓａｔの変動はない。
【００２９】
また、図３（ｂ）の従来例では、低濃度ドレインの不純物プロファイルが急激に立ち上がっているのに対して、図３（ａ）の本実施形態による不純物プロファイルでは、それはなだらかに立ち上がっており、Ｐ型半導体基板１の最表面に沿って不純物濃度がなだらかに変化している様子がわかる。これは、第１の低濃度ドレイン層５ａを設けたことによる効果であり、動作耐圧、ドレイン耐圧の低下が防止されている。
【００３０】
さらに、本実施形態によれば、第１の低濃度ドレイン層５ａは、ゲート電極３の下方にまで延びるので、次のような効果も得られる。いま、高濃度ドレイン層５ｄにドレイン電圧Ｖｄを印加し、ゲート電極３にゲート電極Ｖｇを加える。このとき、ゲート・ソース間電圧Ｖｇｓより高いドレイン・ソース間電圧Ｖｄｓを印加したとき（Ｖｄｓ＞Ｖｇｓ）、ゲート電極３の下にオーバーラップしている第１の低濃度ドレイン層５ａ部分の表面には、表面空乏層が生じる。すると、高耐圧ＭＯＳトランジスタに流れるチャネル電流電子電流）は、第１の低濃度ドレイン層５ａ端表面の電界集中部分にぶつかるのを回避して、その表面空乏層の下方の第１の低濃度ドレイン層５ａの深い領域を流れるようになるため、基板電流Ｉｓｕｂが低減され、動作耐圧が向上する。
【００３１】
なお、この実施形態において、ソース側とドレイン側は、同一の構造を有しているが、ドレイン側にのみ高電圧が印加される場合には、ソース側は、Ｎ＋型ソース層４ｄのみを有する片側高耐圧構造であってもよい。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図３】高耐圧ＭＯＳトランジスタの形成されたＰ型半導体基板１の最表面に沿った不純物濃度プロファイルを示す図である。
【図４】ホットキャリア注入前後のソースドレイン間電流Ｉｄｓ特性を示す図である。
【図５】従来例に係る半導体装置を示す断面図である。
【図１】
2005116892.tif 000003
【図２】
2005116892.tif 000004
【図３】
2005116892.tif 000005
【図４】
2005116892.tif 000006
【図５】
2005116892.tif 000007