(57)【要約】【課題】  いかなるＬＡＮ／ＷＡＮ技術の組み合わせに対しても実行可能なフロー制御を行うシステム及び方法を提供すること。【解決手段】  ローカルエリアネットワークインターフェースは、ローカルエリアネットワークインタフェース及び第２インターフェースを有し、ＭＡＣレベルの動作、統計的情報収集及びブリッジング機能を実行する第１装置と、及び広域ネットワークインターフェース及び第１装置の第２インターフェースに対する第２インターフェースを有し、広域ネットワークのデータカプセル化及び非カプセル化並びにバッファリング内容を送信及び受信する第２装置とを備える。【選択図】  図１
2005198301.tif 000002
【特許請求の範囲】
【請求項１】
ローカルエリアネットワークインタフェース及び第２インターフェースを有し、ＭＡＣレベルの動作、統計的情報収集及びブリッジング機能を実行する第１装置；及び
広域ネットワークインターフェース及びレイヤ２スイッチの第２インターフェースに対する第２インターフェースを有し、広域ネットワークのデータカプセル化及び非カプセル化並びにバッファリング内容を送信及び受信する第２装置；
を備えることを特徴とするローカルエリアサービスユニット。
【請求項２】
前記ローカルエリアネットワークインターフェースが、イーサーネット（登録商標）インターフェースより成る
ことを特徴とする請求項１記載のサービスユニット。
【請求項３】
前記第２装置に接続された送信メモリバッファ及び受信メモリバッファより成り、前記第１装置は内部メモリバッファより成る
ことを特徴とする請求項１記載のサービスユニット。
【請求項４】
前記第２装置が、前記送信メモリバッファが閾レベルまで一杯になったことを判別し、それに応じて、フロー制御情報を前記第１装置に送信する
ことを特徴とする請求項３記載のサービスユニット。
【請求項５】
前記第１装置が、前記内部メモリバッファが閾レベルまで一杯になったことを判別し、それに応じて、フロー制御情報をローカルエリアネットワークインターフェースを介して送信する
ことを特徴とする請求項４記載のサービスユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ローカルエリアネットワーク／広域ネットワークインターフェースにてポーズ（ＰＡＵＳＥ）フレーム機能を利用するレート制限システム及び方法に関する。
【背景技術】
【０００２】
同期光ネットワーク（ＳＯＮＥＴ）は、世界的な通信のための伝送インフラストラクチャを提供する光通信の規格である。ＳＯＮＥＴは、ネットワークのアクセスエリア及びコアの双方でコスト効果的な伝送を提供する。例えば、電話又はデータ交換は、相互接続にＳＯＮＥＴ伝送を前提としている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
典型的なアプリケーションでは、イーサーネット（登録商標）のようなローカルエリアネットワーク（ＬＡＮ）が、ソネット（ＳＯＮＥＴ）により提供されるような広域ネットワーク（ＷＡＮ）に接続される。この接続インターフェースは典型的にはＬＡＮサービスユニット（ＬＡＮＳＵ）として知られる装置によって与えられる。ＬＡＮＳＵは様々な機能を実行する必要がある。例えば、ＬＡＮ及びＷＡＮ間のデータトラフィックフローのフロー制御機能を与えるだけでなく、ＬＡＮ及びＷＡＮとのインターフェースを提供する必要がある。
【０００４】
ＬＡＮインターフェースを与えるため、ＬＡＮＳＵは所望のＬＡＮ技術要素と連結できなければならない。従来は、ＬＡＮＳＵは専用のＬＡＮインターフェースと共に設計され、そのインターフェースは所望の１つのＬＡＮ技術しか取り扱わない。これはコスト増加を招く、なぜなら、サポートされるＬＡＮ技術の各々について異なるＬＡＮＳＵが設計及び形成される必要があるからである。更に、ＬＡＮ技術が置換又はアップグレードされると、そのＬＡＮＳＵも置換される必要がある。共通のＬＡＮＳＵを使用可能にし、設計及び製造のコスト削減を図り、ＬＡＮ技術が置換又はアップグレードされた場合にＬＡＮＳＵを置換する必要性を減らす技術が必要とされている。
【０００５】
多くのアプリケーションでは、ＬＡＮ及びＷＡＮのデータ帯域は整合していない。例えば、ソネット上で一般的なアプリケーションはイーサーネット（登録商標）として知られ、イーサーネットＬＡＮトラフィックはソネットチャネルを用いて通信される。イーサーネットＬＡＮは典型的には１００ベースＴであり、１００メガビット毎秒（Ｍｂｐｓ）の帯域を有するが、接続されるソネットチャネルはＳＴＳ−１でもよく、５１．８４０Ｍｂｐｓの帯域を有する。そのようなアプリケーションでは、ＷＡＮ上でＬＡＮから通信されるデータトラフィックのピークレートはＷＡＮの帯域を超えるかもしれない；他のアプリケーションでは、ＷＡＮの帯域がＬＡＮの帯域を超えるかもしれない。いずれにせよ、ＷＡＮ及びＬＡＮ間のデータの流れ（フロー）を制御する仕組みが設けられる必要がある。あるＬＡＮ／ＷＡＮ技術の組み合わせに機能するフロー制御手段は、別の組み合わせには機能しないかもしれない。従って、ＬＡＮ／ＷＡＮ技術のいかなる組み合わせに対しても実行可能なフロー制御を提供できる技術が必要とされている。
【課題を解決するための手段】
【０００６】
本発明は、いかなるＬＡＮ／ＷＡＮ技術の組み合わせについても実現可能なフロー制御を与える。本発明の一態様では、ローカルエリアネットワークサービスユニットは、ローカルエリアネットワークインタフェース及び第２インターフェースを有し、ＭＡＣレベルの動作、統計的情報収集及びブリッジング機能を実行する第１装置；及び広域ネットワークインターフェース及び前記第１装置の前記第２インターフェースに対する第２インターフェースを有し、広域ネットワークのデータカプセル化及び非カプセル化並びにバッファリング内容を送信及び受信する装置；を備える。
【０００７】
本発明の一態様では、前記ローカルエリアネットワークインターフェースが、イーサーネット（登録商標）インターフェースより成る。前記ローカルエリアネットワークインターフェースは、１０／１００ベースＴ又はＧｉｇＥイーサーネット（登録商標）インターフェースより成る。サービスユニットは、前記ローカルエリアネットワークインターフェースに接続され、１０／１００ベースＴ又はＧｉｇＥスピードで動作する光学的又は電気的インターフェースを提供する物理レイヤ装置を備えてもよい。前記広域ネットワークインターフェースは、同期光ネットワークインターフェース又は同期ディジタルハイアラーキインターフェースから構成されてもよい。前記装置は、同期光ネットワーク又は同期ディジタルハイアラーキデータカプセル化及び非カプセル化を実行してもよい。前記装置は、フィールドプログラマブルゲートアレイ又は特定用途向け集積回路から構成されてもよい。  第１装置の第２インターフェース及び前記装置の第２インターフェースは、ＧＭＩＩインターフェースから構成されてもよい。前記第１装置は、レイヤ２スイッチから構成されてもよい。レイヤ２スイッチは、ポートミラーリングモードにて使用され、ポーズフレーム以外のフレームに透明性を与えてもよい。第１装置は、ネットワークプロセッサから構成されてもよい。
【０００８】
本発明の一態様によれば、サービスユニットは、前記第２装置に接続された送信メモリバッファ及び受信メモリバッファより成り、前記第１装置は内部メモリバッファより成る。前記装置は、前記送信メモリバッファが閾レベルまで一杯になったことを判別し、それに応じて、フロー制御情報を前記第１装置に送信する。前記第１装置は、前記内部メモリバッファが閾レベルまで一杯になったことを判別し、それに応じて、フロー制御情報をローカルエリアネットワークインターフェースを介して送信する。前記フロー制御情報は、ポーズフレームから構成されてもよい。前記ポーズフレームはが、最大値より小さな値を有してもよい。前記ローカルエリアネットワークインターフェースは、イーサーネット（登録商標）インターフェースから構成されてもよい。前記ローカルエリアネットワークインターフェースは、１０／１００ベースＴ又はＧｉｇＥイーサーネット（登録商標）インターフェースから構成されてもよい。サービスユニットは、前記ローカルエリアネットワークインターフェースに接続され、１０／１００ベースＴ又はＧｉｇＥスピードで動作する光学的又は電気的インターフェースを提供する物理レイヤを更に備えてもよい。前記広域ネットワークインターフェースは、同期光ネットワークインターフェース又は同期ディジタルハイアラーキインターフェースから構成されてもよい。前記装置は、同期光ネットワーク又は同期ディジタルハイアラーキデータカプセル化及び非カプセル化を実行してもよい。前記装置は、フィールドプログラマブルゲートアレイ又は特定用途向け集積回路から構成されてもよい。前記第１装置の前記第２インターフェース及び前記第２装置の前記第２インターフェースは、ＧＭＩＩインターフェースから構成されてもよい。前記第１装置は、レイヤ２スイッチから構成されてもよい。前記レイヤ２スイッチは、ポートミラーリングモードで使用され、ポーズフレーム以外のフレームに対する透明性を与える。前記第１装置は、ネットワークプロセッサから構成されてもよい。
【実施例１】
【０００９】
図１には、本発明が使用されるシステム１００の例示的なブロック図が示される。システム１００は、広域ネットワーク１０２（ＷＡＮ）と、１以上のローカルエリアネットワーク１０４，１０６（ＬＡＮ）と、１以上のＬＡＮ／ＷＡＮインターフェース１０８，１１０とを含む。ＬＡＮ１０４，１０６のようなＬＡＮは、比較的小さな領域にわたるコンピュータネットワークである。多くのＬＡＮはワークステーション及びパーソナルコンピュータを接続する。ＬＡＮ内の各ノード（個々のコンピュータ）は、プログラムを実行する自身のＣＰＵを有するが、ＬＡＮのいかなる場所のデータ及び装置にアクセスすることもできる。これは、多くのユーザが、データだけでなく、レーザプリンタのような高価な装置を共用できることを意味する。ユーザは、電子メールを送信する或いはチャットセッションを行うことで、そのＬＡＮを用いて互いに通信することができる。
【００１０】
多くの様々な形式のＬＡＮが存在し、イーサーネット（登録商標）はパーソナルコンピュータ（ＰＣ）に最も一般的である。ほとんどのアップルマッキントッシュネットワークは、マッキントッシュコンピュータ内に構築されているアップルのアップルトークネットワークシステムに基づいている。
【００１１】
多くのＬＡＮは、単独のビルディング又は一群のビルディングに構築される。しかしながら、ＷＡＮ１０２に含まれているもののような、より長い距離の伝送技法によって、あるＬＡＮがいかなる距離をも超えて他のＬＡＮに接続可能である。ＷＡＮは、比較的大きな地理的領域にわたるコンピュータネットワークである。典型的には、ＬＡＮは図１に示されるような２以上のローカルエリアネットワーク（ＬＡＮ）を含む。広域ネットワークに接続されるコンピュータは、電話システムのような公的なネットワークにより接続されることが間々ある。また、それらは専用回線又は衛星を通じて接続可能である。既存の最大のＷＡＮはインターネットである。
【００１２】
中でも、ＷＡＮ１０２を実現するのに使用されてもよい技術は、同期光ネットワーク（ＳＯＮＥＴ）及び同期ディジタルハイアラーキ（ＳＤＨ）のような光技術である。ソネット（ＳＯＮＥＴ）は光ファイバ伝送システムを接続する規格である。ソネットは１９８０年代半ばにベルコア（Ｂｅｌｌｃｏｒｅ）により提案され、現在ではＡＮＳＩ規格である。ソネットは、ＯＳＩ７階層モデルの物理層でのインターフェースを規定する。この規格は、様々な速度のデータストリームが多重化されるのを可能にするインターフェースレートの階層を定める。ソネットは、５１．８Ｍｂｐｓ（Ｔ−３回線とほぼ同程度）乃至２．４８Ｇｂｐｓまでの光キャリア（ＯＣ）レベルを設定する。様々な国々で使用されていた従来の規格は、多重化に関して互換性のないレートを指定していた。ソネットを実現することで、世界中の通信キャリアが既存のディジタルキャリア及び光ファイバシステムを接続できる。
【００１３】
ＳＤＨは、ソネットの国際的なものであり、国際通信連盟（ＩＴＵ）により標準化された。ＳＤＨは、光ファイバケーブル上での同期データ伝送のための国際規格である。ＳＤＨは、１５５．５２Ｍｂｐｓの標準的伝送レートを規定し、これは電気レベルでのＳＴＳ−３及びＳＤＨのＳＴＭ−１として言及される。ＳＴＭ−１はソネットの光キャリア（ＯＣ）レベル−３と等価である。
【００１４】
ＬＡＮ／ＷＡＮインターフェース１０８，１１０は、信号及びデータに対して、電気的な、光学的な、論理的な及び形式的な（フォーマット的な）変換を行い、その信号及びデータはＬＡＮ１０４，１０６のようなＬＡＮ及びＷＡＮ１０２の間で伝送されるものである。
【００１５】
図２には、光ＬＡＮ／ＷＡＮインターフェースサービスユニット２００（ＬＡＮＳＵ）の例示的なブロック図が示される。典型的なＬＡＮＳＵは、イーサーネット（登録商標）をソネット又はＳＤＨネットワークに連結する。例えば、Ｇｉｇ／１００ベースＴイーサーネット（登録商標）ＬＡＮＳＵは、４ギガビットまでのイーサーネットポートに対してソネット（ＥＯＳ）上でイーサネットサービスを提供してもよい（１００ベースＴの場合に、４−１０／１００ベースＴポート）。各ポートは、帯域条件に依存して、一式のＳＴＳ−１，ＳＴＳ−３ｃ又はＳＴＳ−１２ｃチャネルにマッピングされてもよい。１２−ＳＴＳ−１までは、４−ＳＴＳ−３ｃ又は１−ＳＴＳ−１２ｃが、最大のＳＴＳ−１２の帯域までサポートされてもよい（ＯＣ３及びＯＣ１２ＬＵによるＳＴＳ−３）。
【００１６】
ＥＯＳ機能に加えて、ＬＡＮＳＵ２００は、ＨＤＬＣフレーム処理におけるＧＦＰ，Ｘ．８６及びＰＰＰのようなフレームカプセル化をサポートしてもよい。高次の仮想連結は、２４−ＳＴＳ−１又は８０ＳＴＳ−３ｃチャネルまでサポートされてもよく、１Ｇｂｐｓで動作する場合に、ＳＵ２００で有線の全速の動作を実行することを要する。
【００１７】
ＬＡＮＳＵ２００は、３つの主要な機能ブロックを含み、それらは：レイヤ２スイッチ２０２、ＥＬＳＡ２０４及びＭＢＩＦ−ＡＶ２０６である。ＥＬＳＡ２０２は、更に複数の機能ブロックに分割され、機能ブロックは、レイヤ２（Ｌ２）スイッチ２０２に対するＧＭＩＩインターフェース２０８と、受信メモリ制御及びスケジューラ（ＭＣＳ）２１０と、送信ＭＣＳ２１２と、カプセル化２１４及び非カプセル化２１６の機能部（ＧＦＰ，Ｘ．８６及びＰＰＰに関する）と、仮想連結部２１８と、メモリ２２０，２２２，２２４により提供されるフレームバッファと、ソネットマッピング及びパフォーマンスモニタ機能部２２６とを含む。ＭＢＩＦ−ＡＶ２０６は、バックプレーンインターフェース装置として主に使用され、１５５Ｍｂｐｓ又は６２２Ｍｂｐｓの動作を可能にする。更に、ＳＵ２００は物理インターフェース（ＰＨＹ）２２８を含む。
【００１８】
ＰＨＹ２２８は、４つの物理イーサーネットインターフェース各々の終端を行い、クロック及びデータ復元と、データのエンコード／デコードと、１０／１００ベースＴ銅線又は１０００ベースＬＸ又はＳＸ光に対する基準変動補正とを実行する。以下のような自動交渉がサポートされる：
・１０／１００ベースＴ−速度、二重性、ポーズ（ＰＡＵＳＥ）機能
・１ＧｉｇＥ−ポーズ機能。
【００１９】
ＰＨＹ２２８のブロックは、Ｌ２スイッチ２０２内に位置するＭＡＣ機能部に標準的なＧＭＩＩインターフェースを与える。
【００２０】
Ｌ２スイッチ２０２は、透明なＬＡＮサービスのために、ＭＡＣ装置として動かされる。Ｌ２スイッチ２０２は、ポートミラーモードで、（ＭＡＣで終端されるポーズを除いて）総てのタイプのイーサーネットフレームに透過性を与えるよう設けられる。Ｌ２スイッチ２０２は、２ポートの双方向ＭＡＣ装置４つに分解され、ポート群各々についてＭＡＣレベルの終端及び統計的収集を実行する。イーサーネット（登録商標）及びイーサーネット的なＭＩＢに関するサポートは、Ｌ２スイッチ２０２のＭＡＣ部内のカウンタによって提供される。Ｌ２スイッチ２０２は、各方向（Ｌ２スイッチ２０２−＞ＥＬＳＡ２０４及びＦＬＳＡ２０４−＞Ｌ２スイッチ２０２）におけるフレームの限定されたバッファリングも行うが；主要なパケット格納領域は、ＥＬＳＡ２０４に取り付けられたＴｘメモリ２２２及びＲｘメモリ２２０である。Ｌ２スイッチ２０２は、その限定されたメモリで、６４乃至９２１６バイトのフレームをバッファリングすることができる。Ｌ２スイッチ２０２の両側は、ＧＭＩＩインターフェースによって隣接するブロックと連結する。
【００２１】
Ｌ２スイッチ２０２は、ＧＭＩＩインターフェース又は他の適切な工業規格の若しくは専用のインターフェースを備えるいかなるレイヤ２装置とすることができ、ＬＡＮＳＵを実現するためにＥＬＳＡに接続可能である。新たな技術が市場に登場すると、ＥＬＳＡ２００の設計変更を要せずに、新たなサービスユニットが作成可能である。一般に、共通ＬＡＮアーキテクチャは、主要な２つのメイン装置より成る；ＬＥＳＡ２００に結合された汎用レイヤ２スイッチ装置又はネットワークプロセッサ。好ましくは、ＥＬＳＡ２０４は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は特定用途向け集積回路（ＡＳＩＣ）として実現される。レイヤ２装置は、機能を橋渡しすることに加えて、ＭＡＣレベルの動作及び統計的な収集を取り扱う。ＥＬＳＡ２００は、ＷＡＮデータのカプセル化及び非カプセル化並びにＴｘ及びＲｘバッファリングを取り扱う。更に、これら２つの装置はアーキテクチャのコアと考えられる。更に、物理層ＰＨＹ２２８は、１０／１００ベースＴ又はＧｉｇＥスピードで動作する光学的又は電気的なインターフェースを提供するために取り付けられる。
【００２２】
ＥＬＳＡ２０４は、フレームバッファリング、ソネットカプセル化及びソネット処理の機能を実行する。
【００２３】
Ｔｘ方向では、ＥＬＳＡ２０４のＧＭＩＩインターフェース２０８は、物理層でのＰＹＹ２２８の動作を模擬する。Ｔｘメモリ２２２インターフェースにバースト的なデータフローを適合させるために、小さなＦＩＦＯがＧＭＩＩインターフェース２０８内に組み込まれる。カットスルー動作は、このインターフェースを介するデータをサポートし；例えば、ジャンボフレーム（９２１６）はＦＩＦＯ内に完全には格納されないであろう。４つのインターフェース総てについてフレーム欠落なしにデータ伝送総てをサポートするために、ＧＭＩＩ２０８及びＴｘメモリ２２２インターフェース（８Ｇｂｐｓ）により充分な帯域が利用可能である（特に、４つ総てのポートが１Ｇｂｐｓで動作する場合）。ＧＭＩＩインターフェース２０８は、Ｌ２スイッチ２０２のフロー制御を行う機能もサポートする。ＧＭＩＩブロック２０８は、Ｔｘメモリコントローラ２１２から与えられたメモリ閾値情報を受信し、ポート毎に（Ｔポートの顧客毎に）Ｔｘメモリ２２２の容量を監視し、メモリ内で所定の閾値に至った場合に、到来するフレームを落とす（ドロップする）或いはＬ２スイッチ２０２にポーズフレームを与えるようにプログラム可能である。フロー制御が行われると、メモリ閾値は、ポーズフレーム応答期間の下で、フレームの欠落を回避する程度に充分なスペースを与えるよう設定される。ＧＭＩＩインターフェース２０８は、フレーム長を算出し、その情報をパケットに付加する必要がある。この情報は、ＧＦＰフレームカプセル化に使用される。
【００２４】
ＴｘＭＣＳ２１２は、低レベルインターフェース機能をＴｘメモリ２２２に与えることに加えて、ＧＭＩＩ  ＦＩＦＯからデータを引き出すこと及びカプセル化ブロック２１６にデータを払い出すことを制御するスケジュール機能を提供する。実用的には、Ｔｘメモリ２２２は実際にはデュアルポートＲＡＭであり；２つの別個のスケジュールブロックが、Ｔｘメモリ２２２からの読み出し及びそこへの書き込みに提供されるようにする。透明なＬＡＮサービス用のスケジュール機能はわずかに異なるが、その相違はスケジューラに与えられる情報を用意することによって取り扱われる。
【００２５】
Ｔｘメモリ２２２の第１の機能は、特にＬＡＮ帯域が用意されたＷＡＮ帯域より非常に大きい場合に、到来するＬＡＮデータに対するバースト耐性レベルを与えることである。このメモリの第２の機能は、ジャンボ（Ｊｕｍｂｏ）フレーム格納に関するものであり；ＧＭＩＩブロック２０８内でカットスルー（ｃｕｔ  ｔｈｒｏｕｇｈ）動作を可能にし、大きなフレーム全体をバッファリングせずに低速の遅延データ配信を行う。Ｔｘメモリ２２２は、４つの区分に分割され、ポート毎に１つに分けられる。区分の各々は独立したＦＩＦＯとして動作する。目下動作しているポート又は顧客の数によらず、固定されたメモリサイズが各区分に選択される。この形式の区分けは、ポート／顧客を付加又は削除する場合に、動的なメモリサイズ再調整を回避し、ヒットレスのアップグレード／ダウングレードを与える。本メモリはＷＡＮ帯域と独立にサイズ調整される。これは、ＬＡＮ側から指定される一定のバースト耐性（トレランス）を与える（ＷＡＮ側でゼロドレインレートを想定している。）。この区分け方は、顧客間でメモリの公平な割当を保証する。
【００２６】
カプセル化ブロック２１６は、ＴｘＭＣＳ２１２に対する要求次第形式の（デマンドベース）インターフェースを有する。カプセル化ブロック２１６は、（ＳＷはボード毎でのカプセル化選択肢を制限するかもしれないが）ポート／顧客毎に用意することの可能な３種類のソネットカプセル化法を提供する。そのカプセル化法は次のものである：
・ＨＤＬＣフレームにおけるＰＰＰ
・Ｘ．８６
・ＧＦＰ（フレームモードのみ）
カプセル化の各モードで、追加的なオーバーヘッドが、Ｔｘメモリ２２２に格納される擬似イーサーネットフレームフォーマットに付加される。
【００２７】
カプセル化ブロック２１６は、設定されたカプセル化モードにどのフィールドが関連するかを決定する。例えば、イーサーネットフレームチェックシーケンス（ＦＣＳ）は、ポイントトゥポイント（ＰＰＰ）カプセル化で使用されてもされなくてもよく；長さ情報はＧＦＰカプセル化でのみ使用される。カプセル化ブロックの他の機能は、データに対する「エスケープ」キャラクタを与えることであり、そのキャラクタはハイレベルデータリンク制御（ＨＤＬＣ）フレーム記述部（ｄｅｌｉｎｅａｔｏｒ）（７Ｅｓ）又はＨＤＬＣエスケープキャラクタ（７Ｄｓ）として現われる。キャラクタエスケープは、ＰＰＰ及びＸ．８６カプセル化モードで必要である。最悪の場合、キャラクタエスケープは、到来するイーサーネットフレームのサイズをほぼ倍化することができ；そのため、Ｔｘメモリ２２２からＥＬＳＡ２０４のソネット部へフレームをマッピングすることが、これらカプセル化モードで非決定的になり、Ｔｘメモリ２２２に対するデマンドベースのアクセスを必要とする。付加的なメモリバッファブロックは、このレート適合化の問題に対処するために、カプセル化ブロック２１６内に備えられる。ポート／顧客のスペースを、小さなメモリバッファブロック内に設けるためにスケジューラが必要とされる時点を監視するように、ウォーターマークがＴｘＭＣＳ２１２に設けられる。
【００２８】
仮想連結（ＶＣＡＴ）ブロック２１８は、カプセル化されたフレームを取得し、それらを、所定のＶＣＡＴチャネル群に関連させる。ＶＣＡＴチャネルは、以下の順序変更又は置換（ｐｅｒｍｕｔａｔｉｏｎ）から構成できる：
・単独のＳＴＳ−１
・単独のＳＴＳ−３ｃ
・単独のＳＴＳ−１２ｃ
・ＳＴＳ−１−Ｘｖ（Ｘ＝１．．２４）
・ＳＴＳ−３ｃ−Ｘｖ（Ｘ＝１．．８）。
【００２９】
これらのチャネル置換は、顧客に広範な帯域選択肢を提供し、ＶＣＡＴチャネル各々について独立にサイズ調整できる。ＶＣＡＴブロック２１８は、仮想連結の適切な動作に必要なＨ４オーバーヘッドバイトをエンコードする。ＶＣＡＴチャネル構成は、仮想連結規格で指定されるＨ４バイト通知フォーマットを用いて、受信側のＳＵに通知される。ＶＣＡＴ２１８は、Ｈ４データが付加された後に、ＴＤＭデータをソネット処理ブロックに与える。
【００３０】
ソネット処理ブロック２２６は、ＶＣＡＴブロック２１８からのＴＤＭデータを、２つのＳＴＳ−１２ソネットデータストリームに多重化する。フレーム記述、ポインタ処理、誤り訂正及び通知のために、適切なソネットオーバーヘッドバイトがデータストリームに付加される。ソネット処理ブロック２２６は、２つのＳＴＳ−１２インターフェースを通じてＭＢＩＦ−ＡＶブロック２０６と連結する。ＳＩＳ−３モード（１５５Ｍｂｐｓバックプレーンインターフェース）では、ＳＴＳ−３データは、ＭＢＩＦ−ＡＶ２０６に送信されるＳＴＳ−１２データストリーム内で４回反復される；多重化されたＳＴＳ−１２データストリーム内の最初の４つのＳＴＳ−３バイトは、ＳＴＳ−３データを表現し、これは、送信するためにＭＢＩＦ−ＡＶ２０６によって選択される。
【００３１】
ＭＢＩＦ−ＡＶブロック２０６は、上述した２つのＳＴＳ−１２インターフェースで受け、それらを適切な一対のバックプレーンインターフェースＬＶＤＳにマッピングする。また、ＭＢＩＦ−ＡＶ２０６は、回線ユニットにより与えられるフレームパルスにソネットデータを同期させること、及び回線ユニットに対するフレームパルスからのディジタルデータ遅延が仕様の範疇にあるのを保証することの責務を有する。また、ＭＢＩＦ−ＡＶ２０６は、ソネットデータを１５５Ｍｂｐｓ又は６２２ＭｂｐｓのＬＶＤＳインターフェースにマッピングする機能を与え；これは、ＳＵ２００が、ＯＣ３ＬＵ、ＯＣ１２ＬＵ又はＯＣ４８ＬＵに連結することを可能にする。１５５Ｍｂｐｓ又は６２２Ｍｂｐｓの動作は実行可能であり、対応するトラフィックヒットと共にシステム内でアップグレード可能である。１５５Ｍｂｐｓバックプレーンインターフェースとして動作する場合には、ＭＢＩＦ−ＡＶ２０６は、ソネット処理ブロックにより供給されるＳＴＳ−１２ストリームからＳＴＳ−３データを選択し、１５５ＭｂｐｓＬＶＤＳリンク上で伝送するためのフォーマットを選択しなければならない。
【００３２】
ＷＡＮ乃至ＬＡＮのデータ経路では、ＭＢＩＦ−ＡＶ２０６は、４つのＬＶＤＳの組について、１５５Ｍｂｐｓ又は６２２Ｍｂｐｓで、クロック及びデータの復元（ＣＤＲ）に関する責務を有する。
【００３３】
また、ＭＢＩＦ−ＡＶ２０６は、完全なソネットフレーミング機能を含むが；多くの場合に、そのフレーミング機能は、そのブロックで実行されるクロックドメイン伝送に対する柔軟な格納要素（ｅｌａｓｔｉｃ  ｓｔｏｒｅ  ｅｌｅｍｅｎｔ）として機能する。このブロックで実行されるソネット処理は、次のとおりである：
・Ａ１，Ａ２調整（フレームの開始を示すために擬似フレームパルスをソネット処理ブロックに与える）
・Ｂ１誤り監視（生じるかもしれないいかなるバックプレーンエラーも示す）。
【００３４】
付加的なソネット処理は、ソネット処理ブロック２２６で行われる。標準スロットインターフェース又は帯域拡張スロットインターフェースからのワーキング／プロテクトチャネルの多重化も、ＭＢＩＦ−ＡＶ２０６でなされる。ワーキング及びプロテクトの選別は、ＭＣＵ制御の下で選択される。適切なワーキング／プロテクトチャネルが選択された後で、ＭＢＩＦ−ＡＶブロック２０６は、ＳＴＳ−１２インターフェースの一方又は双方を通じて、データをソネット処理ブロックに伝送する。１５５Ｍｂｐｓで動作する場合には、ＭＢＩＦ−ＡＶブロック２０６は、データをＳＴＳ−１２データストリームに多重化する更なる責務を有し、そのストリームはソネット処理ブロック２２６に供給される。
【００３５】
受信側では、ソネット処理ブロック２２６は以下のソネット処理に関する責務を有する：
・経路ポインタ処理
・経路パフォーマンス監視
・ＲＤＩ，ＲＥＩ処理
・経路トレース格納。
【００３６】
ＳＴＳ−３動作モード（１５５Ｍｂｐｓバックプレーンインターフェース）では、単独のＳＴＳ−３データストリームは、それがソネット処理ブロック２２６に入るように、ＳＴＳ−１２データストリームから引き出される必要がある。ソネット処理ブロック２２６は、データストリームを再構築するために、４つのインターリーブされたＳＴＳ−３バイトの最初のものを選択する。ソネット処理が完了した後で、ＴＤＭデータはＶＣＡＴブロック２１８に受け渡される（ハンドオフされる）。
【００３７】
ＶＣＡＴブロック２１８の処理は、受信側で幾分複雑になる。なぜなら、ＶＣＡＴチャネルを構成する様々なＳＴＳ−１又はＳＴＳ−３ｃチャネルがネットワーク内の様々な経路を通じて到来し、ソネットチャネル間の遅延を変化させるかもしれないからである。Ｈ４バイトは以下の事項を判別するためにＶＣＡＴブロックで処理される：
・ＳＴＳ−１又はＳＴＳ−３ｃチャネルシーケンス
・ソネットチャネル間の遅延。
【００３８】
この情報は、ＶＣＡＴブロック２１８が集合的ＶＣＡＴデータをどのように処理するかを判別するために、１６のソネットフレームで学習される。ＳＴＳ−１又はＳＴＳ−３各々についてのデータが受信されると、それはＶＣメモリ２２４に格納される。ＳＴＳ−１又はＳＴＳ−３ｃ各々の間のずれ又はスキュー（ｓｋｅｗ）は、各チャネルについてＨ４情報で供給される遅延情報に基づいて、ＶＣメモリ２２４でのそれらの相対的な位置によって補償される。２つのソネットチャネル間の最大スキューは、ＶＣメモリ２２４の深さによって決定される。データのバイトはソネットチャネルの各々に１つずつ分散され、そのチャネルはＶＣＡＴチャネルの構成メンバであり；あるソネットチャネルが失われると、集合的なＶＣＡＴチャネルを通じて何らのデータも供給されないようにする。
【００３９】
カプセル化解除ブロック２１４は、ＶＣＡＴブロック２１８から供給されるシーケンス情報に基づいて、ＶＣメモリ２２４からデータを引き出す。データは、受信したソネットチャネルの各々に対応するＶＣメモリ２２４内の様々なアドレス位置から、一度に１バイト引き出され、そのチャネルはＶＣＡＴチャネルのメンバである。カプセル化解除ブロック２１４は時分割多重化（ＴＤＭ）ブロックであり、ＴＤＭブロックは、ＶＣＡＴチャネルの複数をサポートすることができ（総てのＳＴＳ−１ソネットチャネルの縮退した（ｄｅｇｅｎｅｒａｔｅ）場合に２４固まで）、更に複数のタイプを同時にサポートできる。ＨＤＬＣフレーミングにおけるＰＰＰ、Ｘ．８６及びＧＦＰ（フレームモード）のカプセル化解除は総てサポートされる。カプセル化解除ブロック２１４は、受信したソネットデータから、カプセル化オーバーヘッドデータ総てを除去し、中身のイーサネットフレームをＲｘＭＣＳ２１０に提供する。イーサーネット（登録商標）ＦＣＳデータが送信側のカプセル化ブロック２１６（ＰＰＰにおけるオプション）により除去されたならば、それはカプセル化解除ブロック２１４にも付加される。ＧＦＰで使用される長さ情報は、このブロックで除去される。
【００４０】
ＲｘＭＣＳ２１０は、カプセル化解除ブロック２１４からデータを受信する。ソネット側からＲｘメモリ２２０を設定するのに必要なスケジューリング機能は簡潔である。カプセル化解除ブロック２１４はデータをＲｘＭＣＳ２１０に与えるので、受信されるように、対応するデータをメモリ２２０に書き込む。カプセル化解除ブロック２１４からＲｘＭＣＳ２１０へのクロックドメイン伝送があり；ＥＬＳＡ２０４内でのレート適合化用に、少量の内部バッファリング機能が提供されるようにする。準備情報により、ＲｘＭＣＳ２１０は、メモリ位置に対するＶＣＡＴチャネルの関連付けを行う。４つのメモリ区域がサポートされ、可能なＬＡＮポートの各々に１つある。各メモリ区域内のデータは組織化され、ＦＩＦＯのように制御される。
【００４１】
Ｒｘメモリ２２０から対応するＬＡＮポートへのデータをスケジューリングするアルゴリズムは、本質的には、トークン形式のスケジュール法である。ポート／顧客には、ＷＡＮ側に割り当てられた帯域に基づくトークンの相対的番号が与えられる。そして、ＳＴＳ−３ｃチャネルには、ＳＴＳ−１チャネルのものと同数のトークンの３倍が割り当てられる。トークンは、ポート／顧客の各々に対して規則的にリフレッシュされる。トークンが所定の閾値に達すると、ポート／顧客は、適切なＬＡＮポートにデータを伝送できるようになる。閾値に達しなければ、データが送信可能になる前に、追加的なトークンの補充が必要とされる。このアルゴリズムは、特定のポート／顧客に割り当てられたＷＡＮ帯域に加えて、相対的なフレームのサイズ（バイト数）をも考慮に入れる。ポート／顧客の各々は、用意されたＷＡＮ帯域に比例するＬＡＮ帯域の公平な分け前を受け取る。
【００４２】
スケジューラ機能は、ＷＡＮの過剰加入（ｏｖｅｒｓｕｂｓｃｒｉｐｔｉｏｎ）の可能性をも考慮する。帯域に価するＳＴＳ−２４を用意することができるので、この帯域量を１ＧｂｐｓＬＡＮリンクにマッピングする際に留意が必要である：ポート／顧客の中で帯域割当の公平性を維持することが重要である。スケジューラのアルゴリズムは、これらの条件の下で帯域の公平な分配を行う。ＷＡＮの過剰加入が持続する場合には、Ｒｘメモリ２２０は一杯になり、結局はデータが破棄されるが；ポート／顧客各々に用意されたメモリ量に基づいて、それは公平に破棄される。
【００４３】
Ｔｘメモリ２２２と同様に、Ｒｘメモリ２２０も同様な形式で区分けされる。４つの区分が形成される。ポート／顧客の各々はメモリの等分を得る。
【００４４】
ＧＭＩＩインターフェース２０８は、送信（Ｔｘ）方向に関して先に説明されたように、Ｌ２スイッチ２０２にインターフェースを与える。Ｒｘ方向では、ＧＭＩＩインターフェース２０８は、ＧＭＩＩがＴｘメモリ２２２内でウォーターマークがクロスされていると判別した場合に、データストリームの一部としてポーズデータを供給する。
【００４５】
Ｌ２スイッチ２０２は、Ｔｘ方向と同様にＲｘ方向でも動作する。それは完全に対称的であり、この方向でもポートミラーを利用する。ＥＬＳＡ２０４にデータを送信するのを停止する場合に、ＥＬＳＡ２０４内のＧＭＩＩ  Ｉ／Ｆ２０８からポーズフレームを受信する。そして、Ｌ２スイッチ２０２メモリは一杯になり（Ｔｘ方向で）、最終的にパケットが落とされる、或いはＬ２スイッチ２０２は取り付けられたルータ又はスイッチに対するポーズ（ＰＡＵＳＥ）を生成する。Ｌ２スイッチ２０２は、ＰＨＹ２２８にＧＭＩＩフォーマットデータを提供する。
【００４６】
ＰＨＹ２２８は、ＧＭＩＩ情報を適切に符号化された情報に変換し、並直列変換を実行し、ＬＡＮポート各々からデータを伝送する。
【００４７】
図３には、ポーズフレームを利用するレート制限を実行する、ＳＵ２００の動作プロセス３００が示されている。プロセスは図４に関して最良に示され、図４はＳＵ２００内のデータに関するデータフロー図である。プロセス３００はステップ３０２から始まり、データ４０２が、イーサーネット（登録商標）のようなＬＡＮからソネットネットワークへＳＵ２００を通じて伝送される。このデータはＰＨＹ２２８、Ｌ２スイッチ２０２、ＧＭＩＩインターフェース２０８、ＴｘＭＣＳ２１２、カプセル化ブロック２１６、ＶＣＡＴブロック２１８、ソネット処理ブロック２２６及びＭＢＩＦ−ＡＶブロック２０６を通じて伝送される。データがＳＵ２００を通じて伝送される場合に、データはＴｘメモリ２２２により及びＬ２スイッチ２０２に含まれるバッファにより、バッファリングされる。ＭＢＩＦ−ＡＶブロック２０６に接続されたソネットチャネルのデータスループットレートが、ＰＨＹ２２８に接続されたＬＡＮのスループットレートより小さいならば、Ｔｘメモリ内のバッファ（データがそこにバッファリングされる）は、ステップ３０４にて「一杯（ｆｕｌｌ）」になり、一杯であることは、Ｔｘメモリ２２２内に格納することに関する上限値又は閾値に達するものとして定められる。
【００４８】
ステップ３０４でＴｘメモリ２２２内の上限格納制限値に達すると、ステップ３０６で、ＴｘＭＣＳ２１２からＬ２スイッチ２０２にポーズフレーム４０４が送信される。ポーズフレーム４０４を受信すると、Ｌ２スイッチ２０２はデータをＭＣＳ２１２に送信するのを止める。Ｌ２スイッチ２０２がデータを送信しないので、Ｔｘメモリ２２２に空きが出始め、その一方、Ｌ２スイッチ２０２に含まれるバッファは一杯になり始める。
【００４９】
データスループットの大きな相違がある場合には、ステップ３０８にて、Ｌ２スイッチ２０２内のバッファは、格納に関する自身の上限値又は閾値に達する。ステップ３０８にてＬ２スイッチ２０２のバッファの格納上限値に達すると、ステップ３１０にて、ポーズフレーム４０６がＬ２スイッチ２０２からＬＡＮへＰＨＹ２２８を通じて送信される。ポーズフレームを受信すると、ＬＡＮはＳＵ２００にデータを送信するのを止める。
【００５０】
ステップ３１０の後に、ＬＡＮはデータを送信しないので、Ｌ２スイッチ２０２はデータを送信せず、Ｔｘメモリ２２２はステップ３１２で空になり始め、Ｔｘメモリ２２２は下限値に達する。同様に、ステップ３０６の後で、Ｌ２スイッチ２０２はデータを送信せず、Ｔｘメモリ２２２は空になり始め、データスループットの不整合性が大きすぎない或いは過度に持続しないならば、ステップ３１２にて、Ｔｘメモリ２２２はその下限値に達する。これに応じて、ステップ３１４にて、ＰＡＵＳＥ＝０を有するポーズフレーム４０８はＴｘＭＣＳ２１２からＬ２スイッチ２０２に伝送される。ＰＡＵＳＥ＝０を有するポーズフレーム４０８を受信すると、Ｌ２スイッチ２０２はデータをＴｘＭＣＳ２０２に伝送し始める。
【００５１】
Ｌ２スイッチ２０２がデータを伝送することで、Ｌ２スイッチ２０２内のバッファは空になり始める。最終的には、ステップ３１６にて、Ｌ２スイッチ２０２内のバッファはその下限値に達する。これに応じて、ＰＡＵＳＥ＝０を有するポーズフレーム４１０が、ＰＨＹ２２８を通じてＬ２スイッチ２０２からＬＡＮへ伝送される。ＰＡＵＳＥ＝０のポーズフレームを受信すると、ＬＡＮ上のルータ／スイッチはデータをＳＵ２００に送信し始める。
【００５２】
ＬＡＮフロー制御中継は、プロセス３００で実行される仕組み（メカニズム）であり、外部バッファを格納可能にし、標準的なＧＭＩＩインターフェース又は他の同様なインターフェース２０８により、図２に示されＬ２スイッチ２０２のようなレイヤ２又はレイヤ３スイッチに背圧（ｂａｃｋｐｒｅｓｓｕｒｅ）を与える。スイッチ２０２は、それ自身のポートでフロー制御をサポートできる必要があり、内部バッファが一杯になった場合に、プロセス３００のステップ３０８，３１０のように、ＰＨＹ２２８に接続されたＬＡＮによって接続された外部スイッチ又はルータに対するフロー制御（ポーズフレーム又はジャム（ｊａｍ）パケット）を提供できる必要がある。多くの商業的に入手可能なスイッチチップは、このメカニズムを提供する。フロー制御はＥＬＳＡ２０４内で処理可能であり、スイッチ装置２０２を通じて中継される。このメカニズムは、多くの外部回路なしに、簡易で良好なバッファ管理回路を可能にする。万一、新たな改良されたスイッチ装置が市場に到来した場合に、ＥＬＳＡ２０４が設計内容によらず持ち運べるようにする（ポータブルアクロスデザインにする）。好ましくは、フロー制御リレーは、商業的に入手可能なレイヤ２スイッチ２０２に接続されたＦＰＧＡ又はＡＳＩＣ内のＦＬＳＡ２０４を用いるシステム内で実現される。ＥＬＳＡ２０４には、大きな送信メモリ２２２が取り付けられる。メモリに格納されるフレームの深さは、ＥＬＳＡ２０４により監視される。Ｔｘメモリ２２２がほぼ一杯になると、即ち、それが閾レベルまで一杯になると、ＥＬＳＡ２０４は、プロセス３００のステップ３０４，３０６のように、ＥＬＳＡ２０４及びＬ２スイッチ２０２間のＧＭＩＩインターフェースを通じて、取り付けられているスイッチ装置にポーズフレームを送信する。ステップ３０８，３１０又はプロセス３００のように、Ｌ２スイッチ２０２がメモリを満たし、その閾値に達すると、外部スイッチ又はルータにポーズフレームを送信し、フレームが更に送信されることを防ぎ、ＥＬＳＡ２０４に取り付けられたＴｘメモリ２２２内のメモリ渋滞を救済する。
【００５３】
上述の例では、送信される第１のポーズフレームは、０ｘＦＦＦＦの値（１６進）で送信される。これは可能な最大値である。これよりも少ない値の第１ポーズフレームを送信し、送信側のポースタイマ値を少なくすることも可能である。これは、ＰＡＵＳＥ＝０のフレームが決して受信されない場合に有益かもしれないし、ある誤り耐性をシステムに提供し、第２ポーズフレームを受信しない場合に、トラフィックを速やかに送信することを可能にする。
【００５４】
上記の実施例と同様な利点を与える他の実施例が与えられてもよいことは、当業者に理解されるであろう。例えば、イーサーネット（登録商標）オーバーソネット（ＥＯＳ）を実現する多くのＬＡＮカード設計において、イーサーネットポートでサービスユニットに到来する総てのトラフィックを取得し、データを変更せずにＷＡＮポートにそれを伝送することは望ましい。多くの商業的に入手可能なレイヤ２スイッチ装置はブリッジ機能を提供し、その機能は、ＭＡＣアドレス及びもしかすると他の基準に基づいてイーサーネット（登録商標）フレームを選別する。多くの場合に、これらのフィルタリング機構は、オフにすることができず、入力データはＷＡＮポートに達する前に変更されるであろう。ポートミラーリング（ｍｉｒｒｏｒｉｎｇ）は１つの規格であり、入力ポートのデータを、デバッグのために出力ポートに送信可能にする。このメカニズムは、いかなるイーサーネット（登録商標）フレームも選別せずに、スイッチにより総てのフレームを透明に伝送するのに使用可能である。実際には、ポートミラーリングは、レイヤ２スイッチをＭＡＣ装置に変換する。このメカニズムは、レイヤ２スイッチに対する２重の目的を可能にし、２つの非常に異なる機能を実現するＬＡＮカード設計に使用可能である。本発明は、ポートミラーリングモード又は標準的なブリッジングモードの何れかで商業的に入手可能なレイヤ２スイッチをプログラミングすることより成る。本装置は、ＥＬＳＡ２０４又は他の適切なＷＡＮカプセル化装置に接続され、プログラムされた出力ポート上のデータを取得し、それを適切なカプセル化プロトコルで転送する。
【００５５】
特筆すべき重要なことに、本発明は完全に機能するデータ処理システムに関連して説明されたが、本発明のプロセスは、命令及び様々な形式のコンピュータ読み取り可能な媒体の形式で分散させてもよいこと、及び本発明はその分散を実行するのに実際に使用されるメディアを伝送する特定の信号形式によらず等しく適用できることを、当業者は認識するであろう。コンピュータ読み取り可能な媒体は、フロッピディスク、ハードディスクドライブ、ＲＡＭ及びＣＤ−ＲＯＭのような記録可能なタイプのメディアに加えて、ディジタル及びアナログ通信リンクのような伝送形式のメディアも含む。
【００５６】
以上本発明の特定の実施例が説明されたが、上記の実施例に当かな他の実施例が存在することは、当業者に理解されるであろう。従って、本発明は説明された特定の実施例に限定されず、添付の特許請求の範囲によってのみ限定されることが、理解されるべきである。
【００５７】
以下、本発明による教示される手段を例示的に列挙する。
【００５８】
（付記１）
ローカルエリアネットワークインタフェース及び第２インターフェースを有し、ＭＡＣレベルの動作、統計的情報収集及びブリッジング機能を実行する第１装置；及び
広域ネットワークインターフェース及びレイヤ２スイッチの第２インターフェースに対する第２インターフェースを有し、広域ネットワークのデータカプセル化及び非カプセル化並びにバッファリング内容を送信及び受信する第２装置；
を備えることを特徴とするローカルエリアサービスユニット。
【００５９】
（付記２）
前記ローカルエリアネットワークインターフェースが、イーサーネット（登録商標）インターフェースより成る
ことを特徴とする付記１記載のサービスユニット。
【００６０】
（付記３）
前記ローカルエリアネットワークインターフェースが、１０／１００ベースＴ又はＧｉｇＥイーサーネット（登録商標）インターフェースより成る
ことを特徴とする付記２記載のサービスユニット。
【００６１】
（付記４）
前記ローカルエリアネットワークインターフェースに接続され、１０／１００ベースＴ又はＧｉｇＥスピードで動作する光学的又は電気的インターフェースを提供する物理レイヤ装置より成る
ことを特徴とする付記３記載のサービスユニット。
【００６２】
（付記５）
前記広域ネットワークインターフェースが、同期光ネットワークインターフェース又は同期ディジタルハイアラーキインターフェースより成る
ことを特徴とする付記４記載のサービスユニット。
【００６３】
（付記６）
前記第２装置が、同期光ネットワーク又は同期ディジタルハイアラーキデータカプセル化及び非カプセル化を実行する
ことを特徴とする付記５記載のサービスユニット。
【００６４】
（付記７）
前記第２装置が、フィールドプログラマブルゲートアレイ又は特定用途向け集積回路より成る
ことを特徴とする付記６記載のサービスユニット。
【００６５】
（付記８）
前記レイヤ２スイッチの第２インターフェース及び前記第２装置の第２インターフェースが、ＧＭＩＩインターフェースより成る
ことを特徴とする付記６記載のサービスユニット。
【００６６】
（付記９）
前記第１装置が、レイヤ２スイッチより成る
ことを特徴とする付記６記載のサービスユニット。
【００６７】
（付記１０）
前記レイヤ２スイッチが、ポートミラーリングモードにて使用され、ポーズフレーム以外のフレームに透明性を与える
ことを特徴とする付記９記載のサービスユニット。
【００６８】
（付記１１）
前記第１装置が、ネットワークプロセッサより成る
ことを特徴とする付記６記載のサービスユニット。
【００６９】
（付記１２）
前記第２装置に接続された送信メモリバッファ及び受信メモリバッファより成り、前記第１装置は内部メモリバッファより成る
ことを特徴とする付記１記載のサービスユニット。
【００７０】
（付記１３）
前記第２装置が、前記送信メモリバッファが閾レベルまで一杯になったことを判別し、それに応じて、フロー制御情報を前記第１装置に送信する
ことを特徴とする付記１２記載のサービスユニット。
【００７１】
（付記１４）
前記第１装置が、前記内部メモリバッファが閾レベルまで一杯になったことを判別し、それに応じて、フロー制御情報をローカルエリアネットワークインターフェースを介して送信する
ことを特徴とする付記１３記載のサービスユニット。
【００７２】
（付記１５）
前記フロー制御情報が、ポーズフレームより成る
ことを特徴とする付記１４記載のサービスユニット。
【００７３】
（付記１６）
前記ポーズフレームが、最大値より小さな値を有する
ことを特徴とする付記１５記載のサービスユニット。
【００７４】
（付記１７）
前記ローカルエリアネットワークインターフェースが、イーサーネット（登録商標）インターフェースより成る
ことを特徴とする付記１５記載のサービスユニット。
【００７５】
（付記１８）
前記ローカルエリアネットワークインターフェースが、１０／１００ベースＴ又はＧｉｇＥイーサーネット（登録商標）インターフェースより成る
ことを特徴とする付記１７記載のサービスユニット。
【００７６】
（付記１９）
前記ローカルエリアネットワークインターフェースに接続され、１０／１００ベースＴ又はＧｉｇＥスピードで動作する光学的又は電気的インターフェースを提供する物理レイヤ装置を更に備える
ことを特徴とする付記１８記載のサービスユニット。
【００７７】
（付記２０）
前記広域ネットワークインターフェースが、同期光ネットワークインターフェース又は同期ディジタルハイアラーキインターフェースより成る
ことを特徴とする付記１９記載のサービスユニット。
【００７８】
（付記２１）
前記第２装置が、同期光ネットワーク又は同期ディジタルハイアラーキデータカプセル化及び非カプセル化を実行する
ことを特徴とする付記２０記載のサービスユニット。
【００７９】
（付記２２）
前記第２装置が、フィールドプログラマブルゲートアレイ又は特定用途向け集積回路より成る
ことを特徴とする付記２１記載のサービスユニット。
【００８０】
（付記２３）
前記第１装置の前記第２インターフェース及び前記第２装置の前記第２インターフェースが、ＧＭＩＩインターフェースより成る
ことを特徴とする付記２２記載のサービスユニット。
【００８１】
（付記２４）
前記第１装置が、レイヤ２スイッチより成る
ことを特徴とする付記２３記載のサービスユニット。
【００８２】
（付記２５）
前記レイヤ２スイッチが、ポートミラーリングモードで使用され、ポーズフレーム以外のフレームに対する透明性を与える
ことを特徴とする付記２４記載のサービスユニット。
【００８３】
（付記２６）
前記第１装置が、ネットワークプロセッサより成る
ことを特徴とする付記２３記載のサービスユニット。
【図面の簡単な説明】
【００８４】
【図１】本発明が使用可能なシステムの例示的なブロック図である。
【図２】光ＬＡＮ／ＷＡＮインターフェースサービスユニットの例示的なブロック図である。
【図３】ポーズフレームを利用してフロー制御を行う、図２に示されるサービスユニットの処理動作に関するフローチャート例である。
【図４】ポーズフレームを利用してフロー制御を行う、図２に示されるサービスユニット内のデータフローの例を示す。
【符号の説明】
【００８５】
１０２  ＷＡＮ
１０４，１０６  ＬＡＮ
１０８，１１０  ＬＡＮ／ＷＡＮインターフェース
２００  ＳＵ
２０２  Ｌ２スイッチ
２０４  ＥＬＳＡ
２０６  ＭＢＩＦ−ＡＶ
２０８  ＧＭＩＩインターフェース
２１０  受信メモリ制御及びスケジューラ
２１２  送信メモリ制御及びスケジューラ
２１４  カプセル化解除機能部
２１６  カプセル化機能部
２１８  仮想連結部
２２０，２２２，２２４  メモリ
２２６  ＳＯＮＥＴマッピング及びパフォーマンス監視部
２２８  物理インターフェース
４０４，４０６  ポーズフレーム
【図１】
2005198301.tif 000003
【図２】
2005198301.tif 000004
【図３】
2005198301.tif 000005
【図４】
2005198301.tif 000006
【外国語明細書】
2005198301.tif 000007
2005198301.tif 000008
2005198301.tif 000009
2005198301.tif 000010
2005198301.tif 000011
2005198301.tif 000012
2005198301.tif 000013
2005198301.tif 000014
2005198301.tif 000015
2005198301.tif 000016
2005198301.tif 000017
2005198301.tif 000018
2005198301.tif 000019
2005198301.tif 000020
2005198301.tif 000021
2005198301.tif 000022
2005198301.tif 000023
2005198301.tif 000024
2005198301.tif 000025
2005198301.tif 000026
2005198301.tif 000027
2005198301.tif 000028
2005198301.tif 000029
2005198301.tif 000030
2005198301.tif 000031
2005198301.tif 000032
2005198301.tif 000033
2005198301.tif 000034
2005198301.tif 000035
2005198301.tif 000036
2005198301.tif 000037
2005198301.tif 000038
2005198301.tif 000039
2005198301.tif 000040
2005198301.tif 000041
2005198301.tif 000042
2005198301.tif 000043
2005198301.tif 000044