(57)【要約】【課題】  外部電源の投入時、自己出力電圧を補償しつつ出力電圧を所定の電圧値まで安定して立ち上げることの出来る電源電圧変換回路を提供する。【解決手段】  外部印加電源ＶＣＣ投入時、レベルシフト回路２０３は動作できないため、Ｐ型ＭＯＳトランジスタＭ１のゲートと、ｘＲＳＴパルスが印加される信号経路との間をＮ型ＭＯＳトランジスタＭ４で接続し、外部印加電源ＶＣＣ投入時の期間Ｔ１、Ｐ型ＭＯＳトランジスタＭ１のゲート電極の電位をＧＮＤレベルに接続し、Ｐ型ＭＯＳトランジスタＭ１をオンさせ、外部印加電圧ＶＣＣによりコンバータ出力電圧を引き上げる。期間Ｔ２ではＮ型ＭＯＳトランジスタＭ４をオフにしてＰ型ＭＯＳトランジスタＭ１のゲート電極を開放状態にした状態で、レベルシフト回路２０３を介してＰ型ＭＯＳトランジスタＭ１を制御し、外部印加電圧ＶＣＣの投入時前記コンバータ出力電圧を補償しつつ所定の電圧値まで立ち上げる。【選択図】      図４
2005287142.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタと、前記キャパシタを充放電駆動するトランジスタ対とを有し、第１の電源電圧を当該電源電圧より大きい第２の電源電圧に変換し出力するチャージポンプ回路と、
前記トランジスタ対を駆動するコントロールパルスを、前記チャージポンプ回路の出力を電源として振幅変換する振幅変換回路と、
前記チャージポンプ回路の起動を制御するリセット回路とを備えた電源電圧変換回路であって、
前記リセット回路は、
前記第１の電源電圧の電源ラインと前記チャージポンプ回路の出力側とを接続、開放する第１のスイッチ素子と、
前記第１の電源電圧投入時の第１の期間、始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を所定電位へ接続し、前記第１のスイッチ素子を制御し、前記第１の電源電圧の電源ラインと前記チャージポンプ回路の出力側とを前記第１のスイッチ素子により接続させ、前記チャージポンプ回路の出力側へ前記第１の電源電圧を供給させ、前記第１の期間経過後の第２の期間、前記始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を開放状態にする第２のスイッチ素子と、
前記第２の期間、前記チャージポンプ回路の出力を電源として前記始動用制御信号を振幅変換し、前記振幅変換された始動用制御信号を前記第１のスイッチ素子の制御端子へ与え、前記第１のスイッチ素子を制御し、前記チャージポンプ回路の出力側を前記第１の電源電圧の電源ラインから開放させる制御回路とを備えた、
ことを特徴とする電源電圧変換回路。
【請求項２】
前記第１の期間と前記第２の期間は、前記始動用制御信号をもとに規定される期間であることを特徴とする請求項１記載の電源電圧変換回路。
【請求項３】
前記第２のスイッチ素子と前記制御回路とは、前記第１のスイッチ素子に対し並列的に接続されていることを特徴とする請求項１記載の電源電圧変換回路。
【請求項４】
電気光学素子を含む画素が行列状に２次元配置されてなる表示エリア部と、電源電圧変換回路とを備えた表示装置であって、
前記電源電圧変換回路は、
キャパシタと、前記キャパシタを充放電駆動するトランジスタ対とを有し、第１の電源電圧を当該電源電圧より大きい第２の電源電圧に変換し出力するチャージポンプ回路と、
前記トランジスタ対を駆動するコントロールパルスを、前記チャージポンプ回路の出力を電源として振幅変換する振幅変換回路と、
前記チャージポンプ回路の起動を制御するリセット回路と、
を備え、
前記リセット回路は、
前記第１の電源電圧の電源ラインと前記チャージポンプ回路の出力側とを接続、開放する第１のスイッチ素子と、
前記第１の電源電圧投入時の第１の期間、始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を所定電位へ接続し、前記第１のスイッチ素子を制御し、前記第１の電源電圧の電源ラインと前記チャージポンプ回路の出力側とを前記第１のスイッチ素子により接続させ、前記チャージポンプ回路の出力側へ前記第１の電源電圧を供給させ、前記第１の期間経過後の第２の期間、前記始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を開放状態にする第２のスイッチ素子と、
前記第２の期間、前記チャージポンプ回路の出力を電源として前記始動用制御信号を振幅変換し、前記振幅変換された始動用制御信号を前記第１のスイッチ素子の制御端子へ与え、前記第１のスイッチ素子を制御し、前記チャージポンプ回路の出力側を前記第１の電源電圧の電源ラインから開放させる制御回路とを備えた、
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧の立ち上がりを安定化した電源電圧変換回路および当該電源電圧変換回路を用いた表示装置に関する。
【背景技術】
【０００２】
従来の絶縁基板上に形成する液晶表示装置内のＤＣ−ＤＣコンバータでは、低消費電力化および小型化を実現するためチャージポンプ回路を用いたＤＣ−ＤＣコンバータが用いられている。
このような電源電圧変換回路としては、出力部にスイッチ素子を有するチャージポンプを用い、起動時に前記スイッチ素子に対する制御パルス電圧をダイオードクランプし、起動プロセス終了時にスイッチ素子を通して出力される電圧に基づいて制御パルス電圧を回路電源電位にクランプし、安定したＤＣ−ＤＣ変換動作を行えるようにしたものがある（例えば、特許文献１参照）。
【特許文献１】特開２００２−１７６７６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
かかる従来のチャージポンプ回路を用いた電源電圧変換回路、特に絶縁基板上に形成する液晶表示装置内のＤＣ−ＤＣコンバータでは、自己出力電圧をその駆動電源とする構成であり、前記自己出力電圧が所定の出力電圧に達するまでは、外部電源により動作を開始する必要があり、前記外部電源の投入時においては、未だ立ち上がっていない前記自己出力電圧を補償しつつ、ＤＣ−ＤＣコンバータ出力電圧、すなわち前記自己出力電圧を所定の電圧値まで安定して立ち上げる必要があるという課題があった。
【０００４】
本発明は、このような事情に鑑みてなされたものであり、外部電源の投入時において、未だ立ち上がっていない自己出力電圧を補償しつつ、出力電圧を所定の電圧値まで安定して立ち上げることの出来る電源電圧変換回路および、その電源電圧変換回路を用いた表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の目的を達成するため、本発明にかかる電源電圧変換回路は、キャパシタと、前記キャパシタを充放電駆動するトランジスタ対とを有し、第１の電源電圧を当該電源電圧より大きい第２の電源電圧に変換し出力するチャージポンプ回路と、前記トランジスタ対を駆動するコントロールパルスを、前記チャージポンプ回路の出力を電源として振幅変換する振幅変換回路と、前記チャージポンプ回路の起動を制御するリセット回路とを備えた電源電圧変換回路であって、前記リセット回路が、前記第１の電源電圧の電源ラインと前記チャージポンプ回路の出力側とを接続、開放する第１のスイッチ素子と、前記第１の電源電圧投入時の第１の期間、始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を所定電位へ接続し、前記第１のスイッチ素子を制御し、前記第１の電源電圧の電源ラインと前記チャージポンプ回路の出力側とを前記第１のスイッチ素子により接続させ、前記チャージポンプ回路の出力側へ前記第１の電源電圧を供給させ、前記第１の期間経過後の第２の期間、前記始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を開放状態にする第２のスイッチ素子と、前記第２の期間、前記チャージポンプ回路の出力を電源として前記始動用制御信号を振幅変換し、前記振幅変換された始動用制御信号を前記第１のスイッチ素子の制御端子へ与え、前記第１のスイッチ素子を制御し、前記チャージポンプ回路の出力側を前記第１の電源電圧の電源ラインから開放させる制御回路とを備えたことを特徴とする。
【０００６】
上述の目的を達成するため、本発明にかかる表示装置は、電気光学素子を含む画素が行列状に２次元配置されてなる表示エリア部と、電源電圧変換回路とを備えた表示装置であって、前記電源電圧変換回路が、キャパシタと、前記キャパシタを充放電駆動するトランジスタ対とを有し、第１の電源電圧を当該電源電圧より大きい第２の電源電圧に変換し出力するチャージポンプ回路と、前記トランジスタ対を駆動するコントロールパルスを、前記チャージポンプ回路の出力を電源として振幅変換する振幅変換回路と、前記チャージポンプ回路の起動を制御するリセット回路とを備え、前記リセット回路が、前記第１の電源電圧の電源ラインと前記チャージポンプ回路の出力側とを接続、開放する第１のスイッチ素子と、前記第１の電源電圧投入時の第１の期間、始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を所定電位へ接続し、前記第１のスイッチ素子を制御し、前記第１の電源電圧の電源ラインと前記チャージポンプ回路の出力側とを前記第１のスイッチ素子により接続させ、前記チャージポンプ回路の出力側へ前記第１の電源電圧を供給させ、前記第１の期間経過後の第２の期間、前記始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を開放状態にする第２のスイッチ素子と、前記第２の期間、前記チャージポンプ回路の出力を電源として前記始動用制御信号を振幅変換し、前記振幅変換された始動用制御信号を前記第１のスイッチ素子の制御端子へ与え、前記第１のスイッチ素子を制御し、前記チャージポンプ回路の出力側を前記第１の電源電圧の電源ラインから開放させる制御回路とを備えたことを特徴とする。
【発明の効果】
【０００７】
本発明にかかる電源電圧変換回路は、リセット回路が、第１の電源電圧の電源ラインとチャージポンプ回路の出力側とを接続、開放する第１のスイッチ素子と、前記第１の電源電圧投入時の第１の期間、始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を所定電位へ接続し、前記第１のスイッチ素子を制御し、前記第１の電源電圧の電源ラインと前記チャージポンプ回路の出力側とを前記第１のスイッチ素子により接続させ、前記チャージポンプ回路の出力側へ前記第１の電源電圧を供給させ、前記第１の期間経過後の第２の期間、前記始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を開放状態にする第２のスイッチ素子と、前記第２の期間、前記チャージポンプ回路の出力を電源として前記始動用制御信号を振幅変換し、前記振幅変換された始動用制御信号を前記第１のスイッチ素子の制御端子へ与え、前記第１のスイッチ素子を制御し、前記チャージポンプ回路の出力側を前記第１の電源電圧の電源ラインから開放させる制御回路とを備えるように構成したので、前記制御回路が行う前記第１のスイッチ素子の制御に対し前記第２のスイッチ素子が及ぼす影響を低減することが可能になり、前記第２の期間において、未だ立ち上がっていない前記チャージポンプ回路の自己出力電圧を補償しつつ、所定の電圧値まで安定して立ち上げることが出来る効果がある。
【０００８】
本発明にかかる表示装置は、第１の電源電圧の電源ラインとチャージポンプ回路の出力側とを接続、開放する第１のスイッチ素子と、前記第１の電源電圧投入時の第１の期間、始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を所定電位へ接続し、前記第１のスイッチ素子を制御し、前記第１の電源電圧の電源ラインと前記チャージポンプ回路の出力側とを前記第１のスイッチ素子により接続させ、前記チャージポンプ回路の出力側へ前記第１の電源電圧を供給させ、前記第１の期間経過後の第２の期間、前記始動用制御信号をもとに、前記第１のスイッチ素子の制御端子を開放状態にする第２のスイッチ素子と、前記第２の期間、前記チャージポンプ回路の出力を電源として前記始動用制御信号を振幅変換し、前記振幅変換された始動用制御信号を前記第１のスイッチ素子の制御端子へ与え、前記第１のスイッチ素子を制御し、前記チャージポンプ回路の出力側を前記第１の電源電圧の電源ラインから開放させる制御回路とを有したリセット回路を電源電圧変換回路が備えるように構成したので、前記制御回路が行う前記第１のスイッチ素子の制御に対し前記第２のスイッチ素子が及ぼす影響を低減することが可能になり、前記第２の期間において、未だ立ち上がっていない前記チャージポンプ回路の自己出力電圧を補償しつつ、表示に必要な電源電圧を所定の電圧値まで安定して立ち上げることの出来る効果がある。
【発明を実施するための最良の形態】
【０００９】
外部電源の投入時において、未だ立ち上がっていない自己出力電圧を補償しつつ、出力電圧を所定の電圧値まで安定して立ち上げることの出来る電源電圧変換回路を提供するという目的を、第１の電源電圧投入時の第１の期間、始動用制御信号をもとに、第２のスイッチ素子により第１のスイッチ素子の制御端子を所定電位へ接続し、前記第１のスイッチ素子を制御し、前記第１の電源電圧の電源ラインとチャージポンプ回路の出力側とを前記第１のスイッチ素子により接続させ、前記チャージポンプ回路の出力側へ前記第１の電源電圧を供給させ、前記第１の期間経過後の第２の期間、前記始動用制御信号をもとに、前記第２のスイッチ素子により前記第１のスイッチ素子の制御端子を開放状態にし、前記第１のスイッチ素子の制御端子が前記第２のスイッチ素子により開放状態となっている前記第２の期間、制御回路により、前記チャージポンプ回路の出力を電源として前記始動用制御信号を振幅変換し、前記振幅変換された始動用制御信号を前記第１のスイッチ素子の制御端子へ与え、前記第１のスイッチ素子を制御し、前記チャージポンプ回路の出力側を前記第１の電源電圧の電源ラインから開放させるリセット回路を備えることで実現した。
【００１０】
外部電源の投入時において、未だ立ち上がっていない自己出力電圧を補償しつつ、出力電圧を所定の電圧値まで安定して立ち上げることの出来る電源電圧変換回路を用いた表示装置を提供するという目的を、第１の電源電圧投入時の第１の期間、始動用制御信号をもとに、第２のスイッチ素子により第１のスイッチ素子の制御端子を所定電位へ接続し、前記第１のスイッチ素子を制御し、前記第１の電源電圧の電源ラインとチャージポンプ回路の出力側とを前記第１のスイッチ素子により接続させ、前記チャージポンプ回路の出力側へ前記第１の電源電圧を供給させ、前記第１の期間経過後の第２の期間、前記始動用制御信号をもとに、前記第２のスイッチ素子により前記第１のスイッチ素子の制御端子を開放状態にし、前記第１のスイッチ素子の制御端子が前記第２のスイッチ素子により開放状態となっている前記第２の期間、制御回路により、前記チャージポンプ回路の出力を電源として前記始動用制御信号を振幅変換し、前記振幅変換された始動用制御信号を前記第１のスイッチ素子の制御端子へ与え、前記第１のスイッチ素子を制御し、前記チャージポンプ回路の出力側を前記第１の電源電圧の電源ラインから開放させるリセット回路を電源電圧変換回路が備えることで実現した。
【実施例１】
【００１１】
図１は、この実施例１の電源電圧変換回路が用いられている液晶表示装置１００の構成を示すブロック図である。この液晶表示装置１００は、電源電圧変換回路１であるチャージポンプ型のＤＣ／ＤＣコンバータ回路と、垂直駆動回路２および水平駆動回路３と、表示エリア部４とを備えている。
図２は、電気光学素子として液晶セルを用いた画素が行列状に２次元配置されている液晶表示装置に代表されるフラットパネル型表示装置の各回路要素の配置構成の概要を示す配置構成図である。なお、液晶表示装置としては、アクティブマトリクス型液晶表示装置を例に説明する。
この液晶表示装置１００は、図２に示すように透明絶縁基板、例えばガラス基板１３１上に、液晶セルを含む画素が行列状に多数２次元配置されてなる表示エリア部４とともに、上下一対の水平駆動回路１３３Ｕ，１３３Ｄおよび垂直駆動回路１３４が搭載され、さらに電源電圧変換回路１であるチャージポンプ型のＤＣ／ＤＣコンバータ回路が搭載されている。
なお、この電源電圧変換回路１は、透明絶縁基板上のどの場所にあってもかまわないが、外部との信号接続端子の近傍に配置されるのが好ましい。
【００１２】
ガラス基板１３１は、能動素子（例えば、トランジスタ）を含む多数の画素回路がマトリクス状に配置される第１の基板と、この第１の基板と所定の間隔をもって対向して配置される第２の基板とにより構成される。そして、これら第１の基板、第２の基板間に液晶が封止されることにより液晶パネルが形成されている。
【００１３】
図３は、表示エリア部４の具体的な構成を示す回路図である。ここでは、３行４列の画素配列の場合を例に示す。図において、表示エリア部４には、垂直走査ライン…，１３６ｎ−１，１３６ｎ，１３６ｎ＋１，…と、データライン（信号ライン）…，１３７ｍ−２，１３７ｍ−１，１３７ｍ，１３７ｍ＋１，…とがマトリクス状に配置され、それらの交点部分に単位画素１３８が配置されている。単位画素１３８は、画素トランジスタである薄膜トランジスタＴＦＴ、液晶セルＬＣおよび保持容量Ｃｓを有する構成である。ここで液晶セルＬＣは、薄膜トランジスタＴＦＴで形成される画素電極とこれに対向して形成される対向電極との間で発生する容量を意味する。
【００１４】
薄膜トランジスタＴＦＴは、ゲート電極が垂直走査ライン…，１３６ｎ−１，１３６ｎ，１３６ｎ＋１，…に接続され、ソース電極がデータライン…，１３７ｍ−２，１３７ｍ−１，１３７ｍ，１３７ｍ＋１，…に接続されている。液晶セルＬＣは、画素電極が薄膜トランジスタＴＦＴのドレイン電極に接続され、対抗電極が共通ライン１３９に接続されている。保持容量Ｃｓは、薄膜トランジスタＴＦＴのドレイン電極と共通ライン１３９との間に接続されている。共通ライン１３９には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられる。
【００１５】
垂直走査ライン…，１３６ｎ−１，１３６ｎ，１３６ｎ＋１，…の各一端は、図２に示す垂直駆動回路１３４の対応する行の各出力端にそれぞれ接続される。垂直駆動回路１３４は、例えばシフトレジスタによって構成され、垂直転送クロックＶＣＫ（図示せず）に同期して順次垂直選択パルスを発生して垂直走査ライン…，１３６ｎ−１，１３６ｎ，１３６ｎ＋１，…に与えることによって垂直走査を行う。一方、表示エリア部４において、例えば、奇数番目のデータライン…，１３７ｍ−１，１３７ｍ＋１，…の各一端が図２に示す水平駆動回路１３３Ｕの対応する列の各出力端に、偶数番目のデータライン…，１３７ｍ−２，１３７ｍ，…の各他端が図２に示す水平駆動回路１３３Ｄの対応する列の各出力端にそれぞれ接続される。
【００１６】
次に、以上説明した液晶表示装置の電源電圧変換回路１について説明する。図４は、この電源電圧変換回路１であるチャージポンプ型のＤＣ／ＤＣコンバータ回路の要部構成を示す回路図である。
この電源電圧変換回路１は、コンバータに入力を要する電源および制御信号として、外部印加電圧ＶＣＣ（この実施例１では２．７５Ｖｄｃ、第１の電源電圧）以外に負電源ＶＳＳ３（この実施例１では−２．３Ｖｄｃ）、昇圧動作に必要なタイミングパルスＤＣＯ、コントロールパルスＯＳＥＴ、ＶＳＥＴ、およびリセット回路３０１のタイミングを制御するパルス（始動用制御信号）ＲＳＴ、ｘＲＳＴがある。これらのパルスＯＳＥＴ、ＶＳＥＴは、コンバータ内でレベルシフト回路（振幅変換回路）２０１，２０２により、また、パルスＲＳＴ、ｘＲＳＴは、コンバータ内でレベルシフト回路２０３により、外部印加電圧ＶＣＣレベル（２．７５Ｖ）から内部電源電圧ＶＤＤ（第２の電源電圧）レベル（５．１Ｖ）へレベル変換されたあと昇圧動作に用いられる。
コンバータ出力ＶＤＤｏｕｔは水平・垂直駆動回路等の電源ラインに接続されると同時にコンバータ内の各レベルシフト回路２０１，２０２，２０３やリセット回路３０１のインバータ出力段のＶＤＤ電源ラインに接続される(図中、ＶＤＤと記載)。
【００１７】
この電源電圧変換回路１では、レベルシフト回路２０１にはコントロールパルスＯＳＥＴが供給される。レベルシフト回路２０１の出力端子はキャパシタＣ１３の一方の端子へ接続されている。キャパシタＣ１３の他方の端子はダイオードＤ１２のカソード端子、およびダイオードＤ２２のアノード端子と接続され、さらにＰ型ＭＯＳトランジスタＱｐ１２のゲート電極へ接続されている。ダイオードＤ１２のアノード端子は、グランドの基準電位を与える基準電位ラインＶＳＳへ接続されている。ダイオードＤ２２のカソード端子はＶＤＤへ接続されている。
【００１８】
レベルシフト回路２０２にはコントロールパルスＶＳＥＴが供給される。レベルシフト回路２０２の出力端子は、キャパシタＣ１２の一方の端子へ接続されている。キャパシタＣ１２の他方の端子はダイオードＤ１１のカソード端子、およびダイオードＤ２１のアノード端子と接続され、さらにＮ型ＭＯＳトランジスタＱｎ１２のゲート電極へ接続されている。ダイオードＤ１１のアノード端子は、外部印加電源のＶＣＣレベルを与えるＶＣＣ外部印加電圧電源ラインへ接続されている。ダイオードＤ２１のカソード端子はＶＤＤへ接続されている。
【００１９】
タイミングパルスＤＣＯはキャパシタＣ１１の一方の端子へ供給される。キャパシタＣ１１の他方の端子は、Ｐ型ＭＯＳトランジスタＱｐ１２のソース電極と、Ｎ型ＭＯＳトランジスタＱｎ１２のソース電極とへ接続されている。Ｎ型ＭＯＳトランジスタＱｎ１２のドレイン電極は外部印加電圧電源ラインＶＣＣへ接続されている。
【００２０】
Ｐ型ＭＯＳトランジスタＱｐ１２のドレイン電極と基準電位ラインＶＳＳとの間にはキャパシタＣ１４が接続されている。また、Ｐ型ＭＯＳトランジスタＱｐ１２のドレイン電極とＶＣＣ外部印加電圧電源ラインとの間にはＰ型ＭＯＳトランジスタ（第１のスイッチ素子）Ｍ１が接続されている。Ｐ型ＭＯＳトランジスタＱｐ１２のドレイン電極とキャパシタＣ１４の接続点であるノードＡからはコンバータ出力ＶＤＤｏｕｔおよびＶＤＤレベルが取り出される。
【００２１】
キャパシタＣ１１、キャパシタＣ１４、Ｎ型ＭＯＳトランジスタＱｎ１２、Ｐ型ＭＯＳトランジスタＱｐ１２はチャージポンプ回路を構成し、Ｎ型ＭＯＳトランジスタＱｎ１２とＰ型ＭＯＳトランジスタＱｐ１２は、チャージポンプ回路のトランジスタ対に相当する。また、レベルシフト回路２０１，２０２、キャパシタＣ１２，Ｃ１３、ダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２は、前記チャージポンプ回路のＮ型ＭＯＳトランジスタＱｎ１２およびＰ型ＭＯＳトランジスタＱｐ１２のオン、オフのタイミングを制御する回路を構成している。このチャージポンプ回路によりＶＣＣ外部印加電圧電源ラインの電圧レベルＶＣＣが２ＶＣＣへ昇圧され、キャパシタＣ１４の端子電圧がコンバータ出力ＶＤＤｏｕｔおよびＶＤＤの電圧として出力される。
【００２２】
リセット回路３０１は、前記チャージポンプ回路の起動動作を制御するための回路であり、レベルシフト回路２０３と、インバータ回路２０４と、Ｐ型ＭＯＳトランジスタＭ２およびＮ型ＭＯＳトランジスタＭ３から構成されたインバータ回路と、Ｎ型ＭＯＳトランジスタ（第２のスイッチ素子）Ｍ４と、外部印加電源ＶＣＣとコンバータの出力側（ノードＡ）との接続、開放を行うＰ型ＭＯＳトランジスタ（第１のスイッチ素子）Ｍ１とを備えている。レベルシフト回路２０３には、パルスＲＳＴ、ｘＲＳＴが供給される。レベルシフト回路２０３の出力端子はインバータ回路２０４の入力端子へ接続されている。インバータ回路２０４の出力端子は、Ｐ型ＭＯＳトランジスタＭ２とＮ型ＭＯＳトランジスタＭ３の共通接続されたゲート電極と接続されている。Ｐ型ＭＯＳトランジスタＭ２とＮ型ＭＯＳトランジスタＭ３はインバータ回路を構成し、Ｐ型ＭＯＳトランジスタＭ２のソース電極はＶＤＤへ接続され、Ｎ型ＭＯＳトランジスタＭ３のソース電極はグランドへ接続されている。Ｐ型ＭＯＳトランジスタＭ２のドレイン電極とＮ型ＭＯＳトランジスタＭ３のドレイン電極とは接続され、Ｐ型ＭＯＳトランジスタＭ１のゲート電極へ接続されている。また、レベルシフト回路２０３へパルスｘＲＳＴを供給する信号線と、前記Ｐ型ＭＯＳトランジスタＭ２のドレイン電極とＮ型ＭＯＳトランジスタＭ３のドレイン電極との接続点（図中、ノードＢとして示す）との間にはＮ型ＭＯＳトランジスタＭ４が接続されている。すなわち、レベルシフト回路２０３へパルスｘＲＳＴを供給する前記信号線は、Ｎ型ＭＯＳトランジスタＭ４のゲート電極と接続され、Ｎ型ＭＯＳトランジスタＭ４のドレイン電極はノードＢへ接続されている。Ｎ型ＭＯＳトランジスタＭ４のソース電極はグランドへ接続されている。
なお、レベルシフト回路２０３、インバータ回路２０４、Ｐ型ＭＯＳトランジスタＭ２とＮ型ＭＯＳトランジスタＭ３とから構成されたインバータ回路は、後述する期間Ｔ２、前記コンバータ出力ＶＤＤｏｕｔを電源として前記パルスＲＳＴ、ｘＲＳＴを振幅変換し、前記振幅変換されたパルスＲＳＴ、ｘＲＳＴをＰ型ＭＯＳトランジスタＭ１のゲート電極へ与え、前記Ｐ型ＭＯＳトランジスタＭ１を制御し、前記ノードＡを前記外部印加電源ＶＣＣの電源ラインから開放させる制御回路を構成している。
【００２３】
次に動作について説明する。
外部印加電源ＶＣＣが印加された時点（外部印加電源ＶＣＣの投入時）では、コンバータ出力ＶＤＤｏｕｔ（ノードＡの電位）はＧＮＤレベルにある。このため、水平・垂直駆動回路やコンバータ自身が動作を開始できる必要最低限の電位までコンバータ出力電圧（ノードＡの電位）を引き上げる必要がある。外部印加電源ＶＣＣの電圧はこの必要最低限の電圧に相当しており、この実施例１においては液晶表示装置１００に用いるトランジスタの閾値電圧（Ｖｔｈ）は概ね１．２Ｖｄｃであり、ＶＣＣは２．７５Ｖｄｃに設定され、ノードＡの電位をＶＣＣレベルに引き上げるために、Ｐ型ＭＯＳトランジスタＭ１のゲート（ノードＢ）にＧＮＤレベルの電位を印加し、Ｐ型ＭＯＳトランジスタＭ１をオンさせる。
【００２４】
しかし、外部印加電源ＶＣＣ投入時には、リセット回路３０１の駆動電圧であるＶＤＤのレベル、すなわちコンバータ出力ＶＤＤｏｕｔはＧＮＤレベルであるため、リセット回路３０１は動作することが出来ない。そこで、この実施例１の電源電圧変換回路１では、リセット回路３０１の構成として、Ｐ型ＭＯＳトランジスタＭ１のゲート（ノードＢ）と、外部からｘＲＳＴパルスが印加される信号経路との間をＮ型ＭＯＳトランジスタＭ４で接続している。
【００２５】
図５は、図４に示した電源電圧変換回路１における外部印加電源ＶＣＣ投入時の外部印加電源ＶＣＣ、負電源ＶＳＳ３、コンバータ出力ＶＤＤｏｕｔおよびコンバータ内の各回路のＶＤＤの電圧波形と、タイミングパルスＤＣＯ、ＯＳＥＴ、ＶＳＥＴ、リセット回路のタイミングを制御するパルスＲＳＴ、ｘＲＳＴの信号波形を示すタイミングチャートである。図５のタイミングチャートに示すように、パルスｘＲＳＴは、外部印加電源ＶＣＣの投入時からパルスＲＳＴが“Ｈｉｇｈ”レベルになるまでの間“Ｈｉｇｈ”レベルとなっており、この間、Ｎ型ＭＯＳトランジスタＭ４をオンさせる。これにより、パルスｘＲＳＴが“Ｈｉｇｈ”レベルにある期間Ｔ１では、Ｐ型ＭＯＳトランジスタＭ１のゲート電極の電位、すなわちノードＢの電位を確実にＧＮＤレベルに接続し、ＧＮＤレベルに固定することが出来る。
このため、Ｐ型ＭＯＳトランジスタＭ１がオンし、前記期間Ｔ１においては外部印加電圧ＶＣＣとノードＡとを接続させ、外部印加電圧ＶＣＣをノードＡへ供給し、コンバータ自身が動作を開始できる必要最低限の電位までコンバータ出力ＶＤＤｏｕｔの電圧(ノードＡの電位)を引き上げる。
【００２６】
また、前記期間Ｔ１の経過後のパルスｘＲＳＴが“Ｌｏｗ”レベルになる期間Ｔ２では、Ｎ型ＭＯＳトランジスタＭ４のゲート電極へ供給されているルスｘＲＳＴは“Ｌｏｗ”レベルであることから、Ｎ型ＭＯＳトランジスタＭ４はオフとなって、Ｐ型ＭＯＳトランジスタＭ１のゲート電極をＧＮＤレベルから切り離し、開放状態にする。一方、前記期間Ｔ２では、インバータ回路のＰ型ＭＯＳトランジスタＭ２がオン、Ｎ型ＭＯＳトランジスタＭ３がオフとなり、期間Ｔ２の開始時点では、ノードＢの電位、すなわちＰ型ＭＯＳトランジスタＭ１のゲート電極へ印加される電位がＶＤＤレベル（＝ＶＣＣ）となり、このときノードＡの電位もＶＣＣであることから、Ｐ型ＭＯＳトランジスタＭ１がオフする。
このように、期間Ｔ２では、Ｎ型ＭＯＳトランジスタＭ４がオフとなって、Ｐ型ＭＯＳトランジスタＭ１のゲート電極をＧＮＤレベルから切り離し、開放状態にした状態で、レベルシフト回路２０３と前記インバータ回路とを介して前記Ｐ型ＭＯＳトランジスタＭ１が制御されるため、Ｐ型ＭＯＳトランジスタＭ１のゲート電極、すなわちノードＢにＮ型ＭＯＳトランジスタＭ４が接続されていても、その影響を排除することが出来る。この結果、たとえプロセスばらつきによりＰ型ＭＯＳトランジスタやＮ型ＭＯＳトランジスタが各々デプレッション特性やエンハンスメント特性にシフトした場合であっても期間Ｔ２ではＰ型ＭＯＳトランジスタＭ１は確実にオフ状態となり、ノードＡから外部印加電圧ＶＣＣ側へのリーク電流の発生はほとんどない状態となる。この結果、ノードＡの電位、すなわちコンバータ出力ＶＤＤｏｕｔは、パルスｘＲＳＴがＬＯＷになるＴ２の期間が開始して、前記チャージポンプ回路が動作を開始すると共に上昇し、既定の電圧値となる。よって期間Ｔ２においては、ノードＡの電圧レベルは外部印加電源ＶＣＣに引っ張られることなく所定のＶＤＤ電圧値に到達することが出来る。すなわち、外部印加電源ＶＣＣの投入時において、未だ立ち上がっていないコンバータ出力ＶＤＤｏｕｔの電圧を補償しつつ、コンバータ出力ＶＤＤｏｕｔの出力電圧を所定の電圧値まで、安定して立ち上げることが出来る。また、ノードＢからの電流の流れ出しを防止できるため、低消費電力化が求められる液晶表示装置に整合する回路構成を得ることが出来る。
【００２７】
以上のように、この実施例１によれば、Ｐ型ＭＯＳトランジスタやＮ型ＭＯＳトランジスタが各々デプレッション特性やエンハンスメント特性にシフトした場合などの半導体プロセスのばらつきによる影響を回避し、外部印加電源ＶＣＣの投入時において、未だ立ち上がっていない自己出力電圧を補償しつつ、コンバータ出力ＶＤＤｏｕｔの出力電圧を所定の電圧値まで、安定して立ち上げることの出来る電源電圧変換回路および、その電源電圧変換回路を用いた表示装置を提供できる効果がある。
【００２８】
また、チャージポンプ型のＤＣ／ＤＣコンバータ回路は、小面積の回路規模にて大きな電流容量を得ることができ、特に薄膜トランジスタのように、しきい値Ｖｔｈが大きいトランジスタを用いた場合にその効果が極めて大であるため、当該ＤＣ−ＤＣコンバータを電源電圧変換回路１として表示エリア部４と同一の基板上に一体形成することで、液晶表示装置を含むセットの低コスト化、さらには薄型化、コンパクト化に大きく寄与できる電源電圧変換回路およびその電源電圧変換回路を用いた表示装置を提供できる効果がある。
【００２９】
また、液晶表示装置への適用に限らず、エレクトロルミネッセンス（ＥＬ）素子を各画素の電気光学素子として用いたＥＬ表示装置などの他のアクティブマトリクス型表示装置にも同様に適用可能である。
【実施例２】
【００３０】
なお、図４に示したＮ型ＭＯＳトランジスタＭ４の替わりに、レベルシフト回路２０３へパルスＲＳＴを供給する信号線と、前記Ｐ型ＭＯＳトランジスタＭ２のドレイン電極とＮ型ＭＯＳトランジスタＭ３のドレイン電極との接続点（図中、ノードＢ）との間に抵抗Ｒを接続することでも同様の効果が得られる。この場合、１００ＫΩ程度の抵抗Ｒを介して図５のタイミングチャートに示すＲＳＴパルスの“Ｌｏｗ”レベルをＰ型ＭＯＳトランジスタＭ１のゲート電極へ入力することによってＰ型ＭＯＳトランジスタＭ１をオンさせ、コンバータ出力ＶＤＤｏｕｔ(ノードＡの電位)をＶＣＣレベルまで引き上げる。このようにしてリセット回路およびレベルシフト回路の電源ラインにＶＤＤ電圧を供給することが出来、これらの回路は動作を開始することが出来る。前記リセット回路やレベルシフト回路の電源ラインにＶＤＤ電圧が印加された時点で、ＲＳＴパルスが“Ｈｉｇｈ”レベルとなることにより、ノードＢの電位は“Ｈｉｇｈ”レベルとなり、Ｐ型ＭＯＳトランジスタＭ１はオフする。これによりノードＡがＶＣＣ外部印加電圧電源ラインから切り離された後、コンバータ出力電圧ＶＤＤｏｕｔはコンバータ自身の動作によって上昇し、規定のＶＤＤ電圧値に到達する。
【００３１】
図６（ａ）は、抵抗Ｒを用いたこの実施例２のリセット回路と、前記実施例１のリセット回路について、リーク電流(ノードＢを流れる電流)とコンバータ出力ＶＤＤｏｕｔの電圧値をシミュレーションした結果を示す説明図である。この実施例２の抵抗Ｒを用いた場合、およそ１００μＡ流れる。これに対し、前記実施例１のＮ型ＭＯＳトランジスタトランジスタＭ４を用いた場合では、リーク電流は考えなくて良いことを示す。これは消費電流の低減にも寄与するものである。コンバータ出力ＶＤＤｏｕｔの出力電圧は実施例２の場合には、出力が確立したときにおいても４．９Ｖｄｃを下回っているが、前記実施例２の場合には５Ｖｄｃ付近まで改善される。
【００３２】
図６（ｂ）は、半導体プロセスのばらつきにより全体的にコンバータ回路内のＰ型ＭＯＳトランジスタＭ１、Ｍ２やＮ型ＭＯＳトランジスタＭ３、Ｍ４がそれぞれデプレッション特性、エンハンスメント特性に偏った場合のリーク電流とコンバータ出力ＶＤＤｏｕｔの出力電圧をシミュレーションした結果を示す説明図である（ここではトランジスタ閾値電圧Ｖｔｈのシフト量を+/−１Ｖと想定した）。リーク電流値、コンバータ出力ＶＤＤｏｕｔの出力電圧ともこの実施例２に比べて前記実施例１の方がより良い特性を示している。なお、前記実施例１の場合におけるリーク電流は主にトランジスタＭ１のデプレッション特性に起因するものである。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施例１の電源電圧変換回路が用いられている液晶表示装置の構成を示すブロック図である。
【図２】本発明の実施例１の電源電圧変換回路が用いられているフラットパネル型表示装置の各回路要素の配置構成の概要を示す配置構成図である。
【図３】本発明の実施例１の液晶表示装置の表示エリア部の具体的な構成を示す回路図である。
【図４】本発明の実施例１の電源電圧変換回路であるチャージポンプ型のＤＣ／ＤＣコンバータ回路の要部構成を示す回路図である。
【図５】本発明の実施例１の電源電圧変換回路１における外部印加電源ＶＣＣ投入時の電源電圧波形および各種信号波形を示すタイミングチャートである。
【図６】本発明の実施例１および実施例２の電源電圧変換回路におけるリーク電流とコンバータ出力ＶＤＤｏｕｔの出力電圧をシミュレーションした結果を示す説明図である。
【符号の説明】
【００３４】
１……電源電圧変換回路、４……表示エリア、１００……液晶表示装置、２０１，２０２……レベルシフト回路（振幅変換回路）、２０３……レベルシフト回路（制御回路）、２０４……インバータ回路（制御回路）、Ｍ２……Ｐ型ＭＯＳトランジスタ（制御回路）、Ｍ３……Ｎ型ＭＯＳトランジスタ（制御回路）、３０１……リセット回路、Ｍ１……Ｐ型ＭＯＳトランジスタ（第１のスイッチ素子）、Ｍ４……Ｎ型ＭＯＳトランジスタ（第２のスイッチ素子）、Ｃ１１，Ｃ１４……キャパシタ、ＶＣＣ……外部印加電源（第１の電源電圧）、ＶＤＤ……内部電源電圧（第２の電源電圧）。
【図１】
2005287142.tif 000003
【図２】
2005287142.tif 000004
【図３】
2005287142.tif 000005
【図４】
2005287142.tif 000006
【図５】
2005287142.tif 000007
【図６】
2005287142.tif 000008