(57)【要約】【課題】ダミーパターンの繰り返しピッチによる寄生容量が出力画像の画質に影響を及ぼすことを防止し、画質の向上を図る。【解決手段】同一半導体チップ２上に、複数の画素１１０を２次元アレイ状に配置した撮像領域部１２０と、撮像領域部１２０の周辺に各種論理回路を配置した周辺領域部１５０とを有する。そして、その製造過程でのエッチングやＣＭＰ平坦化等に対してチップ内の膜厚等の均一化を図るべく、周辺領域部１５０に撮像領域部１２０の画素と同様のダミーパターン１６０を設け、このダミーパターン１６０の繰り返しピッチを撮像領域部の画素１１０の繰り返しパターンのピッチに対応して形成することにより、周辺領域部における寄生容量の発生状態を撮像領域部における寄生容量の発生状態と揃えるようにし、この寄生容量の出力画像の画質への影響を防止する。【選択図】        図１
2005203617.tif 000002
【特許請求の範囲】
【請求項１】
同一半導体チップ上に、複数の画素を２次元アレイ状に配置した撮像領域部と、前記撮像領域部の周辺に各種論理回路を配置した周辺領域部とを設けて構成され、
前記周辺領域部には前記撮像領域部の画素と共通の工程によって形成された複数のダミーパターンが設けられ、
前記周辺領域部のダミーパターンの繰り返しピッチが前記撮像領域部の画素の繰り返しパターンのピッチに対応して形成されている、
ことを特徴とする固体撮像装置。
【請求項２】
前記周辺領域部のダミーパターンの繰り返しピッチと前記撮像領域部の画素の繰り返しパターンのピッチが等しいことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記周辺領域部のダミーパターンの繰り返しピッチが行方向及び列方向の両方について前記撮像領域部の画素の繰り返しパターンのピッチに対応して形成されていることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記周辺領域部のダミーパターンは、画素選択回路部の周囲を包囲する状態で設けられていることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
同一半導体チップ上に、複数の画素を２次元アレイ状に配置した撮像領域部と、前記撮像領域部の周辺に各種論理回路を配置した周辺領域部とを設け、その上層に上層膜を積層後、前記上層膜の上面をＣＭＰ加工によって平坦化する固体撮像装置の製造方法であって、
前記周辺領域部に前記撮像領域部の画素と共通の工程によって複数のダミーパターンを設ける画素形成工程を有し、
前記画素形成工程において、前記周辺領域部のダミーパターンの繰り返しピッチを前記撮像領域部の画素の繰り返しパターンのピッチに対応して形成する、
ことを特徴とする固体撮像装置の製造方法。
【請求項６】
前記周辺領域部のダミーパターンの繰り返しピッチに対応する前記撮像領域部の画素の繰り返しパターンのピッチを予めデザインルールとしてデータベース化しておき、前記デザインルールに基づいて画像形成工程におけるダミーパターンの繰り返しピッチを決定することを特徴とする請求項５記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一半導体チップ上に撮像領域部と周辺領域部とを設けた固体撮像装置に関し、特に各種エッチングやＣＭＥ平坦化等の加工時のチップ内均一性を確保するために周辺領域部にダミーパターンを設けた固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、例えばＣＭＯＳ型イメージセンサ等においては、複数の画素を２次元アレイ状に配置した撮像領域部と、この撮像領域部の周辺に画素の走査回路や画素信号処理回路等の各種論理回路を配置した周辺領域部が同一半導体チップ上に形成されている。
そして、このような固体撮像装置では、基本的には撮像領域部に画素が形成され、撮像信号を出力する構成となっているが、その上層膜の形成工程において、例えばエッチングやＣＭＥ平坦化等の加工時のチップ内均一性を確保するために周辺領域部にダミーパターンを設け、撮像領域部との膜厚を合わせるような方法が採用されている。
【０００３】
図３は、このような周辺領域部にダミーパターンを設けた固体撮像装置の従来例を示す説明図である。
図示のように、半導体チップ１上に、複数の画素１０を２次元アレイ状に配置した撮像領域部２０が設けられ、その周辺に各種論理回路（図示の例では水平選択回路部３０及び垂直選択回路部４０を示す）を配置した周辺領域部５０が設けられている。そして、この周辺領域部５０には、撮像領域部２０の画素１０と共通の工程によって形成された複数のダミーパターン６０が設けられ、同一チップ内での素子分布や膜厚といった均一性を確保するように工夫されている。
そして、従来は、このダミーパターン６０の寸法やピッチが、画素１０のピッチ等にかかわらず、予め固定されており、図示の例では、撮像領域部２０の各画素１０とほぼ同様の平面積を有するダミーパターン６０が画素１０と異なる固有の繰り返しパターンで形成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の固体撮像装置では、上述したダミーパターンのピッチが画素ピッチと異なる繰り返しで発生すると、行列状に配された画素選択用の回路部３０、４０で各列、各行毎の寄生容量が異なってしまい、この寄生容量の影響によって信号の伝送状態に歪みが生じ、出力画像に繰り返し帯状のノイズが発生するという問題があった。
そこで本発明は、ダミーパターンの繰り返しピッチによる寄生容量が出力画像の画質に影響を及ぼすことを防止でき、画質の向上を図ることが可能な固体撮像装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の目的を達成するため、本発明にかかる固体撮像装置は、同一半導体チップ上に、複数の画素を２次元アレイ状に配置した撮像領域部と、前記撮像領域部の周辺に各種論理回路を配置した周辺領域部とを設けて構成され、前記周辺領域部には前記撮像領域部の画素と共通の工程によって形成された複数のダミーパターンが設けられ、前記周辺領域部のダミーパターンの繰り返しピッチが前記撮像領域部の画素の繰り返しパターンのピッチに対応して形成されていることを特徴とする。
【０００６】
また、本発明にかかる固体撮像装置の製造方法は、同一半導体チップ上に、複数の画素を２次元アレイ状に配置した撮像領域部と、前記撮像領域部の周辺に各種論理回路を配置した周辺領域部とを設け、その上層に上層膜を積層後、前記上層膜の上面をＣＭＰ加工によって平坦化する固体撮像装置の製造方法であって、前記周辺領域部に前記撮像領域部の画素と共通の工程によって複数のダミーパターンを設ける画素形成工程を有し、前記画素形成工程において、前記周辺領域部のダミーパターンの繰り返しピッチを前記撮像領域部の画素の繰り返しパターンのピッチに対応して形成することを特徴とする。
【発明の効果】
【０００７】
本発明にかかる固体撮像装置及びその製造方法によれば、周辺領域部に撮像領域部の画素と共通の工程で形成されるダミーパターンを設ける場合に、ダミーパターンの繰り返しピッチを撮像領域部の画素の繰り返しパターンのピッチに合わせたことから、周辺領域部における寄生容量の発生状態を撮像領域部における寄生容量の発生状態と揃えることができる。したがって、ダミーパターンの繰り返しパターンによる寄生容量が出力画像の画質に影響を及ぼすことを防止でき、帯状のノイズのない出力画像を得ることができ、画質の向上を図ることが可能となる。
【発明を実施するための最良の形態】
【０００８】
本発明の実施の形態による固体撮像装置では、同一半導体チップ上に、複数の画素を２次元アレイ状に配置した撮像領域部と、前記撮像領域部の周辺に各種論理回路を配置した周辺領域部とを設けたものであり、その製造過程でのエッチングやＣＭＰ平坦化等に対してチップ内の膜厚等の均一化を図るべく、周辺領域部に撮像領域部の画素と同様のダミーパターンを設けている。そして、このダミーパターンの繰り返しピッチを撮像領域部の画素の繰り返しパターンのピッチに対応して形成することにより、周辺領域部における寄生容量の発生状態を撮像領域部における寄生容量の発生状態と揃えるようにし、ダミーパターンの繰り返しピッチによる寄生容量が出力画像の画質への影響を防止し、帯状ノイズ等を防止する。
【０００９】
ここで、周辺領域部のダミーパターンを撮像領域部の画素より小さいサイズ（平面積）とし、ダミーパターンの繰り返しピッチと撮像領域部の画素の繰り返しパターンのピッチとを等しくすることにより、簡単な繰り返しパターンで、撮像領域部における寄生容量と周辺領域部における寄生容量の発生状態を適正かつ容易に揃えることができる。
また、周辺領域部のダミーパターンの繰り返しピッチが行方向及び列方向の両方について撮像領域部の画素の繰り返しパターンのピッチに対応させることで、水平方向の信号伝送と垂直方向の信号伝送の両方で、ノイズ特性を改善できる。特に、画素選択回路部の周囲を包囲する状態でダミーパターンを設けることにより、画素選択回路部による動作が歪みなく円滑に行なえ、さらに良好なノイズ特性の改善を図ることが可能となる。
【００１０】
また、本発明の実施の形態による固体撮像装置の製造方法では、上述した撮像領域部の画素と周辺領域部のダミーパターンを形成する画素形成工程において、周辺領域部のダミーパターンの繰り返しピッチを撮像領域部の画素の繰り返しパターンのピッチに対応して形成することにより、周辺領域部における寄生容量の発生状態を撮像領域部における寄生容量の発生状態と揃えるように作製でき、ダミーパターンの繰り返しピッチによる寄生容量が出力画像の画質への影響を防止し、帯状ノイズ等を防止することができる固体撮像装置を製造できる。
また、その設計過程において、周辺領域部のダミーパターンの繰り返しピッチに対応する撮像領域部の画素の繰り返しパターンのピッチを予めデザインルールとしてデータベース化してＣＡＤシステム等の設計システムに組み込んでおき、実際のレイアウト設計時には、設計システム上で所定の設計条件を入力することにより、上述のデザインルールに基づいて画像形成工程におけるダミーパターンの繰り返しピッチを決定する。これにより、レイアウトミスのない設計を行なうことができ、優れた特性の固体撮像装置を容易かつ安定的に作製できる。
【実施例１】
【００１１】
図１は本発明の実施例による固体撮像装置の素子配置を示す説明図であり、図２は図１に示す固体撮像装置の回路構成を示す概略ブロック図である。
この固体撮像装置は、図１に示すように、ＣＭＯＳイメージセンサの例であり、上述した従来例と同様に、半導体チップ２上に、複数の画素１１０を２次元アレイ状に配置した撮像領域部１２０が設けられ、その周辺に水平選択回路部１３０や垂直選択回路部１４０等の論理回路を設けた周辺領域部１５０が設けられている。そして、この周辺領域部１５０には、撮像領域部１２０の画素１１０と共通の工程によって形成された複数のダミーパターン１６０が設けられている。
画素１１０は、光電変換素子としてのフォトダイオードと、このフォトダイオードによって生成された信号電荷を所定のタイミングで読み出したり、リセットしたりするための読み出し、増幅、リセット等の各種ＭＯＳトランジスタとを有しており、その上層に受光用開口部を有する遮光膜や各種の配線膜及び絶縁膜等を設けたものである。
【００１２】
また、ダミーパターン１６０も画素１１０のパターンと同様の構成を有しているが、画素１１０のＭＯＳトランジスタと異なり、読み出し用の電気的接続はとられておらず、積層構造だけが画素１１０と共通となっており、上述のように各種エッチングやＣＭＰ平坦化等に際して、チップ内の均一性を保持するための機能を有している。そして、このダミーパターン１６０は、撮像領域部１２０を包囲し、かつ、水平選択回路部１３０や垂直選択回路部１４０を包囲する状態で、一定ピッチの繰り返しパターンで形成されている。
【００１３】
また、図２に示すように、画像領域部１２０に設けられた各画素１１０は、水平選択回路部１３０及び垂直選択回路部１４０によって走査され、画素信号が出力信号線より列信号変換回路部１７０及び画像信号処理回路部１８０に伝送され、Ｄ／Ａ変換、ゲイン調整、ノイズ除去、画像補正等の処理を順次施されて画像信号に変換され、出力端末１９０から外部機器（図示せず）に出力される。
なお、図２に示す例は一例であり、例えば画素信号の読み出し方式やＤ／Ａ変換をどこで行なうかといった具体的構成については様々に変形し得るもので、本発明については特に限定されないものとする。
【００１４】
そして、本例の固体撮像装置では、上述のダミーパターン１６０の寸法やピッチが、画素１１０の繰り返しピッチに対応して決定されており、図示のように、ダミーパターン１６０の繰り返しの行方向及び列方向のピッチα１、α２が、撮像領域部１２０の画素１１０のピッチβ１、β２に等しくなっている。
つまり、撮像領域部１２０の画素１１０は互いに密接して設けられているので、各画素１１０の行方向及び列方向の寸法は、各画素１１０の繰り返しパターンのピッチβ１、β２にほぼ等しい状態になっているが、ダミーパターン１６０の画素に相当する部分のサイズ（平面積）は画素１１０より小さく、ダミーパターン１６０の行方向及び列方向の各辺の寸法をａ１、ａ２、その間隔をｂ１、ｂ２とすると、ダミーパターン１６０の繰り返しの行方向及び列方向のピッチα１、α２は、α１（＝β１）＝ａ１＋ｂ１、α２（＝β２）＝ａ２＋ｂ２となっている。
【００１５】
したがって、このような固体撮像装置において、水平選択回路部１３０及び垂直選択回路部１４０の作動によって、撮像領域部１２０の画素１１０から画素信号を読み出す動作を行なった場合に、画素１１０の繰り返しパターンのピッチとダミーパターンの繰り返しピッチとが等しいために、寄生容量の発生状態が撮像領域部１２０と周辺領域部１５０とで行方向及び列方向に揃うことから、寄生容量の影響を受けることなく信号の処理を行なうことができ、出力画面上での縦方向や横方向の縞状ノイズを防止でき、画質の向上を図ることが可能となる。
【００１６】
次に、このような本実施例による固体撮像装置の製造方法について説明する。
本例の固体撮像装置は、従来と同様に半導体ウェーハ上にＣＭＯＳプロセス等を用いて画素１１０、ダミーパターン１６０、及び各種ＭＯＳトランジスタ等の素子を形成し、その上層にフォトレジストやエッチング等の技術を用いて絶縁膜、遮光膜、及び配線膜等の各種上層膜を形成する。そして、このような上層膜の形成過程で、ＣＭＰ等の平坦化を行ない、その平坦化した上層膜の上にカラーフィルタやマイクロレンズをオンチップ構造で形成する。
【００１７】
このような固体撮像装置を製造する場合、まず、各素子のレイアウト設計を行なうが、このレイアウト設計のためのデザインルールとして、予め撮像領域部の画素サイズ（ピッチ）の仕様に対応して、最適なダミーパターンのサイズやピッチを決定しておき、これをデータベース化しておく。
そして、実際の設計時には、システム上で撮像領域部の画素サイズや周辺回路の素子配置をシステム上で設計することにより、これらの情報から自動的にデータベース化したダミーパターンの情報が検索され、その検索結果によってダミーパターンのサイズやピッチが決定され、レイアウト用データとしてシステムに取り込まれる。
【００１８】
例えば画素のピッチが水平（行方向）５μｍ、垂直（列方向）４μｍの繰り返しパターンを有する固体撮像装置で、２５％密度でダミーパターンを発生させたいならば、水平方向５μｍ繰り返し、垂直４μｍの繰り返しピッチで、水平２．５μｍ、垂直２μｍの寸法を有するダミーパターンを配置するように、予めデザインルールとして記憶させておき、レイアウト設計時に画素のピッチとダミーパターンの密度を入力すれば、そのデザインルールに沿ってレイアウトの設計が実行されることになる。
したがって、このような方法により、最適なダミーパターンを容易に作成することができ、レイアウトミスの発生を防止し、動作特性に優れた固体撮像装置を容易に作成することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例による固体撮像装置の素子配置を示す説明図である。
【図２】図１に示す固体撮像装置の回路構成を示す概略ブロック図である。
【図３】従来の固体撮像装置の素子配置を示す説明図である。
【符号の説明】
【００２０】
２……半導体チップ、１１０……画素、１２０……撮像領域部、１３０……水平選択回路部、１４０……垂直選択回路部、１５０……周辺領域部、１６０……ダミーパターン。
【図１】
2005203617.tif 000003
【図２】
2005203617.tif 000004
【図３】
2005203617.tif 000005