(57)【要約】    【課題】  小型化を図った半導体装置及びヘテロ接合バイポーラトランジスタ並びにその製造方法を提供すること。    【解決手段】  本発明では、単結晶構造を有する単結晶領域と単結晶構造を有しない非単結晶領域とを隣接させた状態で半導体基板に形成するとともに、これらの単結晶領域と非単結晶領域との上面に結晶成長によって結晶層を形成した半導体装置において、前記単結晶領域は、前記非単結晶領域よりも隆起させた凸状に形成した。  また、本発明では、半導体基板に単結晶構造を有するベース開口領域とこのベース開口領域に隣接する単結晶構造を有しない絶縁領域とをそれぞれ形成し、これらのベース開口領域及び絶縁領域との上面に結晶成長によってベース領域及びベース引出し電極領域を形成したヘテロ接合バイポーラトランジスタにおいて、前記ベース開口領域は、前記絶縁領域よりも隆起させた凸状に形成した。【選択図】      図１
2005203414.tif 000002
【特許請求の範囲】
【請求項１】
単結晶構造を有する単結晶領域と単結晶構造を有しない非単結晶領域とを隣接させた状態で半導体基板に形成するとともに、これらの単結晶領域と非単結晶領域との表面に上層を成膜した半導体装置において、
前記単結晶領域は、前記非単結晶領域よりも隆起させた凸状に形成したことを特徴とする半導体装置。
【請求項２】
前記単結晶領域は、側面を傾斜状に形成したことを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板に単結晶構造を有するベース開口領域とこのベース開口領域に隣接する単結晶構造を有しない絶縁領域とをそれぞれ形成し、これらのベース開口領域及び絶縁領域との表面にベース領域及びベース引出し電極領域を成膜したヘテロ接合バイポーラトランジスタにおいて、
前記ベース開口領域は、前記絶縁領域よりも隆起させた凸状に形成したことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項４】
半導体基板に単結晶構造を有する単結晶領域と単結晶構造を有しない非単結晶領域とを隣接させた状態で形成し、その後、これらの単結晶領域と非単結晶領域との表面に上層を成膜する半導体装置の製造方法において、
前記成膜は、前記単結晶領域を前記非単結晶領域よりも隆起させた凸状に形成した後に行うことを特徴とする半導体装置の製造方法。
【請求項５】
前記単結晶領域は、側面を傾斜状に形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
半導体基板の上面に単結晶構造を有するベース開口領域とこのベース開口領域に隣接する単結晶構造を有しない絶縁領域とをそれぞれ形成し、その後、これらのベース開口領域及び絶縁領域との表面にベース領域及びベース引出し電極領域を成膜したヘテロ接合バイポーラトランジスタの製造方法において、
前記ベース開口領域の形成は、前記絶縁領域よりも隆起させた凸状に形成した後に行うことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、ヘテロ接合バイポーラトランジスタ、並びにその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置は、化学反応を用いた複数の製造プロセスを経て製造されている。その製造プロセスの一つとして、半導体装置では、半導体基板に単結晶構造を有する単結晶領域と単結晶構造を有しない非単結晶領域とを隣接させた状態で形成した後に、これらの単結晶領域と非単結晶領域との表面で結晶成長させることによって結晶層からなる上層を成膜する製造プロセスが用いられている。
【０００３】
かかる製造プロセスを用いて製造した半導体装置の代表例としては、ベース領域をシリコン−ゲルマニウム混晶層で形成したヘテロ接合バイポーラトランジスタが知られている（たとえば、特許文献１を参照。）。
【０００４】
このヘテロ接合バイポーラトランジスタ101は、図４に示すように、半導体基板102の表面に単結晶構造を有するベース開口領域103とこのベース開口領域103に隣接する単結晶構造を有しない絶縁領域104とをそれぞれ形成し、その後、ベース開口領域103の上部には単結晶シリコン−ゲルマニウム混晶層からなるベース領域105を、絶縁領域104の上部には多結晶シリコン−ゲルマニウム混晶層からなるベース引出し電極領域117を形成し、このベース領域105の上部にエミッタ領域106を形成し、これらのベース開口領域103、ベース領域105、エミッタ領域106に電極107,108,109を接続している。図中、110はコレクタ埋め込み領域、111はコレクタ電極取出領域、112はエミッタ電極取出領域、113は保護膜である。
【０００５】
ここで、ヘテロ接合バイポーラトランジスタ101は、ベース開口領域103の上部にベース領域105を形成する際に、上記した単結晶領域と非単結晶領域との上面に結晶成長によって結晶層を形成する製造プロセスが使用されている。
【０００６】
すなわち、ヘテロ接合バイポーラトランジスタ101のベース領域105を形成する際には、まず、半導体基板102の表面に単結晶シリコンからなるベース開口領域103を形成するとともに、このベース開口領域103と隣接させた位置にトレンチ115を形成し、このトレンチ115に酸化シリコンからなる絶縁領域104を形成しておく。
【０００７】
次に、ベース開口領域103及び絶縁領域104の上面に非選択エピタキシャル成長によってシリコン−ゲルマニウム混晶層（結晶層）を形成する。
【０００８】
その際に、ベース開口領域103の表面は、単結晶構造を有するシリコンとなっており、単結晶領域になっている。一方、絶縁領域104の表面は、単結晶構造を有しない酸化シリコンとなっているために、非単結晶領域になっている。
【０００９】
そのため、これらの上面に非選択エピタキシャル成長によってシリコン−ゲルマニウム混晶層を形成すると、ベース開口領域103の上部には単結晶構造を有するシリコン−ゲルマニウム混晶層が形成され、一方、絶縁領域104の上部には多結晶構造を有するシリコン−ゲルマニウム混晶層が形成される。
【００１０】
その際に、図５に示すように、多結晶構造のシリコン−ゲルマニウム混晶層が単結晶構造のシリコン−ゲルマニウム混晶層にせり出したせり出し部116が形成されやすい。
【００１１】
これは、エピタキシャル成長方法によって成膜された単結晶層はエネルギー的に安定な形状である上底が下底よりも短い台形形状に成長されやすいこと、及び、一般に絶縁膜上から成長が起こる多結晶層の成長速度が単結晶層の成長速度より速いことによるものである。なお、プロセス条件を変更することでこのせり出し部116の大きさを小さくすることもある程度は可能であるが、一般にそのプロセスマージンは狭く制御が難しい。
【００１２】
その後、シリコン−ゲルマニウム混晶層を所定形状にエッチングすることによってベース引出し電極領域117を形成し、ベース領域105を構成する単結晶シリコン−ゲルマニウム混晶層の表面部分にエミッタ領域106を形成する。
【００１３】
このようにして、ヘテロ接合バイポーラトランジスタ101では、ベース開口領域103（単結晶領域）と絶縁領域104（非単結晶領域）との上面に結晶層であるシリコン−ゲルマニウム混晶層からなるベース領域105及びベース引出し電極領域117を形成していた。
【００１４】
以上に説明したように、半導体装置の製造プロセスにおいては、ヘテロ接合バイポーラトランジスタ101に代表されるように、単結晶領域と非単結晶領域との上面に結晶層を形成する製造プロセスが使用されていた。
【特許文献１】特開２００２−３０５２０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところが、上記したように、半導体装置を製造するプロセスにおいて単結晶領域と非単結晶領域との上面に結晶層を形成した場合には、多結晶構造の結晶層が単結晶構造の結晶層の上部にせり出してしまっていた。
【００１６】
そのために、半導体装置を設計する段階でこのせり出し量を考慮して半導体装置の各部の寸法を決定しなければならず、半導体装置の小型化を図る上で支障となるおそれがあった。
【００１７】
たとえば、上記したヘテロ接合バイポーラトランジスタ101の場合には、ベース引出し電極領域117を構成する多結晶構造のシリコン−ゲルマニウム混晶層にエミッタ領域106が広がって形成されると、リーク電流が増大してしまい、ヘテロ接合バイポーラトランジスタ101の特性劣化の原因となるために、ベース開口領域103の上部に形成した単結晶構造のシリコン−ゲルマニウム混晶層だけにエミッタ領域106を形成する必要があった。
【００１８】
そのため、ヘテロ接合バイポーラトランジスタ101を設計する際には、多結晶構造のシリコン−ゲルマニウム混晶層が単結晶構造のシリコン−ゲルマニウム混晶層にせり出してもなお単結晶構造のシリコン−ゲルマニウム混晶層だけにエミッタ領域106を形成することができるように、せり出し量を考慮してエミッタ領域106のサイズや多結晶構造のシリコン−ゲルマニウム混晶層との間隔などの各部の寸法を決定しており、また、エミッタ領域106の各部の寸法に所定のマージンを持たせなければならず、ヘテロ接合バイポーラトランジスタ101のサイズを小さくすることができないおそれがあり、その結果、ヘテロ接合バイポーラトランジスタ101を搭載した半導体装置を小型化することができないおそれがあった。
【００１９】
また、これを改善するために、エピタキシャル成長の条件を変え、せり出し量を減らすことも多少は可能であるが、その成膜条件は一般にプロセスマージンが狭く、また工程増加を伴うこともあるので歩留低下や製造コストアップにつながっていた。
【００２０】
さらに、選択エピタキシャル成長方法を用いた場合、絶縁領域上には多結晶構造のシリコン−ゲルマニウム混晶層をほとんど成膜しないのでせり出し自体は減少しエミッタ形成のマージン確保には有利になるが、せり出しが全くなくなるわけではないため、セルサイズをさらに小さくしていくと同様の問題が発生し完全な解決には至らない。
【課題を解決するための手段】
【００２１】
そこで、請求項１に係る本発明では、単結晶構造を有する単結晶領域と単結晶構造を有しない非単結晶領域とを隣接させた状態で半導体基板に形成するとともに、これらの単結晶領域と非単結晶領域との表面に上層を成膜した半導体装置において、前記単結晶領域は、前記非単結晶領域よりも隆起させた凸状に形成することにした。
【００２２】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記単結晶領域は、側面を傾斜状に形成することにした。
【００２３】
また、請求項３に係る本発明では、半導体基板に単結晶構造を有するベース開口領域とこのベース開口領域に隣接する単結晶構造を有しない絶縁領域とをそれぞれ形成し、これらのベース開口領域及び絶縁領域との表面にベース領域及びベース引出し電極領域を成膜したヘテロ接合バイポーラトランジスタにおいて、前記ベース開口領域は、前記絶縁領域よりも隆起させた凸状に形成することにした。
【００２４】
また、請求項４に係る本発明では、半導体基板に単結晶構造を有する単結晶領域と単結晶構造を有しない非単結晶領域とを隣接させた状態で形成し、その後、これらの単結晶領域と非単結晶領域との表面に上層を成膜する半導体装置の製造方法において、前記成膜は、前記単結晶領域を前記非単結晶領域よりも隆起させた凸状に形成した後に行うことにした。
【００２５】
また、請求項５に係る本発明では、前記請求項４に係る本発明において、前記単結晶領域は、側面を傾斜状に形成することにした。
【００２６】
また、請求項６に係る本発明では、半導体基板の上面に単結晶構造を有するベース開口領域とこのベース開口領域に隣接する単結晶構造を有しない絶縁領域とをそれぞれ形成し、その後、これらのベース開口領域及び絶縁領域との表面にベース領域及びベース引出し電極領域を成膜したヘテロ接合バイポーラトランジスタの製造方法において、前記ベース開口領域の形成は、前記絶縁領域よりも隆起させた凸状に形成した後に行うことにした。
【発明の効果】
【００２７】
そして、本発明では、以下に記載する効果を奏する。
【００２８】
すなわち、請求項１に係る本発明では、単結晶構造を有する単結晶領域と単結晶構造を有しない非単結晶領域とを隣接させた状態で半導体基板に形成するとともに、これらの単結晶領域と非単結晶領域との表面に上層を成膜した半導体装置において、単結晶領域は、非単結晶領域よりも隆起させた凸状に形成しているため、非単結晶領域の表面上に成膜される上層部分が単結晶領域の表面上に成膜される上層部分の上方にせり出す量を抑制することができ、その分だけ製造時のマージンを小さくすることができるので、半導体装置の小型化を図ることができる。
【００２９】
また、請求項２に係る本発明では、単結晶領域の側面を傾斜状に形成しているため、その傾斜角度を調整することにより、傾斜状の側面の膜成長を制御し、非単結晶領域の表面上に成膜される上層部分と単結晶領域の表面上に成膜される上層部分との界面をより垂直に近い状態とすることができ、半導体装置のさらなる小型化を図ることができる。
【００３０】
また、請求項３に係る本発明では、半導体基板に単結晶構造を有するベース開口領域とこのベース開口領域に隣接する単結晶構造を有しない絶縁領域とをそれぞれ形成し、これらのベース開口領域及び絶縁領域との表面にベース領域及びベース引出し電極領域を成膜したヘテロ接合バイポーラトランジスタにおいて、ベース開口領域は、絶縁領域よりも隆起させた凸状に形成しているため、絶縁領域の上部に形成されるベース引出し電極領域がベース開口領域の上部に形成されるベース領域の上方にせり出す量を抑制することができ、その分だけ製造時のマージンを小さくすることができるので、ヘテロ接合バイポーラトランジスタの小型化を図ることができる。
【００３１】
また、請求項４に係る本発明では、半導体基板に単結晶構造を有する単結晶領域と単結晶構造を有しない非単結晶領域とを隣接させた状態で形成し、その後、これらの単結晶領域と非単結晶領域との表面に上層を成膜する半導体装置の製造方法において、単結晶領域を前記非単結晶領域よりも隆起させた凸状に形成した後に上層の成膜を行うことにしているため、非単結晶領域の表面上に成膜される上層部分が単結晶領域の表面上に成膜される上層部分の上方にせり出す量を抑制することができ、その分だけ製造時のマージンを小さくすることができるので、小型化した半導体装置を製造することができる。
【００３２】
また、請求項５に係る本発明では、単結晶領域の側面を傾斜状に形成しているため、その傾斜角度を調整することにより、傾斜状の側面の膜成長を制御し、非単結晶領域の表面上に成膜される上層部分と単結晶領域の表面上に成膜される上層部分との界面をより垂直に近い状態とすることができ、さらに小型化した半導体装置を製造することができる。
【００３３】
また、請求項６に係る本発明では、半導体基板の上面に単結晶構造を有するベース開口領域とこのベース開口領域に隣接する単結晶構造を有しない絶縁領域とをそれぞれ形成し、その後、これらのベース開口領域及び絶縁領域との表面にベース領域及びベース引出し電極領域を成膜したヘテロ接合バイポーラトランジスタの製造方法において、ベース開口領域を絶縁領域よりも隆起させた凸状に形成した後にベース領域及びベース引出し電極領域を成膜することにしているため、絶縁領域の上部に形成されるベース引出し電極領域がベース開口領域の上部に形成されるベース領域の上方にせり出す量を抑制することができ、その分だけ製造時のマージンを小さくすることができるので、小型化したヘテロ接合バイポーラトランジスタを製造することができる。
【発明を実施するための最良の形態】
【００３４】
本発明に係る半導体装置は、半導体基板に単結晶構造を有する単結晶領域と単結晶構造を有しない非結晶領域とを隣接させた状態で形成し、その後、これらの単結晶領域と非単結晶領域との表面に上層を成膜したものである。
【００３５】
しかも、単結晶領域は、非単結晶領域よりも隆起させた凸状に形成したものである。
【００３６】
このように、本発明に係る半導体装置では、単結晶領域を非単結晶領域よりも隆起させた凸状に形成した後に上層を成膜しているために、非単結晶領域の上面よりも高い位置にある単結晶領域の上面から成長速度が比較的遅い単結晶構造の上層が形成され、一方、単結晶領域の上面よりも低い位置にある非単結晶領域の上面から成長速度が比較的速い非単結晶構造の上層が形成されることになる。
【００３７】
これにより、比較的低い位置から成膜が開始された非単結晶構造の上層が単結晶領域の上面（結晶成長を開始する面）に達したときには、すでに単結晶構造の上層がある程度形成しており、結果的に、成膜条件を変えることなく非単結晶構造の上層が単結晶構造の上層の上方にせり出す量を抑制することができるので、その分だけ半導体装置の製造時のマージン（寸法の余裕）を小さくすることができ、半導体装置の小型化を図ることができる。
【００３８】
特に、単結晶領域の側面を傾斜状に形成した場合には、その傾斜角度を調整することにより、傾斜状の側面の成膜を制御し、単結晶構造の上層と非単結晶構造の上層との界面をより垂直に近い状態とすることができ、半導体装置のさらなる小型化を図ることができる。
【００３９】
本発明は、種々の半導体装置に適用されるものであり、たとえば、単結晶構造を有するベース開口領域と単結晶構造を有しない絶縁領域との表面にベース領域及びベース引出し電極領域を成膜したヘテロ接合バイポーラトランジスタにも適用されるものである。
【００４０】
すなわち、ヘテロ接合バイポーラトランジスタを製造する際に、半導体基板の上面に単結晶構造を有しない絶縁領域を形成するとともに、この絶縁領域に隣接する位置に単結晶構造を有するベース開口領域を絶縁領域よりも隆起させた凸状に形成し、その後、これらのベース開口領域及び絶縁領域との表面にベース領域及びベース引出し電極領域を成膜する。
【００４１】
これにより、絶縁領域の上部に形成されるベース引出し電極領域がベース開口領域の上部に形成されるベース領域の上方にせり出す量を抑制することができ、その分だけ製造時のマージンを小さくすることができるので、ヘテロ接合バイポーラトランジスタの小型化を図ることができる。
【００４２】
以下に、本発明に係る半導体装置の実施例として、ヘテロ接合バイポーラトランジスタの具体的な構造及びその製造方法について図面を参照しながら説明する。
【００４３】
まず、ヘテロ接合バイポーラトランジスタ１の構造について説明すると、ヘテロ接合バイポーラトランジスタ１は、図１に示すように、半導体基板２の表面に単結晶構造のシリコンからなるベース開口領域３（単結晶領域）を形成するとともに、このベース開口領域３と隣接する位置に単結晶構造を有しない酸化シリコンからなる絶縁領域４（非単結晶領域）をベース開口領域３よりも沈降させた状態で凹状に形成し、これらのベース開口領域３及び絶縁領域４の上部にベース領域５及びベース引出し電極領域23を形成し、このベース領域５の上部にエミッタ領域６を形成し、さらには、これらのベース開口領域３、ベース領域５、エミッタ領域６に電極7,8,9を接続している。図中、10はコレクタ埋込領域、11はコレクタ電極取出領域、12はエミッタ電極取出領域、13,14は絶縁膜、15は保護膜、16は素子分離領域である。
【００４４】
このヘテロ接合バイポーラトランジスタ１のベース領域５は、以下に説明するようにして製造する。なお、以下の説明では、ベース開口領域３と絶縁領域４との表面に結晶成長によってベース領域５とベース引出し電極領域23を形成した場合について説明しているが、本発明では、結晶成長を用いて成膜する場合に限られず、種々の方法を用いて成膜する場合も含まれる。
【００４５】
まず、Ｐ型の単結晶基板17にＮ型のコレクタ埋込領域10を形成し、その後、単結晶基板17にエピタキシャル成長によってＮ型のシリコン層18を積層することによって、半導体基板２を形成しておく。
【００４６】
次に、図２(a)に示すように、半導体基板２に形成するベース開口領域３と隣接させた位置に所定深さの逆台形状のトレンチ19を異方性エッチングによって形成した後に、半導体基板２の全面に酸化シリコン膜を低圧ＣＶＤ（Chemical Vapor Deposition）法によって形成し、その後、酸化シリコン膜をＣＭＰ（Chemical Mechanical Polishing）によって平坦化させることによりトレンチ19に酸化シリコン領域20を形成する。
【００４７】
次に、図２(b)に示すように、半導体基板２の全面に酸化シリコン膜からなる絶縁膜14をテトラエトキシシラン（ＴＥＯＳ）を用いた低圧ＣＶＤ法によって形成した後に、ベース開口部分のみを開口したマスクを形成し、ウエットエッチング処理を施すことでベース開口領域３の側部が一段下がった状態の絶縁領域４を形成する。
【００４８】
これにより、ベース開口領域３は、それに隣接する絶縁領域４よりも一段高くした状態の凸状に形成される。
【００４９】
次に、図２(c)に示すように、半導体基板２の全面にシリコン−ゲルマニウム混晶層をエピタキシャル成長によって形成した後に、このシリコン−ゲルマニウム混晶層を所定形状にエッチングすることによってベース領域５及びベース引出し電極領域23を形成する。その後、このベース領域５を構成する単結晶構造のシリコン−ゲルマニウム混晶層の表面部分にエミッタ領域６を形成する。なお、シリコン−ゲルマニウム混晶層は、超高真空ＣＶＤ法、分子線エピタキシー法、あるいは減圧ＣＶＤ法のいずれかを用いて形成することができる。
【００５０】
このシリコン−ゲルマニウム混晶層は、はじめにシリコンのみのバッファー層を形成した後に、このバッファー層の上面に所定濃度のゲルマニウムとベース層の不純物となるホウ素を含有させたシリコン−ゲルマニウム層を形成し、その後、シリコン−ゲルマニウム層の上面にシリコンのみのキャップ層を形成しており、３層構造となっている。
【００５１】
ここで、ベース開口領域３の表面は単結晶シリコンとなっている一方、その外側の絶縁領域４の表面は酸化シリコンとなっているために、これらの上面にエピタキシャル成長によってシリコン−ゲルマニウム混晶層を形成すると、ベース開口領域３の上部には単結晶構造のシリコン−ゲルマニウム混晶層からなるベース領域５が形成される一方、絶縁領域４の上部には多結晶構造のシリコン−ゲルマニウム混晶層からなるベース引出し電極領域23として形成されることになる。なお、成膜条件を低温化かつ高圧化することによって、絶縁領域４の上部に形成したベース引出し電極領域23を、アモルファス状態又は多結晶とアモルファスとの混在状態とすることもできる。
【００５２】
そして、図３に示すように、ベース開口領域３を絶縁領域４よりも隆起させた凸状に形成した後にエピタキシャル成長によってシリコン−ゲルマニウム混晶層を形成しているために、絶縁領域４の上面よりも高い位置にあるベース開口領域３の上面から結晶成長速度が比較的遅い単結晶構造のベース領域５が形成され、一方、ベース開口領域３の上面よりも低い位置にある絶縁領域４の上面から結晶成長速度が比較的速い多結晶構造のベース引出し電極領域23が形成されることになる。
【００５３】
そのため、比較的低い位置から結晶成長が開始された多結晶構造のベース引出し電極領域23が単結晶領域の上面（結晶成長を開始する面）に達したときには、すでに単結晶構造のベース領域５がある程度結晶成長しており、結果的に、ベース引出し電極領域23がベース領域５の上方にせり出す量を抑制することができるので、その分だけヘテロ接合バイポーラトランジスタ１の製造時のマージン（寸法の余裕）を小さくすることができ、ヘテロ接合バイポーラトランジスタ１の小型化を図ることができる。
【００５４】
しかも、ベース開口領域３の側面を傾斜状に形成しているために、その傾斜角度を調整することにより、ベース開口領域３の傾斜状の側面の結晶成長を制御し、単結晶構造の結晶層と多結晶構造の結晶層との界面をより垂直に近い状態とすることができ、ヘテロ接合バイポーラトランジスタ１のさらなる小型化を図ることができる。
【００５５】
なお、上記実施の形態では、ベース領域にシリコン−ゲルマニウム混晶層をエピタキシャル成長させた構成であったが、混晶層の構成をその他の構成としてもよい。混晶層をシリコン−ゲルマニウムとカーボン（Si1-x-yGexCy）、より構成してもよい。この場合も混晶層にベース部に必要な不純物（例えばボロン等）を含む構成とする。
【００５６】
また、混晶層は、バッファー層、ＳｉＧｅ層、シリコンキャップ層の３層構造には限定されず、例えばシリコン−ゲルマニウム層とシリコン層との２層構造であってもよい。また混晶層に限らずシリコンのみの層であってもかまわない。
【００５７】
また、本発明では、ベース層形成前に絶縁膜に凹部を形成する際の深さを調整することにより、ベース層形成後のベース層周囲をほぼ平坦とできる利点がある。また、前記利点を有したまま、ベース引出し電極部分の膜厚を厚くすることも可能であるため、ベース抵抗減少にも効果がある。
【００５８】
さらに、上記実施の形態においては、多結晶シリコン−ゲルマニウム混晶層のパターニングと絶縁膜に凹部を形成する際に同じマスクを用いたために多結晶シリコン−ゲルマニウム混晶層23の端部に凸状の形状ができたが、別マスクを利用すれば凸状部分をなくすことも可能である。
【００５９】
また、本発明は非選択エピタキシャル成長によるベース層形成に限られるものではなく、選択エピタキシャル成長によるベース層形成にも適用が可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明に係るヘテロ接合バイポーラトランジスタを示す断面図。
【図２】ヘテロ接合バイポーラトランジスタのベース領域の形成方法を示す断面図。
【図３】同部分拡大断面図。
【図４】従来のヘテロ接合バイポーラトランジスタを示す断面図。
【図５】同部分拡大断面図。
【符号の説明】
【００６１】
１  ヘテロ接合バイポーラトランジスタ
２  半導体基板
３  ベース開口領域
４  絶縁領域
５  ベース領域
６  エミッタ領域
7,8,9  電極
10  コレクタ埋込領域
11  コレクタ電極取出領域
12  エミッタ電極取出領域
13,14  絶縁膜
15  保護膜
19  トレンチ
23  ベース引出し電極領域
【図１】
2005203414.tif 000003
【図２】
2005203414.tif 000004
【図３】
2005203414.tif 000005
【図４】
2005203414.tif 000006
【図５】
2005203414.tif 000007