(57)【要約】【課題】アバランシェフォトダイオードに関し、増倍層をさらに薄層化することなくＭＢ積を増大させて高速化する。【解決手段】ｎ型半導体層１上に少なくとも光吸収層２、電界降下層４、増倍層６、ｐ型半導体層７を順次積層するとともに、電界降下層４と増倍層６との間に、価電子帯のホール８からみたエネルギーが増倍層６の価電子帯のホール８からみたエネルギーより高いホールイオン化率増強層５を設ける。【選択図】          図１
2005276969.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型半導体層上に少なくとも光吸収層、電界降下層、増倍層、ｐ型半導体層を順次積層したアバランシェフォトダイオードにおいて、前記電界降下層の前記増倍層に接する側の一部が、価電子帯のホールからみたエネルギーが前記増倍層の価電子帯のホールからみたエネルギーより高いホールイオン化率増強層の機能を有することを特徴とするアバランシェフォトダイオード。
【請求項２】
ｎ型半導体層上に少なくとも光吸収層、電界降下層、増倍層、ｐ型半導体層を順次積層したアバランシェフォトダイオードにおいて、前記電界降下層と前記増倍層との間に、価電子帯のホールからみたエネルギーが前記増倍層の価電子帯のホールからみたエネルギーより高いホールイオン化率増強層を挿入したことを特徴とするアバランシェフォトダイオード。
【請求項３】
上記ホールイオン化率増強層の価電子帯のホールからみたエネルギーが前記増倍層の価電子帯のホールからみたエネルギーより、０．３ｅＶ以上高いことを特徴とする請求項１または２に記載のアバランシェフォトダイオード。
【請求項４】
上記光吸収層と電界降下層との間に、禁制帯幅が前記光吸収層の禁制帯幅から前記電界降下層に向かって徐々に変化するグレーデッド層を設けたことを特徴とする請求項１乃至３のいずれか１項に記載のアバランシェフォトダイオード。
【請求項５】
上記光吸収層と電界降下層との間に、ホールに対するウエル層の層厚が前記電界降下層に向かって徐々に薄くなる多重量子井戸層を設けたことを特徴とする請求項１乃至３のいずれか１項に記載のアバランシェフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アバランシェフォトダイオードに関するものであり、特に、４０Ｇｂｉｔ／ｓ以上の高速応答するアバランシェフォトダイオード（ＡＰＤ）を構成する増倍層におけるイオン化率を高めるための構成に特徴のあるアバランシェフォトダイオードに関するものである。
【背景技術】
【０００２】
最近のインターネットの構築でより高速な光通信システムの要求がより強くなってきているのにしたがって、光通信システムを構築するアバランシェフォトダイオード等の半導体受光素子においても高速な情報伝達速度が要求されている。
【０００３】
また、これらの半導体受光素子は、モジュール化した時に良好な最小受信感度が得られることが期待されているため高い量子効率も要求されている。
【０００４】
このような半導体受光素子の一つとしてＩｎＰ増倍層を持つＡＰＤが、１０Ｇｂｉｔ／ｓまでの速度のシステムで製品化されているので、ここで、図７及び図８を参照して従来のＡＰＤを説明する。
【０００５】
図７参照  
図７は、従来のＡＰＤの概略的バンドダイヤグラムであり、半絶縁性ＩｎＰ基板上に、ｎ+ 型ＩｎＰ層４１、アンドープのＩｎＧａＡｓ光吸収層４２、アンドープのＩｎＧａＡｓグレーデッド層４３、ｎ+ 型ＩｎＰ電界降下層４４、アンドープのＩｎＰ増倍層４５、及び、ｐ+ 型ＩｎＰ層４６を順次堆積させ、ｎ+ 型ＩｎＰ層４１にｎ側電極４７を設けるとともに、ｐ+ 型ＩｎＰ層４６にｐ側電極４８を設けたものである。
【０００６】
この場合、入射した光によってＩｎＧａＡｓ光吸収層４２で電子とホールが発生するが、逆方向電圧が印加されているので電子はｎ側電極４７へ移動し、ホールはヘテロ障壁を緩和するＩｎＧａＡｓグレーデッド層４３を通って高電界が印加されたＩｎＰ増倍層４５に注入されて増倍される。
【０００７】
ＩｎＰの様にホールのイオン化率が高い材料で増倍層を構成する場合、上述のように、増培層がホール注入になるように層構成をする必要がある。
因に、電子のイオン化率をα、ホールのイオン化率をβとした場合、ＩｎＰにおけるイオン化率比ｋ＝α／β≒１／２となる。
【０００８】
図８参照  
図８は、図７に示した従来のＡＰＤにおける動作時の電界分布の説明図であり、ＩｎＰ増倍層４５が他の層に比較して高電界となり増培され易くなっているが、４０Ｇｂｉｔ／ｓシステムに適用させるためには素子の高ＭＢ積（増倍帯域積）化が必要となる。
【０００９】
図７に示した構造のＡＰＤにおけるＭＢ積は、次式に示すように、増倍層の膜厚Ｌ若しくは、イオン化率比ｋの逆数に比例することが知られている（例えば、非特許文献１参照）。
ＭＢ積∝１／（２π・ｋ・Ｌ）
【００１０】
そこで、本発明者等は、薄膜ＩｎＰ増倍層を用いることで２００ＧＨｚを超える高いＭＢ積のＡＰＤを試作できることを実証した（例えば、非特許文献２参照）。
【００１１】
また、ＩｎＰ薄膜増倍層を持つテーパ導波路付ＡＰＤを搭載した受信機で４０Ｇｂｉｔ／ｓの光信号で−１９ｄＢｍの受信感度を実現している（例えば、非特許文献３参照）。
【００１２】
図９参照  
図９は、従来のテーパ導波路付ＡＰＤの概略的斜視図であり、受光部６１は図７に示したＡＰＤと同様に半絶縁性ＩｎＰ基板５１上にｎ+ 型ＩｎＰ層５２、ＩｎＧａＡｓ光吸収層、ＩｎＧａＡｓグレーデッド層、ｎ+ 型ＩｎＰ電界降下層、ＩｎＰ増倍層、及び、ｐ+ 型ＩｎＰ層を積層させ、ｎ+ 型ＩｎＰ層乃至ＩｎＧａＡｓ光吸収層を所定のサイズにパターニングして形成し、露出したｎ+ 型ＩｎＰ層５２にコンタクトする一対のｎ側電極５３を設けるとともに、ｐ型ＩｎＰ層にコンタクトするｐ側電極５４を設ける。
【００１３】
また、接続用光導波路６２は、ｎ+ 型ＩｎＰ層５２上に受光部６１を構成するＩｎＧａＡｓ光吸収層と位置整合するＩｎＧａＡｓ光導波層５５及びＩｎＰクラッド層５６を積層させ、所定形状にパターニングして形成する。
【００１４】
さらに、テーパ導波路部６３は、光入射側へ向かって徐々に膜厚が薄くなるストライプ状のテーパ導波路５７を設けたのち、ＩｎＰクラッド層５８で被覆したものである。
【非特許文献１】Ｒ．Ｂ．Ｅｍｍｏｎｓ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ，ｖｏｌ．３８，ｐｐ．３７０５−３７１４，１９６７
【非特許文献２】Ｎ．Ｙａｓｕｏｋａ  ｅｔ  ａｌ．，ＬＥＯＳ’２００３，ＴｈＺ，ｐｐ．９９９，２００３
【非特許文献３】Ｎ．Ｙａｓｕｏｋａ  ｅｔ  ａｌ．，Ｏｐｔｉｃａｌ  Ｆｉｂｅｒ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｃｏｎｆｅｒｅｎｃｅ  ２００４  ｉｎ  Ｌｏｓ  Ａｎｇｅｌｅｓ，ＴｈＭ２，２００４
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従来のＡＰＤにおいては、高いＭＢ積を得るために増倍層を極限まで薄膜化しており、例えば、８０ｎｍ程度にしているが、この様な薄膜増倍層を用いる構成では、 増倍層の電界が高くなり、トンネル電流が増加し素子特性を劣化させるという問題点があるのでこの事情を図１０を参照して説明する。
【００１６】
図１０参照  
図１０は、トンネル電流の増倍層膜厚依存性の説明図であり、トンネル電流は増倍層の薄膜化と共に指数関数的に上昇していくことが分かっており、トンネル電流の許容限界を３００ｎＡ（３×１０-6Ａ）とすると現状より増培層膜厚を薄膜化することは困難である。
【００１７】
したがって、本発明は、増倍層をさらに薄層化することなくＭＢ積を増大させて高速化することを目的とする。
【課題を解決するための手段】
【００１８】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、ｎ型半導体層１上に少なくとも光吸収層２、電界降下層４、増倍層６、ｐ型半導体層７を順次積層したアバランシェフォトダイオードにおいて、電界降下層４の増倍層６に接する側の一部が、価電子帯のホール８からみたエネルギーが増倍層６の価電子帯のホール８からみたエネルギーより高いホールイオン化率増強層５の機能を有することを特徴とする。
【００１９】
この様に、電界降下層４の増倍層６に接する側の一部に、価電子帯のホール８からみたエネルギーが増倍層６の価電子帯のホール８からみたエネルギーより高いホールイオン化率増強層５の機能を持たせることによって、ホール８は高いエネルギー状態で増倍層６に注入し、注入直後にイオン化が起こるのでホール８のイオン化率を高めることができ、それによって、高ＭＢ積化が可能になる。
【００２０】
即ち、イオン化率増強層と増倍層６の価電子帯のエネルギー差ΔＥv が大きいほどホール８が増倍層６に注入された直後にイオン化され易い状態になるものであり、エネルギー差ΔＥv は、イオン化率増強層における電子親和力χと禁制帯幅Ｅg の和と、増倍層６における電子親和力χと禁制帯幅Ｅg の和との差になる。
【００２１】
また、このようなホールイオン化率増強層５は、電界降下層４と前記増倍層６との間に別体として挿入するようにしても良いものであり、特に、アンドープ層を挿入することによって増倍層６との界面におけるノッチの発生を抑制することができる。
【００２２】
この場合のエネルギー差ΔＥv は、光通信システムにおける受光素子の増倍層６を構成するＩｎＰにおけるイオン化しきい値エネルギーである１．１ｅＶより大きい方が望ましいが、０．３ｅＶ以上であれば、イオン化率の向上に大きく寄与することができる。
【００２３】
また、増倍層６がＩｎＰ以外の材料で構成される場合にも、エネルギー差ΔＥv はイオン化しきい値エネルギー以上高いことが望ましい。
【００２４】
また、増倍層６をＩｎＰとした場合、ホールイオン化率増強層５をＩＩ−ＶＩ族化合物半導体混晶で構成することによって、ホールイオン化率増強層５の価電子帯のホール８からみたエネルギーを増倍層６の価電子帯のホール８からみたエネルギーより高くすることができる。
【００２５】
また、光吸収層２と電界降下層４との間に、禁制帯幅が光吸収層２の禁制帯幅から電界降下層４の禁制帯幅に向かって徐々に変化するグレーデッド層３を設けることが望ましく、それによって、ヘテロ障壁を緩和することができる。
【００２６】
なお、ヘテロ障壁を緩和するための層は、ホール８に対する量子井戸を形成するためのウエル層の層厚が電界降下層４に向かって徐々に薄くなる多重量子井戸層でも良く、特に、ウエル層としてIII-Ｖ族化合物半導体を用い、バリア層としてＩＩ−ＶＩ族化合物半導体混晶を用いてタイプＩＩの量子井戸構造を構成することにより、実効的禁制帯幅をグレーデッドにすることができるとともに、格子歪みを低減することができる。
【発明の効果】
【００２７】
本発明においては、増倍層と電界降下層との間に増倍層の価電子帯に対してエネルギー差ΔＥv を有するホールイオン化率増強層を設けているので、ホールイオン化率増強層を通過したホールは高エネルギー状態で増倍層に注入され、増倍層に注入直後にホールがイオン化され、この時点での局所的なＭＢ積は∞であり、２回目行以降のイオン化は通常のイオン化過程となりさらに増倍されるので、ＭＢ積を従来とより大きくすることができる。
【００２８】
因に、増倍層をＩｎＰとし、ホールイオン化率増強層のＩｎＰに対する価電子帯のエネルギー差ΔＥv をＩｎＰにおけるイオン化しきい値エネルギーである〜１．１ｅＶ以上とした場合、ＭＢ積を従来の１．５倍以上とすることができる。
【発明を実施するための最良の形態】
【００２９】
本発明、ｎ型半導体層上に光吸収層、禁制帯幅整合層、電界降下層、増倍層、ｐ型半導体層を順次積層したアバランシェフォトダイオードにおいて、電界降下層と増倍層との間に増倍層の価電子帯に対してエネルギー差ΔＥv を有するホールイオン化率増強層を設けたものであり、エネルギー差ΔＥv が大きいほどホールが増倍層に注入された直後にイオン化され易い状態になる。
【実施例１】
【００３０】
ここで、図２及び図３を参照して、本発明の実施例１のＡＰＤを説明する。
図２参照  
図２は、本発明の実施例１のＡＰＤの概略的バンドダイヤグラムであり、まず、半絶縁性ＩｎＰ基板１１上にＭＯＶＰＥ法（有機金属気相成長法）を用いて、厚さが、例えば、２μｍでキャリア濃度が１×１０18ｃｍ-3のｎ+ 型ＩｎＰ層１２、厚さが、例えば、２００〜３００ｎｍでＩｎ組成比が０．５３のアンドープのＩｎＧａＡｓ光吸収層１３、厚さが、例えば、１００ｎｍのＩｎＧａＡｓＰグレーデッド層１４、厚さが、例えば、５０ｎｍで、キャリア濃度が１×１０18ｃｍ-3で、Ｚｎ組成比が０．５のｎ+ 型ＺｎＣｄＳｅ電界降下層１５、厚さが、例えば、５０ｎｍで、Ｚｎ組成比が０．５のアンドープのＺｎＣｄＳｅホールイオン化率増強層１６、厚さが、例えば、８０ｎｍでアンドープのＩｎＰ増倍層１７、及び、厚さが、例えば、１μｍでキャリア濃度が１×１０18ｃｍ-3のｐ+ 型ＩｎＰ層１８を順次堆積させる。
【００３１】
次いで、ｐ+ 型ＩｎＰ層１８乃至ＩｎＧａＡｓ光吸収層１３を所定形状にパターニングしたのち、ｎ+ 型ＩｎＰ層１２の露出部にｎ側電極１９を設けるとともに、ｐ+ 型ＩｎＰ層１８の頂面にｐ側電極２０を設けたものである。
【００３２】
この場合のＩｎＧａＡｓＰグレーデッド層１４は、価電子帯におけるバンド不連続を回避するための層であり、ＩｎＧａＡｓ光吸収層１３の禁制帯幅からｎ+ 型ＺｎＣｄＳｅ電界降下層１５の禁制帯幅まで連続的に変化するように組成を変化させる。
【００３３】
また、ＺｎＣｄＳｅホールイオン化増強層１６とＩｎＰ増倍層１７との価電子帯におけるエネルギー差ΔＥv は１．１ｅＶであり、特に、両者をアンドープ層で構成しているので界面近傍にバンド形状の曲がり（ノッチ）が現れないため、エネルギー差ΔＥv がほぼそのままホールの感じるエネルギー差となる。
【００３４】
図３参照  
図３は、本発明の実施例１のＡＰＤの逆バイアス時の概略的バンドダイヤグラムでありＩｎＧａＡｓ光吸収層１３で生成された電子−ホール対のうち、電子２１は電界に引かれてｎ+ 型ＩｎＰ層１２に到達する。
【００３５】
一方、ホール２２は、ＩｎＧａＡｓＰグレーデッド層１４及びｎ+ 型ＺｎＣｄＳｅ電界降下層１５を経て、ＺｎＣｄＳｅホールイオン化増強層１６を介してＩｎＰ増倍層１７に注入されるが、上述のように、ＺｎＣｄＳｅホールイオン化増強層１６とＩｎＰ増倍層１７との間に、価電子帯側に約１．１ｅＶのエネルギー差ΔＥv がある。
【００３６】
このエネルギー差ΔＥv は、ＩｎＰ増倍層におけるイオン化しきい値エネルギー、即ち、増倍層を構成するＩｎＰの禁制帯幅に等しいので注入直後にイオン化が起こり、２回目以降のイオン化は通常のＡＰＤと同様に、ホール２２が電界により加速されてイオン化しきい値エネルギーに達した後に起こることになる。
【００３７】
したがって、本発明の実施例１においては、ホールのイオン化率βを大きくして、イオン化率比ｋを小さくすることができるので、ＭＢ積を従来のＡＰＤと比較して少なくとも１．５倍以上とすることができ、それによって、ＩｎＰ増倍層１７を現状以上に薄層化することなく高速化が可能になるので、実効的にトンネル電流のない高速ＡＰＤの実現が可能になる。
【００３８】
次に、図４乃至図６を参照して、本発明の実施例２のＡＰＤを説明する。
図４参照  
図４は、本発明の実施例２のＡＰＤの概略的バンドダイヤグラムであり、まず、半絶縁性ＩｎＰ基板１１上にＭＯＶＰＥ法を用いて、厚さが、例えば、２μｍでキャリア濃度が１×１０18ｃｍ-3のｎ+ 型ＩｎＰ層１２、厚さが、例えば、２００〜３００ｎｍでＩｎ組成比が０．５３のアンドープのＩｎＧａＡｓ光吸収層１３、厚さが、例えば、１００ｎｍでアンドープのＩｎＧａＡｓグレーデッド層２３、厚さが、例えば、１００ｎｍのＭＱＷ層３２、厚さが、例えば、５０ｎｍで、キャリア濃度が１×１０18ｃｍ-3で、Ｚｎ組成比が０．５のｎ+ 型ＺｎＣｄＳｅ電界降下層１５、厚さが、例えば、１０ｎｍで、Ｚｎ組成比が０．５のアンドープのＺｎＣｄＳｅホールイオン化率増強層１６、厚さが、例えば、８０ｎｍでアンドープのＩｎＰ増倍層１７、及び、厚さが、例えば、１μｍでキャリア濃度が１×１０18ｃｍ-3のｐ+ 型ＩｎＰ層１８を順次堆積させる。
【００３９】
次いで、ｐ+ 型ＩｎＰ層１８乃至ＩｎＧａＡｓ光吸収層１３を所定形状にパターニングしたのち、ｎ+ 型ＩｎＰ層１２の露出部にｎ側電極１９を設けるとともに、ｐ+ 型ＩｎＰ層１８の頂面にｐ側電極２０を設けたものである。
なお、この場合のＩｎＧａＡｓグレーデッド層２３は、Ｉｎ組成比が０．５３から１まで変化するものである。
【００４０】
図５参照  
図５は、ＭＱＷ層３１のバンドダイヤグラムの拡大図であり、この場合のＭＱＷ層３１は、Ｚｎ組成比が０．５のアンドープのＺｎＣｄＳｅバリア層３２とアンドープのＩｎＰウエル層３３とを交互に積層させたものであるが、各ＩｎＰウエル層３３の膜厚は、ｎ+ 型ＺｎＣｄＳｅ電界降下層１５に向かって徐々に薄くなるようにするとともに、ＺｎＣｄＳｅバリア層３２の膜厚は、ｎ+ 型ＺｎＣｄＳｅ電界降下層１５に向かって徐々に厚くなるようにする。
【００４１】
この場合の量子井戸構造は、所謂タイプＩＩの量子井戸構造となり、ＩｎＰウエル層３３においては価電子帯側においてのみ量子準位が形成される。
【００４２】
図６参照  
図６は、ＭＱＷ層３１の逆バイアス印加時のバンドダイヤグラムの拡大図であり、各ＩｎＰウエル層３３における量子準位３４はＩｎＰウエル層３３の幅に応じて異なったエネルギー準位となり、逆バイアスの印加によりバンドが傾くことによって各ＩｎＰウエル層３３における異なった準位の量子準位３４が連続的に繋がることになる。
【００４３】
この本発明の実施例２においても、ＺｎＣｄＳｅホールイオン化増強層１６とＩｎＰ増倍層１７との間に、価電子帯側に約１．１ｅＶのエネルギー差ΔＥv があるので、ＩｎＰ増倍層に注入直後にイオン化が起こり、実効的にトンネル電流のない高速ＡＰＤの実現が可能になる。
【００４４】
また、本発明の実施例２の場合には、ＭＱＷ層３１を設けているので、グレーデッド層はＩｎＧａＡｓからＩｎＰに変化するＩｎＧａＡｓグレーデッド層で良くなり、電界降下層を後述のように各種の材料で構成する場合にも、電界降下層の禁制帯幅に合わせてグレーデッド層を変化させる必要がないのでグレーデッド層の形成が容易になる。
【００４５】
即ち、実施例１のようにＩｎＧａＡｓＰグレーデッド層を用いた場合には、禁制帯幅に合わせて４元の組成を微妙に変化させる必要があるが、ＭＱＷ層を介在させることによって、グレーデッド層は常に同じものを採用することができる。
【００４６】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載した条件・構成に限られるものではなく、各種の変更が可能であり、例えば、各実施例に記載した膜厚、キャリア濃度、組成比等の数値は記載した数値に限られるものではない。
【００４７】
例えば、上記の各実施例においては、ホールイオン化率増強層と増倍層との間の価電子帯におけるエネルギー差ΔＥv を、増倍層のイオン化しきい値エネルギー程度の１．１ｅＶとしているが、増倍層のイオン化しきい値エネルギー以下でも良く、例えば、増倍層をイオン化しきい値エネルギーが１．１ｅＶのＩｎＰで構成する場合には、エネルギー差ΔＥv は０．３ｅＶ以上であれば良い。
【００４８】
また、上記の各実施例においては、電界降下層とホールイオン化率増強層とを別体で構成しているが、電界降下層の増倍層側の一部をホールイオン化率増強層として機能させても良いものである。
この場合、増倍層との界面にノッチが形成されるが、ホールイオン化率の増強には充分に寄与することになる。
【００４９】
また、上記の各実施例においては、ホールイオン化率増強層としてＺｎＣｄＳｅを用いているが、ＺｎＣｄＳｅに限られるものではなく、ＺｎＣｄＳ，ＣｄＳＴｅ，ＭｇＺｎＳｅ，ＭｇＳｅＴｅ，ＭｎＳｅＳ，ＺｎＳｅＴｅ，ＺｎＳＴｅの三元結晶、或いは、ＣｄＭｇＳｅＳ，ＣｄＭｇＳＴｅ，ＣｄＭｇＳｅＴｅ，ＣｄＺｎＳｅＳ，ＣｄＺｎＳＴｅ，ＣｄＺｎＳｅＴｅ，ＺｎＭｇＳｅＳ，ＺｎＭｇＳＴｅ，ＺｎＭｇＳｅＴｅ，４元混晶を用いても良いものである。
【００５０】
また、上記の各実施例においては増倍層としてＩｎＰを用いているが、ＩｎＰに限られるものではなく、ＡｌＧａＳｂ、ＩｎＧａＡｓＰ、或いは、Ｇｅのようにホールのイオン化率が高い材料を用いても良いものである。
【００５１】
また、上記の実施例２においては、ＭＱＷ層におけるウエル層及びバリア層の両方の膜厚を変化させているが、両方変化させる必要は必ずしもなく、少なくともウエル層の膜厚を変化させれば良い。
【００５２】
また、上記の各実施例においては、単体のＡＰＤとして説明しているが、このような構成のＡＰＤは図９に示したようにテーパ導波路付きＡＰＤとして集積化しても良いものである。
【００５３】
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  ｎ型半導体層１上に少なくとも光吸収層２、電界降下層４、増倍層６、ｐ型半導体層７を順次積層したアバランシェフォトダイオードにおいて、前記電界降下層４の前記増倍層６に接する側の一部が、価電子帯のホール８からみたエネルギーが前記増倍層６の価電子帯のホール８からみたエネルギーより高いホールイオン化率増強層５の機能を有することを特徴とするアバランシェフォトダイオード。
（付記２）  ｎ型半導体層１上に少なくとも光吸収層２、電界降下層４、増倍層６、ｐ型半導体層７を順次積層したアバランシェフォトダイオードにおいて、前記電界降下層４と前記増倍層６との間に、価電子帯のホール８からみたエネルギーが前記増倍層６の価電子帯のホール８からみたエネルギーより高いホールイオン化率増強層５を挿入したことを特徴とするアバランシェフォトダイオード。
（付記３）  上記ホールイオン化率増強層５の価電子帯のホール８からみたエネルギーが前記増倍層６の価電子帯のホール８からみたエネルギーより、０．３ｅＶ以上高いことを特徴とする請求項１または２に記載のアバランシェフォトダイオード。
（付記４）  上記ホールイオン化率増強層５の価電子帯のホール８からみたエネルギーが前記増倍層６の価電子帯のホール８からみたエネルギーより、前記増倍層６におけるイオン化しきい値エネルギー以上高いことを特徴とする請求項１または２に記載のアバランシェフォトダイオード。
（付記５）  上記増倍層６がＩｎＰからなるとともに、上記ホールイオン化率増強層５がＩＩ−ＶＩ族化合物半導体混晶からなることを特徴とする請求項１乃至４のいずれか１に記載のアバランシェフォトダイオード。
（付記６）  上記光吸収層２と電界降下層４との間に、禁制帯幅が前記光吸収層２の禁制帯幅から前記電界降下層４に向かって徐々に変化するグレーデッド層３を設けたことを特徴とする請求項１乃至５のいずれか１に記載のアバランシェフォトダイオード。
（付記７）  上記光吸収層２と電界降下層４との間に、ホール８に対するウエル層の層厚が前記電界降下層４に向かって徐々に薄くなる多重量子井戸層を設けたことを特徴とする請求項１乃至５のいずれか１に記載のアバランシェフォトダイオード。
【産業上の利用可能性】
【００５４】
本発明の活用例としては、光通信システムを構成する半導体受光素子が典型的なものであるが、光通信システムに限られるものではなく、各種の用途の半導体受光素子にも適用されるものである。
【図面の簡単な説明】
【００５５】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１のＡＰＤの概略的バンドダイヤグラムである。
【図３】本発明の実施例１のＡＰＤの逆バイアス印加時の概略的バンドダイヤグラムである。
【図４】本発明の実施例２のＡＰＤの概略的バンドダイヤグラムである。
【図５】本発明の実施例２のＭＱＷ層のバンドダイヤグラムの拡大図である。
【図６】本発明の実施例２のＭＱＷ層の逆バイアス印加時のバンドダイヤグラムの拡大図である。
【図７】従来のＡＰＤの概略的バンドダイヤグラムである。
【図８】従来のＡＰＤにおける動作時の電界分布の説明図である。
【図９】従来のテーパ導波路付ＡＰＤの概略的斜視図である。
【図１０】トンネル電流の増倍層膜厚依存性の説明図である。
【符号の説明】
【００５６】
１  ｎ型半導体層
２  光吸収層
３  グレーデッド層
４  電界降下層
５  ホールイオン化率増強層
６  増倍層
７  ｐ型半導体層
８  ホール
１１  半絶縁性ＩｎＰ基板
１２  ｎ+ 型ＩｎＰ層
１３  ＩｎＧａＡｓ光吸収層
１４  ＩｎＧａＡｓＰグレーデッド層
１５  ｎ+ 型ＺｎＣｄＳｅ電界降下層
１６  ＺｎＣｄＳｅホールイオン化率増強層
１７  ＩｎＰ増倍層
１８  ｐ+ 型ＩｎＰ層
１９  ｎ側電極
２０  ｐ側電極
２１  電子
２２  ホール
２３  ＩｎＧａＡｓグレーデッド層
３１  ＭＱＷ層
３２  ＺｎＣｄＳｅバリア層
３３  ＩｎＰウエル層
４１  ｎ+ 型ＩｎＰ層
４２  ＩｎＧａＡｓ光吸収層
４３  ＩｎＧａＡｓグレーデッド層
４４  ｎ+ 型ＩｎＰ電界降下層
４５  ＩｎＰ増倍層
４６  ｐ+ 型ＩｎＰ層
４７  ｎ側電極
４８  ｐ側電極
５１  半絶縁性ＩｎＰ基板
５２  ｎ+ 型ＩｎＰ層
５３  ｎ側電極
５４  ｐ側電極
５５  ＩｎＧａＡｓ光導波層                                                      ５６  ＩｎＰクラッド層
５７  テーパ導波路
５８  ＩｎＰクラッド層
６１  受光部
６２  接続用光導波路
６３  テーパ導波路部
【図１】
2005276969.tif 000003
【図２】
2005276969.tif 000004
【図３】
2005276969.tif 000005
【図４】
2005276969.tif 000006
【図５】
2005276969.tif 000007
【図６】
2005276969.tif 000008
【図７】
2005276969.tif 000009
【図８】
2005276969.tif 000010
【図９】
2005276969.tif 000011
【図１０】
2005276969.tif 000012