(57)【要約】【課題】  ブートストラップキャパシタへの充電電流を制限するブートストラップキャパシタ充電回路を提供すること。【解決手段】  ブートストラップキャパシタ充電回路は、ブートストラップキャパシタと、前記ブートストラップキャパシタのための充電電流源に接続された制御端子によって制御される半導体スイッチと、レギュレーション電圧(regulation voltage)を有すると共に前記スイッチの前記制御端子に接続された電圧レギュレータ素子とを備え、前記スイッチは、二つの主端子、即ち前記充電電流源に接続された第１主端子および前記ブートストラップキャパシタに接続された第２主端子を備え、前記スイッチは、前記キャパシタをはさんで現れる電圧が前記電圧レギュレーション素子の前記レギュレーション電圧に概ね等しくなったときにオフになり、これにより前記ブートストラップキャパシタへの充電電流を制限する。【選択図】  図２
2005032260.tif 000002
【特許請求の範囲】
【請求項１】
ブートストラップキャパシタと、
前記ブートストラップキャパシタのための充電電流源に接続された制御端子によって制御される半導体スイッチと、
レギュレーション電圧を有すると共に前記スイッチの前記制御端子に接続された電圧レギュレータ素子とを備え、
前記スイッチは、二つの主端子、即ち前記充電電流源に接続された第１主端子および前記ブートストラップキャパシタに接続された第２主端子を備え、
前記スイッチは、前記キャパシタをはさんで現れる電圧が前記電圧レギュレーション素子の前記レギュレーション電圧に概ね等しくなったときにオフになり、これにより前記ブートストラップキャパシタへの充電電流を制限するブートストラップキャパシタ充電回路。
【請求項２】
前記充電電流源と前記半導体スイッチの前記制御端子との間に接続されたドロッピング抵抗を更に備えた請求項１記載のブートストラップキャパシタ充電回路。
【請求項３】
前記電圧レギュレーション素子はツェナーダイオードを含む請求項１記載のブートストラップキャパシタ充電回路。
【請求項４】
前記半導体スイッチは、バイポーラトランジスタを含む請求項１記載のブートストラップキャパシタ充電回路。
【請求項５】
前記半導体スイッチは、ＭＯＳＦＥＴを含む請求項１記載のブートストラップキャパシタ充電回路。
【請求項６】
前記半導体スイッチおよびツェナーダイオードはＩＣ内に配置された請求項１記載のブートストラップキャパシタ充電回路。
【請求項７】
前記半導体スイッチ、ツェナーダイオード、および抵抗は、ＩＣ内に配置された請求項２記載のブートストラップキャパシタ充電回路。
【請求項８】
前記ブートストラップキャパシタのための充電電流を半導体スイッチの制御端子に供給すると共に、前記半導体スイッチの前記主端子を含む伝導経路を通じて前記充電電流を前記ブートストラップキャパシタに供給するステップと、
前記ブートストラップキャパシタが所定の電圧に達したときに充電電流が前記ブートストラップキャパシタに流れ込むことを防止するために前記スイッチをオフにするステップと、
前記ブートストラップキャパシタの電圧が前記所定の電圧よりも低くなったときに前記スイッチをオンにするステップと
を備えるブートストラップキャパシタの充電方法。
【請求項９】
前記スイッチをオンおよびオフにするステップは、前記充電電流が与えられる電圧レギュレーション素子によって制御される請求項８記載の方法。
【請求項１０】
電力を節約し且つマイクロパワーモードで動作するために前記スイッチをオフにするステップを更に備えた請求項８記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ充電回路に関し、特に、ブートストラップキャパシタ(bootstrap capacitor)を充電する回路に関する。更に詳しくは、本発明は、わずかな充電電流を伴うブートストラップキャパシタ充電回路に関する。
【背景技術】
【０００２】
ブートストラップキャパシタは、通常、低レベルの電流供給を必要とする回路のための
電力源(source of power)を得るための電子回路でよく採用されている。ブートストラップ電源(bootstrap power supply)は、よく、駆動信号(drive signal)のような電子回路に存在する信号から引き出され、そして電荷が、電子回路の他の部分に電力を供給するのに使用するためにブートストラップキャパシタに蓄積される。その電圧は、回路の主供給電圧(main supply voltage)と異なる。図１は、一般的な従来技術のブートストラップ回路を示す。集積回路ＩＣは、信号、例えばパルス性(pulsating)の駆動信号または制御信号が現れる端子１０を備える。パルスが存在する間、抵抗ＲおよびブートストラップダイオードＤＢＳを通じて電荷蓄積キャパシタまたはブートストラップキャパシタＣＢＳに電流が供給される。ツェナーダイオードＤＺは、ＣＢＳをはさんで現れる電圧を制限するために採用され、そのために集積回路内の回路または集積回路外部にレギュレート(regulated)されたブートストラップ電圧源が供給される。図１において、ダイオードＤＺは、集積回路内部に示されているが、別個の外づけ部品であってもよい。同様に、抵抗ＲおよびダイオードＤＢＳは、ＩＣ内部にあってもよく、または図に示されるように外部にあってもよい。しかしながら、一般にブートストラップキャパシタＣＢＳは、その大きさ故に外づけの部品である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来技術の設計に関する問題は、供給ライン端子１０にパルスが現れているときには、常にブートストラップキャパシタＣＢＳが充電しているということである。このことは、電力の浪費となる。ＣＢＳで給電される回路によっては、パルスがライン１０上に存在するときに常にＣＢＳを充電する必要はない。
【課題を解決するための手段】
【０００４】
従って、本発明の目的は、ブートストラップキャパシタに接続された回路による必要に応じてブートストラップキャパシタへの充電電流を制限するブートストラップキャパシタ充電回路を提供することにあり、これにより、効率を増加させると共に必要な電力(power needs)を低減する。
【０００５】
上記および他の目的は、ブートストラップキャパシタ充電回路により達成され、該ブートストラップキャパシタ充電回路は、ブートストラップキャパシタ(bootstrap capacitor)と、前記ブートストラップキャパシタのための充電電流源に接続された制御端子によって制御される半導体スイッチ(semiconductor switch)と、レギュレーション電圧(regulation voltage；規定電圧)を有すると共に前記スイッチの前記制御端子に接続された電圧レギュレータ素子(voltage regulator device)とを備え、前記スイッチは、二つの主端子(two main terminals)、即ち前記充電電流源に接続された第１主端子および前記ブートストラップキャパシタに接続された第２主端子を備え、前記スイッチは、前記キャパシタをはさんで現れる電圧が前記電圧レギュレーション素子の前記レギュレーション電圧に概ね等しくなったときにオフになり、これにより前記ブートストラップキャパシタへの充電電流を制限する。
【０００６】
本発明の目的は、また、ブートストラップキャパシタの充電方法によって達成され、該方法は、前記ブートストラップキャパシタ用の充電電流を半導体スイッチの制御端子に供給すると共に、前記半導体スイッチの前記主端子を含む伝導経路(conduction path)を通じて前記充電電流を前記ブートストラップキャパシタに供給するステップと、前記ブートストラップキャパシタが所定の電圧に達したときに充電電流が前記ブートストラップキャパシタに流れ込むことを防止するために前記スイッチをオフにするステップと、前記ブートストラップキャパシタの電圧が前記所定の電圧よりも低くなったときに前記スイッチをオンにするステップとを備える。
従って、本発明は、電力を節約し、そして、いわゆる“マイクロパワーモード”の動作に特に有用である。
【０００７】
本発明の他の目的、特徴および利点は、添付の図面を参照する本発明の以下の詳細な説明から明らかになるであろう。
【発明を実施するための最良の形態】
【０００８】
本発明は、図面を参照して次の詳細な説明において更に詳しく説明されるであろう。ここで、図１は、従来技術に係るブートストラップキャパシタ充電回路を示し、図２は、本発明の回路を示し、図３は、本発明に係る回路の他の実施例を示し、図４は、本発明の説明を補足する波形を示す。
【０００９】
再び図面を参照すると、図２は、所要電力(power requirement)を低減することの必要に応じてブートストラップキャパシタへの充電電流を制限する本発明による回路を示す。本発明による回路は、抵抗Ｒ、トランジスタＱＢＳ、ツェナーダイオードＤＺ、およびブートストラップキャパシタＣＢＳを備える。電圧またはパルスがライン１０に存在するとき、電流は、抵抗Ｒを通り、ツェナーダイオードＤＺを通って流れる。もし電圧が十分であれば、ツェナーダイオードＤＺは、そのツェナー電圧でアバランシェ(avalanche)を起こす。トランジスタＱＢＳは、一般には0.7ボルトのしきい値電圧ＶＢＥを越えるとすぐにオンになる。従って、電流は、端子１０からトランジスタＱＢＳのコレクタ−エミッタ経路を通じて流れ、これにより、ブートストラップキャパシタＣＢＳを充電する。ブートストラップキャパシタＣＢＳにより給電される電子回路の需要(demand)に応じて、キャパシタＣＢＳがツェナーダイオードＤＺのツェナー電圧に充電すれば、ベース−エミッタ電圧が、トランジスタＱＢＳをオンにするしきい値よりも低くなるので、トランジスタＱＢＳはオフになる。キャパシタＣＢＳをはさんで現れる電圧が、トランジスタＱＢＳのしきい値分だけツェナー電圧より下に減少すると、トランジスタＱＢＳが再びオンになり、そして電流が再びキャパシタＣＢＳに流れ込む。従って、キャパシタＣＢＳへの充電電流は制限され、そして、キャパシタＣＢＳに蓄積された電荷によって給電される負荷に基づき必要に応じて電流がキャパシタＣＢＳに流れるのみである。
【００１０】
図３は、ＭＯＳＦＥＴ Ｑ’ＢＳを用いた別の実施例を示す。この回路は、実質的に同じように動作する。ＭＯＳＦＥＴのオンしきい値電圧(on threshold voltage)は、バルク(bulk)または基板(substrate)の接続に依存し、もし基板がソースに接続されていなければ、大きな値である。例えば、もし基板がソースに接続されていれば、ＶＴＨは約１Ｖである。もし基板がソースに接続されていなければ、ＶＴＨは約３Ｖである。バイポーラは必ずしも利用できるとは限らず、従ってＭＯＳＦＥＴの使用が必要であるかもしれない。
【００１１】
図４は、従来技術の回路と本発明による回路の動作の比較を示す。同図に示されるように、従来技術の回路において、負荷が存在せず且つ端子１０にＤＣ電圧が供給されると仮定すれば、キャパシタが描く電流は一定である。対照的に、本発明の回路では、端子１０で一定のＤＣ電圧を仮定し且つ負荷がないとすれば、キャパシタは充電され、そして、一旦、キャパシタを通して流れる電流がツェナーダイオードアバランシェ電圧に概ね等しい電圧に到達すると、該キャパシタを通して流れる電流は減少する。
【００１２】
本発明は、本明細書の特定の実施例に関して説明されたが、多くの他の変形および修正および他の使用は当業者には明らかになるであろう。従って本発明は、本明細書における特定の開示に制限されるべきではなく、添付の特許請求の範囲によってのみ制限される。
【図面の簡単な説明】
【００１３】
【図１】従来技術に係るブートストラップキャパシタ充電回路を示す図である。
【図２】本発明の回路を示す図である。
【図３】本発明に係る回路の他の実施例を示す図である。
【図４】本発明の説明を補足する波形図である。
【符号の説明】
【００１４】
１０  ライン
Ｒ  抵抗
ＤＺ  ツェナーダイオード
ＱＢＳ  トランジスタ
ＣＢＳ  ブートストラップキャパシタ
【図１】
2005032260.tif 000003
【図２】
2005032260.tif 000004
【図３】
2005032260.tif 000005
【図４】
2005032260.tif 000006