(57)【要約】      （修正有）【課題】  金属コンタクト構造およびその製造方法を提供する。【解決手段】  金属コンタクトは、層間誘電体を貫通して、トランジスタの金属ゲート電極１１２などの金属構造と電性接続される。導電層１４０は、金属層１５０と金属ゲート１１２との間に提供される。導電層は、一層以上のバリヤ層、接着層またはエッチング停止層を提供する。導電層は、元素金属、金属合金、金属窒化物、金属酸化物またはそれらの組合せからなる。また、導電層はポリシリコンから形成してもよい。【選択図】  図１Ｅ
2005203773.tif 000002
【特許請求の範囲】
【請求項１】
金属ゲート電極を有するトランジスタが形成されている半導体基板と、
前記金属ゲート電極上に設けられている層間誘電体層と、
前記層間誘電体層を貫通して前記金属ゲート電極まで達するように形成されたコンタクトホールとを備える半導体装置であって、
前記コンタクトホールは第１の金属層で充填されて、前記第１の金属層と前記金属ゲート電極との間に導電層が設けられることを特徴とする半導体装置。
【請求項２】
最低フィーチャサイズは、６５ｎｍ以下であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記金属ゲート電極は、元素金属、金属合金、金属窒化物、金属酸化物およびそれらの組合せからなるグループから選択されることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記導電層は、ポリシリコン、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記金属ゲート電極と前記半導体基板との間にゲート誘電体層が設けられていることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記ゲート誘電体層は、等価酸化物の厚みが５０Å以下であることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記ゲート誘電体層は、ケイ素含有材料、酸素含有材料、窒素含有材料または５０以下の誘電率を有する遷移金属酸化物であることを特徴とする請求項５記載の半導体装置。
【請求項８】
前記導電層は、バリヤ層または接着層であることを特徴とする請求項１記載の半導体装置。
【請求項９】
前記導電層は、厚さが５Å以上５００Å以下であることを特徴とする請求項１記載の半導体装置。
【請求項１０】
前記第１の金属層は、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなることを特徴とする請求項１記載の半導体装置。
【請求項１１】
基板を準備するステップと、
前記基板上にゲート誘電体を形成するステップと、
前記ゲート誘電体上に金属ゲート電極を形成するステップと、
前記金属ゲート電極に隣接する前記基板上にソース／ドレイン領域を形成するステップと、
前記金属ゲート電極上に層間誘電体を形成するステップと、
少なくとも一部が前記金属ゲート電極上に位置するように前記層間誘電体中にコンタクトホールを形成するステップと、
前記金属ゲート電極と電性接続するように、前記コンタクトホール中に導電層を形成するステップと、
前記コンタクトホール中の前記導電層上に金属コンタクトを形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
最低フィーチャサイズが、６５ｎｍ以下であることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記金属ゲート電極は、元素金属、金属合金、金属窒化物、金属酸化物およびそれらの組合せからなるグループから選択することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１４】
前記導電層は、ポリシリコン、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１５】
前記ゲート誘電体層は、等価酸化物の厚みが５０Å以下であることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１６】
前記ゲート誘電体層は、ケイ素含有材料、酸素含有材料、窒素含有材料または５０以下の誘電率を有する遷移金属酸化物であることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１７】
前記導電層は、バリヤ層または接着層であることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１８】
前記導電層は、厚さが５Å以上５００Å以下であることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１９】
前記金属コンタクトは、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなることを特徴とする請求項１１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に半導体装置に適用する金属コンタクト構造に関する。
【背景技術】
【０００２】
相補型金属酸化膜半導体（complementary metal-oxide-semiconductor：ＣＭＯＳ）技術は、超ＬＳＩ（ultra-large scale integrated：ＵＬＳＩ）回路の製造に使用されている今日主流の半導体技術である。現在のＣＭＯＳトランジスタは、一般にポリシリコンをＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのゲート電極として使用し、ポリシリコンをｎ型ドーパントでドーピングしてＮＭＯＳトランジスタを形成し、ｐ型ドーパントでドーピングしてＰＭＯＳトランジスタを形成する。
【０００３】
層間誘電体は、一般にＣＭＯＳトランジスタ上に形成され、コンタクトプラグを層間誘電体に貫通させてポリシリコンゲート電極まで形成する。コンタクトプラグは、銅、タングステンなどの金属で充填される。金属とポリシリコンとの接触を向上させるために、ポリシリコンの表面は往々にしてシリサイド化される。
【０００４】
しかしながら、ポリシリコンゲートはゲート空乏化を示し、閾値電圧を最適化することが困難であった。また、ポリシリコンゲートをドーピングする量には限界があったため、閾値電圧上のドーピングによる効果は制限された。そして、これはポリシリコンゲートなどのポリシリコン構造のフィーチャサイズ（feature size）を低減させる量を制限した。
【０００５】
これらの問題を解決するために、金属ゲートの利用が試みられてきた。金属ゲートは一般に、例えば異なる動作特性を有する金属を利用することにより、チャネルをより小さく設計して、閾値電圧を最適化することができる。
【０００６】
金属ゲートの動作特性、特に仕事関数は、層間金属コンタクトにより変化する。金属ゲートの仕事関数が変化する場合、周知されて予測可能な方法により回路設計を行うことは困難であった。そして、この問題は、仕事関数の変化が装置の動作に非常に大きな影響を与える６５ｎｍ以下の小型設計などの場合に更に大きな問題となった。
【０００７】
従って、ゲート電極の仕事関数を実質的に維持することのできる金属コンタクト構造が必要であった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、上述の問題を解決するために半導体装置に適用するメタル−メタル接触（metal-to-metal contact）構造を提供することにある。
【課題を解決するための手段】
【０００９】
上述の目的を達成するために、本発明は金属コンタクト構造およびその製造方法を提供する。本発明の一実施形態において、コンタクト構造は基板上において層間誘電体を貫通して金属構造まで達するように形成される。金属構造は、例えばトランジスタの金属ゲート電極または中間金属層コンタクトパッドである。コンタクト構造は、金属コンタクトと金属構造との間に設けられる導電層を含むことが好ましい。一実施形態において、導電層は、例えば、元素金属、金属合金、金属シリサイド、金属窒化物、金属酸化物またはそれらの組合せからなる。もう一つの実施形態の導電層はポリシリコンからなる。
【００１０】
第１実施形態において、金属ゲート電極などの金属構造は、従来の工程技術により形成される。層間誘電体層は、金属構造上に形成され、コンタクトホールは、金属構造上において層間誘電体を貫通して形成される。導電層は、コンタクトホール中に形成され、そのコンタクトホールには導電材料が充填される。この実施形態において、導電層は、例えば、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなる。もう一つの実施形態の導電層はポリシリコンからなる。
【００１１】
第２実施形態において、金属ゲート電極などの金属構造は、従来の工程技術により形成される。導電層は、少なくとも一部の金属構造上に形成されてパターニングされる。層間誘電体層は、金属構造上に形成され、コンタクトホールは金属構造上において層間誘電体を貫通して形成される。また、そのコンタクトホールには導電材料が充填される。この実施形態において、導電層は、例えば、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなる。もう一つの実施形態の導電層はポリシリコンからなる。
【発明の効果】
【００１２】
本発明の金属コンタクト構造およびその製造方法は、半導体装置に適用するメタル−メタル接触（metal-to-metal contact）構造を提供して従来技術の問題を解決することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の好適な実施形態の製造および使用方法を説明する。なお、本発明は、多様で適切な状況において実施することができ、多様な応用が可能な発明の主旨と理解されるべきである。特に、本発明の実施形態の方法においては、トランジスタの金属ゲート構造と金属コンタクトとの間にメタル−メタル接触が形成される状況で説明されているが、当該技術に習熟している者なら分かるように、ここで説明されているものは、メタル−メタル接触を使用する如何なる種類の装置または構造を形成するために使用されるものと理解されるべきである。従って、以下で述べる特定の実施形態は、本発明の製造および使用方法を特定方法によって説明しているだけのものであり、本発明を限定するものではない。
【００１４】
ここで述べる実施形態は、特に６５ｎｍ以下に設計されるものに有用である。上述したように、金属ゲートは、閾値電圧を大幅に制御することができるため、チャネルをより小さくすることができる。この特長を最大限利用するために、コンタクトと良好な導電接続を行い、金属ゲートと一般に金属であるコンタクトとの間の相互拡散率を制限する必要がある。そのため、本実施形態は、金属ゲートと金属コンタクトとの間に導電層を提供する。導電層は、例えば、元素金属、金属合金、金属窒化物、金属酸化物、ポリシリコンまたはそれらの組合せなどからなる。好適な実施形態においては、導電層が選択され、導電層は、金属ゲートと金属コンタクトとの間に良好な接触を提供する接着層を提供し、金属ゲートと金属コンタクトとの間の相互拡散率を制限するバリヤ層が提供される。また、ある実施形態においては、製造する際にエッチング停止層を提供することができる材料を選択することが好ましい。
【００１５】
（第１実施形態）
図１Ａから図１Ｅは、本発明の第１実施形態による各ステップを示す半導体ウェハー１００の部分断面図である。ステップは図１Ａから始まり、図１Ａにおいて、半導体ウェハー１００は、その上にトランジスタ１０４が設けられた基板１０２を備える。基板１０２はシリコン基板であることが好ましく、それは一般にアンドープであるか低濃度にドーピングされている。あるいは、替わりにゲルマニウム、シリコンゲルマニウム、傾斜シリコンゲルマニウム、半導体−絶縁体（semiconductor-on-insulator）、炭素、クォーツ、サファイヤ、ガラスまたは酸化物などのその他の材料を基板１０２に使用することもできる。
【００１６】
トランジスタ１０４は、金属ゲート電極１１２、ソース／ドレイン領域１１８および金属ゲート電極１１２と基板１０２との間に形成されるゲート誘電体層１１６を備える。スペーサ１２０は、金属ゲート電極１１２の一側に形成される。そして、第１の層間誘電体層１２２を素子間にある間隙に充填して実質的な平面とする。第１の層間誘電体層１２２の平面は、金属ゲート電極１１２を停止層とした化学的機械研磨（chemical mechanical polishing：ＣＭＰ）により形成される。図１Ａの構造は、ＮＭＯＳ構造、ＰＭＯＳ構造またはそれらの組合せを含む従来技術の標準的な工程により製造される。
【００１７】
ゲート誘電体層１１６は、高誘電体材料、ケイ素含有材料、酸素含有材料、窒素含有材料などであることが好ましい。また、ゲート誘電体層１１６は、約５０以下の誘電率を有する遷移金属酸化物により形成されてもよい。ゲート誘電体層１１６は、等価酸化物の厚み（equivalent oxide thickness：ＥＯＴ）が約５０Å以下であることが好ましい。
【００１８】
金属ゲート電極１１２は、例えば、元素金属、金属合金、金属窒化物、金属酸化物またはそれらの組合せなどからなる二重金属層のゲート電極といった一つ以上の層により構成される。適当な材料には、チタン、窒化チタン、モリブデン、タンタル、アルミニウム、窒化タンタル、ルテニウム、ニオブ、ジルコニウム、タングステン、ニッケル、窒化モリブデン、コバルト、酸化ルテニウム、マグネシウム、白金、銅、エルビウム、銀、パラジウム、イリジウムまたはそれらの組合せが含まれる。しかし、金属ゲート電極１１２は、ジルコニウム、エルビウム、アルミニウムまたはそれらの組合せなどを含んで厚さが約１００Å以下であればなお好ましい。
【００１９】
第２の層間誘電体層１２４は、第１の層間誘電体層１２２および金属ゲート電極１１２上に堆積される。第１の層間誘電体層１２２および第２の層間誘電体層１２４は、一般に、例えば化学気相成長（chemical vapor deposition：ＣＶＤ）などの成長法で酸化ケイ素により形成される。
【００２０】
図１Ｂは、コンタクトホール１３０が第２の層間誘電体層１２４中に形成された後の図１Ａの半導体ウェハー１００を示す部分断面図である。コンタクトホール１３０は、第２の層間誘電体層１２４および後続の層間誘電体（ＩＬＤ）層（図示せず）上に形成される金属ライン（図示せず）間を接続する。第２の層間誘電体層１２４は、従来技術のフォトリソグラフィ技術によりパターニングされることが好ましい。一般のフォトリソグラフィ技術により、マスク、露光および現像を行って第２の層間誘電体層１２４の一部を露出させ、フォトレジスト材を堆積させる。残りのフォトレジスト材は、エッチングなどといった後続の工程ステップから下にある材料を保護する。好適な実施形態において、フォトレジスト材を利用してパターニングしたマスクを形成し、コンタクトホール１３０を定義する。エッチング工程は、異方性または等方性でもよいが、異方性ドライエッチングであればなお好ましい。
【００２１】
図１Ｃは、第１の導電層１４０が形成された後の図１Ｂの半導体ウェハー１００を示す部分断面図である。第１の導電層１４０は、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せなどからなることが好ましい。適当な材料には、チタン、窒化チタン、モリブデン、タンタル、アルミニウム、窒化タンタル、ルテニウム、ニオブ、ジルコニウム、タングステン、ニッケル、窒化モリブデン、コバルト、酸化ルテニウム、マグネシウム、白金、銅、エルビウム、銀、パラジウム、イリジウムまたはそれらの組合せが含まれる。また、第１の導電層１４０は、金属ゲート電極１１２と同じタイプでないことが好ましい。この方式においては、第１の導電層１４０が選択されるため、第１の導電層１４０は金属ゲート電極１１２と第２の金属層１５０との間の接着層として働き、それは図１Ｄで以下において説明する。本実施形態の金属ゲート電極１１２は、ジルコニウム、エルビウム、アルミニウムまたはそれらの組合せなどにより形成され、第１の導電層１４０は、窒化チタン、窒化タンタルなどから形成される。
【００２２】
第１の導電層１４０は、例えば、スパッタリングまたは化学気相成長（ＣＶＤ）により形成される。第１の金属層１４０は、５０〜１００Åであることが好ましく、約１００Åであればなお好ましい。
【００２３】
もう一つの実施形態において、第１の導電層１４０は、ポリシリコン、アモルファスシリコンなどの半導体材料を含むが、それはポリシリコンであることが好ましい。ポリシリコンは、ドープされるかアンドープにより堆積される。例えば、第１の導電層１４０は、低圧化学気相成長（low-pressure chemical vapor deposition：ＬＰＣＶＤ）によりアンドープポリシリコンが堆積されて形成される。ポリシリコンは、例えば、窒素、燐、砒素、アンチモンなどの他のｎ型ドーパントによりドーピングされるか、例えば、硼素、アルミニウム、ガリウム、インジウムなどの他のｐ型ドーパントによりドーピングされる。ポリシリコン層は、例えば、インサイチュドープト（in-situ doped）ポリシリコンの炉内堆積によって堆積される。
【００２４】
この実施形態において、第１の導電層１４０の厚さは、ポリシリコンの厚さと金属ゲート電極１１２の厚さとの比率が３以上であることが好ましい。そして、ポリシリコン層は３００〜１８００Åであることが好ましい。
【００２５】
図１Ｄは、第２の金属層１５０が第１の導電層１４０上に堆積された後の半導体ウェハー１００を示す部分断面図である。第２の金属層１５０は、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せなどからなることが好ましい。第２の金属層１５０は、銅であればなお好ましい。また、他の適当な材料には、チタン、窒化チタン、モリブデン、タンタル、アルミニウム、窒化タンタル、ルテニウム、ニオブ、ジルコニウム、タングステン、ニッケル、窒化モリブデン、コバルト、酸化ルテニウム、マグネシウム、白金、エルビウム、銀、パラジウム、イリジウムまたはそれらの組合せが含まれる。
【００２６】
第２の金属層１５０は、例えばスパッタリングまたは化学気相成長（ＣＶＤ）により形成される。第２の金属層１５０は、コンタクトホール１３０を完全に充填するのに十分な厚さにまで堆積することが好ましい。
【００２７】
図１Ｅは、平坦化工程が行われた後の図１Ｄの半導体ウェハー１００を示す部分断面図である。半導体ウェハー１００は、一般に化学的機械研磨（ＣＭＰ）により平坦化を行う。その後、金属層の堆積およびパターニング、ビア形成などの標準的な工程技術により半導体装置を製造する。
【００２８】
（第２実施形態）
図２Ａから図２Ｆは、本発明の第２実施形態による各ステップの半導体ウェハー２００を示す部分断面図である。ステップは図２Ａから始まり、その上にトランジスタを備えた半導体ウェハー２００を準備する。図中の符号は、半導体ウェハー２００上に形成されていた第２の層間誘電体層１２４以外、図１Ａで示した構成要素を参照すること。半導体ウェハー２００は、従来技術による標準的な工程により形成される。
【００２９】
図２Ｂは、第１の導電層２３０が形成されてパターニングされた後の図２Ａの半導体ウェハー２００を示す。第１の導電層２３０は、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せなどからなることが好ましい。適当な材料には、チタン、窒化チタン、モリブデン、タンタル、アルミニウム、窒化タンタル、ルテニウム、ニオブ、ジルコニウム、タングステン、ニッケル、窒化モリブデン、コバルト、酸化ルテニウム、マグネシウム、白金、銅、エルビウム、銀、パラジウム、イリジウムまたはそれらの組合せが含まれる。第１の導電層２３０は、窒化チタン、窒化タンタルなどからなればより好ましい。また、第１の導電層２３０は、金属ゲート電極１１２と同じタイプの金属でないことが好ましい。この方式においては、第１の導電層２３０が選択され、金属ゲート電極１１２と第２の金属層２６０との間の接着層およびバリヤ層として働くが、それは図２Ｄを参照しながら以下において説明する。
【００３０】
第１の導電層２３０は、例えば、スパッタリングまたはＣＶＤにより形成される。第２の金属層２６０は、５０〜１００Åであることが好ましく、約１００Åであればなお好ましい。
【００３１】
形成された後、第１の導電層２３０は標準的なフォトリソグラフィ技術によりパターニングされる。一般に、フォトレジスト材は、堆積、マスク、露光および現像が行われて第１の導電層２３０の不必要な材料の一部を露出させ、それは後続のエッチング工程により除去される。好適な実施形態において、第１の導電層２３０は窒化チタン、窒化タンタルなどからなり、エッチング工程は異方性ドライエッチングにより行われる。
【００３２】
もう一つの実施形態において、第１の導電層２３０は、ポリシリコン、アモルファスシリコンなどの半導体材料を含むが、それはポリシリコンであることが好ましい。ポリシリコンはドープされるかアンドープにより堆積される。例えば、第１の導電層２３０は、低圧化学気相成長（low-pressure chemical vapor deposition：ＬＰＣＶＤ）によりアンドープポリシリコンが堆積されて形成される。ポリシリコンは、例えば、窒素、燐、砒素、アンチモンなどの他のｎ型ドーパントによりドーピングされるか、例えば、硼素、アルミニウム、ガリウム、インジウムなどの他のｐ型ドーパントによりドーピングされる。ポリシリコン層は、例えば、インサイチュドープト（in-situ doped）ポリシリコンの炉内堆積などによって堆積される。
【００３３】
このもう一つの実施形態において、第１の導電層の厚さは、ポリシリコンの厚さと金属ゲート電極１１２の厚さとの比率が３以下であることが好ましい。そして、ポリシリコン層は、３００〜１８００Åであることが好ましい。
【００３４】
図２Ｃは、第２の層間誘電体層２４０が形成された後の図２Ｂの半導体ウェハー２００を示す部分断面図である。第２の層間誘電体層２４０は、例えば、化学気相成長（ＣＶＤ）などの成長方法により形成される酸化ケイ素を含む。第２の層間誘電体層２４０の厚さは、約１０００〜６０００Åであることが好ましく、約４０００Åであればなお好ましい。
【００３５】
図２Ｄは、第２の層間誘電体層２４０中にコンタクトホール２５０が形成された後の図２Ｃの半導体ウェハー２００を示す部分断面図である。第２の層間誘電体層２４０は、公知のフォトリソグラフィ技術およびエッチングによりパターニングされることが好ましい。エッチング工程は、ウェットまたはドライ、異方性または等方性でもよいが、異方性ドライエッチング工程であることが好ましい。
【００３６】
本実施形態において、コンタクトホール２５０を形成するとき、第１の導電層２３０はエッチング停止層の働きをする。つまり、上述のエッチング工程は、好適には第２の層間誘電体層２４０と第１の導電層２３０との間に高いエッチング選択比を有するため、第２の層間誘電体層２４０は第１の導電層２３０よりも高い比率でエッチングされる。当該技術に習熟している者なら分かるように、エッチング停止層を利用することにより、エッチング工程は金属ゲート電極１１２にダメージを与えず、より予測可能で確実な動作特性を提供することができる。
【００３７】
図２Ｅは、第２の金属層２６０が第１の導電層２３０上に堆積された後の図２Ｄの半導体ウェハー２００を示す部分断面図である。第２の金属層２６０は、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せなどからなることが好ましい。第２の金属層２６０は、銅であればなお好ましい。また、他の適当な材料には、チタン、窒化チタン、モリブデン、タンタル、アルミニウム、窒化タンタル、ルテニウム、ニオブ、ジルコニウム、タングステン、ニッケル、窒化モリブデン、コバルト、酸化ルテニウム、マグネシウム、白金、エルビウム、銀、パラジウム、イリジウムまたはそれらの組合せが含まれる。
【００３８】
第２の金属層２６０は、例えばスパッタリングまたは化学気相成長（ＣＶＤ）により形成される。第２の金属層２６０は、コンタクトホール２５０を完全に充填するのに十分な厚さにまで堆積することが好ましい。一実施形態において、コンタクトホール２５０は、厚さが約４０００Å、幅が約９０Åであり、第２の金属層２６０の厚さは約１０〜６００Åであることが好ましく、約３００Åであればなお好ましい。
【００３９】
図２Ｆは、平坦化工程が行われた後の図２Ｅの半導体ウェハー２００を示す部分断面図である。半導体ウェハー２００は、一般に酸化スラリーを使用する化学的機械研磨（ＣＭＰ）により平坦化を行う。従って、金属層の堆積およびパターニング、ビア形成などの標準的な工程技術により半導体装置は製造される。
【００４０】
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術に熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。例えば、本実施形態では一つのトランジスタの製造を説明したが、本発明は、金属部を金属コンタクト構造へ利用することに有利な複数のトランジスタまたはその他の半導体構造の製造へも応用することができる。また、例えば、様々な種類の材料や厚さなども本発明の範囲内に含まれると理解されるべきである。従って本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００４１】
【図１Ａ】本発明の第１実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
【図１Ｂ】本発明の第１実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
【図１Ｃ】本発明の第１実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
【図１Ｄ】本発明の第１実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
【図１Ｅ】本発明の第１実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
【図２Ａ】本発明の第２実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
【図２Ｂ】本発明の第２実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
【図２Ｃ】本発明の第２実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
【図２Ｄ】本発明の第２実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
【図２Ｅ】本発明の第２実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
【図２Ｆ】本発明の第２実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
【符号の説明】
【００４２】
１００  半導体ウェハー、１０２  基板、１０４  トランジスタ、１１２  金属ゲート電極、１１６  ゲート誘電体層、１１８  ソース／ドレイン領域、１２０  スペーサ、
１２２  第１の層間誘電体層、１２４  第２の層間誘電体層、１３０  コンタクトホール、１４０  第１の導電層、１５０  第２の金属層、２００  半導体ウェハー、２３０  第１の導電層、２４０  第２の層間誘電体層、２５０  コンタクトホール、２６０  第２の金属層
【図１Ａ】
2005203773.tif 000003
【図１Ｂ】
2005203773.tif 000004
【図１Ｃ】
2005203773.tif 000005
【図１Ｄ】
2005203773.tif 000006
【図１Ｅ】
2005203773.tif 000007
【図２Ａ】
2005203773.tif 000008
【図２Ｂ】
2005203773.tif 000009
【図２Ｃ】
2005203773.tif 000010
【図２Ｄ】
2005203773.tif 000011
【図２Ｅ】
2005203773.tif 000012
【図２Ｆ】
2005203773.tif 000013