(57)【要約】  【課題】電極パッドを備え、この電極パッドがほぼ完全に被覆された半導体装置およびその製造方法を提供する。  【解決手段】一方表面に、活性層２および電極パッド３が形成されたウェハＷの当該一方表面を覆い、電極パッド３を露出する開口８ａが形成されたパッシベーション膜８が形成される。そして、開口８ａ近傍に、ニッケルなどからなる拡散防止プラグ４が選択的に形成される。次に、ウエハＷのパッシベーション膜８が形成された面に、シード層５が形成される。続いて、シード層５の上に、所定の位置にレジスト開口６ａを有するレジスト膜６が形成され（図３（ｄ））、レジスト開口６ａを介した電解めっきにより、レジスト開口６ａ内に金属からなる突起電極７が形成される（図３（ｅ））。その後、レジスト膜６が除去されて、突起電極７がシード層５から突出した状態にされる（図３（ｆ））。  【選択図】   図３
2005116632.tif 000002
【特許請求の範囲】
【請求項１】
電極が形成された半導体基板の当該電極が形成された面を覆い、所定の当該電極を露出させる開口が形成されたパッシベーション膜を形成する工程と、
上記パッシベーション膜の開口近傍にのみ、金属からなる拡散防止プラグを形成する工程と、
上記半導体基板の上記拡散防止プラグが形成された面に、金属材料を供給して当該金属からなるシード層を形成する工程と、
上記シード層を覆い、上記拡散防止プラグ上の上記シード層の所定の領域を露出させる開口が形成されたレジスト膜を形成する工程と、
上記レジスト膜の開口内に金属材料を供給して当該金属からなる突起電極を形成する工程と、
この突起電極を形成する工程の後に、上記レジスト膜を除去する工程と、
上記突起電極を形成する工程の後に、上記シード層を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
上記シード層を除去する工程が、エッチングにより上記シード層を除去するエッチング工程を含み、
上記拡散防止プラグが、上記シード層より、上記エッチング工程で用いるエッチング媒体に対するエッチングレートが低い金属材料からなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
上記拡散防止プラグを形成する工程が、無電解めっき法により上記半導体基板上の所定の電極上に金属材料を供給して、当該金属からなる拡散防止プラグを形成する工程を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
上記シード層と上記突起電極とが、同一の金属材料からなることを特徴とする請求項１ないし３のいずれかに記載の半導体装置の製造方法。
【請求項５】
上記レジスト膜が感光性を有する材料からなり、
上記レジスト膜を形成する工程が、上記レジスト膜を所定のパターンのマスクを介して露光した後現像することにより上記開口を形成する工程を含むことを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法。
【請求項６】
上記突起電極を形成する工程が、電解めっき法により、上記シード層の上記所定の領域に金属材料を供給する工程を含むことを特徴とする請求項１ないし５のいずれかに記載の半導体装置の製造方法。
【請求項７】
上記シード層を除去する工程が、乾式の異方性エッチング法により、上記シード層において上記突起電極から露出した部分のみを除去する工程を含むことを特徴とする請求項１ないし６のいずれかに記載の半導体装置の製造方法。
【請求項８】
上記シード層を除去する工程が、ウェットエッチング法により、上記シード層において上記突起電極から露出した部分のみを除去する工程を含むことを特徴とする請求項１ないし６のいずれかに記載の半導体装置の製造方法。
【請求項９】
上記レジスト膜の上記開口の幅が、上記拡散防止プラグの幅より大きいことを特徴とする請求項１ないし８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
半導体基板と、
この半導体基板上に形成された電極と、
上記半導体基板の上記電極が形成された面を覆い、所定の上記電極を露出させる開口が形成されたパッシベーション膜と、
このパッシベーション膜の開口近傍に形成され、上記電極に電気接続された拡散防止プラグと、
この拡散防止プラグ上に形成されたシード層と、
このシード層上に形成された突起電極とを含み、
上記半導体基板を垂直に見下ろす平面視において、上記シード層の形成領域が上記拡散防止プラグの形成領域をほぼ完全に含んでおり、
上記突起電極の幅が、上記拡散防止プラグの幅より大きく、
上記拡散防止プラグが露出されていないことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関し、特に、半導体基板上に狭ピッチで配置された突起電極を有する半導体装置の製造方法およびその製造方法により得られた半導体装置に関する。
【背景技術】
【０００２】
半導体装置の実装技術として、半導体チップをパッケージングしないで直接他の配線基板に接続する、いわゆるフリップチップ接続がある。フリップチップ接続のための半導体チップには突起電極が形成されており、突起電極を介して配線基板に形成された電極パッド等と接合できるようになっている。
図６は、突起電極が形成された従来の半導体装置の図解的な断面図である。
【０００３】
この半導体装置は、パッケージングされていない半導体基板１０９を有しており、いわゆるフリップチップ接続が可能である。半導体基板１０９の一方表面には、機能素子（デバイス）や配線を含む活性層（能動層）１０２が形成されている。活性層１０２上の所定の位置には、金属からなり、活性層１０２の機能素子に電気的に接続された電極パッドおよび配線（以下、これらを総称して「電極パッド」という。）１０３が形成されている。
【０００４】
活性層１０２の上には、活性層１０２を保護するためのパッシベーション膜１０８が形成されている。パッシベーション膜１０８には、電極パッド１０３を露出させる開口１０８ａが形成されている。
パッシベーション膜１０８の開口１０８ａから露出した電極パッド１０３の上には、バリアメタル層(UBM ; Under Bump Metal)１０４およびシード層１０５を介して、突起電極１０７が形成されている。電極パッド１０３や活性層１０２は、バリアメタル層１０４により保護されている。
【０００５】
この半導体装置は、突起電極１０７を配線基板や他の半導体装置に形成された電極パッドなどに接合して、フリップチップ接続可能である。これにより、活性層１０２の機能素子を外部接続できる。
図７は、図６に示す半導体装置の製造方法を説明するための図解的な断面図である。
半導体ウエハなど、多数の半導体基板１０９に対応する領域が密に形成された半導体基板１０１の予め平坦化された一方表面に、機能素子や配線を含む活性層１０２が形成され、活性層１０２上の所定の位置に、活性層１０２の機能素子等を外部と電気的に接続するための電極パッド１０３が形成される。
【０００６】
次に、半導体基板１０１の上にパッシベーション膜１０８が形成され、このパッシベーション膜１０８に、電極パッド１０３を露出させるように、開口１０８ａが形成される。そして、以上の工程を経た半導体基板１０１の活性層１０２側の面に、バリアメタル層１０４が全面に形成される。そして、バリアメタル層１０４の上に、シード層１０５が全面に形成される。この状態が、図７（ａ）に示されている。
【０００７】
さらに、シード層１０５の上に、電極パッド１０３に対応する部分に開口１０６ａを有するレジスト膜（フォトレジスト）１０６が形成される（図７（ｂ）参照）。半導体基板１０１を垂直に見下ろす平面視において、開口１０６ａ内には、開口１０８ａが位置するようにされる。開口１０６ａは、半導体基板１０１にほぼ垂直な内側壁面を有している。
その後、電解めっきにより、レジスト膜１０６の開口１０６ａ内に突起電極１０７が形成される。この際、バリアメタル層１０４、および電解めっきを行う際めっき成長の起点となるシード層１０５を介してめっき液との間に電流が流される。これにより、シード層１０５上に銅などの金属が被着され、突起電極１０７が形成される。
【０００８】
突起電極１０７の形成は、突起電極１０７の厚さ（シード層１０５からの高さ）が、レジスト層１０６の厚さを超える前に終了される。これにより、突起電極１０７は、開口１０６ａ内にのみ存在する状態となる。この状態が、図７（ｃ）に示されている。
続いて、レジスト膜１０６が除去され、さらに、ドライエッチングにより、シード層１０５が、バリアメタル層１０４と突起電極１０７との間に存在する部分を除いて除去される。そして、ウェットエッチングにより、バリアメタル層１０４が、電極パッド１０３およびパッシベーション膜１０８とシード層１０５との間に存在する部分を除いて除去される。これにより、半導体基板１０１（パッシベーション膜１０８）から突出した突起電極１０７が得られる。
【０００９】
その後、半導体基板１０１が切断されて、半導体基板１０９の個片にされて、図６に示すような突起電極１０７を有する半導体装置が得られる。このような半導体装置の製造方法は、たとえば、下記非特許文献１に開示されている。
【非特許文献１】山本好明、「チッソのウェハバンピングサービス」、電子材料、１９９５年５月、ｐ．１０１−１０４
【００１０】
ところが、バリアメタル層１０４をウェットエッチングにより除去する際、エッチング量のコントロールが困難であり、突起電極１０７とパッシベーション膜１０８および電極パッド１０３との間のバリアメタル層１０４まで除去（オーバーエッチング）されることがある。このオーバーエッチング量、すなわち、半導体基板１０１を垂直に見下ろす平面視において、突起電極１０７の縁部から内方に向かう方向のエッチング量は、たとえば、２μｍ程度である。この場合、突起電極１０７の電極パッド１０３に対する接合強度が低下してしまう。
【００１１】
また、バリアメタル層１０４のオーバーエッチングが過度に進み、電極パッド１０３と突起電極１０７との間に存在するバリアメタル層１０４までエッチングされるに至った場合、電極パッド１０３には露出した（被覆されていない）領域が生じる。これは、電極バッド１０３の腐食等による信頼性の低下につながる。
以上の問題を回避するため、突起電極１０７の半導体基板１０１に沿う方向のサイズ（以下、「突起電極１０７の幅」という。）は、パッシベーション膜１０８からの電極パッド１０３の露出部の幅（開口１０８ａの幅）より、少なくとも片側２μｍ大きくしなければならない。
【００１２】
さらに、レジスト膜１０６の露光ズレや、電解めっきにより形成される突起電極１０７の幅のバラツキを考慮すると、突起電極１０７の幅は、パッシベーション膜１０８からの電極パッド１０３の露出部から片側５μｍ程度の大きなものとすることが必要である。つまり、電極パッド１０３のパッシベーション膜１０８からの露出幅を１μｍにしたとしても、突起電極１０７の幅は１１μｍ程度となってしまう。すなわち、突起電極１０７のサイズを小さくすること、すなわち突起電極１０７の微細化、および狭ピッチ化ができなかった。
【００１３】
また、パッシベーション膜１０８の開口１０８ａの内側壁面は、ストレート（半導体基板１０１に垂直）、または上に向かって拡開したテーパ状にされていることが好ましいが、逆テーパ状（下方（半導体基板１０１側）に向かって拡開したテーパ状）になる場合がある。
この場合、めっき（シード層１０５の）下地となるバリアメタル層１０４が異方性のスパッタなどにより形成されると、逆テーパ状の開口１０８ａ内側壁面付近をバリアメタル層１０４で覆うことができず、電極パッド１０３には露出した（バリアメタル層１０４で被覆されていない）領域が生じる。この場合、電極パッド１０３と突起電極１０７との間で金属拡散が生じること等により、信頼性が低下する。
【００１４】
さらに、めっき下地となるバリアメタル層１０４およびシード層１０５には、パッシベーション膜１０８の開口１０８ａによる段差が形成されている。このため、突起電極１０７の先端面（上面）は、この段差を反映して、図７に示すように中央部が窪んだ形状を有するようになる。このような突起電極１０７が形成された半導体装置は、配線基板に形成された電極パッド等に接合する際、突起電極１０７は配線基板の電極パッド等に良好に接続できず、機械的な接合不良および電気的な接続不良を生じる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
そこで、この発明の目的は、突起電極を備え、この突起電極の微細化、狭ピッチ化が可能な半導体装置の製造方法を提供することである。
この発明の他の目的は、突起電極を備え、この突起電極の先端面をほぼ平坦または凸形状にできる半導体装置の製造方法を提供することである。
この発明のさらに他の目的は、電極パッドを備え、この電極パッドをほぼ完全に被覆できる半導体装置の製造方法を提供することである。
【００１６】
この発明のさらに他の目的は、突起電極を備え、この突起電極の微細化、狭ピッチ化が可能な半導体装置を提供することである。
この発明のさらに他の目的は、突起電極を備え、この突起電極の先端面をほぼ平坦または凸形状にできる半導体装置を提供することである。
この発明のさらに他の目的は、電極パッドを備え、この電極パッドをほぼ完全に被覆できる半導体装置を提供することである。
【課題を解決するための手段】
【００１７】
上記の問題を解決するための請求項１記載の発明は、電極（３）が形成された半導体基板（Ｗ，９）の当該電極が形成された面を覆い、所定の当該電極を露出させる開口（８ａ）が形成されたパッシベーション膜（８）を形成する工程と、上記パッシベーション膜の開口近傍にのみ、金属からなる拡散防止プラグ（４）を形成する工程と、上記半導体基板の上記拡散防止プラグが形成された面に、金属材料を供給して当該金属からなるシード層（５，１８）を形成する工程と、上記シード層を覆い、上記拡散防止プラグ上の上記シード層の所定の領域を露出させる開口（６ａ，１６ａ）が形成されたレジスト膜（６，１６）を形成する工程と、上記レジスト膜の開口内に金属材料を供給して当該金属からなる突起電極（７，１７）を形成する工程と、この突起電極を形成する工程の後に、上記レジスト膜を除去する工程と、上記突起電極を形成する工程の後に、上記シード層を除去する工程とを含むことを特徴とする半導体装置（１０，１５）の製造方法である。
【００１８】
なお、括弧内の数字は後述の実施形態における対応構成要素等を示す。以下、この項において同じ。
この発明によれば、拡散防止プラグは、パッシベーション膜の開口近傍にのみ形成される。すなわち、拡散防止プラグは、従来の製造方法で形成されていたバリアメタル層のように、半導体基板全面に形成されるのではない。このため、突起電極形成後に実施されるシード層を除去する工程の後に、拡散防止プラグの一部を除去する必要がない。
【００１９】
また、拡散防止プラグが形成された後、拡散防止プラグの一部を除去しない場合、突起電極形成後の拡散防止プラグの形状は、初期形状にほぼ従う。このため、たとえば、拡散防止プラグがパッシベーション膜からの電極パッドの露出部をほぼ完全に被覆するように形成されると、その後の工程で、拡散防止プラグの形状変化はほとんどなく、電極パッドの当該露出部が、拡散防止プラグによりほぼ完全に覆われた状態が維持される。すなわち、従来の製造方法のように、バリアメタル層がオーバーエッチされ電極パッドが露出されるような事態は生じない。
【００２０】
このため、突起電極の電極パッドに対する接合強度の低下、および電極パッドの露出による信頼性の低下がない
以上のような理由により、従来の製造方法のように、オーバーエッチングのマージンを考慮して、突起電極の幅を大きくする必要はない。すなわち、拡散防止プラグの幅および突起電極の幅を小さくして、突起電極の微細化、および狭ピッチ化を達成できる。この半導体装置の製造方法により、たとえば、６μｍの幅を有し、ピッチが１０μｍで配列された突起電極を形成できる。
【００２１】
シード層を形成する工程は、半導体基板の拡散防止プラグが形成された面の全面にシード層を形成する工程を含んでいてもよい。この場合、複数の拡散防止プラグが形成されていると、これらの拡散防止プラグがシード層により電気的に短絡されるが、シード層を除去する工程により、複数の拡散防止プラグ間に存在するシード層を除去して、各拡散防止プラグを電気的に分離したものとすることができる。
【００２２】
拡散防止プラグを形成する工程は、パッシベーション膜の開口をほぼ完全に満たすように拡散防止プラグを形成する工程を含んでいてもよい。この場合、パッシベーション膜の開口による段差をなくして、シード層や突起電極を形成できるので、突起電極の先端面をほぼ平坦または凸形状に（突起電極の先端面に窪みが生じないように）することができる。この場合、この半導体装置を配線基板に形成された電極パッド等に接合する際、突起電極を配線基板の電極パッド等に対して、機械的に良好に接合するとともに、電気的に良好に接続できる。
【００２３】
請求項２記載の発明は、上記シード層を除去する工程が、エッチングにより上記シード層を除去するエッチング工程を含み、上記拡散防止プラグが、上記シード層より、上記エッチング工程で用いるエッチング媒体に対するエッチングレートが低い金属材料からなることを特徴とする請求項１記載の半導体装置の製造方法である。
この発明によれば、シード層がエッチングされて拡散防止プラグが露出し、シード層をエッチングするエッチング媒体に拡散防止プラグが曝された場合でも、拡散防止プラグはエッチングされにくい。
【００２４】
たとえば、シード層が金（Ａｕ）からなる場合、拡散防止プラグはニッケル（Ｎｉ）からなるものとすることができる。適当なエッチング媒体（たとえば、エッチング液）を選択することにより、このエッチング媒体に対して、金からなるシード層が容易にエッチングされ、ニッケルからなる拡散防止プラグがほとんどエッチングされないようにすることができる。
【００２５】
拡散防止プラグを形成する工程は、請求項３記載のように、無電解めっき法により上記半導体基板上の所定の電極上に金属材料を供給して、当該金属からなる拡散防止プラグを形成する工程を含んでいてもよい。
この場合、適当なめっき条件を選択することにより、電極パッドのパッシベーション膜からの露出部から、拡散防止プラグが成長していく。このため、パッシベーション膜による段差（パッシベーション膜の開口の内側壁面）が逆テーパ形状の場合においても、電極パッドの当該露出部を拡散防止プラグでほぼ完全に覆うことができる。
【００２６】
また、無電解めっき法により拡散防止プラグを形成することにより、パッシベーション膜の開口を拡散防止プラグでほぼ満たすことができる。これにより、上述のように、パッシベーション膜の開口による段差をなくして、突起電極の先端面をほぼ平坦または凸形状にすることができるとともに、電極パッドが露出しないようにして、信頼性を向上させることができる。
【００２７】
シード層は、請求項４記載のように、突起電極と同一の金属材料からなるものとすることができる。この場合、シード層を除去する工程において、シード層と突起電極とは同様のエッチングレートでエッチングされるため、突起電極とパッシベーション膜や拡散防止プラグとの間のシード層は、オーバーエッチングされない。
請求項５記載の発明は、上記レジスト膜が感光性を有する材料からなり、上記レジスト膜を形成する工程が、上記レジスト膜を所定のパターンのマスクを介して露光した後現像することにより上記開口を形成する工程を含むことを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法である。
【００２８】
この発明によれば、レジスト膜に、容易に微細な開口を形成することができるので、突起電極を形成する工程でこの開口内に金属材料を供給して、微細な（幅の狭い）突起電極を形成できる。
請求項６記載の発明は、上記突起電極を形成する工程が、電解めっき法により、上記シード層の上記所定の領域に金属材料を供給する工程を含むことを特徴とする請求項１ないし５のいずれかに記載の半導体装置の製造方法である。
【００２９】
この発明によれば、レジスト膜の所定の位置に形成された開口内へのみ金属材料が供給される。これにより、必要な領域にのみ金属材料を供給できるので、金属材料が、たとえば、金のような高価な材料を含む場合、コストを削減できる。
シード層を除去する工程は、請求項７記載のように、乾式の異方性エッチング法により、上記シード層において上記突起電極から露出した部分のみを除去する工程を含んでいてもよい。
【００３０】
乾式の異方性エッチングによりシード層を除去する場合は、シード層の除去時に突起電極は上面のみが選択的にエッチングされる。したがって、この発明によれば、シード層を除去する工程により、突起電極の幅はほとんど変化しない。すなわち、この製造方法によれば、小さな幅を有する突起電極を容易に形成できる。
また、シード層を除去する工程は、請求項８記載のように、ウェットエッチング法により、上記シード層において上記突起電極から露出した部分のみを除去する工程を含んでいてもよい。
【００３１】
ウェットエッチングにより、生産性を高くして、シード層を除去できる。
請求項９記載の発明は、上記レジスト膜の上記開口の幅が、上記拡散防止プラグの幅より大きいことを特徴とする請求項１ないし８のいずれかに記載の半導体装置の製造方法である。
この発明によれば、シード層を介して突起電極により完全に覆われた拡散防止プラグを形成できる。このため、シード層を除去する工程などにおいて、拡散防止プラグは容易に露出しないので、電極パッドがほぼ完全に拡散防止プラグで覆われた信頼性が高い半導体装置を製造できる。
【００３２】
突起電極材料、シード層、および拡散防止プラグの種類により、以上の方法の中から適当な方法を選択することができる。
請求項１０記載の発明は、半導体基板（９）と、この半導体基板上に形成された電極（３）と、上記半導体基板の上記電極が形成された面を覆い、所定の上記電極を露出させる開口（８ａ）が形成されたパッシベーション膜（８）と、このパッシベーション膜の開口近傍に形成され、上記電極に電気接続された拡散防止プラグ（４）と、この拡散防止プラグ上に形成されたシード層（５，１８）と、このシード層上に形成された突起電極（７，１７）とを含み、上記半導体基板を垂直に見下ろす平面視において、上記シード層の形成領域が上記拡散防止プラグの形成領域をほぼ完全に含んでおり、上記突起電極の幅が、上記拡散防止プラグの幅より大きく、上記拡散防止プラグが露出されていないことを特徴とする半導体装置（１０，１５）である。
【００３３】
この半導体装置は、請求項９記載の製造方法により製造することができ、請求項９記載の半導体装置の製造方法と同様の効果を奏することができる。
【発明を実施するための最良の形態】
【００３４】
以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本発明の第１の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
この半導体装置１０は、パッケージングされていない半導体基板９を有しており、いわゆるフリップチップ接続が可能である。半導体基板９の一方表面には、機能素子（デバイス）や配線を含む活性層（能動層）２が形成されている。
【００３５】
活性層２上の所定の位置には、たとえば、アルミニウム（Ａｌ）、銅（Ｃｕ）、アルミニウムおよび銅の合金、金（Ａｕ）などからなり、活性層２の機能素子に電気的に接続された複数の電極パッドおよび配線（以下、これらを総称して「電極パッド」という。）３が形成されている（図１には、１つの電極パッド３のみを示す。）。各電極パッド３は微細化が図られており、電極パッド３の幅は、たとえば、６μｍ以下にされている。また、複数の電極パッド３は狭ピッチ化（たとえば、ピッチが１０μｍ）にされて配列されている。
【００３６】
活性層２の上には、活性層２を保護するためのパッシベーション膜８が形成されている。パッシべーション膜８には、電極パッド３を露出させるように開口８ａが形成されている。
パッシベーション膜８の開口８ａから露出した電極パッド３をほぼ完全に覆うように、金属からなる拡散防止プラグ４が形成されている。拡散防止プラグ４は、パッシベーション膜８の表面から突出しており、半導体基板９を垂直に見下ろす平面視において、開口８ａをほぼ完全に含む領域に形成されている。拡散防止プラグ４は、電極パッド３とは異なる材料からなるものとすることができる。
【００３７】
拡散防止プラグ４上にはシード層５が形成されており、シード層５の上には、シード層５と同じ金属材料からなる突起電極７が突出している。突起電極７の側面は、半導体基板９にほぼ垂直になっており、シード層５の端面とほぼ面一になっている。シード層５および突起電極７は、拡散防止プラグ４とは異なる材料からなるものとすることができる。
拡散防止プラグ４は無電解めっきにより形成されてなり、突起電極７は電解めっきにより形成されてなる。すなわち、この半導体装置１０は、無電解めっきにより形成された拡散防止プラグ４上に電解めっきにより形成された突起電極７を備えている。
【００３８】
ウエハＷを垂直に見下ろす平面視において、突起電極７は、拡散防止プラグ４の形成領域をほぼ完全に含む領域に形成されている。突起電極７の先端面は、ほぼ平坦な面になっている。
この半導体装置１０は、突起電極７を配線基板や他の半導体装置に形成された電極パッドなどに接合して、フリップチップ接続可能である。これにより、活性層２の機能素子を、電極パッド３および拡散防止プラグ４およびシード層５および突起電極７を介して外部接続できる。
【００３９】
電極パッド３が、ほぼ完全に拡散防止プラグ４で覆われていることにより、拡散防止プラグ４を介した突起電極７の電極パッド３に対する接合強度は高くなっており、電極パッド３の露出による信頼性の低下はない。
拡散防止プラグ４は、従来の半導体装置のバリアメタル層１０４（図６参照）と同様に、電極パッド３を構成する金属と突起電極７を構成する金属との拡散が生じないような金属材料からなるものとすることができる。これにより、半導体装置１０の信頼性を向上させることができる。
【００４０】
突起電極７の先端面がほぼ平坦な面になっていることにより、半導体装置１０を配線基板等に形成された電極パッドなどに接合する際、突起電極７を当該電極パッド等に対して、機械的および電気的に良好に接続（接合）できる。
図２および図３は、図１に示す半導体装置１０の製造方法を説明するための図解的な断面図である。
【００４１】
先ず、半導体基板の一例である半導体ウエハ（以下、単に「ウエハ」という。）Ｗの予め平坦にされた一方表面に、機能素子や配線を含む活性層２が形成され、活性層２上の所定の位置に電極パッド３が形成される。その後、電極パッド３を露出させる開口８ａが形成されたパッシベーション膜８が形成される。開口８ａは、たとえば、電極パッド３の中央部のみが露出するように形成される。この状態が図２（ａ）に示されている。
【００４２】
続いて、以上の工程を経たウエハＷのパッシベーション膜８が形成された面に、無電解めっきが施される。この際、適当なめっき液およびめっき条件を選択することにより、めっきによる膜が、開口８ａ内に露出した電極パッド３上に成長し、パッシベーション膜８上に直接成長しないようにされる。
この場合、めっきによる膜は開口８ａを電極パッド３側から満たすように成長し、開口８ａを完全に満たすと、ウエハＷを垂直に見下ろす平面視において開口８ａより広い領域に広がって成長する。これにより、金属からなる拡散防止プラグ４が形成される。
【００４３】
開口８ａの内側壁面が、図２に示すようにウエハＷ側に拡開した逆テーパ状の形状を有している場合でも、無電解めっきにより、拡散防止プラグ４は電極パッド３をほぼ完全に被覆するように形成される。拡散防止プラグ４の幅は、開口８ａの外部では開口８ａの幅より広くなる。拡散防止プラグ４の先端面は、ほぼ平坦な面になる。この状態が図２（ｂ）に示されている。
【００４４】
拡散防止プラグ４は、電極パッド３、シード層５および突起電極７と拡散しにくい材料からなり、たとえば、電極パッド３がアルミニウム（Ａｌ）、シード層５および突起電極７が金（Ａｕ）からなる場合、拡散防止プラグ４はニッケル（Ｎｉ）からなるものとすることができる。
次に、ウエハＷのパッシベーション膜８および拡散防止プラグ４が形成された面に、スパッタ、化学蒸着などの方法により導電性を有するシード層５が形成される（図２（ｃ）参照）。シード層５の表面形状は、下地のパッシベーション膜８および拡散防止プラグ４の表面形状に沿ったものとなる。パッシベーション膜８の開口８ａが、拡散防止プラグ４で満たされていることにより、シード層５の表面形状は、開口８ａによるパッシベーション膜８の段差が反映されたものとはならず、拡散防止プラグ４の先端面上ではほぼ平坦になる。
【００４５】
続いて、シード層５の上に、全面にレジスト膜（フォトレジスト）６が形成される。レジスト膜６の厚さは、拡散防止プラグ４の厚さ（高さ）より厚くされる。その後、フォトリソグラフィにより、レジスト膜６の拡散防止プラグ４上方にある部分が除去されて、レジスト膜開口６ａが形成される。このような方法により、微細なレジスト膜開口６ａを容易に形成できる。
【００４６】
レジスト膜開口６ａの幅は、拡散防止プラグ４の幅より広くなるようにされ、ウエハＷを垂直に見下ろす平面視において、レジスト膜開口６ａは、拡散防止プラグ４の形成領域をほぼ完全に含む領域に形成される（図３（ｄ）参照）。
その後、レジスト膜開口６ａ内に露出したシード層５をシードとした電解めっきにより、たとえば、金（Ａｕ）からなる突起電極７が形成される。この際、シード層５の露出部を介してめっき液との間に電流が流されることにより、シード層５の上に金属原子が被着されて突起電極７が成長していく。すなわち、レジスト膜開口６ａは、シード層５側から突起電極７により埋められていく。
【００４７】
この際、突起電極７の上面（先端面の）形状は、拡散防止プラグ４の上面形状を反映してほぼ平坦ないし凸形状になる。すなわち、従来の製造方法における突起電極１０７の先端面のように、中央部が窪んだ形状にならない（図７（ｃ）参照）。突起電極７の形状は、レジスト膜開口６ａが完全に満たされる前に終了される。
これにより、図３（ｅ）に示すように、突起電極７はレジスト膜開口６ａ内のみに存在する状態となる。ウエハＷを垂直に見下ろす平面視において、突起電極７は、拡散防止プラグ４の形成領域をほぼ完全に含む領域に形成され、隣接する拡散防止プラグ４は電気的につながらない。
【００４８】
電解めっきにより、突起電極７を構成する金属材料がレジスト膜開口６ａ内にのみ供給されることにより、突起電極７が金などの高価な材料からなる場合、コストを削減できる。
次に、レジスト膜６が除去されて、突起電極７はシード層５から突出した状態となる（図３（ｆ）参照）。
【００４９】
続いて、シード層５において突起電極７とパッシベーション膜８との間から露出した部分が、ウェットエッチングにより除去されて、シード層５および突起電極７は拡散防止プラグ４より突出した状態となる。
突起電極７およびシード層５は、同じ金属材料（たとえば、金）からなるので、シード層５をエッチングにより除去する際、突起電極７とシード層５とは、同じエッチングレートでエッチングされる。このため、突起電極７とパッシベーション膜８および拡散防止プラグ４との間のシード層５が、オーバーエッチングされることはない。
【００５０】
拡散防止プラグ４は、シード層５の除去に用いられるエッチング液に対するエッチングレートが、シード層５より低い金属材料からなるものとすることができる。たとえば、シード層５が金からなり、拡散防止プラグ４がニッケルからなる場合、適当なエッチング液を選択することにより、このエッチング液に対して、シード層５が容易にエッチングされ、拡散防止プラグ４がほとんどエッチングされないようにすることができる。
【００５１】
この場合、仮に、突起電極７がシード層５とともにエッチングされて、拡散防止プラグ４がエッチング液に曝された場合でも、拡散防止プラグ４はほとんどエッチングされないので、電極パッド３が露出することはない。
また、ウェットエッチングにより、シード層５を除去することにより、生産性を高くすることができる。
【００５２】
シード層５を除去する工程は、乾式の異方性エッチングにより実施してもよい。この場合、シード層５の除去時に、突起電極７はその上面（先端面）のみが選択的にエッチングされる。したがって、突起電極７の幅はほとんど変化しない。このため、小さな幅を有する突起電極７を容易に形成できる。
その後、ウエハＷが半導体基板９の個片に切断されて、図１に示す半導体装置１０が得られる。
【００５３】
以上の半導体装置１０の製造方法において、拡散防止プラグ４は、従来の製造方法で使用されているバリアメタル層１０４（図６および図７参照）と異なり、所定の電極パッド３の露出部近傍のみに形成されるので、突起電極７の形成後に除去する必要がない。
また、突起電極７およびシード層５は、ウエハＷを垂直に見下ろす平面視において、拡散防止プラグ４の形成領域をほぼ完全に含む領域に形成され、拡散防止プラグ４をほぼ完全に覆う。このため、シード層５において突起電極７とパッシベーション膜８との間から露出した部分を、ウェットエッチングする際においても、拡散防止プラグ４は露出することはなく初期形状が維持される。すなわち、従来の製造方法において、バリアメタル層１０４の除去時にバリアメタル層１０４がオーバーエッチングされて、突起電極１０７の電極パッド１０３に対する接合強度が低下したり、電極パッド１０３が露出し信頼性が低下することはない（図６（ｄ）参照）。
【００５４】
特に、隣接する突起電極７の間隔（ピッチ）が狭く設計されていた場合、隣接する突起電極７同士の接触を避けるため、突起電極７を微細化し、拡散防止プラグ４のサイズ（特に、幅）を小さくしなければならない。しかし、拡散防止プラグ４を形成した後、その一部を除去する必要がないので、オーバーエッチングによる突起電極７の拡散防止プラグ４を介した電極パッド３への接合強度の低下および電極パッド３の露出による信頼性の低下はない。換言すれば、電極パッド３に対する突起電極７の接合強度を充分高くするために、従来の半導体装置のように、オーバーエッチングのマージンを考慮して、突起電極１０７（７）の幅を大きく設計する必要がない。
【００５５】
このため、隣接した突起電極７の間隔（ピッチ）が狭く設計されていた場合でも、突起電極７を微細なものとすることにより、これらの突起電極７が容易に接触し、電気的に短絡されないようにすることができる。すなわち、この製造方法により、微細な突起電極７が狭ピッチで配列された半導体装置１０を製造可能である。
また、拡散防止プラグ４は、等方性の無電解めっきにより形成されるので、開口８ａが逆テーパ形状の場合においても、拡散防止プラグ４は、電極パッド３を完全に被覆し、従来の製造方法のように、バリアメタル層１０４から電極パッド１０３が露出することはない（図６参照）。
【００５６】
図４は、本発明の第２の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。図１に示す半導体装置１０の構成要素等に対応する構成要素等には、同一符号を付して説明を省略する。
この半導体装置１５は、図１の半導体装置１０と類似した構造を有するが、拡散防止プラグ４の上には、拡散防止プラグ４の幅より小さな幅を有するシード層１８および突起電極１７が形成されている。突起電極１７の側面とシード層１８の端面とは、ほぼ面一になっている。このため、拡散防止プラグ４は、シード層１８や突起電極１７に完全に覆われておらず露出している。
【００５７】
この半導体装置１５は、突起電極１７を介して、配線基板に形成された電極パッドなどにフリップチップ接続可能である。突起電極１７の幅は、たとえば、半導体装置１５が接続される配線基板の電極パッドの幅と比べて狭いものとすることができる。この場合、突起電極１７と配線基板の電極パッドとを接合する際の位置ずれの許容幅を大きくすることができる。すなわち、突起電極１７の先端面が配線基板の電極パッドの中央部から多少ずれた場合でも、突起電極１７の先端面の全面が当該電極パッドに接合されるようにすることができる。
【００５８】
図５は、図４に示す半導体装置１５の製造方法を説明するための図解的な断面図である。図２および図３に示す構成要素に対応する部分は、図５中に図２の場合と同一符号を付して説明を省略する。
第１の実施形態に係る製造方法により、ウエハＷの活性層２が形成された面に、パッシベーション膜８および拡散防止プラグ４が形成され、さらに、スパッタなどの方法により導電性を有するシード層１８が形成されたウエハＷ（図２（ｃ）参照）の全面に、レジスト膜（フォトレジスト）１６が形成される。
【００５９】
そして、フォトリソグラフィにより、レジスト膜１６の拡散防止プラグ４上方にある部分が除去されてレジスト膜開口１６ａが形成される。レジスト膜開口１６ａの幅は、拡散防止プラグ４の幅より狭くなるようにされる。また、レジスト膜開口１６ａ内には、シード層１８において、拡散防止プラグ４先端面上のほぼ平坦な部分のみが露出するようにされる（図５（ａ）参照）。
【００６０】
その後、レジスト膜開口１６ａ内に、電解めっき法により、たとえば、金（Ａｕ）からなる突起電極１７が形成される。この際、レジスト膜開口１６ａ内に露出したシード層１８を介して、めっき液との間に電流が流されることにより、シード層１８の上に金属原子が被着されて突起電極１７が成長していく。すなわち、レジスト膜開口１６ａは、シード層１８側から突起電極１７により埋められていく。
【００６１】
この際、突起電極１７の上面（先端面の）形状は、拡散防止プラグ４の上面形状を反映してほぼ平坦になる。突起電極１７の形成は、レジスト膜開口１６ａが完全に満たされる前に終了される。これにより、図５（ｂ）に示すように、突起電極１７はレジスト膜開口１６ａ内のみに存在する状態となる。
次に、レジスト膜１６が除去されて、突起電極１７はシード層１８から突出した状態となる（図５（ｃ）参照）。
【００６２】
続いて、ウェットエッチングにより、シード層１８において、拡散防止プラグ４と突起電極１７との間からの露出部分が除去されて、シード層１８および突起電極１７は拡散防止プラグ４より突出した状態となる。この工程は、拡散防止プラグ４（たとえば、ニッケルからなるもの）より、シード層１８（たとえば、金からなるもの）に対するエッチングレートが大きい（腐食性が強い）エッチング液を用いて、シード層１８をエッチングすることにより実施できる。この場合、拡散防止プラグ４上のシード層１８が除去され、拡散防止プラグ４がエッチング液に曝された場合でも、拡散防止プラグ４がほとんど除去されないようにすることができる。
【００６３】
また、シード層１８と突起電極１７とが同じ金属材料からなる場合は、拡散防止プラグ４と突起電極１７との間のシード層１８がオーバーエッチングされることはない。
シード層１８を除去する工程は、乾式の異方性エッチングにより実施してもよい。
その後、ウエハＷが半導体基板９の個片に切断されて、図４に示す半導体装置１５が得られる。
【００６４】
以上の半導体装置１５の製造方法において、レジスト膜開口１６ａ内に、拡散防止プラグ４の平坦面上にあるシード層１８のみが露出するように、レジスト膜開口１６ａの幅が狭くされていることにより、突起電極１７の先端面のほぼ全面が平坦になるようにすることができる。
以上の半導体装置１０，１５の製造方法において、シード層５，１８および突起電極７，１７の幅は、レジスト膜開口６ａ，１６ａの幅によって決定され、拡散防止プラグ４の大きさ（幅など）には制約されない。突起電極１７の幅は、レジスト膜開口１６ａの大きさが、フォトリソグラフィにより一定の精度を有してレジスト膜１６に形成可能な大きさであり、かつ、レジスト膜開口１６ａへの電解めっきによる突起電極１７の形成が可能な限り、小さくすることが可能である。
【００６５】
この発明の実施形態の説明は、以上の通りであるが、この発明は、他の形態でも実施できる。たとえば、突起電極７，１７の先端面には、低融点金属（たとえば、錫（Ｓｎ））からなる層（低融点金属層）が形成されていてもよい。このような半導体装置は、配線基板に形成された電極パッド等に接合する際、当該低融点金属の融点（固相線温度）以上の温度に加熱し、当該低融点金属層を溶融させることにより、突起電極を配線基板に形成された電極パッド等に接合できる。
【００６６】
このような突起電極７，１７を有する半導体装置は、たとえば、電解めっきにより突起電極７，１７を形成（図３（ｅ）および図５（ｂ）参照）した後、レジスト膜６，１６を除去（図３（ｆ）および図５（ｃ）参照）する前に、たとえば、化学蒸着法やスパッタ法などにより、突起電極７，１７およびレジスト膜６，１６の上に低融点金属層を形成し、その後、レジスト膜６，１６とともにレジスト膜６，１６上の低融点金属層を除去することにより得られる。
【００６７】
低融点金属層は、電解めっきにより形成されてもよい。具体的には、先ず、電解めっきなどにより突起電極７，１７を形成（図３（ｅ）および図５（ｂ）参照）した後、レジスト膜６，１６を除去（図３（ｆ）および図５（ｃ）参照）する前に、電解めっきにより、突起電極７，１７の上に低融点金属層を形成する。この際、シード層５，１８および突起電極７，１７の露出部を介してめっき液との間に電流が流されることにより、突起電極７，１７の上に低融点金属の原子が被着されて低融点金属層が成長していく。低融点金属層の形成は、レジスト膜開口６ａ，１６ａが完全に満たされる前に終了される。その後、レジスト膜６，１６を除去することにより、先端面に低融点金属層が形成された突起電極７，１７が得られる。
【００６８】
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態に係る半導体装置の図解的な断面図である。
【図２】図１に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図３】図１に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図４】本発明の第２の実施形態に係る製造方法により得られる半導体装置の図解的な断面図である。
【図５】図４に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図６】突起電極が形成された従来の半導体装置の図解的な断面図である。
【図７】図６に示す半導体装置の製造方法を説明するための図解的な断面図である。
【符号の説明】
【００７０】
３    電極パッド
４    拡散防止プラグ
５，１８    シード層
６，１６    レジスト膜
６ａ，１６ａ    レジスト膜開口
７，１７    突起電極
８    パッシベーション膜
８ａ    パッシベーション膜の開口
９    半導体基板
１０，１５    半導体装置
Ｗ    半導体ウエハ
【図１】
2005116632.tif 000003
【図２】
2005116632.tif 000004
【図３】
2005116632.tif 000005
【図４】
2005116632.tif 000006
【図５】
2005116632.tif 000007
【図６】
2005116632.tif 000008
【図７】
2005116632.tif 000009