(57)【要約】【課題】  シャロートレンチ分離を有する半導体装置の製造方法において、トレンチ上部の寄生トランジスタの発生を抑えると共に、歩留まり低下の原因となる除去困難なデポジション膜の発生を抑制する。【解決手段】  シャロートレンチ分離の形成において、トレンチ上部にシリコンの傾斜面１ａを形成し、シリコン窒化膜３ａと、傾斜面１ａおよびシリコン窒化膜３ａおよびシリコン酸化膜２ａの側面に形成したデポジション膜をマスクとしてシリコン基板１をエッチングするようにして、トレンチ上部に４５°程度の傾斜面をもつようにする。【選択図】      図７
2005116837.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板主面上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の上にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜の上にレジストパターンを形成する工程と、
前記レジストパターンを介して前記シリコン窒化膜および前記シリコン酸化膜を選択的にエッチングして前記シリコン窒化膜および前記シリコン酸化膜のパターンを形成するとともに前記半導体基板の表面を露出させ、前記露出した半導体基板の表面をエッチングして前記シリコン酸化膜のパターンから続く傾斜面とこの傾斜面から続き前記半導体基板と平行な水平面とからなる溝部を形成する工程と、
前記レジストパターンを除去する工程と、
前記半導体基板と、前記シリコン窒化膜および前記シリコン酸化膜のパターンの上に（ＣＦ２）ｘからなるデポジション膜を形成する工程と、
前記デポジション膜を異方性エッチングして、前記半導体基板の前記傾斜面の上と前記シリコン窒化膜および前記シリコン酸化膜のパターンの側面以外のデポジション膜を除去する工程と、
前記半導体基板表面の前記溝部の水平面をエッチングしてトレンチを形成する工程と、
前記残留したデポジション膜を除去する工程と、
前記半導体基板の傾斜面を含む前記トレンチの内壁を熱酸化する工程と、
前記トレンチに絶縁膜を埋め込む工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記デポジション膜を形成する工程、前記デポジション膜を異方性エッチングする工程、又は、前記トレンチを形成する工程の一つ以上を、ポリシリコンのエッチング装置、誘電結合型プラズマエッチング装置又は上部高周波電極と下部高周波電極とを備えた２周波反応性イオンエッチング装置のいずれかを用いて行なうことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記デポジション膜を形成する工程を、前記２周波反応性イオンエッチング装置によりフレオン系ガスを用いて行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記デポジション膜を形成する工程において、希釈ガスとしてＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｎ２のいずれかを用いることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記デポジション膜を形成する工程において、添加ガスとしてＨ２またはＯ２を用いることを特徴とする請求項３または４に記載の半導体装置の製造方法。
【請求項６】
前記デポジション膜を形成する工程を、前記２周波反応性イオンエッチング装置を用いて、上部高周波電極のみに電圧を印加して行うことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項７】
前記デポジション膜を異方性エッチングする工程を、前記２周波反応性イオンエッチング装置を用いて、上部高周波電極に印加した電圧よりも弱い電圧を下部高周波電極に印加して行うことを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものであり、特に素子分離用トレンチを形成する工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴い、サブクォーターミクロンのデバイスでは、素子を電気的に分離する方法として、浅い溝を形成して素子分離の絶縁膜を埋め込む、いわゆるシャロートレンチ分離（Shallow Trench Isolation:以下、ＳＴＩと称する）が広く用いられている。
【０００３】
図１３〜１８は、従来のＳＴＩの形成方法の主要部分を半導体装置の断面により順を追って説明する工程説明図である。
【０００４】
まず、図１３に示すように、シリコン基板１の主面上にシリコン酸化膜２およびシリコン窒化膜３を形成後、シリコン窒化膜３の上に、リソグラフィによりレジストパターン４を形成する。
【０００５】
次に、図１４に示すように、レジストパターン４をマスクとして、シリコン窒化膜３およびシリコン酸化膜２（図１３参照）をドライエッチングし、シリコン窒化膜３ａおよびシリコン酸化膜２ａを形成する。この後、図示しないが、レジストパターン４を除去する。
【０００６】
次に、図１５に示すように、シリコン窒化膜３ａをマスクとして、ドライエッチングによりシリコン基板１をエッチングし、トレンチ６を形成する。
【０００７】
次に、図１６に示すように、トレンチ６の内壁を熱酸化し、ライナー酸化膜７を形成する。
【０００８】
次に、図１７に示すように、トレンチ６、シリコン窒化膜３ａ全体を覆うように、埋め込みシリコン酸化膜８を形成する。
【０００９】
次に、図１８に示すように、埋め込みシリコン酸化膜８を研磨してシリコン窒化膜３ａの上面を露出させる。
【００１０】
この後、図示しないが、シリコン窒化膜３ａおよびシリコン酸化膜２ａを除去し、素子領域に必要な不純物を導入し、ゲートを形成する。
【００１１】
図２２（Ａ）に、上記従来の技術の、トレンチ形成後のトレンチ上部の拡大部分を示す（図１５の工程の拡大図である）。このとき、シリコン基板１は、トレンチ上端部１ｃから水平面に対してほぼ垂直下向きに、一定の角度でエッチングされている。
トレンチエッチング後、図２２（Ｂ）に示すように、トレンチの底部および上部を丸めるための熱酸化を行う。このとき、シリコン窒化膜３ａとシリコン酸化膜２ａ（図２２（Ａ）参照）の膜厚比や、熱酸化の条件により、トレンチ上部のシリコン基板１の端部において丸めが十分行われず、シリコン基板１の鋭角の尖端部１ｄを形成してしまうことがある。
トレンチ上部のシリコン基板１の端部に鋭角の尖端部１ｄが形成されると、そこにゲート電極の電界が集中し、局所的に閾値が小さい寄生トランジスタが形成され、トランジスタ全体として所望の閾値が得られなくなる。
【００１２】
図１９〜図２１は、トレンチ上部のシリコン基板の端部に傾斜面を形成した、別の従来の技術によるＳＴＩ形成工程の一部を示す断面図である。
【００１３】
図１９に示すように、レジストパターン４をマスクとして、シリコン窒化膜３ａおよびシリコン酸化膜２ａをドライエッチングにより形成し、トレンチ上部のシリコン基板の端部に４５°程度のテーパー形状の傾斜面１ａおよび水平面１ｂを形成する。
【００１４】
次に、図２０に示すように、全面にデポジション膜を形成後、異方性エッチングを行うことによりレジストパターン４、シリコン窒化膜３ａ、およびシリコン酸化膜２ａの側面と、傾斜面１ａの上にデポジション膜５ａを形成する。
【００１５】
次に、図２１に示すように、レジストパターン４およびデポジション膜５ａをマスクとして、トレンチ６を形成する。
【００１６】
図２３（Ａ）に、上記のＳＴＩ形成工程において、トレンチエッチング（図２１の工程）後、レジストパターン４およびデポジション膜５ａを除去した後のトレンチ上部の拡大部分を示す。
トレンチエッチング後、トレンチの側壁および傾斜面の酸化を行うと、図２３（Ｂ）に示すように、傾斜面１ａ（図２３（Ａ）参照）の存在によりトレンチ上部のシリコン基板１の端部は１ｅのようになり、鋭角部分の発生が無く良好に丸められるので、図２２（Ｂ）の場合と比較して、トレンチ上部のシリコン基板の端部における電界集中が緩和され、寄生トランジスタの発生を抑制することができる（例えば、特許文献１参照）。
【００１７】
【特許文献１】特願平９-３１４７００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記特許文献１による形成方法によれば、図２１に示すように、レジストパターン４およびデポジション膜５ａをマスクとしてエッチングしているため、レジストパターン４から発生する除去困難なカーボン系のデポジション膜１２がトレンチの側壁に付着し、トレンチエッチ後の洗浄で除去できないという問題があった。
このように、トレンチの側壁にカーボン系のデポジション膜１２が残ると、後にトレンチ内部を絶縁膜で埋め込む工程において埋め込み不良が発生し、歩留まりの低下を招く。
【００１９】
以上述べたように、上記従来の技術では、トレンチ上部のシリコン基板の端部に傾斜面を形成し、トレンチを形成する工程において、レジストパターンおよびデポジション膜をマスクとしてエッチングを行うため、レジストパターンから発生する除去困難なカーボン系のデポジション膜がトレンチの側壁に付着し、歩留まりを低下させるという問題があった。
【００２０】
本発明は、上記課題を解決するためになされたもので、ＳＴＩを形成する半導体装置の製造方法において、寄生トランジスタの発生を抑えると共に、歩留まり低下の原因となる除去困難なデポジション膜の発生を抑制した、優れた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明に係る半導体装置の製造方法は、ＳＴＩの形成において、トレンチ上部のシリコン基板の端部に傾斜面を形成し、傾斜面の上とシリコン窒化膜およびシリコン酸化膜の側面に形成したデポジション膜と、シリコン窒化膜をマスクとしてトレンチエッチングを行うようにしたものである。
【００２２】
本発明の半導体装置の製造方法は、半導体基板主面上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜の上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜の上にレジストパターンを形成する工程と、前記レジストパターンを介して前記シリコン窒化膜および前記シリコン酸化膜を選択的にエッチングして前記シリコン窒化膜および前記シリコン酸化膜のパターンを形成するとともに前記半導体基板の表面を露出させ、前記露出した半導体基板の表面をエッチングして前記シリコン酸化膜のパターンから続く傾斜面とこの傾斜面から続き前記半導体基板と平行な水平面とからなる溝部を形成する工程と、前記レジストパターンを除去する工程と、前記半導体基板と、前記シリコン窒化膜および前記シリコン酸化膜のパターンの上に（ＣＦ２）ｘからなるデポジション膜を形成する工程と、前記デポジション膜を異方性エッチングして、前記半導体基板の前記傾斜面の上と前記シリコン窒化膜および前記シリコン酸化膜のパターンの側面にデポジション膜を残す工程と、前記半導体基板表面の前記溝部の水平面をエッチングしてトレンチを形成する工程と、前記残留したデポジション膜を除去する工程と、前記半導体基板の傾斜面を含む前記トレンチの内壁を熱酸化する工程と、前記トレンチに絶縁膜を埋め込む工程とを備えたことを特徴とする。
本発明のその他の製造方法、特徴については、以下において詳細に説明する。
【発明の効果】
【００２３】
本発明によれば、ＳＴＩを形成する半導体装置の製造方法において、寄生トランジスタの発生を抑えると共に、歩留まり低下の原因となる除去困難なデポジション膜を略なくした、優れた半導体装置の製造方法を得ることができる。
【発明を実施するための最良の形態】
【００２４】
実施の形態
図１〜１２は、本発明実施の形態による半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。
【００２５】
まず、図１に示すように、シリコン基板１の主面上にシリコン酸化膜２を縦型拡散炉により１０ｎｍ〜２０ｎｍ程度の膜厚で形成する。次に、シリコン酸化膜２の上にシリコン窒化膜３をＬＰＣＶＤにより１００ｎｍ〜１５０ｎｍ程度の膜厚で形成する。
【００２６】
次に、図２に示すようにシリコン窒化膜３の上に、リソグラフィによりレジストパターン４を形成する。
【００２７】
次に、図３に示すように、レジストパターン４をマスクとして、シリコン窒化膜３およびシリコン酸化膜２（図２参照）をエッチングし、シリコン窒化膜３ａおよびシリコン酸化膜２ａを形成する。このとき、シリコン酸化膜２ａの両下端には、水平方向に対して約４５°の傾斜面１ａと、傾斜面１ａと接続された水平面１ｂが得られる。
【００２８】
図４に、図３に示したシリコン酸化膜２ａの左下端に形成した傾斜面１ａの拡大図を示す。傾斜面１ａの水平方向に対する角度αは約４５°である。また、シリコン酸化膜２ａの下端から水平面１ｂのまでの深さｄは１０〜３０ｎｍとなっている。また、傾斜面１ａの水平方向の幅Ｗは、深さｄとほぼ等しく、１０〜３０ｎｍである。
傾斜面１ａを形成する理由は後述するが、後の工程でトレンチ上部のシリコン基板の端部を効果的に丸めるためである。
【００２９】
上記のシリコン窒化膜３ａおよびシリコン酸化膜２ａを形成するエッチングと、傾斜面１ａを形成するためのエッチングには、酸化膜のエッチング装置を用い、ＣＦ４、ＣＨＦ３、Ａｒの混合ガスを用いて行う。例えば、ＣＦ４のガス流量を１０sccm程度、ＣＨＦ３のガス流量を２０sccm程度、Ａｒのガス流量を２００sccm程度、圧力を６．７Ｐａ程度、ソースパワー４００Ｗ程度、バイアスパワー１００Ｗ程度の条件で行い、これらの値を適宜調節して行う。
【００３０】
この後、図示しないが、レジストパターン４（図３参照）を除去する。
【００３１】
次に、図５に示すように、シリコン窒化膜３ａ、シリコン酸化膜２ａ、およびシリコン基板１の上に、すなわち全面に（ＣＦ２）ｘからなるデポジション膜５を形成する。このとき、次工程でデポジション膜５を異方性エッチングするが、エッチング後にデポジション膜が傾斜面１ａの上を覆うようにするため、傾斜面１ａ（図４参照）の幅Ｗよりやや厚く、４０ｎｍ〜５０ｎｍの膜厚で形成する。
【００３２】
デポジション膜５の形成方法としては、ポリシリコンのエッチング装置を用いて、Ｃ４Ｆ８とＣＯの混合ガスを用いて処理を行う。例えば、Ｃ４Ｆ８のガス流量を２０sccm程度
、ＣＯのガス流量を１００sccm程度、圧力を２．７Ｐａ程度、ソースパワー１０００Ｗ程度、バイアスパワー０Ｗの条件で行う。
【００３３】
ここでは、ポリシリコンのエッチング装置を用いたが、これに代えて、誘電結合型プラズマ（Inductively Coupled Plasma：以下、ＩＣＰと称する）エッチング装置を用いて形成しても良い。
【００３４】
また、チャンバー内に高周波（Radio Frequency:以下、ＲＦと称する）電圧を印加できる、上部ＲＦ電極と下部ＲＦ電極を備えた２周波反応性イオンエッチング（Reactive Ion Etchning：以下、ＲＩＥと称する）装置を用いても良い。このとき、ＣＨＦ３やＣＨ２Ｆ２等のフレオン系ガスを用いて上部ＲＦ電極のみに電圧を与えると、ＣＶＤモードとなり、レジストが無い状態でもシリコン窒化膜３ａを削ることなく（ＣＦ２）ｘのデポジション膜５を形成することができる。
このように形成することにより、この工程におけるシリコン窒化膜３ａの膜減りが無いので、シリコン窒化膜３ａの膜厚の面内均一性を向上させることができる。
このとき、希釈ガスとして、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｎ２のいずれかを用いるようにしても良い。また、添加ガスとして、Ｏ２またはＨ２を用いるようにしても良い。
【００３５】
次に、図６に示すように、ポリシリコンのエッチング装置を用いて、デポジション膜５（図５参照）を異方性エッチングし、シリコン窒化膜３ａおよびシリコン酸化膜２ａの側面、および傾斜面１ａの上にデポジション膜５ａを形成する。
【００３６】
上記のエッチング条件としては、例えばＨＢｒとＯ２の混合ガスを用い、ＨＢｒのガス流量を１００sccm程度、Ｏ２のガス流量を３sccm程度、圧力を０．７Ｐａ程度、ソースパワー６００Ｗ程度、バイアスパワー１５０Ｗ程度で行い、これらの値を適宜調節して行う。
【００３７】
上記デポジション膜５の異方性エッチングでは、ポリシリコンのエッチング装置を用いたが、ＩＣＰのエッチング装置や、２周波ＲＩＥ装置を用いても良い。
２周波ＲＩＥ装置を用いる場合には、上部ＲＦ電極に電圧を印加した状態で、上部ＲＦ電極に印加した電圧よりも小さく、且つ、シリコン窒化膜３ａ上の（ＣＦ２）ｘのデポジション膜がなくならない程度の低電圧を下部ＲＦ電極に印加するようにしても良い。
このように形成することにより、この工程におけるシリコン窒化膜３ａの膜減りがないので、シリコン窒化膜３ａの膜厚の面内均一性を向上させることができる。
【００３８】
次に、図７に示すように、ポリシリコンのエッチング装置を用いて、トレンチエッチングを行い、シリコン酸化膜２ａの下端から深さ３００〜４００ｎｍのトレンチ６を形成する。
【００３９】
上記のエッチング条件は、図６において、デポジション膜５の（ＣＦ２）ｘを異方性エッチングした条件と同一の条件で行い、トレンチ６の深さが所望の値になるように、適宜エッチング時間を設定する。
また、ポリシリコンのエッチング装置に代えて、ＩＣＰのエッチング装置や、２周波ＲＩＥ装置を用いて行っても良い。
【００４０】
このとき、シリコン窒化膜３ａおよびシリコン酸化膜２ａの側面、および傾斜面１ａの上にデポジション膜５ａを形成しているので、傾斜面１ａはエッチングされず、水平方向に対して約４５°の角度を保ったままになっている。また、トレンチ６の側壁（傾斜面１ａを除く）は、水平方向に対して、８０〜８５°程度の角度となっている。
【００４１】
なお、上述した図５のデポジション膜の形成、図６のデポジション膜の異方性エッチング、及び図７のトレンチエッチングの各工程は、上述のポリシリコンのエッチング装置、誘電結合型プラズマエッチング装置又は２周波反応性イオンエッチング装置のいずれか同一の装置によって連続処理することができ、また、それにより処理効率をあげることができる。
【００４２】
次に、図示しないが、Ｏ２プラズマなどによるアッシングを行い、デポジション膜５ａを除去する。また、トレンチエッチによりトレンチ６の側壁に付着した酸化膜系のデポジション膜も同時に除去する。
【００４３】
このとき、レジストパターン４（図３参照）を傾斜面１ａ形成後に除去しているので、従来の技術のように、レジストから発生するカーボンなどの除去困難なデポジション膜がトレンチ６の側壁に付着する（図２１参照）ことは無い。従って、後にトレンチを絶縁膜で埋め込む工程における埋め込み不良の発生を抑制することができる。
【００４４】
次に、図８に示すように、１０５０〜１１００℃の希釈酸素雰囲気で、縦型拡散炉によりトレンチ６の内壁を熱酸化し、ライナー酸化膜７を１５〜２０ｎｍの膜厚で生成する。このとき、前述したようにトレンチエッチング後は、トレンチ上部のシリコン基板１の端部に傾斜面１ａ（図４参照）があったのでトレンチ上部のシリコン基板１の端部に少なくとも鋭角部分が発生しない、良好な丸め形状となっている。
【００４５】
次に、図９に示すように、シリコン窒化膜３ａおよびトレンチ６全体を埋め込むように、高密度プラズマＣＶＤにより埋め込みシリコン酸化膜８を６００ｎｍの膜厚で生成する。
【００４６】
次に、図１０に示すように、埋め込みシリコン酸化膜８をＣＭＰにより研磨し、シリコン窒化膜３ａの上面を露出させる。
【００４７】
次に、図１１に示すように、シリコン窒化膜３ａ（図１０参照）を熱燐酸により全面除去し、さらに希弗酸水溶液によりシリコン酸化膜２ａ（図１０参照）を全面除去する。
次に、図示しないが、シリコン基板１に、イオン注入によりウェルの形成およびトランジスタの閾値調整のための不純物を適宜導入する。
【００４８】
次に、図１２に示すように、ゲート酸化膜９を縦型拡散炉により５ｎｍ形成し、ゲート電極１０を形成する。（なお、この断面図は、チャネル方向と垂直な方向の断面図である）
この後、ソース／ドレインを形成後、ゲート電極１０の上に層間絶縁膜１１を形成し、配線を形成する。
これらの工程は、この分野で既知の工程であるので、詳細な説明は省略する。
【００４９】
以上述べたように、この実施の形態では、ＳＴＩを形成するためのトレンチエッチングにおいて、ハードマスクであるシリコン窒化膜およびシリコン酸化膜の側面と、トレンチ上部のシリコン基板の端部に形成した傾斜面の上にデポジション膜を形成し、トレンチエッチングを行うようにしたので、トレンチ上部のシリコン基板の端部に４５°程度の傾斜面を形成することができる。この後、トレンチ内壁を酸化することにより、トレンチ上部のシリコン基板の端部において、少なくとも鋭角部分の無い、良好な丸め形状を得ることができる。従って、トレンチ上部のシリコン基板の端部における、寄生トランジスタの発生を抑制することができる。
また、トレンチエッチングにおいて、シリコン窒化膜および、デポジション膜をマスクとしてトレンチエッチングを行うようにしたので、トレンチの側壁には、レジストマスクでエッチングを行う際に発生する、カーボン系のデポジション膜が付着しない。従って、レジストマスクでエッチングを行った場合と比較して、トレンチの埋め込み不良の原因となるデポジション膜がトレンチの側壁に残ることは無い。
以上から、ＳＴＩを形成する半導体装置の製造方法において、寄生トランジスタの発生を抑えると共に、歩留まり低下の原因となる除去困難なデポジション膜を略なくした、優れた半導体装置の製造方法を得ることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図２】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図３】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図４】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図５】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図６】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図７】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図８】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図９】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図１０】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図１１】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図１２】本発明の実施の形態の半導体装置の製造方法を示す断面図。
【図１３】従来の半導体装置の製造方法を示す断面図。
【図１４】従来の半導体装置の製造方法を示す断面図。
【図１５】従来の半導体装置の製造方法を示す断面図。
【図１６】従来の半導体装置の製造方法を示す断面図。
【図１７】従来の半導体装置の製造方法を示す断面図。
【図１８】従来の半導体装置の製造方法を示す断面図。
【図１９】従来の半導体装置の製造方法を示す断面図。
【図２０】従来の半導体装置の製造方法を示す断面図。
【図２１】従来の半導体装置の製造方法を示す断面図。
【図２２】従来の半導体装置の製造方法を示す断面図。
【図２３】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
【００５１】
１  シリコン基板、１ａ  傾斜面、２  シリコン酸化膜、３  シリコン窒化膜、５  デポジション膜、６  トレンチ、７  ライナー酸化膜、８  埋め込みシリコン酸化膜、９  ゲート酸化膜、１０  ゲート電極、１１  層間絶縁膜、１２  デポジション膜。
【図１】
2005116837.tif 000003
【図２】
2005116837.tif 000004
【図３】
2005116837.tif 000005
【図４】
2005116837.tif 000006
【図５】
2005116837.tif 000007
【図６】
2005116837.tif 000008
【図７】
2005116837.tif 000009
【図８】
2005116837.tif 000010
【図９】
2005116837.tif 000011
【図１０】
2005116837.tif 000012
【図１１】
2005116837.tif 000013
【図１２】
2005116837.tif 000014
【図１３】
2005116837.tif 000015
【図１４】
2005116837.tif 000016
【図１５】
2005116837.tif 000017
【図１６】
2005116837.tif 000018
【図１７】
2005116837.tif 000019
【図１８】
2005116837.tif 000020
【図１９】
2005116837.tif 000021
【図２０】
2005116837.tif 000022
【図２１】
2005116837.tif 000023
【図２２】
2005116837.tif 000024
【図２３】
2005116837.tif 000025