(57)【要約】【課題】消費電力を低減した信号処理装置を提供する。【解決手段】外部から信号を受信する受信部３０と、予備検出部２０２と、予備検出部２０２よりも消費電力が大きい主処理部４６と、主処理部４６へ電力を供給する電源供給部４４とを含み、予備検出部２０２は、受信部３０において受信された信号に含まれるビット値の組み合わせからなるビット情報と、予め設定されたビット値の組み合わせからなる照合キー情報と、のビット値を照合し、総てのビット値が一致している場合のみ電源供給部４４から主処理部４６へ電力を供給させる信号処理装置により上記課題を解決することができる。【選択図】図１
2005198179.tif 000002
【特許請求の範囲】
【請求項１】
外部から信号を受信する受信部と、
予備検出部と、
前記予備検出部よりも消費電力が大きい主処理部と、
前記主処理部へ電力を供給する電源供給部と、を含む信号処理装置であって、
前記予備検出部は、前記受信部において受信された信号に含まれるビット値の組み合わせからなるビット情報と、予め設定されたビット値の組み合わせからなる照合キー情報と、のビット値を照合し、少なくとも一部のビット値が一致している場合のみ前記電源供給部から前記主処理部へ電力を供給させることを特徴とする信号処理装置。
【請求項２】
請求項１に記載の信号処理装置において、
前記ビット情報はビット値に応じて周波数変調された信号であることを特徴とする信号処理装置。
【請求項３】
外部から信号を受信する受信部と、予備検出部と、前記予備検出部よりも消費電力が大きい主処理部と、前記主処理部へ電力を供給する電源供給部と、を含む信号処理装置において実行される信号処理方法であって、
前記受信部を用いて外部から信号を受信する受信工程と、
前記予備検出部を用いて、前記受信工程において受信されたビット値の組み合わせからなるビット情報と、予め設定されたビット値の組み合わせからなる照合キー情報と、のビット値を照合する予備検出工程と、
前記予備検出工程において前記ビット情報と前記照合キー情報との少なくとも一部のビット値が一致した場合のみ前記電源供給部から前記主処理部へ電力を供給させる電力供給工程と、
を含むことを特徴とする信号処理方法。
【請求項４】
請求項３に記載の信号処理方法において、
前記ビット情報を含む信号はビット値に応じて周波数変調された信号であることを特徴とする信号処理方法。
【請求項５】
コンピュータと、
外部から信号を受信する受信部と、
前記コンピュータよりも消費電力が大きい主処理部と、
前記主処理部へ電力を供給する電源供給部と、を含む信号処理装置において、
前記コンピュータを、
前記受信部において受信された信号に含まれるビット値の組み合わせからなるビット情報と、予め設定されたビット値の組み合わせからなる照合キー情報と、のビット値を照合し、少なくとも一部のビット値が一致している場合のみ前記電源供給部から前記主処理部へ電力を供給させる予備検出手段として機能させることを特徴とする信号処理プログラム。
【請求項６】
請求項５に記載の信号処理プログラムにおいて、
前記ビット情報はビット値に応じて周波数変調された信号であることを特徴とする信号処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信されてくる信号に含まれるビット情報を照合する機能を有する信号処理装置、信号処理方法及び信号処理プログラムに関する。
【背景技術】
【０００２】
従来のシリンダ鍵等を用いることなく、赤外線等の信号を用いることにより自動車のドアを遠隔的に開錠するキーレスエントリー技術が広く用いられている。このキーレスエントリー技術では、所定のビット列で表される照合キー情報をキーに登録しておき、自動車側から発信された信号をキーで受信し、その信号に含まれるビット情報が照合キー情報と一致するか否かを判断することによってドアの開錠を制御している。
【０００３】
図８に、キーに備えられる信号処理装置１００を示す。信号処理装置１００は、受信部１０、予備検出部１２、主処理部１４、電源制御部１６、電源供給部１８及び送信部２０を含んで構成される。電力消費を抑えるために、通常は消費電力が大きい主処理部１４には電源供給部１８から電力が供給されておらず、消費電力が小さい予備検出部１２に電力が供給されている待機状態とされている。
【０００４】
自動車からは、図９に示すように、これから信号が始まることを示す前段信号、及びそれに続くビット情報を示す車両送信信号が繰り返し送信されている。受信部１０は、装置外部から車両送信信号を受信し、整流及び検波した後に予備検出部１２及び主処理部１４へ送信する。予備検出部１２では、受信部１０から信号を受けて、パルスの振幅が所定の閾値α以上であるか否かが判断される。車両送信信号の強度が閾値αよりも大きい場合、前段信号が受信されたものとみなし、電力の供給開始信号を電源制御部１６に送出する。電源制御部１６は、供給開始信号を受信すると、電源供給部１８から主処理部１４への電力の供給を開始させる。これにより、主処理部１４がオン状態となり、受信部１０から前段信号に続くビット情報が受信されて予め登録されていた照合キー情報との照合処理が行われる。車両送信信号に含まれるビット情報と照合キー情報のビット情報とが一致すると送信部２０から応答信号を送信させる。自動車側ではこの応答信号を受信することによりドアの開錠等の処理を行う。
【０００５】
なお、車両送信信号と照合キーとの照合を行う技術は、特許文献１及び２等に開示されている。
【０００６】
【特許文献１】特開平８−６２３２７号公報
【特許文献２】特開平８−６２３２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来技術では、前段信号の振幅が所定の閾値α以上であるか否かによって受信された信号が自動車から送信された信号であるか否かを判断している。従って、閾値α以上の強度を有するノイズが受信された場合、自動車から送信された信号が入力されたものと誤って判断され、主処理部１４への電力の供給を開始してしまい、信号処理装置１００における消費電力が大きくなってしまう問題があった。
【０００８】
本発明は、上記従来技術の問題を鑑み、誤判断による消費電力を増加を抑制できる信号処理装置、信号処理方法及び信号処理プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、外部から信号を受信する受信部と、予備検出部と、前記予備検出部よりも消費電力が大きい主処理部と、前記主処理部へ電力を供給する電源供給部と、を含む信号処理装置であって、前記予備検出部は、前記受信部において受信された信号に含まれるビット値の組み合わせからなるビット情報と、予め設定されたビット値の組み合わせからなる照合キー情報と、のビット値を照合し、少なくとも一部のビット値が一致している場合のみ前記電源供給部から前記主処理部へ電力を供給させることを特徴とする。
【００１０】
本発明の信号処理装置において、前記ビット情報はビット値に応じて周波数変調された信号であることが好適である。これにより、受信した信号が前記主処理部での処理を必要とする信号であることをより高い精度で判定することができる。
【００１１】
本発明の別の態様は、外部から信号を受信する受信部と、予備検出部と、前記予備検出部よりも消費電力が大きい主処理部と、前記主処理部へ電力を供給する電源供給部と、を含む信号処理装置において実行される信号処理方法であって、前記受信部を用いて外部から信号を受信する受信工程と、前記予備検出部を用いて、前記受信工程において受信されたビット値の組み合わせからなるビット情報と、予め設定されたビット値の組み合わせからなる照合キー情報と、のビット値を照合する予備検出工程と、前記予備検出工程において前記ビット情報と前記照合キー情報との少なくとも一部のビット値が一致した場合のみ前記電源供給部から前記主処理部へ電力を供給させる電力供給工程とを含むことを特徴とする。
【００１２】
本発明の信号処理方法において、前記ビット情報を含む信号はビット値に応じて周波数変調された信号であることを特徴とする信号処理方法。これにより、受信した信号が前記主処理部での処理を必要とする信号であることをより高い精度で判定することができる。
【００１３】
本発明の別の態様は、コンピュータと、外部から信号を受信する受信部と、前記コンピュータよりも消費電力が大きい主処理部と、前記主処理部へ電力を供給する電源供給部と、を含む信号処理装置において、前記コンピュータを、前記受信部において受信された信号に含まれるビット値の組み合わせからなるビット情報と、予め設定されたビット値の組み合わせからなる照合キー情報と、のビット値を照合し、少なくとも一部のビット値が一致している場合のみ前記電源供給部から前記主処理部へ電力を供給させる予備検出手段として機能させることを特徴とする信号処理プログラムである。
【００１４】
本発明の信号処理プログラムにおいて、前記ビット情報はビット値に応じて周波数変調された信号であることを特徴とする信号処理プログラム。これにより、受信した信号が前記主処理部での処理を必要とする信号であることをより高い精度で判定することができる。
【発明の効果】
【００１５】
本発明によれば、ノイズ等の入力によって生ずる誤判断をなくし、消費電力の増加を抑制できる。これは、携帯性を必要とする小型の信号処理装置に適用された場合に特に効果が顕著である。
【発明を実施するための最良の形態】
【００１６】
本発明の実施の形態における信号処理装置２００は、図１に示すように、受信部３０、境界検出部３２、超過期間信号生成部３４、シフト信号生成部３６、復調データ取得部３８、ビット比較部４０、電源制御部４２、電源供給部４４、主処理部４６及び送信部４８を含んで構成される。境界検出部３２、超過期間信号生成部３４、シフト信号生成部３６、復調データ取得部３８及びビット比較部４０は本実施の形態の予備検出部２０２を構成する。以下、図２のタイミングチャートを参照しつつ、本実施の形態における信号処理装置２００の作用について説明する。
【００１７】
自動車等の開錠の対象物からは、図２（ｈ）に示すように、百数十ｋＨｚの搬送波に重畳されたＡＳＫ信号が送信されている。受信部３０では、このＡＳＫ信号を受信して、オートゲインコントーラ（ＡＧＣ）により信号レベルの調整を行った後、検波回路を用いて図２（ａ）のような復調パルス信号に復調する。受信部３０は、復調パルス信号を境界検出部３２へ送信する。
【００１８】
復調パルス信号は、信号の始まりを示す前段信号、及びそれに続くビット情報を示す信号を含む。復調パルス信号に含まれるビット情報では、図２（ａ）及び（ｂ）の関係が理解できるように、パルスの周期が基本クロックの７周期分の時間Ｔよりも長い場合が「１」を示し、パルスの周期が基本クロックの７周期分の時間Ｔより短い場合が「０」を示す。ただし、復調パルス信号のパルスの周期と基本クロックの周期との関係はこれに限定されるものではなく、復調パルス信号のビット情報を判定できる関係であれば良い。
【００１９】
境界検出部３２は、復調パルス信号が「Ｌレベル」から「Ｈレベル」に立ち上がる境界を検出する機能を有する。境界検出部３２は、図３に示すように、Ｄフリップフロップ（ＤＦＦ）５０ａ，５０ｂ及びＮＡＮＤ素子５２を含んで構成することができる。ＤＦＦ５０ａの入力端子（Ｄ端子）には、受信部３０から復調パルス信号が供給される。ＤＦＦ５０ｂのＤ端子は、ＤＦＦ５０ａの出力端子（Ｑ端子）に接続される。ＤＦＦ５０ａ，５０ｂのクロック端子（ＣＫ端子）には基本クロックＣＫが入力される。ＤＦＦ５０ａ，５０ｂのリセット端子（Ｒ端子）にはリセット信号が入力される。リセット信号は通常「Ｈレベル」に維持されており、信号処理装置２００を初期状態に戻す場合に「Ｌレベル」にされる。ＮＡＮＤ素子５２には、ＤＦＦ５０ａのＱ端子及びＤＦＦ５０ｂの反転出力端子（ＱＢ端子）からの出力が入力される。
【００２０】
ＤＦＦ５０ａのＱ端子からは、図４（ａ）に示すように、復調パルス信号が「Ｌレベル」から「Ｈレベル」に立ち上がった後、次に基本クロックが「Ｈレベル」になった時点から「Ｈレベル」が出力され続け、復調パルス信号が「Ｈレベル」から「Ｌレベル」になった後、次に基本クロックが「Ｈレベル」になった時点から「Ｌレベル」が出力され続ける。また、ＤＦＦ５０ｂのＱＢ端子からは、図４（ｂ）に示すように、ＤＦＦ５０ａのＱ端子の出力が変化してから基本クロックの１周期分だけ遅れて、ＤＦＦ５０ａのＱ端子の出力と逆の変化をする信号が出力される。その結果、ＮＡＮＤ素子５２からは、図４（ｃ）のように、復調パルス信号が「Ｌレベル」から「Ｈレベル」に立ち上がった後、次に基本クロックが「Ｈレベル」なった時点からさらに次に基本クロックが「Ｈレベル」になる時点まで「Ｌレベル」となるパルス状の境界信号が出力される。従って、図２（ａ）に示した復調パルス信号に対する境界信号は図２（ｃ）に示すようになる。
【００２１】
超過期間信号生成部３４は、復調パルス信号の含まれるビット情報が「１」であるか「０」であるかを示す超過期間信号を生成する機能を有する。超過期間信号生成部３４は、図５に示すように、Ｄフリップフロップ（ＤＦＦ）５４ａ，５４ｂ，５４ｃ，５４ｄ、ＮＡＮＤ素子５６ａ，５６ｂ，５６ｃ、ＯＲ素子５８ａ，５８ｂ，５８ｃ及びＮＡＮＤ素子６０を含んで構成される。
【００２２】
ＤＦＦ５４ａ〜５４ｄのリセット端子（Ｒ端子）には、境界検出部３２で生成された境界信号が入力される。ＤＦＦ５４ａのクロック端子（ＣＫ端子）には、基本クロックが入力される。ＤＦＦ５４ａの反転出力端子（ＱＢ端子）からの出力信号はＤＦＦ５４ｂのＣＫ端子、ＤＦＦ５４ａの入力端子（Ｄ端子）、及びＮＡＮＤ素子５６ａ〜５６ｃに入力される。同様に、ＤＦＦ５４ｂのＱＢ端子からの出力信号はＤＦＦ５４ｃのＣＫ端子、ＤＦＦ５４ｂのＤ端子、及びＮＡＮＤ素子５６ｂに入力される。ＤＦＦ５４ｂの出力端子（Ｑ端子）からの出力信号はＮＡＮＤ素子５６ａ，５６ｃに入力される。また、ＤＦＦ５４ｃのＱＢ端子からの出力信号はＤＦＦ５４ｄのＣＫ端子、ＤＦＦ５４ｃのＤ端子、及びＮＡＮＤ素子５６ａ，５６ｂに入力される。ＤＦＦ５４ｃのＱ端子からの出力信号はＮＡＮＤ素子５６ｃに入力される。また、ＤＦＦ５４ｄのＱＢ端子からの出力信号はＤＦＦ５４ｄのＤ端子及びＮＡＮＤ素子５６ｃに入力される。ＤＦＦ５４ｄのＱ端子からの出力信号は、ＮＡＮＤ素子５６ａ，５６ｂに入力される。
【００２３】
ＮＡＮＤ素子５６ａ，５６ｂ，５６ｃの出力信号は、それぞれＯＲ素子５８ａ，５８ｂ，５８ｃに入力される。さらに、ＯＲ素子５８ａ，５８ｂ，５８ｃには閾値制御信号Ｃ０，Ｃ１，Ｃ２が入力される。ＯＲ素子５８ａ，５８ｂ，５８ｃの出力信号は、ＮＡＮＤ素子６０に入力される。
【００２４】
閾値制御信号Ｃ０，Ｃ１，Ｃ２は、３ビットのバイナリ値が設定され、このバイナリ値により復調パルス信号に含まれるパルスの周期が基本クロックの周期の何倍以上の場合にビット値が「１」であると判断するのかが決定される。例えば、Ｃ０，Ｃ１，Ｃ２に「１」，「０」，「１」が設定されている場合、図２（ｄ）のように、復調パルス信号に含まれるパルスの周期が基本クロックの周期の７倍以上の期間だけ「Ｈレベル」であった場合に超過期間信号が「Ｈレベル」となる。
【００２５】
シフト信号生成部３６は、超過期間信号生成部３４から出力される超過期間信号のパルス幅を拡張する機能を有する。シフト信号生成部３６は、図６に示すように、Ｄフリップフロップ（ＤＦＦ）６２ａ，６２ｂ，６２ｃ，６２ｄ、ＮＡＮＤ素子６４及びＤフリップフロップ（ＤＦＦ）６６を含んで構成することができる。ＤＦＦ６２ａの入力端子（Ｄ端子）には復調パルス信号が入力される。ＤＦＦ６２ａ，６２ｂ，６２ｃの出力端子（Ｑ端子）からの出力信号はそれぞれＤＦＦ６２ｂ，６２ｃ，６２ｄのＤ端子に入力される。また、ＤＦＦ６２ａ〜６２ｄのクロック端子（ＣＫ端子）及びリセット端子（Ｒ端子）にはそれぞれ基本クロック及びリセット信号が入力される。ＤＦＦ６２ｃのＱ端子の出力信号はＮＡＮＤ素子６４に入力される。ＤＦＦ６２ｄの反転出力端子（ＱＢ端子）の出力信号はＮＡＮＤ信号６４に入力される。ＮＡＮＤ素子６４の出力信号は、ＤＦＦ６６のＲ端子に入力される。さらに、ＤＦＦ６６のＤ端子には「Ｈレベル」が常時入力され、ＣＫ端子には超過期間信号生成部３４から超過期間信号が入力される。ＤＦＦ６６のＱ端子からはシフト信号が復調データ取得部３８へ出力される。
【００２６】
ＤＦＦ６２ａ〜６２ｄ及びＮＡＮＤ素子６４は、境界検出部３２の入力側にさらにＤＦＦ６２ａ，６２ｂを付加した構成となっている。従って、境界検出部３２から出力される境界信号が「Ｌレベル」のパルスを出力してから基本クロックの２周期分の時間が経過した後にＤＦＦ６６のＲ端子に「Ｌレベル」のパルスを出力する。すなわち、ＤＦＦ６６のＱ端子の出力信号は、境界信号が「Ｌレベル」とされてから基本クロックの２周期分だけ遅れてその状態を変化させることになる。ＤＦＦ６６のＤ端子は常に「Ｈレベル」に維持され、ＣＫ端子には超過期間信号生成部３４から超過期間信号が入力されているので、Ｑ端子から出力されるシフト信号は、図２（ｅ）のように、超過期間信号が「Ｈレベル」となったときに「Ｈレベル」となり、境界信号が「Ｌレベル」とされてから基本クロックの２周期分だけの時間が経過するまで「Ｈレベル」を維持する。
【００２７】
復調データ取得部３８は、シフト信号生成部３６からシフト信号を受けて、復調パルス信号に含まれるビット情報を復調して維持する。復調パルス信号に含まれるビット情報が４ビットで表される場合、復調データ取得部３８は、図７に示すように、Ｄフリップフロップ（ＤＦＦ）６８ａ，６８ｂ，６８ｃ，６８ｄを含んで構成することができる。ＤＦＦ６８ａの入力端子（Ｄ端子）にはシフト信号生成部３６からシフト信号が入力される。ＤＦＦ６８ａ〜６８ｃの出力端子（Ｑ端子）からの出力信号はそれぞれＤＦＦ６８ｂ〜６８ｄのＤ端子に入力される。また、ＤＦＦ６８ａ〜６８ｄのクロック端子（ＣＫ端子）には境界信号を反転させた復調用クロックが入力され、リセット端子（Ｒ端子）にはリセット信号が入力される。
【００２８】
復調データ取得部３８は、境界信号が「Ｈレベル」となる度に、ＤＦＦ６８ａ〜６８ｃのＱ端子の出力値をそれぞれＤＦＦ６８ｂ〜６８ｄにシフトさせると共に、ＤＦＦ６８ａのＤ端子に入力されているシフト信号の状態をＤＦＦ６８ａのＱ端子の出力値として保持する。すなわち、図２（ｆ）に示すように、復調データ取得部３８によって復調パルス信号に含まれる４ビットのビット情報は復調され、下位ビットから上位ビットまで順にＤＦＦ６８ａ〜６８ｄのＱ端子の出力信号として保持される。
【００２９】
ビット比較部４０は、復調データ取得部３８で復調されたビット情報が照合キー情報と照合し、復調パルス信号に含まれるビット情報と照合キー情報の総てのビット値が一致していた場合に照合一致信号を出力する機能を有する。ビット比較部４０は、図７に示すように、ＸＮＯＲ素子７０ａ，７０ｂ，７０ｃ，７０ｄ、ＮＡＮＤ素子７２、ＮＯＴ素子７４及びＤフリップフロップ（ＤＦＦ）７６を含んで構成することができる。
【００３０】
ＸＮＯＲ素子７０ａには、復調データ取得部３８におけるＤＦＦ６８ａのＱ端子の出力信号と照合キー情報の最下位のビット値が入力される。従って、ＤＦＦ６８ａのＱ端子の出力信号と照合キー情報の最下位ビット値とが一致している場合にはＸＮＯＲ素子７０ａの出力端子には「Ｈレベル」が出力され、一致していない場合には「Ｌレベル」が出力される。同様に、ＸＮＯＲ素子７０ｂ，７０ｃ，７０ｄには、それぞれ復調データ取得部３８におけるＤＦＦ６８ｂ，６８ｃ，６８ｄのＱ端子の出力信号と照合キー情報の最下位から第２ビット値、第３ビット値及び最上位ビット値が入力される。ＸＮＯＲ素子７０ｂ，７０ｃ，７０ｄの入力信号が一致している場合には出力端子に「Ｈレベル」が出力され、一致していない場合には「Ｌレベル」が出力される。
【００３１】
ＸＮＯＲ素子７０ａ〜７０ｄの出力信号はＮＡＮＤ素子７２に入力される。ＮＡＮＤ素子７２の入力信号が総て「Ｈレベル」になったときに出力端子には「Ｌレベル」が出力され、それ以外の場合には出力端子には「Ｈレベル」が出力される。すなわち、復調データ取得部３８において復調パルス信号から検出されたビット情報と照合キー情報との総てのビット値が一致した場合のみＮＡＮＤ素子７２の出力端子に「Ｌレベル」が出力され、復調パルス信号から検出されたビット情報と照合キー情報とのビット値のいずれか１つでも一致しない場合にはＮＡＮＤ素子７２の出力端子に「Ｈレベル」が出力される。
【００３２】
ＮＡＮＤ素子７２の出力信号はＮＯＴ素子７４により反転されてＤＦＦ７６の入力端子（Ｄ端子）に入力される。ＤＦＦ７６のクロック端子（ＣＫ端子）には復調パルス信号の終了時点を示すデータ終了信号が入力される。従って、復調パルス信号から検出されたビット情報と照合キー情報との総てのビット値が一致した場合はＤＦＦ７６の出力端子（Ｑ端子）は「Ｈレベル」に維持され、復調パルス信号から検出されたビット情報と照合キー情報とのビット値のいずれか１つでも一致しない場合にはＤＦＦ７６のＱ端子は「Ｌレベル」に維持される。このＤＦＦ７６のＱ端子の出力信号は照合一致信号として電源制御部４２に入力される。
【００３３】
電源制御部４２は、照合一致信号を受信し、照合一致信号が「Ｈレベル」であれば電源供給部４４から主処理部４６への電力の供給を開始させる。一方、照合一致信号が「Ｌレベル」であれば主処理部４６へは電力を供給させない。電力が供給されると、主処理部４６はオン状態となり、送信部４８から応答信号を送信させる等の処理を実行する。自動車側ではこの応答信号を受信することによりドアの開錠等の処理を行う。
【００３４】
以上のように、本実施の形態では、復調パルス信号に含まれるビット情報と予め設定された照合キー情報とのビット値が総て一致した場合のみ主処理部４６へ電力が供給される。従って、受信部３０でノイズが受信された場合に主処理部４６へ電力の供給を開始してしまう誤動作を抑制することができる。その結果、消費電力の増加を抑制することができる。特に電池等の小容量の電源で駆動される携帯用のキー等において効果が高い。
【００３５】
なお、本発明は上記実施の形態における具体的な構成に限定されるものではない。すなわち、開錠処理に限らず、処理対象物から送信されてくる周波数変調されたビット情報のビット値を照合キー情報のビット値と照合し、照合結果に応じて消費電力がより大きい回路への電力の供給を開始する構成であれば良い。例えば、復調パルス信号のビット情報と照合キー情報のビット情報との少なくとも一部のビット値が一致した場合に主処理部へ電力を供給するものとしても良い。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態における信号処理装置の構成を示すブロック図である。
【図２】本発明の実施の形態における信号処理装置の作用を示すタイミングチャートである。
【図３】本発明の実施の形態における境界検出部の回路の例を示す図である。
【図４】本発明の実施の形態における境界検出部による境界信号の生成を示すタイミングチャートである。
【図５】本発明の実施の形態における超過基幹信号生成部の回路の例を示す図である。
【図６】本発明の実施の形態におけるシフト信号生成部の回路の例を示す図である。
【図７】本発明の実施の形態における復調データ取得部及びビット比較部の回路の例を示す図である。
【図８】従来の信号処理装置の構成を示すブロック図である。
【図９】ビット情報を含む復調パルス信号の例を示す図である。
【符号の説明】
【００３７】
１０  受信部、１２  予備検出部、１４  主処理部、１６  電源制御部、１８  電源供給部、２０  送信部、３０  受信部、３２  境界検出部、３４  超過期間信号生成部、３６  シフト信号生成部、３８  復調データ取得部、４０  ビット比較部、４２  電源制御部、４４  電源供給部、４６  主処理部、４８  送信部。
【図１】
2005198179.tif 000003
【図２】
2005198179.tif 000004
【図３】
2005198179.tif 000005
【図４】
2005198179.tif 000006
【図５】
2005198179.tif 000007
【図６】
2005198179.tif 000008
【図７】
2005198179.tif 000009
【図８】
2005198179.tif 000010
【図９】
2005198179.tif 000011