(57)【要約】【課題】  対向基板及び液晶注入領域内に駆動回路部を備える構成であっても、駆動消費電力の低減を図ることができる表示装置を提供する。【解決手段】  トランスファスイッチ回路１４０が対向基板及び液晶注入領域内に配置される構造の液晶表示パネル１１０において、対向電極をトランスファスイッチ回路１４０に対向する部分を開口もしくは切り欠いた形状とすることにより、トランスファスイッチ回路１４０におけるスイッチ配線（スイッチ切換信号ＳＤ１〜ＳＤ３）やスイッチング素子と対向電極との間で生じる液晶容量を排除でき、これによりトランスファスイッチ回路１４０のスイッチング素子をオンオフ駆動する電圧振幅を小さくして駆動消費電力の低減を図ることができる。【選択図】  図６
2005227513.tif 000002
【特許請求の範囲】
【請求項１】
液晶層を介在させた一対の基板から構成され、一方の基板には対向電極が設けられ、他方の基板には、互いに直交する複数の信号ライン及び走査ラインの各交点近傍に形成されて行列配置される複数の表示画素が設けられる表示パネルに、表示データに応じた画像を表示する表示装置において、
少なくとも、各行の前記走査ラインに所定のタイミングで走査信号を順次印加して、該行の各表示画素を選択状態に設定する走査駆動手段と、
前記表示データを時分割して配列された画素データに変換して出力するデータ変換部を含み、該画素データに対応した表示信号電圧を出力する信号駆動手段と、
前記表示パネルと前記信号駆動手段との間に介在し、前記信号駆動手段から供給される前記表示信号電圧を、前記時分割のタイミングに応じて、前記走査駆動手段により選択状態に設定された行の各表示画素に分配するデータ分配手段とを備え、
少なくとも前記データ分配手段は、前記表示パネルの他方の基板上に、前記複数の表示画素と一体的に形成され、
前記表示パネルの一方の基板は、少なくとも前記他方の基板における、前記複数の表示画素が行列配置された領域及び前記データ分配手段が形成された領域を覆う大きさを有し、前記対向電極は、該一方の基板の前記他方の基板との対向面側における、少なくとも、前記データ分配手段の形成領域に対向した領域を除く領域に設けられることを特徴とする表示装置。
【請求項２】
前記対向電極は、前記データ分配手段の形成領域に対向する領域を開口した形状を有することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記対向電極は、前記データ分配手段の形成領域に対向する領域を切り欠いた形状を有することを特徴とする請求項１に記載の表示装置。
【請求項４】
前記信号駆動手段は、前記表示データを所定の数の前記表示データごとに並列的に保持するデータ保持部を有し、
前記データ変換部は、該データ保持部に並列的に保持された前記各表示データを時分割的に配列して、前記画素データに変換することを特徴とする請求項１に記載の表示装置。
【請求項５】
前記データ保持部は、複数系統の前記表示データを一括して並列的に取り込み、並列的に保持することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記データ保持部は、一系統の前記表示データを順次取り込み、並列的に保持することを特徴とする請求項４に記載の表示装置。
【請求項７】
前記データ分配手段は、一端が前記表示パネルの複数の信号ラインに直接接続され、他端が前記信号駆動手段の出力端に接続され、外部から供給される表示制御信号に応じてオンオフ制御される複数のスイッチング素子を有し、該複数のスイッチ素子を介して、前記信号駆動手段から供給される前記表示信号電圧を各信号ラインに分配することを特徴とする請求項１に記載の表示装置。
【請求項８】
前記複数のスイッチング素子は、前記信号ラインごとに個別に設けられ、前記データ変換部における前記時分割のタイミングに同期して、選択的に導通状態に設定されることを特徴とする請求項７に記載の表示装置。
【請求項９】
前記表示装置は、前記データ分配手段の前記複数のスイッチング素子をオンオフ制御するスイッチ制御信号を生成するスイッチ制御手段を備えることを特徴とする請求項７に記載の表示装置。
【請求項１０】
前記走査駆動手段は、前記他方の基板上に、前記データ分配手段と一体的に形成され、
前記スイッチ制御手段は、前記走査駆動手段内に一体的に形成されていることを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記スイッチ制御手段は、外部から供給される表示制御信号に基づいて、前記スイッチ制御信号を生成することを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の駆動方式に対応した表示パネルを備えた表示装置に関する。
【背景技術】
【０００２】
近年、普及が著しいデジタルビデオカメラやデジタルスチルカメラ等の撮像機器や、携帯電話や携帯情報端末（ＰＤＡ）等の携帯機器において、画像や文字情報等を表示するための表示装置（ディスプレイ）として、また、コンピュータ等の情報端末やテレビジョン等の映像機器のモニタやディスプレイとしても、薄型軽量で、低消費電力化が可能であり、表示画質にも優れた液晶表示装置（Liquid Crystal Display；ＬＣＤ）が多用されている。
【０００３】
以下、従来技術における表示装置について、図９及び図１０を参照して簡単に説明する。図９は、従来技術における薄膜トランジスタ（ＴＦＴ）型の表示画素を備えた表示装置の概略構成を示すブロック図であり、図１０は、従来技術における液晶表示パネルの要部構成の一例を示す等価回路図である。
【０００４】
図９および図１０に示すように、従来技術による液晶表示装置１００Ｐは、概略、表示画素Ｐｘが２次元配列（例えば、ｎ行×ｍ列に配列）された液晶表示パネル（表示パネル）１１０Ｐと、該液晶表示パネル１１０Ｐの各行の表示画素Ｐｘ群を順次走査して選択状態に設定するゲートドライバ（走査ドライバ）１２０Ｐと、選択状態に設定された行の表示画素Ｐｘ群に、映像信号に基づく表示信号電圧を一括して出力するソースドライバ（データドライバ）１３０Ｐと、ゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐにおける動作タイミングを制御するための制御信号（水平制御信号、垂直制御信号等）を生成して出力するＬＣＤコントローラ１５０Ｐと、映像信号から各種タイミング信号（水平同期信号、垂直同期信号、コンポジット同期信号等）を抽出してＬＣＤコントローラ１５０Ｐに出力するとともに、輝度信号からなる表示データを生成してデータドライバ１３０Ｐに出力する表示信号生成回路１６０Ｐと、ＬＣＤコントローラ１５０Ｐにより生成される極性反転信号ＦＲＰに基づいて、液晶表示パネル１１０Ｐの各表示画素Ｐｘに共通に設けられた対向電極に対して、所定の電圧極性を有するコモン信号電圧Ｖcomを印加するコモン信号駆動アンプ（駆動アンプ）１７０Ｐと、を有して構成されている。
【０００５】
ここで、液晶表示パネル１１０Ｐは、対向する透明基板間に、例えば図１０に示すように、行列方向に互いに直交するように配設された複数の走査ラインＳＬおよび複数のデータラインＤＬと、該走査ラインＳＬ及びデータラインＤＬの各交点近傍に配置された複数の表示画素（液晶表示画素）Ｐｘと、を備えて構成されている。また、各表示画素Ｐｘは、画素電極とデータラインＤＬ間にソース−ドレイン（電流路）が接続され、走査ラインＳＬにゲート（制御端子）が接続された薄膜トランジスタからなる画素トランジスタＴＦＴと、画素電極に対向し、全表示画素Ｐｘに共通に設けられた上記対向電極と画素電極との間に充填、保持された液晶分子からなる画素容量（液晶容量）Ｃlcと、画素容量Ｃlcに並列に構成され、該画素容量Ｃlcに印加された信号電圧を保持するための補助容量（蓄積容量）Ｃｓと、を備えた構成を有している。
【０００６】
なお、液晶表示パネル１１０Ｐに配設された走査ラインＳＬ及びデータラインＤＬは、各々、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐとは別個に設けられたゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐに接続されるように構成されている。また、補助容量Ｃｓの他端側の電極（補助電極）は、共通の接続ラインＣＬを介して所定の電圧Ｖcs（例えば、コモン信号電圧Ｖcom）が印加されるように構成されている。
【０００７】
このような構成を有する液晶表示装置１００Ｐにおいて、表示信号生成回路１６０Ｐから供給される、液晶表示パネル１１０Ｐの１行分の表示画素に対応した表示データが、ＬＣＤコントローラ１５０Ｐから供給される水平制御信号に基づいて、ソースドライバ１３０Ｐにより順次取り込み保持される。一方、ＬＣＤコントローラ１５０Ｐから供給される垂直制御信号に基づいて、ゲートドライバ１２０Ｐにより液晶表示パネル１１０Ｐに配設された各走査ラインＳＬに走査信号が順次印加され、各行の表示画素Ｐｘ群が選択状態に設定される。そして、ソースドライバ１３０Ｐは、各行の表示画素Ｐｘ群の選択タイミングに同期して、上記保持した表示データに基づく表示信号電圧を、各データラインＤＬを介して各表示画素Ｐｘに一斉に供給する。こうした一連の動作を１画面分の各行に対して繰り返し実行することにより、映像信号に基づく所望の画像情報が液晶表示パネル１１０Ｐに画面表示される。
【０００８】
液晶表示装置１００Ｐの実装構造としては、図１０に図示したように、液晶表示パネル１１０Ｐを構成する（表示画素Ｐｘが形成される）ガラス基板等の絶縁性基板とは別個に、周辺回路であるゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐを設け、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐと周辺回路とを電気的に接続する構成の他、例えば特許文献１に開示の表示パネルのように、上記絶縁性基板上にゲートドライバおよびドレインドライバ（上記ソースドライバ１３０Ｐに相当）を表示画素Ｐｘと一体的に形成し、小型化のためにゲートドライバを、液晶が注入されてシール材により囲まれた領域（以下、液晶注入領域とする）に設けるようにする構成も知られている。また、上記絶縁性基板上に、例えばゲートドライバ１２０Ｐやソースドライバ１３０Ｐを、ポリシリコントランジスタを適用して、表示画素Ｐｘと一体的に形成した表示装置については、例えば特許文献２等に示されている。
【０００９】
【特許文献１】特開２００２−１９６６９７号公報
【特許文献２】特開２０００−２６７５９０号公報（第３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、上述した従来の表示装置には、以下に示すような問題がある。すなわち、
（１）図９及び図１０に示したように、液晶表示パネル１１０Ｐと周辺回路であるゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐを別個に設けた構成においては、表示画質の向上のために液晶表示パネル１１０Ｐを高精細化した場合、データライン数の増加を招き、これにより、液晶表示パネル１１０Ｐとゲートドライバ１２０Ｐ又はソースドライバ１３０Ｐを接続するための接続端子数が増加するとともに、当該接続端子間のピッチが狭くなる。このため、液晶表示パネル１１０Ｐに周辺回路を接続するための接続工程における工数が増加したり、高い接続精度が必要になる結果、製造コストが上昇したりするとともに、ゲートドライバやソースドライバの実装面積が増大するという問題を有していた。
【００１１】
（２）このような液晶表示パネルと周辺回路との接続に係る工数や接続精度の問題、さらには、実装面積の問題を解決する技術としては、上述した特許文献２等にも示されているように、単一の絶縁性基板上に液晶表示パネルとゲートドライバやソースドライバを、ポリシリコントランジスタを適用して一体的に形成した構成が知られている。ここで、周知のように、ポリシリコントランジスタは、既に製造技術が確立され、良好な素子特性（動作特性）が得られるアモルファスシリコントランジスタに比較して、製造プロセスが煩雑で製造コストも高価であり、また、動作特性も不十分であるため、液晶表示装置の製品コストの上昇を招くとともに、安定した表示特性を得ることが難しいという問題も有している。
【００１２】
（３）さらに、上記特許文献１に開示された表示パネルのように、対向基板及び液晶注入領域内に駆動回路部を備える場合において、例えば、表示画素直近の液晶注入領域内に表示パネルの信号ラインを駆動するスイッチングトランジスタを備える駆動回路部が配置される場合、駆動回路部上には対向電極と液晶層とで形成される液晶容量が存在し、しかもスイッチ回路部が備えるスイッチングトランジタは表示パネルの信号ライン（前述のデータラインＤＬに相当）を駆動するために比較的大きなものとなることから、そのゲート側に生じる寄生容量も比較的大きなものとなる。このためにスイッチングトランジタの容量性負荷が増大し、当該スイッチングトランジタをオンオフ駆動する駆動信号の電圧振幅を比較的大きくしなければならず、これ故、駆動消費電力が増加するという問題を有していた。
【００１３】
そこで、本発明は、上述した課題に鑑み、表示パネルと周辺回路との接続工数の増加や高い接続精度を必要とすることなく、比較的安価な製造コストで実装面積（装置規模）を縮小することができるとともに、動作特性（表示特性）の向上を図ることができる表示装置を提供することを目的とする。さらに、対向基板及び液晶注入領域内に駆動回路部を備える構成であっても、駆動消費電力の低減を図ることができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
請求項１記載の発明では、液晶層を介在させた一対の基板から構成され、一方の基板には対向電極が設けられ、他方の基板には、互いに直交する複数の信号ライン及び走査ラインの各交点近傍に形成されて行列配置される複数の表示画素が設けられる表示パネルに、表示データに応じた画像を表示する表示装置において、少なくとも、各行の前記走査ラインに所定のタイミングで走査信号を順次印加して、該行の各表示画素を選択状態に設定する走査駆動手段と、前記表示データを時分割して配列された画素データに変換して出力するデータ変換部を含み、該画素データに対応した表示信号電圧を出力する信号駆動手段と、前記表示パネルと前記信号駆動手段との間に介在し、前記信号駆動手段から供給される前記表示信号電圧を、前記時分割のタイミングに応じて、前記走査駆動手段により選択状態に設定された行の各表示画素に分配するデータ分配手段とを備え、少なくとも前記データ分配手段は、前記他方の基板上に、前記複数の表示画素と一体的に形成され、前記表示パネルの一方の基板は、少なくとも前記他方の基板における、前記複数の表示画素が行列配置された領域及び前記データ分配手段が形成された領域を覆う大きさを有し、前記対向電極は、該一方の基板の前記他方の基板との対向面側における、少なくとも、前記データ分配手段の形成領域に対向した領域を除く領域に設けられることを特徴とする。
【００１５】
請求項１に従属する請求項２に記載の発明では、前記対向電極は、前記データ分配手段の形成領域に対向する領域を開口した形状を有することを特徴とする。
【００１６】
請求項１に従属する請求項３に記載の発明では、前記対向電極は、前記データ分配手段の形成領域に対向する領域を切り欠いた形状を有することを特徴とする。
【００１７】
請求項１に従属する請求項４に記載の発明では、前記信号駆動手段は、前記表示データを所定の数の前記表示データごとに並列的に保持するデータ保持部を有し、前記データ変換部は、該データ保持部に並列的に保持された前記各表示データを時分割的に配列して、前記画素データに変換することを特徴とする。
【００１８】
請求項４に従属する請求項５に記載の発明では、前記データ保持部は、複数系統の前記表示データを一括して並列的に取り込み、並列的に保持することを特徴とする。
【００１９】
請求項４に従属する請求項６に記載の発明では、前記データ保持部は、一系統の前記表示データを順次取り込み、並列的に保持することを特徴とする。
【００２０】
請求項１に従属する請求項７に記載の発明では、前記データ分配手段は、一端が前記表示パネルの複数の信号ラインに直接接続され、他端が前記信号駆動手段の出力端に接続され、外部から供給される表示制御信号に応じてオンオフ制御される複数のスイッチング素子を有し、該複数のスイッチ素子を介して、前記信号駆動手段から供給される前記表示信号電圧を各信号ラインに分配することを特徴とする。
【００２１】
請求項７に従属する請求項８に記載の発明では、前記複数のスイッチング素子は、前記信号ラインごとに個別に設けられ、前記データ変換部における前記時分割のタイミングに同期して、選択的に導通状態に設定されることを特徴とする。
【００２２】
請求項７に従属する請求項９に記載の発明では、前記データ分配手段の前記複数のスイッチング素子をオンオフ制御するスイッチ制御信号を生成するスイッチ制御手段を備えることを特徴とする。
【００２３】
請求項９に従属する請求項１０に記載の発明では、前記走査駆動手段は、前記他方の基板上に、前記データ分配手段と一体的に形成され、前記スイッチ制御手段は、前記走査駆動手段内に一体的に形成されていることを特徴とする。
【００２４】
請求項９に従属する請求項１１に記載の発明では、前記スイッチ制御手段は、外部から供給される表示制御信号に基づいて、前記スイッチ制御信号を生成することを特徴とする。
【発明の効果】
【００２５】
本発明によれば、一対の基板から構成される表示パネルの一方の基板には対向電極が設けられ、他方の基板には、少なくとも、互いに直交する複数の信号ライン及び走査ラインの各交点近傍に形成されて行列配置される複数の表示画素と、信号駆動手段から供給される時分割配列された表示信号電圧を、該時分割タイミングに応じて、選択状態に設定された行の各表示画素に分配するデータ分配手段とが一体的に形成され、一方の基板は、少なくとも他方の基板の複数の表示画素が行列配置された領域及びデータ分配手段が形成された領域を覆う大きさを有し、対向電極は、一方の基板の前記他方の基板との対向面側の、少なくともデータ分配手段の形成領域に対向する領域を除く領域に設けられ、例えばデータ分配手段の形成領域に対向する領域を開口させた形状、もしくはデータ分配手段の形成領域に対向する領域を切り欠いた形状に設けられる為、データ分配手段におけるスイッチ配線やスイッチング素子と対向電極との間で生じる液晶容量を排除でき、これによりデータ分配手段におけるスイッチング素子をオンオフ制御するスイッチ制御信号の電圧振幅を小さくして駆動消費電力の低減を図ることができる。
【００２６】
加えて、表示パネルを構成する各信号ラインに接続された表示画素に供給する表示信号電圧を、信号駆動手段の内部で複数本の信号ラインを一組として所定の時分割タイミングでシリアルデータ（画素データ）に変換してデータ分配手段に出力し、該データ分配手段により各組のシリアルデータを、上記時分割タイミングに応じて各組の信号ラインに順次分配しつつ供給することができるので、絶縁性基板に設けられたデータ分配手段と、絶縁性基板外部に設けられた信号駆動手段とを、上記信号ライン数よりも少ない接続端子により接続することができる。
【００２７】
したがって、表示パネル（画素エリア）と信号駆動手段間の接続端子の数を大幅に削減して、当該接続端子間のピッチを比較的広く設計することができるので、当該接続工程における工数を削減することができるとともに、比較的低い接続精度であっても良好に接続することができ、製造コストの削減及び周辺回路（ドライバＩＣ）の実装面積の縮小を図ることができる。
【００２８】
また、本発明によれば、少なくとも、表示パネル（画素エリア）を構成する複数の表示画素とデータ分配手段が、同一の絶縁性基板上に一体的に形成されるので、表示画素を構成する画素トランジスタ（薄膜トランジスタ）、及び、データ分配手段を構成する各機能素子を、例えば、アモルファスシリコンを適用して同一の製造プロセスで形成することができる。これにより、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、動作特性の安定した機能素子を実現することができるとともに、比較的安価に表示装置を製造することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明に係る表示装置について、図面を参照しながら説明する。なお、以下に示す実施形態においては、本発明に係る表示装置を、アクティブマトリクス型の駆動方式を採用した液晶表示装置に適用した場合について説明する。
【００３０】
＜全体構成＞
図１は本発明に係る表示装置の全体構成を示すブロック図であり、図２は本発明に係る表示装置の実施形態における要部構成を示すブロック図である。図１及び図２において、図９及び図１０に図示した従来技術と共通する構成要素については、同一の符号を付し、その説明を簡略化する。
【００３１】
図１、図２に示すように、本実施形態に係る液晶表示装置１００は、概略、上述した従来技術（図９参照）と同様に、複数の走査ラインＳＬ及び複数のデータラインＤＬの交点近傍に複数の表示画素Ｐｘが２次元（ｎ行×ｍ列）配列された液晶表示パネル１１０（表示パネル：又は、図２に示すような絶縁性基板ＳＵＢ上の所定の領域に設けられた画素エリアＰＸＡ）と、各走査ラインＳＬに所定のタイミングで走査信号を順次印加するゲートドライバ１２０と、各データラインＤＬに表示データに基づく表示信号電圧を印加するためのソースドライバ１３０と、液晶表示パネル１１０とソースドライバ１３０との間に設けられ、ソースドライバ１３０から出力されるシリアルデータからなる表示信号電圧を、液晶表示パネル１１０に配設された各データラインＤＬに分配して印加するトランスファスイッチ回路１４０と、少なくともゲートドライバ１２０、ソースドライバ１３０およびトランスファスイッチ回路１４０にそれぞれ供給する制御信号（垂直制御信号、水平制御信号、トランスファスイッチ制御信号）を生成して出力するＬＣＤコントローラ１５０と、外部入力される映像信号からソースドライバ１３０に供給する表示データを生成するとともに、ＬＣＤコントローラ１５０に供給するタイミング信号を生成する表示信号生成回路１６０と、全表示画素Ｐｘに共通に設けられた共通電極に対して、所定の電圧極性を有するコモン信号電圧Ｖcomを印加するコモン電圧駆動アンプ１７０とを備える。
【００３２】
本実施形態においては、図２に示すように、少なくとも、液晶表示パネル１１０を構成する複数の表示画素Ｐｘが２次元配列される画素エリアＰＸＡと、ゲートドライバ１２０及びトランスファスイッチ回路１４０が、ガラス基板等の絶縁性基板ＳＵＢ上に一体的に形成された構成を有している。この場合、表示画素Ｐｘを構成する画素トランジスタ（図１０に示した画素トランジスタＴＦＴに相当）、ゲートドライバ１２０及びトランスファスイッチ回路１４０を構成する各機能素子（薄膜トランジスタ等）を、例えばアモルファスシリコンを適用して同一の製造プロセスで形成される。これにより、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、動作特性の安定した機能素子を実現することができるとともに、比較的安価に液晶表示装置を製造することができる。なお、上述した液晶表示パネル１１０（画素エリアＰＸＡ）は、従来技術に示した構成（図１４に示した液晶表示パネル１１０Ｐ）と同等の構成を有しているので、その詳細な説明については省略する。
【００３３】
＜各部構成＞
次に、図１〜図４を参照して上述したゲートドライバ１２０、ソースドライバ１３０およびトランスファスイッチ回路１４０の構成について説明する。なお、図３は、本実施形態に係る表示装置に適用可能なゲートドライバ及びスイッチ駆動部の一例を示す回路構成図である。図４は、本実施形態に係る表示装置に適用可能なソースドライバ及びトランスファスイッチ回路の一例を示す回路構成図である。
【００３４】
図３に図示する通り、ゲートドライバ１２０は、ＬＣＤコントローラ１５０から供給されるゲートスタート信号ＧＳＲＴ及びゲートクロック信号ＧＰＣＫ（垂直制御信号）に応じて、所定のタイミングでシフト信号を順次出力するシフトレジスタ１２１と、該シフトレジスタ１２１から出力されるシフト信号を一方の入力とし、ＬＣＤコントローラ１５０から供給されるゲートリセット信号ＧＲＥＳ（垂直制御信号）を他方の入力とする２入力論理積演算回路（以下、「ＡＮＤ回路」と略記する）１２２と、該ＡＮＤ回路１２２からの出力信号を所定の信号レベルに設定（昇圧）する複数段（２段）のレベルシフタ１２３、１２４及び出力アンプ（アンプ）１２５と、を備えた構成を有している。ここで、レベルシフタ１２３、１２４及び出力アンプ１２５は、主にシフトレジスタ１２１を低電圧で駆動させるためのものであり、走査ラインＳＬ（表示画素Ｐｘ）に印加する走査信号の信号レベルに応じて、ゲートドライバ１２０の出力段に適宜設けられる。
【００３５】
このような構成を有するゲートドライバ１２０においては、ＬＣＤコントローラ１５０から垂直制御信号としてゲートスタート信号ＧＳＲＴ、ゲートクロック信号ＧＰＣＫが供給されると、シフトレジスタ１２１によりゲートクロック信号ＧＰＣＫに基づいて、ゲートスタート信号ＧＳＲＴを順次シフトしつつ、各走査ラインに対応して設けられた複数のＡＮＤ回路１２２の一方の入力接点に該シフト信号が入力される。
【００３６】
ここで、ゲートリセット信号ＧＲＥＳをハイレベル（“１"）に設定した状態（ゲートドライバの駆動状態）では、ＡＮＤ回路１２２の他方の入力接点に常時“１"レベルが入力されるので、上記ゲートスタート信号ＧＳＲＴ、ゲートクロック信号ＧＰＣＫに基づいて、シフトレジスタ１２１からシフト信号が出力されるタイミングで、ＡＮＤ回路１２２からハイレベル（“１"）の信号が出力され、レベルシフタ１２３、１２４及び出力アンプ１２５を介して、所定のハイレベルを有する走査信号Ｇ１、Ｇ２、Ｇ３、・・・が生成され、各走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に順次印加される。これにより、走査信号Ｇ１、Ｇ２、Ｇ３、・・・が印加された各行の走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に接続された表示画素Ｐｘが一括して選択状態に設定される。
【００３７】
一方、ゲートリセット信号ＧＲＥＳをローレベル（“０"）に設定した状態（ゲートドライバのリセット状態）では、ＡＮＤ回路１２２の他方の入力接点に常時“０"レベルが入力されるので、シフトレジスタ１２１からのシフト信号の出力の有無にかかわらず、ＡＮＤ１２２からローレベル（“０"）の信号が常時出力されることにより、所定のローレベルを有する走査信号Ｇ１、Ｇ２、Ｇ３、・・・が生成され、各行の走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に接続された表示画素Ｐｘが非選択状態に設定される。
【００３８】
また、本実施形態においては、図２、図３に示すように、ゲートドライバ１２０内に、後述するトランスファスイッチ回路１４０を駆動制御するスイッチ駆動部（スイッチ制御手段）ＳＷＤが一体的に形成された構成を有している。ここで、スイッチ駆動部ＳＷＤは、図３に示すように、ＬＣＤコントローラ１５０から供給されるトランスファスイッチ制御信号（タイミング信号：マルチプレクサコントロール信号ＣＮmx0、ＣＮmx1及びスイッチリセット信号ＳＤＲＥＳ）に基づいて、所定のタイミングでデコード信号を順次出力するデコーダ１２６と、上述したＡＮＤ回路１２２と同様に、デコーダ１２６から出力されるデコード信号を一方の入力とし、ＬＣＤコントローラ１５０から供給されるゲートリセット信号ＧＲＥＳを他方の入力とするＡＮＤ回路１２７と、該ＡＮＤ回路１２７からの出力信号を所定の信号レベルに設定する複数段のレベルシフタ（上述したゲートドライバ１２０に示したレベルシフタ１２３、１２４と同一の構成）及び出力アンプ１２８と、を備えた構成を有している。
【００３９】
このような構成を有するスイッチ駆動部ＳＷＤにおいては、ＬＣＤコントローラ１５０からトランスファスイッチ制御信号として供給されるマルチプレクサ制御信号ＣＮmx0、ＣＮmx1及びスイッチリセット信号ＳＤＲＥＳに応じて、デコーダ１２６により生成されるデコード信号が、後述するトランスファスイッチ回路１４０の各トランスファゲート素子（スイッチ）に対応して設けられた複数（３個）のＡＮＤ回路１２７の一方の入力接点に入力される。
【００４０】
ここで、スイッチ駆動部ＳＷＤにおいては、上述したゲートリセット信号ＧＲＥＳをハイレベル（“１”）に設定した状態（ゲートドライバの駆動状態）において、表１に示す信号論理のように、ＬＣＤコントローラ１５０からローレベル（“０”）のスイッチリセット信号ＳＤＲＥＳを供給した場合には、マルチプレクサ制御信号ＣＮmx0、ＣＮmx1の信号レベルに関わらず、ローレベル（“０”）のデコード信号がＡＮＤ回路１２７の一方の入力接点に常時入力されることにより、トランスファスイッチ回路１４０にはローレベル（“０”）のスイッチ切換信号ＳＤ１〜ＳＤ３が供給されて、後述するソースドライバ１３０により生成された表示信号電圧の各列のデータラインＤＬへの供給が遮断される。
【００４１】
また、ＬＣＤコントローラ１５０からハイレベル（“１”）のスイッチリセット信号ＳＤＲＥＳを供給した場合には、表１に示すように、マルチプレクサ制御信号ＣＮmx0、ＣＮmx1の信号レベルに基づいて、マルチプレクサ制御信号ＣＮmx0、ＣＮmx1が共にローレベルのとき、スイッチ切換信号ＳＤ１のみがハイレベルとなり、マルチプレクサ制御信号ＣＮmx1がハイレベルのとき、スイッチ切換信号ＳＤ２のみがハイレベルとなり、マルチプレクサ制御信号ＣＮmx0がハイレベルのとき、スイッチ切換信号ＳＤ３のみがハイレベルとなり、マルチプレクサ制御信号ＣＮmx0、ＣＮmx1が共にハイレベルのとき、スイッチ切換信号ＳＤ１〜ＳＤ３がいずれもローレベルとなるように設定されるとともに、上記ゲートドライバ１２０と共通に設けられたレベルシフタ１２３、１２４及び出力アンプ１２８を介して、該スイッチ切換信号ＳＤ１〜ＳＤ３の信号レベルが昇圧されて、個別の信号線を介して、相互に時間的に重ならないように順次トランスファスイッチ回路１４０に印加される。これにより、ハイレベルのスイッチ切換信号ＳＤ１〜ＳＤ３が印加されたトランスファゲート素子が順次（時系列的に）オン動作して、後述するソースドライバ１３０により生成された表示信号電圧が各列のデータラインＤＬに供給される（信号供給状態）。
【００４２】
一方、ゲートリセット信号ＧＲＥＳをローレベル（“０”）に設定した状態（ゲートドライバ１２０のリセット状態）においては、ＡＮＤ回路１２７の他方の入力接点に常時“０”レベルが入力されるため、デコーダ１２６から出力されるデコード信号の信号レベルに関わらず、ＡＮＤ回路１２７からローレベル（“０”）の信号が常時出力され、トランスファスイッチ回路１４０の各トランスファゲート素子はオフ動作して、各列のデータラインへの表示信号電圧の供給が遮断される（信号遮断状態）。
【００４３】
【表１】
2005227513.tif 000003
【００４４】
ソースドライバ１３０は、図４に示すように、水平シフトクロック信号ＳＣＫ、水平期間スタート信号ＳＴＨに基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ１３１と、該シフトレジスタ１３１から出力されるシフト信号に応じて、表示信号生成回路１６０から並列的に供給される複数系統の表示データ、例えば画像情報を構成する赤色成分（Ｒ）、緑色成分（Ｇ）、青色成分（Ｂ）からなる３系統の表示データＲdata、Ｇdata、Ｂdataを順次取り込むとともに、前の水平期間に取り込まれた表示データを制御信号ＳＴＢに応じて一斉に出力するラッチ回路（データ保持部）１３２と、マルチプレクサコントロール信号ＣＮmx0、ＣＮmx1に基づいて、ラッチ回路１３２に取り込み保持された各表示データＲdata、Ｇdata、Ｂdata（すなわち、パラレルデータ）を、時分割的に配列された１系統のシリアルデータ（画素データ）に変換する３入力マルチプレクサ（データ変換部）１３３Ａと、該３入力マルチプレクサ１３３Ａから出力される画素データ（Ｒ、Ｇ、Ｂ）をデジタル−アナログ変換し、極性制御信号ＰＯＬに基づいて所定の信号極性のアナログ信号に変換するデジタル−アナログ変換器（以下、「Ｄ／Ａコンバータ」と略記する）１３４と、出力イネーブル信号ＯＥに基づいて、アナログ変換された画素データ（Ｒ、Ｇ、Ｂ）を所定の信号レベルに増幅して、接続端子ＴＭｓを介してトランスファスイッチ回路１４０に、表示信号電圧Ｖrgbとして出力する出力アンプ１３５と、を備えた構成を有している。ここで、上述した各構成に供給される水平シフトクロック信号ＳＣＫ、水平期間スタート信号ＳＴＨ、制御信号ＳＴＢ、マルチプレクサコントロール信号ＣＮmx0、ＣＮmx1、極性制御信号ＰＯＬ、出力イネーブル信号ＯＥは、いずれもＬＣＤコントローラ１５０から供給される水平制御信号である。
【００４５】
トランスファスイッチ回路１４０は、図４に示すように、上述した出力アンプ１３５の出力端子ＴＭｓに対して並列的に接続され、ＲＧＢの各色に対応した表示画素Ｐｘに接続された（３本単位の）各データラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・に対して、各々トランスファゲート（スイッチング）素子ＴＧ１〜ＴＧ３を備えた構成を備える。各トランスファゲート素子ＴＧ１〜ＴＧ３は、上述したゲートドライバ１２０内のスイッチ駆動部ＳＷＤから供給されるスイッチ切換信号ＳＤ１〜ＳＤ３に応じてオンオフ制御される。
【００４６】
このような構成を有するソースドライバ１３０及びトランスファスイッチ回路１４０においては、表示信号生成回路１６０から１行分のＲＧＢの各色の表示画素Ｐｘに対応した表示データＲdata、Ｇdata、Ｂdataが並列的かつ順次供給され、ラッチ回路により１組のＲＧＢの各色の表示画素に対応した表示データＲdata、Ｇdata、Ｂdataが順次取り込み保持された後、３入力マルチプレクサ１３３Ａにより時分割シリアルデータに変換されて、Ｄ／Ａコンバータ１３４、出力アンプ１３５を介して単一の接続端子ＴＭｓを介してトランスファスイッチ回路１４０に出力される。
【００４７】
このとき、データドライバ１２０内に設けられたスイッチ駆動部ＳＷＤから、上記３入力マルチプレクサ１３３Ａにおけるシリアル変換処理を制御するマルチプレクサ制御信号ＣＮmx0、ＣＮmx1に基づいて生成されるスイッチ切換信号ＳＤ１〜ＳＤ３により、上記時分割シリアルデータからなる表示信号電圧Ｖrgbの時分割タイミングに同期して、各データラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・に設けられたトランスファゲート素子ＴＧ１〜ＴＧ３を、時間的に重ならないように選択的にオン動作させる。
【００４８】
これにより、時分割シリアルデータのうち、表示データの赤色成分Ｒdataに基づく表示信号電圧ＶｒがデータラインＤＬ１、ＤＬ４、ＤＬ７、・・・ＤＬ(k+1)に供給され、緑色成分Ｇdataに基づく表示信号電圧ＶｇがデータラインＤＬ２、ＤＬ５、ＤＬ８、・・・ＤＬ(k+2)に供給され、青色成分Ｂdataに基づく表示信号電圧ＶｂがデータラインＤＬ３、ＤＬ６、ＤＬ９、・・・ＤＬ(k+3)に供給される。ここで、データラインＤＬの列番号を表すｋは、ｋ＝０、１、２、３、・・・である。
【００４９】
表示信号生成回路１６０は、例えば、液晶表示装置１００の外部から供給される映像信号（コンポジットビデオ信号等）から水平同期信号、垂直同期信号及びコンポジット同期信号を抽出し、タイミング信号としてＬＣＤコントローラ１５０に供給するとともに、所定の表示信号生成処理（ペデスタルクランプ、クロマ処理等）を実行して、映像信号に含まれるＲ、Ｇ、Ｂ各色の輝度信号（表示データ）を抽出し、アナログ信号又はデジタル信号としてソースドライバ１３０に出力する。
【００５０】
ＬＣＤコントローラ１５０は、上記表示信号生成回路１６０から供給される水平同期信号、垂直同期信号及びシステムクロック等の各種タイミング信号に基づいて、水平制御信号及び垂直制御信号を生成して、各々、ゲートドライバ１２０及びソースドライバ１３０に供給するとともに、本実施形態特有の機能として、上記トランスファスイッチ回路１４０の動作状態を制御するトランスファスイッチ制御信号を生成して、ゲートドライバ１２０のスイッチ駆動部ＳＷＤ及びソースドライバ１３０に供給し、ソースドライバ１３０からの時分割シリアルデータからなる表示信号電圧Ｖrgbの供給タイミングに同期して、トランスファスイッチ回路１４０に設けられた各トランスファゲート素子ＴＧ１〜ＴＧ３を選択的にオン動作させて、上記表示信号電圧Ｖrgbを各データライン（表示画素）に分配するように制御する。
【００５１】
＜対向電極の構造＞
図５は本実施形態に係わる表示装置に適用可能なトランスファスイッチ回路部の構造を示す要部拡大図である。また、図６は本実施形態に係わる表示装置における対向電極の構成の一例を示す構成図であり、図７は本実施形態に係わる表示装置における対向電極の構成の他の例を示す構成図である。
【００５２】
上記構成による液晶表示装置１００では、前述したように、液晶表示パネル１１０を構成する複数の表示画素Ｐｘが２次元配列される画素エリアＰＸＡ、ゲートドライバ１２０及びトランスファスイッチ回路１４０が、ガラス基板等の絶縁性基板ＳＵＢ上に一体的に形成される。そして、対向基板２００は、例えば図６に示すように、画素エリアＰＸＡ及びトランスファスイッチ回路１４０を覆う大きさを有し、絶縁性基板ＳＵＢと対向基板２００との対向領域に液晶が注入され、対向基板２００の周囲がシール材２２０によってシールされて、液晶が封入されるように構成される。
【００５３】
これは、上記シール材２２０の形成領域は比較的大きな領域を必要とし、トランスファスイッチ回路１４０を備える構成において、液晶表示パネル１１０全体の大きさの増大を必要最小限とするため、トランスファスイッチ回路１４０は画素エリアＰＸＡに接近した位置に形成されて、トランスファスイッチ回路１４０の形成領域の外側にシール材を設けるようにするためである。そして、対向基板２００側に設けられる対向電極が、仮に対向基板２００の絶縁性基板ＳＵＢとの対向面側の全面に設けられる場合、トランスファスイッチ回路１４０は対向基板及び液晶注入領域内に配置されるとともに、トランスファスイッチ回路１４０の形成領域上にも対向電極が設けられることになる。
【００５４】
そうした配置の場合には、図５のトランスファスイッチ回路１４０の要部構造拡大図で示すように、トランスファゲート素子ＴＧのゲート容量等からなる寄生容量Ｃ１、ソース配線と各スイッチ配線（スイッチ切換信号ＳＤ１〜ＳＤ３）との交差によって生じるクロス容量Ｃ２、及び各スイッチ配線や各トランスファゲート素子ＴＧと対向電極と液晶層との間で生じる液晶容量Ｃ３が形成される。ここで、トランスファゲート素子ＴＧは液晶表示パネル１１０のデータラインＤＬを駆動するために比較的サイズが大きなものとなっている。そのため、そのゲート側に生じる寄生容量も比較的大きなものとなる。そして、これら容量性負荷の存在によりトランスファゲート素子ＴＧを所定の動作時間でオンオフ駆動するために、スイッチ切換信号ＳＤ１〜ＳＤ３の電圧振幅を比較的大きくしなければならず、これにより駆動消費電力の増加を招致してしまう。
【００５５】
そこで、本実施形態による液晶表示装置１００では、容量性負荷の内、各スイッチ配線や各トランスファゲート素子ＴＧと対向電極と液晶層との間で生じる液晶容量Ｃ３を排除するため、対向電極２１０がトランスファスイッチ回路１４０の形成領域上に存在しないようにする。
すなわち、例えば、図６（ａ）及び（ｂ）に図示するように、絶縁性基板ＳＵＢ上に配設されるシール材２２０とともに液晶を封止する対向基板２００に設けられ、絶縁性基板ＳＵＢに対向する面側全面に形成される対向電極２１０において、トランスファスイッチ回路１４０に対向する部分Ａを開口させた形状とする。あるいは、図７（ａ）及び（ｂ）に図示するように、絶縁性基板ＳＵＢ上に配設されるシール材２２０とともに液晶を封止する対向基板２００に設けられ、絶縁性基板ＳＵＢに対向する面側全面に形成される対向電極２１０において、トランスファスイッチ回路１４０に対向する領域Ｂを切り欠いた形状とする。
【００５６】
このように、トランスファスイッチ回路１４０に対向する部分Ａを開口させた形状の対向電極２１０、あるいはトランスファスイッチ回路１４０に対向する領域Ｂを切り欠いた形状の対向電極２１０にすると、トランスファスイッチ回路１４０上には液晶層は存在するものの、対向電極が無く、電界が発生しない為、スイッチ配線（スイッチ切換信号ＳＤ１〜ＳＤ３）や各トランスファゲート素子ＴＧと対向電極２１０との間で生じる液晶容量Ｃ３は無くなる。
【００５７】
この結果、トランスファゲート素子ＴＧをオンオフ駆動するスイッチ切換信号ＳＤ１〜ＳＤ３の電圧振幅を比較的小さくすることができ、これにより駆動消費電力の低減を図ることが可能になる。なお、対向電極２１０の形状として、上記のように、トランスファスイッチ回路１４０に対向する領域を開口させた形状や切り欠いた形状を一例として示したが、本発明はこれらの形状に限るものではなく、要するに、少なくともトランスファスイッチ回路１４０に対向する領域に対向電極２１０が設けられないようにすればよいものである。
【００５８】
＜駆動制御動作＞
次に、上記構成による液晶表示装置１００の駆動制御動作について説明する。図８は本実施形態に係わる表示装置における駆動制御動作を示すタイミングチャートである。
液晶表示装置１００では、図８のタイミングチャートに示すように、１水平期間（１Ｈ）を１サイクルとして、ゲートドライバ１２０からｉ行目の走査ラインＳＬｉ（１≦ｉ≦ｎ）に走査信号Ｇｉを印加して、当該行の表示画素Ｐｘ群を選択状態に設定し、該選択期間にソースドライバ１３０及びトランスファスイッチ回路１４０を介して、各々３本のデータラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・を１組として、スイッチ切換信号ＳＤ１〜ＳＤ３の印加タイミング（トランスファゲート素子ＴＧ１〜ＴＧ３の導通タイミング）で、各データラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・に接続された表示画素Ｐｘに対応する表示データに応じた表示信号電圧Ｖrgbを分配して、個別の表示信号電圧Ｖｒ、Ｖｇ、Ｖｂとして順次印加することにより、当該行の各表示画素Ｐｘに表示データを書き込む動作を実行する。
【００５９】
そして、このような書込み動作を、１垂直期間（１Ｖ＝（ｎ＋１）×Ｈ）に、液晶表示パネル１１０を構成する各走査ラインＳＬ１、ＳＬ２、・・・ＳＬｎ（本実施形態では、液晶表示パネル１１０が３２０本の走査ラインＳＬを備えるものとする。ｎ＝３２０）に対して、順次走査信号Ｇ１、Ｇ２、Ｇ３、・・・Ｇｎを印加することにより、液晶表示パネル１画面分の表示データを各表示画素Ｐｘに書き込む。これにより、各表示画素Ｐｘが表示データに応じた階調状態に設定されるので、液晶表示パネル１１０に所望の画像情報が表示される。
【００６０】
以上説明したように、本実施形態によれば、複数の表示画素Ｐｘを２次元配列した画素エリアＰＸＡ、ゲートドライバ１２０及びトランスファスイッチ回路１４０を、絶縁性基板ＳＵＢ上に一体的に形成し、当該トランスファスイッチ回路１４０が対向基板及び液晶注入領域内に配置される構造を有する液晶表示パネル１１０において、対向基板に設けられる対向電極を、例えばトランスファスイッチ回路１４０の形成領域に対向する部分を開口もしくは切り欠いた形状として、トランスファスイッチ回路１４０の形成領域に対向する部分を除く領域に設けるようにしたので、トランスファスイッチ回路１４０におけるスイッチ配線や各トランスファゲート素子ＴＧと対向電極２１０との間で生じる液晶容量Ｃ３を排除でき、これによりトランスファゲート素子ＴＧをオンオフ駆動するスイッチ制御信号（スイッチ切換信号ＳＤ１〜ＳＤ３）の電圧振幅を小さくして駆動消費電力の低減を図ることができる。
なお、上記実施形態では、絶縁性基板ＳＵＢ上に画素エリアＰＸＡ、ゲートドライバ１２０及びトランスファスイッチ回路１４０を一体的に形成するものとしたが、本発明はこれに限るものではなく、絶縁性基板ＳＵＢ上に、少なくとも画素エリアＰＸＡとトランスファスイッチ回路１４０とが一体的に形成されていればよいものである。
【００６１】
また、本実施形態によれば、液晶表示パネル１１０（画素エリアＰＸＡ）を構成する各データラインＤＬに接続された表示画素Ｐｘに供給する表示信号電圧を、ソースドライバ１３０内部で複数本のデータラインＤＬを一組として時分割シリアルデータに変換して、絶縁性基板ＳＵＢ上に画素エリアＰＸＡとともに一体的に形成されたトランスファスイッチ回路１４０に出力し、該トランスファスイッチ回路１４０により各組の時分割シリアルデータを、時分割タイミングに応じて分配して各組のデータラインＤＬに順次供給することにより、絶縁性基板ＳＵＢに設けられたトランスファスイッチ回路１４０と、該絶縁性基板１４０とは別個に設けられたソースドライバ１３０との間を、上記データラインＤＬの組数分の接続端子ＴＭｓにより接続することができる。
【００６２】
これにより、液晶表示パネル１１０とソースドライバ１３０との間の接続端子の数を数分の１（各組に含まれるデータラインの本数分の１）に削減して、当該接続端子間のピッチを比較的広く設計することができるので、当該接続行程における工数を削減することができるとともに、比較的低い接続精度であっても良好に接続することができ、製造コストの削減及びソースドライバの実装面積の縮小を図ることができる。
【００６３】
また、従来技術に示したような液晶表示パネルに配設された各データラインに対応して、表示信号電圧を並列的に供給する構成においては、デジタル信号として供給される表示データ（画素データ）をアナログ化するためのＤ／Ａコンバータや、アナログ化された画素データを所定の信号レベルまで増幅する出力アンプ等を、各データラインごとに設ける必要があるが、本実施形態においては、これらの構成を数分の１に削減することができるので、ソースドライバの回路規模を縮小することができるとともに、上記出力段（Ｄ／Ａコンバータ、出力アンプ等）で消費する電力を削減することができる。
【００６４】
なお、本実施形態においては、トランスファスイッチ回路１４０に設けられた各トランスファゲート素子ＴＧ１〜ＴＧ３の導通状態を制御するスイッチ切換信号ＳＤ１〜ＳＤ３を生成するスイッチ駆動部ＳＷＤを、ゲートドライバ１２０の内部に設けた回路構成を示したが、本発明はこれに限定されるものではなく、ゲートドライバ１２０の外部に設けた構成を適用するものであってもよい。ここで、スイッチ駆動部は、上述したように、ゲートドライバに設けられたＡＮＤ回路やレベルシフタ、出力アンプと同等の構成を備え、また、ゲートドライバの動作状態を制御するゲートリセット信号ＧＲＥＳに基づいて制御されるので、本実施形態（図３）に示したように、ゲートドライバと一体的に形成した構成を適用した方が、回路規模の縮小や接続端子数の削減を図ることができる利点を有している。
【００６５】
また、本実施形態においては、複数系統（ｊは任意の正の整数；上述したようにＲＧＢの各色成分に対応させた場合には、３系統（ｊ＝３））のパラレルデータとして供給された表示データを、３入力マルチプレクサ１３３Ａによりシリアルデータに変換処理してソースドライバ１３０から出力し、液晶表示パネル１１０（画素エリアＰＸＡ）に付設されたトランスファスイッチ回路１４０において、各トランスファゲート素子ＴＧ１〜ＴＧ３を時分割タイミングに基づいてオン動作することにより、複数（ｊ本）のデータラインＤＬに分配する構成を有しているので、単に、表示データを取り込み保持して、表示信号電圧に変換して出力する従来のソースドライバに比較して、ソースドライバ１３０及びトランスファスイッチ回路１４０は、ｊ倍の動作速度（ｊ倍のクロック周波数）で信号処理を行うように設定される。
【図面の簡単な説明】
【００６６】
【図１】本発明に係わる表示装置の全体構成を示すブロック図である。
【図２】本発明に係る表示装置の実施形態における要部構成を示すブロック図である。
【図３】本実施形態に係わる表示装置に適用可能なゲートドライバ及びスイッチ駆動部の一例を示す回路構成図である。
【図４】本実施形態に係わる表示装置に適用可能なソースドライバ及びトランスファスイッチ回路の一例を示す回路構成図である。
【図５】本実施形態に係わる表示装置に適用可能なトランスファスイッチ回路部の構造を示す要部拡大図である。
【図６】本実施形態に係わる表示装置における対向電極の構成の一例を示す構成図である。
【図７】本実施形態に係わる表示装置における対向電極の構成の他の例を示す構成図である。
【図８】本実施形態に係わる表示装置における駆動制御動作を示すタイミングチャートである。
【図９】従来技術による表示装置の概略構成を示すブロック図である。
【図１０】従来技術による液晶表示パネルの要部構成の一例を示す等価回路図である。
【符号の説明】
【００６７】
１００          液晶表示装置
１１０          液晶表示パネル
１２０          ゲートドライバ
１３０          ソースドライバ
１４０          トランスファスイッチ回路
１５０          ＬＣＤコントローラ
ＳＷＤ          スイッチ駆動部
ＣＳＧ          制御信号生成部
【図１】
2005227513.tif 000004
【図２】
2005227513.tif 000005
【図３】
2005227513.tif 000006
【図４】
2005227513.tif 000007
【図５】
2005227513.tif 000008
【図６】
2005227513.tif 000009
【図７】
2005227513.tif 000010
【図８】
2005227513.tif 000011
【図９】
2005227513.tif 000012
【図１０】
2005227513.tif 000013