(57)【要約】【課題】配線上の絶縁膜のカバレッジ改善、歩留まり向上、及び特性不良の抑制が達成すると共に、高テーパ化による配線の微細化が可能となる半導体装置およびその製造方法を提供する。【解決手段】基板上に半導体膜と金属配線１４とを具備する半導体装置において、金属配線１４は、最上部に位置する第１金属層１０１と、第１金属層１０１の下方に接触配置する第２金属層１０２とを具備する積層構造体であり、金属配線１４の延在方向に直交する断面における、基板平面に対する第１金属層１０１の側面がなす第１の角度θａと、基板平面に対する第２金属層１０２の側面がなす第２の角度θｂは、ドライエッチング法の処理条件により調整可能な構成を具備し、第１の角度θａは第２の角度θｂよりも小さいことを特徴とする。【選択図】  図３
2005032919.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体膜と金属配線とを具備する半導体装置において、
前記金属配線は、最上部に位置する第１金属層と、当該第１金属層の下方に接触配置する第２金属層と、を具備する積層構造体であり、
前記金属配線の延在方向に直交する断面における、前記基板平面に対する前記第１金属層の側面がなす第１の角度と、前記基板平面に対する前記第２金属層の側面がなす第２の角度は、ドライエッチング法の処理条件により調整可能な構成を具備し、
前記第１の角度は前記第２の角度よりも小さいことを特徴とする半導体装置。
【請求項２】
前記第２の角度は前記金属配線の線幅に応じて決定されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の角度は６０°〜８０°であることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第１金属層の材料は、前記第２の金属層の材料よりも高融点を有していることを特徴とする請求項１から請求項３のいずれかに記載の半導体装置。
【請求項５】
前記第２金属層の下方に接触配置する第３金属層を更に具備することを特徴とする請求項１から請求項４のいずれかに記載の半導体装置。
【請求項６】
前記第１金属層はＴｉＮ材料からなることを特徴とする請求項１から請求項５のいずれかに記載の半導体装置。
【請求項７】
前記第２金属層はＡｌにＣｕが添加された材料からなることを特徴とする請求項１から請求項６のいずれかに記載の半導体装置。
【請求項８】
前記第３金属層の材料はＴｉ材料からなることを特徴とする請求項１から請求項７のいずれかに記載の半導体装置。
【請求項９】
前記金属配線はゲート配線であることを特徴とする請求項１から請求項８のいずれかに記載の半導体装置。
【請求項１０】
ソース領域及びドレイン領域を有する半導体膜の上層に前記ゲート配線が位置してなるトップゲート型薄膜トランジスタを有することを特徴とする請求項９に記載の半導体装置。
【請求項１１】
基板上に半導体膜と金属配線とを具備する半導体装置を製造する方法において、
前記金属配線は、最上部に位置する第１金属層と、当該第１金属層の下方に接触配置する第２金属層と、を具備する積層構造体であり、
前記金属配線の延在方向に直交する断面における、前記基板平面に対する前記第１金属層の側面がなす第１の角度が、前記基板平面に対する前記第２金属層の側面がなす第２の角度よりも小さくなるように、ドライエッチング法の処理条件を変化させて前記金属配線を形成することを特徴とする半導体装置の製造方法。
【請求項１２】
前記金属配線の線幅に応じて前記第２の角度を決定することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記ドライエッチング法を施す前に前記基板上に前記第２金属層を成膜する工程と、当該第２金属層上に連続して前記第１金属層を成膜する工程とを具備し、
前記第１金属層及び第２金属層を一括してエッチングすることを特徴とする請求項１１又は請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記ドライエッチング法は、プラズマ生成状態でエッチングガス流量値又はエッチングガス流量混合比を変化させることにより、前記第１の角度及び前記第２の角度を同一工程で形成することを特徴とする請求項１１から請求項１３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置等の電気光学装置を構成するアクティブマトリクス基板においては、スイッチング素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと略記する）が従来から多用されている。近年では、液晶表示装置の画素の狭ピッチ化に伴うＴＦＴ回路配線の微細化や、基板の大型化に伴うＴＦＴ駆動電力の低電力化が要求されている。そこで、ゲート配線やソース配線等のＴＦＴ回路配線の材料として低抵抗金属を採用することが検討されており、特にＡｌ（アルミニウム）を主成分とする金属材料を採用することが提案されている。
【０００３】
具体的なＡｌ配線材料としては、高純度Ａｌの他に、Ｃｕ（銅）、Ｎｄ（ネオジウム）等を数原子％添加して組成されたＡｌ合金が用いられる。また、具体的なＡｌ配線構造としては、Ａｌ配線の腐食やヒロックの発生を防止するキャップ層と、Ａｌ金属と下地膜材料との相互拡散を防止するバリア層とによって、Ａｌ配線を狭持するように積層形成された構造が一般的に用いられる。
【０００４】
図７（ａ）〜（ｄ）は積層構造のＡｌ配線を具備するＴＦＴの製造プロセスの一例を示す図である。
まず、図７（ａ）に示すように、透明基板１上に、絶縁層２と、半導体層５と、ゲート絶縁層６と、ゲート配線１００とを順に形成する。図７（ａ）において、半導体層５及びゲート配線１００は、周知のフォトリソグラフィ技術を用いてパターニングすることにより形成されたものである。また、ゲート配線１００は、Ｔｉ（チタニウム）層１０３と、ＡｌＣｕ（アルミニウム・銅合金）層１０２と、ＴｉＮ（窒化チタニウム）層１０１が積層された構造となっており、Ｔｉ層１０３及びＴｉＮ層１０１はそれぞれバリア層とキャップ層として機能するものである。また、ゲート配線１００の側面は透明基板１の平面に対してテーパ角θで傾いている。
【０００５】
次に、図７（ｂ）に示すように、ゲート配線１００及びゲート絶縁層６を被覆するように第１層間絶縁膜２０を形成する。当該第１層間絶縁膜２０は、ゲート配線１００及びゲート絶縁層６の表面形状に沿って一様に形成される。
次に、図７（ｃ）に示すように、第１層間絶縁膜２０を覆うようにソース配線材料１２３を形成する。当該ソース配線材料１２３は、第１層間絶縁膜２０の表面形状に沿って一様に形成される。
次に、図７（ｄ）に示すように、フォトリソグラフィによってソース配線材料１２３をパターニングすることでソース配線２３が形成される。
【０００６】
ところが、図７（ｄ）においては、ゲート配線１００のテーパ角θが大きい程第１層間絶縁膜２０のカバレッジＣＶが角張りやすくなり、カバレッジＣＶの下方部でソース配線材料１２３が第１層間絶縁膜２０上で残留する場合がある。この残留物は、図８の平面図に示すようにゲート配線１００の延在する方向に沿って形成されるので、ソース配線２３等の回路のショートを招き、スイッチング特性に影響を与え、ＴＦＴの動作不良や歩留まり低下の原因となる。
しかしながら、ＴＦＴ回路配線の微細化を達成するには、図９の断面図に示すようにゲート配線１００の線幅を小さくする必要があり、これによってゲート配線１００の側壁面が急峻になり、線幅の大きい場合のテーパ角θ２よりも微細化後のテーパ角θ１が大きくなることが避けられなかった。
従って、ゲート配線１００の微細化に伴ってテーパ角θ１が大きくなる場合であっても、ソース配線材料１２３の残留を抑制することが望まれていた。
【０００７】
ところで、これまでに積層構造のゲート配線を所定のテーパ角で形成する技術が提案されている（例えば、特許文献１、２参照。）。例えば、特許文献１は、Ｔａ（タンタル）をＡｌ薄膜へ添加して形成された合金（以下、ＡｌＴａと略記する）のＴａ濃度を調整することで所望のテーパ角θの形成を可能とする技術である。また、特許文献２は、ゲート電極（配線）のテーパ角が４０°〜６０°の範囲で形成することで、ゲート−ソース、ドレイン間のショートを抑制する技術である。
【０００８】
【特許文献１】
特開平７−２９７１８５号公報
【特許文献２】
特開２００２−３２８３８９号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載された技術においては、Ａｌ薄膜にＴａが添加されることにより配線抵抗値が高くなりＴＦＴ回路の低消費電力化を図れないという問題がある。また、テーパ角度θがＴａ添加量に依存するので、テーパ角度をプロセスコントロールできないという問題がある。また、上層のＡｌＴａ膜のテーパ角を中間層の純Ａｌ薄膜よりも小さくする技術が記載されているが、この場合は純Ａｌ薄膜を成膜した後に真空状態を破り、その後に上層のＡｌＴａ膜を成膜するので、工程増加により生産効率の低下が生じるという問題がある。
更に、特許文献２に記載された技術においては、ゲート電極のテーパ角が４０°〜６０°の範囲で形成されるため、ゲート線幅が大きくなり回路配線の微細化が達成できないという問題がある。また、積層構造においては、異常形状なしにスムースな低テーパ形状を達成するためのプロセスコントロールが困難であるという問題がある。
【００１０】
本発明は、上記の課題を解決するためになされたものであって、配線上の絶縁膜のカバレッジ改善、歩留まり向上、及び特性不良の抑制が達成すると共に、高テーパ化による配線の微細化が可能となる半導体装置およびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明の半導体装置は、基板上に半導体膜と金属配線とを具備する半導体装置において、金属配線は最上部に位置する第１金属層と当該第１金属層の下方に接触配置する第２金属層とを具備する積層構造体であり、金属配線の延在方向に直交する断面における基板平面に対する第１金属層の側面がなす第１の角度と基板平面に対する第２金属層の側面がなす第２の角度は、ドライエッチング法の処理条件により調整可能な構成を具備し、第１の角度は第２の角度よりも小さいことを特徴とする。
本発明によれば、金属層の上層に層間絶縁膜を形成した場合に、当該層間絶縁膜が金属層の表面形状に沿って形成されるので、第１金属層の両端を覆う層間絶縁膜のカバレッジの形状の改善を達成できる。従って、従来技術のようにカバレッジが角張ることによるソース配線材料等の残留が防止できるので、即ち、回路のショートやＴＦＴの動作不良、アクティブマトリクス基板の歩留まり低下を防止できる。
また、ドライエッチング法の処理条件により第１の角度及び第２の角度の調整が可能であるので、従来技術に示したように所望のテーパ角（第１の角度）を得るためにＡｌ薄膜へのＴａ濃度を調整する必要がなく、プロセスコントロール性が優れるという利点がある。
【００１２】
また、本発明の半導体装置は、先に記載の半導体装置であり、第２の角度は金属配線の線幅に応じて決定されていることを特徴とする。
本発明によれば、金属配線の線幅が比較的太い場合には、金属配線の側面が緩やかになるように第２の角度が決定される。また、金属配線の微細化を施す場合には、金属配線の側面が急峻になるように第２の角度が決定される。
従って、金属配線の微細化を施す場合でも上記カバレッジ改善がなされるので、上記同様にソース配線材料等の残留防止ができる。
【００１３】
また、本発明の半導体装置は、先に記載の半導体装置であり、第２の角度は６０°〜８０°であることを特徴とする。
本発明によれば、第２の角度が６０°〜８０°の所謂高テーパ形状であるので、その角度が６０°以下の所謂低テーパ形状と比べて金属配線の幅を小さくすることが可能となり、ＴＦＴ回路配線の微細化が可能となる。従って、液晶表示装置等の電気光学装置における画素の狭ピッチ化に対応させることができる。
【００１４】
また、本発明の半導体装置は、先に記載の半導体装置であり、第１金属層の材料は、第２の金属層の材料よりも高融点を有していることを特徴とする。
本発明によれば、第１金属層が高融点材料であるので、製造プロセスの熱処理工程に起因する第２金属層のヒロックの発生を防止できる。
【００１５】
また、本発明の半導体装置は、先に記載の半導体装置であり、第２金属層の下方に接触配置する第３金属層を更に具備することを特徴とする。
本発明によれば、第３金属層を具備するので、第２金属層と第３金属層の下地膜材料との相互拡散を防止できる。
【００１６】
また、本発明の半導体装置は、先に記載の半導体装置であり、第１金属層はＴｉＮ材料からなることを特徴とする。
本発明によれば、高融点金属のＴｉ金属が含まれているので上記同様の効果を奏する。また、第１金属層の上層の層間絶縁膜に、窒化物（ＳｉＮ等）や酸窒化物（ＳｉＯＮ等）が含まれている場合には、ＴｉＮと窒化物や酸窒化物との密着性が向上するので、良好な絶縁性を有する半導体装置を提供できる。
【００１７】
また、本発明の半導体装置は、先に記載の半導体装置であり、第２金属層はＡｌにＣｕが添加された材料からなることを特徴とする。
本発明によれば、金属配線の低抵抗化を実現できる。従って、ＴＦＴ回路配線の微細化を施した場合に、回路配線における電圧降下を最小にすることが可能となるので、ＴＦＴ駆動電力の省電力化を達成できる。また、基板の大型化に伴って回路配線が長くなった場合にも、回路配線における電圧降下を最小にすることが可能となるので、ＴＦＴ駆動電力の省電力化を達成できる。
【００１８】
また、本発明の半導体装置は、先に記載の半導体装置であり、第３金属層の材料はＴｉ材料からなることを特徴とする。
本発明によれば、下地膜材料とＡｌＣｕ膜からなる第２金属層との相互拡散を防止できる。
【００１９】
また、本発明の半導体装置は、先に記載の半導体装置であり、金属配線はゲート配線であることを特徴とする。
本発明によれば、先に記載した金属配線がゲート配線として用いられるので、同様の効果が得られる。また、ゲート配線の低抵抗化が実現することで、スイッチング特性の向上を図ることができる。
【００２０】
また、本発明の半導体装置は、先に記載の半導体装置であり、ソース領域及びドレイン領域を有する半導体膜の上層にゲート配線が位置してなるトップゲート型薄膜トランジスタを有することを特徴とする。
本発明によれば、先に記載したゲート配線を備えているので、同様の効果が得られる。
【００２１】
また、本発明の半導体装置の製造方法は、基板上に半導体膜と金属配線とを具備する半導体装置を製造する方法において、金属配線は、最上部に位置する第１金属層と、当該第１金属層の下方に接触配置する第２金属層と、を具備する積層構造体であり、金属配線の延在方向に直交する断面における、基板平面に対する第１金属層の側面がなす第１の角度が、基板平面に対する第２金属層の側面がなす第２の角度よりも小さくなるように、ドライエッチング法の処理条件を変化させて金属配線を形成することを特徴とする。
本発明によれば、金属層の上層に層間絶縁膜を形成した場合に、当該層間絶縁膜を金属層の表面形状に沿って形成することが可能となるので、第１金属層の両端を覆う層間絶縁膜のカバレッジの形状を改善できる。従って、従来技術のようにカバレッジが角張ることによるソース配線材料等の残留防止が可能となり、即ち、回路のショートやＴＦＴの動作不良、アクティブマトリクス基板の歩留まり低下を防止できる。
また、ドライエッチング法の処理条件を変化させることにより第１の角度及び第２の角度が調整可能となるので、従来技術に示したように所望のテーパ角（第１の角度）を得るためにＡｌ薄膜へのＴａ濃度を調整する必要がなく、プロセスコントロール性が優れるという利点がある。
【００２２】
また、本発明の半導体装置の製造方法は、先に記載の半導体装置の製造方法であり、金属配線の線幅に応じて第２の角度を決定することを特徴とする。
本発明によれば、金属配線の線幅が比較的太い場合には、金属配線の側面が緩やかになるように第２の角度が決定される。また、金属配線の微細化を施す場合には、金属配線の側面が急峻になるように第２の角度が決定される。
従って、金属配線の微細化を施す場合でも上記カバレッジ改善がなされるので、上記同様にソース配線材料等の残留防止ができる。
また、第２の角度が６０°〜８０°程度の所謂高テーパ形状に施すことにより、その角度が６０°以下の所謂低テーパ形状と比べて金属配線の幅を小さくすることが可能となり、ＴＦＴ回路配線の微細化が可能となる。従って、液晶表示装置等の電気光学装置における画素の狭ピッチ化に対応させることができる。
【００２３】
また、本発明の半導体装置の製造方法は、先に記載の半導体装置の製造方法であり、ドライエッチング法を施す前に基板上に第２金属層を成膜する工程と、当該第２金属層上に連続して第１金属層を成膜する工程とを具備し、第１金属層及び第２金属層を一括してエッチングすることを特徴とする。
本発明によれば、第１金属層と第２金属層とを連続成膜するので、真空状態を破ることがなく、成膜工程の簡略化を達成ができる。また、上記の積層膜を一括してドライエッチングするので、各層毎にドライエッチングを施す必要がなく、ドライエッチング工程の簡略化を達成ができる。
【００２４】
また、本発明の半導体装置の製造方法は、先に記載の半導体装置の製造方法であり、ドライエッチング法は、プラズマ生成状態でエッチングガス流量値又はエッチングガス流量混合比を変化させることにより、第１の角度及び第２の角度を同一工程で形成することを特徴とする。
本発明によれば、第１金属層と第２金属層とを一括してドライエッチングする工程において、第１の角度を形成するためのエッチング条件と、第２の角度を形成するためのエッチング条件とを変化させているので、同一のエッチング工程で第１の角度及び第２の角度を調整及び形成することができる。
【００２５】
【発明の実施の形態】
以下、本発明の一実施の形態を図１〜図６を参照して説明する。
本実施の形態では、アクティブマトリクス型液晶装置を構成するＴＦＴアレイ基板を、本発明の半導体装置の例として説明する。また、ＴＦＴ製造プロセスとして、低温ポリＳｉＴＦＴの例を挙げる。
図１及び図２は本実施の形態の半導体装置の製造方法を順を追って示す工程断面図である。図３は画像表示領域におけるゲート電極の断面拡大図である。図４はゲート電極上に積層された層間絶縁膜及びソース・ドレイン電極材料を示す断面拡大図である。図５はＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た平面図であり、図６は図５のＨ−Ｈ’線に沿う断面図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。また、本実施形態におけるゲート電極及びソース電極は、それぞれゲート配線及びソース配線としての意味を含む。
【００２６】
本実施の形態の液晶装置においては、図５、図６に示すように、ＴＦＴアレイ基板１０上に、シール材５２がその縁に沿って設けられており、その内側に並行して画像表示領域の周辺を規定する額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線（金属配線）６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路２０１および外部回路接続端子２０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線（金属配線）３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路２０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。さらにＴＦＴアレイ基板１０Ｃの残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線（金属配線）１０５が設けられている。
【００２７】
また、対向基板２０は、上述した第１の実施の形態において説明した対向基板であり、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図５に示すように、図６に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００２８】
次に、本実施の形態のＴＦＴアレイ基板の製造方法について説明する。
図１および図２においては、画像表示領域内の画素スイッチング用のＴＦＴ（ＮチャネルＴＦＴ）および蓄積容量の製造工程のみならず、当該製造工程と同時に並行して形成される周辺領域（上記のデータ線駆動回路２０１、走査線駆動回路１０４等の形成領域）内で用いられるＴＦＴ（相補型のＮチャネルＴＦＴおよびＰチャネルＴＦＴ）の製造工程も併せて説明するものである。
【００２９】
図１（ａ）に示すように、ガラス等の透明基板（基板）１上に絶縁層２を形成し、その上にアモルファスシリコン層（半導体膜）３を成膜する。その後、アモルファスシリコン層３に対してレーザアニール処理等の加熱処理を施すことによって、アモルファスシリコン層３を再結晶させ、膜厚５０ｎｍのポリシリコン層（半導体膜）４に変換する。この第１工程は、画像表示領域、周辺領域ともに同様である。
【００３０】
次に、図１（ｂ）に示すように、周知のフォトリソグラフィ、エッチング技術を用いてポリシリコン層４をパターニングして島状の半導体層５とし、その上にＣＶＤ法等によりゲート絶縁層６を形成する。ゲート絶縁層６の膜厚は、例えば１００〜１５０ｎｍ程度である。この第２工程は、画像表示領域、周辺領域ともに同様である。
【００３１】
次に、図１（ｃ）に示すように、周知のフォトリソグラフィ技術を用いて、画像表示領域のうち、ＮチャネルＴＦＴと蓄積容量との接続部および蓄積容量の下部電極となるべき領域が開口したレジストパターン７を形成する。このとき、周辺領域は、全面がレジストパターン７で覆われている。その後、例えばＰＨ３／Ｈ２イオン等のＮ型不純物イオンをゲート絶縁層６を介して上記接続部および下部電極となるべき個所の半導体層５に注入する。このときのイオン注入条件は、例えば３１Ｐのドーズ量が３×１０１４〜５×１０１４／ｃｍ２程度であり、加速エネルギーは８０ｋｅＶ程度が必要とされる。この第３工程により、上記接続部８および蓄積容量の下部電極９が形成される。
【００３２】
次に、レジストパターン７を剥離した後、図２（ｄ）に示すように、ＮチャネルＴＦＴの高濃度ソース・ドレイン領域となるべき領域が開口したレジストパターン１０を形成する。このとき、ＮチャネルＴＦＴのチャネル領域および低濃度ソース・ドレイン領域となるべき領域、ＰチャネルＴＦＴとなるべき領域、上記接続部および蓄積容量の下部電極を形成した領域はレジストパターン１０で覆われている。その後、例えばＰＨ３／Ｈ２イオン等のＮ型不純物イオンをゲート絶縁層６を介してＮチャネルＴＦＴの高濃度ソース・ドレイン領域となるべき個所のポリシリコン層５に注入する。このときのイオン注入条件は、例えば３１Ｐのドーズ量が１×１０１５〜３×１０１５／ｃｍ２程度であり、加速エネルギーは８０ｋｅＶ程度が必要とされる。この第４工程により、ＮチャネルＴＦＴの高濃度ソース領域５ａ、高濃度ドレイン領域５ｂが形成される。
【００３３】
レジストパターン１０を除去した後、図２（ｅ）に示すように、Ｔｉ膜（第３金属層）１０３、ＡｌＣｕ膜（第２金属層）１０２、ＴｉＮ膜（第１金属層）１０１を連続的に成膜して積層膜を形成する。
【００３４】
次に、ＴｉＮ膜１０１の上にレジストパターン（図示せず）を形成し、当該レジストパターンをマスクとして、ＮチャネルＴＦＴ用ゲート電極（金属配線）１３、１４と、ＰチャネルＴＦＴ用ゲート電極（金属配線）１５と、蓄積容量の上部電極（金属配線）１６とをドライエッチング法を用いて形成する。
【００３５】
このようなドライエッチング法においては、ＰＥ方式やＲＩＥ方式に代表される容量結合型プラズマや、ＩＣＰ方式に代表される誘導結合型プラズマ（高密度プラズマ）等、種種のプラズマ形態を用いて行われる。この中でも、ＲＩＥ方式や高電力バイアスのＩＣＰ方式は、異方性エッチングを行うには適した方式であり、所望のテーパ角を有するゲート電極を形成するには最適な方法である。本実施形態においてはＩＣＰ方式による高密度プラズマを用いたエッチング方式を採用する。
【００３６】
このＩＣＰ方式のドライエッチング法を用いることにより、図３に示すようにテーパ角θａ（第１の角度）、θｂ（第２の角度）が制御されたゲート電極１４が形成される。
なお、ゲート電極１３、１５、及び上部電極１６においても、ゲート電極１４と同様の形状で形成される。以下では、ゲート電極１４を代表して説明し、ゲート電極１３、１５、及び上部電極１６については説明を省略する。
また、ここで言うテーパ角とは、透明基板１の平面とゲート電極１４の側面とがなす角度を意味するものであり、図３においてはＴｉＮ膜１０１とＡｌＣｕ膜１０２との境界面、及びＡｌＣｕ膜１０２とゲート絶縁層６との境界面が、透明基板１の平面と平行となっている。
【００３７】
図３に示すように、ＴｉＮ膜１０１のテーパ角θａは、ＡｌＣｕ膜１０２のテーパ角θｂよりも小さく形成されている。当該テーパ角θａ、θｂは、ドライエッチング条件を変えることによって所望に形成することが可能となっている。例えば、主なエッチング条件として、上部電極及び下部電極への供給電力量をそれぞれ３ｋＷ、チャンバ内圧力を５ｍＴｏｒｒ、供給ガス流量Ｃｌ：ＢＣｌ３＝２００ｓｃｃｍ：１００ｓｃｃｍにそれぞれ設定し、プラズマ生成状態で当該エッチング条件のいずれかを変化させることにより、テーパ角θａ、θｂが所望の角度で形成される。
なお、ガス条件として、Ｏ２系のガスの添加量を調整することにより、レジストを後退（トレース）させながらエッチングを施すことが可能であるので、これによってテーパ角θａ、θｂを所望の角度に形成してもよい。
【００３８】
また、テーパ角θｂの具体的な形状は、ゲート配線１４の線幅ＬＧによって適宜設定される。例えば、ゲート配線１４の線幅ＬＧが３μｍ、４μｍ程度である場合にはその角度が６０°程度に決定され、また、当該線幅ＬＧを２μｍ程度である場合にはその角度が８０°程度に決定される。即ち、テーパ角θｂの角度を大きく設定することでゲート配線１４の微細化を達成することが可能となる。
【００３９】
以上の第５工程により、ＴｉＮ膜１０１／ＡｌＣｕ膜１０２／Ｔｉ膜１０３の積層膜からなるＮチャネルＴＦＴ用ゲート電極１３，１４、ＰチャネルＴＦＴ用ゲート電極１５、蓄積容量の上部電極１６がそれぞれ形成される。その後、レジストパターンを除去する。
【００４０】
次に、図２（ｆ）に示すように、レジストパターンを用いずに基板全面に例えばＰＨ３／Ｈ２イオン等のＮ型不純物イオンを低濃度で注入する。このときのイオン注入条件は、例えば３１Ｐのドーズ量が１×１０１３〜３×１０１３／ｃｍ２程度であり、加速エネルギーは８０ｋｅＶ程度が必要とされる。この第６工程により、ＮチャネルＴＦＴの低濃度ソース領域５ｃ、低濃度ドレイン領域５ｄが形成される。このとき、ゲート電極のみをマスクとしてイオン注入を行うため、ＰチャネルＴＦＴ側にもＮ型不純物イオンが注入されることになるが、低濃度のため特に支障はない。
【００４１】
次に、図２（ｇ）に示すように、ＰチャネルＴＦＴの形成領域が開口し、ＮチャネルＴＦＴおよび蓄積容量の形成領域が覆われたレジストパターン１８を形成する。そして、レジストパターン１８をマスクとして例えばＢ２Ｈ６／Ｈ２イオン等のＰ型不純物イオンを注入する。このときのイオン注入条件は、例えば１１Ｂのドーズ量が５×１０１４／ｃｍ２以上必要であり、加速エネルギーは２５〜３０ｋｅＶ程度が必要とされる。この第７工程により、ＰチャネルＴＦＴのソース領域５ｊ、ドレイン領域５ｋが形成される。
【００４２】
次に、図２（ｈ）に示すように、レジストパターン１８を剥離した後、例えば膜厚２００〜８００ｎｍ程度の第１層間絶縁膜２０を形成し、その後、第１層間絶縁膜２０を貫通して各ＴＦＴのソース領域、ドレイン領域に達するコンタクトホール２１をそれぞれ形成する。
【００４３】
次に、データ線２２、ソース電極２３、ドレイン電極２４、ソース領域−ドレイン領域間を相互に接続する配線２５等を形成するために、それらの材料となるアルミニウム等の金属膜を全面に成膜する。すると、図４に示すようにゲート電極１４上に形成された第１層間絶縁膜２０及び金属膜Ｍは、テーパ角θａ、θｂを有するゲート電極１４の表面形状に応じて成膜される。従って、従来技術で問題となっていた第１層間絶縁膜２０のカバレッジＣＶの形状が角張ることがなく、その形状が改善されたものとなる。
その後、フォトリソグラフィ技術を用いてパターニングすることによりデータ線２２、ソース電極２３、ドレイン電極２４、ソース領域−ドレイン領域間を相互に接続する配線２５等を形成する。ここで、上記のように第１層間絶縁膜２０のカバレッジＣＶの形状改善がなされているので、不要な金属膜が第１層間絶縁膜２０上で残留することがない。例えば、テーパ角θｂが８０°程度の急峻な状態であってもカバレッジＣＶの形状改善がなされているので、ゲート配線１４等の回路配線が微細化されたとしても不要な金属膜Ｍは残留しない。
【００４４】
また、上記第１層間絶縁膜２０及び金属膜Ｍを成膜するための成膜工程は、ゲート電極１３、１４、１５、及び上部電極１６に対して熱負荷を与えるが、高融点金属のＴｉを有するＴｉＮ膜１０１が最上部に形成されているので、当該熱負荷によるヒロックの発生が抑制される。また、第１層間絶縁膜２０に窒化物（ＳｉＮ等）や酸窒化物（ＳｉＯＮ等）が含まれている場合には、ＴｉＮと窒化物や酸窒化物との密着性が向上し、良好な絶縁性が得られる。
【００４５】
次に、第２層間絶縁膜２６を形成し、その後、第２層間絶縁膜２６を貫通して画像表示領域のＮチャネルＴＦＴのドレイン電極２４に達するコンタクトホール２７を形成する。次いで、インジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ，ＩＴＯ）等の透明導電膜を全面に形成した後、フォトリソグラフィ技術を用いてパターニングすることにより、ドレイン電極２４を介してＮチャネルＴＦＴの高濃度ドレイン領域５ｂに接続された画素電極２８を形成する。以上の工程により、ＴＦＴアレイ基板が完成する。
【００４６】
以降の工程は図示を省略するが、液晶装置に用いるＴＦＴアレイ基板とする場合には画素電極２８上を含む基板全面に、例えばラビング処理が施されたポリイミド等からなる配向膜を形成する。一方、対向基板側には共通電極、配向膜等を形成する。そして、これらＴＦＴアレイ基板と対向基板とを貼り合わせ、これらの基板間に液晶を封入することによって、本実施の形態の液晶装置が完成する。
【００４７】
上述したように、ゲート電極１４におけるテーパ角θａがテーパ角θｂよりも小さいので、ゲート電極１４の両端の第１層間絶縁膜２０におけるカバレッジＣＶの形状改善を達成できる。従って、従来技術のようにカバレッジＣＶが角張ることによる金属膜Ｍの残留が防止できるので、即ち、回路のショートやＴＦＴの動作不良、アクティブマトリクス基板の歩留まり低下を防止できる。
【００４８】
また、ドライエッチング法の処理条件によりテーパ角θａ、θｂの角度調整が可能であるので、従来技術に示したように所望のテーパ角（第１の角度）を得るためにＡｌ薄膜へのＴａ濃度を調整する必要がなく、プロセスコントロール性が優れるという利点がある。
【００４９】
また、テーパ角θｂの角度を急峻にした場合であっても、上記カバレッジＣＶの形状改善がなされて金属膜Ｍの残留が防止できるので、ゲート電極１４の微細化を達成することができる。更に、当該微細化に伴って、上記アクティブマトリクス基板を具備する液晶表示装置等の電気光学装置においては、画素の狭ピッチ化を達成できる。
【００５０】
また、ゲート電極１４は、Ｔｉ膜１０３、ＡｌＣｕ膜１０２、ＴｉＮ膜１０１が連続的に形成された積層膜からなるので、Ｔｉ膜１０３によってゲート絶縁層６とＡｌＣｕ膜１０２との相互拡散を防止できる。また、ＴｉＮ膜１０１によって成膜工程等の熱負荷に伴うＡｌＣｕ膜１０２のヒロック発生を防止でき、窒化物（ＳｉＮ等）や酸窒化物（ＳｉＯＮ等）との密着性を向上することができる。ＡｌＣｕ膜１０２は低抵抗合金であるので、微細化が施されたゲート配線１４を含む回路配線における電圧降下を最小にすることが可能となるので、ＴＦＴ駆動電力の省電力化を達成できる。また、基板の大型化に伴って回路配線が長くなった場合にも、回路配線における電圧降下を最小にすることが可能となるので、ＴＦＴ駆動電力の省電力化を達成できる。また、ゲート電極１４の低抵抗化を達成することにより、ＴＦＴ回路のスイッチング特性の向上を図ることができる。
また、Ｔｉ膜１０３、ＡｌＣｕ膜１０２、ＴｉＮ膜１０１を連続成膜する工程においては、同一の真空状態で行われるので、成膜工程の簡略化を達成ができる。また、一括してドライエッチングすることにより積層構造のゲート電極１４を形成できるので、各層毎にドライエッチングを施す必要がなく、ドライエッチング工程の簡略化を達成ができる。
【００５１】
また、一括してドライエッチングを行う場合においては、プラズマ生成状態でプロセス条件を変えることにより、同一のエッチング工程でテーパ角θａ、θｂを形成できる。
【００５２】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、ＡｌＣｕ膜１０２の材料として、ＡｌにＮｄを添加したＡｌＮｄ膜や、ＡｌにＳｉを添加したＡｌＳｉ膜を採用してもよい。
【００５３】
また、上述のアクティブマトリクス型液晶を構成するＴＦＴアレイ基板は、所謂トップゲート型ＴＦＴを備えた構成となっているが、ボトムゲート型ＴＦＴを備えた構成としてもよい。
【００５４】
また、上記実施の形態では本発明の積層膜をゲート電極に用いた例を示したが、ゲート電極以外の導電膜パターンや配線に用いることも可能である。また、液晶装置に用いる以外の他の用途のアクティブマトリクス基板に本発明を適用しても良いし、更にはアクティブマトリクス基板以外の他の半導体装置に本発明を適用することも勿論可能である。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を示す工程断面図。
【図２】本発明の半導体装置の製造方法を示す工程断面図。
【図３】画像表示領域におけるゲート電極の断面拡大図。
【図４】画像表示領域におけるゲート電極の断面拡大図。
【図５】同、実施の形態の液晶装置の平面図。
【図６】図５のＨ−Ｈ’線に沿う断面図。
【図７】従来技術の半導体装置の製造方法を示す工程断面図。
【図８】従来技術を説明するための平面図。
【図９】従来技術を説明するための断面図。
【符号の説明】
１…透明基板（基板）、３ａ…走査線（金属配線）、４…ポリシリコン層（半導体膜）、５…半導体層（半導体膜）、６ａ…データ線（金属配線）、１３、１４…ＮチャネルＴＦＴ用ゲート電極（金属配線）、１５…ＰチャネルＴＦＴ用ゲート電極（金属配線）、１６…上部電極（金属配線）、１０１…ＴｉＮ膜（第１金属層）、１０２…ＡｌＣｕ膜（第２金属層）、１０３…Ｔｉ膜（第３金属層）、１０５…配線（金属配線）、θａ…テーパ角（第１の角度）、θｂ…テーパ角（第２の角度）
【図１】
2005032919.tif 000003
【図２】
2005032919.tif 000004
【図３】
2005032919.tif 000005
【図４】
2005032919.tif 000006
【図５】
2005032919.tif 000007
【図６】
2005032919.tif 000008
【図７】
2005032919.tif 000009
【図８】
2005032919.tif 000010
【図９】
2005032919.tif 000011