(57)【要約】【課題】半田付け時にツームストン現象が発生しにくい積層セラミック電子部品と、それを製造するための製造方法を得る。【解決手段】積層セラミックコンデンサ１０は、セラミック層１４と内部電極１６と増厚層１８からなる基体１２を含む。増厚層１８は、電極材料やセラミック材料などを用いて、基体１２の４隅部分に形成される。増厚層１８の厚みをＴとし、内部電極１６の厚みをｔとしたとき、１．２ｔ≦Ｔ＜２ｔの範囲となるように形成される。内部電極１６が露出した基体１２の対向端面に、外部電極２０を形成して、隣接する内部電極１６を対向する２つの外部電極２０に接続する。【選択図】      図３
2005032807.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層と複数の内部電極とが交互に積層された基体と、前記内部電極に接続されるようにして前記基体の端面に形成される外部電極とを含む積層セラミック電子部品において、
前記セラミック層の４隅の前記内部電極が形成されていない部分に前記基体の厚みを増やすための増厚層が形成され、前記増厚層の厚みをＴとし、前記内部電極の厚みをｔとしたとき、１．２ｔ≦Ｔ＜２ｔの範囲となるようにしたことを特徴とする、積層セラミック電子部品。
【請求項２】
前記増厚層は、電極材料で形成される、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記増厚層は、セラミック材料で形成される、請求項１に記載の積層セラミック電子部品。
【請求項４】
セラミックグリーンシートに複数の内部電極用パターンと複数の増厚層用パターンとを形成する工程、
前記セラミックグリーンシートを積層して積層体を形成する工程、
前記積層体を前記増厚層用パターン形成部分でカットする工程、
カットされた前記積層体を焼成して内部電極と増厚層とを有する基体を形成する工程、および
前記内部電極に接続されるようにして前記基体の端面に外部電極を形成する工程を含み、
カットされた前記積層体の４隅部分に前記増厚層用パターンが配置されるように、前記増厚層用パターンが前記内部電極用パターンの周囲に形成され、
前記増厚層の厚みをＴとし、前記内部電極の厚みをｔとしたとき、１．２ｔ≦Ｔ＜２ｔの範囲となるように前記内部電極用パターンと前記増厚層用パターンの厚みを調整した、積層セラミック電子部品の製造方法。
【請求項５】
前記増厚層用パターンは、電極用材料で形成される、請求項４に記載の積層セラミック電子部品の製造方法。
【請求項６】
前記増厚層用パターンは、セラミック材料で形成される、請求項４に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、積層セラミック電子部品およびその製造方法に関し、特に、たとえば積層セラミックコンデンサなどの積層セラミック電子部品に関する。
【０００２】
【従来の技術】
たとえば、積層セラミックコンデンサ１は、図８に示すように、基体２を含む。基体２は、複数のセラミック層３と内部電極４とが積層された構成を有する。内部電極４は、基体２の中央部で対向するように形成される。そして、隣接する内部電極４が、基体２の対向端面に交互に引き出される。これらの内部電極４が露出した基体２の端面に、外部電極５が形成される。このように、基体２の対向端面に形成された外部電極５に、隣接する内部電極４が接続されることにより、２つの外部電極５間に静電容量が形成される。
【０００３】
このような積層セラミックコンデンサ１を作製するために、図９に示すように、誘電体セラミック材料で形成されたセラミックグリーンシート６が準備される。このセラミックグリーンシート６上に、電極ペーストを用いて、複数の内部電極用パターン７が形成される。さらに、幅方向に隣接する内部電極用パターン７の間に、表示パターン８が形成される。表示パターン８は、内部電極用パターン７の長手方向の中央部および隣接する内部電極用パターン７の間に形成される。
【０００４】
次に、図１０に示すように、複数のセラミックグリーンシート６が積層され、圧着されて積層体９が形成される。このとき、隣接するセラミックグリーンシート６では、内部電極用パターン７が、その長手方向に対して互いにずれるように積層される。つまり、上層のセラミックグリーンシート６に形成された内部電極用パターン７（実線）と、１つ下の層のセラミックグリーンシート６に形成された内部電極用パターン７（点線）とが、長手方向にずれるように積層される。なお、１つおきのセラミックグリーンシート６においては、それぞれの内部電極用パターン７が重なるように積層される。このような積層構造において、内部電極用パターン７の積層ずれがないように、隣接するセラミックグリーンシート６において、内部電極用パターン７の長手方向の中央部に配置された表示パターン８と、長手方向に隣接する内部電極用パターン７の間に配置された表示パターン８とが重なるようにして、セラミックグリーンシート６が積層される。
【０００５】
このようにして、図１０に示すように、内部電極用パターン７が交互にずれるように積層された積層体９が形成される。そして、図１０に一点鎖線で示すように、表示パターン８が形成された部分において積層体９を切断することにより、積層セラミックコンデンサを作製するためのチップ状の積層体が得られる。このような積層方法および切断方法を採用することにより、チップ状の積層体の対向端面に、隣接する内部電極用パターン８が交互に露出する。このチップ状の積層体を焼成することにより、セラミック層３と内部電極４とが積層された基体２が形成される。この基体２がバレル研磨され、十分に内部電極４が露出した基体２の対向端面に外部電極５が形成されて、積層セラミックコンデンサ１が作製される。
【０００６】
このように、セミックグリーンシート６に表示パターン８を形成することにより、隣接するセラミックグリーンシート６の内部電極用パターン８の位置関係を正確にすることができる。そのため、得られた積層セラミックコンデンサ１では、内部電極４の対向面積を設計通りにすることができ、所望の容量値および絶縁性能を得ることができる（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開昭５８−９３３１７号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、基体２の中央部には、全ての内部電極４が積層されているのに対して、内部電極４が露出する基体２の端面近傍においては、半数の内部電極４が積層されているにすぎない。内部電極４の厚みはごく薄いものであるが、積層数が多くなると、内部電極４の厚みも無視できなくなる。そのため、図８に示すように、基体２の両端部は、中央部に比べて薄くなる。さらに、内部電極４の幅方向においては、その両端部に内部電極６が存在せず、中央部との厚みの差はさらに大きくなる。このように、基体２の中央部に比べて、端部側の厚みが薄いため、基体２の端部の曲率半径が大きくなる。
【０００９】
チップ型の電子部品を回路基板などに半田付けするときに、基体２の両端面の外部電極５において、溶融した半田の濡れに不均一が生じると、半田の表面張力によって電子部品が立ってしまう、いわゆるツームストン現象が発生する。特に、上述のように、基体２の端部の曲率半径が大きくなると、半田の表面張力によるチップ立ちモーメントが小さくなり、ツームストン現象が発生しやすくなる。
【００１０】
なお、図９および図１０に示すように、セラミックグリーンシート６上に内部電極用パターン７と表示パターン８とを形成すれば、表示パターン８の厚みにより、基体２の端部の曲率半径を小さくすることができるものと考えられる。しかしながら、表示パターン８は、積層ずれを見るためのものであり、内部電極の厚みと同程度に形成されるので、ツームストン現象の抑制効果は十分ではなかった。
【００１１】
それゆえに、この発明の主たる目的は、半田付け時にツームストン現象が発生しにくい積層セラミック電子部品と、それを製造するための製造方法を提供することである。
【００１２】
【課題を解決するための手段】
この発明は、複数のセラミック層と複数の内部電極とが交互に積層された基体と、内部電極に接続されるようにして基体の端面に形成される外部電極とを含む積層セラミック電子部品において、セラミック層の４隅の内部電極が形成されていない部分に基体の厚みを増やすための増厚層が形成され、増厚層の厚みをＴとし、内部電極の厚みをｔとしたとき、１．２ｔ≦Ｔ＜２ｔの範囲となるようにしたことを特徴とする、積層セラミック電子部品である。
このような積層セラミック電子部品において、増厚層は、電極材料で形成することができる。
また、増厚層は、セラミック材料で形成することもできる。
さらに、この発明は、セラミックグリーンシートに複数の内部電極用パターンと複数の増厚層用パターンとを形成する工程と、セラミックグリーンシートを積層して積層体を形成する工程と、積層体を増厚層用パターン形成部分でカットする工程と、カットされた積層体を焼成して内部電極と増厚層とを有する基体を形成する工程と、内部電極に接続されるようにして基体の端面に外部電極を形成する工程とを含み、カットされた積層体の４隅部分に増厚層用パターンが配置されるように、増厚層用パターンが内部電極用パターンの周囲に形成され、増厚層の厚みをＴとし、内部電極の厚みをｔとしたとき、１．２ｔ≦Ｔ＜２ｔの範囲となるように内部電極用パターンと増厚層用パターンの厚みを調整した、積層セラミック電子部品の製造方法である。
このような積層セラミック電子部品の製造方法において、増厚層用パターンは、電極用材料で形成することができる。
また、増厚層用パターンは、セラミック材料で形成することもできる。
【００１３】
セラミック層の４隅の内部電極が形成されていない部分に増厚層を形成し、その増厚層の厚みを内部電極より厚くすることにより、基体の端部の厚みを中央部より所定の値だけ厚くして、基体端部の曲率半径を小さくすることができる。そのため、半田付け時において、半田の表面張力によるチップ立ちモーメントが大きくなる。
増厚層の材料としては、電極材料を用いてもよいし、セラミック材料を用いてもよい。
また、このような積層セラミック電子部品を製造するために、セラミックグリーンシートに内部電極用パターンを形成するとともに、増厚層用パターンが形成される。このようなセラミックグリーンシートが積層され、増厚層用パターンが形成された部分で積層体をカットすることにより、内部電極用パターンの４隅部分に増厚層用パターンが配置されたチップ状の積層体が得られる。ここで、積層体を焼成したときに形成される増厚層の厚みが内部電極の厚みより所定の値だけ厚くなるように、内部電極用パターンと増厚層用パターンの厚みが調整される。そして、カットされた積層体を焼成することにより、４隅部分の厚みが他の部分より厚い基体が得られる。
なお、増厚層用パターンを電極材料で形成すれば、内部電極用パターンと同時に増厚層用パターンを形成することができる。
また、増厚層用パターンをセラミック材料で形成すれば、セラミックグリーンシートと同じ材料を選択することができ、その場合、セラミックグリーンシートとのなじみがよく、基体の構造欠陥を少なくすることができる。
【００１４】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施の形態の詳細な説明から一層明らかとなろう。
【００１５】
【発明の実施の形態】
図１は、この発明の積層セラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。また、図２は図１の線ＩＩ−ＩＩにおける断面図解図であり、図３は図１の線ＩＩＩ−ＩＩＩにおける断面図解図である。積層セラミックコンデンサ１０は、基体１２を含む。基体１２は、図２および図３に示すように、誘電体材料で形成された複数のセラミック層１４と、複数の内部電極１６とが交互に積層された構成を有する。内部電極１６は、たとえばＮｉなどを用いて、基体１２の中央部で互いに対向するように形成される。そして、隣接する内部電極１６は、基体１２の対向端面に交互に露出するように引き出される。
【００１６】
さらに、セラミック層１４と交互に、増厚層１８が積層される。増厚層１８は、基体１２の４隅の内部電極１６が形成されていない部分に形成される。増厚層１８の材料としては、たとえば電極材料やセラミック材料などを用いることができる。ここで、増厚層１８の厚みＴは、内部電極１６の厚みをｔとしたとき、１．２ｔ≦Ｔ＜２ｔの範囲となるように形成される。このような範囲とすることにより、図３に示すように、基体１２の４隅部分を中央部付近より厚くすることができる。
【００１７】
基体１２の内部電極１６が露出した端面には、それぞれ外部電極２０が形成される。外部電極２０は、たとえば基体１２の端面に形成される焼付電極と、その上に形成されるめっき電極とで構成される。焼付電極は、たとえばＣｕなどの導電ペーストを基体１２の端面に塗布し、焼き付けることによって形成される。また、めっき電極としては、たとえば焼付電極の半田食われを防ぐためのＮｉ電極が形成され、その上に半田付け性を良好にするためのＳｎ電極が形成される。このように、基体１２の対向端面に形成された外部電極２０に内部電極１６が交互に接続されることにより、２つの外部電極２０間に静電容量が形成される。
【００１８】
このような積層セラミックコンデンサ１０を作製するために、誘電体セラミック原料を用いて、セラミックグリーンシート３０が形成される。このセラミックグリーンシート３０上に、図４に示すように、複数の内部電極用パターン３２および増厚層用パターン３４が形成される。内部電極用パターン３２は、縦横に並ぶようにして長方形状に形成される。また、増厚層用パターン３４は、幅方向に隣接する内部電極用パターン３２の中間部に形成される。これらの増厚層用パターン３４は、内部電極用パターン３２の長手方向において、内部電極用パターン３２の中央部と、隣接する内部電極用パターン３２の中間部に形成される。
【００１９】
内部電極用パターン３２と増厚層用パターン３４とは、同じ電極材料を用いて、同時に形成することができる。内部電極用パターン３２は焼成されることによって内部電極１６となり、増厚層用パターン３４は焼成されることによって増厚層１８となる。これらの内部電極用パターン３２および増厚層用パターン３４を形成するときに、焼成後に形成される増厚層１８の厚みをＴとし、内部電極１６の厚みをｔとしたとき、１．２ｔ≦Ｔ＜２ｔの範囲となるように、それぞれのパターン３２，３４の厚みが調整される。
【００２０】
次に、複数のセラミックグリーンシート３０が積層されて、積層体３６が形成される。このとき、図５および図６に示すように、隣接するセラミックグリーンシート３０の内部電極用パターン３２は、互いに長手方向にずれるようにして積層される。なお、１つおきのセラミックグリーンシート３０については、内部電極用パターン３２が重なるように積層される。また、隣接するセラミックグリーンシート３０においては、内部電極用パターン３２の長手方向の中央部に形成された増厚層用パターン３４と、長手方向に隣接する内部電極用パターン３２の間に形成された増厚層用パターン３４とが重なるように積層される。
【００２１】
このようにして得られた積層体３６が、図５および図６の一点鎖線で示すように、増厚層用パターン３４が形成された部分において縦横に切断される。このように積層体３６を切断することにより、図７に示すように、長手方向の両端面に内部電極用パターン３２が露出したチップ状の積層体３８が形成される。この積層体３８の４隅には、増厚層用パターン３４が露出している。ここで、増厚層用パターン３４の厚みは、内部電極用パターン３２より厚く形成されているため、積層体３８の４隅部分は、セラミックグリーンシート３０の積層方向に向かって突出した形状となる。
【００２２】
次に、チップ状の積層体３８が焼成され、セラミック層１４と内部電極１６と増厚層１８とを有する基体１２が形成される。基体１２は、たとえばバレル研磨され、内部電極１６が十分に基体１２の端面に露出させられる。このとき、基体１２の４隅部分が積層方向に向かって突出した形状となっているため、バレル研磨を行っても、基体１２の４隅の突出した部分が残る。そして、内部電極１６が十分に露出した基体１２の端面に、Ｃｕなどの焼付電極が形成され、さらにＮｉ，Ｓｎなどの２層のめっき電極が形成されることにより、外部電極２０が形成される。
【００２３】
このようにして得られた積層セラミックコンデンサ１０では、増厚層１８が形成されていることにより、基体１２の４隅部分の曲率半径が小さくなっている。そのため、積層セラミックコンデンサ１０を回路基板などに半田付けする際に、チップ立ちモーメントが大きくなり、半田の表面張力によって、積層セラミックコンデンサ１０が立ち上りにくくなる。したがって、半田付け時におけるツームストン現象の発生を防止することができる。
【００２４】
ここで、増厚層１８の厚みＴと内部電極１６の厚みｔとの関係が、Ｔ＜１．２ｔの場合、半田付け時における積層セラミックコンデンサ１０の立上りを防止する効果が得られない。また、Ｔ≧２ｔの場合、積層体３６を切断してチップ状の積層体３８を形成する際に、セラミックグリーンシート３０と増厚層用パターン３４との間で剥がれが生じる。
【００２５】
なお、増厚層１８は、基体１２の４隅部分の厚みを調整するためのものであり、電極材料で形成される必要はなく、セラミック材料などを用いてもよい。この場合、増厚層用パターン３４として、セラミックグリーンシート３０と同じ材料で形成されたセラミックペーストなどを使用することができる。このように、セラミックグリーンシート３０と同じ材料を用いれば、セラミックグリーンシート３０と増厚層用パターン３４とのなじみを良好にすることができ、層間の剥がれを抑えて、基体１２における内部欠陥の発生を防止することができる。
【００２６】
なお、この発明は、積層セラミックコンデンサだけでなく、積層セラミックインダクタなどのような他の積層セラミック電子部品に適用することができる。このように、他の積層セラミック電子部品についても、基体の４隅に増厚層を形成して、その厚みを内部電極より所定の値だけ厚くすることにより、ツームストン現象の発生を防止することができる。
【００２７】
【実施例】
上述のような製造方法により、積層セラミックコンデンサを作製した。このとき、増厚層の厚みを表１のように変えて、チップ立ち不良と剥がれ不良の有無を調べた。ここで、チップ立ち不良については、それぞれ１０００個の積層セラミックコンデンサを回路基板上に半田付けし、何個の積層セラミックコンデンサが立ち上がったかを調べた。また、剥がれ不良については、複数の内部電極用パターンが形成されたセラミックグリーンシートを積層した積層体５０個を切断してチップ状の積層体を作製する際に、何個の積層体にセラミックグリーンシートの剥がれが生じたかを調べた。これらの結果を表１に示す。
【００２８】
【表１】
2005032807.tif 000003
【００２９】
表１からわかるように、増厚層の厚みが内部電極の厚みの１．２倍未満の場合、半田付け時にチップ立ち不良の発生が観察された。それに対して、増厚層の厚みが内部電極の厚みの１．２倍以上の場合、半田付け時のチップ立ちは観察されなかった。また、増厚層の厚みが内部電極の厚みの２倍になった場合、積層体の切断時に、セラミックグリーンシートの剥がれ不良の発生が観察された。それに対して、増厚層の厚みが内部電極の厚みの２倍未満の場合、積層体の切断時に、セラミックグリーンシートの剥がれ不良は観察されなかった。
【００３０】
【発明の効果】この発明によれば、増厚層を形成することにより、基体の４隅部分の厚みを中央部より厚くすることができ、回路基板への半田付けの際に、チップ立ちしにくい積層セラミック電子部品を得ることができる。
【図面の簡単な説明】
【図１】この発明の積層セラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。
【図２】図１に示す積層セラミックコンデンサの線ＩＩ−ＩＩにおける断面図解図である。
【図３】図１に示す積層セラミックコンデンサの線ＩＩＩ−ＩＩＩにおける断面図解図である。
【図４】図１に示す積層セラミックコンデンサを作製するために内部電極用パターンと増厚層用パターンとが形成されたセラミックグリーンシートを示す平面図である。
【図５】図４に示すセラミックグリーンシートを積層した積層体を示す部分平面図である。
【図６】図５に示す積層体の断面図解図である。
【図７】図５および図６に示す積層体を切断して形成したチップ状の積層体を示す斜視図である。
【図８】従来の積層セラミックコンデンサを示す断面図解図である。
【図９】従来の積層セラミックコンデンサを作製するために内部電極用パターンと表示パターンとを形成したセラミックグリーンシートを示す平面図である。
【図１０】図９に示すセラミックグリーンシートを積層した積層体を切断する様子を示す図解図である。
【符号の説明】
１０  積層セラミックコンデンサ
１２  基体
１４  セラミック層
１６  内部電極
１８  増厚層
２０  外部電極
３０  セラミックグリーンシート
３２  内部電極用パターン
３４  増厚層用パターン
３６  積層体
３８  チップ状の積層体
【図１】
2005032807.tif 000004
【図２】
2005032807.tif 000005
【図３】
2005032807.tif 000006
【図４】
2005032807.tif 000007
【図５】
2005032807.tif 000008
【図６】
2005032807.tif 000009
【図７】
2005032807.tif 000010
【図８】
2005032807.tif 000011
【図９】
2005032807.tif 000012
【図１０】
2005032807.tif 000013