(57)【要約】【課題】特許文献１の従来技術の場合には、セラミック基板の焼成時にポリスチレン等の空孔形成材を消失させる必要があり、しかも酸化性雰囲気下で焼成を行わなくてはならないため、導電材料であるＣｕの酸化を引き起こす。その結果、配線導体の電気抵抗値が大幅に増加し、Ｃｕの酸化によってビアホール導体が膨張するため、ビアホール導体の周囲のセラミック層部分が隆起したり、セラミック層にクラックや割れが発生し、延いては多層セラミック基板が大きく変形する。【解決手段】本発明の導電性ペーストは、導電性材料粉末、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末及び有機ビヒクルを含有する導電性ペーストであって、上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量は、上記導電性材料粉末と上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の合計に対して０．５〜３０体積％であることを特徴とする。【選択図】図１
2005116337.tif 000002
【特許請求の範囲】
【請求項１】
導電性材料粉末と、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末と、有機ビヒクルとを含む導電性ペーストであって、上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量は、上記導電性材料粉末と上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の合計に対して０．５〜３０体積％の範囲内にあることを特徴とする導電性ペースト。
【請求項２】
上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の平均粒径は、０．１μｍを超え且つ３０μｍ以下の範囲内にあることを特徴とする請求項１に記載の導電性ペースト。
【請求項３】
上記導電性材料粉末は、Ｃｕ、ＣｕＯ及びＣｕ２Ｏの少なくとも一種を含むことを特徴とする請求項１または請求項２に記載の導電性ペースト。
【請求項４】
導電性材料と、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料とを含むビアホール導体であって、上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料の含有量は、上記導電性材料と上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料の合計に対して０．５〜３０体積％の範囲内にあることを特徴とするビアホール導体。
【請求項５】
上記導電性材料は、Ｃｕ及び／またはＣｕの酸化物を主成分とすることを特徴とする請求項４に記載のビアホール導体。
【請求項６】
積層された複数のセラミック層と、これらのセラミック層に形成された導体膜層と、上記複数のセラミックスのうち所定のセラミック層を貫通して形成されたビアホール導体と、を備えた多層セラミック基板において、上記ビアホール導体は、請求項４または請求項５に記載のビアホール導体によって形成されていることを特徴とする多層セラミック基板。
【請求項７】
上記セラミック層は、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料を主成分として形成されていることを特徴とする請求項６に記載の多層セラミック基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性ペースト、ビアホール導体及び多層セラミック基板に関し、更に詳しくは、多層セラミック基板におけるビアホール導体とセラミック層との焼成時の熱膨張の差に基づく収縮挙動差によるクラック等の構造欠陥の発生を抑制することができる導電性ペースト、ビアホール導体及び多層セラミック基板に関するものである。
【背景技術】
【０００２】
多層セラミック基板は、その上面に搭載された種々の電子部品やその内部に内蔵された受動素子等を配線するために用いられる。より具体的には、多層セラミック基板は、ＩＣやＬＳＩ等の半導体素子を収納するパッケージ部品、または複数種類の電子部品を搭載した混成集積回路装置等の実装用基板として用いられる。
【０００３】
而して、多層セラミック基板は、積層された複数のセラミック層と、積層されたセラミック層の上面に搭載された種々の電子部品と、セラミック層に内蔵された受動素子等を配線するための配線導体とを備えている。多層セラミック基板を構成するセラミック層としては電気絶縁性、化学的安定性等の特性に優れた材料、例えばアルミナセラミックが広く用いられている。
【０００４】
しかしながら、最近の高周波化及び高密度化の進展に連れてより低い誘電率が要求されるため、多層セラミック基板を構成するセラミック層に対して用いられるアルミナセラミックは、このような要求を十分に満たし得ない状況になっている。また、多層セラミック基板を構成する配線導体に対しては、より低い配線抵抗が要求されるようになってきている。
【０００５】
このような状況下でセラミック層のより低い誘電率を実現するために、セラミック層の材料としては、アルミナセラミックに代えてＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系セラミックが注目されている。また、配線導体の低い配線抵抗を実現するために、配線導体の材料としては、例えば銅（Ｃｕ）、金（Ａｕ）あるいは銀（Ａｇ）が好ましく用いられ、コスト面を勘案すればＣｕがより好ましい。
【０００６】
セラミック層の材料としてＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系セラミックを用い、配線導体の導電性材料としてＣｕを用いて多層セラミック基板を製造する場合には、一般に、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系セラミックの原料粉末と有機バインダとを混合してスラリーを得た後、このスラリーをドクターブレード法等のシート成形法を用いて複数のセラミックグリーンシートを成形する。次いで、必要に応じてセラミックグリーンシートにビアホール導体を設けるための貫通孔を設け、この貫通孔にＣｕを含む導電性ペーストを充填する。また、スクリーン印刷法等の膜形成法を用いて、Ｃｕを含む導電性ペーストを所定のパターンでセラミックグリーンシート上に導体膜層として形成する。
【０００７】
引き続き、このようにして得られた複数のセラミックグリーンシートを積層し、所定の圧力でプレスすることによって生の積層体を得る。次いで、この生の積層体を所定温度で加熱することによって有機バインダを除去した後、この積層体を所定温度で焼成する。生の積層体を焼成する時には、ビアホール導体や導体膜層を形成するためのＣｕを含む導電性ペーストは、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系セラミックの原料粉末と同時に焼成される。
【０００８】
しかしながら、Ｃｕを含む導電性ペーストとＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系セラミックとの焼成工程におけるこれら両者間の収縮挙動差によって、焼成後においてビアホール導体が他の部分から隆起したり、セラミック層部分に割れが生じたり、あるいはビアホール導体にクラックを生じたりすることがある。
【０００９】
そこで、上述の問題点を解決する技術が特許文献１において提案されている。特許文献１によれば、粒径が１〜４０μｍのポリスチレン等の空孔形成材を、ビアホール導体を形成する導電性ペーストに添加することによって、焼成時にビアホール導体中に空孔を生じさせ、この空孔によってビアホール導体とセラミック部分との収縮挙動差による応力を緩和するようにしている。
【００１０】
【特許文献１】特開平６‐３３８２１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１の従来技術の場合には、粒径が１〜４０μｍのポリスチレン等の空孔形成材を導電材料としてのＣｕ粉末に混合、分散させた導電性ペーストを用いているため、セラミック基板の焼成工程においてポリスチレン等の空孔形成材を消失させる必要があり、しかもこの焼成を酸化性雰囲気下で行わなくてはならないため、導電性材料であるＣｕの酸化を引き起こすという課題があった。その結果、導電性ペーストによって与えられた配線導体の電気抵抗値が大幅に増加するだけでなく、Ｃｕの酸化によってビアホール導体が膨張するため、ビアホール導体の周囲のセラミック層部分にクラックが発生し、延いては多層セラミック基板が大きく変形してしまうという課題があった。
【００１２】
また、仮に導体材料としてＣｕＯやＣｕ２Ｏを主成分とする導電性ペーストを用いる場合には、ＣｕＯやＣｕ２Ｏを還元性雰囲気下で焼成しなくてはならないが、還元性雰囲気下で焼成を行うとポリスチレン等の空孔形成材が消失し難いため、焼成雰囲気の制御が非常に難しく、実用的とは云えない。更に、多数のビアホール導体を有する多層セラミック基板を還元性雰囲気下で焼成する場合には、ポリスチレン等の空孔形成材を導電性ペースト中に含有させると、還元性雰囲気下では上述したようにビアホール導体中のポリスチレン等の空孔形成材が十分に消失しないため、ビアホール導体とこれとに接続する導体膜層との界面付近においてデラミネーションが発生し易く、また、デラミネーションに起因するビアホール導体と導電膜層間の断線や、ビアホール導体の膨張による多層セラミック基板の変形が生じ易くなるという問題があった。
【００１３】
本発明は、上記課題を解決するためになされたもので、ビアホール導体部分での隆起を防止すると共にセラミック層でのクラックや割れを防止することができ、しかも、ビアホール導体と導体膜層との界面付近でデラミネーションを防止することができる低温焼結可能な導電性ペースト、ビアホール導体及び多層セラミック基板を提供することを目的としている。
【課題を解決するための手段】
【００１４】
本発明の請求項１に記載の導電性ペーストは、導電性材料粉末と、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末と、有機ビヒクルとを含む導電性ペーストであって、上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量は、上記導電性材料粉末と上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の合計に対して０．５〜３０体積％の範囲内にあることを特徴とするものである。
【００１５】
また、本発明の請求項２に記載の導電性ペーストは、請求項１に記載の発明において、上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の平均粒径は、０．１μｍを超え且つ３０μｍ以下の範囲内にあることを特徴とするものである。
【００１６】
また、本発明の請求項３に記載の導電性ペーストは、請求項１または請求項２に記載の発明において、上記導電性材料粉末は、Ｃｕ、ＣｕＯ及びＣｕ２Ｏの少なくとも一種を含むことを特徴とするものである。
【００１７】
また、本発明の請求項４に記載のビアホール導体は、導電性材料と、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料とを含むビアホール導体であって、上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料の含有量は、上記導電性材料と上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料の合計に対して０．５〜３０体積％の範囲内にあることを特徴とするものである。
【００１８】
また、本発明の請求項５に記載のビアホール導体は、請求項４に記載の発明において、上記導電性材料は、Ｃｕ及び／またはＣｕの酸化物を主成分とすることを特徴とするものである。
【００１９】
また、本発明の請求項６に記載の多層セラミック基板は、積層された複数のセラミック層と、これらのセラミック層に形成された導体膜層と、上記複数のセラミックスのうち所定のセラミック層を貫通して形成されたビアホール導体と、を備えた多層セラミック基板において、上記ビアホール導体は、請求項４または請求項５に記載のビアホール導体によって形成されていることを特徴とするものである。
【００２０】
また、本発明の請求項７に記載の多層セラミック基板は、請求項６に記載の発明において、上記セラミック層は、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料を主成分として形成されていることを特徴とするものである。
【００２１】
本発明の請求項１〜請求項３に記載の導電性ペーストは、例えばＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料によって形成されたセラミック層にビアホール導体を設ける際に好適に用いることができるものである。
【００２２】
而して、本発明の請求項１〜請求項３に記載の導電性ペーストは、ビアホール導体を形成する場合に好ましく用いられるものである。この導電性ペーストに用いられる導電性材料粉末は、焼成後にビアホール導体の導電成分となるもので、基本的には導電性金属元素を含む粉末であれば特に制限されない。導電性材料粉末としては、導電性金属及び／または金属酸化物が用いられ、例えばＣｕ、ＣｕＯ、Ｃｕ２Ｏ、Ｃｕ‐ＣｕＯの混合物及びＣｕＯ‐Ｃｕ２Ｏの混合物から選ばれた少なくとも一種を主成分とするもの好ましく用いられる。この導電性材料粉末の平均粒径は、例えば０．５〜４．０μｍの範囲が好ましい。平均粒径がこの範囲内にあることによって、導電性材料粉末の極端な凝集を招く虞がなく、ペースト化後の最大粗粒の粒径を５０μｍ以下の好ましい範囲に抑制することができる。
【００２３】
また、上記導電性ペーストに用いられるＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末は、ＢａＯ、Ａｌ２Ｏ３及びＳｉＯ２を主成分とする粉末であれば特に制限されない。従って、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末は、ＢａＯ、Ａｌ２Ｏ３及びＳｉＯ２の他、必要に応じて他の無機組成物を含むものであっても良い。また、ＢａＯ、Ａｌ２Ｏ３及びＳｉＯ２それぞれの配合比は、必要に応じて適宜設定することができる。
【００２４】
上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量は、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末と導電性材料粉末との合計に対して０．５〜３０体積％である。ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量が０．５体積％未満では、焼成後に形成されるビアホール導体中での導電成分の流動、焼結を促すには十分でなく、また、セラミック層とビアホール導体との間の熱膨張の差による応力が十分に緩和されず、更に、セラミック層とビアホール導体との間の結合力が不足して、ビアホール導体とその側壁に接するセラミック層との界面において剥離が生じ易くなる。また、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量が３０体積％を超えると、焼成時にＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末がセラミック層に十分に吸収されずに、ビアホール導体に残存してビアホール導体の体積膨張が大きくなり過ぎるため、セラミック層におけるビアホール導体の周辺部分においてクラックが発生し易くなり、更に、ビアホール導体としての有効な導通部が小さくなるためビアホール導体の電気抵抗が大きくなり異常発熱等の不具合を発生する虞がある。
【００２５】
上記ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の平均粒径は、０．１μｍを超え且つ３０μｍ以下の範囲内にあることが好ましい。この平均粒径が０．１μｍ以下ではセラミック層との収縮差による応力の緩和が不十分になる場合があるため、ビアホール導体とその側壁に接するセラミック層との界面において剥離が生じ易くなる虞がある。また、平均粒径が３０μｍを超えると生成される空孔の径が大きくなり過ぎるため、ビアホール導体４の導通率が低下し易くなる虞がある。
【００２６】
また、上記導電性ペーストに用いられる有機ビヒクルは、導電性材料粉末及びＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末をペースト化するもので、バインダと溶剤とを混合したものである。バインダとしては、例えばエチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂等を用いることが好ましい。また、溶剤としては、例えばテレピネオール、ブチルカルビトール、ブチルカルビトールアセテート、アルコール類を用いることが好ましい。また、有機ビヒクルには必要に応じて分散剤、可塑剤、界面活性剤等を添加しても良い。
【００２７】
また、本発明の請求項４及び請求項５に記載のビアホール導体は、例えばセラミック層のビアホール内において請求項１〜請求項３に記載の導電性ペーストを焼結することによって形成することができる。このビアホール導体に含まれる導電性材料は、導電性金属及び／またはその酸化物、例えばＣｕ及び／またはＣｕの酸化物（ＣｕＯｘ）を主成分とするものが好ましい。
【００２８】
上記ビアホール導体に含まれるＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料は、ビアホール導体を形成する際に導電性材料粉末の流動、焼結を促進すると共に、ビアホール導体とセラミック層との間の応力を緩和するものである。このＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料の含有量は、上記導電性ペーストの場合と同様の理由から、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料と導電性材料との合計に対して０．５〜３０体積％であることが好ましい。
【００２９】
また、本発明の請求項６及び請求項７に記載の多層セラミック基板は、例えば電子部品等の実装用基板として用いられるもので、本発明の請求項４または請求項５に記載のビアホール導体を構成要素とする多層セラミック基板である。
【００３０】
上記多層セラミック基板を構成するセラミック層は、セラミック層の低誘電率を実現するためにＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料によって形成することが好ましい。また、セラミック層をＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料によって形成することにより、上述のＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料を含むビアホール導体との接合力を強化し、ビアホール導体との剥離を防止することができる。
【発明の効果】
【００３１】
本発明の請求項１〜請求項７に記載の発明によれば、ビアホール導体部分での隆起を防止すると共に、セラミック層でのクラックや割れを防止することができ、しかも、ビアホール導体と導体膜層との界面付近でデラミネーションを防止することができる低温焼結可能な導電性ペースト、ビアホール導体及び多層セラミック基板を提供することができる。
【発明を実施するための最良の形態】
【００３２】
以下、図１に示す実施形態に基づいて本発明を説明する。図１は本実施形態の多層セラミック基板を示す断面図である。
【００３３】
本実施形態の多層セラミック基板１は、例えば図１に示すように、積層された複数のセラミック層２と、これらのセラミック層２に形成された配線導体や受動素子用電極等の導体膜層３と、複数のセラミックスのうち所定のセラミック層２を貫通して形成されたビアホール導体４とを備え、ビアホール導体４は所定のセラミック層２の上下に位置する配線用の導体膜層３、３を接続している。そして、ビアホール導体４は本発明の導電性ペーストを用いて形成することができる。本実施形態の多層セラミック基板１は、例えば以下の製造工程を経て製造することができる。
【００３４】
まず、ビアホール導体４を形成するために本実施形態の導電性ペーストを用意する。本実施形態の導電性ペーストは、導電性材料粉末、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末及び有機ビヒクルを含んでいる。
【００３５】
導電性材料粉末としては、例えば、Ｃｕ、ＣｕＯ、Ｃｕ２Ｏ、Ｃｕ‐ＣｕＯの混合物及びＣｕＯ‐Ｃｕ２Ｏの混合物から選ばれた少なくとも一種を主成分とするものを用いることが好ましい。この導電性材料粉末は、平均粒径が０．５〜４．０μｍの粉末の範囲にあるものを用いることが好ましい。この平均粒径をこの範囲に設定することにより、導電性材料粉末の極端な凝集を防止し、ペースト化後の最大粗粒の粒径を５０μｍ以下の好ましい粒径に調整することができる。尚、導電性材料粉末としては、金（Ａｕ）、銀（Ａｇ）等を用いることができる。
【００３６】
また、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末は、０．１μｍを超え且つ３０μｍ以下の範囲にあるものを用いることが好ましい。平均粒径をこの範囲に設定することにより、ビアホール導体とその側壁に接するセラミック層との界面における剥離を防止すると共に、ビアホール導体４の電気抵抗の低下を防止することができる。
【００３７】
更に、有機ビヒクルのバインダとしては、例えばエチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂等を用いることが好ましい。また、有機ビヒクルの溶剤としては、例えばテレピネオール、ブチルカルビトール、ブチルカルビトールアセテート、アルコール類を用いることが好ましい。また、有機ビヒクルには必要に応じて分散剤、可塑剤、界面活性剤等を添加することができる。
【００３８】
そして、本実施形態の導電性ペーストを調整する場合には、導電性材料粉末とＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の合計に対して、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量が０．５〜３０体積％となるように、導電性材料粉末及びＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末を秤量する。ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量をこの範囲に設定することにより、ビアホール導体４とその側壁に接するセラミック層２との界面における結合力を付与すると共に、ビアホール導体４のセラミック層２からの隆起やセラミック層２のビアホール導体４の周辺部分におけるクラックまたは割れを防止することができ、更に、ビアホール導体４の電気抵抗の増加による異常発熱を防止することができる。
【００３９】
次いで、秤量後の導電性材料粉末及びＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末に所定量の有機ビヒクルを加えた後、攪拌擂潰機または３本ロール等によって混練して導電性ペーストを調製し、この際導電性ペーストの印刷性を考慮して、その粘度を１００〜１０００Ｐａ・ｓ-ｌの範囲に設定することが好ましい。
【００４０】
また、ビアホール導電体４用の導電性ペーストの他に、導電膜層３を形成する場合に用いられる第２の導電性ペーストを用意する。第２の導電性ペーストは、平均粒径が例えば０．５〜４．０μｍのＣｕ粉末を主成分とするものを用いることが好ましい。第２の導電性ペーストとしては、Ｃｕ粉末の他に、例えばＡｌ、Ｎｉ、Ａｇ、Ａｕ及びＰｄから選択されるいずれかの導電性金属粉末、またはこれらの導電性金属を適宜選択して組み合わせた導電性合金粉末を用いることが好ましい。また、第２の導電性ペーストの印刷性や、焼成時の収縮の制御性や接合強度等の向上を目的として、樹脂、ガラスまたはその他の無機物を添加したり、これらの樹脂等によって導電成分を表面処理したりしても良い。
【００４１】
更に、セラミック層２を形成するために、１０５０℃以下（具体的には、９８０℃）の温度で焼成することができる低温焼成セラミック材料として、例えばＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末を含むスラリーを用意する。例えば、ＢａＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＣａＯ及びＢ２Ｏ３の各粉末を所定の配合比で混合したものに、バインダとしてのポリビニルブチラール、可塑剤としてのジ‐ｎ‐ブチルフタレート及び溶剤としてのトルエン及びイソプロピルアルコールをそれぞれ添加し、これらを混合してスラリーを調製する。このスラリーに、焼結促進、収縮挙動制御、強度改善及び電気特性制御等を目的として、適宜の無機化合物やガラスを添加したり、セラミック層２における電気絶縁性を損なわない範囲で金属を添加したりしても良い。勿論、バインダ、可塑剤及び溶剤は、上述したものに制限されるものではない。また、必要に応じて、帯電防止剤や粘着性付与剤を添加しても良い。
【００４２】
次いで、例えばドクターブレード法によって上記スラリーを適宜のキャリアフィルム上にシート状の塗膜を形成し、このシート状塗膜を乾燥後、セラミック層２となるセラミックグリーンシートを作製する。複数のセラミックグリーンシートを作製した後、例えばドリル加工、パンチ加工、レーザ加工等のいずれかの手法によって所定のセラミックグリーンシートにビアホール導体４用の貫通孔を設ける。そして、これらの貫通孔に印刷等の手法によって本実施形態の導電性ペーストを充填する。また、所定のセラミックグリーンシートの主面上に、第２の導電性ペーストをスクリーン印刷法によって所定のパターンで印刷し、導体膜層３となる導電性ペースト膜を形成する。
【００４３】
次いで、予め決められた順序で複数のセラミックグリーンシートを順次積層し、例えば温度８０℃、圧力２００ｋｇ／ｃｍ２の条件でプレスすることによって生の積層体を作製する。この生の積層体は、複数のセラミックグリーンシート層、ビアホール導体用の導電性ペースト及び導電性膜層用の第２の導電性ペースト層を備えている。
【００４４】
尚、生の積層体を作製するに当たって、導電性ペーストが予め貫通孔に充填され、また第２の導電性ペースト膜が予め形成された複数のセラミックグリーンシートを積層する上述の方法ではなく、複数のセラミックグリーンシートを積層しながら貫通孔へ導電性ペーストを充填すると共に、第２の導電性ペーストをセラミックグリーンシート上に印刷するようにしても良い。また、複数の積層されたセラミックグリーンシート層を形成するため、上述したスラリーを印刷等の手法により塗布することを繰り返し、この間に貫通孔へのビアホール導体用の導電性ペーストの充填及び導電膜層用の第２の導電性ペーストの印刷を行っても良い。
【００４５】
次に、生の積層体を焼成して多層セラミック基板１を得る。焼成を行う場合、例えば窒素雰囲気、アルゴン雰囲気若しくは水素雰囲気、またはこれらの混合ガス雰囲気下で、例えば導電性ペースト及びＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料を含む低温焼成セラミック材料を焼結する温度９８０℃の温度を１時間保持して焼成を行う。
【００４６】
多層セラミック基板１の焼成時の昇温過程で、ビアホール導体用のＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末は、焼成過程のＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料によって形成されるセラミック層２に吸収されると共に、ＣｕまたはＣｕ２Ｏ等の導電性成分の流動や焼結を促進することができるため、ビアホール導体４内に空孔が残り難い。
【００４７】
生の積層体を９８０℃で１時間焼成する過程で、ビアホール導体となる導電性ペースト中では次式の反応が起こって導電性ペーストの体積が徐々に減少する。
ＣｕＯ→Ｃｕ＋１／２Ｏ２
Ｃｕ２Ｏ→２Ｃｕ＋１／２Ｏ２
この時、導電性ペーストとセラミックグリーンシート層に含まれるＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料との間での収縮開始温度の差及び収縮量の差による応力が発生する。しかし、導電性ペースト中のＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末から形成されるセラミック成分が、セラミックグリーンシート層との間に作用する応力を緩和するように働くため、焼成後においてビアホール導体４の部分に隆起が生じたり、セラミック層２に割れが生じたり、ビアホール導体４にクラックが発生したりすることを抑制することができる。また、特許文献１に記載のポリスチレン等の空孔形成材とは異なり、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末から形成されるセラミック成分は、還元性雰囲気でもビアホール導体４と導電膜層３との界面付近において接合助剤として機能するため、デラミネーションが生じ難く、断線や多層セラミック基板１の変形を招く虞がない。
【実施例１】
【００４８】
次に、本発明を具体的な実施例に基づいて説明する。
本実施例では、ＢａＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＣａＯ及びＢ２Ｏ３の混合物に、ポリビニルブチラール（バインダ）と、ジ‐ｎ‐ブチルフタレート（可塑剤）と、トルエン及びイソプロピルアルコール（共に溶剤）とを添加し、これら混合してスラリーを作製し、このスラリーをドクターブレード法によってキャリアフィルム上でシート状に成形し、次いで乾燥させて厚み１２５μｍのセラミックグリーンシートを作製した。
【００４９】
次いで、セラミックグリーンシートに対して炭酸ガスレーザを用いて直径２００μｍの貫通孔を形成した。
【００５０】
他方、平均粒径３μｍのＣｕ粉末を４０体積％混合した導体材料に対して、下記表１に示すように種々の平均粒径を有するＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末を種々の含有量となるように添加し、更にバインダとしてのアクリル樹脂及び溶剤としてのテレピネオールを添加し、これらを混練することによって導電性ペーストを作製した。この導電性ペースト中におけるバインダの量は導体材料に対して１０重量％とした。
【００５１】
ここで用いられるＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末は、ＢａＯ、Ａｌ２Ｏ３、ＳｉＯ２の粉末をそれぞれ等モルずつ混合した後に、１０００℃で６０分間仮焼した後急冷し、ビーズミルによって湿式粉砕して所望の粒径の粉末を得た。
【００５２】
また、平均粒径３μｍのＣｕ粉末にアクリル樹脂（バインダ）及びテレピネオール（溶剤）をそれぞれ有機ビヒクルとして添加し、これらを混練することによって導体膜層用の第２の導電性ペーストを得た。
【００５３】
次に、印刷法を用いてキャリアフィルム上のセラミックグリーンシートに形成された貫通孔に導電性ペーストを充填した。次に、印刷法を用いてセラミックグリーンシート上に第２の導電性ペーストを、焼成後の膜厚が５μｍ及び配線幅が１００μｍである導体膜層となるように、その端部が導電性ペーストの充填部と重なるように塗布した。
【００５４】
導電ペーストの充填部及び第２の導電性ペーストの塗膜が形成された複数枚のセラミックグリーンシートをそれぞれ積層し、温度８０℃及び圧力２００ｋｇ／ｃｍ２の条件でプレスすることによって生の積層体を得た。
【００５５】
次に、窒素雰囲気中において４５０℃の温度で生の積層体を２時間保持して脱バインダ処理を施した。その後、この積層体を９８０℃まで昇温し、この温度で１時間保持して焼成して多層セラミック基板からなる試料を得た。これらの多層セラミック基板は、セラミック層、導体膜層及びビアホール導体を備えている。多層セラミック基板として下記表１に示すＮｏ.１〜Ｎｏ.１３の試料を得た。
【００５６】
各試料の多層セラミック基板について、ビアホール導体を目視及び３０〜４０倍の倍率の双眼顕微鏡によって外観検査し、セラミック層及びビアホール導体におけるクラックまたは割れの有無を観察し、評価した。また、各試料の多層セラミック基板について、ビアホール導体を横切る位置で導体膜層の延びる方向に対して垂直方向に切断し、走査型顕微鏡を用いてビアホール導体と導体膜層との界面付近の断面を観察することによって、ビアホール導体と導体膜層との界面付近におけるデラミネーションの有無を評価した。そして、これらの評価結果を下記表１に示した。尚、下記表１において、＊印を付した試料は本発明の範囲外のものである。
【００５７】
【表１】
2005116337.tif 000003
【００５８】
上記表１に示す結果によれば、試料Ｎｏ.１はＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量が０．５体積%未満の０．３体積％で本発明の範囲外であり、クラックまたは割れ及びデラミネーションを生じていることが判った。また、試料Ｎｏ.５はＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量が３０体積％を超える４０体積％で本発明の範囲外あり、高い比率でデラミネーションを生じていることが判った。
【００５９】
また、試料Ｎｏ.６、１３は、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量がいずれも本発明の範囲内の１５体積％である。しかし、試料Ｎｏ.６は、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の平均粒径が０．１μｍと小さく、また、試料Ｎｏ.１３は、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の平均粒径が３５μｍと大きいため、クラック、割れまたはデラミネーション防止に効果が見られるものの、不十分であることが判った。
【００６０】
これに対して、試料Ｎｏ.２〜４及び試料Ｎｏ.７〜１２は、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の含有量が０．５〜３０体積％で本発明の範囲内にあり、しかもＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系材料粉末の平均粒径が０．１μｍを超え、３０μｍ以下のより好ましい範囲にあるため、いずれの試料にもクラックまたは割れ及びデラミネーションのいずれも生じていないことが判った。
【００６１】
また、上述したような導電性ペーストを用いるので、ＢａＯ‐Ａｌ２Ｏ３‐ＳｉＯ２系セラミックを含むセラミック層を有する多層セラミック基板を良好な状態で製造することができる。従って、セラミック層において低い誘電率を有し、配線導体において低い電気抵抗を有する多層セラミック基板を良好な状態で製造することができ、多層セラミック基板の高周波化及び高密度化に有利に対応することができる。
【産業上の利用可能性】
【００６２】
本発明の導電性ペースト、ビアホール導体及び多層セラミック基板は、電子部品の実装用基板を製造する場合に好適に用いることができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の多層セラミック基板の一実施形態を示す断面図である。
【符号の説明】
【００６４】
１    多層セラミック基板
２    セラミック層
３    導体膜層
４    ビアホール導体
【図１】
2005116337.tif 000004