(57)【要約】【課題】  コスト上昇を極力抑制した上で、ＣＰＵによるソフトウエアの処理負担を軽減することができる画像データ処理装置を提供する。【解決手段】  ＣＰＵ１２は、ソフトウエアによって画像データをディスプレイに表示させるための座標計算を行い、座標計算した結果のアドレス及びデータをＦＩＦＯ１４に書き込む。そして、ブレンド処理回路１５は、ＦＩＦＯ１４に前記アドレス及びデータが書き込まれると同一アドレスのデータをメモリ１７より読み出し、その読み出したデータとＦＩＦＯ１４に書き込まれたデータとを所定の比率で混合してからメモリ１７に書き戻すリード・モディファイ・ライトサイクルを行う。【選択図】  図１
2005202218.tif 000002
【特許請求の範囲】
【請求項１】
画像データを表示手段に表示させるための座標計算を行うＣＰＵと、
前記画像データが書き込まれる画像メモリと、
前記ＣＰＵが前記画像メモリに対して出力するアドレス及びデータを保持するためのバッファと、
このバッファに前記アドレス及びデータが書き込まれると、同一アドレスのデータを前記画像メモリより読み出し、前記バッファに書き込まれたデータと前記画像メモリより読み出されたデータとを所定の比率で混合して前記画像メモリに書き戻すように処理するデータ処理回路とを備えたことを特徴とする画像データ処理回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の表示画像データに他の画像データを重ねて表示する場合にデータの処理を行なう画像データ処理装置に関する。
【背景技術】
【０００２】
例えば、カーナビゲーション装置のディスプレイに表示される画像には、地図データを背景画像として様々な文字情報を重ねて表示するパターンが多い。そして、このように２つの画像データを重ねて表示する場合には、両者の境界部分がギザギザ状になるエイリアスが発生して文字が見え辛くなることがある。そのような問題を回避するには、両者の境界部分を多階調化するデータ処理（所謂ブレンド処理）を行なうことが有効である。また、このようなブレンド処理は、背景画像に対して文字を透かしたような状態で表示させる場合にも用いられる。
【０００３】
しかしながら、画面に表示される全ての重畳画像データについて、ＣＰＵがソフトウエアによってブレンド処理を行なおうとすると、ＣＰＵの処理能力が極めて大きく割かれることになる。その結果、画面表示速度が低下したり、ＣＰＵが行なうその他の処理速度も低下することが想定される。
例えば、特許文献１には、ＣＰＵに極力負担をかけることなく上述のようなブレンド処理を行なうようにした画像処理システムが開示されている。図４は、その概略構成をブロック図で表したものである。即ち、ＣＰＵ１とメモリ２との間に、グラフィックプロセッサ３を介在させ、画像表示に必要な演算処理はできるだけグラフィックプロセッサ３に負担させるようにしている。
【０００４】
ＣＰＵ１は、文字描画やブレンド処理（アンチ・エイリアス処理）を行わせるためのコマンドをコマンド領域４にセットすると共に、そのコマンドを実行するために必要な文字データや座標データなども併せてセットする。すると、グラフィックプロセッサ３は、それらのコマンド並びにデータに基づき、座標計算部５において画像表示のための座標計算を行い、ブレンド計算部６においてブレンド処理に必要な計算を行う。そして、必要な処理を施した画像データは、メモリコントローラ７を介してメモリ２に書き込まれる。
【特許文献１】特開２００３−６６６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された技術によれば、ＣＰＵ１の処理負担は確かに大きく軽減される。しかしながら、グラフィックプロセッサ３を構成するにはかなりのコスト上昇が想定されるため、どのような製品においても適用が可能な技術であるとは言えない。
本発明は上記事情に鑑みてなされたものであり、その目的は、コスト上昇を抑制しつつ、ＣＰＵによるソフトウエアの処理負担を軽減することができる画像データ処理装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の画像データ処理装置によれば、ＣＰＵは、ソフトウエア（プログラム）によって画像データを表示手段に表示させるための座標計算を行い、座標計算した結果のアドレス及びデータをバッファに書き込む。そして、データ処理回路は、バッファに前記アドレス及びデータが書き込まれると同一アドレスのデータを画像メモリより読み出して、その読み出したデータとバッファに書き込まれたデータとを所定の比率で混合してから画像メモリに書き戻す。
【０００７】
即ち、ＣＰＵはソフトウエアによって座標計算を行い、２つの画像データを所定の比率で混合して画像メモリに書き戻す処理は、外部のハードウエアであるデータ処理回路によって行われる。従って、データ処理回路の構成は比較的簡単になるから、コスト上昇を抑制した上で、ＣＰＵによるソフトウエアの処理負担を軽減することが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を、車両用ナビゲーション装置のディスプレイ（表示手段）に画像データを表示させる画像データ処理装置に適用した場合の一実施例について図１乃至図３を参照して説明する。図１は、画像データ処理装置の構成を示すブロック図である。画像データ処理装置１１は、ＣＰＵ１２，ＣＰＵインターフェイス（ＩＦ）１３，ＦＩＦＯ（First In First Out，バッファ）１４，ブレンド処理回路（データ処理回路）１５，メモリコントローラ１６及びメモリ（画像メモリ）１７によって構成されている。
【０００９】
ＣＰＵ１２は、ディスプレイ（図示せず）に画像データを表示させるための座標計算を行い、その計算結果であるアドレスと画像データとをＣＰＵインターフェイス１３を介してＦＩＦＯ１４に書き込む。ＦＩＦＯ１４は、アドレスＦＩＦＯ１４Ａ，データＦＩＦＯ１４Ｄ，ＦＩＦＯコントローラ１４Ｃで構成されている。アドレスＦＩＦＯ１４Ａには、ＣＰＵ１２によって出力された書込みアドレスが複数保持され、データＦＩＦＯ１４Ｄには、ＣＰＵ１２によって出力された書込みデータが複数保持される。ＦＩＦＯコントローラ１４Ｃは、ＦＩＦＯ１４側よりブレンド処理回路１５，メモリコントローラ１６側へのアドレス及びデータの出力などを制御するハードウエアである。
【００１０】
ブレンド処理回路１５は、オフセットアドレスレジスタ（offset address）１８，ブレンド値レジスタ１９及び２０，加算器２１及び２２，乗算器２３及び２４，リミッタ２５で構成されている。オフセットアドレスレジスタ１８は、アドレスＦＩＦＯ１４Ａのビット幅を削減すするためにオフセットアドレス値をセットするレジスタであり、そのオフセットアドレス値と、アドレスＦＩＦＯ１４Ａより出力されたアドレス値とが加算器２１で加算されて、メモリ１７側に出力される。
【００１１】
ブレンド値レジスタ１９（Blend value1）及び２０（Blend value2）は、後述するように、例えばメモリ１７に記憶されている背景画像のデータと、その背景画像データに重畳させてＣＰＵ１２が表示させようとして出力する文字情報の画像データとのブレンド率を設定するためのレジスタである。例えば、図２に概念的に示すように、ブレンド率をα％とする場合、レジスタ１９にはデータ「α／１００」をセットし、レジスタ２０にはデータ「（１００−α）／１００」をセットする。尚、例えばレジスタ１９，２０のビット幅が８ビットである場合、上記の「１００」は「２５５」となる（勿論、αも８ビットデータに応じた値となる）。
【００１２】
データＦＩＦＯ１４Ｄより読み出されたデータ（上記の例では文字情報のデータ）には、乗算器２３によってレジスタ１９にセットされたブレンド値が乗算される。そして、メモリ１７より読み出されたデータ（上記の例では背景画像のデータ）には、乗算器２４によってレジスタ２０にセットされたブレンド値が乗算される。そして、乗算器２３，２４の出力データは加算器２２に出力されて加算されると、リミッタ２５を介してメモリ１７に対する書込みデータとして出力される。リミッタ２５は、加算器２２の演算結果が設定ビット幅をオーバーフローした場合に、その設定ビット幅の最大値で演算結果をクリップする作用をなす。
【００１３】
メモリ１７は、例えばＤＲＡＭで構成されており、メモリコントローラ１６は、メモリ１７に対するアドレスマルチプレックス処理やリフレッシュ管理を行うと共に、リード／ライトサイクルの制御を行うハードウエアである。また、メモリコントローラ１６は、メモリ１７に書き込まれた画像データを読み出し、駆動回路を介してディスプレイに表示させるための描画制御回路（ハードウエア）とのアクセス調停も行うようになっている。
【００１４】
次に、本実施例の作用について図３も参照して説明する。図３は、ＣＰＵ１２が既にメモリ１７に書き込まれている背景画像データに文字情報などの画像データを重畳して表示させる場合の処理の流れを示すシーケンス図である。先ず、ＣＰＵ１２は、ブレンド処理回路１５におけるオフセットアドレスレジスタ１８にオフセットアドレス値を書き込む（ａ）。続いて、ブレンド値レジスタ１９，２０に重畳画像データのブレンド率に応じたデータを上述したようにセットする（ｂ）。
【００１５】
次に、ＣＰＵ１２は画像データを表示させるための座標計算を行い（ｃ）、その計算を終了すると、計算結果のアドレスよりオフセットアドレスを減じたアドレスに重畳画像データ（１）をＦＩＦＯ１４に書き込む（ｄ）。更に、ＣＰＵ１２は、次の画像データ（２）について座標計算を行い、計算結果のアドレスに重畳画像データ（２）をＦＩＦＯ１４に書き込む。これらの処理を、表示画像に対応した所定のデータ量（ｘ）に達するまで順次繰り返す。
【００１６】
ＣＰＵ１２によって重畳画像データ（１）がＦＩＦＯ１４に書き込まれると、ＦＩＦＯコントローラ１４Ｃは、アドレスＦＩＦＯ１４Ａに書き込まれたアドレスを読み出してブレンド処理回路１５に出力すると共に、メモリコントローラ１６に対してリード・モディファイ・ライト（ＲＭＷ）サイクル開始の要求（request）を出力する（ｅ）。この時、ブレンド処理回路１５では、アドレスＦＩＦＯ１４Ａより読み出されたアドレス値にオフセットアドレスレジスタ１８のアドレス値が加算されて、メモリコントローラ１６側に出力される。また、ＦＩＦＯコントローラ１４Ｃは、データＦＩＦＯ１４Ｄに書き込まれたデータもブレンド処理回路１５に出力する（ｆ）。
【００１７】
メモリコントローラ１６は、ＦＩＦＯコントローラ１４ＣからのＲＭＷ開始要求を受けて、メモリ１７に対するリードサイクルを行う（ｇ）。そして、読み出されたデータは、ブレンド処理回路１５の乗算器２４に与えられ（ｈ）、ブレンド（混合）処理が実行される（ｉ）。即ち、乗算器２３，２４の出力結果が加算器２２において加算される。その加算結果は、リミッタ２５を介してメモリコントローラ１６側に書き込みデータとして出力され、メモリコントローラ１６には書込み要求指令が出力される（ｊ）。メモリコントローラ１６は、その要求指令を受けてメモリ１７にデータを書き込む（ｋ）。
【００１８】
その後、メモリコントローラ１６は、ＦＩＦＯ１４に対してＲＭＷサイクルが完了したことを示すアクノリッジ信号（１）を返す（ｌ）。すると、ＦＩＦＯコントローラ１４Ｃは、ＣＰＵ１２によってアドレスＦＩＦＯ１４Ａ，データＦＩＦＯ１４Ｄに書き込まれている次のアドレス及びデータ（２）を読み出して、上記と同様のプロセスを実行する。
【００１９】
以降、ＦＩＦＯコントローラ１４Ｃ（及びブレンド処理回路１５，メモリコントローラ１６）は、アドレスＦＩＦＯ１４Ａ，データＦＩＦＯ１４Ｄに書き込まれている残りのアドレス及びデータについても順次処理を行う。そして、メモリコントローラ１６より最後のデータ（ｘ）に対するＲＭＷサイクルが完了したことを示すアクノリッジ信号（ｘ）が返ると（ｍ）、ＦＩＦＯコントローラ１４Ｃは、ＣＰＵ１２に対して全てのデータの書込みが終了したことを示す割込み（interrupt）を発生させる（ｎ）。以上で一連の動作が終了する。また、メモリ１７に書込まれた画像データは、メモリコントローラ１６を介して描画回路により読み出され、ディスプレイの駆動回路に出力されて画像表示が行われる。
【００２０】
尚、画像データを重畳させる必要がない場合、例えば、背景画像のデータをメモリ１７に書き込むような場合には、ダミーデータのブレンド率を「０」に設定して上記と同様のＲＭＷサイクルを行っても良い。また、別途コントロールレジスタを設けてブレンド処理回路１５の機能を停止させ、ライトサイクルのみを行わせても良い。
【００２１】
以上のように本実施例によれば、ＣＰＵ１２は、ソフトウエア（プログラム）によって画像データをディスプレイに表示させるための座標計算を行い、座標計算した結果のアドレス及びデータをＦＩＦＯ１４に書き込む。そして、ブレンド処理回路１５は、ＦＩＦＯ１４に前記アドレス及びデータが書き込まれると同一アドレスのデータをメモリ１７より読み出し、その読み出したデータとＦＩＦＯ１４に書き込まれたデータとを所定の比率で混合してからメモリ１７に書き戻すＲＭＷサイクルを行うようにした。
【００２２】
即ち、ＣＰＵ１２はソフトウエアによって座標計算を行い、２つの画像データを所定の比率で混合してメモリ１７に書き戻す処理は、外部ハードウエアであるブレンド処理回路１５によって行われる。従って、ブレンド処理回路１５の構成は比較的簡単になり、コスト上昇を極力抑制した上で、ＣＰＵ１２によるソフトウエアの処理負担を軽減することが可能となる。
【００２３】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
オフセットアドレスレジスタ１８やリミッタ２５は、個別の設計により必要に応じて設ければ良い。
画像メモリはＤＲＡＭに限ることなく、ＳＲＡＭを用いても良い。
【００２４】
車両用ナビゲーション装置のディスプレイに表示させる画像データの処理に限ることなく、２種類の画像データを所定の比率で混合して表示させるものであれば広く適用することが可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明を車両用ナビゲーション装置のディスプレイに画像データを表示させる画像データ処理装置に適用した場合の一実施例であり、画像データ処理装置の構成を示すブロック図
【図２】２つの画像データのブレンド処理を概念的に説明する図
【図３】ＣＰＵが既にメモリに書き込まれている背景画像データに他の画像データを重畳して表示させる場合の処理の流れを示すシーケンス図
【図４】従来技術の概略構成を示す機能ブロック図
【符号の説明】
【００２６】
図面中、１１は画像データ処理装置、１２はＣＰＵ、１４はＦＩＦＯ（バッファ）、１５はブレンド処理回路（データ処理回路）、１７はメモリ（画像メモリ）を示す。
【図１】
2005202218.tif 000003
【図２】
2005202218.tif 000004
【図３】
2005202218.tif 000005
【図４】
2005202218.tif 000006