(57)【要約】【課題】電子放出素子固有の容量を低減し、放出電子のビーム径が小さく、容易に製造しうる電子放出装置を提供する。【解決手段】基板１１上に、ゲート電極１４と、第１電極１２及び電子放出層１５の積層体からなるカソード電極１３を形成し、アノード電極１６を配置してなる電子放出装置において、第１電極１２の膜厚ｈ１、カソード電極１３の膜厚ｈ、ゲート電極１４と第１電極との間隔ｄ、カソード電極１３とアノード電極１６との間隔Ｈ、アノード電極１６とカソード電極１３との間の電界強度Ｅａ、カソード電極１３とゲート電極１４との間の電界強度Ｅｇが特定の関係式を満たすようにｈ２を設定する。【選択図】        図１
2005032449.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）基板表面上に配置されたゲート電極と、
（ｂ）前記基板表面上に前記ゲート電極と離れて配置された第１の電極と、該第１の電極表面上に配置された電子放出層とで構成されるカソード電極と、
（ｃ）前記カソード電極とゲート電極間に電圧Ｖｇを印加するための第１の電圧印加装置と、
（ｄ）前記電子放出層に距離をおいて対向配置されたアノード電極と、
（ｅ）前記カソード電極と前記アノード電極との間に電圧Ｖａを印加するための第２の電圧印加装置と、を有しており、前記カソード電極の厚みと前記ゲート電極の厚みとが実質的に同一である電子放出装置であって、
前記第１の電極の厚みをｈ１、前記電子放出層の厚みをｈ２、
前記カソード電極の厚みをｈ（＝ｈ１＋ｈ２）、
前記ゲート電極と前記第１の電極との間の間隔をｄ、
前記カソード電極とアノード電極との間の間隔をＨ、
前記アノード電極とカソード電極との間の電界強度ＥａをＶａ／Ｈとし、
前記カソード電極とゲート電極との間の電界強度ＥｇをＶｇ／ｄとしたときに、下記式（Ｉ）の関係を満たすことを特徴とする電子放出装置。
式（Ｉ）
０＜ｈ２／ｈ≦｛Ａ×（Ｅａ／Ｅｇ）＋Ｂ｝×｛Ｃ×ｌｏｇ（ｄ／ｈ）＋Ｄ｝、
且つｈ２／ｈ≦１
（上式において、Ｅａ／Ｅｇ≧０．０５７であり、Ａ＝２．４５であり、Ｂ＝−０．１であり、ｄ／ｈ≧１であり、Ｃ＝０．６５８であり、Ｄ＝０．３５である）
【請求項２】
前記式（Ｉ）において、
０．０５７≦Ｅａ／Ｅｇ＜０．３４６の時にＡ＝２．４５、Ｂ＝−０．１４であり、
０．３４６≦Ｅａ／Ｅｇの時にＡ＝０．０８２、Ｂ＝０．６８であり、
１≦ｄ／ｈ＜１０の時にＣ＝０．６５８、Ｄ＝０．２３９であり、
１０≦ｄ／ｈ＜５０の時にＣ＝０．３５２、Ｄ＝０．５４３であり、
５０≦ｄ／ｈの時にＣ＝０、Ｄ＝１．１５である請求項１に記載の電子放出装置。
【請求項３】
前記ｄ／ｈが、１０≦ｄ／ｈ＜１０００である請求項１または２に記載の電子放出装置。
【請求項４】
前記Ｅａ／Ｅｇが、Ｅａ／Ｅｇ≧０．１である請求項１乃至３のいずれかに記載の電子放出装置。
【請求項５】
前記ゲート電極の厚みと前記カソード電極の厚みとの差が、前記カソード電極の厚みの５％以下である請求項１乃至４のいずれかに記載の電子放出装置。
【請求項６】
前記電子放出層の前記ゲート電極と対向するエッジの位置が、前記第１電極の前記ゲート電極と対向するエッジの位置と、同等かそれよりも前記ゲート電極から離れた位置にある請求項１乃至５のいずれかに記載の電子放出装置。
【請求項７】
前記ゲート電極が、前記基板表面上に配置された第２の電極と、該第２の電極上に配置された、前記電子放出層と同じ材料からなる層とから構成されることを特徴とする請求項１乃至６のいずれかに記載の電子放出装置。
【請求項８】
請求項１乃至７のいずれかに記載の電子放出装置を複数用いて構成したことを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子放出装置及び画像表示装置に関する。
【０００２】
【従来の技術】
電子放出素子には、電界放出型電子放出素子（以下、「ＦＥ」という。）や、金属／絶縁層／金属型電子放出素子（以下、「ＭＩＭ」という。）等がある。
【０００３】
縦型のＦＥの概略断面構造を図１３に示す。図中、１３１は基板、１３２はカソード電極、１３３は絶縁層、１３４はゲート電極、１３５は円錐型のエミッタである。当該素子は、カソード電極１３２上に配置された絶縁層１３３とゲート電極１３４との積層体に開口を形成し、この開口内に円錐状のエミッタ１３５を配置した構造（所謂「スピント型」）である。また、開口内に円錐状のエミッタを配置せず、略平坦なエミッタを配置した構造は、例えば、特許文献１や特許文献２等に開示されている。
【０００４】
横型のＦＥは、先端が先鋭化されたエミッタと、エミッタ先端から電子を引き出すゲート電極とが基板上に平行に配置された構造である（特許文献３、特許文献４、特許文献５、特許文献６参照）。
【０００５】
【特許文献１】
特開平８−９６７０４号公報
【特許文献２】
特開平８−１１５６５４号公報
【特許文献３】
米国特許第４７２８８５１号明細書
【特許文献４】
米国特許第４９０４８９５号明細書
【特許文献５】
特開平３−４６７２９号公報
【特許文献６】
特開２００２−１５０９２５号公報
【０００６】
【発明が解決しようとする課題】
電子放出素子をディスプレイ等の画像表示装置に応用するには、低消費電力で駆動できることが望まれる。また、ディスプレイの高精細化のためには、蛍光体に照射される電子ビームの径が小さいことが必要である。そして製造し易いことが重要である。
【０００７】
前述した縦型のＦＥであるスピント型素子は、均一に素子を製造するのが困難なため、素子間での電子放出特性が均一になり難い。さらに、絶縁層を介してカソード電極とゲート電極を積層した構造となっているため、表示画素数の増大に伴い、駆動時に、電子放出素子の持つ素子容量に起因して消費電力が増大してしまう。
【０００８】
一方、前述の特許文献２等に開示された平坦な電子放出層を用いる縦型のＦＥにおいては、電子ビームの径を低減することができるが、縦型であるため、表示画素数の増大に伴い、駆動時に、電子放出素子の持つ素子容量に起因して消費電力が増大してしまう。
【０００９】
また、一般的な横型のＦＥでは、陰極から放出された電子は、対向するゲート電極に衝突しやすい構造となっているため、効率（エミッタから放出される総放出電子電流に対するアノード電極に到達する放出電子電流の比）が低下するだけでなく、エミッタから放出された電子がゲート電極で散乱し、アノードに照射された際の電子ビームの径が大きくなってしまう可能性がある。
【００１０】
本発明は、電子放出素子固有の容量を低減すること、放出電子のビーム径を小さくすること、且つ容易に製造し得る電子放出装置と、該装置を用いて構成される画像表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の第一は、（ａ）基板表面上に配置されたゲート電極と、
（ｂ）前記基板表面上に前記ゲート電極と離れて配置された第１の電極と、該第１の電極表面上に配置された電子放出層とで構成されるカソード電極と、
（ｃ）前記カソード電極とゲート電極間に電圧Ｖｇを印加するための第１の電圧印加装置と、
（ｄ）前記電子放出層に距離をおいて対向配置されたアノード電極と、
（ｅ）前記カソード電極と前記アノード電極との間に電圧Ｖａを印加するための第２の電圧印加装置と、を有しており、前記カソード電極の厚みと前記ゲート電極の厚みとが実質的に同一である電子放出装置であって、
前記第１の電極の厚みをｈ１、前記電子放出層の厚みをｈ２、
前記カソード電極の厚みをｈ（＝ｈ１＋ｈ２）、
前記ゲート電極と前記第１の電極との間の間隔をｄ、
前記カソード電極とアノード電極との間の間隔をＨ、
前記アノード電極とカソード電極との間の電界強度ＥａをＶａ／Ｈとし、
前記カソード電極とゲート電極との間の電界強度ＥｇをＶｇ／ｄとしたときに、下記式（Ｉ）の関係を満たすことを特徴とする。
【００１２】
式（Ｉ）
０＜ｈ２／ｈ≦｛Ａ×（Ｅａ／Ｅｇ）＋Ｂ｝×｛Ｃ×ｌｏｇ（ｄ／ｈ）＋Ｄ｝、
且つｈ２／ｈ≦１
（上式において、Ｅａ／Ｅｇ≧０．０５７であり、Ａ＝２．４５であり、Ｂ＝−０．１であり、ｄ／ｈ≧１であり、Ｃ＝０．６５８であり、Ｄ＝０．３５である）
【００１３】
上記本発明の電子放出装置においては、下記の構成を好ましい態様として含む。
【００１４】
前記式（Ｉ）において、
０．０５７≦Ｅａ／Ｅｇ＜０．３４６の時にＡ＝２．４５、Ｂ＝−０．１４であり、
０．３４６≦Ｅａ／Ｅｇの時にＡ＝０．０８２、Ｂ＝０．６８であり、
１≦ｄ／ｈ＜１０の時にＣ＝０．６５８、Ｄ＝０．２３９であり、
１０≦ｄ／ｈ＜５０の時にＣ＝０．３５２、Ｄ＝０．５４３であり、
５０≦ｄ／ｈの時にＣ＝０、Ｄ＝１．１５である。
【００１５】
前記ｄ／ｈが、１０≦ｄ／ｈ＜１０００である。
【００１６】
前記Ｅａ／Ｅｇが、Ｅａ／Ｅｇ≧０．１である。
【００１７】
前記ゲート電極の厚みとカソード電極の厚みとの差が、カソード電極の厚みの５％以下である。
【００１８】
前記電子放出層の前記ゲート電極と対向するエッジの位置が、前記第１電極の前記ゲート電極と対向するエッジの位置と、同等かそれよりも前記ゲート電極から離れた位置にある。
【００１９】
前記ゲート電極が、前記基板表面上に配置された第２の電極と、該第２の電極上に配置された、前記電子放出層と同じ材料からなる層とから構成される。
【００２０】
本発明の第二は、上記本発明の電子放出装置を複数用いて構成したことを特徴とする画像表示装置である。
【００２１】
【発明の実施の形態】
以下に図面を参照して、本発明の好適な実施形態を例示的に詳しく説明する。但し、本実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。
【００２２】
また、本発明においては、基板上にゲート電極、カソード電極を設けた構成を電子放出素子と呼び、該素子にアノード電極、第１の電圧印加装置、第２の電圧印加装置まで組み込んだ構成を電子放出装置と呼ぶ。
【００２３】
本発明の電子放出装置の特徴は、横型のＦＥ〔基板表面に間隔を置いて配置されたカソード電極（電子放出層を含む）とゲート電極とを有する電子放出素子〕を用い、カソード電極とゲート電極の厚さが実質的に同じであり、カソード電極中における電子放出層の厚さが下記式（Ｉ）を満たすことである。
【００２４】
式（Ｉ）
０＜ｈ２／ｈ≦｛Ａ×（Ｅａ／Ｅｇ）＋Ｂ｝×｛Ｃ×ｌｏｇ（ｄ／ｈ）＋Ｄ｝、
且つｈ２／ｈ≦１
【００２５】
尚、上記式中、
ｈ：カソード電極の厚み
ｈ２：電子放出層の厚み
ｄ：ゲート電極とカソード電極との間の間隔（換言すると、ｄはゲート電極と電子放出層との間隔）、
Ｈ：カソード電極とアノード電極との間の間隔（より明確には、電子放出層とアノード電極との間隔）
Ｅａ：アノード電圧をＶａとした時のアノード電極とカソード電極との間の電界強度＝Ｖａ／Ｈ
Ｅｇ：ゲート電圧をＶｇとした時のゲート電極とカソード電極との間の電界強度＝Ｖｇ／ｄ
上記式（Ｉ）において、Ｅａ／Ｅｇ≧０．０５７であり、Ａ＝２．４５であり、Ｂ＝−０．１であり、ｄ／ｈ≧１であり、Ｃ＝０．６５８であり、Ｄ＝０．３５である。
【００２６】
一般的に横型のＦＥでは、ゲート電極にゲート電圧Ｖｇを印加すると、カソード電極先端（カソード電極上に電子放出部材からなる層がある場合には、電子放出部材からなる層の先端）に巻きつくように放射状の等電位面が形成され、カソード電極（電子放出部材）に電界が印加される。この電界によってカソード電極（電子放出部材）から電子が放出されるのであるが、等電位面がカソード電極先端（電子放出部材先端）に巻きついているため、カソード電極（電子放出部材）の内、基板側から放出された電子には基板方向にも力がかかり、基板に衝突もしくはゲート電極に衝突してしまう電子が多く存在してしまう。特にアノード電圧Ｖａによって形成される電界よりも、ゲート電圧Ｖｇによって形成される電界の方が大きい場合にこの傾向は顕著で、対向するゲート電極に衝突し易くなってしまう。この結果、電子放出効率（カソードから放出された電子に対するアノードに到達する電子の割合）が低下し、さらに、ゲート電極に入射した電子が散乱することによって、アノードに照射された際の電子ビームの径が大きくなってしまう可能性がある。
【００２７】
この様な、ゲート電極に衝突してしまう電子の、カソード電極（電子放出層）での放出位置は、カソード電極（電子放出層を含む）の膜厚ｈ、ゲート電極とカソード電極との間の間隔ｄ、ゲート電圧をＶｇとした時のゲート電極とカソード電極との間の電界強度Ｅｇ（即ちＶｇ／ｄ）、アノード電圧をＶａ、カソード電極とアノード電極との間の間隔Ｈとした時のアノード電極とカソード電極との間の電界強度Ｅａ（即ちＶａ／Ｈ）に強く依存している。よって、カソード電極上の電子放出部を、電子放出部から放出された電子が、ゲート電極に衝突しない範囲に収めれば、電子放出効率は飛躍的に向上し、さらにアノードに照射した際の電子ビームを小さくすることが可能である。
【００２８】
放出された電子が、ゲート電極に衝突しない放出部の範囲は、図２（ａ）及び（ｂ）中でハッチングで示した範囲で表される。よって、電子放出層の厚みｈ２が図中のハッチングで示される範囲に入るように制御することによって、効率がほぼ１００％の横型の電子放出装置を作製することが可能である。図中の曲線は放出された電子がゲート電極に衝突するかしないかの境界線を表しており、この曲線を近似的に表した下記式（Ｉ）により、効率ほぼ１００％の電子放出装置となるｈ２を規定することが可能である。
【００２９】
式（Ｉ）
０＜ｈ２／ｈ≦｛Ａ×（Ｅａ／Ｅｇ）＋Ｂ｝×｛Ｃ×ｌｏｇ（ｄ／ｈ）＋Ｄ｝、
且つｈ２／ｈ≦１
ここで、上記式（Ｉ）において、Ａ、Ｂ、Ｃ、及びＤは定数である。
【００３０】
上記式（Ｉ）において、
０．０５７≦Ｅａ／Ｅｇ＜０．３４６の時には、Ａ＝２．４５、Ｂ＝−０．１４を満たし、
０．３４６≦Ｅａ／Ｅｇの時には、Ａ＝０．０８２、Ｂ＝０．６８を満たし、
１≦ｄ／ｈ＜１０の時には、Ｃ＝０．６５８、Ｄ＝０．２３９を満たし、
１０≦ｄ／ｈ＜５０の時には、Ｃ＝０．３５２、Ｄ＝０．５４３を満たし、
５０≦ｄ／ｈの時には、Ｃ＝０、Ｄ＝１．１５を満たす。
【００３１】
尚、上記式において、Ｅａ＝Ｖａ／Ｈ、Ｅｇ＝Ｖｇ／ｄである。
【００３２】
但し、電子放出部から放出された電子が、ゲート電極に衝突し、散乱したとしても、その電子の量が、電子放出部から放出された全電子数に比べて十分に少なく、つまり効率が非常に高い場合には、アノードに照射した際の電子ビームの大きさ等に影響を及ぼさない。
【００３３】
従って、実際には、上記式（Ｉ）において、Ａ＝２．４５、Ｂ＝−０．１、Ｃ＝０．６５８、Ｄ＝０．３５で規定される範囲のｈ２であっても構わない。
【００３４】
本発明において好ましくは、ｄ／ｈが１０≦ｄ／ｈ＜１０００であり、Ｅａ／ＥｇがＥａ／Ｅｇ≧０．１である。
【００３５】
この様に、上記した本発明の電子放出装置の構成では、カソード電極から放出された電子がゲート電極に入射するのを軽減することができ、電子放出効率を飛躍的に向上させ、アノードに照射された際の電子ビームを小さくすることが可能である。
【００３６】
図１に本発明の電子放出装置の一実施形態の概略斜視図を示す。図中、１１は基板、１２は第１電極、１３はカソード電極、１４はゲート電極、１５は電子放出層、１６はアノード電極、ｄはカソード電極１３とゲート電極１４との間の間隔、ｈはカソード電極１３の厚み、ｈ２は電子放出層１５の厚み、Ｈはカソード電極１３とアノード電極１６との間の間隔、Ｖｇはゲート電圧、Ｖａはアノード電圧である。ここで、カソード電極１３は、第１電極１２と電子放出層１５との積層体で構成されている。また、ゲート電極１４は、カソード電極１３と同様に、第２電極と、電子放出層１５と同じ材料で構成される層との積層体で構成される場合もある。
【００３７】
ゲート電極１４とカソード電極１３との間の間隔ｄは、素子を構成する材料や電子放出層１５を構成する材料の仕事関数、駆動させる時の電圧や、必要とする放出電子ビームの形状等により適宜設定される。通常、ｄは、数十ｎｍから数十μｍの範囲で設定され、好ましくは１００ｎｍから１０μｍ程度の範囲で選択される。
【００３８】
電子放出層１５の厚みｈ２は、式（Ｉ）で表される範囲から適宜設定される。この範囲から選択することによって、駆動時に電子放出層から放出された電子が、ゲート電極に衝突するのを防ぎ、効率を向上させることができ、さらにアノードに照射された際の電子ビームを小さくすることが可能である。通常、ｈ２は、数μｍ以下の範囲で設定され、好ましくは１５０ｎｍ以下の範囲で選択される。また、カソード電極のトータルの厚みｈは、好ましくは、１ｎｍ以上１５０ｎｍ以下である。
【００３９】
図１に示す本発明の電子放出装置は、絶縁基板（シリコン基板等に絶縁層を積層した積層体でも良い）上に、対向する第１電極１２と第２電極（ゲート電極１４）とが間隔を置いて配置されており、少なくとも第１電極１２上に電子放出層１５が積層され、第１電極１２と電子放出層１５とでカソード電極１３を構成する構造である。この時、カソード電極１３の厚みとゲート電極１４の厚みとが実質的に同一、好ましくは、カソード電極１３の厚みとゲート電極１４の厚みとの差が、カソード電極１３の厚みの５％以下である。この電子放出装置は、ゲート電極１４にカソード電極１３よりも高い電圧を印加することによって、電子放出層１５から電子を放出させ、アノード電極１６にカソード電極１３及びゲート電極１４よりも高い電圧を印加することにより、電子放出層１５から放出された電子を収集する。
【００４０】
以上述べた本発明の電子放出装置の製造方法の一例について、図３を用いて説明する。図３は本発明の電子放出装置を構成する電子放出素子の一実施形態の製造方法の一例を示した概略断面図である。
【００４１】
先ず、図３（ａ）に示すように、基板１１上に、第１電極１２及び第２電極３５となる導電性材料層３１、及び電子放出層１５を構成する材料層３２を積層する。
【００４２】
具体的には、予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、ＳｉＯ２をシリコン基板等にスパッタ法等により積層した積層体、アルミナ等セラミックスの絶縁性基板のうち、いずれか一つを基板１１として用い、基板１１上に導電性材料層３１、及び電子放出層を構成する材料層３２を積層する。
【００４３】
導電性材料層３１は、蒸着法、スパッタ法等の一般的真空成膜技術により形成される。導電性材料層３１の材料は、例えば、Ｂｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等の金属または合金材料等から適宜選択される。第１電極１２及び第２電極３５となる導電性材料層３１の厚さとしては、電極ライン部を含め、数十ｎｍから数ｍｍの範囲で設定され、好ましくは１０ｎｍから５０μｍの範囲で選択される。
【００４４】
電子放出層を構成する材料層３２はＣＶＤ法、蒸着法、スパッタ法等の一般的真空成膜技術により形成することができる。電子放出層１５を構成する材料としては、例えば、グラファイト、フラーレン、ファイバー状の導電性材料（カーボンナノチューブなどのカーボンファイバーも含む）、アモルファスカーボン、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。好ましくは仕事関数の低い炭素化合物が良い。電子放出層を構成する材料層３２の膜厚としては、数μｍ以下の範囲で設定され、好ましくは１５０ｎｍ以下の範囲で選択される。
【００４５】
特にカーボンナノチューブなどのカーボンファイバーを用いる場合には、ファイバーの長手方向が、カソード電極の表面（アノード電極と対向する面）に平行になるように（カソード電極表面にファイバーを寝かせるように）、カソード電極の表面（アノード電極と対向する面）に配置することが好ましい。さらには、上記カーボンファイバーは、カソード電極の表面に複数配置することがより好ましい。尚、このようにカーボンファイバーを用いる場合には、ファイバーの先端が、ゲート電極側に向くように配置することが好ましい。複数のカーボンファイバーを用いる場合には、互いに間隔を置いて、各々のファイバーの先端が、ゲート電極側に向くように配列することが好ましい。
【００４６】
次に、図３（ｂ）に示すように、電子放出層を構成する材料層３２上に、フォトリソグラフィー技術によってマスクパターン３３を形成する。マスクパターン３３は、カソード電極１３とゲート電極１４との間に間隔を形成するためにエッチングされる部分を除いて形成される。
【００４７】
図３（ｃ）に示すように、電子放出層を構成する材料層３２及び導電性材料層３１の積層体を左右に分離する間隔３４を形成する。これにより、第１電極１２と第２電極３５を形成する。ここで説明した作成方法においては、カソード電極１３は第１電極１２と電子放出層１５とで構成され、ゲート電極１４は第２電極３５と電子放出層１５とで構成される。本発明におけるゲート電極１４は、第２電極３５のみで構成することができる。そのため、上記した製法において残した、第２電極３５上の電子放出層１５は必ずしも必要ではない。
【００４８】
間隔３４の形成はエッチングによって行うことができ、本エッチング工程は、基板１１を掘り込む様に行っても良い。本エッチング方法は、エッチング対象である導電性材料層３１及び電子放出層を構成する材料層３２の材料に応じて選択すれば良い。
【００４９】
最後に、図３（ｄ）に示すように、マスクパターン３３を除去し、本発明にかかる電子放出素子を形成することができる。
【００５０】
本発明の電子放出装置は、その複数個を基体上に配列することによって、電子源または画像表示装置を構成することができる。尚、この場合、アノード電極は複数個の電子放出素子に対して、連続した１個の電極として配置される。
【００５１】
図４を用いて、本発明の電子放出装置を複数配して得られる電子源について説明する。図中、４１は電子源基体、４２はＸ方向配線、４３はＹ方向配線、４４は本発明にかかる電子放出素子である。
【００５２】
Ｘ方向配線４２は、Ｄｘ１、Ｄｘ２、…Ｄｘｍのｍ本の配線からなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で形成することができる。配線の材料、膜厚、幅は適宜設計される。Ｙ方向配線４３は、Ｄｙ１、Ｄｙ２、…Ｄｙｎのｎ本の配線からなり、Ｘ方向配線４２と同様に形成することができる。
【００５３】
Ｘ方向配線４２とＹ方向配線４３は交差する。そのため、これらｍ本のＸ方向配線４２とｎ本のＹ方向配線４３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している。ここで、ｍ及びｎは共に正の整数である。不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ２等で構成される。
【００５４】
電子放出素子４４を構成するカソード電極１３は、ｍ本のＸ方向配線４２のうちの１つと電気的に接続し、ゲート電極１４はｎ本のＹ方向配線４３のうちの一つと電気的に接続されている。
【００５５】
Ｘ方向配線４２には、Ｘ方向に配列した電子放出素子４４の行を選択するための、走査信号を印加する不図示の走査信号印加手段を接続することができる。一方、Ｙ方向配線４３には、Ｙ方向に配列した電子放出素子４４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段を接続することができる。各電子放出素子４４に印加される駆動電圧は、当該電子放出素子４４に印加される走査信号と変調信号の差電圧として供給される。
【００５６】
上記構成においては、単純なマトリクス配線を用いて、個別の電子放出素子４４を選択し、独立に駆動可能とすることができる。
【００５７】
このようなマトリクス配置の電子源を用いて構成した画像表示装置について、図５を用いて説明する。図５は、本発明の画像表示装置の一例を示す概略斜視図である。４１は電子放出素子を複数配した電子源基体、５１は電子源基体４１を固定したリアプレート、５６はガラス基体５３の内面に画像形成部材である蛍光体としての蛍光膜５４とメタルバック５５等が形成されたフェースプレートである。５２は支持枠であり、支持枠５２には、リアプレート５１、フェースプレート５６がフリットガラス等を用いて接続されている。５７は外囲器である。支持枠５２は、フェースプレート５６とリアプレート５１との間隔が１ｍｍよりも小さい場合には必ずしも必要はなく、その場合は、フェースプレート５６とリアプレート５１とをフリットなどの接合材で直接、接続してもよい。尚、リアプレート５１は主に基体４１の強度を補強する目的で設けられるため、基体４１自体で十分な強度を持つ場合は、別体のリアプレート５１は不要とすることができる。即ち、基体４１に直接支持枠５２を封着し、フェースプレート５６、支持枠５２及び基体４１で外囲器５７を構成しても良い。
【００５８】
一方、フェースープレート５６、リアプレート５１間に、スペーサとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持つ外囲器５７を構成することもできる。図６は、蛍光膜５４を示す模式平面図である。カラーの蛍光膜の場合は、蛍光体６２の配列により図６（ａ）に示すブラックストライプまたは図６（ｂ）に示すブラックマトリクスと呼ばれる黒色導電材６１と蛍光体６２とから蛍光膜５４構成する。
【００５９】
以上のような画像表示装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像表示装置等としても用いることができる。
【００６０】
【実施例】
以下、本実施の形態についての実施例を詳細に説明する。
【００６１】
［実施例１］
（工程１）
図３（ａ）に示すように、基板１１に石英を用い、十分洗浄を行った後、スパッタ法により、基板１１上に、導電性材料層３１として厚さ４０ｎｍのＷ、ＣＶＤ法により、電子放出層を構成する材料層３２として厚さ６０ｎｍのアモルファスカーボンを順次堆積した。ＣＶＤ法における反応ガスは、ＣＨ４とＨ２とＮ２の混合ガスを用いた。
【００６２】
（工程２）
次に、図３（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジストのスピンコーティング、フォトマスクパターンを露光、現像し、マスクパターン３３を形成した。マスクパターン３３は、次工程で第１電極１２と第２電極３５を形成するためにドライエッチングされる部分を除いて形成される。
【００６３】
（工程３）
図３（ｃ）に示すように、マスクパターン３３をマスクとして、ＣＦ４を用いて、電子放出層を構成する材料層３２及び導電性材料層３１をドライエッチングし、電子放出層を構成する材料層３２及び導電性材料層３１を左右に分離する間隔３４を形成した。本実施例では、第１電極１２と第２電極１４の間隔ｄは２μｍとした。ここで、カソード電極１３は第１電極１２と電子放出層１５とで構成されており、ゲート電極１４は第２電極３５と電子放出層１５とで構成されている。
【００６４】
（工程４）
最後に、図３（ｄ）に示すように、マスクパターン３３を完全に除去し、図１に示すようにアノード電極１６と組合せて接続し、本発明の電子放出装置を構成し、電子を放出させた。本装置においては、Ｖｇによって形成された電界によって電子放出層１５から放出された電子が、Ｖａによって形成された電界によってアノード電極１６に引き寄せられる。本実施例では、Ｖｇ＝４０Ｖ、Ｖａ＝５ｋＶ、Ｈ＝１ｍｍとした。
【００６５】
ゲート電極１４とカソード電極１３との間、及びアノード電極１６とカソード電極１３との間に電流を計測できる機器を配置し、電子放出時にゲート電極１４に流れる電流（以下、「ゲート電流」という。）及びアノード電極１６に流れる電流を測定し、効率を算出したところ、本実施例の電子放出装置では効率は９４．４％となった。
【００６６】
また、電子放出層１５から放出された電子がアノード電極１６に到達した際の電子ビームの径は、導電性材料層３１として厚さ６０ｎｍのＷ、電子放出層を構成する材料層３２として厚さ４０ｎｍのアモルファスカーボンを順次堆積して、本実施例の電子放出素子と同様に作製した電子放出装置のそれと同じであった。
【００６７】
ここで言う電子ビームの径とは、発光した蛍光体のピーク輝度の１０％の領域までのサイズである。
【００６８】
本実施例の電子放出装置は、第１電極１２の膜厚ｈ１が４０ｎｍであり、電子放出層１５の膜厚ｈ２が６０ｎｍであるため、カソード電極１３の膜厚ｈは１００ｎｍである。よって、ｈ２／ｈは０．６であり、式（Ｉ）に請求項１に記載のＡ、Ｂ、Ｃ、Ｄ、及び、本実施例の場合のＶａ、Ｖｇ、Ｈ、ｄ、ｈを代入したｈ２／ｈ≦０．６１８を満たしている。
【００６９】
また、本実施例の電子放出装置との比較に用いた電子放出装置は、第１電極１２の膜厚ｈ１が６０ｎｍであり、電子放出層１５の膜厚ｈ２が４０ｎｍであるため、カソード電極１３の膜厚は１００ｎｍである。よってｈ２／ｈは０．４であり、式（Ｉ）に請求項２に記載のＡ、Ｂ、Ｃ、Ｄ、及び、本実施例の場合のＶａ、Ｖｇ、Ｈ、ｄ、ｈを代入したｈ２／ｈ≦０．４７３を満たしている。
【００７０】
また、本実施例は第１電極１２及び第２電極３５の両電極と電子放出層１５を単純積層し、ドライエッチングにより、カソード電極１３とゲート電極１４を形成するため、作製が非常に容易である。
【００７１】
［実施例２］
図７に本実施例の電子放出素子の概略断面図を示す。本実施例では、電子放出層１５の、カソード電極１４と対向するエッジ（端部）の位置が、第１電極１２のエッジ（端部）よりもカソード電極１４から離れた位置に設けられた例を示す。図８、図９に製造工程を示す。
【００７２】
（工程１）
図８（ａ）に示すように、基板１１に石英を用い、十分洗浄を行った後、スパッタ法により、基板１１上に、導電性材料層３１として厚さ１００ｎｍのＴｉを積層した。
【００７３】
（工程２）
次に、図８（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジストをスピンコーティングし、マスクパターンを露光及び現像し、マスクパターン８１を形成した。マスクパターン８１は、次工程で第１電極１２と第２電極３５を形成するためにドライエッチングされる部分を除いて形成される。
【００７４】
（工程３）
図８（ｃ）に示すように、マスクパターン８１をマスクとして、ＣＦ４ガスを用いて、導電性材料層３１をドライエッチングし、導電性材料層３１を左右に分割し（導電性材料層３１を分離する間隔３４を形成し）、第１電極１２と第２電極３５を形成した。本実施例では、第１電極１２と第２電極３５の間隔ｄは３μｍとした。
【００７５】
（工程４）
図８（ｄ）に示すように、マスクパターン８１を完全に除去した。
【００７６】
（工程５）
次に、図９（ｅ）に示すように、フォトリソグラフィーで、ポジ型フォトレジストをスピンコーティングし、フォトマスクパターンを露光及び現像し、マスクパターン８２を形成した。マスクパターン８２は、最終的に電子放出層１５が形成される部分を除いて形成される。
【００７７】
（工程６）
続いて、図９（ｆ）に示すように、ＣＶＤ法により、電子放出層を構成する材料層３２として厚さ２０ｎｍのダイヤモンドライクカーボンを堆積した。反応ガスは、ＣＨ４とＨ２とＮ２の混合ガスを用いた。
【００７８】
（工程７）
最後に、図９（ｇ）に示すように、マスクパターン８２を完全に除去し、図１の構成と同様にアノード電極１６を配置して接続し、第１電極１２側をカソード電極１３として用いて、電子を放出させた。本実施例では、Ｖｇ＝６０Ｖ、Ｖａ＝５ｋＶ、Ｈ＝１ｍｍとした。
【００７９】
本実施例の電子放出装置においてはゲート電流は観測されなかった。
【００８０】
ゲート電流は大きければ大きいほど、電子放出層１５から放出された電子がゲート電極１４に衝突していると考えられ、従って、ゲート電極１４で散乱し、アノード電極１６に到達した際の電子ビームの径も広がると考えられる。ゲート電流が流れてしまうと、消費電力の増大を招いてしまう恐れがあるため、ゲート電流は少ない方が望ましい。
【００８１】
本実施例の電子放出装置は、第１電極１２の膜厚ｈ１が１００ｎｍであり、電子放出層１５の膜厚ｈ２が２０ｎｍであるため、カソード電極の膜厚ｈは１２０ｎｍである。よって、ｈ２／ｈは０．１６７であり、式（Ｉ）に請求項２に記載のＡ、Ｂ、Ｃ、Ｄ、及び、本実施例の場合のＶａ、Ｖｇ、Ｈ、ｄ、ｈを代入したｈ２／ｈ≦０．４８９を満たしている。
【００８２】
［実施例３］
図１０に本実施例の電子放出素子の概略断面図の一例を示す。本実施例では、第１電極１２上にのみ電子放出層１５を構成する材料層（電子放出層）が積層されており、第２電極（ゲート電極１４）には電子放出層１５が積層されていない例を示す。図１１、図１２に製造工程を示す。
【００８３】
（工程１）
図１１（ａ）に示すように、基板１１に石英を用い、十分洗浄を行った後、スパッタ法により、基板１１上に、導電性材料層３１として厚さ８０ｎｍのＷ、ＣＶＤ法により、電子放出層を構成する材料層３２として厚さ２０ｎｍのダイヤモンドライクカーボンを堆積した。反応ガスは、ＣＨ４とＨ２とＮ２の混合ガスを用いた。
【００８４】
（工程２）
次に、図１１（ｂ）に示すように、ポジ型フォトレジストをスピンコーティングし、フォトマスクパターンを露光及び現像し、マスクパターン１１１を形成した。マスクパターン１１１は、次工程で第１電極１２と電子放出層１５からなるカソード電極１３を形成するためにドライエッチングされる部分を除いて形成される。
【００８５】
（工程３）
図１１（ｃ）に示すように、マスクパターン１１１をマスクとして、ＣＦ４を用いて、電子放出層を構成する材料層３２及び導電性材料層３１をドライエッチングし、カソード電極１３を形成した。
【００８６】
（工程４）
図１１（ｄ）に示すように、マスクパターン１１１を除去し、続いて、ポジ型フォトレジストをスピンコーティングし、フォトマスクパターンを露光及び現像し、マスクパターン１１２を形成した。マスクパターン１１２は、次工程でゲート電極１４を形成する部分を除いて形成される。
【００８７】
（工程５）
図１２（ｅ）に示すように、導電性材料層１１３として厚さ１００ｎｍのＷを堆積した。
【００８８】
（工程６）
最後に、図１２（ｆ）に示すように、マスクパターン１１２を完全に除去し、図１の構成と同様にアノード電極１６を配置して、電子を放出させた。本実施例では、ｄ＝１０μｍ、Ｖｇ＝２００Ｖ、Ｖａ＝５ｋＶ、Ｈ＝１ｍｍとした。
【００８９】
本実施例の電子放出装置においてもゲート電流は観測されなかった。ここで言うゲート電流は、実施例１で記述したものと同じである。本実施例の電子放出装置は、第１電極１２の膜厚ｈ１が８０ｎｍであり、電子放出層１５の膜厚ｈ２が２０ｎｍであるため、カソード電極１３の膜厚ｈは１００ｎｍである。よって、ｈ２／ｈは０．２であり、式（Ｉ）で示される関係式に請求項２に記載のＡ、Ｂ、Ｃ、Ｄ、及び、本実施例の場合のＶａ、Ｖｇ、Ｈ、ｄ、ｈを代入したｈ２／ｈ≦０．５４３を満たしている。
【００９０】
本実施例の電子放出装置はゲート電極１４に電子放出層１５を積層していないため、この素子を複数配置してマトリクス駆動させた場合に、何らかの原因で、ゲート電圧Ｖｇが変動して、瞬間的にゲート電極１４の電位がカソード電極１３の電位よりも低くなっても、電子が放出されることは無い。
【００９１】
［実施例４］
本実施例では、カソード電極１３を構成する電子放出層１５が非常に薄い場合を示す。
【００９２】
（工程１）
基板１１として石英を用い、十分洗浄を行った後、スパッタ法により、基板１１上に、導電性材料層３１として厚さ３０ｎｍのＷを堆積した。その後、真空チャンバー内で、メタンと水素の混合ガス雰囲気中、６３０℃、１時間ランプ加熱することによって、導電性材料層３１の表面を水素終端処理を行う。この水素で終端された導電性材料層３１の表面が後の電子放出層１５となる。
【００９３】
（工程２）
次に、一般的なレーザー加工法によって、導電性材料層３１をエッチングし、導電性材料層３１間に間隔を形成し、カソード電極１３とゲート電極１４を形成し、図１に示すのと同様にアノード電極１６を配置して電子を放出させた。本実施例では、ｄ＝５μｍ、Ｖｇ＝２５Ｖ、Ｖａ＝５ｋＶ、Ｈ＝１ｍｍとした。
【００９４】
本実施例の電子放出装置においてもゲート電流は観測されなかった。ここで言うゲート電流は、実施例１で記述したものと同じである。本実施例の電子放出装置は、第１電極１２の膜厚ｈ１が３０ｎｍであり、電子放出層１５の厚さｈ２がほぼ０であるため、ｈ２／ｈは０に限りなく近い値である。よって、式（Ｉ）で示される関係式に請求項２に記載のＡ、Ｂ、Ｃ、Ｄ、及び、本実施例の場合のＶａ、Ｖｇ、Ｈ、ｄ、ｈを代入したｈ２／ｈ≦０．８７６を満たしている。
【００９５】
本実施例の電子放出装置は、カソード電極１３の、アノード電極１６と対向している側の表面に水素終端層が形成されている。そして、その部分が、第１電極１２の、ゲート電極１４と対向し且つ水素終端層が形成されていない表面よりも低電界で電子放出する状態になっている。よって、アノード電極に照射された際の電子ビームの径は小さくなる。
【００９６】
［実施例５］
本実施例では、実施例３で作成した電子放出装置を用いて、画像表示装置を作製した。
【００９７】
実施例３と同様の作製方法を用いて、図１０にその断面図を示した電子放出素子をＸ方向に１００個、Ｙ方向に１００個、合計１００００個をマトリクス状に配置した。各電子放出素子に接続する配線は、図４に示すように、Ｘ方向配線４２をカソード電極１３と接続し、Ｙ方向配線４３をゲート電極１４に接続した。各電子放出素子４４は、横１５０μｍ、縦３００μｍのピッチで配置した。また、素子上部には、図５に示すように、１ｍｍの距離を隔てた位置に蛍光膜５４及びアルミニウムからなるメタルバック５５を有するガラス基体５３を配置した。メタルバック５５には５ｋＶの電圧を印加した。この結果、マトリクス駆動が可能で、ディスプレイとして消費電力が少なく、高精細な画像表示装置が形成できた。
【００９８】
【発明の効果】
以上説明したように、本発明の電子放出装置は、式（Ｉ）を満たす様にカソード電極に電子放出層を形成することによって、横型ＦＥの効率を飛躍的に向上させ、ほぼ１００％にすることができる。さらに、電子放出層から放出され、ゲート電極で散乱する電子を抑制することができるため、アノード電極に照射された際の電子ビームの径を小さくすることが可能である。また、本発明の電子放出装置は、単純な積層構造で構成されているため作製が容易である。
【図面の簡単な説明】
【図１】本発明の一実施形態の概略斜視図である。
【図２】本発明にかかるｈ２／ｈとＥａ／Ｅｇ及びｄ／ｈの関係を示す概略グラフである。
【図３】本発明にかかる電子放出素子の製造方法の一例を示す工程図である。
【図４】本発明の電子放出装置を用いて構成される電子源の一例を示す模式平面図である。
【図５】本発明の画像表示装置の一例を示す概略斜視図である。
【図６】本発明の画像表示装置に用いられる蛍光膜を示す模式平面図である。
【図７】実施例２の電子放出素子の概略断面図である。
【図８】実施例２の電子放出素子の製造工程図である。
【図９】実施例２の電子放出素子の製造工程図である。
【図１０】実施例３の電子放出素子の概略断面図である。
【図１１】実施例３の電子放出素子の製造工程図である。
【図１２】実施例３の電子放出素子の製造工程図である。
【図１３】従来の縦型ＦＥの概略断面図である。
【符号の説明】
１１  基板
１２  第１電極
１３  カソード電極
１４  ゲート電極
１５  電子放出層
１６  アノード電極
３１  導電性材料層
３２  電子放出層を構成する材料層
３３  マスクパターン
３４  間隔
３５  第２電極
４１  電子源基体
４２  Ｘ方向配線
４３  Ｙ方向配線
４４  電子放出素子
５１  リアプレート
５２  支持枠
５３  ガラス基体
５４  蛍光膜
５５  メタルバック
５６  フェースプレート
５７  外囲器
６１  黒色導電材
６２  蛍光体
８１、８２、１１１、１１２  マスクパターン
１１３  導電性材料層
１３１  基板
１３２  カソード電極
１３３  絶縁層
１３４  ゲート電極
１３５  エミッタ
【図１】
2005032449.tif 000003
【図２】
2005032449.tif 000004
【図３】
2005032449.tif 000005
【図４】
2005032449.tif 000006
【図５】
2005032449.tif 000007
【図６】
2005032449.tif 000008
【図７】
2005032449.tif 000009
【図８】
2005032449.tif 000010
【図９】
2005032449.tif 000011
【図１０】
2005032449.tif 000012
【図１１】
2005032449.tif 000013
【図１２】
2005032449.tif 000014
【図１３】
2005032449.tif 000015