(57)【要約】【課題】  ＩＣのＳＣ回路内に入力される入力信号が、ＶＳＳ（ＧＮＤ）以下の負電圧となり得る場合においても、スイッチのＯＮ／ＯＦＦ制御を確実に行うこと。【解決手段】  スイッチ２の制御を行うための信号レベル変換装置２０を設け、ＩＣ内のＳＣ回路に入力される入力信号が負電圧の入力範囲を取り得るようにする。【選択図】  図２
2005223539.tif 000002
【特許請求の範囲】
【請求項１】
入力される制御信号の信号レベルを変換し、該変換されたレベル変換信号をスイッチとして構成されたトランジスタの制御端子に対して出力する装置であって、
前記制御信号のハイレベルをＶＤＤ、ローレベルをＶＳＳとし、
前記ハイレベルＶＤＤの制御信号を、前記ハイレベルＶＤＤより低い第２のハイレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換するか、
前記ハイレベルＶＤＤの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記第２のローレベルより高く、前記ハイレベルＶＤＤより低い第２のハイレベルに変換するか、
の変換を行う信号レベル変換手段を具えたことを特徴とする信号レベル変換装置。
【請求項２】
前記信号レベル変換手段は、前記制御信号がその一端に入力される第１のキャパシタと、アノードが前記第１のキャパシタの他端に接続され、カソードが電位ＶＳＳに接続された第１のダイオードと、を有し、前記第１のダイオードのアノードから前記レベル変換信号が出力されることを特徴とする請求項１記載の信号レベル変換装置。
【請求項３】
前記第１のダイオードの順方向電圧をＶＦとしたとき、
前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＦへ、前記制御信号がローレベルＶＳＳのときは、ＶＦ−ＶＤＤへそれぞれ変換されることを特徴とする請求項２記載の信号レベル変換装置。
【請求項４】
制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項２記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、ＶＦ−ＶＤＤ＋ＶｔｈｓからＶＦ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＦＦ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＮ状態となることを特徴とするスイッチ制御装置。
【請求項５】
前記第１のダイオードは、ダイオード接続されたトランジスタからなり、前記ダイオード接続されたトランジスタの閾値をＶｔｈとすると、
前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときはＶｔｈへ、かつ、前記制御信号がローレベルＶＳＳのときはＶｔｈ−ＶＤＤへとそれぞれ変換されることを特徴とする請求項２記載の信号レベル変換装置。
【請求項６】
制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項５記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、Ｖｔｈ−ＶＤＤ＋ＶｔｈｓからＶｔｈ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＦＦ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＮ状態となることを特徴とするスイッチ制御装置。
【請求項７】
前記信号レベル変換手段は、
前記制御信号がその一端に入力される第１のキャパシタと、
アノードが前記第１のキャパシタの他端に接続され、カソードが電位ＶＳＳに接続された第１のダイオードと、
前記制御信号の反転信号がその一端に入力される第２のキャパシタと、
前記第２のキャパシタの他端と前記ＶＳＳとの間に接続され、制御入力端が前記第１のダイオードのアノードと接続された第２のトランジスタと、
を有し、前記第２のキャパシタの他端から前記レベル変換信号が出力され、
前記第１のダイオードの順方向電圧をＶＦとしたとき、
前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、−ＶＤＤへ、前記制御信号がローレベルのときは、ＶＳＳへそれぞれ変換されることを特徴とする請求項１記載の信号レベル変換装置。
【請求項８】
制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項７記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、−ＶＤＤ＋ＶｔｈｓからＶＳＳ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とするスイッチ制御装置。
【請求項９】
前記信号レベル変換手段は、前記制御信号が入力される第１の信号レベル変換手段と、前記第１の信号レベル変換手段が出力する第１のレベル変換信号が入力される第２の信号レベル変換手段と、からなり、
前記第１の信号レベル変換手段は、
アノードがＶＤＤに接続された第１のダイオードと、
一端が前記第１のダイオードのカソードと接統され、他端には前記制御信号が入力される第１のキャパシタと、
アノードが前記第１のダイオードのカソードと接続された第２のダイオードと、
一端が前記第２のダイオードのカソードと綾続され、他端がＶＳＳに接続された第２のキャパシタと、
前記第２のダイオードのカソードと第１の出力部との間に接続され、制御用入力端が前記第１のダイオードのカソードと接続された第２のトランジスタと、
前記第１の出力部とＶＳＳの間に接続され、制御用入力端には前記制御信号が入力された第３のトランジスタとを有し、
前記第１の出力部から前記第１のレベル変換信号を前記第２の信号レベル変換手段へ入力し、
前記第２の信号レベル変換手段は、
前記第１のレベル変換信号がその一端に入力される第３のキャパシタと、
アノードが前記第３のキャパシタに接続され、カソードが前記ＶＳＳに接統された第３のダイオードとを有し、
前記第３のダイオードのアノードから前記第２のレベル変換信号を、前記スイッチのトランジスタに対して出力されることを特徴とする請求項１記載の信号レベル変換装置。
【請求項１０】
前記第１、第２および第３のダイオードの順方向電圧をＶＦとしたとき、
前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルのときは、２ＶＤＤ−２ＶＦへそれぞれ変換され、
前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、３ＶＦ−２ＶＤＤへ、かつ前記制御信号がローレベルのときは、ＶＦへそれぞれ変換されることを特徴とする請求項９記載の信号レベル変換装置。
【請求項１１】
制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項９記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、３ＶＦ−２ＶＤＤ＋ＶｔｈｓからＶＦ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とするスイッチ制御装置。
【請求項１２】
前記第１、第２、および第３のダイオードは、ダイオード接続されたトランジスタからなり、前記ダイオード接続されたトランジスタの閾値をそれぞれＶｔｈとすると、
前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルＶＳＳのときは、２ＶＤＤ−２Ｖｔｈへそれぞれ変換され、
前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、３Ｖｔｈ−２ＶＤＤへ、かつ前記制御信号がローレベルのときは、Ｖｔｈへそれぞれ変換されることを特徴とする請求項９記載の信号レベル変換装置。
【請求項１３】
制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項１２記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、３Ｖｔｈ−２ＶＤＤ＋ＶｔｈｓからＶｔｈ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とするスイッチ制御装置。
【請求項１４】
前記第１および第２のダイオードを構成するトランジスタは、Ｎ型トランジスタからなり、前記第３のダイオードを構成するトランジスタは、Ｐ型トランジスタからなり、
前記トランジスタの閾値をそれぞれＶｔｈｎ、Ｖｔｈｐとすると、
前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルのときは、２ＶＤＤ−２Ｖｔｈｎへそれぞれ変換され、
前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、−２（ＶＤＤ−Ｖｔｈｎ）＋Ｖｔｈｐへ、かつ前記制御信号がローレベルのときは、Ｖｔｈｐへそれぞれ変換されることを特徴とする請求項１２記載の信号レベル変換装置。
【請求項１５】
制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、
前記制御信号が入力されることによって前記レベル変換信号を出力する請求項１４記載の信号レベル変換装置と、
前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、
前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、
前記スイッチに入力される入力信号の信号レベル範囲が、２Ｖｔｈｎ−２ＶＤＤ＋Ｖｔｈｐ＋ＶｔｈｓからＶｔｈｐ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とするスイッチ制御装置。
【請求項１６】
前記レベル変換信号が入力される前記スイッチのトランジスタは、Ｐ型トランジスタからなることを特徴とする請求項１ないし１５のいずれかに記載の信号レベル変換装置。
【請求項１７】
前記スイッチのオン、オフの状態に基づいて、前記スイッチとなるトランジスタのバルクに印加される電圧を変化させて前記スイッチとなるトランジスタの閾値を変化させることを特徴とする請求項４、６、８、１１、１３、１５のいずれかに記載のスイッチ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号レベル変換装置およびスイッチ制御装置に関し、特に、ＩＣ内のＳＣ回路に入力される入力信号が負電圧の範囲をとり得る場合にも、スイッチのＯＮ／ＯＦＦ制御を確実に行うことが可能な信号処理回路に関する。
【背景技術】
【０００２】
ＣＭＯＳ−ＩＣにおいては、アナログ信号を扱う際に、スイッチとキャパシタからなるスイッチト・キャパシタ（Ｓｗｉｔｃｈｅｄ  Ｃａｐａｃｉｔｏｒ）回路（以下、ＳＣ回路という）が一般に用いられる。
【０００３】
図９はＳＣ回路１００の構成例を示す。
【０００４】
図中、ＶＤＤ、ＶＳＳは、ＣＭＯＳ−ＩＣの電源端子であり、ＶＳＳが基準電位（＝０Ｖ＝ＧＮＤ）とされている。
【０００５】
ＩＣ内の回路素子として、スイッチ１０１とキャパシタ１０２が設けられている。スイッチ１０１のＯＮ／ＯＦＦ制御は、制御信号１０３に基づいて行われる。スイッチ１０１の入力側のＡ点には、入力信号１０４が入力され、出カ側のＢ点から出カ信号１０５が取り出される。
【０００６】
図１０は、入力信号１０４に対する出力信号１０５の信号波形が、スイッチ１０１のＯＮ／ＯＦＦ制御によって変化する様子を示す。
【０００７】
例えば、制御信号１０３によりスイッチ１０１がＯＮ時は、入力信号１０４が入力されるＡ点とキャパシタ１０２の上側のＢ点とが接続されるため、Ｂ点の電位はＡ点の電位と一致することになるため、出力信号１０５の信号波形は、入力信号１０４の信号波形と一致する。
【０００８】
一方、制御信号１０３によりスイッチ１０１がＯＦＦ時は、Ａ点とＢ点との接続は切断されるため、Ｂ点の電位はＡ点の電位とは無関係に、スィッチ１０１がＯＦＦする直前の値をキャパシタ１０２により保持する。
【０００９】
しかしながら、上記ＳＣ回路１００においては、入力信号１０４に対し、スイッチ１０１がＯＮ／ＯＦＦする必要があるため、電源電圧範囲内の信号しか扱うことができないという問題がある。
【００１０】
一方、信号源は、その信号を一般にＧＮＤ基準で出力することが多い。さらに、通常、このＧＮＤが基準電位としてＩＣのＶＳＳ電源と接続される。
【００１１】
従って、信号源からの出力信号１０５がＧＮＤ電位に対し、負の値を取り得る場合には、信号電位はＩＣから見た場合、ＶＳＳ電位以下（電源電圧範囲外）の信号となり、直接ＳＣ回路１００への入力信号とすることは困難であった。
【００１２】
従来、このような問題を解決するために、図１１〜図１３に示すような回路が提案されている。
【００１３】
（１）図１１に示す回路１０１は、ＩＣ１１１を、ＧＮＤを基準とした正負の２電源で動作させて、信号源１１４からの信号をＩＣ１１１に入力させることにより、ＩＣ内のＳＣ回路への入力としている。
【００１４】
（２）図１２に示す回路１２０では、入力信号をＩＣ１２１の正電源と２本の抵抗１２３で直列に接続し、これら抵抗１２３の接続点から信号をとり出し信号源１２４からの信号を電源間の電位に変えることにより、ＩＣ内のＳＣ回路への入力としている。
【００１５】
（３）図１３に示す回路１３０では、ＩＣ１３１の端子間に抵抗１３２を接続し、信号源１３３からの信号に含まれる直流成分をキャパシタ１３４でカットし、抵抗１３２の接続点から信号をとり出し、信号源１３１からの信号を電源間の電位に変えることにより、ＩＣ内のＳＣ回路への入力としている。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかし、上記回路の場含にも、以下のような問題がある。
【００１７】
図１１に示す回路１１０の場合には、複数の電源を必要とすることから、システムが複雑となりコストが上昇する。
【００１８】
図１２に示す回路１２０の場合には、常に信号源１２４に電流が流れるため、出力インピーダンスの高い信号源には適用できない。
【００１９】
図１３に示す回路１３０の場合には、周波数の低い信号を取り扱う場合には、非常に大きなキャパシタ１３４が必要となり、システムのコストが上昇する。
【００２０】
そこで、本発明の目的は、ＩＣのＳＣ回路内に入力される入力信号が、ＶＳＳ（ＧＮＤ）以下の負電圧となり得る場合においても、スイッチのＯＮ／ＯＦＦ制御を確実に行うことが可能な、信号レベル変換装置およびスイッチ制御装置を提供することにある。
【課題を解決するための手段】
【００２１】
上記課題を解決するために、本発明の請求項１に係る信号レベル変換装置は、入力される制御信号の信号レベルを変換し、該変換されたレベル変換信号をスイッチとして構成されたトランジスタの制御端子に対して出力する装置であって、前記制御信号のハイレベルをＶＤＤ、ローレベルをＶＳＳとし、前記ハイレベルＶＤＤの制御信号を、前記ハイレベルＶＤＤより低い第２のハイレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換するか、前記ハイレベルＶＤＤの制御信号を、前記ローレベルＶＳＳより低い第２のローレベルに変換し、かつ前記ローレベルＶＳＳの制御信号を、前記第２のローレベルより高く、前記ハイレベルＶＤＤより低い第２のハイレベルに変換するか、の変換を行う信号レベル変換手段を具えたことを特徴とする。
【００２２】
請求項２に係る信号レベル変換装置は、請求項１において、前記信号レベル変換手段は、前記制御信号がその一端に入力される第１のキャパシタと、アノードが前記第１のキャパシタの他端に接続され、カソードが電位ＶＳＳに接続された第１のダイオードと、を有し、前記第１のダイオードのアノードから前記レベル変換信号が出力され、前記第１のダイオードの順方向電圧をＶＦとしたとき、前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＦへ、前記制御信号がローレベルＶＳＳのときは、ＶＦ−ＶＤＤへそれぞれ変換されることを特徴とする。
【００２３】
請求項３に係るスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項２記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、ＶＦ−ＶＤＤ＋ＶｔｈｓからＶＦ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＦＦ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＮ状態となることを特徴とする。
【００２４】
請求項４に係る信号レベル変換装置は、請求項２において、前記第１のダイオードは、ダイオード接続されたトランジスタからなり、前記ダイオード接続されたトランジスタの閾値をＶｔｈとすると、前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときはＶｔｈへ、かつ、前記制御信号がローレベルＶＳＳのときはＶｔｈ−ＶＤＤへとそれぞれ変換されることを特徴とする。
【００２５】
請求項５に係るスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項４記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、Ｖｔｈ−ＶＤＤ＋ＶｔｈｓからＶｔｈ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＦＦ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＮ状態となることを特徴とする。
【００２６】
請求項６に係る信号レベル変換装置は、請求項１において、前記信号レベル変換手段は、前記制御信号がその一端に入力される第１のキャパシタと、アノードが前記第１のキャパシタの他端に接続され、カソードが電位ＶＳＳに接続された第１のダイオードと、前記制御信号の反転信号がその一端に入力される第２のキャパシタと、前記第２のキャパシタの他端と前記ＶＳＳとの間に接続され、制御入力端が前記第１のダイオードのアノードと接続された第２のトランジスタと、を有し、前記第２のキャパシタの他端から前記レベル変換信号が出力され、前記第１のダイオードの順方向電圧をＶＦとしたとき、前記レベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、−ＶＤＤへ、前記制御信号がローレベルのときは、ＶＳＳへそれぞれ変換されることを特徴とする。
【００２７】
請求項７に係るスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するであって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項６記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、−ＶＤＤ＋ＶｔｈｓからＶＳＳ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とする。
【００２８】
請求項８に係る信号レベル変換装置は、請求項１において前記信号レベル変換手段は、前記制御信号が入力される第１の信号レベル変換手段と、前記第１の信号レベル変換手段が出力する第１のレベル変換信号が入力される第２の信号レベル変換手段と、からなり、前記第１の信号レベル変換手段は、アノードがＶＤＤに接続された第１のダイオードと、一端が前記第１のダイオードのカソードと接統され、他端には前記制御信号が入力される第１のキャパシタと、アノードが前記第１のダイオードのカソードと接続された第２のダイオードと、一端が前記第２のダイオードのカソードと綾続され、他端がＶＳＳに接続された第２のキャパシタと、前記第２のダイオードのカソードと第１の出力部との間に接続され、制御用入力端が前記第１のダイオードのカソードと接続された第２のトランジスタと、前記第１の出力部とＶＳＳの間に接続され、制御用入力端には前記制御信号が入力された第３のトランジスタとを有し、前記第１の出力部から前記第１のレベル変換信号を前記第２の信号レベル変換手段へ入力し、前記第２の信号レベル変換手段は、前記第１のレベル変換信号がその一端に入力される第３のキャパシタと、アノードが前記第３のキャパシタに接続され、カソードが前記ＶＳＳに接統された第３のダイオードとを有し、前記第３のダイオードのアノードから前記第２のレベル変換信号を、前記スイッチのトランジスタに対して出力され、前記第１、第２、および第３のダイオードの順方向電圧をＶＦとしたとき、前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルのときは、２ＶＤＤ−２ＶＦへそれぞれ変換され、前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、３ＶＦ−２ＶＤＤへ、かつ前記制御信号がローレベルのときは、ＶＦへそれぞれ変換されることを特徴とする。
【００２９】
請求項９に記載のスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項８記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、３ＶＦ−２ＶＤＤ＋ＶｔｈｓからＶＦ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とする。
【００３０】
請求項１０に係る信号レベル変換装置は、前記第１、第２、および第３のダイオードは、ダイオード接続されたトランジスタからなり、前記ダイオード接続されたトランジスタの閾値をそれぞれＶｔｈとすると、前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルＶＳＳのときは、２ＶＤＤ−２Ｖｔｈへそれぞれ変換され、前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、３Ｖｔｈ−２ＶＤＤへ、かつ前記制御信号がローレベルのときは、Ｖｔｈへそれぞれ変換されることを特徴とする。
【００３１】
請求項１１に係るスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項１０記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、３Ｖｔｈ−２ＶＤＤ＋ＶｔｈｓからＶｔｈ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とする。
【００３２】
請求項１２に係る信号レベル変換装置は、前記第１および第２のダイオードを構成するトランジスタは、Ｎ型トランジスタからなり、前記第３のダイオードを構成するトランジスタは、Ｐ型トランジスタからなり、前記トランジスタの閾値をそれぞれＶｔｈｎ、Ｖｔｈｐとすると、前記第１のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、ＶＳＳへ、かつ前記制御信号がローレベルのときは、２ＶＤＤ−２Ｖｔｈｎへそれぞれ変換され、前記第２のレベル変換信号の信号レベルは、前記制御信号がハイレベルＶＤＤのときは、−２（ＶＤＤ−Ｖｔｈｎ）＋Ｖｔｈｐへ、かつ前記制御信号がローレベルのときは、Ｖｔｈｐへそれぞれ変換されることを特徴とする。
【００３３】
請求項１３に係るスイッチ制御装置は、制御信号に基づいて、スイッチの動作を制御するスイッチ制御装置であって、前記制御信号が入力されることによって前記レベル変換信号を出力する請求項１２記載の信号レベル変換装置と、前記信号レベル変換装置から出力される前記レベル変換信号が入力され、トランジスタからなるスイッチとを具え、前記スイッチとなるトランジスタの閾値をＶｔｈｓとしたとき、前記スイッチに入力される入力信号の信号レベル範囲が、２Ｖｔｈｎ−２ＶＤＤ＋Ｖｔｈｐ＋ＶｔｈｓからＶｔｈｐ＋Ｖｔｈｓの信号レベルの範囲で、前記制御信号がハイレベルＶＤＤのときは前記スイッチがＯＮ状態となり、かつ、前記制御信号がローレベルＶＳＳのときは前記スイッチがＯＦＦ状態となることを特徴とする。
【００３４】
請求項１４に係る信号レベル変換装置は、前記レベル変換信号が入力される前記スイッチのトランジスタは、Ｐ型トランジスタからなることを特徴とする。
【００３５】
請求項１５に係るスイッチ制御装置は、前記スイッチのオン、オフの状態に基づいて、前記スイッチとなるトランジスタのバルクに印加される電圧を変化させて前記スイッチとなるトランジスタの閾値を変化させることを特徴とする。
【発明の効果】
【００３６】
本発明によれば、ＩＣ内のＳＣ回路を構成するスイッチの制御を行うための信号レベル変換装置およびスイッチ制御装置を設けたので、ＩＣ内のＳＣ回路に入力される入力信号が負電圧の入力範囲をとり得る場合にも、スイッチのＯＮ／ＯＦＦ制御を確実に行うことができる。
【発明を実施するための最良の形態】
【００３７】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【００３８】
（概要）
本発明の詳細な説明に入る前に、基本的な概念について説明する。
【００３９】
本発明は、ＩＣのＳＣ（スイッチト・キャパシタ）回路内に入力される入力信号が、ＶＳＳ（ＧＮＤ）以下の負電圧の範囲をとり得る場合においても、スイッチのＯＮ／ＯＦＦ御御を確実に行うというものである。
【００４０】
そこで、まず、ＩＣのＳＣ回路に対して、入力信号がＶＳＳ（ＧＮＤ）以下の負電圧の範囲をとり得る例について概要する。
【００４１】
図１は、入力信号がＶＳＳ（ＧＮＤ）以下の負電圧の範囲をとることが可能なＩＣのＳＣ回路１の１例を示す。なお、この回路の動作について、前述した図９と同一部分については。その説明を省略する。
【００４２】
スイッチ２として、Ｐ型トランジスタを用いた場合について説明する。なお、図中、ＶＤＤは３Ｖ、ＶＳＳは０Ｖ、スイッチ２としてのＰ型トランジスタのＶｔｈｓ（閾値電圧）は１Ｖとする。
【００４３】
制御信号１０３は、ＩＣ内の信号として、０Ｖ〜３Ｖの範囲をとるものとする。Ｐ型トランジスタからなるスイッチ２は、制御信号１０３が３ＶのときにＯＦＦ状態となり、０ＶのときにＯＮ状態となる。ここで、入力信号１０４の電位が、スイッチ２のＯＮ／ＯＦＦにどのように影響するのかについて考察する。
【００４４】
（ａ）今、制御信号１０３が３Ｖであり、スイッチ２の状態として、ＯＦＦ状態を期待しているものとする。
【００４５】
入力信号の電位Ｖｉｎ＞ＶＤＤ＋Ｖｔｈｓ（ここでは、４Ｖ）
のとき、Ｐ型トランジスタの電位は、
Ｐ型トランジスタのソース電位（入力信号の雷位）＞Ｐ型トランジスタのゲート電位（制御信号の電位）＋Ｖｔｈｓ
となり、Ｐ型トランジスタからなるスイッチ２は、ＯＮ状態となる。
【００４６】
従って、このスイッチ２の機能としては、ＶＤＤ＋Ｖｔｈｓ（４Ｖ）以上の入力信号１０４に対しては、ＯＦＦ状態を提供できないことになる。
【００４７】
（ｂ）一方、制御信号１０３が０Ｖであり、スイッチ２の状態として、ＯＮ状態を期待しているものとする。入力信号の電位Ｖｉｎ＜ＶＳＳ＋Ｖｔｈｓ（ここでは、１Ｖ）
のとき、Ｐ型トランジスタの電位は、
Ｐ型トランジスタのソース電位（入力信号の電位）＜Ｐ型トランジスタのゲート電位（制御信号の電位）＋Ｖｔｈｓ
となり、Ｐ型トランジスタからなるスイッチ２は、ＯＦＦ状態となる。
【００４８】
従って、このスイツチ２の機能としては、ＶＳＳ＋Ｖｔｈｓ（１Ｖ）以下の入力信号１０４に対しては、ＯＮ状態を提供できないことになる。
【００４９】
以上の説明から、図1に示すＩＣのＳＣ回路１は、
ＶＳＳ＋Ｖｔｈｓ（１Ｖ）からＶＤＤ＋Ｖｔｈｓ（４Ｖ）までの信号レベルの入力範囲で動作する入力信号１０４を取り扱うことができることになる。これにより、ＩＣ内のＳＣ回路１は、上記信号レベルの入力範囲の入力信号１０４に対してのみ、出力信号１０５を出力させることができる。なお、ここでは、話を簡単化するため、トランジスタとウエル（Ｗｅｌｌ）との間に形成されるＳｉダイオードの効果については考慮していない。
【００５０】
上記の例では、入力信号１０４の信号レベルの入力範囲は正範囲のみで説明したが、本発明では、下記に説明するように信号レベルの入力範囲を負範囲にまで拡張することに特徴がある。
【００５１】
以下、上記の基本的な概念を考慮した上で、本発明の実施の形態について図面に基づいて詳細な説明を行う。
【００５２】
[第１の実施の形態]
図２は、ＩＣ内のＳＣ回路１を制御するためのスイッチ制御装置１０の構成例を示す。
【００５３】
このスイッチ制御装置１０は、信号レベル変換装置としての信号変換回路２０と、スイッチ２として動作するＰ型トランジスタ（Ｐｔｒ１）とからなる。
【００５４】
第１のＰ型トランジスタＰｔｒ１のドレイン若しくはソースに接続された入力端子２３には、第１のＰ型トランジスタＰｔｒ１によりＯＮ／ＯＦＦされるべき入力信号１０４が入力される。
【００５５】
また、Ｐ型トランジスタＰｔｒ１は、Ｂ点のレベル変換信号１１の信号レベルがローレベルのときはＯＮ状態をとり、かつ、レベル変換信号１１の信号レベルがハイレベルのときはＯＦＦ状態をとる。
【００５６】
信号変換回路２０は、カソードがＶＳＳに接続きれた第１のダイオード２１（Ｄ１）と、一端が第１のダイオードＤ１のアノードに接続され、他端には第１のＰ型トランジスタＰｔｒ１のＯＮ／ＯＦＦを指示する第１の制御信号１０３（制御信号Ａ）が入力される第１のキャパシタ２２（Ｃ１）とからなる。
【００５７】
ここで、図２に示すように、第１のダイオードＤ１として、ダイオード接続されたＰ型トランジスタＰｔｒＤを用いることも可能である。両者の動作は、ダイオードを用いた場合で説明できるが、数式で表される場合には、異なる数式となるため、以下、ダイオード接続されたトランジスタを用いた場合と、より一般化されたダイオードを用いた場合とで、それぞれ別個に動作説明を行うこととする。
【００５８】
（ダイオード接続されたトランジスタを用いた場合の動作説明）
ダイオード接続されたトランジスタを用いた場合の動作を図２および図３に基づいて説明する。
【００５９】
基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、ダイオード接続されるＰ型トランジスタの閾値電圧（Ｖｔｈ）を１Ｖとし、スイッチ動作するＰ型トランジスタの閾値電圧（Ｖｔｈｓ）を１Ｖとする。
【００６０】
図３は、Ａ点に現れる制御信号１２（制御信号(1)）と、信号変換回路２０の出カ部であるＢ点に現れるレベル変換信号１１と、スイッチ２のＯＮ/ＯＦＦ状態とを示す。
制御信号(1)は、スイッチ２の状態を制御する信号であり、ハイレベル（ＶＤＤ）のときにスイッチ２（Ｐｔｒ１）がＯＦＦ状態、ローレベル（ＶＳＳ）のときにスイッチ２（Ｐｔｒ１）がＯＮ状態となることを期待している。
【００６１】
当初、Ａ、Ｂ点が共に０Ｖであるとする。Ａ点の電位がＶＤＤ（＝３Ｖ）に上昇すると、Ｂ点の電位もつられて上昇する。Ｂ点の電位がＶｔｈ（＝１Ｖ）となったとき、ＰｔｒＤがＯＮし、Ｂ点の電位はそれ以上は上昇しなくなる。
【００６２】
その結果、Ａ点の電位がＶＤＤ（＝３Ｖ）であるとき、Ｂ点の電位はＶｔｈ（＝１Ｖ）となり、キャパシタＣ１の両端にはＶＤＤ−Ｖｔｈの電位差が発生することになる。
【００６３】
次に、Ａ点の電位がＶＳＳ（＝０Ｖ）へと変化して行くと、これに合わせて、Ｂ点の電位も低下していく。このとき、ＰｔｒＤはＯＦＦ状態となるため、キャパシタＣ１に蓄えられた電荷は保存され、キャパシタＣ１の両端の電位差は保持される。
【００６４】
その結果、Ａ点の電位がＶＳＳ（＝０Ｖ）になったとき、Ｂ点の電位はＶｔｈ−ＶＤＤ（＝−２Ｖ）になる。すなわち、Ａ点とＢ点との聞で、信号のレベルがハイレベルはＶＤＤからＶｔｈに、ローレベルはＶＳＳからＶｔｈ−ＶＤＤへとレベル変換されたことになる。
【００６５】
そして、このＢ点の電位がスイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される。
【００６６】
次に、このＰ型トランジスタ（Ｐｔｒ１）がスイッチ２として機能できる入力信号の入力範囲について考える。
【００６７】
（ｉ）Ｐ型トランジスタのＯＦＦ状態は、ソース電圧＜ゲート電圧＋Ｖｔｈｓ
（ii）Ｐ型トランジスタのＯＮ状態は、ソース電圧＞ゲート電圧＋Ｖｔｈｓ
と表すことができる。このＰ型トランジスタ（Ｐｔｒ１）は、ゲート電圧がＶｔｈのときにＯＦＦ、Ｖｔｈ−ＶＤＤのときにＯＮ状態となればよいから、
（ｉ）ＯＦＦ状態となるソース電位（入力信号電圧）＜ゲート電圧（Ｖｔｈ）＋Ｖｔｈｓ
（ii）ＯＮ状態となるソース電位（入力信号電圧）＞ゲート電圧（Ｖｔｈ−ＶＤＤ）＋Ｖｔｈｓ
より、
このＰ型トランジスタ（Ｐｔｒ１）は、Ｖｔｈ＋Ｖｔｈｓ−ＶＤＤからＶｔｈ＋Ｖｔｓの入力範囲の入力信号１０４に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。このスイッチ２のＯＮ／ＯＦＦの状態は、キャパシタ１０２の上側の出力端子２４に出力信号１０５として現れる。
【００６８】
以上説明したように、本例に示す信号変換回路２０を用い、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される信号のレベルを
（ｉ）ＶＤＤ（制御信号(1)のハイレベル）からＶｔｈへ、
（ｉｉ）ＶＳＳ（制御信号(1)のローレベル）からＶｔｈ−ＶＤＤへ
と変換することにより、
ＶＤＤ＝３Ｖ、Ｐ型トランジスタのＶｔｈ＝１Ｖとしたとき、Ｖｔｈ＋Ｖｔｈｓ（＝２Ｖ）からグランドレベル（＝０Ｖ）以下のＶｔｈ＋Ｖｔｈｓ−ＶＤＤ（＝−１Ｖ）までの入力信号１０４を取り扱うことが可能なスイッチ２、すなわち、負電圧を取り扱うことが可能な入力回路を実現できる。
【００６９】
（ダイオードを用いた場合の動作説明）
次に、図２の回路においてダイオードを用いた場合の動作について説明する。
【００７０】
上記と同様に、基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、ダイオードの順方向電圧をＶＦとし、計算を簡単にするために、１Ｖとする。さらに、Ｐ型トランジスタの閾値電圧（Ｖｔｈｓ）は１Ｖとする。
【００７１】
当初、Ａ、Ｂ点が共に０Ｖであるとする。Ａ点の電位がＶＤＤ（＝３Ｖ）に上昇すると、Ｂ点の電位もつられて上昇する。Ｂ点の電位がＶＦ（＝１Ｖ）となったとき、Ｄ１が導通し、Ｂ点の電位はそれ以上は上昇しなくなる。
【００７２】
その結果、Ａ点の電位がＶＤＤ（＝３Ｖ）であるとき、Ｂ点の電位はＶＦ（１Ｖ）となり、キャパシタＣ１の両端にはＶＤＤ−ＶＦの電位差が発生する。
【００７３】
次に、Ａ点の電位がＶＳＳ（＝０Ｖ）へと変化していくと、これに合わせて、Ｂ点の電位も低下していく。このとき、ダイオードＤ１は非導通となるため、キャパシタＣ１に蓄えられた電荷は保存され、キャパシタＣ１の両端電位差は保持される。
【００７４】
その結果、Ａ点の電位がＶＳＳ（＝０Ｖ）になったとき、Ｂ点の電位はＶＦ−ＶＤＤ（＝−２Ｖ）になる。
【００７５】
すなわち、Ａ点とＢ点との間で、信号のレベルがハイレベルＶＤＤからＶＦに、ローレベルはＶＳＳからＶＦ−ＶＤＤへとレベル変換される。
【００７６】
そして、このＢ点の電位がスイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される。
【００７７】
次に、このＰ型トランジスタ（Ｐｔｒ１）がスイッチ２として機能できる入力信号の入力範囲について考える。
（ｉ）Ｐ型トランジスタのＯＦＦ状態は、ソース電圧＜ゲート電圧＋Ｖｔｈｓ
（ｉｉ）Ｐ型トランジスタのＯＮ状態は、ソース電圧＞ゲート電圧＋Ｖｔｈｓ
と表すことができる。
このＰ型トランジスタ（Ｐｔｒ１）は、ゲート電圧がＶＦのときにＯＦＦ、ＶＦ−ＶＤＤのときにＯＮ状態となればよいから、
（ｉ）ＯＦＦ状態となるソース電位（入力信号電圧）＜ゲート電圧（ＶＦ）＋Ｖｔｈｓ
（ｉｉ）ＯＮ状態となるソース電位（入力信号電圧）＞ゲート電圧（ＶＦ−ＶＤＤ）＋Ｖｔｈｓ
より、
このＰ型トランジスタ（Ｐｔｒ１）は、ＶＦ＋Ｖｔｈｓ−ＶＤＤからＶＦ＋Ｖｔｈｓの入力範囲の入力信号１０４に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。このスイッチ２のＯＮ/ＯＦＦの状態は、キャパシタ１０２の上端側の出カ端子２４に出力信号１０５として現れる。
【００７８】
以上、説明したように、本例に示す信号変換回路２０を用い、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される信号のレベルを
（ｉ）ＶＤＤ（制御信号(1)のハイレベル）からＶＦへ、
（ｉｉ）ＶＳＳ（制御信号(1)のローレベル）からＶＦ−ＶＤＤへ
と変換することにより、ＶＤＤ＝３Ｖ、Ｐ型トランジスタのＶｔｈ＝１Ｖ、ダイオードの順方向電圧をＶＦ＝１Ｖとしたとき、ＶＦ＋Ｖｔｈｓ（＝２Ｖ）からグランドレベル（＝０Ｖ）以下のＶＦ＋Ｖｔｈｓ−ＶＤＤ（＝−１Ｖ）までの入力信号１０４を取り扱うことが可能なスイッチ２、すなわち、負電圧を取り扱うことが可能な入力回路を実現できる。
【００７９】
[第２の実施の形態]
本発明の第２の実施の形態を、図４〜図５に基づいて説明する。なお、前述した第１の実施の形態と同一部分については、その説明を省略し、同一符号を付す。
【００８０】
図４は、ＩＣ内のＳＣ回路１を制御するためのスイッチ制御装置１０の構成例を示す。
【００８１】
信号変換回路２０は、第１のダイオード２１（Ｄ１）のアノードと、スイッチ２としての第１のＰ型トランジスタ（Ｐｔｒ１）のゲートとの間には、第２のＰ型トランジスタ２５（Ｐｔｒ２）が設けられている。
【００８２】
第２のＰ型トランジスタ（Ｐｔｒ２）のゲートは第１のダイオードＤ１のアノードに接続されている。また、ソース／ドレインの一方は第１のＰ型トランジスタ（Ｐｔｒ１）のゲートに接続され、他方のソース／ドレインはＶＳＳに接続されている。ここで、後述するように、ゲートに接続されるＤ点は、負またはＶＳＳの電位となるため、第１のＰ型トランジスタ（Ｐｔｒ１）のゲートに接続される端子がドレインとなり、ＶＳＳに接続されている端子がソースになる。
【００８３】
また、第２のＰ型トランジスタ（Ｐｔｒ２）のドレインに一端が接続され、インバータ２６に他端が接続された第２のキャパシタ２７（Ｃ２）が設けられている。インバータ２６は、制御信号１２（第１の制御信号(1)）を反転した制御信号１３（第２の制御信号(2)）を生成する。
【００８４】
ここで、第1の実施の形態と同様に、第１のダイオードＤ１として、ダイオード接続されたＰ型トランジスタＰｔｒＤを用いることも可能である。そこで、同様に、ダイオード接続されたトランジスタを用いた場合と、より一般化されたダイオードを用いた場合とで、それぞれ別個に動作説明を行うこととする。
【００８５】
（ダイオード接続されたトランジスタを用いた場合の動作説明）
ダイオード接続されたトランジスタを用いた場合の動作を図４および図５に基づいて説明する。
【００８６】
基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、ダイオード接続されるＰ型トランジスタの閾値電圧（Ｖｔｈ）を１Ｖとし、スイッチ動作するＰ型トランジスタの閾値電圧（Ｖｔｈｓ）を１Ｖとする。
【００８７】
図５は、Ａ点に現れる制御信号１２（第１の制御信号(1)）と、Ｂ点に現れる信号１４と、Ｃ点に現れる制御信号１３（第２の制御信号(2)）と、信号変換回路２０の出カ部であるＤ点に現れるレベル変換信号１１と、スイッチ２のＯＮ／ＯＦＦ状態とを示す。
【００８８】
制御信号(1)は、スイッチ２の状態を制御する信号であり、図４においては前述した第１の実施の形態の場合とは逆に、ハイレベル（ＶＤＤ）のときにスイッチ２（Ｐｔｒ１）がＯＮ状態、ローレベル（ＶＳＳ）のときにスイッチ２（Ｐｔｒ１）がＯＦＦ状態となることを期待している。
【００８９】
第１の例の場合と同様に考えると、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｂ点の電位はＶｔｈ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｂ点の電位はＶｔｈ−ＶＤＤ
となる。
【００９０】
一方、Ｃ点には、制御信号(1)が反転された制御信号(2)が入力されることから、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｃ点の電位はＶＳＳ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｃ点の電位はＶＤＤ
となる。
【００９１】
Ｂ点がＶｔｈ−ＶＤＤ（＝２Ｖ）のとき、Ｐ型トランジスタ（Ｐｔｒ２）はそのソース電位（ＶＳＳ＝０Ｖ）よりゲート電位がＶｔｈ（＝１Ｖ）以上低くなることからＯＮ状態となり、点Ｄの電位はＶＳＳ（＝０Ｖ）となる。
【００９２】
このとき、点ＣはＶＤＤ（＝３Ｖ）であるから、結果として、キャパシタＣ２の両端にはＶＤＤ−ＶＳＳ（＝３Ｖ）の電位差が生じる。
【００９３】
次に、点ＢがＶｔｈ（＝１Ｖ）となったとき、Ｐ型トランジスタ（Ｐｔｒ２）はそのソース電位（ＶＳＳ＝０Ｖ）よりゲート電位がＶｔｈ（＝１Ｖ）以上低くなることからＯＦＦ状態となる。
【００９４】
一方、点Ｃの電位はＶＳＳ（＝０Ｖ）となる。Ｐ型トランジスタ（Ｐｔｒ２）がＯＦＦ状態であることからキャパシタＣ２に蓄えられた電荷は保存され、キャパシタＣ２の両端の電位差が保持されることから、点Ｄの電位は−ＶＤＤ（＝−３Ｖ）となる。
【００９５】
以上まとめると、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｄ点の電位は−ＶＤＤ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｄ点の電位はＶＳＳとなる。
【００９６】
次に、Ｐ型トランジスタ（Ｐｔｒ１）がスイッチ２として機能できる入力信号の入力範囲について考える。
【００９７】
Ｄ点の電位であるレベル変換信号１１が、スイッチ２となるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される。
【００９８】
このＰ型トランジスタ（Ｐtｒ１）は、ゲート電圧がＶＳＳ（＝０Ｖ）のときにＯＦＦ、−ＶＤＤ（＝−３Ｖ）のときにＯＮ状態となればよいから、
（ｉ）ＯＦＦ状態となるソース電位（入力信号電圧）＜ゲート電圧（ＶＳＳ）＋Ｖｔｈｓ
（ｉｉ）ＯＮ状態となるソース電位（入力信号電圧）＞ゲート電圧（−ＶＤＤ）＋Ｖｔｈｓ
より、このＰ型トランジスタ（Ｐｔｒ１）は、−ＶＤＤ＋ＶｔｈｓからＶＳＳ＋Ｖｔｈｓの入力範囲の入力範囲に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。
【００９９】
以上説明したように、本実施の形態に示す信号変換回路２０を用いて、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される信号を
（ｉ）ＶＤＤ（制御信号１のＨｉｇｈレベル）から−ＶＤＤへ、
（ｉｉ）ＶＳＳ（制御信号１のＬｏｗレベル）からＶＳＳへ
と変換することにより、ＶＤＤ＝３Ｖ、スイッチ動作するＰ型トランジスタのＶｔｈｓ＝１Ｖとしたとき、ＶＳＳ＋Ｖｔｈｓ（＝１Ｖ）からグランドレベル（＝０Ｖ）以下のＶｔｈｓ−ＶＤＤ（＝−２Ｖ）までの入力信号を取り扱うことの可能なスイッチ２、すなわち負電圧入力回路を実現できる。
【０１００】
（ダイオードを用いた場合の動作説明）
次に、図４回路においてダイオードを用いた場合の動作について説明する。
【０１０１】
上記と同様に、基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、ダイオードの順方向電圧をＶＦとし、計算を簡単にするために、１Ｖとする。さらに、Ｐ型トランジスタの閾値電圧（Ｖｔｈ）を１Ｖとし、スイッチ動作するＰ型トランジスタの閾値電圧（Ｖｔｈｓ）を１Ｖとする。
【０１０２】
第１の実施の形態の場合と同様に考えると、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｂ点の電位はＶＦ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｂ点の電位はＶＦ−ＶＤＤ
となる。
【０１０３】
一方、Ｃ点には、制御信号(1)が反転された制御信号(2)が入力されることから、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｃ点の電位はＶＳＳ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｃ点の電位はＶＤＤ
となる。
【０１０４】
Ｂ点がＶＦ−ＶＤＤ（＝２Ｖ）のとき、Ｐ型トランジスタ（Ｐｔｒ２）はそのソース電位（ＶＳＳ＝０Ｖ）よりゲート電位がＶｔｈ（＝１Ｖ）以上低くなることからＯＮ状態となり、点Ｄの電位はＶＳＳ（＝０Ｖ）となる。
【０１０５】
このとき、点ＣはＶＤＤ（＝３Ｖ）であるから、結果として、キャパシタＣ２の両端にはＶＤＤ−ＶＳＳ（＝３Ｖ）の電位差が生じる。
【０１０６】
次に、点ＢがＶＦ（＝１Ｖ）となったとき、Ｐ型トランジスタ（Ｐｔｒ２）はそのソース電位（ＶＳＳ＝０Ｖ）よりゲート電位がＶｔｈ（＝１Ｖ）以上低くなることからＯＦＦ状態となる。
【０１０７】
一方、点Ｃの電位はＶＳＳ（＝０Ｖ）となる。Ｐ型トランジスタ（Ｐｔｒ２）がＯＦＦ状態であることからキャパシタＣ２に蓄えられた電荷は保存され、キャパシタＣ２の両端の電位差が保持されることから、点Ｄの電位は−ＶＤＤ（＝−３Ｖ）となる。
【０１０８】
以上まとめると、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｄ点の電位は−ＶＤＤ
（ｉｉ）Ａ点の電位がＶＳＳのとき、Ｄ点の電位はＶＳＳ
となる。
【０１０９】
以下、ダイオード接続されたトランジスタを用いた場合と同様に、このスイッチ動作するＰ型トランジスタ（Ｐｔｒ１）は、−ＶＤＤ＋ＶｔｈｓからＶＳＳ＋Ｖｔｈｓの入力範囲の入力範囲に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。
【０１１０】
[第３の実施の形態]
本発明の第３の実施の形態を、図６〜図８に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【０１１１】
図６は、ＩＣ内のＳＣ回路１を制御するためのスイッチ制御装置１０の構成例を示す。本回路は、昇圧回路３０（第１の信号レベル変換手段）と、信号変換回路２０（第２の信号レベル変換手段）とから構成される。信号変換回路２０は、前述した第１の実施の形態の図２の構成と同様であり、以下、昇圧回路３０の構成について説明する。
【０１１２】
昇圧回路３０は、アノードがＶＤＤに接統された第２のダイオード３１（Ｄ２）と、一端が第２のダイオードＤ２のカソードに接続され他端にはスイッチ２としての第１のＰ型トランジスタＰｔｒ１のＯＮ／ＯＦＦを指示する制御信号１５（第３の制御信号(3)）が入力される第３のキャパシタ３２（Ｃ３）と、アノードが第２のダイオードＤ２のカソードに接続された第３のダイオード３３（Ｄ３）と、ソースが第３のダイオードＤ３のアノードに接続されゲートが第２のダイオードＤ２のカソードに接続された第３のＰ型トランジスタ３４（Ｐｔｒ３）と、一端が第３のダイオードＤ３のカソードに他端がＶＳＳに接統された第４のキャパシタ３５（Ｃ４）と、ドレインが第３のＰ型トランジスタＰｔｒ３のドレインに接続され、ゲートが第３の制御信号(3)に接続され、ソースがＶＳＳに接続された第１のＮ型トランジスタ３６（Ｎｔｒ１）とから構成される。
【０１１３】
第１のＮ型トランジスタＮｔｒ１のドレインのＤ点の電位である制御信号１６（第４の制御信号(4)）は、信号変換回路２０の入力信号（すなわち、図２の制御信号(1)）として用いられる。
【０１１４】
ここで、第１のダイオードＤ１は、例えばダイオード接続されたＰ型トランジスタ（ＰｔｒＤ）を用い、第２のダイオードＤ２は、例えばダイオード接続されたＮ型トランジスタ（ＮｔｒＤ２）を用い、第３のダイオードＤ３は、例えばダイオード接続されたＮ型トランジスタ（ＮｔｒＤ３）を用いることも可能である。そこで、同様に、ダイオード接続されたトランジスタを用いた場合と、より一般化されたダイオードを用いた場合とで、それぞれ別個に動作説明を行うこととする。
【０１１５】
（ダイオード接続されたトランジスタを用いた場合の動作説明）
ダイオード接続されたトランジスタを用いた場合の動作を図６および図７に基づいて説明する。
【０１１６】
基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、Ｐ型トランジスタの閾値電圧（Ｖｔｈｐ）、Ｎ型トランジスタの閾値電圧（Ｖｔｈｎ）、スイッチ動作するＰ型トランジスタの閾値電圧（Ｖｔｈｓ）はそれぞれ、１Ｖとする。
【０１１７】
図７は、Ａ点に現れる制御信号１５（第３の制御信号(3)）と、Ｂ点に現れる信号１７と、Ｃ点に現れる信号１８と、信号変換回路２０の入力部であるＤ点に現れる第１のレベル変換信号１６（第４の制御信号(4)）と、信号変換回路２０の出力部であるＥ点に現れるレベル変換信号１１と、スイッチ２のＯＮ／ＯＦＦ状態とを示す。
【０１１８】
制御信号(3)は、スイッチ２の状態を制御する信号であり、ハイレベル（ＶＤＤ）のときにスイッチ（Ｐｔｒ１）がＯＮ状態、ローレベル（ＶＳＳ）のときにスイッチ（Ｐｔｒ１）がＯＦＦ状態となることを期待している。
【０１１９】
まず、Ｂ点の電位がＶＤＤ−Ｖｔｈｎ（＝２Ｖ）以下となると、Ｎ型トランジスタ（Ｎｔｒ２Ｄ）がＯＮとなり、キャパシタＣ３を充電することになる。
【０１２０】
そこで、今、Ｂ点の電位はＶＤＤ−Ｖｔｈｎ（＝２Ｖ）、キャパシタＣ３の他端であるＡ点の電位はＶＳＳ（＝０Ｖ）とする。そして、キャパシタＣ３の両端には、ＶＤＤ−Ｖｔｈｎ−ＶＳＳ（＝２Ｖ）の電位差が生じる。Ａ点の電位が上昇すると、Ｂ点の電位も上昇し、Ｎ型トランジスタ（Ｎｔｒ２）はＯＦＦ状熊となる。
【０１２１】
その結果、キャパシタＣ３に蓄えられた電荷は保存され、キャパシタＣ３の両端の電位差は保持されることから、Ａ点がＶＤＤ（＝３Ｖ）となったときにＢ点は２ＶＤＤ−Ｖｔｈｎ（＝５Ｖ）になる。
【０１２２】
一方、Ｂ点の電位がＣ点の電位よりＶｔｈｎ以上高いときには、Ｎ型トランジスタ（ＮｔｒＤ３）がＯＮとなり、キャパシタＣ３に蓄えられていた電荷が、キャパシタＣ４に移動する。その結果、Ａ点の電位がＶＤＤ（＝３Ｖ）、ＶＳＳ（＝０Ｖ）の変化を繰りかえすうちに、キャパシタＣ４はキャパシタＣ３からの電荷を受けて充電され、点Ｃの電位は２ＶＤＤ−Ｖｔｈｎ−Ｖｔｈｎ−ＶＳＳ（＝４Ｖ）で安定することになる。以上をまとめると、
（ｉ）Ａ点の電位がＶＤＤのとき、Ｂ点の電位は２ＶＤＤ−Ｖｔｈｎ、点Ｃの電位は２ＶＤＤ−２Ｖｔｈｎ
（ii）点Ａの電位がＶＳＳのとき、点Ｂの電位はＶＤＤ−Ｖｔｈｎ、点Ｃの電位は２ＶＤＤ−２Ｖｔｈｎとなる。
【０１２３】
Ａ点は、Ｎ型トランジスタ（Ｎｔｒ１）のゲートに接続されている。従って、Ａ点がＶＤＤ（＝３Ｖ）であるとき、Ｎ型トランジスタ（Ｎｔｒ３）はＯＮ状態となる。
【０１２４】
また、このとき、Ｂ点の電位は２ＶＤＤ−Ｖｔｈｎ（＝５Ｖ）、Ｃ点の電位は２ＶＤＤ−２Ｖｔｈｎ（＝４Ｖ）であるから、Ｃ点にソースが接続され、Ｂ点にゲートが接続されたＰ型トランジスタ（Ｐｔｒ３）はＯＦＦ状態となる。従って、Ａ点がＶＤＤ（＝３Ｖ）であるとき、Ｄ点はＶＳＳ（＝０Ｖ）となる。
【０１２５】
次に、Ａ点がＶＳＳ（＝０Ｖ）となったとき、Ｎ型トランジスタ（Ｎｔｒ３）はＯＦＦ状態となる。また、このとき、Ｂ点の電位はＶＤＤ−Ｖｔｈｎ（＝２Ｖ）、Ｃ点の電位は２ＶＤＤ−２Ｖｔｈｎ（＝４Ｖ）であるから、Ｐ型トランジスタ（Ｐtｒ３）はＯＮ状態となる。従って、Ａ点がＶＳＳ（＝０Ｖ）であるとき、Ｄ点はＣ点と同電位の２ＶＤＤ−２ｔｈｎ（＝４Ｖ）となる。
【０１２６】
以上をまとめると
（ｉ）点Ａの電位がＶＤＤの時、点Ｄの電位はＶＳＳ
（ｉｉ）点Ａの電位がＶＳＳの時、点Ｄの電位は２ＶＤＤ−２Ｖｔｈｎ
となる。
【０１２７】
以降、前述した図２で示すところの制御信号(1)として、このＤ点が供給されると考えればよいから、図２におけるＢ点の電位のＶＤＤを２ＶＤＤ−２Ｖｔｈｎに置き換え、Ｅ点の電位として
（ｉ）Ｄ点の電位がＶＳＳのとき、Ｖｔｈｐ−（２ＶＤＤ−２Ｖｔｈｎ）
（ｉｉ）Ｄ点の電位が２ＶＤＤ−２Ｖｔｈｎのとき、Ｖｔｈｐ
を得る。このＥ点の電位がスイッチ２となるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される。
【０１２８】
次に、Ｐ型トランジスタ（Ｐｔr１）がスイッチ２として機能できる入力信号の入力範囲について考える。
【０１２９】
Ｐ型トランジスタ（Ｐｔｒ１）はゲート電圧（点Ｅの電位）がＶｔｈｐ（＝１Ｖ）の時にＯＦＦ、Ｖｔｈｐ−（２ＶＤＤ−２Ｖｔｈｎ）（＝−３Ｖ）のときにＯＮ状態となればよいから、
（ｉ）ＯＦＦ状態となるソース電位（入力信号電圧）＜ゲート電圧（Ｖｔｈｐ）＋Ｖｔｈｓ
（ｉｉ）ＯＮ状態となるソース電位（入力信号電圧）＞ゲート電圧（Ｖｔｈｐ−（２ＶＤＤ−２Ｖｔｈｎ））＋Ｖｔｈｓ
より、
このＰ型トランジスタ（Ｐｔｒ１）は、Ｖｔｈｐ＋Ｖｔｈｓ＋２Ｖｔｈｎ−２ＶＤＤからＶｔｈｐ＋Ｖｔｈｓの入力範囲の入力信号１０４に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。
【０１３０】
以上説明したように、本例に示す昇圧回路３０と信号変換回路２０とを用い、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される信号を
（ｉ）ＶＤＤ（制御信号３のＨｉｇｈレベル）からＶｔｈｐ−（２ＶＤＤ−２Ｖｔｈｎ）に、
（ｉｉ）ＶＳＳ（制御信号３のＬｏｗレベル）からＶｔｈｐへと変換することにより、ＶＤＤ＝３Ｖ、Ｐ型トランジスタの閾値電圧ＶｔｈｐとＮ型トランジスタの閾値電圧Ｖｔｈｎとスイッチ動作するＰ型トランジスタの閾値電圧ＶｔｈｓをＶｔｈｐ＝Ｖｔｈｎ＝Ｖｔｈｓ＝１Ｖとした時、Ｖｔｈｐ＋Ｖｔｈｓ（＝２Ｖ）からグランドレベル（＝０Ｖ）以下のＶｔｈｐ＋２Ｖｔｈｎ−２ＶＤＤ＋Ｖｔｈｓ（＝−２Ｖ）までの入力信号１０４を取り扱うことが司能なスイッチ２、すなわち負電圧入力回路を実現できる。
【０１３１】
（ダイオードを用いた場合の動作説明）
次に、図６回路においてダイオードを用いた場合の動作について説明する。
【０１３２】
上記と同様に、基準電圧をＶＤＤ＝３Ｖ、ＶＳＳ＝０Ｖ（グランドレベル）とする。また、ダイオードの順方向電圧をＶＦとし、計算を簡単にするために、１Ｖとする。さらに、Ｐ型トランジスタの閾値電圧Ｖｔｈｐ＝Ｎ型トランジスタの閾値電圧Ｖｔｈｎ＝スイッチ動作するＰ型トランジスタの閾値電圧Ｖｔｈｓ＝１Ｖとする。
【０１３３】
まず、Ｂ点の電位がＶＤＤ−ＶＦ（＝２Ｖ）以下となると、ダイオードＤ２が導通し、キャパシタＣ３を充電することになる。
【０１３４】
そこで、今、Ｂ点の電位はＶＤＤ−ＶＦ（＝２Ｖ）、キャパシタＣ３の他端であるＡ点の電位はＶＳＳ（＝０Ｖ）とする。そして、キャパシタＣ３の他端には、ＶＤＤ−ＶＦ−ＶＳＳ（＝２Ｖ）の電位差が生じているものとする。Ａ点の電位が上昇すると、Ｂ点の電位も上昇し、ダイオードＤ２は非導通状態となる。
【０１３５】
その結果、キャパシタＣ３に蓄えられた電荷は保存され、キャパシタＣ３の他端の電位差は保持されることから、Ａ点がＶＤＤ（＝３Ｖ）となったときにＢ点は２ＶＤＤ−ＶＦ（＝５Ｖ）になることになる。
【０１３６】
一方、Ｂ点の電位がＣ点の電位よりＶＦ以上高いときには、ダイオードＤ３が導通し、キャパシタＣ３に蓄えられていた電荷が、キャパシタＣ４に移動する。
【０１３７】
その結巣、Ａ点の電位がＶＤＤ（＝３Ｖ）、ＶＳＳ（＝０Ｖ）の変化を繰りかえすうちに、キャパシタＣ４はキャパシタＣ３からの電荷を受けて充電され、点Ｃの電位は２ＶＤＤ−２ＶＦ（＝４Ｖ）で安定する。
【０１３８】
以上をまとめると
（ｉ）Ａ点の電位がＶＤＤのとき、Ｂ点の電位は２ＶＤＤ−ＶＦ、点Ｃの電位は２ＶＤＤ−２ＶＦ
(ii)点Ａの電位がＶＳＳのとき、点Ｂの電位はＶＤＤ−ＶＦ、点Ｃの電位は２ＶＤＤ−２ＶＦ
となる。
【０１３９】
Ａ点は、Ｎ型トランジスタ（Ｎｔｒ１）のゲートに接続されている。従って、Ａ点がＶＤＤ（＝３Ｖ）であるとき、Ｎ型トランジスタ（Ｎｔｒ３）はＯＮ状態となる。
【０１４０】
また、このとき、Ｂ点の電位は２ＶＤＤ−ＶＦ（＝５Ｖ）、Ｃ点の電位は２ＶＤＤ−２Ｆ（＝４Ｖ）であるから、Ｐ型トランジスタ（Ｐｔｒ３）はＯＦＦ状態となる。従って、Ａ点がＶＤＤ（＝３Ｖ）であるとき、Ｄ点はＶＳＳ（＝０Ｖ）となる。
【０１４１】
次に、Ａ点がＶＳＳ（＝０Ｖ）となったとき、Ｎ型トランジスタ（Ｎｔｒ１）はＯＦＦ状態となる。また、このとき、Ｂ点の電位はＶＤＤ−ＶＦ（＝２Ｖ）、Ｃ点の電位は２ＶＤＤ−２ＶＦ（＝４Ｖ）であるから、Ｐ型トランジスタ（Ｐｔｒ３）はＯＮ状態となる。従って、Ａ点がＶＳＳ（＝０Ｖ）であるとき、Ｄ点はＣ点と同電位の２ＶＤＤ−２Ｆ（＝４Ｖ）となる。
【０１４２】
以上をまとめると
（ｉ）点Ａの電位がＶＤＤの時、点Ｄの電位はＶＳＳ
（ｉｉ）点Ａの電位がＶＳＳの時、点Ｄの電位は２ＶＤＤ−２ＶＦとなる。
【０１４３】
以降、前述した図２で示すところの制御信号(1)として、このＤ点が供給されると考えればよいから、図２におけるＢ点の電位のＶＤＤを２ＶＤＤ−２ＶＦに置き換え、Ｅ点の電位として
（ｉ）Ｄ点の電位がＶＳＳのとき、ＶＦ−（２ＶＤＤ−２ＶＦ）
（ii）Ｄ点の電位が２ＶＤＤ−２ＶＦのとき、ＶＦ
を得る。このＥ点の電位がスイッチ２となるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される。
【０１４４】
次に、Ｐ型トランジスタ（Ｐｔｒ１）がスイッチ２として機能できる入力信号の入力範囲について考える。
【０１４５】
Ｐ型トランジスタ（Ｐｔｒ１）はゲート電圧（点Ｅの電位）がＶＦ（＝１Ｖ）の時にＯＦＦ、３ＶＦ−２ＶＤＤ（＝−３Ｖ）のときにＯＮ状第となればよいから、
（ｉ）ＯＦＦ状態となるソース電位（入力信号電圧）＜ゲート電圧（ＶＦ）＋Ｖｔｈｓ
(ii)ＯＮ状態となるソース電位（入力信号電圧）＞ゲート電圧（３ＶＦ−２ＶＤＤ）＋Ｖｔｈｓ
より、
このＰ型トランジスタ（Ｐｔｒ１）は、３ＶＦ−２ＶＤＤ＋ＶｔｈｓからＶＦ＋Ｖｔｈｓの入力範囲の入力信号１０４に対し、ＯＮ／ＯＦＦの状態を取り得る、すなわちスイッチ２として機能できることになる。
【０１４６】
以上説明したように、本例に示す昇圧回路３０と信号変換回路２０とを用い、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）のゲートに入力される信号を
（ｉ）ＶＤＤ（制御信号３のＨｉｇｈレベル）から３ＶＦ−２ＶＤＤに、
（ｉｉ）ＶＳＳ（制御信号３のＬｏｗレベル）からＶＦへ
と変換することにより、ＶＤＤ＝３Ｖ、ダイオードの順方向電圧ＶＦ＝１Ｖ、スイッチ動作するＰ型トランジスタの閾値電圧Ｖｔｈｓ＝とした時、ＶＦ＋Ｖｔｈｓ（＝２Ｖ）からグランドレベル（＝０Ｖ）以下の３ＶＦ−２ＶＤＤ＋Ｖｔｈｓ（＝−２Ｖ）までの入力信号１０４を取り扱うことが可能なスイッチ２、すなわち負電圧入力回路を実現できる。
【０１４７】
[第４の実施の形態]
上記の実施の形態１〜３において、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）が、ＯＦＦするときにはそのバルクに高電圧（例えば３Ｖ）を印加し、ＯＮするときにはそのバルクに低電圧（例えば２Ｖ）を印加することにより、スイッチ２であるＰ型トランジスタ（Ｐｔｒ１）の閾値電圧（Ｖｔｈｓ）がＯＦＦするときには大きく、ＯＮするときには小さくなるような制御を行う回路として構成してもよい。このような制御により、取り扱える入力信号１０４の入力範囲を拡大することができる。
【０１４８】
[第５の実施の形態]
図８は、図７の変形例を示す。
【０１４９】
本例では、昇圧回路３０により、２ＶＤＤ−２ＶＦ（＝４Ｖ）またはＶｔｈｐ−（２ＶＤＤ−２Ｖｔｈｎ）（＝４Ｖ）を生成した後、この電圧で直接、レベルシフト回路４０として、例えばインバータ４１を動作させ、Ｅ点から出力された制御信号(4)を信号変換回路２０に供給するように構成する。
【０１５０】
この回路構成の場合、ＶＳＳ（＝０Ｖ）とＶＤＤ（＝３Ｖ）を交互に繰り替えすインバ−タ回路では、ＶＳＳ（＝０Ｖ）と２ＶＤＤ−２ＶＦ（＝４Ｖ）で動作するインバータ４１を直接駆動することはできず、一旦ＶＳＳ（＝０Ｖ）と２ＶＤＤ−２ＶＦ（＝４Ｖ）で動作するレベルシフタ４２を介して、信号の“Ｈ”レベルの電位をＶＤＤ（＝３Ｖ）から２ＶＤＤ−２ＶＦ（＝４Ｖ）に、変換することが必要になる。
【図面の簡単な説明】
【０１５１】
【図１】本発明の基本的な概念を説明する回路図である。
【図２】本発明の第１の実施の形態である、ＩＣ内のＳＣ回路を制御するためのスイッチ制御装置の構成例を示す回路図である。
【図３】図２の各部における信号を示す波形図である。
【図４】本発明の第２の実施の形態である、ＩＣ内のＳＣ回路を制御するためのスイッチ制御装置の構成例を示す回路図である。
【図５】図４の各部における信号を示す波形図である。
【図６】本発明の第３の実施の形態である、ＩＣ内のＳＣ回路を制御するためのスイッチ制御装置の構成例を示す回路図である。
【図７】図６の各部における信号を示す波形図である。
【図８】本発明の第５の実施の形態である、図６の変形例を示す回路図である。
【図９】従来の負電圧でＩＣを動作させるための回路図である。
【図１０】図９における入力信号と出力信号との関係を示す波形図である。
【図１１】従来の負電圧でＩＣを動作させるための回路図である。
【図１２】従来の負電圧でＩＣを動作させるための回路図である。
【図１３】従来の負電圧でＩＣを動作させるための回路図である。
【符号の説明】
【０１５２】
１  ＩＣ内のＳＣ回路
２  スイッチ（Ｐ型トランジスタＰｔｒ１）
１０  スイッチ制御装置
１１  レベル変換信号
１２  制御信号（第１の制御信号(1)）
１３  制御信号（第２の制御信号(2)）
１５  制御信号（第３の制御信号(3)）
２０  信号レベル変換装置（信号変換回路）
２１、３１、３３  ダイオード
２２、２７、３２、３５  キャパシタ
２５、３４  Ｐ型トランジスタ
２６  インバータ
３０  昇圧回路（第１の信号レベル変換手段）
３６  Ｎ型トランジスタ
４０  レベルシフト回路
４１  インバータ
【図１】
2005223539.tif 000003
【図２】
2005223539.tif 000004
【図３】
2005223539.tif 000005
【図４】
2005223539.tif 000006
【図５】
2005223539.tif 000007
【図６】
2005223539.tif 000008
【図７】
2005223539.tif 000009
【図８】
2005223539.tif 000010
【図９】
2005223539.tif 000011
【図１０】
2005223539.tif 000012
【図１１】
2005223539.tif 000013
【図１２】
2005223539.tif 000014
【図１３】
2005223539.tif 000015