(57)【要約】【課題】  信号数を増やすことなしに、すべての電源ＩＣの異常を検知し、所定の電源ＩＣの電源出力を直ちに停止する。【解決手段】  制御ＩＣ１は、受信部１１、送信部１２、トランジスタＮ１、抵抗Ｒ１を含み、トランジスタＮ１のドレインはデータ信号線ＳＤＴｉ、および抵抗Ｒ１を介して電源ＶＤＤと接続されている。また、送信部１２はトランジスタＮ１を介してデータ信号線ＳＤＴｉに対してワイヤードオア論理で接続される。電源ＩＣ２は、受信部２１、電源回路２２、トランジスタＮ２を含み、トランジスタＮ２のドレインがデータ信号線ＳＤＴｉと接続され、トランジスタＮ２のゲートは異常検出回路２３と接続される。異常検出回路２３は、トランジスタＮ２を介してデータ信号線ＳＤＴｉに対してワイヤードオア論理で接続され、制御ＩＣ１ではデータ信号線ＳＤＴｉの信号レベルにより電源異常を検知する。【選択図】  図３
2005327241.tif 000002
【特許請求の範囲】
【請求項１】
制御ＩＣから複数の電源ＩＣにクロック信号を送信して、それらの電源出力値を設定制御する分散電源管理装置において、
前記電源出力値を送信するデータ信号線、および前記クロック信号を送信するクロック信号線からなる通信回線と、
前記各電源ＩＣ内で前記データ信号線により送信された前記電源出力値の設定値を保持するとともに実際の出力値を監視する電源回路と、
前記データ信号線に前記電源回路とワイヤードオア論理で接続され、前記データ信号線を介して前記制御ＩＣに前記電源ＩＣの電源異常を通知する電源異常検出回路と、
を備えたことを特徴とする分散電源管理装置。
【請求項２】
前記通信回線のうち前記データ信号線は、前記制御ＩＣと前記各電源ＩＣとの間に個別に設けられていることを特徴とする請求項１記載の分散電源管理装置。
【請求項３】
前記通信回線のうち前記データ信号線は、前記制御ＩＣの前記各電源ＩＣに対する共有バスとして設けられていることを特徴とする請求項１記載の分散電源管理装置。
【請求項４】
前記各電源ＩＣに対して前記電源出力値を設定制御する際に、前記制御ＩＣから前記共有バスを介して前記各電源ＩＣを特定するための識別データを前記電源出力値とともに送信するようにしたことを特徴とする請求項３記載の分散電源管理装置。
【請求項５】
前記各電源ＩＣにそれぞれ電源異常を通知するための固有の周波数を割り当てるとともに、前記制御ＩＣでは、前記各電源ＩＣから前記共有バスを介して通知される電源異常の信号周波数を識別することによって、前記各電源ＩＣを特定するようにしたことを特徴とする請求項３記載の分散電源管理装置。
【請求項６】
前記電源異常検出回路は、前記各電源ＩＣ内で前記電源回路と一体に構成されていることを特徴とする請求項１記載の分散電源管理装置。
【請求項７】
前記電源異常検出回路は、前記各電源ＩＣ内で前記データ信号線と接地との間に配置されたＮチャネル型のＦＥＴのゲート端子に接続されていることを特徴とする請求項１記載の分散電源管理装置。
【請求項８】
制御ＩＣから複数の電源ＩＣに共通するクロック信号を送信するとともに、前記各電源ＩＣの電源出力値をシリアルデータにより設定制御する分散電源システムにおける電源出力停止方法において、
前記各電源ＩＣでは、いずれかの電源ＩＣで異常が発生した場合、前記シリアルデータの信号線レベルをＬレベルに設定することで、前記制御ＩＣに異常を通知するとともに当該電源ＩＣの出力を停止し、
前記制御ＩＣでは、前記信号線レベルの状態を監視することにより、前記各電源ＩＣの異常を検知し、
前記制御ＩＣにおいて異常を検知したとき、前記制御ＩＣから運転中の電源ＩＣに対して、その出力停止指令を送出することを特徴とする電源出力停止方法。
【請求項９】
前記各電源ＩＣには、その電源出力値がセットされている内部レジスタを備え、前記出力停止指令は、前記内部レジスタをリセットして、その電源出力がオフになった後に解除されることを特徴とする請求項８記載の電源出力停止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御ＩＣから複数の電源ＩＣへクロック信号を送信して、それらの電源出力値を設定制御する分散電源管理装置、および電源出力停止方法に関し、特に大規模な電源を必要とする分散電源システムにおける分散電源管理装置、および電源出力停止方法に関する。
【背景技術】
【０００２】
大規模な電源を必要とするシステムには、複数の電源ＩＣを用いて電源回路が構成される場合がある。この種の電源回路については、特許文献１に大規模論理回路等の電源異常の監視に用いられる電源アラーム監視装置、および監視方法の記載がある。
【０００３】
図１４は、特許文献１に記載された電源アラーム（ＡＬＭ）監視装置の従来構成を示すブロック図である。メイン制御パッケージ１００がアドレスバス、およびデータバスＢにより複数のＩ／Ｏパッケージ２００ａ，２００ｂ，…と接続されて大規模論理回路等を構成するものでは、一次電源供給線Ｃを通して各Ｉ／Ｏパッケージ２００ａ，２００ｂ，…内に実装されたＤＣ／ＤＣコンバータ２１０ａ，２１０ｂ，…に電源が供給されている。ここでは、各Ｉ／Ｏパッケージ２００ａ，２００ｂ，…の故障が、それぞれに対して専用ＡＬＭ線Ａａ，Ａｂ…によってメイン制御パッケージ１００に通知される。そのため、ＡＬＭ線はＩ／Ｏパッケージ２００ａ，２００ｂ，…の数だけ必要となり、信号線およびコントロール部１１０のＩ／Ｏ端子が多くなり、その回路構成が複雑になる。
【０００４】
また、一般に大規模な電源を必要とする分散電源システムにおいて、必要な電圧出力源、電流出力源を個別の電源ＩＣが出力しているかどうかを監視する場合、複数ある電源ＩＣの保護回路が個別に動作するだけでは、システムの安全上問題があった。
【０００５】
そこで、特許文献１の発明では、独立した１本のＡＬＭ報告信号線を複数のＩ／Ｏパッケージ２００ａ，２００ｂ…にワイヤードオアで結合して、各Ｉ／ＯパッケージからのＡＬＭ報告信号をコントロール部１１０に伝えるようにしている。ところが、ＡＬＭ報告信号を受けたコントロール部１１０では、１本のＡＬＭ報告信号線だけでは複数あるＩ／ＯパッケージのいずれからＡＬＭ報告信号が出されているのか、分からない。そのため、さらにコントロール部１１０では、データバスＢを使って各Ｉ／Ｏパッケージとの間でＡＬＭ確認信号、およびＡＬＭ確認応答信号をやりとりすることにより、故障したＩ／Ｏパッケージを特定するようにしていた。
【特許文献１】特開２００１−１４０７２号公報（段落番号〔０００２〕〜〔００１９〕，図６）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した特許文献１において提案されているような分散電源管理装置では、結局は一つ一つのＤＣ／ＤＣコンバータに対して、個別に通信によって電源ＡＬＭかどうかを確かめるようにしているだけで、各々の電源ＩＣの出力状態を相互に共有していなかった。したがって、例えば１つの電源ＩＣが短絡したとき、その保護回路が働いても他の電源ＩＣの動作を直ちに停止することができないという問題があった。
【０００７】
本発明はこのような点に鑑みてなされたものであり、信号数を増やすことなしに、すべての電源ＩＣの異常を検知し、所定の電源ＩＣの電源出力を直ちに停止するようにした分散電源管理装置、および電源出力停止方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明では上記課題を解決するために、制御ＩＣから複数の電源ＩＣにクロック信号を送信して、それらの電源出力値を設定制御する分散電源管理装置が提供される。
この分散電源管理装置は、前記電源出力値を送信するデータ信号線、および前記クロック信号を送信するクロック信号線からなる通信回線と、前記各電源ＩＣ内で前記データ信号線により送信された前記電源出力値の設定値を保持するとともに実際の出力値を監視する電源回路と、前記データ信号線に前記電源回路とワイヤードオア論理で接続され、前記データ信号線を介して前記制御ＩＣに前記電源ＩＣの電源異常を通知する電源異常検出回路と、を備えたことを特徴とする。
【０００９】
また、本発明の電源出力停止方法は、制御ＩＣから複数の電源ＩＣに共通するクロック信号を送信するとともに、前記各電源ＩＣの電源出力値をシリアルデータにより設定制御する分散電源システムにおいて、前記各電源ＩＣでは、いずれかの電源ＩＣで異常が発生した場合、前記シリアルデータの信号線レベルをＬレベルに設定することで、前記制御ＩＣに異常を通知するとともに当該電源ＩＣの出力を停止し、前記制御ＩＣでは、前記信号線レベルの状態を監視することにより、前記各電源ＩＣの異常を検知し、前記制御ＩＣにおいて異常を検知したとき、前記制御ＩＣから運転中の電源ＩＣに対して、その出力停止指令を送出することを特徴とする。
【発明の効果】
【００１０】
本発明の分散電源管理装置、および電源出力停止方法では、電源ＩＣの異常を検知して分散されている電源ＩＣすべての電源出力を、直ちに停止することができる。また、多数の電源ＩＣを含む分散電源システムであっても、各電源ＩＣへの停止命令を既存の通信用信号線を利用して送出するようにしているので、新たな信号数を増やすことなく対応することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る分散電源管理装置の構成を示すブロック図である。
【００１２】
この分散電源管理装置は、複数の電源を必要とする機械装置などに用いられるものであって、１つの制御ＩＣ（集積回路装置）１、および多数の電源ＩＣ２ａ，２ｂ，…からなる分散電源システム１０と、機械装置を制御するための上位のマイコン等からなるホストコンピュータ（以下、単にホストという。）２０とから構成される。ここで、複数の電源ＩＣ２ａ，２ｂ，…は、例えばデジタル回路で使用される３Ｖ電源や５Ｖ電源、あるいはアナログ電源に使用する±１２Ｖや±１５Ｖ、さらに外部信号用においては２４Ｖまたは４８Ｖ等の電源出力値に設定されるものであって、通常の機械装置では、これらどの電源出力値に異常が生じても、正常動作が損なわれてしまう。そのため、ホスト２０は分散電源システム１０の出力状態（電圧出力値、電流出力値）を監視して、異常が発見された場合には、速やかにすべての電源出力を所定の順序で停止する必要がある。したがって、分散電源システム１０はホスト２０からの指令により集中制御されるとともに、制御ＩＣ１と電源ＩＣ２ａ，２ｂ，…との間も所定の通信回線により接続されている。
【００１３】
図２は、実施の形態１に係る分散電源システムの具体的な構成を示す回路図である。
図２において、制御ＩＣ１に対して例えば３チャネルの電源ＩＣ２ａ〜２ｃが配置された分散電源システムでは、チャネル１（以下、ｃｈ１という。）の電源ＩＣ２ａの出力は３Ｖに設定され、またチャネル２（以下、ｃｈ２という。）の電源ＩＣ２ｂの出力は５Ｖ、チャネル３（以下、ｃｈ３という。）の電源ＩＣ２ｃの出力は１２Ｖにそれぞれ設定されている。
【００１４】
制御ＩＣ１と電源ＩＣ２ａ〜２ｃの間には、各チャネルの共通信号として、クロック信号ＣＬＫと異常検知信号ＡＬＴを制御ＩＣ１から電源ＩＣ２ａ〜２ｃに伝達するための信号線が設けられている。また、電源ＩＣ２ａ〜２ｃには、制御ＩＣ１との間で個別にデータ信号線ＳＤＴ１〜ＳＤＴ３が設けられて、ＳＤＴ信号が授受できるようになっている。
【００１５】
図３は、分散電源管理装置の具体的な構成の一例を示す図である。ここには、図２に示す制御ＩＣ１とｉ番目（ｉは１〜３）の電源ＩＣ２（ｃｈ．ｉ）だけを示している。
制御ＩＣ１は、受信部１１と送信部１２、およびＮチャネル型のＦＥＴ（電界効果トランジスタ、以下、トランジスタという。）Ｎ１、抵抗Ｒ１とを含み、トランジスタＮ１のドレインはデータ信号線ＳＤＴｉ、および抵抗Ｒ１を介して電源ＶＤＤと接続され、ソースは接地され、ゲートは送信部１２と接続されている。すなわち、送信部１２は、トランジスタＮ１を介してデータ信号線ＳＤＴｉに対してワイヤードオア論理で接続されている。
【００１６】
電源ＩＣ２は、受信部２１、電源回路２２、およびＮチャネル型のＦＥＴＮ２を含み、トランジスタＮ２は、そのドレインがデータ信号線ＳＤＴｉと接続され、ソースは接地され、ゲートは電源回路２２内の異常検出回路２３と接続されている。すなわち、異常検出回路２３は、トランジスタＮ２を介してデータ信号線ＳＤＴｉに対してワイヤードオア論理で接続されている。
【００１７】
データ信号線ＳＤＴｉによる通信は通常、制御ＩＣ１から各電源ＩＣ２に向かう一方向だけで実行される。すなわち、制御ＩＣ１では送信部１２だけが機能し、トランジスタＮ１をオンオフすることにより、各電源ＩＣ２の電源出力値を設定するためのシリアルデータを送出している。電源ＩＣ２では、その受信部２１がクロック信号ＣＬＫ、異常検知信号ＡＬＴとともに、データ信号線ＳＤＴｉからのＳＤＴ信号を受信して、電源入力Ｖｉｎに基づいて電源回路２２から所定の電源出力ｏｕｔｉを出力するように機能している。そのとき、トランジスタＮ２のゲートは「Ｌ」レベルに保持される。そして、電源ＩＣ２の異常検出回路２３では、例えば出力の短絡などの電源異常が検知されたとき、トランジスタＮ２のゲート電圧を「Ｈ」レベルにして、トランジスタＮ２をオンすることによりデータ信号線ＳＤＴｉを「Ｌ」レベルに落とす。これにより、制御ＩＣ１の受信部１１では電源異常を検知することができる。
【００１８】
ここでは、制御ＩＣ１と各電源ＩＣ２との間にデータ信号線ＳＤＴｉがそれぞれ個別に設けられているので、制御ＩＣ１では直ちにいずれのｃｈ．ｉの電源ＩＣ２に異常が発生したかを識別できる。しかし、データ信号線ＳＤＴｉが各電源ＩＣ２に対する共有のバスラインであるときは、後述する実施の形態２に示すように、制御ＩＣ１から各電源ＩＣ２に送出しているクロック信号ＣＬＫによって、いずれの電源ＩＣで電源異常が生じたのかを特定する必要がある。また、異常検出回路２３は電源回路２２内に一体に設けられている場合を説明したが、必ずしも電源回路２２と一体に設けなくてもよい。
【００１９】
なお、トランジスタＮ１，Ｎ２はＭＯＳＦＥＴに限るものではなく、バイポーラトランジスタ（ＮＰＮトランジスタ）であってもよい。
以上、実施の形態１に係る分散電源管理装置では、分散電源システム１０上に存在している電源ＩＣ２ａ〜２ｃを統括して管理する制御ＩＣ１を設けるとともに、各々の電源ＩＣ２ａ〜２ｃの電源出力値を制御するための通信手段を設けて、この通信手段を停止制御に利用すべく、特定の信号状態を出力停止状態に割り付けている。したがって、各電源ＩＣ２ａ〜２ｃでは、この出力停止状態を識別することにより、新たに信号を増やすことなしに、それぞれの負荷回路に対する電源出力ｏｕｔを停止させることができる。
【００２０】
図４は、実施の形態１に係る分散電源管理装置における電源出力設定時のタイムチャートである。各電源ＩＣ２ａ〜２ｃへの電源出力設定データＳＤＴｘは、４ビットデータＤ０〜Ｄ３に１ビットのパリティＰＴＹを付加して、それぞれ構成されている。クロック信号ＣＬＫは、各電源ＩＣ２ａ〜２ｃでのデータ読み取りのタイミングを決定している。したがって通常動作では、各々の電源ＩＣ２ａ〜２ｃに個別に電源出力設定データＳＤＴｘが送信され、そのデータを電源回路２２の内部レジスタなどにおいてラッチすることによって、すべての電源ＩＣ２ａ〜２ｃの電源出力を同時にオンできる。また、すでに電源出力がオン状態にあっても、新たに電源出力設定データＳＤＴｘが受信され、内部レジスタの設定値が変更されれば、電源出力ｏｕｔの出力値は変更される。
【００２１】
図５は、実施の形態１に係る分散電源管理装置における電源ＩＣの異常検出時のタイムチャートである。動作中にｃｈ１の電源ＩＣ２ａで、その出力が短絡して保護回路が働いたとき、電源ＩＣ２ａの異常検出回路２３とワイヤードオア論理で接続されているデータ信号線ＳＤＴ１は「Ｌ」レベルの状態となって、電源ＩＣ２ａから制御ＩＣ１に対して異常を通知する。電源ＩＣ２ａでは、データ信号線ＳＤＴ１が「Ｌ」レベルの状態になると同時に、その電源出力をオフにする。その後、制御ＩＣ１からの異常検知信号ＡＬＴによって内部レジスタがリセットされたとき、データ信号線ＳＤＴ１からの異常通知が解除される。
【００２２】
なお、電源ＩＣ２ａの初期化により異常通知が解除され、内部レジスタがリセットされた後でも、電源回路２２の保護回路が作動しつづけるので、電源出力ｏｕｔ１はリセット状態を保持する。
【００２３】
図６は、実施の形態１に係る分散電源管理装置において、電源停止時とそれを受け取った正常動作中の電源ＩＣの動作を示すタイムチャートである。電源ＩＣ２ａから制御ＩＣ１に対して異常が通知されると同時に、他の電源ＩＣ２ｂ，２ｃに対しても、データ信号線ＳＤＴ２、ＳＤＴ３が「Ｌ」レベルになる。その後、異常検知信号ＡＬＴが「Ｌ」レベルになるので、電源ＩＣ２ｂ，２ｃでは内部レジスタのリセットと、その電源出力に対するオフが命令される。図６には、電源出力設定データＳＤＴｘが「Ｌ」、かつ異常検知信号ＡＬＴが「Ｌ」になって、電源ＩＣ２の内部レジスタがリセットされ、電源出力がオフされるタイミングを示している。
【００２４】
このようにして、異常が発生した電源ＩＣ２ａの初期化と、それに続いて、停止すべき他の電源ＩＣ２ｂ，２ｃの電源出力を同時にオフすることができる。
図７は、実施の形態１に係る分散電源管理装置における電源出力管理手順を示すタイミング図である。
【００２５】
最初に、電源出力を行う複数の電源ＩＣ２ａ〜２ｃに対して、それらを統括して管理する制御ＩＣ１から電源出力が設定される。通常の動作では、図示しないホストコンピュータから各電源ＩＣ２ａ〜２ｃの電源出力値が制御ＩＣ１に送られ、制御ＩＣ１ではそのデータに従って各々の電源ＩＣ２ａ〜２ｃに対して電源出力値ＳＤＴ１〜ＳＤＴ３を指示する。
【００２６】
電源ＩＣ２ａ〜２ｃは、受け取った電源出力値ＳＤＴ１〜ＳＤＴ３に従い、負荷回路３ａ〜３ｃに対する電源出力を行う。その後は、電源ＩＣ２ａ〜２ｃでは自身の出力している電源の異常を監視し、設定された電源出力値と異なる場合には、制御ＩＣ１に異常信号を送信するようにしている。
【００２７】
いま、ｃｈ１の電源ＩＣ２ａで異常が発生すると、制御ＩＣ１と接続されている通信回線を使って、その電源出力値の異常を制御ＩＣ１に知らせると同時に、自身の電源ＩＣ２ａから出力している電源を切って出力停止状態にする。
【００２８】
制御ＩＣ１は、いずれかの電源ＩＣ２ａ〜２ｃにおける異常が検知されたとき、すべての電源ＩＣ２ａ〜２ｃに対して出力停止命令を送ることにより、分散電源システムは全停止となる。すなわち、それぞれ停止命令を受け取った電源ＩＣ２ａ〜２ｃは、自らの負荷回路３ａ〜３ｃに対する電源出力を停止することにより、制御ＩＣ１に接続されているすべての電源ＩＣ２ａ〜２ｃが同時に停止される。
【００２９】
このように動作する電源出力停止方法では、制御ＩＣ１から各電源ＩＣ２ａ〜２ｃに対して電源出力値データなど電源出力設定データＳＤＴｘ（ｘ＝１，２，３）が個別の電源ＩＣ２ａ〜２ｃ毎に送出されていることに着目して、そのデータ信号線ＳＤＴｉの電圧レベルを「Ｌ」レベルに落として、電源ＩＣ２ａ〜２ｃから制御ＩＣ１に、電源異常を通知するようにしている。これにより、信号線の数を増やすことなく、かつ異常を起こした電源ＩＣがどれであるか、即座に識別できるようになる。
【００３０】
なお、電源出力停止時には、停止すべき電源ＩＣを選択して、所定の電源ＩＣの電源出力だけを停止することも可能である。
（実施の形態２）
実施の形態２に係る分散電源管理装置は、図１に示すものと同様、１つの制御ＩＣ（集積回路装置）１、および多数の電源ＩＣ２ａ，２ｂ，…からなる分散電源システム１０と、機械装置を制御するための上位のマイコン等からなるホストコンピュータ（以下、単にホストという。）２０とから構成され、分散電源システム１０はホスト２０からの指令により集中制御されるとともに、制御ＩＣ１と電源ＩＣ２ａ，２ｂ，…との間も所定の通信回線により接続されている。
【００３１】
図８は、実施の形態２に係る分散電源システムの具体的な構成を示す回路図である。
図８において、制御ＩＣ１に対して例えば３チャネルの電源ＩＣ２ａ〜２ｃが配置された分散電源システムでは、チャネル１（以下、ｃｈ１という。）の電源ＩＣ２ａの出力は３Ｖに設定され、またチャネル２（以下、ｃｈ２という。）の電源ＩＣ２ｂの出力は５Ｖ、チャネル３（以下、ｃｈ３という。）の電源ＩＣ２ｃの出力は１２Ｖにそれぞれ設定されている。
【００３２】
制御ＩＣ１と電源ＩＣ２ａ〜２ｃの間には、各チャネルの共通信号として、クロック信号ＣＬＫと異常検知信号ＡＬＴを制御ＩＣ１から電源ＩＣ２ａ〜２ｃに伝達するための信号線が設けられている。また、各電源ＩＣ２ａ〜２ｃと制御ＩＣ１との間を接続するデータ信号線は、制御ＩＣ１の各電源ＩＣ２ａ〜２ｃに対する共有のバスラインとして設けられ、ＳＤＴ信号ＳＤＴが授受される。なお、分散電源管理装置の具体的な構成については、実施の形態１で説明した図３と同様のものが想定される。
【００３３】
ここでは、制御ＩＣ１で直ちにいずれのｃｈ．ｉの電源ＩＣ２ａ〜２ｃに異常が発生したかを識別するために、各電源ＩＣ２ａ〜２ｃにそれぞれ電源異常を通知するための固有の周波数を割り当て、電源ＩＣ２ａ〜２ｃごとに電源異常の信号となるパルス信号の周波数を異ならせて共有のバスラインを介して通知するようにしている。制御ＩＣ１の受信部１１は、最大のパルス周波数の２倍の周波数で、各電源ＩＣ２ａ〜２ｃからのＳＤＴ信号をサンプリング監視することにより、いずれの電源ＩＣ２ａ〜２ｃで電源異常が生じたのかを特定することができる。
【００３４】
以上、実施の形態２に係る分散電源管理装置では、分散電源システム１０上に存在している電源ＩＣ２ａ〜２ｃを統括して管理する制御ＩＣ１を設けるとともに、各々の電源ＩＣ２ａ〜２ｃの電源出力値を制御するための通信手段として共有のバスラインを設け、このバスラインを停止制御に利用すべく、特定の周波数のパルス信号を出力停止状態に割り付けている。したがって、各電源ＩＣ２ａ〜２ｃでは、この出力停止状態を識別することにより、新たに信号線を増やすことなしに、それぞれの負荷回路に対する電源出力ｏｕｔ１〜３を停止させることができる。
【００３５】
図９は、実施の形態２に係る分散電源管理装置における電源出力設定時のタイムチャートである。ここでは、各電源ＩＣ２ａ〜２ｃへＳＤＴ信号として送信される電源出力設定データは、４ビットデータＤ０〜Ｄ３の最終ビットの後に電源ＩＣ２ａ〜２ｃを特定する識別データＤｓ１，Ｄｓ２が付加され、さらに１ビットのパリティＰＴＹを付加して、それぞれ構成されている。クロック信号ＣＬＫは、各電源ＩＣ２ａ〜２ｃでの電源出力設定データの読み取りタイミングを決定している。したがって通常動作では、共有のバスラインを介して各々の電源ＩＣ２ａ〜２ｃに個別に電源出力設定データが送信できる。また、そのデータを電源回路２２の内部レジスタなどにおいてラッチすることによって、すべての電源ＩＣ２ａ〜２ｃの電源出力を同時にオンできる。さらに、すでに電源出力がオン状態にあっても、新たに設定データが受信されたときには、内部レジスタの設定値が変更されて電源出力ｏｕｔの出力値を変更できる。
【００３６】
図１０は、実施の形態２に係る分散電源管理装置における電源ＩＣの異常検出時のタイムチャートである。動作中にｃｈ１の電源ＩＣ２ａで、その出力が短絡して保護回路が働いたとき、電源ＩＣ２ａの異常検出回路２３とワイヤードオア論理で接続されているデータ信号線からは、正常時のＳＤＴ信号に対して、その最小周期の半分以下の周期でパルス信号が出力されることによって、電源ＩＣ２ａから制御ＩＣ１に対して異常を通知する。
【００３７】
電源ＩＣ２ａでは、データ信号線にパルス信号を送出すると同時に、その電源出力をオフにする。制御ＩＣ１では、この電源ＩＣ２ａの固有の周波数に対して、少なくともその２倍の周波数でＳＤＴ信号をサンプリング監視することによって、各電源ＩＣ２ａ〜２ｃのいずれであるかを特定できる。その後、制御ＩＣ１からの異常検知信号ＡＬＴが「Ｌ」レベルになって、電源ＩＣ２ａの内部レジスタがリセットされたとき、データ信号線への異常通知が解除される。
【００３８】
なお、電源ＩＣ２ａの初期化により異常通知が解除され、内部レジスタがリセットされた後でも、電源回路２２の保護回路が作動しつづけるので、電源出力ｏｕｔ１はリセット状態を保持する。
【００３９】
図１１は、実施の形態２に係る分散電源管理装置において、電源停止時とそれを受け取った正常動作中の電源ＩＣの動作を示すタイムチャートである。電源ＩＣ２ａから制御ＩＣ１に対して異常が通知されると同時に、正常動作中である他の電源ＩＣ２ｂ，２ｃに対しても、共有のデータ信号線から電源ＩＣ２ａの電源異常を通知するパルス信号と「Ｌ」レベルのＳＤＴ信号が順次に供給される。その後、異常検知信号ＡＬＴが「Ｌ」レベルになるので、電源ＩＣ２ｂ，２ｃでは内部レジスタがリセットされ、その電源出力に対するオフが命令される。図１１には、ＳＤＴ信号が「Ｌ」となり、かつ異常検知信号ＡＬＴが「Ｌ」になったとき、電源ＩＣ２ｂ，２ｃの内部レジスタがリセットされ、それらの電源出力がオフされるタイミングを示している。
【００４０】
図１２は、電源ＩＣ２ａとは別の電源ＩＣ２ｂにおける異常検出時のタイムチャートである。
各電源ＩＣ２ａ〜２ｃには、それぞれ電源異常を通知するための固有の周波数が割り当てられている。ここで、電源ＩＣ２ｂには最小のパルス周波数が割り当てられているものとする。制御ＩＣ１では、この電源ＩＣ２ｂの固有の周波数に対して、さらに２倍の周波数でＳＤＴ信号をサンプリング監視するようにしている。したがって、制御ＩＣ１に複数の電源ＩＣ２ａ〜２ｃが共有のバスラインを介して接続されている場合、ＳＤＴ信号としてデータ信号線に送出されたパルス信号の周波数に応じて、制御ＩＣ１側では受信部１１で電源異常の発生した電源ＩＣが即時に特定できる。
【００４１】
このようにして、異常が発生した電源ＩＣ２ｂの電源出力をオフにするとともに、その初期化と、それに続いて停止すべき他の電源ＩＣ２ａ，２ｃの電源出力を同時にオフすることができる。
【００４２】
図１３は、実施の形態２に係る分散電源管理装置における電源出力管理手順を示すタイミング図である。
最初に、電源出力を行う複数の電源ＩＣ２ａ〜２ｃに対して、それらを統括して管理する制御ＩＣ１から電源出力値が設定される。通常の動作では、図示しないホストコンピュータから各電源ＩＣ２ａ〜２ｃの電源出力値が制御ＩＣ１に送られ、制御ＩＣ１ではそのデータに従って、各々の電源ＩＣ２ａ〜２ｃに対して特定されたＳＤＴ信号が電源出力値として指示される。
【００４３】
電源ＩＣ２ａ〜２ｃは、受け取った電源出力値に従い、負荷回路３ａ〜３ｃに対する電源出力を行う。その後は、電源ＩＣ２ａでは自身の出力している電源の異常を監視し、設定された電源出力値と異なる場合には、制御ＩＣ１に異常信号を送信するようにしている。
【００４４】
いま、ｃｈ１の電源ＩＣ２ａで異常が発生すると、制御ＩＣ１の各電源ＩＣ２ａ〜２ｃに対する共有バスとして設けられている通信回線を使って、その電源出力値の異常を制御ＩＣ１に知らせると同時に、自身の電源ＩＣ２ａから出力している電源を切って出力停止状態にする。
【００４５】
制御ＩＣ１は、電源ＩＣ２ａにおける異常が検知されたとき、すべての電源ＩＣ２ａ〜２ｃに対して出力停止命令を送ることにより、分散電源システムを全停止とする。すなわち、それぞれ停止命令を受け取った電源ＩＣ２ｂ，２ｃは、自らの負荷回路３ｂ，３ｃに対する電源出力を停止することにより、制御ＩＣ１に接続されているすべての電源ＩＣ２ａ〜２ｃが同時に停止される。ここでは、電源ＩＣ２ａの電源出力停止時には、電源ＩＣ２ｂ，２ｃのいずれかを選択して、停止すべき所定の電源ＩＣの電源出力だけを停止することも可能である。
【００４６】
上述した実施の形態２では、制御ＩＣ１側の受信部１１のみで電源異常の発生した電源ＩＣを特定するようにしていた。しかし、電源ＩＣ２ａ〜２ｃそれぞれに、データ信号線に送出されたパルス信号の周波数を検出する回路を設けてもよい。これによって、制御ＩＣ１によるＡＬＴ信号を待たないで、即時に必要な電源ＩＣの電源出力を停止することができる。こうすれば、ＡＬＴ信号を送信する信号線を削除できるから、さらに信号線数を低減できる効果がある。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態１に係る分散電源管理装置の構成を示すブロック図である。
【図２】実施の形態１に係る分散電源システムの具体的な構成を示す回路図である。
【図３】分散電源管理装置の具体的な構成の一例を示す図である。
【図４】実施の形態１に係る分散電源管理装置における電源出力設定時のタイムチャートである。
【図５】実施の形態１に係る分散電源管理装置における電源ＩＣの異常検出時のタイムチャートである。
【図６】実施の形態１に係る分散電源管理装置において、電源停止時とそれを受け取った正常動作中の電源ＩＣの動作を示すタイムチャートである。
【図７】実施の形態１に係る分散電源管理装置における電源出力管理手順を示すタイミング図である。
【図８】実施の形態２に係る分散電源システムの具体的な構成を示す回路図である。
【図９】実施の形態２に係る分散電源管理装置における電源出力設定時のタイムチャートである。
【図１０】実施の形態２に係る分散電源管理装置における電源ＩＣの異常検出時のタイムチャートである。
【図１１】実施の形態２に係る分散電源管理装置において、電源停止時とそれを受け取った正常動作中の電源ＩＣの動作を示すタイムチャートである。
【図１２】図１０の電源ＩＣとは別の電源ＩＣにおける異常検出時のタイムチャートである。
【図１３】実施の形態２に係る分散電源管理装置における電源出力管理手順を示すタイミング図である。
【図１４】特許文献１に記載された電源ＡＬＭ監視装置の従来構成を示すブロック図である。
【符号の説明】
【００４８】
１  制御ＩＣ
２ａ，２ｂ，２ｃ  電源ＩＣ
３ａ，３ｂ，３ｃ  負荷回路
１０  分散電源システム
１１，２１  受信部
１２  送信部
２０  ホストコンピュータ
２２  電源回路
２３  異常検出回路
Ｎ１，Ｎ２  Ｎチャネル型のＦＥＴ（電界効果トランジスタ）
【図１】
2005327241.tif 000003
【図２】
2005327241.tif 000004
【図３】
2005327241.tif 000005
【図４】
2005327241.tif 000006
【図５】
2005327241.tif 000007
【図６】
2005327241.tif 000008
【図７】
2005327241.tif 000009
【図８】
2005327241.tif 000010
【図９】
2005327241.tif 000011
【図１０】
2005327241.tif 000012
【図１１】
2005327241.tif 000013
【図１２】
2005327241.tif 000014
【図１３】
2005327241.tif 000015
【図１４】
2005327241.tif 000016