(57)【要約】【課題】従来は、複数の制御部からなる制御系のシステムは、一般利用者が使用するシステムにおいてのソフトウェアの暴走検出が十分に検討されておらず、特にスタンバイ電源を利用した様なシステムでの暴走検出およびその対応はされていなかった。【解決手段】本願発明の表示装置では、スタンバイ電源およびスタンバイ電源からの供給電力で動作する第１の制御部、第１の制御部によって電源の入り切り制御がなされる電源、および当該電源からの供給電力で動作する第２の電源からなる。【選択図】図１
2005223678.tif 000002
【特許請求の範囲】
【請求項１】
スタンバイ電源より電源を供給される第１の制御部、前記第１の制御部より制御される電源部、前記電源部より電源を供給される第２の制御部、ＯＳＤ信号生成手段、前記ＯＳＤ信号生成手段から出力されたＯＳＤ信号を表示する表示手段からなる表示装置であって、前記第１の制御部は前記第２の制御部と相互に通信して動作確認を行い、前記第２の制御部の動作が異常に陥った場合、前記第１の制御部は前記ＯＳＤ信号生成手段に指示して、電源スイッチの再投入を促すメッセージ画面を表示手段に表示させることを特徴とする表示装置。
【請求項２】
電源スイッチの再投入を促すメッセージ画面に代えて、リモコンの任意キー押下を促すメッセージ画面を出すことを特徴とする請求項１記載の表示装置。
【請求項３】
異常状態に陥ったことを第１の制御部に付随する記憶部に記憶させ、第２の制御部の立ち上がり時に第１の制御部から第２の制御部にその内容を示すことを特徴とする請求項１または請求項２記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算処理を行う中央処理装置（以下ＣＰＵ）等の制御部を複数有して構成される表示装置に関するものである。
【背景技術】
【０００２】
従来の複数の制御部を用いた装置における暴走検出を引用例を用いて説明する。
【０００３】
例えば、特開平５−８１２２２号公報では、２ＣＰＵの動作監視方法に関する発明が記載されており、メインＣＰＵ、サブＣＰＵ、ウオッチドッグタイマ回路、ゲート回路から構成され、サブＣＰＵが暴走した場合は、メインＣＰＵがそれを検出し、サブＣＰＵにゲート回路を介してリセットをかける。メインＣＰＵが、暴走した場合は、ウオッチドッグタイマ回路により暴走が検出され、メインＣＰＵに直接リセットがかけられ、サブＣＰＵには、ウオッチドッグタイマ回路よりゲート回路を介してリセットがかけられる構成を取っている。
【０００４】
例えば特開平６−１７５９９２号公報では、第１の制御部がコマンド信号を用いて第２の制御部を制御する構成を取り、第２の制御部では、その動作状態を示すためにいわゆるウオッチドッグパルスを監視部に対して出力する。監視部は、そのパルス幅より第２の制御部の異常状態を検出すると、直ちに、制御部１に異常検知信号を送出する。制御部１は、異常検知信号を入力すると制御部２に対して有効なリセット処理を行い、制御部２に含まれるＲＡＭのデータの補修管理を行う。
【特許文献１】特開平５−８１２２２号公報
【特許文献２】特開平６−１７５９９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のような、複数のＣＰＵの監視方法あるいは、制御装置では、メイン側が暴走した時の対応が考えておられず、特に映像音声を処理する表示装置においては、取り込んだデータの有用性等が考慮された動作監視方法とは言えない。
【０００６】
また、データを取り込むためのスタンバイ電源対応等におけるメインＣＰＵ、サブＣＰＵの通電状態を考慮した暴走検出にはなっておらず従来の様な暴走管理では、利用者に不安を与えるリセット等がかけられることになり好ましいとは言えない。
【０００７】
本願発明は、これらの課題を解決した表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本願発明の表示装置では、スタンバイ電源およびスタンバイ電源からの供給電力で動作する第１の制御部、第１の制御部によって電源の入り切り制御がなされる電源、および当該電源からの供給電力で動作する第２の電源からなる。
【発明の効果】
【０００９】
従来のような、複数のＣＰＵの監視方法あるいは、制御装置では、メイン側が暴走した時の対応が考えておられず、特に映像音声を処理する表示装置においては、取り込んだデータの有用性等が考慮された動作監視方法とは言えず、また、データを取り込むためのスタンバイ電源対応等におけるメインＣＰＵ、サブＣＰＵの通電状態を考慮した暴走検出にはなっておらず従来の様な暴走管理では、利用者に不安を与えるリセット等がかけられることになり好ましいとは言えなかった。また、一般利用者が利用する機器における暴走検出としては、ユーザーフレンドリーな機能構成等が配慮されたものにはなっていなかった。
【００１０】
本願発明にかかる表示装置は、メインＣＰＵが暴走した場合においても、サブＣＰＵがＯＳＤ表示やメインＣＰＵの電源リセットを行うことにより、機器の状況を把握できるとともに、すばやく復帰させることが出来る。
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
図１において、第１の制御部として機能するサブＣＰＵ１、サブＣＰＵ１に電力を供給するスタンバイ電源２、サブＣＰＵ１にリセット信号を出力するリセット回路３、ユーザーの入力手段としてとして用いられるリモコン（図示せず）あるいは本体に付随してなるユーザーインタフェース部として機能するキー入力部（図示せず）からの信号のインターフェースとなるリモコンＩ／Ｆ４、主電源の電源の入り切りを行うスイッチ部である主電源ＳＷ５、サブＣＰＵ２に付随してなるオンスクリーンディスプレイ（ＯＳＤ）信号の生成を行うＯＳＤ６、その入り切りをサブＣＰＵ１で制御されかつデジタル放送処理をおこなうブロックに電源を供給する電源部７、を有する。
【００１２】
さらに、第２の制御部として機能するメインＣＰＵ１１、電源７からの入力電源よりリセット信号を発生させるリセット回路１２、ＢＳ放送を受信するためのＢＳアンテナ２１、メインＣＰＵ１１およびリセット回路１２を含むデジタル放送処理部３０を有する。このデジタル放送処理部３０の詳細は、第２図で説明する。
【００１３】
さらに、デジタル放送処理部３０で処理された映像信号・音声信号と例えばＤＶＤ（デジタル・バーサタイル・ディスク）プレーヤ、ビデオデッキあるいは、地上放送等の別系統からの映像信号・音声信号とを切り替えるためのＡＶスイッチとして機能するＡＶＳＷ３１、切り替えられた映像信号を適切な例えばＲＧＢの映像信号に調整・変換するためのＲＧＢプロセッサ３２、表示するに最適な信号形態に変換するドライバ部３３、ＣＲＴ（ブラウン管）、ＬＣＤ（液晶ディスプレイ）、ＰＤＰ（プラズマディスプレイパネル）あるいはその他のディスプレイ３４を有する。
【００１４】
図２は、本願発明の第２の制御部が制御する一実施例としてのＢＳデジタル放送表示装置のブロック図である。
【００１５】
図１で、デジタル放送処理部３０の構成要素としてメインＣＰＵ１１、リセット回路１２を代表として紹介しているが、さらに以下に示すものが機能として含まれる。
【００１６】
図２において、選局および８ＰＳＫ復調を行うＦＥ（フロントエンド）２２、前記ＦＥ２２からのトランスポート・ストリームであるＭＰＥＧ２−ＴＳをトランスポート・デコードし、かつデ・スクランブルするＴＤＤＳ２３、ＴＤＤＳ２３のワークエリアであるＲＡＭ２４、ＴＤＤＳ２３からの映像・音声ストリームであるＭＰＥＧ２−ＡＶをデコードするためのＡＶデコーダ２５、ユーザーインターフェースとして画面にオンスクリーンを表示を行うＯＳＤ２６、ＡＶデコーダ２５およびＯＳＤ２６を主要構成要素とし動機発生機能、音声フィルタ、その他からなるシグナルプロセッサ２７、シグナルプロセッサ２７のワークエリアとして機能するＲＡＭ２８、ＡＶデコーダ２５からの映像信号にＯＳＤ２６からのオンスクリーン信号を加算する加算機２９を有する。
【００１７】
以下、図１および図２を用いて説明する。メインＣＰＵ１１は、通常のマイコンシステムなどと同様にプログラム部であるＦＲＡＳＨ・ＲＯＭ１３に記録されたプログラムによって動作し、適時ワークＲＡＭとしてＲＡＭ１４が使用される。
【００１８】
ユーザーのリモコン操作によって任意のＢＳデジタル放送局が選択される場合、まずリモコンＩ／Ｆ４を介してその情報が、サブＣＰＵ２に送られ、サブＣＰＵ２は、そのリモコンキーコードを判別しメインＣＰＵ１１に転送する。メインＣＰＵ１１は、その内容を判別して、ＦＥ２２を制御することによりＢＳアンテナ２１より受診された情報より所望の局を選局する。より具体的に言うと１トランスポンダーを選局する。選局された局からの８ＰＳＫデータはさらにＦＥ２２内でデコードされトランスポート・ストリームであるＭＰＥＧ２−ＴＳに変換される。
【００１９】
ＴＤＤＳ２３ではこのＭＰＥＧ２−ＴＳをＲＡＭ２４を用い展開し、デコード、デ・スクランブル等の処理を行い、映像・音声情報は、ストリーム信号ＭＰＥＧ−ＡＶとしてシグナルプロセッサ２７内のＡＶデコーダ２５に送られる。データ放送コンテンツ、番組配列情報、字幕情報などの文字図形情報は、ＴＤＤＳ２３から出力され、同様に処理されメインＣＰＵ１１でデコードされる。
【００２０】
シグナルプロセッサ２７内では、ＭＰＥＧ２−ＡＶ信号は、ＡＶデコーダ２５によってＭＰＥＧ２のファイルとレベルに応じた信号にデコードされる。デコードされた信号は、規格に応じた同期のレベルに応じた映像信号として、あるいは、音声信号として出力される。ＯＳＤ２６は、読み出される映像信号と同期した同期信号を基準として、ユーザーのリモコン入力に応じたオンスクリーン信号を出力する。ＯＳＤ２６から出力されたオンスクリーン信号は、ＡＶデコーダ２５からの映像信号と加算機２９にて加算される。この映像信号およびは、シグナルプロセッサ２７さらには、デジタル放送処理部３０よりＡＶＳＷ３１に出力される。ＡＶＳＷ３１は、デジタル放送処理部３０から映像信号および音声信号、あるいは別系統からの映像信号および音声信号を切り替えて出力する。出力された映像信号は、ＲＧＢプロセッサ３２に出力され、表示に適した映像信号に調整更に変換され映像信号のドライバ３３に出力され、対応するディスプレイ３４に応じた適切な信号形態に変換出力され、ディスプレイ３４上に表示される。同様に音声信号は、プリアンプ（図示せず９）に出力される。
【００２１】
以上の様な各種処理は、主としてメインＣＰＵ１１にて処理される。このため、メインＣＰＵ１１は、一般的な高機能パーソナルコンピュータに匹敵する処理を行うことになる。
【００２２】
このため複雑なプログラムがＦＬＡＳＨ・ＲＯＭ１３に格納される。
【００２３】
つまり、２００３年の夏現在、一般的に使用されているパーソナルコンピュータと同様にこのＣＰＵ１１を動作させるためにＦＬＡＳＨ・ＲＯＭ１３に格納されるプログラムは、
プログラムの処理が、暴走すること、あるいは、フリーズすること、さらには、ハングアップするという危険性も残念ながら孕んでいる。
【００２４】
一方、この複数の制御部であるサブＣＰＵ１とメインＣＰＵ１１の立ち上がりについても説明する。
【００２５】
主電源ＳＷ５が、切りから入りの状態になるとスタンバイ電源２が立ち上がる。スタンバイ電源２は、リセット回路３およびサブＣＰＵ１に対して通電を行う。図示しないが、サブＣＰＵ１の周辺回路に対しても同様に通電を行う。通電開始時、リセット回路３は、
電源の立ち上がりに応じて、適切に遅延して立ち上がるリセット信号をサブＣＰＵ１に供給する。このリセット信号によりサブＣＰＵ１は適切に立ち上がる。
【００２６】
サブＣＰＵ１は、電源７に対して電源７に付随するスイッチ機能に対して入り切り制御を行う。サブＣＰＵ１は、主電源ＳＷ５の切りから入りの状態変化、あるいは、リモコンＩ／Ｆ４からの電源オン情報によって、電源７に対し入りの状態を要求する。すると電源７は、通電状態へと立ち上がり、デジタル放送処理部３０およびその周辺回路に電源供給を行う。リセット回路１２は、電源の立ち上がりに応じて、適切に遅延して立ち上がるリセット信号をメインＣＰＵ１１に供給する。このリセット信号によりメインＣＰＵ１１は適切に立ち上がる。
【００２７】
サブＣＰＵ１は、先に立ち上がり、メインＣＰＵ１１に対して通信要求を行い、メインＣＰＵ１１からの応答を待つ。つまりサブＣＰＵ１は、いわゆるスタンバイマイコンとしても機能する。サブＣＰＵ１は、スタンバイマイコンとして機能するとともに、リモコンＩ／Ｆ部４からのリモコンキーコードの判別解析転送、さらには周辺のデバイスＬＳＩ（図示せず）等の制御を行い、表示装置としてのメイン処理は、メインＣＰＵ１１にゆだねる。
【００２８】
サブＣＰＵ１は、さらに適時、メインＣＰＵ１１と通信を行うことでメインＣＰＵ１１の正常動作を監視する。
【００２９】
メインＣＰＵ１１は、先に述べたように複雑なプログラムを元に動作している。
【００３０】
このため、デジタル放送のストリーム信号の処理とユーザーのキーコードの組み合わせにより、暴走、フリーズあるいはハングアップの危険を孕んでいる。もし、メインＣＰＵ１１がこのような状態に陥った際、サブＣＰＵ１は、通信により常にその動作を監視しており、サブＣＰＵ１とメインＣＰＵ１１が正常通信できない状況を判別すると、サブＣＰＵ１は、ＯＳＤ６を起動させ、ＲＧＢプロセッサ３２に対し、図３に示すような異常状態を示すメッセージを直ちに表示させるための信号を送出する。ＯＳＤ６からのオンスクリーン信号は、ＡＶＳＷ３１がどちらを選択しているかにかかわらず優先してＲＧＢプロセッサ３２に対して機能し、このＯＳＤ６からの信号が、ドライブ３３を介しディスプレイ３４に表示される。この時の処理状況のフロー図を図４に示す。
【００３１】
なお、本実施の形態では、図３に示すように本体の電源ＳＷ（主電源ＳＷ５）の再投入を指示するＯＳＤとしたが、図５に示すようなリモコンの電源ＳＷの再投入を指示するＯＳＤとしても同様の効果を得られる事は明らかである。
【００３２】
（実施の形態２）
サブＣＰＵ１は、ＯＳＤ６を起動させ図３のメッセージを出すのと同様に、サブＣＰＵ１に付随する不揮発性メモリ部（図示せず）に異常状態下であることを記録する。
【００３３】
ユーザーが、ＯＳＤ６のメッセージに対して、主電源ＳＷ５を切り、入りするとスタンバイ電源２が立ち上がり、リセット回路３よりリセット信号が出力され、サブＣＰＵ１が立ち上がる。サブＣＰＵ１は、異常状態下立ち上がりを認識し、立ち上がり後直ちに、電源７を入り状態に制御する。電源７の立ち上がりとともにリセット回路１２が立ち上がり、メインＣＰＵ１１が立ちあがる。サブＣＰＵ１は、立ち上がったメインＣＰＵ１１に対して異常状態下立ち上がりであることを通信により伝える。メインＣＰＵ１１は、その情報により、データ類の破損等に対応した初期化処理を行う。
【００３４】
（実施の形態３）
サブＣＰＵ１は、ＯＳＤ６を起動させ図５のメッセージを出すのと同様に、サブＣＰＵ１に付随する不揮発性メモリ部（図示せず）に異常状態下であることを記録する。
【００３５】
ユーザーが、ＯＳＤ６のメッセージに対して、リモコンの電源ＳＷを押下するとサブＣＰＵ１は、電源７を任意時間切り状態にした後、入り状態に制御する。電源７の立ち上がりとともにリセット回路１２が立ち上がり、メインＣＰＵ１１が立ちあがる。サブＣＰＵ１は、立ち上がったメインＣＰＵ１１に対して異常状態下立ち上がりであることを通信により伝える。メインＣＰＵ１１は、その情報により、データ類の破損等に対応した初期化処理を行う。
【産業上の利用可能性】
【００３６】
本発明に係る表示装置は、メインＣＰＵが暴走した場合においても、サブＣＰＵがＯＳＤ表示やメインＣＰＵの電源リセットを行うことにより、機器の状況を把握できるとともに、すばやく復帰させる表示装置を提供することが出来る効果を有し、ＣＰＵ等の制御部を複数有して構成される表示装置に有用である。
【図面の簡単な説明】
【００３７】
【図１】本発明における表示装置の基本構成を示す図
【図２】同表示装置の詳細な構成を示すブロック図
【図３】メッセージ画面表示例を示す図
【図４】サブＣＰＵ１における動作のフロー図
【図５】メッセージ画面表示例を示す図
【符号の説明】
【００３８】
１    サブＣＰＵ１
２    スタンバイ電源
３    リセット回路
４    リモコンＩ／Ｆ
５    主電源ＳＷ
６    ＯＳＤ
７    電源
１１    メインＣＰＵ
１２    リセット回路
１３    ＦＬＡＳＨ・ＲＯＭ回路
１４    ＲＡＭ
２１    ＢＳアンテナ
２２    ＦＥ
２３    ＴＤＤＳ
２４    ＲＡＭ
２５    ＡＶデコーダ
２６    ＯＳＤ
２７    シグナルプロセッサ
２８    ＲＡＭ
３０    デジタル信号処理部
３１    ＡＶＳＷ
３２    ＲＧＢプロセッサ
３３    ドライバ
３４    ディスプレイ
【図１】
2005223678.tif 000003
【図２】
2005223678.tif 000004
【図３】
2005223678.tif 000005
【図４】
2005223678.tif 000006
【図５】
2005223678.tif 000007