(57)【要約】【課題】高密度化したことに対する配線自由度向上、ＧＮＤ電源の確保、および放熱信頼性に対応する。【解決手段】リードフレーム１における放熱板およびダイパッド２ａの表面側に第１の半導体チップ３ａを接着ペースト４ａで接着し、第１の半導体チップ３ａの素子面上に第２の半導体チップ３ｂを、その底面側で接着シート４ｂを介してダイボンディングする。封止樹脂６による外囲モールドを行い、２チップを１パッケージ化する。放熱性を高めるため、第１の半導体チップ３ａの裏面と接着される放熱板およびダイパット２ａを半導体パッケージに収まる体積で設置する。さらにインナーリード部１ａからの放熱性を高める必要から、第１の半導体チップ３ａの真下にオーバーラップさせるため、放熱板およびダイパット２ａに凸部を設けて、インナーリード部１ａと第１の半導体チップ３ａの裏面が電気的に接触しないように間隔をあける。【選択図】図１
2005203609.tif 000002
【特許請求の範囲】
【請求項１】
電気的接続を得るためのリードフレームと、前記リードフレームに接続された放熱板と、前記放熱板に少なくとも１つ以上搭載される半導体チップとを備え、前記半導体チップにおける１つの裏面を、前記放熱板主面上の一部に設けられた凸部上に搭載し、かつ前記リードフレームのインナーリード部に接触させずにオーバーラップするように配設したことを特徴とする半導体装置。
【請求項２】
前記放熱板に接地配線したことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記放熱板を少なくとも２つ以上に分割して構成したことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記放熱板に対して、前記半導体チップあるいは前記インナーリード部からワイヤ配線したことを特徴とする請求項１，２または３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの半導体チップをパッケージに搭載してなる半導体装置に関するものである。
【背景技術】
【０００２】
現在、標準化した表面実装型の半導体パッケージの技術は、銅（Ｃｕ）合金または鉄−ニッケル（Ｆｅ−Ｎｉ）系合金のリードフレームのダイパッド部分に半導体チップがダイボンディングにより搭載され、半導体チップのボンディングパッド（電極パッド）とリードフレームのリード部の先端とが金（Ａｕ）線等の金属細線でワイヤーボンディングされ、所定の形状を有する金型にて樹脂モールドされてパッケージ体が構成されたものである（特許文献１参照）。
【０００３】
以下、従来の表面実装型の半導体装置について図面を参照しながら説明する。
【０００４】
図５は従来の半導体装置における要部の構成を示す断面図である。
【０００５】
図５に示すように、従来の半導体装置は、リードフレーム１のダイパッド２の部分に半導体チップ３が接着剤４を介してダイボンディングにより搭載され、半導体チップ３のボンディングパッド（図示せず）とリードフレーム１のインナーリード部１ａの先端とが金属細線（金線）５でワイヤーボンディングされて電気的接続がなされ、所定の形状を有する金型にて封止樹脂６でモールドされる。そして樹脂封止し、樹脂の硬化後は、金型から取り出された半導体装置のリードフレーム１のアウターリード部１ｂが、リードフォーミング金型にて所定のリード形状に加工されたものである。
【０００６】
なお、半導体装置が完成した後は、電気的接続あるいは信号検査，信頼性試験が行われ、良品判定された製品は梱包出荷される。
【０００７】
近年、ＬＳＩの発達はメモリ／ロジック混載あるいはアナログ／デジタル混載が急速に進行しているが、市場のコスト競争力はさらに進み、今や単に１チップ化しチップ拡散プロセスにより混載化することは、市場競争に勝つ条件ではなくなってきている。
【０００８】
そこで、最適なチップを選択し、複数の半導体チップを１パッケージ化する方が、混載により１チップ化するよりは、利益を上げる可能性が出てきた。その例としてチップ積層タイプの半導体装置がある。
【０００９】
チップ積層タイプの半導体装置は、リードフレームのダイパッド上に第１の半導体チップがダイボンディングされ、その上に第２の半導体チップがダイボンディングされた後、金属細線により各インナーリード部とのワイヤーボンドと、封止樹脂による外囲のモールドがなされて２チップ以上を１パッケージとしていた。
【特許文献１】特開平８−５５９３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前記従来の半導体装置において、特にチップ積層タイプの半導体装置では、あえて複数の半導体チップを搭載するため、より半導体装置内部が高密度し、信頼性低下が懸念されている。
【００１１】
本発明は、前記従来の課題を解決し、高密度化したことに対する配線自由度向上、あるいはＧＮＤ電源の確保、および放熱信頼性に対応することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記目的を達成するため、本発明の半導体装置は、電気的接続を得るためのリードフレームと、前記リードフレームに接続された放熱板と、前記放熱板に少なくとも１つ以上搭載される半導体チップとを備え、前記半導体チップにおける１つの裏面を、前記放熱板主面上の一部に設けられた凸部上に搭載し、かつ前記リードフレームのインナーリード部に接触させずにオーバーラップするように配設したものであって、放熱板とインナーリード部との接続部を大きく取り、かつ放熱するチップ裏面をインナーリード部上にオーバーラップさせることで放熱効果を高めることができ、放熱板はチップサイズの制約を受けないので、ＧＮＤ電源を確保しやすく、放熱板を２つ以上に分割することにより、チップ間配線あるいはＩ／Ｏピンの自由度が向上し、チップ設計がしやすくなる。
【発明の効果】
【００１３】
本発明によれば、消費電力の大きいチップの放熱性を高めることができ、電子機器の使用温度環境制限を緩和する効果がある。そして、放熱板とインナーリード部との接続部を大きく取り、かつ放熱するチップ裏面をインナーリード部上にオーバーラップさせることによって、放熱効果を高めることができ、放熱板はチップサイズの制約を受けないため、ＧＮＤ電源を確保しやすく、放熱板を２つ以上に分割することにより、チップ間配線あるいはＩ／Ｏピンの自由度が向上し、チップ設計がしやすくなる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の半導体装置の実施形態について図面を参照しながら説明する。なお、以下の説明において、図５にて説明した部材に対応する部材には同一符号を付した。
【００１５】
図１は本発明の実施形態１の半導体装置の構成を説明するための断面図であり、２チップ積層型の半導体装置を例示している。
【００１６】
図１において、実施形態１の半導体装置は、リードフレーム１における放熱板およびダイパッド２ａの表面側に第１の半導体チップ３ａが接着ペースト４ａで接着され、その第１の半導体チップ３ａの素子面上に第２の半導体チップ３ｂが、その底面側で接着シート４ｂを介してダイボンディングされた構造であり、金属細線（金線）５により第１，第２の半導体チップ３ａ，３ｂと、リードフレーム１の各インナーリード部１ａとが電気的に接続され、封止樹脂６による外囲のモールドがなされて２チップを１パッケージ化している。
【００１７】
実施形態１では、放熱性を高めるため、第１の半導体チップ３ａの裏面と接着される放熱板およびダイパット２ａが、半導体パッケージに収まる体積で設置されて、放熱効果を生じており、しかもインナーリード部１ａからの放熱性を高めるため、第１の半導体チップ３ａの真下にオーバーラップさせるため、放熱板およびダイパット２ａに凸部を設けて、インナーリード部１ａと第１の半導体チップ３ａの裏面が電気的に接触しないよう間隔をあけている。
【００１８】
さらに、インナーリード部１ａと放熱板およびダイパット２ａを接着テープ４ｃで固定することにより、インナーリード部１ａからの放熱効果を高めている。放熱板およびダイパット２ａの厚さは、インナーリード部１ａの厚さにかかわらず任意の厚さを選択することにより、成型時の封止樹脂６による収縮バランスを最適化することができるので、複数のチップ積層パッケージタイプで高放熱性要求に応えるリードフレームとして汎用性が高く、さらに搭載するチップサイズがインナーリードエリアで限定されにくいため、１つのリードフレームとしての許容チップサイズ範囲を広くすることができる。
【００１９】
図２は本発明の実施形態２の半導体装置の構成を説明するための断面図であり、２チップ積層型の半導体装置を例示しており、実施形態２では、放熱板およびダイパット２ｂに対してＧＮＤ接続している点が実施形態１と異なる。
【００２０】
実施形態２では、放熱板およびダイパット２ｂにＧＮＤ電源を配線するために、第１の半導体チップ３ａの裏面と接着される放熱板およびダイパット２ｂが、半導体パッケージに収まる体積で設置され、しかもインナーリード部１ｂからの放熱性を高めるため、第１の半導体チップ３ａの真下にオーバーラップさせるため、放熱板およびダイパット２ａに凸部を設け、インナーリード部１ａと第１の半導体チップ３ａの裏面が電気的に接触しないよう間隔をあけている。
【００２１】
さらに、インナーリード部１ａと放熱板およびダイパット２ｂを接着テープ４ｃで固定することにより、インナーリード部１ａからの放熱効果を高めている。放熱板およびダイパット２ｂへインナーリード部１ｂから任意にＧＮＤ電源を取るために、インナーリード部１ａのリード間にワイヤーボンドエリアを設けている。
【００２２】
図３は本発明の実施形態３の半導体装置の構成を説明するための図であり、（ａ）は断面、（ｂ）は放熱板およびダイパット部分の平面図であって、チップ積層型の半導体装置を例示しており、実施形態３では、放熱板およびダイパット２ｃへインナーリード部１ｃと、第１の半導体チップ３ａからの接続を行っている点が実施形態１と異なる。
【００２３】
実施形態３では、内部配線とＩ／Ｏピンの配置の自由度を上げるために、第１の半導体チップ３ａの裏面と絶縁接着される放熱板およびダイパット２ｃが、半導体パッケージに収まる体積で設置されており、しかもインナーリード部１ａからの放熱性を高めるため、第１の半導体チップ３ａの真下にオーバーラップさせるため、放熱板およびダイパット２ｃに凸部を設け、インナーリード部１ａと第１の半導体チップ３ａの裏面が電気的に接触しないよう間隔をあけている。さらに、インナーリード部１ａと放熱板およびダイパット２ｃを接着テープ４ｃで固定することにより、インナーリード部１ａからの放熱効果を高めている。
【００２４】
図４は本発明の実施形態４の半導体装置の構成を説明するための断面図であり、３チップ積層型の半導体装置を例示しており、実施形態４では、放熱板およびダイパットを分割して、放熱板およびＧＮＤ接続できるダイパット２ｄと、第３の半導体チップ３ｃから絶縁分離されたダイパット２ｅとを備えたものである。
【００２５】
実施形態４では、放熱板およびダイパットに対してインナーリード部１ａあるいは半導体チップ３ａから任意の配線を可能にするために、放熱板およびダイパット２ｄ，２ｅを複数（本例では２つ）に分割している。
【産業上の利用可能性】
【００２６】
本発明は、半導体チップをパッケージに搭載してなる半導体装置に適用され、特に複数の半導体チップをパッケージに搭載したチップ積層タイプの半導体装置に用いて有効である。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態１の半導体装置の構成を説明するための断面図
【図２】本発明の実施形態２の半導体装置の構成を説明するための断面図
【図３】本発明の実施形態３の半導体装置の構成を説明するための図であり、（ａ）は断面、（ｂ）は放熱板およびダイパット部分の平面図
【図４】本発明の実施形態４の半導体装置の構成を説明するための断面図
【図５】従来の半導体装置における要部の構成を示す断面図
【符号の説明】
【００２８】
１  リードフレーム
１ａ  インナーリード部
１ｂ  アウターリード部
２ａ，２ｂ，２ｃ，２ｄ，２ｅ  放熱板およびダイパッド
３a，３ｂ  半導体チップ
４ａ  接着ペースト
４ｂ  接着シート
４ｃ  接着テープ
５  金線
６  封止樹脂
【図１】
2005203609.tif 000003
【図２】
2005203609.tif 000004
【図３】
2005203609.tif 000005
【図４】
2005203609.tif 000006
【図５】
2005203609.tif 000007