(57)【要約】【課題】  軽負荷時に発生する不要なスイッチングを最少化し，効率を向上させることができるＤＣ−ＤＣコンバータおよびその制御方法を提供する。【解決手段】  直流電源入力を所定の直流電源に変換し負荷に供給するＤＣ−ＤＣコンバータにおいて，互いに直列連結した一対のスイッチが複数，並列接続され，入力される直流電源の供給を断続するスイッチング部１０，２０，３０と，上記負荷に流れる負荷電流を感知する電流感知部４６と，上記電流感知部で感知された負荷電流の大きさによって，イネーブルされる上記スイッチの数を変更するように上記スイッチング部を制御する制御部５０とを含むことを特徴とする，ＤＣ−ＤＣコンバータが提供される。【選択図】    図３
2005287293.tif 000002
【特許請求の範囲】
【請求項１】
直流電源入力を所定の直流電源に変換し負荷に供給するＤＣ−ＤＣコンバータにおいて：
互いに直列連結した一対のスイッチが複数，並列接続され，入力される直流電源の供給を断続するスイッチング部と；
前記負荷に流れる負荷電流を感知する電流感知部と；
前記電流感知部で感知された負荷電流の大きさによって，イネーブルされる前記スイッチの数を変更するように前記スイッチング部を制御する制御部と；
を含むことを特徴とする，ＤＣ−ＤＣコンバータ。
【請求項２】
前記制御部は，前記スイッチを駆動するためのＰＷＭ信号を生成し，前記負荷電流の大きさに従ってイネーブルされる前記スイッチの数を変更するように前記ＰＷＭ信号を前記スイッチに選択的に供給することを特徴とする，請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記制御部は，
前記ＰＷＭ信号，および，前記負荷電流の大きさによって前記スイッチをイネーブル／ディスエーブルさせるためのイネーブル／ディスエーブル信号，を生成するＰＷＭ制御部と；
前記ＰＷＭ制御部が生成した前記ＰＷＭ信号を所定個数のスイッチに伝達するＰＷＭ信号ラインと；
前記ＰＷＭ制御部からの前記ＰＷＭ信号と前記イネーブル／ディスエーブル信号との論理積をとって，残りの他のスイッチに各々出力する，少なくとも一つの論理ロジックと；
を含むことを特徴とする，請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記制御部は，前記負荷電流の大きさが小さいほどイネーブルされる前記スイッチの数を減少させ，前記負荷電流の大きさが大きいほどイネーブルされる前記スイッチの数を増加させることを特徴とする，請求項１〜３のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項５】
直流電源入力を所定の直流電源に変換し負荷に供給するＤＣ−ＤＣコンバータの制御方法において：
互いに直列連結した一対のスイッチが複数，並列接続され，入力される直流電源の供給を断続するスイッチング部を予め設ける段階と；
前記負荷に流れる負荷電流を感知する段階と；
前記感知段階で感知された負荷電流の大きさによって，イネーブルされる前記スイッチの数を変更するように前記スイッチング部を制御する段階と；
を含むことを特徴とする，ＤＣ−ＤＣコンバータの制御方法。
【請求項６】
前記スイッチング部を制御する段階は，
前記スイッチを駆動するためのＰＷＭ信号を生成する段階と；
前記負荷電流の大きさに従って，前記ＰＷＭ信号を前記スイッチに選択的に供給する段階と；
を含むことを特徴とする，請求項５に記載のＤＣ−ＤＣコンバータの制御方法。
【請求項７】
前記スイッチング部を制御する段階は，前記負荷電流の大きさが小さいほどイネーブルされる前記スイッチの数を減少させ，前記負荷電流の大きさが大きいほどイネーブルされる前記スイッチの数を増加させる段階を含むことを特徴とする，請求項５または６のいずれか１項に記載のＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，ＤＣ−ＤＣコンバータおよびその制御方法に係り，より詳しくは，軽負荷時に発生する不要なスイッチングを最少化し効率を向上させることが可能なＤＣ−ＤＣコンバータおよびその制御方法に関する。
【背景技術】
【０００２】
一般に，ＤＣ−ＤＣコンバータは，外部から入力される直流電源を，負荷から要求される所定の直流電源に変換する。このようなＤＣ−ＤＣコンバータには入力直流電源を昇圧するブースト型（ｂｏｏｓｔ  ｔｙｐｅ）コンバータと，入力直流電源を降圧するバック型（ｂｕｃｋ  ｔｙｐｅ）コンバータなどがある。
【０００３】
従来のバック型コンバータとして，以下に同期型バックコンバータ（ｓｙｎｃｈｒｏｎｏｕｓ  ｂｕｃｋ  ｃｏｎｖｅｒｔｅｒ）を例に挙げて説明する。
【０００４】
同期型バックコンバータは，図１に示されているように，制御部（図示せず）から出力されるＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号により交番的に動作し，入力直流電源（ＶＩＮ）供給を断続する一対のスイッチ３００，３０２と，スイッチ３００，３０２の間の共通ノード（ｃｏｍｍｏｎ  ｎｏｄｅ）に接続されたインダクタ３１６と，インダクタ３１６と接地との間に接続されたキャパシタ３１８とを含んで構成される。
【０００５】
上記のように構成された同期型バックコンバータの動作過程を以下に説明する。
【０００６】
同期型バックコンバータは各スイッチ３００，３０２のターンオン／ターンオフの状態によって２種類モードで動作する。
【０００７】
第１モードは，上側スイッチ３００がターンオンされ，下側スイッチ３０２がターンオフされる時の動作モードであって，入力端からの直流電源（ＶＩＮ）がインダクタ３１６に印加されることによってインダクタ３１６に流れる電流は増加し，これによってインダクタ３１６にはエネルギーが蓄積され，それと共に，上記エネルギーが出力端に伝達され出力電圧（Ｖｏｕｔ）が増加する。
【０００８】
第２モードは，上側スイッチ３００がターンオフされ，下側スイッチ３０２がターンオンされる時の動作モードであって，ここでは，インダクタ３１６およびキャパシタ３１８を通じた閉回路が形成される。このとき，インダクタ３１６に流れる電流は，上側スイッチ３００が次の周期でターンオンされる時まで閉回路を通じて流れ続け，減少するので，出力電圧（Ｖｏｕｔ）は減少する。
【０００９】
上記の動作原理に基づいて，図示されていない制御部は，負荷３２０に出力される出力電圧（Ｖｏｕｔ）を感知し，出力電圧（Ｖｏｕｔ）が低いと，上側スイッチ３００の導通時間を増やし，下側スイッチ３０２の導通時間を減らして出力電圧（Ｖｏｕｔ）を増加させ，出力電圧（Ｖｏｕｔ）が高いと，上側スイッチ３００の導通時間を減らし，下側スイッチ３０２の導通時間を増やして出力電圧（Ｖｏｕｔ）を減少させる。つまり，制御部は出力電圧（Ｖｏｕｔ）に応じて各スイッチ３００，３０２に出力されるＰＷＭ信号のデューティ比（ｄｕｔｙ  ｒａｔｉｏ）を調整し，負荷３２０に一定の電圧を供給する。
【００１０】
ここで，上側スイッチ３００と下側スイッチ３０２が同時にターンオンされ入力端から接地に向かって電流が流れていく現象（ｓｈｏｏｔ  ｔｈｒｏｕｇｈあるいはａｒｍ  ｓｈｏｒｔ）を防止するため，上側スイッチ３００と下側スイッチ３０２との間におけるインバータ３１４以降に遅延回路（図示せず）を設け，休止時間（ｄｅａｄ  ｔｉｍｅ）が与えられる。
【００１１】
しかし，モバイル電子機器等のＣＰＵは比較的大電流を必要とし，これに対応するため，ＣＰＵ−ＶＲＭ（Ｖｏｌｔａｇｅ  Ｒｅｇｕｌａｔｏｒ  Ｍｏｄｕｌｅ）は，図１に示した上下側スイッチ３００，３０２と並列にＮ個のスイッチが連結される構成となる。
【００１２】
図２は，上下に各々３個のスイッチを並列に連結したＤＣ−ＤＣコンバータの回路図を示す。
【００１３】
図２に示された回路で，上側スイッチ３４１，３４４，３４７は，制御部から出力されるＰＷＭ信号によって同時にターンオン／ターンオフされ，下側スイッチ３５１，３５４，３５７はインバータ３６０以降の遅延回路（図示せず）による休止時間（ｄｅａｄ  ｔｉｍｅ）によって上側スイッチ３４１，３４４，３４７と交番的にターンオン／ターンオフされる。
【００１４】
しかし，このような回路は軽負荷時，つまり，低い負荷電流状態においても，並列連結された全てのスイッチ３４１，３４４，３４７，３５１，３５４，３５７が動作し，不要なスイッチングによるスイッチング損失が生じていた。つまり，電力の伝達効率が低下する結果を招く。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は，従来のＤＣ−ＤＣコンバータが有する上記問題点に鑑みてなされたものであり，本発明の目的は，軽負荷時に発生する不要なスイッチングを最少化し，効率を向上させることが可能な，新規かつ改良されたＤＣ−ＤＣコンバータおよびその制御方法を提供することである。
【課題を解決するための手段】
【００１６】
上記課題を解決するために，本発明のある観点によれば，直流電源入力を所定の直流電源に変換し負荷に供給するＤＣ−ＤＣコンバータにおいて：互いに直列連結した一対のスイッチが複数，並列接続され，入力される直流電源の供給を断続するスイッチング部と；上記負荷に流れる負荷電流を感知する電流感知部と；上記電流感知部で感知された負荷電流の大きさによって，イネーブルされる上記スイッチの数を変更するように上記スイッチング部を制御する制御部と；を含むことを特徴とする，ＤＣ−ＤＣコンバータが提供される。
【００１７】
上記制御部は，上記スイッチを駆動するためのＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号を生成し，上記負荷電流の大きさに従ってイネーブルされる上記スイッチの数を変更するように上記ＰＷＭ信号を上記スイッチに選択的に供給するとしても良い。
【００１８】
上記制御部は，上記ＰＷＭ信号，および，上記負荷電流の大きさによって上記スイッチをイネーブル／ディスエーブルさせるためのイネーブル／ディスエーブル信号，を生成するＰＷＭ制御部と；上記ＰＷＭ制御部が生成した上記ＰＷＭ信号を所定個数のスイッチに伝達するＰＷＭ信号ラインと；上記ＰＷＭ制御部からの上記ＰＷＭ信号と上記イネーブル／ディスエーブル信号との論理積をとって，残りの他のスイッチに各々出力する，少なくとも一つの論理ロジックと；を含むとしても良い。
【００１９】
上記制御部は，上記負荷電流の大きさが小さいほどイネーブルされる上記スイッチの数を減少させ，上記負荷電流の大きさが大きいほどイネーブルされる上記スイッチの数を増加させるとしても良い。
【００２０】
上記課題を解決するために，本発明の別の観点によれば，直流電源入力を所定の直流電源に変換し負荷に供給するＤＣ−ＤＣコンバータの制御方法において：互いに直列連結した一対のスイッチが複数，並列接続され，入力される直流電源の供給を断続するスイッチング部を予め設ける段階と；上記負荷に流れる負荷電流を感知する段階と；上記感知段階で感知された負荷電流の大きさによって，イネーブルされる上記スイッチの数を変更するように上記スイッチング部を制御する段階と；を含むことを特徴とする，ＤＣ−ＤＣコンバータの制御方法が提供される。
【００２１】
上記スイッチング部を制御する段階は，上記スイッチを駆動するためのＰＷＭ信号を生成する段階と；上記負荷電流の大きさに従って，上記ＰＷＭ信号を上記スイッチに選択的に供給する段階と；を含むとしても良い。
【００２２】
上記スイッチング部を制御する段階は，上記負荷電流の大きさが小さいほどイネーブルされる上記スイッチの数を減少させ，上記負荷電流の大きさが大きいほどイネーブルされる上記スイッチの数を増加させる段階を含むとしても良い。
【発明の効果】
【００２３】
以上説明したように本発明によれば，軽負荷時に発生する不要なスイッチングを最少化し，効率を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２５】
図３は，本実施形態によるＤＣ−ＤＣコンバータの回路図である。この図面に示されているように，本実施形態のＤＣ−ＤＣコンバータは，上下交番的に動作して入力直流電源（ＶＩＮ）の供給を断続する一対のスイッチで構成されたスイッチブロック（以下，「アーム（ａｒｍ）１０，２０，３０」という。）が複数個並列に配置されたスイッチング部と，スイッチング部のオン／オフ動作によって出力される電源を平滑させて負荷４０に供給するインダクタ４２およびキャパシタ４４と，負荷４０に流れる負荷電流（Ｉｏｕｔ）を感知する電流感知部４６と，電流感知部４６によって感知された負荷電流（Ｉｏｕｔ）の大きさに従って，イネーブルするアーム１０，２０，３０の数を変更するスイッチング部を制御する制御部５０とを含んで構成される。
【００２６】
上記スイッチング部は，入力直流電源（ＶＩＮ）と接地との間に直列に連結された一対のスイッチ１１，１３；２１，２３；３１，３３で各々構成されたアーム（ａｒｍ）１０，２０，３０が並列に複数個配置されている。各アーム１０，２０，３０の上側スイッチ１１，２１，３１および下側スイッチ１３，２３，３３は各々制御部５０の制御によってターンオン／ターンオフするように駆動される。ここで，スイッチ１１，１３，２１，２３，３１，３３は，通常，ＭＯＳＦＥＴが多く使用される。
【００２７】
上側スイッチ１１，２１，３１と下側スイッチ１３，２３，３３との間の共通ノードにはインダクタ４２とキャパシタ４４で構成されたローパスフィルター（ｌｏｗ  ｐａｓｓ  ｆｉｌｔｅｒ）が連結される。
【００２８】
上記電流感知部４６は，負荷４０に流れる負荷電流（Ｉｏｕｔ）を感知する部分であって，従来から知られる多様な技術が適用され得る。例えば，電流ミラー（ｃｕｒｒｅｎｔ  ｍｉｒｒｏｒ），電流センサーなどを使用したり，上側スイッチ１１，２１，３１のターンオン時に上側スイッチ１１，２１，３１を通じて流れる負荷電流（Ｉｏｕｔ）によって発生した電圧降下を感知したりすることによって，検出可能である。
【００２９】
上記制御部５０は，出力電圧（Ｖｏｕｔ）の大きさによってデューティ比を調節し，ＰＷＭ信号を発生する。制御部５０は，電流感知部４６によって感知された負荷電流（Ｉｏｕｔ）の大きさに従って，アーム１０，２０，３０を選択的にイネーブル／ディスエーブルさせるＢ−ＡＲＭ信号およびＣ−ＡＲＭ信号を生成するＰＷＭ制御部４８と，ＰＷＭ制御部４８から発生したＰＷＭ信号を，アームのうちいずれか一つ（ここでは，アーム１０）に伝達するためのＰＷＭ信号ライン５４，６０と，ＰＷＭ制御部４８からのＰＷＭ信号をＢ−ＡＲＭ信号およびＣ−ＡＲＭ信号と各々アンドと組み合わせて残りの他のアーム２０，３０に各々出力する複数のアンドゲート５６，５８，６２，６４とを含んで構成される。
【００３０】
ここで，アンドゲート５６，５８，６２，６４の入力であるＢ−ＡＲＭ信号およびＣ−ＡＲＭ信号がハイ信号である場合，ＰＷＭ信号がアーム２０，３０に出力されアーム２０，３０がイネーブルされる。
【００３１】
もちろん，下側スイッチ１３，２３，３３は，インバータ５２以降の遅延回路（図示せず）により，ＰＷＭ信号が遅延されて出力される。
【００３２】
上記ＰＷＭ制御部４８は，負荷電流（Ｉｏｕｔ）の大きさが所定の第１レベル以下である場合に，Ｂ−ＡＲＭ＝０，Ｃ−ＡＲＭ＝０を出力し，所定の第１レベルを超え所定の第２レベル以下である場合に，Ｂ−ＡＲＭ＝１，Ｃ−ＡＲＭ＝０を出力し，所定の第２レベルを超える場合にはＢ−ＡＲＭ＝１，Ｃ−ＡＲＭ＝１を出力する。ここで，０はロー信号であってディスエーブル信号であり，１はハイ信号であってイネーブル信号を示す。
【００３３】
ＰＷＭ制御部４８からＢ−ＡＲＭ＝０，Ｃ−ＡＲＭ＝０が出力される場合，アームのうちいずれか一つ，ここではアーム１０のスイッチ１１，１３がイネーブルされ，ＰＷＭ信号ライン５４，６０を通じてＰＷＭ信号を常に受信する。しかし，残りのアーム２０，３０のスイッチ２１，２３，３１，３３はディスエーブルされる。
【００３４】
また，ＰＷＭ制御部４８からＢ−ＡＲＭ＝１，Ｃ−ＡＲＭ＝０が出力される場合，スイッチ１１，１３だけでなく，Ｂ−ＡＲＭイネーブル信号によってアーム２０のスイッチ２１，２３もイネーブルされ，ＰＷＭ信号を受信する。
【００３５】
そして，ＰＷＭ制御部４８からＢ−ＡＲＭ＝１，Ｃ−ＡＲＭ＝１が出力される場合，全てのアーム１０，２０，３０のスイッチ１１，１３，２１，２３，３１，３３がイネーブルされる。
【００３６】
結果的に，制御部５０は，電流感知部４６によって感知された負荷電流（Ｉｏｕｔ）の大きさによってＢ−ＡＲＭ信号およびＣ−ＡＲＭ信号を調節し，負荷電流（Ｉｏｕｔ）の大きさが小さいほどイネーブルされるアーム１０，２０，３０の数が少なくなるように制御する。
【００３７】
また，上記制御部５０は，従来のように出力電圧（Ｖｏｕｔ）を感知してＰＷＭ信号のデューティ比を調整し，出力電圧（Ｖｏｕｔ）を一定に保持する。
【００３８】
このような構成を有する本実施形態によるＤＣ−ＤＣコンバータの制御流れを，図４を参照して説明すると，以下のようになる。ここで，Ｉ１とＩ２は，イネーブルするスイッチの数を定めるための所定の閾値であり，Ｉ１＜Ｉ２と仮定している。
【００３９】
電流感知部４６は，負荷４０に流れる負荷電流（Ｉｏｕｔ）を感知する（１００）。ＰＷＭ制御部４８は，電流感知部４６によって感知された負荷電流（Ｉｏｕｔ）がＩ１以下であるかどうかを判断する（１０２）。負荷電流（Ｉｏｕｔ）がＩ１以下である場合，ＰＷＭ制御部４８はＢ−ＡＲＭ信号およびＣ−ＡＲＭ信号としてロー（ｌｏｗ）信号を出力する（１０４）。
【００４０】
ＰＷＭ信号は，ＰＷＭ信号ライン５４，６０を通じてアーム１０のスイッチ１１，１３に印加される。各アンドゲート５６，５８，６２，６４に入力されたＰＷＭ信号は，Ｂ−ＡＲＭ信号およびＣ−ＡＲＭ信号との論理積によってロー信号に固定され，残りのアーム２０，３０のスイッチ２１，２３，３１，３３はディスエーブルさせる。即ち，アーム１０のスイッチ１１，１３のみがイネーブルされることとなる（１０６）。
【００４１】
また，ステップ１００において，負荷電流（Ｉｏｕｔ）がＩ１を超えかつＩ２以下である場合（１０８），ＰＷＭ制御部４８はＢ−ＡＲＭ信号としてハイ信号，Ｃ−ＡＲＭ信号としてロー信号を出力する（１１０）。これによって，Ｂ−ＡＲＭ信号が入力されるアンドゲート５６，６２の出力端にはＰＷＭ信号が出力（通過）される。従って，アーム１０，２０のスイッチ１１，１３，２１，２３がイネーブルされる（１１２）。
【００４２】
さらに，負荷電流（Ｉｏｕｔ）がＩ２を超える場合（１１４）には，ＰＷＭ制御部４８はＢ−ＡＲＭ信号としてハイ信号，Ｃ−ＡＲＭ信号としてハイ信号を出力し（１１６），全てのスイッチ１１，１３，２１，２３，３１，３３がイネーブルされるようになる（１１８）。
【００４３】
即ち，制御部５０は，負荷電流（Ｉｏｕｔ）が小さいほどイネーブルされるアーム１０，２０，３０の個数を減らし，軽負荷時の不要なスイッチングを最少化する。
【００４４】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４５】
例えば，前述の実施形態では，制御部５０がＰＷＭ制御部４８，ＰＷＭ信号ライン５４，６０，アンドゲート５６，５８，６２，６４を含む構成としたが，これに限られず，制御部５０は電流感知部４６によって感知された負荷電流（Ｉｏｕｔ）の大きさによってイネーブルされるスイッチ１１，１３，２１，２３，３１，３３の数を調節する構成であれば多様な実施形態が可能である。
【００４６】
また，前述の実施形態では，負荷電流（Ｉｏｕｔ）の大きさによってアーム１０，２０，３０を選択的にイネーブルさせて偶数個のスイッチをイネーブルさせたが，これに限られず，負荷電流（Ｉｏｕｔ）の大きさによってイネーブルされるスイッチの個数は，スイッチ全数の範囲内で調整可能である。
【００４７】
また，前述の実施形態では，上下側のスイッチ１１，１３，２１，２３，３１，３３が全てＮ−チャンネルＭＯＳＦＥＴであるとしたが，上側スイッチ１１，２１，３１はＰ−チャンネルＭＯＳＦＥＴとしても良い。このような場合，インバータ５２を別途設ける必要がなくなる。
【００４８】
また，前述の実施形態での負荷電流（Ｉｏｕｔ）区間調整はスイッチの個数によって調整可能である。
【００４９】
また，前述の実施形態では同期型バックコンバータを例として挙げて説明したが，ブーストコンバータなども適用可能である。
【００５０】
このように，本実施形態は負荷電流（Ｉｏｕｔ）の大きさによってイネーブルされるスイッチの数を調整することによって，スイッチング損失を低減してコンバータの効率を増大することができる。
【産業上の利用可能性】
【００５１】
本発明は，ＤＣ−ＤＣコンバータおよびその制御方法に係り，より詳しくは，軽負荷時に発生する不要なスイッチングを最少化し効率を向上させることが可能なＤＣ−ＤＣコンバータおよびその制御方法に適用可能である。
【図面の簡単な説明】
【００５２】
【図１】従来のＤＣ−ＤＣコンバータの回路図である。
【図２】大電流を必要とする負荷に対応するためのＤＣ−ＤＣコンバータの回路図である。
【図３】本発明によるＤＣ−ＤＣコンバータの回路図である。
【図４】本発明によるＤＣ−ＤＣコンバータの制御フローチャートである。
【符号の説明】
【００５３】
１０，２０，３０      アーム
１１，２１，３１      上側スイッチ
１３，２３，３３      下側スイッチ
４０      負荷
４２      インダクタ
４４      キャパシタ
４６      電流感知部
４８      ＰＷＭ制御部
５０      制御部
５４，６０      ＰＷＭ信号ライン
５６，５８，６２，６４      アンドゲート
【図１】
2005287293.tif 000003
【図２】
2005287293.tif 000004
【図３】
2005287293.tif 000005
【図４】
2005287293.tif 000006