(57)【要約】      （修正有） 【課題】  メイン液晶パネルとサブ液晶パネルを共に駆動することができる駆動チップを有し、かつ表示特性を向上させることができる表示装置を提供する。【解決手段】  液晶表示装置において、メイン液晶パネルは第１表示領域に第１ゲートライン群と第１データライン群とを具備して第１映像を表示する。サブ液晶パネルは、第２表示領域に第２ゲートライン群と第２データライン群とを具備して第２映像を表示する。駆動チップは、メイン液晶パネル上に具備してメイン液晶パネルとサブ液晶パネルとを共に駆動する。第１表示領域に隣接した周辺領域には第１連結ライン群が具備され、第１連結ライン群は駆動チップと第２ゲートライン群とを電気的に連結している。第１表示領域と第１連結ライン群との間にはダミーラインが形成されている。【選択図】    図１
2005092218.tif 000002
【特許請求の範囲】
【請求項１】
第１表示領域に第１ゲートライン群と第１データライン群とを具備し、第１ゲート信号及び第１データ信号に応答して第１映像を表示するメイン液晶パネルと、
第２表示領域に第２ゲートライン群と第２データライン群とを具備し、第２ゲート信号及び第２データ信号に応答して第２映像を表示するサブ液晶パネルと、
前記メイン液晶パネル上に具備されていて、前記第１ゲート信号と前記第１データ信号とを出力し、前記第２ゲート信号と前記第２データ信号とを出力して、前記メイン液晶パネルと前記サブ液晶パネルとを駆動する駆動チップと、
前記第１表示領域に隣接した周辺領域に具備されていて前記駆動チップを前記第２ゲートライン群に電気的に連結する第１連結ライン群と、
前記周辺領域で前記第１表示領域と前記第１連結ライン群との間に介在するダミーラインと、
を含むことを特徴とする表示装置。
【請求項２】
前記駆動チップは、
外部からの映像信号及び制御信号に応答して、第１ゲート制御信号と第２ゲート制御信号とデータ制御信号とを出力する制御部と、
前記第１ゲート制御信号に応答して前記第１ゲート信号を出力するメインゲート駆動部と、
前記第２ゲート制御信号に応答して前記第２ゲート信号を出力するサブゲート駆動部と、
前記データ制御信号に応答して前記第１データ信号又は第２データ信号を出力するデータ駆動部と、
を含むことを特徴とする請求項１記載の表示装置。
【請求項３】
前記メインゲート駆動部は、
前記第１ゲートライン群のうち半分の個数の第１ゲートラインに前記第１ゲート駆動信号を出力する第１ゲート駆動部と、
前記第１ゲートライン群のうち残りの半分の個数の第１ゲートラインに前記第１ゲート駆動信号を出力する第２ゲート駆動部と、
を含むことを特徴とする請求項２記載の表示装置。
【請求項４】
前記第１ゲート駆動部及び第２ゲート駆動部は、前記駆動チップの両端部にそれぞれ具備されることを特徴とする請求項３記載の表示装置。
【請求項５】
前記第１連結ライン群は、前記サブゲート駆動部と前記第２ゲートライン群とを電気的に連結することを特徴とする請求項３記載の表示装置。
【請求項６】
前記メイン液晶パネルと前記サブ液晶パネルとを電気的に連結する延性回路基板を更に含むことを特徴とする請求項１記載の表示装置。
【請求項７】
前記第１連結ライン群は、前記延性回路基板を通過して前記第２ゲートライン群と電気的に連結されることを特徴とする請求項６記載の表示装置。
【請求項８】
前記第２データ信号は、前記第１データライン群及び第２連結ライン群を通過して前記第２データライン群に提供されることを特徴とする請求項６記載の表示装置。
【請求項９】
前記メイン表示パネルは、
上部基板と、
前記上部基板と向かい合う下部基板と、
前記上部基板と下部基板との間に介在された液晶層と、
を含むことを特徴とする請求項１記載の表示装置。
【請求項１０】
前記下部基板は、
前記第１ゲートライン群と第１連結ライン群とダミーラインとが具備された基板と、
前記基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成された前記第１データライン群と、
前記第１データライン群上に形成された第２絶縁膜と、
前記第２絶縁膜上に形成された画素電極と、
を含むことを特徴とする請求項９記載の表示装置。
【請求項１１】
前記下部基板は、前記第１絶縁膜及び第２絶縁膜を挟んで前記画素電極と向かい合うストレージ電極ラインを更に含むことを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記ストレージ電極ラインは、前記ダミーラインから分岐されたことを特徴とする請求項１１記載の表示装置。
【請求項１３】
前記上部基板は、前記液晶層を挟んで前記画素電極と向かい合う共通電極を含むことを特徴とする請求項１０記載の表示装置。
【請求項１４】
前記下部基板は、共通電圧が提供される共通電圧ラインを更に含み、
前記共通電圧ラインは、導電スペーサを挟んで前記共通電極と電気的に接続し、
前記導電スペーサは、前記共通電圧ラインと前記共通電極との間に位置し、前記共通電圧を前記共通電極に提供することを特徴とする、請求項１３記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関する。
【背景技術】
【０００２】
携帯電話に適用される液晶表示装置には、画像を表示する液晶パネルが外部に露出されたフリップ型液晶表示装置と、液晶パネルと携帯電話とを操作するためのキー入力部がヒンジで連結されて液晶パネルとキー入力部が互いに対向するように結合するフォルダー型液晶表示装置とがある。
【０００３】
さらにフォルダー型液晶表示装置は、液晶パネルの個数に応じて一般液晶表示装置とデュアル液晶表示装置とに分類される。デュアル液晶表示装置は、主画像を表示するメイン液晶パネル及び待機画像（例えば、時間、日付、受信感度等）を表示するサブ液晶パネルを有する。
【０００４】
メイン液晶パネルは、キー入力部と対向するように結合しており外部に露出されず、サブ液晶パネルは、外部に露出されてユーザがメイン液晶パネルを確認しなくても待機情報を確認できるようにする。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般に、メイン液晶パネルは、メイン表示領域にデータラインとゲートラインとを具備し、メイン表示領域の周辺にデータ駆動チップとゲート駆動チップとを具備する。メイン液晶パネルのデータ駆動チップは、データラインにデータ信号を印加し、メイン液晶パネルのゲート駆動チップはゲートラインにゲート信号を印加してメイン液晶パネルを駆動する。
【０００６】
サブ液晶パネルは、サブ表示領域にデータラインとゲートラインとを具備し、サブ表示領域の周辺にデータ駆動チップとゲート駆動チップとを具備する。サブ液晶パネルのデータ駆動チップは、データラインにデータ信号を印加し、サブ液晶パネルのゲート駆動チップはゲートラインにゲート信号を印加してサブ液晶パネルを駆動する。
【０００７】
このように、データ駆動チップとゲート駆動チップとを、メイン液晶用はメイン液晶パネルに、またサブ液晶用はサブ液晶パネルにそれぞれに実装すると、デュアル液晶表示装置の全体的なサイズが大きくなる他、デュアル液晶表示装置の製造工程の時間がかかり、工程上における不良発生率が増加して液晶表示装置の生産性及び歩留まりの低下を引き起こす。よって本発明の目的は、メインパネルとサブパネルを共に駆動することができる駆動チップを有し、かつ表示特性を向上させて生産性向上を図る液晶の表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一特徴による液晶の表示装置は、メイン液晶パネルとサブ液晶パネルと駆動チップとを含む。前記メイン液晶パネルは、第１表示領域に第１ゲートライン群と第１データライン群を具備し、第１ゲート信号及び第１データ信号に応答して第１映像を表示し、前記サブ液晶パネルは、第２表示領域に第２ゲートライン群と第２データライン群を具備し、第２ゲート信号及び第２データ信号に応答して第２映像を表示する。前記駆動チップは、前記メインパネル上に具備されて前記第１ゲート信号と第１データ信号とを出力し、前記第２ゲート信号と第２データ信号を出力して、前記メイン液晶パネルとサブ液晶パネルとを駆動する。また、前記第１表示領域と周辺に形成された周辺領域には、第１連結ライン群が具備されて前記駆動チップを前記第２ゲートライン群に電気的に連結させる。前記周辺領域において、前記第１表示領域と前記第１連結ライン群との間にはダミーラインが介在する。このダミーラインにより、前記連結ライン群と前記第１表示領域間の寄生キャパシタンス生成を抑制することができる。さらに、本発明ではメイン液晶パネルとサブ液晶パネルの両方を駆動させる駆動チップを有し、かつメイン液晶パネルとサブ液晶パネルと駆動チップとが電気的に連結されている。これより、それぞれの液晶パネルに対応する駆動チップを製造することなく、１つの駆動チップを製造すればよく、従って製造時間の短縮、チップサイズの縮小化、さらにはローコスト化および不良発生率の割合低下による生産性の向上が実現できる。
【０００９】
前記駆動チップは、外部からの映像信号及び制御信号に応答して、第１ゲート制御信号と第２ゲート制御信号とデータ制御信号とを出力する制御部と、前記第１ゲート制御信号に応答して前記第１ゲート信号を出力するメインゲート駆動部と、前記第２ゲート制御に応答して前記第２ゲート信号を出力するサブゲート駆動部と、前記データ制御信号に応答して前記第１データ信号又は第２データ信号を出力するデータ駆動部を含む。この駆動チップとメイン液晶パネルとサブ液晶パネルとを電気的に結合することにより、１つの駆動チップにより、メイン液晶パネルおよびサブ液晶パネルの両方を駆動することができる。
【００１０】
前記メインゲート駆動部は、前記第１ゲートライン群のうち半分の個数の前記第１ゲート駆動信号を出力する第１ゲート駆動部と、前記第１ゲートライン群のうち残りの半分の個数の前記第１ゲート駆動信号を出力する第２ゲート駆動部を含む。
【００１１】
前記第１ゲート駆動部及び第２ゲート駆動部は、前記駆動チップの両端部にそれぞれ位置しており、また、前記連第１結ライン群は、前記サブゲート駆動部と前記第２ゲートライン群とを電気的に連結していることを特徴とする。
【００１２】
前記メイン液晶パネルと前記サブ液晶パネルとを電気的に連結する延性回路基板を含み、前記第１連結ライン群は前記延性回路基板を通過して前記第２ゲートライン群と電気的に連結されている。また、前記第２データ信号は、前記第１データライン群および第２連結ライン群を通過して前記第２データライン群に提供される。
【００１３】
前記メイン液晶パネルは、下部基板と、前記下部基板と向かい合う上部基板と、前記下部基板と上部基板との間に介在された液晶層を含む。また、前記下部基板は、前記第１ゲートライン群と第１連結ライン群とダミーラインとが具備された基板と、前記基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された前記第１データライン群と、前記第１データライン群上に形成された第２絶縁膜と、前記第２絶縁膜上に形成された画素電極を含む。
【００１４】
前記下部基板は、前記第１絶縁膜及び前記第２絶縁膜を挟んで前記画素電極と向かい合うストレージ電極ラインをさらに含み、前記ストレージ電極ラインは、前記ダミーラインから分岐されたことを特徴とする。
【００１５】
前記上部基板は、前記液晶層を挟んで前記画素電極と向かい合う共通電極を含む。前記下部基板は、共通電圧が提供される共通電圧ラインを更に含み、前記共通電圧ラインは、導電スペーサを挟んで前記共通電極と電気的に接続し、前記導電スペーサは、前記共通電圧ラインと前記共通電極との間に位置し、前記共通電圧を前記共通電極に提供することを特徴とする。これらの方法により、寄生容量を低減させ、表示特性の向上が得られる。
【００１６】
このように本発明の表示装置は、メインパネルには、メインパネルに装着された駆動チップとサブパネルに具備されたゲートライン群を電気的に連結する連結ライン群が具備され、連結ライン群とメインパネルの表示領域との間にはダミーラインが具備される。従って、メインパネルとサブパネルを共に駆動することができる駆動チップを有しながら、表示特性を向上させて、生産性を向上することができる。
【発明の効果】
【００１７】
本発明による液晶表示装置は、メイン液晶パネルとサブ液晶パネルとを共通の駆動チップによって制御する。また、表示領域と連結ライン群の間の寄生キャパシタンスの生成を阻止して表示特性を向上させ、高い生産性を実現する。
【発明を実施するための最良の形態】
【００１８】
以下、添付の図面を参照して、本発明の好ましい実施例をより詳細に説明する。
＜デュアル液晶表示装置：装置全体＞
［構造と作用］
図１は、本発明の一実施例によるデュアル液晶表示装置の平面図である。
【００１９】
図１を参照すると、デュアル液晶表示装置５００は、メイン映像を表示するメイン液晶パネル１００、サブ映像を表示するサブ液晶パネル２００、及び前記メイン液晶パネル１００とサブ液晶パネル２００とを駆動する駆動チップ３００を含む。
【００２０】
前記メイン液晶パネル１００は、メイン映像を表示する第１表示領域ＤＡ１、前記第１表示領域ＤＡ１の周辺に形成された第１乃至第４周辺領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４で構成される。又、前記サブ液晶パネル２００は、サブ映像を表示するための第２表示領域ＤＡ２及び前記第２表示領域ＤＡ２の周辺に形成された第５周辺領域ＰＡ５及び第６周辺領域ＰＡ６で構成される。
【００２１】
前記第１表示領域ＤＡ１内には、ｎ個（nは２以上の正の整数）のゲートラインで構成された第１ゲートライン群（ＧＬ１−１〜ＧＬ１−ｎ）と、前記ｎ個のゲートラインと直交するｍ個（ｍは２以上の正の整数）のデータラインで構成された第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）とが具備される。
【００２２】
ゲートライン（ＧＬ１−２）とデータライン（ＤＬ１−１）には、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴ）１１１が連結される。前記ＴＦＴ１１１のゲート電極はゲートライン（ＧＬ１−２）と連結され、ソース電極はデータライン（ＤＬ１−１）と連結され、ドレーン電極は液晶キャパシタＣｌｃ及びストレージキャパシタＣｓｔに連結される。
【００２３】
前記液晶キャパシタＣｌｃは、液晶層（図示せず）を挟んで向かい合う画素電極１１２と共通電極（図示せず）とで構成される。従って、前記液晶層には前記画素電極１１２と共通電極との間の電圧差がかかる。
【００２４】
一方、前記ストレージキャパシタＣｓｔは、絶縁膜（図示せず）を挟んで向かい合う前記画素電極１１２とストレージ電極ラインＳＥＬとで構成される。前記ストレージキャパシタＣｓｔは、前記液晶キャパシタＣｌｃと並列に連結されている。よって、前記ＴＦＴ１１１より流れてきた電流が前記ストレージキャパシタＣｓｔと前記液晶キャパシタＣｌｃとに分流するため、これらのキャパシタに電荷が溜まるまでには時間がかかる。つまり、前記ストレージキャパシタＣｓｔは、前記液晶キャパシタＣｌｃの充電時間を長くさせる。
【００２５】
前記第２表示領域ＤＡ２には、ｉ個（iは２以上の正の整数）のゲートラインで構成された第２ゲートライン群（ＧＬ２−１〜ＧＬ２−ｉ）と、及び前記ｉ個のゲートラインと直交するｍ個のデータラインで構成される第２データライン群（ＤＬ２−１〜ＤＬ２−ｍ）とが具備される。前記第２表示領域ＤＡ２は、前記第１表示領域ＤＡ１と同じ構造を有するので、具体的な説明は省略する。ここで、ｉはｎよりは小さいか、もしくは同じ数である。
【００２６】
前記メイン液晶パネル１００のサイズは、前記サブ液晶パネル２００のサイズより大きく、それに応じて前記第１表示領域ＤＡ１のサイズも前記第２表示領域ＤＡ２のサイズより大きい。又、前記第１表示領域ＤＡ１の解像度は、前記第２表示領域ＤＡ２の解像度より高い。
【００２７】
図１では、前記第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）と前記第２データライン群（ＤＬ２−１〜ＤＬ２−ｍ）が、同じ個数のデータラインで構成されたことを図示したが、前記第２データライン群（ＤＬ２−１〜ＤＬ２−ｍ）は前記第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）より少ない個数のデータラインで構成することもできる。
【００２８】
前記第１周辺領域ＰＡ１には、前記メイン液晶パネル１００とサブ液晶パネル２００を駆動するための前記駆動チップ３００が実装される。前記駆動チップ３００は、前記メイン液晶パネル１００を駆動するための第１ゲート信号及び第１データ信号を出力し、前記サブ液晶パネル２００を駆動するための第２ゲート信号及び第２データ信号を出力する。
【００２９】
前記駆動チップ３００は、第１端部乃至第４端部ＥＰ１、ＥＰ２、ＥＰ３、ＥＰ４を具備する。前記第１端部ＥＰ１は、前記メイン液晶パネル１００のエッジに近接して配置され、前記第２端部ＥＰ２は、前記第１端部ＥＰ１と向かい合う。前記第３端部ＥＰ３は、前記第１端部ＥＰ１と前記第２端部ＥＰ２との間に配置され、前記第４端部ＥＰ４は前記第３端部ＥＰ３と向かい合う。
【００３０】
前記第１端部ＥＰ１には外部から各種信号が提供される。前記第２端部ＥＰ２には前記第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）が接続されている。この前記第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）に前記第１データ信号又は第２データ信号を出力する。
【００３１】
前記第３端部ＥＰ３には、前記第１ゲートライン群の半分（ＧＬ１−２、ＧＬ１−４、ＧＬ１−６、・・・、ＧＬ１−ｎ）が接続されており、これらに印加される前記第１ゲート信号を出力する。また、前記第３端部ＥＰ３には、第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）が接続されており、これらに印加される前記第２ゲート信号を出力する。さらに、前記第３端部ＥＰ３は、前記ストレージ電極ラインＳＥＬが接続されており、これに印加される共通電圧Ｖｃｏｍを出力する。
【００３２】
一方、前記第４端部ＥＰ４では、前記第１ゲートライン群のうち、第３端部ＥＰ３に接続されていない残りの半分（ＧＬ１−１、ＧＬ１−３、ＧＬ１−５、・・・、ＧＬ１−ｎ−１）が接続されており、これらに印加される前記第１ゲート信号を出力する。
【００３３】
前記メイン液晶パネル１００と前記サブ液晶パネル２００は、延性回路基板４００によって電気的に連結される。前記延性回路基板４００の一端部は、前記メイン液晶パネル１００の第４周辺領域ＰＡ４に付着され、前記一端部と対向している他端部は、前記サブ液晶パネル２００の第５周辺領域ＰＡ５に付着される。
【００３４】
前記第２周辺領域ＰＡ２、第４周辺領域ＰＡ４、及び前記延性回路基板４００上には、前記駆動チップ３００と前記第２ゲートライン群（ＧＬ２−１〜ＧＬ２−ｉ）とを電気的に連結するための第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）が具備される。即ち、前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）は、前記駆動チップ３００から前記第２周辺領域ＰＡ２上と前記周辺領域ＰＡ４上と前記延性回路基板４００上とを通過して前記第２ゲートライン群（ＧＬ２−１〜ＧＬ２−ｉ）に連結している。従って、前記駆動チップ３００から出力された前記第２ゲート信号は、前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）を通じて前記第２ゲートライン群（ＧＬ２−１〜ＧＬ２−ｉ）に提供される。
【００３５】
前記第４周辺領域ＰＡ４及び前記延性回路基板４００上には、前記メイン液晶パネル１００の第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）と前記サブ液晶パネル２００の第２データライン群（ＤＬ２−１〜ＤＬ２−ｍ）とを電気的に連結するための第２連結ライン群（ＣＬ２−１〜ＣＬ２−ｍ）が具備される。従って、前記駆動チップ３００から出力された前記第２データ信号は、前記第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）及び第２連結ライン群（ＣＬ２−１〜ＣＬ２−ｍ）を通じて前記第２データライン群（ＤＬ２−１〜ＤＬ２−ｍ）に提供される。
【００３６】
このように前記メイン液晶パネル１００と前記サブ液晶パネル２００と前記駆動チップ３００とを電気的に連結されることにより、前記駆動チップ３００が前記メイン液晶パネル１００の第１周辺領域ＰＡ１に実装されても、前記サブ液晶パネル２００を駆動させることができる。つまり、前記駆動チップ３００は、前記メイン液晶パネル１００の駆動部と前記サブ液晶パネル２００の駆動部とを含んでおり、１つの駆動チップ３００で前記メイン液晶パネル１００及び前記サブ液晶パネルの両方を駆動することができる。従って、それぞれの液晶パネルに対応する駆動チップを製造することなく、１つの駆動チップ３００を製造すればよい。これにより、製造時間の短縮、さらにはローコスト化および生産性の向上が実現できる。
【００３７】
前記メイン液晶パネル１００は第１角部Ｃ１と第２角部Ｃ２とを含む。そして、第１角部Ｃ１及び第２角部Ｃ２には、第１コンタクト領域ＣＡ１及び第２コンタクト領域ＣＡ２がそれぞれ具備される。前記第１コンタクト領域ＣＡ１には、第１共通電圧ライン（図示せず）が具備され、前記第２コンタクト領域ＣＡ２には、第２共通電圧ライン（図示せず）が具備される。
【００３８】
前記第１共通電圧ライン（図示せず）は、第１導電スペーサ（図示せず）を通じて前記共通電極と電気的に連結される。前記第１共通電圧ラインは、前記メイン液晶パネル１００の外部又は前記駆動チップ３００から前記共通電圧Ｖｃｏｍを印加することができる。
【００３９】
前記第２共通電圧ラインは、第２導電スペーサ（図示せず）を通じて前記共通電極と電気的に連結される。前記第２共通電圧ラインは、前記第１共通電圧ラインと前記共通電極とが電気的に連結されなかった場合は、前記第２共通電圧ラインが前記共通電極に前記共通電圧Ｖｃｏｍを提供する。即ち、前記第２共通電圧ラインは前記第１共通電圧ラインと前記共通電極が電気的に結合されなかった場合のための補助ラインである。前記第１コンタクト領域ＣＡ１及び第２コンタクト領域ＣＡ２については、図５でより詳細に説明する。
【００４０】
前記第２周辺領域ＰＡ２及び第４周辺領域ＰＡ４には、ダミーラインＤＭが更に具備される。前記ダミーラインＤＭは、前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）と前記第１表示領域ＤＡ１との間に、前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）に沿うように介在されている。そして、前記ダミーラインＤＭは、前記第２周辺領域ＰＡ２で前記ストレージ電極ラインＳＥＬと電気的に連結される。即ち、図１に示すように、前記ストレージ電極ラインＳＥＬは、前記ダミーラインＤＭの途中から分岐されている。
【００４１】
図２は図１に図示されたＡ部分の拡大図である。図２に示すように、前記第２周辺領域ＰＡ２において前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）は、前記第１表示領域ＤＡ１から第１距離ｄ１に離隔される。また、前記第２周辺領域ＰＡ２と前記第４周辺領域ＰＡ４とが重なり合っている前記第１角部Ｃ１では、前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）と前記第１表示領域ＤＡ１間は、前記第１距離ｄ１より短い第２距離ｄ２に離隔される。即ち、前記第１角部Ｃ１に具備された前記第１コンタクト領域ＣＡ１によって、前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）と前記第１表示領域ＤＡ１との距離が近くなる。
【００４２】
前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）と前記第１表示領域ＤＡ１との距離が近くなると寄生キャパシタンスが増加する。前記ダミーラインＤＭを前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−i）と前記第一表示領域ＤＡ１との間に配線することにより、寄生キャパシタンスは減少する。これについては、図５を参照して詳細に説明する。
＜駆動チップ：内部構成＞
［構成と作用］
次に、駆動チップの内部構成について図を用いて詳細に説明する。
【００４３】
図３は、図１に図示された駆動チップの内部構成を具体的に示したブロック図である。図３を参照すると、駆動チップ３００は、制御部３１０と、メモリ部３２０と、データ駆動部３３０と、メインゲート駆動部３４０と、サブゲート駆動部３５０とを含む。
【００４４】
前記制御部３１０には、原始映像信号（Ｏ−ＤＡＴＡ）及び原始制御信号ＯＣＳが提供される。ここで、前記原始映像信号（Ｏ−ＤＡＴＡ）は、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）データを含み、前記原始制御信号ＯＣＳは、垂直同期信号、水平同期信号、及びメインクロック等を含む。
【００４５】
前記制御部３１０は、前記原始映像信号（Ｏ−ＤＡＴＡ）を前記メモリ部３２０に貯蔵する（ＷＲＩＴＥ−ＤＡＴＡ）。以後、前記制御部３１０は、前記原始制御信号ＯＣＳに応答して、必要に応じて前記メモリ部３２０から映像信号をライン単位で読み込む（ＲＥＡＤ−ＤＡＴＡ）。
【００４６】
以後、前記制御部３１０は、前記メモリ部３２０から読み込んだメイン映像信号（Ｍ−ＤＡＴＡ）又はサブ映像信号（Ｓ−ＤＡＴＡ）を前記データ駆動部３３０に出力する。ここで、前記メイン映像信号（Ｍ−ＤＡＴＡ）は前記第１データ信号の１つに含まれており、前記サブ映像信号（Ｓ−ＤＡＴＡ）は前記第２データ信号の１つに含まれている。又、前記制御部３１０は、前記データ駆動部３３０の動作をコントロールするデータ制御信号である水平制御信号ＨＣＳを、前記データ駆動部３３０に出力する。前記データ駆動部３３０から駆動チップ外部へは第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）が配線されている。そして、前記データ駆動部３３０は、前記制御部３１０から受信した前記メイン映像信号（Ｍ−ＤＡＴＡ）を、必要に応じて前記第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）へ出力する。また、前記データ駆動部３３０は、前記制御部３１０から受信した前記サブ映像信号（Ｓ−ＤＡＴＡ）を、必要に応じて前記第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）と第２連結ライン群（ＣＬ１−１〜ＣＬ１−ｍ）とを通して第２データライン群（ＤＬ２−１〜ＤＬ２−ｍ）へ出力する。
【００４７】
さらに前記制御部３１０は、第１ゲート制御信号である第１垂直制御信号ＶＣＳ１を前記メインゲート駆動部３４０へ出力し、第２ゲート制御信号である第２垂直制御信号ＶＣＳ２をサブゲート駆動部３５０へ出力する。
【００４８】
前記メインゲート駆動部３４０は、前記第１ゲートライン群の半分（ＧＬ１−１、ＧＬ１−３、ＧＬ１−５、・・・、ＧＬ１−ｎ−１）に電気的に連結された第１ゲート駆動部３４１と、前記第１ゲートライン群の残りの半分（ＧＬ１−２、ＧＬ１−４、ＧＬ１−６，・・・、ＧＬ１−ｎ）に電気的に連結された第２ゲート駆動部３４２とで構成される。即ち、第１ゲート駆動部３４１に連結された第１ゲートライン群の半分とは、ｎ個の第１ゲートラインのうちの奇数番目ゲートラインのことである。そして、第２ゲート駆動部３４２に連結された第１ゲートライン群の残りの半分とは、ｎ個のゲートラインのうち偶数番目ゲートラインのことである。また、図３が示すように、前記第１ゲート駆動部３４１および前記第２ゲート駆動部３４２は前記駆動チップ３００の両端部に位置している。
【００４９】
前記第１ゲート駆動部３４１と第２ゲート駆動部３４２は、前記第１垂直制御信号ＶＣＳ１に応答して、前記第１ゲートライン群（ＧＬ１−１〜ＧＬ１−ｎ）に交互に第１ゲート信号を出力する。又、前記サブゲート駆動部３５０は、前記第２垂直制御信号ＶＣＳ２に応答して第２ゲート信号を出力する。出力された前記第２ゲート信号は、前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）を経由して、前記第２ゲートライン群（ＧＬ２−１〜ＧＬ２−ｉ）に提供される。
【００５０】
前記データ駆動部３３０は、前記制御部３１０から出力される前記水平制御信号ＨＣＳに応答して、前記メイン映像信号（Ｍ−ＤＡＴＡ）又はサブ映像信号（Ｓ−ＤＡＴＡ）を前記第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）に出力する。とくに、前記サブ映像信号（Ｓ−ＤＡＴＡ）は、前記第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）と第２連結ライン群（ＣＬ２−１〜ＣＬ２−ｍ）とを経由して、前記第２データライン群（ＤＬ２−１〜ＤＬ２−ｍ）に出力される。
【００５１】
前記駆動チップ３００は、共通電圧発生部３６０を更に含む。前記共通電圧発生部３６０は、外部から提供される駆動電圧Ｖｐを共通電圧Ｖｃｏｍに変換する。そして、共通電圧Ｖｃｏｍを、ストレージ電極ラインＳＥＬへ提供する。又、前記共通電圧Ｖｃｏｍは、前記ストレージ電極ラインＳＥＬを通じて前記ダミーラインＤＭにも提供される。
＜断面＞
［構造と作用］
図４は、第１表示領域ＤＡ１を図２中のＣ−Ｃ′で切断した断面図である。
【００５２】
図４を参照すると、メイン液晶パネル１００は、アレー基板１１０（下部基板に相当）、前記アレー基板１１０と向かい合うカラーフィルター基板１２０（上部基板に相当）、及び前記アレー基板１１０とカラーフィルター基板１２０との間に介在された液晶層１３０で構成される。
【００５３】
前記アレー基板１１０は、第１表示領域ＤＡ１に対応して、ＴＦＴ１１１と、前記ＴＦＴ１１１を被覆する無機絶縁膜１１３と、前記アレー基板１１０の表面を均一に維持する有機絶縁膜１１４と、前記有機絶縁膜１１４上に形成された画素電極１１２とを具備する。
【００５４】
前記ＴＦＴ１１１は、ゲート電極１１１ａとソース電極１１１ｂとドレーン電極１１１ｃとを含む。ここで、図１と図４に示すように、前記ゲート電極１１１ａは対応するゲートライン（ＧＬ１−２）と接続されている。そして、前記ソース電極１１１ｂは対応するデータラインと接続されている。ゲート絶縁膜１１１ｄ（第１絶縁膜に相当）が前記ゲート電極１１１ａと対応するゲートライン（ＧＬ１−２）とを覆っており、これにより前記ゲート電極１１１aと対応するゲートライン（ＧＬ１−２）は前記ソース電極１１１ｂ及びドレーン電極１１１ｃと絶縁状態にある。
【００５５】
前記ゲート絶縁膜１１１ｄ上には、アクティブパターン１１１eとオームコンタクトパターン１１１fとが形成される。そして、前記アクティブパターン１１１eと前記オームコンタクトパターン１１１fの上にはソース電極１１１bとドレーン電極１１１ｃとが形成される。これは、前記ゲート電極１１１ａに電圧が印加されると、前記ソース電極１１１ｂから前記ドレーン電極１１１ｃに電流が流れるために、アクティブパターン１１１ｅ及びオームコンタクトパターン１１１ｆが形成される。
【００５６】
図１と図４に示すように、前記ゲート電極１１１ａは対応するゲートライン（ＧＬ１−２）から第１ゲート信号を受信する。前記ソース電極１１１ｂは対応するデータライン（ＤＬ１−１）と接続されており、データライン（ＤＬ１−１）から第１データ信号を受信する。前記第１ゲート信号に応答して前記ＴＦＴ１１１がオンすると、前記ソース電極１１１ｂの第１データ信号は前記ドレーン電極１１１ｃに出力される。
【００５７】
一方、前記ＴＦＴ１１１のそばには、ストレージ電極ラインＳＥＬが前記ゲート電極１１１ａと同時に形成される。前記ストレージ電極ラインＳＥＬの上には、ゲート絶縁膜１１１ｄ、無機絶縁膜１１３及び有機絶縁膜１１４（第２絶縁膜に相当）、画素電極１１２が積層される。図４において、前記ストレージ電極ラインＳＥＬは、前記ゲート電極１１１ａと同一層に形成され、同時にパターニングされる。また前記ストレージ電極ラインＳＥＬは、前記ソース電極１１１ｂ及びドレーン電極１１１ｃを形成する時に、同時に形成することもできる。
【００５８】
前記ＴＦＴ１１１及び前記ゲート絶縁膜１１１ｄの上には、前記ＴＦＴ１１１を保護するため、シリコン窒化膜（ＳｉＮｘ）又はシリコン酸化膜（ＳｉＯｘ）からなる前記無機絶縁膜１１３が形成される。前記無機絶縁膜１１３には、前記ＴＦＴ１１１のドレーン電極１１１ｃを露出させる第１コンタクトホール１１３ａを形成する。
【００５９】
前記無機絶縁膜１１３の上には、アクリル系樹脂からなる前記有機絶縁膜１１４が形成される。前記有機絶縁膜１１４は、下部膜の構造に関係なく前記アレー基板１１０の表面を均一に維持させる役割をする。また、前記ドレーン電極１１１ｃを露出させるため、前記有機絶縁膜１１４には、前記第１コンタクトホール１１３ａが形成された位置に第２コンタクトホール１１４ａを形成する。
【００６０】
前記有機絶縁膜１１４及び露出された前記ドレーン電極１１１ｃ上には、前記画素電極１１２が形成される。前記画素電極１１２が前記ドレーン電極１１１ｃと電気的に接続されることにより、前記ドレーン電極１１１ｃに出力された前記第１データ信号は、前記画素電極１１２に印加される。前記画素電極１１２は、透明性導電物質であるインジウムティンオキサイド（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：以下、ＩＴＯ）又はインジウムジンクオキサイド（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ：以下、ＩＺＯ）からなる。
【００６１】
前記カラーフィルター基板１２０は、カラーフィルター１２１と共通電極１２２とを含む。前記カラーフィルター１２１は、光により赤色で発現されるＲ色画素と、光により緑色で発現されるＧ色画素と、光により青色で発現されるＢ色画素とからなる。
【００６２】
前記液晶層１３０の上には前記共通電極１２２が形成され、前記共通電極１２２の上には前記カラーフィルター１２１が形成される。ここで、前記共通電極１２２は液晶層を挟んで画素電極１１２と向かい合うように形成されている。前記共通電極１２２は、ＩＴＯまたはＩＺＯのような透明性導電物質からなっている。
【００６３】
前記液晶キャパシタＣｌｃは、液晶層１３０を挟んで向かい合う画素電極１１２と共通電極１２２とで構成される。従って、前記液晶層１３０には、前記画素電極１１２と共通電極１２２との間の電圧差がかかることになる。
【００６４】
一方、前記ストレージキャパシタＣｓｔは、ゲート絶縁膜１１１ｄと無機絶縁膜１１３と有機絶縁膜１１４とを挟んで向かい合う前記画素電極１１２及びストレージ電極ラインＳＥＬで構成される。前記ストレージキャパシタＣｓｔは、前記液晶キャパシタＣｌｃと並列に連結されており、前記液晶キャパシタＣｌｃの充電時間を増加させる。
【００６５】
図５は図１に図示されたＡ部分を図２中のＢ−Ｂ′で切断した断面図である。図５を参照すると、アレー基板１１０の第４周辺領域ＰＡ４には第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）とダミーラインＤＭとが含まれる。前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）と前記ダミーラインＤＭの上には、前記第１表示領域ＤＡ１から延長されたゲート絶縁膜１１１ｄと、無機絶縁膜１１３と、及び有機絶縁膜１１４とが順次に積層される。前記第１表示領域ＤＡ１の範囲に対応して前記有機絶縁膜１１４上には、画素電極１１２が形成される。
【００６６】
第１コンタクト領域ＣＡ１には、第１共通電圧ラインＣＶＬが形成される。前記第１共通電圧ラインＣＶＬは、ゲート電極１１１ａ又はソース電極１１１ｂと同一層に形成されることができる。図５においては、前記第１共通電圧ラインＣＶＬはソース電極１１１ｂと同一層に形成されている。
【００６７】
前記無機絶縁膜１１３及び前記有機絶縁膜１１４には、前記第１共通電圧ラインＣＶＬを露出させるための第３コンタクトホール１１３ｂと第４コンタクトホール１１４ｂとが形成される。前記第１共通電圧ラインＣＶＬを露出させるために、第３コンタクトホール１１３ｂの位置に対応して、第４コンタクトホール１１４ｂが形成される。前記第３コンタクトホール１１３ｂ及び前記第４コンタクトホール１１４ｂにより露出された前記第１共通電圧ラインＣＶＬと、カラーフィルター基板１２０中に形成されている共通電極１２２との間には、第１導電スペーサ１１５が介在する。
【００６８】
前記第１導電スペーサ１１５は、前記第１共通電圧ラインＣＶＬと前記共通電極１２２とを電気的に連結させている。よって前記第１共通電圧ラインＣＶＬに印加された共通電圧Ｖｃｏｍは、前記第１導電スペーサ１１５を経由して前記共通電極１２２に伝達される。
【００６９】
以上、図５を参照して図１に図示された第１コンタクト領域ＣＡ１のみを具体的に説明した。前記図１に図示された第２コンタクト領域ＣＡ２は、前記第１コンタクト領域ＣＡ１と同じ構造および作用を有するので、前記第２コンタクト領域ＣＡ２についての具体的な説明は省略する。
【００７０】
デュアル液晶表示装置５００（図１に図示）は、サブ液晶パネル２００（図１に図示）の第２表示領域ＤＡ２（図１に図示）で映像を表示する場合、前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）には、前記第２ゲート信号が印加される。一方、前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）と前記第１表示領域ＤＡ１との間に介在された前記ダミーラインＤＭには、常に共通電圧Ｖｃｏｍ（図１に図示）が印加される。
【００７１】
従って、前記第１コンタクト領域ＣＡ１により前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）と前記第１表示領域ＤＡ１との距離が近い場合でも、前記ダミーラインＤＭがあることによって、前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）に印加された前記第２ゲート信号を前記画素電極１１２が受信してしまい影響を及ぼされるという事態を少なくできる。すなわち、ダミーラインＤＭには常に共通電圧Ｖｃｏｍが印加しているために、前記画素電極１１２と前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）との間には電圧差が生じない。結果、前記画素電極１１２；つまりはメイン液晶パネル１００の表示領域ＤＡ１と前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）との間には、寄生キャパシタンスが生じないため、寄生キャパシタンスが原因で引き起こされるクロストーク現象を根本的に防止することができる。
【００７２】
また、このような寄生キャパシタンスはクロストーク現象の他、メイン液晶パネル１００の光が漏れるという現象をも誘発する。しかしながら、上記に記述してきた本システムにより前記寄生キャパシタンス防止できるため、前記メイン液晶パネル１００の表示特性を向上させることができる。
【００７３】
以上、上述してきたような本発明により、メイン液晶パネル１００の駆動と前記サブ液晶パネル２００の駆動の両方を駆動チップ３００が担う、いわゆる駆動システムの“１チップ化”ができ、これにより製造時間が短縮される。また、メイン液晶パネル１００の表示領域ＤＡ１と前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）間の寄生キャパシタンスの防止により、前記メイン液晶パネル１００の表示領域ＤＡ１と前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｉ）間の距離の短縮化および表示特性の向上が可能である。さらには、これらによってチップサイズの縮小ができ、結果コストの削減、不良発生の割合低下および生産性の向上につながる。
【００７４】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明に基づいて様々な変形及び均等な他の実施例が可能であると理解できる。従って、本発明の真の技術的保護範囲は添付された特許請求の範囲によって決めなければならない。
【図面の簡単な説明】
【００７５】
【図１】一実施例によるデュアル液晶表示装置の平面図
【図２】図１に図示されたＡ部分の拡大図
【図３】図１に図示された駆動チップの内部構成を具体的に示したブロック図
【図４】図２中の第１表示領域をＣ−Ｃ′で切断した断面図
【図５】図１に図示されたＡ部分を図２のＢ−Ｂ′で切断した断面図
【符号の説明】
【００７６】
１００    メイン液晶パネル
１１０    アレー基板
１１１    薄膜トランジスタ
１１１ａ    ゲート電極
１１１ｂ    ソース電極
１１１ｃ    ドレーン電極
１１１ｄ    ゲート絶縁膜
１１１ｅ    アクティブパターン
１１１ｆ    オームコンタクトパターン
１１２    画素電極
１１３    無機絶縁膜
１１３ａ    第１コンタクトホール
１１３ｂ    第３コンタクトホール
１１４    有機絶縁膜
１１４ａ    第２コンタクトホール
１１４ｂ    第４コンタクトホール
１１５    第１導電スペーサ
１２０    カラーフィルター基板
１２１    カラーフィルター
１２２    共通電極
１３０    液晶層
２００    サブ液晶パネル
３００    駆動チップ
３１０    制御部
３２０    メモリ部
３３０    データ駆動部
３４０    メインゲート駆動部
３４１    第１ゲート駆動部
３４２    第２ゲート駆動部
３５０    サブゲート駆動部
３６０    共通電圧発生部
４００    延性回路基板
５００    デュアル液晶表示装置
Ｃ１    第１角部
Ｃ２    第２角部
ＣＡ１    第１コンタクト領域
ＣＡ２    第２コンタクト領域
Ｃｌｃ    液晶キャパシタ
Ｃｓｔ    ストレージキャパシタ
ＣＶＬ    第１共通電圧ライン
ｄ１    第１距離
ｄ２    第２距離
ＤＡ１    第１表示領域
ＤＡ２    第２表示領域
ＤＭ    ダミーライン
ＥＰ１    第１端部
ＥＰ２    第２端部
ＥＰ３    第３端部
ＥＰ４    第４端部
ＰＡ１    第１周辺領域
ＰＡ２    第２周辺領域
ＰＡ３    第３周辺領域
ＰＡ４    第４周辺領域
ＰＡ５    第５周辺領域
ＰＡ６    第６周辺領域
ＳＥＬ    ストレージ電極ライン
Ｖｃｏｍ    共通電圧
Ｖｐ    駆動電圧
【図１】
2005092218.tif 000003
【図２】
2005092218.tif 000004
【図３】
2005092218.tif 000005
【図４】
2005092218.tif 000006
【図５】
2005092218.tif 000007