(57)【要約】【課題】再生したクロック信号でアナログ入力信号をサンプリングしてデジタル入力信号に変換するアナログ／デジタル変換手段と、連続する２個のデジタル入力信号に基づいてアナログ入力信号とクロック信号との位相誤差に応じた位相誤差信号を生成する位相誤差信号生成手段と、位相誤差信号を平滑して平滑位相誤差信号を生成する平滑手段と、平滑位相誤差信号に応じた周波数のクロック信号を発生するクロック信号発生手段とを有するクロック信号再生ＰＬＬ回路及びこのクロック信号再生ＰＬＬ回路を有する記録情報再生装置において、クロック信号再生ＰＬＬ回路の位相同期の迅速化を図る。【解決手段】連続する２個の前記デジタル入力信号に基づいてアナログ入力信号の反転エッジを検出し、この反転エッジを検出したタイミングでは位相誤差信号生成手段から平滑手段へ位相誤差信号を入力し、それ以外のタイミングでは位相誤差信号の入力を中断する。【選択図】図２
2005203840.tif 000002
【特許請求の範囲】
【請求項１】
再生したクロック信号でアナログ入力信号をサンプリングしてデジタル入力信号に変換するアナログ／デジタル変換手段と、
連続する２個の前記デジタル入力信号に基づいて前記アナログ入力信号とクロック信号との位相誤差に応じた位相誤差信号を生成する位相誤差信号生成手段と、
前記位相誤差信号を平滑して平滑位相誤差信号を生成する平滑手段と、
前記平滑位相誤差信号に応じた周波数のクロック信号を発生するクロック信号発生手段と、
を有するクロック信号再生ＰＬＬ回路において、
前記連続する２個のデジタル入力信号に基づいて前記アナログ入力信号の反転エッジを検出し、この反転エッジを検出したタイミングでは前記位相誤差信号生成手段から前記平滑手段へ前記位相誤差信号を入力し、それ以外のタイミングでは前記位相誤差信号生成手段から前記平滑手段へ前記位相誤差信号の入力を中断することを特徴とするクロック信号再生ＰＬＬ回路。
【請求項２】
再生したクロック信号でアナログ入力信号をサンプリングしてデジタル入力信号に変換するアナログ／デジタル変換手段と、
連続する２個の前記デジタル入力信号に基づいて前記アナログ入力信号とクロック信号との位相誤差に応じた位相誤差信号を生成する位相誤差信号生成手段と、
前記位相誤差信号を平滑して平滑位相誤差信号を生成する平滑手段と、
前記平滑位相誤差信号に応じた周波数のクロック信号を発生するクロック信号発生手段と、
を有するクロック信号再生ＰＬＬ回路によって、記録媒体に記録された情報を再生するための前記クロック信号を再生している記録情報再生装置において、
前記クロック信号再生ＰＬＬ回路は、前記連続する２個のデジタル入力信号に基づいて前記アナログ入力信号の反転エッジを検出し、この反転エッジを検出したタイミングでは前記位相誤差信号生成手段から前記平滑手段へ前記位相誤差信号を入力し、それ以外のタイミングでは前記位相誤差信号生成手段から前記平滑手段へ前記位相誤差信号の入力を中断することを特徴とするクロック信号再生ＰＬＬ回路を有する記録情報再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック信号再生ＰＬＬ回路及び同ＰＬＬ回路を有する記録情報再生装置に関するものである。
【背景技術】
【０００２】
近年、音声や画像や文書等の大量のデータを記録しておくために光ディスク記録媒体（ＤＶＤやＭＤ等）、磁気ディスク記録媒体（ＨＤＤ等）や磁気テープ記録再生装置（ＤＶＲ等）等が利用されている。
【０００３】
これらの記録媒体には、ＮＲＺ（Non Return To Zero）信号形式のデータをＥＦＭ符号(Eight to Fourteen Modulation)等の変調符号に変換した信号を記録しており、例えば、光ディスク記録媒体に記憶された情報を再生する場合には、光ディスク記録媒体を回転させながら光ディスク記録再生装置の光ピックアップによって信号を読み出すとともにＲＦ（Radio Frequency）信号として出力して、このＲＦ信号からＮＲＺ信号を復調して、情報の読み出しを行っていた。
【０００４】
このようにＲＦ信号からＮＲＺ信号を復調する場合には、データ信号の区切りを表すクロック信号をＲＦ信号から再生する必要があり、このクロック信号は、クロック信号再生ＰＬＬ（Phase Locked Loop）回路を用いて再生している（例えば、特許文献１参照。）。
【０００５】
すなわち、図４に示すように、クロック再生信号ＰＬＬ回路400を有する記録情報再生装置では、記録媒体100に記憶された情報を光ピックアップ200によって読出してＲＦ信号200sとして出力し、このＲＦ信号200sをＲＦ増幅回路300に入力して増幅することによりアナログ入力信号300sを生成し、このアナログ入力信号300sをクロック再生信号ＰＬＬ回路400に入力してクロック信号450sを再生している。
【０００６】
クロック再生信号ＰＬＬ回路400は、アナログ入力信号300sをクロック信号450sでサンプリングしてデジタル入力信号410sに変換するアナログ／デジタル変換回路410と、連続する２個のデジタル入力信号410sに基づいてアナログ入力信号300sとクロック信号450sとの位相誤差に応じた位相誤差信号420sを生成する位相誤差信号生成回路420と、位相誤差信号420sを平滑して平滑位相誤差信号430sを生成する平滑回路430と、デジタル信号である平滑位相誤差信号430sをアナログ信号のアナログ平滑位相誤差信号440sに変換するデジタル／アナログ変換回路440と、アナログ平滑位相誤差信号440sに基づいて所要の周波数としたクロック信号450sを発生するクロック信号発生回路450とで構成している。
【０００７】
デジタル入力信号410sの一部は制御回路500に入力し、所要のデータ信号500sを再生している。
【０００８】
このようなクロック再生信号ＰＬＬ回路400の位相誤差信号生成回路420では、アナログ入力信号300sとクロック信号450sとの位相誤差を常に検出して位相誤差信号420sを生成し、この位相誤差信号420sを平滑回路430に入力して平滑位相誤差信号430sを生成していた。
【特許文献１】特開平８−１５４０５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、例えばＥＦＭ符号のように３Ｔ〜１１Ｔ（Ｔ：クロック信号の１周期）までの長さの反転信号からなる可変長符号からなるＲＦ信号では、ＲＦ信号が反転する第１の反転エッジから、その次に反転する第２の反転エッジまでの間に、クロック再生信号ＰＬＬ回路の内部において、クロック信号に基づいて複数回の処理が実行されることによる不具合が生じるという問題があった。
【００１０】
すなわち、クロック再生信号ＰＬＬ回路では、第１の反転エッジのタイミングにおいて位相誤差信号生成回路で生成した位相誤差信号を第２の反転エッジのタイミングまで保持し続けるとともに、この位相誤差信号をクロック信号に基づいて平滑回路に逐次入力し、しかも平滑回路では位相誤差信号の逐次積算を行っていたので、第１の反転エッジから第２の反転エッジまでの長さによって平滑回路において生成される平滑位相誤差信号の位相誤差信号に基づく重みが変動するという問題があった。
【００１１】
具体的に説明すると、図５に示すように、クロック再生信号ＰＬＬ回路では、ＲＦ信号から生成したアナログ入力信号をクロック信号の立ち上がりでサンプリングしてデジタル入力信号を生成しており、位相誤差信号生成回路では、d(i-1)とd(i)の連続する２個のデジタル入力信号に基づいて位相誤差に応じた位相誤差信号を生成している。
【００１２】
特に、位相誤差信号における位相誤差の値は、d(i)＜０の場合にはd(i-1)＋d(i)であり、d(i)＞０の場合には−（d(i-1)＋d(i)）であって、位相誤差信号生成回路は、アナログ入力信号が反転エッジに達するまで、先の反転エッジのタイミングで検出した位相誤差を保持して、平滑回路にその位相誤差を入力している。
【００１３】
したがって、第１の反転エッジから第２の反転エッジまでの長さが長ければ長いほど、平滑回路には位相誤差が余分に入力され、平滑回路において生成される平滑位相誤差信号の位相誤差信号に基づく重みが変動していた。図５中、Δφ０,Δφ１,Δφ２は位相誤差を示しており、２つの反転エッジの間で、所定の位相誤差Δφ,Δφ１,Δφ２,・・・が保持されていることを示している。
【００１４】
特に、クロック再生信号ＰＬＬ回路における位相同期の初期段階では、位相同期が十分でないことによって位相誤差の量が比較的大きいために、適正な平滑位相誤差信号の生成が困難となって位相同期が遅くなるという問題もあった。
【００１５】
また、ディフェクト状態においてアナログ入力信号に反転エッジが長時間現れない場合にも、位相誤差信号生成回路内にホールドされた位相誤差に基づく位相誤差信号が逐次出力されることにより、クロック再生信号ＰＬＬ回路の位相同期の応答が悪いという問題もあった。
【課題を解決するための手段】
【００１６】
そこで、本発明のクロック信号再生ＰＬＬ回路では、再生したクロック信号でアナログ入力信号をサンプリングしてデジタル入力信号に変換するアナログ／デジタル変換手段と、連続する２個のデジタル入力信号に基づいてアナログ入力信号とクロック信号との位相誤差に応じた位相誤差信号を生成する位相誤差信号生成手段と、位相誤差信号を平滑して平滑位相誤差信号を生成する平滑手段と、平滑位相誤差信号に応じた周波数のクロック信号を発生するクロック信号発生手段とを有するクロック信号再生ＰＬＬ回路において、連続する２個のデジタル入力信号に基づいてアナログ入力信号の反転エッジを検出し、この反転エッジを検出したタイミングでは位相誤差信号生成手段から平滑手段へ位相誤差信号を入力し、それ以外のタイミングでは位相誤差信号生成手段から平滑手段へ位相誤差信号の入力を中断することとした。
【００１７】
また、本発明のクロック信号再生ＰＬＬ回路を有する記録情報再生装置では、再生したクロック信号でアナログ入力信号をサンプリングしてデジタル入力信号に変換するアナログ／デジタル変換手段と、連続する２個のデジタル入力信号に基づいてアナログ入力信号とクロック信号との位相誤差に応じた位相誤差信号を生成する位相誤差信号生成手段と、位相誤差信号を平滑して平滑位相誤差信号を生成する平滑手段と、平滑位相誤差信号に応じた周波数のクロック信号を発生するクロック信号発生手段とを有するクロック信号再生ＰＬＬ回路によって、記録媒体に記録された情報を再生するためのクロック信号を再生している記録情報再生装置において、クロック信号再生ＰＬＬ回路は、連続する２個のデジタル入力信号に基づいてアナログ入力信号の反転エッジを検出し、この反転エッジを検出したタイミングでは位相誤差信号生成手段から平滑手段へ位相誤差信号を入力し、それ以外のタイミングでは位相誤差信号生成手段から平滑手段へ位相誤差信号の入力を中断することとした。
【発明の効果】
【００１８】
請求項１記載の発明では、連続する２個のデジタル入力信号に基づいてアナログ入力信号の反転エッジを検出し、この反転エッジを検出したタイミングでは位相誤差信号生成手段から平滑手段へ位相誤差信号を入力し、それ以外のタイミングでは位相誤差信号生成手段から平滑手段へ位相誤差信号の入力を中断することとしたことによって、位相誤差信号生成手段から出力される位相誤差信号が平滑手段に繰り返し入力されることを防止して、平滑手段から出力される平滑位相誤差信号を適正化することができ、位相制御の正確性及び安定性を向上させて位相同期の迅速化を図ることができる。
【００１９】
請求項２記載の発明では、記録媒体に記録された情報を再生するためのクロック信号をクロック信号再生ＰＬＬ回路で再生している記録情報再生装置において、連続する２個のデジタル入力信号に基づいてアナログ入力信号の反転エッジを検出し、この反転エッジを検出したタイミングでは位相誤差信号生成手段から平滑手段へ位相誤差信号を入力し、それ以外のタイミングでは位相誤差信号生成手段から平滑手段へ位相誤差信号の入力を中断するようにクロック信号再生ＰＬＬ回路を構成したことによって、クロック信号再生ＰＬＬ回路における位相同期の迅速化及びジッタの低減化を図ることができるので、記録情報再生装置の動作安定性を向上させることができる。
【発明を実施するための最良の形態】
【００２０】
本発明のクロック信号再生ＰＬＬ回路及び同ＰＬＬ回路を有する記録情報再生装置では、クロック信号再生ＰＬＬ回路を、再生したクロック信号でアナログ入力信号をサンプリングしてデジタル入力信号に変換するアナログ／デジタル変換手段と、連続する２個のデジタル入力信号に基づいてアナログ入力信号とクロック信号との位相誤差に応じた位相誤差信号を生成する位相誤差信号生成手段と、位相誤差信号を平滑して平滑位相誤差信号を生成する平滑手段と、平滑位相誤差信号に応じた周波数のクロック信号を発生するクロック信号発生手段とで構成している。
【００２１】
そして、クロック信号再生ＰＬＬ回路では、連続する２個のデジタル入力信号に基づいてアナログ入力信号の反転エッジを検出し、この反転エッジを検出したタイミングでは位相誤差信号生成手段から平滑手段へ位相誤差信号を入力し、それ以外のタイミングでは位相誤差信号生成手段から平滑手段へ位相誤差信号の入力を中断しているものである。
【００２２】
このように、反転エッジを検出したタイミング以外のタイミングでは、位相誤差信号生成手段から平滑手段へ位相誤差信号の入力を中断することにより、ＥＦＭ符号を用いているアナログ入力信号の第１の反転エッジと第２の反転エッジとの間の長さによって、平滑手段に入力される位相誤差信号の入力回数が異なることによる適正でない位相誤差信号の平滑手段による蓄積を防止して、平滑手段からの適正な平滑位相誤差信号の出力を可能とすることができる。
【００２３】
したがって、クロック信号再生ＰＬＬ回路では位相同期を迅速化することができ、さらにジッタを低減させることができ、このようなクロック信号再生ＰＬＬ回路を用いた記録情報再生装置では、記録情報の再生動作の安定性を向上させることができる。
【００２４】
以下において、図面に基づいて本発明の実施形態を詳説する。図１は、本実施形態の記録情報再生装置Ａの概略説明図である。説明の便宜上、本実施形態の記録情報再生装置Ａでは、ＣＤ−ＲＯＭやＭＤ等の光ディスク記録媒体に記憶された情報を再生する記録情報再生装置Ａとする。ただし、記録情報再生装置Ａは光ディスク記録媒体の再生装置に限定するものではなく、記録した情報からのクロック信号の再生が必要な再生装置であればどのような再生装置であってもよい。
【００２５】
記録情報再生装置Ａは、記録媒体10に記憶された情報を光ピックアップ20によって読出してＲＦ信号20sとして出力し、このＲＦ信号20sをＲＦ増幅回路30に入力して増幅することによりアナログ入力信号30sを生成し、このアナログ入力信号30sをクロック再生信号ＰＬＬ回路40に入力してクロック信号45sを再生している。
【００２６】
さらに、記録情報再生装置Ａでは、後述するようにクロック再生信号ＰＬＬ回路40で生成したデジタル入力信号41sの一部を制御回路50に入力し、所要のデータ信号50sを再生するようにしている。
【００２７】
クロック再生信号ＰＬＬ回路40は、アナログ／デジタル変換手段であるアナログ／デジタル変換回路41と、位相誤差信号生成手段である位相誤差信号生成回路42と、平滑手段である平滑回路43と、クロック信号発生手段であるクロック信号発生回路45とを有しており、さらに、アナログ入力信号30sの反転エッジを検出するエッジ検出手段であるエッジ検出回路46と、このエッジ検出回路46において反転エッジの検出しない場合に平滑回路43への後述する位相誤差信号42Sの入力を中断させる切替回路47とから構成している。
【００２８】
アナログ／デジタル変換回路41は、ＲＦ増幅回路30から入力されたアナログ入力信号30sを、後述するようにクロック再生信号ＰＬＬ回路40において生成したクロック信号45sでサンプリングしてデジタル入力信号41sに変換し、このデジタル入力信号41sを位相誤差信号生成回路42とエッジ検出回路46、及び制御回路50に入力している。
【００２９】
位相誤差信号生成回路42は、アナログ／デジタル変換回路41から入力されたデジタル入力信号41sに基づいて、アナログ入力信号30sとクロック信号45sとの位相誤差に応じた位相誤差信号42sを生成し、この位相誤差信号42sを切替回路47に入力している。
【００３０】
本実施形態では、切替回路47は、後述するようにエッジ検出回路46から出力されたエッジ検出信号46sに基づいて、位相誤差信号生成回路42から入力された位相誤差信号42sと、位相誤差を零とした零位相誤差信号のいずれか一方を平滑回路43に入力しており、位相誤差信号42sではなく零位相誤差信号を平滑回路43に入力させることにより、平滑回路43への位相誤差信号42sの入力を中断させている。
【００３１】
平滑回路43はループフィルタ回路で構成し、切替回路47から入力された位相誤差信号42sを平滑して平滑位相誤差信号43sを生成し、この平滑位相誤差信号43sを出力している。
【００３２】
平滑位相誤差信号43sはデジタル信号であるので、この平滑位相誤差信号43sをデジタル／アナログ変換回路44に入力してアナログ信号のアナログ平滑位相誤差信号44sを生成し、このアナログ平滑位相誤差信号44sをクロック信号発生回路45に入力している。
【００３３】
クロック信号発生回路45では、デジタル／アナログ変換回路44から入力されたアナログ平滑位相誤差信号44sに基づいて所要の周波数としたクロック信号45sを発生させて出力し、このクロック信号45sをアナログ／デジタル変換回路41に入力してアナログ入力信号30sのサンプリングを行っている。
【００３４】
説明の便宜上、図示していないが、クロック信号45sは、位相誤差信号生成回路42、平滑回路43、デジタル／アナログ変換回路44、エッジ検出回路46、切替回路47にも入力し、クロック信号45sに基づいてそれぞれ動作させるようにしている。また、クロック信号45sはクロック再生信号ＰＬＬ回路40の外部にも出力し、このクロック信号45sに基づいて記録情報再生装置Ａにおける情報の再生を行っている。
【００３５】
エッジ検出回路46は、アナログ／デジタル変換回路41から入力された連続する２個のデジタル入力信号41sに基づいてアナログ入力信号30sの反転エッジを検出し、エッジ検出信号46sを生成して出力するようにしている。
【００３６】
このエッジ検出信号46sは切替回路47に入力し、エッジ検出回路46がアナログ入力信号30sの反転エッジを検出した場合には、切替回路47において位相誤差信号42sを平滑回路43に入力させるようにし、エッジ検出回路46がアナログ入力信号30sの反転エッジを検出しない場合には、零位相誤差信号を平滑回路43に入力させて、平滑回路43への位相誤差信号42sの入力を中断させるように切替制御を行っている。
【００３７】
以下において、図２のフローチャート及び図３の平滑回路43に入力される位相誤差の説明図に基づいて、クロック再生信号ＰＬＬ回路40の動作について説明する。
【００３８】
クロック再生信号ＰＬＬ回路40では、アナログ／デジタル変換回路41においてクロック信号45sに基づいてアナログ入力信号30sのサンプリングを行い、サンプリングして得られたデジタル入力信号41sをエッジ検出回路46に順次入力する（ステップS01）。ここで、デジタル入力信号41sの値をd(i)で表すことにする。d(i-1)は、d(i)より１つ前にサンプリングされたデジタル入力信号41sの値を表している。
【００３９】
エッジ検出回路46では、入力されたデジタル入力信号41sの連続する２個のデジタル入力信号41sの積、すなわちd(i)×d(i-1)を計算し、d(i)×d(i-1)＜０の場合には、エッジ検出回路46は、d(i-1)をサンプリングしたタイミングと、d(i)をサンプリングしたタイミングとの間にアナログ入力信号30sの反転エッジが存在すると判定するようにしている（ステップS02）。
【００４０】
このようにエッジ検出回路46において反転エッジが検出された場合には、エッジ検出回路46は切替回路47において、位相誤差信号42sを平滑回路43に入力するようにしている。
【００４１】
特に、d(i)＞０の場合には（ステップS03）、位相誤差Δφを、Δφ＝−（d(i-1)＋d(i)）とする位相誤差信号42sを平滑回路43に入力し（ステップS04）、d(i)＞０でない場合には（ステップS03）、位相誤差Δφを、Δφ＝d(i-1)＋d(i)とする位相誤差信号42sを平滑回路43に入力している（ステップS05）。
【００４２】
一方、ステップS02において、d(i)×d(i-1)＞０の場合には、エッジ検出回路46は、d(i-1)をサンプリングしたタイミングと、d(i)をサンプリングしたタイミングとの間にアナログ入力信号30sの反転エッジが存在しない判定し、この場合には、図３に示すように、エッジ検出回路46は位相誤差Δφを、Δφ＝０とする零位相誤差信号を切替回路47から平滑回路43に入力して、平滑回路43への位相誤差信号42sの入力を中断させている（ステップS06）。
【００４３】
このように、反転エッジを検出したタイミング以外のタイミングでは、平滑回路43への位相誤差信号42sの入力を中断することにより、ＥＦＭ符号を用いているアナログ入力信号30sの第１の反転エッジと第２の反転エッジとの間の長さが異なっても、平滑回路43では１回だけ入力された位相誤差信号42sに基づいて平滑位相誤差信号43sを生成することができるので、常に適正な平滑位相誤差信号43sの出力を可能とすることができる。
【００４４】
特に、反転エッジを検出したタイミング以外のタイミングでは、平滑回路43に零位相誤差信号を入力することにより、平滑回路43に余計なゲイン（重み）が蓄積されることを防止でき、位相同期の迅速化を図ることができる。
【００４５】
上記したようにクロック再生信号ＰＬＬ回路40を構成したことにより、クロック再生信号ＰＬＬ回路40による位相同期の迅速化にともなって、記録情報再生装置Ａの動作安定性を向上させることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明に係る記録情報再生装置の概略説明図である。
【図２】本発明に係るクロック再生信号ＰＬＬ回路の動作を説明するフローチャートである。
【図３】本発明に係る記録情報再生装置の平滑回路に入力される位相誤差の説明図である。
【図４】従来の記録情報再生装置の概略説明図である。
【図５】従来の記録情報再生装置の平滑回路に入力される位相誤差の説明図である。
【符号の説明】
【００４７】
Ａ  記録情報再生装置
10  記録媒体
20  光ピックアップ
30  ＲＦ増幅回路
40  クロック再生信号ＰＬＬ回路
41  アナログ／デジタル変換回路
42  位相誤差信号生成回路
43  平滑回路
44  デジタル／アナログ変換回路
45  クロック信号発生回路
46  エッジ検出回路
47  切替回路
50  制御回路
20s ＲＦ信号
30s アナログ入力信号
41s デジタル入力信号
42s 位相誤差信号
43s 平滑位相誤差信号
44s アナログ平滑位相誤差信号
45s クロック信号
46s エッジ検出信号
50s データ信号
【図１】
2005203840.tif 000003
【図２】
2005203840.tif 000004
【図３】
2005203840.tif 000005
【図４】
2005203840.tif 000006
【図５】
2005203840.tif 000007