(57)【要約】【課題】  ＣＡＶ記録方式において速度変化が起こる状況下でもＬＰＰ信号を正確に検出、復調できる光ディスク情報記録再生装置を提供する。【解決手段】  予めディスク上に一定の周波数でウォブリングが施された記録トラックと、その記録トラックと一定の位相関係をもったプリピットとが形成された光ディスクに情報を記録/再生するための光ディスク情報記録再生装置において、プリピット信号生成部は、プリピットを検出してプリピットの２値化信号を生成し、データ復調部は、生成されたプリピット信号から光ディスクのアドレス情報と同期信号を復調する。検出手段は、プリピット信号の予測位置に対する時間軸上のずれ量を検出し、調整手段は、プリピット検出用のクロックをプリピット信号に対して前後に調整する。ずれ量検出手段は、２値化されたプリピット信号を検出する際に、プリピット信号の予測位置に対する時間軸上のずれ量を検出して、そのずれ量に比例してプリピット検出用のクロックを動的に微調整する。【選択図】図３
2005276266.tif 000002
【特許請求の範囲】
【請求項１】
予めディスク上に一定の周波数でウォブリングが施された記録トラックと、その記録トラックと一定の位相関係をもったプリピットとが形成された光ディスクに情報を記録/再生するための光ディスク情報記録再生装置であって、
プリピットを検出してプリピット２値化信号を生成するプリピット信号生成部と、
前記プリピット信号生成部で生成されたプリピット２値化信号から光ディスクのアドレス情報と同期信号を復調するデータ復調部と、
前記データ復調部で復調されたデータパターンのエラーの検出・訂正を行なうデータエラー訂正部と、
プリピット検出用クロックをプリピット信号に対して時間軸上で前後に調整するクロック調整手段と、
前記プリピット信号生成部から入力したプリピット２値化信号の予測位置に対する時間軸上のずれ量を検出して、そのずれ量に基づいて、クロック調整手段におけるプリピット検出用クロックの時間軸上のずれを小さくするずれ量調整手段とを
を備える光ディスク情報記録再生装置。
【請求項２】
前記ずれ量調整手段は、プリピット信号生成部で生成されたプリピット２値化信号を参照し１／２ウォブル周期に対する時間軸上のずれ量を検出するＰＬＬ回路を備えることを特徴とする請求項１記載の情報記録再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、予めディスク上に一定の周波数でウォブリングが施された記録トラックと、その記録トラックと一定の位相関係をもったプリピットが形成された光ディスク等の情報記録媒体のアドレス情報と同期信号を復調させる光ディスク情報記録再生装置に関するものである。
【背景技術】
【０００２】
一般に光ディスクなどの情報記録媒体には、製造時のプリフォーマットの段階で一定周期でうねりを持つグルーブというレーザービームの案内溝が形成されており、このグルーブによりディスクの回転制御用の信号を取得し、記録のために必要なディスク上の物理アドレスを指示するような構造を備えるものがある。特にＤＶＤ−Ｒ／ＲＷメディアには、凹状のグルーブ間のランドと呼ばれる凸状の領域に、定められた規格に従ってプリピット（ＬＰＰ: Land Pre-Pit）が予め製造時に形成されており、このピットパターンがディスク上の物理アドレスを示すことになる。ＬＰＰ信号検出回路によりＬＰＰを再生することによりアドレス情報と同期信号を復調させ、また、ウォブル信号からライトクロックを生成させて、情報の読み書きが行われる。
【０００３】
ＬＰＰ信号検出回路は、チャネルクロックとこれに同期したウォブルによりＬＰＰを検出しなくてはならない。ここで、メディア上のＬＰＰを抽出してからＬＰＰ信号検出回路までの伝達時間とメディア上のウォブルを抽出してからライトクロック生成回路までの伝達時間とは、光ディスクの線速度によらない情報記録再生装置固有の絶対時間であり、チャネルクロックと非同期になる。特開２００３−３１７４０６号公報に記載されたセクターシンク信号検出装置では、チャネルクロックとこれに同期したウォブルによりＬＰＰ信号を検出し、復調してセクターシンク信号を検出するとき、上記絶対時間のギャップを埋めるために、位相補償部によりウォブル信号の位相を検出し補正している。
【特許文献１】特開２００３−３１７４０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
光ディスクなどの情報記録媒体を記録・再生する速度が高速になるに従って、チャネルクロックも高速になる。ＣＡＶ（Constant Angular Velocity：角速度一定）記録方式を使用した時などでは、角速度が一定であるので、ディスクの外周よりも内周のほうがデータの密度が高く、線速度は外周のほうが高速になるため、チャネルクロックも外周へいくに従って高速になる。しかし、メディア上のＬＰＰを抽出してからＬＰＰ信号検出回路までの伝達時間と媒体上のウォブルを抽出してからライトクロック生成回路までの伝達時間とは、チャネルクロックの速度変化（線速度）によらず、情報記録再生装置固有の絶対時間であるので、ＣＡＶ記録方式では、ＬＰＰ信号検出回路において、チャネルクロックの速度変化に依存しない上記絶対時間のギャップを埋めるために何らかの処理を施さなければならない。上述のセクターシンク信号検出装置では、上記絶対時間のギャップを埋めるために位相補償部によりウォブル信号の位相を検出し補正しているが、ＣＡＶ記録方式における速度変化に対する位相補償については開示されていない。
【０００５】
また、上述のセクターシンク信号検出装置では、ＣＡＶ記録方式における速度変化が起こる状況下では、位相補償回路は内周から外周まで動的に補償することができない。よって、書き込み速度によって位相補償のチューニングをしなくてはならなくなる。
【０００６】
本発明の目的は、ＣＡＶ記録方式において速度変化が起こる状況下でも光ディスクのプリピット信号を正確に検出、復調できる光ディスク情報記録再生装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る光ディスク情報記録再生装置は、予めディスク上に一定の周波数でウォブリングが施された記録トラックと、その記録トラックと一定の位相関係をもったプリピットとが形成された光ディスクに情報を記録/再生する。この光ディスク情報記録再生装置は、プリピットを検出してプリピットの２値化信号を生成するプリピット信号生成部と、前記プリピット信号生成部で生成されたプリピット信号から光ディスクのアドレス情報と同期信号を復調するデータ復調部と、前記データ復調部で復調されたデータパターンのエラーを検出・訂正を行なうデータエラー訂正部と、プリピット信号の予測位置に対する時間軸上のずれ量を検出する検出手段と、プリピット検出用のクロックをプリピット信号に対して時間軸上で前後に調整する調整手段と、前記プリピット生成部で２値化されたプリピット信号を検出する際に、プリピット信号の予測位置に対する時間軸上のずれ量を検出して、そのずれ量に比例してプリピット検出用のクロックを動的に調整するずれ量検出手段とを備える。光ディスク上のウォブルとプリピットがデコーダに到達するまでの絶対時間を、倍速によらず動的に最適化できるため、常に予測位置でプリピットを検出できる。したがって、ＣＡＶ記録方式でも、データ復調部におけるプリピット信号検出までの絶対時間に影響されず、ＬＰＰ信号の検出を予測位置から外れないように動的に制御できる。
【０００８】
前記の情報記録再生装置において、前記ずれ量検出手段は、たとえば、プリピット信号を参照し１／２ウォブルに制御されるＰＬＬ回路を備える。このように１／２ウォブルに制御されるＰＬＬ回路を構成することで、ＬＰＰ検出ウィンドウ幅と整合をとることができるため、ＬＰＰ信号にＬＰＰ検出ウィンドウが追従することができる。
【発明を実施するための最良の形態】
【０００９】
以下、添付の図面を参照して発明の実施の形態を説明する。
【００１０】
光ディスク情報記録再生装置として、光記録媒体であるＤＶＤ−Ｒ／ＲＷメディアへの再生、記録を行う光ディスク装置を例にして説明する。ＤＶＤ−Ｒ／ＲＷメディア上には予め一定の周波数でウォブリングが施された記録トラックと、その記録トラックと一定の位相関係をもったプリピットが形成されている。光ディスク装置は、記録トラックに情報を記録し、記録トラックから情報を再生する。
【００１１】
まず、図１に光ディスク装置の１例の概略ブロック図を示す。この光ディスク装置において、スピンドルモータ１２は、ＤＶＤ−Ｒ／ＲＷメディア１０を回転する。ピックアップ１４は、データの読み出し及び書き込みを行なうため、回転されているメディア１０に対して光ビームを照射して反射光を検出する。信号検出アンプ１６は、ピックアップ１４にて読み出されたデータ信号を増幅し、２値化する。ここで、プリピットを検出してプリピット２値化信号（ＬＰＰ）を生成し、ウォブルを検出してウォブル信号（Wobble）を生成する。ライトクロックジェネレータ１８は、メディア１０上のウォブルからライトクロックを生成する。ＬＰＰデコーダ２０は、メディア１０上のプリピットからディスク上の物理アドレスと同期信号をデコードする。ＤＶＤデコーダ２０は、ＬＰＰ信号を基に物理アドレスの絶対位置を制御する。ＤＶＤエンコーダ２２は、ＬＰＰデコーダ２０からのアドレス情報とライトクロックジェネレータ１８からのライトクロックを基にレーザ駆動信号を発生してレーザ駆動制御回路２４に送る。レーザ駆動制御回路２４は、ピックアップ１４に信号を送りレーザの駆動を制御する。また、この光ディスク装置は、各回路に対して動作の制御や各種設定を行なうためにＣＰＵ２６を備えている。なお、図１では、情報記録再生装置におけるメディア上の物理アドレス情報と同期信号を検出する構成だけを示しており、その他は省略している。
【００１２】
ディスク１０上には、ディスクの回転方向にグルーブと呼ばれるレーザビームの案内溝が形成されており、ここにデータを記録する。このグルーブは一定周期にうねりを持ち、このうねりによりディスクの回転制御用の信号を生成したり、ライトクロックを生成したりできる。また、このグルーブの間のランドと呼ばれる領域にディスクの物理アドレス情報をプリピット（ＬＰＰ：Land Pre-Pit）によって形成している。そして、ディスク１０からの反射光により得られた信号から信号検出アンプ１６にてウォブル及びＬＰＰを抽出する。抽出されたウォブルより、ライトクロックジェネレータ１８は、ライトクロック及び１ウォブルの倍の周波数となる信号（図３中のＤＷＢＬ信号）を生成し、ＬＰＰデコーダ２０及びＤＶＤエンコーダ２２に供給する。ここで、ＤＷＢＬ信号はライトクロック９３周期分（ウォブルの１／２周期分）に相当し、ウォブルに同期している。また、信号検出アンプ１６にて抽出されたＬＰＰはＬＰＰデコーダ２０に入力される。
【００１３】
図２によりＬＰＰの規則性について説明すると、１シンクフレームをウォブル８周期で構成し、ＬＰＰは、２シンクフレームの先頭３ウォブルに位置する。また、１シンクフレーム毎に偶数フレームと奇数フレームに分かれており、偶数フレームの先頭３ウォブルにＬＰＰがなければ奇数フレームの先頭３ウォブルでＬＰＰを検出することになる。この１シンクフレーム中の先頭３ウォブルのＬＰＰパターンが１−１−１であれば偶数ポジションのセクタシンクを表し、１−１−０であれば奇数ポジションのセクタシンクを表し、１−０−１であればプリピットデータ“１”を表し、１−０−０であればプリピットデータ“０”を表すことになり、要するにこのプリピットデータがディスク上のアドレスを示すことになる。ここで、１シンクフレーム中の先頭に位置するセクタシンクをワードシンク、その他のセクタシンクをビットシンクと呼ぶことにする。
【００１４】
次にメディア１０上の物理アドレス情報と同期信号のＬＰＰデコーダ２０における検出について、図１と図３と図４により説明をする。図３は図１のＬＰＰデコーダ２０の詳細を示したものであり、図４はＬＰＰデコーダ２０の状態遷移図を示したものである。
【００１５】
図３に示されるように、ＬＰＰデコーダ２０において、ＬＰＰパターン検出部１００は入力ＬＰＰ信号からＬＰＰパターンを検出し、セクターシンク検出部１０４に送る。また、ＤＷＢＬ遅延回路１０２は、ライトクロックジェネレータ１８からのＤＷＢＬ出力をライトクロック単位で遅延させる。セクターシンク検出部１０４は、ＤＷＢＬ遅延回路１０２で遅延されたＤＷＢＬ（ｄｗｗｂｌ）を基にセクターシンクを検出する。こうして、プリピット信号から光ディスクのアドレス情報と同期信号を復調する。また、エラー訂正回路１０６は、復調されたデータパターン（セクターシンク）のエラーの検出・訂正を行ない、得られたアドレス情報をＤＶＤエンコーダ２２に送る。なお、後で説明するように、遅延量自動制御回路１０８はＤＷＢＬ遅延回路１０２における遅延量を制御する。
【００１６】
図４は、ＬＰＰデコーダ２０における状態遷移を示す。ＬＰＰデコーダ２０は、はじめ、ＬＰＰのワードシンク（セクタの先頭にあるＬＰＰパターンが１−１−１の同期信号）をサーチしているサーチ状態にある。次にワードシンクを１回検出すると、チェック状態に遷移する。そして、前に検出したワードシンクから次のビットシンク位置が予測できるので、この予測位置においてビットシンク（１−０−１又は１−０−０）がある程度検出できたら、このビットシンクが確かなものであると判断し、プロテクト状態に遷移する。プロテクト状態では、ディスクのアドレスの復調、エラー訂正を行ない、ＤＶＤエンコーダ２２にアドレス情報を渡し、レーザ駆動回路を制御する。しかし、予測位置にビットシンクが検出できない場合は、サーチ状態に戻り、再びワードシンク検出から始まることになる。プロテクト状態に遷移してから予測位置にビットシンク又はワードシンクを検出していると、プロテクト状態を維持するが、予測位置から大きく外れると、プロテクト状態からサーチ状態に戻り、再びワードシンクの検出から始まる。
【００１７】
ここで、注目すべき点は、ＬＰＰデコーダ２０がＤＷＢＬ単位で動作しており、ＬＰＰデコーダ２０は、図２のようにメディア上のＬＰＰとウォブルの関係を保つようにＬＰＰパターンを検出し、デコードしなければならないということである。要するに、ＬＰＰデコーダ２０のＬＰＰパターン検出回路１００では、信号検出アンプ１６からのＬＰＰ信号とライトクロックジェネレータ１８からのＤＷＢＬの位相が信号検出アンプ１６から経由する回路によって遅延差が生じてしまうため、この遅延差をなくし、ウォブルの山となるところでＬＰＰパターンを検出する必要がある。この遅延差はシステム構成固有の遅延差となるため、信号検出アンプ１６などのシステム構成を変えた時にでも柔軟に対応できるように、ＣＰＵの設定値によりライトクロックジェネレータ１８からのＤＷＢＬ出力をライトクロック単位で遅延させるＤＷＢＬ遅延回路１０２を設けている。
【００１８】
先に述べたように、ＬＰＰパターン検出回路１００までの絶対遅延時間は固定であるが、ＣＬＶ記録方式では倍速が一定でありチャネルクロック周期が一定であるため遅延回路では固定の遅延量でよい。しかし、ＣＡＶ記録方式の過程では、ディスクの外周にいくにつれて倍速が速くなるのに対し、ＬＰＰパターン検出回路１００までの絶対遅延時間は倍速によらず一定であるため、倍速に対する絶対遅延時間が変化することになる。
【００１９】
図５により、具体的に、低倍速から高倍速になるに従って絶対遅延時間が検出にどのように影響するかを説明する。図５において、「１」はメディア上のウォブルを示し、「２」はメディア上のＬＰＰを示し、「３」は信号検出アンプ１６からＬＰＰパターン検出回路１００までのＬＰＰ信号の絶対遅延時間を示し、「４」は信号検出アンプ１６からライトクロックジェネレータ１８の出力（ＤＷＢＬ）までのウォブルの絶対遅延時間を示し、斜線部はＬＰＰパターン検出回路１００でＬＰＰ信号を検出するため使用する検出ウィンドウを示す。また、「５」はＤＷＢＬ信号の遅延時間を示す。ここで、ライトクロックジェネレータ１８での処理時間は無視することにする。
【００２０】
いまディスクの内周でＡ倍速とすると、検出ウィンドウの中心でＬＰＰを検出するためにライトクロックジェネレータ１８の出力であるＤＷＢＬ信号をＤＷＢＬ遅延回路１０２によってライトクロックＴの単位で遅延させる（ｄｗｗｂｌ）。その後、外周にいくに従って倍速が上がっていき、ＤＷＢＬとライトクロックの周期が短くなるため遅延時間５も短くなる。しかし、絶対遅延時間３，４が変わらないため、ｄｗｗｂｌの検出ウィンドウに対してＬＰＰ信号の位置が遅れていき、やがて検出ウィンドウから外れることになる。よって、ＣＡＶ記録方式の場合は、内周から外周にかけて、遅延回路１０２の遅延量５を倍速毎に設定しなければならなくなる。倍速毎の設定を、ファームウェアによって倍速の度に設定してこれを解決することもできなくはない。しかし、倍速が内周から外周にかけて徐々に変化していくので、どこまでの倍速に対して設定するかを見極めなくてはならないため、この方法は適切であるとは言い難い。
【００２１】
そこで、本実施形態では、ＣＡＶ記録方式において、上述の倍速毎における設定をする代わりに、動的に遅延量を制御する。具体的には、ＰＬＬ回路を含む遅延量自動制御回路１０８を設ける。遅延量自動制御回路１０８は、プリピット信号の予測位置に対する時間軸上のずれ量を検出して、そのずれ量に比例してプリピット検出用のクロックを動的に微調整する。これにより、メディア１０上のウォブルとプリピットの検出信号がＬＰＰデコーダ２０に到達するまでの絶対時間を倍速によらず動的に最適化できるため、常に予測位置でプリピットを検出できる。以下にその具体的回路を示す。
【００２２】
図６は、ＤＷＢＬ遅延回路１０２と、ＤＷＢＬ遅延回路１０２における遅延量を制御する遅延量自動制御回路１０８を示す。ＤＷＢＬ遅延回路１０２では、ライトクロックジェネレータ１８の出力であるＤＷＢＬ信号をシフトレジスタ２００を経て遅延素子２０２に送る。遅延素子２０２では、ディスク内周でＬＰＰ信号とウォブルの位相が最適になるような遅延量の初期設定が予め設定されている。遅延素子２０２で遅延された信号はラッチ２０４を経て信号ｄｗｗｂｌとしてセクターシンク検出部１０４に送られる。
【００２３】
遅延素子２０２における遅延量は、以下に説明するように遅延量自動制御回路１０８により自動的に制御される。遅延量自動制御回路１０８は、主に１次のＰＬＬで構成して、プリピット信号ＬＰＰの予測位置に対する時間軸上のずれ量を検出する。遅延量自動制御回路１０８では、まず、ＬＰＰ信号が信号検出アンプ１６からＰＬＬの参照信号として入力されると、位相比較器（ＰＤ）３００は、ＶＣＯ３０４からのＰＬＬ制御するための信号ｖｄｗｗｂｌと位相比較を行ない、その位相差を次段のゲイン調節回路３０２（カウンタで構成）に送ってＰＬＬのゲインを調節する。ｖｄｗｗｂｌ信号はライトクロックの９３周期分になるように制御を行い、ＤＷＢＬと整合がとれるようにしている。ＤＷＢＬ信号はライトクロック９３周期分（ウォブルの１／２周期分）に相当するので、信号ｖｄｗｗｂｌと位相比較を行なうことにより、プリピット信号の予測位置に対する時間軸上のずれ量が検出できる。ここで、アップ／ダウンカウンタ３０６は、ゲイン調節回路３０２が出力するゲイン調節パルスであるｕｐ２，ｄｏｗｎ２信号をカウントする。そして、計数値が予め決めておいたしきい値を越えたら、遅延回路１０２の遅延素子２０２に遅れ／進み信号を出力して遅延素子２０２における遅延量を増減させる。上述のＰＬＬ回路とアップ／ダウンカウンタ３０６により、遅延素子２０２におけるＤＷＢＬ信号の遅延量を自動的に調節する。すなわち、プリピット検出用のクロックｄｗｗｂｌをプリピット信号に対して時間的に前後に自動的に調整する。したがって、ディスク１０の外周でも、内周におけるＬＰＰ信号とウォブルの位相関係が崩れないようにＤＷＢＬがＬＰＰ信号に追従するように機能することになる。このように１／２ウォブルに制御されるＰＬＬ回路を構成することでクロックｄｗｗｂｌをＬＰＰ検出ウィンドウ幅と整合をとることができるため、ＬＰＰ信号にＬＰＰ検出ウィンドウが追従することができる。
【図面の簡単な説明】
【００２４】
【図１】光ディスク装置の１例の概略ブロック図
【図２】ＬＰＰとウォブルの関係を説明するための図
【図３】ＬＰＰデコーダのブロック図
【図４】ＬＰＰデコーダ内の状態遷移図
【図５】倍速変化によるＬＰＰ検出動作の変化を示す図
【図６】遅延回路における遅延量自動制御回路のブロック図
【符号の説明】
【００２５】
１０  光ディスク、    １６  信号検出アンプ、    １８  ライトクロックジェネレータ、    ２０  ＬＰＰデコーダ、    １００  ＬＰＰパターン検出部、    １０２  ＤＷＢＬ遅延回路、    １０４  セクターシンク検出部、    １０６  エラー訂正回路、    １０８  遅延量自動制御回路、    ２００  遅延素子、    ３００、３０２、３０４  ＬＰＰ、    ３０６  アップダウンカウンタ。
【図１】
2005276266.tif 000003
【図２】
2005276266.tif 000004
【図３】
2005276266.tif 000005
【図４】
2005276266.tif 000006
【図５】
2005276266.tif 000007
【図６】
2005276266.tif 000008