(57)【要約】【課題】  正確で高速な回路シミュレーション方法を提供する。【解決手段】  本発明にかかる方法は、デバイスに結合された導体を特定すること、前記デバイスに結合された前記導体と、隣接する導体との間の関係に関する情報を抽出すること、前記隣接する導体に存在する複数の信号に関する情報を抽出すること、前記信号情報をフェーズに分割すること、前記分割された信号の各フェーズの期間中に、前記デバイスに結合された前記導体に誘起される電圧を計算すること、前記デバイスに結合された前記導体に誘起される平均電圧を計算すること、および前記誘起された平均電圧が、所定の閾値を越えた場合に、前記デバイスにフラグを立てることを含む。【選択図】図３
2005092878.tif 000002
【特許請求の範囲】
【請求項１】
デバイス（２０）に結合された導体（１５）を特定することと、
前記デバイス（２０）に結合された前記導体（１５）と、隣接する導体（１２、１４、１６、１８）との間の関係に関する情報を抽出することと、
前記隣接する導体（１２、１４、１６、１８）に存在する複数の信号に関する情報を抽出することと、
前記情報を、フェーズに分割することと、
各フェーズの期間中に、前記デバイス（２０）に結合された前記導体（１５）に誘起される電圧を計算することと、
前記デバイス（２０）に結合された前記導体（１５）に誘起される平均電圧を計算することと、
前記誘起された平均電圧が所定の閾値を越えた場合に、前記デバイス（２０）にフラグを立てることと
を含む方法。
【請求項２】
前記情報をフェーズに分割することは、
各フェーズに重み係数を関連付けること
をさらに含む
請求項１に記載の方法。
【請求項３】
前記各フェーズに重み係数を関連付けることは、
１をローからハイへの変化に関連付けることと、
０を変わらない変化に関連付けることと
をさらに含む
請求項２に記載の方法。
【請求項４】
前記導体（１５）に誘起される電圧を計算することは、
各フェーズに起因する重み係数を繰り返し加算すること
を含む
請求項２に記載の方法。
【請求項５】
前記導体（１５）に誘起される電圧を計算することは、
前記デバイス（２０）に結合された前記導体（１５）と前記隣接する導体（１２、１４、１６、１８）との間の関係に関係する非重み係数を求めること
を含む
請求項４に記載の方法。
【請求項６】
前記非重み係数は、隣接する導体（１２、１４、１６、１８）間の静電容量（２１）に関係し、
前記重み係数は、前記隣接する導体（１２、１４、１６、１８）の信号の周波数に関係し、
前記平均電圧は、各フェーズの期間中に誘起される電圧量および前記デバイス（２０）の製造パラメータに関係する
請求項５に記載の方法。
【請求項７】
前記デバイス（２０）は、
Ｎ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）
を含み、
前記製造パラメータは、電子移動度
を含む
請求項６に記載の方法。
【請求項８】
デバイスを特定すること（５０）と、
データベースから前記デバイスに関する情報を抽出すること（５２）と、
前記抽出した情報をフェーズに分割すること（５６）と、
重み付けされた、結合した寄与を求めること（５８）と、
重み付けされていない、結合した寄与を求めること（５８）と、
各フェーズの期間中に誘起される電圧であって、前記重み付けされた結合した寄与と、前記重み付けされていない結合した寄与とを使用して求められる、誘起される電圧を計算すること（６２）と
を含む方法。
【請求項９】
前記デバイスは、
誘電体
を備え、
前記デバイスは、第１の導体に結合される
請求項８に記載の方法。
【請求項１０】
すべてのフェーズによって誘起される平均電圧であって、前記デバイスの製造パラメータおよび各フェーズの期間中に誘起される電圧量に関係する全てのフェーズによって誘起される平均電圧を計算すること
をさらに含む請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイスに誘起される電圧の計算方法に関する。
【背景技術】
【０００２】
集積回路は、比較的複雑な設計プロセスを経る。
多くの集積回路の製品化までの時間は短時間の場合があるので、多くの集積回路は、最初の構築時に、機能的オペレーションを必要とすることがある。
その結果、集積回路の設計に使用されるツールは、比較的短期間で正確な回路シミュレーションを実行することが必要とされることがある。
さらに、ＳＰＩＣＥ等の回路レベル設計ツールは、回路の各ノードのノード解析を行うことがある。
【非特許文献１】Wu等著「Experimental Evidence of TBD Power-Law for Voltage Dependence of Oxide Breakdown in Ultrathin Gate Oxides」
【発明の開示】
【発明が解決しようとする課題】
【０００３】
回路レベルツールによって行われるこのノード解析は、正確なシミュレーション情報を提供する複雑な行列計算を必要とすることが多いが、その行列計算が複雑であるため、回路レベル解析は、あまりに多くの時間を要することがある。
シミュレーション時間を減少させることを目指して、行列計算でないものも使用できるが、この場合、行列計算でないものは、回路の挙動に関して近似値となる可能性がある。
行列計算でないものを使用すると、シミュレーション時間は増加する可能性があるが、このような計算の精度は、低下するおそれがある。
回路設計者は、実際の回路性能よりも大きなマージンに回路を設計することによって、この精度の低下を補償することができるが、これによって、集積回路は、必要とされ得るものよりも厳しい設計制約に設計されることになる。
【課題を解決するための手段】
【０００４】
デバイスに結合された電圧量を計算する方法が開示される。
いくつかの実施の形態では、この方法は、デバイスに結合された導体を特定すること、前記デバイスに結合された前記導体と、隣接する導体との間の関係に関する情報を抽出すること、前記隣接する導体に存在する複数の信号に関する情報を抽出すること、前記信号情報をフェーズに分割すること、前記分割された信号の各フェーズの期間中に、前記デバイスに結合された前記導体に誘起される電圧を計算すること、前記デバイスに結合された前記導体に誘起される平均電圧を計算すること、および前記誘起された平均電圧が、所定の閾値を越えた場合に、前記デバイスにフラグを立てること、を含むことができる。
【０００５】
次に、本発明の実施の形態を詳細に説明するために、添付図面を参照する。
添付図面において、同じ部分は、同じ参照符号でラベル付けされていることがある。
【発明を実施するための最良の形態】
【０００６】
［表記および用語体系］
特定のシステムコンポーネントを参照するために、一定の用語が、以下の明細書および特許請求の範囲を通じて使用される。
当業者には分かるように、コンピュータ会社は、コンポーネントをさまざまな名称で参照することがある。
この文書は、名称は異なるが機能は異ならないコンポーネントを区別しないことを意図している。
以下の解説および特許請求の範囲では、用語「含む」および「備える」は、拡張可能なように使用され、したがって、「…を含むが、これらに限定されるものではない」ことを意味するように解釈されるべきである。
また、用語「結合する（couple or couples）」は、間接的または直接的な電気接続のいずれも意味するように意図されている。
したがって、第１のデバイスが、第２のデバイスに結合されると、その接続は、直接的な電気接続を通じたものである場合もあるし、他のデバイスまたは接続を介した間接的な電気接続を通じたものである場合もある。
【０００７】
［詳細な説明］
以下の解説は、本発明のさまざまな実施の形態を対象とする。
これらの実施の形態の１つまたは２つ以上のものが好ましいものとなり得るが、これらの開示した実施の形態は、特許請求の範囲を含めて、本開示の範囲を限定するものとして解釈されるべきでもなく、また使用されるべきでもない。
さらに、以下の説明が広い用途を有し、どの実施の形態の解説も、その実施の形態の例示にすぎないように意図されており、特許請求の範囲を含めて、本開示の範囲がその実施の形態に限定されることを暗示することを意図するものでないことが、当業者には理解されよう。
【０００８】
図１は、導体１２〜１８を含むシステム１０を示している。
このシステム１０は、半導体製造技術を使用してシングルチップ上に集積された電子回路の一部とすることができる。
以下の解説は、集積回路を対象とするが、ディスクリートコンポーネントシステムにも同様に適用される。
導体１２〜１８は、集積回路のさまざまな電気デバイスに結合することができる。
例えば、トランジスタ２０を導体１５に結合することができる。
さらに、コンデンサ、インダクタ、ダイオード、抵抗器等の他の電気デバイス（図示せず）も、導体１２〜１８に結合することができる。
一般に、電気デバイスを集積回路に密集させて詰め込むことができるように、システム１０の導体は、互いにできるだけ接近して製造される。
その結果、導体１２〜１８を隔てる距離は、非常に小さくなることがある。
【０００９】
また、導体１２、１４、１６、および１８は、さまざまな信号（クロック信号など）を集積回路内の領域に運ぶこともできる。
導体１２、１４、１６、および１８によって運ばれる信号がスイッチングするという性質、および、導体１２〜１８が近接していることにより、電圧は、導体１５に容量性結合されることがある。
例えば、導体１６と導体１５との間には、図１に示すそれらの物理的な近接性の結果として、有効静電容量２１が存在し得る。
さらに、コンデンサ２１によって導体１５に結合された電圧量は、導体１６の信号に基づいて変化し得る。
同様に、導体１２、１４、および１８も、導体１５に電圧を結合することがある。
導体１２、１４、１６、および１８からの導体１５における累積した結合の影響の結果、導体１５はかなりの電圧変動を起こすおそれがあり、この電圧変動の結果、トランジスタ２０等の導体１５に結合されたデバイスのデバイス障害が発生するおそれがある。
【００１０】
図２に示すように、導体１２、１４、１６、および１８は、例示の信号ＣＬＫ、ＣＬＫ／２、ＣＬＫ／４、およびＣＬＫ／８をそれぞれ含むことができる。
図示するように、ＣＬＫは、所定の周波数を有することができ、ＣＬＫ／２、ＣＬＫ／４、およびＣＬＫ／８は、ＣＬＫの所定の周波数の倍数の周波数を有することができる。
例えば、ＣＬＫは、１ＧＨｚの周波数を有することができ、その結果、ＣＬＫ／２は、５００ＭＨｚの周波数を有し、ＣＬＫ／４は、２５０ＭＨｚの周波数を有し、ＣＬＫ／８は、１２５ＭＨｚの周波数を有する。
導体１２、１４、１６、および１８から導体１５へ結合した信号量は、ＣＬＫ、ＣＬＫ／２、ＣＬＫ／４、およびＣＬＫ／８の周波数に関係し得る。
いくつかの実施の形態によると、導体１５に結合されたデバイスの障害の可能性を判断するのに、隣接する導体（すなわち、導体１２、１４、１６、および１８）の周波数の寄与を使用することができる。
このように、集積回路上の各電気デバイスの信頼性を判断することができ、その集積回路の長期信頼性を評価することができる。
【００１１】
図３は、結合した電圧に応じて集積回路の長期信頼性を判定する例示の方法４９を表している。
以下では、図１および図２に関して方法４９を説明するが、この開示は、他のシステムにも同様に適用される。
隣接する導体１２、１４、１６、および１８による結合した寄与を計算して、さまざまな時点における各導体１２、１４、１６、および１８の信号の挙動に基づき各導体の結合した寄与を重み付けすることによって、導体１５に結合された全電圧を求めることができる。
例えば、導体１６を原因とする導体１５の結合した寄与は、コンデンサ２１の値に関係し得る。
この結合した寄与は、導体１６の信号に依存し得るので、重み係数は、さまざまな時点におけるＣＬＫ／４の挙動から求めることができる。
【００１２】
ブロック５０において、解析を行うデバイス２０およびその導体１５を特定することができる。
隣接する導体１２、１４、１６、および１８は、導体１５に電圧を結合するが、これらもブロック５０において特定することができる。
上述したように、導体１５に結合された電圧量は、隣接した導体が近いことにより結合した寄与（例えば、有効静電容量）に加えて、ＣＬＫ、ＣＬＫ／２、ＣＬＫ／４、およびＣＬＫ／８による重み付けの寄与も含み得る。
したがって、トランジスタ２０の信頼性を解析する際に、設計データを検査することができ、ブロック５２に示すように、結合した寄与に関する情報に加えて、重み付けの寄与に関する情報も設計データから抽出することができる。
【００１３】
ブロック５２において抽出された情報を使用すると、各導体による結合した寄与をブロック５４によって求めることができる。
信号ごとの結合した寄与は、導体間の静電容量に関係し得る。
例えば、設計データは、隣接する導体間の間隔ｄ、導体が共通に有する面積Ａ、および導体間の材料の誘電定数εに関する情報を含み得る。
このように、有効静電容量は、下式１に従って計算することができる。
Ｃ＝ε・Ａ／ｄ                                                    式（１）
【００１４】
さらに、ブロック５６に示すように、ブロック５２において抽出された情報を使用して、信号ＣＬＫ、ＣＬＫ／２、ＣＬＫ／４、およびＣＬＫ／８を分割することができる。
信号を分割することは、信号のうち最小の周期を有するものを判定すること、およびこの周期によって信号を分割することを含み得る。
例えば、図２に示すように、ＣＬＫが最小の周期を有し、ＣＬＫ／８が最長の周期を有する。
したがって、信号は、フェーズφ０〜φ７に分割される。
ここで、各フェーズのサイズは、最小の周期のサイズによって求められる。
ブロック５４で求められた結合した寄与は、φ０の期間中に計算することができ、次いで、フェーズφ１〜φ７の期間中に外挿することができる。
【００１５】
隣接する導体間の結合量も、周波数と共に変化し得る。
この周波数の影響は、ブロック５８に示すように、各フェーズφ０〜φ７の期間中、信号ＣＬＫ、ＣＬＫ／２、ＣＬＫ／４、およびＣＬＫ／８のスイッチングに基づいて重み係数を割り当てることにより説明することができる。
重み係数は、さまざまな信号に関連付けられたスイッチングに関係し得る。
図２に示すように、１は、上昇変化（すなわち、ローからハイへの変化）に関連付けることができ、０は、変化のない事象（すなわち、信号がハイまたはローを継続する）に関連付けることができ、可変重み係数αは、下降変化（すなわち、ハイからローへの変化）の事象に関連付けることができる。
この可変重み係数αは、無効にすることもできるし、有効にすることもでき、無効の場合には０に設定され、有効の場合には或る所定の値に設定される。
αは下降変化に対応するので、有効にされた場合のαの値は、一般に、負の値である。
αのデフォルト設定は、無効にされている。
図２は、φ０およびφ１の期間中の信号に割り当てることができる重み係数を示している。
表１は、図２に示す全フェーズの信号に割り当てることができる重み係数を示している。
【００１６】
式２は、各フェーズφｉの期間中に、さまざまな結合した寄与およびさまざまな重み係数が原因で導体１５に結合された「結合した事象」、すなわち全電圧Ｖｃｏｕｐｌｅ，ｉを計算するのに使用することができる。
信号ＣＬＫ、ＣＬＫ／２、ＣＬＫ／４、およびＣＬＫ／８のさまざまな変化に関連付けられた重み係数は、式２においてχにより表される。
導体１５と導体１２、１４、１６、および１８との間の結合した寄与は、それぞれ、式２においてφｊ、φｋ、φｌ、およびφｍにより表される。
【００１７】
【数１】
2005092878.tif 000003
式（２）
【００１８】
ブロック６０は、表１の各フェーズの結合した事象を式２によって求めることに対応する。
【００１９】
【表１】
2005092878.tif 000004
【００２０】
ブロック６０の結合分析は、その後、ブロック５０において特定したデバイスの長期信頼性を評価するのに使用することができる。
いくつかの実施の形態は、複数の結合した事象（すなわち、フェーズφ０〜φ７に関連付けられた結合した事象）を原因とする各デバイスの平均値
【００２１】
【数２】
2005092878.tif 000005
【００２２】
を求めることを含むことができる。
式３は、複数の結合した事象Ｎ、さまざまな製造パラメータ、およびさまざまな回路パラメータを原因とする各デバイスの平均値
【００２３】
【数３】
2005092878.tif 000006
【００２４】
を計算するのに使用することができる。
【００２５】
【数４】
2005092878.tif 000007
式（３）
【００２６】
式３において、Ｎは、結合した事象の個数を指す。
例えば、図２に示すような８つのフェーズが存在すると、フェーズごとに１つの結合した事象が存在し、Ｎは、８に等しくなる。
βは、デバイスの利得に関係する項であり、特徴付けられるデバイスの型に応じて変化し得る。
例えば、ＭＯＳＦＥＴデバイスは、０．５から１．５の範囲のβの値を有することができる。
ここで、Ｎ型ＭＯＳＦＥＴは、Ｐ型ＭＯＳＦＥＴとは異なる値を有することがある。
式３の倍率「ａ」は、デバイスの面積、利得β、および温度に関連付けることができるものである。
「ａ」の実際の値は、例えばＮ型ＭＯＳＦＥＴ対Ｐ型ＭＯＳＦＥＴといったデバイスの型に応じて変化し得る。
ここで、ＭＯＳＦＥＴデバイスは、Wu等著「Experimental Evidence of TBD Power-Law for Voltage Dependence of Oxide Breakdown in Ultrathin Gate Oxides」に記載されているように、ＭＯＳＦＥＴデバイスの絶縁破壊が生じるまでの時間の間、べき乗則の挙動を有する「ａ」の値を有することができる。
ＫＰは、デバイスの移動度に関係する項であり、使用されるデバイスの型に応じて変化し得る。
例えば、Ｎ型ＭＯＳＦＥＴは、室温において約５３に等しいＫＰ値を有することがある一方、Ｐ型ＭＯＳＦＥＴは、室温において約４０に等しいＫＰ値を有することがある。
また、式３のＶｄｄは、デバイスに供給される最大電圧を意味する回路パラメータである。
【００２７】
平均値
【００２８】
【数５】
2005092878.tif 000008
【００２９】
が求められると、さまざまなデバイスに対する
【００３０】
【数６】
2005092878.tif 000009
【００３１】
の影響を検討することができる。
例えば、トランジスタ２０のゲート領域が、誘電体材料を含む場合に、トランジスタ２０は、図１に示すように、Ｎ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）とすることができる。
トランジスタ２０のゲート領域に結合する電圧は、ゲートの誘電体の完全性を、時間の経過によって損なうおそれがあり、その結果、トランジスタ２０のゲートとチャネルとの間に短絡が生じる。
製造設備は、システム内のさまざまなデバイスの電圧閾値を示す時間依存誘電破壊（ＴＤＤＢ（Time Dependent Dielectric Breakdown））のガイドラインを提供することがある。
ＴＤＤＢ閾値を越える電圧を受けるデバイスは、時間の経過と共に機能しなくなるおそれがある。したがって、平均値
【００３２】
【数７】
2005092878.tif 000010
【００３３】
は、ブロック６４に示すように、ＴＤＤＢ閾値と比較することができる。ブロック６２において計算された
【００３４】
【数８】
2005092878.tif 000011
【００３５】
の値が、ＴＤＤＢ閾値よりも大きい場合、そのデバイスには、ブロック６６によってフラグを立てることができる。
あるいは、ブロック６２において計算された
【００３６】
【数９】
2005092878.tif 000012
【００３７】
の値が、ＴＤＤＢ閾値よりも小さい場合、ブロック６８に示すように、デバイスにフラグを立てる必要はない。
【００３８】
上記解説は、本発明の原理およびさまざまな実施の形態の例示として意図されている。
当業者には、上記開示を十分に理解すると、数多くの変形および変更が明らかになる。
例えば、導体１５に結合するノイズとして、４つの導体が示されているが、これよりも多くの導体も可能であるし、少ない導体も可能である。
また、上記解説では、ＭＯＳＦＥＴデバイスが使用されているが、この解説は、コンデンサなど、ＴＤＤＢを受けるおそれのあるどのデバイスにも等しく適用される。
添付の特許請求の範囲は、このようなすべての変形および変更を包含するように解釈されることが意図されている。
【図面の簡単な説明】
【００３９】
【図１】例示のシステムを示す図である。
【図２】例示の信号を示す図である。
【図３】デバイスに誘起される電圧の例示の計算方法およびその長期信頼性を示す図である。
【符号の説明】
【００４０】
１０・・・システム，
１２〜１８・・・導体，
２０・・・トランジスタ，
２１・・・有効静電容量，
【図１】
2005092878.tif 000013
【図２】
2005092878.tif 000014
【図３】
2005092878.tif 000015