(57)【要約】【課題】ベース抵抗を上昇させることなく、コレクタ−ベース接合面積を縮小して高周波特性を向上させ、さらなる微細化が容易になる半導体装置を提供する。【解決手段】底面から第１の厚さを有する第１の面Ｓ１及び前記第１の厚さよりも厚い第２の厚さを有する第２の面Ｓ２を備えた第１導電型のコレクタ領域１０３と、第２の面Ｓ２上に形成された第２導電型の真性ベース領域１０８と、真性ベース領域１０８に形成された第１導電型のエミッタ領域１０９と、エミッタ領域１０９上に形成されたエミッタ引き出し領域１１３と、少なくとも、第１の面Ｓ１上に形成された絶縁膜１０４，１０５と、絶縁膜１０５上に形成された第２導電型のベース引き出し領域１０６，１０７と、外部ベース領域１１０とを具備し、ベース引き出し領域１０６，１０７の上端と真性ベース領域１０８の上端がほぼ同じ高さであることを特徴とする半導体装置である。【選択図】  図１
2005032930.tif 000002
【特許請求の範囲】
【請求項１】
底面から第１の厚さを有する第１の面、及び、前記底面から前記第１の厚さよりも厚い第２の厚さを有する第２の面を備えた第１導電型のコレクタ領域と、
前記第２の面上に形成された第２導電型の真性ベース領域と、
前記真性ベース領域の表面領域に形成された第１導電型のエミッタ領域と、
前記エミッタ領域上に形成された第１導電型のエミッタ引き出し領域と、
少なくとも、前記第１の面上に形成された絶縁膜と、
前記絶縁膜上に形成された第２導電型のベース引き出し領域と、
前記ベース引き出し領域と前記コレクタ領域の境界領域、及び、前記ベース引き出し領域と前記真性ベース領域の境界領域に形成された第２導電型の外部ベース領域とを具備し、
前記ベース引き出し領域の上端と前記真性ベース領域の上端がほぼ同じ高さであることを特徴とする半導体装置。
【請求項２】
前記外部ベース領域と前記コレクタ領域の接合面は、前記第２の面に対してほぼ垂直になるよう形成されていることを特徴とする請求項に記載の半導体装置。
【請求項３】
前記絶縁膜は、前記第１の面と前記第２の面の間の側面の、少なくとも一部上にも形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記肩部上には、第１の絶縁膜が形成され、前記第１の絶縁膜上及び前記第１の面と前記第２の面の間の側面上には、第２の絶縁膜が形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
頂部及び肩部を有する凸状の第１導電型のコレクタ領域と、
前記頂部上に形成された第２導電型の真性ベース領域と、
前記真性ベース領域の表面領域に形成された第１導電型のエミッタ領域と、
前記エミッタ領域上に形成された第１導電型のエミッタ引き出し領域と、
少なくとも、前記肩部上に形成された絶縁膜と、
前記絶縁膜上に形成された第２導電型のベース引き出し領域と、
前記ベース引き出し領域と前記コレクタ領域の境界領域、及び、前記ベース引き出し領域と前記真性ベース領域の境界領域に形成された第２導電型の外部ベース領域とを具備し、
前記ベース引き出し領域の上端と前記真性ベース領域の上端がほぼ同じ高さであることを特徴とする半導体装置。
【請求項６】
前記外部ベース領域と前記コレクタ領域の接合面は、前記頂部の表面に対してほぼ垂直になるよう形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記絶縁膜は、前記頂部と前記肩部の間の側面の、少なくとも一部上にも形成されていることを特徴とする請求項５または請求項６に記載の半導体装置。
【請求項８】
前記肩部上には、第１の絶縁膜が形成され、前記第１の絶縁膜上及び前記頂部と前記肩部の間の側面上には、第２の絶縁膜が形成されていることを特徴とする請求項５乃至７のいずれか一項に記載の半導体装置。
【請求項９】
前記ベース引き出し領域は、第１及び第２のベース引き出し領域からなり、
前記第２のベース引き出し領域及び前記真性ベース領域は、非選択エピタキシャル成長によって、前記第１のベース引き出し領域上及び前記コレクタ領域上にそれぞれ形成された領域であることを特徴とする請求項１または請求項５に記載の半導体装置。
【請求項１０】
前記真性ベース領域上及び前記ベース引き出し領域上に、さらに単層の第３の絶縁膜が形成されていることを特徴とする請求項１または請求項５に記載の半導体装置。
【請求項１１】
第１導電型のコレクタ領域の表面に、頂部及び肩部を形成し、凸状の前記コレクタ領域を形成する工程と、
前記コレクタ領域上に、第１の絶縁膜を形成する工程と、
前記肩部上に形成された前記第１の絶縁膜上に、第２導電型の第１のベース引き出し領域を形成する工程と、
少なくとも、前記頂部上に形成された前記第１の絶縁膜を除去する工程と、
前記第１のベース引き出し領域及び前記コレクタ領域から、非選択性エピタキシャル成長法によって、第２導電型の第２のベース引き出し領域及び真性ベース領域を形成する工程と、
前記第２のベース引き出し領域及び前記真性ベース領域上に、前記真性ベース領域の表面が露出するような開口部を有する第２の絶縁膜を形成する工程と、
前記開口部を埋めるよう第１導電型のエミッタ引き出し領域を形成して、前記真性ベース領域の表面領域にエミッタ領域を形成し、少なくとも前記第２のベース引き出し領域と前記コレクタ領域の境界領域、及び、前記第２のベース引き出し領域と前記真性ベース領域の境界領域に、第２導電型の外部ベース領域を形成する工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項１２】
前記第２のベース引き出し領域と前記真性ベース領域は、その上端がほぼ同じ高さになるよう、形成されていることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１の絶縁膜を除去する工程は、少なくとも、前記頂部上、及び、前記頂部と前記肩部の間の側面上の一部に形成された前記第１の絶縁膜を除去する工程であり、
前記外部ベース領域は、前記第１及び第２のベース引き出し領域と前記コレクタ領域の境界領域、及び、前記第１及び第２のベース引き出し領域と前記真性ベース領域の境界領域に形成されていることを特徴とする請求項１１または請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記開口部を形成する工程は、リソグラフィー技術によって形成することを特徴とする請求項１１乃至１３のいずれか一項に記載の半導体装置の製造方法。
【請求項１５】
前記第１の絶縁膜は、上層及び下層の絶縁膜を有しており、
前記第１の絶縁膜を形成する工程では、
前記肩部上に下層の絶縁膜を形成し、前記下層の絶縁膜上、前記頂部と前記肩部の間の側面上、及び、前記頂部上に上層の絶縁膜を形成し、
前記第１の絶縁膜を除去する工程では、
前記上層の絶縁膜の一部を除去することを特徴とする請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタを備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
高周波用途の半導体装置として、例えば、バイポーラトランジスタがある。図１１に、従来のＮＰＮバイポーラトランジスタを示す。Ｐ型半導体基板１３１上に、Ｎ型埋め込み層１３２が形成され、Ｎ型埋め込み層１３２上に、Ｎ型コレクタ領域１３３が形成されている。Ｎ型コレクタ領域１３３上に、Ｐ型真性ベース領域１３４及び素子分離領域１３５が形成されている。Ｐ型真性ベース領域１３４の表面領域の一部に、Ｎ型エミッタ領域１３６が形成されている。Ｐ型真性ベース領域１３４の周辺には、比較的高濃度なＰ型外部ベース領域１３７が形成されている。Ｐ型外部ベース領域１３７上及び素子分離領域１３５上に、Ｐ型真性ベース領域１３４及びＮ型エミッタ領域１３６が露出するような開口部１３８を有するＰ型ベース引き出し領域１３９が形成されている。Ｐ型ベース引き出し領域１３９の上面及び側面と、Ｐ型真性ベース領域１３４上に、第１及び第２の絶縁膜１４０，１４１が形成されている。Ｎ型エミッタ領域１３６上に、Ｎ型エミッタ引き出し領域１４２が形成され、第１及び第２の絶縁膜１４０，１４１上にＮ型エミッタ引き出し領域１４２の端部が延在して形成されている。
【０００３】
続いて、図１２乃至図１５に、従来の技術のＮＰＮバイポーラトランジスタの製造方法を示す。
【０００４】
図１２に示すように、Ｐ型半導体基板１５１上にＮ型埋め込み層１５２を形成する。続いて、Ｎ型埋め込み層１５２上にＮ型コレクタ領域１５３を形成する。さらに、Ｎ型コレクタ領域１５３上にシリコン酸化膜（図示しない）及びポリシリコン層（図示しない）を形成する。続いて、前記ポリシリコン層をエッチングして、開口部１５５を有するポリシリコンパターンを形成する。前記ポリシリコンパターンが形成されている領域に、Ｐ型不純物を導入し、Ｐ型ベース引き出し領域１５６を形成する。前記シリコン酸化膜の一部をウェットエッチングによって除去することによって、Ｎ型コレクタ領域１５３の表面を露出させる。前記シリコン酸化膜の残部は、バイポーラトランジスタの活性領域を分離するように、素子分離領域１５４を構成している。
【０００５】
次に、Ｐ型ベース引き出し領域１５６を覆うようにシリコン窒化膜などの図示しない絶縁膜を形成し、エピタキシャル成長させることによって、図１３に示すように、Ｎ型コレクタ領域１５３上にＰ型真性ベース領域１５７を形成する。また、Ｐ型ベース引出し領域１５６の上面及び側面に、シリコン酸化膜をさらに有する第１の絶縁膜１５８と、サイドウォールのシリコン窒化膜からなる第２の絶縁膜１５９を形成する。
【０００６】
次に、図１４に示すように、露出したＰ型真性ベース領域１５７上にポリシリコンを形成する。続いて、前記ポリシリコンが形成されている領域にＮ型不純物を導入し、ポリシリコンからなるＮ型エミッタ引き出し領域１６０を形成するとともに、Ｐ型真性ベース領域１５７の一部にＮ型エミッタ領域１６１を形成する。また、Ｐ型ベース引き出し領域１５６から、下に形成されているＰ型真性ベース領域１５７にＰ型不純物を拡散させて、Ｐ型外部ベース領域１６２を形成する。
【０００７】
従来の技術では、Ｐ型ベース引き出し領域１５６の開口部１５５を形成し、さらにＰ型ベース引き出し領域１５６の側壁にサイドウォールを形成し、セルフアラインでＮ型エミッタ引き出し領域１６０及びＮ型エミッタ領域１６１を形成している。
【０００８】
また、従来の半導体装置として、特許文献１、特許文献２が知られている。特許文献１では、Ｎ型エピタキシャル層に凸部を形成し、その凸部の側面及び上面の所定領域に外部ベース層を形成し、Ｐ型多結晶シリコン膜上の酸化膜等をマスクにして真性ベース層を形成し、Ｐ型多結晶シリコン膜の側壁にサイドウォール酸化膜を形成して、エミッタ層を形成した半導体装置が記載されている。特許文献２では、１回のホトリソ工程による主要部分の形成を行うのみで、それ以降の形成を自己整合的に形成することができることを特徴とする半導体装置が記載されている。
【０００９】
【特許文献１】
特開平７−７８８３２号公報（図１）
【特許文献２】
特開平１１−２３３５２４号公報（図２）
【００１０】
【発明が解決しようとする課題】
高性能なバイポーラトランジスタでは、高周波特性を向上させるために、ベース幅の縮小をはかったり、サイドウォールを用いたセルフアライン構造を採用してトランジスタを微細化し、コレクタ−ベース接合面積を縮小することによる帰還容量の低減、ベース抵抗の低減などをはかることによって、高周波特性を改善してきた。しかし、さらなる微細化が進み、図１１中に示したコレクタ−ベース接合面積Ｗを縮小していくと、一方でＰ型真性ベース領域１３４及びＰ型ベース引き出し領域１３９の接続面積Ｘが小さくなるため、ベース抵抗が上昇してしまうという問題があった。すなわち、コレクタ−ベース接合面積の縮小とベース抵抗の低減は、トレードオフの関係にあった。
【００１１】
また、Ｐ型ベース引き出し領域１３９の開口部１３８を形成した後、Ｐ型ベース引き出し領域１３９の側壁にサイドウォールを形成し、セルフアラインでＮ型エミッタ引き出し領域１４２及びＮ型エミッタ領域１３６を形成している。しかし、さらなる微細化が進み、図１１中に示したＰ型外部ベース領域１３７及びＰ型ベース引き出し領域１３９の接続面積Ｘを維持しつつ、コレクタ−ベース接合面積Ｗを縮小していくと、Ｎ型エミッタ引き出し領域１４２とＮ型エミッタ領域１３６の接続面積Ｙが小さくなるが、サイドウォールの幅は、所定の大きさで形成する必要がある。よって、Ｐ型外部ベース領域１３７及びＰ型ベース引き出し領域１３９の接続面積Ｘを維持しつつ、コレクタ−ベース接合面積Ｗを縮小するには、サイドウォールの幅による限界があり、開口部１３８は、所定の大きさ以下に形成できないという問題があった。また、サイドウォールは、堆積させた絶縁膜をエッチングすることによって形成されるが、さらに微細化していった場合には、制御よく形成することができない可能性がある。
【００１２】
本発明は、上記した問題点を解決すべくなされたもので、ベース抵抗を上昇させることなく、コレクタ−ベース接合面積を縮小して高周波特性を向上させるとともに、さらなる微細化が容易に可能となる半導体装置及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記した目的を達成するための本発明の半導体装置の一形態は、底面から第１の厚さを有する第１の面、及び、前記底面から前記第１の厚さよりも厚い第２の厚さを有する第２の面を備えた第１導電型のコレクタ領域と、
前記第２の面上に形成された第２導電型の真性ベース領域と、
前記真性ベース領域の表面領域に形成された第１導電型のエミッタ領域と、
前記エミッタ領域上に形成された第１導電型のエミッタ引き出し領域と、
少なくとも、前記第１の面上に形成された絶縁膜と、
前記絶縁膜上に形成された第２導電型のベース引き出し領域と、
前記ベース引き出し領域と前記コレクタ領域の境界領域、及び、前記ベース引き出し領域と前記真性ベース領域の境界領域に形成された第２導電型の外部ベース領域とを具備し、
前記ベース引き出し領域の上端と前記真性ベース領域の上端がほぼ同じ高さであることを特徴としている。
【００１４】
また、上記した目的を達成するための本発明の半導体装置の製造方法の一形態は、第１導電型のコレクタ領域の表面に、頂部及び肩部を形成し、凸状の前記コレクタ領域を形成する工程と、
前記コレクタ領域上に、第１の絶縁膜を形成する工程と、
前記肩部上に形成された前記第１の絶縁膜上に、第２導電型の第１のベース引き出し領域を形成する工程と、
少なくとも、前記頂部上に形成された前記第１の絶縁膜を除去する工程と、
前記第１のベース引き出し領域及び前記コレクタ領域から、非選択性エピタキシャル成長法によって、第２導電型の第２のベース引き出し領域及び真性ベース領域を形成する工程と、
前記第２のベース引き出し領域及び前記真性ベース領域上に、前記真性ベース領域の表面が露出するような開口部を有する第２の絶縁膜を形成する工程と、
前記開口部を埋めるよう第１導電型のエミッタ引き出し領域を形成して、前記真性ベース領域の表面領域にエミッタ領域を形成し、少なくとも前記第２のベース引き出し領域と前記コレクタ領域の境界領域、及び、前記第２のベース引き出し領域と前記真性ベース領域の境界領域に、第２導電型の外部ベース領域を形成する工程と、
を具備したことを特徴としている。
【００１５】
上記した本発明の一形態によれば、ベース抵抗を上昇させることなく、コレクタ−ベース接合面積を縮小して高周波特性を向上させるとともに、さらなる微細化が容易に可能となる半導体装置及びその製造方法を提供することができる。
【００１６】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１乃至図８に本発明の第１の実施の形態に係る半導体装置を示す。図１に示すように、Ｐ型半導体基板１０１上に、Ｎ型埋め込み層１０２が形成され、Ｎ型埋め込み層１０２上に、Ｎ型コレクタ領域１０３が形成されている。Ｎ型コレクタ領域１０３は、底面から第１の厚さＬ１を有する第１の面Ｓ１、及び、底面から第１の厚さよりも厚い第２の厚さＬ２を有する第２の面Ｓ２を有している。すなわち、Ｎ型コレクタ領域１０３には、第１の面Ｓ１を肩部１０３ａとし、第２の面Ｓ２を頂部１０３ｂとする凸状の形状が形成されている。肩部１０３ａ上に、第１の絶縁膜１０４と第２の絶縁膜１０５が積層され、第１及び第２の絶縁膜１０４，１０５上には、第１のＰ型ベース引き出し領域１０６が形成されている。また、第１のＰ型ベース引き出し領域１０６及びＮ型コレクタ領域１０３上には、第２のＰ型ベース引き出し領域１０７及びＰ型真性ベース領域１０８がそれぞれ形成されている。
【００１７】
また、Ｐ型真性ベース領域１０８の表面領域の一部に、Ｎ型エミッタ領域１０９が形成されている。第１及び第２のＰ型ベース引き出し領域１０６，１０７の側面には、比較的高濃度なＰ型外部ベース領域１１０が形成されている。また、Ｐ型真性ベース領域１０８上及び第２のＰ型ベース引き出し領域１０７上に、Ｎ型エミッタ領域１０９が露出するような開口部１１１を有する第３の絶縁膜１１２が形成されている。Ｎ型エミッタ領域１０９上に、Ｎ型エミッタ引き出し領域１１３が形成されている。Ｎ型エミッタ引き出し領域１１３の端部は、第３の絶縁膜１１２上に延在して形成されているが、特にこれに限定しない。
【００１８】
Ｐ型ベース引き出し領域の底面に接するよう形成された絶縁膜は、二層膜で形成することによって、コレクタ−ベース間の寄生容量を低減するべく、ある程度の厚さになるように形成しているが、これに限定されず、一層膜で形成してもかまわない。
【００１９】
図１に示したのは、ＮＰＮバイポーラトランジスタの要部断面図である。コレクタ−ベース接合面積Ｗ，Ｎ型エミッタ引き出し領域１１３及びＮ型エミッタ領域１０９の接続面積Ｙ，第１及び第２のＰ型ベース引き出し領域１０６，１０７とＰ型外部ベース領域１１０の接続面積Ｘとする。ベース引き出し領域とベース領域の上端が平坦であり、コレクタ層に、絶縁膜とベース引き出し領域が埋め込まれた構成となっている。
【００２０】
続いて、図２乃至図８に、本実施の形態に示した半導体装置の製造方法の工程を示す要部断面図を示す。図２に示すように、Ｐ型のシリコン半導体基板２０１上にＮ型埋め込み層２０２を形成する。続いて、Ｎ型埋め込み層２０２上にＮ型コレクタ領域２０３を形成し、Ｎ型コレクタ領域２０３に、肩部２０３ａ及び頂部２０３ｂを有する凸状の形状を形成するよう、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によってエッチングする。このとき、肩部と頂部の間の側面は、半導体基板またはＮ型コレクタ領域２０３の頂部２０３ｂの表面に対して、ほぼ垂直に形成してもよいし、テーパー形状になるよう、やや斜めに形成してもかまわない。次に、シリコン酸化膜などの第１の絶縁膜２０４を全面に堆積し、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等を行って、第１の絶縁膜２０４の上端が、Ｎ型コレクタ領域２０３の上端と等しくなるようにエッチバックする。ここで、図２に示した第１の絶縁膜２０４をエッチバックする工程は、通常のＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）を形成する工程と同じである。
【００２１】
次に、図３に示すように、さらに第１の絶縁膜２０４をエッチバックする。本実施の形態では、第１の絶縁膜をエッチバックする工程を２回に分けて行っているが、１回で行ってもかまわない。
【００２２】
次に、図４に示すように、シリコン酸化膜などの第２の絶縁膜２０５と、ポリシリコンの第１のＰ型ベース引き出し領域２０６を順に全面に堆積する。ＣＭＰ等を行って、第１のＰ型ベース引き出し領域２０６の上端が、Ｎ型コレクタ領域２０３の上端とほぼ等しくなるようにエッチバックする。第１のＰ型ベース引き出し領域２０６の上端とＮ型コレクタ領域２０３の上端は、ほぼ同じ高さであり、０．０５μｍ以下の平坦性を有するよう、形成することができる。
【００２３】
次に、図５に示すように、第２の絶縁膜２０５及び第１の絶縁膜２０４をウェットエッチングし、少なくともＮ型コレクタ領域２０３の上面及び第１のＰ型ベース引き出し領域２０６の側面に形成されている絶縁膜を除去する。
【００２４】
次に、図６に示すように、Ｐ型不純物を導入して非選択エピタキシャル成長をさせて、第１のＰ型ベース引き出し領域２０６の側面及び上面と、Ｎ型コレクタ領域２０３の上面に、第２のＰ型ベース引き出し領域２０７及びＰ型真性ベース領域２０８を形成する。非選択エピタキシャル成長では、ポリシリコン層及びシリコン酸化膜からは、ポリシリコン層が自己整合的に形成され、シリコン層からはシリコン層が自己整合的に形成される。このとき、第２のＰ型ベース引き出し領域２０７及びＰ型真性ベース領域２０８の上端は、ほぼ同じ高さである。
【００２５】
次に、図７に示すように、シリコン酸化膜の第３の絶縁膜２０９を全面に堆積し、リソグラフィー技術によってパターニングし、ＲＩＥによってエッチングを行い、Ｐ型真性ベース領域２０８の表面が露出するように開口部２１０を形成する。
【００２６】
次に、図８に示すように、ポリシリコンを堆積させて、エッチングする。続いて、Ｎ型不純物を導入することによって、ポリシリコンのＮ型エミッタ引き出し領域２１１を形成し、Ｎ型エミッタ引き出し領域２１１下に形成されたＰ型真性ベース領域２０８の表面に、Ｎ型エミッタ領域２１２を形成する。第１及び第２のＰ型ベース引き出し領域２０６，２０７の側面には、比較的高濃度なＰ型外部ベース領域２１３を形成する。Ｎ型エミッタ引き出し領域２１１の端部は、第３の絶縁膜２０９上に延在して形成されているが、特にこれに限定しない。
【００２７】
本実施の形態によれば、図１に示すように、コレクタ−ベース接合面積Ｗを縮小して、帰還容量の低減をはかっても、第１及び第２のＰ型ベース引き出し領域１０６，１０７とＰ型外部ベース領域１１０の接続面積Ｘを維持することができるため、コレクタ−ベース接合面積Ｗを縮小することによって、ベース抵抗が上昇することはない。つまり、コレクタ−ベース接合面積Ｗと、第１及び第２のＰ型ベース引き出し領域１０６，１０７とＰ型外部ベース領域１１０の接続面積Ｘの面は、平行ではなく垂直方向であるため、トレードオフの関係になく、ベース抵抗を上昇させることなく、コレクタ−ベース接合面積を縮小して高周波特性を向上することができる。
【００２８】
さらに、Ｐ型外部ベース領域１１０が、Ｐ型ベース引き出し領域とＰ型真性ベース領域の境界領域に加えて、Ｐ型ベース引き出し領域とＮ型コレクタ領域の境界領域にも形成されているため、接続面積Ｘの厚さに相当する部分（図中の厚さＸ）は、真性ベース領域の厚さよりも厚くなるように形成されている。したがって、接続面積Ｘを有するベース領域を広げて形成することによって、ベース抵抗をより低減することができる。
【００２９】
また、サイドウォールを用いた構造を採用せずに、リソグラフィー技術によって、単層の第３の絶縁膜１１２にエミッタ領域の開口部１１１を形成しているため、リソグラフィー技術の向上によって、Ｎ型エミッタ引き出し領域１１３及びＮ型エミッタ領域１０９の接続面積Ｙの開口寸法の微細化や合わせ精度の向上が可能となり、さらに微細化が容易に可能となる。また、その際、ベース引き出し領域とベース領域の上端がほぼ等しくなるように形成されているため、その上に形成された第３の絶縁膜１１２は、平坦性がよく、第３の絶縁膜に形成する開口部の合わせ精度を、より精度よく形成することができる。ベース引き出し領域とベース領域の上端は、完全な平坦に近ければ近いほどよい。
【００３０】
なお、ベース引き出し領域及びベース領域を形成する際には、ＣＭＰ法等を用いて、第１のＰ型ベース引き出し領域１０６とＮ型コレクタ領域１０３の上端がほぼ等しくなるようにエッチングし、続いて、第１のＰ型ベース引き出し領域１０６とＮ型コレクタ領域１０３上に、上端がほぼ等しくなるようにエピタキシャル成長法の条件を選択して、第２のＰ型ベース引き出し領域１０６とＰ型真性ベース領域１０８をそれぞれ形成することによって、０．０５μｍ以下の平坦性を有するよう、形成することができる。
【００３１】
また、第１及び第２のＰ型ベース引き出し領域１０６，１０７とＰ型外部ベース領域１１０の接続面積Ｘを容易に大きく形成することができるため、ベース抵抗を低減し、雑音特性を向上することができる。
（第１の変形例）
図９乃至図１０に本発明の第１の実施の形態の第１の変形例に係る半導体装置を示す。図９に示すように、Ｐ型半導体基板３０１上に、Ｎ型埋め込み層３０２が形成され、Ｎ型埋め込み層３０２上に、Ｎ型コレクタ領域３０３が形成されている。Ｎ型コレクタ領域３０３は、底面から第１の厚さＬ１を有する第１の面Ｓ１、及び、底面から第１の厚さよりも厚い第２の厚さＬ２を有する第２の面Ｓ２を有している。すなわち、Ｎ型コレクタ領域３０３には、第１の面Ｓ１を肩部３０３ａとし、第２の面Ｓ２を頂部３０３ｂとする凸状の形状が形成されている。肩部３０３ａ上に、第１の絶縁膜３０４と第２の絶縁膜３０５が積層され、第１及び第２の絶縁膜３０４，３０５上には、第１のＰ型ベース引き出し領域３０６が形成されている。第１の絶縁膜３０４は、第１のＰ型ベース引き出し領域３０６の側面の一部にも接するよう形成されている。また、第１のＰ型ベース引き出し領域３０６及びＮ型コレクタ領域３０３上には、第２のＰ型ベース引き出し領域３０７及びＰ型真性ベース領域３０８が形成されている。第２のＰ型ベース引き出し領域３０７は、第２の絶縁膜３０５が形成されていない第１のＰ型ベース引き出し領域３０６の側面にも形成されている。
【００３２】
また、Ｐ型真性ベース領域３０８の表面領域の一部に、Ｎ型エミッタ領域３０９が形成されている。第１のＰ型ベース引き出し領域３０６の側面の一部及び第２のＰ型ベース引き出し領域３０７の側面には、比較的高濃度なＰ型外部ベース領域３１０が形成されている。また、Ｐ型真性ベース領域３０８上及び第２のＰ型ベース引き出し領域３０７上に、Ｎ型エミッタ領域３０９が露出するような開口部３１１を有する第３の絶縁膜３１２が形成されている。Ｎ型エミッタ領域３０９上に、Ｎ型エミッタ引き出し領域３１３が形成されている。Ｎ型エミッタ引き出し領域１１０の端部は、第３の絶縁膜３１２上に延在して形成されているが、特にこれに限定しない。
【００３３】
Ｐ型ベース引き出し領域の底面に接するよう形成された絶縁膜は、二層膜で形成することによって、コレクタ−ベース間の寄生容量を低減するべく、ある程度の厚さになるように形成しているが、これに限定されず、一層膜で形成してもかまわない。
【００３４】
図９に示したのは、ＮＰＮバイポーラトランジスタの要部断面図である。コレクタ−ベース接合面積Ｗ，Ｎ型エミッタ引き出し領域３１３及びＮ型エミッタ領域３０９の接続面積Ｙ，第１及び第２のＰ型ベース引き出し領域３０６，３０７とＰ型外部ベース領域３１０の接続面積Ｘとする。ベース引き出し領域とベース領域の上端が平坦であり、コレクタ層に、絶縁膜とベース引き出し領域が埋め込まれた構成となっている。
【００３５】
続いて、図１０に、本実施の形態の第１の変形例に示した半導体装置の製造方法の工程のうち、本実施の形態に示した工程と異なる工程の要部断面図を示す。すなわち、図５に代わる工程として、図１０に示すように、第２の絶縁膜３０５をウェットエッチングし、第１のＰ型ベース引き出し領域３０６の側面に形成された絶縁膜の一部を除去する。それ以降の工程は、本実施の形態に示した工程と同じであるため、説明を省略する。
【００３６】
第１の変形例によれば、第１及び第２のＰ型ベース引き出し領域３０６，３０７とＰ型外部ベース領域３１０の接続面積Ｘを容易に大きく形成することができるため、ベース抵抗を低減し、雑音特性を向上することができるとともに、第１のＰ型ベース引き出し領域３０６の側面に形成された絶縁膜の一部を除去することによって、Ｐ型外部ベース領域３１０の形成領域を調整し、コレクタ−ベース容量を調整することが可能である。
【００３７】
さらに、Ｐ型外部ベース領域３１０が、Ｐ型ベース引き出し領域とＰ型真性ベース領域の境界領域に加えて、Ｐ型ベース引き出し領域とＮ型コレクタ領域の境界領域にも形成されているため、接続面積Ｘの厚さに相当する部分（図中の厚さＸ）は、真性ベース領域の厚さよりも厚くなるように形成されている。したがって、接続面積Ｘを有するベース領域を広げて形成することによって、ベース抵抗をより低減することができる。
【００３８】
本実施の形態では、Ｐ型真性ベース領域として、シリコンを用いた例を記載したが、これに限定されず、ＳｉＧｅで形成してもかまわない。また、Ｐ型半導体基板上にＮ型埋め込み層を形成し、Ｎ型埋め込み層上にＮ型コレクタ領域を形成した例を記載したが、これに限定されない。Ｎ型埋め込み層は、埋め込み層に限定されず、また、Ｎ型半導体基板上に、Ｎ型コレクタ領域を形成し、裏面からコレクタ電極を取り出す構造に適用することも可能である。
【００３９】
【発明の効果】
以上詳述したように、本発明によれば、ベース抵抗を上昇させることなく、コレクタ−ベース接合面積を縮小して高周波特性を向上させるとともに、さらなる微細化が容易に可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す要部断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図９】本発明の第１の実施の形態の第１の変形例に係る半導体装置を示す要部断面図である。
【図１０】本発明の第１の実施の形態の第１の変形例に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図１１】従来の半導体装置を示す要部断面図である。
【図１２】従来の半導体装置の製造方法の一工程を示す要部断面図である。
【図１３】従来の半導体装置の製造方法の一工程を示す要部断面図である。
【図１４】従来の半導体装置の製造方法の一工程を示す要部断面図である。
【符号の説明】
１０１，２０１，３０１  Ｐ型半導体基板
１０２，２０２，３０２  Ｎ型埋め込み層
１０３，２０３，３０３  Ｎ型コレクタ領域
１０３ａ，２０３ａ，３０３ａ  肩部
１０３ｂ，２０３ｂ，３０３ｂ  頂部
１０４，２０４，３０４  第１の絶縁膜
１０５，２０５，３０５  第２の絶縁膜
１０６，２０６，３０６  第１のＰ型ベース引き出し領域
１０７，２０７，３０７  第２のＰ型ベース引き出し領域
１０８，２０８，３０８  Ｐ型真性ベース領域
１０９，２１２，３０９  Ｎ型エミッタ領域
１１０，２１３，３１０  Ｐ型外部ベース領域
１１１，２１０，３１１  開口部
１１２，２０９，３１２  第３の絶縁膜
１１３，２１１，３１３  Ｎ型エミッタ引き出し領域
Ｓ１  第１の面
Ｓ２  第２の面
Ｌ１  第１の厚さ
Ｌ２  第２の厚さ
【図１】
2005032930.tif 000003
【図２】
2005032930.tif 000004
【図３】
2005032930.tif 000005
【図４】
2005032930.tif 000006
【図５】
2005032930.tif 000007
【図６】
2005032930.tif 000008
【図７】
2005032930.tif 000009
【図８】
2005032930.tif 000010
【図９】
2005032930.tif 000011
【図１０】
2005032930.tif 000012
【図１１】
2005032930.tif 000013
【図１２】
2005032930.tif 000014
【図１３】
2005032930.tif 000015
【図１４】
2005032930.tif 000016
【手続補正書】
【提出日】平成16年10月7日(2004.10.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
底面から第１の厚さを有する第１の面、及び、前記底面から前記第１の厚さよりも厚い第２の厚さを有する第２の面を備えた第１導電型のコレクタ領域と、
前記第２の面上に形成された第２導電型の真性ベース領域と、
前記真性ベース領域の表面領域に形成された第１導電型のエミッタ領域と、
前記エミッタ領域上に形成された第１導電型のエミッタ引き出し領域と、
少なくとも、前記第１の面上に形成された絶縁膜と、
前記絶縁膜上に形成された第２導電型のベース引き出し領域と、
前記ベース引き出し領域と前記コレクタ領域の境界領域、及び、前記ベース引き出し領域と前記真性ベース領域の境界領域に形成された第２導電型の外部ベース領域とを具備し、
前記ベース引き出し領域の上端と前記真性ベース領域の上端がほぼ同じ高さであることを特徴とする半導体装置。
【請求項２】
頂部及び肩部を有する凸状の第１導電型のコレクタ領域と、
前記頂部上に形成された第２導電型の真性ベース領域と、
前記真性ベース領域の表面領域に形成された第１導電型のエミッタ領域と、
前記エミッタ領域上に形成された第１導電型のエミッタ引き出し領域と、
少なくとも、前記肩部上に形成された絶縁膜と、
前記絶縁膜上に形成された第２導電型のベース引き出し領域と、
前記ベース引き出し領域と前記コレクタ領域の境界領域、及び、前記ベース引き出し領域と前記真性ベース領域の境界領域に形成された第２導電型の外部ベース領域とを具備し、
前記ベース引き出し領域の上端と前記真性ベース領域の上端がほぼ同じ高さであることを特徴とする半導体装置。
【請求項３】
前記ベース引き出し領域は、第１及び第２のベース引き出し領域からなり、
前記第２のベース引き出し領域及び前記真性ベース領域は、非選択エピタキシャル成長によって、前記第１のベース引き出し領域上及び前記コレクタ領域上にそれぞれ形成された領域であることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記真性ベース領域上及び前記ベース引き出し領域上に、さらに単層の第３の絶縁膜が形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項５】
第１導電型のコレクタ領域の表面に、頂部及び肩部を形成し、凸状の前記コレクタ領域を形成する工程と、
前記コレクタ領域上に、第１の絶縁膜を形成する工程と、
前記肩部上に形成された前記第１の絶縁膜上に、第２導電型の第１のベース引き出し領域を形成する工程と、
少なくとも、前記頂部上に形成された前記第１の絶縁膜を除去する工程と、
前記第１のベース引き出し領域及び前記コレクタ領域から、非選択性エピタキシャル成長法によって、第２導電型の第２のベース引き出し領域及び真性ベース領域を形成する工程と、
前記第２のベース引き出し領域及び前記真性ベース領域上に、前記真性ベース領域の表面が露出するような開口部を有する第２の絶縁膜を形成する工程と、
前記開口部を埋めるよう第１導電型のエミッタ引き出し領域を形成して、前記真性ベース領域の表面領域にエミッタ領域を形成し、少なくとも前記第２のベース引き出し領域と前記コレクタ領域の境界領域、及び、前記第２のベース引き出し領域と前記真性ベース領域の境界領域に、第２導電型の外部ベース領域を形成する工程と、
を具備したことを特徴とする半導体装置の製造方法。