(57)【要約】    【課題】高温の熱処理を必要とせずに、例えば固相成長したアモルファスシリコン若しくは多結晶シリコンと半導体層との界面に酸化膜が存在しないエミッタを有するバイポーラトランジスタを提供する。    【解決手段】シリコンを含む半導体層上に、フッ素と不純物とを含むエミッタ取出層を形成し、その後、熱処理して前記半導体層に前記不純物を拡散させてエミッタ拡散層を形成する。また、前記エミッタ取出層は、フッ素含有層上にフッ素を含まない層を積層して形成する。【選択図】      図１
2005203460.tif 000002
【特許請求の範囲】
【請求項１】
シリコンを含む半導体層上に、フッ素含有層を形成し、その後、熱処理することを特徴とする半導体装置の製造方法。
【請求項２】
シリコンを含む半導体層上に、フッ素と不純物とを含むエミッタ取出層を形成し、その後、熱処理して前記半導体層に前記不純物を拡散させてエミッタ拡散層を形成することを特徴とするバイポーラトランジスタの製造方法。
【請求項３】
前記エミッタ取出層は、フッ素含有層上にフッ素を含まない層を積層して形成することを特徴とする請求項２記載のバイポーラトランジスタの製造方法。
【請求項４】
シリコンを含む半導体層に形成されたフッ素含有層を熱処理して得たことを特徴とする半導体装置。
【請求項５】
シリコンを含む半導体層上に、フッ素と不純物とを含むエミッタ取出層を形成し、このエミッタ取出層を熱処理して前記半導体層に前記不純物を拡散させて形成したエミッタ拡散層を有することを特徴とするバイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法及び半導体装置、並びにバイポーラトランジスタの製造方法及びバイポーラトランジスタに関する。
【背景技術】
【０００２】
従来、基板上にシリコン−ゲルマニウム混晶層をエピタキシャル成長させる技術を応用して製造されるヘテロ接合バイポーラトランジスタ（以下「ＳｉＧｅＨＢＴ」とする）が知られている。かかるＳｉＧｅＨＢＴは、ベースの浅接合化によりベース走行時間の短縮及びベースの低抵抗化が図られており、通信装置の周波数変換器等に使用するために高速動作が要求されるデバイスとして広く用いられている。
【０００３】
また、かかるＳｉＧｅＨＢＴにおいてエミッタを形成する方法として、以下の方法が知られている。
【０００４】
すなわち、基板上にエピタキシャル法によりエピタキシャルベース層（ＳｉＧｅエピタキシャル層）を形成する。そして、その上に酸化膜を形成するとともに、エミッタ領域となる部分の酸化膜を開口し、次いで多結晶シリコンを形成し、Ａｓをイオン注入する。その後、エミッタ取り出し電極部の多結晶シリコンのみを残すように、レジストパターン及びドライエッチングにより不要な部分の多結晶シリコンを除去する。その後、熱処理を行って前記多結晶シリコン中のＡｓを均一に拡散させた後、さらに熱処理（ＲＴＡ：Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅｌ）を行って、エピタキシャルベース層にエミッタ拡散層を形成する。
【０００５】
一方、上述したエピタキシャル技術を用いたベースの浅接合化の実現には、不純物の拡散深さを抑えるために熱処理を低減する必要がある。しかし、熱処理温度を低くした場合、エミッタ不純物の活性化が低下して十分なエミッタ濃度が得られないこと、多結晶シリコンとエピタキシャルベース層界面の自然酸化膜のブレイクアップが不十分となってコンタクト抵抗を十分に下げることができないことなどの問題が残る。
【０００６】
そこで、ベース層の不純物（例えばボロン）が拡散し難いように、前記ＳｉＧｅエピタキシャル層中にカーボンを添加する技術が注目されている。しかし、ＳｉＧｅエピタキシャル層は耐熱性が低いので、前記自然酸化膜をブレイクアップするために必要な１０５０〜１１００℃という高温処理に耐えるものではなく、結晶欠陥が生じて歩留まりが低下するという問題がやはり残る。
【０００７】
このような問題を回避する手段として、以下に述べる方法が提案されている。
【０００８】
すなわち、前記エピタキシャルベース層上部に形成した絶縁膜にエミッタの開口を行う時に、エピタキシャルベース層表面の自然酸化膜の除去を例えばフッ酸などにより行う。続いて、不純物を含まない多結晶シリコン（あるいは、Ａｓをドーピングした多結晶シリコン若しくはアモルファスシリコン）を形成後、その上部に不純物を含む多結晶シリコンを形成して熱処理を行う。この手法によれば、多結晶シリコンとエピタキシャルベース層の界面で多結晶シリコンが固相成長することで、自然酸化膜が界面に存在しなくなるためコンタクト抵抗が下げられるというものである。また、同時に不純物を含まない多結晶シリコン層が固相成長したためエミッタの不純物の拡散が遅くなり、浅いエミッタ層が形成できるとされている。（例えば、特許文献１を参照。）。
【特許文献１】特開２００１−３５８１４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述したようにフッ酸によって前記自然酸化膜を完全に除去することは極めて難しい。
【００１０】
すなわち、洗浄処理後の大気放置時間や、その後に形成する多結晶シリコン若しくはアモルファスシリコンを成膜する装置のウエーハローディング中における再酸化などがあるからである。
【００１１】
図３に、前述の方法で得たバイポーラトランジスタのエミッタ部１００とエピタキシャルベース層２００との界面の状態を示す。図中、１１０はｎ型不純物（Ａｓ）をドーピングしたアモルファスシリコン、１２０はｎ型不純物（Ａｓ）をドーピングした多結晶シリコン、３００は絶縁膜である。
【００１２】
図示するように、アモルファスシリコン１１０が固相成長した際に、島状に自然酸化膜の層４００が残存していることが分かる。このことからも、エピタキシャルベース層２００の上部に形成した絶縁膜３００にエミッタの開口を行う時に、エピタキシャルベース層２００表面の自然酸化膜４００の除去をフッ酸で行ったとしても、これを完全に除去できないことが裏付けられる。
【００１３】
このような島状の自然酸化膜４００が点在すると、エミッタのコンタクト抵抗がばらつくおそれがあり好ましくない。
【００１４】
以上説明してきたように、バイポーラトランジスタを含め、シリコンを含む半導体層上に、シリコン層などを積層する場合、これらの界面に発生する自然酸化膜を確実に除去する技術は未だ確立されていない。
【００１５】
本発明は、上記課題を解決することのできる半導体装置の製造方法及び半導体装置、並びにバイポーラトランジスタの製造方法及びバイポーラトランジスタを提供することを目的としている。
【課題を解決するための手段】
【００１６】
請求項１記載の本発明では、シリコンを含む半導体層上に、フッ素含有層を形成し、その後、熱処理する半導体装置の製造方法とした。
【００１７】
請求項２記載の本発明では、シリコンを含む半導体層上に、フッ素と不純物とを含むエミッタ取出層を形成し、その後、熱処理して前記半導体層に前記不純物を拡散させてエミッタ拡散層を形成するバイポーラトランジスタの製造方法とした。
【００１８】
請求項３記載の本発明では、前記エミッタ取出層は、フッ素含有層上にフッ素を含まない層を積層して形成することとした。
【００１９】
請求項４記載の本発明では、シリコンを含む半導体層に形成されたフッ素含有層を熱処理して得た半導体装置とした。
【００２０】
請求項５記載の本発明では、シリコンを含む半導体層上に、フッ素と不純物とを含むエミッタ取出層を形成し、このエミッタ取出層を熱処理して前記半導体層に前記不純物を拡散させて形成したエミッタ拡散層を有するバイポーラトランジスタとした。
【発明の効果】
【００２１】
（１）請求項１記載の本発明では、シリコンを含む半導体層上に、フッ素含有層を形成し、その後、熱処理することとしたので、前記半導体層とフッ素含有層との界面ではＳｉ−Ｏ結合よりも熱的に不安定なＳｉ−Ｏ−Ｆ結合が形成され、シリコンを含む半導体層とフッ素含有層界面の自然酸化膜が熱処理によって分解することが促進される。特に、フッ層含有層が多結晶シリコンからなる場合、この多結晶シリコンと前記半導体層界面の自然酸化膜の分解が促進されることになる。したがって、半導体層との界面に生じる酸化物が半導体装置の性能を阻害するおそれがある場合などに好適に適用することができる。
【００２２】
（２）請求項２記載の本発明では、シリコンを含む半導体層上に、フッ素と不純物とを含むエミッタ取出層を形成し、その後、熱処理して前記半導体層に前記不純物を拡散させてエミッタ拡散層を形成することとしたので、エミッタ取出層とシリコンを含む半導体層界面の自然酸化膜が熱処理によって分解することが促進される。特に、エミッタ取出層が多結晶シリコンからなる場合、この多結晶シリコンと前記半導体層界面の自然酸化膜の分解が促進されることになる。したがって、特別高温の熱処理を必要とすることなく、コンタクト抵抗にばらつきのない高性能なバイポーラトランジスタを提供することが可能となる。
【００２３】
（３）請求項３記載の本発明では、前記エミッタ取出層は、フッ素含有層上にフッ素を含まない層を積層して形成することとしたので、抵抗を増大させる要因である自然酸化膜が存在する界面部のみにフッ素を効果的に作用させることが可能となる。
【００２４】
（４）請求項４記載の本発明では、シリコンを含む半導体層に形成されたフッ素含有層を熱処理して得た半導体装置としたので、前記半導体層とフッ素含有層との界面ではＳｉ−Ｏ結合よりも熱的に不安定なＳｉ−Ｏ−Ｆ結合が形成され、シリコンを含む半導体層とフッ素含有層界面の自然酸化膜が熱処理によって分解することが促進される。特に、フッ層含有層が多結晶シリコンからなる場合、この多結晶シリコンと前記半導体層界面の自然酸化膜の分解が促進されることになる。したがって、界面に生じる酸化物によって半導体装置の性能を阻害するおそれを防止することが可能となる。
【００２５】
（５）請求項５記載の本発明では、シリコンを含む半導体層上に、フッ素と不純物とを含むエミッタ取出層を形成し、このエミッタ取出層を熱処理して前記半導体層に前記不純物を拡散させて形成したエミッタ拡散層を有するバイポーラトランジスタとしたので、前記半導体層とエミッタ取出層との界面ではＳｉ−Ｏ結合よりも熱的に不安定なＳｉ−Ｏ−Ｆ結合が形成され、エミッタ取出層とシリコンを含む半導体層界面の自然酸化膜が熱処理によって分解することが促進される。特に、エミッタ取出層が多結晶シリコンからなる場合、この多結晶シリコンと前記半導体層界面の自然酸化膜の分解が促進されることになる。したがって、コンタクト抵抗にばらつきのない高性能なバイポーラトランジスタとなる。また、この構成を適用して、安定した高速動作が得られるＳｉＧｅＨＢＴの提供が可能となる。
【発明を実施するための最良の形態】
【００２６】
本発明に係る半導体装置の製造方法は、シリコンを含む半導体層上に、フッ素含有層を形成し、その後、熱処理するようにしたものである。
【００２７】
すなわち、前記半導体層とフッ素含有層との界面において、Ｓｉ−Ｏ結合よりも熱的に不安定なＳｉ−Ｏ−Ｆ結合を形成し、熱処理を施すことによって酸化物のブレイクアップを促進するようにしている。
【００２８】
この製造方法は、特にバイポーラトランジスタの製造において好適に採用できる。すなわち、シリコンを含む半導体層上に、フッ素と不純物とを含むエミッタ取出層を形成し、その後、熱処理して前記半導体層に前記不純物を拡散させてエミッタ拡散層を形成するものである。
【００２９】
かかる方法によれば、前記半導体層とエミッタ取出層との界面ではＳｉ−Ｏ結合よりも熱的に不安定なＳｉ−Ｏ−Ｆ結合が形成されることになり、半導体層とエミッタ取出層界面の自然酸化膜が熱処理によって分解されることが促進されるので、コンタクト抵抗にばらつきのない高性能なバイポーラトランジスタの提供が可能となる。
【００３０】
また、前記エミッタ取出層としては、フッ素含有層上にフッ素を含まない層を積層して形成することが好ましい。すなわち、前記酸化物は前記半導体層とエミッタ取出層との界面に生じるので、フッ素はエミッタ取出層全体に添加する必要はなく、最小限のフッ素供給で十分な効果を得ることができる。なお、前記フッ素の原料としては三フッ化塩素を用いることができる。
【００３１】
また、上述したバイポーラトランジスタの製造方法の具体例を示すと、ｎ型不純物を含む単結晶シリコンからなるコレクタ層と、半導体基板上にエピタキシャル成長させたｐ型不純物を含む単結晶シリコンからなるベース層とを有し、前記ベース層上にｎ型不純物とフッ素とを含むアモルファスシリコンを第１のエミッタ取出形成層として形成し、続いてこの第１のエミッタ取出形成層よりも高濃度のｎ型不純物を含む多結晶シリコンを第２のエミッタ取出形成層として形成し、その後、熱処理を行って前記単結晶シリコンからなるベース層中に不純物を拡散させてエミッタ拡散層を形成する方法が挙げられる。
【００３２】
このとき、前記第１のエミッタ取出形成層に含ませるｎ型不純物としてはリン（Ｐ）を用い、第２のエミッタ取出形成層に含ませるｎ型不純物としては砒素（Ａｓ）若しくはリン（Ｐ）を用いることができる。
【００３３】
また、前記ｐ型のベース層としてシリコン（Ｓｉ）若しくはシリコン−ゲルマニウム（ＳｉＧｅ）からなる混晶層とすることで、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）に適用することができる。したがって、エピタキシャル成長させたベース層とアモルファスシリコン及び多結晶シリコンからなるエミッタ取出層との界面に酸化物が存在しなくなって、コンタクト抵抗にばらつきのない高性能なＨＢＴの提供が可能となる。
【００３４】
以下、図面を参照しながら、本発明についてより具体的に説明する。ここでは、本発明をＳｉＧｅＨＢＴに適用したものとする。図１は本実施の形態に係るＳｉＧｅＨＢＴの断面視による説明図、図２はこのＳｉＧｅＨＢＴのエミッタからコレクタまでの縦方向における不純物プロファイルを示す。
【００３５】
図１（ａ）に示す構成からなる本実施の形態に係るＳｉＧｅＨＢＴは、以下の手順により製造される。
【００３６】
先ず、ｐ型の基板面方位が（１００）結晶面によるシリコン基板２を用意し、このシリコン基板２にｎ型のコレクタ埋め込み領域４を形成する。このｎ型のコレクタ埋め込み領域４は、前記シリコン基板２上に熱酸化を行って酸化膜を形成し、次に、レジストパターンを用いたドライエッチングにより、ＳｉＧｅＨＢＴ形成領域の酸化膜を開口し、次いでＳｂ2０3による固体ソース拡散をしてＮ+のコレクタ領域を形成したものである。
【００３７】
その後、既存技術によりＮ-エピタキシャル層からなる半導体層３を形成する。すなわち、フッ酸などの薬液により基板表面の酸化膜を除去した後、例えば、抵抗率１〜５Ωｃｍで厚さ０．６〜２．０μｍのｎ型の半導体層３がエピタキシャル成長される。以下、この半導体層３が前記シリコン基板２上に形成されたものを半導体基板１とする。
【００３８】
その後、ＬＯＣＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法による酸化シリコン膜からなる素子分離絶縁層５を形成する。このＬＯＣＣＯＳ法では、先ず、例えば前記半導体層３の表面を熱酸化して、厚さ５０ｎｍの酸化シリコンによるパッド層を形成し、この上にＣＶＤ法によって、例えば厚さ１００ｎｍの窒化シリコン（Ｓｉ3Ｎ4）層を形成することによって、耐酸化マスク層を形成し、これに対してフォトリソグラフィによるパターンエッチングを行って、上述した素子分離絶縁層５を形成する部分に開口を形成する。その後、１０００〜１０５０℃のスチーム酸化を行って、例えば厚さ３００〜８００ｎｍの素子分離絶縁層５を形成するものである。
【００３９】
次に、前記耐酸化マスク層を除去した後、１００〜７２０ｋｅｖ、１×１０12〜５×１０1３／ｃｍ2のドーズ量をもってボロンのイオン注入を行い、互いに電気的に分離すべき部分間にｐ型の素子分離領域６を形成する。
【００４０】
続いて、例えば１５０〜７２０ｋｅｖ、１×１０12〜５×１０1３ａｔｏｍｓ／ｃｍ2のドーズ量をもってリンのイオン注入を行い、ｎ型のコレクタ埋め込み領域４と接続するコレクタ電極取り出し領域７を形成する。
【００４１】
その後、全面に減圧ＣＶＤ法にてテトラエトキシシラン（ＴＥＯＳ）を用いて酸化シリコン膜８を約１００ｎｍ形成する。その後、８００〜９００℃の熱処理を行い、前記酸化シリコン膜８を緻密化させ、続いて、ベース領域の開口部に合わせたレジストマスクを用いて低ダメージエッチング、例えばドライエッチングとウエットエッチングとを行ってベース層の開口部９を設ける。
【００４２】
その後、Ｎ-エピタキシャル層からなる半導体層３を露出させた後、エピタキシャル法によりｐ型エピタキシャルベース層を形成するとともに、同じくエピタキシャル技術を用いてＳｉＧｅ混晶層１０を形成する。このＳｉＧｅ混晶層１０は、半導体基体１の露出部には単結晶のＳｉＧｅ混晶層が形成され、酸化シリコン膜８上には、多結晶のＳｉＧｅ混晶層が形成される。
【００４３】
ところで、このＳｉＧｅ混晶層１０の形成には、超高真空ＣＶＤ法や分子線エピタキシー法、及び減圧ＣＶＤ法（ＲＰ  ＣＶＤ：Ｒｅｄｕｃｅｄ  ｐｒｅｓｓｕｒｅ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）のうちいずれかの方法によって全面的に成膜するとよい。
【００４４】
ここでは、減圧ＣＶＤ法を用いてＳｉＧｅ混晶層１０を形成している。その手順は、先ず、半導体基板１の表面に付着している有機物およびパーティクルを除去のための洗浄をする。次に、半導体基板１上の表面の金属汚染物および自然酸化膜を除去するために、希フッ酸水溶液を用いて洗浄する。続いて、洗浄処理が施された前記半導体基板１を反応炉に水素ガスを導入しながら成膜装置に導入し、約８００〜９５０℃の温度で水素ベークを行い半導体基板１の半導体層３を露出させた部分に付着している自然酸化膜を除去する。次に、反応炉に水素ガスを導入しながら、約７００〜５５０℃の温度にて、成膜のための原料ガスであるモノシラン（ＳｉＨ4）、ゲルマン（ＧｅＨ4）、モノメチルシラン（ＣＨ3ＳｉＨ3）及び不純物ガスとしてジボラン（Ｂ2Ｈ6）ガスを供給してエピタキシャル成長を行う。このエピタキシャル成長により、図２（ｂ）に示すようなカーボン（Ｃ）とホウ素（Ｂ）とゲルマニウム（Ｇｅ）とを含む不純物プロファイルが形成される。ここでカーボンは、ベース幅（ベース接合深さ）を安定して制御することができるように、ホウ素の拡散を遅くするためのものである。
【００４５】
次に、前記ＳｉＧｅ混晶層１０を形成後、ベース引出し電極部となる部分以外の多結晶ＳｉＧｅ混晶層をドライエッチングにより除去する。続いて、全面に減圧ＣＶＤ法にてテトラエトキシシラン（ＴＥＯＳ）を用いて酸化シリコン膜１１を約１００ｎｍ形成し、エミッタ形成部の酸化シリコン膜１１を、図示しないレジストマスクとドライエッチング技術を用いてエミッタ開口部を設ける。その後、前記エミッタ開口部を通して、例えば、１００〜３６０ｋｅｖ、1×１０12〜５×１０12ａｔｏｍｓ／ｃｍ2のドーズ量をもってリン（Ｐ）をイオン注入してＳＩＣ層（Ｓｅｌｅｃｔｉｖｅｌｙ  Ｉｏｎ  Ｉｍｐｌａｎｔｅｄ  Ｃｏｌｌｅｃｔｏｒ）１２を形成する。
【００４６】
続いて、前記半導体基板１の表面に付着している有機物およびパーティクルを除去のための洗浄をする。次に、半導体基板１上の表面の金属汚染物および自然酸化膜を除去するために、希フッ酸水溶液を用いて洗浄する。その後、約５００〜５５０℃の温度でアモルファスシリコン層１３を半導体基板１の全面に形成する。
【００４７】
このアモルファスシリコン層１３はエミッタ取出層を形成するもので、以下の手順にて行われる。
【００４８】
先ず、成膜のためのガスとしてモノシラン（ＳｉＨ4）と三フッ化塩素（ＣｌＦ3）及びホスフィン（ＰＨ3）を反応炉内に導入し、フッ素とリンが添加されたアモルファスシリコン層を３０〜５０ｎｍ程度形成する。このとき、フッ素（Ｆ）の導入量としては、５×１０１９〜１×１０20ａｔｏｍｓ／ｃｍ3、リン（Ｐ）の濃度は、１×１０１９〜５×１０１９ａｔｏｍｓ／ｃｍ3とすることが望ましい。
【００４９】
続いて、再び半導体基板１の表面を、希フッ酸水溶液を用いて洗浄する。
【００５０】
次に、約６００〜６３０℃の温度にて多結晶シリコン層１４を約１００〜１５０ｎｍの厚さになるように形成する。続いて、砒素（Ａｓ）を２０〜４０ｋｅｖで、１×１０１５〜１×１０１６ａｔｏｍｓ／ｃｍ2のドーズ量にてイオン注入する。ここで、多結晶シリコン層１４は、１×１０２０〜４×１０２０ａｔｏｍｓ／ｃｍ3の砒素（Ａｓ）若しくはリン（Ｐ）をドーピングして成膜しても構わない。
【００５１】
このように、本実施の形態では、エミッタ取出層を形成するアモルファスシリコン層１３中にフッ素とｎ型不純物を含有させるとともに、このアモルファスシリコン層１３上に形成され、同じくエミッタ取出層を形成する多結晶シリコン層１４に、前記アモルファスシリコン層１３によりも高濃度でｎ型不純物を添加している。
【００５２】
次に、前記アモルファスシリコン層１３、多結晶シリコン層１４及び酸化シリコン膜１１をエミッタ領域のみレジストマスクにて覆い、エミッタ電極１７の形成領域以外の部分についてドライエッチングにより除去する。その後、前記レジストマスクを用いて、ベースの取り出し電極部となる領域に、例えば１０〜５０ｋｅｖ、１×１０14〜１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量をもってホウ素（Ｂ）をイオン注入する。続いて、９７０〜１０２０℃、５〜３０秒間のアニールを行う。
【００５３】
このようにして、前記アモルファスシリコン層１３、多結晶シリコン層１４からエミッタの不純物を導入し、エミッタ拡散層１５を形成する。
【００５４】
ここでの熱処理は、ｎ型の半導体層３に形成された前記ＳＩＣ層１２とベースの取り出し電極部に導入した不純物の活性化を兼ねるものである。また、この熱処理を施すことにより、図１（ｂ）に示すように、アモルファスシリコン層１３は固相成長するが、このとき、前述したフッ素（F）によって、前記エピタキシャルベース層とエミッタ取出層との界面ではＳｉ−Ｏ結合よりも熱的に不安定なＳｉ−Ｏ−Ｆ結合が形成され、エミッタ取出層を形成するアモルファスシリコン層１３と前記エピタキシャルベース層界面の自然酸化膜が熱処理によって分解することが促進される。したがって、固相成長したアモルファスシリコン層１３とエピタキシャルベース層界面に酸化膜は存在せず、また、同様に多結晶シリコン層１４との界面部にも酸化膜は存在しない。また、前記エミッタ取出層を、フッ素を含有するアモルファスシリコン層１３上にフッ素を含まない多結晶シリコン層１４を積層して形成しているので、抵抗を増大させる要因である自然酸化膜が存在する界面部のみにフッ素を効果的に作用させることが可能となる。
【００５５】
その後、図１に示すように、全面に減圧ＣＶＤ法にてテトラエトキシシラン（ＴＥＯＳ）を用いて酸化シリコン膜１６を形成後、エミッタ電極１７、ベース電極１８、コレクタ電極１９、の各部に金属電極を形成して半導体装置、すなわちＳｉＧｅＨＢＴが形成される。図２（ａ）は、上述してきた方法に基づいて作成したＳｉＧｅＨＢＴの深さ方向の不純物プロファイルを示している。
【００５６】
本実施の形態に係るＳｉＧｅＨＢＴの製造方法によれば、エミッタポリシリコン（アモルファスシリコン層１３）とエピタキシャルベース層との界面には、自然酸化膜が存在していないため、エミッタのコンタクト抵抗を低減することが可能である。
【００５７】
また、アモルファスシリコン層１３が固相成長するため、その上層部の多結晶シリコン層１４に添加された不純物の拡散は遅くなることから、浅い拡散層の形成が可能である。
【００５８】
また、図２（ｂ）に示すように、エピタキシャルベース層を形成する際に、エミッタとベースの接合部分で、リンの拡散を遅くするためのカーボン（Ｃ）の添加を止めればアモルファスシリコン層１３に添加したリン（Ｐ）の拡散が抑制されるためにベース幅を安定して制御することができ、バイポーラトランジスタの性能のばらつきを低減することが可能となる。
【００５９】
以上説明してきたように、本実施の形態によれば、エミッタとエピタキシャルベース層との界面に自然酸化膜が発生しなくなり、コンタクト抵抗のばらつきのない高性能なバイポーラトランジスタを製造することができる。さらに、本実施の形態により形成したエミッタ取出層により、ベース幅が安定し、ベース抵抗の低減したバイポーラトランジスタが形成できるため、電流増幅率のばらつきも抑制することが可能となる。
【図面の簡単な説明】
【００６０】
【図１】本実施の形態に係るＳｉＧｅＨＢＴの断面視による説明図である。
【図２】ＳｉＧｅＨＢＴのエミッタからコレクタまでの縦方向における不純物プロファイルを示す説明図である。
【図３】従来のバイポーラトランジスタのエミッタ部とエピタキシャルベース層との界面の状態を示す説明図である。
【符号の説明】
【００６１】
１  半導体基板
１０  ＳｉＧｅ混晶層
１３  アモルファスシリコン層
１４  多結晶シリコン層
１７  エミッタ電極
１８  ベース電極
１９  コレクタ電極
【図１】
2005203460.tif 000003
【図２】
2005203460.tif 000004
【図３】
2005203460.tif 000005