(57)【要約】【課題】半導体装置及びその製造方法において、簡単な構成により、高い耐圧特性を保持するとともに、低いオン抵抗を実現する。【解決手段】半導体装置１のトランジスタ部分は、ｎ型のドレイン領域２と、ドレイン領域２内の主面Ｓ側に形成されたｐ型のベース領域３と、ベース領域３内の主面Ｓ側に形成されたｎ型のソース領域４と、チャネル領域５に対面する位置に絶縁体６を介して配置されたゲート電極７と、トランジスタを囲むように形成された耐圧保持領域９と、を備えている。半導体装置１において、耐圧特性を確保するため、不純物濃度の低い低濃度領域１０が、ドレイン領域２における主面Ｓ側の領域であって耐圧保持領域９によって囲まれたドレイン領域２（トランジスタ形成領域）以外の領域に、形成されている。半導体装置１の動作時に電流が流れる、矢印８で示した領域の主面近傍には低濃度領域１０が形成されていないので、オン抵抗の上昇はない。【選択図】図１
2005327870.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のドレイン領域と、前記ドレイン領域内の当該ドレイン領域の主面側に形成された第２導電型のベース領域と、前記ベース領域内の当該ベース領域の主面側に形成された第１導電型のソース領域と、前記ベース領域のうち前記ドレイン領域と前記ソース領域とに挟まれた主面側の領域であるチャネル領域に対面する位置に絶縁体を介して配置されたゲート電極と、を備えて電界効果トランジスタが形成され、前記ドレイン領域における主面側の領域の不純物濃度が、それ以外のドレイン領域の濃度より低くなっている半導体装置において、
前記トランジスタを囲むように形成された耐圧保持領域を備え、
前記耐圧保持領域内部における前記ドレイン領域には、前記不純物濃度が低くなっている主面側の領域が存在しないことを特徴とする半導体装置。
【請求項２】
前記トランジスタは、デプレッション型であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記不純物濃度が低くなっている主面側の領域は、エピタキシャル成長によって形成された複数の層からなることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
第１導電型のドレイン領域の主面上に濃度の低い第１導電型のドレイン領域をエピタキシャル成長によって形成する工程と、
前記形成されたエピタキシャル成長層からトランジスタを形成する領域にあるエピタキシャル成長層を除去する工程と、
前記エピタキシャル成長層を除去した領域に第２導電型のベース領域、第１導電型のソース領域、及び前記ベース領域のうち前記ドレイン領域と前記ソース領域とに挟まれた領域であるチャネル領域に対面する位置に絶縁体を介してゲート電極を形成してトランジスタを形成するとともに耐圧保持領域を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記トランジスタを形成するとともに耐圧保持領域を形成する工程は、前記ベース領域とソース領域を形成してチャネル領域を形成した後に、前記主面側から不純物導入を行い前記トランジスタをデプレッション型とする工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に電界効果トランジスタを含む半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置として電界効果型トランジスタ（ＭＯＳ、ＭＩＳ等）があり、特に、高パワ用途において高い耐圧と低いオン抵抗という特性を有するトランジスタが提案されている。ここで、耐圧とは、同一基板内に設けられた高パワトランジスタと他のＩＣ等との間や、トランジスタ内のソースとドレインとの間の耐電圧であり、オン抵抗とは、トランジスタが導通状態にあるときのトランジスタの内部抵抗である。
【０００３】
上述のようなトランジスタとして、例えば、電界効果型トランジスタの１つであるデプレッション型のＭＯＳトランジスタ、すなわちゲート電極に印可する電圧によりチャネル領域の導電型が変化して導通状態からオフ状態となるＭＯＳトランジスタについて、１つのゲート電極に対して２つのソース領域を備えるとともに、ドレイン領域内において表層面（主面）から２μｍ以内の領域の不純物濃度を他の領域の不純物濃度より低くして、トランジスタのオン抵抗を減らすとともに、トランジスタの耐圧を確保するようにしたものが知られている（例えば、特許文献１参照）。
【０００４】
また、１つのゲート電極に対して２つのソース領域を備えるとともに、チャネル部分への２回の不純物拡散を行い不純物の横方向への広がりの差で実効的にチャネル長を決めるＤＭＯＳ（Ｄｏｕｂｌｅ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ：２重拡散型ＭＯＳ）製造技術を用いて、通常のマスク寸法で決まるチャネル長よりも短いチャネルを形成してトランジスタのオン抵抗を低くするとともに、不純物の拡散分布形状（接合面形状）の曲率半径を大きくして耐圧特性を向上するものが知られている（例えば、特許文献２参照）。
【特許文献１】特開２００２−３５３４５０号公報
【特許文献２】ＵＳＰ  ４，６４２，６６６
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１に示されるような半導体装置においては、予めドレイン領域の主面近傍不純物濃度を低くしておくことにより、デプレッション型化のためのイオン注入に起因する耐圧低下を防止することが図られているが、オン抵抗を決定する領域と耐圧を保持すべき領域とが区別することなく扱われているため、高耐圧と低オン抵抗を両立するには限界がある。また、特許文献２に示される半導体装置のように、接合面の曲率半径を大きくするだけでは耐圧特性向上に限界がある。
【０００６】
本発明は、上記課題を解消するものであって、簡単な構成により、高い耐圧特性を保持するとともに、低いオン抵抗を実現できる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を達成するために、請求項１の発明は、第１導電型のドレイン領域と、前記ドレイン領域内の当該ドレイン領域の主面側に形成された第２導電型のベース領域と、前記ベース領域内の当該ベース領域の主面側に形成された第１導電型のソース領域と、前記ベース領域のうち前記ドレイン領域と前記ソース領域とに挟まれた主面側の領域であるチャネル領域に対面する位置に絶縁体を介して配置されたゲート電極と、を備えて電界効果トランジスタが形成され、前記ドレイン領域における主面側の領域の不純物濃度が、それ以外のドレイン領域の濃度より低くなっている半導体装置において、前記トランジスタを囲むように形成された耐圧保持領域を備え、前記耐圧保持領域内部における前記ドレイン領域には、前記不純物濃度が低くなっている主面側の領域が存在しないものである。
【０００８】
請求項２の発明は、請求項１に記載の半導体装置において、前記トランジスタは、デプレッション型である。
【０００９】
請求項３の発明は、請求項１又は請求項２に記載の半導体装置において、前記不純物濃度が低くなっている主面側の領域は、エピタキシャル成長によって形成された複数の層からなるものである。
【００１０】
請求項４の発明は、第１導電型のドレイン領域の主面上に濃度の低い第１導電型のドレイン領域をエピタキシャル成長によって形成する工程と、前記形成されたエピタキシャル成長層からトランジスタを形成する領域にあるエピタキシャル成長層を除去する工程と、前記エピタキシャル成長層を除去した領域に第２導電型のベース領域、第１導電型のソース領域、及び前記ベース領域のうち前記ドレイン領域と前記ソース領域とに挟まれた領域であるチャネル領域に対面する位置に絶縁体を介してゲート電極を形成してトランジスタを形成するとともに耐圧保持領域を形成する工程と、を備える半導体装置の製造方法である。
【００１１】
請求項５の発明は、請求項４に記載の半導体装置において、前記トランジスタを形成するとともに耐圧保持領域を形成する工程は、前記ベース領域とソース領域を形成してチャネル領域を形成した後に、前記主面側から不純物導入を行い前記トランジスタをデプレッション型とする工程を含むものである。
【発明の効果】
【００１２】
請求項１の発明によれば、トランジスタを囲むように形成した耐圧保持領域で囲まれた内部領域におけるドレイン領域には不純物濃度が低くなっている主面側の領域が存在していなく、従って、オン抵抗を決定する領域（前記内部領域）と耐圧を保持すべき領域（すなわち外部領域）とが明確に区別して扱われているので、オン抵抗を決定する領域と耐圧を保持すべき領域とを区別しない従来の場合に比べて、より効果的にオン抵抗を低減でき、また高耐圧を保持できる。
【００１３】
請求項２の発明によれば、請求項１の発明の効果のもとで、高い耐圧特性を保持するとともに、低いオン抵抗を実現するデプレッション型の電界効果トランジスタが得られる。
【００１４】
請求項３の発明によれば、不純物濃度が低い主面側の領域が、例えば、不純物濃度を変えて複数回のエピタキシャル成長によって形成した、複数の層からなるので、主面近傍の不純物濃度がより細かく設定されており、耐圧とオン抵抗が適正化された半導体装置が得られる。
【００１５】
請求項４の発明によれば、不純物濃度の低いドレイン領域をエピタキシャル成長によって形成するとともに、トランジスタを形成する領域にあるエピタキシャル成長層を除去するので、オン抵抗を決定する領域（トランジスタ形成領域）と耐圧を保持すべき領域（前記以外の領域）とを明確に区別して扱うことができ、さらに、耐圧保持領域を形成するので、より効果的に耐圧向上とオン抵抗低減が可能である。
【００１６】
請求項５の発明によれば、チャネル領域を形成した後に、主面側から不純物導入を行いトランジスタをデプレッション型とするので、例えば、イオン注入により基板全面に不純物導入が行われても、耐圧を保持すべき領域として区別して形成されたドレイン領域の主面近傍不純物濃度のみを予め低くしておくことにより、デプレッション型化のためのイオン注入に起因する耐圧低下を領域を選択して防止することができ、従って、高耐圧を実現するとともに低いオン抵抗のデプレッション型の電界効果トランジスタが得られる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態に係る半導体装置について、図面を参照して説明する。図１は、半導体装置１を示す。この半導体装置１は、電界効果トランジスタを含んでおり、そのトランジスタとしてｎ型半導体基板に形成された縦型のｎチャネルＭＯＳトランジスタ（以下、トランジスタ）を例にとって説明する。半導体装置１のトランジスタ部分は、第１導電型（例えばｎ型）のドレイン領域２と、ドレイン領域２内の主面Ｓ側に形成された第２導電型（ｐ型）のベース領域３と、ベース領域３内の主面Ｓ側に形成された第１導電型（ｎ型）のソース領域４と、ベース領域３のうちドレイン領域２とソース領域４とに挟まれた主面Ｓ側の領域であるチャネル領域５に対面する位置に絶縁体６を介して配置されたゲート電極７と、トランジスタを囲むように形成された耐圧保持領域９と、を備えている。
【００１８】
半導体装置１において、耐圧を確保するために不純物濃度の低い低濃度領域１０が、後述する方法により形成されている。低濃度領域１０は、ドレイン領域２における主面Ｓ側の領域に形成されており、その領域の不純物濃度（図ではｎ−で示されている）が、他のドレイン領域の濃度（ｎで示されている）より低く設定されている。また、低濃度領域１０はトランジスタのオン抵抗の上昇を引き起こすので、耐圧保持領域９によって囲まれた内部のドレイン領域２（トランジスタ形成領域）には、低濃度領域１０は形成されていない。
【００１９】
半導体装置１の動作を説明する。ソース領域４及び耐圧保持領域９に接続されたソース電極４１と、ドレイン領域２の主面Ｓの反対側面においてドレイン領域２に接続されたドレイン電極２１との間に、電圧（例えばソース電極４１を接地０Ｖ、ドレイン電極２１に正電圧Ｖｄ＞０）を印可し、ゲート電極７にゲート電圧Ｖｇ＞０を印可する。ゲート電圧Ｖｇの上昇によって、チャネル領域５に反転層が形成され、ドレイン電極２１とソース電極４１との間に電流が流れる。
【００２０】
このとき、電流は、矢印８で示した領域の主面近傍を流れる。半導体装置１において、この電流が流れる主面近傍には前述の低濃度領域１０が形成されていないので、オン抵抗の上昇はない。例えば、通常の半導体装置の構成において耐圧１００Ｖ、オン抵抗１Ωの特性の場合、上述の低濃度領域１０の効果により、耐圧１２０Ｖ、オン抵抗１Ωの特性とすることができる。
【００２１】
上述の半導体装置１において、チャネル領域５を形成後に、主面Ｓの側からチャネル領域５にイオン注入等の方法により不純物を導入し、トランジスタをデプレッション型化することができる。一般に、イオン注入による不純物導入は、基板全面に行われるため、チャネル領域５以外のドレイン領域２の不純物濃度が上昇して耐圧が低下する。
【００２２】
そこで、上述の領域が限定された低濃度領域１０の不純物濃度を、デプレッション型化によるイオン注入量に見合う分だけ予め下げた濃度値としておくことにより、デプレッション型化に伴う耐圧の劣化を防止することができる。例えば、従来方法によりデプレッション型化した半導体装置では、耐圧が低下して耐圧６０Ｖ、オン抵抗１Ωという特性であったものが、領域を限定した低濃度領域１０の不純物濃度を調整することにより、耐圧１００Ｖ、オン抵抗１．２Ω程度のものが得られる。
【００２３】
上述の低濃度領域１０における不純物の深さ方向の分布をより細かく制御する構造の半導体装置、図２を参照して説明する。この半導体装置１において、不純物濃度が低い主面側の領域が、不純物濃度を変えて複数回のエピタキシャル成長によって形成した低濃度層１１，１２の２層からなっている。低濃度層が複数のからなるので、主面近傍の不純物濃度をより細かく設定でき、耐圧とオン抵抗がより適正化された半導体装置が得られる。
【００２４】
次に、本実施形態に係る半導体装置１の製造方法について、図３、図４、及び前述の図１を参照して説明する。半導体装置１の製造において、まず、図３及び図４（ａ）に示すように、第１導電型（ｎ型）のドレイン領域２の主面Ｓ上に濃度の低い第１導電型（ｎ型）のドレイン領域（エピタキシャル成長層１３）をエピタキシャル成長によって形成する（Ｓ１）。続いて、図４（ｂ）に示すように、前記工程により形成されたエピタキシャル成長層１３からトランジスタを形成する領域にあるエピタキシャル成長層１３（除去領域１４）を除去する（Ｓ２）。
【００２５】
続いて、図４（ｃ）に示すように、エピタキシャル成長層を除去した除去領域１４に第２導電型（ｐ型）のベース領域３と第１導電型（ｎ型）のソース領域４を形成することによりチャネル領域５を形成し、また、耐圧保持領域９を形成し（Ｓ３）、チャネル領域５に対面する位置に絶縁体６を介してゲート電極７を形成するとともに、ソース電極４１やドレイン電極２１を形成して半導体装置１が得られる（Ｓ４）。
【００２６】
なお、本発明は、上記構成に限られることなく種々の変形が可能である。例えば、上記において、第１の導電型をｎ型、第２の導電型をｐ型としたが、ｎ型とｐ型を入れ替えた半導体装置とすることができる。また、上記において、ドレイン電極２１をドレイン領域の主面Ｓに対向する面に設けた縦型のトランジスタを示したが、ドレイン電極２１を主面Ｓに設けた横型のトランジスタとすることもできる。また、耐圧保持領域９により囲まれた内部領域に形成されるトランジスタは、上記では１組のトランジスタを示しているが、複数のトランジスタを内部領域に形成することができる。また、ソース領域４にソース電極との接続をよくするためのコンタクト層を設けることなどの、通常、電界効果型トランジスタにおいて用いられる技術を半導体装置１に反映させることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に係る半導体装置の断面図。
【図２】同上半導体装置の他の例を示す断面図。
【図３】本発明の一実施形態に係る半導体装置の製造方法における半導体装置の製造工程フロー図。
【図４】（ａ）は同上製造方法における低不純物濃度のエピタキシャル成長層を形成する工程を説明する基板断面図、（ｂ）は同エピタキシャル成長層の一部を除去する工程を説明する基板断面図、（ｃ）は同製造方法により製造された半導体装置の断面図。
【符号の説明】
【００２８】
１    半導体装置
２    ドレイン領域
３    ベース領域
４    ソース領域
５    チャネル領域
６    絶縁体
７    ゲート電極
９    耐圧保持領域
１０，１１，１２    低濃度領域
１３    エピタキシャル成長層
１４    除去領域
Ｓ    主面
【図１】
2005327870.tif 000003
【図２】
2005327870.tif 000004
【図３】
2005327870.tif 000005
【図４】
2005327870.tif 000006