(57)【要約】【課題】自然酸化膜を選択的に除去することにより、基板に導入する不純物の拡散プロファイルを精度良くコントロールすることができる半導体装置の製造方法を提供する。【解決手段】ゲート電極５を形成した後、被覆絶縁膜を形成する工程の前に、ゲート電極５の形成に起因して基板１およびゲート電極５上に付着した自然酸化膜１０を水素処理を用いて選択的に除去する。自然酸化膜１０の除去後に、被覆絶縁膜を堆積させることから、被覆絶縁膜の膜厚が均一となる。このため、被覆絶縁膜を介して基板にイオン注入することにより形成したソース・ドレインエクステンション領域の拡散プロファイルが均一となる。【選択図】図３
2005276948.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記基板および前記ゲート電極上に付着した自然酸化膜を水素処理を用いて選択的に除去する工程と、
前記基板および前記ゲート電極を被覆する被覆絶縁膜を形成する工程と、
前記ゲート電極をマスクとして、前記被覆絶縁膜を介して前記基板に不純物を導入する工程と、
前記ゲート電極の側壁に側壁絶縁膜を残すように前記被覆絶縁膜を除去する工程と
を有する半導体装置の製造方法。
【請求項２】
前記基板に不純物を導入する工程は、レジスト膜をマスクとして前記基板に不純物を導入し、前記レジスト膜を除去する工程を複数回有し、
前記レジスト膜を除去する工程の後であって、不純物導入のために再度レジスト膜を形成する工程の前に、前記基板上に付着した自然酸化膜を水素処理を用いて選択的に除去する工程を有する
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記側壁絶縁膜を残すように前記被覆絶縁膜を除去する工程の後に、
前記ゲート電極の側壁に第２の側壁絶縁膜を形成する工程と、
前記基板上に付着した自然酸化膜を水素処理を用いて選択的に除去する工程と、
前記ゲート電極および前記第２の側壁絶縁膜をマスクとして、前記基板に不純物を導入する工程と
をさらに有する請求項１に記載の半導体装置の製造方法。
【請求項４】
前記基板に不純物を導入する工程は、レジスト膜をマスクとして前記基板に不純物を導入し、前記レジスト膜を除去する工程を複数回有し、
前記レジスト膜を除去する工程の後であって、不純物導入のために再度レジスト膜を形成する工程の前に、前記基板上に付着した自然酸化膜を水素処理を用いて選択的に除去する工程を有する
請求項３記載の半導体装置の製造方法。
【請求項５】
レジスト膜をマスクとして基板に不純物を導入し、前記レジスト膜を除去する工程を複数回行う半導体装置の製造方法であって、
前記レジスト膜を除去する工程の後であって、不純物導入のために再度レジスト膜を形成する工程の前に、前記基板上に付着した自然酸化膜を水素処理を用いて選択的に除去する工程を有する
半導体装置の製造方法。
【請求項６】
基板にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の側壁にサイドウォール絶縁膜を形成する工程と、
前記基板上に付着した自然酸化膜を水素処理を用いて選択的に除去する工程と、
前記ゲート電極および前記サイドウォール絶縁膜をマスクとして、前記基板に不純物を導入する工程と
を有する半導体装置の製造方法。
【請求項７】
前記基板に不純物を導入する工程は、レジスト膜をマスクとして前記基板に不純物を導入し、前記レジスト膜を除去する工程を複数回有し、
前記レジスト膜を除去する工程の後であって、不純物導入のために再度レジスト膜を形成する工程の前に、前記基板上に付着した自然酸化膜を水素処理を用いて選択的に除去する工程を有する
請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
０．１μｍルールより小さい微細ＭＯＳＦＥＴのプロセスでは、（１）ソース・ドレインエクステンション領域とゲート電極間のオーバーラップ部の寄生容量を低減する目的と、（２）ショートチャネル効果を抑制する目的から、ゲート電極を加工した後に、ソース・ドレインエクステンション領域を形成する前に、オフセットをつけるようにゲート電極の側壁に沿って、側壁酸化膜を形成している。その側壁酸化膜越しにソース・ドレインエクステンション領域をイオン注入によって形成している。
【非特許文献１】オノ  他（A.Ono et al.），「１００ｎｍ世代のシステムオンチップに適用される水素前処理を用いたマルチゲート絶縁体技術（ A Multi-gate Dielectric Technology Using Hydorogen Pre-treatment for 100nm generation System-on-a-Chip）」，ＶＳＬＩ技術シンポジウム（Symposium on VLSI Technology),２００１，ｐ７９−８０
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、ゲートパターニング時の雰囲気と、その後の工程で、膜厚の不均一な自然酸化膜が、ゲート電極や、後にソース・ドレインエクステンション領域を形成する領域に付着する。この自然酸化膜があるために、側壁酸化膜を均一に形成できず、その結果、例えばソース・ドレインエクステンション領域の拡散プロファイルが不均一になってしまう問題があった。
【０００４】
微細ＭＯＳＦＥＴでは、極浅のソース・ドレインエクステンション領域構造を採用しており、その拡散プロファイルの不均一性がデバイス特性のばらつきにつながる。４５ｎｍルールのＭＯＳＦＥＴでは、さらにその不均一性の影響が大きく、ソース・ドレインエクステンション領域の拡散プロファイルのばらつきによって、短チャネル特性劣化やシート抵抗の上昇につながるという問題がある。
【０００５】
同様にして、ＭＯＳＦＥＴの微細化に伴い、ソース・ドレイン領域も浅くなっている傾向にある。ソース・ドレイン領域の形成のためのイオン注入時に、基板上に自然酸化膜が存在すると、ソース・ドレイン領域の拡散プロファイルのばらつきが起こり、デバイス特性のばらつきに繋がるという問題がある。自然酸化膜は、特にイオン注入後のレジスト剥離や、サイドウォール絶縁膜の加工後に発生する。
【０００６】
自然酸化膜を除去するためにウェット処理を施すことは、ゲート絶縁膜等をもエッチングしてしまい、デバイス不良につながるため好ましくない。一方で、水素処理により選択的に自然酸化膜を除去する技術が開示されている（非特許文献１参照）。
【０００７】
本発明は上記の事情に鑑みてなされたものであり、その目的は、自然酸化膜を選択的に除去することにより、基板に導入する不純物の拡散プロファイルを精度良くコントロールすることができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記基板および前記ゲート電極上に付着した自然酸化膜を水素処理を用いて選択的に除去する工程と、前記基板および前記ゲート電極を被覆する被覆絶縁膜を形成する工程と、前記ゲート電極をマスクとして、前記被覆絶縁膜を介して前記基板に不純物を導入する工程と、前記ゲート電極の側壁に側壁絶縁膜を残すように前記被覆絶縁膜を除去する工程とを有する。
【０００９】
上記の本発明の半導体装置の製造方法では、ゲート電極を形成した後、被覆絶縁膜を形成する工程の前に、ゲート電極の形成に起因して基板およびゲート電極上に付着した自然酸化膜を水素処理を用いて選択的に除去する。
自然酸化膜の除去後に、被覆絶縁膜を堆積させることから、被覆絶縁膜の膜厚が均一となる。このため、被覆絶縁膜を介して基板に導入した不純物の拡散プロファイルが均一となる。
【００１０】
上記の目的を達成するため、本発明の半導体装置の製造方法は、レジスト膜をマスクとして基板に不純物を導入し、前記レジスト膜を除去する工程を複数回行う半導体装置の製造方法であって、前記レジスト膜を除去する工程の後であって、不純物導入のために再度レジスト膜を形成する工程の前に、前記基板上に付着した自然酸化膜を水素処理を用いて選択的に除去する工程を有する。
【００１１】
上記の本発明の半導体装置の製造方法では、レジスト膜を除去した後、不純物導入のために再度レジスト膜を形成する前に、レジスト膜の除去に起因して基板上に付着した自然酸化膜を水素処理を用いて選択的に除去する。
自然酸化膜が残っていると、後の不純物導入工程において、当該自然酸化膜がマスクとして作用し、基板に導入された不純物の拡散プロファイルが不均一となってしまう。本発明では、自然酸化膜を除去した後に、次の不純物導入工程に移ることから、基板に導入した不純物の拡散プロファイルが均一となる。
【００１２】
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の側壁にサイドウォール絶縁膜を形成する工程と、前記基板上に付着した自然酸化膜を水素処理を用いて選択的に除去する工程と、前記ゲート電極および前記サイドウォール絶縁膜をマスクとして、前記基板に不純物を導入する工程とを有する。
【００１３】
上記の本発明の半導体装置の製造方法では、ゲート電極の側壁にサイドウォール絶縁膜を形成した後、基板に不純物を導入する前に、サイドウォール絶縁膜の形成に起因して基板上に付着した自然酸化膜を水素処理を用いて選択的に除去する。
自然酸化膜が残っていると、後の不純物導入工程において、当該自然酸化膜がマスクとして作用し、基板に導入された不純物の拡散プロファイルが不均一となってしまう。本発明では、自然酸化膜を除去した後に、次の不純物導入工程に移ることから、基板に導入した不純物の拡散プロファイルが均一となる。
【発明の効果】
【００１４】
本発明によれば、自然酸化膜を選択的に除去することができ、基板に導入する不純物の拡散プロファイルを精度良くコントロールすることができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明の半導体装置の実施の形態について、図面を参照して説明する。
【００１６】
（第１実施形態）
本実施形態では、半導体装置の製造方法として、６５ｎｍルールのＣＭＯＳＦＥＴ（Complementary Metal Oxide Semiconductor ）の製造方法について、図１〜図６の工程断面図を参照して説明する。
【００１７】
まず、図１（ａ）に示すように、シリコン等からなる半導体基板１に、例えばＳＴＩ（Shallow Trench Isolation) からなる素子分離絶縁膜２を形成し、素子分離絶縁膜２により区画された活性領域のうち、ｎＭＯＳＦＥＴの形成領域にｐウェル３ｐを形成し、ｐＭＯＳＦＥＴの形成領域にｎウェル３ｎを形成する。
【００１８】
次に、図１（ｂ）に示すように、半導体基板１上に、ＳｉＯＮ膜を１ｎｍ程度成膜することでゲート絶縁膜４を形成する。続いて、ゲート絶縁膜４上にＣＶＤ（Chemical Vapor Deposition)法等によりポリシリコンを例えば１３０ｎｍ堆積させて、後にゲート電極に加工されるゲート電極用層５ａを形成する。
【００１９】
次に、図２（ａ）に示すように、ゲート電極用層５ａ上に、レジストを塗布し、例えばＡｒＦを光源とする露光機を用いたリソグラフィ技術により、８０ｎｍのゲート電極パターンのレジスト膜Ｒ１を形成する。
【００２０】
次に、図２（ｂ）に示すように、レジスト膜Ｒ１を細らせるスリミング処理後に、当該レジスト膜Ｒ１をマスクとして、ゲート電極用層５ａをドライエッチングすることにより、３５ｎｍ程度のゲート長のゲート電極５に加工する。
【００２１】
次に、図３（ａ）に示すように、硫酸過水とアンモニア水の混合液等を用いたウェット処理によりレジスト膜Ｒ１を剥離する。図２（ｂ）に示すゲート電極５の加工のためのドライエッチング処理、図３（ａ）に示すレジスト膜Ｒ１の剥離処理に起因して、膜厚の不均一な自然酸化膜（ケミカルオキサイドとも称される）１０が、半導体基板１上やゲート電極５上に付着してしまう。
【００２２】
この自然酸化膜１０を選択的に除去するため、本実施形態では、水素処理を行う。水素処理は、市販されている装置、例えばＡＭＡＴ社の装置であるＣｅｎｔｕｒａ等を用いて実施できる。例えば、１０００℃の水素雰囲気に、半導体基板１を１０秒間さらすことにより、図３（ｂ）に示すように、水素の還元作用により、自然酸化膜１０のみ選択的に除去される。自然酸化膜１０は、有機物等を含んでおりゲート絶縁膜４や素子分離絶縁膜２等とは組成が異なるため、水素処理によりゲート絶縁膜４等を削ることなく自然酸化膜１０を選択的に除去できる。
【００２３】
自然酸化膜１０を選択的に除去した後に、図４（ａ）に示すように、ゲート電極５の側壁を覆う側壁絶縁膜となる被覆絶縁膜６ａを半導体基板１の全面に形成する。被覆絶縁膜６ａは、例えば、ＲＴＯ（Rapid Thermal Oxidation ）の装置を用いて、２ｎｍ程度酸化膜を成膜して形成する。
【００２４】
次に、図４（ｂ）に示すように、ｎＭＯＳＦＥＴの形成領域を開口するレジスト膜Ｒ２をリソグラフィ技術を用いて形成する。続いて、レジスト膜Ｒ２、ゲート電極５をマスクとして、ｎ型不純物である砒素（Ａｓ）をイオン注入することにより、ｎＭＯＳＦＥＴの形成領域のｐウェル３ｐにｎ型エクステンション領域７ｎを形成する。例えば、砒素を１．５ｋｅＶの注入エネルギーで、１×１０15ｃｍ-2の注入濃度でイオン注入を行う。その後、レジスト膜Ｒ２を、硫酸過水とアンモニア水の混合液等を用いて剥離する。
【００２５】
次に、図５（ａ）に示すように、ｐＭＯＳＦＥＴの形成領域を開口するレジスト膜Ｒ３をリソグラフィ技術を用いて形成する。続いて、レジスト膜Ｒ３、ゲート電極５をマスクとして、ｐ型不純物であるボロン（Ｂ）をイオン注入することにより、ｐＭＯＳＦＥＴの形成領域のｎウェル３ｎにｐ型エクステンション領域７ｐを形成する。例えば、ボロンを１×１０15ｃｍ-2の注入濃度でイオン注入を行う。その後、レジスト膜Ｒ３を、硫酸過水とアンモニア水の混合液等を用いて剥離する。
【００２６】
次に、図５（ｂ）に示すように、被覆絶縁膜６ａをドライエッチングしてゲート電極５の側壁に側壁絶縁膜（第１の側壁絶縁膜）６を残す。さらに、半導体基板１の全面にＣＶＤ法により絶縁膜を６０ｎｍ程度堆積させた後、異方性のドライエッチングを施すことにより、ゲート電極５の側壁にサイドウォール絶縁膜（第２の側壁絶縁膜）８を形成する。なお、被覆絶縁膜６ａのドライエッチングの前に絶縁膜を堆積させ、被覆絶縁膜６ａと絶縁膜とを同時にドライエッチングすることにより、側壁絶縁膜６とサイドウォール絶縁膜８を形成してもよい。
【００２７】
次に、図６（ａ）に示すように、ｎＭＯＳＦＥＴの形成領域を開口するレジスト膜Ｒ４をリソグラフィ技術を用いて形成する。続いて、レジスト膜Ｒ４、ゲート電極５、およびサイドウォール絶縁膜８をマスクとして、ｎ型不純物である砒素（Ａｓ）をイオン注入する。これにより、ｎＭＯＳＦＥＴの形成領域に、ｎ型エクステンション領域７ｎよりも深くかつ高濃度のｎ型ソース・ドレイン領域９ｎを形成する。例えば、１×１０16ｃｍ-2の注入濃度で砒素のイオン注入を行う。その後、レジスト膜Ｒ４を、硫酸過水とアンモニア水の混合液等を用いて剥離する。
【００２８】
次に、図６（ｂ）に示すように、同様にして、レジスト膜を用いてｐＭＯＳＦＥＴの形成領域に、ｐ型不純物としてボロンをイオン注入することにより、ｐ型エクステンション領域７ｐよりも深くかつ高濃度のｐ型ソース・ドレイン領域９ｐを形成する。例えば、１×１０16ｃｍ-2の注入濃度でボロンのイオン注入を行う。その後、レジスト膜を剥離する。
続いて、例えば、半導体基板１の全面にコバルトを１０ｎｍスパッタリングにより堆積させて、熱処理を施すことにより、絶縁膜以外のゲート電極５と半導体基板１の表面（エクステンション領域７ｎ，７ｐの表面）をシリサイド化する。
以降の工程としては、この世代の標準的なＣＭＯＳＦＥＴのプロセスフローに従うことにより、ＣＭＯＳＦＥＴからなる半導体装置が製造される。
【００２９】
本実施形態に係る半導体装置の製造方法では、図２（ｂ）に示すゲート電極５の加工工程の後、図４（ａ）に示す被覆絶縁膜６ａの成膜工程の前に、水素処理により選択的に自然酸化膜１０を除去している。
【００３０】
自然酸化膜１０の除去により、膜厚の均一な被覆絶縁膜６ａを形成することができることから、図４（ｂ）および図５（ａ）に示す工程において、被覆絶縁膜６ａ越しにイオン注入して形成されるエクステンション領域７ｎ，７ｐの拡散プロファイルを均一にすることができる。従って、均一な特性のデバイスを製造できる。
【００３１】
均一な被覆絶縁膜６ａの形成により、後に均一な膜厚の側壁絶縁膜６を形成できる。側壁絶縁膜６には、寄生容量が付き、寄生容量はデバイスの速度性能を左右する。このため、寄生容量を均一にできることは、デバイスの特性のばらつきの抑制に繋がる。
【００３２】
ウェット処理とは違い、水素処理により自然酸化膜１０を選択的に除去できることから、ゲート絶縁膜４を削ることがない。このため、ゲート絶縁膜４の信頼性を向上させることができ、また、半導体装置の歩留りも向上する。
【００３３】
選択的に自然酸化膜１０を除去できることから、ウェット処理を施した場合に比べて、半導体基板１を深く掘り下げることがない。このため、エクステンション領域７ｎ，７ｐおよびソース・ドレイン領域９ｎ，９ｐを浅く形成しておいても、後のシリサイド起因のリーク電流の発生を防止することができる。
【００３４】
半導体基板１を深く掘り下げることがないことから、エクステンション領域７ｎ，７ｐを均一に浅く形成できる他、エクステンション領域７ｎ，７ｐの表面が平滑となる。従って、表面荒れによってシート抵抗を上昇させることもなく、寄生抵抗成分を減らすことができる。
【００３５】
（第２実施形態）
本実施形態では、レジスト膜の剥離後に発生する自然酸化膜の存在により、エクステンション領域７ｎ，７ｐおよびソース・ドレイン領域９ｎ，９ｐの拡散プロファイルが不均一となることを防止するものである。
【００３６】
本実施形態では、第１実施形態と同様に、まず、図１（ａ）〜図４（ａ）に示す工程を経る。ここで、ゲート電極５の加工後、被覆絶縁膜６ａの形成前に、第１実施形態で説明した水素処理を行うことが好ましいが、本実施形態ではこれに限定されない。当該工程で水素処理を行うことの効果については、第１実施形態で説明した通りである。
【００３７】
第１実施形態と同様に被覆絶縁膜６ａを形成した後、図７（ａ）に示すように、ｎＭＯＳＦＥＴの形成領域を開口するレジスト膜Ｒ２をリソグラフィ技術を用いて形成する。続いて、レジスト膜Ｒ２、ゲート電極５をマスクとして、ｎ型不純物である砒素（Ａｓ）をイオン注入することにより、ｎＭＯＳＦＥＴの形成領域のｐウェル３ｐにｎ型エクステンション領域７ｎを形成する。例えば、砒素を１．５ｋｅＶの注入エネルギーで、１×１０15ｃｍ-2の注入濃度でイオン注入を行う。
【００３８】
次に、図７（ｂ）に示すように、レジスト膜Ｒ２を、硫酸過水とアンモニア水の混合液等を用いて剥離する。イオン注入後の硬化したレジスト膜Ｒ２の剥離に起因して、膜厚の不均一な自然酸化膜１０が、被覆絶縁膜６ａ上に付着している場合がある。
【００３９】
この自然酸化膜１０を選択的に除去するため、本実施形態では、レジスト剥離後に水素処理を行う。水素処理は、市販されている装置、例えばＡＭＡＴ社の装置であるＣｅｎｔｕｒａ等を用いて実施できる。例えば、１０００℃の水素雰囲気に、半導体基板１を１０秒間さらすことにより、図８（ａ）に示すように、水素の還元作用により、自然酸化膜１０のみが選択的に除去される。自然酸化膜１０は、有機物等を含んでおり被覆絶縁膜６ａとは組成が異なるため、水素処理により被覆絶縁膜６ａを削ることなく自然酸化膜１０を選択的に除去できる。従って、被覆絶縁膜６ａの膜厚を均一に維持できる。
【００４０】
次に、図８（ｂ）に示すように、ｐＭＯＳＦＥＴの形成領域を開口するレジスト膜Ｒ３をリソグラフィ技術を用いて形成する。続いて、レジスト膜Ｒ３、ゲート電極５をマスクとして、ｐ型不純物であるボロン（Ｂ）をイオン注入することにより、ｐＭＯＳＦＥＴの形成領域のｎウェル３ｎにｐ型エクステンション領域７ｐを形成する。例えば、ボロンを１×１０15ｃｍ-2の注入濃度でイオン注入を行う。
【００４１】
次に、図９（ａ）に示すように、レジスト膜Ｒ３を、硫酸過水とアンモニア水の混合液等を用いて剥離する。イオン注入後の硬化したレジスト膜Ｒ３の剥離に起因して、膜厚の不均一な自然酸化膜１０が、被覆絶縁膜６ａ上に付着している場合がある。
【００４２】
この自然酸化膜１０を選択的に除去するため、レジスト剥離後に水素処理を行う。水素処理の条件は、図８（ａ）に示す工程と同じである。図９（ｂ）に示すように、水素の還元作用により、自然酸化膜１０のみが選択的に除去される。自然酸化膜１０は、有機物等を含んでおり被覆絶縁膜６ａとは組成が異なるため、水素処理により被覆絶縁膜６ａを削ることなく自然酸化膜１０を選択的に除去できる。従って、被覆絶縁膜６ａの膜厚を均一に維持できる。
【００４３】
次に、図１０（ａ）に示すように、第１実施形態と同様にして、被覆絶縁膜６ａをドライエッチングしてゲート電極５の側壁に側壁絶縁膜（第１の側壁絶縁膜）６を残し、さらに、ゲート電極５の側壁にサイドウォール絶縁膜（第２の側壁絶縁膜）８を形成する。なお、被覆絶縁膜６ａのドライエッチングの前に絶縁膜を堆積させ、被覆絶縁膜６ａと絶縁膜とを同時にドライエッチングすることにより、側壁絶縁膜６とサイドウォール絶縁膜８を形成してもよい。
【００４４】
次に、図１０（ｂ）に示すように、ｎＭＯＳＦＥＴの形成領域を開口するレジスト膜Ｒ４をリソグラフィ技術を用いて形成する。続いて、レジスト膜Ｒ４、ゲート電極５、およびサイドウォール絶縁膜８をマスクとして、ｎ型不純物である砒素（Ａｓ）をイオン注入する。これにより、ｎＭＯＳＦＥＴの形成領域に、ｎ型エクステンション領域７ｎよりも深くかつ高濃度のｎ型ソース・ドレイン領域９ｎを形成する。例えば、１×１０16ｃｍ-2の注入濃度で砒素のイオン注入を行う。
【００４５】
次に、図１１（ａ）に示すように、レジスト膜Ｒ４を、硫酸過水とアンモニア水の混合液等を用いて剥離する。イオン注入後の硬化したレジスト膜Ｒ４の剥離に起因して、膜厚の不均一な自然酸化膜１０が、半導体基板１上やゲート電極５上に付着している場合がある。
【００４６】
この自然酸化膜１０を選択的に除去するため、レジスト剥離後に水素処理を行う。水素処理の条件は、図８（ａ）に示す工程と同じである。これにより、図１１（ｂ）に示すように、水素の還元作用により、自然酸化膜１０のみが選択的に除去される。自然酸化膜１０は、有機物等を含んでおり側壁絶縁膜６やサイドウォール絶縁膜８とは組成が異なるため、水素処理により側壁絶縁膜６、サイドウォール絶縁膜８等を削ることなく自然酸化膜１０を選択的に除去できる。従って、側壁絶縁膜６、サイドウォール絶縁膜８を均一に維持できる。
【００４７】
次に、図１２（ａ）に示すように、ｐＭＯＳＦＥＴの形成領域を開口するレジスト膜Ｒ５をリソグラフィ技術を用いて形成する。続いて、レジスト膜Ｒ５、ゲート電極５、およびサイドウォール絶縁膜８をマスクとして、ｐ型不純物であるボロン（Ｂ）をイオン注入する。これにより、ｐＭＯＳＦＥＴの形成領域に、ｐ型エクステンション領域７ｐよりも深くかつ高濃度のｐ型ソース・ドレイン領域９ｐを形成する。例えば、１×１０16ｃｍ-2の注入濃度でボロンのイオン注入を行う。
【００４８】
次に、図１２（ｂ）に示すように、レジスト膜Ｒ５を、硫酸過水とアンモニア水の混合液等を用いて剥離する。イオン注入後の硬化したレジスト膜Ｒ５の剥離に起因して、膜厚の不均一な自然酸化膜１０が、半導体基板１上やゲート電極５上に付着している場合がある。
【００４９】
この自然酸化膜１０を選択的に除去するため、レジスト剥離後に水素処理を行う。水素処理の条件は、図８（ａ）に示す工程と同じである。これにより、図１２（ｃ）に示すように、水素の還元作用により、自然酸化膜１０のみが選択的に除去される。自然酸化膜１０は、有機物等を含んでおり側壁絶縁膜６やサイドウォール絶縁膜８とは組成が異なるため、水素処理により側壁絶縁膜６、サイドウォール絶縁膜８等を削ることなく自然酸化膜１０を選択的に除去できる。従って、側壁絶縁膜６、サイドウォール絶縁膜８を均一に維持できる。
【００５０】
以降の工程としては、第１実施形態と同様に、絶縁膜以外のゲート電極５と半導体基板１の表面（エクステンション領域７ｎ，７ｐの表面）をシリサイド化する。
その後、この世代の標準的なＣＭＯＳＦＥＴのプロセスフローに従うことにより、ＣＭＯＳＦＥＴからなる半導体装置が製造される。
【００５１】
本実施形態に係る半導体装置の製造方法では、イオン注入後のレジスト膜を剥離した後、次のイオン注入のためのレジスト膜を形成する前に、水素処理により選択的に自然酸化膜１０を除去している。
【００５２】
自然酸化膜１０が残っていると、後のイオン注入工程において、当該自然酸化膜１０がイオン注入マスクとして作用し、エクステンション領域７ｎ，７ｐやソース・ドレイン領域９ｎ，９ｐの拡散プロファイルが不均一となってしまう。本実施形態では、自然酸化膜１０を除去した後に、次のイオン注入プロセスに移ることから、エクステンション領域７ｎ，７ｐやソース・ドレイン領域９ｎ，９ｐの拡散プロファイルを均一にすることができる。従って、均一な特性のデバイスを製造できる。
【００５３】
ウェット処理とは違い、水素処理により自然酸化膜１０を選択的に除去できることから、被覆絶縁膜６ａやサイドウォール絶縁膜８等の他の絶縁膜を削ることがない。このため、半導体装置の信頼性を向上させることができ、また、半導体装置の歩留りも向上する。
【００５４】
選択的に自然酸化膜１０を除去できることから、ウェット処理を施した場合に比べて、半導体基板１を深く掘り下げることがない。このため、第１実施形態で説明したのと同様の効果を奏することができる。
【００５５】
さらに、第１実施形態で説明した水素処理を併用することにより、第１実施形態で説明した効果をも奏することができる。本実施形態では、全てのレジスト膜の剥離後に水素処理を行う例について説明したが、エクステンション領域７ｎ，７ｐの形成のためのレジスト剥離後のみに行っても、ソース・ドレイン領域９ｎ，９ｐの形成のためのレジスト剥離後のみに行ってもよい。ただし、自然酸化膜１０による拡散プロファイルへの影響は、浅いエクステンション領域７ｎ，７ｐの方が大きいため、エクステンション領域７ｎ，７ｐのイオン注入工程において、上記の水素処理を行うことが好ましい。
【００５６】
（第３実施形態）
本実施形態では、ドライエッチングによるサイドウォール絶縁膜８の加工後に発生する自然酸化膜の存在により、ソース・ドレイン領域９ｎ，９ｐの拡散プロファイルが不均一となることを防止するものである。
【００５７】
本実施形態では、第１実施形態と同様に、まず、図１（ａ）〜図５（ｂ）に示す工程を経る。ここで、ゲート電極５の加工後、被覆絶縁膜６ａの形成前に、第１実施形態で説明した水素処理を行うことが好ましいが、本実施形態はこれに限定されるものでない。また、レジスト剥離後に第２実施形態で説明した水素処理を行うことが好ましいが、本実施形態ではこれに限定されるものでない。
【００５８】
ドライエッチングによりサイドウォール絶縁膜８を加工した後に、図１３（ａ）に示すように、ドライエッチング時の雰囲気に起因して、膜厚の不均一な自然酸化膜１０が、半導体基板１およびゲート電極５上に付着している場合がある。
【００５９】
この自然酸化膜１０を選択的に除去するため、本実施形態では、サイドウォール絶縁膜８の加工後に水素処理を行う。水素処理は、市販されている装置、例えばＡＭＡＴ社の装置であるＣｅｎｔｕｒａ等を用いて実施できる。例えば、１０００℃の水素雰囲気に、半導体基板１を１０秒間さらすことにより、図１３（ｂ）に示すように、水素の還元作用により、自然酸化膜１０のみが選択的に除去される。自然酸化膜１０は、側壁絶縁膜６やサイドウォール絶縁膜８とは組成が異なるため、水素処理により側壁絶縁膜６やサイドウォール絶縁膜８を削ることなく自然酸化膜１０を選択的に除去できる。
【００６０】
以降の工程としては、第１実施形態と同様に、図６に示したソース・ドレイン領域９ｎ，９ｐを形成するイオン注入工程、シリサイド工程等を経ることにより、半導体装置が製造される。なお、ソース・ドレイン領域９ｎ，９ｐを形成するイオン注入工程において、第２実施形態と同様に、レジスト膜の剥離後に水素処理を施してもよい。
【００６１】
本実施形態に係る半導体装置の製造方法では、サイドウォール絶縁膜８を加工した後、ソース・ドレイン領域９ｎ，９ｎのイオン注入工程前に、水素処理により選択的に自然酸化膜１０を除去している。
【００６２】
自然酸化膜１０が残っていると、後のソース・ドレイン領域９ｎ，９ｐの形成のためのイオン注入工程において、当該自然酸化膜１０がイオン注入マスクとして作用し、ソース・ドレイン領域９ｎ，９ｐの拡散プロファイルが不均一となってしまう。本実施形態では、自然酸化膜１０を除去した後にイオン注入プロセスを行うことから、ソース・ドレイン領域９ｎ，９ｐの拡散プロファイルを均一にすることができる。従って、均一な特性のデバイスを製造できる。
【００６３】
ウェット処理とは違い、水素処理により自然酸化膜１０を選択的に除去できることから、被覆絶縁膜６ａやサイドウォール絶縁膜８等の他の絶縁膜を削ることがない。このため、半導体装置の信頼性を向上させることができ、また、半導体装置の歩留りも向上する。
【００６４】
選択的に自然酸化膜１０を除去できることから、ウェット処理を施した場合に比べて、半導体基板１を深く掘り下げることがない。このため、第１実施形態で説明したのと同様の効果を奏することができる。
【００６５】
さらに、第１実施形態で説明した水素処理や、第２実施形態で説明した水素処理を併用することにより、第１実施形態あるいは第２実施形態で説明した効果をも奏することができる。
【００６６】
本発明は、上記の実施形態の説明に限定されない。
例えば、本実施形態で挙げた材料や数値は一例でありこれに限定されるものではない。また、ＣＭＯＳ以外のプロセスに適用することも可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００６７】
【図１】第１実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図２】第１実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図３】第１実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図４】第１実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図５】第１実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図６】第１実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図７】第２実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図８】第２実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図９】第２実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図１０】第２実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図１１】第２実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図１２】第２実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図１３】第３実施形態に係る半導体装置の製造方法を示す工程断面図である。
【符号の説明】
【００６８】
１…半導体基板、２…素子分離絶縁膜、３ｐ…ｐウェル、３ｎ…ｎウェル、４…ゲート絶縁膜、５ａ…ゲート電極用層、５…ゲート電極、６ａ…被覆絶縁膜、６…側壁絶縁膜、７ｎ…ｎ型エクステンション領域、７ｐ…ｐ型エクステンション領域、８…サイドウォール絶縁膜、９ｎ…ｎ型ソース・ドレイン領域、９ｐ…ｐ型ソース・ドレイン領域、１０…自然酸化膜、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…レジスト膜
【図１】
2005276948.tif 000003
【図２】
2005276948.tif 000004
【図３】
2005276948.tif 000005
【図４】
2005276948.tif 000006
【図５】
2005276948.tif 000007
【図６】
2005276948.tif 000008
【図７】
2005276948.tif 000009
【図８】
2005276948.tif 000010
【図９】
2005276948.tif 000011
【図１０】
2005276948.tif 000012
【図１１】
2005276948.tif 000013
【図１２】
2005276948.tif 000014
【図１３】
2005276948.tif 000015