(57)【要約】【課題】下地絶縁膜において膜剥がれ等の不具合が生じ難く、しかも良好な半導体特性を示し、歩留り向上、製造コスト削減を実現可能な信頼性の高い半導体装置を提供する。【解決手段】本発明の半導体装置は、ガラス基板１２上に、酸化シリコン膜の単層にて構成された下地絶縁層１１と、該下地絶縁層１１上に形成された半導体層１ａとを具備してなることを特徴とする。【選択図】    図１
2005032920.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、酸化シリコン層の単層にて構成された下地絶縁層と、該下地絶縁層上に形成された半導体層とを具備してなることを特徴とする半導体装置。
【請求項２】
前記下地絶縁層が、４００ｎｍ〜６００ｎｍの層厚にて構成されてなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記下地絶縁層が、珪素（Ｓｉ）及び酸素（Ｏ）を主成分として含有し、不可避的成分として窒素（Ｎ）を、前記珪素との組成比（Ｎ／Ｓｉ）で０．０３以下含有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記下地絶縁層が、原料として少なくともモノシラン、一酸化二窒素、アルゴンを用いて形成されてなることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
【請求項５】
前記下地絶縁層が、プラズマＣＶＤ法によって形成されてなることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項６】
基板上に、
酸化シリコン層の単層にて構成され、層厚が４００ｎｍ〜６００ｎｍにて構成された下地絶縁層と、
該下地絶縁層上に形成され、ソース領域とドレイン領域とを含む半導体層と、
該半導体層上に形成されたゲート絶縁層と、
該ゲート絶縁層上に形成されたゲート電極と、
前記ゲート絶縁層及び前記ゲート電極上に形成された層間絶縁層と、
該層間絶縁層及び前記ゲート絶縁層と貫通して形成されたコンタクトホールを介して前記半導体層のソース領域に接続されたソース電極と、
前記層間絶縁層及び前記ゲート絶縁層と貫通して形成されたコンタクトホールを介して前記半導体層のドレイン領域に接続されたドレイン電極と、
を具備してなることを特徴とする薄膜トランジスタ。
【請求項７】
前記下地絶縁層が、珪素（Ｓｉ）及び酸素（Ｏ）を主成分として含有し、不可避的成分として窒素（Ｎ）を、前記珪素との組成比（Ｎ／Ｓｉ）で０．０３以下含有することを特徴とする請求項６に記載の薄膜トランジスタ。
【請求項８】
請求項１ないし５のいずれか１項に記載の半導体装置、又は請求項６又は７に記載の薄膜トランジスタを備えることを特徴とする電気光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、薄膜トランジスタ、及び電気光学装置に関し、特に液晶表示装置のスイッチング素子等に好適な半導体装置等に関する。
【０００２】
【従来の技術】
液晶装置やエレクトロルミネッセンス（ＥＬ）装置等の表示装置として、マトリクス状に配置された多数の画素をそれぞれ駆動するために、各画素に薄膜半導体装置であるＴＦＴ（薄膜トランジスタ）を設けたアクティブマトリクス型の表示装置が知られている。かかる用途に用いられるＴＦＴとしては、多結晶シリコンＴＦＴが広く用いられている。また、多結晶シリコンＴＦＴの製造プロセスとして、能動層を比較的低温にて製造することが可能な低温プロセスが知られている。
【０００３】
このような多結晶シリコンＴＦＴの構成として、ガラス基板上に形成された下地絶縁膜と、該下地絶縁膜上に形成された多結晶シリコン層（半導体層）とを備えたものが、例えば特許文献１に開示されている。この場合、下地絶縁膜は、ガラス基板に含まれるホウ素、ナトリウム、カリウムなどの不純物が多結晶シリコン層に拡散することを防止し、トランジスタ特性の劣化や、信頼性の低下を防止ないし抑制している。
【０００４】
【特許文献１】
特開２０００−３２３７１７号公報
【０００５】
【発明が解決しようとする課題】
上記特許文献１では、下地絶縁膜が窒化シリコン膜と酸化シリコン膜の二層構造にて構成されている。ここで、窒化シリコン膜と酸化シリコン膜とはそれぞれ熱膨張率及び膜のストレスが異なるため、その界面で膜剥がれが発生する場合があり、歩留り低下の一因となる場合がある。また、この窒化シリコン膜と酸化シリコン膜の界面に欠陥や電荷が生じ、それに起因してトランジスタ特性が劣化する等の不具合も生じる場合がある。さらに、このように下地絶縁膜を二層構造化することで、製造工程数が増加し、歩留り低下や製造コスト増大に繋がる場合もある。
【０００６】
本発明は、このような問題に鑑みてなされたものであって、下地絶縁膜において膜剥がれ等の不具合が生じ難く、しかも良好な半導体特性を示し、歩留り向上、製造コスト削減を実現可能な信頼性の高い半導体装置及び薄膜トランジスタを提供することを目的とする。また、本発明は、これら半導体装置又は薄膜トランジスタを具備した信頼性の高い電気光学装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置は、基板上に、酸化シリコン層の単層にて構成された下地絶縁層と、該下地絶縁層上に形成された半導体層とを具備してなることを特徴とする。
【０００８】
本発明の半導体装置では、基板と半導体層との間に酸化シリコン層単層の下地絶縁層を形成したため、基板中に含まれる不純物が半導体層内に拡散することを防止ないし抑制でき、その結果、半導体層の特性低下を防止ないし抑制できるようになる。具体的には、基板として安価で汎用性のガラス基板を採用した場合にも、ガラス内部に含まれるホウ素、ナトリウム、カリウム等の不純物が半導体層内に拡散してしまうことを防止ないし抑制することができる。また、特に本発明では下地絶縁層を酸化シリコン層の単層にて構成したため、従来のような二層構造に比して膜剥がれ（層間剥離）の問題が生じ難く、単層構造であるために製造工程数も削減され、歩留り向上及び製造コスト低下を実現可能となる。また、例えば窒化シリコン層を用いる場合に比して電荷密度が小さいために当該下地絶縁層の界面に電荷が生じて半導体特性を劣化させる等の不具合も生じ難い。さらに、例えば基板として上述のようにガラス基板を用いた場合には、窒化シリコン層の単層構造にて構成した場合に比して、該ガラス基板との熱膨張率の差が小さいため、基板と下地絶縁層との間の膜剥がれも生じ難いものとなる。
【０００９】
本発明の半導体装置において、前記下地絶縁層の層厚は４００ｎｍ〜６００ｎｍとすることができる。下地絶縁層の層厚が４００ｎｍ未満の場合、基板からの不純物拡散防止効果が十分に得られない場合があり、また、６００ｎｍを超えると、いたずらに膜厚が大きくなり過ぎ、当該半導体装置の大型化に繋がることとなり、また基板と下地絶縁層との界面で過度のストレスが生じる場合があり、この場合、膜剥がれが生じる惧れがある。
【００１０】
また、前記下地絶縁層は、珪素（Ｓｉ）、酸素（Ｏ）を主成分として含有してなり、不可避的成分として窒素（Ｎ）を、前記珪素との組成比（Ｎ／Ｓｉ）で０．０３以下含有してなるものとすることができる。つまり、酸化シリコン層を形成するに際しては、モノシラン（ＳｉＨ４）、一酸化二窒素（Ｎ２Ｏ）、アルゴン（Ａｒ）等を原料としてプラズマＣＶＤ法等により製造することができるが、本発明で言う酸化シリコン層は、その不可避的成分として若干の窒素（Ｎ）を含むものとされている。言い換えると、酸化シリコン層にこの程度の窒素（Ｎ）が含有されていても、下地絶縁層において電荷の蓄積が生じ難く、本発明の課題を十分に解決できるものである。
【００１１】
次に、上記課題を解決するために、本発明の薄膜トランジスタは、基板上に、酸化シリコン層の単層にて構成され、層厚が４００ｎｍ〜６００ｎｍにて構成された下地絶縁層と、該下地絶縁層上に形成され、ソース領域とドレイン領域とを含む半導体層と、該半導体層上に形成されたゲート絶縁層と、該ゲート絶縁層上に形成されたゲート電極と、前記ゲート絶縁層及び前記ゲート電極上に形成された層間絶縁層と、該層間絶縁層及び前記ゲート絶縁層と貫通して形成されたコンタクトホールを介して前記半導体層のソース領域に接続されたソース電極と、前記層間絶縁層及び前記ゲート絶縁層と貫通して形成されたコンタクトホールを介して前記半導体層のドレイン領域に接続されたドレイン電極と、を具備してなることを特徴とする。
【００１２】
このような薄膜トランジスタによると、上記半導体装置と同様の効果を実現でき、すなわちトランジスタ特性を向上させ、特に閾値電圧のバラツキやシフトを防止ないし抑制することが可能となる。なお、本発明の薄膜トランジスタにおいては、下地絶縁層は、珪素（Ｓｉ）、酸素（Ｏ）を主成分として含有してなり、不可避的成分として窒素（Ｎ）を、前記珪素との組成比（Ｎ／Ｓｉ）で０．０３以下含有してなるものとすることができる。
【００１３】
次に、本発明の電気光学装置は、上記半導体装置又は上記薄膜トランジスタを備えることを特徴とし、この場合、非常に信頼性に優れた電気光学装置を実現することができるようになる。また、特に本発明の半導体装置及び薄膜トランジスタは、下地絶縁層を単層構造にて構成しているため、二層構造の場合に比して屈折率差に起因して生じ得る干渉光を防止ないし抑制することが可能となるため、例えば液晶表示装置や有機ＥＬ装置等に代表される電気光学装置に適用することが特に好ましい構成となる。
【００１４】
【発明の実施の形態】
以下、本発明に係る実施の形態について図面を参照しつつ説明する。
図１は、本発明の半導体装置としてのＴＦＴ（薄膜トランジスタ）を具備した液晶表示装置（電気光学装置）の一実施形態について、概略構成を示す断面模式図である。なお、図１においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００１５】
本実施形態の液晶表示装置は、スイッチング素子として多結晶シリコンＴＦＴを具備したアクティブマトリクスタイプの透過型液晶表示装置である。図１に示すように、本実施形態の液晶表示装置は、ＴＦＴアレイ基板１０と、これに対向配置される対向基板２０との間に液晶層５０が挟持された構成を具備している。
【００１６】
ＴＦＴアレイ基板１０は、ガラスを主体として構成される基板本体１２とその液晶層５０側表面に形成されたＴＦＴ素子３０、画素電極９、配向膜４０を主体として構成されており、対向基板２０はガラスを主体として構成される基板本体２０Ａとその液晶層５０側表面に形成された共通電極２１と配向膜６０とを主体として構成されている。
【００１７】
ＴＦＴアレイ基板１０において、その液晶層５０側表面には画素電極９が設けられ、各画素電極９に隣接する位置に、各画素電極９をスイッチング制御する画素スイッチング用ＴＦＴ素子（以下、単にＴＦＴとも言う）３０が設けられている。ＴＦＴ３０は、基板本体１２上の下地絶縁膜１１を介して多結晶シリコン膜からなる半導体層１ａを具備してなる。また、特に本実施形態のＴＦＴ３０はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００１８】
また、上記走査線３ａ上、ゲート絶縁膜２上を含む基板本体１２上には、高濃度ソース領域１ｄへ通じるコンタクトホール５、及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が開孔した第２層間絶縁膜４が形成されている。つまり、データ線６ａは、第２層間絶縁膜４を貫通するコンタクトホール５を介して高濃度ソース領域１ｄに電気的に接続されている。さらに、データ線６ａ上及び第２層間絶縁膜４上には、高濃度ドレイン領域１ｅへ通じるコンタクトホール８が開孔した第３層間絶縁膜７が形成されている。つまり、高濃度ドレイン領域１ｅは、第２層間絶縁膜４及び第３層間絶縁膜７を貫通するコンタクトホール８を介して画素電極９に電気的に接続されている。
【００１９】
さらに、ＴＦＴアレイ基板１０の液晶層５０側最表面、すなわち、画素電極９及び第３層間絶縁膜７上には、電圧無印加時における液晶層５０内の液晶分子の配向を制御する配向膜４０が形成されている。
【００２０】
他方、対向基板２０には、基板本体２０Ａの液晶層５０側表面であって、データ線６ａ、走査線３ａ、画素スイッチング用ＴＦＴ素子３０の形成領域に対向する領域、すなわち各画素部の開口領域以外の領域に、入射光が画素スイッチング用ＴＦＴ素子３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに侵入することを防止するための遮光膜２３が設けられている。さらに、遮光膜２３が形成された基板本体２０Ａの液晶層５０側には、そのほぼ全面に渡って、ＩＴＯ等からなる共通電極２１が形成され、その液晶層５０側には、電圧無印加時における液晶層５０内の液晶分子の配向を制御する配向膜６０が形成されている。
【００２１】
以上のような液晶表示装置においては、特にＴＦＴ３０において、ガラスを主体として構成された基板本体１２と半導体層１ａとが、単層の酸化シリコン膜にて構成された下地絶縁膜１１を介して積層されている。この下地絶縁膜１１は、基板本体１２に含まれるホウ素、ナトリウム、カリウム等の不純物が半導体層１ａ内に拡散することを防止ないし抑制する機能を具備している。なお、下地絶縁膜１１には、不可避的成分として窒素（Ｎ）が含有されており、具体的には、シリコン（Ｓｉ）との組成比（Ｎ／Ｓｉ）で０．０３以下含有されている。
【００２２】
また、本実施形態では、下地絶縁膜１１を酸化シリコン膜の単層にて構成している。したがって、例えば酸化シリコン膜と窒化シリコン膜とからなる二層構造の下地絶縁膜に比して各層の界面における膜剥がれの問題が生じ難く、また単層構造であるために製造工程数も削減され、歩留り向上及び製造コスト低下を実現可能となる。また、例えば下地絶縁膜を窒化シリコン膜にて構成する場合に比して電荷密度が小さいために当該下地絶縁膜１１の界面に電荷が生じ難く、したがって閾値電圧のバラツキやシフトが生じ難くなり、非常に信頼性の高いトランジスタ特性を示すこととなる。なお、下地絶縁膜１１の膜厚は４００ｎｍ〜６００ｎｍ（本実施形態では５００ｎｍ）程度に構成されており、これにより基板本体１２からの十分な不純物拡散防止効果を実現するとともに、当該ＴＦＴ３０の小型化にも寄与している。
【００２３】
さらに、本実施形態の場合、下地絶縁膜１１を単層構造にて構成しているため、二層構造の場合に比して屈折率差に起因して生じ得る干渉光を防止ないし抑制することが可能となるため、高い透過率を実現可能とされている。
【００２４】
次に、上記液晶表示装置に含まれるＴＦＴ３０の製造方法について、その一実施例を説明する。図２〜図４は、ＴＦＴ３０の製造方法について、そのプロセスの概略を示す断面模式図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００２５】
はじめに、図２（ａ）に示すように、超音波洗浄等により清浄化したガラス基板１２を用意した後、基板温度が１５０〜４５０℃となる条件下で、ガラス基板１２の全面に、酸化シリコン膜からなる下地絶縁膜（保護膜）１１を成膜する。具体的には、プラズマＣＶＤ法等により４００ｎｍ〜６００ｎｍ（本実施例では５００ｎｍ）程度の厚さに成膜する。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素とアルゴンガスとの混合ガス等が好適である。
【００２６】
次に、図２（ｂ）に示すように、基板温度が１５０〜４５０℃となる条件下で、下地絶縁膜１１を形成したガラス基板１２の全面に、非晶質シリコン膜（非晶質半導体膜）１をプラズマＣＶＤ法等により例えば３０〜１００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。
【００２７】
次に、この非晶質シリコン膜１に対して、図２（ｃ）に示すようにエキシマレーザー光Ｌ（ＸｅＣｌエキシマレーザーの場合は波長３０８ｎｍ、ＫｒＦエキシマレーザーの場合は波長２４９ｎｍ）を照射してレーザーアニールを行い、多結晶シリコン膜１ａを生成する。
【００２８】
次に、図２（ｄ）に示すように、多結晶シリコン膜１ａをフォトリソグラフィー法により、形成する能動層の形状にパターニングする。すなわち、多結晶シリコン膜１ａ上にフォトレジストを塗布した後、フォトレジストの露光、現像、多結晶シリコン膜１ａのエッチング、フォトレジストの除去を行うことにより、多結晶シリコン膜１ａのパターニングを行う。なお、非晶質シリコン膜１をパターニングしてから、レーザーアニールを行って多結晶シリコン膜１ａを形成しても良い。
【００２９】
次に、図３（ａ）に示すように、３５０℃以下の温度条件下で、多結晶シリコン膜１ａを形成したガラス基板１２の全面に、シリコン酸化膜及び／又はシリコン窒化膜等からなるゲート絶縁膜２を例えば５０〜１５０ｎｍの厚さ（本実施形態では５０ｎｍ）に成膜する。この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００３０】
次に、図３（ｂ）に示すように、ゲート絶縁膜２を形成したガラス基板１２の全面に、スパッタリング法等により、アルミニウム、タンタル、モリブデン等の金属、又はこれらの金属のいずれかを主成分とする合金等の導電性材料を成膜した後、フォトリソグラフィー法によりパターニングし、３００〜８００ｎｍの厚さのゲート電極３ａを形成する。すなわち、導電性材料を成膜したガラス基板１２上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電性材料のエッチング、フォトレジストの除去を行うことにより、導電性材料をパターニングし、ゲート電極３ａを形成する。
【００３１】
次に、図３（ｃ）に示すように、ゲート電極３ａをマスクとして、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を打ち込み、ゲート電極３ａに対して自己整合的に低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを形成する。ここで、ゲート電極３ａの直下に位置し、不純物イオンが導入されなかった部分はチャネル領域１ａ’となる。
【００３２】
また、図３（ｄ）に示すように、ゲート電極３ａより幅広のレジストマスク（図示略）を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で打ち込み、高濃度ソース領域１ｄ、及び高濃度ドレイン領域１ｅを形成する。
【００３３】
次に、図３（ｄ）に示したような多結晶シリコン膜１ａを備えたガラス基板１２に対して、図４（ａ）に示すようにランプ光ＳＬを照射してアニールを行う。具体的には、減圧雰囲気下、窒素雰囲気中で、エキシマレーザーアニールを行うことにより、ソース領域１ｂ、１ｄ及びドレイン領域１ｃ、１ｅに注入された不純物の活性化を行う。
【００３４】
次に、図４（ｂ）に示すように、ゲート電極３ａの表面側（ガラス基板１２とは異なる側）にＣＶＤ法等により、シリコン酸化膜等からなる層間絶縁膜４を例えば３００〜８００ｎｍの厚さに成膜し、さらに所定のパターンのレジストマスク（図示略）を形成した後、該レジストマスクを介して層間絶縁膜４のドライエッチングを行い、層間絶縁膜４において高濃度ソース領域１ｄに対応する部分にコンタクトホール５を形成する。なお、層間絶縁膜４の成膜工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００３５】
次に、図４（ｃ）に示すように、層間絶縁膜４の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン、又はこれらの金属のいずれかを主成分とする合金等の導電性材料を、スパッタリング法等により成膜した後、フォトリソグラフィー法によりパターニングし、例えば４００〜８００ｎｍの厚さのソース電極６ａを形成する。すなわち、導電性材料を成膜したガラス基板１２上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電性材料のエッチング、フォトレジストの除去を行うことにより、導電性材料をパターニングし、ソース電極６ａを形成する。
【００３６】
また、このソース電極６ａを形成した方法と同様の方法にてドレイン電極（画素電極）９を形成する。すなわち、ソース電極６ａ及び層間絶縁膜４上に更に層間絶縁膜７を成膜し、該層間絶縁膜７の高濃度ドレイン領域１ｅに対応する部分にコンタクトホール８を形成した後、導電材料を成膜してパターニングすることでドレイン電極たる画素電極９を形成する。以上のようにして、本発明に係る多結晶シリコンＴＦＴ（半導体装置）３０を好適に製造することができる。
【００３７】
以上、本発明の一実施の形態を示したが、本発明はこれに限定されるものではなく、各請求項に記載した範囲を逸脱しない限り、各請求項の記載文言に限定されず、当業者がそれらから容易に置き換えられる範囲にも及び、かつ、当業者が通常有する知識に基づく改良を適宜付加することができる。
【図面の簡単な説明】
【図１】本発明に係る電気光学装置の一実施形態を模式的に示す断面図。
【図２】本発明に係るＴＦＴの製造工程を模式的に示す断面図。
【図３】図２に続く、ＴＦＴの製造工程を模式的に示す断面図。
【図４】図３に続く、ＴＦＴの製造工程を模式的に示す断面図。
【符号の説明】
１ａ…半導体膜（半導体層）、１１…下地絶縁膜（下地絶縁層）、１２…ガラス基板（基板）、３０…ＴＦＴ（薄膜トランジスタ、半導体装置）
【図１】
2005032920.tif 000003
【図２】
2005032920.tif 000004
【図３】
2005032920.tif 000005
【図４】
2005032920.tif 000006