(57)【要約】      （修正有）【課題】単一の配線基板を用いてチップサイズが異なる半導体装置を製造する。【解決手段】ワイヤ接続パッド１０及び端子形成部１４を含む配線と、半導体チップ８を搭載する搭載部とを有し、ワイヤ接続パッド１０と反対面となる面の端子形成部１４は配線基板２を貫通する貫通孔１７に充填された導体１８によって電気的に接続されており、搭載する半導体チップ８のサイズに合わせて配線基板２におけるチップ搭載面を決定し、配線基板２の両面に選択的に絶縁膜を形成し、チップ搭載面にワイヤ接続パッド１０を露出させ、チップ８を搭載しない面に端子形成部１４を露出させる。その後、チップ固定、ワイヤ接続を行い、チップ８及びワイヤ１１を樹脂層で覆う。露出する端子形成部１４に外部電極端子６を形成し、ついで、配線基板２と樹脂層を縦横に切断して複数の半導体装置を製造する。【選択図】図４
2005277000.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
（ａ）ワイヤ接続パッド及び端子形成部を含む絶縁膜で覆われない配線と半導体チップを搭載する搭載部とを第１の面及び前記第１の面の反対面になる第２の面にそれぞれ有し、前記第１の面及び前記第２の面の前記ワイヤ接続パッドと前記第１の面及び前記第２の面に対して反対面となる面の前記端子形成部は前記配線基板を貫通する貫通孔に充填された導体によって電気的に接続されており、かつ前記第１の面の前記搭載部は前記第２の面の搭載部に比較して小さく設定されてなる配線基板を準備する工程と、
（ｂ）搭載する半導体チップのサイズに合わせて前記配線基板におけるチップ搭載面を決定し、前記配線基板の両面に絶縁膜を選択的に形成して前記チップ搭載面では前記ワイヤ接続パッドを露出させ、前記チップ搭載面の反対面となる面では前記端子形成部を露出させる工程と、
（ｃ）前記配線基板の前記チップ搭載面の前記搭載部上に半導体チップを固定する工程と、
（ｄ）前記半導体チップの各電極と前記チップ搭載面側の前記ワイヤ接続パッドを導電性のワイヤで接続する工程と、
（ｅ）前記配線基板の前記チップ搭載面側を絶縁性の樹脂で覆って樹脂層を形成する工程と、
（ｆ）前記配線基板の前記半導体チップが固定されない面側の前記端子形成部に外部電極端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記（ａ）工程では、
前記配線基板に半導体装置を製造する製品形成部を縦横に配置し、
前記各製品形成部には、ワイヤ接続パッド及び端子形成部を含む配線と前記半導体チップを搭載する搭載部とを前記第１の面及び第２の面にそれぞれ形成し、
前記（ｆ）工程の後、
前記製品形成部の縁に沿うように前記配線基板及び前記樹脂層を縦横に切断して複数の半導体装置を製造することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記（ａ）工程では、
前記配線基板に枠状に複数列前記貫通孔を所定間隔に配置するとともに前記貫通孔に前記導体を形成し、前記配線基板の第１の面及び第２の面に前記各導体に重なるようにあるいは隣接するように前記端子形成部を形成し、前記複数の貫通孔列の列間または前記貫通孔列の内側もしくは外側の領域のうちの一つまたは複数箇所に前記ワイヤ接続パッドを配列形成し、
前記第１の面においては、枠状に配列される前記ワイヤ接続パッドは前記端子形成部の配列領域の内側または前記列間の内側に位置するように形成し、
前記第２の面においては、枠状に配列される前記ワイヤ接続パッドは前記複数の貫通孔列の列間または前記貫通孔列の外側の領域に位置するように形成し、
前記搭載部は枠状に配列される前記ワイヤ接続パッドの配列の内側の領域とすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記（ａ）工程では、
前記配線基板にレーザ光を照射して直径が８０μｍ以下の前記貫通孔を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法、特に、配線基板（パッケージ基板）の上面に半導体チップ及びその半導体チップを被う封止体（パッケージ）を有し、配線基板の下面に複数の外部電極端子を有する半導体装置の製造に適用して有効な技術に関する。
【背景技術】
【０００２】
パッケージの外形寸法が半導体チップのそれとほぼ同等あるいは僅かに大きいＣＳＰ（Chip Size Package ）等は、ベアチップ実装に相当する高密度実装が可能であると共に、製造コストも比較的安価であることから、携帯情報機器、デジタルカメラ、ノート型パソコン等のような小型軽量電子機器分野での需要が急増している。
前記ＣＳＰには、種々のパッケージ形態があるが、その一つとして、ボールグリッドアレイ（Ball Grid Array ；ＢＧＡ）型半導体装置が知られている。ＢＧＡ構造は、配線基板からなるパッケージ基板の上面に半導体チップを搭載するとともに、この半導体チップの各電極とパッケージ基板の上面の配線を導電性のワイヤで接続し、さらに半導体チップやワイヤ等を被うように絶縁性の樹脂からなる封止体（パッケージ）をパッケージ基板の上面に形成し、パッケージ基板の下面にバンプ電極からなる外部電極端子を多列配置してなる構造になっている（例えば、特許文献１参照）。
特許文献１には、ガラス・エポキシ樹脂系のパッケージ基板の第１の面に複数の半導体チップを搭載し、つぎに前記パッケージ基板を金型内にセットしてパッケージ基板の第１の面側に封止部材を成形して半導体チップ等を被い、つぎに、前記パッケージ基板の第２の面にバンプ（バンプ電極）を形成し、つぎに、前記パッケージ基板を封止部材と共に切断して複数の半導体装置を製造する技術が開示されている。
【０００３】
【特許文献１】特開２００２−１９０４８８公報（第２頁、図３〜図２９）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のこの種パッケージ基板は、半導体チップは１面にのみ搭載する構造になっていることから、搭載する半導体チップの大きさに合わせてパッケージ基板を用意しなければならず、半導体装置のコスト低減を妨げている。
本発明の一つの目的は、半導体装置の製造コストの低減を図ることにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【０００６】
（１）半導体装置の製造方法であって、
（ａ）ワイヤ接続パッド及び端子形成部を含む絶縁膜で覆われない配線と半導体チップを搭載する搭載部とを第１の面及び前記第１の面の反対面になる第２の面にそれぞれ有する製品形成部を、縦横に整列配置した配線母基板を準備する工程と、
（ｂ）搭載する半導体チップのサイズに合わせて、前記配線母基板における第１の面（Ａ面）及び第１の面の反対面となる第２の面（Ｂ面）からチップ搭載面を決定し、前記配線母基板の両面に絶縁膜を選択的に形成して前記チップ搭載面では前記ワイヤ接続パッドを露出させ、前記チップ搭載面の反対面となる面では前記端子形成部を露出させる工程と、
（ｃ）前記配線母基板の前記チップ搭載面の前記搭載部上に半導体チップを固定する工程と、
（ｄ）前記半導体チップの各電極と前記チップ搭載面側の前記ワイヤ接続パッドを導電性のワイヤで接続する工程と、
（ｅ）前記配線母基板の前記チップ搭載面側を絶縁性の樹脂で覆って樹脂層を形成する工程と、
（ｆ）前記配線母基板の前記半導体チップが固定されない面側の前記端子形成部に外部電極端子を形成する工程と、
（ｇ）前記製品形成部の縁に沿うように前記配線母基板及び前記樹脂層を縦横に切断する工程とを有し、
前記（ａ）工程における配線母基板の各製品形成部においては、前記第１の面及び前記第２の面の前記ワイヤ接続パッドと前記第１の面及び前記第２の面に対して反対面となる面の前記端子形成部は前記配線基板を貫通する貫通孔に充填された導体によって電気的に接続されており、かつ前記第１の面の前記搭載部は前記第２の面の搭載部に比較して小さく設定されてなる構成になっていることを特徴とする。
【０００７】
前記（ａ）工程では、
前記各製品形成部に枠状に複数列前記貫通孔を所定間隔に配置するとともに前記貫通孔に前記導体を形成し、前記配線基板の第１の面及び第２の面に前記各導体に重なるようにあるいは隣接するように前記端子形成部を形成し、前記複数の貫通孔列の列間または前記貫通孔列の内側もしくは外側の領域のうちの一つまたは複数箇所に前記ワイヤ接続パッドを配列形成し、
前記第１の面においては、枠状に配列される前記ワイヤ接続パッドは前記端子形成部の配列領域の内側または前記列間の内側に位置するように形成し、
前記第２の面においては、枠状に配列される前記ワイヤ接続パッドは前記複数の貫通孔列の列間または前記貫通孔列の外側の領域に位置するように形成し、
前記搭載部は枠状に配列される前記ワイヤ接続パッドの配列の内側の領域とすることを特徴とする。
【発明の効果】
【０００８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０００９】
前記（１）の手段によれば、（ａ）配線母基板の各製品形成部において、第１の面（Ａ面）及び第２の面（Ｂ面）にワイヤ接続パッド及び端子形成部を含む絶縁膜で覆われない配線と半導体チップを搭載する搭載部とをそれぞれ有し、かつ第１の面の搭載部と第２の面の搭載部は異なる大きさになっている。この結果、搭載する半導体チップの大きさ（サイズ）によって使用する面を決定することができる。そして、その決定に基づいて配線母基板の表裏面にソルダーレジスト膜（絶縁膜）を形成して、チップ搭載面にワイヤ接続部を形成し、チップ搭載面の裏面に端子形成部を形成することができる。半導体装置はこの配線母基板を使用して製造することができる。従って、単一種類の配線母基板によって多種類（多サイズ）の半導体チップによる半導体装置を製造することができ、配線母基板の共用化から半導体装置の製造コストの低減を図ることができる。
【００１０】
（ｂ）上記（ａ）で説明したとおり、本実施例ではＡ面３またはＢ面５を選択できることから、半導体チップ８の電極９とワイヤ接続パッド１０との間隔が短くなるようにすることができ、搭載チップ毎に適正なワイヤ長にすることが可能になる。この結果、適正ワイヤ長によるワイヤボンディングのコスト低減、適正ワイヤ長によるワイヤショート不良防止を含む信頼性の向上及び製造マージン確保が可能になる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００１２】
図１乃至図２２は本発明の一実施形態（実施形態１）である半導体装置の製造方法によって製造された半導体装置に係わる図である。図２は半導体装置の模式的斜視図、図３は半導体装置の模式的断面図である。
【００１３】
本実施例１の半導体装置の製造方法では、図１のフローチャートで示すように、配線基板（配線母基板）準備（Ｓ０１）、チップ搭載面決定（Ｓ０２）、絶縁膜塗布（Ｓ０３）、チップボンディング（Ｓ０４）、ワイヤボンディング（Ｓ０５）、樹脂層形成（Ｓ０６）、外部電極端子形成（Ｓ０７）、分割（Ｓ０８）の各工程を経て半導体装置１を製造する。
【００１４】
この場合、チップ搭載面決定の段階で、配線母基板の第１の面（Ａ面）あるいはその反対面となる第２の面（Ｂ面）を選択して半導体チップを搭載することができる。本実施例１では、半導体チップのサイズが所定寸法よりも小さいものはＡ面に搭載してＡ面チップ半導体装置１Ａを製造し、半導体チップのチップサイズが所定寸法よりも大きいものはＢ面に搭載してＢ面チップ半導体装置１Ｂを製造する。図６乃至図１１及び図１５乃至図１９はＡ面チップ半導体装置１Ａの製造方法を示す図である。また、図１２乃至図１４及び図２０乃至図２２はＢ面チップ半導体装置１Ｂの製造及び構造に係わる図である。
【００１５】
半導体装置１Ａは、図２乃至図４に示すように、四角形状の薄い配線基板（パッケージ基板）２と、このパッケージ基板２の第１の面（Ａ面：図３では上面）３上に全域に設けられた封止体４と、パッケージ基板２の第２の面（Ｂ面：図３では下面）５に設けられた複数の外部電極端子６（端子：ピン）からなっている。外部電極端子６は、突起電極、例えば半田球によるバンプ電極で構成されている。外部電極端子６は、特に限定はされないが、四角形状のパッケージ基板２の各辺に沿って２列配置され、全体で矩形枠状に２列に配列された構造になっている。
【００１６】
また、図３に示すように、パッケージ基板２のＡ面３の中央には接着剤７によって半導体チップ８が固定されている。半導体チップ８の表面の電極９とパッケージ基板２のＡ面３に露出するワイヤ接続パッド１０は導電性のワイヤ１１で電気的に接続されている（図４参照）。
【００１７】
図４は半導体装置１Ａの一部の拡大断面図である。即ち、半導体装置１Ａの外周部分の断面図である。パッケージ基板２は配線基板からなり、絶縁性のコア材１２の表裏面に所定パターンの導体層を有している。導体層はＡ面３及びＢ面５において、前述したワイヤ接続パッド１０、端子形成部１４及び端子形成部１４とワイヤ接続パッド１０を接続する配線部（配線）１６（図６，図７参照）をそれぞれ有している。パッケージ基板２のＡ面３及びＢ面５に設けられる端子形成部１４は、図１１に示すように、本実施例１ではコア材１２を挟んで一致して重なるように配列されている。また、コア材１２の表裏の端子形成部１４はコア材１２を貫通する貫通孔（スルーホール）１７に充填された導体１８によって電気的に接続されている。また、コア材１２の表裏面は絶縁体からなるソルダーレジスト膜（絶縁膜）１９によって選択的に覆われている。ソルダーレジスト膜１９はドライ方法あるいはウエット方法で形成される。
【００１８】
配線部１６はソルダーレジスト膜１９によって覆われているが、半導体装置の製造の最初の段階では、図８、図６及び図７に示すように、パッケージ基板２のＡ面３及びＢ面５の端子形成部１４及びワイヤ接続パッド１０はソルダーレジスト膜１９に覆われていない。
【００１９】
しかし、半導体装置１の製造において、Ａ面３をチップ搭載面として使用する場合には、図９〜図１１に示すように、Ａ面３の端子形成部１４と、Ｂ面５のワイヤ接続パッド１０は絶縁膜１９によって覆われ、チップ搭載面になるＡ面３にはワイヤ接続パッド１０が露出し、裏面のＢ面５には端子形成部１４が露出する構造になる。また、Ｂ面５をチップ搭載面として使用する場合には、図１２〜図１４に示すように、Ｂ面５の端子形成部１４と、Ａ面３のワイヤ接続パッド１０を絶縁膜１９で覆い、チップ搭載面になるＢ面５にワイヤ接続パッド１０が露出させ、裏面のＡ面３には端子形成部１４が露出する構造に形成する。
【００２０】
ここで、寸法の一例を挙げるならば、例えば、コア材１２は０．１ｍｍの厚さとなり、ワイヤ接続パッド１０，端子形成部１４及び配線部１６を形成する導体層は１０μｍ程度の厚さとなり、ソルダーレジスト膜１９は５０μｍ程度の厚さになっている。また、導体層は、例えば銅層からなっている。
【００２１】
半導体装置１Ａにおいては、図４に示すように、Ａ面３ではワイヤ接続パッド１０がソルダーレジスト膜１９から露出し、Ｂ面５では端子形成部１４がソルダーレジスト膜１９から露出する構造になっている。従って、ワイヤ接続パッド１０にはワイヤ１１が接続され、端子形成部１４には外部電極端子６が形成されることになる。端子形成部１４の直径、即ちソルダーレジスト開口径は、例えば、端子ピッチ０．５ｍｍの場合、ボール（半田ボール）径０．３ｍｍの８０％となる０．２４ｍｍとなる。
【００２２】
貫通孔１７はパッケージ基板２（コア材１２）にレーザ光を照射して形成する。貫通孔１７の形成後、メッキ処理にて貫通孔１７を埋めるように導体１８を形成する。導体１８は例えば銅である。
【００２３】
貫通孔をドリルで形成する場合、ドリル径が細すぎるとドリルが折れてしまい孔加工ができなくなる。このため、ドリル加工の場合、貫通孔は０．１ｍｍ〜０．１５ｍｍ直径となる。これに対して、レーザ光照射によって形成する貫通孔１７は、レーザ光のビーム径を絞ることにより、直径が８０μｍ以下の貫通孔１７を形成することができる。このように小さくすることができることから、貫通孔１７を端子形成部１４内に形成することができ、端子形成部１４から外れた位置に導体１８を形成する構造に比較し、貫通孔の間隔が広くなるため、配線（１６）本数を多く配置（通す）することが可能となる。よって、パッケージ内側への接続が可能となり、外部電極端子６（端子形成部１４）のピン数増大を図ることができる。また、同一ピン数の場合は、同一配線幅、配線間隔で考えた場合、外部電極端子６（端子形成部１４）の間隔（端子ピッチ）を狭くできるため、パッケージの小型化が可能となる。
なお、本実施例１では、端子形成部１４は円形としてあるが、四角形状等他の形状でもよい。また、貫通孔１７は端子形成部１４の中心でなくともよい。
【００２４】
図４に示すように、パッケージ基板２のＡ面３に半導体チップ８を固定する半導体装置１Ａは、２列に配列される端子形成部１４の内側にワイヤ接続パッド１０が位置している。従って、Ａ面３ではワイヤ接続パッド１０が配列される領域の内側の四角形状領域がチップ搭載部となる。
【００２５】
これに対して、図２０乃至図２２に示すパッケージ基板２のＢ面５に半導体チップ８を固定する半導体装置１Ｂは、２列の端子形成部１４の列間にワイヤ接続パッド１０が位置し、内側の列の端子形成部１４の上方に半導体チップ８の周縁が位置するように固定される構造になる。Ａ面３においてはワイヤ接続パッド１０は２列の端子形成部１４の配列領域よりも内側に位置するが、Ｂ面５においてはワイヤ接続パッド１０は２列の端子形成部１４の列間に位置することから、Ｂ面５に固定する半導体チップ８の搭載部（チップ搭載部）はＡ面３のチップ搭載部よりも広い面積になる。
【００２６】
従って、本実施例の半導体装置の製造方法では、半導体チップのサイズからパッケージ基板２のＡ面３及びＢ面５からチップ搭載面を決定し、チップサイズが大きい場合は半導体チップを第２の面（Ｂ面）５に接続してＡ面チップ半導体装置１Ａを製造し、チップサイズが小さい場合は半導体チップを第１の面（Ａ面）３に接続してＢ面チップ半導体装置１Ｂを製造することができる。このように、本実施例によれば、半導体チップのサイズの大小に係わらず、半導体装置を製造する際使用する配線基板（配線母基板）の共用化が図れることになり、配線基板（配線母基板）の在庫管理が容易になり、半導体装置の製造コストの低減が図れる。
【００２７】
つぎに、図２乃至図４に示す半導体装置（Ａ面チップ半導体装置）１Ａの製造方法について説明する。半導体装置の製造においては、図５に示す配線母基板（配線基板）２５が用意される。
【００２８】
配線母基板２５は、図５に示すように、半導体装置を製造する四角形状の製品形成部２６を縦横に整列配置した構造になっている。二点鎖線（境界線２８）で囲まれる四角形状部分が製品形成部２６であり、各製品形成部２６には半導体装置が形成される。配線母基板２５の周縁部分、即ち、図５において二点鎖線で囲まれる領域から外れる矩形枠状の領域は切断除去される枠部２７となっている。半導体装置の製造の最終段階では、配線母基板２５は製品形成部２６の各縁に沿って切断される。即ち、配線母基板２５は二点鎖線に沿って縦横に切断分離される。
【００２９】
図５に示す配線母基板２５の上面を第１の面（Ａ面）３とし、見えない下面を第２の面（Ｂ面）５とする。Ａ面３の配線パターンは図６に示すパターンとなり、Ｂ面５の配線パターンは図７に示すパターンとなる。
【００３０】
図６に示すように、Ａ面３では矩形枠状に２列に端子形成部１４が配列され、この配列された矩形枠状の領域の内側領域に矩形枠状にワイヤ接続パッド１０が配列されている。また、各ワイヤ接続パッド１０と各端子形成部１４は配線部１６によって電気的に接続されている。Ａ面３及びＢ面５において、ワイヤ接続パッド１０及び端子形成部１４の表面には、ワイヤ及び外部電極端子を形成するためのボールとの接続状態を良好にするため、図示はしないがメッキ膜が形成されている。メッキ膜の最表面はＡｕである。例えば、メッキ膜はＮｉ−Ａｕメッキ膜となっている。
【００３１】
また、図７に示すように、Ｂ面５では端子形成部１４の配線パターンはＡ面３と同じパターンとなり、表裏で重なるように配置されている。Ｂ面５では２列の端子形成部１４の列間にワイヤ接続パッド１０が位置するパターンになっている。また、各ワイヤ接続パッド１０と各端子形成部１４は配線部１６によって電気的に接続されている。
【００３２】
Ａ面３及びＢ面５の端子形成部１４は、図８に示すように、コア材１２を貫通する貫通孔１７にメッキ充填された導体１８によって電気的に接続されている。Ａ面３及びＢ面５においてワイヤ接続部１０は枠状に配列されるが、配列枠はＡ面３に較べてＢ面５では大きくなっている。このため、Ｂ面５にはＡ面３で搭載できない大きいサイズの半導体チップの搭載も可能になっている。
【００３３】
本実施例１の半導体装置の製造においては、図５に示す配線母基板２５を準備（Ｓ０１）した後、搭載する半導体チップ８のサイズを確認し、配線母基板２５のＡ面３またはＢ面５のいずれかをチップ搭載面にするかを決定する。例えば、チップサイズが小さいこと、半導体チップの電極とワイヤ接続部を接続するワイヤの長さを短くしたいことから、配線母基板２５のＡ面３をチップ搭載面と決定する（Ｓ０２）。
【００３４】
つぎに、前記決定後の指示によって、図９乃至図１１に示すように、配線母基板２５の表裏面に絶縁膜（ソルダーレジスト膜）を選択的に塗布し、かつ硬化処理して絶縁膜（ソルダーレジスト膜）１９を形成する（Ｓ０３）。これによって、図９乃至図１１に示すように、Ａ面３の端子形成部１４と配線部１６、Ｂ面５のワイヤ接続パッド１０と配線部１６は絶縁層１９によって覆われ、Ａ面３にはワイヤ接続パッド１０が露出し、Ｂ面５には端子形成部１４が露出する配線母基板２５を形成することができる。図８及び図１１は配線母基板２５の一部を示す拡大断面図である。これらの図において右端の点線部分が製品形成部２６の境界線２８である。
【００３５】
なお、Ａ面３Ｂに搭載できない大きいチップサイズの場合には、配線母基板２５のＢ面５をチップ搭載面と決定する。そして、この決定に基づいた絶縁膜形成を行って、図１２乃至図１４に示すような配線母基板２５を形成する。即ち、Ｂ面５の端子形成部１４と配線部１６、Ａ面３のワイヤ接続パッド１０と配線部１６を絶縁層１９によって覆い、Ｂ面５にはワイヤ接続パッド１０を露出させ、Ａ面３には端子形成部１４を露出させる配線母基板２５を形成する。
【００３６】
つぎに、図１５及び図１６に示すように、配線母基板２５の各製品形成部２６のＡ面３の中央に接着剤７によって半導体チップ８を固定（搭載）する（Ｓ０４）。また、半導体チップ８の表面の電極９とＡ面３のワイヤ接続パッド１０を導電性のワイヤ１１で電気的に接続する（Ｓ０５）。ワイヤ１１としては金線を用いる。
【００３７】
このワイヤボンディングにおいて、半導体装置１Ａの製造においては、半導体チップ８が小さいことから、Ａ面３Ｂに半導体チップ８を搭載する。例えば、Ｂ面５に半導体チップ８を搭載すると、半導体チップ８の電極９とＢ面５のワイヤ接続パッド１０との間に張られるワイヤ１１の長さが長くなる場合がある。このような場合、ワイヤ使用量の増大によって製品コストが高くなる。また、ワイヤ長さ（ワイヤの張られるループの長さ）が長くなると、封止体４をトランスファモールディングによって形成した場合、樹脂の流れによってワイヤが流されて隣接するワイヤと接触してショート不良を起こしたり、近接することもあり、製品の信頼性が確保できなくなる場合がある。そこで、半導体チップ８が小さい場合にはＡ面３をチップ搭載面として使用してワイヤ長さを短くする。
【００３８】
つぎに、図１７に示すように、チップボンディング及びワイヤボンディングが終了した配線母基板２５のＡ面３に絶縁性樹脂によって樹脂層３０を形成し、半導体チップ８やワイヤ１１を完全に覆う（Ｓ０６）。樹脂層３０は、例えば、トランスファモールディング装置によって一定の厚さに形成する。樹脂層３０は、例えば、絶縁性のエポキシ樹脂で形成する。
【００３９】
つぎに、図１８に示すように、配線母基板２５のＢ面５に露出する端子形成部１４上にバンプ電極からなる外部電極端子６を形成する。例えば、配線母基板２５をそのＢ面５が上面となるようにした後、所望の治具を用いて、各端子形成部１４上に半田ボールを載置し、ついで一時的加熱（リフロー）処理によって半田ボールを溶融させてバンプ状の外部電極端子６を形成する（Ｓ０７）。
【００４０】
つぎに、配線母基板２５を樹脂層３０共々縦横に切断して図２に示す半導体装置１Ａを複数製造する（Ｓ０８）。例えば、図１９に示すように、樹脂層３０の表面に樹脂性の支持テープ３１を貼り付け、その後樹脂層３０の露出する表面側から図示しないダイシングブレードを支持テープ３１の途中深さまで切断して溝３２を形成する。溝３２は、図５に示す製品形成部２６の縁（境界線２８）に沿って設ける。このような溝３２を配線母基板２５及び樹脂層３０に対して縦横に設けた後、支持テープ３１を剥がすことによって半導体装置１Ａを製造することができる。配線母基板２５及び樹脂層３０は切断によってパッケージ基板２及び封止体４となる。
【００４１】
本実施例１では、チップ搭載面決定において、Ａ面３をチップ搭載面とするとしたが、搭載する半導体チップが大きい場合には、Ｂ面５をチップ搭載面とする。この場合には、図１２乃至図１４に示すように、チップ搭載面としてのＢ面５には、ワイヤ接続パッド１０のみを露出させ、その反対の下面のＡ面３には端子形成部１４のみを露出させる配線母基板２５を使用する。そして、Ｂ面５の矩形枠状に配列されるワイヤ接続パッド１０列の内側に半導体チップ８を接着剤７によって接続して、図２０乃至図２２に示すような半導体装置１Ｂを製造する。
本実施例１によれば以下の効果を有する。
【００４２】
（１）配線母基板（配線母基板）２５の各製品形成部において、第１の面（Ａ面）３Ｂ面５及び第２の面（Ｂ面）Ｂ面５にワイヤ接続パッド１０及び端子形成部１４を含む絶縁膜で覆われない配線と半導体チップを搭載する搭載部とをそれぞれ有し、かつ第１の面の搭載部と第２の面の搭載部は異なる大きさになっている。この結果、搭載する半導体チップの大きさ（サイズ）によって使用する面を決定することができる。そして、その決定に基づいて配線母基板２５の表裏面にソルダーレジスト膜（絶縁膜）１９を形成して、チップ搭載面にワイヤ接続部１０を形成し、チップ搭載面の裏面に端子形成部１６を形成することができる。半導体装置１はこの配線母基板２５を使用して製造することができる。従って、単一種類の配線母基板によって多種類（多サイズ）の半導体チップによる半導体装置１を製造することができ、配線母基板２５の共用化から半導体装置１の製造コストの低減を図ることができる。
【００４３】
（２）上記（１）で説明したとおり、本実施例ではＡ面３またはＢ面５を選択できることから、半導体チップ８の電極９とワイヤ接続パッド１０との間隔が短くなるようにすることができ、搭載チップ毎に適正なワイヤ長にすることが可能になる。この結果、適正ワイヤ長によるワイヤボンディングのコスト低減、適正ワイヤ長によるワイヤショート不良防止を含む信頼性の向上及び製造マージン確保が可能になる。
【００４４】
（３）本実施例１では、配線母基板２５は多品種（多サイズ）の半導体チップ８を組み込む半導体装置の製造に使用できる。即ち、半導体チップ８の搭載前に半導体チップ８のサイズから配線母基板２５のチップ搭載面を決定し、使用するワイヤ接続パッド１０及び端子形成部１４を露出させ、他の配線部分は絶縁膜１９で覆った配線母基板２５を使用する。この結果、配線母基板２５の汎用化及び在庫管理費用の軽減から配線母基板２５のコストの低減が可能になる。
【００４５】
（４）配線母基板２５のＡ面３及びＢ面５の端子形成部１４は、端子形成部１４の面積内にレーザ光照射によって設けた貫通孔１７内にメッキ等によって形成した導体１８によって電気的に接続される構造になっている。レーザ光照射による貫通孔１７は、レーザビームを絞ることによって８０μｍ直径以下の孔とすることができる。このため、貫通孔１７を端子形成部１４内に形成することができる。
【００４６】
（５）上記（４）から、本実施例１では貫通孔１７をレーザ光照射によって形成することから、端子形成部１４内に導体１８を設けることができる。従って、配線部１６の幅及び配線間隔を同じとした場合、端子形成部１４間隔が広くなる。この結果、配線本数の増大が可能になるとともに、端子形成部１４の数を増大することができ、外部電極端子６の数（ピン数）の増大を図ることができる。
【００４７】
（６）上記（４）から、本実施例１では貫通孔１７をレーザ光照射によって形成することから、端子形成部１４内に導体１８を設けることができる。従って、配線部１６の数（配線数）を同じとした場合、配線幅、配線間隔が広くなり、配線が切れ難くなり、配線の信頼性が高くなり、半導体装置の信頼性向上が図れる。
【実施例２】
【００４８】
図２３及び図２４は本発明の実施例２である半導体装置の製造において使用する配線母基板の製品形成部２６のＡ面３及びＢ面５を示す模式的平面図である。本実施例２は実施例１において、表裏の端子形成部１４を接続する導体１８を形成する貫通孔１７を端子形成部１４の外側に形成したものである。この例では、貫通孔１７はドリルによって形成した孔であり、貫通孔１７の直径は０．１〜０．１５ｍｍ程度となっている。導体１８の形成時、隣接する端子形成部１４と導体１８を接続させて導体１８と端子形成部１４の電気的接続をとるようにしてある。
本実施例２においても、配線母基板２５のＡ面３及びＢ面５のいずれかを選択して半導体チップ８のサイズに適したチップボンディングが可能になる。従って、配線母基板２５の共用化によって半導体装置の製造コストの低減を図ることができる。
【実施例３】
【００４９】
図２５は本発明の実施例３である半導体装置の製造において使用する配線母基板２５の製品形成部２６の一面（例えば、Ｂ面５）を示す模式的平面図である。
本実施例３では、矩形枠状に２列に配列される端子形成部１４の内側領域、外側領域及び２列の列間にそれぞれワイヤ接続パッド１０を配列した配線パターンになっている。また、内側領域には内側及び外側と２列にワイヤ接続パッド１０を配列させてある。即ち、枠状のワイヤ接続パッド列は内周から外周に向けて枠列Ｅ、枠列Ｆ、枠列Ｇ、枠列Ｈとなっていることから、一端を半導体チップの電極に接続し、他端をワイヤ接続パッド１０に接続するワイヤにおいて、他端の接続を前記枠列Ｅ〜Ｈのいずれかを選択することができる。従って、よりチップサイズの異なる半導体チップの搭載が可能になる。
【実施例４】
【００５０】
図２６及び図２７は本発明の実施例４による半導体装置の製造方法によって製造された半導体装置１に係わる図である。図２６は封止体４を取り除き、かつ半導体チップ８の下方の配線基板２の上下面の端子形成部（ワイヤ接続部）をも透視して示す図である。図２７は半導体装置１の模式的断面図である。
【００５１】
本実施例４では、配線基板２の表裏面に対称（上下面で重なるように一致する）に端子形成部１４を形成し、かつこの端子形成部１４がワイヤ接続部１０となる例である。半導体装置１の製造において、配線母基板２５にレーザ光照射によって貫通孔１７を形成した場合、孔は８０μｍ直径と極めて小さくなり、直径が０．２４ｍｍ（端子ピッチ０．５ｍｍでボール径０．３ｍｍの場合）となる端子形成部１４に充分形成することができる。また、貫通孔形成の後行うメッキ処理によって貫通孔を導体１８で埋めることができ、表面も平坦とすることができる。この結果、端子形成部１４の表面をワイヤ接続部１０としても使用することができる。
【００５２】
このように端子形成部を、チップ搭載面側の端子形成部をワイヤ接続部１０として使用し、反対面の端子形成部を外部電極端子６を形成するための端子形成部１４として使用する半導体装置の製造方法によれば、本実施例１のように配線基板２（配線母基板２５）の表裏に位置するワイヤ接続部と端子形成部を接続する引き回し配線（配線部１６）は不要になる。この結果、本実施例４の半導体装置１においては、熱応力による引き回し配線（配線部）の断線の発生もなく、半導体装置の信頼性が高くなる。また、配線母基板２５において、ワイヤ接続部１０の最外周列よりも内側となるサイズの半導体チップである限り、搭載が可能になり、汎用性に優れる。また、半導体チップの搭載位置も自由に選択できる効果もある。また、本実施例では、配線母基板２５の表裏面を選択することなく、いずれの面でのチップ搭載が可能になる効果がある。さらに、表裏面の端子形状（例えば、表は円、裏は四角など）や、ソルダーレジストの塗布方法（ＳＭＤ（オーバレジスト）−ＮＳＭＤ（非オーバーレジスト）をＢＧＡやＬＧＡなどのパッケージ形状の要求により選択が可能となり、製品信頼性を確保することが可能となる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施例では、配線母基板２５の製品形成部２６のＡ面３及びＢ面５にコア材１２を介して重なり合うように端子形成部１４を設けたが、端子形成部１４は必ずしも一致させなくともよく、また大きさも異なるようにしてもよい。これにより、単一種類の配線母基板（配線基板）２５を用いて外部電極端子６の配列やピッチの異なる半導体装置を製造することも可能になる。また、配線基板は配線層が４層あるいは６層等多層構造のものであっても前記実施例同様な効果が得られる。また、配線基板の表裏のネットリスト（ワイヤ接続部であるインナーリードと端子形成部であるアウターリードの接続関係）が異なるパターンであってもよい。
【００５３】
また、実施例では配線母基板の端子形成部に半田ボールを取り付け、かつ溶融してバンプ電極を形成したが、半田ボールを使用しないＬＧＡ、印刷メッキによるハーフボール等半田ボール以外による外部電極端子形成による半導体パッケージとしてもよい。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施例１である半導体装置の製造方法を示すフローチャートである。
【図２】本実施例１の半導体装置の製造方法において、配線基板の第１の面（Ａ面）に半導体チップを固定して製造された半導体装置（Ａ面チップ半導体装置）を示す模式的断面図である。
【図３】前記半導体装置の模式的断面図である。
【図４】図３の一部の拡大断面図である。
【図５】本実施例１の半導体装置の製造方法に使用される配線母基板を示す模式的斜視図である。
【図６】前記配線母基板の製品形成部のＡ面の配線パターンを示す模式的拡大平面図である。
【図７】前記配線母基板の製品形成部のＢ面の配線パターンを示す模式的拡大平面図である。
【図８】配線母基板の一部を示す模式的拡大断面図である。
【図９】前記製品形成部の所定部分を絶縁層で覆いワイヤ接続部パッドを露出させたＡ面の模式的拡大平面図である。
【図１０】前記製品形成部の所定部分を絶縁層で覆い端子形成部を露出させたＢ面の模式的拡大平面図である。
【図１１】図９の製品形成部の一部を示す拡大断面図である。前記製品形成部の所定部分を絶縁層で覆いワイヤ接続部パッドを露出させたＡ面の模式的拡大平面図である。
【図１２】前記製品形成部の所定部分を絶縁層で覆いワイヤ接続部パッドを露出させたＢ面の模式的拡大平面図である。
【図１３】前記製品形成部の所定部分を絶縁層で覆い端子形成部を露出させたＡ面の模式的拡大平面図である。
【図１４】図１２の製品形成部の一部を示す拡大断面図である。
【図１５】前記Ａ面に半導体チップを固定しかつ半導体チップの電極とＡ面のワイヤ接続パッドをワイヤで接続した製品形成部の一部の拡大断面図である。
【図１６】前記Ａ面に半導体チップを固定し、ワイヤの接続を終了した製品形成部の模式的拡大平面図である。
【図１７】前記配線母基板のＡ面に半導体チップ及びワイヤを封止する樹脂層を形成した製品形成部の一部の拡大断面図である。
【図１８】前記配線母基板のＢ面の端子形成部に外部電極端子を形成した製品形成部の一部の拡大断面図である。
【図１９】前記配線母基板を樹脂層共々切断して分離する状態を示す製品形成部の一部の拡大断面図である。
【図２０】本実施例１の半導体装置の製造方法において、配線基板の第２の面（Ｂ面）に半導体チップを固定して製造された半導体装置（Ｂ面チップ半導体装置）を示す模式的断面図である。
【図２１】前記Ｂ面チップ半導体装置の一部の拡大断面図である。
【図２２】前記Ｂ面に半導体チップを固定し、ワイヤを接続した状態を示す製品形成部の模式的拡大平面図である。
【図２３】本発明の実施例２である半導体装置の製造方法において使用する配線母基板の製品形成部のＡ面を示す模式的平面図である。
【図２４】本発明の実施例２である半導体装置の製造方法において使用する配線母基板の製品形成部のＢ面を示す模式的平面図である。
【図２５】本発明の実施例３である半導体装置の製造方法において使用する配線母基板の製品形成部のＢ面を示す模式的平面図である。
【図２６】本発明の実施例４である半導体装置の製造方法によって製造された半導体装置の模式的平面図である。
【図２７】本発明の実施例４である半導体装置の製造方法によって製造された半導体装置の模式的断面図である。
【符号の説明】
【００５５】
１，１Ａ，１Ｂ…半導体装置、２…配線基板（パッケージ基板）、３…第１の面（Ａ面）、４…封止体、５…第２の面（Ｂ面）、６…外部電極端子、７…接着剤、８…半導体チップ、９…電極、１０…ワイヤ接続パッド、１１…ワイヤ、１２…コア材、１４…端子形成部、１６…配線部、１７…貫通孔、１８…導体、１９…ソルダーレジスト膜、２０…絶縁層、２５…配線母基板（配線基板）、２６…製品形成部、２７…枠部、２８…境界線、３０…樹脂層、３１…支持テープ、３２…溝。
【図１】
2005277000.tif 000003
【図２】
2005277000.tif 000004
【図３】
2005277000.tif 000005
【図４】
2005277000.tif 000006
【図５】
2005277000.tif 000007
【図６】
2005277000.tif 000008
【図７】
2005277000.tif 000009
【図８】
2005277000.tif 000010
【図９】
2005277000.tif 000011
【図１０】
2005277000.tif 000012
【図１１】
2005277000.tif 000013
【図１２】
2005277000.tif 000014
【図１３】
2005277000.tif 000015
【図１４】
2005277000.tif 000016
【図１５】
2005277000.tif 000017
【図１６】
2005277000.tif 000018
【図１７】
2005277000.tif 000019
【図１８】
2005277000.tif 000020
【図１９】
2005277000.tif 000021
【図２０】
2005277000.tif 000022
【図２１】
2005277000.tif 000023
【図２２】
2005277000.tif 000024
【図２３】
2005277000.tif 000025
【図２４】
2005277000.tif 000026
【図２５】
2005277000.tif 000027
【図２６】
2005277000.tif 000028
【図２７】
2005277000.tif 000029