(57)【要約】【課題】デジアナ混載回路のシミュレーションにおいて、ハイインピーダンス状態での電荷リークや、外部ノイズの影響を考慮できない為、アナログ部からロジック部へのハイインピーダンス入力を検出することが出来なかった。【解決手段】アナログ部とデジタル部の接続部分にＰＵＬＬＵＰ・ＰＵＬＬＤＯＷＮ用の抵抗を接続し、ハイインピーダンス時の接続部分の電位を、強制的に中間電位にする機能を有している。また、接続部の電位を監視する機能を有し、前記中間電位を検出することで、ハイインピーダンス状態を検出可能な、デジアナ混在シミュレーションを実現する。【選択図】図１
2005189911.tif 000002
【特許請求の範囲】
【請求項１】
アナログ回路部からロジック回路部への出力信号がハイインピーダンス状態の時に、アナログ回路部とロジック回路部との接続部分の電位を中間電位にする工程を有し、アナログ回路部とロジック回路部との接続部分の電位を監視することによってハイインピーダンス状態を検出する工程を有するシミュレーション方法。
【請求項２】
前記アナログ回路部からロジック回路部への出力信号がハイインピーダンス状態の時に、アナログ回路部とロジック回路部との接続部分の電位を中間電位にする工程に加えて、中間電位への漸近度合いを任意に設定できる工程を有する請求項１のシミュレーション方法。
【請求項３】
前記アナログ回路部とロジック回路部との接続部分の電位を監視することによってハイインピーダンス状態を検出する工程に加えて、ハイインピーダンス状態検出時に警告用の電流を流す工程を有する請求項１のシミュレーション方法。
【請求項４】
前記ハイインピーダンス状態検出時に警告用の電流を流す工程に加えて、前記ハイインピーダンス状態検出時に警告用の電流を流す工程によって流れる警告用の電流波形を鈍らせる工程を有する請求項１のシミュレーション方法。
【請求項５】
前記ハイインピーダンス状態検出時に警告用の電流を流す工程によって流れる警告用の電流波形を鈍らせる工程に加えて、前記警告用の電流波形の鈍らせ度合いを任意に設定できる工程を有する請求項１のシミュレーション方法。
【請求項６】
前記アナログ回路部とロジック回路部との接続部分の電位を監視することによってハイインピーダンス状態を検出する工程に加えて、ハイインピーダンス状態検出時にハイインピーダンス状態を警告するメッセージを出力する工程を有する請求項１のシミュレーション方法。
【請求項７】
前記ハイインピーダンス状態検出時にハイインピーダンス状態を警告するメッセージを出力する工程に加えて、擬似ハイインピーダンス警告メッセージを削除する工程を有する請求項１のシミュレーション方法。
【請求項８】
アナログ回路部からロジック回路部への出力信号がハイインピーダンス状態の時に、アナログ回路部とロジック回路部との接続部分の電位をアナログ回路部が出力する範囲外の電位にする工程を有し、アナログ回路部とロジック回路部との接続部分の電位を監視することによってハイインピーダンス状態を検出する工程を有するシミュレーション方法。
【請求項９】
前記アナログ回路部からロジック回路部への出力信号がハイインピーダンス状態の時に、アナログ回路部とロジック回路部との接続部分の電位をアナログ回路部が出力する範囲外の電位にする工程に加えて、アナログ回路部が出力する範囲外の電位への漸近度合いを任意に設定できる工程を有する請求項８のシミュレーション方法。
【請求項１０】
前記アナログ回路部とロジック回路部との接続部分の電位を監視することによってハイインピーダンス状態を検出する工程に加えて、ハイインピーダンス状態検出時に警告用の電流を流す工程を有する請求項８のシミュレーション方法。
【請求項１１】
前記アナログ回路部とロジック回路部との接続部分の電位を監視することによってハイインピーダンス状態を検出する工程に加えて、ハイインピーダンス状態検出時にハイインピーダンス状態を警告するメッセージを出力する工程を有する請求項８のシミュレーション方法。
【請求項１２】
アナログ回路部からロジック回路部への出力信号がハイインピーダンス状態の時に、アナログ回路部とロジック回路部との接続部分の電位をアナログ回路部が出力する範囲外の電位にする工程を有し、アナログ回路部からの出力信号の電流値を監視することによってハイインピーダンス状態を検出する工程を有するシミュレーション方法。
【請求項１３】
前記アナログ回路部からの出力信号の電流値を監視することによってハイインピーダンス状態を検出する工程に加えて、ハイインピーダンス状態検出時に警告用の電流を流す工程を有する請求項１２のシミュレーション方法。
【請求項１４】
前記アナログ回路部からの出力信号の電流値を監視することによってハイインピーダンス状態を検出する工程に加えて、ハイインピーダンス状態検出時にハイインピーダンス状態を警告するメッセージを出力する工程を有する請求項１２のシミュレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタル回路部とアナログ回路部を有するデジアナ混載回路のシミュレーション方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩの集積技術の進歩により、アナログ回路とデジタル回路（ロジック）を混載したＬＳＩが開発されている。このようなデジアナ混載ＬＳＩを開発する過程において、実際にＬＳＩを製造する前に電算機上で動作を確認する必要がある。その為、デジアナ混載シミュレーションを実施している。
【０００３】
従来のデジアナ混載シミュレーションでは、アナログ部はＳＰＩＣＥに代表されるような回路シミュレータでシミュレートし、ロジック部は論理シミュレータによってシミュレートされる。アナログ部とロジック部の接続部分に関しては、特許文献１や特許文献２の従来の技術に記載されているように、アナログ部とロジック部の接続部分にＡ／Ｄ、Ｄ／Ａ変換部を設けて、アナログ・ロジック相互に信号の伝達を行っている。アナログ部からロジック部へ信号伝達を行う場合の構成を図１７に示し、Ａ／Ｄ変換の例を図２に示す。
【０００４】
図１７において、１はアナログ部、２はロジック部、３はＡ／Ｄ変換部である。アナログ部１からは連続的に変化するアナログ情報が電圧としてＡ／Ｄ変換部３に伝えられる。Ａ／Ｄ変換部３では、与えられたアナログ入力の電位がある一定の電位（図２ではｖｔｈ）より大きい場合“１”を、ある一定の電位（図２ではｖｔｌ）より小さい場合“０”をデジタル出力として出力する。また、与えられたアナログ入力の電位がｖｔｈとｖｔｌの間の場合“Ｘ”（不定）を出力する（図２の斜線部）。これは、ロジック部への入力がｖｔｈとｖｔｌの間（中間電位）の場合、論理を確定できない為である。その例を図３のＭＯＳトランジスタで構成されたインバータ回路を例に説明する。
【０００５】
４はＰＭＯＳトランジスタ、５はＮＭＯＳトランジスタである。インバータへの入力がｖｔｌより小さい場合、ＰＭＯＳトランジスタ４がＯＮ、ＮＭＯＳトランジスタ５がＯＦＦとなり、インバータの出力は“１”となる。反対にインバータへの入力がｖｔｈより大きい場合、ＮＭＯＳトランジスタ５がＯＮ、ＰＭＯＳトランジスタ４がＯＦＦとなり、インバータの出力は“０”となる。インバータへの入力が中間電位の場合、ＰＭＯＳトランジスタ４とＮＭＯＳトランジスタ５が共にＯＮとなり、ＶＤＤからＶＳＳに向かって貫通電流が生じる。この為、インバータの出力は確定できず、不定として扱う。また、このような状態が長時間続くことは、貫通電流により過剰な消費電力を費やしたり、場合によっては素子を破壊する恐れがある為、禁止である。
【特許文献１】特開平８−１６０１０３号公報
【特許文献２】特開２００１−５８４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
アナログ部からの出力信号には、ハイインピーダンス状態が存在する。ハイインピーダンス状態とは、電圧が印加されていない状態を指す。このような状態では、電荷のリークや外部ノイズの影響により、ハイインピーダンスノードの電位が中間電位になる場合がある。前記背景技術で述べた通り、このような中間電位状態では、ロジック部内部に貫通電流が流れる。つまり、ロジック部へのハイインピーダンス入力は禁止であり、ハイインピーダンス入力にならない事を確認する必要がある。
【０００７】
しかしながら、従来のデジアナ混載シミュレーション方法では、ハイインピーダンス状態での電荷リークや、外部ノイズの影響を考慮できない為、ハイインピーダンス状態を検出できない。この様子を図４の従来デジアナ混載シミュレーション例に示す。
【０００８】
図４において、アナログ入力の斜線部分６、７がハイインピーダンス期間である。従来のシミュレーション方法では、ハイインピーダンスノードの扱いが、電荷リークや外部ノイズの影響が無い、理想的な状態である為、ハイインピーダンス状態では、ハイインピーダンス状態に遷移する以前の電位を保持し続ける。その為、図４に示した通り、ハイインピーダンス期間６では“１”が、ハイインピーダンス期間７では“０”がデジタル出力として出力されることになる。その為、ハイインピーダンス入力と正常な入力とを区別できず、ハイインピーダンス入力を検出することができなかった。
【０００９】
前記に鑑み、本発明はデジアナ混載シミュレーションにおいて、アナログ部からロジック部へのハイインピーダンス入力を検出することのできる、デジアナ混載シミュレーションを実現することを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、本発明のシミュレーション方法は、アナログ部とデジタル部の接続部分にＰＵＬＬＵＰ・ＰＵＬＬＤＯＷＮ用の抵抗を接続し、ハイインピーダンス時の接続部分の電位を、強制的に中間電位にする機能を有している。また、接続部の電位を監視する機能を有し、前記中間電位を検出することで、ハイインピーダンス状態を検出することができる。また、前記アナログ部とデジタル部の接続部分にＰＵＬＬＵＰ・ＰＵＬＬＤＯＷＮ用の抵抗を接続し、ハイインピーダンス時の電位を中間電位にする代わりに、アナログ部から出力される範囲外の電位（リファレンス電位とする）にＰＵＬＬＤＯＷＮもしくはＰＵＬＬＵＰする抵抗を接続し、ハイインピーダンス状態時に強制的に、前記リファレンス電位にする機能を有している。また、アナログ部とデジタル部の接続部分の電位を監視する機能を有し、前記リファレンス電位を検出することで、ハイインピーダンス状態を検出することができる。また、前記アナログ部とデジタル部の接続部分の電位を監視する代わりに、前記リファレンス電位にする為抵抗に流れる電流を監視し、その電流値がある一定値より小さい事で、ハイインピーダンス状態を検出することができる。
【発明の効果】
【００１１】
本発明に係るシミュレーション方法によると、デジアナ混載シミュレーションにおいて、アナログ部からロジック部へのハイインピーダンス入力を検出することができ、ハイインピーダンス入力による過剰な貫通電流の無いＬＳＩを開発することができる。
【発明を実施するための最良の形態】
【００１２】
（第１の実施形態）
以下に、図１の実施形態１のアナログ部からロジック部へ信号伝達を行う場合の構成
を参照しながら、本発明の第１の実施形態に係るシミュレーション方法について説明する。
【００１３】
図１において、１はアナログ部、２はロジック部、３はＡ／Ｄ変換部である。アナログ部１から出力されたアナログ信号は、Ａ／Ｄ変換部３を介してロジック部２へ入力される。Ａ／Ｄ変換部３は、Ａ／Ｄ変換部３へ入力されたアナログ信号の電位に応じて、“１”、“０”のデジタル信号を出力する。ここまでの構成は従来例と同じである。８はＰＵＬＬＵＰ抵抗、９はＰＵＬＬＤＯＷＮ抵抗であり、Ａ／Ｄ変換部３の入力と、それぞれＶＤＤ、ＶＳＳに接続している。これらの抵抗の作用を以下に説明する。
【００１４】
前記、発明が解決しようとする課題で述べた通り、従来のシミュレーション方法では、ハイインピーダンス状態において、Ａ／Ｄ変換部３のアナログ入力信号の電位が、ハイインピーダンス状態への遷移前の電位を保持し続けてしまう為、図４に示したようなアナログ入力波形になってしまう。そこで、ＰＵＬＬＵＰ抵抗８、ＰＵＬＬＤＯＷＮ抵抗９を付加することで、ハイインピーダンス状態時のＡ／Ｄ変換部３のアナログ入力信号の電位を、中間電位にすることができる。また、ＰＵＬＬＵＰ抵抗８、ＰＵＬＬＤＯＷＮ抵抗９の抵抗の値を比較的大きくすることで、通常動作時のアナログ入力信号に影響をあたえる事なく、ハイインピーダンス時のアナログ入力信号の電位を、中間電位にすることができる。図５にＰＵＬＬＵＰ、ＰＵＬＬＤＯＷＮ抵抗を付加した場合の、デジアナ混在シミュレーション結果を示す。
【００１５】
図５において、アナログ入力波形の斜線部６、７がハイインピーダンス期間であり、ＰＵＬＬＵＰ抵抗８、ＰＵＬＬＤＯＷＮ抵抗９の作用により、ハイインピーダンス状態時の電位が、中間電位に漸近する。また、図５のデジタル出力波形に示した通り、中間電位に漸近したアナログ入力は、Ａ／Ｄ変換部３により“Ｘ”（デジタル出力波形斜線部）としてデジタル信号に変換され、ロジック部２へ出力される。ロジック部３では、“Ｘ”が伝達されることで回路が正常動作せず、何等かの問題が生じていることを認識することができる。
【００１６】
ロジックの設計において、短時間のハイインピーダンス状態は、殆ど貫通電流が流れない為、仕様的に短時間のハイインピーダンス状態を許可する場合がある。その為、ハイインピーダンス検出までに、猶予期間を設けたい場合がある。そこで、ＰＵＬＬＵＰ抵抗８、ＰＵＬＬＤＯＷＮ抵抗９の抵抗値をパラメタライズし、シミュレーション実行時に任意の値に設定できるようにしておくことで、ハイインピーダンス時の、アナログ入力波形の中間電位への漸近度合いを制御することができ、ハイインピーダンス検出までの猶予期間を設定することができる。その様子を、図６のＰＵＬＬＵＰ、ＰＵＬＬＤＯＷＮ抵抗大シミュレーション結果に示す。図６は図５のシミュレーション実行時と比べ、ＰＵＬＬＵＰ抵抗８、ＰＵＬＬＤＯＷＮ抵抗９の値を大きくした例である。図６のアナログ入力波形に示した通り、図５のアナログ入力波形と比べ、ハイインピーダンス期間の中間電位への漸近が、緩やかになっている。その結果、Ａ／Ｄ変換部３がハイインピーダンス状態を“Ｘ”として出力し始める時間を遅らせることができる。
【００１７】
図１の１０は、ハイインピーダンス検出処理部であり、１１は過電流用抵抗である。ハイインピーダンス検出処理部１０では、シミュレーション実行中絶えず、Ａ／Ｄ変換部３のアナログ入力信号の電位を監視しており、その電位が中間電位になった時、ハイインピーダンス状態を検出したとして、ある特定の電圧を過電流用抵抗に印加する。過電流用抵抗１１には印加された電圧により、警告用過電流が流れる。その様子を、図５のＰＵＬＬＵＰ、ＰＵＬＬＤＯＷＮ付きデジアナ混載シミュレーション結果の警告用過電流波形に示す。シミュレーション実行時に消費電力を観測すると、ハイインピーダンス状態検出時に過電流用抵抗１１に電流が流れ、ハイインピーダンス状態を過剰な消費電力として検出することができる。前記、Ａ／Ｄ変換部３の“Ｘ”出力によるハイインピーダンス状態認識方法では、伝達された“Ｘ”によりロジック部２が誤動作しない限り、ハイインピーダンス状態を検出できないという課題が存在する。また、ロジック部２が誤動作したとしても、その誤動作の原因がハイインピーダンス状態により生じたものか、他のロジック的要因で生じたものかを識別するのが困難という課題が存在する。それに対して過電流による警告方法では、ハイインピーダンス状態検出時、必ず警告用の過電流が流れる為、ハイインピーダンス状態の見落としが少ないという利点がある。
【００１８】
図１の１２は波形鈍り用ＬＰＦである。波形鈍り用ＬＰＦ１２は、ハイインピーダンス検出処理部１０が、アナログ入力波形の通常遷移時に生じる中間電位を、擬似エラーとしてハイインピーダンス検出するのを防ぐ為、過電流用抵抗１１に流れる警告用過電流に、鈍りを与える為のものである。図７の擬似ハイインピーダンス検出例と図８のＬＰＦ適用シミュレーション結果にその様子を示す。
【００１９】
図７の擬似ハイインピーダンス検出例において、１３、１４、１５、１６がハイインピーダンス検出箇所であり、１３、１４が擬似警告である。アナログ入力の通常遷移において、必ず中間電位になる瞬間が存在し、その状態が擬似警告電流として検出されてしまう。そこで、波形鈍り用ＬＰＦを付加すると、図８に示すように、警告用過電流波形に鈍りが生じ、その結果、擬似警告電流を減少させることができる。また、１５、１６のハイインピーダンス検出箇所の間に、瞬間的な正常状態が存在するが、ハイインピーダンス状態中の瞬間的な正常状態は無視し、連続的な一塊のハイインピーダンス期間として扱った方が、問題を認識し易く都合が良い。この様に波形鈍り用ＬＰＦ１２には、瞬間的な正常期間を削除する機能も含んでいる。また、波形鈍り用ＬＰＦ１２の特性をパラメタライズ化し、シミュレーション実行時に任意の値に変更できるようにしておくことで、警告用過電流波形の鈍り度合いを調整することができ、削除する瞬間的なハイインピーダンス状態の条件を設定できる。
【００２０】
図１の１７はメッセージ表示処理部である。メッセージ表示処理部１７は、ハイインピーダンス検出処理部１０がハイインピーダンス状態を検出した際、その検出情報を受け、シミュレーションログや、画面上にハイインピーダンス検出情報を出力するものである。ハイインピーダンス検出時刻とハイインピーダンス時間幅を、ハイインピーダンス検出情報とした場合の、メッセージ表示処理部１７のログ出力例を図９に示す。
【００２１】
図９において、例えば1番初めの検出ログでは、シミュレーション時刻０．２５０１７８ｍｓに時間幅０．２４９８３６ｍｓのハイインピーダンス状態を検出したことを意味する。ハイインピーダンス検出情報としては、ハイインピーダンス時間幅の代わりに、ハイインピーダンス状態終了時刻を表示しても良い。
【００２２】
前記、過電流による警告方法では、ハイインピーダンス状態検出を目的に、予め消費電力の観測や、警告用過電流を観測する準備をしておく必要があり、それらの設定抜けが生じた場合、ハイインピーダンス警告を見逃す危険性が存在する。それに対し、メッセージ表示処理部１７による警告方法では、ハイインピーダンス状態検出時に強制的に検出ログが出力される為、見落としを防ぐことができる。また、ハイインピーダンス検出時刻や、ハイインピーダンス時間幅等を正確に表示することができ、検出されたハイインピーダンス期間の問題度合いを、検討することができるという利点が存在する。
【００２３】
図１の１８はｒｅｊｅｃｔ処理部である。ｒｅｊｅｃｔ処理部１８は波形鈍り用ＬＰＦ１２と同様、ハイインピーダンス検出処理部１０が、アナログ入力波形の通常遷移時に生じる中間電位を擬似検出し、その擬似検出情報をメッセージ表示処理部１７が受け、擬似エラーを表示することを防ぐ為のものである。ｒｅｊｅｃｔ処理部１８では、任意に設定した時間幅（ｒｅｊｅｃｔ時間幅とする）より小さいインピーダンス状態を無視し、インピーダンス状態中のｒｅｊｅｃｔ時間幅より小さい正常状態を無視し、一塊のインピーダンス状態として扱う処理を行う。以下に、ハイインピーダンス検出処理部１０、メッセージ表示処理部１７も含めた、ｒｅｊｅｃｔ処理部１８のｒｅｊｅｃｔ処理フローを説明する。
【００２４】
図１０にｒｅｊｅｃｔ処理フローのメイン処理を示す。シミュレーション開始からシミュレーション終了までの間、処理（１００）〜（１０８）の処理が繰り返実行さる。まず、Ａ／Ｄ変換処理部３のアナログ入力ノードの電位を取得し、ｖｔｌとｖｔｈの間かどうか調べる（１０１）。ｖｔｌとｖｔｈの間であった場合、ハイインピーダンス検出を示すＨｉＺフラグを１にする（１０２）。ｖｔｌとｖｔｈの間ではない場合、ＨｉＺフラグを０にする。これらの処理がハイインピーダンス検出処理１０である。警告用過電流による警告方法を適用する場合、この中間電位検出を示す、ＨｉＺフラグの値に応じて、過電流用抵抗１１に任意の電圧を印加すれば良い。次にＨｉＺフラグが立ち上がったか調べる（１０４）。立ち上がった場合はＨｉＺ立ち上がり処理へ処理を移す（１０５）。次にＨｉＺフラグが立ち下がったか調べる（１０５）。立ち下がった場合、ＨｉＺ立ち下がり処理へ処理を移す（１０７）。次にシミュレーションが終了したか調べる（１０８）。終了では無い場合、処理（１００）に処理を戻し、終了の場合、終了処理へ処理を移す（１０９）。
【００２５】
図１１にｒｅｊｅｃｔ処理フローのＨｉＺ立ち上がり処理を示す。処理（２０１）において、メッセージ表示フラグｚが１か調べる。ｚ＝１とは、現在時刻より前にハイインピーダンス状態を検出し、未だエラーログとして表示していない状態を指す（メッセージ表示待機状態）。メッセージ待機状態で無い場合、ｚｓｔａｒｔに現在時刻を代入する（２０２）。ｚｓｔａｒｔとは、ハイインピーダンス検出時刻を記録する為のものである。次にメッセージ表示フラグｚに１を代入し（２０３）、メイン処理に処理を戻す（２０７）。処理（２０１）においてメッセージ表示待機状態の場合、ｚｅｎｄ−現在時刻の演算を行い、その結果がｒｅｊｅｃｔ時間幅と比べ大きいか調べる（２０４）。ｚｅｎｄとはハイインピーダンス状態終了時刻を記憶しておくものである。つまり、ｚｅｎｄ−現在時刻の演算結果は、現在時刻から一番近い正常状態期間の時間幅を示している。処理（２０４）において、正常状態期間の時間幅がｒｅｊｅｃｔ時間幅と比べ小さい場合、現在時刻から一番近い正常状態期間を無視し、現在でもハイインピーダンス期間が続いているとする為、何も処理をしないままメイン処理に処理を戻す（２０７）。処理（２０４）において、正常状態期間の時間幅がｒｅｊｅｃｔ時間幅と比べ大きい場合、新たなハイインピーダンス状態を検出したとして、メッセージ表示待機状態にしていたハイインピーダンス検出情報（ハイインピーダンス検出時刻及びハイインピーダンス時間幅）をメッセージとして、シミュレーションログに出力する（２０５）。次に、新たなハイインピーダンス状態の検出時刻として、現在時刻をｚｓｔａｒｔに代入し（２０６）、メイン処理に処理を戻す（２０７）。
【００２６】
図１２にｒｅｊｅｃｔ処理フローのＨｉＺ立ち下がり処理を示す。まず、現在の時刻にてハイインピーダンス状態が終了したとして、現在時刻をｚｅｎｄに代入する（３０１）。次にｚｅｎｄ−ｚｓｔａｒｔの演算結果をｗｉｄｔｈに代入する（３０２）。ｚｅｎｄ−ｚｓｔａｒｔはハイインピーダンス時間幅を意味する。つまり、ｗｉｄｔｈにハイインピーダンス時間幅が記憶される。次に、そのハイインピーダンス時間幅がｒｅｊｅｃｔ時間幅以下か調べる（３０３）。ｒｅｊｅｃｔ時間幅以下の場合、現在検知しているハイインピーダンス状態を取り消す必要がある為、メッセージ表示フラグｚに０を代入し（３０４）、メイン処理に処理を戻す（３０５）。処理（３０３）において、ハイインピーダンス時間幅がｒｅｊｅｃｔ時間幅より大きい場合、何も処理をせず、メイン処理に処理を戻す（３０５）。
【００２７】
図１３にｒｅｊｅｃｔ処理フローの最終処理を示す。まず、ＨｉＺフラグが１か調べる（４０１）。ＨｉＺフラグが１の場合、ハイインピーダンス状態のままシミュレーションが終了した事を意味し、ハイインピーダンス終了時刻が未定である。その為、ハイインピーダンス状態の終了時刻に、現在の時刻を代入する（４０２）。次にｚｅｎｄ−ｚｓｔａｒｔの演算を行い、その結果をｗｉｄｔｈに代入する（４０３）。次にｗｉｄｔｈの時間幅がｒｅｊｅｃｔ以下か調べる（４０４）。ｒｅｊｅｃｔより小さい場合、最後に検出したハイインピーダンス状態を取り消す為、メッセージ表示フラグｚに０を代入する（４０５）。ｒｅｊｅｃｔより大きい場合はそのまま処理（４０６）に移る。処理（４０６）において、メッセージ表示フラグｚ＝１か調べる。ｚ≠１の場合、表示すべきエラーは無い為、処理を終了する（４０８）。処理（４０６）でｚ＝１の場合、未表示のエラーが残っている為、その未表示のハイインピーダンス検出情報（ハイインピーダンス検出時刻及びハイインピーダンス時間幅）をメッセージとして、シミュレーションログに出力し（４０７）、処理を終了する（４０８）。
【００２８】
ｒｅｊｅｃｔ処理部１８が無い場合、図７の擬似インピーダンス検出例の警告用電流波形のように、擬似エラーも含め１３，１４，１５，１６の４つのエラーログを表示することになるが、ｒｅｊｅｃｔ処理部１８を適用すると、１５と１６をマージした１つのエラーログのみ表示することができ、擬似エラーの無い見やすい、ハイインピーダンス検出結果を出力することができる。また前記、波形鈍り用ＬＰＦ１２を使用した擬似エラー防止方法では、擬似エラーを削除することはできるが、警告用過電流の波形鈍りにより、ハイインピーダンス検出時刻及びハイインピーダンス時間幅に誤差が生じるという課題が存在する。それに対しｒｅｊｅｃｔ処理部１８を用いた方法では、ハイインピーダンス検出処理部１０から出力される検出情報をそのまま使用する為、正確にハイインピーダンス検出時刻及びハイインピーダンス時間幅を検出することができる。
【００２９】
（第２の実施形態）
本発明の第１の実施形態のシミュレーション方法では、ハイインピーダンス状態の
ノード電位を、強制的に中間電位にすることで、ハイインピーダンス状態と正常状態を区別していた。しかしながら、アナログ部１から中間電位が出力されている場合、ハイインピーダンス検出処理部１０はその、中間電位駆動状態とハイインピーダンス状態を区別することができず、ハイインピーダンスとして検出してしまうという課題が存在する。そこで以下に、中間電位駆動状態とハイインピーダンス状態を区別することができるシミュレーション方法を示す。
【００３０】
図１４に実施形態２のアナログ部からロジック部へ信号伝達を行う場合の構成を示す。図１４において、１９はリファレンス電位用抵抗、２０がハイインピーダンス検出処理部であり、この２つが第１の実施形態のシミュレーション方法と異なる。リファレンス電位用抵抗１９は、Ａ／Ｄ変換部３のアナログ入力信号とリファレンス電位（ＲＥＦ）に接続している。ＲＥＦ電位は、アナログ部１から仕様上、出力される範囲外の電位とする。以後の説明では、アナログ部１からのアナログ出力を、ＶＳＳからＶＤＤの範囲であるとし、ＲＥＦの電位をＶＳＳよりさらに低い電位に設定したとする。Ａ／Ｄ変換部３のアナログ入力信号がハイインピーダンス状態の場合、リファレンス電位用抵抗１９によって、Ａ／Ｄ変換部３のアナログ入力信号の電位は、ＲＥＦ電位に引き下げられ、ＶＳＳ以下の電位に落ち込む。また、リファレンス電位用抵抗１９の値が十分大きければ、通常状態時のアナログ入力信号には影響を与えない。つまり、アナログ部１が中間電位で駆動したとしても、Ａ／Ｄ変換部３のアナログ入力信号の電位は中間電位のままである。この様に、ハイインピーダンス状態と中間電位駆動状態を識別することができる。また、リファレンス電位用抵抗１９の値をパラメタライズし、シミュレーション実行時に任意の値に設定できるようにすることで、ＲＥＦ電位への漸近度合いを調整でき、ハイインピーダンス検出までの猶予期間を設定することができる。但し、第２の実施形態のシミュレーション方法では、ハイインピーダンス状態の時、Ａ／Ｄ変換部３のアナログ入力信号の電位がｖｔｌ以下になる為、Ａ／Ｄ変換部３のデジタル出力は“０”となり、通常状態時の“０”出力と区別できなくなるという問題が発生する。その様子を、図１５の実施形態２のシミュレーション結果のアナログ入力波形とデジタル出力波形に示す。ハイインピーダンス時のロジック部の論理を、“Ｘ”にしたい場合は実施形態１のシミュレーション方法を、中間電位駆動状態とハイインピーダンス状態を明確に区別したい場合は、実施形態２のシミュレーション方法を適用する必要がある。ハイインピーダンス検出処理部２０は、シミュレーション実行中絶えず、Ａ／Ｄ変換部３のアナログ入力信号の電位を監視しており、その電位がＲＥＦとＶＳＳの間のある特定のしきい値電位（ｖｔ）より下がった場合、ハイインピーダンス状態を検出したとして、過電流用抵抗１１にある特定の電圧を印加し、警告用過電流を流す。その様子を、図１５の実施形態２のシミュレーション結果の警告用過電流波形に示す。また、ハイインピーダンス検出処理部２０は、ハイインピーダンス状態検出ログを出力する為、メッセージ表示処理部１７に検出情報を送る。この様に、実施形態２のシミュレーション方法では、Ａ／Ｄ変換部３のアナログ入力信号の電位を監視することで、ハイインピーダンス状態を検出することができる。また、Ａ／Ｄ変換部３のアナログ入力信号の電位を監視代わりに、リファレンス電位用抵抗に流れる電流値を監視することでも、ハイインピーダンスを検出することができる。そのシミュレーション方法の構成を、図１６の実施形態２の電流値観測による場合の構成に示す。図１４の実施形態２のアナログ部からロジック部へ信号伝達を行う場合の構成と比べ、ハイインピーダンス検出処理部２１が、リファレンス電位用抵抗１９に流れる電流を監視する点が異なる。ハイインピーダンス検出処理部２１は、シミュレーション実行中絶えずリファレンス電位用抵抗１９に流れる電流を監視しており、ある特定のしきい値電流（ｉｔ）以下の電流値になった場合、ハイインピーダンス状態を検出したとして、過電流用抵抗１１にある特定の電圧を印加する。また、メッセージ表示処理部１７に検出情報を送る。ｉｔの値はアナログ入力信号の電位がｖｔであった場合に、リファレンス電位用抵抗１９に流れる電流値とする。その様子を図１５の実施形態２シミュレーション結果の検出電流波形に示す。このように、実施形態２のシミュレーション方法では、リファレンス電位用抵抗１９に流れる電流値を監視することでも、ハイインピーダンス状態を検出することができる。
【産業上の利用可能性】
【００３１】
以上説明したように、本発明は、デジタル回路部とアナログ回路部を有するデジアナ混載回路のシミュレーション方法等に有用である。
【図面の簡単な説明】
【００３２】
【図１】実施形態１のアナログ部からロジック部へ信号伝達を行う場合の構成を示す図
【図２】Ａ／Ｄ変換例を示す図
【図３】インバータ回路を示す図
【図４】従来デジアナ混載シミュレーション例を示す図
【図５】ＰＵＬＬＵＰ、ＰＵＬＬＤＯＷＮ付きデジアナ混載シミュレーション結果を示す図
【図６】ＰＵＬＬＵＰ、ＰＵＬＬＤＯＷＮ付き抵抗大シミュレーション結果を示す図
【図７】擬似ハイインピーダンス検出例を示す図
【図８】ＬＰＦ適用シミュレーション結果を示す図
【図９】ログ出力例を示す図
【図１０】ｒｅｊｅｃｔ処理フロー(メイン処理）を示す図
【図１１】ｒｅｊｅｃｔ処理フロー(ＨｉＺ立ち上がり処理）を示す図
【図１２】ｒｅｊｅｃｔ処理フロー(ＨｉＺ立ち下がり処理）を示す図
【図１３】ｒｅｊｅｃｔ処理フロー(最終処理）を示す図
【図１４】実施形態２のアナログ部からロジック部へ信号伝達を行う場合の構成を示す図
【図１５】実施形態２のシミュレーション結果を示す図
【図１６】実施形態２の電流値観測による場合の構成を示す図
【図１７】従来のアナログ部からロジック部へ信号伝達を行う場合の構成を示す図
【符号の説明】
【００３３】
１  アナログ部
２  ロジック部
３  Ａ／Ｄ変換部
４  ＰＭＯＳトランジスタ
５  ＮＭＯＳトランジスタ
８  ＰＵＬＬＵＰ抵抗
９  ＰＵＬＬＤＯＷＮ抵抗
１０  ハイインピーダンス検出処理部（実施形態１）
１１  過電流用抵抗
１２  波形鈍り用ＬＰＦ
１７  メッセージ表示処理部
１８  ｒｅｊｅｃｔ処理部
１９  リファレンス電位用抵抗
２０  ハイインピーダンス検出処理部（実施形態２）
２１  ハイインピーダンス検出処理部（電流観測）
【図１】
2005189911.tif 000003
【図２】
2005189911.tif 000004
【図３】
2005189911.tif 000005
【図４】
2005189911.tif 000006
【図５】
2005189911.tif 000007
【図６】
2005189911.tif 000008
【図７】
2005189911.tif 000009
【図８】
2005189911.tif 000010
【図９】
2005189911.tif 000011
【図１０】
2005189911.tif 000012
【図１１】
2005189911.tif 000013
【図１２】
2005189911.tif 000014
【図１３】
2005189911.tif 000015
【図１４】
2005189911.tif 000016
【図１５】
2005189911.tif 000017
【図１６】
2005189911.tif 000018
【図１７】
2005189911.tif 000019