(57)【要約】【課題】  素子分離領域の下部において、各コーナー部が角張った形状に形成されないようにすることで、絶縁膜の埋め込み性を良好にすることができる半導体装置の製造方法を提供するものである。【解決手段】  基板１１内において、少なくとも素子分離領域２が形成される位置に、底部側から表面側に向かって、第１のＮ型の不純物領域１５、Ｐ型の不純物領域１６、第２のＮ型の不純物領域１７を順に積層することにより、不純物領域３０を形成する工程と、基板１１を異方性エッチングすることにより、少なくとも第１のＮ型の不純物領域１５に達するように、溝２３を形成する工程と、Ｐ型の不純物領域１６、Ｎ型の不純物領域（１５，１７）、不純物が注入されていない領域という順で、エッチングレートが遅くなるような関係を満たすエッチング条件を採用して、不純物領域３０を等方性エッチングすることにより、溝２３の下部を、この溝２３の幅よりも広い幅に広げる工程と、溝２３内に絶縁膜２６を埋め込むことにより、素子分離領域２を形成する工程とを有するようにする。【選択図】      図６ 
2005116983.tif 000002
【特許請求の範囲】
【請求項１】
基板内において、少なくとも素子分離領域が形成される位置に、底部側から表面側に向かって、第１のＮ型の不純物領域、Ｐ型の不純物領域、第２のＮ型の不純物領域を順に積層することにより、不純物領域を形成する工程と、
前記基板を異方性エッチングすることにより、少なくとも前記第１のＮ型の不純物領域に達するように、溝を形成する工程と、
前記Ｐ型の不純物領域、前記Ｎ型の不純物領域、不純物が注入されていない領域という順で、エッチングレートが遅くなるような関係を満たすエッチング条件を採用して、前記不純物領域を等方性エッチングすることにより、前記溝の下部を、前記溝の幅よりも広い幅に広げる工程と、
前記溝内に絶縁膜を埋め込むことにより、前記素子分離領域を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、各素子間を分離する素子分離領域の形成方法としては、例えば、選択酸化法やトレンチ形成法が用いられているが、例えば０．１８μｍ以降のデバイスにおいては、トレンチ形成法が主流となっている。
【０００３】
選択酸化法は、基板において、素子形成領域（所謂アクティブ領域）となる部分をマスクで覆い、マスクで覆われた部分以外の素子分離領域（所謂フィールド領域）となる部分を選択酸化することにより素子分離領域を形成するものである。
また、トレンチ形成法は、基板において、素子分離領域となる部分に溝（トレンチ溝）を形成し、この溝内に酸化膜を埋め込むことにより素子分離領域を形成するものである。
【０００４】
選択酸化法と比較した場合、トレンチ形成法は、素子分離領域を基板の深い領域まで形成することができるので、素子分離能力や寄生トランジスタ動作の抑制効果を向上することができ、また、バーズビークの発生を抑えて、電界を緩和することもできる。また、選択酸化法のように、基板を選択酸化させた際に横方向にフィールド領域が広がる現象が生じないので、素子形成領域を実効的に広く確保することができ、素子分離能力を向上することができる。
【０００５】
ここで、例えば、トレンチ形成法により形成された素子分離領域を有する半導体装置の構成を図７に示す。なお、この半導体装置５０では、例えば、ｎ−ＭＯＳ型のトランジスタ５１Ａ及び５１Ｂが、素子分離領域５２により分離された構成を示している。
具体的には、例えば、シリコンからなるＮ型の基板５３中に、Ｐ型のウェル領域５４が形成され、このウェル領域５４内の所定の位置に、所定の幅Ｄ１０を有する溝（トレンチ溝）６１が形成され、このトレンチ溝６１内に酸化膜５５が埋め込まれて素子分離領域５２が形成され、この素子分離領域５２の両側にｎ−ＭＯＳ型のトランジスタ５１Ａ及び５１Ｂが形成された構成である。
【０００６】
ｎ−ＭＯＳ型のトランジスタ５１Ａ及び５１Ｂは、基板５３上にゲート酸化膜５６を介して所定の位置に形成されたゲート電極５７と、このゲート電極５７の両側で、基板５３内のウェル領域５４中に形成されたＮ型の不純物よりなるソース領域５８及びドレイン領域５９とから構成されている。なお、ゲート電極５７の側壁には側壁絶縁膜６０が形成され、ソース領域５８及びドレイン領域５９の内側にはＬＤＤ領域（５８Ａ，５９Ａ）が形成されている。
【０００７】
しかしながら、図７に示す形状の素子分離領域５２の場合、素子分離領域５２下をチャネルとし、隣接する一方のｎ−ＭＯＳ型のトランジスタ５１Ａのドレイン領域５９と、もう一方のｎ−ＭＯＳ型のトランジスタ５１Ｂのソース領域５８とをそれぞれドレイン領域及びソース領域とした、寄生のＭＯＳ型のトランジスタ５１Ｃ（図中２点鎖線参照）が形成されてしまう。
これにより、例えば、素子分離領域５２上の電位が何らかの状況で高くなった場合、寄生のＭＯＳ型のトランジスタ５１Ｃがオンして、漏れ電流が流れてしまう。
【０００８】
このような問題を防ぐには、素子分離領域５２を厚く形成する方法や、ウェル領域５４の不純物濃度を高くする方法等が挙げられるが、素子分離領域５２を厚く形成する方法は、加工上の面から困難であり、ウェル領域５４の不純物濃度を高くする方法は、ウェル領域５４間で漏れ電流が発生してしまい、ラッチアップ耐性等を考慮しても、適切な手段とはいえない。
【０００９】
また、このような問題以外にも、デバイスがさらに高集積化されていった場合には、素子分離能力に限界が生じることが考えられるので、素子分離領域５２の形成方法の改善が要求されることが予測される。
【００１０】
そこで、このような問題に対応するために、例えば、図８に示すような形状に素子分離領域５２を形成することが知られている（特許文献１参照）。なお、図７と対応する部分には同一符号を付している。
すなわち、図７に示した素子分離領域５２では、その幅Ｄ１０が全て同じ幅で形成された場合を示したが、図８に示す素子分離領域５２１では、基板５３底部側の幅Ｄ２０を、基板５３表面側の幅Ｄ１０よりも広い幅で形成するようにしている。
【００１１】
このように、基板５３底部側の幅Ｄ２０が広く形成された素子分離領域５２１とすることで、寄生のＭＯＳ型のトランジスタ５１Ｃの実行的なゲート長Ｌが広がり、寄生トランジスタ動作を抑制することができる。また、ウェル領域５４間のリーク電流の発生を抑えることができる。また、さらには、基板５３表面側の幅Ｄ１０が狭く形成されているので、素子形成領域を広くすることができ、デバイスの高集積化にも対応することができる。
【００１２】
ここで、このような形状の素子分離領域５２１の形成方法を、図９を用いて説明する。なお、図９は、素子分離領域５２１付近のみの拡大断面図を示している。また、図８と対応する部分には同一符号を付している。
先ず、図９Ａに示すように、例えば、基板５３（ウェル領域５４）中において、素子分離領域５２１を形成する位置に、異方性エッチング法を用いて、所定の幅Ｄ１０の第１の溝（トレンチ溝）６１を垂直方向に形成する。
【００１３】
次に、図９Ｂに示すように、このトレンチ溝６１を通して、基板５３のウェル領域５４中にＰ型の不純物、例えばホウ素（Ｂ）を注入して、トレンチ溝６１の下部に、この溝６１の幅Ｄ１０よりも広い幅Ｄ２０を有する不純物領域６２を形成する。
【００１４】
次に、等方性エッチング法を用いて、不純物領域６２を選択的にエッチングすることにより、トレンチ溝６１の下部に、このトレンチ溝６１の幅Ｄ１０よりも広い幅Ｄ３０を有する風船状の膨らみ６３を形成する。
【００１５】
この後は、トレンチ溝６１及び風船状の膨らみ６３内に、例えばＣＶＤ法を用いて酸化膜５５を埋め込むことにより、基板５１表面側の幅Ｄ１０よりも基板５３深部側の幅Ｄ３０が広く形成された素子分離領域５２１を形成することができる。
【特許文献１】特開２００２−２７０６８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、図８に示した形状の素子分離領域５２１を形成した場合、図１０に示すように、トレンチ溝６１の下部の風船状の膨らみ６３において、各コーナー部Ｘがどうしても角張った形状に形成されてしまう。
【００１７】
すなわち、図９Ｂに示したように、トレンチ溝６１の下部にＰ型の不純物のみを注入して不純物領域６２を形成しているので、等方性のエッチングを行った場合には、エッチングの広がりが横方向に一定に広がることになり、エッチング後にトレンチ溝６１の下部に形成される風船状の膨らみ６３では、各コーナー部Ｘが、丸みを帯びた形状ではなく、どうしても角張った形状に形成されてしまう。
【００１８】
このような場合、図９Ｄに示したように、トレンチ溝６１内にＣＶＤ法により酸化膜５５を埋め込んだ際、角張った各コーナー部Ｘには酸化膜５５が充分に行き渡らず、埋め込み性の悪い素子分離領域５２１が形成されてしまう。
【００１９】
また、角張った各コーナー部Ｘで界面準位が発生し、例えばリーク電流が発生するといった問題も生じてしまう。
【００２０】
また、これ以外にも、Ｐ型の不純物は、一般的にＮ型の不純物に比べてエッチングレートが速いとされているので、等方性のエッチングを行った場合には、Ｎ型の不純物の場合に比べてエッチングの広がりが大きく、エッチング後に、トレンチ溝６１の下部に形成される風船状の膨らみ６３の幅Ｄ２０が、酸化膜５５の埋め込み可能な範囲を超える程に広がってしまう。
【００２１】
このような場合においても、トレンチ溝６１内にＣＶＤ法により酸化膜５５を埋め込んだ際、風船状の膨らみ６３には酸化膜５５が充分に行き渡らず、埋め込み性の悪い素子分離領域５２１が形成されてしまう。
【００２２】
ちなみに、トレンチ溝６１の下部にＮ型の不純物のみを注入して、不純物領域６２を形成した場合、Ｎ型の不純物は、一般的にＰ型の不純物よりエッチングレートが遅いとされているので、等方性エッチングを行った場合は、トレンチ溝６１の下部に形成される風船状の膨らみ６３の幅Ｄ２０を、埋め込みが可能な範囲で充分に広げることができない。
【００２３】
このような場合は、図７に示したように、寄生のＭＯＳ型のトランジスタ５１Ｃが再び形成されてしまうことや、基板５３表面側の素子形成領域を広く形成することが困難となる。
【００２４】
Ｐ型の不純物あるいはＮ型の不純物の濃度を変化させることで、トレンチ溝６１の下部に形成される風船状の膨らみ６３において、各コーナー部Ｘを、丸みを帯びた形状に形成することも考えられるが、この場合は、濃度を変化させない場合と比べて、さほど変化は生じない。
【００２５】
本発明は、上述した点に鑑み、素子分離領域の下部において、各コーナー部が角張った形状に形成されないようにすることで、絶縁膜の埋め込み性を良好にすることができる半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００２６】
本発明は、基板内において、少なくとも素子分離領域が形成される位置に、底部側から表面側に向かって、第１のＮ型の不純物領域、Ｐ型の不純物領域、第２のＮ型の不純物領域を順に積層することにより、不純物領域を形成する工程と、基板を異方性エッチングすることにより、少なくとも第１のＮ型の不純物領域に達するように、溝を形成する工程と、Ｐ型の不純物領域、Ｎ型の不純物領域、不純物が注入されていない領域という順で、エッチングレートが遅くなるような関係を満たすエッチング条件を採用して、前記不純物領域を等方性エッチングすることにより、溝の下部を、この溝の幅よりも広い幅に広げる工程と、溝内に絶縁膜を埋め込むことにより、素子分離領域を形成する工程とを有するようにする。
【００２７】
本発明によれば、基板内において、少なくとも素子形成領域が形成される位置に、底部側から表面側に向かって、第１のＮ型の不純物領域、Ｐ型の不純物領域、第２のＮ型の不純物領域を順に積層することにより不純物領域を形成し、Ｐ型の不純物領域、Ｎ型の不純物領域、不純物が注入されていない領域という順で、エッチングレートが遅くなるような関係を満たすエッチング条件を採用して不純物領域を等方性エッチングするので、間に挟まれたＰ型の不純物領域ではエッチングによる横方向への広がりを大きく、このＰ型の不純物領域の上下に形成されたＮ型の不純物領域ではエッチングによる横方向への広がりをＰ型の不純物領域よりも小さくすることができる。
【００２８】
これにより、等方性エッチング後の溝の下部では、各コーナー部を角張った形状ではなく丸みを帯びた形状に形成することができる。従って、溝内に絶縁膜を埋め込む際に、絶縁膜が各コーナー部に充分に行き渡り、埋め込み性の良好な素子分離領域を形成することができる。
また、各コーナー部を、丸みを帯びた形状に形成することができるので、各コーナー部において界面準位が発生することを抑制することができ、例えばリーク電流等の発生を抑えることができる。
【発明の効果】
【００２９】
本発明の半導体装置の製造方法によれば、埋め込み性が向上され、また、界面準位によるリーク電流等を抑制できる構成の素子分離領域を形成することができる。
従って、高集積化にも対応することができ、且つ信頼性が向上された半導体装置を製造することが可能になる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して、本発明の実施の形態を説明する。
【００３１】
本発明の半導体装置の製造方法の一実施の形態を説明するにあたり、先ず、この製造方法により形成された半導体装置の構成を、図６を用いて説明する。
なお、図６に示す半導体装置１では、例えば、ｎ−ＭＯＳ型のトランジスタ３Ａ及び３Ｂが、素子分離領域２により分離された構成を示している。また、図６は、素子分離領域２付近のみの断面図を示している。
具体的には、例えば、シリコンからなるＮ型の基板１１中に、Ｐ型のウェル領域９が形成され、このウェル領域９内の所定の位置に、所定の幅Ｄ１を有するトレンチ溝２３と、このトレンチ溝２３の下部に広い幅Ｄ３の部分（風船状の膨らみ）２４が形成されており、このトレンチ溝２３内に酸化膜２６が埋め込まれて、素子分離領域２が形成されている。そして、この素子分離領域２の両側にｎ−ＭＯＳ型のトランジスタ３Ａ及び３Ｂが形成された構成である。なお、トレンチ溝２３の内壁には、内壁酸化膜２５が形成されている。
【００３２】
ｎ−ＭＯＳ型のトランジスタ３Ａ及び３Ｂは、ウェル領域９上にゲート酸化膜１２を介して所定の位置に形成されたゲート電極７と、このゲート電極７の両側で、ウェル領域９内に形成された例えばＮ型の不純物よりなるソース領域４及びドレイン領域５とから構成されている。なお、ゲート電極７の側壁には側壁絶縁膜１０が形成され、ソース領域４及びドレイン領域５の内側にはＬＤＤ領域４Ａ、５Ａが形成されている。
【００３３】
そして、このような構成の半導体装置１においては、素子分離領域２が、次に示すような形状で形成されている。
すなわち、従来の素子分離領域の場合では、その下部の風船状の膨らみでは、図１０に示したように、各コーナー部Ｘが角張った形状に形成されていた。しかし、図６に示す素子分離領域２の場合では、その下部の風船状の膨らみ２４では、各コーナー部Ｘが丸みを帯びた形状に形成されている。
【００３４】
このように、各コーナー部Ｘが丸みを帯びた形状に形成されることにより、トレンチ溝２３及び風船状の膨らみ２４内に酸化膜２６を埋め込む際に、酸化膜２６がコーナー部Ｘに充分に行き渡ることになるので、埋め込み性の良好な素子分離領域２を得ることができる。
また、各コーナー部Ｘが丸みを帯びた形状に形成されるので、各コーナー部Ｘにおいて界面準位の発生が抑制された構成の素子分離領域２を得ることができる。
【００３５】
次に、本発明の半導体装置の製造方法の一実施の形態を、図１〜図５を用いて説明する。
本実施の形態では、図６に示した半導体装置１、特に、その素子分離領域２を製造する方法を示す。なお、図１〜図５では、素子分離領域２付近の断面図を示している。また、図６と対応する部分には同一符号を付している。
先ず、例えば、シリコンからなる基板１１の表面を洗浄した後、この表面を例えば９００℃の条件下で酸化することにより、図１Ａに示すように、基板１１上に、所定の厚さ（例えば３００ｎｍ程度）のゲート酸化膜１２を形成する。
【００３６】
次に、全面にレジスト膜（図示せず）を成膜し、このレジスト膜を公知のリソグラフィ技術を用いてパターニングすることで、図１Ｂに示すように、基板１１の素子分離領域２が形成される位置に対応して、所定の幅Ｄ２の開口１３を有する不純物注入用のレジストマスク１４を形成する。この際、開口幅Ｄ２は、後述する工程で形成される溝（トレンチ溝）２４の開口幅Ｄ１よりも広く形成する。
【００３７】
次に、レジストマスク１４をマスクとして、全面より、例えばＡｓ（砒素）やＰ（リン）等のＮ型の不純物を注入することにより、図１Ｃに示すように、基板１１の底部側（例えば基板１１表面から０．８μｍ付近）に第１のＮ型の不純物領域１５を形成する。なお、Ｎ型の不純物は、例えば５００ｋｅｖのエネルギーでイオン注入することができる。
【００３８】
次いで、レジストマスク１４をマスクとしたまま、全面より、例えばＢ（ホウ素）等のＰ型の不純物をイオン注入することにより、図１Ｄに示すように、先に形成された第１のＮ型の不純物領域１５上にＰ型の不純物領域１６を形成する。なお、Ｐ型の不純物は、例えば４５０ｋｅｖのエネルギーでイオン注入することができる。
【００３９】
次いで、レジストマスク１４をマスクとしたまま、全面より、例えばＡｓやＰ等のＮ型の不純物を再びイオン注入することにより、図２Ｅに示すように、先に形成されたＰ型の不純物領域１６上に第２のＮ型の不純物領域１７を形成する。なお、Ｎ型の不純物は、例えば４００ｋｅｖのエネルギーでイオン注入することができる。
【００４０】
これにより、本実施の形態では、基板１１中において、素子分離領域２が形成される位置の深い領域に、底部側から表面側へと向かって、第１のＮ型の不純物領域１５、Ｐ型の不純物領域１６、第２のＮ型の不純物領域１７が順に積層された、不純物領域３０が形成される。
【００４１】
次に、レジストマスク１４を除去した後、図２Ｆに示すように、ゲート酸化膜１２上の全面に多結晶シリコン膜（ＳｉＯ２膜）１８を形成する。そして、さらに、この多結晶シリコン膜１８上の全面に、例えばＣＶＤ法を用いてシリコン窒化膜（ＳｉＮ膜）１９を形成する。
【００４２】
ここで、多結晶シリコン膜１８は、後述する工程において、トレンチ溝２３及びこのトレンチ溝２３の下部に形成された風船状の膨らみ２４内に形成される内壁酸化膜２５と反応することで、図示せざるも、トレンチ溝２３上部のコーナーエッジ部の落ち込み（所謂コーナーエッジ部が角張った形状になること）を改善して、コーナーエッジ部を、丸みを帯びた形状にすることができる。
すなわち、トレンチ溝２３上部のコーナーエッジ部が角張った形状の場合、この部分に界面準位が発生して、例えばリーク電流等が発生してしまうことが考えられる。しかしながら、コーナーエッジ部が丸みを帯びた形状の場合、この部分での界面準位の発生を抑制することができる。
【００４３】
また、シリコン窒化膜１９は、後述する工程において、酸化膜２６を一旦所定の形状にエッチングする際のエッチングストッパーの働きをするものである。また、この他にも、後述する工程において、多結晶シリコン膜１８、ゲート酸化膜１２、さらには、基板１１を異方性エッチングすることにより、トレンチ溝２３を形成する際のハードマスクとして用いられる。
【００４４】
次に、シリコン窒化膜１９上の全面にレジスト膜（図示せず）を成膜し、このレジスト膜を公知のリソグラフィ技術を用いてパターニングして、図２Ｇに示すように、所定の幅Ｄ１の開口２１を有する、後述するトレンチ溝２３形成用のパターンのレジストマスク２０を形成する。この際、開口幅Ｄ１は、上述した開口幅Ｄ２よりも狭く形成する。
【００４５】
次に、レジストマスク２０をマスクとして、ドライエッチング法を用いて、シリコン窒化膜１９をエッチングすることにより、図３Ｈに示すように、第１の溝（トレンチ溝）２３形成用のマスク１９１を形成する。
この際、エッチングに用いられるガスの条件を選定することで、シリコン窒化膜１９下の多結晶シリコン膜１８等に影響を与えずに、シリコン窒化膜１９のみをエッチングすることができる。なお、エッチングに用いられるガスとしては、例えば、ＣＨＦ３ガス、Ａｒガス、Ｏ２ガス等を用いることができる。
【００４６】
次に、レジストマスク２０を除去した後、シリコン窒化膜よりなるマスク１９１をマスクとして、反応性イオンエッチング法（例えば異方性ドライエッチング法）を用いて、多結晶シリコン膜１８、ゲート酸化膜１２をエッチングし、さらには、基板１１を、不純物領域３０の第１のＮ型の不純物領域１５に達するまで垂直方向にエッチングする。
ここでは、フッ素（Ｆ）や塩素（Ｃｌ）、さらには臭素（Ｂｒ）系の反応性イオンを電界により加速させて照射する方法を用いることができる。
これにより、図３Ｉに示すように、その下部の周囲に不純物領域３０が残存した、所定の深さｈ（例えば基板１１の表面からの深さが０．１〜０．８μｍ）の第１の溝（トレンチ溝）２３を形成することができる。
【００４７】
次に、ダウンフロープラズマ等の等方性のエッチング法を用いて、トレンチ溝２３の下部の周囲に残存する不純物領域３０を選択的にエッチングする。
この際、本実施の形態においては、不純物領域３０は、異なる不純物領域（Ｎ型の不純物領域１５及び１７、Ｐ型の不純物領域１６）が積層された構造となっているので、不純物のエッチングレート差を利用して、不純物領域３０を等方性エッチングすることができる。具体的には、Ｐ型の不純物領域１６、Ｎ型の不純物領域（１５，１７）、不純物が注入されていない領域という順で、エッチングレートが遅くなるような関係を満たすエッチング条件を採用して、不純物領域３０を等方性エッチングする。
【００４８】
このようなエッチング条件は、例えば、エッチングの際に酸素流量を増加したり、エッチングを低圧条件の下で行うことで得ることができる。また、不純物の濃度や注入エネルギー等を制御することにより、さらに細かいレベルでエッチングレートを制御することもできる。
以下、このようなエッチング条件を具体的に示す。
ＥＣＲ型エッチャ
ガス、流量：Ｃｌ２、７２ｓｃｃｍ
ガス、流量：Ｏ２、１５ｓｃｃｍ
圧力：０．４Ｐａ
μ波パワー：４００Ｗ
基板温度：−１０℃
ＲＦパワー・・・８０Ｗ
【００４９】
これにより、エッチング時には、間に挟まれたＰ型の不純物領域１６では、エッチングによる横方向への広がりが大きくなり、このＰ型の不純物領域１６の上下に形成された第１のＮ型の不純物領域１５及び第２のＮ型の不純物領域１７では、エッチングによる横方向への広がりがＰ型の不純物領域１６の場合よりも小さくなる。
従って、等方性エッチング後は、図３Ｊに示すように、トレンチ溝２３の下部に、このトレンチ溝２３の幅Ｄ１よりも広い幅Ｄ３を有し、各コーナー部Ｘが丸みを帯びた形状の風船状の膨らみ２４を形成することができる。
【００５０】
次に、トレンチ溝２３及びその下部の風船状の膨らみ２４の内壁を酸化することにより、例えば５０ｎｍの膜厚の酸化膜（内壁酸化膜）２５を形成する。
この際、この内壁酸化膜２５と上述した多結晶シリコン膜１８とが接触する部分においては反応が生じて、図示せざるも、後述する、最終的に得られる素子分離領域２のトレンチ溝２３上部のコーナーエッチ部が、角張った形状ではなく、丸みを帯びた形状に形成することができる。これにより、角張った部分で界面準位が発生することを抑えることができ、例えば、リーク電流の発生を抑制できる。
【００５１】
次いで、例えばＣＶＤ法を用いて、風船状の膨らみ２４を含んでトレンチ溝２３内に酸化膜２６を埋め込み形成する。
ここでは、例えば、ＳｉＨ４（シラン）とＯ２（酸素）、あるいは、Ｓｉ（ＯＣ２Ｈ５）４（テトラエトキシシラン〔ＴＥＯＳ〕）とＯ３（オゾン）等のガスを流しながら基板１１を、例えば４００℃〜７００℃に加熱して行うことができる。
【００５２】
これにより、図４Ｋに示すように、トレンチ溝２３及びその下部の風船状の膨らみ２４内に、内壁酸化膜２５を間に挟んで、酸化膜２６が埋め込み形成された状態となる。
【００５３】
次に、酸化膜２６上の全面にレジスト膜（図示せず）を成膜し、公知のリソグラフィ技術を用いて、図４Ｌに示すように、所定パターンのレジストマスク２７を形成する。このレジストマスク２７は、後述する工程において、酸化膜２６及び内壁酸化膜２５を一旦所定のパターンにエッチングするためのものである。
【００５４】
次に、レジストマスク２７をマスクとして、例えばドライエッチング法を用いて、シリコン窒化膜よりなるマスク１９１上の酸化膜２６及び内壁酸化膜２５のみをエッチング除去することにより、図４Ｍに示すように、トレンチ溝２３の上部のみ酸化膜２６及び内壁酸化膜２５が残存するようにする。
この際、シリコン窒化膜よりなるマスク１９１がエッチングストッパーとなるように、ドライエッチング法に用いられるガスの条件を選定することで、酸化膜２６及び内壁酸化膜２５下のシリコン窒化膜よりなるマスク１９１等に影響を与えずに、酸化膜２６及び内壁酸化膜２５のみをエッチングすることができる。なお、エッチングに用いられるガスとしては、例えば、Ｃ４Ｆ８ガス、Ａｒガス、Ｃｏガス及びＯ２ガス等を用いることができる。
【００５５】
ここで、酸化膜２６及び内壁酸化膜２５とを、一旦所定のパターンにエッチングするのは、例えば、この工程を除いて、次に説明する、シリコン窒化膜よりなるマスク１９１上に形成された酸化膜２６及び内壁酸化膜２５とを、ＣＭＰ法によりマスク１９１の表面まで除去した場合に、このマスク１９１の表面に、酸化膜２６や内壁酸化膜２５の残渣が形成されてしまうためである。
【００５６】
次に、レジストマスク２７を除去した後、ＣＭＰ法を用いることにより、シリコン窒化膜よりなるマスク１９１上に残った酸化膜２６及び内壁酸化膜２５を除去し、さらには、マスク１９１及び多結晶シリコン膜１８をゲート酸化膜１２の表面までエッチング除去して、図５Ｎに示すように、ゲート酸化膜１２が露出した状態にする。この際、用いられる研磨スラリー材としては、例えばＳｉＯ２、ＣｅＯ２等が挙げられる。
【００５７】
これにより、基板１１中の所定の位置に、その下部の風船状の膨らみ２４において、各コーナー部Ｘが丸みを帯びた形状に形成された素子分離領域２を形成することができる。
【００５８】
次に、図５Ｏに示すように、基板１１中の所定の位置に、例えばＰ型の不純物を注入することによりウェル領域９を形成した後、基板１１上の所定の位置に、ゲート酸化膜１２を介してゲート電極７を形成する。そして、このゲート電極７をマスクとして、Ｎ型の不純物を注入することにより、ウェル領域９の所定の位置にソース領域４及びドレイン領域５を形成する。また、この工程では、側壁絶縁膜１０及びＬＤＤ領域４Ａ及び５Ａも所定の位置に形成する。これにより、ｎ−ＭＯＳ型のトランジスタ３Ａを形成することができる。
【００５９】
そして、この後は、従来公知の方法にしたがい、図５Ｐに示すような各層の配線を形成する。
すなわち、図５Ｐの場合は２層構造の配線となっているので、例えば、基板１１上の全面に層間絶縁膜２９を形成して平坦化処理を行った後、この層間絶縁膜２９のゲート電極７及びソース領域４に対応する位置に、コンタクト用の導電プラグ２７を形成し、さらに、平坦化された層間絶縁膜２９上に１層目となる配線層２８１を形成する。
そして、配線層２８１を含んで全面に再び層間絶縁膜２９を形成して平坦化処理を行った後、所定の位置に導電プラグ２７を形成し、さらに、平坦化された層間絶縁膜２９上に２層目となる配線層２８２を形成する。
この後、配線層２８２を含んで全面に再び層間絶縁膜２９を形成し、この層間絶縁膜２９を平坦化処理する。これにより、２層構造の配線層（第１の配線層２８１及び第２の配線層２８２）を形成する。
なお、本実施の形態では配線層が２層構造（２８１，２８２）場合を示したが、例えば３層、４層、５層、６層、７層と配線層が何層にも増えた場合はこのような工程が繰り返される。
【００６０】
このようにして、素子分離領域２により、隣接するｎ−ＭＯＳ型のトランジスタ３Ａ及び３Ｂ（図示せず）間が分離された構成を有する半導体装置１を得ることができる。
【００６１】
このように、本実施の形態の半導体装置の製造方法によれば、基板１１内の、少なくとも素子分離領域２が形成される位置に、底部側から表面側に向かって、第１のＮ型の不純物領域１５、Ｐ型の不純物領域１６、第２のＮ型の不純物領域１７を順に積層することにより不純物領域３０を形成するようにしたので、この後に、Ｐ型の不純物領域１５、Ｎ型の不純物領域（１５，１７）、不純物が注入されていない領域という順で、エッチングレートが遅くなるような関係を満たすエッチング条件を採用して不純物領域３０を等方性エッチングした際は、間に挟まれたＰ型の不純物領域１６では、エッチングによる横方向への広がりを大きく、このＰ型の不純物領域１６の上下に形成されたＮ型の不純物領域（１５，１７）では、エッチングによる横方向への広がりをＰ型の不純物領域１６の場合よりも小さくすることができる。
【００６２】
これにより、等方性のエッチング後に、トレンチ溝２３の下部に形成されるトレンチ溝２３の幅Ｄ１よりも広い幅Ｄ３を有する風船状の膨らみ２４においては、各コーナー部Ｘを、角張った形状ではなく丸みを帯びた形状に形成することができる。
従って、この後に、トレンチ溝２３とこのトレンチ溝２３の下部の風船状の膨らみ２４内に酸化膜２６を埋め込んだ際は、酸化膜２６が各コーナー部Ｘに充分に行き渡ることになり、埋め込み性の良好な素子分離領域２を形成することができる。
また、埋め込み性の良好な素子分離領域２が得られることにより、素子分離能力が向上するので、例えばデバイスの微細化（高集積化）にも対応することが可能になる。
また、各コーナー部Ｘが丸みを帯びた形状で、従来のように角張った形状ではないので、各コーナー部Ｘにおいて、界面準位が発生することを抑制することができ、例えばリーク電流等の発生を抑えることができる。
【００６３】
また、従来のように、例えばＰ型の不純物領域のみからなる不純物領域を形成し、単にこの不純物領域を等方性エッチングした場合と比べると、トレンチ溝２３の下部に形成される風船状の膨らみ２４の幅Ｄ３が埋め込み可能な範囲を超えて広がり過ぎることを抑えることができる。このような点においても、酸化膜２６を充分に充填させることができ、埋め込み性の良好な素子分離領域２を形成することができる。
【００６４】
また、従来のように、例えばＮ型の不純物のみからなる不純物領域を形成し、単にこの不純物領域を等方性エッチングした場合と比べると、トレンチ溝２３の下部に形成される風船状の膨らみ２４の幅を充分に広げることができる。これにより、素子形成領域が拡大されるので、このような点においても高集積化に対応することが可能になる。また、寄生のＭＯＳ型のトランジスタ等が形成される虞のない構成の素子分離領域２を形成することができる。
【００６５】
上述した実施の形態では、素子分離領域２が、ｎ−ＭＯＳ型のトランジスタ３Ａ及び３Ｂを有する半導体装置に用いられた場合を説明したが、この他にも、例えば、ロジックＩＣやＤＲＡＭ等を有する半導体装置にも用いられる場合も考えられる。
【００６６】
なお、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００６７】
【図１】Ａ〜Ｄ  本発明の半導体装置の製造方法の一実施の形態を示す製造工程図（その１）である。
【図２】Ｅ〜Ｇ  本発明の半導体装置の製造方法の一実施の形態を示す製造工程図（その２）である。
【図３】Ｈ〜Ｊ  本発明の半導体装置の製造方法の一実施の形態を示す製造工程図（その３）である。
【図４】Ｋ〜Ｍ  本発明の半導体装置の製造方法の一実施の形態を示す製造工程図（その４）である。
【図５】Ｎ〜Ｐ  本発明の半導体装置の製造方法の一実施の形態を示す製造工程図（その５）である。
【図６】図１〜図５に示す製造工程で製造された半導体装置の要部の概略断面図である。
【図７】従来の素子分離領域の問題点を示す説明図（その１）である。
【図８】従来の素子分離領域の問題点を示す説明図（その２）である。
【図９】Ａ〜Ｄ  図８に示す素子分離領域の製造工程図である。
【図１０】図８の素子分離領域の拡大断面図である。
【符号の説明】
【００６８】
１・・・半導体装置、２・・・素子分離領域、４・・・ソース領域、５・・・ドレイン領域、７・・・ゲート電極、９・・・ウェル領域、１１・・・基板、１２・・・ゲート酸化膜、１３・・・開口、１４，２０・・・レジストマスク、１５・・・第１のＮ型の不純物領域、１６・・・Ｐ型の不純物領域、１７・・・第２のＮ型の不純物領域、１８・・・多結晶シリコン膜、１９・・・シリコン窒化膜、２２・・・マスク、２３・・・溝（トレンチ溝）、２４・・・風船状の膨らみ、２５・・・内壁酸化膜、２６・・・酸化膜
【図１】
2005116983.tif 000003
【図２】
2005116983.tif 000004
【図３】
2005116983.tif 000005
【図４】
2005116983.tif 000006
【図５】
2005116983.tif 000007
【図６】
2005116983.tif 000008
【図７】
2005116983.tif 000009
【図８】
2005116983.tif 000010
【図９】
2005116983.tif 000011
【図１０】
2005116983.tif 000012