(57)【要約】【課題】  表示する画像の質を向上させることができる電気光学装置、電気光学装置の製造方法および電気光学装置を用いた電子機器を提供する。【解決手段】  支持基板１０と、支持基板１０上に形成される画素電極９ａと、支持基板１０と画素電極９ａとの間に形成され、少なくとも素子３０を形成する半導体層１ａと、画素電極９ａおよび素子３０に電気的に接続された容量７０と、を有し、容量７０が半導体層１ａの下部に形成されていることを特徴とする。【選択図】  図３
2005227355.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、前記支持基板上に形成される画素電極と、前記支持基板と前記画素電極との間に形成され、少なくとも素子を形成する半導体層と、前記画素電極および前記素子に電気的に接続された容量と、を有し、
前記容量が、前記半導体層の下部に形成されていることを特徴とする電気光学装置。
【請求項２】
前記支持基板が絶縁性を有する支持基板であって、
前記支持基板に前記半導体層が貼り合わされていることを特徴とする請求項１記載の電気光学装置。
【請求項３】
前記半導体層が単結晶半導体層であって、
前記支持基板に前記半導体層が貼り合わされていることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記支持基板と前記容量との間に、前記素子が形成された半導体層に光が入射するのを遮る遮光膜が形成されていることを特徴とする請求項１から３のいずれかに記載の電気光学装置。
【請求項５】
前記容量が、誘電体と前記誘電体を介して対向する一対の容量電極とからなり、
前記遮光膜が、前記一対の容量電極の少なくとも一方の容量電極を構成することを特徴とする請求項１から４のいずれかに記載の電気光学装置。
【請求項６】
前記素子が形成された層と前記画素電極が形成された層との間に、前記素子と前記画素電極と前記容量とを電気的に接続する中継層が形成され、
前記中継層には、遮光性を有する層が含まれていることを特徴とする請求項１から５のいずれかに記載の電気光学装置。
【請求項７】
絶縁性を有する支持基板の上に、一対の容量電極および前記一対の容量電極間に配置された誘電体からなる容量を形成し、
前記容量が形成された前記支持基板に半導体層を貼り合わせ、
前記半導体層に素子を形成し、
前記素子と前記容量とを電気的に接続させ、
前記素子と前記容量とに電気的に接続するように画素電極を形成することを特徴とする電気光学装置の製造方法。
【請求項８】
前記支持基板の上に、前記素子に入射する光を遮光する遮光膜を形成し、
前記遮光膜の上に前記容量を形成することを特徴とする請求項７記載の電気光学装置の製造方法。
【請求項９】
請求項１から請求項６のいずれかに記載の電気光学装置、または請求項７または請求項８に記載の電気光学装置の製造方法により製造された電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の製造方法および電子機器に関する。
【背景技術】
【０００２】
従来、単結晶シリコン基板（あるいは石英基板）上に埋め込みシリコン酸化膜と単結晶シリコン層とが順次積層された構造のＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板が知られている。このような構成のＳＯＩ基板を用いて単結晶シリコン層にトランジスタ集積回路を作り込む場合、各トランジスタを相互に絶縁分離する方法の１つとしてメサ型分離法がある。この分離法は、トランジスタを形成する領域を除いた領域の単結晶シリコン層を全て除去する方法であり、製造が容易かつ分離領域も狭くできるといった特徴を有しているため多用されている。また、このようにして分離形成された単結晶シリコン層を用いたトランジスタは、各種電気光学装置におけるスイッチング素子などとして好適に用いられている（例えば、特許文献１参照。）。
【特許文献１】特開２００３−２８００２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述した特許文献１においては、蓄積容量は薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴと表記する）の層と画素電極の層との間の層に形成されている。そのため、蓄積容量には、蓄積容量とＴＦＴとのコンタクト領域や蓄積容量と画素電極とのコンタクト領域などを形成するための凹み部を形成する必要があった。その結果、この電気光学装置としては蓄積容量を大きくすることが困難となり、蓄積容量の不足からフリッカーが発生する恐れがあった。
【０００４】
本発明は、上記の課題を解決するためになされたものであって、表示する画像の質を向上させることができる電気光学装置、電気光学装置の製造方法および電気光学装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の電気光学装置は、支持基板と、支持基板上に形成される画素電極と、支持基板と画素電極との間に形成され、少なくとも素子を形成する半導体層と、画素電極および素子に電気的に接続された容量と、を有し、容量が半導体層の下部に形成されていることを特徴とする。
【０００６】
すなわち、本発明の電気光学装置は、容量が半導体層の下部に形成されているため、容量と画素電極とのコンタクト領域を形成するための凹み部などを、容量に形成する必要がなくなる。そのため、画素電極が形成されていない領域（遮光領域）全体に容量を形成することができ、容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
【０００７】
上記の構成を実現するために、より具体的には、支持基板が絶縁性を有する支持基板であって、支持基板に前記半導体層が貼り合わされていてもよい。
この構成によれば、絶縁性の支持基板に半導体層を貼り合わせた基板を用いた電気光学装置であっても、容量を大きく形成することができ、容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
【０００８】
上記の構成を実現するために、より具体的には、半導体層が単結晶半導体層であって、支持基板に前記半導体層が貼り合わされていてもよい。
この構成によれば、支持基板に単結晶半導体層を貼り合わせた基板を用いた電気光学装置であっても、容量を大きく形成することができ、容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
【０００９】
また、容量が半導体層の下部に形成されているので、支持基板に半導体層を貼り合わせる前に容量を形成しておくことができる。そのため、支持基板に半導体層を貼り合わせる前に高い温度の熱処理を施すことができる。その結果、以下の２つの利点が得られる。
第１に容量を形成するのに必要とされる高い温度による熱処理を施すことができ、容量に蓄積できる電荷の低下を防止することができる。そのため、容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
第２に支持基板と半導体層との熱膨張係数の違いによって発生する半導体層の格子スリップなどの欠陥発生を防止することができる。その結果、例えば素子が薄膜トランジスタの場合、スイッチ機能不良などの不良品発生率を低下させることができる。
【００１０】
上記の構成を実現するために、より具体的には、支持基板と容量との間に、素子が形成された半導体層に光が入射するのを遮る遮光膜が形成されていてもよい。
この構成によれば、例えば素子が薄膜トランジスタの場合、遮光膜が形成されることにより、薄膜トランジスタに光リーク電流が流れるのを防止することができる。そのため、縦クロストークの発生を防止することができ、表示する画像の質を向上させることができる。
【００１１】
上記の構成を実現するために、より具体的には、容量が、誘電体と誘電体を介して対向する一対の容量電極とからなり、遮光膜が一対の容量電極の少なくとも一方の容量電極を構成してもよい。
この構成によれば、例えば素子が薄膜トランジスタの場合、遮光膜が一対の容量電極の少なくとも一方の容量電極を構成しているため、薄膜トランジスタに光リーク電流が流れるのを防止することができる。そのため、縦クロストークの発生を防止することができ、表示する画像の質を向上させることができる。
【００１２】
上記の構成を実現するために、より具体的には、素子が形成された層と画素電極が形成された層との間に、素子と画素電極と容量とを電気的に接続する中継層が形成され、中継層には遮光性を有する層が含まれていてもよい。
この構成によれば、素子が形成された層と画素電極が形成された層との間に、遮光性を有する層が含まれた中継層が形成されているため、画素電極側から素子へ入射する光を遮光することができる。例えば素子が薄膜トランジスタの場合、薄膜トランジスタに光リーク電流が流れるのを防止することができるため、縦クロストークの発生を防止することができ、表示する画像の質を向上させることができる。
【００１３】
本発明の電気光学装置の製造方法は、絶縁性を有する支持基板の上に、一対の容量電極および一対の容量電極間に配置された誘電体からなる容量を形成し、容量が形成された支持基板に半導体層を貼り合わせ、半導体層に素子を形成し、素子と容量とを電気的に接続させ、素子と容量とに電気的に接続するように画素電極を形成することを特徴とする。
【００１４】
すなわち、本発明の電気光学装置の製造方法は、支持基板と素子との間に容量を形成しているため、容量と画素電極とのコンタクト領域を形成するための凹み部などを、容量に形成する必要がなくなる。そのため、画素電極が形成されていない領域（遮光領域）全体に容量を形成することができ、容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
【００１５】
また、支持基板の上に容量を形成した後に、支持基板に半導体層を貼り付けているため、誘電体の形成に必要な高温の熱処理を行うことができる。その結果、以下の２つの利点が得られる。
第１に誘電体を形成するのに必要とされる高い温度による熱処理を施すことができ、容量に蓄積できる電荷の低下を防止することができる。そのため、容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
第２に支持基板と半導体層との熱膨張係数の違いによって発生する半導体層の格子スリップなどの欠陥発生を防止することができる。その結果、例えば素子が薄膜トランジスタの場合、スイッチ機能不良などの不良品発生率を低下させることができる。
【００１６】
上記の構成を実現するために、より具体的には、支持基板の上に、素子に入射する光を遮光する遮光膜を形成し、遮光膜の上に容量を形成してもよい。
この構成によれば、支持基板と素子との間に遮光膜を形成することができるため、支持基板側から素子へ入射する光を遮光することができる。その結果、例えば素子が薄膜トランジスタの場合、薄膜トランジスタに光リーク電流が流れるのを防止することができる。そのため、縦クロストークの発生を防止することができ、表示する画像の質を向上させることができる。
【００１７】
本発明の電子機器は、上記本発明の電気光学装置、または上記本発明の電気光学装置の製造方法により製造された電気光学装置を備えたことを特徴とする電子機器。
【００１８】
すなわち、本発明の電子機器は、上記本発明の電気光学装置、または上記本発明の電気光学装置の製造方法により製造された電気光学装置を備えているため、容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
【発明を実施するための最良の形態】
【００１９】
〔液晶表示装置〕
〔第１の実施の形態〕
以下、本発明における第１の実施の形態について図１から図５を参照して説明する。
図１は、液晶表示装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図３は、図２のＡ−Ａ´断面図である。また、各図においては、各層・各部材を図面上で認識可能な程度の大きさとするため、各層・各部材ごとに縮尺を異ならせてある。
図１において、液晶表示装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと画素電極９ａをスイッチング制御するためのＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、素子）３０とが形成されており、画像信号が供給されるデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。
【００２０】
データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給されてもよいし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給されるようにしてもよい。
また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、走査線３ａには、走査信号Ｇ１、Ｇ２、・・・、Ｇｍが、この順に線順次で印加されるように構成されている。
画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけ閉じることにより、画像信号Ｓ１、Ｓ２、・・・、Ｓｎが、データ線６ａから画素電極９ａに書き込まれている。
【００２１】
画素電極９ａに書き込まれた画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、画素電極９ａに印加される電圧レベルに応じて分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。そのため、液晶表示装置からは画像信号に応じたコントラストをもつ光（画像）が出射される。
なお、この液晶表示装置がノーマリーホワイトモードを採用しているのであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードを採用しているのであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加するように構成されている。
【００２２】
また、画素電極９ａと対向電極との間に形成される液晶容量と並列となるように蓄積容量（容量）７０が形成されている。蓄積容量７０は走査線３ａに並んで設けられるとともに、後述するように、固定電位側容量電極が含まれるとともに定電位に固定された容量線３００が含まれるように構成されている。
【００２３】
以下では、上記データ線６ａ、走査線３ａ、ＴＦＴ３０等による、上述のような回路動作が実現される液晶表示装置の構成について、図２および図３を参照して説明する。
液晶表示装置は、図３に示すように、データ線６ａ、走査線３ａ、ＴＦＴ３０等が形成されているＴＦＴアレイ基板（支持基板）１０と、これに対向配置される対向基板２０と、ＴＦＴアレイ基板１０および対向基板２０に挟持されている液晶層５０とから概略構成されている。
ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板などから形成されており、対向基板２０は、例えばガラス基板や石英基板など、透光性を有する材料から形成されている。
【００２４】
ＴＦＴアレイ基板１０上には、図３に示すように、下から順に第１下地絶縁膜１２ａ、第２下地絶縁膜１２ｂ、第１層間絶縁膜４１、第２層間絶縁膜４２、第３層間絶縁膜４３が設けられている。そして、ＴＦＴアレイ基板１０と第１下地絶縁膜１２ａとの間には下側遮光膜（遮光膜）１１ａが設けられ、第１下地絶縁膜１２ａと第２下地絶縁膜１２ｂとの間には蓄積容量７０が設けられ、第２下地絶縁膜１２ｂと第１層間絶縁膜４１との間にはＴＦＴ３０および走査線３ａが設けられている。第１層間絶縁膜４１と第２層間絶縁膜４２との間には中継層７１が設けられ、第２層間絶縁膜４２と第３層間絶縁膜４３との間にはデータ線６ａが形成されている。
【００２５】
第３層間絶縁膜４３の上には、図３に示すように、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。
画素電極９ａは、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜等の透明導電性膜から形成され、配向膜１６は、例えばポリイミド膜等の透明な有機膜から形成されている。また、前記画素電極９ａは、図２に示すように、ＴＦＴアレイ基板１０上にマトリクス状に複数設けられており（点線部９ａ´により輪郭が示されている）、画素電極９ａの縦横の境界に各々沿ってデータ線６ａおよび走査線３ａが設けられている。
データ線６ａは、アルミニウム膜等の金属膜あるいは合金膜から形成されている。走査線３ａは、半導体層（単結晶半導体層）１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ´に対向するように配置されており、走査線３ａはゲート電極として機能する。すなわち、走査線３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に走査線３ａの本線部がゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００２６】
ＴＦＴ３０は、図３に示すように、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有している。その構成要素としては、上述したようにゲート電極として機能する走査線３ａと、単結晶シリコン層からなり走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´と、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２と、半導体層１ａにおける低濃度ソース領域１ｂと、低濃度ドレイン領域１ｃと、高濃度ソース領域１ｄと、高濃度ドレイン領域１ｅとを備えている。
【００２７】
中継層７１は、複数の導電性材料からなる層、例えば、ポリシリコンからなる層と、遮光性を有するタングステンシリサイド（ＷＳｉ）からなる層から形成されている。中継層７１は、ＷＳｉ層を含むことにより、ＴＦＴ３０の上側において入射光からＴＦＴ３０を遮光する遮光層としての機能をもつ。
中継層７１は、後述するコンタクトホール８３、８５、８６を介して、ＴＦＴ３０の高濃度ドレイン領域１ｅ、画素電極９ａおよび蓄積容量７０に電気的に接続されるように形成されている。また、中継層７１は、図２に示すように平面的に見ると、走査線３ａの形成領域と重なるように形成されている。
より具体的には中継層７１は、走査線３ａに沿って延びる本線部と、図中、データ線６ａと交差する各個所からデータ線６ａに沿って上方にそれぞれ突出した突出部を備えている。
【００２８】
第２層間絶縁膜４２および第３層間絶縁膜４３には、図３に示すように、第２層間絶縁膜４２および第３層間絶縁膜４３を貫通するようにコンタクトホール８５が穿設されている。
第１層間絶縁膜４１および第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１が穿設されている。
また、第１層間絶縁膜４１には、高濃度ドレイン領域１ｅと中継層７１とを電気的に接続するコンタクトホール８３が穿設されている。
第２下地絶縁膜１２ｂおよび第１層間絶縁膜４１には、中継層７１と蓄積容量７０とを電気的に接続するコンタクトホール８６が穿設されている。
第１下地絶縁層１２ａには、蓄積容量７０と下側遮光膜１１ａとを電気的に接続するコンタクトホール８７が穿設されている。
【００２９】
ＴＦＴ３０の下側領域には、図２および図３に示すように、蓄積容量７０が形成されている。蓄積容量７０は、画素電位側容量電極として働く画素側電極（容量電極）７２と、固定電位側容量電極として働く固定側電極（容量電極）７３とが、誘電体７５を介して対向配置されることにより形成されている。蓄積容量７０は、より具体的には、走査線３ａに沿って延びる本線部と、図２中、データ線６ａと交差する各個所からデータ線６ａに沿って上方にそれぞれ突出した突出部を備えている。
【００３０】
画素側電極７２は導電性を有するポリシリコン層から形成されるとともに、前述したコンタクトホール８６を介して、中継層７１と電気的に接続されている。固定側電極７３はポリシリコン層から形成されるとともに、前述したコンタクトホール８７を介して、後述する下側遮光膜１１ａと電気的に接続されている。なお、画素側電極７２および固定側電極７３は、前述のようにポリシリコン層から形成されてもよいし、画素側電極７２および固定側電極７３の少なくとも一方がＷＳｉ層から形成されてもよい。ＷＳｉ層は遮光性を有するため、ＷＳｉ層から画素側電極７２および固定側電極７３の少なくとも一方を形成することにより、図中下側からＴＦＴ３０への光の入射をより確実に遮光することができる。
誘電体膜７５は、図３に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成されている。
【００３１】
蓄積容量７０の下側領域には、図２および図３に示すように、ＷＳｉ層からなる下側遮光膜１１ａが設けられている。下側遮光膜１１ａは、格子状にパターニングされており、これにより各画素の開口領域を規定している。
なお、開口領域の規定は、図２中縦方向に延びるデータ線６ａと図２中横方向に延びる中継層７１とが相交差して形成されることによっても、なされている。
また、下側遮光膜１１ａは容量線３００としての役割も果たしており、好ましくは、画素電極９ａが配置された画像表示領域１０ａ（図４参照）からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、データ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でもよい。
【００３２】
対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、前述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜から形成されており、配向膜２２は、例えばポリイミド膜等の透明な有機膜からなっている。
【００３３】
（液晶表示装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図４および図５を参照して説明する。なお、図４は、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板２０の側からみた平面図であり、図５は図４のＨ−Ｈ´断面図である。
液晶表示装置は、図４および図５に示すように、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３４】
シール材５２は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材５２中には、液晶表示装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置であれば、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバ、あるいはガラスビーズ等のギャップ材（スペーサ）が散布されている。あるいは、液晶表示装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層５０中に含まれてもよい。
【００３５】
シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１および外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定のタイミングで供給することにより、走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する二辺に沿って設けられている。なお、走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでもよいことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。
【００３６】
ＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナ部の少なくとも一箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。
【００３７】
ＴＦＴアレイ基板１０上には、図５に示すように、画素電極９ａ上に配向膜が形成されている。他方、対向基板２０上には、対向電極２１のほか、最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマテッィク液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３８】
上記の構成によれば、蓄積容量７０がＴＦＴ３０の下部に形成されているため、蓄積容量７０と画素電極９ａとのコンタクトホール８５を形成するための凹み部などを、蓄積容量７０に形成する必要がなくなる。そのため、画素電極９ａが形成されていない領域（遮光領域）全体に蓄積容量７０を形成することができ、蓄積容量７０の容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
【００３９】
ＴＦＴ３０の下部に遮光膜１１ａが形成されているため、ＴＦＴアレイ基板１０側からＴＦＴ３０へ入射する光を遮光することができる。その結果、ＴＦＴ３０に光リーク電流が流れるのを防止することができ、縦クロストークの発生を防止することができ、表示する画像の質を向上させることができる。
【００４０】
ＴＦＴ３０が形成された層と画素電極９ａが形成された層との間に、遮光性を有するＷＳｉ層が含まれた中継層７１が形成されているため、画素電極９ａ側からＴＦＴ３０へ入射する光を遮光することができる。その結果、ＴＦＴ３０に光リーク電流が流れるのを防止することができるため、縦クロストークの発生を防止することができ、表示する画像の質を向上させることができる。
【００４１】
（液晶表示装置の製造方法）
以下では、上述した液晶表示装置の製造方法について、図６から図８を参照しながら説明する。
まず図６（ａ）では、シリコン基板、石英基板、ガラス基板等の基板すなわちＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおいてＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。
【００４２】
このように処理されたＴＦＴアレイ基板１０の全面に、ＷＳｉを１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚に積層させて遮光層を形成する。その後、フォトリソグラフィおよびエッチングにより、下側遮光膜１１ａを所定のパターンに形成する。
続いて、下側遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第１下地絶縁膜１２ａを形成する。
次に、第１下地絶縁膜１２ａの表面をＣＭＰ（化学的機械研磨）法などの方法を用いて研磨し、図６（ａ）に示すように、第１下地絶縁膜１２ａの表面を平坦化する。
【００４３】
そして、図６（ｂ）に示すように、第１下地絶縁膜１２ａにコンタクトホール８７をエッチングなどの公知の方法を用いて穿設する。その後、第１下地絶縁膜１２ａの上にポリシリコン膜を成膜し、フォトリソグラフィおよびエッチングにより、固定側電極７３を所定のパターンに形成する。
続いて、固定側電極７３および第１下地絶縁膜１２ａの上に、ＨＴＯ膜等の酸化シリコン膜あるいは窒化シリコン膜等を、例えば膜厚５〜２００ｎｍ程度の比較的薄い膜厚に形成することにより誘電体膜７５を形成する。
誘電体膜７５の上に、さらにポリシリコン膜を成膜し、フォトリソグラフィおよびエッチングにより、画素側電極７２を所定のパターンに形成し、蓄積容量７０を形成する。なお、誘電体膜７５には９５０℃の熱処理を施し、焼き締めることにより、蓄積容量７０に蓄積できる電荷を増やすことができる。
【００４４】
そして、図６（ｃ）に示すように、画素側電極７２および誘電体膜７５の上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第２下地絶縁膜１２ｂを形成する。
次に、第２下地絶縁膜１２ｂの表面をＣＭＰ法などの方法を用いて研磨し、第２下地絶縁膜１２ｂの表面を平坦化する。
【００４５】
次に、図７から図８に基づいて、第２下地絶縁膜１２ｂが形成されたＴＦＴアレイ基板１０の上にＴＦＴ３０などを製造する方法について説明する。なお、図７から図８は、各工程におけるＴＦＴアレイ基板の一部分を、図３に示した液晶パネルの断面図に対応させて示す工程図である。
図７（ａ）は、図６（ｂ）の一部分を取り出して異なる縮尺で示す図である。図７（ｂ）に示すように、図７（ａ）に示した表面が平坦化された下地絶縁膜１２を有するＴＦＴアレイ基板１０と、単結晶シリコン基板２０６ａとの貼り合わせを行う。
【００４６】
貼り合わせに用いる単結晶シリコン基板２０６ａの厚さは例えば６００μｍであり、予め単結晶シリコン基板２０６ａのＴＦＴアレイ基板１０と貼り合わせる側の表面には、酸化膜層２０６ｂが形成されているとともに、水素イオン（Ｈ＋）が、例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０１６／ｃｍ２にて注入されている。酸化膜層２０６ｂは、単結晶シリコン基板２０６ａの表面を０．０５〜０．８μｍ程度酸化することにより形成される。
貼り合わせ工程は、例えば３００℃で２時間熱処理することにより２枚の基板を直接貼り合わせる方法を採用することができる。
【００４７】
また、貼り合わせ強度をさらに高めるためには、熱処理温度を上げて４５０℃程度にする必要があるが、石英などからなるＴＦＴアレイ基板１０の熱膨張係数と単結晶シリコン基板２０６ａの熱膨張係数との間には大きな差があるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、製造されるＴＦＴアレイ基板１０の品質が劣化する恐れがある。クラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板２０６ａを、ウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くし、その後、さらに高温の熱処理を行うことが望ましい。例えば、８０℃のＫＯＨ水溶液を用いて単結晶シリコン基板２０６ａの厚さが１５０μｍとなるようにエッチングし、その後、ＴＦＴアレイ基板１０との貼り合わせを行い、さらに４５０℃にて再び熱処理することにより貼り合わせ強度を高めることが望ましい。
【００４８】
次に、図７（ｃ）に示すように、貼り合わせた単結晶シリコン基板２０６ａの貼り合わせ面側の酸化膜２０６ｂと単結晶シリコン層２０６を残したまま、単結晶シリコン基板２０６ａをＴＦＴアレイ基板１０から剥離（分離）するための熱処理を行う。
この基板の剥離現象は、単結晶シリコン基板２０６ａ中に導入された水素イオンによって、単結晶シリコン基板２０６ａの表面近傍のある層でシリコンの結合が分断されるために生じるものである。ここでの熱処理は、例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行うことができる。この熱処理により、貼り合わせた単結晶シリコン基板２０６ａがＴＦＴアレイ基板１０から分離し、ＴＦＴアレイ基板１０の表面上には約２００ｎｍ±５ｎｍ程度の単結晶シリコン層２０６が形成される。
【００４９】
単結晶シリコン層２０６の膜厚については、前述した単結晶シリコン基板２０６ａに対して行う水素イオン注入の加速電圧を変えることにより、例えば１０ｎｍ〜３０００ｎｍの範囲で任意に形成することができる。
なお、薄膜化した単結晶シリコン層２０６は、ここに述べた方法以外に、単結晶シリコン基板の表面を研磨して膜厚を３〜５μｍとした後、ＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法によってその膜厚を０．０５〜０．８μｍ程度までエッチングして仕上げる方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を、多孔質シリコン層の選択エッチングによって貼り合わせ基板上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）法によっても得ることができる。
【００５０】
さらに、下地絶縁膜１２と単結晶シリコン層２０６との密着性を高め、貼り合わせ強度を高めるためには、ＴＦＴアレイ基板１０と単結晶シリコン層２０６とを貼り合わせた後に、急速熱処理法（ＲＴＡ）などにより加熱することが望ましい。加熱温度としては、６００℃〜１２００℃、望ましくは酸化膜の粘度を下げ、原子的に密着性を高めるため１０５０℃〜１２００℃で加熱することが望ましい。
次に、図７（ｄ）に示すように、フォトリソグラフィ工程、エッチング工程等によるメサ型分離法により、所定パターンの半導体層１ａを形成する。なお、前記素子分離工程については、周知のＬＯＣＯＳ分離法やトレンチ分離法を用いてもよい。
【００５１】
次に、図８（ａ）に示すように、半導体層１ａを熱酸化すること等により、ゲート絶縁膜２を形成する。ここで、半導体層１ａを熱酸化させてゲート絶縁膜２を形成する際の熱処理温度は、８５０℃以下となるように制御されている。
この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約５０ｎｍの厚さとなり、ゲート絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【００５２】
次に、図８（ｂ）に示すように、減圧ＣＶＤ法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積し、さらにＰ（リン）を熱拡散して、このポリシリコン膜を導電化した後、フォトリソグラフィ工程、エッチング工程等により、所定パターンを有する走査線３ａを画像表示領域１０ａ内に形成する。
次に、低濃度および高濃度の２段階で不純物イオンをドープすることにより、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅ（図３参照）を含む、ＬＤＤ構造の画素スイッチング用ＴＦＴ３０の半導体層１ａを画像表示領域内に形成する。
【００５３】
例えば、半導体層１ａにＰチャネルのＬＤＤ領域を形成する場合には、まず、ＢなどのIII 族元素のドーパント（不純物）を低濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、３×１０１３／ｃｍ２のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域および低濃度ドレイン領域を形成する。その後、同じくＢなどのIII 族元素のドーパントを高濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、２×１０１５／ｃｍ２のドーズ量にて）ドープし、Ｐチャネルの高濃度ソース領域および高濃度ドレイン領域を形成する。または、ＰチャネルのＬＤＤ領域を形成する場合には、まず、ＰなどのＶ族元素のドーパント（不純物）を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０１２／ｃｍ２のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域および低濃度ドレイン領域を形成する。その後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０１５／ｃｍ２のドーズ量にて）ドープし、Ｎチャネルの高濃度ソース領域および高濃度ドレイン領域を形成する。
【００５４】
次に、図８（ｃ）に示すように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第１層間絶縁膜４１を形成する。
続いて、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、さらにリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化して中継層７１を形成する。そして減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる誘電体膜７５を膜厚５０ｎｍ程度の比較的薄い厚さに堆積した後、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、ＭｏおよびＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより容量線３００を形成する。これらにより、画像表示領域１０ａ内に、蓄積容量７０を形成する。
【００５５】
その後、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する。
続いて、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホールを開孔した後、第２層間絶縁膜４２上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィおよびエッチングにより、所定パターンを有するデータ線６ａを画像表示領域１０ａ内に形成する。
【００５６】
次に、図８（ｄ）に示すように、例えば、常圧又は減圧ＣＶＤ法を用いて、酸化シリコン膜を、各画素の開口領域に位置する第２層間絶縁膜４２の表面とデータ線６ａの表面との段差よりも、厚い膜厚となるように第３層間絶縁膜４３を成膜する。
次に、図８（ｅ）に示すように、第３層間絶縁膜４３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８５を開孔する。
【００５７】
その後、第３層間絶縁膜４３上に、スパッタ処理等によりＩＴＯ膜を形成する。そして、このＩＴＯ膜に対して、フォトリソグラフィおよびエッチングを行うことにより、画素電極９ａを形成する。その後、この上にポリイミド系の配向膜の塗布液を塗布し、さらに所定のプレティルト角を持つようにかつ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。
以上のようにして、ＴＦＴアレイ基板１０の上にＴＦＴ３０や蓄積容量７０などが製造される。
【００５８】
次に、対向基板２０の製造方法およびＴＦＴアレイ基板１０と対向基板２０とから液晶パネルを製造する方法について説明する。
図３および図５に示した対向基板２０については、対向基板２０としてガラス基板等の光透過性基板を用意し、対向基板２０の表面上に、周辺見切りとしての遮光膜５３を形成する。周辺見切りとしての遮光膜５３は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。なお、これらの遮光膜５３は、前記の金属材料の他、カーボンやＴｉなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
【００５９】
その後、スパッタリング法などによって対向基板２０の表面上の全面に、ＩＴＯ等の透明導電性薄膜を約５０〜２００ｎｍの厚さに堆積し、対向電極２１を形成する。さらに、対向電極２１の表面上の全面にポリイミドなどの配向膜の塗布液を塗布し、その後、所定のプレティルト角を持つように、かつ所定方向にラビング処理を施すこと等により、配向膜２２を形成する。
以上のようにして、対向基板２０が製造される。
【００６０】
最後に、前述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６および２２が互いに対向するようにシール材５２によって貼り合わせる。そして、真空吸引法などの方法により、両基板間の空間に例えば複数種類のネマティック液晶を混合してなる液晶を吸引し、所定の厚みを有する液晶層５０を形成する。これにより、前記構造の液晶パネルが得られる。
【００６１】
上記の製造方法によれば、ＴＦＴアレイ基板１０の上に蓄積容量７０を形成した後に、ＴＦＴアレイ基板１０に半導体層１ａを貼り付けているため、誘電体膜７５の形成に必要な高温の熱処理を行うことができる。その結果、以下の２つの利点が得られる。
第１に誘電体膜７５を形成するのに高い温度による熱処理を施し、焼き締めることができ、蓄積容量７０に蓄積できる電荷の低下を防止することができる。そのため、蓄積容量７０の容量不足から起きるフリッカーの発生を防止し、表示する画像の質を向上させることができる。
第２にＴＦＴアレイ基板１０と半導体層１ａとの熱膨張係数の違いによって発生する半導体層１ａの格子スリップなどの欠陥発生を防止することができる。その結果、ＴＦＴ３０のスイッチ機能不良などの不良品発生率を低下させることができる。
【００６２】
〔第２の実施の形態〕
次に、本発明の第２の実施形態について図９を参照して説明する。
本実施の形態における液晶表示装置の基本構成は、第１の実施の形態と同様であるが、第１の実施の形態とは、蓄積容量の構成が異なっている。よって、本実施の形態においては、図９を用いて蓄積容量周辺のみを説明し、ＴＦＴ等の説明を省略する。
図９は、本実施の形態における液晶表示装置の断面図である。
【００６３】
ＴＦＴアレイ基板１０上には、図９に示すように、下から順に下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２、第３層間絶縁膜４３が設けられている。そして、ＴＦＴアレイ基板１０と下地絶縁膜１２との間には蓄積容量７０が設けられ、下地絶縁膜１２と第１層間絶縁膜４１との間にはＴＦＴ３０および走査線３ａが設けられている。第１層間絶縁膜４１と第２層間絶縁膜４２との間には中継層７１が設けられ、第２層間絶縁膜４２と第３層間絶縁膜４３との間にはデータ線６ａが形成されている。
【００６４】
下地絶縁膜１２および第１層間絶縁膜４１には、中継層７１と蓄積容量７０とを電気的に接続するコンタクトホール８６が穿設されている。
ＴＦＴ３０の下側領域には、図９に示すように、蓄積容量７０が形成されている。蓄積容量７０は、画素電位側容量電極として働く画素側電極７２と、固定電位側容量電極として働く固定側電極７３とが、誘電体７５を介して対向配置されることにより形成されている。蓄積容量７０は、より具体的には、走査線３ａに沿って延びる本線部と、データ線６ａと交差する各個所からデータ線６ａに沿って上方にそれぞれ突出した突出部を備えている（図２参照）。
【００６５】
画素側電極７２は導電性を有するポリシリコン層から形成され、固定側電極７３は遮光性および導電性を有するＷＳｉ層から形成されている。そのため、固定側電極７３は第１の実施の形態における下側遮光膜の役割を兼ねることができ、蓄積容量７０には、光を遮光する機能が備えられている。
なお、画素側電極７２および固定側電極７３は、前述のように、固定側電極７３が遮光性を有するＷＳｉ層から形成され、画素側電極７２がポリシリコン層から形成されていてもよいし、両者がＷＳｉ層から形成されていてもよいし、画素側電極７２が遮光性を有するＷＳｉ層から形成され、固定側電極７３がポリシリコン層から形成されていてもよい。
画素側電極７２は、前述したコンタクトホール８６を介して、中継層７１と電気的に接続されている。固定側電極７３は、好ましくは、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、データ線駆動回路に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でもよい。
誘電体膜７５は、図３に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成されている。
【００６６】
上記の構成によれば、固定側電極７３が遮光性を有するＷＳｉ層から形成されているため、蓄積容量７０は遮光性を有し、ＴＦＴ３０に光リーク電流が流れるのを防止することができる。そのため、縦クロストークの発生を防止することができ、表示する画像の質を向上させることができる。
【００６７】
（液晶表示装置の製造方法）
以下では、上述した液晶表示装置の製造方法について、図１０を参照しながら説明する。
まず、図１０（ａ）では、シリコン基板、石英基板、ガラス基板等の基板すなわちＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおいてＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。
【００６８】
このように処理されたＴＦＴアレイ基板１０の全面に、遮光性および導電性を有するＷＳｉを積層させてＷＳｉ層を形成する。その後、フォトリソグラフィおよびエッチングにより、遮光膜としても機能する固定側電極７３を所定のパターンに形成する。
続いて、図１０（ｂ）に示すように、固定側電極７３およびＴＦＴアレイ基板１０の上に、ＨＴＯ膜等の酸化シリコン膜あるいは窒化シリコン膜等を、例えば膜厚５〜２００ｎｍ程度の比較的薄い膜厚に形成することにより誘電体膜７５を形成する。
誘電体膜７５の上に、さらにポリシリコン膜を成膜し、フォトリソグラフィおよびエッチングにより、画素側電極７２を所定のパターンに形成し、蓄積容量７０を形成する。なお、誘電体膜７５には９５０℃の熱処理を施し、焼き締めることにより蓄積容量７０に蓄積できる電荷を増やすことができる。
【００６９】
続いて、図１０（ｃ）に示すように、画素側電極７２および誘電体膜７５の上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる下地絶縁膜１２を形成する。
次に、下地絶縁膜１２の表面をＣＭＰ法などの方法を用いて研磨して下地絶縁膜１２の表面を平坦化する。
以後の液晶表示装置の製造工程は、第１の実施の形態と同様であるので、その説明を省略する。
【００７０】
上記の製造方法によれば、固定側電極７３が遮光性を有するＷＳｉ層から形成されているため、固定側電極７３が遮光膜としての機能を有する。そのため、新たにＴＦＴアレイ基板１０とＴＦＴ３０との間に遮光膜を形成する必要がなく、製造工程を簡略化することができる。
【００７１】
〔電子機器〕
前記実施の形態の液晶表示装置、または実施の形態の製造方法で得られた液晶表示装置を備える電子機器の例について説明する。
図１１は、前記実施の形態の電気光学装置（液晶表示装置）を用いた電子機器としての、携帯電話の一例を示す斜視図である。図１１において、符号１０００は携帯電話本体を示し、符号１００１は上記の液晶装置を用いた液晶表示部を示している。
図１１に示す携帯電話（電子機器）１０００にあっては、上記各実施形態の液晶装置を備えたものであるので、表示する画像の質が高く、信頼性の高い優れた表示部を備えた電子機器となる。
【００７２】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記の実施の形態においては、石英基板の上に単結晶シリコン層を貼り付けるＳＯＱ基板を用いた液晶表示装置に適応して説明したが、このＳＯＱ基板を用いた液晶表示装置に限られることなく、石英基板の上にポリシリコン層を形成したものなど、その他各種の構成に適応することができるものである。
【図面の簡単な説明】
【００７３】
【図１】本発明における第１の実施の形態に係る電気光学装置の画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路を示す回路図である。
【図２】同、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板の隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ′線矢視断面図である。
【図４】同、電気光学装置の一例である液晶表示装置の平面図である。
【図５】図４のＨ−Ｈ′線矢視断面図である。
【図６】（ａ）〜（ｃ）は電気光学装置の製造工程図である。
【図７】（ａ）〜（ｄ）は電気光学装置の製造工程図である。
【図８】（ａ）〜（ｅ）は電気光学装置の製造工程図である。
【図９】本発明における第２の実施の形態に係る電気光学装置の断面図である。
【図１０】（ａ）〜（ｃ）は電気光学装置の製造工程図である。
【図１１】電子機器としての携帯電話の一例を説明するための図である。
【符号の説明】
【００７４】
１ａ・・・半導体層（単結晶半導体層）、  ９ａ・・・画素電極、  １０・・・ＴＦＴアレイ基板（支持基板）、  １１ａ・・・下側遮光膜（遮光膜）、  ３０・・・ＴＦＴ（素子）、  ７０・・・蓄積容量（容量）、  ７１・・・中継層、  ７２・・・画素側電極（容量電極）、  ７３・・・固定側電極（容量電極）、  ７５・・・誘電体
【図１】
2005227355.tif 000003
【図２】
2005227355.tif 000004
【図３】
2005227355.tif 000005
【図４】
2005227355.tif 000006
【図５】
2005227355.tif 000007
【図６】
2005227355.tif 000008
【図７】
2005227355.tif 000009
【図８】
2005227355.tif 000010
【図９】
2005227355.tif 000011
【図１０】
2005227355.tif 000012
【図１１】
2005227355.tif 000013