(57)【要約】【課題】  メモリ装置としてのフラッシュＲＯＭの消去時に増加させる供給電流を、フラッシュＲＯＭの消去電流より小さく抑えることにより、ソフトウェア・ダウンロード時の増加電流を抑制することができるバスパワード伝送器を実現すること。【解決手段】  ＣＰＵ手段からのコマンドにより消去及び書き込み処理されるメモリ装置を有し、通信ラインより電源が供給されるバスパワード伝送器において、  消去開始から消去完了までの期間中に、消去中断コマンド、消去再開コマンドを交互に繰り返して出力する消去制御手段を備えたことを特徴とするバスパワード伝送器。【選択図】                    図１
2005227920.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵ手段からのコマンドにより消去及び書き込み処理されるメモリ装置を有し、通信ラインより電源が供給されるバスパワード伝送器において、
消去開始から消去完了までの期間中に、消去中断コマンド、消去再開コマンドを交互に繰り返して出力する消去制御手段
を備えたことを特徴とするバスパワード伝送器。
【請求項２】
前記消去制御手段は、所定のデューティ比に基づいて前記消去中断コマンド、前記消去再開コマンド出力することを特徴とする請求項１記載のバスパワード伝送器。
【請求項３】
前記通信ラインから前記メモリ装置に定電圧を供給するシリーズ・レギュレータと前記メモリ装置との間に、一次遅れ回路を備えたことを特徴とする請求項１記載のバスパワード伝送器。
【請求項４】
前記シリーズ・レギュレータの前段に一時遅れ回路を備えたことを特徴とする請求項３記載のバスパワード伝送器。
【請求項５】
前記一次遅れ回路は、抵抗とコンデンサとで形成されたことを特徴とする請求項３または請求項４に記載のバスパワード伝送器システム。
【請求項６】
消去開始から消去完了までの期間中に、前記通信ラインからの供給電流を増加させる供給電流変更手段を備えたことを特徴とする請求項１に記載のバスパワード伝送器。
【請求項７】
前記供給電流変更手段は、前記ＣＰＵ手段内に設けたことを特徴とする請求項５に記載のバスパワード伝送器。
【請求項８】
前記供給電流変更手段は、外部機器に設けたことを特徴とする請求項５に記載のバスパワード伝送器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵ手段からのコマンドにより消去及び書き込み処理されるメモリ装置としてのフラッシュＲＯＭを有し、２線式の通信ラインより駆動電力が供給されるバスパワード伝送器に関する。
【背景技術】
【０００２】
バスパワード伝送器に関連する先行技術文献としては次のようなものがある。
【０００３】
【特許文献１】特開２００２−３５４７１４号公報
【０００４】
図４は特許文献１に開示されている従来の２線式のバスパワード伝送器の一例を示す機能ブロック図である。
図４において、１及び２はバス接続端子であり、これに接続される、例えば２線式の通信ラインを介して遠隔点の上位装置より駆動電力が供給され、その供給電流Ｉｏｕｔの値をディジタル信号で変調することにより、このバスパワード伝送器は上位装置との通信を行なう。このようなバスパワード伝送器の接続される通信ラインとして、例えばＦｏｕｎｄａｔｉｏｎ  Ｆｉｅｌｄｂｕｓ、Ｐｒｏｆｉｂｕｓ等がある。
【０００５】
また、３はＣＰＵ手段、４は通信インターフェイスであり、通信インターフェイス４はＣＰＵバス５を介してこのＣＰＵ手段３と通信する。６はメモリ装置としてのフラッシュＲＯＭであり、同じくＣＰＵバス５を介してこのＣＰＵ手段３と通信する。
【０００６】
ＣＰＵ手段３は、フィールドに設置されるセンサ（図示せず）から入力される信号を処理し、通信インターフェイス４を介して伝送器の供給電流Ｉｏｕｔを変調することにより処理結果を上位装置に伝送し、上位装置からの伝送信号をバス接続端子１の電圧Ｖ０の変化により通信インターフェイス４を介して受信する。
【０００７】
７はシリーズレギュレータであり、フラッシュＲＯＭ６に一定電源Ｖ１を供給する。
トランジスタＱ１は、バス接続端子１とシリーズレギュレータ７との中間に挿入されて供給電流Ｉｏｕｔを調節する。トランジスタＱ２は、トランジスタＱ１のベースと基準電位点Ｅとの間に接続されてトランジスタＱ１のベース電流を調節する。
【０００８】
演算増幅器Ｑ３は、トランジスタＱ２のベース電位を調節する。抵抗Ｒ１は、バス接続端子２と基準電位点Ｅの間に接続され、供給電流Ｉｏｕｔに比例した電圧を発生する。この電圧と基準電圧Ｖｒの差を抵抗Ｒ２と抵抗Ｒ３で分圧した帰還電圧Ｖｆが演算増幅器Ｑ３の非反転入力端子に与えられる。
【０００９】
また、演算増幅器Ｑ３の反転入力端子には、基準電圧Ｖｒを抵抗Ｒ４及び抵抗Ｒ５で分圧した設定電圧Ｖｓが与えられているので、トランジスタＱ１、トランジスタＱ２、演算増幅器Ｑ３を中心とするフィードバック制御系により、帰還電圧Ｖｆが設定電圧Ｖｓに等しくなるように供給電流Ｉｏｕｔが制御される。
【００１０】
更に、通信インターフェイス４からの送信信号ＴＸは、コンデンサＣ１を介して帰還電圧Ｖｆを変調することで、供給電流Ｉｏｕｔを変調する。一方、バス接続端子１，２間の電圧に重畳される上位装置からの伝送信号Ｖ０は、コンデンサＣ２を介して受信信号ＲＸとして通信インターフェイス４に与えられる。
【００１１】
ＳＷは、ＣＰＵ手段３からの信号ＣＮＴで開閉操作されるスイッチであり、閉操作のときに抵抗Ｒ６を分圧抵抗Ｒ３に並列接続して分圧比を下げ、供給電流Ｉｏｕｔを増加させる。この供給電流増加操作は、ＣＰＵ手段３によりフラッシュＲＯＭ６の内容を消去する期間に実行される。
【００１２】
つまり、フラッシュＲＯＭ６は、シリーズレギュレータ７によって生成される電圧Ｖ１から電源を供給され、通常はＣＰＵ手段３の制御によりスイッチＳＷを開き、供給電流Ｉｏｕｔが少ない状態で動作しているが、フラッシュＲＯＭ６に上位装置からデータをダウンロードするときには、ＣＰＵ手段３の制御によりスイッチＳＷを閉じ、供給電流Ｉｏｕｔを増加させてフラッシュＲＯＭ６の消去に必要な電流を供給する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上位装置よりフラッシュＲＯＭにソフトウェアをダウンロードする場合の操作は、フラッシュＲＯＭのセクタ単位またはチップ全体を一括消去してから、通信で送られてきたデータを１データずつ書き込むという動作となる。
【００１４】
一般的に、フラッシュＲＯＭの消去／書込電流は２０〜３０ｍＡである。このうち、書込みは１データあたりの書込時間が数１０μｓｅｃと短いため、従来の技術でも電流を増加させる必要はないが、消去するには数１００ｍｓｅｃ〜数ｓｅｃ必要であるため、フラッシュＲＯＭの消去電流分だけ増加させる必要がある。
【００１５】
例えば、Ｆｏｕｎｄａｔｉｏｎ  Ｆｉｅｌｄｂｕｓ対応のバスパワード伝送器では、通常動作時の供給電流は一般に１０〜１８ｍＡである。従って、ソフトウェア・ダウンロードのときにはフラッシュＲＯＭの消去電流を確保するためには、通常動作時の２倍以上の供給電流にしなければならず、遠隔点の１台の電源装置に接続できる伝送器が限られ、また、使用する部品も高価になり、回路設計も難しくなるという問題がある。
【００１６】
従って本発明が解決しようとする課題は、メモリ装置としてのフラッシュＲＯＭの消去時に増加させる供給電流を、フラッシュＲＯＭの消去電流より小さく抑えることにより、ソフトウェア・ダウンロード時の増加電流を抑制することができるバスパワード伝送器を実現することにある。
【課題を解決するための手段】
【００１７】
このような課題を達成するために、本発明の構成は次の通りである。
（１）ＣＰＵ手段からのコマンドにより消去及び書き込み処理されるメモリ装置を有し、通信ラインより電源が供給されるバスパワード伝送器において、
消去開始から消去完了までの期間中に、消去中断コマンド、消去再開コマンドを交互に繰り返して出力する消去制御手段
を備えたことを特徴とするバスパワード伝送器。
（２）前記消去制御手段は、所定のデューティ比に基づいて前記消去中断コマンド、前記消去再開コマンド出力することを特徴とする（１）記載のバスパワード伝送器。
（３）前記通信ラインから前記メモリ装置に定電圧を供給するシリーズ・レギュレータと前記メモリ装置との間に、一次遅れ回路を備えたことを特徴とする（１）記載のバスパワード伝送器。
（４）前記シリーズ・レギュレータの前段に一時遅れ回路を備えたことを特徴とする（３）記載のバスパワード伝送器。
（５）前記一次遅れ回路は、抵抗とコンデンサとで形成されたことを特徴とする請求項３または（４）に記載のバスパワード伝送器システム。
（６）消去開始から消去完了までの期間中に、前記通信ラインからの供給電流を増加させる供給電流変更手段を備えたことを特徴とする（１）に記載のバスパワード伝送器。
（７）前記供給電流変更手段は、前記ＣＰＵ手段内に設けたことを特徴とする（５）に記載のバスパワード伝送器。
（８）前記供給電流変更手段は、外部機器に設けたことを特徴とする（５）に記載のバスパワード伝送器。
【発明の効果】
【００１８】
以上説明したことから明らかなように、本発明によれば、メモリ装置としてのフラッシュＲＯＭの消去期間には伝送器の供給電流の増加分をフラッシュＲＯＭの消去電流まで増加させることなく、消去作業を実行可能なバスパワード伝送器を容易に実現することができる。
【００１９】
これにより、ソフトウェア・ダウンロードのとき、フラッシュＲＯＭの消去電流を確保する場合でも通常動作時の２倍以上の供給電流にする必要はなく、遠隔点の１台の電源装置に接続できる伝送器の台数の制限もゆるやかになり、また、使用する部品も少なく、回路設計も容易となるという効果を得る。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を図面により詳細に説明する。
図１は本発明を適用したバスパワード伝送器の一実施形態を示す機能ブロック図である。図４で説明した従来の伝送器と同一要素には同一符号を付し、説明を省略する。以下、本発明の特徴部につき説明する。
【００２１】
図１において、１００は本発明の機能を備えたＣＰＵ手段である。
また、フラッシュＲＯＭ６は、ＣＰＵ手段１００内のＣＰＵからのアドレス・バス、データ・バス、制御信号が接続されていて、ＣＰＵ手段１００から与えられるコマンドによって読み出し、書き込み、消去が実行される。
【００２２】
ＣＰＵ手段１００において、１０１は消去制御手段であり、タイマ機能により消去コマンド１０２、消去中断コマンド１０３、消去再開コマンド１０４を生成してフラッシュＲＯＭ６の消去を制御する。
【００２３】
図２（Ａ），（Ｂ）は、消去制御手段１０１の動作を表わすタイムチャートである。
（Ａ）は時刻ｔ０からｔ１までのフラッシュＲＯＭ６の消去期間を示す。（Ｂ）はこの消去期間中に発生する、消去コマンド、消去中断コマンド、消去再開コマンドによる制御を示す。これらのコマンドによる操作は所定のデューティ比で繰り返される。
【００２４】
消去開始／消去再開より消去中断までの消去期間中ＴｏｎにおけるフラッシュＲＯＭ６の消費電流は値Ｉｏｎである。この消去中に消去中断コマンドを与えると、フラッシュＲＯＭ６の消費電流は値Ｉｏｆｆまで低下する。
【００２５】
中断期間Ｔｏｆｆの後に消去再開コマンドを与えると、フラッシュＲＯＭ６は消去を再開し、その消費電流は再び値Ｉｏｎに戻る。
【００２６】
このように、消去コマンドによる消去開始から消去完了までの期間中に、消去中断コマンド、消去再開コマンドを交互に繰り返して出力すれば、その消費電流は図に示すように、それぞれの消去／消去再開コマンド及び消去中断コマンドに対応して増減を繰り返す。
【００２７】
消去中断、消去再開を一定周期で繰り返す場合を考えると、消去開始から消去完了までの平均消費電流Ｉａｖｇは次式で表される。
Ｉａｖｇ＝（Ｔｏｎ＊Ｉｏｎ＋Ｔｏｆｆ＊Ｉｏｆｆ）／（Ｔｏｎ＋Ｔｏｆｆ）
【００２８】
Ｉｏｆｆ＜Ｉｏｎであるから、Ｉａｖｇ＜Ｉｏｎとなり、消去中断、消去再開を繰り返さないで消去動作を行なった場合と比べて、消費電流は小さくなる。デューティ比を５０％とすれば値Ｉａｖｇは、値Ｉｏｎの１／２に低減する。
【００２９】
また、シリーズレギュレータ７とフラッシュＲＯＭ６との間に、抵抗Ｒｆ１とコンデンサＣｆ１とで形成される一次遅れ回路が挿入される。この一次遅れ回路内のコンデンサＣｆ１は、期間Ｔｏｎの間フラッシュＲＯＭ６に消去電流を供給し電源電圧を保持する。抵抗Ｒｆ１は、消去実行時及び消去中断後のコンデンサＣｆ１への充電時に、シリーズレギュレータ７の入力側からの電流の引き込みを制限する。
【００３０】
このように、値Ｔｏｎ，Ｔｏｆｆ，Ｃｆ１，Ｒｆ１の値を適切に決めることにより、伝送器の供給電流Ｉｏｕｔの増加分がフラッシュＲＯＭ６の消去電流より小さくてもフラッシュＲＯＭ６の消去は可能となる。
【００３１】
また、ＣＰＵ手段１００において、１０５は供給電流変更手段であり、従来の伝送器と同様に、フラッシュＲＯＭ６の消去期間中に供給電流Ｉｏｕｔを増加させる信号ＣＮＴをスイッチＳＷに与える。この電流変更操作は、本発明では補助的な機能であり、必須のものではない。また、この機能を利用する場合でも、従来の伝送器に比較した電流増加は小さく抑えることができる。
【００３２】
図３は、本発明の他の実施形態を示す回路構成図であり、抵抗Ｒｆ２とコンデンサＣｆ２とで形成される別の一次遅れ回路をシリーズレギュレータ７の入力側にも設けた例であり、シリーズレギュレータ７入力側の電圧変動を更に抑制する効果がある。
【００３３】
更に、以上説明した実施形態では、ＣＰＵ手段１００内に消去制御手段１０１を設けた構成を説明したが、この消去制御手段を、ＣＰＵ手段１００内のＣＰＵバス５（アドレス・バス、データ・バス、制御信号）に接続される外部機器内に設け、この外部機器から消去に関するコマンドを通信を介してフラッシュＲＯＭ６に与えるような実施形態を採用することもできる。
【図面の簡単な説明】
【００３４】
【図１】本発明を適用したバスパワード伝送器の一実施形態を示す機能ブロック図である。
【図２】ＣＰＵ手段１００による消去制御のタイムチャートである。
【図３】本発明を適用したバスパワード伝送器の他の実施形態を示す機能ブロック図である。
【図４】従来のバスパワード伝送器の一例を示す機能ブロック図である。
【符号の説明】
【００３５】
１，２  バス接続端子
４  通信インターフェイス
５  ＣＰＵバス
６  フラッシュＲＯＭ
７  シリーズレギュレータ
１００  ＣＰＵ手段
１０１  消去制御手段
１０２  消去コマンド
１０３  消去中断コマンド
１０４  消去再開コマンド
１０５  供給電流変更手段
【図１】
2005227920.tif 000003
【図２】
2005227920.tif 000004
【図３】
2005227920.tif 000005
【図４】
2005227920.tif 000006