(57)【要約】  【課題】基板上の層間絶縁膜に対してエッチング処理を施した後の基板に発生する反りを防止し、反りによるクラックの発生及び製品不良を削減すると共に、ラビングの不均一による表示不良を低減する。  【解決手段】大型基板１００の一方の面に半導体層１ａを代表とする積層膜と、この積層膜を覆う層間絶縁膜１３，１４，１９，２５とを形成したものにおいて、大型基板１００の他方の面に絶縁膜１３，１４，１９，２５と同一の材質で且つ膜厚を有すると共に略同一面積の薄膜１３１，１４１，１９１，２５１を積層したことを特徴とする。【選択図】図３
2005202287.tif 000002
【特許請求の範囲】
【請求項１】
基板の一方の面に積層膜と該積層膜を覆う層間膜とを１層或いは複層形成する半導体装置において、
上記基板の他方の面の略全体に、上記積層膜及び上記層間膜の中で該基板の一方の面の略全体に形成した膜の少なくとも一層と略同一の膜厚及び材質を有する膜を、該一方の面に形成した上記膜に対応して形成したことを特徴とする半導体装置。
【請求項２】
上記基板の他方の面の略全体に形成した上記膜は上記層間膜と略同一の膜厚及び材質を有していることを特徴とする請求項１記載の半導体装置。
【請求項３】
上記基板の一方の面の略全体に形成した上記膜には、コンタクトホールが形成されていることを特徴とする請求項１或いは２記載の半導体装置。
【請求項４】
請求項１〜３の何れか１項に記載の半導体装置を用いた電気光学装置において、
上記基板に対向基板を対向配設すると共に、該基板と該対向基板との間に電気光学物質を封入したことを特徴とする電気光学装置。
【請求項５】
基板の一方と他方の略全体に薄膜を成膜する成膜工程と、
上記基板の他方の面に成膜された薄膜上に保護膜を形成する保護膜形成工程及び上記基板の一方の面に成膜された薄膜上にレジスト膜を形成してパターニングするパターニング工程と、
上記基板に対してエッチング処理を施すエッチング工程と、
上記エッチング処理後、上記保護膜を除去する保護膜除去工程及び上記レジスト膜を除去するレジスト除去工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項６】
上記保護膜はエッチング液に対して耐性を有する材料で形成されていることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
基板の一方と他方の略全体に薄膜を成膜する成膜工程と、
上記基板の一方の面に成膜された薄膜上にレジスト膜を形成してパターニングするパターニング工程と、
上記レジスト膜の形成されている上記基板の一方の面に対してのみエッチング液を供給してエッチング処理を施すエッチング工程と、
上記レジスト膜を除去するレジスト除去工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項８】
上記エッチング工程では上記基板の他方の面に対して上記エッチング液の回り込みによる侵入を防ぐ発散物質を供給することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
上記発散物質は、上記基板の他方の面に対して略中心から外周に向かう方向へ供給することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
上記発散物質は超純水、リンス液、窒素ガスの何れかであることを特徴とする請求項８或いは９記載の半導体装置の製造方法。
【請求項１１】
請求項１〜３の何れか１項に記載の半導体装置を備えていることを特徴とする電子機器。
【請求項１２】
請求項５〜１０の何れか１項に記載の半導体装置の製造方法を用いて形成した半導体装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の一方の面の略全体に成膜された膜と同一の薄膜を、基板の他方の面の略全体に形成する半導体装置、電気光学装置、半導体装置の製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
従来から、各種の電気光学装置のうち、電気光学物質として液晶を用いた液晶装置は、投射型表示装置のライトバルブ、各種電子機器の表示装置などとして広い分野にわたって使用されている。ここで、液晶装置は、対向基板と電極基板としての素子基板との間に液晶層を挟持して構成される。対向基板は、基板上に対向電極が配置されて構成される。一方、素子基板は、基板上に、互いに交差する複数の走査線と複数のデータ線が配設されていると共に、これらの走査線とデータ線との交差部毎に、スイッチング素子及び画素電極とが配置されて構成される。
【０００３】
その一例を詳細に説明すれば、、素子基板は、基板上にスイッチング素子を構成する積層膜が形成され、この積層膜を覆うようにゲート絶縁膜が形成され、ゲート絶縁膜上に走査線３ａが形成される。そして、スイッチング素子を覆うように第１層間絶縁膜が形成され、この第１層間絶縁膜上に、ゲート絶縁膜及び第１層間絶縁膜に形成されたコンタクトホールに対して電気的に接続されるデータ線が形成される。
【０００４】
更に、データ線を覆うように第２層間絶縁膜が形成され、この第２層間絶縁膜上に、ゲート絶縁膜、第１層間絶縁膜及び第２層間絶縁膜に形成されたコンタクトホールを介してデータ線等と電気的に接続するＩＴＯ（Indium Tin Oxide）からなる画素電極が形成されて構成される。
【０００５】
層間絶縁膜は、常圧又は減圧ＣＶＤ（Chemical Vapor Deposition）法等によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて成膜され、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等で構成されている。
【０００６】
又、層間絶縁膜に形成されるコンタクトホール及び溝は、ウエットエッチング等のエッチング法を用いて形成される。例えば、特開平１０−７９３７１号公報には、基板の表面と裏面とに同じエッチング液を吹き付けることで、基板の両面をエッチングする技術が開示されている。
【特許文献１】特開平１０−７９３７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、層間絶縁膜を代表とする層間膜（絶縁性或いは導電性を有する）は、常圧又は減圧ＣＶＤ法等で成膜されるため、基板の一方と他方の略全体に形成される。
【０００８】
例えば層間絶縁膜にコンタクトホール、或いは溝を形成するに際しては、先ず、層間絶縁膜を平坦化するために約９００℃前後の温度下でアニール処理を施す。次いで、層間絶縁膜上にレジスト膜を形成してパターニングを行った後、ウェットエッチング等のエッチングを行うことで、コンタクトホール、或いは溝が形成される。
【０００９】
エッチング処理の際に、上述した先行技術のように、基板の両面にエッチング液を吹き付けると、レジスト膜の形成されていない裏面の層間絶縁膜は全て除去されることになる。
【００１０】
しかし、エッチング処理により基板裏面の層間絶縁膜を全て除去すると、表面のほぼ全体に形成されている層間絶縁膜とのバランスが崩れ、基板に反りが発生し易くなる。これはアニール処理の際に層間絶縁膜と基板との間に引張り応力、或いは圧縮応力が発生し、その後、エッチング処理により裏側の層間絶縁膜のみが全て除去されると、応力のバランスに崩が生じて反りが発生するものと考えられる。
【００１１】
この基板の反りにより、全ての製品が直ちに製品不良を起因するものではないが、反りの程度によっては、クラックが誘発されて駆動不良となる可能性がある。例えば基板が液晶装置のＴＦＴ（Thin Film Transistor）を配置した基板（以下、「ＴＦＴ基板」と称する）である場合、基板の反りにより、基板上に塗布される配向膜に対してラビング処理を施す際に、均一に処理することが困難となる場合が考えられる。更に、対向基板との貼り合わせに際しては、両基板の対向面間に形成されるギャップが不均一となる場合が考えられる。その結果、若干の表示むら、或いは色むらが発生して表示特性が低下することが考えられる。
【００１２】
本発明は、上記事情に鑑み、基板上の層間絶縁膜に対してエッチング処理を施した後の基板に発生する反りを防止し、反りによるクラックの発生を低減し、基板を液晶装置のＴＦＴ基板として採用した場合には、良好な表示特性が得られるばかりでなく、製品不良を大幅に削減し、しかも高い信頼を得ることのできる半導体装置、電気光学装置、半導体装置の製造方法、並びに電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため本発明は、基板の一方の面に積層膜と該積層膜を覆う層間膜とを１層或いは複層形成する半導体装置において、上記基板の他方の面の略全体に、上記積層膜及び上記層間膜の中で該基板の一方の面の略全体に形成した膜の少なくとも一層と略同一の膜厚及び材質を有する膜を、該一方の面に形成した上記膜に対応して形成したことを特徴とする。この場合、好ましくは、上記基板の他方の面の略全体に形成した上記膜は上記層間膜と略同一の膜厚及び材質を有していることを特徴とする。
【００１４】
このような構成では、基板の一方の面の略全体に形成した層間膜と同一の膜厚及び材質を有する薄膜を、基板の他方の面の略全体に対して同一の順番で形成したので、基板の一方の面の略全体に形成した薄膜に生じる引張り応力或いは圧縮応力が、基板の他方の面に形成した薄膜に発生している引張り応力或いは圧縮応力で相殺されて、基板の反りが防止される。
【００１５】
又、この場合、上記基板の一方の面の略全体に形成した上記膜には、コンタクトホールが形成されていることを特徴とする。
【００１６】
このような構成では、基板の一方の面の略全体に形成した膜に対してコンタクトホールが形成されていても、コンタクトホールは膜全体の面積に比し、その割合が小さいため、膜は基板の一方の面のほぼ全面に形成されている場合と同等であり、従って、他方の面の略全体に形成された膜との応力バランスが崩れ難く、応力による歪が発生し難い。
【００１７】
又、このような半導体装置を用いた電気光学装置において、上記基板に対向基板を対向配設すると共に、該基板と該対向基板との間に、液晶などの電気光学物質を封入したことを特徴とする。
【００１８】
このような構成では、基板に反りが殆ど発生していないため、基板と対向基板との間のギャップが均一となり、表示むら、色むら等の表示特性の低下を防止することができる。
【００１９】
又、本発明による半導体装置の製造方法は、基板の一方と他方の略全体に薄膜を成膜する成膜工程と、上記基板の他方の面に成膜された薄膜上に、エッチング液に対して耐性を有する材料の保護膜を形成する保護膜形成工程及び上記基板の一方の面に成膜された薄膜上にレジスト膜を形成してパターニングするパターニング工程と、上記基板に対してエッチング処理を施すエッチング工程と、上記エッチング処理後、上記保護膜を除去する保護膜除去工程及び上記レジスト膜を除去するレジスト除去工程とを備えることを特徴とする。
【００２０】
このような構成では、基板の一方と他方の略全体に薄膜を成膜した後、基板の他方の面に成膜された薄膜上に保護膜を形成し、又基板の一方の面に成膜された薄膜上にレジスト膜を形成してパターニングする。そして基板に対してエッチング処理を施して、基板の一方の面に形成した薄膜に溝などを形成する。このとき基板の他方の面に形成した薄膜は保護膜で保護されているため、エッチング液により薄膜が除去されることはない。その後、保護膜とレジスト膜とを除去する。エッチング処理後においても基板の他方の面に形成されている薄膜が除去されずに残存しているので、基板の一方の面に形成した層間膜に生じる引張り応力或いは圧縮応力が、基板の他方の面に形成した薄膜に発生している引張り応力或いは圧縮応力で相殺され、基板の反りが防止される。
【００２１】
又、本発明による半導体装置の製造方法は、基板の一方と他方の略全体に薄膜を成膜する成膜工程と、上記基板の一方の面に成膜された薄膜上にレジスト膜を形成してパターニングするパターニング工程と、上記レジスト膜の形成されている上記基板の一方の面に対してのみエッチング液を供給してエッチング処理を施すエッチング工程と、上記レジスト膜を除去するレジスト除去工程とを備えることを特徴とする。
【００２２】
このような構成では、基板の一方と他方の略全体に薄膜を成膜した後、基板の一方の面に成膜された薄膜上にレジスト膜を形成してパターニングする。そして基板に対してエッチング処理を施して、基板の一方の面に形成した薄膜に溝などを形成する。このとき基板の一方の面に対してのみエッチング液が供給されているので、他方の面に形成した薄膜に対して保護膜を形成する必要が無くなり、工程の簡素化が実現できる。その後、レジスト膜を除去する。エッチングの際に基板の他方の面に形成されている薄膜が除去されずに残存しているので、基板の一方の面に形成した層間膜に生じる引張り応力或いは圧縮応力が、基板の他方の面に形成した薄膜に発生している引張り応力或いは圧縮応力で相殺され、基板の反りが防止される。
【００２３】
この場合、他の態様としては、上記エッチング工程では上記レジスト膜の形成されている上記基板の一方の面に対してエッチング液を供給すると共に、上記基板の他方の面に対して上記エッチング液の回り込みによる侵入を防ぐ発散物質を供給することが好ましい。
【００２４】
このような構成では、基板の裏面に発散物質を供給することで、エッチング液の回り込みによる侵入を積極的に防止することができる。
【００２５】
又、上記発散物質は、上記基板の他方の面に対して略中心から外周に向かう方向へ供給することことが好ましい。
【００２６】
このような構成では、発散物質を基板の他方の面に対して略中心から外周に向かう方向へ供給することで、エッチング液の回り込みによる侵入をより効果的に防止することができる。
【００２７】
又、上記発散物質は超純水、リンス液、窒素ガスの何れかであることがことが好ましい。
【００２８】
このような構成では、発散物質を通常使用されている超純水、リンス液、窒素ガスの何れかとすることで取扱性が良くなる。
【００２９】
又、上述した半導体装置は、半導体装置を搭載している電子機器に適用することができる。
【００３０】
本発明による半導体装置を電子機器に搭載することで、高い信頼性を得ることができる。
【００３１】
又、上述した半導体装置の製造方法を用いて形成した半導体装置を、半導体装置を搭載している電子機器に適用することができる。
【００３２】
本発明による半導体装置の製造方法を用いて製造した半導体装置を電子機器に搭載することで、高い信頼性を得ることができる。
【発明を実施するための最良の形態】
【００３３】
以下、図面に基づいて本発明の一形態を説明する。図１は素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図、図２は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図１のＨ−Ｈ’線の位置で切断して示す断面図、図３は一つの画素に着目した液晶装置の模式的断面図である。
【００３４】
先ず、これらの図を参照して電気光学装置の代表である液晶装置１の構造について説明する。図１、図２に示すように、液晶装置１は、透明な素子基板（半導体基板）１０と透明な対向基板２０との間に、電気光学物質としての液晶５０を封入して構成される。素子基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。素子基板１０上には画素を構成する画素電極等が、マトリクス状に配置される。
【００３５】
素子基板１０上の画素領域には、複数本の走査線３ａと複数本のデータ線６ａとが交差するように配線され、走査線３ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置されている（図３参照）。ＴＦＴ(Thin Film Transistor)３０は走査線３ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１（図３参照）との間の電圧が液晶５０に印加される。液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することで、光を変調し、階調表示を可能にする。
【００３６】
次に、ひとつの画素に着目して液晶装置１の構成を詳しく説明する。図３に示すように、素子基板１０の対向基板２０に対向する側の面（以下、「表面」と称する）には、格子状に溝１１が形成されている。この溝１１上に下側遮光膜１２及び層間膜としての第１層間絶縁膜１３を介してＬＤＤ（Lightly Doped Drain）構造をなすＴＦＴ３０が形成されている。又、溝１１によって、ＴＦＴ３０を配設した基板（ＴＦＴ基板）の液晶５０との境界面が平坦化される。
【００３７】
ＴＦＴ３０は、チャネル領域１ａ′、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層１ａと、この半導体層１ａ上にゲート絶縁膜２を介して設けたゲート電極をなす走査線３ａとを有している。走査線３ａは、ゲート電極となる部分において幅広に形成されており、チャネル領域１ａ′は、半導体層１ａと走査線３ａとが対向する領域に構成される。
【００３８】
又、素子基板１０上には、マトリクス状に複数の透明な画素電極９ａが設けられており、画素電極９ａの縦横の境界に各々沿って後述するデータ線６ａ及び走査線３ａが設けられている。そして、下側遮光膜１２は、これらのデータ線６ａ及び走査線３ａに沿って、各画素に対応して格子状に設けられている。この下側遮光膜１２によって、反射光がＴＦＴ３０のチャネル領域１ａ’、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。
【００３９】
下側遮光膜１２は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層した積層膜等からなる。
【００４０】
更に、ＴＦＴ３０上には層間膜としての第２層間絶縁膜１４が積層され、第２層間絶縁膜１４上には走査線３ａ及びデータ線６ａ方向に延びる島状の第１中間導電層１５が形成されている。第１中間導電層１５上には誘電体膜１７を介して容量線１８が対向配置されている。
【００４１】
第１中間導電層１５は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極（下部容量電極）として作用し、容量線１８の一部は固定電位側容量電極（上部容量電極１８ａ）として作用する。
【００４２】
容量線１８は、上部容量電極１８ａと遮光層１８ｂの積層膜構造であり、第１中間導電層１５に対し、誘電体膜１７を介して対向配置されることで蓄積容量を構成すると共に、光の内部反射を防止する遮光機能を有する。更に、半導体層１ａに比較的近接した位置に中間導電層１５が形成されており、光の乱反射を効率よく防止することができる。
【００４３】
容量線１８は、例えば導電性のポリシリコン膜等からなる上部容量電極１８ａと高融点金属を含む金属シリサイド膜等からなる遮光層１８ｂとが積層された積層膜構造である。例えば、容量線１８は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）のいずれかのシリサイドからなる遮光層１８ｂとＮ型ポリシリコンによる上部容量電極１８ａとのポリサイドによって構成される。これにより、容量線１８は、内蔵遮光膜を構成すると共に固定電位側容量電極としても機能する。
【００４４】
第１中間導電層１５は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。第１中間導電層１５は、画素電位側容量電極としての機能の他、内蔵遮光膜としての容量線１８とＴＦＴ３０との間に配置される光吸収層としての機能を有し、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を有する。尚、第１中間導電層１５も、容量線１８と同様に、金属或いは合金を含む単一層膜若しくは多層膜から構成してもよい。
【００４５】
下部容量電極としての第１中間導電層１５と上部容量電極１８ａを構成する容量線１８との間に配置される誘電体膜１７は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成される。蓄積容量を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜１７は薄い程よい。
【００４６】
又、容量線１８は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。かかる定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための後述の走査線駆動回路６３や画像信号をデータ線６ａに供給するサンプリング回路を制御する後述のデータ線駆動回路６１に供給される正電源や負電源の定電位源でも良く、又、対向基板２０の対向電極２１に供給される定電位でも良い。更に、下側遮光膜１２についても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線１８と同様に、画像表示領域からその周囲に延設して定電位源に接続すると良い。
【００４７】
又、データ線６ａとソース領域１ｄを電気的に接続するために、第１中間導電層１５と同一層で形成される第２中間導電層１５ｂが形成されている。第２中間導電層１５ｂは第２層間絶縁膜１４及びゲート絶縁膜２を貫通するコンタクトホール２４ａを介してソース領域１ｄに電気的に接続されている。
【００４８】
容量線１８上に層間膜としての第３層間絶縁膜１９が配置され、第３層間絶縁膜１９上にデータ線６ａが積層される。データ線６ａは、第３層間絶縁膜１９及び誘電体膜１７を貫通するコンタクトホール２４ｂを介してソース領域１ｄに電気的に接続される。
【００４９】
データ線６ａ上には層間膜としての第４層間絶縁膜２５を介して画素電極９ａが積層されている。画素電極９ａは、第４層間絶縁膜２５、第３層間絶縁膜１９、誘電体膜１７を貫通するコンタクトホール２６ｂにより第１中間導電層１５に電気的に接続される。そして、第１中間導電層１５は第２層間絶縁膜１４及びゲート絶縁膜２を貫通するコンタクトホール２６ａを介してドレイン領域１ｅに電気的に接続される。画素電極９ａ上にはポリイミド系の高分子樹脂からなる配向膜１６が積層され、所定方向にラビング処理されている。
【００５０】
走査線３ａ（ゲート電極）にＯＮ信号が供給されることで、チャネル領域１ａ′が導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００５１】
ところで、素子基板１０の表面に形成されている各層間絶縁膜１３，１４，１９，２５は、コンタクトホール等が形成されてはいるが、素子基板１０の表面のほぼ全体にわたって形成されている。又、素子基板１０の表面とは反対側の面（以下、「裏面」と称する）には、第１〜第４層間絶縁膜１３，１４，１９，２５に対応し、各層間絶縁膜１３，１４，１９，２５と同一の材質、膜厚、及びほぼ同一の面積を有する第１〜第４薄膜１３１，１４１，１９１，２５１が、素子基板１０を挟んで同一の順に形成されている。
【００５２】
因みに、各層間絶縁膜１３，１４，１９，２５は、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等のシリコン系の膜を用いて成膜されており、第１〜第４薄膜１３１，１４１，１９１，２５１は、第１〜第４層間絶縁膜１３，１４，１９，２５と同時に成膜される。
【００５３】
又、対向基板２０には、素子基板のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。又、第１遮光膜２３上に、対向電極（共通電極）２１が対向基板２０全面にわたって形成されている。更に、対向電極２１上にポリイミド系の高分子樹脂からなる配向膜２２が積層され、所定方向にラビング処理されている。
【００５４】
又、素子基板１０と対向基板２０との間に液晶５０が封入されている。これにより、ＴＦＴ３０は所定のタイミングでデータ線６ａから供給される画像信号を画素電極９ａに書き込む。書き込まれた画素電極９ａと対向電極２１との電位差分に応じて液晶５０の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【００５５】
図１、図２に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜４２が設けられている。遮光膜４２は、例えば第１遮光膜２３と同一、或いは異なる遮光性材料によって形成されている。
【００５６】
又、遮光膜４２の外側の領域で、且つ、素子基板１０と対向基板２０との間に、液晶５０を封入するシール材４１が形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、素子基板１０と対向基板２０とを相互に固着する。シール材４１は、素子基板１０の１辺の一部において欠落しており、この欠落部位と、その上下に張り合わされている両基板１０，２０とで、液晶注入口７８が形成される。この液晶注入口７８は、シール材４１で区画された内部に液晶５０を注入するためのもので、液晶５０の注入が完了した後は、封止材７９で封止される。
【００５７】
又、素子基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２が素子基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。素子基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。又、対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００５８】
次に、各素子基板１０を切り出す前の工程（前工程）において行われる層間絶縁膜の形成工程について、図４のフローチャートに従い、図５の工程図を参照しながら説明する。
【００５９】
成膜工程Ｓ１：
図５（ａ）に示すように、素子基板１０を切り出す前の大型基板１００の表面に、スイッチング素子などからなる積層膜を所定に形成した後、減圧ＣＶＤ炉にロードし、ＴＥＯＳを成膜ガスとし、所定成膜温度（例えば６８０℃）にて減圧ＣＶＤ法を用いて、８０ｎｍ程度の膜厚のＮＳＧ膜等のシリコン系膜からなる層間絶縁膜１３（及び薄膜１３１）を成膜する。尚、減圧ＣＶＤ法では、大型基板１００の全面に成膜されるため、各層間絶縁膜１３及び薄膜１３１は、同時に成膜され、従って、必然的に同一の材質及び膜厚となる。
【００６０】
次いで、層間絶縁膜１３を平坦化するために約９００℃前後の温度下でアニール処理を施す。
【００６１】
保護膜形成工程Ｓ２：
図５（ｂ）に示すように、大型基板１００の裏面に保護膜１０１を塗布する。保護膜１０１は後述するウエットエッチング工程で使用するエッチング液に対して耐性を有する材料でできている。耐性を有する材料としては、レジスト、ＷＳｉ等のシリコン系化合物、ＳｉＮ等の窒素系化合物等が有る。
【００６２】
パターニング工程Ｓ３：
図５（ｃ）に示すように、大型基板１００の表面をパターニングするために、表面にフォトレジスト膜１０２を塗布し、フォトリソグラフィによりマスクのパターンをフォトレジスト膜１０２に転写して、パターニングする。
【００６３】
ウエットエッチング工程Ｓ４：
図５（ｄ）に示すように、大型基板１００をエッチング液に浸漬してウエットエッチング処理を行い、第１層間絶縁膜１３に対してコンタクトホール１３ａを開孔する。ウエットエッチング処理を行う処理装置としては、ＤＩＰ式と枚葉式とが有る。図６にＤＩＰ式エッチング処理装置２００の一例を示す。又、図７に枚葉式エッチング処理装置３００の一例を示す。
【００６４】
図６を参照して、ＤＩＰ式エッチング処理装置２００の処理動作の一例について簡単に説明する。先ず、エッチング処理を行う複数の大型基板１００をキャリア２０３内に搭載した状態で、大型基板１００をキャリア２０３と共に、エッチング液２０２が貯留されているエッチング槽２０１に浸漬して、エッチング処理を行う。そして、所定にエッチング処理が完了した後、キャリア２０３を上昇させて、大型基板１００をエッチング槽２０１から引き上げ、所定にリンス、乾燥させてエッチング処理を完了する。
【００６５】
又、図７を参照して枚葉式エッチング処理装置３００の処理動作の一例について簡単に説明する。枚葉式エッチング処理装置３００は、回転軸３０１の上端に回転板３０２が固設されており、この回転板３０２の外周に大型基板１００を固定する複数の爪３０３が等間隔に配設されている。
【００６６】
大型基板１００に対してエッチング処理を施すに際しては、先ず、この大型基板１００を爪３０３にて保持し、大型基板１００の裏面と回転板３０２との間に所定の空隙部を形成した状態で固定する。次いで、駆動モータ３０４を駆動させて回転板３０２を定速回転させる。その後、回転板３０２の上方に設けた薬液ノズル３０５から、大型基板１００の表面にエッチング液を滴下し、或いは吹き付けてエッチング処理を行う。尚、薬液ノズル３０５には供給パイプ３０６を介して、エッチング液を貯留する薬液タンク（図示せず）からエッチング液が供給される。
【００６７】
エッチング処理に際し、エッチング液が大型基板１００の裏面に回り込む場合も考えられるが、大型基板１００の裏面には保護膜１０１が塗布されているため、裏面に成膜されている第１薄膜１３１がエッチングされることはない。
【００６８】
そして、所定にエッチング処理が完了した後、回転板３０２の上方に設けた洗浄ノズル３０７から大型基板１００上に超純水或いはリンス液等の洗浄液を滴下或いは吹き付けながら、回転板３０２をスピン回転させて、大型基板１００を洗浄する。この場合、大型基板１００の裏面に対してもノズル３０９から超純水或いはリンス液等の洗浄液を吹き付けることで洗浄する。尚、洗浄ノズル３０７、ノズル３０９には供給パイプ３０８，３１０を介して、洗浄液を貯留するタンク（図示せず）から洗浄液が供給される。
【００６９】
そして、大型基板１００の洗浄が所定に終了した後、回転板３０２を更に高速でスピン回転させることで、洗浄液を振り切って乾燥させる。
【００７０】
ところで、枚葉式エッチング処理装置３００の別の態様としては、ノズル３０９を超純水、リンス液、窒素ガス等の発散物質を貯留するタンク（図示せず）に供給パイプ３１０を介して接続し、エッチング処理の際に、大型基板１００の裏面全体にノズル３０９から超純水、リンス液、窒素ガス等の発散物質を吹きかけるようにして、エッチング液の裏面側への回り込みによる侵入を防止するようにしても良い。
【００７１】
大型基板１００の裏面に発散液、発散ガス等の発散物質を吹きかけることでエッチング液の裏面側への回り込みによる侵入を防止した場合、裏面に塗布する保護膜１０１は省略することができる。従って、図４のステップＳ２、及び図５（ｂ）に示す保護膜形成工程を省略することができる。
【００７２】
この場合、好ましくは、図８に示すように、回転板３０２の回転中心に回転軸３０１を貫通する開口孔３０２ａを形成し、この開口孔３０２ａに供給パイプ３１０を挿通し、供給パイプ３１０の先端に設けたノズル３０９を回転板３０２から上方へ突出させる。更に、このノズル３０９を回転中心から、大型基板１００の裏面の外周方向へ指向させる。
【００７３】
ノズル３０９を回転中心から大型基板１００の外周方向へ指向させることで、ノズル３０９から噴出される発散物質が大型基板１００の裏面に対し、回転中心側から外周方向へ吹き出される。その結果、大型基板１００の裏面に対するエッチング液の回り込みによる侵入ををより効果的に防止することができる。
【００７４】
このように、本形態では、ウエットエッチング工程において、大型基板１００の裏面に形成されている薄膜１３１を除去することなく残存させるようにしたので、アニール処理により層間絶縁膜１３に発生する引張り応力或いは圧縮応力が、大型基板１００の裏面に形成した薄膜１３１に発生している引張り応力或いは圧縮応力にて相殺されるため、大型基板１００に反りが発生せず、製品の歩留まりが向上する。
【００７５】
保護膜除去工程Ｓ５：
図５（ｅ）に示すように、大型基板１００の裏面に塗布されている保護膜１０１を、保護膜１０１を溶解する薬液を用いて除去する。尚、保護膜１０１がレジストの場合は、後述するレジスト除去工程（Ｓ６）において保護膜１０１を除去することができるため、この保護膜除去工程（Ｓ５）を省略することができる。
【００７６】
又、上述したように、ウエットエッチング工程（Ｓ４）において採用する枚葉式エッチング処理装置３００が、大型基板１００の裏面に発散液、発散ガスを吹きかけることでエッチング液の裏面側への回り込みを防止するようにしてる場合、保護膜形成工程（Ｓ２）は省略されるため、この保護膜除去工程（Ｓ５）も省略される。
【００７７】
レジスト除去工程Ｓ６：
図５（ｆ）に示すように、大型基板１００の表面に形成されているフォトレジスト膜１０２を、硫酸と過酸化水素水との混合液(硫酸過水)からなる除去液又はアセトン、エタノール、トルエン等の薬液を用いて除去し、除去後、所定に乾燥させる。
【００７８】
そして、これを繰り返すことで、大型基板１００の裏面に、第１〜第４薄膜１３１，１４１，１９１，２５１を形成する。
【００７９】
その後、前工程が完了した後、大型基板１００から複数の素子基板１０を切り出す。
【００８０】
尚、各薄膜１３１，１４１，１９１，２５１は、表面に形成されている第１〜第４層間絶縁膜１３，１４，１９，２５に対応しているため、層間絶縁膜が１層、２層、或いは３層、或いは５層以上の層構造の場合、絶縁膜はそれに対応した層構造となる。
【００８１】
このように、本形態では、素子基板１０の表面に層間絶縁膜１３，１４，１９，２５を成膜する際に、同時に裏面に成膜される薄膜１３１，１４１，１９１，２５１をウエットエッチング処理の際に除去することなく残存させることで、アニール処理等の際に発生する応力のバランスが良く、大型基板１００から複数の素子基板１０を切り出した後も、各素子基板１０に反りが発生し難くなり、クラック発生等の製品不良を低減させることができる。
【００８２】
又、素子基板１０に発生する反りが低減されるため、配向膜１６に対して均一にラビング処理を施すことができるばかりでなく、後工程において、素子基板１０と対向基板２０との貼り合わせた場合に、両対向面間のギャップを均一にすることができる。その結果、表示むら、或いは色むらの発生を有効に回避して、表示特性を向上させことができ、高い信頼性を得ることができる。
【００８３】
尚、本発明は、上述した形態に限るものではなく、例えば、素子基板１０（大型基板１００）の裏面に形成する保護膜は、成膜時に表面に形成される層間絶縁膜と同時に形成されるものであってエッチングレートが同等のものであれば、表面に形成する層間絶縁膜に対応する薄膜以外の薄膜であってもよい。又、本形態による液晶装置は投射型表示装置のライトバルブ等、各種電子機器の表示装置に適用することができる。
【図面の簡単な説明】
【００８４】
【図１】素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図
【図２】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図１のＨ−Ｈ’線の位置で切断して示す断面図
【図３】一つの画素に着目した液晶装置の模式的断面図
【図４】層間絶縁膜の形成工程を示すフローチャート
【図５】層間絶縁膜の形成工程を示す工程図
【図６】ＤＩＰ式エッチング処理装置の概略構成図
【図７】枚葉式エッチング処理装置の概略構成図
【図８】他の態様による枚葉式エッチング処理装置の概略構成図
【符号の説明】
【００８５】
１  液晶装置
１０  素子基板
１３，１４，１９，２５  層間絶縁膜
１３ａ  コンタクトホール
２１  対向電極
２４ａ，２４ｂ，２６ａ，２６ｂ  コンタクトホール
５０  液晶
１００  大型基板
１０１  保護膜
１０２  フォトレジスト膜
１３１，１４１，１９１，２５１  薄膜
２０２  エッチング液
【図１】
2005202287.tif 000003
【図２】
2005202287.tif 000004
【図３】
2005202287.tif 000005
【図４】
2005202287.tif 000006
【図５】
2005202287.tif 000007
【図６】
2005202287.tif 000008
【図７】
2005202287.tif 000009
【図８】
2005202287.tif 000010