(57)【要約】【課題】無負荷状態で動作した後に正常負荷になると交流電源を再投入することなく負荷への電力供給を再開できる電子トランスを提供する。【解決手段】電子トランス１は、交流電源ＡＣの出力電圧のゼロクロス点においてトリガ用抵抗Ｒ１およびトリガ用コンデンサＣ３の接続点電位を引き下げるリセット手段４を備え、交流電源ＡＣの出力電圧のゼロクロス点においてトリガ素子Ｑ３に流れる電流をトリガ素子Ｑ３を導通状態に保持する保持電流より小さくする。無負荷状態で動作させた後であっても、トリガ素子Ｑ３は交流電源ＡＣの出力電圧のゼロクロス点において一旦オフし再び導通することになるので、トリガ素子Ｑ３が導通するタイミングでスイッチング素子Ｑ２がオンしてインバータ回路２の発振が開始する。【選択図】図１
2005198384.tif 000002
【特許請求の範囲】
【請求項１】
交流電源を全波整流する整流回路と、整流回路の出力端間に２個のインバータ用のコンデンサの直列回路と２個のスイッチング素子の直列回路とが並列に接続され前記コンデンサの接続点と前記スイッチング素子の接続点との間に２次側に負荷が接続される負荷用トランスと各スイッチング素子を自励発振により交互にオンオフさせる帰還トランスとが直列に接続されたインバータ回路と、トリガ用抵抗およびトリガ用コンデンサの直列回路からなり交流電源からの電源供給時にトリガ用抵抗を介してトリガ用コンデンサが充電される検出回路とトリガ用抵抗およびトリガ用コンデンサの接続点と一方のスイッチング素子の制御端子との間に接続され前記接続点の電圧がトリガ電圧に達すると導通して一方のスイッチング素子をオンしインバータ回路の発振を開始させるトリガ素子とを有したトリガ回路と、交流電源の出力電圧のゼロクロス点においてトリガ用抵抗およびトリガ用コンデンサの接続点電位を引き下げることによりトリガ素子に流れる電流をトリガ素子を導通状態に保持する保持電流より小さくするリセット手段とを備えることを特徴とする電子トランス。
【請求項２】
前記リセット手段は、前記交流電源に対して前記整流回路と並列に接続され交流電源を全波整流する補助整流回路からなり、出力端間に前記検出回路が接続されることを特徴とする請求項１記載の電子トランス。
【請求項３】
前記検出回路は前記整流回路の出力端間に接続され、前記リセット手段は、前記検出回路と前記インバータ回路との間において前記インバータ用のコンデンサから検出回路に向かう電流を阻止する逆流阻止手段からなることを特徴とする請求項１記載の電子トランス。
【請求項４】
前記検出回路は前記整流回路の出力端間に接続され、前記リセット手段は、前記交流電源に対して整流回路と並列に接続され交流電源を全波整流する補助整流回路と、補助整流回路の出力端間に２個の分圧用抵抗が直列に接続された分圧回路とからなり、分圧用抵抗の接続点が前記トリガ用抵抗および前記トリガ用コンデンサの接続点に接続されることを特徴とする請求項１記載の電子トランス。
【請求項５】
前記分圧用抵抗の接続点と前記トリガ用抵抗および前記トリガ用コンデンサの接続点との間に分圧用抵抗の接続点に向かって電流が流れるように設けた放電用ダイオードが挿入されること特徴とする請求項４記載の電子トランス。
【請求項６】
前記検出回路は前記整流回路の出力端間に接続され、前記リセット手段は、前記交流電源に対して整流回路と並列に接続され交流電源を全波整流する補助整流回路と、補助整流回路の出力端間に２個の分圧用抵抗が直列に接続された分圧回路と、前記トリガ用コンデンサの両端間にコレクタ―エミッタが接続されベースがベースにアノードを接続した放電用ダイオードを介して分圧用抵抗の接続点に接続されたｐｎｐ形トランジスタとからなることを特徴とする請求項１記載の電子トランス。
【請求項７】
前記トリガ用コンデンサから前記分圧用抵抗の接続点に向かって電流が流れる期間におけるトリガ用コンデンサおよび前記トリガ用抵抗の接続点と分圧用抵抗の接続点との間の差電圧以上のツェナー電圧を有するツェナーダイオードをトリガ素子と直列に接続したことを特徴とする請求項５または請求項６記載の電子トランス。
【請求項８】
前記検出回路は前記整流回路の出力端間に接続され、前記リセット手段は、前記交流電源に対して整流回路と並列に接続され交流電源を全波整流する補助整流回路と、補助整流回路の出力端間に２個の分圧用抵抗が直列に接続された分圧回路と、前記トリガ用コンデンサの両端間にドレイン―ソースが接続されゲートが分圧用抵抗の接続点に接続されたデプレッション形ＭＯＳＦＥＴとからなることを特徴とする請求項１記載の電子トランス。
【請求項９】
前記トリガ素子は、シリコン双方向スイッチング素子とトリガ・ダイオードとから選択されることを特徴とする請求項１ないし請求項８のいずれか１項に記載の電子トランス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源の出力を高周波に変換し、さらに電圧を変換して負荷に与える電子トランスに関するものである。
【背景技術】
【０００２】
この種の電子トランスとして、図５に示すように、商用電源のような交流電源ＡＣから電力供給され、高周波出力をたとえば１２Ｖに降圧して負荷としての白熱ランプのようなランプＬａに与えることによってランプＬａを点灯させるものが提供されている。一般に、美術館や店舗などでは、このような電子トランス１を用いてランプＬａを点灯させる照明器具が多数使用されている。
【０００３】
図５に示す電子トランス１は、交流電源ＡＣを全波整流する整流回路ＤＢ１と、整流回路ＤＢ１の出力端間に接続される自励発振式のインバータ回路２と、インバータ回路２の発振を開始させるトリガ回路３とを備える。
【０００４】
インバータ回路２は、ハーフブリッジ形であって、整流回路ＤＢ１の出力端間にそれぞれ接続される２個の（インバータ用の）コンデンサＣ１、Ｃ２の直列回路と２個のスイッチング素子Ｑ１、Ｑ２の直列回路とを備え、降圧トランスからなる負荷用トランスＴ１の１次巻線Ｐ２と各スイッチング素子Ｑ１、Ｑ２を自励発振により交互にオンオフさせる帰還トランスＣＴ１の１次巻線Ｐ１との直列回路がコンデンサＣ１、Ｃ２の接続点とスイッチング素子Ｑ１、Ｑ２の接続点との間に接続された構成を有する。図示例では各スイッチング素子Ｑ１、Ｑ２にはそれぞれバイポーラトランジスタを用いている。
【０００５】
帰還トランスＣＴ１は、一方のスイッチング素子Ｑ２のベースとエミッタとの間に接続された第１の２次巻線Ｓ１と、他方のスイッチング素子Ｑ１のベースとエミッタとの間に接続された第２の２次巻線Ｓ２とを有している。帰還トランスＣＴ１の両２次巻線Ｓ１、Ｓ２は、１次巻線ｎ１の一方向に電流を流したときにいずれか一方のスイッチング素子Ｑ１、Ｑ２のみがオンするように、各スイッチング素子Ｑ１、Ｑ２のベースに対してそれぞれ異極の一端が接続されている。負荷用トランスＴ１の２次巻線Ｓ３にはランプＬａが接続される。
【０００６】
また、トリガ回路３は、両端間の電圧がトリガ電圧に達すると導通するトリガ素子Ｑ３と、整流回路ＤＢ１の出力端間に接続されたトリガ用抵抗（以下、単に抵抗と呼ぶ）Ｒ１とトリガ用コンデンサ（以下、単にコンデンサと呼ぶ）Ｃ３との直列回路からなり整流回路ＤＢ１の出力によって抵抗Ｒ１を介してコンデンサＣ３が充電される検出回路３０とで構成され、トリガ素子Ｑ３が抵抗Ｒ１およびコンデンサＣ３の接続点と一方のスイッチング素子Ｑ２のベースとの間に接続された構成を有する。トリガ素子Ｑ３は、一旦導通すると、両端間に流れる電流が保持電流を下回るまで導通状態に保持される（たとえば引用文献１参照）。
【０００７】
上述した電子トランス１の動作を以下に説明する。交流電源ＡＣが投入されると、整流回路ＤＢ１の出力電圧がトリガ回路３に印加され抵抗Ｒ１を介してコンデンサＣ３が充電される。整流回路ＤＢ１の出力電圧が上昇し、コンデンサＣ３の両端電圧がトリガ素子Ｑ３のトリガ電圧に達すると、トリガ素子Ｑ３が導通してスイッチング素子Ｑ２のベースに電流が流れる。スイッチング素子Ｑ２のベースに電流が流れると、スイッチング素子Ｑ２はオフ状態から能動状態（能動領域で動作する状態）に移行するので、コンデンサＣ３から帰還トランスＣＴ１の１次巻線Ｐ１と負荷用トランスＴ１の１次巻線Ｐ２とスイッチング素子Ｑ２とを介して電流が流れる。ここで、帰還トランスＣＴ１の第１の２次巻線Ｓ１にスイッチング素子Ｑ２の順バイアス方向の電流が流れることによって、スイッチング素子Ｑ２は急速に完全オン状態（飽和領域におけるオン状態）に移行する。
【０００８】
スイッチング素子Ｑ２が完全オン状態にあると帰還トランスＣＴ１の１次巻線Ｐ１を流れる電流の大きさに変化がなくなるので、帰還トランスＣＴ１の第１の２次巻線Ｓ１に流れる電流が流れなくなりスイッチング素子Ｑ２がオフ状態に移行する。その結果、帰還トランスＣＴ１の１次巻線Ｐ１を流れる電流が遮断され、第２の２次巻線Ｓ２に逆起電力による電流が流れることによって他方のスイッチング素子Ｑ１のベースにスイッチング素子Ｑ１の順バイアス方向の電流が流れる。スイッチング素子Ｑ１のベースに電流が流れると、スイッチング素子Ｑ１がオフ状態から能動状態に移行するので、コンデンサＣ２からスイッチング素子Ｑ１と帰還トランスＣＴ１の１次巻線Ｐ１と負荷用トランスＴ１の１次巻線Ｐ２とを介して電流が流れ、スイッチング素子Ｑ２と同様にして、スイッチング素子Ｑ１は急速に完全オン状態に移行する。
【０００９】
電子トランス１は、上述した動作を繰り返すことによりスイッチング素子Ｑ１、Ｑ２を交互にオンオフし、負荷用トランスＴ１の１次巻線Ｐ２に交番電流を流すことによって、負荷用トランスＴ１の２次巻線Ｓ３に接続されるランプＬａに高周波出力を与えランプＬａを点灯させる。
【００１０】
また、交流電源ＡＣの出力電圧のゼロクロス点近傍においては、整流回路ＤＢ１の出力電圧が略ゼロになることによって、スイッチング素子Ｑ１、Ｑ２のいずれもオンすることができなくなりインバータ回路２の発振が停止するが、交流電源ＡＣの投入時と同様にトリガ回路３によってスイッチング素子Ｑ２をオンしインバータ回路２の発振を再開させるから高周波出力は継続される。
【特許文献１】特開２００３−１５１７９２号公報（第２−３頁、図８）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、上述した電子トランス１は、ランプＬａの球切れ等の無負荷状態においては、負荷用トランスＴ１の１次巻線Ｐ２に大きな電流が流れないのでインバータ回路２の発振を継続することができない。インバータ回路２の発振が停止した状態で交流電源ＡＣからの電力供給が継続されると、整流回路ＤＢ１の出力電圧はコンデンサＣ１、Ｃ２によって平滑されＤＣ電圧になるので、コンデンサＣ３を飽和状態に維持しスイッチング素子Ｑ２を完全オン状態に維持し続けることになる。この状態で、球切れしたランプＬａを正常なランプＬａに交換しても、コンデンサＣ３が飽和状態に維持されておりスイッチング素子Ｑ２が完全オン状態に維持されているので、インバータ回路２が発振を開始することができない。
【００１２】
すなわち、上述した電子トランス１では、一旦ランプＬａの球切れ等の無負荷状態で動作させてしまうと、ランプＬａを交換するなどして正常な負荷状態に戻すだけでは、インバータ回路２の発振を再開させることはできない。インバータ回路２の発振を再開するためには、交流電源ＡＣを一旦遮断し再投入する必要がある。
【００１３】
しかし、電子トランス１を用いてランプＬａを点灯させる照明器具が多数使用されている場合には、球切れなどによるランプＬａ交換時に交流電源ＡＣを遮断することによって、球切れしていない正常なランプＬａまで消灯してしまうことは望ましくない。そこで、ランプＬａの交換時に交流電源ＡＣを再投入することなくランプＬａを点灯させることができる電子トランス１が要求されている。
【００１４】
なお、抵抗Ｒ１の抵抗値を大きく設定することによって、無負荷状態においてトリガ素子Ｑ３に流れる電流をトリガ素子Ｑ３の保持電流より小さくしスイッチング素子Ｑ２をオフすることが考えられる。しかし、トリガ素子Ｑ３の保持電流は非常に小さくバラツキもあるので、無負荷状態においてトリガ素子Ｑ３に流れる電流をトリガ素子Ｑ３の保持電流より小さくするように抵抗Ｒ１の抵抗値を設定すると、トリガ回路３によってスイッチング素子Ｑ２をオンすること自体ができなくなってしまう可能性がある。
【００１５】
本発明は上記事由に鑑みて為されたものであって、無負荷状態から正常な負荷状態に戻したときに交流電源を再投入することなく負荷への電力供給を再開できる電子トランスを提供することを目的とする。
【課題を解決するための手段】
【００１６】
請求項１の発明では、交流電源を全波整流する整流回路と、整流回路の出力端間に２個のインバータ用のコンデンサの直列回路と２個のスイッチング素子の直列回路とが並列に接続され前記コンデンサの接続点と前記スイッチング素子の接続点との間に２次側に負荷が接続される負荷用トランスと各スイッチング素子を自励発振により交互にオンオフさせる帰還トランスとが直列に接続されたインバータ回路と、トリガ用抵抗およびトリガ用コンデンサの直列回路からなり交流電源からの電源供給時にトリガ用抵抗を介してトリガ用コンデンサが充電される検出回路とトリガ用抵抗およびトリガ用コンデンサの接続点と一方のスイッチング素子の制御端子との間に接続され前記接続点の電圧がトリガ電圧に達すると導通して一方のスイッチング素子をオンしインバータ回路の発振を開始させるトリガ素子とを有したトリガ回路と、交流電源の出力電圧のゼロクロス点においてトリガ用抵抗およびトリガ用コンデンサの接続点電位を引き下げることによりトリガ素子に流れる電流をトリガ素子を導通状態に保持する保持電流より小さくするリセット手段とを備えることを特徴とする。
【００１７】
この構成によれば、リセット手段が交流電源の出力電圧のゼロクロス点においてトリガ素子をオフするものであって、無負荷状態で動作した後に正常な負荷状態に戻すと、交流電源のゼロクロス点の直後にトリガ素子を導通させることによって一方のスイッチング素子をオンしインバータ回路の発振を再開させることができる。結果的に、無負荷状態で動作した後であっても、交流電源を再投入することなく負荷への電力供給を再開することができる。
【００１８】
請求項２の発明は、請求項１の発明において、前記リセット手段が、前記交流電源に対して前記整流回路と並列に接続され交流電源を全波整流する補助整流回路からなり、出力端間に前記検出回路が接続されることを特徴とする。
【００１９】
この構成によれば、従来構成に対して補助整流回路を付加するだけの簡単な回路構成で、請求項１の発明を実現することができる。
【００２０】
請求項３の発明は、請求項１の発明において、前記検出回路が前記整流回路の出力端間に接続され、前記リセット手段が、前記検出回路と前記インバータ回路との間において前記インバータ用のコンデンサから検出回路に向かう電流を阻止する逆流阻止手段からなることを特徴とする。
【００２１】
この構成によれば、逆流阻止手段が一方向の電流を阻止するものであればよいので、従来構成に対して１個のダイオードを付加するだけの簡単な回路構成で、請求項１の発明を実現することができる。
【００２２】
請求項４の発明は、請求項１の発明において、前記検出回路が前記整流回路の出力端間に接続され、前記リセット手段が、前記交流電源に対して整流回路と並列に接続され交流電源を全波整流する補助整流回路と、補助整流回路の出力端間に２個の分圧用抵抗が直列に接続された分圧回路とからなり、分圧用抵抗の接続点が前記トリガ用抵抗および前記トリガ用コンデンサの接続点に接続されることを特徴とする。
【００２３】
この構成によれば、補助整流回路の出力電圧を分圧回路によって引き下げてトリガ素子に印加するので、リセット手段は交流電源のゼロクロス点を確実に検出することができる。
【００２４】
請求項５の発明は、請求項４の発明において、前記分圧用抵抗の接続点と前記トリガ用抵抗および前記トリガ用コンデンサの接続点との間に分圧用抵抗の接続点に向かって電流が流れるように設けた放電用ダイオードが挿入されること特徴とする。
【００２５】
この構成によれば、分圧回路によって分圧された電圧によってトリガ素子が導通することを防止できる。
【００２６】
請求項６の発明は、請求項１の発明において、前記検出回路が前記整流回路の出力端間に接続され、前記リセット手段が、前記交流電源に対して整流回路と並列に接続され交流電源を全波整流する補助整流回路と、補助整流回路の出力端間に２個の分圧用抵抗が直列に接続された分圧回路と、前記トリガ用コンデンサの両端間にコレクタ―エミッタが接続されベースがベースにアノードを接続した放電用ダイオードを介して分圧用抵抗の接続点に接続されたｐｎｐ形トランジスタとからなることを特徴とする。
【００２７】
この構成によれば、トリガ用コンデンサがｐｎｐ形トランジスタを介して放電するものであって、トリガ用コンデンサに充電された電荷をｐｎｐ形トランジスタによって電流を増幅して放電するので、分圧用抵抗の抵抗値を比較的大きく設定してもトリガ用コンデンサを放電することができ、分圧回路による消費電力を比較的小さくすることができる。
【００２８】
請求項７の発明は、請求項５または請求項６の発明において、前記トリガ用コンデンサから前記分圧用抵抗の接続点に向かって電流が流れる期間におけるトリガ用コンデンサおよび前記トリガ用抵抗の接続点と分圧用抵抗の接続点との間の差電圧以上のツェナー電圧を有するツェナーダイオードをトリガ素子と直列に接続したことを特徴とする。
【００２９】
この構成によれば、ツェナーダイオードがオフすることによってトリガ素子を確実にオフすることができる。
【００３０】
請求項８の発明は、請求項１の発明において、前記検出回路が前記整流回路の出力端間に接続され、前記リセット手段が、前記交流電源に対して整流回路と並列に接続され交流電源を全波整流する補助整流回路と、補助整流回路の出力端間に２個の分圧用抵抗が直列に接続された分圧回路と、前記トリガ用コンデンサの両端間にドレイン―ソースが接続されゲートが分圧用抵抗の接続点に接続されたデプレッション形ＭＯＳＦＥＴとからなることを特徴とする。
【００３１】
この構成によれば、両分圧用抵抗の抵抗値を比較的大きく設定してもデプレッション形ＭＯＳＦＥＴは動作するので、分圧回路による消費電力を比較的小さくすることができる。
【００３２】
請求項９の発明は、請求項１ないし請求項８のいずれかの発明において、前記トリガ素子が、シリコン双方向スイッチング素子とトリガ・ダイオードとから選択されることを特徴とする。
【００３３】
この構成によれば、トリガ素子として一般的で入手しやすいものを用いるので、比較的安価で請求項１ないし請求項８の発明を実現することができる。
【発明の効果】
【００３４】
本発明は、リセット手段が交流電源の出力電圧のゼロクロス点においてトリガ素子をオフするものであって、無負荷状態で動作した後に正常な負荷状態に戻すと、交流電源のゼロクロス点の直後にトリガ素子を導通させることによって一方のスイッチング素子をオンしインバータ回路の発振を再開させることができる。結果的に、無負荷状態で動作した後であっても、交流電源を再投入することなく負荷への電力供給を再開することができるという利点がある。
【発明を実施するための最良の形態】
【００３５】
以下、本発明を実施するための最良の形態を図面を参照して説明する。なお、従来構成と同様の構成については同様の符号を用いて説明を省略する。
【００３６】
（実施形態１）
本実施形態の電子トランス１は、図１に示すように、従来構成に対してリセット手段４として交流電源ＡＣの出力電圧を整流回路ＤＢ１とは別に全波整流する補助整流回路４０を付加し、検出回路３０を整流回路ＤＢ１の出力端間に代えて補助整流回路４０の出力端間に接続した点が従来構成と相違する。トリガ素子Ｑ３には、ＳＢＳ（シリコン双方向スイッチング素子）またはダイアック（トリガ・ダイオード）を用いる。
【００３７】
補助整流回路４０は、２個のダイオードＤ１、Ｄ２を備えるものであって、各ダイオードＤ１、Ｄ２のアノードをそれぞれ交流電源ＡＣの各極に接続し、両ダイオードＤ１、Ｄ２のカソード同士を接続して正極の出力端とするとともに整流回路ＤＢ１の負極の出力端を負極の出力端として使用する。
【００３８】
本実施形態の電子トランス１では、無負荷状態において交流電源ＡＣから電力が供給された場合でも、補助整流回路４０の出力電圧は、インバータ用のコンデンサＣ１、Ｃ２によって平滑されるものではなくＤＣ電圧にならないので交流電源ＡＣの出力電圧のゼロクロス点において略ゼロになる。したがって、交流電源ＡＣの出力電圧のゼロクロス点においては、コンデンサＣ３の両端電圧が低下することによってトリガ素子Ｑ３に流れる電流が保持電流より小さくなり、トリガ素子Ｑ３がオフする。その後、交流電源ＡＣの出力電圧が上昇し補助整流回路４０の出力電圧が上昇すると、コンデンサＣ３の両端電圧がトリガ素子Ｑ３のトリガ電圧に達してトリガ素子Ｑ３が導通するので、スイッチング素子Ｑ２をオンしインバータ回路２の発振が開始するのに十分な大きさのパルス電流をスイッチング素子Ｑ２のゲートに流すことができる。
【００３９】
要するに、上述した電子トランス１は、無負荷状態で動作した後であっても負荷が正常状態になれば、交流電源ＡＣを一旦遮断して再投入することなく、トリガ素子Ｑ３が導通するタイミングで従来構成で説明したものと同様の動作でインバータ回路２の発振を再開することができる。したがって、この電子トランス１を用いた照明器具においては、交流電源ＡＣを遮断せずにランプＬａの交換を行っても、交流電源ＡＣを再投入することなくランプＬａを点灯させることができる。
【００４０】
（実施形態２）
本実施形態の電子トランス１は、図２に示すように、実施形態１の電子トランス１における補助整流回路４０の出力端間に対して検出回路３０に代えて２個の分圧用抵抗（以下、単に抵抗と呼ぶ）Ｒ２、Ｒ３の直列回路からなる分圧回路４１を接続し、補助整流回路４０と分圧回路４１とでリセット手段４を構成したものである。検出回路３０は整流回路ＤＢ１の出力端間に接続され、抵抗Ｒ１とコンデンサＣ３との接続点が、カソードを抵抗Ｒ２、Ｒ３の接続点に接続した放電用ダイオード（以下、単にダイオードと呼ぶ）Ｄ３のアノードに接続される。
【００４１】
本実施形態の電子トランス１では、交流電源ＡＣのゼロクロス点だけでなく交流電源ＡＣの出力電圧の絶対値が小さい期間において抵抗Ｒ２、Ｒ３の接続点電位が略ゼロになるので、交流電源ＡＣのゼロクロス点において抵抗Ｒ２、Ｒ３の接続点電位を確実にゼロに引き下げることができる。ダイオードＤ３は、抵抗Ｒ１およびコンデンサＣ３の接続点電位と抵抗Ｒ２、Ｒ３の接続点電位とを比較し、抵抗Ｒ１およびコンデンサＣ３の接続点電位の方が高い期間に抵抗Ｒ１およびコンデンサＣ３の接続点から抵抗Ｒ２、Ｒ３の接続点に向かって電流を流すように構成されている。すなわち、コンデンサＣ３が充電された状態で抵抗Ｒ２、Ｒ３の接続点電位が略ゼロになると、コンデンサＣ３がダイオードＤ３を介して放電する。
【００４２】
また、ダイオードＤ３を介して電流が流れる際にはダイオードＤ３の両端間において順方向電圧降下によって順方向損失が生じるので、コンデンサＣ３は、抵抗Ｒ２、Ｒ３の接続点電位がゼロであってもダイオードＤ３の順方向損失分を放電することができずにコンデンサＣ３に電荷が残ることになる。本実施形態では、トリガ素子Ｑ３とスイッチング素子Ｑ２のベースとの間にツェナーダイオードＺＤ１を設けており、このツェナーダイオードＺＤ１のツェナー電圧をダイオードＤ３の順方向損失より大きく設定することによって、コンデンサＣ３がダイオードＤ３を介して放電したときにツェナーダイオードＺＤ１がオフしてトリガ素子Ｑ３をオフするようにしている。
【００４３】
さらに、本実施形態では、抵抗Ｒ１と並列に起動加速用のコンデンサＣ４が接続されている。このコンデンサＣ４は、外部調光器として一般白熱灯用調光器（図示せず）を接続した場合に必要になるものである。本実施形態の構成によれば、このコンデンサＣ４を設けても補助整流回路４０の出力電圧が平滑されることはなく、交流電源ＡＣの出力電圧のゼロクロス点において補助整流回路４０の出力電圧を略ゼロにすることができる。その他の構成および機能は実施形態１と同様である。
【００４４】
（実施形態３）
本実施形態の電子トランス１は、図３に示すように、コンデンサＣ３の両端間に接続されたｐｎｐ形トランジスタ（以下、単にトランジスタと呼ぶ）Ｑ４をリセット手段４に付加した点が実施形態２の電子トランス１と相違する。トランジスタＱ４は、ベースがダイオードＤ３のアノードに接続され、エミッタが抵抗Ｒ１とコンデンサＣ３との接続点に接続され、コレクタが整流回路ＤＢ１の負極の出力端に接続されている。
【００４５】
本実施形態の電子トランス１では、コンデンサＣ３が充電された状態で抵抗Ｒ２、Ｒ３の接続点電位が略ゼロになると、コンデンサＣ３がトランジスタＱ４のエミッタとベースとの間およびダイオードＤ３を介して放電する。
【００４６】
また、本実施形態では、ツェナーダイオードＺＤ１のツェナー電圧をダイオードＤ３の順方向損失にトランジスタＱ４をオンするために必要なベース・エミッタ間電圧を加えた電圧より大きく設定することによって、コンデンサＣ３がトランジスタＱ４およびダイオードＤ３を介して放電したときにツェナーダイオードＺＤ１がオフしてトリガ素子Ｑ３をオフするようにしている。
【００４７】
さらに、本実施形態では、コンデンサＣ３の放電によって流れる電流がトランジスタＱ４によって増幅されるので、抵抗Ｒ３の抵抗値を比較的大きく設定してもコンデンサＣ３の放電が可能になる。その他の構成および機能は実施形態２と同様である。
【００４８】
（実施形態４）
本実施形態の電子トランス１は、図４に示すように、整流回路ＤＢ１の正極の出力端とインバータ回路２との間に挿入されたダイオードＤ４（逆流阻止手段）と、整流回路ＤＢ１の出力端間に接続された分圧回路４１と、コンデンサＣ３の両端間に接続されたデプレッション形ＭＯＳＦＥＴ（以下、単にＭＯＳＦＥＴと呼ぶ）Ｑ５とで構成されるリセット手段４を備える点が従来構成と相違する。
【００４９】
ダイオードＤ４は、アノードが分圧回路４１の一端に接続され、カソードが抵抗Ｒ１の一端に接続されることによって、インバータ用のコンデンサＣ１、Ｃ２から分圧回路４１に逆流する電流を阻止している。分圧回路４１は、実施形態２、３で示したものと同様に抵抗Ｒ２、Ｒ３の直列回路である。ＭＯＳＦＥＴＱ５は、ゲートが抵抗Ｒ２、Ｒ３の接続点に接続されることによって、抵抗Ｒ３の両端電圧がＭＯＳＦＥＴＱ５のしきい値電圧を越える期間にはオフであって、抵抗Ｒ３の両端電圧がしきい値電圧以下の期間にオンしコンデンサＣ３の放電用経路を形成するものである。
【００５０】
本実施形態の電子トランス１では、無負荷状態において交流電源ＡＣから電力が供給された場合でも、インバータ用のコンデンサＣ１、Ｃ２から分圧回路４１に電流が流れることがなく、分圧回路４１の両端電圧はＤＣ電圧にならないので、交流電源ＡＣの出力電圧のゼロクロス点において抵抗Ｒ２、Ｒ３の接続点電位が略ゼロになる。したがって、交流電源ＡＣの出力電圧のゼロクロス点においては、ＭＯＳＦＥＴＱ５がオンしコンデンサＣ３が放電するので、コンデンサＣ３の両端電圧が低下しトリガ素子Ｑ３に流れる電流が保持電流より小さくなり、トリガ素子Ｑ３がオフする。その後、交流電源ＡＣの出力電圧が上昇し抵抗Ｒ２、Ｒ３の接続点電位が上昇することによってＭＯＳＦＥＴＱ５がオフされるので、実施形態１と同様にコンデンサＣ３を充電してインバータ回路２の発振を開始することができる。
【００５１】
また、本実施形態ではＭＯＳＦＥＴＱ５を採用しているので、分圧回路４１を構成する両抵抗Ｒ２、Ｒ３の抵抗値を比較的大きく設定することができ、分圧回路４１による消費電力を比較的小さくすることができる。
【００５２】
一方、ＭＯＳＦＥＴＱ５にエンハンスメント形のもの（図示せず）を用いることも考えられるが、その場合には抵抗Ｒ２、Ｒ３の接続点電位が略ゼロのときにＭＯＳＦＥＴＱ５がオンするように回路構成を上述したものに対して変更する必要がある。しかも、エンハンスメント形ＭＯＳＦＥＴは、デプレッション形ＭＯＳＦＥＴに比べて空乏層が狭く動作が不安定であって、一般にコンデンサ（図示せず）やインダクタ（図示せず）を抵抗Ｒ３と並列に接続して用いられる。対して本実施形態では、デプレッション形ＭＯＳＦＥＴを採用することによって、抵抗Ｒ３と並列に接続されるコンデンサやインダクタを不要としており、構成部品点数の増加を抑えている。
【００５３】
さらに、本実施形態では、実施形態２、３と同様に抵抗Ｒ１と並列に起動加速用のコンデンサＣ４が接続されている。本実施形態の構成によれば、このコンデンサＣ４を設けても分圧回路４１の両端電圧が平滑されることはなく、交流電源ＡＣの出力電圧のゼロクロス点において抵抗Ｒ２、Ｒ３を略ゼロにすることができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施形態１を示す回路図である。
【図２】本発明の実施形態２を示す回路図である。
【図３】本発明の実施形態３を示す回路図である。
【図４】本発明の実施形態４を示す回路図である。
【図５】従来例を示す回路図である。
【符号の説明】
【００５５】
１  電子トランス
２  インバータ回路
３  トリガ回路
４  リセット回路
３０  検出回路
４０  補助整流回路
４１  分圧回路
ＡＣ  交流電源
Ｃ１、Ｃ２  コンデンサ
ＣＴ１  帰還トランス
Ｃ３  （トリガ用）コンデンサ
Ｄ３  （放電用）ダイオード
Ｄ４  ダイオード（逆流阻止手段）
Ｑ１、Ｑ２  スイッチング素子
Ｑ３  トリガ素子
Ｑ４  ｐｎｐ形トランジスタ
Ｑ５  デプレッション形ＭＯＳＦＥＴ
Ｒ１  （トリガ用）抵抗
Ｒ２、Ｒ３  （分圧用）抵抗
Ｔ１  負荷用トランス
ＺＤ１  ツェナーダイオード
【図１】
2005198384.tif 000003
【図２】
2005198384.tif 000004
【図３】
2005198384.tif 000005
【図４】
2005198384.tif 000006
【図５】
2005198384.tif 000007