(57)【要約】【課題】  コイルや半導体を有する回路が被検査回路に接続されていても、その回路への回り込みを考慮することなく被検査回路の導通検査を可能とする。【解決手段】  発振回路１及び導通状態にあることを報知するブザー３ｂを有し、被検査回路に接続して導通テストするテストポイント４を、発振回路１を構成するトランジスタＱ１のエミッタ回路を分断するように設け、テストポイント間に接続した被検査回路のインピーダンスが略ゼロの時のみ前記発振回路１が発振動作するようにし、報知手段３は発振回路１の発振出力により報知動作するようにした。【選択図】  図１
2005017263.tif 000002
【特許請求の範囲】
【請求項１】
電気回路の導通検査を行う導通検査機であって、発振回路及び報知手段を有し、被検査回路に接続する一対のテストポイントを、前記発振回路の正帰還量を決定する部位、或いは発振回路を構成する増幅手段の増幅度を決定する部位に設け、前記テストポイント間を短絡させることで前記発振回路は発振可能となり、
前記テストポイントを被検査回路に接続することで、被検査回路のインピーダンスがゼロ或いは略ゼロオームの時に前記発振回路が発振し、その発振により前記報知手段が報知動作することを特徴とする導通検査機。
【請求項２】
増幅手段がトランジスタであり、一対のテストポイントを前記トランジスタのエミッタ回路に設けてなる請求項１記載の導通検査機。
【請求項３】
テストポイントは、トランジスタのエミッタ回路を分断するよう設けて成る請求項２記載の導通検査機。
【請求項４】
増幅手段がＦＥＴであり、一対のテストポイントを前記ＦＥＴのソース回路に設けて成る請求項１記載の導通検査機。
【請求項５】
テストポイントは、ＦＥＴのソース回路を分断するよう設けて成る請求項４記載の導通検査機。
【請求項６】
増幅手段がオペアンプであり、一対のテストポイントを、前記オペアンプの出力であって発振回路の帰還量を決定する部位を分断するよう設けて成る請求項１記載の導通検査機。
【請求項７】
報知手段は、発振回路が出力する発振信号により報知動作するブザーである請求項１乃至６の何れかに記載の導通検査機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気回路の配線路が導通しているか検査する導通検査機に関する。
【背景技術】
【０００２】
制御回路基板等の製造現場で、完成した基板の回路や接続した配線路が確実に接続されているかチェックする作業は不可欠であり、そのような導通検査をする場合、通常はテスター（導通検査機）を用いて実施される。ところが、電源トランスやコイル等、直流に対して僅かな抵抗値しかない部品が被検査回路に並列に介在されていることがあり、この場合、従来のテスターのブザーチェック機能では、こういった低抵抗部品への回り込みによる誤診により、実際に被検査回路が導通していなくても正しく配線されていると判断される恐れがあった。そのため、導通検査をする際には一度取り付けた被検査回路周囲の配線を外して行っていた。
一方、例えば被検査回路に組み込まれたインダクタンスを検知したい場合、例えば特許文献１に記載されているようなテスターが提案されている。これは、テスト電流に商用電源周波数より高い周波数の断続電流を用いて、回路にインダクタンス成分がある場合は、そのインダクタンスのインピーダンスにより電圧降下が発生するようにし、インダクタンスの存在を認識可能としている。
【０００３】
【特許文献１】特開平７−５５８６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の構成は、インダクタンスの存在を認識することは可能であるが、被検査回路に例えばダイオードのような半導体素子が別途並列に接続されている場合、順方向であれば電流が流れてしまい、半導体素子の存在を認識できず単に導通していると判断してしまうし、半導体素子がテスターのテスト電流により破壊される恐れもあった。更に、発振回路以外に比較回路や表示回路が必要であり、回路が複雑なものとなっていた。
そこで、本発明は上記問題点に鑑み、コイルや半導体を有する回路が被検査回路の周囲に設けられていても、その回路への回り込みを考慮することなく被検査回路の導通検査が可能な導通検査機を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、請求項１の発明は、電気回路の導通検査を行う導通検査機であって、発振回路及び報知手段を有し、被検査回路に接続する一対のテストポイントを、前記発振回路の正帰還量を決定する部位、或いは発振回路を構成する増幅手段の増幅度を決定する部位に設け、前記テストポイント間を短絡させることで前記発振回路は発振可能となり、前記テストポイントを被検査回路に接続することで、被検査回路のインピーダンスがゼロ或いは略ゼロオームの時に前記発振回路が発振し、その発振により前記報知手段が報知動作することを特徴とする。
【０００６】
この構成により、被検査回路に抵抗は勿論のことコイルが接続されている場合、それが低抵抗であっても、そのインピーダンスにより発振回路の帰還量或いは増幅回路の増幅率が大きく影響を受けるので、発振回路は発振動作しない。即ち導通していると判断することがない。また、被検査回路の周囲にコイルが接続されていても、そのインピーダンスによりそれを無視して被検査回路の導通検査ができる。
更に、被検査回路に半導体が接続されている場合、それは順方向状態で接続されていても増幅手段のバイアス電圧或いは帰還量を正常にできないため発振回路は発振動作しないので、半導体が被検査回路に接続されている場合導通していると判断することがない。また、半導体を有する回路が周囲に接続されていても同様に発振しないので、その回路を外すことなく被検査回路の導通検査ができる。
よって、コイルや半導体素子の存在を認識でき、そのような素子が被検査回路の周囲に接続されていても回り込みを考慮しなくて済み、外すこと無く被検査回路の導通検査ができる。
【０００７】
請求項２の発明は、請求項１の発明において、増幅手段がトランジスタであり、一対のテストポイントを前記トランジスタのエミッタ回路に設けてなることを特徴とする。
この構成により、簡単な回路構成で導通検査機を構成できる。
【０００８】
請求項３の発明は、請求項２の発明において、テストポイントは、トランジスタのエミッタ回路を分断するよう設けて成ることを特徴とする。
この構成により、コイルや半導体に加えて、コンデンサが被検査回路に或いはその周囲に接続されていても、発振回路を構成するトランジスタにバイアス電流が流れないので、その回路に発振回路は反応しない。よって、導通と見ることがなく、その回路を外すことなく被検査回路の導通検査ができる。
【０００９】
請求項４の発明は、請求項１の発明において、増幅手段がＦＥＴであり、一対のテストポイントを前記ＦＥＴのソース回路に設けて成ることを特徴とする。
この構成により、動作感度の設定が容易である。
【００１０】
請求項５の発明は、請求項４の発明において、テストポイントは、ＦＥＴのソース回路を分断するよう設けて成ることを特徴とする。
この構成により、コイルや半導体に加えてコンデンサが被検査回路に、或いはその周囲に接続されていても、発振回路を構成するＦＥＴが動作可能な状態にならず発振回路は反応しない。よって、導通と見ることがなく、その回路を外すことなく被検査回路の導通検査ができる。
【００１１】
請求項６の発明は、請求項１の発明において、増幅手段がオペアンプであり、一対のテストポイントを、前記オペアンプの出力であって発振回路の帰還量を決定する部位を分断するよう設けて成ることを特徴とする。
この構成により、コイルや半導体素子の存在を認識でき、そのような素子が被検査回路の周囲に接続されていても回り込みを考慮しなくて済み、外すこと無く被検査回路の導通検査ができる。
【００１２】
請求項７の発明は、報知手段が発振回路が出力する発振信号により報知動作するブザーであることを特徴とする。
この構成によれば、発振周波数で発振操作でき、例えば圧電素子から成るブザーを設けるだけで別途ブザー駆動回路を設けることなくブザー音を発することが可能であり、報知手段を簡易な構成にできる。
【００１３】
尚、導通状態とは被検査回路が抵抗値ゼロオーム或いはゼロオームに近い値を示す状態をいい、コイルやコンデンサが途中介在されない状態をいうこととする。
【発明の効果】
【００１４】
このように、本発明によれば、被検査回路周囲にコイルが介在されている場合、それが低抵抗であってもコイルのインダクタンス成分により発振回路は発振動作しない。従って、コイルを有する回路が周囲に接続されていても導通と見ることはないので、周囲の回路を外すことなく被検査回路の導通検査ができる。また、被検査回路の周囲に半導体を有する回路が接続されている場合、それは順方向状態で接続されていても増幅手段のバイアス電圧を正常電圧にできないため発振回路は発振動作しない。従って、半導体を有する回路が接続されている場合の導通と見ることはなく、その回路を外すことなく被検査回路の導通検査ができる。
【００１５】
更に、増幅手段として用いたトランジスタのエミッタ回路やＦＥＴのソース回路を分断するようにテストポイントを設けることで、被検査回路にコイルや半導体が設けられた回路に加えてコンデンサが設けられた回路が別途接続されていても、その回路に発振回路は反応しないので、その回路を外すことなく導通検査ができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を具体化した実施の形態を、図面に基づいて詳細に説明する。図１は、本発明に係る導通検査機の第１の実施形態を示す回路図であり、発振回路１、増幅回路２、報知手段３を有し、報知手段３は発光ダイオード（ＬＥＤ）３ａ及びブザー３ｂから構成されている。発振回路１は増幅手段としてトランジスタＱ１を有し、このトランジスタＱ１のエミッタ回路を分断するように、被検査回路に接続して導通チェックするテストポイント４が設けられている。また、Ｓ１は発振回路１及び増幅回路２の電源スイッチ、Ｓ２は発振回路１を発振動作させる発振スイッチである。
【００１７】
発振回路１は、４個のコンデンサＣ１〜Ｃ４と４個の抵抗Ｒ１〜Ｒ４から成る移相回路を有し、ＮＰＮタイプのトランジスタＱ１を有する増幅回路に正帰還をかけて発振させる公知のＣＲ発振回路を構成している。また、トランジスタＱ１の増幅度を決定する部位であるエミッタには一対のテストポイント４が設けられ、このテストポイント４を介してエミッタ抵抗Ｒ５とバイパスコンデンサＣ５が並列に接続されている。
具体的には、発振回路１の４個のコンデンサＣ１〜Ｃ４は何れも０．０１μＦが使用され、４個の抵抗Ｒ１〜Ｒ４は何れも１５ｋΩが使用され、約１．５ｋＨｚで発振する回路を構成している。尚、他の素子の値は、例えばエミッタ抵抗Ｒ５＝４３０Ω、バイパスコンデンサＣ５＝１０μＦ、Ｒ６＝４７ｋΩ、Ｒ７＝１．５ｋΩとなっている。
【００１８】
また、増幅回路２は、発振回路１の発振出力信号を増幅して出力し、ＬＥＤ３ａを点滅させると共にブザー３ｂを鳴動させるための回路であり、ブザー３ｂは圧電素子から成り、増幅回路２の出力信号により発振回路１の発振周波数で鳴動動作する。
【００１９】
このように形成した回路は次のように動作する。発振回路１のトランジスタＱ１のエミッタにテストポイントを設けることで、トランジスタＱ１のエミッタは通常オープンの状態にあり、電源スイッチＳ１をオン操作しても発振回路１は発振動作しない。そして、テストポイント４に被検査回路として抵抗値ゼロΩ或いはゼロΩに近い回路が接続されるとエミッタ回路が導通状態になり、発振回路１は完成されて初めて発振が開始される。そして、その発振信号によりＬＥＤ３ａが発光し、ブザー３ｂが鳴動する。
【００２０】
一方、被検査回路が抵抗値を有している場合は、テストポイント４の間に被検査回路が接続されても、バイパスコンデンサＣ５によるバイパス作用が消されるために発振回路１は発振しない。また、交流信号により回路の導通を検査することから、被検査回路は抵抗値を有する回路以外に、コイル等のインダクタンス値を有する回路であっても、そのインピーダンスによりバイパスコンデンサＣ５のバイパス作用が消されるので発振回路１は発振せず、報知手段３は動作しない。具体的には、８Ω以上の抵抗値を有していれば発振は停止するし、コイルの場合約１ｍＨ以上で発振は停止する。
そして、テストポイント間にコンデンサを有する回路が接続された場合は、発振回路を構成するトランジスタにバイアス電流が流れないので、発信回路は反応しない。
【００２１】
更に、エミッタをテストポイントにすることで、被検査回路にダイオード等の半導体素子が介在されている場合も、発振回路は発振動作しない。これは、半導体素子が導通状態になるためには順方向のバイアス電圧が必要であるが、トランジスタＱ１が正常動作するためのバイアス電圧（ベース−エミッタ間の電圧）に加えて、半導体素子のバイアス電圧をトランジスタＱ１のエミッタ回路に生じさせるのは無理なことによる。また、仮に電流が流れたとしても、バイアス電圧不足の状態に変わりはないので、僅かな電流しか流れない。そのため、半導体素子が接続されていても破壊されるようなことがない。
【００２２】
このように、被検査回路に抵抗は勿論のことコイルが接続されている場合、それが低抵抗であっても、そのインピーダンスにより発振回路の帰還量或いは増幅回路の増幅率が大きく影響を受けるので、発振回路は発振動作しない。即ち導通していると判断することがない。また、被検査回路の近傍にコイルが接続されていても、そのインピーダンスにより発振回路は発振動作せず、それを無視して被検査回路の導通検査ができる。
更に、被検査回路やその周囲に半導体が接続されている場合、それは順方向状態で接続されていても増幅手段のバイアス電圧を正常にできないため発振回路は発振動作しないので、半導体を有する回路が被検査回路近傍に接続されていても、その回路を外すことなく被検査回路の導通検査ができる。
また、被検査回路やその周囲にコンデンサが介在されている場合も、発振回路は反応しないので、コンデンサを有する回路が被検査回路近傍に接続されていても、それを外すことなく被検査回路の導通検査ができる。
よって、コイルや半導体素子、更にはコンデンサが被検査回路の周囲に接続されていても回り込みを考慮しなくて済み、外すこと無く被検査回路の導通検査ができる。  
そして、トランジスタを用いた簡単な回路で構成できるし、ブザーは発振回路の発振信号で発振動作するので、圧電素子を設けるだけで構成でき、別途ブザー駆動回路等を設けることなく簡易な構成で済む。
【００２３】
また、この様な発振回路を利用することで、次のような作用を呈するので、それを利用することができる。
発振回路の発振周波数でブザーを鳴動させるため、被検査回路の抵抗が発振を停止させる閾値に近い場合、発振の強度や発振周波数が変化する（ブザー音が変化する）。これを利用して、低インピーダンスの抵抗の存在を知ることができ、接触不良の検査に役立てることができる。例えば、１．３〜８Ωの抵抗が存在している場合、テストポイント４を短絡するように設けられた発振スイッチＳ２をオン／オフ操作することで、発振周波数が変化してブザー音が変化することが実験により確認されている。この作用により、半田付け部やコネクター端子接続部が接触不良により微小な接触抵抗が生じている場合、導通試験器の音色が変化するので、接触不良の検知に利用することが可能となる。
更に、低インピーダンスのインダクタンス（コイル）の存在も同様に認識でき、例えば３０μＨ〜１ｍＨのインダクタンスに対してブザーの音色が変化するので、その存在を認識できる。
【００２４】
尚、コンデンサが介在されている場合、厳密にはその充電動作のために、電源スイッチＳ１をオンした時或いはテストポイント４を被検査回路に接続した時、一瞬だけブザーが鳴動することがある。この一瞬の鳴動動作によりコンデンサの存在を認識することも可能であり、このようにブザー音の変化や僅かなブザー音の発生により、抵抗、インダクタンス、更にはコンデンサの存在を認識することもできる。
【００２５】
図２は導通検査機の第２の実施形態を示している。発振回路等の基本回路構成は図１と同様であり、トランジスタＱ１のエミッタ回路の構成が異なっている。図２では、エミッタ抵抗Ｒ５を分断することなく、テストポイント４をエミッタ抵抗Ｒ５に並列に設けられているバイパスコンデンサＣ５に直列に設けている。
【００２６】
このように、エミッタ回路を完全に分断することなく、バイパスコンデンサＣ５に対してのみテストポイントを設けても良く、第１の実施形態と同様にインピーダンスや半導体素子を有する回路に対しては発振しないので、そのような回路を設けたまま導通検査できる。但し、この回路構成の場合、被検査回路にコンデンサが介在されていても発振は停止しないので、そのような回路が被検査回路周囲に接続されていたら、その回路を外して検査する必要がある。
【００２７】
尚、上記第１及び第２の実施形態は、何れも発振周波数を１．５ｋＨｚとしているが、他の周波数で発振させても良い。但し、周波数の変化を確認し易いのは、１〜１．５ｋＨｚを中心とする周波数であり、このあたりの周波数で発振させるのが好ましい。
また、発振回路１にＮＰＮトランジスタを使用し、そのエミッタにテストポイント４を設けたが、ＰＮＰトランジスタを用いた発振回路であっても適用でき、同様にエミッタにテストポイントを設ければよい。
また、発振回路１はＲＣ発振回路でなくとも良く、例えばＬＣ発振回路であても容易に本発明の導通検査機を構成できる。また、報知手段３は、ＬＥＤ３ａ及びブザー３ｂから構成されているが、ブザーのみであっても良い。
【００２８】
図３は導通検査機の第３の実施形態を示し、発振回路等の基本構成は図１と同様であり、増幅手段としてＦＥＴ（ＭＯＳ型）Ｑ２を使用している。尚、図１と同様の回路素子には同一の符号を付与し、説明を省略する。
このようにＦＥＴを用いて発振回路を形成しても、コイル、抵抗、コンデンサ、ダイオード等の半導体素子に対して、トランジスタで構成した発振回路と基本的に同様な作用を奏し、そのような素子が被検査回路の周囲に接続されていても回り込みを考慮しなくて済み、外すこと無く被検査回路の導通検査ができる。
【００２９】
詳しく説明すると、コイル、抵抗に関しては、被検査回路に発生するインピーダンス電圧により、ＦＥＴＱ２のソース電位がインピーダンスに比例して上昇し、ゲートーソース間電圧の変化が小さくなる。ソース接地のＦＥＴ増幅回路では、出力電圧幅はゲートーソース間電圧の変化が小さくなると、結果的にドレイン電圧の変化があまり大きくならず、発振に至るまでの正帰還ループができず発振しない。
また、ダイオードが順方向に介在されている場合、半導体の順方向電圧（例えば、０．６Ｖ）がソース電位にプラスされてソース電位が上昇する。従ってコイルや抵抗と同じ状態となる。そして、コンデンサがテストポイントに入ったとき、コンデンサのチャージ時間だけゲート−ソース間電圧が発生し、発振回路が動作する。しかし、ソース電流により被検査回路に接続されているコンデンサが充電されると、ソースの電位が上がりソース−ゲート間電圧変化が少なくなり、大きなドレイン電圧の変化とならなくなり、発振が停止する。
【００３０】
このように、トランジスタに換えてＦＥＴを使用しても、良好に導通検査機を構成できる。しかも、ＦＥＴを使用した場合、ドレイン抵抗を調整することで動作感度を変化させることが容易であり、検査対象に最適な動作感度設定が可能である。また、介在するコイル或いは抵抗のインピーダンスが小さいとき（例えば、Ｒ＝１．３〜８Ω、Ｌ＝３０〜１ｍＨ）、トランジスタと同様に発振回路が発振動作をしても発振周波数及び強度が変化するので、その変化により認識することも可能である。
尚、ここではＭＯＳＦＥＴ、Ｎチャンネルタイプを使用しているが、Ｐチャンネルタイプでも同様であるし、接合型ＦＥＴを使用しても良い。また、上記図２に示すように、テストポイントをエミッタ抵抗Ｒ５に並列に設けられているバイパスコンデンサＣ５に直列に設けても良い。
【００３１】
図４は、導通検査機の第４の実施形態を示し、発振回路にオペアンプ７を用いたウィーンブリッジ発振回路を使用している。そして、オペアンプ７の出力であって発振に必要な正帰還の量を大きく左右するポイント、ここではオペアンプ７と帰還回路８の間にテストポイント４を設け、報知手段としての略１００オームのブザー３ｂが負荷として接続されている。
尚、図１と同一の構成要素には同一の符号を付与し、説明を省略する。また、図において各素子の値は、例えば、コンデンサＣ１０＝Ｃ１１＝０．０１μＦ、Ｒ１０＝１０ｋΩ、Ｒ１１＝６８０Ω、Ｒ１２＝１．５ｋΩ、Ｒ１３＝６．８ｋΩである。
【００３２】
このように構成することで、コンデンサについては、発信周波数が変動する程度で発振が停止するようなことはないが、コイル、抵抗、ダイオード等の半導体素子に対しては図１のトランジスタを用いた回路と同様な動作をする。即ち、コイルや半導体素子の存在を認識でき、そのような素子が被検査回路の周囲に接続されていても回り込みを考慮しなくて済み、外すこと無く被検査回路の導通検査ができる。
また、図１の導通検査機と同様に、被検査回路に介在された抵抗やコイルが発振回路の発振を停止させる閾値に近い場合、発振の強度や発信周波数が変化してブザー音が変化するので、低インピーダンスの抵抗やコイルの存在を知ることができる。
更に、オペアンプで構成することで、発振停止状態では出力端子、つまりテストポイントに発生する電圧は略０ボルトとなる。そのため、被検査回路に介在する電子部品へ電流が流れず、半導体等への影響を全く考慮しなくて済む。
【図面の簡単な説明】
【００３３】
【図１】本発明に係る導通検査機の第１の実施形態を示す回路図である。
【図２】本発明に係る導通検査機の第２の実施形態を示す回路図である。
【図３】本発明に係る導通検査機の第３の実施形態を示す回路図である。
【図４】本発明に係る導通検査機の第４の実施形態を示す回路図である。
【符号の説明】
【００３４】
１・・発振回路、２・・増幅回路、３・・報知手段、３ａ・・発光ダイオード、３ｂ・・ブザー、４・・テストポイント、７・・オペアンプ、８・・帰還回路、Ｑ１・・トランジスタ、Ｑ２・・ＦＥＴ。
【図１】
2005017263.tif 000003
【図２】
2005017263.tif 000004
【図３】
2005017263.tif 000005
【図４】
2005017263.tif 000006