(57)【要約】【課題】化合物半導体とＳｉとを組み合わせた低暗電流で高感度・高速なアバランシェホトダイオードおよびその製造方法を提供することにある。【解決手段】信号光を吸収する化合物半導体（光吸収層と称する）とＳｉ増倍層との接続界面に，少なくとも一層の，光吸収層とは異なる組成もしくは材料で形成され光吸収層よりも大きな禁制帯幅をもつ結晶層（界面層と称する）が形成されている構造をもつ。この界面層には，接続界面の化合物半導体およびＳｉの表面に存在する酸化物をはじめとする不純物の電気的な影響を相殺する目的でｎ型またはｐ型の不純物が意図的に添加されていても良い。【選択図】  図１
2005032843.tif 000002
【特許請求の範囲】
【請求項１】
光を吸収してキャリアを発生する光吸収層と，発生したキャリアを増倍する増倍層を有し，該増倍層がＳｉから成り，該光吸収層が化合物半導体から成り，該増倍層と該光吸収層の間に該光吸収層よりも大きな禁制帯幅を持つ半導体界面層が形成されていることを特徴とするアバランシェホトダイオード。
【請求項２】
該光吸収層がＩｎＧａＡｓ混晶またはＩｎＧａＡｌＡｓ混晶またはＩｎＧａＡｓＰ混晶からなり，該半導体界面層がＩｎＧａＡｌＡｓ混晶またはＩｎＧａＡｓＰ混晶からなることを特徴とする請求項１記載のアバランシェホトダイオード。
【請求項３】
該光吸収層がＩｎＧａＡｓ混晶またはＩｎＧａＡｌＡｓ混晶またはＩｎＧａＡｓＰ混晶からなり，該半導体界面層がＩｎＰまたはＧａＡｓからなることを特徴とする請求項１記載のアバランシェホトダイオード。
【請求項４】
該光吸収層がＳｂを含む半導体からなることを特徴とする請求項１記載のアバランシェホトダイオード。
【請求項５】
該増倍層と該半導体界面層の接続が融着によって形成されていることを特徴とする請求項１から４のいずれか一に記載のアバランシェホトダイオード。
【請求項６】
請求項１から５のいずれか一に記載のアバランシェホトダイオードを搭載した光モジュール。
【請求項７】
請求項１から５のいずれか一に記載のアバランシェホトダイオードまたは請求項６に記載の光モジュールを搭載した光受信器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアバランシェホトダイオードに関し、特に広帯域でかつ増幅率の大きな高速・高感度な光通信用のアバランシェホトダイオードに関する。
【０００２】
【従来の技術】
アバランシェホトダイオードは光信号を増幅する機能を内蔵する受光素子であり，感度が良く高速に動作させることができるため，光通信用受光素子として広く用いられている。アバランシェホトダイオードの増幅機能は半導体の雪崩（アバランシェ）降伏現象を利用して達成される。アバランシェ降伏において増幅が発生する原理を簡単に説明すると次のようになる。
【０００３】
半導体内を移動する電子あるいは正孔は結晶格子に衝突して散乱される。半導体に大きな電界を印加すると，半導体内のキャリアは電界によって加速され移動速度が大きくなる。半導体内のキャリアの移動速度が大きくなり，その運動エネルギーが禁制帯幅より大きくなると，結晶格子に衝突したときに格子の結合手を切る確率が高くなり，自由に移動できる電子・正孔対を新たに生成する。結合手を切られた原子は電荷が不足しイオン化したように見えるため，この現象は衝突電離あるいは衝突イオン化と呼ばれ，電子または正孔が単位距離進んだときに衝突電離によってどれほどの電子・正孔対が発生したかをイオン化率という。また，電子によるイオン化率と正孔によるイオン化率の比をイオン化率比と呼ぶ。
【０００４】
この衝突イオン化によって新たに生じたキャリア（電子または正孔）も，電界によって加速され運動エネルギーを得，さらに衝突イオン化によって新たなキャリアを生成する。このように衝突電離が繰り返し生じると，急速にキャリアの数が増し大きな電流が流れることになる。これが雪崩降伏である。雪崩降伏が生じる寸前の電界を印加しておいた半導体に少数でもキャリアの注入が生じると，衝突イオン化により多数のキャリアが生成されるため電流が一気に増加する。すなわち，少数のキャリアでも大きな電流を得ることができる。これが雪崩降伏において増幅が発生する原理である。アバランシェホトダイオードは，この現象を起こすために引き金となるキャリアの注入に，光吸収によって生じたホトキャリアを利用する。
【０００５】
よく知られているように，アバランシェホトダイオードの高速応答性の点で重要となるのはイオン化率比であり，１より大きければ大きいほど，または１より小さければ小さいほどアバランシェホトダイオードの性能は良くなる。逆に，イオン化率比が１に近いと高速での増幅率が劣り，性能の良いアバランシェホトダイオードは得られない。高速の光通信には赤外線領域の光が用いられるため，素子作製にはこれまで主にＩｎＰやＩｎＧａＡｓといった化合物半導体が用いられてきた。ところが，光通信に用いられる代表的な化合物半導体であるＩｎＰのイオン化率比はおよそ０．５と比較的１に近い値である。ＩｎＡｌＡｓでもせいぜい４から５である。このため，応用可能な周波数はせいぜい１０ＧＨｚ程度であり，４０ＧＨｚ以上の高速素子では満足な性能が得られない。
【０００６】
これに対しＳｉのイオン化率比は１０から１００以上と極めて大きな値をもち，高速・高感度のアバランシェホトダイオードを作製できる。ところが，Ｓｉは光通信に用いられる赤外線領域の光を吸収できないため，これまで普通は光通信に用いることができなかった。
【０００７】
Ｓｉを用いたアバランシェホトダイオードのこのような欠点を克服するため，これまで赤外線領域に感度をもつ化合物半導体とＳｉとを組み合わせる試みが為されてきた。たとえば，Ｓｉ上に化合物半導体をエピタキシャル成長させる試みが数十年前から行われている。しかしながら，いまだに満足できる品質をもつ結晶が得られておらず，実用化に至っていない。
このようなＳｉ上の化合物半導体の品質上の欠点を軽減する方法として，例えば，米国特許ＵＳ  ６３８４４６２  Ｂ１があり，その趣旨を図２で説明する。該特許では，図２のように，化合物半導体基板２１上に結晶成長したＩｎＧａＡｓ層２２に直接Ｓｉ増倍層２３を融着により接合させ，アバランシェホトダイオードを形成する。さらに，イオン打ち込みと拡散技術によりコンタクト層２４とガードリング２５を形成している。融着技術を用いることで化合物半導体，Ｓｉともに結晶性が損なわれないため，高品質の素子が得られるとしている。
【０００８】
【発明が解決しようとする課題】
しかし，上記構造では信号光を吸収する低キャリア濃度のＩｎＧａＡｓ層に直接Ｓｉ増倍層を高温の融着により接続している。通常，接続部のＩｎＧａＡｓ層とＳｉ増倍層の界面には酸化物をはじめとする不純物が多い。このため，接続部付近のＩｎＧａＡｓ層にはこれらの不純物が融着の過程で混入することになる。その結果，接続部付近のＩｎＧａＡｓ層のキャリア濃度は高くなり，高い電界が印加されることになる。ＩｎＧａＡｓ層は禁制帯幅が狭いため，高い電界が印加されると暗電流が増加し実用に供するに十分な感度が得られなくなる。実際，ＩｎＧａＡｓ層に直接Ｓｉ増倍層を融着した素子では，暗電流がマイクロアンペアを超えており，実用化されている従来のアバランシェホトダイオードに比べて３桁以上も劣る。また，電界が高いとＩｎＧａＡｓ層でも雪崩降伏が生じてしまい高速応答性が劣化する等の欠点も生じる。
【０００９】
本発明の目的は，化合物半導体とＳｉとを組み合わせた低暗電流で高感度・高速なアバランシェホトダイオードおよびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明のアバランシェホトダイオードは，信号光を吸収する化合物半導体（光吸収層と称する）とＳｉ増倍層との接続界面に，少なくとも一層の，光吸収層とは異なる組成もしくは材料で形成され光吸収層よりも大きな禁制帯幅をもつ結晶層（界面層と称する）が形成されている構造をもつ。この界面層には，接続界面の化合物半導体およびＳｉの表面に存在する酸化物をはじめとする不純物の電気的な影響を相殺する目的でｎ型またはｐ型の不純物が意図的に添加されていても良い。
【００１１】
【発明の実施の形態】
実施例１
図１は本発明のアバランシェホトダイオードの一構造例である。１１はＳｉ基板（ｎ型，２×Ｅ１８ｃｍ−３），１２はＳｉの増倍層（ｎ型，１Ｅ１５ｃｍ−３，０．２μｍ），１３は  ＩｎＡｌＡｓの界面層（ｐ型，１Ｅ１８ｃｍ−３，０．０５μｍ），１４はＩｎＧａＡｓの光吸収層（ｐ型，２Ｅ１５ｃｍ−３，１．２μｍ），１５はＩｎＡｌＡｓのキャップ層（ｐ型，２Ｅ１８ｃｍ−３，１μｍ），１６はＩｎＧａＡｓのコンタクト層（ｐ型，５Ｅ１９ｃｍ−３，０．１μｍ）である。１７は素子の表面を保護するＳｉＮ膜である。１８は金属電極である。図は面入射型の素子構造の例であり，光信号は１１のＳｉ基板面または，１６のコンタクト層側から入射させる。この際，光の入射面には，光信号の入射効率を高くするために無反射コート膜や，適当な窓構造あるいはレンズ等を設けても良い。
実施例２
図３は，本発明の別の実施例である。この場合は，高信頼化のためにプレーナ型の素子構造とした例である。３１はガードリング部であり，ｐ型の不純物をイオン打ち込みまたは拡散により添加している。
実施例３
図４は，本発明の別の実施例である。この場合は，基本的な構造は図１と同じであるが，高信頼化のためにガードリングを設けた構造となっている。４１はＩｎＧａＡｌＡｓの界面層（ｐ型，１Ｅ１８ｃｍ−３，０．０５μｍ）である。ここで，ＩｎＧａＡｌＡｓの組成は，１．３μｍ帯の信号光が吸収されないように，１．１μｍの禁制帯波長（エネルギーに換算すると１．１３ｅＶ）を持つように調整されている。４２は高抵抗ＩｎＰで形成されたガードリングである。このガードリングは，キャリア濃度が低ければｐ型またはｎ型のＩｎＰでも良い。
【００１２】
この構造の作製法を図５を用いて説明する。最初に，接続させる化合物半導体とＳｉを以下のように別々に準備する。まず，図５（ａ）に示すように，ｎ型のＳｉ基板（５１）上にキャリア濃度の低い高抵抗のＳｉ増倍層（５２）を適当な結晶成長方法でエピタキシャル成長する。もしくは，高抵抗のＳｉ基板にｎ型の不純物を拡散させて同構造を形成しても良い。あるいは，ｎ型のＳｉ基板にｐ型の不純物を拡散させて，表面を高抵抗化し同構造を作製しても良い。次に，これを図（ｂ）のように，台形（メサ型）状に，ホトリソグラフィとドライエッチングもしくはウェットエッチングによって加工する。寸法は，高周波用途用として適切な容量を持つように設定する必要があるが，本実施例では，１０ＧＨｚ用として，頂部の直径が約２５μｍの円錐台状の形状を形成した。続いて，表面保護のためにＳｉＮまたはＳｉＯ２等の誘電体膜（５３）を適当な化学気相堆積法で表面に形成する。ＳｉＯ２の場合は熱酸化法で形成しても良い。次に，図（ｃ）に示すように，頂部の誘電体膜のみを，ホトリソグラフィとドライエッチングもしくはウェットエッチングによって除去し，Ｓｉの表面（５４）を露出させる。以上でＳｉ側の準備は完了である。
【００１３】
化合物半導体側は次のように準備する。まず，図（ｄ）のように，ＩｎＰ基板（５５）上にｐ型ＩｎＧａＡｓ（キャリア濃度５Ｅ１９ｃｍ−３，厚さ０．１μｍ）コンタクト層（５６），ｐ型ＩｎＧａＡｌＡｓ（キャリア濃度２Ｅ１８ｃｍ−３，厚さ１μｍ）キャップ層（５７），ｐ型ＩｎＧａＡｓ（キャリア濃度１Ｅ１５ｃｍ−３，厚さ１μｍ）光吸収層（５８），ｐ型ＩｎＧａＡｌＡｓ（キャリア濃度１Ｅ１８ｃｍ−３，厚さ０．０５μｍ）界面層（５９）を順に分子線エピタキシ法でエピタキシャル成長させる。これらの層はいずれもＩｎＰ基板に格子整合するように組成が調整され，また，キャリア濃度を制御するため，ｐ型不純物のＢｅを添加している。
ここで，キャップ層および界面層に用いるＩｎＧａＡｌＡｓの組成は，その禁制帯幅が１．１μｍとなるように調整した。これは，信号光である１．３μｍ帯の光を吸収しないようにするためである。図６は，ＩｎＧａＡｓの吸収係数と光波長との関係であるが，禁制帯波長から０．１μｍ程度長波長になると，光をほとんど吸収しなくなることがわかる。したがって，キャップ層および界面層に用いるＩｎＧａＡｌＡｓの組成は，その禁制帯波長が１．２μｍより短波長であれば，１．３μｍ帯の信号光を吸収しなくなるので信号光の無駄な損失を防ぐことができる。すなわち，キャップ層および界面層に用いるＩｎＧａＡｌＡｓの組成は，その禁制帯波長が１．２μｍより短波長であれば良く，１．１μｍに限るものではない。
ただし，このキャップ層および界面層に用いるＩｎＧａＡｌＡｓの禁制帯波長には短波長側にも限界値が存在し，それはＩｎＧａＡｓ光吸収層の禁制帯幅との差から制限を受ける。すなわち，キャップ層および界面層に用いるＩｎＧａＡｌＡｓの禁制帯幅とＩｎＧａＡｓ光吸収層の禁制帯幅の差が大きくなりすぎると，その界面おいて電子・正孔がそのエネルギー差を乗り越えられなくなって界面に蓄積し高速応答性損なう，いわゆるパイルアップが発生するため，キャップ層および界面層に用いるＩｎＧａＡｌＡｓの禁制帯幅が大きすぎてはならない。通常，１０ＧＨｚの応答速度を得るには，キャップ層および界面層に用いるＩｎＧａＡｌＡｓの禁制帯とＩｎＧａＡｓ光吸収層の禁制帯の導電帯または価電子帯のエネルギー差を０．５ｅＶ程度にする必要がある。これから算出すると，キャップ層および界面層に用いるＩｎＧａＡｌＡｓの禁制帯波長の短波長側の限界値はおよそ７００ｎｍとなる。
なお，これらのエピタキシャル成長は有機金属気相堆積法あるいは適当な化学気相堆積法で行っても良く，ｐ型の不純物はＺｎ等でも良い。次に，これを図（ｅ）のように台形（メサ型）状に，ホトリソグラフィとドライエッチングもしくはウェットエッチングによって加工する。寸法は図（ｂ）と同様に，頂部の直径が約２５μｍの円錐台状の形状を形成した。以上で，化合物半導体側の準備は完了である。
【００１４】
次に，上記で準備した図（ｃ）のＳｉ（５１０）と図（ｅ）の化合物半導体（５１１）を以下の方法で接続した。図（ｆ）のように，図（ｃ）のＳｉと図（ｅ）の化合物半導体の頂部が対面するように配置して高周波プラズマ装置に搬入し，槽内に微量のアルゴンガスを導入してアルゴンプラズマで接続させる表面を清浄化する。清浄化後直ちに頂部同士を接触させると，図（ｃ）のＳｉと図（ｅ）の化合物半導体が接合する。接合は，常温でも充分であるが，加熱しても良い。次に，これを，薄い塩酸系のエッチング液に浸し不要なＩｎＰ基板を選択的に取り除く。続いて，図（ｇ）のようにホトリソグラフィとドライエッチングもしくはウェットエッチングによって，化合物半導体部分のみ再度台形状に加工する。その後，図（ｈ）のように，ホトリソグラフィとドライエッチングもしくはウェットエッチングによって誘電体マスク（５１２）を形成した後，有機金属気相堆積法あるいは適当な化学気相堆積法で高抵抗のＩｎＰ層（５１３）を選択的に成長する。続いて，図（ｉ）のように，誘電体マスクを取り除いた後に，再度素子全体を保護する目的でプラズマ化学気相堆積法でＳｉＮ膜（５１４）を形成し，ホトリソグラフィを用いて電極接続用の孔を形成する。その後，電極金属（５１５）を蒸着とホトリソグラフィおよびリフトオフ工程で形成する。最後に無反射コート膜（５１６）を光入射面となるＳｉ基板面に形成して完成する。
このようにして作製した素子に逆バイアスを印加したところ，降伏電圧（Ｖｂ）は３５Ｖ，降伏電圧の約９０％に当たる３２Ｖにおける暗電流は５０ｎＡと充分低い値が得られた。高周波特性においても，１０ＧＨｚの光信号の増倍率は最大２５であり，受光領域内で均一であった。さらに高温逆バイアス通電試験（２００℃，１００μＡ一定）では，１０００時間後の電圧変動は１Ｖ以下，室温における降伏電圧，暗電流も試験前と変化が無く良好であった。
実施例４
図７は，本発明の別の実施例である。この場合は，実施例１と同様の断面構造を持つが，素子全体の形状を導波路型の構造に加工した例である。すなわち，実施例１では基板に対して垂直かそれに近い角度で信号光を入射させるのに対して，本例は信号光を基板に対して平行かそれに近い角度で入射させる構造となっており，４０ＧＨｚ以上の高速かつ高感度の素子，あるいは，平面実装に適した素子構造である。
実施例５
図８は，本発明の別の実施例である。この場合は，実施例１と同様の面入射型の構造であるが，化合物半導体基板をベースにして，Ｓｉ増倍層を形成した例である。８１はＩｎＰ基板（ｎ型，２×Ｅ１８ｃｍ−３），８２はＩｎＧａＡｓの光吸収層（ｎ型，２Ｅ１５ｃｍ−３，１．２μｍ），８３は  ＩｎＧａＡｓＰの界面層（ｎ型，１Ｅ１８ｃｍ−３，０．０５μｍ），８４はＳｉの増倍層（ｐ型，１Ｅ１５ｃｍ−３，０．２μｍ），  ８５はＳｉのコンタクト層（ｐ型，２Ｅ１８ｃｍ−３，０．１μｍ）である。ここで，ＩｎＧａＡｓＰの組成は，実施例３と同様の理由で１．３μｍ帯の信号光が吸収されないように，１．１μｍの禁制帯波長を持つように調整されている。
実施例６
図９は，本発明の別の実施例である。この場合は，単純なＳｉ基板の代わりに，ＳｉまたはＳｉＧｅの集積回路が形成された基板上に実施例４と同様のアバランシェホトダイオードを形成した例である。９１はＳｉ基板上に形成されたＳｉまたはＳｉＧｅの集積回路で作製されたプリアンプ，９２は図７のアバランシェホトダイオードである。ただし，１１のＳｉ基板が９１の集積回路のＳｉ基板と共通になっている。
実施例７
図１０は，本発明のさらにまた別の実施例である。この場合は，図４のアバランシェホトダイオード（１０１）とプリアンプ集積回路素子（１０２），および光ファイバ（１０３）を一つのケース（１０４）に収納した光モジュールの例となっている。
実施例８
図１１は，本発明のさらにまた別の実施例である。この場合は，図１０の光モジュール（１１０）をアナログ・デジタル変換器や復号器の実装されたパッケージ（１１１）に搭載した光受信器の例となっている。
【００１５】
【発明の効果】
本発明の実施例によれば，Ｓｉと化合物半導体を融着した界面に存在する不純物の影響で界面の電界強度が異常に高くなっても，界面の化合物半導体材料の禁制帯幅が大きいため，暗電流の増加を低減できる。また，界面不純物の電気的影響を相殺するために界面層に意図的に不純物を添加することで，界面での電界異常の発生も抑制できる。その結果，従来に比べて，はるかに暗電流の低い，高感度かつ高速の光通信用アバランシェホトダイオードを実現できるため工業上重要である。
【図面の簡単な説明】
【図１】本発明の第一の実施例である半導体受光装置の構造図である。
【図２】従来の第一の実施例である半導体受光装置の構造図である。
【図３】本発明の第二の実施例である半導体受光装置の構造図である。
【図４】本発明の第三の実施例である半導体受光装置の構造図である。
【図５】本発明の第三の実施例である半導体受光装置の作製工程を説明する図である。
【図６】ＩｎＧａＡｓの吸収係数の波長依存性を示す図である。
【図７】本発明の第四の実施例である半導体受光装置の構造図である。
【図８】本発明の第五の実施例である半導体受光装置の構造図である。
【図９】本発明の第六の実施例である半導体受光装置の構造図である。
【図１０】本発明の第七の実施例である半導体受光装置の構造図である。
【図１１】本発明の第八の実施例である半導体受光装置の構造図である。
【符号の説明】
１１…Ｓｉ基板、１２  …Ｓｉ増倍層、１３  …ＩｎＡｌＡｓ界面層、１４  …ＩｎＧａＡｓ光吸収層、１５  …ＩｎＡｌＡｓキャップ層、１６  …ＩｎＧａＡｓコンタクト層、１７  …ＳｉＮ保護膜、２１  …化合物半導体基板、２２  …ＩｎＧａＡｓ層、２３  …Ｓｉ増倍層、２４  …コンタクト層、２５  …ガードリング、４１…ＩｎＧａＡｌＡｓ界面層、４２…高抵抗ＩｎＰ、５１…Ｓｉ基板、５２…Ｓｉ増倍層、５３…誘電体膜、５４…Ｓｉ表面、５５…ＩｎＰ基板、５６…ＩｎＧａＡｓコンタクト層、５７…ＩｎＧａＡｌＡｓキャップ層、５８…ＩｎＧａＡｓ光吸収層、５９…ＩｎＧａＡｌＡｓ界面層、５１０…Ｓｉ側材料、５１１…化合物半導体側材料、５１２…誘電体マスク、５１３…高抵抗ＩｎＰ層、５１４…ＳｉＮ膜、５１５…電極金属、５１６…無反射コート膜、８１…ＩｎＰ基板、８２…ＩｎＧａＡｓ光吸収層、８３…ＩｎＧａＡｓＰ界面層、８４…Ｓｉ増倍層、８５…Ｓｉコンタクト層、９１…ＳｉまたはＳｉＧｅの集積回路、９２…図７のアバランシェホトダイオード、１０１…図４のアバランシェホトダイオード、１０２…プリアンプ集積回路素子、１０３…光ファイバ、１０４…ケース、１１０…図１０の光モジュール、１１１…パッケージ。
【図１】
2005032843.tif 000003
【図２】
2005032843.tif 000004
【図３】
2005032843.tif 000005
【図４】
2005032843.tif 000006
【図５】
2005032843.tif 000007
【図６】
2005032843.tif 000008
【図７】
2005032843.tif 000009
【図８】
2005032843.tif 000010
【図９】
2005032843.tif 000011
【図１０】
2005032843.tif 000012
【図１１】
2005032843.tif 000013