(57)【要約】【課題】  位相雑音特性が良好で、広い周波数範囲で発振周波数を変化させることが可能な差動電圧制御発振器を提供すること。【解決手段】  差動電圧制御発振器１００は、並列共振回路１００ａと、並列共振回路１００ａと並列に接続される負性抵抗回路１３０とを備える。高周波スイッチ回路１４０は、制御電圧端子１４７と第１のスイッチング素子１４３との間に接続された第１の高周波信号減少部と、制御電圧端子１４７と第２のスイッチング素子１４４との間に接続された第２の高周波信号減少部とを含む。【選択図】  図１
2005287009.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を発振するための差動電圧制御発振器であって、
インダクタ回路と、可変容量回路と、高周波スイッチ回路とを並列に接続してなる並列共振回路と、
前記並列共振回路と並列に接続される負性抵抗回路とを備え、
前記高周波スイッチ回路は、
第１のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第１のスイッチング素子と、
前記第１のスイッチング素子に接続される第１の容量性素子と、
第２のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第２のスイッチング素子と、
前記第２のスイッチング素子に接続される第２の容量性素子と、
前記並列共振回路で発生する差動信号の仮想接地点に接続されており、前記第１及び第２のスイッチング制御端子に対して共通の制御電圧を供給するための制御電圧端子と、
前記制御電圧端子と前記第１のスイッチング素子との間に接続されており、前記第１のスイッチング素子の導通端子から前記第１のスイッチング制御端子へ流れる高周波信号を減少させるための第１の高周波信号減少部と、
前記制御電圧端子と前記第２のスイッチング素子との間に接続されており、前記第２のスイッチング素子の導通端子から前記第２のスイッチング制御端子へ流れる高周波信号を減少させるための第２の高周波信号減少部とを含む、差動電圧制御発振器。
【請求項２】
前記第１の高周波信号減少部は、前記第１のスイッチング素子の導通端子から前記第１のスイッチング制御端子へ流れる高周波信号に対して、所望のインピーダンスを有する第１のインピーダンス素子であり、
前記第２の高周波信号減少部は、前記第２のスイッチング素子の導通端子から前記第２のスイッチング制御端子へ流れる高周波信号に対して、所望のインピーダンスを有する第２のインピーダンス素子である、請求項１に記載の差動電圧制御発振器。
【請求項３】
前記高周波スイッチ回路は、前記仮想接地点と前記制御電圧端子との間に接続されており、前記第１および第２のスイッチング素子の導通端子から前記第１および第２のスイッチング制御端子へ流れる高周波信号を減少させるための第３の高周波信号減少部をさらに含む、請求項２に記載の差動電圧制御発振器。
【請求項４】
前記第１及び第２のインピーダンス素子は、第１及び第２のスイッチング素子がオフのときのＱ値と、第１及び第２のスイッチング素子がオンのときのＱ値とを同程度にさせるインピーダンスを有する、請求項２に記載の差動電圧制御発振器。
【請求項５】
前記第１及び第２のインピーダンス素子の内、少なくとも一つは、抵抗性素子である、請求項２に記載の差動電圧制御発振器。
【請求項６】
前記第１及び第２のインピーダンス素子の内、少なくとも一つは、インダクタである、請求項２に記載の差動電圧制御発振器。
【請求項７】
前記インダクタは、配線である、請求項６に記載の差動電圧制御発振器。
【請求項８】
前記第３の高周波信号減少部は、第３のインピーダンス素子である、請求項３に記載の差動電圧制御発振器。
【請求項９】
前記第３のインピーダンス素子は、抵抗性素子またはインダクタである、請求項８に記載の差動電圧制御発振器。
【請求項１０】
さらに、前記並列共振回路及び前記負性抵抗回路と並列に接続されており、内部素子の接続関係が前記高周波スイッチ回路と等しい別の高周波スイッチ回路を少なくとも一つ備える、請求項１に記載の差動電圧制御発振器。
【請求項１１】
任意の一つの前記高周波スイッチ回路全体の容量値と、別の前記高周波スイッチ回路全体の容量値とは、異なっている、請求項１０に記載の差動電圧制御発振器。
【請求項１２】
前記第１のスイッチング素子及び前記第２のスイッチング素子は、電界効果トランジスタである、請求項１に記載の差動電圧制御発振器。
【請求項１３】
前記電界効果トランジスタは、ドレイン電極の周囲をゲート電極が取り囲むリング構造である、請求項１２に記載の差動電圧制御発振器。
【請求項１４】
前記第１のスイッチング素子及び前記第２のスイッチング素子は、ＩＣ上で交互に櫛状にレイアウトされた電界効果トランジスタである、請求項１２に記載の差動電圧制御発振器。
【請求項１５】
前記電解効果トランジスタのゲートからの引き出し線は、前記ＩＣの最上位層に配置されている、請求項１４に記載の差動電圧制御発振器。
【請求項１６】
前記第１及び第２の高周波信号減少部は、前記電解効果トランジスタのゲートからの引き出し線の近傍に配置されている、請求項１４に記載の差動電圧制御発振器。
【請求項１７】
前記第１及び第２の容量性素子はＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）容量素子である、請求項１に記載の差動電圧制御発振器。
【請求項１８】
前記第１及び第２の容量性素子はＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量素子である、請求項１に記載の差動電圧制御発振器。
【請求項１９】
差動高周波回路に接続され、前記差動高周波回路と前記差動高周波回路に接続されるべき他の回路との間の整合をとる整合回路であって、
前記差動高周波回路と前記他の回路との間に並列に接続される高周波スイッチ回路を備え、
前記高周波スイッチ回路は、前記差動高周波回路と前記他の回路との間を流れる高周波信号に対する負荷インピーダンスを可変にする回路であり、
第１のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第１のスイッチング素子と、
前記第１のスイッチング素子に接続される第１の容量性素子と、
第２のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第２のスイッチング素子と、
前記第２のスイッチング素子に接続される第２の容量性素子と、
前記整合回路内での差動信号の仮想接地点に接続されており、前記第１及び第２のスイッチング制御端子に対して共通の制御電圧を供給するための制御電圧端子と、
前記制御電圧端子と前記第１のスイッチング素子との間に接続されており、前記第１のスイッチング素子の導通端子から前記第１のスイッチング制御端子へ流れる高周波信号を減少させるための第１の高周波信号減少部と、
前記制御電圧端子と前記第２のスイッチング素子との間に接続されており、前記第２のスイッチング素子の導通端子から第２のスイッチング制御端子へ流れる高周波信号を減少させるための第２の高周波信号減少部とを含む、整合回路。
【請求項２０】
差動電圧制御発振器を具備するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路であって、
前記差動電圧制御発振器は、
インダクタ回路と、可変容量回路と、高周波スイッチ回路とを並列に接続してなる並列共振回路と、
前記並列共振回路と並列に接続される負性抵抗回路とを備え、
前記高周波スイッチ回路は、
第１のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第１のスイッチング素子と、
前記第１のスイッチング素子に接続される第１の容量性素子と、
第２のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第２のスイッチング素子と、
前記第２のスイッチング素子に接続される第２の容量性素子と、
前記並列共振回路で発生する差動信号の仮想接地点に接続されており、前記第１及び第２のスイッチング制御端子に対して共通の制御電圧を供給するための制御電圧端子と、
前記制御電圧端子と前記第１のスイッチング素子との間に接続されており、前記第１のスイッチング素子の導通端子から前記第１のスイッチング制御端子へ流れる高周波信号を減少させるための第１の高周波信号減少部と、
前記制御電圧端子と前記第２のスイッチング素子との間に接続されており、前記第２のスイッチング素子の導通端子から前記第２のスイッチング制御端子へ流れる高周波信号を減少させるための第２の高周波信号減少部とを含む、ＰＬＬ回路。
【請求項２１】
差動電圧制御発振器を具備する無線通信機器であって、
前記差動電圧制御発振器は、
インダクタ回路と、可変容量回路と、高周波スイッチ回路とを並列に接続してなる並列共振回路と、
前記並列共振回路と並列に接続される負性抵抗回路とを備え、
前記高周波スイッチ回路は、
第１のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第１のスイッチング素子と、
前記第１のスイッチング素子に接続される第１の容量性素子と、
第２のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第２のスイッチング素子と、
前記第２のスイッチング素子に接続される第２の容量性素子と、
前記並列共振回路で発生する差動信号の仮想接地点に接続されており、前記第１及び第２のスイッチング制御端子に対して共通の制御電圧を供給するための制御電圧端子と、
前記制御電圧端子と前記第１のスイッチング素子との間に接続されており、前記第１のスイッチング素子の導通端子から前記第１のスイッチング制御端子へ流れる高周波信号を減少させるための第１の高周波信号減少部と、
前記制御電圧端子と前記第２のスイッチング素子との間に接続されており、前記第２のスイッチング素子の導通端子から前記第２のスイッチング制御端子へ流れる高周波信号を減少させるための第２の高周波信号減少部とを含む、無線通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波スイッチ回路を備える差動電圧制御発振器に関し、より特定的には携帯電話装置などの無線通信装置に好適な高周波スイッチ回路を備えた差動電圧制御発振器に関する。
【０００２】
また、本発明は、高周波スイッチ回路を備える整合回路に関する。
【０００３】
さらに、本発明は、差動電圧制御発振器を備えるＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路および無線通信機器に関する。
【背景技術】
【０００４】
差動電圧制御発振器は、携帯電話装置などの無線通信装置において局部信号を発生させる手段として広く使用されている。差動電圧制御発振器は、高周波ＩＣとして製造される場合、半導体製造プロセスにおける構成要素のばらつきから、発振周波数範囲を広くする必要があった。また、近年では異なる周波数帯を使用する通信システムに対応するため、差動電圧制御発振器の発振周波数を、広い周波数範囲で可変にする必要が生じている。
【０００５】
発振周波数を広い範囲で可変にするため、複数の高周波スイッチ回路を備えた差動電圧制御発振器が知られている（非特許文献１、Ｆｉｇ．１１）。図１７は、従来の差動電圧制御発振器６００を表す回路図である。
【０００６】
図１７に示す差動電圧制御発振器６００は、並列共振回路１００ａと、負性抵抗回路１３０とを備える。
【０００７】
並列共振回路１００ａは、インダクタ回路１１０と、可変容量回路１２０と、第１の高周波スイッチ回路６４０と、第２の高周波スイッチ回路６５０と、第３の高周波スイッチ回路６６０と、第４の高周波スイッチ回路６７０とを含む。インダクタ回路１１０と、可変容量回路１２０と、負性抵抗回路１３０と、第１の高周波スイッチ回路６４０と、第２の高周波スイッチ回路６５０と、第３の高周波スイッチ回路６６０と、第４の高周波スイッチ回路６７０とは、互いに並列に接続されている。
【０００８】
インダクタ回路１１０は、インダクタ１１１と、インダクタ１１１に直列に接続されたインダクタ１１２とからなるインダクタ対を含む。インダクタ１１１とインダクタ１１２との間には、差動電圧制御発振器６００に電圧Ｖｄｄを供給するための電源端子１０１が接続される。
【０００９】
可変容量回路１２０は、バラクタ１２１と、バラクタ１２１に直列に接続されたバラクタ１２２とからなるバラクタ対を含む。バラクタ１２１とバラクタ１２２との間には、可変容量回路１２０を制御する制御電圧Ｖｔを供給するための制御電圧端子１０２が接続される。
【００１０】
負性抵抗回路１３０は、トランジスタ１３１と、トランジスタ１３２とからなるトランジスタ対を含む。トランジスタ１３１のゲートは、トランジスタ１３２のドレインに接続される。トランジスタ１３２のゲートは、トランジスタ１３１のドレインに接続される。すなわち、トランジスタ１３１と、トランジスタ１３２とは互いにクロスカップリングされている。
【００１１】
トランジスタ１３１のソースは、電流源１０３の一方の端子に接続される。トランジスタ１３２のソースは、電流源１０３の一方の端子に接続される。電流源１０３の他方の端子は、グラウンドに接続される。
【００１２】
第１の高周波スイッチ回路６４０は、容量性素子１４１及びスイッチング素子１４３からなる直列回路と、容量性素子１４２及びスイッチング素子１４４からなる直列回路との直列回路対を含む。容量性素子１４１及び容量性素子１４２は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）容量素子である。
【００１３】
スイッチング素子１４３及びスイッチング素子１４４は、電界効果トランジスタ（ＦＥＴ：ＦＩＥＬＤ  ＥＦＦＥＣＴ  ＴＲＡＮＳＩＳＴＯＲ）である。
【００１４】
容量性素子１４１の一方端は、スイッチング素子１４３のドレインｄ（導通端子）に接続される。容量性素子１４２の一方端は、スイッチング素子１４４のドレインｄ（導通端子）に接続される。容量性素子１４１の他方端は、インダクタ回路１１０と、可変容量回路１２０と、負性抵抗回路１３０との一方の接続点に接続される。容量性素子１４２の他方端は、インダクタ回路１１０と、可変容量回路１２０と、負性抵抗回路１３０との他方の接続点に接続される。
【００１５】
スイッチング素子１４３のゲート端子（スイッチング制御端子）は、スイッチング素子１４４のゲート端子（スイッチング制御端子）に接続される。スイッチング素子１４３及びスイッチング素子１４４のソースは、ともにグラウンドに接続されている。
【００１６】
スイッチング素子１４３のゲート端子（スイッチング制御端子）とスイッチング素子１４４のゲート端子（スイッチング制御端子）が接続されることにより、２つの直列回路対が接続される。
【００１７】
制御電圧端子１４７は、スイッチング素子１４３のゲート端子及びスイッチング素子１４４のゲート端子の接続点に接続される。制御電圧端子１４７は、スイッチング素子１４３及びスイッチング素子１４４に制御電圧Ｖｃｔｒｌ１を供給する。
【００１８】
第２の高周波スイッチ回路６５０と、第３の高周波スイッチ回路６６０と、第４の高周波スイッチ回路６７０とは、いずれも第１の高周波スイッチ回路６４０と等しい内部素子の接続関係からなる。また、第１乃至第４の高周波スイッチ回路には、それぞれ独立に制御可能な、制御電圧Ｖｃｔｒｌ１〜４が制御電圧端子１４７，１５７，１６７，１７７から入力される。
【００１９】
並列共振回路１００ａは、インダクタ回路１１０の持つインダクタンスと、可変容量回路１２０及び第１〜第４の高周波スイッチ回路６４０、６５０、６６０、６７０の持つ容量とによって決定される周波数で共振する。また、負性抵抗回路１３０は、電圧Ｖｄｄが印可されると並列共振回路１００ａで発生する損失を補償する。この結果、差動電圧制御発振器６００は、並列共振回路１００ａの共振周波数近傍で発振する。
【００２０】
可変容量回路１２０の容量は、バラクタ１２１及びバラクタ１２２の両端に印加される電圧により変化する。バラクタ１２１及びバラクタ１２２は、両端に電圧Ｖｄｄと制御電圧Ｖｔが印加される。このうち、制御電圧Ｖｔは可変であるため、制御電圧Ｖｔを変化させることにより、バラクタ１２１及びバラクタ１２２に印加する電圧を変化させることができる。バラクタ１２１及びバラクタ１２２に印加される電圧が変化すると、可変容量回路１２０の容量が変化するので、並列共振回路１００ａにおける共振周波数が変化する。
【００２１】
第１の高周波スイッチ回路６４０は、制御電圧Ｖｃｔｒｌ１によりオン又はオフにスイッチングされる。第１の高周波スイッチ回路６４０がオンされると、スイッチング素子１４３及びスイッチング素子１４４のドレイン−ソース間がアクティブとなり導通し、オフ状態の場合と比較すると並列共振回路１００ａの容量が増加する。この結果、並列共振回路１００ａにおける共振周波数が低下する。
【００２２】
このように、第１の高周波スイッチ回路６４０をオン及びオフすると、発振周波数をシフトすることができる。
【００２３】
差動電圧制御発振器６００は、それぞれ独立に制御可能な制御電圧Ｖｃｔｒｌ１〜４が供給される第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０を含んでいる。
【００２４】
例えば、第１の高周波スイッチ回路６４０の容量性素子及びスイッチング素子を基準とし、第２の高周波スイッチ回路６５０の容量性素子の容量及びスイッチング素子のゲート幅をその２倍とし、第３の高周波スイッチ回路６６０の容量性素子の容量及びスイッチング素子のゲート幅をその４倍とし、第４の高周波スイッチ回路６７０の容量性素子の容量及びスイッチング素子のゲート幅をその８倍とする。
【００２５】
以上の回路において、制御電圧Ｖｃｔｒｌ１〜４を制御して、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０を選択的にオン及びオフすることにより、制御電圧Ｖｔにより制御可能な発振周波数範囲を、１６通り（２×２×２×２通り）にシフトすることができる。このように、高周波スイッチ回路を複数個用いることによって、広い周波数可変範囲を得ることができる。
【００２６】
図１８は、従来の差動電圧制御発振器６００の発振周波数特性を示すグラフである。図１８において、グラフの横軸は制御電圧Ｖｔ、グラフの縦軸は発振周波数を示す。また、グラフ中、最も発振周波数が高い側の実線が、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０がすべてオフの場合を表す。また、グラフ中、最も発振周波数が低い側の実線が、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０がすべてオンの場合を表す。
【００２７】
最も発振周波数が高い側及び最も発振周波数が低い側を含めた１６本の実線は、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０のオン及びオフを、組み合わせたそれぞれの状態に対応する。
【００２８】
図１８より、制御電圧Ｖｔを増加させると、発振周波数が減少していくことがわかる。また、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０のオン及びオフを組み合わせることにより、発振周波数範囲がシフトしていることがわかる。
【００２９】
このように、複数の高周波スイッチ回路を備えた従来の差動電圧制御発振器６００は、広い範囲で発振周波数を可変にすることができる。
【００３０】
また、同様の高周波スイッチ回路を備える整合回路が知られている。高周波スイッチ回路を備える整合回路は、高周波スイッチ回路のスイッチング素子をスイッチングすることにより、負荷インピーダンスを可変にでき、広い周波数範囲に対して整合をとることができる。
【非特許文献１】エマド・ヘガジ（Ｅｍａｄ  Ｈｅｇａｚｉ）他，「トランスミッター  アンド  フリーケンシー  シンセサイザー  フォー  ９００ＭＨｚジーエスエム  フリイ  インテグレーテッド  イン  ０．３５μｍシーモス（Ｔｒａｎｓｍｉｔｔｅｒ  ａｎｄ  Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｔｈｅｓｉｚｅｒ  ｆｏｒ  ９００−ＭＨｚ  ＧＳＭ  Ｆｕｌｌｙ  Ｉｎｔｅｇｒａｔｅｄ  ｉｎ  ０．３５μｍ  ＣＭＯＳ）」，アイトリプルイー・ジャーナル・オブ・ソリッド・ステート・サーキッツ（ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ）、米国、ＶＯＬ．３８、Ｎｏ．５、２００３年５月、ｐ７８２−７９２
【発明の開示】
【発明が解決しようとする課題】
【００３１】
しかしながら、従来の差動電圧制御発振器は、広い範囲で発振周波数を変化させると、位相雑音が劣化するという課題があった。特に、高周波スイッチ回路のオフ状態での位相雑音特性が良好ではなかった。
【００３２】
図１９は、従来の差動電圧制御発振器６００の位相雑音特性を示すグラフである。図１９において、グラフの横軸は制御電圧Ｖｔ、グラフの縦軸は位相雑音を示す。
【００３３】
グラフ中、最も位相雑音が良好な側（グラフ中の下側）の実線が、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０がすべてオンの場合を表す。グラフ中、最も位相雑音が良好でない側（グラフ中の上側）の実線が、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０がすべてオフの場合を表す。さらに、すべての１６本の実線は、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０のオン及びオフを、組み合わせた状態にそれぞれに対応する。
【００３４】
図１９より、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０のオン及びオフを組み合わせることにより、位相雑音特性を示す曲線がシフトしていることがわかる。特に、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０がすべてオンの場合と、すべてオフの場合とでは、約５ｄＢの差が発生している。
【００３５】
次に、差動電圧制御発振器６００の位相雑音特性を分析するために、Ｑ値を評価パラメータとして導入する。ここで、Ｑ値とは素子の損失を表す指標であり、Ｑ値が高いほど回路における損失が小さいことに対応する。
【００３６】
図２０は、従来の高周波スイッチ回路６４０の高周波信号に対するＱ値を示すグラフである。図２０において、グラフの横軸はスイッチング素子１４３の物理的なゲート幅、グラフの縦軸は対数目盛で表したＱ値を示す。なお、スイッチング素子１４４の動作は、スイッチング素子１４３の動作と等しいため、図１９のグラフについては、スイッチング素子１４３に対してのみ説明し、スイッチング素子１４４に対する説明は省略する。
【００３７】
図２０において、グラフ中、実線はスイッチング素子１４３がオン状態の第１の高周波スイッチ回路６４０のＱ値を示す。また、グラフ中、破線はスイッチング素子１４３がオフ状態の第１の高周波スイッチ回路６４０のＱ値を示す。
【００３８】
また、図２１は、従来の高周波スイッチ回路６４０の回路図である。図２１の高周波スイッチ回路６４０は、従来の差動電圧制御発振器６００に備えられた第１の高周波スイッチ回路６４０を示している。図２１において、構成要素には図１７と同一の参照符号を付してある。ここで、端子１４８は、容量性素子１４１のスイッチング素子１４３に接続されていない側の端子である。
【００３９】
図２１において、点線は寄生容量及びゲート抵抗に対応する。寄生容量１４３ａは、スイッチング素子１４３のゲート−ドレイン容量に対応する。寄生容量１４３ｃは、スイッチング素子１４３のゲート−ソース容量に対応する。抵抗１４３ｂは、スイッチング素子１４３のゲート抵抗に対応する。
【００４０】
図２０において、スイッチング素子１４３がオン状態の場合（実線の場合）、スイッチング素子１４３のゲート幅Ｗｇが大きくなるとＱ値は高くなる。
【００４１】
スイッチング素子１４３がオン状態の場合、スイッチング素子１４３はアクティブになり導通するので、高周波信号は、大部分がドレインｄからソースｓを介してグラウンドへ流れる。高周波信号の一部は、寄生容量１４３ａを介してドレインｄからゲートｇへリークする。しかしながら、ゲートｇへリークする高周波信号は、グラウンドへ流れる高周波信号と比較して少ない。
【００４２】
したがって、高周波スイッチング回路のＱ値は、スイッチング素子１４３のオン抵抗によりほぼ決定される。スイッチング素子１４３のオン抵抗は、スイッチング素子１４３のゲート幅を大きくすることにより小さくすることが可能である。すなわち、スイッチング素子１４３のゲート幅を大きくして、オン抵抗を小さくすることにより、高周波スイッチ回路のオン状態のＱ値を高くすることができる。
【００４３】
一方、図２０において、スイッチング素子１４３がオフ状態の場合（点線の場合）、ゲート幅を大きくすると、オン状態と比較して高周波スイッチ回路のＱ値は低くなる。
【００４４】
スイッチング素子１４３がオフ状態の場合、スイッチは遮断されるため、高周波信号は、基本的には流れない。しかしながら、寄生容量１４３ａを介してドレインｄからゲートｇに高周波信号の一部が流れる。それらの高周波信号は、寄生容量１４３ｃを介してソースｓからグラウンドへ流れる成分と、ゲート抵抗１４３ｂを通って制御電圧端子１４７へ流れる成分とに分かれる。
【００４５】
グラウンドへ流れる高周波信号は、寄生容量１４３ｃしか介されていないので、損失はほとんどない。しかしながら、ゲート抵抗１４３ｂを通って制御電圧端子１４７へ流れる高周波信号は、ゲート抵抗１４３ｂにより損失される。この結果、高周波スイッチ回路６４０のＱ値は、劣化してしまう。
【００４６】
以上のように、従来の差動電圧制御発振器に用いられている高周波スイッチ回路は、スイッチング素子のオフ状態では、オン状態と比較してＱ値が劣化してしまうという課題を有していた。
【００４７】
また、高周波スイッチ回路のＱ値は、差動電圧制御発振器の位相雑音に比例するため、高周波スイッチ回路のＱ値が高いほど、差動電圧制御発振器の位相雑音特性は良好になる。したがって、従来の高周波スイッチ回路を備えた差動電圧制御発振器は、特に高周波スイッチ回路のスイッチング素子のオフ状態において、良好な位相雑音特性を得ることができないという課題を有していた。
【００４８】
同様の課題は、高周波スイッチ回路を整合回路の一部にした場合にも発生する。すなわち、整合回路においても、高周波スイッチ回路は、スイッチング素子のオフ状態では、オン状態と比較してＱ値が劣化してしまうという課題を有していた。したがって、従来の高周波スイッチ回路を備える整合回路は、特に高周波スイッチ回路のスイッチング素子のオフ状態において、整合回路での損失が大きいという課題を有していた。
【００４９】
したがって、本発明の目的は、Ｑ値が高い高周波スイッチ回路を提供することである。また、本発明の他の目的は、位相雑音特性が良好で、広い周波数範囲で発振周波数を変化させることが可能な差動電圧制御発振器を提供することである。さらに、本発明の他の目的は、低損失で負荷インピーダンスを変化させることが可能な整合回路を提供することである。あわせて、本発明の目的は、このような差動電圧発振器を備えるＰＬＬ回路及び無線通信機器を提供することである。
【課題を解決するための手段】
【００５０】
上記課題を解決するために、本発明は、以下のような特徴を有する。
本発明は、高周波信号を発振するための差動電圧制御発振器であって、インダクタ回路と、可変容量回路と、高周波スイッチ回路とを並列に接続してなる並列共振回路と、並列共振回路と並列に接続される負性抵抗回路とを備え、高周波スイッチ回路は、第１のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第１のスイッチング素子と、第１のスイッチング素子に接続される第１の容量性素子と、第２のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第２のスイッチング素子と、第２のスイッチング素子に接続される第２の容量性素子と、並列共振回路で発生する差動信号の仮想接地点に接続されており、第１及び第２のスイッチング制御端子に対して共通の制御電圧を供給するための制御電圧端子と、制御電圧端子と第１のスイッチング素子との間に接続されており、第１のスイッチング素子の導通端子から第１のスイッチング制御端子へ流れる高周波信号を減少させるための第１の高周波信号減少部と、制御電圧端子と第２のスイッチング素子との間に接続されており、第２のスイッチング素子の導通端子から第２のスイッチング制御端子へ流れる高周波信号を減少させるための第２の高周波信号減少部とを含む。
【００５１】
本発明によれば、本発明の差動電圧制御発振器は、第１及び第２の高周波信号減少部を設けているので、Ｑ値が高い差動電圧制御発振器となる。したがって、本発明の差動電圧制御発振器は、高周波スイッチ回路がオフ状態の場合の位相雑音特性が良好となる。合わせて、本発明の差動電圧制御発振器は、高周波スイッチ回路がオン状態の場合でも、本発明の従来と同様の位相雑音特性を有する。さらに、本発明の差動電圧制御発振器は、従来と比べて、少ない消費電流で位相雑音特性を向上させることができる。
【００５２】
好ましくは、第１の高周波信号減少部は、第１のスイッチング素子の導通電極から第１のスイッチング制御端子へ流れる高周波信号に対して、所望のインピーダンスを有する第１のインピーダンス素子であり、第２の高周波信号減少部は、第２のスイッチング素子の導通電極から第２のスイッチング制御端子へ流れる高周波信号に対して、所望のインピーダンスを有する第２のインピーダンス素子であるとよい。
【００５３】
このように、高周波信号減少部をインピーダンス素子によって構成することによって、位相雑音特性が良好な差動電圧制御発振器を容易に実現することができる。
【００５４】
好ましくは、高周波スイッチ回路は、仮想接地点と制御電圧端子との間に接続されており、第１および第２のスイッチング素子の導通端子から第１および第２のスイッチング制御端子へ流れる高周波信号を減少させるための第３の高周波信号減少部をさらに含むとよい。
【００５５】
これにより、バランス度のずれによって仮想接地点とされる箇所が完全な仮想接地点となっていないような場合に、高周波信号が制御電圧端子に流れるのを防止することができる。結果、位相雑音特性が良好な差動電圧制御発振器を提供することができる。
【００５６】
なお、高周波スイッチ回路は、第２の高周波信号減少部の代わりに、制御電圧端子と仮想接地点との間に接続されている第４の高周波信号減少部を備えていてもよい。
【００５７】
好ましくは、第１及び第２のインピーダンス素子は、第１及び第２のスイッチング素子がオフのときのＱ値と、第１及び第２のスイッチング素子がオンのときのＱ値とを同程度にさせるインピーダンスを有するとよい。
【００５８】
これにより、位相雑音特性が良好な差動電圧制御発振器が提供されることとなる。
【００５９】
たとえば、第１及び第２のインピーダンス素子の内、少なくとも一つは、抵抗性素子である。また、たとえば、第１及び第２のインピーダンス素子の内、少なくとも一つは、インダクタである。また、たとえば、インダクタは、配線である。
【００６０】
好ましくは、第３の高周波信号減少部は、第３のインピーダンス素子であるとよい。
【００６１】
たとえば、第３のインピーダンス素子は、抵抗性素子またはインダクタである。
【００６２】
好ましくは、さらに、並列共振回路及び負性抵抗回路と並列に接続されており、内部素子の接続関係が高周波スイッチ回路と等しい別の高周波スイッチ回路を少なくとも一つ備えるとよい。
【００６３】
このように、複数の高周波スイッチ回路が備われば、可変容量回路全体の容量値をスイッチのオンオフによってシフトさせることができる。したがって、広い周波数範囲で発振周波数を変化させることが可能な差動電圧制御発振器が提供されることとなる。
【００６４】
好ましくは、任意の一つの高周波スイッチ回路内での第１の容量性素子の素子値と第２の容量性素子の素子値とは、同一であり、任意の一つの高周波スイッチ回路内での第１及び第２の容量性素子の素子値と、別の高周波スイッチ回路内での第１及び第２の容量性素子の素子値とは、互いに異なっているとよい。
【００６５】
これにより、発振周波数のシフト数を最大にすることができる。
【００６６】
たとえば、第１のスイッチング素子及び第２のスイッチング素子は、電界効果トランジスタである。
【００６７】
好ましくは、電界効果トランジスタは、ドレイン電極の周囲をゲート電極が取り囲むリング構造であるとよい。
【００６８】
これにより、ドレイン−基板間の寄生容量を小さくすることができ、結果、位相雑音特性が良好な差動電圧制御発振器が提供されることとなる。
【００６９】
好ましくは、第１のスイッチング素子及び第２のスイッチング素子は、ＩＣ上で交互に櫛状にレイアウトされた電界効果トランジスタであるとよい。
【００７０】
これにより、高周波スイッチ回路対の基板間の抵抗成分を小さくすることができ、結果、位相雑音特性が良好な差動電圧制御発振器が提供されることとなる。
【００７１】
好ましくは、電解効果トランジスタのゲートからの引き出し線は、ＩＣの最上位層に配置されているとよい。
【００７２】
これにより、基板で発生する損失を小さくすることができ、結果、位相雑音特性が良好な差動電圧制御発振器が提供されることとなる。
【００７３】
好ましくは、第１及び第２の高周波信号減少部は、電解効果トランジスタのゲートからの引き出し線の近傍に配置されているとよい。
【００７４】
これにより、引き出し線と基板との間の寄生容量をできるだけ小さくすることができ、基板で発生する損失を小さくすることができる。結果、位相雑音特性が良好な差動電圧制御発振器が提供されることとなる。
【００７５】
たとえば、第１及び第２の容量性素子はＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）容量素子である。また、たとえば、第１及び第２の容量性素子はＭＯＳ（Ｍｅｔａｌ−Ｏｘｃｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量素子である。
【００７６】
また、本発明は、差動高周波回路に接続され、差動高周波回路と差動高周波回路に接続されるべき他の回路との間の整合をとる整合回路であって、差動高周波回路と他の回路との間に並列に接続される高周波スイッチ回路を備え、高周波スイッチ回路は、差動高周波回路と他の回路との間を流れる高周波信号に対する負荷インピーダンスを可変にする回路であり、第１のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第１のスイッチング素子と、第１のスイッチング素子に接続される第１の容量性素子と、第２のスイッチング制御端子に入力される制御電圧に応じてスイッチングされる第２のスイッチング素子と、第２のスイッチング素子に接続される第２の容量性素子と、整合回路内での差動信号の仮想接地点に接続されており、第１及び第２のスイッチング制御端子に対して共通の制御電圧を供給するための制御電圧端子と、制御電圧端子と第１のスイッチング素子との間に接続されており、第１のスイッチング素子の導通端子から第１のスイッチング制御端子へ流れる高周波信号を減少させるための第１の高周波信号減少部と、制御電圧端子と第２のスイッチング素子との間に接続されており、第２のスイッチング素子の導通端子から第２のスイッチング制御端子へ流れる高周波信号を減少させるための第２の高周波信号減少部とを含む。
【００７７】
上記整合回路において、好ましくは、第１の高周波信号減少部は、第１のスイッチング素子の導通電極から第１のスイッチング制御端子へ流れる高周波信号に対して、所望のインピーダンスを有する第１のインピーダンス素子であり、
第２の高周波信号減少部は、第２のスイッチング素子の導通電極から第２のスイッチング制御端子へ流れる高周波信号に対して、所望のインピーダンスを有する第２のインピーダンス素子であるとよい。
【００７８】
上記整合回路において、好ましくは、高周波スイッチ回路は、仮想接地点と制御電圧端子との間に接続されている第３のインピーダンス素子をさらに含むとよい。
【００７９】
なお、高周波スイッチ回路は、第２の高周波信号減少部の代わりに、制御電圧端子と仮想接地点との間に接続されている第４の高周波信号減少部を備えていてもよい。
【００８０】
上記整合回路において、好ましくは、第１及び第２のインピーダンス素子は、第１及び第２のスイッチング素子がオフのときのＱ値と、第１及び第２のスイッチング素子がオンのときのＱ値とを同程度にさせるインピーダンスを有するとよい。
【００８１】
上記整合回路において、たとえば、第１及び第２のインピーダンス素子の内、少なくとも一つは、抵抗性素子であるとよい。
【００８２】
上記整合回路において、たとえば、第１及び第２のインピーダンス素子の内、少なくとも一つは、インダクタであるとよい。
【００８３】
上記整合回路において、たとえば、インダクタは、配線であってもよい。
【００８４】
上記整合回路において、たとえば、第３のインピーダンス素子は、抵抗性素子であるとよい。
【００８５】
上記整合回路において、たとえば、第３のインピーダンス素子は、インダクタであるとよい。
【００８６】
上記整合回路において、好ましくは、さらに、並列共振回路及び負性抵抗回路と並列に接続されており、内部素子の接続関係が高周波スイッチ回路と等しい別の高周波スイッチ回路を少なくとも一つ備えるとよい。
【００８７】
上記整合回路において、好ましくは、任意の一つの高周波スイッチ回路内での第１の容量性素子の素子値と第２の容量性素子の素子値とは、同一であり、
任意の一つの高周波スイッチ回路内での第１及び第２の容量性素子の素子値と、別の高周波スイッチ回路内での第１及び第２の容量性素子の素子値とは、互いに異なっているとよい。
【００８８】
上記整合回路において、好ましくは、第１のスイッチング素子及び第２のスイッチング素子は、電界効果トランジスタであるとよい。
【００８９】
上記整合回路において、好ましくは、電界効果トランジスタは、ドレイン電極の周囲をゲート電極が取り囲むリング構造であるとよい。
【００９０】
上記整合回路において、好ましくは、第１のスイッチング素子及び第２のスイッチング素子は、ＩＣ上で交互に櫛状にレイアウトされた電界効果トランジスタであるとよい。
【００９１】
上記整合回路において、好ましくは、電解効果トランジスタのゲートからの引き出し線は、ＩＣの最上位層に配置されているとよい。
【００９２】
上記整合回路において、好ましくは、第１及び第２の高周波信号減少部は、電解効果トランジスタのゲートからの引き出し線の近傍に配置されているとよい。
【００９３】
上記整合回路において、たとえば、第１及び第２の容量性素子はＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）容量素子であるとよい。
【００９４】
上記整合回路において、たとえば、第１及び第２の容量性素子はＭＯＳ（Ｍｅｔａｌ−Ｏｘｃｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量素子であるとよい。
【００９５】
上記整合回路において、好ましくは、差動高周波回路の一方の入出力側に接続される第４のインピーダンス素子と、
差動高周波回路の他方の入出力側に接続される第５のインピーダンス素子とを備えるとよい。
【００９６】
上記整合回路において、たとえば、第４のインピーダンス素子及び第５のインピーダンス素子の内、少なくとも１つは、インダクタであるとよい。
【００９７】
上記整合回路において、たとえば、第４のインピーダンス素子及び第５のインピーダンス素子の内、少なくとも１つは、容量性素子であるとよい。
【００９８】
上記整合回路において、好ましくは、高周波スイッチ回路に並列に接続される回路上に配置される第６のインピーダンス素子を備えるとよい。
【００９９】
上記整合回路において、たとえば、第６のインピーダンス素子は、インダクタまたは容量性素子であるとよい。
【０１００】
また、本発明は、差動電圧制御発振器を具備するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路であって、差動電圧制御発振器は、上記のような差動電圧制御発振器と同様の構成を有している。
【０１０１】
また、本発明は、差動電圧制御発振器を具備する無線通信機器であって、差動電圧制御発振器は、上記のような差動電圧制御発振器と同様の構成を有している。
【発明の効果】
【０１０２】
以上のように、本発明によれば、位相雑音特性が良好で広い周波数範囲で発振周波数を変化させることが可能な差動電圧制御発振器を提供することができる。さらに、本発明によれば、低損失で負荷インピーダンスを変化させることが可能な整合回路を提供することができる。また、本発明の差動電圧制御発振器を具備するＰＬＬ回路及び無線通信端末が提供されることとなる。
【０１０３】
本発明のこれらおよび他の目的、特徴、局面、効果は、添付図面と照合して、以下の詳細な説明から一層明らかになるであろう。
【発明を実施するための最良の形態】
【０１０４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る高周波スイッチ回路１４０を備えた差動電圧制御発振器１００の回路図である。なお、この差動電圧制御発振器１００は、携帯電話装置のＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式やＰＤＣ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ）方式に使用される８００ＭＨｚ〜５ＧＨｚ域の周波数帯に好適である。
【０１０５】
図１に示す差動電圧制御発振器１００は、並列共振回路１００ａと、負性抵抗回路１３０とを備える。
【０１０６】
並列共振回路１００ａは、インダクタ回路１１０と、可変容量回路１２０と、高周波スイッチ回路１４０とを含む。差動電圧制御発振器１００は、インダクタ回路１１０と、可変容量回路１２０と、負性抵抗回路１３０と、高周波スイッチ回路１４０とをすべて並列に接続した回路である。
【０１０７】
インダクタ回路１１０は、インダクタ１１１と、インダクタ１１１に直列に接続されたインダクタ１１２とを有する差動のインダクタ対を含む。インダクタ１１１の素子値とインダクタ１１２の素子値とは同一である。インダクタ１１１とインダクタ１１２との間にある並列共振回路１００ａで発生する差動信号の仮想接地点には、差動電圧制御発振器６００に電圧Ｖｄｄを供給するための電源端子１０１が接続される。
【０１０８】
可変容量回路１２０は、バラクタ１２１と、バラクタ１２１に直列に接続されたバラクタ１２２とを有する差動のバラクタ対を含む。バラクタ１２１の素子値とバラクタ１２２の素子値とは同一である。バラクタ１２１とバラクタ１２２との間にある並列共振回路１００ａで発生する差動信号の仮想接地点には、可変容量回路１２０を制御する制御電圧Ｖｔを供給するための制御電圧端子１０２が接続される。
【０１０９】
負性抵抗回路１３０は、トランジスタ１３１と、トランジスタ１３２とを有する差動のトランジスタ対を含む。トランジスタ１３１の素子値とトランジスタ１３２の素子値とは同一である。トランジスタ１３１のゲートは、トランジスタ１３２のドレインに接続される。トランジスタ１３２のゲートは、トランジスタ１３１のドレインに接続される。すなわち、トランジスタ１３１と、トランジスタ１３２とは互いにクロスカップリングされている。
【０１１０】
トランジスタ１３１のソースは、電流源１０３の一方の端子に接続される。トランジスタ１３２のソースは、電流源１０３の一方の端子に接続される。電流源１０３の他方の端子は、グラウンドに接続される。電流源１０３は、並列共振回路１００ａで発生する差動信号の仮想接地点に接続される。
【０１１１】
高周波スイッチ回路１４０は、容量性素子１４１と、スイッチング素子１４３と、抵抗性素子１４５とを持つ直列回路と、容量性素子１４２と、スイッチング素子１４４と、抵抗性素子１４６とを持つ直列回路とを有する差動の直列回路対を含む。容量性素子１４１の素子値と容量性素子１４２の素子値とは、同一である。スイッチング素子１４３とスイッチング素子１４４の素子値とは、同一である。抵抗性素子１４５の素子値と抵抗性素子１４６の素子値とは、同一である。
【０１１２】
容量性素子１４１及び容量性素子１４２は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｌａｔｏｒ−Ｍｅｔａｌ）容量素子である。また、スイッチング素子１４３及びスイッチング素子１４４は、ともに電界効果トランジスタである。スイッチング素子１４３及びスイッチング素子１４４は、ドレインｄと、ゲートｇと、ソースｓとを含む。
【０１１３】
容量性素子１４１の一方端は、スイッチング素子１４３のドレインｄ（導通端子）に接続される。容量性素子１４２の一方端は、スイッチング素子１４４のドレインｄ（導通端子）に接続される。容量性素子１４１の他方端は、インダクタ回路１１０と、可変容量回路１２０と、負性抵抗回路１３０との一方の接続点に接続される。容量性素子１４２の他方端は、インダクタ回路１１０と、可変容量回路１２０と、負性抵抗回路１３０との他方の接続点に接続される。
【０１１４】
スイッチング素子１４３のゲート端子（スイッチング制御端子）は、抵抗性素子１４５の一方端と接続される。スイッチング素子１４４のゲート端子（スイッチング制御端子）は、抵抗性素子１４６の一方端と接続される。スイッチング素子１４３及びスイッチング素子１４４のソースｓは、ともにグラウンドに接続されている。
【０１１５】
抵抗性素子１４５の他方端は、抵抗性素子１４６の他方端と接続される。抵抗性素子１４５と抵抗性素子１４６とが接続されることにより、２つの直列回路対が接続される。
【０１１６】
制御電圧端子１４７は、抵抗性素子１４５及び抵抗性素子１４６の接続点に接続される。抵抗性素子１４５及び抵抗性素子１４６の接続点は、並列共振回路１００ａで発生する差動信号の仮想接地点である。制御電圧端子１４７は、スイッチング素子１４３及びスイッチング素子１４４に制御電圧Ｖｃｔｒｌ１を供給する。
【０１１７】
以上の構成において、並列共振回路１００ａは、インダクタ回路１１０の持つインダクタンスと、可変容量回路１２０及び高周波スイッチ回路１４０の持つ容量とによって決定される周波数で共振する。また、負性抵抗回路１３０は、電圧Ｖｄｄが印可されると並列共振回路１００ａで発生する損失を補償する。この結果、差動電圧制御発振器１００は、並列共振回路１００ａの共振周波数近傍で発振する。
【０１１８】
可変容量回路１２０の容量は、バラクタ１２１及びバラクタ１２２の両端に印加される電圧により変化する。バラクタ１２１及びバラクタ１２２は、両端に電圧Ｖｄｄと制御電圧Ｖｔが印加される。このうち、制御電圧Ｖｔは可変であるため、制御電圧Ｖｔを変化させることにより、バラクタ１２１及びバラクタ１２２に印加する電圧を変化させることができる。バラクタ１２１及びバラクタ１２２に印加される電圧が変化すると、可変容量回路１２０の容量が変化するので、並列共振回路１００ａにおける共振周波数が変化する。
【０１１９】
高周波スイッチ回路１４０は、制御電圧Ｖｃｔｒｌ１によりオン又はオフにスイッチングされる。高周波スイッチ回路１４０がオンされると、スイッチング素子１４３及びスイッチング素子１４４のドレイン−ソース間がアクティブとなり導通し、オフ状態の場合と比較すると、並列共振回路１００ａの容量が増加する。この結果、並列共振回路１００ａにおける共振周波数が低下する。
【０１２０】
このように、高周波スイッチ回路１４０をオン及びオフすると、発振周波数をシフトすることができる。さらに、発振周波数のシフトについて、図２を用いて模式化して説明する。
【０１２１】
図２は、第１の実施形態に係る高周波スイッチ回路１４０を備えた差動電圧制御発振器１００の周波数特性を模式化したグラフである。
【０１２２】
図２において、横軸は制御電圧Ｖｔ、縦軸は発振周波数である。図２において、実線はスイッチング素子１４３及びスイッチング素子１４４がオン状態にある場合、破線はスイッチング素子１４３及びスイッチング素子１４４がオフ状態にある場合の発振周波数特性をそれぞれ示している。
【０１２３】
制御電圧Ｖｃｔｒｌを制御して、スイッチング素子１４３及びスイッチング素子１４４をオフさせた状態では、スイッチング素子１４３及びスイッチング素子１４４は遮断される。したがって、発振周波数を決定する並列共振回路１００ａの容量は、可変容量回路１２０のバラクタ１２１及びバラクタ１２２により定まる。この状態で制御電圧Ｖｔを変化させると、バラクタ１２１及びバラクタ１２２の容量が変化する。この結果、差動電圧制御発振器１００の発振周波数は、制御電圧Ｖｔによって変化する。
【０１２４】
一方、制御電圧Ｖｃｔｒｌを制御して、スイッチング素子１４３及びスイッチング素子１４４をオンした状態では、スイッチング素子１４３及びスイッチング素子１４４は、アクティブとなり導通する。したがって、発振周波数を決定する並列共振回路１００ａの容量は、可変容量回路１２０のバラクタ１２１及びバラクタ１２２と、容量性素子１４１及び容量性素子１４２により定まる。オフ状態の場合と比べて、並列共振回路１００ａの容量は増加し発振周波数は低下する。
【０１２５】
このようにして、差動電圧制御発振器１００は、制御電圧Ｖｔを変化させることにより発振周波数を変化させることができる。また、差動電圧制御発振器１００は、制御電圧Ｖｃｔｒｌを制御してスイッチング素子１４３及びスイッチング素子１４４の状態を切換えることによって発振周波数をシフトすることができる。
【０１２６】
図３は、第１の実施形態に係る高周波スイッチ回路１４０の回路図である。図３において、図１と同一の構成については、同一の符号を付して説明を省略する。図３において、端子１４８は、図１のインダクタ回路１１０及び可変容量回路１２０の一方の接続点に接続される端子を示している。端子１４９は、図１のインダクタ回路１１０及び可変容量回路１２０の他方の接続点に接続される端子を示している。
【０１２７】
なお、寄生容量１４４ａは、スイッチング素子１４４のゲート−ドレイン容量に対応する。寄生容量１４４ｃは、スイッチング素子１４４のゲート−ソース容量に対応する。抵抗１４４ｂは、スイッチング素子１４４のゲート抵抗に対応する。
【０１２８】
また、図４は、第１の実施形態に係る高周波スイッチ回路１４０のスイッチング素子１４３及び１４４のゲート幅に対するＱ値を示すグラフである。図４において、グラフの横軸はスイッチング素子１４３及び１４４の物理的なゲート幅、グラフの縦軸は対数目盛で表したＱ値を示す。
【０１２９】
図４において、グラフ中、実線はスイッチング素子１４３及びスイッチング素子１４４がオン状態の高周波スイッチ回路１４０のＱ値を示す。また、グラフ中、破線はスイッチング素子１４３及びスイッチング素子１４４がオフ状態の高周波スイッチ回路１４０のＱ値を示す。ただし、抵抗性素子１４５及び抵抗性素子１４６は、１ｋΩの抵抗としている。
【０１３０】
図４において、スイッチング素子１４３及びスイッチング素子１４４がオン状態の場合（実線の場合）、スイッチング素子１４３及びスイッチング素子１４４は、ゲート幅Ｗｇが大きくなるとＱ値は高くなる。
【０１３１】
スイッチング素子１４３及びスイッチング素子１４４がオン状態の場合、スイッチング素子１４３及びスイッチング素子１４４はアクティブになり導通するので、高周波信号は、大部分がドレインｄからソースｓを介してグラウンドへ流れる。高周波信号の一部は、寄生容量１４３ａ及び寄生容量１４４ａを介してドレインｄからゲートｇへ流れる。しかしながら、ドレインｄからゲートｇへ流れる高周波信号は、グラウンドへ流れる高周波信号と比較して少ない。
【０１３２】
したがって、高周波スイッチ回路１４０のＱ値は、スイッチング素子１４３及びスイッチング素子１４４のオン抵抗によりほぼ決定される。スイッチング素子１４３及びスイッチング素子１４４のオン抵抗は、スイッチング素子１４３及びスイッチング素子１４４のゲート幅を大きくすることにより小さくすることが可能である。すなわち、スイッチング素子１４３及びスイッチング素子１４４のゲート幅を大きくして、オン抵抗を小さくすることにより、高周波スイッチ回路１４０のオン状態のＱ値を高くすることができる。
【０１３３】
一方、スイッチング素子１４３及びスイッチング素子１４４がオフ状態の場合（点線の場合）、高周波スイッチ回路１４０は、オン状態とほぼ同程度のＱ値を持つ。
【０１３４】
これは、第１の実施形態に係る高周波スイッチ回路１４０では、スイッチング素子１４３と制御電圧端子１４７との間に抵抗性素子１４５が接続され、スイッチング素子１４４と制御電圧端子１４７との間に抵抗性素子１４６が接続されており、このような構成とすることによって、ドレインｄからゲートｇへリークし制御電圧端子１４７に流れる高周波信号を抑圧しており、ゲート抵抗１４３ｂ及びゲート抵抗１４４ｂでの損失によるＱ値の劣化を防いでいることによる。
【０１３５】
すなわち、第１の実施形態に係る高周波スイッチ回路１４０は、抵抗性素子１４５及び抵抗性素子１４６が仮想接地点の内側に挿入されているので、ゲート抵抗１４３ｂ及びゲート抵抗１４４ｂを通ってゲート端子（スイッチング制御端子）から仮想接地点である制御電圧端子１４７へ流れる差動信号が減少する。
【０１３６】
さらに、第１の実施形態に係る高周波スイッチ回路１４０は、抵抗性素子１４５及び抵抗性素子１４６の抵抗値を高くすることにより、ドレインｄからゲートｇにリークし制御電圧端子１４７に流れる高周波信号を減少させている。抵抗性素子１４５及び抵抗性素子１４６の抵抗値を高くすると、ゲート端子（スイッチング制御端子）から制御電圧端子１４７をみた場合、高周波信号に対して、より高インピーダンスになる。したがって、寄生容量１４３ａ及び寄生容量１４４ａを介してドレインｄからゲートｇにリークし制御電圧端子１４７に流れる高周波信号が減少するので、ゲート抵抗１４３ｂ及びゲート抵抗１４４ｂにおける損失によるＱ値の劣化が抑圧される。
【０１３７】
このように、抵抗性素子１４５及び抵抗性素子１４６は、高周波信号がゲート端子（スイッチング制御端子）から制御電圧端子１４７へ流れないようにしている。ドレインｄ（導通端子）からゲートｇ（スイッチング制御端子）にリークして制御電圧端子１４７に流れる高周波信号が減少するということは、ドレインｄ（導通端子）からゲートｇ（スイッチング制御端子）に流れる高周波信号が減少することと同等である。すなわち、抵抗性素子１４５は、スイッチング素子１４３のドレインｄ（導通端子）からスイッチング素子１４３のゲートｇ（スイッチング制御端子）へ流れる高周波信号を減少させるための第１の高周波信号減少部として機能する。抵抗性素子１４６は、スイッチング素子１４４のドレインｄ（導通端子）からスイッチング素子１４４のゲートｇ（スイッチング制御端子）へ流れる高周波信号を減少させるための第２の高周波信号減少部として機能する。
【０１３８】
抵抗性素子１４５及び抵抗性素子１４６を挿入することにより、高周波信号がゲート端子（スイッチング制御端子）から制御電圧端子１４７へ流れないように構成されているため、スイッチング素子１４３及びスイッチング素子１４４のゲートｇ（スイッチング制御端子）間は、高周波信号においてほぼ分離されている。
【０１３９】
つまり、抵抗性素子１４５及び抵抗性素子１４６をスイッチング素子１４３及びスイッチング素子１４４のゲート端子（スイッチング制御端子）間に接続し、抵抗性素子１４５及び抵抗性素子１４６との接続点に制御電圧端子１４７を配置することは、スイッチング素子１４３及びスイッチング素子１４４のゲートｇを高周波的に分離し、高周波信号がゲート端子（スイッチング制御端子）から制御電圧端子１４７へ流れないようにすることに相当する。
【０１４０】
図５は、第１の実施形態に係る高周波スイッチ回路１４０の抵抗性素子の抵抗値に対するＱ値を示すグラフである。図５のグラフは、スイッチング素子１４３及びスイッチング素子１４４のゲート幅Ｗｇをそれぞれ３１００μｍとし、抵抗性素子１４５及び抵抗性素子１４６の抵抗値を変化させた場合のＱ値を示している。
【０１４１】
図５において、横軸は抵抗性素子１４５及び抵抗性素子１４６の抵抗値Ｒｅｘを示し、縦軸はＱ値を示す。また、グラフの実線はスイッチング素子１４３及びスイッチング素子１４４がオン状態にある場合、破線はスイッチング素子１４３及びスイッチング素子１４４がオフ状態にある場合のＱ値を表す。
【０１４２】
図５において、スイッチング素子１４３及びスイッチング素子１４４がオン状態にある場合は、抵抗性素子１４５及び抵抗性素子１４６の抵抗値に関係なくＱ値は一定の値（実線）を示す。
【０１４３】
一方、スイッチング素子１４３及びスイッチング素子１４４がオフ状態にある場合は、抵抗性素子１４５及び抵抗性素子１４６の抵抗値を大きくすると、高周波スイッチ回路１４０のＱ値が高くなる。
【０１４４】
したがって、抵抗値を大きくすればするほど、スイッチング素子１４３及びスイッチング素子１４４がオフ状態にある場合のＱ値は改善される。図５からわかるように、抵抗性素子１４５及び抵抗性素子１４６の抵抗値Ｒｅｘを１００Ω〜１００００Ω（１０ｋΩ）とすると、スイッチング素子１４３及びスイッチング素子１４４がオン状態にある場合と同程度のＱ値を得ることができる。ここで同程度のＱ値とは、オン状態のときのＱ値に対して、１／１０倍〜２倍のＱ値のことをいう。抵抗値Ｒｅｘを１００Ω〜１０ｋΩとした場合、位相雑音の改善量は、１〜２．５ｄＢであった。なお、ここで、１０ｋΩの場合、最も高い改善量が得られたということを意味しているのではなく、１００Ω〜１０ｋΩの内、最も高い改善量が２．５ｄＢであったということを意味している。
【０１４５】
この範囲の抵抗値を持つ抵抗性素子を挿入することにより、寄生容量１４３ａ及び寄生容量１４４ａを介してドレインｄからゲートｇに流れる高周波信号を減少させることができる。
【０１４６】
このように、第１の実施形態に係る高周波スイッチ回路１４０は、スイッチング素子１４３及びスイッチング素子１４４のドレイン端子（導通端子）からゲート端子（スイッチング制御端子）へ流れる高周波信号を減少させるための第１および第２の高周波信号減少部を含んでいるので、スイッチング素子１４３及びスイッチング素子１４４がオフ状態の場合の高周波信号に対するＱ値が高い。
【０１４７】
図６は、第１の実施形態に係る高周波スイッチ回路１４０をＩＣ上に具体化したときの模式図である。図６は、高周波スイッチ回路１４０のうち、電界効果トランジスタであるスイッチング素子１４３及びスイッチング素子１４４に相当する部分をＩＣ上に具体化したレイアウトである。
【０１４８】
図６において、スイッチング素子の構成要素のうち、ゲート電極２０１と、ドレイン電極２０２と、ソース電極２０３とが図示されている。スイッチング素子は、中心に形成されたドレイン電極２０２の周囲をリング上にゲート電極２０１が囲むリング構造となっている。このような構造はＲｉｎｇＭＯＳトランジスタと呼ばれている。スイッチング素子をＲｉｎｇＭＯＳトランジスタ構造とすると、ドレイン−基板間の寄生容量を小さくすることができる。
【０１４９】
また、図６のレイアウトでは、ゲート電極２０１が４つ接続されて一つのユニットが形成されており、各ユニットはゲートコンタクト２０４ａまたは２０４ｂを介して、ゲート引き出し線２０５ａまたは２０５ｂに接続されている。なお、図６では４つの場合を例示したが、複数のゲート電極２０１が接続されていればよい。すなわち、複数のゲート電極２０１をそれぞれ有する複数のＲｉｎｇＭＯＳトランジスタからなる複数のユニットが、それぞれゲートコンタクト２０４ａまたは２０４ｂを介して、ゲート引き出し線２０５ａまたは２０５ｂに接続されることによって、第１および第２のスイッチング素子がＩＣ上で交互に櫛状にレイアウトされる。
【０１５０】
各ユニットは一つおきに電気的に接続されており、図中、最も左に位置するユニットと左から三番目のユニットは図中上方のゲート引き出し線２０５に接続され、最も右に位置するユニットと右から三番目のユニットは図中下方のゲート引き出し線２０５に接続される櫛状の構成を有している。このように、電界効果トランジスタをＩＣ上で櫛状に配置することにより、高周波スイッチ回路対の基板間の抵抗成分を小さくすることができる。
【０１５１】
なお、図６のレイアウトにおいて、共通のゲート引き出し線で接続されている構造全体が１つのスイッチング素子に相当する。この例では、上方のゲート引き出し線２０５ａに接続されている複数のユニットがスイッチング素子１４３に、下方のゲート引き出し線２０５ｂに接続されている複数のユニットがスイッチング素子１４４に相当している。
【０１５２】
図６に示すように、上方の引き出し線の一端には、抵抗性素子１４５が配置されている。下方の引き出し線の一端には、抵抗性素子１４６が配置されている。このように、引き出し線の近傍に抵抗性素子を配置することによって、引き出し線と基板との間の寄生容量をできるだけ小さくすることができ、基板で発生する損失を小さくすることができる。
【０１５３】
ＩＣは、多層構造を有している。好ましくは、引き出し線は、ＩＣの最上位層に配置されているとよい。これによって、引き出し線と基板との間の寄生容量をさらに小さくすることができ、基板で発生する損失をさらに小さくすることができる。
【０１５４】
ドレイン電極２０２は、図示しない引き出し線により引き出され、ＩＣの別の部分に形成された容量性素子１４１及び容量性素子１４２に接続される。また、ソース電極２０３は、図示しない引き出し線により引き出され、グラウンドに接続される。
【０１５５】
このように、各ユニットが複数のゲート電極を含み、かつ櫛状に配置されることにより、全体として各素子をほぼ正方形に配置することができる。正方形及び正方形に近い形に配置することにより、ＩＣ状の素子の配置構成を容易にすることができる。
【０１５６】
図７は、第１の実施形態に係る高周波スイッチ回路１４０を複数備えた差動電圧制御発振器の回路図である。図７において、図１で参照した差動電圧制御発振器１００と等しい構成には同一の符号を付し、説明を省略する。
【０１５７】
第１の高周波スイッチ回路１４０は、先に説明した高周波スイッチ回路１４０と同一である。第１の高周波スイッチ回路１４０において、容量性素子１４１及び容量性素子１４２の容量値をＣ１とする。また、スイッチング素子１４３及びスイッチング素子１４４のゲート幅ＷｇをＷｇ１とする。
【０１５８】
第２の高周波スイッチ回路１５０は、第１の高周波スイッチ回路１４０と等しい内部素子の接続関係を含む。ただし、第１の高周波スイッチ回路１４０における容量性素子１４１は容量性素子１５１に、容量性素子１４２は容量性素子１５２に対応する。また、第１の高周波スイッチ回路１４０におけるスイッチング素子１４３はスイッチング素子１５３に、スイッチング素子１４４はスイッチング素子１５４に対応する。
【０１５９】
また、第１の高周波スイッチ回路１４０における抵抗性素子１４５は抵抗性素子１５５に、抵抗性素子１４６は抵抗性素子１５６に対応する。また、第２の高周波スイッチ回路１５０は、抵抗性素子１５５及び抵抗性素子１５６の接続点（並列共振回路１００ａで発生する差動信号の仮想接地点）に制御電圧端子１５７が接続されている。制御電圧端子１５７は、スイッチング素子１５３及びスイッチング素子１５４に制御電圧Ｖｃｔｒｌ２を供給する。
【０１６０】
第２の高周波スイッチ回路１５０において、容量性素子１５１及び容量性素子１５２の容量値を２×Ｃ１（Ｃ１の２倍）とする。容量性素子１５１及び容量性素子１５２は、同一の素子値を有する。また、スイッチング素子１５３及びスイッチング素子１５４のゲート幅Ｗｇを２×Ｗｇ１（Ｗｇ１の２倍）とする。スイッチング素子１５３及びスイッチング素子１５４は、同一の素子値を有する。
【０１６１】
第３の高周波スイッチ回路１６０は、第１の高周波スイッチ回路１４０と等しい内部素子の接続関係を含む。ただし、第１の高周波スイッチ回路１４０における容量性素子１４１は容量性素子１６１に、容量性素子１４２は容量性素子１６２に対応する。また、第１の高周波スイッチ回路１４０におけるスイッチング素子１４３はスイッチング素子１６３に、スイッチング素子１４４はスイッチング素子１６４に対応する。
【０１６２】
また、第１の高周波スイッチ回路１４０における抵抗性素子１４５は抵抗性素子１６５に、抵抗性素子１４６は抵抗性素子１６６に対応する。また、第３の高周波スイッチ回路１６０は、抵抗性素子１６５及び抵抗性素子１６６の接続点（並列共振回路１００ａで発生する差動信号の仮想接地点）に制御電圧端子１６７が接続されている。制御電圧端子１６７は、スイッチング素子１６３及びスイッチング素子１６４に制御電圧Ｖｃｔｒｌ３を供給する。
【０１６３】
第３の高周波スイッチ回路１６０において、容量性素子１６１及び容量性素子１６２の容量値を４×Ｃ１（Ｃ１の４倍）とする。容量性素子１６１及び容量性素子１６２は、同一の素子値を有する。また、スイッチング素子１６３及びスイッチング素子１６４のゲート幅Ｗｇを４×Ｗｇ１（Ｗｇ１の４倍）とする。スイッチング素子１６３及びスイッチング素子１６４は、同一の素子値を有する。
【０１６４】
第４の高周波スイッチ回路１７０は、第１の高周波スイッチ回路１４０と等しい内部素子の接続関係を含む。ただし、第１の高周波スイッチ回路１４０における容量性素子１４１は容量性素子１７１に、容量性素子１４２は容量性素子１７２に対応する。また、第１の高周波スイッチ回路１４０におけるスイッチング素子１４３はスイッチング素子１７３に、スイッチング素子１４４はスイッチング素子１７４に対応する。
【０１６５】
また、第１の高周波スイッチ回路１４０における抵抗性素子１４５は抵抗性素子１７５に、抵抗性素子１４６は抵抗性素子１７６に対応する。また、第４の高周波スイッチ回路１７０は、抵抗性素子１７５及び抵抗性素子１７６の接続点（並列共振回路１００ａで発生する差動信号の仮想接地点）に制御電圧端子１７７が接続されている。制御電圧端子１７７は、スイッチング素子１７３及びスイッチング素子１７４に制御電圧Ｖｃｔｒｌ４を供給する。
【０１６６】
第４の高周波スイッチ回路１７０において、容量性素子１７１及び容量性素子１７２の容量値を８×Ｃ１（Ｃ１の８倍）とする。容量性素子１７１及び容量性素子１７２は、同一の素子値を有する。また、スイッチング素子１７３及びスイッチング素子１７４のゲート幅Ｗｇを８×Ｗｇ１（Ｗｇ１の８倍）とする。スイッチング素子１７３及びスイッチング素子１７４は、同一の素子値を有する。
【０１６７】
以上のように構成された差動電圧制御発振器２００は、差動電圧制御発振器１００と同様に動作する。ただし、差動電圧制御発振器２００では、並列共振回路１００ａの容量を決定する際に、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０のオン又はオフの組み合わせにより可変範囲がさらに広く設定される点が異なる。
【０１６８】
すなわち、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０において、各容量性素子の容量とスイッチング素子のゲート幅がそれぞれ異なる値を有しているから、各高周波スイッチ回路のスイッチングの組み合わせは、１６通り（２×２×２×２通り）となる。この結果、発振周波数を１６種類の異なる範囲に対して切換えることができる。つまり、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０の内、任意の一つの高周波スイッチ回路全体の容量値と、別の高周波スイッチ回路全体の容量値とを異なるものとすることによって、発振周波数を最大限にシフトさせることができる。
【０１６９】
したがって、差動電圧制御発振器２００は、図１７で示した従来の差動電圧制御発振器６００と等しい発振周波数特性を持つ。
【０１７０】
また、差動電圧制御発振器２００は、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０のいずれにおいても、差動信号の仮想接地点の内側に挿入した各抵抗性素子が高周波信号減少部として機能するので、各スイッチング素子がオフ状態にある場合でもゲート端子（スイッチング制御端子）から制御電圧端子１４７に流れる高周波信号を小さくすることができる。
【０１７１】
図８は、第１の実施形態に係る高周波スイッチ回路を複数備えた差動電圧制御発振器２００の位相雑音特性を示すグラフである。図８において、横軸は制御電圧Ｖｔを、縦軸は位相雑音を示している
【０１７２】
図８において、グラフ中の実線は、各高周波スイッチ回路のスイッチング素子がすべてオフのときの位相雑音特性を示す。また、グラフ中の点線は、比較のため抵抗性素子をすべて除去した回路（図１７で説明した差動電圧制御発振器６００）のスイッチング素子がすべてオフのときの位相雑音特性に対応している。
【０１７３】
図８において、従来の抵抗性素子がない場合（点線）と比較して、差動電圧制御発振器２００（実線）は、位相雑音特性が２ｄＢ程度改善している。これは、スイッチング素子がオフである場合の第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０のＱ値が改善されたことに起因する。
【０１７４】
図９は、第１の実施形態に係る高周波スイッチ回路を複数備えた差動電圧制御発振器２００の位相雑音特性を示すグラフである。図９において、横軸は制御電圧Ｖｔを、縦軸は位相雑音を示している。
【０１７５】
図９において、グラフ中の実線は、各高周波スイッチ回路のスイッチング素子がすべてオン状態のときの位相雑音特性を示す。また、抵抗性素子をすべて除去した回路（図１７で説明した差動電圧制御発振器６００）のスイッチング素子がすべてオンのときの位相雑音特性も、このグラフとほぼ一致する。
【０１７６】
スイッチング素子がオンである場合は、位相雑音特性は抵抗性素子の有無によって変化しない。すなわち、抵抗性素子を配置することにより、スイッチング素子がオンである場合の位相雑音特性に影響を与えることなく、スイッチング素子がオフである場合の位相雑音特性が改善されている。
【０１７７】
このように、第１の実施形態に係る高周波スイッチ回路を複数備えた差動電圧制御発振器２００は、従来の差動電圧制御発振器６００より、各高周波スイッチ回路がオフ状態の場合の位相雑音特性が良好である。一方、差動電圧制御発振器２００は、各高周波スイッチ回路がオン状態の場合でも従来の差動電圧制御発振器６００と等しい位相雑音特性を備えている。
【０１７８】
差動電圧制御発振器２００は、各高周波スイッチ回路が高周波信号減少部を含んでいるため、従来より位相雑音特性が良好となり、従来と同様の広い周波数範囲で発振周波数を変化させることが可能である。
【０１７９】
なお、上記の例では、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０の容量性素子の容量及びスイッチング素子のゲート幅をすべて変化させたが、これに限られない。
【０１８０】
上記の例では、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０の容量性素子の容量及びスイッチング素子のゲート幅の比率を、第１の高周波スイッチ回路１４０を基準として、１：２：４：８に設定することにより、発振周波数を１６種類の異なる範囲に対して切換えている。
【０１８１】
これに対して、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０の容量性素子の容量及びスイッチング素子のゲート幅の比率を、第１の高周波スイッチ回路１４０を基準として、１：１：１：１に設定することにより、発振周波数を５種類の異なる範囲に対して切換えることができる。
【０１８２】
また、第１〜第４の高周波スイッチ回路６４０，６５０，６６０，６７０の容量性素子の容量及びスイッチング素子のゲート幅の比率を、第１の高周波スイッチ回路１４０を基準として、１：１：２：２に設定することにより、発振周波数を７種類の異なる範囲に対して切換えることができる。
【０１８３】
なお、上記の例では、高周波スイッチ回路を４組で構成したが、これに限られない。例えば更に広い周波数可変範囲が必要であれば、高周波スイッチ回路を５組以上で構成してもよい。または、高周波スイッチ回路を３組以下として周波数の可変範囲を狭くしてもよい。
【０１８４】
図１０は、図１７に示す従来の差動電圧制御発振器において、スイッチを全てオフにした場合に、電流源１０３の電流値を変化させた場合の位相雑音特性を示す図である。図１０では、図８に示す点線（抵抗無し）における制御電圧Ｖｔを０Ｖとして、電流源１０３の電流値を変化させている。図１０には、図８に示す実線（抵抗有り）における制御電圧Ｖｔを０Ｖとしたときの位相雑音（−１６０．５ｄＢｃ／Ｈｚ）が黒丸でプロットされている。黒丸における消費電流は、６ｍＡである。従来の差動電圧制御発振器において、６ｍＡの消費電流である場合、白丸のプロットのように、−１５８．５ｄＢｃ／Ｈｚの位相雑音となる。従来の差動電圧制御発振器において、黒丸における位相雑音と同じ位相雑音を得るためには、菱形のプロットのように、消費電流を８ｍＡまで上げなければならない。以上のことから、本発明の差動電圧制御発振器は、従来に比べ、少ない消費電流で位相雑音特性を向上させることが分かる。
【０１８５】
（第２の実施形態）
図１１は、第２の実施形態に係る高周波スイッチ回路２４０の回路図である。図１１において、第１の実施形態に係る高周波スイッチ回路１４０と同一の構成については同一の符号を付して説明を省略する。
【０１８６】
第２の実施形態の高周波スイッチ回路２４０は、第１の実施形態の高周波スイッチ回路１４０と比較して、抵抗性素子１４５及び抵抗性素子１４６との接続点と制御電圧端子１４７の間に、抵抗性素子２４１が配置されている点のみが異なり他の構成はすべて同一である。このように、第２の実施形態の高周波スイッチ回路２４０には、仮想接地点と制御電圧端子１４７との間にインピーダンス素子が挿入されている。
【０１８７】
高周波スイッチ回路２４０は、抵抗性素子１４５と抵抗性素子１４６と抵抗性素子２４１とが高周波信号減少部として機能する。抵抗性素子２４１は、第３の高周波信号減少部として、スイッチング素子１４３及び１４４のドレイン（導通端子）からスイッチング素子１４３及び１４４のゲート（スイッチング制御端子）へ流れる高周波信号を減少させる働きをする。プロセスばらつきや温度特性によって、差動回路のバランス度がずれた場合、抵抗性素子１４５，１４６，２４１の接続点は、完全には仮想接地点とならない場合がある。このような場合、制御電圧端子に高周波信号が流れてしまう。しかし、第２の実施形態では、抵抗性素子２４１が高周波信号減少部として働くので、制御電圧端子に高周波信号が流れにくくなる。したがって、スイッチング素子１４３及びスイッチング素子１４４がオフの状態であったとしても、高周波スイッチ回路２４０のＱ値を改善することができる。
【０１８８】
また、第１の実施形態の高周波スイッチ回路１４０の換わりに、高周波スイッチ回路２４０を前述した差動電圧制御発振器１００及び差動電圧制御発振器２００に適用した場合、スイッチング素子１４３及びスイッチング素子１４４から制御電圧端子１４７へ流れる高周波信号を減少させることができる。したがって、差動電圧制御発振器１００及び差動電圧制御発振器２００に高周波スイッチ回路２４０を適用しても、これらの差動電圧制御発振器の良好な位相雑音特性を得ることができる。
【０１８９】
（第３の実施形態）
図１２は、第３の実施形態に係る高周波スイッチ回路３４０の回路図である。図１２において、第１の実施形態に係る高周波スイッチ回路１４０と同一の構成については同一の符号を付して説明を省略する。
【０１９０】
第３の実施形態の高周波スイッチ回路３４０は、第１の実施形態の高周波スイッチ回路１４０と比較して、抵抗性素子１４６に相当する素子が存在しない点と、抵抗性素子１４５及びスイッチング素子１４４の接続点と制御電圧端子１４７の間に、抵抗性素子２４１が配置されている点のみが異なり他の構成はすべて同一である。
【０１９１】
高周波スイッチ回路３４０は、スイッチング素子１４３に対しては、抵抗性素子１４５と抵抗性素子２４１とが高周波信号減少部として機能する。高周波スイッチ回路３４０において、スイッチング素子１４４に対しては、抵抗性素子２４１は、第４の高周波信号減少部として、スイッチング素子４４のドレイン（導通端子）からスイッチング素子１４４のゲート（スイッチング制御端子）へ流れる高周波信号を減少させる働きをする。したがって、スイッチング素子１４３及びスイッチング素子１４４がオフの状態であったとしても、高周波スイッチ回路３４０のＱ値を改善することができる。
【０１９２】
また、第１の実施形態の高周波スイッチ回路１４０の換わりに、高周波スイッチ回路３４０を前述した差動電圧制御発振器１００及び差動電圧制御発振器２００に適用した場合、スイッチング素子１４３及びスイッチング素子１４４から制御電圧端子１４７へ流れる高周波信号を減少させることができる。したがって、差動電圧制御発振器１００及び差動電圧制御発振器２００に高周波スイッチ回路３４０を適用しても、これらの差動電圧制御発振器の良好な位相雑音特性を得ることができる。
【０１９３】
（第４の実施形態）
以上説明した第１〜第３の実施形態では、第１〜第４の高周波信号減少部として抵抗性素子を回路中の所定位置に挿入する例を示した。しかし、第１〜第４の高周波信号減少部は、抵抗性素子やインダクタ素子等のインピーダンス素子であればよい。
【０１９４】
図１３は、第４の実施形態に係る高周波スイッチ回路４４０の回路図である。第４の実施形態の高周波スイッチ回路４４０は、第１の実施形態の高周波スイッチ回路１４０と比較して、抵抗性素子１４５の位置にインダクタ４４１が配置されている点及び、抵抗性素子１４６の位置にインダクタ４４２が配置されている点が異なり、他の構成はすべて同一である。
【０１９５】
抵抗性素子及びインダクタは、所定の特性値を設定することにより、ともに高周波信号に対して高いインピーダンスを示す素子であるので、高周波信号に対して両者を置換しても回路は同一の動作を行う。例えば、所望の周波数において１ｋΩの抵抗と等しいインピーダンスを示すインダクタ値を有するインダクタを用いた場合、１ｋΩの抵抗を用いた場合と同等の効果が得られる。したがって、スイッチング素子１４３及びスイッチング素子１４４がオフの状態であったとしても、高周波スイッチ回路４４０のＱ値を改善することができる。
【０１９６】
また、第１の実施形態の高周波スイッチ回路１４０の換わりに、高周波スイッチ回路４４０を前述した差動電圧制御発振器１００及び差動電圧制御発振器２００に適用した場合、スイッチング素子１４３及びスイッチング素子１４４から制御電圧端子１４７へ流れる高周波信号を減少させることができる。したがって、差動電圧制御発振器１００及び差動電圧制御発振器２００に高周波スイッチ回路４４０を適用しても、これらの差動電圧制御発振器の良好な位相雑音特性を得ることができる。
【０１９７】
同様に前述の第２〜第３の実施形態においても、高周波信号減少部として配置した抵抗性素子を第４の実施形態のように高周波信号に対して抵抗性素子と同等のインピーダンスを有するインダクタに置換してよい。この場合においても、抵抗性素子の場合と同等の動作を行う。また、回路中に抵抗性素子とインダクタを組み合わせ使用してもよい。
【０１９８】
（第５の実施形態）
以上説明した第１〜第４の実施形態は、第１〜第４の高周波信号減少部として高周波信号に対して高いインピーダンスを示す素子を回路中の所定位置に挿入したが、回路自体のインピーダンスを変更することにより、同等の作用を行わせることが可能である。
【０１９９】
具体的には、図６において説明したＩＣの具体的なレイアウトにおいて、ゲート引き出し線２０５を、制御電圧Ｖｃｔｒｌ１に影響を与えない範囲で細線化し、高周波信号に対して高インピーダンスとなるようにする。このようにゲート引き出し線を細線化することにより、ゲート引き出し線をインダクタとして機能させることができ、新たな素子を追加する必要がなくなる。したがって、ＩＣを製造する際の生産性とコストダウンをはかることができる。また、ＩＣのレイアウトも容易になる。インダクタは、ゲート引き出し線以外の配線によって構成されてもよい。
【０２００】
（第６の実施形態）
図１４は、第６の実施形態に係る高周波スイッチ回路７４０を備える整合回路７００の回路図である。第６の実施形態の高周波スイッチ回路７４０は、差動高周波回路７５０の出力部に接続される整合回路の一部である。
【０２０１】
図１４に示す整合回路７００は、差動高周波回路７５０の出力側に接続されている。差動高周波回路７５０は、２個の出力を持ちそれぞれが整合回路７００に接続される。
【０２０２】
整合回路７００は、出力端子７０１と、出力端子７０２と、インダクタ７０３と、インダクタ７０４と、高周波スイッチ回路７４０とを含む。差動高周波回路７５０の一方の出力は、インダクタ７０３の一方端に接続される。インダクタ７０３の他方端は、出力端子７０１に接続される。差動高周波回路７５０の他方の出力は、インダクタ７０４の一方端に接続される。インダクタ７０４の他方端は、出力端子７０２に接続される。インダクタ７０３の素子値とインダクタ７０４の素子値とは、同一である。
【０２０３】
高周波スイッチ回路７４０は、容量性素子７４１と、スイッチング素子７４３と、抵抗性素子７４５とからなる差動の直列回路と、容量性素子７４２と、スイッチング素子７４４と、抵抗性素子７４６とからなる直列回路との差動の直列回路対を含む。容量性素子７４１の素子値と容量性素子７４２の素子値とは、同一である。スイッチング素子７４３の素子値とスイッチング素子７４４の素子値とは、同一である。抵抗性素子７４５の素子値と抵抗性素子７４６の素子値とは、同一である。
【０２０４】
スイッチング素子７４３及びスイッチング素子７４４は、ともに電界効果トランジスタである。スイッチング素子７４３及びスイッチング素子７４４は、ドレインｄと、ゲートｇと、ソースｓとを含む。
【０２０５】
容量性素子７４１及び容量性素子７４２は、ＭＩＭ容量素子である。容量性素子７４１の一方端は、スイッチング素子７４３のドレインｄ（導通端子）に接続される。容量性素子７４２の一方端は、スイッチング素子７４４のドレインｄ（導通端子）に接続される。容量性素子７４１の他方端は、インダクタ７０３と出力端子７０１との間に接続される。容量性素子７４２の他方端は、インダクタ７０４と出力端子７０２との間に接続される。
【０２０６】
スイッチング素子７４３のゲート端子ｇ（スイッチング制御端子）は、抵抗性素子７４５の一方端と接続される。スイッチング素子７４４のゲート端子（スイッチング制御端子）は、抵抗性素子７４６の一方端と接続される。スイッチング素子７４３及びスイッチング素子７４４のソースｓは、ともにグラウンドに接続されている。
【０２０７】
抵抗性素子７４５の他方端は、抵抗性素子７４６の他方端と接続される。抵抗性素子７４５と抵抗性素子７４６とが接続されることにより、２つの直列回路対が接続される。
【０２０８】
制御電圧端子７４７は、整合回路７００内での差動信号の仮想接地点である抵抗性素子７４５及び抵抗性素子７４６の接続点に接続される。制御電圧端子７４７は、スイッチング素子７４３及びスイッチング素子７４４に制御電圧Ｖｃｔｒｌを供給する。
【０２０９】
以上の構成により、差動高周波回路７５０から出力される高周波信号は、整合回路７００の負荷インピーダンスにより最適化されて、出力端子７０１及び出力端子７０２から出力される。この結果、出力側に接続される他の回路と整合をとることができる。
【０２１０】
整合回路７００の負荷インピーダンスは、インダクタ７０３及びインダクタ７０４と、容量性素子７４１及び容量性素子７４２とにより決定される。
【０２１１】
高周波スイッチ回路７４０がオン状態の場合、スイッチング素子７４３及びスイッチング素子７４４がアクティブとなり導通する。このため、負荷インピーダンスは、インダクタ７０３及び容量性素子７４１と、インダクタ７０４及び容量性素子７４２とにより決定される。
【０２１２】
高周波スイッチ回路７４０がオフ状態の場合、スイッチング素子７４３及びスイッチング素子７４４は遮断される。このため、負荷インピーダンスは、インダクタ７０３と、インダクタ７０４とにより決定される。
【０２１３】
このように、整合回路７００は、負荷インピーダンスを可変にしているので、広い周波数範囲に対して整合をとることができる。
【０２１４】
また、制御電圧端子７４７とスイッチング素子７４３のゲート端子（スイッチング制御端子）との間に抵抗性素子７４５が接続され、制御電圧端子７４７とスイッチング素子７４４のゲート端子（スイッチング制御端子）との間に抵抗性素子７４６が接続されている。また、スイッチング素子７４３のゲートｇとスイッチング素子７４４のゲートｇとは、抵抗性素子７４５及び抵抗性素子７４６が接続されている。したがって、スイッチング素子７４３とスイッチング素子７４４とのそれぞれのゲート端子（スイッチング制御端子）から制御電圧端子７４７を見た場合、インピーダンスが高くなっているので、各ゲート端子（スイッチング制御端子）間は高周波信号ではほぼ分離されている。
【０２１５】
このため、スイッチング素子７４３及びスイッチング素子７４４がオフ状態の場合、差動高周波回路７５０の出力側からの高周波信号は、差動電圧制御発振器１００の例で説明したように、スイッチング素子７４３及びスイッチング素子７４４のゲートｇから制御電圧端子７４７に流れないので、ゲート抵抗を介して損失されない。このため、オフ状態の場合の高周波スイッチ回路７４０のＱ値は劣化しない。
【０２１６】
このように、高周波スイッチ回路を整合回路の一部に適用した場合も、スイッチング素子７４３と制御電圧端子７４７との間に第１の高周波信号減少部である抵抗性素子７４５と、スイッチング素子７４４と制御電圧端子７４７との間に第２の高周波信号減少部である抵抗性素子７４６とを設けることによりスイッチング素子がオフの場合のＱ値が良好に維持されるので、低損失の整合回路を実現することができる。
【０２１７】
なお、第６の実施形態では、差動高周波回路の出力側の整合回路の例を示したが、入力側の整合回路に高周波スイッチ回路を用いてもよい。また、整合回路の回路構成は、第６の実施形態に示した構成でなくてもよい。例えば、インダクタの代わりに容量性素子を用いてもよいし、高周波スイッチ回路７４０に並列に容量性素子やインダクタを用いてもよい。
【０２１８】
さらに、第２〜第５の実施形態で説明した高周波スイッチ回路を用いて整合回路を構成してもよい。
【０２１９】
なお、上記第１〜第６の実施形態において、差動ペアを構成するための内部素子の素子値は、互いに同一であるとした。しかし、本発明は、素子値が完全で同一でない場合も包含している。素子値が完全で同一でないために、差動のバランス度がずれたとしても、高周波信号減少部を設けることによって、スイッチング素子の導通端子からスイッチング制御端子へ流れる高周波信号を減少させることができ、結果、位相雑音特性を向上させることができる。
【０２２０】
（その他の実施形態）
なお、以上説明した各実施形態の高周波スイッチ回路では、容量性素子がＭＩＭ（ＭＥＴＡＬ−ＩＮＳＵＬＡＴＯＲ−ＭＥＴＡＬ）容量素子であったがこれに限られない。例えば、容量性素子としてはＭＯＳ（ＭＥＴＡＬ−ＯＸＩＤＥ−ＳＥＭＩＣＯＮＤＵＣＴＯＲ）容量素子を採用することができる。
【０２２１】
また、以上までの説明では、負性抵抗回路１３０を構成するトランジスタ１３１、１３２としてｎＭＯＳタイプのトランジスタを用いているが、ｐＭＯＳタイプのトランジスタを用いてもよい。この場合、例えば、インダクタ１１１とインダクタ１１２との間は、電源端子１０１が接続されるのではなくグラウンドが接続され、電流源１０３のトランジスタ１３１、１３２のソースに接続されない他方の端子はグラウンドに接続されるのではなく、電源端子１０１に接続されてもよい。
【０２２２】
また、以上までの説明では、負性抵抗回路１３０を構成するトランジスタ１３１、１３２としてＭＯＳトランジスタを用いているが、バイポーラトランジスタを用いてもよい。
【０２２３】
また、以上説明においては、第１〜第５の実施形態の高周波スイッチ回路及び差動電圧制御発振器を、携帯電話装置のＧＳＭ方式やＰＤＣ方式に使用される８００ＭＨｚ〜５ＧＨｚ域の周波数帯に適用した例を示したが、これに限られない。さらに、３０ＧＨｚ以上のミリ波領域の高周波にも適用することも可能である。
【０２２４】
また、第１〜第５の実施形態の高周波スイッチ回路及び差動電圧制御発振器を携帯電話装置のＧＳＭ方式やＰＤＣ方式に使用される８００ＭＨｚ〜５ＧＨｚ域の周波数帯に適用した例を示したが、ほぼ同一の周波数帯が使用される無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）システムにおいて用いられる接続装置に適用することも可能である。
【０２２５】
なお、上記実施形態では、スイッチング素子として、電界効果トランジスタを用いることとしたが、電界効果トランジスタと同様の効果が得られるスイッチング素子であれば、これに限られるものではない。この場合、スイッチング素子のスイッチング制御端子とは、スイッチング素子のオンオフを制御するための端子のことをいう。スイッチング素子の導通端子とは、スイッチング素子に流れる信号を入出力するための端子のことをいう。
【０２２６】
図１５は、本発明の差動電圧制御発振器を具備するＰＬＬ回路３００の機能的構成を示すブロック図である。図１５に示すように、差動電圧制御発振器は、主に、ＰＬＬ回路で用いられる。図１５において、ＰＬＬ回路３００は、位相比較器３０１と、ループフィルタ３０２と、差動電圧制御発振器３０３と、分周器３０４とを備える。ＰＬＬ回路は、所望とされる周波数に発振周波数を固定（ロック）する回路である。差動電圧制御発振器３０３は、第１〜第６の実施形態に係る差動電圧制御発振器と同様である。位相比較器３０１は、入力される基準信号の位相と差動電圧制御発振器３０３の出力信号を分周器３０４で分周した信号の位相とを比較する。位相比較器３０１の出力信号は、ループフィルタ３０２に入力される。ループフィルタ３０２は、位相比較器３０１の出力信号を直流成分に変換して、差動電圧制御発振器３０３に入力する。ループフィルタ３０２から出力される信号は、差動電圧制御発振器３０３の制御電圧端子１０２に制御電圧Ｖｔとして入力される。これによって、差動電圧制御発振器３０３からは、所望の周波数が出力されることとなる。したがって、良好な位相雑音特性を有するＰＬＬ回路が提供されることとなる。
【０２２７】
図１６は、本発明の差動電圧制御発振器を具備する無線通信機器４００の機能的構成を示すブロック図である。図１６において、無線通信機器４００は、アンテナ４０１と、電力増幅器４０２と、変調器４０３と、スイッチ４０４と、低雑音増幅器４０５と、復調器４０６と、ＰＬＬ回路４０７とを備える。無線通信機器４００において、無線信号を送信する場合、変調器４０３は、ＰＬＬ回路４０７から出力される所望の高周波信号をベースバンド変調信号で変調して出力する。変調器４０３から出力される高周波変調信号は、電力増幅器４０２によって増幅され、スイッチ４０４を介してアンテナ４０１から放射される。無線信号を受信する場合、アンテナ４０１から受信された高周波変調信号は、スイッチ４０４を介して低雑音増幅器４０５に入力されて増幅され、復調器４０６に入力される。復調器４０６は、ＰＬＬ回路４０７から出力される高周波信号によって、入力された高周波変調信号をベースバンド変調信号に復調する。ＰＬＬ回路４０７は、図１５に示したように、本発明の差動電圧制御発振器を具備する。したがって、良好な雑音特性を有する無線通信機器が提供されることとなる。
【０２２８】
以上、本発明を詳細に説明してきたが、前述の説明はあらゆる点において本発明の例示にすぎず、その範囲を限定しようとするものではない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。
【産業上の利用可能性】
【０２２９】
本発明によれば、携帯電話装置や無線ＬＡＮ装置などの無線通信機の性能向上を図ることが可能となる。
【図面の簡単な説明】
【０２３０】
【図１】第１の実施形態に係る高周波スイッチ回路を備えた差動電圧制御発振器の回路図
【図２】第１の実施形態に係る高周波スイッチ回路を備えた差動電圧制御発振器の周波数特性を模式化したグラフ
【図３】第１の実施形態に係る高周波スイッチ回路の回路図
【図４】第１の実施形態に係る高周波スイッチ回路のスイッチング素子のゲート幅に対するＱ値を示すグラフ
【図５】第１の実施形態に係る高周波スイッチ回路の抵抗性素子の抵抗値に対するＱ値を示すグラフ
【図６】第１の実施形態に係る高周波スイッチ回路をＩＣ上に具体化したときの模式図
【図７】第１の実施形態に係る高周波スイッチ回路を複数備えた差動電圧制御発振器の回路図
【図８】第１の実施形態に係る高周波スイッチ回路を備えた差動電圧制御発振器の位相雑音特性を示すグラフ
【図９】第１の実施形態に係る高周波スイッチ回路を備えた差動電圧制御発振器の位相雑音特性を示すグラフ
【図１０】図１７に示す従来の差動電圧制御発振器において、スイッチを全てオフにした場合に、電流源１０３の電流値を変化させた場合の位相雑音特性を示す図
【図１１】第２の実施形態に係る高周波スイッチ回路の回路図
【図１２】第３の実施形態に係る高周波スイッチ回路の回路図
【図１３】第４の実施形態に係る高周波スイッチ回路の回路図
【図１４】第６の実施形態に係る高周波スイッチ回路を備えた整合回路の回路図
【図１５】本発明の差動電圧制御発振器を具備するＰＬＬ回路３００の機能的構成を示すブロック図
【図１６】本発明の差動電圧制御発振器を具備する無線通信機器４００の機能的構成を示すブロック図
【図１７】従来の差動電圧制御発振器を表す回路図
【図１８】従来の差動電圧制御発振器の発振周波数特性を示すグラフ
【図１９】従来の差動電圧制御発振器の位相雑音特性を示すグラフ
【図２０】従来の高周波スイッチ回路のＱ値を示すグラフ
【図２１】従来の高周波スイッチ回路の動作を説明するための回路図
【符号の説明】
【０２３１】
１００、２００、３０３  差動電圧制御発振器
１００ａ  並列共振回路
１１０  インダクタ回路
１２０  可変容量回路
１３０  負性抵抗回路
１４０、１５０、１６０、１７０、２４０、３４０、４４０、７４０  高周波スイッチ回路
１４１、１４２、１５１、１５２、１６１、１６２、１７１、１７２、７４１、７４２  容量性素子
１４３、１４４、１５３、１５４、１６３、１６４、１７３、１７４、７４３、７４４  スイッチング素子
１４７、１５７、１６７、１７７、７４７  制御電圧端子
１４５、１４６、１５５、１５６、１６５、１６６、１７５、１７６、２４１、７４５、７４６  抵抗性素子
４４１、４４２  インダクタ
７００  整合回路
３００、４０７  ＰＬＬ回路
３０１  位相比較器
３０２  ループフィルタ
３０４  分周器
４００  無線通信機器
４０１  アンテナ
４０２  電力増幅器
４０３  変調器
４０４  スイッチ
４０５  低雑音増幅器
４０６  復調器
【図１】
2005287009.tif 000003
【図２】
2005287009.tif 000004
【図３】
2005287009.tif 000005
【図４】
2005287009.tif 000006
【図５】
2005287009.tif 000007
【図６】
2005287009.tif 000008
【図７】
2005287009.tif 000009
【図８】
2005287009.tif 000010
【図９】
2005287009.tif 000011
【図１０】
2005287009.tif 000012
【図１１】
2005287009.tif 000013
【図１２】
2005287009.tif 000014
【図１３】
2005287009.tif 000015
【図１４】
2005287009.tif 000016
【図１５】
2005287009.tif 000017
【図１６】
2005287009.tif 000018
【図１７】
2005287009.tif 000019
【図１８】
2005287009.tif 000020
【図１９】
2005287009.tif 000021
【図２０】
2005287009.tif 000022
【図２１】
2005287009.tif 000023