(57)【要約】【課題】電力消費が少なく、かつ、自由振動を低減させることを可能とし、さらには、広範囲な温度環境で使用可能な電圧駆動型スイッチ素子のドライブ回路および電源装置を提供する。【解決手段】電圧駆動型スイッチ素子Ｑ２のゲート端子を充電する際には、抵抗Ｒ１により充電速度が調整される結果、スイッチ素子Ｑ２のオン状態への立ち上がり速度を調整可能とし、入力したパルス信号ＶＩＮが負電圧に反転した場合には、ダイオードＤ１およびＤ２が非導通となり、抵抗Ｒ１がバイパスされて高速に放電されると同時に、抵抗Ｒ２〜Ｒ３、コンデンサＣ１およびトランスＴ１に応じた逆バイアス電圧がスイッチ素子Ｑ２に印加される。【選択図】図４
2005287225.tif 000002
【特許請求の範囲】
【請求項１】
トランスの一次側巻線に接続された入力端子から入力したパルス信号に基づいて、前記トランスの二次側巻線に接続された電圧駆動型スイッチ素子を駆動する電圧駆動型スイッチ素子のドライブ回路であって、
前記トランスの二次側巻線と前記電圧駆動型スイッチ素子は、共通の基準電位に接続され、
前記トランスの二次側巻線の出力端から前記電圧駆動型スイッチ素子の制御端子に対して、順方向に接続された第１のダイオードと、
前記第１のダイオードと前記電圧駆動型スイッチ素子の制御端子間に直列に接続された第１の抵抗器と、
前記トランスの二次側巻線の出力端に接続された制御端子と、前記第１のダイオードと前記第１の抵抗器間のノードに接続された第２の端子と、前記基準電位に接続された第３の端子とを含み、前記第１の制御端子に印加される電気信号に応じて、前記第２の端子と第３の端子間の導通状態を制御する制御用スイッチ素子と、
前記トランスの二次側巻線の出力端と前記制御用スイッチ素子の制御端子との間に、並列に接続されたコンデンサおよび第２の抵抗器と、
前記制御用スイッチ素子の第３の端子から前記基準電位に対し、順方向となるように接続された第２のダイオードと
を有する電圧駆動型スイッチ素子のドライブ回路。
【請求項２】
前記第１のダイオードと相対する方向に、前記第１の抵抗器と並列に接続された第３のダイオード
を有する請求項１記載の電圧駆動型スイッチ素子のドライブ回路。
【請求項３】
前記制御用スイッチ素子の制御端子と第２の端子間に接続された第３の抵抗器
を有する請求項１または２記載の電圧駆動型スイッチ素子のドライブ回路。
【請求項４】
前記制御用スイッチ素子は、バイポーラ型トランジスタである
請求項１乃至３のいずれか一に記載の電圧駆動型スイッチ素子のドライブ回路。
【請求項５】
第１のトランスの一次側に配設され、電圧駆動型スイッチ素子の導通／非導通を制御することによって前記第１のトランスの一次側への印加電圧を断続制御するためのドライブ回路と、を有する電源装置であって、
前記ドライブ回路は、
二次側巻線が前記電圧駆動型スイッチ素子と共通の基準電位に接続される第２のトランスと、
前記第２のトランスの二次側巻線の出力端から前記電圧駆動型スイッチ素子の制御端子に対して、順方向に接続された第１のダイオードと、
前記第１のダイオードと前記電圧駆動型スイッチ素子の制御端子間に直列に接続された第１の抵抗器と、
前記第２のトランスの二次側巻線の出力端に接続された制御端子と、前記第１のダイオードと前記第１の抵抗器間のノードに接続された第２の端子と、前記基準電位に接続された第３の端子とを含み、前記第１の制御端子に印加される電気信号に応じて、前記第２の端子と第３の端子間の導通状態を制御する制御用スイッチ素子と、
前記第２のトランスの二次側巻線の出力端と前記制御用スイッチ素子の制御端子との間に、並列に接続されたコンデンサおよび第２の抵抗器と、
前記制御用スイッチ素子の第３の端子から前記基準電位に対し、順方向となるように接続された第２のダイオードと
を有する電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば、ＭＯＳ−ＦＥＴ，ＩＧＢＴ等の電圧駆動型スイッチ素子を用いたドライブ回路および電源装置に関し、特に上記電圧駆動型スイッチ素子を高速にスイッチングさせるために改良された技術に関する。
【背景技術】
【０００２】
一般に、ＭＯＳ−ＦＥＴ，ＩＧＢＴ等の電圧駆動型スイッチ素子を用いたドライブ回路では、ゲート電圧を高速で駆動することにより、電圧駆動型スイッチ素子のスイッチング時間を短くし、当該ドライブ回路の制御性を向上させることができる。
また、ドライブ回路が入力したパルス信号が負電圧の場合には、駆動対象である電圧駆動型スイッチ素子を安定的にオフ状態とさせるべく、当該スイッチ素子に対して逆バイアス電圧を印加する方法がとられている。
かかる観点から、電圧駆動型スイッチ素子のドライブ回路に関し、従来から様々な技術が提案されている。
【０００３】
たとえば、下記特許文献１には、トランスの二次側巻線とスイッチ素子との間に、コンデンサを直列に付加することによって、当該コンデンサにより生ずる逆バイアス電圧をスイッチ素子のゲート端子に印加するように構成し、さらに、その逆バイアス電圧を当該コンデンサに対して並列に接続したツェナダイオードにより制限した電圧駆動型スイッチ素子のドライブ回路に関する技術が提案されている。
【０００４】
一方、下記特許文献２には、トランスの二次側巻線と電圧駆動型スイッチ素子との間に、コンデンサとダイオードを直列に接続し、当該ダイオードの両端に放電用トランジスタのベース端子とエミッタ端子を接続し、電流を制限する抵抗を持たない構成とすることにより、スイッチング素子がオフ状態となる際には、放電用トランジスタを高速にオンさせ、ゲート容量の放電を高速に行われるようにしたドライブ回路に関する技術が提案されている。
【特許文献１】特開平８−１４９７９６号公報
【特許文献２】特開平１１−１４５８１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記特許文献１に記載された技術によれば、スイッチ素子のゲート端子に印加される逆バイアス電圧が生成できるものの、入力電圧が反転し、スイッチ素子のゲート容量に蓄えられた電荷が放電する際には、比較的大きな電流がゲート端子→コンデンサ→トランス（インダクタ成分）を流れるため、大きなレベルのＬＣ共振が発生するという問題がある。
さらに、入力電圧が反転する際に、ゲート端子（ゲート容量）→コンデンサ→トランス（インダクタ成分）により形成される放電ループにおいて、放電の時定数が比較的大きくなるので、消費電力が大きいという問題がある。
【０００６】
一方、上記特許文献２に記載された技術によれば、電流制限抵抗がなく、スイッチング素子がオフとなる際のゲート容量からの放電ループのインピーダンスが低いため、大きなレベルのＬＣ共振が発生しやすく、かつ、低インピーダンスに起因して発生する大電流により消費電力が大きいという問題がある。
また、高温環境下では、放電用トランジスタによる損失が大きく、消費電力がさらに大きくなる。
【０００７】
本発明はかかる事情に鑑みてなされたものであり、その目的は、電力消費が少なく、かつ、自由振動を低減させることを可能とし、さらには、広範囲な温度環境で使用可能な電圧駆動型スイッチ素子のドライブ回路および電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の第１の観点は、トランスの一次側巻線に接続された入力端子から入力したパルス信号に基づいて、前記トランスの二次側巻線に接続された電圧駆動型スイッチ素子を駆動する電圧駆動型スイッチ素子のドライブ回路であって、前記トランスの二次側巻線と前記電圧駆動型スイッチ素子は、共通の基準電位に接続され、前記トランスの二次側巻線の出力端から前記電圧駆動型スイッチ素子の制御端子に対して、順方向に接続された第１のダイオードと、前記第１のダイオードと前記電圧駆動型スイッチ素子の制御端子間に直列に接続された第１の抵抗器と、前記トランスの二次側巻線の出力端に接続された制御端子と、前記第１のダイオードと前記第１の抵抗器間のノードに接続された第２の端子と、前記基準電位に接続された第３の端子とを含み、前記第１の制御端子に印加される電気信号に応じて、前記第２の端子と第３の端子間の導通状態を制御する制御用スイッチ素子と、前記トランスの二次側巻線の出力端と前記制御用スイッチ素子の制御端子との間に、並列に接続されたコンデンサおよび第２の抵抗器と、前記制御用スイッチ素子の第３の端子から前記基準電位に対し、順方向となるように接続された第２のダイオードとを有する。
【０００９】
好ましくは、前記第１のダイオードと相対する方向に、前記第１の抵抗器と並列に接続された第３のダイオードを有する。
【００１０】
好ましくは、前記制御用スイッチ素子の制御端子と第２の端子間に接続された第３の抵抗器を有する。
好ましくは、前記制御用スイッチ素子は、バイポーラ型トランジスタである。
【００１１】
上記目的を達成するために、本発明の第１の観点は、第１のトランスの一次側に配設され、電圧駆動型スイッチ素子の導通／非導通を制御することによって前記第１のトランスの一次側への印加電圧を断続制御するためのドライブ回路と、を有する電源装置であって、前記ドライブ回路は、二次側巻線が前記電圧駆動型スイッチ素子と共通の基準電位に接続される第２のトランスと、前記第２のトランスの二次側巻線の出力端から前記電圧駆動型スイッチ素子の制御端子に対して、順方向に接続された第１のダイオードと、前記第１のダイオードと前記電圧駆動型スイッチ素子の制御端子間に直列に接続された第１の抵抗器と、前記第２のトランスの二次側巻線の出力端に接続された制御端子と、前記第１のダイオードと前記第１の抵抗器間のノードに接続された第２の端子と、前記基準電位に接続された第３の端子とを含み、前記第１の制御端子に印加される電気信号に応じて、前記第２の端子と第３の端子間の導通状態を制御する制御用スイッチ素子と、前記第２のトランスの二次側巻線の出力端と前記制御用スイッチ素子の制御端子との間に、並列に接続されたコンデンサおよび第２の抵抗器と、前記制御用スイッチ素子の第３の端子から前記基準電位に対し、順方向となるように接続された第２のダイオードとを有する。
【００１２】
本発明に係る電圧駆動型スイッチ素子のドライブ回路によれば、電圧駆動型スイッチ素子の制御端子を充電する際には、前記第１のダイオードと前記電圧駆動型スイッチ素子の制御端子間に直列に接続された第１の抵抗器により充電速度が調整される結果、電圧駆動型スイッチ素子のオン状態への立ち上がり速度を調整可能とする。
また、入力したパルス信号が負電圧に反転した場合には、前記トランスの二次側巻線の出力端から前記電圧駆動型スイッチ素子の制御端子に対して順方向に接続された第１のダイオードが非導通となり、前記制御用スイッチ素子の第３の端子と前記基準電位間に、前記トランスの二次側巻線の出力電圧に対して順方向となるように接続された第２のダイオードが非導通となるので、第１の抵抗器、第２の抵抗器およびコンデンサに応じた逆バイアス電圧が電圧駆動型スイッチ素子に印加され、安定的にオフ状態が維持される。
その際、制御用スイッチ素子の制御端子に生ずる電気信号は微小なものとなるので、消費電力が小さくなるだけでなく、前記トランスのインダクタ成分と、前記トランスの二次側巻線の出力端と前記制御用スイッチ素子の制御端子との間に接続されたコンデンサとにより発生する共振レベルが抑制される。
【００１３】
本発明に係る電圧駆動型スイッチ素子のドライブ回路によれば、前記第１のダイオードと相対する方向に、前記抵抗Ｒ１と並列に接続された第３のダイオードは、前記電圧駆動型スイッチ素子の制御端子に蓄えられる電荷を急速に引き抜くので、電圧駆動型スイッチ素子を高速にオフ状態とすることができる。
【００１４】
本発明に係る電圧駆動型スイッチ素子のドライブ回路によれば、前記制御用スイッチ素子の制御端子と第２の端子間に接続された第３の抵抗器により、高温環境下における動作が改善される結果、広範囲の温度環境において使用することができる。
【００１５】
本発明に係る電圧駆動型スイッチ素子のドライブ回路によれば、前記制御用スイッチ素子は、バイポーラ型トランジスタであるため、入力したパルス信号が負電圧に反転した場合に、前記トランスに流れるベース電流は微小なものとなるため、トランスにより消費される電力も少なく、また、共振レベルを抑制することができる。。
【発明の効果】
【００１６】
本発明によれば、電力消費が少なく、かつ、自由振動を低減させることを可能となると同時に、高速で駆動させた場合に動作可能な温度範囲を広くとることができる。
【発明を実施するための最良の形態】
【００１７】
第１の実施形態
以下、本発明に係る電圧駆動型スイッチ素子のドライブ回路の第１の実施形態について、添付図面に関連付けて説明する。
図１は、第１の実施形態に係るドライブ回路１の回路図である。
【００１８】
図中、端子ａと端子ｂには、ドライブ回路１の入力端子を構成する。入力端子には、外部のパルス発生回路から正負対称のパルス信号（入力信号ＶＩＮ）が入力される。
トランスＴ１の一次側巻線の両端は、それぞれ入力端子に接続される。すなわち、上記入力信号ＶＩＮによりトランスＴ１が励磁され、トランスＴ１の二次側巻線において、入力信号ＶＩＮに応じた電圧が発生する。
トランスＴ１の二次側巻線の両端は、ダイオードＤ２および抵抗Ｒ１を介して、スイッチ素子Ｑ２のゲート端子（制御端子）およびソース端子（基準電位）に接続される。
【００１９】
ダイオードＤ２は、トランスＴ１の二次側巻線から出力される正の出力電圧がスイッチ素子Ｑ２のゲート端子に印加されるように接続される。すなわち、アノード端子がトランスＴ１の二次側巻線側に、カソード端子がスイッチ素子Ｑ２のゲート端子側に、それぞれ接続される。
抵抗Ｒ１は、ダイオードＤ２とスイッチ素子Ｑ２のゲート端子間に、直列に接続され、スイッチ素子Ｑ２のゲート電圧Ｖ３の立ち上がり速度を調整可能とする。
さらに、抵抗Ｒ１は、スイッチ素子Ｑ２から電荷を放電する際に、放電ループのインピーダンスを高める電流制限抵抗の役割も果たす。これにより、ドライブ回路１の共振レベルが抑制される。
【００２０】
スイッチ素子Ｑ１は、後述するように、スイッチ素子Ｑ２を高速にオフ状態とさせるためにドライブ回路１を制御する制御用トランジスタであり、たとえば、図１に示すように、ＰＮＰ型トランジスタにより構成される。
図１に示すように、スイッチ素子Ｑ１のベース端子は、コンデンサＣ１および抵抗Ｒ２を介してトランスＴ１の二次側巻線に接続され、エミッタ端子は、ダイオードＤ２を介してトランスＴ１の二次側巻線に接続され、コレクタ端子は、ダイオードＤ１を介して基準電位に接続されている。
なお、本実施形態に係るドライブ回路１では、スイッチ素子Ｑ１として、オン状態時に発生するピーク電流を低減させ、自由振動のレベルを抑制する観点から、ＦＥＴではなく、バイポーラ型トランジスタを適用する。
【００２１】
コンデンサＣ１および抵抗Ｒ２は、トランスＴ１の二次側巻線とスイッチ素子Ｑ１のベース端子との間に接続され、図１に示すように、互いに並列に接続される。
コンデンサＣ１は、いわゆるスピードアップコンデンサであり、トランスＴ１の二次側電圧Ｖ１が急峻に立ち上がり／立ち下がりする際に、抵抗Ｒ２をバイパスして、急速にスイッチ素子Ｑ１をオフ／オン状態とするためのコンデンサである。
【００２２】
スイッチ素子Ｑ２は、端子ｃおよび端子ｄにより形成される出力端子（出力電圧：ＶＯＵＴ）に接続される負荷（図示しない）を駆動するためのスイッチ素子であり、ＭＯＳ−ＦＥＴ等の電圧駆動型のパワースイッチング素子により構成される。
スイッチ素子Ｑ２のゲート端子は、ダイオードＤ２および抵抗Ｒ１を介してトランスＴ１の二次側巻線に接続されており、スイッチ素子Ｑ２は、トランスＴ１を介し、入力電圧ＶＩＮにより制御される。
スイッチ素子Ｑ２のドレイン端子およびソース端子は、それぞれ出力端子を形成する端子ｃおよび端子ｄに接続され、スイッチ素子Ｑ２は、図示しない負荷を駆動する。
【００２３】
なお、以下の説明では、スイッチ素子Ｑ２のゲート端子に存在するゲート容量をＧｉｓｓと称する。
また、スイッチ素子Ｑ２は、ＩＧＢＴ等の他の電圧駆動型スイッチ素子により構成されていても同様の作用を奏することは言うまでもない。
【００２４】
次に、ドライブ回路１の動作について、図１および図２に関連付けて述べる。
図２は、第１の実施形態に係るドライブ回路の動作を説明するためのタイミングチャートであり、（ａ）は、トランスＴ１の二次側電圧Ｖ１を、（ｂ）は、スイッチ素子Ｑ１のコレクタ電圧Ｖ２を、（ｃ）は、スイッチ素子Ｑ２のゲート端子に印加される電圧（ゲート電圧）Ｖ３を、それぞれ示す。
以下、図２に示すタイミングの順に沿って、ドライブ回路１の動作を述べる。
【００２５】
時刻ｔ０〜ｔ１：
図２に示すように、パルス信号である入力信号ＶＩＮに正の電圧が立ち上がると、順方向に接続されたダイオードＤ１と抵抗Ｒ１を介して、スイッチ素子Ｑ２のゲート容量Ｇｉｓｓを充電するとともに、加速コンデンサＣ１によって、時刻ｔ０以前はオン状態であったスイッチ素子Ｑ１を急速にオフ状態とする。
その際、スイッチ素子Ｑ２のゲート容量Ｇｉｓｓが充電されるときの時定数は、抵抗Ｒ１とゲート容量Ｇｉｓｓにより決定される（τ＝Ｇｉｓｓ×Ｒ１）。したがって、図２（ｃ）に示すように、スイッチ素子Ｑ２のゲート電圧Ｖ３は、上記時定数τをもって、なだらかに立ち上がることになる。
【００２６】
ここで、抵抗Ｒ１の値を調整することにより、ゲート電圧Ｖ３の立ち上がり時間を容易に調整することが可能である。
特に、ＺＶＳ(Zero Volt Switching) のように、いわゆるソフトスイッチングを行う場合には、必要となるドライブ電圧の立ち上がり時間が長いので、ゲート容量Ｇｉｓｓを充電する際のピーク電流に伴うノイズが発生しにくくなる。
【００２７】
時刻ｔ１〜ｔ２：
時刻ｔ１に、入力信号ＶＩＮは正のハイレベル（Ｈレベル）に達し、以後、時刻ｔ２まで信号レベルに変化がない。したがって、図２（ｃ）に示すように、スイッチ素子Ｑ２のゲート電圧Ｖ３もＨレベルを維持する。
ここで、スイッチ素子Ｑ２のゲート電圧Ｖ３がＨレベルを維持する間、抵抗Ｒ１には、ほとんど電流が流れないので、ドライブ回路１の電力消費は非常に少ないものとなる。
なお、スイッチ素子Ｑ１のコレクタ電圧Ｖ２は、コレクタ電流により発生するダイオードＤ１の順方向電圧ＶＦに等しくなっている。
【００２８】
時刻ｔ２〜ｔ３：
次に、図２（ａ）に示すように、入力信号ＶＩＮが正のＨレベルから０Ｖへ低下するにつれて、スイッチ素子Ｑ２のゲート容量Ｇｉｓｓに蓄えられていた電荷（ゲート電荷）が放電される。
そして、コンデンサＣ１により加速効果により、スイッチ素子Ｑ１のベース端子には、電圧Ｖ３と電圧Ｖ１の差分電圧（Ｖ３−Ｖ１）が供給されて、スイッチ素子Ｑ１を急速にオン状態とする。
【００２９】
その際、入力信号ＶＩＮが十分に低くなり、ダイオードＤ２に印加される電圧がダイオードＤ２の順方向電圧ＶＦ以下になると、ダイオードＤ２の導通状態が遮断され、スイッチ素子Ｑ２のゲート電荷は、その一部分がスイッチ素子Ｑ１のベース端子を経由してトランスＴ１まで戻るのに対して、残りの大部分の電荷は、抵抗Ｒ１→スイッチ素子Ｑ１→ダイオードＤ１により形成されるループ（放電ループ）により放電される。
【００３０】
時刻ｔ３〜ｔ４：
時刻ｔ３に０Ｖに達した入力信号ＶＩＮは、短時間の間、時刻ｔ４まで０Ｖに固定される。ゲート電圧Ｖ３は、ダイオードＤ２のＶＦになる。
その際、スイッチ素子Ｑ２はオフ状態のまま維持されるので、トランスＴ１のインダクタ成分に起因するドライブ回路１の自由振動は、発生しにくいものとなる。
【００３１】
時刻ｔ４〜ｔ５：
時刻ｔ４以降、入力信号ＶＩＮは負電圧に反転する。
入力電圧ＶＩＮが０Ｖから低下するにつれて、再びスイッチ素子Ｑ１をオン状態とする。
その際、ダイオードＤ１には逆方向に電圧が印加される結果、ダイオードＤ１には電流が流れずに、ゲート容量Ｇｉｓｓ→抵抗Ｒ１→スイッチ素子Ｑ１のエミッタ端子→スイッチ素子Ｑ１のベース端子→抵抗Ｒ２，コンデンサＣ１→トランスＴ１→スイッチ素子Ｑ２のソース端子により形成されるループに沿って電流が流れ、スイッチ素子Ｑ２のゲート端子に逆バイアス電圧が印加される。
スイッチ素子Ｑ２に印加される逆バイアス電圧は、入力電圧ＶＩＮから、ゲート容量Ｇｉｓｓ，抵抗Ｒ１，Ｒ２，コンデンサＣ１，トランスＴ１のインダクタ成分により算出される合計のインピーダンスのうち、ゲート容量Ｇｉｓｓのみを分圧したものとなるため、それほど大きな逆バイアス電圧とはならない。
【００３２】
その際、スイッチ素子Ｑ１のベース電流は、非常に微小なものであるため、トランスＴ１により消費される電力も小さく、また、上述した合計のインピーダンスは大きなものとなるので、ＬＣ共振が発生しにくいものとなる。
たとえば、スイッチ素子Ｑ１の電流増幅率βを１００とすれば、スイッチ素子Ｑ１のベース端子を流れる電流は、抵抗Ｒ１を流れる電流の１／１００に過ぎない。
【００３３】
時刻ｔ５〜ｔ６：
時刻ｔ５から時刻ｔ６にかけて、入力信号ＶＩＮは、マイナス側に反転した状態で維持されており、その結果、スイッチ素子Ｑ２のゲート電圧も逆バイアスが与えられたまま維持している。
時刻ｔ４から時刻ｔ５にかけて、ゲート容量Ｇｉｓｓ→抵抗Ｒ１→スイッチ素子Ｑ１のエミッタ端子→スイッチ素子Ｑ１のベース端子→抵抗Ｒ２，コンデンサＣ１に流れる電流により、コンデンサＣ１の充電がすでに終了しているので、図２（ｃ）に示すように、逆バイアス電圧の値に大きな変化はない。したがって、トランスＴ１による電力消費もなく、かつ、スイッチ素子Ｑ２は、印加された逆バイアスにより安定的にオフ状態を維持する結果、スイッチ素子Ｑ２が誤動作してオン状態となることはない。
【００３４】
時刻ｔ６〜ｔ７：
図２（ａ）に示すように、時刻ｔ６から時刻ｔ７にかけて、トランスＴ１の二次側電圧Ｖ１は、負のＨレベル電圧から０Ｖまで急激に上昇する。これにより、トランスＴ１の二次側電圧Ｖ１は、スイッチ素子Ｑ２のゲート電圧Ｖ３よりも高くなるので、時刻ｔ０から時刻ｔ１における動作と同様に、抵抗Ｒ１によりスピードを制限しながらスイッチ素子Ｑ２のゲートを充電し、逆バイアス電圧を解除する。
その際、上述したように、ゲート容量Ｇｉｓｓの分圧分により生ずる逆バイアス電圧は低いため、ゲートを充電する際に生ずるピーク電流およびゲート電圧のオーバーシュートが低いレベルに抑制される。
【００３５】
時刻ｔ７〜ｔ８：
次に、時刻ｔ７から時刻ｔ８にかけて、入力電圧ＶＩＮは、０Ｖに保持される。
これにより、スイッチ素子Ｑ２のゲート電圧Ｖ３は０Ｖとなり、スイッチ素子Ｑ２はオフ状態のままで維持される。上述したように、時刻ｔ７において発生するゲート電圧のオーバーシュートが少ないので、トランスＴ１のインダクタ成分に起因する自由振動は発生しない。
【００３６】
以上説明したように、本実施形態に係るドライブ回路１によれば、トランスＴ１の二次側巻線の出力端とスイッチ素子Ｑ２のゲート端子間に抵抗Ｒ１を接続したので、抵抗Ｒ１の値を調整することにより、ゲート電圧Ｖ３の立ち上がり時間を容易に調整することが可能である。
特に、ＺＶＳ(Zero Volt Switching) のように、いわゆるソフトスイッチングを行う場合には、必要となるドライブ電圧の立ち上がり時間が長いので、ゲート容量Ｇｉｓｓを充電する際のピーク電流に伴うノイズが発生しにくくなる。
【００３７】
また、本実施形態に係るドライブ回路１によれば、負電圧の入力電圧ＶＩＮに対して逆方向電圧が印加される方向で、ダイオードＤ１を、スイッチ素子Ｑ１のコレクタ端子とスイッチ素子Ｑ２の基準電位（ソース電位）間に接続したので、スイッチ素子Ｑ１を介して、抵抗Ｒ１，Ｒ２，コンデンサＣ１およびトランスＴ１に応じた逆バイアス電圧をスイッチ素子Ｑ２に印加させることができる。
その際、スイッチ素子Ｑ１のベース電流は、非常に微小なものであるため、消費電力も小さく、また、共振系のインピーダンスが比較的大きいため、ＬＣ共振のレベルを抑制することができる。
【００３８】
発生する逆バイアス電圧は大きな値とはならないので、その後にスイッチ素子Ｑ２のゲートを充電する際に生ずるピーク電流およびゲート電圧のオーバーシュートを低いレベルに抑制することができ、その結果、トランスＴ１のインダクタ成分に起因する自由振動は発生しない。
【００３９】
第２の実施形態
次に、第２の実施形態に係るドライブ回路１ａについて述べる。
図３は、第２の実施形態に係るドライブ回路１ａの回路図を示す。なお、図３において、図１に示す第１の実施形態に係るドライブ回路１と同一の符号を付している構成要素は共通する。
本実施形態に係るドライブ回路１ａは、前述した第１の実施形態に係るドライブ回路１に対して、スイッチ素子Ｑ２のゲート電圧Ｖ３の立ち下がり時間を短縮させるとともに、消費電力をさらに低減させるものである。
【００４０】
図１および図３から明らかなように、ドライブ回路１ａは、第１の実施形態に係るドライブ回路１と比較して、回路上、スイッチ素子Ｑ２に接続された抵抗Ｒ１と並列にダイオードＤ３を付加した点で相違する。
以下、ダイオードＤ３を付加したことにより、ドライブ回路１と比較した動作上の相違点について述べる。
【００４１】
時刻ｔ０〜ｔ２：
先ず、図２の時刻ｔ０〜ｔ２において、スイッチ素子Ｑ２のゲート容量Ｇｉｓｓを充電する動作を行う際には、ダイオードＤ３は、図３に示すように、トランスＴ１の二次側電圧Ｖ１に対して逆方向に接続されているので、充電は、抵抗Ｒ１を経由してなされるので、第１の実施形態に係るドライブ回路１と動作は同じである。
【００４２】
時刻ｔ２〜ｔ３：
次に、時刻ｔ２から時刻ｔ３にかけて、入力電圧ＶＩＮが正のＨレベル電圧から低下していく際、入力信号ＶＩＮが十分に低くなり、ダイオードＤ２に印加される電圧がダイオードＤ２のＶＦ以下になると、ダイオードＤ２の導通状態が遮断され、スイッチ素子Ｑ２のゲート電荷は、その一部分がスイッチ素子Ｑ１のベース端子を経由してトランスＴ１まで戻るのに対して、残りの大部分の電荷は、ダイオードＤ３→スイッチ素子Ｑ１→ダイオードＤ１を経由して、高速に放電させる。したがって、スイッチ素子Ｑ２を高速にオフ状態とすることが可能となる。
この際、抵抗Ｒ１はダイオードＤ３によりバイパスされ、放電ループ内に時定数を決定する要素である抵抗成分は存在しないので、ゲート電圧の立ち下がり時間は、ほぼゼロとなり、トランスＴ１により消費される電力はほとんどない。
【００４３】
時刻ｔ３〜ｔ４：
時刻ｔ３から時刻ｔ４にかけては、入力電圧ＶＩＮのレベルに変化がなく、第１の実施形態に係るドライブ回路１と動作は同じである。
【００４４】
時刻ｔ４〜ｔ５：
時刻ｔ４になると、入力信号ＶＩＮは、負電圧に反転し、第１の実施形態に係るドライブ回路１と同様に、入力電圧ＶＩＮが０Ｖから低下するにつれて、再びスイッチ素子Ｑ１をオン状態とする。
その際、ゲート容量Ｇｉｓｓ→ダイオードＤ３→スイッチ素子Ｑ１のエミッタ端子→スイッチ素子Ｑ１のベース端子→抵抗Ｒ２，コンデンサＣ１→トランスＴ１→スイッチ素子Ｑ２のソース端子により形成されるループに沿って電流が流れ、スイッチ素子Ｑ２のゲート端子に逆バイアス電圧が印加される。
スイッチ素子Ｑ２に印加される逆バイアス電圧は、入力電圧ＶＩＮから、ゲート容量Ｇｉｓｓ，抵抗Ｒ２，コンデンサＣ１，トランスＴ１のインダクタ成分により算出される合計のインピーダンスのうち、ゲート容量Ｇｉｓｓのみを分圧したものとなり、抵抗Ｒ１が合計のインピーダンスに含まれない分、逆バイアス電圧の値が第１の実施形態と比較して変化するものの、確実に逆バイアス電圧が印加される。
【００４５】
時刻ｔ５〜ｔ６：
時刻ｔ５から時刻ｔ６にかけて、第１の実施形態に係るドライブ回路１と同様に、スイッチ素子Ｑ２のゲート電圧は逆バイアスが与えられた状態で維持している。
コンデンサＣ１の充電がすでに終了しており、安定的に逆バイアス電圧が与えられており、動作は、ダイオードＤ３の付加に関わらず、第１の実施形態に係るドライブ回路１と同様である。
【００４６】
時刻ｔ６〜ｔ７：
時刻ｔ６から時刻ｔ７にかけては、トランスＴ１の二次側電圧Ｖ１は、スイッチ素子Ｑ２のゲート電圧Ｖ３よりも高くなり、抵抗Ｒ１によりスピードを制限しながらスイッチ素子Ｑ２のゲートを充電する時間であるため、入力電圧に逆接されたダイオードＤ３には、電流が流れず、回路動作は、第１の実施形態に係るドライブ回路１と同様である。
その際、ゲート容量Ｇｉｓｓの分圧分により生ずる逆バイアス電圧は低いため、ゲートを充電する際に生ずるピーク電流およびゲート電圧のオーバーシュートが低いレベルに抑制されるのは、第１の実施形態に係るドライブ回路１と同様である。
【００４７】
時刻ｔ７〜ｔ８：
次に、時刻ｔ７から時刻ｔ８にかけて、入力電圧ＶＩＮは、０Ｖに保持されるため、ダイオードＤ３の付加に関わらず、第１の実施形態に係るドライブ回路１と同様に、スイッチ素子Ｑ２はオフ状態のままで維持される。
なお、時刻ｔ７において発生するゲート電圧のオーバーシュートが少ないので、トランスＴ１のインダクタ成分に起因する自由振動は発生しないのは、第１の実施形態に係るドライブ回路１と同様である。
【００４８】
以上説明したように、本実施形態に係るドライブ回路１ａによれば、第１の実施形態に係るドライブ回路１と比較して、スイッチ素子Ｑ２に接続された抵抗Ｒ１と並列にダイオードＤ３を付加したので、スイッチ素子Ｑ２のゲート容量Ｇｉｓｓに蓄えられた電荷を放電する際に、抵抗Ｒ１をバイパスして急速に電荷を引き抜くため、スイッチ素子Ｑ２をより高速にオフ状態とすることができると同時に、スイッチ素子Ｑ２をより高速にオフ状態とするので、ドライブ回路１ａによる消費電力をさらに低減させることができる。
このように、本実施形態に係るドライブ回路１ａは、スイッチ素子を高速動作させる際に非常に有効である。
【００４９】
第３の実施形態
次に、第３の実施形態に係るドライブ回路１ｂについて述べる。
図４は、第３の実施形態に係るドライブ回路１ｂの回路図を示す。なお、図４において、図１に示す第１の実施形態に係るドライブ回路１と同一の符号を付している構成要素は共通する。
図１および図４から明らかなように、本実施形態に係るドライブ回路１ｂは、前述した第１の実施形態に係るドライブ回路１に対して、スイッチ素子Ｑ１のエミッタ端子とベース端子間に抵抗Ｒ３を付加した点で相違する。
【００５０】
一般に、バイポーラ型トランジスタをスイッチとして機能させる場合、高温環境下になるほど遅延時間が長くなるが、図４に示すように、スイッチ素子Ｑのベース〜エミッタ間に抵抗Ｒ３を付加することで、ベース〜エミッタ間のバイアス電圧が安定し、スイッチ素子Ｑ１の動作が改善され、遅延時間を短くさせることができる。
したがって、本実施形態に係るドライブ回路１ｂによれば、高温環境下でも常温の場合と同様に動作し、たとえば、−４０℃〜＋１０５℃のような広範囲の温度環境において使用することができる。
【００５１】
なお、上述した各実施形態に係るドライブ回路は、広く一般に電源装置のドライブ回路として適用させることが可能である。たとえば、トランスの一次側に入力した直流電圧を電圧駆動型スイッチ素子をオン／オフさせることにより、当該トランスに対する印加電圧を断続制御する構成を有する電源装置に好適である。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態に係るドライブ回路１の回路図である。
【図２】第１の実施形態に係るドライブ回路の動作を説明するためのタイミングチャートである。
【図３】本発明の第２の実施形態に係るドライブ回路１ａの回路図である。
【図４】本発明の第３の実施形態に係るドライブ回路１ｂの回路図である。
【符号の説明】
【００５３】
１，１ａ，１ｂ…ドライブ回路、Ｔ１…トランス、Ｄ１，Ｄ２，Ｄ３…ダイオード、Ｒ１，Ｒ２，Ｒ３…抵抗、Ｃ１…コンデンサ、Ｑ１，Ｑ２…スイッチ素子。
【図１】
2005287225.tif 000003
【図２】
2005287225.tif 000004
【図３】
2005287225.tif 000005
【図４】
2005287225.tif 000006