(57)【要約】【課題】２つのＰＣＩバスのいずれにも接続可能であって且つ接続端子数の増加を軽減できるデバイスを提供すること。【解決手段】単機能ＰＣＩデバイス１４，１５と多機能ＰＣＩデバイス１６，１７とをそれぞれ繋げている２つのＰＣＩバスに接続するデバイス１であって、単機能ＰＣＩデバイスからの割り込みを接続するＩＮＴ＿Ａ信号用の端子を専用端子としてＰＣＩバス毎に設け、ＩＮＴ＿Ａ信号用の専用端子以外に、２つのＰＣＩバスのいずれのＰＣＩバスにも接続可能な多機能ＰＣＩデバイス用のＩＮＴ＿Ｂ，Ｃ，Ｄ信号用の端子を、２つのＰＣＩバスに繋がる多機能ＰＣＩデバイスの数よりも少ない端子として前記デバイスに配設する。２つのＰＣＩバスに繋がる単機能と多機能のＰＣＩデバイスの数に対応する入力端子を備えた割り込みコントローラ２４，２５，２６をデバイスに内蔵させる構成とする。【選択図】図１
2005092770.tif 000002
【特許請求の範囲】
【請求項１】
単機能ＰＣＩデバイスと多機能ＰＣＩデバイスとをそれぞれ繋げている２つのＰＣＩバスに接続するデバイスであって、
前記単機能ＰＣＩデバイスからの割り込みを接続するＩＮＴ＿Ａ信号用の端子を専用端子としてＰＣＩバス毎に設け、
前記ＩＮＴ＿Ａ信号用の専用端子以外に、前記２つのＰＣＩバスのいずれのＰＣＩバスにも接続可能な多機能ＰＣＩデバイス用のＩＮＴ＿Ｂ，Ｃ，Ｄ信号用の端子を、前記２つのＰＣＩバスに繋がる多機能ＰＣＩデバイスの数よりも少ない端子として前記デバイスに配設する
ことを特徴とするデバイス。
【請求項２】
請求項１に記載のデバイスにおいて、
前記２つのＰＣＩバスに繋がる単機能と多機能のＰＣＩデバイスの数に対応する入力端子を備えた割り込みコントローラを前記デバイスに内蔵させる
ことを特徴とするデバイス。
【請求項３】
請求項２に記載のデバイスにおいて、
前記多機能ＰＣＩデバイス用の端子に繋がる多機能ＰＣＩデバイスと前記割り込みコントローラの入力端子で特定される多機能ＰＣＩデバイスとの接続一致を設定可能とする
ことを特徴とするデバイス。
【請求項４】
請求項３に記載のデバイスにおいて、
前記接続一致の設定はセレクタ／マスク回路によって実行することを特徴とするデバイス。
【請求項５】
請求項４に記載のデバイスにおいて、
前記セレクタ／マスク回路の設定は、前記デバイスに内蔵するレジスタ制御部からのレジスタ設定値によって可変的に行われる
【請求項６】
請求項１ないし５のいずれか１つの請求項に記載のデバイスをメモリコントローラとして適用した画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのＰＣＩバスに接続するデバイス構成に関し、特に、複数の割り込み信号用端子を備えたデバイスの端子構成と接続設定構成に関する。
【背景技術】
【０００２】
ＣＰＵ、メモリ、複数のＰＣＩデバイスに接続されるデバイスは、多種多様な外部装置に接続可能とするために、デバイス側の接続端子数の増加を招き、この端子数増加によってデバイス全体の寸法が大きくなってしまう。
【０００３】
デバイスの端子数増加を回避する技術として、各種の異なる外部装置との接続に際して、端子切り替えのセレクタを設けるとともに外部装置との接続には共用端子を設けて、セレクタで端子を切り替え、切り替えられた端子を共用端子に接続して外部装置に繋げることによって、接続端子数の削減を図ることが提起されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
多種多様な外部装置に対応するようなデバイスを設計する場合、それぞれの外部装置のインターフェースに対応するため、デバイスの端子数増加は避けられない。特に、ＰＣＩデバイスと接続する場合に、そのインタフェースはバス構造であるため信号線数が多く、しかも、バスに接続できるＰＣＩデバイス数を増やそうとするとポイントツーポイントの信号がデバイスの数分だけ必要となり、自ずと端子数も増加する。
【０００５】
特に、ＰＣＩバスを２チャンネル持ち、そのそれぞれに複数のＰＣＩデバイスを接続できるるようにすると、接続端子の増加が大きく、最終的にはコストの増加に繋がるという課題がある。
【０００６】
本発明の目的は、２つのＰＣＩバスのいずれにも接続可能であって且つ接続端子数の増加を軽減できるデバイスを提供することにある。
【課題を解決するための手段】
【０００７】
前記課題を解決するために、本発明は主として次のような構成を採用する。  
単機能ＰＣＩデバイスと多機能ＰＣＩデバイスとをそれぞれ繋げている２つのＰＣＩバスに接続するデバイスであって、前記単機能ＰＣＩデバイスからの割り込みを接続するＩＮＴ＿Ａ信号用の端子を専用端子としてＰＣＩバス毎に設け、前記ＩＮＴ＿Ａ信号用の専用端子以外に、前記２つのＰＣＩバスのいずれのＰＣＩバスにも接続可能な多機能ＰＣＩデバイス用のＩＮＴ＿Ｂ，Ｃ，Ｄ信号用の端子を、前記２つのＰＣＩバスに繋がる多機能ＰＣＩデバイスの数よりも少ない端子として前記デバイスに配設する構成とする。
【０００８】
また、前記デバイスにおいて、前記２つのＰＣＩバスに繋がる単機能と多機能のＰＣＩデバイスの数に対応する入力端子を備えた割り込みコントローラを前記デバイスに内蔵させる構成とする。
【０００９】
また、前記多機能ＰＣＩデバイス用の端子に繋がる多機能ＰＣＩデバイスと前記割り込みコントローラの入力端子で特定される多機能ＰＣＩデバイスとの接続一致を設定可能とするデバイスにおいて、前記接続一致の設定はセレクタ／マスク回路によって実行する構成とする。
【発明の効果】
【００１０】
本発明によれば、２つのＰＣＩバスのいずれにも接続可能なデバイスにおいて、割り込み信号の接続端子数及び／又はその端子配置を替えることなく、いずれのＰＣＩバスからのＰＣＩデバイスからの割り込みにも対応することができる。この際、端子数は必要最低限度に制限することができ、ＡＳＩＣからなるデバイスの寸法を小さくすることができる。
【００１１】
また、２つある内のどちらのＰＣＩバスに対しても、単機能ＰＣＩデバイス専用の割込み信号を設けることによって、設定を簡単にすることができる。さらに、２つあるＰＣＩのどちらにも接続可能な複数の汎用的な割込み信号を設けることによって、端子数を削減することができ、コストを安くすることができる。
【００１２】
また、複数の汎用的な割込み信号それぞれに対して、個別にＰＳＩバスのＰＣＩ１又はＰＣＩ２どちらに接続するかを設定可能とすることによって、ボード上の拡張スロットの場所や、ボードパターンレイアウトを鑑みてどちらに接続するかを決定することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施形態に係るＰＣＩバス接続のデバイスについて、図１〜図６を参照しながら以下詳細に説明する。図１は本発明の実施形態に係るＰＣＩバス接続のデバイスにおける内部構成と外部接続構成の一例を示す図であり、図２は本実施形態に係るＰＣＩバス接続のデバイスにおける内部構成と外部接続構成の他例を示す図である。図３は本実施形態に係るデバイス内のセレクタ／マスク回路の外部接続を示す図であり、図４はセレクタ／マスク回路におけるレジスタ設定値と外部端子と内部信号の接続関係を示す図である。図５は１つのＰＣＩバスに接続されたデバイスにおける内部構成と外部接続構成の従来例を示す図であり、図６は２つのＰＣＩバスに接続されたデバイスにおける内部構成と外部接続構成の想定例を示す図である。
【００１４】
まず、本発明の実施形態に係るＰＣＩバス接続のデバイスにおける内部構成と外部接続構成の背景技術について説明する。図５にＰＣＩバスが１つで、割込みコントローラ（ＩＮＴＣ）５を内蔵するデバイスの構成例を示す。
【００１５】
図５において、１はデバイスであり、デバイス１は、ＰＣＩに関連する回路ブロック２と、割込みコントローラ５と、ＣＰＵ８とＰＣＩイニシエータブロック３をインターフェースするイニシエータインターフェースブロック１０と、メモリ９とＰＣＩターゲットブロック４をインターフェースするターゲットインターフェースブロック１１と、から構成される。ＰＣＩ回路ブロック２には、ＰＣＩイニシエータ動作に関連するブロック３と、ＰＣＩターゲットに関連するブロック４が含まれる。
【００１６】
デバイス１の外部に接続されるものとしては、オンボードに搭載されるＰＣＩデバイスＡ（６Ａ）、拡張スロットなどを介して接続可能なＰＣＩデバイスＢ〜Ｅ（６Ａ〜６Ｅ）がある。ＰＣＩバスはバス接続であるが、各ＰＣＩデバイスからの割込み線は、単機能ＰＣＩデバイスであれば１本でＩＮＴ＿Ａを使用し、多機能ＰＣＩデバイスであれば複数本で、ＩＮＴ＿Ａから最大でＩＮＴ＿Ｄまでの４本を使用することができる（図５のＰＣＩデバイスＥを参照）。それぞれのＰＣＩデバイスからの割込み信号は、同じもの同士、つまりＩＮＴ＿Ａ同士、ＩＮＴ＿Ｂ同士がボード上でワイアードＯＲされる。図５では、６ａと６ｂは単機能ＰＣＩデバイスで、６ｃから６ｅは多機能ＰＣＩデバイスである場合の例で、７ａから７ｅのように接続され、デバイス１にＩＮＴ＿Ａ〜ＩＮＴ＿Ｄとして接続される。
【００１７】
その他に、デバイス１の外部に接続されるものとしては、８のＣＰＵ、９のメモリがある。図５に示す構成の動作としては、ＣＰＵ８からイニシエータインタフェース１０、イニシエータ３を介してＰＣＩデバイスＡ（６ａ）に設定を行うイニシエータ動作や、ＰＣＩデバイスＢ（６ｂ）がＰＣＩイニシエータとなりターゲット４、ターゲットインタフェース１１を介してメモリ９へデータを読み書きする動作などが挙げられる。また、図１に示す各構成の適用具体例としては、ＰＣＩデバイスＡ〜Ｅはネットワークコントローラ、ＵＳＢコントローラ、ＲＳ２３２Ｃコントローラ等が挙げられ、デバイス１は画像形成装置のメモリコントローラ等が挙げられる。
【００１８】
次に、図６にＰＣＩバスを２つ（以下、ＰＣＩ１とＰＣＩ２）備えるデバイス１の例を示す。この場合、符号１２と１３で示す２つのＰＣＩ回路ブロックが必要となる。符号１４と１５はオンボードに搭載されるＰＣＩデバイス１Ａと２Ａで、その他に拡張スロットに接続されるＰＣＩデバイスは、１６ａから１６ｄ、及び１７ａから１７ｄがある。このように、ＰＣＩバスが２つで、そのどちらにどういったＰＣＩデバイスを接続するかが未定な場合、ＰＣＩ１に割込み用の信号端子を４本、ＰＣＩ２に割込み用の信号端子を４本、合計８本の端子を用意する必要がある。即ち、図６に示す図示例で云えば、デバイス１の割り込みコントローラへの接続端子として、左側に、ＩＮＴ＿Ａ、ＩＮＴ＿Ｂ、ＩＮＴ＿Ｃ、ＩＮＴ＿Ｄ、の４端子、右側に、ＩＮＴ＿Ａ、ＩＮＴ＿Ｂ、ＩＮＴ＿Ｃ、ＩＮＴ＿Ｄ、の４端子が必要であり、合計８本の端子を必要とする。
【００１９】
ところが、実際には全てが単機能ＰＣＩデバイスであったり、多機能ＰＣＩデバイスの場合でも４本もの割込み信号を使うようなデバイスは稀であり、その結果、割込み信号線が無駄に存在することも有り得る。図示の構成例で云えば、左側のＩＮＴ＿Ｄ、の１端子、右側のＩＮＴ＿Ｃ、ＩＮＴ＿Ｄの２端子が不使用であり、合計３端子が無駄となっている。
【００２０】
そこで、図６に示す構成における無駄の端子を省き且つその機能は十全に果たせる構成が本発明の実施形態に係るＰＣＩバス接続のデバイスであり、そのデバイス及びその接続構成を図１に示す。
【００２１】
本実施形態の構成上の特徴としては、セレクタ／マスク回路２０ａがデバイス１に内蔵されていて、ＰＣＩデバイスからのＩＮＴ＿ＢからＩＮＴ＿Ｄ信号はこの回路を介して内部の割込みコントローラ２０ａに接続されている。また、単機能ＰＣＩデバイスのＩＮＴ＿Ａに関しては、符号２１と２２に示すようにＰＣＩ１とＰＣＩ２に専用でＩＮＴ１＿Ａ、ＩＮＴ２＿Ａを設けている。これらとは別に、汎用的にどのＰＣＩデバイスにでも接続可能な割り込み信号の端子としては、符号２３で示すＩＮＴ＿ＢＣＤ１〜ＩＮＴ＿ＢＣＤ３を設けている。ここで、ＩＮＴ＿ＢＣＤというのは、ＩＮＴ＿Ｂ、ＩＮＴ＿Ｃ、ＩＮＴ＿Ｄのいずれの割り込み信号にも対応できるものである。
【００２２】
セレクタ／マスク回路２０ａは、入力されるＩＮＴ＿ＢＣＤ１〜ＩＮＴ＿ＢＣＤ３の信号を後述するＩＮＴＣ１又はＩＮＴＣ２のいずれの６つの入力端子に接続するかの選択を行う機能と、前記６つの入力端子のいずれかには入力しないように端子をころす（マスク）機能とを備えている。
【００２３】
ＣＰＵは、割込みがＰＣＩ１かＰＣＩ２のどちらかのＰＣＩから発生した場合に、最終的にＰＣＩデバイスへ割り込みステータスを読みに行く動作を行うが、ＰＣＩ１、ＰＣＩ２のどちらのＰＣＩデバイスか判断する必要があるので、割込みコントローラ２０ａは、ＰＣＩ１用にＩＮＴＣ１（２４）、ＰＣＩ２用にＩＮＴＣ２（２５）をそれぞれ設け、ＩＮＴＣ１（２４）かＩＮＴＣ２（２５）かのいずれかからくる信号を符号２６に示す中央割込みコントローラ２６に入力する。
【００２４】
中央割り込みコントローラ２６は図示しないＣＰＵへの外部割込み端子と接続されている。ＣＰＵは、割込みを検知すると、まず中央割り込みコントローラ２６のレジスタを読み、ＩＮＴＣ１（２４）かＩＮＴＣ２（２５）のどちらから割込みが来たかを判断し、例えばＩＮＴＣ１（２４）からであれば、その後、ＩＮＴＣ１（２４）のレジスタを読み、ＩＮＴ１Ａ〜ＩＮＴ１Ｄのどれから割込みが来たかを判断し、最終的にＰＣＩデバイスアクセスを行いＰＣＩデバイスのステータスレジスタを読みに行く。
【００２５】
他に図示しないレジスタ制御回路があり（ＣＰＵとイニシエータＩ／Ｆとを結ぶ接続線からの分岐点とセレクタ／マスク回路との間に介在させる）、これによってセレクタ／マスク回路２０ａへはレジスタ設定値が接続されている。図１に示す例では、ＰＣＩ１に接続されるＰＣＩデバイスは割り込みを３つ使用するので、ＩＮＴ＿ＢＣＤ１をＰＣＩ１デバイスのＩＮＴＢに（ＩＮＴＣ１の入力端子ＩＮＴ１＿Ｂに対応している）、ＩＮＴ＿ＢＣＤ２をＰＣＩ１デバイスのＩＮＴＣに、それぞれ接続している。一方、ＰＣＩ２は割込みを２つ使用するので、ＩＮＴ＿ＢＣＤ３をＰＣＩ２デバイスのＩＮＴＢ（ＩＮＴＣ２の入力端子ＩＮＴ２＿Ｂに対応している）に接続している。内部側も外部と対応してそれぞれのＩＮＴＣに振り分けられる。仮想的にセレクタ／マスク回路２０ａの点線に示すような接続形態となっている。
【００２６】
ここで、本発明の実施形態に係るＰＣＩバス接続のデバイスの特徴を再度説明すると、具体的な例として、デバイス１は、ネットワークコントローラ、ＵＳＢコントローラ、ＲＳ２３２Ｃコントローラ等のＰＣＩデバイスに接続され、且つＣＰＵによって制御される、印刷機器や画像形成装置のメモリコントローラ等に適用される回路構成であって、デバイス１はそれぞれのＰＣＩデバイスから複数の割り込み信号を印加されるものであり、デバイス１の内部の回路構成は集積回路化されてＡＳＩＣとなっている。ＡＳＩＣであるデバイス１においては、縦横サイズの小型化が求められ、一方で、ＡＳＩＣのサイズはＡＳＩＣの周辺外縁部に配列される端子の個数次第で決まることが多い（内部の回路構成は、極度の集積化のためこれがＡＳＩＣ全体サイズに占める割合は小となってきている）。
【００２７】
このような状況において、ＡＳＩＣからなるデバイス１は、外部との接続をなすための端子数をできるだけ少なくすることが求められる。図３に示す本実施形態によれば、図６に示す外部端子の無駄な個数を削減することができて且つ同一の機能を奏させることができるものである。同一機能達成のために図１の構成例ではセレクタ／マスク回路を必要とするが、このような回路構成は回路集積化で吸収することができＡＳＩＣ全体サイズに影響を与えない。
【００２８】
次に、図２に他の接続形態例を示す。この場合、ＰＣＩ１のＰＣＩデバイスは４つの割込みを使用するので、ＩＮＴ＿ＢＣＤ１〜ＩＮＴ＿ＢＣＤ３にＰＣＩ１デバイスのＩＮＴＢ〜ＩＮＴＤを接続する。ＰＣＩ２のＰＣＩデバイスは、１つしか割り込みを使用しないので、単機能専用のＩＮＴ２＿Ａだけを使用する。内部側もＩＮＴＣ１だけが外部と接続され、ＩＮＴＣ２には何も接続されず非アクティブな状態になるようになっている（いわゆる、マスクされている）。仮想的にセレクタ／マスク回路２０ｂの点線に示すような接続形態となっている。
【００２９】
図１の接続形態例から図２の接続形態例への変更は、ボード上の配線を変更し、レジスタ設定値を変更することによって可能である（詳細は図４の説明で述べるが、図４に示すレジスタ設定値の０〜５のいずれかを設定する）。
【００３０】
次に、図３にセレクタ／マスク回路２０の実施例を示す。２３が汎用的にどちらのＰＣＩバスにも接続可能な外部端子で、２７がレジスタ制御部から入力されてくるレジスタ設定値である。例えばＲ＿ＩＮＴ＿ＢＣＤ１は３ｂｉｔのレジスタ値で、２３のＩＮＴ＿ＢＣＤ１を内部のＩＮＴ１＿Ｂ〜ＩＮＴ２＿Ｄのどれに接続するかの設定情報である。Ｒ＿ＩＮＴ＿ＢＣＤ２、Ｒ＿ＩＮＴ＿ＢＣＤ３に関しても同様である。換言すると、上述したレジスタ制御部からのレジスタ設定値２７によって、セレクタ／マスク回路２０の例えば３つの入力端子ＩＮＴ＿ＢＣＤ１〜ＩＮＴ＿ＢＣＤ３がＩＮＴＣ１とＩＮＴＣ２の６つの入力端子ＩＮＴ１＿Ｂ〜ＩＮＴ２＿Ｄのいずれの端子に接続されるかを設定しているのである。
【００３１】
次に、図４にレジスタ設定値と外部端子と内部信号の接続を示す。この場合注意することとして、Ｒ＿ＩＮＴ＿ＢＣＤ１からＲ＿ＩＮＴ＿ＢＣＤ３は同じ値（０から５のいずれかの値）に設定しないことがあげられる。これはハードウェアに仕組みを入れるか、ソフトウェアで回避する２つの方法が考えられる。図４において、図３を参照しながら説明すると、レジスタ設定値２７の例えばＲ＿ＩＮＴ＿ＢＣＤ２の設定値を「１」に設定すると、その外部端子ＩＮＴ＿ＢＣＤ２（デバイス１における外部接続の端子であるので外部端子と称するが、セレクタ／マスク回路からみればその入力端子でもある）はＩＮＴＣ１のＩＮＴ１＿Ｃに接続されることとなる。
【００３２】
Ｒ＿ＩＮＴ＿ＢＣＤ１〜Ｒ＿ＩＮＴ＿ＢＣＤ３の設定であるが、外部端子によって決定することも出来るが、それだと外部端子を削減する意図に反するのであまり有用ではない。やはりソフトウェアで行うのが有用である。通常ＰＣＩバスを持つデバイスでは、ＰＣＩバスを使用する前にＰＣＩのコンフィグレーションを行う。これはソフトウェアによって行うので、ＰＣＩのコンフィグレーションを行う前に、Ｒ＿ＩＮＴ＿ＢＣＤ１〜Ｒ＿ＩＮＴ＿ＢＣＤ３の設定を行い、仮想的な接続を完了させておけばよい。この設定値は動的に変更する必要はない。
【００３３】
以上のように、図２に示すデバイス１の構成例は、２つのＰＣＩバスに接続されるＰＣＩデバイスの割り込み信号について、図１の構成例と異なるが、同一のＩＮＴ＿ＢＣＤの接続端子構成（デバイス１のＡＳＩＣが同一構造である）でありながら、レジスタ制御部からの設定値を変えることによって異なる割り込み信号にも対応できるものである。即ち、同一チップ（同一ＡＳＩＣ）であっても図１と図２のように異なる割り込みに対処できる。
【００３４】
尚、以上の説明では、ＰＣＩデバイス数をそれぞれ５つとして説明したが、５つ以外の場合であっても同様の方法で実現可能である。また、図１と図２では割り込みコントローラをＩＮＴＣ１とＩＮＴＣ２に分ける構成例を示したが、これに限らず、ＩＮＴＣＣも含めて１つのＩＮＴＣ（インターラプトコントローラ）とする構成例でも良く、この場合にはＩＮＴＣがいずれのＰＣＩバスからの割り込みかを認識する機能を有するものである。また、デバイス１が２つのＰＣＩバスと接続する構成を例示したが、これに限らず、２つのＰＣＩバスを内部に含むデバイスであっても良い。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態に係るＰＣＩバス接続のデバイスにおける内部構成と外部接続構成の一例を示す図である。
【図２】本実施形態に係るＰＣＩバス接続のデバイスにおける内部構成と外部接続構成の他例を示す図である。
【図３】本実施形態に係るデバイス内のセレクタ／マスク回路の外部接続を示す図である。
【図４】セレクタ／マスク回路におけるレジスタ設定値と外部端子と内部信号の接続関係を示す図である。
【図５】１つのＰＣＩバスに接続されたデバイスにおける内部構成と外部接続構成の従来例を示す図である。
【図６】２つのＰＣＩバスに接続されたデバイスにおける内部構成と外部接続構成の想定例を示す図である。
【符号の説明】
【００３６】
１  デバイス
２  ＰＣＩ回路ブロック
３  ＰＣＩイニシエータブロック
４  ＰＣＩターゲットブロック
５  割り込みコントローラ（ＩＮＴＣ）
６  ＰＣＩデバイス
８  ＣＰＵ
９  メモリ
１０  イニシエータＩ／Ｆ
１１  ターゲットＩ／Ｆ
１２  ＰＣＩＡ回路ブロック
１３  ＰＣＩＢ回路ブロック
１４  ＰＣＩデバイス１Ａ
１５  ＰＣＩデバイス２Ａ
１６  ＰＣＩデバイス１Ｂ〜１Ｅ
１７  ＰＣＩデバイス２Ｂ〜２Ｅ
２０ａ，２０ｂ  セレクタ／マスク回路
２４  ＩＮＴＣ１
２５  ＩＮＴＣ２
２６  ＩＮＴＣＣ
【図１】
2005092770.tif 000003
【図２】
2005092770.tif 000004
【図３】
2005092770.tif 000005
【図４】
2005092770.tif 000006
【図５】
2005092770.tif 000007
【図６】
2005092770.tif 000008