(57)【要約】【課題】  本発明は、力率改善時の昇圧率が大きくならず、変換効率を改善することができるスイッチング電源装置を提供することにある。【解決手段】  コンダクタンスアンプ２３から出力される誤差電圧Ｖgoが大きくなり基準電圧Ｖref2を超えた場合、コンパレータ５９からハイレベルの切替信号がＦＥＴ５７に出力されてＦＥＴ５７がオンし、抵抗５６をバイパスするので、コンダクタンスアンプ２３に入力される基準電圧Ｖref1は、基準電圧Ｖref1-1からＶref1-2に切り替わり小さくなるために出力電圧Ｖout は低い値に調整される。【選択図】  図２
2005287249.tif 000002
【特許請求の範囲】
【請求項１】
入力される交流電圧をスイッチング素子によりオンオフ制御して交流電圧よりも高い直流電圧に変換して出力電圧を供給するスイッチング電源装置であって、
前記出力電圧と第１の基準電圧との差からなる誤差電圧を生成する誤差増幅回路と、
前記誤差電圧を入力してスイッチング素子のオン時間を決定するオン時間決定回路を備え、
オン時間決定値に達したときに前記スイッチング素子をオフするように制御して前記出力電圧を安定化する制御回路と、
前記制御回路により生成される誤差電圧を第２の基準電圧と比較して誤差電圧の方が大きいときに切替信号を出力する誤差電圧比較回路と、
前記誤差電圧比較回路からの切替信号に応じて第１の基準電圧よりも低い別の基準電圧に切り替えて前記制御回路に出力する基準電圧切替回路とを備えることを特徴とするスイッチング電源装置。
【請求項２】
前記誤差電圧比較回路は、
前記第２の基準電圧にヒステリシス特性を有することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記制御回路と前記誤差電圧比較回路との間に、
前記制御回路により生成される誤差電圧を遅延するフィルタを備えたことを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
入力される交流電圧をスイッチング素子によりオンオフ制御して交流電圧よりも高い直流電圧に変換して出力電圧を供給するスイッチング電源装置であって、
前記出力電圧と第１の基準電圧との差からなる誤差電圧を生成する誤差増幅回路と、
前記誤差電圧を入力してスイッチング素子のオン時間を決定するオン時間決定回路を備え、
オン時間決定値に達したときに前記スイッチング素子をオフするように制御して前記出力電圧を安定化する制御回路と、
前記制御回路により生成される誤差電圧に応じて変化する電圧／インピーダンス変換回路と、
前記電圧／インピーダンス変換回路から生成された抵抗値により誤差電圧が大きくなるほど低くなる第１の基準電圧を生成する基準電圧生成回路とを備えることを特徴とするスイッチング電源装置。
【請求項５】
前記制御回路と前記電圧／インピーダンス変換回路との間に、
前記制御回路により生成される誤差電圧を遅延するフィルタを備えたことを特徴とする請求項４記載のスイッチング電源装置。
【請求項６】
前記オン時間決定回路は、
定電流が供給されるコンデンサの充電電圧が前記誤差電圧よりも大きくなった場合にオン時間決定信号を出力するとともに、前記スイッチング素子をオンするまで該コンデンサの電荷を放電することを特徴とする請求項１又は請求項４記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器などに使用されるスイッチング電源、特に、力率改善機能を有し、変換効率の向上を図ることができるスイッチング電源に関する。
【背景技術】
【０００２】
力率改善コンバータを有したスイッチング電源装置は、ＡＣアダプタ、ＯＡ機器、民生機器などの電子機器に利用するため、高調波電流規制（ＩＥＣ／ＥＮ６  １０００−３−２）、家電・汎用品を対象とした高調波抑制ガイドラインに適応されている。また、近年、電子機器の小型化、省エネルギー化などの対策として、スイッチング電源装置の高効率化が要望されている。
【０００３】
図１０に示すスイッチング電源装置は、上述した高調波電流規制に準拠した昇圧チョッパ回路の一例である。
【０００４】
力率改善コンバータは、ダイオードブリッジを用いた整流回路２、制御回路８によりオンオフ制御されるスイッチング素子４、昇圧用リアクトル３などから構成されている。この昇圧チョッパ回路は、昇圧用リアクトル３のピーク電流を入力電圧に追従させながら、かつ出力電圧が一定となるようにスイッチング素子４をオンオフ制御してスイッチング動作をさせることにより上述した高調波電流規制に準拠するようにしている。
【０００５】
なお、このような従来のスイッチング電源装置としては、特許文献１に報告されている。
【特許文献１】特開平０６−２３３５２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このような昇圧チョッパ回路は、一般に、力率改善動作をさせるために、昇圧チョッパ回路の出力電圧が、入力される交流電圧の最大値（√２倍）に対して、
出力電圧Ｖout≧  交流入力電圧Ｖin×√２          （１）
になるように昇圧チョッパ回路を昇圧動作させている。このため、入力される交流電圧Ｖinが高くなるほど出力電圧を高電圧に昇圧させる必要がある。
【０００７】
特に、入力される交流電圧が９０Ｖac〜２６５Ｖacの範囲に渡る場合、この昇圧チョッパ回路の出力電圧は、入力される交流電圧が最大値になったときでも力率改善動作を行えるような値（最大交流入力電圧×√２）となり、例えば３７０Ｖdc〜４００Ｖdcとする必要があった。
【０００８】
このため、入力される交流電圧が例えば９０Ｖacと低い場合、力率改善動作により昇圧チョッパ回路で３７０Ｖdc〜４００Ｖdcまで昇圧する必要があるため昇圧比が大きくなる。この結果、昇圧比が大きくなるほど昇圧チョッパ回路のスイッチング素子の損失が大きくなり、昇圧チョッパ回路の電力変換率が低下するといった問題があった。
【０００９】
そこで、１００Ｖ系のような低レンジの交流電源Ｖinに対しては、出力電圧Ｖoutが２３０Ｖdc〜２５０Ｖdc間で任意の電圧になるように定電圧制御できるような回路構成の実現が切望されていた。
【００１０】
本発明は、力率改善時の昇圧率が大きくならず、変換効率を改善することができるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１１】
請求項１記載の発明は、上記課題を解決するため、入力される交流電圧をスイッチング素子によりオンオフ制御して交流電圧よりも高い直流電圧に変換して出力電圧を供給するスイッチング電源装置であって、前記出力電圧と第１の基準電圧との差からなる誤差電圧を生成する誤差増幅回路と、前記誤差電圧を入力してスイッチング素子のオン時間を決定するオン時間決定回路を備え、オン時間決定値に達したときに前記スイッチング素子をオフするように制御して前記出力電圧を安定化する制御回路と、前記制御回路により生成される誤差電圧を第２の基準電圧と比較して誤差電圧の方が大きいときに切替信号を出力する誤差電圧比較回路と、前記誤差電圧比較回路からの切替信号に応じて第１の基準電圧よりも低い別の基準電圧に切り替えて前記制御回路に出力する基準電圧切替回路とを備えることを要旨とする。
【００１２】
請求項２記載の発明は、上記課題を解決するため、前記誤差電圧比較回路は、前記第２の基準電圧にヒステリシス特性を有することを要旨とする。
【００１３】
請求項３記載の発明は、上記課題を解決するため、前記制御回路と前記誤差電圧比較回路との間に、前記制御回路により生成される誤差電圧を遅延するフィルタを備えたことを要旨とする。
【００１４】
請求項４記載の発明は、上記課題を解決するため、入力される交流電圧をスイッチング素子によりオンオフ制御して交流電圧よりも高い直流電圧に変換して出力電圧を供給するスイッチング電源装置であって、前記出力電圧と第１の基準電圧との差からなる誤差電圧を生成し、前記出力電圧と第１の基準電圧との差からなる誤差電圧を生成する誤差増幅回路と、前記誤差電圧を入力してスイッチング素子のオン時間を決定するオン時間決定回路を備え、オン時間決定値に達したときに前記スイッチング素子をオフするように制御して前記出力電圧を安定化する制御回路と、前記制御回路により生成される誤差電圧に応じて変化する電圧／インピーダンス変換回路と、前記電圧／インピーダンス変換回路から生成された抵抗値により誤差電圧が大きくなるほど低くなる第１の基準電圧を生成する基準電圧生成回路とを備えることを要旨とする。
【００１５】
請求項５記載の発明は、上記課題を解決するため、前記制御回路と前記電圧／インピーダンス変換回路との間に前記制御回路により生成される誤差電圧を遅延するフィルタを備えたことを要旨とする。
【００１６】
請求項６記載の発明は、上記課題を解決するため、前記オン時間決定回路は、定電流が供給されるコンデンサの充電電圧が前記誤差電圧よりも大きくなった場合にオン時間決定信号を出力するとともに、前記スイッチング素子をオンするまで該コンデンサの電荷を放電することを要旨とする。
【発明の効果】
【００１７】
請求項１記載の発明によれば、出力電圧と第１の基準電圧との差からなる誤差電圧を生成する誤差増幅回路と、前記誤差電圧を入力してスイッチング素子のオン時間を決定するオン時間決定回路を備え、オン時間決定値に達したときに  スイッチング素子をオフするように制御回路により制御して出力電圧を安定化する。
【００１８】
誤差電圧を第２の基準電圧と比較して誤差電圧の方が大きいときに切替信号を出力し、この切替信号に応じて第１の基準電圧よりも低い別の基準電圧に切替えるので、第１の基準電圧を用いて制御していたときの出力電圧よりも低い出力電圧で定電圧制御できるようになり、力率改善時の昇圧率が大きくならず、変換効率を改善することができる。
【００１９】
この結果、入力電流波形を入力電圧波形に近似させるために入力電圧波形を制御回路に入力する必要が無く電流目標値を作る乗算器が不要となり回路の簡略化と接続端子数の低減を計ることができ、且つ重負荷時に、低レンジ（１００Ｖ系）の交流電源では出力電圧を低くでき、高レンジ（２００Ｖ系）の交流電源では出力電圧が高く切換わるようにできる。このため、低レンジの交流電源でもスイッチング素子による損失が改善でき、電力変換率を改善することができる。しかも、低レンジおよび高レンジの交流電源においても力率改善動作が可能となる。
【００２０】
また、第１の基準電圧から別の基準電圧に切替わる際の電源電圧は、低レンジと高レンジのほぼ中間の交流電圧に相当するため、交流電源が１００Ｖ系でも２００Ｖ系でも定電圧制御が安定し、電源品質の向上に寄与することができる。さらに、第１の基準電圧から別の基準電圧に切替わる際の電源電圧の近傍においても、力率改善動作が可能である。
【００２１】
また、誤差電圧を用いて第１の基準電圧の切替えをしているため、ノイズによる誤作動を低減することができると共に、入力電流波形を入力電圧波形に近似させるために乗算器や入力電圧波形を制御回路に入力する必要が無いためにＩＣ化する際のピン数の増加、パッケージ変更か生じないため、コストの増加やパッケージ形状の拡大を防止することができる。
【００２２】
請求項４記載の発明によれば、出力電圧と第１の基準電圧との差からなる誤差電圧を生成し、前記誤差電圧を入力してスイッチング素子のオン時間を決定し、オン時間決定値に達した時にスイッチング素子をオフするように制御回路により制御して出力電圧を安定化するようにしておき、誤差電圧に応じて誤差電圧が大きくなるほど低くなる抵抗値を生成し、この抵抗値により抵抗値が低くなるほど低くなる第１の基準電圧を生成するので、誤差電圧が大きくなるほど低くなる第１の基準電圧を用いて制御することができ、出力電圧が低くなるように定電圧制御できるようになり、力率改善時の昇圧率が大きくならず、変換効率を改善することができる。
【００２３】
この結果、重負荷時に、低レンジ（１００Ｖ系）の交流電源では出力電圧を低くでき、高レンジ（２００Ｖ系）の交流電源では出力電圧が高く切換わるようにできる。このため、低レンジの交流電源でもスイッチング素子による損失が改善でき、電力変換率を改善することができる。しかも、低レンジおよび高レンジの交流電源においても力率改善動作が可能となる。
【００２４】
また、誤差電圧を用いて第１の基準電圧の切替えをしているため、ノイズによる誤作動を低減することができると共に、入力電流波形を入力電圧波形に近似させるために乗算器や入力電圧波形を制御回路に入力する必要が無いために、ＩＣ化する際のピン数の増加、パッケージ変更が生じないため、コストの増加やパッケージ形状の拡大を防止することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を図面を参照して説明する。
【００２６】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の構成を示す図である。図１を参照して、この力率改善回路の構成について説明する。
【００２７】
力率改善回路は、ダイオードブリッジを用いた整流回路２、昇圧用リアクトル３、スイッチング素子４、出力ダイオード５、平滑コンデンサ６、制御回路８、誤差電圧比較回路５１、基準電圧切替回路５２から構成されている。この力率改善回路には、負荷１０に直流電圧を供給するためのＤＣ／ＤＣコンバータ９が接続されている。
【００２８】
図１において、交流電源１から整流回路２に正弦波電圧が供給されており、整流回路２で全波整流されて昇圧用リアクトル３に供給されるとともに、制御回路８に出力されている。
【００２９】
昇圧用リアクトル３には、主巻線３ａと臨界検出用巻線３ｂが設けられている。主巻線３ａの一端は整流回路２の一方の出力端子に接続されており、主巻線３ａの他端はスイッチング素子４のドレインと出力ダイオード５のアノードに接続されている。また、臨界検出用巻線３ｂの一端は制御回路８に接続されており、臨界検出用巻線３ｂの他端はＧＮＤに接続されている。上述した出力ダイオード５のカソードは平滑コンデンサ６の一端とＤＣ−ＤＣコンバータ９の入力端子に接続されているとともに、制御回路８に接続されている。
【００３０】
さらに、スイッチング素子４のゲートは、制御回路８から出力される駆動信号が印加されるように接続されており、スイッチング素子４のソースは、ＧＮＤに接続されている。
【００３１】
力率改善回路の直流出力Ｖout は、ＤＣ−ＤＣコンバータ９に入力されており、ＤＣ−ＤＣコンバータ９は、例えばフライバックコンバータから構成されており、力率改善回路から入力された直流電圧を別の直流電圧に変換して負荷１０に出力する。
【００３２】
制御回路８は、力率改善回路からＤＣ−ＤＣコンバータ９に出力される出力電圧と第１の基準電圧との誤差電圧を出力する誤差増幅回路を備え、誤差増幅回路は誤差電圧を誤差電圧比較回路５１に出力する。誤差電圧比較回路５１は、制御回路８の誤差増幅回路から出力される誤差電圧を第２の基準電圧と比較して誤差電圧の方が大きいときに切替信号を基準電圧切替回路５２に出力する。基準電圧切替回路５２は、誤差電圧比較回路５１から出力される切替信号に応じて第１の基準電圧よりも低い別の基準電圧に切り替えて制御回路８に出力する。
【００３３】
次に、図２は、本発明の第１の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の詳細な構成を示す図である。図２を参照して、この力率改善回路の構成について説明する。
【００３４】
制御回路８は、比較器２９の＋入力端子に入力されている臨界検出用巻線３ｂに生じた電圧が基準電圧２８よりも低い場合に、ローレベルの信号をＲＳフリップフロップ３０のリセット端子とＮＯＲ回路３１の入力端子に出力してＮＯＲ回路３１からハイレベルをスイッチング素子４に出力してオンする。
【００３５】
また、制御回路８は、出力電圧Ｖout を抵抗２１、２２で分圧した電圧と基準電圧切替回路５２からの基準電圧Ｖref1との差からなる誤差電圧Ｖgoを生成するコンダクタンスアンプ２３と、コンデンサ２６に充電電流を供給する定電流回路２５と、定電流回路２５から供給される充電電圧に応じて上昇するコンデンサ２６の端子電圧と誤差電圧Ｖgoとを入力して比較してオン時間を決定する比較器２７と、比較器２７からの出力信号によりスイッチ３４をオンしてコンデンサ２６の端子電圧をリセットするＯＲ回路３３とを備え、スイッチング素子４のオン時間を決定するオン時間決定回路を備えている。このオン時間決定回路により、オン時間決定値に達したときに比較器２７からセット信号をＲＳフリップフロップ３０に出力してＱ出力端子をハイレベルにセットし、ＮＯＲ回路３１からローレベルをスイッチング素子４に出力してスイッチング素子４をオフするように制御して出力電圧Ｖout を安定化する。
【００３６】
フィルタ４０は、スイッチング素子４をオンオフ制御するときのスイッチング周波数よりも低い周波数に相当する時定数に設定された抵抗４１とコンデンサ４２を出力端子に接続するオペアンプ４３からなり、さらに、オペアンプ４３はボルテージホロア接続され、制御回路８に設けられた比較器２３から出力される誤差電圧Ｖgoがコンデンサ４９によりノイズ成分を低減された後にオペアンプ４３の＋入力端子に入力されてインピータンスを低下させた誤差電圧Ｖgoを抵抗４１とコンデンサ４２を介して遅延し、この誤差電圧Ｖgoをコンパレータ５９に出力する。
【００３７】
誤差電圧比較回路５１は、比較器５９からなり、フィルタ４０から出力され遅延された誤差電圧Ｖgoが比較器５９の＋入力端子に入力され、可変設定可能な基準電圧５８から−入力端子に入力されている基準電圧Ｖref2と比較し、誤差電圧Ｖgoの方が大きいときにハイレベルの切替信号を基準電圧切替回路５２に出力する。
【００３８】
基準電圧切替回路５２は、誤差電圧比較回路５１からのハイレベルの切替信号に応じてオン制御されるＦＥＴ５７を有し、ＦＥＴ５７のゲート端子にローレベルが与えられている場合には、ＦＥＴ５７がオフしており、基準電圧５３を抵抗５４と抵抗５５，５６とで分圧した基準電圧Ｖref1-1が比較器２３の＋入力端子に基準電圧Ｖref1として出力される。
【００３９】
一方、ＦＥＴ５７のゲート端子にハイレベルの切替信号が与えられている場合には、ＦＥＴ５７がオンしてドレインがソースと導通し、基準電圧５３と抵抗５４と抵抗５５とで分圧した基準電圧Ｖref1-2が比較器２３の＋入力端子に基準電圧Ｖref1として出力される。
【００４０】
なお、基準電圧Ｖre1-1と基準電圧Ｖref1-2の間には、
基準電圧Ｖref1-1 ＞基準電圧Ｖref1-2      （２）
という大小関係がある。
【００４１】
次に、図３に示すタイミングチャート、図４〜図７に示すグラフを参照して、本発明の第１の実施の形態に係るスイッチング電源装置の動作について説明する。
【００４２】
まず、交流電源１が力率改善回路に印加されると、交流電源１から供給される正弦波電圧が整流回路２を通過し、整流回路２で全波整流されて、力率改善回路に全波整流波形が供給される。
【００４３】
（１）起動時の動作
初めに、比較器２９の＋入力端子は、臨界検出用巻線３ｂを介してＧＮＤに接続された状態になっており、同時に、比較器２９の−入力端子に基準電圧が入力されている。比較器２９では、両入力電圧が比較され、＋入力端子の電圧の方が低電位であるので、比較器２９からローレベルの信号がＲＳフリップフロップ３０に出力されている。
【００４４】
ＲＳフリップフロップ３０は、比較器２９からのリセット信号に応じてリセットされ、図３に示すタイミングｔ１のように、ＮＯＲ回路３１の出力からハイレベルの駆動信号が出力されてスイッチング素子４がオン制御される。
【００４５】
スイッチング素子４がオンすると、図３に示すタイミングｔ１のように、スイッチング素子４のドレイン電圧Ｖd は０Ｖ近くに低下する。そして、整流回路２から主巻線３ａ、スイッチング素子４のドレイン−ソース、ＧＮＤへとスイッチング電流が流れ、昇圧用リアクトル３にエネルギーが蓄えられる。
【００４６】
（２）オン時間決定回路の動作
このとき、スイッチング素子４のオン時間を決定するオン時間決定回路は、定電流回路２５からコンデンサ２６に定電流の充電電流を供給する。このとき、コンデンサ２６の端子電圧は時間に比例して徐々に上昇し、比較器２７の＋入力端子の電圧が上昇する。
【００４７】
比較器２７では、−入力端子に接続されている誤差電圧Ｖgoと比較して、コンデンサ２６の端子電圧が誤差電圧Ｖgoより大きくなると、図３に示すタイミングｔ２のように、比較器２７はＲＳフリップフロップ３０のセット端子にハイレベルのパルス信号からなるオン時間決定信号を送出してＲＳフリップフロップ３０をセットするとともに、ＯＲ回路３３を介してスイッチ３４をオンする。これにより、今までコンデンサ２６に蓄えられた電荷を放電し、次にスイッチング素子４をオンするまでの間コンデンサ２６をリセットする。
【００４８】
このとき、ＲＳフリップフロップ３０のＱ出力はハイレベルにセットされ、図３に示すタイミングｔ２のように、ＮＯＲ回路３１の出力からローレベルの駆動信号が出力されてスイッチング素子４をオフ制御して出力電圧Ｖout を安定化する。
【００４９】
（３）入力電流波形
誤差増幅回路の応答特性はスイッチング周波数に比べ十分遅い応答性を有するため、スイッチング素子４のオン時間を決定するオン時間決定回路の、比較器２７の−入力端子に接続されている誤差電圧Ｖgoは比較器２７の＋入力端子に接続されているコンデンサ２６の端子電圧の変化に比べてきわめて遅い。
【００５０】
このためオン時間決定回路の出力信号は、交流電源１の周波数の１サイクル単位でみると、オン時間固定でオフ時間変動のスイッチング制御のようにみることができる。
【００５１】
昇圧用リアクトル３に電圧を印加したとき、昇圧用リアクトル３に流れる電流は通電時間と通電電圧で決まる。このためオン時間を固定しておきオフ時間を変動するように制御する場合、交流電源１の波高値で昇圧用リアクトル３に流れる電流が決まるため、昇圧用リアクトル３に流れる電流は交流電源１の電圧波形に相似した波形となる。
【００５２】
図４に示す波形Ａは整流回路２から出力される全波整流電圧波形を示しており、波形Ｂはコンダクタンスアンプ２３から出力された誤差電圧Ｖgoを示しており、さらに、波形Ｃは出力コンデンサ６の出力電圧Ｖout を示している。
【００５３】
図３に示すタイミングｔ２において、スイッチング素子４がオフすると、昇圧用リアクトル３に蓄えられていたエネルギーと整流回路２から供給される電圧とが合成され、整流ダイオード５を通して出力コンデンサ６に充電される。
【００５４】
この結果、図４に示す波形Ｃのように、出力コンデンサ６には、整流回路２から供給された全波整流波形のピーク値より高く昇圧された電圧が出力される。
【００５５】
（４）スイッチング素子のオン制御
次に、昇圧用リアクトル３に蓄えられていたエネルギーの放出が終了すると、臨界検出用巻線３ｂに逆起電圧が発生し、臨界検出用巻線３ｂの電圧が反転する。この電圧は基準電圧２８と比較器２９により比較され、タイミングｔ３において、比較器２９からローレベルの信号がＲＳフリップフロップ３０とＮＯＲ回路３１に出力される。
【００５６】
この結果、比較器２９からの信号とＲＳフリップフロップ３０のＱ出力とに応じて、ＮＯＲ回路３１の出力がハイレベルとなり、図３に示すタイミングｔ３のように、再び駆動信号がスイッチング素子４に入力されてオン制御される。
【００５７】
以後、このような動作の繰り返しにより、力率改善回路の出力コンデンサ６に生じる出力電圧が一定に保たれる。同時に交流電源１の電流が交流電源１の電圧に相似の正弦波電流波形となる。
【００５８】
（５）コンダクタンスアンプの動作
スイッチング素子４のゲート端子に入力されていた駆動信号がローレベルに切り替わりオフ制御される時点は、比較器２７の＋入力端子に接続されているコンデンサ２６の端子電圧が上昇し、比較器２７の−入力端子に接続されている誤差電圧Ｖgoと比較して、コンデンサ２６の端子電圧が誤差電圧Ｖgoより大きくなった時点であり、この誤差電圧Ｖgoは出力電圧の状況に応じて、レベル調節される。
【００５９】
コンダクタンスアンプ２３では、このようなレベル調節を行っており、出力コンデンサ６の出力電圧Ｖout の抵抗２１、２２による分圧値が入力され、基準電圧Ｖref1と比較される。
【００６０】
コンダクタンスアンプ２３では、出力電圧Ｖout の抵抗分圧値が基準電圧Ｖref1より大きい場合に小さい誤差電圧Ｖgoが出力される一方、出力電圧Ｖout の抵抗分圧値の方が小さい場合に大きい誤差電圧Ｖgoが出力される。
【００６１】
詳しくは、出力コンデンサ６の出力電圧Ｖout の抵抗分圧値の方が大きい場合、コンダクタンスアンプ２３からの誤差電圧Ｖgoは小さくなり、オン時間決定回路は、比較器２７の＋入力端子に接続されているコンデンサ２６の端子電圧が、比較器２７の−入力端子に接続されている誤差電圧Ｖgoに達するまでの時間が短くなる。
【００６２】
コンデンサ２６の端子電圧が誤差電圧Ｖgoより大きくなると、比較器２７はＲＳフリップフロップ３０のセット端子にハイレベルのパルス信号からなるオン時間決定信号を送出し、早くスイッチング素子４がオフ制御されるためオン時間が短くなり、出力電圧Ｖout は減少する。
【００６３】
オン時間決定回路では、定電流が供給されるコンデンサ２６の充電電圧が誤差電圧Ｖgoよりも大きくなった場合にオン時間決定信号をＲＳフリップフロップ３０に出力するとともに、スイッチング素子４がオンするまでコンデンサ２６の電荷を放電するので、誤差電圧Ｖgoの大きさに応じてスイッチング素子４のオン時間を決定することができる。
【００６４】
（６）基準電圧切替回路５２から出力される基準電圧Ｖref1
定格出力時においては、交流電圧Ｖinが例えば９０Ｖから２５０Ｖまで連続して上昇したときには、図５に示すように、コンダクタンスアンプ２３から出力される誤差電圧Ｖgoは下降カーブを描く特性になる。
【００６５】
コンダクタンスアンプ２３の＋入力端子に入力されている基準電圧Ｖref1は、コンダクタンスアンプ２３から出力される誤差電圧Ｖgoがフィルタ４０を介して誤差電圧比較回路５１の＋入力端子に入力され、設定しておいた基準電圧Ｖref2を超えた場合に比較器５９により検知されてハイレベルの切替信号が出力され、基準電圧切替回路５２に設けられたＦＥＴ５７が導通状態になり基準電圧Ｖref1が、図６に示すように、Ｖref1-1からＶref1-2に切り替わる。
【００６６】
すなわち、図６に示すように、コンダクタンスアンプ２３から出力される誤差電圧Ｖgoが、基準電圧Ｖref2より高い場合には、図７に示すように、１００Ｖ系の交流電源Ｖinでも出力電圧Ｖout が２３０Ｖdc−２５０Ｖdc間に入るように昇圧可能な基準電圧Ｖref1-2を基準電圧切替回路５２からコンダクタンスアンプ２３の＋入力端子に出力する。
【００６７】
この結果、１００Ｖ系のような低レンジの交流電源Ｖinに対して、基準電圧Ｖref1-2を用いてコンダクタンスアンプ２３を動作させることで、出力電圧Ｖout が２３０Ｖdc〜２５０Ｖdc間で任意の電圧になるように低電圧制御することができるため、力率改善回路の昇圧率が大きくならず、変換効率を改善することができる。
【００６８】
また、図６に示すように、コンダクタンスアンプ２３から出力される誤差電圧Ｖgoが、基準電圧Ｖref2より低い場合には、図７に示すように、２００Ｖ系の交流電源Ｖinでも出力電圧が３７０Ｖdc〜４００Ｖdc間に入るように昇圧可能な基準電圧Ｖref1-1を基準電圧切替回路５２からコンダクタンスアンプ２３に出力する。
【００６９】
この結果、２００Ｖ系のような高レンジの交流電源Ｖinに対して、基準電圧Ｖref1-1を用いてコンダクタンスアンプ２３を動作させることで、出力電圧Ｖout が３７０Ｖdc〜４００Ｖdc間で任意の電圧になるように定電圧制御することができるため、力率改善回路は昇圧動作を行い、力率改善制御が可能となる。
【００７０】
切替え交流電源電圧を低レンジの１００Ｖ系および高レンジの２００Ｖ系の交流入力に該当しない１４０Ｖac〜１７０Ｖac間としておいた場合には、例えば入力される交流電源Ｖinが最大切換え電圧になったときでも、昇圧動作が可能な出力電圧Ｖout としているため、切換え近傍でも力率改善動作を行わせることができ、電源品質が向上する。
【００７１】
さらに、図６に示すように、誤差電圧比較回路５１は、誤差電圧Ｖgoの上昇過程と下降過程の間にヒステリシス特性を有するようにしてもよい。詳しくは、コンパレータ５９の＋入力端子と出力端子の間に図示しない帰還抵抗４９を接続することで、誤差電圧Ｖgoが低下して基準電圧Ｖref2よりも低くなったときは基準電圧Ｖref1-2からＶfef1-1に切り替わり、誤差電圧Ｖgoが上昇して基準電圧Ｖref2＋ΔＶよりも高くなったときには基準電圧Ｖref1-1からＶref1-2に切り替わることにより、ノイズなどによる誤動作を防止することもできる。
【００７２】
また、制御回路８と誤差電圧比較回路５１との間に、制御回路８により生成される誤差電圧Ｖgoを遅延するフィルタ４０を備えることで、安定した定電圧制御を行うことができる。
【００７３】
（７）本実施の形態における特徴的な動作
本実施の形態によれば、負荷が重くなり出力電圧Ｖout が低下すると、コンダクタンスアンプ２３から出力される誤差電圧Ｖgoが大きくなる。この誤差電圧Ｖgoが大きくなり基準電圧Ｖref2を超えた場合、コンパレータ５９からハイレベルの切替信号がＦＥＴ５７に出力されてＦＥＴ５７がオンする。この結果、抵抗５６をバイパスするので、コンダクタンスアンプ２３に入力される基準電圧Ｖref1は、基準電圧Ｖref1-1からＶref1-2に切り替わり小さくなる。
【００７４】
この基準電圧Ｖref1が小さくなると、コンダクタンスアンプ２３から出力される誤差電圧Ｖgoの変動が極めて小さくなってほとんど変化しなくなるため、コンパレータ２７からセット信号が早めに出力されるようになり、スイッチング素子４が早くオフするため、出力電圧Ｖout も小さくなるので、例えば、１００Ｖ系のような低レンジの交流電源Ｖinに対しても、出力電圧Ｖout が例えば２３０Ｖdc〜２５０Ｖdc間で任意の電圧になるように定電圧制御できるようになり、力率改善回路の昇圧率が大きくならず、変換効率を改善することができる。
【００７５】
（第２の実施の形態）
図８は、本発明の第２の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の構成を示す図である。図８を参照して、この力率改善回路の構成について説明する。なお、本実施の形態では、図２に示す第１の実施の形態における基本的構成と同一の部分には同一の符号を付し、その説明を省略する。
【００７６】
本実施の形態における特徴は、第１の実施の形態において設けられた誤差電圧比較回路５１および基準電圧切替回路５２に代わって、誤差電圧／インピーダンス変換回路６１および基準電圧生成回路６２を設けることにある。
【００７７】
誤差電圧／インピーダンス変換回路６１は、フィルタ４０から出力された誤差電圧Ｖgoを入力し、この誤差電圧Ｖgoの電圧レベルに応じて電圧−インピーダンス変換して電圧レベルに応じた抵抗値を生成する。
【００７８】
基準電圧生成回路６２は、誤差電圧／インピーダンス変換回路６１から生成された抵抗値に直列に抵抗５５を接続して可変可能な合成抵抗をなしており、さらに、この合成抵抗と抵抗５４により基準電圧５３を分圧した電圧をコンダクタンスアンプ２３に基準電圧Ｖref1として出力する。
【００７９】
次に、図９に示すグラフを参照して、本発明の第２の実施の形態に係るスイッチング電源装置の特徴的動作について説明する。
【００８０】
フィルタ４０から出力された誤差電圧Ｖgoが誤差電圧／インピーダンス変換回路６１に入力された場合には、誤差電圧／インピーダンス変換回路６１では、この誤差電圧Ｖgoの電圧レベルに応じて電圧−インピーダンス変換して電圧レベルに応じた抵抗値を生成して基準電圧生成回路６２に与えるので、基準電圧生成回路６２では生成されたこの抵抗値に直列に抵抗５５を接続して可変可能な合成抵抗が形成され、この合成抵抗と抵抗５４により基準電圧５３を分圧した電圧をコンダクタンスアンプ２３に基準電圧Ｖref1として出力するので、図９に示すように、誤差電圧Ｖgoが基準電圧Ｖref2を超えて上昇する場合、誤差電圧Ｖgoの大きさに応じて連続的に基準電圧Ｖref1-1からＶref1-2に向って徐々に低下するような電圧が基準電圧Ｖref1としてコンダクタンスアンプ２３に与えられる。
【００８１】
すなわち、誤差電圧Ｖgoに応じて誤差電圧Ｖgoが大きくなるほど低くなる抵抗値を誤差電圧／インピーダンス変換回路６１で生成し、この抵抗値により抵抗値が低くなるほど低くなる第１の基準電圧Ｖref1を基準電圧生成回路６２で生成するので、誤差電圧Ｖgoが大きくなるほど低くなる第１の基準電圧Ｖref1を用いて制御することができ、出力電圧Ｖout が低くなるように定電圧制御できるようになる。
【００８２】
このように、コンダクタンスアンプ２３の基準電圧Ｖref1が徐々に小さくなると、コンダクタンスアンプ２３から出力された誤差電圧Ｖgoの変動が極めて小さくなってほとんど変化しなくなるため、出力電圧Ｖout も徐々に小さくなるので、例えば、１００Ｖ系のような低レンジの交流電源Ｖinに対しても、出力電圧Ｖout が例えば２３０Ｖdc〜２５０Ｖdc間で任意の電圧になるように定電圧制御できるようになり、力率改善回路の昇圧率が大きくならず、変換効率を改善することができる。
【００８３】
また、制御回路８と誤差電圧／インピーダンス変換回路６１との間に、制御回路８により生成される誤差電圧Ｖgoを遅延するフィルタ４０を備えることで、安定した定電圧制御を行うことができる。
【００８４】
第１および第２の本実施の形態においては、リアクトル電流が約０Ａになる臨界電流動作について説明したが、本発明はこのような場合に制限されるものではなく、リアクトル電流が不連続になる不連続動作、リアクトル電流が連続になる連続動作においても適応可能である。
【００８５】
また、第１および第２の本実施の形態においては、ＤＣ／ＤＣコンバータ９としてフライバックコンバータに適用する場合について説明したが、本発明はこのような場合に制限されるものではなく、ＲＣＣ回路、フォーワードコンバータ回路、ハーフブリッジ回路、ブリッジ回路などにも適用することができる。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の構成を示す図である。
【図２】本発明の第１の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の詳細な構成を示す図である。
【図３】本発明の第１の実施の形態に係るスイッチング電源装置の動作を説明するためのタイミングチャートである。
【図４】本発明の第１の実施の形態に係るスイッチング電源装置の各部の波形である。
【図５】定格負荷時における誤差電圧Ｖgoと入力される交流電源の電圧との依存性を示す図である。
【図６】誤差電圧Ｖgoに対する第１の基準電圧の関係を示す図である。
【図７】出力電力に対する第１の誤差電圧の関係を示す図である。
【図８】本発明の第２の実施の形態に係るスイッチング電源装置に適応可能な力率改善回路の構成を示す図である。
【図９】誤差電圧に対して第１の基準電圧が連続的に変化することを示す図である。
【図１０】従来のスイッチング電源装置の構成を示す図である。
【符号の説明】
【００８７】
２    整流回路
３    昇圧用リアクトル
４    スイッチング素子
５    出力ダイオード
６    平滑コンデンサ
８    制御回路
４０    フイルタ回路
５１    誤差電圧比較回路
５２    基準電圧切替回路
６１    誤差電圧／インピーダンス変換回路
６２    基準電圧生成回路
【図１】
2005287249.tif 000003
【図２】
2005287249.tif 000004
【図３】
2005287249.tif 000005
【図４】
2005287249.tif 000006
【図５】
2005287249.tif 000007
【図６】
2005287249.tif 000008
【図７】
2005287249.tif 000009
【図８】
2005287249.tif 000010
【図９】
2005287249.tif 000011
【図１０】
2005287249.tif 000012