(57)【要約】【課題】  差動発振器と差動バッファ増幅器を共通の動作電流で機能させることのできる差動発振回路を提供する。【解決手段】  インダクタ１６の中点を節点として有する共振器１４を備え、インダクタ１６の中点から動作電流が供給される差動発振器１２と、動作電流をテール電流として動作するバイポーラトランジスタ２４，２５からなるトランジスタ対を有する差動バッファ増幅器１１とを備え、差動発振器１２の出力信号が差動バッファ増幅器１１に入力されるように構成される。【選択図】  図１
2005198084.tif 000002
【特許請求の範囲】
【請求項１】
インダクタの中点を節点として有する共振器を備え前記インダクタ中点から動作電流が供給される差動発振器と、
前記動作電流をテール電流として動作するトランジスタ対を有する差動バッファ増幅器とを備え、
前記差動発振器の出力信号を前記差動バッファ増幅器に入力することを特徴とする差動発振回路。
【請求項２】
前記差動発振器は、ソースが共通に接続された電界効果トランジスタ対のドレイン間に前記共振器が接続され、さらに前記電界効果トランジスタ対は一方のドレインが他方のゲートに交差接続されることを特徴とする請求項１記載の差動発振回路。
【請求項３】
前記差動発振器は、エミッタが共通に接続されたバイポーラトランジスタ対のコレクタ間に前記共振器が接続され、さらに前記バイポーラトランジスタ対は一方のコレクタが他方のベースに交差接続されることを特徴とする請求項１記載の差動発振回路。
【請求項４】
前記差動発振器は、ベース接地若しくはゲート接地コルピッツ発振器であることを特徴とする請求項１記載の差動発振回路。
【請求項５】
前記共振器はインダクタと並列に接続されたバラクタをさらに備えたことを特徴とする請求項１記載の差動発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体に集積される差動発振回路に関し、特に発振器とバッファ増幅器の電流を共有する回路に関する。
【背景技術】
【０００２】
近年、携帯機器に使用される半導体において低消費電流化が要求されており、複数機能の回路を縦積みにしたスタック構造により動作電流を共通にして、全体としての消費電流を低減する方法が多用されている。発振回路においても、発振器本体とバッファ増幅器を共通の電流で動作させる回路として図４に示す構成がよく知られている。
【０００３】
図４は従来のバッファ増幅器つき発振回路の回路図であり、４５はコレクタ接地コルピッツ型の発振器、４４はエミッタ接地バッファ増幅器、４３は出力端子、４６は結合容量、４７は接地容量、５５，５６，５７，５８は抵抗である。発振器４５は、バイポーラトランジスタ４８のベース対エミッタ間に容量４９，エミッタ対コレクタ間に容量５０，ベース対コレクタ間に容量５１とインダクタ５２が組み合わされたコルピッツ型発振回路であり、バイポーラトランジスタ４８のコレクタが接地容量４７により接地されるコレクタ接地形式をとっている。バッファ増幅器４４はバイポーラトランジスタ５３のエミッタを接地容量４７により接地し、インダクタ５４を負荷としてもつエミッタ接地形式の増幅器である。発振信号は、発振器４５から結合容量４６を通じてバッファ増幅器４４に入力され、出力端子４３から出力される。発振器４５，バッファ増幅器４４を構成するバイポーラトランジスタ４８，５３には共通の動作電流が流れる。
【０００４】
しかしながら、この構成は片相動作であるため、電源や基板を経由して伝わる雑音に敏感であり発振動作が不安定になりやすいという短所を有している。
【０００５】
そこで、半導体に集積される発振器として両相動作の差動回路を用いる技術が提案されている（例えば非特許文献１参照）。
【０００６】
図５は電界効果トランジスタ対からなる差動発振器であり、１２は差動発振器である。この差動発振器１２は、電界効果トランジスタ１８，１９の各々のドレインとゲートが互いに交差接続されると共に、インダクタ１６と容量１７が並列に接続されて構成される共振器１４が電界効果トランジスタ１８，１９の各々のドレインに接続された差動発振回路形式を有している。電界効果トランジスタ１８，１９のソースは電界効果トランジスタ２０のドレインに接続され、バイアス端子１５を通じて電界効果トランジスタ２０のゲートがバイアスされることで差動発振器１２に流れる電流が決定される。インダクタ１６の中点には電源電圧Ｖｃｃが与えられる。
【非特許文献１】R. Aparicio and A. Hajimili, “A Noise-Shifting Differential Colpitts VCO, ” IE EE J. Solid-State Circuits, vol. 37, pp. 1728-1736, Dec. 2002 (Fig. 1)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図５のような差動回路を用いた発振器ではバッファ増幅器が内包されておらず、別途バッファ増幅器を必要とし消費電流の増加を招くという問題が生ずる。
【０００８】
本発明は、このような問題点を解決し、差動発振器と差動バッファ増幅器を共通の動作電流で機能させることのできる差動発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明の差動発振回路は、インダクタの中点を節点として有する共振器を備え前記インダクタ中点から動作電流が供給される差動発振器と、前記動作電流をテール電流として動作するトランジスタ対を有する差動バッファ増幅器とを備えている。
【発明の効果】
【００１０】
本発明によれば、雑音耐性の強い差動回路を用いた差動発振器と差動バッファ増幅器を共通の動作電流で機能させることができ全体の消費電流を低減することができる。
【発明を実施するための最良の形態】
【００１１】
（第１の実施形態）
以下、本発明の第１の実施形態に係る差動発振回路について、図面を参照しながら説明する。
【００１２】
図１は本発明の第１の実施形態に係る差動発振回路の回路図であり、１２は差動発振器である。この差動発振器１２は図５に示した従来例と同様の構成である。また、１１は差動バッファ増幅器であり、エミッタが共通に接続されたバイポーラトランジスタ２４，２５、負荷抵抗２６，２７、抵抗２８，２９から構成され、負荷抵抗２６，２７は電源電圧Ｖｃｃに接続される。バイポーラトランジスタ２４，２５の共通エミッタはインダクタ１６の中点に接続されている。
【００１３】
このように差動バッファ増幅器１１と差動発振器１２が電源に対して直列に接続されることになり、差動発振器１２の動作電流はインダクタ１６の中点から供給されるとともに、この動作電流は差動バッファ増幅器１１のテール電流としても作用する。さらにインダクタ１６の中点には接地容量２３が接続され、差動発振器１２と差動バッファ増幅器１１の間の不要な干渉を抑えるはたらきをもつようになる。差動発振器１２の発振信号は結合容量２１，２２を介して差動バッファ増幅器１１に入力され、出力端子１３から信号が取り出される。
【００１４】
第１の実施形態によると、差動発振器１２と差動バッファ増幅器１１の動作電流が共通になるため、別個に駆動する場合に比べ大幅に消費電流を削減することができる。また、差動回路で構成されることで外来雑音に対する耐性も高く、雑音で発振動作が不安定になることが発生しにくくなる。
【００１５】
（第２の実施形態）
図２は本発明の第２の実施形態に係る差動発振回路の回路図である。差動発振器１２は、バイポーラトランジスタ３０，３１の各々のコレクタとベースが帰還容量３２，３３を介して互いに交差接続されると共に、インダクタ１６と容量１７が並列に接続されて構成される共振器１４がバイポーラトランジスタ３０，３１の各々のコレクタに接続された差動発振回路形式を有している。バイポーラトランジスタ３０，３１は、エミッタが抵抗３６で接地されると共に、ベースが抵抗３４，３５を介してバイアス端子１５からバイアスされることで、差動発振器１２に流れる電流が決定される。なお、第２の実施形態の構成において、差動発振器１２以外の構成は図１に示す第１の実施形態と同一である。
【００１６】
第２の実施形態によると、第１の実施形態の効果に加えて、より少ない電流で発振開始することが可能になる。
【００１７】
（第３の実施形態）
図３は本発明の第３の実施形態に係る差動発振回路の回路図である。差動発振器１２はベース接地型コルピッツ発振器であり、バイポーラトランジスタ３０，３１の各々のコレクタとエミッタ間に容量３７，３８、エミッタ間に容量３９が接続されると共に、インダクタ１６と容量１７が並列に接続されて構成される共振器１４がバイポーラトランジスタ３０，３１の各々のコレクタに接続された差動発振回路形式を有している。バイポーラトランジスタ３０，３１は、各々のエミッタが抵抗４０，４１で接地されると共に、ベースがバイアス端子１５からバイアスされることで、差動発振器１２に流れる電流が決定される。バイアス端子１５は接地容量４２で接地される。第２の実施形態の構成において、差動発振器１２以外の構成は図１に示す第１の実施形態と同一である。
【００１８】
第３の実施形態によると、第１の実施形態の効果に加えて、位相雑音特性を向上させることが可能になる。
【産業上の利用可能性】
【００１９】
以上説明したように、本発明は、雑音耐性に強く低消費電流化が図れるため、携帯機器用の半導体集積回路に有用である。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態に係る差動発振回路の回路図
【図２】本発明の第２の実施形態に係る差動発振回路の回路図
【図３】本発明の第３の実施形態に係る差動発振回路の回路図
【図４】従来のバッファ増幅器つき発振回路の回路図
【図５】従来の差動発振器の回路図
【符号の説明】
【００２１】
１１  差動バッファ増幅器
１２  差動発振器
１３  出力端子
１４  共振器
１５  バイアス端子
１６  インダクタ
１７，３７，３８，３９  容量
１８，１９，２０  電界効果トランジスタ
２１，２２  結合容量
２３，４２  接地容量
２４，２５，３０，３１  バイポーラトランジスタ
２６，２７  負荷抵抗
２８，２９，３４，３５，３６，４０，４１  抵抗
３２，３３  帰還容量
【図１】
2005198084.tif 000003
【図２】
2005198084.tif 000004
【図３】
2005198084.tif 000005
【図４】
2005198084.tif 000006
【図５】
2005198084.tif 000007