(57)【要約】【課題】  プローブ検査時に発生するプローブ痕とＡｕバンプとの合金形成が、信頼性上問題ない接続性を十分確保することで、小型化・縮小化した半導体装置を提供する。【解決手段】  半導体ウエハ上に有する複数の半導体素子の特性検査を行うために、プロービング検査が複数の半導体素子５上に形成されたＡＬ電極等の金属層からなる外部接続用パッド電極１に対して行われる半導体装置であって、外部接続用パッド電極１にプローブ検査用の溝３を形成したことを特徴とする。すなわち、検査用プローブ針と、ＡＬ電極パッド面を削りながら発生するＡＬ屑の発生をなくすことができる構造である。このように、外部接続用パッド電極面に溝３を形成することにより、大きな問題であった電気的信頼性不良（ショート不良）の原因であるＡＬ屑の発生を防止することができるものである。【選択図】  図１
2005223250.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハ上に有する複数の半導体素子の特性検査を行うために、プロービング検査が前記複数の半導体素子上に形成された金属層からなる外部接続用パッド電極に対して行われる半導体装置であって、前記外部接続用パッド電極にプローブ検査用の溝を形成したことを特徴とする半導体装置。
【請求項２】
前記プローブ検査用の溝は、検査用のプローブ針の形状に応じて、凹型、バスタブ型、またはＶ字型等の形状を有した構造であり、電気的なプローブ検査の実施が可能で、且つプロービング時に屑が発生しない構造を有している請求項１記載の半導体装置。
【請求項３】
前記プローブ検査用の溝の長さは、外部接続用パッド電極の開口径に応じて異なり、最大寸法は、前記パッド電極の周囲の保護膜に接触しない領域まで広がった寸法であり、最小寸法は、プローブが溝にばらつきを持って入り込む寸法である請求項１または２記載の半導体装置。
【請求項４】
請求項１，２または３記載の半導体装置を用意し、前記半導体素子上の外部接続用パッド電極にバンプを形成し、バンプ高さを均一に平坦化（レベリング）させる工程と、レベリング済みバンプに半田或いは導電性ペーストを転写させ、半導体キャリア基板上の表層面部にある複数の配線電極部にフリップチップ実装する工程と、前記半田或いは導電性ペーストを硬化させ、前記半導体素子と半導体キャリア基板の間にエポキシ系樹脂を注入硬化する工程とを含む半導体装置の製造方法。
【請求項５】
請求項１，２または３記載の半導体装置を用意し、前記半導体素子上の外部接続用パッド電極にバンプを形成する工程と、前記半導体素子を支持する半導体キャリア基板上に、シール状の樹脂を貼り付け、バンプ形成済みの前記半導体素子を反転させ、前記半導体キャリア基板上の複数の配線電極部に位置合わせ（アライメント）を行い、前記シール状のエポキシ系樹脂を介して熱圧着させ電気的接続を得る工程とを含む半導体装置の製造方法。
【請求項６】
前記半導体素子上に形成された複数の外部接続用パッド電極に設けられたプローブ検査用の溝に、プローブ針の接触性や電気特性を良好にするため金属めっきをコーティング塗布する請求項４または５記載の半導体装置の製造方法。
【請求項７】
請求項１，２または３記載の半導体装置の外部接続用パッド電極上に設けられたプローブ検査用の溝に、プローブ針を挿入し、プローブ針を横方向に滑らせながら、且つ、前記溝のコーナ部で完全に静止させて、屑の発生を防止し、且つトランジスタを有する前記外部接続用パッド電極直下にのみプローブ荷重が負荷されず荷重分散できることを特徴とする半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスターなどを構成する半導体素子上に電極パッドを形成させたパッドオンエレメント（ＰＯＥ）と称する半導体素子(ＰＯＥ半導体素子)に関するものであり、特に、ＰＯＥ半導体素子上の電極パッド部にプローブ針でプロービング検査する際に生じる半導体素子へのダメージの低減や、検査工程で発生するＡＬ屑の発生等を防止できる電極パッド構造をもつ半導体装置及びそのプローブ検査方法の提案に関するものである。また、このプローブ検査を通して得た半導体素子を用いて、従来のフリップチップ実装構造の半導体装置より、更なる超小型化と高機能化及び高い信頼性を実現することができることを目的とした小型半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
以下、図面を参照して従来のプローブ針による半導体素子特性を検査確認するプローブ検査の方法について説明する（特許文献１，２）。
【０００３】
図５は、従来の半導体素子５のデバイス特性を検査する際のプローブ検査方法の断面構図である。図５に示すように、従来のプローブテスト工程においては、半導体ウエハ１９上にある複数の半導体素子５に設けた複数のＡＬ電極パッド部１の表層面部に検査用プローブ針１２を、ＳｉＮ膜２に接することなくＡＬパッド部１に突き刺し、ＡＬパッド部１のＡＬ材を削りながら、前記ＡＬ電極パッド１とプローブ針１２とが電気的に接触しているものである。この際、前記ＡＬ電極パッド部１の表層面上に必ずＡＬ屑１４が残存する構造である。また、プローブ荷重条件が厳しくなると、前記ＡＬ電極パッド部１の直下にあるトランジスター部１５や層間膜部１６にクラック１７が発生する危険を有した構造であった。
【特許文献１】特開昭６２−８５４３９号公報
【特許文献２】特開平０２−２１２７８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら，従来の半導体装置の検査構造では、図５に示す前記ＡＬ電極パッド部１直下へのプローブ荷重が大きく負荷された状態で半導体素子５のデバイス特性を検査している。従来の検査方法においては、プローブ荷重が高くなると、ＡＬ電極パッド部１下の層間膜部１６へのクラック１７の発生やトランジスター部１５への悪影響が発生した。現状のプロービングの仕様条件においては、工程管理マージンが少ない領域で生産管理している状況である。
【０００５】
また、図５に示しているプローブの検査方法においては、プローブ針１２でＡＬ電極パッド部１の表面を削る長さ（プローブ痕１８の長さ）が長くなる。また、削ったアルミ屑１４が積み上がりＡＬ電極パッド１の表面上にアルミ屑１４の山が発生する。これらの現象により、同一のＡＬ電極パッド部１にＡｕバンプ４を形成すると、前記ＡＬ電極パッド部１表面のＡＬ面とＡｕバンプ４との合金相の形成が不十分であり、ＡＬ−Ａｕ接続の接続強度や接続特性に大きな課題があった。つまり、同一のＡＬ電極バッド部１上にプローブ針１２によるプローブ検査（プローブ痕１８が付く）とＡｕバンプ４を形成することは技術的に困難な状況にあった。前記に示すＡＬ電極バッド部１の同一パッド面上へのプローブ痕１８とＡｕバンプ４の形成は、半導体装置の小型化において必要不可欠な技術課題であり、現在はプローブ検査用のＡＬ電極パッド部１とＡｕバンプ４を形成するもうひとつのＡＬパッド部１はそれぞれ、別々のＡＬ電極パッド部１を設けた構造を有している。そのため、半導体素子５は大きくなり、必然的に半導体装置も大きくなってしまうという大きな技術的課題があった。
【０００６】
さらに、ＡＬ電極パッド部１の表面をプローブ針１２で削って発生するＡＬ屑１４の屑山の一部が、Ａｕバンプ４を打つことで、一部、ＡＬ屑１４がＡＬ電極パッド部１から剥がれ落ちるものもあった。この場合、電気的導通性を有するＡＬ屑１４の塊が、隣接パッド間にまたがりショート不良を発生させるなどの信頼性の面において、大きな課題が発生していた。
【０００７】
したがって、この発明の目的は、前記従来の半導体装置とその検査方法に関する技術課題を解決するもので、特に、半導体素子サイズに応じたプローブ長さの調整管理を可能にしたことにより、プローブ検査時に発生するプローブ痕とＡｕバンプとの合金形成が、信頼性上問題ない接続性を十分確保することで、小型化・縮小化した半導体素子及び半導体装置を提供する。また、プローブ検査によるＡＬ電極パッド直下にあるトランジスターの特性変動や、層間膜クラックの発生を大きく低減できる半導体装置及びそのプローブ検査方法を提供することである。
【課題を解決するための手段】
【０００８】
前述の課題を解決するために本発明の半導体装置は、以下のような構成と検査方法を有している。すなわち、本発明は、素子上にパッド電極を有したＰＯＥ構造に関するものであり、特に、半導体素子のデバイス特性検査を行うプローブテスト工程において発生するプローブ針によるプローブ荷重により、ＡＬ電極パッド直下にあるトランジスターの特性変動や層間膜クラック（ダメージ）の発生を大きく低減させることができる半導体素子装置とそのデバイス特性検査方法に関するものである。
【０００９】
本発明の半導体装置は以下の構成を有している。請求項１記載の半導体装置は、半導体ウエハ上に有する複数の半導体素子の特性検査を行うために、プロービング検査が前記複数の半導体素子上に形成されたＡＬ電極等の金属層からなる外部接続用パッド電極に対して行われる半導体装置であって、前記外部接続用パッド電極にプローブ検査用の溝を形成したことを特徴とする。すなわち、検査用プローブ針と、ＡＬ電極パッド面を削りながら発生するＡＬ屑の発生をなくすことができる構造である。このように、外部接続用パッド電極面に溝を形成することにより、大きな問題であった電気的信頼性不良（ショート不良）の原因であるＡＬ屑の発生を防止することができるものである。
【００１０】
また、請求項２記載の半導体装置は、半導体素子のＡＬ電極パッド等の金属層からなる外部接続用パッド電極上に設けたプローブ検査用の溝は、検査用のプローブ針の形状に応じて、凹型、バスタブ型、またはＶ字型等の形状を有した構造が可能であり、従来の電気的なプローブ検査の実施が可能であるだけでなく、且つプロービング時に発生するアルミ屑が発生しない構造を有しており、パッド電極部の直下にあるトランジスターの特性変動や層間膜クラック（ダメージ）の発生を大きく低減させることができるものである。
【００１１】
さらに、請求項３記載の半導体装置では、電極パッド（外部接続用パッド電極）上に設けたプローブ検査用の溝の長さは、電極パッドの開口径に応じて凹部の設計が可能である。実際の最大寸法では、電極パッドの周囲のナイトライド保護膜（ＳｉＮ）に接触しない領域まで凹溝の広がりが可能であり、最小の場合はプローブが凹部に入り込むばらつき範囲含めた位置に、プローブ針を凹型、バスタブ型、Ｖ字型等の凹部の溝を挿入することが可能な設計ができるものである。これにより多種多様なプローブ針の選択・対応が可能であり、またプローブ検査のプロービング位置精度も向上する。このことは、後に形成するＡｕバンプとＡＬ等の電極パッド部のプローブ痕に関わる問題であるＡｕ−Ａｌの合金面積を十分確保することができるものである。
【００１２】
以上説明したプロービング検査構造を有する本発明の半導体装置を用いることにより、請求項４、請求項５記載の小型半導体装置の実現化が可能になる。
【００１３】
請求項４記載の半導体装置の製造方法は、請求項１，２または３記載の半導体装置を用意し、前記半導体素子上の外部接続用パッド電極にバンプを形成し、バンプ高さを均一に平坦化（レベリング）させる工程と、レベリング済みバンプに半田或いは導電性ペーストを転写させ、半導体キャリア基板上の表層面部にある複数の配線電極部にフリップチップ実装する工程と、前記半田或いは導電性ペーストを硬化させ、前記半導体素子と半導体キャリア基板の間にエポキシ系樹脂を注入硬化する工程とを含む。
【００１４】
請求項５記載の半導体装置の製造方法は、請求項１，２または３記載の半導体装置を用意し、前記半導体素子上の外部接続用パッド電極にバンプを形成する工程と、前記半導体素子を支持する半導体キャリア基板上に、シール状の樹脂を貼り付け、バンプ形成済みの前記半導体素子を反転させ、前記半導体キャリア基板上の複数の配線電極部に位置合わせ（アライメント）を行い、前記シール状のエポキシ系樹脂を介して熱圧着させ電気的接続を得る工程とを含む。
【００１５】
半導体素子上に設けた複数のＡＬ等の電極パッドに凹型、バスタブ型、Ｖ字型等の凹部の溝を設けたことにより、バンプ形成の位置精度が大きく向上することができる。また、ＡｕバンプとＡＬ電極パッド間のシェア強度等の接続信頼性も更に向上することができるものである。さらに、凹部にＡｕバンプを形成する構造を有していることから、半導体装置の薄型化にも寄与することができるものである。
【００１６】
請求項６記載の半導体装置の製造方法は、前記半導体素子上に形成された複数の外部接続用パッド電極に設けられたプローブ検査用の溝に、プローブ針の接触性や電気特性を良好にするため金属めっきをコーティング塗布する。
【００１７】
請求項７記載のプローブ検査方法に関しては、前記に説明したように、ウエハ内の半導体素子上に形成された複数のＡＬ等の金属電極パッド面上に設けられた凹型、バスタブ型またはＶ字型等の溝（プローブ検査用の針の形状に対応）に、プローブ針を挿入し、プローブ針を横方向に滑らせながら、且つ、凹型バスタブ型・Ｖ字型等の凹部のコーナ部で完全に静止させて、アルミ屑の発生を防止し、且つトランジスターを有するＡＬ等の金属電極パッド直下にのみプローブ荷重が負荷されず荷重分散できる設計を有することが可能である。このような構造と半導体素子のプローブ検査方法により、半導体素子へのダメージの大きな低減化や半導体装置の高い接続信頼性の実現化が図れるものである。また、プローブ検査時のプローブ痕領域の縮小が可能であることから、Ａｕ−Ｓｉ合金が十分確保できる。従って、検査用のプローブ痕形成パッド電極とＡｕバンプ形成パッドを別々に設けたパッド分離構造を不要とし、同一のパッド電極上に、プローブ検査後Ａｕバンプを形成することが可能となる。これにより、半導体素子だけでなく半導体装置の小型化・縮小化の実現化が図れるものである。
【発明の効果】
【００１８】
以上のように本発明の半導体装置は、半導体素子へのダメージ（ＡＬ電極パッド直下にあるトランジスターの特性変動や、層間膜クラックの発生）を大きく低減させたプローブ検査の実現が可能であるだけでなく、製品の接続信頼性を低下させる原因のひとつであったＡＬ屑の多大な低減や防止ができる。
【００１９】
また、プローブにより、ＡＬパッド電極部を削る際に発生するプローブ痕を大きく低減・防止できることから、ＡＬ−Ａｕ合金の形成が充分確保することができた。これにより、従来の分離パッド方式から同一のＡＬ電極パッド部上でＡｕバンプを形成することができ、半導体素子の小型化が実現できるものである。また、Ａｕバンプを形成するＡＬ電極部の中央は凹部であり、この領域にＡｕバンプを形成するため、半導体装置の薄型化も図ることができるものである。
【発明を実施するための最良の形態】
【００２０】
前述のような構成とその製造方法により、本発明の半導体装置は，半導体素子へのダメージを大きく低減させたプローブ検査の実現が可能である。またＡＬ屑の防止やバンプ形成の位置精度の向上、ＡＬ−Ａｕ合金の形成が十分確保することが可能であることから、高い接続信頼性を確保することができる。されに、半導体素子の縮小化が可能であることから、高信頼性で且つ低コスト化もできる小型薄型化した半導体装置の実現が容易にできるものである。
【００２１】
以下、本発明の半導体装置及びその製造方法に関する第一の実施形態について図面を参照しながら説明する。まず本実施形態の半導体装置について説明する。図1と図２は、本実施形態の半導体装置を示す断面図である。
【００２２】
まず、図１に示すように、表面のＡＬ電極パッド部（外部接続用パッド電極）１上に、レーザ光等による熱エネルギーでＡＬを溶解する方法、または、ＳｉＮ膜２と同時に前記ＡＬ電極部１の一部エッチング除去するドライエッチング法などで形成した凹型部のプローブ検査用溝３（ＡＬの凹み深さはエッチング時間で調整可能）に、Ａｕなどのバンプ４を形成した半導体素子５が、表面側を下にして、有機基板を絶縁基体とした多層回路基板である半導体キャリア６上の複数の配線電極７に圧着接合されている。半導体キャリア６の上面には、半導体素子５と導通するために複数の配線電極７が形成されており、配線電極７と半導体素子５上に形成されたＡｕバンプ４とが、導電性接着剤８とエポキシ系の液状封止樹脂９を介して電気的に接合されている。なお、半導体キャリア６は、その裏面に外部端子１０を有し、表層面の配線電極部７とは、半導体キャリア６内に形成されたビア１１により、内部接続されているものである。
【００２３】
また図２に、もう一つの半導体装置の実施形態を示す。図２に示すように、表面のＡＬ電極パッド部１上に、レーザ光等による熱エネルギーでＡＬを溶解する方法、または、ＳｉＮ膜２と同時にＡＬ電極部１の一部エッチング除去するドライエッチング法などで形成した凹型部のプローブ検査用溝２（ＡＬの凹み深さはエッチング時間で調整可能）に、Ａｕなどのバンプ４を形成した半導体素子５が、表面側を下にして、有機基板を絶縁基体とした多層回路基板である半導体キャリア６上の複数の配線電極７に圧着接合されている。半導体キャリア６の上面には、半導体素子５と導通するために複数の配線電極７が形成されており、配線電極７と半導体素子５上に形成されたＡｕバンプ４とが、エポキシ系の封止樹脂である封止シート材９−１を介して圧着接合されている。なお、半導体キャリア６は、その裏面に外部端子１０を有し、表層面の配線電極部７とは、半導体キャリア６内に形成されたビア１１により、内部接続されているものである。
【００２４】
次に本実施形態の半導体装置の半導体素子プロービング検査方法について、以下図面を用いて説明する。図３（ａ）、（ｂ）、図４は、本実施形態のその一例を示すものであり、半導体素子の検査方法を示す断面図である。図３（ａ）、（ｂ）、図４に示すように、半導体素子５上に形成したＡＬ電極パッド部１上に、レーザ光等による熱エネルギーでＡＬを溶解する方法、または、ＳｉＮ膜２と同時にＡＬ電極部１の一部エッチング除去するドライエッチングの方法などで形成した凹型部のプローブ検査用溝３（ＡＬの凹み深さはエッチング時間で調整可能）に、検査用のプローブ針１２を挿入し、前記プローブ針１２と凹型部のプローブ検査用溝３とが電気的に接続されている。図３（ａ）は、前記３の溝は凹型であり、図３（ｂ）は、バスタブ型の溝形状を有している。また、図４には、Ｖ型の溝形状を有した構造である。これらの溝構造は、前記プローブ針１２、Ａｕバンプ４、と凹型部を有したプローブ検査用溝３との電気特性を向上させるためＡｕなどの金属メッキ１３を施すことも可能な設計である。また、凹部はあらかじめ故意にへこませた構造を有しているため、ＡＬ屑１４の発生を防止できるものである。さらに、従来のようにＡＬ電極パッド部１のＡＬ材を削らないため、ＡＬ電極部１の直下にあるトランジスター部１５や層間膜１６部への大きな応力負荷が発生しにくい構造であるため、前記トランジスター１５部の特性変動や層間膜部１６で発生するクラック１７を防止できるものである。また、本発明のＡＬ電極パッド部１上に形成した凹型部のプローブ検査用溝３の内部に、Ａｕバンプ４を形成することで、Ａｕバンプ４の形成位置精度を大きく向上できることから、ＡＬパッド電極部１から大きく外れたＡｕバンプ４を形成した不良品を完全に無くすることができるものである。さらに、ＡＬ電極部１が凹んだ構造部であるプローブ検査用溝３に、Ａｕバンプ４を形成するため、半導体装置の高さを低くできるので薄型化した半導体装置が実現できるものである。更に、プローブ針１２によるプローブ痕１８を大きく低減できることから、ＡｕとＡＬの合金相が充分確保できることから、プローブ痕１８上にＡｕバンプ４を形成することができるため、半導体素子５の寸法サイズが縮小化できる。これにより、半導体装置の薄型化だけでなく、小型化も実現できるものである。
【産業上の利用可能性】
【００２５】
本発明にかかる半導体装置およびその製造方法と検査方法は、半導体素子へのダメージ（ＡＬ電極パッド直下にあるトランジスターの特性変動や、層間膜クラックの発生）を大きく低減させたプローブ検査の実現が可能であるだけでなく、製品の接続信頼性を低下させる原因のひとつであったＡＬ屑の多大な低減や防止ができるという効果を有し、パッドオンエレメント（ＰＯＥ）と称する半導体素子(ＰＯＥ半導体素子)として有用である。
【図面の簡単な説明】
【００２６】
【図１】本発明の第一実施形態の半導体装置を示す断面図である。
【図２】本発明の第二実施形態の半導体装置を示す断面図である。
【図３】（ａ）は本発明のプロービング検査方法に関するＡＬ電極パッド溝構造の第一実施形態を示す断面図、（ｂ）は本発明のプロービング検査方法に関するＡＬ電極パッド溝構造の第二実施形態を示す断面図である。
【図４】本発明のプロービング検査方法に関するＡＬ電極パッド溝構造の第三実施形態を示す断面図である。
【図５】（ａ）は半導体ウエハと半導体素子の説明図、（ｂ）は従来のプロービング検査方法を示す断面図である。
【符号の説明】
【００２７】
１  ＡＬ電極パッド部
２  ＳｉＮ膜（ナイトライド保護膜）
３  凹型部のプローブ検査用溝
４  Ａｕバンプ
５  半導体素子
６  半導体キャリア
７  半導体キャリア６の配線電極部
８  導電性樹脂
９  エポキシ系の封止樹脂（液状）
9-1  エポキシ系の封止シート材
１０  半導体キャリア６裏面の外部端子
１１  ビア
１２  プローブ針
１３  金属メッキ等
１４  ＡＬ屑
１５  トランジスター部
１６  層間膜部
１７  クラック
１８  プローブ痕
１９  半導体ウエハ
【図１】
2005223250.tif 000003
【図２】
2005223250.tif 000004
【図３】
2005223250.tif 000005
【図４】
2005223250.tif 000006
【図５】
2005223250.tif 000007