(57)【要約】【課題】銅膜の化学的機械的研磨工程で高い研磨速度の適用が可能な銅膜の研磨方法及びこれを利用した銅膜配線の形成方法を提供する。【解決手段】基板上に銅膜を形成する段階と、前記銅膜を銅膜の研磨速度が少なくとも１００００Å／分以上になるようなスラリを用いた化学的機械的研磨（ＣＭＰ）工程にて研磨する段階とを含む。また、基板上にトレンチを有する犠牲膜パターンを形成する段階と、前記トレンチの側壁と底面、及び前記犠牲膜パターン上に銅膜を連続的に形成する段階と、前記銅膜を銅膜の研磨速度が少なくとも１００００Å／分以上になるようなスラリを用いた化学的機械的研磨工程にて研磨し、前記犠牲膜パターンの表面を露出させる段階とを含む。【選択図】図２
2005116995.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）基板上に銅膜を形成する段階と、
（ｂ）前記銅膜を銅膜の研磨速度が少なくとも１００００Å／分以上になるようなスラリを用いた化学的機械的研磨（ＣＭＰ）工程にて研磨する段階とを含むことを特徴とする銅膜の研磨方法。
【請求項２】
前記（ｂ）段階の化学的機械的研磨工程は、０．１乃至２ｐｓｉの研磨圧力下で実行することを特徴とする請求項１に記載の銅膜の研磨方法。
【請求項３】
前記（ｂ）段階に用いるスラリは、ポリカーボキシレイト重合体（ｐｏｌｙｃａｒｂｏｘｙｌａｔｅ  ｐｏｌｙｍｅｒ）を有することを特徴とする請求項１に記載の銅膜の研磨方法。
【請求項４】
（ａ）基板上にトレンチを有する犠牲膜パターンを形成する段階と、
（ｂ）前記トレンチの側壁と底面、及び前記犠牲膜パターン上に銅膜を連続的に形成する段階と、
（ｃ）前記銅膜を銅膜の研磨速度が少なくとも１００００Å／分以上になるようなスラリを用いた化学的機械的研磨工程にて研磨し、前記犠牲膜パターンの表面を露出させる段階とを含むことを特徴とする銅膜配線の形成方法。
【請求項５】
前記（ｃ）段階の化学的機械的研磨工程は、０．１乃至２ｐｓｉの研磨圧力下で行い、ポリカーボキシレイト重合体を有するスラリを用いることを特徴とする請求項４に記載の銅膜配線の形成方法。
【請求項６】
（ａ）基板上に第１トレンチを有する第１犠牲膜パターンを形成する段階と、
（ｂ）前記第１トレンチの側壁と底面、及び前記第１犠牲膜パターン上に第１銅シード（ｓｅｅｄ）膜を連続的に形成する段階と、
（ｃ）前記第１銅シード膜を第１銅シード膜の研磨速度が少なくとも１００００Å／分以上になるようなスラリを用いた化学的機械的研磨工程にて研磨し、前記第１犠牲膜パターンの表面を露出させる段階と、
（ｄ）前記第１トレンチの底面に形成された第１銅シード膜の高さまで前記第１犠牲膜パターンを除去することにより前記第１トレンチに前記第１銅シード膜が充填されたトレンチ構造物を形成する段階と、
（ｅ）前記トレンチ構造物を有する第１犠牲膜パターン上に前記トレンチ構造物の表面を露出させる第２トレンチを有する第２犠牲膜パターンを形成する段階と、
（ｆ）前記第２トレンチの側壁と底面、及び前記第２犠牲膜パターン上に第２銅シード膜を連続的に形成する段階と、
（ｇ）前記第２銅シード膜上に銅膜を連続的に形成する段階と、
（ｈ）前記銅膜及び前記第２銅シード膜を順次に除去して、前記第２犠牲膜パターンの表面を露出させる段階とを含むことを特徴とする銅膜配線の形成方法。
【請求項７】
前記第１犠牲膜パターンと第２犠牲膜パターンは、フォトレジストパターンであることを特徴とする請求項６に記載の銅膜配線の形成方法。
【請求項８】
前記（ｃ）段階の前記第１銅シード膜を研磨する化学的機械的研磨工程は、０．１乃至２ｐｓｉの研磨圧力下でポリカーボキシレイト重合体を有するスラリを用いて実行することを特徴とする請求項６に記載の銅膜配線の形成方法。
【請求項９】
前記（ｄ）段階の前記第１犠牲膜パターンの除去は、化学的機械的研磨工程または溶剤を使用したエッチングにより実行されることを特徴とする請求項６に記載の銅膜配線の形成方法。
【請求項１０】
前記（ｇ）段階での前記銅膜の形成は、電気メッキ法、化学気相蒸着法、又は物理気相蒸着法により形成することを特徴とする請求項６に記載の銅膜配線の形成方法。
【請求項１１】
前記（ｈ）段階での前記銅膜及び前記第２銅膜シード膜の順次な除去は、スラリを用いた化学的機械的研磨工程により実行されることを特徴とする請求項６に記載の銅膜配線の形成方法。
【請求項１２】
前記化学的機械的研磨工程は、前記銅膜及び前記第２銅シード膜の研磨速度が少なくとも１００００Å／分以上になるようなスラリを用いて実行されることを特徴とする請求項１１に記載の銅膜配線の形成方法。
【請求項１３】
前記化学的機械的研磨工程は、０．１乃至２ｐｓｉの研磨圧力下で行い、ポリカーボキシレイト重合体を有するスラリを用いることを特徴とする請求項１１に記載の銅膜配線の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は銅膜の研磨方法及びこれを利用した銅膜配線の形成方法に関するものであり、より詳細には、スラリ（ｓｌｕｒｒｙ）を使用した化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）工程による銅膜の研磨方法及びこれを利用した銅膜配線の形成方法に関するものである。
【背景技術】
【０００２】
一般的に、コンピュータなどのような情報媒体の急速な普及によって半導体装置も飛躍的に発展している。その機能面において、半導体装置は高速で動作すると同時に大容量のストレージ容量（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｙ）を有することが要求される。これに伴い、半導体装置は集積度、信頼度及び応答速度などを向上させる方向に半導体技術は発展してきており、すなわち、半導体超微細加工技術（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ：ＭＥＭＳ）が発展してきている。
【０００３】
このような、高集積度の要求に相応するための一環として低い比抵抗を有して、アルミニウムよりエレクトロニック・マイグレーション（ｅｌｅｃｔｒｏｎｉｃ  ｍｉｇｒａｔｉｏｎ）がさらに低い銅を半導体装置の製造に採用している。すなわち、銅を金属配線またはインダクタなどの製造に使用しているものである。
【０００４】
銅配線は従来の乾式エッチングを通した工程の適用がむずかしい。そのために、銅は化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）による工程が適用されている。
【０００５】
化学的機械的研磨工程によって銅を配線として形成するための方法の例として米国特許に開示されているものがある（例えば、特許文献１及び２参照）。
特に、超微細加工技術として銅を使用したインダクタの製造方法の例として以下のようなものがある（特許文献３参照）。
【０００６】
前記特許文献３によれば、銅インダクタを製造するための犠牲膜としてフォトレジスト（ｐｈｏｔｏｒｅｓｉｓｔ）パターンを使用する。すなわち、このようなフォトレジストパターンを用いることによって銅インダクタはモールディング（ｍｏｌｄｉｎｇ）される。この時、銅膜は銅インダクタで形成するために数回にわたり化学的機械的研磨工程が実施される。
【０００７】
ここで、フォトレジストパターンは銅膜の化学的機械的研磨工程の研磨停止膜（ｐｏｌｉｓｈｉｎｇ  ｓｔｏｐ  ｌａｙｅｒ）として使われる。しかし、フォトレジストパターンは機械的に脆弱である。したがって、銅膜を化学的機械的研磨する時にフォトレジストパターンは相当なダメージを受ける。そのために、フォトレジストパターンが受けるダメージを減らすために研磨速度（ｐｏｌｉｓｈｉｎｇ  ｒａｔｅ）を低く調整するか、あるいは研磨圧力を低く調整する。しかし、研磨速度または研磨圧力を低く調整する場合には研磨時間が長くなる。そのような研磨時間の増加もフォトレジストパターンに影響をおよぼす可能性がある。
【０００８】
したがって、銅膜に対し化学的機械的研磨工程を簡単に実行できないために、従来の化学的機械的研磨工程を用いた銅膜のフォトレジストのパターニングをうまく実施できないことがしばしば発生する。従って、超微細加工技術を用いて高集積度を有する半導体素子を製造することが困難になっているという問題点があった。
【０００９】
【特許文献１】米国特許第６４２３６３７号明細書
【特許文献２】米国特許第６４７５９１４号明細書
【特許文献３】米国特許第６０８３８０２号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、本発明は上記従来の銅膜の研磨方法及びこれを利用した銅膜配線の形成方法における問題点に鑑みてなされたものであって、本発明の第１の目的は、銅膜の化学的機械的研磨工程で高い研磨速度の適用が可能な方法を提供することにある。
また、本発明の第２の目的は、高い研磨速度を有する化学的機械的研磨工程が可能な銅膜配線の形成方法を提供することにある。
また、本発明の第３の目的は、高い研磨速度を有する化学的機械的研磨工程が可能なインダクタのような銅膜配線の形成方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するためになされた本発明による銅膜の研磨方法は、（ａ）基板上に銅膜を形成する段階と、（ｂ）前記銅膜を銅膜の研磨速度が少なくとも１００００Å／分以上になるようなスラリを用いた化学的機械的研磨（ＣＭＰ）工程にて研磨する段階とを含むことを特徴とする。
【００１２】
また、上記目的を達成するためになされた本発明による銅膜配線の形成方法は、（ａ）基板上にトレンチを有する犠牲膜パターンを形成する段階と、（ｂ）前記トレンチの側壁と底面、及び前記犠牲膜パターン上に銅膜を連続的に形成する段階と、（ｃ）前記銅膜を銅膜の研磨速度が少なくとも１００００Å／分以上になるようなスラリを用いた化学的機械的研磨工程にて研磨し、前記犠牲膜パターンの表面を露出させる段階とを含むことを特徴とする。
【００１３】
また、上記目的を達成するためになされた本発明による銅膜配線の形成方法は、（ａ）基板上に第１トレンチを有する第１犠牲膜パターンを形成する段階と、（ｂ）前記第１トレンチの側壁と底面、及び前記第１犠牲膜パターン上に第１銅シード（ｓｅｅｄ）膜を連続的に形成する段階と、（ｃ）前記第１銅シード膜を第１銅シード膜の研磨速度が少なくとも１００００Å／分以上になるようなスラリを用いた化学的機械的研磨工程にて研磨し、前記第１犠牲膜パターンの表面を露出させる段階と、（ｄ）前記第１トレンチの底面に形成された第１銅シード膜の高さまで前記第１犠牲膜パターンを除去することにより前記第１トレンチに前記第１銅シード膜が充填されたトレンチ構造物を形成する段階と、（ｅ）前記トレンチ構造物を有する第１犠牲膜パターン上に前記トレンチ構造物の表面を露出させる第２トレンチを有する第２犠牲膜パターンを形成する段階と、（ｆ）前記第２トレンチの側壁と底面、及び前記第２犠牲膜パターン上に第２銅シード膜を連続的に形成する段階と、（ｇ）前記第２銅シード膜上に銅膜を連続的に形成する段階と、（ｈ）前記銅膜及び前記第２銅シード膜を順次に除去して、前記第２犠牲膜パターンの表面を露出させる段階とを含むことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、銅膜の化学的機械的研磨工程で速い研磨速度及び低い研磨圧力を工程条件として提供することができることにより銅膜を半導体素子の製造に積極的に活用できる効果がある。特に、超微細加工技術のインダクタなどのような素子の製造に本発明の方法を応用することにより素子の集積度を高めることができる効果がある。
【発明を実施するための最良の形態】
【００１５】
本発明においては、銅膜または銅シード膜の化学的機械的研磨工程で銅膜または銅シード膜の研磨速度が１００００Å／分未満である場合には化学的機械的研磨工程により露出される犠牲膜パターンが影響を受ける。したがって、本発明の化学的機械的研磨工程では銅膜または銅シード膜の研磨速度が少なくとも１００００Å／分以上であるスラリを使用する。より望ましくは、銅膜または銅シード膜の研磨速度が少なくとも１８０００Å／分以上であるスラリを使用する。
【００１６】
特に、研磨速度が少なくとも１００００Å／分以上であるスラリを使用することで低い研磨圧力の適用が可能である。ここでは、研磨圧力は０．１乃至２．０ｐｓｉであるものが望ましい。これは、研磨圧力が０．１ｐｓｉ未満である場合には研磨圧力があまり低くて研磨時間が長くなるためであり、研磨圧力が２．０ｐｓｉを超過する場合には研磨により露出される犠牲膜パターンが影響を受けるためである。
【００１７】
このように、銅膜または銅シード膜の研磨で上述のような研磨速度及び研磨圧力の適用が可能なのはポリカーボキシレイト重合体（ｐｏｌｙｃａｒｂｏｘｙｌａｔｅ  ｐｏｌｙｍｅｒ）を有するスラリを使用するためである。ここで、スラリはポリカーボキシレイト重合体またはポリカーボキシレイト重合体の混合物などを有することが望ましい。
【００１８】
ポリカーボキシレイト重合体を有する組成物に対する例は国際特許出願番号ＰＣＴ／ＵＳ１９９７／１７９４３号に開示されている。
【００１９】
銅膜配線の例としては電気的接続のための配線、又は銅インダクタと同じ手動素子などを挙げることができる。そして、犠牲膜パターンの例としては絶縁膜パターン又はフォトレジストパターンなどを挙げることができる。しかし、絶縁膜パターンを使用する場合、銅インダクタの製造時に問題点を有する。すなわち、銅インダクタで製造するために絶縁膜パターンを完全に除去する時に銅インダクタを損傷させるためである。そのために、犠牲膜パターンとしては銅インダクタにおよぼす損傷を減らすことができるフォトレジストパターンを使用することが望ましい。
【００２０】
そして、銅膜または銅シード膜は電気メッキ法、物理気相蒸着法（ＰＶＤ）または化学気相蒸着法（ＣＶＤ）等により形成することができる。
【００２１】
このように、本発明では銅膜を化学機械的研磨工程で研磨する時に、下部の犠牲膜パターンにおよぼす影響を減らすことができる。したがって、望みのパターンを有する銅膜配線の形成が可能となる。
【００２２】
次に、本発明に係る銅膜の研磨方法及びこれを利用した銅膜配線の形成方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
【実施例１】
【００２３】
図１及び図２は、本発明の第１の実施例による銅膜の研磨方法を説明するための断面図である。
図１を参照すると、基板１０上に銅膜１２を形成する。この時、銅膜１２は電気メッキ法または蒸着法（化学気相蒸着または物理気相蒸着）により形成され、約２０μｍの厚さを有するように形成する。
【００２４】
次に、図２を参照すると、銅膜１２を化学的機械的研磨工程にて研磨を実行する。この時、化学的機械的研磨工程はポリカーボキシレイト重合体を有するスラリを使用する。そして、研磨圧力は約１ｐｓｉになるように調整する。特に、スラリを使用することにより銅膜の研磨速度は約１８０００Å／分に調整される。
【００２５】
このように、銅膜の化学的機械的研磨工程では上述のような研磨速度及び研磨圧力の達成が可能であり、銅膜を効率的に研磨することができる。したがって、最近の高集積度を要求する超微細加工技術に本発明の研磨方法を積極的に応用できる。
【実施例２】
【００２６】
図３乃至図５は、本発明の第２の実施例による銅膜配線の形成方法を説明するための断面図である。
図３を参照すると、基板２０上にトレンチ（ｔｒｅｎｃｈ）２３を有する犠牲膜パターン２２としてフォトレジストパターンを形成する。具体的には、基板２０上にフォトレジスト膜を形成する。その後、露光工程を実施してトレンチ２３が形成される部分を定義する。続いて、現象工程を実施してトレンチ２３で定義された部分のフォトレジスト膜を除去する。これにより、基板２０上にトレンチ２３を有する犠牲膜パターン（フォトレジストパターン）２２が形成される。
【００２７】
次に、図４を参照すると、トレンチ２３の側壁と底面、及びフォトレジストパターン２２上に銅シード膜２４を連続的に形成する。この時、銅シード膜２４は電気メッキ法または蒸着法（化学気相蒸着または物理気相蒸着）で形成する。ここでは省略したが、チタニウム膜（Ｔｉ  ｌａｙｅｒ）、窒化チタニウム膜（ＴｉＮ  ｌａｙｅｒ）、又はこれらが順次に積層された多層膜などのような障壁金属（ｂａｒｒｉｅｒ  ｍｅｔａｌ）膜をトレンチ２３の側壁と底面、及びフォトレジストパターン２２上に連続的に形成した後、障壁金属膜上に銅膜を形成することもできる。
【００２８】
次に、図５を参照すると、フォトレジストパターン２２の表面が露出するように銅シード膜２４を研磨する。これにより、銅シード膜２４は銅膜配線２４ａとして形成される。すなわち、トレンチ２３の側壁と底面に銅膜配線２４ａが形成される。図５での銅シード膜２４の研磨は図２を参照して説明した銅膜の研磨方法と同じ方法で実施する。
【００２９】
図示しなかったが、銅シード膜２４を研磨した後、電気メッキなどのような薄膜積層方法でトレンチ２３に銅膜などを充填させることが望ましい。
【００３０】
このように、銅膜配線を形成するために銅膜を化学的機械的研磨工程にて研磨する時に所望の研磨速度及び研磨圧力の達成が可能であることにより望みのパターンを有する銅膜配線の形成が可能である。したがって、最近の高集積度を要求する超微細加工技術に本発明の銅膜配線の形成方法を積極的に応用することができる。
【００３１】
図示しなかったが、銅膜配線の高さを多様に調整することもできる。すなわち、銅膜の化学的機械的研磨工程でフォトレジストパターンの表面が露出された以後に、インシトゥ（ｉｎ−ｓｉｔｕ）でフォトレジストパターン及びトレンチの側壁の銅膜配線を共に研磨することにより銅膜配線の高さを調整することができる。また、溶剤を使用してフォトレジストパターンをエッチングする時にエッチング選択比（ｅｔｃｈｉｎｇ  ｓｅｌｅｃｔｉｖｉｔｙ）を利用してトレンチの側壁の銅膜配線を共にエッチングすることによりトレンチの底面のみに銅膜配線が形成されるようにすることもできる。
【実施例３】
【００３２】
図６乃至図１１は、本発明の第３の実施例による銅インダクタの形成方法を説明するための断面図である。
図６を参照すると、基板３０上に第１トレンチ３３を有する第１フォトレジストパターン３２を形成する。続いて、第１トレンチ３３の側壁と底面、及び第１フォトレジストパターン３２上に第１銅シード膜（図示せず）を形成する。そして、第１フォトレジストパターン３２の表面が露出するように第１銅シード膜を化学的機械的研磨工程にて研磨する。
【００３３】
ここで、第１フォトレジストパターン３２は、図３で説明した方法と同じ方法により形成され、第１銅シード膜は図４で説明した方法と同じ方法により形成され、第１銅シード膜の化学的機械的研磨工程は図５で説明した方法（図２を参照して説明した銅膜の研磨方法と同じ方法）と同じ方法により形成される。
【００３４】
これにより、第１トレンチ３３の側壁と底面には第１銅シード膜パターン３４が形成される。
【００３５】
次に、図７を参照すると、第１トレンチ３３の底面に形成された第１銅シード膜パターン３４の高さまで第１フォトレジストパターン３２及び第１トレンチ３３の側壁に形成された第１銅シード膜パターン３４を除去する。これにより、基板３０上には第１銅シード膜パターン３４が充填されたトレンチ構造物３４ａが形成される。
【００３６】
ここで、第１フォトレジストパターン３２及び第１トレンチ３３の側壁に形成された第１銅シード膜パターン３４は第１フォトレジストパターン３２の表面を露出させた後、インシトゥ（ｉｎ−ｓｉｔｕ）で第１フォトレジストパターン３２及び第１トレンチ３３側壁の第１銅シード膜パターン３４を共に研磨することにより除去することもでき、また、溶剤を使用して第１フォトレジストパターン３２をエッチングする場合、エッチング選択比を利用して第１トレンチ３３側壁の第１銅シード膜パターン３４を共にエッチングすることにより除去することもできる。
【００３７】
次に、図８及び図９を参照すると、トレンチ構造物３４ａを有する基板３０上に第２フォトレジスト膜３６を形成する。続いて、露光及び現象工程を実施して第２フォトレジスト膜３６を部分的に除去することによりトレンチ構造物３４ａの表面を露出させる第２トレンチ３７を形成する。これにより、基板３０上にはトレンチ構造物３４ａの表面を露出させる第２トレンチ３７を有する第２フォトレジストパターン３６ａが形成される。
【００３８】
次に、図１０を参照すると、第２トレンチ３７の側壁と底面及び前記第２フォトレジストパターン３６ａ上に第２銅シード膜３８を連続的に形成する。続いて、第２銅シード膜３８上に銅膜４０を形成する。ここで、第２銅シード膜３８は蒸着法（化学気相蒸着または物理気相蒸着）により形成し、銅膜４０は電気メッキ法により形成することが望ましい。これにより、第２トレンチ３７の側壁と底面、及び第２フォトレジストパターン３６ａ上に第２銅シード膜３８及び銅膜４０が順次に形成される。
【００３９】
次に、図１１を参照すると、第２フォトレジストパターン３６ａの表面が露出するように銅膜４０及び第２銅シード膜３８を順次に除去する。この除去は図５を参照して説明した方法と同じ方法の化学的機械的研磨工程により達成されることが望ましい。これにより、基板３０上の第２トレンチ３７の側壁と底面に第２銅シード膜パターン３８ａ及び銅膜パターン４０ａが形成される。
【００４０】
その結果、上述した方法にしたがって、トレンチ構造物３４ａ、第２銅シード膜パターン３８ａ及び銅膜パターン４０ａを有する銅インダクタを形成することができる。すなわち、銅インダクタの底（ｂｏｔｔｏｍ）電極とカラム（ｃｏｌｕｍｎ）電極を上述した方法により形成することができる。
【００４１】
ここで、化学的機械的研磨工程に対し、ポリカーボキシレイト重合体を有するスラリを用いて、研磨圧力を約１ｐｓｉになるように調整し、研磨速度を約１８０００Å／分に調整することにより第１フォトレジストパターン及び第２フォトレジストパターンにおよぼす化学的機械的研磨工程の影響を減らすことができる。このことにより、上述の方法に従えば、所望のパターンを有するインダクタを容易に形成することできる。
【００４２】
また、図示しなかったが、銅膜パターン４０ａにより形成されるトレンチ内に銅膜などを充填させる付加的な工程をさらに実行することもできる。ここで、銅膜の充填には電気メッキと同じ積層方法により実行されることが望ましい。
【実施例４】
【００４３】
図１２乃至図１６は本発明の第４の実施例による銅インダクタの形成方法を説明するための斜視図である。
【００４４】
本第４の実施例は、上述の第３の実施例を応用した銅インダクタの形成方法として、積層浮揚型（ｓｔａｃｋｅｄ  ｔｙｐｅ）インダクタの製造工程と同じ工程を利用してＣＭＯＳチップ上にＭＥＭＳ（超微細加工技術）銅インダクタを集積させる方法である。
【００４５】
図１２を参照すると、酸化膜５２を有する基板５０上に静電圧、接地、制御電圧及び出力のためのパッド５３を形成する。
【００４６】
次に、図１３を参照すると、パッド５３と連結されるインダクタの底電極５６を形成する。具体的には、第１トレンチを有する第１フォトレジストパターン５４を形成した後、第１トレンチ内に銅シード膜及び銅膜が充填されるように工程を進行する。この時、銅シード膜及び銅膜を形成した後、第１フォトレジストパターン５４の表面が露出するように研磨工程を実施する。ここで、研磨工程は第３の実施例の化学的機械的研磨工程と同じ方法により実施される。そうすることにより、上記研磨工程を実行する時、第１フォトレジストパターン５４が受ける損傷を減らすことができる。これにより、第１トレンチ内に銅シード膜及び銅膜が充填されたインダクタの底電極５６を容易に獲得することができる。
【００４７】
次に、図１４を参照すると、インダクタの底電極５６と部分的に連結するインダクタのカラム電極５８を形成する。具体的には、第２トレンチを有する第２フォトレジストパターン５５を形成した後、第２トレンチ内に銅シード膜及び銅膜が充填されるように工程を進行する。この時、銅シード膜及び銅膜を形成した後、第２フォトレジストパターン５５の表面が露出するように研磨工程を実施する。ここで、上記研磨工程は同様に第３の実施例の化学的機械的研磨工程と同じ方法により実施される。そうすることにより、上記研磨工程を実行する時、第２フォトレジストパターン５５が受ける損傷を減らすことができる。これにより、第２トレンチ内に銅シード膜及び銅膜が充填されたインダクタのカラム電極５８を容易に獲得することができる。
【００４８】
次に、図１５を参照すると、インダクタのカラム電極５８と部分的に連結するインダクタの上部電極６０を形成する。具体的には、第３トレンチを有する第３フォトレジストパターン５７を形成した後、第３トレンチ内に銅シード膜及び銅膜が充填されるように工程を進行する。この時、銅シード膜及び銅膜を形成した後、第３フォトレジストパターン５７の表面が露出するように研磨工程を実施する。ここで、研磨工程は同様に第３の実施例の化学的機械的研磨工程と同じ方法により実施される。そうすることにより、上記研磨工程を実行する時、第３フォトレジストパターン５５が受ける損傷を減らすことができる。これにより、第３トレンチ内に銅シード膜及び銅膜が充填されたインダクタの上部電極６０を容易に獲得することができる。
【００４９】
次に、図１６を参照すると、溶剤を使用して基板４０上に存在する第１、第２及び第３フォトレジストパターン５４、５５、５７を除去する。これにより、基板４０上には積層浮揚型（ｓｔａｃｋｅｄ  ｔｙｐｅ）の銅インダクタ１００が形成される。
【００５０】
ここで、インダクタは銅でなされるために低い比抵抗を有する。そのために、集積度に十分に寄与できる。このように、銅インダクタの形成が可能なのは、銅膜の研磨時に高い研磨速度及び低い研磨圧力を有する本発明の化学的機械的研磨工程を適用するためである。
【００５１】
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施例による銅膜の研磨方法を説明するための断面図である。
【図２】本発明の第１の実施例による銅膜の研磨方法を説明するための断面図である。
【図３】本発明の第２の実施例による銅膜配線の形成方法を説明するための断面図である。
【図４】本発明の第２の実施例による銅膜配線の形成方法を説明するための断面図である。
【図５】本発明の第２の実施例による銅膜配線の形成方法を説明するための断面図である。
【図６】本発明の第３の実施例による銅インダクタの形成方法を説明するための断面図である。
【図７】本発明の第３の実施例による銅インダクタの形成方法を説明するための断面図である。
【図８】本発明の第３の実施例による銅インダクタの形成方法を説明するための断面図である。
【図９】本発明の第３の実施例による銅インダクタの形成方法を説明するための断面図である。
【図１０】本発明の第３の実施例による銅インダクタの形成方法を説明するための断面図である。
【図１１】本発明の第３の実施例による銅インダクタの形成方法を説明するための断面図である。
【図１２】本発明の第４の実施例による銅インダクタの形成方法を説明するための斜視図である。
【図１３】本発明の第４の実施例による銅インダクタの形成方法を説明するための斜視図である。
【図１４】本発明の第４の実施例による銅インダクタの形成方法を説明するための斜視図である。
【図１５】本発明の第４の実施例による銅インダクタの形成方法を説明するための斜視図である。
【図１６】本発明の第４の実施例による銅インダクタの形成方法を説明するための斜視図である。
【符号の説明】
【００５３】
１０、２０、３０、５０    基板
１２        銅膜
２２        犠牲膜パターン（フォトレジストパターン）
２３        トレンチ
２４        銅シード膜
２４ａ      銅膜配線
３２、５４    第１フォトレジストパターン
３３        第１トレンチ
３４        第１銅シード膜パターン
３４ａ      トレンチ構造物
３６        第２フォトレジスト膜
３６ａ、５５    第２フォトレジストパターン
３７        第２トレンチ
３８        第２銅シード膜
３８ａ      第２銅シード膜パターン
４０        銅膜
４０ａ      銅膜パターン
５２        酸化膜
５３        パッド
５６        インダクタの底電極
５７        第３フォトレジストパターン
５８        インダクタのカラム電極
６０        インダクタの上部電極
【図１】
2005116995.tif 000003
【図２】
2005116995.tif 000004
【図３】
2005116995.tif 000005
【図４】
2005116995.tif 000006
【図５】
2005116995.tif 000007
【図６】
2005116995.tif 000008
【図７】
2005116995.tif 000009
【図８】
2005116995.tif 000010
【図９】
2005116995.tif 000011
【図１０】
2005116995.tif 000012
【図１１】
2005116995.tif 000013
【図１２】
2005116995.tif 000014
【図１３】
2005116995.tif 000015
【図１４】
2005116995.tif 000016
【図１５】
2005116995.tif 000017
【図１６】
2005116995.tif 000018