(57)【要約】【課題】負荷素子の電流−電圧特性の経時劣化を回路的に補正可能な画素回路を提供する。【解決手段】サンプリングトランジスタＴｒ１は、走査線ＷＳによって選択された時導通して信号線ＤＬから信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。ドライブトランジスタＴｒ２は、保持容量Ｃ１に保持された信号電位に応じて負荷素子ＥＬに通電する。ブートストラップ回路６は、負荷素子ＥＬに対する通電に伴って上昇するドライブトランジスタＴｒ２のソース電位Ｓの第１変化分△Ｖｅｌに応じて、ドライブトランジスタＴｒ２のゲートＧに印加される信号電位に第２変化分を加え、以って負荷素子ＥＬの電流−電圧特性の変動をドライブトランジスタＴｒ２のゲートＧにフィードバックする。ゲイン調整回路７は、第１変化分に対する第２変化分の比で規定されるブートストラップゲインを１に近づける様に、第２変化分を調整する。【選択図】図１０
2005189696.tif 000002
【特許請求の範囲】
【請求項１】
行状の走査線と列状の信号線とが交差する部分に各々配されており、
少くともサンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とからなり、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該負荷素子に通電する画素回路において、
ブートストラップ回路とゲイン調整回路とを備えており、
前記ブートストラップ回路は、該負荷素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第１変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第２変化分を加え、以って該負荷素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行ない、
前記ゲイン調整回路は、該第１変化分に対する第２変化分の比で規定されるブートストラップゲインを１に近づける様に、該第２変化分を調整することを特徴とする画素回路。
【請求項２】
前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、
前記負荷素子は、該ドライブトランジスタのソースに接続し、
前記ブートストラップ回路は、該保持容量の他端に接続したスイッチングトランジスタを含んでおり、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、ブートストラップ時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離すことを特徴とする請求項１記載の画素回路。
【請求項３】
前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第１トランジスタと、該第１トランジスタのゲートと該ドライブトランジスタのゲートとの間に接続された追加容量と、該追加容量及び該第１トランジスタのゲートに接続しサンプリング時導通して該第１トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第２トランジスタとからなることを特徴とする請求項２記載の画素回路。
【請求項４】
前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第１トランジスタと、該第１トランジスタのゲートと該ドライブトランジスタのソースとの間に接続された追加容量と、該追加容量及び該第１トランジスタのゲートに接続しサンプリング時導通して該第１トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第２トランジスタとからなることを特徴とする請求項２記載の画素回路。
【請求項５】
行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなる表示装置であって、
前記画素回路は、少くともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とからなり、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該発光素子に通電して表示を行い、
前記画素回路は、ブートストラップ回路とゲイン調整回路とを備えており、
前記ブートストラップ回路は、該発光素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第１変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第２変化分を加え、以って該発光素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行ない、
前記ゲイン調整回路は、該第１変化分に対する第２変化分の比で規定されるブートストラップゲインを１に近づける様に、該第２変化分を調整することを特徴とする表示装置。
【請求項６】
前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、
前記発光素子は、該ドライブトランジスタのソースに接続し、
前記ブートストラップ回路は、該保持容量の他端に接続したスイッチングトランジスタを含んでおり、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、ブートストラップ時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離すことを特徴とする請求項５記載の表示装置。
【請求項７】
前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第１トランジスタと、該第１トランジスタのゲートと該ドライブトランジスタのゲートとの間に接続された追加容量と、該追加容量及び該第１トランジスタのゲートに接続しサンプリング時導通して該第１トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第２トランジスタとからなることを特徴とする請求項６記載の表示装置。
【請求項８】
前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第１トランジスタと、該第１トランジスタのゲートと該ドライブトランジスタのソースとの間に接続された追加容量と、該追加容量及び該第１トランジスタのゲートに接続しサンプリング時導通して該第１トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第２トランジスタとからなることを特徴とする請求項６記載の表示装置。
【請求項９】
行状の走査線と列状の信号線とが交差する部分に各々配されており、少くともサンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とからなり、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該負荷素子に通電する画素回路の駆動方法において、
該負荷素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第１変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第２変化分を加え、以って該負荷素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ手順と、
該第１変化分に対する第２変化分の比で規定されるブートストラップゲインを１に近づける様に、該第２変化分を調整するゲイン調整手順とを行うことを特徴とする画素回路の駆動方法。
【請求項１０】
行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少くともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とからなり、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該発光素子に通電して表示を行なう表示装置の駆動方法において、
該発光素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第１変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第２変化分を加え、以って該発光素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ手順と、
該第１変化分に対する第２変化分の比で規定されるブートストラップゲインを１に近づける様に、該第２変化分を調整するゲイン調整手順とを行うことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した負荷素子を電流駆動する画素回路に関する。又この画素回路がマトリクス状に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬ発光素子などの負荷素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ，ＴＦＴ）によって制御するものである。
【特許文献１】ＵＳＰ５，６８４，３６５
【特許文献２】特開平８−２３４６８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、行状の走査線と列状の信号線とが交差する部分に各々配されている。各画素回路は、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと発光素子などの負荷素子とを含んでいる。サンプリングトランジスタは、そのゲートが走査線によって選択された時ソース／ドレイン間が導通して信号線から映像信号をサンプリングする。サンプリングされた信号は保持容量に書き込まれ保持される。ドライブトランジスタは、そのゲートが保持容量に接続され、ソースが発光素子などの負荷素子に接続している。ドライブトランジスタのゲートは、保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受ける。ドライブトランジスタはこの順バイアスに応じてソース／ドレイン間に電流を流し、発光素子に通電する。一般に発光素子の輝度は通電量に比例している。更にドライブトランジスタの通電量は保持容量に書き込まれた信号電位によって制御される。従って、発光素子は映像信号に応じた輝度で発光することになる。
【０００５】
ドライブトランジスタの動作特性は以下の式で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
このトランジスタ特性式において、Ｉｄｓはドレイン電流を表わしている。Ｖｇｓはソースを基準としてゲートに印加される電圧を表わしている。Ｖｔｈはトランジスタの閾電圧である。その他μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わし、Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて正側に大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。換言すると順バイアス（Ｖｇｓ）が閾電圧（Ｖｔｈ）を超えるとオン状態となる。逆にＶｇｓがＶｔｈを下回ると薄膜トランジスタはカットオフし、ドレイン電流Ｉｄｓは流れなくなる。
【０００６】
ところで、有機ＥＬ素子などの発光素子は、必ずしも電流−電圧特性が安定ではなく、経時的に劣化する傾向にある。この経時劣化によりドライブトランジスタの動作点が変動してしまい、同じ信号電圧をゲートに印加していてもそのソース電位が変動する。これは、ドライブトランジスタで構成される定電流源がソースフォロワ回路となっている為である。ソース電位が変動する為、結局ドライブトランジスタのゲート電圧Ｖｇｓは変化してしまい、ドレイン電流Ｉｄｓの値が変動する。これにより、発光素子に対する通電量が変化するので、発光輝度も変化することになる。この様に、発光素子の電流−電圧特性が劣化すると、ソースフォロワ回路では発光輝度が経時変化するという課題がある。
【課題を解決するための手段】
【０００７】
上述した従来の技術の課題に鑑み、本発明は発光素子など負荷素子の電流−電圧特性の経時劣化を回路的に補正可能な画素回路及び表示装置とこれらの駆動方法を提供することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち本発明は、行状の走査線と列状の信号線とが交差する部分に各々配されており、少くともサンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とからなり、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該負荷素子に通電する画素回路において、ブートストラップ回路とゲイン調整回路とを備えており、前記ブートストラップ回路は、該負荷素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第１変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第２変化分を加え、以って該負荷素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行ない、前記ゲイン調整回路は、該第１変化分に対する第２変化分の比で規定されるブートストラップゲインを１に近づける様に、該第２変化分を調整することを特徴とする。
【０００８】
好ましくは、前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、前記負荷素子は、該ドライブトランジスタのソースに接続し、前記ブートストラップ回路は、該保持容量の他端に接続したスイッチングトランジスタを含んでおり、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、ブートストラップ時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離す。この場合、前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第１トランジスタと、該第１トランジスタのゲートと該ドライブトランジスタのゲートとの間に接続された追加容量と、該追加容量及び該第１トランジスタのゲートに接続しサンプリング時導通して該第１トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第２トランジスタとからなる。或いは、前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第１トランジスタと、該第１トランジスタのゲートと該ドライブトランジスタのソースとの間に接続された追加容量と、該追加容量及び該第１トランジスタのゲートに接続しサンプリング時導通して該第１トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第２トランジスタとからなる。
【０００９】
又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなる表示装置であって、前記画素回路は、少くともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とからなり、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該発光素子に通電して表示を行い、前記画素回路は、ブートストラップ回路とゲイン調整回路とを備えており、前記ブートストラップ回路は、該発光素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第１変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第２変化分を加え、以って該発光素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行ない、前記ゲイン調整回路は、該第１変化分に対する第２変化分の比で規定されるブートストラップゲインを１に近づける様に、該第２変化分を調整することを特徴とする。
【００１０】
好ましくは、前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、前記発光素子は、該ドライブトランジスタのソースに接続し、前記ブートストラップ回路は、該保持容量の他端に接続したスイッチングトランジスタを含んでおり、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、ブートストラップ時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離す。この場合、前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第１トランジスタと、該第１トランジスタのゲートと該ドライブトランジスタのゲートとの間に接続された追加容量と、該追加容量及び該第１トランジスタのゲートに接続しサンプリング時導通して該第１トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第２トランジスタとからなる。或いは、前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第１トランジスタと、該第１トランジスタのゲートと該ドライブトランジスタのソースとの間に接続された追加容量と、該追加容量及び該第１トランジスタのゲートに接続しサンプリング時導通して該第１トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第２トランジスタとからなる。
【００１１】
又本発明は、行状の走査線と列状の信号線とが交差する部分に各々配されており、少くともサンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とからなり、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該負荷素子に通電する画素回路の駆動方法において、該負荷素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第１変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第２変化分を加え、以って該負荷素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ手順と、該第１変化分に対する第２変化分の比で規定されるブートストラップゲインを１に近づける様に、該第２変化分を調整するゲイン調整手順とを行うことを特徴とする。
【００１２】
又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少くともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とからなり、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該発光素子に通電して表示を行なう表示装置の駆動方法において、該発光素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第１変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第２変化分を加え、以って該発光素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ手順と、該第１変化分に対する第２変化分の比で規定されるブートストラップゲインを１に近づける様に、該第２変化分を調整するゲイン調整手順とを行うことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、画素回路にブートストラップ機能を組み込んでいる。このブートストラップ機能は、負荷素子に対する通電に伴って上昇するドライブトランジスタのソース電位変化分（第１変化分）に応じて、ドライブトランジスタのゲートに印加される信号電位に応分の変化分を加え（第２変化分）、以って負荷素子の電流−電圧特性の変動をドライブトランジスタのゲートにフィードバックしている。係るブートストラップ動作により、発光素子などの負荷素子を定電流駆動でき、電流−電圧特性の経時変化による輝度劣化を防ぐことが可能になる。更に本発明は、このブートストラップ機能に加えゲイン調整機能を組み込んでいる。これは、上述した第１変化分に対する第２変化分の比で規定されるブートストラップゲインを１に近づける様に、第２変化分を調整するものである。これにより負荷素子の電流−電圧特性の変動をほぼ正確にドライブトランジスタのゲートにフィードバックできるので、実際上完全に負荷素子の動作特性の経時劣化を回路的にキャンセルすることができる。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにする為、図１を参照してアクティブマトリクス表示装置及びこれに含まれる画素回路の一般的な構成を参考例として説明する。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路群とで構成されている。周辺の回路群は水平セレクタ２、ドライブスキャナ３、ライトスキャナ４などを含んでいる。
【００１５】
画素アレイ１は行状の走査線ＷＳと列状の信号線ＤＬと両者の交差する部分にマトリクス状に配列した画素回路５とで構成されている。信号線ＤＬは水平セレクタ２によって駆動される。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に別の走査線ＤＳも配線されており、これはドライブスキャナ３によって走査される。各画素回路５は、走査線ＷＳによって選択された時信号線ＤＬから信号をサンプリングする。更に走査線ＤＳによって選択された時、該サンプリングされた信号に応じて負荷素子を駆動する。この負荷素子は各画素回路５に形成された電流駆動型の発光素子などである。
【００１６】
図２は、図１に示した画素回路５の基本的な構成を示す参考図である。本画素回路５は、サンプリング用薄膜トランジスタ（サンプリングトランジスタＴｒ１）、ドライブ用薄膜トランジスタ（ドライブトランジスタＴｒ２）、スイッチング用薄膜トランジスタ（スイッチングトランジスタＴｒ３）、保持容量Ｃ１、負荷素子（有機ＥＬ発光素子）などで構成されている。
【００１７】
サンプリングトランジスタＴｒ１は走査線ＷＳによって選択された時導通し、信号線ＤＬから映像信号をサンプリングして保持容量Ｃ１に保持する。ドライブトランジスタＴｒ２は保持容量Ｃ１に保持された信号電位に応じて発光素子ＥＬに対する通電量を制御する。スイッチングトランジスタＴｒ３は走査線ＤＳによって制御され、発光素子ＥＬに対する通電をオン／オフする。すなわち、ドライブトランジスタＴｒ２は通電量に応じて発光素子ＥＬの発光輝度（明るさ）を制御する一方、スイッチングトランジスタＴｒ３は発光素子ＥＬの発光時間を制御している。これらの制御により、各画素回路５に含まれる発光素子ＥＬは映像信号に応じた輝度を呈し、画素アレイ１に所望の表示が映し出される。
【００１８】
図３は、図２に示した画素アレイ１及び画素回路５の動作説明に供するタイミングチャートである。１フィールド期間（１ｆ）の先頭で、１水平期間（１Ｈ）の間１行目の画素回路５に走査線ＷＳを介して選択パルスｗｓ［１］が印加され、サンプリングトランジスタＴｒ１が導通する。これにより信号線ＤＬから映像信号がサンプリングされ、保持容量Ｃ１に書き込まれる。保持容量Ｃ１の一端はドライブトランジスタＴｒ２のゲートに接続している。従って、映像信号が保持容量Ｃ１に書き込まれると、ドライブトランジスタＴｒ２のゲート電位が、書き込まれた信号電位に応じて上昇する。この時、他の走査線ＤＳを介してスイッチングトランジスタＴｒ３に選択パルスｄｓ［１］が印加される。この間発光素子ＥＬは発光を続ける。１フィールド期間１ｆの後半はｄｓ［１］がローレベルになるので発光素子ＥＬは非発光状態となる。パルスｄｓ［１］のデューティを調整することで、発光期間と非発光期間の割合を調整でき、所望の画面輝度が得られる。次の水平期間に移行すると、２行目の画素回路に対し、各走査線ＷＳ，ＤＳからそれぞれ走査用の信号パルスｗｓ［２］，ｄｓ［２］が印加される。
【００１９】
図４は、発光素子として画素回路５に組み込まれる有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示すグラフである。グラフにおいて、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、グラフに示す様に時間が経過すると劣化してしまう。図２に示した参考例の画素回路はドライブトランジスタがソースフォロワ構成となっており、ＥＬ素子のＩ−Ｖ特性の経時変化に対処できず、発光輝度の劣化が生じるという問題がある。
【００２０】
図５の（Ａ）は、初期状態におけるドライブトランジスタＴｒ２と発光素子ＥＬの動作点を示すグラフである。図において、縦軸はドライブトランジスタＴｒ２のドレイン・ソース間電圧Ｖｄｓを示し、縦軸はドレイン・ソース間電流Ｉｄｓを示している。図示する様に、ソース電位はドライブトランジスタＴｒ２と発光素子ＥＬとの動作点で決まり、その電圧値はゲート電圧によって異なる値を持つ。ドライブトランジスタＴｒ２は飽和領域で動作するので、動作点のソース電圧に対応したＶｇｓに関し、前述のトランジスタ特性式で規定された電流値の駆動電流Ｉｄｓを流す。
【００２１】
しかしながら発光素子ＥＬのＩ−Ｖ特性は図４に示した様に経時劣化する。図５の（Ｂ）に示す様に、この経時劣化により動作点が変化してしまい、同じゲート電圧を印加してもトランジスタのソース電圧は変化してしまう。これによりドライブトランジスタＴｒ２のゲート・ソース間電圧Ｖｇｓは変化してしまい、流れる電流値が変動する。同時に発光素子ＥＬに流れる電流値も変化する。この様に発光素子ＥＬのＩ−Ｖ特性が変化すると、図２に示した参考例のソースフォロワ構成の画素回路では、発光素子ＥＬの輝度が経時的に変化してしまうという問題がある。
【００２２】
図６は画素回路の他の参考例を表わしており、図２に示した先の参考例の問題点に対処したものである。理解を容易にする為、図２の参考例と対応する部分には対応する参照符号を付けてある。改良点は、スイッチングトランジスタＴｒ３の結線を代えたことであり、これによりブートストラップ機能を実現している。具体的には、スイッチングトランジスタＴｒ３のソースは接地され、ドレインはドライブトランジスタＴｒ２のソース（Ｓ）と保持容量Ｃ１の一方の電極とに接続され、ゲートには走査線ＤＳが接続している。尚保持容量Ｃ１の他方の電極はドライブトランジスタＴｒ２のゲート（Ｇ）に接続されている。
【００２３】
図７は、図６に示した画素回路５の動作説明に供するタイミングチャートである。フィールド期間１ｆのうち最初の水平期間１Ｈで、ライトスキャナ４から走査線ＷＳを介して１行目の画素回路５に選択パルスｗｓ［１］が送られる。尚［  ］の中の数字は、マトリクス配置された画素回路の行番号に対応している。選択パルスが印加されるとサンプリングトランジスタＴｒ１が導通し、信号線ＤＬから入力信号Ｖｉｎがサンプリングされ、保持容量Ｃ１に書き込まれる。この時スイッチングトランジスタＴｒ３にはドライブスキャナ３から走査線ＤＳを介して選択パルスｄｓ［１］が印加されており、オン状態となっている。従って保持容量Ｃ１の片方の電極並びにドライブトランジスタＴｒ２のソース（Ｓ）はＧＮＤレベルとなっている。このＧＮＤレベルを基準として保持容量Ｃ１に入力信号Ｖｉｎが書き込まれる為、ドライブトランジスタＴｒ２のゲート電位（Ｇ）はＶｉｎになる。
【００２４】
この後サンプリングトランジスタＴｒ１に対する選択パルスｗｓ［１］が解除され、続いてスイッチングトランジスタＴｒ３に対する選択パルスｄｓ［１］も解除される。これによりサンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ３はオフする。従ってドライブトランジスタＴｒ２のソース（Ｓ）はＧＮＤから切り離され、発光素子ＥＬのアノードに対する接続ノードとなる。
【００２５】
ドライブトランジスタＴｒ２は保持容量Ｃ１に保持された入力信号Ｖｉｎをゲートに受け、その値に応じてドレイン電流をＶｃｃ側からＧＮＤ側に向かって流す。この通電により発光素子ＥＬは発光を行なう。その際、発光素子ＥＬに対する通電により電圧降下が生じるが、その分だけソース電位（Ｓ）がＧＮＤ側からＶｃｃ側に向かって上昇する。図７のタイミングチャートではこの上昇分をΔVで表わしている。保持容量Ｃ１の一端はＴｒ２のソース（Ｓ）に接続され、他端はハイインピーダンスのゲート（Ｇ）に接続されている。従ってソース電位（Ｓ）がΔＶだけ上昇するとその分だけゲート電位（Ｇ）も持ち上がり、正味の入力信号Ｖｉｎはそのまま維持される。従って、発光素子ＥＬの電流−電圧特性に応じてソース電位（Ｓ）がΔＶだけ変動しても、常にゲート電圧Ｖｇｓ＝Ｖｉｎが成立し、ドレイン電流は一定に保たれる。すなわちドライブトランジスタＴｒ２はソースフォロワ構成であるにも関わらず、上述したブートストラップ機能により、発光素子ＥＬに対し定電流源として機能する。
【００２６】
この後選択パルスｄｓ［１］がハイレベルに復帰するとスイッチングトランジスタＴｒ３が導通し、発光素子ＥＬに供給されるべき電流はバイパスされるので非発光状態になる。この様にしてフィールド期間１ｆが終了すると、次のフィールド期間に入り、再びサンプリングトランジスタＴｒ１に選択パルスｗｓ［１］が印加され入力映像信号Ｖｉｎ＊のサンプリングが行なわれる。先のフィールド期間と今回のフィールド期間ではサンプリングされる映像信号のレベルが異なる場合があるので、これを区別する為入力映像信号Ｖｉｎに＊印を付してある。尚、この様な映像信号の書き込み及び発光動作は線順次（行単位）で行なわれる。この為画素の各行に対し選択パルスｗｓ［１］、ｗｓ［２］・・・が順次印加されることになる。同様に選択パルスｄｓ［１］、ｄｓ［２］・・・も順次印加されることになる。
【００２７】
以上の様に図６の画素回路に組み込まれたブートストラップ機能は、ドライブトランジスタＴｒ２がＮチャネル型であっても発光素子ＥＬを定電流駆動でき、発光素子ＥＬのＩ−Ｖ特性の経時変化による輝度劣化をある程度防ぐことができる。しかしながら、このブートストラップ機能は必ずしも完全ではなく、改良すべき点が残されている。これにつき図８を参照して詳細に説明する。尚、図８は図６に示した表示装置から１個の画素回路を取り出した模式的回路図である。図示の画素回路５は、まずトランジスタＴｒ３をオンしながら映像信号ＶｓｉｇをトランジスタＴｒ１で保持容量Ｃ１に書き込む（サンプリング動作）。ここでは保持容量Ｃ１に映像信号Ｖｓｉｇ電位が充電される。その後トランジスタＴｒ１とＴｒ３をオフする。すると保持容量Ｃ１に映像信号Ｖｓｉｇが充電されているので、ドライブトランジスタＴｒ２のゲート（Ｇ）／ソース（Ｓ）間にはＶｇｓとしてＶｓｉｇがかかり、前述のトランジスタ特性式で示される様なドレイン電流が流れ、発光素子ＥＬを通電する。この通電により発光素子ＥＬに電圧降下が生じ、この結果ノード（Ｓ）の電位がΔＶｅｌだけ上昇する。これに伴ってブートストラップ動作により、ノード（Ｇ）の電位もΔＶｅｌだけ上昇する。この結果、ノード（Ｇ）の電位は、Ｖｓｉｇ＋ΔＶｅｌとなり、ノード（Ｓ）の電位はＧＮＤ＋ΔＶｅｌになる。
【００２８】
しかしながら上述したブートストラップ動作は理想的な場合であり、実際にはノード（Ｇ）の電位は必ずしもブートストラップ動作でΔＶｅｌまで上昇することはない。これは、ドライブトランジスタＴｒ２のドレイン（Ｄ）が電源電位Ｖｃｃに接続され、寄生容量Ｃｄが存在する為である。この為、ノード（Ｇ）におけるブートストラップ動作での電位変化は、
ΔＶＧ＝（（Ｃ１／（Ｃ１＋Ｃｄ））×ΔＶｅｌ
となる。ここで、ΔＶＧ／ΔＶｅｌをブートストラップゲインと呼ぶことにする。寄生容量Ｃｄの存在で、このブートストラップゲインは１未満となってしまう。これにより発光素子のＩ−Ｖ特性の経時変化（エージングによるΔＶｅｌの変化）を完全に吸収することができなくなる。具体的には、ドライブトランジスタＴｒ２のＶｇｓがＶｓｉｇとならず、（ΔＶＧ／ΔＶｅｌ）×Ｖｓｉｇとなってしまう。つまり、エージングによる有機ＥＬ発光素子のＩ−Ｖ特性変化があると、ドライブトランジスタＴｒ２のＶｇｓ値がＶｓｉｇ値よりわずかに落ちてしまい、これに伴って発光素子ＥＬに流れる駆動電流も落ちてしまう。この寄生容量Ｃｄの存在を完全に消すことはできないが、ブートストラップゲインをより１に近づけることは信頼性上重要である。
【００２９】
図９は以上に説明した各ノードにおける電位変化をまとめた表図である。ノード（Ｇ）及びノード（Ｓ）に関し、サンプリング時とブートストラップ時のそれぞれで現われる電位を示している。ノード（Ｓ）に着目すると、サンプリング時には電位がＧＮＤ＝０となり、ブートストラップ時には発光素子内の電圧降下でΔＶｅｌだけ上昇する。一方ノード（Ｇ）はサンプリング時にＶｓｉｇとなり、ブートストラップ時には更にΔＶＧだけ上乗せされる。しかしながら、寄生容量Ｃｄの存在により、ΔＶＧはΔＶｅｌよりも若干小さく、ブートストラップゲインは１未満である。
【００３０】
図１０は本発明に係る画素回路の実施形態を示す回路図である。本実施形態は図８に示した画素回路の改良を目的としており、この為ブートストラップ機能に加えゲイン調整機能を組み込んでいる。本画素回路５は、行状の走査線ＷＳ，ＤＳと列状の信号線ＤＬとが交差する部分に配されており、少くともサンプリングトランジスタＴｒ１と保持容量Ｃ１とドライブトランジスタＴｒ２と負荷素子ＥＬとで構成されている。サンプリングトランジスタＴｒ１はゲートが走査線ＷＳによって選択された時ソース／ドレイン間が導通して、信号線ＤＬから映像信号Ｖｓｉｇをサンプリングし且つサンプリングした映像信号Ｖｓｉｇを保持容量Ｃ１に保持させる。ドライブトランジスタＴｒ２は、ゲート（Ｇ）が保持容量Ｃ１に保持された信号電位Ｖｓｉｇを受け、且つ信号電位Ｖｓｉｇに応じてソース（Ｓ）／ドレイン（Ｄ）間に流れる電流で負荷素子ＥＬに通電する。
【００３１】
特徴事項として本画素回路５はブートストラップ回路６とゲイン調整回路７とを備えている。ブートストラップ回路６は、負荷素子ＥＬに対する通電に伴って上昇するドライブトランジスタＴｒ２のソース（Ｓ）電位の第１変化分ΔＶｅｌに応じて、ドライブトランジスタＴｒ２のゲート（Ｇ）に印加される信号電位Ｖｓｉｇに第２変化分を加え、以って負荷素子ＥＬの電流−電圧特性の変動をドライブトランジスタＴｒ２のゲート（Ｇ）にフィードバックするブートストラップ動作を行なう。一方ゲイン調整回路７は、第１変化分ΔＶｅｌに対する第２変化分の比で規定されるブートストラップゲインを１に近づける様に、第２変化分を調整する。
【００３２】
具体的な構成を見ると、保持容量Ｃ１は一端がサンプリングトランジスタＴｒ１のソース及びドライブトランジスタＴｒ２のゲート（Ｇ）に接続し、他端がドライブトランジスタＴｒ２のソース（Ｓ）に接続している。負荷素子ＥＬはドライブトランジスタＴｒ２のソース（Ｓ）に接続している。ここでブートストラップ回路６は保持容量Ｃ１の他端に接続したスイッチングトランジスタＴｒ３を含んでおり、サンプリング時オンしてドライブトランジスタＴｒ２のソース（Ｓ）とともに保持容量Ｃ１の他端を接地電位Ｖｓｓに接続し、ブートストラップ時オフしてドライブトランジスタＴｒ２のソース（Ｓ）とともに保持容量Ｃ１の他端を接地電位Ｖｓｓから切り離す。ゲイン調整回路７は、トランジスタＴｒ４，Ｔｒ５と追加容量Ｃ２とで構成されている。トランジスタＴｒ４は、ドライブトランジスタＴｒ２のドレイン（Ｄ）と電源電位Ｖｃｃとの間に接続されている。追加容量Ｃ２は、トランジスタＴｒ４のゲート（Ｘ）とドライブトランジスタＴｒ２のゲート（Ｇ）との間に接続されている。トランジスタＴｒ５は追加容量Ｃ２及びトランジスタＴｒ４のゲート（Ｘ）に接続し、サンプリング時導通してトランジスタＴｒ４を常時オン状態とするに十分な電位Ｖｘを追加容量Ｃ２に書き込む。尚ドライブトランジスタＴｒ２のゲート（Ｇ）／（Ｓ）間電位をＶｇｓ１で表わし、ゲート（Ｇ）／ドレイン（Ｄ）間の寄生容量をＣｄで表わしてある。又トランジスタＴｒ４のゲート（Ｘ）／ソース（Ｄ）間の電位をＶｇｓ２で表わし、ゲート（Ｘ）／ドレイン（Ｖｃｃ）間の寄生容量をＣｘで表わしてある。
【００３３】
図１１は、図１０に示した本発明に係る画素回路の動作説明に供するタイミングチャートである。理解を容易にする為図７に示した参考例に係るタイミングチャートと対応する部分には対応する参照番号を付してある。図１１のタイミングチャートは、ドライブトランジスタのゲート電位（Ｇ）及びソース電位（Ｓ）に加えドレイン電位（Ｄ）の波形及びノード（Ｘ）の電位波形も挙げてある。動作であるがこのタイミングチャートに示す様に、ゲイン調整回路７のトランジスタＴｒ５はサンプリングトランジスタＴｒ１と同じ様にＷＳパルスで動作させる。つまりサンプリング動作時に、Ｘ点はＶｘの電位に保持される。ブートストラップ動作時には、更にＸ点はＶｘ電位からΔＶｘだけ上昇する。この時飽和領域で動作しているトランジスタＴｒ４のソースであるノード（Ｄ）は飽和領域で動作しているドライブトランジスタＴｒ２のドレイン（Ｄ）でもあるので、ノード（Ｄ）の電位はＸ点がΔＶｘだけ変化すると同様にΔＶｘだけ変化する（ソースフォロワ）。つまり、ドライブトランジスタＴｒ２のゲートであるノード（Ｇ）がブートストラップ動作でΔＶＧ変化すると同時に、ノード（Ｄ）がΔＶｘだけ変化する為、ドライブトランジスタＴｒ２のドレイン端寄生容量Ｃｄは電気的にほぼ見えなくなり、ブートストラップゲインが１に近づくことが分かる。
【００３４】
以上のブートストラップゲイン調整機能を式で表わすと、以下の数式１の様になる。数式１から明らかな様に、本画素回路のブートストラップゲインは、図８に示した参考例に係る画素回路に比べると、（１−（Ｃ１／（Ｃ１＋Ｃｄ））×ΔＶｘだけ上がることが分かる。
【数１】
2005189696.tif 000003
【００３５】
図１２は、本発明に係る画素回路の他の実施例を示す模式的な回路図である。基本的には、図１０に示した先の実施形態と類似しており、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、追加容量Ｃ２がトランジスタＴｒ４のゲート（Ｘ）とドライブトランジスタＴｒ２のソース（Ｓ）との間に接続されていることである。係る構成により、ノード（Ｘ）の電位は保持容量Ｃ１を介することなくドライブトランジスタＴｒ２のソース（Ｓ）の上昇に直接連動して上昇する。ブートストラップ時、ノードＸの電位上昇に伴ってドライブトランジスタＴｒ２のドレイン（Ｄ）電位が上昇する。すなわちドライブトランジスタＴｒ２のドレイン（Ｄ）はトランジスタＴｒ４のソースともなっているので、トランジスタＴｒ４のゲート（Ｘ）の電位上昇に応じノード（Ｄ）の電位が上昇することになる（ソースフォロワ）。この時ブートストラップ動作によってドライブトランジスタＴｒ２のゲート（Ｇ）電位も上昇する。この様にしてノード（Ｄ）とノード（Ｇ）との間の電位差が一定に保たれる為、両ノードの間に介在する寄生容量Ｃｄは回路的に見えなくなる。よってブートストラップゲインが１に近づくことが分かる。
【００３６】
係るブートストラップゲイン調整機能は以下の数式２によって表わされる。数式２により本画素回路のブートストラップゲインが、図８に示した参考例に係る画素回路よりも、（１−（Ｃ１／（Ｃ１＋Ｃｄ））×ΔＶｘだけ上がることが分かる。
【数２】
2005189696.tif 000004
【図面の簡単な説明】
【００３７】
【図１】アクティブマトリクス表示装置及び画素回路の一般的な構成を示すブロック図である。
【図２】画素回路の参考例を示す回路図である。
【図３】図２に示した画素回路の動作説明に供するタイミングチャートである。
【図４】有機ＥＬ素子のＩ−Ｖ特性の経時変化を示すグラフである。
【図５】ドライブトランジスタと有機ＥＬ素子の動作点の経時変化を示すグラフである。
【図６】画素回路の他の参考例を示す回路図である。
【図７】図６に示した画素回路の動作説明に供するタイミングチャートである。
【図８】参考例に係る画素回路を示す回路図である。
【図９】図８に示した画素回路の各ノードにおける電位変化を挙げた表図である。
【図１０】本発明に係る画素回路の実施形態を示す回路図である。
【図１１】図１０に示した画素回路の動作説明に供するタイミングチャートである。
【図１２】本発明に係る画素回路の他の実施形態を示す回路図である。
【符号の説明】
【００３８】
１・・・画素アレイ、２・・・水平セレクタ、３・・・ドライブスキャナ、４・・・ライトスキャナ、５・・・画素回路、６・・・ブートストラップ回路、７・・・ゲイン調整回路
【図１】
2005189696.tif 000005
【図２】
2005189696.tif 000006
【図３】
2005189696.tif 000007
【図４】
2005189696.tif 000008
【図５】
2005189696.tif 000009
【図６】
2005189696.tif 000010
【図７】
2005189696.tif 000011
【図８】
2005189696.tif 000012
【図９】
2005189696.tif 000013
【図１０】
2005189696.tif 000014
【図１１】
2005189696.tif 000015
【図１２】
2005189696.tif 000016