(57)【要約】【課題】スピーカ等の負荷をＬＣフィルタを介在することなくＤ級増幅器のドライバ部に直接接続可能にするオーディオ信号増幅方法および装置を提供すること。【解決手段】デジタルオーディオ音源等からのデジタルオーディオデータをΔΣ変換器３１により圧縮された出力データを、ローパスフィルタ３２を介してパルス幅変調器３３に入力し、更に遅延素子３４を介してドライバ制御回路３５でドライバ部３６を制御する。このドライバ部３５のＰ出力およびＮ出力で負荷であるスピーカ３７を直接駆動する。【選択図】図１
2005223667.tif 000002
【特許請求の範囲】
【請求項１】
入力されるデジタルオーディオデータを圧縮変換するΔΣ変換器の出力をパルス幅変調器でパルス幅変調し、ドライバ制御回路で制御されるブリッジ状のドライバ部によりスピーカ等の負荷を駆動するオーディオ信号増幅方法において、
前記ΔΣ変換器により圧縮変換されたデジタルオーディオデータを前記パルス幅変調器に入力する前に可聴周波数帯域外のノイズを除去し、前記ドライバ部により前記負荷を直接駆動することを特徴とするオーディオ信号増幅方法。
【請求項２】
前記パルス幅変調器で生じたノイズを、前記ドライバ制御回路に入力される前に除去することを特徴とする請求項１に記載のオーディオ信号増幅方法。
【請求項３】
Ｍビットのデジタルオーディオ入力データをＮビットのオーディオ出力データに圧縮変換するΔΣ変換器、該ΔΣ変換器の出力データをパルス幅変調するパルス幅変調器、該パルス幅変調器の１ビット出力によりブリッジ状のドライバ部を制御するドライバ制御回路を含み、前記ドライバ部によりスピーカ等の負荷を駆動するオーディオ信号増幅装置において、
前記ΔΣ変換器の出力側に接続されタローパスフィルタを設け、前記ΔΣ変換器からのＮビットの出力データをＬビットの出力データにすることを特徴とするオーディオ信号増幅装置。
【請求項４】
前記パルス幅変調器および前記ドライバ制御回路間に遅延素子を設けることを特徴とする請求項３に記載のオーディオ信号増幅装置。
【請求項５】
前記遅延素子は、前記パルス幅変調回路からの２系統出力のうちの片側のみに挿入されることを特徴とする請求項４に記載のオーディオ信号増幅装置。
【請求項６】
前記遅延素子はＺ−nであり、nはサンプリング周波数の逆数を１とし、任意の整数に設定されることを特徴とする請求項４又は５に記載のオーディオ信号増幅装置。
【請求項７】
前記遅延素子は、Ｄ型フリップフロップ回路であることを特徴とする請求項４、５又は６に記載のオーディオ信号増幅装置。
【請求項８】
前記ローパスフィルタは、前記ΔΣ変換器で発生した可聴帯域外のノイズを除去することを特徴とする請求項３乃至７の何れかに記載のオーディオ信号増幅装置。
【請求項９】
前記ローパスフィルタは、縦続接続された複数の遅延素子、該各遅延素子の出力を予め設定されたフィルタ係数で順次加算する複数の加算器により構成されることを特徴とする請求項３乃至８の何れかに記載のオーディオ信号増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はオーディオ信号増幅方法および装置に関し、特にデジタルオーディオ信号をパワー又は電力増幅してスピーカ等の負荷を駆動するデジタルオーディオ信号増幅方法および装置に関する。
【背景技術】
【０００２】
オーディオ信号は、例えばＡＭ／ＦＭラジオ、ＣＤ（コンパクトディスク）、ＭＤ（ミニディスク）又はＤＶＤ（デジタル多用途ディスク）等の録音されたデジタル音源、オーディオ磁気テープ（又はカセットテープ）等の録音されたアナログ音源又はカラオケ等のマイク等を含む多くの音源から供給される。ユーザは、これら各種音源からのオーディオ信号を、適宜選択してオーディオシステム等が備える増幅手段で増幅して、負荷であるスピーカ、ヘッドホン又はイヤホン等の電気―音響変換器を駆動して聴くのが一般的である。
【０００３】
上述する如き各種音源からのオーディオ信号を増幅する増幅手段には、種々の増幅器（又は増幅回路）が提案されている。しかし、ブリッジ状に接続された例えば４個のスイッチングトランジスタにより構成されたＤ級（又はクラスＤ）増幅器が高効率、即ち低消費電力であるので注目され、各種オーディオシステム等で広く採用されている。
【０００４】
斯かるＤ級増幅器を使用してオーディオ信号を増幅する従来技術は、各種文献に開示されている。積分器、比較器およびスイッチング増幅器を使用するスタートアップノイズを低減するサイレントスタートＤ級増幅器が開示されている（例えば、特許文献１参照。）。図５および図６を参照して、上記特許文献１に開示される従来のＤ級増幅器の構成および動作を簡単に説明する。このＤ級増幅器１０は、積分器／加算器１２、ブリッジドライバ１４、三角波発生器ＯＳＣ、ブリッジドライバ１４により駆動されるブリッジ回路１６、ブリッジ回路１６にＬＣ（インダクタおよびコンデンサ）を含むローパスフィルタ（低域通過フィルタ）ＬＰＦを介して接続されたスピーカＳＰおよびブリッジ回路の両端電圧差を増幅して積分器／加算器１２に帰還する差動増幅器Ａ２を含む帰還回路１８により構成されている。
【０００５】
Ｄ級増幅器１０の積分器／加算器１２は、演算増幅器（ＯＰアンプ）Ａ１、入力抵抗Ｒ２、演算増幅器Ａ１の出力端および反転入力端間に接続された帰還コンデンサＣ１、このコンデンサＣ１に対して並列接続された抵抗Ｒ３およびスイッチＳ１の直列回路により構成されている。演算増幅器Ａ１の非反転入力端には、基準電圧が印加されている。積分器／加算器１２は、スイッチＳ１がＯＦＦのとき積分器となり、スイッチＳ１がＯＮのとき加算器となる。ブリッジドライバ１４は、この積分器１２の出力端に一方の（非反転）入力端が接続され、他端（反転入力端）に三角波発生器ＯＳＣから発生される三角波が印加されている比較器１４Ａおよびこの比較の出力側に接続されたロジック回路１４Ｂにより構成される。ブリッジ回路１６は、ＭＯＳトランジスタ等の４個のトランジスタ（又はスイッチング素子）Ｑ１〜Ｑ４により構成される。Ｑ１−Ｑ２は、電源と基準電位源（又は接地電位）間に直列接続されている。同様に、Ｑ３−Ｑ４も、電源と基準電位源間に直列接続されている。これら直列接続されたトランジスタＱ１−Ｑ２の接続点およびトランジスタＱ３−Ｑ４の接続点が、ブリッジ回路１６の１対の出力端であり、上述したローパスフィルタＬＰＦを介してスピーカＳＰの両端に接続されると共に帰還回路１８の差動増幅器Ａ２の両入力端に接続されている。そして、差動増幅器Ａ２の出力端は、出力抵抗を介して積分器１２の演算増幅器Ａ１の反転入力端に接続されている。
【０００６】
図５に示す構成のＤ級増幅器１０の動作を、図６の動作波形図を参照して簡単に説明する。積分器／加算器１２の入力抵抗Ｒ２の入力端に入力されるオーディオ入力信号と帰還回路１８との差が、図７中の誤差信号Ａ１として、積分器／加算器１２で積分される。この積分値を三角波発生器ＯＳＣが発生する三角波Ａ２とブリッジドライバ１４の比較器１４Ａにて比較し、図６中に示すパルス幅が変調された変調波出力Ａ３を得る。この変調波出力Ａ３に応じてロジック回路１４Ｂがブリッジ回路１６のトランジスタＱ１とＱ４をＯＮ（Ｑ２とＱ３はＯＦＦ）又はトランジスタＱ２とＱ３をＯＮ（Ｑ１とＱ４をＯＦＦ）に駆動する。これにより、ローパスフィルタＬＰＦを介してスピーカＳＰに一方向又は逆方向に駆動電流を流す。スピーカＳＰに駆動電流を流す期間および方向は、変調器出力信号（パルス）のＯＮ−ＯＦＦ比が５０％以上か以下かに応じて、ロジック回路１４Ｂにより制御される。また、電源投入時には、スイッチＳ１を操作して、積分器／加算器１２を、加算器モード又は積分器モードに切り換えることにより、スタートノイズを排除又は抑圧して円滑なスタートアップを実現している。このＤ級増幅器１０により、ブリッジ回路１６の４個のトランジスタＱ１〜Ｑ４のうち、トランジスタＱ１とＱ２又はトランジスタＱ３とＱ４が同時に能動（ＯＮ）状態に駆動されることはないので、高電力効率で信号を増幅することが可能である。
【０００７】
しかし、スピーカＳＰの前段に設けられるＬＣフィルタ（ローパスフィルタ）ＬＰＦは、トランジスタ等の能動素子又はＩＣデバイス（半導体集積回路）に比較してかさばるので、大きな空間を占有し、小型電子機器、例えば補聴器等の出力増幅器には好ましくない。また、ＬＣフィルタ、特にインダクタは抵抗成分を含むので、これによる消費電力が大きく、増幅器の電力効率が低下することとなる。
【０００８】
従って、斯かるスピーカの前段に接続されるＬＣフィルタを排除するのが好ましい。そこで、積分増幅器の後段に２個のコンパレータ（比較器）を使用して、一方のコンパレータは積分増幅器出力を直接、他方のコンパレータには積分増幅器の出力を反転増幅器で反転した信号をそれぞれ三角波と比較するよう構成した、デュアルコンパレータＰＷＭ（パルス幅変調）方式の増幅器が開示されている（例えば、特許公報２参照。）。
【０００９】
最近のオーディオ機器では、その音源が、ＣＤ、ＭＤ又はＤＶＤの如く、デジタル信号源が中心となっている。そこで、ＦＭ／ＡＭラジオのからのオーディオ信号をアナログ・デジタル変換器（ＡＤＣ）でデジタル化して、デジタルオーディオ信号をＩＣ化されたデジタル信号プロセッサで処理してＤ級増幅器で増幅する信号増幅方法および装置が要求される。
【００１０】
斯かるデジタルオーディオ信号を上述の如きブリッジ状に接続された４個のスイッチング素子を含むＤ級増幅器で増幅するデジタルアンプが開示されている（例えば、特許文献３参照。）。図７のブロック図に示す如く、斯かるデジタルアンプ２０は、入力されるＭビットのデジタルオーディオデータをＮビットのデジタルオーディオデータに変換（又はデータ圧縮）するΔΣ変換器２１、ＰＷＭ変調器（パルス幅変調器）２２、ドライバ制御回路２３およびドライバ部２４を備え、ドライバ部２４の出力でローパスフィルタＬＰＦ２５を介してスピーカ２６を駆動する。
【００１１】
図７に示すデジタルアンプ２０において、ΔΣ変換器２１に入力されるデジタルオーディオデータは、１６ビット以上の高分解能を有する。このデジタルオーディオデータをΔΣ変換器２１によりＮビット（Ｎは、一般に１〜６ビット）に変換圧縮する。更に、このＮビットのデータをＰＷＭ変調器２２により１ビットにデータのビット数を低減する。１ビットになったＰＷＭ変調器２２からのデータをドライバ制御回路２３に入力し、ドライバ部２４のスイッチング素子（例えばトランジスタ）を駆動する。
【００１２】
【特許文献１】特開平１０−６５４５５号公報（第４頁、第３図、第４図）
【特許文献２】特開平１０−１２６１７０号公報（第４−５頁、第３図）
【特許文献３】特開平７−１５２４８号公報（第２−３頁、第４図）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述の如く、例えば１６ビットの高分解能のデジタルオーディオデータをΔΣ変換器２１にてＮビットに圧縮変換した結果、入力信号成分に加えて、可聴周波数帯域外にΔΣ変換固有のノイズシェーピング成分、ＰＷＭのキャリア成分およびその周辺の信号成分を発生する。このノイズを除去するために、上述の特許文献３に開示する如き従来のデジタルアンプでは、スピーカの前段にＬＣフィルタ（ローパスフィルタ）が不可欠であった。このＬＣフィルタは、かさばると共に大電流が流れるスピーカの前段では、上述の如く抵抗成分による電力消費が大きく、高効率化を困難にするという課題がある。
【００１４】
本発明は、従来のデジタルアンプの、上述した課題に鑑みなされたものであり、デジタルオーディオデータを、ブリッジ回路の出力端にＬＣフィルタを接続することなく直接負荷であるスピーカ等を接続して駆動可能にするオーディオ信号増幅方法および装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明のオーディオ信号増幅方法は、入力されるデジタルオーディオデータを圧縮変換するΔΣ変換器の出力をパルス幅変調器でパルス幅変調し、ドライバ制御回路で制御されるブリッジ状のドライバ部によりスピーカ等の負荷を駆動する増幅方法であって、ΔΣ変換器により圧縮変換されたデジタルオーディオデータをパルス幅変調器に入力する前に可聴周波数帯域外のノイズを除去し、ドライバ部により負荷を直接駆動することを特徴とする。本発明の好適実施例によると、パルス幅変調で生じたノイズを、ドライバ制御回路に入力される前に除去する。
【００１６】
また、本発明のオーディオ信号増幅装置は、ＭビットのデジタルオーディオデータをＮビットのオーディオ出力データに圧縮変換するΔΣ変換器、このΔΣ変換器の出力データをパルス幅変調するパルス幅変調器、このパルス幅変調器の１ビット出力によりブリッジ状のドライバ部を制御するドライバ制御回路を含み、ドライバ部によりスピーカ等の負荷を駆動する増幅装置であって、ΔΣ変換器の出力側に接続されたローパスフィルタを設け、ΔΣ変換器からのＮビットの出力データをＬビットの出力データとすることを特徴とする。本発明の好適実施例によると、パルス幅変調器およびドライバ駆動回路間に遅延素子が設けられる。遅延素子は、パルス幅変調器からの２系統出力のうち片側のみに挿入される。遅延素子はＺ−nであり、nはサンプリング周波数の逆数を１とし、任意の整数に設定される。遅延素子は、Ｄ型フリップフロップ回路で構成される。ローパスフィルタは、ΔΣ変換器で発生した可聴周波数帯域外のノイズを除去する。ローパスフィルタは、縦続接続された複数の遅延素子、各遅延素子の出力を予め設定されたフィルタ係数で順次加算する複数の加算器で構成される。
【発明の効果】
【００１７】
本発明によるオーディオ信号増幅方法および装置によると、ドライバ部に負荷であるスピーカ等を直接（即ち、ＬＣフィルタ等のローパスフィルタを介することなく）接続することが可能である。従って、大きな空間を占有するインダクタが不要になり小型化が可能であるので、例えば補聴器の如く、小型軽量化が必須である用途の出力段増幅器に好適である。また、不可避的に抵抗成分を含むインダクタの使用を排除するので、電力効率を抑えることができ、特にバッテリ駆動型の携帯電子機器においては、内蔵バッテリの動作時間を長くすることが可能であるという実用上の顕著な効果が得られる。
【実施例１】
【００１８】
以下、本発明によるオーディオ信号増幅方法および装置の好適実施例の構成および動作を、添付図面を参照して詳細に説明する。
【００１９】
先ず、図１は、本発明によるオーディオ信号増幅装置の好適実施例の基本構成を示すブロック図である。このオーディオ信号増幅装置３０は、縦続接続されたΔΣ変換器３１、ローパスフィルタ３２、パルス幅変調器（ＰＷＭ）３３、遅延素子３４、ドライバ制御回路３５およびドライバ部３６により構成される。このドライバ部３６には、負荷であるスピーカ３７が直接接続される。
【００２０】
ここで、ΔΣ変換器３１に入力されるデジタルオーディオデータは、例えばＣＤ、ＭＤ又はＤＶＤ等のデジタル音源からの又はＦＭ／ＡＭラジオや磁気テープ再生装置等からのアナログオーディオ信号をアナログ・デジタル変換器によりデジタル化したデジタルオーディオデータである。このデジタルオーディオデータは、例えば１６ビットであるＭビットの高分解能のデータである。ΔΣ変換器３１は、このＭビットのオーディオデータを、Ｎ（ここで、Ｎ＜Ｍ）ビットのオーディオデータに圧縮変換する。ΔΣ変換器３１は、例えば市販されている周知のデバイスでもよいので、ここではその詳細構成および動作を省略する。
【００２１】
ローパスフィルタ３２は、上述した従来技術のＬＣフィルタによるローパスフィルタと同様特性を有するフィルタであり、ΔΣ変換器３１により発生した可聴周波数帯域外のノイズを除去する。このローパスフィルタは、周知のローパスフィルタ、例えばＦＩＲフィルタで構成可能である。また、ドライバ制御回路３５は、周知のロジック回路であり、例えば４個のＭＯＳトランジスタで構成される周知のブリッジ状のドライバ部３６を駆動する。パルス幅変調器３３、ドライバ制御回路３５およびドライバ部３６は、何れも周知構成のものでよいので、ここで詳細な説明は省略する。
【００２２】
図２は、ローパスフィルタ３２の具体例の構成を示すブロック図である。この具体例のローパスフィルタ３２は、縦続接続された複数の遅延素子（Ｚ−１）３２１、それらの遅延素子３２１の出力を、フィルタ係数回路３２２を介して順次加算する複数の加算器３２３により構成される。これら複数の遅延素子３２１は、ΔΣ変換器３１のサンプリング周波数の逆数であり、例えばＤ型フリップフロップ回路（Ｄ−Ｆ／Ｆ）により構成される。フィルタ係数回路３２２のフィルタ係数Ｃ０、Ｃ１、Ｃ２、・・・、Ｃｎは、それぞれ例えば１でもよい。このローパスフィルタ３２のフィルタ係数とフィルタ次数は、用途に応じて自由に設定可能である。
【００２３】
また、図１に示すオーディオ信号増幅装置３０において、遅延素子（Ｚーn）３４は、パルス幅変調器３３で発生した帯域外の周波数成分を除去するために、パルス幅変調器３３の２系統の出力のうち片側に挿入される。ここで、nは任意の値であり、例えばＺ−１の場合には、サンプリング周波数の逆数時間の遅延となる。
【００２４】
次に、遅延素子３４をパルス幅変調器３３およびドライバ制御回路３５間に挿入することによる作用について説明する。通常スピーカ等の負荷３７に印加される信号は、パルス幅変調器３３のプラス側出力をＰＷＭ＿Ｐとし、パルス幅変調器３３の−側出力をＰＷＭ＿Ｍとすると、次式（１）で与えられる。
スピーカの信号＝ＰＷＭ＿Ｐ−ＰＷＭ＿Ｍ・・・・（式１）
ここで、ＰＷＭ＿Ｐ＝−ＰＷＭ＿Ｍの場合には、上述した（式１）は、次の（式２）となる。
スピーカの信号＝ＰＷＭ＿Ｐ＋ＰＷＭ＿Ｐ・・・・（式２）
【００２５】
次に、図１に示す如く、ＰＷＭ＿Ｍ側に上述した遅延素子（Ｚ―n）３４が挿入された場合には、スピーカの信号は、次の（式３）で与えられる。
スピーカの信号＝ＰＷＭ＿Ｐ−ＰＷＭ＿Ｍ＊Ｚ―n・・・・（式３）
上記（式３）をＰＷＭ＿Ｐで纏めると、次の（式４）で与えられる。
スピーカの信号＝ＰＷＭ＿Ｐ＋ＰＷＭ＿Ｐ＊Ｚ-n＝（１＋Ｚ-n）＊ＰＷＭ＿Ｐ・・・・（式４）
ここで、(1+Ｚ−ｎ)は、一般的なコサインフィルタであり、ローパスフィルタの周波数特性を有する。nを任意のちに調整することにより、パルス幅変調器３３の固有周波数成分を減衰させることが可能である。
【００２６】
上述の如く、ローパスフィルタ３２および遅延素子（ローパスフィルタ）３４を２箇所に挿入することにより、高効率且つ負荷にＬＣフィルタを使用することなく、図３に示す如く４個のスイッチング素子であるトランジスタを使用するブリッジ回路３５の出力を直接負荷３７に供給することが可能になる。尚、図１に示す好適実施例のオーディオ信号増幅装置３０では、ローパスフィルタ３２および遅延素子３５の両方を使用しているが、何れか一方を省略しても、完全ではなくとも、用途に応じては実用可能である。
【００２７】
次に、図３および図４を参照して、本発明によるオーディオ信号増幅方法および装置の具体例を説明する。ΔΣ変換器３１のオーディオ入力データのビット数を１６ビットとし、ΔΣ変換器３１により１ビットにデータを圧縮する。この１ビットに圧縮されたデータをローパスフィルタ３２に入力する。簡単のために、図２に示す各フィルタ係数回路３２２の係数Ｃ０〜Ｃnを全て１．０に設定する。このフィルタ特性は、一般にコサインフィルタ又は櫛形フィルタと呼ばれる。このフィルタのタップ数を４にする。ΔΣ変換器３１から出力される１ビットのデータは、このフィルタを通過することにより多値化される。具体的には、０、１、２、３又は４の５つの値である。５値化されたデータをパルス幅変調器３３に入力して１ビットのデータに変換し、ドライバ部３６を駆動する。
【００２８】
図３は、上述したオーディ信号増幅装置３０の一部であるドライバ部３６およびそのＰ出力およびＮ出力が直接接続された負荷であるスピーカ３７を示す。そして、図４は、上述した具体例において、図３に示すドライバ部３６のＰ出力（図４（Ａ）参照）、Ｎ出力（図４（Ｂ）参照）および負荷であるスピーカ３７の駆動出力（Ｐ出力―Ｎ出力）を示すタイミングチャートである。
【００２９】
以上、本発明によるオーディオ信号増幅方法および装置の好適実施例の構成および動作を詳述した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。上述の如く、本発明によるとスピーカに直接接続されるＬＣフィルタ（ローパスフィルタ）を使用する必要がなくなる。しかし、小型化および／又は低消費電力が必須でない用途では、スピーカに直接接続されるＬＣフィルタ等のローパスフィルタを使用してノイズ特性を一層改善することも可能である。
【図面の簡単な説明】
【００３０】
【図１】本発明によるオーディオ信号増幅装置の好適実施例の基本構成を示すブロック図である。
【図２】図１中のローパスフィルタの具体例の構成を示すブロック図である。
【図３】本発明によるオーディオ信号増幅装置の出力部分のブロック図である。
【図４】本発明の具体例におけるタイミングチャートを示し、（Ａ）は図４中のドライバ部からのＰ出力、（Ｂ）はＮ出力および（Ｃ）は負荷を駆動する出力信号を示す。
【図５】アナログオーディオ信号のＤ級増幅器の従来例を示す回路図である。
【図６】図５に示すＤ級増幅器の動作説明図である。
【図７】デジタルオーディオデータのＤ級増幅器の従来例のブロック図である。
【符号の説明】
【００３１】
３０  オーディオ信号増幅装置
３１  ΔΣ変換器
３２  ローパスフィルタ
３３  パルス幅変調器（ＰＷＭ）
３４  遅延素子
３５  ドライバ駆動回路
３６  ドライバ部
３７  スピーカ（負荷）
【図１】
2005223667.tif 000003
【図２】
2005223667.tif 000004
【図３】
2005223667.tif 000005
【図４】
2005223667.tif 000006
【図５】
2005223667.tif 000007
【図６】
2005223667.tif 000008
【図７】
2005223667.tif 000009