(57)【要約】    【課題】  映像信号の種類に対応して正確なタイミングで変化するクランプパルスを生成することができ、そのための回路規模を最小限に抑えた回路構成とすることができるクランプパルス生成回路を提供すること。    【解決手段】  本発明では、基準信号に同期した中間信号を生成するためのＰＬＬ回路と、前記基準信号と前記中間信号との論理和演算を行うことによって前記基準信号の後縁に同期した前縁を有するタイミング信号を生成するためのＡＮＤ回路と、前記タイミング信号に基づいてクランプパルスを形成するためのクランプパルス形成回路とでクランプパルス生成回路を構成した。【選択図】      図１
2005203921.tif 000002
【特許請求の範囲】
【請求項１】
基準信号に同期した中間信号を生成するためのＰＬＬ回路と、前記基準信号と前記中間信号との論理和演算を行うことによって前記基準信号の後縁に同期した前縁を有するタイミング信号を生成するためのＡＮＤ回路と、前記タイミング信号に基づいてクランプパルスを形成するためのクランプパルス形成回路とで構成したことを特徴とするクランプパルス生成回路。
【請求項２】
映像信号に対して画像処理を行う画像処理装置において、
基準信号に同期した中間信号を生成するためのＰＬＬ回路と、前記基準信号と前記中間信号との論理和演算を行うことによって前記基準信号の後縁に同期した前縁を有するタイミング信号を生成するためのＡＮＤ回路と、前記タイミング信号に基づいてクランプパルスを形成するためのクランプパルス形成回路とで構成したクランプパルス生成回路を有することを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クランプパルス生成回路及び同回路を有する画像処理装置に関するものである。
【背景技術】
【０００２】
従来より映像信号に対して画像処理を行う画像処理装置においては、映像信号に含まれる輝度信号を正確に再現するために、クランプ回路を用いて映像信号のペデスタルレベルを一定の電位にクランプする必要があった。
【０００３】
かかるクランプ回路では、ＰＬＬ（Phase Lock Loop）回路を用いたクランプパルス生成回路によって、基準信号に同期した中間信号を生成するとともに、この中間信号に基づいてクランプパルスを生成し、その後、このクランプパルスのタイミングで映像信号をクランプするようにしていた（たとえば、特許文献１参照）。
【０００４】
このＰＬＬ回路を用いたクランプパルス生成回路では、ＰＬＬ回路固有の特性に起因して基準信号の前縁と後縁との中間のタイミングで変化する中間信号が生成されてしまうことから、映像信号を正確なタイミングでクランプすることができなかった。
【０００５】
すなわち、中間信号に基づいてクランプパルスを生成する際に、中間信号の前縁から必要以下の時間を遅延させたクランプパルスを生成してしまうと、クランプパルスが映像信号の同期信号部分で変化してしまい、一方、中間信号の前縁から必要以上の時間を遅延させたクランプパルスを生成してしまうと、クランプパルスが映像信号の輝度信号部分で変化してしまうために、中間信号の前縁から所定時間だけ遅延させたクランプパルスを正確に生成しなければ、映像信号を正確なタイミングでクランプすることができなかった。
【０００６】
しかも、近年の映像信号の多様化に伴って、同期信号と輝度信号との間の時間が映像信号ごとに異なっているため、映像信号の種類に応じて中間信号の前縁から遅延させる時間を制御しなければならなかった。
【０００７】
そのため、図６に示すように、従来のクランプパルス生成回路101は、ＰＬＬ回路102と波形整形回路103とで構成し、この波形整形回路103で映像信号の種類に応じたクランプパルスを生成できるようにしていた。
【０００８】
ここで、ＰＬＬ回路102は、位相誤差信号生成回路104とフィルター回路105と電圧制御型発振回路106と分周回路107とを閉ループ状に接続して構成していた。
【０００９】
また、波形整形回路103は、映像信号の種類に応じたデジタル制御信号をコントロール電圧信号に変換するＤ／Ａコンバータ108と、ＰＬＬ回路102で生成した中間信号をコントロール電圧信号によって位相を遅延させることによってタイミング信号を生成する位相制御回路109と、タイミング信号を基準信号でマスキングすることで所定のタイミングで変化するクランプパルスを生成するマスキング回路110とで構成していた。
【特許文献１】特開平８−３０７７３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、上記した従来のクランプパルス生成回路101にあっては、Ｄ／Ａコンバータ108と位相制御回路109とマスキング回路110とから構成した波形整形回路103を用いて映像信号の種類に応じた様々な波形のクランプパルスを生成するようにしていたため、回路構成が複雑になってしまい、回路規模が増大するとともに、製造コストも増大するおそれがあった。
【００１１】
しかも、クランプパルス生成回路101の外部からデジタル制御信号を入力しなければ、映像信号の種類に応じたクランプパルスを生成することができないように構成されていたため、デジタル制御信号の生成といった煩雑な操作が必要となり、回路の内部構成を熟知していなければ容易にクランプパルス生成回路101を取扱うことが困難となるおそれがあった。
【課題を解決するための手段】
【００１２】
そこで、請求項１に係る本発明では、基準信号に同期した中間信号を生成するためのＰＬＬ回路と、前記基準信号と前記中間信号との論理和演算を行うことによって前記基準信号の後縁に同期した前縁を有するタイミング信号を生成するためのＡＮＤ回路と、前記タイミング信号に基づいてクランプパルスを形成するためのクランプパルス形成回路とでクランプパルス生成回路を構成することにした。
【００１３】
また、請求項２に係る本発明では、映像信号に対して画像処理を行う画像処理装置において、基準信号に同期した中間信号を生成するためのＰＬＬ回路と、前記基準信号と前記中間信号との論理和演算を行うことによって前記基準信号の後縁に同期した前縁を有するタイミング信号を生成するためのＡＮＤ回路と、前記タイミング信号に基づいてクランプパルスを形成するためのクランプパルス形成回路とで構成したクランプパルス生成回路を有することにしたものである。
【発明の効果】
【００１４】
そして、本発明では、以下に記載する効果を奏する。
【００１５】
すなわち、請求項１に係る本発明では、基準信号に同期した中間信号を生成するためのＰＬＬ回路と、前記基準信号と前記中間信号との論理和演算を行うことによって前記基準信号の後縁に同期した前縁を有するタイミング信号を生成するためのＡＮＤ回路と、前記タイミング信号に基づいてクランプパルスを形成するためのクランプパルス形成回路とでクランプパルス生成回路を構成しているため、映像信号の種類に対応して正確なタイミングで変化するクランプパルスを生成することができ、そのための回路規模を最小限に抑えた回路構成とすることができる。
【００１６】
また、請求項２に係る本発明では、映像信号に対して画像処理を行う画像処理装置において、基準信号に同期した中間信号を生成するためのＰＬＬ回路と、前記基準信号と前記中間信号との論理和演算を行うことによって前記基準信号の後縁に同期した前縁を有するタイミング信号を生成するためのＡＮＤ回路と、前記タイミング信号に基づいてクランプパルスを形成するためのクランプパルス形成回路とで構成したクランプパルス生成回路を有することにしているため、映像信号の種類に対応して正確なタイミングで変化するクランプパルスを生成することができ、そのための回路規模を最小限に抑えた回路構成とすることができるので、画像処理装置の小型化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
本発明に係る画像処理装置は、映像信号に対して画像処理を行うように構成しており、映像信号に含まれる輝度信号を正確に再現するために、クランプパルス生成回路で生成したクランプパルスを用いて映像信号の輝度レベルを一定の電位にクランプするように構成している。
【００１８】
かかるクランプパルス生成回路は、映像信号に含まれる水平同期信号などの基準信号に同期した中間信号を生成するためのＰＬＬ回路と、これらの基準信号と中間信号との論理和演算を行うことによって基準信号の後縁に同期した前縁を有するタイミング信号を生成するためのＡＮＤ回路と、タイミング信号に基づいてクランプパルスを形成するためのクランプパルス形成回路とで構成している。
【００１９】
ここで、ＰＬＬ回路は、位相誤差信号生成回路とフィルター回路と電圧制御型発振回路と分周回路とを閉ループ状に接続したものであり、このＰＬＬ回路に入力される基準信号と分周回路で生成される中間信号とを位相誤差信号生成回路で位相比較することによって、基準信号に同期した中間信号を生成するようにしている。
【００２０】
このように、本発明に係る画像処理装置では、ＰＬＬ回路とＡＮＤ回路とクランプパルス形成回路とでクランプパルス生成回路を構成しているため、映像信号の種類に対応して正確なタイミングで変化するクランプパルスを生成することができ、そのための回路規模を最小限に抑えた回路構成とすることができるので、画像処理装置の小型化を図ることができる。
【００２１】
以下に本発明に係る画像処理装置に内蔵されたクランプパルス生成回路の具体的な構成について図面を参照しながら説明する。
【００２２】
クランプパルス生成回路１は、図１に示すように、ＰＬＬ回路２とＡＮＤ回路３とクランプパルス形成回路４とで構成している。
【００２３】
まず、ＰＬＬ回路２の構成について説明すると、図１に示すように、ＰＬＬ回路２は、位相誤差信号生成回路５とフィルター回路６と電圧制御型発振回路７と分周回路８とを閉ループ状に接続して形成しており、基準信号（水平同期信号）S1から中間信号S2を生成している。
【００２４】
このＰＬＬ回路２を構成する位相誤差信号生成回路５は、基準信号S1と中間信号S2とを比較し、両信号S1,S2の位相差を示す位相誤差信号S3を生成して、同位相誤差信号S3をフィルター回路６へ出力している。
【００２５】
また、フィルター回路６は、位相誤差信号S3をＬＰＦ（Low Pass Filter）で平滑化することによって電圧制御信号S4を生成して、同電圧制御信号S4を電圧制御型発振回路７へ出力している。
【００２６】
また、電圧制御型発振回路７は、電圧制御信号S4の電圧に応じた周波数で発振する基準周波数信号S5を生成して、同基準周波数信号S5を分周回路８へ出力している。
【００２７】
また、分周回路８は、基準周波数信号S5を所定比率で分周することによって中間信号S2を生成して、この中間信号S2を再び位相誤差信号生成回路５へ出力するとともに、ＡＮＤ回路３へも出力している。
【００２８】
そして、ＰＬＬ回路２は、閉ループ状に接続した位相誤差信号生成回路５とフィルター回路６と電圧制御型発振回路７と分周回路８とを用いて、基準信号S1の前縁と後縁の中央で変化する基準信号S1に同期した中間信号S2を生成している（図３参照）。ここで、基準信号S1と中間信号S2とはアクティブ状態が反転した信号となっており、基準信号S1が、前縁で立下り、後縁で立上がる信号の場合には、中間信号S2は、前縁で立上がり、後縁で立下がる信号となっている。
【００２９】
次に、ＡＮＤ回路３の構成について説明すると、図２に示すように、ＡＮＤ回路３は、基準信号S1と中間信号S2とを入力信号とし、タイミング信号S6を出力信号とする、２入力１出力型のＡＮＤ素子９で構成している。
【００３０】
そして、ＡＮＤ回路３は、図３に示すように、ＡＮＤ素子９を用いて基準信号S1と中間信号S2との論理和演算を行うことによって基準信号S1の後縁に同期した前縁を有するタイミング信号S6を生成するようにしている。
【００３１】
図３に示すように、ＰＬＬ回路２を用いた場合には、基準信号S1の前縁と後縁の中央で変化する中間信号S2が生成されてしまうが、この中間信号S2と基準信号S1との論理和演算を行ったタイミング信号S6は、基準信号S1の後縁で変化する信号となる。
【００３２】
次に、クランプパルス形成回路４について説明すると、図４に示すように、クランプパルス形成回路４は、タイミング信号S6によって切換えられる切換スイッチSWを電源−グランド間にそれぞれ電流源I1,I2を介して接続し、この切換スイッチSWに充放電を行うコンデンサC1とバッファAMPとを接続し、このバッファAMPに２個のコンパレータCMP1,CMP2を並列に接続し、それぞれのコンパレータCMP1,CMP2に電圧の異なる電源V1,V2を接続し、さらには、２個のコンパレータCMP1,CMP2を３入力１出力型のＡＮＤ素子10に接続している。このＡＮＤ素子10には、基準信号S1も接続されている。
【００３３】
そして、クランプパルス形成回路４は、図５に示すように、タイミング信号S6によって切換スイッチSWを切換えることでコンデンサC1を充放電することによって、図中のＡ部で略のこぎり波状の信号S7を生成し、この信号S7を２個のコンパレータCMP1,CMP2を用いて異なるスライス電圧（V1,V2)で波形整形することによって、図中のＢ部及びＣ部で矩形波状の信号S8,S9を生成し、これらの信号S8,S9の論理和演算をＡＮＤ素子10で行うことによって、信号S8の前縁で立上がり、信号S9の前縁で立下がるクランプパルスS10を生成している。
【００３４】
このクランプパルスS10は、図５に示すように、基準信号S1の後縁に同期した前縁を有するタイミング信号S6に基づいて生成されており、このタイミング信号S6の前縁（基準信号S1の後縁）からコンデンサC1の容量によって決まる時定数だけ遅延した信号となっている。
【００３５】
そのため、コンデンサC1の容量を小さくすることによって時定数を小さくし、信号S7が急峻に変化するように設定することで、クランプパルスS10は、タイミング信号S6の前縁（基準信号S1の後縁）からの遅延時間を短くすることができる。
【００３６】
そして、タイミング信号S6の前縁が基準信号S1の後縁に同期しているため、タイミング信号S6とクランプパルスS10との遅延時間を短くしても、クランプパルスS10が基準信号S1の後縁よりも前で変化することは起こらず、どのような種類の映像信号に対しても誤って同期信号部分でクランプさせるようなクランプパルスS10とはならず、様々な映像信号を正確なタイミングでクランプできるクランプパルスS10となっている。
【図面の簡単な説明】
【００３７】
【図１】本発明に係るクランプパルス生成回路を示す回路図。
【図２】ＡＮＤ回路を示す回路図。
【図３】ＡＮＤ回路でのタイミングチャート。
【図４】クランプパルス形成回路を示す回路図。
【図５】クランプパルス形成回路でのタイミングチャート。
【図６】従来のクランプパルス生成回路を示す回路図。
【符号の説明】
【００３８】
１  クランプパルス生成回路
２  ＰＬＬ回路
３  ＡＮＤ回路
４  クランプパルス形成回路
５  位相誤差信号生成回路
６  フィルター回路
７  電圧制御型発振回路
８  分周回路
S1  基準信号
S2  中間信号
S3  位相誤差信号
S4  電圧制御信号
S5  基準周波数信号
S6  タイミング信号
S10 クランプパルス
【図１】
2005203921.tif 000003
【図２】
2005203921.tif 000004
【図３】
2005203921.tif 000005
【図４】
2005203921.tif 000006
【図５】
2005203921.tif 000007
【図６】
2005203921.tif 000008