(57)【要約】【課題】  ＯＰＣ処理によりマスクパターンを精度良く補正することができ、且つ不要なデータ処理時間及びデータ量の増大を抑える。【解決手段】  被処理基板上の感光性材料膜或いはこれを用いて加工される被加工膜のパターンとして所望の形状，寸法を得るために、フォトマスクのパターン形状に対して近接効果補正処理を施すマスクデータ補正方法であって、フォトマスクのパターン形状に対してモデルベースの近接効果補正を行った後、フォトマスクのパターン形状から感光性材料膜パターン或いはこれを用いて加工される被加工膜パターンの予測形状を算出し、算出された予測形状と所望形状との誤差を算出し、次いで予め設定された注目箇所に対して算出された誤差に基づき、ルールベースの近接効果補正を行ってフォトマスクのパターン形状をさらに補正する。【選択図】      図９
2005227666.tif 000002
【特許請求の範囲】
【請求項１】
被処理基板上の感光性材料膜或いはこれを用いて加工される被加工膜のパターンとして所望の形状，寸法を得るために、フォトマスクのパターン形状に対して近接効果補正処理を施すマスクデータ補正方法であって、
前記フォトマスクのパターン形状に対してモデルベースの近接効果補正を行う工程と、
前記モデルベースの近接効果補正後のフォトマスクのパターン形状から、前記感光性材料膜或いはこれを用いて加工される被加工膜におけるパターンの予測形状を算出する工程と、
前記算出された予測形状と所望形状との誤差を算出する工程と、
予め設定された注目箇所に対して前記算出された誤差に基づき、ルールベースの近接効果補正を行って前記フォトマスクのパターン形状をさらに補正する工程と、
を含むことを特徴とするマスクデータ補正方法。
【請求項２】
被処理基板上の感光性材料膜或いはこれを用いて加工される被加工膜のパターンとして所望の形状，寸法を得るために、フォトマスクのパターン形状に対して近接効果補正処理を施すマスクデータ補正方法であって、
予め設定された注目箇所に対して、ルールベースの近接効果補正を行って前記フォトマスクのパターン形状を補正する工程と、
次いで、モデルベースの近接効果補正を行い、前記フォトマスクのパターン形状をさらに補正する工程と、
を含むことを特徴とするマスクデータ補正方法。
【請求項３】
被処理基板上の感光性材料膜或いはこれを用いて加工される被加工膜のパターンとして所望の形状，寸法を得るために、フォトマスクのパターン形状に対して近接効果補正処理を施すマスクデータ補正方法であって、
前記フォトマスクのパターン形状に対してモデルベースの近接効果補正を行う工程と、
前記モデルベースの近接効果補正後のフォトマスクのパターン形状から、前記感光性材料膜或いはこれを用いて加工される被加工膜におけるパターンの予測形状を算出する工程と、
前記算出された予測形状と所望形状との誤差を算出する工程と、
予め設定された注目箇所に対し複数の補正量を与えて、感光性材料膜或いはこれを用いて加工される被加工膜におけるパターンの形状を予測する工程と、
前記算出された予測形状と所望形状との誤差を最小とする最適なフォトマスクのパターン形状を選択する工程と、
を含むことを特徴とするマスクデータ補正方法。
【請求項４】
被処理基板上の感光性材料膜或いはこれを用いて加工される被加工膜のパターンとして所望の形状，寸法を得るために、フォトマスクのパターンの形状に対して近接効果補正処理を施すマスクデータ補正方法であって、
前記被処理基板上の露光或いは加工後形状を予測するモデルに従って前記フォトマスクのパターン形状に補正を加える第１の工程と、
第１の工程における補正アルゴリズムを変更して、さらに補正を行う第２の工程と、
を含むことを特徴とするマスクデータ補正方法。
【請求項５】
トランジスタゲート部を挟んで交互に０°開口部、１８０°開口部を設けたレベンソン型位相シフトマスクを用い、被処理基板上に所望パターンを露光するプロセスを有する半導体装置の製造方法であって、
前記レベンソン型位相シフトマスクのパターン形状に対して近接効果補正処理を施すために、請求項１〜４の何れかに記載のマスクデータ補正方法を用いたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、近接効果の影響を補正するためのマスクデータ補正方法と、この方法を利用して半導体装置を製造する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体記憶装置の製造においては、回路を構成する素子や配線などの高集積化、更にはパターンの微細化が進められている。ＥＷＳ（Engineering Work Station）やＰＣ（Personal Computer）のＣＰＵとして用いられるＲＩＳＣプロセッサ等の製作においては、２００２年にトランジスタのゲート幅として１００ｎｍ以下のパターン形成が求められる。
【０００３】
回路パターンの微細化に伴い、フォトマスク上のパターンを半導体ウェハ上に転写するフォトリソグラフィ工程では、パターン転写精度の低下が深刻になっており、より微細なパターンの転写可能性と転写精度の向上が追求されている。この手法として、フォトマスクを通過する光の位相を変えることによって投影される像のコントラストを改善する位相シフトマスク露光法、また斜入射照明法等の超解像露光方法がある。
【０００４】
ランダムロジックなどのデバイスのゲートパターン設計においては、製造コスト削減のためにゲート部だけでなく、ゲートとコンタクトパッド間を接続する連結配線部に関しても１５０ｎｍ以下の微細線幅が求められている。また、間隔も２００ｎｍ以下と極めて狭く、且つ複雑なパターンが存在する。
【０００５】
このようなパターンを形成する方法として、レベンソン型位相シフトマスクと通常のフォトマスクを順次露光してレジストパターンを形成し、これをマスクに下地膜をスリミング加工する２重露光法がある（例えば、特許文献１参照）。また、２重露光法ではなく、第１のレジストパターンを形成し、これをマスクに下地膜をスリミング加工し、再度レジストパターンを形成する２重転写法も提案されている（例えば、特許文献２参照）。
【０００６】
ところで、光リソグラフィ技術では、ウェハ上に作り込むデザインルールが小さくなるに伴い設計パターンをウェハ上において所望の形状，寸法通りに転写することが難しくなってきている。これを所望の形状，寸法通りに転写されるようマスク形状に補正を加えることをＯＰＣ（光近接効果補正：Optical Proximity effect Correction）処理と呼び、現代のリソグラフィ技術では必須となっている。さらに、多種多様な原因により発生するプロセス変換差を含めて予めマスク上で補正するＯＰＣ（プロセス変換差も含めた場合、ＰＰＣ（Process Proximity Correction）処理と呼ばれることもある）も用いられる。
【０００７】
ＯＰＣ処理では、一般的に、レイアウトパターンの頂点を利用して外形エッジを分割し、そのエッジ単位（以下、ＪＯＧ）毎に補正を行っている。ＪＯＧ毎にコントロールポイントと呼ぶそのエッジを代表する評価ポイントを設けて、その位置におけるウェハ上の転写エッジ位置を算出して、マスクの形状を補正する。これをモデルベースＯＰＣと呼ぶ。
【０００８】
一般に、短いＪＯＧはウェハへの転写像に及ぼす影響が非常に小さいが、光強度の変化が大きいところでは局所的な補正として非常に大きな補正結果となり逆に補正精度を劣化させたり、マスク描画や検査に悪影響を及ぼす可能性があるため、マスク描画データから除去する必要がある。さらに、コントロールポイントの数が増大することにより補正処理時間が長くなり、かつ描画データが巨大化する問題がある。従って現状では、ＪＯＧをある長さに制限している。
【０００９】
例えば、コーナーから１段目のＪＯＧは長くし、２段目以降をコーナーから１段目より短く設定するのが普通である。これは、コーナーから１段目を短く設定すると、上述の局所的に補正値が非常に大きくなるという問題を生じるためである。また、２段目以降も上述の問題を生じないよう考慮して設定される。
【００１０】
また、転写エッジ位置を算出して、それとターゲットのずれを補正するように、マスクの形状を変化させながらその都度、転写エッジ位置を算出し、最適なマスクの形状を求めるモデルベースＯＰＣとは異なり、予め実験或いはシミュレーションにより、転写エッジ位置がターゲットのずれに近くなるマスクの形状を求め、設計パターンをそのマスク形状になるように補正するルールを決定し、そのルールを使って補正を加える方法をルールベースＯＰＣと呼ぶ。例えば、あるラインパターンを補正する場合に、それに隣接するスペースの寸法に応じた補正量を予め作成されたルールより選択し、補正を行う。
【００１１】
ところで、レベンソン型位相シフトマスクには、コーナーから露光波長より少し小さい距離にくびれ（Necking）を生じる問題がある（例えば、特許文献３参照）。特に、ゲートパターン形成に用いる場合、ゲート寸法が細く（ゲート長が短く）なり、ゲートリークと呼ばれる電流の漏れを生じて消費電力が増大するため、致命的な欠陥となる。従って、くびれを精度良く補正するのは極めて重要である。
【００１２】
上述のようにコントロールポイントを設けて、そこでの転写エッジ位置を算出しながらＪＯＧの位置を補正し、ターゲットにエッジ位置が来るように補正する。しかしながら、現状のＯＰＣ技術では、パターン形状の局所的な１点を補正するのは極めて困難であり、くびれが完全に補正できない問題がある。
【特許文献１】特開平７−１０６２２７号公報
【特許文献２】特開２００２−３５９３５２号公報
【特許文献３】特開２００１−４２５４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
このように、半導体集積回路の製造における光リソグラフィ技術では、ＯＰＣ処理が必須となっている。位相シフタを用いたレベンソンマスクにおいては、コーナーから露光波長より少し小さい距離にくびれが生じることがあるが、このくびれを精度良く補正できないという問題があった。
【００１４】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、ＯＰＣ処理によりマスクパターンを精度良く補正することができ、且つ不要なデータ処理時間及びデータ量の増大を抑えることができるマスクデータ補正方法及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために本発明は、次のような構成を採用している
即ち、本発明の一態様は、被処理基板上の感光性材料膜或いはこれを用いて加工される被加工膜のパターンとして所望の形状，寸法を得るために、フォトマスクのパターン形状に対して近接効果補正処理を施すマスクデータ補正方法であって、前記フォトマスクのパターン形状に対してモデルベースの近接効果補正を行う工程と、前記モデルベースの近接効果補正後のフォトマスクのパターン形状から、前記感光性材料膜或いはこれを用いて加工される被加工膜におけるパターンの予測形状を算出する工程と、前記算出された予測形状と所望形状との誤差を算出する工程と、予め設定された注目箇所に対して前記算出された誤差に基づき、ルールベースの近接効果補正を行って前記フォトマスクのパターン形状をさらに補正する工程と、を含むことを特徴とする。
【００１６】
また、本発明の別の態様は、被処理基板上の感光性材料膜或いはこれを用いて加工される被加工膜のパターンとして所望の形状，寸法を得るために、フォトマスクのパターン形状に対して近接効果補正処理を施すマスクデータ補正方法であって、予め設定された注目箇所に対して、ルールベースの近接効果補正を行って前記フォトマスクのパターン形状を補正する工程と、次いで、モデルベースの近接効果補正を行い、前記フォトマスクのパターン形状をさらに補正する工程と、を含むことを特徴とする。
【００１７】
また、本発明の別の態様は、被処理基板上の感光性材料膜或いはこれを用いて加工される被加工膜のパターンとして所望の形状，寸法を得るために、フォトマスクのパターン形状に対して近接効果補正処理を施すマスクデータ補正方法であって、前記フォトマスクのパターン形状に対してモデルベースの近接効果補正を行う工程と、前記モデルベースの近接効果補正後のフォトマスクのパターン形状から、前記感光性材料膜或いはこれを用いて加工される被加工膜におけるパターンの予測形状を算出する工程と、前記算出された予測形状と所望形状との誤差を算出する工程と、予め設定された注目箇所に対し複数の補正量を与えて、感光性材料膜或いはこれを用いて加工される被加工膜におけるパターンの形状を予測する工程と、前記算出された予測形状と所望形状との誤差を最小とする最適なフォトマスクのパターン形状を選択する工程と、を含むことを特徴とする。
【００１８】
また、本発明の別の態様は、被処理基板上の感光性材料膜或いはこれを用いて加工される被加工膜のパターンとして所望の形状，寸法を得るために、フォトマスクのパターンの形状に対して近接効果補正処理を施すマスクデータ補正方法であって、前記被処理基板上の露光或いは加工後形状を予測するモデルに従って前記フォトマスクのパターン形状に補正を加える第１の工程と、第１の工程における補正アルゴリズムを変更して、さらに補正を行う第２の工程と、を含むことを特徴とする。
【発明の効果】
【００１９】
本発明によれば、パターン形状の最も精度を必要とする箇所に対応するマスクパターンを精度良く補正することができ、所望のパターン形状及び寸法を得ることができる。即ち、パターン形状の最も精度良く形状及び寸法を得たい箇所を抽出し、モデルベースによる近接効果補正で補正精度が不足している場合に、予め準備した補正値に従ってルールベースによる近接効果補正で追加補正することにより、精度良い補正を行って所望のパターン形状及び寸法を得ることができる。そしてこの場合、不要なデータ処理時間及びデータ量の増大を抑えることができる。従って、パターン転写精度の向上に寄与することが可能となる。
【００２０】
また、ゲートパターン形状のくびれ箇所に対応するレベンソンマスクのパターンを少なくともゲートが細めに形成されないよう、かつ精度良く補正でき、所望のパターン形状及び寸法を得ることができる。この場合も、不要なデータ処理時間及びデータ量の増大を抑えることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態を図面を参照して説明する。
【００２２】
（第１の実施形態）
図１は、本発明の第１の実施形態に使用したランダムロジックのゲート配線パターンの一例を説明する要部上面図である。
【００２３】
図１に例示する形成されるロジックパターンに関して、１０は素子領域、１１はゲート部、１２は連結配線部、１３はコンタクトパッド部、１４は拡長部を示している。ゲート部１１は線幅（ゲート長）３０ｎｍ、連結配線部１２は線幅１４０ｎｍ、コンタクトパッド部１３は幅３２０ｎｍ、拡長部１４はゲートに平行方向の長さ１２０ｎｍ、幅１６０ｎｍである。
【００２４】
このようなパターンを２重露光法及び２重転写法で形成する場合の基本的プロセスを図２〜図４を用いて説明する。
【００２５】
２重露光法に関して、図２（ｄ）に示すゲートパターンを形成する場合、第１のフォトマスクとして、図２（ａ）に示すように素子領域１０上に配置されるゲート部１１を挟む開口を設け、ゲート部１１を挟んで交互に位相シフタを設けたレベンソン型位相シフトマスクを用いる。
【００２６】
ここで、位相シフトマスクのうちレベンソン位相シフトマスクは、遮光領域を挟んで隣接する開口領域を通過する露光光に１８０°の位相差を与えるよう一方の開口に位相シフタを設けたものである。ハーフトーン位相シフトマスクとは、フォトマスクにおける遮光部分を半透明膜に置き換え、さらに開口部を透過する露光光との位相差を１８０度変えるよう半透明膜の位相差及び透過率を調整したマスクである。
【００２７】
図２（ａ）中において、２１はクロム遮光膜、２２は０°開口部、２３は１８０°開口部である。さらに、第２のフォトマスクとして、図２（ｂ）に示すように、連結配線部１２とコンタクトパッド部１３及びゲート部１１を覆う遮光部２４を含む遮光パターンを設けた通常のクロムマスクを用いる。そして、これらのマスクを用いて順次露光する。
【００２８】
この場合、図２（ｃ）に示すように、遮光部２１，２４の重なる領域に露光光が照射されない暗部２５が形成され、従ってポジ型レジストを用いた場合には、暗部２５にレジストの残ったパターンが形成される。ここで、第２の露光に使用したマスクはトリムマスクと呼ばれる。この方法を多重露光法（この場合には２重露光法）と呼ぶ。
【００２９】
この後、図３に示すように、形成したレジストパターンを用いて下地材料膜をＲＩＥ（Reactive Ion Etching）等により加工してゲートを形成する。このとき、下地材料膜をスリミング処理する。ここで、ゲート材料にはポリシリコンやシリコンゲルマニウム膜が使用されることが多い。
【００３０】
２重転写法に関して、まず図４（ａ）に示すレベンソンマスクを露光して第１のレジストパターンを形成する。ここで、図中の３１は遮光膜、３２は０°開口部、３３は１８０°開口部である。次いで、図４（ｂ）に示すように、上記のレジストパターンを用いて下地膜をスリミング加工する。次いで、レジストを剥離した後、再度レジストを塗布し、前記図２（ｂ）に示すようなトリムマスクを用いて露光し、図４（ｃ）に示すように第２のレジストパターン３４を形成する。その後、下地膜をスリミングしない、若しくはスリミング量を減らして加工し、最終的に図４（ｄ）に示すようなゲートパターンを形成する。
【００３１】
なお、図中の３５は、第１のフォトマスクを露光し、第１の加工を行った後の下地膜のパターンである。さらに、図中の３６は、第２のフォトマスクを露光し、第２の加工を行った後の下地膜のパターンである。
【００３２】
ここで、スリミングとは、より微細なゲートを形成するためにレジストパターンに対してゲートをより小さく形成する方法である。まず、レジストパターンの形成後、レジストパターンを用いて下地材料膜、最終的にはゲート材料膜を加工してゲートを形成するまでの工程において、等方的エッチング等の方法を用いてより小さいパターンを得る。これをスリミングプロセスと呼ぶ。これは、リソグラフィの解像限界以下の微細なゲートを形成するために有効である。
【００３３】
以下、この２重転写法についてＭＯＳトランジスタのゲート形成プロセスに適用した例を説明する。
【００３４】
図５及び図６は、スリミング法によるＭＯＳトランジスタの製造工程における要部平面図及び断面図である。
【００３５】
まず、図５（ａ）に示すように、素子領域１０１及び素子分離領域１０２を有するＳｉ基板１００上に熱酸化法によりゲート絶縁膜２０１を形成した後、ＣＶＤ（Chemical Vapor Deposition）法等によりゲート電極材料膜としてのＳｉＧｅ膜２０２を堆積する。続いて、ゲート電極材料膜２０２の上にＣＶＤ法によりＴＥＯＳ膜２０３、スパッタリング法によりａ−Ｓｉ（アモルファスシリコン）膜２０４を堆積する。次いで、ａ−Ｓｉ膜２０４上にＡＲＣ（反射防止）膜２０５、レジスト２０６を塗布・ベークする。
【００３６】
次いで、図５（ｂ）に示すように、第１のマスクとしてレベンソン型位相シフトマスクを用い、露光・現像を行ってレジストパターンを形成する。ここで、第１のマスクのパターンは後述するＯＰＣ処理を予め施したパターンデータに基づき作成されている。
【００３７】
次いで、図５（ｃ）に示すように、レジストパターンを用いてＡＲＣ膜２０５をＲＩＥし、続いて図５（ｄ）に示すように、ａ−Ｓｉ膜２０４をＲＩＥする。通常、ＲＩＥはレジストパターンに対して被加工膜の加工後のパターンサイズに変換差がつかないようにするが、この工程においてはわざと小さく加工されるようにＲＩＥ条件を調整する。つまり、スリミングを行う。これにより、ゲート部分のパターンをａ−Ｓｉ膜２０４に形成する。
【００３８】
次いで、図５（ｅ）に示すように、ＡＲＣ膜２０５及びレジスト２０６を剥離する。次いで、図６（ｆ）に示すように、加工後のａ−Ｓｉ膜２０４上に再度ＡＲＣ膜２０７、レジスト２０８を塗布・ベークし、第２のマスクとしてのトリムマスクを用い、露光・現像を行ってレジストパターンを形成する。
【００３９】
次いで、図６（ｇ）に示すように、レジストパターンを用いてＡＲＣ膜２０７及び第１の加工後のａ−Ｓｉ膜２０４をＲＩＥする。ここで、第１の露光及び加工においてａ−Ｓｉ膜２０４は既に加工されており、第２の露光後の加工においては、ＴＥＯＳ膜２０３が露出している箇所がある。第２の加工は加工されたａ−Ｓｉ膜２０４をさらに加工し、露出したＴＥＯＳ膜２０３は加工されないような条件で行う。さらに、この工程では配線部を形成するが、配線間スペースがレジストパターンに対して加工後ａ−Ｓｉパターンでできる限り大きくならないよう、即ちスリミングされないように条件を調整する。
【００４０】
次いで、図６（ｈ）に示すように、ＡＲＣ膜２０７及びレジスト２０８を剥離する。次いで、図６（ｉ）に示すように、ａ−Ｓｉ膜２０４のパターンをマスクにＴＥＯＳ膜２０３をＲＩＥし、さらに図６（ｊ）に示すように、ＳｉＧｅ膜２０２をＲＩＥする。最後に、図６（ｋ）に示すように、ａ−Ｓｉ膜２０４及びＴＥＯＳ膜２０３を剥離する。
【００４１】
ここで、ＴＥＯＳ膜２０３を用いたのは、ａ−Ｓｉ膜２０４のＲＩＥ時に殆どエッチングされない、つまり対ａ−Ｓｉ膜２０４との選択比を高くとることができエッチング停止膜として機能し、かつＳｉＧｅ膜２０２のＲＩＥ時には同じく対ＳｉＧｅとの選択比を高くすることができ、加工に適しているからである。
【００４２】
上記の工程後、図示しないが、前記ゲートパターンを用いて露出したＳｉ基板表面に不純物注入を行い、トランジスタのソース・ドレイン拡散層を形成した後、周知の層間絶縁膜形成、メタル配線工程等を行うことによりＭＯＳトランジスタが完成される。
【００４３】
このようなプロセスにおいては、第１のレベンソンマスク露光後のレジストパターン及びこれを用いて加工した後のパターンでは、図７に示すように、コーナーから露光波長より少し短い距離にＮｅｃｋｉｎｇと呼ばれるくびれを生じる。露光波長１９３ｎｍ（ＡｒＦ露光）、ＮＡ＝０．７、σ＝０．３の照明条件で露光する場合には、コーナーよりおよそ１６０ｎｍの位置にＮｅｃｋｉｎｇを生じる。
【００４４】
くびれはパターン形状の局所的な一点を補正する必要があるが、現状の技術では精度良く補正できないという問題がある。そこで本実施形態では、まず通常のモデルベースＯＰＣを行った後（この場合のマスク形状を図９（ａ）に示す）、Ｎｅｃｋｉｎｇ部分のみルールベースＯＰＣにより追加補正した（この場合のマスク形状を図９（ｂ）に示す）。
【００４５】
図８（ａ）では、コーナーから８０ｎｍの箇所に第１のコントロールポイントを置き、それ以降、コーナーから離れるに従って８０ｎｍの間隔で第２、第３と順次コントロールポイントを配置した。ここで、ＪＯＧはコーナーから１２０ｎｍの第１のＪＯＧ、それ以降は８０ｎｍのＪＯＧを第２、第３と順次配置した。つまり、第１のコントロールポイントはＪＯＧのコーナーから８０ｎｍの位置にあり、第２、第３以降のコントロールポイントは第２、第３以降のＪＯＧの中央に位置する。
【００４６】
追加補正は、Ｎｅｃｋｉｎｇ部分に当たる第２のＪＯＧに対して行っている。最後に、ＯＰＣ処理後のデータをマスクを作製するための描画データに変換し、マスク作製を行った。
【００４７】
このように本実施形態では、Ｎｅｃｋｉｎｇの補正精度を高めることができる。さらに、このデータ処理方法を経て作成したデータを元にマスク作製を行い、このマスクを使用して半導体装置を製造することにより、ゲートのリーク電流を抑え、特性を良好にすることができる。また、Ｎｅｃｋｉｎｇ以外のコーナーから離れたエッジに関しては、追加補正を行わないため、ＯＰＣ精度を落とすことなく、処理時間及び処理後データ量の増大を抑えることができる。
【００４８】
即ち、ランダムロジック領域を一部に備える半導体デバイスの製造方法において、ランダムロジック領域のゲート配線パターンを、まずレベンソン型位相シフトマスクを露光した後、トリムマスクを露光して、最終的にゲート配線の材質の例えばポリシリコン膜をＲＩＥしてポリシリコンパターンを形成するプロセスにおいて、レベンソン位相シフタ露光後にコーナーからおよそ露光波長×０．８の距離に発生するくびれ（Ｎｅｃｋｉｎｇ）を補正するのに有効である。
【００４９】
なお、追加補正は、図９（ｃ）に示すように、最終的にゲートを形成するエッジのＮｅｃｋｉｎｇ部分を抽出して行ってもよい。ゲートを形成しないエッジ（図９（ｃ）の白抜きの左右のエッジ）はＯＰＣ精度をさほど必要としない。精度を必要とする箇所のみ追加補正を加えることにより、処理時間の増大を抑えることができる。
【００５０】
また、本実施形態はゲート電極材料パターンの形成に用いた例であるが、この限りではない。レベンソン領域Ａとトリム領域Ｂの露光工程の順序は上記と逆でもいい。さらに、一般にゲート電極はｐＭＯＳとｎＭＯＳに分類される。両者のゲート電極材料の加工特性が異なる場合には、各々に応じて個別の補正値を適用することが望ましい。つまり、ここでは第２の加工工程の加工変換差の補正値を各々個別の値を適用する。
【００５１】
（第２の実施形態）
本実施形態では、まず、ルールベースＯＰＣによりＮｅｃｋｉｎｇ部分のＪＯＧのみ補正を加えた後（この場合のマスク形状を図１０（ａ）に示す）、モデルベースＯＰＣにより追加補正した（この場合のマスク形状を図１０（ｂ）に示す）。
【００５２】
前記図８（ａ）と同様に、コーナーから８０ｎｍの箇所に第１のコントロールポイントを置き、それ以降、コーナーから離れるに従って８０ｎｍの間隔で第２、第３と順次コントロールポイントを配置した。ここで、ＪＯＧはコーナーから１２０ｎｍの第１のＪＯＧ、それ以降は８０ｎｍのＪＯＧを第２、第３と順次配置した。つまり、第１のコントロールポイントはＪＯＧのコーナーから８０ｎｍの位置にあり、第２、第３以降のコントロールポイントは第２、第３以降のＪＯＧの中央に位置する。
【００５３】
このようにルールベースＯＰＣは、Ｎｅｃｋｉｎｇ部分に当たる第２のＪＯＧに対して行っている。最後に、ＯＰＣ処理後のデータをマスクを作製するための描画データに変換し、マスク作製を行った。
【００５４】
このように本実施形態では、Ｎｅｃｋｉｎｇの補正精度を高めることができる。さらに、このデータ処理方法をへて作成したデータを元にマスク作製を行い、このマスクを使用して半導体装置を製造することにより、ゲートのリーク電流を抑え、特性を良好にすることができる。
【００５５】
また、Ｎｅｃｋｉｎｇ以外のコーナーから離れたエッジに関しては、ルールベースＯＰＣを行わないため、ＯＰＣ精度を落とすことなく、処理時間及び処理後データ量の増大を抑えることができる。
【００５６】
なお、ルールベースＯＰＣは、最終的にゲートを形成するエッジのＮｅｃｋｉｎｇ部分を抽出して行ってもよい。精度を必要とする箇所のみ追加補正を加えることにより処理時間の増大を抑えることができる。
【００５７】
（第３の実施形態）
本実施形態では、まず通常のモデルベースＯＰＣを行った（この場合のマスク形状は前記図９（ａ）に示す通りである）。
【００５８】
前記図８（ａ）と同様に、コーナーから８０ｎｍの箇所に第１のコントロールポイントを置き、それ以降、コーナーから離れるに従って８０ｎｍの間隔で第２、第３と順次コントロールポイントを配置した。ここで、ＪＯＧはコーナーから１２０ｎｍの第１のＪＯＧ、それ以降は８０ｎｍのＪＯＧを第２、第３と順次配置した。つまり、第１のコントロールポイントはＪＯＧのコーナーから８０ｎｍの位置にあり、第２、第３以降のコントロールポイントは第２、第３以降のＪＯＧの中央に位置する。
【００５９】
次いで、Ｎｅｃｋｉｎｇ部分のみ、つまり図１１（ａ）〜（ｃ）に例示するマスク形状の第２のＪＯＧの補正量を、例えば１ｎｍ刻みで変更した複数のマスク形状を仮想的に準備し、それらの転写後のエッジ位置をシミュレーションにより算出して、最もターゲットのエッジ位置に近いものを最適なマスク形状として選択する。
【００６０】
最後に、ＯＰＣ処理後のデータをマスクを作製するための描画データに変換し、マスク作製を行った。
【００６１】
このように本実施形態によれば、通常のモデルベースＯＰＣにより補正を行った後に、Ｎｅｋｉｎｇ部分に対し複数の補正量を与えて、転写後の予想形状と所望形状との差が最小となる補正量を選択することにより、パターン形状の最も精度が不足する箇所に対応するパターンを精度良く補正することができ、パターン転写精度の向上に寄与することが可能となる。
【００６２】
（第４の実施形態）
本実施形態では、まず通常のモデルベースＯＰＣを行った（この場合のマスク形状は前記図９（ａ）に示す通りである）。
【００６３】
前記図８（ａ）と同様に、コーナーから８０ｎｍの箇所に第１のコントロールポイントを置き、それ以降、コーナーから離れるに従って８０ｎｍの間隔で第２、第３と順次コントロールポイントを配置した。ここで、ＪＯＧはコーナーから１２０ｎｍの第１のＪＯＧ、それ以降は８０ｎｍのＪＯＧを第２、第３と順次配置した。つまり、第１のコントロールポイントは１２０ｎｍのＪＯＧのコーナーから８０ｎｍの位置にあり、第２、第３以降のコントロールポイントは第２、第３以降のＪＯＧの中央に位置する。
【００６４】
次いで、補正アルゴリズムを変更してモデルベースＯＰＣを再度行った。Ｎｅｃｋｉｎｇ部分のみ、つまり図９（ｂ）に例示するマスク形状の第２のＪＯＧのみ補正を与え、かつ第２のＪＯＧの中央に位置するコントロールポイントの転写後のエッジ位置のみを評価して、最もターゲットに近づくように補正量を決定する。
【００６５】
最後に、ＯＰＣ処理後のデータをマスクを作製するための描画データに変換し、マスク作製を行った。
【００６６】
このように本実施形態によれば、第１の工程として、通常のモデルベースＯＰＣにより補正を行った後に、第２の工程として、補正アルゴリズムを変えて再度モデルベースＯＰＣによる補正を行うことにより、パターン形状の最も精度が不足する箇所に対応するパターンを精度良く補正することができ、パターン転写精度の向上に寄与することが可能となる。
【００６７】
なお、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。
【００６８】
（まとめ）
以上説明したように本発明の一態様は、被処理基板上の感光性材料膜或いはこれを用いて加工される被加工膜のパターンとして所望の形状，寸法を得るために、フォトマスクのパターン形状に対して近接効果補正処理を施すマスクデータ補正方法であって、次の (1)〜(4) の構成を特徴としている。
【００６９】
(1) 前記フォトマスクのパターン形状に対してモデルベースの近接効果補正を行う工程と、前記モデルベースの近接効果補正後のフォトマスクのパターン形状から、前記感光性材料膜或いはこれを用いて被加工膜におけるパターンの予測形状を算出する工程と、前記算出された予測形状と所望形状との誤差を算出する工程と、予め設定された注目箇所に対して前記算出された誤差に基づき、ルールベースの近接効果補正を行って前記フォトマスクのパターン形状をさらに補正する工程とを含むこと。
【００７０】
(2) 予め設定された注目箇所に対して、ルールベースの近接効果補正を行って前記フォトマスクのパターン形状を補正する工程と、次いでモデルベースの近接効果補正を行い、前記フォトマスクのパターン形状をさらに補正する工程とを含むこと。
【００７１】
(3) 前記フォトマスクのパターン形状に対してモデルベースの近接効果補正を行う工程と、前記モデルベースの近接効果補正後のフォトマスクのパターン形状から、前記感光性材料膜或いはこれを用いて加工される被加工膜におけるパターンの予測形状を算出する工程と、前記算出された予測形状と所望形状との誤差を算出する工程と、予め設定された注目箇所に対し複数の補正量を与えて、感光性材料膜或いはこれを用いて加工される被加工膜におけるパターンの形状を予測する工程と、前記算出された予測形状と所望形状との誤差を最小とする最適なフォトマスクのパターン形状を選択する工程とを含むこと。
【００７２】
(4)前記被処理基板上の露光或いは加工後形状を予測するモデルに従って前記フォトマスクのパターン形状に補正を加える第１の工程と、第１の工程における補正アルゴリズムを変更して、さらに補正を行う第２の工程とを含むこと。
【００７３】
また、本発明の一態様は次のような構成を採用したことを特徴としている。
【００７４】
(5) 上記の(1)〜(4) において、フォトマスクとして、レベンソン型位相シフトマスクを用いたこと。
【００７５】
(6) トランジスタゲート部を挟んで交互に０°開口部、１８０°開口部を設けたレベンソン型位相シフトマスクを用い、被処理基板上に所望パターンを露光するプロセスを有する半導体装置の製造方法であって、前記レベンソン型位相シフトマスクのパターン形状に対して近接効果補正処理を施すために、上記 (1)〜(4) の何れかに記載のマスクデータ補正方法を用いたことを特徴とする。
【００７６】
(7) 上記の(6) において、注目箇所が、レベンソン型位相シフトマスクの０°或いは１８０°開口部のコーナーより０．６λ〜１．３λ（λ：露光波長）だけ離れた位置に発生する０°開口部と１８０°開口部間の暗部のくびれであること。
【００７７】
(8) トランジスタゲート部を挟んで交互に０°開口部、１８０°開口部を設けたレベンソン位相シフトマスクを用いる半導体装置の製造方法で、レベンソン位相シフトマスクのパターンデータを得るための処理として、被処理基板上の感光性材料膜、或いはこれを用いて加工される被加工膜のパターンとして、所望の形状、寸法を得るためにレベンソン位相シフトマスクのパターン形状に補正を加える近接効果補正処理において、モデルベースの近接効果補正を行い、補正後のフォトマスクのパターン形状から感光性材料膜パターン、或いはこれを用いて加工される被加工膜パターンの予測形状を算出して、所望形状との誤差を算出し、次いで、開口部のコーナーより０．６λ〜１．３λ（λけ露光波長）だけ離れた位置に発生する０°開口部と１８０°開口部間の暗部のくびれ箇所に対して、ルールベースの近接効果補正を行ってレベンソン位相シフトマスクのパターン形状をさらに補正することを特徴とする。
【００７８】
(9) トランジスタゲート部を挟んで交互に０°開口部、１８０°開口部を設けたレベンソン位相シフトマスクを用いる半導体装置の製造方法で、レベンソン位相シフトマスクのパターンデータを得るための処理として、被処理基板上の感光性材料膜、或いはこれを用いて加工される被加工膜のパターンとして、所望の形状、寸法を得るためにレベンソン位相シフトマスクのパターン形状に補正を加える近接効果補正処理において、開口部のコーナーより０．６λ〜１．３λ（λ：露光波長）だけ離れた位置に発生する０°開口部と１８０°開口部間の暗部のくびれ箇所に対して、ルールベースの近接効果補正を行い、次いで、モデルベースの近接効果補正を行い、補正後のフォトマスクのパターン形状から感光性材料膜パターン、或いはこれを用いて加工される被加工膜パターンの予測形状を算出して、所望形状との誤差を算出し、レベンソン位相シフトマスクのパターン形状をさらに補正することを特徴とする。
【００７９】
(10)上記の(8) (9) において、ルールベースの近接効果補正を行う対象のエッジはトランジスタゲート部に接する０°開口部、１８０°開口部のエッジであることを特徴とする。
【図面の簡単な説明】
【００８０】
【図１】第１の実施形態に使用したランダムロジックのゲート配線パターンの一例を説明する要部平面図。
【図２】２重露光法によるパターン形成方法を説明する要部平面図。
【図３】２重露光法によるパターン形成方法を説明する要部平面図。
【図４】２重転写法によるパターン形成方法を説明する要部平面図。
【図５】スリミング法によるＭＯＳトランジスタの製造工程における要部断面図と平面図。
【図６】スリミング法によるＭＯＳトランジスタの製造工程における要部断面図と平面図。
【図７】レベンソンパターン形成時のくびれの問題を説明する図。
【図８】パターン補正方法を説明する要部平面図。
【図９】モデルベースＯＰＣにより補正したマスク形状とルールベースＯＰＣにより補正したマスク形状を示す平面図。
【図１０】ルールベースＯＰＣにより補正したマスク形状、及びモデルベースＯＰＣにより追加補正したマスク形状を示す平面図。
【図１１】補正量を変更した複数のマスク形状を示す平面図。
【符号の説明】
【００８１】
１０…素子領域
１１…ゲート部
１２…連結配線部
１３…コンタクトパッド部
１４…拡張部
２１，３１…クロム遮光部
２２，３２…０°開口部
２３，３３…１８０°開口部
２４…トリムマスクのクロム遮光部
２５…暗部
３４…レジストパターン
３５，３６…下地材料膜
１００…Ｓｉ基板
１０１…素子領域
１０２…素子分離領域
２０１…ゲート絶縁膜
２０２…ＳｉＧｅ膜（電極材料膜）
２０３…ＴＥＯＳ膜
２０４…ａ−Ｓｉ膜
２０５，２０７…ＡＲＣ膜
２０６，２０８…レジスト
【図１】
2005227666.tif 000003
【図２】
2005227666.tif 000004
【図３】
2005227666.tif 000005
【図４】
2005227666.tif 000006
【図５】
2005227666.tif 000007
【図６】
2005227666.tif 000008
【図７】
2005227666.tif 000009
【図８】
2005227666.tif 000010
【図９】
2005227666.tif 000011
【図１０】
2005227666.tif 000012
【図１１】
2005227666.tif 000013