(57)【要約】【課題】ＳｉＣ基板表面状態に起因するＡｌＮバッファー層内の結晶欠陥を抑止もしくは低減させ、ＧａＮ−ＨＥＭＴデバイスの特性を向上させることのできる電界効果トランジスタ用エピタキシャルウェハの製造方法を提供すること。【解決手段】ＭＯＶＰＥ法により、ＳｉＣ基板１直上にバッファー層２としてのＡｌＮ層を形成した後、チャネル層３としての高純度ＧａＮ層もしくはＩｎＧａＮ層と、該チャネル層よりも電子親和力の小さい電子供給層６としてのＡｌＧａＮ層を形成する電界効果トランジスタ用エピタキシャルウェハの製造方法において、上記ＡｌＮバッファー層２の成長温度を、隣接する上記チャネル層３の成長温度（ほぼ１１００℃）よりも高くすると共に、上記ＡｌＮバッファー層２の成長時のＶ／ＩＩＩ比を、ＡｌＮ反応種の吸着と離脱の速度が等しくなる程度に低くする。【選択図】      図１
2005032823.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＶＰＥ法により、ＳｉＣ基板直上にバッファー層としてのＡｌＮ層を形成した後、チャネル層としての高純度ＧａＮ層もしくはＩｎＧａＮ層と、該チャネル層よりも電子親和力の小さい電子供給層としてのＡｌＧａＮ層を形成する電界効果トランジスタ用エピタキシャルウェハの製造方法において、
上記ＡｌＮバッファー層の成長温度を、隣接する上記チャネル層の成長温度よりも高くすると共に、
上記ＡｌＮバッファー層の成長時のＶ族原料とＩＩＩ族原料の供給量比であるＶ／ＩＩＩ比を、ＡｌＮ反応種の吸着と離脱の速度が等しくなる程度に低くすることを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【請求項２】
請求項１記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、
上記チャネル層の成長温度をほぼ１１００℃とすることを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【請求項３】
請求項１記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、
上記バッファー層としてのＡｌＮ層の成長を１１００℃超〜１２００℃の温度範囲、好ましくはほぼ１２００℃の温度で行い、上記ＧａＮチャネル層及び上記ＡｌＧａＮ電子供給層の成長をほぼ１１００℃の温度で行うことを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【請求項４】
請求項１〜３のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、
上記ＡｌＮバッファー層成長時のＶ／ＩＩＩ比を、５０以上５００以下の範囲、好ましくは２３０程度に設定することを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【請求項５】
請求項１〜３のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、
上記Ｖ／ＩＩＩ比を、上記ＡｌＮバッファー層成長時の成膜速度が０．２ｎｍ／ｓｅｃ以下になるように、設定することを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【請求項６】
請求項１〜５のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、
上記ＡｌＮバッファー層成長時の成長圧力を２６６．６ｈＰａ以下にすることを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【請求項７】
請求項１〜６のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、
上記ＡｌＮバッファー層を成長した後に成長を中断し、炉内をチャネル層成長に最適な温度まで下げた後、上記チャネル層を成長することを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳｉＣ（シリコン・カーバイド）基板直上にバッファー層としてのＡｌＮ（窒化アルミニウム）層を形成した後、チャネル層としての高純度ＧａＮ（窒化ガリウム）層もしくはＩｎＧａＮ（窒化インジウム・ガリウム）層と、該チャネル層よりも電子親和力の小さい電子供給層としてのＡｌＧａＮ（窒化アルミニウム・ガリウム）層を形成する電界効果トランジスタ用エピタキシャルウェハの製造方法に関するものである。
【０００２】
【従来の技術】
ＧａＮ、ＡｌＮ、ＩｎＮ、およびこれらの混晶を最適な構造で積層成長させたＩＩＩ−Ｖ族窒化物結晶エピタキシャルウェハは、すでに青色ＬＥＤ用結晶として市場に出回っており、さらには青色ＬＥＤや紫外ＬＥＤ用エピタキシャルウェハなども開発されつつある。
【０００３】
しかし窒化物結晶の用途は、光デバイスだけでなく、近年の高出力トランジスタの需要に伴い、ＧａＮ−ＨＥＭＴ（高電子移動度トランジスタ）などの電界効果トランジスタ用エピタキシャルウェハの開発もなされるようになってきた。
【０００４】
このＨＥＭＴ用エピタキシャルウェハの基板としては、ＧａＮバルク単結晶の実現が難しいため、これまでサファイア基板やＳｉＣ基板が用いられ開発が進められてきた。しかしプロセス技術の発達と共に、放熱性の良いＳｉＣ基板の方が、結晶性及び電気的特性の良好な窒化物系化合物半導体薄膜を実現できるようになってきた。
【０００５】
通常、ＳｉＣ基板に窒化物結晶を形成するときは、六方晶ＳｉＣ結晶の（０００１）面上に成長がなされる。しかし窒化物結晶であるＧａＮもしくはＩｎＧａＮ薄膜を直接にＳｉＣ基板上に成長しても、濡れ性の悪さから平坦な膜にならず、六角柱状に結晶が形成（三次元核成長）される。しかし、濡れ性のよいＡｌＮは膜として形成（二次元核成長）されたものであるため、通常はＡｌＮもしくはＡｌを含んだ窒化物混晶をバッファー層としてＳｉＣ直上に成長した後、必要とする窒化物結晶のＧａＮもしくはＩｎＧａＮを成長する方法がとられている。
【０００６】
このときのバッファー層の成長条件は、各研究機関で異なるが、成長温度の変化によるタイムロスを無くすため、通常はバッファー層上に成長する結晶（チャネル層に用いる結晶）と同じ温度で成長を行っている。
【０００７】
なお、ＳｉＣ基板に窒化物系化合物半導体薄膜を形成するに際し、平面平坦性および電気的特性に優れた結晶を得る工夫としては、（１）  バッファー層のＡｌＮ薄膜の厚さを臨界膜厚（４．６ｎｍ）以下にして、ＳｉＣ基板に対してスードモーフィックに歪ませ、ＡｌＮ薄膜中にミスフィット転位やこれによって生じる貫通転位が発生しないようにする方法（例えば、特許文献１参照）や、（２）  表面がＣ面であるＳｉＣ基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体材料を結晶成長させる方法（例えば、特許文献２参照）などがある。この特許文献２においては、始めに熱酸化と酸化膜の除去を数回繰り返してＳｉＣ基板の研磨傷を完全に取り除き、そのＣ面ＳｉＣ基板上に１１００℃でＡｌＮバッファー層を成長し、このＡｌＮバッファー層上に１０００℃で第１のＧａＮ層、ＡｌＧａＮ層、および第２のＧａＮ層を成長する。
【０００８】
【特許文献１】
特開平９−２１９５４０号公報
【０００９】
【特許文献２】
特開２００３−１７４１９号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、ＳｉＣ基板の品質はまだ発展途上にあり、改良の余地は多々存在する。なかでも基板表面には多数の研磨キズや結晶欠陥が存在し、ＳｉやＧａＡｓ基板に比べると厳密に平坦とは言い難い状態にある。そのためバッファー層の結晶性は基板表面状態に大きく影響され、バッファー層中の結晶欠陥がその上のチャネル層や電子供給層に伝搬されることにより、エピタキシャルウェハ中の結晶欠陥の増加、それに伴う電気的特性の劣化が起こる。その結果、電流利得やゲート耐圧などのデバイス特性が劣化することになる。
【００１１】
さらに高出力設計になるほどデバイスの面積は大きくなり、面内に結晶欠陥を含む確率は高くなる。つまり出力用途が高くなるにつれて、デバイス特性は理論値から下回ることが予想される。
【００１２】
そこで、本発明の目的は、上記課題を解決し、ＳｉＣ基板表面状態に起因するＡｌＮバッファー層内の結晶欠陥を抑止もしくは低減させ、ＧａＮ−ＨＥＭＴデバイスの特性を向上させることのできる電界効果トランジスタ用エピタキシャルウェハの製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１４】
請求項１の発明に係る電界効果トランジスタ用エピタキシャルウェハの製造方法は、ＭＯＶＰＥ法（有機金属気相成長法）により、ＳｉＣ基板直上にバッファー層としてのＡｌＮ層を形成した後、チャネル層としての高純度ＧａＮ層もしくはＩｎＧａＮ層と、該チャネル層よりも電子親和力の小さい電子供給層としてのＡｌＧａＮ層を形成する電界効果トランジスタ用エピタキシャルウェハの製造方法において、上記ＡｌＮバッファー層の成長温度を、隣接する上記チャネル層の成長温度よりも高くすると共に、上記ＡｌＮバッファー層の成長時のＶ族原料とＩＩＩ族原料の供給量比であるＶ／ＩＩＩ比を、ＡｌＮ反応種の吸着と離脱の速度が等しくなる程度に低くすることを特徴とする。
【００１５】
この特徴によれば、ＡｌＮバッファー層の成長温度を上げて、隣接する上記チャネル層の成長温度（ほぼ１１００℃）よりも高くすることで、ＡｌＮ反応種の離脱が容易になる。またＡｌＮバッファー層の成長時のＶ／ＩＩＩ比を下げて成膜速度を遅くし、Ｖ／ＩＩＩ比をＡｌＮ反応種の吸着と離脱の速度が等しくなる低い値とすることで、ＡｌＮ反応種が表面を動きやすい平衡状態に近い状況が作り出される。このため、ＳｉＣ基板直上での横方向成長（二次元核成長）が促進されるだけでなく、ＡｌＮ結晶が膜化した後のピット埋め込みが促進される。よって、欠陥の少ないＡｌＮバッファー層の成長が実現される。
【００１６】
本発明は、ＡｌＮ反応種の脱離をし易くするために成長温度の高温化を行い、また擬似的に吸着と脱離の速度を近くするために、Ｖ族およびＩＩＩ族原料の供給量の低減を行うことにより、欠陥の少ないＡｌＮバッファー層成長を実現するものである。
【００１７】
請求項２の発明は、請求項１記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、上記チャネル層の成長温度をほぼ１１００℃とすることを特徴とする。これは、上記バッファー層としてのＡｌＮ層の成長を１１００℃より高い温度で行い、上記チャネル層としての高純度ＧａＮ層もしくはＩｎＧａＮ層の成長及び電子供給層としてのＡｌＧａＮ層の成長をほぼ１１００℃の温度で行う方法である。
【００１８】
請求項３の発明は、請求項１記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、上記バッファー層としてのＡｌＮ層の成長を１１００℃超〜１２００℃の温度範囲、好ましくはほぼ１２００℃の温度で行い、上記ＧａＮチャネル層及び上記ＡｌＧａＮ電子供給層の成長をほぼ１１００℃の温度で行うことを特徴とする。
【００１９】
ＡｌＮバッファー層の成長温度を、一般的な成長温度である１１００℃よりも高い１１００℃超〜１２００℃の範囲に設定することで、ＡｌＮ反応種が活性化される。特に、ほぼ１２００℃に設定することで、ＡｌＮバッファー層の平坦性が最良となる。
【００２０】
請求項４の発明は、請求項１〜３のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、上記ＡｌＮバッファー層成長時のＶ／ＩＩＩ比を、５０以上５００以下の範囲、好ましくは２３０程度に設定することを特徴とする。
【００２１】
ＡｌＮバッファー層成長時のＶ／ＩＩＩ比を５０以上５００以下の範囲にすることで、ＡｌＮバッファー層の成膜速度が一般的な成膜速度よりも低く抑えられて、ＡｌＮ反応種の二次元核成長が促進され、またＡｌＮ結晶が膜化した後のピットの埋め込み作用が促進される。これによりＡｌＮバッファー層の良好な平坦性が得られる。特に、Ｖ／ＩＩＩ比を２３０程度に設定することで、ＡｌＮバッファー層の平坦性が最良となる。
【００２２】
成膜速度の制御は、具体的には、例えば窒素原料としてアンモニア（Ｖ族原料）、アルミニウム原料としてＴＭＡ（  ＩＩＩ族原料）を用い、ＴＭＡ供給量で製膜速度を制御するか、又はＮＨ３流量を変えて、ＴＭＡとＮＨ３のアダクト反応を意図的に促進することにより、成膜速度を制御する。
【００２３】
請求項５の発明は、請求項１〜３のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、上記Ｖ／ＩＩＩ比を、上記ＡｌＮバッファー層成長時の成膜速度が０．２ｎｍ／ｓｅｃ以下になるように、設定することを特徴とする。
【００２４】
このＡｌＮバッファー層成長時の成膜速度が０．２ｎｍ／ｓｅｃ以下という値は、例えば上記ＡｌＮバッファー層成長時のＶ／ＩＩＩ比を５０以上５００以下の範囲にすることで達成することができる。
【００２５】
請求項６の発明は、請求項１〜５のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、上記ＡｌＮバッファー層成長時の成長圧力を２００Ｔｏｒｒ（約２６６．６ｈＰａ）以下にすることを特徴とする。
【００２６】
請求項７の発明は、請求項１〜６のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、上記ＡｌＮバッファー層を成長した後に成長を中断し、炉内をチャネル層成長に最適な温度まで下げた後、上記チャネル層を成長することを特徴とする。
【００２７】
＜発明の要点＞
本発明の要点は、ＳｉＣ基板を用い、バッファー層としてＡｌＮ層を形成するＧａＮ−ＨＥＭＴエピタキシャルウェハにおいて、バッファー層のステップフロー成長を促進するため、ＧａＮ層の成長で一般に用いられる条件よりも、より高温・低Ｖ／ＩＩＩ比・低成膜速度で成長することである。
【００２８】
ＳｉＣ基板直上のＡｌＮ成長初期においては、気相から供給されたＡｌＮ反応種が基板表面をある程度の時間動き回り、やがて任意の場所に結晶核として定着する。このように基板面内にランダムにＡｌＮの核が形成された後、その核が横方向に成長して拡大し、隣り合った核同士が融合を繰り返していく。このように二次元核成長して最終的にＡｌＮ結晶は平坦な膜となる。このＳｉＣ基板上のＡｌＮ層成長初期の様子を図３に示す。図３中、（ａ）は５秒成長時の、（ｂ）は１０秒成長時の、（ｃ）は２０秒成長時の原子間力顕微鏡写真（一辺２μｍ）を示す。
【００２９】
しかし基板上に研磨キズや欠陥が存在した場合、核の横方向成長（二次元核成長）はその地点で妨げられ、ＡｌＮが膜になってもその地点にはピット（穴）状の結晶欠陥が残ることになる。このピットが埋め込まれないままチャネル層の成長に移ると、エピタキシャル層最表面まで貫通する転位となって、デバイス特性劣化の原因となる。
【００３０】
従って、このＳｉＣ基板直上での横方向成長（二次元核成長）の促進、およびＡｌＮ結晶が膜化した後のピット埋め込み作用を促進するために、ＡｌＮ層のステップフロー成長を促進しなくてはならない。
【００３１】
そのためにはＡｌＮ反応種ができるだけ表面を動き易い状況を作り出さなくてはならない。反応種が表面を動き易い状況とは、平衡状態に近い状態である。平衡状態とは反応種の吸着と脱離の速度が等しい状況のことを指す。本発明は、脱離をし易くするために成長温度の高温化、擬似的に吸着と脱離の速度を近くするために、Ｖ族およびＩＩＩ族原料の供給量比であるＶ／ＩＩＩ比の低減を行い、これにより欠陥の少ないＡｌＮバッファー層成長を実現するものである。
【００３２】
【発明の実施の形態】
以下、本発明の実施形態について実施例を中心に説明する。
【００３３】
本発明の効果を確認するため、試作例として、ＡｌＮバッファー層の成長温度を１１００℃（従来例）、１１５０℃（実施例１）、１１８０℃（実施例２）、１２００℃（実施例３）と変化させた４種類の電界効果トランジスタ（ＧａＮ系ＨＥＭＴ）用エピタキシャルウェハを作成した。このとき、炉内に導入するＩＩＩ族原料濃度に対するＶ族原料濃度の比率、すなわちＶ／ＩＩＩ比は２３０とした。そして、試作したこの４種類のＡｌＮバッファー層の表面状態、およびそのバッファー層上に成長したＧａＮ−ＨＥＭＴエピタキシャルウェハのホール測定結果、および溶融ＫＯＨエッチングによる結晶性評価を比較した。
【００３４】
詳述するに、試作したＧａＮ系ＨＥＭＴ用エピタキシャルウェハの構造は図２に示した通りであり、ＳｉＣ基板１上に、ｕｎ−ＡｌＮバッファー層２（厚さ１００ｎｍ）と、ｕｎ−ＧａＮチャネル層３（厚さ２０００ｎｍ）と、ｕｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層４（厚さ３ｎｍ）及びｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層５（厚さ３０ｎｍ）から成るＡｌＧａＮ層６とを順次成長し積層した構成となっている。
【００３５】
試料の作製はＭＯＶＰＥ法により行なった。ＳｉＣ基板としてはポリタイプが４Ｈ、＜０００１＞方向にｏｎ−Ａｘｉｓ、Ｓｉ面を用いた。
【００３６】
まず、基板表面処理として、熱酸化した後、希フッ酸洗浄を行った。これにより表面の酸化膜ごと異物を除去した。このときのＳｉＣ基板の表面状態は、図４に原子間力顕微鏡写真（一辺１０μｍ）で示すように多数の研磨キズが存在する状態である。
【００３７】
このＳｉＣ基板をＭＯＣＶＤによる薄膜結晶成長装置のサセプタ上に設置し、実施例１〜３のものについては、水素雰囲気中にてＡｌＮバッファー層２の成長温度Ｔｇ１（図１に「１１００℃超〜１２００℃」と表記した温度レベル）まで加熱した（図１のａ点）。具体的には、ＡｌＮバッファー層２の成長温度を、実施例１〜３では、１１５０℃（実施例１）、１１８０℃（実施例２）、１２００℃（実施例３）まで加熱した。これら実施例１〜３に共通している点は、すべて従来のＡｌＮバッファー層の成長温度１１００℃よりも高い温度レベルに設定してあることである。なお、試作例のうち、従来例のものについては１１００℃まで加熱した。
【００３８】
その後、図１に示すように、１０分間の空焼きを行った後（図１のｂ点）、アルミニウム原料であるトリメチルアルミニウム（以後、ＴＭＡと略す）と窒素原料であるＮＨ３を同時に流して、ＡｌＮバッファー層２の成長を行った。
【００３９】
この時の炉内圧力は１３５Ｔｏｒｒ（約１８０．０ｈＰａ）、  ＩＩＩ族原料であるＴＭＡとＶ族原料であるＮＨ３の供給流量はそれぞれ２．００×１０−５ｍｏｌ／ｍｉｎ、４．４６×１０−３ｍｏｌ／ｍｉｎとした。従って、ＡｌＮバッファー層２の成長に際し、炉内に導入するＶ族原料とＩＩＩ族原料の供給量比つまりＶ／ＩＩＩ比は２３０であり、これは実施例１〜３及び従来例において同じとした。
【００４０】
このようにして作成されたＡｌＮバッファー層／ＳｉＣ基板について、各成長温度（従来例：１１００℃、実施例１〜３：１１５０℃〜１２００℃）におけるＡｌＮ層（厚さ１００ｎｍ）の表面状態を原子間力顕微鏡（ＡＦＭ）によって観察した。結果を図５に一辺２μｍの写真で示す。図５から分かるように、ＡｌＮバッファー層の成長温度が従来例の１１００℃を越えて実施例１〜３の１１５０℃〜１２００℃と高くなるほど平坦性が良好となり、１２００℃で成長したときのＡｌＮの表面が一番平坦となる。
【００４１】
また、このＡｌＮバッファー層／ＳｉＣ基板について、ＡｌＮ中のピット密度の成長温度依存性と、表面ラフネスの成長温度依存性を調べた。図６（ａ）にピット密度の成長温度依存性の結果を、そして図６（ｂ）に表面ラフネスの成長温度依存性の結果を示した。この図６（ａ）（ｂ）から分かるように、１２００℃成長のときのＡｌＮのピット数が一番少なく、表面も一番平坦である。また、ＡｌＮの成長温度とピット密度の間、およびＡｌＮの成長温度と表面ラフネスの間には明らかな相関があり、ＡｌＮ成長温度を１１００℃超〜１２００℃と高温化することが、バッファー層２の平坦化に大きな効果を発揮していることがわかる。
【００４２】
次に、炉内温度を１０００℃に設定し、これより高い温度で成長した上記ＡｌＮバッファー層（１００ｎｍ）上に、さらにアンドープＧａＮチャネル層（高純度ＧａＮ層）３を２μｍ、ｕｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層４を３ｎｍ、そしてｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層５を３０ｎｍ成長した。この成長をＡｌＮバッファー層の成長（図１のｃ点）からＧａＮチャネル層３の成長（図１のｄ点）に移すときは、温度変化のために中断時間、つまり炉内温度を下げるための中断期間（図１のｃ〜ｄ点の区間）を設けた。この区間はＮＨ３のみを流し続けた。
【００４３】
そして、同じ１０００℃の成長温度の下で、アンドープＧａＮチャネル層３を２μｍ成長させ（図１のｄ〜ｅ点の区間）、続いて、同じ１０００℃の成長温度の下で、ｕｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層４を３ｎｍ、そしてｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層５を３０ｎｍ成長した（図１のｅ〜ｆ点の区間）。前者のＧａＮチャネル層３を成長させる際には、窒素原料としてＮＨ３を、ガリウム原料としてＴＭＧ（トリメチルガリウム）を流し、また後者のＡｌＧａＮ電子供給層６を成長させる際には、窒素原料としてＮＨ３を、アルミニウム原料としてＴＭＡを、ガリウム原料としてＴＭＧを流した。
【００４４】
上記の如く製造した図２に示す構造のＧａＮ−ＨＥＭＴエピタキシャルウェハについて、その電気的特性および結晶性を調べた。このときのＧａＮチャネル層３およびＡｌＧａＮ電子供給層６の成長条件は、上記の通り、全て１１００℃で行い、水素雰囲気中の１３５Ｔｏｒｒ（約１８０．０ｈＰａ）で成長を行っている。
【００４５】
ホール測定は、４端子法によるＶａｎ  ｄｅｒ  ｐａｗ法を用いて測定を行った。電極はＴｉ／Ｎｉを蒸着した後、７００℃の窒素雰囲気で加熱してオーミックコンタクトを取った。このときのＡｌＮバッファー層２の成長温度に対する電子密度Ｎｓ、電子移動度μの変化を、図７、図８に示す。
【００４６】
この結果では、電子密度Ｎｓに際立った変化は見られないが（図７）、電子移動度μについては、１２００℃でＡｌＮを成長したエピタキシャル層が一番大きいことが分かり（図８）、ＡｌＮバッファー層成長温度依存性があることが認められた。これはＡｌＮバッファー層の成長温度により、散乱要因となるＧａＮチャネル層３中の欠陥が変化しているためと考えられる。
【００４７】
また溶融ＫＯＨエッチングにより発生するピット数の比較も行った。ＫＯＨエッチングはエッチング条件で発生ピット密度が異なったり、ＳｉＣ基板上成長のＧａＮ薄膜の場合だと基板の結晶欠陥が薄膜まで伝播したりするため、厳密にはエピタキシャル層中の結晶欠陥密度として同定することはできない。しかし定量的な比較では有効な手段となるため、この結果を図９に示す。その結果、ＡｌＮバッファー層の成長温度（１１００℃、１１５０℃、１１８０℃、１２００℃）と、ＨＥＭＴエピタキシャル層最表面まで貫通する転位の密度には明らかな相関があることがわかった。また、先ほどの考察通り、ＡｌＮを１２００℃で成長したエピタキシャル層が一番エッチピットが少なく、１１００℃超〜１２００℃の間では、ＡｌＮ成長温度を高くするほどに、転位の密度は低減していることが確認された。
【００４８】
＜最適条件についての根拠＞
上記実施例では、Ｖ／ＩＩＩ比が２３０の場合について説明した。しかし本発明はこれに限定されるものではない。ＡｌＮバッファー層の成長時のＶ／ＩＩＩ比を下げて、ＡｌＮ反応種の吸着と離脱の速度が等しくなるようにすることができれば、ＳｉＣ基板表面状態に起因するバッファー層内の結晶欠陥を抑止もしくは低減させ、ＧａＮ−ＨＥＭＴデバイスの特性を向上させることができる。
【００４９】
図１０（ａ）（ｂ）は、パラメータとしてＶ／ＩＩＩ比を３０、５０、２３０、５００、８００と変化させた場合について、ＡｌＮ中のピット密度の成長温度依存性と、表面ラフネスの成長温度依存性を示したものである。この図１０（ａ）（ｂ）から分かるように、Ｖ／ＩＩＩ比が５０〜５００の範囲で良好な平面性が得られる。しかし、Ｖ／ＩＩＩ比がこの範囲より外れた場合、例えばＶ／ＩＩＩ比が８００では、ＡｌＮ反応種の吸着と離脱の速度が等しい平衡状態から遠くなって、ＡｌＮ反応種がピットを埋める作用が弱くなり、良好な平面性が得られなくなる。また、Ｖ／ＩＩＩ比が５０〜５００の範囲のなかでも、特に好ましいのは、ほぼ中間の値であるＶ／ＩＩＩ比が２３０程度とした場合であり、このＶ／ＩＩＩ比において上述のように、良好な平坦性の改善が示された。
【００５０】
以上を整理すると、バッファー層としてのＡｌＮ層の成長は、１１００℃超〜１２００℃の温度範囲、好ましくはほぼ１２００℃の温度で行い、上記ＧａＮチャネル層及び上記ＡｌＧａＮ電子供給層の成長をほぼ１１００℃の温度で行うことで、ＡｌＮ反応種の活性化がなされる。
【００５１】
また、上記ＡｌＮバッファー層成長時のＶ／ＩＩＩ比は、５０以上５００以下の範囲、好ましくは２３０程度に設定することで、良い平坦性と電気特性がえられる。そして、このＶ／ＩＩＩ比の範囲で、ＡｌＮバッファー層成長時の成膜速度が０．２ｎｍ／ｓｅｃ以下と低速にすることができる。
【００５２】
また、ＡｌＮバッファー層を成膜するために、上記実施例では、窒素原料としてアンモニア、アルミニウム原料としてＴＭＡを用いたが、これらより分解温度の低いヒドラジンやトリエチルアルミニウムを用いても同様な効果を得ることが出来る。また成膜速度をＴＭＡ供給量で制御したが、ＮＨ３流量を変えて、ＴＭＡとＮＨ３のアダクト反応を意図的に促進することにより、成膜速度を制御することも可能である。
【００５３】
また、上記実施例では、炉内圧力を１３５Ｔｏｒｒ（約１８０．０ｈＰａ）とした例について述べたが、本発明は、これに限定されるものではなく、ＡｌＮバッファー層成長時の成長圧力は２００Ｔｏｒｒ以下にすることで、本発明所期の効果を得ることができる。２００Ｔｏｒｒ以下とする理由は、ＴＭＡとＮＨ３の気相反応を極力抑えるためである。
【００５４】
また上記実施例１〜３では、成長温度を１１５０℃、１１８０℃、１２００℃としたが、このＡｌＮバッファー層２の成長温度Ｔ１は、隣接するＧａＮチャネル層３の成長温度Ｔ２（１１００℃）よりも高い設定温度であればよく本発明所期の効果を得ることができ、１１００℃超〜１２００℃の範囲で任意の温度に設定することができる。
【００５５】
また、ＡｌＮバッファー層２上に形成するチャネル層は、ＧａＮ層に限られるものではなく、チャネル層としてＩｎＧａＮ層を形成する場合であっても、全く同様に、従来よりも高品質・高性能なＧａＮ−ＨＥＭＴデバイスを実現することができる。
【００５６】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【００５７】
本発明によれば、ＡｌＮバッファー層の成長温度を上げて、隣接する上記チャネル層の成長温度（ほぼ１１００℃）よりも高くしているので、ＡｌＮ反応種の離脱が容易になる。またＡｌＮバッファー層の成長時のＶ／ＩＩＩ比を下げて成膜速度を遅くし、Ｖ／ＩＩＩ比をＡｌＮ反応種の吸着と離脱の速度が等しくなる低い値としているので、ＡｌＮ反応種が表面を動きやすい平衡状態に近い状況が作り出される。このため、ＳｉＣ基板直上での横方向成長（二次元核成長）が促進されるだけでなく、ＡｌＮ結晶が膜化した後のピット埋め込みが促進される。よって、欠陥の少ないＡｌＮバッファー層の成長が実現される。
【００５８】
よって本発明による電界効果トランジスタ用エピタキシャルウェハの製造方法によれば、従来より結晶欠陥の少ないエピタキシャルウェハを実現することができる。このエピタキシャルウェハを用いれば、プロセス技術を変えることなく、従来よりも高品質・高性能なＧａＮ−ＨＥＭＴデバイスが実現できる。
【図面の簡単な説明】
【図１】本発明の実施例に係るＧａＮ−ＨＥＭＴのエピタキシャル成長のガスシーケンスを示した図である。
【図２】本発明の実施例に係るＧａＮ−ＨＥＭＴエピタキシャルウェハの構造を示した図である。
【図３】ＳｉＣ基板上にＡｌＮが結晶核として定着し二次元核成長して行くＡｌＮ層成長初期の様子を、成長時間の経過を追って示した図面代用の原子間力顕微鏡写真である。
【図４】本発明の実施例に用いた市販のＳｉＣ基板の表面状態を示した図面代用の原子間力顕微鏡写真である。
【図５】本発明の実施例（Ｔｇ：１１５０℃、１１８０℃、１２００℃）と従来例（Ｔｇ：１１００℃）に係るＡｌＮ（１００ｎｍ）／ＳｉＣ基板の表面のＡＦＭ観察による図面代用写真である。
【図６】本発明の実施例（１１５０℃、１１８０℃、１２００℃）と従来例（１１００℃）に係るＡｌＮバッファー層のピット密度と表面ラフネスの成長温度依存性を示した図である。
【図７】本発明の実施例（１１５０℃、１１８０℃、１２００℃）と従来例（１１００℃）に係るＧａＮ−ＨＥＭＴエピタキシャル層のＮｓのＡｌＮ成長温度依存性を示した図である。
【図８】本発明の実施例（１１５０℃、１１８０℃、１２００℃）と従来例（１１００℃）に係るＧａＮ−ＨＥＭＴエピタキシャル層の移動度μのＡｌＮ成長温度依存性を示した図である。
【図９】本発明の実施例（１１５０℃、１１８０℃、１２００℃）と従来例（１１００℃）に係るＧａＮ−ＨＥＭＴエピタキシャル層のＫＯＨエッチングによるエッチピット発生の様子を示した図面代用の顕微鏡写真である。
【図１０】本発明の実施例（１２００℃）に係るＡｌＮバッファー層のピット密度と表面ラフネスの成長温度依存性を、Ｖ／ＩＩＩ比を変えて示した図である。
【符号の説明】
１  ＳｉＣ基板
２  ＡｌＮバッファー層
３  ＧａＮチャネル層
４  ｕｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層
５  ｎ−Ａｌ０．２５Ｇａ０．７５Ｎ層
６  ＡｌＧａＮ電子供給層
【図１】
2005032823.tif 000003
【図２】
2005032823.tif 000004
【図３】
2005032823.tif 000005
【図４】
2005032823.tif 000006
【図５】
2005032823.tif 000007
【図６】
2005032823.tif 000008
【図７】
2005032823.tif 000009
【図８】
2005032823.tif 000010
【図９】
2005032823.tif 000011
【図１０】
2005032823.tif 000012