(57)【要約】【課題】    周波数ドメイン解析を目的する機器には時間ドメインによる解析機能を、時間ドメイン解析を目的とする機器には周波数ドメインによる解析機能の補完をおこない、なおかつ多様な信号解析を安価に実行する共通の装置を得る。【解決手段】掃引式スペクトラム・アナライザにおける掃引を停止して、ゼロ・スパン信号をＩＦ信号として本装置に入力し、入力されたＩＦ信号をデジタル信号に変換し、該ＩＦ信号を複素成分Ｉ、Ｑに分離し、複素フィルタの特性を所望の関数に対応するパラメータにしたがって制御しながらデジタル処理を実行する。【選択図】  図２
2005227248.tif 000002
【特許請求の範囲】
【請求項１】
入力されたＩＦ信号を周波数ドメイン、あるいは時間ドメインによる解析を実行することを目的として、
スペクトラム・アナライザ、あるいはその他のＩＦ信号出力装置からの信号入力端子と、
Ａ／Ｄ変換回路と、
ＤＳＰ回路と、
ＣＰＵ及びメモリと、
外部コンピュータとの接続端子とを備え、
前記信号入力端子は有線又は無線アダプターによってＩＦ信号を本装置に導入し、
前記Ａ／Ｄ変換回路は入力されたＩＦ信号をデジタル信号に変換し、
前記ＤＳＰ回路はデジタル信号化されたＩＦ信号を同相成分（実数部）Ｉ、直交成分（虚数部）Ｑに分離し、該複素成分にもとづいて所望のＩＦ信号解析を実行し、
前記ＣＰＵ及びメモリは、外部のコンピュータから与えられた関数とそのパラメータを実行し、
前記外部コンピュータとの接続端子は、コンピュータの入力手段から入力された所望の関数とそのパラメータを本装置に導入し、出力された解析データをコンピュータへ導出することを特徴とする外付型信号解析装置。
【請求項２】
請求項１記載の外付型信号解析装置であって、請求項１記載のＤＳＰ回路は、直交検波回路、及びロー・パス・フィルタ、及び複素処理フィルタを備え、前記ロー・パス・フィルタ、及び複素処理は、複素信号化されたＩＦ信号に対し、所望の関数に対応するパラメータによってその特性の変更を実行されるものであることを特徴とする外付型信号解析装置。
【請求項３】
請求項１記載のＣＰＵ及びメモリは、所望の関数に対応したパラメータにしたがってＤＳＰ回路中のロー・パス・フィルタ、及び複素処理フィルタの特性を制御するものであることを特徴とする外付型信号解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】  スペクトラム・アナライザに関する。
【背景技術】
【０００２】  現在市販されている大半のスペクトラム・アナライザ、あるいはＲＦ信号機器においては、入力ＩＦ信号処理がアナログ方式であったり、また複素信号に変換して複素信号にもとづく多様な解析がなされることなく、解析方式が単一又はごく少数の解析方法に限定されている。【０００３】  例えば、周波数ドメイン解析を目的とするスペクトラム・アナライザにおいては、時間ドメインによる信号解析機能はなく、時間ドメイン解析を目的とするオシロ・スコープには周波数ドメインによる信号解析機能は付せられていないことは当然としても、選択できる解析を実行するための関数がごく少数に限られている。【０００４】  それらは主に製造コストに起因する様態であって、双方の機器に不足する機能を、簡易かつ安価に補完する装置の出現が待たれている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】  周波数ドメイン解析を目的する機器には時間ドメインによる解析機能を、時間ドメイン解析を目的とする機器には周波数ドメインによる解析機能の補完をおこない、なおかつ多様な信号解析を安価に実行する共通の装置を得る。
【課題を解決するための手段】
【０００６】  請求項１記載の発明は、スペクトラム・アナライザ、あるいはその他のＩＦ信号出力装置からの信号入力端子と、Ａ／Ｄ変換回路と、ＤＳＰ回路と、ＣＰＵ及びメモリと、外部コンピュータとの接続端子とを備え、
前記信号入力端子は有線又は無線アダプターによってＩＦ信号を本装置に導入し、前記Ａ／Ｄ変換回路は入力されたＩＦ信号をデジタル信号に変換し、前記ＤＳＰ回路はデジタル信号化されたＩＦ信号を同相成分（実数部）Ｉ、直交成分（虚数部）Ｑに分離し、該複素成分にもとづいて所望のＩＦ信号解析を実行し、前記ＣＰＵ及びメモリは、外部のコンピュータから与えられた関数とそのパラメータを実行し、前記外部コンピュータとの接続端子は、コンピュータの入力手段から入力された所望の関数とそのパラメータを本装置に導入し、出力された解析データをコンピュータへ導出するものであるよう構成される。【０００７】  請求項２記載のＤＳＰ回路は、直交検波回路、及びロー・パス・フィルタ、及び複素処理フィルタを備え、前記ロー・パス・フィルタ、及び複素処理フィルタは、複素信号化されたＩＦ信号に対し、所望の関数に対応するパラメータによってその特性の変更を実行される複素フィルタとして動作するものであるよう構成される。【０００８】  請求項３記載のＣＰＵ及びメモリは、所望の関数に対応したパラメータにしたがってＤＳＰ回路中のロー・パス・フィルタ、及び複素処理フィルタの特性を制御するものであるよう構成される。
【発明の効果】
【０００９】  本発明装置は、以上説明したように構成されているので、ＩＦ信号の複素成分Ｉ、Ｑに対し、デジタル制御されるロー・パス・フィルタ及び複素処理フィルタによって所望の解析を実行する関数パラメータを乗算して、多様な解析データを簡易に、かつ安価に得ることが実現される。
【発明を実施するための最良の形態】
【００１０】  ＩＦ信号出力機器に本装置を接続し、本装置に入力されたＩＦ信号を複素信号Ｉ、Ｑに変換し、本装置を制御する外部のコンピュータからの解析関数の選択によって、対応するパラメータにしたがって複素フィルタが作動し、複素信号Ｉ、Ｑに対して演算を実行して所望の解析データを抽出する。
【実施例１】
【００１１】  以下、本発明の実施の形態を図にもとづいて説明する。
図１は本発明装置の全体構成を示すブロック図であって、ＩＦ信号出力機器との入力端子１、Ａ／Ｄ変換回路２、局部発振器３、ＤＳＰ４、ＣＰＵ５、メモリ６、コンピュータその他の制御機器への出力端子７から構成される。【００１２】  入力端子１は有線あるいは無線アダプターによってＩＦ信号出力機器と接続され、ＩＦ信号を本装置に導入し、Ａ／Ｄ変換回路２は、入力されたＩＦ信号をＡ／Ｄ変換し、局部発振器３はサンプリング周波数をＡ／Ｄ変換回路２及びＤＳＰ部のＮＣＯへ供給し、ＤＳＰ４はＡ／Ｄ変換されたＩＦ信号を複素信号に変換し、所望の関数に対応するパラメータに応じた解析を実行し、ＣＰＵ５及びメモリ６は連携してＤＳＰ部のロー・パス・フィルタ（ＬＰＦ）及び複素処理フィルタの特性を制御して、ＤＳＰ部から出力されるＩ、Ｑ信号にもとづいて関数の演算を実行し、出力端子７はコンピュータからの制御情報を導入するとともに、解析データをコンピュータへ出力する。【００１３】  図２はＤＳＰ部の内部構成を示すブロック図であって、ＮＣＯ（数値制御周波数発生器）８、ミキサー９、ＬＰＦ１０、複素処理フィルタ１１から構成される。【００１４】  ＮＣＯ８はデジタル化されたＩＦ信号に乗算するｓｉｎ波、及びｃｏｓ波を生成し、ミキサー１０はふたつに分離されたＩＦ信号に対して、ｓｉｎ波、及びｃｏｓ波をそれぞれ乗算してＩ、Ｑ成分を生成し、ＬＰＦ１０は分離されたＩ成分信号、Ｑ成分信号それぞれの帯域制限をおこなって、必要な帯域のみを抽出し、複素処理フィルタ１１は所望のパラメータに対応した複素処理データが得られるものである。【００１５】  本発明においては、入力されたＩＦ信号を即座にＡ／Ｄ変換して、同相成分Ｉと直交成分Ｑに分離し、最終段の複素処理フィルタ１１まで複素信号Ｉ、Ｑがデジタル処理されるため、ＬＰＦ１０及び複素処理フィルタ１１に対し、所望の解析を実行するための関数に対応するパラメータを与えることにより、多様な解析方法が選択されるばかりでなく、掃引式スペクトラム・アナライザの増速装置としても使用されるものである。【００１６】  例えば、掃引式スペクトラム・アナライザの掃引を停止して、ゼロ・スパン信号をＩＦ信号として入力し、入力されたＩＦ信号を複素信号Ｉ、Ｑに変換し、接続しているコンピュータからの操作によって、時間ドメインによる解析が選択された場合には、時間ドメインによる解析のために用意されている多数の関数の内から所望の関数を選択することが出来るが、次表にその一部を示す。【００１７】
【表１】
2005227248.tif 000003
【００１８】  また、周波数ドメインによる解析を選択し、複素信号Ｉ、ＱをＬＰＦ１０及び複素処理フィルタ１１にＦＦＴを実行するパラメータを与え、複素ＦＦＴ処理をすることにより、ＦＦＴ処理されたスペクトラムの測定が実現する。【００１９】  さらに、従来からのアナログ処理型の掃引式スペクトラム・アナライザの欠点であった解析速度の遅さは、本発明による装置へ該掃引式スペクトラム・アナライザからのゼロ・スパン信号をＩＦ信号として取り出し、Ａ／Ｄ変換して複素信号Ｉ、Ｑに分離して、複素フィルタ、すなわちＬＰＦ１０及び複素処理フィルタ１１においてデジタル処理することによって、解析速度が大幅に増すことにより解決される。
【産業上の利用可能性】
【００２０】  既に市販されているスペクトラム・アナライザであっても、本発明装置を接続することによって、簡易に、かつ安価に周波数ドメイン、あるいは時間ドメインを問わず、多様なＩＦ信号の解析を実現出来るうえ、高速な掃引式スペクトラム解析が実行できる。
【図面の簡単な説明】
【００２１】
【図１】  本発明装置の全体構成を示すブロック図である。
【図２】  ＤＳＰ部の内部構成を示すブロック図である。
【符号の説明】
【００２２】１  入力端子
２  Ａ／Ｄ変換回路
３  局部発振器
４  ＤＳＰ回路
５  ＣＰＵ
６  メモリ
７  接続端子
８  ＮＣＯ
９  ミキサー
１０  ＬＰＦ
１１  複素処理フィルタ
【図１】
2005227248.tif 000004
【図２】
2005227248.tif 000005