(57)【要約】      （修正有）【課題】最小の容量素子とアクティブ回路、及びより少ない抵抗素子によりポリフェーズフィルタを実現する。【解決手段】第１、第２の入出力端子、バッファ回路、容量、及び抵抗を含む第１と第２の回路網を備える。  第１の回路網１は第１の入力端子からの信号について低域通過特性を示し、第２の入力端子からの信号について高域通過特性を示す。第２の回路網２は第１の入力端子からの信号について高域通過特性を示し、第２の入力端子からの信号について低域通過特性を示す。第１の回路網１の低域通過特性又は高域通過特性を示す伝達関数の一方が、第２の回路網２の低域通過特性又は高域通過特性を示す伝達関数と極性を同一とし、第１の回路網の伝達関数の他方が、第２の回路網の伝達関数と極性反転された構成を有する。【選択図】図１
2005203982.tif 000002
【特許請求の範囲】
【請求項１】
各々第１、第２の入力信号が加えられる第１、第２の入力端子と、出力信号が取り出される出力端子を有するとともに、少なくとも一つの増幅回路と一つの容量素子と一つの抵抗素子を含む第１の回路網及び第２の回路網を具備し、
前記第１の回路網は前記第１の入力端子からの入力信号について低域周波数通過特性を示すとともに、前記第２の入力端子からの入力信号について高域周波数通過特性を示し、
前記第２の回路網は前記第１の入力端子からの入力信号について高域周波数通過特性を示すとともに、前記第２の入力端子からの入力信号について低域周波数通過特性を示し、
前記第１の回路網の第１の入力信号及び第２の入力信号から出力信号への低域周波数通過特性又は高域周波数通過特性を示す伝達関数の一方が、前記第２の回路網の第２の入力信号及び第１の入力信号から出力信号への低域周波数通過特性又は高域周波数通過特性を示す伝達関数と極性を同一とし、前記第１の回路網の第１の入力信号及び第２の入力信号から出力信号への低域周波数通過特性又は高域周波数通過特性を示す伝達関数の他方が、前記第２の回路網の第２の入力信号及び第１の入力信号から出力信号への低域周波数通過特性又は高域周波数通過特性を示す伝達関数と極性反転された伝達関数を有する
ことを特徴とするポリフェーズフィルタ。
【請求項２】
各々第１、第２の入力信号が加えられる第１及び第２の入力端子に接続された第１及び第２の増幅回路と、前記第１の入力信号を反転させる反転回路と、抵抗素子と容量素子からなる第１及び第２の直列回路とを具備し、
前記第１の直列回路の一端が前記第１の増幅回路の出力端子に接続され、前記第１の直列回路の他端と前記第２の直列回路の一端が前記第２の増幅回路の出力端子に接続され、前記第２の直列回路の他端が前記反転回路の出力端子に接続され、各々前記第１、第２の直列回路の容量素子と抵抗素子の接続点から各々第１、第２の出力端子に接続されている
ことを特徴とする請求項１記載のポリフェーズフィルタ。
【請求項３】
前記第１又は第２の回路網は、前記第１及び第２の入力端子間に接続された容量素子と抵抗素子の直列回路と、前記容量素子と抵抗素子の接続点に入力端子が接続された増幅回路とを備え、
前記増幅回路の出力端子より前記出力信号が取り出される
ことを特徴とする請求項１記載のポリフェーズフィルタ。
【請求項４】
前記増幅回路は演算増幅器からなり、前記第１又は第２の回路網は、一端が前記演算増幅器の非反転入力端子に接続された第１、第２の抵抗素子及び容量素子と、一端が前記演算増幅器の反転入力端子に接続された第３及び第４の抵抗素子から構成され、
前記第１の抵抗素子の他端が前記第１の入力端子に接続され、前記第２及び第３の抵抗素子の他端が前記第２の入力端子に接続され、前記第４の抵抗素子の他端が前記演算増幅器の出力端子に接続され、前記容量素子の他端が前記第２の入力端子に接続され、前記演算増幅器の出力端子より出力信号が取り出される
ことを特徴とする請求項１記載のポリフェーズフィルタ。
【請求項５】
前記第１及び第２の抵抗素子の抵抗値が等しく、かつ、前記第３及び第４の抵抗素子の抵抗値が等しい
ことを特徴とする請求項４記載のポリフェーズフィルタ。
【請求項６】
前記増幅回路は演算増幅器からなり、前記第１又は第２の回路網は、一端が前記演算増幅器の非反転入力端子に接続された第１及び第２の抵抗素子及び容量素子と、前記演算増幅器の反転入力端子に接続された第３及び第４の抵抗素子から構成され、
前記第１の抵抗素子の他端が前記第１の入力端子に接続され、前記第２及び第３の抵抗素子の他端が前記第２の入力端子に接続され、前記第４の抵抗素子の他端が前記演算増幅器の出力端子に接続され、前記容量素子の他端が接地され、前記演算増幅器の出力端子より前記出力信号が取り出される
ことを特徴とする請求項１記載のポリフェーズフィルタ。
【請求項７】
前記前記第１及び第２の抵抗素子の抵抗値が等しく、かつ、前記第３及び第４の抵抗素子の抵抗値が等しい
ことを特徴とする請求項６記載のポリフェーズフィルタ。
【請求項８】
前記増幅回路は演算増幅器からなり、前記第１又は第２の回路網は、一端が前記演算増幅器の非反転入力端子に接続された第１及び第２の抵抗素子と、一端が互いに接続されるとともに容量素子の一端に接続された第３及び第４の抵抗素子と、一端が前記演算増幅器の反転入力端子に接続された第５及び第６の抵抗素子から構成され、
前記第１及び第３の抵抗素子の他端が第１の入力端子に接続され、前記第２及び第６の抵抗素子の他端が接地され、前記第４の抵抗素子の他端が前記第２の入力端子に接続され、前記第５の抵抗素子の他端が前記演算増幅器の出力端子に接続され、前記容量素子の他端が前記演算増幅器の反転入力端子に接続され、前記演算増幅器の出力端子より前記出力信号が取り出される
ことを特徴とする請求項１記載のポリフェーズフィルタ。
【請求項９】
前記第１及び第２の抵抗素子の抵抗値が等しく、かつ、前記第４、第５及び第６の抵抗素子の抵抗値が前記第３の抵抗素子の抵抗値の３倍である
ことを特徴とする請求項８記載のポリフェーズフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、無線送受信機において周波数変換に伴うイメージ信号の除去、あるいは任意の信号から直交した信号の生成などを行うための手段として好適なポリフェーズフィルタに関する。
【背景技術】
【０００２】
従来、ポリフェーズフィルタは、例えば無線送受信機において周波数変換に伴うイメージ信号の除去、あるいは任意の信号から直交した信号の生成などを行うための手段として用いられている。図１８は、従来の一段のポリフェーズフィルタの回路図の例を示したものである。図１８に示すように、ポリフェーズフィルタは、入力信号の同相成分信号をＩチャネル、直交成分信号をＱチャネルとし、それぞれのチャネルの差動信号すなわち原信号（Ｖｉ−Ｉ、Ｖｉ−Ｑ、）と反転信号（Ｖｉ−Ｉｘ、Ｖｉ−Ｑｘ）の合計４種類の信号に対して適用される。
【０００３】
図１８に示す回路３００は、一つの入力端子３０１が抵抗素子３０５及び容量素子３０９を介してそれぞれ出力端子３１３及び３１４に接続している。同様に、入力端子３０２〜３０４は抵抗素子３０６〜３０８及び容量素子３１０〜３１２を介してそれぞれ出力端子３１４，３１５，３１６，３１３に接続している。入力端子３０１及び３０３にそれぞれ入力されるＶｉ−Ｉ及びＶｉ−Ｉｘは差動のＩ入力であり、入力端子３０４及び３０２にそれぞれ入力されるＶｉ−Ｑ、Ｖｉ−Ｑｘは差動のＱ入力である。また、出力端子３１３及び３１５にそれぞれ得られるＶｏ−Ｉ、Ｖｏ−Ｉｘは差動のＩ出力であり、出力端子３１６及び３１４にそれぞれ得られるＶｏ−Ｑ、Ｖｏ−Ｑｘは差動のＱ出力である。この図１８に示すように、差動入力及び差動出力の場合には、受動素子のみでポリフェーズフィルタを構成することが可能である。
【０００４】
図１９は、従来のポリフェーズフィルタの多段接続の説明に供する回路図である。実際には、ポリフェーズフィルタは一段のみ（図１８）で使われることはまれであり、図１９に示すように多段接続される。この図１９の回路は２段接続の例を示したものである。図１９において、第１段のポリフェーズフィルタ３００ａ及び第２段のポリフェーズフィルタ３００ｂの間には、バッファ回路３１７〜３２０を入れることが必要である。バッファ回路３１７〜３２０を設ける理由は、このバッファ回路３１７〜３２０がないと、後段のポリフェーズフィルタ３００ｂの入力インピーダンスが前段のポリフェーズフィルタ３００ａの負荷となり、多段構成ポリフェーズフィルタの動作が単独動作のときから誤差を生じるためである。
【０００５】
このように、従来のポリフェーズフィルタによれば、一段の単位ポリフェーズフィルタ当たり、４つの容量及び抵抗が必要とされていた。また単位ポリフェーズフィルタを多段接続した場合、各ポリフェーズフィルタ段間の干渉を防ぐためには４つのバッファ回路を備えることが必要であった。
【０００６】
一方、後段ポリフェーズフィルタ３００ｂの入力インピーダンスを前段のポリフェーズフィルタ３００ａの出力インピーダンスより３倍程度以上大きく取ることにより、実用的にはバッファ回路を取り除くことも可能である。この方法によれば、バッファ回路などのアクティブ回路（能動回路）が不要となり、消費電力が減る等の利点がある。しかしながら、多段接続するポリフェーズフィルタの段数が増加するに伴い、初段の入力インピーダンスが極端に低くなり駆動が困難となるとか、最終段の出力インピーダンスが極端に高くなる、等の問題が生じることがあった。
【０００７】
次に、ポリフェーズフィルタの動作を簡潔に説明する。図２０は、１段のポリフェーズフィルタのＩ入力、Ｑ入力を並列駆動とした回路を示しており、直交した信号を得る手段として用いられる。
【０００８】
図２０の回路は、入力端子３０１、容量素子３０９、出力端子３１４、抵抗素子３０６、入力端子３０２、容量素子３１０、出力端子３１５、抵抗素子３０７、入力端子３０３、容量素子３１１、出力端子３１６、抵抗素子３０８、入力端子３０４、容量素子３１２、出力端子３１３、抵抗素子３０５により閉回路状に接続された表現とされ、入力信号ＶｉｎとしてＶｉ−Ｉ及びＶｉ−Ｑが、反転信号−ＶｉｎとしてＶｉ−Ｉｘ及びＶｉ−Ｑｘがそれぞれの入力端子から入力される。図１８に示すポリフェーズフィルタと図２０の回路を比較すると、容量素子及び抵抗素子の配置が変わっているが、ポリフェーズフィルタ部の接続は同じである。
【０００９】
図２１は、図２０に示した回路の動作を説明するベクトル図である。図中、ｆは入力信号の周波数を表す。同図において、Ｖｏ−ＩはＶｉｎに等しく、またＶｏ−Ｉｘは−Ｖｉｎに常に等しい。Ｖｏ−Ｑ、Ｖｏ−Ｑｘは入力信号の周波数が充分低いときに各々Ｖｉｎ、−Ｖｉｎに等しく、周波数が充分高いときには各々−Ｖｉｎ、Ｖｉｎに等しくなる。入力信号の周波数の増加に伴い、Ｖｏ−Ｑは円上の下半分を時計方向に廻るベクトル軌跡を描き、Ｖｏ−Ｑｘは円上の上半分を時計方向に廻るベクトル軌跡を描く。
【００１０】
静電容量Ｃの容量素子のリアクタンス（＝１／２πｆＣ）が特性周波数ｆｏにおいて抵抗値Ｒに等しくなるとき、Ｑ出力とＩ出力は正確に直交する。周波数ｆがｆｏよりも低いときは、Ｑ出力はＩ出力と同相的になり、周波数ｆがｆｏよりも高いときは逆相的となる。
【００１１】
図２２は、Ｉ入力、Ｑ入力に直交した信号が入力されたときの動作を表すベクトル図を示す。Ｉ入力にはｃｏｓ（２πｆｔ）が入力され、Ｑ入力にはｓｉｎ（２πｆｔ）が入力されているとする。Ｉ出力（Ｖｏ−Ｉ、Ｖｏ−Ｉｘ）及びＱ出力（Ｖｏ−Ｑ、Ｖｏ−Ｑｘ）は、図２２に示すように、隣接したベクトルの頂点間を直径とする円上にベクトル軌跡を描く。その結果、Ｉ出力とＱ出力は周波数にかかわらず直交する。以上のような性質を有するポリフェーズフィルタを複数段従属接続することにより、広い周波数範囲にわたって直交した出力を得ることができる。
【００１２】
次に、イメージ信号除去へのポリフェーズフィルタの応用について説明する。図２３は、無線通信システムの無線受信機における周波数変換の概念を示す図である。高周波信号ｃｏｓ（ωrｔ）が、ローカル発振信号（局部発信信号）のｃｏｓ（ωcｔ）と乗算され、出力には各々の信号の和と差の角周波数成分が出力される。そして、その中の差の信号がＩＦ信号（中間周波数）として取り出される。
【００１３】
図２４は、周波数軸上で周波数変換の動作を説明するものである。ＩＦ信号角周波数をωsとしたとき、ωsに変換される高周波信号はローカル角周波数ωcに対し上下にωs離れた両方に存在する。例えばωc＋ωsが希望波であるとき、ωc−ωsは不要な信号であり、イメージあるいはイメージ信号と呼ばれる。そして、ωsに変換された後には希望波とイメージ信号は識別不可能なので、周波数変換する前でイメージ信号除去フィルタによりイメージ信号を取り除いておく必要がある。
【００１４】
通常のイメージ除去フィルタは高周波帯域において受動素子により構成されており、例えばＩＦフィルタをＩＣ（Integrated Circuit）上に集積化しようとするとωsを非常に低く設定する必要が生じる。そして、この場合、角周波数（ωc＋ωs）の希望波と角周波数（ωc−ωs）のイメージが非常に近傍となり、フィルタによってイメージを除去することが困難となる。またイメージ除去フィルタを不要とするためにイメージ除去周波数変換回路が用いられる。その構成要素としてポリフェーズフィルタが用いられることがある。
【００１５】
図２５は、イメージ除去周波数変換回路の一例を示す図である。高周波信号ｃｏｓ（ωrｔ）はＩ側、Ｑ側の２つの乗算回路に入力され、各々の乗算回路には互いに直交したローカル発振信号ｃｏｓ（ωcｔ）とｓｉｎ（ωcｔ）が加えられている。その結果乗算回路−Ｉからはｃｏｓ（ωc−ωｒ)ｔが、乗算回路−Ｑからはｓｉｎ(ωc−ωｒ)ｔが出力されて、ポリフェーズフィルタ３３４に供給される。希望波ωr（＝ωc＋ωs）のとき、各々Ｉ、Ｑの出力はｃｏｓ（ωsｔ）、ｓｉｎ（ωsｔ）となる。一方、イメージ信号の角周波数ωr´（＝ωc−ωs）に対する各々Ｉ、Ｑの出力はｃｏｓ（ωsｔ）、−ｓｉｎ（ωsｔ）となる。つまりＱ出力は希望波とイメージ信号とで位相が反転する。
【００１６】
ここで、ポリフェーズフィルタ３３４が、Ｑ側の位相が異なる希望波とイメージ信号をどう分離するかを簡単に説明する。図２６は、図２０の回路に例示したポリフェーズフィルタの一部、すなわちＩ入力Ｖｉ−ＩとＱ入力Ｖｉ−Ｑに対するＩ出力Ｖｏ−Ｉの関係を示した図である。この図２６において、Ｉ入力Ｖｉ−Ｉ及びＱ入力Ｖｉ−Ｑのベクトルの始点が、入力信号を基準とした座標系の原点０となる。このとき、出力信号Ｖｏ−Ｉは、原点０から抵抗素子両端にかかる電圧Ｖｒと容量素子両端にかかる電圧Ｖｃの連結点へと引いたベクトルとして現れる。希望波ωr（＝ωc＋ωs）のとき、乗算回路の各々Ｉ、Ｑの出力Ｖｉ−Ｉ、Ｖｉ−Ｑｄはｃｏｓ（ωsｔ）、ｓｉｎ（ωsｔ）となるので、図２６の下側の円のような軌跡のベクトル図となり、出力Ｖｏ−ＩｄはＶｉ−ＩとＶｉ−Ｑｄが加算され大きな信号として出力される。
【００１７】
一方、イメージ信号ωr´（＝ωc−ωs）に対する各々Ｉ、Ｑの出力Ｖｉ−Ｉ、Ｖｉ−Ｑｕはｃｏｓ（ωsｔ）、−ｓｉｎ（ωsｔ）となるので、図２６の上側の円のような軌跡のベクトル図となり、出力Ｖｏ−Ｉｕは小さなものとなる。ポリフェーズフィルタを構成する容量素子Ｃのリアクタンスがωsにおいて抵抗値Ｒと等しいように設定されていれば、イメージ信号は出力されない。その場合、高周波帯域でイメージ除去フィルタを用いることなくイメージ信号を抑圧することができる。
【００１８】
このように、ポリフェーズフィルタは主に無線信号処理回路において有効に用いられてきた。数１００ＭＨｚから１ＧＨｚ程度の高周波回路、あるいは数ＭＨｚから数１０ＭＨｚのＩＦ周波数においてポリフェーズフィルタを実現する一般的な手段は、上述ポリフェーズフィルタ回路（図１８）をそのまま用いることである。この回路は差動入出力で能動回路を必要としない。このポリフェーズフィルタを複数段従属接続する場合には、各フィルタ段間にバッファ回路があることが望ましいが、２〜３段であれば各段のインピーダンスに配慮することによりバッファ回路を省略することもできる。
【特許文献１】特開２００１−０４５０８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
一方、非常に低い周波数においてポリフェーズフィルタを実現するための最大の課題は、特性周波数を下げるために、ＣＲ積の時定数が非常に大きなものとなることである。例えば、１ｋＨｚの特性周波数を実現しようとすると、容量Ｃを１００ｐＦとしたとき、抵抗Ｒの大きさは１．５９ＭΩになる。１００ｐＦの大きさも、１．５９ＭΩの大きさも集積回路チップ上にかなりの面積を専有し、チップを大きなものとするので、コストが高くなり、製造歩留まりが低下する。一般的にいえば、容量Ｃのリアクタンスと抵抗Ｒの積が一定の場合が集積回路チップ上のＣとＲの占有面積が最小面積となるのであるが、抵抗Ｒが大きすぎるとノイズが増えたり、オフセットが問題となったりするために、容量Ｃのリアクタンスの大きさを抵抗Ｒの大きさよりも大きく設定するようにしている。
【００２０】
したがって、集積回路チップ面積を最小にするためには容量素子の使用個数を最少にするとともに、抵抗素子の使用個数もより少なくし、かつ消費電力の最小化のためには、使用するアクティブ回路（演算増幅器等）の数も最少とすることが必要とされる。
【００２１】
斯かる点に鑑み、本発明は、最小の容量素子とアクティブ回路、及びより少ない抵抗素子によりポリフェーズフィルタを実現する手段を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記課題を解決し、本発明の目的を達成するため、本発明は、各々第１、第２の入力信号が加えられる第１、第２の入力端子と、出力信号が取り出される出力端子を有するとともに、少なくとも一つのバッファ回路と一つの容量素子と一つの抵抗素子を含む第１の回路網及び第２の回路網を具備し、この第１の回路網は前記第１の入力端子からの入力信号について低域周波数通過特性を示すとともに、この第２の入力端子からの入力信号について高域周波数通過特性を示し、この第２の回路網は前記第１の入力端子からの入力信号について高域周波数通過特性を示すとともに、この第２の入力端子からの入力信号について低域周波数通過特性を示し、この第１の回路網の第１の入力信号及び第２の入力信号から出力信号への低域周波数通過特性又は高域周波数通過特性を示す伝達関数の一方が、この第２の回路網の第２の入力信号及び第１の入力信号から出力信号への低域周波数通過特性又は高域周波数通過特性を示す伝達関数と極性を同一とし、この第１の回路網の第１の入力信号及び第２の入力信号から出力信号への低域周波数通過特性又は高域周波数通過特性を示す伝達関数の他方が、第２の回路網の第２の入力信号及び第１の入力信号から出力信号への低域周波数通過特性又は高域周波数通過特性を示す伝達関数と極性反転された伝達関数を有することを特徴とする。
【００２３】
斯かる本発明によれば、最小の容量素子とアクティブ回路、及びより少ない抵抗素子によりポリフェーズフィルタを実現することができる。
【発明の効果】
【００２４】
本発明によれば、最小の容量素子とアクティブ回路、及びより少ない抵抗素子によりポリフェーズフィルタを実現することができる。その結果、非常に低い周波数領域におけるポリフェーズフィルタが、その集積化においてより小さな占有面積、より小さな消費電力で実現可能となるという効果がある。
【発明を実施するための最良の形態】
【００２５】
以下、図１〜図１７を参照して、本発明の実施の形態の例について説明する。
【００２６】
図１は、以下に示す複数の実施の形態の例のポリフェーズフィルタの概念を示すブロック構成図である。同図は、ローパスフィルタ（ＬＰＦ）３、ハイパスフィルタ（ＨＰＦ）４及び加算器７からなる第１の回路網１と、ハイパスフィルタ（ＨＰＦ）５、ローパスフィルタ（ＬＰＦ）６及び加算器８からなる第２の回路網２を備える。図１において、加算器７に付された極性は、入力信号に対する第１の回路網１のＬＰＦ３及びＨＰＦ４の伝達関数の極性が同相であることを表している。また、加算器８に付された極性は、入力信号に対するＨＰＦ５の伝達関数の極性が反転していること、及び第２の回路網２のＬＰＦ６の伝達関数の極性が入力信号に対し同相であることを表している。
【００２７】
図１の回路の第１の回路網１は、入力される第１入力信号Ｉ１についてＬＰＦ３を経て所定の低域周波数帯の信号を取り出し、また、入力される第２入力信号Ｉ２についてＨＰＦ４を経て所定の高域周波数帯の信号を取り出し、加算器７に供給する。
【００２８】
また、第２の回路網２は、入力される第１入力信号Ｉ１についてＨＰＦ５を経て所定の高域周波数帯の信号を取り出し、また、入力される第２入力信号Ｉ２についてＬＰＦ６を経て所定の低域周波数帯の信号を取出し、加算器８に供給する。
【００２９】
第１の回路網１のＬＰＦ３及びＨＰＦ４から取り出された各信号は加算器７において加算され第１出力信号Ｏ１として外部回路へ出力される。また、第２の回路網２のＨＰＦ５及びＬＰＦ６から取り出された各信号は加算器８にて加算（減算）され第２出力信号Ｏ２として外部回路へ出力されるようになっている。
【００３０】
図２は、本発明の第１の実施の形態の例の単位ポリフェーズフィルタの回路図である。図２において、第１入力端子２１をバッファ回路としての演算増幅器２３の非反転入力端子に接続するとともに演算増幅器２３の出力端子と非反転入力端子を接続する。そして、演算増幅器２３の出力端子を抵抗素子２６を介して第１出力端子３３に接続する。また、演算増幅器２３の出力端子を抵抗素子３０及び３１を介して極性反転用の演算増幅器２５の出力端子に接続するとともに、演算増幅器２５の出力端子を容量素子２９を介して第２出力端子３４に接続する。演算増幅器２５の反転入力端子を抵抗素子３０及び３１の接続中点と接続するとともに、非反転入力端子を接地端子３２に接続する。
【００３１】
また、第２入力端子２２をバッファ回路としての演算増幅器２４の非反転入力端子に接続するとともに、演算増幅器２４の出力端子と非反転入力端子を接続する。そして、演算増幅器２４の出力端子を容量素子２７を介して第１出力端子３３に接続するとともに、演算増幅器２４の出力端子を抵抗素子２８を介して第２出力端子３４に接続する。
なお、演算増幅器の供給電源の記載は省略している。また、本例では、抵抗素子２６及び２８の抵抗値をＲ０、抵抗素子３０及び３１の抵抗値をＲ１、容量素子２７及び２９の静電容量をＣ０としている。
【００３２】
図２の例においては、第１入力端子２１、第２入力端子２２が備えられ、各々の入力端子から入力された信号（Ｖｉ１、Ｖｉ２）は、それぞれ演算増幅器２３、２４にバッファされるとともに、第１入力端子２１から入力された信号（Ｖｉ１）は演算増幅器２５により反転される。演算増幅器２３及び２４の出力間には容量素子２７と抵抗素子２６からなる第１のＣＲ直列回路が接続され、第１出力端子より第１の出力信号（Ｖｏ１）が取り出される。また、演算増幅器２４及び２５の出力間には容量素子２９と抵抗素子２８からなる第２のＣＲ直列回路が接続され、第２出力端子より第２の出力信号（Ｖｏ２）が取り出される。
【００３３】
例えば、第１の入力端子２１に第１の入力信号（Ｖｉ１）が入力されると、演算増幅器２３を経由して入力と同相の低周波信号（Ｖｉ１）が第１の出力端子３３に出力されるとともに、極性反転用の演算増幅器２５を経由して反転極性の高周波信号（−Ｖｉ１）が第２の出力端子３４に出力される。また、第２の入力端子２２に第２の入力信号（Ｖｉ２）が入力されると、演算増幅器２４を経由して同相の高周波信号（Ｖｉ２）が第１の出力端子３３に出力されるとともに、演算増幅器２４を経由して同相の低周波信号（Ｖｉ２）が第２の出力端子３４に出力される。
【００３４】
ここで、上述の各第１及び第２の入力端子２１、２２に入力される信号として、例えば、任意の交流信号の直交成分のＱ信号（Ｑ入力）及び同相成分のＩ信号（Ｉ入力）をそれぞれ入力した場合、第１の出力端子３３には入力と同相のＱ信号及びＩ信号が得られ、第２の出力端子３４には入力と同相のＩ信号及び極性反転したＱ信号が得られる。
【００３５】
図３は、図２に示した第１の実施の形態の例の動作を示すベクトル図である。ｆは入力信号の周波数、ｆｏは容量素子のリアクタンスと抵抗素子の抵抗値が等しいときの特性周波数を表す。低域周波数帯において、入力信号のＩ出力及びＱ出力を精度よく得ることができる。出力信号Ｖｏ１は、図中上側の円弧状を右回りに廻るベクトル軌跡を描き、出力信号Ｖｏ２は、下側の円弧状を右回りに廻るベクトル軌跡を描く。この作用は図１８に示す従来から知られた受動型ポリフェーズフィルタと等価である。
【００３６】
上述の第１の実施の形態の例によれば、単位ポリフェーズフィルタを２つの容量素子により実現することができる。また段間のバッファも２回路あるいは３回路のバッファ回路により実現することができる。その結果、同じ周波数であれば、より小さなチップ面積でポリフェーズフィルタを実現できるし、全ての素子をチップ上に集積した場合、より低い、例えば数１００Ｈｚから数１０ｋＨｚといった非常に低い周波数特性においてポリフェーズフィルタの実現が可能となる。またバッファ回路数が減るために消費電力もより小さなものとなる。したがって、非常に低い周波数において、ある信号から直交した信号を生成したり、周波数変換器におけるイメージキャンセル機能を実現したりすることが可能となる。
【００３７】
図４は、第１の実施の形態の例（図２）の単位ポリフェーズフィルタを２段従属接続した回路図を示したものである。図中の２０ａ及び２０ｂはそれぞれ、図２の単位ポリフェーズフィルタ２０と同一構成である。初段の単位ポリフェーズフィルタ２０ａの第１及び第２の入力端子をそれぞれ２１ａ及び２２ａとし、同第１及び第２の出力端子をそれぞれ３３ａ及び３４ａとする。また、後段の単位ポリフェーズフィルタ２０ｂの第１及び第２の入力端子をそれぞれ２１ｂ及び２２ｂとし、同第１及び第２の出力端子をそれぞれ３３ｂ及び３４ｂとする。
【００３８】
そして、初段の単位ポリフェーズフィルタ２０ａの第１の出力端子３３ａと後段の単位ポリフェーズフィルタ２０ｂの第１の入力端子２１ｂを接続するとともに、初段の単位ポリフェーズフィルタ２０ａの第２の出力端子３４ａと後段の単位ポリフェーズフィルタ２０ｂの第２の入力端子２２ｂを接続している。
【００３９】
図４に示されるように、図２の単位ポリフェーズフィルタ２０を図４のような従属接続した場合、入力信号が直交していなくとも出力では直交した信号が得られるとともに、時定数を調整することにより接続段数が多いほど広い周波数範囲にわたって高い精度で直交した信号が得られる。
【００４０】
次に、本発明の第２の実施の形態の例について説明する。まずポリフェーズフィルタを形成するＣＲ直列回路を、図５に示すように、２入力１出力回路と見なしてその伝達関数を考える。
【００４１】
図５のＣＲ直列回路５０は、第１入力端子５１を、抵抗値Ｒ０の抵抗素子５３と静電容量Ｃ０の容量素子５４の直列接続を介して第２入力端子５２に接続し、さらにこの抵抗素子５３と容量素子５４の接続中点をバッファ回路としての演算増幅器５５の非反転入力端子に接続する。また、演算増幅器５５の出力端子を出力端子５６に接続するともに反転入力端子に接続している。
【００４２】
この第１入力端子５１から入力される信号Ｖ１、第２入力端子５２から入力される信号Ｖ２とすると、これら２つの入力信号Ｖ１，Ｖ２と出力信号Ｖｏの関係を表す伝達関数Ｔ（ｓ）は次式で与えられる。ただし、ｓ＝ｊωとする。
【００４３】
【数１】
2005203982.tif 000003
【００４４】
図５の回路において、第１の入力端子５１に入力された信号（Ｖ１）について、低域周波数成分を抽出し出力端子５６より出力する。また、第２の入力端子５２に入力された信号（Ｖ２）について、高域周波数成分を抽出し出力端子５６より出力する。
【００４５】
この図５のＣＲ直列回路５０と同じ伝達関数を持つ回路として、図６に示す回路が考えられる。図６は、第１入力端子６１を、抵抗素子６３を介して演算増幅器６６の非反転入力端子に接続するとともに、演算増幅器６６の出力端子を出力端子６９に接続する。また、第２入力端子６２を抵抗素子６４及び容量素子６５の並列接続を介して演算増幅器６６の非反転入力端子に接続する。そして、第２入力端子６２を抵抗素子６７及び６８の直列接続を介して演算増幅器６６の出力端子に接続するとともに、抵抗素子６７及び６８の接続中点を演算増幅器６６の反転入力端子に接続する。
なお、図５の回路と同一の伝達関数とするため、抵抗素子６３及び６４の抵抗値を２Ｒ０、抵抗素子６７及び６８の抵抗値をＲ１、容量素子６５の静電容量をＣ０としている。
【００４６】
上述の図６の回路は、出力端子６９に接続された演算増幅器６６によりバッファされているので、ポリフェーズフィルタを多段接続とする場合、次段を直接駆動することができる。
【００４７】
図７は、図６の回路を用いた本発明の第２の実施の形態の例の単位ポリフェーズフィルタの回路図を示したものである。図７において、第１入力端子７１を、抵抗素子６３ａを介して演算増幅器６６ａの非反転入力端子に接続するとともに、演算増幅器６６ａの出力端子を第１出力端子７７に接続する。また、第２入力端子７２を抵抗素子６４ａ及び容量素子６５ａの並列接続を介して演算増幅器６６ａの非反転入力端子に接続する。そして、第２入力端子７２を抵抗素子６７ａ及び６８ａの直列接続を介して演算増幅器６６ａの出力端子に接続するとともに、抵抗素子６７ａ及び６８ａの接続中点を演算増幅器６６ａの反転入力端子に接続する。
【００４８】
また、第２入力端子７２を、抵抗素子６３ｂを介して演算増幅器６６ｂの非反転入力端子に接続するとともに、演算増幅器６６ｂの出力端子を第２出力端子７８に接続する。また、第１入力端子７１を抵抗素子７３及び７４を介して極性反転用の演算増幅器７５の出力端子に接続し、演算増幅器７５の非反転入力端子を接地端子７６に接続する。そして、演算増幅器７５の出力端子を抵抗素子６４ｂ及び容量素子６５ｂの並列接続を介して演算増幅器６６ｂの非反転入力端子に接続する。また、演算増幅器７５の出力端子を抵抗素子６７ｂ及び６８ｂの直列接続を介して演算増幅器６６ｂの出力端子に接続するとともに、抵抗素子６７ｂ及び６８ｂの接続中点を演算増幅器６６の反転入力端子に接続する。
【００４９】
この図７の回路において、第１の入力端子７１に第１の入力信号（Ｖｉ１）が入力されると、低域周波数成分が抽出された信号が演算増幅器６６ａを経由して入力と同相の低周波信号（Ｖｉ１）として第１の出力端子７７に出力されるとともに、極性反転用の演算増幅器２５を経由し、高域周波数成分が抽出された信号が演算増幅器６６ｂを経由して入力と反転極性の高周波信号（−Ｖｉ１）として第２の出力端子７８に出力される。また、第２の入力端子７２に第２の入力信号（Ｖｉ２）が入力されると、高域周波数成分が抽出された信号が演算増幅器６６ａを経由して入力と同相の高周波信号（Ｖｉ２）として第１の出力端子７７に出力されるとともに、低域周波数成分が抽出された信号が演算増幅器６６ｂを経由して入力と同相の低周波信号（Ｖｉ２）として第２の出力端子７８に出力される。
【００５０】
この第２の実施の形態の例では、第１入力端子７１に入力される信号Ｖ１の極性を反転させた信号（−Ｖｉ１）を生成するために演算増幅器７５が使われている。したがって、図２に示した第１の実施の形態の例の回路と同様の作用効果を有するものである。
【００５１】
ここで、図５のＣＲ直列回路の一方の入力に対する極性が反転している伝達関数を有する回路を考える。図８に、図５の一方の入力に対する伝達関数の極性を反転させた回路図を示す。図８のＣＲ直列回路は、第１入力端子９１を抵抗値Ｒ０の抵抗素子９３を介して静電容量Ｃ０の容量素子９４の一端と接続し、容量素子９４の他端を反転増幅器９７を介して第２入力端子９２に接続する。さらにこの抵抗素子９３と容量素子９４の接続中点をバッファ回路としての演算増幅器９５の非反転入力端子に接続する。また、演算増幅器９５の出力端子を出力端子９６に接続するともに反転入力端子に接続している。
この図８に示す回路では、第２入力端子９２と静電容量９４の間に増幅率Ａ＝−１の反転増幅器９７を設けることにより、第２入力端子９２より入力される信号の極性の反転を実現させている。
【００５２】
図９は、図６の回路の一方の入力に対する伝達関数の極性を反転させた回路図である。図９において、第１入力端子１０１を抵抗素子１０３及び容量素子１０４の直列接続を介し接地端子１０５に接続する。そして、抵抗素子１０３と容量素子１０４の接続中点を演算増幅器１０７の非反転入力端子に接続し、この演算増幅器１０７の出力端子を出力端子１１０に接続する。また、第２入力端子１０２を、抵抗素子１０６を介して演算増幅器１０７の非反転入力端子に接続するともに、抵抗素子１０８及び１０９の直列接続を介して演算増幅器１０７の出力端子に接続し、抵抗素子１０８及び１０９の接続中点を演算増幅器１０７の反転入力端子に接続している。
【００５３】
図９において、第１の入力端子１０１から入力された信号について、低域周波数帯が抽出されて演算増幅器１０７に入力され出力端子１１０に同相の出力信号を得る。一方、第２の入力端子１０２から入力された信号について、高域周波数帯域において容量素子１０４が接地されているとみなされ、演算増幅器１０７、抵抗素子１０８及び１０９が反転増幅回路を形成して出力端子１１０に反転極性の出力信号を得る。
【００５４】
図９に示す回路は、上述したように入力信号Ｖ２に対する伝達関数が図６の回路と反転している。そこで、この図９の回路と図６の回路を組み合わせると、本発明の第３の実施の形態の例の回路が実現される。図１０に、本発明の第３の実施の形態の例のポリフェーズフィルタの回路図を示す。
【００５５】
図１０において、第１入力端子１２１を、抵抗素子６３を介して演算増幅器６６の非反転入力端子に接続するとともに、演算増幅器６６の出力端子を第１出力端子１２３に接続する。また、第２入力端子１２２を抵抗素子６４及び容量素子６５の並列接続を介して演算増幅器６６の非反転入力端子に接続する。そして、第２入力端子１２２を抵抗素子６７及び６８の直列接続を介して演算増幅器６６の出力端子に接続するとともに、抵抗素子６７及び６８の接続中点を演算増幅器６６の反転入力端子に接続する。
【００５６】
また、第２入力端子１２２を抵抗素子１０３及び容量素子１０４の直列接続を介し接地端子１０５に接続する。そして、抵抗素子１０３と容量素子１０４の接続中点を演算増幅器１０７の非反転入力端子に接続し、この演算増幅器１０７の出力端子を第２出力端子１２４に接続する。また、第１入力端子１２１を抵抗素子１０６を介して演算増幅器１０７の非反転入力端子に接続するともに、抵抗素子１０８及び１０９の直列接続を介して演算増幅器１０７の出力端子に接続し、抵抗素子１０８及び１０９の接続中点を演算増幅器１０７の反転入力端子に接続する。
【００５７】
この図１０の回路において、第１の入力端子１２１に第１の入力信号（Ｖｉ１）が入力されると、低域周波数成分が抽出された信号が演算増幅器６６を経由して入力と同相の低周波信号（Ｖｉ１）として第１の出力端子１２３に出力されるとともに、高域周波数成分が抽出された信号が演算増幅器１０７を経由して入力と反転極性の高周波信号（−Ｖｉ１）として第２の出力端子１２４に出力される。また、第２の入力端子１２２に第２の入力信号（Ｖｉ２）が入力されると、高域周波数成分が抽出された信号が演算増幅器６６を経由して入力と同相の高周波信号（Ｖｉ２）として第１の出力端子１２３に出力されるとともに、低域周波数成分が抽出された信号が演算増幅器１０７を経由して入力と同相の低周波信号（Ｖｉ２）として第２の出力端子１２４に出力される。
【００５８】
この図１０に示される第３の実施の形態の例では、図７に示される第２の実施の懈怠の例と比べて、第１入力端子に入力される信号Ｖｉ１に対する反転増幅器が不要となる。したがって、回路構成素子を削減できて消費電力の削減が可能であるという点で、第１及び第２の実施の形態の例に対して明確な優位性を持つ。その他、第１及び第２の実施の形態の例と同様の作用効果を有する。
【００５９】
図１１は、第３の実施の形態の例（図１０）の単位ポリフェーズフィルタを２段従属接続した回路図を示したものである。図中の１２０ａ及び１２０ｂはそれぞれ、図１０の単位ポリフェーズフィルタ１２０と同一構成である。初段の単位ポリフェーズフィルタ１２０ａの第１及び第２の入力端子をそれぞれ１２１ａ及び１２２ａとし、同第１及び第２の出力端子をそれぞれ１２３ａ及び１２４ａとする。また、後段の単位ポリフェーズフィルタ１２０ｂの第１及び第２の入力端子をそれぞれ１２１ｂ及び１２２ｂとし、同第１及び第２の出力端子をそれぞれ１２３ｂ及び１２４ｂとする。
【００６０】
そして、初段の単位ポリフェーズフィルタ１２０ａの第１の出力端子１２３ａと後段の単位ポリフェーズフィルタ１２０ｂの第１の入力端子１２１ｂを接続するとともに、初段の単位ポリフェーズフィルタ１２０ａの第２の出力端子１２４ａと後段の単位ポリフェーズフィルタ１２０ｂの第２の入力端子１２２ｂを接続している。この図１１に示す回路は、図４に示した回路と同様の作用効果を奏する。
【００６１】
ところで、図１０に示す第３の実施の形態の例において、演算増幅器６６の入力側は、側は、単なるＣＲ直列回路と電圧フォロワに置き換えることができる。これは電圧フォロワを入力側に置くと考えた第１の実施の形態の例（図２）の演算増幅器を出力側に置くと変更すると、第１の実施の形態の例と第３の実施の形態の例のそれぞれの部分構成を用いて再構成した回路と見ることもできる。
【００６２】
図１２に、上述の第１の実施の形態の例と第３の実施の形態の例のそれぞれの部分構成を用いて再構成した第４の実施の形態の例の回路を示したものである。図１２は、第１入力端子１３１を、抵抗素子１３３と容量素子１３４の直列接続を介して第２入力端子１３２に接続し、さらにこの抵抗素子１３３と容量素子１３４の接続中点をバッファ回路としての演算増幅器１３５の非反転入力端子に接続する。また、演算増幅器１３５の出力端子を第１出力端子１３６に接続するともに反転入力端子に接続する。
【００６３】
また、第２入力端子１３２を抵抗素子１０３及び容量素子１０４の直列接続を介し接地端子１０５に接続する。そして、抵抗素子１０３と容量素子１０４の接続中点を演算増幅器１０７の非反転入力端子に接続し、この演算増幅器１０７の出力端子を第２出力端子１３７に接続する。また、第１入力端子１３１を抵抗素子１０６を介して演算増幅器１０７の非反転入力端子に接続するともに、抵抗素子１０８及び１０９の直列接続を介して演算増幅器１０７の出力端子に接続し、抵抗素子１０８及び１０９の接続中点を演算増幅器１０７の反転入力端子に接続する。
なお、図１２の回路においては、抵抗素子１３３の抵抗値をＲ０、抵抗素子１０３及び１０６の抵抗値を２Ｒ０、抵抗素子１０８及び１０９の抵抗値をＲ１、容量素子１３４及び１０４の静電容量をＣ０としている。
【００６４】
この図１２の回路において、第１の入力端子１３１に第１の入力信号（Ｖｉ１）が入力されると、低域周波数成分が抽出された信号が演算増幅器１３６を経由して入力と同相の低周波信号（Ｖｉ１）として第１の出力端子１３６に出力されるとともに、高域周波数成分が抽出された信号が演算増幅器１０７を経由して入力と反転極性の高周波信号（−Ｖｉ１）として第２の出力端子１３７に出力される。また、第２の入力端子１３２に第２の入力信号（Ｖｉ２）が入力されると、高域周波数成分が抽出された信号が演算増幅器１３５を経由して入力と同相の高周波信号（Ｖｉ２）として第１の出力端子１３６に出力されるとともに、低域周波数成分が抽出された信号が演算増幅器１０７を経由して入力と同相の低周波信号（Ｖｉ２）として第２の出力端子１３７に出力される。
【００６５】
この図１２に示す本発明の第４の実施の形態の例は、第３の実施の形態の例（図１０）と比べ、必要とする抵抗素子数が少ないという利点がある。その他、第１、第２及び第３の実施の形態の例と同様の作用効果を有する。
【００６６】
図１３は、第４の実施の形態の例（図１２）の単位ポリフェーズフィルタを２段従属接続した回路図を示す。図中の１３０ａ及び１３０ｂはそれぞれ、図１２の単位ポリフェーズフィルタ１３０と同一構成である。初段の単位ポリフェーズフィルタ１３０ａの第１及び第２の入力端子をそれぞれ１３１ａ及び１３２ａとし、同第１及び第２の出力端子をそれぞれ１３６ａ及び１３７ａとする。また、後段の単位ポリフェーズフィルタ１３０ｂの第１及び第２の入力端子をそれぞれ１３１ｂ及び１３２ｂとし、同第１及び第２の出力端子をそれぞれ１３６ｂ及び１３７ｂとする。
【００６７】
そして、初段の単位ポリフェーズフィルタ１３０ａの第１の出力端子１３６ａと後段の単位ポリフェーズフィルタ１３０ｂの第１の入力端子１３１ｂを接続するとともに、初段の単位ポリフェーズフィルタ１３０ａの第２の出力端子１３７ａと後段の単位ポリフェーズフィルタ１３０ｂの第２の入力端子１３２ｂを接続している。この図１３に示す回路は、図４に示した回路と同様の作用効果を奏する。
【００６８】
次に、図９の回路と類似の伝達関数を示す回路を図１４に示す。同図において、第１入力端子１６１を抵抗素子１６３及び１６４の直列接続を介し接地端子１６５に接続する。そして、抵抗素子１６３及び１６４の接続中点を演算増幅器１６６の非反転入力端子に接続し、この演算増幅器１６６の出力端子を出力端子１７３に接続する。また、第２入力端子１６２を抵抗素子１６８及び１６７の直列接続を介して第１入力端子１６１及び抵抗素子１６３の接続中点に接続する。次いで、抵抗素子１６８及び１６７の接続中点を容量素子１６９及び抵抗素子１７０を介して演算増幅器１６６の出力端子に接続する。そして、容量素子１６９及び抵抗素子１７０の接続中点と演算増幅器１６６の反転入力端子を接続するとともに、その接続中点を抵抗素子１７１を介して接地端子１７２に接続する。
【００６９】
図１４においては、各抵抗素子１６３、１６４、１６７、１７１の抵抗値をＲ１、Ｒ２、Ｒ３、Ｒ４とするとともに、抵抗素子１６８及び１７０の抵抗値をＲ０とする。また、容量素子１６９の静電容量はＣ０としている。
【００７０】
ここで、上述のＲ３とＲ４はそれぞれ数式２及び数式３で示す条件を満たす必要がある。すなわち、Ｒ４は、低域周波数帯においてＶ１に対する利得が１となるために、
【数２】
2005203982.tif 000004
である必要がある。また高域周波数帯においてＶ１に対し利得が無くなるためにＲ１＝Ｒ２として、Ｒ３は、
【数３】
2005203982.tif 000005
を満たす必要がある。
【００７１】
図１５は、上述の条件を満たすように構成した回路図である。図１５の回路は、図１４の回路の接続構成と同一であるが、抵抗素子１６３ａ、１６７ａ及び１７１ａの抵抗値は、上述条件を満足するように、それぞれＲ２、Ｒ０／３、Ｒ０とされる。
【００７２】
上述図１５の回路は、図９の回路と比較して抵抗素子数を削減できるとともに、抵抗値を小さくすることができる。
【００７３】
図１６は、図１５に示す回路を第３の実施の形態の例（図１０）に適用した、第５の実施の形態の例を示す回路図である。同図において、第１入力端子２０１を抵抗素子６３を介して演算増幅器６６の非反転入力端子に接続するとともに、演算増幅器６６の出力端子を第１出力端子２１３に接続する。また、第２入力端子２０２を抵抗素子６４及び容量素子６５の並列接続を介して演算増幅器６６の非反転入力端子に接続する。そして、第２入力端子２０２と抵抗素子６４及び容量素子６５の並列接続との接続中点を抵抗素子６７及び６８の直列接続を介して演算増幅器６６の出力端子に接続するとともに、抵抗素子６７及び６８の接続中点を演算増幅器６６の反転入力端子に接続する。
【００７４】
また、第２入力端子２０２を抵抗素子１６３ａ及び１６４の直列接続を介し接地端子１６５に接続する。そして、抵抗素子１６３ａ及び１６４の接続中点を演算増幅器１６６の非反転入力端子に接続し、この演算増幅器１６６の出力端子を第２出力端子２１４に接続する。また、第１入力端子２０１を抵抗素子１６８ｂ及び１６７ｂの直列接続を介して第２入力端子２０２及び抵抗素子１６３ａの接続中点に接続する。次いで、抵抗素子１６８ｂ及び１６７ｂの接続中点を容量素子１６９及び抵抗素子１７０ｂを介して演算増幅器１６６の出力端子に接続する。そして、容量素子１６９及び抵抗素子１７０ｂの接続中点と演算増幅器１６６の反転入力端子を接続するとともに、その接続中点を抵抗素子１７１ｂを介して接地端子１７２に接続する。
【００７５】
なお、演算増幅回路６６側の回路と時定数を揃えるために、図１５の回路の時定数とは異なる。図１６の回路においては、抵抗素子１６７ｂの抵抗値を４Ｒ０／３、抵抗素子１６８ｂ、１７０ｂ及び１７１ｂの抵抗値を４Ｒ０としている。
【００７６】
この図１６の回路において、第１の入力端子２０１に第１の入力信号（Ｖｉ１）が入力されると、低域周波数成分が抽出された信号が演算増幅器６６を経由して入力と同相の低周波信号（Ｖｉ１）として第１の出力端子２１３に出力されるとともに、高域周波数成分が抽出された信号が演算増幅器１６６を経由して入力と反転極性の高周波信号（−Ｖｉ１）として第２の出力端子２１４に出力される。また、第２の入力端子２０２に第２の入力信号（Ｖｉ２）が入力されると、高域周波数成分が抽出された信号が演算増幅器６６を経由して入力と同相の高周波信号（Ｖｉ２）として第１の出力端子２１３に出力されるとともに、低域周波数成分が抽出された信号が演算増幅器１６６を経由して入力と同相の低周波信号（Ｖｉ２）として第２の出力端子２１４に出力される。
【００７７】
この図１６に示す第５の実施の形態の例は、図１２に示す第４の実施の形態の例と同様の作用効果を奏するものである。
【００７８】
図１７は、図１５に示す回路を第４の実施の形態の例（図１２）に適用した、第６の実施の形態の例を示す回路図である。同図において、第１入力端子１３１を、抵抗素子１３３と容量素子１３４の直列接続を介して第２入力端子１３２に接続し、さらにこの抵抗素子１３３と容量素子１３４の接続中点をバッファ回路としての演算増幅器１３５の非反転入力端子に接続する。また、演算増幅器１３５の出力端子を第１出力端子１３６に接続するともに反転入力端子に接続する。
【００７９】
また、第２入力端子２２２を抵抗素子１６３ａ及び１６４の直列接続を介し接地端子１６５に接続する。そして、抵抗素子１６３ａ及び１６４の接続中点を演算増幅器１６６の非反転入力端子に接続し、この演算増幅器１６６の出力端子を第２出力端子２２４に接続する。また、第１入力端子２２１を抵抗素子１６８ｂ及び１６７ｂの直列接続を介して第２入力端子２０２及び抵抗素子１６３ａの接続中点に接続する。次いで、抵抗素子１６８ｂ及び１６７ｂの接続中点を容量素子１６９及び抵抗素子１７０ｂを介して演算増幅器１６６の出力端子に接続する。そして、容量素子１６９及び抵抗素子１７０ｂの接続中点と演算増幅器１６６の反転入力端子を接続するとともに、その接続中点を抵抗素子１７１ｂを介して接地端子１７２に接続する。
【００８０】
この図１７の回路において、第１の入力端子２２１に第１の入力信号（Ｖｉ１）が入力されると、低域周波数成分が抽出された信号が演算増幅器１３５を経由して入力と同相の低周波信号（Ｖｉ１）として第１の出力端子２２３に出力されるとともに、高域周波数成分が抽出された信号が演算増幅器１６６を経由して入力と反転極性の高周波信号（−Ｖｉ１）として第２の出力端子２２４に出力される。また、第２の入力端子２２２に第２の入力信号（Ｖｉ２）が入力されると、高域周波数成分が抽出された信号が演算増幅器１３５を経由して入力と同相の高周波信号（Ｖｉ２）として第１の出力端子２２３に出力されるとともに、低域周波数成分が抽出された信号が演算増幅器１６６を経由して入力と同相の低周波信号（Ｖｉ２）として第２の出力端子２２４に出力される。
【００８１】
この図１６に示す第６の実施の形態の例は、図１２に示す第４の実施の形態の例と同様の作用効果を奏するものである。
【００８２】
上述した之等の実施の形態の例によれば、単位ポリフェーズフィルタを２つの容量素子により実現したり、また段間のバッファも２回路あるいは３回路のバッファにより実現することができるなど、最小の容量素子とアクティブ回路、及びより少ない抵抗素子によりポリフェーズフィルタを実現することができる。
【００８３】
その結果、非常に低い周波数領域におけるポリフェーズフィルタが、その集積化においてより小さな占有面積、より小さな消費電力で実現が可能となる。例えば、入力される信号が同じ周波数であれば、より小さなチップ面積でポリフェーズフィルタを実現できるし、全ての素子をチップ上に集積した場合、より低い、例えば数１００Ｈｚから数１０ｋＨｚといった非常に低い周波数特性においてポリフェーズフィルタの実現が可能となる。またバッファ回路数が減るために消費電力もより小さなものとなる。したがてって、非常に低い周波数において、ある信号から直交した信号を生成したり、周波数変換器におけるイメージキャンセル機能を実現することが可能となる。
【００８４】
尚、本発明は上述した実施の形態の例に限られるものではなく、本発明の要旨を逸脱することなくその他種々の構成を取り得ることは勿論である。
【図面の簡単な説明】
【００８５】
【図１】本発明のポリフェーズフィルタの概念を説明するのに用いる図である。
【図２】本発明の第１の実施の形態の例を示す回路図である。
【図３】第１の実施の形態の例の動作を示すベクトル図である。
【図４】第１の実施の形態の例の回路を２段従属接続した回路図である。
【図５】本発明の第２の実施の形態の例の説明に供するＣＲ直列回路図である。
【図６】図５の回路と同じ伝達関数を持つ回路図を示すものである。
【図７】本発明の第２の実施の形態の例を示す回路図である。
【図８】図５の回路の一方の入力に対する伝達関数の極性を反転させた回路図である。
【図９】図６の回路の一方の入力に対する伝達関数の極性を反転させた回路図である。
【図１０】本発明の第３の実施の形態の例を示す回路図である。
【図１１】第３の実施の形態の例の回路を２段従属接続した回路図である。
【図１２】本発明の第４の実施の形態の例を示す回路図である。
【図１３】第４の実施の形態の例の回路を２段従属接続した回路図である。
【図１４】本発明の第５の実施の形態の例の説明に供する回路図である。
【図１５】本発明の第５の実施の形態の例の説明に供する回路図である。
【図１６】本発明の第５の実施の形態の例を示す回路図である。
【図１７】本発明の第６の実施の形態の例を示す回路図である。
【図１８】従来の１段のポリフェーズフィルタの例を示す回路図である。
【図１９】従来のポリフェーズフィルタを多段接続した回路図である。
【図２０】従来の１段のポリフェーズフィルタの説明に供する回路図である。
【図２１】図２０のポリフェーズフィルタの動作を説明するベクトル図である。
【図２２】直交した信号が入力されたときの動作を説明するベクトル図である。
【図２３】無線信号機における周波数変換の概念を説明するのに用いる図である。
【図２４】周波数軸上での周波数変換の動作説明に供する図である。
【図２５】イメージ信号除去周波数変換回路の例を示す図である。
【図２６】図２０のポリフェーズフィルタについてＩ入力及びＱ入力に対するＩ出力の関係を示す図である。
【符号の説明】
【００８６】
１…第１の回路網、２…第２の回路網、３，６…ＬＰＦ（ローパスフィルタ）、４，５…ＨＰＦ（ハイパスフィルタ）、７，８…加算器、２０，１２０、１３０…ポリフェーズフィルタ、２１，２２，５１，５２，６１，６２，１０１，１０２，１８１、１８２…入力端子、２３，２４，２５，５５，６６，１０７、１８６…演算増幅器、２６，２８，３０，３１，５３，６３，６４，６７，６８、１０３，１０６，１０８，１０９、１８３，１８４，１８７、１８８，１９０、１９１…抵抗素子、２７，２９，５４、１０４、１８９…容量素子、３２，１０５、１８５、１９２…接地端子、３３，３４，５６，６９、１１０、１９３…出力端子、５０…ＣＲ直列回路、６０…ＣＲ回路
【図１】
2005203982.tif 000006
【図２】
2005203982.tif 000007
【図３】
2005203982.tif 000008
【図４】
2005203982.tif 000009
【図５】
2005203982.tif 000010
【図６】
2005203982.tif 000011
【図７】
2005203982.tif 000012
【図８】
2005203982.tif 000013
【図９】
2005203982.tif 000014
【図１０】
2005203982.tif 000015
【図１１】
2005203982.tif 000016
【図１２】
2005203982.tif 000017
【図１３】
2005203982.tif 000018
【図１４】
2005203982.tif 000019
【図１５】
2005203982.tif 000020
【図１６】
2005203982.tif 000021
【図１７】
2005203982.tif 000022
【図１８】
2005203982.tif 000023
【図１９】
2005203982.tif 000024
【図２０】
2005203982.tif 000025
【図２１】
2005203982.tif 000026
【図２２】
2005203982.tif 000027
【図２３】
2005203982.tif 000028
【図２４】
2005203982.tif 000029
【図２５】
2005203982.tif 000030
【図２６】
2005203982.tif 000031