(57)【要約】    【課題】低コスト化を実現し得る電源装置を提供する。    【解決手段】  制御回路９は、第１の制御信号生成部９１と、第２の制御信号生成部９２とを含む。第１の制御信号生成部９１は、出力端２１、２２の電圧を入力信号Ｖｏとして、第１の制御信号Ｓ１を生成し、第１の制御信号Ｓ１を第１のスイッチング素子ＳＷ１に供給する。第２の制御信号生成部９２は、第１の制御信号Ｓ１を入力信号として、第２の制御信号Ｓ２を生成し、第２の制御信号Ｓ２を第２のスイッチング素子ＳＷ２に供給する。【選択図】      図１
2005198388.tif 000002
【特許請求の範囲】
【請求項１】
入力端と、出力端と、第１のエネルギー伝送回路と、第２のエネルギー伝送回路と、制御回路とを含む電源装置であって、
前記入力端は、入力電圧が供給される端であり、前記第１のエネルギー伝送回路は、トランスと、第１のスイッチング素子と、第２のダイオードと、コンデンサとを含んでおり、
前記第１のスイッチング素子は、前記トランスの入力巻線に直列に接続されており、
前記第２のダイオードは、前記第１のスイッチング素子のオフ時に前記トランスの出力巻線に発生する電圧に対して順方向となる方向性を有して、前記出力巻線と直列に接続され、その直列回路が前記出力端に導かれており、
前記コンデンサは、前記出力端間に接続されており、
前記第１のエネルギー伝送回路は、前記第１のスイッチング素子のオン期間に前記トランスに蓄積されたエネルギーを、次のオフ期間に前記トランスの前記出力巻線を通して、前記出力端に伝送する回路を構成しており、
前記第２のエネルギー伝送回路は、第２のスイッチング素子と、前記トランスの出力巻線と、第１のダイオードとを含み、
前記第２のスイッチング素子、前記出力巻線及び前記第１のダイオードは、前記入力端の一方から前記出力端の一方、負荷及び前記出力端の他方を通って前記入力端の他方に戻る回路ループを構成し、
前記第１のダイオードは、その一端が前記第２のダイオードの一端と同極の関係で接続されており、前記第２のエネルギー伝送回路は、前記第２のスイッチング素子のオン時に前記出力巻線を通して前記入力端から前記出力端にエネルギーを伝送する回路を構成しており、
前記制御回路は、第１の制御信号生成部と、第２の制御信号生成部とを含み、
前記第１の制御信号生成部は、前記出力端の電圧を入力信号として第１の制御信号を生成し、前記第１の制御信号を前記第１のスイッチング素子に供給し、
前記第１の制御信号は、前記第１のスイッチング素子のオン時間及びオンのタイミングを制御する信号であり、
前記第２の制御信号生成部は、前記第１の制御信号を入力信号として第２の制御信号を生成し、前記第２の制御信号を前記第２のスイッチング素子に供給し、
前記第２の制御信号は、前記第２のスイッチング素子のオン時間及びオンのタイミングを制御する信号である
電源装置。
【請求項２】
請求項１に記載された電源装置であって、
前記第２の制御信号生成部は、時定数回路と、ＮＯＴ回路と、ＡＮＤ回路とを含み、
前記時定数回路は、前記第１の制御信号が供給され、前記第１の制御信号の論理値が「０」から「１」に変化したとき、所定時間経過後に論理値「１」の信号を出力し、前記第１の制御信号の論理値が「１」から「０」に変化したとき、所定時間経過後に論理値「０」の信号を出力し、
前記ＮＯＴ回路は、前記第１の制御信号の論理値を反転して出力し、
前記ＡＮＤ回路は、前記時定数回路の出力の論理値が「１」であり、かつ、前記ＮＯＴ回路の出力の論理値が「１」である場合のみ、前記第２のスイッチング素子をオン状態にする前記第２の制御信号を出力する
電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。本発明に係る電源装置は、例えば、スイッチング電源の前段に接続される電源入力回路として用いられ、またはスイッチング電源そのものとして用いられる。
【背景技術】
【０００２】
この種の電源装置としては、従来より、昇圧形と、昇降圧形がよく知られている。昇圧形電源装置としては、例えば、ＢＯＯＳＴタイプのコンバータが知られている。昇圧形電源装置は、整流回路と平滑用コンデンサとを備え、整流回路と平滑用コンデンサとの間にチョークコイルを接続し、チョークコイルよりは後段の電源ライン間にスイッチング素子を接続し、スイッチング素子より後段の電源ラインに直列にダイオードを接続し、更にこのダイオードの後段の電源ライン間に出力用コンデンサを接続し、出力用コンデンサの両端を出力端に導いた基本回路構成を有するものがよく知られている。この回路構成において、電源から供給されるエネルギーと、スイッチング素子のオン期間にチョークコイルに蓄積されたエネルギーとにより、ダイオードを通して、出力用コンデンサを一方向に充電し、出力コンデンサの両端に昇圧された電圧を生じさせる。
【０００３】
昇降圧形電源装置の代表例は、変換トランスの入力巻線にスイッチング素子を直列に接続し、スイッチング素子のオン期間に変換用トランスに蓄積されたエネルギーを、次のオフ期間に負荷側に伝送するフライバックコンバータ方式である。
【０００４】
しかしながら、上述した従来の電源装置には、次のような問題点がある。まず、昇圧形電源装置は、スイッチング素子が電源ライン間のみに接続され、電源ラインに直列に接続されるスイッチング素子を有しない。このため、スイッチング素子がスイッチング動作を停止して、オフの状態にあるときに、入力電圧がそのまま出力されてしまう。更に、出力端が短絡された場合または過負荷となった場合に過電流保護ができないことや、平滑コンデンサに突入電流が流れ、電源電圧の瞬時低下や整流回路の電気的破壊を招くこともあり、更に、出力電圧が入力電圧よりも必ず高くなるため後段に許容入力電圧の高いＤＣーＤＣコンバータを必要とすること等の不具合を生じる。
【０００５】
次に、昇降圧形電源装置は、変換トランスによって入力端と出力端とが絶縁されるため、昇圧形電源装置と異なって、電源ラインに直列に接続されるスイッチング素子がないことに起因する問題点は生じない。しかし、全てのエネルギーを、変換トランスを介して伝送しなければならない。このため、エネルギー変換効率の低下、回路自体の大型化を招来する。
【０００６】
これらの問題点を解決るために、例えば、特許文献１は、第１のエネルギー伝送回路と第２のエネルギー伝送回路とを備えた電源装置を開示している。特許文献１に開示された電源装置は、トランス及び第１のスイッチング素子を含む第１のエネルギー伝送回路により、昇降圧形電源装置と同様の構成を実現するとともに、第２のスイッチング素子及び前記トランスの出力巻線とを含む第２のエネルギー伝送回路により、昇圧形電源装置と同様の構成を実現することにより、上述した昇圧形電源装置及び昇降圧形電源装置のそれぞれの問題点を解決している。
【０００７】
しかしながら、特許文献１に開示された電源装置は、第１のエネルギー伝送回路及び第２のエネルギー伝送回路のそれぞれにスイッチング素子を備えているから、２つのスイッチング素子を制御するための信号を生成する必要が生じる。
【０００８】
このとき、２つのスイッチング素子をそれぞれ個別の汎用ＰＦＣ（Power Factor Controller、又は、Power Factor Correction）制御ＩＣを用いて制御した場合、ＰＦＣ制御ＩＣの個数分だけ、高コスト化するという問題が生じる。
【０００９】
また、例えば、２つのスイッチング素子のうち、第１のエネルギー伝送回路に使用される第１のスイッチング素子は、ＰＦＣ制御ＩＣで制御し、第２のエネルギー伝送回路に使用される第２のスイッチング素子は、オン・デューティを固定して制御する場合、入力電圧が変化したとき、出力のリプル電流が大きくなるという問題や、効率が低下するという問題を生じる。
【特許文献１】特開平８−７０５７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の課題は、低コスト化を実現し得る電源装置を提供することである。
【００１１】
本発明のもう１つの課題は、出力のリプル電流を抑制し得る電源装置を提供することである。
【００１２】
本発明の更にもう１つの課題は、効率を改善し得る電源装置を提供することである。
【課題を解決するための手段】
【００１３】
上述した課題を解決するため、本発明に係る電源装置は、入力端と、出力端と、第１のエネルギー伝送回路と、第２のエネルギー伝送回路と、制御回路とを含む。入力端は、入力電圧が供給される端であり、第１のエネルギー伝送回路は、トランスと、第１のスイッチング素子と、第２のダイオードと、コンデンサとを含んでいる。第１のスイッチング素子は、トランスの入力巻線に直列に接続されている。第２のダイオードは、第１のスイッチング素子のオフ時にトランスの出力巻線に発生する電圧に対して順方向となる方向性を有して、出力巻線と直列に接続され、その直列回路が出力端に導かれている。コンデンサは、出力端間に接続されている。
【００１４】
第１のエネルギー伝送回路は、第１のスイッチング素子のオン期間にトランスに蓄積されたエネルギーを、次のオフ期間にトランスの出力巻線を通して、出力端に伝送する回路を構成している。第２のエネルギー伝送回路は、第２のスイッチング素子と、トランスの出力巻線と、第１のダイオードとを含む。第２のスイッチング素子、出力巻線及び第１のダイオードは、入力端の一方から出力端の一方、負荷及び出力端の他方を通って入力端の他方に戻る回路ループを構成している。第１のダイオードは、その一端が第２のダイオードの一端と同極の関係で接続されており、第２のエネルギー伝送回路は、第２のスイッチング素子のオン時に出力巻線を通して入力端から出力端にエネルギーを伝送する回路を構成している。
【００１５】
制御回路は、第１の制御信号生成部と、第２の制御信号生成部とを含む。第１の制御信号生成部は、出力端の電圧を入力信号として、第１の制御信号を生成し、第１の制御信号を第１のスイッチング素子に供給する。第１の制御信号は、第１のスイッチング素子のオン時間及びオンのタイミングを制御する信号である。第２の制御信号生成部は、第１の制御信号を入力信号として、第２の制御信号を生成し、第２の制御信号を第２のスイッチング素子に供給する。第２の制御信号は、第２のスイッチング素子のオン時間及びオンのタイミングを制御する信号である。
【００１６】
上述したように、本発明に係る電源装置は、第１のエネルギー伝送回路を含む。第１のエネルギー伝送回路は、トランスと、第１のスイッチング素子とを含み、第１のスイッチング素子がトランスの入力巻線に直列に接続されている。
【００１７】
このため、第１のエネルギー伝送回路は、フライバック方式等の昇降圧型電源装置と同様に、第１のスイッチング素子のオン期間にトランスに蓄積されたエネルギーを、次のオフ期間にトランスの出力巻線を通して、出力端に伝送することができる。
【００１８】
したがって、本発明に係る電源装置は、フライバック方式等の昇降圧型電源装置と同様の動作を実現し得るので、第１のスイッチング素子がスイッチング動作を停止して、オフの状態にあるときに、入力電圧がそのまま出力されてしまう事態が生じない。更に、出力端が短絡された場合または過負荷となった場合には、第１のスイッチング素子のスイッチングにより、過電流保護を実現することができる。また、トランスを介して電力を伝送する構成であるから、出力端に備えられた平滑コンデンサに突入電流が流れるおそれが生じない。更に、出力電圧値を任意に設定できるので、後段に許容入力電圧の高いＤＣーＤＣコンバータを備える必要が生じない。
【００１９】
本発明に係る電源装置は、第２のエネルギー伝送回路を含む。第２のエネルギー伝送回路は、第２のスイッチング素子と、トランスの出力巻線とを含む。第２のスイッチング素子及び出力巻線は、入力端の一方から出力端の一方、負荷及び出力端の他方を介して入力端の他方に戻る回路ループ内に挿入接続される。
【００２０】
このため、第２のエネルギー伝送回路は、第２のスイッチング素子のオン時に出力巻線を通して入力端から出力端にエネルギーを伝送する回路を構成することができる。即ち、第２のエネルギー伝送回路は、電源から供給されるエネルギーを出力端に伝送すると共に、第１のスイッチング素子のオン期間にトランスに蓄積されたエネルギーを、第２のスイッチング素子のオン期間に出力端に伝送することができる。
【００２１】
したがって、本発明に係る電源装置では、第２のエネルギー伝送回路により、入力端から出力端へエネルギーを伝送する場合、トランスの入力巻線と、出力巻線との電磁結合を介してエネルギーを伝送する必要がなくなるので、トランスの負担が軽減され、変換効率が上昇する。また、トランスの出力巻線がチョークコイルとして兼用されるから、専用のチョークコイルが不要であり、部品点数の減少、小型化及びコストダウンが達成される。
【００２２】
また、本発明に係る電源装置では、第１のエネルギー伝送回路に含まれる第１のスイッチング素子、及び、第２のエネルギー伝送回路に含まれる第２のスイッチング素子が、入力端から見て、互いに並列になる。このため、第１のスイッチング素子及び第２のスイッチング素子が同時にオンしても、エネルギー伝送時の電流が分流し、スイッチング素子による電力損失を低減できる。
【００２３】
更に、本発明に係る電源装置は、制御回路を含む。制御回路は、第１の制御信号生成部と、第２の制御信号生成部とを含む。第１の制御信号生成部は、出力端の電圧を入力信号として、第１の制御信号を生成し、第１の制御信号を第１のスイッチング素子に供給する。第１の制御信号は、第１のスイッチング素子のオン時間及びオンのタイミングを制御する信号である。第２の制御信号生成部は、第１の制御信号を入力信号として、第２の制御信号を生成し、第２の制御信号を第２のスイッチング素子に供給する。第２の制御信号は、第２のスイッチング素子のオン時間及びオンのタイミングを制御する信号である。
【００２４】
このため、本発明に係る電源装置では、第１の制御信号生成部、及び、第２の制御信号生成部を用いて、出力電圧を一定にしたり、入力側から出力側へのエネルギー伝送を連続的に行い力率を改善する等の制御をすることができる。制御方法としては、ＰＷＭ制御を行うことが好ましい。
【００２５】
また、制御回路においては、第１の制御信号生成部が、出力端の電圧を入力信号として第１の制御信号を生成し、第２の制御信号生成部が、第１の制御信号を入力信号として第２の制御信号を生成するから、第２の制御信号生成部では、出力端の電圧等に応じた制御をする必要がなくなる。
【００２６】
このため、例えば、１個の汎用ＰＦＣ制御ＩＣを用いて第１の制御信号生成部を構成し、時定数回路を用いて第２の制御信号生成部を構成することができる。時定数回路は、高価なＩＣではなく、抵抗、コンデンサ等の安価な受動部品を用いて構成できるので、本発明に係る電源装置は、２個の汎用ＰＦＣ制御ＩＣを用いて制御回路を構成する場合に較べて、低コスト化を図ることができる。
【００２７】
また、第２の制御信号生成部では、第１の制御信号を入力信号として第２の制御信号を生成しているので、第１のスイッチング素子のオン時間及びオンのタイミングの情報が、第２のスイッチング素子のオン時間及びオンのタイミングに反映されることとなる。
【００２８】
このため、第１のスイッチング素子のオン時間及びオンのタイミングに対応して、第２のスイッチング素子のオン時間及びオンのタイミングが変化することとなるから、第２のスイッチング素子のオン・デューティを固定した場合に較べて、出力のリプル電流が抑制され、かつ、効率も改善する。
【００２９】
例えば、本発明に係る電源装置では、入力電圧が変化したとき、入力電圧の変化量に応じて、第１のスイッチング素子のオン時間及びオンのタイミングが変化し、これに対応して、第２のスイッチング素子のオン時間及びオンのタイミングも変化することとなるから、第２のスイッチング素子のオン・デューティを固定した場合に較べて、出力のリプル電流が抑制され、かつ、効率も改善することとなる。
【００３０】
第２のスイッチング素子のオン時間及びオンのタイミングは、例えば、第１のスイッチング素子のオン・デューティをＤ１、第２のスイッチング素子のオン・デューティをＤ２としたとき、
Ｄ２＝αＤ１
と設定することができる。
【００３１】
本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。
【発明を実施するための最良の形態】
【００３２】
図１は、本発明に係る電源装置の一実施例を示す電気回路図、図２は図１に示した電源装置の一部を更に詳細に説明するブロック図、図３は図１に示した電源装置を測定して得られた動作波形図、図４〜図６は、図３に示した波形図に対応した動作を示す回路図である。
【００３３】
図１において、本発明に係る電源装置は、第１のエネルギー伝送回路と、第２のエネルギー伝送回路と、入力端１１、１２と、出力端２１、２２と、制御回路９とを含む。図示の電源装置は、例えば、ＰＤＰ用ＰＦＣコンバータ等に使用することができる。
【００３４】
入力端１１、１２には、例えば、ダイオード・ブリッジ回路１１１を介して、交流電源Ｅｉが接続されるとともに、コンデンサＣ１が接続される。このため、入力端１１、１２には、例えば、全波整流された交流電圧が平滑された入力電圧Ｖｉが供給されることとなる。入力電圧Ｖｉは、例えば、直流電圧である。出力端２１、２２には、負荷Ｒが接続される。
【００３５】
第１のエネルギー伝送回路は、トランス３と、第１のスイッチング素子ＳＷ１と、第２のダイオード７２と、コンデンサ８とを含んでいる。トランス３は、入力巻線３１と、出力巻線３２とを有している。黒丸印は巻始めを示している。
【００３６】
第１のスイッチング素子ＳＷ１は、例えば、ＦＥＴ、バイポーラトランジスタ、サイリスタ、トライアックまたはＩＧＢＴ等の３端子素子、或いはその他の制御極付半導体素子である。図示の実施例において、第１のスイッチング素子ＳＷ１は、ＭＯＳ  ＦＥＴである。
【００３７】
第１のスイッチング素子ＳＷ１は、その主電極回路が入力巻線３１に直列接続され、直列接続された回路が入力端１１、１２に接続されている。第１の制御信号Ｓ１は、第１のスイッチング素子ＳＷ１のオン時間及びオンのタイミングを制御する信号である。第１のスイッチング素子ＳＷ１は、第１の制御信号Ｓ１により、入力巻線３１に流れる電流をスイッチングする。
【００３８】
第２のダイオード７２は、出力巻線３２に直列接続され、その直列回路が出力端２１、２２に接続されている。第２のダイオード７２の極性は、第１のスイッチング素子ＳＷ１のオフ時に出力巻線３２に発生する電圧（フライバック電圧）Ｖ２に対して順方向となるように方向付けられている。
【００３９】
第２のエネルギー伝送回路は、第１のダイオード７１と、トランス３の出力巻線３２と、第２のスイッチング素子ＳＷ２と、コンデンサ８とを含む。第１のダイオード７１は、一端が第２のダイオード７２の一端と同極の関係で接続され、他端が入力端１１側に接続されている。
【００４０】
第２のスイッチング素子ＳＷ２は、例えば、ＭＯＳ  ＦＥＴ等の３端子素子であり、入力端１２と出力端２２との間に接続されている。第２のスイッチング素子ＳＷ２の主電極回路は、入力端１１、１２の側からみて、出力巻線３２、第１のダイオード７１及びコンデンサ８と共に、直列回路を構成している。第２のスイッチング素子ＳＷ２、出力巻線３２及び第１のダイオード７１は、入力端１１から出力端２１、負荷Ｒ及び出力端２２を通って入力端１２に戻る回路ループを構成している。
【００４１】
第２の制御信号Ｓ２は、第２のスイッチング素子ＳＷ２のオン時間及びオンのタイミングを制御する信号である。コンデンサ８は、出力端２１、２２に並列に接続されている。
【００４２】
また、第２のダイオード７２、コンデンサ８及び出力巻線３２は、エネルギー放出回路を構成し、第１のエネルギー伝送回路及び第２のエネルギー伝送回路のエネルギー伝送過程を通してトランス３に蓄積されたエネルギーを放出する。
【００４３】
制御回路９は、第１の制御信号生成部９１と、第２の制御信号生成部９２と、ＦＥＴドライバ回路９３を含む。第２の制御信号生成部９２は、時定数回路６０と、ＮＯＴ回路６１と、ＡＮＤ回路６２とを含む。時定数回路６０は、定電流回路６５、６６と、コンデンサ６７と、基準電圧６４と、オペアンプ６３とを含む。
【００４４】
定電流回路６５、６６は、一定量の電流を流す回路であり、その構成は周知である。定電流回路６５、６６は、例えば、ＣＭＯＳ、トランジスタ等を用いて構成してもよいし、抵抗及びスイッチ素子を構成を用いたＲＣ回路で構成してもよい。
【００４５】
図２において、第１の制御信号生成部９１は、例えば、市販されている１個の汎用ＰＦＣ制御ＩＣ５１と、遅延（Delay）回路５２と、分圧回路５３とを含む。分圧回路５３は、抵抗５３１、５３２を含む。
【００４６】
上述した図示の電源装置において、分圧回路５３は、出力端２１−２２間の電圧Ｖｏを分圧して、出力端２１−２２間電圧Ｖｏに対応する信号をＰＦＣ制御ＩＣ５１に供給する。ＰＦＣ制御ＩＣ５１は、出力端２１−２２間電圧を入力信号として、第１の制御信号Ｓ１を生成し、遅延回路５２に供給する。遅延回路５２は、所定時間の遅延後、第１の制御信号Ｓ１を出力する。
【００４７】
具体的には、例えば、ＰＦＣ制御ＩＣ５１は、オペアンプ５１１を用いて、分圧回路５３から供給された信号を基準電圧５１２と比較した信号を出力する。オペアンプ５１１から出力された信号は、掛算器５１５を用いて、端子５１６に供給された入力電圧Ｖｉと掛け合わされる。端子５１８には、例えば、第１のスイッチング素子ＳＷ１のドレイン−ソース間に流れる電流に対応した信号が供給される。掛算器５１５から出力された信号は、第１のスイッチング素子ＳＷ１のドレイン−ソース間に流れる電流と比較され、その結果がオペアンプ５１７から出力される。オペアンプ５１７から出力された信号は、オシレータ５２１で生成されたのこぎり波形と比較され、その結果がオペアンプ５２２からフリップフロップ５２３に供給される。フリップフロップ５２３は、第１の制御信号Ｓ１を遅延回路５２に供給する。
【００４８】
再び図１において、時定数回路６０には、第１の制御信号Ｓ１が供給される。コンデンサ６７は、第１の制御信号Ｓ１の論理値が「１」のとき定電流回路６５を介して充電を行い、第１の制御信号Ｓ１の論理値が「０」のとき定電流回路６６を介して放電を行う。コンデンサ６７の端子間電圧は、例えば、のこぎり状の波形となる。オペアンプ６３は、コンデンサ６７の端子間電圧が、基準電圧６４よりも高いとき論理値「１」の信号を出力し、基準電圧６４よりも低いとき論理値「０」の信号を出力する。
【００４９】
したがって、時定数回路６０は、第１の制御信号Ｓ１の論理値が「０」から「１」に変化したとき、コンデンサ６７の充電時間経過後に論理値「１」の信号を出力し、第１の制御信号の論理値が「１」から「０」に変化したとき、コンデンサ６７の放電時間経過後に論理値「０」の信号を出力することとなる。
【００５０】
ＮＯＴ回路６１は、第１の制御信号Ｓ１の論理値が「１」のとき論理値「０」の信号を出力し、第１の制御信号Ｓ１の論理値が「０」のとき論理値「１」の信号を出力する。
【００５１】
ＡＮＤ回路６２は、第２のスイッチング素子ＳＷ２がオンしているタイミングで、第１のスイッチング素子ＳＷ１がオンしないように、ＮＯＴ回路６１の出力の論理値が「１」であり、かつ、時定数回路６０の出力の論理値が「１」である場合のみ、第２のスイッチング素子ＳＷ２をオン状態にする第２の制御信号Ｓ２を出力する。その他の場合、ＡＮＤ回路６２は、第２のスイッチング素子ＳＷ２をオフ状態にする第２の制御信号Ｓ２を出力する。
【００５２】
第１のスイッチング素子ＳＷ１のオン・デューティをＤ１、αを定数とすると、第２のスイッチング素子ＳＷ２のオン・デューティＤ２は、例えば、
Ｄ２＝αＤ１
と設定することができる。
【００５３】
第１の制御信号Ｓ１及び第２の制御信号Ｓ２は、ＦＥＴドライバ回路９３で電圧調整が施された後、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２に供給される。
【００５４】
次に、図３〜図６を参照して、本発明に係る電源装置の具体的な動作の一実施例を説明する。図３〜図５において、参照符号Ｖ１は第１のスイッチング素子ＳＷ１の端子電圧、参照符号Ｖ２は出力巻線３２に発生する電圧、参照符号Ｉａは入力巻線３１に流れる電流、参照符号Ｉｂは出力巻線３２及び第１のダイオード７１に流れる電流、参照符号Ｉｃは出力巻線３２及び第２のダイオード７２に流れる電流を示している。以下、入力電圧Ｖｉが出力電圧Ｖｏよりも低い場合を例に説明する。
【００５５】
図３において、時刻Ｔ０では、第１のスイッチング素子ＳＷ１がオンし、第２のスイッチング素子ＳＷ２がオフしている。このとき、図４に示すように、第１のエネルギー伝送回路の第１のスイッチング素子ＳＷ１には、電流Ｉａが流れる。これにより、トランス３には、電流Ｉａに応じたエネルギーが蓄積される。出力巻線３２には、黒丸印側が正極性となる電圧が発生する。
【００５６】
この時、第１のダイオード７１、及び、第２のダイオード７２には、電流が流れない。第１のダイオード７１及び第２のダイオード７２は、出力巻線３２に発生する電圧に対して逆方向となる極性で接続されているからである。
【００５７】
時刻Ｔ１では、ＰＦＣ制御ＩＣ５１の論理値が「１」から「０」に変化する。これにより、コンデンサ６７は、定電流回路６６を介して放電を始める。
【００５８】
時刻Ｔ２では、ＰＦＣ制御ＩＣ５１の論理値の変化に対応して、第１のスイッチング素子ＳＷ１がオフし、第２のスイッチング素子ＳＷ２がオンする。このときの様子を図５に示す。図５において、第１のスイッチング素子ＳＷ１がオフすると、第１のスイッチング素子ＳＷ１のオン時にトランス３に蓄積されたエネルギーに基づいて、出力巻線３２に黒丸印側が負極性となるフライバック電圧Ｖ２が発生する。
【００５９】
また、第１のスイッチング素子ＳＷ１がオフし、第２のスイッチング素子ＳＷ２がオンすることにより、入力端１１→第１のダイオード７１→出力巻線３２→出力端２１→負荷Ｒ（図示せず）→出力端２２→第２のスイッチング素子ＳＷ２→入力端１２という回路ループが形成され、この回路ループに電流Ｉｂが流れる。コンデンサ８は、入力電圧Ｖｉとフライバック電圧Ｖ２とを加算した電圧により、充電される。
【００６０】
出力端２１、２２に現れる出力電圧Ｖｏは、トランス３の巻数比を１：１とし、第１のスイッチング素子ＳＷ１のオン・デューティをＤ１とすると、
Ｖｏ＝１／（１−Ｄ１）×Ｖｉ
となる。
【００６１】
また、詳細な説明は省略するが、入力電圧Ｖｉが出力電圧Ｖｏよりも高い場合には、第２のスイッチング素子ＳＷ２のオン・デューティをＤ２とすると、Ｄ２＜０．５であり、
Ｖｏ＝（Ｄ１＋Ｄ２）／（１−Ｄ１）×Ｖｉ
となる。
【００６２】
更に、入力電圧Ｖｉが出力電圧Ｖｏと等しい場合には、
Ｖｏ＝Ｄ１／（１−Ｄ１−Ｄ２）×Ｖｉ
となる。
【００６３】
第１のスイッチング素子ＳＷ１をオフさせる際には、図３に示したように、僅かな時間だけ、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２が、同時にオンしていることが好ましい。第１のスイッチング素子ＳＷ１のドレイン−ソース間電圧Ｖｄｓのサージを抑制することができるからである。
【００６４】
時刻Ｔ３では、コンデンサ６７の電圧が閾値に達し、オペアンプ６３の出力が論理値「１」から論理値「０」に変化し、第２の制御信号生成部９２の論理値が「１」から「０」に変化する。これにより、第２のスイッチング素子ＳＷ２がオフする。このときの様子を図６に示す。
【００６５】
図６において、第２のスイッチング素子ＳＷ２がオフすることにより、第１のダイオード７１に電流が流れなくなる。トランス３に蓄積されたエネルギーにより、第２のダイオード７２には、電流Ｉｃが流れる。
【００６６】
時刻Ｔ４では、ＰＦＣ制御ＩＣ５１の論理値が「０」から「１」に変化する。これにより、コンデンサ６７は、定電流回路６５を介して充電を始める。コンデンサ６７の電圧が閾値に達すると、オペアンプ６３の出力が論理値「０」から論理値「１」に変化し、第２の制御信号生成部９２の論理値が「０」から「１」に変化する。図３において、コンデンサ６７の充電時間は、極めて短く設定されている。
【００６７】
時刻Ｔ５においては、ＰＦＣ制御ＩＣ５１の論理値の変化に対応して、第１のスイッチング素子ＳＷ１がオンする。ここで、第２のスイッチング素子ＳＷ２がオンしているタイミングで、第１のスイッチング素子ＳＷ１がオンした場合、スイッチング素子が破損するおそれがある。
【００６８】
図示の実施例では、遅延回路５２を設けているので、第２のスイッチング素子ＳＷ２がオフした時刻Ｔ３から十分な時間間隔Δｔ経過後の時刻Ｔ５に、第１のスイッチング素子ＳＷ１をオンさせることができる。このため、図示の実施例では、第２のスイッチング素子ＳＷ２がオンしているタイミングで、第１のスイッチング素子ＳＷ１がオンする事態を確実に回避することができる。時刻Ｔ５の後は、時刻Ｔ０〜Ｔ５と同様の動作をし、周期運動を継続することとなる。
【００６９】
上述したように、本発明に係る電源装置は、第１のエネルギー伝送回路を含む。第１のエネルギー伝送回路は、トランス３と、第１のスイッチング素子ＳＷ１とを含み、第１のスイッチング素子ＳＷ１がトランス３の入力巻線３１に直列に接続されている。
【００７０】
このため、第１のエネルギー伝送回路は、フライバック方式等の昇降圧型電源装置と同様に、第１のスイッチング素子ＳＷ１のオン期間にトランス３に蓄積したエネルギーを、次のオフ期間にトランス３の出力巻線３２を通して、出力端２１、２２に伝送することができる。
【００７１】
したがって、本発明に係る電源装置は、フライバック方式等の昇降圧型電源装置と同様の動作を実現し得るので、第１のスイッチング素子ＳＷ１がスイッチング動作を停止して、オフの状態にあるときに、入力電圧Ｖｉがそのまま出力されてしまう事態が生じない。更に、出力端２１、２２が短絡された場合または過負荷となった場合には、第１のスイッチング素子ＳＷ１のスイッチングにより、過電流保護を実現することができる。また、トランス３を介して電力を伝送する構成であるから、出力端２１、２２に備えられた平滑コンデンサ８に突入電流が流れるおそれが生じない。更に、出力電圧Ｖｏ値を任意に設定できるので、後段に許容入力電圧の高いＤＣーＤＣコンバータを備える必要が生じない。
【００７２】
本発明に係る電源装置は、第２のエネルギー伝送回路を含む。第２のエネルギー伝送回路は、第２のスイッチング素子ＳＷ２と、トランス３の出力巻線３２とを含む。第２のスイッチング素子ＳＷ２及び出力巻線３２は、入力端の一方から出力端の一方、負荷及び出力端の他方を介して入力端の他方に戻る回路ループ内に挿入接続される。
【００７３】
このため、第２のエネルギー伝送回路は、第２のスイッチング素子ＳＷ２のオン時に出力巻線３２を通して入力端から出力端にエネルギーを伝送する回路を構成することができる。即ち、第２のエネルギー伝送回路は、交流電源Ｅｉから供給されるエネルギーを出力端２１、２２に伝送すると共に、第１のスイッチング素子ＳＷ１のオン期間にトランス３に蓄積されたエネルギーを、第２のスイッチング素子ＳＷ２のオン期間に出力端２１、２２に伝送することができる。
【００７４】
したがって、本発明に係る電源装置では、第２のエネルギー伝送回路により、入力端から出力端へエネルギーを伝送する場合、トランス３の入力巻線３１と、出力巻線３２との電磁結合を介してエネルギーを伝送する必要がなくなるので、トランス３の負担が軽減され、変換効率が上昇する。また、トランス３の出力巻線３２がチョークコイルとして兼用されるから、専用のチョークコイルが不要であり、部品点数の減少、小型化及びコストダウンが達成される。
【００７５】
更に、本発明に係る電源装置では、第１のエネルギー伝送回路に含まれる第１のスイッチング素子ＳＷ１、及び、第２のエネルギー伝送回路に含まれる第２のスイッチング素子ＳＷ２が、入力端から見て、互いに並列になる。このため、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２が同時にオンしても、エネルギー伝送時の電流が分流し、スイッチング素子による電力損失を低減できる。
【００７６】
更に、本発明に係る電源装置は、制御回路９を含む。制御回路９は、第１の制御信号生成部９１と、第２の制御信号生成部９２とを含む。第１の制御信号生成部９１は、出力端２１−２２間の電圧Ｖｏを入力信号として、第１の制御信号Ｓ１を生成し、第１の制御信号Ｓ１を第１のスイッチング素子ＳＷ１に供給する。第１の制御信号Ｓ１は、第１のスイッチング素子ＳＷ１のオン時間及びオンのタイミングを制御する信号である。第２の制御信号生成部９２は、第１の制御信号Ｓ１を入力信号として、第２の制御信号Ｓ２を生成し、第２の制御信号Ｓ２を第２のスイッチング素子ＳＷ２に供給する。第２の制御信号Ｓ２は、第２のスイッチング素子ＳＷ２のオン時間及びオンのタイミングを制御する信号である。
【００７７】
このため、本発明に係る電源装置では、第１の制御信号生成部９１、及び、第２の制御信号生成部９２を用いて、出力電圧Ｖｏを一定にしたり、入力側から出力側へのエネルギー伝送を連続的に行い力率を改善する等の制御をすることができる。制御方法としては、ＰＷＭ制御を行うことが好ましい。
【００７８】
また、制御回路９においては、第１の制御信号生成部９１が、出力端２１−２２間の電圧Ｖｏを入力信号として第１の制御信号Ｓ１を生成し、第２の制御信号生成部９２が、第１の制御信号Ｓ１を入力信号として第２の制御信号Ｓ２を生成するから、第２の制御信号生成部９２について、出力端の電圧等に応じた制御をする必要がなくなる。
【００７９】
このため、例えば、１個の汎用ＰＦＣ制御ＩＣを用いて第１の制御信号生成部９１を構成し、時定数回路６０等を用いて第２の制御信号生成部９２を構成することができる。時定数回路６０は、高価なＩＣではなく、抵抗、コンデンサ等の安価な受動部品を用いて構成できるので、本発明に係る電源装置は、２個の汎用ＰＦＣ制御ＩＣを用いて制御回路を構成する場合に較べて、低コスト化を図ることができる。
【００８０】
また、第２の制御信号生成部９２では、第１の制御信号Ｓ１を入力信号として第２の制御信号Ｓ２を生成しているので、第１のスイッチング素子ＳＷ１のオン時間及びオンのタイミングの情報が、第２のスイッチング素子ＳＷ２のオン時間及びオンのタイミングに反映されることとなる。
【００８１】
このため、第１のスイッチング素子ＳＷ１のオン時間及びオンのタイミングに対応して、第２のスイッチング素子ＳＷ２のオン時間及びオンのタイミングが変化することとなるから、第２のスイッチング素子ＳＷ２のオン・デューティを固定した場合に較べて、出力のリプル電流が抑制され、かつ、効率も改善する。
【００８２】
例えば、本発明に係る電源装置では、入力電圧Ｖｉが変化したとき、入力電圧Ｖｉの変化量に応じて、第１のスイッチング素子ＳＷ１のオン時間及びオンのタイミングが変化し、これに対応して、第２のスイッチング素子ＳＷ２のオン時間及びオンのタイミングも変化することとなるから、第２のスイッチング素子ＳＷ２のオン・デューティを固定した場合に較べて、出力のリプル電流が抑制され、かつ、効率も改善することとなる。
【００８３】
更に、図示の電源装置において、第１の制御信号生成部９１では、出力端２１−２２間電圧Ｖｏに加えて、例えば、第１のスイッチング素子ＳＷ１のドレイン−ソース間に流れる電流を入力信号として、第１の制御信号Ｓ１を生成している。第１のスイッチング素子ＳＷ１のドレイン−ソース間に流れる電流は、トランス３に流れる電流であるから、これを用いることにより、トランス３に流れる電流が連続となるように制御することができる。
【００８４】
このように、トランス３に流れる電流が連続となるように制御することにより、トランス３に流れる電流がゼロとなる期間に電流が集中して流れることがないので、トランス３に流れる電流のピーク値が上昇することがない。
【００８５】
したがって、本発明に係る電源装置は、大電流を流し得る大型のトランスや、大電流をスイッチングできる大容量スイッチング素子を用いることなく、負荷に大電力（例えば、２００Ｗ以上）を供給できる。
【００８６】
また、本発明に係る電源装置は、大電流を流し得る大型のトランスを用いる必要や、大電流をスイッチングできる大容量スイッチング素子を用いる必要が生じないから、電源装置が高コスト化するという問題や、電源装置が大型化するという問題を回避することができる。
【００８７】
図７は、本発明に係る電源装置の別の一実施例を示す電気回路図である。図において、図１〜図３に現れた構成部分と同一の部分については、同一の参照符号を付した。
【００８８】
図７に示した電源装置は、第１のスイッチング素子ＳＷ１が入力端１１と第１のダイオード７１のアノードとの間に接続されている点で、図１に示した電源装置と相違するが、電気回路的に等価である。このため、図７に示した電源装置は、図１に示した電源装置と同様の作用効果を奏することができる。
【００８９】
上述の実施例においては、入力電圧Ｖｉが出力電圧Ｖｏよりも低い場合を例に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、入力電圧Ｖｉが出力電圧Ｖｏと等しい場合、及び、入力電圧Ｖｉが出力電圧Ｖｏよりも高い場合について、変形態様を採り得ることは自明である。また、この変形態様を採用した場合には、上述の実施例と同様の優れた作用効果を奏することができることも自明である。
【００９０】
更に、本発明に係る電源装置は、トランス３に流れる電流が連続となるように制御してもよいし、トランス３に流れる電流が連続とならないように制御してもよい。また、図示の実施例においては、オペアンプ６３を用いて、コンデンサ６７の端子間電圧を検出しているが、本発明では、コンデンサ６７の端子間電圧を直接クランプしてもよい。
【００９１】
また、本発明では、第１のダイオード及び第２のダイオードとして、例えば、ＭＯＳ  ＦＥＴを用いた同期整流回路を用いてもよい。
【００９２】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【図面の簡単な説明】
【００９３】
【図１】本発明に係る電源装置の一実施例を示す電気回路図である。
【図２】図１に示した電源装置の一部を更に詳細に説明するブロック図である。
【図３】図１に示した電源装置を測定して得られた動作波形図である。
【図４】図３に示した波形図に対応した動作を示す回路図である。
【図５】図３に示した波形図に対応した動作を示す別の回路図である。
【図６】図３に示した波形図に対応した動作を示す更に別の回路図である。
【図７】本発明に係る電源装置の別の一実施例を示す電気回路図である。
【符号の説明】
【００９４】
１１、１２              入力端
２１、２２              出力端
９                      制御回路
３                      トランス
ＳＷ１                  第１のスイッチング素子
ＳＷ２                  第２のスイッチング素子
７１                    第１のダイオード
７２                    第２のダイオード
８                      コンデンサ
９１                    第１の制御信号生成部
９２                    第２の制御信号生成部
【図１】
2005198388.tif 000003
【図２】
2005198388.tif 000004
【図３】
2005198388.tif 000005
【図４】
2005198388.tif 000006
【図５】
2005198388.tif 000007
【図６】
2005198388.tif 000008
【図７】
2005198388.tif 000009