(57)【要約】【課題】  スイッチングロスを低減し、広出力電流範囲にわたって高効率を維持する。【解決手段】  通常時には、スイッチング制御部１２は、電源出力端子に印加される出力電圧を検出し、ＰチャネルＭＯＳトランジスタＱ１およびＮチャネルＭＯＳトランジスタＱ２のスイッチング制御を行って、電圧変換を行う。また、低出力電流時には、切替制御部１１は第２スイッチング素子を強制的に開状態（オフ状態）とする。従って、スイッチング制御部１２は、ＰチャネルＭＯＳトランジスタＱ１およびダイオードＤ１を用い、ＰチャネルＭＯＳトランジスタＱ１のスイッチング制御を行って、いわゆる、バックコンバータとして電圧変換を行う。【選択図】      図１
2005287272.tif 000002
【特許請求の範囲】
【請求項１】
一対の電源入力端子間に直列に接続された第１スイッチング素子および第２スイッチング素子と、
前記第１スイッチング素子と前記第２スイッチング素子との接続点および電源出力端子間に接続されたコイルと、
前記第２スイッチング素子と並列に接続され前記コイルの逆起電力を吸収するダイオードと、
前記電源出力端子に印加される出力電圧を検出し、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング制御を行うスイッチング制御部と、
低出力電流時に前記第２スイッチ素子を強制的に開状態とする切替制御部と、
を備えたことを特徴とする電源回路。
【請求項２】
請求項１記載の電源回路において、
前記第２スイッチング素子は、トランジスタであり、前記ダイオードは、当該トランジスタの寄生ダイオードとして構成されることを特徴とする電源回路。
【請求項３】
請求項１または請求項２記載の電源回路において、
前記スイッチング制御部は、前記低出力電流時に前記第１スイッチング素子のスイッチング周波数を下げることを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に係り、特にスイッチングコンバータ方式の電源回路に関する。
【背景技術】
【０００２】
従来より、電源回路としてスイッチングコンバータ方式の電源回路が知られている。
スイッチングコンバータ方式の電源回路は、高効率で小型化が原理的に可能ため、産業用から民生用に至るまで広く普及するに至っている。
【０００３】
図５は、スイッチングコンバータ方式の一態様である同期整流方式で構成された従来の電源回路の主要部の概要構成図である。
電源回路１００の主要部は、降圧型ＤＣ／ＤＣコンバータとして構成されており、入力電源端子Ｖin1、Vin2間に挿入された入力電圧安定化用のコンデンサＣ１と、ソース端子Ｓが入力電源端子Ｖin1に接続されたＰチャネルＭＯＳトランジスタＱ１１と、ＰチャネルＭＯＳトランジスタＱ１１のドレイン端子Ｄに一端が接続され、他端が出力電源端子Ｖout1に接続されたコイルＬ１１と、ＰチャネルＭＯＳトランジスタＱ１１のドレイン端子ＤとコイルＬ１１との接続点にドレイン端子Ｄが接続され、ソース端子がグランドに接続されたＮチャネルＭＯＳトランジスタＱ１２と、出力電源端子Ｖout1、Ｖout2間に挿入された出力電圧安定化用のコンデンサＣ２と、出力電圧がフィードバックされ、ＰチャネルＭＯＳトランジスタＱ１１およびＮチャネルＭＯＳトランジスタＱ１２のスイッチング制御を行うスイッチング制御部１０１と、を備えている。
【０００４】
次に基本動作を説明する。
この場合において、入力電圧をＶｉｎ、出力電圧をＶｏｕｔ（Ｖｉｎ＞Ｖｏｕｔ）とする。
まず、スイッチング制御部１０１は、ＰチャネルＭＯＳトランジスタＱ１１をオン状態とし、ＮチャネルＭＯＳトランジスタＱ１２をオフ状態とする。
これによりコイルＬ１１の両端に印加される電圧ＶLは、
ＶL＝Ｖｉｎ−Ｖｏｕｔ
となる。ここで、コイルＬ１１のインダクタンスをＬとすると、コイルＬ１１を流れる電流Ｉo1は、次式で表される。
Ｉo1＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ
次にスイッチング制御部１０１は、スイッチング制御部１０１は、ＰチャネルＭＯＳトランジスタＱ１１をオフ状態とし、ＮチャネルＭＯＳトランジスタＱ１２をオン状態とする。
【０００５】
この結果、コイルＬ１１に蓄えられた電気エネルギーは、
Ｖｏｕｔ／Ｌ
の傾きで電流を減少させる。
従って、スイッチング制御部１０１は、ＰチャネルＭＯＳトランジスタＱ１１をオン状態とし、ＮチャネルＭＯＳトランジスタＱ１２をオフ状態とする動作と、ＰチャネルＭＯＳトランジスタＱ１１をオフ状態とし、ＮチャネルＭＯＳトランジスタＱ１２をオン状態とする動作と、を交互に繰り返すことにより、入力電圧Ｖｉｎ（例えば、４２Ｖ）を出力電圧Ｖｏｕｔ（例えば、５Ｖ）に変換し、降圧させることができる。
この場合において、発振周期をＴ、ＰチャネルＭＯＳトランジスタＱ１１がオンしている時間をＴon（オン期間）とすると、
Ｔon／Ｔ
をオンデューティと呼び、
Ｖｉｎ×（Ｔon／Ｔ）＝Ｖｏｕｔ
の関係が成立するので、任意の出力電圧Ｖｏｕｔに降圧することが可能となる。
【特許文献１】特開平１０−３０３６７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図６は、ＰチャネルＭＯＳトランジスタＱ１１を流れる電流ＩＱ１１、ＮチャネルＭＯＳトランジスタＱ１２を流れる電流ＩＱ１２および出力電流Ｉo1の関係説明図である。
ここで、ＰチャネルＭＯＳトランジスタＱ１１がオン状態、すなわち、ＮチャネルＭＯＳトランジスタＱ１２がオフ状態の期間を第１期間とし、ＰチャネルＭＯＳトランジスタＱ１１がオフ状態、すなわち、ＮチャネルＭＯＳトランジスタＱ１２がオン状態の期間を第２期間とする。
図６に示すように、第１期間にＰチャネルＭＯＳトランジスタＱ１１を流れる電流ＩＱ１１および第２期間にＮチャネルＭＯＳトランジスタＱ１２を流れる電流ＩＱ１２の平均値が出力電流Ｉo1となる。
【０００７】
図７は、出力電流Ｉo1＝０Ａの場合の、ＰチャネルＭＯＳトランジスタＱ１１を流れる電流ＩＱ１１およびＮチャネルＭＯＳトランジスタＱ１２を流れる電流ＩＱ１２の説明図である。
図７に示すように、出力電流Ｉo1＝０Ａとなった場合でも、ＰチャネルＭＯＳトランジスタＱ１１およびＮチャネルＭＯＳトランジスタＱ１２はスイッチング（発振）を繰り返しているため、両ＭＯＳトランジスタＱ１１、Ｑ１２においてスイッチングロスが発生してしまうという問題点があった。
また、同様に出力電流Ｉo1が小さい場合には、変換効率が低下してしまうという問題点があった。
そこで、本発明の目的は、スイッチングロスを低減し、広出力電流範囲にわたって高効率を維持することが可能な電源回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、電源回路は、一対の電源入力端子間に直列に接続された第１スイッチング素子および第２スイッチング素子と、前記第１スイッチング素子と前記第２スイッチング素子との接続点および電源出力端子間に接続されたコイルと、前記第２スイッチング素子と並列に接続され前記コイルの逆起電力を吸収するダイオードと、前記電源出力端子に印加される出力電圧を検出し、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング制御を行うスイッチング制御部と、低出力電流時に前記第２スイッチ素子を強制的に開状態とする切替制御部と、を備えたことを特徴としている。
上記構成によれば、通常時には、スイッチング制御部は、電源出力端子に印加される出力電圧を検出し、第１スイッチング素子および第２スイッチング素子のスイッチング制御を行って、電圧変換を行う。
【０００９】
また、低出力電流時には、切替制御部は第２スイッチング素子を強制的に開状態（オフ状態）とする。
従って、スイッチング制御部は、第１スイッチング素子およびダイオードを用い、第１スイッチング素子のスイッチング制御を行って、いわゆる、バックコンバータとして電圧変換を行う。
この場合において、前記第２スイッチング素子は、トランジスタであり、前記ダイオードは、当該トランジスタの寄生ダイオードとして構成してもよい。
また、前記スイッチング制御部は、前記低出力電流時に前記第１スイッチング素子のスイッチング周波数を下げるようにしてもよい。
【発明を実施するための最良の形態】
【００１０】
次に図面を参照して本発明の好適な実施の形態について説明する。
図１は電源回路の主要部の概要構成図である。
電源回路１０の主要部は、降圧型ＤＣ／ＤＣコンバータとして構成されており、入力電源端子Ｖin1、Vin2間に挿入された入力電圧安定化用のコンデンサＣ１と、ソース端子Ｓが入力電源端子Ｖin1に接続されたＰチャネルＭＯＳトランジスタＱ１と、ＰチャネルＭＯＳトランジスタＱ１のドレイン端子Ｄに一端が接続され、他端が出力電源端子Ｖout1に接続されたコイルＬ１と、ＰチャネルＭＯＳトランジスタＱ１のドレイン端子ＤとコイルＬ１との接続点にドレイン端子Ｄが接続され、ソース端子がグランドに接続されたＮチャネルＭＯＳトランジスタＱ２と、ＮチャネルＭＯＳトランジスタＱ２に並列に接続されたダイオードＤ１と、出力電源端子Ｖout1、Ｖout2間に挿入された出力電圧安定化用のコンデンサＣ２と、ＮチャネルＭＯＳトランジスタＱ２のゲート端子Ｇにドレイン端子が接続され、ソース端子がグランドに接続されたＮチャネルＭＯＳトランジスタＱ３と、ＮチャネルＭＯＳトランジスタＱ３のゲート端子Ｇに接続され、出力電源端子の出力電流が所定値以下となるとＮチャネルＭＯＳトランジスタＱ３をオン状態としてＮチャネルＭＯＳトランジスタＱ２を強制的にオフ状態（開状態）とさせる切替制御部１１と、出力電圧がフィードバックされ、ＰチャネルＭＯＳトランジスタＱ１およびＮチャネルＭＯＳトランジスタＱ２のスイッチング制御を行うスイッチング制御部１２と、を備えている。
【００１１】
本実施形態の電源回路は、出力電流Ｉｏが所定の基準出力電流よりも小さくなった場合に、ＰチャネルＭＯＳトランジスタＱ２を強制的にオフ状態として、同期整流方式のスイッチングコンバータを、いわゆる、フライホイールダイオードを備えたバックコンバータとして機能させ、変換効率を向上させている。
次に基本動作を説明する。
この場合において、入力電圧をＶｉｎ、出力電圧をＶｏｕｔ（Ｖｉｎ＞Ｖｏｕｔ）とする。
【００１２】
［通常動作モード］
本実施形態においては、出力電流Ｉｏが所定の基準出力電流以上である通常動作モード時には、まず、スイッチング制御部１２は、ＰチャネルＭＯＳトランジスタＱ１をオン状態とし、ＮチャネルＭＯＳトランジスタＱ２をオフ状態とする。
これによりコイルＬ１の両端に印加される電圧ＶLは、
ＶL＝Ｖｉｎ−Ｖｏｕｔ
となる。ここで、コイルＬ１のインダクタンスをＬとすると、コイルＬ１を流れる電流Ｉo1は、次式で表される。
Ｉo1＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ
次に、スイッチング制御部１２は、ＰチャネルＭＯＳトランジスタＱ１をオフ状態とし、ＮチャネルＭＯＳトランジスタＱ２をオン状態とする。
この結果、コイルＬ１１に蓄えられた電気エネルギーは、
Ｖｏｕｔ／Ｌ
の傾きで電流を減少させる。
【００１３】
従って、スイッチング制御部１２は、ＰチャネルＭＯＳトランジスタＱ１をオン状態とし、ＮチャネルＭＯＳトランジスタＱ２をオフ状態とする動作と、ＰチャネルＭＯＳトランジスタＱ１をオフ状態とし、ＮチャネルＭＯＳトランジスタＱ２をオン状態とする動作と、を交互に繰り返すことにより、入力電圧Ｖｉｎ（例えば、４２Ｖ）を出力電圧Ｖｏｕｔ（例えば、５Ｖ）に変換し、降圧させることができる。
この場合において、発振周期をＴ、ＰチャネルＭＯＳトランジスタＱ１がオンしている時間をＴon（オン期間）とすると、
Ｔon／Ｔ
をオンデューティと呼び、
Ｖｉｎ×（Ｔon／Ｔ）＝Ｖｏｕｔ
の関係が成立するので、任意の出力電圧Ｖｏｕｔに降圧することが可能となる。
【００１４】
図２は、ＰチャネルＭＯＳトランジスタＱ１を流れる電流ＩＱ１、ＮチャネルＭＯＳトランジスタＱ２を流れる電流ＩＱ２および出力電流Ｉoの関係説明図である。
ここで、ＰチャネルＭＯＳトランジスタＱ１がオン状態、すなわち、ＮチャネルＭＯＳトランジスタＱ２がオフ状態の期間を第１期間とし、ＰチャネルＭＯＳトランジスタＱ１がオフ状態、すなわち、ＮチャネルＭＯＳトランジスタＱ２がオン状態の期間を第２期間とする。
図２に示すように、第１期間にＰチャネルＭＯＳトランジスタＱ１を流れる電流ＩＱ１および第２期間にＮチャネルＭＯＳトランジスタＱ２を流れる電流ＩＱ２の平均値が出力電流Ｉoとなる。
【００１５】
［低電力動作モード］
本実施形態においては、出力電流Ｉｏが所定の基準出力電流未満である低電力動作モード時には、まず、切替制御部１１は、ＮチャネルＭＯＳトランジスタＱ３のゲート端子Ｇを“Ｈ”レベルとし、ＮチャネルＭＯＳトランジスタＱ３をオン状態としてＮチャネルＭＯＳトランジスタＱ２を強制的にオフ状態（開状態）とする。
この結果、実効的にはＮチャネルＭＯＳトランジスタＱ２がない回路、すなわち、いわゆる、バックコンバータとして機能することとなる。
この状態で、スイッチング制御部１２は、ＰチャネルＭＯＳトランジスタＱ１をオン状態とする。
これによりコイルＬ１の両端に印加される電圧ＶLは、
ＶL＝Ｖｉｎ−Ｖｏｕｔ
となる。ここで、コイルＬ１のインダクタンスをＬとすると、コイルＬ１を流れる電流Ｉo1は、次式で表される。
Ｉo1＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ
【００１６】
次に、スイッチング制御部１２は、ＰチャネルＭＯＳトランジスタＱ１をオフ状態とする。
この結果、コイルＬ１の両端電圧が変化して、コイルＬ１の逆起電力を吸収すべく、ダイオードＤ１がオン状態となる。
これによりコイルＬ１の両端に印加される電圧ＶLは、ダイオードＤ１の両端の電圧をＶｄとすると、
ＶL＝Ｖｉｎ−Ｖｄ
となる。
従って、スイッチング制御部１２は、ＰチャネルＭＯＳトランジスタＱ１をオン状態とし、ダイオードＤ１をオフ状態とする動作と、ＰチャネルＭＯＳトランジスタＱ１をオフ状態とし、ダイオードＤ１をオン状態とする動作と、を交互に繰り返すことにより、入力電圧Ｖｉｎ（例えば、４２Ｖ）を出力電圧Ｖｏｕｔ（例えば、５Ｖ）に変換し、降圧させることができる。
この場合においても、発振周期をＴ、ＰチャネルＭＯＳトランジスタＱ１がオンしている時間をＴon（オン期間）とすると、
Ｔon／Ｔ
をオンデューティと呼び、
Ｖｉｎ×（Ｔon／Ｔ）＝Ｖｏｕｔ
の関係が成立するので、任意の出力電圧Ｖｏｕｔに降圧することが可能となる。
【００１７】
図３は、出力電流Ｉo＝０Ａの場合の、ＰチャネルＭＯＳトランジスタＱ１を流れる電流ＩＱ１の説明図である。
図３に示すように、出力電流Ｉo＝０Ａとなった場合には、図７に示した従来例と比較してスイッチングロスが減少していることが分かる。
さらにスイッチングロスを低減するためには、スイッチング制御部１２は、ＰチャネルＭＯＳトランジスタＱ１のスイッチング周波数を下げるようにすればよい。
【００１８】
図４は、コンバート方式毎の変換効率と出力電力（出力電流に比例）の関係説明図である。
図４に示すように、通常動作モードにおける同期整流方式は、出力電力が大きい場合、すなわち、出力電流が大きい場合に、バックコンバータ方式よりも効率が高いことがわかる。逆にバックコンバータ方式は、出力電力が小さい場合、すなわち、出力電流が小さい場合に、同期整流方式式よりも効率が高いことが分かる。
従って、両者の効率が入れ替わる、図４中のＰ点付近に相当する出力電流に基づいて、動作モードを通常動作モードと低電力動作モードとで切替えればよい。すなわち、図４中、Ａ領域では、低電力動作モードとし、Ｂ領域では、通常動作モードとするように、切替制御部１１の動作設定を行えばよい。
以上の説明のように、本実施形態によれば、スイッチングロスを低減し、広出力電流範囲にわたって高効率を維持することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】電源回路の主要部の概要構成図である。
【図２】電流ＩＱ１、電流ＩＱ２および出力電流Ｉoの関係説明図である。
【図３】出力電流Ｉo＝０Ａの場合の電流ＩＱ１の説明図である。
【図４】コンバート方式毎の変換効率と出力電力の関係説明図である。
【図５】従来の電源回路の主要部の概要構成図である。
【図６】電流ＩＱ１１、電流ＩＱ１２および出力電流Ｉo1の関係説明図である。
【図７】出力電流Ｉo1＝０Ａの場合の電流ＩＱ１１および電流ＩＱ１２の説明図である。
【符号の説明】
【００２０】
１１…切替制御部、１２…スイッチング制御部、Ｃ１、Ｃ２…コンデンサ、Ｄ１…ダイオード、Ｌ１…コイル、Ｑ１…ＰチャネルＭＯＳトランジスタ、Ｑ２…ＮチャネルＭＯＳトランジスタ、Ｖin1、Vin2…入力電源端子、Ｖout1、Ｖout2…出力電源端子。
【図１】
2005287272.tif 000003
【図２】
2005287272.tif 000004
【図３】
2005287272.tif 000005
【図４】
2005287272.tif 000006
【図５】
2005287272.tif 000007
【図６】
2005287272.tif 000008
【図７】
2005287272.tif 000009