(57)【要約】【課題】  実測値と極めて高精度での一致を実現するマイクロストリップライン及びストリップラインの特性インピーダンスを算出する新たな算出式を提案し、この算出式を用いてプリント配線基板の製造を行う。【解決手段】  プリント配線基板を製造する際の製造プロセスにおいては、ステップＳ１において、コンピュータを用いたシミュレーションに基づく導体パターンを設計して特性インピーダンスのシミュレーション値を算出する。このとき、製造プロセスにおいては、ステップＳ１において、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を算出する。【選択図】  図１４
2005032154.tif 000002
【特許請求の範囲】
【請求項１】
各種電子機器に搭載され、マイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法であって、
コンピュータを用いたシミュレーションに基づく導体パターンを設計し、特性インピーダンスのシミュレーション値を算出するシミュレーション工程と、
上記シミュレーション工程によるシミュレーション結果に基づいて、導体パターンを形成したプリント配線基板を製造するプリント配線基板製造工程と、
上記プリント配線基板製造工程にて製造されたプリント配線基板における特性インピーダンスを実測する特性インピーダンス実測工程と、
上記シミュレーション工程にて算出された上記シミュレーション値と、上記特性インピーダンス実測工程にて実測された実測値とを比較する比較工程とを備え、
上記シミュレーション工程では、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記特性インピーダンスのシミュレーション値が上記実効導体パターン幅の関数として算出されること
を特徴とするプリント配線基板製造方法。
【請求項２】
上記シミュレーション工程では、下記一般式（１）を用いて、マイクロストリップラインのシングルインピーダンスＺ０ｍの上記シミュレーション値が算出されること
を特徴とする請求項１記載のプリント配線基板製造方法。
【数１】
2005032154.tif 000031
ただし、Ｗは導体パターン幅を示し、ｈは絶縁層厚を示し、εｒｅは下記一般式（２）で表される実効基材比誘電率を示し、Ｗｅは下記一般式（３）で表される上記実効導体パターン幅を示し、下記一般式（２）におけるεｒは基材比誘電率を示し、下記一般式（３）におけるｔは導体パターン厚を示し、Ｃ１，Ｃ２，Ｃ３は、それぞれ、所定の係数である。
【数２】
2005032154.tif 000032
【数３】
2005032154.tif 000033
【請求項３】
上記係数Ｃ１は、上記導体パターン幅と上記絶縁層厚との比Ｗ／ｈが１以上である場合には、０．８８×０．９〜０．８８×１．１であり、Ｗ／ｈが１未満である場合には、０．９８×０．９〜０．９８×１．１であり、
上記係数Ｃ２は、Ｗ／ｈが１以上である場合には、２．５０×０．９〜２．５０×１．１であり、Ｗ／ｈが１未満である場合には、０．８３×０．９〜０．８３×１．１であり、
上記係数Ｃ３は、Ｗ／ｈが１以上である場合には、０．６０×０．９〜０．６０×１．１であり、Ｗ／ｈが１未満である場合には、１．００×０．９〜１．００×１．１であること
を特徴とする請求項２記載のプリント配線基板製造方法。
【請求項４】
上記シミュレーション工程では、下記一般式（４）を用いて、マイクロストリップラインの差動インピーダンスＺｄｉｆｆｍの上記シミュレーション値が算出されること
を特徴とする請求項２記載のプリント配線基板製造方法。
【数４】
2005032154.tif 000034
ただし、Ｓは導体パターン間隔を示し、Ｃ４，Ｃ５は、それぞれ、所定の係数である。
【請求項５】
上記係数Ｃ４は、０．４６×０．９〜０．４６×１．１であり、
上記係数Ｃ５は、０．８６×０．９〜０．８６×１．１であること
を特徴とする請求項４記載のプリント配線基板製造方法。
【請求項６】
上記シミュレーション工程では、下記一般式（５）を用いて、ストリップラインのシングルインピーダンスＺ０ｓの上記シミュレーション値が算出されること
を特徴とする請求項１記載のプリント配線基板製造方法。
【数５】
2005032154.tif 000035
ただし、Ｘ０は絶縁層厚をｈ１としたときにおけるシングルインピーダンスを示し、Ｙ０は絶縁層厚をｈ２としたときにおけるシングルインピーダンスを示し、下記一般式（６）で表される。また、下記一般式（６）におけるεｒは基材比誘電率を示し、Ｗは導体パターン幅を示し、ｔは導体パターン厚を示し、ｈ１，ｈ２（＞ｈ１）は絶縁層厚を示し、Ｗｅは上記実効導体パターン幅を示し、Ｃ６，Ｃ７，Ｃ８，Ｃ９は、それぞれ、所定の係数である。
【数６】
2005032154.tif 000036
【請求項７】
上記係数Ｃ６は、１．００×０．９〜１．００×１．１であり、
上記係数Ｃ７は、０．７０×０．９〜０．７０×１．１であり、
上記係数Ｃ８は、０．９０×０．９〜０．９０×１．１であり、
上記係数Ｃ９は、１．８０×０．９〜１．８０×１．１であること
を特徴とする請求項６記載のプリント配線基板製造方法。
【請求項８】
上記シミュレーション工程では、下記一般式（７）を用いて、ストリップラインの差動インピーダンスＺｄｉｆｆｓの上記シミュレーション値が算出されること
を特徴とする請求項６記載のプリント配線基板製造方法。
【数７】
2005032154.tif 000037
ただし、Ｘｄｉｆｆは絶縁層厚をｈ１としたときにおける差動インピーダンスを示し、Ｙｄｉｆｆは絶縁層厚をｈ２としたときにおける差動インピーダンスを示し、下記一般式（８）で表される。また、下記一般式（８）におけるＳは導体パターン間隔を示し、Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３は、それぞれ、所定の係数である。
【数８】
2005032154.tif 000038
【請求項９】
上記係数Ｃ１０は、０．６５×０．９〜０．６５×１．１であり、
上記係数Ｃ１１は、２．３０×０．９〜２．３０×１．１であり、
上記係数Ｃ１２は、０．３０×０．９〜０．３０×１．１であり、
上記係数Ｃ１３は、３．６０×０．９〜３．６０×１．１であること
を特徴とする請求項８記載のプリント配線基板製造方法。
【請求項１０】
各種電子機器に搭載され、マイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板であって、
上記マイクロストリップライン及び／又は上記ストリップラインを形成する所定のパターンからなる信号用導体と、
所定の絶縁層とを備え、
上記信号用導体は、コンピュータを用いたシミュレーションを実行することによって特性インピーダンスのシミュレーション値が算出され、このシミュレーションに基づいて導体パターンが設計されたものであり、
上記特性インピーダンスのシミュレーション値は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として算出されたものであること
を特徴とするプリント配線基板。
【請求項１１】
マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置であって、
上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み手段と、
少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出手段とを備えること
を特徴とする特性インピーダンス算出装置。
【請求項１２】
マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出方法であって、
上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み工程と、
少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出工程とを備えること
を特徴とする特性インピーダンス算出方法。
【請求項１３】
マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行うコンピュータ実行可能な特性インピーダンス算出プログラムであって、
上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み処理と、
少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出処理とを備えること
を特徴とする特性インピーダンス算出プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に搭載され、いわゆるマイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法、及びこのプリント配線基板製造方法を用いて製造されたプリント配線基板、並びにマイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムに関する。
【背景技術】
【０００２】
近年、例えば携帯電話機等の各種電子機器においては、各種電子部品を機械的に固定し且つ電気的に接続するために、プリント配線基板が搭載される。プリント配線基板においては、各種電子部品を接続するために、いわゆるマイクロストリップラインやストリップラインが用いられる。
【０００３】
これらマイクロストリップラインやストリップラインとしては、１本の信号用導体で形成されるシングルエンドの回路の他、２本の信号用導体を用いて形成し、これら２本の信号用導体を介して差動信号を伝送する差動回路も用いられる。差動回路は、シングルエンドのマイクロストリップラインやストリップラインに比べ、ノイズに対する耐性に優れ、信号減衰に対するマージンが大きく、低電圧動作が可能であり、ＥＭＩ（Electromagnetic Interference）の低減に優れる、といった利点を有する。
【０００４】
一般に、プリント配線基板においては、その電気特性が設計回路には表されないことから、各種電子部品の実装後、設計どおりの動作をさせるためには、電気特性を予め把握しておく必要がある。特に、プリント配線基板においては、近年の高密度実装に対する要求にともない、この設計が重要視されている。このようなプリント配線基板の電気特性を設計段階で求める手法としては、例えば特許文献１及び特許文献２に記載されたものがある。
【０００５】
【特許文献１】特開２００１−１９５４３７号公報
【特許文献２】特開２００１−２５５３４６号公報
【０００６】
特許文献１には、差動信号が伝送される平行に配置された２本の差動信号線を設計する差動信号線の設計方法が開示されている。具体的には、この特許文献１には、差動信号線の終端抵抗の態様を変化させながら、外部へ放射される電波量を、コンピュータ・シミュレーションによって予測し、予測した電波量を最適化すべく、差動信号線における終端抵抗の態様を決定する技術が開示されている。
【０００７】
一方、特許文献２には、マイクロストリップラインを構成する絶縁基板の誘電体損失或いは誘電正接等を正確に得るための誘電特性の算出方法が開示されている。具体的には、この特許文献２には、特性インピーダンスが互いに異なり、同一材質の誘電体材料を用いて構成されたトリプレート型の第１のマイクロストリップラインと第２のマイクロストリップラインとの各全損失を測定によって求めるとともに、各マイクロストリップラインにおけるストリップ導体自身の導体損失を計算によって求め、所定の数式を用いて誘電体材料の誘電体損失を求める技術が開示されている。
【０００８】
ここで、プリント配線基板においては、伝送される信号の周波数が高い場合には、信号の反射を防止するとともに、周囲のノイズの影響等を回避すべく、信号源と負荷側との間で特性インピーダンスを一致させる必要があり、設計の段階で、この特性インピーダンスを正確に把握することが重要とされる。
【０００９】
一般に、特性インピーダンスＺ０（Ω／ｍ）は、導体の単位当たりの抵抗をＲ（Ω／ｍ）、インダクタンスをＬ（Ｈ／ｍ）、コンダクタンスをＧ（Ｓ／ｍ）、キャパシタンスをＣ（Ｆ／ｍ）とすると、次式（９）で表される。
【００１０】
【数９】
2005032154.tif 000003
【００１１】
なお、プリント配線基板においては、特性インピーダンスＺ０は、マイクロストリップラインやストリップラインの構造等の関数で表すことができ、多数の実験式が提案されている（例えば、非特許文献１参照。）。
【００１２】
【非特許文献１】ＭＷＡＶＥ−ＬＡＢＯＲＡＴＯＲＹ、"マイクロストリップライン（Microstrip line）"、［online］、［平成１５年２月８日検索］、インターネット＜URL: http://www.mwave-lab.jp/mline.htm/＞
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、上述したマイクロストリップラインやストリップラインにおける特性インピーダンスを算出する実験式は、多数提案されているものの、実測値と極めて良好な一致を呈するものは未だ存在していない。
【００１４】
したがって、これらマイクロストリップラインやストリップラインによって信号線を形成したプリント配線基板を製造するにあたっては、従来提案されている実験式を用いたシミュレーションに基づいて導体パターン設計を行い、この設計にしたがって実際に製造した基板に設けられたテストクーポンを用いて特性インピーダンスを実測した後、実験式に基づく特性インピーダンスのシミュレーション値と実測値とを比較し、これらシミュレーション値と実測値との間に相違がある場合には、製造した基板に形成された導体パターンの調整を行う、といった工程を経ることになるが、これらシミュレーション値と実測値との間には相違があることが極めて多く、基板上の信号線の幅を調整する等の試行錯誤の作業を多数繰り返す必要があり、生産効率の悪化を招来する要因となっていた。
【００１５】
また、従来提案されている実験式を補正することによって精度を向上させた新たな実験式を用いたシミュレーション用のソフトウェアも開発されているが、この種のソフトウェアは、高価であり、また、実測値と極めて良好な一致を呈するには至っていないのが現状である。
【００１６】
本発明は、このような実情に鑑みてなされたものであり、実測値と極めて高精度での一致を実現するマイクロストリップライン及びストリップラインの特性インピーダンスを算出する新たな算出式を提案し、この算出式を用いてプリント配線基板の製造を行うプリント配線基板製造方法、及びこのプリント配線基板製造方法を用いて製造されたプリント配線基板を提供することを目的とする。また、本発明は、この新たに提案する算出式を用いたシミュレーションを行う特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述した目的を達成する本発明にかかるプリント配線基板製造方法は、各種電子機器に搭載され、マイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板を製造するプリント配線基板製造方法であって、コンピュータを用いたシミュレーションに基づく導体パターンを設計し、特性インピーダンスのシミュレーション値を算出するシミュレーション工程と、上記シミュレーション工程によるシミュレーション結果に基づいて、導体パターンを形成したプリント配線基板を製造するプリント配線基板製造工程と、上記プリント配線基板製造工程にて製造されたプリント配線基板における特性インピーダンスを実測する特性インピーダンス実測工程と、上記シミュレーション工程にて算出された上記シミュレーション値と、上記特性インピーダンス実測工程にて実測された実測値とを比較する比較工程とを備え、上記シミュレーション工程では、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記特性インピーダンスのシミュレーション値が上記実効導体パターン幅の関数として算出されることを特徴としている。
【００１８】
このような本発明にかかるプリント配線基板製造方法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を表して算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明にかかるプリント配線基板製造方法は、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。
【００１９】
具体的には、マイクロストリップラインのシングルインピーダンスＺ０ｍのシミュレーション値を算出する場合には、上記シミュレーション工程では、下記一般式（１）を用いてシミュレーション値が算出される。
【００２０】
【数１０】
2005032154.tif 000004
【００２１】
ただし、Ｗは導体パターン幅を示し、ｈは絶縁層厚を示し、εｒｅは下記一般式（２）で表される実効基材比誘電率を示し、Ｗｅは下記一般式（３）で表される上記実効導体パターン幅を示し、下記一般式（２）におけるεｒは基材比誘電率を示し、下記一般式（３）におけるｔは導体パターン厚を示し、Ｃ１，Ｃ２，Ｃ３は、それぞれ、所定の係数である。
【００２２】
【数１１】
2005032154.tif 000005
【００２３】
【数１２】
2005032154.tif 000006
【００２４】
なお、上記係数Ｃ１は、上記導体パターン幅と上記絶縁層厚との比Ｗ／ｈが１以上である場合には、０．８８×０．９〜０．８８×１．１であり、Ｗ／ｈが１未満である場合には、０．９８×０．９〜０．９８×１．１であり、上記係数Ｃ２は、Ｗ／ｈが１以上である場合には、２．５０×０．９〜２．５０×１．１であり、Ｗ／ｈが１未満である場合には、０．８３×０．９〜０．８３×１．１であり、上記係数Ｃ３は、Ｗ／ｈが１以上である場合には、０．６０×０．９〜０．６０×１．１であり、Ｗ／ｈが１未満である場合には、１．００×０．９〜１．００×１．１であることが望ましい。
【００２５】
本発明にかかるプリント配線基板製造方法においては、係数Ｃ１，Ｃ２，Ｃ３を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するマイクロストリップラインのシングルインピーダンスＺ０ｍのシミュレーション値を算出することが可能となる。
【００２６】
また、マイクロストリップラインの差動インピーダンスＺｄｉｆｆｍは、シングルインピーダンスＺ０ｍを用いて算出することができ、上記シミュレーション工程では、下記一般式（４）を用いてシミュレーション値が算出される。
【００２７】
【数１３】
2005032154.tif 000007
【００２８】
ただし、Ｓは導体パターン間隔を示し、Ｃ４，Ｃ５は、それぞれ、所定の係数である。
【００２９】
ここで、上記係数Ｃ４は、０．４６×０．９〜０．４６×１．１であり、上記係数Ｃ５は、０．８６×０．９〜０．８６×１．１であることが望ましい。
【００３０】
本発明にかかるプリント配線基板製造方法においては、係数Ｃ４，Ｃ５を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するマイクロストリップラインの差動インピーダンスＺｄｉｆｆｍのシミュレーション値を算出することが可能となる。
【００３１】
さらに、ストリップラインのシングルインピーダンスＺ０ｓのシミュレーション値を算出する場合には、上記シミュレーション工程では、下記一般式（５）を用いてシミュレーション値が算出される。
【００３２】
【数１４】
2005032154.tif 000008
【００３３】
ただし、Ｘ０は絶縁層厚をｈ１としたときにおけるシングルインピーダンスを示し、Ｙ０は絶縁層厚をｈ２としたときにおけるシングルインピーダンスを示し、下記一般式（６）で表される。また、下記一般式（６）におけるεｒは基材比誘電率を示し、Ｗは導体パターン幅を示し、ｔは導体パターン厚を示し、ｈ１，ｈ２（＞ｈ１）は絶縁層厚を示し、Ｗｅは上記実効導体パターン幅を示し、Ｃ６，Ｃ７，Ｃ８，Ｃ９は、それぞれ、所定の係数である。
【００３４】
【数１５】
2005032154.tif 000009
【００３５】
なお、上記係数Ｃ６は、１．００×０．９〜１．００×１．１であり、上記係数Ｃ７は、０．７０×０．９〜０．７０×１．１であり、上記係数Ｃ８は、０．９０×０．９〜０．９０×１．１であり、上記係数Ｃ９は、１．８０×０．９〜１．８０×１．１であることが望ましい。
【００３６】
本発明にかかるプリント配線基板製造方法においては、係数Ｃ６，Ｃ７，Ｃ８，Ｃ９を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するストリップラインのシングルインピーダンスＺ０ｓのシミュレーション値を算出することが可能となる。
【００３７】
さらにまた、ストリップラインの差動インピーダンスＺｄｉｆｆｓは、シングルインピーダンスＺ０ｓを用いて算出することができ、上記シミュレーション工程では、下記一般式（７）を用いてシミュレーション値が算出される。
【００３８】
【数１６】
2005032154.tif 000010
【００３９】
ただし、Ｘｄｉｆｆは絶縁層厚をｈ１としたときにおける差動インピーダンスを示し、Ｙｄｉｆｆは絶縁層厚をｈ２としたときにおける差動インピーダンスを示し、下記一般式（８）で表される。また、下記一般式（８）におけるＳは導体パターン間隔を示し、Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３は、それぞれ、所定の係数である。
【００４０】
【数１７】
2005032154.tif 000011
【００４１】
ここで、上記係数Ｃ１０は、０．６５×０．９〜０．６５×１．１であり、上記係数Ｃ１１は、２．３０×０．９〜２．３０×１．１であり、上記係数Ｃ１２は、０．３０×０．９〜０．３０×１．１であり、上記係数Ｃ１３は、３．６０×０．９〜３．６０×１．１であることが望ましい。
【００４２】
本発明にかかるプリント配線基板製造方法においては、係数Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３を、それぞれ、このように設定することにより、実測値と極めて良好な一致を呈するストリップラインの差動インピーダンスＺｄｉｆｆｓのシミュレーション値を算出することが可能となる。
【００４３】
また、上述した目的を達成する本発明にかかるプリント配線基板は、各種電子機器に搭載され、マイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板であって、上記マイクロストリップライン及び／又は上記ストリップラインを形成する所定のパターンからなる信号用導体と、所定の絶縁層とを備え、上記信号用導体は、コンピュータを用いたシミュレーションを実行することによって特性インピーダンスのシミュレーション値が算出され、このシミュレーションに基づいて導体パターンが設計されたものであり、上記特性インピーダンスのシミュレーション値は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として算出されたものであることを特徴としている。
【００４４】
このような本発明にかかるプリント配線基板は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値が算出された信号用導体が形成されていることにより、特性インピーダンスのシミュレーション値が実測値と極めて良好な一致を呈することができる。したがって、本発明にかかるプリント配線基板は、特性インピーダンスが正確に補償されたものとなる。
【００４５】
さらに、上述した目的を達成する本発明にかかる特性インピーダンス算出装置は、マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出装置であって、上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み手段と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出手段とを備えることを特徴としている。
【００４６】
さらにまた、上述した目的を達成する本発明にかかる特性インピーダンス算出方法は、マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行う特性インピーダンス算出方法であって、上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み工程と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出工程とを備えることを特徴としている。
【００４７】
また、上述した目的を達成する本発明にかかる特性インピーダンス算出プログラムは、マイクロストリップライン及び／又はストリップラインの特性インピーダンスを算出するシミュレーションを行うコンピュータ実行可能な特性インピーダンス算出プログラムであって、上記マイクロストリップライン及び／又は上記ストリップラインを用いて任意に設計した導体パターンを示すデータを取り込むデータ取り込み処理と、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、上記実効導体パターン幅の関数として、上記特性インピーダンスのシミュレーション値を算出する算出処理とを備えることを特徴としている。
【００４８】
このような本発明にかかる特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムは、それぞれ、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明にかかる特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラムは、それぞれ、特性インピーダンスが正確に補償された高精度のプリント配線基板の極めて効率的な製造に寄与することができる。
【発明の効果】
【００４９】
本発明によれば、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅を導入し、この実効導体パターン幅の関数として、特性インピーダンスのシミュレーション値を表して算出することにより、実測値と極めて良好な一致を呈するシミュレーション値を算出することができる。したがって、本発明によれば、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。
【発明を実施するための最良の形態】
【００５０】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。
【００５１】
この実施の形態は、各種電子機器に搭載され、いわゆるマイクロストリップライン及び／又はストリップラインを用いて各種電子部品を接続して実装するプリント配線基板における特性インピーダンスを算出する新たな手法を提案するものである。特に、この新たな手法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅というパラメータを新たに導入し、従来であれば導体パターン幅の関数で表される特性インピーダンスを、この実効導体パターン幅の関数として表すことにより、実測値と極めて良好な一致を呈する特性インピーダンスを算出することができるものである。
【００５２】
まず、シングルエンドのマイクロストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する手法について説明する。
【００５３】
シングルエンドのマイクロストリップラインが形成されたプリント配線基板を図１に示す。このプリント配線基板は、マイクロストリップラインを形成する所定のパターンからなる信号用導体１１が所定の絶縁層１２上に配置されてなるものである。ここで、基材比誘電率をεｒ、ボトムの導体パターン幅をＷ、導体パターン厚をｔ、絶縁層厚をｈとする。このようなモデルからなるプリント配線基板において、マイクロストリップラインのシングルインピーダンスＺ０ｍを、次式（１０）で表す。なお、次式（１０）におけるεｒｅは、次式（１１）で表される実効基材比誘電率を示し、Ｗｅは、導体パターン幅Ｗ、導体パターン厚ｔ、及び絶縁層厚ｈの関数として次式（１２）で表される実効導体パターン幅を示している。また、次式（１２）におけるＣ１，Ｃ２，Ｃ３は、それぞれ、所定の係数である。
【００５４】
【数１８】
2005032154.tif 000012
【００５５】
【数１９】
2005032154.tif 000013
【００５６】
【数２０】
2005032154.tif 000014
【００５７】
すなわち、新たに提案するマイクロストリップラインのシングルインピーダンスＺ０ｍは、従来であれば導体パターン幅Ｗの関数で表されるところを、上式（１２）に示したように、少なくとも、導体パターン幅Ｗ、導体パターン厚ｔ、及び絶縁層厚ｈをパラメータとするとともに、これらパラメータに対して所定の係数Ｃ１，Ｃ２，Ｃ３を乗じて補正することによって表される実効導体パターン幅Ｗｅの関数として表したことに特徴を有するものである。
【００５８】
ここで、上式（１２）に示す３つの係数Ｃ１，Ｃ２，Ｃ３は、それぞれ、本件出願人が鋭意研究を重ねた結果、Ｗ／ｈ≧１である場合には、０．８８、２．５０、０．６０が実測値と極めて良好な一致を呈する最適値であり、Ｗ／ｈ＜１である場合には、０．９８、０．８３、１．００が実測値と極めて良好な一致を呈する最適値であることが見出された。
【００５９】
また、これら３つの係数Ｃ１，Ｃ２，Ｃ３を、それぞれ、±１０％の範囲で変化させたとしても、シングルインピーダンスＺ０ｍのばらつきは、±５％の範囲に収まることも確認している。すなわち、これら３つの係数Ｃ１，Ｃ２，Ｃ３は、それぞれ、Ｗ／ｈ≧１である場合には、０．８８×０．９〜０．８８×１．１（＝０．７９２〜０．９６８）、２．５０×０．９〜２．５０×１．１（＝２．２５〜２．７５）、０．６０×０．９〜０．６０×１．１（＝０．５４〜０．６６）であることが望ましく、Ｗ／ｈ＜１である場合には、０．９８×０．９〜０．９８×１．１（＝０．８８２〜１．０７８）、０．８３×０．９〜０．８３×１．１（＝０．７４７〜０．９１３）、１．００×０．９〜１．００×１．１（＝０．９〜１．１）であることが望ましい。さらに換言すれば、上式（１０）乃至上式（１２）を用いたシミュレーションにおいては、３つの係数Ｃ１，Ｃ２，Ｃ３を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因するシングルインピーダンスＺ０ｍのばらつきを求めることも可能となる。
【００６０】
つぎに、シングルエンドのストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する手法について説明する。
【００６１】
ストリップラインは、例えば図２に示すように、当該ストリップラインを形成する所定のパターンからなる信号用導体２１が所定の絶縁層２２中に埋め込まれて配置されたものであるが、このストリップラインが形成されたプリント配線基板におけるシングルインピーダンスを算出する実験式は、信号用導体２１が絶縁層２２の厚さ方向における中央部に配置された場合についてのものが提案されているが、信号用導体２１が絶縁層２２の厚さ方向に対して非対称に配置された場合について良好な精度を呈するものは提案されていない。ここで提案する算出式は、信号用導体が絶縁層の厚さ方向に対して非対称に配置された場合についても適用可能となるように拡張したものである。
【００６２】
図２に示すシングルエンドのストリップラインが形成されたプリント配線基板において、基材比誘電率をεｒ、ボトムの導体パターン幅をＷ、導体パターン厚をｔとするとともに、信号用導体２１の上方向における絶縁層厚をｈ１とし、信号用導体２１の下方向における絶縁層厚をｈ２（＞ｈ１）とする。このようなモデルからなるプリント配線基板において、ストリップラインのシングルインピーダンスＺ０ｓを、次式（１３）で表す。ここで、次式（１３）におけるＸ０は、絶縁層厚をｈ１としたときにおけるシングルインピーダンスを示し、Ｙ０は、絶縁層厚をｈ２としたときにおけるシングルインピーダンスを示している。
【００６３】
【数２１】
2005032154.tif 000015
【００６４】
そして、これらシングルインピーダンスＸ０，Ｙ０は、次式（１４）で表される。次式（１４）におけるＰは、次式（１５）で表されるパラメータである。また、次式（１５）におけるＷｅは、次式（１６）で表される実効導体パターン幅を示し、次式（１６）におけるΔＷは、次式（１７）で表されるパラメータであり、次式（１７）におけるｍは、次式（１８）で表されるパラメータであり、次式（１８）におけるｘは、次式（１９）で表されるパラメータである。さらに、シングルインピーダンスＸ０を算出するにあたっての次式（１５）、次式（１７）、及び次式（１９）におけるＨは、導体パターン厚ｔ、及び絶縁層厚ｈ１の関数として次式（２０）で表されるパラメータであり、シングルインピーダンスＹ０を算出するにあたっての次式（１５）、次式（１７）、及び次式（１９）におけるＨは、導体パターン厚ｔ、及び絶縁層厚ｈ２の関数として次式（２１）で表されるパラメータである。さらにまた、次式（１６）におけるＣ４、次式（１９）におけるＣ５、次式（２０）におけるＣ６、及び次式（２１）におけるＣ７は、それぞれ、所定の係数である。
【００６５】
【数２２】
2005032154.tif 000016
【００６６】
【数２３】
2005032154.tif 000017
【００６７】
【数２４】
2005032154.tif 000018
【００６８】
【数２５】
2005032154.tif 000019
【００６９】
【数２６】
2005032154.tif 000020
【００７０】
【数２７】
2005032154.tif 000021
【００７１】
【数２８】
2005032154.tif 000022
【００７２】
【数２９】
2005032154.tif 000023
【００７３】
このように、ストリップラインのシングルインピーダンスＺ０ｓについても、マイクロストリップラインのシングルインピーダンスＺ０ｍと同様に、少なくとも、導体パターン幅Ｗ、導体パターン厚ｔ、及び絶縁層厚ｈ１，ｈ２をパラメータとするとともに、これらパラメータに対して４つの係数Ｃ４，Ｃ５，Ｃ６，Ｃ７を乗じて補正することによって表される実効導体パターン幅Ｗｅの関数として表すことができる。
【００７４】
ここで、上式（１６）、及び上式（１９）乃至上式（２１）に示す４つの係数Ｃ４，Ｃ５，Ｃ６，Ｃ７は、それぞれ、本件出願人が鋭意研究を重ねた結果、１．００、０．７０、０．９０、１．８０が実測値と極めて良好な一致を呈する最適値であることが見出された。
【００７５】
また、これら４つの係数Ｃ４，Ｃ５，Ｃ６，Ｃ７を、それぞれ、±１０％の範囲で変化させたとしても、シングルインピーダンスＺ０ｍの場合と同様に、シングルインピーダンスＺ０ｓのばらつきは、±５％の範囲に収まることも確認している。すなわち、これら４つの係数Ｃ４，Ｃ５，Ｃ６，Ｃ７は、それぞれ、１．００×０．９〜１．００×１．１（＝０．９〜１．１）、０．７０×０．９〜０．７０×１．１（＝０．６３〜０．７７）、０．９０×０．９〜０．９０×１．１（＝０．８１〜０．９９）、１．８０×０．９〜１．８０×１．１（＝１．６２〜１．９８）であることが望ましい。さらに換言すれば、上式（１３）乃至上式（２１）を用いたシミュレーションにおいては、４つの係数Ｃ４，Ｃ５，Ｃ６，Ｃ７を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因するシングルインピーダンスＺ０ｓのばらつきを求めることも可能となる。
【００７６】
このように、マイクロストリップライン及びストリップラインのシングルインピーダンスＺ０ｍ，Ｚ０ｓは、それぞれ、少なくとも、導体パターン幅Ｗ、導体パターン厚ｔ、及び絶縁層厚ｈ（ｈ１，ｈ２）をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅Ｗｅの関数として表すことにより、高精度に算出することができる。
【００７７】
つぎに、このようなマイクロストリップライン又はストリップラインのシングルインピーダンスＺ０ｍ，Ｚ０ｓに基づいて、２本のマイクロストリップライン又はストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。
【００７８】
差動インピーダンスを算出する算出式を確立するにあたって、当該差動インピーダンスの決定に影響を与えるパラメータを特定すべく、図３に示すように、ボトムの導体パターン幅がＷ、ボトムの導体パターン間隔がＳ、及び絶縁層厚がｈとされるマイクロストリップライン及びストリップラインを形成した４層貫通基板を用い、次表１及び次表２に示すように、各パラメータを変化させたときの差動インピーダンスの評価を行った。
【００７９】
【表１】
2005032154.tif 000024
【００８０】
【表２】
2005032154.tif 000025
【００８１】
まず、上表１に示すように、導体パターン幅Ｗを固定して、絶縁層厚ｈ及び導体パターン間隔Ｓをパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスＺｄｉｆｆｍを実測すると、図４に示すような結果が得られた。すなわち、マイクロストリップラインにおいては、絶縁層厚ｈが大きくなるのにともない、導体パターン間隔Ｓに対する差動インピーダンスＺｄｉｆｆｍの傾きが大きくなる傾向がみられた。
【００８２】
また、同様に、導体パターン幅Ｗを固定して、絶縁層厚ｈ及び導体パターン間隔Ｓをパラメータとして変化させたときのストリップラインにおける差動インピーダンスＺｄｉｆｆｓを実測すると、図５に示すような結果が得られた。すなわち、差動インピーダンスＺｄｉｆｆｓは、導体パターン間隔Ｗが小さくなるのにともない、２本の信号用導体間の電磁的結合が強くなり、差動インピーダンスＺｄｉｆｆｓが小さくなる傾向がみられた。
【００８３】
これらの知見から、差動インピーダンスＺｄｉｆｆｍ，Ｚｄｉｆｆｓは、導体パターン間隔Ｗが小さくなるほど２本の信号用導体間の電磁的結合が強くなることに起因して、その値が小さくなり、また、絶縁層厚ｈが大きくなるほど、その傾向が強くなることがわかる。
【００８４】
また、上表２に示すように、導体パターン幅Ｗ／導体パターン間隔Ｓを１：１に固定して、絶縁層厚ｈ及び導体パターン幅Ｗをパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスＺｄｉｆｆｍを実測すると、図６に示すような結果が得られた。すなわち、マイクロストリップラインにおいては、絶縁層厚ｈが小さくなるのにともない、導体パターン幅Ｗに対する差動インピーダンスＺｄｉｆｆｍの傾きが大きくなる傾向がみられた。
【００８５】
また、同様に、導体パターン幅Ｗ／導体パターン間隔Ｓを１：１に固定して、絶縁層厚ｈ及び導体パターン幅Ｗをパラメータとして変化させたときのストリップラインにおける差動インピーダンスＺｄｉｆｆｓを実測すると、図７に示すような結果が得られた。すなわち、差動インピーダンスＺｄｉｆｆｓは、導体パターン幅Ｗが大きくなるのにともない、差動インピーダンスＺｄｉｆｆｓが小さくなる傾向がみられた。
【００８６】
これらの知見から、差動インピーダンスＺｄｉｆｆｍ，Ｚｄｉｆｆｓは、シングルインピーダンスＺ０ｍ，Ｚ０ｓと同様に、導体パターン幅Ｗに応じてその値が変化し、また、絶縁層厚ｈが小さくなるほど、導体パターン幅Ｗの影響が強くなることがわかる。
【００８７】
ここで、「２本の信号用導体間の電磁的結合が強くなることに起因して差動インピーダンスＺｄｉｆｆｍ，Ｚｄｉｆｆｓの値が小さくなる」ことは、「差動効果が大きくなる」ことを意味していると考えられる。そこで、差動効果を、シングルインピーダンスＺ０と差動インピーダンスＺｄｉｆｆとを用いて次式（２２）に示すように定義し、クロスセクションによる実測定値とされる導体パターン間隔Ｓに対する差動効果の関係を求めた。マイクロストリップラインにおける結果を図８に示し、ストリップラインにおける結果を図９に示す。
【００８８】
【数３０】
2005032154.tif 000026
【００８９】
これら図８及び図９に示す結果から、いずれのケースでも、導体パターン間隔Ｓと絶縁層厚ｈとの間で相関値Ｒ２が"０．９"以上の高い相関関係が成立し、差動効果は、導体パターン間隔Ｗの２乗に反比例し、また、絶縁層厚ｈが大きくなるほど、その値が大きくなる傾向がみられた。
【００９０】
以上の図４乃至図９に示した知見から、導体パターン間隔Ｓと絶縁層厚ｈとをパラメータとして、差動インピーダンスＺｄｉｆｆｍ，Ｚｄｉｆｆｓの算出式の構築が可能であることがわかる。したがって、以下に示すように、シングルインピーダンスＺ０、導体パターン間隔Ｓ、及び絶縁層厚ｈをパラメータとし、導体パターン間隔Ｓ及び絶縁層厚ｈによって構成される項に最適な係数を与えて補正することにより、高精度での差動インピーダンスＺｄｉｆｆｍ，Ｚｄｉｆｆｓの算出式を提案することができる。
【００９１】
まず、２本のマイクロストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。
【００９２】
２本のマイクロストリップラインが形成されたプリント配線基板を図１０に示す。このプリント配線基板は、マイクロストリップラインを形成する所定のパターンからなる２本の信号用導体３１１，３１２が所定の絶縁層３２上に配置されてなり、これら信号用導体３１１，３１２のそれぞれを介して差動信号を伝送するものである。ここで、基材比誘電率をεｒ、ボトムの導体パターン幅をＷ、ボトムの導体パターン間隔をＳ、導体パターン厚をｔ、絶縁層厚をｈとする。このようなモデルからなるプリント配線基板において、マイクロストリップラインの差動インピーダンスＺｄｉｆｆｍを、次式（２３）で表す。なお、次式（２３）におけるＺ０ｍは、上式（１０）に示した算出式で表されるシングルインピーダンスである。また、次式（２３）におけるＣ８，Ｃ９は、それぞれ、所定の係数である。
【００９３】
【数３１】
2005032154.tif 000027
【００９４】
すなわち、新たに提案するマイクロストリップラインの差動インピーダンスＺｄｉｆｆｍは、上式（１０）に示した算出式で表されるシングルインピーダンスＺ０ｍを用いて容易に表すことができ、これにより、結果として、上式（１２）に示した実効導体パターン幅Ｗｅの関数として表したものであり、さらに、導体パターン間隔Ｓ及び絶縁層厚ｈによって構成される項を所定の係数Ｃ８，Ｃ９を用いて補正したことに特徴を有するものである。
【００９５】
ここで、上式（２３）に示す２つの係数Ｃ８，Ｃ９は、それぞれ、本件出願人が鋭意研究を重ねた結果、後に具体的なシミュレーション結果を示すが、０．４６、０．８６が実測値と極めて良好な一致を呈する最適値であることが見出された。
【００９６】
また、これら２つの係数Ｃ８，Ｃ９を、それぞれ、±１０％の範囲で変化させたとしても、差動インピーダンスＺｄｉｆｆｍのばらつきは、±５％の範囲に収まることも確認している。すなわち、これら２つの係数Ｃ８，Ｃ９は、それぞれ、０．４６×０．９〜０．４６×１．１（＝０．４１４〜０．５０６）、０．８６×０．９〜０．８６×１．１（＝０．７７４〜０．９４６）であることが望ましい。さらに換言すれば、上式（２３）を用いたシミュレーションにおいては、２つの係数Ｃ８，Ｃ９を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因する差動インピーダンスＺｄｉｆｆｍのばらつきを求めることも可能となる。
【００９７】
つぎに、２本のストリップラインが形成されたプリント配線基板における差動インピーダンスを算出する手法について説明する。
【００９８】
２本のストリップラインが形成されたプリント配線基板を図１１に示す。このプリント配線基板は、ストリップラインを形成する所定のパターンからなる２本の信号用導体４１１，４１２が所定の絶縁層４２中に埋め込まれて配置されてなるものである。ここで、基材比誘電率をεｒ、ボトムの導体パターン幅をＷ、ボトムの導体パターン間隔をＳ、導体パターン厚をｔとするとともに、信号用導体４１１，４１２の上方向における絶縁層厚をｈ１とし、信号用導体４１１，４１２の下方向における絶縁層厚をｈ２（＞ｈ１）とする。このようなモデルからなるプリント配線基板において、ストリップラインの差動インピーダンスＺｄｉｆｆｓを、シングルインピーダンスＺ０ｓと同様に、次式（２４）で表す。ここで、次式（２４）におけるＸｄｉｆｆは、絶縁層厚をｈ１としたときにおける差動インピーダンスを示し、Ｙｄｉｆｆは、絶縁層厚をｈ２としたときにおける差動インピーダンスを示しており、これらシングルインピーダンスＸｄｉｆｆ，Ｙｄｉｆｆは、上式（２３）と同様に、次式（２５）及び次式（２６）で表される。なお、次式（２５）及び次式（２６）におけるＺ０ｓは、上式（１３）に示した算出式で表されるシングルインピーダンスである。また、次式（２５）におけるＣ１０，Ｃ１１、及び次式（２６）におけるＣ１２，Ｃ１３は、それぞれ、所定の係数である。
【００９９】
【数３２】
2005032154.tif 000028
【０１００】
【数３３】
2005032154.tif 000029
【０１０１】
【数３４】
2005032154.tif 000030
【０１０２】
このように、ストリップラインの差動インピーダンスＺｄｉｆｆｓについても、上式（１３）に示した算出式で表されるシングルインピーダンスＺ０ｓを用いて容易に表すことができ、マイクロストリップラインの差動インピーダンスＺｄｉｆｆｍと同様に、上式（１６）に示した実効導体パターン幅Ｗｅの関数として表すことができ、この際、導体パターン間隔Ｓ及び絶縁層厚ｈ１，ｈ２によって構成される項を所定の係数Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３を用いて補正する。
【０１０３】
ここで、上式（２５）及び上式（２６）に示す４つの係数Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３は、それぞれ、本件出願人が鋭意研究を重ねた結果、後に具体的なシミュレーション結果を示すが、０．６５、２．３０、０．３０、３．６０が実測値と極めて良好な一致を呈する最適値であることが見出された。
【０１０４】
また、これら４つの係数Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３を、それぞれ、±１０％の範囲で変化させたとしても、差動インピーダンスＺｄｉｆｆｍの場合と同様に、差動インピーダンスＺｄｉｆｆｓのばらつきは、±５％の範囲に収まることも確認している。すなわち、これら４つの係数Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３は、それぞれ、０．６５×０．９〜０．６５×１．１（＝０．５８５〜０．７１５）、２．３０×０．９〜２．３０×１．１（＝２．０７〜２．５３）、０．３０×０．９〜０．３０×１．１（＝０．２７〜０．３３）、３．６０×０．９〜３．６０×１．１（＝３．２４〜３．９６）であることが望ましい。さらに換言すれば、上式（２４）乃至上式（２６）を用いたシミュレーションにおいては、４つの係数Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３を、このような範囲の値とすることにより、例えば温度変化をはじめとする各種外的因子に起因する差動インピーダンスＺｄｉｆｆｓのばらつきを求めることも可能となる。
【０１０５】
このように、マイクロストリップライン及びストリップラインの差動インピーダンスＺｄｉｆｆｍ，Ｚｄｉｆｆｓは、それぞれ、少なくとも、導体パターン幅Ｗ、導体パターン厚ｔ、及び絶縁層厚ｈ（ｈ１，ｈ２）をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅Ｗｅの関数として表し、さらに、導体パターン間隔Ｓ及び絶縁層厚ｈ（ｈ１，ｈ２）によって構成される項を所定の係数を用いて補正することにより、高精度に算出することができる。
【０１０６】
実際に、差動インピーダンスＺｄｉｆｆｍ，Ｚｄｉｆｆｓの算出式を用いたシミュレーション値と実測値とを比較すると、図１２及び図１３に示すような結果が得られた。なお、図１２は、係数Ｃ８，Ｃ９を、それぞれ、０．４６、０．８６としたときにおけるマイクロストリップラインについての結果を示し、図１３は、係数Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３を、それぞれ、０．６５、２．３０、０．３０、３．６０としたときにおけるストリップラインについての結果を示している。このように、新たに提案する算出式を用いて算出されたシミュレーション値は、マイクロストリップライン及びストリップラインの両者とも、広い範囲にわたって実測値と極めて良好な一致を呈する、という結果を得ることができ、新たに提案する算出式の整合性が確認された。
【０１０７】
さて、このような特性インピーダンスの算出式を用いてプリント配線基板を製造する際には、図１４に示す一連の製造プロセスを経ればよい。
【０１０８】
すなわち、プリント配線基板を製造する際の製造プロセスにおいては、同図に示すように、ステップＳ１において、コンピュータを用いたシミュレーションに基づく導体パターン設計を行う。具体的には、このシミュレーションは、マイクロストリップライン及び／又はストリップラインを用いて任意に設計した導体パターンを示すデータの他、例えば基板材料の誘電率や基板の大きさといった他の要素に関するデータをコンピュータにおける所定のデータ取り込み手段を介して取り込み、上式（１０）乃至上式（２１）及び上式（２３）乃至上式（２６）を用いて特性インピーダンスを算出する所定のプログラムを、算出手段である図示しないＣＰＵ（Central Processing Unit）の制御のもとに実行することによって行われる。
【０１０９】
なお、ここで用いるシミュレーションの手法としては、例えば、有限要素法、有限差分時間領域（Finite Difference Time Domain；ＦＤＴＤ）法、境界要素法、モーメント法、伝送線路（Transmission Line Modeling；ＴＬＭ）法等を挙げることができ、これらの中から適宜選定して実施すればよい。これらの各手法のうち、３次元解析が可能であることや、広い周波数帯域を短時間で解析できること等の理由により、ＴＬＭ法が最適である。
【０１１０】
続いて、製造プロセスにおいては、ステップＳ２において、シミュレーション結果に基づいて、実際に導体パターンを形成したプリント配線基板を製造する。具体的には、製造プロセスにおいては、例えば、所定の基材の両面に銅箔が貼着された両面基板を用意し、ステップＳ１にて設計した導体パターンにしたがって銅箔をパターニングして導体パターンを形成する。銅箔のパターニングは、通常のフォトリソ技術によって行うことができる。すなわち、銅箔のパターニングは、銅箔上にフォトレジスト層を形成し、このフォトレジスト層を露光、現像してパターニングすることによってレジストパターンを形成した後、このレジストパターンをマスクとして銅箔をエッチングすることによって行うことができる。エッチングは、例えばウェットエッチングによって行うことができる。なお、このプリント配線基板の製造工程においては、導体パターンの形成の他、その他各種電子部品の実装等もあわせて行うとともに、特性インピーダンスを実測するためのテストクーポンも形成する。
【０１１１】
続いて、製造プロセスにおいては、ステップＳ３において、ステップＳ２にて製造されたプリント配線基板に設けられたテストクーポンを用いて特性インピーダンスを実測する。
【０１１２】
そして、製造プロセスにおいては、ステップＳ４において、ステップＳ１にて算出した特性インピーダンスのシミュレーション値と、ステップＳ３にて実測した特性インピーダンスの実測値とを比較する。この結果、製造プロセスにおいては、特性インピーダンスのシミュレーション値と実測値とが一致していないものと判定された場合には、ステップＳ２におけるプリント配線基板の製造工程を繰り返し、形成した信号用導体の導体パターン幅等の調整を行い、特性インピーダンスの合わせ込みを行う。なお、製造プロセスにおいては、ステップＳ１にて、広い範囲にわたって実測値と極めて良好な整合性を有する算出式を用いて特性インピーダンスを算出していることから、このステップＳ４における比較の結果、再度ステップＳ２におけるプリント配線基板の製造工程を繰り返す回数を従来に比べ大幅に削減することが可能となる。
【０１１３】
以上説明したように、本発明の実施の形態として新たに提案したプリント配線基板における特性インピーダンスの算出手法は、少なくとも、導体パターン幅、導体パターン厚、及び絶縁層厚をパラメータとするとともに、これらパラメータに対して所定の係数を乗じて補正することによって表される実効導体パターン幅というパラメータを新たに導入し、従来であれば導体パターン幅の関数で表される特性インピーダンスを、この実効導体パターン幅の関数として表すことにより、実測値と極めて良好な一致を呈する特性インピーダンスを算出することができる。したがって、この手法を用いることにより、特性インピーダンスが正確に補償された高精度のプリント配線基板を極めて効率よく製造することが可能となる。
【０１１４】
このように、新たに提案する手法は、算出式を用いて算出される特性インピーダンスが実測値と極めて良好な一致を呈することから、この算出式を用いることにより、各種回路の特性インピーダンスに関連する様々な評価を高精度に行うことを可能とするものであり、各種電子機器の開発にあたって極めて有用な指針を与えるものである。
【０１１５】
なお、本発明は、上述した実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
【図面の簡単な説明】
【０１１６】
【図１】本発明の実施の形態として示すプリント配線基板の例示として、シングルエンドのマイクロストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図２】本発明の実施の形態として示すプリント配線基板の例示として、シングルエンドのストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図３】差動インピーダンスを算出する算出式を確立するにあたって、当該差動インピーダンスの評価を行うために用いたマイクロストリップライン及びストリップラインを形成した４層貫通基板の断面図である。
【図４】図３に示す４層貫通基板において、導体パターン幅を固定して、絶縁層厚及び導体パターン間隔をパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図５】図３に示す４層貫通基板において、導体パターン幅を固定して、絶縁層厚及び導体パターン間隔をパラメータとして変化させたときのストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図６】図３に示す４層貫通基板において、導体パターン幅／導体パターン間隔を１：１に固定して、絶縁層厚及び導体パターン幅をパラメータとして変化させたときのマイクロストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図７】図３に示す４層貫通基板において、導体パターン幅／導体パターン間隔を１：１に固定して、絶縁層厚及び導体パターン幅をパラメータとして変化させたときのストリップラインにおける差動インピーダンスを実測した結果を説明する図である。
【図８】図３に示す４層貫通基板において、マイクロストリップラインの場合に、導体パターン間隔に対する差動効果の関係を求めた結果を説明する図である。
【図９】図３に示す４層貫通基板において、ストリップラインの場合に、導体パターン間隔に対する差動効果の関係を求めた結果を説明する図である。
【図１０】本発明の実施の形態として示すプリント配線基板の例示として、２本のマイクロストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図１１】本発明の実施の形態として示すプリント配線基板の例示として、２本のストリップラインが形成されたプリント配線基板のモデルを説明する断面図である。
【図１２】マイクロストリップラインにおける差動インピーダンスのシミュレーション値と実測値とを比較した結果を説明する図である。
【図１３】ストリップラインにおける差動インピーダンスのシミュレーション値と実測値とを比較した結果を説明する図である。
【図１４】新たに提案する特性インピーダンスの算出式を用いてプリント配線基板を製造する際の一連の製造プロセスを説明するフローチャートである。
【符号の説明】
【０１１７】
１１，２１，３１１，３１２，４１１，４１２  信号用導体
１２，２２，３２，４２  絶縁層
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９，Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３  係数
ｈ，ｈ１，ｈ２  絶縁層厚
Ｈ，ｍ，Ｐ，ｘ，ΔＷ  パラメータ
Ｓ  導体パターン間隔
ｔ  導体パターン厚
Ｗ  導体パターン幅
Ｗｅ  実効導体パターン幅
Ｘ０，Ｙ０，Ｚ０，Ｚ０ｍ，Ｚ０ｓ  シングルインピーダンス
Ｘｄｉｆｆ，Ｙｄｉｆｆ，Ｚｄｉｆｆ，Ｚｄｉｆｆｍ，Ｚｄｉｆｆｓ  差動インピーダンス
εｒ  基材比誘電率
εｒｅ  実効基材比誘電率
【図１】
2005032154.tif 000039
【図２】
2005032154.tif 000040
【図３】
2005032154.tif 000041
【図４】
2005032154.tif 000042
【図５】
2005032154.tif 000043
【図６】
2005032154.tif 000044
【図７】
2005032154.tif 000045
【図８】
2005032154.tif 000046
【図９】
2005032154.tif 000047
【図１０】
2005032154.tif 000048
【図１１】
2005032154.tif 000049
【図１２】
2005032154.tif 000050
【図１３】
2005032154.tif 000051
【図１４】
2005032154.tif 000052
【手続補正書】
【提出日】平成15年7月23日(2003.7.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
また、同様に、導体パターン幅Ｗを固定して、絶縁層厚ｈ及び導体パターン間隔Ｓをパラメータとして変化させたときのストリップラインにおける差動インピーダンスＺｄｉｆｆｓを実測すると、図５に示すような結果が得られた。すなわち、差動インピーダンスＺｄｉｆｆｓは、導体パターン間隔Ｓが小さくなるのにともない、２本の信号用導体間の電磁的結合が強くなり、差動インピーダンスＺｄｉｆｆｓが小さくなる傾向がみられた。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
これらの知見から、差動インピーダンスＺｄｉｆｆｍ，Ｚｄｉｆｆｓは、導体パターン間隔Ｓが小さくなるほど２本の信号用導体間の電磁的結合が強くなることに起因して、その値が小さくなり、また、絶縁層厚ｈが大きくなるほど、その傾向が強くなることがわかる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
これら図８及び図９に示す結果から、いずれのケースでも、導体パターン間隔Ｓと絶縁層厚ｈとの間で相関値Ｒ２が"０．９"以上の高い相関関係が成立し、差動効果は、導体パターン間隔Ｓの２乗に反比例し、また、絶縁層厚ｈが大きくなるほど、その値が大きくなる傾向がみられた。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2005032154.tif 000053
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2005032154.tif 000054