(57)【要約】      （修正有）【課題】小型で簡単な回路で電源投入時の突入電流抑制回路のＭＯＳ−ＦＥＴの損失を低減させることができる電源回路を得る。【解決手段】商用電源１に流れる高周波電流を滑らかにする入力フィルター回路２と、この入力フィルター回路２から出力された商用電源電圧を直流電圧に変換する整流回路３と、この整流回路３により整流された前記直流電圧の昇圧及び入力電流の力率の改善を行うアクティブフィルター回路５と、前記整流回路３と前記アクティブフィルター回路５を接続するＭＯＳ−ＦＥＴを有し前記商用電源１が投入されたときに、前記ＭＯＳ−ＦＥＴを能動期間で動作させ突入電流を抑制する突入電流制御回路４と、前記商用電源１を投入するときに、前記ＭＯＳ−ＦＥＴの前記能動領域期間内は前記アクティブフィルター回路５の動作を停止させるアクティブフィルター回路停止手段１１と、を備える。【選択図】図１
2005287268.tif 000002
【特許請求の範囲】
【請求項１】
商用電源に流れる高周波電流を滑らかにする入力フィルター回路と、
この入力フィルター回路から出力された商用電源電圧を直流電圧に変換する整流回路と、
この整流回路により整流された前記直流電圧の昇圧及び入力電流の力率の改善を行うアクティブフィルター回路と、
前記整流回路と前記アクティブフィルター回路を接続するＭＯＳ−ＦＥＴを有し前記商用電源が投入されたときに、前記ＭＯＳ−ＦＥＴを能動期間で動作させ突入電流を抑制する突入電流制御回路と、
前記商用電源を投入するときに、前記ＭＯＳ−ＦＥＴの前記能動領域期間内は前記アクティブフィルター回路の動作を停止させるアクティブフィルター回路停止手段と、
を備えたことを特徴とする電源回路。
【請求項２】
アクティブフィルター回路停止手段は、電源の投入を検出し、このときからの時間がＭＯＳ−ＦＥＴの能動領域期間を越えたときあらかじめ定められた値以上の電圧を出力する電圧検出回路と、
この電圧検出回路の出力電圧が前記あらかじめ定められた値未満のときはアクティブフィルター回路の発振を停止させる発振停止回路と、
を備えたことを特徴とする請求項１記載の電源回路。
【請求項３】
発振停止回路は、アクティブフィルター回路の出力電圧を分圧しアクティブフィルター回路制御用ＩＣへ帰還電圧を入力する分圧抵抗に並列接続された抵抗とトランジスタの直列回路を備え、
電圧検出回路の出力電圧があらかじめ定められた値未満のときは前記トランジスタがＯＦＦとなり、前記抵抗が外れることにより前記帰還入力電圧があらかじめ定められた値以上となるようにして、前記アクティブフィルター回路の発振を停止させることを特徴とする請求項２記載の電源回路。
【請求項４】
アクティブフィルター回路制御用ＩＣのゼロ電流検出端子とグランド間に各々コレクタとエミッタが接続され、ベースに電源が接続された第１のトランジスタと、
この第１のトランジスタのベースにコレクタが接続され、エミッタが前記グランドに接続され、ベースに電圧検出回路の出力端子が接続された第２のトランジスタと、
を備え、
前記電圧検出回路の出力電圧があらかじめ定められた値未満のときは前記第２のトランジスタがＯＦＦとなり、前記第１のトランジスタがＯＮとなり前記アクティブフィルター回路制御用ＩＣの前記ゼロ電流検出端子と前記グランド間を短絡させることを特徴とする請求項２記載の電源回路。
【請求項５】
アクティブフィルター回路制御用ＩＣの電源端子とグランド間に各々コレクタとエミッタが接続され、ベースに電源が接続された第１のトランジスタと、
この第１のトランジスタのベースにコレクタが接続され、エミッタが前記グランドに接続され、ベースに電圧検出回路の出力端子が接続された第２のトランジスタと、
を備え、
前記電圧検出回路の出力電圧があらかじめ定められた値未満のときは前記第２のトランジスタがＯＦＦとなり、前記第１のトランジスタがＯＮとなり前記アクティブフィルター回路制御用ＩＣの前記電源端子と前記グランド間を短絡させることを特徴とする請求項２記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、商用電源の投入時に流れる突入電流を抑制する突入電流抑制回路の損失を低減させることができる電源装置に関するものである。
【背景技術】
【０００２】
従来の電源回路は、商用電源をＯＮ／ＯＦＦするための電源スイッチと、商用電源の交流電圧を整流する整流回路と、大容量の平滑コンデンサを有し、整流回路により整流される電圧を直流電圧に変換する平滑回路と、整流回路と平滑回路とを結ぶライン上に挿入されたＭＯＳ−ＦＥＴと、電源スイッチのオンにより交流電圧が整流回路に印加されたとき商用周波数の数サイクルの間、前記ＭＯＳ−ＦＥＴを能動領域で動作させ、その後は、そのＭＯＳ−ＦＥＴを飽和領域で動作させる素子駆動回路とを備えている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２０００−１４１５２号公報（段落０００９〜００１３、図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の電源回路のＭＯＳ−ＦＥＴと、素子駆動回路は突入電流抑制回路であるが、この突入電流抑制回路に、アクティブフィルターを追加して用いる場合、ＭＯＳ−ＦＥＴがＯＦＦする時間以上の電源の瞬停や電源のＯＦＦ／ＯＮを行った場合に、アクティブフィルターの制御用ＩＣの制御電源Ｖｃｃが保持、又は、供給され続けている場合、再度ＭＯＳ−ＦＥＴが能動領域になったと同時にアクティブフィルター回路が動作を開始し、大きな電流が能動領域のＭＯＳ−ＦＥＴに流れ、能動領域におけるＭＯＳ−ＦＥＴのドレイン−ソース間のインピーダンスは、数十から数百Ωの値を持つため、この状態で大きな電流が流れた場合には、ＭＯＳ−ＦＥＴに損失が発生する問題があった。
また、電源ＯＦＦ／ＯＮを繰り返した場合、上述の損失により発生した熱が発生し、放熱を繰り返しながら蓄積されていき、最終的にはＭＯＳ−ＦＥＴのジャンクション温度定格を超え、熱による不具合が生じるという問題があった。
【０００５】
この発明は、小型で簡単な回路で電源投入時の突入電流抑制回路のＭＯＳ−ＦＥＴの損失を低減させることができる電源回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る電源回路は、商用電源に流れる高周波電流を滑らかにする入力フィルター回路と、この入力フィルター回路から出力された商用電源電圧を直流電圧に変換する整流回路と、この整流回路により整流された前記直流電圧の昇圧及び入力電流の力率の改善を行うアクティブフィルターと、前記整流回路と前記アクティブフィルターを接続するＭＯＳ−ＦＥＴを有し前記商用電源が投入されたときに、前記ＭＯＳ−ＦＥＴを能動期間で動作させ突入電流を抑制する突入電流制御回路と、前記商用電源を投入するときに、前記ＭＯＳ−ＦＥＴの前記能動領域期間内は前記アクティブフィルターの動作を停止させるアクティブフィルター回路停止手段と、を備えたものである。
【発明の効果】
【０００７】
この発明は、整流回路とアクティブフィルターを接続するＭＯＳ−ＦＥＴを有し商用電源が投入されたときに、ＭＯＳ−ＦＥＴを能動期間で動作させ突入電流を抑制する突入電流制御回路と、商用電源を投入するときに、前記ＭＯＳ−ＦＥＴの前記能動領域期間内は前記アクティブフィルターの動作を停止させるアクティブフィルター回路停止手段と、を備えたので、小型で簡単な回路で電源投入時の突入電流抑制回路のＭＯＳ−ＦＥＴの損失を低減させることができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、この発明の実施の形態１を示す電源回路のブロック図、図２は電源回路の突入電流抑制回路の回路図、図３は電源回路のアクティブフィルターとアクティブフィルター回路停止手段の回路図、図４は電源回路の動作波形図である。
【０００９】
図１において電源回路は、商用電源１に流れる高周波電流を滑らかにする入力フィルター回路２と、このフィルター回路から出力された商用電源電圧を直流電圧に変換する整流回路３と、この整流回路３により整流された前記直流電圧の昇圧及び入力電流の力率の改善を行う２００と、アクティブフィルター回路５の出力を平滑して負荷回路７に出力する平滑コンデンサ６と、整流回路３とアクティブフィルター回路５を接続するＭＯＳ−ＦＥＴ  Ｑ１を有し商用電源１が投入されたときに、ＭＯＳ−ＦＥＴ  Ｑ１を能動期間で動作させ突入電流を抑制する突入電流制御回路４と、商用電源を投入するときに、前記ＭＯＳ−ＦＥＴ  Ｑ１の前記能動領域期間内は前記アクティブフィルター回路５の動作を停止させるアクティブフィルター回路停止手段１１である電圧検出回路８と、発振停止回路９を備えている。
【００１０】
図２において、突入電流制御回路４は、整流回路３とアクティブフィルター回路５との間の負極ラインに挿入されたＭＯＳ−ＦＥＴ  Ｑ１と、整流回路３の両極間に設けられた直列接続の抵抗Ｒ４１、Ｒ４２及び抵抗Ｒ４２に並列に接続されたコンデンサＣ４１からなる積分回路と、積分回路の出力端子とＭＯＳ−ＦＥＴ  Ｑ１のゲートとの間に挿入された抵抗Ｒ４３から構成される。この積分回路と抵抗Ｒ４３は素子駆動回路を構成する。
【００１１】
図３においてアクティブフィルター回路５は、整流回路３の両極間に接続されたコンデンサＣ６と、コンデンサＣ５に並列接続された分圧抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４の直列回路と、整流回路３の正極に接続されたトランスＬ１、トランスＬ１と整流回路３の負極間に抵抗Ｒ２を介して接続されたＭＯＳ−ＦＥＴ  Ｑ２と、ＭＯＳ−ＦＥＴ  Ｑ２とのドレインにダイオードＤ１を介して接続された抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、Ｒ２５の直列回路と、抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、Ｒ２５の直列回路に並列接続されたコンデンサＣ６と、端子１が抵抗Ｒ２４、Ｒ２５の接続点に、端子３が抵抗Ｒ１３、Ｒ１４の接続点に、端子４が抵抗Ｒ１６を介してＭＯＳ−ＦＥＴ  Ｑ２と抵抗Ｒ２の接続点に、端子５が抵抗Ｒ５を介してトランスＬ１の２次巻線に、端子６が整流回路３の負極に、端子７がＭＯＳ−ＦＥＴ  Ｑ２のゲートに、端子８が制御電源Ｖｃｃに、それぞれ接続された制御ＩＣと、端子６に接続されたコンデンサＣ２３とを備えている。
【００１２】
アクティブフィルター回路停止手段１１は、電源スイッチのＯＦＦ／ＯＮ動作や瞬停・サグのように、電源がＯＦＦしたことを検出して、アクティブフィルター回路を停止させるものであり、電圧検出回路８と発振停止回路９から構成され、電圧検出回路８は整流回路３の両極間に直列接続され、電圧を検出する抵抗Ｒ１００と  時間遅れを作るコンデンサＣ１００から構成される。発振停止回路９は抵抗Ｒ２４、Ｒ２５の接続点とグランド間に抵抗Ｒ１０３を介して接続されたトランジスタＱ１００、トランジスタのベースとエッミッタ間に接続された抵抗Ｒ１０２と、抵抗Ｒ２５に並列接続されたツェナーダイオードＤｚ１００とから構成される。ツェナーダイオードＤｚ１００は、抵抗Ｒ２５の両端に発生する電圧を、アクティブフィルター制御用ＩＣ  ＩＣ１の端子１の定格電圧以下に制限するものである。
【００１３】
次に、この発明に係る電源回路の動作について図１〜４により説明する。
電源１が電源スイッチ（図示せず）により投入されると、入力フィルター回路２で商用電源電圧は高周波電流を滑らかにされ、整流回路３で直流電圧に変換される。突入電流抑制回路４では、電源スイッチをオンしたとき、抵抗Ｒ４１、Ｒ４２及びコンデンサＣ４１からなる積分回路により整流回路３の出力電圧が徐々に上がり、かつ、積分回路の出力側の抵抗Ｒ４３がＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間に流れる電流は徐々に増加しオン電圧に達すると、ＭＯＳ−ＦＥＴ  Ｑ１が徐々にオンし始める（能動領域）。そして、コンデンサＣ４１が満充電になり抵抗Ｒ４３を介してＭＯＳ−ＦＥＴ  Ｑ１に十分なゲート電流が流れると（飽和領域）、電源スイッチに流れる電流は通常の電流波形となる。
このように、電源投入時、ＭＯＳ−ＦＥＴ  Ｑ１のゲートに時定数を持たせることにより、突入電流が流れるタイミングでドレイン−ソース間が能動領域となり、ＯＮ抵抗がある程度の値を持った値となるため、抵抗値により突入電流を抑制する。
【００１４】
アクティブフィルター回路５は、商用電源１から流れ込む電源電流を、この電圧波形に相似になるように制御することで電源力率、電源高調波電流を改善するものであり、トランスＬ１、ＭＯＳ−ＦＥＴ  Ｑ２、ダイオードＤ１からなる昇圧型コンバータの制御に整流波形の変調を掛けて、ＭＯＳ−ＦＥＴ  Ｑ２のＯＮ時間とＯＦＦ時間を連続的に変化させ、電源から入力される電流波形を電圧波形に相似になるように制御する。
【００１５】
また、アクティブフィルター制御用ＩＣ  ＩＣ１は、電圧帰還入力の端子１からの入力により抵抗Ｒ２４と抵抗Ｒ２５の接続点の電圧からコンデンサＣ６の両端に発生する昇圧電圧を検出しており、抵抗Ｒ２５の両端の電圧が常に２．５Ｖになるように制御し、２．５Ｖより高いときはＭＯＳ−ＦＥＴ  Ｑ２の発振を停止させ、２．５Ｖより低い場合はＭＯＳ−ＦＥＴ  Ｑ２を発振させてコンデンサＣ６の両端の電圧を上昇させる。
一方、電圧検出回路８においては抵抗Ｒ１００とコンデンサＣ１００により、電源ＯＮ後にコンデンサＣ１００の両端の電圧が時定数を持ちながら上昇する。
ここで、電源ＯＮ後アクティブフィルターを停止させるまでの時間の設定は、抵抗Ｒ１００とコンデンサＣ１００の値により、突入電流抑制回路４のＭＯＳ−ＦＥＴ  Ｑ１が確実にＯＮする時間以上とする。なお、コンデンサＣ１００の放電は直列抵抗Ｒ１０１、Ｒ１０２により行われるので、値の設定次第では、かなり短い時間で設定することができる。
【００１６】
トランジスタＱ１００がＯＦＦのとき、即ち、抵抗Ｒ１０３が接続されていない場合に、抵抗Ｒ２５の値を非常に大きくすると、電源電圧のピーク値においても抵抗Ｒ２５の両端には２．５Ｖ以上の値が発生するため、アクティブフィルター制御用ＩＣ  ＩＣ１のドライブ出力端子７から電圧がＭＯＳ−ＦＥＴ  Ｑ２に印加されないのでＭＯＳ−ＦＥＴ  Ｑ２は発振しない。
【００１７】
コンデンサＣ１００の両端の電圧は発振停止回路９の抵抗Ｒ１０１、Ｒ１０２により分圧され、トランジスタＱ１００をＯＮさせるのに十分なベース電流が流れだすとトランジスタＱ１００がＯＮしてトランジスタＱ１００のコレクタ−エミッタ間が導通して抵抗Ｒ２５に並列に抵抗Ｒ１０３を接続する。
また、トランジスタＱ１００がＯＮのとき、即ち、抵抗Ｒ１０３が接続されている場合に、規定の昇圧電圧がコンデンサＣ６に発生するような抵抗Ｒ１０３の値を設定されているので、コンデンサＣ６に規定の昇圧電圧が発生するする。
また、ツェナーダイオードＤｚ１００により、抵抗Ｒ２５の両端に発生する電圧は、アクティブフィルター制御用ＩＣ  ＩＣ１の端子１の定格電圧以下に制限される。
【００１８】
次に、この発明の実施の形態１の電源回路と従来の電源回路の電源再投入時の動作波形を比較した結果を図４により説明する。図４（ａ）は従来の電源回路での電源再投入時の動作波形、図４（ｂ）はこの発明の電源回路での電源再投入時の動作波形を示す。図において（１）はアクティブフィルター回路５のスイッチング素子であるＭＯＳ−ＦＥＴ  Ｑ２のドレイン−ソース電圧波形、（３）は突入電流抑制回路４のＭＯＳ−ＦＥＴ  Ｑ１のドレイン電流波形、（４）は突入電流抑制回路４のＭＯＳ−ＦＥＴ  Ｑ１のドレイン−ソース電圧波形、（２）は（３）で示したＭＯＳ−ＦＥＴ  Ｑ１の電流と（４）で示した電圧を積算して算出した損失の波形を示す。また、ｔ１〜ｔ３間はＭＯＳ−ＦＥＴ  Ｑ１の能動領域期間である。
【００１９】
図４（ａ）に示すように、従来の電源回路では、電源再投入時に、突入電流抑制回路のＭＯＳ−ＦＥＴ  Ｑ１の能動領域（ｔ１〜ｔ３）に、アクティブフィルターのＭＯＳ−ＦＥＴ  Ｑ２がスイッチングを開始する（ｔ２）ために、ＭＯＳ−ＦＥＴ  Ｑ１に流入する電流が増加し、その時の損失のピーク値は約７００Ｗに達している。
一方、この発明の実施の形態１の電源回路では、電源再投入時に、突入電流抑制回路のＭＯＳ−ＦＥＴ  Ｑ１の能動領域（ｔ１〜ｔ３）に、アクティブフィルターのＭＯＳ−ＦＥＴ  Ｑ２がスイッチングを開始せず、能動領域を越えた時にスイッチングを開始する（ｔ４）ので、ＭＯＳ−ＦＥＴ  Ｑ１に流入する電流が増加せず、その時の損失のピーク値は３００Ｗ程度となり、従来の回路の損失の半分以下の値となっている。
【００２０】
以上のように、電圧検出回路８は抵抗Ｒ１００とコンデンサＣ１００で構成され、発振停止回路９はアクティブフィルター回路５の発振を停止させるスイッチとして小信号のトランジスタＱ１００、抵抗Ｒ１０１〜１０３及びツェナーダイオードＤｚ１００で構成され、小型で簡単な回路で、ＭＯＳ−ＦＥＴ  Ｑ１が確実にＯＮした後に、アクティブフィルター回路５が動作を開始するようにしたので、ＭＯＳ−ＦＥＴ  Ｑ１の能動領域中に過大な電流が流れることがなく、電源投入時に突入電流抑制回路４のＭＯＳ−ＦＥＴ  Ｑ１の損失を低減させることができる。
【００２１】
実施の形態２．
図５はこの発明の実施の形態２を示す電源回路のアクティブフィルターとアクティブフィルター回路停止手段の回路図である。
本実施の形態は実施の形態１の図１と構成は同じであり、アクティブフィルター回路停止手段１１の電圧検出回路８と発振停止回路９とアクティブフィルター回路５との接続が異なるものである。
【００２２】
図５において電圧検出回路８は、整流回路３の両極間に直列接続され、電圧を検出する抵抗Ｒ２００、２０１、２０２の直列回路と抵抗Ｒ２０２に並列接続され時間遅れを作るコンデンサＣ２００及び、抵抗Ｒ２０１と抵抗Ｒ２０２の接続点に接続されたツェナーダイオードＤｚ２００から構成される。
発振停止回路９は、ツェナーダイオードＤｚ２００のアノードに一端が接続され、他端がグランドに接続された抵抗Ｒ２０３、２０４の直列回路、ベースが抵抗Ｒ２０３と抵抗Ｒ２０４の接続点に、エミッタがグランドに、コレクタが抵抗Ｒ２０５を介して制御電源Ｖｃｃに接続された第１のトランジスタＱ２００、第１のトランジスタＱ２００コレクタに  一端が接続され、他端がグランドに接続された抵抗Ｒ２０６、２０７の直列回路、ベースが抵抗Ｒ２０６と抵抗Ｒ２０７の接続点に、エミッタがグランドに、コレクタがアクティブフィルター制御用ＩＣ  ＩＣ１の端子５に接続された第２のトランジスタＱ２０１から構成される。
【００２３】
次に、この発明の実施の形態２の動作について図５により説明する。
入力フィルター回路２、整流回路３、突入電流制御回路４の動作は実施の形態１と同じなのでアクティブフィルター回路５とアクティブフィルター回路停止手段１１の電圧検出回路８と発振停止回路９について説明する。
【００２４】
まず、アクティブフィルター制御用ＩＣ  ＩＣ１においては、入力端子５はトランスＬ１の１次側の電流が０になるのを検知して、ＭＯＳ  ＦＥＴ  Ｑ２をＯＮさせるための端子である。この端子をグランドに短絡させた場合、トランスＬ１の１次側の電流が０になったことを検知できないため、ＭＯＳ  ＦＥＴ  Ｑ２はＯＦＦの状態を継続する。即ち、アクティブフィルターの動作は停止する。
【００２５】
一方、電圧検出回路８では、直列抵抗Ｒ２００、Ｒ２０１、Ｒ２０２とコンデンサＣ２００により、電源ＯＮ後にコンデンサＣ２００の両端の電圧が時定数を持ちながら上昇する。そして、コンデンサＣ２００の両端の電圧がツェナーダイオードＤｚ２００の電圧を乗り越え、発振停止回路９のトランジスタＱ２００のベースに十分な電流が流れると、トランジスタＱ２００のコレクタ−エミッタ間が導通して抵抗Ｒ２０６と抵抗Ｒ２０８の接続点をグランドに接続するので、抵抗Ｒ２０８にベースが接続されたトランジスタＱ２０１がＯＦＦする。
【００２６】
即ち、コンデンサＣ２００の両端の電圧がツェナーダイオードＤｚ２００に達する前は、トランジスタＱ２０１が導通してアクティブフィルター制御用ＩＣ  ＩＣ１の端子５をグランドに接続してＭＯＳ−ＦＥＴ  Ｑ２の発振を停止させ、コンデンサＣ２００の両端の電圧がツェナーダイオードＤｚ２００の電圧を超すと、トランジスタＱ２０１がＯＦＦしてＭＯＳ−ＦＥＴ  Ｑ２が発振を開始する。
【００２７】
ここで、電源ＯＮ後アクティブフィルターを停止させるまでの時間の設定は、直列抵抗Ｒ２００、Ｒ２０１、Ｒ２０２とコンデンサＣ２００、ツェナーダイオードＤｚ２００の値により突入電流抑制回路４のＭＯＳ−ＦＥＴ  Ｑ１が確実にＯＮする時間以上とする。
なお、コンデンサＣ２００の放電は概略直列抵抗Ｒ２０３、Ｒ２０４により行われるので、値の設定次第では、かなり短い時間で設定することができる。
【００２８】
以上のように、簡単な回路で、ＭＯＳ−ＦＥＴ  Ｑ１が確実にＯＮした後に、アクティブフィルター回路５が動作を開始するようにしたので、ＭＯＳ−ＦＥＴ  Ｑ１の能動領域中に過大な電流が流れることがなく、電源投入時に突入電流抑制回路４のＭＯＳ−ＦＥＴ  Ｑ１の損失を低減させることができる。
【００２９】
実施の形態３．
図６はこの発明の実施の形態３を示す電源回路のアクティブフィルターとアクティブフィルター回路停止手段の回路図である。
本実施の形態は実施の形態１の図１と構成は同じであり、アクティブフィルター回路停止手段１１の電圧検出回路８と発振停止回路９の構成は実施の形態２の図５と同じであり、アクティブフィルター回路５との接続が異なるもので、図６においてトランジスタＱ２０１のコレクタがアクティブフィルター制御用ＩＣ  ＩＣ１の端子８に接続されている。
【００３０】
次に、この発明の実施の形態２の動作について図６により説明する。
入力フィルター回路２、整流回路３、突入電流制御回路４の動作は実施の形態１、２と同じなのでアクティブフィルター回路５とアクティブフィルター回路停止手段１１の電圧検出回路８と発振停止回路９について説明する。
【００３１】
まず、アクティブフィルター制御用ＩＣ  ＩＣ１においては、入力端子８はアクティブフィルター制御用ＩＣ  ＩＣ１の制御電源用の端子である。この端子をグランドに短絡させた場合、アクティブフィルター制御用ＩＣ  ＩＣ１の電源がなくなりＭＯＳ−ＦＥＴ  Ｑ２の発振が停止する。即ち、アクティブフィルターの動作は停止する。
【００３２】
一方、電圧検出回路８では、直列抵抗Ｒ２００、Ｒ２０１、Ｒ２０２とコンデンサＣ２００により、電源ＯＮ後にコンデンサＣ２００の両端の電圧が時定数を持ちながら上昇する。そして、コンデンサＣ２００の両端の電圧がツェナーダイオードＤｚ２００の電圧を乗り越え、発振停止回路９のトランジスタＱ２００のベースに十分な電流が流れると、トランジスタＱ２００のコレクタ−エミッタ間が導通して抵抗Ｒ２０６と抵抗Ｒ２０８の接続点をグランドに接続するので、抵抗Ｒ２０８にベースが接続されたトランジスタＱ２０１がＯＦＦする。
【００３３】
即ち、コンデンサＣ２００の両端の電圧がツェナーダイオードＤｚ２００に達する前は、トランジスタＱ２０１が導通してアクティブフィルター制御用ＩＣ  ＩＣ１の端子８をグランドに接続してＭＯＳ−ＦＥＴ  Ｑ２の発振を停止させ、コンデンサＣ２００の両端の電圧がツェナーダイオードＤｚ２００の電圧を超すと、トランジスタＱ２０１がＯＦＦしてＭＯＳ−ＦＥＴ  Ｑ２が発振を開始する。
なお、電源ＯＮ後アクティブフィルターを停止させるまでの時間の設定は、実施の形態２と同様に行う。
【００３４】
以上のように、簡単な回路で、ＭＯＳ−ＦＥＴ  Ｑ１が確実にＯＮした後に、アクティブフィルター回路５が動作を開始するようにしたので、ＭＯＳ−ＦＥＴ  Ｑ１の能動領域中に過大な電流が流れることがなく、電源投入時に突入電流抑制回路４のＭＯＳ−ＦＥＴ  Ｑ１の損失を低減させることができる。
【図面の簡単な説明】
【００３５】
【図１】この発明の実施の形態１に係る電源回路のブロック図である。
【図２】この発明の実施の形態１に係る電源回路の突入電流抑制回路の回路図である。
【図３】この発明の実施の形態１に係る電源回路のアクティブフィルターとアクティブフィルター回路停止手段の回路図、
【図４】この発明の実施の形態１に係る電源回路の動作波形図である。
【図５】この発明の実施の形態２に係る電源回路の回路図である。
【図６】この発明の実施の形態３に係る電源回路の回路図である。
【符号の説明】
【００３６】
１  商用電源、２  入力フィルター回路、３  整流回路、４  突入電流制御回路、５  アクティブフィルター回路、８  電圧検出回路、９  発振停止回路、１１  アクティブフィルター回路停止手段、ＩＣ１  アクティブフィルター制御用ＩＣ、Ｑ１  ＭＯＳ−ＦＥＴ、Ｑ１００  トランジスタ、Ｑ２００  第１のトランジスタ、Ｑ２０１  第２のトランジスタがＯＦＦ、Ｒ２５  分圧抵抗、Ｒ１０３  抵抗。
【図１】
2005287268.tif 000003
【図２】
2005287268.tif 000004
【図３】
2005287268.tif 000005
【図４】
2005287268.tif 000006
【図５】
2005287268.tif 000007
【図６】
2005287268.tif 000008