(57)【要約】【課題】  静電気や過渡電圧等が与える損傷から電子機器を保護する機能を備えたフレキシブル基板及びそれを含むレセプタクルを提供すること。【解決手段】  第1の保護素子５１が設けられた端子間保護用フレキシブル基板であって、第１、第2の端子ＶＢＵＳ、ＧＮＤに接続するの第1、第2の接続部６１、６２と、前記第1の接続部６１と前記第1の保護素子５１の一端を接続する第1の配線パターン７１と、前記第2の接続部６２と前記第1の保護素子５１の他端を接続する第2の配線パターン７２とを有する。【選択図】      図８
2005223201.tif 000002
【特許請求の範囲】
【請求項１】
第1の保護素子が設けられた端子間保護用フレキシブル基板であって、
保護対象となる第１、第2の端子に接続するための第1、第2の接続部と、
前記第1の接続部と前記第1の保護素子の一端を接続する第1の配線パターンと、
前記第2の接続部と前記第1の保護素子の他端を接続する第2の配線パターンとを有することを特徴とする端子間保護用フレキシブル基板。
【請求項２】
請求項１において、
前記第1の保護素子として、過電圧保護素子及びサージ保護素子の少なくとも一方を含むことを特徴とする端子間保護用フレキシブル基板。
【請求項３】
請求項２において、
前記第1の保護素子は、前記過電圧保護素子と前記サージ保護素子との両方を並列に接続することで構成されていることを特徴とする端子間保護用フレキシブル基板。
【請求項４】
請求項1乃至３のいずれかにおいて、
第2の保護素子と、
保護対象となる第3の端子に接続するための第3の接続部と、
前記第3の接続部と前記第2の保護素子の一端を接続する第3の配線パターンとを含み、
前記第2の保護素子の他端は前記第2の接続部と接続されることを特徴とする端子間保護用フレキシブル基板。
【請求項５】
請求項４において、
第3の保護素子と、
保護対象となる第4の端子に接続するための第4の接続部と、
前記第4の接続部と前記第3の保護素子の一端を接続する第4の配線パターンとを含み、
前記第3の保護素子の他端は前記第2の接続部と接続されることを特徴とする端子間保護用フレキシブル基板。
【請求項６】
請求項1乃至５のいずれかに記載されている端子間保護用フレキシブル基板を含み、所与のインターフェース規格によってディメンジョンが定義され、プラグに接続される側である第1の部分と、前記第1の部分の他の部分である第２の部分を含み、前記第２の部分に前記保護素子が設けられているレセプタクルであって、
電源端子と、グランド端子と、第1の差動信号端子と、第2の差動信号端子とを含み、
前記電源端子は前記端子間保護用フレキシブル基板の前記第1の接続部と接続され、
前記グランド端子は前記端子間保護用フレキシブル基板の前記第2の接続部と接続されていることを特徴とするレセプタクル。
【請求項７】
請求項４または５に記載されている端子間保護用フレキシブル基板を含み、所与のインターフェース規格によってディメンジョンが定義され、プラグに接続される側である第1の部分と、前記第1の部分の他の部分である第２の部分を含み、前記第２の部分に前記保護素子が設けられているレセプタクルであって、
電源端子と、グランド端子と、第1の差動信号端子と、第2の差動信号端子とを含み、
前記電源端子は前記端子間保護用フレキシブル基板の前記第1の接続部と接続され、
前記グランド端子は前記端子間保護用フレキシブル基板の前記第2の接続部と接続され、
前記第1の差動信号端子は前記端子間保護用フレキシブル基板の前記第3の接続部と接続されていることを特徴とするレセプタクル。
【請求項８】
請求項５に記載されている端子間保護用フレキシブル基板を含み、所与のインターフェース規格によってディメンジョンが定義され、プラグに接続される側である第1の部分と、前記第1の部分の他の部分である第２の部分を含み、前記第２の部分に前記保護素子が設けられているレセプタクルであって、
電源端子と、グランド端子と、第1の差動信号端子と、第2の差動信号端子とを含み、
前記電源端子は前記端子間保護用フレキシブル基板の前記第1の接続部と接続され、
前記グランド端子は前記端子間保護用フレキシブル基板の前記第2の接続部と接続され、
前記第1の差動信号端子は前記端子間保護用フレキシブル基板の前記第3の接続部と接続され、
前記第2の差動信号端子は前記端子間保護用フレキシブル基板の前記第4の接続部と接続されていることを特徴とするレセプタクル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、端子間保護用フレキシブル基板及びそれを含むレセプタクルに関する。
【背景技術】
【０００２】
差動信号を伝達するためのインターフェース規格には、例えばＵＳＢ（Ｕｎｉｖｅｒｓａｌ−Ｓｅｒｉａｌ−Ｂｕｓ）やＩＥＥＥ１３９４等が知られている。これらの規格に準拠したインターフェースは、様々な電子機器に搭載されている。近年の携帯機器等の需要拡大に伴い、種々の電子機器が小型化されてきている。電子機器の小型化に伴い、前述のインターフェースが搭載された電子機器において、内部論理回路等の精密な回路とインターフェース（例えばレセプタクル）との配線距離が短くなってきている。これにより、外部からの過電圧や静電気等によって、電子機器に不具合が生じる場合があった。
【０００３】
過電圧から電気機器を保護する方法が特許文献１に記載されている。ところが小型電子機器へ搭載されたレセプタクルには寸法が小さいものもあり、特許文献１に記載されている方法を、小型電子機器等に搭載されたレセプタクルに適用することは困難である。また、インターフェース規格によってディメンジョン（寸法）が定義されているレセプタクルに、特許文献１に記載されている方法を適用した場合、その規格の定義に準拠しないレセプタクルになってしまう可能性もある。以上のことから、特許文献１の方法は、前述のインターフェースに適用することが困難である。
【０００４】
また、特許文献２には、コモンモードショークコイルがコネクタに設けらたケーブルが記載されている。仮に、ケーブルのコネクタ内に過電圧から電子機器を保護する保護素子を設けた場合、このケーブルをレセプタクルに接続することで、電子機器を過電圧から保護できる。ところが、このケーブルを電子機器からはずした場合、その電子機器のレセプタクル内の端子は保護対策がなされていない状態にある。この場合、外部からの静電気等で電子機器の内部回路が破壊される可能性がある。
【特許文献１】特開平６−２６１４４９号公報
【特許文献２】特開２００１−８５１１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、静電気や過渡電圧等が与える損傷から電子機器を保護する機能を備えたフレキシブル基板及びそれを含むレセプタクルを提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、第1の保護素子が設けられた端子間保護用フレキシブル基板であって、第１、第2の端子に接続するの第1、第2の接続部と、前記第1の接続部と前記第1の保護素子の一端を接続する第1の配線パターンと、前記第2の接続部と前記第1の保護素子の他端を接続する第2の配線パターンとを有することを特徴とする端子間保護用フレキシブル基板に関する。
【０００７】
これにより、本発明に係る端子間保護用フレキシブル基板は、第１の端子と第２の端子の間に保護素子を設けることができる。
【０００８】
また、本発明は、前記第1の保護素子として、過電圧保護素子及びサージ保護素子の少なくとも一方を含んでもよい。
【０００９】
これにより、本発明に係る端子間保護用フレキシブル基板は、第１の端子と第２の端子の間に過電圧保護素子及びサージ保護素子の少なくとも一方を設けることができる。
【００１０】
また、本発明は、前記第1の保護素子は、前記過電圧保護素子と前記サージ保護素子との両方を並列に接続することで構成されてもよい。
【００１１】
また、本発明は、第2の保護素子と、第3の端子に接続するための第3の接続部と、前記第3の接続部と前記第2の保護素子の一端を接続する第3の配線パターンとを含み、前記第2の保護素子の他端は前記第2の接続部と接続されてもよい。
【００１２】
これにより、本発明に係る端子間保護用フレキシブル基板は、第３の端子と第２の端子の間に保護素子をさらに設けることができる。
【００１３】
また、本発明は、第3の保護素子と、第4の端子に接続するための第4の接続部と、前記第4の接続部と前記第3の保護素子の一端を接続する第4の配線パターンとを含み、前記第3の保護素子の他端は前記第2の接続部と接続されてもよい。
【００１４】
これにより、本発明に係る端子間保護用フレキシブル基板は、第４の端子と第２の端子の間に保護素子をさらに設けることができる。
【００１５】
また、本発明は、前述のいずれかの端子間保護用フレキシブル基板を含み、所与のインターフェース規格によってディメンジョンが定義され、プラグに接続される側である第1の部分と、前記第1の部分の他の部分である第２の部分を含み、前記第２の部分に前記保護素子が設けられているレセプタクルであって、電源端子と、グランド端子と、第1の差動信号端子と、第2の差動信号端子とを含み、前記電源端子は前記端子間保護用フレキシブル基板の前記第1の接続部と接続され、前記グランド端子は前記端子間保護用フレキシブル基板の前記第2の接続部と接続されてもよい。
【００１６】
これにより、本発明に係るレセプタクルは、電源端子とグランド端子の間に保護素子を有することができる。
【００１７】
また、本発明は、前述の端子間保護用フレキシブル基板を含み、所与のインターフェース規格によってディメンジョンが定義され、プラグに接続される側である第1の部分と、前記第1の部分の他の部分である第２の部分を含み、前記第２の部分に前記保護素子が設けられているレセプタクルであって、電源端子と、グランド端子と、第1の差動信号端子と、第2の差動信号端子とを含み、前記電源端子は前記端子間保護用フレキシブル基板の前記第1の接続部と接続され、前記グランド端子は前記端子間保護用フレキシブル基板の前記第2の接続部と接続され、前記第1の差動信号端子は前記端子間保護用フレキシブル基板の前記第3の接続部と接続されてもよい。
【００１８】
これにより、本発明に係るレセプタクルは、第１の差動信号端子とグランド端子の間に保護素子をさらに有することができる。
【００１９】
また、本発明は、前述の端子間保護用フレキシブル基板を含み、所与のインターフェース規格によってディメンジョンが定義され、プラグに接続される側である第1の部分と、前記第1の部分の他の部分である第２の部分を含み、前記第２の部分に前記保護素子が設けられているレセプタクルであって、電源端子と、グランド端子と、第1の差動信号端子と、第2の差動信号端子とを含み、前記電源端子は前記端子間保護用フレキシブル基板の前記第1の接続部と接続され、前記グランド端子は前記端子間保護用フレキシブル基板の前記第2の接続部と接続され、前記第1の差動信号端子は前記端子間保護用フレキシブル基板の前記第3の接続部と接続され、前記第2の差動信号端子は前記端子間保護用フレキシブル基板の前記第4の接続部と接続されてもよい。
【００２０】
これにより、本発明に係るレセプタクルは、第２の差動信号端子とグランド端子の間に保護素子をさらに有することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の一実施形態について、図面を参照して説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。例えば、以下の実施形態の説明にはＵＳＢ（Ｕｎｉｖｅｒｓａｌ−Ｓｅｒｉａｌ−Ｂｕｓ）のレセプタクルが示されているが、本発明は差動信号（Ｄｉｆｆｅｒｅｎｔｉａｌ−Ｓｉｇｎａｌｓ）を用いてデータ転送を行うインターフェース規格であるＩＥＥＥ１３９４等にも適用できる。さらには、２以上の端子を有するインターフェースにおいても、本発明を適用することができる。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００２２】
１．第１実施形態
図１は、第１実施形態に係るフレキシブル基板１０を示す図である。フレキシブル基板１０には、端子間保護素子５１（広義には第１の保護素子）、端子間保護素子５２（広義には第２の保護素子）及び端子間保護素子５３（広義には第３の保護素子）が設けられている。各端子間保護素子５１〜５３はチップコンデンサＰＣ（広義には容量素子、さらに広義には過電圧保護素子）とツェナダイオードＰＤ（広義にはサージ保護素子）を含む。なお、チップコンデンサＰＣとツェナダイオードＰＤは並列に接続されている。また、フレキシブル基板１０には、接続部６１（広義には第１の接続部）、接続部６２（広義には第２の接続部）、接続部６３（広義には第３の接続部）及び接続部６４（広義には第４の接続部）が設けられている。
【００２３】
端子間保護素子５１の一端は、配線７１（広義には第１の配線パターン）によって接続部６１に接続されている。端子間保護素子５１の他端は配線７２（広義には第２の配線パターン）によって、接続部６２に接続されている。端子間保護素子５２の一端は、配線７３（広義には第３の配線パターン）によって接続部６３に接続されている。端子間保護素子５３の一端は、配線７４（広義には第４の配線パターン）によって接続部６４に接続されている。以下の図において、同符号のものは同様の意味を示す。
【００２４】
図２は、第１実施形態に係るＵＳＢのレセプタクル１００の概略斜視図である。レセプタクル１００はＵＳＢ規格で定義されたＡレセプタクルである。レセプタクル１００の底面には端子形成凹部（端子形成切欠凹部ともいう）１１０が形成されている。端子形成凹部１１０は、電源端子ＶＢＵＳ（広義には第１の端子）、グランド端子ＧＮＤ（広義には第２の端子）、第１の差動信号端子ＤＰ（広義には第３の端子）及び第２の差動信号端子ＤＭ（広義には打４の端子）を設けるためのスペースである。レセプタクル１００の底面（奥壁）からは、各端子（ＶＢＵＳ、ＧＮＤ、ＤＰ及びＤＭ）が貫通して突出している。端子形成凹部１１０は、各端子（ＶＢＵＳ、ＧＮＤ、ＤＰ及びＤＭ）が貫通して突出している底面（奥壁）を囲む少なくとも２以上の側壁を含んでいればよい。図２のレセプタクル１００は、各端子（ＶＢＵＳ、ＧＮＤ、ＤＰ及びＤＭ）が貫通して突出している底面に例えば垂直に形成された３つの側壁で形成された端子形成凹部１１０を含むレセプタクルである。端子形成凹部１１０は、各端子（ＶＢＵＳ、ＧＮＤ、ＤＰ及びＤＭ）が貫通して突出している底面に垂直に形成された４つの側壁で形成されていてもよい。この場合には、図２では図示されない４つ目の壁面を設け、この４つ目の壁面に、各端子（ＶＢＵＳ、ＧＮＤ、ＤＰ及びＤＭ）が貫通するための貫通穴（または貫通溝）を設ければよい。フレキシブル基板１０には保護素子が設けられ、さらに各端子（ＶＢＵＳ、ＧＮＤ、ＤＰ及びＤＭ）と接続するためのＮ個（例えば４個）の接続部６１〜６４が設けられている（図１参照）。各接続部６１〜６４と各端子は接続部材（ろう材、例えばハンダ等）で電気的に接続されている。
【００２５】
図３は図２のレセプタクル１００をＤＲ１方向から見た、レセプタクル１００の一部を切欠した側面図である。破線Ｃ１に囲まれた部分は図２の各端子（ＶＢＵＳ、ＧＮＤ、ＤＰ及びＤＭ）が設けられた側の部分（広義には第1の部分の他の部分である第２の部分）である。なお、符号Ｄ１で示される部分は、プラグが差し込まれる側の部分（広義には第１の部分）であり、Ｄ１の部分はＵＳＢ規格によってディメンジョン（寸法）が定義されている部分である。即ち、Ｄ１の部分にフレキシブル基板１０を設けるのに十分なスペースがないレセプタクルの場合、Ｄ１の部分にフレキシブル基板１０を設けることが難しい。ところが、破線Ｃ１で示される部分（広義には第２の部分）は、ＵＳＢ規格ではディメンジョンが定義されていないので、フレキシブル基板１０を設けることができる。また、Ｄ１の部分に十分なスペースがある場合は、フレキシブル基板１０をＤ１に設けてもよい。図１のフレキシブル基板１０は図２の端子形成凹部１１０のスペース内に収まるように作成できる。これによりフレキシブル基板１０のサイズを考慮しないで、レセプタクル１００を回路基板等に配置することができる。なお、フレキシブル基板１０のサイズはこれに限定されず、端子形成凹部１１０のスペース内に収まるサイズでなくてもよい。
【００２６】
図４は、図３で示される破線Ｃ１に囲まれた部分の底面を示す図である。フレキシブル基板１０の接続部６１は接続部材１１（ろう材、例えばハンダ等）によって電源端子ＶＢＵＳに接続されている。フレキシブル基板１０の接続部６２は接続部材１１によってグランド端子ＧＮＤに接続されている。フレキシブル基板１０の接続部６３は接続部材１１によって第１の差動信号端子ＤＰに接続されている。フレキシブル基板１０の接続部６４は接続部材１１によって第１の差動信号端子ＤＭに接続されている。
【００２７】
なお、図１のフレキシブル基板１０の各端子間保護素子５１〜５３には、チップコンデンサＰＣとツェナダイオードＰＤが設けられている。チップコンデンサには積層チップコンデンサなどがある。ツェナダイオードＰＤは、バリスターなどのサージアブソーバ素子に置き換えることができる。
【００２８】
レセプタクルが設けられた電子機器等において、その電子機器の外側で静電気が発生した場合、従来のレセプタクルでは電子機器の内部回路を保護できない。小型の電子機器の場合、レセプタクルとＩＣなどの内部ロジック回路との配線距離が必然的に短くなっていることから、外部静電気が与える損傷は大きくなる。ところが、本実施形態に係るレセプタクルにはツェナダイオードＰＤが、電源端子ＶＢＵＳとグランド端子ＧＮＤの間、第１の差動信号端子ＤＰとグランド端子ＧＮＤの間及び第２の差動信号端子ＤＭとグランド端子ＧＮＤの間のそれぞれに設けられている。これにより、内部ＩＣ等を外部の静電気から保護することができる。
【００２９】
また、レセプタクルに接続されるケーブルのリアクタンスや、レセプタクル自体のリアクタンスに起因して、プラグの抜き差しの際に逆起電力が生じる時がある。図５は、リアクタンスに起因する逆起電力を測定した結果を示すグラフである。図５の波形は、抵抗値４０Ω、リアクタンス２５００ｎＨ（長さ５００ｃｍ×５ｎＨ／ｃｍ）、容量１００ｐＦのケーブルにおいて、レセプタクルからプラグを抜き差ししたときの電圧波形である。図５から、プラグの抜き差しにおいて、最大およそ±５Ｖの逆起電力が発生していることがわかる。つまり、小型電子機器の場合は、レセプタクルと内部ＩＣ等との配線距離が短いため、この逆起電力が内部ＩＣ等に損傷を与える可能性が高くなる。これにおいても、従来のレセプタクルには保護機能が設けられていない。ところが、本実施形態に係るレセプタクルには前述同様にツェナダイオードＰＤが設けられているため、プラグの抜き差し等に起因する逆起電力から内部ＩＣ等を保護できる。また、レセプタクル自体にもリアクタンス成分が含まれている。このため、プラグが差し込まれる部分やケーブル側に保護素子を設けた場合、プラグの抜き差し等の際にレセプタクル自体のリアクタンス成分によって起電力が生じ、内部ＩＣ等に損傷を与える可能性がある。ところが、本実施形態では、チップコンデンサＰＣやツェナダイオードＰＤ（広義には保護素子）が、プラグが接続される側でない部分（第２の部分）に設けられているので、保護素子と内部ＩＣ等との間のリアクタンス成分は極めて小さくなる。即ち、例えばプラグの抜き差し等で発生する逆起電力から内部ＩＣ等を保護することができる。
【００３０】
また、ＵＳＢの規格では、電源端子ＶＢＵＳに供給される電圧が４．７５Ｖ〜５．２５Ｖと定められているが、市場に出回っているＵＳＢ周辺機には、この規格を満たさないものが存在する。これらの中には電源端子ＶＢＵＳに一時的に１０Ｖ程度の電圧を供給してしまうものもある。従来のレセプタクルには、これらの規格を満たさない機器から、内部ＩＣ等を保護する機能がない。ところが、本実施形態に係るレセプタクルには、チップコンデンサＰＣが、電源端子ＶＢＵＳとグランド端子ＧＮＤの間、第１の差動信号端子ＤＰとグランド端子ＧＮＤの間及び第２の差動信号端子ＤＭとグランド端子ＧＮＤの間のそれぞれに設けられている。このため、本実施形態に係るレセプタクルは、これらの規格を満たさない機器から内部ＩＣ等を保護することができる。
【００３１】
本実施形態は、ＵＳＢ規格で定義されたＢレセプタクルにも適用できる。図６は、レセプタクル２００の一部を切欠した概略側面図である。レセプタクル２００はＵＳＢ規格で定義されたＢレセプタクルに図１のフレキシブル基板１０が設けられている。破線Ｃ２に囲まれた部分は各端子（電源端子ＶＢＵＳ、グランドＧＮＤ、第１の差動信号端子ＤＰ及び第２の差動信号端子ＤＭ）が設けられた側の部分（広義には第1の部分の他の部分である第２の部分）である。なお、符号Ｄ２で示される部分は、プラグが差し込まれる側の部分（広義には第１の部分）であり、Ｄ２の部分はＵＳＢ規格でディメンジョンが定義されている部分である。図１に示されているフレキシブル基板１０は、レセプタクル２００にも接続できる。
【００３２】
図７は、図６の破線Ｃ２で示される部分の側の各端子（ＶＢＵＳ、ＧＮＤ、ＤＰ及びＤＭ）を示す図であり、フレキシブル基板１０をレセプタクル２００に適用したときの接続例を示す図である。図７に示されるように、各端子（ＶＢＵＳ、ＧＮＤ、ＤＰ及びＤＭ）の一部が屈曲され、全ての端子が一平面状に並ぶ部分にフレキシブル基板１０が設けられている。フレキシブル基板１０の各配線７１〜７４は、接続部材１１によって各端子（ＶＢＵＳ、ＧＮＤ、ＤＰ及びＤＭ）に接続されている。このようにして、レセプタクル２００はレセプタクル１００と同様に、電源端子ＶＢＵＳとグランド端子ＧＮＤの間、第１の差動信号端子ＤＰとグランド端子ＧＮＤの間及び第２の差動信号端子ＤＭとグランド端子ＧＮＤの間のそれぞれに各端子間保護素子５１〜５３（図７ではチップコンデンサＰＣとツェナダイオードＰＤが並列に設けられたもの）が設けられている。
【００３３】
但し、フレキシブル基板１０は可撓性の基板なので、各端子を屈曲させずにフレキシブル基板１０を曲げて各端子に接続してもよい。なお、レセプタクル２００は、レセプタクル１００と同様の効果を奏する。
【００３４】
２．第２実施形態
図８は、端子間保護素子を有するフレキシブル基板２０を示す図である。フレキシブル基板２０には、端子間保護素子５４（広義には第１の保護素子）が設けられている。端子間保護素子５４は、チップコンデンサＰＣとツェナダイオードＰＤが並列に設けられている。フレキシブル基板２０には、接続部８１（広義には第１の接続部）及び接続部８２（広義には第２の接続部）が設けられている。端子間保護素子５４の一端は、配線９１（広義には第１の配線パターン）によって接続部８１に接続されている。端子間保護素子５４の他端は、配線９２（広義には第２の配線パターン）によって接続部８２に接続されている。第２実施形態では、フレキシブル基板２０をレセプタクルに設ける。
【００３５】
図９は、第２実施形態に係るレセプタクル３００を示す概略斜視図である。レセプタクル３００は、ＵＳＢ規格に定義されたＢレセプタクルにフレキシブル基板２０が設けられたレセプタクルである。レセプタクル３００の電源端子ＶＢＵＳにフレキシブル基板２０の接続部８１が接続部材１１によって接続されている。さらに、フレキシブル基板２０の接続部８２が接続部材１１によってレセプタクル３００のグランド端子ＧＮＤに接続されている。これにより、電源端子ＶＢＵＳとグランド端子ＧＮＤの間に端子間保護素子５４を設けることができ、電源端子ＶＢＵＳに伝わる過渡電圧及び静電気から内部ＩＣ等を保護することができる。
【００３６】
図１０は、図９のレセプタクル３００の変形例である。電源端子ＶＢＵＳ及びグランド端子ＧＮＤは、フレキシブル基板２０の各接続部８１、８２が符号１４に示されるように、巻き付けられ、圧着接続されている。フレキシブル基板２０は、図１０に示されるように接続されてもよい。これより以下に示される実施形態においても、同様である。
【００３７】
第１の差動信号端子ＤＰとグランド端子ＧＮＤの間及び第２の差動信号端子とグランド端子ＧＮＤの間に端子間保護素子を設ける必要がある場合は、図１１に示されるようにフレキシブル基板２０を設ければよい。これにより、過渡電圧や静電気から内部ＩＣ等を保護することができる。
【００３８】
フレキシブル基板２０はＵＳＢ規格で定義されたＡレセプタクルにも適用できる。図１２のレセプタクル４００は、ＵＳＢ規格で定義されたＡレセプタクルに図８のフレキシブル基板２０が設けられたレセプタクルである。例えば、電源端子ＶＢＵＳとグランド端子ＧＮＤの間に保護素子を設ける場合には、図１２のように、フレキシブル基板２０の接続部８１をレセプタクル４００の電源端子ＶＢＵＳに接続し、フレキシブル基板２０の接続部８２をレセプタクル４００のグランド端子ＧＮＤに接続すればよい。各接続部８１、８２は、接続部材１１によって各端子と接続できる。これにより、電源端子ＶＢＵＳに伝わる過渡電圧及び静電気から内部ＩＣ等を保護することができる。
【００３９】
図８のフレキシブル基板２０を用いることにより、保護素子を設けたい部分に保護素子を設けることができるので、様々な用途に対応できる。
【００４０】
３．第３実施形態
レセプタクルの電源端子ＶＢＵＳにポリスイッチやヒューズ素子等を設けることができる。ポリスイッチはポリスイッチの温度が上昇し、所定以上の温度に達するとポリスイッチの端子間がオープン（オフ状態）になる素子である。上昇した温度が所定の温度を下回ると、再びポリスイッチの端子間はショート（導通状態）となる。
【００４１】
図１３は、第３実施形態に係るレセプタクル５００を示す概略斜視図である。レセプタクル５００は、第１実施形態のレセプタクル１００（図２参照）の電源端子ＶＢＵＳにポリスイッチＰＳが設けられているレセプタクルである。ＵＳＢ規格で定義されたＡレセプタクルの電源端子ＶＢＵＳにポリスイッチＰＳが設けられているレセプタクルである。
【００４２】
ポリスイッチＰＳの一方の端子は接続部材１１によって電源端子ＶＢＵＳに接続されている。ポリスイッチＰＳの他方の端子はレセプタクル５００の電源端子ＶＢＵＳとして用いられる。さらに、電源端子ＶＢＵＳ（ポリスイッチＰＳの他方の端子）は、図１のフレキシブル基板１０の接続部６１と接続されている。電源端子ＶＢＵＳにポリスイッチＰＳを設けることで、電源端子ＶＢＵＳとグランド端子ＧＮＤがショートした際に、内部ＩＣ等を保護することができる。
【００４３】
例えば、ＵＳＢ規格で定義されたＡレセプタクルにプラグを差し込む際、正常な接続向きと正反対の向きで無理に差し込んだ場合（以下逆差しともいう）、電源端子ＶＢＵＳ及びグランド端子ＧＮＤはＡレセプタクルのシールドと接触し、その結果、電源端子ＶＢＵＳとグランド端子ＧＮＤがショートしてしまう。この状態を放置すると、電源端子ＶＢＵＳ及びグランド端子ＧＮＤの間で大きな電流が流れてしまい、内部ＩＣ等に損傷を与える危険がある。ところが、本実施形態には、電源端子ＶＢＵＳにポリスイッチＰＳが設けられている。ポリスイッチＰＳは、温度特性に応じてオン／オフする。ポリスイッチＰＳを流れる電流が増大すると、ポリスイッチＰＳの温度が上昇し、所定以上の温度に達するとオフ状態となる。つまり、ポリスイッチＰＳの両端子間は非導通となり、電源端子ＶＢＵＳとグランド端子ＧＮＤのショート状態が解除される。ポリスイッチＰＳは、ポリスイッチＰＳの上昇した温度が所定以下に戻ると、オン状態となる。つまり、ポリスイッチＰＳの両端子間は導通となる。
【００４４】
このようにして、レセプタクル５００は、過渡電圧や静電気が与える損傷にくわえて、電源端子ＶＢＵＳとグランド端子ＧＮＤのショート（例えば逆差し等に起因する）による損傷から、内部ＩＣ等を保護することができる。
【００４５】
また、図示しないが図１２に示されているレセプタクル４００の電源端子ＶＢＵＳや、フレキシブル基板１０が設けられたレセプタクル（図７参照）の電源端子ＶＢＵＳにもポリスイッチＰＳを設けることができる。これにより、レセプタクル４００及び図７のレセプタクルは、電源端子ＶＢＵＳとグランド端子ＧＮＤのショート（例えば逆差し等に起因する）による損傷から、内部ＩＣ等を保護することができる。
【００４６】
図１４は、第３実施形態に係るレセプタクル６００を示す概略斜視図である。レセプタクル６００は、第２実施形態のレセプタクル３００（図９参照）の電源端子ＶＢＵＳにポリスイッチＰＳが設けられているレセプタクルである。これにより、レセプタクル６００は、電源端子ＶＢＵＳに伝わる過渡電圧及び静電気が与える損傷にくわえて、電源端子ＶＢＵＳとグランド端子ＧＮＤのショート（例えば逆差し等に起因する）による損傷から、内部ＩＣ等を保護することができる。
【００４７】
図１５は、第３実施形態に係るレセプタクル７００を示す概略斜視図である。レセプタクル７００は、第２実施形態のレセプタクル（図１１参照）の電源端子ＶＢＵＳにポリスイッチＰＳが設けられているレセプタクルである。このレセプタクル６００は、前述のレセプタクル５００と同様の効果を奏する。
【００４８】
レセプタクル５００、６００及び７００の電源端子ＶＢＵＳには、ポリスイッチＰＳの代わりに、ヒューズ素子が設けられてもよい。
【００４９】
第１実施形態〜第３実施形態に係るフレキシブル基板１０及び２０は、ＵＳＢ規格で定義されているミニＡレセプタクル、ミニＢレセプタクル及びミニＡＢレセプタクルにも適用できる。これらの小型レセプタクルは小型電子機器（例えば携帯電話、デジタルスチルカメラ、デジタルビデオカメラ、ＰＤＡ、携帯型音楽再生装置等）に搭載されることが多いため、本発明を適用することにより、小型電子機器の内部ＩＣ等を過渡電圧や静電気やショートによる損傷から保護できる。小型電子機器は、設計上レセプタクルと内部ＩＣ等との配線距離が特に短いため、外界からの過渡電圧や静電気による損傷、ショートによる損傷等に非常に敏感である。とくに小型電子機器においては本発明の効果は絶大である。
【００５０】
レセプタクル１００及び２００は、サージ保護と過電圧保護の目的のためチップコンデンサＰＣとツェナダイオードＰＤが設けられているが、サージ保護の必要がない場合は、ツェナダイオードＰＤを設けなくてもよい。同様に、過電圧保護の必要がない場合は、チップコンデンサＰＣを設けなくてもよい。
【００５１】
また、上述されたレセプタクルはフレキシブル基板１０または２０が設けられた一例であり、フレキシブル基板１０または２０は、ＩＣなどの端子に設けることもできる。これにより、ＩＣなどの保護対象となる端子間に過電圧や静電気に対する保護機能を容易に設けることができる。
【００５２】
また、フレキシブル基板１０または２０の各接続部６１〜６４、８１、８２は、ろう材の他、金属接合等によって各端子に接続されてもよい。
【００５３】
なお、本発明は、上記実施形態で説明されたものに限らず、種々の変形実施が可能である。例えば、明細書又は図面中の記載において広義や同義な用語として引用された用語は、明細書又は図面中の他の記載においても広義や同義な用語に置き換えることができる。
【図面の簡単な説明】
【００５４】
【図１】第１実施形態に係るフレキシブル基板を示す図。
【図２】第１実施形態に係るレセプタクルを示す概略斜視図。
【図３】第１実施形態に係るレセプタクルの側面図。
【図４】第１実施形態に係るレセプタクルの底面図。
【図５】プラグの脱着時に生じる逆起電力を表す波形図。
【図６】第１実施形態に係る他のレセプタクルの側面図。
【図７】第１実施形態に係るフレキシブル基板の接続例を示す図。
【図８】第２実施形態に係るフレキシブル基板を示す図。
【図９】第２実施形態に係るレセプタクルを示す概略斜視図。
【図１０】第２実施形態に係る他のレセプタクルを示す概略斜視図。
【図１１】第２実施形態に係る他のレセプタクルを示す概略斜視図。
【図１２】第２実施形態の変形例に係るレセプタクルを示す概略斜視図。
【図１３】第３実施形態に係るレセプタクルを示す概略斜視図。
【図１４】第３実施形態に係る他のレセプタクルを示す概略斜視図。
【図１５】第３実施形態に係る他のレセプタクルを示す概略斜視図。
【符号の説明】
【００５５】
１０  フレキシブル基板、２０  フレキシブル基板、５１〜５４  端子間保護素子、６１〜６４  接続部、７１〜７４  配線、８１、８２  接続部、９１、９２  配線
１００  レセプタクル、１１０  端子形成凹部、２００  レセプタクル、３００  レセプタクル、４００  レセプタクル、５００  レセプタクル、６００  レセプタクル、７００  レセプタクル、ＶＢＵＳ  電源端子、ＧＮＤ  グランド端子、ＤＰ  第１の差動信号端子、ＤＭ  第２の差動信号端子、ＰＣ  チップコンデンサ、ＰＤ  ツェナダイオード、ＰＳ  ポリスイッチ
【図１】
2005223201.tif 000003
【図２】
2005223201.tif 000004
【図３】
2005223201.tif 000005
【図４】
2005223201.tif 000006
【図５】
2005223201.tif 000007
【図６】
2005223201.tif 000008
【図７】
2005223201.tif 000009
【図８】
2005223201.tif 000010
【図９】
2005223201.tif 000011
【図１０】
2005223201.tif 000012
【図１１】
2005223201.tif 000013
【図１２】
2005223201.tif 000014
【図１３】
2005223201.tif 000015
【図１４】
2005223201.tif 000016
【図１５】
2005223201.tif 000017