(57)【要約】【課題】  ヘッドごとにインク滴の着弾位置を補正する簡便な回路構成のインクジェット記録装置を実現すること。【解決手段】  転送手段が、タイミング発生回路６２により、ヘッド２１ａの部分画像情報を、吐出周期の複数分の１の繰り返しの周期内に、同一タイミングで、画像メモリ６４からヘッド駆動制御回路２３ａのシフトレジスタ２３１ａに転送し、第２のラッチ回路２３３ａにより、シフトレジスタ２３１ａの部分画像情報を、吐出周期を複数に等分して生成される複数のラッチ信号のいずれか１つに同期してラッチし、ドライバー部により、このラッチ信号に同期して、シフトレジスタ２３１ａの部分画像情報に基づいたヘッドの吐出駆動を行うこととしているので、簡易な回路構成で、吐出周期の複数分の１まで、インク滴の吐出タイミングを制御し、インク滴の着弾位置のばらつきを減少させ、ひいては記録画像の画質を向上させることを実現させる。【選択図】        図１
2005169894.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体が搬送される副走査方向と直交する主走査方向に往復移動するキャリッジ部と、
インク滴を同時に吐出する複数からなる前記副走査方向のノズルを有し、前記キャリッジ部の前記主走査方向に並置される複数のヘッドと、
画像情報の少なくとも一部を記憶する画像メモリと、
前記画像情報の一部をなす、前記ノズルの数の部分画像情報に基づいて、前記ノズルからの前記吐出を制御する前記ヘッドごとのヘッド駆動制御回路と、
前記ヘッドごとの前記部分画像情報を、前記画像メモリから前記ヘッド駆動制御回路に転送する転送手段と、
前記記録媒体に、前記キャリッジ部を移動しつつ前記吐出を繰り返し、前記画像情報を記録する制御部と、
を備えるインクジェット記録装置であって、
前記転送手段は、全ての前記ヘッドの部分画像情報を、前記繰り返しの周期である吐出周期の、複数分の１の同一周期内に、前記画像メモリから複数の前記ヘッド駆動制御回路のシフトレジスタに転送するタイミング発生回路を有し、
前記ヘッド駆動制御回路は、前記シフトレジスタの部分画像情報を、前記吐出周期を有し、前記複数分の１だけタイミングが異なる前記複数個のラッチ信号のいずれか１つに同期してラッチする第２のラッチ回路と、前記ラッチに同期して、前記第２のラッチ回路の部分画像情報に基づいた前記ヘッドの吐出駆動を行うドライバー部と、
を備えることを特徴とするインクジェット記録装置。
【請求項２】
記録媒体が搬送される副走査方向と直交する主走査方向に往復移動するキャリッジ部と、
インク滴を同時に吐出する複数からなる前記副走査方向のノズルを有し、前記キャリッジ部の前記主走査方向に並置される複数のヘッドと、
画像情報の少なくとも一部を記憶する画像メモリと、
前記画像情報の一部をなす、前記ノズルの数の部分画像情報に基づいて、前記ノズルからの前記吐出を制御する前記ヘッドごとのヘッド駆動制御回路と、
前記ヘッドごとの前記部分画像情報を、前記画像メモリから前記ヘッド駆動制御回路に転送する転送手段と、
前記記録媒体に、前記キャリッジ部を移動しつつ前記吐出を繰り返し、前記画像情報を記録する制御部と、
を備えるインクジェット記録装置であって、
前記転送手段は、全ての前記ヘッドの部分画像情報を、前記繰り返しの周期である吐出周期内に、前記画像メモリから複数の前記ヘッド駆動制御回路のシフトレジスタに転送するタイミング発生回路を有し、
前記ヘッド駆動制御回路は、前記シフトレジスタの部分画像情報を、前記吐出周期でラッチする第１のラッチ回路と、前記第１のラッチ回路の部分画像情報を、前記吐出周期を有し、前記吐出周期の複数分の１だけタイミングが異なる前記複数個のラッチ信号のいずれか１つに同期してラッチする第２のラッチ回路と、前記第２のラッチ回路の部分画像情報に基づいて、前記第２のラッチ回路のラッチに同期した、前記ヘッドの吐出駆動を行うドライバー部と、
を備えることを特徴とするインクジェット記録装置。
【請求項３】
前記ヘッド駆動制御回路は、前記ヘッド内に位置する、単数あるいは複数の集積回路で構成されることを特徴とする請求項１あるいは２のいずれか１つに記載のインクジェット記録装置。
【請求項４】
前記ヘッド駆動制御回路は、前記第２のラッチ回路に入力されるラッチ信号を、前記複数個のラッチ信号から選択するタイミング選択手段を備えることを特徴とする請求項１ないし３のいずれか１つに記載のインクジェット記録装置。
【請求項５】
前記タイミング選択手段は、前記往復移動の往路と復路とで前記記録を行う際に、前記往路および復路ごとに前記選択を行うことを特徴とする請求項４に記載のインクジェット記録装置。
【請求項６】
前記タイミング選択手段は、前記往路および復路での記録を交互に繰り返し行う際に、前記往路および復路ごとの前記選択を記憶し、前記記憶に基づいて、前記往路および復路での選択を、交互に繰り返し行うことを特徴とする請求項５に記載のインクジェット記録装置。
【請求項７】
前記制御部は、前記吐出周期が、前記記録媒体に記録される主走査方向の画素ピッチの複数倍に相当する際に、同一副走査方向位置での記録を、前記複数倍の回数の主走査方向の走査、並びに、前記走査ごとの前記ヘッド内の異なるノズルを用いたインク滴の吐出により行うことを特徴とする請求項１ないし６にいずれか１つに記載のインクジェット記録装置。
【請求項８】
前記タイミング選択手段は、前記走査ごとに、前記選択を行うことを特徴とする請求項７に記載のインクジェット記録装置。
【請求項９】
前記タイミング選択手段は、異なる副走査方向位置で前記走査による記録を繰り返し行う際に、前記走査ごとの選択を記憶し、前記記憶に基づいて、前記走査ごとに前記選択を、繰り返し行うことを特徴とする請求項８に記載のインクジェット記録装置。
【請求項１０】
前記キャリッジ部は、前記画像情報が色情報を含む際に、前記色情報を構成する成分色のインク滴を吐出する複数のヘッドを備えることを特徴とする請求項１ないし９のいずれか１つに記載のインクジェット記録装置。
【請求項１１】
前記キャリッジ部は、前記ノズル位置が、前記副走査方向にずれて配置される、同色のインク滴を吐出する複数のヘッドを備えることを特徴とする請求項１ないし１０のいずれか１つに記載のインクジェット記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、走査方向に移動しつつ、インク滴を吐出する複数のヘッドを有するインクジェット記録装置に関する。
【背景技術】
【０００２】
近年、インクジェット記録装置では、記録媒体に記録される画像情報の高画質化が急速に進んでいる。この高画質化では、ヘッドを移動しつつインク滴を吐出する際に、インク滴の吐出位置と着弾位置のずれ補正が行われる。これにより、記録媒体の目的とする位置に、目的とするインク滴を、正確に着弾させることが行われる。
【０００３】
しかし、インク滴の吐出速度および向きは、ヘッドごとあるいはインク滴を吐出するヘッド内の各ノズルごとに微妙に異なり、さらにヘッドおよび記録媒体の相対位置も、装置ごとに誤差範囲で異なる。そこで、同一の吐出位置を有すると思われるヘッドでも、インク滴の着弾位置には、ばらつきが生じる。このばらつきは、画質劣化につながるので、種々の補正がなされる。
【０００４】
ここで、インク滴の着弾位置のばらつきをヘッドごとに予め計測しておき、このデータに基づいて、インク滴の吐出位置を変更し、インク滴の着弾位置を正確なものとすることが行われる（例えば、特許文献１参照）。これによれば、着弾位置のばらつきの大きさに応じて、ヘッドごとに吐出タイミングが異なる。さらに、ヘッドは、吐出ごとに印画分の部分画像情報を画像メモリから読み込むので、この部分画像情報は、ヘッドごとに異なる吐出位置のものとなる。従って、ヘッドごとの、異なる吐出位置の部分画像情報を読み込むメモリ制御回路が用意され、画像メモリから、ヘッドごとに必要とされる、異なる吐出位置の部分画像情報が、ヘッドに読み込まれる。
【特許文献１】特許２８１２４６１号明細書、（第６〜７頁、第９〜１３図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記背景技術によれば、メモリ制御回路は、複雑かつ大きなものとなる。すなわち、複数のヘッドごとに、画像メモリから独立した読み込み動作を行う回路と、画像メモリとヘッドを接続する制御ケーブルとが必要となる。
【０００６】
特に、インクジェット記録装置では、複数のヘッドがキャリッジ部に固定配置され、キャリッジ部の走査により、記録が行われる。頻繁に行われる走査の主要可動部分であるキャリッジ部は、コンパクトであると同時に、キャリッジ部とその他電子機器を接続するケーブルも、ノイズ、精度あるいは信頼性の観点から、簡便であることが好ましい。
【０００７】
これらのことから、ヘッドごとにインク滴の着弾位置を補正する簡便な回路構成のインクジェット記録装置をいかに実現するかが重要となる。
【０００８】
この発明は、上述した背景技術による課題を解決するためになされたものであり、ヘッドごとにインク滴の着弾位置を補正する簡便な回路構成のインクジェット記録装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、請求項１に記載の発明にかかるインクジェット記録装置は、記録媒体が搬送される副走査方向と直交する主走査方向に往復移動するキャリッジ部と、インク滴を同時に吐出する複数からなる前記副走査方向のノズルを有し、前記キャリッジ部の前記主走査方向に並置される複数のヘッドと、画像情報の少なくとも一部を記憶する画像メモリと、前記画像情報の一部をなす、前記ノズルの数の部分画像情報に基づいて、前記ノズルからの前記吐出を制御する前記ヘッドごとのヘッド駆動制御回路と、前記ヘッドごとの前記部分画像情報を、前記画像メモリから前記ヘッド駆動制御回路に転送する転送手段と、前記記録媒体に、前記キャリッジ部を移動しつつ前記吐出を繰り返し、前記画像情報を記録する制御部と、を備えるインクジェット記録装置であって、前記転送手段は、全ての前記ヘッドの部分画像情報を、前記繰り返しの周期である吐出周期の、複数分の１の同一周期内に、前記画像メモリから複数の前記ヘッド駆動制御回路のシフトレジスタに転送するタイミング発生回路を有し、前記ヘッド駆動制御回路は、前記シフトレジスタの部分画像情報を、前記吐出周期を有し、前記複数分の１だけタイミングが異なる前記複数個のラッチ信号のいずれか１つに同期してラッチする第２のラッチ回路と、前記ラッチに同期して、前記第２のラッチ回路の部分画像情報に基づいた前記ヘッドの吐出駆動を行うドライバー部と、を備えることを特徴とする。
【００１０】
この請求項１に記載の発明では、転送手段が、タイミング発生回路により、全てのヘッドの部分画像情報を、吐出の繰り返し周期である吐出周期の、複数分の１の同一周期内に、画像メモリから複数のヘッド駆動制御回路のシフトレジスタに転送し、ヘッド駆動制御回路は、第２のラッチ回路により、シフトレジスタの部分画像情報を、吐出周期を有し、この吐出周期の複数分の１だけタイミングが異なる複数個のラッチ信号のいずれか１つに同期してラッチし、ドライバー部により、このラッチに同期して、第２のラッチ回路の部分画像情報に基づいたヘッドの吐出駆動を行う。
【００１１】
また、請求項２に記載の発明にかかるインクジェット記録装置は、記録媒体が搬送される副走査方向と直交する主走査方向に往復移動するキャリッジ部と、インク滴を同時に吐出する複数からなる前記副走査方向のノズルを有し、前記キャリッジ部の前記主走査方向に並置される複数のヘッドと、画像情報の少なくとも一部を記憶する画像メモリと、前記画像情報の一部をなす、前記ノズルの数の部分画像情報に基づいて、前記ノズルからの前記吐出を制御する前記ヘッドごとのヘッド駆動制御回路と、前記ヘッドごとの前記部分画像情報を、前記画像メモリから前記ヘッド駆動制御回路に転送する転送手段と、前記記録媒体に、前記キャリッジ部を移動しつつ前記吐出を繰り返し、前記画像情報を記録する制御部と、を備えるインクジェット記録装置であって、前記転送手段は、全ての前記ヘッドの部分画像情報を、前記繰り返しの周期である吐出周期内に、前記画像メモリから複数の前記ヘッド駆動制御回路のシフトレジスタに転送するタイミング発生回路を有し、前記ヘッド駆動制御回路は、前記シフトレジスタの部分画像情報を、前記吐出周期でラッチする第１のラッチ回路と、前記第１のラッチ回路の部分画像情報を、前記吐出周期を有し、前記吐出周期の複数分の１だけタイミングが異なる前記複数個のラッチ信号のいずれか１つに同期してラッチする第２のラッチ回路と、前記第２のラッチ回路の部分画像情報に基づいて、前記第２のラッチ回路のラッチに同期した、前記ヘッドの吐出駆動を行うドライバー部と、を備えることを特徴とする。
【００１２】
この請求項２に記載の発明では、転送手段が、タイミング発生回路により、全てのヘッドの部分画像情報を、吐出の繰り返し周期である吐出周期内に、画像メモリから複数のヘッド駆動制御回路のシフトレジスタに転送し、ヘッド駆動制御回路は、第１のラッチ回路により、シフトレジスタの部分画像情報を、吐出周期でラッチし、第２のラッチ回路により、第１のラッチ回路の部分画像情報を、吐出周期を有し、この吐出周期の複数分の１だけタイミングが異なる複数個のラッチ信号のいずれか１つに同期してラッチし、第２のラッチ回路の部分画像情報に基づいて、第２のラッチ回路のラッチに同期した、ヘッドの吐出駆動を行う。
【００１３】
また、請求項３に記載の発明にかかるインクジェット記録装置は、前記ヘッド駆動制御回路が、前記ヘッド内に位置する、単数あるいは複数の集積回路で構成されることを特徴とする。
【００１４】
この請求項３に記載の発明では、ヘッド駆動制御回路は、単数あるいは複数の集積回路により、ヘッド内に位置させる。
【００１５】
また、請求項４に記載の発明にかかるインクジェット記録装置は、前記ヘッド駆動制御回路が、前記第２のラッチ回路に入力されるラッチ信号を、前記複数個のラッチ信号から選択するタイミング選択手段を備えることを特徴とする。
【００１６】
この請求項４に記載の発明では、ヘッド駆動制御回路は、タイミング選択手段により、第２のラッチ回路に入力されるラッチ信号を、吐出周期を分割する複数個のラッチ信号から選択する。
【００１７】
また、請求項５に記載の発明にかかるインクジェット記録装置は、前記タイミング選択手段が、前記往復移動の往路と復路とで前記記録を行う際に、前記往路および復路ごとに前記選択を行うことを特徴とする。
【００１８】
この請求項５に記載の発明では、タイミング選択手段は、ラッチ信号を、往路および復路ごとに選択し直す。
【００１９】
また、請求項６に記載の発明にかかるインクジェット記録装置は、前記タイミング選択手段が、前記往路および復路での記録を交互に繰り返し行う際に、前記往路および復路ごとの前記選択を記憶し、前記記憶に基づいて、前記往路および復路での選択を、交互に繰り返し行うことを特徴とする。
【００２０】
この請求項６に記載の発明では、タイミング選択手段は、往路および復路ごとのラッチ信号の選択を記憶し、この記憶に基づいて、往路および復路でのラッチ信号の選択を、交互に繰り返し行う。
【００２１】
また、請求項７に記載の発明にかかるインクジェット記録装置は、前記制御部により、前記吐出周期が、前記記録媒体に記録される主走査方向の画素ピッチの複数倍に相当する際に、同一副走査方向位置での記録を、前記複数倍の回数の主走査方向の走査、並びに、前記走査ごとの前記ヘッド内の異なるノズルを用いたインク滴の吐出を用いて行うことを特徴とする。
【００２２】
この請求項７に記載の発明では、制御部により、吐出周期が、記録媒体に記録される主走査方向の画素ピッチの複数倍に相当する際に、同一副走査方向位置での記録を、この複数倍の回数の主走査方向の走査、並びに、走査ごとのヘッド内の異なるノズルを用いたインク滴の吐出を用いて行う。
【００２３】
また、請求項８に記載の発明にかかるインクジェット記録装置は、前記タイミング選択手段が、前記走査ごとに、前記選択を行うことを特徴とする。
【００２４】
この請求項８に記載の発明では、タイミング選択手段は、走査ごとに、ラッチ信号の選択を行う。
【００２５】
また、請求項９に記載の発明にかかるインクジェット記録装置は、前記タイミング選択手段が、異なる副走査方向位置で前記走査による記録を繰り返し行う際に、前記走査ごとの選択を記憶し、前記記憶に基づいて、前記走査ごとに前記選択を、繰り返し行うことを特徴とする。
【００２６】
この請求項９に記載の発明では、タイミング選択手段は、走査ごとのラッチ信号の選択を記憶し、この記憶に基づいて、走査ごとの選択を、繰り返し行う。
【００２７】
また、請求項１０に記載の発明にかかるインクジェット記録装置は、前記キャリッジ部が、前記画像情報に色情報を含む際に、前記色情報を構成する成分色のインク滴を吐出する複数のヘッドを備えることを特徴とする。
【００２８】
この請求項１０に記載の発明では、キャリッジ部は、複数のヘッドに、成分色からなる異なる色のインク滴を吐出させる。
【００２９】
また、請求項１１に記載の発明にかかるインクジェット記録装置は、前記キャリッジ部に、前記ノズル位置が、前記副走査方向にずれて配置される、同色のインク滴を吐出する複数のヘッドを備えることを特徴とする。
【００３０】
この請求項１１に記載の発明では、キャリッジ部は、同色のインク滴を吐出する複数のヘッドを、ノズル位置が、副走査方向にずれて配置する。
【発明の効果】
【００３１】
以上説明したように、請求項１に記載の発明によれば、転送手段が、タイミング発生回路により、全てのヘッドの部分画像情報を、吐出の繰り返し周期である吐出周期の、複数分の１の同一周期内に、画像メモリから複数のヘッド駆動制御回路のシフトレジスタに転送し、ヘッド駆動制御回路は、第２のラッチ回路により、シフトレジスタの部分画像情報を、吐出周期を有し、この吐出周期の複数分の１だけタイミングが異なる複数個のラッチ信号のいずれか１つに同期してラッチし、ドライバー部により、このラッチに同期して、第２のラッチ回路の部分画像情報に基づいたヘッドの吐出駆動を行うこととしているので、ヘッド内の簡易な回路構成で、吐出周期の複数分の１まで、インク滴の吐出タイミングを制御し、インク滴の着弾位置のばらつきを減少させ、ひいては記録画像の画質を向上させることができる。
【００３２】
請求項２に記載の発明によれば、転送手段が、タイミング発生回路により、全てのヘッドの部分画像情報を、吐出の繰り返し周期である吐出周期内に、画像メモリから複数のヘッド駆動制御回路のシフトレジスタに転送し、ヘッド駆動制御回路は、第１のラッチ回路により、シフトレジスタの部分画像情報を、吐出周期でラッチし、第２のラッチ回路により、第１のラッチ回路の部分画像情報を、吐出周期を有し、この吐出周期の複数分の１だけタイミングが異なる複数個のラッチ信号のいずれか１つに同期してラッチし、第２のラッチ回路の部分画像情報に基づいて、第２のラッチ回路のラッチに同期した、ヘッドの吐出駆動を行うこととしているので、ヘッド内の簡易な回路構成で、画像メモリからヘッドに余裕を持った部分画像情報の転送を行い、かつ吐出周期の複数分の１まで、インク滴の吐出タイミングを制御し、インク滴の着弾位置のばらつきを減少させ、ひいては記録画像の画質を向上させることができる。
【００３３】
請求項３に記載の発明によれば、ヘッド駆動制御回路は、単数あるいは複数の集積回路により、ヘッド内に位置させることとしているので、ヘッド自体の小型化と共に、高度の制御をヘッドで行うことができる。
【００３４】
請求項４に記載の発明によれば、ヘッド駆動制御回路は、タイミング選択手段により、第２のラッチ回路に入力されるラッチ信号を、吐出周期を分割する複数個のラッチ信号から選択することとしているので、インク滴の吐出タイミングを、着弾位置の補正を行うように、ずらすことができる。
【００３５】
請求項５に記載の発明によれば、タイミング選択手段は、ラッチ信号を、往路および復路ごとに選択し直すこととしているので、往路および復路ごとに、インク滴の着弾位置を補正することができる。
【００３６】
請求項６に記載の発明によれば、タイミング選択手段は、往路および復路ごとのラッチ信号の選択を記憶し、この記憶に基づいて、往路および復路でのラッチ信号の選択を、交互に繰り返し行うこととしているので、インク滴の着弾位置を補正する往路および復路での同様の繰り返し走査を、容易に行うことができる。
【００３７】
請求項７に記載の発明によれば、制御部により、吐出周期が、記録媒体に記録される主走査方向の画素ピッチの複数倍に相当する際に、同一副走査方向位置での記録を、この複数倍の回数の主走査方向の走査、並びに、走査ごとのヘッド内の異なるノズルを用いたインク滴の吐出を用いて行うこととしているので、ノズルごとのインク滴の着弾地点のばらつきを平均化し、記録画像の画質を向上させる。
【００３８】
請求項８に記載の発明によれば、タイミング選択手段は、走査ごとに、ラッチ信号の選択を行うこととしているので、走査ごとに着弾位置のばらつきを補正し、目的とする着弾位置にすることができる。
【００３９】
請求項９に記載の発明によれば、タイミング選択手段は、走査ごとのラッチ信号の選択を記憶し、この記憶に基づいて、走査ごとの選択を、繰り返し行うこととしているので、インク滴の着弾位置を補正する走査の繰り返しを、容易に行うことができる。
【００４０】
請求項１０に記載の発明によれば、キャリッジ部は、複数のヘッドに、成分色からなる異なる色のインク滴を吐出させることとしているので、色のついた画像情報を、色情報を構成する成分色のばらつきを抑えつつ、記録媒体に記録することができる。
【００４１】
請求項１１に記載の発明によれば、キャリッジ部は、同色のインク滴を吐出する複数のヘッドを、ノズル位置が、副走査方向にずれて配置することとしているので、副走査方向の記録を、時間をかけずに高密度に行うことができる。
【発明を実施するための最良の形態】
【００４２】
以下に添付図面を参照して、この発明にかかるインクジェット記録装置を実施するための最良の形態について説明する。なお、これにより本発明が限定されるものではない。
（実施の形態１）
まず、本実施の形態１にかかるインクジェット記録装置１０の機械的な構成を図２に示す。図２は、キャリッジ部２を中心とするインクジェット記録装置１０の機械的な構成を示す図である。インクジェット記録装置１０は、キャリッジ部２、支持棒３、駆動ベルト４、主走査モータ４１、ローラ６ａ、６ｂおよび記録媒体１を含む。記録媒体１は、画像情報の記録を行う記録紙等からなり、搬送方向である副走査方向に移動される。支持棒３は、副走査方向と直交する主走査方向を向く金属棒で、キャリッジ部２が、主走査方向に移動可能な様に配設される。また、キャリッジ部２は、駆動ベルト４に固定され、ローラ６ａ，６ｂに巻かれた駆動ベルト４は、主走査モータ４１の駆動により移動される。これにより、キャリッジ部２は、支持棒３上を、主走査方向に移動し、記録媒体１上に印画を行う。
【００４３】
キャリッジ部２には、ブラックＫ、シアンＣ，マゼンタＭ，イエローＹ，のインクを含む各カートリッジ１Ｋ、１Ｃ、１Ｍ、１Ｙ、が着脱可能に装着されている。このキャリッジ部２の下端部には、図示しない１Ｋ、１Ｃ，１Ｍ，１Ｙ，ごとのヘッドが存在し、各ヘッドの複数のインク吐出口であるノズルから、キャリッジ部２の下端部に存在する記録媒体１に、インクの吐出が行われる。
【００４４】
図３（ａ）および（ｂ）は、キャリッジ部２に装着された、カートリッジ１Ｋ、１Ｃ、１Ｍ、１Ｙおよびカートリッジ１Ｙに接続されるヘッド２１ｄの下端部の拡大図を示す。図３（ａ）は、キャリッジ部２に装着されたカートリッジ１Ｙの下端部に存在するヘッド２１ｄを示す。ここで、ヘッド２１ｄは、図３（ｂ）に示す様な、副走査方向に一列に並ぶ複数のノズルを有する。このノズルからは、図３（ａ）に示すカートリッジ１Ｙ内のインクが同時に吐出され、記録媒体１上に副走査方向に並ぶ一列のインク滴が記録される。なお、カートリッジ１Ｋ、１Ｃ、１Ｍ、および，図示されない，これらカートリッジに対応するヘッド２１ａ〜ｃも全く同様の構造を有し、キャリッジ部２の主走査方向に並置される。
【００４５】
図４は、インクジェット記録装置１０の電気的な構成を示すブロック図である。インクジェット記録装置１０は、インターフェースコントローラ６１、画像メモリ６４、転送手段７１、キャリッジ部２、制御部をなすＣＰＵ６０、主走査モータ４１、副走査モータ４２、フラッシュメモリ６５およびホームポジションセンサ６６を含む。なお、インクジェット記録装置１０は、ホストコンピュータ５０に接続され、記録する画像情報を取得する。
【００４６】
インターフェースコントローラ６１は、通信回線を介して接続されるホストコンピュータ５０から、画像情報を取り込む入力手段をなす。
【００４７】
画像メモリ６４は、インターフェースコントローラ６１を介して取得される画像情報を、一時的に記憶する。この画像情報は、ホストコンピュータ５０の原画像情報の部分をなし、後述するキャリッジ部２による印画の際の、必要最低限の画像情報を含む。なお、この画像情報は、ブラック、シアン，マゼンタ，イエローの各色ごとにビットマップ状の画像情報をなす。なお、本実施の形態１では、以後、主走査方向の２８８０画素を、７２０ｄｐｉ（ｄｏｔ  ｐｅｒ  ｉｎｃｈ）の記録密度で記録する例を示すが、画素数および記録密度はこれに限定されない。
【００４８】
キャリッジ部２は、画像メモリ６４の画像情報を、記録媒体１に印画する。ここで、キャリッジ部２は、ヘッド２１ａ〜ｄ，ヘッド駆動制御回路２３ａ〜ｄ，駆動波形発生回路２２およびエンコーダセンサ２５を含む。ヘッド２１ａ〜ｄは、各々、ブラックインク（Ｋ）吐出用のヘッド２１ａ、シアンインク（Ｃ）吐出用のヘッド２１ｂ、マゼンタインク（Ｍ）吐出用のヘッド２１ｃおよびイエローインク（Ｙ）吐出用のヘッド２１ｄからなり、図３（ａ）に示す様に、主走査方向に並置される。また、各ヘッドは、図３（ｂ）に示す様に、副走査方向に一列に並ぶ、例えば５１２個の、インクを吐出するノズルを有する。
【００４９】
ヘッド２１ａ〜ｄは、カートリッジ１Ｋ、１Ｃ、１Ｍ、１Ｙのインクを、記録媒体１上にインク滴として吐出する。ヘッド２１ａ〜ｄとして、例えば、シェアモード型のピエゾヘッドが用いられる。このシェアモード型のピエゾヘッドでは、駆動波形が、接地電位からプラス電位に立ち上がるとインクチャネルの体積が増加する方向にチャネル側壁が変形し、駆動波形がマイナス電位に変化すると、インクチャネルの体積が減少する方向にチャネル側壁が変形する。そして、インクチャネルの体積の増加により、チャネル内にインクの導入が行われ、インクチャネルの体積の減少により、チャネルからノズルを介して、インク滴の吐出が行われる。
【００５０】
また、ヘッド２１ａ〜ｄは、各々ヘッド駆動制御回路２３ａ〜ｄを有し、ヘッドごとにインク滴の吐出タイミングが制御される。駆動波形発生回路２２は、ヘッド２１ａ〜ｄを駆動し、インク滴を吐出させる駆動波形を生成する。この駆動波形は、後述するタイミング発生回路６２のラッチ信号に同期するもので、ラッチ信号ごとに生成される。なお、本実施の形態１では、主走査方向に繰り返し行われる４回のインターリーブ走査により、１つの完全な主走査方向のラインを形成する場合を例示する。これによれば、１回の走査で、７２０ｄｐｉの相当する３５．３μｍ間隔の画素を、４画素おきの１４１．２μｍ間隔で記録する。従って、インク滴の吐出周期は、例えば、キャリッジ部２の主走査方向への移動速度を７０６ｍｍ／ｓｅｃとすると、
１４１．２（μｍ）／７０６（ｍｍ／ｓｅｃ）＝２００μｓｅｃ
となる。
【００５１】
また、エンコーダセンサ２５は、キャリッジ部２上に存在し、例えば、支持棒３の主走査方向に、所定の間隔を持って刻印された黒色のマークを、読み取る。これにより、キャリッジ部２の主走査方向の位置を正確に把握し、インクの吐出タイミングを的確なものとする。なお、エンコーダセンサ２５の出力信号は、キャリッジ部２の主走査方向への移動速度を７０６ｍｍ／ｓｅｃ、前記所定の間隔を７０．６μｍとすると、概ね
７０．６（μｍ）／７０６（ｍｍ／ｓｅｃ）＝１００μｓｅｃ
周期の信号となる。
【００５２】
ホームポジションセンサ６６は、キャリッジ部２が、ホームポジションにあるかどうかを検出するセンサである。ここで、ホームポジションとは、例えば、図２に示すインクジェット記録装置１０上で、キャリッジ部２の移動可能範囲内の、主走査方向端部、例えば図２の右端に位置する。なお、このホームポジションを起点として、上述したエンコーダセンサ２５の出力を用いて、キャリッジ部２の主走査方向の正確な位置が算定される。
【００５３】
転送手段７１は、画像メモリ６４がらヘッド駆動制御回路２３ａ〜ｄに、各ヘッドの複数ノズルからの一回の吐出で記録される部分画像情報を転送する。転送手段７１は、タイミング発生回路６２およびメモリ制御回路６３を含む。タイミング発生回路６２は、ホームポジションセンサ６６およびエンコーダセンサ２５の出力から、正確なキャリッジ部２の位置を求め、メモリ制御回路６３は、この位置情報から、ヘッドごとに必要とされる部分画像情報のアドレスを求める。そして、メモリ制御回路６３は、この部分画像情報のアドレスを用いて、画像メモリ６４からの読み出し、ヘッド駆動制御回路２３ａ〜ｄへの転送を行う。
【００５４】
主走査モータ４１は、図２に示す、主走査方向にキャリッジ部２を移動するモータである。また、副走査モータ４２は、記録媒体１を副走査方向に搬送する、モータである。
【００５５】
フラッシュメモリ６５は、不揮発性のメモリで、後述するヘッドごとのラッチ信号の選択を行う際に、基になる実測データが保存される。
【００５６】
ＣＰＵ６０は、インクジェット記録装置１０を統括する制御部をなし、記録媒体１の搬送、キャリッジ部２の移動、ヘッド２１ａ〜ｄからのインク滴の吐出等を制御し、記録媒体１上に、目的とする画像情報を形成する。
【００５７】
図５は、タイミング発生回路６２を示す図である。タイミング発生回路６２は、逓倍回路６２１、ラッチ信号発生回路６２２、データ転送タイミング信号発生回路６２３、キャリッジポジションカウンタ６２４、記録開始位置レジスタ６２５および記録開始信号発生回路６２６を含む。
【００５８】
まず、逓倍回路６２１は、エンコーダセンサ２５の出力信号を逓倍し、部分画像情報をヘッド駆動制御回路２３ａ〜ｄでラッチする際の基本クロックを生成する。ここで、エンコーダセンサ２５の出力信号が１００μｓｅｃ周期である場合には、例えば、２逓倍により、５０μｓｅｃ周期の信号が生成される。
【００５９】
ラッチ信号発生回路６２２は、前記基本クロックに基づいて、部分画像情報をヘッド駆動制御回路２３ａ〜ｄでラッチする際のラッチ信号を生成する。このラッチ信号は、上述したインク滴の吐出周期で繰り返される信号で、吐出周期内のラッチ信号位置が異なる。例えば、基本クロックが５０μｓｅｃ周期である際には、ヘッド駆動制御回路２３ａ〜ｄの各々に対して、ラッチ信号位置が５０μｓｅｃずつずれた、２００μｓｅｃ周期の４つのラッチ信号を生成する送信する。なお、この２００μｓｅｃは、上述した、ヘッド２１ａ〜ｄからのインク滴の吐出周期である。
【００６０】
データ転送タイミング信号発生回路６２３は、１つのヘッドのノズル数分の部分画像情報、例えばノズル数が５１２個の場合には、５１２ビットの部分画像情報をヘッド駆動制御回路２３ａ〜ｄに転送する、タイミングを生成する。この転送では、１つの前記基本クロック内に部分画像情報の転送を終了する。ここで、基本クロック周期が５０μｓｅｃである場合には、５０μｓｅｃ以内に５１２ビットのデータ転送可能な、例えば８３．３ｎｓｅｃ周期の転送クロックを、メモリ制御回路６３およびヘッド駆動制御回路２３ａ〜ｄに供給する。
【００６１】
キャリッジポジションカウンタ６２４は、キャリッジ部２の主走査方向の位置情報を生成するカウンタで、ホームポジションセンサ６６からのホームポジション情報および逓倍回路６２１を介して入力されるエンコーダセンサ２５からのキャリッジ部２の位置情報に基づいて、ホームポジションを基点とするキャリッジ部２の位置情報を、カウント値として現す。なお、印画の際に、主走査方向の往路では、アップカウントにより、また、主走査方向の復路では、ダウンカウントにより、キャリッジ部２の位置情報がカウントされる。
【００６２】
記録開始位置レジスタ６２５は、記録開始位置を記憶するレジスタで、ＣＰＵ６０にホストコンピュータ５０から読み込まれる指定値に基づいて記録開始位置（ｘ０）を設定する。なお、この記録開始位置（ｘ０）は、主走査方向の往路および復路ごとに設定し直される。
【００６３】
記録開始信号発生回路６２６は、キャリッジポジションカウンタ６２４のカウント値（ｘ）と、記録開始位置レジスタ６２５の設定値（ｘ０）とを比較し、両者が一致した場合に（ｘ＝ｘ０）、メモリ制御回路６３に記録開始信号を出力する。
【００６４】
図１は、ヘッド駆動制御回路２３ａの構成を示すブロック図である。なお、ヘッド駆動制御回路２３ｂ〜ｄは、全く同様の構成であるので、説明を省略する。また、ヘッド駆動制御回路２３ａ〜ｄは、各々集積回路化され、ヘッド２１ａ〜ｄのカバーケース内に配設される。なお、今後、ヘッド駆動制御回路２３ｂ〜ｄを構成する各ブロック番号は、対応するヘッド駆動制御回路２３ａの構成ブロック番号の添字ａを、ｂ〜ｄで置き換えたもので現す。
【００６５】
ヘッド駆動制御回路２３ａは、画像メモリ６４からの部分画像情報に基づいて、インク滴が、記録媒体１上に誤差の無い着弾を行うタイミングで吐出する。ヘッド駆動制御回路２３ａは、シフトレジスタ２３１ａ、第２のラッチ回路２３３ａ、セレクタ２３６ａ、タイミング選択レジスタ２３５ａ、並びに、ドライバー部をなすドライバー２３４ａおよびアナログセレクタ２３７ａを含む。そして、これらの構成ブロックは、信号線２５１ａ、２６１、２５２ａ、２５４ａ、２６７ａ，２６４―１〜４および２６６―１〜４により、相互にあるいは外部の構成ブロックと接続される。なお、添字ａ〜ｄの付していない番号は、ヘッド駆動制御回路２３ａ〜ｄで、共通に用いられる信号線を現す。
【００６６】
シフトレジスタ２３１ａは、タイミング発生回路６２からの転送クロックに同期して、画像メモリ６４から部分画像情報を取得する。例えば、部分画像情報が５１２ビットの信号である場合には、シフトレジスタ２３１ａは、５１２ビットのサイズで、転送クロックに同期して部分画像情報を取り込む。
【００６７】
第２のラッチ回路２３３ａは、シフトレジスタ２３１ａに取り込まれたビット単位の部分画像情報を、セレクタ２３６ａからのラッチ信号のタイミングでラッチし、保持する。
【００６８】
ドライバー２３４ａは、第２のラッチ回路２３３ａにラッチされたビット単位の部分画像情報に基づいて、ヘッド２１ａを駆動する駆動波形の出力を行う。ここで、ドライバー２３４ａの入力側は、アナログセレクタ２３７ａに接続され、ヘッド２１ａの吐出タイミング信号が入力し、ドライバー２３４ａの出力側は、ヘッド２１ａに接続され、駆動波形が出力される。そして、ドライバー２３４ａは、部分画像情報が、例えば‘１’の場合には、駆動波形を出力し、ヘッド２１ａを駆動し、インク滴の吐出を行う。また、ドライバー２３４ａは、部分画像情報が、例えば‘０’の場合には、アナログセレクタ２３７ａからの吐出タイミング信号に基づいた、駆動波形の出力を行わず、ヘッド２１ａを駆動せず、インク滴の吐出を行わない。
【００６９】
タイミング選択レジスタ２３５ａは、ＣＰＵ６０を介して、ヘッド駆動制御回路２３ａ〜ｄごとのラッチタイミング情報を入力し、セレクタ２３６ａおよびアナログセレクタ２３７ａで、ラッチ信号および吐出タイミング信号を選択する。
【００７０】
セレクタ２３６ａおよびアナログセレクタ２３７ａは、タイミング選択レジスタ２３５ａからの選択信号に応じて、タイミング発生回路６２および駆動波形発生回路２２からのラッチ信号および吐出タイミング信号を選択する。
【００７１】
つぎに、ヘッド駆動制御回路２３ａ〜ｄを中心とする制御部であるＣＰＵ６０の動作を説明する前に、ヘッド２１ａ〜ｄを主走査方向に移動してインク滴の吐出を行う際の、吐出位置と着弾地点のずれについて説明する。
【００７２】
図６（ａ）は、キャリッジ部２を主走査方向の往路および復路で走査する際に、ヘッド２１ａ〜ｄのインク滴吐出位置と着弾位置の関係を示す図である。キャリッジ部２は、記録を行う場合に、例えば７０６（ｍｍ／ｓｅｃ）の一定速度で移動しつつ、インク滴を吐出する。この際、吐出されたインク滴は、移動方向に速度を有し、記録媒体１に落下しつつ、吐出位置から移動方向に着弾位置が移動する。また、この際、ヘッドごとのインク滴の吐出速度および吐出方向のばらつきにより、ヘッドごとに、着弾位置がばらつく。また、復路の場合にも、インク滴は、同様に着弾位置が移動方向の移動し、さらにヘッドごとのインク滴の吐出速度、吐出方向、さらにはヘッド２１ａ〜ｄと記録媒体１との距離のばらつき等により、着弾位置が異なる。
【００７３】
図６（ｂ）は、これらヘッドごとの着弾位置のばらつきを、定量的に実測する確認パターン１１の例である。図６（ｂ）は、往路および復路におけ走査で、キャリッジ部２が同一位置にある際に、すべてのヘッド２１ａ〜ｄから同時にインク滴の吐出を行い、記録媒体１上に形成されるインク滴パターンである。ここで、１１１ａ〜ｄは、ブラックインク、シアンインク、マゼンタインクおよびイエローインクの往路の際のインク滴パターンで、１１２ａ〜ｄは、ブラックインク、シアンインク、マゼンタインクおよびイエローインクの復路の際のインク滴パターンである。
【００７４】
ここで、往路の際のインク滴パターン１１１ａ〜ｄ間の距離、Ｘａｂ１，Ｘａｃ１およびＸａｄ１，並びに、復路の際のインク滴パターン１１２ａ〜ｄ間の距離、Ｘａｄ２，Ｘｂｄ２およびＸｃｄ２は、ヘッドごとのインク滴の吐出速度および吐出方向のばらつき、さらにはヘッドごとのノズルと記録媒体１との距離のばらつきにより、各々異なる長さを有する。また、イエローインクのインク滴パターン１１１ｄおよび１１２ｄ間の距離Ｘｄｌ２は、往路および復路におけるヘッドの着弾位置の変化を現している。なお、ヘッドごとのインク滴の吐出速度、吐出方向、さらにはヘッド２１ａ〜ｄと記録媒体１との距離のばらつき等が存在しない場合には、上述したインク滴パターン間の距離は、主走査方向のヘッド２１ａ〜ｄ間距離に等しくなる。例えば、ヘッド２１ａ〜ｄが１９．７５６ｍｍピッチで並置され、画素間隔が７２０ｄｐｉに相当する３５．３μｍである場合には、１９．７５６（ｍｍ）／３５．３（μｍ）≒５６０画素間隔のパターン間距離となる。
【００７５】
つづいて、制御部であるＣＰＵ６０の動作、またさらに詳しくヘッド駆動制御回路２３ａ〜ｄの動作を、図７のフローチャートおよび図９のタイムチャートを用いて説明する。図７は、制御部であるＣＰＵ６０の動作を示すフローチャートである。まず、ＣＰＵ６０は、図６（ｂ）で示した確認パターン１１の情報に基づいて、補正テーブルを生成する（ステップＳ７０１）。図８に、具体的な確認パターン１１の数値例を用いた、補正テーブルを例示する。なお、この補正テーブルは、主走査方向に、７２０ｄｐｉに相当する３５．３μｍの画素ピッチ有し、４回の繰り返し走査、すなわち４回のインターリーブ走査により１つの完全な主走査方向のラインの形成を行う場合を例示している。なお、４回の繰り返し走査を行う場合には、一回の走査では、４倍の画素ピッチである１４１．２μｍごとにインク滴の吐出が行われる。そして、往復路の走査ごとに記録媒体を搬送し、記録媒体上に形成される画像を構成する各々の主走査方向のラインを、１つのヘッド内の異なるノズルで記録するとともに、毎回主走査方向の吐出位置を１画素分移動し、４回の走査を繰り返し、最終的に３５．３μｍピッチの完全な画素列が、ライン上に形成される。
【００７６】
図８（ａ）は、確認パターン１１に示すインク滴のパターン間隔情報から、各ヘッドの着弾位置ずれを、画素単位で求める方法を示したものである。Ａ欄には、図６（ｂ）に示す確認パターン１１の各パターン間隔が示されており、Ｂ欄では、パターン間隔を画素単位に変換し、Ｃ欄では、４画素単位で丸めたパターン間隔の距離を算出し、Ｄ欄では、Ｂ欄およびＣ欄の差分により各ヘッド間のずれ量を算出している。なお、本実施の形態１では、ヘッド２１ａ〜ｄは、主走査方向に、５６０画素に相当する１９．７５６ｍｍ間隔で配列されるので、Ｂ欄およびＣ欄の値は、５６０画素の整数倍に近似した値となる。
【００７７】
図８（ｂ）は、図８（ａ）のＤ欄に示すずれ量から、４回のインターリーブ走査を繰り返し行う場合の、各走査ごとの、ずれ量に基づいて設定されるタイミング選択値を示す。この４回の繰り返し走査は、図８（ｂ）のＨ欄に走査番号が０〜３の番号で示される、往路および復路を含む第１走査および第２走査からなる。ここで、図８（ｂ）のＧ欄に示すずれ量は、図８（ａ）のＤ欄のずれ量に対応するものであり、図８（ｂ）のＪ欄に記載されるタイミング選択値は、図８（ｂ）のＧ欄のずれ量に、走査回数ごとのインターリーブ走査による吐出画素位置の変更を加え、４で丸めたものである。また、図８（ｂ）のＩ欄に記載される座標は、Ｆ欄の着弾位置およびＪ欄のタイミング選択値から決定される主走査方向の位置で、画像メモリ６４から部分画像情報を読み出す際のアドレス情報を形成する。
【００７８】
なお、この４で丸める理由は、本実施の形態１では、ラッチ信号発生回路６２２で、ラッチ信号位置が５０μｓｅｃずつずれた、吐出周期である２００μｓｅｃ周期の４つのラッチ信号を生成し、これら４つのラッチ信号の中の１つを、タイミング選択レジスタ２３５ａ〜ｄに設定されるタイミング選択値から選択するためである。
【００７９】
図７に戻り、ＣＰＵ６０は、記録開始位置情報（ｘ０）を、タイミング発生回路６２の記録開始位置レジスタ６２５に設定し、図８（ｂ）のＩ欄の座標を、転送手段７１のメモリ制御回路６３に設定し、さらに、図８（ｂ）のＪ欄に示すタイミング設定値を、ヘッド駆動制御回路２３ａ〜ｄのタイミング選択レジスタ２３５ａ〜ｄに設定する（ステップＳ７０２）。
【００８０】
その後、ＣＰＵ６０は、往路の第１走査を行うため、部分画像情報の転送を行う（ステップＳ７０３）。そして、ホームポジションにあるキャリッジ部２は、移動を開始する。タイミング発生回路６２の記録開始信号発生回路６２６は、移動を開始したキャリッジ部２のヘッド２１ａが記録開始位置に達すると、記録開始信号を、メモリ制御回路６３に出力する。
【００８１】
メモリ制御回路６３は、記録開始信号に基づいて、目的とする主走査方向位置のブラックに関する部分画像情報を読み出すアドレス情報を生成する。このアドレス情報は、ヘッド２１ａのノズル数分の部分画像情報を、読み出すアドレスである。そして、画像メモリ６４は、このアドレス情報に基づいて、シフトレジスタ２３１ａと接続される信号線２５１ａに、部分画像情報をシリアル出力する。図９の信号線２５１ａ〜ｄに、この部分画像情報を例示する。また、これと同時に、転送手段７１のタイミング発生回路６２は、シフトレジスタ２３１ａと接続される信号線２６１ａに、部分画像情報を読み込むための転送クロックを入力する。図９の信号線２６１に、この転送クロックを例示する。これにより、画像メモリ６４の部分画像情報が、シフトレジスタ２３１ａに転送される。
【００８２】
その後、ヘッド駆動制御回路２３ａは、シフトレジスタ２３１ａに転送された部分画像情報のラッチおよび吐出を行う（ステップＳ７０４）。タイミング選択レジスタ２３５ａは、ＣＰＵ６０から設定されたタイミング選択値に基づいて、セレクタ２３６ａおよびアナログセレクタ２３７ａの選択が行われる。図９の信号線２６４−１〜４には、セレクタ２３６ａに入力される４つのラッチ信号が図示されている。そして、この４つのラッチ信号の中から、タイミング選択値に基づいた１つが選択され、このタイミングで、第２のラッチ回路２３３ａは、シフトレジスタ２３１ａの部分画像情報をラッチする。図８（ｂ）に示すタイミング選択値の例では、往路の第１走査のヘッド２１ａで、選択値は０であるので、図９の出力信号２６５ａに示すセレクタ２３６ａの出力は、信号線２６４−１と同一の信号となる。
【００８３】
また、ヘッド駆動制御回路２３ａは、このラッチの後にインク滴の吐出を行う。図９の信号線２６６−１〜４には、アナログセレクタ２３７ａに入力される、４つのラッチ信号の各々に同期した４つの吐出信号が図示されている。そして、この４つの吐出信号の中から、ラッチ信号に対応する吐出信号が１つ選択され、ドライバー２３４ａは、この吐出信号の立ち下がりのタイミングで、ラッチされた部分画像情報が吐出を意味する場合に、インク滴の吐出を行う。図８（ｂ）に示すタイミング選択値の例では、往路の第１走査のヘッド２１ａで、選択値は０であるので、図９の出力信号２６７ａに示すアナログセレクタ２３７ａの出力は、信号線２６６−１と同一の信号となる。これにより、ドライバー２３４ａは、部分画像情報である図９のラッチ信号２５４ａが、吐出を意味する場合に、図９の出力波形２５５ａを出力し、ヘッド２１ａの吐出を行う。なお、これ以後２００μｓｅｃ周期で同様の処理を行い、４画素分の１４１μｍ間隔で、ブラックの画像情報の記録を行う。
【００８４】
その後、ＣＰＵ６０は、往路の走査を終了したかどうかを判定する（ステップＳ７０５）。そして、往路の走査が終了していない場合には（ステップＳ７０５否定）、メモリ制御回路６３の部分画像情報を読み出す主走査方向の位置情報を更新する（ステップＳ７０６）。ここで、本実施の形態１の場合の様に、４画素おきにインターリーブを行う際には、主走査方向に４画素分移動した部分画像情報のアドレスが設定される。そして、ステップＳ７０３に移行し、再度、部分画像情報の転送、ラッチおよび吐出が行われる。
【００８５】
また、ＣＰＵ６０は、図８（ｂ）のＩ欄の座標値に基づき、タイミング発生回路６２が、ヘッド２１ａの吐出開始位置から５６０画素分の移動を確認した場合には、シアンインク滴を吐出するヘッド２１ｂが記録開始位置となる。そして、これ以後、ヘッド２１ｂは、ヘッド２１ａと同様に、ステップＳ７０２およびＳ７０３を行い、シアンの部分画像情報の転送、ラッチおよび吐出を行う。この場合に、メモリ制御回路６３に設定された補正テーブルのヘッド２１ｂの座標に基づいて、ブラックの部分画像情報から、主走査方向に５６０画素分手前のシアンの部分画像情報のアドレス情報が形成される。
【００８６】
また、ヘッド駆動制御回路２３ｂのタイミング選択レジスタ２３５ｂは、ＣＰＵ６０から設定されたタイミング選択値に基づいて、セレクタ２３６ｂおよびアナログセレクタ２３７ｂの選択を行う。そして、図９に示される４つの信号線２６４−１〜４の４つのラッチ信号の中から、タイミング選択値に基づいた１つが選択され、このタイミングで、第２のラッチ回路２３３ｂは、シフトレジスタ２３１ｂの部分画像情報をラッチする。図８（ｂ）に示すタイミング選択値の例では、往路の第１走査のヘッド２１ｂで、タイミング選択値が１であるので、図９に示す２６４−２が選択される。また、同様に、アナログセレクタ２３７ｂにより、図９に示す２６６−２が選択され、そして、この４つの吐出信号の中から、ラッチ信号に対応する吐出信号が１つ選択され、シアンのインク滴が、この吐出信号の立ち下がりのタイミングで、ラッチされた部分画像情報が吐出を意味する場合に、吐出される。なお、これにより、シアンのインク滴吐出タイミングは、ブラックと比較して、ラッチ信号の間隔である５０μｓｅｃ分のおくれを生じ、ヘッド２１ａおよび２１ｂの移動速度７０６ｍｍ／ｓｅｃを考慮すると、７０６ｍｍ／ｓｅｃ×５０μｓｅｃ≒３５．３μｍとなり、１画素分吐出位置が接近する。そして、図８（ａ）のＢ欄に示される、ヘッド２１ａおよび２１ｂの同時吐出時における、吐出パターン間隔５６１画素が補正され、ブラックおよびシアンのインク滴の互いに対応する画素の着弾位置を一致させる。なお、これ以後２００μｓｅｃ周期で同様の処理を行い、４画素分の１４１μｍ間隔で、シアンおよびブラックの画像情報が、ほぼ同一位置に記録される。
【００８７】
また、ＣＰＵ６０は、図８（ｂ）のＩ欄の座標値に基づき、タイミング発生回路６２が、ヘッド２１ａの吐出開始位置から１１２０画素分の移動を確認した場合には、マゼンタインク滴を吐出するヘッド２１ｃが記録開始位置となる。そして、これ以後、ヘッド２１ｃは、ヘッド２１ａおよび２１ｂと同様に、ステップＳ７０２およびＳ７０３を行い、マゼンタの部分画像情報の転送、ラッチおよび吐出を行う。この場合に、メモリ制御回路６３に設定された補正テーブルのヘッド２１ｃの座標に基づいて、ブラックの部分画像情報から、主走査方向に１１２０画素分手前のマゼンタの部分画像情報のアドレス情報が形成される。
【００８８】
また、ヘッド駆動制御回路２３ｃのタイミング選択レジスタ２３５ｃは、ＣＰＵ６０から設定されたタイミング選択値に基づいて、セレクタ２３６ｃおよびアナログセレクタ２３７ｃの選択を行う。そして、図９に示される４つの信号線２６４−１〜４の４つのラッチ信号の中から、タイミング選択値に基づいた１つが選択され、このタイミングで、第２のラッチ回路２３３ｃは、シフトレジスタ２３１ｃの部分画像情報をラッチする。図８（ｂ）に示すタイミング選択値の例では、往路の第１走査のヘッド２１ｃで、タイミング選択値が１であるので、図９に示す２６４−２が選択される。また、同様に、アナログセレクタ２３７ｃにより、図９に示す２６６−２が選択され、マゼンタのインク滴が吐出される。なお、これにより、マゼンタのインク滴吐出タイミングは、ブラックと比較して、ラッチ信号の間隔である５０μｓｅｃ分のおくれを生じ、ヘッド２１ａ〜ｄの移動速度を考慮すると、１画素分吐出位置が接近する。そして、図８（ａ）のＢ欄に示される、ヘッド２１ａ〜ｄの同時吐出時における、吐出パターン間隔１１２１画素が補正され、ブラックおよびマゼンタのインク滴の互いに対応する画素の着弾位置を一致させる。なお、これ以後２００μｓｅｃ周期で同様の処理を行い、４画素分の１４１μｍ間隔で、マゼンタ、シアンおよびブラックの画像情報が、ほぼ同一位置に記録される。
【００８９】
また、ＣＰＵ６０は、図８（ｂ）のＩ欄の座標値に基づき、タイミング発生回路６２が、ヘッド２１ａの吐出開始位置から１６８０画素分の移動を確認した場合には、イエローインク滴を吐出するヘッド２１ｄが記録開始位置となる。そして、これ以後、ヘッド２１ｄは、ヘッド２１ａ〜ｃと同様に、ステップＳ７０２およびＳ７０３を行い、イエローの部分画像情報の転送、ラッチおよび吐出を行う。この場合に、メモリ制御回路６３に設定された補正テーブルのヘッド２１ｄの座標に基づいて、イエローの部分画像情報から、主走査方向に１６８０画素分手前のマゼンタの部分画像情報のアドレス情報が形成される。
【００９０】
また、ヘッド駆動制御回路２３ｄのタイミング選択レジスタ２３５ｄは、ＣＰＵ６０から設定されたタイミング選択値に基づいて、セレクタ２３６ｄおよびアナログセレクタ２３７ｄの選択を行う。そして、図９に示される４つの信号線２６４−１〜４の４つのラッチ信号の中から、タイミング選択値に基づいた１つが選択され、このタイミングで、第２のラッチ回路２３３ｄは、シフトレジスタ２３１ｄの部分画像情報をラッチする。図８（ｂ）に示すタイミング選択値の例では、往路の第１走査のヘッド２１ｄで、タイミング選択値が３であるので、図９に示す２６４−４が選択される。また、同様に、アナログセレクタ２３７ｄにより、図９に示す２６６−４が選択され、イエローのインク滴が吐出される。なお、これにより、イエローのインク滴吐出タイミングは、ブラックと比較して、ラッチ信号の間隔である１５０μｓｅｃ分のおくれを生じ、ヘッド２１ａ〜ｄの移動速度を考慮すると、３画素分吐出位置が接近する。そして、図８（ａ）のＢ欄に示される、ヘッド２１ａ〜ｄの同時吐出時における、吐出パターン間隔１６８３画素が補正され、ブラックおよびイエローのインク滴の互いに対応する画素の着弾位置を一致させる。なお、これ以後２００μｓｅｃ周期で同様の処理を行い、４画素分の１４１μｍ間隔で、イエロー、マゼンタ、シアンおよびブラックの画像情報が、ほぼ同一位置に記録される。
【００９１】
その後、ＣＰＵ６０は、ステップＳ７０５の主走査方向位置の更新を行いつつ、部分画像情報の転送、ラッチおよびインク滴の吐出を、すべてのヘッド２１ａ〜ｄで繰り返し行い、主走査方向の印画を行う。そして、ブラックのヘッド２１ａは、主走査方向の端部に達すると、ステップＳ７０２およびＳ７０３の部分画像情報の転送、ラッチおよびインク滴の吐出を停止し、以下順次、さらに５６０画素分移動の後にシアンのヘッド２１ｂを停止し、さらに１１２０画素分移動の後にマゼンタのヘッド２１ｃを停止し、さらに１６８０画素分移動の後にイエローのヘッド２１ｄを停止し、メモリ制御回路６３は、記録終了信号をＣＰＵ６０に出力する。
【００９２】
その後、ＣＰＵ６０は、記録終了信号を確認し、往路の走査が終了した場合には（ステップＳ７０５肯定）、キャリッジ部２の移動を停止し、インターリーブ走査がすべて終了したかどうかを判定する（ステップＳ７０７）。ここで、インターリーブ走査がすべて終了していない場合には（ステップＳ７０７否定）、副走査方向位置の更新を行う（ステップＳ７０９）。ここで、ＣＰＵ６０は、副走査モータ４２の駆動により、記録媒体１を、所定量だけ副走査方向へ移動する。
【００９３】
その後、ＣＰＵ６０は、復路の走査を行うため、ステップＳ７０２に移行し、ステップＳ７０２では、記録開始位置情報を、記録開始位置レジスタ６２５に設定し、図８（ｂ）のＩ欄に示す座標を、メモリ制御回路６３に設定し、図８（ｂ）のＪ欄に示すタイミング設定値を、タイミング選択レジスタ２３５ａ〜ｄに設定する。そして、主走査モータ４１を往路から復路方向の回転に変更し、キャリッジ部２の復路方向への移動を開始する。なお、記録開始位置レジスタ６２５には、往路のブラックーイエロー間の着弾位置距離画素数、イエローインクの往路復路間の着弾距離画素数、さらに主走査方向の画像画素数を、加算したものが設定される。例えば、図８を用いた例では、各々、１６８３画素、６画素、２８８０画素となり、ｘ０＋１６８３＋６＋２８８０＝ｘ０＋４５６９が、記録開始位置レジスタ６２５に設定される。また、図８（ｂ）のＩ欄の座標およびＪ欄に示すタイミング設定値は、復路の第１走査に示される情報が用いられる。
【００９４】
その後、ＣＰＵ６０は、往路と同様にステップＳ７０３〜Ｓ７０６の処理を行い、復路での印画を行う。なお、復路方向では、イエローのヘッド２１ｄから、メモリ制御回路６３に設定されたヘッドごとの座標に基づいた部分画像情報の転送、ラッチおよびインク滴の吐出を開始し、それ以後順次、図８（ｂ）のＩ欄の座標値に基づいて、５６０画素分移動するとマゼンタのヘッド２１ｃの駆動を開始し、１１２０画素分移動するとシアンのヘッド２１ｂの駆動を開始し、１６８４画素分移動するとブラックのヘッド２１ａの駆動を開始する。
【００９５】
ここで、復路の第１走査の例として、イエローおよびマゼンタのインク滴着弾位置を中心にした動作を説明する。イエローに対応するヘッド駆動制御回路２３ｄのタイミング選択レジスタ２３５ｄには、図８（ｂ）から、３のタイミング選択値が設定される。従って、着弾位置は、３画素分復路走査方向に移動する。記録開始信号発生回路６２６は、記録開始信号を、キャリッジ部２が、ブラックに対応するヘッド２１ａの往路における記録開始位置から４５６９画素移動したときに発生する。そして、往路のブラックーイエロー間の着弾位置距離である１６８３画素、イエローインクの往路および復路間での着弾位置距離である６画素を考慮すると、復路のイエローインクの記録開始位置は、往路の記録開始位置から、４５６９−１６８３−６−３＝２８７７画素はなれた位置となる。往路で最後に吐出されたインク滴の着弾位置は、往路の記録開始位置から、２８７６画素はなれているので、復路のイエローインクの記録開始位置は、往路の最後の記録開始位置より、１画素分往路走査方向側に移動する。
【００９６】
また、マゼンタに対応するヘッド駆動制御回路２３ｃのタイミング選択レジスタ２３５ｃには、図８（ｂ）から、２のタイミング選択値が設定される。従って、３が設定されるイエローのヘッド２１ｄと比較して、マゼンタヘッド２１ｃは、５０μｓｅｃ早く駆動され、同時駆動の場合と比較して１画素分着弾位置が離れる。ヘッド２１ｃおよび２１ｄを同時駆動する場合の着弾位置は、図８（ｂ）から、５５９画素離れているので、上述した補正により、着弾位置間隔は、概ね５６０画素となり、イエローインクの復路記録開始位置、すなわち往路着弾位置の１画素往路走査方向側にマゼンタインク滴が記録される。以後、２００μｓｅｃ周期で全く同様の処理を行い、さらに、シアンおよびブラックに関しても同様の処理により、４色のインク滴が概ね同じ位置、すなわち往路の着弾位置よりも１画素往路走査方向側に記録される。
【００９７】
その後、ＣＰＵ６０は、ステップＳ７０５の主走査方向位置の更新を行いつつ、部分画像情報の転送、ラッチおよびインク滴の吐出を、すべてのヘッド２１ａ〜ｄで繰り返し行い、復路の主走査方向の印画を行う。そして、イエローのヘッド２１ｄは、主走査方向の端部に達すると、ステップＳ７０２およびＳ７０３の部分画像情報の転送、ラッチおよびインク滴の吐出を停止し、以下順次、さらに５６０画素分移動の後にマゼンタのヘッド２１ｃを停止し、さらに１１２０画素分移動の後にシアンのヘッド２１ｂを停止し、さらに１６８４画素分移動の後にブラックのヘッド２１ａを停止し、メモリ制御回路６３は、記録終了信号をＣＰＵ６０に出力する。
【００９８】
その後、ＣＰＵ６０は、ステップＳ７０５で記録終了信号を確認し、復路の走査が終了した場合には、キャリッジ部２の移動を停止し、ステップＳ７０７で、さらにインターリーブ走査がすべて終了したかどうかを判定する。ここで、インターリーブ走査がすべて終了していない場合には、副走査方向位置を更新するため、ＣＰＵ６０は、ステップＳ７０９に移行し、副走査モータ４２の駆動により、記録媒体１を、所定量だけ副走査方向へ移動する。
【００９９】
その後、ＣＰＵ６０は、再度往路の走査を行うため、ステップＳ７０２に移行し、ステップＳ７０２では、記録開始位置情報を、記録開始位置レジスタ６２５に設定し、図８（ｂ）のＩ欄に示す座標を、メモリ制御回路６３に設定し、図８（ｂ）のＪ欄に示すタイミング設定値を、タイミング選択レジスタ２３５ａ〜ｄに設定する。そして、主走査モータ４１を復路から往路方向の回転に変更し、キャリッジ部２の往路方向への移動を開始する。なお、記録開始位置レジスタ６２５には、往路の記録開始位置であるｘ０が設定される。また、図８（ｂ）のＩ欄の座標および同Ｊ欄に示すタイミング設定値として、往路の第２走査に示される値が用いられる。この往路の第２走査では、タイミング選択値が、往路の第１走査と比較して、２つ増分された値が用いられる。これにより、着弾位置は、往路の第１走査と比較して、２画素往路走査方向側となる。なお、タイミング選択値は、４で丸められているので、４以上の場合には、Ｉ欄の座標に加算される。
【０１００】
その後、ＣＰＵ６０は、ステップＳ７０５の主走査方向位置の更新を行いつつ、往路の主走査方向の印画を行う。そして、ヘッド２１ａ〜ｄが、主走査方向の端部に達すると順次停止し、メモリ制御回路６３は、記録終了信号をＣＰＵ６０に出力する。
【０１０１】
その後、ＣＰＵ６０は、ステップＳ７０５で記録終了信号を確認し、往路の走査が終了した場合には、キャリッジ部２の移動を停止し、ステップＳ７０７で、さらにインターリーブ走査がすべて終了したかどうかを判定する。ここで、インターリーブ走査がすべて終了していない場合には、副走査方向位置を更新するためステップＳ７０９に移行し、ＣＰＵ６０は、副走査モータ４２の駆動により、記録媒体１を、所定量だけ副走査方向へ移動する。
【０１０２】
その後、ＣＰＵ６０は、再度復路の走査を行うため、ステップＳ７０２に移行し、ステップＳ７０２では、記録開始位置情報を、記録開始位置レジスタ６２５に設定し、図８（ｂ）のＩ欄に示す座標を、メモリ制御回路６３に設定し、図８（ｂ）のＪ欄に示すタイミング設定値を、タイミング選択レジスタ２３５ａ〜ｄに設定する。そして、主走査モータ４１を往路から復路方向の回転に変更し、キャリッジ部２の復路方向への移動を開始する。なお、記録開始位置レジスタ６２５には、復路の第１走査と同様に、復路の記録開始位置であるｘ０＋４５６９が設定される。また、図８（ｂ）のＩ欄の座標および同Ｊ欄に示すタイミング設定値は、復路の第２走査に示される情報が用いられる。この復路の第２走査では、タイミング選択値が、往路の第１走査と比較して、３つ増分された値が用いられる。これにより、着弾位置は、往路の第１走査と比較して、３画素往路走査方向側となる。なお、タイミング選択値は、４で丸められているので、４以上の場合には、Ｉ欄の座標に加算される。
【０１０３】
その後、ＣＰＵ６０は、ステップＳ７０５の主走査方向位置の更新を行いつつ、復路の主走査方向の印画を行う。そして、ヘッド２１ａ〜ｄが、主走査方向の端部に達すると順次停止し、メモリ制御回路６３は、記録終了信号をＣＰＵ６０に出力する。
【０１０４】
その後、ＣＰＵ６０は、ステップＳ７０５で記録終了信号を確認し、復路の走査が終了した場合には、キャリッジ部２を停止し、ステップＳ７０７で、さらにインターリーブ走査がすべて終了したかどうかを判定する。ここで、インターリーブ走査がすべて終了した場合には、すべてのラインの印画が終了したかどうかを判定する（ステップＳ７０８）。そして、すべてのラインの印画が終了していない場合には（ステップＳ７０８否定）、副走査方向位置を更新するためステップＳ７０９に移行し、ＣＰＵ６０は、副走査モータ４２の駆動により、記録媒体１を所定量だけ副走査方向へ移動する。そして、ステップＳ７０２に移行し、新たなラインで記録を再度行う。なお、画像メモリ６４に必要とされる部分画像情報が存在しない場合には、適宜ホストコンピュータからの補充を行う。
【０１０５】
また、ＣＰＵ６０は、すべてのラインの印画が終了した場合には（ステップＳ７０８肯定）、キャリッジ部２をホームポジションに戻して、本処理を終了する。
【０１０６】
上述してきたように、本実施の形態１では、転送手段７１が、タイミング発生回路６２により、ヘッド２１ａ〜２１ｄの部分画像情報を、吐出周期の複数分の１の繰り返しの周期内に、同一タイミングで、画像メモリ６４からヘッド駆動制御回路２３ａ〜ｄのシフトレジスタ２３１ａ〜ｄに転送し、ヘッド駆動制御回路２３ａ〜ｄは、第２のラッチ回路２３３ａ〜ｄにより、シフトレジスタ２３１ａ〜ｄの部分画像情報を、吐出周期を有し、吐出周期の前記複数分の１だけ各々タイミングが異なる前記複数分のラッチ信号のいずれか１つに同期してラッチし、ドライバー部により、このラッチ信号に同期して、シフトレジスタ２３１ａ〜ｄの部分画像情報に基づいたヘッドの吐出駆動を行うこととしているので、ヘッド内の簡易な回路構成で、吐出周期の複数分の１まで、インク滴の吐出タイミングを制御し、インク滴の着弾位置のばらつきを減少させ、ひいては記録画像の画質を向上させることができる。
【０１０７】
また、本実施の形態１では、ヘッド２１ａ〜ｄにシェアモード型のピエゾヘッドを用いたが、他の型のピエゾヘッドを用いることもでき、また、ノズルに熱を加え、ノズル内のインクに気泡を発生させインクの吐出を行う方式等のヘッドを用いることもできる。なお、これらのヘッドを用いる場合には、ドライバー２３４ａは、ヘッドに対応したものとされる。
【０１０８】
また、本実施の形態１では、ヘッド駆動制御回路２３ａ〜ｄのタイミング選択レジスタ２３５ａ〜ｄと、タイミング発生回路６２の記録開始位置レジスタ６２５と、メモリ制御回路６３とに対して、ＣＰＵ６０は、走査ごとに、タイミング選択値、記録開始位置および座標を書き換えることとしたが、インターリーブ走査ごとのこれら各情報を、一括して書込み、それ以後、走査ごとに、この一括情報を、タイミング選択レジスタ２３５ａ〜ｄ、記録開始位置レジスタ６２５およびメモリ制御回路６３内で循環的に用いる様にして、ＣＰＵ６０の負荷を軽減することもできる。
【０１０９】
また、本実施の形態１では、往路および復路の両路において、画像情報の記録を行うこととしたが、往路あるいは復路のいずれか１方向のみで記録を行うこととすることもできる。これによれば、往路あるいは復路のみの確認パターン１１に基づいて、補正テーブルが設定される。
【０１１０】
また、本実施の形態１では、信号線２６４―１〜４および信号線２６６―１〜４に示す、５０μｓｅｃ間隔の４つのヘッド駆動タイミング信号により、１画素単位で着弾位置の制御を行うこととしたが、タイミング発生回路６２に存在する逓倍回路６２１の逓倍数を異なった値とし、任意の単位で着弾位置を制御することもできる。例えば、逓倍数を４とし、２５μｓｅｃ間隔の８つのヘッド駆動タイミング信号により、１／２画素単位で着弾位置の制御を行うこともできる。
【０１１１】
また、本実施の形態１では、一回の走査で４画素ごとにインク滴の吐出を行い、この吐出位置を変えた４回のインターリーブ走査で、１つのライン上に完全な画素列を構成することとしたが、ヘッドの吐出周期２００μｓｅｃおよびキャリッジ部２の移動速度７０６ｍｍ／ｓｅｃの比を変更することにより、一回の走査での吐出周期を変えることもできる。例えば、キャリッジ部２の移動速度のみを、１／４の１７６．５ｍｍ／ｓｅｃとすると、吐出周期は、３５μｍとなり、一回の走査で、１つのライン上に完全な画素列を構成することができる。また、５０μｓｅｃ間隔の４つのヘッド駆動タイミング信号により、吐出タイミングの制御を行えば、１／４画素単位で着弾位置を制御することができる。
【０１１２】
また、本実施の形態１では、ヘッド２１ａ〜ｄは、キャリッジ部２に固定され、記録媒体１からの高さは、不変であることとしたが、ヘッド２１ａ〜ｄの高さ調節の機構を備える際には、ヘッド２１ａ〜ｄの高さ検出のセンサを設け、この高さ情報に基づいて、往路と復路の着弾位置ずれを補正し、より確度の高い補正テーブルとすることもできる。また、記録媒体１の厚さが異なる場合には、同様に、記録媒体１の厚さを検出するセンサあるいはオペレータによる厚さの入力情報に基づいて、往路と復路の着弾位置を補正し、より確度の高い補正テーブルとすることもできる。
（実施の形態２）
ところで、上記実施の形態１では、キャリッジ部２は、ブラック、シアン、マゼンタおよびイエローに対応する４つのヘッド２１ａ〜ｄを有することとしたが、各色ごとに２つのヘッドからなる合計８つのヘッドを有し、かつ各色の２つのヘッドを、副走査方向に、ノズル間隔の半分だけずらして配置した構成とすることもできる。そこで、本実施の形態２では、キャリッジ部２が、各色２つの合計８つのヘッドを有する場合を示すことにする。
【０１１３】
ここで、本実施の形態２にかかるインクジェット記録装置の電気的な構成および動作は、キャリッジ部２を除いて、図４に示すインクジェット記録装置１０と全く同様であるので詳しい説明を省略し、異なる部分のみを記す。
【０１１４】
図１０は、本実施の形態２にかかるインクジェット記録装置のキャリッジ部１０２が有する８つのヘッド２１ａａ、２１ａｂ、２１ｂａ、２１ｂｂ、２１ｃａ、２１ｃｂ、２１ｄａ、２１ｄｂ（以下、２１ａａ〜ｄｂと略称する）の構成を示す図である。図１０（ａ）は、ヘッド２１ａａ〜ｄｂの主走査方向の側面図である。ヘッド２１ａａおよび２１ａｂは、ブラックのインク吐出用のヘッドであり、ヘッド２１ｂａおよび２１ｂｂは、シアンのインク吐出用のヘッドであり、ヘッド２１ｃａおよび２１ｃｂは、マゼンタのインク吐出用のヘッドであり、ヘッド２１ｄａおよび２１ｄｂは、イエローのインク吐出用のヘッドである。これらヘッド２１ａａ〜ｄｂは、キャリッジ部２のヘッド２１ａ〜ｄと同様の色順序で配置される。
【０１１５】
また、図１０（ｂ）は、キャリッジ部１０２に存在するヘッド２１ａａ〜ｄｂを、下方のノズルが存在する方向から見た図である。ここで、各色の２つのヘッド、例えば、ヘッド２１ａａおよび２１ａｂは、ノズル間隔の半分だけ、副走査方向にずれて配設される。図１０（ｂ）の例では、ノズル間隔は、１４１．１μｍであるので、この半分の７０．５５μｍだけ、同色のヘッド同士は、相互に位置がずらされる。
【０１１６】
また、キャリッジ部１０２のヘッド駆動制御回路は、図４に示すヘッド２１ａ〜ｄに対する４つのヘッド駆動制御回路２３ａ〜ｄと全く同様に、ヘッド２１ａａ〜ｄｂに対する図示しない８つのヘッド駆動制御回路２３ａａ〜ｄｂを有する。ここで、ヘッド駆動制御回路２３ａａ〜ｄｂの電気的構成は、図１に示すヘッド駆動制御回路２３ａと全く同様である。
【０１１７】
つぎに、キャリッジ部１０２の動作について説明する。キャリッジ部１０２のヘッド２１ａａ〜ｄｂは、図７のフローチャートおよび図９のタイムチャートに示すキャリッジ部２の動作と全く同様に主走査方向の走査および副走査方向の走査を行う。ここで、８つのヘッド２１ａａ〜ｄｂは、同色のヘッドであっても、ヘッドの特性のばらつきにより、インク滴の吐出速度および方向にばらつきがあり、また、ヘッドの配設位置のばらつきにより、記録媒体１との距離にばらつきが生じ、ひいては、着弾位置のばらつきが生じる。従って、４つのヘッド２１ａ〜ｄに対する図６（ｂ）の確認パターン１１は、８つのヘッド２１ａａ〜ｄｂに対する同様の新たな確認パターンとされ、さらにこの確認パターンから、図８と同様の補正テーブルが求められる。そして、この補正テーブルに基づいて、ヘッド２１ａａ〜ｄｂごとに、インク滴の吐出タイミングが補正される。
【０１１８】
上述してきたように、本実施の形態２では、キャリッジ部１０２は、ブラック、シアン、マゼンタおよびイエローごとに２つのヘッドからなる合計８つのヘッドを有し、かつ各色の２つのヘッドを、副走査方向に、ノズル間隔の半分だけずらして配置した構成としているので、ヘッド内の簡易な回路構成で、インク滴の吐出周期の複数分の１まで、吐出タイミングを制御し、インク滴の主走査方向の着弾位置のばらつきを減少させ、ひいては記録画像の画質を向上させると同時に、副走査方向のノズルピッチを２倍にしたと同様の、高密度印画、例えば、ノズル間隔が７０．５５μｍの１０２４個のノズルを有する１つのヘッドと同様の印画を行うことができる。
（実施の形態３）
ところで、上記実施の形態１では、ヘッド駆動制御回路２３ａのシフトレジスタ２３１ａに読み込まれた部分画像情報を、第２のラッチ回路２３３ａでラッチし、この第２のラッチ回路２３３ａの出力でドライバー２３４ａを制御することとしたが、シフトレジスタ２３１ａおよび第２のラッチ回路２３３ａ間に、さらにもう一段のラッチ回路を設け、画像メモリ６４からシフトレジスタ２３１ａに部分画像情報を転送する転送時間を、長いものにすることもできる。そこで、本実施の形態３では、ヘッド駆動制御回路２３ａ〜ｄに、もう一段のラッチ回路を設け、部分画像情報を、長い転送時間を持ってシフトレジスタ２３１ａに転送する場合を示す。
【０１１９】
ここで、本実施の形態３にかかるインクジェット記録装置１０の電気的な構成および動作について説明する。図１１は、本実施の形態３にかかるヘッド２１ａに対応するヘッド駆動制御回路１２３ａの構成を示すブロック図である。なお、ヘッド２１ｂ〜ｄに対応するヘッド駆動制御回路１２３ｂ〜ｄは、ヘッド駆動制御回路１２３ａと全く同様であるので説明を省略する。また、ヘッド駆動制御回路１２３ａ〜ｄは、図４のヘッド駆動制御回路２３ａ〜ｄに対応するもので、その他の部分は、図４と全く同様であるので説明を省略する。
【０１２０】
図１１のヘッド駆動制御回路１２３ａは、シフトレジスタ１２３１ａ、第１のラッチ回路１２３２ａ、第２のラッチ回路１２３３ａ、セレクタ１２３６ａ、タイミング選択レジスタ１２３５ａ、並びに、ドライバー部をなすドライバー１２３４ａおよびアナログセレクタ１２３７ａを含む。そして、これらの構成ブロックは、信号線１２５１ａ、１２６１、１２６２、１２５２ａ、１２５３ａ、１２５４ａ、１２６７ａ，１２６４―１〜４および１２６６―１〜４により、相互にあるいは外部の構成ブロックと接続される。なお、添字ａ〜ｄの付していない番号は、ヘッド駆動制御回路１２３ａ〜ｄで、共通に用いられる信号線を現す。
【０１２１】
シフトレジスタ１２３１ａは、タイミング発生回路６２からの転送クロックに同期して、画像メモリ６４から部分画像情報を取得する。
【０１２２】
第１のラッチ回路１２３２ａは、シフトレジスタ１２３１ａに読み込まれた部分画像情報を、タイミング発生回路６２からのインク滴の吐出周期に同期したラッチ信号でラッチする。
【０１２３】
第２のラッチ回路１２３３ａは、第１のラッチ回路１２３２ａにラッチされたビット単位の部分画像情報を、セレクタ１２３６ａからの選択されたラッチ信号のタイミングでラッチし、保持する。
【０１２４】
ドライバー１２３４ａは、第２のラッチ回路１２３３ａにラッチされたビット単位の部分画像情報に基づいて、ヘッド２１ａを駆動する駆動波形の生成を行う。ここで、ドライバー１２３４ａの入力側は、アナログセレクタ１２３７ａに接続され、ヘッド２１ａの吐出タイミング信号が入力し、ドライバー１２３４ａの出力側は、ヘッド２１ａに接続され、駆動波形が出力される。そして、ドライバー１２３４ａは、部分画像情報が、例えば‘１’の場合には、駆動波形を出力し、ヘッド２１ａを駆動し、インク滴の吐出を行う。また、ドライバー１２３４ａは、部分画像情報が、例えば‘０’の場合には、アナログセレクタ２３７ａからの吐出タイミング信号に基づいた、駆動波形の出力を行わず、ヘッド２１ａを駆動せず、インク滴の吐出を行わない。
【０１２５】
タイミング選択レジスタ１２３５ａは、ＣＰＵ６０を介して、ヘッド駆動制御回路１２３ａ〜ｄごとのラッチタイミング情報を入力し、セレクタ１２３６ａおよびアナログセレクタ１２３７ａで、ラッチ信号および吐出タイミング信号を選択する。
【０１２６】
セレクタ１２３６ａおよびアナログセレクタ１２３７ａは、タイミング選択レジスタ１２３５ａからの選択信号に応じて、タイミング発生回路６２および駆動波形発生回路２２からのラッチ信号および吐出タイミング信号を選択する。
【０１２７】
つづいて、本実施の形態３で新たに付加された第１のラッチ回路１２３２ａの動作を中心に、ヘッド駆動制御回路１２３ａの動作を説明する。図１２は、ヘッド駆動制御回路１２３ａの各部の信号線情報を示すタイムチャートである。なお、図１２のタイミングチャートで、信号線１２６４―１〜４および１２６６―１〜４に示す信号は、図９に示す、信号線２６４―１〜４および２６６―１〜４と全く同様である。
【０１２８】
制御部であるＣＰＵ６０は、画像メモリ６４からシフトレジスタ１２３１ａに部分画像情報の転送を行う。この転送は、信号線１２６１の転送クロックに同期して、すべてのヘッド駆動制御回路１２３ａ〜ｄのシフトレジスタ１２３１ａ〜ｄに対して同時に行われる。ここで、実施の形態１にかかる図９の信号線２６１では、転送クロック８３．３ｎｓｅｃ周期とし、５１２ビットのノズルごとの吐出情報を、ラッチ信号の繰り返し周期５０μｓｅｃ以内に転送することとしたが、本実施の形態３にかかる図１２の信号線１２６１では、転送クロック３３３ｎｓｅｃ周期とし、５１２ビットのノズルごとの吐出情報を，転送の繰り返し周期である２００μｓｅｃ以内に転送することとする。従って、転送クロックの周波数は、概ね４分の１となる。
【０１２９】
その後、第１のラッチ回路１２３２ａは、シフトレジスタ１２３１ａの部分画像情報を、信号線１２６２に示す、タイミング発生回路６２からの２００μｓｅｃ周期のラッチ信号に同期してラッチする。
【０１３０】
その後、セレクタ１２３６ａは、実施の形態１と同様に、タイミング選択レジスタ１２３５ａに設定された図８（ｂ）のタイミング選択値に基づいて、信号線１２６４―１〜４のラッチ信号の中から１つのラッチ信号を選択し、第２のラッチ回路１２３３ａに出力する。なお、図１２では、セレクタ１２３６ａが、信号線１２６４―１のラッチ信号を選択し、セレクタ１２３６ａと第２のラッチ回路１２３３ａを接続する信号線１２６５ａにに出力する例が図示されている。
【０１３１】
その後、アナログセレクタ１２３７ａは、実施の形態１と同様に、タイミング選択レジスタ１２３５ａに設定された図８（ｂ）のタイミング選択値に基づいて、信号線１２６６―１〜４の吐出信号の中からラッチ信号に対応する吐出信号を選択し、ドライバー１２３４ａに出力する。なお、図１２では、アナログセレクタ１２３７ａが、信号線１２６６―１の吐出信号を選択し、アナログセレクタ１２３７ａとドライバー１２３４ａを接続する信号線１２６７ａに出力する例が図示されている。また、同時に、ドライバー１２３４ａに出力されるヘッド２１ａの駆動波形も、信号線１２５５ａに示す。
【０１３２】
上述してきたように、本実施の形態３では、転送手段７１が、タイミング発生回路６２により、ヘッド２１ａ〜ｄの部分画像情報を、吐出周期の繰り返しの周期内に、同一タイミングで、画像メモリ６４からヘッド駆動制御回路１２３ａ〜ｄのシフトレジスタ１２３１ａ〜ｄに転送し、ヘッド駆動制御回路１２３ａ〜ｄは、第１のラッチ回路１２３２ａ〜ｄにより、吐出周期で、シフトレジスタ１２３１ａ〜ｄの部分画像情報をラッチし、第２のラッチ回路１２３３ａ〜ｄにより、第１のラッチ回路１２３２ａ〜ｄの部分画像情報を、吐出周期を有し、この吐出周期の複数分の１だけ各々タイミングが異なる前記複数分のラッチ信号のいずれか１つに同期してラッチし、ドライバー部により、このラッチ信号に同期して、シフトレジスタ１２３１ａ〜ｄの部分画像情報に基づいたヘッドの吐出駆動を行うこととしているので、転送時間を、吐出周期にまで長くし、転送クロックを低周波数化しあるいは、ヘッドのノズル数が多い場合に、より多くの部分画像情報を含んだ転送を行い、ヘッド内の簡易な回路構成で、吐出周期の複数分の１まで、インク滴の吐出タイミングを制御し、インク滴の着弾位置のばらつきを減少させ、ひいては記録画像の画質を向上させることができる。
【０１３３】
特に、キャリッジ部２に設けられるヘッド駆動制御回路１２３ａおよびインクジェット記録装置１０の本体に設けられる画像メモリ６４は、長尺のフレキシケーブルで接続されるので、このケーブル上を転送される部分画像情報の低周波数化は、部分画像情報のノイズによる劣化を抑制すると同時に周囲に放射する電磁ノイズの軽減にもつながり、さらには、低周波数化することによる、部品コストの低減を計ることもできる。
【０１３４】
また、本実施の形態３では、実施の形態１と同様に、ヘッド２１ａ〜ｄにシェアモード型のピエゾヘッドを用いたが、他の型のピエゾヘッドを用いることもでき、また、ノズルに熱を加え、ノズル内のインクに気泡を発生させインクの吐出を行う方式等のヘッドを用いることもできる。なお、これらのヘッドを用いる場合には、ドライバー１２３４ａは、ヘッドに対応したものとされる。
【０１３５】
また、本実施の形態３では、実施の形態１と同様に、ヘッド駆動制御回路１２３ａ〜ｄのタイミング選択レジスタ１２３５ａ〜ｄと、タイミング発生回路６２の記録開始位置レジスタ６２５と、メモリ制御回路６３とに対して、ＣＰＵ６０は、走査ごとに、タイミング選択値、記録開始位置および座標を書き換えることとしたが、インターリーブ走査ごとのこれら各情報を、一括して書込み、それ以後、走査ごとに、この一括情報を、タイミング選択レジスタ１２３５ａ〜ｄ、記録開始位置レジスタ６２５およびメモリ制御回路６３内で循環的に用いる様にして、ＣＰＵ６０の負荷を軽減することもできる。
【０１３６】
また、本実施の形態３では、実施の形態１と同様に、往路および復路の両路において、画像情報の記録を行うこととしたが、往路あるいは復路のいずれか１方向のみで記録を行うこととすることもできる。これによれば、往路あるいは復路のみの確認パターン１１に基づいて、補正テーブルが設定される。
【０１３７】
また、本実施の形態３では、実施の形態１と同様に、信号線１２６４―１〜４および信号線１２６６―１〜４に示す、５０μｓｅｃ間隔の４つのヘッド駆動タイミング信号により、１画素単位で着弾位置の制御を行うこととしたが、タイミング発生回路６２に存在する逓倍回路６２１の逓倍数を異なった値とし、任意の単位で着弾位置を制御することもできる。例えば、逓倍数を４とし、２５μｓｅｃ間隔の８つのヘッド駆動タイミング信号により、１／２画素単位で着弾位置の制御を行うこともできる。
【０１３８】
また、本実施の形態３では、実施の形態１と同様に、一回の走査で４画素ごとにインク滴の吐出を行い、この吐出位置を変えた４回のインターリーブ走査で、１つのライン上に完全な画素列を構成することとしたが、ヘッド駆動周期２００μｓｅｃおよびキャリッジ部２の移動速度７０６ｍｍ／ｓｅｃの比を変更することにより、一回の走査での吐出周期を変えることもできる。例えば、キャリッジ部２の移動速度のみを、１／４の１７６．５ｍｍ／ｓｅｃとすると、吐出周期は、３５μｍとなり、一回の走査で、１つのライン上に完全な画素列を構成することができる。また、５０μｓｅｃ間隔の４つのヘッド駆動タイミング信号により、吐出タイミングの制御を行えば、１／４画素単位で着弾位置を制御することができる。
【０１３９】
また、本実施の形態３では、実施の形態１と同様に、ヘッド２１ａ〜ｄは、キャリッジ部２に固定され、記録媒体１からの高さは、不変であることとしたが、ヘッド２１ａ〜ｄの高さ調節の機構を備える際には、ヘッド２１ａ〜ｄの高さ検出のセンサを設け、この高さ情報に基づいて、補正テーブルの値を補正し、より確度の高い補正テーブルとすることもできる。また、記録媒体１の厚さが異なる場合には、同様に、記録媒体１の厚さを検出するセンサあるいはオペレータによる厚さの入力情報に基づいて、補正テーブルの値を補正し、より確度の高い補正テーブルとすることもできる。
【０１４０】
また、本実施の形態３では、実施の形態１と同様に、ヘッド駆動制御回路１２３ａ〜ｄは、４つのヘッド２１ａ〜ｄを駆動することとしたが、実施の形態２と同様の８つのヘッド２１ａａ〜ｄｂを駆動することもできる。この場合には、８つのヘッド２１ａａ〜ｄｂごとに、８つのヘッド駆動制御回路１２３ａａ〜ｄｂを設け、また、図６の確認パターン１１に対応する８つのヘッド２１ａａ〜ｄｂの確認パターンに基づいた、補正テーブルにより補正が行われる。
【図面の簡単な説明】
【０１４１】
【図１】インクジェット記録装置のヘッド駆動制御回路の回路構成を示すブロック図である。
【図２】インクジェット記録装置の機構部分の構成を示す図である。
【図３】インクジェット記録装置のヘッド部分の構成を示す図である。
【図４】インクジェット記録装置の電気的な構成を示すブロック図である。
【図５】インクジェット記録装置のタイミング発生回路の回路構成を示すブロック図である。
【図６】インクジェット記録装置のヘッドからのインク滴の吐出および吐出されたインク滴により形成される確認パターンの図である。
【図７】インクジェット記録装置の動作を示すフローチャートである。
【図８】確認パターンから算出される補正テーブルの一例を示す図である。
【図９】ヘッド駆動制御回路を構成する各部の動作を示すタイムチャートである。
【図１０】実施の形態２のヘッドを示す図である。
【図１１】実施の形態３のヘッド駆動制御回路の回路構成を示すブロック図である。
【図１２】実施の形態３のヘッド駆動制御回路を構成する各部の動作を示すタイムチャートである。
【符号の説明】
【０１４２】
１Ｋ、１Ｃ、１Ｍ、１Ｙ  カートリッジ
１  記録媒体
２、１０２  キャリッジ部
３  支持棒
４  駆動ベルト
６ａ〜ｂ  ローラ
１０  インクジェット記録装置
１１  確認パターン
２１ａ〜ｄ、２１ａａ〜ｄｂ  ヘッド
２２  駆動波形発生回路
２３ａ〜ｄ、２３ａａ〜ｄｂ、１２３ａ〜ｄ、１２３ａａ〜ｄｂ  ヘッド駆動制御回路
２５  エンコーダセンサ
４１  主走査モータ
４２  副走査モータ
５０  ホストコンピュータ
６１  インターフェースコントローラ
６２  タイミング発生回路
６３  メモリ制御回路
６４  画像メモリ
６５  フラッシュメモリ
６６  ホームポジションセンサ
７１  転送手段
８３  転送クロック
２３１ａ〜ｄ、１２３１ａ〜ｄ  シフトレジスタ
２３３ａ〜ｄ、１２３３ａ  第２のラッチ回路
２３４ａ〜ｄ、１２３４ａ  ドライバー
２３５ａ〜ｄ、１２３５ａ  タイミング選択レジスタ
２３６ａ〜ｄ、１２３６ａ  セレクタ
２３７ａ〜ｄ、１２３７ａ  アナログセレクタ
６２１  逓倍回路
６２２  ラッチ信号発生回路
６２３  データ転送タイミング信号発生回路
６２４  キャリッジポジションカウンタ
６２５  記録開始位置レジスタ
６２６  記録開始信号発生回路
１２３２ａ  第１のラッチ回路
【図１】
2005169894.tif 000003
【図２】
2005169894.tif 000004
【図３】
2005169894.tif 000005
【図４】
2005169894.tif 000006
【図５】
2005169894.tif 000007
【図６】
2005169894.tif 000008
【図７】
2005169894.tif 000009
【図８】
2005169894.tif 000010
【図９】
2005169894.tif 000011
【図１０】
2005169894.tif 000012
【図１１】
2005169894.tif 000013
【図１２】
2005169894.tif 000014