(57)【要約】【課題】  フレキシブル基板とフレキシブルプリント配線板との配線接続（実装）の際に配線接続の良否判断を行うための簡便な検査方法を提供する。【解決手段】  薄膜回路が形成された可撓性回路基板(10)の外部接続端子群(11)と外部配線基板(20)の接続端子群(21)との電気的接続状態を検査する検査方法において、可撓性回路基板に外部接続端子群のうちの複数の外部接続端子に外部端子相互間を接続する端子間配線パターン(12)を形成する過程と、可撓性回路基板の外部接続端子群と外部配線基板の接続端子群とを電気的に接続する過程と、外部配線基板側から可撓性回路基板及び外部配線基板相互の当該接続部分(11,21)を介して端子間配線パターンで接続されたいずれか２つの外部接続端子(11L,11R)を経由する配線経路(12)の１又は複数についてそれぞれ抵抗値を測定する過程と、を含む。【選択図】    図３
2005069945.tif 000002
【特許請求の範囲】
【請求項１】
薄膜回路が形成された可撓性回路基板の外部接続端子群と外部配線基板の接続端子群との電気的接続状態を検査する検査方法であって、
前記可撓性回路基板に前記外部接続端子群のうちの複数の外部接続端子に外部端子相互間を接続する端子間配線パターンを形成する過程と、
前記可撓性回路基板の外部接続端子群と前記外部配線基板の接続端子群とを電気的に接続する過程と、
前記外部配線基板側から前記可撓性回路基板及び前記外部配線基板相互の当該接続部分を介して前記端子間配線パターンで接続されたいずれか２つの前記外部接続端子を経由する配線経路の１又は複数についてそれぞれ抵抗値を測定する過程と、
を含む接続検査方法。
【請求項２】
前記可撓性回路基板の外部接続端子群と前記外部配線基板の接続端子群との接続は加熱圧着によってなされる請求項１に記載の接続検査方法。
【請求項３】
測定された各抵抗値と基準値との比較によって前記外部接続端子群と前記外部配線基板の接続端子群との電気的接続状態を判別する請求項１又は２に記載の接続検査方法。
【請求項４】
測定された各抵抗値の場所的分布によって前記外部接続端子群と前記外部配線基板の接続端子群との電気的接続状態を判別する請求項１又は２に記載の接続検査方法。
【請求項５】
前記抵抗値の測定は少なくとも前記外部配線基板の両端側にそれぞれ位置する接続端子について行われる請求項１乃至４のいずれかに記載の接続検査方法。
【請求項６】
外部配線基板が可撓性基板又はプラスチック基板である請求項１乃至５のいずれかに記載の接続検査方法。
【請求項７】
前記端子間配線パターンは配線又は受動素子のみを含む回路配線である請求項１乃至６のいずれかに記載の接続検査方法。
【請求項８】
前記端子間配線パターンは前記薄膜回路の電源供給線又は信号線を兼ねる請求項１乃至７のいずれかに記載の接続検査方法。
【請求項９】
前記端子間配線パターンは前記薄膜回路の外周を一巡して前記外部配線基板の両端側にそれぞれ位置する接続端子同士を接続する請求項１乃至８のいずれかに記載の接続検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体回路などが形成された回路基板とフレキシブル（可撓性の）プリント配線板（ＦＰＣ；Flexible Printed Circuit）との接続の良否を判断する接続検査方法に関する。
【背景技術】
【０００２】
フレキシブル基板に液晶や有機ＥＬ等を用いた薄膜表示装置やＩＣカード等に用いる薄膜半導体装置を形成する技術開発が行われている。フレキシブル基板は基板材料としてプラスチック等を使用するためシリコン基板を使用するＬＳＩ製造プロセスのような高温プロセスには耐えられない。このため、ＴＦＴ（thin film transistor）回路形成等を含む製造プロセス全体を低温プロセスで行うことが必要となる。低温製造技術では一般的に性能の良いＴＦＴ等を得ることが難しい。そこで、特開平１０−１２５９３０号等に示されるようにＴＦＴ回路形成を別途石英ガラスなどの耐熱基板上で行い、得られた薄膜回路層をフレキシブル基板に転写する薄膜半導体装置の製造方法等も提案されている。
【０００３】
このようにしてフレキシブル基板に形成された薄膜半導体装置と基板の外部回路との接続は、例えば、フレキシブルプリント配線板（ＦＰＣ）によって接続される。
【特許文献１】特開平１０−１２５９３０号公報
【非特許文献１】S.Utsunomiya,et al.,864,Digest of SID'03
【発明の開示】
【発明が解決しようとする課題】
【０００４】
薄膜半導体装置とフレキシブルプリント配線板との接続もフレキシブル基板の耐熱性が低いために低温プロセスで行うことが必要である。例えば、フレキシブル基板の接続端子とフレキシブルプリント配線板の接続端子との間に異方性導電膜を介在してフレキシブルプリント配線板をフレキシブル基板に熱圧着することによって行われる。通常、熱圧着は仮圧着（仮止め）に５０℃、本圧着に１５０℃程度を必要とする。熱圧着プロセスは１５０〜２００℃で行われる。フレキシブル基板は耐熱性が低く、また、膨張率も大きいのでこの熱圧着工程の温度を１００℃前後へと低減しなければならない。
【０００５】
このような低温によるＦＰＣ実装では相対的に接続端子部分での導通不良が発生し易いので組み立て検査が不可欠である。この組み立て検査では薄膜半導体装置内部のＴＦＴ回路等を実際に駆動しなければならない。駆動には複雑な信号波形の入力を必要とすることから検査装置は複雑となる。また検査に一定の時間を要するために製品の完成に至るまでに要する時間であるＴＡＴ（Turn Around Time）の短縮を妨げる要因ともなっている。
【０００６】
また、ＩＣカードへの薄膜半導体装置の実装（例えば、指紋センサの組込み）においても同様のことが言える。
【０００７】
よって、本発明はフレキシブル基板とフレキシブルプリント配線板との相互接続のように、薄膜基板の配線接続（実装）の際に、配線接続の良否判断を行うための簡便な検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため本発明の検査方法は、薄膜回路が形成された可撓性回路基板の外部接続端子群と外部配線基板の接続端子群との電気的接続状態を検査する検査方法において、上記可撓性回路基板に上記外部接続端子群のうちの複数の外部接続端子に外部端子相互間を接続する端子間配線パターンを形成する過程と、上記可撓性回路基板の外部接続端子群と上記外部配線基板の接続端子群とを電気的に接続する過程と、上記外部配線基板側から上記可撓性回路基板及び上記外部配線基板相互の当該接続部分を介して上記端子間配線パターンで接続されたいずれか２つの上記外部接続端子を経由する配線経路の１又は複数についてそれぞれ抵抗値を測定する過程と、を含む。
【０００９】
かかる構成とすることによって、可撓性回路基板と外部配線基板との電気的な接続不良が生じたかどうかを判別することが可能となる。
【００１０】
本発明は上記可撓性回路基板の外部接続端子群と上記外部配線基板の接続端子群との接続を加熱圧着によって行うものについて適用して具合がよい。加熱圧着に際しては外部接続端子群と上記外部配線基板の接続端子群との間に異方性導電膜を介在させることが出来る。
【００１１】
また、測定された各抵抗値と基準値との比較によって上記外部接続端子群と上記外部配線基板の接続端子群との電気的接続状態を判別する。それにより、加熱圧着によって物理的（あるいは機械的）には接続されていても電気的には接続（あるいは接触）抵抗値が大きく、接続不良となる場合をも判別することが可能となる。
【００１２】
また、測定された各抵抗値の場所的分布によって上記外部接続端子群と上記外部配線基板の接続端子群との電気的接続状態を判別する。それにより、例えば、加熱圧着における圧力や熱の分布の片寄りを判別することが可能となる。
【００１３】
また、上記抵抗値の測定は少なくとも上記外部配線基板の両端側にそれぞれ位置する接続端子について行われる。それにより、少ない測定回数で接続における溶融熱あるいは圧力などのアンバランスを判別することが可能となる。
【００１４】
また、上記外部配線基板が可撓性基板又はプラスチック基板であっても良い。それにより、有機ＥＬ表示装置、液晶表示装置、ＩＣカードなどにおける実装（配線接続）のＴＡＴが短縮可能となる。
【００１５】
また、上記端子間配線パターンは配線又は受動素子のみを含む回路配線である。それにより、直流抵抗の測定が簡易に行える。
【００１６】
また、上記端子間配線パターンは上記薄膜回路の電源供給線又は信号線を兼ねる。それにより、試験用の配線を通常の回路配線の他に別途設ける必要を減らすことが可能となる。
【００１７】
また、上記端子間配線パターンは上記薄膜回路の外周を一巡して上記外部配線基板の両端側にそれぞれ位置する接続端子同士を接続する。例えば、共通の電位を確保する配線（接地線、給電線など）を活用することが可能である。
【発明の効果】
【００１８】
本発明によれば、ＴＦＴ回路を形成した可撓性基板の実装における配線接続の良否を簡便に判断できるようになる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施例について説明する。
【００２０】
本発明は少なくともいずれかが可撓性である第１及び第２の基板間の電気配線の接続を行う場合に適用することができる。通常、可撓性の基板としてプラスチック基板を使用するが、プラスチック基板は耐熱性や熱膨張性の点で高熱を加えることが出来ない。このため、プラスチック基板同士や、プラスチック基板と他の種の基板との接合を行う場合には可及的に低温で圧着を行うことになる。そこで、本発明の実施例では、熱圧着後の接続状態を接続部分の抵抗値を測定することによって判別する。また、予め接続状態の判別を行えるように、基板に測定用配線を形成しておく。好ましくは、この測定用の配線は回路の通常の配線としても使用されるようにして配線数の増加を防止する。
【実施例１】
【００２１】
図１乃至図３は本発明の第１の実施例を示している。図１はフレキシブル基板であるプラスチック基板に表示画素として液晶素子や有機ＥＬ素子を形成してなる薄膜半導体装置の例（薄膜表示装置）を説明する説明図である。図２はフレキシブル基板にフレキシブルプリント配線板を接続した例を説明する説明図である。図３は接続部分の導通検査を説明する説明図である。図４は接続部分の導通検査の手順を説明するフローチャートである。
【００２２】
図１において、プラスチック基板１０上には、表示装置の構成要素である画素領域１５、走査ドライバ１６、データドライバ１７等がＴＦＴ回路等によって構成されている。画素領域１５は、例えば、Ｒ、Ｇ、Ｂ各色の有機ＥＬ発光素子をマトリクス状に配列して構成される。有機ＥＬ素子の形成方法としてはインクジェット法による成膜技術が用いられている。Ｒ、Ｇ、Ｂの各色を発光する有機ＥＬ素子を適宜に打ち分けることによってフルカラー表示を可能としている。走査ドライバ１６は動作させる有機ＥＬ素子を選択する。データドライバ１７は動作させる有機ＥＬ素子の発光レベルを設定する。
【００２３】
また、プラスチック基板１０上には、外部回路と薄膜半導体装置とを接続するためのパッド電極からなる接続端子群１１Ｌ…１１Ｒからなる接続端子部１１もＴＦＴ回路形成と同時に形成されている。プラスチック基板１０の最外周には画素領域１５を一周するように電源配線（例えば、有機ＥＬ素子の陰極配線）１２がアルミニウムなどの金属によって形成されている。至近の電源配線１２から電源を供給することによって各有機ＥＬ素子の陰極電位を等電位とし、各有機ＥＬ素子に等しい電源供給を行わんとするものである。配線１２の両端はそれぞれ接続端子部１１の両端側の接続端子１１Ｌ及び１１Ｒに接続されている。ここで、配線１２は端子間配線パターンに相当する。
【００２４】
これらのＴＦＴ回路あるいは薄膜半導体装置は予め石英ガラス基板上に作成されたものをプラスチック基板１０に転写することによって形成されている。
このような薄膜回路の転写技術は、例えば、特開平１０−１２５９３０号に詳細に記載されている。
【００２５】
図２は、このように形成された薄膜半導体装置のプラスチック基板１０にＦＰＣ２０を接続した状態を示している。プラスチック基板１０の接続端子群１１Ｌ…１１ＲとＦＰＣ２０の一方端側の接続端子部２１の接続端子群２１Ｌｉ…２１Ｒｉとは異方性導電膜を介した熱圧着によって接続されている。例えば、ＦＰＣ２０の仮止めを５０℃の仮圧着にて行う。更に、１５０℃程度にて本圧着を行ってプラスチック基板１０にＦＰＣ２０を固定する。ＦＰＣの熱圧着プロセスは１５０〜２００℃を必要とするが、より低温プロセスで形成する必要がある場合には１００℃程度の温度によるＦＰＣ２０の接続（固定）が試みられる。この場合には、熱圧着プロセスでの接続不良も発生し易くなるのでその検査を短時間で行い得るようにすることが重要である。
【００２６】
図３は、熱圧着プロセスによるＦＰＣ２０の接続端子部を含む配線の導通検査の例を示している。上述したように、薄膜半導体装置のプラスチック基板１０に接続されるＦＰＣ２０の一端側（ＩＬＢ（Inner Lead Bonding）側）の接続端子部２１の両端の端子２１Ｌｉ及び２１Ｒｉは、プラスチック基板１０における陰極用電源配線用端子１１Ｌ、１１Ｒにそれぞれ接続されている。ＦＰＣ２０の他端側（ＯＬＢ（Outer Lead Bonding）側）における両端の端子２２Ｌｏと２２Ｒｏに接続部３０からプローブあるいは試験配線が接続される。制御部３０は、例えば、製造プロセスに設けられたコンピュータシステムである。
【００２７】
図４を参照して制御部３０の動作について説明する。接続検査モードが実行されると、制御部３０はそのインタフェースからＦＰＣ２０の他端側（ＯＬＢ（Outer Lead Bonding）側）における両端の端子２２Ｌｏと２２Ｒｏに電位差Ｖを与える（Ｓ１４）。このときの定常電流値Ｉをインタフェースで検出する（Ｓ１６）。予めプラスチック基板１０の配線１２の抵抗値ｒ１、ＦＰＣ２０の配線の抵抗値ｒ２は判っているので、測定抵抗値Ｒ’（＝Ｖ／Ｉ）から配線抵抗ｒ１、ｒ２を減ずることによって接続（あるいは接触）抵抗値Ｒを計算することが出来る（Ｓ１８）。
【００２８】
検出抵抗値Ｒ’あるいは接続（接触）抵抗値ＲによってＦＰＣ２０実装後の導通状態を検査することが出来る。例えば、抵抗値が基準値よりも十分低い場合には（Ｓ２０；「良」）熱圧着による配線接続に問題ないとして、データベースに当該実装基板の合格を記録する（Ｓ２２）。そして、次の基板の検査を行う。
【００２９】
抵抗値が基準値よりも高い場合や無限大（断線）である場合には（Ｓ２０；「悪」）熱圧着による配線接続に問題があるとして、図示しない表示装置に警告を出力してプロセス管理者に注意を喚起したり、データベースに検査対象の実装基板の不合格を記録する（Ｓ２４）。そして、次の基板の検査を行う。
【００３０】
このように、プラスチック基板上１０内に予め内部で導通する外部端子１１Ｌ、１１Ｒを設けることにより、実装時の良否判断を簡便に行うことができる。
【００３１】
なお、外部端子１１Ｌ、１１Ｒに相当する検査用端子を接続端子部の適宜な場所に複数設けることとしても良い。それにより、該当部分の接続状態を判別することが可能となる。
【００３２】
また、実施例１では表示装置は有機ＥＬ表示装置であるが、これは液晶表示装置であっても良い。以下の実施例２でも同様である。
【実施例２】
【００３３】
図５及び図６は本発明の第２の実施例を示している。図５は第２の実施例を説明するブロック図であり、同図において図３と対応する部分には同一符号を付し、かかる部分の説明は省略する。図６は第２の実施例における測定手順を説明するフローチャートである。
【００３４】
図５に示すように、この実施例ではプラスチック基板１０の接続端子部１１の左端側の接続端子１１Ｌとその隣接端子とを接続する配線１３ａと、右端側接続端子１１Ｒとその隣接端子とを接続する配線１３ｂとが設けられている。制御部３０はＦＰＣ２０のアウターリード側（接続端子２２Ｌｏ、２２Ｒｏ側）からＦＰＣ２０のインナーリードの左端側端子２１Ｌｉ部分の接続（接触）抵抗値ＲＬと、右端側端子２１Ｌｉ部分の接続（接触）抵抗値ＲＲとを測定する。他の構成は図３の場合と同様である。
【００３５】
図６を参照して制御部３０の動作について説明する。接続検査モードが実行されると、制御部３０はそのインタフェースからＦＰＣ２０の他端側（ＯＬＢ（Outer Lead Bonding）側）における接続端子２２Ｌｏとこれに隣接する接続端子に電位差Ｖを与える（Ｓ４４）。このときの定常電流値ＩＬをインタフェースで検出する（Ｓ４６）。予めプラスチック基板１０の配線１３ａの抵抗値ｒ１’、ＦＰＣ２０の配線の抵抗値ｒ２’は判っているので、測定抵抗値ＲＬ’（＝Ｖ／ＩＬ）から配線抵抗ｒ１’、ｒ２’を減ずることによって接続（あるいは接触）抵抗値ＲＬを計算する（Ｓ４８）。
【００３６】
次に、制御部３０はそのインタフェースからＦＰＣ２０の他端側（ＯＬＢ（Outer Lead Bonding）側）における接続端子２２Ｒｏとこれに隣接する接続端子に電位差Ｖを与える（Ｓ５０）。このときの定常電流値ＩＬをインタフェースで検出する（Ｓ５２）。予めプラスチック基板１０の配線１３ｂの抵抗値ｒ１’、ＦＰＣ２０の配線の抵抗値ｒ２’は判っているので、測定抵抗値ＲＲ’（＝Ｖ／ＩＬ）から配線抵抗ｒ１’、ｒ２’を減ずることによって接続（あるいは接触）抵抗値ＲＲを計算する（Ｓ５４）。
【００３７】
検出した接続抵抗値ＲＬ及び接続抵抗値ＲＲのいずれかが許容接続抵抗の基準値Ｒｒｅｆを越えるかどうかを判別する（Ｓ５６）。越えない場合には（Ｓ５６；Ｙｅｓ）、接続抵抗値ＲＬ及び接続抵抗値ＲＲの差がばらつきの基準値ΔをＲｒｅｆを越えないかどうかを判別する（Ｓ５８）。越えない場合には（Ｓ５８；Ｙｅｓ）、熱圧着による配線接続に問題ないとして、データベースに当該実装基板の合格を記録する（Ｓ６２）。そして、次の基板の検査を行う。
【００３８】
一方、接続抵抗値が基準値Ｒｒｅｆよりも高い場合や、無限大（断線）である場合には（Ｓ５６；Ｎｏ）、熱圧着による配線接続に問題があるとして、図示しない表示装置に警告を出力してプロセス管理者に注意を喚起したり、データベースに検査対象の実装基板の不合格を記録する（Ｓ６０）。そして、次の基板の検査を行う。
【００３９】
また、接続抵抗値が基準値Ｒｒｅｆ内であっても（Ｓ５６;Ｙｅｓ）、接続端子部の左右の抵抗値に許容値を超える差がある場合には（Ｓ５８；Ｎｏ）、熱圧着におけるツールの熱や圧力の左右バランスに問題があると判断する。例えば、図示しない表示装置に警告を出力してプロセス管理者に注意を喚起し、データベースに検査対象の実装基板における熱圧着の不均一の可能性を記録する（Ｓ６４）。そして、次の基板の検査を行う。
【００４０】
このようにすることによって、該当接続端子の熱圧着の良・不良のみならず、接続端子部における熱圧着の片寄りを判別することが可能となる。
【００４１】
なお、第２の実施例では接続端子部の両端側で抵抗値の測定を行っているが接続端子部の中央部においても測定を行うようにしても良い。
【００４２】
また、端子間を接続する端子間配線パターンを電源の低電位線を活用しているが、専用の線を設けても良い。また、受動素子のみを含むものであって一定の直流抵抗を示す回路配線を端子間配線パターンとして使用することも可能である。
【実施例３】
【００４３】
図７乃至図９は本発明の第３の実施例を示している。図７は薄膜半導体装置としての指紋検出装置（指紋センサ）の例を説明する説明図である。図８は指紋検出装置をＩＣカードに実装した例を説明する説明図である。図９は指紋検出装置をＩＣカードに実装した後の接続部分の導通検査を説明する説明図である。
【００４４】
図７に示されるように、指紋検出装置は可撓性プラスチック基板５０上に形成されたアクティブマトリクス部５５、走査ドライバ５６、データドライバ５７、増幅回路５８がＴＦＴ回路等によって構成されている。アクティブマトリクス部５５はプラスチック基板５０に容量検出素子をマトリクス状に配列している。走査ドライバ５６は動作させる容量検出素子を連続的に選択する。データドライバ４１は選択された容量素子の検出容量を読み出す。増幅器５８は差動増幅によって検出容量に応じて「０」又は「１」の信号を出力する。
【００４５】
プラスチック基板５０には外部と接続する為のパッド電極（接続端子）群からなる接続端子部５１もＴＦＴ回路形成と同時に作成されている。また、指紋情報に対応した電流を増幅回路５８から流し込むために低電位電源線５２も設けられている。指紋検出装置に設けられた低電位電源線５２はアクティブマトリクス５５の外周部に集約され、プラスチック基板５０端部の接続端子部５１の両端の接続端子５１Ｌ、５１Ｒに接続されている。
【００４６】
上述したように、これらのＴＦＴ回路は予めガラス基板上に作成されたものを実施例１に記載の薄膜回路の転写技術を用いてプラスチック基板に転写して形成することが出来る。
【００４７】
図８は、指紋検出装置をＩＣカード６０に実装した状態を示している。ＩＣカード６０には指紋判別を行うコントローラＩＣ６５、ＩＣカード６０の特定の機能（預貯金管理、クレジットカード機能、病歴記録、投薬記録等）を担うＩＣチップ６６が設けられている。上述した指紋検出装置の接続端子部５１の端子５１Ｌ…５１ＲはＩＣカード基板の配線用端子６１Ｌ…６１Ｒにそれぞれ接続されている。
【００４８】
図９は、指紋検出装置をＩＣカード６０に実装した後の導通検査を説明する説明図である。導通検査においてコントローラ６５は上述した制御部３０（図３、図５参照）として機能する。図示の状態でＩＣカード６０側における両端の端子６１Ｌ及び６１Ｒ間に電位差Ｖを与え、その時の定常電流値Ｉから抵抗値Ｒを測定する。それより、ＩＣカード実装後の導通状態を検査することが出来る。更に、検査時の抵抗値から予め求められるプラスチック基板５０の内部配線抵抗を差し引くことにより、プラスチック基板５０とＩＣカード６０間の接続（接触）抵抗を概算することが可能である。この具体的な測定手順は既述した図４又は図６に示したフローチャートに従って同様に行うことが出来る。ＩＣカード実装における接続端子の接続（接触）抵抗値、接続抵抗（熱圧着）のバランス等を判別する。
【００４９】
このように、プラスチック基板上１内に予め内部で導通する外部端子を複数設けることにより、ＩＣカードへの実装時の良否判別を簡便に行うことが出来る。
【００５０】
なお、導通検査時にはＩＣカード６０側の内部配線によって指紋検出装置の接続部５１の両端の端子５１Ｌ及び５１Ｒが直接接続されないようになされている。これは、例えばダイオードやスイッチ素子の挿入等によって可能となる。
【００５１】
また、上述した実施例では、陰極用電源配線、低電位電源配線といった既存の接続端子（パッド）を検査に活用したが、接続端子群の一部を検査用の接続端子として予め割り当てるようにしてもよい。また、新たに検査用の接続端子を設けても良い。
【産業上の利用可能性】
【００５２】
以上説明したように、可撓性基板に予めその内部で導通する外部接続端子を複数設けることによって、実装時における接続の良否判断を簡便に行うことが可能となる。
【図面の簡単な説明】
【００５３】
【図１】図１は第１の実施例（表示パネル）を説明する説明図である。
【図２】図２は表示パネルの表示装置への実装を説明する説明図である。
【図３】図３は第１の実施例における抵抗測定を説明する説明図である。
【図４】図４は第１の実施例における抵抗測定手順を説明するフローチャートである。
【図５】図５は第２の実施例（表示パネル）を説明する説明図である。
【図６】図６は第２の実施例における抵抗測定手順を説明するフローチャートである。
【図７】図７は第３の実施例（指紋センサ）を説明する説明図である。
【図８】図８は指紋センサのＩＣカードへの実装を説明する説明図である。
【図９】図９は第３の実施例における抵抗測定を説明する説明図である。
【符号の説明】
【００５４】
１０，５０  プラスチック基板、１１，５１  接続端子部、１２，５２  低電位配線、
２０  ＦＰＣ（可撓性印刷配線板）、３０  制御部
【図１】
2005069945.tif 000003
【図２】
2005069945.tif 000004
【図３】
2005069945.tif 000005
【図４】
2005069945.tif 000006
【図５】
2005069945.tif 000007
【図６】
2005069945.tif 000008
【図７】
2005069945.tif 000009
【図８】
2005069945.tif 000010
【図９】
2005069945.tif 000011