(57)【要約】【課題】アナログ方式の駆動方法の表示装置において、駆動用トランジスタの閾値のばらつきにより生じる輝度均一性の低下を防止する。【解決手段】Ｍ列×Ｎ行の画素を有する表示部と、メモリとを備え、前記各画素が、発光素子と、発光素子を駆動する駆動用トランジスタとを有する表示装置の駆動方法であって、通常の発光時以外の時に、前記各画素の駆動用トランジスタに駆動電圧を印加して、前記各画素の発光素子を点灯させ、前記各画素の発光素子を流れる電流値を検出し、当該検出した電流値に基づき、各画素毎の補正データを算出し、当該算出した各画素毎の補正データを前記メモリに保存し、通常の発光時に、映像信号データに前記メモリに保存された補正データを加えたデータに基づく駆動電圧を前記各画素の駆動用トランジスタに印加する。【選択図】        図１
2005017420.tif 000002
【特許請求の範囲】
【請求項１】
Ｍ列×Ｎ行の画素を有する表示部と、メモリとを備え、
前記各画素が、発光素子と、発光素子を駆動する駆動用トランジスタとを有する表示装置の駆動方法であって、
通常の発光時以外の時に、前記各画素の駆動用トランジスタに駆動電圧を印加して、前記各画素の発光素子を点灯させ、前記各画素の発光素子を流れる電流値を検出するステップ１と、
前記ステップ１で検出した電流値に基づき、各画素毎の補正データを算出するステップ２と、
前記ステップ２で算出した各画素毎の補正データを前記メモリに保存するステップ３と、
通常の発光時に、映像信号データに前記メモリに保存された補正データを加えたデータに基づく駆動電圧を前記各画素の駆動用トランジスタに印加するステップ４とを備えることを特徴とする表示装置の駆動方法。
【請求項２】
前記ステップ１は、ｉ（ｉ＜Ｍ）列×ｊ（ｊ＜Ｎ）行の画素からなる画素ブロック内の各画素の駆動用トランジスタに駆動電圧を印加して、前記画素ブロック内の各画素の発光素子だけを点灯させ、当該画素ブロック内の各発光素子を流れる電流値を検出するステップを、行方向および列方向に１画素ずつずらして実行するステップ１１と、
前記ステップ１１で検出した前記画素ブロック内の各発光素子を流れる電流値の差を求めることによって、１画素の電流値を検出するステップであることを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項３】
前記ステップ１において、前記各画素の駆動用トランジスタに、全階調に対応する駆動電圧を印加し、全階調毎に、前記各画素の発光素子を流れる電流値を検出し、
前記ステップ２において、各画素毎に、全階調毎の補正データを算出することを特徴とする請求項１または請求項２に記載の表示装置の駆動方法。
【請求項４】
前記ステップ１において、前記各画素の駆動用トランジスタに、全階調の中のｋ階調に対応する駆動電圧を印加し、ｋ階調毎に、前記各画素の発光素子を流れる電流値を検出し、
前記ステップ２において、各画素毎に、ｋ階調毎の補正データを算出することを特徴とする請求項１または請求項２に記載の表示装置の駆動方法。
【請求項５】
前記ステップ１において、特定の画素の駆動用トランジスタに、全階調に対応する駆動電圧を印加し、全階調毎に、前記特定の画素の発光素子を流れる電流値を検出するとともに、その他の画素の駆動用トランジスタに、全階調の中のｋ階調に対応する駆動電圧を印加し、ｋ階調毎に、前記その他の画素の発光素子を流れる電流値を検出し、
前記ステップ２において、前記特定の画素については、ステップ１で検出した全階調毎の電流値に基づき、全階調毎の補正データを算出し、また、前記その他の画素については、ステップ１で検出した前記ｋ階調毎の電流値に基づき、前記ｋ階調毎の補正データを算出するとともに、前記ｋ階調以外の階調の補正データは、前記特定の画素の補正データに基づき算出することを特徴とする請求項１または請求項２に記載の表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置の駆動方法に係り、特に、アナログ駆動方式のアクティブマトリクス型有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
近年、有機エレクトロルミネッセンス素子を用いたエレクトロルミネッセンス表示装置（以下、ＥＬ表示装置という）が、ＣＲＴや、液晶表示装置に代わる次世代のフラットディスプレイ装置として注目されている。
このＥＬ表示装置は、液晶表示装置などの現行のフラットディスプレイ装置と比較して、（１）発光に必要な電圧が１０Ｖ以下と低く、消費電力を小さくできる、（２）自発光型であるのでバックライトが不要である、（３）同じ自発光型のプラズマ表示装置のような真空構造が不要であり、軽量化、薄型化に適している、（４）応答時間が数μ秒と短く、視野角が１７０度以上と広い等の特徴を有している。
このＥＬ表示装置の代表的な駆動方法として、アナログ方式の駆動方法（下記特許文献１参照）、あるいは、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式の駆動方法（下記特許文献２参照）が知られている。
なお、本願発明に関連する先行技術文献としては以下のものがある。
【０００３】
【特許文献１】
特開平８−２４１０４８号公報
【特許文献２】
特開２００２−１０８２８５号公報
【０００４】
【発明が解決しようとする課題】
前述の特許文献１に開示されているアナログ方式の駆動方法では、データ書込み用ＴＦＴ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ）を介して、駆動用ＴＦＴのゲート・ソース間に接続された記憶コンデンサに映像信号電圧を書き込み、この記憶コンデンサに保持された電圧により駆動用ＴＦＴを流れる電流を制御して有機ＥＬ素子を発光させる。
一般にＴＦＴは、単結晶Ｓｉ素子と比較して個々の素子間ばらつきが大きく、特に、画素のように多数のＴＦＴをつくり込んだ場合は、各素子間の特性ばらつきを抑えることは非常に困難である。例えば、低温多結晶Ｓｉ  ＴＦＴの場合、１Ｖ単位で閾値電圧（Ｖｔｈ）のばらつきが生じてしまうことが知られている。
そして、駆動用ＴＦＴの閾値電圧（Ｖｔｈ）のばらつきは、そのまま有機ＥＬ素子の駆動電流のばらつきとなり、有機ＥＬ素子の駆動電流は輝度と比例する。
そのため、アナログ方式の駆動方法では、輝度均一性が低下するという問題点があった。
【０００５】
また、前述の特許文献２に開示されているＰＷＭ方式の駆動方法では、駆動用ＴＦＴを飽和状態で駆動し、有機ＥＬ素子の輝度は、発光期間の長さで制御する。
ＰＷＭ方式の駆動方法によれば、駆動用ＴＦＴは、オンとオフのみで使用されるため、駆動用ＴＦＴの閾値電圧（Ｖｔｈ）のばらつきによる影響はない。
しかしながら、ＰＷＭ方式の駆動方法では、「擬似輪郭」ノイズに起因する画質劣化が生じる。これはプラズマディスプレイで問題となった現象であり、表示期間がフレーム中で時間的に片寄ってしまうと、動画像に輪郭状のノイズが生じるという問題である。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、アナログ方式の駆動方法の表示装置において、駆動用トランジスタの閾値のばらつきにより生じる輝度均一性の低下を防止することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【０００６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
前述の課題を解決するために、本発明では、Ｍ列×Ｎ行の画素を有する表示部と、メモリとを備え、前記各画素が、発光素子と、発光素子を駆動する駆動用トランジスタとを有する表示装置において、通常の発光時以外の時に、前記各画素の駆動用トランジスタに駆動電圧を印加して、前記各画素の発光素子を点灯させ、前記各画素の発光素子を流れる電流値を検出し、当該検出した電流値に基づき各画素毎の補正データを算出し、当該算出した各画素毎の補正データを前記メモリに保存しておき、通常の発光時に、映像信号データに前記メモリに保存した補正データを加えたデータに基づく駆動電圧を前記各画素の駆動用トランジスタに印加することにより、輝度均一性の低下を防止する。
また、本発明では、ｉ（ｉ＜Ｍ）列×ｊ（ｊ＜Ｎ）行の画素からなる画素ブロック内の各画素の駆動用トランジスタに駆動電圧を印加して、前記画素ブロック内の各画素の発光素子だけ点灯させ、当該画素ブロック内の各発光素子を流れる電流値を検出するステップを、行方向および列方向に１画素ずつずらして実行し、当該検出した前記画素ブロック内の各発光素子を流れる電流値の差を求めることによって、１画素の電流値を検出する。
【０００７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施の形態のＥＬ表示装置の概略構成を示すブロック図である。本実施の形態のＥＬ表示装置は、アナログ方式の駆動方法のアクティブマトリクス型のＥＬ表示装置である。
図１において、データドライバ１３０および走査駆動回路１４０は、タイミング制御回路１１０から送出される制御信号に基づき表示部１００に画像を表示する。ここで、表示部１００、データドライバ１３０および走査駆動回路１４０には、電源回路１２０から各種の電源電圧が供給される。なお、表示部１００に画像を表示するシーケンスは、従来のＥＬ表示装置のと同じであるので、その詳細な説明は省略する。
表示部１００は、有機ＥＬ素子を有する画素が、Ｍ列×Ｎ行のアレイ状に配置された有機ＥＬ画素アレイで構成される。
【０００８】
図２は、図１に示す表示部１００の１画素構成の一例を示す等価回路図である。
図２に示すように、各画素は、有機ＥＬ（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｔ）素子４と、有機ＥＬ素子４を駆動するための駆動用ＴＦＴ（３）と、データ保持用容量素子２と、データ書込み用ＴＦＴ（１）とを有する。
データ書込み用ＴＦＴ（１）のゲートは走査線５に接続され、ソースはデータ線６に接続される。走査線５は走査駆動回路１４０に、また、データ線６はデータドライバ１３０に接続される。データ保持用容量素子２は、駆動用ＴＦＴ（３）のゲートと電源線７との間に接続される。
走査線５からデータ書込み用ＴＦＴ（１）をオンとする電圧が印加されると、データ書込み用ＴＦＴ（１）がオンとなる。この時に、データ線６から映像信号電圧を供給することにより、駆動用ＴＦＴ（３）がオンとなり有機ＥＬ素子４が点灯するとともに、データ保持用容量素子２に、当該映像信号電圧が保持される。
これにより、走査線５に、データ書込み用ＴＦＴ（１）をオンとする電圧が印加されなくなっても、駆動用ＴＦＴ（３）がオンとなり、有機ＥＬ素子４の点灯状態を維持する。
【０００９】
本実施の形態では、電流検出回路１７０を設け、この電流検出回路１７０により、通常の発光時以外の時に、各画素の駆動用ＴＦＴ（３）に駆動電圧を印加して、各画素の有機ＥＬ素子４を点灯させ、各画素の有機ＥＬ素子４を流れる電流値を検出する。
当該検出した電流値に基づき、フレームメモリ制御回路１５０において、各画素毎の補正データを算出し、当該算出した各画素毎の補正データをフレームメモリ１６０に保存する。
そして、通常の発光時に、外部から入力される映像信号データに、フレームメモリ１６０に保存されている補正データを加えたデータをデータドライバ１３０に送出する。
データドライバ１３０はＤ−Ａ変換回路を有し、このＤ−Ａ変換回路により、前記外部から入力される映像信号データに補正データを加えたデータに基づく駆動電圧を生成し、各画素の駆動用ＴＦＴ（３）に印加する。
このようにして、本実施の形態では、従来のアナログ方式の駆動方法のアクティブマトリクス型のＥＬ表示装置において問題となっていた輝度均一性の低下を防止する。
【００１０】
以下、本実施の形態における各画素の有機ＥＬ素子４を流れる電流値の検出方法の原理について説明する。
例えば、図３に示すように、▲１▼〜▲９▼の画素があり、▲１▼の画素の駆動用ＴＦＴ（３）の閾値電圧（Ｖｔｈ）がばらついているものとする。また、画素ブロックとして、２列×２行の画素からなる画素ブロックを想定するものとする。
そして、当該画素ブロックを、図３の点線枠ａ，ｂ，ｃに示すように、１画素ずつずらしてスキャンし、画素ブロック内の各画素の有機ＥＬ素子４を点灯させ、各画素の有機ＥＬ素子４を流れる電流値を電流値検出回路１７０で検出する。
このとき、図３の点線枠ａのときに検出される電流値は（３Ｉｏ＋Ｉｖ）となる。ここで、Ｉｏは、▲２▼の画素、▲４▼の画素、および▲５▼の画素の有機ＥＬ素子４を流れる電流値、Ｉｖは、▲１▼の画素の有機ＥＬ素子４を流れる電流値である。
また、図３の点線枠ｂと、点線枠ｃのときに検出される電流値は４Ｉｏとなる。
したがって、図３の点線枠ａのときに検出される電流値と、図３の点線枠ｂと、点線枠ｃのときに検出される電流値とが異なり、図３の点線枠ｂと、点線枠ｃのときに検出される電流値が同じであることから、▲１▼の画素の有機ＥＬ素子４を流れる電流値が他の画素とは異なっていることが判断できる。
また、図３の点線枠ａのときに検出される電流値と、図３の点線枠ｂのときに検出される電流値との差は、（Ｉｏ−Ｉｖ）となるので、Ｉｏが分かれば、Ｉｖを検出できる。
ここで、Ｉｏは、設計時の仕様により既知であるので、結果として、▲１▼の画素の有機ＥＬ素子４を流れる電流値Ｉｖを検出でき、さらに、ＩｏとＩｖとから、補正データを算出することができる。
【００１１】
以下、本実施の形態における各画素の有機ＥＬ素子４を流れる電流値の検出方法について説明する。
図４に示すように、Ｍ列×Ｎ行の画素を有する表示部１００の、１行目と１列目の画素を含む、ｉ（ｉ＜Ｍ）列×ｊ（ｊ＜Ｎ）行の画素からなる画素ブロック内の各画素の駆動用ＴＦＴ（３）に駆動電圧を印加し、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。
次に、当該画素ブロックを、１行目から（Ｎ−ｊ）行目まで、図４に示すスキャン方向で、１画素ずつずらしてスキャンして、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。
列方向に関しては、１列目から（Ｍ−ｉ）列まで、図４に示すスキャン方向で、１画素ずつずらしてスキャンして、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。これにより、各画素の有機ＥＬ素子４を流れる電流値を検出する。
また、図５に示すように、表示部１００の、Ｎ行目と１列目の画素を含む、ｉ列×ｊ行の画素からなる画素ブロック内の各画素の駆動用ＴＦＴ（３）に駆動電圧を印加し、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。
次に、当該画素ブロックを、Ｎ行目から１行目に向かって、１画素ずつずらしてスキャンして、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。
列方向に関しては、１列目から（Ｍ−ｉ）列まで、１画素ずつずらしてスキャンして、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。これにより、図４で検出できなかった領域の電流値を検出する。
【００１２】
また、図６に示すように、表示部１００の、１行目とＭ列目の画素を含む、ｉ列×ｊ行の画素からなる画素ブロック内の各画素の駆動用ＴＦＴ（３）に駆動電圧を印加し、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。
次に、当該画素ブロックを、１行目から（Ｎ−ｊ）行目まで、１画素ずつずらしてスキャンして、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。
列方向に関しては、Ｍ列目から１列に向かって、１画素ずつずらしてスキャンして、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。これにより、図４で検出できなかった領域の電流値を検出する。
さらに、図７に示すように、表示部１００の、Ｎ行目とＭ列目の画素を含む、ｉ列×ｊ行の画素からなる画素ブロック内の各画素の駆動用ＴＦＴ（３）に駆動電圧を印加し、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。
次に、当該画素ブロックを、Ｎ行目から１行目に向かって、１画素ずつずらしてスキャンして、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。
列方向に関しては、Ｍ列目から１列に向かって、１画素ずつずらしてスキャンして、当該画素ブロック内の有機ＥＬ素子４を点灯させ、その電流値を電流検出回路１７０で検出する。これにより、図４で検出できなかった領域の電流値を検出する。
【００１３】
図８は、前述の手順を実行するための本実施の形態のデータドライバ１３０と走査駆動回路１４０を説明するための図である。
一般に、データドライバ１３０は、表示データをラッチするためのラッチ回路、また、走査駆動回路１４０は、スキャン信号をラッチするためのラッチ回路を備えている。
本実施の形態では、当該ラッチ回路をラッチ／スルー回路に置換し、タイミング制御回路１１０から、ラッチ／スルー切換信号を、データドライバ１３０と走査駆動回路１４０とに送出し、前述したｉ列×ｊ行の画素から成る画素ブロックを指定できるようにしている。
本実施の形態では、前述した処理を、全ての階調電圧に対応する駆動電圧について実行し、フレームメモリ１６０に、表示部１００の全画素毎で、かつ全階調毎の補正データを保存する。
そして、補正データの読み出しの場合には、図９に示すように、フレームメモリ制御回路１５０は、デコーダ１５１により、外部から入力される映像信号データをデコードし、フレームメモリ１６０における、当該映像信号データが示す階調に対応する補正データテーブル１６１から補正データを読み出し、当該補正データを、外部から入力される映像信号データに加えて、データドライバ１３０に送出する。
【００１４】
図１０は、図１に示す表示部１００の１画素構成の他の例を示す等価回路図である。
図１０に示す画素は、データ保持用容量素子２が、駆動用ＴＦＴ（３）のゲートと保持容量線９との間に接続されている点で、図２に示す画素と相異している。
図１１は、図１に示す表示部１００の１画素構成の他の例を示す等価回路図である。
図１１に示す画素は、ＴＦＴを４個使用するものであり、スイッチング用ＴＦＴ１（１０）、スイッチング用ＴＦＴ２（１１）、スイッチング用ＴＦＴ３（１２）、および、走査線２（１３）とが設けられている点で、図２に示す画素と相異している。
図１２は、図１に示す表示部１００の１画素構成の他の例を示す等価回路図である。
図１２に示す画素は、データ書き込み用ＴＦＴとして、ＴＦＴ（１）と、ＴＦＴ（１５）の２個使用した点で、図１０に示す画素と相異している。
図１３は、図１に示す表示部１００の１画素構成の他の例を示す等価回路図である。
図１３に示す画素は、データ書き込み用ＴＦＴとして、ＴＦＴ（１）と、ＴＦＴ（１５）の２個使用した点で、図２に示す画素と相異している。
なお、いずれの画素構成も、よく知られている構成であるので、詳細な説明は省略する。
【００１５】
なお、本実施の形態では、前述の図４〜図７に示す処理を、全ての階調電圧に対応する駆動電圧について実行する。そのため、表示部１００の解像度が大きくなると、処理時間が長くなる。
以下に、この処理時間を短縮するための手法について説明する。
特定の位置の画素に関しては、全階調電圧に対応する駆動電圧を印加したときの電流値を求め、全階調について、補正データを算出する。
その他の画素については、例えば、階調が２５６である場合に、３２階調おきの階調電圧に対応する駆動電圧を印加したときの電流値を求め、補正データを算出する。
そして、同一パネル内なら有機ＥＬ素子４のＩ−Ｖ特性は同じであることを考慮し、３２階調おきの中間の階調については、全階調（ここでは、２５６階調）電圧に対応する駆動電圧を印加したときの電流値を求め補正データを算出した、前記特定の位置の画素のＩ−Ｖ特性を、単純にシフトすることによって、Ｉ−Ｖ特性のデータを補間する。
また、前述したように、本実施の形態では、表示部１００の全画素毎に、かつ、全階調毎の補正データが、フレームメモリ１６０に保存される。そのため、フレームメモリ１６０のメモリ容量が大きくる。
以下に、フレームメモリ１６０のメモリ容量を削減するための手法について説明する。
【００１６】
（１）画面全画素について補正データを保存するではなく、画面をｍ×ｎ｛例えば、（ｍ＝１６、ｎ＝１６）、（ｍ＝３２、ｎ＝３２）、（ｍ＝６４、ｎ＝６４）｝に分割して、ｍ×ｎの画素についての補正データを保存する。
（２）全ての階調について、全ての補正データを保存するのではなく、閾値のバラツキが目立つ低い階調を細かく補正し、高い階調の補正を荒くして、例えば、８ビットを４ビットにして、２画素で８ビットにする。
また、補正する階調は、例えば、２５６階調であれば、０〜２５５階調の内、７、１５、２３、３１、３９、４７、５５、６３（ここまでは、８階調おき）、７９、９５、１１１、１２７（１６階調おき）、１５９、１９１、２２３、２５５（３２階調おき）で区切られる値とする。
（３）ＥＬ表示装置を作成した段階で、表示部１００に画像を表示し、輝度不均一が目立つ領域の画素について、前述した補正データを算出する。
また、本実施の形態では、前述の処理は、パワーＯＮの時を想定しているが、画面調整ボタン等のボタンが付いたディスプレイである場合は、そのボタンが押されたときにも、ｉ列×ｊ行の画素からなる画素ブロックをスキャンをして、補正データテーブル１６１を更新し、画面を補正するようにしてもよい。
以上説明したように、本実施の形態によれば、アナログ方式の駆動方法のアクティブマトリクス型のＥＬ表示装置において、有機ＥＬ素子４を駆動するための駆動用ＴＦＴの数を少なくして、輝度均一性を向上させ、かつ、表示画像の画質を向上させることが可能となる。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００１７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、アナログ方式の駆動方法の表示装置において、駆動用トランジスタの閾値のばらつきにより生じる輝度均一性の低下を防止し、輝度均一性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態のＥＬ表示装置の概略構成を示すブロック図である。
【図２】図１に示す表示部の１画素構成の一例を示す等価回路図である。
【図３】本発明の実施の形態における各画素の有機ＥＬ素子を流れる電流値の検出方法の原理について説明するための図である。
【図４】本発明の実施の形態における各画素の有機ＥＬ素子を流れる電流値の検出方法について説明するための図である。
【図５】本発明の実施の形態における各画素の有機ＥＬ素子を流れる電流値の検出方法について説明するための図である。
【図６】本発明の実施の形態における各画素の有機ＥＬ素子を流れる電流値の検出方法について説明するための図である。
【図７】本発明の実施の形態における各画素の有機ＥＬ素子を流れる電流値の検出方法について説明するための図である。
【図８】本発明の実施の形態のデータドライバと走査駆動回路を説明するための図である。
【図９】本発明の実施の形態において、補正データの読み出し時の処理手順を説明するための図である。
【図１０】図２に示す表示部の１画素構成の他の例を示す等価回路図である。
【図１１】図２に示す表示部の１画素構成の他の例を示す等価回路図である。
【図１２】図２に示す表示部の１画素構成の他の例を示す等価回路図である。
【図１３】図２に示す表示部の１画素構成の他の例を示す等価回路図である。
【符号の説明】
１，１５…データ書込み用ＴＦＴ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ）、２…データ保持用容量素子、３…駆動用ＴＦＴ、４…有機ＥＬ（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｔ）素子、５…走査線、６…データ線、７…電源線、９…保持容量線、１０，１１，１２…スイッチング用ＴＦＴ、１３…走査線２、１００…表示部、１１０…タイミング制御回路、１２０…電源回路、１３０…データドライバ、１４０…走査駆動回路、１５０…フレームメモリ制御回路、１５１…デコーダ、１６０…フレームメモリ、１６１…補正データテーブル、１７０…電流検出回路。
【図１】
2005017420.tif 000003
【図２】
2005017420.tif 000004
【図３】
2005017420.tif 000005
【図４】
2005017420.tif 000006
【図５】
2005017420.tif 000007
【図６】
2005017420.tif 000008
【図７】
2005017420.tif 000009
【図８】
2005017420.tif 000010
【図９】
2005017420.tif 000011
【図１０】
2005017420.tif 000012
【図１１】
2005017420.tif 000013
【図１２】
2005017420.tif 000014
【図１３】
2005017420.tif 000015