(57)【要約】【課題】半導体基体上に対する電極形成後に粗面化処理を行うという工程の流れを守りながら、電極周辺下部へのオーバーエッチングを防止して、電極信頼性の向上を図る。【解決手段】半導体基体３の主面３ａ上にＰ側電極４を形成した後、Ｐ側電極４の表面を選択的に保護膜１２で覆い、半導体基体３をチップに切断した後、保護膜１２の上から粗面化処理して、保護膜１２で覆われたＰ側電極４の周辺部に非粗面化領域である非化学処理領域１０を残しながらＰ側電極４の周囲の主面３ａ上及び側面を粗面化し、その後、保護膜１２を除去する。【選択図】図２
2005116615.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体において、光を取り出す主面上と、その反対側の主面上とに電極を形成し、
少なくとも、前記光を取り出す主面上に形成された電極の周囲の主面上へ、粗面化した粗面領域を形成してなる半導体発光素子であって、
前記光を取り出す主面上に形成された電極の周辺部、または、前記光を取り出す主面上に形成された電極とその反対側の主面上に形成された電極との周辺部に、粗面化を防止した非粗面化領域を確保したことを特徴とする半導体発光素子。
【請求項２】
Ｐ形またはＮ形の一方の導電形を有する第１の半導体領域と、他方の導電形を有する第２の半導体領域とにより構成されるＰＮ接合を有する半導体基体と、
前記半導体基体の第１の半導体領域における主面上に形成された第１の電極と、
前記半導体基体の第２の半導体領域における主面上に形成された第２の電極と、を備え、
前記第１の半導体領域における主面側は光を取り出すように構成され、且つ、少なくとも、前記第１の電極の周囲の主面上へ、粗面化した粗面領域が形成されてなる半導体発光素子であって、
前記第１の電極の周辺部、または、前記第１の電極と第２の電極との周辺部へ、粗面化を防止した非粗面化領域を確保したことを特徴とする半導体発光素子。
【請求項３】
半導体基体の光を取り出す主面上に電極を形成し、少なくとも、前記光を取り出す主面上に形成された電極の周囲の主面上へ、粗面化した粗面領域を形成してなる半導体発光素子の製造方法であって、
前記半導体基体の光を取り出す主面上と、その反対側の主面上と、に電極を形成する電極形成工程と、
前記光を取り出す主面上の電極、または、前記光を取り出す主面上の電極と反対側の主面上の電極と、の表面を選択的に保護膜で覆う保護膜形成工程と、
前記保護膜の上から粗面化処理することで、前記保護膜で覆われた電極の周辺部に非粗面化領域を残しながら、少なくとも、前記光を取り出す主面上の電極の周囲の主面上を粗面化する粗面化処理工程と、
前記電極の表面を覆う保護膜を除去する保護膜除去工程と、を有することを特徴とする半導体発光素子の製造方法。
【請求項４】
Ｐ形またはＮ形の一方の導電形を有する第１の半導体領域と、他方の導電形を有する第２の半導体領域とにより構成されるＰＮ接合を有する半導体基体と、
前記半導体基体の第１の半導体領域における主面上に形成された第１の電極と、
前記半導体基体の第２の半導体領域における主面上に形成された第２の電極と、を備え、
前記第１の半導体領域は、主面側に光を取り出すように構成され、且つ、少なくとも、前記第１の電極の周囲における主面上へ、粗面化した粗面領域が形成されてなる半導体発光素子の製造方法であって、
前記半導体基体の一方および他方の主面上に、前記第１および第２の電極を形成する電極形成工程と、
前記第１の電極、または、前記第１と第２との電極、の表面を選択的に保護膜で覆う保護膜形成工程と、
前記保護膜の上から粗面化処理することで、前記保護膜で覆われた電極の周辺部に非粗面化領域を残しながら、少なくとも、前記第１の電極の周囲における主面上を粗面化する粗面化処理工程と、
前記第１の電極、または、前記第１と第２との電極、の表面を覆う保護膜を除去する保護膜除去工程と、を有することを特徴とする半導体発光素子の製造方法。
【請求項５】
請求項４に記載の半導体発光素子の製造方法であって、
前記保護膜形成工程の後に、前記半導体基体をチップに切断するダイシング工程を実行し、その後、前記粗面化処理工程を実行することで、前記第１の電極を有するチップの上側面及び電極の無い側面を同時に粗面化することを特徴とする半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基体の光を取り出す主面上に光の内部反射を抑制する粗面領域を形成した半導体発光素子、及び、その製造方法に関するものである。
【背景技術】
【０００２】
半導体発光素子の光を取り出す主面上に、光の内部反射を抑制する粗面領域を形成することで、高輝度化を図ることが行われている（例えば、特許文献１参照）。
【０００３】
図３にその例を示す。この半導体発光素子（発光ダイオード）は、Ｐ形半導体領域１とＮ形半導体領域２とからなる例えばＡｌＧａＡｓ半導体基体３と、Ｐ側電極４と、Ｎ側電極５とを備えている。Ｐ形半導体領域１とＮ形半導体領域２との界面のＰＮ接合６は、半導体基体３の一方及び他方の主面３ａ、３ｂに平行に延びている。
【０００４】
Ｐ側電極４は、半導体基体３の一方の主面（上側面）３ａの中央部分に配置され、Ｐ形半導体領域１に接続されている。Ｎ側電極５は、格子状または点在するように形成され、半導体基体３の他方の主面（下側面）３ｂ、即ちＮ形半導体領域２に接続されている。Ｎ側電極５を格子状または点在するように形成すると、ＰＮ接合６から放射されて下側面に向う光を、Ｎ側電極５が設けられていない部分において上側面方向に効率良く反射させることが可能になる。
【０００５】
図３の半導体発光素子の光の取り出し方向は上側面方向であり、取り出される光のうち、ＰＮ接合６から上方に放射される光は、半導体基体３の上側面のＰ側電極４が形成されていない領域から取り出される。この半導体発光素子においては、半導体基体３の上側面の光の取り出し領域が粗面（微小凹凸面、粗面領域）７になっている。この粗面７は、ＰＮ接合６から放射された光に対する全反射の確率を減少させ、光を外部に良好に取り出して、高輝度化を図るために設けられている。この粗面７は、半導体基体３の上側面のほぼ中央に選択的にＰ側電極４を形成し、その後で、半導体基体３の上側面にエッチング（化学処理）等を施すことによって形成されている。
【０００６】
ところで、このような半導体発光素子を上述のように形成した場合、電極形成後の粗面形成のためのエッチングの際に、図４に示すように、エッチングがＰ側電極４の周辺下部にまで進行する、いわゆるオーバーエッチング（サイドエッチングとも言う）が生じることがある。このようなオーバーエッチングが生じると、Ｐ側電極４の周辺部の半導体基体３に対する密着力が低下するので、当該半導体発光素子へ樹脂モールドやワイヤーボンディングを行う際のストレスによって、当該電極が剥がれてしまうといった不具合が発生するなど、電極信頼性に影響を及ぼすという問題があった。
【０００７】
そこで、特許文献１に記載の技術では、Ｐ側電極４の周辺部の半導体基体３に対する密着力の低下を抑制するために、半導体発光素子のＰ形半導体領域１の上側面に、先に鏡面８と粗面７とを形成しておき、鏡面８上にＰ側電極４を形成する際に、Ｐ側電極４の周辺部が粗面７の一部に被さるように形成することで、Ｐ側電極４の周辺部の半導体基体３への密着力の向上を図っている。
【０００８】
【特許文献１】特開平１０−２００１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１に記載の技術では、半導体発光素子の高輝度化を図るための粗面化処理を、電極形成箇所の周辺下部に及ぶ範囲にまで予め実施しておき、その後でＰ側電極４を粗面７に周辺部が掛かるように形成して、電極密着性を上げるようにしている。即ち、粗面化処理を電極形成処理の前段階で行うようにしている。このため、電極形成処理後に粗面化処理するという従来の工程順序を大きく変えなくてはならず、工程変更の負担が大きいという問題がある。
【００１０】
本発明は、上記事情を考慮し、半導体基体の上に電極を形成した後に化学処理による粗面化処理を行うという工程の流れを守りながら、化学処理による電極周辺下部へのオーバーエッチングを防止して、電極信頼性の向上を図ることのできる半導体発光素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１の発明の半導体発光素子は、半導体基体において、光を取り出す主面上と、その反対側の主面上とに電極を形成し、少なくとも、前記光を取り出す主面上に形成された電極の周囲の主面上へ、粗面化した粗面領域を形成してなる半導体発光素子であって、前記光を取り出す主面上に形成された電極の周辺部、または、前記光を取り出す主面上に形成された電極とその反対側の主面上に形成された電極との周辺部に、粗面化を防止した非粗面化領域を確保したことを特徴とする。
【００１２】
請求項２の発明の半導体発光素子は、Ｐ形またはＮ形の一方の導電形を有する第１の半導体領域と、他方の導電形を有する第２の半導体領域とにより構成されるＰＮ接合を有する半導体基体と、前記半導体基体の第１の半導体領域における主面上に形成された第１の電極と、前記半導体基体の第２の半導体領域における主面上に形成された第２の電極と、を備え、前記第１の半導体領域における主面側は光を取り出すように構成され、且つ、少なくとも、前記第１の電極の周囲の主面上へ、粗面化した粗面領域が形成されてなる半導体発光素子であって、前記第１の電極の周辺部、または、前記第１の電極と第２の電極との周辺部へ、粗面化を防止した非粗面化領域を確保したことを特徴とする。
【００１３】
請求項３の発明の半導体発光素子の製造方法は、半導体基体の光を取り出す主面上に電極を形成し、少なくとも、前記光を取り出す主面上に形成された電極の周囲の主面上へ、粗面化した粗面領域を形成してなる半導体発光素子の製造方法であって、前記半導体基体の光を取り出す主面上と、その反対側の主面上と、に電極を形成する電極形成工程と、前記光を取り出す主面上の電極、または、前記光を取り出す主面上の電極と反対側の主面上の電極と、の表面を選択的に保護膜で覆う保護膜形成工程と、前記保護膜の上から粗面化処理することで、前記保護膜で覆われた電極の周辺部に非粗面化領域を残しながら、少なくとも、前記光を取り出す主面上の電極の周囲の主面上を粗面化する粗面化処理工程と、前記電極の表面を覆う保護膜を除去する保護膜除去工程と、を有することを特徴とする。
【００１４】
請求項４の発明の半導体発光素子の製造方法は、Ｐ形またはＮ形の一方の導電形を有する第１の半導体領域と、他方の導電形を有する第２の半導体領域とにより構成されるＰＮ接合を有する半導体基体と、前記半導体基体の第１の半導体領域における主面上に形成された第１の電極と、前記半導体基体の第２の半導体領域における主面上に形成された第２の電極と、を備え、前記第１の半導体領域は、主面側に光を取り出すように構成され、且つ、少なくとも、前記第１の電極の周囲における主面上へ、粗面化した粗面領域が形成されてなる半導体発光素子の製造方法であって、前記半導体基体の一方および他方の主面上に、前記第１および第２の電極を形成する電極形成工程と、前記第１の電極、または、前記第１と第２との電極、の表面を選択的に保護膜で覆う保護膜形成工程と、前記保護膜の上から粗面化処理することで、前記保護膜で覆われた電極の周辺部に非粗面化処理領域を残しながら、少なくとも、前記第１の電極の周囲における主面上を粗面化する粗面化処理工程と、前記第１の電極、または、前記第１と第２との電極、の表面を覆う保護膜を除去する保護膜除去工程と、を有することを特徴とする。
【００１５】
請求項５の発明は、請求項４に記載の半導体発光素子の製造方法であって、前記保護膜形成工程の後に、前記半導体基体をチップに切断するダイシング工程を実行し、その後、前記粗面化処理工程を実行することで、前記第１の電極を有するチップの上側面及び電極の無い側面を同時に粗面化することを特徴とする。
【発明の効果】
【００１６】
本発明の半導体発光素子によれば、電極の周辺部に、化学処理を始めとする粗面化処理による粗面化を防止する非粗面化処理領域を確保したので、電極周辺下部へのオーバーエッチングを防止することができ、電極信頼性の向上を図ることができる。また、電極の周辺部に非粗面化処理領域が確保されていることにより、半導体基体の上に電極を形成した後で、化学処理を始めとする粗面化処理を行うことができるので、従来の工程の流れを大きく変える必要がなく、工程変更の負担が少なくて済む。
【００１７】
本発明の半導体発光素子の製造方法によれば、電極を形成した後で、電極の表面を選択的に保護膜で覆う保護膜形成工程を実施し、その保護膜の上から化学処理による粗面化処理工程を実施した後、保護膜の除去を行うようにしているので、化学処理を始めとする粗面化処理による電極周辺下部へのオーバーエッチングを防止することができ、電極信頼性の向上を図ることができる。また、電極を形成した後で、化学処理を始めとする粗面化処理を行うので、従来の工程の流れを大きく変える必要がなく、工程変更の負担が少なくて済む。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照しながら本発明の実施形態例について説明する。
尚、本実施形態例においては、粗面化処理として化学処理を用いた場合を例として説明する。
図１の（ａ）は実施形態例に係る半導体発光素子の平面図、（ｂ）は側断面図、図２は実施形態例に係る半導体発光素子の製造方法の工程図である。
【００１９】
図１に示すように、この半導体発光素子は、Ｐ形半導体領域（第１の半導体領域）１とＮ形半導体領域（第２の半導体領域）２とによるＰＮ接合６を有する半導体基体（例えば例えばＡｌＧａＡｓ）３と、Ｐ側電極４と、Ｎ側電極５とを備えている。Ｐ形半導体領域１とＮ形半導体領域２との界面のＰＮ接合６は、半導体基体３の一方及び他方の主面３ａ、３ｂに平行に延びている。
【００２０】
Ｐ側電極４は半導体基体３のＰ形半導体領域１側の主面３ａの中央部に配され、Ｎ側電極５は半導体基体３のＮ形半導体領域２側の主面３ｂに格子状または点在するように配されている。この半導体発光素子の光の取り出し方向は図１（ｂ）の上側面方向であり、ＰＮ接合６から上方に放射された光は、半導体基体３の上側面のＰ側電極４が形成されていない領域から取り出される。
【００２１】
光を外部に良好に取り出して高輝度化を図るために、半導体基体３の光の取り出し領域は、エッチング（化学処理）により粗面化されている。この粗面（粗面領域）７は、ＰＮ接合６から放射された光に対する全反射の確率を減少させる機能を果たすもので、半導体基体３上にＰ側電極４を形成した後で、エッチングによって形成されており、Ｐ側電極４の周辺部には、エッチングによる粗面化を防止するための非粗面化領域である非化学処理領域１０が確保されている。
【００２２】
次に製造方法について図２を参照しながら説明する。
上記の半導体発光素子を得るには、次の工程順に処理を進める。
（ａ）ダイシング前の半導体基体３の一方の主面３ａ上にＰ側電極４を形成する（電極形成工程）。
（ｂ）Ｐ側電極４の表面を、ポジ型レジストにより選択的に保護膜１２で覆う（保護膜形成工程）。
（ｃ）ダイシングにより半導体基体３をチップに切断する（ダイシング工程）。
（ｄ）保護膜１２の上から、例えば、エッチング液としてＨＮＯ3を用いてエッチングすることにより、保護膜１２で覆われたＰ側電極４の周辺部に非化学処理領域１０を残しながら、少なくともＰ側電極４を有するチップの上側面、所望により電極の無い側面を同時に粗面化する（粗面化処理工程）。符号７は粗面を示す。
（ｅ）Ｐ側電極４の表面を覆う保護膜１２を露光及びレジスト現像により除去する（保護膜除去工程）。
【００２３】
なお、Ｎ側電極は、上記の最後の工程の後で形成してもよいし、途中の任意の工程で形成してもよい。そして、Ｎ側電極を上述した粗面化処理工程より前の工程で形成するのであれば、Ｎ側電極にもＰ側電極と同様の保護膜形成工程を行うことも好ましい。当該構成を採ることで、粗面化処理工程において、例えばＨＮＯ3等のエッチング液がチップを伝わってＮ側電極まで到達し、Ｎ側電極周辺への望まれないエッチングを起こすのを回避できるからである。
【００２４】
以上の工程を経て半導体発光素子を形成することにより、Ｐ側電極４の周辺下部へのオーバーエッチングを防止することができ、電極信頼性の向上を図ることができる。また、Ｐ側電極４を形成した後で、エッチングによる粗面化処理を行うので、従来の工程の流れを大きく変える必要がなく、工程変更の負担が少なくて済む。
【００２５】
次に、「電極保護なしで粗面化処理有り」の従来品と、「電極保護ありで粗面化処理有り」の本発明相当品と、「粗面化処理なし」の比較品と、の違いについて調べた結果について表１に示した。表１は、従来品、本発明相当品および比較品に係る半導体発光素子を、各々、ロットＡ〜Ｃより１０個抜き取り、Ifp＝２００ｍＡにおける駆動電圧（Ｖｆｍ）を測定し、その平均値を求めたものである。尚、σはその標準偏差である。
【００２６】
ここで、半導体基体との密着力不足による電極の剥がれは、駆動電圧（Ｖｆｍ）の上昇として捕らえることができる。表１から、電極を保護膜で保護した上で粗面化処理した本発明相当品と、電極を保護膜で保護しないで粗面化処理した従来品との間には、Ｖｆｍ値で約０．１Ｖの差が見られた。また、本発明相当品と粗面化処理なしの比較品との間には、Ｖｆｍ値で約０．０１〜０．０２Ｖの差が見られた。従って、本発明相当品は、従来品と比較して電極剥がれが大きく改善され、その改善の水準は、粗面化処理を行っていない比較品に匹敵するものであることが判明した。
【表１】
2005116615.tif 000003
【００２７】
以上、本実施形態例の説明においては、Ｐ形半導体領域を第１の半導体領域、Ｎ形半導体領域を第２の半導体領域とし、Ｐ形半導体領域側より光を取り出す構成と例とした。このＰ形半導体領域とＮ形半導体領域とを入れ替え、Ｎ形半導体領域側を第１の半導体領域として光を取り出し、Ｐ形半導体領域側を第２の半導体領域とする構成を有する半導体発光素子においても、本発明は同様に適用することができる。
【００２８】
また、本実施形態例の説明においては、粗面化処理として化学処理を用いた場合を例として説明した。しかし、本発明はこれに限られることはなく、粗面化処理をスパッタエッチング、ドライエッチング等の物理化学処理、物理処理にておこなう場合にも好個に適用することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態例に係る半導体発光素子の構成図で、（ａ）は平面図、（ｂ）は側断面図である。
【図２】本発明の実施形態例に係る半導体発光素子の製造方法の工程説明図である。
【図３】従来の半導体発光素子の例を示す側断面図である。
【図４】従来の半導体発光素子における問題点を説明するための側断面図である。
【図５】従来の半導体発光素子の別の例を示す側断面図である。
【符号の説明】
【００３０】
１  Ｐ形半導体領域（第１の半導体領域）
２  Ｎ形半導体領域（第２の半導体領域）
３  半導体基体
４  Ｐ側電極（第１の電極）
５  Ｎ側電極（第２の電極）
６  ＰＮ接合
７  粗面
１０  非化学処理領域
１２  保護膜
【図１】
2005116615.tif 000004
【図２】
2005116615.tif 000005
【図３】
2005116615.tif 000006
【図４】
2005116615.tif 000007
【図５】
2005116615.tif 000008