(57)【要約】【課題】  ＣＯＣ構造の適用に伴うフレキシブル基板配線の本数の増加を回避し、フレキシブル基板配線の適切な幅を確保しつつ、フレキシブル基板配線が形成されたフレキシブル基板配線部の幅の増大を抑えることの出来る磁気記録再生装置を提供すること。【解決手段】  リード／ライトＩＣの構成を、キャリッジ１０４に実装されたキャリッジ側リード／ライトＩＣ３とフレキシブル基板ベース１０８に実装されたデータ転送用ＩＣ４の２チップ構成とし、キャリッジ側リード／ライトＩＣ３とデータ転送用ＩＣ４との間をインタフェース１３，２１を介して２本の信号線３１，３２により接続し各種データの送受を行い、キャリッジ側リード／ライトＩＣ３とデータ転送用ＩＣ４との間のフレキシブル基板配線部のフレキシブル基板配線の本数を削減し、フレキシブル基板配線の幅を適切な幅に維持できるようにして、フレキシブル基板配線部の幅の増大を抑える。【選択図】  図１
2005116103.tif 000002
【特許請求の範囲】
【請求項１】
記録・再生回路をヘッド近傍に実装するチップオンキャリッジ構造が適用された磁気記録再生装置において、
キャリッジに配置された前記記録・再生回路を含むキャリッジ側リード／ライトＩＣと、
前記キャリッジ側リード／ライトＩＣがメイン基板との間で行う各種データの送受信に共用される共通信号線が形成されたフレキシブル基板配線部を有するフレキシブル基板ベースと、
前記フレキシブル基板ベースに配置され、前記キャリッジ側リード／ライトＩＣと前記メイン基板との間に介在し、前記共通信号線を介して前記キャリッジ側リード／ライトＩＣと前記各種データの送受信を行うデータ転送用ＩＣと、
前記データ転送用ＩＣと前記キャリッジ側リード／ライトＩＣとの間で前記共通信号線を介し前記各種データの送受信を共用して行うためのインタフェース手段と、
を備えたことを特徴とする磁気記録再生装置。
【請求項２】
前記各種データは、前記ヘッドにより記録媒体から読み取られたリードデータ、前記ヘッドにより前記記録媒体へ書き込まれるライトデータ、および前記記録媒体に対する記録や再生のためのシリアルデータを含み、前記インタフェース手段は、前記データ転送用ＩＣと前記キャリッジ側リード／ライトＩＣとの間で２本の前記共通信号線を共用し、前記各種データの送受信を行うことを特徴とする請求項１記載の磁気記録再生装置。
【請求項３】
前記シリアルデータは、前記記録媒体に対する記録や再生のためのクロック信号、前記ヘッドのバイアス電流値や記録電流値を制御するコントロールデータ、前記クロック信号や前記コントロールデータのシリアル転送を可能にする許可信号を含むことを特徴とする請求項２記載の磁気記録再生装置。
【請求項４】
前記各種データは、前記ヘッドにより記録媒体から読み取られたリードデータ、前記ヘッドにより前記記録媒体へ書き込まれるライトデータ、および前記記録媒体に対する記録や再生のためのクロック信号、前記ヘッドのバイアス電流値や記録電流値を制御するコントロールデータ、前記クロック信号や前記コントロールデータのシリアル転送を可能にする許可信号を含み、前記フレキシブル基板配線部には、前記許可信号を除く前記各種データの送受信に共用される２本の共通信号線と、前記許可信号の送受信に用いられる１本の信号線とが形成されていることを特徴とする請求項１記載の磁気記録再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録媒体に対しデータの記録再生を行う記録・再生回路をヘッド近傍に実装するチップオンキャリッジ構造が適用された磁気記録再生装置に関する。
【背景技術】
【０００２】
近年、ハードディスクドライブなどの磁気記録再生装置については容量の増大化が進んでおり、これに比例してデータレートも上がっている。データレートが上がると周波数帯域が広がりＳ／Ｎが低下していくのが一般的である。このようなことからＳ／Ｎの改善策として、再生アンプをヘッド近傍に実装するＣＯＣ（Ｃｈｉｐ  Ｏｎ  Ｃａｒｒｉａｇｅ）構造が用いられる。
従来では、数ｍボルト以下の再生信号がヘッドからリード／ライトＩＣまで通るのに対し、このＣＯＣ構造においては、増幅される前の再生信号が通る伝送路が短くなることから外乱ノイズに対する耐性が向上し、Ｓ／Ｎが向上することになる。ＣＯＣ構造はデータレートが高い３．５インチハードディスクドライブ装置から導入が始まったが、現在２．５インチハードディスクドライブ装置にも導入され、近い将来１．８インチハードディスクドライブ装置にも導入される。
【０００３】
ハードディスクドライブ装置はチャネルごとに再生用のＭＲ（磁気抵抗効果素子）ヘッドと、記録用のインダクティブヘッドを用いている。
【０００４】
図６は、従来のハードディスクドライブ装置のリード／ライトＩＣの実装位置を示す模式図である。
図６に示すように従来のハードディスクドライブ装置は、再生用または記録用のヘッド１０１、サスペンション１０２、アーム１０３、ヘッド配線接合部を含むキャリッジ１０４、前記再生用または記録用のヘッド１０１やボイスコイルモータなどと信号の授受を行うためのフレキシブル基板配線１０６が構成されたフレキシブル基板配線部１０５、リード／ライトＩＣ１０７、フレキシブル基板ベース１０８を備えた構造となっている。
リード／ライトＩＣ１０７はフレキシブル基板ベース１０８上に実装されており、再生用または記録用のヘッド１０１は、サスペンション１０２とアーム１０３とキャリッジ１０４のヘッド配線接合部とフレキシブル基板配線部１０５のフレキシブル基板配線１０６を介してリード／ライトＩＣ１０７へ電気的に接続される構造である。
【０００５】
図７は、図６に示す従来のハードディスクドライブ装置の２チャネルのリード／ライトＩＣの入出力信号を示すブロック図である。
図７では、リード／ライトＩＣ１０７は２チャネルであり、１枚のハードディスクに対応する構成であり、チャネル１用の再生用ヘッド１０１ａおよび記録用ヘッド１０１ｂ、チャネル２用の再生用ヘッド１０１ｃおよび記録用ヘッド１０１ｄが、それぞれサスペンションとアームとキャリッジのヘッド配線接合部とフレキシブル基板配線部１０５のフレキシブル基板配線１０６を介してリード／ライトＩＣ１０７へ電気的に接続される。
リード／ライトＩＣ１０７は、ハードディスクから読み取られた再生信号を増幅するリードアンプ１２１、ハードディスクへ書き込むディジタル信号を電圧電流変換し増幅するライトドライバ１２２、さらにレジスタ１２３などを備えている。このレジスタ１２３は、ハードディスクドライブ装置のヘッドごとに異なる特性に合わせて記録電流値やバイアス電流値をディジタル値として装置立ち上げ時に初期設定するためのものである。これら記録用ヘッドの記録電流値や再生用ヘッドのバイアス電流値は図示していないメイン基板から送られてくるシリアルデータによりコントロールされる。
【０００６】
リード／ライトＩＣ１０７に対する信号ＲＤはリードデータ出力、信号ＷＤはライトデータ入力、信号Ｒ／ＸＷはリード・ライトコントロール入力、信号ＶＣＭはボイスコイルモータ入力、信号ＳＥＮＡ、ＳＣＬＫ、ＳＤＡＴＡはシリアルデータ入力である。この他、５ボルトのＶＣＣ、−３ボルトのＶＥＥ、ＧＮＤなどの電源がある。このうちボイスコイルモータ入力である信号ＶＣＭはフレキシブル基板配線１０６を介してキャリッジのボイスコイルモータへ供給されるため、図７に示す２チャネル構成の場合、フレキシブル基板配線部１０５のフレキシブル基板配線１０６は合計１０本となる。
【０００７】
図８は、従来のハードディスクドライブ装置のＣＯＣ構造を適用した２チャネルのリード／ライトＩＣの入出力信号を示すブロック図である。図８において図７と同一または相当の部分については同一の符号を付し説明を省略する。
図７のブロック図と比較して明らかなように、ＣＯＣ構造を適用した図８のハードディスクドライブ装置では、フレキシブル基板配線部１０５のフレキシブル配線１０６は１３本となり、かつ、太い配線が必要となるＶＣＣ、ＶＥＥ、ＧＮＤなどの電源ラインを含んでいる。特に、１．８インチなどのモバイル用のハードディスクドライブ装置ではシャーシ高さが５ｍｍと薄く、フレキシブル基板配線１０６が構成されたフレキシブル基板配線部１０５の幅はこの高さより小さくする必要があり、このため、現時点の配線本数でもフレキシブル基板配線部１０５の幅拡大の余地はない。
【０００８】
仮に、配線本数の増大を各配線幅の縮小で吸収し、フレキシブル基板配線部１０５の幅拡大を抑える構成にしたとしても、インピーダンスの増加により周波数特性の悪化やノイズ量の増大、また、電流密度の増大による信頼性の低下などの弊害が発生する。
【０００９】
このようなリード／ライトＩＣを含むハードディスクドライブ装置について記述があるものとしては、ヘッド異常検出回路を備えた磁気ディスクメモリ装置がある（例えば、特許文献１参照）。
【特許文献１】特開２００２−２６９７０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
かかる従来のハードディスクドライブなどの磁気記録再生装置においては以下の短所が付随している。
すなわち、ＣＯＣ構造の適用に伴うフレキシブル基板配線の本数の増加は、フレキシブル基板配線が通るフレキシブル基板配線部の幅の増大につながり、特に１．８インチなどのモバイル用のハードディスクドライブ装置などにおいてはフレキシブル基板配線が通るフレキシブル基板配線部の幅を拡大することは困難であるという課題があった。
【００１１】
本発明は、このような事情に鑑みてなされたものであり、ＣＯＣ構造の適用に伴うフレキシブル基板配線の本数の増加を回避し、フレキシブル基板配線の適切な幅を確保しつつ、フレキシブル基板配線が形成されたフレキシブル基板配線部の幅の増大を抑えることの出来る磁気記録再生装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述の目的を達成するため、本発明にかかる磁気記録再生装置は、記録・再生回路を含み、キャリッジに配置されたキャリッジ側リード／ライトＩＣと、前記キャリッジ側リード／ライトＩＣがメイン基板との間で行う各種データの送受信に共用される共通信号線が形成されたフレキシブル基板配線部を有するフレキシブル基板ベースと、前記フレキシブル基板ベースに配置され、前記キャリッジ側リード／ライトＩＣと前記メイン基板との間に介在し、前記共通信号線を介して前記キャリッジ側リード／ライトＩＣと前記各種データの送受信を行うデータ転送用ＩＣと、前記データ転送用ＩＣと前記キャリッジ側リード／ライトＩＣとの間で前記共通信号線を介し前記各種データの送受信を共用して行うためのインタフェース手段とを備えたことを特徴とする。
【発明の効果】
【００１３】
本発明にかかる磁気記録再生装置は、キャリッジ側リード／ライトＩＣをキャリッジに配置するとともに、データ転送用ＩＣをフレキシブル基板ベースに配置して前記キャリッジ側リード／ライトＩＣとメイン基板との間に介在させ、フレキシブル基板配線部に形成された信号線を、インタフェース手段により、前記キャリッジ側リード／ライトＩＣが前記メイン基板との間で行う各種データの送受信に共用する共通信号線とすることで、前記フレキシブル基板配線部の信号線の本数を削減できる。
このため、チップオンキャリッジ構造を適用したときのフレキシブル基板配線部の信号線の本数を削減でき、前記信号線の幅も適切な幅で確保でき、前記信号線が形成されたフレキシブル基板配線部の幅の増大も抑制できる磁気記録再生装置を提供できる効果がある。
【発明を実施するための最良の形態】
【００１４】
ＣＯＣ構造の適用に伴うフレキシブル基板配線の本数の増加を回避し、フレキシブル基板配線の適切な幅を確保しつつ、フレキシブル基板配線が形成されたフレキシブル基板配線部の幅の増大を抑えるという目的を、記録・再生回路を含み、キャリッジに配置されたキャリッジ側リード／ライトＩＣと、前記キャリッジ側リード／ライトＩＣがメイン基板との間で行う各種データの送受信に共用される共通信号線が形成されたフレキシブル基板配線部を有するフレキシブル基板ベースと、前記フレキシブル基板ベースに配置され、前記キャリッジ側リード／ライトＩＣと前記メイン基板との間に介在し、前記共通信号線を介して前記キャリッジ側リード／ライトＩＣと前記各種データの送受信を行うデータ転送用ＩＣと、前記データ転送用ＩＣと前記キャリッジ側リード／ライトＩＣとの間で前記共通信号線を介し前記各種データの送受信を共用して行うためのインタフェース手段とを備えたことで実現した。
【実施例１】
【００１５】
図１は、この実施例１のハードディスクドライブ装置におけるＣＯＣ（Ｃｈｉｐ  Ｏｎ  Ｃａｒｒｉａｇｅ）構造を適用した２チャネルのリード／ライトＩＣの入出力信号を示すブロック図である。
なお、図６に示す再生用または記録用のヘッド、サスペンション１０２、アーム１０３、ヘッド配線接合部を含むキャリッジ１０４、フレキシブル基板配線が構成されたフレキシブル基板配線部１０５、フレキシブル基板ベース１０８などを備えている点については、この実施例１のハードディスクドライブ装置も同じである。
従来のＣＯＣ構造を適用した図８に示す構成ではリード／ライトＩＣ１０７がキャリッジ１０４に実装されていたのに対し、この実施例１のハードディスクドライブ装置では、リード／ライトＩＣの構成を、キャリッジ１０４に実装されたキャリッジ側リード／ライトＩＣ３とフレキシブル基板ベース１０８に実装されたデータ転送用ＩＣ４の２チップ構成とした点が異なっている。そして、前記キャリッジ側リード／ライトＩＣ３と前記データ転送用ＩＣ４との間のフレキシブル基板配線部のフレキシブル基板配線の本数を削減し、前記フレキシブル基板配線の幅を適切な幅に維持できるようにして、フレキシブル基板配線部の幅の増大を抑える。
【００１６】
図１に示すこの実施例１のハードディスクドライブ装置は、チャネル１用の再生用ヘッド１ａおよび記録用ヘッド１ｂ、チャネル２用の再生用ヘッド１ｃおよび記録用ヘッド１ｄを有し、これら再生用ヘッドおよび記録用ヘッドはキャリッジ側リード／ライトＩＣ３に接続される構成である。このキャリッジ側リード／ライトＩＣ３は図６に示すキャリッジ１０４に実装されている。
キャリッジ側リード／ライトＩＣ３は、ハードディスクから読み取られた再生信号を増幅するリードアンプ（記録・再生回路）１１、ハードディスクへ書き込むライトデータを増幅するライトドライバ（記録・再生回路）１２を備えている。
また、データ転送用ＩＣ４との間を２本の信号線（２本の共通信号線）３１，３２により接続し、リードアンプ１１により増幅された前記再生信号やライトドライバ１２へ入力するライトデータ、さらに前記記録用ヘッドの記録電流値や前記再生用ヘッドのバイアス電流値の設定を行うための各種シリアルデータを送受するインタフェース１３を備えている。
レジスタ１４は、ハードディスクドライブ装置のヘッドごとに異なる特性に合わせて前記記録電流値や前記バイアス電流値を前記シリアルデータにより装置立ち上げ時、初期設定するためのものである。これら記録用ヘッドの記録電流値や再生用ヘッドのバイアス電流値は図示していないメイン基板から送られてくる前記シリアルデータによりコントロールされる。
【００１７】
フレキシブル基板ベース１０８に実装されたデータ転送用ＩＣ４は、キャリッジ１０４に実装されたキャリッジ側リード／ライトＩＣ３との間を２本の信号線３１，３２により接続し各種データの送受を行うためのインタフェース２１を備えている。
データ転送用ＩＣ４は、このインタフェース２１により、前記ハードディスクから読み取られた前記再生信号や前記ハードディスクへ書き込むライトデータ、さらに前記記録用ヘッドの記録電流値や前記再生用ヘッドのバイアス電流値の設定を行うための各種シリアルデータをキャリッジ側リード／ライトＩＣ３との間で送受する。
また、前記再生信号をデータ転送用ＩＣ４側において増幅するポストアンプ２２、図示していない前記メイン基板から送られてくる前記ライトデータを受信するためのバッファ２３、レジスタ２４などを備えている。このレジスタ２４は、前記キャリッジ側リード／ライトＩＣ３のレジスタ１４と同様に機能する。
【００１８】
なお、この実施例１では、キャリッジ側リード／ライトＩＣ３とデータ転送用ＩＣ４に対するリード・ライトコントロール入力Ｒ／ＸＷは、前記２本の信号線３１，３２とは別の信号線３３により供給される。
また、ボイスコイルモータ４１は、図示していないメイン基板から供給される信号ＶＣＭにより制御される。この信号ＶＣＭは、フレキシブル基板ベース１０８、フレキシブル基板配線部１０５、キャリッジ１０４を経由してボイスコイルモータ４１へ信号線３４，３５により送られる。
【００１９】
また、キャリッジ側リード／ライトＩＣ３とデータ転送用ＩＣ４には、ＶＣＣ、ＶＥＥ、ＧＮＤなどの電源が必要である。
データ転送用ＩＣ４にはこれら電源ＶＣＣ、ＶＥＥ、ＧＮＤなどの電源ライン３６，３７，３８がフレキシブル基板ベース１０８上で接続される。また、キャリッジ側リード／ライトＩＣ３については、電源ＶＣＣ、ＶＥＥ、ＧＮＤなどの電源ライン３６，３７，３８が、フレキシブル基板ベース１０８とフレキシブル基板配線部１０５を経由してキャリッジ１０４に実装されたキャリッジ側リード／ライトＩＣ３へ接続される。
従って、キャリッジ１０４に実装されたキャリッジ側リード／ライトＩＣ３とフレキシブル基板ベース１０８に実装されたデータ転送用ＩＣ４との間のフレキシブル基板配線部１０５のフレキシブル基板配線の本数は合計８本となる。
【００２０】
次に、キャリッジ側リード／ライトＩＣ３とデータ転送用ＩＣ４との間で２本の信号線３１，３２により各種データの送受を行い、キャリッジ側リード／ライトＩＣ３とデータ転送用ＩＣ４との間のフレキシブル基板配線部１０５のフレキシブル基板配線の本数を削減する方法について説明する。
この実施例１では、キャリッジ側リード／ライトＩＣ３とデータ転送用ＩＣ４との間で送受信が必要となる信号ＲＤ（リードデータＲＤＸ、ＲＤＹ）、信号ＷＤ（ライトデータＷＤＸ、ＷＤＹ）、シリアルデータＳＥＮＡ、ＳＤＡＴＡ、ＳＣＬＫが入出力される合計７本の信号線を２本の信号線３１，３２で共用する。
これは、リードデータが必要とされるときにはライトデータやシリアルデータは必要とされず、また、ライトデータが必要とされるときにはリードデータやシリアルデータは必要とされず、また、シリアルデータが必要とされるときにはリードデータやライトデータは必要とされないことから可能になる。
【００２１】
図２は、図１に示すキャリッジ側リード／ライトＩＣ３とデータ転送用ＩＣ４のリードデータ転送時の等価回路図である。また、図３は、キャリッジ側リード／ライトＩＣ３とデータ転送用ＩＣ４のライトデータ転送時の等価回路図、図４は、シリアルデータ転送時の等価回路図である。
先ず、図２に示すリードデータ転送時について説明する。
このリードデータ転送時では、再生用ヘッド１ａから出力された再生信号はリードアンプ１１により増幅され、トランジスタＱ１とトランジスタＱ２により電流に変換され、差動出力ＤＡＴＸ、ＤＡＴＹとして信号線３１、３２へ出力される。
【００２２】
このとき、リードデータ転送時であることから、図１に示す信号線３３に出力されているリード・ライトコントロール入力Ｒ／ＸＷはリード入力となっており、このリード入力によりデータ転送用ＩＣ４の電位規定手段５１は電源電圧ＶＣＣと略等しい電位Ｖ２をトランジスタＱ３およびトランジスタＱ４のベース端子へ印加している。
また、図３に示すキャリッジ側リード／ライトＩＣ３の電位規定手段５２はグランド電位ＧＮＤと略等しい電位Ｖ１をキャリッジ側リード／ライトＩＣ３のトランジスタＱ７およびトランジスタＱ８のベース端子へ印加しており、図３に示す回路は機能していない。
この結果、信号線３１、３２へ差動出力ＤＡＴＸ、ＤＡＴＹとして出力された前記再生信号は、図２に示すトランジスタＱ３およびトランジスタＱ４のコレクタ端子からデータ転送用ＩＣ４のポストアンプ２２へ入力され増幅されて、リードデータＲＤＸ、ＲＤＹとして出力される。
なお、信号線３１と信号線３２との間に挿入されている抵抗Ｒ１と抵抗Ｒ２は、フレキシブル基板配線に対しインピーダンスの整合をとるためのものである。
【００２３】
次に、図３に示すライトデータ転送時について説明する。
このライトデータ転送時では、データ転送用ＩＣ４のバッファ２３に入力されたライトデータＷＤＸ、ＷＤＹは、トランジスタＱ５とトランジスタＱ６のベース端子へ出力され、トランジスタＱ５とトランジスタＱ６により電圧から電流へ変換されて、差動出力として信号線３１，３２へ出力される。
このとき、ライトデータ転送時であることから、図１に示す信号線３３に出力されているリード・ライトコントロール入力Ｒ／ＸＷはライト入力となっており、このライト入力によりキャリッジ側リード／ライトＩＣ３の電位規定手段５２は電源電圧ＶＣＣと略等しい電位Ｖ１をトランジスタＱ７およびトランジスタＱ８のベース端子へ印加している。また、図２に示すデータ転送用ＩＣ４の電位規定手段５１はグランド電位ＧＮＤと略等しい電位Ｖ２をデータ転送用ＩＣ４のトランジスタＱ３およびトランジスタＱ４のベース端子へ印加している。この結果、図２に示す回路は機能していない。
信号線３１、３２へ差動出力ＤＡＴＸ、ＤＡＴＹとして出力された前記ライトデータは、図３に示すトランジスタＱ７およびトランジスタＱ８のコレクタ端子からキャリッジ側リード／ライトＩＣ３のライトドライバ１２へ入力され増幅されて、記録用ヘッド１ｂへ出力される。
【００２４】
次に、図４に示すシリアルデータ転送時について説明する。
このシリアルデータ転送時には、データ転送用ＩＣ４のレジスタ２４、トランジスタＱ１１およびトランジスタＱ１２が機能する。
また、キャリッジ側リード／ライトＩＣ３のコンパレータ６１，６２，６３，６４とＮＯＲ回路６５と電位規定手段７１，７２が機能する。レジスタ２４はトランジスタＱ１１およびトランジスタＱ１２のベース端子へ接続されている。
トランジスタＱ１１およびトランジスタＱ１２はそのコレクタ端子がＶＣＣ電源側に接続され、またエミッタ端子はそれぞれ定電流源へ接続されている。キャリッジ側リード／ライトＩＣ３とデータ転送用ＩＣ４との間のフレキシブル基板配線である信号線３１の一端はトランジスタＱ１２のエミッタ端子に接続され、また、信号線３２の一端はトランジスタＱ１１のエミッタ端子に接続されている。
【００２５】
信号線３１の他端はキャリッジ側リード／ライトＩＣ３のコンパレータ６１，６４の非反転端子へ接続されている。また、信号線３２の他端はキャリッジ側リード／ライトＩＣ３のコンパレータ６２，６３の非反転端子へ接続されている。
コンパレータ６２とコンパレータ６３の出力はＮＯＲ回路６５の入力端子へ接続され、ＮＯＲ回路６５からはシリアルデータ転送時であることを示す“Hｉｇｈ”レベルの信号が出力される。
キャリッジ側リード／ライトＩＣ３の電圧規定手段７１は電位ＶＲ１をコンパレータ６１，６２の反転端子へ印加する。また、電圧規定手段７２は電位ＶＲ２をコンパレータ６３，６４の反転端子へ印加する。
【００２６】
次に動作について説明する。
シリアルデータ転送の直前、キャリッジ側リード／ライトＩＣ３はリードデータ転送モードまたはスリープモードになっており、図２のリードデータ転送時の等価回路図でも説明したように、データ転送用ＩＣ４の電位規定手段５１によりトランジスタＱ３、Ｑ４のベース端子へ印加される電位Ｖ２は、電源電圧ＶＣＣと略等しい値になっている。
そして、シリアルデータ転送時においては、データ転送用ＩＣ４の前記電位Ｖ２は電源電圧ＶＣＣからグランド電位ＧＮＤへ変化すると同時に、図４に示すデータ転送用ＩＣ４のトランジスタＱ１１およびトランジスタＱ１２が機能するようになる。トランジスタＱ１１およびトランジスタＱ１２のベース端子はレジスタ２４に接続されており、この結果、シリアルデータ転送時には、トランジスタＱ１１およびトランジスタＱ１２のエミッタ端子の電位、すなわち信号線３１，３２の電位は降下し、やがてトランジスタＱ１１およびトランジスタＱ１２で決まる電位ＶＲ１（シリアルデータ転送時の信号線３１，３２の基準電位）で固定される。この電位ＶＲ１を図５に示す。
【００２７】
図５は、電源電圧ＶＣＣと、リードデータおよびライトデータ転送時の信号電位と、シリアルデータ波形の電位と、次に述べる電位ＶＲ２のレベル関係を示すレベルダイヤグラムである。
また、電位ＶＲ２はキャリッジ側リード／ライトＩＣ３がシリアルデータ転送時であることを認識するための閾値電位であり、この電位ＶＲ２は、図２の等価回路により説明したリードデータ転送時の信号線３１，３２の電位Ｖ２−Ｖｂｅや、図３の等価回路により説明したライトデータ転送時の信号線３１，３２の電位Ｖ１−Ｖｂｅより低い値に設定されている。この電位ＶＲ２を図５に示す。
データ転送用ＩＣ４へシリアルデータＳＥＮＡが送られてくると、トランジスタＱ１１およびトランジスタＱ１２のエミッタ端子の電位、すなわち信号線３１，３２の電位は降下し、やがてトランジスタＱ１１およびトランジスタＱ１２で決まる電位ＶＲ１で固定される。信号線３１の電位ＶＲ１は、コンパレータ６４において電位規定手段７２が発生させた電位ＶＲ２と比較され、また、信号線３２の電位ＶＲ１は、コンパレータ６３において電位規定手段７２が発生させた電位ＶＲ２と比較され、ＶＲ１＜ＶＲ２であることからコンパレータ６３，６４の出力は共に“Ｌｏｗ”レベルとなり、この結果、ＮＯＲ回路６５の出力はシリアルデータ転送時であることを示す“Hｉｇｈ”レベルとなる。
このように、ＮＯＲ回路６５から出力されるシリアルデータ転送時であることを示す“Hｉｇｈ”レベルの信号は、信号線３１，３２の電位が共に前記閾値を示す電位ＶＲ２を越えた（下回った）ときに出力される。これは、信号線３１，３２上のノイズによる誤動作を防止し、シリアルデータ転送時の認識について信頼性を向上させるためである。
【００２８】
データ転送用ＩＣ４へ送られてきたシリアルデータＳＣＬＫは、データ転送用ＩＣ４のトランジスタＱ１２から信号線３１を経由しコンパレータ６１の非反転端子へ供給され、コンパレータ６１において電位規定手段７１が発生させる電位ＶＲ１と比較され、コンパレータ６１からはシリアルデータＳＣＬＫが出力される。
また、データ転送用ＩＣ４へ送られてきたシリアルデータＳＤＡＴＡは、データ転送用ＩＣ４のトランジスタＱ１１から信号線３２を経由しコンパレータ６２の非反転端子へ供給され、コンパレータ６２において電位規定手段７１が発生させる電位ＶＲ１と比較され、コンパレータ６２からはシリアルデータＳＤＡＴＡが出力される。
【００２９】
以上のように、この実施例１によれば、キャリッジ側リード／ライトＩＣ３とデータ転送用ＩＣ４との間のフレキシブル基板配線部１０５のフレキシブル基板配線の本数を信号線３１，３２の２本に削減できるため、フレキシブル基板配線の適切な幅を確保しつつ、フレキシブル基板配線が形成されたフレキシブル基板配線部１０５の幅の増大を抑えることの出来るハードディスクドライブ装置を提供できる効果がある。
【００３０】
以上説明した実施例１においては、２本の信号線３１，３２によりリードデータとライトデータとシリアルデータを伝送する場合について説明したが、シリアルデータＳＥＮＡを送るための信号線を独立して１本設ける構成にしてもよい。このように構成した場合には、フレキシブル基板配線部１０５のフレキシブル基板配線の本数は３本となるが、キャリッジ側リード／ライトＩＣ３へもシリアルデータＳＥＮＡが直接与えられるため、コンパレータ６３，６４、ＮＯＲ回路６５、電位規定手段７２などが不要となり、低電圧ＩＣの場合には有効である。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施例１のハードディスクドライブ装置におけるＣＯＣ構造を適用した２チャネルのリード／ライトＩＣの入出力信号を示すブロック図である。
【図２】本発明の実施例１のハードディスクドライブ装置におけるキャリッジ側リード／ライトＩＣとデータ転送用ＩＣのリードデータ転送時の等価回路図である。
【図３】本発明の実施例１のハードディスクドライブ装置におけるキャリッジ側リード／ライトＩＣとデータ転送用ＩＣのライトデータ転送時の等価回路図である。
【図４】本発明の実施例１のハードディスクドライブ装置におけるキャリッジ側リード／ライトＩＣとデータ転送用ＩＣのシリアルデータ転送時の等価回路図である。
【図５】本発明の実施例１のハードディスクドライブ装置における電源電圧ＶＣＣと、リードデータおよびライトデータ転送時の信号電位と、シリアルデータ波形の電位と、次に述べる電位ＶＲ２のレベル関係を示すレベルダイヤグラムである。
【図６】従来のハードディスクドライブ装置のリード／ライトＩＣの実装位置を示す模式図である。
【図７】従来のハードディスクドライブ装置の２チャネルのリード／ライトＩＣの入出力信号を示すブロック図である。
【図８】従来のハードディスクドライブ装置のＣＯＣ構造を適用した２チャネルのリード／ライトＩＣの入出力信号を示すブロック図である。
【符号の説明】
【００３２】
１ａ，１ｃ……再生用ヘッド、１ｂ，１ｄ……記録用ヘッド、３……キャリッジ側リード／ライトＩＣ、４……データ通信用ＩＣ、１１……リードアンプ（記録・再生回路）、１２……ライトドライバ（記録・再生回路）、１３，２１……インタフェース、３１，３２……信号線（２本の共通信号線）、１０５……フレキシブル基板配線部、１０８……フレキシブル基板ベース。
【図１】
2005116103.tif 000003
【図２】
2005116103.tif 000004
【図３】
2005116103.tif 000005
【図４】
2005116103.tif 000006
【図５】
2005116103.tif 000007
【図６】
2005116103.tif 000008
【図７】
2005116103.tif 000009
【図８】
2005116103.tif 000010