(57)【要約】      （修正有）【課題】接触構造部の製造方法を改良する。【解決手段】  基板の構造面１００ａに接触構造部１１６を形成するための方法であって、上記の構造面１００ａに第１導体層１１２を形成する工程を含んでいる。この第１導体層１１２はタングステンを含んでいる。導電性のシード層１１４を、第１導体層１１２上に形成する。このシード層１１４に電気メッキを施すことにより、接触構造部１１６を形成する。第１導体層１１２は、裏面から基板材料を選択的に除去するエッチチングの停止層として用いられる。【選択図】  図４
2005203785.tif 000002
【特許請求の範囲】
【請求項１】
基板（１００）の構造面（１００ａ）上に接触構造部（１１６）を形成する方法であって、
上記の構造面（１００ａ）上に、タングステンを含む第１導電層（１１２）を形成する工程と、
上記の第１導電層上に導電性のシード層（１１４）を形成する工程と、
上記のシード層（１１４）上に電気メッキによって接触構造部（１１６）を形成する工程とを含むことを特徴とする方法。
【請求項２】
上記の第１導電層の少なくとも１つの副層を、ＣＶＤ法によって形成することを特徴とする請求項１に記載の方法。
【請求項３】
上記の基板（１００）には、半導体基板が含まれることを特徴とする請求項１または２に記載の方法。
【請求項４】
上記半導体基板がシリコン基板であることを特徴とする請求項３に記載の方法。
【請求項５】
上記の構造面（１００ａ）は、基板（１００）の開口部（１１０）の表面であることを特徴とする請求項１〜４のいずれか１項に記載の方法。
【請求項６】
少なくとも１つの方向を向いた開口部（１１０）は、アスペクト比が１：４よりも高くなるように、または１：４と等しくなるように構成されていることを特徴とする請求項５または６に記載の方法。
【請求項７】
上記開口部（１１０）が、上記の基板内に、垂直方向に深さ２０μｍよりも深くなるように、または２０μｍと等しくなるように形成されていることを特徴とする請求項５または６に記載の方法。
【請求項８】
上記シード層（１１４）が多層構造体を構成していることを特徴とする請求項１〜７のいずれか１項に記載の方法。
【請求項９】
上記シード層（１１４）が多層構造体を構成しており、この多層構造体の１つまたはいくつかの層は金属性の障壁材料を含んでいることを特徴とする請求項８に記載の方法。
【請求項１０】
上記シード層（１１４）の多層構造体は、障壁金属を含んだ積層体を含んでいることを特徴とする請求項９に記載の方法。
【請求項１１】
上記障壁金属は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、および、ＴｉＷからなる群から選択されることを特徴とする請求項１０に記載の方法。
【請求項１２】
上記シード層（１１４）が多層構造体を構成しており、上記接触構造部（１１６）を選択的に除去する選択的除去工程をさらに含み、
シード層（１１４）の多層構造体のうちの少なくとも１層が、この選択的除去工程における停止層として機能することを特徴とする請求項８〜１１のいずれか１項に記載の方法。
【請求項１３】
上記の接触構造部（１１６）を選択的に除去する選択的除去工程をさらに含み、上記第１導電層（１１２）が、この選択的除去工程における停止層として機能することを特徴とする請求項１〜１１のいずれか１項に記載の方法。
【請求項１４】
上記の第１導電層（１１２）は多層構造体を構成していることを特徴とする請求項１〜１３のいずれか１項に記載の方法。
【請求項１５】
上記の第１導電層（１１２）の多層構造体は、１つまたは複数の金属障壁を含んでいることを特徴とする請求項１４に記載の方法。
【請求項１６】
上記の多層構造体は、複数の絶縁層が積層されてなる絶縁層構造を有していることを特徴とする請求項１４または１５に記載の方法。
【請求項１７】
上記第１導電層（１１２）は、タングステンまたはタングステン合金からなる層を、少なくとも１層を含んでいることを特徴とする請求項１〜１６のいずれか１項に記載の方法。
【請求項１８】
さらに、基板（１００）の裏面からその基板材料を選択的に除去する選択的除去工程を含み、
上記第１導電層（１１２）は、この選択的除去工程における停止層に相当することを特徴とする請求項１〜１７のいずれか１項に記載の方法。
【請求項１９】
上記第１導電層（１１２）は多層構造体を構成しており、
上記多層構造体のうちの少なくとも１層は、基板（１００）の材料を選択的に除去するための停止層に相当することを特徴とする請求項１８に記載の方法。
【請求項２０】
上記選択的除去工程は、ウェット化学エッチングを用いて行なうことを特徴とする請求項１８または１９に記載の方法。
【請求項２１】
上記構造面（１００ａ）は、基板（１００）の前面から垂直方向に基板（１００）の裏面に延びるバイア穴（２１０・３１０）の表面を構成しており、
基板（１００）の材料をその裏面から除去する工程をさらに含んでいることを特徴とする請求項１〜２０のいずれか１項に記載の方法。
【請求項２２】
上記基板（１００）の材料を裏面から除去する工程はエッチングによって行ない、
上記第１導電層（１１２）が停止層に相当することを特徴とする請求項２１に記載の方法。
【請求項２３】
基板（１００）の材料を裏面から除去した後、化学的機械研磨工程を行なって接触構造部（１１６）を基板の裏面側に露出させ、バイア構造体を形成することを特徴とする請求項２２に記載の方法。
【請求項２４】
上記の接触構造部（１１６）を基板の裏面側に露出させた後、この裏面の全領域に導電性の接触層（３０６）を蒸着させることを特徴とする請求項２３に記載の方法。
【請求項２５】
上記の接触構造部に電気的に接続するために、基板の裏面に突起部を形成することを特徴とする請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板における構造化された面（構造面）上に接触構造部を形成するための方法に関するものである。
【背景技術】
【０００２】
接触構造部に対する質および大きさに関する要求が高まった結果、多くの分野でこの接触構造部の製造に対する課題が山積している。特に半導体基板については、電子性能に対する要求が著しく高まったため、電気接触に関する問題が増大した。１ＧＨｚより高い周波数帯域が注目されつつある半導体アプリケーションでは、ＲＦグラウンドに対する活性素子の接触を最適化する必要性が顕著になっている。従来、シリコン（Ｓｉ）部品には、接続線（ボンディングワイヤ）を介して、チップの前面からパッケージのグラウンド接触部までの間に大量の電位が形成されている。このような接続線のインダクタンスは、その長さに依存しており、通常は０．５ｎＨである。これはつまり、１ＧＨｚでのインピーダンスが３オームに相当する。この大きさのインピーダンスがＲＦ増幅器回路のエミッタおよび／またはソースパスにおいて存在する場合、ＲＦ増幅器回路の利得を著しく低減することになり、１０ｄＢの利得損失が例外ではなくなる。複数の接着部（ボンド）を設けることによって、ある程度補足することは可能となるが、これらの接着部によっても根本的には解決されるものではない。
【０００３】
ＧａＡｓ技術においては、金属製のバイア（via）を用いて半導体チップの裏面から前面にかけてソース接触部を設けることは一般的であった。シリコン技術においては、製造工程に関して多数の困難性（特にシリコンのエッチング率が低いこと）があることが原因となって、このような基板バイア接触部を用いることができなかった。
【０００４】
そこで、これに代わる解決策として、接触部上に金属突起部を形成したフリップ−チップ技術（flip-chip technology）がある。しかしながら、この技術には、効率的に熱放散できないという不都合がある。
【０００５】
個々のトランジスタやＭＭＩＣ（モノリシックマイクロ波集積回路：monolithic microwave IC）といった小型部品には、突起部を設けることによって、より大きなシリコンが必要であるという更なる不都合が生じ、また、少なくとも現在に至るまで、「垂直（直立）方向の」ダイボンディング（die-bonding）のサイクル時間に近いフリップ−チップ結合処理方法が存在しないという不都合がある。
【０００６】
従来におけるバイア形成は、裏面のフォトリソグラフィー処理や、他の複数の処理工程を必要とすることが知られているが、薄いウェハー上でこれらを実行するのは非常に困難である。このような処理方法は、例えば、特許文献１に記載されている。しかしながら、薄いウェハー上での実行が困難だからといって、バイアが形成された厚いウェハーはほとんど用いられることはない。これは、例えばシリコンウェハーの厚みを約５０−２００μｍに薄くする必要があり、製造に要する時間が非常に長くなるといった理由からである。
【０００７】
さらに、特許文献２および特許文献３には、シリコン基板に開口部を設けた技術に関する記載がある。ここでは、障壁金属層および酸化物層を形成した後に、この開口部を金属材料で充填する。しかしながら、上記の特許出願、および現在の技術状況によれば、１：１０という非常に高いアスペクト比を有するバイア穴の場合に、従来の金属被覆方法を用いて金属を所要の深さまで完全に充填することは事実上不可能である。すなわち、上記特許出願では、スパッタリング、蒸着、またはＣＶＤプロセスによって金属を蒸着させた後であっても、充填材料で充填されるべき部分が開口部に残存していることが想定される。よって、上記特許出願によって開示された技術では、基板のバイアを有効に形成するには不十分である。さらに、上記の特許出願では、ウェハーの前面が完成した後に、基板のバイアをどのように裏面から露出させるのか、また、どのように裏面から簡易な方法によって接続するのかという実用的な方法を全く示していない。
【０００８】
さらに、従来技術では、電気メッキ法を用いて接触部を形成する方法が知られている。銅を用いた被覆処理を半導体技術に導入して以来、特に、非常に大きなバイア開口部への充填に、電気メッキ法に基づいた処理を用いることができるようになった。
【０００９】
電気メッキに関する前提条件となるのは、一般的に銅を含む導電層（シード層と呼ぶ）である。このシード層は、ＰＶＤ（物理的気相成長）法によって形成されるが、ＣＶＤや電気メッキ技術を用いることもできる。銅を含んだシード層は、この方法に通常用いられるタンタルおよび／またはタンタルを基礎とした拡散障壁に蒸着される。ここでの蒸着方法は、周知のＰＶＤによる蒸着方法が用いられるが、他の方法を用いてもよい。また、例えばＣＶＤ−ＴｉＮまたは電気メッキされた障壁といった他の障壁材料を用いてもよい。
【００１０】
高いアスペクト比（通常、１：１０）を有する深いバイアに関しては、バイア開口部の側壁やバイアの底部の被覆を、通常のＰＶＤ法を用いたのでは信頼性高くかつ完全なものにすることができない。また、Ｃｕシード層を形成するためにＣｕ−ＣＶＤ法を使用する場合については、以下の刊行物のような文献がある（非特許文献１、２参照）上記のＣｕ−ＣＶＤ法は、研究所において長年用いられてきたが、半導体製造には導入されてこなかった。さらに、電解液の製造業者が、電気的に銅を障壁に蒸着させることが可能な電解液を開発させた。この電解液は、高抵抗電解液という名で知られている。
【特許文献１】独国特許発明第１９８１６２４５号明細書（ＤＥ １９８１６２４５）
【特許文献２】米国特許第５６１８７５２号明細書
【特許文献３】米国特許第５６０８２６４号明細書
【非特許文献１】Masataka Hoshino他、「Wafer Process and Issue of Through Electrodes in Si Wafer Using Cu Damascene for Three Dimensional Chip Stacking」（Superficies y Vacio 13, 1-6, Diciembre 2001）
【非特許文献２】S. Burkett他「Processing Techniques for 3-FD Integration Techniques」（Superficies y Vacio 13, 1-6, Diciembre 2001）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
すなわち、上記した従来技術では、近代の科学技術を用いて特に半導体技術を用いて構造面上に接触（構造）部を形成することに関して、数々の条件を満たした状態の形成技術がないと言うことができる。
【００１２】
そこで、本発明の目的は、接触構造部の製造方法を改善することにある。
【課題を解決するための手段】
【００１３】
本発明の目的は、請求項１に記載した方法によって達成される。
【００１４】
本発明は、基板の構造面上に接触構造部を形成する方法を提供するものである。この方法は、
上記の構造面に、タングステンを含んだ第１導電層を形成する工程と、
上記の第１導電層上に導電性のシード層を形成する工程と、
上記のシード層上に電気メッキによって接触構造部を形成する工程とを含むことを特徴としている。
【００１５】
本発明は、タングステンを含む積層体上にシード層を形成することで、続く電気めっき工程によって質の高い接触構造部を形成することができるという研究結果に基づいている。このタングステンを含んだ層（以下、Ｗ層とも呼ぶ）のエッジ被覆率は極めて高い。これにより、シード層に対する要求を大幅に低減できる。さらに、Ｗ層を、均質性の高い状態に形成できる。また、高いエッジ被覆率は、タングステンを用いることにより得られ、本発明におけるこの層は、タングステンのみによって構成された層を有しているか、タングステンが重さの少なくとも１０％を占めることが好ましいタングステン合金を有する層を有していることが好ましい。適切なエッジ被覆率は、特に、傾斜が急な接合部またはエッジを有する構造体の使用を可能にし、エッジ被覆率が極めて高いため、均一で質の高い電気メッキを行なうことができる。
【００１６】
層における適切なエッジ被覆率は、導電的な層を有した基板内に設けられた深さの深い開口部の被覆をも可能にする。タングステンを含んだこの層を、電気メッキ工程において通電層として用いてもよい。これにより、シード層に対する要求はさらに減少する。特に、シード層の厚さを非常に薄くすることができ、タングステンを含んだ層に蒸着された銅が微量であっても、質の高い電気メッキを十分に実施できる。特に、タングステンを含んだ層は、均質性が高く、かつ高質であるので、電気メッキ工程において電流を均一に供給することができる。このことは、均一性が高く、かつ機械的妨害が小さくなるように形成される接触構造部の製造にとって効果的である。電解的に銅を蒸着させるために必要な、導電層の特性を帯びた本発明のＷ層を配置することにより、スパッタされた銅層とともに、基板のバイア内部との導電接続を形成できる。
【００１７】
本発明の方法は、半導体基板（特に、シリコン基板）の構造面上に電気的接触（構造）部を形成する方法として適しており、この方法は、現在および将来の半導体技術において要求されるものである。具体的には、本発明の方法を用いることによって、半導体基板の中の深い開口部または深いバイア穴（例えばアスペクト比が１：１０）を完全に充填することができる。これにより、半導体技術によって高い要求性を満たした電気的なバイアを形成することができる。完全に、かつ有効的に充填できるアスペクト比は、１：４よりも高い。長さについては、本発明の方法を用いることによって、横方向の寸法が５０μｍよりも小さい、あるいはバイア穴の深さ（縦方向）が２０μｍよりも深い開口部であっても充填が可能である。
【００１８】
第１導電層の厚さは、０．１μｍ〜１μｍの範囲であることが好ましく、０．４μｍであることが最も好ましい。厚さが０．１μｍよりも薄い第１導電層は、電流供給における電気抵抗が高くなるので不都合である。さらに、この層が０．１μｍよりも薄い場合、第１導電層を選択的除去工程（例えば、選択性エッチングまたはＣＭＰ）における停止層として用いる実施形態にとって、この厚みでは、その選択的除去工程において十分かつ安全に停止させることができないため不都合である。また、シード層の厚さは、わずか数ナノメートルであってもよく、好ましくは、シード層の厚さが最も薄い位置で、１単層（one mono layer）から１０ｎｍの範囲であってもよい。しかしながら、シード層は、厚み５μｍまでであれば形成可能である。シード層が５μｍよりも厚くなると、エッジ被覆率が低下するという不都合があり、その結果として、電気的および機械的特性が低下したシード層を用いることによって電気的接触構造部を形成することになる。
【００１９】
この方法はまた、特に、基板の他の接触部分または金属被覆部分への導電接続にも適している。
【００２０】
タングステンを含んだこの層は、ＣＶＤプロセスによって形成されることが好ましい。このＣＶＤプロセスの利点は、半導体技術の分野では長い間、Ｗ−ＣＶＤプロセスが製造工程に用いられてきたので、近年発展した方法を用いる必要がないという点にある。したがって、半導体分野において従来用いられてきたプロセスを、ほとんど変えることなくこの半導体プロセスに組み込むことができる。それによって、製造コストを低減でき、刻一刻と変化する市場に導入できる。さらに、本発明の層の形成にＷ−ＣＶＤ法を用いた蒸着方法を使用することが最も適切である。なぜなら、エッジ被覆率および下端被覆率を最適化することができ、これにより、導電性の層を備えた基板の深いバイアの開口部を完全に被覆できるからである。
【００２１】
したがって、シリコン半導体技術に用いる場合には、本発明の方法によって、金属製のバイアをシリコンウェハーの前側から裏側に至るまで形成できる。具体的には、標準的なＩＣプロセスに組み込まれた製品、および、高い要求を満たす製品に見合った方法によって、バイアを製造できる。なお、この要求とは、バイア開口部を均質的で完全に充填することであり、かつ、アスペクト比が高く、深いバイア開口部の面に接触部を確実に接着することである。
【００２２】
本発明の方法では、１つまたはいくつかの障壁（層）を備えることが好ましい。例えば、Ｗ層が構成されている積層構造であって、１つまたはいくつかの障壁がＷ層またはＷ合金層とともに形成されている積層構造を挙げることができる。上記の障壁は金属製の層であってもよい。例えば、Ｔｉつまりチタンを含んだ層（例えばＴｉＮ）や、Ｔａつまりタンタルを含んだ層（例えばＴａＮ）であってもよい。Ｔｉおよび／またはＴｉ窒化物の使用が障壁に非常に適しているので、Ｔｉおよび／またはＴｉＮの積層体が、タングステン層またはタングステン合金の層と、接触構造部が形成される構造面との間の積層に用いられることにより、Ｔｉ／ＴｉＮ／Ｗの積層構造が形成される。また、金属層を基板から絶縁するために、さらに、基板のバイア開口部は予め誘電体材料によって被覆されていてもよい。これにより、積層構造は、さらに誘電体層を含むことになる。さらに、構造面とＷ層との間に形成された金属性の障壁に加えて、１つまたはいくつかの他の障壁を、タングステンまたはタングステン合金と、電気メッキ用の開始層との間に配置してもよい。換言すれば、Ｗ層上に蒸着されるシード層は、電気めっき用の開始層に加えて、１つまたはいくつかの他の障壁から構成された１つの積層構造を含んでいてもよい。電気めっき用の開始層と、Ｗ層との間に配置される障壁としては、電気メッキ用の開始層の機能を果たすことができる材料を選択することが好ましい。この開始層は、電解液中の材料であって、電気メッキ工程によって蒸着する材料であることが好ましい。ここで、この材料は銅であることが特に好ましい。銅を開始層として用いた場合、開始層とＷ層との間に設けられた障壁は、Ｔａ材料、または、タンタルを含んだ材料を含んでいることが好ましい。なぜなら、これらの障壁は、Ｃｕに対して好適であり、拡散を回避できるからである。
【００２３】
しかしながら、電気メッキ用の開始層としては、上記の以外の材料であっても、その開始層上に蒸着される材料と高度に接着可能な材料であればよい。
【００２４】
また、このような多層構造を使用する利点は、平坦化工程においてさらに発揮されるものである。すなわち、この多層構造に構成された障壁を、電解によって形成された接触構造部を選択的に除去する際の停止層として使用できるからである。例えば、Ｗ層と電気メッキ用の開始層との間に設けられた障壁の積層体を、研磨停止層として用いてもよい。これにより、前の製造工程によって形成された下層を、制御できない研磨処理から保護することができる。また、例えば、銅に対してタングステンの除去率の選択性を高くすることによって、タングステンを含む積層体またはその残留物が自ら、選択的に離脱するようにしてもよい。この利点は、窒化シリコンといった他の補助層を用いなくてもよいという点にあり、これにより、製造プロセスを簡略化し、製造コストを低減できる。別の方法として、マスクを用いた電気メッキの方法も考えられる。例えば、銅でマスクして電気メッキする方法である。これは、基板のバイアに単に銅を蒸着させるものである。けれども、マスクを用いた電気メッキは非常にコストがかかるため、製造コストを従来の電気メッキ法と比べて大幅に低減するためには、本発明の方法ではこの電気メッキ方法は使用しないほうが好ましい。
【００２５】
さらに、本発明の方法は、特に、基板にバイアを形成する際に有効に用いることができる。ここで、本発明のＷ層を使用する場合も、このＷ（タングステン）層が例えばウェット化学ダメージエッチングによって裏面のエッチングが行なわれる際の停止層として機能するので有効であることが分かる。同様に、１つまたはいくつかの障壁が設けられている場合は、タングステンおよび／または障壁が上記の停止層として機能してもよい。したがって、金属処理されたバイアは、選択性エッチング工程の後、ピンのように面から突き出ているので、これらのピンを、標準的なＣＭＰ工程を用いて平坦化してもよい。他の利点は、適切な充填（例えば、銅の充填）を行なうことにより、銅の充填とほぼ同じ割合でＷ層を研磨させることができるという点にある。平坦なシリコン面でこのプロセスが停止するため、タングステン材料も銅もエッチングされない。したがって、上記方法を用いれば、化学的で機械的な研磨工程が深さの浅い部分において行われ、よって、接触構造部の汚染がわずかであるとともに、質の高い平坦な面を得ることができる。その結果、バイアの裏面を、低コストで簡単に、平坦化できる。この平坦化により、接触部分の表面が完全に平らであるので、接触の問題を生じさせずに、蒸着させた金属を用いてバイアを導電接続できる。
【００２６】
上記のバイアの形成によれば、それぞれにバイアが設けられたいくつかの基板を重ね合わせることによって３Ｄ積層体を形成できる。なお、積層された基板それぞれのバイアは、電気的に接続しているものである。このために、例えば、蒸着した金属の上に金属製の突起部を形成することにより、上下に配置された層同士を電気的に接触させることができる。本発明では、電気メッキは、電解液を介して、この電解液内にある電極から、電気的蒸着（ガルバーニ電気による蒸着）としても知られているシード層に直流電流を供給することによって電解液内の固形材料が蒸着されることが好ましい。
【発明を実施するための最良の形態】
【００２７】
本発明の実施形態を、添付図面を参照しながら以下に詳述する。図１から図４は、本発明の一実施形態に関する製造工程を説明した基板の断面図である。図５から図８は、本発明の他の実施形態に関する製造工程を説明した基板の断面図である。図９から図１３は、本発明の一実施形態に関するバイアの形成工程を説明した基板の断面図である。
【００２８】
本発明の主要な第１の実施形態について、図１から図４を参照しながら以下に説明する。図１に示した基板１００には構造化された面（構造面）１００Ａが形成されている。この面１００Ａとしては、基板中における例えば凹部の面であってもよく、導電性の接触部によって充填される開口部１１０の面であってもよい。本実施形態では、基板のバイア穴に接触部を形成しているが、本発明はこのような構造に限定されるものではなく、例えば、突出部または他の構造面に、導電性の接触部を形成したものであってもよい。また、基板１００は周知の基板であってもよい。本発明の方法は、特に、半導体基板内における接触部の形成に好適である。基板１００は、一体的に形成されたものであってもよく、様々な層材料を有する多層構造であってもよい。
【００２９】
本発明および図２によれば、構造面１００ａ上に、タングステンを含んだ第１導電層が形成されている。この第１導電層の材料については、タングステンのみからなるものであってもよく、または他の合金成分を含んだタングステンからなるものであってもよい。さらに、第１導電層は、多層構造であってもよい。この多層構造には、１つの層だけがタングステンからなり、他の層は、絶縁材料（例えば、酸化シリコン）からなるものであってもよく、かつ／もしくは１つまたはいくつかの層が障壁材料から構成されるものであってもよい。この障壁材料としては、例えば、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮが挙げられる。この第１導電層は、ＣＶＤ法（化学的気相成長）によって形成されることが好ましい。これにより、非常に有効な面（良好な面）およびエッジ被覆領域が形成される。既に説明したように、タングステンを使用する利点としては、タングステンを利用することによって、小さな隙間を有した有効な面とエッジ被覆領域とを得ることができるという点、そして、タングステンを含んだ層が均質に形成でき、続く電気メッキ工程において電気メッキされる接触部の特性を優れた状態にすることができるという点にある。図２に示するように、第１導電層は、基板１００の主面と同じく開口部１１０の全面を完全に覆ってもよい。
【００３０】
次の工程（電気メッキ工程）では、第１導電層１１２の上にシード層１１４が蒸着されている（図３参照）。この電気メッキ工程では、シード層１１４は電解液中の接触部材料が蒸着する開始層として機能し、この層は機械的によく固着するものである。したがって、シード層は、電解液から電気メッキされる材料と同じ材料を含んでいることが好ましい。ここで、シード層の材料としては、銅を用いることが特に好ましい。これは、銅を含んだ電気メッキが従来技術から既に知られているからである。
【００３１】
また、シード層１１４は多層構造であってもよい。このとき、外側の層が電気メッキ用の開始層として機能し、多層構造のうちの１つまたはいくつかの層が障壁材料（好ましくは、金属製の障壁材料）を含んでいてもよい。開始層に銅を用いる場合、特に好適な障壁材料は、ＴａＮ／Ｔａ積層またはＴａ／ＴａＮ積層である。本発明の特別な利点としては、第１導電層１１２が電気メッキ工程において導電性の層として機能するので、シード層１１４は、電気伝導性に関してどのような条件も満たす必要がないという点にあり、特に、シード層１１４を数層の原子の厚みまで薄く構成できるという点にある。
【００３２】
図４は、図３において形成された構造に電気メッキが施された状態を示した断面図である。ここで、電気メッキによってシード層１１４の上に接触構造部１１６が形成される。本実施形態では、この接触構造部は、開口部１１０の内部および基板１００の上面に広がっている。
【００３３】
本発明の方法は、特に、高いアスペクト比を有するバイア穴に対して完全に充填する場合に適している。したがって、本発明の方法によって、直径が５μｍ〜５０μｍであって、垂直方向に深さ２０μｍ〜２００μｍである垂直に配置された接触構造部を形成できる。したがって、上記方法は、厚さ２０〜２００μｍまで薄層化されるようなシリコンウェハーにバイアを形成するといった半導体産業における要求に対して、特に適している。
【００３４】
接触部（上記した開口部の内部、および基板の主面）を形成するための他の方法としては、マスクを用いた電気メッキ方法を採用することができる。この方法では、所定の領域（例えば、開口部１１０）にのみ接触部を形成することができる。なお、構造面１００ａに接触構造部１１６を形成した後には、平坦化処理を行ってもよい。
【００３５】
図５〜図８を参照して、平坦化に関する実施形態を説明する。図５には、バイア穴２１０を備えた基板２００を示している。基板２００の主面には、例えば受動的または能動的半導体素子または半導体回路の、ドープされた半導体層を含む機能層２２０・２２２が形成されている。機能層２２０・２２２の上には、絶縁層２２４が設けられている。また、機能層間の接続として用いられる電気的接触部２２６が垂直方向に延びている。絶縁層２２４の中に開口部２３０およびバイア穴２１０を形成するために、絶縁層２２４の上に例えば硬質マスクを含んだマスク層２２８が形成される。このマスク層２２８は所定の領域が開口しているので、例えばエッチングを行なうことによって材料を除去することにより、バイア穴２１０および開口部２３０が絶縁層２２４の中に形成される。
【００３６】
続いて、タングステンを含んだ第１導電層と、シード層とが、図１から図４を参照して記載した方法で形成される。しかしながら、本実施形態では、図６に示すように、初めに、基板絶縁部として絶縁層２３２を形成し、続いてこの絶縁層の上に、Ｔｉ／ＴｉＮ障壁と、Ｗ‐ＣＶＤ障壁と、ＴａＮ／Ｔａ障壁と、Ｃｕ開始層とを形成する。換言すれば、本実施形態では、第１導電層１１２がＴｉ／ＴｉＮ障壁およびＷ‐ＣＶＤ障壁を含んでおり、シード層１１４はＴａＮ／Ｔａ障壁およびＣｕ開始層を含んでいる。また、絶縁層２３２を電気接触部２２６の領域に露出させて、積層における同じバイアと電気的に接触させてもよい。
【００３７】
次に、接触構造部１１６を上記した電気メッキ方法によって形成する。本実施形態では、銅を用いて電気メッキすることによって接触構造部１１６を銅で形成する。電気分解による蒸着によって基板の開口部を充填した後、必要のない接触構造部１１６材料を基板ウェハーの平面から除去する。このことを、以下においてＣＭＰプロセスを用いて説明する。本実施形態では、銅による標準的な金属被覆に用いられるＣＭＰプロセスを用いることが好ましい。基板のバイアを充填するための充填工程では、蒸着される接触構造部１１６は非常に厚い層となる。これらの非常に厚い層は、ＣＭＰプロセスの研磨特性に不都合な影響を及ぼす。そのため、ＣＭＰプロセスでは、形成されたこの層を停止層として用いることが好ましい。研磨の停止層として有効に使用するためには、前の製造工程によって形成された下層は、制御できない研磨処理から保護される。Ｔｉ／ＴｉＮ／Ｗ積層体またはその残留物は、製造工程に組み込まれた他のプロセスによって除去してもよく、そのプロセスは、下部絶縁層２２４（例えば、酸化物層）によって選択することができる。本実施形態では、窒化シリコンのような他の補助層は不要である。同様に、コストのかかるマスクされた電気メッキも不要である。本実施形態では、障壁の積層部分が研磨停止層である場合でさえ、接触構造部１１６の前面を選択的に除去することができる。他の実施形態では、タングステン層を含んだ第１導電層１１２を停止層とすることができる。
【００３８】
図８は、図７に示した構造の平坦化処理後の状態を示した図である。図のように、上記の方法によって常に平面が得られ、これによって開口部２３０の外側領域の第１導電層１１２が、開口部２３０の領域内の接触構造部１１６と平面になるように構成される。
【００３９】
次に、図９から図１３に基づいて本発明の他の実施形態を説明する。本実施形態では、バイアが基板の前面から裏面に至るまで形成されている。
【００４０】
図９に示すように、本実施形態では、バイア穴３１０が基板３００内に形成されており、第１導電層１１２と、シード層１１４とが、この基板３００上に上記の実施形態で説明した方法にしたがって形成されている。上述したように、接触構造部１１６が、基板３００の前面３０２に平面的に露出している。バイア穴３１０は、例えば、基板３００内に垂直方向に１００μｍ延びている。半導体製品が完成すると、基板３００はその裏面から研磨されることによって薄膜化される。図１０は、図９に示した構造の裏面を除去した図であり、基板の厚さは約１１０μｍと薄くなっている。通常は、バイアの下端に位置する第１導電層と研磨された基板裏面との間隔が１０μｍとなるところで研磨を止めることが好ましい。次に、ウェット化学「ダメージエッチング」を行ない、基板を好ましくは約２０μｍほどさらに除去する。このダメージエッチングにより、基板のバイアが裏面から露出する。本実施形態では、タングステンおよび／または障壁は、ダメージエッチングのエッチング薬物に対するエッチ停止層として機能できる。すなわち、この方法では他のエッチ停止層は必要ではない。
【００４１】
図１１に示したように、基板３００が除去されて形成された金属処理された基板のバイアは、いわゆるピンのように、基板３００の裏面から部分的に突出している。なお次に、標準的な平坦化処理として化学的機械研磨工程によって行ってもよい。本実施形態では、バイア穴に、電気を通すことによって銅（Ｃｕ）を充填する。この銅は、Ｗ層と同様の割合で除去することができるため好適である。充填処理は、タングステン材料であっても銅材料であってもこれらに影響しないエッチング方法によって下部が切断された基板の平面で停止する。したがって、上記方法を用いれば、深さが浅い場合にのみ化学的機械研磨工程というを簡単に行なうことができる。これにより、接触部の汚染を抑え、質の高い平坦な面が得られる。
【００４２】
平面的にまたは平坦に研磨された裏面の接触部同士を導電接続するために、続く工程では、金属被覆される。ＲＦ接地接続を行なうためには、全領域が均質に処理された１つの層を形成するだけでよい。導電接触部分は、上記の方法によって完全に平面上にあるので、被覆工程における不完全な被覆に関連する接触上のいかなる問題も生じない。図１３は、上記の金属被覆が行われた後の図１２の構造を示している。図示するように、金属被覆部３０６は、接触構造部１１６の領域と交わる金属層として、基板３００の裏面３０４上に広がっている。これにより、接触構造部１１６を金属被覆部３０６に導電接続することができる。
【００４３】
金属被覆部３０６は、接触材料として、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、ＴｉＷ、ＴｉＮ、ＴａＮといった、銅と所定の範囲内で反応する金属または化合物を含むことができる。さらに、これらを、想定できる他の処理過程によって、伝導性のよい、あるいは半田付けできる他の金属と結合してもよい。具体的には、３次元構造体を形成するための接触突起部を形成することができ、これにより、１つの３次元構造体における異なる基板同士間を導電接続することができる。上記実施形態において基板のバイアの深さが１００μｍであると記載したが、他の実施形態では、１００μｍよりも浅くても深くてもよい。さらに、基板のバイアの幅および／または直径は、好ましくは１０μｍであるのがよいのに対して、他の実施形態では、１０μｍよりも狭くても広くてもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態に関する方法工程を説明した基板の断面図である。
【図２】本発明の一実施形態に関する方法工程を説明した基板の断面図である。
【図３】本発明の一実施形態に関する方法工程を説明した基板の断面図である。
【図４】本発明の一実施形態に関する方法工程を説明した基板の断面図である。
【図５】本発明の他の実施形態に関する方法工程を説明した基板の断面図である。
【図６】本発明の他の実施形態に関する方法工程を説明した基板の断面図である。
【図７】本発明の他の実施形態に関する方法工程を説明した基板の断面図である。
【図８】本発明の他の実施形態に関する方法工程を説明した基板の断面図である。
【図９】本発明の一実施形態に関するバイアの形成工程を説明した基板の断面図である。
【図１０】本発明の一実施形態に関するバイアの形成工程を説明した基板の断面図である。
【図１１】本発明の一実施形態に関するバイアの形成工程を説明した基板の断面図である。
【図１２】本発明の一実施形態に関するバイアの形成工程を説明した基板の断面図である。
【図１３】本発明の一実施形態に関するバイアの形成工程を説明した基板の断面図である。
【符号の説明】
【００４５】
１００          基板
１００ａ        構造化された面（構造面）
１１０          開口部
１１２          第１導電層
１１４          シード層
１１６          接触構造部
２００          基板
２１０          バイア穴
２２０          機能層
２２２          機能層
２２４          絶縁層
２２６          電気的接触部
２２８          マスク層
２３０          開口部
２３２          絶縁層
３００          基板
３０２          前面
３０４          裏面
３０６          金属被覆部
３１０          バイア穴
４００          基板
４０２          前面
４０４          断面積
４１０          断面積
４１６          接触構造部
５００          基板
【図１】
2005203785.tif 000003
【図２】
2005203785.tif 000004
【図３】
2005203785.tif 000005
【図４】
2005203785.tif 000006
【図５】
2005203785.tif 000007
【図６】
2005203785.tif 000008
【図７】
2005203785.tif 000009
【図８】
2005203785.tif 000010
【図９】
2005203785.tif 000011
【図１０】
2005203785.tif 000012
【図１１】
2005203785.tif 000013
【図１２】
2005203785.tif 000014
【図１３】
2005203785.tif 000015