(57)【要約】      （修正有）【課題】一対の基板の間隙を、表示エリアの全域にわたって規定して複数の画素の液晶層厚を均一にし、さらに、柱状スペーサの近傍に生じる部分的な表示むらを目立たなくして良好な表示品質を得る。【解決手段】複数の柱状スペーサ１８を、複数の画素Ａの間に対応する領域に、予め定めた配列密度でランダムに配置した。さらに、ラビング不良による表示むらの発生領域は柱状スペーサ１８の近傍の極く小さい領域であり、その表示むらの大部分は遮光膜１６により隠され、遮光膜１６からはみ出した部分が画素Ａ内に見えるだけに構成されている。これらによって柱状スペーサ１８の近傍に生じる部分的な表示むらを目立たなくすることができる。【選択図】図１
2005017494.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板の対向面にそれぞれ設けられ、互いに対向する領域によりマトリックス状に配列する複数の画素を形成する電極と、前記一対の基板の対向面のいずれか一方の前記複数の画素の間に対応する領域に、予め定めた配列密度でランダムに配置され、他方の基板の対向面に当接して前記一対の基板の間隙を規定する複数の柱状スペーサと、前記間隙に設けられた液晶層とを備えることを特徴とする液晶表示素子。
【請求項２】
複数の柱状スペーサは、５〜１５μｍの太さに形成され、１０〜３０個／ｍｍ２の密度で配列していることを特徴とする請求項１に記載の液晶表示素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、柱状スペーサを備えた液晶表示素子に関する。
【０００２】
【従来の技術】
液晶表示素子には、一対の基板の間隙、つまり液晶層厚を、散布型のビーズ状スペーサにより規定したものと、一方の基板上に配置された複数の柱状スペーサにより規定したものとがある。
【０００３】
前記柱状スペーサは、基板上に感光性樹脂を塗布し、その樹脂膜を露光及び現像処理によりパターニングするフォトファブリケーション法により形成されている（特許文献１参照）。
【０００４】
そのため、前記柱状スペーサは所望の位置に設けることが可能であり、したがって、複数の柱状スペーサを、複数の画素の間に対応する領域に予め定めたピッチで配置することができるため、一対の基板の間隙を、複数の画素がマトリックス状に配列している表示エリアの全域にわたって前記柱状スペーサにより規定し、複数の画素の液晶層厚を均一にすることができる。
【０００５】
【特許文献１】
特開２００２―１４８６３３号公報
【０００６】
【発明が解決しようとする課題】
しかし、複数の柱状スペーサを画素ピッチの整数倍のピッチで配置した液晶表示素子は、前記柱状スペーサの近傍に生じる部分的な表示むらが目立ち、表示品質を低下させるという問題をもっている。
【０００７】
この発明は、一対の基板の間隙を、複数の画素がマトリックス状に配列している表示エリアの全域にわたって規定して複数の画素の液晶層厚を均一にし、さらに、柱状スペーサの近傍に生じる部分的な表示むらを目立たなくして良好な表示品質を得ることができる液晶表示素子を提供することを目的としたものである。
【０００８】
【課題を解決するための手段】
この発明の液晶表示素子は、一対の基板の対向面にそれぞれ設けられ、互いに対向する領域によりマトリックス状に配列する複数の画素を形成する電極と、前記一対の基板の対向面のいずれか一方の前記複数の画素の間に対応する領域に、予め定めた配列密度でランダムに配置され、他方の基板の対向面に当接して前記一対の基板の間隙を規定する複数の柱状スペーサと、前記柱状スペーサにより規定された前記間隙に設けられた液晶層とを備えることを特徴とする。
【０００９】
この液晶表示素子は、複数の柱状スペーサを、複数の画素の間に対応する領域に予め定めた配列密度で配置しているため、一対の基板の間隙を、前記複数の画素がマトリックス状に配列する表示エリアの全域にわたって前記柱状スペーサにより規定し、複数の画素の液晶層厚を均一にすることができる。
【００１０】
しかも、この液晶表示素子では、前記複数の柱状スペーサをランダムに配置しているため、前記柱状スペーサの近傍に生じる部分的な表示むらを目立たなくし、良好な表示品質を得ることができる。
【００１１】
このように、この発明の液晶表示素子は、複数の柱状スペーサを、複数の画素の間に対応する領域に、予め定めた配列密度でランダムに配置することにより、一対の基板の間隙を、表示エリアの全域にわたって規定して複数の画素の液晶層厚を均一にし、さらに、柱状スペーサの近傍に生じる部分的な表示むらを目立たなくして良好な表示品質を得ることができるようにしたものである。
【００１２】
この発明の液晶表示素子において、前記複数の柱状スペーサは、５〜１５μｍの太さに形成され、１０〜３０個／ｍｍ２の密度で配列しているのが好ましい。
【００１３】
【発明の実施の形態】
図１〜図３はこの発明の一実施例を示しており、図１は液晶表示素子のスペーサ配置図、図２は前記液晶表示素子の一部分の平面図、図３は図２のＩＩＩ―ＩＩＩ線に沿う拡大断面図である。
【００１４】
この液晶表示素子は、図２及び図３に示したように、一対の透明基板１，２の対向面にそれぞれ設けられ、互いに対向する領域によりマトリックス状に配列する複数の画素Ａ（図１参照）を形成する透明電極３，４と、前記一対の基板１，２の対向面のいずれか一方の前記複数の画素Ａの間に対応する領域に、予め定めた配列密度でランダムに配置され、他方の基板の対向面に当接して前記一対の基板１，２の間隙を規定する複数の柱状スペーサ１８と、前記間隙に設けられた液晶層２０とを備えている。
【００１５】
この実施例の液晶表示素子は、ＴＦＴ（薄膜トランジスタ）をアクティブ素子とするアクティブマトリックス液晶表示素子であり、一方の基板、例えば表示の観察側とは反対側の基板（以下、後基板と言う）１に設けられた電極３は、行方向（図２において左右方向）及び列方向（図２において上下方向）にマトリックス状に配列する複数の画素電極、他方の基板、つまり観察側の基板（以下、前基板と言う）２に設けられた電極４は、前記複数の画素電極３の全てに対向する一枚膜状の対向電極である。
【００１６】
なお、この液晶表示素子は、デルタ配列（モザイク配列とも言う）型のカラー表示素子であり、図２において、（Ｒ）の画素電極３は赤色画素を形成する電極、（Ｇ）の画素電極３は緑色画素を形成する電極、（Ｂ）の画素電極は青色画素を形成する電極である。
【００１７】
これらの画素電極３は、行方向には交互に並べて直線状に配列され、列方向には、同色の画素を形成する電極同士を１．５ピッチずつ行方向に交互にずらしてジグザグに配列されている。
【００１８】
また、前記複数の画素電極３が形成された後基板１の前基板２と対向する面には、前記複数の画素電極３にそれぞれ対応する複数のＴＦＴ５と、各画素電極行に対応するＴＦＴ５にそれぞれゲート信号を供給する複数のゲート配線１２と、同色の画素Ａを形成するジグザグの各画素電極列に対応するＴＦＴ５にそれぞれデータ信号を供給する複数のデータ配線１３が設けられている。
【００１９】
前記ＴＦＴ５は、前記後基板１の基板面上に形成されたゲート電極６と、このゲート電極６を覆って前記基板面の略全域に形成された透明なゲート絶縁膜７と、前記ゲート絶縁膜７の上に前記ゲート電極６と対向させて形成されたｉ型半導体膜８と、このｉ型半導体膜８のチャンネル領域を挟む両側部の上にｎ型半導体膜９を介して形成されたソース電極１０およびドレイン電極１１とからなっている。
【００２０】
なお、前記複数のＴＦＴ５のうち、１つ置きの行（例えば奇数行）の画素電極３に対応するＴＦＴ５は、前記画素電極３の一端縁の左側部分に対応させて設けられ、他の１つ置きの行（例えば偶数行）の画素電極３に対応するＴＦＴ５は、前記画素電極３の一端の右側部分に対応させて設けられている。
【００２１】
前記複数のゲート配線１２は、前記後基板１の基板面上に各画素電極行の一側にそれぞれ沿わせて形成されており、前記各画素電極行に対応するＴＦＴ５のゲート電極６はそれぞれ、その行に対応するゲート配線１２に一体に形成されている。
【００２２】
前記複数のデータ配線１３は、前記ゲート絶縁膜７の上に、同色の画素Ａを形成するジグザグの各画素電極列にそれぞれ沿わせて形成されており、前記各画素電極列に対応するＴＦＴ５のドレイン電極１１はそれぞれ、その列に対応するデータ配線１３につながっている。
【００２３】
このデータ配線１３は、前記１つ置きの行の画素電極３の左側と、他の１つ置きの行の画素電極３の右側とをそれぞれ迂回する左右の縦配線部と、各ゲート配線１２の上側に前記ゲート配線１２と平行に形成され、前記左右の縦配線部をつなぐ横配線部とからなっており、前記ＴＦＴ５のドレイン電極１１は、前記横配線部からＴＦＴ５側に延長された分岐配線部に一体に形成されている。
【００２４】
そして、前記複数の画素電極３は、前記ゲート絶縁膜７の上に形成されており、これらの画素電極３に対応するＴＦＴ５のソース電極１０にそれぞれ接続されている。
【００２５】
さらに、前記後基板１には、前記複数のＴＦＴ５と複数のデータ配線１３とを覆って、前記複数の画素電極３上の部分にそれぞれ開口が設けられたオーバーコート絶縁膜（透明膜）１４が設けられており、その上に配向膜１５が形成されている。
【００２６】
一方、前記前基板２の後基板１と対向する面には、前記複数の画素電極３にそれぞれ対応する複数の画素Ａ以外の領域に対応する遮光膜１６と、前記（Ｒ），（Ｇ），（Ｂ）の各画素電極３にそれぞれ対応する赤，緑，青の３色のカラーフィルタ１７が設けられており、その上に対向電極４が形成されている。
【００２７】
そして、前記複数の柱状スペーサ１８は、前記遮光膜１６と対向電極４との積層膜の上に、前記複数の画素Ａの間に対応させて、予め定めた配列密度でランダムに配置されている。
【００２８】
この実施例では、前記後基板１に設けられた複数のＴＦＴ５を、単位面積毎に略同数ずつ、且つ前記単位面積毎に乱数表等を利用してランダムに選択し、これらのＴＦＴ５にそれぞれ対応させて柱状スペーサ１８を配置している。
【００２９】
前記柱状スペーサ１８は、前記遮光膜１６とカラーフィルタ１７と対向電極４とを形成した前基板２上に感光性樹脂を塗布し、その樹脂膜を露光及び現像処理によりパターニングするフォトファブリケーション法により形成されたものであり、その高さは、前記柱状スペーサ１８を後基板１のＴＦＴ形成部に当接させたときに、後基板１と前基板２の画素Ａに対応する部分の間隙が予め定めた値になるように設定されている。
【００３０】
この柱状スペーサ１８は、例えば円柱状スペーサであり、この実施例では、前記柱状スペーサ１８を、前記ＴＦＴ５の幅狭方向の幅と同程度以下の５〜１５μｍの太さ（直径）の円柱状に形成し、これらの柱状スペーサ１８を、図１に示したように、１０〜３０個／ｍｍ２の密度でランダムに配列している。
【００３１】
なお、前記複数の画素電極３にそれぞれ対応する複数の画素Ａは、横幅（行方向の幅）が６０〜７０μｍ、縦幅（列方向の幅）が１００〜１２０μｍの縦長の矩形状で、その一端部のＴＦＴ５に対応する部分は切欠された形状をなしており、また、行方向に並ぶ２つの画素Ａの間隔と列方向に並ぶ２つの画素Ａの間隔はそれぞれ１５〜２０μｍに設定され、前記列方向に並ぶ２つの画素ＡのＴＦＴ５を挟んで隣り合う部分の間隔は２５〜４０μｍに設定されている。
【００３２】
さらに、前記前基板２の後基板１と対向する面には、前記対向電極４と複数の柱状スペーサ１８を覆って配向膜１９が形成されている。
【００３３】
前記後基板１と前基板２の対向面に形成された前記配向膜１５，１９は、ポリイミド等からなる水平配向膜であり、これらの配向膜１５，１９はそれぞれ、その膜面を予め定めた方向にラビングすることにより配向処理されている。
【００３４】
そして、後基板１と前基板２は、前記前基板２に設けられた複数の柱状スペーサ１８を、前記後基板１に設けられた複数のＴＦＴ５のうちの前記柱状スペーサ１８に対応するＴＦＴ５にそれぞれ前記オーバーコート絶縁膜１４及び配向膜１５，１９を介して当接させることにより、両基板１，２の間隙を規定され、前記複数の画素Ａがマトリックス状に配列する表示エリアを囲む枠状のシール材（図示せず）を介して接合されており、前記液晶層２０は、前記両基板１，２の間隙の前記シール材で囲まれた領域に設けられている。
【００３５】
この液晶表示素子は、例えば、後基板１と前基板２の対向面に形成された配向膜１５，１９を互いに直交する方向に配向処理したＴＮ（ツイステッドネマティック）型のものであり、前記液晶層２０の液晶分子は、両基板１，２間において実質的に９０度のツイスト角でツイスト配向している。
【００３６】
なお、図では省略しているが、前記後基板１と前基板２の外面には後側偏光板と前側偏光板が、それぞれの透過軸を実質的に直交させるか、あるいは実質的に平行にして配置される。
【００３７】
この液晶表示素子は、複数の柱状スペーサ１８を、複数の画素Ａの間に対応する領域（この実施例ではＴＦＴ５に対応する領域）に予め定めた配列密度で配置しているため、一対の基板１，２の間隙を、前記複数の画素Ａがマトリックス状に配列する表示エリアの全域にわたって前記柱状スペーサ１８により規定し、複数の画素Ａの液晶層厚ｄを均一にすることができる。
【００３８】
しかも、この液晶表示素子では、前記複数の柱状スペーサ１８をランダムに配置しているため、前記柱状スペーサ１８の近傍に生じる部分的な表示むらを目立たなくし、良好な表示品質を得ることができる。
【００３９】
すなわち、前記後基板１と前基板２の対向面に形成された配向膜１５，１９の配向処理は、前記配向膜１５，１９の膜面をラビングローラにより予め定めた方向にラビングすることにより行なわれるが、その場合、前記柱状スペーサ１８が設けられた前基板２に形成された配向膜１９は、前記柱状スペーサ１８を覆う部分が他の部分よりも高く突出しているため、その突出部の周囲のうち、ラビングの開始端側から見て影になる部分、つまりラビング方向へのラビングローラの移動に対して被ラビング面の高さが急激に低くなる部分のラビングが充分に行なわれない。
【００４０】
図４は前記柱状スペーサ１８が設けられた前基板２の配向膜１９のラビング状態を示す模式図であり、この配向膜１９を、そのラビング方向を図に矢線で示したように斜め右上方向に向かってラビングしたときは、前記配向膜１９の柱状スペーサ１８を覆う突出部の周囲のうち、斜め右上の部分ａのラビングが充分に行なわれない。
【００４１】
そして、前記配向膜１９にラビングが充分に行なわれないラビング不良個所があると、液晶層２０の液晶分子の配向状態が前記ラビング不良個所の付近で乱れ、その領域に、他の部分とは明るさが異なる表示むらが発生する。
【００４２】
この表示むらの発生領域は、前記柱状スペーサ１８の近傍の極く小さい領域であり、しかも、その表示むらの大部分は前記遮光膜１６により隠され、前記遮光膜１６からはみ出した部分が画素Ａ内に見えるだけであるため、局部的に見た表示むらはほとんど目立たない。
【００４３】
しかし、前記柱状スペーサ１８が一定のピッチで規則的に配置されている場合は、各柱状スペーサ１８の近傍の表示むらが直線状に並んで見える。
【００４４】
図５は、複数の画素Ａの間に対応する領域に前記複数の柱状スペーサ１８を、上記実施例と同じ配列密度で、各行毎に１画素分ずつ行方向にずらして一定のピッチで配置した比較例の液晶表示素子のスペーサ配置図であり、この比較例では、各柱状スペーサ１８の近傍の表示むらが、各行毎に１画素分ずつずれた方向に沿って直線状に並んで見え、そのために、前記表示むらが目立ち、表示品質を低下させる。
【００４５】
このような比較例に対し、上記実施例の液晶表示素子では、前記複数の柱状スペーサ１８をランダムに配置しているため、各柱状スペーサ１８の近傍の表示むらの位置が図１に示したように不規則であり、したがって、前記柱状スペーサ１８の近傍に生じる部分的な表示むらを目立たなくし、良好な表示品質を得ることができる。
【００４６】
また、上記実施例の液晶表示素子では、上述したように、前記複数の柱状スペーサ１８を、５〜１５μｍの太さに形成し、これらの柱状スペーサ１８を１０〜３０個／ｍｍ２の密度で配列しているため、前記柱状スペーサ１８の強度を充分に確保し、しかも前記表示むらをさらに目立たなくするとともに、複数の画素Ａの液晶層厚ｄをより均一にし、表示品質をさらに高くすることができる。
【００４７】
すなわち、前記表示むらの発生領域は前記柱状スペーサ１８を細くするほど小さくなるが、柱状スペーサ１８を細くし過ぎると、その強度が弱くなり、スペーサとしての機能を維持できなくなる。
【００４８】
上記実施例では、前記複数の柱状スペーサ１８を、５〜１５μｍの太さに形成しているため、前記柱状スペーサ１８の強度を充分に確保するとともに、前記表示むらの発生領域を充分に小さくし、画素Ａ内に見える前記表示むらをさらに目立たなくして表示品質をより高くすることができる。
【００４９】
前記柱状スペーサ１８の太さは、より好ましくは約２０μｍであり、前記柱状スペーサ１８をこのような太さにすることにより、前記柱状スペーサ１８の強度をより充分に確保するとともに、前記表示むらの発生領域をより小さくすることができる。
【００５０】
また、前記一対の基板１，２の間隙は、前記柱状スペーサ１８の配列密度を高くするほど、前記表示エリアの全域にわたってより精度良く規定できるが、前記柱状スペーサ１８の配列密度を高くすると、単位面積内に見える前記表示むらの数が多くなる。
【００５１】
上記実施例では、前記柱状スペーサ１８の配列密度を１０〜３０個／ｍｍ２としているため、単位面積内に見える前記表示むらの数を充分に少なくし、前記表示むらをさらに目立たなくするとともに、前記一対の基板１，２の間隙を、前記表示エリアの全域にわたって充分な精度で規定し、複数の画素Ａの液晶層厚ｄをより均一にして、表示品質をより高くすることができる。
【００５２】
前記柱状スペーサ１８の配列密度は、より好ましくは約２０個／ｍｍ２であり、前記柱状スペーサ１８をこのような密度で配置することにより、前記一対の基板１，２の間隙を、前記表示エリアの全域にわたってより高い精度で規定し、複数の画素Ａの液晶層厚ｄをより均一にすることができる。
【００５３】
なお、上記実施例では、複数の柱状スペーサ１８をＴＦＴ５に対応させて配置しているが、前記柱状スペーサ１８は、複数の画素Ａの間に対応する領域であれば、ゲート配線１２またはデータ配線１３に対応させてランダムに配置してもよい。
【００５４】
また、上記実施例では、複数の柱状スペーサ１８を対向電極４が設けられた基板（前基板）２に設けているが、前記柱状スペーサ１８は、複数の画素電極３が設けられた基板（後基板）１に設けてもよい。
【００５５】
さらに、上記実施例の液晶表示素子は、ＴＦＴ５をアクティブ素子とするクティブマトリックス液晶表示素子であるが、この発明は、ＭＩＭ等の２端子の非線型抵抗素子をアクティブ素子とするアクティブマトリックス液晶表示素子や、単純マトリックス液晶表示素子にも適用することができる。
【００５６】
【発明の効果】
この発明の液晶表示素子は、複数の柱状スペーサを、複数の画素の間に対応する領域に、予め定めた配列密度でランダムに配置したものであるため、一対の基板の間隙を、表示エリアの全域にわたって規定して複数の画素の液晶層厚を均一にし、さらに、柱状スペーサの近傍に生じる部分的な表示むらを目立たなくして良好な表示品質を得ることができる。
【００５７】
この発明の液晶表示素子において、前記複数の柱状スペーサは、５〜１５μｍの太さに形成され、１０〜３０個／ｍｍ２の密度で配列しているのが好ましく、このようにすることにより、前記柱状スペーサの強度を充分に確保し、しかも前記表示むらをさらに目立たなくするとともに、複数の画素の液晶層厚をより均一にし、表示品質をさらに高くすることができる。
【図面の簡単な説明】
【図１】この発明の一実施例を示す液晶表示素子のスペーサ配置図。
【図２】前記液晶表示素子の一部分の断面図。
【図３】図２のＩＩＩ―ＩＩＩ線に沿う拡大断面図。
【図４】柱状スペーサが設けられた基板の配向膜のラビング状態を示す模式図。
【図５】複数の柱状スペーサを一定のピッチで配置した比較例の液晶表示素子のスペーサ配置図。
【符号の説明】
１，２…基板、３，４…電極、５…ＴＦＴ、１２…ゲート配線、１３…データ配線、１４…オーバーコート絶縁膜、１５，１９…配向膜、１６…遮光膜、１７…カラーフィルタ、１８…柱状スペーサ、２０…液晶層。
【図１】
2005017494.tif 000003
【図２】
2005017494.tif 000004
【図３】
2005017494.tif 000005
【図４】
2005017494.tif 000006
【図５】
2005017494.tif 000007