(57)【要約】【課題】  通信距離の伝送遅延によるオーバーランエラーの発生を防止し、通信距離の長距離化が可能な調歩同期シリアル通信システムの提供。【解決手段】  送信回路１がＣＳの送信可状態であることを確認し、ＳＤの送信を開始すると（ステップＳ１）、受信回路２は送信されたＲＤの受信を開始する。受信回路２はＲＤのスタートビットを認識し、送信回路１に対してＲＳを受信不可状態にする（ステップＳ２）。このように、受信回路２においてＲＤのスタートビットを認識後に受信不可能を示すＲＳを送信回路１に送信することにより、受信回路２にてＲＳを送信してから送信回路１にて次のデータを送信するまでの時間を長くすることができる。【選択図】      図２                                                  
2005223555.tif 000002
【特許請求の範囲】
【請求項１】
機器Ｂから送信される送信可状態信号を受信した後に、機器Ａから前記機器Ｂに対しデータ送信を開始する調歩同期シリアル通信システムであって、
前記機器Ｂにおいて前記機器Ａからの送信データのスタートビットを受信した
後に、前記機器Ａに対し送信不可状態信号を送信するフロー制御手段を含むことを特徴とする調歩同期シリアル通信システム。
【請求項２】
前記機器Ｂは前記送信データのストップビットを受信した後に受信したデータの処理を行い、前記データの処理が完了した後に前記機器Ａに対し送信可状態信号を送信することを特徴とする請求項１記載の調歩同期シリアル通信システム。
【請求項３】
前記機器ＡおよびＢはシリアル通信用のコントローラＩＣやチップセット等を用いない回路で構成されることを特徴とする請求項１または２記載の調歩同期シリアル通信システム。
【請求項４】
機器Ｂから送信される送信可状態信号を受信した後に、機器Ａから前記機器Ｂに対しデータ送信を開始する調歩同期シリアル通信方法であって、
前記機器Ｂにおいて前記機器Ａからの送信データのスタートビットを受信した
後に、前記機器Ａに対し送信不可状態信号を送信するフロー制御ステップを含むことを特徴とする調歩同期シリアル通信方法。
【請求項５】
前記機器Ｂは前記送信データのストップビットを受信した後に受信したデータの処理を行い、前記データの処理が完了した後に前記機器Ａに
対し送信可状態信号を送信することを特徴とする請求項４記載の調歩同期シリアル通信方法。
【請求項６】
前記機器ＡおよびＢはシリアル通信用のコントローラＩＣやチップセット等を用いない回路で構成されることを特徴とする請求項４または５記載の調歩同期シリアル通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、調歩同期シリアル通信システムおよびその通信方法に関し、特にフロー制御に必要な送信要求信号の制御方法に関する。
【背景技術】
【０００２】
調歩同期シリアル通信は、パソコン、モデム等の周辺機器間でのシリアル通信方式として多く使われている。これらの機器は、受信バッファを内蔵するシリアル通信用のコントローラＩＣやチップセット等が広く使用され、シリアル通信を可能としている。
【０００３】
一般にシリアル通信では、受信側機器の受信データ処理の速度が遅い場合や停止してる場合に、送信側機器がデータ送信を続けて行うと、受信側機器の受信バッファがオーバフローし、オーバーランエラーが発生してしまう。そのため、オーバフロー及びオーバーランエラーの発生を回避するためにデータ送信のフロー制御が必要となる。
【０００４】
図４は従来のパソコン間でシリアル通信を行うための信号接続の一例を示す図である。同図を参照すると、信号として、データ送受信用の送信データＳＤおよび受信データＲＤ信号線と、データ通信のフロー制御用の送信要求ＲＳ、送信可ＣＳ、データセットレディＤＲ、キャリア検出ＣＤおよびデータ端末レディＥＲ信号線が設けられており、これらのフロー制御用の信号線でデータ通信のフロー制御を行っている。
【０００５】
しかし、上記シリアル通信で広く使われるシリアル通信用のコントローラＩＣやチップセット等の部品は、航空宇宙等の機器の厳しい環境下において使用することは難しい。また、フロー制御用の信号線ＲＳ、ＣＳ、ＤＲ、ＣＤ、ＥＲのような多数の信号線が必要となり、機器のコネクタ端子数も多くなってしまうという問題がある。
【０００６】
このような場合では、通信用バッファを有さない簡単な回路構成で、ＳＤ、ＲＤ、ＲＳ、ＣＳの信号線と接地線ＳＧによるシリアル通信が利用されている。
【０００７】
図５は従来のシリアル通信用のコントローラＩＣやチップセット等を用いない場合の信号接続の一例を示す図である。同図を参照すると、このようなシリアル通信における機器ＡおよびＢの各々は、送信回路１および受信回路２を含んで構成されている。
【０００８】
送信回路１は、送信データＳＤを送信する際に送信可ＣＳ（通信相手機器の送信要求ＲＳ）が送信可状態（たとえば、ＬＯＷレベル）であることを確認し送信する。また、送信データＳＤを送信する際にＣＳ信号が送信不可状態（たとえば、ＨＩＧＨレベル）であれば、送信可状態になるまで待ち送信する。
【０００９】
受信回路２は、送信回路１から送信されるＲＤのスタートビット認識により、データの受信が開始される。その後、ストップビットを認識した時に、受信したデータの処理が遅い等で、次のデータを受信できない場合、送信要求ＲＳを受信不可状態（たとえば、ＨＩＧＨレベル）にし、送信回路１に対し受信不可状態であることを通知する。
【００１０】
一方、この種の調歩同期シリアル通信システムの一例が特許文献１に記載されている。これは、フロー制御信号を“０”（Ｌレベル）が所定時間継続する連続マーク信号で構成し、送信可と送信不可とでそれぞれ継続時間が異なるようにすることにより、フロー制御を特定のコードを用いずに行うことができるというものである。
【００１１】
【特許文献１】特開平５−６３７５０号公報（段落００１５、図３（Ｂ））
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図６は従来のシリアル通信方式における受信回路が受信不可状態であることを通知してから送信回路が次のデータ送信を開始するまでの時間（Ｔｏ）の一例を示すタイミング図である。
【００１３】
図５および図６を参照すると、受信回路２が送信回路１の送信するＲＤのストップビットを認識し、受信不可状態であることを通知してから送信回路１が次のデータ送信を開始するまでの時間（以下、Ｔｏを称す。）は以下のようになる。
【００１４】
Ｔｏ＝１／( シリアル通信の伝送レート×２)   ・・・・・・（１）
【００１５】
このＴｏが、シリアル通信の通信距離による往復伝送遅延時間（以下、Ｄと称す）より小さくなると、すなわち、受信回路２から送信したＲＳ（送信不可を示すＨＩＧＨレベル）が送信回路１にＣＳ（送信不可を示すＨＩＧＨレベル）として到着するタイミングが、送信回路１においてＳＤのスタートビットを送信するタイミングよりも後になる場合、受信回路２が受信不可状態であることを送信回路１に通知しているにも関わらず、送信回路１が次のデータ送信を開始してしまいオーバーランエラーが発生してしまうことになる。すなわち、シリアル通信を正常に行うための条件は、以下のようになる。
【００１６】
Ｔｏ＞Ｄ  ・・・・・・（２）
【００１７】
式（１）、（２）より次に示す式（３）が求まる。
【００１８】
１／( シリアル通信の伝送レート×２)   ＞  Ｄ・・・・・・（３）
【００１９】
従って、上記通信方式では、シリアル通信の通信距離の長距離化による伝送遅延時間の増大によりオーバーランエラーが発生してしまうという問題がある。
【００２０】
そこで本発明の目的は、シリアル通信用のコントローラＩＣやチップセット等を使用しない簡単な回路構成により、通信距離の伝送遅延によるオーバーランエラーの発生を防止し、通信距離の長距離化が可能な調歩同期シリアル通信システムおよびその通信方法を提供することにある。
【課題を解決するための手段】
【００２１】
本発明に係る調歩同期シリアル通信システムは、機器Ｂから送信される送信可状態信号を受信した後に、機器Ａから前記機器Ｂに対しデータ送信を開始する調歩同期シリアル通信システムであって、そのシステムは前記機器Ｂにおいて前記機器Ａからの送信データのスタートビットを受信した後に、前記機器Ａに対し送信不可状態信号を送信するフロー制御手段を含むことを特徴とする。
【００２２】
また、本発明に係る調歩同期シリアル通信方法は、機器Ｂから送信される送信可状態信号を受信した後に、機器Ａから前記機器Ｂに対しデータ送信を開始する調歩同期シリアル通信方法であって、その方法は前記機器Ｂにおいて前記機器Ａからの送信データのスタートビットを受信した後に、前記機器Ａに対し送信不可状態信号を送信するフロー制御ステップを含むことを特徴とする。
【００２３】
本発明は、受信回路のＲＳの送信タイミングに特徴がある。この受信回路は、送信回路から送信されるＲＤのスタートビット認識によりデータの受信を開始する。これとほぼ同時に受信回路は送信要求ＲＳを受信不可状態にし、送信回路に対して受信不可状態を通知する。従って、受信回路による受信不可状態の通知から送信回路による次のデータ送信までの時間を長くすることができるという効果が得られる。
【発明の効果】
【００２４】
本発明によれば、シリアル通信用のコントローラＩＣやチップセット等を使用しない簡単な回路構成により、通信距離の伝送遅延によるオーバーランエラーの発生を防止し、通信距離の長距離化が可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施例について添付図面を参照しながら説明する。図１は、本発明に係る調歩同期シリアル通信システムの一例の構成図である。同図を参照すると、本発明に係る調歩同期シリアル通信システムは、機器Ａと機器Ｂとから構成され、機器Ａおよび機器Ｂの各々は送信回路１と、受信回路２と、演算部３とを含んでいる。
【００２６】
例えば、機器Ａから機器Ｂへデータの送信を行う場合には、次のような動作が行われる。機器Ａの演算部３より送信回路１に送信データが設定され、送信回路１は機器Ｂに対しＳＤの送信を開始する。機器Ｂは、機器Ａの送信回路１より送信されたＲＤを受信回路２で受信し、演算部３にて受信データの処理を行う。
【００２７】
図２は、本発明に係る調歩同期シリアル通信システムの送信回路１及び受信回路２の動作を示すフローチャートである。同図を参照すると、機器Ａの演算部３により送信データが設定された送信回路１は、ＣＳの送信可状態であることを確認し、ＳＤの送信を開始する（ステップＳ１）。スタートビットに続きデータ０が送信される。
【００２８】
機器Ｂの受信回路２は、送信されたＲＤの受信を開始する。受信回路２は、ＲＤのスタートビットを認識し、機器Ａの送信回路に対してＲＳを受信不可状態にする（ステップＳ２）。
【００２９】
機器Ａの送信回路１は、ＳＤの送信が完了したとき（ステップＳ３）、演算部３から次の送信データの設定があった場合、連続的にＳＤの送信を開始する。
【００３０】
しかし、本実施例ではＣＳが送信不可状態を示しているため、送信可状態になるまで送信することができない（ステップＳ５）。
【００３１】
機器Ｂの受信回路２は、ＲＤのストップビットを認識し、データの受信を完了する。次いで、受信したデータの処理が演算部３で行われる（ステップＳ４）。この処理期間中、受信回路２は受信したデータを保持する必要があるため、次のＲＤを受信することはできない。
【００３２】
そして、機器Ｂの演算部３の受信したデータの処理が完了したとき（ステップＳ６）、機器Ａの送信回路１に対してＲＳを受信可状態にして送信する（ステップＳ７）。
【００３３】
機器Ａの送信回路１は、ＣＳの送信可状態であることを確認できたとき、次のＳＤの送信を開始する（ステップＳ８）。
【００３４】
このように、本発明によれば、受信回路２がスタートビットを認識し（ステップＳ１）、ＲＳを受信不可状態にしたときから（ステップＳ２）、送信回路１がＣＳの状態を確認し次のデータ送信を開始しようとする（ステップＳ８）までの時間（以下、Ｔｎと称す。）を従来のシステムに比べ長くすることができる。
【００３５】
図３は、本発明に係る調歩同期シリアル通信システムにおける受信回路が受信不可状態であることを通知してから送信回路が次のデータ送信を開始するまでの時間（Ｔｎ）の一例を示すタイミング図である。
【００３６】
Ｔｎは、シリアル通信のデータキャラクタ数及びパリティビットの有無によって変化し、次式（４）に示すようになる。
【００３７】
Ｔｎ＝（（１＋キャラクタ数＋パリティビット）×２＋１）／( シリアル通信伝送レート×２)   ・・・（４）
【００３８】
往復伝送遅延時間Ｄによるオーバーランエラーの発生がなく、正常に通信を行うための条件は、次式（５）に示すようになる。
【００３９】
Ｔｎ＞Ｄ  ・・・（５）
【００４０】
式（４）および式（５）より次式（６）が求まる。
（（１＋キャラクタ数＋パリティビット）×２＋１）／( シリアル通信伝送レート×２  ＞  Ｄ  ・・・（６）
【００４１】
従って、本発明の通信方式によるＴｎ（式（４）参照）は、従来技術の通信方式によるＴｏ（式（１）参照）よりも大きい。したがって、シリアル通信の通信距離による往復伝送遅延Ｄを大きく許容することができる。即ち、本発明により調歩同期シリアル通信において通信距離の長距離化が可能であり、本発明の目的が達成される。
【実施例】
【００４２】
図１の構成において、一例として、シリアル通信伝送レートを２５０ｋｂｐｓ、データキャラクタ数を８ビット、パリティビット有りとしたシリアル通信では、本発明の通信方式によるＴｎ及び従来技術の通信方式によるＴｏは以下のようになる。
【００４３】
Ｔｏ＝１／（２５００００×２）＝２ｕｓ  ・・・（７）
【００４４】
Ｔｎ＝（（１＋８＋１）×２＋１）／( ２５００００×２)=４２ｕｓ  ・・（８）
【００４５】
従って、ＴｎはＴｏよりも大きく、本発明によってシリアル通信の通信距離による往復伝送遅延Ｄを大きく許容することができ、通信距離の長距離化が可能である。
【００４６】
なお、本発明が上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る調歩同期シリアル通信システムの一例の構成図である。
【図２】本発明に係る調歩同期シリアル通信システムの送信回路１及び受信回路２の動作を示すフローチャートである。
【図３】本発明に係る調歩同期シリアル通信システムにおける受信回路が受信不可状態であることを通知してから送信回路が次のデータ送信を開始するまでの時間（Ｔｎ）の一例を示すタイミング図である。
【図４】従来のパソコン間でシリアル通信を行うための信号接続の一例を示す図である。
【図５】従来のシリアル通信用のコントローラＩＣやチップセット等を用いない場合の信号接続の一例を示す図である。
【図６】従来のシリアル通信方式における受信回路が受信不可状態であることを通知してから送信回路が次のデータ送信を開始するまでの時間（Ｔｏ）の一例を示すタイミング図である。
【符号の説明】
【００４８】
１  送信回路
２  受信回路
３  演算部
Ａ  機器
Ｂ  機器
【図１】
2005223555.tif 000003
【図２】
2005223555.tif 000004
【図３】
2005223555.tif 000005
【図４】
2005223555.tif 000006
【図５】
2005223555.tif 000007
【図６】
2005223555.tif 000008