(57)【要約】【課題】  量産が容易であり、導体パターンのずれが少なく、狭公差のインダクタンス値が得られるインダクティブデバイスの歩留まりを高める。【解決手段】  コア基板の一方の主面に直接または絶縁層を介して設けられ、互いに平行に配列された複数の第１の主導体１１１〜１１８と、コア基板の他方の主面に直接または絶縁層を介して設けられ、互いに平行に配列された複数の第２の主導体１２１〜１２７と、互いに平行に配列され、第１の主導体１１１〜１１８と第２の主導体１２１〜１２７とを接続する複数の橋架導体１３２〜１３８，１４２〜１４８とを備える。第１の主導体１１１〜１１８と第２の主導体１２１〜１２７とは互いに非平行であり、このため、橋架導体のパターン形状を単純化、例えば、その延在方向をコア基板の一方及び他方の主面に対して実質的に垂直方向とすることが可能となる。【選択図】          図３
2005276878.tif 000002
【特許請求の範囲】
【請求項１】
コア基板と、
前記コア基板の一方の主面に直接または絶縁層を介して設けられ、互いに平行に配列された複数の第１の主導体と、
前記コア基板の他方の主面に直接または絶縁層を介して設けられ、互いに平行に配列された複数の第２の主導体と、
互いに平行に配列され、前記第１の主導体と前記第２の主導体とを接続する複数の橋架導体とを備え、
前記第１の主導体と前記第２の主導体とが互いに非平行であることを特徴とするインダクティブデバイス。
【請求項２】
前記複数の橋架導体の延在方向は、前記コア基板の前記一方及び他方の主面に対して実質的に垂直であることを特徴とする請求項１に記載のインダクティブデバイス。
【請求項３】
前記複数の橋架導体は前記コア基板の切断面に設けられていることを特徴とする請求項１又は２に記載のインダクティブデバイス。
【請求項４】
前記第１の主導体の一端とこれに対応する他端との配列方向におけるずれと、前記第２の主導体の一端とこれに対応する他端との配列方向におけるずれとの和が、前記橋架導体の配列ピッチの整数倍であることを特徴とする請求項１乃至３のいずれか１項に記載のインダクティブデバイス。
【請求項５】
前記第１の主導体及び前記第２の主導体の一方は、一端とこれに対応する他端との配列方向におけるずれが実質的にゼロであり、前記第１の主導体及び前記第２の主導体の他方は、一端とこれに対応する他端との配列方向におけるずれが前記橋架導体の配列ピッチの整数倍であることを特徴とする請求項４に記載のインダクティブデバイス。
【請求項６】
前記第１の主導体の一端とこれに対応する他端との配列方向におけるずれと、前記第２の主導体の一端とこれに対応する他端との配列方向におけるずれとが、逆方向であることを特徴とする請求項４に記載のインダクティブデバイス。
【請求項７】
コア基板の一方の主面に互いに平行に配列された複数の第１の主導体を形成し、他方の主面に互いに平行に配列され且つ前記第１の主導体とは非平行である複数の第２の主導体を形成する工程と、
絶縁層を介して前記コア基板を積層することにより積層インゴッドを形成する工程と、
前記積層インゴッドを前記コア基板の前記一方及び他方の主面と交差する方向に切断することによりスライス基板を形成する工程と、
前記スライス基板の表面に積層方向に延在する複数の橋架導体を形成する工程とを備えることを特徴とするインダクティブデバイスの製造方法。
【請求項８】
前記コア基板を積層する前に、前記コア基板の前記一方及び他方の主面を覆う他の絶縁層を形成する工程をさらに備えることを特徴とする請求項７に記載のインダクティブデバイスの製造方法。
【請求項９】
前記コア基板を積層する前に、前記他の絶縁層の表面を研磨する工程をさらに備えることを特徴とする請求項８に記載のインダクティブデバイスの製造方法。
【請求項１０】
第１のコア基板の一方の主面に互いに平行に配列された複数の第１の主導体を形成し、第２のコア基板の一方の主面に互いに平行に配列され且つ前記第１の主導体とは非平行である複数の第２の主導体を形成する工程と、
前記第１のコア基板及び前記第２のコア基板を交互積層することにより積層インゴッドを形成する工程と、
前記積層インゴッドを前記第１及び第２のコア基板の前記一方の主面と交差する方向に切断することによりスライス基板を形成する工程と、
前記スライス基板の表面に積層方向に延在する複数の橋架導体を形成する工程とを備えることを特徴とするインダクティブデバイスの製造方法。
【請求項１１】
前記第１及び第２のコア基板を積層する前に、前記第１及び第２のコア基板の前記一方の主面を覆う絶縁層を形成する工程をさらに備えることを特徴とする請求項１０に記載のインダクティブデバイスの製造方法。
【請求項１２】
前記第１及び第２のコア基板を積層する前に、前記第１及び第２のコア基板の他方の主面及び／又は前記絶縁層の表面を研磨する工程をさらに備えることを特徴とする請求項１１に記載のインダクティブデバイスの製造方法。
【請求項１３】
前記積層インゴッドの切断方向は、前記コア基板の前記一方の主面に対して実質的に垂直な方向であることを特徴とする請求項７乃至１２のいずれか１項に記載のインダクティブデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインダクティブデバイス及びその製造方法に関し、特に、ヘリカル状のコイルを含むインダクティブデバイス及びその製造方法に関する。
【背景技術】
【０００２】
従来より、インダクティブデバイスとしては、薄膜型のインダクティブデバイスや、積層型のインダクティブデバイス、さらには、巻線型のインダクティブデバイスが知られている。
【０００３】
薄膜型のインダクティブデバイスの例としては、例えば特許文献１に記載されているように、コア基板の表面及び裏面にフォトリソグラフィ工法を用いてスパイラル状のコイルを形成したものが知られている。また、積層型のインダクティブデバイスの例としては、例えば特許文献２に記載されているように、１／２〜３／４ターンの内部導体パターンを厚み方向に多層積層して内部にヘリカル状のコイルを形成したものが知られている。さらに、巻線型のインダクティブデバイスとしては、例えば特許文献３に記載されているように、ボビンに巻線となるワイヤをヘリカル状に巻いたものが知られている。
【０００４】
しかしながら、特許文献１に記載されているような薄膜型のコイル部品においては、導体パターンに高度な微細加工が必要とされるのみならず、高いインダクタンス値を得ることが難しいという問題がある。また、特許文献２に記載されているような積層型のコイル部品においては、内部導体が印刷法により多層積層されるため、印刷ばらつきと積層ばらつきが発生する上、素子を焼成することから、焼成時の収縮や収縮ばらつき等によりインダクタンス精度が低下し、狭公差のコイル部品を得ることが難しいという問題がある。さらに、特許文献３に記載されているような巻線型のコイル部品は、ボビン１個ずつにワイヤを巻線することから、小型化や生産性に難があり、低コストでコイル部品を得ることが難しいという問題がある。
【特許文献１】特許２７１４３４３号公報
【特許文献２】特開平１１−１０３２２９号公報
【特許文献３】特開平１１−２０４３５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような背景から、本発明者らは、量産が容易であり、導体パターンのずれが少なく、狭公差のインダクタンス値が得られるインダクティブデバイスを開発した。このインダクティブデバイスは、コア基板上に互いに平行な複数の主導体を形成し、絶縁層を介してこれを積層した後、積層面に対して垂直な方向に切断し、対応する主導体の端部同士を橋架導体で接続することによって作製される。
【０００６】
しかしながら、コア基板や絶縁層の形状は、平面方向よりも厚み方向にばらつきやすいことから、コア基板の主面に形成された主導体の端部と、コア基板の切断面に形成すべき橋架導体との相対的な位置関係にずれが生じることがあった。このようなずれが大きくなると接続不良やショート不良が発生することから、製品の歩留まりを低下されるおそれがあった。
【０００７】
したがって、本発明は、量産が容易であり、導体パターンのずれが少なく、狭公差のインダクタンス値が得られるインダクティブデバイスの歩留まりを高めることを目的とする。
【課題を解決するための手段】
【０００８】
本発明によるインダクティブデバイスは、コア基板と、前記コア基板の一方の主面に直接または絶縁層を介して設けられ、互いに平行に配列された複数の第１の主導体と、前記コア基板の他方の主面に直接または絶縁層を介して設けられ、互いに平行に配列された複数の第２の主導体と、互いに平行に配列され、前記第１の主導体と前記第２の主導体とを接続する複数の橋架導体とを備え、前記第１の主導体と前記第２の主導体とが互いに非平行であることを特徴とする。
【０００９】
本発明によれば、第１の主導体と第２の主導体とが互いに非平行であることから、橋架導体のパターン形状を単純化することが可能となる。このため、複数の橋架導体の延在方向を、コア基板の前記一方及び他方の主面に対して実質的に垂直方向とすることが可能となるので、製造時においてコア基板や絶縁層が厚み方向に歪んでいたとしても、これが接続不良やショート不良をもたらすことがない。前記複数の橋架導体は、前記コア基板の切断面に設けることが可能である。
【００１０】
前記第１の主導体の一端とこれに対応する他端との配列方向におけるずれと、前記第２の主導体の一端とこれに対応する他端との配列方向におけるずれとの和は、前記橋架導体の配列ピッチの整数倍とすることが好ましい。例えば、上記和を橋架導体の配列ピッチに一致させれば、１個のコイルを内蔵させることが可能となり、例えば、上記和を橋架導体の配列ピッチの２倍に設定すれば、２個のコイルを内蔵させることが可能となる。
【００１１】
このような構成は、前記第１の主導体及び前記第２の主導体の一方については、一端とこれに対応する他端との配列方向におけるずれを実質的にゼロとし、前記第１の主導体及び前記第２の主導体の他方については、一端とこれに対応する他端との配列方向におけるずれを前記橋架導体の配列ピッチの整数倍とすることにより達成することが可能である。さらに、前記第１の主導体の一端とこれに対応する他端との配列方向におけるずれと、前記第２の主導体の一端とこれに対応する他端との配列方向におけるずれを互いに逆方向とすることにより達成することも可能である。
【００１２】
本発明の一側面によるインダクティブデバイスの製造方法は、コア基板の一方の主面に互いに平行に配列された複数の第１の主導体を形成し、他方の主面に互いに平行に配列され且つ前記第１の主導体とは非平行である複数の第２の主導体を形成する工程と、絶縁層を介して前記コア基板を積層することにより積層インゴッドを形成する工程と、前記積層インゴッドを前記コア基板の前記一方及び他方の主面と交差する方向に切断することによりスライス基板を形成する工程と、前記スライス基板の表面に積層方向に延在する複数の橋架導体を形成する工程とを備えることを特徴とする。本発明においても、積層インゴッドが積層方向に歪んでいたとしてもこれが接続不良やショート不良をもたらすことがなくなる。
【００１３】
また、本発明によるインダクティブデバイスの製造方法は、前記コア基板を積層する前に、前記コア基板の前記一方及び他方の主面を覆う他の絶縁層を形成する工程をさらに備えることが好ましく、前記コア基板を積層する前に、前記他の絶縁層の表面を研磨する工程をさらに備えることがより好ましい。これによれば、積層インゴッドの積層方向における厚さを調整することが可能となる。
【００１４】
本発明の他の側面によるインダクティブデバイスの製造方法は、第１のコア基板の一方の主面に互いに平行に配列された複数の第１の主導体を形成し、第２のコア基板の一方の主面に互いに平行に配列され且つ前記第１の主導体とは非平行である複数の第２の主導体を形成する工程と、前記第１のコア基板及び前記第２のコア基板を交互積層することにより積層インゴッドを形成する工程と、前記積層インゴッドを前記第１及び第２のコア基板の前記一方の主面と交差する方向に切断することによりスライス基板を形成する工程と、前記スライス基板の表面に積層方向に延在する複数の橋架導体を形成する工程とを備えることを特徴とする。本発明においても、積層インゴッドが積層方向に歪んでいたとしてもこれが接続不良やショート不良をもたらすことがなくなる。
【００１５】
また、本発明によるインダクティブデバイスの製造方法は、前記第１及び第２のコア基板を積層する前に、前記第１及び第２のコア基板の前記一方の主面を覆う絶縁層を形成する工程をさらに備えることが好ましく、前記第１及び第２のコア基板を積層する前に、前記第１及び第２のコア基板の他方の主面及び／又は前記絶縁層の表面を研磨する工程をさらに備えることがより好ましい。これによれば、積層インゴッドの積層方向における厚さを調整することが可能となる。
【００１６】
積層インゴッドの切断方向は、前記コア基板の前記一方の主面に対して実質的に垂直な方向であることが好ましい。
【発明の効果】
【００１７】
このように、本発明によれば、コア基板や絶縁層の厚み方向における歪みに起因した接続不良又はショート不良の発生を防止することが可能となる。このため、本発明によれば、製品の歩留まりを大幅に高めることが可能となる。
【００１８】
本発明により製造されるインダクティブデバイスは、アンテナ、アンテナスイッチモジュール、フロントエンドモジュール、パワーアンプモジュール、ＶＣＯ、ＰＬＬモジュール、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ、トラップ、バルントランス、カプラ（方向性結合器）、ＴＣＸＯモジュール、ＩＦモジュール、ＲＦモジュール、パワーアンプアイソレータモジュール、アンテナフロントエンドモジュール、光ピックアップ用重畳モジュール、ＥＭＣフィルタ、コモンモードフィルタ、ＤＣ−ＤＣコンバータ、ディレイライン、ダイプレクサ、デュプレクサ、チューナーユニット、ダブルバランスドミキサー、電力合成器、電力分配器等に使用することが可能である。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００２０】
図１は、本発明の好ましい実施形態によるインダクティブデバイス１００の構造を示す略斜視図であり、図２は、図１に示すＡ方向から見た略透視平面図であり、図３は、インダクティブデバイス１００に内蔵された導体のみを抜き出して示す略斜視図である。さらに、図４は図１に示すＢ−Ｂ線に沿って切断した場合の略断面図であり、図５は図１に示すＣ−Ｃ線に沿って切断した場合の略断面図であり、図６は図１に示すＤ−Ｄ線に沿って切断した場合の略断面図である。
【００２１】
本実施形態によるインダクティブデバイス１００は、ヘリカル状のコイルを内蔵するコイル部品である。図１に示すように、その外形は略直方体形であり、その一つの面には外部電極１０１及び１０２が設けられている。外部電極１０１はコイルの一端を構成し、外部電極１０２はコイルの他端を構成している。図２乃至図６に示すように、インダクティブデバイス１００はコア基板１０３を備えており、コア基板の一方の主面１０３ａには第１の主導体１１０（１１１〜１１８）及び第１の端部導体１７１が設けられ、コア基板の他方の主面１０３ｂには第２の主導体１２０（１２１〜１２７）及び第２の端部導体１７２が設けられ、コア基板の一方の切断面１０３ｃには第１の橋架導体１３０（１３１〜１３９）が設けられ、コア基板の他方の切断面１０３ｄには第２の橋架導体１４０（１４１〜１４９）が設けられている。さらに、これら第１の主導体１１０、第２の主導体１２０、第１の端部導体１７１、第２の端部導体１７２、第１の橋架導体１３０及び第２の橋架導体１４０を取り囲むように、絶縁層１５１〜１５３が設けられている。
【００２２】
図２乃至図５に示すように、第１の主導体１１０は８つの主導体１１１〜１１８によって構成され、第２の主導体１２０は７つの主導体１２１〜１２７によって構成され、第１の橋架導体１３０は９つの橋架導体１３１〜１３９によって構成され、第２の橋架導体１４０は９つの橋架導体１４１〜１４９によって構成されている。端部に位置する橋架導体１３１，１４１並びに橋架導体１３９，１４９は、第１の端部導体１７１及び第２の端部導体１７２の一端同士及び他端同士をそれぞれ接続している。
【００２３】
また、橋架導体１３２〜１３８は、第１の主導体１１２〜１１８の一端と、第２の主導体１２１〜１２７の一端同士をそれぞれ接続し、橋架導体１４２〜１４８は、第１の主導体１１１〜１１７の他端と、第２の主導体１２１〜１２７の他端同士をそれぞれ接続している。これにより、外部電極１０１と外部電極１０２とは、第１の主導体１１１〜１１８、第２の主導体１２１〜１２７、第１の橋架導体１３１〜１３９、第２の橋架導体１４１〜１４９、第１の端部導体１７１及び第２の端部導体１７２からなる一続きのコイルを介して接続されることになる。但し、図６に示すように、端部に位置する橋架導体１３１と外部電極１０１との接続は、ビアホール電極１６０を介して行われる。橋架導体１３９と外部電極１０２との接続についても同様である。
【００２４】
本実施形態では、図４に示すように、第１の主導体１１０（１１１〜１１８）は互いに平行に配列されているものの、それぞれの一端と他端は、配列方向に対して配列ピッチＰと等しいずれを有している。配列ピッチＰは、第１の主導体１１０（１１１〜１１８）の配列ピッチであると同時に、橋架導体の配列ピッチと一致している。一方、図５に示すように、第２の主導体１２０（１２１〜１２７）は互いに平行に配列され、且つ、それぞれの一端と他端は配列方向に対して実質的にずれを有していない。つまり、第２の主導体１２０は、配列方向に対して実質的に垂直方向に延在している。これにより、第１の主導体１１０と第２の主導体１２０とは、互いに非平行とされている。
【００２５】
また、図６に示すように、コア基板１０３の切断面１０３ｃ，１０３ｄは主面１０３ａ，１０３ｂに対して実質的に垂直であり、このため、第１の橋架導体１３０及び第２の橋架導体１４０は、コア基板１０３の主面１０３ａ，１０３ｂに対して実質的に垂直となっている。
【００２６】
第１の主導体１１０（１１１〜１１８）及び第２の主導体１２０（１２１〜１２７）の材料としては、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）もしくはこれらの合金等を用いることが好ましく、導電性やコストを考慮すれば、銅（Ｃｕ）又はその合金を用いることが最も好ましい。その厚みとしては、５μｍ以上、７５μｍ未満に設定することが好ましい。後述するように、第１の端部導体１７１及び第２の端部導体１７２は、第１の主導体１１０及び第２の主導体１２０と同時に形成されるため、これらの材料としては、第１の主導体１１０及び第２の主導体１２０と同じ材料を用いればよい。一方、第１の橋架導体１３０（１３１〜１３９）及び第２の橋架導体１４０（１４１〜１４９）の材料としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、アルミニウム（Ａｌ）又はその合金（銀パラジウム、銀白金等）を用いることが好ましい。
【００２７】
また、図１及び図６に示すように、コア基板１０３の主面１０３ａ，１０３ｂ側には絶縁層１５１が設けられ、コア基板１０３の切断面１０３ｃ，１０３ｄ側には絶縁層１５２が設けられている。さらに、絶縁層１５１のさらに外側には絶縁層１５３が設けられている。
【００２８】
コア基板１０３及び絶縁層１５１〜１５３の材料としては、樹脂又は樹脂にセラミック等の機能性材料粉末（磁性体粉末又は誘電体粉末）を混合した複合材料を用いることが好ましい。樹脂としては、熱硬化性樹脂又は熱可塑性樹脂を用いることが好ましい。
【００２９】
具体的には、熱硬化性樹脂としては、エポキシ樹脂、低誘電率エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ポリフェニレンエーテル（オキサイド）樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、フマレート樹脂、ポリブタジエン樹脂、ポリビニルベンジルエーテル化合物樹脂等を用いることができる。
【００３０】
また、熱可塑性樹脂としては、ポリブタジエン樹脂、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリフェニレンエーテル（オキサイド）樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、グラフト樹脂、液晶ポリマー（ＬＣＰ）、ポリアミド樹脂等を用いることができる。
【００３１】
これらの中でも、特に、フェノール樹脂、エポキシ樹脂、低誘電率エポキシ樹脂、ポリブタジエン樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、ビニルベンジル樹脂等をベースレジンとして用いることが好ましい。これらの樹脂は単独で使用しても良いし、２種類以上混合して使用してもよい。２種類以上混合して用いる場合の混合比は任意である。
【００３２】
また、複合材料を構成する場合の無機材料としては、比較的高い誘電率を得るためには、チタン−バリウム−ネオジム系セラミックス、チタン−バリウム−錫系セラミックス、鉛−カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、アルミナ系セラミックス、酸化マグネシウム系セラミックス、酸化チタン系セラミックス、ビスマス系セラミックス、ＣａＷＯ４系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ３系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ３系セラミックスを用いることが好ましい。
【００３３】
なお、二酸化チタン系セラミックスとは、二酸化チタンのみを含有するものの他、他の少量の添加物を含有するものも含み、二酸化チタンの結晶構造が保持されているものをいう。また、他のセラミックスも同様である。特に二酸化チタン系セラミックスはルチル構造を有するものが好ましい。
【００３４】
また、誘電率をあまり高くせず、高いＱを持たせるためには、樹脂材料に混合する誘電体粉末としては、シリカ、アルミナ、ジルコニア、チタン酸カリウムウイスカ、チタン酸カルシウムウイスカ、チタン酸バリウムウイスカ、酸化亜鉛ウイスカ、ガラスチョップ、ガラスビーズ、カーボン繊維、酸化マグネシウム（タルク）等を用いることが好ましい。これらの樹脂は単独で使用しても良いし２種類以上混合して使用してもよい。２種類以上混合して用いる場合の混合比は任意である。
【００３５】
また、樹脂材料に混合する無機材料に磁性体を用いる場合は、フェライトとしてはＭｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ系等が好ましい。また、磁性体としては強磁性金属を用いることができる。この場合、カーボニル鉄、鉄−シリコン系合金、鉄−アルミニウム−珪素系合金（商標名：センダスト）、鉄−ニッケル系合金（商標名：パーマロイ）、アモルファス系（鉄系、コバルト系）等を用いることが好ましい。
【００３６】
また、コア基板１０３の材料としては、樹脂クロス（ガラスクロス、ケプラー等）や多孔質シート（フッ素樹脂等）などの芯材に樹脂を含浸させたもの、つまり、樹脂板を芯材で補強した材料を用いることもまた好ましい。
【００３７】
次に、インダクティブデバイス１００の製造方法について、図７乃至図１８を用いて説明する。
【００３８】
まず、所定の面積を有するコア基板１０３を用意し、その一方の主面１０３ａに図７に示す導体パターン１１０ａ，１７１ａを形成し、他方の主面１０３ｂに図８に示す導体パターン１２０ａ，１７２ａを形成する。導体パターン１１０ａ，１７１ａ，１２０ａ，１７２ａの形成方法としては、サブトラクティブ法、セミアディティブ法、転写などのフルアディティブ法等によって行うことができる。導体パターン１１０ａ，１７１ａ，１２０ａ，１７２ａの形成に際してフォトレジスト層の露光を行う必要がある場合には、両面露光機を用いることが好ましい。両面露光機を用いれば、導体パターン１１０ａ，１７１ａ，１２０ａ，１７２ａとの相対的な位置関係にずれがほとんど生じなくなる。例えばサブトラクティブ法を用いる場合、まず、コア基板１０３の一方の主面１０３ａの全面及び他方の主面１０３ｂの全面に導電体層及びフォトレジスト層をこの順に形成し、両面露光機を用いてフォトレジスト層を露光することにより形成すべき導体パターン１１０ａ，１７１ａ，１２０ａ，１７２ａに対応したマスクパターンを形成し、その後、マスクパターンによって被覆されていない導電体層をエッチングにより除去すればよい。
【００３９】
導体パターン１１０ａは最終的に第１の主導体１１０となるパターンであり、導体パターン１２０ａは最終的に第２の主導体１２０となるパターンである。したがって、導体パターン１１０ａは互いに平行に配列されているが、Ｘ方向（配列方向）にずれながらＹ方向に延在している。また、導体パターン１２０ａも互いに平行を保ちながらＹ方向に延在しているが、Ｘ方向（配列方向）へのずれは実質的にない。導体パターン１７１ａ，１７２ａは、それぞれ最終的に第１の端部導体１７１及び第２の端部導体１７２となるパターンである。
【００４０】
尚、図７及び図８では、図面の見やすさを考慮してコア基板１０３に完成品２個分の導体パターン１１０ａ，１７１ａ，１２０ａ，１７２ａのみを形成しているが、当然ながら、このような導体パターン１１０ａ，１７１ａ，１２０ａ，１７２ａがＸ方向及びＹ方向に繰り返し多数形成されていることが好ましい。
【００４１】
このような導体パターン１１０ａ，１７１ａ，１２０ａ，１７２ａが形成されたコア基板１０３を複数枚用意し、図９に示すように、コア基板１０３と絶縁層１５１とを熱圧着または必要な場合には接着層を介して交互に重ね合わせる。換言すれば、絶縁層１５１を介してコア基板１０３を厚み方向（Ｚ方向）に積層する。これにより、図１０に示す積層インゴッド１０４が完成する。図９及び図１０では、図面の見やすさを考慮して２枚のコア基板１０３と３枚の絶縁層１５１によって積層インゴッド１０４を形成しているが、当然ながら、より多くのコア基板１０３及び絶縁層１５１を用いて積層インゴッド１０４を形成することが好ましい。
【００４２】
導体パターン１１０ａ，１７１ａ，１２０ａ，１７２ａによる凹凸を十分に吸収するためには、絶縁層１５１の材料として流動性のある材料を選択することが好ましいが、これが後述するＺ方向への歪みの主な原因となる。また、積層する前に、あらかじめコア基板１０３の主面１０３ａ，１０３ｂ上に導体パターン１１０ａ，１７１ａ，１２０ａ，１７２ａを覆う他の絶縁層を形成し、さらにこの絶縁層の表面を研磨処理することによって、積層インゴッド１０４のＺ方向における厚さを調整することが好ましい。この場合には、Ｚ方向への歪みを低減することが可能となるが、この場合でも、やはりＸ方向やＹ方向に比べると大きな歪みが生じることが多い。
【００４３】
次に、図１０に示す線１０４ａに沿って積層インゴッド１０４を切断、つまり第１の主面１０３ａ及び第２の主面１０３ｂに対して実質的に垂直な方向に切断（スライス）し、これにより、図１１に示すように複数（図１１では４枚）のスライス基板１０５を作製する。これにより、コア基板１０３には、主面１０３ａ，１０３ｂに対して実質的に垂直な一方の切断面１０３ｃ及び他方の切断面１０３ｄが現れるとともに、導体パターン１１０ａ，１７１ａ，１２０ａ，１７２ａは切断されて、それぞれ第１の主導体１１０、第１の端部導体１７１、第２の主導体１２０及び第２の端部導体１７２となる。
【００４４】
図１２は、スライス基板１０５をＹ方向から見た略平面図である。図１２に示す領域１３０ａは、コア基板１０３の切断面１０３ｃのうち、第１の主導体１１０及び第２の主導体１２０の端面に沿った領域、並びに、第１の端部導体１７１及び第２の端部導体１７２に沿った領域であり、この領域１３０ａに第１の橋架導体１３０を形成する。同様に、コア基板１０３の切断面１０３ｄのうち、第１の主導体１１０及び第２の主導体１２０の端面に沿った領域、並びに、第１の端部導体１７１及び第２の端部導体１７２に沿った領域には、第２の橋架導体１４０を形成する。これにより、スライス基板１０５の両面（切断面１０３ｃ，１０３ｄが露出している面）には、図１３に示すように、Ｚ方向に延在する第１の橋架導体１３０及び第２の橋架導体１４０がそれぞれ形成されることになる。
【００４５】
尚、第１の橋架導体１３０及び第２の橋架導体１４０を形成する前に、スライス基板１０５の一方又は両方の面（切断面１０３ｃ及び／又は１０３ｄが露出している面）を研磨処理することにより、スライス基板１０５の厚さを調整することが好ましい。
【００４６】
第１の橋架導体１３０及び第２の橋架導体１４０についても、その形成方法としてサブトラクティブ法、セミアディティブ法、転写などのフルアディティブ法等を用いることができる。ここで、第１の橋架導体１３０及び第２の橋架導体１４０の形成に際してフォトレジスト層の露光を行う必要がある場合には、あらかじめ用意したフォトマスクを使用する必要があるが、スライス基板１０５に歪みが生じていると、形成されるマスクパターンにずれが生じてしまう。このようなずれは、結果的に主導体（１１０，１２０）の端部と、橋架導体（１３０，１４０）との相対的な位置関係のずれとなって現れることから、ずれが大きくなると接続不良やショート不良が発生するおそれがある。
【００４７】
しかしながら、スライス基板１０５の歪みは主にＺ方向、つまり、積層インゴッド１０４の積層方向であり且つコア基板１０３の厚み方向にて生じ、Ｘ方向やＹ方向、つまりコア基板１０３の主面１０３ａ，１０３ｂの延在方向にはあまり生じない。本発明では、この点を考慮して、第１の橋架導体１３０及び第２の橋架導体１４０をＺ方向に延在させている。これにより、仮にスライス基板１０５がＺ方向に歪んでいたとしても、これが接続不良やショート不良をもたらすことがない。
【００４８】
次に、図１４に示すように、スライス基板１０５の両面に絶縁層１５２を形成し、これにより第１の橋架導体１３０及び第２の橋架導体１４０を完全に覆う。そして、図１４に示す線１０５ａに沿ってスライス基板１０５をダイシングにより研削する。これにより、図１５に示すようにスライス基板１０５には溝１０６が形成される。このとき、溝１０６を形成するのではなく、スライス基板１０５を切断することによって複数のブロック体に分離しても構わないが、個々のブロック体のサイズは非常に小さいことから、作業性を考慮すれば、スライス基板１０５を一体的な状態に保持しておくことが好ましい。
【００４９】
次に、図１６に示すように、溝１０６の内部を絶縁層１５３によって充填する。絶縁層１５３の形成法としては、真空印刷、真空プレス、真空ラミネート等の方法を用いることができる。このとき、絶縁層１５２の表面に絶縁層１５３が形成されても構わない。
【００５０】
次に、必要に応じて絶縁層１５２（絶縁層１５２の表面に絶縁層１５３が形成されている場合には、絶縁層１５３の表面）の表面を平面研磨して整えた後、図１７に示すように、絶縁層１５２の表面（絶縁層１５２の表面に絶縁層１５３が形成されている場合には、絶縁層１５３の表面）のうち、両端に位置する第１の橋架導体１３０に対応する部分にビアホール１６０ａを形成し、さらに、図１８に示すように、このビアホール１６０ａを埋めるよう外部電極１０１，１０２を形成する。これにより、外部電極１０１と外部電極１０２とは、第１の主導体１１０、第２の主導体１２０、第１の橋架導体１３０、第２の橋架導体１４０、第１の端部導体１７１及び第２の端部導体１７２を介して接続されたことになる。
【００５１】
そして、図１８に示す線１００ａに沿ってスライス基板１０５を分離すれば、図１に示したインダクティブデバイス１００が完成する。
【００５２】
このように、本実施形態によるインダクティブデバイス１００では、コア基板１０３の一方の主面１０３ａに設けられた第１の主導体１１０（１１１〜１１８）については、互いに平行に配列されているとともに、一端とこれに対応する他端とが配列ピッチＰに相当するずれを有しており、コア基板１０３の他方の主面１０３ｂに設けられた第２の主導体１２０（１２１〜１２７）については、互いに平行に配列されているとともに、一端とこれに対応する他端が配列方向に対して実質的にずれを有していないことから、コア基板１０３の切断面１０３ｃ，１０３ｄに設けられる第１の橋架導体１３０及び第２の橋架導体１４０を、積層インゴッド１０４の積層方向であり且つコア基板１０３の厚み方向であるＺ方向にのみ延在させることが可能となる。このため、仮にスライス基板１０５がＺ方向に歪んでいたとしても、これが接続不良やショート不良をもたらすことがないため、製品の歩留まりを向上させることが可能となる。
【００５３】
尚、インダクティブデバイス１００の製造方法は、上記の方法に限定されず、他の方法によりこれを製造することも可能である。
【００５４】
例えば、一方の主面１０３ａに図７に示す導体パターン１１０ａ，１７１ａが形成され、他方の主面１０３ｂに導体パターンが形成されてないコア基板１０３と、一方の主面１０３ａに図８に示す導体パターン１２０ａ，１７２ａが形成され、他方の主面１０３ｂに導体パターンが形成されてないコア基板１０３の２種類を用意し、図１９及び図２０に示すように、層間絶縁層１９０（図面の見やすさを考慮して、図１９には示されていない）を介してこれらを交互に積層することにより積層インゴッド１０４を形成した後、図１１〜図１８を用いて説明した方法を用いてインダクティブデバイス１００を製造することも可能である。この場合も、積層する前に、あらかじめコア基板１０３の主面１０３ａ上に導体パターン１１０ａ又は導体パターン１２０ａを覆う絶縁層を形成しておいても構わない。
【００５５】
このような方法により製造されるインダクティブデバイス１００では、第２の主導体１２０（１２１〜１２７）がコア基板１０３の他方の主面に直接ではなく、層間絶縁層１９０を介して設けられることになる。この方法は、コア基板１０３の他方の主面１０３ｂに対して加工をする必要がないという利点を有している。また、積層インゴッド１０４を形成する前に、層間絶縁層１９０及び／又はコア基板１０３の他方の主面１０３ｂを研磨処理すれば、積層インゴッド１０４のＺ方向における厚さを調整することが可能となる。
【００５６】
次に、本発明の好ましい他の実施形態について説明する。
【００５７】
本実施形態によるインダクティブデバイス２００の外観は図１に示すとおりであり、上述したインダクティブデバイス１００の外観と同一であるが、内部構成においてインダクティブデバイス１００とは異なっている。図２１は、本実施形態によるインダクティブデバイス２００を図１に示すＢ−Ｂ線に沿って切断した場合の略断面図であり、図２２は図１に示すＣ−Ｃ線に沿って切断した場合の略断面図である。
【００５８】
本実施形態によるインダクティブデバイス２００は、図２１に示すように、第１の主導体１１０（１１１〜１１８）は互いに平行に配列されているものの、それぞれの一端と他端は、配列方向に対して配列ピッチＰの半分に相当するずれを有している。一方、図２１に示すように、第２の主導体１２０（１２１〜１２８）についても互いに平行に配列されているものの、それぞれの一端と他端は、配列方向に対して配列ピッチＰの半分に相当するずれを有している。そして、第１の主導体１１０（１１１〜１１８）の一端とこれに対応する他端との配列方向におけるずれと、第２の主導体１２０（１２１〜１２８）の一端とこれに対応する他端との配列方向におけるずれは、逆方向となっている。これにより、第１の主導体１１０と第２の主導体１２０は互いに非平行であり、これらのずれの和は、橋架導体１３０，１４０の配列ピッチＰと一致している（Ｐ＝（Ｐ／２）＋（Ｐ／２））。
【００５９】
このような構成においても、第１の橋架導体１３０及び第２の橋架導体１４０は、コア基板１０３の主面１０３ａ，１０３ｂに対して実質的に垂直とすることが可能となることから、仮にスライス基板１０５（図１１等参照）がＺ方向に歪んでいたとしても、これが接続不良やショート不良をもたらすことがないため、製品の歩留まりを向上させることが可能となる。つまり、上記実施形態によるインダクティブデバイス１００と同様の効果を得ることが可能となる。また、コア基板１０３の一方の主面１０３ａに形成すべき導電パターンと、コア基板１０３の他方の主面１０３ｂに形成すべき導電パターンとが互いに反転パターンとなることから、これら導電パターンの形成において同一パターンを持ったフォトマスクを使用することも可能である。
【００６０】
次に、本発明の好ましいさらに他の実施形態について説明する。
【００６１】
図２３は、本発明の好ましいさらに他の実施形態によるインダクティブデバイス３００の構造を示す略斜視図であり、図２４は、図２３に示すＥ方向から見た略透視平面図である。また、図２５は図２３に示すＦ−Ｆ線に沿って切断した場合の略断面図であり、図２６は図２３に示すＧ−Ｇ線に沿って切断した場合の略断面図である。
【００６２】
本実施形態によるインダクティブデバイス３００は、ヘリカル状のコイルを２個内蔵するコモンモードチョークであり、外部電極３０１ａ，３０２ａは一方のコイルの一端及び他端を構成し、外部電極３０１ｂ，３０２ｂは他方のコイルの一端及び他端を構成している。
【００６３】
本実施形態によるインダクティブデバイス３００は、図２４乃至図２６に示すように、第１の主導体３１０（３１１〜３１８）は互いに平行に配列されているものの、それぞれの一端と他端は、配列方向に対して配列ピッチＰと等しいずれを有している。一方、第２の主導体３２０（３２１〜３２８）についても互いに平行に配列されているものの、それぞれの一端と他端は、配列方向に対して配列ピッチＰと等しいずれを有している。そして、第１の主導体３１０（３１１〜３１８）の一端とこれに対応する他端との配列方向におけるずれと、第２の主導体３２０（３２１〜３２８）の一端とこれに対応する他端との配列方向におけるずれは、逆方向となっている。これにより、第１の主導体３１０と第２の主導体３２０とは互いに非平行でありこれらのずれの和は、橋架導体３３０，３４０の配列ピッチＰの２倍とされている（２Ｐ＝Ｐ＋Ｐ）。
【００６４】
これにより、外部電極３０１ａと外部電極３０２ａとは、第１の主導体３１１，３１３，３１５，３１７、第２の主導体３２２，３２４，３２６，３２８、第１の端部導体３７１及び第２の端部導体３７２を介して接続され、外部電極３０１ｂと外部電極３０２ｂとは、第１の主導体３１２，３１４，３１６，３１８、第２の主導体３２１，３２３，３２５，３２７、第１の端部導体３７１及び第２の端部導体３７２を介して接続されることになる。
【００６５】
このような構成においても、第１の橋架導体３３０及び第２の橋架導体３４０は、コア基板１０３の主面１０３ａ，１０３ｂに対して実質的に垂直とすることが可能であることから、上記各実施形態と同様、スライス基板１０５（図１１等参照）がＺ方向に歪んでいたとしても、これが接続不良やショート不良をもたらすことがなく、製品の歩留まりを向上させることが可能となる。
【００６６】
本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【図面の簡単な説明】
【００６７】
【図１】本発明の好ましい実施形態によるインダクティブデバイス１００及び本発明の好ましい他の実施形態によるインダクティブデバイス２００の構造を示す略斜視図である。
【図２】図１に示すＡ方向からインダクティブデバイス１００を見た略透視平面図である。
【図３】インダクティブデバイス１００に内蔵された導体のみを抜き出して示す略斜視図である。
【図４】図１に示すＢ−Ｂ線に沿ってインダクティブデバイス１００を切断した場合の略断面図である。
【図５】図１に示すＣ−Ｃ線に沿ってインダクティブデバイス１００を切断した場合の略断面図である。
【図６】図１に示すＤ−Ｄ線に沿ってインダクティブデバイス１００を切断した場合の略断面図である。
【図７】コア基板１０３の一方の主面１０３ａに形成される導体パターン１１０ａ，１７１ａのパターン形状を示す略平面図である。
【図８】コア基板１０３の他方の主面１０３ｂに形成される導体パターン１２０ａ，１７２ａのパターン形状を示す略平面図である。
【図９】インダクティブデバイス１００の製造工程の一部（コア基板１０３と絶縁層１５１の積層）を示す図である。
【図１０】積層インゴッド１０４の略斜視図である。
【図１１】インダクティブデバイス１００の製造工程の一部（積層インゴッド１０４の切断）を示す図である。
【図１２】スライス基板１０５をＹ方向から見た略平面図である。
【図１３】インダクティブデバイス１００の製造工程の一部（第１の橋架導体１３０及び第２の橋架導体１４０の形成）を示す図である。
【図１４】インダクティブデバイス１００の製造工程の一部（絶縁層１５２の形成）を示す図である。
【図１５】インダクティブデバイス１００の製造工程の一部（溝１０６の形成）を示す図である。
【図１６】インダクティブデバイス１００の製造工程の一部（絶縁層１５３の形成）を示す図である。
【図１７】インダクティブデバイス１００の製造工程の一部（ビアホール１６０ａの形成）を示す図である。
【図１８】インダクティブデバイス１００の製造工程の一部（外部電極１０１，１０２の形成）を示す図である。
【図１９】インダクティブデバイス１００の他の製造工程の一部（コア基板１０３の積層）を示す図である。
【図２０】他の製造方法により作成される積層インゴッド１０４の略斜視図である。
【図２１】図１に示すＢ−Ｂ線に沿ってインダクティブデバイス２００を切断した場合の略断面図である。
【図２２】図１に示すＣ−Ｃ線に沿ってインダクティブデバイス２００を切断した場合の略断面図である。
【図２３】本発明の好ましいさらに他の実施形態によるインダクティブデバイス３００の構造を示す略斜視図である。
【図２４】図２３に示すＥ方向からインダクティブデバイス３００を見た略透視平面図である。
【図２５】図２３に示すＦ−Ｆ線に沿ってインダクティブデバイス３００を切断した場合の略断面図である。
【図２６】図２３に示すＧ−Ｇ線に沿ってインダクティブデバイス３００を切断した場合の略断面図である。
【符号の説明】
【００６８】
１００，２００，３００    インダクティブデバイス
１００ａ，１０４ａ，１０５ａ    切断線
１０１，１０２，３０１ａ，３０２ａ，３０１ｂ，３０２ｂ    外部電極
１０３      コア基板
１０３ａ    コア基板の一方の主面
１０３ｂ    コア基板の他方の主面
１０３ｃ    コア基板の一方の切断面
１０３ｄ    コア基板の他方の切断面
１０４      積層インゴッド
１０５      スライス基板
１０６      溝
１１０（１１１〜１１８），３１０（３１１〜３１８）    第１の主導体
１１０ａ，１２０ａ，１７１ａ，１７２ａ    導体パターン
１２０（１２１〜１２８），３２０（３２１〜３２８）    第２の主導体
１３０（１３１〜１３９），３３０（３３１〜３３９）    第１の橋架導体
１３０ａ    第１の橋架導体を形成すべき領域
１４０（１４１〜１４９，１４９ａ），３４０（３４１〜３４９）    第２の橋架導体
１５１〜１５３    絶縁層
１６０      ビアホール電極
１６０ａ    ビアホール
１７１，３７１    第１の端部導体
１７２，３７２    第２の端部導体
１９０      層間絶縁層
Ｐ          配列ピッチ
【図１】
2005276878.tif 000003
【図２】
2005276878.tif 000004
【図３】
2005276878.tif 000005
【図４】
2005276878.tif 000006
【図５】
2005276878.tif 000007
【図６】
2005276878.tif 000008
【図７】
2005276878.tif 000009
【図８】
2005276878.tif 000010
【図９】
2005276878.tif 000011
【図１０】
2005276878.tif 000012
【図１１】
2005276878.tif 000013
【図１２】
2005276878.tif 000014
【図１３】
2005276878.tif 000015
【図１４】
2005276878.tif 000016
【図１５】
2005276878.tif 000017
【図１６】
2005276878.tif 000018
【図１７】
2005276878.tif 000019
【図１８】
2005276878.tif 000020
【図１９】
2005276878.tif 000021
【図２０】
2005276878.tif 000022
【図２１】
2005276878.tif 000023
【図２２】
2005276878.tif 000024
【図２３】
2005276878.tif 000025
【図２４】
2005276878.tif 000026
【図２５】
2005276878.tif 000027
【図２６】
2005276878.tif 000028