(57)【要約】【課題】従来方法では困難であった、メタモルフィックエピタキシャルの急峻性の良い界面や平坦度の良い表面を、簡易に安定して得る技術を提供すること。【解決手段】ＧａＡｓ基板結晶と格子定数が異なる半導体結晶の動作領域を歪なしにエピタキシャル成長すべく、ＧａＡｓ基板１と動作領域３０の間にメタモルフィックバッファ層２０を形成したIII−Ｖ族化合物半導体エピタキシャルウェハにおいて、メタモルフィックバッファ層２０までをエピタキシャル成長した後に、表面２１の平坦化処理を行い、その後に再度エピタキシャル成長を行って動作領域３０を形成する。【選択図】      図１
2005101119.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板結晶と格子定数が異なる半導体結晶の動作領域を歪なしにエピタキシャル成長すべく、ＧａＡｓ基板と動作領域の間にメタモルフィックバッファ層を形成したIII−Ｖ族化合物半導体エピタキシャルウェハにおいて、
メタモルフィックバッファ層までをエピタキシャル成長した後に、表面の平坦化処理を行い、その後に再度エピタキシャル成長を行って動作領域を形成したことを特徴とする化合物半導体エピタキシャルウェハ。
【請求項２】
請求項１記載の化合物半導体エピタキシャルウェハにおいて、
上記メタモルフィックバッファ層が、ＩｎＡｌＡｓ又はＩｎＧａＡｓのＩｎ組成を、基板の側から徐々に線形に上げたリニアグレーデット構造又は階段状に変えたステップグレーデット構造から成ることを特徴とする化合物半導体エピタキシャルウェハ。
【請求項３】
請求項１又は２記載の化合物半導体エピタキシャルウェハにおいて、
上記動作領域が電界効果トランジスタ構造又はバイポーラトランジスタ構造から成ることを特徴とする化合物半導体エピタキシャルウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）・ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏnmｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）・ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などの化合物半導体エピタキシャルウェハに係り、特に、半絶縁性のＧａＡｓ基板上にＩｎＧａＡｓ系及びＩｎＡｌＡｓ系の化合物半導体を気相成長させてなる多層構造の化合物半導体エピタキシャルウェハに関する。
【背景技術】
【０００２】
III−Ｖ族化合物半導体はその材料により、バンドギャップが異なり、その選択や組み合わせにより現れるヘテロ物性を用いたデバイスの利用が進んでいる。このヘテロ接合形成に液相エピタキシャル（ＬＰＥ）法、分子線エピタキシャル（ＭＢＥ）法や有機金属気相エピタキシャル（ＭＯＶＰＥ）法等が知られている。
【０００３】
ここで、個々の化合物結晶の格子定数が異なり、エピタキシャル層を成長させると、格子不整合による応力が発生し、反りや結晶格子の歪みが発生して諸特性が低下することが良く知られている。唯一、ＧａＡｓ／ＡｌＧａＡｓのへテロ系は格子定数差（△ａ／ａ）が０．１４％と非常に小さく、混晶比の全域にわたって利用が進んでいるが、それ以外は２元以上の混晶にして、ＧａＡｓもしくはＩｎＰ等、基板結晶に格子整合する混晶組成でのみ、エピタキシャル成長させたものが用いられている。従って用いることが出来るヘテロ物性が機能的、コスト的に非常に限定されている。
【０００４】
そこで、混晶組み合わせの適用範囲を広げるために、格子歪みを含んだ材料系に対して色々な試みがなされている。
【０００５】
第１例として実用化されているものとして、ＦＥＴ、ＨＥＭＴに代表されるユニポーラ型の電子デバイスがある。この動作層（チャネル層）に電子輸送特性の優れたＩｎＧａＡｓ混晶を用いるため、ＧａＡｓ／ＩｎＧａＡｓ／ＡｌＧａＡｓのヘテロ系でＩｎの組成を０．２以下で１５nm程度以下としてＩｎＧａＡｓ層の格子が格子緩和を起こさない歪んだ状態、いわゆるシュードモフィック構造とする方法が実用化されている。
【０００６】
第２例には、大きく基板結晶と能動層の格子定数が違う系、すなわち基板結晶と格子定数が０．１５％以上異なる動作領域を持つIII−Ｖ族化合物半導体エピタキシャルウェハにおいて、その基板結晶と能動層（チャネル層）の間に格子緩和を起こさせた後、結晶性を回復させたバッファ層を介する結晶成長方法がある。このバッファ層は、メタモルフィックバッファ層（メタモルバッファ層）と呼ばれている。メタモルフィックバッファ層の構造は、結晶基板と能動層（チャネル層）の間のバッファ層で組成を徐々に変える方法や、階段状に変えるなどの方法により、動作層が格子定数差に基づく歪みの影響を受けにくくする技術が報告されている。
【０００７】
例えば、ＩｎＧａＡｓチャネル層を持つ電界効果トランジスタにおいて、ＩｎＧａＡｓチャネル層をＧａＡｓ基板上にて格子整合状態を保ちながら形成する場合は、ＩｎＧａＡｓとＧａＡｓ間での格子定数の違いによる歪みを吸収させるために、図４に示すように、ＡｌＡｓ層及びＩｎＡｌＡｓ層をそれぞれバッファ層として介在させることが行われる。      
【０００８】
同図に示す化合物半導体エピタキシャルウェハは、半絶縁性のＧａＡｓ基板１上に、ｉ（高純度で絶縁性）−ＧａＡｓバッファ層（膜厚２０nm）２、ｉ−ＡｌＡｓバッファ層（膜厚２０nm）３、ｉ−ＩｎＡｌＡｓバッファ層（膜厚１００〜２００nm）４〜７、Ｓｉ（Ｓｉドープ）−ＩｎＡｌＡｓキャリア供給層（膜厚２nm）８、ｉ−ＩｎＡｌＡｓスペーサ層（膜厚２nm）９、ｉ−ＩｎＧａＡｓチャネル層（膜厚１５nm）１０、ｉ−ＩｎＡｌＡｓスペーサ層（膜厚２nm）１１、Ｓｉ−ＩｎＡｌＡｓキャリア供給層（膜厚８nm）１２、ｉ−ＩｎＡｌＡｓショットキーコンタクト層（膜厚１０nm）１３、Ｓｉ−ＩｎＧａＡｓオーミックコンタクト層（膜厚２０nm）１４が、有機金属気相エピタキシャル（ＭＯＶＰＥ）法を用いたエピタキシャル成長により順次積層されている。この多層構造の化合物半導体エピタキシャルウェハは、上述した電界効果トランジスタ（ＨＥＭＴ）の構造をなす。 
【０００９】
ここで、ＩｎＡｌＡｓバッファ層４〜７はＭＯＶＰＥ法により連続的に成長され、それぞれ１００〜２００nmという十分な厚みを持たせられているが、これは、下地のＧａＡｓ基板１に対する格子定数の違いを緩衝して凹凸のない平坦なＩｎＡｌＡｓ表面を得るためである。このＩｎＡｌＡｓ表面が平坦でないと、その上に形成されるＩｎＧａＡｓチャネル層にて電子が凹凸による散乱を受けて、電子移動度（キャリア移動度）が低下するという問題が生じる。 
【００１０】
このため、上記バッファ層４〜７は、それぞれが臨界膜厚を越えないように結晶成長させられた複数の層で形成されるとともに、上層になるほど、つまりＧａＡｓ基板１から離れるにしたがって、順次大きなＩｎ組成を持たされている。これにより、ＧａＡｓとＩｎＡｌＡｓ間の格子定数の違いによる歪みを各層に分散吸収させるようにしている。 
【００１１】
上述した化合物半導体エピタキシャルウェハでは、ＩｎＡｌＡｓバッファ層を複数の層に分けて形成することによりバッファ層として必要な厚さを確保しているが、そのＩｎＡｌＡｓバッファ層の表面は必ずしも平坦ではなく、とくにＩｎ組成が大きな上層のＩｎＡｌＡｓバッファ層はＧａＡｓに対する格子定数の不一致度が大きいため、エピタキシャル成長時にＩｎＡｌＡｓが三次元成長することにより生じる表面の凹凸が激しく、この凹凸が電子散乱要因となってキャリア移動度を低下させ、これがＨＥＭＴにおけるキャリア輸送特性を悪化させる、という問題があった。 
【００１２】
上述した問題の回避手段としては、チャネル層をなすＩｎＧａＡｓのＩｎ組成を小さくすることが考えられるが、Ｉｎ組成を小さくしていくと、ＩｎＧａＡｓ特有の高い電子移動度が得られなくなるという背反が生じる。 
【００１３】
そこで、従来、高い電子移動度を有するＩｎＧａＡｓの特質を活かしつつ、ＧａＡｓ基板上に形成されるＩｎＡｌＡｓバッファ層の表面の平坦度を高めて、キャリア輸送特性にすぐれた化合物半導体薄膜及び高周波動作特性にすぐれた電界効果トランジスタを得ることを目的として、ＧａＡｓ基板１上にＩｎＡｌＡｓバッファ層を介してＩｎＧａＡｓチャネル層などの半導体層を形成するに際し、そのＩｎＡｌＡｓバッファ層の表面のＡｓを別のＶ族元素で置換することが提案されている（例えば、特許文献１参照）。
【００１４】
なお、本発明とは直接の関係はないが、半導体層を横方向に成長させるラテラル成長法を用いた技術として、サファイア基板上に第１のＧａＮ層を形成後、複数のストライプ状絶縁膜を置き、その上にラテラル成長法を用いて第２のＧａＮ層を成長させ、その表面を研磨した後、ＧａＮ層を再成長させることが知られている（例えば、特許文献２参照）。
【特許文献１】特開２００１−１１１０３６号公報（図２）
【特許文献２】特開２０００−１０１１９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記した特許文献１に見られるように、従来では、図３の如く半絶縁性ＧａＡｓ基板１上にメタモルフィック成長技術を用いメタモルフィックバッファ層２０を成長し、その後連続して、もしくは成長中断を入れてそのまま目的とする動作領域のエピタキシャル層３０を成長する。図３では、目的とする動作領域のエピタキシャル層３０として、ｉ−ＩｎＧａＡｓチャネル層３１と、その上にＳｉ−ＩｎＡｌＡｓキャリア供給層３２を形成した順構造型ＨＥＭＴの場合を示している。
【００１６】
しかしながら、そのやり方ではメタモルフィック成長が非格子整合系の成長であるために、メタモルフィックバッファ層２０の表面２１の平坦度が悪くなってしまう。このため、その後に成長を行うメタモルフィックエピタキシャル層３０（チャネル層３１とキャリア供給層３２）のヘテロ界面ａもしくは成長表面ｂにも悪影響を与え、それがデバイス性能にも影響を及ぼす為、ＨＥＭＴ等の性能向上もしくは量産性に悪影響を与える。
【００１７】
特許文献１は、ＧａＡｓ基板上にＩｎＡｌＡｓバッファ層を介してＩｎＧａＡｓチャネル層などを形成するに際し、そのＩｎＡｌＡｓバッファ層の表面のＡｓを別のＶ族元素で置換するものであり、ＩｎＡｌＡｓバッファ層の表面の平坦度を高める技術として有効であるが、これはメタモルフィックバッファ層に続けて目的とする動作領域のエピタキシャル層を成長するという従来の考え方に基づくものであり、複雑な製造技術に属する。
【００１８】
なお、特許文献２は、サファイア基板上に第１のＧａＮ層を形成後、複数のストライプ状絶縁膜を置き、その上にラテラル成長法を用いて第２のＧａＮ層を成長させ、その表面を研磨した後、ＧａＮ層を再成長させるものであり、本発明で対象とするところの、ＧａＡｓ基板上に歪バッファを成長し、格子定数がＧａＡｓと異なる能動層（チャネル層）を歪なしに形成するメタモルフィック系ＨＥＭＴ等の構造とは直接には関係がない。
【００１９】
そこで、本発明の目的は、上記課題を解決し、従来方法では困難であった、メタモルフィックエピタキシャルの急峻性の良い界面や平坦度の良い表面を、簡易に安定して得る技術を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するため、本発明は、次のように構成したものである。
【００２１】
本発明に係る化合物半導体エピタキシャルウェハは、ＧａＡｓ基板結晶と格子定数が異なる半導体結晶の動作領域を歪なしにエピタキシャル成長すべく、ＧａＡｓ基板と動作領域の間にメタモルフィックバッファ層を形成したIII−Ｖ族化合物半導体エピタキシャルウェハにおいて、メタモルフィックバッファ層までをエピタキシャル成長した後に、表面をケミカルエッチングもしくはメカニカル研磨することにより表面の平坦化処理を行い、その後に再度エピタキシャル成長を行って動作領域を形成したことを特徴とする。
【００２２】
また、上記メタモルフィックバッファ層が、ＩｎＡｌＡｓ又はＩｎＧａＡｓのＩｎ組成を、基板の側から徐々に線形に上げたリニアグレーデット構造又は階段状に変えたステップグレーデット構造から成ることを特徴とする。
【００２３】
また、上記動作領域が電界効果トランジスタ構造又はバイポーラトランジスタ構造から成ることを特徴とする。
【発明の効果】
【００２４】
本発明の化合物半導体エピタキシャルウェハの要点は、通常の方法と異なり、ＧａＡｓ基板上にメタモルフィックバッファ層をエピタキシャル成長した後、一度取り出して、メカニカルもしくはケミカル処理を行い、表面を平坦にした後に、再度エピタキシャル成長を行って目的の動作領域を形成した構造にある。
【００２５】
本発明によれば、メカニカルもしくはケミカル処理して平坦にしたメタモルフィックバッファ層上に、目的とする動作領域のエピタキシャル層を形成しているため、従来方法では困難であった動作領域の急峻性の良いヘテロ界面もしくはエピタキシャル層の平坦度の良い表面を得ることができ、またかかるメタモルフィックエピタキシャル成長が安定して行える利点を有する。この為、ＦＥＴ、ＨＥＭＴ、ＨＢＴといった半導体デバイスの高周波性能を向上させ、また、ＭＯＶＰＥもしくはＭＢＥで、それらの化合物半導体エピタキシャルウェハを製造することに関し、その量産性の向上を図ることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態を図示の実施例に基づいて説明する。
【００２７】
図１は本発明の半導体ウェハの一実施の形態を示す断面図であり、ＭＯＶＰＥ装置により製造される。 
【００２８】
１は半絶縁性ＧａＡｓ基板であり、このＧａＡｓ基板結晶と格子定数が０．１５％以上異なる半導体結晶の動作領域を歪なしにエピタキシャル成長すべく、ＧａＡｓ基板１と動作領域のエピタキシャル層３０との間にメタモルフィックバッファ層２０を形成したIII−Ｖ族化合物半導体エピタキシャルウェハである。
【００２９】
上記メタモルフィックバッファ層２０は、ＩｎＡｌＡｓ又はＩｎＧａＡｓのＩｎ組成を、基板の側から徐々に線形に上げたリニアグレーデット構造又は階段状に変えたステップグレーデット構造から成る。
【００３０】
図３の場合と大きく異なる点は、メタモルフィックバッファ層２０までをエピタキシャル成長した後に、一旦成長を止め、ＭＯＶＰＥ装置より取り出し、その表面をケミカルエッチングもしくはメカニカル研磨することにより、メタモルフィックバッファ層２０の表面２１の平坦化処理を行い、平坦化処理した表面２２とした後に、ＭＯＶＰＥ装置に戻して、再度エピタキシャル成長を行って、急峻性の良いヘテロ界面ａ及び平坦度の良い成長表面ｂを持つ動作領域のエピタキシャル層３０を持つ化合物半導体エピタキシャルウェハとした点にある。
【００３１】
この化合物半導体エピタキシャルウェハにおいて、目的とする動作領域の構造は、電界効果トランジスタ又はバイポーラトランジスタの構造である。この図１の場合、目的とする動作領域のエピタキシャル層３０は、ｉ−ＩｎＧａＡｓチャネル層３１と、その上に形成したＳｉドープのｎ型ＩｎＡｌＡｓキャリア供給層３２から成り、順構造型のメタモルフィック系ＨＥＭＴを構成するようになっている。しかし、ｎ型ＩｎＡｌＡｓキャリア供給層３２の代わりにｎ型ＩｎＧａＡｌＡｓキャリア供給層を設けた順構造型のメタモルフィック系ＨＥＭＴとすることもできる。
【００３２】
上記のように、メカニカル研磨もしくはケミカルエッチングして平坦化処理にしたＩｎＡｌＡｓ又はＩｎＧａＡｓのメタモルフィックバッファ層２０の表面２２上に、目的とする動作領域のエピタキシャル層３０として、ｉ−ＩｎＧａＡｓチャネル層３１と、ＳｉドープＩｎＡｌＡｓキャリア供給層３２を形成すれば、従来方法では困難であったチャネル層３１とキャリア供給層３２のヘテロ界面ａの急峻性及びエピタキシャル層３０の成長表面（キャリア供給層３２の表面）ｂの平坦性を非常に向上させることができ、またかかるメタモルフィックエピタキシャル層３０を簡易に安定して成長させ、量産性を高めることができる。
【実施例】
【００３３】
図２に、本発明の実施例として、ＩｎＧａＡｓ／ＩｎＡｌＡｓヘテロ構造をもつＨＥＭＴ用エピタキシャルウェハを示す。
【００３４】
同図に示す半導体ウェハは、半絶縁性ＧａＡｓ基板１の上に、ＩｎＡｌＡｓグレーデッドバッファ層２０、ＩｎＧａＡｓチャネル層３１、ｕｎ−ＩｎＡｌＡｓスペーサ層４０及びｎ型のＩｎＡｌＧａＡｓキャリア供給層５０を順次成長させたＩｎＡｌＡｓ／ＩｎＧａＡｓ系の半導体ウェハであって、キャリア供給層５０をＩｎＡｌＧａＡｓで形成したものである。 
【００３５】
半絶縁性ＧａＡｓ基板１上にＭＯＶＰＥ法により、基板温度５５０℃で、Ｉｎ組成を半絶縁性ＧａＡｓ基板１の側から０．１５、０．２３、０．３０、０．３５と徐々に上げたｕｎ−ＩｎＡｌＡｓグレーデッドバッファ層２０ａ、２０ｂ、２０ｃ、２０ｄを膜厚が下から１００nm、１００nm、１００nm、２００nm（合わせて５００nm）になるように成長させた。
【００３６】
その後、一旦成長を止め、ＭＯＶＰＥ装置の反応炉より取り出し、その表面をウェットエッチングすることにより、ＩｎＡｌＡｓグレーデッドバッファ層２０ｄの表面の平坦化処理を行った。これにより、ＩｎＡｌＡｓグレーデッドバッファ層２０の表面（界面）２２の平坦度が、５nmから１nm以下に向上した。
【００３７】
その後、再度ＭＯＶＰＥ装置に戻して、エピタキシャル成長を行うことにより、Ｉｎ組成が０．３７のｕｎ−ＩｎＧａＡｓチャネル層３１を３０nm、Ｉｎ組成が０．３５のｕｎ−ＩｎＡｌＡｓスペーサ層４０を６nmの厚さに成長させ、そのｕｎ−ＩｎＡｌＡｓスペーサ層４０の上にＳｉをドーピングしたＩｎ組成０．３５のｎ−ＩｎＡｌＧａＡｓキャリア供給層５０を３０nmの厚さに成長させた。 
【００３８】
以上により、高い電子移動度を有するＩｎＧａＡｓの特質を活かしつつ、ＧａＡｓ基板上に形成されるＩｎＡｌＡｓバッファ層の表面の平坦度を高めて、キャリア輸送特性にすぐれた化合物半導体エピタキシャルウェハ及び高周波動作特性にすぐれたＨＥＭＴを得ることができた。 
【図面の簡単な説明】
【００３９】
【図１】本発明の化合物半導体エピタキシャルウェハの構造の概略を示す図である。
【図２】本発明の実施例に係る化合物半導体エピタキシャルウェハの構造を示す図である。
【図３】従来の化合物半導体エピタキシャルウェハの構造の概略を示す図である。
【図４】従来の化合物半導体エピタキシャルウェハの構造を示す図である。
【符号の説明】
【００４０】
１  半絶縁性ＧａＡｓ基板
２０  メタモルフィックバッファ層
２０ａ、２０ｂ、２０ｃ、２０ｄ  ＩｎＡｌＡｓグレーデッドバッファ層
２１  表面
２２  平坦化処理した表面
３０  目的とする動作領域のエピタキシャル層
３１  ＩｎＧａＡｓチャネル層
３２  ＩｎＡｌＡｓキャリア供給層
４０  ＩｎＡｌＡｓスペーサ層
５０  ＩｎＡｌＧａＡｓキャリア供給層
ａ  ヘテロ界面
ｂ  成長表面
【図１】
2005101119.tif 000003
【図２】
2005101119.tif 000004
【図３】
2005101119.tif 000005
【図４】
2005101119.tif 000006