(57)【要約】【課題】  本発明は、生産効率がよく、従来と同等の電気特性が得られるＴＦＴの終端処理をおこなうアレイ基板の製造方法を提供することにある。【解決手段】  本発明のアレイ基板１０の製造方法は、ＴＦＴの真性半導体層１８を露出させるように不純物をドープした半導体層２０をエッチングした後、酸化剤を含む溶液によって真性半導体層１８の終端処理をおこなう。この処理は、デポ物２４を除去するために、露出した真性半導体層１８の洗浄を含む。従来おこなっていたプラズマによる終端処理をおこなわない。【選択図】    図１
2005109321.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板を準備するステップと、
前記絶縁基板上にゲート線を形成するステップと、
前記ゲート線を覆う絶縁膜を前記絶縁基板上に積層するステップと、
真性半導体層と不純物をドープした半導体層との積層体を前記絶縁膜上に形成するステップと、
前記絶縁膜および不純物をドープした半導体層の上に金属膜を積層するステップと、
前記金属膜上にレジストでレジストパターンを形成するステップと、
前記金属膜をエッチングして、ソース・ドレイン電極およびゲート線と立体交叉する信号線を形成するステップと、
前記真性半導体層を露出させるように、前記不純物をドープした半導体層をエッチングするステップと、
前記レジストを剥離するステップと、
前記不純物をドープした半導体層をエッチングするステップで生じる前記真性半導体層中の欠陥準位を、酸化剤が添加された溶液によって修復するステップと、
露出された前記真性半導体層上にパシベーション膜を形成するステップと、
を含むアレイ基板の製造方法。
【請求項２】
前記欠陥準位を修復するステップが、酸化剤を添加した溶液を露出された前記真性半導体層に吹きかけるステップを含む請求項１に記載のアレイ基板の製造方法。
【請求項３】
前記酸化剤がオゾンである請求項２に記載のアレイ基板の製造方法。
【請求項４】
前記欠陥準位を修復するステップが、前記エッチングするステップおよび剥離するステップによって生じたデポ物の除去、または、前記パシベーション膜の形成前の洗浄を含む請求項１乃至３に記載のアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイに使用されるアレイ基板の製造方法に関する。
【背景技術】
【０００２】
近年、種々の装置に液晶ディスプレイが使用されている。液晶ディスプレイは、アレイ基板とカラーフィルター基板とが一定間隔を有して対向している。両基板の間には液晶が封止されている。アレイ基板は、複数のゲート線と複数の信号線とをマトリックス上に配置し、それらの線の交叉部にＴＦＴ（thin film transistor）が設けられている。ＴＦＴを順次オンにすることによって、ＴＦＴに接続された画素電極に信号電圧が印加され、液晶が駆動する。
【０００３】
周知のアレイ基板の製造方法について説明する。（１）ガラス基板を準備する。（２）ガラス基板上にゲート線を形成する。ゲート線は金属膜を成膜して、パターニングすることによって形成する。（３）絶縁膜を積層する。絶縁膜は、ＳｉＯｘやＳｉＮｘを用いる。（４）絶縁膜の上に半導体層を選択的に形成する。半導体層は、不純物をドープしない真性半導体層であるｉ型ａ−Ｓｉ層と、高濃度ドープすることによって電子が余った状態の半導体層であるｎ＋型ａ−Ｓｉ層との２層を含むように構成する。ｉ型ａ−Ｓｉ層はＴＦＴのチャネルとなり、ｎ＋型ａ−Ｓｉ層はドレイン・ソースとなる。（５）信号線やドレイン・ソース電極を形成する。形成は金属膜を積層し、レジストでレジストパターンを形成した後、エッチングすることによって形成する。（６）高濃度ドープしたｎ＋型ａ−Ｓｉ層をプラズマ・エッチャーやリアクティブ・イオン・エッチャーなどのドライエッチングで分離する（以下、チャネルカット）。（７）レジストを剥離する。（８）パシベーション膜を成膜する前に、エッチングなどで生じたデポ物などを除去する洗浄をおこなう。（９）パシベーション膜の成膜およびパターニングをおこなう。（１０）画素電極を成膜し、パターニングする。
【０００４】
上記の製造方法では説明していないが、チャネルカットするために、ｉ型ａ−Ｓｉ層とｎ＋型ａ−Ｓｉ層との間にエッチングストッパーを設けるか、ｉ型ａ−Ｓｉ層を厚くする。エッチングストッパーはｉ型ａ−Ｓｉ層にまでオーバーエッチングをしてしまうのを防止する働きがある。
【０００５】
ｉ型ａ−Ｓｉ層を厚くすると、オーバーエッチングによってｉ型ａ−Ｓｉ層をエッチングしても、所望の厚みのｉ型ａ−Ｓｉ層を確保できる。しかし、ｉ型ａ−Ｓｉ層がプラズマエッチングに曝されるため、ｉ型ａ−Ｓｉ層に欠陥準位が生じる。また、エッチング生成物などがチャネル部に推積する。結果として、Ｖｔｈ（トランジスタの動作電圧）がマイナスにシフトし、ＴＦＴのオフ電流Ｉｏｆｆが劣化する。ＩｏｆｆはＴＦＴをＶｔｈ以下（通常は−５Ｖ〜−１５Ｖの間）にしたときに、ソース・ドレイン間に流れる電流である。
【０００６】
そこで、ドライエッチャ内もしくは後工程のパシベーション成膜時に、水素、アルゴン、酸素などのプラズマ処理で欠陥準位を修復し、ＩｏｆｆおよびＶｔｈを安定させる処理がおこなわれてきた。ＣＶＤやエッチャなどの装置内で追加の処理をおこなうため、アレイ基板の製造におけるスループットを下げる。例えばプラズマ処理であれば処理に６０秒程度必要となり、プラズマ処理が無い場合と比較してＣＶＤによる生産性が２５パーセント低下する。
【０００７】
または、プラズマ処理に変えて２００度前後の窒素雰囲気下でアニールをおこなう。しかし、アニールによる欠陥準位の修復方法は、新たな装置を必要とする。アニールをおこなうために、上記と同様にスループットを下げることとなる。
【０００８】
ｐｏｌｙ−Ｓｉの半導体を使用したＴＦＴの製造方法について特許文献１に記載されている。酸素プラズマ処理はＳｉ−Ｈ結合よりも強固なＳｉ−Ｏ結合を作りうる長所を有する。そこで、引用文献１の方法は、レーザー結晶化によってｐｏｌｙ−Ｓｉに発生した捕獲準位を酸素プラズマ処理で終端する。捕獲準位が再び活性化することはなく、ＴＦＴの信頼性が向上する。しかし、引用文献１の方法は、ｐｏｌｙ−Ｓｉに有効であるが、ａ−Ｓｉに有効であるか否かは不明である。酸素プラズマ処理を行うためのチャンバーなどが必要であり、製造装置全体のコストが高くなる。酸素プラズマ処理をおこなうので、ＴＦＴの製造のスループットが低下する。
【０００９】
【特許文献１】特開２００３−１２４２３１
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、生産効率がよく、従来と同等の電気特性が得られるＴＦＴの終端処理をおこなうアレイ基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明のアレイ基板の製造方法は、絶縁基板を準備するステップと、前記絶縁基板上にゲート線を形成するステップと、前記ゲート線を覆う絶縁膜を前記絶縁基板上に積層するステップと、真性半導体層と不純物をドープした半導体層との積層体を前記絶縁膜上に形成するステップと、前記絶縁膜および不純物をドープした半導体層の上に金属膜を積層するステップと、前記金属膜上にレジストでレジストパターンを形成するステップと、前記金属膜をエッチングして、ソース・ドレイン電極およびゲート線と立体交叉する信号線を形成するステップと、前記真性半導体層を露出させるように、前記不純物をドープした半導体層をエッチングするステップと、前記レジストを剥離するステップと、前記不純物をドープした半導体層をエッチングするステップで生じた前記真性半導体層中の欠陥準位を、酸化剤が添加された溶液によって修復するステップと、露出された前記真性半導体層上にパシベーション膜を形成するステップと、を含む。
【００１２】
前記欠陥準位を修復するステップは、酸化剤を添加した溶液を露出された前記真性半導体層に吹きかけるステップを含む。
【００１３】
前記酸化剤はオゾンである。オゾンは活性酸素であり、真性半導体層のＳｉと容易に結合して欠陥準位を修復する。
【００１４】
前記欠陥準位を修復するステップが、前記エッチングするステップおよび剥離するステップによって生じたデポ物の除去、または、前記パシベーション膜の形成前の洗浄を含む。
【発明の効果】
【００１５】
本発明の製造方法によると、酸化剤を用いた溶液を用いて真性半導体層の欠陥準位を修復する。この修復はアレイ基板の表面上のデポ物を除去などと同時におこなうことができる。従来技術のようにプラズマで終端処理をおこなうことはなく、アレイ基板のスループットが向上する。
【発明を実施するための最良の形態】
【００１６】
本発明のアレイ基板の製造方法について図面を用いて説明する。本発明は、ＴＦＴにエッチングストッパーを設けずにｉ型ａ−Ｓｉ層を厚くし、図１（ａ）から（ｃ）に示す方法で発生した欠陥準位を修復する。
【００１７】
アレイ基板１０の製造方法は、以下の（１）〜（９）の順でおこなう。（１）透明の絶縁基板、例えばガラス基板１２を準備する。（２）ガラス基板１２上にゲート線１４を形成する。ゲート線１４は複数あり、それぞれ平行に形成される。ゲート線１４はアルミニウムなどの金属膜を成膜し、パターニングすることによって形成する。ゲート線１４の一部は後に形成されるＴＦＴのゲート電極になる。ゲート線１４以外にＣｓ（storage capacity）線も形成する。Ｃｓ線はゲート線１４同士の間に形成される。
【００１８】
（３）ゲート線１４やＣｓ線を覆うように、ガラス基板１２上に絶縁膜１６を形成する。絶縁膜１６の材料は、例えばＳｉＯｘやＳｉＮｘである。
【００１９】
（４）アモルファスシリコンの真性半導体層（ｉ型ａ−Ｓｉ層）１８および不純物を高濃度にドープしたアモルファスシリコンの半導体層（ｎ＋型ａ−Ｓｉ層）２０を順番に積層した積層体を絶縁膜１６上に選択的に形成する。積層体の形成は、上記半導体層１８，２０を順次積層した後、パターニングすることによって形成する。ｉ型ａ−Ｓｉ層１８は、ＴＦＴのチャネルになり、ｎ＋型ａ−Ｓｉ層２０はＴＦＴのドレイン・ソースとなる。
【００２０】
（５）絶縁膜１６を介してゲート線１４と立体交叉する信号線を形成する。また、ＴＦＴのソース・ドレイン電極２２も形成する。形成方法は、モリブデン・アルミ・モリブデン積層膜などの金属膜をスパッタ法などで成膜する。ｎ＋型ａ−Ｓｉ層２０はこの金属膜の下になる。レジスト塗布・露光・現像によってレジストパターン（図示せず）を形成する。エッチングによって、信号線、ソース・ドレイン電極２２を形成する。
【００２１】
（６）前に形成したレジストパターンをマスクとしてｎ＋型ａ−Ｓｉ層２０をエッチングし、ＴＦＴのソース・ドレイン間のｎ＋型ａ−Ｓｉ層２０を除去する（チャネルカット）。エッチングはプラズマドライエッチングなどである。このエッチングによって、ｉ型ａ−Ｓｉ層１８の一部もエッチングされ、露出する。すなわち、ｎ＋型ａ−Ｓｉ層２０のエッチングは、オーバーエッチングとなる。このオーバーエッチングによって、ｉ型ａ−Ｓｉ層１８には欠陥準位が発生し、ＴＦＴの動作電圧が変化する。
【００２２】
（７）剥離装置内に基板１０を配置し、剥離液でレジストを剥離する。剥離液はアミン系の剥離液を使用する。例えば、剥離液はモノエタノールアミンを主成分とする。
【００２３】
（８）露出したｉ型ａ−Ｓｉ層１８をパシベーション膜で覆う前に、ｉ型ａ−Ｓｉ層１８に発生した欠陥準位を修復するａ−Ｓｉの終端処理をおこなう。この処理は酸化剤を添加した溶液を使用する。溶液は純水に酸化剤であるオゾンを添加したものである。オゾン処理によってａ−Ｓｉの終端処理をおこなうこととなり、すなわちプラズマエッチングによるＳｉ分子の開列によって発生したラジカルをオゾンによって安定させることとなる。このオゾン処理によって、欠陥準位の発生したＳｉはＳｉＯとなって安定する。また、オゾンは純水に対して約１０ｐｐｍ添加する。オゾンを含むガスを純水に吹き込むことによって溶液を生成する。例えば約３０秒間、溶液をシャワーで基板に吹きかけると、欠陥準位を修復することができる。
【００２４】
また欠陥準位の修復と同時に、上記の溶液を使用し、ｎ＋型ａ−Ｓｉ層２０のエッチングによって生じたデポ物２４を除去するパシベーション膜形成前の洗浄をおこなう。この欠陥修復と同時におこなう洗浄は、剥離装置内で、レジストの剥離に続いておこなってもよい。
【００２５】
（９）パシベーション膜を形成する。パシベーション膜はｐＳｉＮｘで形成する。従来ならば、このパシベーション膜の形成直前に、水素などのプラズマによる終端処理をおこなっていたが、本願発明ではおこなっていない。
【００２６】
本発明は、新規な装置を設けずに、パシベーション膜形成前の洗浄において、オゾンなどの酸化剤を含む洗浄水で洗浄をおこなう。洗浄と同時にｉ型ａ−Ｓｉ層１８に発生した欠陥準位の修復をおこない、ａ−Ｓｉの終端処理をおこなう。したがって、従来技術のように特別にプラズマで終端処理をおこなうための装置を必要としない。プラズマで終端処理をおこなう場合、ｉ型ａ−Ｓｉ層１８を若干エッチングするので、ｉ型ａ−Ｓｉ層１８へのダメージがあるが、本発明ではプラズマを使用しないため、ｉ型ａ−Ｓｉ層１８へのダメージは発生しない。プラズマで終端処理をおこなわないため、アレイ基板１０の生産効率を向上させることができる。
【００２７】
本発明と従来技術との終端処理後のゲート・ソース間電圧（Ｖｇｓ）とドレイン・ソース電流（Ｉｄｓ）の関係の実験結果を図２に示す。ドレイン・ソース間電圧は１０Ｖである。なお、終端処理をしなかった場合のＶｇｓとＩｄｓの関係も示す。図２より、本発明は、従来の水素プラズマ処理と同等のＶｔｈおよびＩｏｆｆが得られた。すなわち、従来のようにプラズマで終端処理をおこなわなくても、本発明によって簡単に終端処理をおこなうことができる。
【００２８】
以上、本発明の実施の形態について説明したが本発明は上記の実施の形態に限定されることはない。その他、本発明は、主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
【図面の簡単な説明】
【００２９】
【図１】ａ−Ｓｉの終端処理を模式的に示した図であり、（ａ）はｎ＋型ａ−Ｓｉ層をエッチングする図であり、（ｂ）は溶液でデポ物を除去しながら終端処理をする図であり、（ｃ）は終端処理後の図である。
【図２】終端処理の違いによるＴＦＴの特性の違いを示すグラフである。
【符号の説明】
【００３０】
１０：アレイ基板
１２：透明基板
１４：ゲート線
１６：絶縁膜
１８：ｉ型ａ−Ｓｉ層
２０：ｎ＋型ａ−Ｓｉ層
２２：ソース・ドレイン電極
２４：デポ物
【図１】
2005109321.tif 000003
【図２】
2005109321.tif 000004