(57)【要約】【課題】  電流負荷素子駆動回路において、電流設定時間を短縮可能にする。【解決手段】  開示される電流負荷素子駆動回路は、ソースが電源ＶＤＤに接続されゲートに印加される制御電圧に応じて電源から有機ＥＬ素子に駆動電流を供給する駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３と、電源ＶＤＤとゲート間に接続された容量Ｃｓ１，Ｃｓ２，Ｃｓ３と、各駆動トランジスタのドレインと出力線間にあるスイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３と、各駆動トランジスタのゲートとドレイン間にあるスイッチＳＷ２ １，ＳＷ１ ２，ＳＷ２ ３と、データ線と出力線間にあるスイッチＳＷ０と、出力線と有機ＥＬ素子間にあるスイッチＳＷ３とを備え、各スイッチのオン，オフを制御することによって、各容量に電圧を設定するライン選択期間と、各駆動トランジスタが順次有機ＥＬ素子に通電する発光期間と、有機ＥＬ素子が動作しない黒表示期間とを実現する。【選択図】図１
2005031534.tif 000002
【特許請求の範囲】
【請求項１】
電流負荷素子に電流を供給する駆動回路であって、
第１の主電極が電源に接続され、制御電極に印加される制御電圧に応じて電源から前記電流負荷素子に駆動電流を供給する駆動トランジスタと、電源と前記制御電極間に接続された保持容量と、前記駆動トランジスタの第２の主電極と出力線間にある第１のスイッチ手段と、前記駆動トランジスタの制御電極と第２の主電極間にある第２のスイッチ手段とを備えた駆動手段を複数組備えるとともに、前記各出力線を共通接続し、前記出力線と表示データを供給するデータ線間にある第３のスイッチ手段と、前記出力線と電流負荷素子間にある第４のスイッチ手段とを備えてなり、
前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段とをオンにするとともに前記第４のスイッチ手段をオフにする電流設定期間と、
前記第２のスイッチ手段と前記第３のスイッチ手段とをオフにするとともに前記第４のスイッチ手段をオンにし、前記第１のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、
前記第４のスイッチ手段以外のすべてのスイッチ手段をオフにする非駆動期間と、
を有することを特徴とする電流負荷素子駆動回路。
【請求項２】
前記第２のスイッチ手段が、前記電流設定期間の終了時、前記第３のスイッチ手段よりも早くオフするように構成されていることを特徴とする請求項１記載の電流負荷素子駆動回路。
【請求項３】
電流負荷素子に電流を供給する駆動回路であって、
制御電極に印加される制御電圧に応じて電源から前記電流負荷素子に駆動電流を供給する、第１の主電極を共通に電源に接続され制御電極を共通に接続された複数の駆動トランジスタと、電源と前記共通に接続された制御電極間に接続された保持容量と、前記共通に接続された制御電極と最初の駆動トランジスタの第２の主電極間にある第１のスイッチ手段と、前記最初の駆動トランジスタの第２の主電極に以降の駆動トランジスタの第２の主電極を順次接続する第２のスイッチ手段と、前記最初の駆動トランジスタの第２の主電極と表示データを供給するデータ線間にある第３のスイッチ手段と、前記各駆動トランジスタの第２の主電極と電流負荷素子間にある第４のスイッチ手段とを備えてなり、
前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段とをオンにするとともに前記第４のスイッチ手段をオフにする電流設定期間と、
前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段とをオフにするとともに前記第４のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、
前記すべてのスイッチ手段をオフにする非駆動期間と、
を有することを特徴とする電流負荷素子駆動回路。
【請求項４】
前記第１のスイッチ手段が、前記電流設定期間の終了時、前記第２のスイッチ手段および前記第３のスイッチ手段よりも早くオフするように構成されていることを特徴とする請求項３記載の電流負荷素子駆動回路。
【請求項５】
電流負荷素子に電流を供給する駆動回路であって、
制御電極に印加される制御電圧に応じて電源から前記電流負荷素子に駆動電流を供給する、第１の主電極を共通に電源に接続され制御電極を共通に接続された複数の駆動トランジスタと、電源と前記共通に接続された制御電極間に接続された保持容量と、前記各駆動トランジスタの第２の主電極と出力線間にある第１のスイッチ手段と、前記共通に接続された制御電極と前記出力線間にある第２のスイッチ手段と、前記出力線と表示データを供給するデータ線間にある第３のスイッチ手段と、前記出力線と電流負荷素子間にある第４のスイッチ手段とを備えてなり、
前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段とをオンにするとともに前記第４のスイッチ手段をオフにする電流設定期間と、
前記第２のスイッチ手段と前記第３のスイッチ手段とをオフにするとともに前記第４のスイッチ手段をオンにし、前記第１のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、
前記第４のスイッチ手段以外のすべてのスイッチ手段をオフにする非駆動期間と、
を有することを特徴とする電流負荷素子駆動回路。
【請求項６】
前記第２のスイッチ手段が、前記共通に接続された制御電極と前記データ線間にあることを特徴とする請求項５記載の電流負荷素子駆動回路。
【請求項７】
前記第２のスイッチ手段が、前記電流設定期間の終了時、前記第１のスイッチ手段および前記第２のスイッチ手段よりも早くオフするように構成されていることを特徴とする請求項５又は６記載の電流負荷素子駆動回路。
【請求項８】
前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段と前記第４のスイッチ手段とをトランジスタからなるスイッチによって置換したことを特徴とする請求項５乃至７のいずれか一記載の電流負荷素子駆動回路。
【請求項９】
前記共通に接続された制御電極と前記第２のスイッチ手段を置換したトランジスタとの間に、両主電極間を短絡したトランジスタを接続してその制御電極を前記第２のスイッチ手段を置換したトランジスタに対する制御信号の反転信号によって制御するように構成したことを特徴とする請求項８記載の電流負荷素子駆動回路。
【請求項１０】
電流負荷素子に電流を供給する駆動回路であって、
制御電極に印加される制御電圧に応じて電源から前記電流負荷素子に駆動電流を供給する、第１の主電極を共通に電源に接続され制御電極を共通に接続された複数の駆動トランジスタと、電源と前記共通に接続された制御電極間に接続された保持容量と、前記各駆動トランジスタの第２の主電極と出力線間にある第１のスイッチ手段と、前記共通に接続された制御電極と前記出力線間にある第２のスイッチ手段と、前記出力線と表示データを供給するデータ線間にある第３のスイッチ手段と、前記出力線と電流負荷素子間にある第４のスイッチ手段と、前記電流負荷素子の両端間にある第５のスイッチ手段とを備えてなり、
前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段とをオンにするとともに前記第４のスイッチ手段をオフにする電流設定期間と、
前記第２のスイッチ手段と前記第３のスイッチ手段とをオフにするとともに前記第４のスイッチ手段をオンにし、前記第１のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、
前記第５のスイッチ手段をオンにするとともにそれ以外のすべてのスイッチ手段をオフにする非駆動期間と、
を有することを特徴とする電流負荷素子駆動回路。
【請求項１１】
前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段と前記第４のスイッチ手段と前記第５のスイッチ手段とをトランジスタからなるスイッチによって置換したことを特徴とする請求項１０記載の電流負荷素子駆動回路。
【請求項１２】
電流負荷素子に電流を供給する駆動回路であって、
第１の主電極が電源に接続され、制御電極に印加される制御電圧に応じて電源から出力電流を供給する第１の駆動トランジスタと、電源と前記第１の駆動トランジスタの制御電極間に接続された第１の保持容量と、前記第１の駆動トランジスタの制御電極と第２の主電極間にある第１のスイッチ手段と、第１の主電極が前記第１の駆動トランジスタの第２の主電極に接続され、制御電極に印加される制御電圧に応じて前記第１の駆動トランジスタから前記電流負荷素子に駆動電流を供給する第２の駆動トランジスタと、電源と前記第２の駆動トランジスタの制御電極間に接続された第２の保持容量と、前記第２の駆動トランジスタの制御電極と第２の主電極間にある第２のスイッチ手段と、前記第２の駆動トランジスタの第２の主電極と出力線間にある第３のスイッチ手段とを備えた駆動手段を複数組備えるとともに、前記各出力線を共通接続し、前記出力線と表示データを供給するデータ線間にある第４のスイッチ手段と、前記出力線と電流負荷素子間にある第５のスイッチ手段とを備えてなり、
前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段と前記第４のスイッチ手段とをオンにするとともに前記第５のスイッチ手段をオフにする電流設定期間と、
前記第１のスイッチ手段と前記第２のスイッチ手段と前記第４のスイッチ手段とをオフにするとともに前記第５のスイッチ手段をオンにし、前記第３のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、
前記第５のスイッチ手段以外のすべてのスイッチ手段をオフにする非駆動期間と、
を有することを特徴とする電流負荷素子駆動回路。
【請求項１３】
前記各第２の駆動トランジスタが制御電極を共通に接続され、前記第２の保持容量が電源と前記共通に接続された制御電極間に接続されているとともに、前記第２のスイッチ手段が前記共通に接続された制御電極と前記出力線間に接続されていることを特徴とする請求項１２記載の電流負荷素子駆動回路。
【請求項１４】
前記各第１の駆動トランジスタが制御電極を共通に接続され、前記第１の保持容量が電源と前記共通に接続された制御電極間に接続されているとともに、前記第１のスイッチ手段が前記共通に接続された制御電極と前記最初の第１の駆動トランジスタの第２の主電極間に接続されていることを特徴とする請求項１２記載の電流負荷素子駆動回路。
【請求項１５】
前記電流負荷素子の両端間に第６のスイッチ手段を設け、
前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段と前記第４のスイッチ手段とをオンにするとともに前記第５のスイッチ手段をオフにする電流設定期間と、
前記第１のスイッチ手段と前記第２のスイッチ手段と前記第４のスイッチ手段とをオフにするとともに前記第５のスイッチ手段をオンにし、前記第３のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、
前記第６のスイッチ手段をオンにするとともにそれ以外のすべてのスイッチ手段をオフにする非駆動期間と、
を有することを特徴とする請求項１２乃至１４のいずれか一記載の電流負荷素子駆動回路。
【請求項１６】
前記各スイッチ手段をトランジスタからなるスイッチによって置換したことを特徴とする請求項１２乃至１５のいずれか一記載の電流負荷素子駆動回路。
【請求項１７】
電流負荷素子に電流を供給する駆動回路であって、
制御電極に印加される制御電圧に応じて電源から前記電流負荷素子に駆動電流を供給する、第１の主電極を共通に電源に接続され制御電極を共通に接続された複数の駆動トランジスタと、第１の主電極を電源に接続され制御電極を前記複数の駆動トランジスタのいずれか一と共通に接続された該駆動トランジスタとペアを構成するペアトランジスタと、電源と前記共通に接続された制御電極間に接続された保持容量と、前記各駆動トランジスタの第２の主電極と出力線間にある第１のスイッチ手段と、前記ペアトランジスタの制御電極と該ペアトランジスタの第２の主電極間にある第２のスイッチ手段と、前記ペアトランジスタの第２の主電極と表示データを供給するデータ線間にある第３のスイッチ手段と、前記出力線に接続された電流負荷素子とを備えてなり、
前記第１のスイッチ手段をオフにするとともに前記第２のスイッチ手段と前記第３のスイッチ手段とをオンにする電流設定期間と、
前記第２のスイッチ手段と第３のスイッチ手段とをオフにし、前記第１のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、
前記すべてのスイッチ手段をオフにする非駆動期間と、
を有することを特徴とする電流負荷素子駆動回路。
【請求項１８】
前記第２のスイッチ手段が、前記ペアトランジスタの制御電極と前記データ線間にあることを特徴とする請求項１７記載の電流負荷素子駆動回路。
【請求項１９】
前記ペアトランジスタの制御電極と第２の主電極間が接続されているとともに、前記第２のスイッチ手段が、前記ペアトランジスタの制御電極と該ペアトランジスタとペアをなす駆動トランジスタの制御電極間にあることを特徴とする請求項１７記載の電流負荷素子駆動回路。
【請求項２０】
前記保持容量の一方の電極が駆動トランジスタに接続され、他方の電極が所定電位に接続されていることを特徴とする請求項１乃至１９のいずれか一記載の電流負荷素子駆動回路。
【請求項２１】
前記電流負荷素子が、ＥＬ（Electro Luminescense）発光素子であることを特徴とする請求項１乃至２０のいずれか一記載の電流負荷素子駆動回路。
【請求項２２】
前記電流負荷素子駆動回路をアクティブマトリクス型ＥＬ表示装置に用いたことを特徴とする請求項１乃至２１のいずれか一記載の電流負荷素子駆動回路。
【請求項２３】
前記電流設定期間をライン設定期間とし、前記駆動期間を発光期間とし、前記非駆動期間を黒表示期間としたことを特徴とする請求項２１又は２２記載の電流負荷素子駆動回路。
【請求項２４】
前記トランジスタが、薄膜トランジスタであることを特徴とする請求項１乃至２３のいずれか一記載の電流負荷素子駆動回路。
【請求項２５】
駆動回路から電流負荷素子に電流を供給する際に、
前記駆動回路内に設けられた複数の電流源が、前記電流負荷素子への駆動電流を設定する電流設定期間に、前記電流源に備えられた保持容量に、該電流源が前記電流負荷素子に供給する電流値を決定するために必要な電圧を保持したのち、前記複数の電流源に対応するそれぞれの駆動期間に、順次、前記保持された電圧に応じて前記電流負荷素子に駆動電流を供給することを特徴とする電流負荷素子駆動方法。
【請求項２６】
前記駆動回路が前記複数の電流負荷素子へ電流を供給する一巡の周期内に、各電流負荷素子の動作を停止させる非駆動期間を挿入することを特徴とする請求項２５記載の電流負荷素子駆動方法。
【請求項２７】
前記非駆動期間が、前記一巡の周期内にすべての電流源に対応して１回だけ挿入されることを特徴とする請求項２６記載の電流負荷素子駆動方法。
【請求項２８】
前記非駆動期間が、前記一巡の周期内に前記複数の電流源の駆動期間ごとに挿入されることを特徴とする請求項２６記載の電流負荷素子駆動方法。
【請求項２９】
前記非駆動期間に、前記電流負荷素子の両端を短絡することを特徴とする請求項２５乃至２８のいずれか一記載の電流負荷素子駆動方法。
【請求項３０】
前記電流値を決定するために必要な電圧が、外部からデータ線を経て前記駆動回路に供給される電流によって前記保持容量に保持された電荷に応じて定まることを特徴とする請求項２５乃至２９のいずれか一記載の電流負荷素子駆動方法。
【請求項３１】
前記電流設定期間の終了時に、前記データ線と前記駆動回路との接続が切り離される以前に、前記保持容量を前記データ線から切り離すことを特徴とする請求項２５乃至３０のいずれか一記載の電流負荷素子駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電流負荷素子の駆動に係り、詳しくは有機ＥＬ（Electro Luminescense）素子等の駆動制御を行うための電流負荷素子駆動回路とその駆動方法に関する。
【背景技術】
【０００２】
有機ＥＬ発光装置は、発光応答が速い自発光素である有機ＥＬ素子を用いているため，薄型，軽量，広視野角であるとともに、動画表示が高品質な表示装置を実現することができる。有機ＥＬ表示装置は、構成と駆動方法とに応じて、各画素ごとに、有機ＥＬ素子と配線のみを備えるパッシブマトリクスス（ＰＭ）型有機ＥＬ表示装置と、各画素ごとに、有機ＥＬ素子と有機ＥＬ素子に電流を供給する画素回路とを備えるアクティブマトリクス（ＡＭ）型有機ＥＬ表示装置とに大別される。
【０００３】
図２５は、有機ＥＬ表示装置をモデル化して示したものであって、水平方向の多数の走査線と、垂直方向の多数のデータ線とを配列した表示部１００に対して、走査線を垂直方向に順次駆動する垂直走査ドライブ回路１０１と、データ線を水平方向に順次駆動するデータ線駆動回路１０２とを備えた、概略構成が示されているとともに、表示部１００に、ＰＭ型画素とＡＭ型画素の、それぞれの原理的構成を例示したことが示されている。
【０００４】
有機ＥＬ表示装置の一般的な駆動方法としては、水平走査制御回路からの信号に従って、各走査ライン上の有機ＥＬ素子または画素回路を選択する水平走査を行う。そして、ライン選択された期間において、データ線駆動回路からの各データ線への出力に応じて、選択されたライン上の各有機ＥＬ素子または各画素回路に対して、適当な電圧や電流が供給されるので、有機ＥＬ素子に流れる電流が決定して、有機ＥＬ素子の発光輝度が制御されることによって、目的とする画像表示が実行される。
【０００５】
従って、有機ＥＬ素子の発光輝度は、有機ＥＬ素子に供給された電流値または電圧値によって決定される。一般に、有機ＥＬ素子の発光輝度と供給電流とは線形関係であり、発光輝度と印加電圧は非線形関係である。また、現状の有機ＥＬ素子では、発光時間の経過とともに素子に劣化が現れて、印加電圧に対する輝度が低下する。一方、供給電流に対する輝度の時間変化は、電圧の場合と比較して小さい。そこで、電流を制御して有機ＥＬ素子に供給する駆動方法の方が、高い表示品質を維持できることになる。
【０００６】
ＰＭ型有機ＥＬ表示装置は、各画素が配線と有機ＥＬ素子のみで構成されているため、構造が簡単で製作が容易であるという利点を有している。しかしながらＰＭ型表示装置では、選択されたライン上の有機ＥＬ素子のみに電流が流れて発光するため、表示装置としての発光輝度（１画面走査期間（フレーム期間）における時間平均輝度）を、ライン選択期間のみの発光によって実現する必要があり、そのため、発光時の輝度を非常に高くしなければならない。ところが、有機ＥＬ素子は、発光輝度が高い場合、電圧や電流に対する発光効率が低下するとともに、発光効率の劣化が速いため、ＰＭ型有機ＥＬ発光装置は、消費電力が大きくなるという点や、有機ＥＬ素子の寿命が短くなるという課題を有している。
【０００７】
ＡＭ型有機ＥＬ表示装置は、画素が有機ＥＬ素子と画素回路から構成されていて、ＰＭ型有機ＥＬ表示装置の画素よりも複雑である。図２６は、従来のＡＭ型有機ＥＬ表示装置の構成例を示したものである。図２６の例は、最も簡単な構成の画素回路の一つを使用した例を示したものであって、ｎライン目にある画素を例示し、ソースが電源ＶＤＤに接続された駆動トランジスタ（駆動Ｔｒ）と、駆動Ｔｒのゲートと電源ＶＤＤの間にある容量Ｃｔ１と、ｎライン目の走査線ｎ ０上を伝達する走査信号ｎ ０により制御され、駆動Ｔｒのゲートとデータ線の間にあるスイッチＳＷ０とで構成される画素回路と、駆動Ｔｒのドレインと電源ＶＳＳの間にある有機ＥＬ素子とで構成されている。
【０００８】
図２６に示された画素は、ｎライン選択期間に、駆動Ｔｒのゲートとソース間に設けられたスイッチＳＷ１がオンし、データ線駆動回路によって、駆動Ｔｒが飽和領域で動作するような電圧Ｖｉｎが駆動Ｔｒのゲートに印加される。その後、選択期間終了時に、スイッチＳＷ１がオフして、電圧Ｖｉｎは保持される。次のｎライン駆動期間まで、駆動Ｔｒは、飽和領域の電流Ｉｄｒｖ＝β（Ｖｉｎ−ＶＤＤ−Ｖｔ）２を有機ＥＬ素子に供給し、有機ＥＬ素子は、供給された電流に従って発光する。ここで、βは各トランジスタ固有の定数で、トランジスタの幅Ｗと長さＬのサイズ比（Ｗ／Ｌ）と、トランジスタの移動度μに比例する。Ｖｔは、駆動トランジスタのしきい値である。
【０００９】
このように、ＡＭ型表示装置では、ライン選択期間において、発光データ（階調データ）を画素回路に送り、ライン選択期間以外でも画素回路がそのデータに従って発光するため、発光時の輝度を、ＰＭ型表示回路よりも低くすることができる。従って、ＡＭ型有機ＥＬ表示装置は、ＰＭ型有機ＥＬ表示装置に比べて、低消費電力，長寿命となる。このため、今後は、ＡＭ型有機ＥＬ表示装置が主流になると考えられる。
【００１０】
しかしながら、上述のような画素を採用したＡＭ型有機ＥＬ表示装置では、画素回路によって有機ＥＬ素子を駆動しているため、別の問題が存在する。すなわち、画素回路に使用されているトランジスタに、しきい値や移動度等の特性のばらつきがあると、同じ電圧がゲートに印加されても、トランジスタから有機ＥＬ素子に供給される電流がばらつくという問題がある。このような電流のばらつきが発生すると、有機ＥＬ素子の発光輝度がばらつくために、表示むら等が現れて、表示装置における表示品質が低下するという現象が生じる。
【００１１】
この問題を解決するために、いくつかの方法が既に提案されている。以下においては、ｎライン上にある画素とその動作を例にとって説明する。第１の方法は、図２６に示された画素構成を用いるが、トランジスタが有機ＥＬ素子に電圧を供給するか否かを決定するためのスイッチとしてのみ動作するようにし、発光期間を調整することによって輝度を定めて、階調表示を実現する方法である（例えば、特許文献１参照）。
【００１２】
この方法では、駆動トランジスタのオン／オフを制御し、有機ＥＬ素子に一定電圧が印加されるか否か制御するという動作を行うため、トランジスタ特性のばらつきの影響を受けず、むらのない表示を行うことが可能になる。ただし、本駆動法では、有機ＥＬ素子に電圧が印加されるので、電流供給による駆動方法と比べて、表示品質を維持することが難しい。
【００１３】
第２の方法は、図２７に示すように、画素回路内の駆動トランジスタのしきい値のばらつきを補償した後に、ゲートに電圧を印加する回路と、その駆動方法である（例えば、非特許文献１参照) 。
【００１４】
この従来例の画素は、ソースが電源ＶＤＤに接続された駆動Ｔｒと、ｎライン目の走査線ｎ ０上を伝達する信号ｎ ０によって制御され、一端がデータ線に接続されたスイッチＳＷ０と、ｎライン目の走査線ｎ １上を伝達する信号ｎ １によって制御され、駆動Ｔｒのゲート−ドレイン間にあるスイッチＳＷ１と、ｎライン目の走査線ｎ ２上を伝達する信号ｎ ２によって制御され、一端が駆動Ｔｒのドレインに接続されたスイッチＳＷ２と、駆動ＴｒのゲートとスイッチＳＷ０の間にある容量Ｃｓ２と、駆動Ｔｒのゲートと電源ＶＤＤの間にある容量Ｃｓ１と、スイッチＳＷ２と電源ＶＳＳの間にある有機ＥＬ素子とから構成されている。
【００１５】
図２７に示された従来例の回路は、次のような動作を行う。まず、スイッチＳＷ０，ＳＷ１をオンにしスイッチＳＷ２をオフにして、駆動Ｔｒのしきい値電圧をゲート，容量Ｃｓ１，Ｃｓ２に設定したのち、スイッチＳＷ１をオフにしスイッチＳＷ２をオンにするとともに、データ線から容量Ｃｓ２に適当な電圧を印加する。
【００１６】
この動作によって、駆動Ｔｒのゲート電圧が駆動Ｔｒのしきい値電圧を含んだ電圧となるため、駆動Ｔｒが有機ＥＬ素子に供給する電流は、しきい値に無関係なものとなる。従って、しきい値のばらつきが補償されて、供給する電流のばらつきを小さくすることができる。
【００１７】
この方法によれば、データ線から画素回路に電圧を印加するため、従来の液晶表示装置向けのデータ線駆動回路を流用できる利点がある。反面、この方法では、駆動Ｔｒのしきい値が補償できるが、移動度が補償できないため、移動度ばらつきの影響によって、電流ばらつきが大きくなる可能性がある。
【００１８】
第３の方法は、図２８に示すように、ペアトランジスタ（ペアＴｒ）と駆動Ｔｒによるカレントミラー構成を採用した画素回路と、画素回路に表示データトシテ電流を供給するデータ線駆動回路を採用することによって、トランジスタの特性ばらつきによる有機ＥＬ素子への供給電流ばらつきを抑えることができる（例えば特許文献２参照）。
【００１９】
この従来例の方法における画素は、ソースが電源ＶＤＤに接続された駆動Ｔｒと、ソースが電源ＶＤＤに接続され、ゲートが駆動Ｔｒのゲートと接続されたペアＴｒと、駆動Ｔｒのゲートと電源ＶＤＤの間にある容量Ｃｓと、ｎライン目の走査線ｎ ０上を伝達する走査信号ｎ ０により制御され、データ線とペアＴｒのドレイン間にある容量ＳＷ０と、ｎライン目の走査線ｎ ０上を伝達する走査信号ｎ ０により制御され、駆動Ｔｒのソース−ドレイン間にあるスイッチＳＷ１により構成された画素回路と、駆動Ｔｒのドレインと電源ＶＳＳ間にある有機ＥＬ素子とから構成されている。
【００２０】
図２８に示された従来例の回路は、次のような動作を行う。ｎライン選択期間に、スイッチＳＷ０，ＳＷ１がオンされ、データ線駆動回路から電流ＩｉｎがペアＴｒに供給される。このとき、ペアＴｒがゲート−ドレイン間が短絡されているため、そのゲート電圧は、データ線駆動回路からの電流が流れるような電圧で安定となる。この電圧は、駆動Ｔｒのゲート電圧でもあり、ペアＴｒと駆動Ｔｒのゲート−ソース間電圧が同じであるため、駆動Ｔｒから有機ＥＬ素子に対して、ペアＴｒと駆動Ｔｒの電流能力の比で定まる電流Ｉｄｒｖが流れる。
【００２１】
ライン選択終了後は、スイッチＳＷ０，ＳＷ１がオンされ、データ線駆動回路からの電流供給が停止するが、容量によってゲート電圧が保持されているため、次のライン選択期間まで、駆動Ｔｒは有機ＥＬ素子への電流供給を続ける。この従来例では、画素回路内でカレントミラーを構成するペアＴｒと駆動Ｔｒの間の特性ばらつきが有機ＥＬ素子への供給電流Ｉｄｒｖのばらつきの原因となるが、ともに、画素領域という狭い領域の範囲内にあるため、一般には、ほとんど同一の特性を備えていると考えられる。
【００２２】
さらに、ペアＴｒと駆動ＴｒのＷサイズを変えることによって、駆動Ｔｒは、データ線駆動回路からペアＴｒに供給される電流よりも小さい電流Ｉｄｒｖ（Ｉｉｎ＞Ｉｄｒｖ）を、有機ＥＬ素子に供給することも可能である。この場合、データ線駆動回路から出力する電流を大きくできるため、データ線の負荷を充放電する時間を短縮することができる。
【００２３】
しかしながら、図２８に示された従来例では、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）等、特性バラツキの大きいトランジスタ等を使用した場合、狭い領域においても特性ばらつきがあると、電流ばらつきが大きくなる可能性がある。また、データ線駆動回路として、電流を出力できるデータ線駆動回路が新たに必要となる。
【００２４】
第４の方法は、図２９に示すように、駆動Ｔｒに電流を流すことによって電圧条件を設定するとともに、同じ駆動Ｔｒで有機ＥＬ素子に電流を供給する動作（カレントコピア動作）を行う画素回路と、画素回路に表示データとして電流を供給するデータ線駆動回路を採用することによって、トランジスタの特性ばらつきによる、有機ＥＬ素子への供給電流のばらつきを抑えるものである。
【００２５】
この方法の画素は、ソースが電源ＶＤＤに接続された駆動Ｔｒと、一端が電源ＶＳＳに、他端が駆動Ｔｒのゲートに接続された容量Ｃｓと、ｎライン目の走査線ｎ ０上を伝達される走査信号ｎ ０により制御され、駆動Ｔｒのゲート−ドレイン間にあるスイッチＳＷ１と、ｎライン目の走査線ｎ ０Ｂ上を伝達される走査信号ｎ ０Ｂ（走査信号ｎ ０の反転信号）により制御され、一端が駆動Ｔｒのドレインに接続されているスイッチＳＷ２とで構成されいる画素回路と、一端がスイッチＳＷ２の一端に接続され、他端が電源ＶＳＳに接続されている有機ＥＬ素子とから構成されている。
【００２６】
図２９に示された従来例の動作は、次のようになる。ｎライン選択期間において、スイッチＳＷ０，ＳＷ１がオンし、スイッチＳＷ２がオフした状態で、データ線駆動回路から、駆動Ｔｒに表示データに相当する電流が供給される。このとき、駆動Ｔｒのゲート−ドレイン間が接続されているため、駆動Ｔｒのゲート電圧は、データ線駆動回路からの電流が、駆動Ｔｒのドレイン−ソース間に流れるような電圧となる。
【００２７】
ライン選択期間の終了時に、スイッチＳＷ０，ＳＷ１がオフとされ、駆動Ｔｒのゲートには、容量Ｃｓによって、前述の電圧が保持される。その後、スイッチＳＷ２がオンすると、保持された電圧に従って、ライン選択期間に流れる電流が、駆動Ｔｒから有機ＥＬ素子に供給されて、有機ＥＬ素子が発光する。
【００２８】
図２９に示された回路および駆動方法は、カレントコピア回路ならびにカレントコピア動作と呼ばれている。データ線駆動回路からの電流を駆動Ｔｒに流すことによって、電流に相当する電圧を駆動Ｔｒのゲートに設定する動作を行うため、ＴＦＴのように、駆動Ｔｒに特性のばらつきがあったとしても、駆動Ｔｒから有機ＥＬ素子に供給される電流を、精度の高いものとすることができる。
【００２９】
【特許文献１】特開２００１−００５４２６号公報
【特許文献２】特開平１１−２８２４１９号公報
【非特許文献１】ＳＩＤ  ９８  Ｄｉｇｅｓｔ  ｐ．１１〜１４
【発明の開示】
【発明が解決しようとする課題】
【００３０】
図２９に示された駆動回路および駆動方法では、データ線駆動回路から駆動Ｔｒに供給される電流と、駆動Ｔｒから有機ＥＬ素子に供給される電流とが等しいため、大型の表示装置のように、データ線負荷が重い場合、データ線の充放電に時間がかかり、ライン選択期間内に、データ線駆動回路からの電流によって、駆動Ｔｒに十分な、電圧設定を行うことができない可能性がある。
【００３１】
上記の場合の動作を具体例をあげて説明すると、例えば、精細度がＶＧＡ（６４０×４８０画素）である表示装置の場合、データ線駆動回路からの出力電流が１μＡ、データ線負荷が２５ｐＦ、必要なデータ線電圧変動が４Ｖの場合、簡単のために、細かな要素を無視して、電流による負荷の充放電だけを考えると、データ線の充放電にかかる時間τｄは、τｄ＝（５０ｐＦ×４Ｖ）／（１μＡ）＝２００μｓとなる。
【００３２】
一方、１ライン選択期間τｓは、ＬＣＤの場合によく行われているように、１フレーム走査を１秒間に６０回行うとすると、τｓ＝（１μｓ）／（６０回×４８０走査）＝３４．７μｓとなる。従って、１ライン選択期間は、データ線の充放電期間２００μｓの約１／６にしかならず、負荷が十分に充放電できないため、駆動Ｔｒへの電圧設定の精度が低下する。
【００３３】
そこで、前述の第４の方法を変更して、データ線の充放電期間ならびに駆動Ｔｒの設定期間を短縮する第５の方法も試みられている。第５の方法は、図３０に示すように、図２９に示す第４の方法の方法の画素回路から、スイッチＳＷ３の走査線と制御信号名をｎ ０Ｂからｎ １Ｂに変更し、n ライン目の走査線ｎ １上を伝達する走査信号ｎ １（走査信号ｎ １Ｂの反転信号）によって制御され、有機ＥＬ素子に並列に接続されたスイッチＳＷ３を追加している。
【００３４】
図３０に示された従来例における、駆動Ｔｒへの電流設定および有機ＥＬ素子への電流供給の動作は、図２９に示された第４の従来例の場合と同じである（ただし、スイッチＳＷ２はスイッチＳＷ３の反転動作を行う。すなわち、スイッチＳＷ２がオンの場合、スイッチＳＷ３はオフとなり、スイッチＳＷ２がオフの場合、スイッチＳＷ３はオンとなる）が、新たに、有機ＥＬ素子への電流供給動作とライン選択期間との間に、適当な期間、スイッチＳＷ２をオフ（スイッチＳＷ３はオン）とする、黒表示期間を設ける。
【００３５】
黒表示期間を設けることによって、表示装置としての輝度は、１フレーム期間における時間平均の輝度であり、電流供給期間における輝度と、１フレーム期間（＝電流設定期間＋電流供給期間＋黒表示期間）に対する、駆動Ｔｒの電流供給期間の割合によって定まるため、黒表示期間を調整することによって、電流供給期間の輝度を上げることができ、有機ＥＬ素子に駆動Ｔｒから供給される電流、すなわち、データ線駆動回路からの電流を大きくすることが可能となる。
【００３６】
例えば、前述のＶＧＡの表示装置において、発光期間を１フレームの１／６にすることによって、データ線駆動回路からの電流を６倍にすることができ、データ線の充放電期間を短縮し、駆動Ｔｒの電流設定時間を短縮することができる。ここで、この場合に追加したスイッチＳＷ３は、黒表示開始時に、有機ＥＬ素子の両端の電圧を、速やかに同電位とすることで、スイッチＳＷ３がない場合に、有機ＥＬ素子が自然放電する場合と比べて、黒表示期間を精度よく決定することができるという効果がある。
【００３７】
ただし、この方法で、発光期間をあまり短縮すると、必要な発光輝度の値が高くなり、ＰＭ型の表示装置と同様に、有機ＥＬ素子の効率の低下や寿命の短縮を招くことになる。従って、電力の増加や、寿命の短縮を避けるために、発光期間を１フレーム期間の１／１０や１／２０のように短くすることは困難である。そのため、この方法では、精細度がＸＧＡ（１０２４×７６８画素）になった場合や、よりデータ線負荷が大きい場合には、データ線負荷の充放電時間および駆動Ｔｒの設定時間が不足する。
【００３８】
一方、前述の第３の方法を使用すれば、カレントコピア構成を備えた画素回路の駆動Ｔｒの電流能力を、例えばペアＴｒの１／１０とすることで、データ線駆動回路の出力電流は、駆動Ｔｒが有機ＥＬ素子に供給する電流の１０倍となる。このように、前述の黒表示状態の挿入に加えて、電流能力の比を適当に設定することによって、表示装置の精細度が高い場合や、データ線負荷が大きい場合でも、駆動Ｔｒの電流設定期間を短縮することが可能となる。
【００３９】
しかしながら、この方法では、ＴＦＴのような、特性ばらつきが大きいトランジスタの場合に、駆動ＴｒとペアＴｒの電流能力の比が一定になるとは限らず、駆動Ｔｒから有機ＥＬ素子に供給される電流がばらつき、表示装置の表示品質が低下する可能性がある。
【００４０】
この発明は上述の事情に鑑みてなされたものであって、有機ＥＬ表示回路において、発光時の輝度の増加を伴わずに、データ線駆動回路からの電流を増加させることができ、電流設定時間を短縮することが可能な、電流負荷素子駆動回路およびその駆動方法を提供することを目的としている。
【課題を解決するための手段】
【００４１】
上記課題を解決するため、請求項１記載の発明は電流負荷素子に電流を供給する駆動回路に係り、第１の主電極が電源に接続され、制御電極に印加される制御電圧に応じて電源から前記電流負荷素子に駆動電流を供給する駆動トランジスタと、電源と前記制御電極間に接続された保持容量と、前記駆動トランジスタの第２の主電極と出力線間にある第１のスイッチ手段と、前記駆動トランジスタの制御電極と第２の主電極間にある第２のスイッチ手段とを備えた駆動手段を複数組備えるとともに、前記各出力線を共通接続し、前記出力線と表示データを供給するデータ線間にある第３のスイッチ手段と、前記出力線と電流負荷素子間にある第４のスイッチ手段とを備えてなり、前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段とをオンにするとともに前記第４のスイッチ手段をオフにする電流設定期間と、前記第２のスイッチ手段と前記第３のスイッチ手段とをオフにするとともに前記第４のスイッチ手段をオンにし、前記第１のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、前記第４のスイッチ手段以外のすべてのスイッチ手段をオフにする非駆動期間とを有することを特徴としている。
【００４２】
また、請求項１記載の発明は、請求項１記載の電流負荷素子駆動回路に係り、前記第２のスイッチ手段が、前記電流設定期間の終了時、前記第３のスイッチ手段よりも早くオフするように構成されていることを特徴としている。
【００４３】
また、請求項３記載の発明は電流負荷素子に電流を供給する駆動回路に係り、制御電極に印加される制御電圧に応じて電源から前記電流負荷素子に駆動電流を供給する、第１の主電極を共通に電源に接続され制御電極を共通に接続された複数の駆動トランジスタと、電源と前記共通に接続された制御電極間に接続された保持容量と、前記共通に接続された制御電極と最初の駆動トランジスタの第２の主電極間にある第１のスイッチ手段と、前記最初の駆動トランジスタの第２の主電極に以降の駆動トランジスタの第２の主電極を順次接続する第２のスイッチ手段と、前記最初の駆動トランジスタの第２の主電極と表示データを供給するデータ線間にある第３のスイッチ手段と、前記各駆動トランジスタの第２の主電極と電流負荷素子間にある第４のスイッチ手段とを備えてなり、前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段とをオンにするとともに前記第４のスイッチ手段をオフにする電流設定期間と、前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段とをオフにするとともに前記第４のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、前記すべてのスイッチ手段をオフにする非駆動期間とを有することを特徴としている。
【００４４】
また、請求項４記載の発明は、請求項３記載の電流負荷素子駆動回路に係り、前記第１のスイッチ手段が、前記電流設定期間の終了時、前記第２のスイッチ手段および前記第３のスイッチ手段よりも早くオフするように構成されていることを特徴としている。
【００４５】
また、請求項５記載の発明は電流負荷素子に電流を供給する駆動回路に係り、制御電極に印加される制御電圧に応じて電源から前記電流負荷素子に駆動電流を供給する、第１の主電極を共通に電源に接続され制御電極を共通に接続された複数の駆動トランジスタと、電源と前記共通に接続された制御電極間に接続された保持容量と、前記各駆動トランジスタの第２の主電極と出力線間にある第１のスイッチ手段と、前記共通に接続された制御電極と前記出力線間にある第２のスイッチ手段と、前記出力線と表示データを供給するデータ線間にある第３のスイッチ手段と、前記出力線と電流負荷素子間にある第４のスイッチ手段とを備えてなり、前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段とをオンにするとともに前記第４のスイッチ手段をオフにする電流設定期間と、前記第２のスイッチ手段と前記第３のスイッチ手段とをオフにするとともに前記第４のスイッチ手段をオンにし、前記第１のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、前記第４のスイッチ手段以外のすべてのスイッチ手段をオフにする非駆動期間とを有することを特徴としている。
【００４６】
また、請求項６記載の発明は、請求項５記載の電流負荷素子駆動回路に係り、前記第２のスイッチ手段が、前記共通に接続された制御電極と前記データ線間にあることを特徴としている。
【００４７】
また、請求項７記載の発明は、請求項５又は６記載の電流負荷素子駆動回路に係り、前記第２のスイッチ手段が、前記電流設定期間の終了時、前記第１のスイッチ手段および前記第２のスイッチ手段よりも早くオフするように構成されていることを特徴としている。
【００４８】
また、請求項８記載の発明は、請求項５乃至７のいずれか一記載の電流負荷素子駆動回路に係り、前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段と前記第４のスイッチ手段とをトランジスタからなるスイッチによって置換したことを特徴としている。
【００４９】
また、請求項９記載の発明は、請求項８記載の電流負荷素子駆動回路に係り、前記共通に接続された制御電極と前記第２のスイッチ手段を置換したトランジスタとの間に、両主電極間を短絡したトランジスタを接続してその制御電極を前記第２のスイッチ手段を置換したトランジスタに対する制御信号の反転信号によって制御するように構成したことを特徴としている。
【００５０】
また、請求項１０記載の発明は電流負荷素子に電流を供給する駆動回路に係り、制御電極に印加される制御電圧に応じて電源から前記電流負荷素子に駆動電流を供給する、第１の主電極を共通に電源に接続され制御電極を共通に接続された複数の駆動トランジスタと、電源と前記共通に接続された制御電極間に接続された保持容量と、前記各駆動トランジスタの第２の主電極と出力線間にある第１のスイッチ手段と、前記共通に接続された制御電極と前記出力線間にある第２のスイッチ手段と、前記出力線と表示データを供給するデータ線間にある第３のスイッチ手段と、前記出力線と電流負荷素子間にある第４のスイッチ手段と、前記電流負荷素子の両端間にある第５のスイッチ手段とを備えてなり、前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段とをオンにするとともに前記第４のスイッチ手段をオフにする電流設定期間と、前記第２のスイッチ手段と前記第３のスイッチ手段とをオフにするとともに前記第４のスイッチ手段をオンにし、前記第１のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、前記第５のスイッチ手段をオンにするとともにそれ以外のすべてのスイッチ手段をオフにする非駆動期間とを有することを特徴としている。
【００５１】
また、請求項１１記載の発明は、請求項１０記載の電流負荷素子駆動回路に係り、前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段と前記第４のスイッチ手段と前記第５のスイッチ手段とをトランジスタからなるスイッチによって置換したことを特徴としている。
【００５２】
また、請求項１２記載の発明は電流負荷素子に電流を供給する駆動回路に係り、第１の主電極が電源に接続され、制御電極に印加される制御電圧に応じて電源から出力電流を供給する第１の駆動トランジスタと、電源と前記第１の駆動トランジスタの制御電極間に接続された第１の保持容量と、前記第１の駆動トランジスタの制御電極と第２の主電極間にある第１のスイッチ手段と、第１の主電極が前記第１の駆動トランジスタの第２の主電極に接続され、制御電極に印加される制御電圧に応じて前記第１の駆動トランジスタから前記電流負荷素子に駆動電流を供給する第２の駆動トランジスタと、電源と前記第２の駆動トランジスタの制御電極間に接続された第２の保持容量と、前記第２の駆動トランジスタの制御電極と第２の主電極間にある第２のスイッチ手段と、前記第２の駆動トランジスタの第２の主電極と出力線間にある第３のスイッチ手段とを備えた駆動手段を複数組備えるとともに、前記各出力線を共通接続し、前記出力線と表示データを供給するデータ線間にある第４のスイッチ手段と、前記出力線と電流負荷素子間にある第５のスイッチ手段とを備えてなり、前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段と前記第４のスイッチ手段とをオンにするとともに前記第５のスイッチ手段をオフにする電流設定期間と、前記第１のスイッチ手段と前記第２のスイッチ手段と前記第４のスイッチ手段とをオフにするとともに前記第５のスイッチ手段をオンにし、前記第３のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、前記第５のスイッチ手段以外のすべてのスイッチ手段をオフにする非駆動期間とを有することを特徴としている。
【００５３】
また、請求項１３記載の発明は、請求項１２記載の電流負荷素子駆動回路に係り、前記各第２の駆動トランジスタが制御電極を共通に接続され、前記第２の保持容量が電源と前記共通に接続された制御電極間に接続されているとともに、前記第２のスイッチ手段が前記共通に接続された制御電極と前記出力線間に接続されていることを特徴としている。
【００５４】
また、請求項１４記載の発明は、請求項１２記載の電流負荷素子駆動回路に係り、前記各第１の駆動トランジスタが制御電極を共通に接続され、前記第１の保持容量が電源と前記共通に接続された制御電極間に接続されているとともに、前記第１のスイッチ手段が前記共通に接続された制御電極と前記最初の第１の駆動トランジスタの第２の主電極間に接続されていることを特徴としている。
【００５５】
また、請求項１５記載の発明は、請求項１２乃至１４のいずれか一記載の電流負荷素子駆動回路に係り、前記電流負荷素子の両端間に第６のスイッチ手段を設け、前記第１のスイッチ手段と前記第２のスイッチ手段と前記第３のスイッチ手段と前記第４のスイッチ手段とをオンにするとともに前記第５のスイッチ手段をオフにする電流設定期間と、前記第１のスイッチ手段と前記第２のスイッチ手段と前記第４のスイッチ手段とをオフにするとともに前記第５のスイッチ手段をオンにし、前記第３のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、前記第６のスイッチ手段をオンにするとともにそれ以外のすべてのスイッチ手段をオフにする非駆動期間とを有することを特徴としている。
【００５６】
また、請求項１６記載の発明は、請求項１２乃至１５のいずれか一記載の電流負荷素子駆動回路に係り、前記各スイッチ手段をトランジスタからなるスイッチによって置換したことを特徴としている。
【００５７】
また、請求項１７記載の発明は電流負荷素子に電流を供給する駆動回路に係り、制御電極に印加される制御電圧に応じて電源から前記電流負荷素子に駆動電流を供給する、第１の主電極を共通に電源に接続され制御電極を共通に接続された複数の駆動トランジスタと、第１の主電極を電源に接続され制御電極を前記複数の駆動トランジスタのいずれか一と共通に接続された該駆動トランジスタとペアを構成するペアトランジスタと、電源と前記共通に接続された制御電極間に接続された保持容量と、前記各駆動トランジスタの第２の主電極と出力線間にある第１のスイッチ手段と、前記ペアトランジスタの制御電極と該ペアトランジスタの第２の主電極間にある第２のスイッチ手段と、前記ペアトランジスタの第２の主電極と表示データを供給するデータ線間にある第３のスイッチ手段と、前記出力線に接続された電流負荷素子とを備えてなり、前記第１のスイッチ手段をオフにするとともに前記第２のスイッチ手段と前記第３のスイッチ手段とをオンにする電流設定期間と、前記第２のスイッチ手段と第３のスイッチ手段とをオフにし、前記第１のスイッチ手段を時系列的に切り替えてオンにする駆動期間と、前記すべてのスイッチ手段をオフにする非駆動期間とを有することを特徴としている。
【００５８】
また、請求項１８記載の発明は、請求項１７記載の電流負荷素子駆動回路に係り、前記第２のスイッチ手段が、前記ペアトランジスタの制御電極と前記データ線間にあることを特徴としている。
【００５９】
また、請求項１９記載の発明は、請求項１７記載の電流負荷素子駆動回路に係り、前記ペアトランジスタの制御電極と第２の主電極間が接続されているとともに、前記第２のスイッチ手段が、前記ペアトランジスタの制御電極と該ペアトランジスタとペアをなす駆動トランジスタの制御電極間にあることを特徴としている。
【００６０】
また、請求項２０記載の発明は、請求項１乃至１９のいずれか一記載の電流負荷素子駆動回路に係り、前記保持容量の一方の電極が駆動トランジスタに接続され、他方の電極が所定電位に接続されていることを特徴としている。
【００６１】
また、請求項２１記載の発明は、請求項１乃至２０のいずれか一記載の電流負荷素子駆動回路に係り、前記電流負荷素子が、ＥＬ（Electro Luminescense）発光素子であることを特徴としている。
【００６２】
また、請求項２２記載の発明は、請求項１乃至２１のいずれか一記載の電流負荷素子駆動回路に係り、前記電流負荷素子駆動回路をアクティブマトリクス型ＥＬ表示装置に用いたことを特徴としている。
【００６３】
また、請求項２３記載の発明は、請求項２１又は２２記載の電流負荷素子駆動回路に係り、前記電流設定期間をライン設定期間とし、前記駆動期間を発光期間とし、前記非駆動期間を黒表示期間としたことを特徴としている。
【００６４】
また、請求項２４記載の発明は、請求項１乃至２３のいずれか一記載の電流負荷素子駆動回路に係り、前記トランジスタが、薄膜トランジスタであることを特徴としている。
【００６５】
また、請求項２５記載の発明は電流負荷素子駆動方法に係り、駆動回路から電流負荷素子に電流を供給する際に、前記駆動回路内に設けられた複数の電流源が、前記電流負荷素子への駆動電流を設定する電流設定期間に、前記電流源に備えられた保持容量に、該電流源が前記電流負荷素子に供給する電流値を決定するために必要な電圧を保持したのち、前記複数の電流源に対応するそれぞれの駆動期間に、順次、前記保持された電圧に応じて前記電流負荷素子に駆動電流を供給することを特徴としている。
【００６６】
また、請求項２６記載の発明は、請求項２５記載の電流負荷素子駆動方法に係り、前記駆動回路が前記複数の電流負荷素子へ電流を供給する一巡の周期内に、各電流負荷素子の動作を停止させる非駆動期間を挿入することを特徴としている。
【００６７】
また、請求項２７記載の発明は、請求項２６記載の電流負荷素子駆動方法に係り、前記非駆動期間が、前記一巡の周期内にすべての電流源に対応して１回だけ挿入されることを特徴としている。
【００６８】
また、請求項２８記載の発明は、請求項２６記載の電流負荷素子駆動方法に係り、前記非駆動期間が、前記一巡の周期内に前記複数の電流源の駆動期間ごとに挿入されることを特徴としている。
【００６９】
また、請求項２９記載の発明は、請求項２５乃至２８のいずれか一記載の電流負荷素子駆動方法に係り、前記非駆動期間に、前記電流負荷素子の両端を短絡することを特徴としている。
【００７０】
また、請求項３０記載の発明は、請求項２５乃至２９のいずれか一記載の電流負荷素子駆動方法に係り、前記電流値を決定するために必要な電圧が、外部からデータ線を経て前記駆動回路に供給される電流によって前記保持容量に保持された電荷に応じて定まることを特徴としている。
【００７１】
また、請求項３１記載の発明は、請求項２５乃至３０のいずれか一記載の電流負荷素子駆動方法に係り、前記電流設定期間の終了時に、前記データ線と前記駆動回路との接続が切り離される以前に、前記保持容量を前記データ線から切り離すことを特徴としている。
【発明の効果】
【００７２】
本発明の電流負荷素子駆動回路およびその方法によれば、有機ＥＬ素子へ供給する時間平均の電流が同じでも、データ線駆動回路から画素回路に供給される電流を増加させることができるため、ライン選択期間（電流設定動作）を短縮することができ、より高い精細度の表示装置や、データ線負荷の大きい表示装置に適用することができる。一方、有機ＥＬ素子へ供給する時間平均電流のばらつきは、従来の電流負荷素子駆動回路ならびに電流負荷素子駆動方法と同等、またはより小さくすることができる。
【発明を実施するための最良の形態】
【００７３】
この発明の最良の実施の形態は、電流負荷素子を駆動する１フレーム期間内の複数の期間に、複数の駆動トランジスタによって、順次、電流負荷素子に電流を供給するとともに、電流負荷素子を動作させない期間を設けることによって、電流負荷素子の電流を設定するための期間を短縮することである。以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
【実施例１】
【００７４】
図１は、本発明の電流負荷素子駆動回路の第１実施例の構成を示す回路図、図２は、本実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャート、図３は、本実施例の電流負荷素子駆動回路のライン選択期間における画素の動作を説明するための図、図４は、本実施例の電流負荷素子駆動回路の発光期間における画素の動作を示す図、図５は、本実施例の電流負荷素子回路において黒表示期間を分散して設けた場合の動作を説明するためのタイミングチャートである。
【００７５】
この例の電流負荷素子駆動回路は、図１に示すように、ソース（第１の主電極）を電源ＶＤＤに接続された駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３に対して、駆動トランジスタジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲート（制御電極）と電源ＶＤＤとの間に接続された容量Ｃｒ１，Ｃｒ２，Ｃｒ３と、ｎライン目の走査線ｎ １上を伝達する走査線ｎ １によって制御され、一端がＴｒ１のドレイン（第２の主電極）に接続されたスイッチＳＷ１ １と、ｎライン目の走査線ｎ ２上を伝達する走査線ｎ ２によって制御され、一端がＴｒ２のドレインに接続されたスイッチＳＷ１ ２と、ｎライン目の走査線ｎ ３上を伝達する走査線ｎ ３によって制御され、一端がＴｒ３のドレインに接続されたスイッチＳＷ１ ３と、ｎライン目の走査線ｎ ０上を伝達する走査線ｎ ０によって制御され、一端がデータ線に接続され、他端がスイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３のドレインに接続されていない一端に共通に接続されているスイッチＳＷ０と、同じく走査信号ｎ ０によって制御され、それぞれ駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲート−ドレイン間にあるスイッチＳＷ２ １，ＳＷ２ ２，ＳＷ２ ３と、ｎライン目の走査線ｎ ０Ｂ上を伝達さされる走査信号ｎ ０Ｂ（走査信号ｎ ０の反転信号）によって制御され、一端がスイッチＳＷ０と接続されているスイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３のドレインに接続されていない一端に接続されたスイッチＳＷ３とで構成された画素回路と、スイッチＳＷ３の他端と電源ＶＳＳとの間に接続された有機ＥＬ素子とから構成されている。
【００７６】
図２は、この例の電流負荷素子駆動回路の動作を示すタイミングチャートである。ここで、この電流負荷素子駆動回路内の各スイッチは、走査信号がＨのときオンとなり、Ｌのときオフになるものとする。この例において、１フレーム期間は、ライン選択期間，発光期間１〜３，黒表示期間の３つの期間に分けられる。
【００７７】
ライン選択期間において、スイッチＳＷ０，ＳＷ１ １，ＳＷ２ １，ＳＷ１ ２，ＳＷ２ ２，ＳＷ１−３，ＳＷ２−３がオン、スイッチＳＷ３がオフとなり、駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３は、図３に示すように、ゲート−ドレイン間が接続された状態で、データ線と電源ＶＤＤ間に並列に接続されている。
【００７８】
このとき、画素回路に、データ線駆動回路から表示データに相当する電流Ｉｉｎが供給されるため、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３の飽和領域における電流特性に応じて、電流Ｉｉｎが、電流Ｉｉ１，Ｉｉ２，Ｉｉ３（Ｉｉ１＋Ｉｉ２＋Ｉｉ３＝Ｉｉｎ）に分割されて、それぞれトランジスタＴｒ１，Ｔｒ２，Ｔｒ３に流れるので、Ｔｒ１，Ｔｒ２，Ｔｒ３のゲート電圧（＝ドレイン電圧）は、電流Ｉｉ１，Ｉｉ２，Ｉｉ３が流れるような電圧となる。
【００７９】
ライン選択期間の終了時には、スイッチＳＷ０，ＳＷ２ １，ＳＷ２ ２，ＳＷ２ ３がオフとなる。このとき、各トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲートには、各駆動トランジスタが飽和領域で動作する場合に、電流Ｉｉ１，Ｉｉ２，Ｉｉ３が流れるような電圧が、容量Ｃｓ１，Ｃｓ２，Ｃｓ３によって保持される。
【００８０】
発光期間１において、図４に示すように、スイッチＳＷ０，ＳＷ２ １，ＳＷ２ ２，ＳＷ２−３がオフとなり、スイッチＳＷ１ １，ＳＷ３がオンとなる。このとき、トランジスタＴｒ１が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ１から有機ＥＬ素子に電流値Ｉｉ１である電流Ｉｄｒｖ１が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【００８１】
発光期間２において、スイッチＳＷ０，ＳＷ２ １，ＳＷ２ ２，ＳＷ２−３，ＳＷ１ １，ＳＷ１−３がオフとなり、スイッチＳＷ１ ２，ＳＷ３がオンとなる。このとき、発光期間１と同様に、トランジスタＴｒ２が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ２から有機ＥＬ素子に電流値Ｉｉ２である電流Ｉｄｒｖ２が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【００８２】
発光期間３において、スイッチＳＷ０，ＳＷ２ １，ＳＷ２ ２，ＳＷ２ ３，ＳＷ１ ２，ＳＷ１−３がオフとなり、スイッチＳＷ１ ３，ＳＷ３がオンとなる。このとき、発光期間１と同様に、トランジスタＴｒ３が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ３から有機ＥＬ素子に電流値Ｉｉ３である電流Ｉｄｒｖ３が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【００８３】
黒表示期間において、スイッチＳＷ０，ＳＷ２ １，ＳＷ２ ２，ＳＷ２ ３，ＳＷ１ １，ＳＷ１ ２，ＳＷ１−３がオフとなり、スイッチＳＷ３がオンとなる。このとき、各駆動トランジスタと有機ＥＬ素子間はオープンとなるため、電流が流れず、有機ＥＬ素子は発光しない。
【００８４】
この例の画素回路は、以上のような動作を１フレームごとに繰り返して行う。いま、この例の１フレーム期間をｔｆ、ライン選択期間をｔｓ、発光期間１をｔ１、発光期間２をｔ２、発光期間３をｔ３、黒表示期間をｔｂとすれば、ｔｆ＝ｔｓ＋ｔ１＋ｔ２＋ｔ３＋ｔｂとなる。ここで、発光期間１〜３をすべて同じとすれば、ｔｆ＝ｔｓ＋（３×ｔ１）＋ｔｂとなり、全発光期間ｔａは３×ｔ１となる。
【００８５】
次に、１フレーム期間あたりに有機ＥＬ素子に流れる平均電流を考えると、発光期間１〜３に流れる電流は、それぞれＩｄｒｖ１，Ｉｄｒｖ２，Ｉｄｒｖ３であるが、これらの値は、電流設定期間に行われた動作のために、Ｉｉ１，Ｉｉ２，Ｉｉ３となる。
【００８６】
このとき、１フレーム期間に有機ＥＬ素子に流れる平均電流Ｉａｖは、｛（ｔ１×Ｉｉ１）＋（ｔ２×Ｉｉ２）＋（ｔ３×Ｉｉ３）｝／ｔｆ＝｛ｔ１×（Ｉｉ１＋Ｉｉ２＋Ｉｉ３）｝／ｔｆ＝（ｔ１×Ｉｉｎ）／ｔｆ＝｛（１／３）×ｔａ×Ｉｉｎ｝／ｔｆとなる。
【００８７】
一方、前述の第５の従来例の方法での、１フレーム期間あたりの有機ＥＬ素子に流れる平均電流Ｉａｖは、１フレーム期間ｔｆ、全発光期間ｔａ、データ線駆動回路からの供給電流Ｉｉｎとすれば、（ｔａ×Ｉｉｎ）／ｔｆと表される。
この例の駆動方法と従来の駆動方法とを比較すると、データ線駆動回路からの供給電流，全発光期間が同じであるにもかかわらず、平均電流Ｉａｖが１／３となっている。これは、駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３が、順々に、かつ同じ期間、有機ＥＬ素子に電流を供給するためである。
【００８８】
このように、平均電流を同じとすれば、この例によれば、従来の駆動方法よりも、データ線駆動回路からの供給電流を３倍にすることが可能である。従って、この例の電流負荷素子駆動回路と駆動方法によれば、従来例の場合よりも、データ線負荷の充放電期間、すなわち、ライン選択期間（電流設定期間）を短縮できるので、精細度の高い表示装置にも適用することが可能になる。また、データ線負荷容量の大きな表示装置にも適用することができる。
【００８９】
さらに、この例の場合、電流設定状態において、各駆動トランジスタは並列に配置され、実際にデータ線駆動回路からの電流Ｉｉｎが流れた際のゲート電圧を保持している。従って、駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３から有機ＥＬ素子に供給される電流Ｉｉ１，Ｉｉ２，Ｉｉ３は、駆動トランジスタの電流特性に依存し、等しくなるとは限らないが、各電流の和Ｉｉ１＋Ｉｉ２＋Ｉｉ３は、高い精度でＩｉｎとなる。これはカレンドコピア動作を行っているためである。
【００９０】
この例の電流負荷素子駆動回路に対する上述の動作例においては、発光期間１〜３は連続しているが、図５に示すように、各発光期間１，２，３の間に、黒表示期間を挿入してもよい。
【００９１】
各発光期間１，２，３において、有機ＥＬ素子に供給される電流がばらついていた場合、各期間の有機ＥＬ素子の輝度は異なるものとなる。そこで、発光期間が連続している場合は、前の期間の輝度と比較することができるため、その違いがわかりやすくなるが、一方、各期間の間に黒表示期間を設けた場合には、各発光期間の輝度を比較しにくくなるので、輝度がより時間平均として決定されやすくなる。この点は、以下に示す各実施例についても同様である。
【００９２】
また、保持容量Ｃｓ１，Ｃｓ２，Ｃｓ３は、一端が電源ＶＤＤに接続されているが、一定電圧を保持している他の配線に接続してもよい。この点は、以下に介す各実施例においても同様である。
【００９３】
さらに、図１の構成において、スイッチＳＷ３のみを制御する走査線と走査信号を追加して、ライン選択期間と発光期間１〜３では、上述の実施例と同じ動作を行い、黒表示期間ではスイッチＳＷ３をオフにするような動作を行っても、この例の場合と同じ結果が得られ、同じ効果を得ることができる。
【実施例２】
【００９４】
図６は、本発明の電流負荷素子駆動回路の第２実施例の構成を示す回路図、図７は、本実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャートである。
【００９５】
この例の電流負荷素子駆動回路の構成は、図１に示された第１実施例の場合とほぼ同様であるが、第１実施例の場合に走査信号ｎ ０によって制御していたスイッチＳＷ２ １，ＳＷ２ ２，ＳＷ２ ３を、走査線ｎ ４上を伝達される走査信号ｎ ４によって制御するようにした点が異なっている。
【００９６】
以下、図７を参照して、この例の電流負荷素子駆動回路の動作を説明する。この例においては、ライン選択期間終了時、走査信号ｎ ４が図示のように、走査信号ｎ ０，ｎ ２，ｎ ３がＨからＬに変化するよりも、スイッチＯＦＦタイミング差だけ早くＨからＬに変化する。これによって、スイッチＳＷ２ １，ＳＷ２ ２，ＳＷ２ ３は、スイッチＳＷ０，ＳＷ１ ２，ＳＷ１ ３よりも早くオフとなる。このような、ライン選択期間終了時のタイミングの違いを除き、この例の動作は、図２に示された第１実施例の場合と同様である。
【００９７】
この例においては、ライン選択期間における、複数の駆動トランジスタが並列に接続され、それぞれの駆動トランジスタがゲート−ドレイン間を接続されて、データ線駆動回路から電流Ｉｉｎが流れている状態から、まずスイッチＳＷ２ １，ＳＷ２ ２，ＳＷ２ ３がオフし、容量Ｃｓ１，Ｃｓ２，Ｃｓ３に駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲートに電圧を保持する動作を行う。
【００９８】
そのため、電圧保持動作時に、他のスイッチ、例えばＳＷ０等がオフする際のノイズ等の影響を受けない。従って、容量Ｃｓ１，Ｃｓ２，Ｃｓ３と駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲートに、高精度の電圧を保持することができ、各駆動トランジスタから有機ＥＬ素子に供給される電流の和（Ｉｄｒｖ１＋Ｉｄｒｖ２＋Ｉｄｒｖ３）の大きさを、高精度に維持することができる。
【実施例３】
【００９９】
図８は、本発明の電流負荷素子駆動回路の第３実施例の構成を示す回路図、図９は、本実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャートである。
【０１００】
この例の電流負荷素子駆動回路は、図８に示すように、ソースが電源ＶＤＤに接続され、ゲートが共通に接続された駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３と、電源ＶＤＤと共通に接続されたゲートとの間にある容量Ｃｓと、ｎライン目の走査線ｎ １上を伝達される走査信号ｎ １によって制御され、一端がトランジスタＴｒ１のドレインに接続されたスイッチＳＷ１ １と、ｎライン目の走査線ｎ ２上を伝達される走査信号ｎ ２によって制御され、一端がトランジスタＴｒ２のドレインに接続されたスイッチＳＷ１ ２と、ｎライン目の走査線ｎ ３上を伝達される走査信号ｎ ３によって制御され、一端がトランジスタＴｒ３のドレインに接続されたスイッチＳＷ１ ３と、ｎライン目の走査線ｎ ０上を伝達される走査信号ｎ ０によって制御され、一端がデータ線に接続され、他端がトランジスタＴｒ１のドレインに接続されたスイッチＳＷ０ ０と、同じく走査信号ｎ ０によって制御され、トランジスタＴｒ１，Ｔｒ２のそれぞれのドレイン間にあるスイッチＳＷ１ ０と、同じく走査信号ｎ ０によって制御され、トランジスタＴｒ２，Ｔｒ３のそれぞれのドレイン間にあるスイッチＳＷ２ ０と、同じく走査信号ｎ ０によって制御され、トランジスタＴｒ１のゲート−ドレイン間にあるスイッチＳＷ３ ０とで構成された画素回路と、各スイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３の駆動トランジスタのドレインに接続されていない一端と電源ＶＳＳ間に接続された有機ＥＬ素子とから構成されている。
【０１０１】
図９は、この例の電流負荷素子駆動回路の動作を示すタイミングチャートである。この例においても、前述の第１実施例の場合と同様に、１フレーム期間は、ライン選択期間，発光期間１〜３，黒表示期間の３つの期間に分けられる。
【０１０２】
ライン選択期間において、スイッチＳＷ０ ０，ＳＷ１ ０，ＳＷ２ ０，ＳＷ３ ０がオン、スイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３が３がオフとなり、駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３は、ゲート−ドレイン間が接続された状態で、データ線と電源ＶＤＤ間に並列に接続されている。
【０１０３】
このとき、画素回路に、データ線駆動回路から表示データに相当する電流Ｉｉｎが供給されるため、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３の飽和領域における電流特性に応じて、電流Ｉｉｎが、電流Ｉｉ１，Ｉｉ２，Ｉｉ３（Ｉｉ１＋Ｉｉ２＋Ｉｉ３＝Ｉｉｎ）に分割されて、それぞれトランジスタＴｒ１，Ｔｒ２，Ｔｒ３に流れるので、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲート電圧（＝ドレイン電圧）は、電流Ｉｉ１，Ｉｉ２，Ｉｉ３が流れるような電圧となる。
【０１０４】
ライン選択期間の終了時には、スイッチＳＷ０ ０，ＳＷ１ ０，ＳＷ２ ０，ＳＷ３ ０がオフとなる。このとき、各トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲートには、各駆動トランジスタが飽和領域で動作する場合に、電流Ｉｉ１，Ｉｉ２，Ｉｉ３が流れるような電圧が、容量Ｃｓによって保持される。
【０１０５】
発光期間１において、スイッチＳＷ０ ０，ＳＷ１ ０，ＳＷ２ ０，ＳＷ３ ０，ＳＷ１ ２，ＳＷ１ ３がオフとなり、スイッチＳＷ１ １がオンとなる。このとき、トランジスタＴｒ１が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ１から有機ＥＬ素子に電流値Ｉｉ１である電流Ｉｄｒｖ１が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【０１０６】
発光期間２において、ＳＷ０ ０，ＳＷ１ ０，ＳＷ２ ０，ＳＷ３ ０，ＳＷ１ １，ＳＷ１ ３がオフとなり、スイッチＳＷ１ ２がオンとなる。このとき、発光期間１と同様に、トランジスタＴｒ２が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ２から有機ＥＬ素子に電流値Ｉｉ２である電流Ｉｄｒｖ２が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【０１０７】
発光期間３において、ＳＷ０ ０，ＳＷ１ ０，ＳＷ２ ０，ＳＷ３ ０，ＳＷ１ １，ＳＷ１ ２がオフとなり、スイッチＳＷ１ ３がオンとなる。このとき、発光期間１と同様に、トランジスタＴｒ３が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ３から有機ＥＬ素子に電流値Ｉｉ３である電流Ｉｄｒｖ３が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【０１０８】
黒表示期間において、ＳＷ０ ０，ＳＷ１ ０，ＳＷ２ ０，ＳＷ３ ０，ＳＷ１ １，ＳＷ１ ２，ＳＷ１−３がオフとなる。このとき、各駆動トランジスタと有機ＥＬ素子間はオープンとなるため、電流が流れず、有機ＥＬ素子は発光しない。
【０１０９】
この例の画素回路は、以上のような動作を１フレームごとに繰り返して行う。この例では、前述の第１実施例の場合と同様に、駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３から順々に、有機ＥＬ素子に電流を供給するので、ライン選択期間にデータ線駆動回路から画素回路に供給される電流Ｉｉｎを大きくすることができる。従って、ライン選択期間を短くすることができ、精細度が高い表示装置に適用することが可能となる。
【０１１０】
また、データ線の容量負荷が大きい表示装置への適用が可能である。また、各駆動トランジスタ間に電流特性のばらつきがあったとしても、有機ＥＬ素子に流れる電流の、フレーム期間における平均値の精度を高くすることができる。さらに、この例によれば、上記の効果に加えて、前述の第１実施例の場合よりも、走査線が１本と、スイッチが１個と、容量が２個少ない構成要素で画素回路を形成することができるので、画素回路のサイズを小さくすることが可能である。
【０１１１】
これに加えて、この例の場合に、スイッチＳＷ３ ０を制御するための新たな走査線と走査信号とを設け、ライン選択期間終了時に、スイッチＳＷ３ ０を、スイッチＳＷ０ ０，ＳＷ１ ０，ＳＷ２ ０よりも早くオフさせることによって、前述の第１実施例に対する第２実施例の場合のように、駆動トランジスタが保持する電圧の精度を高めて、有機ＥＬ素子へ供給する電流を高精度にすることが可能である。
【実施例４】
【０１１２】
図１０は、本発明の電流負荷素子駆動回路の第４実施例の構成を示す回路図、図１１は、本実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャート、図１２は、本実施例の電流負荷素子駆動回路の変形例を示す回路図である。
【０１１３】
この例の電流負荷素子駆動回路は、図１０に示すように、ソースが電源ＶＤＤに接続され、ゲートが共通に接続された駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３と、電源ＶＤＤと共通に接続されたゲートとの間にある容量Ｃｓと、ｎライン目の走査線ｎ １上を伝達される走査信号ｎ １によって制御され、一端がトランジスタＴｒ１のドレインに接続されたスイッチＳＷ１ １と、ｎライン目の走査線ｎ ２上を伝達される走査信号ｎ ２によって制御され、一端がトランジスタＴｒ２のドレインに接続されたスイッチＳＷ１ ２と、ｎライン目の走査線ｎ ３上を伝達される走査信号ｎ ３によって制御され、一端がトランジスタＴｒ３のドレインに接続されたスイッチＳＷ１ ３と、ｎライン目の走査線ｎ ０上を伝達される走査信号ｎ ０によって制御され、一端がデータ線に接続され、他端がスイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３の、駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のドレインに接続されていない端子と接続されているスイッチＳＷ０と、同じく走査信号ｎ ０により制御され、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３の共通に接続されているゲートと、スイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３の、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のドレインに接続されていない一端にあるスイッチＳＷ２と、ｎライン目の走査線ｎ ０Ｂ上を伝達される走査信号ｎ ０Ｂによって制御され、一端がスイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３のドレインに接続されていない端子に接続され、他端が有機ＥＬ素子に接続されているスイッチＳＷ３とで構成された画素回路と、各スイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３の駆動トランジスタのドレインに接続されていない端子と電源ＶＳＳ間に接続された有機ＥＬ素子とから構成されている。
【０１１４】
図１１は、この例の電流負荷素子駆動回路の動作を示すタイミングチャートである。この例においても、前述の第１実施例の場合と同様に、１フレーム期間は、ライン選択期間，発光期間１〜３，黒表示期間の３つの期間に分けられる。
【０１１５】
ライン選択期間において、スイッチＳＷ０，ＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３，ＳＷ２がオン、スイッチＳＷ３がオフとなり、駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３は、ゲート−ドレイン間が接続された状態で、データ線と電源ＶＤＤ間に並列に接続されている。
【０１１６】
このとき、画素回路に、データ線駆動回路から表示データに相当する電流Ｉｉｎが供給されるため、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３の飽和領域における電流特性に応じて、電流Ｉｉｎが、電流Ｉｉ１，Ｉｉ２，Ｉｉ３（Ｉｉ１＋Ｉｉ２＋Ｉｉ３＝Ｉｉｎ）に分割されて、それぞれトランジスタＴｒ１，Ｔｒ２，Ｔｒ３に流れるので、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲート電圧（＝ドレイン電圧）は、電流Ｉｉ１，Ｉｉ２，Ｉｉ３が流れるような電圧となる。
【０１１７】
ライン選択期間の終了時には、スイッチＳＷ０，ＳＷ２がオフとなる。このとき、各トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲートには、各駆動トランジスタが飽和領域で動作する場合に、電流Ｉｉ１，Ｉｉ２，Ｉｉ３が流れるような電圧が、容量Ｃｓによって保持される。
【０１１８】
発光期間１において、スイッチＳＷ０，ＳＷ２，ＳＷ１ ２，ＳＷ１ ３がオフとなり、スイッチＳＷ１ １，ＳＷ３がオンとなる。このとき、トランジスタＴｒ１が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ１から有機ＥＬ素子に電流値Ｉｉ１である電流Ｉｄｒｖ１が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【０１１９】
発光期間２において、ＳＷ０，ＳＷ２，ＳＷ１ １，ＳＷ１ ３がオフとなり、スイッチＳＷ１ ２，ＳＷ３がオンとなる。このとき、発光期間１と同様に、トランジスタＴｒ２が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ２から有機ＥＬ素子に電流値Ｉｉ２である電流Ｉｄｒｖ２が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【０１２０】
発光期間３において、ＳＷ０，ＳＷ２，ＳＷ１ １，ＳＷ１ ２がオフとなり、スイッチＳＷ１ ３，ＳＷ３がオンとなる。このとき、発光期間１と同様に、トランジスタＴｒ３が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ３から有機ＥＬ素子に電流値Ｉｉ３である電流Ｉｄｒｖ３が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【０１２１】
黒表示期間において、ＳＷ０，ＳＷ２，ＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３がオフ、スイッチＳＷ３がオンとなる。このとき、各駆動トランジスタと有機ＥＬ素子間はオープンとなるため、電流が流れず、有機ＥＬ素子は発光しない。
【０１２２】
この例の画素回路は、以上のような動作を１フレームごとに繰り返して行う。この例では、前述の第１実施例〜第３実施例の場合と同様に、駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３から順々に、有機ＥＬ素子に電流を供給するので、ライン選択期間にデータ線駆動回路から画素回路に供給される電流Ｉｉｎを大きくすることができる。従って、ライン選択期間を短くすることができ、精細度が高い表示装置に適用することが可能となる。
【０１２３】
また、第３実施例の場合と同様に、データ線の容量負荷が大きい表示装置への適用が可能である。さらに、各駆動トランジスタ間に電流特性のばらつきがあったとしても、有機ＥＬ素子に流れる電流の、フレーム期間における平均値の精度を高くすることができる。さらに、この例によれば、上記の効果に加えて、前述の第１実施例の場合よりも、スイッチが２個と、容量が２個少ない構成要素で画素回路を形成することができるので、画素回路のサイズを小さくすることが可能である。
【０１２４】
これに加えて、この例の場合に、第３実施例の場合と同様に、スイッチＳＷ２を制御するための新たな走査線と走査信号とを設け、ライン選択期間終了時に、スイッチＳＷ２を、スイッチＳＷ０，ＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３，ＳＷ３の状態が変化するよりも早くオフさせることによって、前述の第１実施例に対する第２実施例の場合のように、駆動トランジスタが保持する電圧の精度を高めて、有機ＥＬ素子へ供給する電流を高精度にすることが可能である。
【０１２５】
図１２は、この例の電流負荷素子駆動回路の変形例を示したものであって、図１０に示された回路構成において、スイッチＳＷ２の接続位置を、データ線とトランジスタＴｒ１，Ｔｒ２，Ｔｒ３の共通に接続されたゲート間に接続されるように変更した例を示している。スイッチＳＷ２の動作タイミングは、スイッチＳＷ０と同じなので、図１２のようにスイッチＳＷ２の接続位置を変更しても、図１０に示された実施例の場合の電流負荷素子駆動回路と同様な機能を実現することができ、同様な効果を得ることができる。
【実施例５】
【０１２６】
図１３は、本発明の電流負荷素子駆動回路の第５実施例の構成を示す回路図、図１４は、本実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャートである。
【０１２７】
この例の電流負荷素子駆動回路の構成は、図１０に示された第４実施例の場合とほぼ同様であるが、第４実施例の構成に対して、走査線ｎ ０Ｂと走査信号ｎ ０Ｂを削除し、走査線ｎ ４，ｎ ４Ｂと、走査線ｎ ４Ｂ上を伝達される走査信号ｎ ４Ｂ（走査信号ｎ ４の反転信号）によって制御されるスイッチＳＷ４を追加するとともに、スイッチＳＷ３を、走査線ｎ ４上を伝達される走査信号ｎ ４によって制御するようにした点が異なっている。
【０１２８】
以下、図１４を参照して、この例の電流負荷素子駆動回路の動作を説明する。この例においても、前述の第４実施例の場合と同様に、１フレーム期間は、ライン選択期間，発光期間１〜３，黒表示期間の３つの期間に分けられる。このうち、ライン選択期間，発光期間１〜３において、スイッチＳＷ３は第４実施例の場合と同じ動作を行い、スイッチＳＷ４の効果はないため、第４実施例の場合と全く同じ動作となる。
【０１２９】
一方、黒表示期間においては、スイッチＳＷ０，ＳＷ２，ＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３，ＳＷ３がオフとなり、スイッチＳＷ４がオンとなるので、有機ＥＬ素子の両端に速やかに同電圧が印加されるようになり、有機ＥＬ素子が自ね放電による発光を行うことがなく、前述の第１実施例〜第４実施例の場合と比較して、速やかに黒表示状態となる。
【０１３０】
従って、動画表示を行う場合に、表示が尾を引くことがないので、動きの速い表示を行うことが可能となる。また、黒表示期間を精度よく決定することができるため、１フレーム期間における時間平均電流（＝時間平均輝度）の設定を高精度に行うことができる。
【０１３１】
なお、この例のように、走査信号線とスイッチを追加することによって、前述の実施例１〜実施例４の場合も、この例の電流負荷素子駆動回路における、上述の新たな効果と同じ効果を得ることができる。
【０１３２】
これに加えて、この例の場合も、スイッチＳＷ２を制御するための新たな走査線と走査信号とを設け、ライン選択期間終了時に、スイッチＳＷ２を、スイッチスイッチＳＷ０，ＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３，ＳＷ３の状態が変化するよりも早くオフさせることによって、前述の第１実施例に対する第２実施例の場合のように、駆動トランジスタが保持する電圧の精度を高めて、有機ＥＬ素子へ供給される電流を高精度にすることができる。
【０１３３】
さらに、この例において、図１０に示す第４実施例の場合に対する、図１２に示すその変形例の場合のように、スイッチＳＷ２の接続位置を、データ線と各トランジスタＴｒ１，Ｔｒ２，Ｔｒ３の共通に接続されたゲート間になるように変更してもよく、これによって、図１２に示された第４実施例の変形例の場合と同じ効果を得ることができる。
【実施例６】
【０１３４】
図１５は、本発明の電流負荷素子駆動回路の第６実施例の構成を示す回路図である。この例の電流負荷素子駆動回路は、図１０に示す第４実施例の場合の各スイッチをトランジスタによって置換したものである。この例では、スイッチＳＷ０，ＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３，ＳＷ２として、Ｎ型トランジスタＮＴ０，ＮＴ１ １，ＮＴ１ ２，ＮＴ１ ３，ＮＴ２を用い、スイッチＳＷ３として、Ｐ型トランジスタＰＴ３を用いることによって、第４実施例の場合の図１１に示すタイミングチャートに従って動作を行う。これによって、第４実施例の場合と同様の効果が得られるとともに、第４実施例の場合の走査線ｎ ０Ｂと走査信号ｎ ０Ｂとを省略することが可能となる。
【０１３５】
これに加えて、この例の電流負荷素子駆動回路でも、Ｎ型トランジスタＮＴ２を制御するための新たな走査線と走査信号を設け、ライン選択期間終了時に、トランジスタＮＴ２を、トランジスタＮＴ０，ＮＴ１ １，ＮＴ１ ２，ＮＴ１ ３，ＮＴ３の状態変化が生じるよりも早くオフさせることによって、前述の第１実施例に対する第２実施例の場合のように、駆動トランジスタが保持する電圧の精度を高め、有機ＥＬ素子へ供給される電流を高精度にすることが可能となる。
【０１３６】
また、この例において、Ｎ型トランジスタＮＴ２のドレインとソースを、データ線と各トランジスタＴｒ１，Ｔｒ２，Ｔｒ３の共通に接続されたゲートに接続するようにしてもよく、これによって、図１２に示された第４実施例の変形例の場合の画素構成と同じ効果を得ることができる。
【実施例７】
【０１３７】
図１６は、本発明の電流負荷素子駆動回路の第７実施例の構成を示す回路図である。この例の電流負荷素子駆動回路の構成は、図１３に示された第５実施例の場合の各スイッチをトランジスタによって置換したものである。この例では、スイッチＳＷ０，ＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３，ＳＷ２，ＳＷ４として、Ｎ型トランジスタＮＴ０，ＮＴ１ １，ＮＴ１ ２，ＮＴ１ ３，ＮＴ２，ＮＴ４を用い、スイッチＳＷ３として、Ｐ型トランジスタＰＴ３を用いることによって、第５実施例の場合の図１４に示すタイミングチャートに従って動作を行う。
【０１３８】
これによって、第５実施例の場合と同様の効果が得られるとともに、第５実施例の場合の走査線ｎ ４と走査信号ｎ ４とを省略することが可能となる。これに加えて、この例の電流負荷素子駆動回路でも、Ｎ型トランジスタＮＴ２を制御するための新たな走査線と走査信号を設け、ライン選択期間終了時に、トランジスタＮＴ２を、トランジスタＮＴ０，ＮＴ１ １，ＮＴ１ ２，ＮＴ１ ３，ＮＴ３の状態変化が生じるよりも早くオフさせることによって、前述の第１実施例に対する第２実施例の場合のように、駆動トランジスタが保持する電圧の精度を高め、有機ＥＬ素子へ供給される電流を高精度にすることが可能となる。
【０１３９】
また、この例において、Ｎ型トランジスタＮＴ２のドレインとソースを、データ線と各トランジスタＴｒ１，Ｔｒ２，Ｔｒ３の共通に接続されたゲートに接続するようにしてもよく、これによって、図１５に示された画素構成と同じ効果を得ることができる。
【実施例８】
【０１４０】
図１７は、本発明の電流負荷素子駆動回路の第８実施例の構成を示す回路図である。この例の電流負荷素子駆動回路は、図１５に示された第６実施例の場合に、Ｎ型トランジスタＮＴ２と容量Ｃｓの間に、走査線ｎ ０Ｂ上を伝達される走査信号ｎ ０Ｂ（走査信号ｎ ０の反転信号）によって制御される、ドレイン−ソース間を短絡されたＮ型トランジスタＮＴ５を追加したものである。
【０１４１】
Ｎ型トランジスタＮＴ５は、ＷサイズとＬサイズの積が、ＮＴ２のＷサイズとＬサイズの積の１／２になるように形成されている。これは、例えば、Ｎ型トランジスタＮＴ５とＮＴ２のＬサイズを同じにし、Ｎ型トランジスタＮＴ５のＷサイズをＮＴ２のＷサイズの１／２とすることによって実現できる。
【０１４２】
この例の電流負荷素子駆動回路の動作タイミングチャートは、図９に示されたタイミングチャートと同じであり、前述の第６実施例の場合のように、ライン選択期間（電流設定動作），発光期間１〜３，黒表示期間を備えている。
【０１４３】
ただし、この例の電流負荷素子駆動回路では、Ｎ型トランジスタＮＴ５が存在するため、ライン設定期間終了時、Ｎ型トランジスタＮＴ２が、オン状態からオフ状態に遷移する際に生じる、Ｎ型トランジスタＮＴ２に保持されていた電荷の、容量Ｃｓへの移動を補償することができる。そのため、この例の電流負荷素子駆動回路では、駆動トランジスタのゲートと容量に、より精度の高い電圧が保持されるため、駆動トランジスタから有機ＥＬ素子に供給される電流の精度を高めることが可能である。
【０１４４】
この例の電流負荷素子駆動回路において、有機ＥＬ素子の両端を短絡するスイッチと、これに対する制御信号を追加することによって、第７実施例の場合と同じ効果を得ることができる。
【０１４５】
これに加えて、この例の場合も、Ｎ型トランジスタＮＴ２を制御するための新たな走査線と走査信号とを追加し、Ｎ型トランジスタＮＴ５を制御する信号は、ＮＴ２を制御するための走査信号の反転信号とし、ライン選択期間終了時に、Ｎ型トランジスタＮＴ２とＮＴ５を、Ｎ型トランジスタＮＴ０，ＮＴ１ １，ＮＴ１ ２，ＮＴ１ ３と、Ｐ型トランジスタＰＴ３の状態が変化するよりも早く、オフまたはオンさせることによって、前述の第１実施例に対する第２実施例の場合のように、駆動トランジスタが保持する電圧の精度を高め、有機ＥＬ素子へ供給される電流を高精度にすることができる。
【０１４６】
また、この例の電流負荷素子駆動回路において、Ｎ型トランジスタＮＴ２のドレインとソースを、データ線と各駆動トランジスタの共通に接続されたゲートに接続するように回路構成を変更してもよく、これによって、図１６に示された回路構成の場合と同じ効果を得ることができる。
【実施例９】
【０１４７】
図１８は、本発明の電流負荷素子駆動回路の第９実施例の構成を示す回路図、図１９は、本実施例の電流負荷素子駆動回路の第１の変形例を示す回路図、図２０は、本実施例の電流負荷素子駆動回路の第２の変形例を示す回路図である。この例の電流負荷素子駆動回路は、駆動トランジスタに、カスコード型カレントコピア回路を応用したものである。
【０１４８】
この例の電流負荷素子駆動回路は、図１８に示すように、ソースが電源ＶＤＤに接続された３個の駆動トランジスタＴｒ１ｂ，Ｔｒ２ｂ，Ｔｒ３ｂと、それぞれのソースが、駆動トランジスタＴｒ１ｂ，Ｔｒ２ｂ，Ｔｒ３ｂのドレインと接続された３個の駆動トランジスタＴｒ１ａ，Ｔｒ２ａ，Ｔｒ３ａと、駆動トランジスタＴｒ１ａ，Ｔｒ２ａ，Ｔｒ３ａのそれぞれのゲートと電源ＶＤＤとの間にある３個の容量Ｃｓ １ａ，Ｃｓ ２ａ，Ｃｓ ３ａと、駆動トランジスタＴｒ１ｂ，Ｔｒ２ｂ，Ｔｒ３ｂのそれぞれのゲートと電源ＶＤＤとの間にある容量Ｃｓ １ｂ，Ｃｓ ２ｂ，Ｃｓ ３ｂと、ｎライン目の走査線ｎ １上を伝達される走査信号ｎ １によって制御され、一端がトランジスタＴｒ１ａのドレインに接続されたスイッチＳＷ１ １と、ｎライン目の走査線ｎ ２上を伝達される走査信号ｎ ２によって制御され、一端がトランジスタＴｒ２ａのドレインに接続されたスイッチＳＷ１ ２と、ｎライン目の走査線ｎ ３上を伝達される走査信号ｎ ３によって制御され、一端がトランジスタＴｒ３ａのドレインに接続されたスイッチＳＷ１ ３と、ｎライン目の走査線ｎ ０上を伝達される走査信号ｎ ０によって制御され、一端がデータ線に接続され、他端がスイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３の、駆動トランジスタＴｒ１ａ，Ｔｒ２ａ，Ｔｒ３ａのドレインに接続されていない端子と共通に接続されているスイッチＳＷ０と、同じく走査信号ｎ ０により制御され、トランジスタＴｒ１ａ，Ｔｒ２ａ，Ｔｒ３ａのそれぞれのゲート−ドレイン間にあるスイッチＳＷ２ １ａ，ＳＷ２ ２ａ，ＳＷ２ ３ａと、同じく走査信号ｎ ０により制御され、トランジスタＴｒ１ｂ，Ｔｒ２ｂ，Ｔｒ３ｂのそれぞれのゲート−ドレイン間にあるスイッチＳＷ２ １ｂ，ＳＷ２ ２ｂ，ＳＷ２ ３ｂと、ｎライン目の走査線ｎ ０Ｂ上を伝達される走査信号ｎ ０Ｂ（走査信号ｎ ０の反転信号）によって制御され、一端がスイッチＳＷ０のデータ線と接続されていない端子に接続され、他端が有機ＥＬ素子に接続されているスイッチＳＷ３とから構成された画素回路と、スイッチＳＷ３と電源ＶＳＳ間に設けられた有機ＥＬ素子とから構成されている。
【０１４９】
この例の電流負荷素子駆動回路の動作は、図２のタイミングチャートによって示され、基本的な動作は前述の第１実施例の場合と同様であるが、この例では、駆動トランジスタが縦積みにカスコード接続されているため、第１実施例の場合よりも、駆動トランジスタから有機ＥＬ素子に供給される電流の電源電圧依存性と、有機ＥＬ素子の電流特性依存性を低くすることができる。
【０１５０】
また、前述の第１実施例に対する、第３実施例，第４実施例のように構成を変えて、素子数を少なくしても同様の効果を得ることができる。図１９は、この例の電流負荷素子駆動回路の構成を図８に示された第３実施例の場合のように変更した場合の構成を示す回路図、図２０は、この例の電流負荷素子駆動回路の構成を図１０に示された第４実施例の場合のように変更した場合の構成を示す回路図である。これらの場合の画素構成における各画素も、図７に示されたタイミングチャートに従って動作する。
【０１５１】
さらに、図１９，図２０に示す変形例の画素構成において、スイッチＳＷ２ａを、各駆動トランジスタの共通に接続されたゲートとデータ線間に配置するように変更しても、同じ効果が得られる。
【０１５２】
この例の電流負荷素子駆動回路に対する図１８，図１９，図２０の画素構成に対して、有機ＥＬ素子の両端を接続するスイッチとその制御線とを追加することによって、前述の第５実施例の場合と同様に、黒表示期間の制御をより正確に行うことができるようになる。これに加えて、この例において、スイッチとしてＮ型トランジスタとＰ型トランジスタとを用いるようにすることによって、前述の第６実施例，第７実施例，第８実施例と同様の効果を得ることができる。
【実施例１０】
【０１５３】
図２１は、本発明の電流負荷素子駆動回路の第１０実施例の構成を示す回路図、図２２は、本実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャート、図２３は、本実施例の電流負荷素子駆動回路の第１の変形例を示す回路図、図２４は、本実施例の電流負荷素子駆動回路の第２の変形例を示す回路図である。
【０１５４】
この例の電流負荷素子駆動回路は、図２１に示すように、ソースが電源ＶＤＤに接続され、ゲートが共通に接続された駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３と、ソースが電源ＶＤＤに接続され、ゲートがトランジスタＴｒ１のゲートに接続された、トランジスタＴｒ１とペアトランジスタをなすトランジスタＴｒ４と、電源ＶＤＤとトランジスタＴｒ１のゲート間にある容量Ｃｓと、ｎライン目の走査線ｎ １上を伝達される走査信号ｎ １によって制御され、一端がトランジスタＴｒ１のドレインに接続されたスイッチＳＷ１ １と、ｎライン目の走査線ｎ ２上を伝達される走査信号ｎ ２によって制御され、一端がトランジスタＴｒ２のドレインに接続されたスイッチＳＷ１ ２と、ｎライン目の走査線ｎ ３上を伝達される走査信号ｎ ３によって制御され、一端がトランジスタＴｒ３のドレインに接続されたスイッチＳＷ１ ３と、ｎライン目の走査線ｎ ０上を伝達される走査信号ｎ ０によって制御される、トランジスタＴｒ４のゲート−ドレイン間にあるスイッチＳＷ２とで構成された画素回路と、スイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３のそれぞれの駆動トランジスタに接続されていない端子と電源ＶＳＳ間に設けられた有機ＥＬ素子とで構成されている。
【０１５５】
ここで、例えばトランジスタＴｒ１，Ｔｒ２，Ｔｒ３のＷサイズ，Ｌサイズを、それぞれトランジスタＴｒ４のＷサイズ，Ｌサイズと同じにすること等によって、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３の電流能力が、トランジスタＴｒ４の電流能力と同じになるようにするものとする。
【０１５６】
図２２は、この例の電流負荷素子駆動回路の動作をタイミングチャートによって示したものである。この例においても、前述の第１実施例〜第９実施例と同様に、１フレーム期間は、ライン選択期間，発光期間１〜３，黒表示期間の３つに分けられている。
【０１５７】
ライン選択期間において、スイッチＳＷ０，ＳＷ２がオン、スイッチＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３が３がオフとなり、ペアトランジスタＴｒ４は、ゲート−ドレイン間が接続された状態で、データ線と電源ＶＤＤ間に接続されている。このとき、画素回路に、データ線駆動回路から表示データに相当する電流Ｉｉｎが供給されるため、トランジスタＴｒ４のドレイン−ソース間に電流Ｉｉｎが流れ、トランジスタＴｒ４のゲート電圧（＝ドレイン電圧）は、電流Ｉｉｎが流れるような電圧となる。
【０１５８】
ライン選択期間の終了時には、スイッチＳＷ０，ＳＷ２がオフとなる。このとき、トランジスタＴｒ４のゲートには、Ｔｒ４が飽和領域で動作する場合に、ライン選択期間に流れていた電流Ｉｉｎを流すような電圧が、容量Ｃｓによって保持され、各駆動トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲートに印加される。
【０１５９】
発光期間１において、スイッチＳＷ０，ＳＷ２，ＳＷ１ ２，ＳＷ１ ３がオフとなり、スイッチＳＷ１ １がオンとなる。このとき、トランジスタＴｒ１が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ１はトランジスタＴｒ４と同じ電流能力を有しているので、有機ＥＬ素子に電流値Ｉｉｎである電流Ｉｄｒｖ１が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【０１６０】
発光期間２において、ＳＷ０，ＳＷ２，ＳＷ１ １，ＳＷ１ ３がオフとなり、スイッチＳＷ１ ２がオンとなる。このとき、発光期間１と同様に、トランジスタＴｒ２が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ２から有機ＥＬ素子に電流値Ｉｉｎである電流Ｉｄｒｖ２が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【０１６１】
発光期間３において、ＳＷ０，ＳＷ２，ＳＷ１ １，ＳＷ１ ２がオフとなり、スイッチＳＷ１ ３がオンとなる。このとき、発光期間１と同様に、トランジスタＴｒ３が飽和領域で動作するように、電源電圧ＶＤＤ，ＶＳＳを設定すれば、トランジスタＴｒ３から有機ＥＬ素子に電流値Ｉｉｎである電流Ｉｄｒｖ３が供給され、有機ＥＬ素子は、その電流−輝度特性に従って発光する。
【０１６２】
黒表示期間において、ＳＷ０，ＳＷ２，ＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３がオフとなる。このとき、各駆動トランジスタと有機ＥＬ素子間はオープンとなるため、電流が流れず、有機ＥＬ素子は発光しない。
【０１６３】
この例の画素回路は、以上のような動作を１フレームごとに繰り返して行う。以上の動作によって、１フレーム期間をｔｆ、ライン選択期間をｔｓ、発光期間１をｔ１、発光期間２をｔ２、発光期間３をｔ３、黒表示期間をｔｂとすると、ｔｆ＝ｔｓ＋ｔ１＋ｔ２＋ｔ３＋ｔｂとなる。ここで、発光期間１〜３をすべて同じとすれば、ｔｆ＝ｔｓ＋（３×ｔ１）＋ｔｂであって、全発光期間ｔａは、３×ｔ１となる。そこで、この例における１フレーム期間に有機ＥＬ素子に流れる平均電流Ｉａｖは、Ｉａｖ＝（ｔａ×Ｉｉｎ）／ｔｆとなる。
【０１６４】
従って、前述の第１実施例〜第９実施例のように、平均電流Ｉａｖを、発光期間を短縮することなく、データ線駆動回路から画素回路に供給される電流の１／３とすることができるという効果を、この例の電流負荷素子駆動回路では得ることができない。しかしながら、この例の電流負荷素子駆動回路において、有機ＥＬ素子への供給電流が、３個の駆動トランジスタから供給される電流の平均値として定義されるため、複数の画素回路を考えた場合、１つの駆動トランジスタによって供給電流が定義される場合と比べて、ばらつきが小さくなると予想される。
【０１６５】
これは、複数のトランジスタの特性を考えた場合における電流能力の最大最小間の差に比べて、複数のトランジスタを３個ごとのトランジスタのグループに分けて、各グループの電流能力の平均をとった場合の、その平均の最大最小間の差の方が小さいためである。その結果、この例の電流負荷素子駆動回路は、画素回路に個々の駆動トランジスタを備えたカレントミラー構成の従来例よりも、有機ＥＬ素子に供給される電流のばらつきを小さくすることができる。
【０１６６】
図２３は、この例の電流負荷素子駆動回路の変形例を示したものであって、図２１に示された回路構成において、スイッチＳＷ２の接続位置を、データ線とトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４の共通に接続されたゲート間に接続されるように変更した例を示している。スイッチＳＷ２の動作タイミングは、スイッチＳＷ０と同じなので、図２３のようにスイッチＳＷ２の接続位置を変更しても、図２１に示された実施例の場合の電流負荷素子駆動回路と同様な機能を実現することができ、同様な効果を得ることができる。
【０１６７】
図２４は、この例の電流負荷素子駆動回路の別の変形例を示したものであって、図２１に示された回路構成において、スイッチＳＷ２の接続位置を、トランジスタＴｒ１のゲートとトランジスタＴｒ４のゲート間に接続されるように変更するととともに、トランジスタＴｒ４のゲートとドレイン間を接続した例を示している。スイッチＳＷ２の動作タイミングは、スイッチＳＷ０と同じなので、図２４のようにスイッチＳＷ２の接続方法を変更しても、図２１に示された実施例の場合の電流負荷素子駆動回路と同様な機能を実現することができ、同様な効果を得ることができる。
【０１６８】
さらに、前述の第４実施例に対して、黒表示用スイッチを追加したり、スイッチをトランジスタで置換したりして、第５実施例〜第９実施例のように変更したのと同様の変更を、この例の電流負荷素子駆動回路に適用することも可能である。
【０１６９】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られたものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、本発明の駆動回路が駆動する電流負荷素子としては、発光素子が好適であり、特に有機ＥＬ素子の場合が好例である。本発明の各実施例において、スイッチ手段は、すべてトランジスタによって置換することが可能である。駆動トランジスタとスイッチ手段を置換するトランジスタとしては、一般的にはＭＯＳ（Metal Oxide Semiconductor ）が使用されるが、前述のＴＦＴであってもよい。さらにＴＦＴとしては、ポリシリコンＴＦＴを使用することもできる。駆動トランジスタおよびペアトランジスタの第１の主電極と第２の主電極は、電源の極性に応じて相互に入れ換えてもよい。また、保持容量が接続される電源は、駆動回路自体の電源に限らず、一定電圧である他の電源であってもよい。実施例２に示されたライン選択期間の終了時に、駆動トランジスタのゲートとドレイン間を、駆動トランジスタをデータ線駆動回路から切り離すよりも早くオフにする方法は、他のすべての実施例の場合にも適用することができる。また、黒表示期間に、電流負荷素子の両端を短絡する方法は、実施例５，７の場合に限らず、他のすべての実施例の場合にも適用することができる。
【図面の簡単な説明】
【０１７０】
【図１】本発明の電流負荷素子駆動回路の第１実施例の構成を示す回路図である。
【図２】同実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャートである。
【図３】同実施例の電流負荷素子駆動回路のライン選択期間における画素の動作を説明するための図である。
【図４】同実施例の電流負荷素子駆動回路の発光期間における画素の動作を示す図である。
【図５】同実施例の電流負荷素子回路において黒表示期間を分散して設けた場合の動作を説明するためのタイミングチャートである。
【図６】本発明の電流負荷素子駆動回路の第２実施例の構成を示す回路図である。
【図７】同実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャートである。
【図８】本発明の電流負荷素子駆動回路の第３実施例の構成を示す回路図である。
【図９】同実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャートである。
【図１０】本発明の電流負荷素子駆動回路の第４実施例の構成を示す回路図である。
【図１１】同実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャートである。
【図１２】同実施例の電流負荷素子駆動回路の変形例を示す回路図である。
【図１３】本発明の電流負荷素子駆動回路の第５実施例の構成を示す回路図である。
【図１４】同実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャートである。
【図１５】本発明の電流負荷素子駆動回路の第６実施例の構成を示す回路図である。
【図１６】本発明の電流負荷素子駆動回路の第７実施例の構成を示す回路図である。
【図１７】本発明の電流負荷素子駆動回路の第８実施例の構成を示す回路図である。
【図１８】本発明の電流負荷素子駆動回路の第９実施例の構成を示す回路図である。
【図１９】同実施例の電流負荷素子駆動回路の第１の変形例を示す回路図である。
【図２０】同実施例の電流負荷素子駆動回路の第２の変形例を示す回路図である。
【図２１】本発明の電流負荷素子駆動回路の第１０実施例の構成を示す回路図である。
【図２２】同実施例の電流負荷素子駆動回路の動作を説明するためのタイミングチャートである。
【図２３】同実施例の電流負荷素子駆動回路の第１の変形例を示す回路図である。
【図２４】同実施例の電流負荷素子駆動回路の第２の変形例を示す回路図である。
【図２５】有機ＥＬ表示装置をモデル化して示す図である。
【図２６】従来のＡＭ型有機ＥＬ表示装置の構成例を示す図である。
【図２７】駆動トランジスタのしきい値のばらつきを補償した後にゲートに電圧を印加する従来の画素回路を示す図である。
【図２８】従来のカレントミラー構成を採用した画素回路の例を示す図である。
【図２９】従来のカレントコピア動作を利用した画素回路の例を示す図である。
【図３０】従来の黒表示期間を設けた画素回路の例を示す図である。
【符号の説明】
【０１７１】
Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ１ａ，Ｔｒ２ａ，Ｔｒ３ａ，Ｔｒ１ｂ，Ｔｒ２ｂ，Ｔｒ３ｂ  駆動トランジスタ
ＳＷ０，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ０ ０，ＳＷ１ １，ＳＷ１ ２，ＳＷ１ ３，ＳＷ２ １，ＳＷ２ ２，ＳＷ２ ３  スイッチ
Ｃｓ，Ｃｓ１，Ｃｓ２，Ｃｓ３，Ｃｓ １ａ，Ｃｓ ２ａ，Ｃｓ ３ａ，Ｃｓ １ｂ，Ｃｓ ２ｂ，Ｃｓ ３ｂ  容量
ＮＴ０，ＮＴ２，ＮＴ４，ＮＴ５，ＮＴ１ １，ＮＴ１ ２，ＮＴ１ ３  Ｎ型トランジスタ
ＰＴ３  Ｐ型トランジスタ
【図１】
2005031534.tif 000003
【図２】
2005031534.tif 000004
【図３】
2005031534.tif 000005
【図４】
2005031534.tif 000006
【図５】
2005031534.tif 000007
【図６】
2005031534.tif 000008
【図７】
2005031534.tif 000009
【図８】
2005031534.tif 000010
【図９】
2005031534.tif 000011
【図１０】
2005031534.tif 000012
【図１１】
2005031534.tif 000013
【図１２】
2005031534.tif 000014
【図１３】
2005031534.tif 000015
【図１４】
2005031534.tif 000016
【図１５】
2005031534.tif 000017
【図１６】
2005031534.tif 000018
【図１７】
2005031534.tif 000019
【図１８】
2005031534.tif 000020
【図１９】
2005031534.tif 000021
【図２０】
2005031534.tif 000022
【図２１】
2005031534.tif 000023
【図２２】
2005031534.tif 000024
【図２３】
2005031534.tif 000025
【図２４】
2005031534.tif 000026
【図２５】
2005031534.tif 000027
【図２６】
2005031534.tif 000028
【図２７】
2005031534.tif 000029
【図２８】
2005031534.tif 000030
【図２９】
2005031534.tif 000031
【図３０】
2005031534.tif 000032