(57)【要約】【課題】増幅器セルの多段化による分布定数形の広帯域増幅器は、高出力化・広帯域の為には入出力損失の低減が必要で、高価なHBT素子を用いていた。また、セルの多段化で高出力化を図るので、チップのアスペクト比が大きくなる問題があった。【解決手段】ヘテロジャンクショントランジスタ(HBT)をn+1個(但しn≧2)使用した増幅器セルを用いて構成された分布定数形の広帯域増幅器の上記増幅器セルを、第１のトランジスタのコレクタと第２のトランジスタのエミッタとが接続され、以降順次前段のトランジスタのコレクタと後段のトランジスタのエミッタとが接続され、更に、上記第１のトランジスタのベース-エミッタ間に入力を加え、上記最終段の第n+1のトランジスタのコレクタから出力を得る構成とすることで安価で高出力・広帯域の増幅器を得る。【選択図】図１
2005159860.tif 000002
【特許請求の範囲】
【請求項１】
ヘテロジャンクショントランジスタ(HBT)をn+1個(但しn≧2)使用した増幅器セルを用いて構成された分布定数形の広帯域増幅器において、上記増幅器セルは第１のトランジスタのコレクタと第２のトランジスタのエミッタとが接続され、以降順次前段のトランジスタのコレクタと後段のトランジスタのエミッタとが接続され、更に、上記第１のトランジスタのベース-エミッタ間に入力を加え、上記最終段の第n+1のトランジスタのコレクタから出力を得る構成にされたことを特徴とする広帯域増幅器。
【請求項２】
上記第ｎのトランジスタ(n≧2)のベース電圧(Vbn)として、上記第１のトランジスタのベース電圧(Vb1)と、上記第２のトランジスタのベース-エミッタ間オフセット電圧（Vbe_offset）とで定まるVbn=Vb1+n×Vbe_offsetの電圧値を印加することを特徴とする請求項１記載の広帯域増幅器。
【請求項３】
上記第n+1のトランジスタのコレクタ電圧(Vcc)として、Vcc=(n+1)×Vc1（Vc1はトランジスタ１段分のコレクタ電圧）で決まる電圧を印加することを特徴とする請求項１又は請求項２記載の広帯域増幅器。
【請求項４】
上記第１のトランジスタのベース側にエミッタフォロワ回路を付加したことを特徴とする請求項１乃至請求項３の何れかに記載の広帯域増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ヘテロジャンクショントランジスタ(HBT)素子（以下HBT素子と称す）を用い分布定数形増幅器を構成した広帯域増幅器に関するものである。
【背景技術】
【０００２】
光通信用送信側の増幅器として要求されるDCから数十GHzの広帯域特性を実現するために分布定数形の増幅器が用いられる。
【０００３】
分布定数形増幅器で広帯域化を実現するためには、基本となるHBT素子および増幅器セルにおいて、その入力側および出力側の高周波におけるインピーダンスの抵抗成分が少ないことが必要である。このインピーダンスの抵抗成分があることで分布定数形の構成を取った時にそれぞれの損失となり、帯域が低下するだけでなく、効率も低下することになる。
【０００４】
図９は、例えば、従来例として、USＰ5,559,472に記載されている増幅器セルの回路図である。図９において、１は入力端子、２は第１のトランジスタ、３はキャパシタンス、４は電源端子、５は抵抗、６は第２のトランジスタ、７は第３のトランジスタ、８は抵抗、９は抵抗、１０は抵抗、１１はキャパシタンス、１２は電源端子、出力端子である。
【０００５】
図９において、入力端子１からの入力信号は、第１のトランジスタ２のベースに入力され、第１のトランジスタ２のコレクタンは、キャパシタンス３によって交流的に接地されている。第１のトランジスタのエミッタはバイアス用抵抗５を介して接地され、抵抗５のエミッタ側と第２のトランジスタ６のベースが接続されている。第２のトランジスタ６のコレクタには、キャパシタンス１１によって交流的に接地された第３のトランジスタ７のエミッタが接続されている。第３のトランジスタ７のベース電圧は抵抗８により決定され、安定化用抵抗９がコレクタとベースの間に接続されている。電源端子１２には電源が印加され、また高周波電力が出力される。
第２のトランジスタ６と第３のトランジスタ７の接続をカスコード接続(CS)と言う。
【０００６】
【特許文献１】米国特許5,559,472号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図９記載の増幅器セルを用いて多段化により分布定数増幅器を構成する際、入出力損失を低減するため、使用するHBT素子の構造を変更するなど特別な素子を用いる必要があり、プロセスコストが上がるという問題があった。
【０００８】
また、高出力化を行うためには、耐圧の高いHBT素子が必要であるが、耐圧を増加すると抵抗が増加するため入出力損失が増加し、帯域が低下してしまい高出力化と広帯域化を両立することができないという問題があった。従来は、HBT素子として非常に高価なプロセスを用いて、この問題を解決していた。
【０００９】
さらに、高出力化を行うためには、セルを多段化する必要があるため、チップのアスペクト比が大きくなるという問題があった。
【００１０】
この発明は上記問題点を解消するためになされたもので、安価に、高出力かつ広帯域な増幅器を実現することを目的とする。
【００１１】
また、アスペクト比の低い広帯域増幅器を実現することを目的とする。
【課題を解決するための手段】
【００１２】
この発明に係る広帯域増幅器は、HBTをn+1個(但しn≧2)使用した増幅器セルを用いて構成された分布定数形の広帯域増幅器において、上記増幅器セルは第１のトランジスタのコレクタと第２のトランジスタのエミッタとが接続され、以降順次前段のトランジスタのコレクタと後段のトランジスタのエミッタとが接続され、更に、上記第１のトランジスタのベース-エミッタ間に入力を加え、上記最終段の第n+1のトランジスタのコレクタから出力を得る構成にされたものである。
【発明の効果】
【００１３】
この発明に係る広帯域増幅器によれば、増幅器セルをカスコード接続で構成し、その段数を所定の数にすることで、出力インピーダンスの抵抗成分を減らすことができ、出力側損失を低減できるので、広帯域化が可能となる。
また、低いアスペクト比でチップ構成が可能となり、製造時のダイシングによるチップ割れ、トランジスタの面内不均一性による特性の劣化などによる歩留まりの低下を低減出来る。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
図１は、この発明の実施の形態１による分布定数形の広帯域増幅器に用いられる増幅器セルの構成を示す回路図である。図１において、１は入力、ベース電圧端子、２は第１のトランジスタ、３は第２のトランジスタ、４はキャパシタンス、５は第２のトランジスタ３のベース電圧端子、６は第３のトランジスタ、７はキャパシタンス、８は第３のトランジスタ６のベース電圧端子、９は第n+1のトランジスタ、１０はキャパシタンス、１１は第n+1のトランジスタ９のベース電圧端子、１２はコレクタ電圧、出力端子である。１５はこれらの素子で構成される増幅器セルである。
【００１５】
図１において、第１のトランジスタはエミッタ接地、第２からn+1のトランジスタは、それぞれキャパシタンス４、７、１０により高周波的にベース接地されている。入力端子１から入力された高周波信号は、第１のトランジスタ２のコレクタに出力され、次に第２のトランジスタ３のエミッタに入力され、そのコレクタから出力され、次に第３のトランジスタ６のエミッタに入力され、そのコレクタから出力され、最後に第n+1のトランジスタのエミッタに入力され、そのコレクタから最終的な出力として取り出される。つまり、カスコード接続をｎ段積み重ねた構造となっている。
【００１６】
図２は、本実施の形態１による分布定数形の広帯域増幅器の構成図を示す。図２において、１５は増幅器セル、１６は入力端子、１７〜２１はインダクタまたはトランスミッションライン、２２は抵抗、２３はキャパシタンス、２４はベース電圧端子、２５〜３２はインダクタまたはトランスミッションライン、３３はコレクタ電圧端子、３４はキャパシタンス、３５は抵抗、３６〜４０はインダクタまたはトランスミッションライン、４１は出力端子である。 
【００１７】
図２は、例えば、図１記載の増幅器セル１５を用いて分布定数増幅器を構成している。分布定数増幅器では、入力端子１６から入力された信号は、１７〜２１のインダクタまたはトランスミッションラインと増幅器セル１５の入力容量Cbe_allとで形成される擬似的な伝送線路を伝達し、通常２個以上で構成する増幅器セル１５に入力される。増幅器セル１５で増幅された信号は、入力側と同じく、３６〜４０のインダクタまたはトランスミッションラインと増幅器セル１５の出力容量Cce_allとで形成される擬似的な伝送線路を伝達し、出力端子４１から出力される。入力側は、抵抗２２とキャパシタンス２３で高周波的に外部の入力インピーダンスに整合を取っている。出力側は、抵抗３５とキャパシタンス３４で高周波的に外部の出力インピーダンスに整合を取っている。
【００１８】
図３は、この発明の実施の形態１による分布定数形の広帯域増幅器の効果を説明する図であり、図１に記載の増幅器セル１５のカスコード段数と出力インピーダンスの関係を示している。図３において、４２は出力インピーダンスの抵抗成分(R22)のカスコード段数との関係、４３は出力インピーダンスの容量成分(C22)のカスコード段数との関係を示す。カスコード段数を増加することで、出力インピーダンスの抵抗成分及び容量成分を減らすことができる。つまり、擬似的な伝送線路を形成した際の出力側損失を低減することができ、広帯域化を図ることが出来る。また、図１に記載の増幅器セル１５を用いることで、高価なプロセスで製作したHBT素子を用いる必要が無いので、安価な広帯域増幅器を作ることが出来る。
【００１９】
図４は、この発明のこの発明の実施の形態１による分布定数形の広帯域増幅器の更なる効果を説明する図である。図４において、４４はカスコード1段の増幅器セルを用いた分布定数形増幅器チップのアスペクト比と出力電力の関係、４５はカスコード５段の増幅器セルを用いた分布定数形増幅器チップのアスペクト比と出力電力の関係を示している。アスペクト比は、チップの縦長／横長とした。
【００２０】
図４に示すように、カスコード１段で構成した増幅器セルを用いて構成した広帯域増幅器に比べ、カスコード５段で構成した増幅器セルを用いて構成した広帯域増幅器のほうが、同じ出力電力に対し低いアスペクト比でチップを構成することができる。この結果、製造時のダイシングによるチップ割れ、トランジスタの面内不均一性による特性の劣化などによる歩留まりの低下を低減することが出来る。
【００２１】
実施の形態２．
図５は、この発明の実施の形態２による分布定数形の広帯域増幅器における、カスコード接続されたトランジスタのベースバイアス回路を含む増幅器セルの回路図の１例である。
【００２２】
図５において、４６は入力、ベース電圧端子、４７は第１のトランジスタ、４８は第２のトランジスタ、４９は第３のトランジスタ、５０は第４のトランジスタ、５１はコレクタ電圧、出力端子、５２〜５４はキャパシタンス、５５〜５８はバイアス回路用トランジスタ、５９は抵抗である。Vb1は第１のトランジスタのベース電圧、Vb2は第２のトランジスタのベース電圧、Vb3は第３のトランジスタのベース電圧、Vb4は第４のトランジスタのベース電圧、Vccは増幅器セルのコレクタ電圧である。
この回路において、トランジスタ４７〜５０は特性が略同一のものが用いられる。また同様にトランジスタ５５〜５８は特性が略同一のものが用いられる。
【００２３】
図５において、Vb2〜Vb4は、ベースバイアス回路により、それぞれ、Vb1+Vbe_ offset、 Vb1+2×Vbe_ offset、Vb1+3×Vbe_ offsetとなるベース電圧が印加されている。ここでVbe_ offsetは第２のトランジスタ４８のベース、エミッタ間オフセット電圧でこのトランジスタ４８をオンさせる電圧である。この結果、各トランジスタを適切なバイアスポイントで動作させることが出来るので、増幅器セルの出力を最大限に引き出すことができ、広帯域化を図ることができる。 
【００２４】
実施の形態３．
図６は、この発明の実施の形態３による分布定数形の広帯域増幅器の効果を示す図である。図６において、６０はカスコード段数と増幅器セルの出力電力の関係を示している。
【００２５】
この発明の実施の形態３は、図１に示す実施の形態１及び図５に示す実施の形態２におけるコレクタ電圧、出力端子１２及び５１に印加するコレクタ電圧をカスコード段数に応じて規定するものである。
この発明の実施の形態３ではカスコード接続されたトランジスタの1段分のコレクタ−エミッタ間電圧をVc1とした場合、増幅器セル全体のコレクタ電圧Vccをそのカスコード接続された段数(n+1)に応じて、Vcc=(n+1)×Vc1となるよう印加している。この結果トランジスタ1段分の印加電圧をトランジスタの耐圧以下の低い電圧に抑えながらも、増幅器セルとしては高い電圧を印加することができるので、図６に示すようにカスコード段数が増加するに従い、出力電力を増加させることができる。この結果、安価なプロセスを用いて、高出力化と広帯域化を両立することができる。
【００２６】
実施の形態４．
図７は、この発明の実施の形態４による分布定数形の広帯域増幅器の構成を示す回路図である。
【００２７】
図７において、６１は入力ベース電圧端子、６２はキャパシタンス、６３は電源端子、６４は抵抗、６５はエミッタフォロワ用トランジスタ、６６は第１のトランジスタ、６７は第２のトランジスタ、６８はキャパシタンス、６９はベース電圧端子、７０は第３のトランジスタ、７１はキャパシタンス、７２はベース電圧端子、７３は第n+1のトランジスタ、７４はキャパシタンス、７５はベース電圧端子、７６はコレクタ電圧、出力端子である。
この発明の実施の形態４では６１〜６５の各素子で、増幅器セルに付加されるエミッタフォロワ回路を形成している。
【００２８】
図８は、この発明の実施の形態４による分布定数形の広帯域増幅器の効果を説明する図である。図７記載の増幅器セルのエミッタフォロワを付加することによる入力インピーダンスの変化を示している。図８において、７７はエミッタフォロワを付加することによる入力インピーダンスの抵抗成分(R11)の変化を、７８はエミッタフォロワを付加することによる入力インピーダンスの容量成分(C11)の変化を示す。エミッタフォロワを付加することで、入力インピーダンスの抵抗成分及び容量成分を減らすことができる。つまり、擬似的な伝送線路を形成した際の入力側損失を低減することができ、広帯域化を図ることが出来る。また、図７記載の増幅器セルを用いることで、高価なプロセスで製作したHBT素子を用いる必要が無いので、安価な広帯域増幅器を作ることが出来る。
【産業上の利用可能性】
【００２９】
DCから数十GHzの広帯域特性が要求される光通信用送信側の増幅器に適用することで、広帯域でしかも安価でかつ高出力な増幅器として用いることができる。
【図面の簡単な説明】
【００３０】
【図１】この発明の実施の形態１による増幅器セルの回路図である。
【図２】この発明の実施の形態１による分布定数形の広帯域増幅器の構成図である。
【図３】実施の形態１による分布定数形の広帯域増幅器の効果を説明する図である。
【図４】実施の形態１による分布定数形の広帯域増幅器の更なる効果を説明する図である。
【図５】この発明の実施の形態２による分布定数形の広帯域増幅器における、カスコード接続されたトランジスタのベースバイアス回路を含む増幅器セルの回路図である。
【図６】この発明の実施の形態３による分布定数形の広帯域増幅器の効果を示す図である。
【図７】実施の形態４による分布定数形の広帯域増幅器の構成を示す回路図である。
【図８】実施の形態４による分布定数形の広帯域増幅器の効果を説明する図である。
【図９】従来の増幅器セルの回路図である。
【符号の説明】
【００３１】
１：入力、ベース電圧端子、  ２、４７、６６：第１のトランジスタ、  ３、４８、６７：第２のトランジスタ、  ４、７、１０、２３、３４、５２〜５４、６２、６８、７１、７４：キャパシタンス、  ６、４９、７０：第３のトランジスタ、  ９、７３：第n+1のトランジスタ、  １２：コレクタ電圧、出力端子、  １５：増幅器セル、  １６：入力端子、  １７〜２１、２５〜３２、３６〜４０：インダクタまたはトランスミッションライン、  ２２、３５、５９、６４：抵抗、  ２４：ベース電圧端子、  ３３：コレクタ電圧端子、  ４１：出力端子、  ４６：入力、ベース電圧端子、  ５０：第４のトランジスタ、  ５１、７６：コレクタ電圧、出力端子、  ５５〜５８：バイアス回路用トランジスタ、  ６１：入力，ベース電圧端子、  ６３：電源端子、  ６５：エミッタフォロワ用トランジスタ、  ６９、７２、７５：ベース電圧端子。
【図１】
2005159860.tif 000003
【図２】
2005159860.tif 000004
【図３】
2005159860.tif 000005
【図４】
2005159860.tif 000006
【図５】
2005159860.tif 000007
【図６】
2005159860.tif 000008
【図７】
2005159860.tif 000009
【図８】
2005159860.tif 000010
【図９】
2005159860.tif 000011