(57)【要約】【課題】  相コンデンサ方式スナバ、個別方式スナバを省略した電力変換装置において、直流平滑コンデンサの本来の機能と素子がターンオフ時に発生するサージ電圧を抑制する機能を兼用させることによって、装置構成を単純化し、低コスト化、小形化を図る。【解決手段】  この電力変換装置では、１個のコンデンサ又は集中一括で設置される直流平滑コンデンサＦｃ１の出力端子と各相の変換回路の直流電源入力の正負極Ｐ，Ｎを各々独立した配線で接続し、直流電圧の平滑機能と素子のスイッチング時に発生するサージ電圧を抑制する機能を兼用させた。【選択図】      図１
2005176576.tif 000002
【特許請求の範囲】
【請求項１】
１個のコンデンサ又は集中一括で設置される直流平滑コンデンサの出力端子と各相の変換回路の直流電源入力の正負極を各々独立した配線で接続し、前記コンデンサに前記直流電圧の平滑機能と前記変換回路のスイッチング素子のスイッチング時に発生するサージ電圧を抑制する機能とを兼用させたことを特徴とする電力変換装置。
【請求項２】
１個のコンデンサ又は集中一括で設置される直流平滑コンデンサの出力端子と直流電源に近い相の変換回路の直流電源入力の正負極と直流電源から一番遠い相の変換回路の直流電源入力の正負極を各々独立した配線で接続し、前記コンデンサに前記直流電圧の平滑機能と前記変換回路のスイッチング素子のスイッチング時に発生するサージ電圧を抑制する機能とを兼用させたことを特徴とする電力変換装置。
【請求項３】
スイッチング素子を並列接続して使用される電力変換装置において、直流平滑コンデンサの出力端子と各上下のスイッチング素子の直流電源入力の正負極とを各々独立した配線で接続し、前記コンデンサに前記直流電圧の平滑機能と前記スイッチング素子のスイッチング時に発生するサージ電圧を抑制する機能とを兼用させたことを特徴とする電力変換装置。
【請求項４】
スイッチング素子を並列接続して使用される電力変換装置において、直流平滑コンデンサの出力端子と直流電源に近い上下のスイッチング素子の直流電源入力の正負極と直流電源から一番遠い上下のスイッチング素子の直流電源入力の正負極とを各々独立した配線で接続し、前記コンデンサに前記直流電圧の平滑機能と前記スイッチング素子のスイッチング時に発生するサージ電圧を抑制する機能とを兼用させたことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば２レベルＰＷＭインバータ回路に適用される電力変換装置に関する。
【背景技術】
【０００２】
図５は従来の２レベルＰＷＭ３相インバータ回路であって、スイッチング素子に自己消弧形素子を適用した回路を示している。図５において、Ｖｄは直流電源、Ｆｃａは直流平滑コンデンサ、Ｑｕ，Ｑｖ，Ｑｗ，Ｑｘ，Ｑｙ，Ｑｚは自己消弧形スイッチング素子、Ｍはモータ負荷で、Ｓｕ，Ｓｖ，Ｓｗは素子のオフ時に発生するサージ電圧を抑制するコンデンサ（以降は、相コンデンサと呼ぶ。）である。
【０００３】
この場合、Ｕ相のサージ電圧Ｖｐは相コンデンサＳｕで抑制する。このサージ電圧の抑制効果を上げるために、一般的には素子Ｑｕ、Ｑｘの直近に接続される。Ｖ，Ｗ相の相コンデンサＳｖ，Ｓｗについても同様である。また、他の方式としては、素子毎に設置される放電形、クランプ形等の個別スナバ方式もあるが、いずれの方式も部品点数が多くなり、複雑な構成となる。
【０００４】
図６はスイッチング素子としてモジュールタイプを適用した場合の電力変換回路であり、図５の実体配線図を示している。図６において、Ｌ１，Ｌ２，Ｌ３は配線インダクタンスを表す。図７は複数個のスイッチング素子を並列接続して使用する場合の従来例であり、Ｕ相の１相分を示している。この場合、サージ電圧Ｖｐを抑制する相コンデンサＦｃｕは一括して設置している。ここにおいて、Ｌ４，Ｌ５，Ｌ６は配線インダクタンスを表している。
【０００５】
近年、半導体スイッチング素子は高耐圧大電流化が進み、素子を保護するための周辺回路が簡単になってきた。また、設計も限界設計することにより、一段と電力変換装置の小形化、低コストが達成できるようになってきた。
【０００６】
ところが、図５の従来例では、各相の素子のターンオフ時のサージ電圧Ｖｐを抑制するためにＵ，Ｖ，Ｗ相毎に相コンデンサＳｕ，Ｓｖ，Ｓｗを設置していた。設置される相コンデンサは低インダクタンスで、容量が数十〜数百μＦ程度のものである。そのため、直流平滑コンデンサＦｃａを含めると、高価で外形寸法の大きいユニットになっていた。
【０００７】
また図６の実体配線に示すように、電源Ｖｄからの配線は、配線のしやすさから素子間配線を短くするために接続点Ｐ−Ｐ１−Ｐ２−Ｐ３、Ｎ−Ｎ１−Ｎ２−Ｎ３が接続されている。これは、特に配線にブスバー等を用いるときに多く採用される構成である。この場合、直流平滑コンデンサＦｃａから離れるほど配線インダクタンスが大きくなり、その結果、素子のターンオフ時のサージ電圧Ｖｐも配線インダクタンスに比例して大きくなる。なお、ＬｃａはＦｃａの内部インダクタンスを示している。
【０００８】
各相サージ電圧Ｖｐは、
【数１】
2005176576.tif 000003
【０００９】
となる。その大きさはＶｐｕ＜Ｖｐｖ＜Ｖｐｗで、配線インダクタンスの一番大きいＷ相のサージ電圧Ｖｐｗが最大となる。
【００１０】
図７は素子を３並列使用した場合の一例で、上側素子Ｑｕａ，Ｑｕｂ，Ｑｕｃまたは下側素子Ｑｘａ，Ｑｘｂ，Ｑｘｃが同時にスイッチング動作するもので、そのターンオフ時に発生するサージ電圧Ｖｐを抑制するために相コンデンサＦｃｕを設けた回路である。この場合のサージ電圧Ｖｐは、図６と同様にコンデンサＦｃｕと各素子までの配線距離が異なるために、距離が長いほど配線インダクタンスが大きくなり、サージ電圧Ｖｐもそれに比例して大きくなる。
【００１１】
各素子のサージ電圧Ｖｐは、
【数２】
2005176576.tif 000004
【００１２】
となる。その大きさはＶｐａ＜Ｖｐｂ＜Ｖｐｃで、配線インダクタンスの一番大きいｃ素子のサージ電圧Ｖｐｃが最大となる。この現象は個々の素子の直近に相コンデンサがないために、図６よりも顕著に現れる。
【００１３】
以上のように、図６においては直流平滑コンデンサＦｃａからの配線距離によって素子のターンオフ時に発生するサージ電圧Ｖｐ値が異なり、特にいちばん距離が離れた素子と相コンデンサとの印加電圧が大きくなり、電圧責務がきびしくなる。また、設計時には最大のサージ電圧Ｖｐに耐えられるように設計するために、装置が大形化し、コストアップになる。このことは、図７に示した従来回路においても同様であった。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明はこのような従来の技術的課題に鑑みてなされたもので、装置のコンパクト化とコストの低減が図れる電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
請求項１の発明の電力変換装置は、１個のコンデンサ又は集中一括で設置される直流平滑コンデンサの出力端子と各相の変換回路の直流電源入力の正負極を各々独立した配線で接続し、前記コンデンサに前記直流電圧の平滑機能と前記変換回路のスイッチング素子のスイッチング時に発生するサージ電圧を抑制する機能とを兼用させたものである。
【００１６】
請求項２の発明の電力変換装置は、１個のコンデンサ又は集中一括で設置される直流平滑コンデンサの出力端子と直流電源に近い相の変換回路の直流電源入力の正負極と直流電源から一番遠い相の変換回路の直流電源入力の正負極を各々独立した配線で接続し、前記コンデンサに前記直流電圧の平滑機能と前記変換回路のスイッチング素子のスイッチング時に発生するサージ電圧を抑制する機能とを兼用させたものである。
【００１７】
請求項３の発明の電力変換装置は、スイッチング素子を並列接続して使用される電力変換装置において、直流平滑コンデンサの出力端子と各上下のスイッチング素子の直流電源入力の正負極とを各々独立した配線で接続し、前記コンデンサに前記直流電圧の平滑機能と前記スイッチング素子のスイッチング時に発生するサージ電圧を抑制する機能とを兼用させたものである。
【００１８】
請求項４の発明の電力変換装置は、スイッチング素子を並列接続して使用される電力変換装置において、直流平滑コンデンサの出力端子と直流電源に近い上下のスイッチング素子の直流電源入力の正負極と直流電源から一番遠い上下のスイッチング素子の直流電源入力の正負極とを各々独立した配線で接続し、前記コンデンサに前記直流電圧の平滑機能と前記スイッチング素子のスイッチング時に発生するサージ電圧を抑制する機能とを兼用させたものである。
【発明の効果】
【００１９】
本発明によれば、直流平滑コンデンサの本来の機能とスイッチング素子がターンオフする時に発生するサージ電圧を抑制する機能とをこの直流平滑コンデンサに兼用させることによって、装置構成が単純化でき、また装置の低コスト化、小形化が図れる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図に基づいて詳説する。図１は、本発明の第１の実施の形態の電力変換装置を示している。図１において、直流平滑コンデンサの内部インダクタンスを省略して説明する。本実施の形態は、一括３相インバータを示している。図１において、Ｑｕ，Ｑｖ，Ｑｗ，Ｑｘ，Ｑｙ，Ｑｚは３相インバータを構成するスイッチング素子、Ｆｃ１は出力端子Ｃ１−Ｃ６が設けられた直流平滑コンデンサ、Ｖｄは直流電源、Ｕ，Ｖ，Ｗはインバータ出力を示す。
【００２１】
回路は、コンデンサＦｃ１の＋側Ｐの配線は端子Ｃ１と素子Ｑｕの端子ＣＴ、端子Ｃ２と素子Ｑｖの端子ＣＴ、端子Ｃ３と素子Ｑｗの端子ＣＴ、一側Ｎの配線は端子Ｃ４と素子Ｑｘの端子ＥＴ、端子Ｃ５と素子Ｑｙの端子ＥＴ、端子Ｃ６と素子Ｑｚの端子ＥＴを接続し、それらの配線長をほぼ同じにしている。
【００２２】
本実施の形態の電力変換装置では、このように直流平滑コンデンサＦｃ１と各相を接続することで、配線インダクタンスＬ１１，Ｌ２２，Ｌ３３の値が同じくなり、数３式で表される各サージ電圧Ｖｐは等しくなる。また、直流平滑コンデンサＦｃ１にコンデンサ本来の機能とサージ電圧Ｖｐの抑制機能を合わせもたせることによって、高価な相コンデンサを使わなくてすみ、コスト低減が図れる。
【数３】
2005176576.tif 000005
【００２３】
次に、本発明の第２の実施の形態の一括３相インバータを、図２を用いて説明する。図２において、Ｑｕ，Ｑｖ，Ｑｗ，Ｑｘ，Ｑｙ，Ｑｚは３相インバータを構成するスイッチング素子、Ｆｃ２は出力端子Ｃ１ーＣ４が設けられた直流平滑コンデンサ、Ｖｄは直流電源、Ｕ，Ｖ，Ｗはインバータ出力を示す。コンデンサＦｃ２の＋側Ｐの配線は端子Ｃ１と素子Ｑｕの端子ＣＴ、端子Ｃ２と素子Ｑｗの端子ＣＴ、−側Ｎの配線は端子Ｃ３と素子Ｑｘの端子ＥＴ、端子Ｃ４と素子と素子Ｑｚの端子ＥＴを接続し、それらの配線長はほぼ同じにする。
【００２４】
以上のように直流平滑コンデンサＦｃ２とＵ相及びＷ相を接続することで、配線インダクタンスＬ４４，Ｌ５５の値が同じくなり、数４式で表される各サージ電圧Ｖｐは等しくなる。この場合、Ｖ相のサージ電圧ＶｐはＵ相とＷ相の両方で分担してサージ電圧Ｖｐを抑制するため、その電圧ＶｐはＵ，Ｗ相より若干大きくなるが、配線数が減らせるため、インバータ装置は図１と比較して軽量化が図れる。
【数４】
2005176576.tif 000006
【００２５】
次に、本発明の第３の実施の形態の電力変換装置を、図３を用いて説明する。本実施の形態は、素子を並列に使用する場合であり、図３では３相のうちの１相Ｕ相についての回路図である。他のＶ，Ｗ相についても回路構成は同様である。
【００２６】
図３において、Ｑｕａ，Ｑｕｂ，Ｑｕｃ，Ｑｘａ，Ｑｘｂ，Ｑｘｃはスイッチング素子で、上側素子Ｑｕａ，Ｑｕｂ，Ｑｕｃ、下側素子Ｑｘａ，Ｑｘｂ，Ｑｘｃは各々３並列接続されて１相分のインバータ回路を構成している。Ｆｃ３は出力端子Ｃ１〜Ｃ６が設けられた直流平滑コンデンサ、ＵはＵ相のインバータ出力を示す。コンデンサＦｃ３の＋側Ｐ１の配線は端子Ｃ１と素子Ｑｕａの端子ＣＴ、端子Ｃ２と素子Ｑｕｂの端子ＣＴ、端子Ｃ３と素子Ｑｕｃの端子ＣＴ、−側Ｎの配線は端子Ｃ４と素子Ｑｘａの端子ＥＴ、端子Ｃ５と素子Ｑｘｂの端子ＥＴ、端子Ｃ６と素子Ｑｘｃの端子ＥＴを接続し、それらの配線長をほぼ同じにしている。
【００２７】
本実施の形態では、上記のように直流平滑コンデンサＦｃ３と並列接続された各上下素子とを接続することで、配線インダクタンスＬ６６，Ｌ７７，Ｌ８８の値をほぼ同じにし、数５式で表される各サージ電圧Ｖｐを等しくすることができる。また、直流平滑コンデンサＦｃ３にコンデンサ本来の機能とサージ電圧Ｖｐの抑制機能を合わせ持たせることによって、高価な相コンデンサを使わなくてすみ、コスト低減が図れる。
【数５】
2005176576.tif 000007
【００２８】
次に、本発明の第４の実施の形態を、図４を用いて説明する。本実施の形態は、素子を並列に使用する場合であり、図４では３相のうちの１相Ｕ相についての回路図である。他のＶ，Ｗ相についても回路構成は同様である。図４において、Ｑｕａ，Ｑｕｂ，Ｑｕｃ，Ｑｘａ，Ｑｘｂ，Ｑｘｃはスイッチング素子で、上側素子Ｑｕａ，Ｑｕｂ，Ｑｕｃ、下側素子Ｑｘａ，Ｑｘｂ，Ｑｘｃは各々３並列接続されたＵ相１相分のインバータ回路を構成している。Ｆｃ４は出力端子Ｃ１〜Ｃ４が設けられた直流平滑コンデンサ、Ｖｄは直流電源、ＵはＵ相のインバータ出力を示している。コンデンサＦｃ４の＋側は、端子Ｃ１と素子Ｑｕａの端子ＣＴ、端子Ｃ２と素子Ｑｕｃの端子ＣＴ、−側は、端子Ｃ３と素子Ｑｘａの端子ＥＴ、端子Ｃ４と素子Ｑｘｃの端子ＥＴを接続し、その配線長はほぼ同じにしてある。
【００２９】
本実施の形態では、上述したように電源に近い上下素子Ｑｕａ，Ｑｘａの両端と一番遠い上下素子Ｑｕｃ，Ｑｘｃの両端を、直流平滑コンデンサＦｃ４の端子Ｃ２，Ｃ４と端子Ｃ１，Ｃ３に各々に接続することにより、配線インダクタンスＬ９９，Ｌｎｎの値が同じくなり、数６式で表される各サージ電圧Ｖｐは等しくなる。この場合、素子Ｑｕｂ，Ｑｘｂのサージ電圧Ｖｐは素子Ｑｕａ，Ｑｘａと素子Ｑｕｃ，Ｑｘｃの両方で抑制することができ、その電圧Ｖｐは素子Ｑｕａ，Ｑｘａと素子Ｑｕｃ，Ｑｘｃより若干大きくなるが配線数を減らせるため、インバータ装置は図３と比較して軽量化が図れる。
【数６】
2005176576.tif 000008
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施の形態の回路図。
【図２】本発明の第２の実施の形態の回路図。
【図３】本発明の第３の実施の形態の回路図。
【図４】本発明の第４の実施の形態の回路図。
【図５】従来例の回路図。
【図６】他の従来例の回路図。
【図７】さらに他の従来例の回路図。
【符号の説明】
【００３１】
Ｃ１〜Ｃ６…コンデンサ端子
Ｑ…スイッチング素子、
Ｖｄ…直流電源、
Ｆｃ…直流平滑コンデンサ、
Ｌ…配線インダクタンス、
Ｍ…負荷電動機。
【図１】
2005176576.tif 000009
【図２】
2005176576.tif 000010
【図３】
2005176576.tif 000011
【図４】
2005176576.tif 000012
【図５】
2005176576.tif 000013
【図６】
2005176576.tif 000014
【図７】
2005176576.tif 000015