(57)【要約】【課題】電極端子のインダクタンスを小さくすることで、それに起因して半導体モジュールの特性が低下することを防止する。【解決手段】半導体モジュール１００は、金属板１と絶縁基板２、半導体素子４とを備える。絶縁基板２は、金属板１に積層され、金属板１とは反対側の面上に回路パターン３を有する。回路パターン３は、回路配線部３２と電極端子部３１とを含む。電極端子部３１は回路配線部３２と接続されている。半導体素子４は絶縁基板２上に載置される。半導体素子４は回路配線部３２と接続されている。半導体素子４と回路配線部３２とが絶縁物６により覆われる。電極端子部３１は、絶縁基板２の表面上に露出しており、直線状に延在している。【選択図】図２
2005159197.tif 000002
【特許請求の範囲】
【請求項１】
金属板と、
前記金属板上に積層され、前記金属板とは反対側の面上に回路パターンを有する絶縁基板と、
前記絶縁基板上に載置される半導体素子と
を備え、
前記回路パターンは、回路配線部と電極端子部とを含み、
前記電極端子部は直線状であり、
前記半導体素子と前記回路配線部とを絶縁物により覆うと共に、前記電極端子部の一端を前記絶縁物の周囲より露出させたことを特徴とする、半導体モジュール。
【請求項２】
前記半導体素子は、ゲートを有するトランジスタとフリーホイールダイオードとを含み、
前記電極端子部を介して、前記トランジスタと前記フリーホイールダイオードとにコンデンサが接続される、請求項１に記載の半導体モジュール。
【請求項３】
前記半導体素子は、ゲートを有するトランジスタを含み、
前記ゲートの電圧をクランプして制御する回路素子が前記電極端子部を介して前記トランジスタに接続される、請求項１に記載の半導体モジュール。
【請求項４】
請求項１に記載の半導体モジュールを複数備え、
前記半導体モジュール同士が、それぞれが備える前記電極端子部を介して接続される、半導体装置。
【請求項５】
前記半導体モジュール同士は、少なくとも相手が位置する側に前記電極端子部を有する、請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体モジュール及び半導体装置に関する。
【背景技術】
【０００２】
従来からの半導体モジュールは、半導体素子の動作や半導体素子に印加される電圧等を制御するための回路が半導体モジュールの製造と並行して作製されていた。このため、制御用の回路が変更されるごとに半導体モジュールの製造工程を変更する必要があり、コストが高くなる等の問題が生じていた。
【０００３】
そこで、電圧を印加するための電極端子とは別の電極端子が設けられた半導体モジュールが開発されている。この電極端子は、絶縁基板に対して傾斜して延在しており、制御用の回路を有する素子等が後付けされる。
【０００４】
なお、混成集積回路装置においてインダクタンスを低減する技術が特許文献１に開示されている。半導体パワーモジュールにおいて主回路で発生する熱を放散できる技術が特許文献２に開示されている。半導体装置において主電流端子の高い耐圧とインダクタンスの低減と実現する技術が特許文献３に開示されている。
【０００５】
【特許文献１】特開２０００−３１３５７６４号公報
【特許文献２】特開２０００−１３３７６８号公報
【特許文献３】特開平９−１２１０１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
半導体モジュールは、回路部分、すなわち半導体素子や電極端子等が、シリコンゲル等の絶縁物で覆われる。シリコンゲル等は水分を吸収するため膨張する。このため電極端子に応力が生じ、この応力により電極端子が劣化しやすかった。このため、電極端子の形状をベンド状にすることで、電極端子の強度を高めていた。制御用の回路素子等が後付け可能な電極端子についても同様に、形状をベンド状にすることで強度を高めていた。
【０００７】
一般的に、電極端子の形状がベンド状である場合、電極端子のインダクタンスが高くなる。特に制御用の回路素子が後付け可能な電極端子のインダクタンスが高くなると、制御機能が低下する可能性があった。このため、半導体モジュールの特性が低下する等の問題が生じる可能性もあった。
【０００８】
本発明は、上述の事情に鑑みてなれたものであり、電極端子のインダクタンスを小さくすることで、それに起因して半導体モジュールの特性が低下することを防止する。
【課題を解決するための手段】
【０００９】
この発明にかかる半導体モジュールは、金属板と、前記金属板上に積層され、前記金属板とは反対側の面上に回路パターンを有する絶縁基板と、前記絶縁基板上に載置される半導体素子とを備え、前記回路パターンは、回路配線部と電極端子部とを含み、前記電極端子部は直線状であり、前記半導体素子と前記回路配線部とを絶縁物により覆うと共に、前記電極端子部の一端を前記絶縁物の周囲より露出させたことを特徴とする。
【発明の効果】
【００１０】
この発明にかかる半導体モジュールによれば、電極端子部が直線状であるので、インダクタンスが小さくなる。よって、インダクタンスが原因となって半導体モジュールの特性が低下することを防止することができる。また、電極端子部は絶縁基板に対して傾斜しないため、製造コストの低減、生産性の向上、ケースの小型化等が可能になる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１は、本実施の形態にかかる半導体モジュールの概念的な平面図である。図２は、図1に示される半導体モジュール１００の位置Ａ−Ａにおける断面図である。
【００１２】
半導体モジュール１００は、金属板１と絶縁基板２、半導体素子４とを備える。絶縁基板２は、金属板１に積層され、金属板１とは反対側の面上に回路パターン３を有する。回路パターン３は、回路配線部３２と電極端子部３１とを含む。電極端子部３１は回路配線部３２と接続されている。半導体素子４は絶縁基板２上に載置される。半導体素子４は回路配線部３２と接続されている。半導体素子４と回路配線部３２とが絶縁物６により覆われる。
【００１３】
電極端子部３１は、その一端が絶縁物６の周囲から絶縁基板２の表面上に露出しており、位置Ａ−Ａの方向と平行な方向へと直線状に延在している。図１では、電極端子部３１が三つの電極端子３１１，３１２，３１３を含む場合が示されている。例えば、半導体素子４がトランジスタを含む場合においては、エミッタ（Ｅ）、コレクタ（Ｃ）、ベース（Ｂ）に電極端子３１１，３１２，３１３がそれぞれ接続されてもよい。
【００１４】
図１と図２では、半導体モジュール１００が電極端子５１，５２を更に備える場合が示されている。電極端子５１，５２は、絶縁物６に覆われ、端部の一方を回路配線部３２と接続し、他方を絶縁物６の表面に露出させている。また電極端子５１，５２は、形状がベンド状である。
【００１５】
上述の半導体モジュール１００によれば、電極端子部３１が直線状であるので、インダクタンスが小さくなる。よって、インダクタンスが原因となって半導体モジュール１００の特性が低下することを防止することができる。また、電極端子部３１は絶縁基板２に対して傾斜しないため、製造コストの低減、生産性の向上、ケースの小型化等が可能になる。
【００１６】
半導体モジュール１００が、図３に示されるように電極端子部３１が電極端子３１１，３１２を二つだけ含む場合であってもよい。例えば、半導体素子４がトランジスタを含む場合においては、エミッタ（Ｅ）、コレクタ（Ｃ）、ベース（Ｂ）のいずれか二つに電極端子３１１，３１２が接続されてもよい。
【００１７】
実施の形態２．
本実施の形態では、実施の形態１で説明された電極端子部３１に、外部からコンデンサを接続する。図４は、本実施の形態にかかる半導体モジュールの回路図である。
【００１８】
図４では、半導体素子４が絶縁型バイポーラトランジスタ（ＩＧＢＴ）とフリーホイールダイオード（ＦＷＤ）とを含む場合が示されている。ＩＧＢＴは、エミッタ（Ｅ）・コレクタ（Ｃ）・ゲート（Ｇ）を有し、ゲート（Ｇ）を有するトランジスタと把握できる。ＦＷＤは、エミッタとコレクタの間でＩＧＢＴと並列に接続される。
【００１９】
電極端子３１１，３１２は、コレクタ（Ｃ）とエミッタ（Ｅ）にそれぞれ接続されている。図中の斜線部は、電極端子３１１，３１２が絶縁基板２の表面上に露出していることを示す。以下の実施の形態で説明される図５と図７についても同様である。
【００２０】
電極端子５１，５２は、コレクタ（Ｃ）とエミッタ（Ｅ）にそれぞれ接続される。電極端子５１，５２がそれぞれ有するインダクタンスＬ１，Ｌ２は、電極端子５１とコレクタ（Ｃ）及び電極端子５２とエミッタ（Ｅ）の間にそれぞれ示されている。電極端子５１，５２には、例えば電源が接続され、ＩＧＢＴ及びＦＷＤに電圧を印加する。
【００２１】
コンデンサは、ＩＧＢＴ及びＦＷＤと並列に電極端子３１１，３１２の間に接続される。つまり、コンデンサが、電極端子３１１，３１２を含む電極端子部３１を介して、ＩＧＢＴとＦＷＤとに接続されると把握することができる。
【００２２】
上述の半導体モジュールによれば、コンデンサがＩＧＢＴ及びＦＷＤと並列に接続されるので、ＩＧＢＴ及びＦＷＤに印加される電圧が振動することを抑制することができる。
【００２３】
実施の形態３．
本実施の形態では、実施の形態１で説明された電極端子部３１に、外部からツェナーダイオードを接続する。図５は、本実施の形態にかかる半導体モジュールの回路図である。図５に示される半導体素子４及び電極端子５１，５２については実施の形態２と同様の内容である。
【００２４】
電極端子３１１，３１２は、ゲート（Ｇ）とエミッタ（Ｅ）にそれぞれ接続される。互いに逆向きで直列に接続された二つのツェナーダイオードは、ＩＧＢＴと並列に電極端子３１１，３１２の間に接続される。ツェナーダイオードは、ゲート（Ｇ）の電圧をクランプして制御する。つまり、ツェナーダイオードは外部から接続される回路素子と把握することができる。
【００２５】
この場合、半導体素子４は、ゲートを有するトランジスタ（ＩＧＢＴ）を含み、回路素子は、電極端子３１１，３１２を含む電極端子部３１を介して、トランジスタに接続されると把握することもできる。
【００２６】
上述の半導体モジュールによれば、ツェナーダイオードがゲート（Ｇ）とエミッタ（Ｅ）を介してトランジスタに並列に接続されるので、インダクタンスが原因となってゲートの電圧が急激に変化することを抑制することができる。
【００２７】
実施の形態４．
本実施の形態では、半導体装置が、実施の形態１で説明された半導体モジュールを複数備える。図６は、本実施の形態にかかる半導体装置を概念的に示す平面図である。
【００２８】
図６では、半導体装置が二つの半導体モジュール１００，１０１を備える場合が示されている。半導体モジュール１００，１０１は、図３に示される半導体モジュールと同様である。ただし半導体モジュール１０１において、電極端子５３，５４は電極端子５１，５２に、電極端子部３１が有する電極端子３１４，３１５は電極端子３１１，３１２にそれぞれ対応する。
【００２９】
半導体モジュール１００，１０１は、それぞれが備える電極端子部３１を介して接続される。図６では、電極端子３１１と電極端子３１４及び電極端子３１２と電極端子３１５が、銅材等でできた配線２１によりそれぞれ接続される場合が示されている。
【００３０】
上述される半導体装置によれば、インダクタンスの小さい半導体モジュールが備えられるので、半導体装置のインダクタンスも小さくなる。
【００３１】
上述の半導体装置においては図６に示されるように、半導体モジュール１００，１０１同士が、相手が位置する側に電極端子部３１を有することが望ましい。これにより、半導体モジュール１００，１０１をできるだけ短い配線２１で接続することができるので、配線に起因するインダクタンスを小さくすることができる。よって、半導体装置のインダクタンスをより小さくすることができる。
【００３２】
図７は、上述の半導体装置において、半導体モジュール１００，１０１にそれぞれ備えられる半導体素子４がＩＧＢＴとＦＷＤとを含む場合の回路図である。半導体モジュール１００，１０１に対応する回路図は、図４で示される回路図においてコンデンサが省かれた場合と同様である。ただし半導体モジュール１０１に対応する回路図において、インダクタンスＬ３，Ｌ４はインダクタンスＬ１，Ｌ２に対応する。
【００３３】
上述の回路図に示される半導体装置によれば、ＩＧＢＴのコレクタに接続された電極端子３１１，３１４が、ＩＧＢＴのエミッタに接続された電極端子３１２，３１５が、それぞれ配線２１により接続されるので、半導体モジュール１００，１０１のそれぞれの半導体素子４に印加される電圧を均一化するこができる。
【００３４】
上述いずれの実施の形態においても、用途に応じて回路素子を後付けすることができる。ここで回路素子は、実施の形態２においてはコンデンサを、実施の形態３においてはツェナーダイオードを、実施の形態３においては一方の半導体モジュールを、それぞれ示す。よって、半導体素子４の近傍での回路設計が容易になる。
【図面の簡単な説明】
【００３５】
【図１】実施の形態１で説明される、半導体モジュールの概念的な平面図である。
【図２】実施の形態１で説明される、半導体モジュールの概念的な断面図である。
【図３】実施の形態１で説明される、半導体モジュールの概念的な平面図である。
【図４】実施の形態２で説明される、半導体モジュールの概念的な回路図である。
【図５】実施の形態３で説明される、半導体モジュールの概念的な回路図である。
【図６】実施の形態４で説明される、半導体装置の概念的な平面図である。
【図７】実施の形態４で説明される、半導体装置の概念的な回路図である。
【符号の説明】
【００３６】
１  金属板、２  絶縁基板、３  回路パターン、４  半導体素子、３１  電極端子部、３２  回路配線部、１００，１０１  半導体モジュール。
【図１】
2005159197.tif 000003
【図２】
2005159197.tif 000004
【図３】
2005159197.tif 000005
【図４】
2005159197.tif 000006
【図５】
2005159197.tif 000007
【図６】
2005159197.tif 000008
【図７】
2005159197.tif 000009