(57)【要約】【課題】  増幅型固体撮像装置における信号電荷の転送効率を向上させる。【解決手段】  増幅型固体撮像装置は、光電変換部と、光電変換部から転送される電荷を蓄積する電荷蓄積用不純物拡散領域と、電荷蓄積部から転送される電荷を蓄積する電荷検出部を有すると共に電荷検出部の蓄積電荷量に応じた画素信号を出力する増幅部と、光電変換部から電荷蓄積部に電荷を転送する第１転送電極と、電荷蓄積部から電荷検出部に電荷を転送する第２転送電極とを備えている。本発明の製造方法では、第２転送電極を形成後、第２転送電極をマスクとしたイオン注入により、電荷蓄積用不純物拡散領域をセルフアラインで形成する。従って、電荷蓄積用不純物拡散領域と第２転送電極との位置ずれは生じない。即ち、電荷蓄積用不純物拡散領域から電荷検出部に信号電荷を転送するときに、両者の間に電位の障壁は生じず、完全転送を実現できる。【選択図】      図１
2005136279.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた量の電荷を生成する光電変換部と、
前記光電変換部から転送される電荷を蓄積する電荷蓄積用不純物拡散領域と、
前記電荷蓄積部から転送される電荷を蓄積する電荷検出部を有し、前記電荷検出部の蓄積電荷量に応じた画素信号を出力する増幅部と、
前記光電変換部から前記電荷蓄積部に電荷を転送する第１転送電極と、
前記電荷蓄積部から前記電荷検出部に電荷を転送する第２転送電極と
を備えた画素を半導体基板に複数形成した固体撮像装置の製造方法であって、
前記第２転送電極を形成する工程と、
前記第２転送電極をマスクとしたイオン注入により、前記電荷蓄積用不純物拡散領域をセルフアラインで形成する工程と
を有することを特徴とする固体撮像装置の製造方法。
【請求項２】
請求項１記載の固体撮像装置の製造方法において、
前記第１転送電極の一部が、前記電荷蓄積用不純物拡散領域全体に対向するように、前記第１転送電極を形成する工程を有する
ことを特徴とする固体撮像装置の製造方法。
【請求項３】
請求項１または請求項２記載の固体撮像装置の製造方法において、
前記光電変換部は、第１導電型の不純物拡散領域と、第２導電型の不純物拡散領域とを有する埋め込み型フォトダイオードであり、
前記第１転送電極を形成する工程と、
前記第１転送電極をマスクとしたイオン注入により、前記第１導電型の不純物拡散領域及び前記第２導電型の不純物拡散領域をセルフアラインで形成する工程と
を有することを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、及びその製造方法に関する。特に本発明は、画素アンプを有すると共に電子シャッタ動作が可能な固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
近年、ビデオカメラや電子カメラには、増幅型固体撮像装置が使用されつつある。増幅型固体撮像装置は、低消費電力という点でＣＣＤ型のものより優れている。増幅型固体撮像装置では、２次元マトリクス状に配置された各画素は、受光量に応じた量の信号電荷を生成する光電変換部と、画素アンプとを有している。光電変換部により生成された信号電荷は、画素アンプの電荷検出部に転送される。そして、画素アンプは、転送された信号電荷量に応じて増幅した信号電圧を、信号線を介して外部に出力する（例えば、特許文献１参照）。
【０００３】
ところで、固体撮像装置では、露光時間を制御する全画素同時の電子シャッタ機能が要望されている。これは、一定期間に入射して生成された電荷を予め全画素同時に排出し、次の期間に入射して全画素同時に生成された電荷を信号として読み出すことにより、露光時間を制御するものである。そして、この動作が可能な増幅型固体撮像装置として、光電変換部と、画素アンプの電荷検出部との間に容量（後述する電荷蓄積層１ｅ）を設けた特許文献２のものが知られている。
【０００４】
図１０は、特許文献２の図４に記載された増幅型固体撮像装置１の回路図である。図の右下の画素Ｐｘに符号を示すように、各画素Ｐｘは、光電変換部であるフォトダイオードＰＤと、画素アンプである接合型電界効果トランジスタ（以下、ＪＦＥＴと略記）と、第１の転送制御素子１ａと、第２の転送制御素子１ｂと、リセット素子１ｃと、電荷蓄積層１ｅと、リセットドレインＲＤとを有している。以下、簡単に動作を説明する。
【０００５】
まず、第１の転送制御素子１ａをオン（導通に）して、フォトダイオードＰＤ内の電荷を電荷蓄積層１ｅに転送することにより、フォトダイオードＰＤを全画素同時に初期化する。次に、第２の転送制御素子１ｂをオンして、電荷蓄積層１ｅに蓄積された信号電荷をＪＦＥＴのゲートに転送し、電荷蓄積層１ｅを全画素同時に初期化する。このとき、リセット素子１ｃをオンさせておき、ＪＦＥＴのゲートに転送された信号電荷をリセットドレインＲＤから排出し、ＪＦＥＴのゲートを全画素同時に初期化する。
【０００６】
ここで、フォトダイオードＰＤへの電荷蓄積は、フォトダイオードＰＤの初期化直後から始まっている。次に、第１の転送制御素子１ａをオンして、フォトダイオードＰＤに蓄積された信号電荷を全画素同時に電荷蓄積層１ｅに転送する。次に、ＪＦＥＴのゲートを初期化し、初期化直後の電位に対応する暗時出力電圧を、暗出力蓄積用コンデンサＣＤ１〜ＣＤ３に充電する。この動作を１行目の画素Ｐｘに対して行う。
【０００７】
次に、電荷蓄積層１ｅに蓄積された電荷をＪＦＥＴのゲートに転送する動作を１行目の画素Ｐｘに対して行う。この後、ＪＦＥＴのソースフォロア動作により、フォトダイオードＰＤの蓄積電荷に対応する光信号電圧を、光信号出力蓄積用コンデンサＣＳ１〜ＣＳ３に充電する。この動作を１行目の画素Ｐｘに対して行う。なお、光信号電圧には、フォトダイオードＰＤの蓄積電荷に対応する成分だけでなく、ＪＦＥＴのゲートのノイズ成分（前述の暗時出力電圧に相応）も含まれる。
【０００８】
次に、暗出力蓄積用コンデンサＣＤ１〜ＣＤ３に充電させた暗時出力電圧を出力端子ＶＤＤから読み出すと共に、光信号出力蓄積用コンデンサＣＳ１〜ＣＳ３に充電させた光信号電圧を出力端子ＶＤＳから読み出す。なお、外部の演算回路により、出力端子ＶＤＳの出力から、出力端子ＶＤＤの出力が差し引かれ、暗時出力電圧は除去される（相関二重サンプリング）。この後、暗時出力電圧及び光信号電圧を読み出す動作を、２行目以降に対しても順次行う。
【０００９】
以上のような構成及び動作により、画素アンプであるＪＦＥＴのノイズ除去と、全画素同時の電子シャッタ動作とが実現される。さらに、電荷蓄積層１ｅは、電極と、この電極及びシリコン酸化膜を介して形成されたＰ型不純物拡散領域とからなる。そして、電荷蓄積時にＰ型不純物拡散領域の表面をＮ型に反転させる電圧を電極に印加することで、界面準位を電子で満たし、暗電流の発生を抑制している。この結果、ノイズは極めて小さくなる。
【特許文献１】特開平８−２９３５９１号公報  （第９−１８項、図１−図１４）
【特許文献２】特開平１１−１７７０７６号公報  （第５−１０項、図１−図５）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献２の発明は、上述のように極めて優れた作用効果を有するものの、信号電荷の転送効率をさらに向上させることが望まれていた。
本発明の目的は、増幅型固体撮像装置における信号電荷の転送効率をさらに向上させることである。
【課題を解決するための手段】
【００１１】
本発明者の研究結果によれば、チップにより、全く転送残りのない増幅型固体撮像装置もあれば、極僅かに生じるものもあることが分かった。また、転送残りが生じる場合、その量は、ウェハ内における位置、及びウェハ毎にばらつくことが分かった。従って、このばらつきは、フォトリソ工程におけるレジスト膜厚のばらつき等の、製造工程に起因するものと考えられる。
【００１２】
そして、本発明者は、さらなる研究の結果、転送残りが従来の製造方法のどこに起因するかを突き止めた。即ち、各画素に配置させた容量のための不純物拡散領域である電荷蓄積層１ｅと、第２の転送制御素子１ｂの電極の位置とが設計通りに形成されないことがあったのである。この場合に、電位の障壁が生じて転送残りが生じてしまう。本発明は、以上の着眼点に基づいたものであり、以下の製造方法によって転送効率をさらに向上させることができる。
【００１３】
請求項１の発明は、光電変換部と、電荷蓄積用不純物拡散領域と、増幅部と、第１転送電極と、第２転送電極とを備えた画素を半導体基板に複数形成した固体撮像装置の製造方法である。ここで、光電変換部は、受光量に応じた量の電荷を生成する。電荷蓄積用不純物拡散領域は、光電変換部から転送される電荷を蓄積する。増幅部は、電荷蓄積部から転送される電荷を蓄積する電荷検出部を有し、電荷検出部の蓄積電荷量に応じた画素信号を出力する。第１転送電極は、光電変換部から電荷蓄積部に電荷を転送する。第２転送電極は、電荷蓄積部から電荷検出部に電荷を転送する。本請求項の発明は、第２転送電極を形成する工程と、第２転送電極をマスクとしたイオン注入により、電荷蓄積用不純物拡散領域をセルフアラインで形成する工程とを有することを特徴とする。
【００１４】
請求項２の固体撮像装置の製造方法は、請求項１の発明において、第１転送電極の一部が電荷蓄積用不純物拡散領域全体に対向するように、第１転送電極を形成する工程を有することを特徴とする。
請求項３の固体撮像装置の製造方法は、請求項１または請求項２の発明において、以下の点を特徴とする。第１に、光電変換部は、第１導電型の不純物拡散領域と、第２導電型の不純物拡散領域とを有する埋め込み型フォトダイオードである。第２に、第１転送電極を形成する工程と、第１転送電極をマスクとしたイオン注入により、第１導電型の不純物拡散領域及び第２導電型の不純物拡散領域をセルフアラインで形成する工程とを有する。
【発明の効果】
【００１５】
本発明では、第２転送電極をマスクとしたイオン注入により、電荷蓄積用不純物拡散領域をセルフアラインで（自己整合的に）形成する。このため、電荷蓄積用不純物拡散領域と第２転送電極との位置ずれは生じない。従って、電荷蓄積用不純物拡散領域から電荷検出部に信号電荷を転送するときに、両者の間に電位の障壁は生じない。この結果、完全転送を実現できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を用いて、本実施形態における固体撮像装置の製造方法を説明する。なお、本実施形態では一例として、等価回路図が背景技術で説明した増幅型固体撮像装置１と同様になる製造方法を説明する。従って、背景技術で説明したものも含めて、各図において同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明によって製造された増幅型固体撮像装置の単位画素の平面模式図である。図２（ａ）は、図１のＸ−Ｘ’間の断面模式図であり、図２（ｂ）は、図１のＹ−Ｙ’間の断面模式図である。図１に示すように、画素２２は、フォトダイオードＰＤと、電荷蓄積部２４と、ＪＦＥＴと、リセット部２６とを有している。リセット部２６は、高濃度Ｐ型の不純物拡散領域であるリセットドレイン２８と、リセットゲート電極３０とで構成されている。
【００１７】
また、図２（ａ）に示すように、画素２２は、高濃度Ｎ型のシリコン基板３２上のＮ型エピタキシャル層３６中に各部に対応する不純物拡散領域を形成し、Ｎ型エピタキシャル層３６上の絶縁層４０中に垂直信号線４４や遮光膜４８等を形成することで構成されている。
電荷蓄積部２４は、蓄積用電極５０と、シリコン酸化膜５２を介して蓄積用電極５０の一部に対向するように形成された電荷蓄積用拡散領域５４とで構成されている。なお、本実施形態の蓄積用電極５０は、所定の電圧を印加されることで電荷蓄積用拡散領域５４に転送された電荷をそこに保持させる機能と、フォトダイオードＰＤで生成された電荷を電荷蓄積用拡散領域５４に転送する機能とを兼用している。
【００１８】
電荷蓄積用拡散領域５４とＪＦＥＴのゲートとの間には、信号電荷を電荷蓄積用拡散領域５４からＪＦＥＴのゲートに転送する転送用電極６０が形成されている。さらに、ＪＦＥＴは、Ｐ型の不純物拡散領域であるゲートと、高濃度Ｎ型の不純物拡散領域であるソース及びドレインと、ソースードレイン間に形成されたチャネルとで構成されている。なお、高濃度Ｎ型のドレインは、素子間分離領域としても機能する。
【００１９】
図２（ｂ）に示すように、フォトダイオードＰＤは、Ｎ型の表面層８２と、Ｐ型の内部拡散層８４とからなる埋め込み型フォトダイオードとして形成されている。
ここで、請求項と本実施形態との対応関係を説明する。但し、以下に示す対応関係は、参考のために示した一解釈であり、本発明を限定するものではない。請求項記載の光電変換部は、フォトダイオードＰＤに対応する。請求項記載の電荷蓄積用不純物拡散領域は、電荷蓄積用拡散領域５４に対応する。請求項記載の増幅部及び電荷検出部は、ＪＦＥＴ、及びそのゲートにそれぞれ対応する。請求項記載の第１転送電極は、蓄積用電極５０に対応する。請求項記載の第２転送電極は、転送用電極６０に対応する。Ｎ型半導体の導電型、及びＰ型半導体の導電型の内、一方が請求項記載の第１導電型に対応し、他方が請求項記載の第２導電型に対応する。
【００２０】
図３〜図８は、本実施形態の製造方法の要部を示す断面模式図を、工程順に示したものである。各図において、上段の（ａ）は図１のＸ−Ｘ’間の断面に対応し、下段の（ｂ）は図１のＹ−Ｙ’間の断面に対応する。以下、図３〜図８を用いて、各製造工程を説明する。
まず、高濃度Ｎ型のシリコン基板３２上に、Ｎ型エピタキシャル層３６を形成する。次に、熱酸化によって、Ｎ型エピタキシャル層３６の表面にシリコン酸化膜５２を形成する。この後、例えばリンをイオン注入して、ＪＦＥＴにおける高濃度Ｎ型のドレイン領域を形成する。図３は、この状態を示している。
【００２１】
次に、リセットゲート電極３０及び転送用電極６０を形成するため、低圧化学気相成長法（ＬＰＣＶＤ法）により１層目のポリシリコン膜を形成し、これを公知の技術によりパターニングする。これにより、図４（ａ）に示すように、リセットゲート電極３０と転送用電極６０とが形成される。
次に、電荷蓄積用拡散領域５４となる領域が露出するように、レジスト９２をパターニングする。このとき、図５（ａ）に示すように、転送用電極６０においては、電荷蓄積用拡散領域５４側を露出させる一方、反対側をレジスト９２で覆う。これは、転送用電極６０を、この後行われるイオン注入のマスクとして使用するためである。
【００２２】
次に、転送用電極６０及びレジスト９２をマスクとして、例えばボロンをイオン注入し、Ｐ型の不純物拡散領域として電荷蓄積用拡散領域５４を形成する。即ち、転送用電極６０をマスクとしたセルフアラインで電荷蓄積用拡散領域５４が形成されるため、電荷蓄積用拡散領域５４の外周部が転送用電極６０の端の直下に位置するように形成される（本明細書での『下』とは、シリコン基板３２の厚さ方向に、画素２２が形成されている表面側から裏面側に向けての方向である）。図５は、この状態を示している。
【００２３】
次に、蓄積用電極５０を形成するため、レジスト９２を剥離してから、１層目のポリシリコン表面を酸化して絶縁層を形成した後、ＬＰＣＶＤ法により２層目のポリシリコン膜を形成し、これをパターニングする。蓄積用電極５０は、図６（ｂ）のように、前記下方向に見た場合に、電荷蓄積用拡散領域５４を覆うと共に、この後形成されるフォトダイオードＰＤ側まで延在するように形成する。
【００２４】
次に、フォトダイオードＰＤとなる領域が露出するようにレジスト９４を塗布してパターニングする。このとき、図７（ｂ）に示すように、蓄積用電極５０においては、フォトダイオードＰＤ側を露出させる一方、反対側をレジスト９４で覆う。これは、蓄積用電極５０を、この後行われるイオン注入のマスクとして使用するためである。
次に、蓄積用電極５０及びレジスト９４をマスクとして、例えばボロンをイオン注入し、Ｐ型の不純物拡散領域として内部拡散層８４を形成する。このとき、シリコン基板３２の厚さ方向から傾けて、イオン注入を行うことで、内部拡散層８４の端部と蓄積用電極５０の端部とがシリコン基板３２の厚さ方向に互いに対向するようにしてもよい。即ち、図７（ｂ）において点線で示した領域も内部拡散層８４として形成してもよい。次に、同じマスクを用いて例えばリンをイオン注入し、Ｎ型の不純物拡散領域として表面層８２を形成する。図７は、この状態を示している。なお、加速電圧などのイオン注入条件を適切に設定すれば、このように表面層８２の直下に内部拡散層８４を形成できる。
【００２５】
次に、レジスト９４を剥離してから、公知のリソグラフィー技術及びイオン注入技術を用いて、ＪＦＥＴを形成する。具体的にはまず、アクセプタ型不純物をイオン注入し、Ｐ型のゲート領域における深い側（図８（ａ）において９８とした領域）を形成する。次に、ドナー型不純物をイオン注入し、ソース領域の深い側と、チャネル領域とを形成する。次に、転送用電極６０をマスクとしたイオン注入により、Ｐ型のゲート領域における表面側（図８（ａ）において９６とした領域）をセルフアラインで形成する。次に、ドナー型不純物をイオン注入し、高濃度Ｎ型のソース領域を形成する。
【００２６】
なお、図８（ａ）の構造のように、Ｐ型のゲート領域における深い側９８は、転送特性に影響を与えない程度に、転送用電極６０から離して形成してもよい（即ち、深い側の外周部が転送用電極６０の端の直下に位置しなくてもよい）。或いは、図２（ａ）に示したように、Ｐ型のゲート領域における深い側９８は、表面側９６と同様に、外周部が転送用電極６０の端の直下に位置するように形成してもよい。ＪＦＥＴの形成後は、垂直信号線４４などの各種配線、遮光膜４８、絶縁層４０、パッシベーション膜（不図示）を形成し、図２に示した構造を形成する。
【００２７】
以上が本実施形態の製造工程の説明である。以下、図９を用いて、従来との違いを説明する。なお、図９（ａ）は、図１のＸ‐Ｘ’間の断面模式図に相応し、図９（ｂ）は、信号電荷である正孔を電荷蓄積用拡散領域５４からＪＦＥＴのゲートに転送する際の模式的電位分布図である。電荷蓄積用拡散領域５４の外周部が、転送用電極６０の直下に位置するか、或いは、両者の端部同士が互いに対向すれば、図９（ｂ）に実線で示すように、電位の障壁は生じない。しかし、従来の製造工程では、電荷蓄積用拡散領域５４がセルフアラインで形成されなかったため、図９（ａ）の点線に示すように、電荷蓄積用拡散領域５４の外周部が、転送用電極６０の端の直下から僅かに離れることがあった。この場合、図９（ｂ）に点線で示すように、電位の不連続部分が生じ、転送効率を低減させてしまう。
【００２８】
一方、本実施形態では、図５（ａ）に示したように、転送用電極６０をマスクとしてイオン注入を行い、電荷蓄積用拡散領域５４をセルフアラインで形成する。このため、電荷蓄積用拡散領域５４の外周部が正確に転送用電極６０の端の直下に位置するように、電荷蓄積用拡散領域５４を形成できる。従って、信号電荷の転送時において、電荷蓄積用拡散領域５４とＪＦＥＴのゲートとの間に電位の障壁が生じることはない。
【００２９】
また、図７（ｂ）に示したように、蓄積用電極５０をマスクとして、フォトダイオードＰＤの内部拡散層８４を形成する。これにより、内部拡散層８４の外周部が正確に蓄積用電極５０の端の直下に位置するように、内部拡散層８４を形成できる。このため、信号電荷の転送時において、内部拡散層８４と電荷蓄積用拡散領域５４との間にも、電位の障壁が生じることはない。従って、信号電荷を完全転送することができ、残像は生じない。この結果、製造工程に起因するばらつきが問題となることはない。
【００３０】
さらに、図２（ｂ）に示したように、電荷蓄積用拡散領域５４の全面を覆うと共にフォトダイオードＰＤ側まで延在するように蓄積用電極５０を形成する。このため、蓄積用電極５０は、フォトダイオードＰＤから電荷蓄積用拡散領域５４に電荷を転送させる機能と、この転送された電荷を電荷蓄積用拡散領域５４内に保持させる機能とを兼用する。従って、これら２つの機能を実現するための電極を別々に形成する必要がない。この結果、画素構造が簡単となるので、設計上の自由度を向上できる。また、製造上の歩留まりを向上でき、駆動パルスの入力を少なくできる。
【００３１】
そして、電荷蓄積用拡散領域５４に信号電荷を転送するために蓄積用電極５０に負の電圧が印加されたとき、蓄積用電極５０と電荷蓄積用拡散領域５４の容量結合が大きいので、電荷蓄積用拡散領域５４の電位の下がり方は大きくなる。即ち、蓄積用電極５０が電荷蓄積用拡散領域５４を覆う位置まで延在していない場合よりも、電荷蓄積用拡散領域５４の電位は小さくなる。この結果、信号電荷の完全転送をさらに容易にできる。
【産業上の利用可能性】
【００３２】
以上詳述したように本発明は、固体撮像装置の分野においておおいに利用可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明によって製造された固体撮像装置の単位画素の平面模式図である。
【図２】（ａ）は図１のＸ−Ｘ’間の断面模式図であり、（ｂ）は図１のＹ−Ｙ’間の断面模式図である。
【図３】本発明の固体撮像装置の製造方法における一工程を示す断面模式図であり、（ａ）は図１のＸ−Ｘ’間の断面に対応し、（ｂ）は図１のＹ−Ｙ’間の断面に対応する。
【図４】図３の後の一工程を示す断面模式図であり、（ａ）は図１のＸ−Ｘ’間の断面に対応し、（ｂ）は図１のＹ−Ｙ’間の断面に対応する。
【図５】図４の後の一工程を示す断面模式図であり、（ａ）は図１のＸ−Ｘ’間の断面に対応し、（ｂ）は図１のＹ−Ｙ’間の断面に対応する。
【図６】図５の後の一工程を示す断面模式図であり、（ａ）は図１のＸ−Ｘ’間の断面に対応し、（ｂ）は図１のＹ−Ｙ’間の断面に対応する。
【図７】図６の後の一工程を示す断面模式図であり、（ａ）は図１のＸ−Ｘ’間の断面に対応し、（ｂ）は図１のＹ−Ｙ’間の断面に対応する。
【図８】図７の後の一工程を示す断面模式図であり、（ａ）は図１のＸ−Ｘ’間の断面に対応し、（ｂ）は図１のＹ−Ｙ’間の断面に対応する。
【図９】電位の障壁が生じる場合の説明図であり、（ａ）は図１のＸ−Ｘ’間に対応する断面模式図であり、（ｂ）は模式的電位分布図である。
【図１０】特許文献２に記載された増幅型固体撮像装置の回路図である。
【符号の説明】
【００３４】
１  増幅型固体撮像装置
１ａ  第１の転送制御素子
１ｂ  第２の転送制御素子
１ｃ  リセット素子１ｃ
１ｅ  電荷蓄積層
２ａ、２ｂ、２ｃ  垂直信号線
８  信号出力線
８ａ  バッファアンプ
９  暗出力線
９ａ  バッファアンプ
１４ａ、１４ｂ、１４ｃ  ソースフォロア読み出し用定電流源
２２  画素
２４  電荷蓄積部
２６  リセット部
２８  リセットドレイン
３０  リセットゲート電極
３２  シリコン基板
３６  Ｎ型エピタキシャル層
４０  絶縁層
４４  垂直信号線
４８  遮光膜
５０  蓄積用電極
５２  シリコン酸化膜
５４  電荷蓄積用拡散領域
６０  転送用電極
８２  表面層
８４  内部拡散層
９２、９４  レジスト
９６  ＪＦＥＴのゲート領域における表面側
９８  ＪＦＥＴのゲート領域における深い側
ＣＤ１〜ＣＤ３  暗出力蓄積用コンデンサ
ＣＳ１〜ＣＳ３  光信号出力蓄積用コンデンサ
ＪＦＥＴ  接合型電界効果トランジスタ
ＰＤ  フォトダイオード
Ｐｘ  画素
ＲＤ  リセットドレイン
ＶＤＤ、ＶＤＳ  出力端子
【図１】
2005136279.tif 000003
【図２】
2005136279.tif 000004
【図３】
2005136279.tif 000005
【図４】
2005136279.tif 000006
【図５】
2005136279.tif 000007
【図６】
2005136279.tif 000008
【図７】
2005136279.tif 000009
【図８】
2005136279.tif 000010
【図９】
2005136279.tif 000011
【図１０】
2005136279.tif 000012