(57)【要約】【課題】  ゲート線幅の微細化に伴って生じる狭チャンネル効果を抑制することができる半導体装置及びその製造方法を得る。【解決手段】  表面に凹部１３を有する半導体基板１１と、この凹部１３に沿って形成されたゲート絶縁膜２０と、ゲート絶縁膜２０上に形成されたゲート電極２１と、凹部１３以外の半導体基板１１の表面に形成されたソース２２及びドレイン２３を有する。そして、凹部１３は、ソース２２及びドレイン２３よりも深い。【選択図】      図２
2005101449.tif 000002
【特許請求の範囲】
【請求項１】
活性領域に凹部を有する半導体基板と、
前記凹部に沿って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記凹部以外の前記半導体基板の表面に形成されたソース・ドレインを有し、
前記凹部は前記ソース・ドレインよりも深いことを特徴とする半導体装置。
【請求項２】
半導体基板上に開口部を有するマスク層を形成する工程と、
前記マスク層をマスクにして前記半導体基板に酸素イオン及び第１の不純物を注入する工程と、
前記マスク層を除去する工程と、
熱処理により前記酸素イオンを反応させて前記半導体基板の表面に酸化膜を形成する工程と、
前記酸化膜を除去して前記半導体基板の表面に凹部を形成する工程と、
全面にゲート絶縁膜及びゲート絶縁膜を形成する工程と、
前記凹部以外にある前記ゲート絶縁膜及び前記ゲート絶縁膜を除去する工程と、
前記凹部以外の前記半導体基板の表面に第２の不純物を注入してソース・ドレインを形成する工程を有し、
前記第１の不純物として、前記酸素イオン及び前記第２の不純物よりも軽い不純物を用いることを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板上に第１の開口部を有する第１のマスク層を形成する工程と、
前記第１のマスク層をマスクにして前記半導体基板に第１の不純物を注入する工程と、
前記第１のマスク層を除去する工程と、
前記半導体基板上に、前記第１の開口部の領域内で前記第１の開口部よりも小さい第２の開口部を有する第２のマスク層を形成する工程と、
前記第２のマスク層をマスクにして前記半導体基板に酸素イオンを注入する工程と、
前記第２のマスク層を除去する工程と、
熱処理により前記酸素イオンを反応させて前記半導体基板の表面に酸化膜を形成する工程と、
前記酸化膜を除去して前記半導体基板の表面に凹部を形成する工程と、
全面にゲート絶縁膜及びゲート絶縁膜を形成する工程と、
前記凹部以外にある前記ゲート絶縁膜及び前記ゲート絶縁膜を除去する工程と、
前記凹部以外の前記半導体基板の表面に第２の不純物を注入してソース・ドレインを形成する工程を有し、
前記第１の不純物として、前記酸素イオン及び前記第２の不純物よりも軽い不純物を用いることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ型トランジスタを有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
図５に、従来の半導体装置の製造方法を示す。まず、図５（ａ）に示すように、平坦なシリコン基板５１上に、シリコン酸化膜５２及びポリシリコン膜５３を形成する。次に、図５（ｂ）に示すように、リソグラフイ及びエッチングを行い、シリコン酸化膜５２及びポリシリコン膜５３をパターニングする。
【０００３】
そして、図５（ｃ）に示すように、シリコン基板５１表面にソース５４及びドレイン５５を形成する。これにより、シリコン酸化膜５２をゲート絶縁膜、ポリシリコン膜５３をゲート電極とするＭＯＳ型トランジスタが形成される。そして、このトランジスタにおいて、チャンネル５６は平坦な基板表面に沿って形成される（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開平０５−０２１７３０公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の半導体装置では、チャンネルがゲート線幅の微細化に伴って短くなるため、狭チャネル効果によりトランジスタのしきい値電圧が大幅に変動するという問題があった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は、ゲート線幅の微細化に伴う狭チャンネル効果を抑制することができる半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、活性領域に凹部を有する半導体基板と、凹部に沿って形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、凹部以外の前記半導体基板の表面に形成されたソース・ドレインを有する。そして、凹部はソース・ドレインよりも深い。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【０００８】
本発明により、ゲート線幅の微細化に伴う狭チャンネル効果を抑制することができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１及び図２に、本発明の実施の形態１に係る半導体装置の製造方法を示す。まず、図１（ａ）に示すように、半導体基板であるシリコン基板１１上に、マスク層としてシリコン窒化膜１２を１５０ｎｍ形成し、リソグラフイ及びエッチングによりパターニングして開口部１３を設ける。
【００１０】
次に、図１（ｂ）に示すように、シリコン窒化膜１２をマスクにしてシリコン基板１１に第１の不純物として水素イオンＨ＋を加速電圧１０ｋｅＶ以下、例えば６ｋｅＶで注入する。その後、シリコン窒化膜１２をマスクにしてシリコン基板１１に酸素イオンＯ２−を１５ｋｅＶ程度で注入する。これにより、酸素イオンの注入領域１４の深さは４０ｎｍ程度、水素イオンの注入領域１５の深さは８０ｎｍ程度となる。また、水素イオン及び酸素イオンの注入量は１０１６ａｔｏｍｓ／ｃｍ２である。
【００１１】
次に、図１（ｃ）に示すように、シリコン窒化膜１２をリン酸により除去する。そして、５００〜６００℃の熱処理により酸素イオンを反応させてシリコン基板１１の表面に酸化膜１６を形成する。ここで、水素イオンを注入したことにより、酸素イオンの反応速度が促進され、酸素イオンよりも深く注入された水素イオンの注入位置まで酸化される。そのため、酸化膜１６の深さは８０ｎｍ程度となる。
【００１２】
次に、図１（ｄ）に示すように、酸化膜１６をフッ酸により除去してシリコン基板１１の表面に凹部１７を形成する。また、シリコン基板１１の表面に不純物を注入して活性領域を形成する。
【００１３】
次に、図２（ａ）に示すように、全面にゲート絶縁膜としてシリコン酸化膜２０を熱酸化により２ｎｍ形成する。そして、その上にゲート電極としてポリシリコン膜２１を１００ｎｍ形成する。ただし、ゲート絶縁膜として、シリコン酸化膜以外に、シリコン酸窒化膜、アルミナ（Ａ１２０３）、ハフニア（ＨｆＯ２）又はこれらの複合膜などを用いてもよい。また、ゲート電極膜として、ポリシリコン膜以外に、シリコンゲルマニウム、タングステンなどを用いてもよい。
【００１４】
そして、図２（ｂ）に示すように、リソグラフイ及びエッチングによりパターニングして、凹部以外にあるシリコン酸化膜２０及びポリシリコン膜２１を除去する。次に、図２（ｃ）に示すように、凹部１７以外のシリコン基板１１の表面に、第２の不純物としてＡｓやＰ等を注入して、深さ４０−５０ｎｍのソース２２及びドレイン２３を形成する。
【００１５】
以上の工程により製造された半導体装置では、ソース・ドレインよりも深い凹部の内面に沿ってトランジスタのチャネル２４が形成されるため、同じゲート線幅でも従来のものより長いチャネルを確保できる。その結果、図３に示すように、ゲート線幅の微細化に伴う狭チャネル効果を抑制することができる。
【００１６】
また、第１の不純物として酸素イオンよりも軽い不純物を用いているため、酸素イオンを注入する際の加速電圧を低くしても半導体基板の深くまで酸化することができる。そして、第１の不純物として第２の不純物よりも軽い不純物を用いているため、ソース・ドレインよりも深くまで酸化することができる。なお、第１の不純物として、水素イオンの代わりに、酸素イオン及び第２の不純物よりも軽い他の不純物、即ち、酸素イオン及び第２の不純物よりも原子番号の小さい他の不純物を用いてもよい。
【００１７】
実施の形態２．
図４に、本発明の実施の形態２に係る半導体装置の製造方法を示す。まず、図４（ａ）に示すように、シリコン基板１１上に、第１のマスク層としてシリコン窒化膜４１を１５０ｎｍ形成し、リソグラフイ及びエッチングによりパターニングして第１の開口部４２を設ける。次に、シリコン窒化膜４１をマスクにしてシリコン基板１１に第１の不純物として水素イオンＨ＋を加速電圧１０ｋｅＶ以下、例えば６ｋｅＶで注入する。これにより、水素イオンの注入領域４３の深さは８０ｎｍ程度となる。
【００１８】
次に、図４（ｂ）に示すように、シリコン窒化膜４１を除去した後、シリコン基板１１上に、第２のマスク層としてシリコン窒化膜４４を１５０ｎｍ形成し、リソグラフイ及びエッチングによりパターニングして第２の開口部４５を設ける。次に、シリコン窒化膜４４をマスクにしてシリコン基板１１に第１の不純物として酸素イオンＯ２−を１５ｋｅＶ程度で注入する。これにより、酸素イオンの注入領域４６の深さは４０ｎｍ程度となる。また、水素イオン及び酸素イオンの注入量は１０１６ａｔｏｍｓ／ｃｍ２である。
【００１９】
そして、シリコン窒化膜４４を除去した後、実施の形態１の図１（ｃ）以降の工程を行う。
【００２０】
以上説明した本実施の形態２に係る半導体装置の製造方法では、酸素イオンを注入する際に用いるマスクの開口を水素イオンを注入する際に用いるマスクの開口の領域内で、その開口よりも小さくしている。これにより、熱処理により酸化膜を形成する際の酸素イオンの横方向の拡散を積極的に利用することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図（その１）である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図（その２）である。
【図３】本発明の半導体装置と従来の半導体装置について、ゲート長としきい値電圧の関係を示す図である。
【図４】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図５】従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
【００２２】
１１  シリコン基板（半導体基板）
１２  シリコン窒化膜（マスク層）
１３  開口部
１６  酸化膜
１７  凹部
２０  シリコン酸化膜（ゲート絶縁膜）
２１  ポリシリコン膜（ゲート電極）
２２  ソース
２３  ドレイン
２４  チャンネル
４１  シリコン窒化膜（第１のマスク層）
４２  第１の開口部
４４  シリコン窒化膜（第２のマスク層）
４５  第２の開口部
【図１】
2005101449.tif 000003
【図２】
2005101449.tif 000004
【図３】
2005101449.tif 000005
【図４】
2005101449.tif 000006
【図５】
2005101449.tif 000007