(57)【要約】【課題】低コストで、半導体装置の微細化に対応することができるフリップチップ実装体及びフリップチップ実装方法を提供する。【解決手段】半導体装置７の一平面に配列された複数個の外部接続端子１１が半田１３を介して実装基板１の配線パターン３に電気的に接続されたフリップチップ実装体において、実装基板１の配線パターン３形成面に、外部接続端子１１に対応して開口部９ａをもつ絶縁性材料層９が形成されており、開口部９ａ内に形成された半田１３により外部接続端子１１と配線パターン３が電気的に接続されている。【選択図】      図１
2005012022.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の一平面に配列された複数個の外部接続端子が半田を介して実装基板の配線パターンに電気的に接続されたフリップチップ実装体において、
実装基板の配線パターン形成面に、少なくとも前記外部接続端子に対応して開口部をもつ絶縁性材料層が形成されており、前記開口部内に形成された半田により前記外部接続端子と前記配線パターンが電気的に接続されていることを特徴とするフリップチップ実装体。
【請求項２】
前記絶縁性材料層は半導体装置の前記一平面とは間隔をもって形成されている請求項１に記載のフリップチップ実装体。
【請求項３】
前記開口部内に形成された半田は、前記開口部の内壁とは間隔をもって形成されている請求項１又は２に記載のフリップチップ実装体。
【請求項４】
前記外部接続端子は平面形状が略長方形に形成されており、前記開口部は前記外部接続端子の平面形状に対応して略長方形に形成されている請求項１から３のいずれかに記載のフリップチップ実装体。
【請求項５】
実装基板に実装された半導体装置はポッティング材により覆われており、前記配線パターン形成面に前記ポッティング材をはじく材料パターンが半導体装置の実装領域を囲んで形成されており、前記材料パターン上には前記絶縁性材料層は形成されていない請求項１から４のいずれかに記載のフリップチップ実装体。
【請求項６】
一平面に複数個の外部接続端子が配列された半導体装置を配線パターンが形成された実装基板上に実装するためのフリップチップ実装方法において、以下の工程（Ａ）から（Ｃ）を含むことを特徴とするフリップチップ実装方法。
（Ａ）実装基板の配線パターン形成面に、少なくとも前記外部接続端子に対応して開口部をもつ絶縁性材料層を形成する工程、
（Ｂ）前記開口部内に半田ペーストを充填する工程、
（Ｃ）前記絶縁性材料層を残存させた状態で、半導体装置を前記配線パターンに対して位置合わせして実装基板上に搭載した後、リフロー処理を施して前記外部接続端子と前記配線パターンを半田を介して電気的に接続する工程。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の一平面に配列された複数個の外部接続端子が半田を介して実装基板の配線パターンに電気的に接続されたフリップチップ実装体、及び一平面に複数個の外部接続端子が配列された半導体装置を配線パターンが形成された実装基板上に実装するためのフリップチップ実装方法に関するものである。
【０００２】
【従来の技術】
例えばＢＧＡ（ボールグリットアレイ）やＣＳＰ（チップサイズパッケージ）、ＷＬＣＳＰ（ウエハレベルＣＳＰ）、ベアチップなど、一平面に複数個の外部接続端子が配列された半導体装置を実装基板に電気的に接続する際、半導体装置の外部接続端子を実装基板上に直接接続するフリップチップ実装体が用いられている（例えば、特許文献１参照。）。フリップチップ実装体は、従来使用されてきたワイヤボンディングに比べ配線長が短く、電気的特性に優れ、実装面積を小さくできるなどの特徴をもっている。
【０００３】
フリップチップ実装体を実現するためのフリップチップ実装方法として、半導体装置の電極パッド上にアンダーボール冶金と呼ばれる土台を介して搭載された半田ボールを用いる方法（Ｃ４（Ｃｏｎｔｒｏｌｌｅｄ  Ｃｏｌｌａｐｓｅ  Ｃｈｉｐ  Ｃｏｎｎｅｃｔｉｏｎ）工法と呼ばれる）がある。半田ボールの形成方法は例えば特許文献２に開示されている。
【０００４】
【特許文献１】
特許第２８３３２７２号公報
【特許文献２】
特開２００２−２８９６３７号公報
【０００５】
【発明が解決しようとする課題】
Ｃ４工法では、半導体装置の外部接続端子として半田ボールを用いるが、隣り合う半田ボールが接続されるのを防止するために、半導体装置のパッドピッチに制約があり、半導体装置の微細化を妨げるという問題があった。
そこで本発明は、半導体装置の微細化に対応することができるフリップチップ実装体及びフリップチップ実装方法を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】
本発明のフリップチップ実装体は、半導体装置の一平面に配列された複数個の外部接続端子が半田を介して実装基板の配線パターンに電気的に接続されたフリップチップ実装体であって、実装基板の配線パターン形成面に、少なくとも上記外部接続端子に対応して開口部をもつ絶縁性材料層が形成されており、上記開口部内に形成された半田により上記外部接続端子と上記配線パターンが電気的に接続されているものである。
【０００７】
本発明のフリップチップ実装方法は、一平面に複数個の外部接続端子が配列された半導体装置を配線パターンが形成された実装基板上に実装するためのフリップチップ実装方法において、以下の工程（Ａ）から（Ｃ）を含む。
（Ａ）実装基板の配線パターン形成面に、少なくとも上記外部接続端子に対応して開口部をもつ絶縁性材料層を形成する工程、
（Ｂ）上記開口部内に半田ペーストを充填する工程、
（Ｃ）上記絶縁性材料層を残存させた状態で、半導体装置を上記配線パターンに対して位置合わせして実装基板上に搭載した後、リフロー処理を施して上記外部接続端子と上記配線パターンを半田を介して電気的に接続する工程。
【０００８】
本発明のフリップチップ実装体及びフリップチップ実装方法によれば、半導体装置の隣り合う外部接続端子の間に絶縁性材料層を存在させることができ、Ｃ４等の従来のフリップチップ実装方法と比較してパッドピッチを小さくできるので、半導体装置の微細化に対応することができる。
【０００９】
さらに、絶縁性材料層の厚みにより、半導体装置の外部接続端子、実装基板の配線パターン間の半田の高さを制御することができるので、従来技術に比べて半田の高さを高くすることができる。半田の高さを高くすることにより、熱膨張や外力による応力を緩和することができる。
【００１０】
さらに、従来技術のようには半導体装置のパッド上に半田ボールを形成する工程は必要ないので、製造コストの低減を図ることができる。
さらに、絶縁性材料層の開口部へ半田ペーストを充填する際の半田印刷マスクの精度、印刷マスク位置合わせ精度を半導体装置に半田ボールを搭載する場合に比べて緩和することができるので、製造コストの低減を図ることができ、プロセスマージン（歩留まり）を向上させることができる。
さらに、コンデンサや抵抗などのチップ部品と同じプロセスで半導体装置を実装することができるので、製造コストを低減することができる。
【００１１】
さらに、従来技術では半導体装置に半田バンプを搭載するためにパッド形状は正方形や略正方形に制約されていたが、本発明のフリップチップ実装体及びフリップチップ実装方法では半導体装置に半田バンプを搭載する必要はないので、パッド形状を円形や長方形など所望の形状に形成することができ、汎用性が増す。
【００１２】
【発明の実施の形態】
本発明のフリップチップ実装体において、上記絶縁性材料層は半導体装置の上記一平面とは間隔をもって形成されていることが好ましい。その結果、絶縁性材料層が熱膨張した際に半導体装置の上記一平面を押し上げるのを防止することができる。
ここで、上記絶縁性材料層について熱膨張係数が大きいものを用いるようにすれば、半田のリフロー処理の過熱時において絶縁性材料層の膨張により絶縁性材料層の上面で半導体装置の上記一平面を押し上げることができ、冷却時の絶縁性材料層の収縮により半導体装置の上記一平面と絶縁性材料層の上面の間に間隔を容易に形成することができる。
【００１３】
さらに、上記開口部内に形成された半田は、上記開口部の内壁とは間隔をもって形成されていることが好ましい。その結果、絶縁性材料層が熱膨張した際に開口部の内壁が半田に接触するのを防止することができる。
【００１４】
また、上記外部接続端子の平面形状が略長方形である場合、上記開口部は上記外部接続端子の平面形状に対応して略長方形に形成されていることが好ましい。その結果、平面形状が略長方形の外部接続端子を備えた半導体装置のフリップチップ実装に対応することができ、半導体装置の外部接続端子の形状及び配置を変更しなくても、外部接続端子を配線パターンに電気的に接続することができる。この場合、開口部内に複数の配線パターンを配置するようにすれば、配線パターンと半田との間に複数のアーチ状の接続点を形成することができ、半田による応力緩和の機能を向上させることができる。ただし、本発明において、外部接続端子及び上記開口部の平面形状は略長方形に限定されるものではない。
【００１５】
さらに、実装基板に実装された半導体装置はポッティング材により覆われており、上記配線パターン形成面に上記ポッティング材をはじく材料パターンが半導体装置の実装領域を囲んで形成されており、上記材料パターン上には上記絶縁性材料層は形成されていないようにすることが好ましい。その結果、半導体装置の実装領域をポッティング材で覆う際に、ポッティング材は半導体装置の実装領域を囲んで形成された材料パターンによりはじかれ、半導体装置の実装領域において半導体装置と実装基板の間には浸入しないので、半導体装置、実装基板間のポッティング材に起因する不具合、例えばポッティング材の熱膨張による半導体装置のパッドの破壊などを防止することができる。
【００１６】
【実施例】
図１は、フリップチップ実装体の一実施例を概略的に示す図であり、（Ａ）は半導体装置の実装領域の平面図、（Ｂ）は（Ａ）のＸ−Ｘ位置での断面図、（Ｃ）は（Ｂ）の破線円で囲まれた部分を拡大して示す断面図である。（Ａ）ではポッティング材の図示は省略している。
【００１７】
実装基板１上に配線パターン３及び材料パターン５が形成されている。配線パターン３及び材料パターン５は同じ材料、例えば銅により形成されており、表面には金メッキが施されている。材料パターン５は、半導体装置７の実装領域を囲んで帯状に形成されており、配線パターン３と交差する部分では分断されて、配線パターン３とは絶縁されている。配線パターン３の線幅は例えば５０μｍ（マイクロメートル）であり、材料パターン５の線幅は例えば１００μｍである。
【００１８】
実装基板１の配線パターン３及び材料パターン５の形成面に絶縁性材料層９が形成されている。絶縁性材料層９はレジストと称されることもある。ただし、本発明を構成する絶縁性材料層はレジストと称されるものに限定されるものではない。
絶縁性材料層９には、半導体装置７の外部接続端子１１に対応して、平面形状が円形の開口部９ａが形成されている。開口部９ａの形成位置は配線パターン３の端部にも対応している。
【００１９】
絶縁性材料層９には、材料パターン５の形成領域に対応して開口部９ｂも形成されている。開口部９ｂは半導体装置７の実装領域を囲んで連続する溝状に形成されており、配線パターン３の一部分の上にも形成されている。
絶縁性材料層９の高さは例えば１００μｍ、開口部９ａの開口寸法は例えば８０μｍ、開口部９ｂの幅寸法は例えば１００μｍである。
【００２０】
開口部９ａ内に配線パターン３と外部接続端子１１を電気的に接続するための半田１３が形成されている。半田１３は開口部９ａの内壁とは間隔をもって形成されている。半導体装置７の外部接続端子１１は、例えば無電解メッキにより形成されたものであり、平面寸法は直径が６０μｍである。ただし、外部接続端子１１は無電解メッキにより形成された突起電極に限定されるものではなく、例えばワイヤーボンダーを利用した金バンプなど、他の外部接続端子であってもよい。
【００２１】
また、半田１３は絶縁性材料層９よりも高く形成されており、半導体装置７は絶縁性材料層９とは間隔をもって配置されている。半導体装置７の外部接続端子１１形成面と絶縁性材料層９の上面の間隔は例えば１０μｍである。
実装基板１上に、半導体装置７を覆うポッティング材１５が形成されている。ポッティング材１５は、導電性パターン５上、半導体装置７と絶縁性材料層９の間、及び開口部９ａ内には形成されていない。ポッティング材１５としては、金メッキされた材料パターン５に対して濡れ性が悪いもの、例えばエポキシ系のＲ１００６（ナガセケムテックス株式会社の製品）を挙げることができる。ただし、ポッティング材１５はこれに限定されるものではなく、シリコン系やアクリル系のものでもよい。
【００２２】
図２はフリップチップ実装方法の一実施例を概略的に示す工程断面図である。図１及び図２を参照してこの実施例を説明する。
（１）配線パターン３と、半導体装置の実装領域を囲む材料パターン（図示は省略、図１の符号５参照）が形成され、さらに、開口部９ａ及び開口部（図示は省略、図１の符号９ｂ参照）をもつ絶縁性材料層９が形成された実装基板１を半田ペースト印刷機に配置する（（ａ）参照）。
【００２３】
（２）絶縁性材料層９の開口部９ａに対応して開口部１７ａが形成された半田印刷マスク１７を準備し、開口部９ａと開口部１７ａを位置合わせして、半田印刷マスク１７を絶縁性材料層９上に配置する。半田印刷マスク１７には、半導体装置の実装領域を囲む材料パターン上の開口部（図１の符号９ｂ参照）に対応する開口部は形成されていない（（ｂ）参照）。
【００２４】
（３）半田印刷マスク１７上に半田ペーストを載せ、スキージ１９を移動させて半田ペーストを印刷し、開口部９ａ，１７ａ内に半田ペースト２１を充填する（（ｃ）参照）。
（４）半田印刷マスク１７を実装基板１からはずす。このとき、半田ペースト２１は半田印刷マスク１７の厚み分だけ絶縁性材料層９の上面から突出している（（ｄ）参照）。
（５）半田ペースト２１と外部接続端子１１を位置合わせして、半導体装置７を実装基板１に搭載する（（ｅ）参照）。
【００２５】
（６）半導体装置７を搭載した実装基板１をリフロー炉に投入し、半田ペースト２１のリフローを実施する。このとき、絶縁性材料層９は熱膨張し、絶縁性材料層９の上面は半導体装置７を押し上げ、開口部９ａの内壁は半田ペースト２１を開口部９ａの中央側へ押す。また、半田ペースト２１はフラックス成分が蒸発して収縮して半田１３が形成される。リフロー後、温度の低下に伴って絶縁性材料層９が収縮し、半導体装置７と絶縁性材料層９の間、及び半田１３と開口部９ａの内壁の間に間隔が形成される（（ｆ）参照）。
【００２６】
（７）半導体装置７の実装領域を含む実装基板１上にポッティング材１５を形成する。このとき、ポッティング材１５は材料パターン５にはじかれて、半導体装置７と絶縁性材料層９の間には浸入しない。この実施例では、半導体装置７と絶縁性材料層９の間にアンダーフィル材は充填していない（図１参照）。
以上により、半導体装置７の実装を完了する。
【００２７】
上記の実施例において、絶縁性材料層９として、熱膨張係数の高いもの、特に高さ方向に熱膨張係数が高いものを用いることが好ましい。これにより、半導体装置７と絶縁性材料層９の間隔を大きくすることができ、実装基板１の曲げ応力に対して余裕をもたせることができる。さらに、半田１３の高さを高くすることもできる。また、実使用上の温度は半田ペースト２１のリフロー時と同程度の温度までは上がらないので、絶縁性材料層９が半導体装置７を押し上げることはないと考えられる。
【００２８】
さらに、開口部９ａ内に形成された半田１３は、開口部９ａの内壁とは間隔をもって形成されているので、絶縁性材料層９が熱膨張した際に開口部９ａの内壁が半田１３に接触するのを防止することができる。
【００２９】
また、絶縁性材料層９は、硬度が低く、弾性が高いものが好ましい。これにより、曲げ試験実施時などに、半導体装置７と絶縁性材料層９が接触した場合であっても、絶縁性材料層９が半導体装置７に与える応力を緩和することができる。さらに、半導体装置７下にアンダーフィルが充填されている場合には、アンダーフィルに含まれるシリカ粒に応力が集中して半導体装置７のデバイス特性を変動させることがあるが、硬度が低く、弾性が高い絶縁性材料層９を用いることにより、アンダーフィル中のシリカ粒に起因する応力を緩和することができる。さらに、絶縁性材料層９のパターンが細くなっても、割れにくくすることができる。また、絶縁性材料層９は、光透過性が高いものが好ましい。これにより、絶縁性材料層９の膜厚を厚くしても、開口部９ａ及び９ｂを精度よく形成することができる。
【００３０】
上記の実施例では、半導体装置７の隣り合う外部接続端子１１の間に絶縁性材料層９を存在させることができる。これにより、Ｃ４等の従来のフリップチップ実装方法と比較して半導体装置のパッドピッチを小さくできるので、半導体装置の微細化に対応することができる。
【００３１】
さらに、絶縁性材料層９の厚みにより、半田１３の高さを制御することができるので、従来技術に比べて半田１３の高さを高くすることができる。半田１３の高さを高くすることにより、熱膨張や外力による応力を緩和することができる。
【００３２】
さらに、従来技術のようには半導体装置のパッド上に半田ボールを形成する工程は必要ないので、製造コストの低減を図ることができる。
さらに、絶縁性材料層９の開口部９ａへ半田ペースト２１を充填する際の半田印刷マスク１７の精度、印刷マスク１７の位置合わせ精度を半導体装置に半田ボールを搭載する場合に比べて緩和することができるので、製造コストの低減を図ることができ、プロセスマージンを向上させることができる。
さらに、コンデンサや抵抗などのチップ部品と同じプロセスで半導体装置７を実装することができるので、製造コストを低減することができる。
【００３３】
さらに、実装基板１と半導体装置７の間にはポッティング材１５は浸入していないので、実装基板１、半導体装置７間のポッティング材に起因する不具合、例えばポッティング材の熱膨張による半導体装置７のパッドの破壊などを防止することができる。
【００３４】
また、実装基板１と半導体装置７の間にアンダーフィルを充填する場合、アンダーフィルはシリコン樹脂など柔らかく弾性のある材料が好ましい。
また、実装基板１の材料は、柔らかく弾性のある材料が好ましい。これにより、衝撃に対して半導体装置７のパッドの破壊などを防止することができる。実装基板１の構成例として、例えば、ガラスエポキシ多層材料（基板コア材）、ビルドアップ用材料（パターン接着材）、絶縁性材料層（基板表面絶縁材）を挙げることができる。
【００３５】
上記の実施例では、絶縁性材料層９の開口部９ａの平面形状は半導体装置７の外部接続端子１１の形状に合わせて円形に形成されているが、本発明はこれに限定されるものではなく、開口部９ａの平面形状は例えば略正方形や略長方形、楕円形など、任意の形状に変更することができる。これにより、半導体装置の外部接続端子の形状に合わせて絶縁性材料層の開口部及び半田の形状を変更することができ、汎用性が増す。
【００３６】
また、上記の実施例では外部接続端子９ごとに開口部９ａを設けているが、本発明はこれに限定されるものではなく、絶縁性材料層の開口部は、複数の上記外部接続端子の配置位置に対応して連通して形成されていてもよい。
【００３７】
図３は、フリップチップ実装体の他の実施例における半田形成領域を概略的に示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＹ−Ｙ位置での断面図を示す。図１と同じ機能を果たす部分には同じ符号を付す。
【００３８】
半導体装置７に、平面形状が略長方形の外部接続端子２３が形成されている。実装基板１上に、外部接続端子２３に対応して配線パターン３，３が形成されている。実装基板１の配線パターン３形成面に絶縁性材料層９が形成されている。絶縁性材料層９には、半導体装置７の外部接続端子２３に対応して平面形状が略長方形の開口部９ｃが形成されている。開口部９ｃの形成位置は配線パターン３，３の端部にも対応している。
【００３９】
開口部９ｃ内に配線パターン３，３と外部接続端子２３を電気的に接続するための半田２５が形成されている。半田２５は、配線パターン３，３及び外部接続端子２３で共通に形成されている。また、半田２５は開口部９ｃの内壁とは間隔をもって形成されている。また、半田２５は絶縁性材料層９よりも高く形成されており、半導体装置７は絶縁性材料層９とは間隔をもって配置されている。
【００４０】
このように、平面形状が略長方形の外部接続端子２３及び２本の配線パターン３，３に対応して、絶縁性材料層９に平面形状が略長方形の開口部９ｃが形成することにより、外部接続端子２３の平面形状が略長方形の場合であっても、外部接続端子２３の形状及び配置を変更しなくても、外部接続端子２３を２本の配線パターン３，３に電気的に接続することができる。
【００４１】
さらに、開口部９ｃ内に２本の配線パターン３，３を配置することにより、配線パターン３，３と半田２５との間にアーチ状の接続点を形成することができ（図３（Ｂ）参照）、半田２５による応力緩和の機能を向上させることができる。
【００４２】
この実施例では、外部接続端子２３に対する配線パターンとして２本の配線パターン３，３を用いているが、本発明はこれに限定されるものではなく、外部接続端子に対する配線パターンは１本であってもよいし、３本以上であってもよい。外部接続端子に対応して３本以上の配線パターンを配置した場合には、図３に示した実施例と同様に、配線パターンと半田との間にアーチ状の接続点を形成することができる。また、接続孔内に配置される配線パターンは棒状のものに限定されるものではなく、例えば平板状や帯状など、他の形状であってもよい。
【００４３】
また、この実施例では平面形状が略長方形の外部接続端子２３に対応して平面形状が略長方形の開口部９ｃを備えているが、本発明はこれに限定されるものではなく、平面形状が略長方形の外部接続端子に対する開口部の平面形状は略正方形や楕円形など、他の形状であってもよい。
【００４４】
また、半導体装置の外部接続端子の平面形状は円形や略長方形に限定されるものではなく、例えば略正方形や楕円形、多角形など、他の形状であってもよい。その場合、絶縁性材料層の開口部の平面形状を外部接続端子の形状に合わせて形成することができる。
【００４５】
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【００４６】
【発明の効果】
請求項１に記載のフリップチップ実装体では、実装基板の配線パターン形成面に、少なくとも外部接続端子に対応して開口部をもつ絶縁性材料層が形成されており、開口部内に形成された半田により外部接続端子と配線パターンが電気的に接続されているようにし、
請求項６に記載されたフリップチップ実装方法では、実装基板の配線パターン形成面に、少なくとも外部接続端子に対応して開口部をもつ絶縁性材料層を形成する工程（Ａ）、開口部内に半田ペーストを充填する工程（Ｂ）、絶縁性材料層を残存させた状態で、半導体装置を配線パターンに対して位置合わせして実装基板上に搭載した後、リフロー処理を施して外部接続端子と配線パターンを半田を介して電気的に接続する工程（Ｃ）を含むようにしたので、半導体装置の隣り合う外部接続端子の間に絶縁性材料層を存在させることができ、半導体装置の微細化に対応することができる。
さらに、従来技術に比べて半田の高さを高くすることができ、熱膨張や外力による応力を緩和することができる。
さらに、従来技術のようには半導体装置のパッド上に半田ボールを形成する工程は必要ないので、製造コストの低減を図ることができる。さらに、絶縁性材料層の開口部へ半田ペーストを充填する際の半田印刷マスクの精度、印刷マスク位置合わせ精度を半導体装置に半田ボールを搭載する場合に比べて緩和することができるので、製造コストの低減を図ることができ、プロセスマージン（歩留まり）を向上させることができる。
さらに、コンデンサや抵抗などのチップ部品と同じプロセスで半導体装置を実装することができるので、製造コストを低減することができる。
さらに、半導体装置に半田バンプを搭載する必要はないので、パッド形状を円形や長方形など所望の形状に形成することができ、汎用性が増す。
【００４７】
請求項２に記載のフリップチップ実装体では、絶縁性材料層は半導体装置の一平面とは間隔をもって形成されているようにしたので、絶縁性材料層が熱膨張した際に半導体装置の一平面を押し上げるのを防止することができる。
【００４８】
請求項３に記載のフリップチップ実装体では、開口部内に形成された半田は、開口部の内壁とは間隔をもって形成されているようにしたので、絶縁性材料層が熱膨張した際に開口部の内壁が半田に接触するのを防止することができる。
【００４９】
請求項４に記載のフリップチップ実装体では、外部接続端子は平面形状が略長方形に形成されており、開口部は上記外部接続端子の平面形状に対応して略長方形に形成されているようにしたので、平面形状が略長方形の外部接続端子を備えた半導体装置のフリップチップ実装に対応することができ、半導体装置の外部接続端子の形状及び配置を変更しなくても、外部接続端子を配線パターンに電気的に接続することができる。
【００５０】
請求項５に記載のフリップチップ実装体では、実装基板に実装された半導体装置はポッティング材により覆われており、配線パターン形成面にポッティング材をはじく材料パターンが半導体装置の実装領域を囲んで形成されており、材料パターン上には絶縁性材料層は形成されていないようにしたので、半導体装置の実装領域をポッティング材で覆う際に、ポッティング材は半導体装置の実装領域を囲んで形成された材料パターンによりはじかれ、半導体装置の実装領域において半導体装置と実装基板の間には浸入しないので、半導体装置、実装基板間のポッティング材に起因する不具合を防止することができる。
【図面の簡単な説明】
【図１】フリップチップ実装体の一実施例を概略的に示す図であり、（Ａ）は半導体装置の実装領域の平面図、（Ｂ）は（Ａ）のＸ−Ｘ位置での断面図、（Ｃ）は（Ｂ）の破線円で囲まれた部分を拡大して示す断面図である。
【図２】フリップチップ実装方法の一実施例を概略的に示す工程断面図である。
【図３】フリップチップ実装体の他の実施例における半田形成領域を概略的に示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＹ−Ｙ位置での断面図を示す。
【符号の説明】
１      実装基板
３      配線パターン
５      材料パターン
７      半導体装置
９      絶縁性材料層（絶縁性材料層）
９ａ，９ｂ，９ｃ    開口部
１１，２３    外部接続端子
１３，２５    半田
１５      ポッティング材
１７      半田印刷マスク
１７ａ    開口部
１９      スキージ
２１      半田ペースト
【図１】
2005012022.tif 000003
【図２】
2005012022.tif 000004
【図３】
2005012022.tif 000005