(57)【要約】【課題】  占有面積を増やすことなく、簡単な切替えで定電流出力とスイッチタイプ出力という異なる出力が可能な出力回路を提供する。【解決手段】  少なくとも入力側トランジスタと出力側トランジスタを有するカレントミラー回路を備えた定電流出力回路と、少なくとも出力側トランジスタと、これにベース電流を供給するトランジスタを有するダーリントン接続型トランジスタ回路を備えたスイッチタイプ出力回路と、前記定電流出力回路と前記スイッチタイプ出力回路との切替えを行う手段を備え、少なくとも前記定電流出力回路と前記スイッチタイプ出力回路の出力側トランジスタを共通とする。【選択図】図１
2005136560.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも入力側トランジスタと出力側トランジスタを有するカレントミラー回路を備えた定電流出力回路と、
少なくとも出力側トランジスタと、これにベース電流を供給するトランジスタを有するダーリントン接続型トランジスタ回路を備えたスイッチタイプ出力回路と、
前記定電流出力回路と前記スイッチタイプ出力回路との切替え手段を備え、
少なくとも前記定電流出力回路と前記スイッチタイプ出力回路の出力側トランジスタが共通であることを特徴とする出力回路。
【請求項２】
前記定電流出力回路と前記スイッチタイプ出力回路の電流源及び／又はＧＮＤが共通であることを特徴とする請求項１記載の出力回路。
【請求項３】
電流源にコレクタが接続され、ベースがスイッチ素子を介してＧＮＤに接続される第１のトランジスタと、
出力端子にコレクタが接続され、ベースがスイッチ素子を介して前記第１のトランジスタのベースと接続するとともに、スイッチ素子を介してＧＮＤに接続され、前記第１のトランジスタに対して所定のエミッタ比を有する第２のトランジスタと、
電流源にベースが接続され、前記第１のトランジスタ及び前記第２のトランジスタのベースと、スイッチ素子を介してエミッタが接続される第３のトランジスタと、
前記第１のトランジスタのベースと、スイッチ素子を介して接続される第１の抵抗と、
前記第２のトランジスタのベースとエミッタ間にスイッチ素子とともに設けられ、第３のトランジスタのエミッタと接続し、スイッチ素子を介してＧＮＤに接続される第２の抵抗を備えることを特徴とする出力回路。
【請求項４】
前記スイッチ素子の少なくともいずれかは、ＯＮ時の抵抗特性を所定の値としたＭＯＳトランジスタであることを特徴とする請求項３に記載の出力回路。
【請求項５】
前記スイッチ素子は、夫々ＯＮ／ＯＦＦの制御が可能なロジック回路を備えることを特徴とする請求項３又は４に記載の出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばリレー、Ｌ負荷等のドライバに用いられる出力回路に関する。
【背景技術】
【０００２】
これまでＭＯＳリレー、フォトＭＯＳリレーのドライバには、例えば図６、図７に示すようなカレントミラー回路を用いた定電流出力回路が用いられ、Ｌ負荷素子であるメカニカルリレーのドライバには、例えば図８、図９に示すようなダーリントン接続型トランジスタの基本回路を用いた低飽和スイッチ（以下ＳＷ）タイプ出力回路が用いられている。
【０００３】
定電流出力回路は、図６にＯＮ時、図７にＯＦＦ時の状態を示すように、基本的には入力側バイポーラトランジスタ（以下Ｔｒ．）Ｑ１’１０１と、Ｔｒ．Ｑ１’と所定のエミッタ比の出力側Ｔｒ．Ｑ２’１０２を備え、定電流ｉＡを定倍するカレントミラー回路に、ＯＮ／ＯＦＦを制御するスイッチ素子（以下ＳＷ）ａ’１０３、ＳＷｂ’１０４を備えた回路である。ここでは、ＳＷｂ’１０４との抵抗成分バランスを考慮して常時ＯＮのＳＷｃ’１０５を設けるとともに、Ｔｒ．Ｑ１’１０１、Ｔｒ．Ｑ２’１０２のベース電流を補正するＴｒ．Ｑ３’１０６を設け、精度と安定性の向上を図っている。
【０００４】
低飽和スイッチタイプ出力回路は、図８にＯＮ時、図９にＯＦＦ時の状態を示すように、ベース−エミッタ間（ＢＥ間）抵抗を持つ出力側Ｔｒ．Ｑ２”１１１と、そのベースに十分な電流を供給するためのＴｒ．Ｑ３”１１２より構成されるダーリントン接続型トランジスタに、ＯＮ／ＯＦＦを制御するスイッチ素子ＳＷａ”１１３、ＳＷｂ”１１４を備えた回路である。さらにここでは、出力ＯＦＦ時に電流ｉをＴｒ．Ｑ３”１１２に与えずにＧＮＤへ逃がすために、Ｔｒ．Ｑ１”１１５を設けるとともに、Ｔｒ．Ｑ１”１１５のベース電流を制御する抵抗Ｒ１”１１６、出力ＯＦＦ時のベースラインへ注入されるリーク電流を吸収するための抵抗Ｒ２”１１７が設けられている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このように出力負荷の異なる場合、そのタイプに応じてドライバを設計段階で予め選択しておく必要がある。また、両タイプを搭載しておく必要がある場合、夫々独立した出力回路が必要となり、スペース的に不利であった。
【０００６】
そこで、本発明は、従来の問題を取り除き、占有面積を増やすことなく、簡単な切替えで定電流出力とスイッチタイプ出力という異なる出力が可能な出力回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、少なくとも入力側トランジスタと出力側トランジスタを有するカレントミラー回路を備えた定電流出力回路と、少なくとも出力側トランジスタと、これにベース電流を供給するトランジスタを有するダーリントン接続型トランジスタ回路を備えたスイッチタイプ出力回路と、前記定電流出力回路と前記スイッチタイプ出力回路との切替えを行う手段を備え、少なくとも前記定電流出力回路と前記スイッチタイプ出力回路の出力側トランジスタが共通であることを特徴とする出力回路が提供される。
【０００８】
本発明の一態様によれば、電流源にコレクタが接続され、ベースがスイッチ素子を介してＧＮＤに接続される第１のトランジスタと、出力端子にコレクタが接続され、ベースがスイッチ素子を介して前記第１のトランジスタのベースと接続するとともに、スイッチ素子を介してＧＮＤに接続され、前記第１のトランジスタに対して所定のエミッタ比を有する第２のトランジスタと、電流源にベースが接続され、前記第１のトランジスタ及び前記第２のトランジスタのベースと、スイッチ素子を介してエミッタが接続される第３のトランジスタと、前記第１のトランジスタのベースと、スイッチ素子を介して接続される第１の抵抗と、前記第２のトランジスタのベースとエミッタ間にスイッチ素子とともに設けられ、第３のトランジスタのエミッタと接続し、スイッチ素子を介してＧＮＤに接続される第２の抵抗を備えることを特徴とする出力回路が提供される。
【発明の効果】
【０００９】
本発明の一実施態様によれば、占有面積を増やすことなく、簡単な切替えで定電流出力とスイッチタイプ出力という異なる出力が可能な出力回路を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下本発明の実施形態について、図を参照して説明する。
【００１１】
図１は、本発明の出力回路１の基本構成を示す図である。図に示すように、電流源には基準Ｔｒ．であるＴｒ．Ｑ１１のコレクタが接続されており、Ｔｒ．Ｑ１１のベースは、ＳＷａ２を介してＧＮＤに接続されている。一方、出力端子には、Ｔｒ．Ｑ１１に対して所定のエミッタ比を有し、且つ十分なエミッタサイズを持つＴｒ．Ｑ２３のコレクタが接続されており、Ｔｒ．Ｑ２３のベースは、ＳＷｂ４、ＳＷｃ５を介してＴｒ．Ｑ１１のベースと接続されるとともに、ＳＷｄ６を介してＧＮＤに接続されている。そして、電流源には、Ｔｒ．Ｑ３７のベースが接続されており、Ｔｒ．Ｑ３７のエミッタは、夫々ＳＷｃ５、ＳＷｂ４を介して、Ｔｒ．Ｑ１１、Ｔｒ．Ｑ２３のベースと接続されている。さらにＴｒ．Ｑ１１のベースと、ＳＷｅ８を介して抵抗Ｒ１９が接続され、Ｔｒ．Ｑ２３のベースとエミッタ間に、ＳＷｆ１０と抵抗Ｒ２１１が直列に接続されている。抵抗Ｒ２１１は、Ｔｒ．Ｑ３７のエミッタと接続されるとともにＳＷｆ１０を介してＧＮＤに接続されている。
【００１２】
尚、ここで用いられるＳＷは、全て任意の組合せで制御可能なロジック回路を有している。そして、各ＳＷは、ＭＯＳＴｒ．などを用い、所定のＯＮ抵抗となるように設計されている。ＳＷｂ４、ＳＷｃ５は、ＯＮ抵抗をバランス設計されている。
【００１３】
このような出力回路において、定電流出力（Ｔｒ．Ｑ１とＴｒ．Ｑ２の電流比を所定値）とするときには、図２、図３に示すように、ＳＷｃ５をＯＮ、ＳＷａ２、ＳＷｆ１０をＯＦＦとすることにより、Ｔｒ．Ｑ１、Ｔｒ．Ｑ２とそのベース電流を供給するＴｒ．Ｑ３より構成されるカレントミラー回路が形成される。そして、出力ＯＮ時には、図２に示すように、ＳＷｂ４をＯＮ、ＳＷｄ６をＯＦＦとし、出力ＯＦＦ時には、図３に示すように、ＳＷｂ４をＯＦＦ、ＳＷｄ６をＯＮとする。
【００１４】
一方、ＳＷタイプ出力とするときには、図４、図５に示すように、ＳＷｂ４、ＳＷｆ１０をＯＮ、ＳＷｃ５、ＳＷｄ６をＯＦＦとする。定電流出力のときと異なり、Ｔｒ．Ｑ１は、電流経路切替えに用いられ、抵抗Ｒ１９によりベース電流が制御されている。そして、出力側Ｔｒ．Ｑ２３と、そのベースに十分な電流を供給するためのＴｒ．Ｑ３７によりダーリントン接続型トランジスタが構成されている。抵抗Ｒ２１１は、Ｔｒ．Ｑ２３のＢＥ間抵抗として、出力ＯＦＦ時のベースラインへ注入されるリーク電流を吸収し、ｔＯＦＦの高速化に寄与する。そして、出力ＯＮ時には、図４に示すように、ＳＷａ２をＯＮ、ＳＷｅ８をＯＦＦとし、出力ＯＦＦ時には、図５に示すように、ＳＷａ２をＯＦＦ、ＳＷｅ８をＯＮとする。
【００１５】
このような出力回路により、各ＳＷのロジック制御のみで、定電流出力とスイッチタイプ出力という両タイプの出力を、一つの回路構成で実現することが可能となる。
【００１６】
また、従来の回路を夫々形成した時と比較して、素子面積を縮小することが可能となる。このとき、必ずしも夫々の回路における素子を全て共通とする必要はなく、少なくともその特性上大きな面積を占める出力側Ｔｒ．Ｑ２３が共通であれば、素子面積の縮小を図ることは可能である。
【００１７】
本実施形態において、抵抗Ｒ１９、抵抗Ｒ２１１を設けたが、所定の抵抗成分として有していればよく、ＳＷのＯＮ抵抗を所定値に設定することにより設けることも可能である。また、これらを含む各ＳＷには、ＭＯＳＴｒ．などロジック回路により制御可能な素子を用いることができ、このときそれぞれＯＮ抵抗が所定値となるよう設計されている。このようなＳＷを用いる場合、ＳＷｂ４、ＳＷｃ５は、ＯＮ抵抗をバランス設計しておく必要がある。
【００１８】
また、本実施形態において、出力ＯＦＦ時において、定電流出力では、ＳＷｄ６をＯＮ、ＳＷｆ１０をＯＦＦ、ＳＷタイプ出力では、ＳＷｆ１０をＯＮ、ＳＷｄ６をＯＦＦとしていたが、同時にＯＮとすることにより、Ｔｒ．Ｑ２３ベース電荷のＧＮＤ経路が並列になり、抵抗が下がるため、引き抜き速度を速めることが可能となる。
【００１９】
また、本実施形態においては、ＳＷを外部のロジック回路よりコントロールできる能動素子としているが、出力タイプの切替えを含めてＩＣが固定機能でよい場合、例えば各素子の形成（下地）は共通で、Ａｌ配線パターンを変更する（ＡＬマスタースライス）だけで、夫々の出力回路を形成することが可能である。従って、従来の各タイプの出力回路を形成する場合でも、低コストで形成することが可能となる。
【００２０】
このような出力回路において、要求される出力タイプ、特性により、電流源から供給される電流ｉが適宜設定される。例えば、定電流出力の場合、電流ｉをコントロールして出力電流を変動させることが可能である。また、ＳＷタイプ出力の場合、必要な電流は一定であるため、適正量に抑えておくことにより消費電力の抑制が可能となる。
【００２１】
このような出力回路は、各種リレーの他、モーター等のＬ負荷素子、ＬＥＤ等のドライバとして用いることができる。
【００２２】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の出力回路の基本構成を示す図。
【図２】本発明の出力回路の接続を示す図。
【図３】本発明の出力回路の接続を示す図。
【図４】本発明の出力回路の接続を示す図。
【図５】本発明の出力回路の接続を示す図。
【図６】従来の定電流出力回路を示す図。
【図７】従来の定電流出力回路を示す図。
【図８】従来のＳＷタイプ出力回路を示す図。
【図９】従来のＳＷタイプ出力回路を示す図。
【符号の説明】
【００２４】
１  Ｔｒ．Ｑ１
２  ＳＷａ
３  Ｔｒ．Ｑ２
４  ＳＷｂ
５  ＳＷｃ
６  ＳＷｄ
７  Ｔｒ．Ｑ３
８  ＳＷｅ
９  抵抗Ｒ１
１０  ＳＷｆ
１１  抵抗Ｒ２
１０１  Ｔｒ．Ｑ１’
１０２  Ｔｒ．Ｑ２’
１０３  ＳＷａ’
１０４  ＳＷｂ’
１０５  ＳＷｃ’
１０６  Ｔｒ．Ｑ３’
１１１  Ｔｒ．Ｑ２” 
１１２  Ｔｒ．Ｑ３” 
１１３  ＳＷａ” 
１１４  ＳＷｂ”
１１５  Ｔｒ．Ｑ１”
１１６  抵抗Ｒ１”
１１７  抵抗Ｒ２” 
【図１】
2005136560.tif 000003
【図２】
2005136560.tif 000004
【図３】
2005136560.tif 000005
【図４】
2005136560.tif 000006
【図５】
2005136560.tif 000007
【図６】
2005136560.tif 000008
【図７】
2005136560.tif 000009
【図８】
2005136560.tif 000010
【図９】
2005136560.tif 000011