(57)【要約】【課題】  封止体の上面に電極板を露出する表面実装構造の小型の半導体装置の提供。【解決手段】  半導体装置は、上面及び下面並びに側面を有する封止体と、封止体内に位置し第１の主面にソース電極及びゲート電極を有し第２の主面にドレイン電極を有する半導体チップと、一面に半導体チップのドレイン電極を接続し他の一面を封止体の上面に露出させるドレイン電極板と、一部が封止体の内部に位置して半導体チップのゲート電極及びソース電極に別々に接続され他の一部が封止体の側面から突出して封止体の第２の面側で表面実装可能を端子構造となるソース電極板及びゲート電極板と、ドレイン電極板の一縁から突出し封止体の側面に沿って延在しかつ屈曲して封止体の下面側で表面実装可能となる引き回し端子とを有する。【選択図】        図１
2005159238.tif 000002
【特許請求の範囲】
【請求項１】
第１の面、前記第１の面の反対の面となる第２の面及び前記第１の面と前記第２の面を接続する側面を有する絶縁性樹脂からなる封止体と、
前記封止体内に位置し第１の主面に複数の電極を有し、前記第１の主面の反対の第２の主面に電極を有する半導体チップと、
一面に前記半導体チップの第２の主面を接続し、前記一面の反対面となる他の一面を前記封止体の前記第１の面に露出させる電極板と、
一部が前記封止体の内部に位置して前記半導体チップの所定の前記電極に接続され、他の一部が前記封止体の側面から突出して前記封止体の第２の面側で表面実装可能な端子構造となる複数の電極板と、
前記封止体の前記第１の面に一面を露出させる前記電極板の一縁から突出し、前記封止体の側面に沿って延在し、かつ屈曲して前記封止体の第２の面側で表面実装可能となる引き回し端子とを有することを特徴とする半導体装置。
【請求項２】
前記引き回し端子の表面実装部分は前記封止体の側面から突出する前記電極板の表面実装部分よりも長くなっていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記引き回し端子は前記電極板の両端側から突出し、かつ前記封止体の１辺に沿って延在していることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記封止体の前記第１の面に一面を露出させる前記電極板上には熱伝導性の良好な弾性体を介して放熱フィンが固定されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体チップにはトランジスタが形成され、前記半導体チップの前記第２の主面には第２の電極が設けられ、
前記半導体チップの前記第１の主面には第１の電極と制御電極が設けられていることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係わり、例えば、サーバのＤＣ−ＤＣコンバータに使用されるパワートランジスタ等に適用して有効な技術に関する。
【背景技術】
【０００２】
パワートランジスタとして、絶縁性樹脂からなる封止体内にパワーＭＯＳＦＥＴチップを組み込んだ構造が知られている。パワートランジスタとして、絶縁性樹脂からなる封止体の下面にドレイン端子となる金属部材を露出させ，封止体の側面にソース用リード端子及びゲート用リード端子を配置した構造が知られている。封止体から突出するソース用リード端子及びゲート用リード端子は一部で屈曲し、その先端は表面実装が可能な構造になっている。封止体内に延在するソース用リード端子及びゲート用リード端子は、前記金属部材上に固定された半導体チップの上面のソース電極及びゲート電極にそれぞれ電気的に接続されている。これらリードは、ソース電極及びゲート電極上にワイヤのボールボンディング法によって均等に配置されたＡｕバンプに超音波圧着されている（例えば、特許文献１）。また、特許文献１には、ソース用リード端子及びゲート用リード端子の一部が封止体の上面に露出する構造も開示されている。
【０００３】
一方、同様の構造のパワートランジスタの製造方法において、半導体ウエハの段階で金バンプを形成し、その後半導体ウエハをダイシングして金バンプを有する半導体チップを形成する技術も知られている（例えば、特許文献２）。
【０００４】
【特許文献１】特開２０００−２２３６３４号公報
【特許文献２】特開２００３−８６７８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記パワートランジスタは、封止体の下面にドレイン端子になる電極板（ドレイン電極板）が露出し、封止体の側面から突出するソース端子（ソース電極板）及びゲート端子（ゲート電極板）は一段屈曲し、先端の実装部分が前記ドレイン電極板と略同じ高さに位置して表面実装可能な構造になっている。
【０００６】
一方、ドレイン電極板を封止体の上面に露出させ、この露出させたドレイン電極板に放熱フィンを取り付けて使用する実装形態が要請されている。
【０００７】
本発明の一つの目的は、封止体の上面に電極板を露出する表面実装構造の半導体装置を提供することにある。
【０００８】
本発明の一つの目的は、封止体の上面に電極板を露出する表面実装構造の小型の半導体装置を提供することにある。
【０００９】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１１】
（１）本発明の半導体装置は、
第１の面（上面）、前記第１の面の反対の面となる第２の面（下面）及び前記第１の面と前記第２の面を接続する側面を有する絶縁性樹脂からなる封止体と、
前記封止体内に位置し第１の主面に複数の電極（ソース電極及びゲート電極）を有し、前記第１の主面の反対の第２の主面に電極（ドレイン電極）を有する半導体チップと、
一面に前記半導体チップの第２の主面を接続し、前記一面の反対面となる他の一面を前記封止体の前記第１の面に露出させる電極板（ドレイン電極板）と、
一部が前記封止体の内部に位置して前記半導体チップの所定の前記電極に接続され、他の一部が前記封止体の側面から突出して前記封止体の第２の面側で表面実装可能を端子構造となる複数の電極板（ソース電極板及びゲート電極板）と、
前記封止体の前記第１の面に一面を露出させる前記電極板の一縁から突出し、前記封止体の側面に沿って延在し、かつ屈曲して前記封止体の第２の面側で表面実装可能となる引き回し端子（ドレイン電極板）とを有することを特徴とする。
【００１２】
また、前記引き回し端子の表面実装部分は前記封止体の側面から突出する電極板（ソース電極板及びゲート電極板）の表面実装部分よりも長くなっていることを特徴とする。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００１４】
前記（１）の手段によれば、（ａ）封止体の上面にドレイン電極板が露出するとともに、このドレイン電極板から引き回し端子が封止体の下面側に引き回されて表面実装構造の端子となっている。この引き回し端子は、封止体の１辺に沿って延在する構造になることから、封止体の側方に長く突出しなくなり、半導体装置全体の大きさを小さくすることができる。
【００１５】
（ｂ）封止体の上面に平坦なドレイン電極板の１面が露出することから、この露出面に放熱フィンを取り付けることができ、熱放散性の良好な半導体装置になる。
【００１６】
（ｃ）前記引き回し端子の表面実装部分は前記封止体の側面から突出する電極板（ソース電極板及びゲート電極板）の表面実装部分よりも長くなっていることから、接続強度が大きくなり、実装の信頼性が高くなる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００１８】
図１乃至図１７は本発明の実施例１である半導体装置に係わる図である。図１〜９は半導体装置の構造に係わる図であり、図１０〜図１４は半導体装置の製造に係わる図である。図１５〜図１７は放熱フィンを取り付けた状態の半導体装置を示す図である。
【００１９】
本実施例１の半導体装置は、パワートランジスタを構成し、封止体の内部に縦型のパワーＭＯＳＦＥＴを形成した半導体チップが組み込まれている。半導体チップの第１の主面には、第１電極であるソース（Ｓ）電極と、制御電極であるゲート（Ｇ）電極が設けられ、前記第１の主面の反対面となる第２の主面には第２電極となるドレイン（Ｄ）電極が設けられる構造になっている。
【００２０】
半導体装置１は、図２乃至図６及び図８に示すように、外観的には偏平四角形状の絶縁性樹脂からなる封止体（パッケージ）２を有する。封止体２は第１の面（上面）と、第１の面の反対面となる第２の面（下面）と、第１の面第２の面を接続する側面とを有する構造になっている。
【００２１】
封止体２にはその内外に亘って延在する銅合金からなる３本の電極板４，５，６を有する。第１の電極板（電極板４）はドレイン電極板４であり、第２の電極板（電極板５）はゲート電極板５であり、第３の電極板（電極板６）はソース電極板６である。
【００２２】
また、図８及び図３に示すように、封止体２内には半導体チップ７が位置している。この半導体チップ７の第１の主面にはゲート電極８及びソース電極９が設けられている。また、第１の主面の反対の第２の主面にはドレイン電極（特に符号は付さず）が設けられている。ドレイン電極は半導体チップ７の第２の主面の略全域に亘って設けられている。ゲート電極８上には突起電極（バンプ電極）８ａが設けられている。また、ソース電極９上には複数の突起電極（バンプ電極）９ａが設けられている。ゲート電極８は狭い領域であることから、例えば、１個のバンプ電極８ａを設けているが、余裕があれば複数のバンプ電極としてもよい。ソース電極９は広い面積であることから、給電状態を一様にするために所定箇所に点在してある。図では５個としてあるがこれに限定されるものではない。
【００２３】
ドレイン電極板４はその一面に接続材１１を介して半導体チップ７の第２の主面側を接続（固定）する構造になっている（図１参照）。これにより、半導体チップ７の第２の主面に設けられたドレイン電極はドレイン電極板４に電気的に接続されることになる。
【００２４】
ドレイン電極板４の前記一面の反対面となる他の一面は封止体２の上面に露出している。ドレイン電極板４の一部は四角形状の封止体２の１辺側に幅広状態で突出するとともに、この幅広突出部分４ａの一縁、即ち、幅広突出部分４ａの中間寄りの部分から引き回し端子４ｂが突出している。引き回し端子４ｂは、突出部分から突出する突出部分４ｃと、この突出部分４ｃに連なり封止体２の側面（１辺）に沿って延在する延在部分４ｄとからなっている。また、延在部分４ｄは途中で封止体２の下面側に一段階段状に屈曲している。屈曲した先端部分は半導体装置１の表面実装時、実装（接続）される部分（実装部分４ｅ）となる（図９参照）。ドレイン電極板４の幅広突出部分４ａ以外の縁部分は封止体２によって覆われている（図２参照）。
【００２５】
半導体装置１の小型化のため、幅広突出部分４ａ及び突出部分４ｃは、その突出長さができるだけ短くなるように設計されている。即ち、ドレイン電極板４は、板材をプレス加工やエッチング加工によって形成するが、この加工時、幅広突出部分４ａと、この幅広突出部分４ａに平行に延在する延在部分４ｄとの間隔が最も短くできるような寸法あるいはこれに近似した寸法が選ばれる。
【００２６】
また、封止体２内に位置するドレイン電極板４の側面は、図１に示すように、斜面４ｇが設けられて庇状になり、ドレイン電極板４が封止体２から抜け難くなっている。封止体２が形成されるドレイン電極板領域には四角形状の開口部４ｆが設けられている。この開口部４ｆには封止体２を形成する樹脂が入り込むことから、ドレイン電極板４と樹脂との接触面積を増大させ、封止体２からドレイン電極板４が剥離し難くなっている。
【００２７】
一方、一部が封止体２の内部に位置して半導体チップ７の第１の主面の所定の電極に接続され、他の一部が封止体２の側面から突出して封止体２の第２の面側で表面実装可能な端子構造となるゲート電極板５及びソース電極板６が設けられている。
【００２８】
ゲート電極板５は、例えば、０．５ｍｍ程度の細い１本構造となり、一部（内端）は屈曲（屈曲部５ａ）して半導体チップ７のゲート電極８上に形成されたバンプ電極８ａに電気的に接続されている。封止体２から突出する他の一部（外端）は表面実装が可能な構造になっている。即ち、封止体２の側面から突出するゲート電極板５は途中で封止体２の下面側に一段階段状に屈曲し、屈曲した先端部分は半導体装置１の表面実装時、実装される部分（実装部分５ｅ）となる（図３、図８参照）。
【００２９】
ソース電極板６の一部（内端）は半導体チップ７のソース電極９に対面するように幅広の板材（幅広部６ａ）となり、図１、図３及び図８に示すように、半導体チップ７のソース電極９上に設けられた複数のバンプ電極９ａに電気的に接続されている。図８に示すように、幅広部６ａからは３本の端子部６ｂが突出し、これら３本の端子部６ｂが封止体２の側面から外部に平行に突出している。この端子部６ｂ、換言するならば、ソース電極板６の他の一部（外端）は表面実装が可能な構造になっている。即ち、封止体２の側面から突出する端子部６ｂは途中で封止体２の下面側に一段階段状に屈曲し、屈曲した先端部分は半導体装置１の表面実装時、実装される部分（実装部分６ｅ）となる（図４、図５参照）。ドレイン電極板４の実装部分４ｅの下面高さ、ゲート電極板５の実装部分５ｅの下面高さ及びソース電極板６の実装部分６ｅの下面高さは同じ高さとなり、半導体装置１の表面実装が可能になっている。
【００３０】
なお、ソース電極板６において、封止体２の側面から３本の端子部６ｂを突出させる構造にすることによって、半導体装置１を実装基板に半田等の接合材料で接合する際、面積が広いと半田が集まりすぎて盛り上がるのを防止し、半田が所定量ずつ分散するようにするためである。
【００３１】
また、図７に示すように、封止体２の表面に円形窪２０が偏って設けられている。この円形窪２０によって、半導体装置１の方向性（極性）を認識することができる。
【００３２】
図１０は本実施例の変形例である。図１０に示す半導体装置１は、実施例１において、ドレイン電極板４の引き回し端子４ｂを長くし、実装部分４ｅの長さを、ゲート電極板５及びソース電極板６の実装部分５ｅ，６ｅの長さよりも長くし、実装強度向上を図るものである。図１０の半導体装置１のドレイン電極板４の実装部分４ｅの長さは、図５及び図６に示すゲート電極板５及びソース電極板６の実装部分５ｅ，６ｅの長さよりも３倍程度長くなっている。
【００３３】
つぎに、このような半導体装置１の製造方法について説明する。半導体装置１の製造においては、図１１及び図１２に示すドレイン電極板４を形成するリードフレーム２５と、図１４に示すゲート電極板５及びソース電極板６を形成するリードフレーム４５が使用される。いずれのリードフレームも一対の外枠と、これら外枠を一定の間隔で連結する内枠とからなり、外枠と内枠で形成される四角形状の領域に所定のリードパターンを形成したパターンになっている。いずれのリードフレームも一部を示すものである。リードフレームは銅合金板を所望のパターンに形成したものである。
【００３４】
図１１及び図１２に示すドレイン電極板４を形成するリードフレーム２５は、それぞれ両端が内枠に連結される連結部２６を有している。この連結部２６の両側にはそれぞれ突出したドレイン用突片２７が形成されている。このドレイン用突片２７は半導体チップ７を搭載する部分を有するとともに、連結部２６との境界部分に１辺を近接させた前述の開口部４ｆが形成されている。ドレイン用突片２７の露出側面の周縁には前述の斜面４ｇが形成されている。また、連結部２６には角張ったＳ字状のスリット２８が直列に２本設けられている。各スリット２８は各ドレイン用突片２７に対応している。このスリット２８によって囲まれた部分が前述のドレイン電極板４の幅広突出部分４ａ及び引き回し端子４ｂを形成する部分になる。
【００３５】
従って、外枠と横枠で形成される四角形状領域には４個の半導体装置１を製造できるリードパターンが形成されていることになる。このため、図１４に示すゲート電極板５及びソース電極板６を形成するリードフレーム４５もリードフレーム２５に対応した構造になっている。
【００３６】
リードフレーム４５においては、一対の外枠４６の内側の２箇所で４本のリードが平行に内側に延在している。隣り合う３本のリード４７は四角形状の幅広部６ａに連なっている。幅広部６ａから突出する３本のリード４７を封止体２を形成した後、途中で切断することによって半導体装置１のソース電極板６の端子部６ｂが形成される。３本のリード４７に隣接する残りの１本のリード４８はその先端が幅広部６ａ側に屈曲して屈曲部５ａを形成している。リード４８を封止体２を形成した後、途中で切断することによって半導体装置１のゲート電極板５が形成される。幅広部６ａ及び屈曲部５ａはリードフレーム２５のドレイン用突片２７上に重なるようになっている。
【００３７】
半導体装置１の製造においては、図１３に示すように、各ドレイン用突片２７のチップ固定側面に導電性の接続材１１を介して半導体チップ７を固定する。半導体チップ７これにより、半導体チップ７の第２の主面に設けられたドレイン電極はドレイン用突片２７に電気的に接続されることになる。半導体チップ７の第１の主面にはゲート電極８及びソース電極９が設けられている。ゲート電極８上にはバンプ電極８ａが接続され、ソース電極９上には複数のバンプ電極９ａが接続されている。
【００３８】
つぎに、図１４に示すように、リードフレーム４５をリードフレーム２５上に位置決めして重ね合わせ、各半導体チップ７のゲート電極８のバンプ電極８ａにリード４８の屈曲部５ａを接続し、かつソース電極９の各バンプ電極９ａに幅広部６ａを接続させる。この接続は、半田等からなるバンプ電極８ａ，９ａのリフローによって行う。
【００３９】
つぎに、常用のトランスファモールディングによって絶縁性樹脂（例えば、エポキシ樹脂）からなる封止体２を形成し、ついでリード４７，４８及び連結部２６を所定箇所で切断し、かつ成型して図１乃至図９に示す表面実装型の半導体装置１を製造する。
【００４０】
図１６は実施例１の半導体装置１に放熱フィン５０を取り付けた状態を示す模式的断面図であり、図１に示す半導体装置１のドレイン電極板４上に接合材５１を介して放熱フィン５０を固定した状態を示す図である。放熱フィン５０は台座部５２と、この台座部５２の上面側に複数平行に設けられる突条のフィン５３とからなっている。接合材５１は、熱伝導性が良好である材質であれば何でもよい。このように放熱フィン５０を取り付けることによって放熱性の良好な半導体装置を提供することができる。
【００４１】
図１７及び図１８は実施例１の半導体装置１を実装基板５５に複数実装し、かつ各半導体装置１に共通の放熱フィン５６を取り付けた状態を示すものである。図１７は模式的断面図であり、図１８は模式的平面図である。
【００４２】
図では４個の半導体装置１を一列に実装した状態を示すが、実装の数はこれに限定されるものではない。放熱フィン５６はフィン５７を有するフィン部５８と、このフィン部５８の両端に延在するフィン５７を有しない平坦な取付部５９からなっている。取付部５９は実装基板５５に固定された支柱６０上にビス６１によってネジ止めされている。各半導体装置１の上面と放熱フィン５６との間にはバッファ６２が介在されている。このバッファ６２は、例えば、高熱電導性ゴム体で形成されている。従って、バッファ６２はビス６１の締め付けによって弾力的に変形しながらそれぞれ半導体装置１のドレイン電極板に接触するため、半導体装置１の高さばらつきがあっても半導体装置１を締め付けで損傷させることがない。バッファ６２は放熱フィン５６や半導体装置１に接着させるものであっても、あるいは単に介在させるだけのものでもよい。
【００４３】
このような構造では、フィン部５８の１側に突出する延在部分４ｄの封止体２からの突出長さが短くできることから複数の半導体装置の実装面積の縮小化が図れる。
【００４４】
実施例１によれば以下の効果を有する。
（１）封止体２の上面にドレイン電極板４が露出するとともに、このドレイン電極板４から引き回し端子４ｂが封止体２の下面側に引き回されて表面実装構造の端子となっている。この引き回し端子４ｂは、封止体２の１辺に沿って延在する構造になることから、封止体２の側方に長く突出しなくなり、半導体装置全体の大きさを小さくすることができる。
【００４５】
（２）封止体２の上面に平坦なドレイン電極板４の１面が露出することから、この露出面に放熱フィン５０を取り付けることができ、熱放散性の良好な半導体装置１になる。
【００４６】
（３）引き回し端子４ｂの表面実装部分は封止体２の側面から突出するゲート電極板５及びソース電極板６の表面実装部分よりも長くなる構造では、接続強度が大きくなり、実装の信頼性が高くなる。
【００４７】
（４）実装基板５５上に一列に半導体装置１を実装し、これら半導体装置１上に１本の放熱フィン５６を延在させる実装構造では、半導体装置１の小型化から実装面積の縮小化が可能になる。また、各半導体装置１の上面と放熱フィン５６との間には弾力的に作用するバッファ６２が介在されていることから、バッファ６２をビス６１の締め付けによって実装基板５５に取り付ける際締め付けによって半導体装置１を損傷させることもない。
【実施例２】
【００４８】
図１９乃至図２３は本発明の実施例２である半導体装置に係わる図である。図１９は半導体装置１の模式的平面図、図２０は半導体装置の左側面図、図２１は半導体装置の右側面図、図２２は半導体装置の底面図、図２３は半導体装置の背面図である。
【００４９】
本実施例２の半導体装置１は、実施例１の半導体装置１において、封止体２の１辺から突出する幅広突出部分４ａの両端を細く延長させ、これら延長端部４ｈを表面実装構造としたものである。即ち、幅広突出部分４ａから延長される延長端部４ｈを途中で一段封止体２の下面側に屈曲させて先端を実装部分４ｅとしたものである。
【００５０】
本実施例２の半導体装置１は幅広突出部分４ａの一縁から引き回し端子４ｂを形成することなく、幅広突出部分４ａの両端を延長させて実装部分４ｅを形成することから、半導体装置１の小型化を図ることができる。図１９では、実装部分４ｅが封止体２の両端から外側に突出した構造になっているが、実装部分４ｅの先端を封止体２の両端から突出しないようにすることによってさらに小型化、即ち、実装面積の縮小化が可能になる。
【００５１】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施例では、パワーＭＯＳＦＥＴを半導体チップに組み込んだ例を示したが、組み込む素子としてはＭＩＳＦＥＴ，パワーバイポーラトランジスタ，ＩＧＢＴ等のトランジスタ、あるいはトランジスタを含むＩＣでもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施例１である半導体装置の模式的断面図である。
【図２】実施例１の半導体装置の模式的平面図である。
【図３】実施例１の半導体装置の平面側からみた封止体内部の各部の配置状態を示す模式図である。
【図４】実施例１の半導体装置の正面図である。
【図５】実施例１の半導体装置の右側面図である。
【図６】実施例１の半導体装置の左側面図である。
【図７】実施例１の半導体装置の底面図である。
【図８】実施例１の半導体装置の底面側からみた封止体内部の各部の配置状態を示す模式図である。
【図９】実施例１の半導体装置の背面図である。
【図１０】実施例１の変形例である半導体装置の背面図である。
【図１１】実施例１の半導体装置の製造に使用するリードフレームの露出側面を示す一部拡大平面図である。
【図１２】前記リードフレームのチップ固定側面を示す一部拡大底面図である。
【図１３】前記リードフレームに半導体チップを固定した状態を示す模式的拡大平面図である。
【図１４】前記リードフレーム上の半導体チップにゲート電極板及びソース電極板となるリードフレーム部分を接続した状態を示す模式的拡大平面図である。
【図１５】実装例１の半導体装置の製造において、封止体を形成した状態を示す模式的拡大平面図である。
【図１６】実施例１の半導体装置に放熱フィンを取り付けた状態を示す模式的断面図である。
【図１７】実施例１の半導体装置を実装基板に複数実装し、かつ各半導体装置に共通の放熱フィンを取り付けた状態を示す模式的断面図である。
【図１８】実施例１の半導体装置を実装基板に複数実装し、かつ各半導体装置に共通の放熱フィンを取り付けた状態を示す模式的平面図である。
【図１９】本発明の実施例２である半導体装置の模式的平面図である。
【図２０】実施例２の半導体装置の左側面図である。
【図２１】実施例２の半導体装置の右側面図である。
【図２２】実施例２の半導体装置の底面図である。
【図２３】実施例２の半導体装置の背面図である。
【符号の説明】
【００５３】
１…半導体装置、２…封止体（パッケージ）、４…ドレイン電極板、４ａ…幅広突出部分、４ｂ…引き回し端子、４ｃ…突出部分、４ｄ…延在部分、４ｅ…実装部分、４ｆ…開口部、４ｇ…斜面、４ｈ…延長端部、５…ゲート電極板、５ａ…屈曲部、５ｅ…実装部分、６…ソース電極板、６ａ…幅広部、６ｂ…端子部、６ｅ…実装部分、７…半導体チップ、８…ゲート電極、８ａ…突起電極（バンプ電極）、９…ソース電極、９ａ…突起電極（バンプ電極）、１１…接続材、２０…円形窪、２５…リードフレーム、２６…連結部、２７…ドレイン用突片、２８…スリット、４５…リードフレーム、４６…外枠、４７，４８…リード、５０…放熱フィン、５１…接合材、５２…台座部、５３…フィン、５５…実装基板、５６…放熱フィン、５７…フィン、５８…フィン部、５９…取付部、６０…支柱、６１…ビス、６２…バッファ
【図１】
2005159238.tif 000003
【図２】
2005159238.tif 000004
【図３】
2005159238.tif 000005
【図４】
2005159238.tif 000006
【図５】
2005159238.tif 000007
【図６】
2005159238.tif 000008
【図７】
2005159238.tif 000009
【図８】
2005159238.tif 000010
【図９】
2005159238.tif 000011
【図１０】
2005159238.tif 000012
【図１１】
2005159238.tif 000013
【図１２】
2005159238.tif 000014
【図１３】
2005159238.tif 000015
【図１４】
2005159238.tif 000016
【図１５】
2005159238.tif 000017
【図１６】
2005159238.tif 000018
【図１７】
2005159238.tif 000019
【図１８】
2005159238.tif 000020
【図１９】
2005159238.tif 000021
【図２０】
2005159238.tif 000022
【図２１】
2005159238.tif 000023
【図２２】
2005159238.tif 000024
【図２３】
2005159238.tif 000025