(57)【要約】【課題】１フレーム内において、各画素からのデータ信号のリーク量を均一にすることで画素の発光輝度のバラツキを抑制することができる電気光学装置の駆動方法、電気光学装置及び電子機器を提供する。【解決手段】表示パネル部１２を介してデマルチプレックス回路１５と対向する位置に電圧供給回路１６を形成した。そして、電圧供給回路１６は、走査線駆動回路１３が走査線Ｙ１〜Ｙｎの１本を選択する毎であってその選択された走査線に接続した画素２０にデータ信号ＶＤ１〜ＶＤｍを書き込む前に、該データ信号ＶＤ１〜ＶＤｍの極性と反転した極性を有する制御電圧Ｖｐを各データ線Ｘ１〜Ｘｍに供給する。【選択図】      図２
2005031434.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応して電気光学素子が設けられてなる画素とを備えた電気光学装置の駆動方法において、
前記複数の走査線のうちの１本の走査線を選択した後であって、選択された前記１本の走査線に設けられた前記画素に前記信号線を介して正極の電圧レベルを有するデータ信号を供給する前に、負の極性を有する電圧信号を供給する第１の書込みと、
前記複数の走査線のうちの１本の走査線を選択した後であって、選択された前記１本の走査線に設けられた前記画素に前記信号線を介して負極の電圧レベルを有するデータ信号を供給する前に、正の極性を有する電圧信号を供給する第２の書込みと
を交互に行うようにしたことを特徴とする電気光学装置の駆動方法。
【請求項２】
請求項１に記載の電気光学装置の駆動方法において、
前記電圧信号の絶対値は、前記データ信号の絶対値に比べて大きいことを特徴とする電気光学装置の駆動方法。
【請求項３】
請求項１または２に記載の電気光学装置の駆動方法において、
前記電気光学素子は液晶素子であることを特徴とする電気光学装置の駆動方法。
【請求項４】
複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応して電気光学素子が設けられてなる画素とを備えた電気光学装置において、
前記複数の走査線のうちの１本の走査線を選択した後であって、選択された前記１本の走査線に設けられた前記画素に前記信号線を介して所定の電圧レベルを有するデータ信号を供給する前に、前記データ信号の極性と反対の極性を有する電圧信号を供給する電圧供給回路を備えたことを特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置において、
前記電圧供給回路は、その絶対値が前記データ信号の絶対値に比べて大きい前記電圧信号を供給するようにしたことを特徴とする電気光学装置。
【請求項６】
請求項４または５に記載の電気光学装置において、
前記電気光学素子は液晶素子であることを特徴とする電気光学装置。
【請求項７】
請求項１乃至３のいずれか一つに記載の電気光学装置の駆動方法を用いたことを特徴とする電子機器。
【請求項８】
請求項４乃至６のいずれか一つに記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の駆動方法、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
従来、液晶素子、有機ＥＬ素子、電気泳動素子、電子放出素子といった電気光学素子を備えた表示ディスプレイの駆動方式の一つにアクティブマトリクス駆動方式がある。
【０００３】
電気光学素子に液晶素子を用いたアクティブマトリクス型液晶表示装置においては、１フレーム毎にデータ信号の極性を反転させるフレーム反転（フィールド反転）の液晶表示装置の駆動方法が知られている（例えば、特許文献１）。
【０００４】
図７は、公知のアクティブマトリクス型液晶表示装置の電気的構成図である。図７に示すように、複数の画素８０は表示パネルＰ上にマトリクス状に配置され、その複数の画素８０の各々は、スイッチングトランジスタＳ、液晶素子８２及び補助容量素子８３を備えている。そして、走査線Ｙ１〜Ｙｎは、図７に示すように、表示パネルＰ上の上部側から下部側に向かって第１の走査線Ｙ１、第２の走査線Ｙ２、…、第ｎの走査線Ｙｎの順に配置されている。そして、走査線駆動回路８５が、走査線Ｙ１〜Ｙｎを第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→…→第ｎの走査線Ｙｎの順に選択（線順次選択）し、その選択された走査線に接続された画素８０に対してデータ線駆動回路８７がデータ信号Ｖｄ１〜Ｖｄｍを対応するデータ線Ｘ１〜Ｘｍを介して出力することで、画素８０はその輝度がデータ信号Ｖｄ１〜Ｖｄｍに応じて制御されるようになっている。また、このデータ信号Ｖｄ１〜Ｖｄｍは、１フレーム毎にその極性が反転することで前記液晶表示装置をフレーム反転駆動されるようになっている。従って、フレームが反転する度に液晶素子８２及び補助容量素子８３に保持されるデータ信号Ｖｄ１〜Ｖｄｍの極性も反転する。
【０００５】
【特許文献１】
特開平８−２８６６３９号公報
【０００６】
【発明が解決しようとする課題】
この結果、上記のような構成を成した液晶表示装置では、新たなフレームに切り替わると、各画素８０の液晶素子８２と対応するデータ線Ｘ１〜Ｘｍとの間に電位差が生じる。この電位差が生じている期間は、表示パネル部Ｐの上端側に配置される画素８０と下端側に配置される画素８０とで異なる。
【０００７】
例えば、第１の走査線Ｙ１に接続される画素８０の液晶素子Ｓ（以下、この第１の走査線Ｙ１に接続される各画素８０の液晶素子Ｓを「液晶素子Ｓ１」とする）は、フレームが代わると、すぐにその第１の走査線Ｙ１が選択されるため、液晶素子Ｓ１を備えた画素８０と対応するデータ線Ｘ１〜Ｘｍとの間に電位差が生じている期間は短い。つまり、第１の走査線Ｙ１に接続された画素８０は、選択された後は、次のフレーム期間まで前記電位差が０［Ｖ］になるので、同電位差が生じている期間が短い。
【０００８】
一方、第ｎの走査線Ｙｎに接続される画素８０の液晶素子Ｓ（以下、この第ｎの走査線Ｙｎに接続される各画素８０の液晶素子Ｓを「液晶素子Ｓｎ」とする）は、フレームが入れ替わっても、第ｎの走査線Ｙｎは第１の走査線Ｙ１が選択してから約１フレーム期間後に選択されるため、液晶素子Ｓｎを備えた画素８０と対応するデータ線Ｘ１〜Ｘｍとの間に電位差が生じている期間は長い。つまり、第ｎの走査線Ｙｎに接続された画素８０は、選択されるまでの期間（非選択期間）が長いため、同じフレーム期間であっても、すぐには前記電位差が０［Ｖ］にはならない。
【０００９】
このことから、第ｎの走査線Ｙｎに接続された画素８０は、第１の走査線Ｙ１に接続された画素８０より対応するデータ線Ｘ１〜Ｘｍとの間に電位差が生じている期間は長い。
【００１０】
また、画素８０と対応するデータ線Ｘ１〜Ｘｍとの間に電位差が生じると、その画素８０の液晶素子Ｓまたは補助容量素子８３に保持されたデータ信号Ｖｄ１〜Ｖｄｍのリークが生じるが、このリーク量は、前記電位差が生じている期間に対応して多くなる。従って、第ｎの走査線Ｙｎに接続された画素８０のリーク量は、第１の走査線Ｙ１に接続された画素８０のリーク量と比較して多くなる。
【００１１】
図８は、データ信号Ｖｄ１〜Ｖｄｍ、液晶素子Ｓ１とデータ線との間に生じる電位差ＶＳ１及び液晶素子Ｓｎとデータ線との間に生じる電位差ＶＳｎの関係を示した図である。また、図８では、前記データ信号Ｖｄ１，Ｖｄ２，…，Ｖｄｎが全て同じレベルの電圧Ｖｄを有するデータ信号データ信号Ｖｄ１〜Ｖｄｎの場合（つまり、各画素８０の液晶素子８２がすべて同じ輝度で発光する場合）である。
【００１２】
図８において、ｔ１は、それぞれ、第１の走査線Ｙ１にＨレベルの走査信号を供給することで、同第１の走査線Ｙ１に接続された各画素８０のスイッチングトランジスタ８１がオンする時間である。また、ｔｎは、それぞれ、第ｎの走査線ＹｎにＨレベルの走査信号を供給することで、同第ｎの走査線Ｙｎに接続された各画素８０のスイッチングトランジスタ８１がオンする時間である。従って、ｔ１以前においては、第１の走査線Ｙ１に接続された各画素８０の容量素子８３または液晶素子８２には、先のフレームにて供給された電圧Ｖｄが保持されている。そして、フレームが切り替わることで、液晶素子Ｓ１とデータ線Ｘ１〜Ｘｍとの間の電位差（つまり、第１の走査線Ｙ１に接続された各画素８０のスイッチングトランジスタ８１のドレイン／ソース間の電位差）が２Ｖｄになる。同様に、ｔｎ以前においては、第ｎの走査線Ｙｎに接続された各画素８０の容量素子または液晶素子には、先のフレームにて供給された電圧Ｖｄが保持されている。そして、フレームが入れ替わることで、液晶素子Ｓｎとデータ線との間の電位差（つまり、第ｎの走査線Ｙｎに接続された各画素８０のスイッチングトランジスタ８１のドレイン／ソース間の電位差）が２Ｖｄになる。
【００１３】
図８において、各斜線で囲まれた領域は、前記リーク量に比例する。従って、図８から明らかなように、第ｎの走査線Ｙｎに接続した画素８０のリーク量は、第１の走査線Ｙ１に接続した画素８０のリーク量より多いことがわかる。このように、画素８０は、走査線Ｙ１〜Ｙｎ毎に前記リーク量が異なる。従って、たとえ、全て同じレベルの電圧Ｖｄを有するデータ信号データ信号Ｖｄ１〜Ｖｄｎを全ての画素８０に供給しても、表示パネル部Ｐの上下でその輝度が異なってしまう。その結果、その分だけ表示品位が劣化してしまう。
【００１４】
本発明は上記問題点を解消するためになされたものであって、その目的は、１フレーム内において、各画素からのデータ信号のリーク量を均一にすることで画素の発光輝度のバラツキを抑制することができる電気光学装置の駆動方法、電気光学装置及び電子機器を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応して電気光学素子が設けられてなる画素とを備えた電気光学装置の駆動方法において、前記複数の走査線のうちの１本の走査線を選択した後であって、選択された前記１本の走査線に設けられた前記画素に前記信号線を介して正極の電圧レベルを有するデータ信号を供給する前に、負の極性を有する電圧信号を供給する第１の書込みと、前記複数の走査線のうちの１本の走査線を選択した後であって、選択された前記１本の走査線に設けられた前記画素に前記信号線を介して負極の電圧レベルを有するデータ信号を供給する前に、正の極性を有する電圧信号を供給する第２の書込みとを交互に行うようにした。
【００１６】
これによれば、所定の走査線に接続された画素に信号線を介して正極の電圧レベルを有するデータ信号を供給する前に、前記データ信号の極性と反転した負の極性を有した電圧信号を供給するようにした。従って、同フレーム期間内であって、前記所定の走査線より前に選択された走査線に設けられた画素には、極性が反転した電圧信号が供給されるので、同画素に書き込まれたデータ信号はリークされる。一方、前記所定の走査線より後に選択される走査線に設けられた画素には、その先のフレームにて書き込まれたデータ信号の極性と同じ極性を有する電圧信号が供給されるので、同画素に書き込まれたデータ信号はリークは抑制される。従って、１フレーム期間内において、画素の選択される順番に関係なく画素に書き込まれたデータ信号のリーク量を一定にすることができる。この結果、画素の輝度のバラツキを抑制することができる。このことから、表示品位を向上させることができる。
【００１７】
この電気光学装置の駆動方法において、前記電圧信号の絶対値は、前記データ信号の絶対値に比べて大きくてもよい。
これによれば、画素に書き込まれたデータ信号のリーク量を確実に一定にすることができる。
【００１８】
この電気光学装置の駆動方法において、前記電気光学素子は液晶素子であってもよい。
これによれば、液晶素子を備えた電気光学装置の１フレーム期間内において、画素の選択される順番に関係なく画素に書き込まれたデータ信号のリーク量を一定にすることができる。この結果、画素の輝度のバラツキを抑制することができる。このことから、表示品位を向上させることができる。
【００１９】
本発明の電気光学装置は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応して電気光学素子が設けられてなる画素とを備えた電気光学装置において、前記複数の走査線のうちの１本の走査線を選択した後であって、選択された前記１本の走査線に設けられた前記画素に前記信号線を介して所定の電圧レベルを有するデータ信号を供給する前に、前記データ信号の極性と反対の極性を有する電圧信号を供給する電圧供給回路を備えた。
【００２０】
これによれば、所定の走査線に設けられた画素に信号線を介して正極の電圧レベルを有するデータ信号を供給する前に、前記データ信号の極性と反転した負の極性を有した電圧信号を供給するようにした。従って、同フレーム期間内であって、前記所定の走査線より前に選択された走査線に設けられた画素には、極性が反転した電圧信号が供給されるので、同画素に書き込まれたデータ信号はリークされる。一方、前記所定の走査線より後に選択される走査線に設けられた画素には、その先のフレームにて書き込まれたデータ信号の極性と同じ極性を有する電圧信号が供給されるので、同画素に書き込まれたデータ信号はリークは抑制される。従って、１フレーム期間内において、画素の選択される順番に関係なく画素に書き込まれたデータ信号のリーク量を一定にすることができる。この結果、画素の輝度のバラツキを抑制することができる。このことから、表示品位を向上させることができる。
【００２１】
この電気光学装置において、前記電圧供給回路は、その絶対値が前記データ信号の絶対値に比べて大きい前記電圧信号を供給するようにしてもよい。
これによれば、画素に書き込まれたデータ信号のリーク量を確実に一定にすることができる。
【００２２】
この電気光学装置において、前記電気光学素子は液晶素子であってもよい。
これによれば、液晶素子を備えた電気光学装置の１フレーム期間内において、画素の選択される順番に関係なく画素に書き込まれたデータ信号のリーク量を一定にすることができる。この結果、画素の輝度のバラツキを抑制することができる。このことから、表示品位を向上させることができる。
【００２３】
本発明の電子機器は、上記記載の電気光学装置の駆動方法を用いている。
これによれば、１フレーム期間内において、画素の選択される順番に関係なく画素に書き込まれたデータ信号のリーク量を一定にすることができる電気光学装置を備えた電子機器を駆動させることができる。このことから、表示品位を向上させることができる。
【００２４】
本発明の電子機器は、上記記載の電気光学装置を備えている。
これによれば、１フレーム期間内において、画素の選択される順番に関係なく画素に書き込まれたデータ信号のリーク量を一定にすることができる電気光学装置を備えた電子機器を提供することができる。このことから、表示品位を向上させることができる。
【００２５】
【発明の実施の形態】
以下、本発明を液晶表示装置に適用した各実施の形態を図面に基づいて説明する。
（第１実施形態）
図１は、液晶ディスプレイの電気的構成を示すブロック回路図である。図２は、表示パネル部、デマルチプレックス回路及び電圧供給回路の内部構成を示す図である。図３は、画素の等価回路図である。
【００２６】
図１に示すように、液晶ディスプレイ１０は、制御回路１１、表示パネル部１２、走査線駆動回路１３、データ線駆動回路１４、デマルチプレックス回路１５及び電圧供給回路１６を備えている。液晶ディスプレイ１０の制御回路１１、走査線駆動回路１３、データ線駆動回路１４、デマルチプレックス回路１５及び電圧供給回路１６は、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路１１、走査線駆動回路１３、データ線駆動回路１４、デマルチプレックス回路１５及び電圧供給回路１６が、各々１チップの半導体集積回路装置によって構成されていてもよい。また、制御回路１１、走査線駆動回路１３、データ線駆動回路１４、デマルチプレックス回路１５及び電圧供給回路１６の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２７】
また、本実施形態における液晶ディスプレイ１０は、１フレーム毎にデータ信号の極性が反転するフレーム反転方式を用いて駆動させるようにしたアクティブマトリクス型液晶表示装置である。
【００２８】
制御回路１１は、図示しない外部装置から供給されるクロックパルスＣＰ及び画像デジタルデータＤを入力する。制御回路１１は、クロックパルスＣＰに基づいて各走査線Ｙ１〜Ｙｎ（図２参照）を順次選択するタイミングを決めるための水平同期信号ＨＳＹＮＣを作成する。また、制御回路１１は、クロックパルスＣＰに基づいて、データ信号ＶＤ１〜ＶＤｍ及び制御電圧Ｖｐを対応するデータ線Ｘ１〜Ｘｍ（図２参照）にそれぞれ出力するタイミングを決めるための垂直同期信号ＶＳＹＮＣを作成する。
【００２９】
そして、制御回路１１は、前記水平同期信号ＨＳＹＮＣを走査線駆動回路１３に出力するとともに、前記垂直同期信号ＶＳＹＮＣをデマルチプレックス回路１５及び電圧供給回路１６にそれぞれ出力する。また、制御回路１１は、画像デジタルデータＤをデータ線駆動回路１４に出力する。
【００３０】
表示パネル部１２は、図２に示すように、行方向に沿って延設されるｎ本の走査線Ｙ１〜Ｙｎを備えている。また、表示パネル部１２は、列方向に沿って延設されるｍ本のデータ線Ｘ１〜Ｘｍを備えている。本実施形態においては、前記走査線Ｙ１〜Ｙｎは、同表示パネル部１２の図中上部側から下部側に向かって第１の走査線Ｙ１、第２の走査線Ｙ２、・・・、第ｎの走査線Ｙｎの順に備えられている。そして、前記走査線Ｙ１〜Ｙｎと前記データ線Ｘ１〜Ｘｍとの各々の交差に対応して画素２０が設けられている。画素２０は、その各々が前記走査線Ｙ１〜Ｙｎを介して走査線駆動回路１３に接続されている。また、画素２０は、その各々がデータ線Ｘ１〜Ｘｍを介してデマルチプレックス回路１５に接続されている。
【００３１】
画素２０はその各々が、図３に示すように、画素トランジスタＱｓｗと、液晶素子２１と、この液晶素子２１に並列に接続され同液晶素子２１のリークを低減するための容量素子である補助容量素子２２とを備えている。尚、図３は、ｎ番目の走査線Ｙｎとｍ番目のデータ線Ｘｍとの交差に対応して設けられた画素２０の等価回路図である。尚、この画素２０の電気的構成は全て同じであるので、説明の便宜上、ｎ番目の走査線Ｙｎとｍ番目のデータ線Ｘｍとの交差に対応して設けられた画素についてのみ以下に説明する。
【００３２】
画素トランジスタＱｓｗはスイッチング素子として機能するトランジスタである。また、画素トランジスタＱｓｗは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。画素トランジスタＱｓｗは、本実施形態においては、その導電型がｎ型である。
【００３３】
画素トランジスタＱｓｗは、そのゲートがｎ番目の走査線Ｙｎに接続されている。画素トランジスタＱｓｗのドレインはｍ番目のデータ線Ｘｍに接続されている。また、画素トランジスタＱｓｗのソースは、液晶素子２１の画素電極Ｅ１に接続されている。画素電極Ｅ１に対向する位置には液晶を介して対向電極Ｅ２が形成されている。対向電極Ｅ２は共通端子ＬＣＣＯＭに接続されている。また、画素トランジスタＱｓｗのソースは、補助容量素子２２の第１の電極Ｐ１に接続されている。補助容量素子２２の第２の電極Ｐ２は接地されている。
【００３４】
走査線駆動回路１３は、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを作成する。各走査信号ＳＣ１，ＳＣ２，…，ＳＣｎはＬレベル及びＨレベルを有する電圧信号である。また、走査線駆動回路１３は前記水平同期信号ＨＳＹＮＣに従って、Ｈレベルの走査信号をＹ１→Ｙ２→…→Ｙｎ→Ｙ１の順番に出力することで走査線Ｙ１〜Ｙｎを線順次選択する。
【００３５】
データ線駆動回路１４は、図２に示すように、複数の単一ラインドライバ１４ａを備えている。複数の単一ラインドライバ１４ａの各々は対応するデータ線Ｘ１〜Ｘｍに対応して備えられている。また、各単一ラインドライバ１４ａは、前記制御回路１１から出力された画像デジタルデータＤを入力する。そして、各単一ラインドライバ１４ａは、入力された画像デジタルデータＤの大きさに対応したレベルを有するアナログ電圧信号であるデータ信号ＶＤ１〜ＶＤｍを作成する。このデータ信号ＶＤ１〜ＶＤｍは、１フレーム毎にその極性が反転する電圧信号である。
【００３６】
デマルチプレックス回路１５は、複数の第１のアナログスイッチ１５ａを備えている。複数の第１のアナログスイッチ１５ａの各々は対応するデータ線Ｘ１〜Ｘｍに接続されている。また、デマルチプレックス回路１５は、第１の信号生成回路１５ｂを備えている。第１の信号生成回路１５ｂは、前記制御回路１１から出力された垂直同期信号ＶＳＹＮＣに応じてセレクト信号ＳＥＬを作成する。
【００３７】
セレクト信号ＳＥＬは、図４に示すように、電圧供給回路１６にて作成される制御信号ＮＲＧがＨレベルのとき少なくともＬレベルである信号である。また、セレクト信号ＳＥＬは、制御信号ＮＲＧがＬレベルに立ち下がるとＨレベルに立ち上がる信号である。そして、第１のアナログスイッチ１５ａはＨレベルのセレクト信号ＳＥＬが供給されるとオンとなり、その結果、対応する単一ラインドライバ１４ａと画素２０とが電気的に接続される。また、第１のアナログスイッチ１５ａはＬレベルのセレクト信号ＳＥＬが供給されるとオフ状態となり、その結果、対応する単一ラインドライバ１４ａと画素２０とが電気的に遮断される。このとき、複数の第１のアナログスイッチ１５ａはセレクト信号ＳＥＬに従って一斉にオンまたはオフになる。
【００３８】
従って、複数の第１のアナログスイッチ１５ａにＨレベルのセレクト信号ＳＥＬが供給されると、その各単一ラインドライバ１４ａから前記データ信号ＶＤ１〜ＶＤｍを対応するデータ線Ｘ１〜Ｘｍに一斉に出力される。
【００３９】
また、複数の第１のアナログスイッチ１５ａにＬレベルのセレクト信号ＳＥＬが供給されると、その各単一ラインドライバ１４ａからのデータ信号ＶＤ１〜ＶＤｍは前記第１のアナログスイッチ１５ａにて遮断される。
【００４０】
電圧供給回路１６は、前記デマルチプレックス回路１５と表示パネル部１２を介して対向する位置に形成されている。電圧供給回路１６は、複数の第２のアナログスイッチ１６ａを備えている。複数の第２のアナログスイッチ１６ａの各々は対応するデータ線Ｘ１〜Ｘｍに接続されている。複数の第２のアナログスイッチ１６ａの各々は、電源線Ｌｐに接続され、同電源線Ｌｐを介して制御電圧Ｖｐが供給されるようになっている。この制御電圧Ｖｐは、その絶対値が前記データ信号ＶＤ１〜ＶＤｍの電圧レベルより大きくなるように設定されている。また、この制御電圧Ｖｐは、１フレーム毎にその極性が反転する電圧信号である。
【００４１】
また、電圧供給回路１６は、第２の信号生成回路１６ｂを備えている。第２の信号生成回路１６ｂは、前記制御回路１１から出力された垂直同期信号ＶＳＹＮＣに応じて制御信号ＮＲＧを作成する。制御信号ＮＲＧは、ＨレベルとＬレベルの電圧信号から構成されている。詳しくは、制御信号ＮＲＧは、前記走査線駆動回路１３がＨレベルの走査信号を出力する時にＨレベルに立ち上がり、その後、所定の期間Ｈレベルを保持し続けた後、再びＬレベルに立ち下がる信号である。
【００４２】
そして、第２のアナログスイッチ１６ａはＨレベルの制御信号ＮＲＧが供給されるとオン状態となり、対応するデータ線Ｘ１〜Ｘｍと電源線Ｌｐとが電気的に接続される。その結果、電源線Ｌｐを介して対応するデータ線Ｘ１〜Ｘｍに制御電圧Ｖｐが供給される。また、第２のアナログスイッチ１６ａは、Ｌレベルの制御信号ＮＲＧが供給されるとオフ状態となり、対応するデータ線Ｘ１〜Ｘｍと電源線Ｌｐとが電気的に遮断される。その結果、電源線Ｌｐを介して対応するデータ線に制御電圧Ｖｐは供給されなくなる。
【００４３】
また、前記制御電圧Ｖｐとデータ信号ＶＤ１〜ＶＤｍとは、同フレーム期間内では、図４に示すように、その極性が互いに異なるように出力される。つまり、データ信号ＶＤ１〜ＶＤｍが正極のときは、制御電圧Ｖｐは負極であり、フレームが入れ替わることでデータ信号ＶＤ１〜ＶＤｍが負極になると、制御電圧Ｖｐは正極になる。
【００４４】
このように構成された液晶ディスプレイ１０の駆動方法について図４に従って以下に説明する。図４は、液晶ディスプレイ１０の駆動方法を説明するための第１及び第２の走査信号ＳＣ１，ＳＣ２、制御信号ＮＲＧ、セレクト信号ＳＥＬ、データ信号ＶＤ１〜ＶＤｍ、制御電圧Ｖｐ及びソース／ドレイン間の電位差Ｖｄｓのタイミングチャートである。ソース／ドレイン間の電位差Ｖｄｓは、画素トランジスタＱｓｗのソース／ドレイン間の電位差であって、対応するデータ線と液晶素子２１または補助容量素子２２との間の電位差である。
【００４５】
尚、以下の説明では、その説明を簡単にするためにデータ信号ＶＤ１〜ＶＤｍは全て同じレベルの信号であって、そのレベルをＶｄで表すこととする。つまり、データ線駆動回路１４の各単一ラインドライバ１４ａからは、そのレベルが全てＶｄを有するデータ信号ＶＤ１〜ＶＤｍが出力されることとする。
【００４６】
まず、走査線駆動回路１３が水平同期信号ＨＳＹＮＣに従って第１の走査線Ｙ１にＨレベルの走査信号ＳＣ１を出力することで第１の走査線Ｙ１を選択する。つまり、それ以前の状態での１フレーム分の表示が終わり、フレームが入れ替わる。すると、Ｈレベルの走査信号ＳＣ１が出力されたタイミングで、Ｈレベルの制御信号ＮＲＧが各第２のアナログスイッチ１６ａに供給される。この結果、全ての第２のアナログスイッチ１６ａがオンになり、各データ線Ｘ１〜Ｘｍに負極の制御電圧−Ｖｐが供給される（特許請求の範囲に記載の「第１の書込み」に相当）。このとき、Ｌレベルのセレクト信号ＳＥＬが各第１のアナログスイッチ１５ａに供給され、第１のアナログスイッチ１５ａは一斉にオフになっている。従って、対応するデータ線Ｘ１〜Ｘｍと画素２０とが電気的に遮断されており、前記データ線駆動回路１４の各単一ラインドライバ１４ａから画素２０にデータ信号ＶＤ１〜ＶＤｍが出力されない。
【００４７】
従って、全ての画素２０の画素トランジスタＱｓｗのドレインの電位は制御電圧−Ｖｐに設定される。
その後、所定の期間を過ぎた後に、Ｌレベルの制御信号ＮＲＧが各第２のアナログスイッチ１６ａに供給される。この結果、全ての第２のアナログスイッチ１６ａがオフになり、各データ線Ｘ１〜Ｘｍへの前記制御電圧−Ｖｐの供給が停止する。そして、全ての第２のアナログスイッチ１６ａがオフになると同時に、Ｈレベルのセレクト信号ＳＥＬが第１のアナログスイッチ１５ａに供給され、第１のアナログスイッチ１５ａは一斉にオンになる。従って、対応するデータ線Ｘ１〜Ｘｍと画素２０とが電気的に接続され、各単一ラインドライバ１４ａから第１の走査線Ｙ１に接続された全ての画素２０に、＋Ｖｄのレベルを有するデータ信号ＶＤ１〜ＶＤｍが供給される。そして、その第１の走査線Ｙ１に接続された全ての画素２０の各液晶素子２１及び補助容量素子２２にデータ信号ＶＤ１〜ＶＤｍに応じた電圧（ここでは、正極の電圧＋Ｖｄ）が書き込まれる。この結果、第１の走査線Ｙ１に接続された各画素２０の画素トランジスタＱｓｗのドレイン／ソース間の電位差ＶｄｓはＶｄ＋Ｖｐになる。
【００４８】
その後、電圧供給回路１６の第２のアナログスイッチ１６ａがオフの状態で、Ｌレベルのセレクト信号が第１のアナログスイッチ１５ａに供給されることで、第１のアナログスイッチ１５ａがオフになる。この結果、データ信号ＶＤ１〜ＶＤｍの画素２０への供給が停止される。その後、走査線駆動回路１３が前記水平同期信号ＨＳＹＮＣに従って第１の走査線Ｙ１にＬレベルの走査信号ＳＣ１を出力する。この結果、第１の走査線Ｙ１に接続された全ての画素２０は、非選択になり、その第１の走査線Ｙ１に接続された全ての画素２０の液晶素子２１及び補助容量素子２２に供給された電圧Ｖｄは、同液晶素子２１及び補助容量素子２２にそれぞれ保持される。
【００４９】
続いて、走査線駆動回路１３が水平同期信号ＨＳＹＮＣに従って第２の走査線Ｙ２にＨレベルの走査信号ＳＣ２を出力することで第２の走査線Ｙ２を選択する。すると、このＨレベルの走査信号ＳＣ２が出力されたタイミングで、Ｈレベルの制御信号ＮＲＧが各第２のアナログスイッチ１６ａに供給される。この結果、全ての第２のアナログスイッチ１６ａがオンになり、各データ線Ｘ１〜Ｘｍに前記負極の制御電圧−Ｖｐが再度供給される（特許請求の範囲に記載の「第１の書込み」に相当）。このとき、Ｌレベルのセレクト信号ＳＥＬが各第１のアナログスイッチ１５ａに供給され、第１のアナログスイッチ１５ａは一斉にオフになっている。従って、対応するデータ線Ｘ１〜Ｘｍと画素２０とが電気的に遮断されており、前記データ線駆動回路１４の各単一ラインドライバ１４ａから画素２０にデータ信号ＶＤ１〜ＶＤｍが出力されない。
【００５０】
従って、全ての画素２０の画素トランジスタＱｓｗのドレインの電位は制御電圧−Ｖｐに設定される。このとき、前記第１の走査線Ｙ１に接続された各画素２０の液晶素子２１及び補助容量素子２２には、正極の電圧＋Ｖｄが保持されているので、前記したように、画素トランジスタＱｓｗのソース／ドレイン間にはＶｄ＋Ｖｐの大きさの電位差が生じることとなる。従って、第１の走査線Ｙ１に接続された各画素２０の画素トランジスタＱｓｗからはＶｄ＋Ｖｐの大きさの電位差に応じて、その液晶素子２１及び補助容量素子２２に保持された電圧＋Ｖｄが対応するデータ線Ｘ１〜Ｘｍにリークする。つまり、データ信号ＶＤ１〜ＶＤｍに供給した後、前記制御電圧Ｖｐをデータ線Ｘ１〜Ｘｍに供給することで液晶素子２１及び補助容量素子２２に保持されたデータ信号ＶＤ１〜ＶＤｍをリークさせることができる。
【００５１】
その後、所定の期間を過ぎた後に、Ｌレベルの制御信号ＮＲＧが各第２のアナログスイッチ１６ａに供給される。この結果、全ての第２のアナログスイッチ１６ａがオフになり、各データ線Ｘ１〜Ｘｍへの前記制御電圧−Ｖｐの供給が停止する。そして、全ての第２のアナログスイッチ１６ａがオフになると同時に、Ｈレベルのセレクト信号ＳＥＬが第１のアナログスイッチ１５ａに供給され、第１のアナログスイッチ１５ａは一斉にオンになる。従って、対応する単一ラインドライバ１４ａから第２の走査線Ｙ２に接続された全ての画素２０にデータ信号ＶＤ１〜ＶＤｍが供給される。そして、その第２の走査線Ｙ２に接続された全ての画素２０の各液晶素子２１及び補助容量素子２２にデータ信号ＶＤ１〜ＶＤｍに応じた電圧Ｖｄ（ここでは、正極の電圧＋Ｖｄ）が書き込まれる。この結果、第２の走査線Ｙ２に接続された各画素２０の画素トランジスタＱｓｗのドレイン／ソース間の電位差ＶｄｓはＶｄ＋Ｖｐになる。
【００５２】
その後、電圧供給回路１６の第２のアナログスイッチ１６ａがオフの状態で、Ｌレベルのセレクト信号が第１のアナログスイッチ１５ａに供給されることで、第１のアナログスイッチ１５ａがオフになる。この結果、データ信号ＶＤ１〜ＶＤｍの画素２０への供給が停止される。その後、走査線駆動回路１３が前記水平同期信号ＨＳＹＮＣに従って第２の走査線Ｙ２にＬレベルの走査信号ＳＣ２を出力する。この結果、第２の走査線Ｙ２に接続された全ての画素２０は非選択になり、その第２の走査線Ｙ２に接続された全ての画素２０の液晶素子２１及び補助容量素子２２に供給された電圧Ｖｄは、同液晶素子２１及び補助容量素子２２にそれぞれ保持される。
【００５３】
その後、走査線駆動回路１３が順次、第３の走査線Ｙ３〜ｎ番目の走査線Ｙｎを、第３の走査線Ｙ３→第４の走査線Ｙ４→…→ｎ番目の走査線Ｙｎの順に選択する。そして、走査線駆動回路１３が走査線を選択する毎に、各走査線に接続した画素２０にデータ信号ＶＤ１〜ＶＤｍに応じた電圧Ｖｄ（ここでは、正極の電圧＋Ｖｄ）を書き込む前に電圧供給回路１６が制御電圧Ｖｐ（ここでは、負極の電圧−Ｖｐ）を各データ線Ｘ１〜Ｘｍに供給する。
【００５４】
この結果、制御電圧Ｖｐが供給される毎に保持されたデータ信号ＶＤ１〜ＶＤｍに応じた電圧Ｖｄが画素２０からリークされる。そして、同一フレーム期間内においては、ｎ番目の走査線Ｙｎを選択するときまでには、第１の走査線Ｙ１に接続された画素２０に制御電圧−Ｖｐがｎ回供給されることとなる。一方、ｎ番目の走査線Ｙｎに接続された画素２０には制御電圧−Ｖｐが１回供給される。従って、第１の走査線Ｙ１に接続された画素２０から電圧＋Ｖｄがリークされる量は、ｎ番目の走査線Ｙｎに接続された画素２０から電圧＋Ｖｄがリークされる量に比べてｎ倍大きくなる。
【００５５】
続いて、フレームが入れ替わり、再度、走査線駆動回路１３が水平同期信号ＨＳＹＮＣに従って第１の走査線Ｙ１にＨレベルの走査信号ＳＣ１を出力することで第１の走査線Ｙ１を選択する。そして、前記と同様に、走査線駆動回路１３が、Ｈレベルの走査信号ＳＣ１を出力したタイミングで、Ｈレベルの制御信号ＮＲＧが各第２のアナログスイッチ１６ａに供給される。すると、全ての第２のアナログスイッチ１６ａがオンになり、各データ線Ｘ１〜Ｘｍに正極の制御電圧＋Ｖｐが供給される（特許請求の範囲に記載の「第２の書込み」に相当）。このとき、Ｌレベルのセレクト信号ＳＥＬが各第１のアナログスイッチ１５ａに供給され、第１のアナログスイッチ１５ａは一斉にオフになっている。従って、対応する単一ラインドライバ１４ａと画素２０とが電気的に遮断されており、前記単一ラインドライバ１４ａから画素２０にデータ信号ＶＤ１〜ＶＤｍが出力されない。
【００５６】
従って、全ての画素２０の画素トランジスタＱｓｗのドレインの電位は正極の制御電圧＋Ｖｐに設定される。
その後、所定の期間を過ぎた後に、Ｌレベルの制御信号ＮＲＧが各第２のアナログスイッチ１６ａに供給される。この結果、全ての第２のアナログスイッチ１６ａがオフになり、各データ線Ｘ１〜Ｘｍへの前記制御電圧＋Ｖｐの供給が停止する。そして、全ての第２のアナログスイッチ１６ａがオフになると同時に、Ｈレベルのセレクト信号ＳＥＬが第１のアナログスイッチ１５ａに供給され、第１のアナログスイッチ１５ａは一斉にオンになる。
【００５７】
従って、対応する単一ラインドライバ１４ａと画素２０とが電気的に接続され、各単一ラインドライバ１４ａから第１の走査線Ｙ１に接続された全ての画素２０に−Ｖｄのレベルを有するデータ信号ＶＤ１〜ＶＤｍが供給される。そして、その第１の走査線Ｙ１に接続された全ての画素２０の各液晶素子２１及び補助容量素子２２にデータ信号ＶＤ１〜ＶＤｍに応じた電圧（ここでは、負極の電圧−Ｖｄ）が書き込まれる。この結果、第１の走査線Ｙ１に接続された各画素２０の画素トランジスタＱｓｗのドレイン／ソース間の電位差ＶｄｓはＶｐ−Ｖｄになる。
【００５８】
その後、電圧供給回路１６の第２のアナログスイッチ１６ａがオフの状態で、Ｌレベルのセレクト信号ＳＥＬが第１のアナログスイッチ１５ａに供給されることで、第１のアナログスイッチ１５ａがオフになる。この結果、データ信号ＶＤ１〜ＶＤｍの画素２０への供給が停止される。その後、走査線駆動回路１３が前記水平同期信号ＨＳＹＮＣに従って第１の走査線Ｙ１にＬレベルの走査信号ＳＣ１を出力する。この結果、第１の走査線Ｙ１に接続された全ての画素２０は、非選択になり、その第１の走査線Ｙ１に接続された全ての画素２０の液晶素子２１及び補助容量素子２２に供給された前記電圧−Ｖｄは、同液晶素子２１及び補助容量素子２２にそれぞれ保持される。
【００５９】
続いて、走査線駆動回路１３が水平同期信号ＨＳＹＮＣに従って第２の走査線Ｙ２にＨレベルの走査信号ＳＣ２を出力することで第２の走査線Ｙ２を選択する。すると、このＨレベルの走査信号ＳＣ２が出力されたタイミングで、Ｈレベルの制御信号ＮＲＧが各第２のアナログスイッチ１６ａに供給される。この結果、全ての第２のアナログスイッチ１６ａがオンになり、各データ線Ｘ１〜Ｘｍに前記正極の制御電圧＋Ｖｐが再度供給される（特許請求の範囲に記載の「第２の書込み」に相当）。このとき、Ｌレベルのセレクト信号ＳＥＬが各第１のアナログスイッチ１５ａに供給され、第１のアナログスイッチ１５ａは一斉にオフになっている。従って、対応するデータ線Ｘ１〜Ｘｍと画素２０とが電気的に遮断されており、前記データ線駆動回路１４の各単一ラインドライバ１４ａから画素２０にデータ信号ＶＤ１〜ＶＤｍが出力されない。
【００６０】
従って、全ての画素２０の画素トランジスタＱｓｗのドレインの電位は正極の制御電圧＋Ｖｐに設定される。このとき、前記第１の走査線Ｙ１に接続された各画素２０の液晶素子２１及び補助容量素子２２には、前記したように、負極の電圧−Ｖｄが保持されているので、画素トランジスタＱｓｗのソース／ドレイン間にはＶｐ−Ｖｄの大きさの電位差が生じることとなる。従って、前記第１の走査線Ｙ１に接続された全ての画素２０の液晶素子２１及び補助容量素子２２に供給された電圧−Ｖｄは、前記Ｖｐ−Ｖｄの大きさの電位差に応じてリークする。
【００６１】
一方、ｎ番目の走査線Ｙｎに接続された画素２０といった、非選択期間が長い画素２０の液晶素子２１及び補助容量素子２２においては、先のフレームにて保持された電圧＋Ｖｄはこの制御電圧＋Ｖｐと同じ極性なので、その電位差が小さく、その結果、リークが抑制される。従って、ｎ番目の走査線Ｙｎに接続された画素２０といった、フレームが入れ替わった後からの非選択期間が長い画素２０においては、先のフレームにて保持された正極の電圧Ｖｄのリークを抑制することができる。
【００６２】
その後、所定の期間を過ぎた後に、Ｌレベルの制御信号ＮＲＧが各第２のアナログスイッチ１６ａに供給される。この結果、全ての第２のアナログスイッチ１６ａがオフになり、各データ線Ｘ１〜Ｘｍへの前記制御電圧−Ｖｐの供給が停止する。そして、全ての第２のアナログスイッチ１６ａがオフになると同時に、Ｈレベルのセレクト信号ＳＥＬが第１のアナログスイッチ１５ａに供給され、第１のアナログスイッチ１５ａは一斉にオンになる。従って、対応する単一ラインドライバ１４ａから第２の走査線Ｙ２に接続された全ての画素２０にデータ信号ＶＤ１〜ＶＤｍが供給される。そして、その第２の走査線Ｙ２に接続された全ての画素２０の各液晶素子２１及び補助容量素子２２にデータ信号ＶＤ１〜ＶＤｍに応じた電圧Ｖｄ（ここでは、負極の電圧−Ｖｄ）が書き込まれる。
【００６３】
その後、電圧供給回路１６の第２のアナログスイッチ１６ａがオフの状態で、Ｌレベルのセレクト信号が第１のアナログスイッチ１５ａに供給されることで、第１のアナログスイッチ１５ａがオフになる。この結果、データ信号ＶＤ１〜ＶＤｍの画素２０への供給が停止される。その後、走査線駆動回路１３が前記水平同期信号ＨＳＹＮＣに従って第２の走査線Ｙ２にＬレベルの走査信号ＳＣ２を出力する。この結果、第２の走査線Ｙ２に接続された全ての画素２０は、非選択になり、その第２の走査線Ｙ２に接続された全ての画素２０の液晶素子２１及び補助容量素子２２に供給された電圧Ｖｄは、同液晶素子２１及び補助容量素子２２にそれぞれ保持される。
【００６４】
その後、走査線駆動回路１３が順次、第３の走査線Ｙ３〜ｎ番目の走査線Ｙｎを、第３の走査線Ｙ３→第４の走査線Ｙ４→…→ｎ番目の走査線Ｙｎの順に選択する。そして、走査線駆動回路１３が走査線を選択する毎に、各走査線に接続した画素２０にデータ信号ＶＤ１〜ＶＤｍに応じた電圧Ｖｄ（ここでは、負極の電圧−Ｖｄ）を書き込む前に電圧供給回路１６が制御電圧Ｖｐ（ここでは、正極の電圧＋Ｖｐ）を各データ線Ｘ１〜Ｘｍに供給する。
【００６５】
このようにすることで、第１の走査線Ｙ１に接続された画素２０といった、フレームが入れ替わった後からの非選択期間が短い画素２０においては、データ信号ＶＤ１〜ＶＤｍに応じた電圧＋Ｖｄ（−Ｖｄ）を走査線が選択される毎にリークさせることができる。従って、画素２０の輝度をそのリークの量に応じて低くすることができる。一方、ｎ番目の走査線Ｙｎに接続された画素２０といった、フレームが入れ替わった後からの非選択期間が長い画素２０においては、前記電圧＋Ｖｄ（−Ｖｄ）のリークを抑制することができる。この結果、表示パネル部１２上にて、その上端側と下端側とに配置される画素２０は、走査線Ｙ１〜Ｙｎ毎に前記リーク量が異なる。従って、たとえ、全て同じレベルの電圧Ｖｄを有したデータ信号ＶＤ１〜ＶＤｍを全ての画素２０に供給しても、表示パネル部Ｐの上端側及び下端側でその輝度を均一にすることができる。その結果、表示品位を向上させることができる。
【００６６】
また、ここで、前記制御電圧Ｖｐを各データ線Ｘ１〜Ｘｍを介して供給している期間をＴｐ、画素２０にデータ信号ＶＤ１〜ＶＤｍに応じた電圧＋Ｖｄ（−Ｖｄ）を書き込む書き込み期間をＴｓとすると、第ｈの走査線Ｙｈに接続された画素２０の画素トランジスタＱｓｗのリーク量ｆ（Ｖ）は、以下のように表される。
【００６７】
（Ｎ−ｈ）ｆ（Ｖｄ＋Ｖｐ）Ｔｐ＋（ｈ−１）ｆ（２Ｖｄ）Ｔｓ−（ｈ−１）ｆ（｜Ｖｐ−Ｖｄ｜）Ｔｐ＝Ｃ（定数）・・・・・・・・・（１）
表示パネル部Ｐの上端側及び下端側でその輝度を均一になるには、任意のｈについて前記式（１）が成立する。
【００６８】
Ｔｐ＝Ｔｓｆ（２Ｖｄ）／｛ｆ（Ｖｄ＋Ｖｐ）＋ｆ（｜Ｖｐ−Ｖｄ｜）｝・・・・・・・・・（２）
図５は、各画素２０のデータ信号ＶＤ１〜ＶＤｍに応じた電圧＋Ｖｄ（−Ｖｄ）と画素２０の光透過率比との関係を示した図である。図５を用いて光透過率比が大きく変化する電圧をＶｄとして求める。そして、その求めた電圧Ｖｄから前記式（２）を使ってＴｐ及びＴｓを求める。このようにすることで、表示パネル部Ｐの上端側及び下端側でその輝度を均一にすることができる。
【００６９】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、表示パネル部１２を介してデマルチプレックス回路１５と対向する位置に電圧供給回路１６を形成した。そして、電圧供給回路１６は、走査線駆動回路１３が走査線Ｙ１〜Ｙｎの１本を選択する毎であってその選択された走査線に接続した画素２０にデータ信号ＶＤ１〜ＶＤｍを書き込む前に、該データ信号ＶＤ１〜ＶＤｍの極性と反転した極性を有する制御電圧Ｖｐを各データ線Ｘ１〜Ｘｍに供給するようにした。
【００７０】
この結果、第１の走査線Ｙ１に接続された画素２０といった、フレームが入れ替わった後からの非選択期間が短い画素２０においては、データ信号ＶＤ１〜ＶＤｍに応じた電圧＋Ｖｄ（−Ｖｄ）を走査線が選択される毎にリークさせることができる。従って、画素２０の輝度をそのリークの量に応じて低くすることができる。一方、ｎ番目の走査線Ｙｎに接続された画素２０といった、フレームが入れ替わった後からの非選択期間が長い画素２０においては、前記電圧＋Ｖｄ（−Ｖｄ）のリークを抑制することができる。この結果、表示パネル部１２上にて、その上端側と下端側とに配置される画素２０は、走査線Ｙ１〜Ｙｎ毎に前記リーク量が異なる。従って、たとえ、全て同じレベルの電圧Ｖｄを有するデータ信号ＶＤ１〜ＶＤｍを全ての画素２０に供給しても、表示パネル部Ｐの上端側及び下端側でその輝度を均一にすることができる。その結果、表示品位を向上させることができる。
（第２実施形態）
次に、第１実施形態で説明した電気光学装置としての液晶ディスプレイ１０の電子機器の適用について図６に従って説明する。液晶ディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００７１】
図６は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図６において、パーソナルコンピュータ５０は、キーボード５１を備えた本体部５２と、前記液晶ディスプレイ１０を用いた表示ユニット５３とを備えている。この場合においても、液晶ディスプレイ１０を用いた表示ユニット５３は前記第１実施形態と同様な効果を発揮する。
【００７２】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第１実施形態では、フレーム反転駆動方法を用いて駆動させるようにした液晶ディスプレイ１０に適応したが、これに限定されるものではなく、ソース反転駆動方法を用いた液晶ディスプレイに適応してもよい。
【００７３】
○上記各実施形態では、電気光学装置として、その電気光学素子が液晶素子で構成された液晶ディスプレイ１０に具体化したが、これに限定されるものではなく、例えばＥＬ（エレクトロルミネセンス）素子等の発光素子を用いた電気光学装置に適応してもよい。
【００７４】
○上記第１実施形態では、表示パネル部１２を介してデマルチプレックス回路１５と対向する位置に電圧供給回路１６を形成したが、これに限定されるものではなく、例えば、デマルチプレックス回路１５と同じ側に電圧供給回路１６を形成してもよい。
【図面の簡単な説明】
【図１】液晶ディスプレイの電気的構成を説明するためのブロック図である。
【図２】表示パネル部、デマルチプレックス回路及び電圧供給回路の内部構成を示す図である。
【図３】画素の等価回路図である。
【図４】第１及び第２の走査信号、制御信号、セレクト信号、データ信号、制御電圧及びソース／ドレイン間電圧のタイミングチャートである。
【図５】画素のデータ信号に応じた電圧と画素の光透過率比との関係を示した図である。
【図６】第２の実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図７】従来のアクティブマトリクス型液晶表示装置の電気的構成図である。
【図８】従来の液晶ディスプレイの駆動方法を説明するための図である。
【符号の説明】
Ｅ１…第１電極、Ｅ２…第２電極、Ｑｓｗ…ゲートトランジスタとしての画素トランジスタ、ＶＤ１〜ＶＤｍ…データ信号、Ｖｐ…電圧信号としての制御電圧、Ｘ１〜Ｘｍ…信号線としてのデータ線、Ｙ１〜Ｙｎ…走査線、１０…電気光学装置としての液晶ディスプレイ、１６…電圧供給回路、２０…画素、２１…電気光学素子としての液晶素子、５０…電子機器としてのモバイル型のパーソナルコンピュータ。
【図１】
2005031434.tif 000003
【図２】
2005031434.tif 000004
【図３】
2005031434.tif 000005
【図４】
2005031434.tif 000006
【図５】
2005031434.tif 000007
【図６】
2005031434.tif 000008
【図７】
2005031434.tif 000009
【図８】
2005031434.tif 000010