(57)【要約】【課題】  暗電流の低減を図り画質が良好な画像が得られると共に、受光センサ部の取り扱い電荷量を充分に確保することを可能にする固体撮像素子の駆動方法、及び固体撮像素子を備えた固体撮像装置を提供する。【解決手段】  受光センサ部の第１導電型の電荷蓄積領域１３の表面に第２導電型の半導体領域１４が形成され、半導体基板１１に形成された溝内に絶縁層から成る素子分離層２０が埋め込まれて形成され、この素子分離層２０の内部に電極２２が埋め込まれて形成されている構成の固体撮像素子１０に対して、少なくとも受光期間中において、電極２２に電圧φＶ１を印加して、素子分離層２０の周囲に第２導電型の半導体領域１４の多数キャリアを蓄積させる蓄積層を形成する。また、前記固体撮像素子１０と、電極２２に対して電圧φＶ１を印加する電圧印加手段とを備えた固体撮像装置を構成する。【選択図】        図１
2005101864.tif 000002
【特許請求の範囲】
【請求項１】
受光センサ部の第１導電型の電荷蓄積領域の表面に、第２導電型の半導体領域が形成され、
半導体基板に形成された溝内に、絶縁層から成る素子分離層が埋め込まれて形成され、
前記素子分離層の内部に、電極が埋め込まれて形成されている構成の固体撮像素子に対して、
少なくとも受光期間中において、前記電極に電圧を印加して、前記素子分離層の周囲に、前記第２導電型の半導体領域の多数キャリアを蓄積させる蓄積層を形成する
ことを特徴とする固体撮像素子の駆動方法。
【請求項２】
前記固体撮像素子は、前記素子分離層の周囲に第２導電型の半導体領域が形成されていることを特徴とする請求項１に記載の固体撮像素子の駆動方法。
【請求項３】
前記電荷蓄積領域がＮ型半導体領域であり、前記受光期間中に前記電極に負電圧を印加することを特徴とする請求項１に記載の固体撮像素子の駆動方法。
【請求項４】
受光センサ部の第１導電型の電荷蓄積領域の表面に、第２導電型の半導体領域が形成され、半導体基板に形成された溝内に、絶縁層から成る素子分離層が埋め込まれて形成され、前記素子分離層の内部に、電極が埋め込まれて形成されている構成の固体撮像素子と、
前記電極に対して電圧を印加する電圧印加手段とを備えた
ことを特徴とする固体撮像装置。
【請求項５】
前記固体撮像素子は、前記素子分離層の周囲に第２導電型の半導体領域が形成されていることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記電荷蓄積領域がＮ型半導体領域であり、前記電圧印加手段は、少なくとも受光期間中に前記電極に負電圧を印加するように制御されることを特徴とする請求項４に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の駆動方法、並びに固体撮像素子を備えた固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像素子の画素セルの小型化により、特にＣＭＯＳセンサ（ＣＭＯＳ型固体撮像素子）では、周辺回路部と同様に、画素部にもトレンチ素子分離構造（いわゆるＳＴＩ；Shallow Trench Isolation）を採用することがある。
【０００３】
また、受光センサ部においては、暗電流低減のための埋め込みフォトダイオード構造を採用する場合が一般的になってきている。
【０００４】
そして、上述のように画素部にトレンチ素子分離構造を採用した場合には、受光センサ部から延びる空乏層がトレンチ素子分離層の側面に達することにより、このトレンチ素子分離層の側面のＳｉＯ２／Ｓｉ界面で暗電流が発生するという問題が生じる。
このため、トレンチ素子分離層の側面における暗電流を抑制することが求められる。
【０００５】
また、トレンチ素子分離を行わない場合でも、高感度化を図るために、画素部における暗電流の発生を少しでも低減することが要望されている。
そこで、ＬＯＣＯＳ法により素子分離を行う構造において、画素部の暗電流を低減することが考えられている。
例えば、ＬＯＣＯＳ素子分離層の下や近傍にＰ＋領域を形成し、光電変換部のＮ層をＬＯＣＯＳ素子分離層よりも深く形成することにより、暗電流を低減する方法（特許文献１参照）が提案されている。
また例えば、周辺回路部にはＬＯＣＯＳ素子分離層を用い、画素部の画素部のトランジスタや受光部周りはＬＯＣＯＳ素子分離層ではなく、多結晶シリコンの酸化膜を分離領域のＰ＋領域上に形成することにより応力を減らし、暗電流の低減を図る方法（特許文献２参照）が提案されている。
【特許文献１】特開平１０−３０８５０７号公報
【特許文献２】特開平１１−３１２７３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、画素部にトレンチ素子分離構造を採用した場合に、トレンチ素子分離層の側面における暗電流を抑制するためには、トレンチ素子分離層の周囲にＰ＋領域を形成すればよい。
【０００７】
ここで、トレンチ素子分離構造及び埋め込みフォトダイオード構造を採用した構成のＣＭＯＳ型固体撮像素子の概略断面図を図２に示す。
この固体撮像素子５０は、基板５１の上部にＰ型半導体ウエル領域５２が形成され、このＰ型半導体ウエル領域５２に、受光センサ部の電荷蓄積領域となるＮ型半導体領域５３やＮ＋のフローティングディフュージョン５６が形成されている。
また、Ｎ型半導体領域５３上の基板５１の表面付近には、Ｐ型（Ｐ＋）の正電荷蓄積領域５４が形成されている。
これらＰ型半導体ウエル領域５２、Ｎ型半導体領域５３、並びにＰ型の正電荷蓄積領域５４により、いわゆる埋め込みフォトダイオード構造が形成されている。
【０００８】
また、トランジスタや受光センサ部のフォトダイオードを電気的に分離する、絶縁層（例えば、酸化シリコン、窒化シリコン、もしくはこれらの多層）から成るトレンチ素子分離層６０が形成され、このトレンチ素子分離層６０間の基板５１の表面付近に受光センサ部のフォトダイオードやトランジスタのソース・ドレイン等の領域が形成されている。
正電荷蓄積領域５４は、このトレンチ素子分離層６０に接して形成され、Ｎ型半導体領域５３よりも広い面積に形成されている。
【０００９】
基板５１の表面にはゲート絶縁膜５７が形成され、このゲート絶縁膜５７上に、読み出しゲート電極５８及びリセットゲート電極５９が形成されている。
読み出しゲート電極５８、ゲート絶縁膜５７、受光センサ部のＮ型半導体領域５３、フローティングディフュージョン５６により、読み出しトランジスタが構成される。この読み出しトランジスタのチャネル部、即ちフローティングディフュージョン５６とＮ型半導体領域５３との間は、読み出し領域５５となっている。
さらに、必要に応じて、上方に、カラーフィルターやオンチップレンズ等の部品が設けられて固体撮像素子５０が構成される。
【００１０】
そして、この固体撮像素子５０では、トレンチ素子分離層６０の周囲（側壁及び下）には、Ｐ型（Ｐ＋）の半導体領域６１が形成されている。このＰ型の半導体領域６１により、トレンチ素子分離層６０の周囲で発生する暗電流を低減することができる。
【００１１】
しかしながら、トレンチ素子分離層６０の周囲における暗電流の発生を充分に抑制するためには、Ｐ型半導体領域６１を厚く形成する、或いはＰ型半導体領域６１のＰ型不純物の濃度を濃くする必要がある。
【００１２】
Ｐ型半導体領域６１を厚く形成した場合には、受光センサ部のＮ型半導体領域５３がその分だけ小さくなり、蓄積できる信号電荷の量（取り扱い電荷量）が減ってしまうことから、所望のダイナミックレンジを確保することが難しくなる。
【００１３】
また、Ｐ型半導体領域６１のＰ型不純物の濃度を濃くした場合には、製造時にＰ型半導体領域６１のＰ型不純物が拡散しやすくなるため、受光センサ部側にＰ型不純物が拡散することにより、結果として受光センサ部のＮ型半導体領域５３に蓄積できる信号電荷の量（取り扱い電荷量）が減ってしまうことになる。
【００１４】
上述した問題の解決のために、本発明においては、暗電流の低減を図り画質が良好な画像が得られると共に、受光センサ部の取り扱い電荷量を充分に確保することを可能にする固体撮像素子の駆動方法、及び固体撮像素子を備えた固体撮像装置を提供するものである。
【課題を解決するための手段】
【００１５】
本発明の固体撮像素子の駆動方法は、受光センサ部の第１導電型の電荷蓄積領域の表面に第２導電型の半導体領域が形成され、半導体基板に形成された溝内に絶縁層から成る素子分離層が埋め込まれて形成され、この素子分離層の内部に電極が埋め込まれて形成されている構成の固体撮像素子に対して、少なくとも受光期間中において、電極に電圧を印加して、素子分離層の周囲に第２導電型の半導体領域の多数キャリアを蓄積させる蓄積層を形成するものである。
【００１６】
本発明の固体撮像装置は、受光センサ部の第１導電型の電荷蓄積領域の表面に第２導電型の半導体領域が形成され、半導体基板に形成された溝内に絶縁層から成る素子分離層が埋め込まれて形成され、この素子分離層の内部に電極が埋め込まれて形成されている構成の固体撮像素子と、電極に対して電圧を印加する電圧印加手段とを備えたものである。
【００１７】
また、前記本発明の固体撮像素子の駆動方法及び上記本発明の固体撮像装置において、固体撮像素子を、素子分離層の周囲に第２導電型の半導体領域が形成されている構成とすることができる。
【００１８】
また、前記本発明の固体撮像素子の駆動方法において、電荷蓄積領域がＮ型半導体領域であり、受光期間中に電極に負電圧を印加する構成とすることができる。
また、前記本発明の固体撮像装置において、電荷蓄積領域がＮ型半導体領域であり、電圧印加手段が少なくとも受光期間中に電極に負電圧を印加するように制御される構成とすることができる。
【００１９】
上述の本発明の固体撮像素子の駆動方法によれば、固体撮像素子が受光センサ部の第１導電型の電荷蓄積領域の表面に第２導電型の半導体領域が形成された構成となっているので、受光センサ部の基板表面付近における暗電流を低減することができる。
そして、少なくとも受光期間中において、素子分離層の内部に形成された電極に電圧を印加して、絶縁層から成る素子分離層の周囲に第２導電型の半導体領域の多数キャリアを蓄積させる蓄積層を誘起することにより、この蓄積層によって、受光センサ部の第１導電型の電荷蓄積領域（信号電荷蓄積層）近傍の素子分離層の側壁をピニングさせて、素子分離層の側壁の界面からの暗電流の発生を抑制することが可能になる。
【００２０】
上述の本発明の固体撮像装置の構成によれば、固体撮像素子が受光センサ部の第１導電型の電荷蓄積領域の表面に第２導電型の半導体領域が形成された構成となっているので、受光センサ部の基板表面付近における暗電流を低減することができる。
そして、素子分離層の内部に形成された電極に対して電圧を印加する電圧印加手段を備えていることにより、この電圧印加手段から素子分離層の内部に形成された電極に、所定の電圧を印加すれば、上述の第２導電型の半導体領域の多数キャリアを蓄積させる蓄積層を形成して、素子分離層の側壁の界面からの暗電流の発生を抑制することが可能になる。
【００２１】
また、本発明の固体撮像素子の駆動方法及び本発明の固体撮像装置において、固体撮像素子を、素子分離層の周囲に第２導電型の半導体領域が形成されている構成としたときには、この素子分離層の周囲の第２導電型の半導体領域によっても素子分離層の側壁の界面からの暗電流の発生を抑制することができる。これにより、上述の蓄積層と合わせて素子分離層の側壁の界面からの暗電流の発生をより効果的に抑制することができる。
【発明の効果】
【００２２】
上述の本発明によれば、素子分離層の側壁の界面からの暗電流の発生を抑制することが可能になるため、画素部における暗電流を低減することができる。
【００２３】
特に、固体撮像素子を、素子分離層の周囲に第２導電型の半導体領域が形成されている構成としたときには、この第２導電型の半導体領域と電極への電圧印加により形成される第２導電型の半導体領域の多数キャリアを蓄積させる蓄積層とを合わせて、より効果的に素子分離層の側壁の界面からの暗電流の発生を抑制することができる。
また、素子分離層の周囲に形成された第２導電型の半導体領域のみで素子分離層の側壁の界面からの暗電流の発生を抑制する構成と比較して、第２導電型の半導体領域を、アクセプタ濃度を低減したり、厚さを低減したりしても、充分に暗電流を抑制することが可能になるため、受光センサ部の第１導電型の電荷蓄積領域の面積を圧迫せず、受光センサ部に蓄積できる電荷量、即ち取り扱い電荷量を高く維持することができる。
これにより、所望のダイナミックレンジを確保することが可能になる。
【００２４】
従って、本発明により、暗電流が少なく、良好な画質の画像が得られる固体撮像装置を実現することができる。
【発明を実施するための最良の形態】
【００２５】
本発明の固体撮像素子の一実施の形態として、固体撮像素子部分の概略断面図を図１に示す。この図１は、１つの画素セル分の断面図を示している。
本実施の形態は、本発明をＣＭＯＳセンサ（ＣＭＯＳ型固体撮像素子）に適用したものである。
【００２６】
基板１１の上部にＰ型半導体ウエル領域１２が形成され、このＰ型半導体ウエル領域１２に、受光センサ部の電荷蓄積領域となるＮ型半導体領域１３やＮ＋のフローティングディフュージョン１６が形成されている。
また、Ｎ型半導体領域１３上の基板１１の表面付近には、Ｐ型（Ｐ＋）の正電荷蓄積領域１４が形成されている。
これらＰ型半導体ウエル領域１２、Ｎ型半導体領域１３、並びにＰ型の正電荷蓄積領域１４により、いわゆる埋め込みフォトダイオード構造が形成されている。
【００２７】
また、トランジスタや受光センサ部のフォトダイオードを電気的に分離する、絶縁層（例えば、酸化シリコン、窒化シリコン、もしくはこれらの多層）から成るトレンチ素子分離層２０が形成され、このトレンチ素子分離層２０間の基板１１の表面付近に受光センサ部のフォトダイオードやトランジスタのソース・ドレイン等の領域が形成されている。
【００２８】
基板１１の表面にはゲート絶縁膜１７が形成され、このゲート絶縁膜１７上に、読み出しゲート電極１８及びリセットゲート電極１９が形成されている。
読み出しゲート電極１８、ゲート絶縁膜１７、受光センサ部のＮ型半導体領域１３、フローティングディフュージョン１６により、読み出しトランジスタが構成される。この読み出しトランジスタのチャネル部、即ちフローティングディフュージョン１６とＮ型半導体領域１３との間は、読み出し領域１５となっている。
さらに、必要に応じて、上方に、カラーフィルターやオンチップレンズ等の部品が設けられて固体撮像素子１０が構成される。
【００２９】
本実施の形態においては、特に、絶縁層から成るトレンチ素子分離層２０の内部に、電極２２が埋め込まれている。
また、トレンチ素子分離層２０の周囲（側壁及び下）には、Ｐ型（Ｐ＋）の半導体領域２１が形成されている。
【００３０】
電極２２の材料としては、例えば多結晶シリコン、より好ましくは不純物をドープして低抵抗化した多結晶シリコンを用いることができる。
電極２２の形成方法としては、例えば、トレンチ素子分離層２０を形成した後に、その内部に溝を形成して電極２２の材料を埋め込む方法と、トレンチ素子分離層２０用の溝を形成した後に、絶縁層を溝の内部を完全には埋めないように形成してトレンチ素子分離層２０を形成し、残った部分に電極２２の材料を埋め込む方法とが考えられる。前者の場合には、Ｐ型の半導体領域２１を、電極２２を埋め込んだ後で形成してもよい。
【００３１】
さらに、本実施の形態においては、電極２２に電圧φＶ１を印加する、図示しない電圧印加手段（例えば、電源回路等の回路や配線）を備えて固体撮像装置を構成する。
そして、少なくとも受光期間においては、電極２２に、電圧印加手段を通じて電圧φＶ１として負電圧（例えば−５Ｖ）が印加される構成とする。
即ち、少なくとも受光期間中に電極２２に負電圧を印加するように、電圧印加手段が制御される固体撮像装置を構成する。
【００３２】
このように電極２２に負電圧が印加されることにより、トレンチ素子分離層２０の側壁近傍にホール蓄積層が形成され、正電荷（ホール）によりトレンチ素子分離層２０の界面がピニングされる。これにより、トレンチ素子分離層２０の周囲に形成されたＰ型半導体領域２１と合わせて、トレンチ素子分離層２０の側壁の界面からの暗電流発生を抑制することができる。
【００３３】
そして、図２に示した構造と比較して、本実施の形態の場合には、このＰ型半導体領域２１の厚さやＰ型不純物の濃度（アクセプタ濃度）が小さくても、トレンチ素子分離層２０の側壁からの暗電流の発生を充分に抑制することが可能になる。
【００３４】
なお、トレンチ素子分離層２０の周囲にＰ型半導体領域２１を設けないで、電極２２に負電圧を印加してホール蓄積層を形成する構成とした場合には、暗電流を抑制するために（例えば−１５Ｖ等の）大きい負電圧を印加する必要がある。
従って、トレンチ素子分離層２０の周囲に、Ｐ型半導体領域２１を設けることが望ましい。
【００３５】
上述の本実施の形態によれば、トレンチ素子分離層２０の内部に電極２２を埋め込んで構成し、この電極２２に電圧φＶ１が印加され、少なくとも受光期間において電圧φＶ１として負電圧が印加される構成としたことにより、トレンチ素子分離層２０の側壁近傍にホール蓄積層を形成し、界面をピニングすることができる。これにより、トレンチ素子分離層２０の周囲に形成されたＰ型半導体領域２１と合わせて、トレンチ素子分離層２０の側壁からの暗電流発生を抑制することができる。
【００３６】
また、電極２２に負電圧が印加されてホール蓄積層を形成するため、トレンチ素子分離層２０の周囲のＰ型半導体領域２１を、図２に示した構成と比較して、Ｐ型不純物濃度を低減したり、Ｐ型半導体領域２１の厚さを薄くしたりしても、暗電流を充分に抑制することが可能になる。
従って、受光センサ部の信号蓄積領域となるＮ型半導体領域１３の面積を大きく設定することができるため、蓄積できる電荷量（取り扱い電荷量）を高く維持することができ、所望のダイナミックレンジを確保することが可能になる。
【００３７】
上述の実施の形態では、Ｎ型半導体領域１３及び正電荷蓄積領域１４において、読み出し領域１５側の端部が同じ平面位置になっているが、Ｎ型半導体領域１３の端部を読み出し領域１５側にはみ出して形成させてもよい。
このように、読み出し領域１５側にはみ出して形成することにより、読み出しゲート電極１８に印加する読み出し電圧を低く設定することが可能になる。
【００３８】
上述の実施の形態では、受光センサ部の電荷蓄積領域がＮ型の半導体領域であり、このＮ型の半導体領域の表面にＰ型の正電荷蓄積領域が形成されて、いわゆる埋め込みフォトダイオード構造が形成された構成であったが、本発明は逆導電型の場合にも同様に適用することができる。
逆導電型の場合には、Ｐ型の電荷蓄積領域の表面にＮ型の半導体領域（負電荷蓄積領域）が形成されて、埋め込みフォトダイオード構造が構成される。また、トレンチ素子分離層の周囲には、暗電流低減のためにＮ型の半導体領域が形成される。この場合には、本発明を適用することにより、少なくとも受光期間中にトレンチ素子分離層内部の電極に正電圧を印加して、トレンチ素子分離層の周囲に電子による蓄積層を形成し、この蓄積層により界面をピニングさせればよい。
即ち、本発明においては、第１導電型の電荷蓄積領域の表面に第２導電型の半導体領域を形成して埋め込みフォトダイオード構造を構成し、少なくとも受光期間中にトレンチ素子分離層内部の電極に電圧を印加して、トレンチ素子分離層の周囲に第２導電型の半導体領域の多数キャリアを蓄積させる蓄積層を形成して界面をピニングさせる。そして、好ましくは、トレンチ素子分離層の周囲にも第２導電型の半導体領域を形成する。
【００３９】
上述の実施の形態では、本発明をＣＭＯＳ型固体撮像素子に適用した場合であったが、本発明は、その他の構成の固体撮像素子、例えばＣＣＤ固体撮像素子にも適用することが可能である。
本発明をＣＣＤ固体撮像素子に適用する場合には、例えば、いわゆるチャネルストップ領域となる部分にトレンチ素子分離層を形成し、このトレンチ素子分離層の内部に電極を埋め込んで形成し、この電極に素子分離絶縁層の側壁をピニングさせる電圧を印加する。
【００４０】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００４１】
【図１】本発明の固体撮像装置の一実施の形態の概略構成図（固体撮像素子の画素部の断面図）を示す。
【図２】トレンチ素子分離構造と埋め込みフォトダイオード構造を採用したＣＭＯＳ型固体撮像素子の概略断面図である。
【符号の説明】
【００４２】
１０  固体撮像素子、１１  基板、１２  Ｐ型の半導体ウエル領域、１３  Ｎ型半導体領域、１４  正電荷蓄積領域、１５  読み出し領域、１６  フローティングディフュージョン、１７  ゲート絶縁膜、１８  読み出しゲート電極、１９  リセットゲート電極、２０  トレンチ素子分離層、２１  Ｐ型半導体領域、２２  電極
【図１】
2005101864.tif 000003
【図２】
2005101864.tif 000004