(57)【要約】      （修正有）【課題】  ＭＡＣスイッチを用いることなく伝送路を帯域制限し、また、データリンク層レベルで伝送路を帯域制限する通信帯域制限装置を提供する。【解決手段】  受信したフレームの伝送路における最大伝送速度とフレーム長及び最小フレーム間ギャップ並びに予め指定された伝送速度に基づいて当該設定帯域を実現するためフレーム間ギャップを算出し、当該フレーム間ギャップで入力フレームを順次出力する。該帯域制限処理をＯＳＩモデルのデータリンク層レベルで帯域制限を行う。【選択図】      図３
2005136648.tif 000002
【特許請求の範囲】
【請求項１】
伝送路に設定すべき伝送速度を指定する伝送速度指定手段と、
伝送路から入力されるフレームを順次記憶する一方、既に記憶したフレームを読み出し
て出力するバッファと、
該バッファから出力されたフレームの先頭バイトと最後尾バイトとを検出するフレーム
監視部と、
前記バッファに記憶されたフレームの読み出しを制御する読み出し制御部とから成り、
該読み出し制御部は、伝送路における最大伝送速度、前記フレーム監視部から提供され
た先頭バイトと最後尾バイトに基づくフレーム長、最小フレーム間ギャップ及び前記伝送
速度指定手段によって指定された伝送速度に基づいて当該設定帯域を実現するためフレー
ム間ギャップを算出し、当該フレーム間ギャップを満足するようにフレームの読み出しを
制御する
ことを特徴とする通信帯域制限装置。
【請求項２】
バッファの出力フレームとＩＤＯＬパターンとを択一的に選択して出力する切替スイッ
チをさらに備え、
読み出し制御部は、フレーム間ギャップに相当する期間にＩＤＯＬパターンを挿入する
ように切替スイッチを制御する
ことを特徴とする請求項１記載の通信帯域制限装置。
【請求項３】
伝送速度指定手段はディップスイッチである、ことを特徴とする請求項１または２記載
の通信帯域制限装置。
【請求項４】
請求項１〜３いずれかに記載の通信帯域制限装置を備える、ことを特徴とするＬＡＮ間
接続装置。
【請求項５】
メディアコンバータであることを特徴とする請求項４記載のＬＡＮ間接続装置。
【請求項６】
受信したフレームの伝送路における最大伝送速度とフレーム長及び最小フレーム間ギャ
ップ並びに予め指定された伝送速度に基づいて当該設定帯域を実現するためフレーム間ギ
ャップを算出し、当該フレーム間ギャップでフレームを順次出力する
ことを特徴とする通信帯域制限方法。
【請求項７】
バッファに記憶されたフレームの読み出しを制御することによってフレームをフレーム
間ギャップの間隔で順次出力する、ことを特徴とする請求項６記載の通信帯域制限方法。
【請求項８】
フレーム間ギャップに相当する期間にＩＤＯＬパターンを挿入する、ことを特徴とする
請求項６または７記載の通信帯域制限方法。
【請求項９】
ＬＡＮ間接続装置における通信帯域制限に適用することを特徴とする請求項６〜８いず
れかに記載の通信帯域制限方法。
【請求項１０】
ＬＡＮ間接続装置がメディアコンバータであることを特徴とする請求項９記載の通信帯
域制限方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信帯域制限装置及び方法並びにＬＡＮ間接続装置に関する。
【背景技術】
【０００２】
例えば特開２００３−１５２７５５号公報には、一般ユーザが運用するユーザＬＡＮ（
Local Area Network）と通信事業者が運用する広域ＬＡＮとを接続する伝送路において、
その伝送容量に帯域制限を掛ける技術が開示されている。この帯域制限技術は、可変クロ
ック発振器の出力クロックを多ポート型のＭＡＣスイッチの入出力ポートに供給すること
により、伝送路の帯域制限を実現するものである。
【特許文献１】特開２００３−１５２７５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、メディアコンバータにはＭＡＣスイッチを備えるタイプとＭＡＣスイッ
チを備えないタイプとがあり、後者に上記帯域制限技術を適用する場合には、帯域制限専
用にＭＡＣスイッチを用意しなければならないので、その分コストアップとなり好ましく
ない。
【０００４】
本発明は、上記事情に鑑みてなされたものであり、以下の点を目的とするものである。
（１）ＭＡＣスイッチを用いることなく伝送路を帯域制限する。
（２）ＯＳＩ（Open System Interconnection）モデルのデータリンク層レベルで伝送路
を帯域制限する。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明では、通信帯域制限に係わる解決手段として、受信
したフレームの伝送路における最大伝送速度とフレーム長及び最小フレーム間ギャップ並
びに予め指定された伝送速度に基づいて当該設定帯域を実現するためフレーム間ギャップ
を算出し、当該フレーム間ギャップでフレームを順次出力する、という手段を採用する。
このような解決手段によれば、受信したフレームをフレーム間ギャップを隔てて順次出力
することによって帯域制限が実現される。
【発明の効果】
【０００６】
以上説明したように、本発明によれば、受信したフレームの伝送路における最大伝送速
度とフレーム長及び最小フレーム間ギャップ並びに予め指定された伝送速度に基づいて当
該設定帯域を実現するためフレーム間ギャップを算出し、当該フレーム間ギャップを隔て
てフレームを順次出力するので、従来のようにＭＡＣスイッチを用いることなく帯域制限
を実現することができる。
また、本願発明における帯域制限処理は、ＯＳＩ（Open System Interconnection）モ
デルのデータリンク層レベルで行い得るものなので、当該データリンク層レベルで帯域制
限を実現することができる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して、本発明の一実施形態について説明する。なお、本実施形態は、
本発明をＬＡＮ間接続装置の１つであるメディアコンバータ（ＭＣ）に適用したものであ
る。
【０００８】
図１は、本メディアコンバータを用いたＬＡＮ間接続システムのシステム構成図である
。このＬＡＮ間接続システムは、ユーザＬＡＮ１０と通信事業者の広域ＬＡＮ２０とを相
互接続する加入者アクセス系のインタフェースである。なお、以下の説明では、ユーザＬ
ＡＮ１０から広域ＬＡＮ２０に向けたＬＡＮフレームの伝送方向を上り方向とし、一方、
広域ＬＡＮ２０からユーザＬＡＮ１０に向けたＬＡＮフレームの伝送方向を下り方向とす
る。
【０００９】
この図１において、ユーザＬＡＮ１０は、複数のＰＣ（パーソナルコンピュータ）など
のデータ端末が接続された１０Ｂａｓｅ−Ｔあるいは１００Ｂａｓｅ−Ｔｘのイーサネッ
ト（登録商標）ＬＡＮであり、ルータ１００を介してメディアコンバータ３０に接続され
る。ルータ１００は、ＯＳＩ参照モデルにおけるネットワーク層レベルのスイッチであり
、イーサネット（登録商標）フレーム中のＩＰ（Internet Protocol）アドレスにしたが
って経路を振り分ける。
【００１０】
広域ＬＡＮ２０は、通信事業者がＬＡＮ技術をベースとして独自に構築した高速広帯域
のネットワークである。通信事業者は、このような広域ＬＡＮ２０をさらに高速広帯域の
基幹網に接続することで、全国規模のネットワークを構築している。Ｌ２ＳＷ２００は、
広域ＬＡＮ２０のエッジスイッチである。ユーザＬＡＮ１０をＬ２ＳＷ２００に接続する
ことにより、全国規模のネットワークを構築することが可能となる。
【００１１】
メディアコンバータ３０は、ユーザ側に設置されており、ルータ１００から伝送路５０
を介して入力される（つまり上り方向に伝送される）イーサネット（登録商標）フレーム
を伝送路６０を介してメディアコンバータ４０に転送すると共に、当該メディアコンバー
タ４０から伝送路６０を介して入力される（つまり下り方向に伝送される）イーサネット
（登録商標）フレームを伝送路５０を介してルータ１００に転送する。
【００１２】
一方、メディアコンバータ４０は、通信事業者側に設置されており、Ｌ２ＳＷ２００か
ら伝送路７０を介して入力される（つまり下り方向に伝送される）イーサネット（登録商
標）フレームを伝送路６０を介してメディアコンバータ３０に転送すると共に、当該メデ
ィアコンバータ３０から伝送路６０を介して入力される（つまり上り方向に伝送される）
イーサネット（登録商標）フレームを伝送路７０を介してＬ２ＳＷ２００に転送する。詳
細については後述するが、このメディアコンバータ４０は、本実施形態の特徴的機能であ
る帯域制限機能を備えている。
【００１３】
例えば現在広く普及しているファーストイーサネット（登録商標）で１００Ｍｂｐｓの
伝送速度まで１０Ｍｂｐｓ単位で帯域制限したり、１０Ｍｂｐｓの伝送速度まで１Ｍｂｐ
ｓ単位で帯域制限したりすることが可能であり、また、今後普及することが予測されるギ
ガビットイーサネット（登録商標）で１Ｇｂｐｓの伝送速度まで１００Ｍｂｐｓ単位で帯
域制限したりすることが可能である。
【００１４】
伝送路５０は上記ルータ１００とメディアコンバータ３０とを接続し、一方、伝送路７
０は、上記Ｌ２ＳＷ２００とメディアコンバータ４０とを接続する。これら伝送路５０，
７０は、ユーザネットワーク内あるいは通信事業者局舎ネットワーク内の伝送路のため、
距離をそれ程延ばすことができないが安価な伝送媒体が使用される。伝送路６０は、ユー
ザネットワークと通信事業者局舎ネットワークとの間の伝送路、つまりメディアコンバー
タ３０とメディアコンバータ４０とを接続するための伝送路であり、高価ではあるが長距
離伝送が可能な伝送媒体が使用される。
【００１５】
例えば、ファーストイーサネット（登録商標）に準拠してＬＡＮ間接続システムを構築
する場合、伝送路５０，７０には１００Ｂａｓｅ−Ｔｘ準拠のＵＴＰ（Unshielded Twist
ed Pair Cable）ケーブルを使用し、伝送路６０には１００Ｂａｓｅ−Ｆｘ準拠のシング
ルモード光ファイバを使用する。また、ギガビットイーサネット（登録商標）に準拠した
ＬＡＮ間接続システムを構築する場合には、伝送路５０，７０に１０００Ｂａｓｅ−Ｓｘ
準拠のマルチモード光ファイバあるいは１０００Ｂａｓｅ−Ｔ準拠のＵＴＰケーブルを使
用し、伝送路６０には１０００Ｂａｓｅ−Ｌｘ準拠のシングルモード光ファイバを使用す
る。
【００１６】
次に、図２を参照して上記メディアコンバータ４０の詳細な機能構成を説明する。この
図２に示すように、メディアコンバータ４０は、光物理層終端部４０２、光（電気）物理
層終端部４０６、ＤＩＰＳＷ（ディップスイッチ）４４０、帯域制限回路４５０とから構
成されている。光物理層終端部４０２は、光ファイバ伝送路６０との間において送受信す
るイーサネット（登録商標）フレームを終端するレイヤ１の終端回路であり、図示するよ
うにラインインタフェース４１２、物理層デバイス（ＰＨＹ）４１４及びクロック発振器
４１６とから構成されている。
【００１７】
ラインインタフェース４１２は、電気−光変換回路を備え、伝送路６０と物理層デバイ
ス４１４との間においてデータフレームを電気−光変換してシリアルに転送するシリアル
インタフェースである。物理層デバイス４１４は、上記ラインインタフェース４１２から
の電気信号に変換されたフレームの波形整形処理などを行う回路である。この物理層デバ
イス４１４は、クロック発振器４１６から入力される、例えば１２５ＭＨｚの固定クロッ
クにより駆動されることにより、ラインインタフェース４１２との間で送受信される１Ｇ
ｂｐｓシリアルのフレームと帯域制限回路４５０との間で送受信される８ビットパラレル
のフレームとの相互変換を行う。クロック発振器４１６は、上記周波数（１２５ＭＨｚ）
の固定クロックを物理層デバイス４１４に供給するクロック生成回路である。
【００１８】
光（電気）物理層終端部４０６は、伝送路７０との間で送受信するイーサネット（登録
商標）フレームを終端するレイヤ１の終端回路であり、ラインインタフェース４７０、物
理層デバイス（ＰＨＹ）４７２及びクロック発振器４７４とから構成されている。ライン
インタフェース４７０は、伝送路７０が光ファイバケーブルの場合は電気−光変換回路を
含み、ＵＴＰケーブルの場合には電気−電気変換回路を含む。このラインインタフェース
４７０は、伝送路５０と物理層デバイス４７２との間でデータフレームをシリアル転送す
るシリアルインタフェースである。
【００１９】
物理層デバイス４７２は、このようなラインインタフェース４７０から受信したフレー
ムの波形整形処理等を行う回路である。この物理層デバイス４７２は、クロック発振器４
７４から入力される、例えば１２５ＭＨｚの固定クロックにより駆動されることにより、
帯域制限回路４５０との間で送受信される８ビットパラレルのフレームとラインインタフ
ェース４７０を介して１Ｇｂｐｓで送受信されるフレームとの相互変換を行う。クロック
発振器４７４は、上記周波数（１２５ＭＨｚ）の固定クロックを物理層デバイス４７２に
供給するクロック生成回路である。
【００２０】
ＤＩＰＳＷ４４０は、帯域制限回路４５０に対して上り方向及び下り方向の伝送速度つ
まり設定すべき帯域（設定帯域）を各々指定するためのディップスイッチである。このＤ
ＩＰＳＷ４４０は、手動操作されることにより、上り方向及び下り方向の設定帯域を帯域
制限回路４５０に各々指定する。なお、このような手動操作されるＤＩＰＳＷ４４０に代
えて、外部に設けられたコンピュータから帯域制限回路４５０に設定帯域を指定するよう
にしても良い。
【００２１】
帯域制限回路４５０は、フレームのバッファ機能を備えると共に、上記光物理層終端部
４０２から１Ｇｂｐｓのデータ速度で転送されてくるフレーム（入力ＬＡＮフレーム）を
ＤＩＰＳＷ４４０から通知される設定帯域のデータ速度で光（電気）物理層終端部４０６
に転送し、また逆に光（電気）物理層終端部４０６から１Ｇｂｐｓのデータ速度で転送さ
れてくるフレーム（入力ＬＡＮフレーム）をＤＩＰＳＷ４４０から指示される設定帯域に
相当する伝送速度で光物理層終端部４０２に転送する。
【００２２】
詳細については後述するが、この帯域制限回路４５０における帯域制限手法は、入力Ｌ
ＡＮフレームのフレーム長（最小ＩＦＧ（インターフレームギャップ）含む）を監視し、
このフレーム長とＤＩＰＳＷ４４０によって指定された設定帯域から延長すべきＩＦＧ（
延長ＩＦＧ）のバイト数を算出して、最小ＩＦＧの後に上記延長ＩＦＧを付加することに
より次の入力ＬＡＮフレームの転送を遅らせ、以ってユーザＬＡＮ１０から広域ＬＡＮ２
０へのデータ量及び広域ＬＡＮ２０からユーザＬＡＮ１０へのデータ量をそれぞれ帯域制
限するというものである。
【００２３】
次に、図３を参照して上記帯域制限回路４５０の詳細機能構成を説明する。
この帯域制限回路４５０は、図示するように上り回線用回路と下り回線用回路から構成さ
れている。
【００２４】
上り回線用回路は、上り方向の帯域を制限するためのものであり、バッファ４５１、Ｆ
ＩＦＯ４５２、ＦＣＳ検証部４５３、書き込み制御部４５４、バッファ量監視部４５５、
フレーム監視部４５６、読み出し制御部４５７及び切替ＳＷ４５８から構成されている。
一方、下り回線用回路は、下り方向の帯域を制限するものであり、バッファ４６１、ＦＩ
ＦＯ４６２、ＦＣＳ検証部４６３、書き込み制御部４６４、バッファ量監視部４６５、フ
レーム監視部４６６、読み出し制御部４６７及び切替ＳＷ４６８から構成されている。な
お、上り回線用回路と下り回線用回路とは同一機能を有するものであり、以下の説明では
代表として上り回線用回路の詳細機能について説明する。
【００２５】
バッファ４５１は、８ビットのデータ信号と１ビットのイネーブル信号（制御信号）を
バッファリングするために（１５３６×９）ビット×Ａ（バッファリングできるフレーム
数を示す自然数）のバッファ容量を有しており、ＦＩＦＯ４５２から入力されるフレーム
を書き込み制御部４５４から入力されるＷＲ信号１に基づいてフレーム毎にバッファリン
グすると共に、当該バッファリングしたフレームを読み出し制御部４５７から入力される
ＲＤ信号１に基づいてバッファリングした順番に読み出して切替ＳＷ４５８に出力する。
【００２６】
ここで、帯域制限回路４５０がＤＩＰＳＷ４４０から入力される指示に基づいて帯域制
限を行っている場合、バッファ４５１からフレームを読み出す回数よりもフレームをバッ
ファ４５１に書き込む回数の方が多くなり、この結果バッファ４５１にはフレームが順次
溜まっていくことになる。この場合、溢れたフレームは廃棄することになるので、バッフ
ァリングできるフレーム数を表す上記自然数Ａは大きければ大きい程良い。
【００２７】
ＦＩＦＯ４５２は、上記バッファ４５１におけるフレームのバッファリング・タイミン
グを書き込み制御部４５４から出力されるＷＲ信号１に合わせるための遅延回路である。
ＦＣＳ検証部４５３は、フレーム長が６４バイト以上かつ１５３６バイト以下であること
を確認するフレーム長監視及びＣＲＣ演算を行うことによりフレームにビット誤りがある
か否かを確認するＦＣＳ検証を行う。また、このＦＣＳ検証部４５３は、上述した光物理
層終端部４０２から入力されるフレームの先頭バイトと最後尾バイトとを示すイネーブル
信号、フレーム長監視結果を表す制御信号及びＦＣＳ検証結果を示す制御信号を書き込み
制御部４５４に出力する。
【００２８】
書き込み制御部４５４は、バッファ量監視部４５５から入力される制御信号に基づいて
上記バッファ４５１が満杯でないことを確認すると共に、ＦＣＳ検証部４５３から入力さ
れる上記イネーブル信号に同期してバッファ４５１へフレームのバッファリング（書き込
み）を行うためのＷＲ信号１（つまりＷＲイネーブル及びＷＲアドレス）をバッファ４５
１に出力する。
【００２９】
なお、書き込み制御部４５４は、フレーム長監視結果が「ＮＧ」あるいはＦＣＳ検証結
果が「ＮＧ」であることをＦＣＳ検証部４５３から入力される制御信号に基づいて確認す
ると、エラーフレームを書き込む前のアドレスにＷＲアドレスを戻し、これによって次に
受信するフレームを上書きするように制御すると共に、バッファ量を監視するために必要
なＷＲアドレスをバッファ量監視部４５５に出力する。
【００３０】
バッファ量監視部４５５は、書き込み制御部４５４から入力されるＷＲアドレスと読み
出し制御部４５７から入力されるＲＤアドレスとの差に基づいてバッファ４５１のバッフ
ァ量の監視を行い、バッファ４５１が空のときは読み出し制御部４５７に対して読み出し
禁止の制御信号を出力し、一方、バッファ４５１が満杯のときには書き込み制御部４５４
に対して書き込み禁止の制御信号を出力する。
【００３１】
フレーム監視部４５６は、切替ＳＷ４５８を介してバッファ４５１から入力されるフレ
ームの先頭バイトと最後尾バイトとを検出し、当該先頭バイトと最後尾バイトとを示すイ
ネーブル信号を読み出し制御部４５７に出力する回路である。読み出し制御部４５７は、
上記フレーム監視部４５６から入力されるフレームの先頭バイトと最後尾バイトを表すイ
ネーブル信号及びＤＩＰＳＷ４４０によって指定される設定帯域に基づいて上述した延長
ＩＦＧの長さ（バイト長）を計算する。
【００３２】
また、読み出し制御部４５７は、上記イネーブル信号に基づいてバッファ４５１からフ
レームを読み出すためのＲＤ信号１（ＲＤイネーブル、ＲＤアドレス）をバッファ４５１
に出力すると共に、上記イネーブル信号に基づいてバッファ４５１から出力されたフレー
ムとＩＤＯＬパターンとの切り替えを要求する制御信号を切替ＳＷ４５８に出力する。
【００３３】
さらに、読み出し制御部４５７は、バッファ量監視部４５５に対してバッファ４５１の
バッファ量を監視するためのＲＤアドレスを出力しており、バッファ４５１が空になって
バッファ量監視部４５５から読み出し禁止の制御信号が入力されたときには、フレームの
読み出しを行わないようにするＲＤ信号１をバッファ４５１に出力する。切り替えＳＷ４
５８は、読み出し制御部４５７から入力される上記制御信号に基づいて、バッファ４５１
から読み出されたフレームあるいはＩＤＯＬパターンのいずれかを択一的に選択してフレ
ーム監視部４５６に出力する。
【００３４】
次に、このように構成されたＬＡＮ間接続装置の要部動作、つまり帯域制限回路４５０
の帯域制限動作について詳細しく説明する。
【００３５】
最初に、ＤＩＰＳＷ４４０の設定値を調節することにより上り方向及び下り方向の伝送
帯域を所定値に指定する。以下では、例えば上り方向の伝送帯域を５００Ｍｂｐｓに設定
することがＤＩＰＳＷ４４０によって指定された場合について説明する。
【００３６】
この場合、ユーザネットワーク側から伝送路６０を介して送信されてくるフレームは、
１Ｇｂｐｓのデータ速度で光物理層終端部４０２に入力され、当該光物理層終端部４０２
内のラインインタフェース４１２によって光−電気変換されて、１Ｇｂｐｓのデータ速度
で物理層デバイス４１４にシリアルに転送される。物理層デバイス４１４は、入力フレー
ムに対して波形整形及びパラレル変換などの処理を施し、クロック発振器４１６から供給
される１２５ＭＨｚの固定クロックに同期して８ビットにパラレル化したフレームを帯域
制限回路４５０に出力する。
【００３７】
次に、帯域制限回路４５０内のバッファ４５１へのフレームの書き込み動作について説
明する。最初に、ＦＣＳ検証部４５３は入力フレームのイネーブル信号を検出して書き込
み制御部４５４へ転送する。そして、書き込み制御部４５４は、バッファ量監視部４５５
から入力される制御信号に基づいてバッファ１が満杯でないということを確認し、さらに
入力フレームをバッファリングさせるためＷＲ信号１をＦＣＳ検証部４５３から入力され
たイネーブル信号に合わせてバッファ４５１に出力する。
【００３８】
ここで、ＦＩＦＯ４５２は、書き込み制御部４５４がＷＲ信号１を出力するまでに要す
る遅延を補正するために、物理層デバイス４１４から入力されたフレームを遅延させる。
このとき、ＦＣＳ検証部４５３は、フレームのイネーブル信号を書き込み制御部４５４に
出力するのと同時にフレームのバイト長の監視及びＣＲＣ演算を行ってＦＣＳ検証を行う
が、フレーム長エラーやＣＲＣエラーを検出したときには、当該エラー検出を書き込み制
御部４５４に通知する。書き込み制御部４５４は、この通知を受けるとＷＲアドレスを、
エラーフレームをバッファリングする前のアドレスに戻すことによりエラーフレームの廃
棄を行う。
【００３９】
続いて、バッファ４５１にバッファリングされたフレームの読み出し動作について説明
する。バッファ４５１にフレームがバッファリングされると、バッファ量監視部４５５は
、読み出し制御部４５７に出力した読み出し禁止を示す制御信号を解除する。この結果、
読み出し制御部４５７は、バッファ４５１に対してフレームを読み出すためのＲＤ信号１
を出力すると共に、切替ＳＷ４５８に対してバッファ４５１の出力フレームの選択を指示
する制御信号を出力する。この一方、フレーム監視部４５６は、バッファ４５１の出力フ
レームの先頭バイトと最後尾バイトを示すイネーブル信号を読み出し制御部４５７に出力
する。
【００４０】
ここで、ＤＩＰＳＷ４４０は上り方向の伝送帯域を５００Ｍｂｐｓ（つまり設定帯域Ｂ
＝５００）に設定することを指定しているので、フレーム長＋最小ＩＦＧと延長ＩＦＧと
の比率は、Ｂ：（１０００−Ｂ）の割合つまり１：１となる。すなわち、読み出し制御部
４５７が算出する延長ＩＦＧのバイト数は、フレーム監視部４５６から出力されるイネー
ブル信号＋最小ＩＦＧのバイト数と同じになる。
【００４１】
読み出し制御部４５７は、フレーム監視部４５６から入力されるイネーブル信号からフ
レームの最後尾バイトを検出すると、バッファ４５１からフレームを読み出すためのＲＤ
信号１の出力を停止してフレームの読み出しを停止させると同時に、切替ＳＷ４５８に出
力している制御信号に基づいて切替ＳＷ４５８の選択状態を最小ＩＦＧ＋延長ＩＦＧの期
間だけバッファ４５１の出力フレームからＩＤＬＥパターンに切り替えさせる。この結果
、フレームの後には最小ＩＦＧ＋延長ＩＦＧの期間だけＩＤＬＥパターンが挿入され、Ｄ
ＩＰＳＷ４４０で指定された設定帯域に帯域制限される。
【００４２】
そして、読み出し制御部４５７は、最小ＩＦＧ＋延長ＩＦＧの時間が経過した時点でバ
ッファ４５１が空でないことを確認すると、再びＲＤ信号１をバッファ４５１に出力して
フレームの読み出しを再開させる。この際、バッファ４５１が空だった場合には、読み出
し制御部４５７は、ＲＤ信号１をバッファ４５１に出力せず、バッファ量監視部４５５か
ら入力される読み出し禁止の制御信号が解除されるのを待つ状態に戻る。
【００４３】
このように帯域制限回路４５０で帯域制限されたフレームは、帯域制限回路４５０から
光（電気）物理層終端部４０６に出力される。そして、この光（電気）物理層終端部４０
６に入力されたフレームは、物理層デバイス４７２によって波形整形及びパラレル−シリ
アル変換され、ラインインタフェース４７０を介して伝送路７０に出力されるが、このと
きのデータ速度は帯域制限回路４５０で設定された５００Ｍｂｐｓである。
【００４４】
次に、図４を参照して読み出し制御部４５７における延長ＩＦＧの算出方法の詳細につ
いて上り方向のフレーム伝送を例にとって詳説する。
【００４５】
フレームが伝送路６０上を例えば１００％のレートで上り方向に伝送されていた場合、
伝送路６０上にはフレームと最小ＩＦＧだけしか存在しないことになる。すなわち、図４
の伝送状態（ａ）に示すように、フレーム長が様々な各フレームＦ1，Ｆ2，Ｆ3，……は
、最小ＩＦＧの間隔で伝送路６０上を上り方向に伝送される。上記読み出し制御部４５７
は、このような伝送状態（ａ）に対して延長ＩＦＧのバイト長を算出し、図４の伝送状態
（ｂ）に示すように各最小ＩＦＧの後に延長ＩＦＧのバイト長に相当するＩＤＯＬパター
ンを挿入するように切替ＳＷ４５８を制御することにより帯域制限を行う。
【００４６】
ここで、読み出し制御部４５７は、各フレームＦ1，Ｆ2，Ｆ3，……のフレーム長、最
小ＩＦＧのバイト長及びＤＩＰＳＷ４４０で指定された設定帯域に基づいて、以下のよう
に延長ＩＦＧのバイト長を算出する。伝送路６０の最大伝送速度をＰ（Ｍｂｐｓ）かつ設
定帯域をＢ（Ｍｂｐｓ）とした場合、帯域制限回路４５０は、光物理層終端部４０２を介
して伝送路６０からＢバイトのフレームを受信する度にＩＦＧを（Ｐ−Ｂ）バイトだけ延
長すれば良い。
【００４７】
したがって、伝送されてくるあるフレームのフレーム長をＣ1、そのフレームに対する
延長ＩＦＧのバイト長をＹ1とすると、当該バイト長Ｙ1は下式（２）によって表される。
（Ｃ1＋１２）／Ｂ＝Ｄ1  ……  Ｅ1                  （１）
Ｙ1＝Ｄ1・（Ｐ−Ｂ）                            （２）
ここで、上記式（１）における「１２」は最小ＩＦＧのバイト長、Ｄ1は除算の「商」
、またＥ1は「余り」である。
【００４８】
また、次に伝送されてくるフレームのフレーム長をＣ2、このフレームに対する延長Ｉ
ＦＧのバイト長をＹ2とすると、当該バイト長Ｙ2は下式（４）によって表される。
（Ｃ1＋１２＋Ｅ1）／Ｂ＝Ｄ2  ……  Ｅ2              （３）
Ｙ2＝Ｄ2・（Ｐ−Ｂ）                              （４）
ここで、上記式におけるＤ2は除算の「商」、またＥ2は「余り」である。
これ以降のフレームの延長ＩＦＧのバイト長についても同様に計算によって求めること
ができる。
【００４９】
なお、上記式では、順次伝送されてくるフレームのフレーム長は固定値ではなく時系列
的に変化するので、本実施形態では伝送路６０から設定帯域Ｂに相当するＢバイトを受信
する度にＩＦＧを（Ｐ−Ｂ）バイトだけ延長する。すなわち、式（１）あるいは式（３）
に示すように各フレームのフレーム長と最小ＩＦＧのバイト長との合算値を設定帯域Ｂで
最初に除算し、この後に式（２）あるいは式（４）に示すように当該除算の結果として得
られた商Ｄ1，Ｄ2、……に（Ｐ−Ｂ）を各々掛けることによって各フレームの延長ＩＦＧ
のバイト長をＹ1，Ｙ2，……を求める。仮に、この演算順序を入れ替えた場合には、掛け
算によって設定帯域Ｂに対する誤差が増幅されるために正確な帯域制限を実現することが
できない。
【００５０】
例えば最大伝送速度Ｐ＝１０００（Ｍｂｐｓ）、設定帯域Ｂ＝６００（Ｍｂｐｓ）の場
合は、６００バイトのフレームを受信する度にＩＦＧを４００（Ｃ＝１０００−６００）
バイトだけ延長すれば良いので、例えば最初のフレームＦ1のフレーム長が２００（バイ
ト）、また最小ＩＦＧが１２（バイト）の場合、読み出し制御部４５７は、上記フレーム
長と最小ＩＦＧとをフレームＦ1に対する延長ＩＦＧのバイト長を算出する上での計算対
象とし、（２００＋１２）／３＝７０…２（余り）の演算結果である商「７０」について
、（７０×２）の演算結果つまり１４０バイトをフレームＦ1に対する延長ＩＦＧのバイ
ト長として算出する。
【００５１】
ここで、上記（２００＋１２）／３の演算結果には余りが２バイトある。したがって、
実際に設定される帯域は、ＤＩＰＳＷ４４０で指定された設定帯域Ｂ＝６００（Ｍｂｐｓ
）に対して上記余りの分だけ誤差を持つことになる。このような事情から、上記フレーム
Ｆ1に続くフレームＦ2に対する延長ＩＦＧのバイト長の算出においては、フレームＦ2の
フレーム長と延長ＩＦＧとに上記余りを加えたものを計算対象とする。
【００５２】
すなわち、フレームＦ2のフレーム長を例えば５００バイトとした場合、当該フレーム
長に最小ＩＦＧである１２バイトと上記余りである２バイトとを加算した値、つまり５１
４バイトを計算対象とし、５１４÷３＝１７１…１（余り）、１７１×２＝３４２バイト
がフレームＦ2に対する延長ＩＦＧのバイト長となる。
【００５３】
このように、後続するフレームＦ2に対する延長ＩＦＧのバイト長の算出に、先行する
フレームＦ1に対する延長ＩＦＧのバイト長の算出過程で生じる余りを加味することによ
って精度の高い帯域制限を実現できる。なお、バッファ４５１が空でフレームが送信待ち
の状態でなかったときには、延長ＩＦＧの計算時に生じた誤差をクリアする。
【００５４】
本実施形態によれば、各読み出し制御部４５７，４６７で算出された延長ＩＦＧのバイ
ト長に基づいてバッファ４５１，４６１及び切替ＳＷ４５８，４６８を制御することによ
り、従来のようにＭＡＣスイッチを用いることなく上り方向に伝送されるフレーム及び下
り方向に伝送されるフレームの転送帯域をそれぞれ制限することができる。
【００５５】
なお、上記実施形態はＭＡＣスイッチを備えていないメディアコンバータ４０内に帯域
制限回路４５０を設けるものであるが、メディアコンバータにはＭＡＣスイッチを備えて
いるものもある。図５は、このようなメディアコンバータ４０Ａの構成を示すブロック図
であり、光物理層終端部４０２と光（電気）物理層終端部４０６との間にＭＡＣスイッチ
４０４が設けられると共に、当該ＭＡＣスイッチ４０４と光物理層終端部４０２との間に
帯域制限回路４５０が設けられている。
【００５６】
ＭＡＣスイッチ４０４は、２つのポートが帯域制限回路４５０、光（電気）物理層終端
部４０６にそれぞれ接続されており、帯域制限回路４５０から入力されるフレームを光（
電気）物理層終端部４０６に出力すると共に、光（電気）物理層終端部４０６から入力さ
れるフレームを帯域制限回路４５０に出力する。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態に係わるメディアコンバータを用いたＬＡＮ間接続システムのシステム構成図である。
【図２】本発明の一実施形態に係わるメディアコンバータの機能構成を示すブロック図である。
【図３】本発明の一実施形態における帯域制限回路４５０の機能構成を示すブロック図である。
【図４】本発明の一実施形態における帯域制限方法を示す説明図である。
【図５】本発明の一実施形態に係わるメディアコンバータの他の構成例を示すブロック図である。
【符号の説明】
【００５８】
４５１，４６１……バッファ
４５６，４６６……フレーム監視部
４５７，４６７……読み出し制御部
４５８，４６８……切替ＳＷ
【図１】
2005136648.tif 000003
【図２】
2005136648.tif 000004
【図３】
2005136648.tif 000005
【図４】
2005136648.tif 000006
【図５】
2005136648.tif 000007