(57)【要約】【課題】高周波用途の半導体装置では、外部ベース領域は低抵抗化を図るため高濃度で深く形成したい。しかし外部ベース領域の不純物濃度を高くすると、これとコンタクトする真性ベース領域にも横方向拡散が及ぶため、真性ベース領域のプロファイルに影響を与える問題がある。また、エミッタ領域とショートしたり、エミッタ−ベース間の耐圧が低下したり、エミッタ領域に近接することで外部ベース領域に電流が流れてしまうなど、トランジスタ特性を劣化する問題があった。【解決手段】外部ベース領域間の基板表面に溝を形成し、溝底部に真性ベース領域を形成する。最も高い不純物濃度の外部ベース領域表面は溝により横方向拡散が進まず、高濃度で深い外部ベース領域にできる。真性ベース領域およびエミッタ領域の形成は従来と同条件で実施できるので、所定のプロファイルを保持した真性ベース領域と、高濃度で深い外部ベース領域が実現できる。【選択図】    図１
2005109189.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面に設けた一導電型のコレクタ領域と、
前記コレクタ領域表面に設けられた逆導電型の外部ベース領域と、
前記外部ベース領域間の前記コレクタ領域に設けられ、その側壁が前記外部ベース領域と当接する溝と、
前記溝底部の前記コレクタ領域表面に設けられた逆導電型の真性ベース領域と、
前記溝底部の前記真性ベース領域表面に設けられた一導電型のエミッタ領域と、
前記外部ベース領域および真性ベース領域に接続するベース電極と、
前記エミッタ領域に接続するエミッタ電極とを具備することを特徴とする半導体装置。
【請求項２】
前記溝は、その側壁が前記外部ベース領域表面付近と当接することで該外部ベース領域表面付近における逆導電型不純物の基板水平方向の拡散の進行を抑制することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記真性ベース領域表面は、前記外部ベース領域表面より下方に位置することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記外部ベース領域および前記ベース電極とを接続するベース引き出し電極と、前記エミッタ領域および前記エミッタ電極とを接続するエミッタ引き出し電極とを具備し、前記エミッタ引き出し電極下端は前記ベース引き出し電極より下方に位置することを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記溝は、前記外部ベース領域表面より０．１μｍ〜０．２μｍ程度の深さに設けられることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記外部ベース領域は表面から０．４μｍ〜０．５μｍ程度の深さを有することを特徴とする請求項１に記載の半導体装置。
【請求項７】
半導体基板上に一導電型のコレクタ領域を形成する工程と、
外部ベース領域となる予定の領域間のコレクタ領域表面に溝を形成する工程と、
前記コレクタ領域表面に逆導電型不純物を拡散し表面付近が前記溝の側壁に当接する外部ベース領域を形成する工程と、
前記外部ベース領域間の前記溝底部に該外部ベース領域と接する真性ベース領域を形成する工程と、
前記真性ベース領域に一導電型のエミッタ領域を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板上に一導電型のコレクタ領域を形成する工程と、
前記コレクタ領域表面にベース拡散源を形成する工程と、
前記ベース拡散源間の前記コレクタ領域表面に溝を形成する工程と、
前記ベース拡散源の不純物を前記溝周囲の前記コレクタ領域表面に拡散し、表面付近が前記溝の側壁に当接する逆導電型の外部ベース領域を形成する工程と、
前記外部ベース領域間の前記溝底部に逆導電型不純物を拡散して該外部ベース領域と接する真性ベース領域を形成する工程と、
前記溝内を覆うエミッタ拡散源を形成する工程と、
前記エミッタ拡散源から前記真性ベース領域に不純物を拡散して一導電型のエミッタ領域を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項９】
前記真性ベース領域表面は、前記外部ベース領域表面より下方に形成されることを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記ベース拡散源にはイオン注入法により１×１０１６ｃｍ−2程度のドーズ量の不純物が導入されることを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記溝は前記外部ベース領域表面より０．１μｍ〜０．２μｍ程度の深さに形成することを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に係り、特に外部ベース領域の拡散領域を深く高濃度に確保することでバイポーラトランジスタ特性を向上させた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、ＧＨｚ帯を扱う高周波回路では化合物半導体素子を用いていた。しかし化合物半導体素子は製造プロセス、技術も異なり、高価格であるので、量産性に富みかつ既存の製造ラインで製造できるシリコン半導体素子の開発が行われている。以下、高周波半導体装置について、ｎｐｎバイポーラトランジスタを例に説明する。
【０００３】
図１０は、従来のｎｐｎ型バイポーラトランジスタの一例を示す断面図である。バイポーラトランジスタは、ｎ＋型半導体基板３１にｎ−型エピタキシャル層を積層するなどしてコレクタ領域３２を設ける。
【０００４】
さらに、ＬＯＣＯＳ酸化膜３４を設け、ＬＯＣＯＳ酸化膜３４間の基板表面に外部ベース領域３９および真性ベース領域４１を設ける。
【０００５】
外部ベース領域３９および真性ベース領域４１は例えば櫛歯状に複数配置され、それぞれの真性ベース領域４１表面には、エミッタ領域４６を設ける。外部ベース領域３９およびエミッタ領域４６にはそれぞれの領域を形成するための不純物拡散源を兼ねた導電材料からなるベース引き出し電極３７およびエミッタ引き出し電極４５をコンタクトさせ、それぞれに接続するベース電極４８およびエミッタ電極４９を設ける。なお、ここでは単層の電極構造を示したが、２層メタル構造としたものも知られている。（例えば特許文献１参照。）。
【０００６】
次に、図１１から図１５を参照して従来のバイポーラトランジスタの製造方法を説明する。
【０００７】
まず、図１１のごとくｎ＋型シリコン基板３１上にｎ−型エピタキシャル層を積層するなどしてコレクタ領域３２を形成する。所定の領域を開口したマスクを設けてＬＯＣＯＳ酸化膜３４を形成する。
【０００８】
次に図１２（Ａ）の如く全面に、ポリシリコン層３５を堆積しｐ型不純物をイオン注入する。このとき、後述するがイオン注入時に不純物がポリシリコン層を突き抜けるのを抑制するため、イオン注入エネルギーは４０ＫｅＶ以下とし、ドーズ量は５．０×１０１５ｃｍ-２程度とする。さらに、ＴＥＯＳ膜３６等の絶縁膜を堆積する。
【０００９】
その後、図１２（Ｂ）の如く、予定のエミッタ領域部分を開口し、またポリシリコン層を所定の形状にパターニングするため、レジストによるマスクを設けてエッチングし、露出したポリシリコン層３５およびＴＥＯＳ膜３６を除去して開口部３８を形成する。これにより、ベース拡散源を兼ねたベース取り出し電極３７が形成される。
【００１０】
次に、図１３（Ａ）の如く、真性ベース領域表面保護のため絶縁膜４０を全面に堆積する。その後、開口部３８にｐ型不純物をイオン注入する。次に、図１３（Ｂ）の如く、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）により短時間の熱処理を施して真性ベース領域４１を形成する。また、同一の熱処理工程によりベース拡散源３７中のｐ型不純物をコレクタ領域３２表面に拡散する。前述の如くベース拡散源３７にはｐ型不純物がドープされており、拡散により外部ベース領域３９が形成される。真性ベース領域４１は、外部ベース領域３９の表面付近でコンタクトする。
【００１１】
次に、図１４の如く、開口部３８の側壁にサイドウォール４３を形成する。すなわち、全面にノンドープのポリシリコン層４２を堆積し（図１４（Ａ））、エッチバックする。これにより開口部３８内壁にはサイドウォール４３が形成され、表面は絶縁膜４０が露出する（図１４（Ｂ））このサイドウォール４３により、外部ベース領域３９と後の工程で形成されるエミッタ領域との距離をセルフアラインで確保できる。
【００１２】
次に、図１５（Ａ）の如く真性ベース領域４１表面にエミッタ領域を形成するため、真性ベース領域４１上の絶縁膜４０をウェットエッチングにより除去し、真性ベース領域４１が露出したエミッタコンタクト部ＥＣを形成する。
【００１３】
さらに全面にポリシリコン層を堆積し、ｎ型不純物をドープする。開口部３８部分と、配線に必要な所定の形状が残るようにポリシリコン層をパターニングする。これにより、エミッタ拡散源となるエミッタ引き出し電極４５を形成する。エミッタ引き出し電極４５は、開口部３８周囲のＴＥＯＳ膜３６上にもその一部を残している。
【００１４】
さらに、図１５（Ｂ）の如く、エミッタ拡散源４５からｎ型不純物を真性ベース領域４１表面に拡散し、エミッタ領域４６を形成する。エミッタ領域４６形成により所定のベース幅Ｗｂが得られる。
【００１５】
その後、平坦化のため絶縁膜４７を形成し、ＬＯＣＯＳ酸化膜３４上の絶縁膜４７およびＴＥＯＳ膜３６にスルーホールＴＨを形成して、エミッタ引き出し電極４５上の絶縁膜４７およびＴＥＯＳ膜３６にスルーホールＴＨを形成する。その後、金属層を堆積して所定の形状にパターニングし、ベース引き出し電極３７にコンタクトするベース電極４８を形成する。またエミッタ引き出し電極４５にコンタクトするエミッタ電極４９を形成する。更にコレクタ領域に電気的に接続するコレクタ電極（不図示）を形成し、図１０に示す最終構造を得る。
【特許文献１】特開２００１−３５８１５２号（第３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述の如く高周波用途のバイポーラトランジスタでは、性能向上を図るため実際のトランジスタ動作を行う真性ベース領域４１の外側に外部ベース領域３９を設けている。
【００１７】
これは、ベース領域を一領域で形成しその表面に複数のエミッタ領域を配置した構造のバイポーラトランジスタと比較して、真性ベース領域４１と外部ベース領域３９とで構成されるベース領域の面積を低減できるためである。ベース領域の面積の低減はすなわちベース容量（Ｃｏｂ）の低減になるので、高周波特性に寄与できる。
【００１８】
しかし、図１０に示す構造では、ベース引き出し電極３７、ベース引き出し電極３７と基板とのコンタクト部分、外部ベース領域３９、真性ベース領域４１が電流経路となる。つまり、ベース領域に直接金属電極を設ける構造と比較してベース抵抗が増加することが問題となる。
【００１９】
一方、真性ベース領域４１は、バイポーラトランジスタの性能に大きく寄与する領域である。従って、高周波化を図るためにそのベース幅Ｗｂは微小であることが望ましいが、微小化を進めると真性ベース領域の抵抗は高くなってしまう。また、真性ベース領域の不純物濃度は、ｈＦＥの観点からすると低いほど高いｈＦＥを得ることができる。しかし低濃度化を進めるとこれによっても抵抗が高くなる。真性ベース領域４１はベース電流および高周波信号の経路となるので、抵抗は低い方がよい。
【００２０】
このように、真性ベース領域のプロファイルは様々なパラメータを考慮して最適化を図る必要がある。
【００２１】
従って、図１０に示す半導体装置において、ベース抵抗を低減するためには、ベース引き出し電極３７および外部ベース領域３９の抵抗を低減することが望ましい。
【００２２】
しかし、この外部ベース領域は、拡散源となるベース引き出し電極から不純物を拡散して形成する拡散領域である。拡散は基板垂直方向（基板の深さ方向）だけでなく基板の水平方向にも拡散するため、高濃度の不純物を深く拡散すると、外部ベース領域が真性ベース領域に拡大してしまい、真性ベース領域のプロファイルに影響を及ぼす。
【００２３】
また、高濃度領域がエミッタ領域に近づくと、トランジスタとして動作はするが、実際に信号経路としたい真性ベースを通過せずに外部ベース領域を通過してしまう。つまり、高周波特性を向上させるためベース幅Ｗｂの縮小化を進めても、その領域を通過せず、高周波特性が劣化してしまう。
【００２４】
さらに、さらに拡散が基板水平方向に進むと、エミッタ領域と外部ベース領域とが接触する場合もあり、エミッタ−ベース間の耐圧低下若しくはショートを引き起こす問題もある。
【００２５】
つまり、図１０に示す従来構造においては、外部ベース領域は深く拡散形成することができないため、ベース拡散源となるベース引き出し電極３７に注入する不純物のドーズ量を低くしている。また外部ベース領域も真性ベース領域と共に、ＲＴＡにより短時間（５秒程度）で形成しており、ベース領域の低抵抗化が図れない問題があった。
【課題を解決するための手段】
【００２６】
本発明はかかる課題に鑑みてなされ、第１に、半導体基板表面に設けた一導電型のコレクタ領域と、前記コレクタ領域表面に設けられた逆導電型の外部ベース領域と、前記外部ベース領域間の前記コレクタ領域に設けられ、その側壁が前記外部ベース領域と当接する溝と、前記溝底部の前記コレクタ領域表面に設けられた逆導電型の真性ベース領域と、前記溝底部の前記真性ベース領域表面に設けられた一導電型のエミッタ領域と、前記外部ベース領域および真性ベース領域に接続するベース電極と、前記エミッタ領域に接続するエミッタ電極とを具備することにより解決するものである。
【００２７】
また、前記溝は、その側壁が前記外部ベース領域表面付近と当接することで該外部ベース領域表面付近における逆導電型不純物の基板水平方向の拡散の進行を抑制することを特徴とするものである。
【００２８】
また、前記真性ベース領域表面は、前記外部ベース領域表面より下方に位置することを特徴とするものである。
【００２９】
また、前記外部ベース領域および前記ベース電極とを接続するベース引き出し電極と、前記エミッタ領域および前記エミッタ電極とを接続するエミッタ引き出し電極とを具備し、前記エミッタ引き出し電極下端は前記ベース引き出し電極より下方に位置することを特徴とするものである。
【００３０】
また、前記溝は、前記外部ベース領域表面より０．１μｍ〜０．２μｍ程度の深さに設けられることを特徴とするものである。
【００３１】
また、前記外部ベース領域は表面から０．４μｍ〜０．５μｍ程度の深さを有することを特徴とするものである。
【００３２】
第２に、半導体基板上に一導電型のコレクタ領域を形成する工程と、外部ベース領域となる予定の領域間のコレクタ領域表面に溝を形成する工程と、前記コレクタ領域表面に逆導電型不純物を拡散し表面付近が前記溝の側壁に当接する外部ベース領域を形成する工程と、前記外部ベース領域間の前記溝底部に該外部ベース領域と接する真性ベース領域を形成する工程と、前記真性ベース領域に一導電型のエミッタ領域を形成する工程とを具備することにより解決するものである。
【００３３】
第３に、半導体基板上に一導電型のコレクタ領域を形成する工程と、前記コレクタ領域表面にベース拡散源を形成する工程と、前記ベース拡散源間の前記コレクタ領域表面に溝を形成する工程と、前記ベース拡散源の不純物を前記溝周囲の前記コレクタ領域表面に拡散し、表面付近が前記溝の側壁に当接する逆導電型の外部ベース領域を形成する工程と、前記外部ベース領域間の前記溝底部に逆導電型不純物を拡散して該外部ベース領域と接する真性ベース領域を形成する工程と、前記溝内を覆うエミッタ拡散源を形成する工程と、前記エミッタ拡散源から前記真性ベース領域に不純物を拡散して一導電型のエミッタ領域を形成する工程とを具備することにより解決するものである。
【００３４】
また、前記真性ベース領域表面は、前記外部ベース領域表面より下方に形成されることを特徴とするものである。
【００３５】
また、前記ベース拡散源にはイオン注入法により１×１０１６ｃｍ−２程度のドーズ量の不純物が導入されることを特徴とするものである。
【００３６】
また、前記溝は前記外部ベース領域表面より０．１μｍ〜０．２μｍ程度の深さに形成することを特徴とするものである。
【発明の効果】
【００３７】
本発明に依れば、第１に、外部ベース領域間に設けた溝により外部ベース領域の不純物が真性ベース領域へ導入されることを抑制できる。これにより基板水平方向の拡散（横拡散）を考慮せず外部ベース領域の濃度を向上できる。従って、外部ベース領域を深く、しかも高濃度に形成できるので、外部ベース領域でのベース抵抗の低減が可能となる。具体的には、外部ベース領域の基板表面からの深さは０．４μｍ〜０．５μｍとして、低抵抗化が図れる。
【００３８】
第２に、外部ベース領域は、ベース引き出し電極とコンタクトする表面付近が最も高濃度を維持したい領域であるが、溝の側壁で横方向拡散の進行が阻止されるので表面付近の濃度を有る程度高く維持できる。
【００３９】
第３に、外部ベース領域の拡散源であるベース引き出し電極も高濃度にすることができるので、ここでの抵抗も低減できる。つまりベース電流の電流経路において寄生的なベース抵抗を低減することができる。
【００４０】
第４に、真性ベース領域は、従来構造と同条件で形成でき、所定のプロファイルが保持できる。
【００４１】
第５に、溝はベース引き出し電極のパターニングで形成できるので、工程数を複雑にせずに、高周波特性を向上した半導体装置の製造方法が提供できる。
【発明を実施するための最良の形態】
【００４２】
図１から図９を参照して、本発明の半導体装置をｎｐｎ型バイポーラトランジスタを例に説明する。
【００４３】
本実施形態のバイポーラトランジスタは、半導体基板１と、コレクタ領域２と、外部ベース領域９と、真性ベース領域１１と、エミッタ領域１６と、ベース引き出し電極７と、エミッタ引き出し電極１５と、ベース電極１８と、エミッタ電極１９と、溝８とから構成される。
【００４４】
図１には、本実施形態のバイポーラトランジスタの平面図および断面図を示す。図１（Ａ）のＡ−Ａ線断面図が図１（Ｂ）である。
【００４５】
図１（Ａ）の如く、動作領域２１に拡散領域であるベース領域およびエミッタ領域（何れも不図示）が櫛歯状に設けられ、それぞれにコンタクトするベース電極１８およびエミッタ電極１９は櫛歯をかみ合わせた形状に配置される。ベース電極１８は、動作領域２１外まで延在されて、ＬＯＣＯＳ酸化膜４上のベースパッド電極２２に接続する。また、エミッタ電極１９も動作領域２１外に延在されＬＯＣＯＳ酸化膜４上のエミッタパッド電極２３に接続する。
【００４６】
図１（Ｂ）の如く、半導体基板１は、ｎ＋型シリコン基板であり、その上に例えばｎ−型エピタキシャル層を積層してコレクタ領域２とする。コレクタ領域２表面には、所定の間隔でＬＯＣＯＳ酸化膜４を設ける。ＬＯＣＯＳ酸化膜４間のコレクタ領域２表面には、外部ベース領域９および真性ベース領域１１からなるベース領域２０を例えば櫛歯状に配置する。それぞれの真性ベース領域１１表面には、エミッタ領域１６が形成される。すなわちこれらのベース領域２０、エミッタ領域１６が櫛歯状に複数形成されて動作領域２１となり、バイポーラトランジスタを構成する。
【００４７】
外部ベース領域９は、コレクタ領域２表面に設けられたｐ＋型不純物の拡散領域である。外部ベース領域９は表面から０．４μｍ〜０．５μｍ程度の深さまで拡散により設けられ、真性ベース領域１１とコンタクトする。
【００４８】
溝８は、外部ベース領域９表面すなわちベース引き出し電極７下端から０．１μｍ〜０．２μｍ程度の深さで外部ベース領域９間に設けられ、その側壁が外部ベース領域９の表面付近と当接する。また、溝８は、その側壁が外部ベース領域９表面付近と当接することで外部ベース領域９表面付近の基板水平方向の拡散（以下横拡散と称する）の進行を抑制する。
【００４９】
真性ベース領域１１は、溝８底部のコレクタ領域２表面に設けられた逆導電型領域である。真性ベース領域１１表面は、外部ベース領域９表面より下方に位置する。また、真性ベース領域１１下方には、コレクタ領域２とのコンタクト抵抗を低減し、また真性ベース領域のばらつきを抑制するためのＳＩＣ層２５が設けられてもよい。溝８底部の真性ベース領域１１表面には、一導電型のエミッタ領域１６が設けられる。
【００５０】
ベース引き出し電極７は、外部ベース領域９にコンタクトし、ＬＯＣＯＳ酸化膜４上に引き出される。ベース引き出し電極７は不純物を導入したポリシリコン等の導電材料からなり、外部ベース領域９を形成するためのベース拡散源を兼ねる。ベース引き出し電極７中の不純物濃度は、２〜３×１０２０ｃｍ―３程度である。また、ＬＯＣＯＳ酸化膜４上で、ＴＥＯＳ膜６および絶縁膜１７に設けたスルーホールＴＨを介してベース電極１８とコンタクトする。
【００５１】
エミッタ引き出し電極１５は、ポリシリコン等の導電材料にｎ型不純物を導入して溝８内を覆って設けられる。エミッタ引き出し電極１５は、エミッタ領域１６を形成するエミッタ拡散源を兼ね、エミッタ領域１６にコンタクトする。エミッタ引き出し電極１５は溝８内を覆って設けられ、その下端はベース引き出し電極７と外部ベース領域９との接合面より下方に位置する。
【００５２】
ベース電極１８は、ベース引き出し電極７を介して外部ベース領域９および真性ベース領域１１に接続する。また、エミッタ電極１９は、エミッタ引き出し電極１５を介してエミッタ領域１６に接続する。
【００５３】
外部ベース領域９は拡散領域であり、深さ方向（基板垂直方向）の拡散と共に横拡散も進行する。しかし、本実施形態では溝８が設けられており、外部ベース領域９は溝８の側壁に当接するとそこで横拡散が阻止される。すなわち外部ベース領域９は、最も不純物濃度の高い基板表面付近では、溝８側壁までしか横拡散が進まず、側壁に当接後は深さ方向のみに拡散が進行する。これにより、外部ベース領域９の横拡散が真性ベース領域１１に拡大することがなく、真性ベース領域１１の濃度プロファイルに影響を与えることが少なくなる。
【００５４】
また、真性ベース領域１１は溝８底部からのイオン注入及び拡散により設けられるので、外部ベース領域９の最も不純物濃度が高い表面付近よりも下方で外部ベース領域９とコンタクトする。すなわち真性ベース領域１１がコンタクトする付近では、外部ベース領域９の不純物濃度が表面付近と比較して低くなっている。つまりコンタクト部分で外部ベース領域９の横拡散が多少進行したとしても真性ベース領域１１の不純物濃度にそれほど影響を及ぼすことなく、プロファイルを保持できる。
【００５５】
本来、外部ベース領域９は抵抗を低減するために設けるものであるので、その不純物濃度は高くまた、基板内で深い領域に設けることが望ましい。しかし、従来構造においては上述の如く外部ベース領域９が横方向にも拡散し、真性ベース領域１１の不純物濃度に影響を与えるため、外部ベース領域９の不純物濃度を有る程度以上にすることができなかった。具体的には、ベース拡散源へのイオン注入による不純物ドーズ量が５×１０１５ｃｍ−２程度であった。
【００５６】
しかし、本実施形態によれば横方向の拡散を考慮しなくてよいので、不純物濃度を高くすることができる。具体的にはベース拡散源７へのイオン注入による不純物ドーズ量は従来の２倍の１×１０１６ｃｍ−２であり、これにより外部ベース領域９の不純物濃度を高くすることができる。また、従来０．１μｍから０．２μｍの拡散深さであった当該領域を０．４μｍ〜０．５μｍ程度の拡散深さに形成でき、ベース抵抗の低減に大きく寄与できる。
【００５７】
さらに、拡散後のベース引き出し電極７の不純物濃度は、２〜３×１０20ｃｍ―３程度であるので、ここでの抵抗も低減できる。
【００５８】
ここで、溝８の深さは、深すぎると外部ベース領域９と真性ベース領域１１のコンタクトが困難となる。つまりベース引き出し電極７と外部ベース領域９との接合面から０．１μｍ〜０．２μｍ程度の深さで形成することが望ましい。
【００５９】
次に、図２から図９および図１を参照して、本実施形態のバイポーラトランジスタの製造方法の一例を説明する。
【００６０】
バイポーラトランジスタの製造方法は、半導体基板上に一導電型のコレクタ領域を形成する工程と、外部ベース領域となる予定の領域間のコレクタ領域表面に溝を形成する工程と、前記コレクタ領域表面に逆導電型不純物を拡散し表面付近が前記溝の側壁に当接する外部ベース領域を形成する工程と、前記外部ベース領域間の前記溝底部に該外部ベース領域と接する真性ベース領域を形成する工程と、前記真性ベース領域に一導電型のエミッタ領域を形成する工程とから構成される。
【００６１】
第１工程（図２参照）：半導体基板１上に一導電型のコレクタ領域２を形成する工程。
【００６２】
ｎ＋型シリコン基板１上にｎ−型エピタキシャル層を積層するなどしてコレクタ領域２を形成する（図２（Ａ））。ＬＯＣＯＳ酸化膜を形成するため、例えば酸化膜／ポリシリコン／窒化膜を順次積層したマスク３を形成して所定の領域をエッチングする。その開口部に酸化膜を成長させ、ＬＯＣＯＳ酸化膜４を形成する（図２（Ｂ））。
【００６３】
第２工程（図３、図４参照）：外部ベース領域となる予定の領域間のコレクタ領域表面に溝を形成する工程。
【００６４】
まず、コレクタ領域２表面にベース拡散源となるベース引き出し電極を形成する。すなわち、全面にポリシリコン層５を堆積し、ｐ型不純物をイオン注入する。このとき、イオン注入エネルギーは４０ｋｅＶ程度、またイオン注入によるドーズ量は従来の２倍の量である１．０×１０１６ｃｍ−２程度である（図３（Ａ））。さらに、ＴＥＯＳ膜６等の絶縁膜を堆積する（図３（Ｂ））。
【００６５】
予定のエミッタ領域部分を開口し且つポリシリコン層５を所定の形状にパターニングするため、レジスト膜ＰＲによるマスクを設けてエッチングし、露出したポリシリコン層５およびＴＥＯＳ膜６を除去して開口部ＯＰを形成する（図３（Ｃ））。その後レジスト膜ＰＲを除去する。これにより、ベース拡散源を兼ねたベース取り出し電極７が形成される（図３（Ｄ））。
【００６６】
次に、図４の如くベース引き出し電極間のコレクタ領域表面に溝を形成する。
【００６７】
全面を０．１μｍ〜０．２μｍ程度エッチングする。これにより、開口部ＯＰに露出したベース引き出し電極７間のコレクタ領域２表面が除去されて溝８が形成される。
【００６８】
第３工程（図５参照）：コレクタ領域表面に逆導電型不純物を拡散し、表面付近が溝の側壁に当接する外部ベース領域を形成する工程。
【００６９】
９００度３０分程度の十分な熱処理によりベース拡散源７中のｐ型不純物をコレクタ領域２表面に拡散して、外部ベース領域９を形成する。ベース拡散源７中には高濃度の不純物がドープされており、拡散により深い外部ベース領域９が形成される。尚このとき、横拡散も進行するが、最も不純物濃度が高く、横拡散が進行しやすい表面付近においては、溝８側壁まで達するとその進行が阻まれる。すなわち溝８側壁に達した後は基板深さ方向に拡散が進行する。
【００７０】
これにより、溝８側壁に当接した外部ベース領域９が形成される。外部ベース領域９の拡散深さは表面から０．４μｍ〜０．５μｍ程度となる。この状態において、溝８側壁には、外部ベース領域９が露出する。
【００７１】
従来は拡散を抑制するため、真性ベース領域の拡散と同時にＲＴＡにより短時間の熱処理で外部ベース領域を形成していた。しかし、本実施形態によれば高い不純物濃度で拡散領域深さを深くしても真性ベース領域に影響を与えることはなく、低抵抗の外部ベース領域９が実現できる。
【００７２】
第４工程（図６参照）：外部ベース領域間の溝底部に外部ベース領域と接する真性ベース領域を形成する工程。
【００７３】
まず、真性ベース領域表面保護およびエミッタ−ベース間分離のため絶縁膜１０を形成する。その後、溝８底部に、エミッタ領域直下のコレクタ領域濃度を向上させるＳＩＣ（Selectively  Ionimplantation  Collector）層２５を形成するｎ型不純物（例えばＰ）をイオン注入し、さらに真性ベース領域となるｐ型不純物（例えばＢＦ２）をイオン注入する（図６（Ａ））。
【００７４】
その後ＲＴＡにより短時間（１０００℃で５秒程度）の熱処理を施し、溝８底部のコレクタ領域２表面にｐ型不純物を拡散して真性ベース領域１１を形成し、真性ベース領域１１直下のｎ型不純物を拡散してＳＩＣ層２５を形成する。尚、ＳＩＣ層２５は無くてもよい。
【００７５】
これにより図の如く、溝８底部に真性ベース領域１１が形成され、真性ベース領域１１表面は、外部ベース領域９の表面付近より下方で該領域とコンタクトしてベース領域２０となる。これにより例えば溝８より下方で、外部ベース領域９の横拡散があったとしても、その不純物濃度が低いため真性ベース領域１１に及ぼす影響はほとんどないといってよい。
【００７６】
尚、この真性ベース領域１１は、外部ベース領域９の影響を受けることなく所定のプロファイルを保持している（図６（Ｂ））。
【００７７】
第５工程（図７、図８、図９参照）：  真性ベース領域に一導電型のエミッタ領域を形成する工程。
【００７８】
まず、絶縁膜１０の膜厚がエミッタ−ベース間の耐圧に対して薄い場合は絶縁膜（不図示）を追加形成する。その後、セルフアラインでエミッタ領域を形成するために溝８内壁にサイドウォールを形成する。すなわち、全面にポリシリコン層１２を堆積し（図７（Ａ））、エッチバックする。これにより溝８内壁にはサイドウォール１３が形成される（図７（Ｂ））。
【００７９】
次に、真性ベース領域１１表面にエミッタ領域を形成するため、溝８底部で真性ベース領域１１上の絶縁膜１０をウェットエッチングにより除去し、真性ベース領域１１が露出したエミッタコンタクト部ＥＣを形成する。
【００８０】
次に、図８の如くエミッタ拡散源を形成する。全面にポリシリコン層１４を堆積し、ｎ型不純物をドープする。溝８内はポリシリコン層１４で覆われる（図８（Ａ））。この溝８部分と、配線に必要な所定の形状が残るようにポリシリコン層１４をパターニングする。これにより、溝８内を覆い、エミッタ拡散源となるエミッタ引き出し電極１５を形成する。エミッタ引き出し電極１５は、開口部ＯＰで真性ベース領域１１とコンタクトし、溝８周囲のＴＥＯＳ膜６上にもその一部を残している（図８（Ｂ））。
【００８１】
さらに、図９の如く、エミッタ拡散源１５からｎ型不純物を真性ベース領域１１表面に拡散し、エミッタ領域１６を形成する。前述の如く溝８底部の真性ベース領域１１は所定のプロファイルで形成されており、エミッタ領域８形成により所定のベース幅Ｗｂが得られる。
【００８２】
その後、ＬＯＣＯＳ酸化膜４上にＢＰＳＧ膜およびＳＯＧ膜等からなる絶縁膜１７を形成し、その絶縁膜１７およびＴＥＯＳ膜６にスルーホールＴＨを形成する。また、新たなレジスト膜を設けてエミッタ引き出し電極１５上の絶縁膜１７およびＴＥＯＳ膜６にスルーホールＴＨを形成する。その後、金属層を堆積して所定の形状にパターニングし、ベース引き出し電極７にコンタクトするベース電極１８を形成する。また、エミッタ引き出し電極１５にコンタクトするエミッタ電極１９を形成する。更にコレクタ領域２に電気的に接続するコレクタ電極（不図示）を形成し、図１（Ｂ）に示す最終構造を得る。また動作領域２１外では、エミッタ電極１９と接続するエミッタパッド電極２３、ベース電極１８とコンタクトするベースパッド電極２２が形成される（図１（Ａ）参照）。
【図面の簡単な説明】
【００８３】
【図１】本発明の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図である。
【図２】本発明の半導体装置の製造方法を説明する断面図である。
【図３】本発明の半導体装置の製造方法を説明する断面図である。
【図４】本発明の半導体装置の製造方法を説明する断面図である。
【図５】本発明の半導体装置の製造方法を説明する断面図である。
【図６】本発明の半導体装置の製造方法を説明する断面図である。
【図７】本発明の半導体装置の製造方法を説明する断面図である。
【図８】本発明の半導体装置の製造方法を説明する断面図である。
【図９】本発明の半導体装置の製造方法を説明する断面図である。
【図１０】従来の半導体装置を説明する断面図である。
【図１１】従来の半導体装置の製造方法を説明する断面図である。
【図１２】従来の半導体装置の製造方法を説明する断面図である。
【図１３】従来の半導体装置の製造方法を説明する断面図である。
【図１４】従来の半導体装置の製造方法を説明する断面図である。
【図１５】従来の半導体装置の製造方法を説明する断面図である。
【符号の説明】
【００８４】
１      ｎ＋型シリコン基板
２      コレクタ領域
３      マスク
４      ＬＯＣＯＳ酸化膜
５      ポリシリコン層
６      ＴＥＯＳ膜
７      ベース引き出し電極
８      溝
９      外部ベース領域
１０    絶縁膜
１１    真性ベース領域
１２    ポリシリコン層
１３    サイドウォール
１４    ポリシリコン層
１５    エミッタ引き出し電極  
１６    エミッタ領域
１７    絶縁膜
１８    ベース電極
１９    エミッタ電極
２０    ベース領域
２１    動作領域
２２    ベースパッド電極
２３    エミッタパッド電極
２５    ＳＩＣ層
３１    ｎ＋型シリコン基板
３２    コレクタ領域
３４    ＬＯＣＯＳ酸化膜
３５    ポリシリコン層
３６    ＴＥＯＳ膜
３７    ベース引き出し電極
３８    開口部
３９    外部ベース領域
４０    絶縁膜
４１    真性ベース領域
４２    ポリシリコン層
４３    サイドウォール
４５    エミッタ引き出し電極  
４６    エミッタ領域
４７    絶縁膜
４８    ベース電極
４９    エミッタ電極
ＴＨ    スルーホール
ＥＣ    エミッタコンタクト部
ＰＲ    レジスト膜
ＯＰ    開口部
Ｗｂ    ベース幅
【図１】
2005109189.tif 000003
【図２】
2005109189.tif 000004
【図３】
2005109189.tif 000005
【図４】
2005109189.tif 000006
【図５】
2005109189.tif 000007
【図６】
2005109189.tif 000008
【図７】
2005109189.tif 000009
【図８】
2005109189.tif 000010
【図９】
2005109189.tif 000011
【図１０】
2005109189.tif 000012
【図１１】
2005109189.tif 000013
【図１２】
2005109189.tif 000014
【図１３】
2005109189.tif 000015
【図１４】
2005109189.tif 000016
【図１５】
2005109189.tif 000017