(57)【要約】【課題】  非選択状態にある回路を確実に不動作とすることが可能なスイッチング回路及びそれを有する電圧制御発振装置を提供する。【解決手段】  切替電圧Ｖswが例えばＬｏｗである場合、ＰＮＰトランジスタＱ１は導通状態となり、抵抗Ｒ１１側に接続された回路へ電圧が印加される。また、この際、ＰＮＰトランジスタＱ２は遮断状態となり、抵抗Ｒ２１側に接続された回路への電圧が遮断される。これに対して、切替電圧ＶswがＨｉｇｈである場合、ＰＮＰトランジスタＱ１は遮断状態となり、抵抗Ｒ１１側に接続された回路への電圧が遮断される。またこの際、ＰＮＰトランジスタＱ２は導通状態となり、抵抗Ｒ２１側に接続された回路へ電圧が印加される。【選択図】          図４
2005109980.tif 000002
【特許請求の範囲】
【請求項１】
ベースに印加された切替電圧の状態に基づいてコレクタ出力の状態が切り替わる第１のＰＮＰトランジスタと、
該第１のＰＮＰトランジスタのコレクタ出力と逆の状態にコレクタ出力の状態が切り替わる第２のＰＮＰトランジスタとを有し、
前記第１及び第２のＰＮＰトランジスタのコレクタ出力の状態に応じて、前記第１のＰＮＰトランジスタのコレクタに接続された回路及び前記第２のＰＮＰトランジスタのコレクタに接続された回路の動作を切り替えることを特徴とするスイッチング回路。
【請求項２】
第１及び第２の電圧制御発振回路と、該第１及び第２の電圧制御発振回路の何れかを切り替えて動作させる切替手段とを有する電圧制御発振装置であって、
前記切替手段は、ベースに印加された切替電圧の状態に基づいてコレクタ出力の状態が切り替わる第１のＰＮＰトランジスタと、該第１のＰＮＰトランジスタのコレクタ出力と逆の状態にコレクタ出力の状態が切り替わる第２のＰＮＰトランジスタとを有し、
前記第１及び第２のＰＮＰトランジスタのコレクタ出力の状態に応じて、前記第１の電圧制御発振回路及び前記第２の電圧制御発振回路の動作を切り替えることを特徴とする電圧制御発振装置。
【請求項３】
請求項２記載の前記電圧制御発振装置において、
前記第１の電圧制御発振回路は第１のバイアス回路を有し、
前記第２の電圧制御発振回路は第２のバイアス回路を有し、
前記第１のＰＮＰトランジスタのコレクタは前記第１のバイアス回路に接続され、
前記第２のＰＮＰトランジスタのコレクタは前記第２のバイアス回路に接続されていることを特徴とする電圧制御発振装置。
【請求項４】
２つの周波数帯域のうち何れか１つを選択的に出力する電圧制御発振装置であって、
各々異なる周波数帯域で発振する２つの電圧制御発振回路と、
前記２つの電圧制御発振回路のうち動作する電圧制御発振回路を切り替える切替回路とを有し、
前記切替回路は、前記２つの電圧制御発振回路と対になる２つのＰＮＰトランジスタを有することを特徴とする電圧制御発振装置。
【請求項５】
前記電圧制御発振回路はバイアス回路を有して構成され、
前記切替回路は前記２つの電圧制御発振回路に含まれる前記バイアス回路のうち電圧を供給するバイアス回路を選択的に切り替えることを特徴とする請求項４記載の電圧制御発振装置。
【請求項６】
請求項２から５の何れか１項に記載の前記電圧制御発振装置において、ワンパッケージ化されていることを特徴とする電圧制御発振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路及びそれを有する電圧制御発振装置に関し、特に周波数を切り替えて出力することが可能な電圧制御発振装置及びそのスイッチング回路に関する。
【背景技術】
【０００２】
従来技術において、周波数を切り替えて出力することが可能な電圧制御発振装置が存在する（例えば特許文献１参照）。このような電圧制御発振装置９００の構成を図１に示す。
【０００３】
図１に示すように、従来技術による電圧制御発振装置９００は、それぞれ異なる周波数で発振する２つの電圧制御発振回路９１０ａ，９１０ｂと、これらの電圧制御発振回路のうち何れかから入力された発振信号を選択的に出力する切替回路９２０とを有して構成される。
【０００４】
より詳細に説明すると、２つの電圧制御発振回路９１０ａ，９１０ｂは、それぞれ入力された制御電圧に基づいて異なる周波数で発振する。電圧制御発振回路９１０ａから出力された発振信号は、切替回路９２０における端子９２１ａに入力する。また、電圧制御発振回路９１０ｂから出力された発振信号は、切替回路９２０における端子９２１ｂに入力する。切替回路９２０には、切替電圧Ｖsが印加され、これに基づいて何れの一方の端子（９２１ａ，９２１ｂ）に入力された発振信号を選択的に出力する。
【特許文献１】特開平８−２５６０７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような構成では、複数の電圧制御発振回路が同時に動作しているため、一方の電圧制御発振回路からの発振信号が他方の電圧制御発振回路に影響を与えてしまい、正確な周波数制御が困難となるという問題が存在する。
【０００６】
また、非選択状態にある電圧制御発振回路も動作しているため、消費電力が大きいという問題も存在する。この問題は、特に携帯電話機などのような低消費電力化が求められる電子機器において致命的となる。
【０００７】
そこで本発明は、上記問題に鑑み、非選択状態にある回路を確実に不動作とすることが可能なスイッチング回路及びそれを有する電圧制御発振装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
係る目的を達成するために、本発明は、請求項１記載のように、ベースに印加された切替電圧の状態に基づいてコレクタ出力の状態が切り替わる第１のＰＮＰトランジスタと、該第１のＰＮＰトランジスタのコレクタ出力と逆の状態にコレクタ出力の状態が切り替わる第２のＰＮＰトランジスタとを有し、前記第１及び第２のＰＮＰトランジスタのコレクタ出力の状態に応じて、前記第１のＰＮＰトランジスタのコレクタに接続された回路及び前記第２のＰＮＰトランジスタのコレクタに接続された回路の動作を切り替えるように構成される。これにより、切替電圧の状態に応じて、第１のＰＮＰトランジスタのコレクタに接続された回路及び第２のＰＮＰトランジスタのコレクタに接続された回路の動作／不動作を確実に制御することが可能となるため、非選択状態にある回路を確実に不動作とすることが可能となる。また、切替電圧は第１のＰＮＰトランジスタのベースに印加されるため、切替電圧の入力端子に大きな電流が流れるという不具合の発生を防止できる。更に、一方のＰＮＰトランジスタをオン状態とした場合、他方のＰＮＰトランジスタをオフ状態とすることが可能であるため、消費電力を低減できると共に、各回路の消費電力を独立して設定することが可能となるため、設計の容易化が図れる。
【０００９】
また、本発明は、請求項２記載のように、第１及び第２の電圧制御発振回路と、該第１及び第２の電圧制御発振回路の何れかを切り替えて動作させる切替手段とを有する電圧制御発振装置であって、前記切替手段が、ベースに印加された切替電圧の状態に基づいてコレクタ出力の状態が切り替わる第１のＰＮＰトランジスタと、該第１のＰＮＰトランジスタのコレクタ出力と逆の状態にコレクタ出力の状態が切り替わる第２のＰＮＰトランジスタとを有し、前記第１及び第２のＰＮＰトランジスタのコレクタ出力の状態に応じて、前記第１の電圧制御発振回路及び前記第２の電圧制御発振回路の動作を切り替えるように構成される。これにより、切替電圧の状態に応じて、第１のＰＮＰトランジスタのコレクタに接続された第１の電圧制御発振回路及び第２のＰＮＰトランジスタのコレクタに接続された第２の電圧制御発振回路の動作／不動作を確実に制御することが可能となるため、非選択状態にある電圧制御発振回路を確実に不動作とすることが可能となる。また、切替電圧は第１のＰＮＰトランジスタのベースに印加されるため、切替電圧の入力端子に大きな電流が流れるという不具合の発生を防止できる。更に、一方のＰＮＰトランジスタをオン状態とした場合、他方のＰＮＰトランジスタをオフ状態とすることが可能であるため、消費電力を低減できると共に、各電圧制御発振回路の消費電力を独立して設定することが可能となるため、設計の容易化が図れる。
【００１０】
請求項２記載の前記電圧制御発振装置は、例えば請求項３記載のように、前記第１の電圧制御発振回路が第１のバイアス回路を有し、前記第２の電圧制御発振回路が第２のバイアス回路を有し、前記第１のＰＮＰトランジスタのコレクタが前記第１のバイアス回路に接続され、前記第２のＰＮＰトランジスタのコレクタが前記第２のバイアス回路に接続された構成を有してもよい。この構成においても、一方の電圧制御発振回路が動作状態にある際に他方の電圧制御発振回路を不動作状態とするために、バイアス回路の抵抗比を調整する必要がないため、電圧制御発振装置の設計が容易化する。
【００１１】
また、本発明は、請求項４記載のように、２つの周波数帯域のうち何れか１つを選択的に出力する電圧制御発振装置であって、各々異なる周波数帯域で発振する２つの電圧制御発振回路と、印加された切替電圧に基づいて前記２つの電圧制御発振回路のうち動作する電圧制御発振回路を切り替える切替回路とを有し、前記切替回路が前記２つの電圧制御発振回路と対になる２つのＰＮＰトランジスタを有して構成される。これにより、各電圧制御発振回路の動作／不動作が、対応するＰＮＰトランジスタのオン／オフ状態により確実に制御されるため、非選択状態にある電圧制御発振回路を確実に不動作とすることが可能となる。また、切替電圧は第１のＰＮＰトランジスタのベースに印加されるため、切替電圧の入力端子に大きな電流が流れるという不具合の発生を防止できる。更に、一方のＰＮＰトランジスタをオン状態とした場合、他方のＰＮＰトランジスタをオフ状態とすることが可能であるため、消費電力を低減できると共に、各電圧制御発振回路の消費電力を独立して設定することが可能となるため、設計の容易化が図れる。
【００１２】
請求項４記載の前記電圧制御発振装置は、例えば請求項５記載のように、前記電圧制御発振回路がバイアス回路を有して構成され、前記切替回路が前記２つの電圧制御発振回路に含まれる前記バイアス回路のうち電圧を供給するバイアス回路を選択的に切り替えるように構成されても良い。この構成においても、一方の電圧制御発振回路が動作状態にある際に他方の電圧制御発振回路を不動作状態とするために、バイアス回路の抵抗比を調整する必要がないため、電圧制御発振装置の設計が容易化する。
【００１３】
また、請求項２から５の何れか１項に記載の前記電圧制御発振装置は、例えば請求項６記載のように、ワンパッケージ化されていてもよい。これにより、使い勝手の良い電圧制御発振装置を提供することができる。
【発明の効果】
【００１４】
以上のように、本発明によれば、非選択状態にある回路を確実に不動作とすることが可能なスイッチング回路及びそれを有する電圧制御発振装置が実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。
【実施例１】
【００１６】
本発明の実施例１を説明するにあたり、まず、本発明の参考技術として以下の構成を説明する。図２は、本発明の第１の参考技術となる電圧制御発振装置１０の構成を示す回路図である。尚、電圧制御発振装置１０は、２つの周波数を切り替えて出力するデュアルバンド型のＶＣＯ（Voltage Controlled Oscillator）である。
【００１７】
図２に示すように、電圧制御発振装置１０は、スイッチング回路ＳＷ１と２つの電圧制御発振回路（第１の電圧制御発振回路１００，第２の電圧制御発振回路２００）とを有して構成されている。尚、第１の電圧制御発振回路１００と第２の電圧制御発振回路２００とは、各々異なる周波数帯域で発振するように構成される。
【００１８】
この構成において、スイッチング回路ＳＷ１は、ＰＮＰトランジスタＱ１と２つの抵抗Ｒ１，Ｒ２とを有する。ＰＮＰトランジスタＱ１のベースには、抵抗
Ｒ１を介して切替電圧Ｖswが印加される。ＰＮＰトランジスタＱ１のエミッタには電源電圧Ｖccが入力される。また、この電源電圧Ｖccは、抵抗Ｒ２を介してＰＮＰトランジスタＱ１のベースにも印加される。
【００１９】
従って、スイッチング回路ＳＷ１は切替電圧Ｖswの状態に応じてコレクタ出力の状態（Ｈｉｇｈ／Ｌｏｗ）を切り替える。これにより、抵抗Ｒ１１，Ｒ２１の後段に設けられた回路の動作が切り替えられる。
【００２０】
また、第１の電圧制御発振回路１００は、第１のバイアス回路１１と、共振器を含んで構成された増幅器（以下、アンプという）１３とを有する。第１のバイアス回路１１は、直列に接続された抵抗Ｒ１１及びＲ１２を有する。抵抗Ｒ１１において、抵抗Ｒ１２と接続された端と反対の端は、スイッチング回路ＳＷ１におけるＰＮＰトランジスタＱ１のコレクタが接続される。すなわち、第１のバイアス回路１１には、ＰＮＰトランジスタＱ１のコレクタ出力が印加される。また、抵抗Ｒ１２において、抵抗Ｒ１１と接続された端と反対の端はグランドに接続されている。
【００２１】
第１のバイアス回路１１において、抵抗Ｒ１１と抵抗Ｒ１２との接続部分は分岐され、アンプ１３の反転入力端子に接続されている。すなわち、アンプ１３の反転入力端子には、第１のバイアス回路１１の出力電圧が印加される。アンプ１３の非反転入力端子には電源電圧Ｖccが印加される。アンプ１３は、電源電圧Ｖccと第１のバイアス回路１１との電位差に基づく周波数で発振し、これを出力Output1として出力する。
【００２２】
同様に、第２の電圧制御発振回路２００は、第２のバイアス回路２１と、共振器を含んで構成されたアンプ２３とを有する。第２のバイアス回路２１は、直列に接続された抵抗Ｒ２１及びＲ２２を有する。抵抗Ｒ２１において、抵抗Ｒ２２と接続された端と反対の端は、電源電圧Ｖccが印加される。また、抵抗Ｒ２２において、抵抗Ｒ２１に接続された端と反対の端はグランドに接続されている。
【００２３】
第２のバイアス回路２１において、抵抗Ｒ２１と抵抗Ｒ２２との接続部分は分岐され、アンプ２３の反転入力端子に接続されている。すなわち、アンプ２３の反転入力端子には、第２のバイアス回路２１の出力電圧が印加される。アンプ２３の非反転入力端子には電源電圧Ｖccが印加される。アンプ２３は、電源電圧Ｖccと第２のバイアス回路２１との電位差に基づく周波数で発振し、これを出力Output2として出力する。
【００２４】
以上のような構成において、切替電圧ＶswがＬｏｗである場合、スイッチング回路ＳＷ１のＰＮＰトランジスタＱ１がオン（導通）状態となり、これのコレクタ出力が第１のバイアス回路１１に供給されるため、抵抗Ｒ１１側である第１の電圧制御発振回路１００が動作する。これに対して、切替電圧ＶswがＨｉｇｈの場合、スイッチング回路ＳＷ１のＰＮＰトランジスタＱ１がオフ（遮断）状態となり、第１のバイアス回路１１に電流が供給されないため、第１の電圧制御発振回路１００が不動作となる。このとき、第２の電圧制御発振回路２００は常に動作の状態であるが、抵抗Ｒ１１とＲ２１との抵抗値の比を調整することで、電圧制御発振回路２００の動作／不動作を調整することができる。換言すれば、第１及び第２のバイアス回路１１，２１における抵抗Ｒ１１，Ｒ２１の抵抗値の比を調整することで、第１の電圧制御発振回路１００が動作状態にある際に第２の電圧制御発振回路２００を不動作状態とすることができる。すなわち、何れか一方のみが動作状態となるように構成することができる。
【００２５】
次に、本発明の第２の参考技術となる電圧制御発振装置２０の構成を図３を用いて以下に説明する。尚、本説明において、図２と同様の構成には、同一の符号を付し、その詳細な説明を省略する。
【００２６】
図３に示すように、電圧制御発振装置２０は、電圧制御発振装置１０と同様の構成において、第１のバイアス回路１１における抵抗Ｒ１１の一方の端（抵抗Ｒ１２に接続された端と反対の端）が、スイッチング回路ＳＷ１におけるＰＮＰトランジスタＱ１のコレクタでなく、切替電圧Ｖswの入力端に接続されている。すなわち、切替電圧Ｖswがスイッチング回路ＳＷ１と第１のバイアス回路１１とに印加するように構成されている。また、第２のバイアス回路２１における抵抗Ｒ２１の一方の端（抵抗Ｒ２２に接続された端と反対の端）は、ＰＮＰトランジスタＱ１のコレクタに接続されている。すなわち、第２のバイアス回路２１にはスイッチング回路ＳＷ１の出力が印加するように構成されている。尚、他の構成は、電圧制御発振装置１０と同様である。
【００２７】
以上のような構成において、切替電圧ＶswがＬｏｗである場合、第１のバイアス回路１１に電圧が供給されないため、第１の電圧制御発振回路１００は不動作状態となる。また、スイッチング回路ＳＷ１ではＰＮＰトランジスタＱ１がオン状態となり、これのコレクタ出力が第２のバイアス回路２１に供給されるため、第２の電圧制御発振回路２００は動作状態となる。これに対して、切替電圧ＶswがＨｉｇｈの場合、第１のバイアス回路１１に電圧が供給されるため、第１の電圧制御発振回路１００は動作状態となる。また、スイッチング回路ＳＷ１ではＰＮＰトランジスタＱ１がオフ状態となり、第２のバイアス回路２１に電圧が供給されないため、第２の電圧制御発振回路２００は不動作状態となる。
【００２８】
しかしながら、上記した電圧制御発振装置１０の構成では、切替電圧ＶswがＬｏｗの際に、第１の電圧制御発振回路１００と第２の電圧制御発振回路２００とが同時に動作することを防止するために、第１及び第２のバイアス回路１１，２１における抵抗Ｒ１１及びＲ２１の抵抗値の比を調整する必要がある。この結果、各々の電圧制御発振回路（１００，２００）の消費電力を独立に設定することが不可能となる。
【００２９】
また、上記した電圧制御発振装置２０の構成では、切替電圧ＶswがＨｉｇｈの際に、切替電圧Ｖswの入力端に比較的大きな電流が流れてしまう。このため、第１の電圧制御発振回路１００からのノイズが増大し、切替電圧Ｖswを制御する周辺機器に何らかの影響を及ぼしてしまう可能性が生じる。
【００３０】
そこで本実施例は、図４に示す電圧制御発振装置３０のような構成を有することで、これらの不具合を解消する。尚、本説明において、図２又は図３と同様の構成には、同一の符号を付し、その詳細な説明を省略する。
【００３１】
図４に示すように、電圧制御発振装置３０は、２つのスイッチング回路（ＳＷ１，ＳＷ２）と、２つの電圧制御発振回路（第１の電圧制御発振回路１００，第２の電圧制御発振回路２００）を有する。
【００３２】
スイッチング回路ＳＷ１（これを第１のスイッチング回路とする）は、上記と同様に、切替電圧Ｖswが抵抗Ｒ１を介してベースに印加されるＰＮＰトランジスタＱ１を有する。ＰＮＰトランジスタＱ１のエミッタには、電源電圧Ｖccが入力される。また、電源電圧Ｖccは抵抗Ｒ２を介してＰＮＰトランジスタＱ１のベースにも印加される。従って、ＰＮＰトランジスタＱ１（これを第１のＰＮＰトランジスタとする）は、ベースに印加された切替電圧Ｖswの状態に基づいてコレクタ出力の状態が切り替わる。
【００３３】
スイッチング回路ＳＷ２（これを第２のスイッチング回路とする）は、スイッチング回路ＳＷ１と同様の回路構成を有する。但し、ＰＮＰトランジスタＱ１に対応するＰＮＰトランジスタＱ２のベースには、抵抗Ｒ３（抵抗Ｒ１に対応）を介してＰＮＰトランジスタＱ１のコレクタ出力が印加される。また、電源電圧Ｖccは抵抗Ｒ４（抵抗Ｒ２に対応）を介してＰＮＰトランジスタＱ２のベースにも印加される。従って、ＰＮＰトランジスタＱ２（これを第２のＰＮＰトランジスタとする）は、ＰＮＰトランジスタＱ１のコレクタ出力と逆の状態にコレクタ出力の状態が切り替わる。
【００３４】
また、第１の電圧制御発振回路１００は、上記と同様の構成において、第１のバイアス回路１１にスイッチング回路ＳＷ１におけるＰＮＰトランジスタＱ１のコレクタ出力が印加される。また、第２の電圧制御発振回路２００も、上記と同様の構成において、第２のバイアス回路２１にスイッチング回路ＳＷ２におけるＰＮＰトランジスタＱ２のコレクタ出力が印加される。
【００３５】
このような構成において、スイッチング回路ＳＷ１はＰＮＰトランジスタＱ１のコレクタに接続された回路、すなわち第１の電圧制御発振回路１００の動作（選択状態）／不動作（非選択状態）を切り替える。また、第２のスイッチング回路ＳＷ１はＰＮＰトランジスタＱ２のコレクタに接続された回路、すなわち第２の電圧制御発振回路２００の動作／不動作を切り替える。
【００３６】
すなわち、切替電圧Ｖswが例えばＬｏｗである場合、ＰＮＰトランジスタＱ１はオン状態となり、抵抗Ｒ１１側に接続された第１の電圧制御発振回路１００に電圧が供給される。またこの際、ＰＮＰトランジスタＱ２はオフ状態となり、抵抗Ｒ２１側に接続された第２の電圧制御発振回路２００への電圧が遮断される。これに対して、切替電圧ＶswがＨｉｇｈである場合、ＰＮＰトランジスタＱ１はオフ状態となり、抵抗Ｒ１１側に接続された第１の電圧制御発振回路１００への電圧が遮断される。またこの際、ＰＮＰトランジスタＱ２はオン状態となり、抵抗Ｒ２１側に接続された第２の電圧制御発振回路２００へ電圧が供給される。
【００３７】
このように、２つの電圧制御発振回路（１００，２００）と対になる２つのＰＮＰトランジスタ（Ｑ１，Ｑ２）を設け、このＰＮＰトランジスタ（Ｑ１，Ｑ２）を用いて電圧を供給するバイアス回路（１１，２１）を切り替えることで、不動作に切り替えられた回路へのコレクタ出力を完全に遮断することができる。このため、不動作とした回路の動作を完全に停止させることができ、これにより、各々の電圧制御発振回路の消費電流を独立して設定することが可能となる。
【００３８】
また、切替電圧ＶswがＰＮＰトランジスタＱ１，Ｑ２を介して各々のバイアス回路（１１，２１）に接続されているため、切替電圧Ｖswの入力端に大きな電流が流れ込むことを防止でき、結果として周辺機器へ与えるノイズ等の影響を低減することができる。
【００３９】
ここで、上記における第１及び第２のスイッチング回路ＳＷ１，ＳＷ２は、図５に示すように、１チップ化することが可能である。図５において、端子１Ｃはスイッチング回路ＳＷ１におけるＰＮＰトランジスタＱ１のコレクタに接続された端子であり、端子１Ｂは同ＰＮＰトランジスタＱ１のベースに接続された端子であり、端子１Ｅは同ＰＮＰトランジスタＱ１のエミッタに接続された端子である。同様に、端子２Ｃはスイッチング回路ＳＷ２におけるＰＮＰトランジスタＱ２のコレクタに接続された端子であり、端子２Ｂは同ＰＮＰトランジスタＱ２のベースに接続された端子であり、端子２Ｅは同ＰＮＰトランジスタＱ２のエミッタに接続された端子である。これにより、簡易に利用できるスイッチングのパッケージを供給できる。
【００４０】
また、上記のように１チップ化された第１及び第２のスイッチング回路ＳＷ１，ＳＷ２に電圧制御発振回路（１００，２００）を接続したものをワンパッケージ化することも可能である。尚、図４は、ワンパッケージ化した際の電圧制御発振装置３０の構成を示している。
【００４１】
尚、上記実施例１は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、これらの実施例を種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施例が可能であることは上記記載から自明である。
【図面の簡単な説明】
【００４２】
【図１】従来技術による電圧制御発振装置９００の構成を示すブロック図である。
【図２】本発明の実施例１における第１の参考技術による電圧制御発振装置１０の構成を示す回路図である。
【図３】本発明の実施例１における第２の参考技術による電圧制御発振装置２０の構成を示す回路図である。
【図４】本発明の実施例１による電圧制御発振装置３０の構成を示す回路図である。
【図５】本発明の実施例１による第１及び第２のスイッチング回路ＳＷ１，ＳＷ２を１チップ化した際の構成を示す回路図である。
【符号の説明】
【００４３】
１１  第１のバイアス回路
１３、２３  アンプ
２１  第２のバイアス回路
３０  電圧制御発振装置
１００  第１の電圧制御発振回路
２００  第２の電圧制御発振回路
Output1、Output2  出力
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２  抵抗
ＳＷ１  第１のスイッチング回路
ＳＷ２  第２のスイッチング回路
Ｖcc  電源電圧
Ｖsw  切替電圧
【図１】
2005109980.tif 000003
【図２】
2005109980.tif 000004
【図３】
2005109980.tif 000005
【図４】
2005109980.tif 000006
【図５】
2005109980.tif 000007