(57)【要約】【課題】製造工程の簡略化を図りながら、特性ばらつきを改善する。【解決手段】間隔を介して配置される主線路と副線路を有した方向性結合器１において、副線路４は、主線路と電磁結合する結合部４Ｋと、結合部４Ｋの一端側に連接されるアイソレーション端子部４ｂとを有する。アイソレーション端子部４ｂは、他の副線路部分よりも信号損失を増加できる線路形態と成している。アイソレーション端子部４ｂに抵抗素子を介してアイソレーション端子部４ｂの信号損失を増加するのではなく、線路形態により信号損失を増加するので、線路形成工程とは別に抵抗素子配設工程を設ける必要が無く、製造工程の簡略化を図ることができる。アイソレーション端子部４ｂは高精度に形成することが可能であり、アイソレーション端子部４ｂの信号損失量のばらつきは小さく、その信号損失量ばらつきに因る方向性結合器の特性ばらつきを抑制できる。【選択図】        図１
2005012355.tif 000002
【特許請求の範囲】
【請求項１】
間隔を介して配置される主線路と副線路が設けられ、主線路の一端側は信号入力部と成し、他端側は信号出力部と成しており、副線路は、前記信号入力部と信号出力部との間の主線路部分と電磁結合する結合部を有し、この副線路の結合部には主線路を流れる信号に応じた信号が主線路との電磁結合により誘起され、当該誘起信号は、副線路の一端側を構成するアイソレーション端子部と他端側を構成するカップリング端子部とのうちの主にカップリング端子部から副線路の外部に出力される構成を備えた方向性結合器において、前記アイソレーション端子部を構成する副線路部分は１箇所以上曲げられた線路形態と成していることを特徴とする方向性結合器。
【請求項２】
間隔を介して配置される主線路と副線路が設けられ、主線路の一端側は信号入力部と成し、他端側は信号出力部と成しており、副線路は、前記信号入力部と信号出力部との間の主線路部分と電磁結合する結合部を有し、この副線路の結合部には主線路を流れる信号に応じた信号が主線路との電磁結合により誘起され、当該誘起信号は、副線路の一端側を構成するアイソレーション端子部と他端側を構成するカップリング端子部とのうちの主にカップリング端子部から副線路の外部に出力される構成を備えた方向性結合器において、前記アイソレーション端子部を構成する副線路部分は前記カップリング端子部を構成する副線路部分よりも線路長が長いことを特徴とする方向性結合器。
【請求項３】
間隔を介して配置される主線路と副線路が設けられ、主線路の一端側は信号入力部と成し、他端側は信号出力部と成しており、副線路は、前記信号入力部と信号出力部との間の主線路部分と電磁結合する結合部を有し、この副線路の結合部には主線路を流れる信号に応じた信号が主線路との電磁結合により誘起され、当該誘起信号は、副線路の一端側を構成するアイソレーション端子部と他端側を構成するカップリング端子部とのうちの主にカップリング端子部から副線路の外部に出力される構成を備えた方向性結合器において、前記アイソレーション端子部を構成する副線路部分は部分的に又は全体が他の副線路部分よりも線路幅が細く形成されていることを特徴とする方向性結合器。
【請求項４】
間隔を介して配置される主線路と副線路が設けられ、主線路の一端側は信号入力部と成し、他端側は信号出力部と成しており、副線路は、前記信号入力部と信号出力部との間の主線路部分と電磁結合する結合部を有し、この副線路の結合部には主線路を流れる信号に応じた信号が主線路との電磁結合により誘起され、当該誘起信号は、副線路の一端側を構成するアイソレーション端子部と他端側を構成するカップリング端子部とのうちの主にカップリング端子部から副線路の外部に出力される構成を備えた方向性結合器において、前記アイソレーション端子部を構成する副線路部分は、互いに異なる層に形成されている線路がビアホールを介して接続されている多層構造と成していることを特徴とする方向性結合器。
【請求項５】
アイソレーション端子部を構成する副線路部分は前記カップリング端子部を構成する副線路部分よりも線路長が長いことを特徴とする請求項１又は請求項３又は請求項４記載の方向性結合器。
【請求項６】
アイソレーション端子部を構成する副線路部分は部分的に又は全体が他の副線路部分よりも線路幅が細く形成されていることを特徴とする請求項１又は請求項２又は請求項４又は請求項５記載の方向性結合器。
【請求項７】
アイソレーション端子部を構成する副線路部分は、互いに異なる層に形成されている線路がビアホールを介して接続されている多層構造と成していることを特徴とする請求項１又は請求項２又は請求項３又は請求項５又は請求項６記載の方向性結合器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば電力検出器等として用いることができる方向性結合器に関するものである。
【０００２】
【背景技術】
図１１には方向性結合器の一例が簡略化された平面図により示されている。この方向性結合器１は、誘電体基板２と、この誘電体基板２に形成されている主線路３および副線路４とを有して構成されている。主線路３と副線路４はそれぞれマイクロストリップ線路により構成されており、これら主線路３と副線路４は互いに間隔を介して配置されている。主線路３は、その一端側が信号入力部３ａと成し、他端側が信号出力部３ｂと成し、それら信号入力部３ａと信号出力部３ｂとの間の部分が結合部３Ｋと成している。
【０００３】
副線路４は、カップリング端子部４ａとアイソレーション端子部４ｂと結合部４Ｋを有して構成されている。結合部４Ｋは、間隔を介し主線路３の結合部３Ｋに並設されて当該結合部３Ｋと電磁結合するものである。結合部３Ｋ，４Ｋの電磁結合によって、副線路４の結合部４Ｋには、信号入力部３ａから結合部３Ｋを介し信号出力部３ｂに向けて主線路３を流れる信号（高周波信号）に応じた信号が誘起される。
【０００４】
アイソレーション端子部４ｂには当該アイソレーション端子部４ｂでの信号損失を高めるべく抵抗素子５が介設されている。この抵抗素子５での信号損失により、アイソレーション端子部４ｂを通って外部に出力される信号は非常に小さく抑えられており、結合部４Ｋに誘起された信号の多くは、カップリング端子部４ａから外部に出力される。つまり、この方向性結合器１は、主線路３を流れる信号を検出し、当該検出信号を副線路４のカップリング端子部４ａから外部に出力することができるものである。
【０００５】
【特許文献１】
実開平４−１１９１０７号公報
【特許文献２】
特開平６−６１１８号公報
【０００６】
【発明が解決しようとする課題】
図１１に示す構成では、アイソレーション端子部４ｂに抵抗素子５を設けて当該アイソレーション端子部４ｂでの信号損失を増加させる構成である。その抵抗素子５は、主線路３および副線路４の製造工程とは別の工程で、副線路４のアイソレーション端子部４ｂに介設しなければならないため、抵抗素子５を配設する工程を設ける分、製造工程が増加し、これにより、製造コストが上昇するという問題が生じる。
【０００７】
また、抵抗素子５には抵抗値のばらつきがあり、これに起因して、方向性結合器１の方向性がばらつくという問題が生じる。つまり、副線路４の結合部４Ｋに誘起された信号の多くはカップリング端子部４ａから外部に出力されるが、その誘起信号の一部はアイソレーション端子部４ｂからも外部に出力する。結合部４Ｋの誘起信号は、アイソレーション端子部４ｂではなく、カップリング端子部４ａから外部に出力されることが望ましく、その誘起信号の通電の方向性は、方向性結合器１の特性の一つとなっている。その信号の方向性は、カップリング端子部４ａから外部に出力される信号量と、アイソレーション端子部４ｂから外部に出力される信号量との差を用いて表す。アイソレーション端子部４ｂに抵抗素子５を介設する場合には、抵抗素子５の抵抗値のばらつきに起因してアイソレーション端子部４ｂでの信号損失量がばらついてアイソレーション端子部４ｂから外部に出力される信号量がばらつくので、方向性結合器１の方向性がばらつくという問題が発生する。
【０００８】
本発明は上記課題を解決するために成されたものであり、その目的は、製造工程の簡略化を図りながら、特性ばらつきを抑制できる方向性結合器を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決するための手段としている。すなわち、この発明は、間隔を介して配置される主線路と副線路が設けられ、主線路の一端側は信号入力部と成し、他端側は信号出力部と成しており、副線路は、前記信号入力部と信号出力部との間の主線路部分と電磁結合する結合部を有し、この副線路の結合部には主線路を流れる信号に応じた信号が主線路との電磁結合により誘起され、当該誘起信号は、副線路の一端側を構成するアイソレーション端子部と他端側を構成するカップリング端子部とのうちの主にカップリング端子部から副線路の外部に出力される構成を備えた方向性結合器において、前記アイソレーション端子部を構成する副線路部分は１箇所以上曲げられた線路形態と成していることを特徴としている。
【００１０】
また、アイソレーション端子部を構成する副線路部分は前記カップリング端子部を構成する副線路部分よりも線路長が長いことも本発明の特徴としている。さらに、アイソレーション端子部を構成する副線路部分は部分的に又は全体が他の副線路部分よりも線路幅が細く形成されていることも本発明の特徴としている。さらにまた、アイソレーション端子部を構成する副線路部分は、互いに異なる層に形成されている線路がビアホールを介して接続されている多層構造と成していることをも本発明の特徴としている。
【００１１】
【発明の実施の形態】
以下に、この発明に係る実施形態例を図面に基づいて説明する。なお、以下に説明する各実施形態例の方向性結合器の説明において、図１１に示す方向性結合器と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００１２】
第１実施形態例では、図１に示されるように、アイソレーション端子部４ｂを構成する副線路部分が１箇所以上曲げられた線路形態と成している。この線路形態によって、アイソレーション端子部４ｂを構成する副線路部分の線路長は、カップリング端子部４ａを構成する副線路部分の線路長よりも長くなっている。
【００１３】
この第１実施形態例では、アイソレーション端子部４ｂを曲折した線路形態（図１の例では蛇行形状の線路形態）とすることで、図１の鎖線ｓに示されるような直線状の線路形態とする場合に比べて、アイソレーション端子部４ｂの線路長を長くすることができてインピーダンスを高めることができる。これにより、アイソレーション端子部４ｂを鎖線ｓに示すような直線状の線路形態とする場合よりもアイソレーション端子部４ｂでの信号損失を増加させることができる。
【００１４】
また、この第１実施形態例では、アイソレーション端子部４ｂを曲折した線路形態として、図１の点線ｂで囲んだ曲げ線路部分と、直線状の線路部分とが交互に配置されている構成とした。その曲げ線路部分と直線状の線路部分とでは次に示すような理由により特性インピーダンスが異なる。つまり、アイソレーション端子部４ｂの分布定数的な等価回路は、図２（ｂ）のようなインダクタンス成分Ｌと容量成分Ｃから成る回路となる。この第１実施形態例では、アイソレーション端子部４ｂはマイクロストリップ線路であり、誘電体基板２の底面にはグランド電極が形成されている。図２（ｂ）に示される容量成分Ｃは、誘電体基板２の上面の信号線路４ｂと誘電体基板２の底面のグランド電極との間の容量である。単位線路長当たりの曲げ線路部分と直線状の線路部分とを比較すると、誘電体基板２の上面の信号線路４ｂと誘電体基板２の底面のグランド電極との対向面積は、直線状の線路部分よりも曲げ線路部分の方が多いことから、曲げ線路部分での前記容量成分Ｃは、直線状の線路部分での前記容量成分Ｃよりも大きい。これにより、曲げ線路部分の特性インピーダンスは、直線状の線路部分の特性インピーダンスよりも低くなる。
【００１５】
この曲げ線路部分と直線状の線路部分との特性インピーダンスのずれによって、曲げ線路部分と直線状の線路部分との接続部分で信号の反射が生じて信号損失が発生する。
【００１６】
すなわち、この第１実施形態例では、線路長が長くなったことによる信号損失の増加と、互いに特性インピーダンスの異なる線路部分が接続されている構成に起因した信号損失発生とによって、アイソレーション端子部４ｂの信号損失をカップリング端子部４ａや結合部４Ｋよりも大幅に増加させることができる。これにより、副線路４に誘起された信号の多くをカップリング端子部４ａから外部に出力させることが可能となって、副線路４の信号出力の方向性を向上させることができる。
【００１７】
上記のように、この第１実施形態例では、アイソレーション端子部４ｂを曲折した線路形態とすることで、抵抗素子を設けなくとも、抵抗素子を設けた場合と同程度又はそれ以上の信号損失をアイソレーション端子部４ｂで発生させることを可能とした。このため、アイソレーション端子部４ｂに抵抗素子を設けなくとも済むこととなり、この第１実施形態例では、その抵抗素子を省略した。これにより、アイソレーション端子部４ｂに抵抗素子を設ける工程を省略できることから、アイソレーション端子部４ｂに抵抗素子を設ける構成に比べて、方向性結合器１の製造工程の簡略化を図ることができて、その分、製造コストを低減できる。
【００１８】
また、例えばアイソレーション端子部４ｂをフォトリソ工法を利用して作製することにより、高精度にアイソレーション端子部４ｂを作製することが可能である。このことから、アイソレーション端子部４ｂをほぼ設計通りに形成することができてアイソレーション端子部４ｂでの信号損失量がばらつくという問題を抑制することができる。これにより、アイソレーション端子部４ｂでの信号損失量のばらつきに因る方向性のばらつきを改善することができて、特性ばらつきが抑制された方向性結合器１を提供することができ、方向性結合器１の信頼性を向上させることができる。
【００１９】
この第１実施形態例では、上記構成以外の方向性結合器の構成は、図１１に示す構成と同様である。なお、誘電体基板２を構成する誘電体材料の例を挙げると、例えば、ガラスや、ガラスセラミックスや、アルミナや、フェライトや、シリコン（Ｓｉ）や、石英等のＳｉＯ２などがある。また、主線路３および副線路４を構成する導体材料の例を挙げると、例えば、Ａｇや、Ａｇ−Ｐｄや、Ｃｕや、Ｎｉや、Ａｌ等があり、それら導体材料は、例えば、スパッタリングや蒸着等の薄膜形成工法や、厚膜印刷工法などを利用して、誘電体基板２に形成することができる。
【００２０】
ところで、この第１実施形態例では、アイソレーション端子部４ｂの曲げ線路部分において、図２（ａ）の実線に示されるように角部をカットするのではなく、点線に示されるように角部を直角としている。この構成により、この第１実施形態例では、曲げ線路部分の角部をカットする場合に比べて、アイソレーション端子部４ｂでの信号損失を増加することができる。すなわち、この第１実施形態例に示されるようにアイソレーション端子部４ｂの曲げ線路部分の角部をカットしない場合には、曲げ線路部分の角部をカットする場合に比べて、誘電体基板２の上面の信号線路４ｂと誘電体基板２の底面のグランド電極との対向面積が多くなって曲げ線路部分での前記図２（ｂ）の分布定数的な等価回路の容量成分Ｃが増加する。この容量成分Ｃの増加によって、曲げ線路部分の角部をカットしないものは、曲げ線路部分の角部をカットしたものに比べて、曲げ線路部分での特性インピーダンスを低下させることができる。これにより、アイソレーション端子部４ｂにおいて、曲げ線路部分の角部をカットしない場合には、曲げ線路部分の角部をカットする場合に比べて、曲げ線路部分の特性インピーダンスと、直線状の線路部分の特性インピーダンスとのずれをより大きくすることができて、アイソレーション端子部４ｂでの信号損失をより増加できる。
【００２１】
なお、図１に示す例では、アイソレーション端子部４ｂの曲げ線路部分は８箇所であったが、その曲げ線路部分は１箇所以上設ければよく、その曲げ線路部分の数は、例えばアイソレーション端子部４ｂの予め定められた形成領域の広さなどを考慮して適宜に定められるものである。
【００２２】
以下に、第２実施形態例を説明する。なお、この第２実施形態例の説明において、第１実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００２３】
この第２実施形態例では、副線路４のカップリング端子部４ａおよび結合部４Ｋが図３の点線に示されるような線路幅Ｗαを有しているのに対して、アイソレーション端子部４ｂはその全体が、他の副線路部分４ａ，４Ｋの線路幅Ｗαよりも細い図３の実線に示されるような線路幅Ｗβを備えている。
【００２４】
上記以外の構成は、第１実施形態例と同様である。この第２実施形態例では、アイソレーション端子部４ｂの線路幅を細く形成することでアイソレーション端子部４ｂのインピーダンスをカップリング端子部４ａや結合部４Ｋよりも高めて信号損失を増加できる構成とした。これにより、第１実施形態例と同様に、抵抗素子を設けなくてよい分、製造工程の簡略化を図ることができて、方向性結合器１の製造コストを低減することができる。また、アイソレーション端子部４ｂをほぼ設計通りに作製することができるので、方向性結合器１の特性ばらつきを小さく抑制することができるという効果をも得ることができる。
【００２５】
なお、この第２実施形態例では、アイソレーション端子部４ｂはその全体が線路幅を細くする構成であったが、アイソレーション端子部４ｂの一部分の線路幅を細くしてもよいし、また、線路幅の細い部分がアイソレーション端子部４ｂ中に分散的に配置されている構成としてもよい。このような、アイソレーション端子部４ｂの一部分の線路幅を細くする構成や、線路幅の細い部分がアイソレーション端子部４ｂ中に分散的に配置されている構成の場合には、アイソレーション端子部４ｂは、線路幅が細い線路部分と、それよりも線路幅が太い線路部分とを有して構成されることとなる。それら細い方の線路部分と、太い方の線路部分との特性インピーダンスは異なるので、この特性インピーダンスのずれによって、細い方の線路部分と、太い方の線路部分との接続部において信号反射が発生して信号損失が発生する。よって、アイソレーション端子部４ｂの一部分の線路幅を細くする構成や、線路幅の細い部分がアイソレーション端子部４ｂ中に分散的に配置されている構成の場合には、一部の線路幅を細くしたことによりアイソレーション端子部４ｂのインピーダンスが高くなって信号損失を増加させることができる上に、互いに太さの異なる線路部分の接続に起因した信号反射によって信号損失を発生させることができる。このことから、アイソレーション端子部４ｂの信号損失を大幅に増加させることが可能であり、副線路４の信号出力の方向性をより向上させることが容易となる。
【００２６】
以下に、第３実施形態例を説明する。なお、この第３実施形態例の説明において、第１や第２の各実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００２７】
この第３実施形態例では、誘電体基板２は多層構造の基板と成しており、この多層構造の誘電体基板２は、図４（ａ）に示される最表面層２ａと、それよりも下層側の層２ｂとを少なくとも含むものとなっている。副線路４のアイソレーション端子部４ｂは、誘電体基板２の最表面層２ａに形成されている線路４ｂ１と、誘電体基板２の層２ｂ上に形成されている線路４ｂ２とが、ビアホール７により接続されて成る多層構造の線路形態となっている。上記以外の構成は第１や第２の各実施形態例と同様である。
【００２８】
この第３実施形態例では、アイソレーション端子部４ｂにおける線路４ｂ１，４ｂ２のビアホール７による接続部分の特性インピーダンスは例えばビアホール７の大きさに応じて高めることができて、その部分で信号損失を発生させることができる。また、図４（ａ）に示されるアイソレーション端子部４ｂを方向性結合器１の上方側から見た模式図が図４（ｂ）に表されている。この図４（ｂ）に示されるように、この第３実施形態例に示すアイソレーション端子部４ｂは第１実施形態例と同様な曲折した線路形態と成しており、アイソレーション端子部４ｂの線路長の延長および線路の曲げによって、アイソレーション端子部４ｂでの信号損失を増加させることができる。よって、第３実施形態例においても、第１や第２の各実施形態例と同様に、アイソレーション端子部４ｂは特徴的な線路形態によって信号損失を増加することができて、第１や第２の各実施形態例と同様の効果を奏することができる。
【００２９】
なお、多層構造の誘電体基板２には、例えば、複数の基板が積層一体化されて成る形態や、誘電体基板の上面に複数の誘電体層が例えば蒸着やスパッタ等の成膜形成技術により積層形成されて成る形態や、複数のグリーンシートが積層一体化されて成る形態等という如く、様々な形態があり、ここでは、誘電体基板２は、複数の層を有して構成されていれば、何れの形態でもよい。また、図４（ａ）に示す例では、誘電体基板２は２層構造であったが、誘電体基板２は３層以上の多層構造であってもよい。
【００３０】
なお、この発明は第１〜第３の各実施形態例の形態に限定されるものではなく、様々な実施の形態を採り得る。例えば、第３実施形態例では、アイソレーション端子部４ｂは、誘電体基板２の誘電体層２ａ，２ｂの２層を利用して形成されていたが、例えば誘電体基板２が３層以上の多層構造の基板である場合には、アイソレーション端子部４ｂは、誘電体基板２の３層以上の各層にそれぞれ形成された線路がビアホールにより接続されて成る多層構造の線路形態としてもよい。
【００３１】
さらに、第３実施形態例では、アイソレーション端子部４ｂは、多層構造の誘電体基板２の複数層を利用して形成されていたが、例えば、図５に示されるように、アイソレーション端子部４ｂは、誘電体基板２の表面に形成された線路４ｂ２と、誘電体基板２の線路４ｂ２形成部分に局所的に設けられた絶縁層８の上側に積層形成された線路４ｂ１とが、絶縁層８に形成されたビアホール７を介し接続されて成る多層構造の線路形態としてもよい。
【００３２】
さらに、第３実施形態例では、アイソレーション端子部４ｂは、方向性結合器１の上方側から見たときに図４（ｂ）に示されるような曲折した線路形態であったが、多層構造のアイソレーション端子部４ｂの線路形態は限定されるものではなく、例えば、図６（ａ）、（ｂ）に示されるように、方向性結合器１の上方側から見たときに直線状の線路形態であってもよい。この場合にも、互いに異なる層に形成された線路４ｂ１，４ｂ２のビアホール７による接続部分で高い特性インピーダンスを持たせることができるので、アイソレーション端子部４ｂでの信号損失を増加させることができる。
【００３３】
上記したように、アイソレーション端子部４ｂは第１〜第３の各実施形態例に示した線路形態に限定されるものではなく、第１実施形態例に示したようなアイソレーション端子部４ｂが１箇所以上曲げられた構成と、アイソレーション端子部４ｂを構成する副線路部分がカップリング端子部４ａを構成する副線路部分よりも長い構成と、第２実施形態例に示したようなアイソレーション端子部４ｂを構成する副線路部分は部分的に又は全体が他の副線路部分よりも線路幅が細く形成されている構成と、第３実施形態例に示したようなアイソレーション端子部を構成する副線路部分が多層構造である構成との複数の構成のうちの２つ以上を組み合わせた構成を持つ線路形態としてもよい。
【００３４】
さらに、第１や第３の各実施形態例では、アイソレーション端子部４ｂは、カップリング端子部４ａおよび結合部４Ｋと同じ線路幅であったが、例えば、第１実施形態例に示したようにアイソレーション端子部４ｂが曲折した線路形態である場合や、第３実施形態例に示したようにアイソレーション端子部４ｂが多層構造である場合にも、第２実施形態例に示したように、アイソレーション端子部４ｂは、部分的に又は全体が、カップリング端子部４ａや結合部４Ｋよりも線路幅が細い構成としてもよい。
【００３５】
さらに、例えば、第１実施形態例では、曲折した線路形態のアイソレーション端子部４ｂの曲げ線路部分は直角に曲げられていたが、例えば、アイソレーション端子部４ｂの曲げ線路部分は、例えば図７に示されるように鋭角に曲げられている線路形態としてもよい。
【００３６】
さらに、第１〜第３の各実施形態例では、主線路３の結合部３Ｋと、副線路４の結合部４Ｋとは直線状の線路形態であったが、それら結合部３Ｋ，４Ｋは、互いに間隔を介し配設されて電磁結合できる線路形態であれば、それらの線路形態は特に限定されるものではない。例えば、結合部３Ｋ，４Ｋは、図８に示されるような蛇行した線路形態であってもよいし、また、渦巻き状の線路形態であってもよい。
【００３７】
さらに、第１〜第３の各実施形態例では、主線路３の結合部３Ｋと、副線路４の結合部４Ｋとは同一平面上に形成されていたが、例えば、図９（ａ）に示されるように、誘電体基板２が少なくとも誘電体層２ａ，２ｂを含む多層構造の基板と成している場合には、主線路３と副線路４をそれぞれ誘電体基板２の別々の層に形成してもよい。この場合にも、もちろん、主線路３の結合部３Ｋと、副線路４の結合部４Ｋとが電磁結合するように結合部３Ｋ，４Ｋの配置位置が設定される。なお、図９（ｂ）は、図９（ａ）のＡ−Ａ部分に対応する断面図である。
【００３８】
さらに、例えば図１０に示されるように、主線路３の信号入力部３ａおよび信号出力部３ｂと、副線路４のカップリング端子部４ａおよびアイソレーション端子部４ｂおよび結合部４Ｋとは同一平面上に形成され、主線路３の結合部３Ｋは、副線路４の結合部４Ｋの上側に絶縁層１１を介して積層配置されている構成としてもよい。
【００３９】
さらに、第１〜第３の各実施形態例では、主線路３の結合部３Ｋと信号入力部３ａとの接続部分と、結合部３Ｋと信号出力部３ｂとの接続部分との曲げ線路部分の角部は直角と成し、また同様に、副線路４の結合部４Ｋとカップリング端子部４ａとの接続部分と、結合部４Ｋとアイソレーション端子部４ｂとの接続部分との曲げ線路部分はそれぞれ直角と成していたが、例えば、それら接続部分のうちの１つ以上の曲げ線路部分を例えば図８の点線ｃで囲んだ部分に示されるような角部をカットした形態としてもよい。
【００４０】
さらに、第１〜第３の各実施形態例では、方向性結合器１は、誘電体基板２に主線路３および副線路４が形成されて一つの部品と成していたが、例えば、主線路３および副線路４を回路基板に直接的に形成して方向性結合器１を構成してもよい。また、主線路３および副線路４を誘電体基板２ではなく、グリーンシートに形成して方向性結合器１を構成してもよい。
【００４１】
【発明の効果】
アイソレーション端子部を構成する副線路部分が１箇所以上曲げられた線路形態と成しているものにあっては、アイソレーション端子部において、曲げ線路部分の特性インピーダンスと、それ以外の線路部分の特性インピーダンスとが異なるので、曲げ線路部分と、それ以外の線路部分との接続部において信号の反射が発生し、これにより、信号損失が生じる。つまり、アイソレーション端子部を１箇所以上曲げた線路形態とすることで、アイソレーション端子部に抵抗素子を設けなくとも、アイソレーション端子部での信号損失を増加させることが可能である。このことにより、この発明では、アイソレーション端子部に抵抗素子を設けないので、抵抗素子をアイソレーション端子部に介設する工程を設けなくて済む分、方向性結合器の製造工程の簡略化を図ることができる。このことから、方向性結合器の製造コストを低減することが容易となる。
【００４２】
また、抵抗素子を用いた場合には抵抗素子のばらつきに起因してアイソレーション端子部での信号損失量のばらつきが大きかったのに対して、本発明では、抵抗素子を用いずに線路形態でもってアイソレーション端子部での信号損失を増加させる構成であり、アイソレーション端子部の線路は高精度に形成することができるので、本発明におけるアイソレーション端子部は信号損失量のばらつきを小さく抑制することができる。これにより、アイソレーション端子部の信号損失量のばらつきに因る方向性結合器の特性ばらつきを抑えることができて、方向性結合器の特性ばらつきを改善することができ、信頼性を向上させることができる。
【００４３】
アイソレーション端子部を構成する副線路部分がカップリング端子部を構成する副線路部分よりも長い線路形態と成している、あるいは、アイソレーション端子部を構成する副線路部分は部分的に又は全体が他の副線路部分よりも線路幅が細く形成されている線路形態と成している、あるいは、アイソレーション端子部を構成する副線路部分が多層構造の線路形態と成している構成を備えたものにあっては、そのようなアイソレーション端子部の線路形態により当該アイソレーション端子部のインピーダンスを高めることができて信号損失を増加させることができる。それらの構成によっても、上記同様に、アイソレーション端子部に抵抗素子を設けなくとも済むこととなり、この発明では、アイソレーション端子部に抵抗素子を設けないので、方向性結合器の製造工程の簡略化を図ることができて、方向性結合器の製造コストを低減することが容易となる。また、アイソレーション端子部の信号損失量のばらつきに因る方向性結合器の特性ばらつきを抑えることができて、方向性結合器の特性ばらつきを改善することができる。
【００４４】
さらに、アイソレーション端子部を構成する副線路部分が１箇所以上曲げられた構成と、アイソレーション端子部を構成する副線路部分がカップリング端子部を構成する副線路部分よりも長い構成と、アイソレーション端子部を構成する副線路部分は部分的に又は全体が他の副線路部分よりも線路幅が細く形成されている構成と、アイソレーション端子部を構成する副線路部分が多層構造である構成との複数の構成のうちの２つ以上を組み合わせた構成を備えたものにあっては、アイソレーション端子部での信号損失をより一層増加することができて、より方向性に優れた方向性結合器を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態例の方向性結合器において特徴的なアイソレーション端子部を説明するためのモデル図である。
【図２】第１実施形態例に示したアイソレーション端子部の形態から得られる効果の一つを説明するための図である。
【図３】第２実施形態例を説明するための図である。
【図４】第３実施形態例を説明するための図である。
【図５】第３実施形態例に示したアイソレーション端子部の変形例を説明するためのモデル図である。
【図６】さらに、第３実施形態例に示したアイソレーション端子部の別の変形例を説明するためのモデル図である。
【図７】さらにまた、アイソレーション端子部のその他の形態例を示すモデル図である。
【図８】主線路と副線路の各結合部の線路形態のその他の形態例を説明するための図である。
【図９】さらに、主線路と副線路の各結合部の線路形態のその他の形態例を説明するための図である。
【図１０】さらにまた、主線路と副線路の各結合部の線路形態のその他の形態例を説明するための図である。
【図１１】方向性結合器の一形態例を説明するための図である。
【符号の説明】
１  方向性結合器
３  主線路
４  副線路
４ａ  カップリング端子部
４ｂ  アイソレーション端子部
４Ｋ  結合部
【図１】
2005012355.tif 000003
【図２】
2005012355.tif 000004
【図３】
2005012355.tif 000005
【図４】
2005012355.tif 000006
【図５】
2005012355.tif 000007
【図６】
2005012355.tif 000008
【図７】
2005012355.tif 000009
【図８】
2005012355.tif 000010
【図９】
2005012355.tif 000011
【図１０】
2005012355.tif 000012
【図１１】
2005012355.tif 000013