(57)【要約】【課題】導電材−半導体素子間、導電材−基板間の接合強度の差を小さくし、半導体素子と基板との接合強度を高くすることが可能な半導体素子の実装構造体を提供すること。【解決手段】複数の接続パッド３が配列された基板１上に、複数の電極パッド５が配列された半導体素子４を、接続パッド３及び電極パッド５が対向するように配設させ、両者を導電材６で接続して成る半導体素子の実装構造体において、互いに対向する電極パッド５及び接続パッド３のうち、一方のパッド面積を他方に比べて大きくするとともに、両者のパッド面積の大小関係をパッドの配列に沿って交互に反転させる。【選択図】図２
2005101270.tif 000002
【特許請求の範囲】
【請求項１】
複数の接続パッドが配列された基板上に、複数の電極パッドが配列された半導体素子を、前記接続パッド及び前記電極パッドが対向するように配設させ、両者を導電材で接続して成る半導体素子の実装構造体において、
互いに対向する前記電極パッド及び前記接続パッドのうち、一方のパッド面積を他方に比べて大きくするとともに、両者のパッド面積の大小関係をパッドの配列に沿って交互に反転させたことを特徴とする半導体素子の実装構造体。
【請求項２】
前記導電材が断面台形状を成していることを特徴とする請求項１に記載の半導体素子の実装構造体。
【請求項３】
前記電極パッド及び前記接続パッドは複数列に配列されており、隣接する列同士で対向する電極パッド及び接続パッドの大小関係が反転していることを特徴とする請求項１または請求項２に記載の半導体素子の実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板上にフェースダウンボンディングにて実装される半導体素子の実装構造体に関するものである。
【背景技術】
【０００２】
従来より、半導体素子をフェースダウンボンディングにて実装したものが知られている。 
このフェースダウンボンディングに使用される半導体素子の下面には、高密度に形成された電子回路以外に複数個の電極パッドが設けられており、これらの端子を回路基板の接続パッドに半田等の導電材を介して接続することにより半導体素子を回路基板上に実装させるようになっている。
【０００３】
尚、接続パッドは、回路導体の一端部に、導電材の濡れ性を向上させるために金やニッケル等を１μｍ〜５μｍの厚みに被着させて成り、この接続パッドを介して半導体素子の電極パッドと回路基板上の回路導体を導電材で接合することにより両者の接続をより確実なものとなすようにしている。
【０００４】
ところで、サーマルヘッドやＬＥＤヘッド等のヘッド駆動用ＩＣとして用いられる半導体素子の電極パッドと、回路基板上の接続パッドとは、その面積が電極パッド側もしくは接続パッド側のいずれか一方で大きく、他方で小さく形成されているのが一般的である。
【特許文献１】特開平１−１７９４２５号公報
【特許文献２】特開平１０−１２９０２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の特許文献１や特許文献２のような構成では、パッド面積が電極パッド側もしくは接続パッド側のいずれか一方で常に大きくなっているため、導電材−半導体素子間の接合強度と導電材−回路基板間の接合強度とのバランスが悪くなる。例えば、特許文献１の如く、半導体素子側でパッド面積が小さいと、導電材と電極パッドとの接触面積が導電材と接触パッドとの接触面積よりも大幅に小さくなり、導電材と電極パッドとの接合強度が不足しがちになる。このため、半導体素子と回路基板との接合部に外力が印加された場合、導電材と電極パッドとの境界部にひび割れや亀裂等が生じやすい問題があった。
【０００６】
本発明は上記問題点に鑑み案出されたものであり、その目的は導電材−半導体素子間、並びに導電材−回路基板間の接合強度の差を小さくし、半導体素子と回路基板との接合強度を高くすることが可能な半導体素子の実装構造体を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の半導体素子の実装構造体は、複数の接続パッドが配列された基板上に、複数の電極パッドが配列された半導体素子を、前記接続パッド及び前記電極パッドが対向するように配設させ、両者を導電材で接続して成る半導体素子の実装構造体において、互いに対向する前記電極パッド及び前記接続パッドのうち、一方のパッド面積を他方に比べて大きくするとともに、両者のパッド面積の大小関係をパッドの配列に沿って交互に反転させたことを特徴とする。
【０００８】
また本発明の半導体素子の実装構造体は、上述した半導体素子の実装構造体において、前記導電材が断面台形状を成していることを特徴とする。
【０００９】
更に本発明の半導体素子の実装構造体は、上述した半導体素子の実装構造体において、前記電極パッド及び前記接続パッドは複数列に配列されており、隣接する列同士で対向する電極パッド及び接続パッドの大小関係が反転していることを特徴とする。
【発明の効果】
【００１０】
本発明の半導体素子の実装構造体によれば、互いに対向する半導体素子の電極パッド及び基板上の接続パッドのうち、一方のパッド面積を他方に比べて大きくするとともに、両者のパッド面積の大小関係をパッドの配列に沿って交互に反転させたことから、導電材と電極パッドとの接触面積、並びに導電材と接続パッドとの接触面積の差を従来よりも小さくすることができる。従って、導電材−半導体素子間、導電材−基板間の接合強度の差を小さくし、いずれか一方の接合強度が極端に弱くなることを有効に防止でき、半導体素子と基板との接合強度を高めることが可能となる。
【００１１】
また本発明の半導体素子の実装構造体によれば、前記電極パッド及び前記接続パッドは複数列に配列されており、隣接する列同士で対向する電極パッド及び接続パッドの大小関係を反転させたことから、導電材−電極パッド間、並びに導電材−接続パッド間の接合強度の差を従来よりも更に小さくすることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を添付図面に基づいて詳細に説明する。図１は本発明の実装構造体をサーマルヘッドに適用した形態を示す断面図、図２は図１のサーマルヘッドの要部拡大図、図３は図１のサーマルヘッドに搭載される半導体素子を一主面側から見た平面図であり、１は基板、２は回路導体、３は接続パッド、４は半導体素子、５は電極パッド、６は導電材、７は封止材である。
【００１３】
基板１は、アルミナセラミックスやガラス等の電気絶縁性材料や表面に絶縁膜が形成された半導体材料等の種々の材料により四角形状に形成されており、その上面で複数の発熱素子Ｒや複数の回路導体２や接続パッド３，半導体素子４，封止材７等を支持するようになっている。
【００１４】
基板１は、例えばアルミナセラミックスから成る場合、アルミナ，シリカ，マグネシア等のセラミック原料粉末に適当な有機溶媒、有機溶剤を添加・混合して泥漿状に成すとともに、これを従来周知のドクターブレード法等を採用することによってセラミックグリーンシートを得、しかる後、該セラミックグリーンシートに所定形状に打ち抜いた上、これを高温（約１６００℃）で焼成することにより製作される。
【００１５】
また基板１の上面に被着・形成される回路導体２は、例えばサーマルヘッドに適用する場合、半導体素子４（ヘッド駆動用ＩＣ）の電極パッド５より発せられる出力を発熱素子Ｒに印加するための給電配線や外部からの印画信号等を半導体素子４に供給するための信号配線としての作用を為す。
【００１６】
このような回路導体２は、例えばアルミニウム等の金属を従来周知の薄膜手法、具体的にはスパッタリングやフォトリソグラフィー技術，エッチング技術等を採用することによって基板１の上面に所定厚み、所定パターンに被着・形成される。
【００１７】
また、これら複数の回路導体２の一部上面には、各々が略四角形状を有する複数の接続パッド３が被着されている。
【００１８】
この接続パッド３は後述する半導体素子４の長辺に沿って複数列に配列されており、横方向（半導体素子４の長辺に沿った方向）、縦方向（半導体素子４の長辺に直交する方向）の各方向について大面積パッドと小面積パッドとが交互に配置されている。
【００１９】
これらの接続パッド３は、導電材６を介して半導体素子４の電極パッド５に電気的に接続されるものであり、導電材６に対する濡れ性の良好な金属、例えば導電材６が半田から成る場合、金やニッケル等を回路導体２の一端部に１μｍ〜５μｍの厚みに被着して形成される。従って、半導体素子４を実装する際、導電材６が良好に濡れるようになり、半導体素子４の電極パッド５と基板１上の接続パッド３との接続がより確実になる。
【００２０】
尚、接続パッド３は従来周知の無電解めっき法等を採用することにより回路導体２の一部表面に所定厚み、所定パターンをなすように被着・形成される。
【００２１】
そして、上述した複数の接続パッド３には、半導体素子４の一主面に設けた複数の電極パッド５が導電材６を介して接続される。
【００２２】
半導体素子４は、単結晶シリコンからなる長方形状の板体の一主面に、長方形状を成す複数の電極パッド５を基板１上の接続パッド３に対応させるようにして形成した構造を有している。
【００２３】
この半導体素子４上の電極パッド５は、半導体素子４の長辺に沿って複数列に配列されており、横方向（半導体素子４の長辺に沿った方向）、縦方向（半導体素子４の長辺に直交する方向）に関して大面積パッドと小面積パッドとが交互に配置されている。
【００２４】
このような電極パッド５を有する半導体素子４は、従来周知のフェースダウンボンディングによって基板１上に実装されており、互いに対向する半導体素子４上の電極パッド５と基板１上の接続パッド３とを導電材６を介して電気的に接続させている。
【００２５】
そしてここで重要なことは、互いに対向する電極パッド５及び接続パッド３のうち、一方のパッド面積を他方に比べて大きくし、且つ両者のパッド面積の大小関係をパッド３，５の配列に沿って交互に反転させたことであり、かかる形態とすべく、大面積の電極パッド５が小面積の接続パッド３に、小面積の電極パッド５が大面積の接続パッド３にそれぞれ対向するように配置させている。
【００２６】
このため、導電材６は、接続パッド３側に向かって広がる断面台形状のものと、電極パッド５側に向かって広がる断面台形状ものとが隣接するパッド同士で交互に配置されることとなり、導電材６と電極パッド５との接触面積、並びに導電材６と接続パッド３との接触面積の差を従来よりも小さくすることができる。従って、導電材６−半導体素子４間、導電材６−基板１間の接合強度の差が小さくなり、いずれか一方の接合強度が極端に弱くなることが良好に防止され、半導体素子４と基板１との接合強度を高めることができる。
【００２７】
しかも、本実施形態においては、縦横双方の方向に関して、パッド面積の大小関係が交互に反転しているため、導電材６−半導体素子４間、並びに導電材６−基板１間の接合強度の差を従来よりも更に小さくすることができる。
【００２８】
なお、上述の半導体素子４は、まず、従来周知のチョコラルスキー法を採用することにより単結晶シリコンからなるインゴット（塊）を得るとともに、これをダイヤモンドカッター等を用いて板状にスライスし、しかる後、従来周知の半導体製造技術を用いてスイッチング素子、ラッチ、シフトレジスタ等の電子回路や電極パッド５等を高密度に集積することによって形成される。
【００２９】
また半導体素子４を基板１上に実装するには、導電材６が半田から成る場合、まず、従来周知のスクリーン印刷法により半田ペーストを半導体素子４の電極パッド５上に塗布するとともに、これを所定の温度（２００℃〜２７０℃）の温度で溶融させることにより、電極パッド５上に略球状の半田バンプを形成する。次に、パッド面積の大きな電極パッド５がパッド面積の小さな接続パッド３に、パッド面積の小さな電極パッド５がパッド面積の大きな接続パッド３にそれぞれ対応するように半導体素子4 を基板上面の所定位置に載置させる。最後に、上述のハンダバンプを加熱・溶融させ、該溶融した半田でもって電極パッド５と接続パッド３とを電気的・機械的に接続することで実装作業が完了する。
【００３０】
そして半導体素子４や導電材６はビスフェノール型エポキシ樹脂から成る封止材７により被覆されている。
【００３１】
封止材７は半導体素子４を大気中に含まれている水分等の接触による腐食等から保護するためのものであり、ビスフェノール型エポキシ樹脂は適度な分子量を有するビスフェノールＡを主原料とするため、これを毛細管現象によって基板１と半導体素子４との間隙に良好に導入することができ、これによって導電材６を封止材７で完全に被覆することが可能となる。
【００３２】
尚、封止材７は、ビスフェノール型エポキシ樹脂のワニスをディスペンサー等を用いて半導体素子４が実装されている基板1 の上面所定領域に塗布し、これを１５０℃〜２００℃の温度で加熱・重合させることにより半導体素子全体を被覆した状態で形成される。このとき、ビスフェノール型エポキシ樹脂のワニスは前述した如く毛細管現象により半導体素子４と基板１との間隙にも良好に導入されるため、導電材６は封止材７でもって完全に被覆されることとなる。このワニスの粘度は１００ポイズ以下に設定しておくのが好ましく、この範囲内となしておくことにより前述の毛細管現象をより良好に発揮させることができる。
【００３３】
本発明の実装構造体は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００３４】
例えば上述の形態では接続パッド３や電極パッド５の形状を略四角形状になしたが、これに代えて五角形状や六角形状，円形状等になしても良い。
【００３５】
また上述の実施形態においては、全ての接続パッド３及び電極パッド５に関して、パッド面積の大小関係が隣接するパッド同士で反転するようにしたが、一部の接続パッド３及び電極パッド５に関してについてパッド面積の大小関係が隣接するパッド同士で反転した形となっていれば良い。ただし、本発明の効果を奏するためには、前者の方が好ましい。
【００３６】
また上述の形態において接続パッド３と回路導体２との間に、両者間の密着力をより高くなすために、パラジウム等の金属から成る密着層を介在させておいても良い。
【００３７】
更に上述の形態においては接続パッド３を単一の金属により形成したが、これに代えて接続パッド３を２種類以上の金属、例えばニッケルから成る第１接続パッド上に金から成る第２接続パッドを積層して２層構造の接続パッド３となしたり、或いは３種類以上の金属を順次積層した多層構造の接続パッド３となしても良い。
【図面の簡単な説明】
【００３８】
【図１】図１は本発明の実装構造体をサーマルヘッドに適用した形態を示す断面図である。
【図２】図２は図１のサーマルヘッドの要部拡大図である。
【図３】図３は図１のサーマルヘッドに搭載される半導体素子を一主面側から見た平面図である。
【符号の説明】
【００３９】
１・・・基板
２・・・回路導体
３・・・接続パッド
４・・・半導体素子
５・・・電極パッド
６・・・導電材
７・・・封止材
Ｒ・・・発熱素子
【図１】
2005101270.tif 000003
【図２】
2005101270.tif 000004
【図３】
2005101270.tif 000005