(57)【要約】【課題】  素子分離領域の段差の増大を抑制しつつ、バーズビークの発生を抑制する。【解決手段】  端面が逆テーパ形状の開口部４をレジスト膜３に形成した後、開口部４が形成されたレジスト膜３をマスクとして、半導体基板１をエッチングすることにより、端面が逆テーパ形状の溝６を半導体基板１に形成し、酸化防止膜２をマスクとして、半導体基板１の熱酸化を行うことにより、素子分離用酸化膜７を溝６内に形成する。【選択図】      図１
2005159119.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
深さ方向に向かって幅が増大するように前記半導体基板に形成された溝と、
前記溝内に埋め込まれた素子分離用酸化膜とを備えることを特徴とする半導体装置。
【請求項２】
前記溝の端面は逆テーパ形状であることを特徴とする請求項１記載の半導体装置。
【請求項３】
端面が逆テーパ形状の溝を半導体基板に形成する工程と、
前記溝を介して前記半導体基板の選択酸化を行うことにより、前記溝内に埋め込まれた素子分離用酸化膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に酸化防止膜を形成する工程と、
前記酸化防止膜上にレジスト膜を形成する工程と、
端面が逆テーパ形状の開口部を前記レジスト膜に形成する工程と、
前記開口部が形成されたレジスト膜をマスクとして、前記酸化防止膜および前記半導体基板のエッチングを行うことにより、端面が逆テーパ形状の溝を前記半導体基板に形成する工程と、
前記溝が形成された半導体基板から前記レジスト膜を除去する工程と、
前記酸化防止膜をマスクとして前記半導体基板の熱酸化を行うことにより、前記溝内に埋め込まれた素子分離用酸化膜を形成する工程と、
前記素子分離用酸化膜が埋め込まれた半導体基板から前記酸化防止膜を除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記酸化防止膜が除去され半導体基板の熱酸化を行うことにより、前記半導体基板上に犠牲酸化膜を形成する工程をさらに備えることを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、ＳＲＬ（Ｓｅｍｉ  Ｒｅｃｅｓｓ  ＬＯＣＯＳ）法を用いた素子分離膜の形成方法に適用して好適なものである。
【背景技術】
【０００２】
従来の半導体装置では、半導体基板に素子分離膜を形成するために、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法を用いる方法がある。
また、特許文献１には、パッド酸化膜、第１窒化物層、ポリシリコン層および第２窒化物層を基板上に順次形成し、第１窒化物層、ポリシリコン層および第２窒化物層に空けられたウィンド中にフィールド酸化物を成長させる方法が開示されている。
【特許文献１】特開平６−６１２２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、ＬＯＣＯＳ法では、半導体基板を選択酸化する際に、素子分離膜の端部にバーズビークが形成される。このため、素子分離膜が横方向に拡大し、アクティブ領域の寸法や不純物濃度の誤差を引き起こして、半導体装置の動作が不安定化する要因となるとともに、素子の微細化の障害になるという問題があった。
また、特許文献１に開示された方法では、ポリシリコン層を介して半導体基板の選択酸化が行われるため、素子分離膜の膜厚が増大し、素子分離領域の段差が増大するという問題があった。
【０００４】
そこで、本発明の目的は、素子分離領域の段差の増大を抑制しつつ、バーズビークの発生を抑制することが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体基板と、深さ方向に向かって幅が増大するように前記半導体基板に形成された溝と、前記溝内に埋め込まれた素子分離用酸化膜とを備えることを特徴とする。
これにより、表面に向かって溝の幅を狭くすることができる。このため、表面に向かって素子分離用酸化膜の幅が広がった場合においても、素子分離用酸化膜を溝内に埋め込みつつ、素子分離用酸化膜の幅を深さ方向に均一化することができる。この結果、半導体基板の選択酸化を行った場合においても、素子分離領域の段差の増大を抑制しつつ、バーズビークの発生を抑制することが可能となり、素子の微細化を図ることが可能となる。
【０００６】
また、本発明の一態様に係る半導体装置によれば、前記溝の端面は逆テーパ形状であることを特徴とする。
これにより、半導体基板に形成された溝の幅を深さ方向に増大させることができ、表面に向かって素子分離用酸化膜の幅が広がった場合においても、素子分離用酸化膜の幅を深さ方向に均一化することができる。
【０００７】
また、本発明の一態様に係る半導体装置の製造方法によれば、端面が逆テーパ形状の溝を半導体基板に形成する工程と、前記溝を介して前記半導体基板の選択酸化を行うことにより、前記溝内に埋め込まれた素子分離用酸化膜を形成する工程とを備えることを特徴とする。
これにより、溝を介して半導体基板の選択酸化を行うことで、素子分離用酸化膜の幅を深さ方向に均一化することができ、素子分離領域の段差の増大を抑制しつつ、バーズビークの発生を抑制することが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に酸化防止膜を形成する工程と、前記酸化防止膜上にレジスト膜を形成する工程と、端面が逆テーパ形状の開口部を前記レジストに形成する工程と、前記開口部が形成されたレジスト膜をマスクとして、前記酸化防止膜および前記半導体基板のエッチングを行うことにより、端面が逆テーパ形状の溝を前記半導体基板に形成する工程と、前記溝が形成された半導体基板から前記レジスト膜を除去する工程と、前記酸化防止膜をマスクとして前記半導体基板の熱酸化を行うことにより、前記溝内に埋め込まれた素子分離用酸化膜を形成する工程と、前記素子分離用酸化膜が埋め込まれた半導体基板から前記酸化防止膜を除去する工程とを備えることを特徴とする。
【０００９】
これにより、半導体基板の選択酸化時に、酸化防止膜と半導体基板との界面を通して素子分離用酸化膜が横方向に広がった場合においても、素子分離用酸化膜を溝内に埋め込みつつ、素子分離用酸化膜の幅を深さ方向に均一化することができる。このため、素子分離領域の段差の増大を抑制しつつ、バーズビークの発生を抑制することが可能となり、素子の微細化を図ることが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記酸化防止膜が除去され半導体基板の熱酸化を行うことにより、前記半導体基板上に犠牲酸化膜を形成する工程をさらに備えることを特徴とする。
これにより、犠牲酸化膜を形成するための半導体基板の熱酸化を行った場合においても、素子分離用酸化膜の横方向の拡がりを抑制することが可能となり、バーズビークの発生を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
図１（ａ）において、ＣＶＤなどの方法により、半導体基板１上の全面に酸化防止膜２を形成する。なお、半導体基板１の材質としては、例えば、Ｓｉ、ＳｉＧｅなどを用いることができ、半導体基板１として、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いるようにしてもよい。また、酸化防止膜２としては、例えば、シリコン窒化膜またはシリコン窒化膜とシリコン酸化膜との積層構造などを用いることができる。また、酸化防止膜２の膜厚は、例えば、６０ｎｍ程度とすることができる。そして、例えば、スピンコートなどの方法により、酸化防止膜２上の全面にレジスト膜３を形成する。
【００１２】
次に、図１（ｂ）に示すように、フォトリソグラフィー技術を用いてレジスト膜３を露光することにより、端面が逆テーパ形状の開口部４をレジスト膜３に形成する。なお、開口部４の逆テーパ角は、例えば、１２０°とすることができる。また、溝５の深さによって、開口部４の逆テーパ角を調整するようにしてもよい。すなわち、溝５の深さが浅い場合、開口部４の逆テーパ角を小さくし、溝５の深さが深い場合、開口部４の逆テーパ角を大きくすることができる。
【００１３】
ここで、端面が逆テーパ形状の開口部４をレジスト膜３に形成する場合、露光時のフォーカスのオフセットを調整することにより、開口部４の端面を逆テーパ形状とすることができる。例えば、レジスト膜３がポジ型の場合、レジスト膜３の下端に焦点を合わせ、レジスト膜３の上端をデフォーカス状態とすることにより、レジスト膜３の上端に比べてレジスト膜３の下端を溶け易くすることが可能となり、開口部４の端面を逆テーパ形状とすることができる。
【００１４】
次に、図１（ｃ）に示すように、開口部４が形成されたレジスト膜３をマスクとして、酸化防止膜２および半導体基板１をエッチングすることにより、酸化防止膜２に開口部５を形成するとともに、端面が逆テーパ形状の溝６を半導体基板１に形成する。ここで、レジスト膜３に形成された開口部４の端面を逆テーパ形状とすることにより、エッチング種Ｅを半導体基板１に逆テーパ状に入射させることができ、端面が逆テーパ形状の溝６を半導体基板１に形成することができる。
【００１５】
次に、図１（ｄ）に示すように、端面が逆テーパ形状の溝６が半導体基板１に形成されると、半導体基板１からレジスト膜３を除去する。そして、開口部５が形成された酸化防止膜２をマスクとして、半導体基板１の熱酸化を行うことにより、端面８が逆テーパ形状の素子分離用酸化膜７を溝６内に形成する。なお、素子分離用酸化膜７の膜厚は、例えば、１７０ｎｍ程度とすることができる。
【００１６】
ここで、半導体基板１に形成された溝６の端面を逆テーパ形状とすることにより、半導体基板１の選択酸化時に、酸化防止膜２と半導体基板１との界面を通して素子分離用酸化膜７が横方向に広がった場合においても、素子分離用酸化膜７を溝６内に埋め込みつつ、素子分離用酸化膜７の幅を深さ方向に均一化することができる。このため、素子分離領域の段差の増大を抑制しつつ、バーズビークの発生を抑制することが可能となり、素子の微細化を図ることが可能となる。
【００１７】
次に、図１（ｅ）に示すように、素子分離用酸化膜７が溝６内に形成されると、酸化防止膜２を半導体基板１から除去する。そして、図１（ｆ）に示すように、半導体基板１の熱酸化を行うことにより、犠牲酸化膜９を半導体基板１の表面に形成する。なお、犠牲酸化膜９の膜厚は、例えば、数１０ｎｍ程度とすることができる。
ここで、素子分離用酸化膜７の端面８を逆テーパ形状とすることにより、犠牲酸化膜９を形成するための半導体基板１の熱酸化を行った場合においても、素子分離用酸化膜７の幅を深さ方向に均一化することができる。このため、溝６の逆テーパ角を調整することにより、犠牲酸化膜９の形成後に素子分離用酸化膜７に端面８を垂直化することが可能となり、素子分離用酸化膜７の横方向の拡がりを抑制することが可能となる。
【００１８】
また、半導体基板１に形成された溝６の端面を逆テーパ形状とすることにより、工程数を増加させることなく、素子分離用酸化膜７のバーズビークの発生を抑制することができ、コストアップの増大を抑制しつつ、半導体装置の動作を安定化させることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００２０】
１  半導体基板、２  酸化防止膜、３  レジスト膜、４、５  開口部、６  溝、７  素子分離用酸化膜、８  端面、９  犠牲酸化膜
【図１】
2005159119.tif 000003