(57)【要約】  【目的】複数のスイッチング動作に起因するビート妨害のないデジタルアンプ装置を提供する。  【構成】デジタルアンプ装置３０は、第１の同期クロック信号Ｆaが供給されるデジタルアンプ部１０と、第２の同期クロック信号Ｆbが供給されるスイッチング電源部２０とを備え、両者が前記第１及び第２の同期クロック信号Ｆa、Ｆbにより同期動作を行う装置であって、前記デジタルアンプ部１０のパルス電力増幅回路３と前記スイッチング電源部２０の電力スイッチング回路５とが、互いに整数倍または整数分の１倍の関係の第１及び第２のスイッチング周波数ｆa、ｆbでスイッチング動作を行うように、前記第１のスイッチング周波数ｆaを有する第１の同期クロック信号Ｆaと前記第２のスイッチング周波数ｆbを有する第２の同期クロック信号Ｆbとを、基準発振器８が出力する所定周波数ｆoの一つの基準クロック信号Ｆoから生成するスイッチング制御手段Ｋ１を備える。【選択図】  図１
2005136717.tif 000002
【特許請求の範囲】
【請求項１】
第１の同期クロック信号が供給されるデジタルアンプ部と、第２の同期クロック信号が供給されるスイッチング電源部とを備え、前記デジタルアンプ部と前記スイッチング電源部とが、前記第１及び第２の同期クロック信号により同期動作を行うデジタルアンプ装置であって、
前記デジタルアンプ部のパルス電力増幅回路と前記スイッチング電源部の電力スイッチング回路とが、互いに整数倍または整数分の１倍の関係の第１及び第２のスイッチング周波数でスイッチング動作を行うように、前記第１のスイッチング周波数を有する第１の同期クロック信号と前記第２のスイッチング周波数を有する第２の同期クロック信号とを、基準発振器が出力する所定周波数の一つの基準クロック信号から生成するスイッチング制御手段を備えることを特徴とするデジタルアンプ装置。
【請求項２】
請求項１記載のデジタルアンプ装置において、
前記スイッチング制御手段は、前記基準クロック信号の周波数を外部制御信号により制御する周波数可変手段を有する基準発振器を備えることを特徴とするデジタルアンプ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルアンプ部とスイッチング電源部を備えるオーディオ用のデジタルアンプ装置に関する。
【背景技術】
【０００２】
デジタルアンプ部とスイッチング電源部を合わせ持つ従来のオーディオ用のデジタルアンプ装置は、一般にデジタルアンプ部とスイッチング電源部が夫れ夫れ個別の発振器を持っており、互いに関連の無いスイッチング周波数でスイッチング動作を行っていた（従来技術１）。
【０００３】
また、下記［特許文献１］には、デジタルオーディオ機器に使用される電源装置において、電力スイッチング信号の輻射或いは電源ラインからの回り込みにより、他の回路が誤動作したり、オーディオ性能が悪化するという問題を解決し、小型で高性能なデジタルオーディオ機器を提供することを目的として、図５に示される回路構成のスイッチング電源装置７０の技術が開示されている。
【０００４】
即ち、スイッチング電源装置７０は、誤差増幅器１７が整流回路１３の分圧された出力電圧Ｖoutと基準電圧Ｖrefとを比較し、増幅する。比較器１４は前記誤差増幅器１７の出力Ｂとサンプリング周波数の整数倍で発振している外部同期可能な三角波発振回路１８の出力Ａとを比較し、その出力Ｃはスイッチング回路１５に接続され、コイル１６により昇圧され、その出力は整流回路１３で整流されて直流電圧になる。逓倍回路１９は一般デジタル回路用サンプリングクロック信号Ｆsのサンプリング周波数を整数倍に逓倍し、三角波発振回路１８に入力し、前記三角波発振回路１８はサンプリング周波数の整数倍の周波数で発振する構成である。
【０００５】
換言すれば、デジタルオーディオ機器内のスイッチング電源部において、一般デジタル回路用サンプリングクロック信号Ｆsを逓倍して作り出した同期信号と外部同期可能な三角波発振器１８を用い、一般デジタル回路用サンプリング周波数の整数倍の周波数の比較キャリアＦcを作り出すことによって機器内のスイッチング電源部の電力スイッチング回路１５を一般デジタル回路用サンプリング周波数の整数倍でスイッチング動作させることにより、回路の誤動作やオーディオ性能の悪化を防ぐのである（従来技術２）。
【０００６】
また、下記［特許文献２］には、図６に示されるような回路構成の所謂ΔΣ変調を用いたスイッチング増幅器２１において、出力部電力スイッチング部（定電圧スイッチ２４）を包含したΔΣ変調回路２３を構成するために、出力部電力スイッチング部（定電圧スイッチ２４）をタイミング制御回路３１によって作成された１ビット信号源２２からの１ビット信号に同期したタイミング信号によってタイミング制御する技術が開示されている（従来技術３）。
【０００７】
【特許文献１】特開平０５−３０７４１号公報
【０００８】
【特許文献２】特開２０００−１９６３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来のデジタルアンプ装置における一般的な（従来技術１）では、同一機器内で互いに関係付けられない複数の電力スイッチング動作が複数の周波数で行われることにより、それぞれのスイッチング周波数やその高調波が互いに接近した時、スイッチングノイズがアンプ回路等に侵入する場合があり、ビートによる出力信号のＳ／Ｎ比の低下や歪み率の増加が発生していた。
【００１０】
そして、上記不具合を回避する為に、妨害を受ける回路部分から妨害を発生する電力スイッチング回路を構造的に離して配置したり、電力スイッチング回路の出力フィルタ強化やシールド強化が必要となる等、対策が大掛かりになり、機器の小型化の妨げになっていた。
【００１１】
次に、上記［特許文献１］に記載された（従来技術２）は、スイッチング電源部からの電磁輻射或いは電源ラインによって伝達されるスイッチングノイズが他の回路に与える影響を回避する手段である。
【００１２】
この点、デジタルアンプ搭載のデジタルオーディオ機器においては、一般のデジタル機器とは異なり、デジタルアンプ部が非常に大きなノイズの発生源となっており、且つ同時に周囲から影響を受け易い回路部分でもある。したがって、デジタルアンプ部のパルス電力増幅回路のスイッチング周波数が、周囲にあるスイッチング電源部の電力スイッチング回路のスイッチング周波数と共に適切に管理されていないと（従来技術２）による効果は保証されない。
【００１３】
ところが、デジタルアンプ搭載のデジタルオーディオ機器において、デジタルアンプ部のパルス電力増幅回路が常に一般デジタル回路用サンプリングクロック信号Ｆsのサンプリング周波数の整数倍もしくは整数分の１倍の一定周波数でスイッチング動作するとは限らないため、［特許文献１］のように一般デジタル回路用サンプリングクロック信号Ｆsを基に逓倍して作り出した比較キャリアＦcで電力スイッチング回路１５のスイッチング周波数を管理しても効果が保証されない場合がある。
【００１４】
次に、上記［特許文献２］に記載された（従来技術３）は、スイッチング電源部等、他の電力スイッチング動作を含めてタイミング制御をすることは考慮されていないため、（従来技術１）と同様にスイッチング電源部等、他の電力スイッチング回路が存在する場合は、複数の電力スイッチングが複数の周波数で行われ、夫れ夫れのスイッチング周波数やその高調波が互いに接近した時、ビートが発生する場合があり、（従来技術１）と同様の問題が発生する。
【００１５】
本発明は、デジタルアンプ部とスイッチング電源部を備えるデジタルアンプ装置における夫れ夫れのスイッチング動作におけるスイッチング周波数が近接した場合に発生するビートに起因するノイズ（ビート妨害）を回避し、デジタルオーディオ機器の出力信号のＳ／Ｎ比悪化や歪み率の悪化を防止するデジタルアンプ装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、
（１）第１の同期クロック信号Ｆaが供給されるデジタルアンプ部１０と、第２の同期クロック信号Ｆbが供給されるスイッチング電源部２０とを備え、前記デジタルアンプ部１０と前記スイッチング電源部２０とが、前記第１及び第２の同期クロック信号Ｆa、Ｆbにより同期動作を行うデジタルアンプ装置３０又は４０であって、
前記デジタルアンプ部１０のパルス電力増幅回路３と前記スイッチング電源部２０の電力スイッチング回路５とが、互いに整数倍（Ｎ倍）または整数分の１倍（１／Ｎ倍）の関係の第１及び第２のスイッチング周波数ｆa、ｆbでスイッチング動作を行うように、前記第１のスイッチング周波数ｆaを有する第１の同期クロック信号Ｆaと前記第２のスイッチング周波数ｆbを有する第２の同期クロック信号Ｆbとを、基準発振器８が出力する所定周波数ｆoの一つの基準クロック信号Ｆoから生成するスイッチング制御手段Ｋ１を備えることを特徴とするデジタルアンプ装置３０又は４０を提供することにより、上記課題を解決する。
（２）上記（１）に記載のデジタルアンプ装置３０又は４０において、
前記スイッチング制御手段Ｋ１は、前記基準クロック信号Ｆoの周波数ｆoを外部制御信号Ｓにより制御する周波数可変手段Ｋ２を有する基準発振器８′を備えることを特徴とするデジタルアンプ装置５０又は６０を提供することにより、上記課題を解決する。
【発明の効果】
【００１７】
本発明に係るデジタルアンプ装置は、上記のように構成されているため、
（１）複数の電力スイッチング動作の互いのスイッチング周波数の基本波、若しくはその高調波が近接している場合においても、それらの複数のスイッチングノイズが同時に他の回路に入り込み、発生するノイズ（ビート妨害）が防止されるほか、デジタルアンプ部以外の電力スイッチング動作で発生したスイッチングノイズがデジタルアンプ部に入り込んで発生するノイズ（ビート妨害）が防止できる。
（２）また、ビート妨害が防止されることにより、デジタルアンプ部と複数のスイッチング電源部を近接配置可能であり、また電力スイッチング回路の出力フィルタやシールド構造の簡略化が図れるため、デジタルオーディオ機器が小型化できる。
（３）電力スイッチング回路から発生するノイズ周波数スペクトラムが単純化するため、ノイズトラップ回路等のノイズ阻止回路の簡略化が図れる。
（４）パルス電力増幅回路及び電力スイッチング回路の両者のスイッチング動作の基となる一つの基準クロック信号が、外部制御信号によって異なる周波数に切り換えられるので、チューナーを搭載する機器で、ビート妨害を回避しつつチューナーの高調波受信妨害を回避でき、また、デジタルアンプの扱う低周波入力信号に含まれる固有の高域ノイズがキャリア周波数とビートを発生する関係にある場合に、ビートを発生しない別の周波数に移行できる。
【発明を実施するための最良の形態】
【００１８】
本発明に係るデジタルアンプ装置の実施の形態について図面に基づいて説明する。
【００１９】
図１〜図４は、夫れ夫れ本発明の第１〜第４の実施の形態のデジタルアンプ装置のブロック回路図である。
【００２０】
図１において、デジタルアンプ装置３０は、第１の同期クロック信号Ｆaが供給されるデジタルアンプ部１０と、第２の同期クロック信号Ｆbが供給されるスイッチング電源部２０とを備え、前記デジタルアンプ部１０と前記スイッチング電源部２０とが、前記第１及び第２の同期クロック信号Ｆa、Ｆbにより同期動作を行うデジタルアンプ装置であって（図中、発明に関係しない他の回路は省略している。）、前記デジタルアンプ部１０のパルス電力増幅回路３と前記スイッチング電源部２０の電力スイッチング回路（バイポーラトランジスタ或いはパワーＭＯＳＦＥＴで構成される。）５とが、互いに整数倍（Ｎ倍：Ｎは自然数）または整数分の１倍（１／Ｎ倍）の関係の第１及び第２のスイッチング周波数ｆa、ｆbでスイッチング動作を行うように、前記第１のスイッチング周波数ｆaを有する第１の同期クロック信号Ｆaと前記第２のスイッチング周波数ｆbを有する第２の同期クロック信号Ｆbとを、基準発振器８が出力する所定周波数ｆoの一つの基準クロック信号Ｆoから生成するスイッチング制御手段Ｋ１を備える構成である。
【００２１】
なお、図１中の符号１はＰＷＭ変調回路、符号４はローパスフィルタ、符号２はキャリア発生器、符号１１はノコギリ波発生器、符号１２はコンパレータ、符合７は１／Ｎ分周器である。
【００２２】
本発明では、デジタルオーディオ機器において、互いに近接するスイッチング周波数でのスイッチング動作に起因するビート妨害を、デジタルアンプ装置３０におけるデジタルアンプ部１０のパルス電力増幅回路３の第１のスイッチング周波数ｆaと、スイッチング電源部２０の電力スイッチング回路５の第２のスイッチング周波数ｆbとが、互いに整数倍または整数分の１倍になるようにスイッチング動作させるスイッチング制御手段Ｋ１によって原理的にビートを発生させないことで解決するが、そのための要件として以下の（ａ）、（ｂ）、（ｃ）の３点が挙げられる。
（ａ）図１のデジタルアンプ装置３０のように、デジタルアンプ部１０のパルス電力増幅回路３及びスイッチング電源部２０の電力スイッチング回路５が夫れ夫れ外部からの第１及び第２の同期クロック信号Ｆa、Ｆbで同期動作できる回路構成であること。
（ｂ）前記デジタルアンプ部１０及び前記スイッチング電源部２０に夫れ夫れ供給される第１及び第２の同期クロック信号Ｆa、Ｆbがビート妨害を発生しない。即ち、それらの第１及び第２のスイッチング周波数ｆa、ｆbが互いに整数倍または整数分の１倍になるような関係になっていること。
（ｃ）供給された前記第１及び第２の同期クロック信号Ｆa、Ｆbは夫れ夫れの回路動作に支障をきたさない適正な範囲の周波数であること。
【００２３】
図１のデジタルアンプ装置３０の実施の形態例では、他励式ＰＷＭ変調型のデジタルアンプ部１０と他励式ＰＷＭ変調型のスイッチング電源部２０を用いて前記要件（ａ）を満足している。
【００２４】
要件（ｂ）を実現するスイッチング制御手段Ｋ１としては、逓倍器６又は分周器７を用いて周波数を適正に設定することで（ｂ）に矛盾しない第１及び第２の同期クロック信号Ｆa、Ｆbを生成できる。例えば図１（又は図２）のように一つの基準クロック信号Ｆoを基にして夫れ夫れに供給する第１及び第２の同期クロック信号Ｆa、Ｆbを一方のＦa（又はＦb）はそのまま供給し、他方のＦb（又はＦa）は１／Ｎ分周器７（又は図２のようにＮ倍逓倍器６）で生成したものを供給するという手段が簡便である（図１及び図２参照）。
【００２５】
要件（ｃ）を満たすようにデジタルアンプ装置３０のデジタルアンプ部１０のパルス電力増幅回路３及びスイッチング電源部２０の電力スイッチング回路５を外部からの第１及び第２の同期クロック信号Ｆa、Ｆbでスイッチング動作させるには、夫れ夫れのＰＷＭ変調回路へ供給するキャリアを前記第１及び第２の同期クロック信号Ｆa、Ｆbから生成する（コンデンサに定電流で直流充電し、第２の同期クロック信号Ｆbの立ち上がり若しくは立ち下がりのエッジでこの電荷を瞬時に放電させる方法でノコギリ波を生成する等。）ことで容易に実現できる。
【００２６】
図１の実施の形態では、前述の要件（ｂ）、（ｃ）を満足するために、基準発振器８で作り出した基準クロック信号Ｆoを他励式ＰＷＭ変調型のデジタルアンプ部１０のキャリア発生器２で周波数を変換しないで（分周も逓倍もしないで）同期クロック信号Ｆaとして用いる一方、スイッチング電源部２０のノコギリ波発生器（キャリア発生器）１１へは、動作周波数が高すぎて効率が悪化することを防止する趣旨で、基準発振器８で作り出した基準クロック信号Ｆoを分周器７で１／Ｎに分周して供給する。この具体例として、スイッチング効率の面を考慮すると、基準クロック信号Ｆoの周波数ｆo＝同期クロック信号Ｆaの周波数ｆa＝４００ＫＨｚとし、１／４分周器７を通して第２の同期クロック信号Ｆbの周波数ｆb＝１００ＫＨｚとするのが好適な例である。
【００２７】
次に、図２のデジタルアンプ装置４０の形態例では、基準クロック信号Ｆoの周波数ｆo＝第２の同期クロック信号Ｆbの周波数ｆb＝１００ＫＨｚ、４倍逓倍器６を通して第１の同期クロック信号Ｆaの周波数ｆa＝４００ＫＨｚとすれば、図１のデジタルアンプ装置３０と同様の結果が得られる。
【００２８】
なお、要件（ｃ）を満たすのであれば、図１又は図２における前記分周器７又は逓倍器６のＮ値は１でも良く、この場合は第１及び第２の同期クロック信号Ｆa、Ｆbの周波数ｆa、ｆbは基準クロック信号Ｆoの周波数ｆoに等しくなる。
【００２９】
上記回路構成では、デジタルアンプ部１０のパルス電力増幅回路３のスイッチング周波数ｆaと、スイッチング電源部２０の電力スイッチング回路５のスイッチング周波数ｆbが互いに整数倍（Ｎ倍）又は整数分の１倍（１／Ｎ倍）になり、互いのスイッチング周波数が近接している場合に生じるビートによるデジタルオーディオ機器のＳ／Ｎ比の低下や歪み率の増加が防止できるのである。
【００３０】
次に、上記図１又は図２のデジタルアンプ装置３０、４０の形態では、前記基準発振器８の生成する基準クロック信号Ｆoの周波数ｆoは基準発振子（水晶発振子）Ｃｒによる一つで固定であるが、図３のデジタルアンプ装置５０及び図４のデジタルアンプ装置６０では、前記スイッチング制御手段Ｋ１は、前記基準クロック信号Ｆoの周波数ｆoを外部制御信号Ｓにより制御する周波数可変手段Ｋ２を有する基準発振器８′を備える回路構成となっている。
【００３１】
即ち、前記デジタルアンプ部１０と前記スイッチング電源部２０を所望の周波数関係でスイッチング動作させるための第１及び第２の同期クロック信号Ｆa、Ｆbの基となる共通の基準クロック信号Ｆoを出力する基準発振器８′が、外部制御信号Ｓによって基準クロック信号Ｆoの周波数ｆoを可変にするプログラマブル発振器となっているのである。
【００３２】
図３又は図４のデジタルアンプ装置５０、６０では、２つの基準発振子Ｃｒ１、Ｃｒ２で異なる２つの周波数ｆx、ｆyからいずれかを基準クロック信号Ｆoの周波数ｆoとして図示されないマイクロコンピュータからの外部制御信号Ｓで自動的に選択し生成している（基準クロック信号Ｆoの選択し得る異なる周波数は２つに限らず３つ以上でもよい。）。
【００３３】
上記プログラマブル発振器８′の構成によって、何らかの目的（例えば同時にチューナを搭載する機器でデジタルアンプ部１０の発生する高調波で特定の周波数に受信妨害が発生することを回避する目的や、デジタルアンプ部１０の扱う低周波入力信号ＳＩＮに含まれる固有の高域ノイズがキャリア周波数とビートを発生する関係にある等）で、プログラマブル発振器８′の基準発振子Ｃｒ１とＣｒ２を切り換えて基準クロック信号Ｆoの周波数ｆoをｆxからｆyに切り換えた場合は、デジタルアンプ部１０及びスイッチング電源部２０の第１及び第２のスイッチング周波数ｆa、ｆbは共に別の周波数に移るが、言うまでもなく同期関係は維持されており、互いにビートを発生する関係には無いのである。
【００３４】
念のために付言すれば、本発明はデジタルアンプ部１０とスイッチング電源部２０を備えるデジタルアンプ装置で、前記（ａ）、（ｂ）、（ｃ）の要件を満たすデジタルアンプ装置が射程内にある。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施の形態のデジタルアンプ装置のブロック回路図である。
【図２】本発明の第２の実施の形態のデジタルアンプ装置のブロック回路図である。
【図３】本発明の第３の実施の形態のデジタルアンプ装置のブロック回路図である。
【図４】本発明の第４の実施の形態のデジタルアンプ装置のブロック回路図である。
【図５】公知のスイッチング電源装置のブロック回路図である。
【図６】公知のΔΣ変調を用いたスイッチング増幅器のブロック回路図である。
【符号の説明】
【００３６】
１    ＰＷＭ変調回路
２    キャリア発生器
３    パルス電力増幅回路
４    ローパスフィルタ
５    電力スイッチング回路
６    逓倍器
７    分周器
８    基準発振器
８′  （プログラマブル）基準発振器
１０    デジタルアンプ部
１１    ノコギリ波発生器
１２    コンパレータ
２０    スイッチング電源部
３０    デジタルアンプ装置
Ｃｒ、Ｃｒ１、Ｃｒ２    基準発振子
Ｆo     基準クロック信号
Ｆa     第１の同期クロック信号
Ｆb     第２の同期クロック信号
ｆo     基準クロック信号の周波数
ｆa     第１の同期クロック信号の周波数
ｆb     第２の同期クロック信号の周波数
ｆx     基準発振子Ｃｒ１の発振周波数
ｆy     基準発振子Ｃｒ２の発振周波数
【図１】
2005136717.tif 000003
【図２】
2005136717.tif 000004
【図３】
2005136717.tif 000005
【図４】
2005136717.tif 000006
【図５】
2005136717.tif 000007
【図６】
2005136717.tif 000008