(57)【要約】【課題】固体撮像素子の感度、飽和出力を落とすことなく、暗電流の発生を抑制する。また、固体撮像素子を用いた撮像で得られる情報電荷のノイズを低減する。【解決手段】半導体基板の表面上に配置される複数の転送電極２４を備え、半導体基板に入射される光に応答して発生した情報電荷を、転送電極２４の作用により形成されるポテンシャル井戸に蓄積する固体撮像素子であって、転送電極２４の近傍下に埋め込み形成されたフォトダイオード２６を有する固体撮像素子。【選択図】図１
2005101486.tif 000002
【特許請求の範囲】
【請求項１】
外部からの光を受けて情報電荷を発生させる撮像部を備え、
前記撮像部は半導体基板の表面に形成され、前記半導体基板の表面領域に所定の間隔を設けてほぼ均一な幅で平行に配置され、その表面領域が一導電型を有する複数のチャネル領域と、前記半導体基板の表面上に前記複数のチャネル領域と交差する方向に延在し互いに平行に配置される複数の転送電極とを含み、
前記半導体基板に入射される光に応答して発生した情報電荷を、前記転送電極の作用により形成されるポテンシャル井戸に蓄積する固体撮像素子であって、
前記チャネル領域に埋め込み形成され、その表面領域が前記チャネル領域と逆導電型を有するフォトダイオードが設けられ、前記フォトダイオードの前記転送電極の延在方向の長さは前記チャネル領域の幅に比べ短いものであって、
前記フォトダイオードの設けられた部分を開口部とするように、前記転送電極に切り欠き領域が設けられ、
前記チャネル領域と前記フォトダイオードとの間を、前記転送電極の作用により情報電荷を移動させる
ことを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
前記フォトダイオードを形成する一導電型を有する領域の不純物濃度は、前記チャネル領域の不純物濃度よりも高いことを特徴とする固体撮像素子。
【請求項３】
請求項１又は２に記載の固体撮像素子において、
前記複数のチャネル領域の間に配置され、その表面領域が前記チャネル領域とは逆導電型を有する分離領域、を含み、
前記フォトダイオードが形成された領域は、前記分離領域が形成された前記半導体基板の領域の近傍に形成されてなることを特徴とする固体撮像素子。
【請求項４】
請求項１〜３のいずれか１つに記載の固体撮像素子において、
前記半導体基板の表面における前記フォトダイオードが形成された領域以外の領域に外部からの光が入射しない構成を有することを特徴とする固体撮像素子。
【請求項５】
請求項１〜４のいずれか１つに記載の固体撮像素子において、
前記フォトダイオードが形成された領域のみに外部からの光を入射させるレンズを含むことを特徴とする固体撮像素子。
【請求項６】
請求項１〜５のいずれか１つに記載の固体撮像素子において、
前記分離領域の少なくとも１つと、前記フォトダイオードが形成された領域の表面と、の電位を等しくできる構成を有することを特徴とする固体撮像素子。
【請求項７】
外部からの光を受けて情報電荷を発生させる撮像部を備え、
前記撮像部は半導体基板の表面に形成され、前記半導体基板の表面領域に所定の間隔を設けてほぼ均一な幅で平行に配置され、その表面領域が一導電型を有する複数のチャネル領域と、前記半導体基板の表面上に前記複数のチャネル領域と交差する方向に延在し互いに平行に配置される複数の転送電極とを含み、
前記半導体基板に入射される光に応答して発生した情報電荷を、前記転送電極の作用により形成されるポテンシャル井戸に蓄積する固体撮像素子であって、
前記チャネル領域に埋め込み形成され、その表面領域が前記チャネル領域と逆導電型を有するフォトダイオードが設けられ、前記フォトダイオードの前記転送電極の延在方向の長さは前記チャネル領域の幅に比べ短いものであって、
前記フォトダイオードの設けられた部分を開口部とするように、前記転送電極に切り欠き領域が設けられた固体撮像素子の制御方法であって、
前記チャネル領域と前記フォトダイオードとの間を、前記転送電極の作用により情報電荷を移動させることを特徴とする固体撮像素子の制御方法。
【請求項８】
請求項７に記載の固体撮像素子の制御方法において、
前記半導体基板の電位を変更することを特徴とする固体撮像素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報電荷へのノイズを低減できる固体撮像素子及びその制御方法に関する。より詳しくは、半導体基板に入射される光に応答して発生する情報電荷を、半導体基板上に配置される複数の転送電極の作用により基板の表面領域に形成されるポテンシャル井戸に蓄積する固体撮像素子及びその制御方法に関する。
【背景技術】
【０００２】
ＣＣＤ（Ｃｈａｒｇｅ  ＣｏｕｐｌｅＤ−Ｄ’ｅｖｉｃｅ）固体撮像素子は情報電荷を一塊の信号パケットとして、外部クロックパルスに同期した速度で一方向に順序良く移動させることのできる電荷転送素子である。
【０００３】
フレーム転送方式のＣＣＤ固体撮像素子は、図１４に示すように、撮像部２ｉ、蓄積部２ｓ、水平転送部２ｈ及び出力部２ｄを有する。撮像部２ｉは、垂直方向（図１４の縦方向）に互いに平行に延伸された複数のシフトレジスタからなる垂直シフトレジスタを含み、各シフトレジスタの各ビットはそれぞれ２次元行列として配置されている。蓄積部２ｓも、垂直方向（図１４の縦方向）に互いに平行に延伸された複数のシフトレジスタからなる垂直シフトレジスタを含んで構成される。蓄積部２ｓに含まれる垂直シフトレジスタは遮光され、各シフトレジスタの各ビットが情報電荷を蓄積する蓄積画素として機能する。水平転送部２ｈは、水平方向（図１４の横方向）に延伸して配置される水平シフトレジスタを含んで構成され、水平シフトレジスタの各ビットに蓄積部２ｓの各シフトレジスタの出力が接続される。出力部２ｄは、水平転送部２ｈの水平シフトレジスタから転送されてくる電荷を一時的に蓄積する容量及びその容量に蓄積された電荷を排出するリセットトランジスタを含んで構成される。
【０００４】
撮像部２ｉに入射された光が撮像部２ｉの各ビットで光電変換されて情報電荷が生成される。撮像部２ｉにおいて生成された情報電荷の２次元配列は、撮像部２ｉの垂直シフトレジスタにより蓄積部２ｓに高速で転送される。これにより、１フレーム分の情報電荷が蓄積部２ｓの垂直シフトレジスタに保持される。その後、情報電荷は１行分ずつ蓄積部２ｓから水平転送部２ｈへ転送される。さらに、情報電荷は１画素単位で水平転送部２ｈから出力部２ｄへ転送される。出力部２ｄは１画素毎の電荷量を電圧値に変換し、その電圧値の変化がＣＣＤ出力とされる。
【０００５】
撮像部２ｉ及び蓄積部２ｓは、図１５（ａ）〜（ｃ）に示すように、半導体基板１０の表面領域に形成された複数のシフトレジスタから構成される。図１５（ａ）は従来の撮像部２ｉの一部を示す模式的な平面図、図１５（ｂ）及び図１５（ｃ）はそれぞれＡ−Ａ線及びＢ−Ｂ線に沿った側断面図である。
【０００６】
図１５（ｂ）において、Ｎ型半導体基板９内にＰウェル（ＰＷ）１１が形成され、その上にＮウェル１２が形成される。すなわち、Ｎ型の半導体基板９に、Ｐ型の不純物が添加されたＰウェル１１が形成される。このＰウェル１１の表面領域に、Ｎ型の不純物が高濃度に添加されたＮウェル１２が形成される。
【０００７】
また、垂直シフトレジスタのチャネル領域間を分離するために分離領域１４が設けられる。Ｎウェル１２に、所定の間隔をもって互いに平行にＰ型の不純物をイオン注入することによってＰ型不純物領域からなる分離領域１４が形成される。Ｎウェル１２は、隣接する分離領域１４によって電気的に区画され、分離領域１４に挟まれた領域が情報電荷の転送経路であるチャネル領域２２となる。分離領域１４は、隣接するチャネル領域の間にポテンシャル障壁を形成し、各チャネル領域２２を電気的に分離する。
【０００８】
半導体基板９の表面上には絶縁膜１３が成膜される。この絶縁膜１３を介してチャネル領域２２の延伸方向に直交するように、ポリシリコン膜からなる複数の転送電極２４が互いに平行に配置される。また、転送電極２４の抵抗成分を低減するために、転送電極２４の所定の本数毎に開口部を介して接続されるタングステンシリサイド膜から成る裏打ち配線１５がチャネル領域２２の延伸方向に平行に設けられる。隣接する３つの転送電極２４−１，２４−２，２４−３の組が１つの画素に相当する。
【０００９】
図１６に、撮像時におけるチャネル領域２２に沿ったＮウェル１２内のポテンシャル分布の様子を示す。撮像時には、１組の転送電極２４のうち１つの転送電極２４−２をオン状態にしてその転送電極２４−２下のチャネル領域２２にポテンシャル井戸５０を形成し、残りの転送電極２４−１，２４−３をオフ状態にすることによりオン状態の転送電極下のポテンシャル井戸５０に情報電荷を蓄積する。転送時には、例えば、隣接する３つの転送電極２４−１，２４−２，２４−３の組み合わせ毎に３相の転送クロックφ１〜φ３が印加され、転送電極２４−１，２４−２，２４−３の下にあるチャネル領域２２のポテンシャルが制御されて情報電荷が転送される。
【００１０】
【特許文献１】特開２００１−１６６２８４号公報
【特許文献２】特開平６−１１２４６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記従来のＣＣＤ固体撮像素子では、電荷蓄積時において転送電極２４の一部をオン状態とするために、オン状態とされた転送電極２４下の絶縁膜１３とＮウェル１２との界面に存在する欠陥準位の影響により暗電流が発生する。この欠陥準位による暗電流は、撮像部２ｉで発生される情報電荷に対するノイズとなるので、ＣＣＤ固体撮像素子で撮像される画像に悪影響を及ぼす。特に、暗電流の発生はＣＣＤ固体撮像素子の温度が上がったときや、長時間露光を行ったときに顕著になる。
【００１２】
また、情報電荷の転送時においても、オン状態とされた転送電極２４下のＮウェル１２において光電変換が起こり、電荷が発生する。この転送時に発生する電荷は、転送される画像上に垂直方向に伸びるスミアを発生させる。このスミアもＣＣＤ固体撮像素子で撮像される画像の品質を低下させる一因となる。
【００１３】
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも１つを解決すべく、情報電荷へのノイズを低減できる固体撮像素子及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、外部からの光を受けて情報電荷を発生させる撮像部を備え、前記撮像部は半導体基板の表面に形成され、前記半導体基板の表面領域に所定の間隔を設けてほぼ均一な幅で平行に配置され、その表面領域が一導電型を有する複数のチャネル領域と、前記半導体基板の表面上に前記複数のチャネル領域と交差する方向に延在し互いに平行に配置される複数の転送電極とを含み、前記半導体基板に入射される光に応答して発生した情報電荷を、前記転送電極の作用により形成されるポテンシャル井戸に蓄積する固体撮像素子であって、前記チャネル領域に埋め込み形成され、その表面領域が前記チャネル領域と逆導電型を有するフォトダイオードが設けられ、前記フォトダイオードの前記転送電極の延在方向の長さは前記チャネル領域の幅に比べ短いものであって、前記フォトダイオードの設けられた部分を開口部とするように、前記転送電極に切り欠き領域が設けられ、前記チャネル領域と前記フォトダイオードとの間を、前記転送電極の作用により情報電荷を移動させることを特徴とする。
【００１５】
ここで、前記フォトダイオードを形成する一導電型を有する領域の不純物濃度は、前記チャネル領域の不純物濃度よりも高いことが好適である。
【００１６】
さらに、前記複数のチャネル領域の間に配置され、その表面領域が前記チャネル領域とは逆導電型を有する分離領域、を含み、前記フォトダイオードが形成された領域は、前記分離領域が形成された前記半導体基板の領域の近傍に形成されてなることが好適である。また、前記分離領域の少なくとも１つと、前記フォトダイオードが形成された領域の表面と、の電位を等しくできる構成を有することが好適である。
【００１７】
また、前記半導体基板の表面における前記フォトダイオードが形成された領域以外の領域に外部からの光が入射しない構成とすることが好適である。例えば、前記フォトダイオードが形成された領域のみに外部からの光を入射させるレンズを含むようにする。
【００１８】
また、本発明の別の態様は、外部からの光を受けて情報電荷を発生させる撮像部を備え、前記撮像部は半導体基板の表面に形成され、前記半導体基板の表面領域に所定の間隔を設けてほぼ均一な幅で平行に配置され、その表面領域が一導電型を有する複数のチャネル領域と、前記半導体基板の表面上に前記複数のチャネル領域と交差する方向に延在し互いに平行に配置される複数の転送電極とを含み、前記半導体基板に入射される光に応答して発生した情報電荷を、前記転送電極の作用により形成されるポテンシャル井戸に蓄積する固体撮像素子であって、前記チャネル領域に埋め込み形成され、その表面領域が前記チャネル領域と逆導電型を有するフォトダイオードが設けられ、前記フォトダイオードの前記転送電極の延在方向の長さは前記チャネル領域の幅に比べ短いものであって、前記フォトダイオードの設けられた部分を開口部とするように、前記転送電極に切り欠き領域が設けられた固体撮像素子の制御方法であって、前記チャネル領域と前記フォトダイオードとの間を、前記転送電極の作用により情報電荷を移動させることを特徴とする。このとき、前記半導体基板の電位を変更することが好適である。
【発明の効果】
【００１９】
本発明によれば、感度、飽和出力を落とすことなく、暗電流の発生を抑制することができる。また、本発明によれば、固体撮像素子を用いた撮像で得られる情報電荷のノイズを低減することができる。
【００２０】
従って、固体撮像素子で撮影された画像の品質を向上することができる。
【発明を実施するための最良の形態】
【００２１】
＜第１の実施の形態＞
本発明の第１の実施の形態におけるＣＣＤ固体撮像素子は、図１４に既に示したように、撮像部２ｉ、蓄積部２ｓ、水平転送部２ｈ及び出力部２ｄを含んで構成される。なお、従来構造と同等の構成については同一の符号を付して説明を簡略する。
【００２２】
図１は、本発明の固体撮像素子の撮像部２ｉの一部を示す模式的な平面図、図２は断面図、図３は固体撮像素子のポテンシャル関係を示す図である。
【００２３】
図１及び図２において、例えば、Ｎ型半導体基板９内にＰ型層としてＰウェル１１が形成され、その上にＮ型層としてのＮウェル１２が形成されている。また、前記基板９上にゲート絶縁膜１３を介してポリシリコン膜からなる複数の転送電極２４が形成されている。
【００２４】
より具体的には、撮像部２ｉは、Ｎ型の半導体基板９の表面に形成される。半導体基板９としては、砒素（Ａｓ）、燐（Ｐ）、アンチモン（Ｓｂ）等のＮ型の不純物が添加されたシリコン基板等の一般的な半導体材料を用いることができる。半導体基板９としては、１×１０14／ｃｍ3以上１×１０15／ｃｍ3以下のドーピング濃度を有するシリコン基板を用いることが好適である。
【００２５】
Ｎ型の半導体基板９に、Ｐ型の不純物が添加されたＰウェル（ＰＷ）１１が形成される。Ｐ型の不純物としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等を用いることができる。Ｐウェル１１のドーピング濃度は、半導体基板９のドーピング濃度よりも高くすることが好ましく、５×１０14／ｃｍ3以上５×１０16／ｃｍ3以下とすることが好適である。このＰウェル１１の表面領域に、Ｎ型の不純物が高濃度に添加されたＮウェル（ＮＷ）１２が形成される。Ｎ型の不純物としては、砒素（Ａｓ）、燐（Ｐ）、アンチモン（Ｓｂ）等を用いることができる。Ｎウェル１２のドーピング濃度は、Ｐウェル１１のドーピング濃度よりも高くすることが好ましく、１×１０16／ｃｍ3以上１×１０17／ｃｍ3以下とすることが好適である。
【００２６】
半導体基板９の表面上には絶縁膜１３が成膜される。絶縁膜１３は、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮ）等の半導体集積装置に用いられる絶縁材とすることができる。
【００２７】
この絶縁膜１３を介してチャネル領域２２の延伸方向に直交するように複数の転送電極２４が互いに平行に配置される。転送電極２４は、ポリシリコン膜、金属膜、又はこれらの組み合わせを材料とすることができる。隣接する３つの転送電極２４−１，２４−２，２４−３の組が１つの画素に相当する。
【００２８】
また、垂直シフトレジスタのチャネル領域２２を電気的に分離するために分離領域１４が設けられている。
【００２９】
より具体的には、Ｎウェル１２に、所定の間隔をもって互いに平行にＰ型の不純物が高濃度に添加される。このＰ型不純物領域が分離領域１４となる。この分離領域１４のドーピング濃度は、１×１０16／ｃｍ3以上５×１０17／ｃｍ3以下とすることが好適である。分離領域１４は、隣接するチャネル領域の間にポテンシャル障壁を形成し、各チャネル領域２２を電気的に分離する。このチャネル領域は、半導体基板９の表面領域に所定の間隔を設けてほぼ均一な幅で平行に配置され、複数の転送電極２４と交差する方向に延在し互いに平行に配置される。
【００３０】
また、タングステンシリサイド膜等の金属膜からなる裏打ち配線１５がチャネル領域２２の延伸方向に平行に設けられることも好適である。転送電極２４の所定の本数毎に開口部を設け、それらの開口部を介して転送電極２４を裏打ち配線１５により接続することによって転送電極２４の抵抗成分を低減することができる。
【００３１】
本発明の特徴は、埋め込み型のフォトダイオード２６が設けられていることである。図１及び図２に示すように、隣り合う転送電極２４に切り欠き領域２８を設けて形成した開口部を利用して、表面にＰ型の不純物をイオン注入して、半導体基板９の表面に高濃度のＰ+型領域１６を形成している。なお、本工程では、例えばＰ型の不純物としてボロンイオンを用いて、２０ｋｅＶの加速電圧で１×１０12／ｃｍ2の注入条件でイオン注入している。なお、切り欠き領域２８を設けることなく、転送電極２４の近傍下にフォトダイオード２６を形成するものであっても良い。この場合、フォトダイオード２６には、ＣＣＤ固体撮像素子の外部の光が入射できるようにすることが必要である。
【００３２】
また、図１では、各転送電極２４に対して切り欠き領域２８を設け、それぞれの切り欠き領域２８にフォトダイオード２６を形成したが、図４の平面図及び図５の側断面図に示すように、切り欠き領域２８は、１画素を画定する複数の転送電極２４の組み合わせ毎に少なくとも１つの開口部を有するように形成されれば良い。ここで、図５は、図４のＭ−Ｍ線に沿った側断面図である。各転送電極２４は、途中で分断されないようにその形状が決められる。転送電極２４をマスクとして、切り欠き領域２８の開口部の表面領域にＰ型の不純物を添加することによりＰ+型領域１６を形成することができる。
【００３３】
例えば、図１７のように、１画素を画定する複数の転送電極２４の１つに完全に含まれるように切り欠き領域２８を設け、その切り欠き領域２８にフォトダイオード２６を形成しても良い。さらに、図１８のように、１画素を画定する複数の転送電極２４の１つにおいて、転送電極２４とフォトダイオード２６とを交互に配列し、転送電極２４同士を導電性のバイパス４２で接続する構成としても良い。このとき、バイパス４２は、多層配線技術を用いて、転送電極２４を覆う絶縁膜上に設けられ、転送電極２４に対するコンタクトホール４４を介して転送電極２４を接続する構造とすることができる。このとき、フォトダイオード２６の転送電極２４の延在方向の長さはチャネル領域２２の幅に比べ短くすることが好適である。
【００３４】
ここで、Ｐ+型領域１６のドーピング濃度は、１×１０16／ｃｍ3以上５×１０17／ｃｍ3以下に調整されることが好適である。
【００３５】
ここで、フォトダイオード２６に情報電荷を蓄積するときは、総ての転送電極２４−１〜２４−３に負電位を供給してオフ動作させることで、図３（ａ），（ｂ）に示すように、転送電極２４直下の絶縁膜１３（ＳｉＯ2）／Ｎウェル１２（Ｓｉ）の界面に正孔が集まる。このとき、界面で発生する電荷（暗電流）が界面に集まった正孔と再結合するため、暗電流の発生を抑制できる。また、絶縁膜１３（ＳｉＯ2）／Ｐ+型領域１６（Ｓｉ）の界面においては、界面で発生する電荷がＰ+型領域１６に集まった正孔と再結合するため、暗電流の発生を抑制できる。よって、絶縁膜１３／半導体基板９の界面での暗電流の発生を抑制することができる。
【００３６】
そして、いずれか１つ選択された転送電極２４をオン動作させることで、図１の矢印Ａで示すようにフォトダイオード２６内の情報電荷が選択された転送電極２４に転送される。また、オン動作させていた転送電極２４をオフ動作させ、次の転送電極２４をオン動作させることで、次に選択された転送電極２４に情報電荷が転送される。この動作が逐次繰り返されて、情報電荷をクロックパルスφ１〜φ３に同期した速度で一方向に順序良く移動させることができる。
【００３７】
以上のように、埋め込み型のフォトダイオード２６に情報電荷を蓄積する方法を採用したことで、従来の転送電極に情報電荷を蓄積する方式に比べて蓄積能力を高めることができる。すなわち、撮像部２ｉにおいて、露光期間に情報電荷を蓄積する際に、すべての転送電極２４へ印加するクロックパルスを立ち上げてオフ状態にするＡＧＰ（Ａｌｌ  Ｇａｔｅ  Ｐｉｎｎｉｎｇ）駆動をゲートのみの構造で行おうとした場合、蓄積電荷量を多くすることが難しかったが、フォトダイオード方式ではゲート方式に比べそのような問題は少ないといった利点がある。
【００３８】
なお、ＡＧＰ駆動方式に関する出願としては、本発明者が既に出願した特願２００２−３４０８７５号等がある。
【００３９】
＜第２の実施の形態＞
本発明の第２の実施の形態におけるＣＣＤ固体撮像素子も、図１４に既に示したように、撮像部２ｉ、蓄積部２ｓ、水平転送部２ｈ及び出力部２ｄを含んで構成される。本実施の形態におけるＣＣＤ固体撮像素子は、その撮影部２ｉに従来と異なる特徴を有する。従って、以下では撮像部２ｉに限定して説明を行う。
【００４０】
図６は本発明の固体撮像素子の撮像部２ｉの一部を示す模式的な平面図、図７はＣ−Ｃ線に沿った側断面図を示している。なお、従来構造と同等の構成については同一の符号を付して説明を簡略する。
【００４１】
本発明の第２の実施の形態における撮像部２ｉは、図６及び図７に示すように、半導体基板９の表面領域に形成された複数のシフトレジスタから構成される。
【００４２】
撮像部２ｉは、Ｎ型の半導体基板９の表面に形成される。半導体基板９としては、砒素（Ａｓ）、燐（Ｐ）、アンチモン（Ｓｂ）等のＮ型の不純物が添加されたシリコン基板等の一般的な半導体材料を用いることができる。半導体基板９としては、１×１０14／ｃｍ3以上１×１０15／ｃｍ3以下のドーピング濃度を有するシリコン基板を用いることが好適である。
【００４３】
Ｎ型の半導体基板９に、Ｐ型の不純物が添加されたＰウェル（ＰＷ）１１が形成される。Ｐウェル１１のドーピング濃度は、半導体基板９のドーピング濃度よりも高くすることが好ましく、５×１０14／ｃｍ3以上５×１０16／ｃｍ3以下とすることが好適である。このＰウェル１１の表面領域に、Ｎ型の不純物が高濃度に添加されたＮウェル（ＮＷ）１２が形成される。Ｎウェル１２のドーピング濃度は、Ｐウェル１１のドーピング濃度よりも高くすることが好ましく、１×１０16／ｃｍ3以上１×１０17／ｃｍ3以下とすることが好適である。Ｎウェル１２には、所定の間隔をもって互いに平行にＰ型の不純物が高濃度に添加されたＰ型不純物領域からなる分離領域１４が形成される。この分離領域１４のドーピング濃度は、１×１０16／ｃｍ3以上５×１０17／ｃｍ3以下とすることが好適である。分離領域１４は、Ｎウェル１２内にポテンシャル障壁を形成する。チャネル領域２２は、このポテンシャル障壁によって電気的に区画される。このチャネル領域は、半導体基板９の表面領域に所定の間隔を設けてほぼ均一な幅で平行に配置され、複数の転送電極２４と交差する方向に延在し互いに平行に配置される。
【００４４】
半導体基板９の表面上には絶縁膜１３が成膜される。この絶縁膜１３を介して分離領域１４の延伸方向に直交するように複数の転送電極２４が互いに平行に配置される。隣接する３つの転送電極２４−１，２４−２，２４−３の組が１つの画素に相当する。
【００４５】
隣接する分離領域１４に挟まれた領域のＮウェル１２にはＰ型の不純物が高濃度に添加されたＰ+型領域１６及びＮ+型領域１７が設けられる。このＰ+型領域１６とＮ+型領域１７とのＰＮ接合はフォトダイオード２６を構成する。フォトダイオード２６は、１つの画素に相当する３つの転送電極２４−１，２４−２，２４−３の組に少なくとも１つ設けられる。
【００４６】
例えば、絶縁膜１３上に転送電極２４を形成する際に、図６に示すように、フォトリソグラフィ等のパターンニングにより転送電極２４に切り欠き領域２８を設け、転送電極２４をマスクとして利用することができる。切り欠き領域２８は、１画素を画定する複数の転送電極２４の組み合わせ毎に少なくとも１つの開口部を有するように形成される。このとき、各転送電極２４が途中で切断されないようにその形状が決められる。このとき、フォトダイオード２６の転送電極２４の延在方向の長さはチャネル領域２２の幅に比べ短くすることが好適である。
【００４７】
まず、隣り合う転送電極２４に切り欠き領域２８を設けて形成した開口部をマスクとして利用して、Ｐウェル１１とＮウェル１２とに跨るようにＮ型の不純物をイオン注入する。これにより、Ｎ+型領域１７が形成される。Ｎ+型領域１７のドーピング濃度は、Ｎウェル１２のドーピング濃度よりも高くすることが好ましく、１×１０16／ｃｍ3以上５×１０17／ｃｍ3以下とすることが好適である。このＮ+型領域１７の表面領域にＰ型の不純物を高濃度にイオン注入して、基板表層に高濃度のＰ+型領域１６を形成している。Ｐ+型領域１６のドーピング濃度は、Ｎ+型領域１７のドーピング濃度よりも高くすることが好ましく、１×１０16／ｃｍ3以上５×１０17／ｃｍ3以下とすることが好適である。なお、切り欠き領域２８を設けることなく、転送電極２４の近傍下に埋め込み型のフォトダイオード２６を形成するものであっても良い。この場合、フォトダイオード２６には、ＣＣＤ固体撮像素子の外部の光が入射できるようにすることが必要である。
【００４８】
フォトダイオード２６を構成するＰ+型領域１６は、図７に示すように、分離領域１４と接触するように形成されることが好適である。これにより、分離領域１４とＰ+型領域１６とを常に同電位に維持することができる。分離領域１４は、転送電極２４とは独立に、外部から常時一定の電位に保たれているため、Ｐ+型領域１６も同時に一定電位に保たれる。従って、フォトダイオード２６内とチャネル領域２２内とを異なるポテンシャル分布に制御することができる。
【００４９】
また、フォトダイオード２６を構成するＰ+型領域１６は、分離領域１４より半導体基板９の表面から浅く形成することが好適である。これにより、ＣＣＤ固体撮像素子の外部からフォトダイオード２６へ入射してくる光を高い変換効率で光電変換することができる。
【００５０】
このように、Ｐ+型領域１６及びＮ+型領域１７を配置することにより、転送電極２４の切り欠き領域２８にフォトダイオード２６を形成することができる。
【００５１】
撮像部２ｉは、ＣＣＤ固体撮像素子の外部から入射してくる光を受け、光電変換によりその外部光の強度に応じた情報電荷を発生させる。フォトダイオード２６は、画素毎に発生された情報電荷を蓄積するために用いられる。
【００５２】
分離領域１４に挟まれた領域のうち、フォトダイオード２６が形成されていない領域が情報電荷の転送経路であるチャネル領域２２となる。各チャネル領域２２は分離領域１４によって電気的に隔てられる。
【００５３】
本実施の形態では、絶縁膜１３及び転送電極２４の上には透明な中間層１８を介してインナーレンズ４０が設けられる。インナーレンズ４０は、ＣＣＤ固体撮像素子の外部から入射される光を各フォトダイオード２６が形成された領域に導くように形成される。すなわち、インナーレンズ４０は、ＣＣＤ固体撮像素子の外部から入射してくる光を屈折させ、フォトダイオード２６が形成された領域に光を集光させ、情報電荷を効率良く発生させると共に、半導体基板９の表面におけるフォトダイオード２６が形成された領域以外の領域には光が入射しないように制限する。
【００５４】
なお、フォトダイオード２６が形成された領域以外の領域に外部からの光が入射しないようにするものであればインナーレンズ４０に限定されるものではない。例えば、ＣＣＤ固体撮像素子の表面に転送電極２４の切り欠き領域２８に合わせた開口部を有する遮光マスクを設けても本実施の形態と同様の効果を得ることができる。ただし、集光率は、インナーレンズ４０を用いた方が高くすることができる。
【００５５】
次に、本実施の形態におけるＣＣＤ固体撮像素子の制御方法について説明する。撮像時及び蓄積部２ｓへの転送時以外の制御については従来のＣＣＤ固体撮像素子と同様に行うことができる。そこで、図８に撮像時、ゲート転送時及び転送時のタイミングチャートを示し、撮像時及び転送時の制御についてのみ説明を行う。クロックパルスφ1〜φ3は、それぞれ転送電極２４−１〜２４−３に印加される。Ｎ型基板（Ｎ−ＳＵＢ）１０には、基板電位Ｖsubが印加される。
【００５６】
図９及び図１０に撮像時、ゲート転送時及び転送時の各期間におけるＤ−Ｄ’線及びＥ−Ｅ’線（図７参照）に沿った深さ方向のポテンシャル分布をそれぞれ示す。横軸は半導体基板９の表面からの深さを示し、また縦軸が各位置でのポテンシャルを示し、下が正電位側、上が負電位側となる。
【００５７】
時刻ｔ0〜ｔ1では、撮像部２ｉは外部からの光を受けて撮像を行う。撮像時には、転送電極２４−１〜２４−３のいずれにも負電位が印加され、Ｎ型基板１０にも負電位が印加される。そのため、Ｄ−Ｄ’線に沿ったポテンシャル分布は、図９のラインＧのようになり、Ｐ+型領域１６から徐々に低下し、Ｎ+型領域１７内で極小値となり、Ｐウェル１１に向かって再び上昇し、Ｐウェル１１内で極大値となり、Ｎ型基板１０に向かって再び減少するものとなる。その結果、Ｎ+型領域１７内にポテンシャル井戸３０が形成される。一方、Ｅ−Ｅ’線に沿ったポテンシャル分布は、図１０のラインＪのようになり、Ｎウェル１２からＮ型基板１０の深部に向かって徐々に低下する。その結果、Ｅ−Ｅ’線に沿った領域にはポテンシャル井戸が形成されないか、又は、極浅いポテンシャル井戸が形成されるに過ぎない。
【００５８】
図１１に、撮像時におけるＤ’−Ｘ−Ｙ−Ｅ’線（図７参照）に沿ったポテンシャル分布を示す。図１１において、横軸はＤ’−Ｘ−Ｙ−Ｅ’線に沿った位置を示し、縦軸はポテンシャルを示している。図９のラインＧ及び図１０のラインＪにも示したように、撮像時においてはＮ+型領域１７内にポテンシャル井戸３０が形成される。従って、撮像時において、フォトダイオード２６の周囲に照射された光によって発生した電荷はポテンシャル井戸３０に情報電荷３２として蓄積される。
【００５９】
また、フォトダイオード２６が形成された領域以外の領域に外部からの光が入射しないようにインナーレンズ４０や遮光マスクを設けておくことにより、フォトダイオード２６が形成された領域以外での電荷の発生がなくなる。従って、フォトダイオード２６の領域のみで情報電荷が生成され、スミアの影響をより抑制することができる。
【００６０】
時刻ｔ1〜ｔ2では、フォトダイオード２６の領域に蓄積された情報電荷３２がチャネル領域２２へとゲート転送される。このとき、切り欠き部が設けられた転送電極２４−１又は２４−２のいずれか１つに正電位が印加され、Ｎ型基板１０は負電位に維持される。図８のタイミングチャートでは転送電極２４−２に印加されるクロックパルスφ2が正電位にされている。このとき、転送電極２４−２に近接するＤ−Ｄ’線に沿ったポテンシャル分布は、図９のラインＨのようになり、Ｐ+型領域１６から徐々に低下し、Ｎ+型領域１７内で極小値となり、Ｐウェル１１に向かって再び上昇し、Ｐウェル１１内で極大値となり、Ｎ型基板１０に向かって再び減少するものとなる。その結果、Ｎ+型領域１７には撮像時と同様にポテンシャル井戸３４が形成される。一方、転送電極２４−２に近接するＥ−Ｅ’線に沿ったポテンシャル分布は、図１０のラインＫのようになり、Ｎウェル１２の深部に向かって徐々に低下し、Ｎウェル１２内で極小値となり、Ｐウェル１１に向かって再び上昇し、Ｐウェル１１内で極大値となり、Ｎ型基板１０に向かって再び減少するものとなる。その結果、Ｎウェル１２内にフォトダイオード２６の領域のポテンシャル井戸３４よりも深いポテンシャル井戸３６が形成される。
【００６１】
図１２に、ゲート転送時におけるＤ’−Ｘ−Ｙ−Ｅ’線（図７参照）に沿ったポテンシャル分布を示す。図１２において、横軸はＤ’−Ｘ−Ｙ−Ｅ’線に沿った位置を示し、縦軸はポテンシャルを示している。図９のラインＨ及び図１０のラインＫにも示したように、Ｎ+型領域１７内に形成されるポテンシャル井戸３４は浅く、Ｎウェル１２内に形成されるポテンシャル井戸３６は深い。撮像時にフォトダイオード２６に形成されたポテンシャル井戸３０に蓄積されていた情報電荷３２はチャネル領域２２に形成されたポテンシャル井戸３６に向かって転送される。
【００６２】
時刻ｔ2以降では、チャネル領域２２に転送された情報電荷３２がチャネル領域２２に沿って垂直転送される。転送電極２４−１〜２４−３には、図８に示すように、互いに位相がずれたクロックパルスφ１〜φ３が印加される。それと同時に、Ｎ型基板１０には正電位が印加される。このとき、Ｄ−Ｄ’線に沿ったポテンシャル分布は、図９のラインＩのようになり、Ｐ+型領域１６からＮ型基板１０に向かって徐々に低下する。その結果、Ｎ+型領域１７内にはポテンシャル井戸は形成されない。一方、負電位が印加された転送電極２４に近接するＥ−Ｅ’線に沿ったポテンシャル分布は、図１０のラインＬ１のようになり、Ｎウェル１２からＮ型基板１０に向かって徐々に低下する。その結果、Ｎウェル１２内にはポテンシャル井戸は形成されない。一方、正電位が印加された転送電極２４に近接するＥ−Ｅ’線に沿ったポテンシャル分布は、図１０のラインＬ２のようになり、Ｎウェル１２の深部に向かって徐々に低下し、Ｎウェル１２内で極小値となり、Ｐウェル１１に向かって再び上昇し、Ｎ型基板１０に向かって再び減少するものとなる。その結果、Ｎウェル１２内にポテンシャル井戸３８が形成される。
【００６３】
図１３に、正電位が印加された転送電極２４付近におけるＤ’−Ｘ−Ｙ−Ｅ’線（図７参照）に沿ったポテンシャル分布を示す。図１３において、横軸はＤ’−Ｘ−Ｙ−Ｅ’線に沿った位置を示し、縦軸はポテンシャルを示している。図９のラインＩ及び図１０のラインＬ２にも示したように、Ｎウェル１２内にはポテンシャル井戸３８が形成され、情報電荷３２が蓄積される。情報電荷３２は、転送電極２４−１〜２４−３へ順次印加されるクロックパルスφ1〜φ3の変化に伴ってチャネル領域２２の延伸方向へと転送される。
【００６４】
一方、Ｎ+型領域１７内にはポテンシャル井戸は形成されず、転送時においてフォトダイオード２６付近で生成された電荷はＮ型基板１０の深部へ排出される。
【００６５】
このとき、フォトダイオード２６が形成された領域以外の領域に外部からの光が入射しないようにインナーレンズ４０や遮光マスクを設けておくことにより、フォトダイオード２６が形成された領域以外での電荷の発生を防ぐことができる。また、フォトダイオード２６の領域で発生した電荷はＮ型基板１０の深部へ排出することができる。従って、転送時に受光により新たに発生する電荷による情報電荷３２への影響を防ぐことができる。すなわち、転送時におけるスミアの発生を抑制できる。
【００６６】
以上のように、埋め込み型のフォトダイオード２６に情報電荷を蓄積する方法を採用したことで、従来の転送電極に情報電荷を蓄積する方式に比べて蓄積能力を高めることができる。すなわち、撮像部２ｉにおいて、露光期間に情報電荷を蓄積する際に、すべての転送電極２４へ印加するクロックパルスを立ち上げてオフ状態にするＡＧＰ（Ａｌｌ  Ｇａｔｅ  Ｐｉｎｎｉｎｇ）駆動をゲートのみの構造で行おうとした場合、蓄積電荷量を多くすることが難しかったが、フォトダイオード方式ではゲート方式に比べそのような問題は少ないといった利点がある。
【００６７】
また、情報電荷を蓄積する際に絶縁膜１３／半導体基板９の界面に正孔が集まる領域を設けることで、界面で発生する電荷は正孔と再結合するため、暗電流の発生を抑制することができる。また、転送時の受光によって新たに発生する電荷をＮ型基板１０の深部へ排出することができ、転送時における画像上のスミアの発生を防ぐことができる。すなわち、感度、飽和出力を落とすことなく、固体撮像素子の画質を向上することができる。
【００６８】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得る。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施の形態における固体撮像素子の撮像部の平面図を示す図である。
【図２】本発明の第１の実施の形態における固体撮像素子の撮像部の側断面図を示す図である。
【図３】本発明の第１の実施の形態における固体撮像素子の撮像部のポテンシャル分布を示す図である。
【図４】本発明の第１の実施の形態における固体撮像素子の撮像部の別の例を表した平面図を示す図である。
【図５】本発明の第１の実施の形態における固体撮像素子の撮像部の別の例を表した側断面図を示す図である。
【図６】本発明の第２の実施の形態における固体撮像素子の撮像部の平面図を示す図である。
【図７】本発明の第２の実施の形態における固体撮像素子の撮像部の側断面図を示す図である。
【図８】固体撮像素子の制御方法におけるタイミングチャートを示す図である。
【図９】本発明の第２の実施の形態における固体撮像素子の撮像部のポテンシャル分布を示す図である。
【図１０】本発明の第２の実施の形態における固体撮像素子の撮像部のポテンシャル分布を示す図である。
【図１１】撮像時における固体撮像素子の撮像部のポテンシャル分布を示す図である。
【図１２】ゲート転送時における固体撮像素子の撮像部のポテンシャル分布を示す図である。
【図１３】転送時における固体撮像素子の撮像部のポテンシャル分布を示す図である。
【図１４】固体撮像素子の構成を示す概念図である。
【図１５】従来の固体撮像素子の構成を示す平面図及び側断面図である。
【図１６】固体撮像素子における電荷の蓄積の様子を説明する図である。
【図１７】固体撮像素子の撮像部の平面図を示す別の例を示す図である。
【図１８】固体撮像素子の撮像部の平面図を示す別の例を示す図である。
【符号の説明】
【００７０】
２ｄ  出力部、２ｉ  撮像部、２ｈ  水平転送部、２ｓ  蓄積部、９  半導体基板、１０  Ｎ型基板、１１  Ｐウェル、１２  Ｎウェル、１３  絶縁膜、１４  分離領域、１６  Ｐ+型領域、１７  Ｎ+型領域、１８  中間層、２２  チャネル領域、２４  転送電極、２６  フォトダイオード、２８  切り欠き領域、３０，３４，３６，３８，５０  ポテンシャル井戸、３２  情報電荷、４０  インナーレンズ、４２  バイパス（電極）、４４  コンタクトホール。
【図１】
2005101486.tif 000003
【図２】
2005101486.tif 000004
【図３】
2005101486.tif 000005
【図４】
2005101486.tif 000006
【図５】
2005101486.tif 000007
【図６】
2005101486.tif 000008
【図７】
2005101486.tif 000009
【図８】
2005101486.tif 000010
【図９】
2005101486.tif 000011
【図１０】
2005101486.tif 000012
【図１１】
2005101486.tif 000013
【図１２】
2005101486.tif 000014
【図１３】
2005101486.tif 000015
【図１４】
2005101486.tif 000016
【図１５】
2005101486.tif 000017
【図１６】
2005101486.tif 000018
【図１７】
2005101486.tif 000019
【図１８】
2005101486.tif 000020