(57)【要約】【課題】ノイズが小さく、電圧利得ばらつきの小さいコンデンサ・マイク用増幅回路を提供する。【解決手段】コンデンサ・マイクロフォン用増幅回路１０は、端子Ａで、ＥＣＭ１２の一方の端子と接続される。端子Ａには、ゲートに接続され、ドレインが接地され、ソースに定電流源の一端が接続されて、ソースフォロアを構成するｐチャネルＭＯＳＦＥＴ１４（金属酸化膜電界効果トランジスタ）が接続される。ｐチャネルＭＯＳＦＥＴ１４によるソースフォロア出力は、ＮＰＮ型トランジスタ２０のエミッタフォロアにより増幅し、端子Ｃから出力する。ｐチャネルＭＯＳＦＥＴ１４のソースには、定電流源１６が接続され、その定電流源１６の入力は、ＮＰＮ型トランジスタ２０のコレクタと接続され、外部への電源兼出力端子とする。【選択図】図１
2005109842.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサ・マイクロフォン用増幅回路であって、
ゲートが前記コンデンサ・マイクロフォンの一方の端子に接続され、ドレインが接地され、ソースが定電流源の出力に接続されて、ソースフォロアを構成するｐチャネルＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）と、
ベースが前記ｐチャネルＭＯＳＦＥＴのソースに接続され、エミッタがエミッタ抵抗を介して接地され、コレクタが信号出力端子兼外部電源端子に接続されたＮＰＮ型トランジスタと、
前記ＮＰＮ型トランジスタのコレクタと電源の間に接続されるコレクタ抵抗と、
を備え、
前記定電流源の入力は、前記ＮＰＮ型トランジスタのコレクタに接続された３端子構成であることを特徴とするコンデンサ・マイクロフォン用増幅回路。
【請求項２】
コンデンサ・マイクロフォン用増幅回路であって、
ゲートが前記コンデンサ・マイクロフォンの一方の端子に接続され、ドレインが接地され、ソースが定電流源の出力に接続されて、ソースフォロアを構成するｐチャネルＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）と、
ベースが前記ｐチャネルＭＯＳＦＥＴのソースに接続され、エミッタがエミッタ抵抗を介して接地され、コレクタが信号出力兼第１の外部電源端子に接続されたＮＰＮ型トランジスタと、
前記ＮＰＮ型トランジスタのコレクタと電源の間に接続されるコレクタ抵抗と、
を備え、
前記定電流源の入力は、第２の外部電源に接続された４端子構成であることを特徴とするコンデンサ・マイクロフォン用増幅回路。
【請求項３】
コンデンサ・マイクロフォン用増幅回路であって、
ゲートが前記コンデンサ・マイクロフォンの一方の端子に接続され、ドレインが接地され、ソースが定電流源の一端が接続されて、ソースフォロアを構成するｐチャネルＭＯＳＦＥＴと、
ゲートが前記ｐチャネルＭＯＳＦＥＴのソースに接続され、ソースがエミッタ抵抗を介して接地され、ドレインが信号出力端子兼外部電源端子に接続されたｎチャネルＭＯＳＦＥＴと、
前記ｎチャネルＭＯＳＦＥＴのドレインと電源の間に接続されるドレイン抵抗と、
を備え、
前記定電流源の入力は、前記ｎチャネルＭＯＳＦＥＴのドレインに接続された３端子構成であることを特徴とするコンデンサ・マイクロフォン用増幅回路。
【請求項４】
コンデンサ・マイクロフォン用増幅回路であって、
ゲートが前記コンデンサ・マイクロフォンの一方の端子に接続され、ドレインが接地され、ソースが定電流源の一端が接続されて、ソースフォロアを構成するｐチャネルＭＯＳＦＥＴと、
ゲートが前記ｐチャネルＭＯＳＦＥＴのソースに接続され、ソースがエミッタ抵抗を介して接地され、ドレインが信号出力兼第１の外部電源端子に接続されたｎチャネルＭＯＳＦＥＴと、
前記ｎチャネルＭＯＳＦＥＴのドレインと電源の間に接続されるドレイン抵抗と、
を備え、
前記定電流源の入力は、第２の外部電源に接続された４端子構成であることを特徴とするコンデンサ・マイクロフォン用増幅回路。
【請求項５】
請求項１から４のいずれか１項に記載のコンデンサ・マイクロフォン用増幅回路であって、
前記定電流源は、抵抗であることを特徴とするコンデンサ・マイクロフォン用増幅回路。
【請求項６】
請求項１から５のいずれか１項に記載のコンデンサ・マイクロフォン用増幅回路であって、
前記ｐチャネルＭＯＳＦＥＴのゲートとドレインとの間に、順方向接続されたダイオードを備えることを特徴とするコンデンサ・マイクロフォン用増幅回路。
【請求項７】
請求項１から５のいずれか１項に記載のコンデンサ・マイクロフォン用増幅回路であって、
前記ｐチャネルＭＯＳＦＥＴのゲートとドレインとの間に接続される入力抵抗を備えることを特徴とするコンデンサ・マイクロフォン用増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンデンサ・マイクロフォン用増幅器、特にＭＯＳＦＥＴを用いたエレクトレット・コンデンサ・マイクロフォン用増幅器に関する。
【背景技術】
【０００２】
コンデンサ・マイクロフォン（Ｃｏｎｄｅｎｓｅｒ  Ｍｉｃｒｏｐｈｏｎｅ）は、静電容量の変化を利用して、音圧を電気信号に変換する。そのコンデンサは、固定電極と導電性の振動板との間に、外部からの直流電源によって静電気を蓄えて形成され、音圧によって振動板が振動すると固定電極との距離が変化して、静電容量が変化する。コンデンサ・マイクロフォンは、原音に対する追従性がよく、ダイナミックレンジも広いという特徴がある。エレクトレット・コンデンサ型マイクロフォン（ＥＣＭ：Ｅｌｅｃｔｒｅｔ  Ｃｏｎｄｅｎｓｅｒ  Ｍｉｃｒｏｐｈｏｎｅ）は、コンデンサ・マイクロフォンの電極にエレクトレット効果を応用したものである。ここで、エレクトレット効果とは、合成樹脂やフィルム、プラスチックなどの高分子物質に、高い電界をかけたとき、電界を取り去っても物質にプラスまたはマイナスの電荷が残るという効果をいう。ＥＣＭは、外部直流電源を必要としない、小型・軽量、低コストであるという特徴を有し、特に携帯電話等のモバイル機器に広く用いられている。
【０００３】
ＥＣＭの静電容量は一般に２〜５ｐＦであり、可聴帯域の低域まで音圧信号を取り出すためには、数ＧΩの入力インピーダンスの入力回路が必要となる。このような高い入力インピーダンスで受けた信号を後続回路に伝送するための増幅回路として、ＥＣＭの出力信号を接合型電界効果トランジスタ（ＦＥＴ）のゲートに入力するソース接地回路が用いられている（例えば特許文献１参照）。
【０００４】
【特許文献１】特開２０００−２６０７８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
接合型ＦＥＴを用いたソース接地回路では、［電圧利得］＝ｇｍ×ＲＤで決定される（ｇｍ：相互コンダクタンス、ＲＤ：ドレイン抵抗）。接合型ＦＥＴの生産工程において、ｇｍを一定に制御することは難しく、一般に５０％から２００％程度ばらつく特性を有し、ｇｍによってランク分けが行われる。そのｇｍばらつきに伴ってソース接地回路の電圧利得がばらついてしまうという問題があった。
【０００６】
さらに、接合型ＦＥＴには、ゲートリーク電流が存在し、特にゲートリーク電流が増加する高温動作環境において、接合型ＦＥＴを用いたソース接地回路では、ノイズが増える、無効消費電力が増える等の問題がある。
【０００７】
そこで、接合型ＦＥＴをゲートリーク電流が極めて小さいＭＯＳ型ＦＥＴに置き換えるとすると、ＥＣＭは、ゼロバイアス信号を出力するため、その信号を受ける入力回路は、ｐチャネルＭＯＳＦＥＴのソースフォロア構成を採らざるを得ない。このｐチャネルＭＯＳＦＥＴのソースフォロア構成は、電圧利得が約１となり、単純に置き換えただけでは、後続回路に入力するための信号レベルまで増幅することができないという問題があった。
【０００８】
そこで本願発明は、コンデンサ・マイクロフォンの出力信号をｐチャネルＭＯＳ−ＦＥＴのゲートに入力し、増幅を行うコンデンサ・マイクロフォン用増幅回路を提供する。
【課題を解決するための手段】
【０００９】
本発明のコンデンサ・マイクロフォン用増幅回路は、ゲートが前記コンデンサ・マイクロフォンの一方の端子に接続され、ドレインが接地され、ソースが定電流源の出力に接続されて、ソースフォロアを構成するｐチャネルＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）と、ベースが前記ｐチャネルＭＯＳＦＥＴのソースに接続され、エミッタがエミッタ抵抗を介して接地され、コレクタが信号出力端子兼外部電源端子に接続されたＮＰＮ型トランジスタと、前記ＮＰＮ型トランジスタのコレクタと電源の間に接続されるコレクタ抵抗と、を備え、前記定電流源の入力は、前記ＮＰＮ型トランジスタのコレクタに接続された３端子構成である。
【００１０】
この構成によれば、ＥＣＭの出力信号をゲートリーク電流の少ないｐチャネルＭＯＳＦＥＴのゲートに入力させるため、増幅回路から発生するノイズを抑制することができる。また、電圧利得が、高い精度で生産できる抵抗の抵抗値によって決まるため、ＦＥＴのｇｍばらつきの影響を排除することができる。
【００１１】
また、本発明の他の態様では、ゲートが前記コンデンサ・マイクロフォンの一方の端子に接続され、ドレインが接地され、ソースが定電流源の出力に接続されて、ソースフォロアを構成するｐチャネルＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）と、ベースが前記ｐチャネルＭＯＳＦＥＴのソースに接続され、エミッタがエミッタ抵抗を介して接地され、コレクタが信号出力兼第１の外部電源端子に接続されたＮＰＮ型トランジスタと、前記ＮＰＮ型トランジスタのコレクタと電源の間に接続されるコレクタ抵抗と、を備え、前記定電流源の入力は、第２の外部電源に接続された４端子構成である。
【００１２】
この構成によれば、ｐチャネルＭＯＳＦＥＴのソース電位が、ＮＰＮ型トランジスタのコレクタと電源の間に接続されるコレクタ抵抗の電圧降下の影響を受けないため、出力のダイナミックレンジを広くとることができ、減電特性を良くすることができる。
【００１３】
また、本発明の他の態様では、ゲートが前記コンデンサ・マイクロフォンの一方の端子に接続され、ドレインが接地され、ソースが定電流源の一端が接続されて、ソースフォロアを構成するｐチャネルＭＯＳＦＥＴと、ゲートが前記ｐチャネルＭＯＳＦＥＴのソースに接続され、ソースがエミッタ抵抗を介して接地され、ドレインが信号出力端子兼外部電源端子に接続されたｎチャネルＭＯＳＦＥＴと、前記ｎチャネルＭＯＳＦＥＴのドレインと電源の間に接続されるドレイン抵抗と、を備え、前記定電流源の入力は、前記ｎチャネルＭＯＳＦＥＴのドレインに接続された３端子構成である。
【００１４】
また、本発明の他の態様では、ゲートが前記コンデンサ・マイクロフォンの一方の端子に接続され、ドレインが接地され、ソースが定電流源の一端が接続されて、ソースフォロアを構成するｐチャネルＭＯＳＦＥＴと、ゲートが前記ｐチャネルＭＯＳＦＥＴのソースに接続され、ソースがエミッタ抵抗を介して接地され、ドレインが信号出力兼第１の外部電源端子に接続されたｎチャネルＭＯＳＦＥＴと、前記ｎチャネルＭＯＳＦＥＴのドレインと電源の間に接続されるドレイン抵抗と、を備え、前記定電流源の入力は、第２の外部電源に接続された４端子構成である。
【００１５】
また、本発明の他の態様では、前記定電流源は、抵抗である。
【００１６】
また、本発明の他の態様では、前記ｐチャネルＭＯＳＦＥＴのゲートとドレインとの間に、順方向接続されたダイオードを備える。
【００１７】
この構成によれば、入力に過大な電圧が掛かった場合に、ｐチャネルＭＯＳＦＥＴのゲートに過大電圧が加わることを防止することができる。
【００１８】
また、本発明の他の態様では、前記ｐチャネルＭＯＳＦＥＴのゲートとドレインとの間に接続される入力抵抗を備える。
【００１９】
この構成によれば、コンデンサ・マイクロフォン用増幅回路を回路素子数の削減により小型・軽量、低コスト化することができる。
【発明の効果】
【００２０】
以上のように本発明では、コンデンサ・マイクロフォンの出力をｐチャネルＭＯＳＦＥＴのゲートに入力し、増幅を行う。したがって、接合型ＦＥＴのゲートに入力させる構成で問題であった、ゲートリーク電流によるノイズ、無効消費電力、およびｇｍばらつきによる電圧利得のばらつきを抑制することができる。
【００２１】
また、従来の接合型ＦＥＴを用いた増幅回路と同様に３端子構成とすることができるため、そのまま置き換えることにより、周辺回路、生産設備等の変更の必要が無く、広く本発明の回路を適用することができる。
【００２２】
また、本発明の増幅回路によれば、電圧利得は、高い精度で製造できる抵抗値によって決まるため、トランジスタの製造ばらつきによるランク分け等の必要が無くなり、低コストで生産することができる。
【００２３】
さらに、ＥＣＭユニットとして、電源端子と出力端子を共通化し、外部端子を２端子構成とすることにより、小型化に有利となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２５】
［実施形態１］
図１は、本発明の実施形態１に係るコンデンサ・マイクロフォン用増幅回路１０の回路図である。
【００２６】
コンデンサ・マイクロフォン用増幅回路１０は、端子Ａ，ＢおよびＣを備える３端子構成を成している。
【００２７】
エレクトレット・コンデンサ型マイクロフォン（ＥＣＭ）１２の一端が端子Ａに電気的に接続され、端子Ａは、ｐチャネルＭＯＳＦＥＴ１４のゲートに接続され、ＥＣＭに発生した静電容量の変化は、ｐチャネルＭＯＳＦＥＴ１４のドレイン電流の変化に変換される。ここで、ＥＣＭ１２に入力される空気振動を、等価回路としてマイク入力信号１と示している。
【００２８】
ｐチャネルＭＯＳＦＥＴ１４のソースには、定電流源１６の出力が接続され、例えば、５μＡの定電流が供給される。定電流量は、消費電力、ノイズの低減、減電圧特性からより小さいことが望ましい。さらに、ドレインは、端子Ｂに接続され、端子Ｂはグランドに接地される。ソースは、ＮＰＮトランジスタ２０のベースに接続され、定電流源１６からの電流とｐチャネルＭＯＳＦＥＴ１４のドレイン電流との差の電流がＮＰＮトランジスタ２０のベースに流れる。
【００２９】
ＮＰＮトランジスタ２０はエミッタ接地回路を構成し、コレクタは、前記定電流源１６の入力と、電源兼出力端子Ｃとが接続され、端子Ｃから外部にコンデンサ・マイクロフォン用増幅回路１０の出力信号を出力する。端子Ｃと外部電源との間には、コレクタ抵抗２４を通して電源に接続され、前記出力信号は、コレクタ抵抗２４で発生する電圧降下として得られる。また、エミッタは、エミッタ抵抗２２が接続され、例えば、エミッタ抵抗２２を２ｋΩとすれば、エミッタ電流が５０μＡであれば、１００ｍＶの電圧降下を生じ、出力信号はこの電圧降下として端子Ｃから出力される。
【００３０】
コンデンサ・マイクロフォン用増幅回路１０の電圧利得Ａｖは、端子Ｃと外部電源との間に接続されるコレクタ抵抗２４の抵抗値Ｒｃと、エミッタ抵抗２２の抵抗値２２とによって、Ａｖ＝Ｒｃ／Ｒｅと決まる。
【００３１】
したがって、実施形態１に係るコンデンサ・マイクロフォン用増幅回路１０において、電圧利得Ａｖは、ＦＥＴの相互コンダクタンスに比べ、高い精度で生産できるコレクタ抵抗２４の抵抗値Ｒｃと、エミッタ抵抗２２の抵抗値２２との２つの抵抗値のみによって決まるため、電圧利得Ａｖを高い精度で均一化することができ、トランジスタの製造ばらつきによるランク分け等の必要が無くなり、低コストで生産することができる。
【００３２】
ｐチャネルＭＯＳＦＥＴ１４のゲートとドレインとの間には何も接続しなくても良いが、図１に示すように入力抵抗１８を接続しても良い。この入力抵抗によりｐチャネルＭＯＳＦＥＴ１４のゲートを、入力抵抗１８を介して直流成分をグランド電位に安定させることができる。接続される入力抵抗１８は、コンデンサ・マイクロフォン用増幅回路１０の入力インピーダンスを決め、２〜５ｐＦのＥＣＭの静電容量に対して、可聴帯域の低域まで特性を確保するために、数ＧΩの抵抗値とする。
【００３３】
ここで、入力抵抗１８の替わりにダイオードを用いても良い。ダイオードをｐチャネルＭＯＳＦＥＴ１４のゲートとグランドの間に順方向に接続することにより、ゲート電位のゼロバイアス近傍において、４０ＧΩ程度の抵抗値が得られ、かつ、端子Ａに対して過大な電圧が加わった場合に、順電圧で電流をバイパスさせ、ｐチャネルＭＯＳＦＥＴ１４を破壊から保護することができる。
【００３４】
また、入力抵抗１８と並列にダイオードを順方向接続することが好ましい。この構成によれば、入力インピーダンスを抵抗の抵抗値により所望の値とすることができ、かつ、ダイオードによりｐチャネルＭＯＳＦＥＴ１４にダイオードのＶF（約０．７Ｖ）以上の電圧が掛かることを防ぐことができる。
【００３５】
また、ＮＰＮトランジスタ２０は、ｎチャンネルＭＯＳＦＥＴに置き換えることもできる。この場合、ソース共通回路を構成し、ゲートにｐチャネルＭＯＳＦＥＴ１４のソースが接続され、ドレインは、前記定電流源１６の入力端子と、電源兼出力端子Ｃが接続され、ソースは、抵抗２２が接続され、ｐチャネルＭＯＳＦＥＴ１４のソース電位をｎチャンネルＭＯＳＦＥＴのドレイン電流に変換する。電圧利得Ａｖは、ｎチャンネルＭＯＳＦＥＴの相互インダクタンスをｇｍ、抵抗２２の抵抗値をＲｅ、端子Ｃと外部電源との間に接続される抵抗２４の抵抗値をＲｃとすると、Ａｖ＝−Ｒｃ／（（１／ｇｍ）＋Ｒｅ）となる。
【００３６】
また、定電流源１６は、抵抗に置き換えることもできる。一般に外部電源は定電圧電源であるので、抵抗は、定電流源として動作する。この構成によれば、実施形態１に係るコンデンサ・マイクロフォン用増幅回路１０を小型・軽量、低コスト化することができる。
【００３７】
［実施形態２］
図２は、本発明の実施形態２に係るコンデンサ・マイクロフォン用増幅回路１１の回路図である。コンデンサ・マイクロフォン用増幅回路１１は、コンデンサ・マイクロフォン用増幅回路１０に対して、定電流源１６の電源をＮＰＮトランジスタ２０のコレクタ端子Ｃと独立させ、端子Ｄとした４端子構成としたものである。
【００３８】
コンデンサ・マイクロフォン用増幅回路１０のダイナミックレンジは、ｐチャネルＭＯＳＦＥＴ１４のソース電位の振幅に比例する。したがって、実施形態１に係るコンデンサ・マイクロフォン用増幅回路１０の場合、ｐチャネルＭＯＳＦＥＴ１４のソース電位は、外部電源電圧からコレクタ抵抗２４での電圧降下を引いた電位以下となり、コンデンサ・マイクロフォン用増幅回路に対する電圧利得の要求から決まるコレクタ抵抗２４が、ダイナミックレンジを制限するものとなる。
【００３９】
また、コンデンサ・マイクロフォン用増幅回路１０に高い電圧利得を発生させるためには、コレクタ抵抗２４の抵抗値を高くする必要がある。しかしながら、コレクタ抵抗２４の抵抗値を高くすると、抵抗から発生するノイズが増大し、さらにコレクタ抵抗２４で生じる電圧降下が大きくなり、減電特性が悪化するという問題がある。
【００４０】
一方、コンデンサ・マイクロフォン用増幅回路１１では、定電流源１６の電源をＮＰＮトランジスタ２０のコレクタ端子Ｃと独立させた構成のため、ｐチャネルＭＯＳＦＥＴ１４のソース電位は、直接外部電源電圧まで振幅をとることができ、コレクタ抵抗２４での電圧降下の影響を排除し、外部電源電圧を有効に利用した広いダイナミックレンジを有する増幅をノイズを増加させることなく、行うことができる。
【００４１】
また、定電流源１６の電源をコレクタ端子Ｃから独立させた構造であるため、定電流源１６のバイアス電流によるノイズが出力に影響を及ぼすことを排除することができる。
【００４２】
［実施形態３］
図３は、本発明の実施形態３に係るコンデンサ・マイクロフォン用増幅回路３０の構成を示す図である。コンデンサ・マイクロフォン用増幅回路３０は、コンデンサ・マイクロフォン用増幅回路１０に対して、定電流源１６を２つのカレント・ミラー回路で構成したものである。
【００４３】
外部電源電圧から外部に接続されたコレクタ抵抗２４と、抵抗４６と、コレクタとベースを短絡したＮＰＮ型トランジスタ４２のベース−エミッタと、順方向接続されたダイオード４０と、を経由する回路に流れる電流は、定電流Ｉ０となり、外部電源電圧と、外部に接続されたコレクタ抵抗２４とが決まる場合、コンデンサ・マイクロフォン用増幅回路３０においては、抵抗４６のみによって定電流Ｉ０を決めることができる。
【００４４】
ＮＰＮ型トランジスタ４２、４４、ダイオード４０および抵抗４８により第１のカレント・ミラー回路が構成され、この定電流Ｉ０におけるダイオード４０の電圧降下を抵抗４８で割った電流値が抵抗４８に流れる定電流電流Ｉ１となる。ＮＰＮ型トランジスタ４４のベース電流は小さいため無視すると、ＰＮＰ型トランジスタ５０のエミッタ電流は定電流Ｉ１となる。
【００４５】
コレクタとベースを短絡したＰＮＰ型トランジスタ５０とＰＮＰ型トランジスタ５２とにより第２のカレント・ミラー回路が構成され、ＰＮＰ型トランジスタ５２のエミッタ電流は、定電流Ｉ１となり、ｐチャネルＭＯＳＦＥＴ１４のソースに入力される定電流となる。
【００４６】
ここで、実施形態２で説明したように、ＮＰＮトランジスタ２０の電源端子Ｃと、定電流源の電源端子Ｄとを独立させ、４端子構成とすることが好ましい。
【００４７】
図４は、コンデンサ・マイクロフォン用増幅回路３０において、ＮＰＮトランジスタ２０の電源端子と定電流源の電源端子を共通とした３端子構成とした場合と、ＮＰＮトランジスタ２０の電源端子と定電流源の電源端子とを独立させ４端子構成とした場合の外部電源電圧と電圧利得の関係をプロットした図である。
【００４８】
所定の外部電源電圧以上であれば、コンデンサ・マイクロフォン用増幅回路３０は、一定の電圧利得特性を有するが、３端子構成とした場合、外部電源電圧が２．０Ｖ以下では、ｐチャネルＭＯＳＦＥＴ１４のソース電位の振幅が小さくなり、電圧利得は急激に減少する。
【００４９】
一方、４端子構成の場合、ｐチャネルＭＯＳＦＥＴ１４のソース電位が、コレクタ抵抗２４における電圧降下の影響を受けないので、外部電源電圧が１．５Ｖまで、一定の電圧利得特性を保つことができる。
【００５０】
したがって、３端子構成に比べ、４端子構成とした場合、減電圧特性をよくすることができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態１に係るコンデンサ・マイクロフォン用増幅回路１０の回路図である。
【図２】本発明の実施形態２に係るコンデンサ・マイクロフォン用増幅回路１１の回路図である。
【図３】本発明の実施形態３に係るコンデンサ・マイクロフォン用増幅回路３０の回路図である。
【図４】本発明の実施形態３に係るコンデンサ・マイクロフォン用増幅回路３０の回路図において、３端子構成とした場合と、４端子構成とした場合の外部電源電圧と電圧利得の関係をプロットした図である。
【符号の説明】
【００５２】
１  マイク入力信号、１０，１１，３０  マイクロフォン用増幅回路、１４  ｐチャネルＭＯＳＦＥＴ、１６  定電流源、１８  入力抵抗、２０，４２，４４，５０，５２  トランジスタ、２２，２４，４６，４８  抵抗、４０  ダイオード。
【図１】
2005109842.tif 000003
【図２】
2005109842.tif 000004
【図３】
2005109842.tif 000005
【図４】
2005109842.tif 000006