(57)【要約】【課題】ポテンシャルポケットとポテンシャルバリアの両方の形成を防ぐことができ、かつ容易に両方の形成を防ぐことができる固体撮像装置を提供する。【解決手段】固体撮像装置は、半導体基板上に設けられた第１の第１導電型不純物拡散領域と第２の第１導電型不純物拡散領域とを有する。さらに、第１の第１導電型不純物拡散領域から第２の第１導電型不純物拡散領域へ電荷を転送する転送経路と、半導体基板上に第１の第１導電型不純物拡散領域を包含するように形成された第２導電型不純物拡散領域を有する。第１の第１導電型不純物拡散領域における第1導電型不純物は、半導体基板の深さ方向における濃度分布において、半導体基板の表面側の、第１の第１導電型不純物拡散領域と第２導電型不純物拡散領域とのジャンクション部分の近傍位置に、濃度ピークを有する。【選択図】図４
2005109439.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた第１の第１導電型不純物拡散領域と、
前記半導体基板上に設けられた第２の第１導電型不純物拡散領域と、
前記第１の第１導電型不純物拡散領域から前記第２の第１導電型不純物拡散領域へ電荷を転送する転送経路と、
前記半導体基板上に前記第１の第１導電型不純物拡散領域を包含するように形成された第２導電型不純物拡散領域を有し、
前記第１の第１導電型不純物拡散領域における第1導電型不純物は、前記半導体基板の深さ方向における濃度分布において、前記半導体基板の表面側の、前記第１の第１導電型不純物拡散領域と前記第２導電型不純物拡散領域とのジャンクション部分の近傍位置に、濃度ピークを有することを特徴とすることを特徴とする固体撮像装置。
【請求項２】
前記ジャンクション部分の近傍位置は、前記ジャンクション部分から、前記半導体基板の表面までの間に位置することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１の第１導電型不純物拡散領域は、光電変換素子によって発生された光発生電荷を蓄積する蓄積ウェルであり、
前記第２の第１導電型不純物拡散領域は、前記蓄積ウェルから転送された前記光発生電荷を保持する変調ウェルであり、
前記蓄積ウェルと前記変調ウェルとの間の前記転送経路の電位障壁を変化させることによって前記電荷が転送されることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項４】
前記第１の第１導電型不純物拡散領域は、光電変換素子によって発生された光発生電荷を蓄積する蓄積ウェルから転送された前記光発生電荷を保持する変調ウェルであり、
前記第２の第１導電型不純物拡散領域は、残留電荷排出用の第１のコンタクト領域であり、
前記変調ウェルと前記第１のコンタクト領域との間の前記転送経路の電位障壁を変化させることによって前記電荷が転送されることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項５】
前記第１の第１導電型不純物拡散領域は、光電変換素子によって発生された光発生電荷を蓄積する蓄積ウェルであり、
前記第２の第１導電型不純物拡散領域は、不要電荷排出用の第２のコンタクト領域であり、
前記蓄積ウェルと前記第２のコンタクト領域との間の前記転送経路の電位障壁を変化させることによって前記電荷が転送されることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項６】
入射した光に応じた光発生電荷を発生させる光電変換素子と、
前記光発生電荷を蓄積する蓄積ウェルと、
前記蓄積ウェルから転送された前記光発生電荷を保持する変調用ウェルと、
前記変調用ウェルに保持された前記光発生電荷によってチャネルの閾値電圧が制御されて、前記光発生電荷に応じた画素信号を出力する変調トランジスタと、
前記蓄積ウェルと変調用ウェルとの間の転送経路の電位障壁を変化させて前記光発生電荷の転送を制御する転送制御素子と、
前記蓄積ウェルに接続された不要電荷排出経路の電位障壁を制御するものであって、前記転送制御素子による前記蓄積ウェルから前記変調用ウェルへの前記光発生電荷の転送期間以外の期間に、前記蓄積ウェルからオーバーフローした電荷を不要電荷排出経路を介して排出させる不要電荷排出制御素子と、
前記変調用ウェルに接続された残留電荷排出経路の電位障壁を制御するものであって、前記変調用ウェル内の残留電荷を前記残留電荷排出経路を介して排出させる残留電荷排出制御素子とを有し、
前記蓄積ウェル及び前記変調ウェルにおける第1導電型不純物は、半導体基板の深さ方向における濃度分布において、前記半導体基板の表面側に設けられた第２導電型不純物拡散領域と、前記蓄積ウェル及び前記変調ウェルとのジャンクション部分の近傍位置に、濃度ピークを有することを特徴とすることを特徴とする固体撮像装置。
【請求項７】
半導体基板上に設けられた第１の第１導電型不純物拡散領域と、
前記半導体基板上に設けられた第２の第１導電型不純物拡散領域と、
前記第１の第１導電型不純物拡散領域から前記第２の第１導電型不純物拡散領域へ電荷を転送する転送経路と、
前記半導体基板上に前記第１の第１導電型不純物拡散領域を包含するように形成された第２導電型不純物拡散領域とを有する固体撮像装置の製造方法であって、
前記第１の第１導電型不純物拡散領域における第1導電型不純物が、前記半導体基板の深さ方向における濃度分布において、前記半導体基板の表面側の、前記第１の第１導電型不純物拡散領域と前記第２導電型不純物拡散領域とのジャンクション部分の近傍位置に、濃度ピークを有するように、イオン注入時の前記第1導電型不純物の加速エネルギーとドーズ量を変化させて、前記第1導電型不純物の前記イオン注入を行うことを特徴とすることを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
従来より、より高画質の画像信号が得られるようにするために、固体撮像素子における電荷の転送を確実にあるいは完全に行うための工夫が種々なされている。
例えば固体撮像素子において、撮像画像における残像を低減させるために、いわゆるピニング層をゲート電極の下まで張り出すように設けることによって、受光して蓄積された電荷の読み残しをなくすための技術が提案されている（例えば、特許文献１参照）。さらに、例えば固体撮像素子において、受光して蓄積された電荷の読み出しを完全に行うために、読出し電極のフォトダイオードの不純物領域上への突き出し部分を、不純物領域の接合深さに相当する長さよりも長くすることによって、電位プロファイルを均一にする技術が提案されている（例えば、特許文献２参照）。
【特許文献１】特開平4-98878号公報（課題を解決するための手段、第１図）
【特許文献２】特開平1-218966号公報（課題を解決するための手段、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１に示される技術は、電荷の読み残しを妨げるポテンシャルポケットの形成をさせないための構造に関する提案であり、特許文献２に示される技術も、電荷の読み残しを妨げるポテンシャルバリアの形成をさせないための構造に関する提案であるが、ポテンシャルポケットとポテンシャルバリアの２つの問題は、相互にトレードオフの関係があると考えられ、一方を改善すると、他方が悪化してしまう。
【０００４】
また、これらの技術はいずれも、半導体基板表面の２次元平面内の位置を調整するものであるので、半導体製造工程におけるマスク位置の誤差により、所望の断面構造を実現できない虞がある。
【０００５】
従って、これらの技術を実現することは容易ではなく、かつ固体撮像素子におけるポテンシャルポケットとポテンシャルバリアの２つの問題を同時に解決することは困難である。
【課題を解決するための手段】
【０００６】
そこで、本発明は、ポテンシャルポケットとポテンシャルバリアの両方の形成を防ぐことができ、かつ容易に両方の形成を防ぐことができる固体撮像装置及びその製造方法を提供することを目的とする。
【０００７】
本発明の固体撮像装置は、半導体基板上に設けられた第１の第１導電型不純物拡散領域と、前記半導体基板上に設けられた第２の第１導電型不純物拡散領域と、前記第１の第１導電型不純物拡散領域から前記第２の第１導電型不純物拡散領域へ電荷を転送する転送経路と、前記半導体基板上に前記第１の第１導電型不純物拡散領域を包含するように形成された第２導電型不純物拡散領域を有し、前記第１の第１導電型不純物拡散領域における第1導電型不純物は、前記半導体基板の深さ方向における濃度分布において、前記半導体基板の表面側の、前記第１の第１導電型不純物拡散領域と前記第２導電型不純物拡散領域とのジャンクション部分の近傍位置に、濃度ピークを有する。
【０００８】
本発明の固体撮像装置の製造方法は、半導体基板上に設けられた第１の第１導電型不純物拡散領域と、前記半導体基板上に設けられた第２の第１導電型不純物拡散領域と、前記第１の第１導電型不純物拡散領域から前記第２の第１導電型不純物拡散領域へ電荷を転送する転送経路と、前記半導体基板上に前記第１の第１導電型不純物拡散領域を包含するように形成された第２導電型不純物拡散領域とを有する固体撮像装置の製造方法であって、前記第１の第１導電型不純物拡散領域における第1導電型不純物が、前記半導体基板の深さ方向における濃度分布において、前記半導体基板の表面側の、前記第１の第１導電型不純物拡散領域と前記第２導電型不純物拡散領域とのジャンクション部分の近傍位置に、濃度ピークを有するように、イオン注入時の前記第1導電型不純物の加速エネルギーとドーズ量を変化させて、前記第1導電型不純物の前記イオン注入を行う。
【０００９】
このような構成によれば、固体撮像装置におけるポテンシャルポケットとポテンシャルバリアの両方の形成を防ぐことができ、かつ容易に両方の形成を防ぐことができる固体撮像装置を実現することができる。
【００１０】
また、本発明の固体撮像装置において、前記ジャンクション部分の近傍位置は、前記ジャンクション部分から、前記半導体基板の表面までの間に位置することが望ましい。
【００１１】
このような構成によれば、ポテンシャルバリアのポテンシャルがもっとも高くなる位置に、Ｐ型不純物濃度分布の極大部が位置するので、ポテンシャルバリアを最も形成し難くすることができる。
【００１２】
また、本発明の固体撮像装置において、前記第１の第１導電型不純物拡散領域は、光電変換素子によって発生された光発生電荷を蓄積する蓄積ウェルであり、前記第２の第１導電型不純物拡散領域は、前記蓄積ウェルから転送された前記光発生電荷を保持する変調ウェルであり、前記蓄積ウェルと前記変調ウェルとの間の前記転送経路の電位障壁を変化させることによって前記電荷が転送されることが望ましい。
【００１３】
このような構成によれば、閾値変調型固体撮像装置における蓄積ウェルと変調ウェルとの間の電荷の転送を確実に行うことができる。
【００１４】
また、本発明の固体撮像装置において、前記第１の第１導電型不純物拡散領域は、光電変換素子によって発生された光発生電荷を蓄積する蓄積ウェルから転送された前記光発生電荷を保持する変調ウェルであり、前記第２の第１導電型不純物拡散領域は、残留電荷排出用の第１のコンタクト領域であり、前記変調ウェルと前記第１のコンタクト領域との間の前記転送経路の電位障壁を変化させることによって前記電荷が転送されることが望ましい。
【００１５】
このような構成によれば、閾値変調型固体撮像装置における変調ウェルから第１のコンタクト領域への残留電荷の転送を確実に行うことができる。
【００１６】
また、本発明の固体撮像装置において、前記第１の第１導電型不純物拡散領域は、光電変換素子によって発生された光発生電荷を蓄積する蓄積ウェルであり、前記第２の第１導電型不純物拡散領域は、不要電荷排出用の第２のコンタクト領域であり、前記蓄積ウェルと前記第２のコンタクト領域との間の前記転送経路の電位障壁を変化させることによって前記電荷が転送されることが望ましい。
【００１７】
このような構成によれば、閾値変調型固体撮像装置における蓄積ウェルから第２のコンタクト領域への不要電荷の転送を確実に行うことができる。
【００１８】
本発明の固体撮像装置は、入射した光に応じた光発生電荷を発生させる光電変換素子と、前記光発生電荷を蓄積する蓄積ウェルと、前記蓄積ウェルから転送された前記光発生電荷を保持する変調用ウェルと、前記変調用ウェルに保持された前記光発生電荷によってチャネルの閾値電圧が制御されて、前記光発生電荷に応じた画素信号を出力する変調トランジスタと、前記蓄積ウェルと変調用ウェルとの間の転送経路の電位障壁を変化させて前記光発生電荷の転送を制御する転送制御素子と、前記蓄積ウェルに接続された不要電荷排出経路の電位障壁を制御するものであって、前記転送制御素子による前記蓄積ウェルから前記変調用ウェルへの前記光発生電荷の転送期間以外の期間に、前記蓄積ウェルからオーバーフローした電荷を不要電荷排出経路を介して排出させる不要電荷排出制御素子と、前記変調用ウェルに接続された残留電荷排出経路の電位障壁を制御するものであって、前記変調用ウェル内の残留電荷を前記残留電荷排出経路を介して排出させる残留電荷排出制御素子とを有し、前記蓄積ウェル及び前記変調ウェルにおける第１導電型不純物は、半導体基板の深さ方向における濃度分布において、前記半導体基板の表面側に設けられた第２導電型不純物拡散領域と、前記蓄積ウェル及び前記変調ウェルとのジャンクション部分の近傍位置に、濃度ピークを有する。
【００１９】
このような構成によれば、閾値変調型固体撮像装置において、蓄積ウェルと変調ウェルとの間の電荷の転送、変調ウェルからの残留電荷の転送、及び蓄積ウェルからの不要電荷の転送を確実に行うことができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の実施の形態を説明する。
【００２１】
本実施の形態は正孔を電荷として用いる例を示しており、ポテンシャルにおいても正孔のポテンシャルを基準にして説明する。
【００２２】
まず、図１から図８に基づき、本実施の形態に係わる固体撮像装置に用いられる半導体装置における電荷転送の原理を説明する。図１は、固体撮像装置の部分断面図である。
【００２３】
図１において、第１導電型、ここではＰ型、の不純物拡散領域１０３，１０４が、半導体基板１０１に設けられた第２導電型、ここではＮ型、の不純物拡散領域１０２上に設けられている。さらにそのＰ型不純物拡散領域１０３、１０４上には、それぞれピニング層であるＮ型不純物拡散領域１０５，１０６が設けられている。Ｎ型不純物拡散領域１０５と１０６の間で、半導体基板１０１上には、絶縁層（図示せず）を介して電荷転送用のポリシリコンのゲート電極１０７が設けられている。
【００２４】
電荷の転送元である第１のＰ型不純物拡散領域１０３から、ゲート電極１０７下の半導体表面を通って、電荷の転送先である第２のＰ型不純物拡散領域１０４へ電荷が転送される。図１において、ＡからＡ'の矢印付きの点線は、その電荷の転送経路を示す。図２は、電荷転送時における、転送経路に沿ったポテンシャル図である。本実施の形態にかかる半導体装置によれば、図２の実線で示すように、電荷の転送元の第１のＰ型不純物拡散領域１０３から転送先の第２のＰ型不純物拡散領域１０４まで、チャネル領域１０７ａを介して、点線で示すポテンシャルバリアの領域X1及びポテンシャルポケットの領域X2が形成され難く、電荷の転送が確実に行えるようになる。
【００２５】
図３から図７は、電荷の転送元である第１のＰ型不純物拡散領域１０３においてポテンシャルバリアとポテンシャルポケットを形成し難くする構造を説明するための図である。
図３は、固体撮像装置の部分断面図である。図４は、図３の点線ＣＣ'の方向、すなわち半導体基板の表面からの深さ方向における各領域の不純物の濃度を示す図である。図５は、図３の点線ＤＤ'の方向、すなわち半導体基板の表面からの深さ方向における各領域の不純物の濃度を示す図である。図６は、図３のＣＣ'の方向におけるネット不純物濃度分布を示す図である。図７は、図３のＤＤ'の方向におけるネット不純物濃度分布を示す図である。
【００２６】
図３におけるＮ型の不純物拡散領域１０２の不純物濃度は、図４及び図５において、D1の曲線で示される。図３における第１のＰ型不純物拡散領域１０３の不純物濃度は、図４及び図５において、Ｄ２の曲線で示される。図３におけるＮ型不純物拡散領域１０５の不純物濃度は、図４において、Ｄ３の曲線で示される。
【００２７】
図４及び図５に示すように、Ｎ型不純物拡散領域１０５とＮ型不純物拡散領域１０２とに挟まれたＰ型不純物拡散領域１０３において、Ｐ型不純物が、半導体基板の深さ方向における濃度分布において、第１のＰ型不純物拡散領域１０３とＮ型不純物拡散領域１０５との、半導体基板の表面側のジャンクション部分の近傍位置に、濃度ピークを有する。特に、Ｐ型不純物は、第１のＰ型不純物拡散領域１０３とＮ型不純物拡散領域１０５とのジャンクション部分から、半導体基板の表面側方向に向かって少し離れた位置に、濃度ピークを有する。
【００２８】
一般的な従来のＰ型不純物拡散領域１０３の形成方法によれば、Ｐ型不純物拡散領域１０３のＰ型不純物濃度は、点線で示すＤ４の曲線で示すような濃度分布となる。すなわち、表面から深さ方向において、Ｐ型不純物拡散領域１０３の中心当たりにおいて、濃度の極大部がある場合、Ｄ４の曲線で示すような濃度分布となる。すなわち、その濃度分布は、半導体基板の表面から深さ方向における、Ｐ型不純物拡散領域１０３の中心を対称とする正規分布である。その結果、電荷の転送元である第１のＰ型不純物拡散領域１０３は、Ｎ型不純物拡散領域１０５とＮ型不純物拡散領域１０２とによって挟まれるように包含されているので、あるいは３次元空間上ではＮ型不純物拡散領域によって囲まれるように包含されているので、ゲート電極１０７の端部下において、ポテンシャルバリアが領域X1に形成されてしまう。
【００２９】
より詳細に説明すれば、領域X1は、Ｎ型不純物拡散領域１０５とＮ型不純物拡散領域１０２とによって狭い範囲において挟まれているため、Ｎ型不純物の影響を受け、領域X1におけるＰ型不純物の濃度が、Ｐ型不純物拡散領域１０３の他の領域（領域X1以外の領域）に比べて薄くなってしまい、領域X1には、その濃度差によってポテンシャルバリアが形成され易くなっている。さらに、電荷転送時に、Ｎ型不純物拡散領域１０５とＮ型不純物拡散領域１０２とに印加される電圧につられて、Ｐ型不純物拡散領域１０３の領域Ｘ１の電位が上昇してしまうので、ポテンシャルバリアが、領域X1に形成されてしまう。
【００３０】
また、Ｐ型不純物濃度が、Ｄ４の曲線で示すような濃度分布の場合、電荷転送時、Ｎ型不純物拡散領域１０５とＮ型不純物拡散領域１０２の電位が高くなるが、Ｎ型不純物拡散領域１０５とＮ型不純物拡散領域１０２に挟まれるように包含されている、あるいは３次元空間上ではＮ型不純物拡散領域によって囲まれるように包含されている第１のＰ型不純物拡散領域１０３の中心位置あたりにポテンシャルポケットが領域Ｘ２に形成される。より詳細に説明すれば、領域X2は、Ｎ型不純物拡散領域１０５とＮ型不純物拡散領域１０２から距離が遠いため、Ｎ型不純物拡散領域１０５とＮ型不純物拡散領域１０２の電位が伝わり難く、領域Ｘ２の電位が上昇せず、その結果、ポテンシャルポケットが領域Ｘ２に形成される。
【００３１】
そこで、Ｐ型不純物拡散領域１０３において、Ｐ型不純物が、半導体基板の深さ方向における濃度分布において、第１のＰ型不純物拡散領域１０３とＮ型不純物拡散領域１０５との、半導体基板の表面側のジャンクション部分の近傍位置に、濃度ピークを有する。これにより、領域X1周辺のＰ型不純物濃度が高くなるので、ポテンシャルバリアが形成され難くなる。特に、Ｐ型不純物拡散領域１０３のＰ型不純物濃度分布において、ゲート電極１０７の端部下のポテンシャルバリアが形成される深さ位置（矢印Bで示す位置）に、ポテンシャルバリアをキャンセルするように、Ｐ型不純物濃度分布の極大部が位置するような不純物プロファイルとする。これにより、ポテンシャルバリアのポテンシャルがもっとも高くなる位置に、Ｐ型不純物濃度分布の極大部が位置するので、ポテンシャルバリアが最も形成され難くなる。矢印Ｂで示す位置は、第１のＰ型不純物拡散領域１０３とＮ型不純物拡散領域１０５との、半導体基板の表面側のジャンクション部分から、半導体基板の表面側方向に向かって少し離れた位置である。
【００３２】
そして、ポテンシャルバリアが形成される深さ位置に、Ｐ型不純物濃度分布の極大部が位置するような不純物プロファイルとすることによって、ポテンシャルバリアが形成される領域X1におけるＰ型不純物濃度に対して、ポテンシャルポケットが形成される領域X2におけるＰ型不純物濃度が相対的に薄くなるので、ポテンシャルポケットも形成され難くなる。また、電荷の転送時に、ポテンシャルバリアがなくなるので、ポテンシャルポケットが目立たなくなると言うことも出来る。
【００３３】
第１のＰ型不純物拡散領域１０３を形成するために、不純物をイオン注入するときに、イオン注入時の加速エネルギーとドーズ量を、図４及び図５に示す濃度分布になるように調整しながら、数回に分けて、不純物のイオン注入を行う。
【００３４】
図８は、ポテンシャルバリアが形成される転送経路上の一部における、ポテンシャルの例を示す図である。図８は、ある条件の下におけるシミュレーション結果である。具体的には、図３において、一点鎖線のＥＥ'で示した部分のポテンシャルが示されている。図８において、Ｌ１は、ポテンシャルバリアが形成される深さ位置に、Ｐ型不純物濃度分布の極大部が位置するような不純物プロファイルとした場合におけるポテンシャルを示す線である。Ｌ２は、図４及び図５においてＤ４で示すような不純物プロファイルとした場合におけるポテンシャルを示す線である。Ｌ２には大きなポテンシャルバリアが形成されており、電荷の転送が正常に行われていない様子を示している。一方、Ｌ１は、ポテンシャルバリアがなく電荷の転送が正常に行われているので、結果として電荷の分だけポテンシャルが低くなっている。
【００３５】
従って、上述した構成によれば、第１のＰ型不純物拡散領域１０３中の領域Ｘ１におけるＰ型不純物が補強されて、Ｐ型不純物濃度分布のピーク位置が、領域Ｘ１付近に位置しているので、電荷の転送元である第１のＰ型不純物拡散領域１０３から、ゲート電極１０７下の半導体表面を通って、電荷の転送先である第２のＰ型不純物拡散領域１０４へ、電荷がスムーズに転送される。
【００３６】
次に、上述した構成を、具体的な固体撮像装置に適用した場合について説明する。図９から図１１は、その具体的な固体撮像装置の例に係り、図９は、その固体撮像装置の平面形状を示す平面図である。図１０は、図９の１セルの平面形状を示す平面図である。図１１は図１０のＡ−Ａ'線で切断した断面を示す断面図である。図１２は素子の全体構造を示すブロック図である。図１３はセンサセルの等価回路図である。図１４から図１６は素子の製造方法を説明するための工程図である。
【００３７】
ここに示す具体的な固体撮像装置の例は、光電変換素子と、蓄積ウェルと、変調用ウェルと、変調トランジスタと、を含む。光電変換素子は、本実施の形態の場合、フォトダイオードである。蓄積ウェルは、光電変換素子形成領域に設けられ、光電変換素子によって発生した電荷（以下、光発生電荷という）を蓄積する。変調用ウェルは、変調トランジスタ形成領域に設けられ、蓄積ウェルから転送された光発生電荷を保持する。変調トランジスタは、変調用ウェルに保持された光発生電荷により閾値が変調され、それに基づく画素信号を出力する。
【００３８】
また、ここに示す具体的な固体撮像装置の例は、光発生電荷転送経路と、転送制御素子と、を含む。光発生電荷転送経路は、蓄積ウェルと変調用ウェルとの間に設けられる。光発生電荷は、光発生電荷転送経路を通って、蓄積ウェルから変調用ウェルに転送される。
転送制御素子は、光発生電荷転送経路の電位障壁を制御し、光発生電荷を蓄積ウェルから変調用ウェルへと移動させる。転送制御素子は、本実施の形態の場合、転送トランジスタである。重要なことは、蓄積ウェルと変調用ウェルとは転送制御素子によってポテンシャル上分離独立されていることである。これにより、蓄積期間と読み出し期間（以下、ブランキング期間ともいう）とを同一期間内に設定することができ、その結果、フレームレートの高速化が図れる。
【００３９】
また、ここに示す具体的な固体撮像装置の例は、残留電荷排出経路と、残留電荷排出用のコンタクト領域と、残留電荷排出制御素子と、を含む。残留電荷排出経路は、変調用ウェルと残留電荷排出用のコンタクト領域との間であって、かつ、基板表面に沿ってほぼ水平に設けられる。残留電荷排出経路は、残留電荷排出用のコンタクト領域を介して、基板上に設けられた配線層に電気的に接続されている。変調用ウェルに残留した電荷（以下、残留電荷という）は、残留電荷排出経路を通って、変調用ウェルから残留電荷排出用のコンタクト領域に転送される。残留電荷排出用のコンタクト領域は、残留電荷排出経路の内に形成される。残留電荷排出制御素子は、残留電荷排出経路の電位障壁を制御し、残留電荷を変調用ウェルから配線層へと排出させる。残留電荷排出制御素子は、本実施の形態の場合、クリアトランジスタである。重要なことは、残留電荷が変調用ウェルから、直接、基板垂直下方に排出されないことである。すなわち、残留電荷は基表面に沿ってほぼ水平に、すなわち基板ラテラル方向に移動させられ、その後、基板上に形成された配線層へと排出される。これにより、変調トランジスタ形成領域においてポテンシャルの設計の自由度を向上することができる。
【００４０】
さらに、ここに示す具体的な固体撮像装置の例は、不要電荷排出経路と、不要電荷排出用のコンタクト領域と、不要電荷排出制御素子と、を含む。不要電荷排出経路は、蓄積ウェルと不要電荷排出用のコンタクト領域との間であって、かつ、基板表面に沿ってほぼ水平に設けられる。不要電荷排出経路は、不要電荷排出用のコンタクト領域を介して、基板上に設けられた配線層に電気的に接続されている。蓄積ウェルに蓄積されずに該蓄積ウェルからオーバーフローし、かつ、画像信号に寄与しない不要な電荷（以下、不要電荷という）は、不要電荷排出経路を通って、蓄積ウェルから不要電荷排出用のコンタクト領域に転送される。不要電荷排出用のコンタクト領域は、不要電荷排出経路の内に形成される。
不要電荷排出制御素子は、不要電荷排出経路の電位障壁を制御し、不要電荷を蓄積ウェルから配線層へと排出させる。不要電荷排出制御素子は、本実施の形態の場合、ラテラルオーバーフロードレイン（以下、ＬＯＤという）トランジスタである。重要なことは、不要電荷が蓄積ウェルおよび不要電荷排出用のコンタクト領域のいずれか一方から、直接、基板垂直下方に排出されないことである。すなわち、不要電荷は基板表面に沿ってほぼ水平に、すなわち基板ラテラル方向に移動させられ、その後、基板上に形成された配線層へと排出される。これにより、光電変換素子形成領域における不純物層の深さを深くして高画質化を図った場合でも、微細化を可能にすることができる。
【００４１】
＜センサセルの構造＞
ここに示す具体的な固体撮像装置の例は、後述するように、単位画素であるセンサセルがマトリクス状に配列されて構成されたセンサセルアレイを有している。各センサセルは、入射光に応じて発生させた光発生電荷を蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで１画面の画像信号が得られる。
【００４２】
先ず、図９乃至図１１を参照して各センサセルの構造について説明する。図９は水平３画素×垂直３画素のセンサセルを示し、図１０は１つのセンサセルを示している。なお、１つのセンサセルは図１０の破線にて示す範囲である。なお、ここに示す具体的な固体撮像装置の例は、光発生電荷として正孔を用いる例を示している。光発生電荷として電子を用いる場合でも同様に構成可能である。また、図１１は図１０のＡ−Ａ'線で切断したセルの断面構造を示している。
【００４３】
図９及び図１０の平面図に示すように、単位画素であるセンサセル３内に、フォトダイオードＰＤと変調トランジスタＴＭとが隣接して設けられている。変調トランジスタＴＭとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる。単位画素はほぼ長方形状を有し、その各辺は、センサセルアレイの列又は行方向に対して斜めに傾斜している。
【００４４】
フォトダイオードＰＤ形成領域（図１１のＰＤ）においては、基板１の表面に開口領域２が形成され、基板１表面の比較的浅い位置に開口領域２よりも広い領域のＰ型のウェルである蓄積ウェル４が形成されている。この蓄積ウェル４に所定の距離だけ離間して、変調トランジスタＴＭ形成領域（図１１のＦＰＷ）にＰ型のウェルである変調用ウェル５が形成されている。
【００４５】
変調用ウェル５上には、基板１表面にリング状のゲート（リングゲート）６が形成されており、リングゲート６の中央の開口部分の基板１表面近傍領域には、高濃度Ｎ型領域であるソース領域７が形成されている。リングゲート６の周囲にはＮ型のドレイン領域８が形成されている。ドレイン領域８の所定位置には、基板１表面近傍にＮ+層のドレインコンタクト領域９が形成される。
【００４６】
変調用ウェル５は変調トランジスタＴＭのチャネルの閾値電圧を制御するものである。
変調用ウェル５内には、リングゲート６の下方にＰ型の高濃度領域であるキャリアポケット１０（図１１）が形成されている。変調トランジスタＴＭは、変調用ウェル５、リングゲート６、ソース領域７及びドレイン領域８によって構成されて、変調用ウェル５（キャリアポケット１０）に蓄積された電荷に応じてチャネルの閾値電圧が変化するようになっている。
【００４７】
フォトダイオードＰＤの開口領域２下方の基板１上に形成された後述するＮ型ウェル２１とＰ型の蓄積ウェル４との境界領域には空乏領域（図示せず）が形成され、この空乏領域において、開口領域２を介して入射した光による光発生電荷が生じる。ここに示す具体的な固体撮像装置の例においては発生した光発生電荷は蓄積ウェル４に蓄積されるようになっている。
【００４８】
蓄積ウェル４に蓄積された電荷は、変調用ウェル５に転送されてキャリアポケット１０に保持される。これにより、変調トランジスタＴＭのソース電位は、変調用ウェル５に転送された電荷の量、即ち、フォトダイオードＰＤへの入射光に応じたものとなる。
【００４９】
蓄積ウェル４近傍の基板１表面には、高濃度Ｐ型拡散層によってオーバーフロー電荷を含む不要電荷排出用のコンタクト領域（以下、ＯＤコンタクト領域という）１１が形成されている。このＯＤコンタクト領域１１と蓄積ウェル４領域との間の基板１表面上には、ＯＤコンタクト領域１１と蓄積ウェル４領域との間にオーバーフローした電荷を含む不要電荷の経路（以下、不要電荷排出経路という）ＲＬを形成するためのＬＯＤトランジスタＴＬのＬＯＤゲート１２が形成されている。なお、ＬＯＤゲートは平面的には一端が蓄積ウェル４の領域上に掛かっている。
【００５０】
ここに示す具体的な固体撮像装置の例においては、蓄積ウェル４と変調用ウェル５との間には転送トランジスタＴＴが形成されている。転送トランジスタＴＴの転送ゲート１３は、蓄積ウェル４と変調用ウェル５との間の経路（以下、単に転送経路という）ＲＴの基板１表面上に形成される。転送トランジスタＴＴによって、転送経路ＲＴの電位障壁を制御して、蓄積ウェル４から変調用ウェル５への電荷の転送を制御することができるようになっている。
【００５１】
更に、ここに示す具体的な固体撮像装置の例においては、変調用ウェル５近傍の基板表面には、高濃度Ｐ型拡散層による排出用のコンタクト領域（以下、排出コンタクト領域という）１５が形成されている。この排出コンタクト領域１５と変調用ウェル５領域との間の基板１表面上には、排出コンタクト領域１５と変調用ウェル５領域との間の経路（以下、残留電荷排出経路という）ＲＣの電位障壁を制御するためのクリアトランジスタＴＣのクリアゲート１４が形成されている。なお、クリアゲート１４は平面的には一端が変調用ウェル５の領域上に掛かっている。
【００５２】
ここに示す具体的な固体撮像装置の例において、上述したようなポテンシャルバリアとポテンシャルポケットが形成され難くするための構成は、これらの転送経路ＲＴ、不要電荷排出経路ＲＬ及び残留電荷排出経路ＲＣのいずれか又は全てにおいて、電荷を転送する構成に適用することができる。
【００５３】
＜センサセルの断面＞
更に、図１１を参照して、センサセル３の断面構造を詳細に説明する。なお、図１１中、Ｎ，Ｐの添え字の−，＋はその数によって不純物濃度のより薄い部分（添え字−−−）からより濃い部分（添え字＋＋＋）の状態を示している。
【００５４】
図１１は１単位画素（セル）とこのセルに隣接する画素のフォトダイオードＰＤ形成領域（ＰＤ）とを示している。１セルは、フォトダイオードＰＤ形成領域（ＰＤ）と変調トランジスタＴＭ形成領域（ＦＰＷ）とを有する。セル内及び隣接するセル同士のフォトダイオードＰＤ形成領域と変調トランジスタＴＭ形成領域との間にアイソレーション領域（ＩＳＯ）が設けられている。
【００５５】
基板１の比較的深い位置には、Ｐ型基板１ａの全域にＮ-のＮ型ウェル２１が形成されている。このＮ型ウェル２１上にＮ-層による素子分離用のアイソレーション領域２２が形成されている。Ｎ型ウェル２１上には、アイソレーション領域２２を除く素子全体にＰ--層２３が形成されている。
【００５６】
フォトダイオードＰＤ形成領域におけるＰ--層２３が蓄積ウェル４として機能する。変調トランジスタＴＭ形成領域におけるＰ--層２３は変調用ウェル５として機能し、この変調用ウェル５内には、Ｐ-拡散によるキャリアポケット１０が形成されている。
【００５７】
セル内のフォトダイオードＰＤ形成領域と変調トランジスタＴＭ形成領域との間のアイソレーション領域２２には、基板表面側において、転送トランジスタＴＴが形成される。
転送トランジスタＴＴは、基板表面にチャネルを構成するＰ---拡散層２４が形成され、基板表面にゲート絶縁膜２５を介して転送ゲート１３が形成されて構成される。このＰ---拡散層２４は蓄積ウェル４と変調用ウェル５とに接続されて転送経路ＲＴを構成し、転送ゲート１３の印加電圧に応じてこの転送経路ＲＴの電位障壁が制御される。
【００５８】
変調トランジスタＴＭ形成領域においては、基板表面にゲート絶縁膜２６を介してリングゲート６が形成され、リングゲート６下の基板表面にはチャネルを構成するＮ--拡散層２７が形成される。リングゲート６の中央の基板表面にはＮ++拡散層が形成されてソース領域７を構成する。また、リングゲート６の周囲の基板表面にはＮ+拡散層が形成されてドレイン領域８を構成する。チャネルを構成するＮ--拡散層２７はソース領域７とドレイン領域８とに接続される。
【００５９】
隣接するセル同士のフォトダイオードＰＤ形成領域と変調トランジスタＴＭ形成領域との間のアイソレーション領域２２には、基板表面側において、排出コンタクト領域１５及びＯＤコンタクト領域１１が形成されている。ここに示す具体的な固体撮像装置の例においては、これらの排出コンタクト領域１５とＯＤコンタクト領域１１とを兼用しているが、別体で構成してもよい。排出及びＯＤコンタクト領域１５，１１は、基板表面にＰ++拡散層を形成することで得られる。
【００６０】
そして、変調トランジスタＴＭ形成領域と排出及びＯＤコンタクト領域１５，１１との間の基板表面側において、クリアトランジスタＴＣが形成されている。クリアトランジスタＴＣは、変調トランジスタＴＭ形成領域と排出及びＯＤコンタクト領域１５，１１との間の基板表面に、チャネルを構成するＰ---拡散層２８が形成され、基板表面にゲート絶縁膜２９を介してクリアゲート１４が形成されて構成される。このＰ---拡散層２８は変調用ウェル５と排出及びＯＤコンタクト領域１５，１１とに接続されて残留電荷排出経路ＲＣを構成し、クリアゲート１４の印加電圧に応じてこの残留電荷排出経路ＲＣの電位障壁が制御される。
【００６１】
フォトダイオードＰＤ形成領域と排出及びＯＤコンタクト領域１５，１１との間の基板表面側において、ＬＯＤトランジスタＴＬが形成されている。ＬＯＤトランジスタＴＬは、フォトダイオードＰＤ形成領域と排出及びＯＤコンタクト領域１５，１１との間の基板表面に、チャネルを構成するＰ---拡散層３０が形成され、基板表面にゲート絶縁膜３１を介してＬＯＤゲート１２が形成されて構成される。このＰ---拡散層３０は蓄積ウェル４と排出及びＯＤコンタクト領域１５，１１とに接続されて不要電荷排出経路ＲＬを構成し、ＬＯＤゲート１２の印加電圧に応じてこの不要電荷排出経路ＲＬの電位障壁が制御される。
【００６２】
なお、フォトダイオードＰＤ形成領域の基板表面側にはＮ+拡散層３２が形成されている。
【００６３】
基板表面には層間絶縁膜４１を介して下層配線層４５が形成され、下層配線層４５上には層間絶縁膜４２を介して上層配線層４６が形成される。更に、上層配線層４６上には層間絶縁膜４３を介して遮光層４７が形成され、遮光層４７上にはパシベーション膜４４が形成される。クリアゲート１４、ＬＯＤゲート１２、転送ゲート１３、排出及びＯＤコンタクト領域１５，１１並びにソース領域７は、層間絶縁膜４１に開孔したコンタクトホール５１によって下層配線層４５の各配線５２に電気的に接続される。なお、下層及び上層配線層４５，４６の各配線５２，５３は例えばアルミニウム等の金属材料で形成される。
【００６４】
更に、下層配線層４５の各配線５２と上層配線層４６の各配線５３とは、層間絶縁膜４２に形成したコンタクトホール５４を介して電気的に接続されている。また、層間絶縁膜４３には遮光層４７に形成された遮光膜５６と上層配線層４６の１配線とを接続するためのコンタクトホール５５が開孔されており、排出及びＯＤコンタクト領域１５，１１は、下層及び上層配線層４５，４６を介して遮光膜５６に接続されるようになっている。
【００６５】
ここに示す具体的な固体撮像装置の例においては、転送トランジスタＴＴ、クリアトランジスタＴＣ及びＬＯＤトランジスタＴＬを独立して制御して、転送経路ＲＴ、残留電荷排出経路ＲＣ及び不要電荷排出経路ＲＬの電位障壁を制御するようになっている。正孔のポテンシャルを基準にこれらの経路ＲＴ，ＲＣ，ＲＬのポテンシャルの高低を説明すると、蓄積期間においては、転送経路ＲＴ、残留電荷排出経路ＲＣ及び不要電荷排出経路ＲＬのポテンシャルを光発生電荷（ホールの場合）の蓄積が可能なように、充分に高いポテンシャルに設定すると共に、残留電荷排出経路ＲＣ及び不要電荷排出経路ＲＬのポテンシャルを転送経路ＲＴのポテンシャルよりも低く設定するようになっている。なお、以後、通常の電子を基準にしたポテンシャルの高低の説明ではなく、ポテンシャルの高低については正孔のポテンシャルを基準にして説明する、
ここに示す具体的な固体撮像装置の例において、上述したようなポテンシャルバリアとポテンシャルポケットが形成され難くする構成は、これらの転送経路ＲＴにおいては、蓄積ウエル４が電荷の転送元であり、変調用ウエル５が電荷の転送先となる。同様に、不要電荷排出経路ＲＬにおいては、蓄積ウエル４が電荷の転送元であり、排出及びＯＤコンタクト領域１５，１１が電荷の転送先となる。残留電荷排出経路ＲＣにおいては、変調用ウエル５が電荷の転送元であり、排出及びＯＤコンタクト領域１５，１１が電荷の転送先となる。
【００６６】
＜作用＞
ここに示す具体的な固体撮像装置の例においては、蓄積期間と読み出し期間とは共通の時間に設定される。即ち、転送トランジスタＴＴ、クリアトランジスタＴＣ及びＬＯＤトランジスタＴＬを独立して制御することで、蓄積期間には、転送経路ＲＴ、残留電荷排出経路ＲＣ及び不要電荷排出経路ＲＬの電位障壁を充分に高いポテンシャルに設定する。また、後述する転送期間以外の期間、例えば蓄積期間には、残留電荷排出経路ＲＣ及び不要電荷排出経路ＲＬのポテンシャルを転送経路ＲＴのポテンシャルよりも低く設定する。これにより、蓄積期間において、変調用ウェル５と蓄積ウェル４との間の電荷の転送を阻止して光発生電荷を蓄積ウェル４に蓄積させることができる。また、画素信号の読み出し前には、変調用ウェル５と排出コンタクト領域１５との間での電荷の移動を阻止して、蓄積ウェル４から転送された光発生電荷を変調用ウェル５内に保持させておくことができる。
【００６７】
このように、変調用ウェル５に転送されて保持された光発生電荷に基づく読み出しが終了するまでの期間は、蓄積期間内であっても、保持している光発生電荷の量を一定にすることができる。従って、蓄積期間においても、変調用ウェル５に保持された電荷に基づく画素信号の読み出しが可能である。
【００６８】
また、蓄積期間には、蓄積ウェル４は、転送トランジスタＴＴ及びＬＯＤトランジスタＴＬによる充分に高い電位障壁によってポテンシャル的には囲まれており、変調用ウェル５の読み出し期間であっても、蓄積動作が可能である。しかも、極めて強い光が入射した場合等のように、光発生電荷によるポテンシャルが著しく高くなった場合でも、光発生電荷は変調用ウェル５側ではなく、ＯＤコンタクト領域１１側に流れ、読み出しに悪影響を与えることはない。
【００６９】
また、仮に、変調用ウェル５の電荷がオーバーフローしてしまう場合でも、転送経路ＲＴ側ではなく残留電荷排出経路ＲＣ側にオーバーフロー電荷を流すことができ、電荷の逆流によって蓄積電荷が増えてしまうことを防止することができる。
【００７０】
そして、ここに示す具体的な固体撮像装置の例においては、基板１表面近傍に、クリアゲート１４による残留電荷排出経路ＲＣを形成して、変調用ウェルの残留電荷を基板のラテラル方向に排出している。従って、変調トランジスタＴＭの形成領域における不純物プロファイル上の設計の自由度は極めて高い。
【００７１】
さらに、ここに示す具体的な固体撮像装置の例においては、蓄積ウェル４のオーバーフロー電荷を含む不要電荷は、水平方向に転送された後、ＯＤコンタクト領域１１から基板１上の配線を介して排出される。また、変調用ウェル５からの残留電荷は、水平方向に転送された後、排出コンタクト領域１５から基板１上の配線を介して排出される。従って、基板１ａから基板１表面にまで至る深いオーバードレイン領域を形成する必要はなく、高画質化及び微細化の両方を満足させることができる。
【００７２】
＜装置全体の回路構成＞
次に、図１２を参照してここに示す具体的な固体撮像装置の例に係る固体撮像装置全体の回路構成について説明する。
【００７３】
固体撮像装置６１は図９乃至図１１のセンサセル３を含むセンサセルアレイ６２とセンサセルアレイ６２中の各センサセル３を駆動する回路６４〜７０とを有している。センサセルアレイ６２は、セル３をマトリクス状に配置して構成されている。センサセルアレイ６２は、例えば、６４０×４８０のセル３と、オプティカルブラック（ＯＢ）のための領域（ＯＢ領域）を含む。ＯＢ領域を含めると、センサセルアレイ６２は例えば７１２×５００のセル３で構成される。
【００７４】
＜センサセルの等価回路＞
図１３は図１２中の各センサセルの具体的な回路構成を示している。図１３（Ａ）はセンサセルの等価回路を示し、図１３（Ｂ）はセンサセルと各信号線との接続を示している。
【００７５】
各センサセル３は、光電変換を行うフォトダイオードＰＤと、光信号を検出して読み出すための変調トランジスタＴＭ並びに光発生電荷の転送を制御する転送トランジスタＴＴとを含む。フォトダイオードＰＤは入射光に応じた電荷（光発生電荷）を生じさせ、生じた電荷を蓄積ウェル４（図１３では接続点ＰＤＷに相当）内に蓄積する。転送トランジスタＴＴは、蓄積期間において蓄積ウェル４に蓄積された光発生電荷を、転送期間において変調トランジスタＴＭの閾値変調用の変調用ウェル５（図１３では接続点ＴＭＷに相当）内のキャリアポケット１０に転送させて保持させる。
【００７６】
変調トランジスタＴＭは、キャリアポケット１０に光発生電荷が保持されることでバックゲートバイアスが変化したことと等価となり、キャリアポケット１０内の電荷量に応じてチャネルの閾値電圧が変化する。これにより、変調トランジスタＴＭのソース電圧は、キャリアポケット１０内の電荷に応じたもの、即ち、フォトダイオードＰＤの入射光の明るさに対応したものとなる。
【００７７】
変調用ウェル５と端子との間には残留電荷排出制御素子であるクリアトランジスタＴＣが配置されている。クリアトランジスタＴＣは変調用ウェル５と端子との間の電位障壁を制御して、画素信号の読み出し終了後にセル３の変調用ウェル５に残留した電荷を端子に排出させる。一方、蓄積ウェル４と端子との間には不要電荷排出制御素子としてのＬＯＤトランジスタＴＬが配置されている。ＬＯＤトランジスタＴＬは蓄積ウェル４と端子との間の電位障壁を制御して、蓄積ウェル４内の不要電荷を端子に排出させる。
【００７８】
このように各セル３は、変調トランジスタＴＭのリングゲート６、ソース及びドレイン、転送トランジスタＴＴの転送ゲート１３、クリアトランジスタＴＣのクリアゲート１４並びにＬＯＤトランジスタＴＬのＬＯＤゲート１２に駆動信号が印加されることで、上述した蓄積、転送、読み出し及び排出等の動作を呈する。セル３の各部には図１２に示すように、垂直駆動走査回路６４〜６６、ドレイン駆動回路６７及び転送駆動回路６８から信号が供給されるようになっている。
【００７９】
図１３（Ｂ）はマトリクス状に配列されたセル３のうちの１つのセルについて、各走査回路６４〜６６、各駆動回路６７，６８及び信号出力回路６９との接続を示している。他のセルの接続状態も同様である。各セル３は、センサセルアレイ６２に水平方向に配列された複数のソース線と垂直方向に配列された複数のゲート線との交点に対応して設けられている。水平方向に配列された各ラインの各セル３は、変調トランジスタＴＭのリングゲート６が共通のゲート線に接続され、垂直方向に配列された各列の各セル３は、変調トランジスタＴＭのソースが共通のソース線に接続される。
【００８０】
複数のゲート線の１つにオン信号を供給することで、オン信号が供給されたゲート線に共通接続された各セルが同時に選択されて、これらの選択されたセルの各ソースから各ソース線を介して画素信号が出力される。垂直駆動走査回路６４は１フレーム期間においてゲート線にオン信号を順次シフトさせながら供給する。オン信号が供給されたラインの各セルからの画素信号が１ライン分同時にソース線から読み出されて信号出力回路６９に供給される。１ライン分の画素信号は水平駆動走査回路７０によって、信号出力回路６９から画素毎に順次出力（ライン出力）される。
【００８１】
ここに示す具体的な固体撮像装置の例においては、上述したように、蓄積ウェル４と変調用ウェル５とはポテンシャル上分離独立して形成され、蓄積ウェル４と変調用ウェル５との間の電位障壁を制御する転送トランジスタＴＴが設けられており、フォトダイオードＰＤによる光発生電荷の蓄積と、変調トランジスタＴＭによる画素信号の読出しとが同時に実行される。転送トランジスタＴＴの制御は、転送駆動回路６８からゲート信号を各転送トランジスタＴＴの転送ゲート１３に供給することで行われる。
【００８２】
また、ここに示す具体的な固体撮像装置の例においては、上述したように、隣接配置される蓄積ウェル４の不要電荷排出経路ＲＬと変調用ウェル５からの残留電荷排出経路ＲＣとを相互に異なる経路に設定し、これらの２つの経路の電位障壁を夫々制御するＬＯＤトランジスタＴＬ及びクリアトランジスタＴＣを設けることで、蓄積ウェル４からの不要電荷の排出及び変調用ウェル５からの残留電荷の排出をポテンシャル上確実に行うことができるようになっている。ＬＯＤトランジスタＴＬ及びクリアトランジスタＴＣの制御は、垂直駆動走査回路６５，６６から夫々ゲート信号を各ＬＯＤゲート１２又はクリアゲート１４に供給することで行われる。なお、ドレイン駆動回路６７は、各変調トランジスタＴＭのドレインに、ドレイン電圧を供給する。
【００８３】
＜プロセス＞
次に、素子の製造方法について図１４乃至図１６の工程図を参照して説明する。図１４乃至図１６は図１０のＡ−Ａ'切断線の位置における断面を示している。図１４乃至図１６において、基板上の矢印はイオン打ち込みを行うことを示し、黒丸は打ち込み材料を示し、枠はマスクを示している。また、図中、ＬＯＤ  Ｔｒ、Ｃｌｒ  Ｔｒ、Ｒ．Ｇ  Ｔｒ、Ｔｘ  Ｔｒは、夫々ＬＯＤトランジスタＴＬ形成領域、クリアトランジスタＴＣ形成領域、変調トランジスタＴＭ形成領域及び転送トランジスタＴＴ形成領域を示している。
【００８４】
図１４（Ａ）に示すように、用意したＰ基板１の表面に２０ｎｍの犠牲酸化膜８１を形成する。次に、燐（Ｐ３１＋）イオンをピーク位置約１．５μm、ピーク不純物濃度８×１０16ｃｍ-3となるように注入する。
【００８５】
次に、図１４（Ｂ）に示すように、Ｎ型ウェル２１上の素子全体にＰ--層２３を形成する。ここで、イオン注入の不純物の加速エネルギーとドーズ量を、図４及び図５に示す濃度分布になるように調整しながら、数回に分けて、不純物のイオン注入を行う。例えば、ボロン（B１１＋）イオンを、まずピーク位置約０．６μｍ、ピーク不純物濃度３×１０16ｃｍ-3、次いでピーク位置約０．４μｍ、ピーク不純物濃度３×１０16ｃｍ-3、次いでピーク位置約０．１μｍ、ピーク不純物濃度１.５×１０17ｃｍ-3となるように注入することによって、図４及び図５に示す濃度分布を有するＰ--層２３が、基板上の全面に形成される。
【００８６】
次に、図１４（Ｃ）に示すように、素子分離用のアイソレーション領域２２（Ｎ-層）を形成して、Ｐ--層２３を蓄積ウェル４と変調用ウェル５とに分ける。即ち、アイソレーション領域２２は、自セル内及び隣接するセル同士の蓄積ウェル４と変調用ウェル５との間の全ての領域に形成される。このアイソレーション領域２２は、レジストを介して、例えば、燐（P３１＋）イオンを、まずピーク位置約０．４５μｍ、ピーク不純物濃度２×１０17ｃｍ-3、次いでピーク位置約０．２μｍ、ピーク不純物濃度１．５×１０16ｃｍ-3となるように注入を行うことで形成する。
【００８７】
更に、形成したアイソレーション領域２２の表面に、変調トランジスタＴＭ、ＬＯＤトランジスタＴＬ及びクリアトランジスタＴＣのチャネルドープとなるＰ---層２４，８２を形成する。このチャネルドープは（Ｂ，１０ＫｅＶ，２．５ｅ１２）のイオン打ち込みで形成され、この時点では、アイソレーション領域２２表面の全域に形成される。
【００８８】
次に、基板表面の犠牲酸化膜８１を除去した後、基板表面に厚さが約３０ｎｍのゲート酸化膜８５を熱酸化によって形成する（図１５（Ａ））。次に、図１５（Ａ）に示すように、クリアトランジスタＴＣのチャネルドープとしてボロンを追加注入する。このチャネルドープ（Ｐ---拡散層２８）は、（Ｂ，１０ＫｅＶ，３ｅ１２）のイオン打ち込みによって形成される。これにより、クリアトランジスタＴＣの閾値電圧Ｖｔｈを他のトランジスタのＶｔｈよりも低下させる。つまり、クリアゲート１４下のポテンシャルを比較的低下させて、変調用ウェル５内の残留電荷の排出を容易にしている。特に、変調用ウェル５のポテンシャルは元々低いので、クリアトランジスタＴＣのチャネルの閾値電圧Ｖｔｈは充分に低くしておく必要がある。
【００８９】
次いで、図１５（Ｂ）に示すように、リングゲート６下方のＰ--層２３（変調用ウェル５）内に、濃いＰ-拡散層によるキャリアポケット１０を形成する。このキャリアポケット１０は、例えば、ボロン（B１１＋）イオンをピーク位置約０．１μｍ、ピーク不純物濃度１．５×１０17ｃｍ-3となるようなイオン打ち込みによって形成される。更に、キャリアポケット１０上の基板表面近傍に、変調トランジスタＴＭのチャネルを得るためのＮ--層８４を形成する。このＮ--層８４は、例えば、ヒ素（As７５＋）イオンをピーク位置約０．０５μｍ、ピーク不純物濃度２×１０17ｃｍ-3となるようなイオン打ち込みによって形成される。
【００９０】
次に、図１５（Ｃ）に示すように、ゲート酸化膜８５上の変調トランジスタＴＭ形成領域、転送トランジスタＴＴ形成領域、ＬＯＤトランジスタＴＬ形成領域及びクリアトランジスタＴＣ形成領域に、夫々、リングゲート６、転送ゲート１３、ＬＯＤゲート１２及びクリアゲート１４を形成する。
【００９１】
次に、図１６（Ａ）に示すように、リングゲート６上、ＬＯＤゲート１２上及びクリアゲート１４上に、夫々、酸化膜を形成した後、クリアゲート１４に隣接した位置に、クリアトランジスタＴＣのチャネル領域に接続される排出コンタクト領域１５及びＯＤコンタクト領域１１を形成するために、基板表面に濃いＰ++層８３を形成する。なお、ここに示す具体的な固体撮像装置の例においては、排出コンタクト領域１５とＯＤコンタクト領域１１とは兼用されており、Ｐ++層８３の一方側にクリアトランジスタＴＣのチャネルとしての拡散層２８を構成し、他方側にＬＯＤトランジスタＴＬのチャネルとしての拡散層３０を構成する。なお、排出コンタクト領域１５とＯＤコンタクト領域１１とを、別個に設けてもよい。
【００９２】
Ｐ++層８３は、例えば、ボロン（Ｂ１１＋）イオンをピーク位置約０．１μｍ、ピーク不純物濃度１×１０18ｃｍ-3となるようなイオン打ち込みによって形成される。次に、リングゲート６上、ＬＯＤゲート１２上及びクリアゲート１４上の酸化膜を覆うように、各ゲートに夫々サイドウォールを形成する。
【００９３】
次に、図１６（Ｂ）に示すように、レジストを介して、フォトダイオードＰＤ形成領域内の基板表面、リングゲート６と転送ゲート１３との間の基板表面及びリングゲート６とクリアゲート１４との間の基板表面に、Ｎ+層３２を形成する。このＮ+層３２は、基板表面のＰ---層にヒ素（As７５＋）イオンをピーク位置約０．０２μｍ、ピーク不純物濃度２×１０18ｃｍ-3となるようなイオン打ち込みを行うことで形成される。
【００９４】
次に、図１６（Ｃ）に示すように、基板表面に層間絶縁膜４１を形成し、この層間絶縁膜４１のＬＯＤゲート１２、排出及びＯＤコンタクト領域１５，１１、ソースの領域及び転送ゲート１３並びに図示しないドレイン領域８上にコンタクトホール５１を開孔する。
次に、開孔したコンタクトホール５１を介してＬＯＤゲート１２、ソースの領域及び転送ゲート１３並びにドレイン領域８にＮ++の不純物注入を行って、各ゲートコンタクト及びソース領域７並びにドレインコンタクト領域９を形成する。次に、開孔したコンタクトホール５１を介して排出及びＯＤコンタクトの形成領域にＰ++の不純物注入を行って、排出及びＯＤコンタクト領域１５，１１を形成する。
【００９５】
次に、各コンタクトホール５１に配線材料となる例えばアルミニウムを埋め込むことで、ＬＯＤゲート１２、排出及びＯＤコンタクト領域１５，１１、ソース領域７及び転送ゲート１３並びにドレインコンタクト領域９と下層配線層４５の各配線５２とを接続する。
【００９６】
更に、これらの配線５２を含む下層の配線層４５上に層間絶縁膜４３を介して上層の配線層４６を形成し、コンタクトホール５４を介して下層の配線層４５の各配線５２と接続する。更に、上層の配線層４６上に層間絶縁膜４３を介して遮光膜５６を形成し、上層の配線層４６の一部と遮光膜５６とを接続する。最後に、遮光層４７上にパシベーション膜４４を形成する。
【００９７】
ここに示す具体的な固体撮像装置の例においては、排出及びＯＤコンタクト領域１５，１１は、層間絶縁膜４１に開孔したコンタクトホール５１及び層間絶縁膜４２を開孔したコンタクトホール５４を介して遮光膜５６に接続されている。イメージセンサにとって遮光膜は必須の構成であり、この必須の構成を利用して残留電荷及び不要電荷の排出を容易にしている。
【００９８】
従って、上述した具体的な固体撮像装置の例によれば、図４及び図５に示す濃度分布を有するＰ--層２３において、Ｐ型不純物が補強されて、濃度が高くなるので、電荷の転送元から転送先へ電荷が確実に転送される。具体的には、転送経路ＲＴにおいては蓄積ウエル４が、不要電荷排出経路ＲＬにおいては蓄積ウエル４が、そして残留電荷排出経路ＲＣにおいては変調用ウエル５が電荷の転送元である。各転送元における不純物濃度分布において、ゲート電極の端部下のポテンシャルバリアが形成される深さ位置に、Ｐ型不純物濃度分布の極大部が位置するような不純物プロファイルとすることにより、ポテンシャルバリアが形成され難くなり、電荷が確実に転送される。
【００９９】
以上のように、上述した構成によれば、閾値変調型固体撮像装置において、蓄積ウェルと変調ウェルとの間の電荷の転送、変調ウェルからの残留電荷の転送、及び蓄積ウェルからの不要電荷の転送を確実に行うことができる。
【０１００】
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【図面の簡単な説明】
【０１０１】
【図１】本発明の実施の形態に係わる固体撮像装置の部分断面図。
【図２】本発明の実施の形態に係わる電荷転送時の転送経路に沿ったポテンシャル図。
【図３】本発明の実施の形態に係わる固体撮像装置の部分断面図。
【図４】図３の点線ＣＣ'の方向の深さ方向における各領域の不純物の濃度を示す図。
【図５】図３の点線ＤＤ'の方向の深さ方向における各領域の不純物の濃度を示す図。
【図６】図３のＣＣ'の方向におけるネット不純物濃度分布を示す図。
【図７】図３のＤＤ'の方向におけるネット不純物濃度分布を示す図。
【図８】転送経路上の一部における、ポテンシャルの例を示す図。
【図９】本発明の実施の形態に係る具体的な固体撮像装置の平面形状を示す平面図。
【図１０】図９の１セルの平面形状を示す平面図。
【図１１】図１０のＡ−Ａ'線で切断して断面を示す断面図。
【図１２】素子の全体構造を示すブロック図。
【図１３】センサセルの等価回路図。
【図１４】素子の製造方法を説明するための工程図。
【図１５】素子の製造方法を説明するための工程図。
【図１６】素子の製造方法を説明するための工程図。
【符号の説明】
【０１０２】
１…基板、４…蓄積ウェル、５…変調用ウェル、６…リングゲート、７…ソース領域、８…ドレイン領域、１１…ＯＤコンタクト領域、１５…排出コンタクト領域、ＰＤ…フォトダイオード、ＴＭ…変調トランジスタ、ＴＴ…転送トランジスタ、ＴＬ…ＬＯＤトランジスタ、ＴＣ…クリアトランジスタ、１０１…半導体基板、１０２…半導体基板、１０３，１０４…Ｐ型不純物拡散領域、１０５，１０６…Ｎ型不純物拡散領域、１０７…ゲート電極。
【図１】
2005109439.tif 000003
【図２】
2005109439.tif 000004
【図３】
2005109439.tif 000005
【図４】
2005109439.tif 000006
【図５】
2005109439.tif 000007
【図６】
2005109439.tif 000008
【図７】
2005109439.tif 000009
【図８】
2005109439.tif 000010
【図９】
2005109439.tif 000011
【図１０】
2005109439.tif 000012
【図１１】
2005109439.tif 000013
【図１２】
2005109439.tif 000014
【図１３】
2005109439.tif 000015
【図１４】
2005109439.tif 000016
【図１５】
2005109439.tif 000017
【図１６】
2005109439.tif 000018