(57)【要約】      （修正有）【課題】ベースフィルムを通過する回路パターンを最小化させた構造のゲートＴＣＰと、ＴＣＰに実装される半導体チップそしてＴＣＰが適用された液晶表示装置を提供する。【解決手段】入力パッドを２つの互いに対向する両辺に分けて配置し、バイパスパターン１２５をチップ１４０内部に配線パターン形態で設け、入・出力パターン１２３，１２４をチップ１４０内部に具備された別途の配線パターンによりチップ１４０内側で連結する。このように、半導体チップ１４０とベースフィルム１２１に形成される回路パターンの構造を変更してゲートＴＣＰ１２０と液晶表示装置１００を設計すると、半導体チップ１４０とベースフィルム１２１の大きさを従来に比べて減らすことができるだけでなくこれにより製造費用を節減できて、またこれを採用する場合にＴＣＰと液晶表示装置１００の小型化を実現できるようになる。【選択図】図１
2005159365.tif 000002
【特許請求の範囲】
【請求項１】
コア回路が内蔵された本体と；
前記本体の第１辺に配列された第１入力パッドと；
前記本体の第２辺に配列された第２入力パッドと；
前記本体の第３辺に配列された出力パッドと；
前記本体内に内蔵されかつ前記第１入力パッドを介して伝送された駆動信号の一部を前記コア回路を介さずに直接前記第２入力パッドに伝送するバイパスパターンとを含むことを特徴とする半導体チップ。
【請求項２】
前記本体の第２辺は、前記本体の第１辺に平行であることを特徴とする請求項１に記載の半導体チップ。
【請求項３】
前記本体の第３辺は、前記本体の第１辺に垂直であることを特徴とする請求項２に記載の半導体チップ。
【請求項４】
前記バイパスパターンは、前記コア回路の第１辺に垂直な前記第４辺に平行に配列されていることを特徴とする請求項１に記載の半導体チップ。
【請求項５】
前記半導体チップは、
前記本体内に内蔵されており、前記第１入力パッドを介して伝送された駆動信号の一部を前記コア回路に入力させる第１配線パターン；及び
前記本体内に内蔵されているとともに、前記コア回路内で処理されない駆動信号を前記第２入力パッドを介して出力させる第２配線パターン；をさらに具備することを特徴とする請求項１に記載の半導体チップ。
【請求項６】
前記第１配線パターンは、前記コア回路の第１辺を迂回して曲折されるように並べて配列され、前記第２配線パターンは、前記コア回路の第１辺と平行な第２辺を迂回して曲折されるように並べて配列されていることを特徴とする請求項３に記載の半導体チップ。
【請求項７】
前記第１入力パッドと前記第２入力パッドは、電気的に１対１に連結されていることを特徴とする請求項１に記載の半導体チップ。
【請求項８】
前記第１配線パターンは、前記コア回路の第１辺と垂直な方向に並べて配列され、前記第２配線パターンは、前記コア回路の第１辺と平行した第２辺に垂直な方向に並べて配列されていることを特徴とする請求項１に記載の半導体チップ。
【請求項９】
前記第１入力パッドと前記第２入力パッドは、電気的に１対１に連結されていることを特徴とする請求項１に記載の半導体チップ。
【請求項１０】
ベースフィルムと；
前記ベースフィルム上に実装されており、コア回路が内蔵された本体と、前記本体の第１辺に配列された第１入力パッドと、前記本体の第２辺に配列された第２入力パッドと、前記本体の第３辺に配列された出力パッドと、前記本体内に内蔵されかつ前記第１入力パッドを介して伝送された駆動信号を前記コア回路を介さずに前記第２入力パッドに伝送するバイパスパターンとを含む半導体チップと；
少なくても前記半導体チップの前記第１入力パッドと連結されるように前記ベースフィルム上に形成された入力パターンと；
少なくても前記半導体チップの前記出力パッドに連結されるように前記ベースフィルム上に形成された第１出力パターンと；
少なくても前記半導体チップの前記第２入力パッドに連結されるように前記ベースフィルム上に形成された第２出力パターンとを含むことを特徴とするテープキャリアパッケージ。
【請求項１１】
前記本体の第２辺は、前記本体の第１辺に平行であることを特徴とする請求項１０に記載のテープキャリアパッケージ。
【請求項１２】
前記本体の第３辺は、前記本体の第１辺に垂直であることを特徴とする請求項１０に記載のテープキャリアパッケージ。
【請求項１３】
前記バイパスパターンは、前記コア回路の第１辺と垂直する第４辺に平行した方向に並べて配列されていることを特徴とする請求項１０に記載のテープキャリアパッケージ。
【請求項１４】
前記ベースフィルムは、絶縁物質で形成されていることを特徴とする請求項１０に記載のテープキャリアパッケージ。
【請求項１５】
前記半導体チップは、
前記本体内に内蔵されており、前記第１入力パッドを介して伝送された駆動信号を前記コア回路に入力させる第１配線パターン；及び
前記本体内に内蔵されており、前記コア回路を介して処理されない駆動信号を前記第２入力パッドを介して出力させる第２配線パターン；をさらに備えていることを特徴とする請求項１０に記載のテープキャリアパッケージ。
【請求項１６】
前記第１配線パターンは、前記コア回路の第１辺を迂回して曲折されるように配列されて、前記第２配線パターンは、前記コア回路の第１辺と平行な第２辺を迂回して曲折されるように配列されていることを特徴とする請求項１０に記載のテープキャリアパッケージ。
【請求項１７】
前記第１入力パッドと前記第２入力パッドは、電気的に１対１に連結されていることを特徴とする請求項１０に記載のテープキャリアパッケージ。
【請求項１８】
前記第１配線パターンは、前記コア回路の第１辺と垂直な方向に並べて配列され、前記第２配線パターンは、前記コア回路の第１辺と平行した第２辺に垂直な方向に並べて配列されていることを特徴とする請求項１０に記載のテープキャリアパッケージ。
【請求項１９】
前記第１入力パッドと前記第２入力パッドは、電気的に１対１に連結されていることを特徴とする請求項１０に記載のテープキャリアパッケージ。
【請求項２０】
絶縁材質のベースフィルムと；
前記ベースフィルム上に実装されており、コア回路が内蔵された本体と、前記本体の第１辺に配列された第１入力パッドと、前記本体の第１辺と平行した第２辺に配列された第２入力パッド及び前記本体の第１辺と垂直な第３辺に配列された出力パッドとを含む半導体チップと；
前記半導体チップの第１辺と垂直な第４辺に平行した方向に並べて配列されたバイパスパターンと；
前記半導体チップの前記第１入力パッド及び前記バイパスパターンの一側端部と連結可能に前記ベースフィルム上に形成された入力パターンと；
前記半導体チップの前記出力パッドに連結可能に前記ベースフィルム上に形成された第１出力パターンと；
前記半導体チップの前記第２入力パッド及び前記バイパスパターンの他側端部と連結可能に前記ベースフィルム上に形成された第２出力パターンとを含むことを特徴とするテープキャリアパッケージ。
【請求項２１】
前記半導体チップは、
前記本体内に内蔵されており、前記第１入力パッドを介して伝送された駆動信号を前記コア回路に入力させる第１配線パターン；及び
前記本体内に内蔵されており、前記コア回路を介して処理されない駆動信号を前記第２入力パッドを介して出力させる第２配線パターン；をさらに備えることを特徴とする請求項２０に記載のテープキャリアパッケージ。
【請求項２２】
前記第１配線パターンは、前記コア回路の第１辺を迂回して曲折されるように並べて配列され、前記第２配線パターンは、前記コア回路の第１辺と平行な第２辺を迂回して曲折されるように並べて配列されていることを特徴とする請求項２０に記載のテープキャリアパッケージ。
【請求項２３】
前記第１入力パッドと前記第２入力パッドは、電気的に１対１に連結されていることを特徴とする請求項２０に記載のテープキャリアパッケージ。
【請求項２４】
前記第１配線パターンは、前記コア回路の第１辺と垂直な方向に並べて配列され、前記第２配線パターンは、前記コア回路の第１辺と平行した第２辺に垂直な方向に並べて配列されていることを特徴とする請求項２０に記載のテープキャリアパッケージ。
【請求項２５】
前記第１入力パッドと前記第２入力パッドは、電気的に１対１に連結されていることを特徴とする請求項２０に記載のテープキャリアパッケージ。
【請求項２６】
カラーフィルター基板と、ゲートライン及びデータライン及びゲート駆動信号を伝送する信号伝送ラインが具備された薄膜トランジスタ基板とを含む液晶表示パネル；
前記液晶表示パネルの一側面に配置されており、ゲート駆動信号及びデータ駆動信号が生成されるボード；
一端が前記薄膜トランジスタ基板の前記データラインに接続されて、他端が前記統合印刷回路基板に接続された少なくとも１個以上の第１テープキャリアパッケージ；及び
前記液晶表示パネルの一側面と垂直な他側面に付設されており、一端が前記薄膜トランジスタ基板の前記ゲートラインに接続される少なくとも一つの第２テープキャリアパッケージを含み、
前記第２テープキャリアパッケージは、ベースフィルムと；コア回路が内蔵された本体、前記本体の第１辺に配列された第１入力パッド、前記本体の第２辺に配列された第２入力パッド、前記本体の第３辺に配列された出力パッド、前記本体内に内蔵されて前記第１入力パッドを介して伝送された駆動信号の一部を前記コア回路に入力させる第１配線パターン、前記本体内に内蔵されて前記コア回路内で処理されない駆動信号を前記第２入力パッドを介して出力させる第２配線パターン、及び前記本体内に内蔵されて前記第１入力パッドを介して伝送された駆動信号の一部を前記コア回路を介さずに直接前記第２入力パッドに伝送するバイパスパターンを含む、前記ベースフィルム上に実装された半導体チップと；前記半導体チップの前記第１入力パッドと連結されるように前記ベースフィルム上に形成された入力パターンと；前記半導体チップの前記出力パッドに連結されるように前記ベースフィルム上に形成された第１出力パターンと；前記半導体チップの前記第２入力パッドに連結されるように前記ベースフィルム上に形成される第２出力パターンとから構成されていることを特徴とする液晶表示装置。
【請求項２７】
前記ボードは、通話印刷回路基板であることを特徴とする請求項２６に記載の液晶表示装置。
【請求項２８】
少なくとも一つの第２テープキャリアパッケージは、少なくとも一つの第１テープキャリアパッケージが形成された辺に垂直な辺に形成されていることを特徴とする請求項２６に記載の液晶表示装置。
【請求項２９】
前記本体の第２辺は、前記本体の第１辺に平行であることを特徴とする請求項２６に記載の液晶表示装置。
【請求項３０】
前記本体の第３辺は、前記本体の第１辺に垂直であることを特徴とする請求項２６に記載の液晶表示装置。
【請求項３１】
前記バイパスパターンは、前記コア回路の第１辺と垂直な第４辺に平行な方向に並べて配列されていることを特徴とする請求項２６に記載の液晶表示装置。
【請求項３２】
前記ベースフィルムは、絶縁物質で形成されていることを特徴とする請求項２６に記載の液晶表示装置。
【請求項３３】
カラーフィルター基板と、ゲートライン及びデータライン及びゲート駆動信号を伝送する信号伝送ラインが具備された薄膜トランジスタ基板とを含む液晶表示パネル；
前記液晶表示パネルの一側面に配置されており、ゲート駆動信号及びデータ駆動信号が生成される統合印刷回路基板；
一端が前記薄膜トランジスタ基板の前記データラインに接続されるとともに、他端が前記統合印刷回路基板に接続される少なくとも一つの第１テープキャリアパッケージ；
及び前記液晶表示パネルの一側面と垂直な他側面に付設されており、一端が前記薄膜トランジスタ基板の前記ゲートラインに接続される少なくとも一つの第２テープキャリアパッケージを含み、
前記第２テープキャリアパッケージは、絶縁材質のベースフィルムと；コア回路が内蔵された本体、前記本体の第１辺に配列された第１入力パッド、前記本体の第１辺と平行した第２辺に配列された第２入力パッド、前記本体の第１辺と垂直する第３辺に配列された出力パッド、前記本体内に内蔵されかつ前記第１入力パッドを介して伝送された駆動信号の一部を前記コア回路に入力させる第１配線パターン、及び前記本体内に内蔵されかつ前記コア回路内で処理されない駆動信号を前記第２入力パッドを介して出力させる第２配線パターンを含む前記ベースフィルム上に実装された半導体チップと；前記半導体チップの第１辺に垂直な第４辺に平行な方向に並べて配列されたバイパスパターンと；前記半導体チップの前記第１入力パッド及び前記バイパスパターンの一側端部と連結されるように前記ベースフィルム上に形成された入力パターンと；前記半導体チップの前記出力パッドに連結されるように前記ベースフィルム上に形成された第１出力パターンと；前記半導体チップの前記第２入力パッド及び前記バイパスパターンの他側端部と連結するように前記ベースフィルム上に形成された第２出力パターンと；から構成されていることを特徴とする液晶表示装置。
【請求項３４】
少なくても一つの第２テープキャリアパッケージは、少なくとも一つの第１テープキャリアパッケージが形成された辺に垂直な辺に形成されていることを特徴とする請求項３３に記載の液晶表示装置。
【請求項３５】
前記本体の第２辺は、前記本体の第１辺に平行であることを特徴とする請求項３３に記載の液晶表示装置。
【請求項３６】
前記本体の第３辺は、前記本体の第１辺に垂直であることを特徴とする請求項３３に記載の液晶表示装置。
【請求項３７】
前記バイパスパターンは、前記コア回路の第１辺に垂直な第４辺に平行な方向に並べて配列されていることを特徴とする請求項３３に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート印刷回路基板がソース印刷回路基板に統合された統合印刷回路基板を用いた液晶表示装置に係り、さらに詳細にはゲートテープキャリアパッケージ（ＴＣＰ：Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）とディスプレー素子を小型化できるようにした半導体チップ、前記チップが実装されたテープキャリアパッケージ及び前記テープキャリアパッケージを含む液晶表示装置に関する。
【背景技術】
【０００２】
最近、技術の急激な発展により、ゲート印刷回路基板の役割をソース印刷回路基板が代わりに統合的に果たすようになった。ゲート印刷回路基板の役割をソース印刷回路基板が統合的に担う場合、液晶表示装置を設計する際、ゲート印刷回路基板を別途必要としないので、外部ストレスによる信号連結部材の損傷を防止することができるだけでなく、ソース印刷回路基板とゲート印刷回路基板間を連結するコネクターを除去することができて、液晶表示装置の全体的な厚さ及び重さを大幅に減らすことができるという利点が得られる。
【０００３】
このように、液晶表示装置は、ゲート印刷回路基板が除去される構造へと変化してきているのに対し、ＴＣＰは、上述した液晶表示装置の構造変化にもかかわらず、液晶表示パネルと統合印刷回路基板を連結するのに適した構造に大きく脱却できずにいる。ここで統合印刷回路基板とは、ゲート印刷回路基板及びソース印刷回路基板が遂行していた役割を統合的に遂行できるように設計された印刷回路基板を意味する。
【０００４】
そのため、最近開発が進行しているゲート印刷回路基板がソース印刷回路基板に統合された液晶表示装置の構造にＴＣＰ（例えば、ゲートＴＣＰ）が弾力的に対応できない問題が発生している。
【０００５】
これを改善しようと、韓国特許公報２０００−６６４９３号の「テープキャリアパッケージ、それを含んだ液晶表示パネルアセンブリー、それを採用した液晶表示装置及びこれらの組立方法」と韓国特許公報２００１−９１６４６号の「駆動時点印加時点結晶モジュール、これを適用した液晶表示パネルアセンブリー及びこの液晶表示パネルアセンブリーの駆動信号検査方法」及び韓国特許公報２００１−９０４４号の「液晶表示装置用信号連結部材及びこれに装着されたドライブＩＣ」では、ゲート印刷回路基板がソース印刷回路基板に統合された液晶表示装置の構造に弾力的に対応できる新しい形態のゲートＴＣＰ構造が提案されてきた。
【０００６】
図１ないし図３を参照して前記特許公報で提案しているゲートＴＣＰ構造と半導体チップ構造について概略的に見れば次のようになる。
【０００７】
図１は、ゲート印刷回路基板がソース印刷回路基板に統合された従来の液晶表示装置のうち、ゲートＴＣＰが置かれた部分だけを概略的に示した斜視図である。ここでは一例として、液晶表示パネル１１０にゲートＴＣＰ１２０が３個連結された場合を図示する。前記図面で符号１１１は液晶表示パネルを形成する下部基板を示し、１１２は上部基板を示し、１０１ａないし１０１ｄは下部基板に形成されたゲート信号伝送ラインを示し、１２６は下部基板に形成されたゲートラインを示す。
【０００８】
図１を参照すると、従来の液晶表示装置は大別して、液晶表示パネル１１０、ゲートＴＣＰ１２０、ソースＴＣＰ（図示せず）及び統合印刷回路基板（図示せず）で構成されることが分かる。
【０００９】
ゲートＴＣＰ１２０は、図示したように、絶縁材質のベースフィルム１２１、このベースフィルム１２１の一面に形成された入力パターン１２２、第１出力パターン１２３、第２出力パターン１２４、及びバイパスパターン１２５、ならびに、上述した各パターン（例えば、入力パターン、第１・第２出力パターン）と電気的に接続されたゲート駆動用半導体チップ１４０の組み合せで構成される。この時、前記チップ１４０は、ベースフィルム１２１にフリップチップ方式で実装される。
【００１０】
図２は、図１のＩの部分を拡大図示した分解斜視図で、液晶表示パネルの下部基板１１１にゲートＴＣＰ１２０がどのように装着され、またゲートＴＣＰ１２０のベースフィルム１２１に形成された信号伝送パターンが液晶表示パネル１１０の下部基板１１１に形成された信号伝送パターンとどのように連結しているかが具体的によく示されている。
【００１１】
図示したように、入力パターン１２２は、略矩形とされた半導体チップ１４０の第１辺を迂回して、表示パネルとの接続時に表示パネルからはなれた側の第４辺の方に向かうように曲折（ラウンディング）されてベースフィルム１２１上に並べて配列されている。この時、入力パターン１２２の入力段は、信号伝送ラインすなわち、下部基板１１１の第１ゲート駆動信号伝送線１０１ａと電気的に接続されており、入力パターン１２２の出力段は、一部は半導体チップ１４０の入力パッド１４２と接続されて、残りの一部はバイパスパターン１２５と電気的に接続されている。
【００１２】
第１出力パターン１２３は、半導体チップ１４０の上記第１辺に垂直な第３辺の側（表示パネルとの接続時には、表示パネルに最も近い側）においてベースフィルム１２１上に一列に並べて配列されている。この時、第１出力パターン１２３の入力段は、半導体チップ１４０の出力パッド１４３と電気的に接続されて、第１出力パターン１２３の出力段は、信号伝送ラインすなわち、下部基板１１１のゲートライン１２６と電気的に接続される。
【００１３】
第２出力パターン１２４は、半導体チップ１４０の第４辺から出発して、前記第１辺と平行な第２辺を迂回しながら曲折されるように、ベースフィルム１２１上に並べて配列されている。この時、第２出力パターン１２４の入力段は、半導体チップ１４０の入力パッド１４２と電気的に接続されて、第２出力パターン１２４の出力段は信号伝送ラインすなわち、下部基板１１１の第２ゲート駆動信号伝送線１０１ｂと電気的に接続される。
【００１４】
そして、バイパスパターン１２５は半導体チップ１４０の第１辺と垂直な第４辺に平行な方向にベースフィルム１２１上に並べて配列されている。この時、バイパスパターン１２５の入力段は入力パターン１２２の出力段と接続されて、バイパスパターン１２５の出力段は出力パターン１２４の入力段と接続されている。
【００１５】
図３は、図１のゲートＴＣＰを拡大示した斜視図で、半導体チップの入・出力パッドとベースフィルムに形成された信号伝送パターン間の連結状態が具体的に詳しく示されている。
【００１６】
図示したように、ゲート駆動用半導体チップ１４０は、本体１４１と、本体の第３辺及び第４辺エッジに相互に対向して一列に配置されるように形成された複数個の入・出力パッド１４２、１４３で構成される。
【００１７】
この時、各入力パッド１４２は、本体１４１の一定位置（例えば、本体の中央）を基準にして２個以上のグループに分割される構造を形成している。
【００１８】
図３には一例で、各入力パッド１４２が２個のグループＡ、Ｂに分割された場合が図示されている。このうち、グループＡに属した入力パッド１４２は、上述した入力パターン１２２と電気的に接続され、グループＢに属した入力パッド１４２は、前記第２出力パターン１２４と電気的に接続されている。これに反して、出力パッド１４３は、別段の分割構造を有することなく、すべての出力パッド１４３が前記第１出力パターン１２３と電気的に接続されている。
【００１９】
そして、各入力パッド１４２のうちからグループＡに属した入力パッド１４２は、グループＢに属した入力パッド１４２と半導体チップ１４０内に実装されたコア回路１４４を介して電気的に１対１に連結される構造を形成している。したがって、コア回路１４４を介して１対１に連結された各入力パッド１４２は相互に同一な種類の信号を出力するようになっている。
【００２０】
しかし、前記構造でゲートＴＣＰ１２０とこれに実装される半導体チップの入力パッドを設計すると、液晶表示装置の小型化側面で次のような幾つかの種類の問題が発生する。
【００２１】
第一に、入力パッド１４２が出力パッド１４３に対向する半導体チップ２１２の第４辺エッジ部に沿って一列に配置されるので、半導体チップの上・下幅ｗが長くなり、チップサイズ縮小及び製造原価側面で不利である。
【００２２】
第二に、入力パターン１２２とバイパスパターン１２５及び第２出力パターン１２４が、半導体チップ１４０の第１辺と第４辺及び第２辺に沿って曲折される構造でベースフィルム１２１上に長く形成されるので、ベースフィルム１２１の大きさが大きくなる問題が発生する。このようにベースフィルム１２１の大きさが大きくなる場合、ゲートＴＣＰ１２０の全体サイズが大きくなる結果を招き、これにより液晶表示パネルアセンブリーの小型化が難しくなる。その上、高価なフィルム使用量が多くなるので、フィルムの原価節減側面においても不利である。
【特許文献１】特開第２０００−１９９９１４号公報
【特許文献２】特開平０８−１４６４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
本発明が解決しようとする技術的課題は、ゲートＴＣＰの小型化を可能にする構造の半導体チップを提供することにある。
【００２４】
本発明が解決しようとする他の技術的課題は、ベースフィルムに通過する回路パターンを最小化してベースフィルム大きさを減らして製造費用を節減してＴＣＰの全体大きさを減らすことができるようにしたＴＣＰを提供することにある。
【００２５】
本発明が解決しようとするまた他の技術的課題は、ディスプレー素子を小型化できるようにした液晶表示装置を提供することにある。
【課題を解決するための手段】
【００２６】
前記技術的課題を達成するために、半導体チップ上面の入力パッドを２つの互いに対向する両辺例えば、第１辺及び第２辺に分けて配線連結して、バイパスパターンをチップ内側に配線パターンで構成して、入・出力パターンがチップ内側で連結されるようにした。
すなわち、前記技術的課題を達成するための本発明の第１実施形態による半導体チップは、コア回路が内蔵された本体と；前記本体の上記第１辺に配列された第１入力パッドと；前記本体の第１辺と平行な第２辺に配列された第２入力パッドと；前記本体の第１辺と垂直な第３辺に配列された出力パッドと；前記本体内に内蔵されかつ第１入力パッドを介して伝送された駆動信号の一部を前記コア回路を介さずに直接前記第２入力パッドに伝送するバイパスパターンと；を含む。
【００２７】
この時、バイパスパターンは、コア回路の第１辺と垂直な第４辺に平行な方向に並べて配列されていて、バイパスパターンに接続された第１入力パッドと第２入力パッドは、電気的に１対１に連結されている。
【００２８】
そして、本体内には第１入力パッドを介して伝送された駆動信号の一部をコア回路に入力させる第１配線パターンと、コア回路内で処理されない駆動信号を第２入力パッドを介してそのまま出力させる第２配線パターンがさらに具備されている。
【００２９】
望ましくは、第１配線パターンは、コア回路の第１辺を迂回して曲折されるように並べて配列されて、第２配線パターンは、コア回路の第１辺と平行した第２辺を迂回して曲折されるように並べて配列されている。
【００３０】
望ましくは、第１配線パターンは、コア回路の第１辺と垂直な方向に並べて配列されて、第２配線パターンは、コア回路の第１辺と平行した第２辺に垂直な方向に並べて配列されている。
【００３１】
前記他の技術的課題を達成するため、前記構造の半導体チップを適用してゲートＴＣＰを製作することによって、ベースフィルムに通過する回路パターンを最小化してベースフィルムの大きさを低減する。
すなわち、前記他の技術的課題を達成するための本発明の第１実施形態によるテープキャリアパッケージは、絶縁材質のベースフィルムと；コア回路が内蔵された本体、前記本体の第１辺に配列された第１入力パッド、前記本体の第１辺と平行な第２辺に配列された第２入力パッド、前記本体の第１辺と垂直な第３辺に配列された出力パッド、前記本体内に内蔵されかつ第１入力パッドを介して伝送された駆動信号の一部をコア回路を介さずに直接前記第２入力パッドに伝送するバイパスパターンを含む、前記ベースフィルム上に実装された半導体チップと；半導体チップの第１入力パッドに連結されるようにベースフィルム上に形成された入力パターンと；半導体チップの出力パッドに連結されるようにベースフィルム上に形成された第１出力パターンと；半導体チップの第２入力パッドに連結されるようにベースフィルム上に形成された第２出力パターンと；を含む。
【００３２】
この時、バイパスパターンは、コア回路の第１辺と垂直な第４辺に平行な方向に並べて配列される構造で形成されて、バイパスパターンに接続された第１入力パッドと第２入力パッドは、電気的に１対１に連結されている。
【００３３】
そして、半導体チップの本体内には、第１入力パッドを介して伝送された駆動信号の一部をコア回路に入力させる第１配線パターンと、コア回路内で処理されない駆動信号をそのまま第２入力パッドを介して出力させる第２配線パターンがさらに具備されている。
【００３４】
望ましくは、第１配線パターンは、コア回路の第１辺を迂回して曲折されるように並べて配列されて、第２配線パターンは、コア回路の第１辺と平行な第２辺を迂回して曲折されるように並べて配列されている。
【００３５】
望ましくは、第１配線パターンは、コア回路の第１辺と垂直な方向に並べて配列され、第２配線パターンはコア回路の第１辺と平行した第２辺に垂直な方向に並べて配列されている。
【００３６】
前記また他の技術的課題を達成するため、前記構造のＴＣＰを含めて液晶表示パネルアセンブリーを製作する。
すなわち、前記のさらに他の技術的課題を達成するための本発明の第１実施形態による液晶表示装置は、カラーフィルター基板と；ゲートライン及びデータライン及びゲート駆動信号を伝送する信号伝送ラインが具備された薄膜トランジスタ基板を含む液晶表示パネルと；液晶表示パネルの一側面に配置されており、ゲート駆動信号及びデータ駆動信号が生成される統合印刷回路基板と；一端が薄膜トランジスタ基板のデータラインに接続されて、他端が統合印刷回路基板に接続された少なくとも１個以上のゲートＴＣＰと；液晶表示パネルの前記一側面と垂直な他側面に付着されており、一端が薄膜トランジスタ基板のゲートラインに接続された少なくとも１個以上のソースＴＣＰと；の組み合せで構成されている。この時、ゲートＴＣＰ及びこれに実装される半導体チップは第１実施形態の構造がそのまま適用されている。
【００３７】
第１実施形態のように半導体チップとゲートＴＣＰ及び液晶表示装置を設計すると、バイパスパターンが半導体チップ内部に配線パターン形態で内蔵されて、入力パターンと第２出力パターンが第１及び第２配線パターンを介してチップ内側で連結されるので、ベースフィルムを通過する回路パターンを最小化できるようになる。その結果、ベースフィルム大きさを従来に比べて低減できるようになる。また、入力パッドが半導体チップの第１辺及び第２辺にそれぞれ分けて配置されるので、チップの上・下幅を減らすことができてチップサイズ縮小が可能になる。
【００３８】
一方、前記技術的課題を達成するための本発明の第２実施形態による半導体チップは、コア回路が内蔵された本体と；前記本体の第１辺に配列された第１入力パッドと；前記本体の第１辺と平行な第２辺に配列された第２入力パッドと；及び前記本体の第１辺と垂直な第３辺に配列された出力パッド；を含む。
【００３９】
この時、第１入力パッドと第２入力パッドは電気的に１対１に対応するように形成されている。
【００４０】
そして、半導体チップの本体内には第１入力パッドを介して伝送された駆動信号の一部をコア回路に入力させる第１配線パターンと、コア回路内で処理されない駆動信号を第２入力パッドを介して出力させる第２配線パターンがさらに具備されている。
【００４１】
望ましくは、第１配線パターンは、コア回路の第１辺を迂回して曲折されるように並べて配列されて、第２配線パターンは、コア回路の第１辺と平行な第２辺を迂回して曲折されるように並べて配列されている。
【００４２】
望ましくは、第１配線パターンは、コア回路の第１辺と垂直な方向に並べて配列されて、第２配線パターンは、コア回路の第１辺と平行な第２辺に垂直な方向に並べて配列されている。
【００４３】
前記他の技術的課題を達成するための本発明の第２実施形態によるテープキャリアパッケージは、絶縁材質のベースフィルムと；コア回路が内蔵された本体、前記本体の第１辺に配列された第１入力パッド、前記本体の第１辺と平行な第２辺に配列された第２入力パッド、及び前記本体の第１辺と垂直な第３辺に配列された出力パッドを含む、前記ベースフィルム上に実装された半導体チップと；半導体チップの第１辺と垂直な第４辺に平行な方向にベースフィルム上に並べて配列されたバイパスパターンと；半導体チップの第１入力パッド及びバイパスパターンの一側端部と連結されるようにベースフィルム上に形成された入力パターンと；半導体チップの出力パッドに連結されるようにベースフィルム上に形成された第１出力パターンと；半導体チップの第２入力パッド及びバイパスパターンの他側端部と連結されるようにベースフィルム上に形成された第２出力パターンと；を含む。
【００４４】
この時、第１入力パッドと第２入力パッドは電気的に１対１に対応するように形成されている。
【００４５】
そして、半導体チップの本体内には、第１入力パッドを介して伝送された駆動信号の一部をコア回路に入力させる第１配線パターンと、コア回路内で処理されない駆動信号を第２入力パッドを介して出力させる第２配線パターンがさらに具備されている。
【００４６】
望ましくは、第１配線パターンは、コア回路の第１辺を迂回して曲折されるように並べて配列され、第２配線パターンは、コア回路の第１辺と平行した第２辺を迂回して曲折されるように並べて配列されている。
【００４７】
望ましくは、第１配線パターンは、コア回路の第１辺と垂直な方向に並べて配列され、第２配線パターンは、コア回路の第１辺と平行した第２辺に垂直な方向に並べて配列されている。
【００４８】
前記のさらに他の技術的課題を達成するための本発明の第２実施形態による液晶表示装置は、基本構造は第１実施形態と同一であって、ゲートＴＣＰと前記ＴＣＰに実装される半導体チップが第２実施形態で提案された構造が適用されるという点だけで差がある。
【００４９】
第２実施形態のように半導体チップとゲートＴＣＰ及び液晶表示装置を設計すると、バイパスパターンがベースフィルム上に形成されるが、入力パターンと第２出力パターンが第１及び第２配線パターンを介してチップ内側で連結されるので、従来に比べてベースフィルムの大きさを低減できるようになる。また、入力パッドがチップの第１辺及び第２辺にそれぞれ分けて配置されるので、前記チップの上・下幅を減らすことができてチップサイズ縮小が可能になる。
【００５０】
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
【発明の効果】
【００５１】
以上述べてきたように、本発明によれば、次の四つの効果を得ることができる。第一に、半導体チップの入力パッドが２つの互いに対向する両辺に分けられて配置されるので、従来に比べてチップサイズを低減でき、第二に、バイパスパターンが半導体チップ内部に形成されるだけでなく入・出力パターンが前記チップ内部に別途具備された配線パターンを介してチップ内側で連結されるので、ベースフィルムに通過する回路パターンを最小化できてベースフィルムサイズを減らすことができ、第三に、これらの構成を採用する場合、ゲートＴＣＰと液晶表示装置の小型化を具現することができ、第四に、チップサイズの縮小ならびに高価なフィルム使用量の低減によって製造費用を減少させることができるようになる。
【発明を実施するための最良の形態】
【００５２】
本発明の利点及び特徴、そしてそれらを達成する方法は、添付の図面と共に詳細に後述される実施形態を参照すれば明確になる。しかし本発明は、以下で開示する実施形態に限られることなく、相異なる多様な形態で具現され得る。本実施形態は、単に本発明の開示が完全であるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に示すために提供するためだけのものであり、本発明は特許請求の範囲により定義されるべきものである。明細書全体にわたり同一の参照符号は同一の構成要素を指す。
【００５３】
図４は、本発明の第１実施形態によるゲート印刷回路基板がソース印刷回路基板に統合された液晶表示装置を示した斜視図である。
【００５４】
図４を参照すると、本発明で提案された液晶表装置１００は、液晶表示パネル１１０、ゲートＴＣＰ１２０、ソースＴＣＰ１３２、１３３及び統合印刷回路基板１３０で構成されていることが分かる。
【００５５】
液晶表示パネル１１０は、またゲートライン、データライン、薄膜トランジスタ、画素電極などを具備する下部基板１１１と、この下部基板１１１よりも小さい大きさで下部基板１１１に対向するように積層されてブラックマトリックス、カラー画素、共通電極などを具備する上部基板１１２とから構成されている。そして、上部基板１１２と下部基板１１１との間には液晶（図示せず）が介在している。
【００５６】
この時、ゲートＴＣＰ１２０は、下部基板１１１に形成されたゲートライン１２６に接続され、ソースＴＣＰ１３０は、下部基板１１１に形成されたデータライン１３４に接続されている。
【００５７】
統合印刷回路基板１３０は、複数個の駆動部品１３１を実装しており、これら駆動部品１３１は、ゲートＴＣＰ１２０及びソースＴＣＰ１３２、１３３のそれぞれにゲート駆動信号及びデータ駆動信号を一括して入力する役割をする。
【００５８】
この時、ゲートライン１２６は、実質的な画像が表示される有効ディスプレー領域では等間隔を形成しているが、下部基板１１１の縁に該当する非有効ディスプレー領域ではゲートＴＣＰ１２０との接続を容易にするために、狭い間隔で集まった一連のグループを形成している。図面には一例で、３個のゲートライングループ１２６が図示されている。
【００５９】
同じく、データライン１３４は、実質的な画像がディスプレーされる有効ディスプレー領域では等間隔を形成しているが、下部基板１１１の縁に該当する非有効ディスプレー領域ではソースＴＣＰ１３２、１３３との接続を容易にするために狭い間隔で集まるようになる。図面には一例として５個のデータライングループが図示されている。
【００６０】
また、互いに最も短い距離で隣接しているゲートＴＣＰ１２０とソースＴＣＰ１３２と間にある下部基板１１１の隅の部分には、第１ゲート駆動信号伝送線１０１ａが配置されている。このゲート駆動信号伝送線１０１ａは、一側端部はデータライン１３４側に延びて、他側端部はゲートライン１２６側に延びている。
【００６１】
ゲートライン１２６の各グループ同志の間には、上述したゲート駆動信号伝送線１０１ａと分離されたさらに別のゲート駆動信号伝送線例えば、第２ないし第４ゲート駆動信号伝送線１０１ｂ、１０１ｃ、１０１ｄがさらに配置されている。これら第２ないし第４ゲート駆動信号伝送線１０１ｂ、１０１ｃ、１０１ｄは、すべて下部基板１１１の側面から延びており、一連のグループを形成するゲートライン１２６と平行になっている部分の途中で９０゜折り曲げられた後、隣接した他のゲートライン１２６と再び平行になるように９０°で折り曲げられて下部基板１１１の側面の他の位置に延びる構造を形成している。
【００６２】
そして、ソースＴＣＰ１３２、１３３は、ゲート・データ駆動信号兼用ＴＣＰ１３２とデータ駆動信号専用ＴＣＰ１３３に分けられて配置されている。
【００６３】
ゲート・データ駆動信号兼用ＴＣＰ１３２は、複数個の駆動信号伝送パターン１３５及びこの駆動信号伝送パターン１３５と電気的に接続されたデータ駆動用半導体チップ１３６で構成されており、前記チップ１３６は、ベースフィルム１３９にフリップチップ方式で実装されている。この時、駆動信号伝送パターン１３５の一部は、半導体チップ１３６に接続されないで下部基板１１１の第１ゲート駆動信号伝送線１０１ａに接続される構造を形成し、統合印刷回路基板１３０から出力されるゲート駆動信号をゲートＴＣＰ１２０に伝送する役割をしており、残りの一部は半導体チップ１３６に接続された状態で下部基板１１１のデータライン１３４に接続される構造を形成して、統合印刷回路基板１３０から出力されるデータ駆動信号を薄膜トランジスタに伝達する役割を遂行する。
【００６４】
データ駆動信号専用ＴＣＰ１３３は、ゲート・データ駆動信号兼用ＴＣＰ１３２と同じく、複数個の駆動信号伝送パターン１３７、及びこの駆動信号伝送パターン１３７に電気的に接続されたデータ駆動用半導体チップ１３６から構成されており、前記チップ１３６は、ベースフィルム１３９にフリップチップ方式で実装されている。
【００６５】
一方、ゲートＴＣＰ１２０は、絶縁材質のベースフィルム１２１と、このベースフィルム１２１の一面に形成された入力パターン１２２と、第１出力パターン１２３及び第２出力パターン１２４と、上述した各パターン（例えば、入力パターン、第１・第２出力パターン）と電気的に接続されたゲート駆動用半導体チップ１４０とから構成されている。この時、前記チップ１４０は、ベースフィルム１２１にフリップチップ方式で実装されている。
【００６６】
図５は、図４のＩの部分を拡大図示した分解斜視図であって、液晶表示パネルの下部基板１１１にゲートＴＣＰ１２０がどのように装着され、またゲートＴＣＰ１２０のベースフィルム１２１に形成された信号伝送パターンが液晶表示パネル１１０の下部基板１１１に形成された信号伝送パターンにどのように接続されているかが具体的によく示されている。
【００６７】
図５に示したように、入力パターン１２２は、半導体チップ１４０の第１辺の側で曲折されるようにベースフィルム１２１上に並べて配列されている。この時、入力パターン１２２の入力段は、信号伝送ライン、すなわち、下部基板１１１の第１ゲート駆動信号伝送線１０１ａに電気的に接続されて、入力パターン１２２の出力段は、半導体チップ１４０の第１入力パッド１４２ａに電気的に接続されている。
【００６８】
第１出力パターン１２３は、半導体チップ１４０の第１辺と垂直な第３辺のベースフィルム１２１上に一列に並べて配列されている。この時、第１出力パターン１２３の入力段は、半導体チップ１４０の出力パッド１４３と電気的に接続されて、第１出力パターン１２３の出力段は、信号伝送ラインすなわち、下部基板１１１のゲートライン１２６と電気的に接続される。
【００６９】
第２出力パターン１２４は、半導体チップ１４０の第１辺と平行な第２辺の側で曲折されるようにベースフィルム１２１上に並べて配列されている。この時、第２出力パターン１２４の入力段は、半導体チップ１４０の第２入力パッド１４２ｂと電気的に接続されて、第２出力パターン１２４の出力段は、信号伝送ラインすなわち、下部基板１１１の第２ゲート駆動信号伝送線１０１ｂと電気的に接続される。
【００７０】
そして、本発明の重要部である半導体チップ１４０、入力パターン１２２、第１出力パターン１２３、第２出力パターン１２４は、すべてベースフィルム１２１のいずれか片面例えば、裏面に一度に形成される。
【００７１】
図６Ａ及び図６Ｂは、図４のゲートＴＣＰ１２０を拡大図示した斜視図である。
【００７２】
図６Ａ及び図６Ｂを参照すると、前記実施形態で提案されたゲート駆動用半導体チップ１４０は、コア回路１４４が内蔵された本体１４１と、前記本体１４１の第１辺に形成された第１入力パッド１４２ａと、前記本体１４１の第１辺と平行な第２辺に一列に配列された第２入力パッド１４２ｂと、前記本体１４１の第１辺と垂直な第３辺に一列に配列された出力パッド１４３と、前記本体１４１内に内蔵されていて第１入力パッド１４２ａを介して伝送された駆動信号の一部をコア回路１４４を介さずに直接第２入力パッド１４２ｂに伝送するバイパスパターン１２５とで概ね構成されていることが分かる。
【００７３】
この時、第１辺に配列された第１入力パッド１４２ａは、入力パターン１２２に電気的に接続されている一方、他方、第２入力パッド１４２ｂは、第２出力パターン１２４に接続されている。これに対して、出力パッド１４３は、別途の分割構造なしにすべて第１出力パターン１２３に接続されている。
【００７４】
そして、第１入力パッド１４２ａと第２入力パッド１４２ｂは、１対１の電気的な接続関係を維持している。したがって、第１入力パッド１４２ａと第２入力パッド１４２ｂは、いわゆるミラー構造（ｍｉｒｒｏｒｓｔｒｕｃｔｕｒｅ）を形成するようになり、半導体チップ１４０内に実装されたコア回路１４４を介して１対１に連結した第１、第２入力パッド１４２ａ、１４２ｂは相互に同一な種類の信号を出力するようになる。
【００７５】
また、前記本体１４１内には、第１入力パッド１４２ａを介して伝送されたゲート駆動信号の一部をコア回路１４４に入力させる第１配線パターン１５０と、コア回路１４４内で処理されないゲート駆動信号を再び第２入力パッド１４２ｂを通じて出力させる第２配線パターン１５２とがさらに具備されている。
【００７６】
この時、第１及び第２配線パターン１５０、１５２は、次の２種類の構造がすべて適用可能である。
【００７７】
すなわち、図６Ａのように第１配線パターン１５０は、コア回路１４４の第１辺を迂回して曲折されるように並べて配列されて、第２配線パターン１５２は、コア回路１４４の第１辺と平行な第２辺を迂回して曲折されるように並べて配列される構造で形成することもでき、他方、図６Ｂのように第１配線パターン１５０は、コア回路１４４の第１辺と垂直な方向に並べて配列されて、第２配線パターン１５２は、コア回路１４４の第１辺と平行な第２辺に垂直な方向に並べて配列される構造で形成することもできる。
【００７８】
したがって、前記構造の液晶表示装置では、図４の斜視図から分かるように統合印刷回路基板１３０からゲートＴＣＰ１２０への信号供給が次のような方式となるように構成される。
【００７９】
外部情報処理装置、例えば、コンピュータ本体で出力される画像信号が統合印刷回路基板１３０に入力されると、統合印刷回路基板１３０は、この入力された画像信号に対応してゲート駆動信号及びデータ駆動信号を発生させる。
【００８０】
この時、統合印刷回路基板１３０から発生したデータ駆動信号は、ゲート・データ駆動信号兼用ＴＣＰ１３２及びデータ駆動信号専用ＴＣＰ１３３の駆動信号伝送パターン１３５、１３７を経由してデータ駆動用半導体チップ１３６、１３８に入力されて処理される。その後、処理完了したデータ駆動信号は、駆動信号伝送パターン１３５、１３７を再度経由して下部基板１１１のデータライン１３４に入力される。
【００８１】
これと同時に、統合印刷回路基板１３０から発生したゲート駆動信号は、ゲート・データ駆動信号兼用ＴＣＰ１３２に形成された駆動信号伝送パターン１３５を経由して下部基板１１１の第１ゲート駆動信号伝送線１０１ａに入力される。
【００８２】
第１ゲート駆動信号伝送線１０１ａに入力されたゲート駆動信号は、入力パターン１２２を経由して図６Ａ及び図６Ｂの第１入力パッド１４２ａに入力される。
【００８３】
第１入力パッド１４２ａに入力されたゲート駆動信号のうち、一部はコア回路１４４を介さずに、“バイパスパターン１２５、第２入力パッド１４２ｂ及び第２出力パターン１２４”の信号ラインに沿って隣接したゲートＴＣＰに伝えられて、他の一部は第１配線パターン１５０に沿ってチップ１４０内のコア回路１４４に伝えられる。
【００８４】
半導体チップ１４０内のコア回路１４４に伝えられたゲート駆動信号は、コア回路により信号処理されて出力信号に変換されて、この出力信号に変換された信号は“出力パッド１４３、第１出力パターン１２３”の信号ラインに沿って下部基板１１１のゲートライン１２６に伝送される。そして、信号処理されない駆動信号は、第２配線パターン１５２を経由して第２入力パッド１４２ｂに伝えられる。
【００８５】
第２入力パッド１４２ｂに伝えられたゲート駆動信号は、隣接したゲートＴＣＰを駆動するために第２ゲート駆動信号伝送線１０１ｂに出力されて、このゲート駆動信号伝送線１０１ｂに出力された信号は、下部基板１１１のエッジに沿って並べて形成された各ゲートＴＣＰ１２０の“入力パターン、第１入力パッド、第２入力パッド及び第２出力パターン”の信号ラインに沿って反復的に流れるようになる。
【００８６】
前記原理により、統合印刷回路基板１３０から伝送されたゲート駆動信号をゲートＴＣＰ１２０内の半導体チップ１４０に次々に供給できるようになる。
【００８７】
上述した過程を介して、下部基板１１１のゲートライン１２６にゲート出力信号が印加されると、このゲート出力信号によって一列のすべての薄膜トランジスタはターンオンされて、このような薄膜トランジスタのターンオンによりデータ駆動用半導体チップ１３６、１３８に印加されていた電圧は速かに画素電極に出力される。その結果、画素電極と共通電極間には電界が形成される。このような電界の形成により上部基板１１２と下部基板１１１間に介在していた液晶はその配列が変化して、最終的に一定の画像情報を外部に表示するようになる。
【００８８】
このように、ゲート駆動用半導体チップ１４０とゲートＴＣＰ１２０の設計を変更すれば前記チップ１４０の入力パッド１４２ａ、１４２ｂが２つの互いに対向する両辺例えば、第１辺及び第２辺に分けられて配置されるので、出力パッド１４３が形成された第３辺と対向する第４辺の側には入力パッドが配置されないようになる。その結果、半導体チップ１４０の上・下幅が図３のＷから図６Ａ及び図６ＢのＷ′の大きさに低減されるようになるので、製造原価が節減される効果を得ることができる。
【００８９】
また、チップ１４０内部にバイパスパターン１２５が設けられて、ベースフィルム１２１上の入力パターン１２２と第２出力パターン１２４が第１及び第２配線パターン１５０、１５２を介してチップ１４０の内側で連結されるので、ベースフィルム１２１に通過する回路パターンを最小化できて、ゲートＴＣＰ１２０を設計する際にベースフィルム１２１の上・下幅が図３のｌから図６Ａ及び図６Ｂのｌ−αサイズに低減されるようになる。したがって、前記ゲートＴＣＰ１２０を採用して液晶表示装置を設計すると、従来対比ディスプレー素子の小型化を実現できるようになる。その上、高価なフィルムの使用量を減らすことができて、フィルムの原価節減側面でも有利である。
【００９０】
図７は、本発明の第２実施形態で提案された、ゲート印刷回路基板がソース印刷回路基板に統合された液晶表示装置を示した斜視図であって、図８は図７のＩの部分を拡大図示した分解斜視図であり、図９Ａ及び図９Ｂは図７の液晶表示装置に適用可能なゲートＴＣＰ構造を拡大図示した斜視図である。
【００９１】
図７に示した液晶表示装置の基本構造は、第１実施形態で提案された図４の構造と同一であるので前記実施形態ではこれに関連した言及を避けて、図８と図９Ａ及び図９Ｂを参照して第１実施形態に対応するゲートＴＣＰを中心に説明する。
【００９２】
図７及び図８を参照すると、前記実施形態で提案されたゲートＴＣＰ１２０は、絶縁材質のベースフィルム１２１と、このベースフィルム１２１の一面に形成された入力パターン１２２、第１出力パターン１２３、第２出力パターン１２４、及びバイパスパターン１２５と、上述した各パターン（例えば、入力パターン、第１・第２出力パターン）に電気的に接続されたゲート駆動用半導体チップ１４０とから構成されていることが分かる。この時、前記チップ１４０は、ベースフィルム１２１にフリップチップ方式で実装されている。
【００９３】
入力パターン１２２は、出力段が２個のグループ１２２ａ、１２２ｂに分離された状態で半導体チップ１４０の第１辺側のベースフィルム１２１上に並べて配列されている。この時、符号１２２ａに属するグループは、半導体チップ１４０の第１辺で曲折されて、符号１２２ｂに属するグループは、半導体チップ１４０の第１辺を迂回して曲折されるように設計される。したがって、入力パターン１２２の入力段は、信号伝送ラインすなわち、下部基板１１１の第１ゲート駆動信号伝送線１０１ａと電気的に接続されており、入力パターン１２２の出力段のうち、符号１２２ａに属するグループは、半導体チップ１４０の第１入力パッド１４２ａと電気的に接続されて、符号１２２ｂに属するグループは後述するバイパスパターン１２５の入力段と接続されている。
【００９４】
第１出力パターン１２３は、半導体チップ１４０の第１辺と垂直な第３辺のベースフィルム１２１上に一列に並べて配列されている。この時、第１出力パターン１２３の入力段は、半導体チップ１４０の出力パッド１４３と電気的に接続されて、第１出力パターン１２３の出力段は、信号伝送ラインすなわち、下部基板１１１のゲートライン１２６と電気的に接続されている。
【００９５】
第２出力パターン１２４は、入力段が２個のグループ１２４ａ、１２４ｂに分離された状態で半導体チップ１４０の第２辺側ベースフィルム１２１上に並べて配列されている。この時、符号１２４ａに属するグループは半導体チップ１４０の第２辺で曲折されて、符号１２４ｂに属するグループは半導体チップ１４０の第２辺を迂回して曲折されるように設計される。したがって、第２出力パターン１２４の入力段のうち、符号１２４ａに属するグループは、半導体チップ１４０の第２入力パッド１４２ｂと電気的に接続されて、符号１２４ｂに属するグループは、後述するバイパスパターン１２５の出力段に接続されている。また、第２出力パターン１２４の出力段は、信号伝送ラインすなわち、下部基板１１１の第２ゲート駆動信号伝送線１０１ｂに電気的に接続されている。
【００９６】
バイパスパターン１２５は、半導体チップ１４０の第１辺と垂直な第４辺に平行した方向にベースフィルム１２１上に並べて配列されている。この時、バイパスパターン１２５の入力段は、既に言及したように入力パターン１２２の出力段のうち、符号１２２ｂで表記された出力段に接続されて、バイパスパターン１２５の出力段は、入力パターン１２２の入力段のうち、符号１２４ｂで表記された入力段に接続される。
【００９７】
そして、本発明の重要部である半導体チップ１４０、入力パターン１２２、第１出力パターン１２３、第２出力パターン１２４、バイパスパターン１２５は、すべてベースフィルム１２１のいずれか片面例えば、裏面に一度に形成される。
【００９８】
一方、これら信号伝送パターンと連結可能な半導体チップ１４０構造は、大別して二つに区分されるがその一つは図９Ａに示した構造であって、他の一つは図９Ｂに示した構造である。
【００９９】
図９Ａ及び図９Ｂを参照すると、前記実施形態で提案されたゲート駆動用半導体チップ１４０は、コア回路１４４が内蔵された本体１４１と、前記本体１４１の第１辺に形成された第１入力パッド１４２ａと、前記本体１４１の第１辺と平行な第２辺に一列に配列された第２入力パッド１４２ｂと、前記本体１４１の第１辺と垂直な第３辺に一列に配列された出力パッド１４３とで概ね構成されていることが分かる。
【０１００】
この時、半導体チップ１４０の第１辺に配列された入力パッド１４２ａは入力パターン１２２の分離された出力段のうち、符号１２２ａで表示されたグループと連結されて、第２辺に配列された第２入力パッド１４２ｂは、第２出力パターン１２４の分離された入力段のうち、符号１２４ａで表示されたグループと連結されており、出力パッド１４３は別途の分割構造なしにすべて第１出力パターン１２３に接続されている。
【０１０１】
そして、第１入力パッド１４２ａと第２入力パッド１４２ｂは、１対１の電気的な接続関係を維持する。したがって、第１入力パッド１４２ａと第２入力パッド１４２ｂは、いわゆる、ミラー構造を形成するようになり、半導体チップ１４０内に実装されたコア回路１４４を介して１対１に連結された各入力パッド１４２ａ、１４２ｂは、相互に同一な種類の信号を出力するようになる。
【０１０２】
また、前記本体１４１内には、第１入力パッド１４２ａを介して伝送されたゲート駆動信号の一部をコア回路１４４に入力させる第１配線パターン１５０と、コア回路１４４を介して処理されないゲート駆動信号を再び第２入力パッド１４２ｂを通じて出力させる第２配線パターン１５２がさらに具備される。
【０１０３】
この時、第１及び第２配線パターン１５０、１５２は、次の２種類の構造がすべて適用可能である。
【０１０４】
すなわち、図９Ａのように第１配線パターン１５０は、コア回路１４４の第１辺を迂回して曲折されるように並べて配列されて、第２配線パターン１５２は、コア回路１４４の第１辺と平行な第２辺を迂回して曲折されるように並べて配列することもでき、反面、図９Ｂのように第１配線パターン１５０は、コア回路１４４の第１辺と垂直な方向に並べて配列されて、第２配線パターン１５２は、コア回路１４４の第１辺と平行な第２辺に垂直な方向に並べて配列することができる。
【０１０５】
この場合も、統合印刷回路基板１３０からゲートＴＣＰ１２０への信号供給は、第１実施形態と同一なルートを経て行なわれるので、ここで再び言及することは避ける。
【０１０６】
このように、ゲート駆動用半導体チップ１４０とゲートＴＣＰ１２０の設計を変更すれば、第１実施形態とは違ってバイパスパターン１２５がベースフィルム１２１上に形成されているものの、この場合もベースフィルム１２１上の入力パターン１２２と第２出力パターン１２４とが半導体チップ１４０内に具備された第１及び第２配線パターン１５０、１５２を介してチップ１４０内側で連結されるので、従来に比べてベースフィルム１２１を通過する回路パターンが最小化される効果を得ることができる。これにより、ベースフィルム１２１の上・下幅を図３のｌから図９Ａ及び図９Ｂのｌ−βサイズに減少させることができるようになるので、高価なフィルムの使用量を低減できて原価を節減させる効果を得ることができ、ゲートＴＣＰ１２０と液晶表示装置の小型化を果たすことができるようになる。
【０１０７】
また、半導体チップ１４０の入力パッド１４２ａ、１４２ｂが第１実施形態のように２つの互いに対向する両辺、例えば、第１辺及び第２辺に分けられて配置されるので、半導体チップ１４０の上・下幅が図３のＷの大きさから図９Ａ及び図９ＢのＷ′の大きさに低減されるようになる。その結果、半導体チップの全体サイズが減少されるので、製造原価を節減させることができるようになる。
【０１０８】
以上添付した図面を参照して本発明の実施形態を説明したが、本発明は前記実施形態に限られないで本発明の技術的要旨を外れない範囲内で当業者により多様に変形実施できることはもちろんである。
【産業上の利用可能性】
【０１０９】
ゲートＴＣＰのサイズを最小化して液晶表示装置の小型化を具現することができる。
【図面の簡単な説明】
【０１１０】
【図１】従来の液晶表示装置を示した斜視図である。
【図２】図１のＩ部分を拡大図示した分解斜視図である。
【図３】図１のゲートＴＣＰを拡大図示した斜視図である。
【図４】本発明の第１実施形態による液晶表示装置を示した斜視図である。
【図５】図４のＩ部分を拡大図示した分解斜視図である。
【図６Ａ】図４のゲートＴＣＰを拡大図示した斜視図である。
【図６Ｂ】図４のゲートＴＣＰを拡大図示した斜視図である。
【図７】本発明の第２実施形態による液晶表示装置を示した斜視図である。
【図８】図７のＩ部分を拡大図示した分解斜視図である。
【図９Ａ】図７のゲートＴＣＰを拡大図示した斜視図である。
【図９Ｂ】図７のゲートＴＣＰを拡大図示した斜視図である。
【符号の説明】
【０１１１】
１００    液晶表装置
１１０    液晶表示パネル
１１１    下部基板
１１２    上部基板
１２０    ゲートＴＣＰ
１２１    ベースフィルム
１２２    入力パターン
１２３    第１出力パターン
１２４    第２出力パターン
１２５    バイパスパターン
１２６    ゲートライン
１３０    統合印刷回路基板
１３２，１３３    ソースＴＣＰ
１３４    データライン
１３５    駆動信号伝送パターン
１３７    駆動信号伝送パターン
１３９    ベースフィルム
１４０    ゲート駆動用半導体チップ
１４１    本体
１４２ａ    第１入力パッド
１４２ｂ    第２入力パッド
１４３    出力パッド
１４４    コア回路
【図１】
2005159365.tif 000003
【図２】
2005159365.tif 000004
【図３】
2005159365.tif 000005
【図４】
2005159365.tif 000006
【図５】
2005159365.tif 000007
【図６Ａ】
2005159365.tif 000008
【図６Ｂ】
2005159365.tif 000009
【図７】
2005159365.tif 000010
【図８】
2005159365.tif 000011
【図９Ａ】
2005159365.tif 000012
【図９Ｂ】
2005159365.tif 000013