(57)【要約】【課題】  処理の遅延を防止し、回路を簡略化することができるチャネルクリアアクセス信号生成回路を得る。【解決回路】  受信信号のレベルが第１の閾値以上の場合、所定時間だけ第１のキャリアセンス信号を出力する第１のキャリアセンス信号生成回路と、受信信号のレベルが第１の閾値よりも高い第２の閾値以上の場合、第２のキャリアセンス信号を出力し、受信信号のレベルが第２の閾値未満になると、第２のキャリアセンス信号の出力を止める第２のキャリアセンス信号生成回路と、受信信号から同期タイミングを検出すると、同期タイミング信号を出力する同期タイミング信号生成回路と、第１のキャリアセンス信号、第２のキャリアセンス信号及び同期タイミング信号の論理和をチャネルクリアアクセス信号として出力するチャネルクリアアクセス信号判定回路とを有する。【選択図】      図１
2005159760.tif 000002
【特許請求の範囲】
【請求項１】
受信信号のレベルが第１の閾値以上の場合、所定時間だけ第１のキャリアセンス信号を出力する第１のキャリアセンス信号生成回路と、
前記受信信号のレベルが前記第１の閾値よりも高い第２の閾値以上の場合、第２のキャリアセンス信号を出力し、前記受信信号のレベルが前記第２の閾値未満になると、前記第２のキャリアセンス信号の出力を止める第２のキャリアセンス信号生成回路と、
前記受信信号から同期タイミングを検出すると、同期タイミング信号を出力する同期タイミング信号生成回路と、
前記第１のキャリアセンス信号、前記第２のキャリアセンス信号及び前記同期タイミング信号の論理和をチャネルクリアアクセス信号として出力するチャネルクリアアクセス信号判定回路とを有することを特徴とするチャネルクリアアクセス信号生成回路。
【請求項２】
請求項１記載のチャネルクリアアクセス信号生成回路を含む電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線機の送信制御用信号に関し、特に無線ＬＡＮシステムにおいて送信の可能性を判定するためのチャネルクリアアクセス（ＣＣＡ）信号を生成するチャネルクリアアクセス信号生成回路及び電子装置に関する。
【背景技術】
【０００２】
無線ＬＡＮシステムでは、複数の無線機が同じ周波数の電波上に無線パケット信号を送信して交互通信を行なう。そして、無線パケットを送信するとき、他の無線機により同じ周波数の電波が使用されていると干渉を起し、相手の通信を妨害し、かつ自分の通信も行なうことができない。従って、送信前に同じ周波数の電波が他の無線機によって使用されているか否かを確認する必要がある。
【０００３】
この確認作業は、使用する周波数帯にある信号を受信し、その受信信号のレベルと予め設定してある閾値とを比較することにより行われ、その確認結果は、チャネルクリアアクセス（ＣＣＡ）信号として出力される。そして、受信信号のレベルが閾値より高いと、ＣＣＡ信号は“Ｈ”となり、無線機はその周波数帯域の信号を送信できないチャネルビジー状態となる。一方、受信信号のレベルが閾値より低いと、ＣＣＡ信号は“Ｌ”となり、無線機はその周波数帯域の信号を送信できるチャネルクリア状態となる。
【０００４】
また、このＣＣＡ信号の感度について、米国工業会規格ＩＥＥＥ８０２．１１ａ、及び、日本の電波産業会規格ＡＲＩＢ  ＳＴＤ−Ｔ７１の「小電力データ通信システム／広帯域移動アクセスシステム（ＣＳＭＡ）」規格において、次のような規定がある（例えば、非特許文献１参照）。「受信側で規格に準拠したＯＦＤＭ信号を６Ｍｂｉｔ／ｓ時の受信感度（−８２ｄＢｍ）以上のレベルで受信した時、９０％以上の確率で４μｓ以内にＣＣＡにＢｕｓｙを表示させることとする。プリアンブルを受信しなかった場合、６Ｍｂｉｔ／ｓ時の受信感度を２０ｄＢｍ超えるレベル（−６２ｄＢｍ）に対してＣＣＡ信号Ｂｕｓｙを保持する。」
【０００５】
ここで、ＯＦＤＭとは直交周波数分割多重と呼ばれる変調方式の一つである。そして、６Ｍｂｉｔ／ｓは、１秒間のデータの転送量が６Ｍｂｉｔであることを表す。また、プリアンブルは、正常パケットの先頭に本来転送されるデータとは別に付加されたある長さを持つ信号である。そして、受信側の無線機は、このプリアンブル信号を検出することで、受信信号が正常パケットであると判断し、有効データの送信認識、受信側の起動、内部の動作タイミングの制御といった、同期タイミングの検出を行なう。そのため、正常パケットの受信から同期タイミングの検出までは、ある程度の時間が必要である。また、プリアンブル信号を検出できない場合は、受信信号は正常パケットではないため、同期タイミングを検出することができない。
【０００６】
上記の規定を満足する従来のチャネルクリアアクセス（ＣＣＡ）信号生成回路を図３に示す。この従来のＣＣＡ信号生成回路３１は、比較回路３２、レジスタ３３、同期タイミング検出回路３４を有する。そして、比較回路３２は、アンテナ３５で受信された受信信号のレベルとレジスタ３３に予め格納された第１の閾値−８２ｄＢｍを比較し、受信信号のレベルが第１の閾値以上の場合、出力するＣＣＡ信号を４μｓｅｃ以内に“Ｈ”にする。この状態で、同期タイミング検出回路３４は、受信信号からプリアンブル信号を受信できず、同期タイミングを検出できない場合、その旨をＣＣＡ信号生成回路３１の外部に設けられたプロセッサ３６に伝達する。そして、プロセッサ３６は、レジスタ３３に格納されている閾値データを第１の閾値−８２ｄＢｍから第２の閾値−６２ｄＢｍに更新するよう制御する。次に、比較回路３２は、受信信号のレベルが第２の閾値未満の場合は、ＣＣＡ信号を “Ｈ”から“Ｌ”にし、一方、受信信号のレベルが第２の閾値以上の場合は、ＣＣＡ信号を“Ｈ”のまま保持する。
【０００７】
具体的には、受信信号の種類やレベルによってＣＣＡ信号は以下のようになる。まず、第１の状態として、−８２ｄＢｍ以上−６２ｄＢｍ未満の雑音が受信された場合、第１の閾値一８２ｄＢｍ以上であるため、ＣＣＡ信号は“Ｈ”となる。次に、雑音であるため、同期タイミングが検出できず、閾値が第２の閾値−６２ｄＢｍに変更される。そして、受信信号のレベルが第２の閾値−６２ｄＢｍ未満であるため、ＣＣＡ信号は、“Ｈ”から“Ｌ”になる。
【０００８】
次に、第２の状態として、−６２ｄＢｍ以上の雑音が受信された場合、第１の状態同様に閾値が第２の閾値−６２ｄＢｍに変更されるが、受信信号のレベルが閾値−６２ｄＢｍ以上のため、引き続きＣＣＡ信号は“Ｈ”の状態で保持される。
【０００９】
そして、第３の状態として、−８２ｄＢｍ以上の正常パケットが受信された場合、第１の閾値−８２ｄＢｍ以上であるため、ＣＣＡ信号は“Ｈ”となる。さらに、正常パケットを受信し、同期タイミングの検出ができるため、閾値の変更は行なわれず、正常パケットの受信中はＣＣＡ信号“Ｈ”に保持される。
【非特許文献１】松江、守倉監修「８０２．１１高速無線ＬＡＮ教科書」（株）ＩＤＧジャパン  ２００３年３月  ６７〜６８頁
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来のＣＣＡ信号生成回路では、同期タイミングの検出ができなかった場合、レジスタに格納された閾値を−８２ｄＢｍから−６２ｄＢｍに更新する必要がある。この閾値の更新は、ＣＣＡ信号生成回路外部のプロセッサを経由して行なうため、数１００ｎｓｅｃ〜数μｓｅｃ程度の時間を要し、その後の処理の遅延を招くという問題があった。また、プロセッサに閾値データを更新制御するための回路を設ける必要があり、回路が複雑化するという問題があった。
【００１１】
本発明は、上述のような課題を解決するためになされたもので、その目的は、処理の遅延を防止し、回路を簡略化することができるチャネルクリアアクセス信号生成回路を得るものである。
【課題を解決するための手段】
【００１２】
本発明に係るチャネルクリアアクセス信号生成回路は、受信信号のレベルが第１の閾値以上の場合、所定時間だけ第１のキャリアセンス信号を出力する第１のキャリアセンス信号生成回路と、受信信号のレベルが第１の閾値よりも高い第２の閾値以上の場合、第２のキャリアセンス信号を出力し、受信信号のレベルが第２の閾値未満になると、第２のキャリアセンス信号の出力を止める第２のキャリアセンス信号生成回路と、受信信号から同期タイミングを検出すると、同期タイミング信号を出力する同期タイミング信号生成回路と、第１のキャリアセンス信号、第２のキャリアセンス信号及び同期タイミング信号の論理和をチャネルクリアアクセス信号として出力するチャネルクリアアクセス信号判定回路とを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１３】
本発明により、処理の遅延を防止し、回路を簡略化することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態に係るチャネルクリアアクセス（ＣＣＡ）信号生成回路を図１に示す。チャネルクリアアクセス信号生成回路であるＣＣＡ信号生成回路１１は、第１のキャリアセンス信号生成回路であるＣＳ１信号生成回路１２と、第１のレジスタ１３と、第２のキャリアセンス信号生成回路であるＣＳ２信号生成回路１４と、第２のレジスタ１５と、同期タイミング信号生成回路であるＳＱ信号生成回路１６と、チャネルクリアアクセス信号判定回路であるＣＣＡ信号判定回路１７とを有する。
【００１５】
そして、ＣＳ１信号生成回路１２は、アンテナ１８で受信された受信信号のレベルが、第１のレジスタ１３に格納された第１の閾値−８２ｄＢｍ以上の場合、第１のキャリアセンス信号であるＣＳ１信号を“Ｈ”で出力し、所定時間が経過すると強制的にＣＳ１信号を“Ｌ”とする。即ち、ＣＳ１信号生成回路１２は、受信信号のレベルが第１の閾値−８２ｄＢｍ以上の場合、所定時間だけＣＳ１信号を出力する。
【００１６】
また、ＣＳ２信号生成回路１４は、受信信号のレベルが、第２のレジスタ１５に格納された第２の閾値−６２ｄＢｍ以上の場合、第２のキャリアセンス信号であるＣＳ２信号を“Ｈ”で出力し、受信信号のレベルが第２の閾値−６２ｄＢｍ未満になると、ＣＳ２信号を“Ｌ”とする。即ち、ＣＳ２信号生成回路１４は、受信信号のレベルが第２の閾値−６２ｄＢｍ以上の場合、ＣＳ２信号を出力し、受信信号のレベルが第２の閾値−６２ｄＢｍ未満になると、ＣＳ２信号の出力を止める。
【００１７】
また、ＳＱ信号生成回路１６は、受信信号からプリアンブル信号を受信し、同期タイミングを検出すると、同期タイミング信号であるＳＱ信号を“Ｈ”で出力し、受信信号のデータの受信処理を完了した時点でＳＱ信号を“Ｌ”とする。即ち、ＳＱ信号生成回路１６は、受信信号から同期タイミングを検出すると、ＳＱ信号を出力する。例えば、受信信号が、雑音や他のシステムの無線信号の場合は、同期タイミングが検出されないので、ＳＱ信号は“Ｌ”のままである。
【００１８】
そして、ＣＣＡ信号判定回路１７は、ＣＳ１信号、ＣＳ２信号及びＳＱ信号の論理和をＣＣＡ信号として出力する。
【００１９】
ここで、ＳＱ信号生成回路１６は、所定時間内にプリアンブル信号を受信した場合に同期タイミングを検出し、“Ｈ”のＳＱ信号を出力する。そのため、ＣＳ１信号が“Ｈ”から“Ｌ”に戻るタイミングを、ＳＱ信号生成回路１６がＳＱ信号を出力するタイミングより１クロック分だけ後にずらしている。これにより、ＳＱ信号が出力される前にＣＣＡ信号が“Ｌ”になってチャネルクリア状態になってしまうことはない。なお、後にずらすタイミングは１クロック分に限定されないが、同期タイミングを検出するために予め設定されている時間が固定なので、１クロック分であることが望ましい。
【００２０】
受信信号、ＣＳ１信号、ＣＳ２信号、ＳＱ信号及びＣＣＡ信号のタイミングチャートを図２に示す。図２では、受信信号の種類及びレベルの異なる第１の状態〜第４の状態が示されている。これらの４つの状態において、ＣＣＡ信号は以下のようになる。
【００２１】
まず、第１の状態は、−８２ｄＢｍ以上−６２ｄＢｍ未満の雑音を受信した状態である。受信信号のレベルが−８２ｄＢｍ以上なので、ＣＳ１信号は“Ｈ”になり、それに伴ってＣＣＡ信号も“Ｈ”になる。その後、ＣＳ１信号は所定時間が経過すると“Ｌ”となる。また、受信信号のレベルが−６２ｄＢｍに満たないため、ＣＳ２信号は“Ｌ”のままである。そして、受信信号が雑音であるため、同期タイミングが検出されず、ＳＱ信号は“Ｌ”のままである。従って、ＣＳ信号が“Ｌ”となるに伴い、ＣＣＡ信号も“Ｌ”になる。
【００２２】
次に、第２の状態は、−６２ｄＢｍ以上の雑音を受信した状態である。受信信号のレベルが−８２ｄＢｍ以上なので、ＣＳ１信号は“Ｈ”になる。その後、ＣＳ１信号は所定時間が経過すると“Ｌ”になる。また、レベルが−６２ｄＢｍ以上のため、ＣＳ２信号は受信期間中“Ｈ”になる。そして、雑音を受信しているため、同期タイミングが検出されず、ＳＱ信号は“Ｌ”のままである。従って、雑音の受信が終了し、ＣＳ２信号が“Ｌ”となるに伴い、ＣＣＡ信号も“Ｌ”になる。
【００２３】
そして、第３の状態は、−８２ｄＢｍ以上−６２ｄＢｍ未満の正常パケットを受信した状態である。受信信号のレベルが−８２ｄＢｍ以上なので、ＣＳ１信号は“Ｈ”になる。その後、ＣＳ１信号は所定時間が経過すると“Ｌ”となる。また、受信信号のレベルが−６２ｄＢｍに満たないため、ＣＳ２信号は“Ｌ”のままである。そして、受信信号が正常パケットなので、所定時間内にプリアンブル信号が受信され、同期タイミングが検出され、その時点でＳＱ信号は“Ｈ”となり、正常パケットの受信処理が完了するまで“Ｈ”を維持する。従って、ＣＣＡ信号は、ＣＳ１信号が“Ｈ”になるのに伴って“Ｈ”となり、受信処理が完了してＳＱ信号が“Ｌ”になるのに伴い“Ｌ”になる。
【００２４】
次に、第４の状態は、−６２ｄＢｍ以上の正常パケットを受信した状態である。受信信号のレベルが−８２ｄＢｍ以上なので、ＣＳ１信号は“Ｈ”になる。その後、ＣＳ１信号は所定時間が経過すると“Ｌ”になる。また、レベルが−６２ｄＢｍ以上のため、ＣＳ２信号は受信期間中“Ｈ”になる。そして、受信信号が正常パケットなので、所定時間内にプリアンブル信号が受信され、同期タイミングが検出されるため、その時点でＳＱ信号は“Ｈ”となり、正常パケットの受信処理が完了するまで“Ｈ”を維持する。従って、ＣＣＡ信号は、ＣＳ１信号の“Ｈ”及びＣＳ２信号の“Ｈ”に伴って“Ｈ”となり、受信処理が完了してＳＱ信号が“Ｌ”になるのに伴い“Ｌ”になる。
【００２５】
上記の第１〜第４の状態では、受信信号のレベルが−８２ｄＢｍ以上の場合、ＣＳ１信号が“Ｈ”となり、ＣＣＡ信号もそれに伴い“Ｈ”となる。このレベル検出時間のオーダは一般的には１μｓｅｃ以下で行なうことが十分可能である。また、上記の第１の状態では、受信信号が雑音のため、同期タイミングを検出できず、第２の状態では、その受信信号のレベルが−６２ｄＢｍ以上なので、ＣＳ２信号を“Ｈ”とし、ＣＣＡ信号をビジー状態としている。従って、本発明の実施の形態に係るチャネルクリアアクセス信号生成回路は、米国工業会規格ＩＥＥＥ８０２．１１ａ及び日本の電波産業会規格ＡＲＩＢ  ＳＴＤ−Ｔ７１のＣＣＡ信号の規定を満足させることができる。
【００２６】
以上説明したように、本発明に係るチャネルクリアアクセス信号生成回路では、同期タイミングの検出ができず、受信信号のレベルと比較する閾値を変更する必要がある場合でも、レジスタの閾値データを変更する必要はない。これにより、従来は必要であった変更時間の数１００ｎｓ〜数μｓを省略することができるため、処理の遅延を防止することができる。また、従来は必要であった閾値データを更新制御するための回路を省略できるため、回路を簡略化することができる。
【００２７】
また、無線機等の電子装置を上記のチャネルクリアアクセス信号生成回路を含むよう構成すれば、同様の効果を奏する。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態に係るチャネルクリアアクセス（ＣＣＡ）信号生成回路を示す概略図である。
【図２】受信信号、ＣＳ１信号、ＣＳ２信号、ＳＱ信号及びＣＣＡ信号のタイミングチャートである。
【図３】従来のチャネルクリアアクセス（ＣＣＡ）信号生成回路を示す概略図である。
【符号の説明】
【００２９】
１１  ＣＣＡ信号生成回路（チャネルクリアアクセス信号生成回路）
１２  ＣＳ１信号生成回路（第１のキャリアセンス信号生成回路）
１４  ＣＳ２信号生成回路（第２のキャリアセンス信号生成回路）
１６  ＳＱ信号生成回路（同期タイミング信号生成回路）
１７  ＣＣＡ信号判定回路（チャネルクリアアクセス信号判定回路）
【図１】
2005159760.tif 000003
【図２】
2005159760.tif 000004
【図３】
2005159760.tif 000005