(57)【要約】【課題】  電流利得遮断周波数及び最大発信周波数を向上させたセルフアライン構造のバイポーラトランジスタ及びその製造方法を提供する。【解決手段】  外部ベース層にフォトリソグラフィーを使用して設けた開口第１の内側に、第２導電型不純物をドープした多結晶シリコン層を張り出させて形成し、その内側にＵ字型のエピタキシャルベース層を形成して、Ｕ字型の内側にサイドウオールを形成し、前記第１の開口よりも幅の狭い開口を設けてエミッタを形成する。トランジスタ素子の大きさが極めて小さなバイポーラトランジスタとなる。【選択図】          図２
2005136338.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の単結晶半導体基板表面に設けられた第１導電型のコレクタと、該コレクタ上に設けられた第２導電型のエピタキシャルベース層と、該エピタキシャルベース層上に設けられた第１導電型エミッタとを有するバイポーラトランジスタを含む半導体装置であって、前記単結晶半導体基板表面には前記コレクタを露出する開口を有する第１の絶縁膜が形成されており、該第１の絶縁膜上には第２導電型の不純物をドープした第１の多結晶シリコンからなる外部ベース層が形成されており、該外部ベース層上には第２の絶縁膜が形成されていて、該外部ベース層および第２の絶縁膜にはこれらの２層を貫通し第１の絶縁膜の途中まで達するする第１の開口が形成されており、該第１の開口の内壁には前記外部ベース層に接する第２導電型不純物をドープした第２の多結晶シリコン層が形成されており、該第２の多結晶シリコン層の上面外周部には、前記第２の絶縁層とつながる第３の絶縁膜からなるサイドウオールが形成されており、さらに該第２の多結晶シリコン層には第２の開口が形成されており、該第２の開口の内側にはＵ字型のエピタキシャルベース層が形成されており、該エピタキシャルベース層は前記第２の開口の側壁で第２の多結晶シリコン層に接しており、かつＵ字型のエピタキシャルベース層の内側に絶縁膜を介してエミッタが形成されてなることを特徴とする半導体装置。
【請求項２】
前記第１の開口の内壁に形成された外部ベース層に接する第２導電型不純物をドープした第２の多結晶シリコン層が、該外部ベース層の下に張り出して第１の絶縁膜に食い込んでいることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記Ｕ字型のエピタキシャルベース層が、前記第２の開口を構成する第２の多結晶シリコン層の側面及び底面の２面で接合してなることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第２の開口の幅が第１の開口の幅の０．１〜０．６倍であることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記Ｕ字型のエピタキシャルベース層がノンドープもしくはボロンドープのシリコン／ボロンドープのシリコンゲルマニウム混晶／ノンドープのシリコンゲルマニウム混晶の３層構造からなることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。  
【請求項６】
単結晶半導体基板上に、第１導電型のコレクタ層と該コレクタ層を囲む素子間分離のための酸化膜を形成する工程と、前記基板全面に第１の絶縁膜、と第２導電型不純物をドープした第１の多結晶シリコン膜と、第２の絶縁膜とを順次積層する工程と、前記第２の絶縁膜と第１の多結晶シリコン膜及び第１の絶縁膜の途中の深さまで順次エッチングして第１の開口を形成する工程と、前記第１の開口を含む基板全面に第２導電型不純物をドープした第２の多結晶シリコン膜を形成した後、その上面にレジストを塗布して表面を平坦化する工程と、平坦化した前記第２の多結晶シリコン膜を前記第１の開口の第２の絶縁膜と第１の多結晶シリコン膜の境界付近までエッチバックする工程と、該エッチバックされた第２の多結晶シリコン膜を含む基板全面に第３の絶縁膜を形成する工程と、該第３の絶縁膜をエッチバックして前記第１の開口の側壁にサイドウオールを形成する工程と、該サイドウオールをマスクに使用して前記第２の多結晶シリコン膜と一部残留していた第１の絶縁膜をエッチングして、第２の開口を形成する工程と、該第２の開口内の底面と側壁に接する断面Ｕ字型のエピタキシャルベース層を形成する工程と、前記エピタキシャルベース層を含む前記基板全面に第４の絶縁膜を形成した後、該第４の絶縁膜に前記断面Ｕ字型のエピタキシャルベース層を露出させる第３の開口を形成する工程と、露出した前記断面Ｕ字型のエピタキシャルベース層の面に接し、前記第３の開口を覆うエミッタを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記第１の開口を形成する工程において、ウエットエッチングを併用して前記第１の絶縁膜を横方向にもエッチングして、第１の開口を第１の絶縁膜内に拡張して設けるとを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第２の開口を形成する工程において、ウエットエッチングを併用して前記第１の絶縁膜を横方向にもエッチングして、第２の開口を第１の絶縁膜内に拡張して設けるとを特徴とする請求項６又は請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にバイポーラトランジスタの構造とその製造方法に関するものである。
【背景技術】
【０００２】
バイポーラトランジスタは、広い周波数応答及び低雑音という有利な特性を備えたものであることは良く知られている。
バイポーラトランジスタは、ベース層が薄いほど高速性の目安である遮断周波数ｆｔが高くなることが知られている。またトランジスタの大きさが小さいほど寄生容量や抵抗が小さくなって動作が速くなる利点を有している。
バイポーラトランジスタの高周波特性を向上させるためには、ベース層の薄膜化が必要である。ベース層をイオン注入法で形成した場合、チャネリングの問題、低エネルギー化によるばらつきの問題、注入イオンによるダメージの問題などがあり、ベース層の薄膜化には限界がある。近年、従来のイオン注入法によるベース構造に代わるものとして、エピタキシャル法によるベース層を有するセルフアライメント型バイポーラトランジスタが発表されている。エピタキシャル法を用いた場合、厚さおよび不純物濃度を精度よくコントロールすることができるため極めて薄く最適な不純物濃度のベース層を形成することができるとされている。
【０００３】
従来外部ベースとベースコンタクト層を形成するには、外部ベースに開口を形成した後その開口にボロンドープの多結晶シリコンを埋め込み、ベース抵抗を低減する構造が採用されていた。この構造では開口の大きさが使用するフォトリソグラフィーの能力によって決まるため、充分小型化することができなかった。
さらにこのような構造においてトランジスタの大きさをできるだけ小さくするために、図１３に示すように、第１の絶縁膜１０２と外部ベース１０３に開口１０４を形成してその開口１０４の内壁にボロンドープの多結晶シリコンを埋め込んだの後、その多結晶シリコンにも開口を形成し、該多結晶シリコン開口の内壁に接して絶縁膜からなるサイドウオール１０５を形成して開口の幅を狭め、狭くなった開口内に真性ベース層１０６とエミッタ層１０７を形成する方法が提案されている。図１３に従来のバイポーラトランジスタの断面構造の一例を示す（例えば、特許文献１参照。）。
【特許文献１】特開平６−２１０６６号公報
【０００４】
上記のバイポーラトランジスタは以下の図１４（ａ）から図１５（ｄ）に示す工程に従って形成される。
すなわちこの方法は、先ず図１４（ａ）に示すように、半導体基板１０１上に、第１の絶縁膜１０２、ボロンドープの多結晶シリコン膜１０９及び第２の絶縁膜１０８を順次積層した後、半導体基板１０１の表面まで達する第１の開口１０４を形成し、その後、この第１の開口１０４を含む基板全面に第２のボロンドープの多結晶シリコン層１１０及び第３の絶縁膜１０５を順次積層した後、第３の絶縁膜１０５をエッチバックすることにより、上記第２のボロンドープの多結晶シリコン層１１０の側壁にのみ上記第３の絶縁膜１０５を残してサイドウォール１０５を形成する。その後、図１４（ｂ）に示すように、サイドウォール１０５の内側にレジスト膜１１２を形成して、前記第２のボロンドープの多結晶シリコン層１１０をエッチングして溝１１３を形成する。
【０００５】
次いで図１５（ｃ）に示すように、溝１１３内を絶縁膜１１４で埋めてサイドウォール１０５と第２の絶縁膜１０８及び絶縁膜１１４を一体化した後、レジスト膜１１２を除去し、第３の絶縁膜からなるサイドウォール１０５をマスクとして半導体基板１０１の表面の第２のボロンドープの多結晶シリコン層１１０を等方性エッチングにより除去することにより、半導体基板１０１の一部を露出させて第２の開口１１１を形成する。この結果、第２の開口１１１の幅は片側で第２のボロンドープの多結晶シリコン層１１０幅ｄｃだけ狭くすることができる。
その後、図１５（ｄ）に示すように、分子線エピタキシ選択成長法を用いて第２の開口１１１内に厚さの薄い真性ベース層１０６を形成した後、該真性ベース層上にエミッタ層１０７を形成する。さらに、分子線エピタキシ選択成長の温度を下げて上記エミッタ層１０７上に多結晶シリコン層１１５を形成し、１０５０℃程度の短時間アニールを施して結晶性を回復させてバイポーラトランジスタが完成する。
【０００６】
上記のような方法によれば、サイドウォールによって幅の狭くなった開口内にエピタキシ成長法を用いて真性ベース層を形成すれば、幅が狭くて厚さも薄い小型化されたトランジスタが形成できるとされている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このようなトランジスタの製法では、外部ベースとなるボロンドープの多結晶シリコン層の側壁に絶縁膜を形成するため、真性ベース層を形成するのに選択成長により多結晶シリコン層と接する部分のみに成長させて形成するプロセスに限定されるため、サイドウォール下部にキャビティーが発生したりして、プロセスが安定しないという問題点があった。
また、外部ベースと真性ベース層との接触面積は真性ベース層先端の狭い部分に限られるため、真性ベース層の電気抵抗が高く、高性能なバイポーラトランジスタを得ることが難しいという問題があった。
本発明は上記問題点を解決するためのバイポーラトランジスタ構造及びその製造方法を提供することを目的とする。
上記問題点を解決するため、リソグラフィーで形成される開口幅よりも微細化した開口を形成し、複雑なプロセスなしで非選択成長を利用してトランジスタ真性部を形成することにより、より一層高速化したバイポーラトランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００８】
すなわち、本発明の半導体装置は、第１導電型の単結晶半導体基板表面に設けられた第１導電型のコレクタと、該コレクタ上に設けられた第２導電型のエピタキシャルベース層と、該エピタキシャルベース層上に設けられた第１導電型エミッタとを有するバイポーラトランジスタを含む半導体装置であって、前記単結晶半導体基板表面には前記コレクタを露出する開口を有する第１の絶縁膜が形成されており、該第１の絶縁膜上には第２導電型の不純物をドープした第１の多結晶シリコンからなる外部ベース層が形成されており、該外部ベース層上には第２の絶縁膜が形成されていて、該外部ベース層および第２の絶縁膜にはこれらの２層を貫通し第１の絶縁膜の途中まで達するする第１の開口が形成されており、該第１の開口の内壁には前記外部ベース層に接する第２導電型不純物をドープした第２の多結晶シリコン層が形成されており、該第２の多結晶シリコン層の上面外周部には、前記第２の絶縁層とつながる第３の絶縁膜からなるサイドウオールが形成されており、さらに該第２の多結晶シリコン層には第２の開口が形成されており、該第２の開口の内側にはＵ字型のエピタキシャルベース層が形成されており、該エピタキシャルベース層は前記第２の開口の側壁で第２の多結晶シリコン層に接しており、かつＵ字型のエピタキシャルベース層の内側に絶縁膜を介してエミッタが形成されてなる半導体装置とした。
【０００９】
このように、外部ベース層にフォトリソグラフィーで形成された開口の内側に大きな接触面積を有する導電性の多結晶シリコン層を形成し、この多結晶シリコン層により幅の狭い開口を形成して、その内側に真性ベース層及びエミッタを形成することにより、トランジスタの一層の小型化が達成され、外部ベース層と真性ベース層との接触面積が大きくなるので、真性ベース層の電気抵抗も低くなり、高速で安定した性能のバイポーラトランジスタ半導体装置が得られる。
【００１０】
本発明の半導体装置では、前記第１の開口の内壁に形成された外部ベース層に接する第２導電型不純物をドープした第２の多結晶シリコン層が、該外部ベース層の下に張り出して第１の絶縁膜に食い込んでいる構造とするのが好ましい。
外部ベース層が厚くなることで外部ベース抵抗を低くするのに効果的だからである。
【００１１】
本発明の半導体装置では、前記Ｕ字型のエピタキシャルベース層が、前記第２の開口を構成する第２の多結晶シリコン層の側面及び底面の両面で接合した構造とするのが好ましい。
外部ベース層と真性ベース層との接触面積がより大きくなるので、外部ベースからの第２導電型不純物の拡散が促進されて、外部ベースと真性ベースのコンタクト抵抗を低くすることができ、より高速に作動するバイポーラトランジスタ半導体装置が得られるからである。                         
【００１２】
さらに、本発明の半導体装置では、前記第２の開口の幅が第１の開口の幅の０．１〜０．６倍である半導体装置とするのが好ましい。
トランジスタの大きさがこの程度まで小型化されれば、充分高速で作動する高性能バイポーラトランジスタ半導体装置が得られるからである。 
【００１３】
また、本発明の半導体装置では、前記Ｕ字型のエピタキシャルベース層がノンドープもしくはボロンドープのシリコン／ボロンドープのシリコンゲルマニウム混晶／ノンドープのシリコンゲルマニウム混晶の３層構造からなるベース層とするのが好ましい。
ベース層の電子移動度が向上し、半導体装置のより一層の高速化が実現できる利点がある。
【００１４】
本発明の半導体装置の製造方法は、単結晶半導体基板上に、第１導電型のコレクタ層と該コレクタ層を囲む素子間分離のための酸化膜を形成する工程と、前記基板全面に第１の絶縁膜、と第２導電型不純物をドープした第１の多結晶シリコン膜と、第２の絶縁膜とを順次積層する工程と、前記第２の絶縁膜と第１の多結晶シリコン膜及び第１の絶縁膜の途中の深さまで順次エッチングして第１の開口を形成する工程と、前記第１の開口を含む基板全面に第２導電型不純物をドープした第２の多結晶シリコン膜を形成した後、その上面にレジストを塗布して表面を平坦化する工程と、平坦化した前記第２の多結晶シリコン膜を前記第１の開口の第２の絶縁膜と第１の多結晶シリコン膜の境界付近までエッチバックする工程と、該エッチバックされた第２の多結晶シリコン膜を含む基板全面に第３の絶縁膜を形成する工程と、該第３の絶縁膜をエッチバックして前記第１の開口の側壁にサイドウオールを形成する工程と、該サイドウオールをマスクに使用して前記第２の多結晶シリコン膜と一部残留していた第１の絶縁膜をエッチングして、第２の開口を形成する工程と、該第２の開口内の底面と側壁に接する断面Ｕ字型のエピタキシャルベース層を形成する工程と、前記エピタキシャルベース層を含む前記基板全面に第４の絶縁膜を形成した後、該第４の絶縁膜に前記断面Ｕ字型のエピタキシャルベース層を露出させる第３の開口を形成する工程と、露出した前記断面Ｕ字型のエピタキシャルベース層の面に接し、前記第３の開口を覆うエミッタを形成する工程とを含む半導体装置の製造方法とした。
【００１５】
この製造方法においては、前記第１の開口を形成する工程において、ウエットエッチングを併用して前記第１の絶縁膜を横方向にもエッチングして、第１の開口を第１の絶縁膜内に拡張して設けるのが好ましい。
【００１６】
また、前記第２の開口を形成する工程においても、ウエットエッチングを併用して前記第１の絶縁膜を横方向にもエッチングして、第２の開口を第１の絶縁膜内に拡張して設けるのが好ましい。
接触面積を大きく確保できるからである。
【００１７】
これらの製造方法によれば、複雑なプロセスを用いなくてもフォトリソグラフィー技術で作製した開口よりも微細な開口が形成でき、高速で安定した性能のバイポーラトランジスタが容易に作製できる。
【発明の効果】
【００１８】
本発明のバイポーラトランジスタは外部ベースと真性ベース層との接触面積が大きいので真性ベース層の電気抵抗が低く、しかもトランジスタ部の開口幅を極力狭くしてあるので、高速で高周波特性に優れた高性能なバイポーラトランジスタ半導体装置とすることができる。
また、本発明の半導体装置の製造方法によれば、複雑なプロセスを用いなくてもフォトリソグラフィー技術で作製した開口よりも微細な開口が形成でき、高速で安定した性能のバイポーラトランジスタを容易に作製することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を図面を参照して説明する。なお、以下に参照する各図においては各部の構成を明瞭にするため、各部位の縮尺は正確には描かれていない。
【００２０】
図１は、本発明の半導体装置の一例を示す断面図である。本発明の半導体装置５０は、埋め込みサブコレク領域２を設けたｐ型シリコンからなる単結晶半導体基板１上にエミッタ電極５１、ベース電極５２及びコレクタ電極５３を備えている。
埋め込みサブコレクタ領域２を形成した単結晶半導体基板１の表面には、ｎ型シリコンからなるエピタキシャル成長膜３が形成されている。該エピタキシャル成長膜３は、素子分離のためのＬＯＣＯＳ（ Local Oxidation of Silicon ）法やシャロートレンチ法による素子間分離絶縁膜６によって二つの島状の領域に分割されている。
【００２１】
図２は、図１に円で示す本発明の半導体装置の真性トランジスタ部分を拡大して示す図である。
素子間分離絶縁膜６及び素子間分離絶縁膜６によって挟まれたエピタキシャル成長膜３の上には、第１の絶縁膜７、第２導電型の不純物をドープした第１の多結晶シリコンからなる外部ベース８及び第２の絶縁膜９が順次積層されている。
第２の絶縁膜９と外部ベース８には、これら２層を貫通し第１の絶縁膜７に達する第１の開口１０が形成されており、第１の開口１０の内壁に張り出すようにして第２導電型の不純物をドープした第２の多結晶シリコン層１２とサイドウオール２９が形成されている。この第１の開口１０は第１の絶縁膜７と外部ベース８をフォトリソグラフィーを使用してできる限り幅狭くエッチングして形成されたものである。開口幅を狭くすることによって、トランジスター素子の大きさを小さくすることができるからである。
前記第２の多結晶シリコン層１２は、第１の開口１０の内壁で前記外部ベース８に接すると同時に、外部ベース８の下部で第１の絶縁膜７内に張り出していて、外部ベース８の下部でも前記外部ベース８と接している。このように外部ベース８と第２の多結晶シリコン層１２は充分広い接触面積をもって構成されている。
【００２２】
さらに、第２の多結晶シリコン層１２の内側には第２の開口１４が形成されており、該第２の開口１４の内側には例えばシリコン−ゲルマニウム（ＳｉＧｅ）混晶からなるＵ字型のエピタキシャルベース層（真性ベース層）２０が形成されている。
該Ｕ字型のエピタキシャルベース層２０の底部は両側に張り出していて、前記第１の絶縁膜７内に食い込んでいる。したがってＵ字型のエピタキシャルベース層２０は、前記第２の多結晶シリコン層１２の底面ａと側面ｂの２面とで第２の多結晶シリコン層１２と接している。このようにエピタキシャルベース層２０と第２の多結晶シリコン層１２は充分広い接触面積をもって構成されている。
さらにＵ字型のエピタキシャルベース層２０の内側には、サイドウオール酸化シリコン膜２１及びサイドウオールシリコン膜２２を介してエミッタ２４が形成されている。  
【００２３】
該エミッタ２４は、リン（Ｐ）ドープの多結晶シリコンから形成されており、サイドウオール酸化シリコン膜２１に設けられた第３の開口１５を貫通して前記Ｕ字型のエピタキシャルベース層（真性ベース層）２０に接している。このエミッタ２４からエピタキシャルベース層２０の一部にリンを拡散させてエミッタ層２７が形成されている。
このように、エミッタ層２７はフォトリソグラフィーを使用してできる限り幅狭く形成した第１の開口の内側に第２の多結晶シリコン層１２を張り出させ、さらにＵ字型のエピタキシャルベース層２０の内側に形成されているので、エミッタ層２７の幅は極めて小さくなっている。
フォトリソグラフィーにより形成される開口の幅は、使用する光の波長の制限からせいぜい０．２μｍ程度である。本発明のごとく第２の多結晶シリコン層１２を張り出させてその内側にエミッタ層２７を形成することにより、エミッタ層２７の幅を０．１μｍ以下まで狭めることが可能となる。
【００２４】
再び図１に戻って、エミッタ電極５１となる部分に位置する外部ベース８と第２の絶縁膜９にはエミッタ用の開口が設けられていて、この開口の途中まで前記のエピタキシャルベース層２０が立ち上がって形成されている。エミッタ用の開口最上部にはエミッタ用メタル電極が形成されている。
素子間分離絶縁膜６によって分割されたコレクタ電極引き出し部の上には、多結晶シリコンからなるコレクタ電極が形成され、アルミニウムからなるコレクタ用メタル電極が形成されて、コレクタ電極５３を構成している。また、第２導電型不純物をドープした多結晶シリコ層８には、チタンシリサイドを形成し、さらに外部ベース抵抗を低くした上で、アルミニウムからなるベース電極用メタル電極が形成され、べース電極５２を形成している。そして、エミッタ電極５１、ベース電極５２及びコレクタ電極５３を除いた基板表面全体を層間絶縁膜で被覆して、バイポーラ型トランジスタとしての半導体装置５０が構成されている。
【００２５】
以下に上記のような半導体装置の製造方法について図面を用いて説明する。
図３から図９は本発明の半導体装置の第１の製造方法を説明する工程断面図である。
先ず、図３に示すようにｐ型シリコンからなる単結晶半導体基板１に埋め込みサブコレクタ領域２及びコレクタ形成領域となるエピタキシャル成長層３を形成する。当該エピタキシャル成長層３となるシリコン層にはリン（Ｐ）がドープされており、リン濃度は３×１０１６〜１×１０１８ｃｍ−３であり、典型的には１×１０１７ｃｍ−３程度が望ましい。
【００２６】
続いて図４に示すように、たとえばＬＯＣＯＳ法を使用して素子間分離絶縁膜６を形成してコレクタ形成領域を分離し、トランジスタ真性部４及びコレクタ電極引き出し部５を形成する。そしてコレクタ電極引き出し部５にのみリンイオンを注入して熱処理を施すことにより、コレクタ補償を行う。
さらに図５に示すように、例えば熱酸化法により厚さ２００ｎｍ程度の酸化シリコン膜を形成し、第１の絶縁膜７とする。次いで厚さ２００ｎｍ程度の第２導電型不純物をドープした多結晶シリコン層を形成した後、これをパターニングして外部ベース８を形成する。さらに第２の絶縁膜９として、厚さ２００ｎｍ程度の例えばシリコン窒化膜からなる絶縁膜を形成する。図６（ａ）は、第１の絶縁膜７、外部ベース８となる第２導電型不純物をドープした第１の多結晶シリコン及び第２の絶縁膜９を形成した、トランジスタ部を形成する前の状態を示す。
ただし、これら第１の絶縁膜７及び第２の絶縁膜９の材質はそれぞれ酸化シリコン膜やシリコン窒化物に限らず、他の種類の絶縁膜を使用しても良い。
【００２７】
次に図６（ｂ）に示すように、トランジスタ真性部を形成したい部分にフォトリソグラフィーによりパターニングを行い、第２の絶縁膜９及び外部ベース８をドライエッチングにより除去して第１の開口１０を形成する。この際エッチングにより除去する幅（Ｗ１）は、フォトリソグラフィーにより可能な最小幅とし、（Ｗ１）はおおむね０．４μｍ程度である。
引き続き第１の絶縁膜７を厚さｔ１（１０〜５０ｎｍ）だけ残してウエットエッチングによる等方性エッチングを行い、第１の開口１０を拡張して外部ベース８をなす多結晶シリコンの下部にある第１の絶縁膜７に窪み１１を形成する。この際、エッチング時間を制御することにより、窪みの高さを変化させることができる。
【００２８】
次に図６（ｃ）に示すように、第１の開口１０を埋め込むように厚さ４０〜１２０ｎｍ程度の第２導電型不純物をドープした第２の多結晶シリコン層１８を形成する。
さらに、第１の開口１０上の第２の多結晶シリコン層１８が平坦になるように、レジスト３１を塗布する。
続いて図７（ｄ）に示すように、レジスト３１と第２の多結晶シリコ層１８のエッチングレートが同じになるようなエッチング条件を選択し、ドライエッチングによりレジスト３１と第２の多結晶シリコン層１８をエッチングする。このとき第２の多結晶シリコ層１８の高さは、外部ベース８と第２の絶縁膜９との界面付近の高さまでエッチングする。
【００２９】
次に図７（ｅ）に示すように、たとえばシリコン窒化膜からなる第３の絶縁膜１９を成膜後エッチバックを行い、サイドウオール２９を形成する。この時絶縁膜１９の厚さ（ｔ２）を制御することによりトランジスタ真性部を形成する第２の開口となる幅（Ｗ２）の幅を制御することができる。第１の開口１０の幅（Ｗ１）と第２の開口の幅（Ｗ２）の比が０．１〜０．６となるように、開口幅（Ｗ２）はおよそ０．２μｍから０．６μｍ程度に形成するのが好ましい。
【００３０】
次に図７（ｆ）に示すように、サイドウオール２９をマスクとして使用し、第２の多結晶シリコン層１８及び残存していた第１の絶縁膜７をエッチングして第２の開口１４を形成し、エピタキシャル成長層３を露出させる。この際、第２の多結晶シリコン層１８はドライエッチングしてサイドウオール２９の下部に第２の多結晶シリコン層１２を残す。また、残存していた第１の絶縁膜７のエッチングにはウエットエッチングを使用して等方エッチングを行い、第２の多結晶シリコン層１２の下部まで拡張したエッチングを行い、窪み１３を有する第２の開口１４を形成するのが好ましい。
【００３１】
次に図８（ｇ）に示すように、たとえば上からノンドープ又はボロンドープノシリコン／ボロンドープのシリコン・ゲルマニウム混晶／ノンドープのシリコン・ゲルマニウム混晶の３層構造からなるエピタキシャルベース層２０を成膜した後、レジスト膜３２を塗布する。さらにレジスト膜３２をエッチバックして第２の開口のみに残す。
次いで、このレジスト膜３２をマスクとしてエピタキシャルベース層２０をエッチングして、図８（ｈ）に示すように第２の開口のみに断面Ｕ字型のエピタキシャルベース層２０を残す。残したエピタキシャルベース層２０の高さは、第２の多結晶シリコン層１２とサイドウオール２９との界面近傍までとする。
【００３２】
次に図９（ｉ）に示すように、サイドウオール酸化シリコン膜２１とサイドウオールシリコン膜２２を順次成膜し、図９（ｊ）に示すようにサイドウオールシリコン膜２２をエッチングして、サイドウオール２９とする。
さらに、このシリコン膜からなるサイドウオール２９をマスクとして、サイドウオール酸化シリコン膜２１をエッチングして二重構造のサイドウオールとすると同時に、サイドウオール酸化シリコン膜２１に第３の開口１５を設けて前記エピタキシャルベース層２０を露出させる。
【００３３】
次に図１０に示すように、露出した前記エピタキシャルベース層２０の面に接し、前記第３の開口１５を覆うリンがドープされた第３の多結晶シリコン２４を厚さ２００ｎｍ程度形膜し、パターニングを施してエミッタ２４を形成する。
次に熱処理を施してエミッタ２４からエピタキシャルベース層２０上面にリンを拡散させてエミッタ層２７を形成する。
最後に、層間絶縁膜を介してエミッタ、コレクタ及びベース取り出し用のメタル電極を形成して、図１に示すバイポーラトランジスタとしての半導体装置５０が完了する。
【００３４】
このようにして得られたバイポーラトランジスタ半導体装置は、トランジスタ素子の大きさが極めて小型化されており、その上エピタキシャルベース層の厚さが薄いにもかかわらず電気抵抗が低いので、高速で作動し、最大発信周波数も高い高性能なバイポーラトランジスタとなる。
図１１に、このようにして得られたバイポーラトランジスタ半導体装置の第２の開口幅と最大発信周波数との関係を示す。図に示すように、第２の開口の幅が狭くなるほど最大発信周波数は高くなり、第２の開口の幅が０．１μｍになると最大発信周波数は２００ＧＨｚ程度に達する。
【００３５】
図１２に、本発明の半導体装置の別の製造方法を説明する工程断面図を示す。この方法の前半は先の第３図から第８図に示した第１の製造方法と同様である。
第８図（ｈ）に示したように、ノンドープ又はボロンドープノシリコン／ボロンドープのシリコン・ゲルマニウム混晶／ノンドープのシリコン・ゲルマニウム混晶からなる３層構造のエピタキシャルベース層２０を成膜した後、レジスト膜３２を塗布し、さらにレジスト膜３２をエッチバックして第２の開口のみに残す。
次いで、このレジスト膜３２をマスクとしてエピタキシャルベース層２０をエッチングして、第２の開口のみにエピタキシャルベース層２０を残す。
【００３６】
その後、図１２（ｉ’）に示すように、Ｕ字型のエピタキシャルベース層２０を含む全面に、サイドウオールとなるシリコン酸化膜３３を形成する。
さらに、図１２（ｊ’）に示すように、シリコン酸化膜３３をエッチバックして、Ｕ字型のエピタキシャルベース層２０の両側壁を覆うようにして単層のサイドウオールを形成する。
その後は前述の通り、リンがドープされた多結晶シリコンを厚さ２００ｎｍ程度形成し、パターニングを施してエミッタ電極を形成する。
次に熱処理を施してエミッタ電極からエピタキシャルベース層の上面にリンを拡散させてエミッタ層を形成する。
最後に、層間絶縁膜を介してエミッタ、コレクタ及びベース取り出し用のメタル電極を形成してバイポーラトランジスタとしての半導体装置が完了する。
この製法によればサイドウオールがシリコン酸化膜のみの１層構造を有するバイポーラトランジスタとなる。
【産業上の利用可能性】
【００３７】
本発明の半導体装置によれば、コレクタ近傍の絶縁膜の開口幅が狭いので、トランジスタ素子のサイズが極めて小さく、また、真性ベース層をなすエピタキシャルベース層が常に広い領域で外部ベースの多結晶シリコンと接しているため、ベース層の抵抗が大きくなることはない。
また、コレクタ直近まで外部ベース層があるので、外部ベース層の多結晶部分は勿論のこと、エピタキシャルベース層にも外部ベース層からボロンが容易に拡散することが可能となる。このためＰＮ接合位置は全てエピタキシャル成長した単結晶シリコン内に存在するようになるので、電流のリークを生じることもなく、高周波特性に優れた高性能バイポーラトランジスタとすることができるようになる。
また、本発明の半導体装置の製造方法によれば、フォトリソグラフィーの性能に制約されること無しに、コレクタ近傍の絶縁膜の開口幅を狭くすることが可能となるので、高周波特性に優れた高性能バイポーラトランジスタを容易にしかも確実に形成することが可能となる。
【図面の簡単な説明】
【００３８】
【図１】本発明の半導体装置の断面構造の一例を示す図である。
【図２】図１に示す本発明の半導体装置のエミッタ部分を拡大して示す図である。
【図３】本発明の半導体装置の製造方法の一例を示す工程断面図である。
【図４】図３に続く工程断面図である。
【図５】図４に続く工程断面図である。
【図６】図５に続く工程断面図である。
【図７】図６に続く工程断面図である。
【図８】図７に続く工程断面図である。
【図９】図８に続く工程断面図である。
【図１０】図９に続く工程断面図である。
【図１１】図１に示す本発明の半導体装置のエミッタ部分の開口幅と最大発振周波数の関係を示す図である。
【図１２】図８に続く別の工程断面図である。
【図１３】従来の半導体装置の断面構造の一例を示す図である。
【図１４】図１３に示す従来の半導体装置の製造方法の一例を示す工程断面図である。
【図１５】図１４に続く工程断面図である。
【符号の説明】
【００３９】
１・・・・・・単結晶半導体基板、２・・・・・・埋め込みサブコレクタ領域、３・・・・・・エピタキシャル成長層、４・・・・・・トランジスタ真性部、５・・・・・・コレクタ電極引き出し部、６・・・・・・素子間分離絶縁膜、７・・・・・・第１の絶縁膜、８・・・・・・外部ベース、９・・・・・・第２の絶縁膜膜、１０・・・・・・第１の開口、１２，１８・・・・・・第２の多結晶シリコン層、１３・・・・・・窪み、１４・・・・・・第２の開口、１５・・・・・・第３の開口、１９・・・・・・第３の絶縁膜、２０・・・・・・エピタキシャルベース層、２１・・・・・・サイドウオール酸化シリコン膜、２２・・・・・・サイドウオールシリコン膜、２４・・・・・・エミッタ、２７・・・・・・エミッタ層、２９・・・・・・サイドウオール、３１,３２・・・・・・レジスト、５０・・・・・・半導体装置、５１・・・・・・エミッタ電極、５２・・・・・・ベース電極、５３・・・・・・コレクタ電極、１０１・・・・・・シリコン基板、１０２・・・・・・第１の絶縁膜、１０３・・・・・・外部ベース、１０４・・・・・・第１の開口、１０５・・・・・・サイドウオール、１０６・・・・・・エピタキシャルベース層、 １０７・・・・・・エミッタ、１０８・・・・・・第２の絶縁膜膜、１０９,１１０・・・・・・第２導電型不純物をドープした多結晶シリコン層、１１１・・・・・・第２の開口、１１３・・・・・・溝、１１４・・・・・・絶縁膜、１１５・・・・・・第２導電型不純物をドープした多結晶シリコン層
【図１】
2005136338.tif 000003
【図２】
2005136338.tif 000004
【図３】
2005136338.tif 000005
【図４】
2005136338.tif 000006
【図５】
2005136338.tif 000007
【図６】
2005136338.tif 000008
【図７】
2005136338.tif 000009
【図８】
2005136338.tif 000010
【図９】
2005136338.tif 000011
【図１０】
2005136338.tif 000012
【図１１】
2005136338.tif 000013
【図１２】
2005136338.tif 000014
【図１３】
2005136338.tif 000015
【図１４】
2005136338.tif 000016
【図１５】
2005136338.tif 000017