(57)【要約】      （修正有）【課題】良品の半導体チップが無駄にならないようにする。【解決手段】半導体装置は、第１のパッケージ１０と、第１のパッケージ１０に積み重ねられた第２のパッケージ２０と、第１及び第２のパッケージ１０，２０を接合する複数の接合部４０と、を有する。封止部は、複数の接合部４０とオーバーラップするように設けられる。複数の接合部４０は、第１及び第２の配線パターンを電気的に接続するコンタクト部４２を含む。複数の接合部４０は、さらに、第１及び第２の配線パターンを電気的に接続しないノンコンタクト部と、コンタクト部４２によって電気的に接続される部分を電気的に接続する冗長コンタクト部と、のいずれか一方である補強部４４を含む。【選択図】図１
2005101130.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線パターンが形成された第１のインターポーザと、前記第１のインターポーザに搭載されるとともに前記第１の配線パターンと電気的に接続された第１の半導体チップと、を有する第１のパッケージと、
第２の配線パターンが形成された第２のインターポーザと、前記第２のインターポーザに搭載されるとともに前記第２の配線パターンと電気的に接続された第２の半導体チップと、前記第２の半導体チップを封止するように前記第２のインターポーザに設けられた封止部と、を有し、前記第１のパッケージに積み重ねられた第２のパッケージと、
前記第１及び第２のパッケージを接合する複数の接合部と、
を有し、
前記封止部は、前記複数の接合部とオーバーラップするように設けられ、
前記複数の接合部は、前記第１及び第２の配線パターンを電気的に接続するコンタクト部を含み、
前記複数の接合部は、さらに、前記第１及び第２の配線パターンを電気的に接続しないノンコンタクト部と、前記コンタクト部によって電気的に接続される部分を電気的に接続する冗長コンタクト部と、のいずれか一方である補強部を含む半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１のインターポーザは、矩形をなしており、
前記コンタクト部は、前記矩形のコーナー部を避けて配置され、
前記補強部は、前記コーナー部に配置されてなる半導体装置。
【請求項３】
請求項１又は請求項２記載の半導体装置において、
前記封止部は、前記第１のインターポーザよりも熱膨張率が小さい半導体装置。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置において、
前記補強部は、前記コンタクト部よりも大きい形状を有する半導体装置。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置において、
前記コンタクト部及び前記補強部は、同一材料から形成されてなる半導体装置。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置が実装されてなる回路基板。
【請求項７】
請求項１から請求項５のいずれかに記載の半導体装置を有する電子機器。
【請求項８】
第１の配線パターンが形成された第１のインターポーザに第１の半導体チップを搭載し、前記第１の配線パターンと前記第１の半導体チップを電気的に接続することを含む、第１のパッケージの組み立て、
第２の配線パターンが形成された第２のインターポーザに第２の半導体チップを搭載し、前記第２の配線パターンと前記第２の半導体チップを電気的に接続し、前記第２の半導体チップを封止するように前記第２のインターポーザに封止部を設けることを含む、第２のパッケージの組み立て、及び、
前記第１及び第２のパッケージを積み重ねて複数の接合部によって接合すること、
を含み、
前記封止部は、前記複数の接合部とオーバーラップするように設け、
前記複数の接合部は、前記第１及び第２の配線パターンを電気的に接続するコンタクト部を含み、
前記複数の接合部は、さらに、前記第１及び第２の配線パターンを電気的に接続しないノンコンタクト部と、前記コンタクト部によって電気的に接続される部分を電気的に接続する冗長コンタクト部と、のいずれか一方である補強部を含む半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記第１及び第２のパッケージの接合前に、
前記コンタクト部を形成するための材料及び前記補強部を形成するための材料を、前記第２のパッケージに設けること、
をさらに含む半導体装置の製造方法。
【請求項１０】
請求項８記載の半導体装置の製造方法において、
前記第１及び第２のパッケージの接合前に、
前記補強部を形成するための材料を前記第１のパッケージに設けること、及び、
前記コンタクト部を形成するための材料を記第２のパッケージに設けること、
をさらに含む半導体装置の製造方法。
【請求項１１】
請求項８から請求項１０のいずれかに記載の半導体装置の製造方法において、
前記補強部を、前記コンタクト部よりも大きい形状になるように形成する半導体装置の製造方法。
【請求項１２】
請求項８から請求項１１のいずれかに記載の半導体装置の製造方法において、
前記コンタクト部及び前記補強部を、同一材料から形成する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【背景技術】
【０００２】
半導体チップの特性検査は、そのままでは行うことが難しい場合があり、多くの場合、インターポーザに搭載してから行っていた。積み重ねられた複数の半導体チップを有するスタックドタイプの半導体装置の製造プロセスでは、全ての半導体チップを積み重ねた後に、それぞれの半導体チップの特性検査を行っていた。したがって、１つでも不良品の半導体チップが見つかると、半導体装置全体が不良品となる。その結果、他の半導体チップが良品であったとしても、これらを廃棄することになり、良品の半導体チップを無駄にしていた。
【特許文献１】特開平６−１３５４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、良品の半導体チップが無駄にならないようにすることにある。
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置は、第１の配線パターンが形成された第１のインターポーザと、前記第１のインターポーザに搭載されるとともに前記第１の配線パターンと電気的に接続された第１の半導体チップと、を有する第１のパッケージと、
第２の配線パターンが形成された第２のインターポーザと、前記第２のインターポーザに搭載されるとともに前記第２の配線パターンと電気的に接続された第２の半導体チップと、前記第２の半導体チップを封止するように前記第２のインターポーザに設けられた封止部と、を有し、前記第１のパッケージに積み重ねられた第２のパッケージと、
前記第１及び第２のパッケージを接合する複数の接合部と、
を有し、
前記封止部は、前記複数の接合部とオーバーラップするように設けられ、
前記複数の接合部は、前記第１及び第２の配線パターンを電気的に接続するコンタクト部を含み、
前記複数の接合部は、さらに、前記第１及び第２の配線パターンを電気的に接続しないノンコンタクト部と、前記コンタクト部によって電気的に接続される部分を電気的に接続する冗長コンタクト部と、のいずれか一方である補強部を含む。本発明によれば、第１のパッケージを組み立ててその特性検査を行い、第２のパッケージを組み立ててその特性検査を行うことができる。したがって、第１及び第２のパッケージのいずれか一方のみが不良品であっても、他方が良品であればこれを廃棄しなくてもよい。したがって、良品の半導体チップが無駄にならない。また、本発明では、補強部が設けられているので、第１及び第２のパッケージの接合強度が高められる。
（２）この半導体装置において、
前記第１のインターポーザは、矩形をなしており、
前記コンタクト部は、前記矩形のコーナー部を避けて配置され、
前記補強部は、前記コーナー部に配置されていてもよい。
（３）この半導体装置において、
前記封止部は、前記第１のインターポーザよりも熱膨張率が小さくてもよい。
（４）この半導体装置において、
前記補強部は、前記コンタクト部よりも大きい形状を有してもよい。
（５）この半導体装置において、
前記コンタクト部及び前記補強部は、同一材料から形成されていてもよい。
（６）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（７）本発明に係る電子機器は、上記半導体装置を有する。
（８）本発明に係る半導体装置の製造方法は、第１の配線パターンが形成された第１のインターポーザに第１の半導体チップを搭載し、前記第１の配線パターンと前記第１の半導体チップを電気的に接続することを含む、第１のパッケージの組み立て、
第２の配線パターンが形成された第２のインターポーザに第２の半導体チップを搭載し、前記第２の配線パターンと前記第２の半導体チップを電気的に接続し、前記第２の半導体チップを封止するように前記第２のインターポーザに封止部を設けることを含む、第２のパッケージの組み立て、及び、
前記第１及び第２のパッケージを積み重ねて複数の接合部によって接合すること、
を含み、
前記封止部は、前記複数の接合部とオーバーラップするように設け、
前記複数の接合部は、前記第１及び第２の配線パターンを電気的に接続するコンタクト部を含み、
前記複数の接合部は、さらに、前記第１及び第２の配線パターンを電気的に接続しないノンコンタクト部と、前記コンタクト部によって電気的に接続される部分を電気的に接続する冗長コンタクト部と、のいずれか一方である補強部を含む。本発明によれば、第１のパッケージを組み立ててその特性検査を行い、第２のパッケージを組み立ててその特性検査を行うことができる。したがって、第１及び第２のパッケージのいずれか一方のみが不良品であっても、他方が良品であればこれを廃棄しなくてもよい。したがって、良品の半導体チップが無駄にならない。また、本発明では、補強部を設けるので、第１及び第２のパッケージの接合強度を高めることができる。
（９）この半導体装置の製造方法において、
前記第１及び第２のパッケージの接合前に、
前記コンタクト部を形成するための材料及び前記補強部を形成するための材料を、前記第２のパッケージに設けること、
をさらに含んでもよい。
（１０）この半導体装置の製造方法において、
前記第１及び第２のパッケージの接合前に、
前記補強部を形成するための材料を前記第１のパッケージに設けること、及び、
前記コンタクト部を形成するための材料を記第２のパッケージに設けること、
をさらに含んでもよい。
（１１）この半導体装置の製造方法において、
前記補強部を、前記コンタクト部よりも大きい形状になるように形成してもよい。
（１２）この半導体装置の製造方法において、
前記コンタクト部及び前記補強部を、同一材料から形成してもよい。
【発明を実施するための最良の形態】
【０００５】
以下、本発明の実施の形態を、図面を参照して説明する。
【０００６】
図１は、本発明の実施の形態に係る半導体装置を説明する平面図である。図２は、図１に示す半導体装置のII−II線断面図であり、図３は、図１に示す半導体装置のIII−III線断面図である。
【０００７】
半導体装置は、第１のパッケージ１０を有する。第１のパッケージ１０は、第１のインターポーザ１２を有する。第１のインターポーザ１２は、基板であって、プレートであってもよい。第１のインターポーザ１２は矩形をなしていてもよい。第１のインターポーザ１２は、ポリイミド樹脂などの樹脂で形成されていてもよいし、樹脂などの有機材料及び無機材料の混合材料で形成されてもよいし、金属基板やセラミック基板であってもよい。第１のインターポーザ１２には、第１の配線パターン１４が形成されている。第１の配線パターン１４は、複数点を電気的に接続する配線と、他の部品との電気的な接続部となるランドを有していてもよい。第１の配線パターン１４は、第１のインターポーザ１２の少なくとも一方の面に形成されている。第１の配線パターン１４は、図示しないスルーホールを通して電気的に接続されるように、第１のインターポーザ１２の両面に形成してもよい。
【０００８】
第１のパッケージ１０は、第１の半導体チップ１６を有する。第１の半導体チップ１６には、集積回路１８が形成されている。第１の半導体チップ１６は、第１のインターポーザ１２に搭載され、第１の配線パターン１４に電気的に接続されている。図２に示すように、第１の半導体チップ１６を、第１のインターポーザ１２にフェースダウンボンディングしてもよい。その場合、第１の半導体チップ１６の電極となるバンプ１７と第１の配線パターン１４とを対向させて、両者を電気的に接続してもよい。この電気的接続には、異方性導電材料（異方性導電膜又は異方性導電ペースト等）を使用してもよいし、絶縁性接着剤を使用してその収縮力を利用してバンプ１７と第１の配線パターン１４とを圧接させてもよいし、バンプ１７と第１の配線パターン１４とを金属接合してもよい。変形例として、第１の半導体チップ１６を第１のインターポーザ１２にフェースアップボンディングして、電気的接続にワイヤを使用してもよい。
【０００９】
第１のパッケージ１０は、複数の外部端子（例えばハンダボール）１９を有していてもよい。外部端子１９は、第１のインターポーザ１２の、第１の半導体チップ１６が搭載された面とは反対側に設けられる。外部端子１９は、第１の配線パターン１４の一部となるランド上に設けてもよい。外部端子１９は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズー銀（Ｓｎ―Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。
【００１０】
半導体装置は、第２のパッケージ２０を有する。第２のパッケージ２０は、第２のインターポーザ２２を有する。第２のインターポーザ２２には、第１のインターポーザ１２についての説明が該当する。さらに、第２のインターポーザ２２は、第１のインターポーザ１２と同じ材料で形成してもよいし、同じ厚みで形成してもよいし、同じ熱膨張率を有していてもよい。あるいは、第２のインターポーザ２２は、第１のインターポーザ１２と異なる材料で形成してもよいし、異なる厚みで形成してもよい。また、第１及び第２のインターポーザ１２，２２は、いずれか一方が他方よりも熱膨張率が大きくてもよい。なお、熱膨張率は、加熱時の膨張率であるとともに、冷却時の収縮率でもある。第２のインターポーザ２２には、第２の配線パターン２４が形成されている。第２の配線パターン２４には、第１の配線パターン１４についての説明が該当する。
【００１１】
第２のパッケージ２０は、第２の半導体チップ２６を有する。第２の半導体チップ２６には、集積回路２８が形成されている。第２の半導体チップ２６は、第２のインターポーザ２２に搭載され、第２の配線パターン２４に電気的に接続されている。図２に示すように、第２の半導体チップ２６を第２のインターポーザ２２にフェースアップボンディングしてもよい。その場合、第２の半導体チップ２６のパッド２７及び第２の配線パターン２４にワイヤ２９をボンディングしてもよい。変形例として、第２の半導体チップ２６を、第２のインターポーザ２２にフェースダウンボンディングしてもよい。その電気的接続には、第１の半導体チップ１６についての内容を適用することができる。
【００１２】
第２のパッケージ２０は、封止部３０を有する。封止部３０は、第２の半導体チップ２６を封止しており、電気的接続部（例えばワイヤ２９）を封止していてもよい。封止部３０は、第２のインターポーザ２２に設けられている。封止部３０は、後述する複数の接合部４０とオーバーラップするように形成されている。封止部３０は、樹脂（例えばモールド樹脂）で形成してもよい。封止部３０は、第１のインターポーザ１２よりも熱膨張率が小さくてもよいし、第２のインターポーザ２２よりも熱膨張率が小さくてもよい。熱膨張率を小さくするために、封止部３０はシリカを含有していてもよい。第１及び第２のインターポーザ１２，２２の熱膨張率が、それぞれ単体としては同じであっても、封止部３０が設けられることで、第２のインターポーザ２２の熱膨張率が、第１のインターポーザ１２よりも小さくなってもよい。
【００１３】
第１及び第２のパッケージ１０，２０は、積み重ねられている。例えば、第１のパッケージ１０の、第１の半導体チップ１６が搭載された側に、第２のパッケージ２０を積み重ねてもよい。第２のパッケージ２０の第２の半導体チップ２６が搭載された側を、第１のパッケージ１０の第１の半導体チップ１６とは反対側に配置してもよい。
【００１４】
本発明は、２つのパッケージのみならず、２つを超える複数のパッケージを積み重ねた形態にも適用可能である。その場合、上下に隣り合うように積み重ねられた２つのパッケージに、本実施の形態に係る第１及び第２のパッケージ１０，２０の内容が適用される。
【００１５】
第１及び第２のパッケージ１０，２０は、複数の接合部４０によって接合されている。接合部４０は、第１及び第２のパッケージ２０の間に設けられている。複数の接合部４０は、第１及び第２の配線パターン１４，２４を電気的に接続する１つ又は複数のコンタクト部４２を含む。例えば、第１の配線パターン１４の一部（例えばランド）と、第２の配線パターン２４の一部（例えばランド）が相互に対向しており、この対向する部分間にコンタクト部４２を設けてもよい。
【００１６】
複数の接合部４０は、１つ又は複数の補強部４４を含む。補強部４４は、コンタクト部４２と同じ材料で形成してもよいし、異なる材料で形成してもよい。各補強部４４は、第１及び第２の配線パターン１４，２４を電気的に接続しないノンコンタクト部、あるいは、コンタクト部４２によって電気的に接続される部分（第１及び第２の配線パターン１４，２４の部分）を電気的に接続する冗長コンタクト部である。すなわち、補強部４４は、電気的接続に無関係のもの、あるいは、電気的に接続しているが切断されてもかまわないものである。補強部４４は、それがノンコンタクト部である場合、第１又は第２の配線パターン１４，２４に電気的に接続されないランド上に設けてもよい。補強部４４は、それが冗長コンタクト部である場合、第１又は第２の配線パターン１４，２４の一部（ランド）上に設けてもよい。補強部４４を設けることで、第１及び第２のパッケージ１０，２０の接合強度を高めることができる。また、コンタクト部４２にクラックが生じることも防止することができる。
【００１７】
第１及び第２のインターポーザ１２，２２の熱膨張率に差があれば、接合部４０に応力が生じる。なお、第１及び第２のインターポーザ１２，２２の熱膨張率は、それ自体を構成する材料に起因するだけでなく、その上に設けられた部材（例えば封止部３０）の影響も受ける。加熱時の膨張又は冷却時の収縮による変位が大きい部分において、接合部４０に生じる応力は大きくなる。第１のインターポーザ１２が矩形をなす場合、そのコーナー部に設けられた接合部４０に応力が集中する。したがって、コーナー部に補強部４４を配置し、コーナー部を避けてコンタクト部４２を配置すれば、コンタクト部４２に生じる応力を減らすことができる。さらに、補強部４４は、コンタクト部４２よりも大きい形状（例えば接合面積において大きい形状又は幅において大きい形状）を有していてもよい。
【００１８】
図４は、本発明に係る半導体装置の製造方法の一部を説明する図であり、詳しくは第１のパッケージの組み立てを説明する図である。図５は、図４のＶ−Ｖ線断面の一部拡大図であり、図６は、図４のVI−VI線断面の一部拡大図である。本実施の形態では、第１のインターポーザ５０を使用する。第１のインターポーザ５０は、後の工程で切断されて、複数の第１のインターポーザ１２（図１参照）を提供するものである。すなわち、第１のインターポーザ５０は、複数の第１のインターポーザ１２となる領域を含む。第１のインターポーザ５０には、複数の第１の配線パターン１４が形成されている。変形例として、個々の第１のパッケージの一部となる第１のインターポーザ１２を組み立て工程で使用してもよい。
【００１９】
第１のインターポーザ１２には、第１の半導体チップ１６を搭載する。本実施の形態では、第１のインターポーザ５０の、複数の第１のインターポーザ１２となる領域のそれぞれに第１の半導体チップ１６を搭載する。また、第１の配線パターン１４と第１の半導体チップ１６を電気的に接続する。本実施の形態では、第１のインターポーザ５０の、複数の第１の配線パターン１４のそれぞれと、第１の半導体チップ１６を電気的に接続する。第１のパッケージの組み立ては、上述した第１のパッケージ１０の説明から導き出すことができるプロセスを含む。さらに、第１のパッケージ１０について、第１の半導体チップ１６の特性検査を行って、良品・不良品の判断をする。不良品と判断された第１のパッケージ１０には、後の工程で、第２のパッケージ２０を積み重ねない。
【００２０】
図７及び図８は、本発明に係る半導体装置の製造方法の一部を説明する図であり、詳しくは第２のパッケージの組み立てを説明する図である。本実施の形態では、図７に示すように、第２の配線パターン２４が形成された第２のインターポーザ２２に第２の半導体チップ２６を搭載する。また、第２の配線パターン２４と第２の半導体チップ２６を電気的に接続する。これらのプロセスの詳細は、上述した第２のパッケージ２０の説明から導き出すことができる。変形例として、複数の第２のインターポーザ２２となる領域を含む第２のインターポーザを使用してもよい。その詳細は、第１のインターポーザ５０についての内容が該当する。
【００２１】
そして、図８に示すように、第２の半導体チップ２６を封止するように第２のインターポーザ２２に封止部３０を設ける。封止部３０は、トランスファーモールドによって形成してもよい。このプロセスの詳細は、上述した第２のパッケージ２０の説明から導き出すことができる。さらに、第２のパッケージ２０について、第２の半導体チップ２６の特性検査を行って、良品・不良品の判断をする。特性検査は、封止部３０の形成後に行ってもよいが、その形成前に行って、不良品と判断された第２の半導体チップ２６には封止部３０を設けないことにしてもよい。
【００２２】
図９（Ａ）及び図９（Ｂ）は、本発明に係る半導体装置の製造方法の一部を説明する図である。本実施の形態では、第１及び第２のパッケージ１０，２０の接合前に、コンタクト部４２の少なくとも一部を形成するための材料５２及び補強部４４の少なくとも一部を形成するための材料５４を、第２のパッケージ２０に設ける。材料５２，５４は、固形であってもよい。材料５２，５４は、軟ろう（soft solder）又は硬ろう（hard solder）であってもよい。軟ろうとして、上述した鉛フリーハンダを使用してもよい。
【００２３】
なお、第１のパッケージ１０に、材料５２，５４に対向する位置に、コンタクト部４２の他の一部を形成するための材料５６及び補強部４４の他の一部を形成するための材料５８を設けてもよい。材料５６，５８は、それぞれ、材料５２，５４と一体化して、コンタクト部４２及び補強部４４となる。材料５６，５８は、ハンダペースト等のペーストであってもよい。ハンダペーストにも鉛フリーハンダを使用することができる。
【００２４】
そして、第１及び第２のパッケージ１０，２０を積み重ねる。詳しくは、複数の第１のインターポーザ１２となる領域を有する第１のインターポーザ５０を使用し、それぞれの第１のインターポーザ１２となる領域に、第２のパッケージ２０を積み重ねる。なお、不良品と判断された第１のパッケージ１０には、第２のパッケージ２０を積み重ねない。こうすることで、第２のパッケージ２０（第２の半導体チップ２６）が無駄になるのを避けることができる。
【００２５】
図１０（Ａ）及び図１０（Ｂ）は、第１及び第２のパッケージを接合する工程を説明する図である。例えば、リフロー工程を経て、図９（Ａ）及び図９（Ｂ）に示す材料５２，５４，５６，５８を溶融して、接合部４０（コンタクト部４２及び補強部４４）を形成する。
【００２６】
図１１（Ａ）及び図１１（Ｂ）は、本発明に係る半導体装置の製造方法の一部を説明する図である。上述した第１のインターポーザ５０を使用した場合、これを複数の第１のインターポーザ１２に切断する。また、外部端子１９を設ける。
【００２７】
本実施の形態では、以上の工程を経て、半導体装置を製造することができる。このプロセスは、半導体装置の構造についての説明から導き出すことができる内容を含む。
【００２８】
図１２は、本発明に係る半導体装置の製造方法の変形例を説明する図である。この変形例では、図９（Ｂ）に示す形態と異なり、第１及び第２のパッケージ１０，２０の接合前に、補強部４４を形成するための材料（固形材料）５４を第１のパッケージ１０に設ける。なお、図９（Ａ）に示す形態と同様に、コンタクト部４２を形成するための材料（ペースト材料）５２は第２のパッケージ２０に設ける。本発明は、この形態も含む。
【００２９】
図１３は、本発明に係る半導体装置の製造方法の変形例を説明する図である。この変形例では、図９（Ａ）及び図９（Ｂ）に示す形態と異なり、補強部を形成するための複数の固形材料６０を、隣接するように、あるいは溶融したときに一体化する程度に接近するように配置する。各固形材料６０は、コンタクト部４２を形成するための材料（固形材料）５２と同じ形状であってもよい。この場合、材料５２及び固形材料６０として、同じものを使用すれば、使用する部品の種類を減らすことができる。また、コンタクト部４２を形成するための材料（固形材料）５２と、補強部を形成するための固形材料６０と、を同じ側（第１のパッケージ１０又は第２のパッケージ２０）に設けてもよい。その場合、両者を一度に設けることができるので、工程を減らすことができる。
【００３０】
図１４には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。この半導体装置を有する電子機器として、図１５にはノート型パーソナルコンピュータ２０００が示され、図１６には携帯電話３０００が示されている。
【００３１】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
【図面の簡単な説明】
【００３２】
【図１】図１は、本発明の実施の形態に係る半導体装置を説明する平面図である。
【図２】図２は、図１に示す半導体装置のII−II線断面図である。
【図３】図３は、図１に示す半導体装置のIII−III線断面図である。
【図４】図４は、本発明に係る半導体装置の製造方法の一部を説明する図である。
【図５】図５は、図４のＶ−Ｖ線断面の一部拡大図である。
【図６】図６は、図４のVI−VI線断面の一部拡大図である。
【図７】図７は、本発明に係る半導体装置の製造方法の一部を説明する図である。
【図８】図８は、本発明に係る半導体装置の製造方法の一部を説明する図である。
【図９】図９（Ａ）及び図９（Ｂ）は、本発明に係る半導体装置の製造方法の一部を説明する図である。
【図１０】図１０（Ａ）及び図１０（Ｂ）は、第１及び第２のパッケージを接合する工程を説明する図である。
【図１１】図１１（Ａ）及び図１１（Ｂ）は、本発明に係る半導体装置の製造方法の一部を説明する図である。
【図１２】図１２は、本発明に係る半導体装置の製造方法の変形例を説明する図である。
【図１３】図１３は、本発明に係る半導体装置の製造方法の変形例を説明する図である。
【図１４】図１４は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１５】図１５は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１６】図１６は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
【００３３】
１０…第１のパッケージ  １２…第１のインターポーザ  １４…第１の配線パターン  １６…第１の半導体チップ  １７…バンプ  １８…集積回路  １９…外部端子  ２０…第２のパッケージ  ２２…第２のインターポーザ  ２４…第２の配線パターン  ２６…第２の半導体チップ  ２８…集積回路  ２９…ワイヤ  ３０…封止部  ４０…接合部  ４２…コンタクト部  ４４…補強部  ５０…第１のインターポーザ  ５２…材料  ５４…材料  ５６…材料  ５８…材料  ６０…固形材料
【図１】
2005101130.tif 000003
【図２】
2005101130.tif 000004
【図３】
2005101130.tif 000005
【図４】
2005101130.tif 000006
【図５】
2005101130.tif 000007
【図６】
2005101130.tif 000008
【図７】
2005101130.tif 000009
【図８】
2005101130.tif 000010
【図９】
2005101130.tif 000011
【図１０】
2005101130.tif 000012
【図１１】
2005101130.tif 000013
【図１２】
2005101130.tif 000014
【図１３】
2005101130.tif 000015
【図１４】
2005101130.tif 000016
【図１５】
2005101130.tif 000017
【図１６】
2005101130.tif 000018