(57)【要約】  【課題】  プロセッサを介在することなく、複数のバス間におけるＤＭＡによるデータ転送を行なうコンピュータシステムを様々なシステムに適用することが可能な汎用性の高い電子回路及びそのような電子回路を備えたコンピュータシステムの提供を目的とする。  【解決手段】  ＭＰＵに接続されるシステムバスＩ／Ｆ２１１、ローカルバスＩ／Ｆ２１４等の各インタフェイスと、各デバイスからデータ転送要求信号（／ＤＲＥＱ０，／ＤＲＥＱ１，／ＤＲＥＱ２）を入力するＤＭＡＣ２１５と、ＤＭＡＣ２１５に接続されたレジスタ２１７とを備え、レジスタ２１７には、／ＤＲＥＱ０，／ＤＲＥＱ１，／ＤＲＥＱ２のそれぞれに対して、そのデータ転送要求信号に対応する転送元のデバイスと転送先のデバイスとがいずれのバスに接続されているか、すなわち、いずれのインタフェイスに接続されているかの情報が記憶されている。【選択図】        図２
2005078598.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサが接続された一つのバスを含む複数のバスと、該複数のバスのいずれかに接続された複数のデバイスと、各デバイスが出力するデータ転送要求信号に基づいて、前記プロセッサを介在することなく各バス間におけるデータ転送を制御するバス間制御部とを備えるコンピュータシステムであって、
前記バス間制御部は、ダイレクトメモリアクセスコントローラと、
各デバイスが、前記複数のバスの内のいずれのバスに接続されているかを示すデバイス情報を記憶する記憶手段とを備え、
前記記憶手段に記憶されているデバイス情報に基づいて、ダイレクトメモリアクセスを行なうバスを接続状態にしてデータ転送の制御を行なうべくなしてあることを特徴とするコンピュータシステム。
【請求項２】
前記バス間制御部は、内部バスと、該内部バスを介して前記複数のバスのそれぞれを接続する複数のインタフェイスとを備え、
前記ダイレクトメモリアクセスコントローラは、前記記憶手段に記憶されているデバイス情報に基づいて、データ転送元のデバイスとデータ転送先のデバイスとが接続されているそれぞれのバスに接続する各インタフェイスに前記内部バスのバス占有権を付与する手段を有していることを特徴とする請求項１に記載のコンピュータシステム。
【請求項３】
前記記憶手段が記憶するデバイス情報は外部から書き換え可能であることを特徴とする請求項１又は請求項２に記載のコンピュータシステム。
【請求項４】
内部バスと、該内部バスを介して接続される複数のインタフェイスと、ダイレクトメモリアクセスコントローラとを備え、各バス間におけるデータ転送を制御すべくなしてあるコンピュータシステムの電子回路であって、
外部から入力されるデータ転送要求信号に基づいて、いずれのインタフェイスに前記内部バスを占有させるかを指定する情報を記憶する記憶部を備えることを特徴とするコンピュータシステムの電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンピュータシステム及びその電子回路に関し、より具体的には、プロセッサ（ＭＰＵ）を介在することなくデータ転送を行なうダイレクトメモリアクセス（ＤＭＡ）を採用したコンピュータシステムを様々なシステムに適用することが可能な汎用性の高いコンピュータシステム及びその電子回路に関する。
【背景技術】
【０００２】
コンピュータシステムは、プロセッサ（ＭＰＵ）を中心として種々のデバイス、具体的にはデバイスが構成されているチップをバスで接続して構成されている。また、バスに接続された複数のデバイス間でプロセッサを介在することなくデータを転送することにより、データ転送の高速化を実現したダイレクトメモリアクセス（以下、ＤＭＡ）法が知られている（例えば、特許文献１参照。）。
【０００３】
ところで、近年、コンピュータシステムの更なる高機能化及び高速化が要求されており、データ転送をパラレル化すべく、システム内に複数のバスを設けるとともに、これら複数のバスの結合を制御するＡＳＩＣ（ゲートアレイ）を設けたコンピュータシステムが提案されている。
【特許文献１】特開平８−２３５１０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＤＭＡコントローラ（以下、ＤＭＡＣ）によりデータ転送を行なう場合、アクセスすべきデバイスがいずれのバスに接続されているか認識できないと、データ転送経路となるバスを選択して結合することができず、データ転送を行なうことができなくなる。デバイスとバスとの関係をハード的にゲートアレイに予め固定しておくことができるが、そうすると、そのゲートアレイを他のシステムに適用することができず、システム毎にＡＳＩＣ（ゲートアレイ）を設計及び製作しなければならず、工数及びコスト面での負担が大きいという問題があった。
【０００５】
本発明は斯かる事情に鑑みてなされたものであり、プロセッサを介在することなく、複数のバス間におけるＤＭＡによるデータ転送を行なうコンピュータシステムを様々なシステムに適用することが可能な汎用性の高い電子回路及びそのような電子回路を備えたコンピュータシステムの提供を目的とする。
【課題を解決するための手段】
【０００６】
第１発明に係るコンピュータシステムは、プロセッサが接続された一つのバスを含む複数のバスと、該複数のバスのいずれかに接続された複数のデバイスと、各デバイスが出力するデータ転送要求信号に基づいて、前記プロセッサを介在することなく各バス間におけるデータ転送を制御するバス間制御部とを備えるコンピュータシステムであって、前記バス間制御部は、ダイレクトメモリアクセスコントローラと、各デバイスが、前記複数のバスの内のいずれのバスに接続されているかを示すデバイス情報を記憶する記憶手段とを備え、前記記憶手段に記憶されているデバイス情報に基づいて、ダイレクトメモリアクセスを行なうバスを接続状態にしてデータ転送の制御を行なうべくなしてあることを特徴とする。
【０００７】
このような第１発明に係るコンピュータシステムでは、各デバイスが前記複数のバスの内のいずれのバスに接続されているかを示すデバイス情報が記憶手段に記憶されており、その記憶手段に記憶されているデバイス情報に基づいて、ダイレクトメモリアクセスを行なうバスを接続状態にさせてデータを転送させる。
【０００８】
第２発明に係るコンピュータシステムは、第１発明に係るコンピュータシステムにおいて、前記バス間制御部は、内部バスと、該内部バスを介して前記複数のバスのそれぞれを接続する複数のインタフェイスとを備え、前記ダイレクトメモリアクセスコントローラは、前記記憶手段に記憶されているデバイス情報に基づいて、データ転送元のデバイスとデータ転送先のデバイスとが接続されているそれぞれのバスに接続する各インタフェイスに前記内部バスのバス占有権を付与する手段を有していることを特徴とする。
【０００９】
このような第２発明に係るコンピュータシステムでは、ダイレクトメモリアクセスコントローラが、記憶手段に記憶されているデバイス情報に基づいて、データ転送元のデバイスとデータ転送先のデバイスとが接続されているそれぞれのバスに接続する各インタフェイスとの間でデータ転送するように内部バスのバス占有権を与えられる。
【００１０】
第３発明に係るコンピュータシステムは、第１発明又は第２発明に係るコンピュータシステムにおいて、前記記憶手段が記憶するデバイス情報は外部から書き換え可能であることを特徴とする。
【００１１】
このような第３発明に係るコンピュータシステムでは、記憶手段は情報の書き換えが可能であり、記憶手段に記憶すべきデバイス情報を外部から与えられる情報に書き換えさせる。
【００１２】
第４発明に係るコンピュータシステムの電子回路は、内部バスと、該内部バスを介して接続される複数のインタフェイスと、ダイレクトメモリアクセスコントローラとを備え、各バス間におけるデータ転送を制御すべくなしてあるコンピュータシステムの電子回路であって、外部から入力されるデータ転送要求信号に基づいて、いずれのインタフェイスに前記内部バスを占有させるかを指定する情報を記憶する記憶部を備えることを特徴とする。
【００１３】
このような第４発明に係るコンピュータシステムの電子回路では、外部から入力されたデータ転送要求信号に基づいて、複数のインタフェイスの内のいずれのインタフェイスに内部バスを占有させるかを指定する情報を記憶部に記憶させる。
【発明の効果】
【００１４】
本発明に係るコンピュータシステムによれば、各デバイスが、前記複数のバスの内のいずれのバスに接続されているかを示すデバイス情報を外部から記憶手段に記憶させるように構成されているため、この記憶手段に記憶させるデバイス情報を適宜変更することにより、複数のバス間におけるＤＭＡによるデータ転送を行なうコンピュータシステムを様々なシステムに適用することができる。よって、システム毎にバス間制御部を設計及び製作する必要はなくなり、工数及びコスト面での負担が軽減できる。
【００１５】
また本発明に係るコンピュータシステムの電子回路によれば、外部から入力されたデータ転送要求信号に基づいて、いずれのインタフェイスに内部バスを占有させるかの情報を外部から記憶部に記憶させるように構成されているため、この記憶部に記憶させる情報を適宜外部から変更することにより、複数のバス間におけるＤＭＡによるデータ転送を様々なシステムに適用することができる。よって、システム毎に電子回路を設計及び製作する必要はなくなり、工数及びコスト面での負担が軽減できる等、優れた効果を奏する。
【発明を実施するための最良の形態】
【００１６】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。図１は、本発明のコンピュータシステムの一実施の形態としての複合機の内部構成例を示すブロック図である。
【００１７】
本発明のコンピュータシステムとしての複合機は、原稿画像の読み取り、そのコピー出力（プリントアウト）及びファクシミリ通信による送信、ファクシミリ通信により受信したデータのプリントアウト等の機能を有しており、ＭＰＵ１１がＲＯＭ（読出専用メモリ）１２に格納されているコンピュータプログラムに従って前述のような種々の機能を実現する。
【００１８】
なお、図１に示す本発明のコンピュータシステムとしての複合機の内部構成は、制御中枢であるＭＰＵ１１が直接接続するシステムバス２０と、ＭＰＵ１１が直接には接続していないローカルバス３０及びパネルバス５０との複数のバスを有し、各バス２０，３０，５０間を本発明の電子回路であるバス間制御部として機能するゲートアレイ２１で接続して各バス間のデータ転送を切り換えるようにしている。
【００１９】
ＭＰＵ１１は、システムバス２０を介して前述のＲＯＭ１２，各種情報保持メモリとして使用されるＳＲＡＭ１４に接続されている。またＭＰＵ１１はシステムバス２０を介してゲートアレイ２１とも接続されている。
【００２０】
ゲートアレイ２１には画像メモリとして使用されるＳＤＲＡＭ２２が接続されている他、前述のシステムバス２０，パネルバス５０，及びローカルバス３０が接続されている。
【００２１】
システムバス２０にはモデム２３，ＮＣＵ２４及び読取用画像処理回路３６等が、パネルバス５０には操作パネル５１が、ローカルバス３０にはプリント用画像処理回路３１，プリント用のメモリコントローラ３３，プリント用コーデック３４，読取用のメモリコントローラ３８，読取用コーデック３９等が接続されている。
【００２２】
操作パネル５１は、本発明のコンピュータシステムである複合機を操作するために必要な文字キー、テンキー、短縮ダイヤルキー、ワンタッチダイヤルキー、各種のファンクションキー、及びＬＣＤ等の表示装置を備えている。
【００２３】
ローカルバス３０に接続されているプリント用画像処理回路３１にはプリンタエンジン３２及び前述のメモリコントローラ３３が接続されている。メモリコントローラ３３はローカルバス３０と直接接続している他、プリント用のワークエリアとして使用されるＳＤＲＡＭ３５とも接続されている。
【００２４】
プリンタエンジン３２は図示しないプリント部（プリンタ）に備えられている。符号化されている画像データはローカルバス３０からプリント用コーデック３４へ送られてプリントデータにデコーディング（復号）され、その後にメモリコントローラ３３経由でプリント用画像処理回路３１からプリンタエンジン３２へ与えられる。
【００２５】
システムバス２０に接続されている読取用画像処理回路３６にはＣＣＤ３７及び前述のメモリコントローラ３８が接続されている。メモリコントローラ３８はローカルバス３０と直接接続している他、読取用のワークエリアとして使用されるＳＤＲＡＭ４０とも接続されている。
【００２６】
ＣＣＤ３７は図示しない読取部（スキャナ）に備えられている。ＣＣＤ３７が原稿を読み取った信号は読取用画像処理回路３６で処理されてたとえば白黒２値の画像データに変換される。この変換後の画像データはメモリコントローラ３８から読取用コーデック３９へ送られてコーディング（符号化）され、その後にローカルバス３０へ出力される。
【００２７】
モデム２３及びＮＣＵ２４はシステムバス２０を介してゲートアレイ２１に接続されているが、それぞれも相互に接続されている。モデム２３はファクシミリ通信が可能なファクシミリモデムで構成されている。ＮＣＵ２４は、公衆電話交換網（ＰＳＴＮ）とのアナログ回線の閉結及び開放の動作を行なうハードウェアであり、必要に応じてモデム３２を公衆電話交換網に接続し、他のファクシミリ装置との間のファクシミリ通信を制御する。
【００２８】
以上のような構成の本発明のコンピュータシステムである複合機の代表的な動作は以下の通りである。
【００２９】
公衆電話交換網経由で他のファクシミリ装置からファクシミリ通信によりＮＣＵ２４経由でモデム２３が受信したファクシミリ画像データは、システムバス２０へ出力され、ゲートアレイ２１を経由してＳＤＲＡＭ２２に記憶される。また、読取部のＣＣＤ３７で読み取られて読取用画像処理回路３６で変換された画像データは、メモリコントローラ３８から読取用コーデック３９に与えられて符号化された後にローカルバス３０へ出力され、ゲートアレイ２１経由でＳＤＲＡＭ２２に記憶される。
【００３０】
ＳＤＲＡＭ２２に記憶されているファクシミリ画像データをファクシミリ送信する場合、ファクシミリ画像データは、ゲートアレイ２１経由でシステムバス２０へ出力され、モデム２３，ＮＣＵ２４経由で公衆電話交換網へファクシミリ送信される。また、ＳＤＲＡＭ２２に記憶されているファクシミリ画像データをプリントアウトする場合、ファクシミリ画像データは、ゲートアレイ２１経由でローカルバス３０へ出力され、プリント用コーデック３４で復号されてプリント用画像処理回路３１からプリンタエンジン３２へ出力されてプリントアウトされる。
【００３１】
以上のようなＳＤＲＡＭ２２に対するデータの入出力は、ゲートアレイ２１のＤＭＡコントローラによるＤＭＡ転送により、ＭＰＵ１１を介在せずに行われる。
【００３２】
ＤＭＡ転送は、各バスに接続され各デバイス及びゲートアレイ２１から入出力される制御信号により制御されるが、以下にそれぞれの制御信号について説明する。なお、信号名の先頭に「／」が付加されている信号はローアクティブ（ローレベルである場合に有意）であることを意味している。
【００３３】
モデム２３からゲートアレイ２１へは／ＤＲＥＱ０（第０データ転送要求信号）が、プリント用コーデック３４からゲートアレイ２１へは／ＤＲＥＱ１（第１データ転送要求信号）が、読取用コーデック３９からゲートアレイ２１へは／ＤＲＥＱ２（第２データ転送要求信号）が、それぞれ与えられる。
【００３４】
一方、データ転送の要求を受け付けたゲートアレイ２１は、データ転送元のデバイスが接続されているバスと、データ転送先のデバイスが接続されているバスとの接続を確立した後、ゲートアレイ２１からモデム２３へは／ＤＡＣＫ０（第０データ転送承認信号）が、ゲートアレイ２１からプリント用コーデック３４へは／ＤＡＣＫ１（第１データ転送承認信号）が、ゲートアレイ２１から読取用コーデック３９へは／ＤＡＣＫ２（第２データ転送承認信号）が、それぞれ与えられる。
【００３５】
つまり、各デバイスからゲートアレイ２１に対してデータ転送を要求し、ゲートアレイ２１は、データ転送元のデバイスが接続されているバスと、データ転送先のデバイスが接続されているバスとの接続を確立した後、データ転送を要求したデバイスにその旨を示す信号を与えることによりＤＭＡが可能となる。なお、ＤＭＡを行なう場合には、ＭＰＵ１１とのデータ衝突回避すべく、ＭＰＵ１１にホールド信号（ウェイト信号）を出力し、ＭＰＵ１１の動作を一旦停止させてからメモリアクセスを行なうようになっている。
【００３６】
次に、本発明の電子回路であるゲートアレイ２１の構成について、その一例を示す図面を参照して説明する。図２は本発明のコンピュータシステムの電子回路であるゲートアレイ構成例を示すブロック図である。
【００３７】
ゲートアレイ２１内には、内部バス２１０に、システムバスＩ／Ｆ２１１，ＳＤＲＡＭＩ／Ｆ２１３，ローカルバスＩ／Ｆ２１４，ＤＭＡＣ２１５，アドレスデコーダ２１６等が接続されている。また、アドレスデコーダ２１６にはレジスタ２１７がバス接続されており、レジスタ２１７はＤＭＡＣ２１５とも接続されている。
【００３８】
システムバスＩ／Ｆ２１１は、ゲートアレイ２１のシステムバス２０に対するインタフェイスであり、ゲートアレイ２１はシステムバス２０を介してモデム２３，ＮＣＵ２４，読取用画像処理回路３６との間でデータ転送を行なう。またシステムバスＩ／Ｆ２１１は、ゲートアレイ２１のパネルバス５０に対するインタフェイスとしても機能し、ゲートアレイ２１はパネルバス５０を介して操作パネル５１との間でデータ転送を行なう。なお、システムバスＩ／Ｆ２１１はパネルバス５０と図示しないバッファを介して接続されており、バッファのオン／オフによりパネルバス５０との接続を制御する。
【００３９】
ＳＤＲＡＭＩ／Ｆ２１３は、ゲートアレイ２１とＳＤＲＡＭ２２とを接続するためのインタフェイスであり、ゲートアレイ２１はＳＤＲＡＭ２２との間でデータ転送を行なう。
【００４０】
ローカルバスＩ／Ｆ２１４は、ゲートアレイ２１のローカルバス３０に対するインタフェイスであり、ゲートアレイ２１はローカルバス３０を介してプリント用画像処理回路３１，メモリコントローラ３３，プリント用コーデック３４，メモリコントローラ３８，読取用コーデック３９との間でデータ転送を行なう。
【００４１】
次に、ＭＰＵ１１を介在することなく、ＤＭＡによりデバイス間でデータ転送を制御するゲートアレイ２１の動作について説明する。
【００４２】
レジスタ２１７には、／ＤＲＥＱ０，／ＤＲＥＱ１，／ＤＲＥＱ２のそれぞれに対して、そのデータ転送要求信号に対応する転送元のデバイスと転送先のデバイスとがいずれのバスに接続されているか、すなわち、いずれのインタフェイスに接続されているかのデバイス情報が関連付けて記憶されている。なお、レジスタ２１７が記憶するデバイス情報は、例えば電源オン時にＭＰＵ１１によってレジスタ２１７に書き込まれる。より具体的には、ＲＯＭ１２に格納されているコンピュータプログラムに、コンピュータシステム（本例では複合機）のデバイスとバスとの構成に応じたデバイス情報を設定するようにしておき、コンピュータプログラムが実行される際に、レジスタ２１７に書き込まれる。
【００４３】
レジスタ２１７には、例えば、／ＤＲＥＱ０＝”Ｌ”（ローレベル）に対して、モデム２３とＳＤＲＡＭ２２との間のＤＭＡ転送動作を制御すべく、モデム２３がシステムバス２０に接続されており、システムバス２０に対するインタフェイスがシステムバスＩ／Ｆ２１１である旨を、且つＳＤＲＡＭ２２に対するインタフェイスがＳＤＲＡＭＩ／Ｆ２１３である旨を、それぞれ示すデバイス情報が記憶されている。
【００４４】
また、レジスタ２１７には、／ＤＲＥＱ１＝”Ｌ”に対して、プリント用コーデック３４とＳＤＲＡＭ２２との間のＤＭＡ転送動作を制御すべく、プリント用コーデック３４がローカルバス３０に接続されており、ローカルバス３０に対するインタフェイスがローカルバスＩ／Ｆ２１４である旨を、且つＳＤＲＡＭ２２に対するインタフェイスがＳＤＲＡＭＩ／Ｆ２１３である旨を、それぞれ示すデバイス情報が記憶されている。
【００４５】
更に、レジスタ２１７には、／ＤＲＥＱ２＝”Ｌ”に対して、読取用コーデック３９とＳＤＲＡＭ２２との間のＤＭＡ転送動作を制御すべく、読取用コーデック３９がローカルバス３０に接続されており、ローカルバス３０に対するインタフェイスがローカルバスＩ／Ｆ２１４である旨を、且つＳＤＲＡＭ２２に対するインタフェイスがＳＤＲＡＭＩ／Ｆ２１３である旨を、それぞれ示すデバイス情報が記憶されている。
【００４６】
ＤＭＡＣ２１５は、各デバイスから入力された／ＤＲＥＱ０，／ＤＲＥＱ１，／ＤＲＥＱ２から、レジスタ２１７に記憶されているデバイス情報を参照して、／ＢＲＥＱ０をシステムバスＩ／Ｆ２１１へ、／ＢＲＥＱ１をＳＤＲＡＭＩ／Ｆ２１３へ、／ＢＲＥＱ２をローカルバスＩ／Ｆ２１４へ、それぞれ出力する。なお、それぞれの／ＤＲＥＱ０，／ＤＲＥＱ１，／ＤＲＥＱ２に対して、／ＢＲＥＱ０，／ＢＲＥＱ２のいずれか一つと／ＢＲＥＱ１とが、すなわち、ＳＤＲＡＭ２２にアクセスすべきデバイスとＳＤＲＡＭ２２とに対応する信号がアクティブである。／ＢＲＥＱ０，／ＢＲＥＱ１，／ＢＲＥＱ２は、各インタフェイスに対して内部バス２１０のバス占有権を要求する要求信号であり、／ＢＲＥＱ０，／ＢＲＥＱ１，／ＢＲＥＱ２の内のいずれか二つがアクティブとなって内部バス２１０のバス占有権を要求する。
【００４７】
具体的には、例えば、／ＤＲＥＱ０＝”Ｌ”の場合、モデム２３とＳＤＲＡＭ２２との間でＤＭＡ転送を行なうべく、レジスタ２１７を参照して／ＢＲＥＱ０及び／ＢＲＥＱ１をアクティブ（”Ｌ”）にし、モデム２３とＳＤＲＡＭ２２とのバスチャンネルをオンにさせる。
【００４８】
また、／ＤＲＥＱ１＝”Ｌ”の場合、プリント用コーデック３４とＳＤＲＡＭ２２との間のＤＭＡ転送を行なうべく、レジスタ２１７を参照して／ＢＲＥＱ２及び／ＢＲＥＱ１をアクティブ（”Ｌ”）にし、プリント用コーデック３４とＳＤＲＡＭ２２とのバスチャンネルをオンにさせる。
【００４９】
更に、／ＤＲＥＱ２＝”Ｌ”の場合、読取用コーデック３９とＳＤＲＡＭ２２との間のＤＭＡ転送を行なうべく、レジスタ２１７を参照して／ＢＲＥＱ２及び／ＢＲＥＱ１をアクティブ（”Ｌ”）にし、読取用コーデック３９とＳＤＲＡＭ２２とのバスチャンネルをオンにさせる。
【００５０】
一方、／ＢＲＥＱ０を受け取ったシステムバスＩ／Ｆ２１１は／ＢＡＣＫ０を、／ＢＲＥＱ１を受け取ったＳＤＲＡＭＩ／Ｆ２１３は／ＢＡＣＫ１を、／ＢＲＥＱ２を受け取ったローカルバスＩ／Ｆ２１４は／ＢＡＣＫ２を、それぞれＤＭＡＣ２１５へ出力する。／ＢＡＣＫ０，／ＢＡＣＫ１，／ＢＡＣＫ２は、各要求信号に対してバス占有権を承認した旨を示す承認信号であり、承認信号をＤＭＡＣ２１５へ出力（返答）することにより、／ＤＲＥＱ０，／ＤＲＥＱ１，／ＤＲＥＱ２を出力してきたデバイスと、ＳＤＲＡＭ２２との間のデータ転送経路を確立する。
【００５１】
そして、ＤＭＡＣ２１５は、／ＤＲＥＱ０を要求してきたモデム２３へ／ＤＡＣＫ０を、／ＤＲＥＱ１を要求してきたプリント用コーデック３４へ／ＤＡＣＫ１を、／ＤＲＥＱ２を要求してきた読取用コーデック３９へ／ＤＡＣＫ２を、それぞれ出力し、データ転送経路が確立されたことを通知する。この通知を受け取ることにより、各デバイスは、ＳＤＲＡＭ２２との間で、ＭＰＵ１１を介在することなく、内部バス２１０を介してデータの転送（読み出し又は書き込み）を行なう。
【００５２】
以上のように、本発明の意義は、／ＤＲＥＱ０，／ＤＲＥＱ１，／ＤＲＥＱ２のそれぞれのデータ転送要求信号に対して、転送元のデバイスと転送先のデバイスとがいずれのバスにそれぞれ接続されているか、すなわち、いずれのインタフェイスにそれぞれ接続されているかのデバイス情報を記憶するレジスタ２１７をコンピュータシステム（本実施形態では複合機）に追加した点にあり、このようにすることで、レジスタ２１７に記憶するデバイス情報の設定を外部から変更することで、それぞれのシステム構成に対応したバス間のデータ転送（ＤＭＡ）を制御することができる。従って、システム毎にゲートアレイを設計及び製作する必要がなくなるため、工数及びコスト面に優れ、且つ汎用性の高いゲートアレイ、及びそのようなゲートアレイを備えたコンピュータシステムを提供できる。
【００５３】
なお、前述の実施の形態では、データ転送要求信号に対して、転送元のデバイスと転送先のデバイスとがいずれのバスにそれぞれ接続されているか、すなわち、いずれのインタフェイスにそれぞれ接続されているかのデバイス情報を記憶するレジスタ２１７がゲートアレイ２１に内蔵されている形態について説明したが、ゲートアレイの外部に設けられていてもよく、そのような場合には、ゲートアレイとレジスタとを信号線により接続し、レジスタに記憶されているデバイス情報を取得するようにすればよい。
【００５４】
また、前述の実施の形態では、ＤＭＡによりデータ転送を行なうデバイスはモデム２３，プリント用コーデック３４及び読取用コーデック３９等の３個であるが、これはあくまでも一例であり、より多数または少数のデバイスをＤＭＡによりデータ転送を行なう場合にも、デバイスの数に応じてゲートアレイを構成することにより対応可能であることは言うまでもない。
【００５５】
更に、前述の実施の形態では、レジスタ２１７がソフト的に書き換え可能なデバイスであり、デバイス情報が、例えば電源オン時にＲＯＭ１２から読み出されてＭＰＵ１１の制御によりレジスタ２１７に書き込まれる形態について説明したが、レジスタ２１７がヒューズＲＯＭ、ＥＥＰＲＯＭ等のハード的に書き込み可能なデバイスであってもよく、コンピュータシステム（実施形態では複合機）のデバイスとバスとの構成に応じてＲＯＭライタ等によりデバイス情報を書き込むような形態であってもよい。
【００５６】
更にまた、前述の実施の形態では、各信号はローアクティブ（ローレベルである場合に有意）であるが、各信号がハイアクティブ（ハイレベルである場合に有意）であってもよいし、また全ての信号がローアクティブ又はハイアクティブのいずれかに統一されている必要もない。
【図面の簡単な説明】
【００５７】
【図１】本発明のコンピュータシステムの一実施の形態としての複合機の内部構成例を示すブロック図である。
【図２】本発明のコンピュータシステムの電子回路であるゲートアレイ構成例を示すブロック図である。
【符号の説明】
【００５８】
１１  ＭＰＵ
１２  ＲＯＭ
２０  システムバス
２１  ゲートアレイ
２２  ＳＤＲＡＭ
２３  モデム
３０  ローカルバス
３４  プリント用コーデック
３９  読取用コーデック
５０  パネルバス
２１１  システムバスＩ／Ｆ
２１４  ローカルバスＩ／Ｆ
２１５  ＤＭＡＣ
２１７  レジスタ
【図１】
2005078598.tif 000003
【図２】
2005078598.tif 000004