(57)【要約】【課題】ショート不良の発生が抑制された半導体装置を提供すること。【解決手段】ビアホール１９周辺の低線膨張絶縁層１６は、ポリメチルシロキサン（比誘電率＝２．８、ヤング率＝５ＧＰａ、線膨張係数＝４０×１０-6℃-1）に、比較的低い線膨張係数を持つ有機シリコン酸化物（比誘電率＝３．０、ヤング率＝１５ＧＰａ、線膨張係数＝１０×１０-6℃-1）の微粒子を分散させた膜が用いられる。【選択図】    図１
2005259955.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
この半導体基板上に形成され、第１の孔を有し、比誘電率が３以下，ヤング率が１０ＧＰａ以下、且つ線膨張係数が３０×１０-6℃-1より大きい第１の絶縁材と、線膨張係数が３０×１０-6℃-1以下の第２の絶縁材とを具備する第１の絶縁層と、
前記第１の絶縁層上に形成され、前記第１の孔に接続する溝を有する第２の絶縁層と、
前記第１の孔及び溝の表面上に形成されたバリアメタル層と、
このバリアメタル層上に形成されたＣｕを主成分とする導電層とを具備する半導体装置において、
複合線膨張係数αが、
【数１】
2005259955.tif 000006
で表され、
前記第１の孔から６μｍ以内の前記第１の絶縁層の複合線膨張係数αは３０×１０-6℃-1以下であることを特徴とする半導体装置。
【請求項２】
前記第１の孔から２μｍ以内の前記第１の絶縁層の前記複合線膨張係数αが３０×１０-6℃-1以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
複合ヤング率Ｅが、
【数２】
2005259955.tif 000007
で表され、
前記第１の絶縁層の複合ヤング率Ｅが５ＧＰａ以上であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記バリアメタル層は、Ｔａ、Ｔｉ、Ｗ及びＮｂを含むグループから一つ以上選ばれた材料を含むことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第２の絶縁層の比誘電率は３以下であることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｃｕを主成分とするビアプラグを有する半導体装置に関する。
【背景技術】
【０００２】
ＬＳＩの動作を高速化するために、層間絶縁膜としてより低誘電率の絶縁膜が使用される。低誘電率絶縁膜は、その材料の密度を低下させたり、あるいは材料中の極性を排除したりすることなどにより形成する。例えば、材料密度の低下を図るために、一般的に材料の多孔質化（ポーラス化）が行われる。比誘電率を低くするために膜密度を下げた結果として、低誘電率絶縁膜においては、比誘電率が低いほどヤング率が小さく、線膨張係数が大きくなる傾向がある。特に近年、より低誘電率化を図るために使用されている比誘電率３．０以下という低誘電率絶縁膜においては、一般的にヤング率は１０ＧＰａ以下と低く、且つ、線膨張係数は３０×１０-6℃-1より大きい。
【０００３】
アニールやシンターといった高温プロセス中には、Ｃｕ、バリアメタルといった導電材料や層間絶縁膜には、それぞれ界面を形成する材料との線膨張係数差により熱応力が生じる。配線材料となるＣｕの線膨張係数は、室温から５００℃の温度範囲では約１６〜３０×１０-6℃-1という大きさであるが、Ｃｕと層間絶縁膜の間に用いられるバリアメタル層は、ＴａやＴｉといった高融点金属やその化合物が多く、それらの線膨張係数は１０×１０-6℃-1以下である。
【０００４】
そのため、層間絶縁膜として低誘電率絶縁膜を用いた場合には、比較的線膨張係数の大きいＣｕと低誘電率絶縁膜にはさまれて形成される、両者より線膨張係数の小さいバリアメタル層には、大きな引張り応力の集中が起こる。このバリアメタルに生じる熱応力は、配線、ビアプラグといった導電層周辺に配置される低誘電率絶縁膜の線膨張係数が大きいほど増大する。特に、低誘電率絶縁膜の線膨張係数がＣｕの線膨張係数（３０×１０-6℃-1）より大きくなる場合には、バリアメタル層にかかる熱応力は急激に増大する。
【０００５】
ビアプラグの側壁部分では、バリアメタルの膜厚が他の部分より薄いために、バリアメタル層に働く熱応力が原因となって、クラックが発生する恐れがある。一般的に低誘電率絶縁膜は破壊強度が低く、バリアメタル層で生じたクラックは、低誘電率絶縁膜内にまで進展することがある。その結果、高温で圧縮応力状態にあるＣｕ等の導電性材料が、クラックによる亀裂に突出することに起因して、ショート不良が発生することになる（特許文献１）。
【特許文献１】特開２００３−１９７７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、ショート不良の発生が抑制された半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一例に係わる半導体装置は、半導体基板と、この半導体基板上に形成され、第１の孔を有し、比誘電率が３以下，ヤング率が１０ＧＰａ以下、且つ線膨張係数が３０×１０-6℃-1より大きい第１の絶縁材と、線膨張係数が３０×１０-6℃-1以下の第２の絶縁材とを含む複数の絶縁材で構成された第１の絶縁層と、前記第１の絶縁層上に形成され、前記第１の孔に接続する溝を有する第２の絶縁層と、前記第１の孔及び溝の表面上に形成されたバリアメタル層と、このバリアメタル層上に形成されたＣｕを主成分とする導電層とを具備する半導体装置において、
複合線膨張係数αが、
【数３】
2005259955.tif 000003
【０００８】
で表され、前記第１の孔から６μｍ以内の前記第１の絶縁層の複合線膨張係数αは３０×１０-6℃-1以下であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、第１の絶縁材と第２の絶縁材とを組み合わせて、第１の絶縁層の複合線膨張係数αを３０×１０-6℃-1以下にすることによって、ショート不良の発生を抑制することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の実施の形態を以下に図面を参照して説明する。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる半導体装置を示す断面図である。
【００１２】
図１に示すように、半導体基板１０上に低誘電率層間絶縁膜１１及び破壊強度が高い第１のキャップ絶縁膜１２が積層されている。低誘電率層間絶縁膜１１及び第１のキャップ絶縁膜１２に下層配線溝１３が形成されている。下層配線溝１３内に図示されないバリアメタル層を介して下層配線１４が形成されている。第１のキャップ絶縁膜１２及び下層配線１４上に、エッチングストッパ絶縁膜（第３の絶縁層）１５，低線膨張絶縁層（第１の絶縁層）１６，低誘電率絶縁膜（第２の絶縁層）１７，第２のキャップ絶縁膜１８が形成されている。
【００１３】
エッチングストッパ絶縁膜１５は、例えばプラズマＣＶＤ法で形成されるシリコン窒化膜（比誘電率＝７．０、ヤング率＝１００ＧＰａ）である。また、低誘電率絶縁膜１７としては、例えば、通常の熱処理工程で形成したポリメチルシロキサン膜（比誘電率＝２．８、ヤング率＝５ＧＰａ、線膨張係数＝４０×１０-6℃-1）を用いることができる。また、有機絶縁膜や、ハイドロジェンシルセスキオキサン、カーボン含有ＳｉＯ2 膜（ＳｉＯＣ)、多孔質シリカ膜、高分子膜、Ｆ添加アモルファスカーボン膜を用いて低誘電率絶縁膜１７を形成してもよい。これらの材料は、いずれもヤング率１０ＧＰａ以下、線膨張係数３０×１０-6℃-1より大きい。第２のキャップ絶縁膜１８は、例えばプラズマＣＶＤ法で形成されるシリコン酸化膜である。
【００１４】
エッチングストッパ絶縁膜１５及び低線膨張絶縁層１６にビアホール（第１の孔）１９が形成されている。低誘電率絶縁膜１７及び第２のキャップ絶縁膜１８に上層配線溝２０が形成されている。ビアホール１９及び上層配線溝２０の表面上にバリアメタル層２１1，２１2が形成されている。バリアメタル層２１1，２１2は、Ｔａ、Ｔｉ、Ｗ、Ｎｂ、それらを含む合金、それらの化合物、またはそれらの積層膜から構成することができる。バリアメタル層２１1 ，２１2 の表面上にＣｕを主成分とする導電性材料２２1，２２2が形成されている。ビアホール１９内に埋めこまれているバリアメタル層２１1及び導電性材料２２1が、ビアプラグ２３である。また、上層配線溝２０内に埋めこまれているバリアメタル層２１2及び導電性材料２２2が、上層配線２４である。
【００１５】
本実施形態では、低線膨張絶縁層１６として、例えば、ポリメチルシロキサン（比誘電率＝２．８、ヤング率＝５ＧＰａ、線膨張係数＝４０×１０-6℃-1）に、比較的低い線膨張係数を持つ有機シリコン酸化物（比誘電率＝３．０、ヤング率＝１５ＧＰａ、線膨張係数＝１０×１０-6℃-1）の微粒子を分散させた膜を用いる。ポリメチルシロキサンの代わりに、有機絶縁材料や、ハイドロジェンシルセスキオキサン、カーボン含有ＳｉＯ2 （ＳｉＯＣ）、多孔質シリカ、高分子材料、アモルファスカーボン（Ｆドープ）を用いてもよい。これらの材料は、いずれも、比誘電率が３以下、ヤング率が１０ＧＰａ以下、線膨張係数が３０×１０-6℃-1より大きい。また、比較的低い線膨張係数を持つ絶縁材微粒子の材料としては、カーボン含有ＳｉＯ2 （ＳｉＯＣ）、フッ素含有ＳｉＯ2 （ＳｉＯＦ）を用いてもよい。これらの材料は、いずれもヤング率１０ＧＰａ〜４０ＧＰａ、線膨張係数０．１×１０-6℃-1〜１０×１０-6℃-1程度である。
【００１６】
分散させる有機シリコン酸化物の微粒子は直径約１ｎｍ〜５ｎｍ程度で、含有率はポリメチルシロキサンに対して２０〜３０体積％程度である。
【００１７】
低線膨張絶縁層１６は、複数の絶縁材料（ポリメチルシロキサン及び有機シリコン酸化物）で構成されている。複数の材料で構成されている場合の複合線膨張係数αは以下の式で求めることができる。
【数４】
2005259955.tif 000004
【００１８】
ここで、ｖiはｉ番目の絶縁材の体積比、αiはｉ番目の絶縁材の線膨張係数である。なお、体積比は、エッチングストッパ絶縁膜１５上面と上層配線２４の下面との間に配置されている少なくとも２種類以上の絶縁材の体積比である。
【００１９】
本実施形態では、低線膨張絶縁層１６の複合線膨張係数αが３０×１０-6℃-1以下となるように、有機シリコン酸化物の微粒子の含有率を調整している。低線膨張絶縁層１６の複合線膨張係数を３０×１０-6℃-1以下にするためには、微粒子の含有率をある程度上げる必要がある。しかし、含有率を上げるとそれに伴い比誘電率も高くなるため、本実施形態では３０体積％を上限とした。
【００２０】
図２に、アニール時に、ビアホール部のバリアメタル層に生じる熱応力の最大値をシミュレーションにより求めた結果を示す。具体的には、絶縁膜のヤング率を１〜１１GPaまで、線膨張係数を1×１０-6℃-1〜６０×１０-6℃-1まで変化させたときの、計算結果を示している。ヤング率依存性よりも線膨張係数依存性の方が大きく、線膨張係数が大きいほどバリアメタル層に生じる熱応力が大きくなっている。特に、絶縁膜の線膨張係数がＣｕの線膨張係数（３０×１０-6℃-1）より大きくなる領域では、バリアメタル層に生じる熱応力が、絶縁膜の線膨張係数に依存して急激に大きくなっていく。また、絶縁膜の線膨張係数が３０×１０-6℃-1を境にして、バリアメタルに生じる熱応力の絶縁膜のヤング率依存性が変化する。つまり、絶縁膜の線膨張係数が３０×１０-6℃-1以下の領域では、絶縁膜のヤング率が大きいほど、バリアメタル層に生じる熱応力は小さくなっていくのに対し、絶縁膜の線膨張係数が３０×１０-6℃-1以上の領域では、絶縁膜のヤング率が大きいほど、バリアメタル層に生じる熱応力も大きくなる。
【００２１】
機械的強度の低い低誘電率絶縁膜を用いた多層配線における不良として、上述した熱応力に起因したもの以外に、CMPやプロービング、ボンディングの際の外部応力に起因した絶縁膜クラックがある。これを抑制するためには、絶縁膜のヤング率は高い方が望ましい。そのため近年、低誘電率絶縁膜は、できるだけ比誘電率を低く且つヤング率を高くしようとする傾向が見られる。しかしながら、先に述べたように、熱応力の値は低誘電率絶縁膜の線膨張係数に強く依存する。従来の３０×１０-6℃-１より大きい線膨張係数をもつ低誘電率絶縁膜において、外部応力起因の不良抑制のためヤング率を高くしようとすると、熱応力はさらに増大し、熱応力起因の絶縁膜クラックが生じやすくなってしまう。
【００２２】
本実施形態では、低線膨張絶縁層１６を複数の絶縁材で構成し、低線膨張絶縁層１６の線膨張係数を３０×１０-6℃-1以下にすることで、外部応力による絶縁膜クラックを抑制すると同時に、熱応力により低線膨張絶縁層１６にクラックが生じることを抑制することができる。その結果、ショート不良が発生することを抑制することができる。
【００２３】
また、外部応力に起因した不良抑制を考慮すると、次式で表される複合ヤング率Ｅが、５ＧＰａ以上であることが好ましく、比誘電率を十分に低くする点から５ＧＰａ以上１５ＧＰａ以下であることがさらに好ましい。
【数５】
2005259955.tif 000005
【００２４】
ここで、ｖiはｉ番目の絶縁材の体積比、αiはｉ番目の絶縁材のヤング率である。なお、体積比は、エッチングストッパ絶縁膜１５上面と上層配線２４の下面との間に配置されている少なくとも２種類以上の絶縁材の体積比である。
【００２５】
次に、図１に示した半導体装置の製造工程を以下に説明する。図３は、本発明の第１の実施形態に係わる半導体装置の製造工程を示す断面図である。なお、図３では、半導体基板１０の図示を省略する。
【００２６】
まず、図３（ａ）に示すように、半導体素子などが形成された半導体基板上に、低誘電率層間絶縁膜１１及び第１のキャップ絶縁膜１２を順次堆積する。低誘電率層間絶縁膜１１及び第１のキャップ絶縁膜１２に下層配線溝１３を形成する。下層配線溝１３内にバリアメタル層を有する下層配線１４を埋め込み形成する。
【００２７】
図３（ｂ）に示すように、さらに、エッチングストッパ絶縁膜として作用するシリコン窒化膜１５をプラズマＣＶＤ法により形成する。次に、低線膨張絶縁層１６を形成する。ここで、低線膨張絶縁層１６を形成する方法を具体的に説明する。溶媒に膜材料もしくはその前駆体としてのポリメチルシロキサンを溶解させたワニス（絶縁膜用塗布材料）に有機シリコン酸化物の微粒子を含有させた溶液を用意する。用意された溶液をコーターを用いてシリコン窒化膜１５上にスピンコート塗布する。次に、この基板を８０℃に保持したホットプレート上に載置し１分間の熱処理を行う。続いて、この基板を２００℃に保持したホットプレート上に載置し１分間の熱処理を行う。最後に、450℃に保持したホットプレートで窒素雰囲気中において30分間の熱処理を行う。
【００２８】
ここで、低線膨張絶縁層１６のヤング率をナノインデンテーション法を用いて測定した結果、８ＧＰａであった。また、シリコン基板上に上述した方法で低線膨張絶縁層を形成し、基板の温度を変えながら、レーザー走査法により基板の反り量を測定する方法を用いて、線膨張係数を測定した結果、室温から５００℃の範囲で、３０×１０-6℃-1であった。
【００２９】
次に、低誘電率絶縁膜１７を形成する。低誘電率絶縁膜１７の形成方法を説明する。溶媒に膜材料もしくはその前駆体としてのポリメチルシロキサンを溶解させたワニスを、コーターを用いてスピンコート塗布する。次にこの基板を８０℃に保持したホットプレート上に載置し１分間の熱処理を行う。続いて、この基板を２００℃に保持したホットプレート上に載置し１分間の熱処理を行う。最後に、４５０℃に保持したホットプレートで窒素雰囲気中において３０分間の熱処理を行う。
【００３０】
こうして形成した低誘電率絶縁膜１７上に、プラズマＣＶＤ法でシリコン酸化膜１８を形成する。
【００３１】
次に、図３（ｃ）に示すように、低線膨張絶縁層１６、低誘電率絶縁膜１７、シリコン酸化膜１８に、下層配線１４に接続するビアホール１９をＲＩＥ加工によって形成する。さらに、低誘電率絶縁膜１７、シリコン酸化膜１８のビアホール１９を含む領域に、上層配線溝２０をＲＩＥ加工により形成する。その後、ビアホール１９底部のシリコン窒化膜１５をＲＩＥにより除去して、下層配線１４の表面を露出させる。
【００３２】
次に、図３（ｄ）に示すように、全面にＴａ、Ｔｉ、Ｎｂ、ＴａＮ、ＴｉＮ、ＮｂＮ、ＷＮのいずれか、あるいは２種類以上を含む積層膜を１５０℃で堆積して、バリアメタル層２１を形成する。さらに、めっきのシードとなるＣｕを堆積した後、導電材料としてのＣｕをめっき法により堆積して、ビアホール１９および上層配線溝２０の内部に導電性材料２２を埋め込む。その後、アニールを行う。アニールは電気炉、またはホットプレートを用い、フォーミングガス中、または窒素雰囲気中で、１５０℃〜３００℃の温度範囲で、電気炉の場合は約１時間、ホットプレートの場合は約１分〜５分行う。
【００３３】
最後に、図３（ｅ）に示すように、シリコン酸化膜１８上の上層配線溝２０以外の領域に堆積されたバリアメタル層２１および導電性材料２２をＣＭＰ法により除去する。そして、プラズマＣＶＤ法を用いて、基板温度３８０℃でシリコン窒化膜２５を全面に形成することによって、図１に示した配線構造が得られる。
【００３４】
図１に示す配線構造においては、熱応力によりクラックが生じやすいビアプラグ周辺には、線膨張係数が３０×１０-6℃-1以下の低線膨張絶縁層が配置されているため、ビアホール側壁のバリアメタル層２１に働く熱応力が抑制され、アニールや上部絶縁膜の成膜に伴う高温工程、さらにその後のシンター工程を経ても、ビアホール１９周辺の低線膨張絶縁層１６にクラックが発生することはなかった。なお、比較的線膨張係数の小さい有機シリコン酸化物の微粒子を分散させることにより、線膨張係数を下げられると同時に、比誘電率は高くなってしまう。しかし、上記配線構造においては、低誘電率化に最も効果が高い配線間は、通常の低誘電率絶縁膜１７が配置されているため、低誘電率化の効果を損なうことがない。
【００３５】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。なお、図１に示した半導体装置と同様な部位には同一符号を付し、その説明を省略する。
【００３６】
図４に示すように、半導体装置は、比誘電率が３以下，ヤング率が１０ＧＰａ以下、且つ線膨張係数が３０×１０-6℃-1より大きい第１の絶縁材３６ａに形成された孔または溝内に、３０×１０-6℃-1以下の線膨張係数をもつ第２の絶縁材３６ｂが埋め込まれた低線膨張絶縁層３６を具備する。
【００３７】
比誘電率が３以下，ヤング率が１０ＧＰａ以下、且つ線膨張係数が３０×１０-6℃-1より大きい第１の絶縁材３６ａとしては、例えば、ポリメチルシロキサン膜を用いることができる。さらに、ポリアリーレンおよびポリアリーレンポリエーテル等の有機絶縁材、ハイドロジェンシルセスキオキサン、カーボン含有ＳｉＯ2（ＳｉＯＣ）、多孔質シリカ、高分子材料、アモルファスカーボン（Ｆドープ）を用いてもよい。これらの材料は、いずれも比誘電率が３以下、ヤング率が１０ＧＰａ以下、線膨張係数が３０×１０-6℃-1より大きい。また、３０×１０-6℃-1以下の線膨張係数をもつ第２の絶縁材３６ｂとしては、シリコン酸化物、シリコン窒化物を用いることができる。さらに、ＣＶＤ法で形成した有機シリコン物、フッ素含有ＳｉＯ2（ＳｉＯＦ）、シリコン酸窒化物、シリコン炭窒化物を用いてもよい。これらの材料は、いずれもヤング率１０ＧＰａより大きく、線膨張係数は０．１×１０-6℃-1〜１０×１０-6℃-1程度である。
【００３８】
第２の絶縁材３６ｂの配置方法を図５，図６に示す。図５及び図６は、本発明の第２の実施形態に係わる半導体装置の平面図である。第２の絶縁材３６ｂは、図５に示すように柱状に配置されてもよいし、図６に示すようにビアプラグの周囲にフェンス状に配置されていてもよい。
【００３９】
図４に示したような、線膨張係数が３０×１０-6℃-1より大きい低誘電率絶縁膜をビアプラグ周辺に用いた場合の、３００℃におけるビアプラグ近傍の絶縁膜の歪み量を図７に示す。ビアプラグ側壁部における歪み量を１として規格化している。ビアプラグから離れるにしたがって、絶縁膜の歪み量は小さくなる。特にビアプラグから２μｍ以上離れると急激に歪み量は小さくなり、６μｍ以上離れると歪み量はほとんどゼロになる。柱状またはフェンス状に線膨張係数が３０×１０-6℃-1以下の第２の絶縁材３６ｂを配置する場合には、ビアプラグから６μｍ以内のみに配置すると、熱応力抑制の効果、低誘電率化の効果ともに高くなる。さらに、ビアプラグから２μｍ以内のみに配置すれば、その効果はいっそう高くなる。
【００４０】
なお、図８に示すように、低線膨張絶縁層４６が、第１の絶縁膜４６ａと第３の絶縁膜４６ｃとの間に第２の絶縁膜４６ｂが１層挟まれている積層構造で構成されていてもよい。第１及び第３の絶縁膜４６ａ，４６ｃは、比誘電率が３以下，ヤング率が１０ＧＰａ以下、且つ線膨張係数が３０×１０-6℃-1より大きい。第２の絶縁膜４６ｂは、線膨張係数が３０×１０-6℃-1以下である。図８は、本発明の第２の実施形態の変形例に係わる半導体装置の構成を示す図である。
【００４１】
比誘電率が３以下，ヤング率が１０ＧＰａ以下、且つ線膨張係数が３０×１０-6℃-1より大きい第１の絶縁膜４６ａ及び第３の絶縁膜４６ｃとしては、例えば、ポリメチルシロキサン膜を用いることができる。さらに、ポリアリーレンおよびポリアリーレンポリエーテル等の有機絶縁材、ハイドロジェンシルセスキオキサン、カーボン含有ＳｉＯ2（ＳｉＯＣ）、多孔質シリカ、高分子材料、アモルファスカーボン（Ｆドープ）を用いてもよい。これらの材料は、いずれも比誘電率が３以下、ヤング率が１０ＧＰａ以下、線膨張係数が３０×１０-6℃-1より大きい。また、３０×１０-6℃-1以下の線膨張係数をもつ第２の絶縁膜４６ｂとしては、シリコン酸化物、シリコン窒化物を用いることができる。さらに、ＣＶＤ法で形成した有機シリコン物、フッ素含有ＳｉＯ2（ＳｉＯＦ）、シリコン酸窒化物、シリコン炭窒化物を用いてもよい。これらの材料は、いずれもヤング率１０ＧＰａより大きく、線膨張係数は０．１×１０-6℃-1〜１０×１０-6℃-1程度である。
【００４２】
次に、図５，図６に示す構造の形成方法を工程順に説明する。図９は、本発明の第２の実施形態に係わる半導体装置の製造工程を示す断面図である。なお、図９では、半導体基板１０の図示を省略する。
【００４３】
まず、前述の第１の実施形態と同様の手法により、低誘電率層間絶縁膜１１及び第１のキャップ絶縁膜１２に埋め込まれた下層配線１４、エッチングストッパ絶縁膜として作用するシリコン窒化膜１５を順次形成する。
【００４４】
次に、シリコン酸化膜（線膨張係数＝０．７×１０-6℃-1）をプラズマＣＶＤ法を用いて全面に形成する。シリコン酸化膜上にフォトレジストでパターンを形成し、これをマスクとして、ＲＩＥ加工により、柱状（またはフェンス状）のパターンのシリコン酸化膜３６ｂを形成する（図９（ａ））。
【００４５】
次に、柱状のシリコン酸化膜３６ｂの間を埋め込むように、溶媒に膜材料もしくはその前駆体としてのポリメチルシロキサンを溶解させたワニスを、コーターを用いてスピンコート塗布する。次にこの基板を８０℃に保持したホットプレート上に載置し１分間の熱処理を行う。続いてこの基板を２００℃に保持したホットプレート上に載置し１分間の熱処理を行う。最後に、４５０℃に保持したホットプレートで窒素雰囲気中において３０分間の熱処理を行い、その後平坦化してポリメチルシロキサン膜３６ａを形成する（図９（ｂ））。こうして形成されたポリメチルシロキサン膜３６ａの線膨張係数は、４０×１０-6℃-1であった。本実施形態では、柱状のシリコン酸化膜３６ｂがビアプラグの形成予定領域から２μｍ以内の位置に配置され、ビアプラグの形成予定領域から６μｍ以内におけるポリメチルシロキサン膜３６ａと柱状に配置されたシリコン酸化膜３６ｂとの体積比は７：３であった。上式より、本実施形態における低線膨張絶縁層３６の複合線膨張係数は、２８×１０-6℃-1となる。
【００４６】
次に、前述の第１の実施形態と同様の手法により、低誘電率絶縁膜１７、シリコン酸化膜１８を形成し、さらに、ビアホール１９、上層配線溝２０をＲＩＥ加工により形成する。ビアホール１９および上層配線溝２０内にバリアメタル層２１およびＣｕを主成分とする導電性材料２２を埋め込む（図９（ｃ））。最後に、シリコン窒化膜２５を全面に形成することによって、図５，図６に示す構造を有する半導体装置を得ることが出来る。
【００４７】
なお、図８に示した配線構造を形成する場合には、シリコン窒化膜１５上に、第１の絶縁膜４６ａと第２の絶縁膜４６ｂと第３の絶縁膜４６ｃを順次成膜する。
【００４８】
こうして形成された配線構造を有する半導体装置においては、熱応力によりクラックが生じやすいビアホール周辺には、複合線膨張係数が３０×１０-6℃-1以下の低線膨張絶縁層が配置されているため、バリアメタル層に働く熱応力が抑制され、アニールや上部絶縁膜の成膜に伴う高温工程、さらにその後のシンター工程を経ても、ビアプラグ周辺の絶縁膜にクラックが発生することはなかった。なお、線膨張係数の小さいシリコン酸化膜との複合材料とすることにより、線膨張係数を下げられると同時に、比誘電率は高くなってしまう。しかし、上記配線構造においては、低誘電率化に最も効果が高い配線間は、通常の低誘電率絶縁膜が配置されているため、低誘電率化の効果を損なうことがない。さらに、図４，図５，図６に示す構造では、ビアプラグおよび配線端部から離れた所に比誘電率の高いシリコン酸化膜が配置されており、また、図８に示す構造でも、配線端部から離れた所に比誘電率の高いシリコン酸化膜が配置されているので、低誘電率化の効果をいっそう向上させることができる。
【００４９】
なお、本発明は、上記実施形態に限定されるものではない。例えば、第１及び第２の実施形態において、低線膨張絶縁層は２種類の絶縁材で構成されていたが、２種類に限らず３種類以上の絶縁材で構成されていても良い。
【００５０】
また、複合線膨張係数αが３０×１０-6℃-1以下の絶縁層として、エッチングストッパ絶縁膜を除外して規定した。低誘電率の材料を用いた場合には、エッチングストッパ絶縁膜を除外しなくても良い。
【００５１】
また、上層配線の周囲の低誘電率絶縁膜の代わりに、複合線膨張係数αが３０×１０-6℃-1以下の低線膨張絶縁層を用いても良い。
【００５２】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【図面の簡単な説明】
【００５３】
【図１】第１の実施形態に係わる半導体装置の構成を示す図。
【図２】バリアメタル層に生じる熱応力のヤング率および線膨張係数依存性を示す図。
【図３】図１に示す半導体装置の製造工程を示す断面図。
【図４】第２の実施形態に係る半導体装置の構成を示す断面図。
【図５】図４に示す半導体装置の第２の絶縁材の配置構成を示す図。
【図６】図４に示す半導体装置の第２の絶縁材の配置構成を示す図。
【図７】ビアプラグ近傍の絶縁膜の歪み量を示す図。
【図８】第２の実施形態の変形例に係わる半導体装置の構成を示す図。
【図９】第２の実施形態に係わる半導体装置の製造工程を示す断面図。
【符号の説明】
【００５４】
１０…半導体基板，１１…低誘電率層間絶縁膜，１２…第１のキャップ絶縁膜，１３…下層配線溝，１４…下層配線，１５…エッチングストッパ絶縁膜，１６…低線膨張絶縁層，１７…低誘電率絶縁膜，１８…第２のキャップ絶縁膜，１９…ビアホール，２０…上層配線溝，２１…バリアメタル層，２２…導電性材料，２３…ビアプラグ，２４…上層配線，２５…シリコン窒化膜
【図１】
2005259955.tif 000008
【図２】
2005259955.tif 000009
【図３】
2005259955.tif 000010
【図４】
2005259955.tif 000011
【図５】
2005259955.tif 000012
【図６】
2005259955.tif 000013
【図７】
2005259955.tif 000014
【図８】
2005259955.tif 000015
【図９】
2005259955.tif 000016