(57)【要約】【課題】簡単な構成でコストの安いリピータを提供する。【解決手段】２個の入出力端にそれぞれパルストランス３、４を設け、パルストランス３の一方の端子対を伝送路１に接続し、他方の端子対をラインレシーバ５Ａの入力、およびバイアス抵抗を介してラインレシーバ５Ｂの入力、ならびにラインドライバ８の出力に接続し、ラインレシーバ５Ｂの出力をモノマルチ９の入力に接続したものを２組設け、モノマルチ９、１０の出力で各々自分のラインドライバ７、８をイネーブルにすると同時に相手のモノマルチ１０、９をクリアするようにし、ラインレシーバの差動動作点は０Ｖを含まない片側にシフトした電圧レベルをもつようにしたので簡単な構成でコストの安いリピータを実現できた。【選択図】    図１
2005012292.tif 000002
【特許請求の範囲】
【請求項１】
半２重通信の伝送路に用いられるリピータにおいて、
２個の入出力端にそれぞれ第１パルストランス（３）と第２パルストランス（４）を設け、
前記第１パルストランス（３）の一方の端子対を第１伝送路（１）に接続し、他方の端子対を第１ラインレシーバ（５Ａ）の入力およびバイアス抵抗を介して第２ラインレシーバ（５Ｂ）の入力ならびに第１ラインドライバ（８）の出力に接続し、
前記第２ラインレシーバ（５Ｂ）の出力を第１モノマルチ（９）の入力に接続し、
前記第２パルストランス（４）の一方の端子対を第２伝送路（２）に接続し、他方の端子対を第３ラインレシーバ（６Ａ）の入力およびバイアス抵抗を介して第４ラインレシーバ（６Ｂ）の入力ならびに第２ラインドライバ（７）の出力に接続し、
前記第４ラインレシーバ（６Ｂ）の出力を第２モノマルチ（１０）の入力に接続し、
前記第１モノマルチ（９）の出力がＨレベルのときは前記第１ラインドライバ（７）をイネーブルにすると同時に前記第２モノマルチ（１０）をクリアし、
前記第２モノマルチ（１０）の出力がＨレベルのときは前記第１ラインドライバ（８）をイネーブルにすると同時に前記第２モノマルチ（９）をクリアする構成とし、
前記ラインレシーバ（５Ａ、５Ｂ、６Ａ、６Ｂ）の差動動作点は０Ｖを含まない片側にシフトした電圧レベルをもつことを特徴としたリピータ。
【請求項２】
半２重通信の伝送路に用いられるリピータにおいて、
２個の入出力端にそれぞれ第１パルストランス（３）と第２パルストランス（４）を設け、
前記第１パルストランス（３）の一方の端子対を第１伝送路（１）に接続し、他方の端子対を第１ラインレシーバ（５）の入力および第１ラインドライバ（８）の出力に接続し、
前記第１ラインレシーバ（５）の出力を第１モノマルチ（９）の入力に接続し、
前記第２パルストランス（４）の一方の端子対を第２伝送路（４）に接続し、他方の端子対を第２ラインレシーバ（６）の入力および第２ラインドライバ（７）の出力に接続し、
前記第２ラインレシーバ（６）の出力を第２モノマルチ（１０）の入力に接続し、
前記第１モノマルチ（９）の出力がＨレベルの時は前記第２ラインドライバ（７）をイネーブルにすると同時に前記第２モノマルチ（１０）をクリアし、前記第２モノマルチ（１０）の出力がＨレベルのときは第１ラインドライバ（８）をイネーブルにすると同時に前記第１モノマルチ（９）をクリアする構成とし、
前記ラインレシーバ（５、６）の差動動作点は０Ｖを含まない片側にシフトした電圧レベルをもつことを特徴としたリピータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は双方向にデータ通信を行う中継器として用いるリピータに関する。
【０００２】
【従来の技術】
従来技術のリピータは信号レベル検出回路を設けて、信号レベルがあらかじめ決められたレベル以上になったらトリガ信号を発生し、このトリガ信号でモノマルチを起動し、モノマルチの出力でゲート回路を制御し、信号間で衝突が起こらないようにして双方向性を維持していた。
例えば従来技術の１つとして特許文献１に開示されたものがある。図４は従来のリピータ回路の構成図である。
図４において、２１、２６、２７、３２は送受信回路、２２、２３、２８、２９はコンパレータ、２４、２５、３０、３１はゲート回路、３３、３６はアンド回路、３４、３７はオア回路、３５、３８、３９、４０は単安定回路（モノマルチ）である。信号が先に送受信回路２１に到達すると信号はコンパレータ２２、２３で復調整形されゲート回路２４、２５を介して送受信回路２６に出力される。同時に、信号はオア回路３４、３７を経てそれぞれ、単安定回路３５、３８をトリガする。単安定回路３５、３８の出力が有効になるとゲート回路３１、３０をオフにして、逆方向の信号を禁止する。先に信号が送受信回路７に到達した場合も同様の動作をする。
【０００３】
【特許文献１】
特開平１−９３２２９号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、特許文献１の従来例の構成は図４に示すようにコンパレータをレベル検出回路に使用し、オア回路・アンド回路とゲート回路で信号間に衝突が起こらないようにして双方向性を維持するという複雑な構成になっていた。また、リピータの入力段に波形整形回路を用いて受信データを波形整形して送信する構成になっているものもあり、複雑でコストが高くなるという欠点があった。
本発明は上記課題を解決するためになされたものであって、簡単な構成でコストの安いリピータを提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、近年、半導体メーカより発売されている差動入力に０Ｖを含まない範囲で動作するラインレシーバ（例えばＴＩ社のＳＮ６５ＨＤＶ１０など）を利用する。このデバイスは動作レベルが−０．０１Ｖから−０．２Ｖのようにマイナス側にシフトしている。このため、信号が入力されない場合は出力はＨレベルを維持する。本案はこの特性に着目して、回路を構成するもので信号レベル検出回路や波形整形回路を省くことができる。
【０００６】
請求項１記載の本発明は、半２重通信の伝送路に用いられるリピータにおいて２個の入出力端にそれぞれ第１パルストランスと第２パルストランスを設け、第１パルストランスの一方の端子対を第１伝送路に接続し、他方の端子対を第１ラインレシーバの入力およびバイアス抵抗を介して第２ラインレシーバの入力ならびに第１ラインドライバの出力に接続し、第２ラインレシーバの出力を第１モノマルチの入力に接続し、第２パルストランスの一方の端子対を第２伝送路に接続し、他方の端子対を第３ラインレシーバの入力およびバイアス抵抗を介して第４ラインレシーバの入力ならびに第２ラインドライバの出力に接続し、第４ラインレシーバの出力を第２モノマルチの入力に接続し、第１モノマルチの出力がＨレベルのときは第１ラインドライバをイネーブルにすると同時に第２モノマルチをクリアし、第２モノマルチの出力がＨレベルのときは前記第１ラインドライバをイネーブルにすると同時に第２モノマルチをクリアする構成とし、ラインレシーバの差動動作点は０Ｖを含まない片側にシフトした電圧レベルをもつように構成したものである。
上記手段により、簡単な構成でコストの安いリピータを実現できる。
【０００７】
また、請求項２記載の本発明は、半２重通信の伝送路に用いられるリピータにおいて、２個の入出力端にそれぞれ第１パルストランスと第２パルストランスを設け、第１パルストランスの一方の端子対を第１伝送路に接続し、他方の端子対を第１ラインレシーバの入力および第１ラインドライバの出力に接続し、第１ラインレシーバの出力を第１モノマルチの入力に接続し、第２パルストランスの一方の端子対を第２伝送路に接続し、他方の端子対を第２ラインレシーバの入力および第２ラインドライバの出力に接続し、第２ラインレシーバの出力を第２モノマルチの入力に接続し、第１モノマルチの出力がＨレベルの時は第２ラインドライバをイネーブルにすると同時に第２モノマルチをクリアし、第２モノマルチの出力がＨレベルのときは第１ラインドライバをイネーブルにすると同時に第１モノマルチをクリアする構成とし、ラインレシーバの差動動作点は０Ｖを含まない片側にシフトした電圧レベルをもつように構成したものである。
上記手段により、簡単な構成でコストの安いリピータを実現できる。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
図１は本発明の第１の実施例を示すリピータ回路の構成図である。
図において、１、２は伝送路、３、４はパルストランス、５Ａ、５Ｂ、６Ａ、６Ｂはラインレシーバ、７、８はラインドライバ、９、１０はモノマルチ、１１、１２はバイアス抵抗網である。
本発明の第１の実施例の特徴は以下のとおりである。
すなわち、２個の入出力端にそれぞれパルストランス３とパルストランス４を設け、パルストランス３の一方の端子対を伝送路１に接続し、他方の端子対をラインレシーバ５Ａの入力およびバイアス抵抗を介してラインレシーバ５Ｂの入力ならびにラインドライバ８の出力に接続し、ラインレシーバ５Ｂの出力をモノマルチ９の入力に接続したものとなっている。
また、パルストランス４の一方の端子対を伝送路２に接続し、他方の端子対をラインレシーバ６Ａの入力およびバイアス抵抗を介してラインレシーバ６Ｂの入力ならびにラインドライバ７の出力に接続し、ラインレシーバ６Ｂの出力をモノマルチ１０の入力に接続したものとなっている。
さらに、モノマルチ９の出力がＨレベルのときはラインドライバ７をイネーブルにすると同時にモノマルチ１０をクリアし、モノマルチ１０の出力がＨレベルのときはラインドライバ８をイネーブルにすると同時にモノマルチ９をクリアする構成とし、ラインレシーバ５Ａ、５Ｂ、６Ａ、６Ｂの差動動作点は０Ｖを含まない片側にシフトした電圧レベルをもつようにしたものとなっている。
【０００９】
次に動作について説明する。
伝送路１の信号が伝送路２の信号よりも時間的に早くリピータ回路に到達すると、ラインレシーバ５が動作し、モノマルチ９の入力をトリガする。モノマルチ９はトリガされると出力信号ｇをあらかじめ決められた信号周期の間Ｈレベルにする。信号ｇがＨレベルの間ラインドライバ２はイネーブルになり、ラインレシーバ５Ａで整形された信号をパルストランス４を介して伝送路２に送出する。モノマルチ９の反転出力はＬレベルになっており、モノマルチ１０をクリアする。モノマルチ１０の出力はクリア状態では出力信号ｏはＬレベルになり、ラインドライバ８をディセーブルにする。
このように、モノマルチ９が動作中はモノマルチ１０はクリア状態になり、ラインドライバ８の出力をハイインピーダンス状態にするので、時間的に後から入ってきた伝送路２の信号はブロックされ、信号が衝突することは無い。逆に伝送路２の信号が伝送路１の信号よりも時間的に早くリピータ回路に到達した場合はこの逆になる。また、受信待ちのときは、ラインレシーバ７、ラインレシーバ８は共に出力レベルがＨになり、アイドリング状態になる。図３は図１の動作波形を示したもので、ａ、ｂはパルストランス３の出力信号波形、ｃ、ｄは信号ａ、ｂがバイアス抵抗網を通った後の信号波形、ｅ、ｆはそれぞれラインレシーバ５Ｂの出力波形、ｇはモノマルチ９の出力波形である。
【００１０】
したがって、第１実施例は上記構成にしたので、差動動作レベルが０Ｖを除く片側に偏ったラインレシーバを用いて回路を構成することにより、部品点数が少なくなり、構成が簡単でコストの安いリピータを実現することができる。
【００１１】
図２は本発明の第２の実施例を示すリピータ回路の構成図である。
図において１、２は伝送路、３、４はパルストランス、５、６はラインレシーバ、７、８はラインドライバ、９、１０はモノマルチである。
本発明の第２の実施例の特徴は以下のとおりである。２個の入出力端にそれぞれパルストランス３とパルストランス４を設け、パルストランス３の一方の端子対を伝送路１に接続し、他方の端子対をラインレシーバ５の入力およびラインドライバ８の出力に接続し、ラインレシーバ５の出力をモノマルチ９の入力に接続したものとなっている。
また、パルストランス４の一方の端子対を伝送路４に接続し、他方の端子対はラインレシーバ６の入力およびラインドライバ７の出力に接続し、ラインレシーバ６の出力をモノマルチ１０の入力に接続するようにしたものとなっている。
また、モノマルチ９の出力がＨレベルの時はラインドライバ７をイネーブルにすると同時にモノマルチ１０をクリアし、モノマルチ１０の出力がＨレベルのときはラインドライバ８をイネーブルにすると同時にモノマルチ９をクリアする構成とし、ラインレシーバ５、６の差動動作点は０Ｖを含まない片側にシフトした電圧レベルをもつようにしたことである。
【００１２】
次に動作について説明する。
伝送路１の信号が伝送路２の信号よりも時間的に早くリピータ回路に到達すると、ラインレシーバ５が動作し、モノマルチ９の入力をトリガする。モノマルチ９はトリガされると出力信号ｇをあらかじめ決められた信号周期の間Ｈレベルにする。信号ｇがＨレベルの間ラインドライバ７はイネーブルになり、ラインレシーバ５で整形された信号をパルストランス４を介して伝送路２に送出する。モノマルチ９の反転出力ｈはＬレベルになっており、モノマルチ１０をクリアする。モノマルチ１０の出力はクリア状態では出力信号ｏはＬレベルになり、ラインドライバ８をディセーブルにする。
このように、モノマルチ９が動作中はモノマルチ１０はクリア状態になり、ラインドライバ８の出力をハイインピーダンス状態にするので、時間的に後から入ってきた伝送路２の信号はブロックされ、信号が衝突することは無い。逆に伝送路２の信号が伝送路１の信号よりも時間的に早くリピータ回路に到達した場合はこの逆になる。また、受信待ちのときは、ラインレシーバ５、ラインレシーバ６は共に出力レベルがＨになり、アイドリング状態になる。
したがって、第２実施例は上記構成にしたので、差動動作レベルが０Ｖを除く片側に偏ったラインレシーバを用いて回路を構成することにより、部品点数が少なくなり、構成が簡単でコストの安いリピータを実現することができる。
【００１３】
【発明の効果】
以上述べたように、本発明の実施例によれば、本リピータは、差動動作レベルが０Ｖを除く片側に偏ったラインレシーバを用いて回路を構成することにより、部品点数が少なくなり、構成が簡単でコストの安いリピータを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すリピータ回路の構成図
【図２】本発明の第２の実施例を示すリピータ回路の構成図
【図３】本発明に用いたラインレシーバとモノマルチの動作タイムチャート
【図４】従来例の回路構成図
【符号の説明】
１、２  伝送路
３、４  パルストランス
５、５Ａ、５Ｂ、６、６Ａ、６Ｂ  ラインレシーバ
９、１０  モノマルチ
１１、１２  バイアス抵抗網
ａ、ｂ  パルストランス３出力信号
ｃ、ｄ  ラインレシーバ５Ｂ入力信号
ｅ  ラインレシーバ５Ａ出力信号
ｆ  ラインレシーバ５Ｂ出力信号
ｇ、ｈ  モノマルチ９出力信号
ｉ、ｊ  パルストランス４出力信号
ｋ、ｌ  ラインレシーバ６Ｂ入力信号
ｍ  ラインレシーバ６Ａ出力信号
ｎ  ラインレシーバ６Ｂ出力信号
ｏ、ｐ  モノマルチ１０出力信号
【図１】
2005012292.tif 000003
【図２】
2005012292.tif 000004
【図３】
2005012292.tif 000005
【図４】
2005012292.tif 000006