(57)【要約】【課題】高ドレイン−ソース間電圧領域での安全動作領域（順ＳＯＡ）の狭い出力ＭＯＳを有するハイサイドスイッチにおいて、出力ＭＯＳに印加される過電圧（出力負電圧、ダンプサージ）に対して、出力ＭＯＳが劣化および熱破壊することを防ぐことである。【解決手段】ダンプサージを検出する手段１１と、ダイナミッククランプ回路１０をオフする手段１２と、を有する。出力負電圧に対しては、ダイナミッククランプ回路１０による過電圧保護を行う。一方、ダンプサージに対しては、サージを検出してダイナミッククランプ回路の動作を禁止して、出力ＭＯＳが順ＳＯＡモードに入ることを防ぐ。【選択図】      図１
2005109162.tif 000002
【特許請求の範囲】
【請求項１】
ドレインを第１の電源に接続して、ソースは負荷に電力を供給するよう接続された出力トランジスタと、
ソースが前記第１の電源に、ドレインが前記出力トランジスタのゲートに接続された制御スイッチ用トランジスタと、
前記第１の電源と前記出力トランジスタのゲートとの間に接続されたダイナミッククランプ回路と、
前記第１の電源電位の変動を検知して前記制御スイッチ用トランジスタを制御する信号を前記制御スイッチ用トランジスタに供給するサージ検出回路と、
よりなる出力ＭＯＳトランジスタの過電圧保護回路。
【請求項２】
第１の電源と第２の電源との間に、出力ＭＯＳトランジスタと負荷を直列接続し、
前記出力ＭＯＳトランジスタは、そのゲート端子に接続されたゲート抵抗を介して、第１の制御端子に入力される第１の制御信号によって制御し、
前記第１の制御端子と出力端子の間に、前記出力ＭＯＳトランジスタがオフの時に前記出力ＭＯＳのゲート電荷を放電するゲート放電用スイッチトランジスタを接続し、
前記ゲート放電用スイッチトランジスタは、そのゲートを第２の制御端子から入力される第２の制御信号によって制御して、
前記第１の電源と前記出力ＭＯＳトランジスタのゲートとの間に、制御スイッチとダイナミッククランプ回路を直列接続し、
前記第１の電源の電圧の変動を検出して前記制御スイッチに制御信号を出力するサージ検出回路の出力を接続した、
ことを特徴とする出力ＭＯＳトランジスタの過電圧保護回路。
【請求項３】
第１の電源と第３の電源の間に直列接続された第１のダイオードと第１の抵抗によって構成される検出回路と、第１のダイオードと第２の抵抗の接続点を入力としたトランジスタと第２の抵抗から構成される第１のインバータと、その出力を入力とする第２のインバータと、
から構成されるサージ検出回路を有した、ことを特徴とする請求項１乃至２に記載の出力ＭＯＳトランジスタの過電圧保護回路。
【請求項４】
前記ダイナミッククランプ回路は、直列接続されたツェナーダイオードとダイオードとからなる、ことを特徴とする請求項１乃至２に記載の出力ＭＯＳトランジスタの過電圧保護回路。
【請求項５】
前記出力ＭＯＳトランジスタは、多数の単位セルトランジスタがそれらのドレイン、ソースおよびゲートをそれぞれ並列接続されて単一の出力トランジスタとして形成され、その安全動作領域に、高いドレイン・ソース間電圧で２次降伏特性を有する、ことを特徴とする請求項１乃至４に記載の出力ＭＯＳトランジスタの過電圧保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特に出力ＭＯＳトランジスタの過電圧保護回路に関する。
【背景技術】
【０００２】
従来、サージ等の過電圧が印加されるトランジスタを保護する過電圧保護回路としては、特開平０６−２０４４１０に開示されるようなダイナミッククランプ回路が広く用いられている。
【０００３】
たとえば、自動車電装用のパワースイッチでは、図３に示す構成が広く用いられている。図示した回路構成は、一般的に、出力トランジスタが負荷よりハイサイド側に接続されるため、ハイサイドスイッチとして知られている。このような回路構成においては、負荷のインダクタンス成分、すなわち負荷がソレノイド等のＬ負荷、ワイヤーハーネスのＬ成分などにより、ターンオフ時に出力端子８に逆起電圧が発生して負電圧がかかる。この電圧が出力ＭＯＳ７の耐圧を越えると、出力ＭＯＳ７がブレークダウンして、ブレークダウン電流が流れる。これによって、出力ＭＯＳ７が劣化する可能性がある。そのため、ダイナミッククランプ回路１０による過電圧保護が一般的に用いられる。
【０００４】
【特許文献１】特開平０６−２０４４１０号公報（第２頁、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
自動車電装用のハイサイドスイッチでは、たとえば、出力ＭＯＳ７の耐圧が６０Ｖ以上、ダイナミッククランプ回路１０の耐圧が４０〜６０Ｖ程度（ほぼダイオードＤ１の耐圧に等しい）の耐圧に設定されている。
【０００６】
さらに、出力ＭＯＳ７に印加される過電圧としては、ターンオフ動作時に出力端子８に発生する出力の負電圧の他に、第１の電源１に発生するダンプサージがある。
【０００７】
自動車電装用用途としては、第１の電源１は通常バッテリーから供給されている。ダンプサージとは、バッテリー端子がオルタネータの発電中に外れることによって、第１の電源１に発生する、図４に示されるような、サージのことである。
【０００８】
また一般的に、大電流を流すことのできる出力ＭＯＳトランジスタ７は、ブレークダウンに対する耐性が弱いと言われている。ダイナミッククランプ回路１０によって出力ＭＯＳトランジスタ７に加わる過電圧エネルギーをブレークダウンではなくチャンネル抵抗を通して消費させている（出力ＭＯＳトランジスタ７をオフ状態からオン状態にしている）。このように、オン状態に遷移させることを「順ＳＯＡモード」と呼ぶことにする。
【０００９】
さて、上述したハイサイドスイッチでは、出力ＭＯＳトランジスタ７のオン抵抗が非常に小さいということが一つの特徴として挙げられる。出力ＭＯＳ７は、たとえば「特開２００２−３４３９６９」に開示されるようなセルの集合体で構成されている。低オン抵抗を実現する一つの方法として、セルサイズのシュリンクにより単位面積当たりのオン抵抗を下げる手法が用いられている。このような、セルシュリンクが進むことにより、出力ＭＯＳトランジスタ７のドレイン-ソース間に高電圧が印加された状態での、安全動作領域（順ＳＯＡ：Forward safe operating area）が２次降伏により狭くなるという現象があり、この領域で動作する過電圧保護回路に制約を与える。
【００１０】
安全動作領域が狭くなることにより、ダンプサージによる過電圧が印加されたときに過電圧保護回路が動作すると、その動作点が安全動作領域を越えて出力ＭＯＳトランジスタが熱破壊を生じることが問題点となる、なおこの現象は、安全動作領域の広い出力ＭＯＳトランジスタの場合には問題とならなかった。
【００１１】
以下に、回路の構成・動作を説明すると共に、問題点が生じる理由について説明する。図３に示す回路の構成は以下の通りである。第１の電源１と第２の電源２との間に、出力ＭＯＳトランジスタ７と負荷９が直列接続されて、Ｎｃｈソースホロワ構成となっている。出力ＭＯＳトランジスタ７と負荷の接続点は出力端子８で接続されている。出力ＭＯＳトランジスタ７は、そのゲート端子すなわちノードＢに接続されたゲート抵抗５を介して、ノードＡに入力される第１の制御信号３によって、オンとオフとに制御される。第１の制御信号３は昇圧回路（図示せず）の出力電圧であり、出力ＭＯＳトランジスタ７をオンする場合には第１の電源１より大きい電位、オフする場合には第２の電源２とほぼ同電位となる。
【００１２】
ノードＡと出力端子８の間に、出力ＭＯＳトランジスタ７がオフの時に出力ＭＯＳトランジスタ７のゲート電荷を放電するゲート放電用ＭＯＳトランジスタ６が接続されている。ゲート放電用ＭＯＳトランジスタ６は、そのゲート端子即ちノードＣに入力される第２の制御信号４によってオンとオフとに制御される。第２の制御信号４は、ゲート放電用ＭＯＳトランジスタ６をオンする場合には第１の電源１とほぼ同電位、オフする場合には第２の電源２とほぼ同電位となる。
【００１３】
第１の制御信号３と第２の制御信号の関係は、第１の制御信号３がハイレベルの場合は、第２の制御信号４はローレベルとなる（その逆も同様）。
【００１４】
第１の電源１とノードＢの間に、ダイナミッククランプ回路１０が接続される。ダイナミッククランプ回路１０は、直列接続されたツェナーダイオードＤ１とダイオードＤ２から構成される。
【００１５】
次に、回路がどのように動作するのかを説明する。出力ＭＯＳトランジスタ７がターンオフする時の動作に着目する。ターンオフ動作時に、第１の制御信号３がローレベルとなり、第２の制御信号４がハイレベルとなる。このとき、ゲート放電用ＭＯＳトランジスタ６がオンして、出力ＭＯＳのゲート電荷（ノードＢの電荷）を出力端子８〜負荷９を介して、第２の電源２に放電する。
【００１６】
このとき、負荷のインダクタンス成分（ソレノイド等のＬ負荷、ワイヤーハーネスのＬ成分）により、出力端子８に負電圧(逆起電圧)が発生する。出力端子８に発生した負電圧がダイナミッククランプ回路１０の耐圧以上となると、出力ＭＯＳトランジスタ７のドレイン-ソース間電圧がダイナミッククランプ回路１０の耐圧でクランプされる。出力の負電圧に対しては、過電圧保護回路が動作したときに出力ＭＯＳトランジスタ７に流れる電流が安全動作領域を越えないように負荷の設計が行われているため、出力ＭＯＳトランジスタ７は破壊に至ることはない。
【００１７】
一方、ダンプサージはバッテリー端子がオルタネータの発電中に外れた場合に、第１の電源１に正極の電圧として発生する。出力ＭＯＳトランジスタ７がオフ状態の時に、ダンプサージが印加されると、出力負電圧の場合と同様に、ダイナミッククランプ回路１０が動作して、出力ＭＯＳトランジスタ７のドレイン・ソース間電圧がダイナミッククランプ回路１０の耐圧でクランプされる。ダンプサージに対して過電圧保護回路が動作した場合、出力ＭＯＳトランジスタ７に流れる電流が安全動作領域を越えるため、出力ＭＯＳトランジスタ７は破壊に至るという欠点がある。
【００１８】
したがって、本発明の目的は、出力の負電圧に対しては、従来通り過電圧保護を行い、ダンプサージに対しては、サージを検出してダイナミッククランプ回路を非動作にすることにより、出力ＭＯＳトランジスタの破壊を防ぐ過電圧保護回路を提供することである。
【００１９】
本発明の過電圧保護回路は、ダンプサージが印加されたときにダイナミッククランプ回路の動作を禁止する。より具体的には、ダンプサージを検出する手段と、ダイナミッククランプ回路をオフする手段と、を有する。
【課題を解決するための手段】
【００２０】
本発明の出力ＭＯＳトランジスタの過電圧保護回路は、ドレインを第１の電源に接続して、ソースは負荷に電力を供給するよう接続された出力トランジスタと、ソースが前記第１の電源に、ドレインが前記出力トランジスタのゲートに接続された制御スイッチ用トランジスタと、前記第１の電源と前記出力トランジスタのゲートとの間に接続されたダイナミッククランプ回路と、前記第１の電源電位の変動を検知して前記制御スイッチ用トランジスタを制御する信号を前記制御スイッチ用トランジスタに供給するサージ検出回路と、から構成される。
【００２１】
また、第１の電源と第２の電源との間に、出力ＭＯＳトランジスタと負荷を直列接続し、前記出力ＭＯＳトランジスタは、そのゲート端子に接続されたゲート抵抗を介して、第１の制御端子に入力される第１の制御信号によって制御し、前記第１の制御端子と出力端子の間に、前記出力ＭＯＳトランジスタがオフの時に前記出力ＭＯＳのゲート電荷を放電するゲート放電用スイッチトランジスタを接続し、前記ゲート放電用スイッチトランジスタは、そのゲートを第２の制御端子から入力される第２の制御信号によって制御して、前記第１の電源と前記出力ＭＯＳトランジスタのゲートとの間に、制御スイッチとダイナミッククランプ回路を直列接続し、前記第１の電源の電圧の変動を検出して前記制御スイッチに制御信号を出力するサージ検出回路の出力を接続した、ことを特徴とする。
【００２２】
また、第１の電源と第３の電源の間に直列接続された第１のダイオードと第１の抵抗によって構成される検出回路と、第１のダイオードと第２の抵抗の接続点を入力としたトランジスタと第２の抵抗から構成される第１のインバータと、その出力を入力とする第２のインバータと、から構成されるサージ検出回路を有した、ことを特徴とする。
【００２３】
また、ダイナミッククランプ回路は、直列接続されたツェナーダイオードとダイオードとからなる、ことを特徴とする。
【００２４】
また、前記出力ＭＯＳトランジスタは、多数の単位セルトランジスタがそれらのドレイン、ソースおよびゲートをそれぞれ並列接続されて単一の出力トランジスタとして形成され、その安全動作領域に、高いドレイン・ソース間電圧で２次降伏特性を有する、ことを特徴とする。
【００２５】
本発明では、ダンプサージの有無をサージ検出回路により検出している。この検出信号により、ダイナミッククランプ回路と接続されたスイッチをオン・オフ制御する。ダンプサージを検出すると、サージ検出回路はスイッチをオフする信号を出力する。これにより、ダンプサージ印加時にダイナミッククランプ回路が動作しないので、順ＳＯＡモードに入ることがない。また、出力ＭＯＳトランジスタの耐圧はダンプサージの電圧値よりも高いため、出力ＭＯＳトランジスタはブレークダウンしないため、出力ＭＯＳトランジスタに電流が流れることはない。このため、ダンプサージに対して、出力ＭＯＳトランジスタが熱破壊を起こすことはない。
【００２６】
出力端子に発生する負電圧に対しては、サージ検出回路は何ら動作しないため、ダイナミッククランプ回路が動作することのできる状態にある。出力端子に発生した負電圧が、ダイナミッククランプ回路のツェナーダイオードの耐圧より大きくなると、ダイナミッククランプ回路が動作して、従来の技術と同様に過電圧保護を行う。
【発明の効果】
【００２７】
以上説明したように、本発明はダンプサージに対して出力ＭＯＳトランジスタが熱破壊することを防ぐ効果がある。その理由は、ダンプサージを検出して過電圧保護（ダイナミッククランプ）回路を動作しないようにして、順ＳＯＡモードに入ることを防ぐためである。
【発明を実施するための最良の形態】
【００２８】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１を参照すると、本発明の実施の形態は、第１の電源１と第２の電源２との間に、出力ＭＯＳトランジスタ７と負荷９が直列接続されて、Ｎｃｈソースホロワ構成となっている。出力ＭＯＳトランジスタ７と負荷の接続点は出力端子８が接続されている。出力ＭＯＳトランジスタ７は、そのゲート端子即ちノードＢに接続されたゲート抵抗５を介して、ノードＡに入力される第１の制御信号３によって、オン／オフ制御される。第１の制御信号３は昇圧回路（図示せず）の出力電圧であり、出力ＭＯＳトランジスタ７をオンする場合には第１の電源１より大きい電位、オフする場合には第２の電源２とほぼ同電位となる。
【００２９】
ノードＡと出力端子８の間に、出力ＭＯＳトランジスタ７がオフの時に出力ＭＯＳトランジスタ７のゲート電荷を放電するゲート放電用ＭＯＳトランジスタ６が接続されている。ゲート放電用ＭＯＳトランジスタ６は、そのゲート端子即ちノードＣに入力される第２の制御信号４によってオン／オフ制御される。第２の制御信号４は、ゲート放電用ＭＯＳトランジスタ６をオンする場合には第１の電源１とほぼ同電位、オフする場合には第２の電源２とほぼ同電位となる。
【００３０】
第１の制御信号３と第２の制御信号の関係は、第１の制御信号３がハイレベルの場合は、第２の制御信号４はローレベルとなる（その逆も同様）。第１の電源１とノードＢの間に、制御スイッチ１２とダイナミッククランプ回路１０が直列接続される。ダイナミッククランプ回路１０は、従来回路と同様に、直列接続されたツェナーダイオードＤ１とダイオードＤ２から構成される。
【００３１】
制御スイッチ１２のゲート端子即ちノードＤは、第１の電源１の電圧を検出してノードＤへ制御スイッチ１２をオン／オフ制御する制御信号を出力するサージ検出回路１１の出力端子が接続される。
【００３２】
次に、回路がどのように動作するのかを説明する。出力ＭＯＳトランジスタ７がターンオフする時の動作に着目する。ターンオフ動作時に、第１の制御信号３がローレベルとなり、第２の制御信号４がハイレベルとなる。このとき、ゲート放電用ＭＯＳトランジスタ６がオンして、出力ＭＯＳトランジスタのゲート電荷（ノードＢの電荷）を出力端子８〜負荷９を介して、第２の電源２に放電する。
【００３３】
このとき、負荷のインダクタンス成分（負荷がソレノイド等のＬ負荷、ワイヤーハーネスのＬ成分）により、出力端子８に負電圧(逆起電圧)が発生する。この出力負電圧に対しては、サージ検出回路１１の出力即ちノードＤはローレベルを出力しており、従来回路と同様にダイナミッククランプ回路１０が動作可能な状態となる。出力端子８に発生した負電圧がダイナミッククランプ回路１０の耐圧以上となると、出力ＭＯＳトランジスタ７のドレイン-ソース間電圧がダイナミッククランプ回路１０の耐圧でクランプされる。出力負電圧に対しては、過電圧保護回路が動作したときに出力ＭＯＳトランジスタ７に流れる電流が安全動作領域を越えないように負荷の設計が行われているため、出力ＭＯＳトランジスタ７は破壊に至ることはない。
【００３４】
一方、ダンプサージに対しては、従来と異なり以下のような動作を行う。ダンプサージはバッテリー端子がオルタネータの発電中に外れた場合に、第１の電源１に正極の電圧として発生する。出力ＭＯＳトランジスタ７がオフ状態の時に、ダンプサージが印加されると、サージ検出回路１１はその電圧を検出してノードＤにハイレベルの信号を出力する。制御用スイッチ１２はオフするので、ダイナミッククランプ回路１０は動作しないため、出力ＭＯＳトランジスタ７は順ＳＯＡモードに入ることがない。また、出力ＭＯＳトランジスタ７の耐圧はダンプサージの電圧値以上に設定されているので、出力ＭＯＳトランジスタ７はブレークダウンすることもなく、出力ＭＯＳトランジスタ７に過電圧は印加されない。
【００３５】
サージ検出回路１１の一例を図３に示す。たとえば、サージ検出回路１１は、第１の電源１と第３の電源１３の間に直列接続されたダイオードＤ３と抵抗１４によって構成される検出回路と、ダイオードＤ３と抵抗１４の接続点即ちノードＥを入力としたＮｃｈＭＯＳトランジスタ１６と抵抗１５から構成されるインバータと、その出力即ちノードＦを入力とする任意のインバータ１７から構成される。
【００３６】
ダンプサージが印加されていない状態では、ノードＥはローレベルである。そのため、ノードＦはハイレベル、ノードＤはローレベルとなり、制御スイッチ１２がオンするので、ダイナミッククランプ回路１０は、出力負電圧に対して動作することができる。
【００３７】
一方、第１の電源１にダンプサージが印加され、そのサージ電圧がダイオードＤ３の耐圧を越えると、ノードＥの電位は第３の電源１３の電位より高くなる。これにより、ノードＦはローレベル、ノードＤはハイレベルとなる。このとき、制御スイッチ１２がオフするので、ダイナミッククランプ回路１０は、ダンプサージに対して動作しない。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る過電圧保護回路の第１の実施例を示す回路図である。
【図２】本発明のサージ検出回路の実施例を示す回路図である。
【図３】過電圧保護回路の従来例を示す回路図である。
【図４】ダンプサージの印加波形を示す図である。
【符号の説明】
【００３９】
１    第１の電源
２    第２の電源
３    第１の制御信号
４    第２の制御信号
５    ゲート抵抗
６    ゲート放電用ＭＯＳトランジスタ
７    出力ＭＯＳトランジスタ
８    出力端子
９    負荷
１０    ダイナミッククランプ回路
１１    サージ検出回路
１２    制御スイッチ
１３    第３の電源
１４    抵抗
１５    抵抗
１６    ＮｃｈＭＯＳトランジスタ
１７    インバータ
Ｄ１    ツェナーダイオード
Ｄ２    ダイオード
Ｄ３    ダイオード
【図１】
2005109162.tif 000003
【図２】
2005109162.tif 000004
【図３】
2005109162.tif 000005
【図４】
2005109162.tif 000006