(57)【要約】  【課題】電力変換回路のスイッチング素子の耐圧を下げ、部品コストを削減する。  【解決手段】  放電灯ＤＬと、入力電圧が印加するトランスＴ１およびスイッチング素子Ｑ１によりなり、このゲートにＨ，Ｌの制御信号がそれぞれ入力してスイッチング素子Ｑ１がオン、オフすることにより、入力電圧を放電灯ＤＬ用の電圧に昇圧ないし降圧して、ＤＣ−ＡＣ変換回路５，始動回路６を介して放電灯ＤＬに出力する電力変換回路１と、この出力を検出する出力検出回路３と、この出力検出回路３により検出された出力に基づいて、スイッチング素子Ｑ１のゲートへの制御信号の変化率を緩和する緩和回路７とにより放電灯点灯装置を構成した。【選択図】図１
2005071879.tif 000002
【特許請求の範囲】
【請求項１】
放電灯によりなる負荷回路と、入力電圧が印加するトランスおよびスイッチング素子によりなり、このスイッチング素子の制御端子に第１レベル、第２レベルの制御信号がそれぞれ入力して前記スイッチング素子がオン、オフすることにより、前記入力電圧を前記放電灯用の電圧に昇圧ないし降圧して前記負荷回路に出力する電力変換回路と、この電力変換回路の出力を検出する出力検出回路と、この出力検出回路により検出された出力に基づいて、前記スイッチング素子の制御端子への制御信号の変化率を緩和する緩和回路とにより構成されることを特徴とする放電灯点灯装置。
【請求項２】
前記緩和回路は、前記出力検出回路により検出された出力に基づいて、前記制御信号の変化率を緩和するように、前記スイッチング素子の制御端子に接続されるインピーダンスを変化させることを特徴とする請求項１記載の放電灯点灯装置。
【請求項３】
前記緩和回路は、前記スイッチング素子の制御端子に並列に接続される複数のインピーダンス素子と、そのインピーダンス素子に直列ないし並列に接続され、前記出力検出回路により検出された出力に基づいて駆動される少なくとも一つのスイッチ素子とにより構成されることを特徴とする請求項２記載の放電灯点灯装置。
【請求項４】
前記緩和回路は、前記スイッチング素子の制御端子に直列に接続される複数のインピーダンス素子と、そのインピーダンス素子に直列ないし並列に接続され、前記出力検出回路により検出された出力に基づいて駆動される少なくとも一つのスイッチ素子とにより構成されることを特徴とする請求項２記載の放電灯点灯装置。
【請求項５】
前記緩和回路は、前記出力検出回路により検出された出力に基づいて、前記制御信号の変化率を緩和するように、前記スイッチング素子の制御端子への制御信号の制限値を変化させることを特徴とする請求項１記載の放電灯点灯装置。
【請求項６】
前記緩和回路は、前記制御端子への制御信号のオンからオフの変化率を少なくとも緩和することを特徴とする請求項１記載の放電灯点灯装置。
【請求項７】
前記緩和回路は、前記出力検出回路により検出された出力が前記放電灯の点灯電圧よりも高い所定電圧を超えたとき、前記制御端子への制御信号のオンからオフの変化率を少なくとも緩和することを特徴とする請求項１記載の放電灯点灯装置。
【請求項８】
前記出力検出回路により検出された出力と前記緩和回路のスイッチ素子のターンオンに必要な電圧とから、前記放電灯が無負荷状態にあるかどうかを判定することを特徴とする請求項３または４記載の放電灯点灯装置。
【請求項９】
前記出力検出回路は、前記スイッチング素子に並列に接続されるコンデンサおよび抵抗により構成されるスナバ回路を兼ね、このスナバ回路のコンデンサの電圧から前記電力変換回路の出力を検出することを特徴とする請求項２記載の放電灯点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放電灯によりなる負荷回路と、入力電圧が印加するトランスおよびスイッチング素子によりなり、入力電圧を放電灯用の電圧に昇圧ないし降圧して負荷回路に出力する電力変換回路とにより構成される放電灯点灯装置に関するものである。
【背景技術】
【０００２】
図１７は従来の放電灯点灯装置の構成図である。この図に示す放電灯点灯装置は、高輝度放電（ＨＩＤ）灯などの放電灯ＤＬを始動して点灯するものであり、直流電源ＤＣと、電力変換回路１と、ドライブ回路２と、出力検出回路３と、出力制御回路４と、ＤＣ−ＡＣ変換回路５と、始動回路６とを備えている。
【０００３】
電力変換回路１は、直流電源ＤＣからの入力電圧を放電灯ＤＬ用の電圧に変換するものであり、１次巻線ｎ１および２次巻線ｎ２を有するトランスＴ１と、この１次巻線ｎ１を介して直流電源ＤＣの両端に接続されるスイッチング素子（図１７ではＭＯＳＦＥＴ）Ｑ１と、２次巻線ｎ２の一端とアノードが接続されるダイオードＤ１と、このカソードと２次巻線ｎ２の他端との間に接続される平滑用のコンデンサＣ１とにより構成されるフライバック式のＤＣ−ＤＣコンバータになっている。
【０００４】
ここで、ドライブ回路２を介して出力制御回路４から、スイッチング素子Ｑ１のゲートにＨ，Ｌレベルの制御信号（ドライブ出力）がそれぞれ入力して、スイッチング素子Ｑ１がオン，オフすることにより、直流電源ＤＣからの入力電圧が放電灯ＤＬ用の電圧に昇圧ないし降圧されて、ＤＣ−ＡＣ変換回路５および始動回路６を介して放電灯ＤＬに出力される。
【０００５】
ドライブ回路２は、出力制御回路４からの（ＰＷＭ）信号に応じてスイッチング素子Ｑ１をオン，オフ駆動するものであり、図１７の例では、コレクタに電圧Ｖccが印加するＮＰＮ型のトランジスタＱ２１と、これとエミッタおよびＰＷＭ信号を受けるベース同士が接続されコレクタが接地されたＰＮＰ型のトランジスタＱ２２と、これらの両エミッタとスイッチング素子Ｑ１のゲートとの間に介設される抵抗Ｒ２とにより構成されている。
【０００６】
出力検出回路３は、電力変換回路１の出力である出力電圧および出力電流を、それぞれ放電灯ＤＬの電圧（ランプ電圧）および電流（ランプ電流）として検出するものである。
【０００７】
出力制御回路４は、出力検出回路３により検出された出力に基づいて、スイッチング素子Ｑ１のデューティを調整することにより、直流電源ＤＣからの入力電圧を放電灯ＤＬ用の電圧に昇圧ないし降圧する制御を行うものである。図では、出力検出回路３により検出された出力電圧および出力電流をそれぞれ増幅するアンプ４１，４２と、放電灯ＤＬ用の電力指令値を発生する電力指令値発生部４３と、その電力指令値とアンプ４１により増幅された出力電圧とから電流指令値を演算出力する電流指令値演算部４４と、その電流指令値とアンプ４２により増幅された出力電流とからＰＷＭ指令値を得る誤差増幅器４５と、そのＰＷＭ指令値に応じてＰＷＭ信号を発生するＰＷＭ信号発生部４６とにより構成されている。
【０００８】
ＤＣ−ＡＣ変換回路５は、電力変換回路１からの電力を低周波（数１０〜数１００Ｈｚ程度）で矩形波の交流電力に変換するものであり、フルブリッジ回路のインバータを構成するスイッチング素子（ＭＯＳＦＥＴ）Ｑ５１〜Ｑ５４と、スイッチング素子Ｑ５１，Ｑ５４とスイッチング素子Ｑ５２，Ｑ５３とを交互にオンオフするドライブ回路５０とにより構成されている。なお、ＭＯＳＦＥＴには、逆並列接続される寄生ダイオードが含まれる。
【０００９】
始動回路６は、始動時に高圧パルス電圧を放電灯ＤＬに印加してこれを始動するものである。
【００１０】
上記構成の放電灯点灯装置において、電源が投入されると、電力変換回路１のスイッチング素子Ｑ１が、出力制御回路４からの信号に従ってオン，オフする。これにより、コンデンサＣ１の両端に直流電圧が発生する。
【００１１】
一方、ＤＣ−ＡＣ変換回路５が、電力変換回路１からの直流電力を低周波で矩形波の交流電力に変換して放電灯ＤＬに供給するとともに、始動回路６が高圧パルス電圧を放電灯ＤＬに印加する。これにより、放電灯ＤＬが放電を開始する。
【００１２】
この後、電力変換回路１のスイッチング素子Ｑ１が、出力制御回路４からの信号に従って、放電灯ＤＬを安定に点灯させるための出力電圧をコンデンサＣ１に発生させるようにオン，オフする。そして、ＤＣ−ＡＣ変換回路５が、そのコンデンサＣ１の両端電圧を低周波で矩形波となる交流電圧に変換して放電灯ＤＬに印加する。これにより、放電灯ＤＬが安定に点灯する。
【００１３】
ところで、特許文献１には、図１８に示すように、パワー半導体素子１００の出力電圧が所定の閾値以上になると、ＭＯＳＦＥＴ１０１がオンし、これによりＭＯＳＦＥＴ１０２をオフし、抵抗１０３を介してパワー半導体素子１００のゲート容量の放電を停止するパワー半導体素子の駆動回路が開示されている。この回路では、パワー半導体素子１００のドレイン電圧が必要以上に上昇すると、ゲート電圧の低下速度が緩やかにされる。特許文献２には、スイッチング時の主回路２端子間の電圧変化率を所定値内に抑制する電力変換装置が記載されている。この装置では、スイッチング素子電圧の電圧上昇量が所定以上に上昇しないように、ゲートの電圧変化量が調整される。これらの技術は、スイッチング素子電圧そのものを検出し、ゲート電圧の立ち下がりを調整することで、サージ電圧の抑制を図っている。
【００１４】
また、特許文献３には、絶縁ゲートトランジスタの導通および遮断を制御するゲート信号をゲート抵抗回路を介して絶縁ゲートトランジスタのゲートに印加するとともに、絶縁ゲートトランジスタの動作状態を検出する動作状態検出手段を具備し、コレクタ電流の遮断過程において、動作状態検出手段の検出出力に基づいて、絶縁ゲートトランジスタの動作パラメータを調整する、動作パラメータ調整手段を有する絶縁ゲートトランジスタ駆動回路が記載されている。この回路では、スイッチング素子電流の低下率からゲート電圧の立ち上がりを調整することにより、サージ電圧が抑制される。
【特許文献１】特開２００１−４５７４０号公報
【特許文献２】特開平１０−２４８２３７号公報
【特許文献３】特開平９−６５６４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
図１７の放電灯点灯装置では、負荷が放電灯ＤＬであるので、ランプ電圧が大幅に変動する。一般に、無負荷状態時に最も高い電圧（例えば３６０Ｖ）となり、放電灯ＤＬの放電開始後の間のないときに最も低い電圧（例えば３０Ｖ）となり、定常状態時にそれらの間の電圧（例えば８５Ｖ）となる。
【００１６】
このため、電力変換回路１の動作波形は図１９に示すようになる。図１９（ａ）は点灯状態での動作波形を示し、図１９（ｂ）は無負荷状態での動作波形を示す。また、図１９において、電流Ｉ１は、図１７に示すように１次巻線ｎ１を流れる電流であり、電流Ｉ２は２次巻線ｎ２を流れる電流である。
【００１７】
図１９に示すように、スイッチング素子Ｑ１のオン時には、トランスＴ１の１次巻線ｎ１に電流Ｉ１が流れ、オフ時には、トランスＴ１に蓄えられたエネルギーにより２次巻線ｎ２に電流Ｉ２が流れる。
【００１８】
このとき、トランスＴ１の漏れインダクタンスや線路の寄生インダクタンス等により、スイッチング素子Ｑ１のオフ直後にサージ電圧が発生する。そのサージ電圧を除くオフ電圧Ｖoff は、上述の如く、無負荷状態で最も高くなるので、そのオフ電圧Ｖoff にサージ電圧が重畳したピーク値は、無負荷状態で最も大きくなる。また、オフ電圧Ｖoff の差は、点灯電圧と無負荷電圧との差が大きいほど、またトランスＴ１の昇圧比が小さいほど大きくなる。
【００１９】
このような理由により、無負荷状態時にピーク値が最も大きくなる電圧Ｖdsに耐えうる素子をスイッチング素子Ｑ１に使用する必要があるが、単純に高耐圧のスイッチング素子を使用するのではなく、スイッチング素子の耐圧を下げることができるようにすることが望まれる。
【００２０】
オフ電圧Ｖoff は、電力変換回路１の入出力電圧およびトランスＴ１の巻数比で一義的に決まってしまうため、スイッチング素子の耐圧を下げるには、サージ電圧そのものを抑制しなければならない。
【００２１】
このような場合、スナバ回路が最も一般的に使用されるが完全ではない。また、上記文献等の技術では、スイッチング電圧ないし電流を検出してスイッチ時のゲート電圧調整をスイッチ毎に行う必要がある点と、検出するべき電圧が高いと検出回路の耐圧を高くする必要がある点と、高周波スイッチング用として応答が速い回路が必要となる点とにより、回路の大型化やコスト増を招く。
【００２２】
また、スイッチ時のｄｖ／ｄｔを緩やかにすることは、サージのエネルギーをスイッチングロスとして変換することになるから、スイッチング素子の電圧の立ち上がりを必要以上に抑制すると、スイッチング素子の全損失が増大してしまう。このため、適切な回路設定が必要となるが、部品ばらつき等によりその設計は容易ではない。また、サージ電圧の抑制が過大になれば、スイッチング素子の温度が上昇するなどの問題が生じる。
【００２３】
本発明は、上記事情に鑑みてなされたものであり、電力変換回路のスイッチング素子の耐圧を下げることができ、部品コストを削減することができる放電灯点灯装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記課題を解決するための請求項１記載の発明の放電灯点灯装置は、放電灯によりなる負荷回路と、入力電圧が印加するトランスおよびスイッチング素子によりなり、このスイッチング素子の制御端子に第１レベル、第２レベルの制御信号がそれぞれ入力して前記スイッチング素子がオン、オフすることにより、前記入力電圧を前記放電灯用の電圧に昇圧ないし降圧して前記負荷回路に出力する電力変換回路と、この電力変換回路の出力を検出する出力検出回路と、この出力検出回路により検出された出力に基づいて、前記スイッチング素子の制御端子への制御信号の変化率を緩和する緩和回路とにより構成されることを特徴とする。
【００２５】
この構成では、電力変換回路におけるスイッチング素子の制御端子への制御信号の変化率を緩和することにより、そのスイッチング素子で発生するサージ電圧が低減するようになる。これにより、電力変換回路のスイッチング素子の耐圧を下げることができ、部品コストを削減することができる。
【００２６】
請求項２記載の発明は、請求項１記載の放電灯点灯装置において、前記緩和回路は、前記出力検出回路により検出された出力に基づいて、前記制御信号の変化率を緩和するように、前記スイッチング素子の制御端子に接続されるインピーダンスを変化させることを特徴とする。この構成では、スイッチング素子の制御端子に接続されるインピーダンスを変化させることにより、制御信号の変化率が緩和されるので、そのスイッチング素子で発生するサージ電圧を低減することができる。
【００２７】
請求項３記載の発明は、請求項２記載の放電灯点灯装置において、前記緩和回路は、前記スイッチング素子の制御端子に並列に接続される複数のインピーダンス素子と、そのインピーダンス素子に直列ないし並列に接続され、前記出力検出回路により検出された出力に基づいて駆動される少なくとも一つのスイッチ素子とにより構成されることを特徴とする。この構成では、出力検出回路により検出された出力に基づいてスイッチ素子が駆動することにより、スイッチング素子の制御端子に接続されるインピーダンスを変化させ、制御信号の変化率を緩和することができる。
【００２８】
請求項４記載の発明は、請求項２記載の放電灯点灯装置において、前記緩和回路は、前記スイッチング素子の制御端子に直列に接続される複数のインピーダンス素子と、そのインピーダンス素子に直列ないし並列に接続され、前記出力検出回路により検出された出力に基づいて駆動される少なくとも一つのスイッチ素子とにより構成されることを特徴とする。この構成では、出力検出回路により検出された出力に基づいてスイッチ素子が駆動することにより、スイッチング素子の制御端子に接続されるインピーダンスを変化させ、制御信号の変化率を緩和することができる。
【００２９】
請求項５記載の発明は、請求項１記載の放電灯点灯装置において、前記緩和回路は、前記出力検出回路により検出された出力に基づいて、前記制御信号の変化率を緩和するように、前記スイッチング素子の制御端子への制御信号の制限値を変化させることを特徴とする。この構成では、スイッチング素子の制御端子への制御信号の制限値を変化させることにより、制御信号の変化率を緩和することができる。
【００３０】
請求項６記載の発明は、請求項１記載の放電灯点灯装置において、前記緩和回路は、前記制御端子への制御信号のオンからオフの変化率を少なくとも緩和することを特徴とする。この構成でも、電力変換回路のスイッチング素子で発生するサージ電圧が低減することができる。
【００３１】
請求項７記載の発明は、請求項１記載の放電灯点灯装置において、前記緩和回路は、前記出力検出回路により検出された出力が前記放電灯の点灯電圧よりも高い所定電圧を超えたとき、前記制御端子への制御信号のオンからオフの変化率を少なくとも緩和することを特徴とする。この構成では、回路損失の増加を必要最低限に抑えつつ、電力変換回路のスイッチング素子の耐圧を低減することができる。
【００３２】
請求項８記載の発明は、請求項３または４記載の放電灯点灯装置において、前記出力検出回路により検出された出力と前記緩和回路のスイッチ素子のターンオンに必要な電圧とから、前記放電灯が無負荷状態にあるかどうかを判定することを特徴とする。この構成でも、電力変換回路のスイッチング素子で発生するサージ電圧を低減することができる。
【００３３】
請求項９記載の発明は、請求項２記載の放電灯点灯装置において、前記出力検出回路は、前記スイッチング素子に並列に接続されるコンデンサおよび抵抗により構成されるスナバ回路を兼ね、このスナバ回路のコンデンサの電圧から前記電力変換回路の出力を検出することを特徴とする。この構成では、スナバ回路によっても電力変換回路のスイッチング素子で発生するサージ電圧を低減することができる。
【発明の効果】
【００３４】
本発明によれば、電力変換回路のスイッチング素子の耐圧を下げることができ、部品コストを削減することができる。
【発明を実施するための最良の形態】
【００３５】
（実施形態１）
図１は本発明による実施形態１の放電灯点灯装置の構成図、図２は同放電灯点灯装置の動作波形図である。
【００３６】
実施形態１の放電灯点灯装置は、図１に示すように、例えば、放電灯ＤＬと、直流電源ＤＣと、電力変換回路１と、ドライブ回路２と、出力制御回路４と、ＤＣ−ＡＣ変換回路５と、始動回路６とを図１７に示した従来の放電灯点灯装置と同様に備えているほか、その従来の放電灯点灯装置との相違点として、出力検出回路３と、緩和回路７とを備えている。ただし、図１では、直流電源ＤＣからの入力電圧Ｖinは、電源回路ＰＳを介して電力変換回路１に印加するようになっている。また、ドライブ回路２は図示省略してある。
【００３７】
出力検出回路３は、電力変換回路１の出力を検出するものであり、従来の放電灯点灯装置の出力検出回路３との相違点として、コンパレータ３２をさらに備えている。このコンパレータ３２は、電力変換回路１の出力電圧Ｖout の検出結果と、無負荷状態を検出するための基準電圧Ｖref との比較をし、検出結果が基準電圧Ｖref を超えたとき、無負荷状態であるとして、スイッチング素子Ｑ１のゲートへの制御信号の変化率を緩和するための指令（Ｈレベルの信号）を出力するものである。なお、基準電圧Ｖref は、放電灯ＤＬの定常状態時における電力変換回路１の出力電圧の検出結果と放電灯ＤＬの無負荷状態時における電力変換回路１の出力電圧の検出結果との間に設定される。また、実施形態１の出力検出回路３は、図１７における出力検出回路３と共通となる構成でも、それとは別に設けられる構成でもよい。
【００３８】
緩和回路７は、出力検出回路３により検出された電力変換回路１の出力に基づいて、スイッチング素子Ｑ１のゲートへの制御信号のオンからオフおよびオフからオンの少なくとも一方の遷移における遷移時間を長くして、ゲート電圧の変化率（ｄｖ／ｄｔ）を緩和するものである。実施形態１では、電力変換回路１の出力の検出結果が基準電圧Ｖref を超えたときのコンパレータ３２からの指令により、その指令が出されている間、スイッチング素子Ｑ１のゲートへの制御信号のオンからオフ、オフからオンの変化率を緩和するように、スイッチング素子Ｑ１のゲートに接続されるインピーダンスを変化させて、スイッチング素子Ｑ１のゲート電圧の変化率を緩和するように構成される。
【００３９】
次に、実施形態１の放電灯点灯装置の特徴となる動作について説明する。図２に示すように、電源が投入されると（ｔ１）、電力変換回路１のスイッチング素子Ｑ１が、出力制御回路４からの信号に従ってオン，オフする。これにより、電力変換回路１の出力電圧Ｖout となるコンデンサＣ１の両端電圧が徐々に上昇する。
【００４０】
このとき、放電灯ＤＬは無負荷状態にあるので、電力変換回路１の出力電圧Ｖout の検出結果が基準電圧Ｖref を超え（ｔ２）、コンパレータ３２から緩和回路７にＨレベルの信号の指令が出力される。
【００４１】
指令が出力されると、緩和回路７は、制御信号の変化率を緩和するように、スイッチング素子Ｑ１のゲートに接続されるインピーダンスを変化させる。これにより、制御信号のオフからオンの立上りおよびオンからオフの立下りの変化率が緩やかになるので、サージ電圧が低減することになる。
【００４２】
この後、放電灯ＤＬが始動して点灯すると、先述のオフ電圧が下がることにより、電力変換回路１の出力電圧Ｖout の検出結果が基準電圧Ｖref を下回り（ｔ３）、コンパレータ３２から緩和回路７に指令が出力されなくなる。これにより、緩和回路７は、制御信号の変化率を緩和するように、スイッチング素子Ｑ１のゲートに接続されるインピーダンスを変化させるのを止める。
【００４３】
実施形態１によれば、スイッチング素子Ｑ１のドレイン・ソース間の耐圧を、直流電源ＤＣの入力電圧Ｖin、電力変換回路１の出力電圧Ｖout およびトランスＴ１の昇圧比で決まる必要最小限の耐圧まで下げることができ、部品コストを削減することができる。
【００４４】
また、放電灯ＤＬの無負荷状態時に、スイッチング素子Ｑ１のドレイン・ソース間のｄｖ／ｄｔの抑制量を、スイッチング素子Ｑ１の特性ばらつきを含めて十分大きくできるため、設計が比較的容易となる。
【００４５】
また、スイッチング素子Ｑ１の制御信号の立上りが緩やかになるようにインピーダンスを変化させることにより、ダイオードＤ１のオフ時、ダイオードＤ１の両端に発生するサージ電圧を抑制することができるので、ダイオードＤ１の耐圧をも下げることができる。
【００４６】
さらに、スイッチング素子Ｑ１のＶdsのｄｖ／ｄｔを緩やかにすることで、回路損失の増加が懸念されるが、緩和回路７は、指令が出されている間、制御信号の変化率を緩和するので、回路損失の増加を必要最低限に抑えつつ、電力変換回路１のスイッチング素子Ｑ１の耐圧を低減することができる。
【００４７】
なお、実施形態１では、スイッチング素子Ｑ１はＦＥＴになっているが、バイポーラトランジスタなどのスイッチング素子でもよい。
【００４８】
また、ＤＣ−ＡＣ変換回路５は、図１７に示す回路構成に限らず、例えば図３に示すように、スイッチング素子Ｓ５１，Ｓ５２、インダクタンスＬ５およびコンデンサＣ５によりなる回路構成などでもよい。
【００４９】
（実施形態２）
図４は本発明による実施形態２の放電灯点灯装置の構成図である。
【００５０】
実施形態２の放電灯点灯装置は、実施形態１の放電灯点灯装置の具体例として、図４に示すように、出力検出回路３と、緩和回路７とを備えている。
【００５１】
出力検出回路３は、直列の抵抗Ｒ３１，Ｒ３２をコンデンサＣ１と並列に接続して具備し、抵抗Ｒ３１，Ｒ３２の各抵抗値を、後述する緩和回路７のスイッチ素子のターンオン電圧（ターンオンするのに必要な電圧）を考慮した値に設定することにより、実施形態１のコンパレータ３２の機能を有する構成になっている。つまり、放電灯ＤＬの無負荷状態時に電力変換回路１の出力電圧の検出結果が所定電圧（前述の基準電圧）を超えた場合、抵抗Ｒ３２の両端電圧Ｖr32 が緩和回路７のスイッチ素子のターンオン電圧以上になるように、抵抗Ｒ３１，Ｒ３２の各抵抗値が設定される。
【００５２】
緩和回路７は、スイッチング素子Ｑ１のゲートと出力制御回路４との間に介設される抵抗Ｒ７０と、コンデンサＣ７と、これを介してスイッチング素子Ｑ１のゲート・ソース間に接続されるスイッチ素子（ＭＯＳＦＥＴ）Ｑ７と、コンデンサＣ７およびスイッチ素子Ｑ７と並列に接続される抵抗Ｒ７１とにより構成されている。
【００５３】
次に、実施形態２の放電灯点灯装置の特徴となるサージ電圧の抑制動作について説明する。電源投入後、電力変換回路１の出力電圧が徐々に上昇し、出力電圧の検出結果が所定電圧を超えると、抵抗Ｒ３２の両端電圧Ｖr32 がスイッチ素子Ｑ７のターンオン電圧を超えて、スイッチ素子Ｑ７がオンになる。これにより、スイッチング素子Ｑ１のゲート容量Ｃq1にコンデンサＣ７の容量が加わることになるので、制御信号のオフからオンの立上りおよびオンからオフの立下りの変化率が緩やかになり、サージ電圧が低減する。
【００５４】
この後、放電灯ＤＬが始動して点灯すると、電力変換回路１の出力電圧の検出結果が所定電圧を下回り、両端電圧Ｖr32 がスイッチ素子Ｑ７のターンオン電圧を下回って、スイッチ素子Ｑ７がオフになる。これにより、緩和回路７は、制御信号のオフからオンの立上りおよびオンからオフの立下りの変化率を緩やかにするのを止める。
【００５５】
（実施形態３）
図５は本発明による実施形態３の放電灯点灯装置の構成図である。
【００５６】
実施形態３の放電灯点灯装置は、図５に示すように、実施形態２の放電灯点灯装置と比較して、緩和回路７が相違している。実施形態３の緩和回路７は、スイッチング素子Ｑ１のゲートと出力制御回路４との間に介設される抵抗Ｒ７０と、抵抗Ｒ７２と、これを介してスイッチング素子Ｑ１のゲート・ソース間に接続されるスイッチ素子Ｑ７と、これと並列に接続される抵抗Ｒ７３とにより構成されている。抵抗Ｒ７３の抵抗値は、当然にスイッチ素子Ｑ７のオン抵抗値よりも大きい値に設定される。
【００５７】
次に、実施形態３の放電灯点灯装置の特徴となるサージ電圧の抑制動作について説明する。電源投入後、電力変換回路１の出力電圧が徐々に上昇し、出力電圧の検出結果が所定電圧を超えると、抵抗Ｒ３２の両端電圧Ｖr32 がスイッチ素子Ｑ７のターンオン電圧を超えて、スイッチ素子Ｑ７がオンになる。これにより、スイッチング素子Ｑ１のゲート・ソース間の抵抗が、抵抗Ｒ７２，Ｒ７３の合成抵抗から抵抗Ｒ７２およびスイッチ素子Ｑ７のオン抵抗の合成抵抗に下がり、スイッチング素子Ｑ１のゲート・ソース間の電圧変化が緩やかになり、スイッチング素子Ｑ１のドレイン・ソース間に発生するそのオフ時などのサージ電圧が低減する。
【００５８】
この後、放電灯ＤＬが始動して点灯すると、電力変換回路１の出力電圧の検出結果が所定電圧を下回り、両端電圧Ｖr32 がスイッチ素子Ｑ７のターンオン電圧を下回ってスイッチ素子Ｑ７がオフになり、スイッチング素子Ｑ１のゲート・ソース間の抵抗が抵抗Ｒ７２およびスイッチ素子Ｑ７のオン抵抗の合成抵抗から抵抗Ｒ７２，Ｒ７３の合成抵抗に上がる。これにより、緩和回路７は、スイッチング素子Ｑ１のゲート・ソース間の電圧変化を緩やかにするのを止める。
【００５９】
（実施形態４）
図６は本発明による実施形態４の放電灯点灯装置の構成図である。
【００６０】
実施形態４の放電灯点灯装置は、図６に示すように、実施形態２の放電灯点灯装置と比較して、出力検出回路３が相違している。実施形態４の出力検出回路３は、スイッチング素子Ｑ１のドレインとアノードが接続されるダイオードＤ３と、このカソードとスイッチング素子Ｑ１のソースとの間に接続されるコンデンサＣ３と、ダイオードＤ３のカソードとスイッチ素子Ｑ７のゲートとの間に接続される抵抗Ｒ３１と、スイッチ素子Ｑ７のゲートとスイッチング素子Ｑ１のソースとの間に接続される抵抗Ｒ３２とにより構成されている。つまり、出力検出回路３は、スナバ回路を兼ねた構成になっている。また、抵抗Ｒ３１，Ｒ３２は、放電灯ＤＬの無負荷状態時に電力変換回路１の出力電圧の検出結果が所定電圧を超えた場合、抵抗Ｒ３２の両端電圧Ｖr32 が緩和回路７のスイッチ素子のターンオン電圧以上になるように設定される。
【００６１】
次に、実施形態４の放電灯点灯装置の特徴となるサージ電圧の抑制動作について説明する。電源投入後、電力変換回路１の出力電圧が徐々に上昇し、出力電圧の検出結果が所定電圧を超えると、抵抗Ｒ３２の両端電圧Ｖr32 がスイッチ素子Ｑ７のターンオン電圧を超えて、スイッチ素子Ｑ７がオンになる。これにより、スイッチング素子Ｑ１のゲート容量Ｃq1にコンデンサＣ７の容量が加わることになるので、制御信号のオフからオンの立上りおよびオンからオフの立下りの変化率が緩やかになり、サージ電圧が低減する。
【００６２】
この後、放電灯ＤＬが始動して点灯すると、電力変換回路１の出力電圧の検出結果が所定電圧を下回り、両端電圧Ｖr32 がスイッチ素子Ｑ７のターンオン電圧を下回ってスイッチ素子Ｑ７がオフになり、スイッチング素子Ｑ１のゲート容量Ｃq1にコンデンサＣ７の容量が加わらなくなる。これにより、緩和回路７は、制御信号のオフからオンの立上りおよびオンからオフの立下りの変化率を緩やかにするのを止める。
【００６３】
実施形態４によれば、実施形態１，２の効果に加えて、スナバ回路を兼ねる出力検出回路３によっても、電力変換回路１のスイッチング素子Ｑ１で発生するサージ電圧を低減することができる。
【００６４】
なお、実施形態４の出力検出回路３は、実施形態２の放電灯点灯装置に適用される構成になっているが、実施形態３の放電灯点灯装置に適用される構成でもよいことは言うまでもない。
【００６５】
（実施形態５）
図７は本発明による実施形態５の放電灯点灯装置の構成図、図８は同放電灯点灯装置の始動回路の構成図である。
【００６６】
実施形態５の放電灯点灯装置は、図８に示す構成の始動回路６を備え、図７に示すように、実施形態２の放電灯点灯装置と比較して、電力変換回路１と、出力検出回路３とが相違している。
【００６７】
実施形態５の電力変換回路１は、スイッチング素子Ｑ１と、ダイオードＤ１と、コンデンサＣ１とを実施形態２の電力変換回路１と同様に備えているほか、実施形態２の電力変換回路１との相違点として、２次巻線ｎ３をさらに有するトランスＴ１と、２次巻線ｎ３の一端とアノードが接続されるダイオードＤ１０と、このカソードと２次巻線ｎ３の他端との間に接続されるコンデンサＣ１０とを備えている。２次巻線ｎ３、ダイオードＤ１０およびコンデンサＣ１０は、始動回路６用の昇圧回路を構成する。
【００６８】
始動回路６は、図８に示すように、直列の抵抗Ｒ３３，Ｒ３４と並列に接続されるコンデンサＣ６と、ギャップなどのトリガ素子６０と、これを介してコンデンサＣ６の両端に接続される１次巻線ｎ６１およびＤＣ−ＡＣ変換回路５の出力に放電灯ＤＬを介して接続される２次巻線ｎ６２を有するパルストランスＴ６とにより構成されている。コンデンサＣ６は、上記昇圧回路により、放電灯ＤＬの無負荷状態時に、トリガ素子６０のターンオン電圧以上の電圧に充電される。なお、２次巻線ｎ３の巻線数は、コンデンサＣ６に必要な電圧値を考慮して決定される。
【００６９】
図７に戻って、出力検出回路３は、ダイオードＤ１０のカソードとスイッチ素子Ｑ７のゲートとの間に接続される抵抗Ｒ３３と、スイッチ素子Ｑ７のゲートと２次巻線ｎ３の他端との間に接続される抵抗Ｒ３４とを備え、抵抗Ｒ３３，Ｒ３４の各抵抗値を緩和回路７のスイッチ素子Ｑ７のターンオン電圧を考慮した値に設定することにより、実施形態１のコンパレータ３２の機能を有する構成になっている。つまり、放電灯ＤＬの無負荷状態時にコンデンサＣ１０の両端電圧の検出結果が所定電圧（前述の基準電圧に対応）を超えた場合、抵抗Ｒ３４の両端電圧Ｖr34 がスイッチ素子Ｑ７のターンオン電圧以上になるように、抵抗Ｒ３３，Ｒ３４の各抵抗値が設定される。
【００７０】
ここで、上記昇圧回路が有効となるのは、放電灯ＤＬの無負荷状態時のみであるが、無負荷状態時以外でも、電力変換回路１が動作していれば、コンデンサＣ１０の両端に電圧が発生する。このため、一般的にコンデンサＣ１０の電荷を放電するための抵抗が接続されるが、上記出力検出回路３はその抵抗をも兼ねている。
【００７１】
次に、実施形態５の放電灯点灯装置の特徴となるサージ電圧の抑制動作について説明する。電源投入後、電力変換回路１の出力電圧となるコンデンサＣ１の両端電圧が徐々に上昇し、それに連動して電力変換回路１のもう一つの出力電圧となるコンデンサＣ１０の両端電圧も徐々に上昇し、そのコンデンサＣ１０の両端電圧の検出結果が所定電圧を超えると、抵抗Ｒ３４の両端電圧Ｖr34 がスイッチ素子Ｑ７のターンオン電圧を超えて、スイッチ素子Ｑ７がオンになる。これにより、スイッチング素子Ｑ１のゲート容量Ｃq1にコンデンサＣ７の容量が加わることになるので、制御信号のオフからオンの立上りおよびオンからオフの立下りの変化率が緩やかになり、サージ電圧が低減する。
【００７２】
この後、放電灯ＤＬが始動して点灯すると、コンデンサＣ１０の両端電圧の検出結果が所定電圧を下回り、両端電圧Ｖr34 がスイッチ素子Ｑ７のターンオン電圧を下回ってスイッチ素子Ｑ７がオフになり、スイッチング素子Ｑ１のゲート容量Ｃq1にコンデンサＣ７の容量が加わらなくなる。これにより、緩和回路７は、制御信号のオフからオンの立上りおよびオンからオフの立下りの変化率を緩やかにするのを止める。
【００７３】
実施例５によれば、元々必要となるコンデンサＣ１０の電荷放電用としての抵抗を出力検出回路３が兼ねるので、実施形態１，２の効果に加えて、部品点数が少なくて済むという長所がある。
【００７４】
（実施形態６）
図９は本発明による実施形態６の放電灯点灯装置の構成図、図１０は同放電灯点灯装置における緩和回路の具体回路例を示す図である。
【００７５】
実施形態６の放電灯点灯装置は、実施形態１の放電灯点灯装置の具体例として、図９に示すように、緩和回路７を備えている。ただし、指令の極性は実施形態１とは逆になっている。
【００７６】
緩和回路７は、電力変換回路１のスイッチング素子Ｑ１のゲートとドライブ回路２の出力（トーラムポール出力）との間に直列に介設される抵抗Ｒ７４，Ｒ７５と、抵抗Ｒ７５と並列に接続され、出力検出回路３のコンパレータ３２からの指令により開駆動されるスイッチ素子Ｑ７０とにより構成されている。スイッチ素子Ｑ７０としては、図１０に示すように、ＭＯＳＦＥＴを使用することができる。なお、緩和回路７の抵抗Ｒ７４，Ｒ７５（実施形態６では抵抗Ｒ７４）は、図１７に示したドライブ回路２の抵抗Ｒ２を兼ねている。
【００７７】
次に、実施形態６の放電灯点灯装置の特徴となるサージ電圧の抑制動作について説明する。電源投入後、電力変換回路１の出力電圧が徐々に上昇し、出力電圧の検出結果が所定電圧を超えると、コンパレータ３２からスイッチ素子Ｑ７０に指令が出力され、スイッチ素子Ｑ７０がオフになる。これにより、スイッチング素子Ｑ１のゲートに抵抗Ｒ７４に加えて抵抗Ｒ７５が直列に接続され、その直列抵抗値が大きくなってスイッチング素子Ｑ１のゲート容量との時定数が変わり、そのゲート電圧のｄｖ／ｄｔが緩やかになるように変化するので、サージ電圧が低減する。
【００７８】
この後、放電灯ＤＬが始動して点灯すると、電力変換回路１の出力電圧の検出結果が所定電圧を下回り、スイッチ素子Ｑ７０がオンになり、スイッチング素子Ｑ１のゲートに抵抗Ｒ７４のみが接続される。これにより、緩和回路７は、ゲート電圧のｄｖ／ｄｔを緩やかにするのを止める。
【００７９】
ここで、図１０において、スイッチ素子Ｑ７０には、このドレインからソース方向を順方向とする寄生ダイオードが存在するため、ゲート電圧の立上げ時に抵抗Ｒ７５を加えて直列抵抗値を調整することができないが、ゲート電圧の立下げ時には抵抗Ｒ７５を加えて直列抵抗値を調整することができるので、サージ電圧を抑制することができる。つまり、サージ電圧を抑制するためには、図１９から分かるように、スイッチング素子Ｑ１のオンからオフへの遷移期間のみにゲート電圧のｄｖ／ｄｔを緩やかにすればよいので、スイッチング素子Ｑ１がＭＯＳＦＥＴである場合には、そのＭＯＳＦＥＴのゲートから電荷を引き抜く方向にインピーダンスを変化させるようにすれば良いのである。これに対して、図９の構成では、ゲート電圧の立上げ時および立下げ時の双方においてゲート電圧のｄｖ／ｄｔが緩やかとなる。
【００８０】
なお、図９，図１０の構成例では、スイッチ素子Ｑ７０を１個使用して直列抵抗値を切り替える構成になっているが、複数の直列抵抗と複数のスイッチ素子とを備え、電力変換回路１の出力電圧に応じて直列抵抗値を多段に切り替える構成でもよい。
【００８１】
また、出力検出回路３にはコンパレータ３２が設けられる構成になっているが、他の実施形態と同様な分圧抵抗でもよく、ツェナダイオードなどでもよい。また、コンパレータを使用する場合には、ヒステリシスコンパレータを使用することにより、切替付近での動作を安定させることができる。
【００８２】
さらに、図１１に示すように、電力変換回路１のスイッチング素子Ｑ１のゲートとドライブ回路２の出力との間に、抵抗Ｒ７６とスイッチ素子Ｑ７０とを直列に介設し、それら抵抗Ｒ７６およびスイッチ素子Ｑ７０に抵抗Ｒ７７を並列に接続して緩和回路７を構成しても、実施形態６と同様の効果を奏することができる。
【００８３】
（実施形態７）
図１２は本発明による実施形態７の放電灯点灯装置の構成図である。
【００８４】
実施形態７の放電灯点灯装置は、実施形態１の放電灯点灯装置の具体例として、図１２に示すように、緩和回路７を備えている。ただし、指令の極性は実施形態１とは逆になっている。
【００８５】
緩和回路７は、図１７のドライブ回路２と同様に、トーテムポール回路を構成する抵抗Ｒ７８と一対のトランジスタＱ７１，Ｑ７２とを複数組（図では２組）含むとともに、一方（図では下方）のトーテムポール回路を構成するトランジスタＱ７１，Ｑ７２の両ベースとコンパレータ３２および出力制御回路４の両出力との間に介設される２入力２出力のゲート回路７０を含む。この緩和回路７は、ドライブ回路を兼ねた構成になっている。
【００８６】
ゲート回路７０は、図１２に示すように、ＡＮＤ回路７０１と、出力アクティブローのＡＮＤ回路７０２およびＮＯＴ回路７０３とにより構成され、コンパレータ３２からの指令により、制御下のトーテムポール回路（図では下方のトーテムポール回路）に対して出力制御回路４をＡＮＤ回路７０１，７０２の所で切り離すことにより、制御下のトーテムポール回路の動作を実質的に停止するようになっている。
【００８７】
次に、実施形態７の放電灯点灯装置の特徴となるサージ電圧の抑制動作について説明する。電源投入後、電力変換回路１の出力電圧が徐々に上昇し、出力電圧の検出結果が所定電圧を超えると、コンパレータ３２からゲート回路７０に指令が出力され、一方のトーテムポール回路の動作が停止する。これにより、並列の２組のトーテムポール回路が動作する状態から１組のトーテムポール回路が動作する状態に切り替わり、スイッチング素子Ｑ１のゲート抵抗値が大きくなり、そのゲート電圧のｄｖ／ｄｔが緩やかになるように変化するので、サージ電圧が低減する。
【００８８】
この後、放電灯ＤＬが始動して点灯すると、電力変換回路１の出力電圧の検出結果が所定電圧を下回り、１組のトーテムポール回路が動作する状態から２組のトーテムポール回路が動作する状態に切り替わる。これにより、緩和回路７は、スイッチング素子Ｑ１のゲート抵抗値を小さくして、そのゲート電圧のｄｖ／ｄｔを緩やかにするのを止める。
【００８９】
なお、スイッチング素子Ｑ１がＭＯＳＦＥＴである場合には、そのゲートの電荷を引き抜く方向のゲート抵抗のみを可変すればよいので、図１３に示すように、一方のトーテムポール回路におけるトランジスタＱ７１を廃止し、ＯＲ回路７０４によりゲート回路７０を構成しても、サージ電圧が低減することができる。
【００９０】
（実施形態８）
図１４は本発明による実施形態８の放電灯点灯装置の構成図、図１５は同放電灯点灯装置における緩和回路の具体回路例を示す図である。
【００９１】
実施形態８の放電灯点灯装置は、図１４に示すように、実施形態１の放電灯点灯装置と比較して、緩和回路７が相違している。実施形態８の緩和回路７は、スイッチング素子Ｑ１のゲートに接続されるインピーダンスを変化させてそのゲート電圧のｄｔ／ｄｖを緩和するのではなく、出力検出回路３による検出結果ないしそれを基に得られる指令（図１５の例では指令）により、ドライブ回路２のトランジスタＱ２１，Ｑ２２にそれぞれ直列に接続される一対の電流源７１，７１で、スイッチング素子Ｑ１のゲートへの電流量を低減して、ゲートでの制御信号（ゲート電圧）の変化率（ｄｔ／ｄｖ）を緩和する。
【００９２】
各電流源７１は、図１５の例に示すように、電流ミラー回路７１１を構成する一対のトランジスタＱ７３，Ｑ７４と、各電流ミラー回路７１１の共通の駆動源となるゲート電流制御回路７１２を構成するトランジスタＱ７５，Ｑ７６、抵抗Ｒ７１１，Ｒ７１２およびトランジスタＱ７７とにより構成することができる。
【００９３】
次に、実施形態８の放電灯点灯装置の特徴となるサージ電圧の抑制動作について説明する。電源投入後、電力変換回路１の出力電圧が徐々に上昇し、出力電圧の検出結果が所定電圧を超えると、コンパレータ３２からゲート電流制御回路７１２に指令が出力され、ゲート電流制御回路７１２内のトランジスタＱ７７がオフになる。これにより、抵抗Ｒ７１１，Ｒ７１２に電流が流れる状態から抵抗Ｒ７１１のみに電流が流れる状態に切り替わって、各電流ミラー回路７１１から流れる電流が減少するので、スイッチング素子Ｑ１のゲートへの電流量が低減して、そのゲート電圧のｄｖ／ｄｔが緩やかになる。この結果、サージ電圧が低減する。
【００９４】
この後、放電灯ＤＬが始動して点灯すると、電力変換回路１の出力電圧の検出結果が所定電圧を下回り、抵抗Ｒ７１１のみに電流が流れる状態から抵抗Ｒ７１１，Ｒ７１２に電流が流れる状態に切り替わる。これにより、緩和回路７は、スイッチング素子Ｑ１のゲート電圧のｄｖ／ｄｔを緩やかにするのを止める。
【００９５】
なお、実施形態８では、緩和回路７が出力検出回路３からの指令によりスイッチング素子Ｑ１のゲート電圧のｄｔ／ｄｖを緩和する構成になっているが、これに限らず、図１６に示すように、トランジスタＱ７５，Ｑ７６および抵抗Ｒ７１３，Ｒ７１４によりゲート電流制御回路７１２を構成し、出力検出回路３により検出された電力変換回路１の出力の上昇に応じて、スイッチング素子Ｑ１のゲートへの電流量を連続的に低減して、そのゲート電圧のｄｔ／ｄｖを連続的に緩和するように緩和回路７を構成してもよい。図１６の例では、抵抗Ｒ７１３に流れる電流値から抵抗Ｒ７１４を流れる電流値を減じて得た値により決定される電圧が高くなるほど、スイッチング素子Ｑ１のゲート電流が低減する。
【００９６】
また、放電灯ＤＬの無負荷状態時において、スイッチング素子Ｑ１のゲート電圧の立下り時のみ、そのゲート電流を低減する場合には、スイッチング素子Ｑ１のオン時には抵抗により固定的に電流制限し、スイッチング素子Ｑ１のオフ時にゲート電流を低減するようにしてもよい。
【００９７】
さらに、ドライブ出力を得るためのトーテムポール回路において、それを構成するトランジスタを電流ミラー回路構成にすることにより、放電灯ＤＬの無負荷状態時にゲート電流を低減するようにしてもよい。
【図面の簡単な説明】
【００９８】
【図１】本発明による実施形態１の放電灯点灯装置の構成図である。
【図２】同放電灯点灯装置の動作波形図である。
【図３】ＤＣ−ＡＣ変換回路の別例を示す図である。
【図４】実施形態２の放電灯点灯装置の構成図である。
【図５】本発明による実施形態３の放電灯点灯装置の構成図である。
【図６】本発明による実施形態４の放電灯点灯装置の構成図である。
【図７】本発明による実施形態５の放電灯点灯装置の構成図である。
【図８】同放電灯点灯装置の始動回路の構成図である。
【図９】本発明による実施形態６の放電灯点灯装置の構成図である。
【図１０】同放電灯点灯装置における緩和回路の具体回路例を示す図である。
【図１１】同緩和回路の別の具体回路例を示す図である。
【図１２】本発明による実施形態７の放電灯点灯装置の構成図である。
【図１３】同放電灯点灯装置における緩和回路の別の具体回路例を示す図である。
【図１４】本発明による実施形態８の放電灯点灯装置の構成図である。
【図１５】同放電灯点灯装置における緩和回路の具体回路例を示す図である。
【図１６】同緩和回路の別の具体回路例を示す図である。
【図１７】従来の放電灯点灯装置の構成図である。
【図１８】別の従来の放電灯点灯装置の構成図である。
【図１９】図１７の放電灯点灯装置の動作説明図である。
【符号の説明】
【００９９】
１  電力変換回路
３  出力検出回路
４  出力制御回路
５  ＤＣ−ＡＣ変換回路
６  始動回路
７  緩和回路
【図１】
2005071879.tif 000003
【図２】
2005071879.tif 000004
【図３】
2005071879.tif 000005
【図４】
2005071879.tif 000006
【図５】
2005071879.tif 000007
【図６】
2005071879.tif 000008
【図７】
2005071879.tif 000009
【図８】
2005071879.tif 000010
【図９】
2005071879.tif 000011
【図１０】
2005071879.tif 000012
【図１１】
2005071879.tif 000013
【図１２】
2005071879.tif 000014
【図１３】
2005071879.tif 000015
【図１４】
2005071879.tif 000016
【図１５】
2005071879.tif 000017
【図１６】
2005071879.tif 000018
【図１７】
2005071879.tif 000019
【図１８】
2005071879.tif 000020
【図１９】
2005071879.tif 000021