(57)【要約】【課題】処理負荷や通信負荷が集中するため、処理能力や通信能力が非常に高い専用端末を必要とする。また、端末の追加や削減時に、ネットワークを再設定する作業が必要である。【解決手段】同一構成でなる４つの端末装置１を、各端末装置の２つの入出力インタフェース１Ａ及び１Ｂを介して線状（一列状）に接続する。各端末装置１には、入出力インタフェース１Ａに他の端末装置１が接続されているか否か判定し、接続されていないときは内部パスを自動的に折り返すパス選択部１Ｃと、入出力インタフェース１Ｂに他の端末装置１が接続されているか否か判定し、接続されていないときは内部パスを自動的に折り返すパス選択部１Ｄとを設ける。【選択図】図１
2005101803.tif 000002
【特許請求の範囲】
【請求項１】
処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第１の入出力インタフェースと、
処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第２の入出力インタフェースと、
前記処理パス用のデータ入力部を監視して、他の端末装置から出力された処理パスの入力があるか検出し、処理パスの入力が検出されるときは当該処理パスを選択して転送し、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返す第１のパス選択部と、
前記中継パス用のデータ入力部を監視して、他の端末装置から出力された中継パスの入力があるか検出し、中継パスの入力が検出されるときは当該中継パスを選択して転送し、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返す第２のパス選択部と
を有する端末装置を複数有し、
これら複数の端末装置を、前記第１及び第２の入出力インタフェースを介して直列的に接続した
ことを特徴とするデータ伝送システム。
【請求項２】
処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第１の入出力インタフェースと、
処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第２の入出力インタフェースと、
前記処理パス用のデータ入力部を監視して、他の端末装置から出力された処理パスの入力があるか検出し、処理パスの入力が検出されるときは当該処理パスを選択して転送し、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返す第１のパス選択部と、
前記中継パス用のデータ入力部を監視して、他の端末装置から出力された中継パスの入力があるか検出し、中継パスの入力が検出されるときは当該中継パスを選択して転送し、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返す第２のパス選択部と
を有する端末装置を複数有し、
これら複数の端末装置を、前記第１及び第２の入出力インタフェースを介してループ状に接続した
ことを特徴とするデータ伝送システム。
【請求項３】
請求項１又は２に記載のデータ伝送システムは、
前記パスを通じて音声データを伝送する
ことを特徴とするデータ伝送システム。
【請求項４】
請求項１又は２に記載のデータ伝送システムは、
前記パスを通じて映像データを伝送する
ことを特徴とするデータ伝送システム。
【請求項５】
請求項１又は２に記載のデータ伝送システムは、
前記パスを通じて文字データを伝送する
ことを特徴とするデータ伝送システム。
【請求項６】
処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第１の入出力インタフェースと、
処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第２の入出力インタフェースと、
前記処理パス用のデータ入力部を監視して、他の端末装置から出力された処理パスの入力があるか検出し、処理パスの入力が検出されるときは当該処理パスを選択して転送し、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返す第１のパス選択部と、
前記中継パス用のデータ入力部を監視して、他の端末装置から出力された中継パスの入力があるか検出し、中継パスの入力が検出されるときは当該中継パスを選択して転送し、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返す第２のパス選択部と
を有することを特徴とする端末装置。
【請求項７】
請求項６に記載の端末装置において、
他の一又は複数の端末装置との通信用に一対のチャネルが確保されており、その一つが累積加算用チャネルであり、他の一つが累積加算結果の循環用チャネルである場合に、累積加算用チャネルのデータに内部発生データを加算するデータ処理部を有する
ことを特徴とする端末装置。
【請求項８】
請求項６に記載の端末装置において、
他の一又は複数の端末装置との通信用に一対のチャネルが確保されており、その一つが累積加算用チャネルであり、他の一つが累積加算結果の循環用チャネルである場合に、前記データ処理部が累積加算処理マスタとして動作するとき、受信した累積加算用チャネルのデータで循環用チャネルのデータを書き換えると共に、累積加算用チャネルのデータをリセットするデータ処理部を有する
ことを特徴とする端末装置。
【請求項９】
請求項６に記載の端末装置において、
入力チャネルのそれぞれに対応したデータ加算用の電子ボリュームと、
電子ボリューム処理された任意のチャネルのデータを加算処理するデータ処理部と
を有することを特徴とする端末装置。
【請求項１０】
請求項６に記載の端末装置において、
入力チャネルのそれぞれに対応した内部データ加算用の電子ボリュームと、
電子ボリューム処理された内部データを対応するチャネルデータに加算処理するデータ処理部と
を有することを特徴とする端末装置。
【請求項１１】
処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第１の入出力インタフェースと、処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第２の入出力インタフェースとを有する端末装置におけるパス選択方法であって、
前記処理パス用のデータ入力部を監視して、他の端末装置から出力された処理パスの入力があるか検出し、処理パスの入力が検出されるときは当該処理パスを選択して転送し、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返すステップと、
前記中継パス用のデータ入力部を監視して、他の端末装置から出力された中継パスの入力があるか検出し、中継パスの入力が検出されるときは当該中継パスを選択して転送し、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返すステップと
を有することを特徴とするパス選択方法。
【請求項１２】
処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第１の入出力インタフェースと、処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第２の入出力インタフェースとを通じて外部と通信するコンピュータに、
前記処理パス用のデータ入力部を監視させて、他の端末装置から出力された処理パスの入力があるか検出させ、処理パスの入力が検出されるときは当該処理パスを選択して転送させ、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返させる機能と、
前記中継パス用のデータ入力部を監視させて、他の端末装置から出力された中継パスの入力があるか検出させ、中継パスの入力が検出されるときは当該中継パスを選択して転送させ、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返させる機能と
を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項１３】
処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第１の入出力インタフェースと、処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第２の入出力インタフェースとを通じて外部と通信するコンピュータに、
前記処理パス用のデータ入力部を監視させて、他の端末装置から出力された処理パスの入力があるか検出させ、処理パスの入力が検出されるときは当該処理パスを選択して転送させ、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返させる機能と、
前記中継パス用のデータ入力部を監視させて、他の端末装置から出力された中継パスの入力があるか検出させ、中継パスの入力が検出されるときは当該中継パスを選択して転送させ、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返させる機能と
を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ伝送システム及び同システムを構築する端末装置に関する。また本発明は、端末装置のパス選択方法に関する。また本発明は、コンピュータに当該パス選択機能を実現させるためのプログラムに関する。また本発明は、当該プログラムを記録した記録媒体に関する。
【背景技術】
【０００２】
データ伝送システムには、その用途に応じて様々なものがある。例えば、音声会議システム、学習システム、テレビ会議システム、セキュリティシステムがある。これらのシステムでは、各端末で発生した音声や映像が１つの専用端末に集積され、全ての端末に配信される構成が採られる。この専用端末には、他の端末とは異なり、スイッチング機能とミキシング機能が設けられる。
【特許文献１】特開平７−２１９８６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、かかるシステム構成では、処理負荷や通信負荷が専用端末に集中する。すなわち、専用端末には処理能力や通信能力が非常に高いものが要求される。また、端末の追加や削減時には、ネットワークの再設定が必要である。
【課題を解決するための手段】
【０００４】
本発明は、以上の問題を考慮してなされたものであり、前述した問題の一つを解決することを目的とする。
【０００５】
かかる目的を実現するため、一つの発明では、特別な専用装置を用いずに済むシステム構成を提案する。図１に、システム例を示す。図１のシステムは、同一構成でなる４つの端末装置１を、各端末装置の２つの入出力インタフェース１Ａ及び１Ｂを介して直列的に（線状又は一列状）に接続してなる。
【０００６】
各端末装置間の接続は、有線接続でも無線接続でも良い。無線接続の場合には、同様の接続形態が得られるように、どの端末装置がどの端末装置にデータを伝送するかを予め取り決めておけば良い。
各端末装置１は、伝送方向が互いに逆向きの２つのパスを送受信する。一つのパスは処理パス２であり、図中太線で示している。もう一つのパスは中継パス３であり、図中細線で示している。
【０００７】
端末装置間の伝送方式には、シリアル伝送方式やパラレル伝送方式を適用できる。また、多重方法には、時分割多重、周波数多重、符号分割多重、波長分割多重の他、既知の多重方式を適用できる。
【０００８】
図に示すように、２つのパスは、両端位置で連結され、一つの論理パスを構成する。この論理パスにより、データの集積、配信、ルーティングが実現される。
なお、伝送されるデータには、音声データ、映像データ、数値データ、文字データ（テキストデータ）、制御データ、これらの組み合わせその他を含む。
【０００９】
図２に、一つの発明である端末装置１の構成例を示す。端末装置１は、前述した２つの入出力インタフェース１Ａ及び１Ｂと、２つのパス選択部１Ｃ及び１Ｄと、データ処理部１Ｅとで構成される。
【００１０】
ここで、入出力インタフェース１Ａは、処理パス用のデータ入力部１Ａ１と、中継パス用のデータ出力部１Ａ２とを有する外部端末との接続装置である。また、入出力インタフェース１Ｂは、処理パス用のデータ出力部１Ｂ１と、中継パス用のデータ入力部１Ｂ２とを有する外部端末との接続装置である。
【００１１】
例えば、端末装置間を１本のケーブルで接続する場合、データ入力部１Ａ１、１Ｂ２及びデータ出力部１Ａ２、１Ｂ１は、ケーブル内の信号線に対応するインタフェースを構成する。
また例えば、端末装置間を無線で接続する場合、データ入力部１Ａ１、１Ｂ２及びデータ出力部１Ａ２、１Ｂ１は、対応するチャネルを送受信するためのインタフェースを構成する。
【００１２】
パス選択部１Ｃは、処理パス用のデータ入力部１Ａ１を監視して、他の端末装置から出力された処理パスの入力があるか検出する機能部である。図３に、この処理手順を示す。まず、パス選択部１Ｃは、処理パスの入力が検出されるか否か判定する（ＳＰ１１）。そして、処理パスの入力が検出されるとき、パス選択部１Ｃは、当該処理パスを選択する（ＳＰ１２）。一方、処理パスの入力が検出されないとき、パス選択部１Ｃは、中継パスを選択する（ＳＰ１３）。例えばこの機能は、選択制御部１Ｃ１と選択部１Ｃ２とで実現できる。
【００１３】
パス選択部１Ｄは、中継パス用のデータ入力部１Ｂ２を監視して、他の端末装置から出力された中継パスの入力があるか検出する機能部である。図４に、この処理手順を示す。このパス選択部１Ｄも、中継パスの入力が検出されるか否か判定する（ＳＰ２１）。そして、中継パスの入力が検出されるとき、パス選択部１Ｄは、当該中継パスを選択する（ＳＰ２２）。一方、パス選択部１Ｄは、中継パスの入力が検出されないときは処理パスを選択する（ＳＰ２３）。例えばこの機能は、選択制御部１Ｄ１と選択部１Ｄ２とで実現できる。
【００１４】
これらパス選択部１Ｃ及び１Ｄによって、データ伝送システムの両端位置においてパスが自動的に折り返えされる。図５は、かかる処理を説明する図である。図１のデータ伝送システムの場合、端末装置の接続形態は、図５に示す３種類に分類される。
【００１５】
図５（Ａ）は、両側に別の端末装置が接続されている形態を示す。図１の場合、この接続形態を採る端末装置は２つである。この場合、パス選択部１Ｃ及び１Ｄは、いずれも入力パスを検出できる。よって、パス選択部１Ｃは、前段の端末装置から出力された処理パスを選択する。また、パス選択部１Ｄは、前段の端末装置から出力された中継パスを選択する。
【００１６】
図５（Ｂ）は、入出力インタフェース１Ａ側に他の端末装置が接続されていない形態を示す。図１の場合、この接続形態を採る端末装置は１つである。この場合、処理パスの入力の有無を検出するパス選択部１Ｃは、処理パスの入力を検出できないため、他の端末装置から受信した中継パスを選択する。これにより、中継パスは端末装置内で折り返され、処理パスとしてデータ処理部１Ｅに与えられる。
【００１７】
図５（Ｃ）は、入出力インタフェース１Ｂ側に他の端末装置が接続されていない形態を示す。図１の場合、この接続形態を採る端末装置は１つである。この場合、中継パスの入力の有無を検出するパス選択部１Ｄは、中継パスの入力を検出できないため、データ処理部１Ｃから出力された処理パスを選択する。これにより、処理パスは端末装置内で折り返され、中継パスとして次の端末に転送される。
【００１８】
このようにシステムの両端に位置する端末装置では、パスが自動的に折り返される。このため、システムの敷設者は、端末装置を直列的に接続するだけで良い。なお、処理パスと中継パスとで一つの論理ループを形成するシステム構成の場合には、分岐装置で経路が複数に分岐するとしても、図５（Ｂ）の接続形態はシステム中に一つしか存在しない。発明の一つでは、この事実を利用してクロックマスタの自動設定を実現する。
【００１９】
データ処理部１Ｅは、処理パス用の入力部１Ａ１を介して受信したデータを処理する機能部である。このデータ処理部１Ｅは、ハードウェアによっても、ソフトウェアの機能としても実現できる。データ処理部１Ｅでは、その用途に応じた処理を実行する。
【００２０】
例えば、任意のチャネルからデータを取り出す処理と、周辺機器等で発生されたデータを任意のチャネルに書き込む処理とを実行する。また例えば、あるチャネルのデータを別のチャネルに移し替えるスイッチング処理を実行する。かかる処理機能を用いれば、単数又は複数の端末装置間におけるデータ伝送を実現できる。例えば、端末装置間での相互通信や複数端末への同時配信を実現できる。
【００２１】
また例えば、複数の端末装置から送られてくる音声データを選択的に混合又は合成して出力するミキシング処理を実行する。かかるミキシング処理は、入力データのミキシング処理（チャネル数分の入力から、端末数分の出力を得る処理）に使用できる。同様に、かかるミキシング処理は、出力データのミキシング処理（端末数分の入力から、チャネル数分の出力を得る処理）に使用できる。
【００２２】
このデータ処理部１Ｅは、かかる処理を組み合わせた次のような処理を行うのが好ましい。
例えば、他の一又は複数の端末装置との通信用に一対のチャネルが確保されており、その一つが累積加算用チャネルであり、他の一つが累積加算結果の循環用チャネルである場合、データ処理部１Ｅは、受信した累積加算用チャネルのデータに内部発生データを加算する処理を実行させることが好ましい。図６は、かかる処理が各端末で実行させる場合に、２つのチャネルのデータの変化を表している。
【００２３】
なお図６においては、端末装置を左から順番にＡ、Ｂ、Ｃとし、その巡回周期ｔiの内部発生データをｔi（Ａ）、ｔi（Ｂ）、ｔi（Ｃ）で表している。また図６では、Ｎチャネルが累積加算用チャネルある。累積加算用チャネルでは、端末を経る毎に内部発生データが入力データに加算される。すなわち、ｔ１（Ａ）、ｔ１（Ａ）＋ｔ１（Ｂ）、ｔ１（Ａ）＋ｔ１（Ｂ）＋ｔ１（Ｃ）…といように累積的に加算される。
【００２４】
また例えば、他の一又は複数の端末装置との通信用に一対のチャネルが確保されており、その一つが累積加算用チャネルであり、他の一つが累積加算結果の循環用チャネルである場合に、データ処理部１Ｅが累積加算処理マスタとして動作するとき、受信した累積加算用チャネルのデータで循環用チャネルのデータを書き換えると共に、累積加算用チャネルのデータをリセットすることが望ましい。なお、累積加算処理マスタは、累積加算の対象となる端末群毎に設けても良い。この場合、対象端末群の中でマスタは一つであるが、システム全体ではマスタが複数となる。
【００２５】
図６の場合、この処理は、端末装置Ａで実行される。なお図６では、Ｎ＋１チャネルが累積加算結果の循環用チャネルである。図６に示すように、累積加算用チャネルＮを用い、対象とする全ての端末を一巡したデータｔ０（Ａ）＋ｔ０（Ｂ）＋ｔ０（Ｃ）＋…が、循環用チャネルＮ＋１のデータに書き換えられる。一方、累積加算用チャネルＮのデータはリセットされる。これにより、端末装置ａの出力には、内部発生データｔ１（ａ）のみが現れる。
【００２６】
また例えば、データ処理部１Ｅは、入力チャネルのそれぞれに対応したデータ加算用の電子ボリュームを有し、電子ボリューム処理された任意のチャネルのデータを加算することが望ましい。図７は、かかる処理が実行される様子を表している。因みに、図７ではチャネルｋの入力データをＤk と表し、対応する電子ボリュームの値をｇk と表している。なお、ｇk
は０以上の実数である。
なおこのミキシング処理は、他の端末装置に対する出力データを生成する場合にも、各端末装置でデータを取り出す場合にも適用できる。
【００２７】
また例えば、データ処理部１Ｅは、入力チャネルのそれぞれに対応した内部データ加算用の電子ボリュームを有し、電子ボリューム処理された内部データを対応するチャネルデータに加算することが望ましい。図８は、かかる処理が実行される様子を表している。因みに、データや電子ボリュームの表記は図７と同じである。各チャネルの出力には、各チャネルの入力データＤk に、電子ボリューム処理された内部データｇk ・ＤINを加算した値が現れる。
【００２８】
図９に、他のシステム例を示す。図９のシステムは、やはり同一構成でなる４つの端末装置１を、２つの入出力インタフェース１Ａ及び１Ｂを介して各端末装置を接続する。ただし、図９のシステムでは、これら端末装置をループ状に接続する。
このとき、処理パス用のデータ入力部１Ａ１とデータ出力部１Ｂ１同士の接続は第１のループを形成し、中継パス用のデータ入力部１Ｂ２とデータ出力部１Ａ２同士の接続は第２のループを形成する。
【００２９】
すなわち、このシステムは、論理的には二重ループを形成する。このシステムは、各端末装置間の接続に異常がない場合、処理パス用のループが現用系として動作し、中継パス用のループが冗長系として動作する。なお、いずれか一カ所でも接続異常が発生すると、通信が遮断された接続箇所の両側に位置する端末装置が、図５（Ｂ）及び図５（Ｃ）の状態になる。従って、この端末装置においてパスの折り返しが自動的に実行され、図１のシステムとして動作する。
【発明の効果】
【００３０】
一つの発明によれば、スイッチング機能やミキシング機能を有する専用端末を必要としないシステムを実現できる。
また一つの発明では、全ての端末装置が自動的なパスの折り返し機能を内蔵するため、各端末装置を順序付けて接続するだけで、ループ状の伝送路を有するシステムを構築できる。また同時に、端末装置の増減や伝送路の形状の変化にも柔軟に対応できるシステムを実現できる。
【発明を実施するための最良の形態】
【００３１】
以下、データ伝送システムと端末装置の実施形態を説明する。なお、本明細書で特に図示又は記載しない部分には、当該技術分野において公知の技術を採用する。
以下の説明では、好適な実施の形態をハードウェアとして実現する場合について説明するが、かかるハードウェアと等価なソフトウェア処理によっても実現できる。
【００３２】
本発明がコンピュータプログラムとして実現される場合、プログラムは、コンピュータ読取り可能な記憶媒体に記憶される。
この記憶媒体には、例えば、磁気ディスク（フレキシブルディスク又はハードディスク）又は磁気テープのような磁気記憶媒体、光ディスク、光テープ又はマシン読取り可能なバーコードのような光記憶媒体、ランダムアクセスメモリ（ＲＡＭ）又はリードオンリメモリ（ＲＯＭ）のような半導体記憶装置の他、コンピュータプログラムを記憶するために使用される他の物理装置又は媒体が含まれる。
【００３３】
また本発明がハードウェアで実現される場合、特定用途向け集積回路（ＡＳＩＣ）のような集積回路、又は当該技術分野において公知の他のデバイス形態により実現できる。
【００３４】
（ａ）実施形態例
（ａ−１）応用例
以下、端末装置１の実施形態を端末１０して説明する。ここでは、端末１０の基本機能に着目した応用例と、それらを組み合わせた応用例とに分けて説明する。なお、これら端末は、前述の接続が可能な限り、同一の空間内に設置される必要はない。
【００３５】
（ａ−１−１）応用例１
図１０に、データの収集機能に着目した応用例を示す。このシステムは、例えば各端末に割り当てられたチャネルを用いて実現できる。またこのシステムは、例えば複数端末に共通の累積加算用チャネルを用いて実現できる。
【００３６】
図１０は、マイクロホン１１を通じて入力された音声データを図中左端の端末１０に収集し、収集された音声データをシステムの外部に出力する例を表している。出力先には、例えばスピーカ、記録装置、ネットワーク接続装置、通信装置、サーバ、コンピュータ装置等が考えられる。なお、伝送対象が映像データの場合には、出力先として表示装置（プロジェクタを含む。）も考えられる。また数値データや制御データ等の非ＡＶデータの場合には、その用途に応じた出力装置が出力先となる。
【００３７】
なお、記憶媒体には、例えば、磁気ディスク（フレキシブルディスク又はハードディスク）又は磁気テープのような磁気記憶媒体、光ディスク、光テープ又はマシン読取り可能なバーコードのような光記憶媒体、ランダムアクセスメモリ（ＲＡＭ）又はリードオンリメモリ（ＲＯＭ）のような半導体記憶装置の他、コンピュータプログラムを記憶するために使用される他の物理装置又は媒体が含まれる。他の応用例についても同様である。
【００３８】
図１０では、図中左端の端末から収集されたデータを出力しているが、任意の位置の端末が外部への出力元となり得る。
なお、累積加算用のチャネルを用いてデータを収集する場合には、対象とする全ての端末のデータが収集された時点で、これを循環用のチャネルに移し替え、同時に累積加算用のチャネルの内容をリセットするマスタ端末が必要となる。
【００３９】
しかし、収集されたデータを外部に出力する端末とマスタ端末とは一致する必要はない。収集されたデータは循環用のチャネルを通じてシステム内の全ての端末に与えられるため、任意の端末が収集された音声データを外部に出力できる。
なお、各端末に割り当てるチャネルは、例えば初期設定時に決定しても良い。また例えば、各端末の並び順に決定しても良い。また例えば、各端末が空きチャネルをスキャンして決定しても良い。他の応用例についても同様である。
【００４０】
（ａ−１−２）応用例２
図１１に、データの配信機能に着目した応用例を示す。このシステムは、例えば各端末に割り当てられたチャネルを用いて実現できる。またこのシステムは、例えば複数端末に共通の循環用チャネルを用いて実現できる。
【００４１】
図１１は、サーバから与えられる音声データを、図中左端の端末１０から順番にシステムを構成する全ての端末に与える例を表している。端末１０の出力先はヘッドホン、スピーカ、記録装置、ネットワーク接続装置、通信装置、サーバ、コンピュータ装置等がある。図１１は、スピーカ１２を出力先とする。なお、伝送対象が映像データの場合には、出力先として表示装置（プロジェクタを含む。）も考えられる。また数値データや制御データ等の非ＡＶデータの場合には、その用途に応じた出力装置が出力先となる。
【００４２】
図１１では、図中左端の端末から配信するデータが入力されているが、任意の位置の端末がシステムへの入力元となり得る。
なお、循環用のチャネルを用いてデータを配信する場合には、対象とする全ての端末に音声データが配信された時点で、これを更新するマスタ端末が必要となる。
【００４３】
しかし、音声データをシステム内に入力する端末とマスタ端末とは一致する必要はない。特定のチャネルを通じて入力された音声データを、マスタ端末が循環用のチャネルに書き換えればよいからである。
【００４４】
（ａ−１−３）応用例３
図１２に、データのルーティング機能に着目した応用例を示す。このシステムは特定のチャネルを他の端末１０との通信用に確保することで実現できる。この機能を用いることにより、１対１、１対ｎ、ｎ対１、ｎ対ｍ（ｎとｍは、ｎ≠ｍを満たす自然数）の通信を実現できる。図１２は、これらのうち１対１の通信例と１対２の通信例を表している。
【００４５】
（ａ−１−４）応用例４
図１３に、これらの機能を全て組み合わせた応用例を示す。このシステムは、例えば複数端末に共通の累積加算用チャネル、これと対をなす循環用チャネル、各端末に割り当てられたチャネルを用いて実現できる。
【００４６】
このシステムは、各端末に、マイクロホン１１、スピーカ１２、入力装置１３を設けることで、音声通話のみならず、音声以外のデータの送受も可能とするものである。例えば、会議システムに利用できる。
入力装置には、例えば画面上での入力位置や座標を指定するポインティングデバイスを使用する。この入力装置には、２つの状態を入力するボタンであっても良い。
【００４７】
図１３では、さらに一部の端末にコンピュータ１４が接続されている。このコンピュータ１４を用いて、アジェンダ、会議資料その他を配布する。また図１３では、一部の端末にＬＡＮインタフェース１４が接続されている。このＬＡＮインタフェース１４を通じて、会議の際の音声がサーバ１５に伝送され記録される。
【００４８】
（ａ−１−５）応用例５
その他、あるときはコンテンツの一斉配信に使用され、あるときは端末相互間で通信するシステム例にも適用できる。例えば、教育システム、学習システムに利用できる。
また、サーバから端末にコンテンツを提供する一方で、各端末に配置されたマイクロホンから音声を収集するシステム例にも適用できる。例えば、イベント会場で利用できる。また例えば、講演、プレゼンテーション、会議等においても使用できる。
【００４９】
（ａ−２）端末間の配線例
図１４に、端末間の接続にケーブルを使用する場合の配線例を示す。ここでは、端末間の配線に、ペアケーブルを使用する。例えばカテゴリー５のＬＡＮケーブルを使用する。
この接続例の場合、複数の端末毎にＡＣアダプタ１６を配置し、電源もケーブルを通じて供給する。これにより、全体としてのケーブル数が低減される。
【００５０】
端末１０の配線には、図１４に示すように、分岐装置１７を使用することもできる。図１５に分岐装置１７の構成例を示す。この分岐装置１７は、８個の接続端子を有する例である。分岐装置１７は、１個の処理パス用の折り返し部１７Ａと、７個の中継パス用の折り返し部１７Ｂとを有する。
【００５１】
処理パス用の折り返し部１７Ａは、パス選択部１７Ａ１と、リピータ１７Ａ２でなる。このうちパス選択部１７Ａ１は、前述した端末１のパス選択部１Ｃと同じ構成のものを使用する。すなわち、パス選択部１７Ａ１は、処理パス    Ｐの入力の有無に応じて選択するパスを切り替える。因みに、パス選択部１７Ａ１は、入力が検出された場合、処理パスＰをリピータ１７Ａ２に与え、入力が検出されなかった場合、中継パスＲをリピータ１７Ａ２に与える。
【００５２】
中継パス用の折り返し部１７Ｂの構成も同様である。すなわち、パス選択部１７Ｂ１と、リピータ１７Ｂ２でなる。このうちパス選択部１７Ｂ１は、前述した端末１のパス選択部１Ｄと同じ構成のものを使用する。すなわち、パス選択部１７Ｂ１は、中継パスＲの入力の有無に応じて選択するパスを切り替える。因みに、パス選択部１７Ｂ１は、入力が検出された場合、処理パスＰをリピータ１７Ｂ２に与え、入力が検出されなかった場合、中継パスＲをリピータ１７Ｂ２に与える。
【００５３】
従って、分岐装置１７の接続端子に空きがあっても、デイジーチェーンが形成される。
なお、各分岐路の末端に接続される端末１０の接続形態は、常に図５（Ｃ）に示した構成となる。このように、分岐装置１７を用いると、図５（Ｃ）に示す接続形態の端末がシステム内に複数設けられる。この場合でも、図５（Ｂ）に示す接続形態はシステム内に一つである。
【００５４】
（ｂ）伝送データ
（ｂ−１）伝送データの構造例
次に、データを伝送するのに用いる伝送データの構造を説明する。図１６に、伝送データの構造例を示す。図１６は、伝送にＵＡＲＴ（Universal Asynchronous Receiver Transmitter）を用いる場合の一例である。ＵＡＲＴ自体は、非同期伝送技術の一つとして周知の技術であるので詳細な説明は省略する。簡単に説明すると、データ先頭のスタートビット“０”検出後、内部カウンタによって一定時間毎に所定のデータビット数だけビット中央でデータの１／０を判定しながらデータを読み込み続けることにより通信を行う手法である。所定ビットの読み込み終了後は、新たに次フレームのスタートビットの検出を始める。
【００５５】
以下の説明では、フレーム周波数ｆｓを２２．０５Ｋｈｚとする。１フレームは３１個のスロットと一定長のギャップ（データ“１”）で構成されるものとする（図１６（Ａ））。３１スロットのうち２６スロットはコンテンツ用（ここでは音声用）、残る５スロットは予備スロット（ここでは制御用）とする（図１６（Ｂ））。また、各スロットのデータ長は１７ビットとする。１スロットは、１ビット長のスタートビット“０”と、これに続く１６ビット長のデータｄｓとで構成する（図１６（Ｃ））。
【００５６】
ここでは、主要な緒元を以下のように定める。
・ビット長＝５クロック／０．０８０５μＳ
・スロット長＝５×１７＝８５クロック／１．３７μＳ
・３１スロット長＝８５×３１＝２６３５クロック／４２．４４μＳ
・ギャップ長＝１８１クロック／２．９μＳ
・フレーム長＝２８１６クロック／４５．３５μＳ
・クロック周波数＝６２．０９２８Ｍｈｚ／０．０１６１μＳ
【００５７】
以上のように、１ビットは５クロック分の時間長で与えられる（図１６（Ｄ））。従って、スタートビットの中央位相から５クロック毎に受信信号の振幅がサンプリングされる。かくして、データ値が“１”又は“０”に判定される。よって、クロックの１／５がデータのビット速度になる。１フレーム以内でのクロックの時間（位相）づれは、クロックの水晶発振器精度を１００ｐｐｍとすると、２８１６×１００ｐｐｍ＝０．２８１６クロックである。このため、フレーム先頭のスタートビットを基準にクロックをカウントすれば問題は生じない。
【００５８】
ギャップ長は、データ“１”が１８１クロック長連続するように与える。ＵＡＲＴでは、ギャップとスロットを区別するため、スロットに“０”を必ず１ビット挿入する必要がある。各スロットのスタートビット“０”はこの目的のため付加されている。
ところで、データには、端末を通過する度に実行されるクロック再同期の影響のため、０〜１クロックの遅延変動が生じ得る。実際、クロックマスタから１２８台目の端末には、処理パスＰと中継パスＲを合わせて０〜２５６クロック相当の変動が生じる。
【００５９】
２５６クロック遅延したフレームの後に遅延０のフレームが続く場合は、ギャップ長が２５６クロック時間短縮される。データ入力の無い状態をギャップで検出するには、１スロットの１７ビット（＝８５クロック時間）以上のギャップ長が必要となる。最悪時の２５６クロック短縮を考慮すると、ギャップ長は８５＋２５６＝３４１クロック必要となる。
【００６０】
しかし、２５６クロック短縮が生じる確率は極めて低く、ランダムな遅延変動でシミュレーションした結果、連続１０時間の動作時の最大短縮は２５クロックであった。余裕を見て短縮を４０クロックとすると、４０＋８５＝１２５クロック以上がギャップ長として好適である。前述の１８１クロックとは、この条件に更に余裕を持たせた値である。
【００６１】
最後に、クロック周波数に要求される条件についても説明する。一般に、ＡＤ（Analog to digital）／ＤＡ（Digital to Analog） 変換器は、システムクロックとしてｆｓの２５６倍を必要とする。このため、本実施例では、クロック周波数の整数分の１がｆｓの２５６倍＝５．６４４８Ｍｈｚとなる周波数を選定した。
【００６２】
データ無を判断するのに必要な時間長であるギャップ長は、前述のように余裕を持って１００〜２００クロック程度を想定する。そして、クロック周波数（５．６４４８Ｍｈｚ）の整数倍の周波数を探すと、その１１倍で６２．０９２８Ｍｈｚが見つかる。この場合のギャップ長は１８１クロックとなり、適正な条件であることが分かる。
【００６３】
因みに、５．６４４８Ｍｈｚの１０倍、すなわちクロック周波数が５６．４４８Ｍｈｚの場合、そのギャップ長は“−７５”クロックとなり、実現不能である。一方、５．６４４８Ｍｈｚの１２倍、すなわちクロック周波数が６７．３７６Ｍｈｚの場合、そのギャップ長は４３７クロックとなり、過剰な値となる。以上の理由から、本実施例では、クロック周波数を６２．０９２８Ｍｈｚに定めている。
【００６４】
（ｂ−２）音声スロットの構造
図１７に、２６個の音声スロットを示す。音声スロットはミキシング結果を伝送するミキシングチャネル、ステレオを伝送するステレオチャネル、モノラルを伝送するモノラルチャネルの３種ある。この３種へのスロットの割付は任意ではあるがシステム動作時には固定される。
【００６５】
ミキシングチャネルは、ａｃｃスロットとｍｉｘスロットを一組とする２Ｎ個のスロットでなる。ミキシングチャネルは、モノラル音声のミキシング用である。この例は、チャネルを時分割で多重する例であり、各スロットが各チャネルに対応する。
【００６６】
ａｃｃスロットは、各端末からの音声を累積加算しながら循環させるためのスロットであり、前述の累積加算用チャネルに対応する。このａｃｃスロットのデータは、ミキシングマスタとして機能する端末で“０”リセットされる。
【００６７】
ｍｉｘスロットは、全端末で累算完了した音声を循環させるためのスロットであり、前述の循環用チャネルに対応する。このｍｉｘスロットのデータは、ミキシングマスタとして機能する端末で更新される。
【００６８】
ステレオチャネルは、ステレオ音声を循環させるためのチャネルである。ステレオチャネルは、左音声スロットと右音声スロットを一組とする２Ｍ個のスロットでなる。
モノラルチャネルは、端末からの音声（左音声＋右音声）を循環させるためのチャネルである。モノラルチャネルは、２６−２Ｎ−２Ｍ個のスロットでなる。このＮとＭの値は、システム情報として制御データ等を通じて予め全端末に通知される。
【００６９】
（ｃ）端末
（ｃ−１）全体構成
図１８に、端末１０の回路構成を示す。端末１０は、送受信ブロック１０Ａと、データ処理ブロック１０Ｂを主要ブロックとする。このうち、送受信ブロックは、データの送受と自動的な折り返し制御を行うブロックである。一方、データ処理ブロック１０Ｂは、スロットへの音声データの書き込みと、スロットから音声データの読み出しを行うブロックである。端末１０には、音声データの書き込み用にＡＤ変換器１０Ｃが、音声データの読み出しようにＤＡ変換器１０Ｄが設けられている。
【００７０】
さらに端末１０は、前端末との接続用のＡ端子１０Ｅと、次端末との接続用のＢ端子１０Ｆとを有する。Ａ端子１０Ｅが前述の入出力インタフェース１Ａに対応する。一方、Ｂ端子１０Ｆが前述の入出力インタフェース１Ｂに対応する。各端子には、データ伝送用の信号線１１Ａ、１１Ｂと電源供給線１１Ｃとが設けられている。因みに、信号線１１Ａが処理パス用、信号線１１Ｂが中継パス用である。
なお端末１０には、電源供給用の電源端子１０Ｇが設けられている。
【００７１】
さらに端末１０は、アナログ音声の入力端子１０Ｈと出力端子１０Ｉを備える。
その他、端末１０には、当端末をクロックマスタとして動作させるか、非クロックマスタとして動作させるか、自動設定で動作させるかを手動設定するための端子１０Ｊを備える。
また、端末１０には、当端末をミキシングマスタとして動作させるか、非ミキシングマスタとして動作させるか手動設定するための端子１０Ｋを備える。
【００７２】
（ｃ−２）送受信ブロック
（ｃ−２−１）回路構成
図１９に、送受信ブロック１０Ａの内部構成を示す。なお、ＵＡＲＴ部分は省略して示している。
前端末との接続段は、データセレクタ１０Ａ１と、折り返し制御部１０Ａ２と、受信シフトレジスタ１０Ａ３と、ホールドレジスタ１０Ａ４と、送信シフトレジスタ１０Ａ５とでなる。データセレクタ１０Ａ１の２入力には、処理パスの入力データと中継パスの出力データが入力される。
【００７３】
折り返し制御部１０Ａ２は、前端末からＡ端子に入力される処理パスＰのデータの有無を監視し、「有」なら前端末からの入力データを、「無」なら前端末への送信データを選択する。この判定結果は、制御信号としてデータセレクタ１０Ａ１に与えられる。このデータセレクタ１０Ａ１と折り返し制御部１０Ａ２の存在により、送信データの折り返しが可能となる。折り返し制御部１０Ａ２は、例えばフレーム時間以上のパルス幅をもつモノマルチバイブレータでなり、その出力を制御信号とする。
【００７４】
Ａ端子からの受信データ（処理パス）は、直列データとして入力される。スタートビットの検出された受信データは、５クロック毎サンプリングされ、シフトレジスタでなる受信レジスタ１０Ａ３に保持される。
ホールドレジスタ１０Ａ４は、受信データを１６ビット（スロット）毎保持し、この受信データをパラレルデータとしてデータ処理ブロック１０Ｂに渡す。
【００７５】
なお、受信データが３１スロット受信されると、ギャップが検出される状態になる。１００クロック以上の無信号（データ“１”）が続くと、ギャップであると判定され（フレーム終了と認識され）、次のフレームのスタートビットを検出する状態になる。これらの処理は、後述するタイミング制御部１０Ａ１４により行われる。
【００７６】
送信シフトレジスタ１０Ａ５は、フレームバッファメモリ１０Ａ８から読み出されたパラレルデータ（中継パス）を順次直列化し、受信時と同じフレーム構造で送信する。すなわち、先頭にスタートビットを１ビット付加し、最後に１８１クロック分のギャップ（データ“１”）を付加する。なお、送信フレームの開始タイミングは、端末１０がクロックマスタ端末として動作するか、非クロックマスタ端末として動作するかによって異なる。
【００７７】
データ処理ブロック１０Ｂを通過したスロットデータは、フレームバッファメモリ１０Ａ６に蓄積される。フレームバッファメモリ１０Ａ６は、図２０に示すように、３フレーム分の容量を持った２ポートメモリでなる。このフレームバッファメモリ１０Ａ６の読み出しアドレスと書き込みアドレスとの間には、１〜２フレーム分の位相差が設けられる。アドレス制御部１０Ａ７が、この読み書きアドレスを発生する。この実施例では、書き込みアドレスから１フレーム分を減算した値を読み出しアドレスとする。
なお、中継パスの処理経路上に設けられるフレームバッファメモリ１０Ａ８とアドレス制御部１０Ａ９についても同様である。
【００７８】
後端末との接続段は、データセレクタ１０Ａ１０と、折り返し制御部１０Ａ１１と、受信シフトレジスタ１０Ａ１２と、送信シフトレジスタ１０Ａ１３とでなる。データセレクタ１０Ａ１０の２入力には、中継パスの入力データと処理パスの出力データが入力される。なお、これらデータセレクタ１０Ａ１０、折り返し制御部１０Ａ１１、受信シフトレジスタ１０Ａ１２、送信シフトレジスタ１０Ａ１３の処理内容は、前述したデータセレクタ１０Ａ１、折り返し制御部１０Ａ２、受信シフトレジスタ１０Ａ３、送信シフトレジスタ１０Ａ５と同じであるため説明を省略する。
【００７９】
タイミング制御部１０Ａ１４は、端末内の各部の制御タイミングを与える回路部である。タイミング制御部１０Ａ１４には、受信信号、６２ＭＨｚのクロック信号、クロックマスタ／非クロックマスタ切替信号が入力される。６２ＭＨｚのクロック信号は、各端末内に設けられた発振器から与えられる。
【００８０】
自端末がクロックマスタの場合、タイミング制御部１０Ａ１４は、６２ＭＨｚのクロック信号から生成したフレーム信号ｆｓにより、フレームの送信タイミングを制御する。
自端末が非クロックマスタの場合、受信フレームから１フレーム時間遅れたタイミング（自クロックでカウント）を、フレームの送信タイミングとする。
なお、タイミング制御部１０Ａ１４の内部で発生されたビットカウント値は、スロットカウンタに出力される。
【００８１】
図２０に、タイミング制御部１０Ａ１４と、アドレス制御部１０Ａ７（１０Ａ９）の内部構成を示す。
タイミング制御部１０Ａ１４は、ギャップ検出部１０Ａ１４１と、スタートビット検出部１０Ａ１４２と、受信ビットカウンタ１０Ａ１４３と、１フレーム遅延器１０Ａ１４４と、フレーム周期生成部１０Ａ１４５と、クロック切替器１０Ａ１４６、１０Ａ１４７と、送信ビットカウンタ１０Ａ１４８とからなる。
【００８２】
アドレス制御部１０Ａ７（１０Ａ９）は、書き込みページカウンタ１０Ａ７１（１０Ａ９１）と、受信スロットカウンタ１０Ａ７２（１０Ａ９２）と、１フレーム遅延器１０Ａ７３（１０Ａ９３）と、読み出しページレジスタ１０Ａ７４（１０Ａ９４）と、送信スロットカウンタ１０Ａ７５（１０Ａ９５）とからなる。
【００８３】
ギャップ検出部１０Ａ１４１は、受信データを３１スロット受信すると、ギャップを検出する状態になる。１００クロック以上の無信号（データ“１”）が続くと、ギャップ検出部１０Ａ１４１は、ギャップであると判定し（フレーム終了と認識し）、次のフレームのスタートビットを検出する状態になる。
【００８４】
スタートビット検出部１０Ａ１４２は、受信信号からスタートビットを検出する。スタートビットの検出信号は、受信ビットカウンタ１０Ａ１４３と、１フレーム遅延器１０Ａ１４４と、書き込みページカウンタ１０Ａ７１（１０Ａ９１）に与えられる。このスタートビットの検出周期で、書き込み領域の上位アドレスが更新される。
【００８５】
受信ビットカウンタ１０Ａ１４３は、スタートビットをトリガとして受信ビットをカウントアップする。このカウント値の更新周期で（１７ビット（スロット）カウント毎）、書き込み領域の下位アドレスが更新される。
１フレーム遅延器１０Ａ１４４は、送信開始のタイミング（送信ビットカウンタ１０Ａ１４８）の動作タイミングを与える回路部である。１フレーム遅延器１０Ａ１４４の出力は、端末が非クロックマスタとして動作する場合に、クロック切替器１０Ａ１４６により選択される。
【００８６】
このとき、読み出しページレジスタ１０Ａ７４（１０Ａ９４）には、書き込みページカウンタ１０Ａ７１（１０Ａ９１）から書き込み領域と同じ上位アドレスがクロック切替器１０Ａ１４７を通じて与えられるが、読み出しタイミングが１フレーム遅延することで適切な位相差が確保される。
【００８７】
フレーム周期生成部１０Ａ１４５は、端末がクロックマスタとして動作する場合の送信開始のタイミング（送信ビットカウンタ１０Ａ１４８の動作タイミング）を与える回路部である。
送信ビットカウンタ１０Ａ１４８は、１フレーム遅延器１０Ａ１４４又はフレーム周期生成部１０Ａ１４５の出力をトリガとして送信ビットをカウントアップする。このカウント値の更新周期で（１７ビット（スロット）カウント毎）、読み出し領域の下位アドレスが更新される。なお、読み出し領域の上位アドレスは、最終スロットの送信直後に更新される。
【００８８】
（ｃ−３）データ処理ブロック
（ｃ−３−１）回路構成（書き込み系）
図２１に、データ処理ブロック１０Ｂの内部構成を示す。図２１は、データ処理ブロック１０Ｂのうち書き込み系回路を示す。
【００８９】
書き込み系回路は、シフトレジスタ１０Ｂ１と、ホールドレジスタ１０Ｂ２と、乗算器１０Ｂ３と、ゲイン係数メモリ１０Ｂ４と、読み出し制御部１０Ｂ５と、加算器１０Ｂ６と、スロット選択器１０Ｂ７と、ホールドレジスタ１０Ｂ８とでなる。
シフトレジスタ１０Ｂ１は、ＡＤ変換器１０Ｃから音声データをシリアル入力し、これを並列化して出力する。
【００９０】
ホールドレジスタ１０Ｂ２は、音声データを並列データとして保持し、これを乗算器１０Ｂ３に与える。
ゲイン係数メモリ１０Ｂ４は、音声データに乗算する係数０〜１（ゲイン）を保持する記憶部である。このゲイン係数メモリ１０Ｂ４には、１スロット分の係数が保持されている。これらの係数は、予め又は適宜、別の書き込み回路を通じて書き込まれる。
【００９１】
読み出し制御部１０Ｂ５は、読み出しアドレスをゲイン係数メモリ１０Ｂ４に与え、係数の読み出しを制御する。読み出しアドレスは、受信スロットカウンタ１０Ａ７２のカウント値に応じて発生される。
【００９２】
加算器１０Ｂ６は、乗算器１０Ｂ３の出力とスロット選択器１０Ｂ７の出力とを加算して前述の送受信ブロック１０Ａに出力する。ここでの加算は、スロット選択器１０Ｂ７がどのスロットを選択するかで決まる。
スロット選択器１０Ｂ７は、３種類の入力スロットから１つを選択する。１つは、送受信ブロック１０Ａのホールドレジスタ１０Ａ４から与えられる受信スロットである。１つは、ホールドレジスタ１０Ｂ８で１スロット分遅延された遅延スロットである。１つは、１７ビットのデータが全て“０”のゼロスロットである。
【００９３】
例えば、ステレオチャネルやモノラルチャネルに、内部で発生された音声データを多重的に書き込む（追加的に書き込む）場合、スロット選択器１０Ｂ７により受信スロットが選択される。
これに対し、端末側で発生された音声データをミキシングチャネルに多重的に書き込む場合、スロット選択器１０Ｂ７の選択は、端末がミックスマスタ端末か非ミックスマスタ端末かによる。
【００９４】
例えば、非ミックスマスタ端末の場合、スロット選択器１０Ｂ７は、受信スロットを選択する。従って、累積加算用チャネル（ａｃｃ）のタイミングでは、加算器１０Ｂ６に任意の係数（０〜１）を乗算した乗算出力と受信スロットとの加算結果が累積加算用チャネル（ａｃｃ）に書き込まれる。一方、循環用チャネル（ｍｉｘ）のタイミングでは、係数“０”が乗算された乗算出力が入力されるため、結果的に受信スロットがそのまま出力される。循環用チャネルの書き換えが可能なのはミックスマスタ端末だけだからである。
【００９５】
例えば、ミックスマスタ端末の場合、スロット選択器１０Ｂ７は、累積加算用チャネル（ａｃｃ）のタイミングで、ゼロスロットを選択する。このため、当タイミングでは、任意の係数を乗算した乗算出力が累積加算用チャネル（ａｃｃ）に書き込まれる。これは、累積加算用チャネル（ａｃｃ）を一旦リセットするのと同じである。一方、スロット選択器１０Ｂ７は、循環用チャネル（ｍｉｘ）のタイミングで、遅延スロットを選択する。この場合、係数“０”が乗算された乗算出力が入力されるため、結果的に受信スロットがそのまま出力される。すなわち、累積加算用チャネル（ａｃｃ）から循環用チャネル（ｍｉｘ）にデータの移し替えが行われる。
【００９６】
（ｃ−３−２）回路構成（読み出し系）
図２２に、データ処理ブロック１０Ｂの内部構成を示す。図２２は、データ処理ブロック１０Ｂのうち読み出し系回路を示している。
【００９７】
読み出し系回路は、乗算器１０Ｂ９と、ゲイン係数メモリ１０Ｂ１０と、読み出し制御部１０Ｂ１１と、加算器１０Ｂ１２と、累積加算用レジスタ１０Ｂ１３と、シフトレジスタ１０Ｂ１４とでなる。
乗算器１０Ｂ９は、送受信ブロック１０Ａのホールドレジスタ１０Ａ４から与えられる受信スロットと、ゲイン係数メモリ１０Ｂ１０から読み出した係数を乗算する回路部である。
【００９８】
ゲイン係数メモリ１０Ｂ１０は、音声データに乗算する係数０〜１（ゲイン）を保持する記憶部である。このゲイン係数メモリ１０Ｂ１０には、１スロット分の係数が保持されている。これらの係数は、予め又は適宜、別の書き込み回路を通じて書き込まれる。
読み出し制御部１０Ｂ１１は、読み出しアドレスをゲイン係数メモリ１０Ｂ１０に与え、係数の読み出しを制御する。読み出しアドレスは、受信スロットカウンタ１０Ａ７２のカウント値に応じて発生される。
【００９９】
加算器１０Ｂ１２は、累積加算用レジスタ１０Ｂ１３の出力と乗算出力とを累積的に加算する。これは１フレームを構成する全スロットの受信が終了するまで繰り返し実行される。累積加算用レジスタ１０Ｂ１３は、加算結果を一時的に保持するのに用いられる。なお、累積加算用レジスタ１０Ｂ１３は、シフトレジスタ１０Ｂ１４へのデータ書き込み後リセットされる。
【０１００】
シフトレジスタ１０Ｂ１４は、全スロットの受信時に、累積加算用レジスタ１０Ｂ１３の出力を一括して書き込む。書き込まれた累積加算値は直列データとしてＤＡ変換器１０Ｄに出力される。なお、シフトレジスタ１０Ｂ１４への書き込みタイミングは、受信スロットカウンタ１０Ａ７２のカウント値が“２５”のタイミングで実行される。本実施例の場合、音声データを全２６スロットとするためである。従って、書き込みタイミングは、音声データに割り当てられるスロット数に依存する。
【０１０１】
（ｄ）システムの動作
続いて、本実施形態に係るシステムの動作状況に応じ、各端末で実行される処理動作を説明する。
【０１０２】
（ｄ−１）初期動作時（配線変更後のリセット時や障害発生時も含む）
端末がケーブルを通じて直列接続されたシステムでは、電源投入後、自動的に折り返し制御が実行され、論理的にデイジーチェーンが形成される。
前述のように、この処理を実行するのは折り返し制御部１０Ａ２及び１０Ａ１１である。図２３に、この折り返し制御の概念構成を示す。
【０１０３】
この折り返し制御は、図２４に示すように、フレーム時間以上のパルス幅を有するモノマルチバイブレータ１０Ａ２１及び１０Ａ１１１を用いて実現される。本実施例では、例えば、３フレーム幅のモノマルチバイブレータを使用する。
【０１０４】
図２３（Ａ）に示すように、受信信号が３フレーム以上失われると、モノマルチバイブレータ１０Ａ２１（及び１０Ａ１１１）の出力（図２３（Ｂ））は“１”から“０”に切り替わり、対応する端末でパスを折り返すようにデータセレクタ１０Ａ１（１０Ａ１０）を制御する。
かくして、前述したデイジーチェーンが自動的に設定される。
【０１０５】
ところで、クロックマスタと非クロックマスタの決定を自動とする場合には、Ａ端子（処理パスが入力され、中継パスが出力される端子）で折り返し状態になった時点で、これをクロックマスタ端末（ＣＭ端末）とすれば良い。それ以外は非クロックマスタ端末（非ＣＭ端末）とする。
【０１０６】
すなわち、クロックマスタ端末の設定方法には、手動による場合と自動設定による場合の２種類がある。
手動スイッチを”自動”に設定しておけば、Ａ端子側の折り返し制御部１０Ａ２の状態により、システム内の１台のみがクロックマスタ端末に自動設定される。
【０１０７】
これは以下の動作による。電源投入直後には全端末がクロックマスタ端末として動作する。しかし、前段に端末が接続された端末では、やがてＡ端子に信号が検出されることになり、非クロックマスタ端末へと切り替わる。結局、Ａ端子が無接続の端末だけがＡ端子への入力が無信号のままとなり、クロックマスタ端末が一意に確定する。
【０１０８】
この機能を用いると、障害発生時の自動復旧にも使用できる。例えば、端末がケーブルによってループ状に接続された場合において、１台の端末が故障したときについて説明する。このループ接続時には、全ての端末でＡ端子が接続状態になる。従って、予め手動でクロックマスタを設定しておく必要がある。
ただし、システムの運用中に１台が故障し、そのＡ、Ｂ両端子において正常な出力が失われると、故障した端末の両端に接続された端末では、受信信号の無入力を検出して、それぞれ折り返し動作となる。これで線状のデージー接続となり正常機能が回復する。
【０１０９】
（ｄ−２）クロックマスタ端末の動作
次に、クロックマスタ端末として動作する端末の処理動作を説明する。図２５は、動作状態の遷移を示す図である。まず電源がオンすると、書き込みページカウンタＷＰＣがデータ“０”に設定される（ＳＰ１０１）。この後、データの書き込み系とデータの読み出し系とで別々の動作が実行される。図２５では、書き込み系の動作を図中左側に、読み出し系の動作を図中右側に示す。
【０１１０】
まず、書き込み系の動作を説明する。電源がオンすると、タイミング制御部１０Ａ１４が、受信ギャップを待ち受ける状態になる（ＳＰ１０２）。この動作は、受信ギャップが受信されるまで繰り返される。受信ギャップが検出されると、タイミング制御部１０Ａ１４がスタートビットを待ち受ける状態になる（ＳＰ１０３）。この動作も、スタートビットが検出されるまで繰り返される。
【０１１１】
スタートビットの検出は、アドレス制御部１０Ａ７に与えられ、書き込みページカウンタが１つ更新される（ＳＰ１０４）。
続いて、３１スロット分のデータを受信する動作に移行する（ＳＰ１０５）。このとき、受信データはビット毎に受信シフトレジスタ１０Ａ３にシリアル転送され、スロット単位でホールドレジスタ１０Ａ４に書き込まれる。そして、データ処理ブロック１０Ｂで処理されたデータがフレームバッファメモリ１０Ａ６（１０Ａ８）に書き込まれる。以上、一連の動作がフレーム毎繰り返し実行される。
【０１１２】
次に、読み出し系の動作を説明する。読み出し系では、タイミング制御部１０Ａ１４が読み出しページを書き込みページに対して１ページ前に更新する（ＳＰ１０６）。次に、
クロック分のギャップを生成する（ＳＰ１０７）。
続いて、３１スロット分のデータを送信する動作に移行する（ＳＰ１０８）。このとき、送信データはスロット毎にフレームバッファメモリ１０Ａ６（１０Ａ８）から読み出され、スロット毎に送信シフトレジスタ１０Ａ１３に転送される。そして、送信データが、送信シフトレジスタ１０Ａ１３からビット毎にシリアル転送される。以上、一連の動作がフレーム毎繰り返し実行される。
【０１１３】
図２６に、以上の処理動作の動作タイミングを示す。図２６（Ａ）〜（Ｄ）が、前述の読み出し系の動作タイミングに対応し、図２６（Ｅ）〜（Ｋ）が、前述の書き込み系の動作タイミングに対応する。図に示すように、データの書き込み領域とデータの読み出し領域との間には１フレーム以上の位相差が確保されている。
【０１１４】
（ｄ−３）非クロックマスタ端末の動作
次に、非クロックマスタ端末として動作する端末の処理動作を説明する。図２７は、動作状態の遷移を示す図である。まず電源がオンすると、書き込みページカウンタＷＰＣが“０”に設定される（ＳＰ１１１）。この後、受信ギャップを待ち受ける状態になる（ＳＰ１１２）。この動作は、受信ギャップが受信されるまで繰り返される。受信ギャップが検出されると、タイミング制御部１０Ａ１４がスタートビットを待ち受ける状態になる（ＳＰ１１３）。この動作も、スタートビットが検出されるまで繰り返される。
【０１１５】
非クロックマスタ端末では、この後、書き込み系の動作と読み出し系の動作に分岐する。図２７では、書き込み系の動作を図中左側に、読み出し系の動作を図中右側に示す。
まず、書き込み系の動作を説明する。ここでは、スタートビットの検出がアドレス制御部１０Ａ７に与えられ、書き込みページカウンタが１つ更新される（ＳＰ１１４）。
【０１１６】
続いて、３１スロット分のデータを受信する動作に移行する（ＳＰ１１５）。このとき、受信データはビット毎に受信シフトレジスタ１０Ａ３にシリアル転送され、スロット単位でホールドレジスタ１０Ａ４に書き込まれる。そして、データ処理ブロック１０Ｂで処理されたデータがフレームバッファメモリ１０Ａ６（１０Ａ８）に書き込まれる。この後、フレームバッファメモリの読み出しページが更新される（ＳＰ１１６）。以上、一連の動作がフレーム毎繰り返し実行される。
【０１１７】
次に、読み出し系の動作を説明する。読み出し系では、スタートビットの検出信号が１フレーム遅延される（ＳＰ１１７）。そして、この遅延検出信号のタイミングで、３１スロット分のデータを送信する動作に移行する（ＳＰ１１８）。このとき、送信データはスロット毎にフレームバッファメモリ１０Ａ６（１０Ａ８）から読み出され、スロット毎に送信シフトレジスタ１０Ａ１３に転送される。そして、送信データが、送信シフトレジスタ１０Ａ１３からビット毎にシリアル転送される。以上で１フレームの送信動作が終了する（ＳＰ１１９）。
【０１１８】
図２８に、以上の処理動作の動作タイミングを示す。図２８（Ａ）〜（Ｇ）が、前述の書き込み系の動作タイミングに対応し、図２８（Ｈ）〜（Ｌ）が、前述の読み出し系の動作タイミングに対応する。図に示すように、データの書き込み領域とデータの読み出し領域との間には１フレーム以上の位相差が確保されている。
【０１１９】
（ｄ−４）ミキシングマスタ端末の動作
図２９に、ミキシングマスタ端末として動作する端末の処理動作を説明する。なお、ミキシングマスタ端末と非マスタマスタ端末との違いは、ホールドレジスタ１０Ｂ８（図２１）を使用するか否かである。
【０１２０】
図２９（Ａ）〜（Ｃ）は、送受信ブロック１０Ａ内でミキシング対象のスロットが受信されるまでの動作タイミングを、図２９（Ｄ）〜（Ｉ）は、データ処理ブロック１０Ｂ内でＡＤ変換されたデータｄｓ１が対象スロットｓｌｔ０〜ｓｌｔ３１にミキシングされるまでの動作タイミングを示す。
【０１２１】
なお、図２９は、スロット０（ｓｌｔ０）とスロット２（ｓｌｔ２）が累積加算用のスロット（ａｃｃ）、スロット１（ｓｌｔ１）とスロット３（ｓｌｔ３）が循環用スロット（ｍｉｘ）、スロット４（ｓｌｔ４）〜スロット３１（ｓｌｔ３１）がモノラルスロットの場合の例である。
【０１２２】
図２９は、スロット０（ｓｌｔ０）とスロット２（ｓｌｔ２）のデータが、それぞれ対応するスロット１（ｓｌｔ１）とスロット３（ｓｌｔ３）に移し替えられると共に、スロット０（ｓｌｔ０）とスロット２（ｓｌｔ２）にミックスマスタ端末で発生したデータを書き込む様子を表している。なお、スロット４（ｓｌｔ４）〜スロット３１（ｓｌｔ３１）のうち、スロット５（ｓｌｔ５）はＡＤ変換出力で書き換え、その他は何らの書き込みを行わない場合を表している。
【０１２３】
例えば、図のゲイン係数メモリ１０Ｂ４の出力は（図２９（Ｆ））、スロット０のとき係数ｇt0、スロット１のとき係数０となる。また例えば、スロット４のとき係数０、スロット５のとき係数ｇt5となる。
従って、乗算器１０Ｂ３の出力は（図２９（Ｇ））、各スロットに対応して異なる係数が乗算されたデータｇ0ds、０、ｇ2ds、０、０、ｇ5ds、０…となる。
【０１２４】
データセレクタ１０Ｂ７の出力は（図２９（Ｈ））、データの移し替えのためにスロット０とスロット２が０に、スロット１とスロット３が直前のスロット０とスロット２の内容になる。すなわち、データセレクタ１０Ｂ７からは、各スロットに対応して、データ０、ｓｌｔ０、０、ｓｌｔ２、ｓｌｔ４、０…ｓｌｔ３１が出力される。
かくして、加算器１０Ｂ６の出力には（図２９（Ｉ））、各スロットに対する書き込みデータｇ0ds、ｓｌｔ０、ｇ2ds、ｓｌｔ２、ｓｌｔ４、ｇ5ds、ｓｌｔ６…ｓｌｔ３１が出力される。
【０１２５】
（ｄ−５）非ミキシングマスタ端末の動作
図３０に、非ミキシングマスタ端末として動作する端末の処理動作を説明する。
図３０（Ａ）〜（Ｃ）は、送受信ブロック１０Ａ内でミキシング対象のスロットが受信されるまでの動作タイミングを、図３０（Ｄ）〜（Ｈ）は、データ処理ブロック１０Ｂ内でＡＤ変換されたデータｄｓ１が対象スロットｓｌｔ０〜ｓｌｔ３１にミキシングされるまでの動作タイミングを示す。
【０１２６】
なお、図３０の場合も、スロット０（ｓｌｔ０）とスロット２（ｓｌｔ２）が累積加算用のスロット（ａｃｃ）、スロット１（ｓｌｔ１）とスロット３（ｓｌｔ３）が循環用スロット（ｍｉｘ）、スロット４（ｓｌｔ４）〜スロット３１（ｓｌｔ３１）がモノラルスロットの場合の例である。
【０１２７】
図３０は、スロット０（ｓｌｔ０）とスロット２（ｓｌｔ２）に、非ミックスマスタ端末で発生したデータを加算して書き込む様子を表している。また、スロット４（ｓｌｔ４）は、非ミックスマスタ端末で発生したデータでスロットを書き換える場合を表している。他のスロットについては、何らの書き込みを行わないものとする。
【０１２８】
例えば、図のゲイン係数メモリ１０Ｂ４の出力は（図３０（Ｅ））、スロット０のとき係数ｇt0、スロット１のとき係数０、スロット２のとき係数ｇt2、スロット３のとき係数０、スロット４のとき係数ｇt4、スロット５以降は係数０となる。
従って、乗算器１０Ｂ３の出力は（図３０（Ｆ））、各スロットに対応して異なる係数が乗算されたデータｇ0ds、０、ｇ2ds、０、ｇ4ds、０…となる。
【０１２９】
データセレクタ１０Ｂ７の出力は（図３０（Ｈ））、スロット４以外は、受信された各スロットが選択される。すなわち、データセレクタ１０Ｂ７からは、各スロットに対応して、データｓｌｔ０、ｓｌｔ１、ｓｌｔ２、ｓｌｔ３、０、ｓｌｔ４…ｓｌｔ３１が出力される。
かくして、加算器１０Ｂ６の出力には（図３０（Ｈ））、各スロットに対する加算結果データｓｌｔ０＋ｇ0ds、ｓｌｔ１、ｓｌｔ２＋ｇ2ds、ｓｌｔ３、ｇ4ds、ｓｌｔ５…ｓｌｔ３１が出力される。
【０１３０】
（ｄ−６）データ読み出し時の動作
図３１に、端末が受信した音声データを読み出す場合の処理動作を説明する。
図３１（Ａ）〜（Ｃ）は、送受信ブロック１０Ａ内で読み出し対象のスロットが受信されるまでの動作タイミングを、図３１（Ｄ）〜（Ｇ）は、データ処理ブロック１０Ｂ内でＤＡ変換されたデータが読み出されるまでの動作タイミングを示す。
【０１３１】
なお、図３１の場合も、スロット０（ｓｌｔ０）とスロット２（ｓｌｔ２）が累積加算用のスロット（ａｃｃ）、スロット１（ｓｌｔ１）とスロット３（ｓｌｔ３）が循環用スロット（ｍｉｘ）、スロット４（ｓｌｔ４）〜スロット３１（ｓｌｔ３１）がモノラルスロットとする。
【０１３２】
なお、図３１は、累積加算用のスロット（ａｃｃ）については音声出力せず、他の全てのスロットの合成音を最終出力とする場合である。
例えば、図のゲイン係数メモリ１０Ｂ１０の出力は（図３１（Ｄ））、スロット０とスロット２で係数０、他のスロットは各スロットに対応する係数ｇl1、ｇl3、ｇl4、ｇl5…ｇl31となる。
【０１３３】
従って、乗算器１０Ｂ９の出力は（図３１（Ｅ））、各スロットに対応して異なる係数が乗算されたデータ０、ｇsl1、０、ｇsl3、ｇsl4、ｇsl5…ｇsl31となる。
このとき、加算器１０Ｂ１２の出力は（図３１（Ｆ））、各スロットに対応して、データ０、ｇsl1、ｇsl1、ｇsl1＋ｇsl3、ｇsl1＋ｇsl3＋ｇsl4、…、ｇsl1＋ｇsl3＋ｇsl4＋…＋ｇsl31が出力される。
かくして、全スロットの受信終了後、シフトレジスタ１０Ｂ１４からＤＡ変換器１０Ｄに、各スロットに対する加算結果データｇsl1＋ｇsl3＋ｇsl4＋…＋ｇsl31が出力される（図３１（Ｇ））。
【０１３４】
（ｄ−７）ミキシング処理及び読み出し処理モデル
図３２に、各端末が実行する前述のミキシング処理（図２９〜図３０）と読み出し処理（図３１）を模式的に示す。要するに、端末１０は、任意の受信スロットに任意のゲインで増幅した音声データを書き込んで又は加算して送信することができる。
また端末１０は、任意のゲインで増幅した任意の受信スロットを合成して読み出すことができる。
【０１３５】
この機能を利用すると、システム全体では図３３に示す機能を実現できる。すなわち、図３３の左側に示すように、複数の端末間で、各端末が音声データを書き込む共通スロット（チャネル）を決めておくことで、複数の端末の音声が重畳したスロット（チャネル）を得ることができる。
そして、図３３の右側に示すように、例えば共通スロット（チャネル）に音声を書き込んだ端末間でこの共通スロットを読み出せば、端末間の通話を実現できる。
また、特定のスロット（チャネル）を選択して合成することにより、各端末の話者の音声を合成した出力を作成することも自在に行える。
【０１３６】
（ｅ）実施形態の効果
以上のように、実施形態に係る端末を使用すれば、接続の自由度が高く、音声システムを容易に実現できる。また、当端末をループ状に接続すれば、実現したシステムの信頼度も向上できる。
また、実施形態に係る端末を使用すれば、音声データを任意のチャネルに上書き的に書き込みできるだけでなく、任意のチャネルの音声に重畳的に書き込むこともできる。
また、実施形態に係る端末を使用すれば、任意のチャネルから任意の音量で音声データを読み出せるだけでなく、任意のチャネルの音声を合成して読み出すことも実現できる。
【０１３７】
またかかる端末を用いてシステムを構築すれば、サーバその他の専用装置を一切必要としないため、構築が容易なだけでなく運用も簡便な音声システムを実現できる。また、各端末にはクロックマスタを自動的に設定する機能も設けられているため、クロックマスタを用意する必要もない。
また、実施形態に係るシステムによれば、任意の端末間に通信路を形成したり（スイッチング）、任意の端末の音声を合成して記録したり読み出したり（ミキシング）できる。
【０１３８】
（ｆ）他の実施形態
上述の実施形態では、主に音声データに着目して説明したが、音声データを映像データに置き換えることもできる。この場合、接続の自由度が高く、信頼性の高い映像システム、例えばセキュリティシステムその他のモニタリングシステムを実現できる。また、音声データと映像データを統合して使用すれば、同様に高い効果を実現できる音声・映像システム、例えばテレビ会議システム、プレゼンテーションシステムその他を実現できる。
【０１３９】
また伝送されるデータは、数値データ、文字データ又は制御データに置き換えることもできる。例えば、文字データを累積的に加算すれば、最終的に一つのテキストを構成することもできる。また、制御データの総和や任意の合成値を新たな制御データとしてコンピュータやゲームシステムの操作に用いても良い。
【図面の簡単な説明】
【０１４０】
【図１】一つの発明に係る伝送システムの概念構成を示す図である（直列接続例）。
【図２】一つの発明に係る端末装置の概略構成を示す図である。
【図３】一つの発明に係るパス選択方法を示す図である。
【図４】一つの発明に係るパス選択方法を示す図である。
【図５】端末装置が採り得る接続形態例を示す図である。
【図６】累積加算用チャネルと循環用チャネルを用いたデータ転送を示す図である。
【図７】任意のゲインで電子ボリューム処理されたチャネルデータを加算する方法を示す図である。
【図８】任意のゲインで電子ボリューム処理された内部データを各チャネルに加算する方法を示す図である。
【図９】一つの発明に係る伝送システムの概念構成を示す図である（ループ接続例）。
【図１０】データの収集機能に着目した応用例を示す図である。
【図１１】データの配信機能に着目した応用例を示す図である。
【図１２】データのルーティング機能に着目した応用例を示す図である。
【図１３】データの抽出機能、データの配信機能、データのルーティング機能を組み合わせた応用例を示す図である。
【図１４】端末の配線例を示す図である。
【図１５】分岐装置の内部構成例を示す図である。
【図１６】伝送データの構造例を示す図である。
【図１７】音声スロットの構造例を示す図である。
【図１８】端末の内部構成例を示す図である。
【図１９】送受信ブロックの内部構成例を示す図である。
【図２０】タイミング制御部の内部構成例を示す図である。
【図２１】データ処理ブロックの内部構成例を示す図である（書き込み系）。
【図２２】データ処理ブロックの内部構成例を示す図である（読み出し系）。
【図２３】折り返し制御の概念構成を示す図である。
【図２４】折り返し制御部の構成例を示す図である。
【図２５】クロックマスタ端末として動作する端末の処理動作を示すフローチャートである。
【図２６】クロックマスタ端末として動作する端末の動作タイミングを示す図である。
【図２７】非クロックマスタ端末として動作する端末の処理動作を示すフローチャートである。
【図２８】非クロックマスタ端末として動作する端末の動作タイミングを示す図である。
【図２９】ミキシングマスタ端末として動作する端末の動作タイミングを示す図である。
【図３０】非ミキシングマスタ端末として動作する端末の動作タイミングを示す図である。
【図３１】受信データ読み出し時の動作タイミングを示す図である。
【図３２】ミキシング処理（書き込み処理）と読み出し処理の概念図である。
【図３３】システム全体から見た音声処理モデルを示す図である。
【符号の説明】
【０１４１】
１          端末装置
１Ａ、１Ｂ  入出力インタフェース
１Ａ１      データ入力部（処理パス用）
１Ａ２      データ出力部（中継パス用）
１Ｂ１      データ出力部（処理パス用）
１Ｂ２      データ入力部（中継パス用）
１Ｃ、１Ｄ  パス選択部
１Ｅ        データ処理部
２          処理パス
３          中継パス
１０        端末
１０Ａ      送受信ブロック
１０Ｂ      データ処理ブロック
【図１】
2005101803.tif 000003
【図２】
2005101803.tif 000004
【図３】
2005101803.tif 000005
【図４】
2005101803.tif 000006
【図５】
2005101803.tif 000007
【図６】
2005101803.tif 000008
【図７】
2005101803.tif 000009
【図８】
2005101803.tif 000010
【図９】
2005101803.tif 000011
【図１０】
2005101803.tif 000012
【図１１】
2005101803.tif 000013
【図１２】
2005101803.tif 000014
【図１３】
2005101803.tif 000015
【図１４】
2005101803.tif 000016
【図１５】
2005101803.tif 000017
【図１６】
2005101803.tif 000018
【図１７】
2005101803.tif 000019
【図１８】
2005101803.tif 000020
【図１９】
2005101803.tif 000021
【図２０】
2005101803.tif 000022
【図２１】
2005101803.tif 000023
【図２２】
2005101803.tif 000024
【図２３】
2005101803.tif 000025
【図２４】
2005101803.tif 000026
【図２５】
2005101803.tif 000027
【図２６】
2005101803.tif 000028
【図２７】
2005101803.tif 000029
【図２８】
2005101803.tif 000030
【図２９】
2005101803.tif 000031
【図３０】
2005101803.tif 000032
【図３１】
2005101803.tif 000033
【図３２】
2005101803.tif 000034
【図３３】
2005101803.tif 000035