(57)【要約】    【課題】  十分なＳＮＲを得ることができる温度センサを備えた集積回路装置を提供する。    【解決手段】  半導体集積回路装置１の温度センサ部３において、多層配線層Ｍ１上におけるビアＶ１２を覆う領域にチタンからなるパッド８を設ける。そして、多層配線層Ｍ１及びパッド８を覆うように絶縁層１５を設け、パッド８に到達するようにビア９を形成する。また、ビア９の内部に酸化バナジウムを埋め込み、２個のビア９同士を接続するように、酸化バナジウムからなる温度モニタ部材１０を設ける。これにより、２本の配線Ｗ１１間に、ビアＶ１１、配線Ｗ１２、ビアＶ１２、パッド８及びビア９を介して、温度モニタ部材１０を接続する。【選択図】  図１
2005209963.tif 000002
【特許請求の範囲】
【請求項１】
基板と、この基板上に設けられた多層配線層とを備えた集積回路装置において、前記多層配線層は、２本の配線と、この２本の配線に夫々接続された２個のプラグと、金属酸化物からなり前記２個のプラグ間に接続された温度モニタ部材と、前記プラグと前記温度モニタ部材との間に接続され前記プラグを形成する材料及び前記金属酸化物との間に絶縁体を形成しない導電性材料からなる２個のパッドと、を有することを特徴とする集積回路装置。
【請求項２】
前記金属酸化物が酸化バナジウムであることを特徴とする請求項１に記載の集積回路装置。
【請求項３】
前記プラグを形成する材料がタングステンであることを特徴とする請求項１又は２に記載の集積回路装置。
【請求項４】
前記パッドが、Ｔｉ、ＴｉＮ、Ａｌ、ＡｌＣｕ合金、Ｃｕ、Ｔａ、ＴａＮ、ＮｉＣｒ合金からなる群から選択された１種の導電性材料、２種以上の導電性材料の化合物、又はこれらの導電性材料若しくは化合物を含む材料により形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の集積回路装置。
【請求項５】
前記パッドを覆うように設けられた絶縁層を有し、この絶縁層における前記パッドの直上域に前記パッドに到達するようにビアが設けられており、このビア内に前記金属酸化物が埋め込まれており、前記温度モニタ部材はこのビア内の金属酸化物を介して前記パッドに接続されていることを特徴とする請求項１乃至４のいずれか１項に記載の集積回路装置。
【請求項６】
前記温度モニタ部材が前記パッドを覆うように配置されており、前記温度モニタ部材が前記パッドに接触していることを特徴とする請求項１乃至４のいずれか１項に記載の集積回路装置。
【請求項７】
前記温度モニタ部材の直下域にその少なくとも一部が配置された論理回路部を有することを特徴とする請求項１乃至６のいずれか１項に記載の集積回路装置。
【請求項８】
前記配線が前記多層配線層の最上層の配線であり、前記プラグ、前記パッド及び前記温度モニタ部材は前記配線の上方に配置されていることを特徴とする請求項１乃至７のいずれか１項に記載の集積回路装置。
【請求項９】
前記プラグ、前記パッド及び前記温度モニタ部材を含む層における前記配線の直上域であって前記温度モニタ部材の直上域及び直下域を除く領域の一部に、前記配線に到達する開口部が形成されていることを特徴とする請求項８に記載の集積回路装置。
【請求項１０】
前記温度モニタ部材の形状がシート状であることを特徴とする請求項１乃至９のいずれか１項に記載の集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モノリシック型の温度センサを内蔵した集積回路装置に関する。
【背景技術】
【０００２】
近時、集積回路装置において、熱による素子の破壊を防止すること、及び集積回路装置内に設けられた素子のうち、特性が温度依存性を持つ素子、例えば水晶発振器等、の動作を安定化することを目的として、集積回路装置の動作温度をモニタする必要性が高まってきている。
【０００３】
このため、例えば、半導体集積回路装置内において、ＬＳＩ（Large Scale Integrated circuit：大規模集積回路）と同一の基板上に温度センサを設け、この温度センサによって検出される温度が所定値を超えたときに、異常過熱と判断してＬＳＩを遮断状態とすることにより、ＬＳＩを温度上昇による熱破壊から保護する技術が開示されている（例えば、特許文献１参照。）。
【０００４】
また、このような温度センサとして、寄生ｐｎ接合ダイオードを使用する技術が提案されている（例えば、特許文献２参照。）。図４は、特許文献２に記載されている従来の温度センサを備えた半導体集積回路装置を示す断面図であり、図５は、図４に示す半導体集積回路装置の温度センサ部を示す等価回路図である。
【０００５】
図４に示すように、この従来の半導体集積回路装置２１は、Ｐ型シリコン基板ＰＳｕｂと、このＰ型シリコン基板ＰＳｕｂ上に形成された多層配線層Ｍ２１から構成されている。多層配線層Ｍ２１は、夫々複数の配線層及び絶縁層が交互に積層されたものである。そして、この半導体集積回路装置２１には、Ｐ型シリコン基板ＰＳｕｂの表面及び多層配線層Ｍ２１の所定の領域に形成された論理回路部２と、同じくＰ型シリコン基板ＰＳｕｂの表面及び多層配線層Ｍ２１における論理回路部２が形成されていない領域に形成された温度センサ部２３とが設けられている。
【０００６】
論理回路部２においては、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）回路４が設けられている。ＣＭＯＳ回路４においては、Ｐ型シリコン基板ＰＳｕｂの表面にＮウエルＮＷ１及びＰウエルＰＷ１が相互に隣接するように形成されている。ＮウエルＮＷ１の表面には、ソース・ドレイン領域となる２ヶ所のｐ＋拡散領域Ｐ１及びＰ２が相互に離隔して形成されており、ＰウエルＰＷ１の表面には、ソース・ドレイン領域となる２ヶ所のｎ＋拡散領域Ｎ１及びＮ２が相互に離隔して形成されている。ＮウエルＮＷ１におけるｐ＋拡散領域Ｐ１とＰ２との間はチャネル領域５となっている。また、ＰウエルＰＷ１におけるｎ＋拡散領域Ｎ１とＮ２との間はチャネル領域６となっている。
【０００７】
多層配線層Ｍ２１におけるチャネル領域５及び６の直上域を含む領域にはゲート絶縁膜（図示せず）が設けられており、ゲート絶縁膜上におけるチャネル領域５及び６の直上域には夫々、例えばポリシリコンからなるゲート電極Ｇ１及びＧ２が設けられている。ゲート電極Ｇ１及びＧ２はゲート端子Ｖｇに共通接続されている。そして、チャネル領域５、ソース・ドレイン領域としてのｐ＋拡散領域Ｐ１及びＰ２、ゲート絶縁膜並びにゲート電極Ｇ１により、Ｐ型ＭＯＳトランジスタが形成されている。また、チャネル領域６、ソース・ドレイン領域としてのｎ＋拡散領域Ｎ１及びＮ２、ゲート絶縁膜並びにゲート電極Ｇ２により、Ｎ型ＭＯＳトランジスタが形成されている。
【０００８】
多層配線層Ｍ２１におけるｐ＋拡散領域Ｐ１上には、このｐ＋拡散領域Ｐ１に接続するようにビアＶ１が設けられており、このビアＶ１上には、ビアＶ１に接続するように配線Ｗ１が設けられている。配線Ｗ１上には、この配線Ｗ１に接続するようにビアＶ２が設けられており、ビアＶ２上には、このビアＶ２に接続するように、電源電位配線Ｖｃｃが設けられている。これにより、ｐ＋拡散領域Ｐ１は、ビアＶ１、配線Ｗ１及びビアＶ２を介して電源電位配線Ｖｃｃに接続されている。
【０００９】
また、多層配線層Ｍ２１におけるｐ＋拡散領域Ｐ２上には、このｐ＋拡散領域Ｐ２に接続するようにビアＶ３が設けられており、ｎ＋拡散領域Ｎ１上には、このｎ＋拡散領域Ｎ１に接続するようにビアＶ４が設けられている。そして、ビアＶ３及びＶ４上には、ビアＶ３及びＶ４の双方に接続するように配線Ｗ２が設けられており、配線Ｗ２上には、この配線Ｗ２に接続するようにビアＶ５が設けられており、ビアＶ５上にはこのビアＶ５に接続するように配線Ｗ３が設けられている。これにより、ｐ＋拡散領域Ｐ２及びｎ＋拡散領域Ｎ１は、ビアＶ３及びＶ４、配線Ｗ２並びにビアＶ５を介して配線Ｗ３に接続されている。
【００１０】
更に、多層配線層Ｍ２１におけるｎ＋拡散領域Ｎ２上には、このｎ＋拡散領域Ｎ１に接続するようにビアＶ６が設けられており、ビアＶ６上には、このビアＶ６に接続するように配線Ｗ４が設けられている。配線Ｗ４上には、この配線Ｗ４に接続するようにビアＶ７が設けられており、ビアＶ７上には、このビアＶ７に接続するように、接地電位配線ＧＮＤが設けられている。これにより、ｎ＋拡散領域Ｎ２は、ビアＶ６、配線Ｗ４及びビアＶ７を介して接地電位配線ＧＮＤに接続されている。
【００１１】
一方、Ｐ型シリコン基板ＰＳｕｂの表面におけるＮウエルＮＷ１及びＰウエルＰＷ１が形成されている領域以外の領域に、ｐ＋拡散領域Ｐ３が形成されている。多層配線層Ｍ２１におけるｐ＋拡散領域Ｐ３上には、下から順にビアＶ８、配線Ｗ５、ビアＶ９及び接地電位配線ＧＮＤがこの順に設けられており、ｐ＋拡散領域Ｐ３は、ビアＶ８、配線Ｗ５及びビアＶ９を介して接地電位配線ＧＮＤに接続されている。
【００１２】
温度センサ部２３においては、Ｐ型シリコン基板ＰＳｕｂの表面にＮウエルＮＷ２が形成されており、このＮウエルＮＷ２の表面にはｐ＋拡散領域Ｐ２１及びｎ＋拡散領域Ｎ２１が相互に離隔して形成されている。そして、多層配線層Ｍ２１におけるｐ＋拡散領域Ｐ２１上には、下から順にビアＶ２１、配線Ｗ２１、ビア２２及び接地電位配線ＧＮＤがこの順に設けられており、ｐ＋拡散領域Ｐ２１は、ビアＶ２１、配線Ｗ２１及びビアＶ２２を介して接地電位配線ＧＮＤに接続されている。
【００１３】
また、多層配線層Ｍ２１におけるｎ＋拡散領域Ｎ２１上には、このｎ＋拡散領域Ｎ２１に接続するようにビアＶ２３が設けられており、このビアＶ２３上には、配線Ｗ２２が設けられている。配線Ｗ２２は、その一端部がビアＶ２３に接続されていると共に、出力端子Ｖｏｕｔ２１に接続されている。また、配線Ｗ２２の下方には、配線Ｗ２２の他端部に接続するようにビアＶ２４が設けられており、ビアＶ２４の下方には、例えばポリシリコンからなる抵抗体Ｒが設けられている。抵抗体Ｒはシート状の形状を持ち、その一端部がビアＶ２４に接続されている。抵抗体ＲはＣＭＯＳ回路４のゲート電極Ｇ１及びＧ２と同時に形成されたものであり、ゲート電極Ｇ１及びＧ２と同層に設けられている。更に、抵抗体Ｒ上には抵抗体Ｒの他端部に接続するようにビアＶ２５が設けられている。更にまた、ビアＶ２５上には、下から順に、配線Ｗ２３、ビアＶ２６及び電源電位配線Ｖｃｃが設けられており、抵抗体ＲはビアＶ２５、配線Ｗ２３及びビアＶ２６を介して電源電位配線Ｖｃｃに接続されている。
【００１４】
これにより、ＮウエルＮＷ２にはｐ＋拡散領域Ｐ２１よりも高い電位が印加される。この結果、ｐ＋拡散領域Ｐ２１とＮウエルＮＷ２との間で、順方向のｐｎ接合が形成され、寄生ｐｎ接合ダイオードＤが形成される。
【００１５】
なお、多層配線層Ｍ２１において、ビアＶ１、Ｖ３、Ｖ４、Ｖ６、Ｖ８、Ｖ２１及びＶ２３は第１の絶縁層内に設けられており、この第１の絶縁層内に、ゲート電極Ｇ１及びＧ２並びに抵抗体Ｒが同層に設けられている。また、配線Ｗ１、Ｗ２、Ｗ４、Ｗ５、Ｗ２１、Ｗ２２及びＷ２３は前記第１の絶縁層上に設けられた第１の配線層内に相互に同層に設けられており、ビアＶ２、Ｖ５、Ｖ７、Ｖ９、Ｖ２２及びＶ２６はこの第１の配線層上に設けられた第２の絶縁層内に設けられている。更に、各接地電位配線ＧＮＤ、各電源電位配線Ｖｃｃ及び配線Ｗ３は第２の絶縁層上に設けられた第２の配線層内に相互に同層に設けられている。更にまた、多層配線層Ｍ２１における前記各ビア、各配線及び抵抗体Ｒ以外の部分、並びに第２の絶縁層の上層は、絶縁材料７により埋め込まれている。
【００１６】
図５に示すように、半導体集積回路装置２１における温度センサ部２３においては、電源電位配線Ｖｃｃから接地電位配線ＧＮＤに向かって、抵抗体Ｒ及び寄生ｐｎ接合ダイオードＤがこの順に直列に接続されており、抵抗体Ｒと寄生ｐｎ接合ダイオードＤとの間の接続点には出力端子Ｖｏｕｔ２１が接続されている。このとき、寄生ｐｎ接合ダイオードＤは順方向になるように接続されている。
【００１７】
これにより、図４に示すように、半導体集積回路装置２１の温度が変化すると、寄生ｐｎ接合ダイオードＤの特性が変化し、この特性の変化により出力端子Ｖｏｕｔ２１の電位が変化する。そして、この出力端子Ｖｏｕｔ２１の電位を検出することにより、半導体集積回路装置２１の温度を測定することができる。また、この半導体集積回路装置２１においては、寄生ｐｎ接合ダイオードＤを、ＭＯＳトランジスタの素子構造を利用して形成することができるため、従来のＭＯＳプロセスを変更することなく、温度センサ部２３を形成することができる。
【００１８】
【特許文献１】特開平１−３０２８４９号公報
【特許文献２】特開平９−２２９７７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、上述の従来の技術には、以下に示すような問題点がある。図４及び図５に示す従来の技術においては、寄生ｐｎ接合ダイオードＤの温度係数が０．００２／Ｋ程度と低く、十分なＳＮＲ（Signal-to-Noise Ratio：信号対雑音比）を得ることができない。
【００２０】
本発明はかかる問題点に鑑みてなされたものであって、十分なＳＮＲを得ることができる温度センサを備えた集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明に係る集積回路装置は、基板と、この基板上に設けられた多層配線層とを備えた集積回路装置において、前記多層配線層は、２本の配線と、この２本の配線に夫々接続された２個のプラグと、金属酸化物からなり前記２個のプラグ間に接続された温度モニタ部材と、前記プラグと前記温度モニタ部材との間に接続され前記プラグを形成する材料及び前記金属酸化物との間に絶縁体を形成しない導電性材料からなる２個のパッドと、を有することを特徴とする。
【００２２】
本発明においては、配線間にプラグ及びパッドを介して温度モニタ部材が接続されている。温度モニタ部材を形成する金属酸化物の抵抗率は温度に応じて変化するため、配線間の抵抗値を測定することによって、温度を測定することができる。そして、金属酸化物の抵抗率の温度係数はｐｎ接合ダイオードの抵抗値の温度係数よりも高く、安定であるため、ＳＮＲが高い温度測定を行うことができる。また、本発明においては、プラグと温度モニタ部材との間に上述の導電性材料からなるパッドが設けられているため、温度モニタ部材を形成するときに、プラグと温度モニタ部材との界面に絶縁膜が形成されることがなく、プラグと温度モニタ部材との間の接続信頼性が高い。
【００２３】
また、前記金属酸化物が酸化バナジウム（ＶＯｘ）であってもよく、前記プラグを形成する材料がタングステン（Ｗ）であってもよく、前記パッドが、Ｔｉ、ＴｉＮ、Ａｌ、ＡｌＣｕ合金、Ｃｕ、Ｔａ、ＴａＮ、ＮｉＣｒ合金からなる群から選択された１種の導電性材料、２種以上の導電性材料の化合物、又はこれらの導電性材料若しくは化合物を含む材料により形成されていてもよい。タングステンからなるプラグ上に酸化バナジウムからなる温度モニタ部材を直接形成すると、プラグと温度モニタ部材との界面に絶縁膜が形成され、接続信頼性が低下することがあるが、プラグと温度モニタ部材との間に上述の材料からなるパッドを設けることにより、これを防止できる。
【００２４】
更に、前記温度モニタ部材の直下域にその少なくとも一部が配置された論理回路部を有することが好ましい。これにより、温度モニタ部の直下域を有効に利用して省スペース化を図ることができ、集積回路装置を小型化することができる。
【００２５】
更にまた、前記配線が前記多層配線層の最上層の配線であり、前記プラグ、前記パッド及び前記温度モニタ部材は前記配線の上方に配置されていることことが好ましい。これにより、半導体集積回路装置における多層配線層の最上層配線以下の部分は、従来のプラットフォームをそのまま使用することができる。また、温度モニタ部材を特殊な材料により形成する場合においても、最上層配線以下の部分を製造する製造装置が汚染されることがない。
【発明の効果】
【００２６】
本発明によれば、金属酸化物からなる温度モニタ部材を設けることにより、ＳＮＲが高い温度センサを備えた集積回路装置を実現することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は、本実施形態に係る半導体集積回路装置を示す断面図であり、図２は、図１に示す半導体集積回路装置の温度センサ部を示す等価回路図である。本実施形態に係る半導体集積回路装置は１個のシリコンチップ上に形成されたものである。図１に示すように、本実施形態に係る半導体集積回路装置１においては、温度センサ部３及び論理回路部（図示せず）が設けられており、更に半導体集積回路装置１内の回路を外部に接続する外部パッド２０が設けられている。以下、半導体集積回路装置１全体に共通する構成について説明する。
【００２８】
半導体集積回路装置１においては、Ｐ型シリコン基板ＰＳｕｂが設けられており、このＰ型シリコン基板ＰＳｕｂ上に多層配線層Ｍ１が設けられている。そして、この多層配線層Ｍ１上にシート層１６が設けられている。多層配線層Ｍ１は、基板側から順に例えば３層の配線層Ｌ１乃至Ｌ３が積層されたものである。配線層Ｌ２には、例えばアルミニウム（Ａｌ）からなる配線Ｗ１１が設けられており、この配線Ｗ１１上にはプラグとして例えばタングステン（Ｗ）からなるビアＶ１１が設けられている。また、配線層Ｌ３には、例えばＡｌからなる配線Ｗ１２が設けられており、この配線Ｗ１２上にはプラグとして例えばＷからなるビアＶ１２が設けられている。配線Ｗ１２は多層配線層Ｍ１の最上層配線である。そして、配線Ｗ１１、ビアＶ１１、配線Ｗ１２、ビアＶ１２はこの順に直列に接続されている。また、配線層Ｌ１には、配線Ｗ１１をＰ型シリコン基板ＰＳｕｂの表面に形成された拡散領域（図示せず）に接続するビア（図示せず）が設けられている。また、多層配線層Ｍ１内の配線層とは異なり、シート層１６内には通常の配線は形成されていない。更に、多層配線層Ｍ１及びシート層１６における配線及びビア以外の部分は、例えばシリコン酸化物等の絶縁材料７により埋め込まれている。
【００２９】
次に、半導体集積回路装置１における各部の構成について説明する。半導体集積回路装置１の論理回路部の構成は、図４に示す従来の半導体集積回路装置２１の論理回路部２の構成と同じである。即ち、論理回路部は、演算及び記憶等の処理を行うものであり、ＣＭＯＳ回路等の素子が設けられている。また、論理回路部には、温度センサ部３の測定結果をデータ処理する回路が含まれていてもよい。
【００３０】
また、温度センサ部３においては、前述の如く、多層配線層Ｍ１の配線層Ｌ２及びＬ３に、夫々２本の配線Ｗ１１及び配線Ｗ１２が設けられており、これらの配線Ｗ１１及びＷ１２上には、夫々ビアＶ１１及びビアＶ１２が設けられている。これにより、多層配線層Ｍ１には、配線Ｗ１１、ビアＶ１１、配線Ｗ１２及びビアＶ１２がこの順に直列に接続された導電構造体が２組設けられている。そして、多層配線層Ｍ１上における各ビアＶ１２の上面を覆う領域には、例えばチタン（Ｔｉ）からなるパッド８が設けられている。パッド８の厚さは例えば１００乃至２００ｎｍである。また、多層配線層Ｍ１の表面に垂直な方向から見て（以下、平面視で、という）、パッド８はビアＶ１２を覆うような形状となっている。
【００３１】
また、多層配線層Ｍ１及びパッド８を覆うように、絶縁層１５が設けられており、絶縁層１５におけるパッド８の直上域には、パッド８に到達するようにビア９が形成されている。即ち、絶縁層１５は、多層配線層Ｍ１の上面におけるパッド８により覆われていない領域、及びパッド８の周辺部分を覆っており、パッド８の中央部分は覆っていない。
【００３２】
更に、ビア９の内部には酸化バナジウム（ＶＯｘ）が埋め込まれている。そして、２個のビア９同士を接続するように、酸化バナジウムからなる温度モニタ部材１０が設けられている。ビア９の内部に埋め込まれた酸化バナジウム及び温度モニタ部材１０を形成する酸化バナジウムは、バナジウムからなるターゲットを使用して酸素雰囲気中において行う反応性スパッタリング法により連続して堆積されて形成されたものである。従って、ビア９と温度モニタ部材１０との間には実体的な境界面は存在せず、両者は一体化している。そして、絶縁層１５上には、温度モニタ部材１０を覆うように、絶縁材料７からなる絶縁層が形成されている。パッド８、絶縁層１５、温度モニタ部材１０及び絶縁材料７からなる絶縁層により、シート層１６が形成されている。
【００３３】
温度モニタ部材１０の形状は、例えば平面視で正方形をなすシート形状であり、この正方形の１辺の長さは例えば１０乃至２０μｍであり、膜厚は例えば０．１乃至０．２μｍである。また、酸化バナジウムの安定な化合物は、例えばＶＯ２及びＶ２Ｏ５等であり、酸化バナジウムを化学式ＶＯｘで表すと、ｘは２前後である。なお、温度が２５℃であるときの酸化バナジウムの体積抵抗率は、シリコンウエハ上で例えば０．０１乃至１０（Ω・ｃｍ）程度であり、温度係数は−０．０２乃至−０．０３（／Ｋ）程度である。温度モニタ部材１０の抵抗値は例えば数百Ω、例えば３００Ωである。
【００３４】
温度センサ部３が上述の如く構成されているため、２本の配線Ｗ１１のうち一方は、各１個のビアＶ１１、配線Ｗ１２、ビアＶ１２、パッド８及びビア９を介して、温度モニタ部材１０の一端部に接続されており、２本の配線Ｗ１１のうち他方は、他の各１個のビアＶ１１、配線Ｗ１２、ビアＶ１２、パッド８及びビア９を介して、温度モニタ部材１０の他端部に接続されている。即ち、２本の配線Ｗ１１間には、温度モニタ部材１０が接続されている。
【００３５】
そして、例えば、一方の配線Ｗ１１は接地電位配線ＧＮＤ（図２参照）に接続されており、他方の配線Ｗ１１は抵抗体Ｒ（図２参照）を介して電源電位配線Ｖｃｃ（図２参照）に接続されており、温度モニタ部材１０と抵抗体Ｒとの間には出力端子Ｖｏｕｔ１（図２参照）が接続されている。なお、抵抗体Ｒの構成及び多層配線層Ｍ１中における配設位置は、例えば図４に示す従来の半導体集積回路装置２１の抵抗体Ｒと同様である。即ち、本実施形態における抵抗体Ｒは例えばポリシリコン膜により形成されており、その抵抗値は、例えば、温度モニタ部材１０の抵抗値と略等しく設定されており、例えば数百Ω、例えば３００Ωである。
【００３６】
また、半導体集積回路装置１における論理回路部及び温度センサ部３以外の部分の一部において、多層配線層Ｍ１の配線層Ｌ３及びシート層１６に開口部１９が形成されており、この開口部１９の底部には外部パッド２０が設けられている。外部パッド２０は例えばＡｌからなり、配線Ｗ１２と同層に設けられたものである。この外部パッド２０は半導体集積回路装置１を外部に接続するものである。
【００３７】
本実施形態に係る半導体集積回路装置１を上述の如く構成した結果、図２に示すように、温度センサ部３においては、電源電位配線Ｖｃｃから接地電位配線ＧＮＤに向かって、抵抗体Ｒ及び温度モニタ部材１０がこの順に直列に接続された回路が形成される。そして、抵抗体Ｒと温度モニタ部材１０との接続点に、出力端子Ｖｏｕｔ１が接続されている。
【００３８】
なお、半導体集積回路装置１においては、論理回路部（図示せず）はＰ型シリコン基板ＰＳｕｂ及び多層配線層Ｍ１に設けられており、多層配線層Ｍ１の上層にあるシート層１６には設けられていない。一方、温度センサ部３の温度モニタ部材１０はシート層１６に設けられている。
【００３９】
次に、上述の如く構成された本実施形態に係る半導体集積回路装置１の動作について説明する。図２に示すように、接地電位配線ＧＮＤに接地電位を印加し、電源電位配線Ｖｃｃに電源電位を印加すると、出力端子Ｖｏｕｔ１の電位は、温度モニタ部材１０の抵抗値及び抵抗体Ｒの抵抗値によって決定される接地電位と電源電位との中間の値となる。そして、外部の温度が上昇するか、又は論理回路部が駆動して発熱することにより半導体集積回路装置１の温度が上昇すると、温度モニタ部材１０の温度も上昇し、その抵抗値が低下する。このとき、温度モニタ部材１０を形成する酸化バナジウムの抵抗率の温度係数は−０．０２乃至−０．０３程度であるため、温度が１℃上昇すると抵抗値は２〜３％程度減少する。そして、出力端子Ｖｏｕｔ１の電位を検出することにより、半導体集積回路装置１の温度を測定する。
【００４０】
次に、本実施形態の効果について説明する。酸化バナジウムの抵抗率の温度係数の絶対値は０．０２〜０．０３程度であり、寄生ｐｎ接合ダイオードの温度係数の絶対値である０．００２よりも大きいため、本実施形態においては、温度測定に際して高いＳＮＲを得ることができる。また、酸化バナジウムは化学的に安定であるため、温度センサ部３の信頼性を向上させることができ、この結果、半導体集積回路装置１の信頼性を向上させることができる。
【００４１】
また、タングステンからなるビアＶ１２と酸化バナジウムからなるビア９との間にＴｉからなるパッド８が設けられているため、ビア９の内部に酸化バナジウムを堆積させる際に、ビアＶ１２とビア９との間に絶縁膜が形成されることがない。これにより、ビアＶ１２とビア９との間の接続信頼性を向上させることができる。
【００４２】
なお、仮にパッド８を設けず、タングステンからなるビアＶ１２上に直接酸化バナジウムを堆積させると、タングステンと酸化バナジウムとの間に絶縁膜が形成されてしまうことがある。この結果、ビアＶ１２とビア９との間の接続信頼性が低下する。この絶縁膜の組成はタングステンとバナジウムの金属間化合物を含むものと推定されているが、詳細な組成及び膜厚等は不明である。
【００４３】
更に、本実施形態においては、温度モニタ部材１０が多層配線層Ｍ１の上層のシート層１６に設けられており、論理回路部がこのシート層１６には設けられておらず、それよりも下層の配線層に設けられているため、論理回路部には既存のマクロを使用することができる。そして、論理回路部を形成した後に、温度モニタ部材１０を形成することができるため、論理回路部を従来の製造プロセスにより形成することができる。このため、論理回路部については、既存のプラットフォームを変更する必要がない。この結果、温度モニタ部材１０を設けることによる製造コストの上昇を抑制できる。また、酸化バナジウムにより、論理回路部を汚染することがなく、論理回路部を製造するための半導体製造装置を汚染することがない。
【００４４】
なお、本実施形態においては、パッド８がＴｉにより形成されている例を示したが、本発明はこれに限定されず、パッド８は、ビアＶ１２を形成する材料及び温度モニタ部材１０を形成する材料との間に絶縁体を形成しない材料により形成されていればよく、例えば、ＴｉＮ、Ａｌ、ＡｌＣｕ合金、Ｃｕ、Ｔａ、ＴａＮ、ＮｉＣｒ合金からなる群から選択された１種の導電性材料、２種以上の導電性材料の化合物、又はこれらの導電性材料若しくは化合物を含む材料により形成されていてもよい。
【００４５】
また、本実施形態においては、配線Ｗ１１及びＷ１２をＡｌにより形成する例を示したが、本発明はこれに限定されず、例えば、ＴｉＮ層、ＡｌＣｕ合金層及びＴｉＮ層からなる３層膜により形成してもよい。
【００４６】
更に、本実施形態においては、論理回路部が形成されている領域と異なる領域に温度センサ部３が形成されている例を示したが、本発明においては、温度モニタ部材１０の直下域に論理回路部の少なくとも一部が配置されていてもよい。これにより、温度モニタ部材１０の直下域を有効に利用して省スペース化を図ることができ、半導体集積回路装置１のレイアウト面積を低減して小型化を図ることができる。
【００４７】
また、温度センサ部３は、半導体集積回路装置１が形成されているチップの１ヶ所に形成されていてもよく、複数の箇所に夫々形成されていてもよい。例えば、チップの中央部及び四隅部の合計５ヶ所に形成されていてもよい。温度センサ部３を複数ヶ所に夫々設け、各温度センサ部３の測定値の平均値を算出することにより、温度測定の精度をより向上させることができる。
【００４８】
次に、本発明の第２の実施形態について説明する。図３は本実施形態に係る半導体集積回路装置を示す断面図である。図３に示すように、本実施形態においては、前述の第１の実施形態と比較して、半導体集積回路装置１１のシート層１６に絶縁層１５が設けられていない点が異なっている。このため、本実施形態においては、多層配線層Ｍ１上に設けられたパッド８を覆うように、温度モニタ部材１０が設けられており、温度モニタ部材１０はパッド８に接触している。即ち、温度モニタ部材１０は、ビア等を介さずに、パッド８に直接接続されている。本実施形態における上記以外の構成及び動作は、前述の第１の実施形態と同様である。
【００４９】
本実施形態においては、前述の第１の実施形態と比較して、絶縁層１５を省略しているため、半導体集積回路装置の製造工程を簡略化することができる。また、温度モニタ部材１０がパッド８に直接接続されているため、両者間の接続抵抗を低減することができる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
【産業上の利用可能性】
【００５０】
本発明は、モノリシック型の温度センサを備えた集積回路装置に適用することができ、特に、半導体プロセスによって製造される温度センサを備えた半導体集積回路装置に好適に適用することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施形態に係る半導体集積回路装置を示す断面図である。
【図２】図１に示す半導体集積回路装置の温度センサ部を示す等価回路図である。
【図３】本発明の第２の実施形態に係る半導体集積回路装置を示す断面図である。
【図４】従来の温度センサを備えた半導体集積回路装置を示す断面図である。
【図５】図４に示す半導体集積回路装置の温度センサ部を示す等価回路図である。
【符号の説明】
【００５２】
１、１１、２１；半導体集積回路装置
２；論理回路部
３、２３；温度センサ部
４；ＣＭＯＳ回路
５、６；チャネル領域
７；絶縁材料
８；パッド
９；ビア
１０；温度モニタ部材
１５；絶縁層
１６；シート層
１９；開口部
２０；外部パッド
Ｄ；寄生ｐｎ接合ダイオード
Ｇ１、Ｇ２；ゲート電極
Ｍ１、Ｍ２１；多層配線層
ＰＳｕｂ；Ｐ型シリコン基板
Ｒ；抵抗体
Ｖｇ；ゲート端子
Ｖｏｕｔ１、Ｖｏｕｔ２１；出力端子
ＰＷ１；Ｐウエル
ＮＷ１、ＮＷ２；Ｎウエル
Ｐ１、Ｐ２、Ｐ２１；ｐ＋拡散領域
Ｎ１、Ｎ２、Ｎ２１；ｎ＋拡散領域
Ｖ１〜Ｖ６、Ｖ１１、Ｖ１２、Ｖ２１〜Ｖ２６；ビア
Ｗ１〜Ｗ５、Ｗ１１、Ｗ１２、Ｗ２１〜Ｗ２３；配線
Ｖｃｃ；電源電位配線
ＧＮＤ；接地電位配線
【図１】
2005209963.tif 000003
【図２】
2005209963.tif 000004
【図３】
2005209963.tif 000005
【図４】
2005209963.tif 000006
【図５】
2005209963.tif 000007