(57)【要約】【課題】 金属シリサイドとシリコンとの接合界面構造を制御することにより、接合リークおよび寄生抵抗を低減するデバイス構造を提供する。【解決手段】 本発明の半導体装置は、サイドウォール１４の下のＳＯＩ層１２には、拡散層１５が形成されている。また、一対の拡散層１５間には、チャネル１６が形成されている。サイドウォール１４の下に形成された拡散層１５以外の拡散層部分は、ＳＯＩ層１２の全層に渡って金属シリサイド１７で構成されている。そして、ＳＯＩ層１２のシリコン部分である拡散層１５と金属シリサイド層１７との接合界面１８が（１１１）シリコン面である。【選択図】  図１
2005136435.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層上に形成され、ソースとドレイン間に形成されるチャネルを有するシリコン層と、前記ソースと前記ドレインを構成するシリサイド層とを備えた半導体装置であって、前記シリコン層と前記シリサイド層との前記チャネル方向の接合界面が（１１１）シリコン面であることを特徴とする半導体装置。
【請求項２】
前記シリサイド層の底部は、前記絶縁層まで達していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記シリサイド層は、立方晶系の金属シリサイド層であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記シリコン基板と前記金属シリサイド層との前記チャネル方向の接合界面は、（１１１）シリコン面かつ（１１１）金属シリサイド面であることを特徴とする請求項３記載の半導体装置。
【請求項５】
絶縁層上にシリコン層が形成された基板を準備する工程と、前記シリコン層中にソースとドレインを形成する工程と、前記ソースと前記ドレイン上に金属膜を形成する工程と、第１の熱処理を施すことにより、前記ソースと前記ドレインに第１の金属シリサイド層を形成する工程と、前記第１の金属シリサイド層を第２の金属シリサイド層へ相移転させるとともに、前記ソースと前記ドレイン間に形成されるチャネル方向へのシリサイド反応を進行させ、前記シリコン層と前記第２の金属シリサイド層との接合界面を（１１１）シリコン面にする第２の熱処理工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
前記第２の金属シリサイド層は、ダイシリサイド層であり、前記第１の金属シリサイド層は、前記ダイシリサイドの組成より金属過剰な組成を有することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記第２の熱処理は、前記第２の金属シリサイド層の底部が前記絶縁層に達するとともに、前記シリコン層と前記第２の金属シリサイド層との接合界面を（１１１）シリコン面にすることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】
絶縁層上にシリコン層が形成された基板を準備する工程と、前記シリコン層中にソースとドレインを形成する工程と、前記ソースと前記ドレイン上に金属膜を形成する工程と、前記ソースと前記ドレインに第１の金属シリサイド層を形成する第１の熱処理工程と、前記第１の金属シリサイド層を第２の金属シリサイド層へ相移転させる第２の熱処理工程と、前記第２の金属シリサイド層を第３の金属シリサイド層へ相移転させるとともに、前記ソースと前記ドレインのチャネル方向へのシリサイド反応を進行させ、前記シリコン層と前記第２の金属シリサイド層との接合界面を（１１１）シリコン面にする第３の熱処理工程とを有することを特徴とする半導体装置の製造方法。
【請求項９】
前記第３の金属シリサイド層は、ダイシリサイド層であり、前記第１、第２の金属シリサイド層は、前記ダイシリサイドの組成より金属過剰な組成を有することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記第１の金属シリサイド層は、前記第２の金属シリサイド層より金属過剰な組成であることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１１】
前記第２の熱処理は、前記第２の金属シリサイド層の底部が前記絶縁層に達するまで施されることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１２】
前記第３の熱処理は、前記第３の金属シリサイド層の底部が前記絶縁層に達するとともに、前記シリコン層と前記第３の金属シリサイド層との接合界面を（１１１）シリコン面にすることを特徴とする請求項８記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バルク基板上あるいはＳＯＩ（Silicon on insulator）基板上に形成される半導体装置およびその製造方法に関するものであり、特に、シリコンと金属シリサイドの格子整合性が高く平坦なシリコンと金属シリサイド接合界面構造に関するものである。
【背景技術】
【０００２】
従来の半導体装置における金属シリサイドの形成は、シリコン上にスパッタリング等により金属を成膜し、続いて熱処理を施すことにより行われる。金属シリサイドは、シリコンに比べて抵抗が非常に小さいため、半導体素子の寄生抵抗を低減する目的に広く利用されている。半導体ウエハプロセスでは、アクティブ領域やゲート電極等のパターン形成後のシリコン基板全面に金属を成膜し、熱処理を施すことにより金属とシリコンが接する箇所でのみシリサイド反応を進行させる。この手法は、パターニングや位置合わせが不要なことから、「自己整合シリサイド」、または、「サリサイド（salicide:self-aligned silicide）」と呼ばれている。このとき、シリコンと未反応の金属は、アンモニア過水等の薬液を用いて除去されるので、パターン間（素子間）の絶縁性が保たれる。
【０００３】
近年、サリサイド工程に用いられる金属は、主にＴｉ、Ｎｉ、Ｃｏ等であり、それぞれの金属シリサイドは温度により異なる複数の安定相を持つ。素子の寄生抵抗低減には最も低抵抗の相を用いると効果的だが、低抵抗の相は一般に高温の熱処理を必要とする。高温の熱処理を行うと、パターンを跨いだ横方向へのシリサイド反応が進行し易く素子間の絶縁性が劣化するため、複数回（例えば、２段階）の熱処理により行われる。初めに、低温の熱処理により低温相の金属シリサイドを形成し、次いで未反応の金属を薬液で除去した後、高温の熱処理を行うことにより高温低抵抗相に相移転させる。
【０００４】
次に、Ｃｏをシリサイド化する例を説明する。パターン形成後のシリコン基板全面に金属を成膜後、５５０℃で３０秒程度の熱処理を行うことにより低温で安定なＣｏＳｉ（cobalt mono-silicide）を中心とした相を形成する。この相には、金属リッチなＣｏ2Ｓｉを一部含んでいる。次いで未反応の金属を薬液で除去した後、８００℃で３０秒程度の熱処理を行うことにより高温で安定で、かつ、抵抗の小さいＣｏＳｉ2（cobalt di-silicide）相を形成する。このとき、金属（Ｃｏ）、シリコン、金属シリサイドそれぞれの量（膜厚）の関係は、次の通りである。所定量（膜厚）のＣｏを全てシリサイド化する場合、ＣｏＳｉ2はＣｏＳｉの２倍のシリコンを消費する。一方、所定量（膜厚）のシリコンをシリサイド化する場合、ＣｏＳｉはＣｏＳｉ2の２倍のＣｏを必要とする。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のサリサイド工程では、シリコンと金属シリサイドの接合界面構造の品質を考慮していないため、接合界面の品質バラツキに起因する接合リークおよび寄生抵抗が懸念される。なお、接合リークおよび寄生抵抗については、後で詳細に説明する。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、ソースとドレイン間に形成されるチャネルを有するシリコン基板と、ソースとドレインを構成するシリサイド層と、シリコン基板内に形成されシリコン基板の深さ方向へのシリサイド反応を抑制するストッパー層とを備えた半導体装置であり、特に、シリコン基板とシリサイド層とのチャネル方向の接合界面が（１１１）シリコン面であることを特徴とするものである。
【発明の効果】
【０００７】
本発明の半導体装置は、シリコンと金属シリサイド層との接合界面を（１１１）シリコン面にしたことにより、接合リークおよび寄生抵抗を低減するデバイス構造を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本願発明の実施例について図面を参照して詳細に説明する。なお、全図面を通して同様の構成には同様の符号を付与する。
【実施例１】
【０００９】
はじめに、（１）接合リークおよび（２）寄生抵抗について詳細に説明する。
（１）接合リークトランジスタの寄生抵抗低減の目的で高濃度不純物拡散層（以下、単に拡散層という）の一部をシリサイド化する構造が知られている。このとき、必然的に金属シリサイドと拡散層との接合界面が形成される。拡散層に対して金属シリサイドが深さ方向あるいは横方向に広がって形成されると、金属シリサイドがリークパスとなり、本来リークが生じてはならない拡散層とシリコン基板（チャネル）間に接合リークを生じる。実際、金属シリサイドが拡散層とシリコン基板（チャネル）間の接合界面に直接接していなくても、接近しているだけで接合リークが生じるため、金属シリサイドの深さ方向または横方向の広がりを拡散層より小さくする必要がある。ところが、プロセスの微細化とともにショートチャネル効果抑制のために拡散層の深さは浅くなる一方であるため、金属シリサイド層の深さも厳しい制約を受けることになる。しかし、薄い（浅い）金属シリサイド層はシート抵抗が上昇してしまうため、寄生抵抗を低減するという本来の目的に反することになってしまう。
【００１０】
そこで、金属シリサイドと拡散層接合界面を平坦に形成するとともに、金属シリサイド層と拡散層あるいはシリコン基板（チャネル）接合界面との間に所定の距離を保ちつつ、金属シリサイド層をできるだけ厚くしてシート抵抗を低減するというアプローチが有効である。金属シリサイド層の深さ方向（膜厚）の均一性の改善については、金属とシリコン間に薄い反応制御層を挿入したり、キャップ膜を被せてシリサイド化反応を行うことが知られ、ある程度の効果が得られている。また、ＳＯＩ基板を用いた素子においては、深さ方向の接合リークは構造的に発生しない。したがって、横方向（チャネル方向）の接合リークを制御する目的で、横方向のシリコン基板（チャネル）と金属シリサイド層接合界面の制御が重要である。
【００１１】
（２）寄生抵抗図６は、寄生抵抗を説明する際に用いるトランジスタの要部拡大図である。ＳＯＩ−ＦＥＴ（Silicon on insulator−Field Effect Transistor）１０は、シリコン基板１上に絶縁層２を介して薄いシリコン層（ＳＯＩ層）３が形成された、所謂、ＳＯＩ基板上に形成されている。ＳＯＩ−ＦＥＴ１０は、フィールド酸化膜６で定義されるアクティブ領域のＳＯＩ層３上に形成され、ゲート酸化膜を介して形成されるゲート電極５を備えている。サイドウォール７の下に形成された拡散層８以外の拡散層部分は、全て金属シリサイド９で構成されている。
【００１２】
シリコン層と金属シリサイド層接合界面は、以下に説明するように半導体素子の寄生抵抗に大きく影響を及ぼす。簡素化のため、シングルドレイン構造トランジスタを例に説明する。ゲート電極端拡散層の蓄積抵抗Ｒac、拡散層の広がり抵抗Ｒsp、拡散層の接合端部から金属層までの拡散層抵抗Ｒsh、金属シリサイド層の薄膜抵抗Ｒsh-s、拡散層と金属層との接触抵抗Ｒcoとすると、直列総寄生抵抗Ｒtotは、次の式で求められる。
Ｒtot＝２×（Ｒac＋Ｒsp＋Ｒsh＋Ｒsh-s＋Ｒco）
【００１３】
ゲート電極端拡散層の蓄積抵抗Ｒac、拡散層の広がり抵抗Ｒsp、金属シリサイド層の薄膜抵抗Ｒsh-sは、比較的寄与度が小さいと考えられ、また、精度良く分離評価することが困難であるため、ここでは無視する。よって、寄生抵抗に寄与するのは、拡散層の接合端部から金属層までの拡散層抵抗Ｒshと拡散層と金属層との接触抵抗Ｒcoである。このうち、拡散層と金属層との接触抵抗Ｒcoがシリコン層と金属シリサイド層接合界面の接触抵抗に相当する。文献１によれば、制御されていない接合界面には界面準位が導入されることが予想されるため、シリコン層と金属シリサイド層接合界面の局所的なショットキーバリアハイトが不均一になると推定される。こうしたショットキーバリアハイトの不均一は、接触抵抗の変動あるいは増加に繋がると懸念され、製造プロセスの微細化に伴いその影響が深刻化する。また、ＳＯＩ基板を用いた素子においては、拡散層を全層シリサイド化する構造も考えられる。このとき、シリコン層と金属シリサイド層接合は拡散層の側面のみで行われるため、更なる接触抵抗の低減が必要となる。
【００１４】
本発明は、シリコンと金属シリサイドとの接合界面構造を制御することにより、接合リークおよび寄生抵抗を低減するデバイス構造を提供することを目的とする。
【００１５】
第１の実施形態図１は、本発明の第１の実施形態を示す説明図であり、ＳＯＩ基板に形成されたシリコン基板と金属シリサイド層との接合界面を示している。ＳＯＩ基板１１に形成されたＳＯＩ層１２上にはゲート絶縁膜を介してゲート電極１３が形成されている。サイドウォール１４の下のＳＯＩ層１２には、拡散層１５が形成されている。また、一対の拡散層１５間には、チャネル１６が形成されている。サイドウォール１４の下に形成された拡散層１５以外の拡散層部分は、ＳＯＩ層１２の全層に渡って金属シリサイド１７で構成されている。そして、ＳＯＩ層１２のシリコン部分である拡散層１５と金属シリサイド層１７との接合界面１８が（１１１）シリコン面である。
【００１６】
（１１１）シリコン面と金属シリサイド層１７との接合界面１８は高い格子整合性を持っている。また、金属シリサイド層１７の結晶構造が立方晶系である場合、金属シリサイド１７の接合界面は（１１１）金属シリサイド面となる。詳述すれば、ＳＯＩ層１２のシリコン部分である拡散層１５と金属シリサイド層１７との接合界面１８が（１１１）シリコン面かつ（１１１）金属シリサイド面となるのである。
【００１７】
シリコンと金属シリサイドとの接合界面には、次のような例がある。図２（ａ）、図２（ｂ）は、本発明の第１の実施形態のシリコンと金属シリサイド接合界面を示す要部拡大図である。図２（ａ）は、接合界面１８が一つの（１１１）シリコン面である例を示している。一方、図２（ｂ）は、複数の接合界面１８、１９が互いに平行な複数の（１１１）シリコン面から構成されている例を示している。
【００１８】
今度は、コバルトＣｏをシリサイド化する例を用いて、第１の実施形態の半導体装置の製造方法を説明する。図３は、本発明の第１の実施形態を示す工程図である。本実施形態では、膜厚が３２ｎｍのＳＯＩ層を備えた（１１１）シリコン面を基板面方位とするＳＯＩ基板を用いている。
【００１９】
ＳＯＩ基板１１上のＳＯＩ層１２に拡散層１５、あるいは、ゲート電極１３やサイドウォール１４等のパターンを形成した後、ＳＯＩ基板１１全面に図示しないコバルトＣｏを７ｎｍの膜厚にて成膜し、５５０℃で３０秒程度で第１の熱処理を行う。この結果、拡散層１５には低温で安定なＣｏＳｉ（cobalt mono-silicide）を中心としたコバルトシリサイド１９が形成される。コバルトシリサイド１９は、金属組成が過剰なＣｏ2Ｓｉを一部含んでいる（図３（ａ））。
【００２０】
通常、シリサイド反応の進行は、ＳＯＩ層の膜厚とＣｏの膜厚との比で決定する。本実施形態で用いた３２ｎｍのＳＯＩ層と７ｎｍのＣｏというそれぞれの膜厚は、前述した第１の熱処理では未反応のシリコンが残存し、後述する第２の熱処理ではシリコンが不足する膜厚設定である。
【００２１】
次に、８００℃で３０秒程度で第２の熱処理を行い、高温で安定で、かつ、抵抗の小さいＣｏＳｉ2（cobalt di-silicide）から構成されるコバルトシリサイド２０を形成する。前述したように、第２の熱処理においてシリコンが不足するため、化学量論的組成を持つコバルトシリサイド２０（ＣｏＳｉ2）に相移転された際、余ったコバルトＣｏはシリサイド側からチャネル１６方向のシリコン側へ輸送される（図３（ｂ））。
【００２２】
ＳＯＩ構造のデバイスの場合、サイドウォール１４の下を除く拡散層部分はＳＯＩ層１２の全層に渡ってシリサイド化されているため、金属と未反応のシリコンはチャネル１６方向にしか存在しない。したがって、余った金属の輸送パスは図中に矢印で示される通り、横方向、すなわち、チャネル１６方向のみとなる。金属の輸送は、金属シリサイドから金属が拡散され供給されることによって行われる。金属の供給速度が緩やかであるため、シリサイド反応は熱力学的平衡状態に近い状態で進行する。このとき、金属シリサイドの結晶成長は低エネルギー安定面が大きく成長するため、シリコンの安定面である（１１１）シリコン面に沿ってレイヤーバイレイヤー（layer by layer）成長によってコバルトシリサイド２２が形成される（図３（ｃ））。したがって、格子整合性と平坦度が高いシリコンと金属シリサイド接合界面構造が得られるのである。
【００２３】
シリコンと金属との接合においては、シリコンの界面準位のためにフェルミレベルがピンニングされ、ショットキーバリアハイトが固定されることが知られている。シリコンの界面準位は格子欠陥やミスアライメント等の格子不整合により導入されると考えられる。
【００２４】
本発明の第１の実施形態によれば、格子欠陥密度が著しく低減されるため、シリコンと金属シリサイドの接合界面における接触抵抗を効果的に低減することができる。また、シリコンと金属シリサイドの接合界面が（１１０）シリコン面である場合と比較すると（１１１）シリコン面は面積が約２２％増加するため、シリコンと金属シリサイドとの接触面積増加による接触抵抗の低減が期待できる。その結果、半導体装置の寄生抵抗および接合リークの低減を実現できる。
【実施例２】
【００２５】
第２の実施形態図４（ａ）〜図４（ｄ）は、本発明の第２の実施形態を示す工程図である。本実施形態においても第１の実施形態と同様、膜厚が３２ｎｍのＳＯＩ層を備えたＳＯＩ基板を用い、コバルトＣｏをシリサイド化する例を説明する。
【００２６】
ＳＯＩ基板１１上のＳＯＩ層１２に拡散層１５、あるいは、ゲート電極１３やサイドウォール１４等のパターンを形成した後、ＳＯＩ基板１１全面に図示しないＣｏを７ｎｍの膜厚にて成膜し、５５０℃で３０秒程度で第１の熱処理を行う。この結果、拡散層１５には低温で安定な金属シリサイドであるＣｏＳｉ（cobalt mono-silicide）１９が形成される（図４（ａ））。
【００２７】
次に、第２の熱処理により、コバルトシリサイド１９をコバルトシリサイドＣｏＳｉｘ（１＜ｘ＜２）２１へ相移転させる。このとき、サイドウォール１４の下を除く拡散層部分はＳＯＩ層１２の全層に渡ってコバルトシリサイド２１が形成される。言い換えれば、コバルトシリサイド２１の底部は、ＳＯＩ層１２下の絶縁層まで達している（図４（ｂ））。コバルトシリサイド２１は、コバルトシリサイド（ＣｏＳｉ2）２０より金属過剰な組成を持つ。ちなみに、コバルトシリサイド（ＣｏＳｉ）１９は、コバルトシリサイド（ＣｏＳｉｘ）２１より金属過剰な組成を持っている。
【００２８】
最後に、第３の熱処理を行い、高温で安定で、かつ、抵抗の小さいＣｏＳｉ2（cobalt di-silicide）から構成されるコバルトシリサイド２０を形成する。金属組成が過剰なコバルトシリサイド（ＣｏＳｉｘ）２１が化学量論的組成を持つコバルトシリサイド（ＣｏＳｉ2）２０に相移転された際、余ったコバルトＣｏはシリサイド側からチャネル１６方向のシリコン側へ輸送される（図４（ｃ））。
【００２９】
ＳＯＩ構造のデバイスの場合、サイドウォール１４の下を除く拡散層部分はＳＯＩ層１２の全層に渡ってシリサイド化されているため、コバルトＣｏと未反応のシリコンはチャネル１６方向にしか存在しない。したがって、余ったコバルトＣｏの輸送パスは図中に矢印で示される通り、横方向、すなわち、チャネル１６方向のみとなる。
【００３０】
コバルトＣｏの輸送は、金属シリサイドからコバルトＣｏが拡散され供給されることによって行われる。コバルトＣｏの供給速度が緩やかであるため、シリサイド反応は熱力学的平衡状態に近い状態で進行する。金属シリサイドの結晶成長は低エネルギー安定面が大きく成長するため、シリコンの安定面である（１１１）シリコン面に沿ってレイヤーバイレイヤー（layer by layer）成長によって化学量論的コバルトシリサイド２２が形成される（図４（ｄ））。
【００３１】
（１１１）シリコン面とコバルトシリサイド２２との接合界面は高い格子整合性を持っている。また、コバルトシリサイド２２の結晶構造が立方晶系であるため、コバルトシリサイド２２の接合界面は（１１１）コバルトシリサイド面となる。詳述すれば、ＳＯＩ層１２のシリコン部分である拡散層１５とコバルトシリサイド２２との接合界面１８が（１１１）シリコン面かつ（１１１）金属シリサイド面となるのである。すなわち、格子整合性と平坦度が高い（１１１）シリコン面および（１１１）金属シリサイド面を接合界面とするシリコン／金属シリサイド接合界面構造が得られるのである。
【００３２】
なお、本実施形態における第２の熱処理および第３の熱処理は、一つの熱処理工程（例えば、８００℃×３０秒）で実現することが可能である。本実施形態において第２の熱処理及び第３の熱処理は次のように定義される。第２の熱処理は、サイドウォール１４の下を除く拡散層部分であるＳＯＩ層１２の全層に渡ってコバルトシリサイド（ＣｏＳｉｘ）を形成する工程である。一方、第３の熱処理は、コバルトシリサイド（ＣｏＳｉ2）２０を形成するとともに、チャネル１６方向のシリサイド反応を進行させ、ＳＯＩ層１２のシリコン部分である拡散層１５とコバルトシリサイド（ＣｏＳｉ2）２２との接合界面１８を（１１１）シリコン面にする工程である。
【００３３】
本発明の第２の実施形態によれば、格子整合性が高く平坦な（１１１）シリコン面および（１１１）金属シリコン面を接合界面とするシリコン／金属シリサイド構造の実現により、シリコン／金属シリサイド接合界面における接触抵抗の低減が可能となる。また、シリコン／金属シリサイド接合界面の接合面積の増加よる接触抵抗の低減が期待できる。その結果、半導体装置の寄生抵抗および接合リークの低減を実現できる。
【実施例３】
【００３４】
第３の実施形態図５（ａ）〜図５（ｄ）は、本発明の第３の実施形態を示す工程図である。本実施形態ではバルク（bulk）基板を用いるとともに、他の実施形態と同様、コバルトＣｏをシリサイド化する例を説明する。
【００３５】
シリコン基板３１には、フィールド領域３２によって定義されるアクティブ領域にゲート電極３３やサイドウォール３４等のパターンを形成した後、シリコン基板全面に図示しないＣｏを成膜する。そして、第１の熱処理を行い、コバルトシリサイド（ＣｏＳｉ）３９を形成する（図５（ａ））。
【００３６】
次に、イオン注入によりアモルファス層４３を形成する（図５（ｂ））。本実施形態では、ゲルマニウムＧｅイオンインプラを行っている。アモルファス層４３は、シリコン基板３１の深さ方向へのシリサイド化を抑制するストッパー層として機能する。
【００３７】
次に、第２の熱処理により、コバルトシリサイド３９を図示しないコバルトシリサイドＣｏＳｉｘ（１＜ｘ＜２）へ相移転する。このとき、後に拡散層となるコバルトシリサイドＣｏＳｉｘは、シリコン基板３１中のアモルファス層４３まで達する。
【００３８】
続いて、第３の熱処理を行ない、コバルトシリサイドＣｏＳｉｘ（１＜ｘ＜２）をコバルトシリサイドＣｏＳｉ2（cobalt di-silicide）４０へ相移転させる。また、余ったコバルトＣｏはシリサイド側からチャネル３６方向のシリコン側へ輸送される（図５（ｃ））。
【００３９】
本実施形態においては、アモルファス層４３によりシリコン基板３１の深さ方向へのシリサイド化は抑制されるため、コバルトＣｏと未反応のシリコンはチャネル３６方向にしか存在ない。したがって、余ったコバルトＣｏの輸送パスは図中に矢印で示される通り、横方向、すなわち、チャネル３６方向のみとなる。
【００４０】
コバルトＣｏの輸送は、金属シリサイドからコバルトＣｏが拡散され供給されることによって行われる。コバルトＣｏの供給速度が緩やかであるため、シリサイド反応は熱力学的平衡状態に近い状態で進行する。金属シリサイドの結晶成長は低エネルギー安定面が大きく成長するため、シリコンの安定面である（１１１）シリコン面に沿ってレイヤーバイレイヤー（layer by layer）成長によってコバルトシリサイド４２が形成される（図５（ｄ））。
【００４１】
（１１１）シリコン面とコバルトシリサイド４２との接合界面は高い格子整合性を持っている。また、コバルトシリサイド４２の結晶系が立方晶系であるため、コバルトシリサイド４２の接合界面は（１１１）コバルトシリサイド面となる。詳述すれば、シリコン基板３１とコバルトシリサイド４２との接合界面３８が（１１１）シリコン面かつ（１１１）金属シリサイド面となるのである。すなわち、格子整合性と平坦度が高い（１１１）シリコン面および（１１１）金属シリサイド面を接合界面とするシリコン／金属シリサイド接合界面構造が得られるのである。
【００４２】
なお、本実施形態における第２の熱処理および第３の熱処理は、一つの熱処理工程で実現することが可能である。本実施形態において第２の熱処理及び第３の熱処理は次のように定義される。第２の熱処理は、シリコン基板３１中のアモルファス層４３まで達するコバルトシリサイド（ＣｏＳｉｘ）を形成する工程である。一方、第３の熱処理は、コバルトシリサイド（ＣｏＳｉ2）４０を形成するとともに、チャネル３６方向のシリサイド反応を進行させ、ＳＯＩ層１２のシリコン部分である拡散層１５とコバルトシリサイド（ＣｏＳｉ2）４２との接合界面３８を（１１１）シリコン面にする工程である。
【００４３】
本発明の第３の実施形態によれば、バルク（bulk）基板を用いた場合でも、寄生抵抗および接合リークを低減した半導体装置を実現することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施形態を示す説明図である。
【図２】シリコン／金属シリサイド接合界面を示す要部拡大図である。
【図３】本発明の第１の実施形態を示す工程図である。
【図４】本発明の第２の実施形態を示す工程図である。
【図５】本発明の第３の実施形態を示す工程図である。
【図６】寄生抵抗をする際に用いるトランジスタの要部拡大図である。
【符号の説明】
【００４５】
１１ ＳＯＩ基板
１２ ＳＯＩ層
１７、２０、２２、４０、４２ ＣｏＳｉ2
１８、３８ 接合界面
１９、３９ ＣｏＳｉｘ
２１ ＣｏＳｉｘ（１＜ｘ＜２）
４３ アモルファス層
【図１】
2005136435.tif 000003
【図２】
2005136435.tif 000004
【図３】
2005136435.tif 000005
【図４】
2005136435.tif 000006
【図５】
2005136435.tif 000007
【図６】
2005136435.tif 000008