(57)【要約】【課題】記録型光ディスクのトラックウォブルにロックした信号を抽出するような位相ロックループ回路は入力信号が基準周波数に近づかないとロックしないため、引き込みが遅いという問題を有していた。また、復調信号が読めないとロック検出ができないという問題点を有していた。【解決手段】アップダウンカウントするカウンターを、位相基準信号が連続した場合または入力信号が連続した場合、カウント状態を変えるようにすることによって引き込み機能を実現した。また、位相ロッククロックの位相を複数のエリアに分け、ロックエリアに入った場合とアンロックエリアに入った場合でカウント方向を変えることによってロック検出手段を実現した。【選択図】図３
2005136926.tif 000002
【特許請求の範囲】
【請求項１】
周期可変のオシレータと、入力信号と前記オシレータの出力に同期した位相基準信号との位相関係の状態を判定するステート回路と、前記ステート回路の状態に応じてアップダウンカウントする第１のカウンターと、位相基準信号が連続した場合または入力信号が連続した場合、第１のカウンターのカウント状態を変えるように動作するゲート回路から構成されたことを特徴とする位相ロックループ回路。
【請求項２】
位相ロックループ回路のロック状態を判別するロック検出手段を有し、前記ロック検出手段の出力がロックしていない状態を示したときとロックしている状態を示したときで、第１のカウンターのカウント状態を変えるように動作するゲート回路を有することを特徴とする特許請求項１記載の位相ロックループ回路。
【請求項３】
前記オシレータの出力に基づく位相ロッククロックの位相を複数のエリアに分ける分周器と、入力信号が前記分周器のロックエリアに入った場合にカウントし、アンロックエリアに入った場合は異なる符号でカウントする第２のカウンターと、前記第２のカウンターの値に応じてセット、リセットするフリップフロップによって構成されたロック検出回路を有し、前記ロック検出回路によってロック状態を検出するように構成されたことを特徴とする位相ロックループ回路。
【請求項４】
前記ステート回路が、位相基準信号が連続した場合、または入力信号が連続した場合の状態を出力した場合に、前記第２のカウンターに対してアンロックエリアに入った場合と同符号のカウント動作をさせるゲート回路を有することを特徴とする特許請求項３記載の位相ロックループ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録型光ディスクのトラックウォブルのようにアナログ的に埋め込まれた信号に同期したクロックを発生させるための位相ロックループ回路に関するものである。
【背景技術】
【０００２】
従来から、素早く位相ロック状態に引き込ませる位相ロックループ回路としては、例えば特許文献１に記載のディジタル信号発生回路に用いている位相ロックループ回路のように周波数カウンタを用いたものが使用されていた。しかし、ＣＤ−Ｒ、ＤＶＤ−Ｒ、ＤＶＤ−ＲＡＭ、ＭＤといった記録型光ディスクにはメディアの回転数を制御したり、情報を埋め込むためにトラックウォブル（トラックの周期的なうねり）が用いられており、それに同期したクロックを発生させるために位相ロックループ回路が用いられてきたが、メディアの回転数によって引き込み周波数が異なっているため、周波数カウンタを用いた方式は適さなかった。そこで、これらのメディアのトラックウォブルに同期したクロックを発生させるための位相ロックループ回路では、図１に示す制御装置が用いられてきた。また、位相ロックループ回路にはアナログ位相ロックループ回路とデジタル位相ロックループ回路があるが、ＬＳＩプロセスの微細化に伴って微細化しやすいデジタル位相ロックループ回路が用いられることが多くなってきた。
【０００３】
図１は従来の記録型光ディスクに用いられているデジタル位相ロックループ回路を用いた制御装置の例で、１は光ディスクメディア、２は光ディスクメディアを回転させるためのスピンドルモータ、３は光ディスクメディアから信号を読みとる光学ヘッド、４は光ディスクメディアのトラックウォブルを検出するウォブル検出回路、５は切換スイッチ、６は速度検出回路、７はスピンドルドライブ回路、８は位相比較器、９はループフィルタ、１０は高速クロックを入力に応じて分周比を変えて分周することにより周期を変えることができるデジタルオシレータ、１１は復調用ＰＬＬ、１２は光ディスクメディアの信号を復調する復調回路、１３は復調された信号から同期信号を検出する同期検出回路、１４は同期の有無でデジタル位相ロックループがロックしたかどうかを判断するロック検出回路である。
【０００４】
このように構成された制御装置において、光ディスクメディア１はスピンドルモータ２で回転され、光学ヘッド３で信号が読みとられ、光ディスクメディアのトラックウォブルはウォブル検出回路４でウォブル信号に変換され、スイッチ５を経由して速度検出回路６で周期が測定され、定められた周期になるようにスピンドルドライブ回路７でスピンドルモータ２が回転制御される。またウォブル信号は位相比較器８でデジタルオシレータ１０の出力と比較され、その出力はループフィルタ９で低域成分が強調されてデジタルオシレータ１０に入力されてデジタル位相ロックループ回路を構成されている。デジタルオシレータ１０の出力である位相ロッククロックはウォブルに同期した信号であり、この信号の１周期内の復調クロック数は規定されているので、その周期になるように復調クロックを周波数引き込みして復調用ＰＬＬ１１をロックさせ、復調回路１２で信号を復調し、同期検出回路１３で同期信号を検出し、ロック検出回路１４で同期信号が規定の周期で検出できればウォブル信号のデジタル位相ロックループおよび復調用ＰＬＬ１１はロックし、定められた回数同期が検出できなかった場合アンロックしていると判定する。速度検出回路６の入力はアンロック時はスイッチ５によってウォブル検出回路４に接続され、ウォブル周期が定められた周期になるように制御し、ロック時はスイッチ５によってデジタルオシレータ１０に接続され、位相ロッククロックの周期が定められた周期になるようにスピンドルモータ２が制御される。
【特許文献１】特開昭６１−２４０７３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、このような構成のデジタル位相ロックループ回路では、スピンドルモータの回転数が制御回転数に近づくことによって入力信号の周期が基準周波数に近づかないとキャプチャーレンジに入ってロックしないため、光ディスクメディアの慣性モーメントが大きくて反応が遅いという理由により引き込みが遅く、そのために位相ロックループ出力を基準とした復調用ＰＬＬ信号のロックや、各種タイミング信号の発生が遅いという問題点を有している。また、位相比較器に何らかの引き込み機能を持たせることも考えられるが、その場合は入力信号の欠落やノイズによる偽信号で振られてしまうという問題が発生する。
【０００６】
また、ロック検出には復調信号からの同期信号を用いているので、信号の品質が悪くて読みにくい場合はロック検出がうまく働かないという問題点を有している。また、復調用ＰＬＬが整数倍、整数分の１倍で疑似ロックした場合はロック検出が誤動作するという問題点も有していた。
【０００７】
本発明は前記問題点を解決し、引き込みが早く、また復調信号が読めなくても疑似ロックによる誤動作なくロック検出が確実に動作する位相ロックループ回路を提供することを目的としてなされたものである。
【課題を解決するための手段】
【０００８】
本発明は、入力信号と周期可変のオシレータとの出力に同期した位相基準信号との位相関係の状態を判定するステート回路と、ステート回路の状態に応じてアップダウンカウントするのカウンターを有し、位相基準信号が連続した場合および入力信号が連続した場合、カウンターのカウント状態を変えるように構成したことにより広いキャプチャーレンジを実現して素早く引き込むことができるようにしたことを第１の主要な特徴とする。また、ロック検出回路によりロックと判定された場合とアンロックと判定された場合でカウンターのカウント状態を変えるように構成したことによりロック状態への引き込み後に入力信号の欠落やノイズによる偽信号で振られにくくしたという特徴もある。
【０００９】
また、周期可変のオシレータの出力に基づく位相ロッククロックの位相を複数のエリアに分ける分周器と、入力信号が前記分周器のロックエリアに入った場合にカウントし、アンロックエリアに入った場合は異なる符号でカウントするカウンターと、そのカウンターの値に応じてセット、リセットされるフリップフロップによって構成されたロック検出回路を設け、ロック検出回路によってロック状態を検出するように構成したことによって復調信号に関係なく容易にロック状態かアンロック状態かを判別できるようにしたことを第２の主要な特徴とする。また、位相比較信号が連続した場合、あるいは入力信号が連続した場合にアンロックエリアに入った場合と同符号のカウント動作をさせるように構成したことにより整数倍または整数倍分の１でロックと誤検出することを防止したという特徴もある。
【発明の効果】
【００１０】
本発明の位相ロックループ回路は、引き込み機能を有しているため、特別な引き込み手段を必要とせず素早くロック状態に引き込むことができる。
【００１１】
また、復調信号が読めなくてもロック検出が確実に動作するという効果があり、疑似ロックをロックと誤検出することがないという効果もある。
【００１２】
またロック状態に応じて引き込み機能の切り換えができるため、信号の欠落やノイズによる偽信号に振られにくい位相ロックループ回路を提供できるという効果がある。
【発明を実施するための最良の形態】
【００１３】
本発明は、ステート回路の状態に応じてアップダウンカウントするカウンターを、位相基準信号が連続した場合または入力信号が連続した場合、カウント状態を変えるようにすることによって引き込み機能を実現し、素早く引き込めるように改善した。また、位相ロッククロックの位相を複数のエリアに分け、ロックエリアに入った場合とアンロックエリアに入った場合でカウント方向を変えることによってロック検出手段を実現し、復調信号が読めなくてもロック検出ができるように改善した。また、ロック検出手段の出力で引き込み機能を切り換えることによって、信号の欠落やノイズによる偽信号によって振られにくいように改善した。また、位相基準信号や入力信号が連続した場合にアンロックエリアに入った場合と同じカウント動作をさせるロック検出回路によって疑似ロックを防止した。
【実施例１】
【００１４】
図２は本発明の位相ロックループ回路を用いた記録型光ディスクの制御装置のブロック図で、１は光ディスクメディア、２は光ディスクメディアを回転させるためのスピンドルモータ、３は光ディスクメディアから信号を読みとる光学ヘッド、４は光ディスクメディアのトラックウォブルを検出するウォブル検出回路、１５は本発明の位相ロックループ回路、６は速度検出回路、７はスピンドルドライブ回路である。図２における位相ロックループ回路１５は位相ロッククロックを出力するためのものであり、位相ロックさせるための自動引き込み機能によって広いキャプチャーレンジを有しているため、従来例のようにあらかじめキャプチャーレンジに入るまで別の回転制御をする必要がなく、ロック検出信号を出力するロック検出回路も有しているため、アンロック時は自動引き込みをして、ロック時はウォブル信号の欠落やノイズによる偽信号に強くするため引き込み機能を停止させるということができる。
【００１５】
図３は本発明の位相ロックループ回路１５の第１の実施例のブロック図であり、２１はエッジ検出回路、２２はステート回路、２３はアップダウン信号発生回路、２４はアップダウンカウンタ、２５はステート回路、２６はロード付きアップダウンカウンタ、２７はラッチ、２８はデジタルオシレータ、２９は分周器、３０、３１はＤフリップフロップ、３２はロック検出回路である。
【００１６】
図３を用いて位相ロックループ回路１５の動作を説明する。まず、後述の図６で説明するように、入力されたウォブル信号（３）からエッジ検出回路２１によってウォブルエッジ信号（４）が作られる。デジタルオシレータ２８は、後述の図７で説明するように、高速クロックでカウントされ、入力値が大きい場合は周期が長く（周波数が低く）小さい場合は周期が短い（周波数が高い）というように入力に応じて分周比を変えて周期を変えることができるカウンタで構成され、その出力は分周器２９に入力され、位相基準信号（７）、位相ロック位置基準信号（８）、位相ロッククロック（９）、ロックエリア信号（１０）が生成される。後述の図８、図９で動作を説明するように、ウォブルエッジ信号（４）と位相基準信号（７）は、ステート回路２２に入力され、その状態に応じて６種類のステートが発生する。その６種類のステートを示す６本のステート信号は後述の図４で回路を示すアップダウン信号発生回路２３に入力され、その出力であるアップカウント信号とダウンカウント信号がアップダウンカウンタ２４に入力され、アップカウント信号がＨの間はアップダウンカウンタ２４は高速クロックでカウントアップされ、ダウンカウント信号がＨの間はアップダウンカウンタ２４は高速クロックでカウントダウンされる。後述の図１０、図１１で動作を説明するように、ウォブルエッジ信号（４）と位相ロック位置基準信号（８）と位相基準信号（７）は、ステート回路２５に入力され、その状態に応じて４種類のステートが発生する。その４種類のステートを示すステート信号の内、アップカウントステートＡ２とダウンカウントステートＡ１を示す信号はロード付きアップダウンカウンタ２６に入力され、アップカウントステートＡ２のときはロード付きアップダウンカウンタ２６は高速クロックでカウントアップされ、ダウンカウントステートＡ１のときはロード付きアップダウンカウンタ２６は高速クロックでカウントダウンされる。位相基準信号（７）はステート回路２２の動作タイミングに合わすためＤフリップフロップ３０で１クロック遅延され、ロック検出回路３２に入力され、ウォブルエッジ信号（４）はステート回路２２の動作タイミングに合わすためＤフリップフロップ３１で１クロック遅延され、ロック検出回路３２に入力され、その位相基準信号（７）の１クロック遅延信号と、ウォブルエッジ信号（４）の１クロック遅延信号と、分周器２９からのロックエリア信号（１０）と、ステート回路２２からの２本のステート信号は、後述の図５で説明するようにロック検出回路３２に入力され、ロックしている場合はＨ、ロックしていない場合はＬのロック検出信号を発生する。位相基準信号（７）の１クロック遅延信号をロード信号として、アップダウンカウンタ２４の上位ビット値をロード付きアップダウンカウンタ２６にロードし、その値を初期値としてステート回路２５からの信号でアップダウンカウントする。その結果、カウント後の値はアップダウンカウンタ２４の上位ビット値とステート回路２５からの信号でのカウント値との加算値となる。またロード信号で、ロード付きアップダウンカウンタ２６のカウント後の値をラッチ２７にロードする。そのラッチ２７の値に応じてデジタルオシレータ２８の周期が決まる。このようにウォブルエッジ信号（４）はデジタルオシレータ２８の分周後とステート回路２２、２５で比較されて位相がロックするようにフィードバック制御される。ステート回路２５からの信号によるロード付きアップダウンカウンタ２６のカウントは位相誤差の比例項であり、ステート回路２２からの信号によるアップダウンカウンタ２４のカウントは位相誤差の積分項であり、低域補償付きの制御ループを構成している。アップダウンカウンタ２４の値の上位ビットを使用する理由は低域ゲインが適切になるように低域ゲインを下げるためである。
【００１７】
もう少し詳細に位相ロック信号での切り換えを説明すると、アップダウンカウンタ２４の動作は、ロックしているときはウォブルエッジ信号（４）の欠落やノイズによる偽信号で振られにくいように単純に位相基準信号（７）との位相関係に基づいてアップダウンカウントするので、ロックしている場合は平均的にアップカウントとダウンカウントの確率が同じため引き込み機能はなく、ロックしていないときは遅すぎ解除ステートＢ６と速すぎ解除ステートＢ７でカウントを止めるので位相基準信号（７）が速すぎるときはアップカウントのほうが増え、遅すぎるときはダウンカウントのほうが増えるので、アップダウンカウンタ２４の値の増減によってデジタルオシレータ２８の周期は速度が一致する方向に変わるという引き込み機能が有効になるので素早くロック状態に引き込むことができる。
【００１８】
図４は本発明の位相ロックループ回路１５の実施例におけるアップダウン信号発生回路２３の一例の回路図であり、４１、４３はＯＲゲート、４２、４４はＡＮＤゲートである。図４においてアップダウン信号発生回路２３の動作を説明する。ロックしているときはステート回路２２のステートが正常アップステートＢ１、速すぎアップステートＢ５および遅すぎ解除ステートＢ６のときにＯＲゲート４１を介してアップダウンカウンタ２４に対してアップカウント信号を発行し、正常ダウンステートＢ０、遅すぎダウンステートＢ４および速すぎ解除ステートＢ７のときにＯＲゲート４３を介してダウンカウント信号を発行する。ロックしていないときは、ＡＮＤゲート４２によって遅すぎ解除ステートＢ６のときと、ＡＮＤゲート４４によって速すぎ解除ステートＢ７のときにアップカウント信号もダウンカウント信号も出さないように切り換える。そのためロックしていないときは遅すぎ解除ステートＢ６と速すぎ解除ステートＢ７でカウントを止めるため引き込みと逆方向のカウントが止まり速やかにアップダウンカウンタ２４の値が変化するが、ロックしているときはカウントの停止がないのでランダムに入力された時は平均カウント値は０となるため信号の欠落やノイズによる偽信号で振られにくい。
【００１９】
図５は本発明の位相ロックループ回路１５の実施例におけるロック検出回路３２の一例のブロック図であり、５１はセレクタ、５２は加算器、５３はロック状態レジスタ、５４はＲＳフリップフロップ（リセット、セットができるフリップフロップ）、５５、５８はＯＲゲート、５６はＡＮＤゲート、５７はインバータである。図５においてロック検出信号の発生の動作を説明する。まず、ロック状態レジスタ５３はカウントクロックが発生したときにセレクタ５１によって選択された＋１か−ｎ（ｎは１以上の整数）を加算器で加算したものがラッチされる。セレクタ５１は選択入力が０の時は＋１が選択され、ロック状態レジスタ５３は、１だけ値が増加するアップカウント動作をし、選択入力が１の時は−ｎが選択され、ロック状態レジスタ５３は、ｎだけ値が減少するダウンカウント動作をする。カウントクロックは通常は後述のウォブルエッジ信号（４）を１クロック遅延した信号（１クロック遅延した信号を使う理由はステート回路２２の動作タイミングと合わすため）がＯＲゲート５５を通して加えられ、セレクタ５１には、後述のロックエリア信号（１０）をインバータ５７で反転したアンロックエリア信号がＯＲゲート５８を通して加えられるので、ロック状態レジスタ５３はロックエリア内でウォブルエッジ信号（４）が発生した場合は１ずつ増加し、ロックエリア外でウォブルエッジ信号（４）が発生した場合はｎずつ減少する。ロック状態レジスタ５３が増加して第１の規定の値に達した場合はＲＳフリップフロップがセットされてロック検出信号がＨになり、減少して第２の規定の値に達した場合はＲＳフリップフロップがリセットされてロック検出信号がＬになる。ここで第１の規定値と第２の規定値は異なる値でも同じ値でもよい。しかし、異なる値の場合はヒステリシスとなり、切り換わり時にロック検出信号のチャタリングを防ぐことができる。ここでｎに１よりも大きな値を用いるとアンロックエリアに入ったときに急速にロック状態レジスタ５３の値が下がるため速やかにアンロックを検出することができる。
【００２０】
位相ロッククロックがウォブルエッジ信号（４）の整数倍や整数分の１の周波数で誤ってロックと判定されるのを防ぐために、位相基準信号（７）を１クロック遅延した信号（１クロック遅延した信号を使う理由はステート回路２２の動作タイミングと合わすため）と速すぎアップステートＢ５信号とＡＮＤゲート５６でＡＮＤした信号をＯＲゲート５５に加えることにより、ウォブルエッジ信号（４）が発生しない間に位相基準信号（７）が連発した場合にもロック状態レジスタ５３をカウント動作させ、その時速すぎアップステートＢ５をＯＲゲート５８に加えることによってアンロックエリアでウォブルエッジ信号（４）が発生した場合と同様にｎだけダウンカウントし、また位相ロッククロックがウォブルエッジ信号（４）の半分の周波数で疑似ロックされるのを防ぐために、遅すぎダウンステートＢ４信号をＯＲゲート５８に加えることによって同様にｎだけダウンカウントする。これによって疑似ロックした場合にもロック検出信号はＬとなる。ここでｎは、必要な検出レベルに応じてユーザーが設定することができる。またロック状態レジスタ５３のビット数や、第１、第２の規定の値は、必要な検出速度に応じてユーザーが設定できる。
【００２１】
図６はウォブル検出回路４およびエッジ検出回路２１の動作説明図であり、（１）は光学ヘッド３から検出されたトラッキングエラー信号にバンドパスフィルターを通した信号であり、（２）はそれをコンパレータで２値化した信号であり、（３）はそれのノイズを除去したウォブル検出回路４からの信号であるウォブル信号であり、（４）はその立ち上がりエッジを検出したエッジ検出回路２１の出力であるウォブルエッジ信号である。
【００２２】
図７は本発明の実施例におけるデジタルオシレータ２８および分周器２９の動作説明図であり、（５）はデジタルオシレータ２８の出力で、（６）は分周器２９の状態、（７）は位相基準信号、（８）は位相ロック位置基準信号、（９）は位相ロッククロック、（１０）はロックエリア信号である。ここでデジタルオシレータ２８の出力（５）はデジタルオシレータ２８が高速クロックでカウントアップされるカウンタで構成されており、入力値に達すると０にリセットされるため入力値を最大値とした鋸歯状のカウント値を出力するので、０にリセットされる周期は入力値に比例している。分周器２８はデジタルオシレータ２８を０にリセットする信号を４分周しており、各部分を（６）で示すようにＦ０、Ｆ１、Ｆ２、Ｆ３の４つのエリアに分割しており、Ｆ０の始まりで位相基準信号（７）を、Ｆ２の始まりで位相ロック位置基準信号（８）を、分周器２９によるデジタルオシレータ２８の４分周出力として位相ロッククロック（９）を、位相ロック位置基準信号（８）の前後のＦ１、Ｆ２のエリアをロックエリア信号（１０）として出力している。
【００２３】
図８は本発明の実施例におけるステート回路２２の状態遷移図であり、Ｂ１は正常アップステート、Ｂ０は正常ダウンステート、Ｂ５は速すぎアップステート、Ｂ７は速すぎ解除ステート、Ｂ４は遅すぎダウンステート、Ｂ６は遅すぎ解除ステートである。
【００２４】
図９は本発明の実施例におけるステート回路２２の動作説明図であり、（ａ）はウォブルエッジ信号（４）に対して位相基準信号（７）の周期が位相同期から外れていない場合、（ｂ）は速くて位相同期が外れた場合、（ｃ）は遅くて位相同期が外れた場合であり、（１１）はステート回路２２の状態を示している。
【００２５】
図８、図９を用いてステート回路２２の動作を説明する。ステート回路２２位相項の累積を求めるためのアップダウンカウンター２４のアップダウンカウントを決めるステートを発生させるためのものであり、通常は図９（ａ）のように位相基準信号（７）によって正常アップステートＢ１になり、ウォブルエッジ信号（４）によって正常ダウンステートＢ０になる。このときウォブルエッジ信号（４）に対して位相基準信号（７）の位相が遅いときは正常アップステートＢ１よりも正常ダウンステートＢ０のほうが長いためアップダウンカウンタ２４は減少し、早いときは正常アップステートＢ１よりも正常ダウンステートＢ０のほうが短いためアップダウンカウンタ２４は増加する。（ｂ）のようにウォブルエッジ信号（４）に対して位相基準信号（７）が速すぎる場合はウォブルエッジ信号がないまま位相基準信号（７）が連続することがあり、その場合は正常アップステートＢ１から速すぎアップステートＢ５に移行する。その後、ウォブルエッジ信号（４）が来ると速すぎ解除ステートＢ７に移行する。また（ｃ）のようにウォブルエッジ信号（４）に対して位相基準信号（７）が遅すぎる場合は位相基準信号（７）の周期内にウォブルエッジ信号（４）が連続することがあり、その場合は正常ダウンステートＢ０から遅すぎダウンステートＢ４に移行する。その後、位相基準信号（７）が来ると遅すぎ解除ステートＢ６に移行する。
【００２６】
図１０は本発明の実施例におけるステート回路２５の状態遷移図であり、Ａ０は初期ステート、Ａ１はダウンカウントステート、Ａ２はアップカウントステート、Ａ３はカウント終了ステートである。
【００２７】
図１１は本発明の実施例におけるステート回路２５の動作説明図であり、（ｄ）はウォブルエッジ信号（４）が位相ロック位置基準信号（８）に対して遅い場合、（ｅ）は早い場合でであり、（１２）はステート回路２５の状態を示している。
【００２８】
図１０、図１１を用いてステート回路２５の動作を説明する。ステート回路２５は位相比較して位相誤差をロード付きアップダウンカウンター２６でカウントするためのカウント状態を決めるステートを発生させるためのものであり、位相基準信号（７）で初期ステートＡ０になり、図１１（ｄ）で示すように、ウォブルエッジ信号（４）の前に位相ロック位置基準信号（８）が発生するとウォブルエッジ信号（４）に対して位相ロック位置基準信号（８）の位相進みであるため、アップカウントステートＡ２に移行し、この状態ではロード付きアップカウンタ２６がアップカウントされる。その後ウォブルエッジ信号（４）が発生すると位相誤差のカウントを止めるためにカウント終了ステートＡ３に移行し、ロード付きアップカウンタ２６のアップカウントが停止する。また、図１１（ｅ）で示すように、に位相ロック位置基準信号（８）の前にウォブルエッジ信号（４）が発生するとウォブルエッジ信号（４）に対して位相ロック位置基準信号（８）の位相遅れであるため、ダウンカウントステートＡ１に移行し、この状態ではロード付きアップカウンタ２６がダウンカウントされる。その後位相ロック位置基準信号（８）が発生すると位相誤差のカウントを止めるためにカウント終了ステートＡ３に移行し、ロード付きアップカウンタ２６のダウンカウントが停止する。
【００２９】
実施例では連続したウォブルに信号にロックさせるための位相ロックループ回路に関して説明したが、ＤＶＤ−ＲＡＭのようにアドレス部においてウォブルが存在しないような場合にはアドレス部信号によって、アップダウンカウンタ２４の値とラッチ２７を前値ホールドする回路を追加すれば容易に対処することができる。ＣＤ−ＲやＤＶＤ−Ｒにおいても、トラックウォブルは連続であるが、ドロップアウトで欠落することもあり、ドロップアウト信号でアップダウンカウンタ２４の値とラッチ２７を前値ホールドする回路を追加すれば、ドロップアウトによって更に振られにくい位相ロックループ回路を構成することができる。
【実施例２】
【００３０】
図１２は本発明の位相ロックループ回路１５の第２の実施例を示すブロック図であり、６１は累積レジスタ、６２、６３は加算器であり、他は実施例１と同様である。図１２を用いて位相ロックループ回路１５の動作を説明する。まず、実施例１と同様に図６で説明したように、入力されたウォブル信号（３）からエッジ検出回路２１によってウォブルエッジ信号（４）が作られる。デジタルオシレータ２８は、実施例１と同様に図７で説明したように、高速クロックでカウントされ、入力に応じて分周比を変えて周期を変えることができるカウンタで構成され、その出力は分周器２９に入力され、位相基準信号（７）、位相ロッククロック（９）、ロックエリア信号（１０）が生成される。実施例１と同様に図８、図９で動作を説明したように、ウォブルエッジ信号（４）と位相基準信号（７）は、ステート回路２２に入力され、その状態に応じて６種類のステートが発生する。その６種類のステートを示す６本のステート信号は実施例１と同様に図４で回路を示すアップダウン信号発生回路に入力され、その出力であるアップカウント信号とダウンカウント信号がアップダウンカウンタ２４に入力され、アップカウント信号がＨの間はアップダウンカウンタ２４は高速クロックでカウントアップされ、ダウンカウント信号がＨの間はアップダウンカウンタ２４は高速クロックでカウントダウンされる。またアップダウンカウンタ２４は実施例１と異なり、位相基準信号（７）の１クロック遅延信号でクリアされるので、位相基準信号（７）の１周期毎の位相誤差がカウント値として出力される。位相基準信号（７）はステート回路２２の動作タイミングに合わすためＤフリップフロップ３０で１クロック遅延され、ロック検出回路３２に入力され、ウォブルエッジ信号（４）はステート回路２２の動作タイミングに合わすためＤフリップフロップ３１で１クロック遅延され、ロック検出回路３２に入力され、その位相基準信号（７）の１クロック遅延信号と、ウォブルエッジ信号（４）の１クロック遅延信号と、分周器２９からのロックエリア信号（１０）と、ステート回路２２からの２本のステート信号は、実施例１と同様に図５で回路を示すロック検出回路３２に入力され、ロックしている場合はＨ、ロックしていない場合はＬのロック検出信号を発生する。位相基準信号（７）の１クロック遅延信号をロード信号として、アップダウンカウンタ２４の値を加算器６２によって累積レジスタ６１に累積加算する。また累積レジスタ６１の上位ビット値とアップダウンカウンタ２４を加算器６３で加算してロード信号でラッチ２７にラッチする。そのラッチ２７の値に応じてデジタルオシレータ２８の周期が決まる。
【００３１】
このようにウォブルエッジ信号（４）はデジタルオシレータ２８の分周後とステート回路２２で比較されて位相がロックするようにフィードバック制御される。ステート回路２２からの信号によるアップダウンカウンタ２４のカウントは位相誤差の比例項であり、累積レジスタ６１の値は位相誤差の積分項であり、それらを加算することによって低域補償付きの制御ループを構成している。ここで加算器６３に累積レジスタ６１の値の上位ビットを加算する理由は低域ゲインが適切になるように低域ゲインを下げるためである。
【００３２】
もう少し詳細に位相ロック信号での切り換えを説明すると、アップダウンカウンタ２４の動作は、ロックしているときはウォブルエッジ信号（４）の欠落やノイズによる偽信号で振られにくいように単純に位相基準信号（７）との位相関係に基づいてアップダウンカウントするので、ロックしている場合は平均的にアップカウントとダウンカウントの確率が同じため引き込み機能はなく、ロックしていないときは遅すぎ解除ステートＢ６と速すぎ解除ステートＢ７でカウントを止めるので位相基準信号（７）が速すぎるときはアップダウンカウンタ２４のアップカウントのほうが増え、遅すぎるときはアップダウンカウンタ２４のダウンカウントのほうが増えるので、アップダウンカウンタ２４の値を累積した累積レジスタ６１の増減によってデジタルオシレータ２８の周期は速度が一致する方向に変わるという引き込み機能が有効になるので素早くロック状態に引き込むことができる。
【産業上の利用可能性】
【００３３】
本発明にかかる位相ロックループ回路は、実施例で説明した記録型光ディスクの制御装置に用いられるトラックウォブルに位相同期したクロックを発生させる装置だけではなく、アナログ的に埋め込まれた信号に同期したクロックを発生させるための位相ロックループ回路や、部分的なクロック信号から連続的なクロックを発生させる位相ロックループ回路やＰＬＬシンセサイザ回路などにも、すべてに適用できる。
【図面の簡単な説明】
【００３４】
【図１】従来の記録型光ディスクに用いられている位相ロックループ回路を用いた制御装置のブロック図である。
【図２】本発明の位相ロックループ回路を用いた記録型光ディスクの制御装置のブロック図ある。
【図３】本発明の位相ロックループ回路１５の第１の実施例を示すブロック図である。
【図４】本発明の実施例におけるアップダウン信号発生回路２３の回路図である。
【図５】本発明の実施例におけるロック検出回路３２のブロック図である。
【図６】本発明の実施例におけるウォブル検出回路４およびエッジ検出回路２１の動作説明図である。
【図７】本発明の実施例におけるデジタルオシレータ２８および分周器２９の動作説明図である。
【図８】本発明の実施例におけるステート回路２２の状態遷移図である。
【図９】本発明の実施例におけるステート回路２２の動作説明図である。
【図１０】本発明の実施例におけるステート回路２５の状態遷移図である。
【図１１】本発明の実施例におけるステート回路２５の動作説明図である。
【図１２】本発明の位相ロックループ回路１５の第２の実施例を示すブロック図である。
【符号の説明】
【００３５】
１  光ディスクメディア
２  スピンドルモータ
３  光学ヘッド
４  ウォブル検出回路
６  速度検出回路
７  スピンドルドライブ回路
１５  位相ロックループ回路
２１  エッジ検出回路
２２  ステート回路
２３  アップダウン信号発生回路
２４  アップダウンカウンタ
２５  ステート回路
２６  ロード付きアップダウンカウンタ
２７  ラッチ
２８  デジタルオシレータ
２９  分周器
３０、３１  Ｄフリップフロップ
３２  ロック検出回路
４１、４３  ＯＲゲート
４２、４４  ＡＮＤゲート
５１  セレクタ
５２  加算器
５３  ロック状態レジスタ
５４  ＲＳフリップフロップ
５５、５８  ＯＲゲート
５６  ＡＮＤゲート
５７  インバータ
６１  累積レジスタ
６２、６３  加算器
【図１】
2005136926.tif 000003
【図２】
2005136926.tif 000004
【図３】
2005136926.tif 000005
【図４】
2005136926.tif 000006
【図５】
2005136926.tif 000007
【図６】
2005136926.tif 000008
【図７】
2005136926.tif 000009
【図８】
2005136926.tif 000010
【図９】
2005136926.tif 000011
【図１０】
2005136926.tif 000012
【図１１】
2005136926.tif 000013
【図１２】
2005136926.tif 000014