(57)【要約】【課題】  外部からの電磁的な影響を受けず、また外部の回路等に対して電磁的な影響を与えないチューナＩＣパッケージを提供する。【解決手段】  チューナＩＣパッケージは、チューナＩＣチップ１０、ダイパッド１１、信号入出力用リード端子１２、および封止樹脂１４を主に備える。ダイパッド１１は、実装基板に面する第１の主面Ｓ１およびこの第１の主面Ｓ１とは反対側に位置する第２の主面Ｓ２を含む金属製板状部材からなる。チューナＩＣチップ１０は、入力された複数のチャンネル信号のうち、所要のチャンネル信号を選択して受信し、受信したチャンネル信号を所定周波数の電気信号に周波数変調して出力するフロントエンド回路を含んでおり、ダイパッド１１の第１の主面Ｓ１側に実装されている。【選択図】        図２
2005109894.tif 000002
【特許請求の範囲】
【請求項１】
デジタル放送受信機に用いられるチューナＩＣパッケージであって、
実装基板に面する第１の主面および前記第１の主面とは反対側に位置する第２の主面を含む金属製板状部材からなるダイパッドと、
前記ダイパッドの前記第１の主面側に実装され、入力された複数のチャンネル信号のうち、所要のチャンネル信号を選択して受信し、当該チャンネル信号を所定周波数の電気信号に周波数変調して出力するフロントエンド回路を含むチューナＩＣチップとを備えた、チューナＩＣパッケージ。
【請求項２】
前記フロントエンド回路から出力された電気信号をＡ／Ｄ変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータから出力された電気信号を復調するデジタル復調回路とを含むデジタル復調ＩＣチップをさらに備え、
前記デジタル復調ＩＣチップが、前記ダイパッドの前記第２の主面側に実装されている、請求項１に記載のチューナＩＣパッケージ。
【請求項３】
前記ダイパッドは、電気的に分離された第１ダイパッドおよび第２ダイパッドを含み、前記第１ダイパッドの前記第１の主面側に前記チューナＩＣチップが実装され、前記第２ダイパッドの前記第２の主面側に前記デジタル復調ＩＣチップが実装されている、請求項２に記載のチューナＩＣパッケージ。
【請求項４】
前記チューナＩＣチップおよび前記デジタル復調ＩＣチップを封止する封止部材をさらに備え、前記デジタル復調ＩＣチップが実装された前記第２ダイパッドの前記第１の主面が前記封止部材から露出している、請求項３に記載のチューナＩＣパッケージ。
【請求項５】
前記第１ダイパッドの前記第２の主面と、前記第２ダイパッドの前記第１の主面とが絶縁層を介して対面している、請求項３に記載のチューナＩＣパッケージ。
【請求項６】
前記フロントエンド回路から出力された電気信号をＡ／Ｄ変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータから出力された電気信号を復調するデジタル復調回路とを含むデジタル復調ＩＣチップをさらに備え、
前記デジタル復調ＩＣチップが、前記チューナＩＣチップの主面に接着層を介して実装されている、請求項１に記載のチューナＩＣパッケージ。
【請求項７】
前記ダイパッドに電気的に接続された接地用リード端子をさらに備えた、請求項１から６のいずれかに記載のチューナＩＣパッケージ。
【請求項８】
請求項１から７のいずれかに記載のチューナＩＣパッケージが実装基板に実装されてなるデジタル放送受信機用サブアセンブリであって、
前記実装基板に前記チューナＩＣパッケージが実装された状態において、前記チューナＩＣチップに対面する前記実装基板の領域に、導体パターンが設けられている、デジタル放送受信機用サブアセンブリ。
【請求項９】
前記導体パターンが接地されている、請求項８に記載のデジタル放送受信機用サブアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル放送受信機に用いられるチューナＩＣパッケージおよびこのチューナＩＣパッケージを備えたデジタル放送受信機用サブアセンブリに関するものである。
【背景技術】
【０００２】
従来、ディスクリートの部品で構成されていたフロントエンド回路は、高周波を処理する回路であるため、性能面でＩＣ（Integrated Circuit）化が困難であるとされていた。しかしながら、近年の技術革新により、急速にＩＣチップ化が進み、フロントエンド回路を含むデジタル放送受信用のチューナ回路においても、シリコンチューナと呼ばれるまでにほとんどの高周波回路が集積化されたＩＣチップが開発されている。
【０００３】
一般に、フロントエンド回路を含むチューナ回路が集積化されたチューナＩＣチップは、ＱＦＰ（Quad Flat Package）と呼ばれる形態にてパッケージ化され、実装基板に実装される。図１０は、従来のチューナＩＣパッケージの構造を示す断面図である。
【０００４】
図１０に示すように、チューナＩＣチップ１１０は、金属製板状部材からなるダイパッド１１１の上面に固着されており、チューナＩＣチップ１１０とリード端子１１２とは金属製のボンディングワイヤ１１３によって接続されている。チューナＩＣチップ１１０、ダイパッド１１１、リード端子１１２およびボンディングワイヤ１１３は、エポキシ樹脂等の封止部材にて封止されており、リード端子１１２の先端は、外部に露出した状態に構成されている。
【０００５】
その他、高周波回路を含むＩＣチップのパッケージ構造として、たとえば、特開平６−６９２７５号公報（特許文献１）や特開平８−２１３５３６号公報（特許文献２）がある。上記特許文献１に開示のパッケージ構造は、ダイパッドを廃してリード端子に直接ＩＣチップを実装したものであり、上記特許文献２に開示のパッケージ構造は、上記図１０に示すパッケージ構造において、ＩＣチップが実装されるダイパッドをダウンセットしたものである。
【特許文献１】特開平６−６９２７５号公報
【特許文献２】特開平８−２１３５３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
フロントエンド回路は、高周波信号を処理する回路であるため、外部からの妨害波やノイズ等による影響を受け易く、電磁的にシールドする必要がある。このため、ディスクリートの部品でフロントエンド回路を構成する場合には、フロントエンド回路全体を金属製のシャーシで覆うことにより、電磁的に遮蔽する構成が採用されてきた。
【０００７】
しかしながら、フロントエンド回路をＩＣチップ化した場合には、何ら電磁シールドが施されることなく実装基板上に実装されるため、チューナＩＣパッケージの上方から入射してくる妨害波やノイズ等に対して無防備であり、これらによる悪影響を受けてしまう問題がある。また、フロントエンド回路をＩＣチップ化した場合には、パッケージ内に高周波の発振回路が内蔵されるため、この発振回路から出力される発振信号が外部に輻射し、外部の他の回路等に悪影響を与えるおそれもあり、何らかの形で電磁シールドを施す必要がある。
【０００８】
本発明は、上述の問題点を解決すべくなされたものであり、外部からの電磁的な影響を受けず、また外部の回路等に対して電磁的な影響を与えないチューナＩＣパッケージおよびこのチューナＩＣパッケージを備えたデジタル放送受信機用サブアセンブリを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に基づくチューナＩＣパッケージは、デジタル放送受信機に用いられるものであり、ダイパッドとチューナＩＣチップとを備えている。ダイパッドは、実装基板に面する第１の主面およびこの第１の主面とは反対側に位置する第２の主面を含む金属製板状部材からなる。チューナＩＣチップは、入力された複数のチャンネル信号のうち、所要のチャンネル信号を選択して受信し、受信したチャンネル信号を所定周波数の電気信号に周波数変調して出力するフロントエンド回路を含んでおり、ダイパッドの第１の主面側に実装されている。
【００１０】
このように構成することにより、チューナＩＣパッケージの上方から入射する妨害波やノイズ等をダイパッドにてシールドすることが可能になるため、フロントエンド回路に悪影響が及び難くなり、高性能のチューナ回路を構成することが可能になる。
【００１１】
上記本発明に基づくチューナＩＣパッケージにあっては、フロントエンド回路から出力された電気信号をＡ／Ｄ変換するＡ／Ｄコンバータと、このＡ／Ｄコンバータから出力された電気信号を復調するデジタル復調回路とを含むデジタル復調ＩＣチップをさらに備え、デジタル復調ＩＣチップがダイパッドの第２の主面側に実装されていることが好ましい。
【００１２】
このように構成することにより、デジタル復調回路とフロントエンド回路との間の妨害波やノイズ等の輻射による空間的な相互干渉をダイパッドでシールドすることができる。このため、性能を劣化させることなく、デジタル復調回路とフロントエンド回路をワンパッケージ化することが可能になる。
【００１３】
上記本発明に基づくチューナＩＣパッケージにあっては、上記ダイパッドが、電気的に分離された第１ダイパッドおよび第２ダイパッドを含み、第１ダイパッドの第１の主面側にチューナＩＣチップが実装され、第２ダイパッドの第２の主面側にデジタル復調ＩＣチップが実装されていることが好ましい。
【００１４】
このように構成することにより、デジタル復調回路とフロントエンド回路との間の妨害波やノイズ等の輻射による空間的な相互干渉をダイパッドでシールドすることができるとともに、ダイパッドを経由して伝達されるノイズによる相互干渉も抑制されるようになる。このため、性能の劣化を抑制しつつデジタル復調回路とフロントエンド回路をワンパッケージ化することが可能になる。
【００１５】
上記本発明に基づくチューナＩＣパッケージにあっては、チューナＩＣチップおよびデジタル復調ＩＣチップを封止する封止部材をさらに備え、デジタル復調ＩＣチップが実装された第２ダイパッドの第１の主面が封止部材から露出していることが好ましい。
【００１６】
このように構成することにより、封止部材から露出した第２ダイパッドをヒートシンクとして利用することが可能になるため、発熱量の大きいデジタル復調回路をより効率的に冷却することが可能になり、信頼性の向上が図られる。
【００１７】
上記本発明に基づくチューナＩＣパッケージにあっては、第１ダイパッドの第２の主面と、第２ダイパッドの第１の主面とが絶縁層を介して対面していることが好ましい。
【００１８】
このように構成することにより、デジタル復調回路とフロントエンド回路との間の妨害波やノイズ等の輻射による空間的な相互干渉およびダイパッドを経由して伝達されるノイズによる相互干渉を抑制するとともに、チューナＩＣを小型化することが可能になる。
【００１９】
上記本発明に基づくチューナＩＣパッケージにあっては、フロントエンド回路から出力された電気信号をＡ／Ｄ変換するＡ／Ｄコンバータと、このＡ／Ｄコンバータから出力された電気信号を復調するデジタル復調回路とを含むデジタル復調ＩＣチップをさらに備え、デジタル復調ＩＣチップがチューナＩＣチップの主面に接着層を介して実装されていることが好ましい。
【００２０】
このように構成することにより、チューナＩＣパッケージの上方から入射する妨害波やノイズ等をダイパッドにてシールドすることが可能になるのみならず、下方から入射する妨害波やノイズ等をデジタル復調ＩＣチップにてシールドすることが可能になる。
【００２１】
上記本発明に基づくチューナＩＣパッケージにあっては、ダイパッドに電気的に接続された接地用リード端子をさらに備えていることが好ましい。
【００２２】
このように構成することにより、ダイパッドと実装基板のＧＮＤ配線とを電気的に接続することが可能になるため、ダイパッドと実装基板のＧＮＤ配線との間のインピーダンスを低下させることが可能になる。このため、ダイパッドにてシールドした妨害波やノイズ等を効率よく実装基板のＧＮＤ配線に逃がすことができるようになり、フロントエンド回路をより確実にシールドすることが可能になる。
【００２３】
本発明に基づくデジタル放送受信機用サブアセンブリは、上述のいずれかのチューナＩＣパッケージが実装基板に実装されてなるものであって、実装基板にチューナＩＣパッケージが実装された状態において、チューナＩＣチップに対面する実装基板の領域に導体パターンが設けられている。
【００２４】
このように構成することにより、チューナＩＣパッケージの上方から入射する妨害波やノイズ等をダイパッドにてシールドすることが可能になるのみならず、下方から入射する妨害波やノイズ等を実装基板に設けられた上記導体パターンにてシールドすることが可能になる。
【００２５】
上記本発明に基づくデジタル放送受信機用サブアセンブリにあっては、上記導体パターンが接地されていることが好ましい。
【００２６】
このように構成することにより、上記導体パターンにてシールドした妨害波やノイズ等を効率よくＧＮＤ配線に逃がすことができるようになるため、フロントエンド回路をより確実にシールドすることが可能になる。
【発明の効果】
【００２７】
本発明によれば、外部からの電磁的な影響を受けず、また外部の回路等に対して電磁的な影響を与えないチューナＩＣパッケージを実現することが可能になり、高性能で小型のチューナＩＣパッケージおよびそれを備えたデジタル放送受信機用サブアセンブリを提供することが可能になる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について、図を参照して説明する。
【００２９】
（実施の形態１）
図１は、本発明の実施の形態１におけるチューナＩＣパッケージが内蔵されたデジタル放送受信機の構成を示す機能ブロック図である。以下、この図を参照して、デジタル放送受信機の構成について説明する。
【００３０】
図１に示すように、衛星から送信された衛星放送電波４００は、アンテナ２００を介してデジタル放送受信機１００に入力される。アンテナ２００から入力された信号は、フロントエンド回路１に入力される。
【００３１】
フロントエンド回路１は、入力された複数のチャンネル信号のうち、所要のチャンネル信号を選択して受信し、当該チャンネル信号を直交復調してベースバンド信号に変換し、Ａ／Ｄコンバータ２へ出力する。すなわち、フロントエンド回路１は、入力された高周波信号（１ＧＨｚ〜３ＧＨｚ程度）をベースバンド信号（〜数十ＭＨｚ程度）に復調する回路である。
【００３２】
フロントエンド回路１から入力された所定周波数の電気信号は、Ａ／Ｄコンバータ２によってアナログ信号からデジタル信号へとＡ／Ｄ変換され、デジタル復調回路３によってデジタル復調される。デジタル復調されたデジタル信号は、ＦＥＣ回路４へと入力され、誤りの訂正が行なわれる。
【００３３】
ＦＥＣ回路４から出力されたデジタル信号は、複数の番組が多重化されているトランスポートストリームデータから希望する一の番組に選択するＴＳデコーダ５、ＭＰＥＧ圧縮された信号を伸張するＭＰＥＧデコーダ６、およびテレビモニタとのインターフェイスとしての映像／音声処理回路７を介して、テレビモニタ３００へと出力される。なお、上記各回路は、制御マイクロコンピュータ８によってその制御が行なわれる。
【００３４】
上述の機能ブロックのうち、フロントエンド回路１がチューナＩＣチップ１０に集積化され、Ａ／Ｄコンバータ２、デジタル復調回路３、およびＦＥＣ回路４がデジタル復調ＩＣチップ２０に集積化される。チューナＩＣチップ１０がパッケージ化されたものや、チューナＩＣチップ１０およびデジタル復調ＩＣチップ２０がパッケージ化されたものが、本明細書で言うところのチューナＩＣパッケージに相当する。
【００３５】
図２は、本発明の実施の形態１におけるチューナＩＣパッケージの構造を示す断面図である。以下、この図を参照して、本実施の形態におけるチューナＩＣパッケージの構造について説明する。
【００３６】
図２に示すように、本実施の形態におけるチューナＩＣパッケージは、チューナＩＣチップ１０、ダイパッド１１、信号入出力用リード端子１２、および封止樹脂１４を主に備えている。
【００３７】
ダイパッド１１は金属製の板状部材からなり、実装基板に面する第１の主面Ｓ１と、この第１の主面Ｓ１とは反対側に位置する第２の主面Ｓ２とを有している。チューナＩＣチップ１０は、上述のとおり、フロントエンド回路１が集積化された半導体チップであり、ダイパッド１１の第１の主面に実装されている。このダイパッド１１へのチューナＩＣチップ１０の実装は、たとえば接着剤による接着や半田等を用いたろう付けなどによって行なわれる。信号入出力用リード端子１２は、ダイパッド１１と電気的に分離されており、金属製のボンディングワイヤ１３によってチューナＩＣチップ１０と電気的に接続されている。
【００３８】
上記チューナＩＣチップ１０、ダイパッド１１、信号入出力用リード端子１２、およびボンディングワイヤ１３は、封止部材としての封止樹脂１４によって封止されており、信号入出力用リード端子１２の先端のみが封止樹脂１４から露出した状態に構成される。この封止樹脂としては、たとえばエポキシ樹脂等が利用される。なお、信号入出力用リード端子１２は、実装基板側に向かって折り曲げられている。
【００３９】
上記構成とすることにより、チューナＩＣパッケージの上方から入射する妨害波やノイズ等を、チューナＩＣチップ１０の上方に位置するダイパッド１１にてシールドすることが可能になる。また、チューナＩＣチップ１０に内蔵される発振回路から発振される電磁波のチューナＩＣパッケージ上方からの漏洩が防止されるようになる。このため、外部からの電磁的な影響を受けず、また外部の回路等に対して電磁的な影響を与えないチューナＩＣパッケージを構成することが可能になる。この結果、高性能のチューナ回路を構成することが可能になる。
【００４０】
（実施の形態２）
図３は、本発明の実施の形態２におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態１と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。
【００４１】
図３に示すように、本実施の形態におけるチューナＩＣパッケージにおいては、ダイパッド１１の第２の主面Ｓ２にデジタル復調ＩＣチップ２０が実装されている。このデジタル復調ＩＣチップ２０は、上述のとおり、Ａ／Ｄコンバータ２、デジタル復調回路３、およびＦＥＣ回路４が集積化された半導体チップである。ダイパッド１１へのデジタル復調ＩＣチップ２０の実装は、たとえば接着剤による接着や半田等を用いたろう付けなどによって行なわれる。また、デジタル復調ＩＣチップ２０は、信号入出力用リード端子１２にボンディングワイヤ１３によって電気的に接続されている。
【００４２】
上記構成とすることにより、上述の実施の形態１における効果に加え、デジタル復調回路３とフロントエンド回路１との間の妨害波やノイズ等の輻射による空間的な相互干渉をダイパッド１１でシールドすることができる。このため、性能を劣化させることなく、デジタル復調回路３とフロントエンド回路１をワンパッケージ化することが可能になる。
【００４３】
（実施の形態３）
図４は、本発明の実施の形態３におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態１または２と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。
【００４４】
図４に示すように、本実施の形態におけるチューナＩＣパッケージは、電気的に分離された第１ダイパッド１１ａおよび第２ダイパッド１１ｂを含んでいる。第１ダイパッド１１ａと第２ダイパッド１１ｂとは、本チューナＩＣパッケージが実装される実装基板の主面に対して平行な面内に配置されており、その間には封止樹脂１４が位置している。第１ダイパッド１１ａの第１の主面Ｓ１には、チューナＩＣチップ１０が実装されており、第２ダイパッド１１ｂの第２の主面Ｓ２には、デジタル復調ＩＣチップ２０が実装されている。
【００４５】
上記構成とすることにより、上述の実施の形態２における効果に加え、デジタル復調回路３とフロントエンド回路１との間でダイパッドを経由して伝達されるノイズによる相互干渉も抑制されるようになる。このため、性能劣化を抑制しつつデジタル復調回路３とフロントエンド回路１をワンパッケージ化することが可能になる。
【００４６】
（実施の形態４）
図５は、本発明の実施の形態４におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態３と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。
【００４７】
図５に示すように、本実施の形態におけるチューナＩＣパッケージは、電気的に分離された第１ダイパッド１１ａおよび第２ダイパッド１１ｂを含んでおり、このうち第２ダイパッド１１ｂは、第１ダイパッド１１ａよりも実装基板側にダウンセットした位置に配置されている。そしてダウンセットして配置された第２ダイパッド１１ｂの第１の主面Ｓ１は、封止樹脂１４から露出した状態となっている。第１ダイパッド１１ａの第１の主面Ｓ１には、チューナＩＣチップ１０が実装されており、第２ダイパッド１１ｂの第２の主面Ｓ２には、デジタル復調ＩＣチップ２０が実装されている。
【００４８】
上記構成とすることにより、上述の実施の形態３における効果に加え、封止樹脂１４から露出した第２ダイパッド１１ｂをヒートシンクとして利用することが可能になる。このため、発熱量の大きいデジタル復調回路３をより効率的に冷却することが可能になり、信頼性の向上が図られるようになる。
【００４９】
（実施の形態５）
図６は、本発明の実施の形態５におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態３と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。
【００５０】
図６に示すように、本実施の形態におけるチューナＩＣパッケージは、電気的に分離された第１ダイパッド１１ａおよび第２ダイパッド１１ｂを含んでいる。第１ダイパッド１１ａおよび第２ダイパッド１１ｂは、第１ダイパッド１１ａの第２の主面Ｓ２が第２ダイパッド１１ｂの第１の主面Ｓ１と対面するように配置されており、これら第１ダイパッド１１ａと第２ダイパッド１１ｂの間には、絶縁層１５が位置している。第１ダイパッド１１ａの第１の主面Ｓ１には、チューナＩＣチップ１０が実装されており、第２ダイパッド１１ｂの第２の主面Ｓ２には、デジタル復調ＩＣチップ２０が実装されている。
【００５１】
上記構成とすることにより、デジタル復調回路３とフロントエンド回路１との間の妨害波やノイズ等の輻射による空間的な相互干渉およびダイパッドを経由して伝達されるノイズによる相互干渉を抑制することが可能になるとともに、実装面積を大幅に小型化することができる。
【００５２】
（実施の形態６）
図７は、本発明の実施の形態６におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態１と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。
【００５３】
図７に示すように、本実施の形態におけるチューナＩＣパッケージにおいては、ダイパッド１１の第１の主面Ｓ１に実装されたチューナＩＣチップ１０の主面１０ａに、接着層１６を介してデジタル復調ＩＣチップ２０が実装されている。すなわち、チューナＩＣチップ１０は、ダイパッド１１とデジタル復調ＩＣチップ２０によって挟持されている。
【００５４】
上記構成とすることにより、チューナＩＣパッケージの上方から入射する妨害波やノイズ等をダイパッド１１にてシールドすることが可能になるのみならず、下方から入射する妨害波やノイズ等をデジタル復調ＩＣチップ２０にてシールドすることが可能になり、高性能のチューナＩＣを構成することが可能になる。
【００５５】
（実施の形態７）
図８は、本発明の実施の形態７におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態１と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。
【００５６】
図８に示すように、本実施の形態におけるチューナＩＣパッケージにおいては、信号入出力用リード端子１２に加え、接地用リード端子１１ｃが設けられている。接地用リード端子１１ｃは、ダイパッド１１から連続して延びるリード端子であり、本チューナＩＣパッケージが実装される実装基板のＧＮＤ配線に電気的に接続される端子である。
【００５７】
上記構成とすることにより、ダイパッド１１と実装基板のＧＮＤ配線とを電気的に接続することが可能になるため、ダイパッド１１と実装基板のＧＮＤ配線との間のインピーダンスを低下させることが可能になる。このため、ダイパッド１１にてシールドした妨害波やノイズ等を効率よく実装基板のＧＮＤ配線に逃がすことができるようになり、フロントエンド回路１をより確実にシールドすることが可能になる。
【００５８】
（実施の形態８）
図９は、本発明の実施の形態８におけるデジタル放送受信機用サブアセンブリの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態７と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。
【００５９】
図９に示すように、本実施の形態におけるデジタル放送受信機用サブアセンブリは、プリント配線基板等の実装基板１７と、この実装基板１７に実装されるチューナＩＣパッケージとを含むものである。ここで、本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態７において説明したチューナＩＣパッケージと同様のものである。
【００６０】
図９に示すように、本実施の形態における実装基板１７は、チューナＩＣパッケージが実装される実装面１７ａに、導体パターン１８ａ，１８ｂ，１９を有している。導体パターン１８ａは、チューナＩＣパッケージの信号入出力用リード端子１２と電気的に接続されるランド電極であり、導体パターン１８ａと信号入出力用リード端子１２とは、たとえば半田付けによって接続される。導体パターン１８ｂは、チューナＩＣパッケージの接地用リード端子１１ｃに接続されるランド電極であり、導体パターン１８ｂと接地用リード端子１１ｃとは、たとえば半田付けによって接続される。上記導体パターン１８ｂは、実装基板１７に設けられたＧＮＤ配線に接続されている。
【００６１】
導体パターン１９は、実装基板１７にチューナＩＣパッケージが実装された状態において、チューナＩＣチップ１０に対面する実装基板１７の領域に設けられたシールド用の導体パターンである。この導体パターン１９は、実装基板１７に設けられたＧＮＤ配線に接続されている。
【００６２】
上記構成とすることにより、チューナＩＣパッケージの上方から入射する妨害波やノイズ等をダイパッド１１にてシールドすることが可能になるのみならず、下方から入射する妨害波やノイズ等を実装基板１７に設けられた導体パターン１９にてシールドすることが可能になる。このため、本デジタル放送受信機用サブアセンブリを用いることにより、外部からの電磁的な影響を受けず、また外部の回路等に対して電磁的な影響を与えない高性能のチューナ回路が搭載されたデジタル放送受信機を製作することが可能になる。
【００６３】
以上において本発明に基づく実施の形態について説明を行なったが、上記実施の形態８に示す各構成は、上記実施の形態１ないし７に対して組合せて適用することも可能である。
【００６４】
このように、今回開示した上記各実施の形態はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態１におけるチューナＩＣパッケージが内蔵されたデジタル放送受信機の構成を示す機能ブロック図である。
【図２】本発明の実施の形態１におけるチューナＩＣパッケージの構造を示す断面図である。
【図３】本発明の実施の形態２におけるチューナＩＣパッケージの構造を示す断面図である。
【図４】本発明の実施の形態３におけるチューナＩＣパッケージの構造を示す断面図である。
【図５】本発明の実施の形態４におけるチューナＩＣパッケージの構造を示す断面図である。
【図６】本発明の実施の形態５におけるチューナＩＣパッケージの構造を示す断面図である。
【図７】本発明の実施の形態６におけるチューナＩＣパッケージの構造を示す断面図である。
【図８】本発明の実施の形態７におけるチューナＩＣパッケージの構造を示す断面図である。
【図９】本発明の実施の形態８におけるデジタル放送受信機用サブアセンブリの構造を示す断面図である。
【図１０】従来のチューナＩＣパッケージの構造を示す断面図である。
【符号の説明】
【００６６】
１  フロントエンド回路、２  Ａ／Ｄコンバータ、３  デジタル復調回路、４  ＦＥＣ回路、５  ＴＳデコーダ、６  ＭＰＥＧデコーダ、７  映像／音声処理回路、８  制御マイクロコンピュータ、１０  チューナＩＣチップ、１０ａ  主面、１１  ダイパッド、１１ａ  第１ダイパッド、１１ｂ  第２ダイパッド、１１ｃ  接地用リード端子、１２  信号入出力用リード端子、１３  ボンディングワイヤ、１４  封止樹脂、１５  絶縁層、１６  接着層、１７  実装基板、１７ａ  実装面、１８ａ，１８ｂ，１９  導体パターン、２０  デジタル復調ＩＣチップ、１００  デジタル放送受信機、２００  アンテナ、３００  テレビモニタ、４００  衛星放送電波、Ｓ１  第１の主面、Ｓ２  第２の主面。
【図１】
2005109894.tif 000003
【図２】
2005109894.tif 000004
【図３】
2005109894.tif 000005
【図４】
2005109894.tif 000006
【図５】
2005109894.tif 000007
【図６】
2005109894.tif 000008
【図７】
2005109894.tif 000009
【図８】
2005109894.tif 000010
【図９】
2005109894.tif 000011
【図１０】
2005109894.tif 000012