(57)【要約】  【課題】高集積半導体記憶装置の実現に不可欠な、十分な分極特性を有する強誘電体容量素子の製造方法を提供する。  【解決手段】本発明の強誘電体容量素子の製造方法は、基板(100)上にBi4-x+yAxTi3O12（但し、ＡはＬａ,Ｐｒ,Ｎｄ,Ｓｍ,Ｅｕ,Ｇｄ,Ｔｂ,Ｄｙ,Ｈｏ,Ｅｒ,Ｔｍ,Ｙｂ,Ｌｕ及びＶからなる群から選ばれた元素、０≦ｘ≦２及び０＜ｙ≦（４−ｘ）×０．１の範囲。）で示される強誘電体膜(109)の前駆体を含む有機金属材料を堆積する工程と、前記有機金属材料をオゾンを含んだ雰囲気中で乾燥させる工程と、前記誘電体膜(109)を酸化性ガス雰囲気中で加熱する第１の加熱工程と、上部電極(110)を形成する工程と、前記誘電体膜(109)を酸化性ガス雰囲気中で加熱する第２の加熱工程を含む。【選択図】  図１
2005209871.tif 000002
【特許請求の範囲】
【請求項１】
基板上にＢｉ4-x+yＡxＴｉ3Ｏ12（但し、ＡはＬａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ及びＶからなる群から選ばれた元素、０≦ｘ≦２及び０＜ｙ≦（４−ｘ）×０．１の範囲。）で示される強誘電体膜の前駆体を含む有機金属材料を堆積する工程と、
前記有機金属材料をオゾンを含んだ雰囲気中で乾燥させる工程と、
前記誘電体膜を酸化性ガス雰囲気中で加熱する第１の加熱工程と、
上部電極を形成する工程と、
前記誘電体膜を酸化性ガス雰囲気中で加熱する第２の加熱工程を含む容量絶縁膜の製造方法。
【請求項２】
前記オゾンの含有量が１０％以下の雰囲気で前記乾燥工程を行う請求項１に記載の容量素子の製造方法。
【請求項３】
前記乾燥工程を１．３×１０-1Ｐａ以上１．０×１０5Ｐａ以下の圧力範囲で行う請求項１に記載の容量素子の製造方法。
【請求項４】
前記乾燥工程を１５０℃以上４５０℃以下の温度範囲で行う請求項１に記載の容量素子の製造方法。
【請求項５】
前記第１の加熱工程は、前記第２の加熱工程より低い温度で加熱する請求項１に記載の容量素子の製造方法。
【請求項６】
前記第１の加熱工程を、４００℃以上６５０℃以下の温度範囲で行う請求項５に記載の容量素子の製造方法。
【請求項７】
前記第２の加熱工程を、６５０℃以上７５０℃以下の温度範囲で行う請求項５に記載の容量素子の製造方法。
【請求項８】
前記第１の加熱工程を、１．３×１０2Ｐａ以上１．０×１０5Ｐａ以下の圧力範囲で行う請求項５に記載の容量素子の製造方法。
【請求項９】
前記第１の加熱工程を、昇温レート１℃／秒から３０℃／秒の範囲で行う請求項５に記載の容量素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置およびその製造方法に関し、特に絶縁性金属酸化物を容量膜とした半導体記憶装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年デジタル技術の進展に伴い、大容量のデータを処理、保存する傾向が推進される中で電子機器が一段と高度化し、使用される半導体装置もその半導体素子の微細化が急速に進んできている。それに伴ってダイナミックランダムアクセスメモリの高集積化を実現するために、従来の珪素酸化物または窒化物の代わりに高誘電体を容量絶縁膜として用いる技術が広く研究開発されている。さらに従来にない低動作電圧かつ高速書き込み読み出し可能な不揮発性メモリの実用化を目指し、自発分極特性を有する強誘電体膜を用いた半導体記憶装置に関する研究開発が盛んに行われ、キロビットクラスの不揮発メモリが実用化されている。
【０００３】
現在、強誘電体不揮発メモリのさらなる高集積化の実現のため、容量素子の電極面積の小型化と強誘電体容量絶縁膜の薄膜による容量素子の微細化に関する研究開発が特に盛んに行われている（下記特許文献１）。
【特許文献１】特開２００２−２４６５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
これらの高集積強誘電体不揮発メモリを実現するための最重要課題は、微細な容量素子を特性劣化なく相補型金属酸化膜半導体(CMOS:Complementary Oxide Semiconductor)集積回路に集積化できる手法を開発することである。従来方法では、金属酸化物他結晶体である強誘電体を結晶するためには、一般に高い温度での焼結が必要であった。このように成膜した強誘電体容量絶縁膜の特性を評価すると、その特性は大きくばらつくことがあった。この特性バラツキ要因を調べると、強誘電体の組成が変動していることが分かった。これは成膜時の高温焼結において発生しており、特にＢｉ4-x+yＡxＴｉ3Ｏ12の一般式で表わされる強誘電体材料よりなり、前記一般式におけるＡは、Ｌａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ及びＶからなる群から選ばれた元素であり、前記一般式におけるｘ及びｙは、０≦ｘ≦２及び０＜ｙ≦（４−ｘ）×０．１を満たすことを特徴とする強誘電体膜では顕著に発生する。
【０００５】
本発明は、高集積半導体記憶装置の実現に不可欠な、十分な分極特性を有する強誘電体容量素子の製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の強誘電体容量素子の製造方法は、基板上にＢｉ4-x+yＡxＴｉ3Ｏ12（但し、ＡはＬａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ及びＶからなる群から選ばれた元素、０≦ｘ≦２及び０＜ｙ≦（４−ｘ）×０．１の範囲。）で示される強誘電体膜の前駆体を含む有機金属材料を堆積する工程と、
前記有機金属材料をオゾンを含んだ雰囲気中で乾燥させる工程と、
前記誘電体膜を酸化性ガス雰囲気中で加熱する第１の加熱工程と、
上部電極を形成する工程と、
前記誘電体膜を酸化性ガス雰囲気中で加熱する第２の加熱工程を含む。
【発明の効果】
【０００７】
本発明は、強誘電体成膜工程での高温焼結時の組成ずれを防ぐために、高温焼結化前の乾燥工程でオゾン処理をすることで強い金属―酸素結合ができ、強誘電体容量絶縁膜の残留分極値の向上とバラツキ低減が図れる。
【発明を実施するための最良の形態】
【０００８】
本発明方法は、特定の材料と特定の条件により、容量絶縁膜の製造方法を用いることにより、高温焼結化の組成ずれを低減可能であり、強誘電体容量絶縁膜の残留分極値の向上ならびにバラツキの低減が図れる。
【０００９】
オゾンの含有量は、１０％以下の雰囲気で前記乾燥工程を行うことが好ましい。特に、オゾン含有量を７％にするのが特に好ましい。図２に示すように、オゾン含有量を７％に分極量２０ｕＣ／ｃｍ2以上の優れた特性が実現できる。
【００１０】
乾燥工程は、１ｍＴｏｒｒから７６０Ｔｏｒｒの圧力範囲で行うことが好ましい。特に乾燥工程を７００Ｔｏｒｒの圧力で行うことで分極量２０ｕＣ／ｃｍ2以上の優れた特性が実現できる。また、図３に示すように、乾燥工程を１５０℃から４５０℃の温度範囲で行うことが好ましい。特に乾燥工程を２６０℃で行うことで分極量２０ｕＣ／ｃｍ2以上の優れた特性が実現できる。
【００１１】
第１の加熱工程は、第２の加熱工程より低い温度で加熱することが好ましい。
【００１２】
図４に示すように、第１の加熱工程を４００℃から６５０℃の温度範囲で行うことが好ましい。さらに、第２の加熱工程を、６５０℃から７５０℃の温度範囲で行うことが好ましい。特に図５に示すように、第１の乾燥工程を５５０℃、第２の乾燥工程を７００℃で行うことで分極量２０ｕＣ／ｃｍ2以上の優れた特性が実現できる。
【００１３】
第１の加熱工程を、１Ｔｏｒｒから７６０Ｔｏｒｒの圧力範囲で行うことが好ましい。図６に示すように、第１の加熱工程を圧力７００Ｔｏｒｒで行うことで分極量２０ｕＣ／ｃｍ2以上の優れた特性が実現できる。
【００１４】
第１の加熱工程を、昇温レート１℃／秒から３０℃／秒の範囲で行うことが好ましい。図７に示すように、特にレート１０℃／秒で昇温を行うことで分極量２０ｕＣ／ｃｍ2以上の優れた特性が実現できる。
【００１５】
このように本発明により、不揮発メモリとして十分な分極特性が発現する強誘電体容量絶縁膜を用いた微小容量素子が実現できる。
【００１６】
以下、本発明の一実施形態に係る強誘電体膜は、強誘電体キャパシタ、ＭＦＳ型トランジスタ、ＭＦＩＳ型トランジスタ又はＭＦＭＩＳ型トランジスタ等の半導体装置に広く用いられるが、本発明の一実施形態に係る強誘電体膜が用いられる半導体装置の一例について、図１を参照しながら説明する。
【００１７】
まず、図１に示すように、半導体基板１００の表面部に素子分離領域１０１を形成した後、半導体基板１００の上にゲート絶縁膜１０２を介してゲート電極１０３を形成する。次に、ゲート電極１０３をマスクとして低濃度の不純物をイオン注入した後、ゲート電極１０３の上面及び側面にゲート保護絶縁膜１０４を形成し、その後、ゲート電極１０３及びゲート保護絶縁膜１０４をマスクとして高濃度の不純物をイオン注入して、電界効果型トランジスタのソース領域又はドレイン領域となるＬＤＤ構造を有する不純物拡散層１０５を形成する。
【００１８】
次に、半導体基板１００の上に全面に亘って第１の保護絶縁膜１０６を堆積し、該第１の保護絶縁膜１０６にドライエッチングによりコンタクトホールを形成する。次に、ＣＶＤ法により第１の保護絶縁膜１０６の上に全面に亘って、タングステン又はポリシリコン膜からなる導電膜を堆積した後、該導電膜における第１の保護絶縁膜１０６の上に存在する部分をエッチバック又はＣＭＰ法により除去することにより、メモリセルを構成する電界効果型トランジスタのソース領域又はドレイン領域となる不純物拡散層１０５のうちの一方と接続するコンタクトプラグ１０７を形成する。
【００１９】
次に、スパッタリング法により、第１の保護絶縁膜１０６の上に全面に亘って、下から順次堆積されたチタン膜、窒化チタン膜、イリジウム、酸化イリジウム膜及び白金膜からなる積層膜を形成した後、該積層膜をドライエッチングによりパターニングすることにより、図１に示すように、コンタクトプラグ１０７と接続された容量素子の下部電極１０８を形成する。
【００２０】
次に、有機金属分解法（ＭＯＤ法）、有機金属化学的気相成膜法（ＭＯＣＶＤ法）又はスパッタリング法により、容量素子の下部電極１０８及び第１の保護絶縁膜１０６の上に全面に亘って、ビスマス層状ペロブスカイト構造を有するチタン酸ビスマスランタンからなり１００ｎｍ以下の膜厚を有する強誘電体膜（詳細は後述）を堆積した後、該強誘電体膜をパターニングすることにより、下部電極１０８の上に跨り且つ複数の下部電極１０８の外側に延びる容量絶縁膜１０９を形成する。
【００２１】
次に、容量絶縁膜１０９の上に全面に亘って、下から順次堆積された白金膜及びチタン膜からなる積層膜又は白金膜及び窒化チタン膜からなる積層膜を形成した後、該積層膜をドライエッチングによりパターニングすることにより、図１に示すように、容量素子の上部電極１１０を形成する。
【００２２】
以下に強誘電体容量絶縁膜を強誘電体Ｂｉ3.41Ｌａ0.75Ｔｉ3Ｏ12（ＢＬＴ）の場合の容量絶縁膜１０９のＭＯＣＶＤ法を用いた成膜方法について説明する。まず、Ｐｔ下部電極を形成したウェハに、ＢＬＴの０．１ｍｏｌ／ｌのＭＯＤ液をスピンコートする。塗布時の回転数は２０００ｒｐｍとする。続いて、スピンコートしたウェハを大気中で１６０℃、２分間乾燥させる。続いて、このウェハを２６０℃、４分間乾燥させる。このときの雰囲気はオゾンを７％酸素に混入したガスを用いる。そうすることで、本発明者は、強誘電体成膜工程での高温焼結時の組成ずれを防ぐために、高温焼結化前の乾燥工程でオゾン処理をすることで強い金属―酸素結合ができ、強誘電体容量絶縁膜の残留分極値の向上とバラツキ低減が図れることを見出した。続いて、第１の加熱工程を実施する。加熱は圧力７００Ｔｏｒｒの酸素雰囲気中で行い、加熱条件は、レート１０℃／秒で昇温し５５０℃で１分間保持する。上部電極形成後、第２の加熱工程を実施する。加熱は圧力７００Ｔｏｒｒの酸素雰囲気中で行い、加熱条件は、レート３０℃／秒で昇温し７００℃で１分間保持する。加熱工程を上部電極前後の２回に分け、かつ１回目の加熱工程の温度をＢＬＴが結晶成長せず表面モフォロジーが良好な６５０℃以下で行い、かつ２回目の加熱工程の温度をＢＬＴが結晶成長する６５０℃以上で行うことで、キャパシタ特性の優れたＢＬＴ膜を形成することが出来る。例えば、分極量２０μＣ／ｃｍ2、絶縁耐圧５０ＭＶ／ｍのキャパシタ特性が得られた。
【００２３】
なお、強誘電体容量絶縁膜を、Ｂｉ4-x+yＡxＴｉ3Ｏ12の一般式で表わされる強誘電体材料よりなり、前記一般式におけるＡは、Ｌａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ及びＶからなる群から選ばれた元素からなる強誘電体容量絶縁膜を用いても同様な効果が得られる。
【００２４】
上記発明により、高集積半導体記憶装置の実現に不可欠な立体キャパシタを実現するＢｉ4-x+yＡxＴｉ3Ｏ12の一般式で表わされる強誘電体材料の容量絶縁膜のＭＯＣＶＤ成膜法を実現できる。このように本発明により、不揮発メモリとして十分な分極特性が発現する強誘電体容量絶縁膜を用いた微小容量素子が実現できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施例に係る強誘電体膜を有する半導体装置の断面図である。
【図２】同、乾燥工程でのオゾン含有量と分極量の相関図である。
【図３】同、乾燥工程での乾燥温度と分極量の相関図である。
【図４】同、第１加熱工程の加熱温度と分極量の相関図である。
【図５】同、第２加熱工程の加熱温度と分極量の相関図である。
【図６】同、第１加熱工程の圧力と分極量の相関図である。
【図７】同、第１加熱工程の昇温レートと分極量の相関図である。
【符号の説明】
【００２６】
１００    半導体基板
１０１    素子分離領域
１０２    ゲート絶縁膜
１０３    ゲート電極
１０４    ゲート保護絶縁膜
１０５    不純物拡散層
１０６    第１の保護絶縁膜
１０７    コンタクトプラグ
１０８    容量素子の下部電極
１０９    容量絶縁膜
１１０    容量素子の上部電極
１１１  下部電極材料の結晶粒
１１２  容量絶縁膜の結晶粒
１１３  容量絶縁膜の結晶粒の大分極方向を示す矢印
【図１】
2005209871.tif 000003
【図２】
2005209871.tif 000004
【図３】
2005209871.tif 000005
【図４】
2005209871.tif 000006
【図５】
2005209871.tif 000007
【図６】
2005209871.tif 000008
【図７】
2005209871.tif 000009