(57)【要約】【課題】高い信頼性を特徴とし、殊に支持体の金属化が改善されている、薄膜技術および／またはフリップチップ技術による光電素子を提供すること。【解決手段】基板と、基板上にデポジットされた層システムを含む半導体基体を有する光電素子であって、半導体基体は、基板に対向する主面を以て、はんだ接続部によって支持体上に固定されており、支持体は、半導体基体の方を向いている面に金属化部を有している形式のものにおいて、金属化部は銀を有していないことを特徴とする光電素子。【選択図】図１
2005109506.tif 000002
【特許請求の範囲】
【請求項１】
基板（２）と、当該基板（２）上にデポジットされた層システム（３）を含む半導体基体（１）を有する光電素子であって、
前記半導体基体（１）は、前記基板（２）に対向する主面を以て、はんだ接続部（７）によって支持体（４）上に固定されており、
当該支持体（４）は、前記半導体基体（１）の方を向いている面上に金属化部（５）を有している形式のものにおいて、
前記金属化部（５）は銀を有していない、
ことを特徴とする光電素子。
【請求項２】
薄膜半導体基体（８）を有する光電素子であって、
当該薄膜半導体基体は、はんだ接続部（７）によって支持体（４）上に固定されており、
当該支持体（４）は、前記半導体基体（８）の方を向いている面上に金属化部（５）を有している形式のものにおいて、
前記金属化部（５）は銀を有していない、
ことを特徴とする光電素子。
【請求項３】
前記金属化部（５）は、ＮｉまたはＮｉＡｕまたはＮｉＰＡｕまたはＮｉＰまたはＴｉＰｔを含む、請求項１または２記載の光電素子。
【請求項４】
前記金属化部（５）の厚さは、０. ２μｍ〜１０μｍである、請求項１または２記載の光電素子。
【請求項５】
金層（６）が金属化部（５）上に設けられている、請求項１または２記載の光電素子。
【請求項６】
前記金層（６）の厚さは、０. ０５μｍ〜１μｍである、請求項５記載の光電素子。
【請求項７】
前記金層（６）は電気メッキされている、請求項５または６記載の光電素子。
【請求項８】
前記支持体（４）は導体フレームである、請求項１または２記載の光電素子。
【請求項９】
前記導体フレームは、チップハウジングによって変形されている、請求項８記載の光電素子。
【請求項１０】
前記支持体（４）はサブマウント、殊に半導体ウェハである、請求項１または２記載の光電素子。
【請求項１１】
前記支持体（４）はプリント回路板（ＰＣＢ）である、請求項１または２記載の光電素子。
【請求項１２】
前記光電素子はビーム放射性光電素子である、請求項１または２記載の光電素子。
【請求項１３】
前記ビーム放射性光電素子は、ビーム放射性のアクティブゾーンを有しており、
当該アクティブゾーンは窒化物化合物半導体材料を含む、請求項１２記載の光電素子。
【請求項１４】
前記光電素子の動作電圧は２Ｖまたは２Ｖを上回る、請求項１または２記載の光電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本特許出願は、ドイツ連邦共和国特許出願第１０３４５４１５. ２−１１号および第１０３４７７３７. ３−３３号の優先権を主張する。これらの特許出願の開示内容は参照によって本願発明に組み込まれている。
【０００２】
本発明は、基板と、基板上にデポジットされた層システムを含む半導体基体を有する光電素子であって、半導体基体は、基板に対向する主面を以て、はんだ接続部によって支持体上に固定されており、支持体は、半導体基体の方を向いている面上に金属化部を有している形式の光電素子に関する。また本発明は、薄膜半導体基体を有する光電素子であって、薄膜半導体基体ははんだ接続部によって支持体上に固定されており、支持体は、半導体基体の方を向いている面上に金属化部を有している形式の光電素子に関する。
【背景技術】
【０００３】
薄膜技術で光電素子を製造する場合、まずは半導体層システムが成長基板上で成長する。引き続き新たな支持体上に載置され、成長基板が離される。残った半導体層システムは、本発明では薄膜半導体基体のことである。この薄膜技術は一方では、成長基板、殊に比較的高価な、窒化物化合物半導体の製造に適している成長基板を再使用することができるという利点を有している。この方法はさらに次のような利点を有している。すなわち、元来の基板を剥離することによって、元来の基板の欠点、例えば電気的な伝導性が僅かであること、および光電素子によって生成された、または検出されるビームが多く吸収されてしまうことが回避される。元来の基板を分離することによって発光ダイオードの効率、殊に発光ダイオードの輝度が上昇する。この種の発光ダイオードは例えばＷＯ０２／０８４７４９号から公知であり、この文献の開示内容は参照によって本願発明に組み込まれている。
【０００４】
高い効果を有する発光ダイオードを製造する別の技術は、いわゆるフリップチップ技術である。この種の素子は例えばＷＯ０１／４７０３９Ａ１号に開示されている。この文献には、半導体層の成長基板に対向している面を以て支持体上に固定されているビーム放射性半導体チップが記載されている。
【０００５】
半導体基体がはんだ接続によって支持体基体（ここでこの支持体基体は例えば導体フレーム（リードフレーム）またはサブマウント（例えば半導体ウェハ）である）上に固定される形式の、薄膜技術またはフリップチップ技術における光電素子では、はんだ接続部を製造するための適切な金属化層が表面に設けられている支持体基体がしばしば使用される。
【０００６】
支持体としては例えば、銀の金属化が施されている、基本材料が銅である導体フレームが使用される。この種の素子ではパワー動作において、機能層が短絡する危険が高いことがわかっている。さらに、はんだ接続部が機械的に不安定になる危険がある。
【特許文献１】ドイツ連邦共和国特許出願第１０３４５４１５. ２−１１号
【特許文献２】ドイツ連邦共和国特許出願第１０３４７７３７. ３−３３号
【特許文献３】国際公開第０２／０８４７４９号
【特許文献４】国際公開第０１／４７０３９Ａ１号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、高い信頼性を特徴とし、殊に支持体の金属化が改善されている、薄膜技術および／またはフリップチップ技術による光電素子を提供することである。
【課題を解決するための手段】
【０００８】
上述の課題は、基板と、基板上にデポジットされた層システムを含む半導体基体を有する光電素子であって、半導体基体は、基板に対向する主面を以て、はんだ接続部によって支持体上に固定されており、支持体は、半導体基体の方を向いている面上に金属化部を有している形式のものにおいて、金属化部は銀を有していないことを特徴とする光電素子によって解決される。また上述の課題は、薄膜半導体基体を有する光電素子であって、薄膜半導体基体ははんだ接続部によって支持体上に固定されており、支持体は、半導体基体の方を向いている面上に金属化部を有している形式のものにおいて、金属化部は銀を有していないことを特徴とする光電素子によって解決される。
【発明を実施するための最良の形態】
【０００９】
基板と、基板上にデポジットされた半導体層システムとを含む半導体基体を有する光電素子では、半導体基体は、基板に対向している主面を以てはんだ接続によって支持体上に固定される。ないし、はんだ接続によって支持体上に固定された薄膜半導体基体を有する光電素子で支持体は、半導体基体の方を向いている面に金属化部を有している。この金属化部は本発明では銀を含まない。
【００１０】
導体フレームに銀が積層される場合には、フリップチップ技術で取り付けられた構成素子または薄膜技術による構成素子に対する使用時に、次のような危険が生じる。すなわち、銀層が、半導体基体の機能的な半導体層へ空間的に近づくことによって、高い電界にさらされてしまうという危険である。これは銀移行（Silbermigration）を引き起こしてしまう。銀移行によって光電素子の短絡が生じ得る。さらに、銀移行が悪影響を及ぼし、はんだ層内に銀が豊富に含まれている相が生じてしまう。この相は機械的に不安定であるので、接触の中断を引き起こす恐れがある。
【００１１】
銀を含まない金属化によって、銀移行によって生じ得る上述の問題が有利には回避される。本発明では、次のような金属化部も銀を含まないとみなされる。すなわち、汚染が原因で僅かな、銀移行の問題に関しては実際に重要ではない銀が検出される金属化部も含まれる。許容される最大の銀成分は例えば、寿命テストによって、殊に高湿での作動または電流サイクルテストによって証明される。
【００１２】
金属化部は、有利にはＮｉまたはＮｉＡｕまたはＮｉＰＡｕまたはＮｉＰまたはＴｉＰＴを含む。金属化部の厚さは有利には０. ２μｍ〜１０μｍであり、殊に有利には２μｍ〜４μｍである。銀を含有していないことの他に上述の材料は、半導体基体へのはんだ接続部の製造または、光電素子を外部へコンタクト接続させるためのワイヤボンドの取り付けに関する良好な加工性を特徴とする。
【００１３】
殊に、金属化部の酸化を回避するために有利には金層が金属化部上に設けられる。金層の厚さは有利には０. ０５μｍ〜１μｍであり、特に有利には０. １５μｍ〜０. ３０μｍである。金層が例えば電気メッキされており、ここで有利には、はんだ接続部を製造するために設けられた支持体の領域にのみ、金属化部および金層を設け、コストが節約される。
【００１４】
支持体は例えば導体フレームである。導体フレームは例えばチップハウジングによって変形される。チップハウジングは有利にはプラスチックから成り、例えば射出成形によって製造される。
【００１５】
光電素子の適切な別の支持体は例えばサブマウント、殊に半導体ウェハまたはＰＣＢ（プリント回路板）である。
【００１６】
光電素子は殊に、ビーム放射性素子、例えば発光ダイオードまたはレーザダイオードである。特に有利には本発明は、窒化物化合物半導体に基づくビーム放射性素子に対する。ここで窒化物化合物半導体は、第３および／または第５の主族の元素の窒化物化合物、殊にＧａＮまたはＡｌＧａＮまたはＩｎＧａＮまたはＡｌＩｎＧａＮまたはＡＩＮまたはＩｎＮである。別の半導体材料に基づくビーム放射性素子に比べて高い、２Ｖまたは２Ｖより高い動作電圧によって、ここでは銀移行の危険性が特に高い。
【００１７】
本発明を以下で、２つの実施例に基づき、図１および図２に関連してより詳細に説明する。
【００１８】
これらの図面において、同一または同じ作用を有する要素には同じ参照番号が付与されている。
【実施例】
【００１９】
図１に示された光電素子は、基板２と、この基板上にデポジットされた層システム３を含む半導体チップ１を有している。基板２は例えばＳｉＣ基板またはサファイア基板である。層システム３は、殊に基板２上にエピタキシャル成長によってデポジットされた半導体層システムであり、これは例えばビームを放射するアクティブ層を含む。殊にここでこれは、ＩＩＩ−Ｖ化合物半導体材料、特に有利には窒化物化合物半導体を含むビーム放射層のことである。
【００２０】
はんだ接続部７によって、半導体チップ１は支持体４上に固定される。支持体４は例えば導体フレーム、すなわちサブマウントまたはプリント回路板である。はんだ接続しやすさを保証するために、支持体４には例えば金属化層５が設けられている。この金属化層は、本発明と相応に、銀を含んでいない。特に適切な金属化部は例えばＮｉまたはＮｉＡｕまたはＮｉＰＡｕまたはＮｉＰまたはＴｉＰＴである。この種の金属化部５は銀移行の問題、すなわち一方では光電素子の半導体層３の短絡、他方でははんだ接続部７の機械的な不安定性を、銀が豊富に含まれた相をはんだ付け接続部７内に構成することによって回避する。
【００２１】
はんだ接続部７は、複数の層から成るコンタクト層システムによって構成される。このコンタクト層システムははんだ層を有する。このはんだ層は例えば、殊に共晶関係にある軟はんだを含む。有利にははんだ層は、はんだ接続部を製造する前に半導体基体１上に載置される。しかし同じように、はんだ層を構造化された形態で支持体上に積層することが可能である。
【００２２】
はんだ接続部７のコンタクト層システムは、有利な実施形態では、さらなる層を有している。例えば半導体層３の方を向いている反応層、反応層をはんだ層から分けるためのバリヤ層、および／または例えばはんだ層の接着またはぬれを改善するための層である。
【００２３】
支持体４の金属化部５は、有利には０. ２μｍ〜１０μｍの厚さを有している。有利には金属化部には金層が設けられている。この金層の厚さは、０. ０５μｍ〜１μｍである。金層６は例えば金属化部上に電気メッキされている。金層６によって、金属化部５の酸化が阻止される。
【００２４】
金属化部５および／または金層６は、例えば完全に平らに支持体上に積層されている。択一的に金属化部５および／または金層６の被着は、はんだ接続部を製造するために設けられた支持体４の部分領域上にのみ被着される。金属化部５を支持体４上に構造化して被着されることによって、相互に絶縁された電気的な接続領域が製造される。従って半導体チップ１は例えば、ｎコンタクトによっても、ｐコンタクトによってもそれぞれ直接的なはんだ接続によって支持体４と接続される。
【００２５】
図２に示された本発明の実施例は、半導体基体１が基板を有していないという点で図１に示された実施例と異なっている。ここでは半導体層システム３から成る薄膜半導体基体８のみが構成されている。この薄膜半導体基体８は例えば次のことによって製造される。すなわち、元来存在している成長基板が、半導体基体８と支持からだ４とのはんだ接続部の製造後に、支持体４と離されることによって製造される。殊に、これは次のような半導体基体８である。すなわち、例えば（ＩｎＧａＡｌＮ）等の窒化物化合物半導体から成る半導体層システム３を含む半導体基体である。これはシリコンカーバイドまたはサファイアから成る成長基板上に製造されており、成長基板は引き続きレーザリフトオフ方法によって剥離されている。その他は、殊に金属化部５の構成に関して、図２に記載された実施例は、図１に記載された第１の実施例に相応する。
【００２６】
本発明は、実施例に基づく説明によって制限されない。むしろ本発明は、それぞれ新たな特徴並びに特徴の各組合せを含む。これは殊に、これらの特徴またはこれらの組合せ自身が、特許請求の範囲または実施例内に明確に示されていない場合でも、特許請求の範囲に記載された特徴部分の構成のそれぞれの組合せを含む。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施例の概略的な断面図である。
【００２８】
【図２】本発明の第２の実施例の概略的な断面図である。
【符号の説明】
【００２９】
１  半導体チップ（半導体基体）
２  基板
３  層システム
４  支持体
５  金属化部
６  金層
７  はんだ接続部
８  薄膜半導体基体
【図１】
2005109506.tif 000003
【図２】
2005109506.tif 000004