(57)【要約】【課題】  高価な設備を特別に導入する必要がなく、かつ生産効率を向上させることにより、製造コストの低減を図ることができる、ＣＳＰ構造をウェハレベルで形成する半導体装置の製造方法を提供する。【解決手段】  表面に、電極２０と、金属含有樹脂又はシロキサン系樹脂よりなる絶縁膜１８とが露出する構造を有する半導体ウェハ１０を用意し、無電解めっきにより、絶縁膜１８及び電極２０上にシード層２２を形成し、続いて、シード層２２をめっき給電層に利用した電解めっきにより、金属膜パターン２３を形成し、さらに、金属膜パターン２３をマスクにしてシード層２２をエッチングすることにより、電極２０に接続される配線パターン２６を絶縁膜１８上に形成する。【選択図】  図７
2005109427.tif 000002
【特許請求の範囲】
【請求項１】
表面に、電極と、金属含有樹脂又はシロキサン系樹脂よりなる絶縁膜とが露出する構造を有する半導体基板を用意する工程と、
無電解めっきにより、前記絶縁膜及び前記電極上にシード層を形成する工程と、
前記シード層をめっき給電層に利用した電解めっきにより、金属膜パターンを形成する工程と、
前記金属膜パターンをマスクにして前記シード層をエッチングすることにより、前記電極に接続される配線パターンを前記絶縁膜上に形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板を用意する工程は、
表面に、電極パッドとパシベーション膜とが露出する構造を有する半導体基板を用意する工程と、
前記電極パッド上に開口部が設けられた前記金属含有樹脂又はシロキサン系樹脂よりなる絶縁膜を前記パシベーション膜上に形成する工程とを含み、
前記半導体基板の表面に露出する前記電極は、前記電極パッドであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体基板を用意する工程は、
表面に、電極パッドとパシベーション膜とが露出する構造を有する半導体基板を用意する工程と、
前記電極パッド上に開口部が設けられた前記金属含有樹脂又はシロキサン系樹脂よりなる絶縁膜を前記パシベーション膜上に形成する工程と、
前記絶縁膜の開口部に前記電極パッドに接続される接続電極を形成する工程とを含み、
前記電極は、前記電極パッドと前記接続電極とにより構成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記金属膜パターンを形成する工程の後であって、前記配線パターンを得る工程の前に、
前記金属膜パターンの所定部上にビアポストを形成する工程と、
前記配線パターンを形成する工程の後に、
前記半導体基板の前記ビアポストが形成された上面側に樹脂フィルムを貼着することにより、前記半導体基板の上面を樹脂封止する工程と、
前記ビアポストに接続されるバンプを形成する工程とをさらに有することを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記半導体基板を用意する工程は、
電極パッドと、パシベーション膜とが露出する構造を有する半導体基板を用意する工程と、
前記電極パッド上に開口部が設けられた第１絶縁膜を形成する工程と、
前記第１絶縁膜の開口部に前記電極パッドに接続される接続電極を形成する工程と、
前記接続電極上に開口部が設けられ、前記金属含有樹脂又はシロキサン系樹脂よりなる前記絶縁膜を、第２絶縁膜として前記第１絶縁膜上に形成する工程とを含み、
前記電極は、前記電極パッドと前記接続電極とにより構成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記配線パターンを形成する工程の後に、
前記配線パターン上の所定部に開口部が設けられた状態で前記配線パターンを被覆する第３絶縁膜を形成する工程と、
前記第３絶縁膜の開口部を介して前記配線パターンに接続されるバンプを形成する工程をさらに有することを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
表面に、電極と、第１絶縁膜とが露出する構造を有する半導体基板を用意する工程と、
前記電極及び第１絶縁膜上に、金属含有樹脂又はシロキサン系樹脂よりなる第２絶縁膜を形成する工程と、
前記第２絶縁膜をパターニングすることにより、前記電極上の前記第２絶縁膜の一部に開口部を形成すると共に、配線パターンが形成される部分に前記第２絶縁膜のパターンを残す工程と、
無電解めっきにより、前記第２絶縁膜のパターン上及び前記開口部内に金属膜パターンを選択的に形成して、前記電極に接続される前記配線パターンを得る工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
前記電極は電極パッド及び接続電極から構成され、前記電極パッドは前記接続電極を介して前記配線パターンに接続されることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記配線パターンを得る工程の後に、
前記配線パターン上の所定部に開口部が設けられた状態で前記配線パターンを被覆する第３絶縁膜を形成する工程と、
前記第３絶縁膜の開口部を介して前記配線パターンに接続されるバンプを形成する工程とをさらに有することを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記金属含有樹脂は、パラジウムを含有するエポキシ樹脂であることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記電極はアルミニウム又はアルミニウム合金からなり、前記シード層はニッケル−ボロンからなることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１２】
前記電極はアルミニウム又はアルミニウム合金からなり、前記配線パターンはニッケル−ボロンからなることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１３】
前記電極パッドはアルミニウム又はアルミニウム合金からなり、前記接続電極はニッケル−リン層又はニッケル−リン層上に金層が形成されたものであり、前記シード層はニッケル−リン、ニッケル−ボロン又は銅からなり、前記金属膜パターンは銅からなることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項１４】
前記電極パッドはアルミニウム又はアルミニウム合金からなり、前記接続電極はニッケル−リン層又はニッケル−リン層上に金層が形成されたものであり、前記配線パターンは銅又はニッケル−ボロンからなることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１５】
前記バンプを形成する工程の前又は後に、前記半導体基板をダイシングして個片化された半導体チップを得る工程をさらに有することを特徴とする請求項４、６又は９に記載の半導体装置の製造方法。
【請求項１６】
半導体基板と、
前記半導体基板上に形成された電極と、
前記電極上に開口部を有して、前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成され、前記電極に接続する配線パターンとを有し、
前記絶縁膜が、金属含有樹脂又はシロキサン系樹脂からなることを特徴とする半導体装置。
【請求項１７】
前記配線パターンは、ニッケル−リン、ニッケル−ボロン又は銅よりなることを特徴とする請求項１６に記載の半導体装置。
【請求項１８】
半導体基板と、
前記半導体基板上に形成された電極と、
前記半導体基板上の、前記電極以外の部分に形成された第１絶縁膜と、
前記電極上の一部に開口部を備えると共に、配線パターンに対応するパターンで前記第１絶縁膜上にパターン化されて形成された第２絶縁膜と、
前記開口部内及び前記第２絶縁膜上に形成され、前記電極に電気的に接続された前記配線パターンとを有することを特徴とする半導体装置。
【請求項１９】
前記配線パターン上の所定部に開口部が設けられた状態で前記配線パターン及び前記第１絶縁膜を被覆する第３絶縁膜と、
前記第３絶縁膜の開口部を介して前記配線パターンに接続されたバンプとをさらに有することを特徴とする請求項１８に記載の半導体装置。
【請求項２０】
前記第２絶縁膜は金属含有樹脂又はシロキサン系樹脂よりなり、前記配線パターンは無電解めっきにより第２絶縁膜上に選択的に形成されたものであることを特徴とする請求項１８に記載の半導体装置。
【請求項２１】
前記電極は、下から順に、電極パッド及び接続電極により構成され、前記電極パッドは前記接続電極を介して前記配線パターンに接続されていることを特徴とする請求項１６乃至２０のいずれか一項に記載の半導体装置。
【請求項２２】
前記電極パッドはアルミニウム又はアルミニウム合金からなり、前記配線パターンはニッケル−ボロンからなることを特徴とする請求項１８に記載の半導体装置。
【請求項２３】
前記電極パッドはアルミニウム又はアルミニウム合金からなり、前記接続電極はニッケル−リン層又はニッケル−リン層上に金層が形成されたものであり、前記配線パターンは銅又はニッケル−ボロンからなることを特徴とする請求項２１に記載の半導体装置。
【請求項２４】
前記第１絶縁膜の下にはパシベーション膜が設けられていることを特徴とする請求項１８に記載の半導体装置。
【請求項２５】
前記半導体基板は、半導体ウェハ、又は該半導体ウェハがダイシングされて個片化された半導体チップであることを特徴とする請求項１６乃至２４のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に係り、さらに詳しくは、ＣＳＰ（チップサイズパッケージ）の製造プロセスをウェハ上で行うようにしたウェハレベルパッケージなどに適用できる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、マルチメディア機器を実現するためのキーテクノロジーであるＬＳＩ技術はデータ伝送の高速化、大容量化に向かって着実に開発が進んでいる。これに伴って、ＬＳＩと電子機器とのインターフェイスとなる実装技術の高密度化が進められている。
【０００３】
そのような要求に応じるＩＣパッケ−ジとして、チップサイズと略同等の大きさにパッケ−ジされたＣＳＰ（チップサイズパッケ−ジ）がある。さらには、ウェハ段階でＣＳＰ構造に係る成膜や加工などを行い、その後にダイシングして個別のＣＳＰを得るようにしたウェハレベルＣＳＰが知られている。
【０００４】
図１〜図３は従来技術に係るウェハレベルＣＳＰ構造を有する半導体装置の製造方法を示す断面図である。図１（ａ）に示すように、半導体ウェハ１００には所定の素子及び多層配線（不図示）が形成されており、多層配線に係る層間絶縁膜１０２に電極パッド１０４が埋め込まれ、この層間絶縁膜１０２上には電極パッド１０４が露出するようにしてパシベーション膜１０６及び保護樹脂膜１０８が形成されている。
【０００５】
まず、このような構造を有する半導体ウェハ１００を用意し、図１（ｂ）に示すように、保護樹脂膜１０８及び電極パッド１０４上にスパッタ法によりＣｕなどからなるシード層１１０を形成する。次いで、図１（ｃ）に示すように、所要の配線パターンに対応する開口部１１２ｘが設けられたレジスト膜１１２をシード層１１０上に形成する。続いて、シード層１１０をめっき給電層に利用した電解めっきによりレジスト膜１１２の開口部１１２ｘに金属膜パターン１１４を形成する。その後に、図２（ａ）に示すように、レジスト膜１１２を除去してシード層１１０を露出させる。
【０００６】
続いて、図２（ｂ）に示すように、ビアポストを形成するための開口部１１６ｘが設けられたレジスト膜１１６を半導体ウェハ１００の上面に形成した後に、電解めっきによりレジスト膜１１６の開口部１１６ｘにビアポスト１１８を形成する。
【０００７】
次いで、図２（ｃ）に示すように、レジスト膜１１６を除去した後に、配線パターン１１４をマスクにしてシード層１１０をエッチングする。これにより、シード層１１０と金属膜パターン１１４とにより構成される配線パターン１１５を得る。
【０００８】
さらに、図３（ａ）に示すように、半導体ウェハ１００をモールド金型１２０にセットし、半導体ウェハ１００の中央部にトランファモールド樹脂を配置した後に、金型をクランプしながら樹脂を半導体ウェハ１００上全体に溶融充填する。その後に、モールド金型を半導体ウェハ１００から取り外す。これにより、ビアポスト１１８の上面が露出した状態で、ビアポスト１１８の横方向の領域にモールド樹脂１２２が形成される。その後に、図３（ｂ）に示すように、ビアポスト１２２の上面にはんだボールを搭載するなどしてバンプ１２４を形成する。
【０００９】
上記した製造方法に類似した技術は、例えば、特許文献１及び２に記載されている。
【特許文献１】特開２０００−２１６１１１号公報
【特許文献２】特許第３３５６９２１号公報
【特許文献３】特開平９−８２８５０号公報
【特許文献４】特開平６−９００８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来技術では、シード層１１０はスパッタ法により形成されることから、ウェハレベルＣＳＰを一般的な実装ラインで製造する場合、高価なスパッタ装置を特別に導入する必要があるので、設備投資が膨大になり、製造コストの上昇を招くという問題がある。しかも、半導体ウェハの口径が大きくなると、スパッタ装置を改造したり、設備を新規に導入したりする必要がある。このため、シード層１１０を低コストで形成できる技術が要求されている。
【００１１】
また、従来技術におけるモールド樹脂１２２を形成する工程では、半導体ウェハ１００を１枚ずつモールド金型にセットし、トランファモールド樹脂を溶融充填するので、特別な金型を導入する必要があると共に、生産効率が悪く、製造コストの上昇を招く一因となる。
【００１２】
なお、特許文献３には、半導体ウェハがダイシングされて個片化された半導体チップの外部接続用端子上に樹脂シートを配置し、金型によりプレスすることにより半導体チップの表面をパッケーシする方法が記載されているが、ビアポストを備えた半導体ウェハ上に封止樹脂膜を生産効率よく形成することに関しては何ら考慮されていない。
【００１３】
本発明は以上の課題を鑑みて創作されたものであり、ＣＳＰ構造をウェハ（又はチップ）状態で形成する半導体装置の製造方法において、高価な設備を特別に導入する必要がなく、かつ生産効率を向上させることにより、製造コストの低減を図ることができる半導体装置の製造方法及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明は半導体装置の製造方法に係り、表面に、電極と、金属含有樹脂又はシロキサン系樹脂よりなる絶縁膜とが露出する構造を有する半導体基板を用意する工程と、無電解めっきにより、前記絶縁膜及び前記電極上にシード層を形成する工程と、前記シード層をめっき給電層に利用した電解めっきにより、金属膜パターンを形成する工程と、前記金属膜パターンをマスクにして前記シード層をエッチングすることにより、前記電極に接続される配線パターンを前記絶縁膜上に形成する工程とを有することを特徴とする。
【００１５】
本発明では、まず、表面に、電極と、金属含有樹脂又はシロキサン系樹脂よりなる絶縁膜とが露出する構造を有する半導体基板を用意する。金属含有樹脂としては、好適には、パラジウムを含有するエポキシ系樹脂が使用される。
【００１６】
この工程の一つの好ましい態様では、表面に、電極パッドとパシベーション膜とが露出する構造を有する半導体基板を用意し、該電極パッド上に開口部が設けられた金属含有樹脂又はシロキサン系樹脂よりなる絶縁膜を前記パシベーション膜上に形成する。
【００１７】
さらに、上記した絶縁膜の開口部に電極パッドに接続される接続電極を形成してもよい。
【００１８】
あるいは、電極パッドとパシベーション膜とが露出する構造を有する半導体基板を用意し、電極パッド上に開口部が設けられた第１絶縁膜を形成し、第１絶縁膜の開口部に電極パッドに接続される接続電極を形成し、接続電極上に開口部が設けられ、金属含有樹脂又はシロキサン系樹脂よりなる絶縁膜を、第２絶縁膜として第１絶縁膜上に形成するようにしてもよい。
【００１９】
次いで、無電解めっきにより、絶縁膜及び電極上にシード層を形成した後に、シード層をめっき給電層に利用した電解めっきにより金属膜パターンを形成する。その後に、金属膜パターンをマスクにしてシード層をエッチングすることにより、電極に接続される配線パターンを形成する。
【００２０】
本発明では、半導体基板の電極を再配置するための配線工程において、絶縁膜の材料として、金属含有樹脂（パラジウム含有エポキシ系樹脂膜など）、又はシロキサン系樹脂を使用することにより、電解めっきのめっき給電層として利用されるシード層（ニッケルーリン、ニッケル−ボロン又は銅など）を無電解めっきにより信頼性よく形成することができる。
【００２１】
このため、従来技術と違って、高価なスパッタ装置を特別に導入する必要がなく、一般的な実装ラインで膨大な設備投資を行うことなく極めて低コストでシード層を形成できるようになる。これにより、ウェハレベルパッケージ構造を有する半導体装置の製造コストを大幅に低減することができる。本発明では、半導体基板として、半導体ウェハや個片化された半導体チップを使用することができる。
【００２２】
なお、特許文献４には、ビルドアップ配線板の配線を無電解めっきにより形成する際に、絶縁層との密着強度を改善するために、絶縁層としてめっき触媒作用を有する金属を分散したフォトレジストを使用することが記載されている。しかしながら、特許文献４では、ＣＳＰ構造を形成する半導体装置の製造方法において、電解めっきを行うためのシード層を低コストで信頼性よく形成することについては考慮されておらず、本発明の構成を示唆するものではない。
【００２３】
また、本発明の一つの好適な態様では、前記金属膜パターンを形成する工程の後であって、前記配線パターンを得る工程の前に、前記金属膜パターンの所定部上にビアポストを形成する工程と、前記配線パターンを得る工程の後に、前記半導体ウェハの上面に樹脂フィルムを貼着することにより、前記半導体ウェハの表面を樹脂封止する工程と、前記ビアポストに接続されるバンプを形成する工程とをさらに有する。
【００２４】
本発明では、ビアポストを形成した後に、樹脂フィルムを貼着して半導体ウェハの表面を樹脂封止するようにしている。このため、複数の半導体ウェハを同時に処理できるようになるので、従来のモールド金型を使用して１枚ずつ処理する方法より生産効率を大幅に向上させることができ、製造コストの低減を図ることができる。
【００２５】
また、上記した課題を解決するため、本発明は半導体装置の製造方法に係り、表面に、電極と、第１絶縁膜とが露出する構造を有する半導体基板を用意する工程と、前記電極及び第１絶縁膜上に、金属含有樹脂又はシロキサン系樹脂よりなる第２絶縁膜を形成する工程と、前記第２絶縁膜をパターニングすることにより、前記電極上の前記第２絶縁膜の一部に開口部を形成すると共に、配線パターンが形成される部分に前記第２絶縁膜のパターンを残す工程と、無電解めっきにより、前記第２絶縁膜のパターン上及び前記開口部内に金属膜パターンを選択的に形成して、前記電極に接続される前記配線パターンを得る工程とを有することを特徴とする。
【００２６】
本発明では、金属含有樹脂又はシロキサン系樹脂よりなる第２絶縁膜が、電極上に開口部が設けられた状態で、配線パターンに対応する形状で第１絶縁膜上にパターニングされる。そして、第２絶縁膜上及びその開口部に露出する電極上に無電解めっきが施されて、電極に電気的に接続される配線パターンが第２絶縁膜上に形成される。本発明では、スパッタ装置を特別に導入する必要がないばかりではなく、電解めっき装置をも必要としないので、従来技術より製造コストを大幅に低減できる。
【００２７】
また、上記した課題を解決するため、本発明は半導体装置に係り、半導体基板と、前記半導体基板上に形成された電極と、前記電極以外の部分の前記半導体基板上に形成された第１絶縁膜と、前記電極上の一部に開口部を備えると共に、配線パターンに対応するパターンで前記第１絶縁膜上に形成された第２絶縁膜と、前記開口部内及び前記第２絶縁膜上に形成され、前記電極に電気的に接続された前記配線パターンとを有することを特徴とする。
【００２８】
本発明の半導体装置では、上記した製造方法のように配線パターンが絶縁膜のパターン上に無電解めっきにより選択的に形成されて製造されるので、構造が簡易であると共に、製造コストが低減されて製造される。
【発明の効果】
【００２９】
以上説明したように、本発明では、電解めっき用のシード層又は配線パターン自体を無電解めっきにより形成できるようにしたので、高価なスパッタ装置を特別に導入する必要がなく、製造コストを大幅に低減することができる。また、樹脂フィルムを貼着することにより半導体基板の表面を樹脂封止するようにしたので、複数枚同時に処理できるようになり、生産効率を向上させることができる。
【発明を実施するための最良の形態】
【００３０】
本発明の実施の形態について、図を参照しながら説明する。
【００３１】
（第１の実施の形態）
図４〜図８は本発明の第１実施形態の半導体装置の製造方法を順に示す断面図、図９（ａ）は本発明の第１実施形態に係るウェハレベルＣＳＰ構造を有する半導体ウェハを示す平面図、図９（ｂ）は同じくウェハレベルＣＳＰ構造を有する個片化された半導体チップを示す斜視図である。
【００３２】
本発明の第１実施形態の半導体装置の製造方法は、まず、図４（ａ）に示す構造を有する半導体ウェハ１０を用意する。図４（ａ）では、半導体ウェハ１０（半導体基板）にトランジスタなどの所定素子及び多層配線（不図示）が形成されており、多層配線に係る層間絶縁膜１２と、その中に埋め込まれた電極パッド１４と、電極パッド１４が露出する開口部１６ｘが設けられたパシベーション膜１６とが示されている。電極パッド１４は、半導体ウェハ１０の各チップ領域の周辺部にペリフェラル型で複数配置されている。また、電極パッド１４は例えばアルミニウム（Ａｌ）又はＡｌ合金からなり、パシベーション膜１６は例えばシリコン窒化膜（ＳｉＮ）からなる。
【００３３】
なお、半導体基板の一例として半導体ウェハ１０を例示しているが、半導体基板としては同様な構造を備えた半導体チップであってもよい。また、半導体チップ単体で以下の工程を遂行してもよいし、あるいは基板上に単数又は複数の半導体チップが接着されたものを使用してもよい。
【００３４】
その後、図４（ｂ）に示すように、パシベーション膜１６及び電極パッド１４上に感光性を有する樹脂の塗布液を塗布することにより、膜厚が例えば１０〜２０μｍの保護絶縁膜１８を形成する。本発明の特徴の一つは、配線パターンを電解めっきで形成するためのシード層を、製造コストの上昇を招くスパッタ法ではなく、製造コストの低減を図れる無電解めっきにより形成することにある。このため、保護絶縁膜１８の材料として、金属含有樹脂又はシロキサン系樹脂が使用される。そのような材料からなる保護絶縁膜１８を使用することにより、その表面に信頼性よく無電解めっきが施されて所要のシード層を得ることができる。
【００３５】
金属含有樹脂としては、めっき触媒となる金属の粒子が分散された樹脂を使用できる。また、めっき触媒となる金属の化合物（塩化物、水酸化物、酸化物など）も使用できる。そのような金属としては、パラジウムや白金などがあり、特にパラジウムが好適であり、塩化パラジウムや硫酸パラジウムが使用される。
【００３６】
また、樹脂としては、好適にはエポキシ樹脂やポリイミド樹脂などが使用されるが、特に種類は限定されない。
つまり、金属含有樹脂としては、何らかのめっき触媒が含有された樹脂を使用できる。
【００３７】
金属含有樹脂の好適な一例としては、無電解めっきの触媒作用を有するパラジウム（Ｐｄ）が１％前後含有され、ヤング率が４ＧＰａ程度の感光性を有するエポキシ系樹脂が使用される。
【００３８】
また、シロキサン系樹脂の好適な一例としては、高耐熱性芳香族樹脂成分により変形されたシロキサン樹脂を基本骨格とするネガ型の感光性材料（シロキサン成分量：１０〜７０％）で、ヤング率が９０〜５００ＭＰａのものが使用される。
【００３９】
次いで、図４（ｃ）に示すように、そのような材料よりなる保護絶縁膜１８に対してフォトリソグラフィ法に基づいて露光・現像することより、電極パッド１４上の保護絶縁膜１８の部分に開口部１８ｘを形成する。その後に、保護絶縁膜１８を熱処理することにより硬化させる。
【００４０】
電極パッド１４がＡｌ又はＡｌ合金からなる場合、後述するようにシード層としてニッケル−リン（ＮｉＰ）層を無電解めっきで形成する際の前処理液やめっき液により電極パッド１４が腐食しやすい。このため、図５（ａ）に示すように、電極パッド１４上に無電解めっきにより接続電極２０を選択的に形成してキャップする。この工程では、前処理として、電極パッド１４上に選択的に無電解めっきが施されるように電極パッド１４にＡｌジンケート処理を行う。
【００４１】
すなわち、まず、図４（ｃ）の半導体ウェハ１０を洗浄して脱脂した後、電極パッド１４上の酸化膜を除去する。その後、半導体ウェハ１０を亜鉛（Ｚｎ）を含む溶液に浸漬し、電極パッド１４上に厚く粗い第１亜鉛置換膜（不図示）を形成する。続いて、第１亜鉛置換膜を除去した後に、薄く緻密な第２亜鉛置換膜（不図示）を電極パッド１４上に形成する。
【００４２】
続いて、無電解めっきにより、電極パッド１４上にニッケル−リン（ＮｉＰ）層を選択的に成膜して膜厚が５〜１０μｍの接続電極２０とする。この工程では、電極パッド１４上の亜鉛がニッケルに置換され、引き続いてニッケルが析出してリンを含んだＮｉＰ層が電極パッド１４上に選択的に形成される。ＮｉＰ層上に金（Ａｕ）層をさらに形成して接続電極２０としてもよい。
【００４３】
なお、電極パッド１４として、後述するシード層の無電解めっきに係る前処理液やめっき液に耐性のある材料を使用する場合は、接続電極２０を形成しない形態としてもよい。次に、図５（ｂ）に示すように、保護絶縁膜１８及び接続電極２０上に無電解めっきによりＮｉＰ、ニッケル−ボロン（ＮｉＢ）又は銅（Ｃｕ）などよりなるシード層２２を形成する。このとき、下地の保護絶縁膜１８は、前述したように金属含有樹脂又はシロキサン系樹脂よりなるので、信頼性よくめっきが施されて所要の膜特性を有するシード層２２が得られる。
【００４４】
なお、シード層２２としてＮｉＢ層を無電解めっきで形成する場合は、電極パッド１４（Ａｌ又はＡｌ合金）が腐食しない薬液を使用することができるので、上述した接続電極２０を省略してもよい。これについては、第４実施形態で説明する。
【００４５】
次に、シード層１２としてＮｉＰ層を使用した場合の本願発明者の実験結果を示す。
【００４６】
（無電解めっきによるシード層２２の形成（実施例１）：保護絶縁膜１８としてＰｄ含有エポキシ系樹脂を使用する場合）
まず、保護絶縁膜（Ｐｄ含有エポキシ樹脂）１８を酸素プラズマ（圧力：１０Ｐａ、電力：１５０Ｗ、処理時間：４５０秒）に曝し、次いで以下に示す前処理１〜３の条件で処理することにより表面に触媒金属を付与した後に、以下の無電解めっき条件により保護絶縁膜（Ｐｄ含有エポキシ系樹脂）１８上にＮｉＰ層を成膜した。
（１）前処理条件
（ａ）前処理１
処理液（水酸化ナトリウム１５ｗｔ％＋添加剤１．０ｗｔ％の調合液（原液使用）、ｐＨ：１１以上）、温度：室温、処理時間：１分
（ｂ）前処理２
処理液（液１＋液２の調合液）、温度：４０℃、処理時間：６分
液１（パラジウム塩０．７５ｗｔ％＋ホウ酸塩２．４ｗｔ％＋有機化合物１．０ｗｔ％の調合液（濃度：５０ｍｌ／ｌ、ｐＨ：１０〜１１）
液２（水酸化ナトリウム３．１ｗｔ％＋ホウ酸ナトリウム１８ｗｔ％の調合液（濃度：５０ｍｌ／ｌ、ｐＨ：１０〜１１）
（ｃ）前処理３
処理液（ホウ酸４．０ｗｔ％＋ジメチルアミンボラン０．５ｗｔ％）の調合液（濃度：１５０ｍｌ／ｌ、ｐＨ：８）、温度：室温、処理時間：５分
（２）無電解Ｎｉめっき条件
めっき液（液１＋液２の調合液、ｐＨ：９）、温度：室温、処理時間：４分
液１（硫酸ニッケル１６．２ｗｔ％＋硫酸塩１．３ｗｔ％＋２５％アンモニア水０．９ｗｔ％の調合液、濃度：１５０ｍｌ／ｌ）
液２（２５％アンモニア水８．４ｗｔ％＋次亜リン酸塩１４ｗｔ％＋オキシカルボン酸１０ｗｔ％＋塩化アンモニウム５．５ｗｔ％の調合液、濃度：１５０ｍｌ／ｌ）
以上のような条件で保護絶縁膜（Ｐｄ含有エポキシ系樹脂）１８上にＮｉＰ層を成膜し、このＮｉＰ層の簡易強度試験を行った。すなわち、ＮｉＰ層にカッターで３ｍｍ□に切れ目を入れ、その部分にセロハンテープを貼り、引き剥がしてＮｉＰ層の剥がれの有無を確認した所、ＮｉＰ層の剥がれは発生しておらす、密着性が高い状態で成膜されることが確認された。
【００４７】
（無電解めっきによるシード層２２の形成（実施例２）：保護絶縁膜１８としてシロキサン系樹脂を使用する場合）
保護絶縁膜（シロキサン系樹脂）１８を上記した前処理１〜３の条件で処理することにより表面に触媒金属を付与した後に、上記した無電解めっき条件により保護絶縁膜（シロキサン系樹脂）１８上にＮｉＰ層を成膜した。なお、保護絶縁膜１８としてシロキサン系樹脂を使用する場合は、前処理（触媒金属付与）の前に酸素プラズマに曝さない条件とした。
【００４８】
第２実施例においても同様な簡易強度試験を行った所、ＮｉＰ層の剥がれは発生しておらず、密着性が高い状態で成膜されることが確認された。
【００４９】
（無電解めっきによるシード層２２の形成（比較例）：保護絶縁膜１８としてポリイミド膜を使用）
本願発明者は、上記した実施例１及び２の比較例として、ポリイミド膜を酸素プラズマ（圧力：１０Ｐａ、電力：４００Ｗ、処理時間：８０秒）に曝し、次いで上記した前処理１〜３の条件で処理することにより表面に触媒金属を付与した後に、上記した無電解めっき条件によりポリイミド膜上にＮｉＰ層を成膜した。
【００５０】
比較例では、同様な簡易強度試験を行った所、成膜後（簡易強度試験前）にＮｉＰ層の剥がれが確認された。なお、ポリイミド膜に酸素プラズマ処理を行わずに、前処理（触媒金属付与）のみを行った後に、無電解めっきを行った条件では、めっきが施されなかった。
【００５１】
以上のように、保護絶縁膜として一般的に使用されるポリイミド膜上に無電解めっきを施す方法では、信頼性の高い無電解めっき膜を安定して得ることは困難である。
【００５２】
しかしながら、上記したように、本実施形態に係る無電解めっき方法では、金属含有樹脂又はシロキサン系樹脂上に無電解めっきを施すようにしたので、密着強度の高いめっき膜を信頼性よく成膜することができる。
【００５３】
以上のようにして、図５（ｂ）に示すように、保護絶縁膜１８及び接続電極２０上に膜厚が１μｍ程度以下のシード層２２が無電解めっきにより形成される。本実施形態では、無電解めっきによりシード層２２を形成できるようにしたことから、高価なスパッタ装置を特別に導入する必要がない。このため、一般的な設備をもつ実装ラインに膨大な設備投資を行うことなくシード層２２を形成できるようになり、製造コストの大幅な低減を図ることができる。
【００５４】
次いで、図５（ｃ）に示すように、配線パターンが形成される部分に開口部２４ｘが設けられた第１レジスト膜２４を形成する。続いて、図６（ａ）に示すように、シード層２２をめっき給電層に利用した電解めっきによりレジスト膜２４の開口部２４ｘにＣｕなどからなる膜厚が５〜２０μｍの金属膜パターン２３を形成する。その後に、図６（ｂ）に示すように、第１レジスト膜２４が除去されてシード層２２が露出する。
【００５５】
続いて、図６（ｃ）−（１）に示すように、金属膜パターン２３上のビアポストが形成される部分に開口部２８ｘが設けられた第２レジスト膜２８を半導体ウェハ１０の上面に形成する。
【００５６】
なお、第１実施形態の変形例としては、図５（ｃ）の第１レジスト膜２４としてドライフィルムタイプのもの使用し、図６（ｂ）の工程で第１レジスト膜２４を除去せずに残したままで、図６（ｃ）−（１）のビアポスト形成用のドライフィルムタイプのレジスト膜２８を第１レジスト膜２４上に形成してもよい。この場合、図６（ｃ）−（２）に示すように、第１レジスト膜２４上に第２レジスト膜２８が形成される。
【００５７】
次いで、図７（ａ）に示すように、シード層２２及び金属膜パターン２３をめっき給電層に利用した電解めっきにより、第２レジスト膜２８の開口部２８ｘにＣｕ層、Ｎｉ層及びＡｕ層を順次成膜してビアポスト３０を形成する。なお、Ｎｉ層とＡｕ層との間にＰｄ層を形成してもよい。その後に、図７（ｂ）に示すように、第２レジスト膜２８が除去されて高さが２０〜１００μｍのビアポスト３０が露出する。
【００５８】
なお、前述した変形例を使用する場合は、この工程で、第１レジスト膜２４及び第２レジスト膜２８が同時に除去される。この場合、第１レジスト膜２４の除去を第２レジスト膜２８の除去工程で同時に行うようにしたことから、レジスト膜の除去工程を一工程削減することができるので、製造コストを低減させることができる。
【００５９】
続いて、図７（ｃ）に示すように、金属膜パターン２３をマスクにしてシード層２２をエッチングすることにより、シード層２２と金属膜パターン２３とにより構成される配線パターン２６を得る。これにより。電極パッド１４が接続電極２０及び配線パターン２６を介してビアポスト３０に電気的に接続された構造が得られる。
【００６０】
このようにして、半導体ウェハ１０の各チップ領域にペリフェラル型で配置された電極パッド１４が配線パターン２６によって再配線され、ビアポスト３０が各チップ領域にエリアアレイ型で配置される。
【００６１】
次いで、図８（ａ）に示すように、半導体ウェハ１０の上面に樹脂フィルム３２を貼着することにより半導体ウェハ１０の表面を樹脂封止する。この工程では、真空ラミネータのラバーステージ（不図示）上に複数の半導体ウェハ１０をセットし、半導体ウェハ１０上に樹脂フィルム３２を配置する。そして、ラバーステージ上にカバーを設置して、半導体ウェハ１０を加熱した状態でラバーステージ内を減圧することにより、樹脂フィルムが半導体ウェハ１０上に貼着される。この工程では、貼着する樹脂フィルム３２の密着性や膜厚の均一性を向上させるために、樹脂フィルム３２として、粒径が１μｍ以下のフィラー（シリカ）を７０％程度含有し、かつ熱膨脹係数が２０ｐｐｍ／℃以下のエポキシ樹脂を使用することが好ましい。
【００６２】
本実施形態では、真空ラミネータにより樹脂フィルム３２を貼着するようにしたことから、複数の半導体ウェハ１０を同時に処理することができるので、従来技術のようなモールド金型を使用して半導体ウェハ１０を１枚ずつ処理する場合よりも、生産効率を格段に向上させることができる。
【００６３】
このとき、樹脂フィルム３２はビアポスト３０上に多少残って形成されるので、図８（ｂ）に示すように、ビアポスト３０の上面が露出するように樹脂フィルム３２の上面側の一部を除去する。この工程では、レーザ、ウォータージェット、サンドブラスト、酸素プラズマによるアッシング、又は研磨などが採用される。アッシングを使用する場合は、アッシングによって樹脂フィルム３２の表面に凹凸が発生しやすいので、スクラバー処理を行って平坦化することが好ましい。
【００６４】
その後に、図８（ｃ）に示すように、ビアポスト３０の上面にはんだボールを搭載するなどしてバンプ３４を形成する。
【００６５】
この工程が終了した時点では、図９（ａ）に示すように、ウェハ状態でＣＳＰ構造に係る成膜や加工などが行われたＣＳＰ構造を有する半導体ウェハ１０（半導体装置）が得られる。その後に、図９（ｂ）に示すように、半導体ウェハ１０がダイシングされて、ウェハレベルＣＳＰ構造を有する個片化された半導体チップ１（半導体装置）となる。なお、半導体ウェハ１０状態でバンプ３４を形成せずに、半導体チップ１とした後にバンプ３４を形成するようにしてもよい。なお、半導体基板として、基板上に複数の半導体チップが接着されたものを使用する場合も、同様に基板がダイシングされる。
【００６６】
以上により、本発明の第１実施形態のウェハレベルＣＳＰ構造を有する半導体装置が完成する。
【００６７】
以上説明したように、本発明の半導体装置の製造方法では、金属膜パターン２３を電解めっきで形成するためのシード層２２を、スパッタ法ではなく、無電解めっきにより形成できるようにしている。このため、シード層２２の下地の保護絶縁膜１８として、無電解めっき膜が信頼性よく形成される金属含有樹脂又はシロキサン系樹脂が使用される。
【００６８】
このようにすることにより、高価なスパッタ装置を導入することなく、簡易な無電解めっき装置によりシード層２２を形成できるので、従来技術に比べて製造コストを大幅に低減することができる。また、無電解めっきは、半導体ウェハの口径が大きくなる場合であっても容易に対応できるという観点からも製造コスト低減に都合がよい。
【００６９】
さらに、真空ラミネータにより樹脂フィルム３２を貼着して半導体ウェハ１０の上面を封止するようにしたので、複数の半導体ウェハ１０を同時に処理できるようになり、従来のモールド金型を使用する場合に比べて生産効率を向上させることができ、製造コストの低減を図ることができる。
【００７０】
本実施形態の製造方法を採用することにより、従来技術の製造方法に対して製造原価を１／５程度に削減することができる。
【００７１】
（第２の実施の形態）
図１０〜図１４は本発明の第２実施形態の半導体装置の製造方法を順に示す断面図である。
【００７２】
第２実施形態が第１実施形態と異なる点は、ビアポストの形成を不要にしたことにある。
【００７３】
第２実施形態では、第１実施形態と同一工程についてはその詳しい説明を省略する。
【００７４】
第２実施形態の半導体装置の製造方法は、図１０（ａ）に示すように、まず、第１実施形態と同様に、パシベーション膜１６の開口部１６ｘに電極パッド１４が露出した構造を有する半導体ウェハ１０を用意する。その後、図１０（ｂ）に示すように、電極パッド１４上に開口部１７ｘが設けられた第１絶縁膜１７をパシベーション膜１６上に形成した後、第１実施形態と同様な無電解めっきにより電極パッド１４上に接続電極２０を形成する。第２実施形態では、第１絶縁膜１７上には無電解めっきは施されないので、第１絶縁膜１７としては各種の絶縁材料を使用することができる。
【００７５】
次いで、図１０（ｃ）に示すように、第１絶縁膜１７及び接続電極２０上に感光性を有する樹脂の塗布液を塗布することにより、膜厚が１０〜３０μｍの第２絶縁膜１９を形成する。第２絶縁膜１９上には後に第１実施形態と同様に無電解めっきによりシード層が形成されるので、第２絶縁膜１９として第１実施形態の保護絶縁膜１８と同様な金属含有樹脂（Ｐｄ含有エポキシ系樹脂）又はシロキサン系樹脂が使用される。その後、図１１（ａ）に示すように、フォトリソグラフィ法に基づいて第２絶縁膜１９に対して露光・現像を行うことにより、接続電極２０上の第２絶縁膜１９の部分に開口部１９ｘを形成する。その後に、第２絶縁膜１９を熱処理して硬化させる。
【００７６】
続いて、図１１（ｂ）に示すように、第１実施形態と同様な無電解めっきにより、第１絶縁膜１９上及びその開口部１９ｘ内にＮｉＰ、ＮｉＢ又はＣｕなどからなる膜厚が１μｍ程度以下のシード層２２を形成する。このとき、第１実施形態と同様に、シード層２２は第１絶縁膜１９上に密着性がよい状態で成膜される。また、第１実施形態と同様に、スパッタ装置を導入する必要がないので、製造コストを低減することができる。
【００７７】
なお、シード層２２としてＮｉＢ層を用いる場合は、第１絶縁膜１７及び接続電極２０を省略してもよい。この形態については、後述する第５実施形態で説明する。
【００７８】
次いで、図１１（ｃ）に示すように、配線パターンが形成される部分に開口部２４ｘが設けられた第１レジスト膜２４をシード層２２上に形成する。さらに、図１２（ａ）に示すように、第１実施形態と同様に、電解めっきにより第１レジスト膜２４の開口部２４ｘにＣｕなどからなる膜厚が１０〜２０μｍの金属膜パターン２３を形成する。このとき、第２絶縁膜１９の開口部１９ｘによる段差は金属膜パターン２３により埋め込まれて平坦化される。その後に、図１２（ｂ）に示すように、第１レジスト膜２４を除去してシード層２２を露出させる。
【００７９】
さらに、図１２（ｃ）に示すように、金属膜パターン２３をマスクにしてシード層２２をエッチングすることにより、シード層２２と金属膜パターン２３とにより構成される配線パターン２６を得る。これにより、電極パッド１４が接続電極２０を介して配線パターン２６に電気的に接続された構造が得られる。
【００８０】
次いで、図１３（ａ）に示すように、図１３（ｃ）の構造上に配線パターン２６を埋め込む膜厚（２０〜３０μｍ）の第３絶縁膜２１を形成する。第３絶縁膜２１としては、好適には、密着性などの信頼性を向上させるために第２絶縁膜１９と同一材料のものが使用される。
【００８１】
続いて、図１３（ｂ）に示すように、フォトリソグラフィ法に基づいて第３絶縁膜２１に対して露光・現像することにより、配線パターン２６上の第３絶縁膜２１の所定部分に開口部２１ｘを形成する。
【００８２】
次いで、図１３（ｃ）に示すように、第３絶縁膜２１の開口部２１ｘに露出する配線パターン２６の部分に、ＵＢＭ（Under Bump Metal）として、無電解めっきによりＮｉ層及びＡｕ層を順次成膜して接続部２６ａを形成する。その後に、図１４に示すように、配線パターン２６の接続部２６ａ上にはんだボールを搭載するなどしてバンプ３４を形成する。
【００８３】
以上により、第１実施形態と同様に、前述した図９（ａ）に示すようなウェハレベルＣＳＰ構造を有する半導体ウェハ１０（半導体装置）が得られ、その半導体ウェハ１０がダイシングされて、前述した図９（ｂ）に示すようなウェハレベルＣＳＰ構造を備えた個片化された半導体チップ１（半導体装置）が製造される。
【００８４】
第２実施形態は、第１実施形態と同様に、シード層２２をスパッタ法ではなく無電解めっきにより形成できるようにしたので、従来技術より製造コストの低減を図ることができる。これに加えて、厚膜のビアポストを電解めっきにより形成する工程が不要であるので、第１実施形態より製造コストを低減することができる。
【００８５】
（第３の実施の形態）
図１５〜図１７は本発明の第３実施形態の半導体装置の製造方法を順に示す断面図である。第３実施形態は、電解めっきを使用せずに無電解めっきのみにより配線パターンを形成するようにした形態である。第３実施形態では、第１実施形態と同一工程についてはその詳しい説明を省略する。
【００８６】
第３実施形態の半導体装置の製造方法は、図１５（ａ）に示すように、第２実施形態の図１０（ａ）〜（ｃ）の工程を遂行することにより、図１０（ｃ）と同様な構造のものを作成する。すなわち、第１絶縁膜１７及び接続電極２０上に，第１実施形態と同様な金属含有樹脂（Ｐｄ含有エポキシ系樹脂）又はシロキサン系樹脂よりなる膜厚が１０〜３０μｍの第２絶縁膜１９が形成された構造を作成する。
【００８７】
その後、図１５（ｂ）に示すように、第２絶縁膜１９をフォトリソグラフィ法によりパターニングすることにより、接続電極２０に接触する状態で配線パターンが形成される部分に第２絶縁膜パターン１９ａを残すと共に、接続電極２０上の第２絶縁膜１９の一部に開口部１９ｘを形成する。その後に、第２絶縁膜パターン１９ａを熱処理して硬化させる。
【００８８】
次いで、図１５（ｃ）に示すように、第１実施形態と同様な無電解めっきにより、第２絶縁膜パターン１９ａ及び接続電極２０上にＣｕ又はＮｉＢなどからなる金属膜パターンを形成して接続電極２０に接続される配線パターン２６を得る。なお、配線パターン２６としてＮｉＢを使用する場合は、第１絶縁膜１７及び接続電極２０を省略してもよい。この形態については、後述する第６実施形態で説明する。
【００８９】
第２絶縁膜パターン１９ａは第１実施形態と同様な無電解めっきが容易に施される金属含有樹脂又はシロキサン系樹脂よりなるので、配線パターン２６が密着性がよい状態で信頼性よく形成される。第３実施形態では、スパッタ装置ばかりではなく電解めっき装置をも使用しないで配線パターン２６を形成できるので、第１実施形態より製造コストを低減することができる。
【００９０】
第３実施形態では、配線パターン２６を無電解めっきのみで形成するようにしたので、配線パターン２６の膜厚は例えば１μｍ程度以下となり、電解めっきで形成する場合よりも薄膜となる。
【００９１】
続いて、図１６（ａ）に示すように、図１５（ｃ）の構造上に膜厚が２０〜３０μｍの第３絶縁膜２１を形成する。このとき、第２絶縁膜パターン１９ａ及び配線パターン２６は第３絶縁膜２１に埋め込まれ、第３絶縁膜２１はその上面が平坦化された状態で形成される。第３絶縁膜２１としては、好適には第２絶縁膜１７と同一材料ものが使用される。
【００９２】
その後に、図１６（ｂ）に示すように、配線パターン２６上の第３絶縁膜２１の所定部にフォトリソグラフィ法により開口部２１ｘを形成する。
【００９３】
次いで、図１６（ｃ）に示すように、第２実施形態と同様に、無電解めっきにより第３絶縁膜２１の開口部２１ｘに露出する配線パターン２６上にＮｉ層及びＡｕ層を順次成膜して接続部２６ａを形成する。その後に、図１７に示すように、配線パターン２６の接続部２６ａにはんだボールを搭載するなどしてバンプ３４を形成する。
【００９４】
以上により、第１実施形態と同様に、前述した図９（ａ）に示すようなウェハレベルＣＳＰ構造を有する半導体ウェハ１０が得られ、その半導体ウェハ１０がダイシングされて、前述した図９（ｂ）に示すようなウェハレベルＣＳＰ構造を備えた個片化された半導体チップ１が製造される。第３実施形態の半導体装置は、半導体ウェハ１０の状態のものであってもよいし、半導体ウェハがダイシングされて個片化された半導体チップ１の状態のものであってもよい。
【００９５】
第３実施形態の半導体装置では、図１７に示すように、半導体ウェハ１０（又は半導体チップ：いずれも半導体基板とする）にはトランジスタなどの所定素子（不図示）が形成され、その所定素子が多層配線（不図示）を介して電極パッド１４に接続されている。この半導体ウェハ１０上にはパシベーション膜１６及び第１絶縁膜１７が形成されており、これらには電極パッド１４上の部分に開口部１６ｘ，１７ｘがそれぞれ設けられている。その開口部１６ｘ，１７ｘ内には電極パッド１４に接続された接続電極２０が形成されている。
【００９６】
そして、第１絶縁膜１７上には第２絶縁膜パターン１９ａが形成されている。この第２絶縁膜パターン１９ａは、接続電極２０上の一部に開口部１９ｘが設けられていると共に、接続電極２０に一部が接触した状態で、配線パターン２６に対応する部分にパターニングされて形成されている。第２絶縁膜パターン１９ａ上には無電解めっきにより形成された配線パターン２６が形成されていて、その配線パターン２６は、第２絶縁膜パターン１９ａの開口部１９ｘを介して接続電極２０に接続されている。
【００９７】
さらに、配線パターン２６及び第２絶縁膜パターン１９ａを被覆するようにして第３絶縁膜２１が形成されている。配線パターン２６上の第３絶縁膜２１の所定部には開口部２１ｘが設けられており、開口部２１ｘには接続部２６ａを介して配線パターン２６に接続されたバンプ３４が搭載されている。
【００９８】
第３実施形態の半導体装置は、第２絶縁膜パターン１９ａ上に配線パターン２６が無電解めっきにより選択的に形成された簡易な構造であり、高価なスパッタ装置を特別に導入することなく、製造コストが低減されて製造される。
【００９９】
（第４の実施の形態）
図１８及び図１９は本発明の第４実施形態の半導体装置の製造方法を示す断面図である。
【０１００】
第４実施形態が第１実施形態と異なる点は、第１実施形態の図５（ａ）の工程で形成する接続電極２０を省略できることにある。第４実施形態では、第１実施形態と同様な工程についてはその詳しい説明を省略する。
【０１０１】
第４実施形態の半導体装置の製造方法は、まず、図１８（ａ）に示すように、第１実施形態と同様に、上面側に電極パッド１４とそれを露出する開口部１６ｘが設けられたパシベーション膜１６とを備えた構造の半導体ウェハ１０を用意する。その後に、図１８（ｂ）に示すように、第１実施形態と同様な方法により、金属含有樹脂又はシロキサン系樹脂よりなる保護絶縁膜１８をパシベーション膜１６上に形成し、電極パッド１４上の保護絶縁膜１８の部分に開口部１８ｘを形成して電極パッド１４を露出させる。その後に、保護絶縁膜１８を熱処理して硬化させる。
【０１０２】
前述した第１実施形態では、次の工程で、電極パッド１４を保護するために保護絶縁膜１８の開口部１８ｘに接続電極２０を形成したが、第４実施形態では接続電極２０を省略することができる。これは、第４実施形態では、電極パッド１４がＡｌ又はＡ合金である場合であっても、シード層２２を形成するための無電解めっきにおいて電極パッド１４が腐食しない条件を採用できるからである。そのような方法として、ＮｉＢ層を無電解めっきにより形成する方法を例に挙げて説明する。
【０１０３】
まず、図１８（ｂ）の保護絶縁膜１８の表面を酸素プラズマでアッシング処理する。アッシング処理の一例としては、酸素ガス：２０ｓｃｃｍ、圧力：１０Ｐａ、パワー：１５０Ｗの条件が採用される。例えば、保護絶縁膜１８の膜厚が２μｍ場合、上記した条件で３．５分処理され、保護絶縁膜１８の表面が０．３μｍ程度エッチングされる。
【０１０４】
その後に、図１８（ｃ）に示すように、電極パッド１４及び保護絶縁膜１８の上及び開口部１６ｘ，１８ｘの側面に、以下に示す無電解めっき条件により膜厚が例えば１μｍ程度のＮｉＢ層を形成してシード層２２を得る。
【０１０５】
（ＮｉＢ層の無電解めっき条件の一例）
前処理：なし
めっき液（液１＋液２＋液３の調合液、ｐＨ：７〜８）、温度：６０℃、処理時間：１分
液１（硫酸ニッケル１９〜２０Ｗｔ％、濃度：４０ｍｌ／ｌ））
液２（硫酸ニッケル４〜５Ｗｔ％＋アンモニア５〜６Ｗｔ％の調合液、濃度：５０ｍｌ／ｌ）
液３（ジメチルアミンボラン８Ｗｔ％＋アンモニア１Ｗｔ％、濃度：２５ｍｌ／ｌ）
第４実施形態においても、保護絶縁膜１８は無電解めっきの触媒となる金属粒子を含む金属含有樹脂又はシロキサン系樹脂よりなるので、上記したような無電解めっきにより、電極パッド１４上から保護絶縁膜１８上の全面にＮｉＢ層が形成されてシード層２２が得られる。上記したような無電解めっき条件を採用することにより、電極パッド１４（Ａｌ又はＡ合金）が腐食するおそれはないので、第１実施形態の接続電極２０を形成する工程を省略することができる。
【０１０６】
本願発明者は、保護絶縁膜１８（Ｐｄ含有樹脂膜）上に上記した無電解めっき条件によりＮｉＢ層（シード層）を成膜し、ＮｉＢ層の保護絶縁膜１８に対する密着性を調査した。また、比較例として、Ｐｄを含有しないポリイミド樹脂膜上にスパッタ法によりＮｉＢ層を成膜し、同様にＮｉＢ層の密着性を調査した。
【０１０７】
【表１】
2005109427.tif 000003
表１に示すように、本実施形態の無電解めっき条件で成膜されたＮｉＢ層のピール強度は４．８９〜５．６７Ｎであって、比較例のＮｉＢ層のピール強度は６．１３〜７．１８Ｎであった。本実施形態の無電解めっき条件で成膜されたＮｉＢ層は、スパッタ法で成膜されたＮｉＢ層よりもピール強度は若干低いものの、十分なピール強度が得られることが確認された。
【０１０８】
また、本願発明者は、図２０に示すように、保護絶縁膜１８（Ｐｄ含有樹脂膜）上に上記した無電解めっき条件によりＮｉＢ層を成膜し、そのＮｉＢ層をパターニングすることにより、２つのＮｉＢ層パターンＸ，Ｙが分離された状態で近接するくし歯状の絶縁抵抗測定用パターンを作成した。そして、２つのＮｉＢ層パターンＸ、Ｙの間に５Ｖの電圧を６０秒印加したときの絶縁抵抗を測定した。比較例として、ポリイミド樹脂膜上にスパッタ法で形成したＮｉＢ層についても同様な絶縁抵抗測定用パターンを作成し、同様な条件で絶縁抵抗を測定した。
【０１０９】
【表２】
2005109427.tif 000004
表２に示すように、本実施形態に係る無電解めっきで形成したＮｉＢ層の測定パターンでは１０12〜１０13Ω台の絶縁抵抗値であって、ポリイミド樹脂膜上にスパッタ法で形成したＮｉＢ層の測定パターンでは１０12Ω台の絶縁抵抗値であり、両者の間で絶縁抵抗値の大差はなかった。しかも、本実施形態の無電解めっきで成膜されたＮｉＢ層では、Ｌ／Ｓ（ライン／スペース）が３０／３０μｍから２０／２０μｍに微細化する場合であっても、絶縁抵抗値の顕著な低下はみられなかた。このように、Ｐｄ含有樹脂膜上に無電解めっきによって形成されたＮｉＢ層をパターニングして配線に利用しても、配線ショートによる歩留りが低下するおそれがないことが確認された。
【０１１０】
以上のようにして、図１８（ｃ）に示すように、電極パッド１４及び保護絶縁膜１８上に無電解めっきによりシード層２２が形成される。本実施形態では第１実施形態と同様に、無電解めっきによりシード層２２を形成できるようにしたことから、高価なスパッタ装置を特別に導入する必要がない。しかも、電極パッド１４上に接続電極を介することなくシード層２２を直接形成できるので、第１実施形態よりも製造工程を削減することができ、製造コストの低減を図ることができる。
【０１１１】
次いで、図１９（ａ）に示すように、第１実施形態の図５（ｃ）〜図６（ｂ）の工程で説明した方法と同様な方法により、電極パッド１４及びシード層２２上の所要部に配線パターン２３を形成する。
【０１１２】
その後に、図１９（ｂ）に示すように、第１実施形態の図６（ｃ）〜図７（ｃ）の工程で説明した方法と同様な方法により、シード層２２及び金属膜パターン２３により構成される配線パターン２６を電極パッド１４及び保護絶縁膜１８上に形成する。同時に、配線パターン２６上の所要部にビアポスト３０を形成する。
【０１１３】
次いで、図１９（ｃ）に示すように、第１実施形態の図８（ａ）〜図８（ｃ）の工程で説明した方法と同様な方法により、ビアポスト３０の上面が露出するように樹脂フィルム３２を形成して半導体ウェハ１０の表面を樹脂封止した後に、ビアポスト３０の上面にバンプ３４を形成する。その後に、第１実施形態と同様に、半導体ウェハ１０がダイシングされて、前述した図９（ｂ）に示すようなＣＳＰ構造を有する個片化された半導体チップ１（半導体装置）が得られる。
【０１１４】
以上のように、第４実施形態では、Ａｌ又はＡｌ合金よりなる電極パッド１４上に開口部１８ｘが設けられた保護絶縁膜１８を形成した後に、電極パッド１４を接続電極でカバーすることなく、無電解めっきにより電極パッド１４及び保護絶縁膜１８上にシード層２２を形成することができる。
【０１１５】
第４実施形態では、第１実施形態と同様な効果を奏することに加えて、電極パッド１４とシード層２２との間に接続電極を形成する必要がないので、第１実施形態のめっき工程を一工程削減することができ、製造コストの低減を図ることができる。
【０１１６】
（第５の実施の形態）
図２１及び図２２は本発明の第５実施形態の半導体装置の製造方法を示す断面図である。第５の実施形態は、第２の実施形態に上述した第４の実施形態の技術思想を適用し、同様に接続電極などを省略する形態である。
【０１１７】
第５実施形態の半導体装置の製造方法は、図２１（ａ）に示すように、まず、上面側に電極パッド１４とそれを露出させる開口部１６ｘが設けられたパシベーション膜１６とを備えた構造の半導体ウェハ１０を用意する。その後、前述した第２実施形態の図１０（ｂ）の第１絶縁膜１７及び接続電極２０を形成する工程を省略し、図２１（ｂ）に示すように、電極パッド１４上に開口部１９ｘが設けられた金属含有樹脂又はシロキサン系樹脂よりなる第２絶縁膜１９をパシベーション膜１６上に形成する。第２絶縁膜１９は、前述した第２実施形態の図１０（ｃ）及び図１１（ａ）の工程で説明した方法と同様な方法で形成される。
【０１１８】
次いで、図２１（ｃ）に示すように、前述した第４実施形態の無電解めっき条件を採用することにより、電極パッド１４及び第２絶縁膜１９上にＮｉＢ層を成膜してシード層２２を得る。第５実施形態においても、シード層２２は接続電極を介さないで電極パッド１４上に直接接続される。このようにして、第５実施形態では、第２実施形態における第１絶縁膜１７及び接続電極２０を形成する工程が省略される。
【０１１９】
続いて、図２２（ａ）に示すように、第２実施形態の図１１（ｃ）〜図１２（ｃ）で説明した方法と同様な方法により、シード層２２及び金属膜パターン２３により構成される配線パターン２６を電極パッド１４及び第２絶縁膜１９上に形成する。
【０１２０】
その後に、図２２（ｂ）に示すように、第２実施形態の図１３（ａ）〜図１４の工程で説明した方法と同様な方法により、配線パターン２６を被覆する第３絶縁膜２１を形成し、第３絶縁膜２１の開口部２１ｘに設けられた接続部２６ａを介して配線パターン２６に接続されるバンプ３４を形成する。
【０１２１】
第５実施形態は、第２実施形態と同様な効果を奏することに加え、第２実施形態における第１絶縁膜１７及び接続電極２０を形成する工程を省略することができるので、第２実施形態よりも製造コストの低減を図ることができる。
【０１２２】
（第６の実施の形態）
図２３及び図２４は本発明の第６実施形態の半導体装置の製造方法を示す断面図である。第６実施形態は、第３の実施形態に前述した第４の実施形態の技術思想を適用し、同様に接続電極などを省略する形態である。
【０１２３】
第６実施形態の半導体装置の製造方法は、図２３（ａ）に示すように、まず、上面側に電極パッド１４とそれを露出させる開口部１６ｘが設けられたパシベーション膜１６とを備えた構造の半導体ウェハ１０を用意する。前述した第３実施形態では、電極パッド１４上に開口部１７ｘが設けられた第１絶縁膜１７をパシベーション膜１６上に形成し、その開口部１７ｘに接続電極２０を形成している。しかし、第６実施形態では、前述した第４実施形態の技術思想を適用するので、第３実施形態の第１絶縁膜１７及び接続電極２０を省略することができる。
【０１２４】
すなわち、図２３（ｂ）に示すように、電極パッド１４及びパシベーション膜１６上に金属含有樹脂膜又はシロキサン系樹脂よりなる感光性の第２絶縁膜１９を形成する。続いて、図２３（ｃ）に示すように、第２絶縁膜１９を第３実施形態と同様な方法でパターニングすることにより、電極パッド１４に接触する状態で配線パターンが形成される部分に第２絶縁膜パターン１９ａを残すと共に、電極パッド１４上の第２絶縁膜パターン１９ａの一部に開口部１９ｘを形成する。その後に、第２絶縁膜パターン１９ａを熱処理して硬化させる。
【０１２５】
次いで、図２４（ａ）に示すように、前述した第４実施形態で説明した無電解めっき条件を採用することにより、第２絶縁膜パターン１９ａ及び接続電極２０上にＮｉＢ層を選択的に成膜して、電極パッド１４に接続される配線パターン２６を得る。
【０１２６】
このようにして、第３実施形態の第１絶縁膜１７及び接続電極２０の形成工程が省略される。
【０１２７】
続いて、図２４（ｂ）に示すように、第３実施形態の図１６（ａ）〜図１７で説明した方法と同様な方法により、配線パターン２６を被覆する第３絶縁膜２１を形成した後に、配線パターン２６上の第３絶縁膜２１の部分に開口部２１ｘを形成し、続いて接続部２６を介して配線パターン２１に接続されるバンプ３４を形成する。その後に、第３実施形態と同様に半導体ウェハ１０がダイシングされて、前述した図９（ｂ）に示すようなウェハレベルＣＳＰ構造を備えた個片化された半導体チップ１が製造される。
【０１２８】
第６実施形態は、第３実施形態と同様な効果を奏することに加え、第３実施形態の第１絶縁膜１７及び接続電極２０を形成する工程を省略することができるので、第３実施形態よりも製造コストの低減を図ることができる。
【図面の簡単な説明】
【０１２９】
【図１】図１（ａ）〜（ｃ）は従来技術に係るウェハレベルＣＳＰ構造を有する半導体装置の製造方法を示す断面図（その１）である。
【図２】図２（ａ）〜（ｃ）は従来技術に係るウェハレベルＣＳＰ構造を有する半導体装置の製造方法を示す断面図（その２）である。
【図３】図３（ａ）〜（ｂ）は従来技術に係るウェハレベルＣＳＰ構造を有する半導体装置の製造方法を示す断面図（その３）である。
【図４】図４（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その１）である。
【図５】図５（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その２）である。
【図６】図６（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その３）である。
【図７】図７（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その４）である。
【図８】図８（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その５）である。
【図９】図９（ａ）は本発明の第１実施形態に係るウェハレベルＣＳＰ構造を有する半導体ウェハを示す平面図、図９（ｂ）は本発明の第１実施形態に係るウェハレベルＣＳＰ構造を有する個片化された半導体チップを示す斜視図である。
【図１０】図１０（ａ）〜（ｃ）は本発明の第２実施形態の半導体装置の製造方法を示す断面図（その１）である。
【図１１】図１１（ａ）〜（ｃ）は本発明の第２実施形態の半導体装置の製造方法を示す断面図（その２）である。
【図１２】図１２（ａ）〜（ｃ）は本発明の第２実施形態の半導体装置の製造方法を示す断面図（その３）である。
【図１３】図１３（ａ）〜（ｃ）は本発明の第２実施形態の半導体装置の製造方法を示す断面図（その４）である。
【図１４】図１４は本発明の第２実施形態の半導体装置の製造方法を示す断面図（その５）である。
【図１５】図１５（ａ）〜（ｃ）は本発明の第３実施形態の半導体装置の製造方法を示す断面図（その１）である。
【図１６】図１６（ａ）〜（ｃ）は本発明の第３実施形態の半導体装置の製造方法を示す断面図（その２）である。
【図１７】図１７は本発明の第３実施形態の半導体装置の製造方法を示す断面図（その３）である。
【図１８】図１８（ａ）〜（ｃ）は本発明の第４実施形態の半導体装置の製造方法を示す断面図（その１）である。
【図１９】図１９（ａ）及び（ｂ）は本発明の第４実施形態の半導体装置の製造方法を示す断面図（その２）である。
【図２０】図２０は本発明の第４実施形態に係る無電解めっきにより成膜されたシード層の測定サンプルを示す平面図である。
【図２１】図２１（ａ）〜（ｃ）は本発明の第５実施形態の半導体装置の製造方法を示す断面図（その１）である。
【図２２】図２２（ａ）〜（ｃ）は本発明の第５実施形態の半導体装置の製造方法を示す断面図（その２）である。
【図２３】図２３（ａ）〜（ｃ）は本発明の第６実施形態の半導体装置の製造方法を示す断面図（その１）である。
【図２４】図２４（ａ）及び（ｂ）は本発明の第６実施形態の半導体装置の製造方法を示す断面図（その２）である。
【符号の説明】
【０１３０】
１…半導体チップ、１０…半導体ウェハ、１２…層間絶縁膜、１４…電極パッド、１６…パシベーション膜、１７…第１絶縁膜、１８…保護絶縁膜、１７ｘ，１８ｘ，１９ｘ，２１ｘ，２４ｘ，２８ｘ…開口部、１９…第２絶縁膜、２０…接続電極、２１…第３絶縁膜、２２…シード層、２３…金属膜パターン、２４…第１レジスト膜、２６…配線パターン、２６ａ…接続部、３２…樹脂フィルム、３４…バンプ。
【図１】
2005109427.tif 000005
【図２】
2005109427.tif 000006
【図３】
2005109427.tif 000007
【図４】
2005109427.tif 000008
【図５】
2005109427.tif 000009
【図６】
2005109427.tif 000010
【図７】
2005109427.tif 000011
【図８】
2005109427.tif 000012
【図９】
2005109427.tif 000013
【図１０】
2005109427.tif 000014
【図１１】
2005109427.tif 000015
【図１２】
2005109427.tif 000016
【図１３】
2005109427.tif 000017
【図１４】
2005109427.tif 000018
【図１５】
2005109427.tif 000019
【図１６】
2005109427.tif 000020
【図１７】
2005109427.tif 000021
【図１８】
2005109427.tif 000022
【図１９】
2005109427.tif 000023
【図２０】
2005109427.tif 000024
【図２１】
2005109427.tif 000025
【図２２】
2005109427.tif 000026
【図２３】
2005109427.tif 000027
【図２４】
2005109427.tif 000028