(57)【要約】【課題】半導体基板に引っ張り歪みを発生させ、これにより上記半導体基板に形成される素子の性能を向上する。【解決手段】ＳＯＩ基板のＳｉ層において、素子分離する領域にトレンチを形成し、このトレンチ内に絶縁材料としてＳｉより熱膨張係数の大きいＳｉＮを埋め込んで素子分離領域を形成する。常温状態において、素子分離領域が収縮することで、素子領域に引っ張り方向の応力が発生させる。【選択図】    図２
2005012087.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の素子領域の周囲に形成され、熱膨張係数が前記素子領域の熱膨張係数より大きい絶縁体材料からなる素子分離領域と
を具備することを特徴とする半導体装置。
【請求項２】
前記半導体基板は、ＳＯＩ構造からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記素子分離領域は、ＳｉＮからなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記素子分離領域は、前記素子領域の周囲に形成されたトレンチと、前記トレンチ内に形成された前記ＳｉＮ層とからなることを特徴とする請求項３に記載の半導体装置。
【請求項５】
半導体基板と、
前記半導体基板の素子領域の周囲に形成され、前記素子領域に接する面に絶縁体からなる第１の層を有し、前記第１の層の内側に熱膨張係数が前記素子領域の熱膨張係数より大きい伝導体材料からなる第２の層を有する素子分離領域と
を具備することを特徴とする半導体装置。
【請求項６】
前記半導体基板は、ＳＯＩ構造からなることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記伝導体材料は、金属からなることを特徴とする請求項５に記載の半導体装置。
【請求項８】
前記伝導体材料は、Ａｌ、Ｃｕ、ＴｉＮ、Ｔｉ、Ｗ、ＴａＮ、Ｃｏ、Ｎｉのいずれか１つからなることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記伝導体材料は、サリサイド系の材料からなることを特徴とする請求項５に記載の半導体装置。
【請求項１０】
前記伝導体材料は、ＴｉＳｉ、ＴｉＳｉ２、ＣｏＳｉ、ＣｏＳｉ２、ＮｉＳｉ、ＮｉＳｉ２のいずれか１つからなることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記絶縁体は、ＳｉＮからなることを特徴とする請求項５に記載の半導体装置。
【請求項１２】
前記素子分離領域は、前記素子領域の周囲に形成されたトレンチと、前記トレンチの内面に形成された前記ＳｉＮからなる第１の層と、前記第１の層の内側に形成された前記伝導体材料ことを特徴とする請求項１１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置に係わり、特にＭＯＳ型半導体装置の素子分離領域の構成に関する。
【０００２】
【従来の技術】
ＭＯＳトランジスタの電流駆動能力等の性能を向上するために、半導体基板に歪みＳｉ層を備え、この歪みＳｉ層にＭＯＳトランジスタを形成する開発が進められている。
【０００３】
この歪みＳｉ層は、Ｓｉに引っ張り歪みを印加することで、Ｓｉのバンド構造を変化させている。歪みＳｉ層の形成方法としては、Ｓｉに十分大きな歪みを加えるために、Ｓｉより格子定数の大きい例えばＳｉＧｅ層を半導体基板に形成し、この上にＳｉ層を結晶成長させることで歪みＳｉを形成する。このように形成された歪みＳｉ層に、例えばＭＯＳトランジスタを形成した場合、キャリアとしての電子或いはホールの移動度を高めることができる。
【０００４】
例えば、上記歪みＳｉ層にゲート長が２０〜３０［ｎｍ］のＭＯＳトランジスタを形成した場合、電流駆動能力の向上率は２０〜３０％と言われている（非特許文献１、非特許文献２参照）。
【０００５】
【非特許文献１】
Ｋ．Ｒｉｍ  ｅｔ  ａｌ．，ＶＬＳＩ  Ｓｙｍｐ．，２００１年，ｐ．５９
【０００６】
【非特許文献２】
Ｋ．Ｒｉｍ  ｅｔ  ａｌ．，ＶＬＳＩ  Ｓｙｍｐ．，２００２年，ｐ．９８
【０００７】
【発明が解決しようとする課題】
ところが、Ｓｉに替えて歪みＳｉを用いる場合、例えばＳｉ層とＳｉＧｅ層との整合性が悪いことにより欠陥や転移が発生してしまう。さらに、製造工程において半導体基板に熱処理を行うと、歪んでいたＳｉの格子結晶が元に戻ってしまうという問題がある。
【０００８】
本発明は、上記のような事情に鑑みてなされたもので、簡単かつ低コストで半導体基板に引っ張り歪みを発生させることができ、これにより上記半導体基板に形成される素子の性能の向上が可能な半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明は、半導体基板と、前記半導体基板内に形成され、ゲート電極を有するソース／ドレイン領域としての素子領域と、前記素子領域の周囲に形成され、熱膨張係数が前記素子領域の熱膨張係数より大きい絶縁体材料からなる素子分離領域とを具備することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態における半導体基板に形成されたＭＯＳトランジスタの主要部を示す平面図である。なお、上記半導体基板は、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板により構成される。図２は、図１に示したＳＯＩ基板における２−２線に沿った方向の断面図である。
【００１２】
ＳＯＩ基板は、Ｓｉ基板４、ＳｉＯ２などの絶縁体層５、Ｓｉ層６を積層して形成される。このＳＯＩ基板は、例えばＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）により形成される。
【００１３】
ＳＯＩ基板のＳｉ層６内に絶縁体層５に達するトレンチＴＲを形成し、このトレンチＴＲ内に絶縁体材料としてＳｉＮを埋め込んで素子分離領域１を形成する。この素子分離領域１は、例えばＳｉＮをプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成する。これにより素子分離領域１の内側に素子領域２が形成される。この素子領域２にはＭＯＳトランジスタが形成される。
【００１４】
すなわち、素子領域２には、ゲート絶縁膜７を介して例えばポリシリコンからなるゲート電極３が形成される。ゲート電極３の両側には、側壁が形成されている。さらに、ゲート電極３の両側には、ソース及びドレイン領域Ｓ／Ｄが形成される。これらソース及びドレイン領域Ｓ／Ｄは、素子領域内に例えば不純物イオンを注入することにより形成される。また、ソース及びドレイン領域には、コンタクトとなる電極（図示せず）が形成され、この電極に図示せぬ配線が接続される。また、素子分離領域１の外側には、例えば他の素子領域６が形成される。図２は、完全空乏型のトランジスタを示しているが、素子領域に形成されるトランジスタは、これに限らず、部分空乏型であってもよい。
【００１５】
素子分離領域１の材料ＳｉＮは、素子領域２の材料Ｓｉより熱膨張係数が大きい。このため、例えば熱処理によりトレンチにＳｉＮを埋め込んだ後、半導体基板の温度が室温まで低下すると、素子分離領域１は素子領域２に比べてより大きく収縮する。このため、素子領域２には、素子分離領域１から引っ張り方向の応力が生じる。
【００１６】
以上詳述したように第１の実施形態では、ＳＯＩ基板のＳｉ層に、Ｓｉよりも熱膨張係数が大きいＳｉＮを用いて素子分離領域を形成している。
【００１７】
したがって本実施形態によれば、素子領域２に対して、素子分離領域１から引っ張り方向の応力を生じさせることができる。よって、素子領域２が伸張することで、素子領域２ａに形成されたＭＯＳトランジスタのキャリアの移動度を向上させることができる。
【００１８】
（第２の実施形態）
第２の実施形態は、素子分離領域を、素子領域に接する第１の層と、この第１の層の内側に形成された第２の層との２層で構成する。第１の層には、絶縁性の材料を用い、上記第２の層には金属等の熱膨張係数が大きい材料を用いて半導体装置を形成する。
【００１９】
図３は、本発明の第２の実施形態における半導体基板に形成されたＭＯＳトランジスタの主要部を示す平面図である。上記半導体基板は、例えばＳＯＩ基板により構成される。図４は、図１に示したＳＯＩ基板における４−４線に沿った方向の断面図である。なお、ＳＯＩ基板の構成と、素子領域に形成されるＭＯＳトランジスタの構成とは、上記第１の実施形態で示した構成と同様であるため説明は省略する。
【００２０】
ＳＯＩ基板のＳｉ層６ａ内に絶縁体層５に達するトレンチＴＲを形成し、このトレンチＴＲ内に素子分離領域を形成する。この素子分離領域は、素子領域２ａに接する第１の層と、この第１の層の内側の第２の層との２層で構成される。素子領域２ａに接する第１の層は、例えば絶縁性材料としてのＳｉＮにより形成される。このＳｉＮ層１０は、例えばプラズマＣＶＤ、或いはＬＰ−ＣＶＤ（Ｌｏｗ  Ｐｒｅｓｕｒｅ  −  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成される。
【００２１】
ＳｉＮ層１０の内側に第２の層としての例えば金属層１１が形成される。この金属層１１は、例えばＡｌ、Ｃｕ、ＴｉＮ、Ｔｉ、Ｗ、ＴａＮ、Ｃｏ、Ｎｉ等の金属系の材料により形成される。
【００２２】
素子分離領域を構成するＳｉＮ層１０及び金属層１１は、素子領域２ａの材料Ｓｉより熱膨張係数が大きい。このため、例えば熱処理によりＳｉＮ層１０及び金属層１１を埋め込んだ後、半導体基板の温度が室温まで低下すると、ＳｉＮ層１０及び金属層１１は素子領域２ａに比べてより大きく収縮する。このため、素子領域２ａには、素子分離領域から引っ張り方向の応力が生じる。
【００２３】
したがって本実施形態によれば、素子領域２ａに対して、素子分離領域を形成するＳｉＮ層１０から引っ張り方向の応力を生じさせることができる。よって、素子領域２ａが伸張することで、素子領域２ａに形成されたＭＯＳトランジスタのキャリアの移動度を向上させることができる。
【００２４】
さらに、素子分離領域に素子領域の材料より熱膨張係数が大きい金属層１１を形成し、この金属層１１の収縮により、素子領域２ａに対して引っ張り方向の応力を生じさせている。よって、素子領域２ａが伸張することで、素子領域２ａに形成されたＭＯＳトランジスタのキャリアの移動度を向上させることができる。
【００２５】
上記第２の実施形態では、ＳｉＮ層１０の内側に金属系の材料を用いて第２の層を形成している。しかし、第２の層はこれに限らず、例えばサリサイド系のＴｉＳｉ、ＴｉＳｉ２、ＣｏＳｉ、ＣｏＳｉ２、ＮｉＳｉ、ＮｉＳｉ２で構成してもよい。すなわち、素子領域２ａの材料であるＳｉより熱膨張係数が大きい材料であれば同様に適用可能である。
【００２６】
また上記第２の実施形態では、素子領域２ａに接する第１の層にＳｉＮを用いている。しかし、絶縁材料として、例えばＴＥＯＳ等のＳｉＯ２を用いてもよい。
【００２７】
さらに、上記第１、第２の実施形態において、素子領域に形成されるトランジスタの導電型は、Ｐチャネル、Ｎチャネルのいずれでもよく、ＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタの電流駆動能力を向上させることができる。
【００２８】
さらに、上記第１、第２の実施形態において、半導体基板としてＳＯＩ基板を用いる場合について説明している。しかし、半導体基板としてバルクを用いてもよい。この場合、トレンチの深さを変えることで素子領域に発生させる引っ張り方向の応力を変化させることができる。
【００２９】
この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能なことは勿論である。
【００３０】
【発明の効果】
以上詳述したようにこの発明によれば、簡単かつ低コストで半導体基板に引っ張り歪みを発生させることができ、これにより上記半導体基板に形成される素子の性能の向上が可能な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体基板に形成されたＭＯＳトランジスタの主要部を示す平面図。
【図２】図１に示したＳＯＩ基板における２−２線に沿った方向の断面図。
【図３】本発明の第２の実施形態における半導体基板に形成されたＭＯＳトランジスタの主要部を示す平面図。
【図４】図３に示したＳＯＩ基板における４−４線に沿った方向の断面図。
【符号の説明】
１…素子分離領域、２，２ａ…素子領域、３，３ａ…ゲート電極、４，４ａ…Ｓｉ基板、５，５ａ…絶縁体層、６，６ａ…他の素子領域、７，７ａ…ゲート絶縁膜、１０…ＳｉＮ層、１１…金属層、ＴＲ…トレンチ。
【図１】
2005012087.tif 000003
【図２】
2005012087.tif 000004
【図３】
2005012087.tif 000005
【図４】
2005012087.tif 000006
【手続補正書】
【提出日】平成16年4月16日(2004.4.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の素子領域の周囲に形成され、熱膨張係数が前記素子領域の熱膨張係数より大きい絶縁体材料からなる素子分離領域と
を具備することを特徴とする半導体装置。
【請求項２】
前記素子分離領域は、前記素子領域の周囲に形成されたトレンチと、前記トレンチ内に形成されたＳｉＮ層とからなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板と、
前記半導体基板の素子領域の周囲に形成され、且つ前記素子領域に接する面に形成され且つ絶縁体からなる第１の層と、前記第１の層の内側に形成され且つ熱膨張係数が前記素子領域の熱膨張係数より大きい伝導体材料からなる第２の層とを有する素子分離領域と
を具備することを特徴とする半導体装置。
【請求項４】
前記素子分離領域は、前記素子領域の周囲に形成されたトレンチをさらに具備し、
前記第１の層は、前記トレンチの内面に形成され且つＳｉＮからなることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記半導体基板は、ＳＯＩ（Silicon On Insulator）構造からなることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【課題を解決するための手段】
本発明の第１の視点に係る半導体装置は、半導体基板と、前記半導体基板の素子領域の周囲に形成され、且つ熱膨張係数が前記素子領域の熱膨張係数より大きい絶縁体材料からなる素子分離領域とを含む。
また本発明の第２の視点に係る半導体装置は、半導体基板と、前記半導体基板の素子領域の周囲に形成され、且つ前記素子領域に接する面に形成され且つ絶縁体からなる第１の層と、前記第１の層の内側に形成され且つ熱膨張係数が前記素子領域の熱膨張係数より大きい伝導体材料からなる第２の層とを有する素子分離領域とを含む。