(57)【要約】  【課題】  本発明は、良好な温度特性を維持しつつ、製造工程における拡散の不均一による基準電圧の変動の影響を少なくし、安定した基準出力電圧（Vr）を得られる基準電圧回路を提供する。  【解決手段】  第２トランジスタ（Q2）に並列に第１トランジスタ（Q1）と同一のNPN型の副分流用の第８トランジスタ（Q8）を追加すると共に、従来の第２抵抗（R2）に替え抵抗値が半分の第４抵抗（R4）を接続することで、第３トランジスタ（Q3）の電流増幅率ｈＦＥの変動によるベース電流（IB3）の変動の影響を低減し、従来からの良好な温度特性を維持しつつ、基準電圧の安定性をより向上させた基準電圧回路１００を実現する。【選択図】  図１
2005209053.tif 000002
【特許請求の範囲】
【請求項１】
コレクタとベースを第１の抵抗を介して定電流源に接続しエミッタを接地した駆動用の第１のトランジスタと、コレクタを第２の抵抗を介して定電流源に接続しベースを前記第１のトランジスタのベースに接続すると共にエミッタを第３の抵抗を介して接地した第２のトランジスタと、前記第２の抵抗と前記第２のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第３のトランジスタとを具備し、
該第３のトランジスタのコレクタに前記第１のトランジスタのコレクタ電流に依存する電流を定電流方式にて供給し前記第１の抵抗と前記定電流源との接続点から基準電圧を出力する基準電圧回路において、
前記第１のトランジスタと同一のエミッタ面積を有し、コレクタを前記第２のトランジスタのコレクタに接続しエミッタを接地すると共にベースを前記第１のトランジスタのベースに接続した副分流トランジスタを有することを特徴とする基準電圧回路。
【請求項２】
コレクタとベースを第１の抵抗を介して定電流源に接続しエミッタを接地した駆動用の第１のトランジスタと、コレクタを第２の抵抗を介して定電流源に接続しベースを前記第１のトランジスタのベースに接続すると共にエミッタを第３の抵抗を介して接地した分流用の第２のトランジスタとで第１のカレントミラー回路を構成し、前記第２の抵抗と前記第２のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第３のトランジスタと、前記第１のカレントミラー回路とで構成したバンドギャップ回路と、
エミッタを前記定電流源に接続しコレクタを前記第３のトランジスタのコレクタに接続した分流用の第４のトランジスタと、エミッタを前記定電流源に接続しコレクタとベースを前記第４のトランジスタのベースに接続した駆動用の第５のトランジスタとで構成した第２のカレントミラー回路と、
前記第３、第４のトランジスタのそれぞれのコレクタの接続点にベースを接続しエミッタを前記定電流源に接続すると共にコレクタを接地したシャント用第６のトランジスタと、
コレクタを前記第５のトランジスタのコレクタに接続しエミッタを接地すると共にベースを前記第１、第２のトランジスタのベースにカレントミラー接続した第７のトランジスタとを具備し、
前記第３、第７のトランジスタが前記第１のトランジスタと同一のエミッタ面積であり前記第１の抵抗と前記定電流源との接続点から基準電圧を出力する基準電圧回路において、
前記第１のトランジスタと同一のエミッタ面積を有し、コレクタを前記第２のトランジスタのコレクタに接続しエミッタを接地すると共にベースを前記第１のトランジスタのベースに接続した副分流トランジスタを有することを特徴とする基準電圧回路。
【請求項３】
請求項１又は２記載の基準電圧回路において、全回路を同一半導体基板に集積化して形成したことを特徴とする基準電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基準電圧回路に関し、特に、バンドギャップ回路を用いた基準電圧回路に関するものである。
【背景技術】
【０００２】
近年、携帯電子機器分野の発展に伴い、電源の小型化や充電電池での長時間動作化などが望まれている。このような電源に用いる回路例として、バンドギャップ回路を用いたものが一般的に知られている。その例として、特開平６−１１０５７３号公報に基本回路となる構成の例が開示されている。
【０００３】
以下、バンドギャップ回路を用いた従来の基準電圧回路の一具体例を、図２を参照して次に示す。図において、（BG2）はNPN型の第１、第２、第３各トランジスタ（Q1）、（Q2）、（Q3）と第１、第２、第３各抵抗（R1）、（R2）、（R3）と定電流源（I0）とからなるバンドギャップ回路、（CM2）はPNP型の第４、第５各トランジスタ（Q4）、（Q5）からなる第２カレントミラー回路、（Q6）はPNP型のシャント用第６トランジスタ、（Q7）は第１トランジスタ（Q1）と同一のNPN型の第７トランジスタである。
【０００４】
上記バンドギャップ回路（BG2）は、第１抵抗（R1）と駆動用第１トランジスタ（Q1）のコレクタ、エミッタとの直列回路に、第２抵抗（R2）と分流用第２トランジスタ（Q2）のコレクタ、エミッタと第３抵抗（R3）との直列回路を並列接続し駆動用第１トランジスタ（Q1）と分流用第２トランジスタ（Q2）の各ベースを共通接続して、第１トランジスタ（Q1）のコレクタに接続して、第１、第２トランジスタ（Q1）、（Q2）にて第３カレントミラー回路（CM3）を構成すると共に、第１、第２抵抗（R1）、（R2）側に定電流源（I0）を接続し、第３抵抗（R3）の一端を接地し、かつ、第２抵抗（R2）と第２トランジスタ（Q2）との接続点に第３トランジスタ（Q3）のベースを接続してそのエミッタを接地したものである。
【０００５】
第２カレントミラー回路（CM2）は、定電流源（I0）と第３トランジスタ（Q3）のコレクタとの間に分流用第４トランジスタ（Q4）のエミッタ、コレクタを挿入し、定電流源（I0）にエミッタを接続した駆動用第５トランジスタ（Q5）とコレクタを第５トランジスタ（Q5）のコレクタと接続した第７トランジスタ（Q7）の直列回路と、第４、第５トランジスタ（Q4）、（Q5）の各ベースを共通接続して、第５トランジスタ（Q5）のコレクタに接続して構成される。第７トランジスタ（Q7）のエミッタは接地されていると共にそのベースは第１、第２トランジスタ（Q1）、（Q2）のベースに共通接続されている。
【０００６】
シャント用第６トランジスタ（Q6）は、第３、第４トランジスタ（Q3）、（Q4）の各コレクタの接続点と定電流源（I0）との間にベース、エミッタを接続してコレクタを接地している。
【０００７】
上記構成においてその動作例を次に示す。まず基準出力電圧（端子（Ａ）、（Ｂ）間電圧）を（Vr）、第１、第２、第３トランジスタ（Q1）、（Q2）、（Q3）のベース、エミッタ間の各電圧を（VBE1）、（VBE2）、（VBE3）、第２トランジスタ（Q2）のエミッタ電圧を（ΔVBE）、第１、第２、第３各抵抗（R1）、（R2）、（R3）の抵抗値をそれぞれ（R1）、（R2）、（R3）、第２抵抗（R2）の端子間電圧を（V2）、抵抗（R1）、（R2）に流れる電流を（I1）、（I2）、第３、第４、第５各トランジスタ（Q3）、（Q4）、（Q5）の各コレクタ電流を（I3）、（I4）、（I5）、第６トランジスタ（Q6）のエミッタ電流を（I6）、各トランジスタのエミッタ面積比を（AE1〜AE6）とする。
【０００８】
今、AE1＝1／N・AE2、AE3＝AE1、AE4＝AE5とすると、
【数１】
2005209053.tif 000003
また、
【数２】
2005209053.tif 000004
但し（２ａ）式において、qは電子の電荷、kはボルツマン定数、Tは絶対温度、IE1及びIE2は第１、第２トランジスタ（Q1）及び（Q2）のエミッタ電流である。
【０００９】
ここで第１、第２抵抗（R1）及び（R2）の抵抗値を等しくする（R1＝R2）と、第１、第２トランジスタ（Q1）及び（Q2）のコレクタ電流が等しくなり、かつ、両トランジスタの電流増幅率ｈＦＥが充分に大きく無視できるものとすると、第１、第２トランジスタ（Q1）及び（Q2）のエミッタ電流は等しくなる。また、AE1＝1／N・AE2より（２ａ）式は以下で表わすことができる。
【数３】
2005209053.tif 000005
こうして正の温度特性を持たせることができる。
【００１０】
一方、電流（I2）により第２抵抗（R2）の両端に発生する電圧（V2）は、
【数４】
2005209053.tif 000006
で表わすことができる。よって、基準出力電圧（Vr）は、
【数５】
2005209053.tif 000007
となり、（５）式を温度（T）について微分すると、
【数６】
2005209053.tif 000008
で表わせる。ここで、（６）式右辺の第３項である第３トランジスタ（Q3）の電圧（VBE3）の温度特性は、略−2mV/℃で、かつ、（６）式右辺の第１項、第２項の温度特性は正である。そこで第２、第３抵抗（R2）、（R3）の各抵抗値及びその抵抗比により（６）式右辺の第１項、第２項の温度特性を＋2mV/℃になるように設定すると、∂Vr/∂T＝０となり、温度特性を補償できる。
【００１１】
上記のようにして温度特性が良好で、かつ、安定な基準出力電圧（Vr）を得ている（例えば、特許文献１参照。）。
【特許文献１】特開平６−１１０５７３号公報（第３、４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、前記従来の基準電圧回路２００では、製造工程における拡散の不均一の影響により第３トランジスタ（Q3）の電流増幅率ｈＦＥが減少すると、そのベース電流（IB3）が１／ｈＦＥに比例して増大し第２抵抗（R2）に流れるため、（５）式或いは（６）式の右辺の第２項の値を無視することができなくなり、安定した基準出力電圧（Vr）を得るのに限界があった。
【００１３】
本発明の目的は、上記した従来の欠点を改良し、製造工程における拡散の不均一の影響を少なくし、安定した基準出力電圧（Vr）を得られる基準電圧回路を提供するものである。
【課題を解決するための手段】
【００１４】
請求項１記載の発明は、コレクタとベースを第１の抵抗を介して定電流源に接続しエミッタを接地した駆動用の第１のトランジスタと、コレクタを第２の抵抗を介して定電流源に接続しベースを第１のトランジスタのベースに接続すると共にエミッタを第３の抵抗を介して接地した第２のトランジスタと、第２の抵抗と第２のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第３のトランジスタとを具備し、該第３のトランジスタのコレクタに第１のトランジスタのコレクタ電流に依存する電流を定電流方式にて供給し第１の抵抗と定電流源との接続点から基準電圧を出力する基準電圧回路において、
第１のトランジスタと同一のエミッタ面積を有し、コレクタを第２のトランジスタのコレクタに接続しエミッタを接地すると共にベースを第１のトランジスタのベースに接続した副分流トランジスタを有することを特徴とする基準電圧回路である。
【００１５】
請求項２記載の発明は、コレクタとベースを第１の抵抗を介して定電流源に接続しエミッタを接地した駆動用の第１のトランジスタと、コレクタを第２の抵抗を介して定電流源に接続しベースを第１のトランジスタのベースに接続すると共にエミッタを第３の抵抗を介して接地した分流用の第２のトランジスタとで第１のカレントミラー回路を構成し、第２の抵抗と第２のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第３のトランジスタと、第１のカレントミラー回路とで構成したバンドギャップ回路と、
エミッタを定電流源に接続しコレクタを第３のトランジスタのコレクタに接続した分流用の第４のトランジスタと、エミッタを定電流源に接続しコレクタとベースを第４のトランジスタのベースに接続した駆動用の第５のトランジスタとで構成した第２のカレントミラー回路と、
第３、第４のトランジスタのそれぞれのコレクタの接続点にベースを接続しエミッタを定電流源に接続すると共にコレクタを接地したシャント用第６のトランジスタと、
コレクタを第５のトランジスタのコレクタに接続しエミッタを接地すると共にベースを第１、第２のトランジスタのベースにカレントミラー接続した第７のトランジスタとを具備し、
第３、第７のトランジスタが第１のトランジスタと同一のエミッタ面積であり第１の抵抗と定電流源との接続点から基準電圧を出力する基準電圧回路において、
第１のトランジスタと同一のエミッタ面積を有し、コレクタを第２のトランジスタのコレクタに接続しエミッタを接地すると共にベースを第１のトランジスタのベースに接続した副分流トランジスタを有することを特徴とする基準電圧回路である。
【００１６】
請求項３記載の発明は、請求項１又は２記載の基準電圧回路において、全回路を同一半導体基板に集積化して形成したことを特徴とする基準電圧回路である。
【発明の効果】
【００１７】
請求項１及び２の発明によれば、第２トランジスタ（Q2）と副分流用の第８トランジスタ（Q8）で第２抵抗（R2）に流れる電流I2を大きくしたことにより、第３トランジスタ（Q3）の電流増幅率ｈＦＥの変動によるベース電流（IB3）の変動の電流I2に対する影響を小さくすることができ、基準電圧の安定性をより向上させた基準電圧回路を実現できる。また、全回路を同一半導体基板に集積化することで基準電圧回路を構成する各素子間の整合が取りやすくなり、基準電圧の微調整回路やその微調整操作も不用となることと合せて半導体集積回路の生産性を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
製造工程における拡散不均一に対する基準出力電圧の精度向上という目的を、第２トランジスタ（Q2）と副分流用の第８トランジスタ（Q8）で構成した並列回路により第２抵抗（R2）に流れる電流を大きくすることで実現した。
【実施例１】
【００１９】
以下に、本発明の第１実施例の基準電圧回路１００について、図１を参照して説明する。尚、図２と同一部分には同一符号を付してその説明を省略する。図２と相違する点は、第２トランジスタ（Q2）に並列に第１トランジスタ（Q1）と同一のNPN型の副分流用の第８トランジスタ（Q8）を追加すると共に図２の第２抵抗（R2）に替え抵抗値が半分の第４抵抗（R4）を接続した点である。
【００２０】
図１において、（BG1）はNPN型の第１、第２、第３、第８各トランジスタ（Q1）、（Q2）、（Q3）、（Q8）と第１、第３、第４各抵抗（R1）、（R3）、（R4）と定電流源（I0）とからなるバンドギャップ回路、（CM2）はPNP型の第４、第５各トランジスタ（Q4）、（Q5）からなる第２カレントミラー回路、（Q6）はPNP型のシャント用第６トランジスタ、（Q7）は第１トランジスタ（Q1）と同一のNPN型の第７トランジスタである。
【００２１】
上記バンドギャップ回路（BG1）は、第１抵抗（R1）と駆動用第１トランジスタ（Q1）のコレクタ、エミッタとの直列回路に、第４抵抗（R4）と分流用第２トランジスタ（Q2）のコレクタ、エミッタと第３抵抗（R3）との直列回路を並列接続し駆動用第１トランジスタ（Q1）と分流用第２トランジスタ（Q2）の各ベースを共通接続して、第１トランジスタ（Q1）のコレクタに接続している。
【００２２】
さらに、副分流用の第８トランジスタ（Q8）のコレクタ、エミッタを第２トランジスタ（Q2）のコレクタと接地間に挿入すると共に、ベースを第１、第２トランジスタ（Q1）、（Q2）のベースに共通接続して、第１、第２、第８トランジスタ（Q1）、（Q2）、（Q8）にて第１カレントミラー回路（CM1）を構成している。そして、第１、第４抵抗（R1）、（R4）側に定電流源（I0）を接続し、第３抵抗（R3）の一端を接地し、かつ、第４抵抗（R4）と第２トランジスタ（Q2）との接続点に第３トランジスタ（Q3）のベースを接続してそのエミッタを接地したものである。
【００２３】
第２カレントミラー回路（CM2）は、定電流源（I0）と第３トランジスタ（Q3）のコレクタとの間に分流用第４トランジスタ（Q4）のエミッタ、コレクタを挿入し、定電流源（I0）にエミッタを接続した駆動用第５トランジスタ（Q5）とコレクタを第５トランジスタ（Q5）のコレクタと接続した第７トランジスタ（Q7）の直列回路と、第４、第５トランジスタ（Q4）、（Q5）の各ベースを共通接続して、第５トランジスタ（Q5）のコレクタに接続して構成される。第７トランジスタ（Q7）のエミッタは接地されていると共にそのベースは第１、第２トランジスタ（Q1）、（Q2）のベースに共通接続されている。
【００２４】
シャント用第６トランジスタ（Q6）は、第３、第４トランジスタ（Q3）、（Q4）の各コレクタの接続点と定電流源（I0）との間にベース、エミッタを接続してコレクタを接地している。以上により、基準電圧回路１００が構成されている。
【００２５】
次に、本実施形態の基準電圧回路１００の動作について説明する。第４抵抗（R4）の抵抗値を（R4）、第４抵抗（R4）の端子間電圧を（V4）、抵抗（R4）に流れる電流を（IR4）、第８トランジスタ（Q8）のコレクタ電流を（I8）とする。基本的な回路動作については図２の基準電圧回路２００と同じで、第８トランジスタ（Q8）は第１トランジスタ（Q1）とカレントミラー回路を構成してその分流トランジスタとなり、また、第２トランジスタ（Q2）も第１トランジスタ（Q1）とカレントミラー回路を構成してその分流トランジスタとなっているため、I8＝ΔVBE／R3であるから、常に、
IR4＝I8＋ΔVBE／R3＋IB3＝２×ΔVBE／R3＋IB3
を満足する。また、R4＝R2／2（＝R1／2）であるから、（５）式と同様に、
【数７】
2005209053.tif 000009
となる。
【００２６】
（７ａ）式の右辺の第１行と第３項は、（５）式と同一であり、第２項のみ異なっている。第２項を比較すると、抵抗成分が半分となっているため、従来に比べて第３トランジスタ（Q3）の電流増幅率ｈＦＥの変動によるベース電流（IB3）の変動の影響を半減できる。
【００２７】
半導体集積回路で構成した場合、第１、第２、第３、第７、第８各トランジスタ（Q1）、（Q2）、（Q3）、（Q7）、（Q8）及び第４、第５、第６各トランジスタ（Q4）、（Q5）、（Q6）を隣接配置とすることにより、各々のトランジスタのVBE等の素子特性の整合がとれ、かつ、第１、第３、第４各抵抗（R1）、（R3）、（R4）も隣接配置とすることにより、抵抗値の相対比の整合がとれるという効果を得ることができる。
【００２８】
以上説明したように、第１実施例の基準電圧回路１００によれば、製造工程における拡散の不均一による第３トランジスタ（Q3）の電流増幅率ｈＦＥの変動の影響を半減させることができ、従来からの良好な温度特性を維持しつつ、基準電圧回路を構成する各素子間の整合性や生産性を向上させた基準電圧回路１００を提供することができる。
【００２９】
尚、第１実施例では、副分流用の第８トランジスタ（Q8）が1個の例で説明したが、副分流用のトランジスタを複数個並列接続した回路でも同様の効果を得ることができる。
【００３０】
また、第２カレントミラー回路（CM2）の駆動用第５トランジスタ（Q5）のコレクタと接地間に第７トランジスタ（Q7）を直列接続した例で説明したが、第７トランジスタ（Q7）に替え抵抗素子を用いた回路でも同様の効果を得ることができる。さらにまた、第１実施例では、副分流用の第８トランジスタ（Q8）のエミッタが接地されている例で説明したが、接地する代わりに定電流源（I0）が接続される（図示しない）高電圧電源よりも低い低電圧電源に接続した回路でも同様の効果を得ることができる。
【産業上の利用可能性】
【００３１】
本発明の基準電圧回路は、安定した基準電圧が要求される電子機器におけるバンドギャップ回路を用いた基準電圧発生のための回路として広く適用できる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施例の基準電圧回路１００を示す回路図。
【図２】従来の基準電圧回路２００を示す回路図。
【符号の説明】
【００３３】
Q1〜Q8    第１〜第８トランジスタ
R1〜R4    第１〜第４抵抗
IO    定電流源
BG1、BG2    バンドギャップ回路
CM1、CM2、CM3    カレントミラー回路
１００、２００    基準電圧回路
Ａ、Ｂ      基準出力電圧端子
【図１】
2005209053.tif 000010
【図２】
2005209053.tif 000011