(57)【要約】【課題】成形精度が高く、電気特性の良好な積層型電子部品の作製。【解決手段】複数のセラミック層２Ｂ１〜ｎ,２Ａ１〜４が積層一体化されてなる積層体２の内部からその最外面にわたって電気導体７を設ける。すると電気導体７の一部は積層体２外部に突出する。そこで、積層体２の最外面に被覆セラミック層９１,２を設ける。被覆セラミック層９１,２は電気導体７に対向する位置に貫通孔６を有する。被覆セラミック層９１,２の表面に貫通孔６を覆って外部電極８を設ける。そして、積層体２から突出する電気導体７を外部電極８に当接させて電気接続させる。【選択図】  図２
2005109099.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層一体化されてなる積層体と、
前記積層体の内部からその最外面にわたって設けられ、かつその一部が前記最外面から積層体外部に突出する電気導体と、
前記積層体の最外面に積層体に一体化されて設けられるとともに、前記電気導体が突出する位置に貫通孔が設けられた被覆セラミック層と、
を有する、
ことを特徴とする積層型電子部品。
【請求項２】
請求項１に記載の積層型電子部品において、
前記被覆セラミック層の表面に前記貫通孔を覆って設けられた外部電極を有し、
前記積層体から突出する前記電気導体が前記貫通孔内で前記外部電極に当接して電気接続される、
ことを特徴とする積層型電子部品。
【請求項３】
請求項１または２に記載の積層型電子部品において、
前記貫通孔の容積は、前記電気導体が前記積層体から突出する体積と略同等である、
ことを特徴とする電子部品。
【請求項４】
請求項１に記載の積層型電子部品において、
前記貫通孔の容積は、前記電気導体が前記積層体から突出する体積より大きく、かつ、前記貫通孔の内径は、前記電気導体の外径より大きい、
ことを特徴とする積層型電子部品。
【請求項５】
請求項１に記載の積層型電子部品において、
前記電気導体が前記被覆セラミック層から突出する突出高さ寸法をＢとし、この積層型電子部品の外部電極形成面の面積をＳとすると、以下の（１）式を満たす、
ことを特徴とする積層型電子部品。
Ｂ／［２√（Ｓ／π）］≦０．１  …（１）
【請求項６】
複数のセラミックグリーンシートが積層されるとともに、その内部からその最外面にわたって電気導体が設けられた積層体を作製する工程と、
前記積層体の最外面に、前記電気導体が突出する位置に貫通孔を有する被覆セラミックグリーンシートを設ける工程と、
前記積層体と前記被覆セラミックグリーンシートとを焼成するとともに、焼成により前記積層体が収縮することで、前記電気導体が前記積層体から前記貫通孔内に突出する工程と、
を含むことを特徴とする積層型電子部品の製造方法。
【請求項７】
請求項６に記載の積層型電子部品の製造方法において、
前記被覆セラミックグリーンシートを焼成して得られた被覆セラミック層の表面に、前記貫通孔に突出する電気導体に当接して電気接続される外部電極を設ける工程と、
をさらに含むことを特徴とする積層型電子部品の製造方法。
【請求項８】
請求項６または７に記載の積層型電子部品の製造方法において、
前記貫通孔として、前記電気導体が前記積層体から突出する体積と同等の容積を有するものを作製する、
ことを特徴とする積層型電子部品の製造方法。
【請求項９】
請求項６または７に記載の積層型電子部品の製造方法において、
前記貫通孔として、前記電気導体が前記積層体から突出する体積より大きい容積を有し、かつ、前記貫通孔の内径が前記電気導体の外径より大きいものを作製する、
ことを特徴とする積層型電子部品の製造方法。
【請求項１０】
請求項６に記載の積層型電子部品の製造方法において、
前記貫通孔として、前記電気導体が前記被覆セラミックグリーンシートを焼成して得られた被覆セラミック層から突出する突出高さ寸法をＢとし、この積層型電子部品の外部電極形成面の面積をＳとすると、以下の（１）式を満たすものを作製する、
ことを特徴とする積層型電子部品の製造方法。
Ｂ／［２√（Ｓ／π）］≦０．１  …（１）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層体の内部からその最外面にわたって電気導体（ビア）を形成し、この電気導体と外部電極とを電気接続してなる積層型電子部品に関する。
【背景技術】
【０００２】
従来から、積層型電子部品として次のものがある。この積層型電子部品は、複数のセラミック層が積層一体化された積層体を有する。積層体は、その最外面からその内部に通じる孔を有する。孔には、電気導体が充填される。電気導体は、孔に充填されることで積層体の内部からその最外面にわたって配置される。積層体の最外面には外部電極が設けられる。外部電極は孔の外表面を覆って設けられており、孔内の電気導体と外部電極とは物理的に当接して電気接続される。
【０００３】
積層体の内部には内部配線層が設けられる。内部配線層の一部は孔の底部に露出して電気導体に物理的に当接しており、これにより、内部配線層と電気導体とは互いに電気接続される。したがって、内部配線層と外部電極とは、孔内の電気導体を介して互いに電気接続される。
【０００４】
以上の構成を有する積層型電子部品において、積層体を構成するセラミック層は、セラミックグリーンシートの焼成物から構成されており、焼成処理されることで所望の電気絶縁物として機能する。焼成処理に際してセラミックグリーンシートの収縮率は、一般的に電気導体の収縮率より大きい。そのため、セラミックグリーンシートとともに収縮する孔の容積と電気導体の体積との間に差が生じてしまい、貫通孔内に電気導体を収納できなくなってその応力で積層体に亀裂が生じる場合がある。
【０００５】
このような不都合を解消したものとして、従来から次の構成がある。この構成は、２種類のセラミックグリーンシートを有する。第１のシートは前記孔の一部を構成する貫通孔を有し、その貫通孔に電気導体が充填される。第２のシートは前記孔の一部を構成するものの、その内部に電気導体が充填されていない空孔状態の貫通孔を有する。そして、第１のシートの間に第２のシートを介在させた状態でこれらシートが積層されて焼成される。
【０００６】
この構成によれば、電気導体と孔との間の体積誤差に起因して孔の内壁に作用する応力は、空孔状態の貫通孔に電気導体が膨出することで吸収され、これによって積層体の亀裂が防止される（例えば、特許文献１参照）。
【特許文献１】特開２００３−１３３１７４号公報（段落０００５〜０００９,図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の積層型電子部品の構成では、積層体の亀裂を防止することはできる。しかしながら、孔内壁に作用する応力を吸収するために発生する電気導体の膨出は、孔内において積層体の内側に向かう方向だけでなく外側に向かう方向にも発生する。
【０００８】
従来の構成は、積層体の亀裂の原因となる積層体内部残存応力の吸収を想定して考察されたものであって、空孔状態の貫通孔を有するセラミックグリーンシートは積層体の内部に配置されている。そのため、積層体の内側に向かう電気導体の膨出は吸収される。
【０００９】
しかしながら、従来の構成では、積層体の外側に向かう電気導体の膨出を吸収することができない。そのため、焼成後の積層体においてその表面から電気導体が外部に突出してしまう。
【００１０】
電気導体の突出は積層型電子部品の外観不良の原因となるうえに、次のような不具合を生じさせる。積層型電子部品の表面には、通常、電気導体に電気接続される外部電極が設けられる。外部電極は、積層体に導電性ペーストを塗布焼付する方法等により形成される。このような方法で外部電極を形成する場合において電気導体が積層体から突出すると、図１１に示されるように、電気導体と外部電極とが密着せずに両者の間に空隙が発生して良好に電気接続できなくなる。図１１は、積層型電子部品の要部断面図である。図１１において、符号１００は、焼成後の積層体である。１０１は積層体１００から突出する電気導体である。１０２は、積層体１００の端部に設けられる外部電極である。１０３は、電気導体１０１と外部電極との間に形成される空隙である。
【００１１】
また、図１２に示されるように、外部電極１０２を、導電性ペーストの塗布により形成する際には、積層体１００の外部電極形成面１００ａが導体ペースト槽１１０に浸漬されることで、塗布作業が実施される。この場合、導電性ペースト槽１１０に注入される導電性ペースト１１１の注入深さｈ１を積層体１００における外部電極１０２のチップ側面へ回り込んだ長さｈ３に一致させた状態で作業を行うことがある。そうすれば、積層体１００の外部電極形成面１００ａを導電性ペースト槽１１０の底面１１０ａに当接させることで、形成精度の十分に高い外部電極１０２を簡単に積層体１００に形成することができる。
【００１２】
しかしながら、このようして外部電極１０２を形成する場合において、電気導体１０１が積層体１００から突出した状態になると、電気導体１０１の突出部位が導電性ペースト槽１１０の底面１１０ａに当接するために、積層体１００の外部電極形成面１００ａが導電性ペースト槽１１０の底面１１０ａに面着しなくなる。この製法における外部電極１０２の形成精度は、積層体１１０の外部電極形成面１００ａが導電性ペースト槽１１０の底面１１０ａに正確に面着することを前提にして設定されており、電気導体１０１の突出部位が導電性ペースト槽１１０の底面１１０ａに当接する従来の構成では、外部電極１０２を精度高く形成することが困難となる。具体的にいえば、外部電極１０２の端辺１０２ａが、積層体１００の外部電極形成面１００ａに対して斜めになってしまう。このような外部電極１０２の形成不良は、外観不良となるばかりでなく、積層型電子部品を回路基板に実装する際における接続不良の原因となる。
【００１３】
なお、このような課題は、コイル構造を内蔵するとともに外部電極を備えた積層型電子部品だけでなく、コイル構造を内蔵するものの外部電極は備えていない積層型電子部品においても同様に発生する。この場合、積層体から突出する電気導体は、積層型電子部品の実装の邪魔になり、接続不良や外観不良を引き起こす。
【課題を解決するための手段】
【００１４】
本発明の積層型電子部品は、上記課題を解決するために、
・複数のセラミック層が積層一体化されてなる積層体と、
・前記積層体の内部からその最外面にわたって設けられ、かつその一部が前記最外面から積層体外部に突出する電気導体と、
・前記積層体の最外面に積層体に一体化されて設けられるともに、前記電気導体が突出する位置に貫通孔が設けられた被覆セラミック層と、
を有する。
【００１５】
また、本発明の積層型電子部品の製造方法は、
・複数のセラミックグリーンシートが積層されるとともに、その内部からその最外面にわたって電気導体が設けられた積層体を作製する工程と、
・前記積層体の最外面に、前記電気導体が突出する位置に貫通孔を有する被覆セラミックグリーンシートを設ける工程と、
・前記積層体と前記被覆セラミックグリーンシートとを焼成するとともに、焼成により前記積層体が収縮することで、前記電気導体が前記積層体から前記貫通孔内に突出する工程と、
を含む。
【００１６】
これにより本発明の積層型電子部品やその製造方法は次の作用を発揮する。積層体から突出する電気導体が貫通孔内に吸収されるために、被覆セラミック層の表面からの突出を抑制することができる。そのため、外部電極を、導体ペーストの塗布やスパッタリングといった手法により形成しても外部電極と電気導体とは十分に密着して強固に電気接続される。
【００１７】
本発明の積層型電子部品は、例えば次のような形態で使用される。前記被覆セラミック層の表面に前記貫通孔を覆って外部電極を設ける。そして、前記積層体から突出する前記電気導体が前記貫通孔内で前記外部電極に当接して電気接続される。
【００１８】
このような使用形態とするために、積層型電子部品の製造方法では、前記被覆セラミックグリーンシートを焼成して得られた被覆セラミック層の表面に、前記貫通孔に突出する電気導体に当接して電気接続される外部電極を設ける工程をさらに含む。
【００１９】
本発明の好ましい実施態様として、前記貫通孔の容積を、前記電気導体が前記積層体から突出する体積と同等としてもよい。そうすれば、電気導体は、貫通孔の容積をほぼ占有した状態で貫通孔に充填されることになり、電気導体の最外表面は被覆セラミック層の表面とほぼ面一となる。これにより、電気導体と外部電極とは間に空隙を生じさせることなく、さらに強固に面着されて電気接続される。
【００２０】
本発明の好ましい実施態様として、前記貫通孔の容積を、前記電気導体が前記積層体から突出する体積より大きく、かつ、前記貫通孔の内径を前記電気導体の外径より大きくしてもよい。そうすれば、被覆セラミック層の表面で露出する電気導体の表面積が大きくなり、その分、電気導体と外部電極との間の接触面積が増大して両者の間の電気接続強度が高くなる。
【００２１】
本発明の好ましい実施態様として、前記電気導体が前記被覆セラミックグリーンシートを焼成して得られた被覆セラミック層から突出する突出高さ寸法をＢとし、前記積層体の外部電極形成面の面積をＳとすると、以下の（１）式を満してもよい。
Ｂ／［２√（Ｓ／π）］≦０．１  …（１）
そうすれば、製造時の不具合を生じさせることなく、成形精度の高い積層型電子部品を作製することが可能となる。
【発明の効果】
【００２２】
本発明によれば、成形精度が高く、電気特性の良好な積層型電子部品が得られる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明に係る積層型電子部品、およびその製造方法が添付図面の参照に基づいて説明される。
【００２４】
［第１実施形態］
本実施の形態では、積層型チップコイル１において本発明が実施される。図１はその断面図であり、図２は要部の分解斜視図である。積層型チップコイル１は、長方形あるいは正方形形状を有する複数枚のセラミック層２Ａ１〜４,２Ｂ１〜ｎと被覆セラミック層９１,２とを有する。セラミック層２Ａ１〜４,２Ｂ１〜ｎと被覆セラミック層９１,２とは、セラミックグリーンシートの焼結体から構成される。これらセラミック層は順次積層されて一体化されて積層体２を構成する。具体的には、積層されたセラミック層２Ｂ１〜ｎを中心にして、その一端にセラミック層２Ａ１,２が、他端にセラミック層２Ａ３,４がそれぞれ積層配置される。積層体２の最外層に配置されるセラミック層２Ａ１のさらに外側に被覆セラミック層９１が積層配置され、同じく最外層に配置されるセラミック層２Ａ４のさらに外側に被覆セラミック層９２が積層配置される。
【００２５】
以上の積層構成を有するセラミック層２Ｂ１〜ｎ,２Ａ１〜４と被覆セラミック層９１,２とは次の構成を備える。セラミック層２Ｂ１〜ｎそれぞれの上面にコイル用電極パターン３１〜ｎが設けられる。セラミック層２Ｂ１〜ｎそれぞれに、その厚み方向に貫通して層間接続用ビアホール４が設けられる。層間接続用ビアホール４は、セラミック層２Ｂ１〜ｎに設けられる貫通孔に導電性ペースト等の電気導体７が充填されることで構成される。コイル用電極パターン３１〜ｎは層間接続用ビアホール４を介して電気接続される。接続されるコイル用電極パターン３１〜ｎは、全体として螺旋状のコイル導体３を形成する。
【００２６】
セラミック層２Ａ１〜４は、その厚み方向に貫通して引出し用ビアホール５が設けられる。引出し用ビアホール５は、セラミック層２Ａ１〜４に設けられる貫通孔に導電性ペースト等の電気導体７が充填されることで構成される。セラミック層２Ａ１,２に設けられる引出し用ビアホール５,５は互いに当接して電気接続される。セラミック層２Ａ１，２の引出し用ビアホール５の一端はコイル用電極パターン３１〜ｎの一端に当接して電気接続される。セラミック層２Ａ３,４に設けられる引出し用ビアホール５,５は互いに当接して電気接続される。セラミック層２Ａ３，４の引出し用ビアホール５の一端はコイル導体３の他端に当接して電気接続される。
【００２７】
被覆セラミック層９１，２それぞれは、その厚み方向に沿って貫通孔６が設けられる。貫通孔６は、被覆セラミック層９１,２単体の成型当初において空孔状態である。しかしながら、セラミック層２Ａ１〜４とセラミック層２Ｂ１〜ｎと被覆セラミック層９１，２とが圧縮,焼成処理により積層一体化されると、セラミック層２Ａ１〜４の引出し用ビアホール５を構成する電気導体７が、セラミック層２Ａ１，４から貫通孔６に膨出して貫通孔６を埋める。以下、セラミック層２Ａ１，４から突出する電気導体７は電気導体７'と記される。電気導体７'は被覆セラミック層９１,２の貫通孔６に収納されるために被覆セラミック層９１,２の外部に突出することはない。電気導体７'を収納するため、貫通孔６の容積は電気導体７’の体積と略同等に設定される。したがって、電気導体７’は貫通孔６全体に充填され、貫通孔６の開口は、充填される電気導体７’によって被覆セラミック層９１,２の表面とほぼ面一になる。電気導体７’の体積は、焼成時のセラミック層２Ｂ１〜ｎ,２Ａ１〜４や電気導体７の収縮率等に基づいて予め算定される。貫通孔６の容積は、貫通孔６の径と、被覆セラミック層９１,２の厚みとに基づいて設定される。また、被覆セラミック層９１,２をそれぞれ複数枚用いることで調整してもよい。
【００２８】
積層体２と一体化された被覆セラミック層９１,２の表面に外部電極８が形成される。外部電極８は被覆セラミック層９１,２の貫通孔６の開口部位において、電気導体７’に当接して電気接続される。なお、図２では、外部電極８は図示省略される。
【００２９】
次に、この積層型チップコイル１の製造方法が説明される。図３に示されるように、長方形あるいは正方形形状を有する複数枚のセラミックグリーンシート２Ａ１〜４’,２Ｂ１〜ｎ’と被覆セラミックグリーンシート９１,２’とが用意される。これらのセラミックグリーンシートは、例えば、次のようにして作製される。フェライト粉末,バインダ,可塑剤などの原料が混合され、ボールミルで粉砕混合されてスラリー状の組成物とされたのち、脱気処理されて粘度が調整される。粘度が調整された組成物がドクターブレード法等の手法でキャリアフィルム上にセラミックグリーンシートとして形成される。
【００３０】
セラミックグリーンシート２Ｂ１〜ｎ’それぞれに、その厚み方向に貫通して層間接続用ビアホール４が形成される。層間接続用ビアホール４は、セラミック層２Ｂ１〜ｎ’に貫通孔が形成されたうえで、その貫通孔に導電性ペースト等の電気導体が充填されることで形成される。セラミックグリーンシート２Ａ１〜４それぞれに、その厚み方向に貫通して引出し用ビアホール５が形成される。引出し用ビアホール５は、セラミックグリーンシート２Ａ１〜４’に貫通孔が形成されたうえで、その貫通孔に導電性ペースト等の電気導体が充填されることで形成される。このように、引出し用ビアホール５は基本的には層間接続用ビアホール４と同様の構成を備える。被覆セラミック層９１,２それぞれに、その厚み方向に貫通する貫通孔６が形成される。
【００３１】
セラミックグリーンシート２Ａ１,２に設けられる引出し用ビアホール５は互いにグリーンシート上の同一位置に配置される。同様に、セラミックグリーンシート２Ａ３,４に設けられる引出し用ビアホール５は互いにグリーンシート上の同一位置に配置される。被覆セラミック層９１に設けられる貫通孔６は、セラミックグリーンシート２Ａ１に設けられる引出し用ビアホール５と同一位置に配置される。被覆セラミック層９２に設けられる貫通孔６は、セラミックグリーンシート２Ａ４に設けられる引出し用ビアホール５と同一位置に配置される。
【００３２】
セラミックグリーンシート２Ｂ１〜ｎ’それぞれの上面にコイル用電極パターン３１〜ｎが形成される。コイル用電極パターン３１〜ｎは、例えば、厚膜印刷,塗布,蒸着,スパッタリング等の手法により形成される。各セラミックグリーンシート２Ｂ１〜ｎ’のコイル用電極パターン３１〜ｎの一端は、そのセラミックグリーンシート２Ｂ１〜ｎ'の層間接続用ビアホール４に対向する位置に配置される。なお、図３中において、コイル用電極パターン３１〜ｎは、直線形状に描写されているが、これは、図面描写上、簡略化した表現であって、実際は、図２に示したように、螺旋形状の一部分形状を備えている。なお、コイル用電極パターン３１〜ｎと層間接続用ビアホール４とは同時に形成されてもよい。
【００３３】
セラミックグリーンシート２Ｂ１〜ｎ’は、図４に示されるように順次積層される。このとき、各セラミックグリーンシート２Ｂ１〜ｎ’のコイル用電極パターン３１〜ｎの他端は、そのセラミックグリーンシート２Ｂ１〜ｎ'に隣接するセラミックグリーンシート２Ｂ１〜ｎ'の層間接続用ビアホール４に対向する位置に配置される。そのため、セラミックグリーンシート２Ｂ１〜ｎ'が積層されることで、各セラミックグリーンシート２Ｂ１〜ｎ'のコイル用電極パターン３１〜ｎは、隣接するセラミックグリーンシート２Ｂ１〜ｎ'の層間接続用ビアホール４それぞれに当接する。これによりコイル用電極パターン３１〜ｎは全体として螺旋状のコイル導体３の形状となる。
【００３４】
最外層に配置されるセラミックグリーンシート２Ａ１’のさらに外側にセラミックグリーンシート９１'が積層配置される。同じく最外層に配置されるセラミックグリーンシート２Ａ４'のさらに外側に被覆セラミックグリーンシート９２'が積層配置される。これによりセラミックグリーンシートの積層体２’が形成される。
【００３５】
積層される被覆セラミック層９１,２の貫通孔６は、セラミック層２Ａ１,４の引出し用ビアホール５に対向する。なお、積層体２'はセラミック層と電極パターンとを交互に印刷する印刷工程によって形成されてもよい。
【００３６】
積層されたセラミックグリーンシート２Ａ１〜４’,２Ｂ１〜ｎ’,９１,２が図５に示されるように、圧縮成形される。さらに、圧縮成形されたセラミックグリーンシートの積層体２’が個々の積層体２’に切断される。なお、図３〜図５では、マザーシート状態ではなく、一つの部品領域のみが図示される。切断された個々の積層体２'が焼成処理により一体化される。焼成処理は、例えば、５００℃の脱バインダ処理と８９０℃の本焼成処理とにより実施される。個々の積層体２'は被覆セラミック層９１,２が一体化された積層体２となる。
【００３７】
その際、セラミックグリーンシートと電気導体との間の焼成時の収縮率の相違に基づき、セラミックグリーンシート２Ａ１〜４’（＝セラミック層２Ａ１〜４）の引出し用ビアホール５を構成する電気導体７は、その厚み方向外側に向けて突出する。しかしながら、突出する電気導体７はセラミックグリーンシート９１,２（＝被覆セラミック層９１,２）に設ける貫通孔６内に膨出してそこに収納される。そのため、セラミックグリーンシート２Ａ１〜４’（セラミック層２Ａ１〜４）から膨出する電気導体７は被覆セラミック層９１,２が一体化された積層体２の外部に突出せず、セラミックグリーンシート９１,２（被覆セラミック層９１,２）の表面は平坦な状態が維持される。ここで、貫通孔６の大きさは、セラミックグリーンシート２Ａ１〜４’（セラミック層２Ａ１〜４）から膨出する電気導体７の体積と略同じ容積を有する大きさに設定される。これにより、膨出する電気導体７はすべて貫通孔６に収納されて被覆セラミック層９１,２が一体化された積層体２の外部に突出しない。貫通孔６の大きさの調整は、・セラミックグリーンシート９１,２の厚みを変更する、・貫通孔６の径を変更する、・これらの方法の組み合わせ、により実施できる。ここで、研磨容器内に被覆セラミック層９１,２が一体化された積層体２と研磨剤と、緩衝液とを投入し、バレル処理をしてもよい。バレル処理することで、チップの角がとれ、チップ欠けなどを抑制できるうえ、仮に貫通孔６から電気導体７が幾分突出したとしても、電気導体７の突出量を減らすことができる。
【００３８】
最後に、図１に示されるように、被覆セラミック層９１,２が一体化された積層体２の表面に外部電極８が形成される。外部電極８は、被覆セラミック層９１,２の表面を覆って配置される。外部電極８は、例えば、導電性ペーストに被覆セラミック層９１,２が一体化された積層体２を浸漬する方法により形成される。導電性ペーストに含まれる導電材料としては、銀（Ａｇ）の他、Ａｇ−Ｐｄ,ニッケル（Ｎｉ）,銅（Ｃｕ）等の金属やその合金であってもよい。外部電極８の形成方法は、上記の方法の他、印刷,蒸着,スパッタリングでもよい。形成される外部電極８の表面には、Ｎｉメッキが施されたのち、Ｓｎメッキが施される。
【００３９】
以下、外部電極８の形成方法の詳細が説明される。ここでは、図６が参照されて、被覆セラミック層９１,２が一体化された積層体２を導電性ペーストに浸漬する方法により外部電極８が形成される場合が説明される。
【００４０】
まず、浸漬槽１０に導電性ペースト１１が注入される。浸漬槽１０における導電性ペースト１１の注入深さｈ１は次のように設定される。図１に示されるように、被覆セラミック層９１,２に配置される外部電極８のチップ側面へ回り込んだ長さをｈ３とすると、導電性ペースト１１の注入深さｈ１は外部電極８のチップ側面へ回り込んだ長さｈ３と同等に設定される。
【００４１】
導電性ペースト１１が注入深さｈ１で注入された浸漬槽１０に被覆セラミック層９１,２が一体化された積層体２が浸漬される。被覆セラミック層９１,２が一体化された積層体２は、被覆セラミック層９１,２を浸漬槽１０に向けて浸漬される。浸漬に際して、被覆セラミック層９１,２が一体化された積層体２は、被覆セラミック層９１,２が浸漬槽１０の底面に接するまで浸漬槽１０内に押し込まれる。すると、導電性ペースト１１の注入深さｈ１と同等のチップ側面へ回り込んだ長さｈ３を有する外部電極８が、被覆セラミック層９１,２が一体化された積層体２の端部に形成される。
【００４２】
このとき、被覆セラミック層９１,２から電気導体７’が突出した状態になると、被覆セラミック層９１,２は浸漬槽１０の底面全体に接することができなくなり、積層体２は、斜めに傾いた状態で浸漬槽１０に浸漬されることになる。すると、突出する電気導体７’の周囲に気泡が生じやすくなる。ここに気泡が生じると、電気導体７’と外部電極８との間の導通不良の原因となるばかりか、外部電極８の耐久性を劣化させる原因ともなる。
【００４３】
さらには、電気導体７’が突出すると、積層体２に形成される外部電極８の形状も被覆セラミック層９１,２に対して傾くことになる。これでは、外観不良となるばかりか、積層型チップコイル１を回路基板等に実装する際における接続不良の原因ともなりかねない。
【００４４】
これに対して、本実施形態では、被覆セラミック層９１,２から電気導体７’が突出しないため、被覆セラミック層９１,２は浸漬槽１０の底面全体に接し、積層体２は、傾くことなく浸漬槽１０に浸漬されることになる。そのため、積層体２に形成される外部電極８の形状も被覆セラミック層９１,２に対して平行な形状となる。その結果、電気導体７の外表面の周囲に気泡が生じることもない。また、外部電極８の外観も良好となり、外部電極８の形状に起因する積層型チップコイル１の接続不良も生じなくなる。
【００４５】
なお、貫通孔６の形状は、上述したように、引出し用ビアホール５の径と同等にする以外に、図７に示されるように、引出し用ビアホール５の径より小さくしてもよく、逆に引出し用ビアホール５の径より大きくしてもよい。電気導体７’の突出量が少ない場合は、その突出量に合わせて、貫通孔６の大きさ（径）や厚みを小さくしてもよい。
【００４６】
反対に、図８に示されるように、貫通孔６の径を引出し用ビアホール５の径より大きくすることで、セラミック層２Ａ１,４から突出する電気導体７’を、貫通孔６内において貫通孔６の内壁に当接させることなく露出させる。この構成によれば、電気導体７’と外部電極８とが接する面積を大きくすることが可能となり、その分、電気導体７’と外部電極８との接続強度が増大する。この構成は、スパッタリングにより外部電極８を形成する場合において特に有効となる。
【００４７】
なお、本発明は、先に述べたように、電気導体７の外部への突出を抑制するものであり、必ずしもわずかに突出するものまで排除するものではなく、一定の条件下であれば、幾分突出したものであっても、本発明に含まれるものである。
【００４８】
図９に示されるように、電気導体７’の被覆セラミック層９１,２からの突出高さ寸法をＢとし、積層型チップコイル１の外部電極形成面（被覆セラミック層９１,２の表面）の面積をＳとすると、以下の（１）式を満たすようにするのが好ましい。
Ｂ／［２√（Ｓ／π）］≦０．１  …（１）
これは次のような理由による。図１０に示されるように、複数の積層体２を、基台２０の粘着面２１に貼着させる。ここでは、６０分のバレル処理が実施された積層体２を用いる。さらには、粘着面２１の粘着力は、この種の電子部品作成時に一般に採用される４．６２×１０４Ｎ／ｍ２とされる。
【００４９】
貼着は、外部電極８を形成する被覆セラミック層９１,２の面の反対側に位置する被覆セラミック層９２,１を貼着面２１に粘着させることで実施される。この状態で複数の積層体２を導電性ペースト１１の浸漬槽１０に浸漬させて外部電極８を形成する場合が想定される。
【００５０】
この場合において被覆セラミック層９１,２の厚みを調整することで、電気導体７’の突出量Ｂが０．００７ｍｍ〜０．０６４ｍｍの範囲で調整される。突出量Ｂの調整により、上述した（１）式におけるＢ／［２√（Ｓ／π）］の値は、０．０１（１％）〜０．１３（１３％）の範囲で調整される。以上の調整が実施された積層体２に、図１０に示される方法により外部電極８が形成される。
【００５１】
このようにして外部電極８が形成された積層型チップコイル１の各種特性が測定された。その結果が、次の表１に示される。
【００５２】
【表１】
2005109099.tif 000003
Ｂ／［２√（Ｓ／π）］の値が０．１３（１３％）を超えると、粘着面２１による積層体２の保持力が弱くなり、浸漬槽１０に脱落する積層体２の数が多数となる。脱落数は積層型チップコイル１の工業化が困難となる程度の数となる。また、粘着面２１から脱落しなかった積層体２においても、形成される外部電極８の形状は不安定になり、外部電極８の幅寸法ｈ２はばらつく。
【００５３】
Ｂ／［２√（Ｓ／π）］の値が０．１２（１２％）となる場合、粘着面２１による積層体２の保持力がある程度高くなり、積層体２は浸漬槽１０に脱落しなくなる。しかしながら、粘着面２１から脱落しなかった積層体２においても、形成される外部電極８の形状は不安定になり、外部電極８の幅寸法ｈ２はばらつく。さらに、外部電極８にＮｉメッキとＳｎメッキとが施されたのちの外部電極８を観察すると、電気導体７’が突出する分に相当する凸部が形成される。このような凸部は外観不良となるばかりか、積層型チップコイル１と他の部材との間の接続時において接続不良を引き起こす要因ともなる。そのため、このような凸部が形成されるＢ／［２√（Ｓ／π）］＝０．１２（１２％）の設定は、採用不可能である。
【００５４】
これに対して、Ｂ／［２√（Ｓ／π）］の値が０．１（１０％）以下となると、上述した各不都合は全く生じない。よって、Ｂ／［２√（Ｓ／π）］の値を、０．１（１０％）以下とするのが好ましい。
【００５５】
なお、本発明に係る積層型電子部品の製造方法は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、本発明は、積層型チップコイルの他に、積層型ＬＣノイズフィルタや多層基板、ビアホールを連接して構成したビアインダクタを用いた積層型ＬＣフィルタ（低域通過フィルタ、帯域通過フィルタ、帯域阻止フィルタ、高域通過フィルタなど）や、連接したビアホールを用いたコンデンサや、カプラ、バラン、ディレイラインなどにも適用することができる。
【００５６】
また、前記第１実施形態は、コイル軸が実装面に対して平行である横巻きの積層型チップコイルであるが、コイル軸が実装面に対して直交する縦巻き構造であってもよい。
【００５７】
また、前記第１実の形態では、外部電極８を備えた積層型チップコイル１において本発明を実施したが、本発明は、引き出し用ビアホール５をそのまま接続用ランドとして用いるような、外部電極８を備えない積層型電子部品においても同様に実施することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施形態の積層型チップコイルの構成を示す断面図である。
【図２】実施の形態の積層型チップコイルの構成を示す分解斜視図である。
【図３】実施の形態の積層型チップコイルの製造方法の第１の工程を示す断面図である。
【図４】実施の形態の積層型チップコイルの製造方法の第２の工程を示す断面図である。
【図５】実施の形態の積層型チップコイルの製造方法の第３の工程を示す断面図である。
【図６】実施の形態の積層型チップコイルの製造方法の第４の工程を示す図である。
【図７】本発明の変形例を示す要部拡大断面図である。
【図８】本発明の他の変形例を示す要部拡大断面図である。
【図９】本発明の他の変形例の構造の説明に供する図である。
【図１０】本発明の積層型チップコイルの他の製造方法の説明に供する図である。
【図１１】従来例の構成を示す断面図である。
【図１２】従来例の製造方法を示す図である。
【符号の説明】
【００５９】
１  積層型チップコイル              ２  積層体
２Ａ１〜４,２Ｂ１〜ｎ  セラミック層      ９１,２  被覆セラミック層
２Ａ１〜４',２Ｂ１〜ｎ',９１,２' セラミックグリーンシート
３  コイル導体                        ３１〜ｎ  コイル用電極パターン  
４  層間接続用ビアホール            ５  引出し用ビアホール
６  貫通孔                          ７  電気導体
７’突出する電気導体                ８  外部電極
１０  浸漬槽                        １１  導電性ペースト
２０  基台                          ２１  粘着面
ｈ１  深さ寸法                      ｈ２  幅寸法
【図１】
2005109099.tif 000004
【図２】
2005109099.tif 000005
【図３】
2005109099.tif 000006
【図４】
2005109099.tif 000007
【図５】
2005109099.tif 000008
【図６】
2005109099.tif 000009
【図７】
2005109099.tif 000010
【図８】
2005109099.tif 000011
【図９】
2005109099.tif 000012
【図１０】
2005109099.tif 000013
【図１１】
2005109099.tif 000014
【図１２】
2005109099.tif 000015