(57)【要約】      （修正有）【課題】  ＢＧＡ型の半導体装置において、半導体チップの端部を被覆する保護膜の膜厚が薄くなることに起因した、半導体装置の歩留まりや信頼性が低下するといった問題を抑止する。【解決手段】  第１の配線３が形成された半導体チップ１上に樹脂５を介して接着されたガラス基板４と、前記第１の配線３に接続され、第２の絶縁膜６を介して前記半導体チップ裏面にまで延在された第２の配線８と、前記第２の配線８上に保護膜１０が形成され、当該保護膜１０の開口部を介して当該第２の配線８に接続された導電端子１１とを有するものにおいて、前記半導体チップ裏面の端部にダミーパターン７ｂが形成されていることを特徴とする。【選択図】  図７
2005101411.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線が形成された半導体チップ上に接着剤を介して接着された支持板と、
前記第１の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在された第２の配線と、
前記第２の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第２の配線に接続された導電端子とを有する半導体装置において、
前記半導体チップ裏面の端部にダミーパターンが形成されていることを特徴とする半導体装置。
【請求項２】
第１の配線が形成された半導体チップ上に接着剤を介して接着された第１の支持板と、
前記半導体チップの裏面に接着剤を介して接着された第２の支持板と、
前記第１の配線に接続され、前記第２の支持板上にまで延在された第２の配線と、
前記第２の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第２の配線に接続された導電端子とを有する半導体装置において、
前記第２の支持板上で、前記半導体チップ裏面の端部にダミーパターンが形成されていることを特徴とする半導体装置。
【請求項３】
前記導電端子の下方には緩衝膜が形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記ダミーパターンが前記緩衝膜と同一材料から形成されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ダミーパターンが前記第２の配線と交差しないように形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
第１の配線が形成された半導体チップ上に接着剤を介して第１の支持板を接着する工程と、
前記半導体チップ裏面の端部にダミーパターンを形成する工程と、
前記第１の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在する第２の配線を形成する工程と、
前記第２の配線上に保護膜を形成し、当該保護膜の開口部を介して当該第２の配線に接続された導電端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項７】
第１の配線が形成された半導体チップ上に接着剤を介して第１の支持板を接着する工程と、
前記半導体チップの裏面に接着剤を介して第２の支持板を接着する工程と、
前記第２の支持板上で、半導体チップ裏面の端部にダミーパターンを形成する工程と、
前記第１の配線に接続され、前記第２の支持板上にまで延在する第２の配線を形成する工程と、
前記第２の配線上に保護膜を形成し、当該保護膜の開口部を介して当該第２の配線に接続された導電端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
前記導電端子の下方に緩衝膜を形成する工程を有することを特徴とする請求項６または請求項７に記載の半導体装置の製造方法。
【請求項９】
前記ダミーパターンを前記緩衝膜と同一材料を用いて形成していることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記ダミーパターンを前記第２の配線と交差しないように形成していることを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はボール状の導電端子を有するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置の歩留まり及び信頼性を高めるために有用な技術に関する。
【背景技術】
【０００２】
近年、パッケージ技術として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法とほぼ同サイズの外形寸法を有する小型パッケージをいう。従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他方の面上に形成される半導体チップと電気的に接続したものである。
【０００３】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００４】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の他のＣＳＰ型半導体装置に比べて、多数の導電端子を設けることができ、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【０００５】
図１０は従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図１０（ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図１０（ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００６】
ＢＧＡ型の半導体装置１００は、第１及び第２のガラス基板１０４ａ、１０４ｂの間に半導体チップ１０１が樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０４ｂの一主面上、即ちＢＧＡ型の半導体装置１００の裏面上には、ボール状の端子（以下、導電端子１１１と称す）が格子状に複数配置されている。この導電端子１１１は、第２の配線１０９を介して半導体チップ１へと接続される。複数の第２の配線１０９には、それぞれ半導体チップ１０１の内部から引き出されたアルミニウム配線が接続されており、各導電端子１１１と半導体チップ１０１との電気的接続がなされている。
【０００７】
このＢＧＡ型の半導体装置１００の断面構造について図１１（ａ）を参照して更に詳しく説明する。図１１（ａ）はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１００の断面図を示している。
【０００８】
半導体チップ１０１の表面に配置された絶縁膜１０２上に第１の配線１０３が設けられている。この半導体チップ１０１は樹脂１０５ａによって第１のガラス基板１０４ａと接着されている。また、この半導体チップ１０１の裏面は、樹脂１０５ｂによって第２のガラス基板１０４ｂと接着されている。そして、第１の配線１０３の一端は第２の配線１０９と接続されている。この第２の配線１０９は、第１の配線１０３の一端から第２のガラス基板１０４ｂの表面に延在している。そして、第２のガラス基板１０４ｂ上に延在した第２の配線１０９上には、ボール状の導電端子１１１が形成されている。
【０００９】
上述した技術は、以下の特許文献１に記載されている。
【特許文献１】特許公表２００２−５１２４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図１１（ａ）に示した半導体装置において、前記半導体チップの端部（Ａ）で保護膜１１０の膜厚が、図１１（ｂ）に示すように非常に薄くなることがあった。これは、保護膜１１０を形成するために、例えばレジスト膜を回転塗布法により形成した際に前記端部（Ａ）には付着しにくいからである。そのため、保護膜１１０がこの部分で剥がれ易くなり、半導体装置の歩留まりや信頼性が低下する問題が発生するようになった。
【課題を解決するための手段】
【００１１】
そこで、本発明の半導体装置は、第１の配線が形成された半導体チップ上に接着剤を介して接着された支持板と、前記第１の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在された第２の配線と、前記第２の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第２の配線に接続された導電端子とを有するものにおいて、前記半導体チップ裏面の端部にダミーパターンが形成されていることを特徴とするものである。
【００１２】
また、本発明の半導体装置は、第１の配線が形成された半導体チップ上に接着剤を介して接着された第１の支持板と、前記半導体チップの裏面に接着剤を介して接着された第２の支持板と、前記第１の配線に接続され、前記第２の支持板上にまで延在された第２の配線と、前記第２の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第２の配線に接続された導電端子とを有するものにおいて、前記第２の支持板上で、前記半導体チップ裏面の端部にダミーパターンが形成されていることを特徴とするものである。
【００１３】
そして、前記導電端子の下方には緩衝膜が形成されていることを特徴とするものである。
【００１４】
また、前記ダミーパターンが前記緩衝膜と同一材料から形成されていることを特徴とするものである。
【００１５】
更に、前記ダミーパターンが前記第２の配線と交差しないように形成されていることを特徴とするものである。
【００１６】
また、本発明の半導体装置の製造方法は、第１の配線が形成された半導体チップ上に接着剤を介して第１の支持板を接着する工程と、前記半導体チップ裏面の端部にダミーパターンを形成する工程と、前記第１の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在する第２の配線を形成する工程と、前記第２の配線上に保護膜を形成し、当該保護膜の開口部を介して当該第２の配線に接続された導電端子を形成する工程とを有することを特徴とするものである。
【００１７】
更に、本発明の半導体装置の製造方法は、第１の配線が形成された半導体チップ上に接着剤を介して第１の支持板を接着する工程と、前記半導体チップの裏面に接着剤を介して第２の支持板を接着する工程と、前記第２の支持板上で、半導体チップ裏面の端部にダミーパターンを形成する工程と、前記第１の配線に接続され、前記第２の支持板上にまで延在する第２の配線を形成する工程と、前記第２の配線上に保護膜を形成し、当該保護膜の開口部を介して当該第２の配線に接続された導電端子を形成する工程とを有することを特徴とするものである。
【００１８】
また、前記導電端子の下方に緩衝膜を形成する工程を有することを特徴とするものである。
【００１９】
更に、前記ダミーパターンを前記緩衝膜と同一材料を用いて形成していることを特徴とするものである。
【００２０】
また、前記ダミーパターンを前記第２の配線と交差しないように形成していることを特徴とするものである。
【発明の効果】
【００２１】
本発明によれば、半導体チップの端部にダミーパターンを形成することで、その部分における保護膜の薄膜化や剥がれ等の発生を抑止できるため、半導体装置の歩留まりや信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２２】
次に、本発明による半導体装置の製造方法を、図１乃至図９を参照しながら説明する。
【００２３】
図１参照：半導体基板１ａを用意する。この半導体基板１ａは、例えばＣＣＤのイメージセンサや半導体メモリ等を、半導体のプロセスにより形成したものである。そして、その表面上には第１の絶縁膜２を介して、後に、半導体チップ毎に分断するための境界Ｓ（ダイシングラインまたはスクライブラインと呼ばれる。）付近で、所定の間隙を有するように形成された第１の配線３を有している。ここで、第１の配線３は、アルミニウム、アルミニウム合金または銅等の金属膜から成り、半導体装置のボンディングパットを境界Ｓ付近まで拡張させたパッドである。即ち、第１の配線３は外部接続パッドであって、半導体装置の図示しない回路と電気的に接続されている。尚、本実施形態では、境界Ｓに所定間隔を有して一対の第１の配線３が形成されたものとして説明するが、本発明は境界Ｓを跨ぐように第１の配線となる金属膜が形成されたものを用いて、後工程で当該金属膜を分断して前述したような一対の第１の配線を構成するプロセスに適用しても良い。
【００２４】
続いて、第１の配線３が形成された半導体基板１ａ上に、支持板として用いるガラス基板４を、透明の接着剤としてのエポキシ樹脂５を用いて接着する。尚、ここでは、支持板としてガラス基板、接着剤としてエポキシ樹脂を使用しているが、シリコン基板やプラスチックの板、更には他の材質のものからなる透明な板を支持板として用いてもよく、接着剤はこれらの支持板に対して適切な接着剤を選択すればよい。
【００２５】
その後、前記半導体基板１ａについて、ガラス基板４を接着した面と反対側の面である半導体基板１の裏面をバックグラインドして、基板の厚さを薄くする。
【００２６】
尚、バックグラインド後の面では、スクラッチが発生し、幅、深さが数μm程度になる凹凸ができる。これを小さくするために、半導体基板１ａの材料であるシリコンと第１の絶縁膜２の材料であるシリコン酸化膜と高い選択比を持つ薬液を用いてウエットエッチングを行う。
【００２７】
薬液としては、前述したようにシリコンとシリコン酸化膜で高い選択比を有していれば特別な限定をするものではない。例えば、本発明では、シリコンエッチング溶液として、フッ化水素酸２．５％、硝酸５０％、酢酸１０％及び水３７．５％の溶液を使用している。
【００２８】
ここで、当該ウエットエッチングは、行う方が好ましいが、本発明は、ウエットエッチングを行わないことを制限するものではない。
【００２９】
図２参照：前記半導体基板１ａについてガラス基板４と反対側の面にある半導体基板１ａの裏面に対して、第１の配線３の一部上方に開口部を設けた不図示のレジストパターンをマスクとして等方性エッチングを行い開口部Ｋ１を形成するとともに、各半導体チップ１に分断する。これにより、境界Ｓの部分で逆Ｖ字型の溝が形成され、第１の絶縁膜２が露出した状態となる。このとき、開口部Ｋ１の上部、即ち、各半導体チップ１の端部である逆Ｖ字型の溝の角部は、角張った状態となっている。
【００３０】
図３参照：前記半導体チップ１を被覆するように、ガラス基板４と反対側の面に対して、第２の絶縁膜６を形成する。本実施形態では、シランベースの酸化膜を３μｍ程度成膜する。
【００３１】
図４参照：前記半導体チップ１において、ガラス基板４の反対側の面に不図示のレジストを塗布し、パターニングすることで開口部Ｋ２を形成する。前記レジスト膜をマスクにして、第２の絶縁膜６、第１の絶縁膜２をエッチングし、第１の配線３の底面の一部を露出させる。
【００３２】
図５（ａ）、図５（ｂ）参照：後に導電端子１１を形成する位置に対して垂直方向に見て重なる位置に柔軟性を有する緩衝部材７ａを形成すると共に、半導体チップ１の裏面の端部に隣接する位置にダミーパターン７ｂを形成する。尚、緩衝部材７ａは導電端子１１に加わる力を吸収し、導電端子１１の接合時のストレスを緩和する機能を持つものであり、ダミーパターン７ｂは後述する半導体チップ１を被覆するように保護膜を形成した際に、その裏面端部で当該保護膜の膜厚が薄くなり、剥がれ易くなることを防止するためのものである。尚、本実施形態では、緩衝部材７ａ及びダミーパターン７ｂの材質として有機系のレジスト膜を用いて、半導体チップ上に当該レジスト膜を形成し、当該レジスト膜をパターニング形成しているが、緩衝性を有する材料のものであれば良く、種々の材質のものが適用できる。更に言えば、本発明は緩衝部材７ａの不使用を制限するものではなく、ダミーパターン７ｂのみを形成するものであっても構わない。
【００３３】
図６（ａ）、図６（ｂ）参照：次に、前記ガラス基板４の反対側の面である半導体チップの裏面側に前記第２の絶縁膜６、緩衝部材７ａ及びダミーパターン７ｂを被覆するようにアルミニウム、アルミニウム合金または銅等の金属膜を形成し、当該金属膜をパターニングして第２の配線８を形成する。これにより、図６（ａ）に示すように第１の配線３と第２の配線８が電気的に接続される。また、図６（ｂ）は第２の配線８が形成されない領域を示す断面図であり、図９（ｂ）に示すように第２の配線８とダミーパターン７ｂとが交差しないように、当該第２の配線８が形成される位置には、ダミーパターン７ｂを形成しないように構成することで、第２の配線８の成膜を安定化している。
【００３４】
図７（ａ）、図７（ｂ）参照：続いて、前記ガラス基板４の反対側の面に対して無電解メッキ処理を行い、第２の配線８上にＮｉ−Ａｕメッキ膜（不図示）を形成した後に、全面に保護膜１０を形成する。保護膜１０を形成するためには、ガラス基板４の反対側の面を上に向けて、熱硬化性の有機系樹脂を上方から滴下し、半導体基板自体を回転させることで、この回転により生じる遠心力を利用し、当該有機系樹脂を基板面上に広げる。これにより、第２の配線８の表面に保護膜１０を形成することができる。このとき、半導体チップ１の裏面端部にダミーパターン７ｂが形成されているため、図７乃至図９（ａ）に示すように半導体チップ１の角部（Ｂ）での保護膜１０の膜厚を従来に比べて厚く形成することができる。従って、保護膜１０がこの部分で薄くなることなく、膜剥がれの発生を抑止できる。
【００３５】
その後、導電端子１１を形成する部分の保護膜１０をレジストマスクを用いたエッチングにより除去して開口部を形成し、その部分に導電端子１１を形成する。前記導電端子１１は、半田バンプや金バンプで作成する。特に、金バンプを用いる場合、導電端子１１の厚さを、１６０μｍから数μｍ〜数十μｍに減少させることができる。
【００３６】
図８参照：そして、境界Ｓに沿ってダイシングを行い、各々の半導体装置１３に分離する。
【００３７】
図９（ａ）、図９（ｂ）参照：上記工程を経て完成した半導体装置１３は、半導体チップ１の裏面端部にダミーパターン７ｂを有しているため、図９（ａ）に示すように半導体チップ１の角部（Ｂ）での保護膜１０の膜厚が従来に比べて厚くなるため、保護膜１０がこの部分で薄くなることなく、膜剥がれの発生を抑止できる。
【００３８】
また、本実施形態では、半導体チップ１の表面側にのみガラス基板４を有した半導体装置１３に本発明を適用した例を紹介したが、従来構造と同様に半導体チップ１の裏面側にもガラス基板を有した半導体装置に本発明を適用することを制限するものではない。この場合には、図１１（ａ）を用いて説明すると、第２のガラス基板１０４ｂ上で、第１の実施形態と同様に半導体チップ１０１の端部にダミーパターンを形成すると共に、後で導電端子を形成する位置に対応する下方位置に緩衝部材を形成した後に、第２の配線１０９、保護膜１１０、そして導電端子１１１を順次形成していくものとする。尚、本発明は緩衝部材の不使用を制限するものではない。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】従来の半導体装置の製造方法を示す断面図である。
【図１１】従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
【００４０】
１    半導体チップ
２    第１の絶縁膜
３    第１の配線
４    ガラス基板
５    樹脂
６    第２の絶縁膜
７ａ  緩衝部材
７ｂ  ダミーパターン
８    第２の配線
１０  保護膜
１１  導電端子
【図１】
2005101411.tif 000003
【図２】
2005101411.tif 000004
【図３】
2005101411.tif 000005
【図４】
2005101411.tif 000006
【図５】
2005101411.tif 000007
【図６】
2005101411.tif 000008
【図７】
2005101411.tif 000009
【図８】
2005101411.tif 000010
【図９】
2005101411.tif 000011
【図１０】
2005101411.tif 000012
【図１１】
2005101411.tif 000013