(57)【要約】    【課題】物理的なセキュリティ機能を有し、高い情報信頼性する半導体装置を提供する。    【解決手段】  半導体装置１００は、絶縁層１０１、絶縁層１０１に形成した配線パターン１０２、配線パターン１０２間を接続するビアホール導体１０３および絶縁層１０１の内部に配置され、配線パターン１０２に実装された半導体１０４を有し、絶縁層１０１と半導体１０４の接着強度が、半導体１０４の破壊強度より強い。【選択図】  図１
2005071131.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層、絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、絶縁層内のビアホール導体、ならびに絶縁層の内部に配置され、絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、絶縁層と半導体素子との間の接着強度が、半導体素子自体の破壊強度より大きいことを特徴とする半導体装置。
【請求項２】
絶縁層、絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、絶縁層内のビアホール導体、ならびに絶縁層の内部に配置され、絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、絶縁層と半導体素子との間の接着強度が、半導体素子とそれに接続されている配線パターンとの間の接続強度より大きいことを特徴とする半導体装置。
【請求項３】
第１絶縁層、第１絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、第１絶縁層内のビアホール導体、ならびに第１絶縁層の内部に配置され、第１絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、半導体素子は、第２絶縁層内に内蔵された状態で第１絶縁層の内部に配置され、第２絶縁層と半導体素子との間の接着強度が半導体素子の破壊強度より大きいことを特徴とする半導体装置。
【請求項４】
第１絶縁層、第１絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、第１絶縁層内のビアホール導体、ならびに第１絶縁層の内部に配置され、第１絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、半導体素子は、第２絶縁層内に内蔵された状態で第１絶縁層の内部に配置され、第２絶縁層と半導体素子との間の接着強度が、半導体素子とそれに接続されている配線パターンとの間の接続強度より強いことを特徴とする半導体装置。
【請求項５】
絶縁層、絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、絶縁層内のビアホール導体、ならびに絶縁層の内部に配置され、絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、半導体素子の破壊強度より大きい残留応力を絶縁層が有することを特徴とする半導体装置。
【請求項６】
絶縁層、絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、絶縁層内のビアホール導体、ならびに絶縁層の内部に配置され、絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、半導体素子とそれに接続されている配線パターンとの間の接続強度より大きい残留応力を絶縁層が有することを特徴とする半導体装置。
【請求項７】
絶縁層は半導体素子を内蔵する第１絶縁層および配線パターンを形成した第２絶縁層からなり、第１絶縁層の平面方向の熱膨張率が第２絶縁層の平面方向の熱膨張率より大きいことを特徴とする請求項５または６記載の半導体装置。
【請求項８】
絶縁層は半導体素子を内蔵する第１絶縁層および配線パターンを形成した第２絶縁層からなり、第１絶縁層の平面方向の弾性率が第２絶縁層の平面方向の弾性率より大きいことを特徴とする請求項５〜７のいずれかに記載の半導体装置。
【請求項９】
半導体素子とそれを実装する配線パターンと間の接続部の周囲に充填したアンダーフィルを有し、絶縁層の弾性率がアンダーフィルの弾性率より小さいことを特徴とする請求項５または６記載の半導体装置。
【請求項１０】
絶縁層、絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、絶縁層内のビアホール導体、ならびに絶縁層の内部に配置され、絶縁層内に配置された複数の半導体素子を有して成り、これらの半導体素子の少なくとも２つは絶縁層内の配線パターンによって所定のように接続されていることを特徴とする半導体装置。
【請求項１１】
半導体素子間の接続が、配線パターンおよびビアホール導体により形成されていることを特徴とする請求項１０記載の半導体装置。
【請求項１２】
ビアホール導体が半導体の周囲に形成されていることを特徴とする請求項１０または１１記載の半導体装置。
【請求項１３】
半導体素子間を接続する配線パターンと絶縁層の表面との間、またはその配線パターンを包囲する絶縁層部分の表面にシールドがあることを特徴とする１０〜１２のいずれかに記載の半導体装置。
【請求項１４】
シールドの電位がグランド電位であることを特徴とする請求項１３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高いセキュリティを有することを要求される半導体装置、例えばＩＣカード、暗号モジュールに関する。
【背景技術】
【０００２】
近年、情報量、セキュリティ等の観点から、磁気記録方式のカードに代わってＩＣカードが普及しつつある。また、著作権保護、個人情報保護等を目的として、データを暗号化する半導体装置も用いられている。このような半導体装置には、ソフト的にセキュリティ機能が付加されており、個人情報、暗号化情報（暗号用鍵等）を容易に見ることはできない。
【０００３】
物理的なセキュリティを設ける態様としては、半導体装置の不正使用の防止方法として、半導体装置にコーティングやシールを付けることによって、これらが破壊されている場合、不正なアクセスがあったと判断することによって検査する方法を用いる例、および特開２０００−９０２２４号公報や特開平８-３９９７７号公報に記載されているように、スリットを接続破断の手段として設けるような方法を用いる例がある。
【０００４】
また、半導体装置を不正使用するのではなく、半導体装置のセキュリティ情報（暗号情報等）を得るために、半導体装置が実装されている基板配線に探査電極を押し当てたり、ループコイルを用いて電磁波をモニターしたりする等、プロービングによる信号解析手法も存在する。そのようなプロービングへの対策として、例えば、メモリー部分と暗号化部分を同じ半導体装置上で作製し、それによって、暗号解読を困難にしている。
【特許文献１】特開２０００−９０２２４号公報
【特許文献２】特開平８-３９９７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体装置の不正使用防止のためにスリット等を設ける方法は、半導体装置自体の信頼性が低下する可能性がある。更に、スリットを設けたり、シールを付けたりすることによる情報の保護は、カードのような半導体装置自体を物理的に使えなくすることは可能だが、情報の不正な解析に対しては、セキュリティとして機能しない。
【０００６】
また、不正使用ではなく、半導体装置の解析自体を目的とする、例えばプロービングへの対策としてメモリー部分と暗号化部分とを同じ半導体装置上で作製するには、配線幅等のプロセスルールも異なり、半導体装置の製造コストが高くなってしまう。その上、万が一、暗号鍵情報が流出した場合、半導体装置全体を設計し直す必要がある。また、基本的には、ソフト的なセキュリティ機能を有するに過ぎず、プロービングによる情報解析を実施するのは容易であり、情報が盗用される可能性がある。
【０００７】
そこで、本発明は、新たな物理的なセキュリティ機能を半導体装置に付加することにより、装置内の情報を解析することが容易でなく、高い情報信頼性を有する半導体装置を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明は、第１の要旨において、絶縁層（または電気絶縁層）、絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、絶縁層内のビアホール導体、ならびに絶縁層の内部に配置され、絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、絶縁層と半導体素子との間の接着強度が、半導体素子自体の破壊強度より大きいことを特徴とする半導体装置を提供する。
【０００９】
この半導体装置において、半導体素子は絶縁層に内蔵されており、その結果、容易に解析できない構造となる。加えて、半導体素子が、その破壊強度よりも強い接着強度で絶縁層と結合しているので、半導体素子を絶縁層から分離するために半導体素子を剥がそうとすると、半導体は破壊してしまう。このように半導体素子が破壊することによって、それが保持している情報の改竄、解析等を行うことができず、その結果、情報は漏洩しない。結果的に、このような半導体装置は、物理的なセキュリティが付加されたものとなり、本発明のこのような構造によって、情報信頼性が向上した半導体装置を提供できる。
【００１０】
本明細書において、「絶縁層と半導体素子との間の接着強度が、半導体素子自体の破壊強度より大きい」というのは、半導体素子を絶縁層から分離することによって半導体装置から半導体素子を取り出す際に、半導体素子が実質的に破壊するような破壊強度と接着強度との強度関係になっていることを意味する。半導体の破壊強度は、研磨や切断、クラックの影響により、材料が持つ本来の破壊強度より実質的には低下している。そのような強度関係を達成すべきことを認識すれば、半導体素子の破壊強度に影響する要因（素子を構成する材料、素子の形状およびサイズ等）を種々変え、また、接着強度に影響する要因（絶縁層を構成する材料の種類および組成、半導体素子を封止する樹脂の種類および組成等）を種々変えて数々の半導体装置を作製して、それらの半導体装置について半導体素子の絶縁層からの分離を試み、分離する際に半導体素子が破壊するか否かについて検討を重ねることによって、当業者であればそのような強度関係を満足する半導体装置を適切に製造できる。作製する半導体装置によってサイズ等は異なるので、画一的な条件は設定しにくいが、例えば、日本工業規格JIS K6848-1,K6849を参考にすることで測定を行うことができる。
【００１１】
本発明は、第２の要旨において、絶縁層、絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、絶縁層内のビアホール導体、ならびに絶縁層の内部に配置され、絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、絶縁層と半導体素子との間の接着強度が、半導体素子とそれに接続されている配線パターンとの間の接続強度より大きいことを特徴とする半導体装置を提供する。
【００１２】
この半導体装置において、半導体素子は絶縁層に内蔵されており、その結果、容易に解析できない構造となる。加えて、半導体素子は、配線パターンへの接続強度より強い接着強度で絶縁層と接着しているので、半導体素子を絶縁層から分離するために半導体素子を剥がそうとすると、半導体素子と配線パターンとの間の電気的接続がとぎれ、半導体素子を動作することができなくなる。即ち、半導体素子を実装した配線パターンに端子を押し当ててプロービングすることができなくなる。従って、本発明のこのような構造によって、情報信頼性が向上した半導体装置を提供できる。
【００１３】
本明細書において、「絶縁層と半導体素子との間の接着強度が、半導体素子とそれに接続されている配線パターンとの間の接続強度より大きい」というのは、半導体素子を絶縁層から分離することによって、半導体装置から半導体素子を取り出す際に、半導体素子とそれに接続された配線パターンとの間の電気的接続関係が実質的に破壊するような接着強度と接続強度との関係になっていることを意味する。そのような強度関係を達成すべきことを認識すれば、接着強度に影響する要因（絶縁層を構成する材料の種類および組成、半導体素子を封止する樹脂の種類および組成等）を種々変えて、また、接続強度に影響する要因（接続に用いる材料およびサイズ、配線パターンの材料および幅等）を種々変えて数々の半導体装置を作製して、それらの半導体装置について半導体素子の絶縁層からの分離を試み、分離する際に半導体素子と配線パターンとの間の電気的接続が破壊するか否かについて検討を重ねることによって、当業者であればそのような強度関係を満足する半導体装置を適切に製造できる。作製する半導体装置によってサイズ等は異なるので、画一的な条件は設定しにくいが、例えば、日本工業規格JIS K6848-1,K6849を参考にすることで測定を行うことができる。
【００１４】
本発明は、第３の要旨において、第１絶縁層、第１絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、第１絶縁層内のビアホール導体、ならびに第１絶縁層の内部に配置され、第１絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、半導体素子は、第２絶縁層内に内蔵された状態で第１絶縁層の内部に配置され、第２絶縁層と半導体素子との間の接着強度が半導体素子の破壊強度より大きいことを特徴とする半導体装置を提供する。
【００１５】
この半導体装置において、半導体素子を内蔵する絶縁層と配線パターンを有する絶縁層とが区別されており、それぞれの絶縁層をその機能に応じた材料で構成することができる。例えば、第２絶縁層については半導体素子との接着性に着目して適切な材料を選択でき、第１絶縁層については配線パターンの形成性に着目して適切な材料を選択でき、その結果、全体として好適な半導体装置とすることができる。尚、この半導体装置における強度関係は、絶縁層が第２絶縁層に対応する点を除いて、先の第１の要旨の半導体装置と同様である。従って、半導体素子を第２絶縁層から剥がそうとすると、半導体素子が破壊するようになっている。尚、この半導体装置は、上述の第１の要旨の強度関係の特徴を更に有してよい。
【００１６】
本発明は、第４の要旨において、第１絶縁層、第１絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、第１絶縁層内のビアホール導体、ならびに第１絶縁層の内部に配置され、第１絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、半導体素子は、第２絶縁層内に内蔵された状態で第１絶縁層の内部に配置され、第２絶縁層と半導体素子との間の接着強度が、半導体素子とそれに接続されている配線パターンとの間の接続強度より強いことを特徴とする半導体装置を提供する。
【００１７】
この半導体装置においても、第３の要旨の半導体装置と同様に、半導体素子を内蔵する絶縁層と配線パターンを有する絶縁層とが区別されており、それぞれの絶縁層をその機能に応じた材料で構成することができる。例えば、第２絶縁層については半導体素子との接着性に着目して適切な材料を選択でき、第１絶縁層については配線パターンの形成性に着目して適切な材料を選択でき、その結果、全体として好適な半導体装置とすることができる。尚、この半導体装置における強度関係は、絶縁層が第２絶縁層に対応する点を除いて、先の第２の要旨の半導体装置と同様である。従って、半導体素子を第２絶縁層から剥がそうとすると、半導体素子と配線パターンとの間の電気的接続がとぎれ、半導体素子を動作することができなくなる。尚、この半導体装置は、上述の第２の要旨の強度関係の特徴を更に有してよい。
【００１８】
第５の要旨において、絶縁層、絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、絶縁層内のビアホール導体、ならびに絶縁層の内部に配置され、絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、半導体素子の破壊強度より大きい残留応力を絶縁層が有することを特徴とする半導体装置を提供する。
【００１９】
尚、本明細書において、「残留応力」とは、絶縁層内に残留している応力であって、半導体装置の絶縁層が無傷である場合には、絶縁層は応力を保持したままの状態で存在し得るが、絶縁層が機械的な損傷を受ける場合には開放される力である。
【００２０】
その結果、半導体素子を解析するために、半導体装置を削ったり、研磨したりすることによって半導体素子の周囲の絶縁層を取り除こうとすると、残留応力が解放されるが、この応力は半導体素子の破壊強度より実質的に大きいので、半導体は残留応力の解放時に破壊されることになり、物理的なセキュリティを付加することができる。その結果、半導体素子の情報は漏洩せず、保護されることになる。従って、このような構造によって、情報信頼性を向上させた半導体装置を提供できる。
【００２１】
第６の要旨において、絶縁層、絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、絶縁層内のビアホール導体、ならびに絶縁層の内部に配置され、絶縁層内の配線パターンに所定のように接続された半導体素子を有して成り、半導体素子とそれに接続されている配線パターンとの間の接続強度より大きい残留応力を絶縁層が有することを特徴とする半導体装置を提供する。
【００２２】
その結果、半導体素子を解析するために、半導体装置を削ったり、研磨したりすることによって半導体素子の周囲の絶縁層を取り除こうとすると、残留応力が解放される。この残留応力は半導体素子と配線パターンとの間の接続強度より大きいので、これらの間の接続がとぎれ、半導体素子を動作する事ができなくなる。つまり、半導体素子を実装した配線パターンに端子を押し当てて、プロービングすることができなくなる。従って、このような構造によって、物理的セキュリティを付加し、情報信頼性を向上させた半導体装置を提供できる。
【００２３】
絶縁層内が残留応力を有するようにするのは、いずれの適当な方法で実施してもよい。例えば、絶縁層の樹脂を高温で硬化させ、常温にさげることで残留応力を発生させる方法を例示できる。この場合、絶縁層のＴｇ（ガラス転移温度）、熱膨張、ヤング率によって残留応力の大きさは変化する。また、絶縁層を、半導体素子を少なくとも部分的に包囲する、好ましくは内蔵する第１絶縁層、および半導体素子を実装する配線パターンを有し、第１絶縁層に隣接する第２絶縁層から構成し、これらの絶縁層を構成する材料が異なる性質（例えば熱膨張率、弾性率、熱伝導度等）を有するようにすることによって、第１絶縁層が残留応力を有するようにすることができる。
【００２４】
例えば、１つの態様では、第１絶縁層の平面方向の熱膨張率が第２絶縁層の平面方向の熱膨張率より大きくなるように構成する。この場合、第２絶縁層を形成した後（既に寸法安定となっている）、加熱加圧下で成形した後に冷却することによって第１絶縁層を第２絶縁層に隣接して形成すると、第１絶縁層は熱膨張率が大きいので第２絶縁層によって延伸された状態で固化することになり、第１絶縁層は残留応力、特に第１絶縁層の延在方向に対して法線方向に大きな成分を含む応力を有するようになる。
【００２５】
例えば、別の態様では、第１絶縁層の弾性率が第２絶縁層の弾性率より大きくなるように構成する。この場合、第２絶縁層を形成した後、加熱加圧下で成形した後に冷却することによって第１絶縁層を第２絶縁層に隣接して形成すると、第１絶縁層は弾性率が大きいので第２絶縁層によって延伸された状態で固化することになり、第１絶縁層は残留応力、特に第１絶縁層の延在方向に対して法線方向に大きな成分を含む応力を有するようになる。
【００２６】
尚、第１絶縁層は半導体素子を内蔵しても、あるいは半導体素子の一部分を覆っていてもよく、そのような第１絶縁層の残留応力が開放された場合に、半導体素子または半導体素子とそれに接続された配線パターンとの間の接続が破壊されるようになっている。
第５または第６の要旨において、半導体素子がそれを実装する配線パターンとの間にアンダーフィルを絶縁層の一部として有する場合、アンダーフィルの弾性率を絶縁層の他の部分の弾性率より大きくすることによって、絶縁層は全体として残留応力を有する。この場合、残留応力の開放によって、半導体素子の実装面（アンダーフィル接触面）が破壊され、半導体素子の情報を確実に破壊できる。
【００２７】
第７の要旨において、本発明は、絶縁層、絶縁層の少なくとも一方の表面およびその内部に形成した所定の配線パターン、配線パターンを所定のように接続する、絶縁層内のビアホール導体、ならびに絶縁層の内部に配置され、絶縁層内に配置された複数の半導体素子を有して成り、これらの半導体素子の少なくとも２つは絶縁層内の配線パターンによって所定のように接続されていることを特徴とする半導体装置を提供する。
【００２８】
この半導体装置において、少なくとも２つの半導体素子の間を接続する配線パターンは絶縁層内に内蔵されており、その結果、プロービング等で容易に解析できないようになっている。このような構造にすることで、一部の半導体素子の情報等の流出に際しては、その半導体素子の設計の変更で済ませることができ、すべの半導体素子の設計を変更する必要が無くなる。また、それぞれの半導体素子を様々なデバイスで共通化できる等、情報信頼性を有し、生産に適した半導体装置を提供できる。
【００２９】
好ましい態様では、少なくとも２つの半導体素子は、各半導体素子に接続された配線パターンがビアホール導体を介して接続されている。このように構成することにより、研磨等によって半導体素子の間の接続部を露出させることが難しくなり、外部から、容易に解析できなくなる。従って、情報信頼性を有し、生産に適した半導体装置を提供できる。
【００３０】
別の好ましい態様では、ビアホール導体を半導体素子の周囲に形成する。これにより、半導体素子を解析するために、半導体素子を露出させようとすると、ビアホール導体によって為されている電気接続が最初に破壊されるため、外部から容易に解析できなくなる。従って、情報信頼性を有し、生産に適した半導体装置を提供できる。
【００３１】
第７の要旨の本発明の更に別の好ましい態様において、半導体装置は、少なくとも２つの半導体素子を接続する配線パターンと絶縁層の表面との間（従って、絶縁層の内部）、または配線パターンの上方に位置する絶縁層の表面にシールド層を有する。このような構造とすることによって、配線パターンを流れる信号を外部からプローブ等によってモニタリングされることを防ぐことができる。このシールド層の電位がグランド電位であることが好ましく、これにより、シールド層の電位が安定し、半導体または回路の動作も安定する。シールド層は、シールド用に用いられるいずれの適当な材料（例えば銅箔や軟磁性体等）から構成されていてもよい。
【００３２】
尚、本発明の半導体装置は、いずれの適当な方法で製造してもよく、上述のような装置の構造さえ知れば、当業者であれば適切な材料および方法を容易に選択して本発明の半導体装置を製造することができる。
【発明の効果】
【００３３】
本発明の半導体装置は、いずれの要旨のものであっても、従来から知られていない新たな物理的なセキュリティ機能が付加されており、装置内の情報を解析することが容易でなく、高い情報信頼性を有する。
【発明を実施するための実施の形態】
【００３４】
以下、本発明の実施の形態について、添付図面を参照して更に詳細に説明する。
【００３５】
（実施の形態１）
図１は、本発明の半導体装置の実施の形態の一例を断面図にて模式的に示す。図１において、半導体装置１００は、電気絶縁層１０１と、配線パターン１０２ａおよび１０２ｂと、ビアホール導体１０３と、半導体素子１０４と、バンプ１０５とを有している。図１において、絶縁層１０１は半導体素子１０４を内蔵し、素子１０４は、そのバンプ１０５を介して配線パターン１０２ａに電気的に接続され、配線パターン１０２ａはビアホール導体１０３を介して絶縁層の表面に形成された配線層１０２ｂに所定のように電気的に接続されている。
【００３６】
絶縁層１０１は、半導体装置の製造に一般的に用いられる既知のものから形成でき、例えば絶縁性樹脂、フィラと絶縁性樹脂との混合物等を用いて形成することができる。絶縁性樹脂や混合物は、ガラスクロス等の補強材を更に含むものであってもよい。絶縁性樹脂としては、熱硬化性樹脂、光硬化性樹脂、熱可塑樹脂等の電気絶縁性を発現する樹脂を用いることができる。特に、耐熱性の高いエポキシ樹脂、フェノール樹脂、イソシアネート樹脂等の硬化性樹脂を用いることにより、絶縁層１０１の耐熱性が向上する。
【００３７】
また、ＰＴＦＥ（ポリテトラフルオロエチレン）樹脂および誘電正接の低い他のフッ素樹脂、ＰＰＯ（ポリフェニレンオキサイド）樹脂、ＰＰＥ（ポリフェニレンエーテル）樹脂、液晶ポリマーならびにこれらの変性樹脂から選択されるものを用いて絶縁層を形成することにより、絶縁層の高周波特性が向上する。
【００３８】
絶縁層１０１をフィラと絶縁性樹脂との混合物から形成する場合、フィラ及び絶縁性樹脂を適宜選択することによって、絶縁層１０１の熱膨張率（例えば線膨張率）、熱伝導度、弾性率、誘電率等が所定の値となるようにできる。また、フィラおよび絶縁性樹脂の配合比を調整することによって、特に熱膨張率を制御することができる。
【００３９】
例えば、フィラの材料として、アルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、ＰＴＦＥ樹脂（例えばテフロン）及びシリカなどを用いることができる。アルミナ、窒化ホウ素、窒化アルミ等を用いることにより、従来のガラス−エポキシ基板から構成される絶縁層より熱伝導度の高い基板が製作可能となり、内蔵された半導体素子１０４の発熱を効果的に放熱させることができる。また、アルミナはコストが安いという利点もある。シリカを用いた場合、誘電率が低い電気絶縁層１０１が得られ、比重も軽いため、携帯電話などの高周波用途として好ましい半導体装置となる。窒化珪素、ＰＴＦＥ樹脂を用いても誘電率の低い電気絶縁層を形成できる。窒化ホウ素を用いることにより線膨張係数を低減できる。
【００４０】
絶縁性樹脂は、分散剤、着色剤、カップリング剤または離型剤等を含んでいてもよい。分散剤によって、絶縁性樹脂中のフィラを均一に分散させることができる。着色剤によって、絶縁層を着色することができるため、自動認識装置の利用が容易となる。カップリング剤によって、絶縁性樹脂とフィラとの接着強度を高くすることができるため、電気絶縁層１０１の絶縁性を向上できる。離型剤によって、金型からの絶縁性樹脂の離型性が向上するため、生産性が向上する。
【００４１】
配線パターン１０２は、電気伝導性を有する物質からなり、半導体装置の製造に一般的に用いられるものから形成できる。例えば金属箔、導電性樹脂組成物、金属板を加工したリードフレーム等を用いることができる。金属箔を用いる場合、エッチング等により微細な配線パターンの形成が容易となる。特に、銅箔は値段も安く、電気伝導性も高いため好ましい。導電性樹脂組成物を用いる場合、スクリーン印刷等によって配線パターンを容易に形成できる。リードフレームにより配線パターンを形成する場合、電気抵抗の低い、厚みのある金属を使用でき、エッチングによる微細パターン化や打ち抜き加工等の簡易な製造法が使える。別の態様では、離型フィルムを用いた転写等により配線パターンを形成してもよい。この場合、離型フィルム上に配線パターンが形成されているので、配線パターンが取り扱い易くなる。
【００４２】
上述のような配線パターン１０２は、表面をメッキ処理することにより、耐食性、電気伝導性を向上させることができる。また、配線パターン１０２の絶縁層１０１との接触面を粗面化することによって、これらの間の接着性を向上させることができる。尚、カプラー、フィルター等を配線パターンで形成することも可能である。本発明の半導体装置において、配線パターン１０２は、図示するようにその片側だけでなく、他方の側も半導体素子及び／または電子部品に電気的に接続されていてもよい。
【００４３】
ビアホール導体１０３は、配線パターン１０２ａおよび１０２ｂ間を所定のように電気的に接続する機能を有し、例えば熱硬化性の導電性物質（いわゆる導電性ペースト）の硬化物、スルーホールメッキ等からなる。熱硬化性の導電性物質としては、例えば金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅またはニッケル等を用いることができる。これらの金属は導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。銅を銀で被覆した金属粒子を用いても、マイグレーションの少なさと導電性の高さの両方の特性を満たすことができる。熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。ビアホール導体１０４は、絶縁層にビアホールを形成した後、その内側表面をスルーホールメッキすることによって、あるいは導電性樹脂組成物を充填し、必要に応じて硬化することによって形成できる。その後、必要に応じて、埋め込み樹脂、フィルドメッキ等によってスルーホールを充填してもよい、また、金属と半田の組み合わせ等で形成してもよい。別の態様では、ビアホール導体１０４は、絶縁層にビアホールを形成した後、ビアホールに導電性樹脂組成物を充填し、必要に応じて硬化することによって形成できる。
【００４４】
半導体素子１０４は、配線パターン１０２ａに実装されている。半導体素子１０４としては、例えばトランジスタ、ＩＣ、ＬＳＩ等の素子が用いられる。また、半導体素子は、研磨による脆弱層の形成や、薄型化する等、実質的な破壊強度を下げる処理をしてもよい。また、半導体素子１０４は、封止樹脂を用いて、半導体素子１０４とバンプ１０５との接続部および／またはバンプ１０５と配線パターン１０２ａとの接続部の周囲の少なくとも一部を封止してもよい。封止樹脂の注入によって、半導体素子１０４を絶縁層１０１に埋設する際に、半導体素子１０４と配線パターン１０２ａとの間に隙間ができることを防止することができる。封止樹脂としては、通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。配線パターン１０２ａと半導体素子１０４との接続には、例えば図１のようにバンプ１０５を用いたフリップチップボンディングを用いることができる。半導体素子の実装方法としては、導電性接着剤、異方性導電フィルム（ＡＣＦ）、非導電性フィルム（ＮＣＦ）等とバンプを用いる方法を使用できる。また、チップサイズパッケージ（ＣＳＰ）による半田実装等も容易な実装方法である。また、半導体素子１０４の背面（図面の上側面）は、絶縁層との密着強度を向上させるために、粗面化したり、カップリング材等を塗布してもよい。
【００４５】
バンプ１０５は、半導体素子１０４と配線パターン１０２とを接続する。例えば金、銅、半田等の金属を用いてバンプを形成することができる。バンプ１０５の形成は、ワイヤーボンディング、メッキ、印刷等により実施できる。尚、上述の絶縁層、配線パターン、ビアホール導体、半導体素子およびバンプについての説明は、図１の態様にのみ当て嵌まるのではなく、本発明のいずれの態様についても当て嵌まる。
【００４６】
図１に示した半導体装置１００において、絶縁層１０１は半導体素子１０４に強固に接着しており、その結果、絶縁層１０１と半導体１０４との間の接着強度は、第１の要旨の半導体装置においては半導体素子１０４の破壊強度より実質的に大きく、また、第２の要旨の半導体装置においては半導体素子１０４と配線パターン１０２ａとの接続強度より実質的に大きい。これによって、半導体素子１０４を、解析目的で絶縁層１０１から剥がそうとすると、当然、素子が剥れる前に、半導体素子１０４自体、あるいは配線パターンと半導体素子との間の電気的接続が破壊してしまう。このような破壊が生じると、半導体素子が保持している情報の改竄、解析等が行えなくなり、情報は漏洩しない。結論として、半導体装置１００に物理的なセキュリティが付加された半導体装置となり、情報信頼性が向上した半導体装置が提供される。
【００４７】
（実施の形態２）
図２は、本発明の半導体装置の別の実施の形態の一例を断面図にて模式的に示す。本実施の形態における半導体装置２００に関しては、半導体素子２０４が第２電気絶縁層２０１ｂによって覆われていることを除いて、図１に示した態様と実質的に同様である。従って、実施の形態２の半導体装置を構成する要素としては、特に説明のない限り実施形態１で説明したものを用いることができる。
【００４８】
図２において、半導体装置２００は、第１絶縁層２０１ａおよび第２絶縁層２０１ｂと、第１配線パターン２０２ａおよび第２配線パターン２０２ｂと、ビアホール導体２０３と、半導体素子２０４と、バンプ２０５とを有している。第２絶縁層２０１ｂは半導体素子２０４を内蔵し、これらは強固に接着している。第１絶縁層２０１ａは、その表面に形成された第２配線パターン２０２ｂおよびその内部に形成された第１配線パターン２０２ａを有する。図示するように、第２絶縁層２０１ｂは、第１絶縁層２０１ａに隣接し、第１絶縁層２０１ａの内部に形成された第１配線パターン２０２ａは第２絶縁層２０１ｂに形成されているとも言える。即ち、第１絶縁層２０１ａが、半導体素子２０４を内蔵する第２絶縁層２０１ｂを内蔵している。
【００４９】
図２において、半導体素子２０４は、そのバンプ２０５を介して第１配線パターン２０２ａに電気的に接続され、第１配線パターン２０２ａはビアホール導体２０３を介して第１絶縁層２０１ａの表面に形成された第２配線パターン２０２ｂに所定のように電気的に接続されている。
【００５０】
半導体素子２０４を内蔵している第２絶縁層２０１ｂと、配線パターン２０２ａおよび２０２ｂを形成している第１絶縁層２０１ａとを、異なる材料で形成することによって、それぞれの絶縁層にその用途に応じて適切な材料を選択できるようになる。例えば、第１絶縁層２０１ａには、配線パターン、例えば多層の配線パターンを有する基板を形成し易く、信頼性の高い材料を選択でき、また、第２絶縁層２０１ｂには、半導体素子２０４との接着強度が強い材料を選択できる。また、第２絶縁層２０１ｂは、半導体素子２０４を内蔵する部分と半導体素子２０４を実装する配線パターン２０２ａを形成する部分とで、異なる材料を選択してもよい。後者の部分はアンダーフィル樹脂により構成してよい。
【００５１】
本実施の形態において、第２絶縁層２０１ｂと半導体素子２０４との間の接着強度が、半導体素子２０４自体の破壊強度より大きくなるように構成する。別の態様では、第２絶縁層２０１ｂと半導体素子２０４との間の接着強度が、半導体素子２０４とバンプ２０５との間の接続強度および／または第１配線パターン２０２ａとバンプ２０５との間の接続強度より大きくなるように構成する。尚、これらの強度は、配線パターンと半導体素子との接続強度に相当する。尚、一般的に、バンプ２０５の第１配線パターン２０２ａへの接続強度も、また、半導体素子２０４への接続強度も、半導体素子２０４の破壊強度より実質的に小さい。
【００５２】
上述のような強度関係によって、半導体素子２０４を解析目的で第２電気絶縁層２０１ｂから剥がそうとすると、上述の前者の態様では半導体素子２０４が壊れ、上述の後者の態様では半導体素子２０４と第１配線パターン２０２ａとの間の電気的接続がとぎれ、半導体素子２０４を動作する事ができなくなる。即ち、半導体素子２０４を実装した配線パターン２０２ａに端子を押し当てても信号が得られず、プロービングすることができなくなる。従って、物理的セキュリティが付加されて情報信頼性が向上した半導体装置が提供される。
【００５３】
尚、図２に示した態様では、第１絶縁層２０１ａには、他方の表面に第３配線パターン２０２ｃが設けられ、第３配線パターン２０２ｃと第１配線パターン２０２ａとがビアホール導体２０６によって所定のように接続されている。別の態様では、第３配線パターン２０２ｃは、第１配線パターン２０２ａに加えて、またはその代わりに、第２配線パターン２０２ｂとビアホール導体によって所定のように接続されていてよい。
【００５４】
（実施の形態３）
図３は、本発明の半導体装置の更に別の実施の形態の一例を断面図にて模式的に示す。本実施の形態における半導体装置３００に関しては、半導体素子の下方にアンダーフィルが存在する点および絶縁層が残留応力を有する点以外は、上述の実施の形態１と同様である。従って、実施の形態３の半導体装置を構成する要素としては、特に説明のない限り実施形態１で説明したものを用いることができる。
【００５５】
図３において、半導体素子３０４は、そのバンプ３０５を介して第１絶縁層３０１ａの下面に形成された第１配線パターン３０２ａに電気的に接続され、第１配線パターン３０２ａはビアホール導体３０３を介して第２絶縁層３０１ｂの表面に形成された第２配線パターン３０２ｂに所定のように電気的に接続されている。半導体素子３０４の下方には、第１配線パターン３０２ａとの間にアンダーフィル３０６が存在し、半導体素子３０４が実装される第１配線パターン３０２ａおよびアンダーフィル３０６の下方に存在する第２絶縁層３０１ｂは、半導体素子３０４の周囲に存在する第１絶縁層３０１ａと同じでも異なってもよい。
【００５６】
一般に、絶縁層を構成している樹脂は、例えばプレス成形により加熱下、圧力を加えた状態で硬化してその後冷却したり、あるいは加熱下、熱膨張率の異なる材料と接着してその後冷却したりすることによって、絶縁層は、その内部に残留応力を有したままの状態となる。
【００５７】
本実施の形態においては、絶縁層（３０１ａおよび３０１ｂ）を構成する材料をプレス成形により、圧力を印加しながら加熱して硬化させ、その後、プレスされた状態のままで冷却することによって、絶縁層３０１を構成する樹脂内部に残留応力が残った状態のままとなっている。尚、図示した形態においては、半導体素子３０４の下方にアンダーフィル３０６が充填されている。アンダーフィル３０６としては、いずれの既知の材料を使用してもよく、例えばシート状、液体状の樹脂材料を用いることができる。
【００５８】
図示した形態において、第１絶縁層３０１ａと半導体素子３０４、半導体素子３０４とアンダーフィル３０６は強固に接着している。また、第１絶縁層３０１ａに残っている残留応力は、半導体素子の３０４の破壊強度より強くなるように構成されている。半導体素子の強度は、通常、圧縮方向ではなく、剥離や曲げ方向に作用する力によって支配される。そのため、半導体素子を内蔵している状態では、曲げ方向の力が作用しないため、半導体装置を通常に動作させることができる。しかしながら、半導体素子を解析するために、その周囲の絶縁層３０１を削ったり、あるいは研磨したりすることによって絶縁層を取り除こうとすると、残留応力が解放される。従って、この残留応力を半導体３０４破壊強度より大きくしておくと、半導体素子３０４は残留応力が解放される時にその応力によって破壊されることになり、よって、半導体装置に物理的なセキュリティを付加することができる。
【００５９】
別の態様では、半導体素子において、アンダーフィル３０６の弾性率を絶縁層（３０１ａおよび／または３０１ｂ）より大きくしておき、アンダーフィル３０６が引き伸ばされた状態を絶縁層が保持するように構成しておく。この場合、その周囲の絶縁層３０１を削ったり、あるいは研磨したりすることによって絶縁層を取り除くと、絶縁層は、アンダーフィルの引き伸ばされた状態を保持できなくなって縮もうとして、半導体素子３０４のアンダーフィル３０６と接する面に強く力が働き、半導体素子３０４が破壊するように構成する。これにより、半導体素子３０４の情報は漏洩せず、保護されることになり、情報信頼性を向上させた半導体装置が提供される。
【００６０】
尚、図３に示した形態では、第１絶縁層３０１ａは、配線パターン３０２ａおよび３０２ｂと反対側に、別の配線パターン３０７ａおよび３０７ｂを有する。これらの配線パターンは、必要に応じて、配線パターン３０２ａおよび／または３０２ｂと所定のように電気的に接続されていてよい。
【００６１】
（実施の形態４）
図４は、本発明の半導体装置の更に別の実施の形態の一例を断面図にて模式的に示す。本実施の形態における半導体装置４００に関しては、２つの絶縁層４０１ａおよび４０１ｂがそれぞれ熱膨張係数の異なる２つの材料で形成されている点以外は、上述の実施の形態１と同様である。従って、実施の形態４の半導体装置を構成する要素としては、特に説明のない限り実施形態１で説明したものを用いることができる。
【００６２】
図４において、第１絶縁層４０１ａに内蔵された半導体素子４０４は、そのバンプ４０５を介して第１絶縁層４０１ａの下面に形成された第１配線パターン４０２ａに電気的に接続され、第１配線パターン４０２ａはビアホール導体４０３を介して第２絶縁層４０１ｂの表面に形成された第２配線パターン４０２ｂに所定のように電気的に接続されている。
【００６３】
本実施の形態においては、半導体装置４００は、熱膨張係数の異なる絶縁層４０１ａおよび４０１ｂの２種類で形成されている。これらの絶縁層は、硬化性樹脂、好ましくは熱硬化性樹脂から形成されており、第１絶縁層４０１ａを硬化により形成する時に、第２絶縁層４０１ｂを既に硬化した状態としておく（即ち、寸法安定状態である）ことで、第１絶縁層に残る残留応力をより強くすることができる。尚、第１絶縁層４０１ａの熱膨張係数は、第２絶縁層４０１ｂの熱膨張係数より大きいのが好ましい。
【００６４】
第１絶縁層４０１ａを形成する硬化性樹脂を加熱して硬化させ、その後、冷却する場合、加熱によって膨張した樹脂が収縮しようとするが、既に硬化した第２絶縁層は温度変化による寸法変化が小さいので、第１絶縁層４０１ａを構成する樹脂は収縮できず、その結果、その内部に残留応力が固定された状態で保持される。即ち、第１絶縁層４０１ａを形成する硬化樹脂は、加熱により熱膨張した状態で第２絶縁層４０１ｂによって膨張状態が維持されたままで冷却固化される。従って、膨張状態を維持する第２絶縁層４０１ｂの能力が低下する、または無くなると、第１絶縁層４０１ａの残留応力が発現することになる。また、そのような残留応力は、第１絶縁層自体の機械的強度によっても維持されている。従って、第１絶縁層４０１ａが削ることによって薄くなったり、一部分が除去されることによっても第１絶縁層４０１ａの残留応力が発現することになる。
【００６５】
この場合、第２絶縁層４０１ｂの平面方向の熱膨張率を第１絶縁層４０１ａの平面方向の熱膨張率より小さくすると、硬化して第１絶縁層４０１ａが形成される時に、絶縁層に対して垂直な方向に作用する残留応力が強く発生する。例えば、ガラスクロス、アラミド等の熱膨張率の小さな補強材を含むことによって、第２絶縁層４０１ｂの平面方向の熱膨張係数を抑えることができる。また、発生する応力は、第１絶縁層４０１ａの弾性率が高いほど強くなる。従って、半導体素子４０４を内蔵する第１絶縁層４０１ａの弾性率を第２絶縁層４０１ｂより高くしておくことが有効である。
【００６６】
図示した態様において、第１絶縁層４０１ａと半導体素子４０４とは強固に接着している。また、第１絶縁層４０１ａに発生している残留応力が、半導体素子４０４とバンプ４０５との接合強度、または第１配線パターン４０２ａとバンプ４０５との接合強度より強くなるように構成する。その結果、半導体素子４０４を解析するために、第１絶縁層４０１ａおよび／または第２絶縁層４０１ｂを削ったり、研磨したりすることによって取り除こうとすると、第１絶縁層の残留応力が解放される。
【００６７】
この応力を、半導体素子４０４と第１配線パターン４０２ａとの接続強度、即ち、半導体素子４０４とバンプ４０５との間の接合強度、またはバンプ４０５と第１配線パターン４０２との間の接合強度より高くしておくと、半導体素子４０４と第１配線パターン４０２との間の電気的接続がとぎれ、半導体素子４０４を動作することができなくなる。その結果、半導体素子４０４を実装した第１配線パターン４０２ａに端子を押し当てて、プロービングすることができなくなり、従って、物理的セキュリティが付加され、情報信頼性が向上した半導体装置が提供される。
【００６８】
尚、図４に示した形態では、第１絶縁層４０１ａは、配線パターン４０２ａおよび４０２ｂと反対側に、別の配線パターン４０７ａおよび４０７ｂを有する。これらの配線パターンは、必要に応じて、配線パターン４０２ａおよび／または４０２ｂと所定のように例えばビアホール導体によって電気的に接続されていてよい。
【００６９】
（実施の形態５）
図５は、本発明の半導体装置の更に別の実施の形態の一例を断面図にて模式的に示す。本実施の形態における半導体装置５００に関しては、２つの半導体素子５０４aおよび５０４ｂが内蔵されており、これらの半導体素子の間を接続する配線パターン５０２ｄが存在する点以外は、上述の実施の形態１と同様である。従って、実施の形態５の半導体装置を構成する要素としては、特に説明のない限り実施形態１で説明したものを用いることができる。
【００７０】
図５において、半導体素子５０４ａは、そのバンプ５０５ａを介して絶縁層５０１の内部に位置する第１配線パターン５０２ａに電気的に接続され、第１配線パターン５０２ａはビアホール導体５０３ａを介して絶縁層５０１の表面に形成された第２配線パターン５０２ｂに所定のように電気的に接続されている。半導体素子５０４ｂは、そのバンプ５０５ｂを介して絶縁層５０１の内部に位置する第１配線パターン５０２ａに電気的に接続され、第１配線パターン５０２ａはビアホール導体５０３ｂを介して絶縁層５０１の表面に形成された第２配線パターン５０２ｂに所定のように電気的に接続されている。尚、配線パターン５０２ａの一部である配線パターン５０２ｄが２つの半導体素子を接続している。２つの半導体素子は、それぞれが補完的に作用して１つの新たな半導体素子としての機能を果たす。この例では、２つの半導体素子が補完的に作用して１つの半導体素子として機能するが、補完的に作用する半導体素子の数は、２つに限定されるものではなく、２つまたはそれ以上のいずれであってもよい。
【００７１】
具体例としては、半導体素子５０４ａは暗号化等による信号変換を行い、情報にソフト的なセキュリティをかける機能を有する素子（例えば暗号回路素子）であり、半導体素子５０４ｂは、個人情報等の漏洩すると困る情報が保存されている素子（例えばメモリー）である。この場合、配線パターン５０２ｄは、半導体素子５０４ａ−５０４ｂ間を接続し、半導体素子５０４ｂに入っている情報は、半導体素子５０４ａで暗号化され、半導体装置５００の外部に出力される。
【００７２】
そのため、半導体素子５０４ａ−５０４ｂ間の情報は、通常の基板上に実装すると、プロービングされる危険性が生じる。そこで、本実施の形態では、半導体５０４ａおよび５０４ｂを絶縁層５０１に内蔵すると共に、少なくともこれらを接続する配線パターン５０２ｄを、好ましくは配線パターン５０２ｂ全部を内蔵することにより、これらが外部に露出せず、その結果、容易に解析できないようにしている。このような構造とすることで、もし例えば暗号鍵情報等が流出したとしても、半導体素子５０４ａだけの設計変更で済ませることができ、すべの半導体素子を設計変更する必要が無くなる。また、それぞれの半導体素子を様々なデバイスで共通化できる等、情報信頼性を有し、生産に適した半導体装置が提供される。
【００７３】
（実施の形態６）
図６は、本発明の半導体装置の更に別の実施の形態の一例を断面図にて模式的に示す。本実施の形態における半導体装置６００に関しては、半導体素子６０４ａと半導体素子６０４ｂとの間の接続にビアホール導体６０４ｂを用いている点、ならびに電子部品６０７をも内蔵している点以外は、上述した実施の形態５と同様である。従って、本実施の形態において、特に説明のない要素については、実施の形態５と同じであってよい。
【００７４】
電子部品６０７は、半導体装置の回路を形成する要素であり、受動素子である点で半導体素子とは異なる。電子部品としては、例えばコンデンサ、インダクタ、抵抗等のチップ部品、ダイオード、サーミスタ、スイッチ等を例示できる。このような電子部品は、ディスクリート部品であり、これを内蔵することによって、新たに内蔵部品を開発する必要がなくなる。また、精度、温度特性、用途等に応じて既存の部品を使用でき、信頼性の向上につながる。また、電子部品として印刷抵抗、薄膜コンデンサ・インダクタ等を形成してもよい。電子部品６０７の実装には、半田、導電性接着剤等を用いることができる。高温半田、導電性接着剤を用いる場合、モジュールをリフローで実装する際の半田の再溶融を防止できる。また、鉛フリー半田を用いる場合、環境への負荷を軽減できる。
【００７５】
ビアホール導体６０３ｂは、配線パターン６０２ａを介して半導体素子６０４ａ−６０４ｂ間を接続している。半導体素子６０４ａ−６０４ｂ間の接続にビアホール導体６０３ｂを用いていることで、半導体装置の側方からの研磨等によって配線パターン６０２ａを露出させることが難しくなり、外部から容易に解析できなくなっている。これにより、情報信頼性を有し、生産に適した半導体装置が提供される。
【００７６】
（実施の形態７）
図７は、本発明の半導体装置の更に別の実施の形態の一例を断面図にて模式的に示す。本実施の形態における半導体装置７００に関しては、シールド７０８を用いている点以外は、上述した実施の形態５と同様である。従って、本実施の形態において、特に説明のない要素については、実施の形態５と同じであってよい。半導体装置７００は、少なくとも２つの半導体素子７０４ａおよび７０４ｂを有して成り、これらは、それらを実装する配線パターン７０２ａの一部である７０２ｄにより所定のように接続されている。また、配線パターン７０２ａはビアホール導体７０３を介して絶縁層７０１の表面にある配線パターン７０２ｂに接続されている。
【００７７】
図示した態様では、シールド７０８は、半導体素子７０４ａおよび７０４ｂの上下両側に配置されているが、片側であってもよく、また、一方の半導体素子の両側または片側に配置されていてもよい。最も好ましくは、図示するように、シールドは、実質的に全ての半導体素子およびそれを接続する配線パターン７０２ｄの片側または両側に配置されているが、シールドはそのような配置の一部を構成するだけであってもよい。少なくとも配線パターン７０２ｄをシールドするように構成すればよい。
【００７８】
シールド７０８は、例えば、銅箔等の導電体や磁気吸収材料で形成されており、配線パターン７０２ａの信号を外部からプローブ等によってモニタリングされることを防ぐことができる。シールド７０８は、配線パターン７０２ａおよび７０２ｂと同様の材料を使用して、配線パターンを形成する工程と同様にして形成することができる。別の態様では、フェライトの粉末と樹脂の混合物のシートをシールドの形成に用いることができ、絶縁層７０１を形成する際に、内部にシートが含まれるようにしてよい。また、シールド７０８はビアホール導体、配線パターン等によってグランド電位に接続することにより、半導体装置をより、安定に動作させることができる。尚、シールドは、図示するように１層であっても、複数層重ねてもよい。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施の形態における半導体装置の模式的断面図である。
【図２】本発明の第２の実施の形態における半導体装置の模式的断面図である。
【図３】本発明の第３の実施の形態における半導体装置の模式的断面図である。
【図４】本発明の第４の実施の形態における半導体装置の模式的断面図である。
【図５】本発明の第５の実施の形態における半導体装置の模式的断面図である。
【図６】本発明の第６の実施の形態における半導体装置の模式的断面図である。
【図７】本発明の第７の実施の形態における半導体装置の模式的断面図である。
【符号の説明】
【００８０】
１００、２００、３００、４００、５００、６００、７００…半導体装置
１０１、２０１、３０１、４０１、５０１、６０１、７０１…絶縁層
１０２、２０２、３０２、３０７、４０２、４０７、５０２、６０２、７０２…配線パターン
１０３、２０３、２０６、３０３、４０３、５０３、６０３、７０３…ビアホール導体
１０４、２０４、３０４、４０４、５０４、６０４、７０４…半導体素子
１０５、２０５、４０５、５０５、６０５、７０５…バンプ
３０６…アンダーフィル
６０７…電子部品
７０８…シールド
【図１】
2005071131.tif 000003
【図２】
2005071131.tif 000004
【図３】
2005071131.tif 000005
【図４】
2005071131.tif 000006
【図５】
2005071131.tif 000007
【図６】
2005071131.tif 000008
【図７】
2005071131.tif 000009