(57)【要約】【課題】正側負側のスイッチング素子が同時にオンしないように一定のデッドタイムを設け、且つ出力電圧を連続且つ安定に制御することが可能な電力変換装置を提供する。【解決手段】直流電源１と、この出力を交流に変換するための直列接続されたスイッチング素子４ａ及び４ｄと、前記スイッチング素子４ａ及び４ｄをオンオフ制御する制御手段を備えた電力変換装置において、前記制御手段は、前記スイッチング素子４ａ及び４ｄのうち、同時のオンを拒否する２つの素子のスイッチングを排他的にオンオフ制御する第１の制御モードと、前記排他的に制御すべき２つの素子の一方をオフの状態で保持し、他方の素子をオンオフ制御する第２の制御モードとを有するようにする。【選択図】  図１
2005012857.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、
この直流電源の出力を交流に変換するための直列接続された２個以上のスイッチング素子と、
前記スイッチング素子をオンオフ制御する制御手段を備え、
前記制御手段は、
前記スイッチング素子のうち、同時のオンを拒否する２つの素子のスイッチングを排他的にオンオフ制御する第１の制御モードと、
前記排他的に制御すべき２つの素子の一方をオフの状態で保持し、他方の素子をオンオフ制御する第２の制御モードと
を有することを特徴とする電力変換装置。
【請求項２】
前記制御手段は、
電圧基準に所定の補正量を加算または減算する電圧基準補正回路と、
前記電圧基準および補正された電圧基準を搬送波と夫々比較してオンオフのパルス信号を生成する２つの比較回路と
を有することを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記電圧基準補正回路は、
電圧基準に所定の補正量を加算するとき、
前記電圧基準と搬送波とを比較して生成したパルス信号を正側スイッチング素子のオンオフ指令とし、
前記補正された電圧基準と搬送波とを比較して生成したパルス信号を反転したパルス信号を負側スイッチング素子のオンオフ指令とし、
電圧基準に所定の補正量を減算するとき、
前記補正された電圧基準と搬送波とを比較して生成したパルス信号を正側スイッチング素子のオンオフ指令とし、
前記電圧基準と搬送波とを比較して生成したパルス信号を反転したパルス信号を負側スイッチング素子のオンオフ指令と
するようにしたことを特徴とする請求項２記載の電力変換装置。
【請求項４】
交流出力電流を検出する電流検出器を備え、
この電流検出器で検出した電流が正のとき、前記電圧基準に所定の補正量を加算し、
前記電流が負のとき、前記電圧基準補正回路において前記電圧基準から所定の補正量を減算して補正するようにしたことを特徴とする請求項２記載の電力変換装置。
【請求項５】
前記電圧基準補正回路は、
出力電流を制御するための電流基準が正のとき、前記電圧基準に所定の補正量を加算し、
前記電流基準が負のとき、前記電圧基準から所定の補正量を減算して補正するようにしたことを特徴とする請求項２記載の電力変換装置。
【請求項６】
交流出力電圧を検出する電圧検出器を備え、
この電圧検出器で検出した電圧が前記電圧基準より大きいとき、前記電圧基準に所定の補正量を加算し、
前記電圧検出器で検出した電圧が前記電圧基準より小さいとき、前記電圧基準補正回路において前記電圧基準から所定の補正量を減算して補正するようにしたことを特徴とする請求項２記載の電力変換装置。
【請求項７】
前記制御手段は、
電圧基準に所定の補正量を加算または減算する電圧基準補正回路と、
前記補正された電圧基準と搬送波とを比較してパルス信号を生成する比較回路と、
前記パルス信号にインバータ主回路の正側スイッチング素子のオン期間と負側スイッチング素子のオン期間が重ならないようにデッドタイムを付加するデッドタイム付加回路と、
前記デッドタイムを付加した正負素子用パルスを、反転して入れ替え、かつ任意の一方のパルスを所定時間オフさせるパルス補正回路と、
を有することを特徴とする請求項１記載の電力変換装置。
【請求項８】
前記電圧基準が所定の上方リミット量より大きくなるとき、前記電圧基準から前記上方リミット量を減算し、前記デッドタイムを付加したパルス信号を反転して入れ替えかつ負側のパルスを所定期間オフし、
前記電圧基準が所定の下方リミット量より小さくなるとき、前記電圧基準に前記下方リミット量を加算し、前記デッドタイムを付加したパルス信号を反転して入れ替えかつ正側のパルスを所定期間オフすることにより、片側だけのオフパルスを出力するようにしたことを特徴とする請求項７記載の電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、可変周波数、可変電圧の多相交流電力を得る電力変換装置に関する。
【０００２】
【従来の技術】
従来より、直流電圧を、可変周波数、可変電圧の交流電圧へ変換する手法として、電圧型インバータにおけるＰＷＭ（パルス幅変調）制御が知られている。ＰＷＭ制御は、通常の２レベルインバータは勿論、スイッチング素子の耐圧を下げ、あるいは波形を改善することが可能な多レベルインバータや、単相多レベルインバータを３相接続したインバータ等、多くの電圧型インバータに用いられている。
【０００３】
電圧型インバータでは、直流回路に直列接続されたスイッチング素子を複数組用い、これらの直列接続されたスイッチング素子の中点から交流電力を取り出すいわゆるブリッジ構成を採用するのが普通であるが、これに使用されるＩＧＢＴ等の直列接続されたスイッチング素子が同時にオンすると、直流回路の短絡を起こす。したがって、これらの素子を排他的にオン、オフ制御する必要がある。尚この場合、スイッチング素子の特性などに起因するオフの遅れによる短絡を防止する為に、オンディレイ（デッドタイム）が付加されるのが一般的である（例えば、非特許文献１参照。）。
【０００４】
このように、電圧型インバータのスイッチング素子のオン、オフ制御にオンディレイを付加し、これをＰＷＭ制御した場合のゲートパルス波形を図７に示す。図７（ａ）は、ＰＷＭパルスＧに対し、正側のスイッチング素子を制御する正側ゲートパルスＧＰと、負側のスイッチング素子を制御する負側ゲートパルスＧＮとの関係を示したものである。図７（ａ）に示したように従来の方式では、常に正側ゲートパルスＧＰはデッドタイムｔｄだけ遅れた立ち上がりとなり、負側ゲートパルスＧＮはデッドタイムｔｄだけ遅れた立ち下がりとなる。
【０００５】
図７（ｂ）は、ＰＷＭパルスＧの幅が小さくなり、消滅寸前の状態を示している。この状態は、ＰＷＭパルスＧの幅がデッドタイムｔｄ以下であるので正側ゲートパルスＧＰは存在せず、負側ゲートパルスＧＮの幅はほぼｔｄとなる。
【０００６】
図７（ｃ）は、図７（ｂ）の状態からＰＷＭパルスＧがなくなった場合を示している。この状態で負側ゲートパルスＧＮは消滅する。すなわち、図７（ｂ）から図７（ｃ）への移行時に電圧の不連続性を招くことが分かる。
【０００７】
実際の回路への影響を考察すると、デッドタイムｔｄがある場合の出力電圧は、出力の電流の向きにより変化する。これを以下図８及び図９を参照して説明する。
【０００８】
図８は、出力電流が正の場合のゲートパルスと出力電圧との関係を示したものである。図８（ａ）の回路に示したように、直列接続されたスイッチング素子の中点から電流が流れている場合を考えると、ＰＷＭパルスＧ、正側ゲートパルスＧＰ、負側ゲートパルスＧＮ及び相出力電圧の関係は図８（ｂ）に示す通りとなる。
【０００９】
これに対し、図９（ａ）に示したように、直列接続されたスイッチング素子の中点に電流が流れ込んでいる場合を考えると、ＰＷＭパルスＧ、正側ゲートパルスＧＰ、負側ゲートパルスＧＮ及び相出力電圧の関係は図９（ｂ）に示す通りとなる。
【００１０】
すなわち、図８（ａ）のように出力電流が正の向きであれば、図８（ｂ）に示したように出力電圧は、正側ゲートパルスの幅で制御され、逆に図９（ａ）のように出力電流が負の向きであれば、図９（ｂ）に示したように出力電圧は、負側ゲートパルスの幅で制御される。
【００１１】
このように、これらデッドタイムｔｄを付加した電圧型インバータは、流れる電流の方向によって、実際に出力される電圧が異なる為、これを補償する必要があり、前出の非特許文献１の第２０３頁に記載されているように、出力の電流または電圧を検出して電圧基準を補償する方式が、一般に知られている。また、このような補償を行う技術は、上述したキャリア比較方式によるＰＷＭ制御方式に限らず、空間ベクトル方式、あるいはヒステリシスコンパレータを用いた電流追従制御方式等の場合でも同様に有効である。
【００１２】
【非特許文献１】
電気学会発行、「半導体電力変換回路」、オーム社、第１３８頁及び第２０３頁
【００１３】
【発明が解決しようとする課題】
しかしながら従来のデッドタイム補償方式は、出力の電流または電圧を検出して電圧基準を補償するといういわゆるフィードバック方式を採用しているため、制御の遅れなどにより補償がスムースに行かない場合があり、また、前述したように、負側ゲートパルスの幅で制御されるモードでは、本質的に電圧の連続性を保つことができない為、制御が不安定になるという問題があった。この電圧の不連続点は、電圧のピーク以外で短いパルス幅が必要な多レベルインバータでは特に影響が大きい。
【００１４】
従って本発明は上記問題点に鑑みなされたもので、正側及び負側のスイッチング素子が同時にオンしないように一定のデッドタイムを設け、且つ出力電圧を連続且つ安定に制御することが可能な電力変換装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明の電力変換装置は、直流電源と、この直流電源の出力を交流に変換するための直列接続された２個以上のスイッチング素子と、前記スイッチング素子をオンオフ制御する制御手段を備え、前記制御手段は、
前記スイッチング素子のうち、同時のオンを拒否する２つの素子のスイッチングを排他的にオンオフ制御する第１の制御モードと、前記排他的に制御すべき２つの素子の一方をオフの状態で保持し、他方の素子をオンオフ制御する第２の制御モードとを有することを特徴とする。
【００１６】
本発明によれば、通常の、オン、オフを制御するモードに加え、片方のオフ幅だけを制御するモードを持ったデッドタイム付パルス幅変調回路が実現できるので、出力電圧を連続且つ安定に制御することが可能な電力変換装置を提供できる。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
以下に、本発明による電力変換装置の第１の実施の形態を図１及び図２を参照して説明する。図１は本発明の電力変換装置の構成図である。
【００１８】
電圧型インバータ１は、直流電源２から平滑コンデンサ３を介して供給される直流電力を任意の電圧、周波数の３相交流に変換する。この電圧型インバータ１は、ブリッジ接続されたＩＧＢＴ等からなるスイッチング素子４ａ、４ｂ、４ｃ、４ｄ、４ｅ及び４ｆから構成され、スイッチング素子４ａと４ｄ、４ｂと４ｅ、４ｃと４ｆは夫々が直列接続され、直列接続されたスイッチング素子の両端は平滑コンデンサ３と並列に接続され、これらの中点は夫々３相出力端子Ｕ、Ｖ及びＷに接続されている。また、スイッチング素子４ａ、４ｂ、４ｃ、４ｄ、４ｅ及び４ｆには各々逆並列にフライホイールダイオードが接続されている。
【００１９】
電圧型インバータ１を構成するスイッチング素子４ａ、４ｂ、４ｃ、４ｄ、４ｅ及び４ｆは、Ｕ相パルス幅変調回路５ａ、Ｖ相パルス幅変調回路５ｂ及びＷ相パルス幅変調回路５ｃを有する制御回路５により制御されている。制御回路５には、Ｕ相パルス幅変調回路５ａ、Ｖ相パルス幅変調回路５ｂ及びＷ相パルス幅変調回路５ｃ以外の回路が含まれているが、ここでは説明を簡単にするため省略している。以下Ｕ相パルス幅変調回路５ａを例にその内部構成について説明する。尚、他相のパルス幅変調回路５ｂ、５ｃについても同様である。
【００２０】
Ｕ相パルス幅変調回路５ａは、Ｕ相電圧基準を受け、これをＵ相正側のスイッチング素子４ａとＵ相負側のスイッチング素子４ｂにゲートパルスＧＵＰ、ＧＵＮを夫々供給するための回路である。尚、Ｕ相電圧基準は、制御回路５内の図示しない速度基準、あるいは電流基準などから作成されている。
【００２１】
Ｕ相パルス幅変調回路５ａに入力されたＵ相電圧基準は、まず一方の比較回路５１で搬送波と比較され、その出力を正側スイッチング素子用のゲートパルスＧＵＰとする。また、Ｕ相電圧基準は電圧基準補正回路５２に入力され、電圧補正量ΔＶが加えられる。電圧基準補正回路５２で補正された電圧基準をもう１つの比較回路５３で搬送波と比較し、反転回路５４により反転した信号を負側スイッチング素子のゲートパルスＧＵＮとする。
【００２２】
電圧補正回路５２で補正する電圧補正量ΔＶは、例えば搬送波が三角波の場合、振幅をＡ、周期をＴｃ、所望のデッドタイムをｔｄとして、以下とする。
【００２３】
ΔＶ＝ｔｄ×２×Ａ／（Ｔｃ／２）・・・（１）
以下図２により、本発明の第１の実施の形態に係る電力変換装置の動作について説明する。図２は本発明の第１の実施の形態に係る電力変換装置のパルス幅変調波形を示したものである。
【００２４】
図２（ａ）は搬送波が電圧基準及び補正した電圧基準とクロスする場合の通常の動作波形を示す。この場合、正側ゲートパルスＧＵＰは、電圧基準と搬送波のクロス条件で定まる波形となっており、デッドタイムのない波形となる。ところが、負側ゲートパルスＧＵＮは、補正した電圧基準と搬送波のクロス条件で定まる波形となっており、上記（１）式から分かるように、もとの電圧基準に対し、立ち上がりがデッドタイムｔｄ分だけ遅れ、立ち下りは逆にデッドタイムｔｄ分だけ早くなる。このように負側ゲートパルスＧＵＮを補正することによりデッドタイムｔｄを確保することができる。
【００２５】
次に、図２（ｂ）は搬送波の最大値が電圧基準と補正した電圧基準との間の値となる場合の動作波形を示している。この場合は、負側ゲートパルスＧＵＮは常にオフ状態となり、正側ゲートパルスＧＵＰは電圧基準と搬送波のクロス条件で一意に定まるので、図のようなデッドタイムｔｄより小さい幅のパルスを出力する。
【００２６】
最後に、図２（ｃ）は搬送波の最小値が電圧基準と補正した電圧基準との間の値となる場合の動作波形を示している。この場合は、図２（ｂ）の場合とは逆に正側ゲートパルスＧＵＰは常にオフ状態となり、負側ゲートパルスＧＵＮは補正した電圧基準と搬送波のクロス条件で一意に定まるので、デッドタイムｔｄより小さい幅のパルスを出力する。
【００２７】
以上説明したように、図１に示したようなＵ相パルス幅変調回路５ａを用いれば、正側及び負側のゲートパルスを個別に生成できるため、通常は、常にデッドタイムｔｄを確保したスイッチングを行い、かつ、一方の電圧基準が搬送波と交差しないレベルの場合には、片方だけのオフパルス幅を制御するモードに自動的に切り替えることが可能となる。
【００２８】
このように、片側だけのオフパルス幅を制御するモードを併せ持つことで、図７（ｂ）から図７（ｃ）に移行する場合のような出力電圧の不連続点は発生せず、安定な制御を行うことができる。尚、通常デッドタイムｔｄは、スイッチング素子４のオン時間やオフ時間のバラツキを考慮し、スイッチング素子４のオン時間やオフ時間より十分大きい値に設定するのでこのような工夫により十分な効果が期待できる。
【００２９】
また、２つの比較回路と電圧補正回路を設けるという比較的簡単な回路構成で、デッドタイム付パルス幅変調回路を構成することができる。
【００３０】
この第１の実施の形態では、三角波比較回路を基にしたＰＷＭの例で説明したが、その他の搬送波を用いる場合や、空間ベクトル方式あるいはヒステリシスコンパレータを用いた瞬時電流制御方式においても、このような、オフ幅だけを独立して制御するモードを持たせれば、同様に出力電圧が連続で、安定な制御が可能な電力変換装置を提供できる。
【００３１】
また、第１の実施の形態では、通常制御に加え、オフ幅制御を持たせる方法について主に述べているが、この回路の入力の電圧基準に、従来のデッドタイム補償方式を施せば、デッドタイムｔｄによる電圧のずれを補正することも可能となる。
【００３２】
（第２の実施の形態）
以下、本発明の第２の実施の形態に係る電力変換装置について、図３及び図４を参照して説明する。図３は本発明の第２の実施の形態に係る電力変換装置の構成図である。この第２の実施の形態の各部について、図１に示す第１の実施の形態の各部と同一部分は同一符号で示し、その説明を省略する。この第２の実施の形態が、第１の実施の形態と異なる点は、インバータ１の各相の出力電流を検出する電流検出器６ａ、６ｂ及び６ｃを追加し、これらの出力を夫々各相のパルス幅変調回路５ａ、５ｂ及び５ｃの入力としている点である。
【００３３】
図４は、図３のパルス幅変調回路５ａの内部を示すブロック構成図であり、図１と同一の構成要素については、同一符号で示しその説明は省略する。図１と異なる点は、電圧補正回路５２の補正を、電流検出器５ａで検出された出力電流の値により、加算、減算を切り替えて行うようにした点と、電圧基準及び補正した電圧基準の出力に比較選択回路５５を付加し、比較選択回路５５の出力を比較回路５１及比較回路５３の入力とした点である。
【００３４】
図４のパルス幅変調回路５ａでは、インバータ１の出力電流の極性で、電圧補正の極性を切り替える。すなわち、出力電流が正の場合は、電圧を加算側に補正し、出力電流が負の場合は、電圧を減算側に補正する。
【００３５】
また、比較選択回路５５では、補正前後の電圧基準の大小関係を比較し、値の小さな方を比較回路５１で搬送波と比較したパルスを正側スイッチング素子のゲートパルスＧＵＰとし、値の大きな方を比較回路５３で搬送波と比較したパルスを負側スイッチング素子のゲートパルスＧＵＮとする。
【００３６】
図８に示したように、出力電流が正の場合は、出力電圧は正側ゲートパルスＧＵＰと同一の波形となるので、図４において、補正電圧を加算するようにすれば、比較選択回路５５は、正側ゲートパルスＧＵＰ用に、小さい方すなわち補正する前の電圧基準を選択するので、与えられた電圧波形を実現するためのゲートパルスＧＵＰが得られる。
【００３７】
逆に図９に示したように、出力電流が負の場合は、出力電圧は負側ゲートパルスＧＵＮと同一の波形となるので、図４において、補正電圧を減算するようにすれば、比較選択回路５５は、負側ゲートパルスＧＵＮ用に、大きい方すなわち補正する前の電圧基準を選択するので、与えられた電圧波形を実現するためのゲートパルスＧＵＮが得られる。
【００３８】
従って、この第２の実施の形態のように、出力電流の方向により、電圧補正の符号を変え、値の小さな方で正側スイッチング素子、大きな方で負側スイッチング素子を制御すれば、常に与えられた電圧基準と、実際の出力電圧とが一致したパルス幅変調を行うことができる。言い換えれば、出力電圧のデッドタイム補償を内包したデッドタイム付パルス幅変調回路を実現できる。
【００３９】
尚、図３では、各相の出力電流を検出しているが、電力変換装置に接続される負荷が、三相平衡負荷であれば、２相だけの電流検出のみで、残りの１相は他の相から演算することもできる。
【００４０】
また、出力電流を直接検出しなくても、これを間接的に検出し、この間接的に検出した出力電流極性により電圧補正の符号を反転させるようにしても前述と同様の効果が期待できる。例えば、第２の実施の形態の出力電流に代えて、電力変換装置に与えられる電流基準を用いても良く、また、出力電圧を検出し、これが電圧基準より大きければ、出力電流は正、逆に小さければ出力電流は負と判断しても良い。尚、電圧は各相の電圧を直接検出しなくても、例えば線間電圧を検出し、相電圧を演算するようにしても良い。
【００４１】
（第３の実施の形態）
図５は本発明の第３の実施の形態に係る電力変換装置に使用されるパルス幅変調回路５ａのブロック構成図である。
【００４２】
Ｕ相パルス幅変調回路５ａに入力されたＵ相電圧基準は、電圧補正回路５２により電圧補正が行なわれ、補正された電圧基準は比較回路５５で搬送波と比較される。比較回路５５の出力はデッドタイム付加回路５６で所定のデッドタイムｔｄが付加され、パルス補正回路５７の入力となる。パルス補正回路５７の出力が正側ゲートパルスＧＵＰと負側ゲートパルスＧＵＮとなっている。パルス補正判定回路５８は、パルス補正回路５７におけるパルス補正および電圧補正回路５２における電圧補正の切り替え用に設けられている。
【００４３】
このパルス補正判定回路５８は、入力された電圧基準が所定の範囲になく、予想されるＰＷＭパルスのオフ幅が、デッドタイムｔｄよりも短くなる場合、電圧補正回路５２および、パルス補正回路５７に補正指令を出力する。以下この詳細動作について説明する。
【００４４】
三角波比較ＰＷＭを行う場合、以下のように、電圧基準を３領域に分け、それぞれの場合の動作を以下に示すようにする。ここで、電圧基準をＶ＊、三角波搬送波の振幅をＡ、周期をＴｃ、デッドタイムをｔｄとしており、前述の通りΔＶ＝ｔｄ×２×Ａ／（Ｔｃ／２）である。
【００４５】
（ａ）Ｖ＊＜−Ａ＋ΔＶ  の場合
電圧補正回路５２で、電圧基準にΔＶを加算する。すなわち、パルス補正判定回路５８の補正パルス選択指令で電圧補正量を正側に選択し、補正ありフラグ指令で電圧補正回路５２の補正を生かす様にする。一方、パルス補正回路５７では、パルス補正判定回路５８の補正ありフラグ指令により、正側と負側のパルスを入れ替え反転し、かつ、補正パルス選択指令により、正側スイッチング素子用ゲートパルスＧＵＰは連続オフ信号とする。
【００４６】
（ｂ）Ｖ＊＜＝｜Ａ−ΔＶ｜  の場合
電圧補正回路５２および、パルス補正回路５７では補正を行わない。すなわち、パルス補正判定回路５８の補正ありフラグ指令により電圧補正回路５２での電圧補正は行わない様にし、またパルス補正回路５７でもゲートパルスの補正は行わない様にする。
【００４７】
（ｃ）Ｖ＊＞Ａ−ΔＶ  の場合
電圧補正回路５２にて、電圧基準からΔＶを減算する。すなわち、パルス補正判定回路５８の補正パルス選択指令で電圧補正量を負側に選択し、補正ありフラグ指令で電圧補正回路５２の補正を生かす様にする。一方、補正パルス補正回路５７では、パルス補正判定回路５８の補正ありフラグ指令により、正側と負側のパルスを入れ替え反転し、かつ、補正パルス選択指令により、負側スイッチング素子用ゲートパルスＧＵＮは連続オフ信号とする。
【００４８】
このように、片側だけのオフパルス幅を制御するモードを併せ持つことにより、図７（ｂ）から図７（ｃ）に移行する場合に生じた、出力電圧の不連続点を発生させずに、安定な制御を行うことができる。
【００４９】
尚、第３の実施の形態では、三角波比較回路を元にしたパルス幅変調回路を示したが、その他の搬送波や、空間ベクトル方式あるいはヒステリシスコンパレータを用いた瞬時電流制御方式においても、このような、オフ幅だけを独立して制御するモードを持たせれば、同様な効果が得られる。
【００５０】
また、第３の実施の形態では、通常制御に加え、オフ幅制御を持たせる方法について主に述べているが、この回路の入力の電圧基準を、従来のデッドタイム補償方式を施せば、デッドタイムｔｄによる電圧のずれが補正できることは明らかである。
【００５１】
（第４の実施の形態）
図６は、本発明の第４の実施の形態に係る電力変換装置の構成図である。この第４の実施の形態の各部において、図１の第１の実施の形態の電力変換装置の各部と同一部分は同一符号で示し、その説明を省略する。この第４の実施の形態が、第１の実施の形態と異なる点は、インバータ１が２レベルでなく３レベルインバータとなっている点、これに伴い、直流電源２が正側直流電源２ａと負側直流電源２ｂに分割されている点、平滑コンデンサ３も正側平滑コンデンサ３ａと負側平滑コンデンサ３ｂに分割されている点、更に、３レベル構成のインバータ１の１相を構成するスイッチング素子４ａ１、４ａ２、４ｄ１及び４ｄ２の夫々に対応して、その１相がＵ相であれば、Ｕ相パルス幅変調回路５ａからゲートパルスＧＵＰ１、ＧＵＰ２、ＧＵＮ１及びＧＵＮ２が出力される様に構成されている点である。
【００５２】
図６に示した３レベルインバータの場合においても、直流短絡を防止する為、スイッチング素子４ａ１と４ｄ１およびスイッチング素子４ａ２と４ｄ２が同時にオンしないように、排他的に制御する。具体的には、Ｕ相の電圧基準をスイッチング素子４ａ１及び４ｄ１用電圧基準とスイッチング素子４ａ２及び４ｄ２用用電圧基準に分け、この夫々の搬送波との比較を図１のパルス幅変調回路５ａに示したような方式で行うことにより、スイッチング素子用ゲートパルスＧＵＰ１、ＧＵＮ１、ＧＵＰ２及びＧＵＮ２を作るようにする。
【００５３】
このようにして、インバータ１が多レベル構成となっても、第１の実施の形態で示したパルス幅変調回路が適用できる。同様にして、図４に示した第２の実施の形態のパルス幅変調回路、また図５に示した第３の実施の形態のパルス幅変調回路も多レベルインバータに適用可能であり、この場合も出力電圧を連続に制御でき、且つ安定に制御することが可能な電力変換装置を提供することできる。
【００５４】
【発明の効果】
以上述べたように本発明によれば、通常の、オン、オフを制御するモードに加え、片方のオフ幅だけを制御するモードを持ったデッドタイム付パルス幅変調回路が実現できるので、出力電圧を連続且つ安定に制御することが可能な電力変換装置を提供できる。
【図面の簡単な説明】
【図１】本発明による電力変換装置の第１の実施の形態の構成図。
【図２】本発明の第１の実施の形態におけるパルス幅変調波形例。
【図３】本発明による電力変換装置の第２の実施の形態の構成図。
【図４】本発明の第２の実施の形態におけるパルス幅変調回路のブロック構成図。
【図５】本発明の第３の実施の形態におけるパルス幅変調回路のブロック構成図。
【図６】本発明による電力変換装置の第３の実施の形態の構成図。
【図７】従来のパルス幅変調回路におけるパルス幅変調波形例。
【図８】出力電流が正の場合のゲートパルスと出力の関係図。
【図９】出力電流が負の場合のゲートパルスと出力の関係図。
【符号の説明】
１  電圧型インバータ
２、２ａ、２ｂ  直流電源
３、３ａ、３ｂ  平滑コンデンサ
４、４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ、４ａ１、４ａ２、４ｄ１、４ｄ２スイッチング素子
５  制御回路
５ａ、５ｂ、５ｃ  パルス幅変調回路
６ａ、６ｂ、６ｃ  電流検出器
５１  比較回路
５２  電圧補正回路
５３  比較回路
５４  反転回路
５５  比較回路
５６  デッドタイム付加回路
５７  パルス補正回路
５８  パルス補正判定回路
【図１】
2005012857.tif 000003
【図２】
2005012857.tif 000004
【図３】
2005012857.tif 000005
【図４】
2005012857.tif 000006
【図５】
2005012857.tif 000007
【図６】
2005012857.tif 000008
【図７】
2005012857.tif 000009
【図８】
2005012857.tif 000010
【図９】
2005012857.tif 000011