(57)【要約】【課題】発振現象、内部電流集中などの不安定動作や、急峻な電圧変化などに伴うノイズの発生を抑制した電力用半導体装置を提供すること。【解決手段】ＩＧＢＴモジュール１０ｃにおいて、センスエミッタ端子１５を接続導体を介してエミッタ端子１５に接続することにより、安定したエミッタ電位を得る。これにより、発振現象、内部電流集中などの不安定動作や、急峻な電圧変化などに伴うノイズの発生を抑制する。【選択図】  図１
2005012053.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板を有する外囲器と、
前記ベース基板上に配置され、表面に配線パターンが形成された絶縁基板と、
前記絶縁基板と距離をおいて対向するゲート基板と、
前記絶縁基板上に配置され、前記配線パターンに接続された複数の半導体素子と、
前記配線パターンを介して前記半導体素子に接続され、かつ、外部接続端子となるゲート端子、複数のコレクタ端子、複数のエミッタ端子及びセンスエミッタ端子とを具備し、
前記センスエミッタ端子と前記複数のエミッタ端子とを接続していることを特徴とする電力用半導体装置。
【請求項２】
前記複数のエミッタ端子が接続導体を介して相互に接続されていることを特徴とする請求項１に記載の電力用半導体装置。
【請求項３】
前記センスエミッタ端子が、前記接続導体に接続されていることを特徴とする請求項１又は請求項２に記載の電力用半導体装置。
【請求項４】
前記センスエミッタ端子が、前記ゲート基板を介して前記接続導体と接続されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の電力用半導体装置。
【請求項５】
前記複数のエミッタ端子と前記接続導体が、一体の導体で形成されていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の電力用半導体装置。
【請求項６】
前記センスエミッタ端子が第１の端子と第２の端子からなることを特徴とする請求項１乃至請求項５のいずれか１項に記載の電力用半導体装置。
【請求項７】
前記センスエミッタ端子における第１の端子が前記接続導体に接続され、第２の端子が前記半導体素子に接続されていることを特徴とする請求項１乃至請求項６のいずれか１項に記載の電力用半導体装置。
【請求項８】
前記センスエミッタ端子における第１の端子が前記接続導体に接続され、第２の端子が前記配線パターンに接続されていることを特徴とする請求項１乃至請求項６のいずれか１項に記載の電力用半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電力用半導体装置に関する。
【０００２】
【従来の技術】
電力用として用いられる絶縁ゲート型半導体素子である絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の高電圧化、電流の大容量化が進められている。これらの電力用半導体装置で使用する電流は数百Ａ以上と大きく、このような大電流の制御を一つの素子及びそれに対応した３端子によって実現しようとすると、発熱量が大きくなる。そこで、発熱量を抑えるため、複数のＩＧＢＴチップとそれに対応した３端子の複数組を設けることによりモジュール化した半導体装置が用いられている。
【０００３】
この場合、ＩＧＢＴを主とする複数の半導体チップはセラミック等からなる絶縁基板上に搭載され、コレクタ電極、エミッタ電極及びゲート電極は絶縁基板上に形成された配線パターンに半田付け、あるいは、ワイヤボンディングなどにより接続されている。さらに、このような配線パターンには半導体装置の外部との接続のために、電極端子群としてコレクタ端子、エミッタ端子、ゲート端子、センスエミッタ端子がそれぞれ接続されている。特に、大容量のマルチチップモジュールにおいては、複数の電極端子群を備えている。このため、絶縁基板の上方に基板等を設け、制御端子であるゲート端子及びセンスエミッタ端子を絶縁基板上に搭載されたすべての半導体チップと接続する。（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開平１１−３５６０５８号公報（第８頁、図１）
【０００５】
【発明が解決しようとする課題】
上述のような電力用半導体装置では、ボンディングワイヤ、配線パターン、電極端子に浮遊インダクタンスが存在する。また、複数の電極端子を電力用半導体装置の外部においてブスバーなどで接続して使用する。このため、エミッタ側ブスバー、エミッタ端子、配線パターン、センスエミッタ端子で形成されるループ回路内に存在する浮遊インダクタンスが大きく、上記のループ回路で発振現象が生じやすいという問題があった。
【０００６】
また、外部との接続において、それぞれの電極端子間での浮遊インダクタンスが異なる場合、一部の素子や半導体チップに電流が集中し、素子破壊や、半導体チップでのクラック発生が生じるという問題があった。また、上記の発振や電流集中が発生した場合、ゲート基板上のセンスエミッタ配線にも電流が発生し、同一基板上に形成されているゲート配線に誘導を生じ、そのモジュール内の素子の動作が不安定になるという問題もあった。
【０００７】
本発明はこのような事情に鑑みてなされたもので、その目的は、安定したセンスエミッタ電位を得ることにより、発振現象、内部電流集中などの不安定動作や、急峻な電圧変化などに伴うノイズの発生を抑制した電力用半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記の課題を解決するため、本発明は、電力用半導体装置として、ベース基板を有する外囲器と、前記ベース基板上に配置され、表面に配線パターンが形成された絶縁基板と、前記絶縁基板と距離をおいて対向するゲート基板と、
前記絶縁基板上に配置され、前記配線パターンに接続された複数の半導体素子と、前記配線パターンを介して前記半導体素子に接続され、かつ、外部接続端子となるゲート端子、複数のコレクタ端子、複数のエミッタ端子及びセンスエミッタ端子とを具備し、前記センスエミッタ端子と前記複数のエミッタ端子とを接続していることを特徴とする。
【０００９】
本発明によれば、半導体素子における安定したセンスエミッタ電位を得ることにより、発振現象、内部電流集中などの不安定動作や、急峻な電圧変化などに伴うノイズの発生を抑制した電力用半導体装置を提供できる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【００１１】
（第１の実施の形態）
本発明による電力用半導体装置の第１の実施の形態について図１乃至図６を用いて説明する。
【００１２】
本実施の形態における電力用半導体装置を構成する半導体素子であるＩＧＢＴを複数個並列に接続し、モジュール化した場合についての等価回路を図１に示す。ＩＧＢＴ１０はゲート電極１０ａによってコレクタ電流を制御されており、それぞれのゲート電極１０ａがゲート端子１１に接続され、ＩＧＢＴモジュール１０ｃとして構成されている。また、ゲート端子１１は外部に接続されている。
【００１３】
エミッタ端子１２とコレクタ端子１３との間には、コレクタ端子１３のインダクタンスＬ１、ＩＧＢＴ１０とコレクタ端子１３とを接続するコレクタ配線パターンのインダクタンスＬ２、ＩＧＢＴ１０のエミッタ電極１０ｂとエミッタ配線パターンを接続するボンディング用のワイヤのインダクタンスＬ３、エミッタ配線パターンのインダクタンスＬ２ａ、センスエミッタ端子とエミッタ端子とのインダクタンスＬ４ａ及び接続端子のインダクタンスＬ４等の浮遊インダクタンスが存在する。
【００１４】
ＩＧＢＴモジュール１０ｃの制御系を構成するために、ゲート端子１１と共に、センスエミッタ端子１４が設けられており、このセンスエミッタ端子１４はエミッタ端子１２に接続されている。従って、センスエミッタ端子１４とエミッタ端子１２との間の端子間のインダクタンスは小さい。ゲート端子１１及びセンスエミッタ端子１４はＩＧＢＴモジュール１０ｃに対して共通に、エミッタ端子１２及びコレクタ端子１３はＩＧＢＴ１０に対してそれぞれ個別に設けられている。
【００１５】
また、エミッタ端子１２を外部に接続したとき、センスエミッタ端子１４とエミッタ端子１２との間にループ回路が形成される。端子１２、１４間の浮遊インダクタンスＬ４ａが大きいと、発振現象が生じやすくなるが、本実施の形態においては、センスエミッタ端子１４をそれぞれのエミッタ端子１２に接続しており、ループ回路における浮遊インダクタンスＬ４ａはエミッタ端子１２の一部分だけであり、十分に小さいことを本実施の形態の特徴としている。
【００１６】
また、ＩＧＢＴ１０とセンスエミッタ端子１４間の浮遊インダクタンスはスイッチング時における急峻な電流変化、電圧変化を抑制する効果がある。本実施の形態においては、ワイヤのインダクタンス、配線パターンのインダクタンス及びエミッタ端子の一部のインダクタンスが存在するため、その効果も大きなものになっている。
【００１７】
図１に示したＩＧＢＴを搭載する電力用半導体装置３０の斜視図を図２に示す。この電力用半導体装置３０は、ベース基板３１を底部とする外囲器（図ではベース基板３１以外は図示しない）に囲まれている。ベース基板３１上にはセラミック基板３２が配置され、その上に、後で述べるＩＧＢＴ等の半導体素子が複数個及び配線パターンが形成されている。
【００１８】
ゲート基板３３にはゲート端子３４が接続されている。ゲート基板３３とセラミック基板３２との間には配線脚部３７が設けられ、配線脚部３７はゲート基板３３とセラミック基板３２上のゲート配線パターンに接続されている。エミッタ端子３５は接続導体３５ａによってそれぞれ接続されている。センスエミッタ端子３８は接続導体３５ａを介してエミッタ端子３５と接続されている。また、それぞれの端子３４，３５，３６，３８の先端部分は外部の端子と接続できるように、図示しない外囲器の外側に配置されている。
【００１９】
次に、図２に示した電力用半導体装置の各部分の詳細について、図３乃至図６を用いて説明する。図３はベース基板３１の上に配置されたセラミック基板３２の平面的な模式図である。セラミック基板３２上にはコレクタ配線パターン４０ｂ、４０ｂ´が形成されている。ＩＧＢＴ４１はチップとして形成されており、コレクタ配線パターン４０ｂ、４０ｂ´上にＩＧＢＴチップ４１等の半導体素子が複数個実装されている。
【００２０】
また、セラミック基板３２上には、エミッタ配線パターン４１ｂ、４１ｂ´とゲート配線パターン４１ｃ、４１ｃ´が形成されている。これらの配線パターンはＩＧＢＴチップ４１の電極と、それぞれワイヤ４１ａ、４１ａ´のボンディングによって接続されている。ゲート配線パターン上の電極４２、４２´には、図示しないゲート配線脚部が接続されている。一方、エミッタ配線パターン上の電極４３、４３´には、図示しないエミッタ端子が、また、コレクタ配線パターン上の電極４４、４４´には、図示しないコレクタ端子がそれぞれ接続されている。
【００２１】
図４はエミッタ端子３５及びコレクタ端子３６を示す斜視図である。各端子の脚部５１には応力緩和のため、屈曲部５１ａが設けられている。エミッタ端子３５とコレクタ端子３６においては、相互インダクタンスを利用して半導体装置全体のインダクタンスを低減するため、電流が近接して並列にそれぞれ逆方向に流れるように成形及び配置されている。
【００２２】
図５は接続導体３５ａが複数のエミッタ端子３５に接続している様子を示す斜視図である。接続導体３５ａを屈曲部５１ａよりも上部に設けことにより、エミッタ端子３５の屈曲部５１ａと図示しないコレクタ端子の屈曲部において、等しい値の電流が逆方向に流れるようにできる。
【００２３】
以上の斜視図及び模式図で示した本実施の形態での電力用半導体装置における各部分の接続状態を示す断面の模式図を図６に示す。ベース基板３１の上にセラミック基板３２が配置され、図示しないＩＧＢＴチップ及び配線パターン等が形成されている。エミッタ端子３５は低抵抗でかつ低インダクタンスの接続導体３５ａによって接続されており、更に、その脚部はそれぞれセラミック基板３２における図示しないエミッタ配線パターンに接続されている。
【００２４】
ゲート端子３４はゲート基板３３から配線脚部３７を介してセラミック基板３２の上の図示しないゲート配線パターンに接続している。センスエミッタ端子３８は接続導体３５ａに接続している。特に大型の電力用半導体装置では、接続導体３５ａに電位分布が生じる可能性があり、センスエミッタ端子３８は接続導体３５の中央付近に接続することが好ましい。全体は外囲器７１によって保護され、外囲器７１の上部からそれぞれの端子が外部にでている。
【００２５】
本実施の形態によれば、エミッタ端子３５と接続導体３５ａとを接続することにより、エミッタ配線パターン上の電極の接続によらず、一部の半導体チップに電流が集中することを防止することができる。
【００２６】
また、センスエミッタ端子３８とエミッタ端子３５との間に形成されている閉ループ回路の浮遊インダクタンスを低減でき、閉ループ回路における発振現象を抑えることが可能になる。これらのことにより、安定したエミッタ電位を得ることができる。
【００２７】
また、ゲート基板３３にセンスエミッタ配線を積層する必要がなくなるため、上述の発振によって、ゲート基板上のエミッタ配線に電流が発生し、同一基板上に形成されているゲート配線に誘導を生じ、そのモジュール内の素子の動作が不安定になることを防ぐことも可能である。
【００２８】
更に、ＩＧＢＴのエミッタ電極とセンスエミッタ端子間の浮遊インダクタンスが増加することにより、スイッチング動作時の急峻な電流変化及び電圧変化を抑制することができる。
【００２９】
（第２の実施の形態）
図７は本発明による第２の実施の形態における電力用半導体装置を構成する素子であるＩＧＢＴモジュールの等価回路図である。本実施の形態が第１の実施の形態と異なる部分は、第１の実施の形態に加え、コレクタ端子を低抵抗、低インダクタンスのコレクタ接続導体と接続している点である。コレクタ接続導体からセンスコレクタ端子８５を取り出し、コレクタ端子８３と接続している。
【００３０】
ＩＧＢＴモジュール８０ａのそれぞれのＩＧＢＴ８０はゲート電極８０ｂによって電流を制御されており、そのゲート端子８１が外部と接続している。エミッタ端子８２とコレクタ端子８３との間には、コレクタ端子８３のインダクタンスＬ１ａ、配線パターンのインダクタンスＬ２ｃ、ＩＧＢＴのエミッタ電極８０ｃに接続されるボンディング用のワイヤのインダクタンスＬ３ａ、接続端子のインダクタンスＬ４ｂ、センスエミッタ端子とエミッタ端子間のインダクタンスＬ４ｃ等の浮遊インダクタンスが存在する。
【００３１】
ＩＧＢＴモジュール８０ｃの制御系を構成するために、ゲート端子８１と共に、センスエミッタ端子８４が設けられており、このセンスエミッタ端子８４はエミッタ端子８２に接続されている。従って、センスエミッタ端子８４とエミッタ端子８２との間の端子間のインダクタンスは小さい。更に、コレクタ電位を出力するためのセンスコレクタ端子８５は低抵抗、低インダクタンスのコレクタ接続導体を介してコレクタ端子８３と接続している。
【００３２】
本実施の形態によれば、コレクタ端子８３も接続導体を用いて接続したことにより、コレクタ電極の外部接続によらず、一部の半導体チップに電流が集中することを防止できる。
【００３３】
センスコレクタ端子８５を更に設けることにより、制御回路用の入力信号とすると共に、センスコレクタ端子８５をコレクタ端子８３に接続することにより、コレクタ端子８３を外部接続したときに、センスコレクタ端子８５とコレクタ端子８３との間に形成されるループ回路の浮遊インダクタンスを小さくすることが可能になる。
【００３４】
（第３の実施の形態）
図８は本発明による第３の実施の形態における電力用半導体装置の各部分の接続状態を示す断面の模式図である。ベース基板９１の上にセラミック基板９２が配置され、図示しないＩＧＢＴチップ及び配線パターン等が形成されている。エミッタ端子９６は接続導体９４によって接続されており、それぞれセラミック基板９２における図示しない配線パターンに接続している。ゲート端子９５はゲート基板９３から配線脚部９５ａを介してセラミック基板９２の上の図示しない配線パターンと接続している。センスエミッタ端子９７はゲート基板上に形成された図示しないセンスエミッタ配線に接続している。更に、センスエミッタ配線はセンスエミッタ接続導体９７ａによって接続導体９４に接続している。全体は外囲器９８によって保護され、外囲器９８の上部からそれぞれの端子が外部にでている。
【００３５】
図９にゲート基板の平面的な模式図を示す。エミッタ端子９６及びコレクタ端子１０２と重なる部分には開口部１０１が存在する。ゲート基板９３には図示しないゲート配線と共に、センスエミッタ配線９７ｂが形成されている。センスエミッタ配線９７ｂはセンスエミッタ端子９７と接続している。更に、センスエミッタ配線９７ｂはセンスエミッタ接続導体９７ａによって、接続導体９４と接続している。
【００３６】
本実施の形態によれば、センスエミッタ端子９７と接続導体９４とをゲート基板９３上で接続するため、接続に対する柔軟性に富む配線が更に可能になる。即ち、センスエミッタ配線９７ｂを延長することにより、センスエミッタ端子９７の形状を複雑化することなく、その電位を接続導体９４の中央付近から取り出し、また、端子の取り出しも任意の場所に設置ができる。また、ゲート基板９３上において、ゲート配線とセンスエミッタ配線との間に、コンデンサ、電圧検出器等の部品を集積化することが可能になる。
【００３７】
また、センスエミッタ配線９７ｂはゲート基板９３の一部分を占めるにすぎず、第１の実施の形態と同様にゲート基板９３を単層の基板とすることができ、基板そのものを比較的安価に製作できる。
【００３８】
（第４の実施の形態）
図１０は本発明による電力用半導体装置の第４の実施の形態におけるＩＧＢＴを複数個並列に接続し、モジュール化した場合についての等価回路図である。本実施の形態は第２のセンスエミッタ端子１１５を取り付けていることが特徴である。
【００３９】
図１０に示すように、第１のセンスエミッタ端子１１４がエミッタ端子１１２と接続しているのに対し、第２のセンスエミッタ端子１１５はＩＧＢＴモジュール１１０ａにおける一つのＩＧＢＴ１１０と接続している。第２のセンスエミッタ端子１１５はＩＧＢＴ電流が瞬間変化する場合においても正確な半導体チップ自体のエミッタ電位を取り出すことができる。このため、保護回路の入力信号として利用することができる。
【００４０】
また、ワイヤのインダクタンスＬ３ｂ、配線パターンのインダクタンスＬ２ｅ、及び接続端子のインダクタンスＬ４ｄは第２のセンスエミッタ端子１１５と第１のセンスエミッタ端子１１４との間に存在する。第２のセンスエミッタ端子１１５と第１のセンスエミッタ端子１１４との間の電圧を測定することによって、過大な電流変化率、或いは過大な電流を検出する。この検出結果の信号を図示しない保護回路に入力することによって、放射ノイズの発生及びＩＧＢＴの破壊等を抑制する。
【００４１】
図１１は本実施の形態の電力用半導体装置の平面的な模式図である。外囲器１３０の外に複数のエミッタ端子１１２及び複数のコレクタ端子１１３が設置されている。ゲート端子１１１、第１のセンスエミッタ端子１１４及び第２のセンスエミッタ端子１１５はそれぞれ単独で端子が出ている。
【００４２】
図１２は本実施の形態の電力用半導体装置における各部分の接続状態を示す断面の模式図である。ベース基板１４１の上にセラミック基板１４２が配置され、図示しないＩＧＢＴチップ及び配線パターン等が形成されている。エミッタ端子１１２は接続導体１４４によって接続されており、それぞれセラミック基板１４２における図示しない配線パターンに接続している。
【００４３】
ゲート端子１１１はゲート基板１４３からゲート配線脚部１４５ａを介してセラミック基板１４２の上の図示しないゲート配線パターンと接続している。第１のセンスエミッタ端子１１４は接続導体１４４と接続しており、第２のセンスエミッタ端子１１５はゲート基板１４３上からセラミック基板１４２に向けて、配線脚部と並行して図示しない脚部で配線され、セラミック基板１４２上においてＩＧＢＴのエミッタ電極と接続する。回路全体は外囲器１４８によって保護され、外囲器１４８の上部からそれぞれの端子が外部にでている。
【００４４】
本実施の形態によれば、センスエミッタ端子を二つにすることにより、その端子間の電流変化率を測定できる。従って、センスエミッタ端子が一つだけの場合と比較し、更に過大電流を検出し、図示しない保護回路に信号を入力でき、放射ノイズの発生及びＩＧＢＴの破壊等を抑制する。
【００４５】
（変形例）
図１３は本発明による電力用半導体装置の第４の実施の形態の変形例を示すＩＧＢＴを複数個並列に接続し、モジュール化した場合についての等価回路図である。本実施の形態は第２のセンスエミッタ端子が配線パターンと接続していることが特徴である。
【００４６】
図１３において、第２のセンスエミッタ端子１５５は１箇所でＩＧＢＴモジュール１６０と接続しており、第２のセンスエミッタ端子１５５と第１のセンスエミッタ端子１５４との間の電流変化率を測定することによって、過大電流を検出し、図示しない保護回路に信号を入力する。このため、放射ノイズの発生及びＩＧＢＴの破壊等を抑制する。
【００４７】
（第５の実施の形態）
図１４は本発明の第５の実施の形態におけるエミッタ端子部の斜視図である。エミッタ端子１７１、接続導体１７２、センスエミッタ端子１７３、及びエミッタ配線脚部１７４が一体となって構成されており、それぞれの部品を個々に製作し、それらを接続するよりも接触抵抗等が低減される。また、製造工程も短くなることは勿論である。
【００４８】
なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
【００４９】
【発明の効果】
以上、詳述したように、本発明によれば、エミッタ端子を接続導体によって短絡することにより、安定したエミッタ電位を得ることができる。これにより、発振現象、内部電流集中などの不安定動作や、急峻な電圧変化などに伴うノイズの発生を抑制した電力用半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明による電力用半導体装置の第１の実施の形態におけるＩＧＢＴモジュールの等価回路図。
【図２】本発明による電力用半導体装置の第１の実施の形態における主要部分の斜視図。
【図３】本発明による電力用半導体装置の第１の実施の形態におけるセラミック基板の平面的な模式図。
【図４】本発明による電力用半導体装置の第１の実施の形態における端子接続部の斜視図。
【図５】本発明による電力用半導体装置の第１の実施の形態におけるエミッタ端子の接続を示す斜視図。
【図６】本発明による電力用半導体装置の第１の実施の形態における各部分の接続状態を示す断面の模式図。
【図７】本発明による電力用半導体装置の第２の実施の形態におけるＩＧＢＴモジュールの等価回路図。
【図８】本発明による電力用半導体装置の第３の実施の形態における各部分の接続状態を示す断面の模式図。
【図９】本発明による電力用半導体装置の第３の実施の形態におけるゲート基板の平面的な模式図。
【図１０】本発明による電力用半導体装置の第４の実施の形態におけるＩＧＢＴモジュールの等価回路図。
【図１１】本発明による電力用半導体装置の第４の実施の形態のゲート基板における平面的な模式図。
【図１２】本発明による電力用半導体装置の第４の実施の形態における各部分の接続状態を示す断面の模式図。
【図１３】本発明による電力用半導体装置の第４の実施の形態の変形例におけるＩＧＢＴモジュールの等価回路図。
【図１４】本発明による電力用半導体装置の第５の実施の形態におけるエミッタ端子の斜視図。
【符号の説明】
１０、８０、１１０、１５０  ＩＧＢＴ
１０ａ、８０ｂ  ゲート電極
１０ｂ、８０ｃ  エミッタ電極
１０ｃ、８０ａ、１１０ａ、１５０ａ  ＩＧＢＴモジュール
１１、３４、８１、９５、１１１、１５１  ゲート端子
１２、３５、８２、９６、１１２、１５２、１７１  エミッタ端子
１３、３６、８３、１０２、１１３、１５３  コレクタ端子
１４、３８、８４、９７、１７３  センスエミッタ端子
Ｌ１、Ｌ１ａ、Ｌ１ｂ、Ｌ１ｃ  コレクタ端子のインダクタンス
Ｌ２、Ｌ２ａ、Ｌ２ｃ、Ｌ２ｄ、Ｌ２ｅ  配線パターンのインダクタンス
Ｌ２ｆ、Ｌ２ｇ  配線パターンのインダクタンス
Ｌ３、Ｌ３ａ、Ｌ３ｂ、Ｌ３ｃ  ワイヤのインダクタンス
Ｌ４ａ、Ｌ４ｃ  センスエミッタ端子とエミッタ端子間のインダクタンス
Ｌ４ｅ、Ｌ４ｇ  センスエミッタ端子とエミッタ端子間のインダクタンス
Ｌ４、Ｌ４ｂ、Ｌ４ｄ、Ｌ４ｆ  端子間のインダクタンス
３０  電力用半導体装置
３１、９１、１４１  ベース基板
３２、９２、１４２  セラミック基板
３３、９３、１４３  ゲート基板
３５ａ、９４、１４４、１７２  接続導体
３７、９５ａ、１４５ａ  ゲート配線脚部
３８  センスエミッタ端子
４０ｂ、４０ｂ´  コレクタ配線パターン
４１  ＩＧＢＴチップ
４１ａ、４１ａ´  ワイヤ
４１ｂ、４０ｂ´  エミッタ配線パターン
４１ｃ、４０ｃ´  ゲート配線パターン
４２、４２´  ゲート配線パターン上の電極
４３、４３´  エミッタ配線パターン上の電極
４４、４４´  コレクタ配線パターン上の電極
５１  脚部
５１ａ  屈曲部
７０、９０、１４０  電力用半導体装置
７１、９８、１３０、１４８  外囲器
８５  センスコレクタ端子
９７ａ  センスエミッタ接続導体
９７ｂ  センスエミッタ配線
１０１  開口部
１１４、１５４  第１のセンスエミッタ端子
１１５、１５５  第２のセンスエミッタ端子
１７４  エミッタ配線脚部
【図１】
2005012053.tif 000003
【図２】
2005012053.tif 000004
【図３】
2005012053.tif 000005
【図４】
2005012053.tif 000006
【図５】
2005012053.tif 000007
【図６】
2005012053.tif 000008
【図７】
2005012053.tif 000009
【図８】
2005012053.tif 000010
【図９】
2005012053.tif 000011
【図１０】
2005012053.tif 000012
【図１１】
2005012053.tif 000013
【図１２】
2005012053.tif 000014
【図１３】
2005012053.tif 000015
【図１４】
2005012053.tif 000016