(57)【要約】【課題】周囲の画素の電界の影響を相殺して所望通りの階調を表示することができるようにする。【解決手段】画素Ａに電圧Ｖ４を印加して所望の階調を表示させようとしても、Ｃの部分の帯電泳動粒子３が隣接画素の電界によって引き付けられてしまって、所望通りの階調を表示できない場合がある。そのような場合を予め実験により求めておいて、画素Ａには補正した電圧Ｖ４’を印加するようにする。これにより、Ｃの部分以外の帯電泳動粒子３によって所望通りの階調を表示することができる。【選択図】      図１０
2005031264.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリックス状に配置されてなる表示素子と、各画素に対して階調信号を出力する駆動回路と、を備えた表示装置において、
周囲の画素からの影響を相殺して所望通りの階調を表示できるように各画素の階調信号を補正する補正回路、
を備えたことを特徴とする表示装置。
【請求項２】
前記補正回路によって階調信号が補正される画素を補正画素とし、その補正画素の周囲の画素を周辺画素とした場合に、
前記補正回路は、補正画素に表示させようとする階調についての情報と、周辺画素に表示させようとしている階調についての情報とから、前記補正画素に印加すべき階調信号を得る、
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
周辺画素の状態と、補正画素に表示させようとする階調と、補正画素に所望通りの階調を表示させるように印加する階調信号との関係とを記憶した第１メモリ、を備え、
前記補正回路は、該第１メモリのデータに基づき前記補正画素に印加すべき階調信号を得る、
ことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記補正回路による階調信号の補正は、表示階調のズレが許容範囲以上の場合に行う、
ことを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
【請求項５】
前記表示素子が、帯電泳動粒子を移動させて種々の情報を表示するようにした電気泳動表示素子、或いは、液晶に電圧を印加して種々の情報を表示するようにした液晶表示素子である、
ことを特徴とする請求項１乃至４のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリックス状に配置された画素を有すると共に各画素で階調表示を行う表示装置に関する。
【０００２】
【従来の技術】
近年、種々の情報を表示する表示素子としては、
・  帯電泳動粒子の位置を制御して情報を表示するようにした電気泳動表示素子や、
・  液晶に電圧を印加して情報を表示するようにした液晶表示素子、
が注目されている。
【０００３】
そして、これらの表示素子は、マトリックス状に配置された画素を有すると共に、各画素にて階調表示ができるように構成されている。
【０００４】
図１２（ａ）  （ｂ）  は、電気泳動表示素子の構造の一例を示す断面図である。この電気泳動表示素子は、所定間隙を開けた状態に配置された一対の基板２１ａ，２１ｂを備えており、各基板２１ａ，２１ｂにはそれぞれ電極２４ａ，２４ｂが配置されている。また、基板間隙には分散液２２や帯電泳動粒子２３が配置されていて、分散液２２及び帯電泳動粒子２３は異なる色に着色されている。そして、図１２（ａ）に示すように、帯電泳動粒子２３が電極２４ａの側に引き寄せられた場合には分散液２２の色（例えば黒色）が画素の色として視認され、図１２（ｂ）に示すように、帯電泳動粒子２３が電極２４ｂの側に引き寄せられた場合には該帯電泳動粒子２３の色（例えば白色）が画素の色として視認されるようになっている。また、帯電泳動粒子２３を基板２１ａと２１ｂの中間で停止させた場合には中間調が表示されるようになっている。
【０００５】
【特許文献１】
特開２０００−２５８８０５号公報
【０００６】
【発明が解決しようとする課題】
ところで、図１２（ａ）  （ｂ）  に示すように左右の画素の電圧が等しいか電圧差が小さい場合には特に問題は生じないものの、図１３に示すように、電圧差が大きい場合には、隣接画素間電界干渉によって境界部分の帯電泳動粒子が乱れてしまい（符号Ｃ参照）、本来の階調を表示できず、表示品質が悪くなってしまうという問題があった。
【０００７】
そこで本発明は、表示品質の劣化を低減する表示装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
本発明は上記事情を考慮してなされたものであり、複数の画素がマトリックス状に配置されてなる表示素子と、各画素に対して階調信号を出力する駆動回路と、を備えた表示装置において、
周囲の画素からの影響を相殺して所望通りの階調を表示できるように各画素の階調信号を補正する補正回路、を備えたことを特徴とする。
【０００９】
【発明の実施の形態】
以下、図１乃至図１１を参照して、本発明の実施の形態について説明する。
【００１０】
（１）  まず、表示装置の全体構成について説明する。
【００１１】
本発明に係る表示装置は、図１（ａ）  （ｂ）  に示すように、複数の画素Ｘ１，１，…がマトリックス状に配置されてなる表示素子Ｐと、各画素Ｘ１，１，…に対して階調信号を出力する駆動回路Ｑと、周囲の画素からの影響を相殺して所望通りの階調を表示できるように各画素の階調信号を補正する補正回路Ｒと、を備えている。上述の駆動回路Ｑは、デジタル画像データを出力し、補正回路Ｒは、表示素子Ｐの特性に合わせてデジタル画像データを補正するようにし、補正回路Ｒと表示素子Ｐとの間には、表示素子を駆動するためのアナログ信号を形成する回路Ｕを設けると良い。
【００１２】
ところで、表示階調を制御する方法としては、
▲１▼  印加電圧の大きさに応じて表示階調が変化するように表示素子Ｐを構成しておいて、各画素に印加する電圧の大きさを制御する方法（いわゆる電圧階調）と、
▲２▼  印加時間の長さに応じて表示階調が変化するように表示素子Ｐを構成しておいて、各画素に電圧を印加する時間の長さを制御する方法（いわゆるパルス幅階調）と、
▲３▼  印加電圧の大きさと長さの両方によって表示階調が変化するように表示素子Ｐを構成しておいて、それらの両方を制御する方法、
とを挙げることができ、階調信号は、上記▲１▼及び▲３▼の場合には印加電圧の大きさを規定する信号であり、上記▲２▼及び▲３▼の場合には電圧印加時間の長さを規定する信号である。
【００１３】
（２）  ここで、補正回路Ｒについて説明する。
【００１４】
いま、仮想的に１つの画素だけを駆動したとして、図２に示すように、駆動回路ＱがＶ１という階調信号を印加すると階調１が表示され、Ｖ２という階調信号を印加すると階調２が表示され、Ｖｘという階調信号を印加すると階調ｘが表示されるとする。
【００１５】
しかし、これらの階調信号Ｖｘと表示階調ｘとの関係は絶対的なものではなく、他の画素を駆動した場合にはその周囲の画素の影響を受けて変動してしまう（詳細は後述する）。なお、図２では、階調信号が電圧の大きさであるが、電圧印加時間の場合も同様の問題がある。
【００１６】
そこで、補正回路Ｒは、各画素の階調信号を補正して、その周囲の画素からの影響を相殺し、その画素に所望通りの階調を表示するように構成されている。
【００１７】
以下、必要に応じて、前記補正回路によって階調信号が補正される画素を“補正画素”と称し、その補正画素の周囲の画素を“周辺画素”と称する。なお、上記補正回路Ｒによれば、図１（ｂ）  に示す画素Ａを補正する場合にはその周辺の画素（例えば、Ｂ，Ｃ，Ｄ，Ｅ）の影響を相殺するようにするので、その場合の補正画素は画素Ａであり、周辺画素は画素Ｂ，Ｃ，Ｄ，Ｅであるが、画素Ｂを補正する場合にはその周辺画素（例えば、Ｇ，Ａ，Ｆ，…）の影響を相殺するようにするので、その場合の補正画素は画素Ｂであり、周辺画素は画素Ｇ，Ａ，Ｆ，…である。
【００１８】
ところで、縦横に画素を配置した場合、補正画素に隣接する画素の数は８個（図１（ｂ）  の符号Ｈ，Ｃ，Ｇ，Ｂ，Ｆ，Ｅ，Ｉ，Ｄ参照）であるので、８個全ての画素を周辺画素と考えて階調信号を補正しても良いが、特にこれに限られるものではない。例えば、上下左右の４個の画素Ｂ，Ｃ，Ｄ，Ｅだけを周辺画素と考えて階調信号を補正しても、左右の２個の画素Ｄ，Ｂだけを周辺画素と考えて階調信号を補正しても良い。画素の配置や構成に依存して、隣接画素間電界干渉の影響が大きい画素が存在する場合、その画素を考慮して階調信号に補正を加えるようにするのが好ましい。
【００１９】
ところで、補正回路Ｒによりそのような補正をするには、
・  補正画素（例えば、画素Ａ）に表示させようとする階調についての情報と、
・  周辺画素（例えば、画素Ｂ，Ｃ，Ｄ，Ｅ）に表示させようとしている階調についての情報
とが入力されることに基き、補正回路Ｒが、前記補正画素に印加すべき階調信号を得るようにする必要がある。
【００２０】
そして、入力された情報に基づき階調信号を補正する方法としては、
・  周辺画素の状態（例えば、図４（ａ）  （ｂ）  及び図５（ａ）  （ｂ）  の左欄に示すような、周辺画素Ｂ，Ｃ，Ｄ，Ｅに表示させようとしている階調）と、補正画素に表示させようとする階調（例えば、図４（ａ）（ｂ）及び図５（ａ）（ｂ）の左欄に示すような、補正画素Ａに表示させようとしている階調）と、補正画素に所望通りの階調を表示させるように印加する階調信号（例えば、図４（ａ）（ｂ）及び図５（ａ）（ｂ）の右欄参照）と、の関係をテーブルデータとして予め用意しておき、周辺画素の状態、並びに補正画素に表示させようとする階調との関係から、補正画素に印加すべき階調信号を得る方法や、
・  周辺画素の状態と、補正画素に表示させようとする階調とを、実験的に求めておいた計算式に代入することによって、補正画素に印加すべき階調信号を得る方法
を挙げることができる。前者のテーブルデータは、予め実験により求めておいて不揮発なメモリ（図１（ａ）  の符号Ｍ１参照。以下、“第１メモリ”とする）に格納しておき、補正回路Ｒは、該第１メモリＭ１のデータに基づき前記補正画素に印加すべき階調信号を得るようにすると良い。
【００２１】
（３）  以下、上述のテーブルデータについて図２乃至図５に沿って詳述する。
【００２２】
いま、１つの画素Ａだけを駆動する場合の階調信号と表示階調との関係が図２に示すものであるとする。
【００２３】
この関係は、周辺画素Ｂ，Ｃ，Ｄ，Ｅを同一階調で駆動したとしても変わらないが（図３参照）、周辺画素に表示させようとする階調と補正画素に表示させようとする階調とに著しい差があるような場合には、周辺画素の影響を受けて補正画素の階調がずれてしまう。
【００２４】
例えば図４（ａ）  の左欄は、補正画素Ａに階調４を表示する場合において、周辺画素Ｂ，Ｃ，Ｄ，Ｅの表示階調の全組み合せを示し、中央欄は、補正しない階調信号Ｖ４を補正画素Ａに印加した場合の階調（正確には、反射型表示素子の階調に対応する変数である反射率）を示す。符号Ｋ１１に示す組み合せの表示では、階調信号Ｖ４を印加することにより画素Ａは所望通りの階調４（１７％）を表示するが、符号Ｋ１２に示す組み合せの表示では、若干暗くなってしまう。また、図４（ｂ）の左欄は、補正画素Ａに階調８を表示する場合において、周辺画素Ｂ，Ｃ，Ｄ，Ｅの表示階調の全組み合せを示し、中央欄は、補正しない階調信号Ｖ８を補正画素Ａに印加した場合の階調を示す。符号Ｋ２２に示す組み合せの表示では、階調信号Ｖ８を印加することにより画素Ａは所望通りの階調８（３３％）を表示するが、符号Ｋ２１に示す組み合せの表示では若干明るく、符号Ｋ２３に示す組み合せの表示では若干暗くなってしまう。さらに、図５（ａ）の左欄は、補正画素Ａに階調１２を表示する場合において、周辺画素Ｂ，Ｃ，Ｄ，Ｅの表示階調の全組み合せを示し、中央欄は、補正しない階調信号Ｖ１２を補正画素Ａに印加した場合の階調を示す。符号Ｋ３２に示す組み合せの表示では、階調信号Ｖ１２を印加することにより画素Ａは所望通りの階調１２（４９％）を表示するが、符号Ｋ３１に示す組み合せの表示では、若干明るくなってしまう。また、図５（ｂ）の左欄は、補正画素Ａに階調１６を表示する場合において、周辺画素Ｂ，Ｃ，Ｄ，Ｅの表示階調の全組み合せを示し、中央欄は、補正しない階調信号Ｖ１６を補正画素Ａに印加した場合の階調を示す。符号Ｋ４２に示す組み合せの表示では、階調信号Ｖ１６を印加することにより画素Ａは所望通りの階調１６（６５％程度）を表示するが、符号Ｋ４１に示す組み合せの表示では、若干明るくなってしまう。
【００２５】
本実施の形態では、図４（ａ）  （ｂ）  図５（ａ）  （ｂ）  に示すような現象や、所望通りの階調を表示するための補正値（図４の符号Ｖ４’，Ｖ８’，Ｖ８”、図５のＶ１２’，Ｖ１６’参照）を、全ての階調について予め実験的に求めておいて、テーブルにしておく。
【００２６】
そして、上述した補正回路Ｒがそのテーブルを参照して階調信号を補正するようになっている。
【００２７】
（４）  次に、階調信号が補正される具体的手順を、図６及び図７を参照して説明する。
【００２８】
まず、フラグｉ，ｊを１にして（図６のＳ１参照）、補正画素Ｘｉ，ｊと周辺画素Ｘｉ＋１，ｊ，Ｘｉ，ｊ−１，Ｘｉ−１，ｊ，Ｘｉ，ｊ＋１とに表示させようとしている階調（例えば、画素データ）を抽出する（同図のＳ２参照）。なお、ｉ−１≧１でｊ−１≧１でなければならず、ｉ＝ｊ＝１の場合にＸｉ，ｊ−１，Ｘｉ−１，ｊの画素は実際には存在しないので、必要な処理を行う。
【００２９】
次に、テーブルデータ等を参照して、補正画素Ｘｉ，ｊに印加すべき階調信号（例えば、書き換え電圧の値）を算出する（同図のＳ３参照）。その算出結果は、図１（ａ）  に示す第２メモリＭ２などに格納しておくと良い。そして、ｊはそのままでｉを１から２に変更して（図６のＳ４，Ｓ５，Ｓ６参照）、補正画素Ｘ２，１についての階調信号を算出する（同図のＳ２，Ｓ３参照）。このようにして横一列の画素の階調信号が算出されたら、ｉ＝１，Ｊ＝２とされて（同図のＳ４，Ｓ５，Ｓ７参照）、２列目の画素の階調信号が算出される。そして、最後の列の階調信号が算出された時点で階調信号の算出は終了する（同図のＳ４参照）。
【００３０】
この時点で、全ての画素の階調信号は第２メモリＭ２などに格納されており、その信号が表示素子に送られて画像が表示される。
【００３１】
ところで、図６に示すデータ処理の後に、図７に示すデータ処理を行うようにしても良い。すなわち、上述のように全ての画素につき階調信号（書き換え電圧）が算出された後、補正画素Ｘｉ，ｊ及び周辺画素Ｘｉ＋１，ｊ，Ｘｉ，ｊ−１，Ｘｉ−１，ｊ，Ｘｉ，ｊ＋１の算出結果（算出した階調信号）を抽出し（Ｓ１２参照）、テーブルデータ等を参照して、補正画素Ｘｉ，ｊに印加すべき階調信号（例えば、書き換え電圧の値）を算出する（Ｓ１３参照）。これを、全ての画素について行う（Ｓ１４，Ｓ１５，Ｓ１６，Ｓ１７参照）。
【００３２】
このような算出は、全画素について行えば良く、全画素について１回だけでなく複数回行うようにしても良い（Ｓ１８，Ｓ１９参照）。回数を重ねる程、補正の精度が向上する。
【００３３】
なお、上記Ｓ１３のステップで参照すべきテーブルデータは、図４及び図５に示したもの（つまり、表示階調と補正階調信号との関係についてのもの）ではなく、画素Ｘｉ，ｊ、Ｘｉ＋１，ｊ、Ｘｉ，ｊ−１、Ｘｉ−１，ｊ、Ｘｉ，ｊ＋１に関して図６のデータ処理により算出された階調信号（例えば、書き換え電圧）と、画素Ｘｉ，ｊの補正階調信号との関係についてのものである。
【００３４】
ところで、前記補正回路Ｒによる階調信号の補正は、表示階調のズレが許容範囲以上の場合に行うようにすると良い。例えば、表示階調のズレ率（＝補正しない階調信号により表示される階調÷表示させたい階調×１００）が所定以下（例えば、±３％以下）の場合には、図６に示すデータ処理を行わないようにしても良い。また、図６及び図７に示す補正により表示される階調は、当初、表示させようとした階調に完全に一致している必要はなく、所定以下の誤差を有していても良い。すなわち、補正を加えることによって、反射率の変動差を０とする必要は必ずしもない。例えば、変動差±１％以下になるように補正を加えれば十分である。このようにして、すべての書き換え電圧の組み合わせについて、反射率の変動差±１％以上のものに対して補正値を求めることで、書き換え電圧変換テーブルを作成する。一般的に、このような実験は自動測定系によりおこなわれることが好ましい。また、書き換え電圧の補正は、印加電圧の大きさや、印加時間の長さ、または印加タイミング等によりおこなうことが好ましい。
【００３５】
（５）  次に、表示素子について説明する。
【００３６】
表示素子Ｐとしては、複数の画素がマトリックス状に配置されると共に、各画素にて階調表示が可能なものを用いることができ、例えば、
・  帯電泳動粒子３を移動させて種々の情報を表示するようにした電気泳動表示素子（図８の符号Ｐ１参照）や、
・  液晶１３に電圧を印加して種々の情報を表示するようにした液晶表示素子（図１１の符号Ｐ２参照）、
を挙げることができる。
【００３７】
以下、電気泳動表示素子及び液晶表示素子のそれぞれの構成について説明する。
【００３８】
（５−１）    電気泳動表示素子の構成
電気泳動表示素子は、図８乃至図１０に示すように、所定間隙を開けた状態に配置された一対の基板１ａ，１ｂと、これらの基板１ａ，１ｂの間隙に配置された分散液２及び複数の帯電泳動粒子３と、該分散液２に近接するように配置された一対の電極４ａ，４ｂと、により構成すると良い。なお、一方の電極４ａに薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子を接続してアクティブＭＴＸ駆動を行うようにすると良い。そして、電気泳動表示素子には、電源やタイミング制御のコントローラ、Ｄ／Ａコンバータ、シフトレジスタ等を接続すると良い。またもちろんアクティブＭＴＸ駆動に限定されることはなく、一般的に知られているパッシブＭＴＸ駆動など他の駆動をもちいてもよい。
【００３９】
この電気泳動表示素子Ｐ１は反射型にすると良い。以下、反射型電気泳動表示素子の構成、並びに駆動方法について説明する。
【００４０】
反射型電気泳動表示素子では、一対の電極４ａ，４ｂは分散液２を挟み込むように配置し、分散液２及び帯電泳動粒子３は異なる色に着色すると良い。以下の説明では、便宜上、分散液２が黒色で帯電泳動粒子３が白色とする。
【００４１】
このような反射型電気泳動表示素子Ｐ１を電圧階調方法で駆動すると次のようになる。
【００４２】
▲１▼  図８（ａ）  及び図２に示すように、電極４ｂを０Ｖとして電極４ａにＶ１＝−１０Ｖの電圧を印加すると、帯電泳動粒子３は電極４ａに沿うようにＬ１の位置に停止され、階調１が表示される。
【００４３】
▲２▼  図８（ｂ）  及び図２に示すように、電極４ａにＶ４＝＋２Ｖの電圧を印加すると、帯電泳動粒子３はＬ２の位置に停止され、階調４が表示される。
【００４４】
▲３▼  図９（ａ）  及び図２に示すように、電極４ａにＶ１１＝＋７Ｖの電圧を印加すると、帯電泳動粒子３はＬ３の位置に停止され、階調１１が表示される。
【００４５】
▲４▼  図９（ｂ）  及び図２に示すように、電極４ａにＶ１６＝＋１０Ｖの電圧を印加すると、帯電泳動粒子３はＬ４の位置に停止され、階調１６が表示される。
【００４６】
なお、パルス幅階調によっても同様の階調表示を行うことができる。
【００４７】
ところで、図８及び図９では、左右の画素Ａ，Ｂの電極４ａには同じ電圧が印加されているので、階調信号を補正しなくても所定階調を表示できるが、左右の電圧が図１０（ａ）  に示すように異なると、隣接画素間電界干渉が発生し、画素境界近傍の帯電泳動粒子３が乱れて（例えば、符号Ｃで示す部分の電界が、隣接して配置された画素Ｂに印加された電圧の影響を受けてしまい）、表示階調がずれてしまう。つまり、画素Ａの全ての帯電泳動粒子３が図８（ｂ）に示すようにＬ２の位置に停止されれば階調４を表示できるが、一部の帯電泳動粒子３が基板１ａの側に移動してしまうので、表示階調が若干暗くなってしまう。具体的には、階調４で反射率が１７％になるハズなのに、実際の反射率は１５％程度であった。
【００４８】
そこで、図１０（ｂ）  に示すように、階調信号をＶ４（＝２．０Ｖ）からＶ４’（＝２．５Ｖ）に補正して帯電泳動粒子３の配置位置をＬ２からＬ２’にして、階調４（反射率１７％）を実現する。
【００４９】
以下、電気泳動表示素子の構成について補足する。
【００５０】
画素と画素との間は隔壁にて仕切って、帯電泳動粒子３の他の画素への移動を抑制するようにすると良い。また、分散液２及び帯電泳動粒子３をマイクロカプセル５で封止するようにすると良い。このマイクロカプセル５は各画素に対応する位置にそれぞれ配置しても良いが、これに限られるものではなく、マイクロカプセルの配置位置と画素とが整合していなくても良い。さらに、１つの画素に複数のマイクロカプセルを配置しても良い。
【００５１】
（５−２）    液晶表示素子の構成
液晶表示素子Ｐ２は、図１１に示すように、所定間隙を開けた状態に一対の基板１１ａ，１１ｂを配置し、それらの間隙には液晶層１３を配置し、該液晶層１３を挟み込むように一対の電極１４ａ，１４ｂを配置すると良い。そして、一方の電極１４ｂは各画素共通のコモン電極とし、他方の電極１４ａは画素電極にすると良い。コモン電極を０Ｖに接地して、画素電極に印加する書き換え電圧を変えることで、表示切替をおこなうことができる。
【００５２】
この液晶表示素子を反射型にする場合には、後ろ側に配置する方の電極１４ａを高反射率の金属にて形成して、反射層としての機能を持たせると良い。
【００５３】
図１１（ａ）  や（ｃ）  に示すように、左右の画素Ａ，Ｂの印加電圧を同じにすれば適正階調を表示させることができるが、図１１（ｂ）  に示すように左右の電圧を異ならせれば、画素境界部分Ｃの液晶が乱れて、表示階調がずれてしまう。そこで、画素Ａへの印加電圧を補正してやって、表示階調のズレを解消してやる。
【００５４】
（６）  その他
メモリＭ１，Ｍ２の容量は特に限定されるものではなく、ラインメモリ、フレームメモリ等を用いることができる。
【００５５】
次に、本実施の形態の効果について説明する。
【００５６】
本実施の形態によれば、周囲の画素からの影響を相殺して所望通りの階調を表示することができる。
【００５７】
【実施例】
以下、実施例に沿って本発明を更に詳細に説明する。
【００５８】
（実施例１）
本実施例では、図１（ａ）  に示す表示装置を作製し、その表示素子Ｐには図８に示す構造の電気泳動表示素子を用いた。３００行×２５０列のマトリクス状の表示素子とした。
【００５９】
基板１ａ，１ｂには、１．１ｍｍ厚のガラス基板を用いた。これらの基板１ａ，１ｂの間隙にはマイクロカプセル５を配置し、分散液２及び泳動粒子３はマイクロカプセル５に封入した。マイクロカプセル５は、複合コアセルベーション法により作製した。分散液２は、染料により黒色に着色し、泳動粒子３は、白色の酸化チタンにて形成した。また、観察者側の電極（以下“コモン電極”とする）４ｂは透明なＩＴＯにて形成し、反対側の電極（以下“画素電極”とする）４ａはＡｌにより形成した。そして、各画素電極４ａには不図示の薄膜トランジスタを接続して、アクティブＭＴＸ駆動によりフレーム書き換えを行えるようにした。
【００６０】
駆動回路Ｑからはデジタル画像データを出力し、補正回路Ｒでは、表示素子の特性に合わせてデジタル画像データを補正するようにし、アナログ信号形成回路Ｕでは、デジタル信号をアナログ信号に変換するようにした。
【００６１】
補正回路Ｒでは図６に示すデータ処理を行った。本実施例の表示装置は１画素が４ｂｉｔ階調表示をおこなうものであり、画像データは各画素４ｂｉｔ階調を示すデジタル情報をもっている。ここで、入力された画像データが４ｂｉｔ階調のデータでなければ、４ｂｉｔ階調のデータに変換される。
【００６２】
まず、ｉ＝１、ｊ＝１として（図６のＳ１参照）、補正画素Ｘｉ，ｊ及び周辺画素Ｘｉ＋１，ｊ，Ｘｉ，ｊ−１，Ｘｉ−１，ｊ，Ｘｉ，ｊ＋１の画像データの値をメモリから抽出する（同図のＳ２参照）。そして、テーブルデータ（書き換え電圧変換テーブルデータ）を参照して、補正画素Ｘｉ，ｊの書き換え電圧を算出する（同図のＳ３参照）。該算出された書き換え電圧（電圧値を示すデジタル情報）は第２メモリＭ２に格納される。
【００６３】
その後、「ｉ＝２５０で、かつｊ＝３００であるか」の確認がされ（同図Ｓ４参照）、“Ｎｏ”の場合には「ｉ＝２５０であるか」の確認がされるが（Ｓ５参照）、上述のようにｉ＝ｊ＝１なのでｉ＝ｉ＋１とされて（Ｓ６参照）、上述と同様に画素データの値の抽出（Ｓ２参照）、及び書き換え電圧の算出（Ｓ３参照）が実行される。
【００６４】
このようにして、画素Ｘ１，１，Ｘ２，１，Ｘ３，１，…，Ｘ２５０，１の２５０個の画素の画像データが次々に抽出され終えた段階では、ｉ＝２５０でｊ＝１なのでｉ＝１，ｊ＝２とされ（Ｓ４，Ｓ５，Ｓ７参照）、画素Ｘ１，２，Ｘ２，２，Ｘ３，２，…，Ｘ２５０，２の２５０個の画素の画像データが抽出される。同様に、ｊ＝３，４，５，…，３００として画像データが抽出される。
【００６５】
そして、最後の画素Ｘ２５０，３００の書き換え電圧の値が決定されれば、ｉ＝２５０で、かつｊ＝３００となるので、データ処理が終了する（Ｓ４参照）。
【００６６】
次に、本実施例の書き換え電圧変換テーブルについて説明する。書き換え電圧変換テーブルは、３００行×２５０列の表示装置における補正画素Ｘｉ，ｊと周辺画素Ｘｉ＋１，ｊ、Ｘｉ，ｊ−１、Ｘｉ−１，ｊ、Ｘｉ，ｊ＋１に注目して、以下のようにして実験により求めた。この実験は、自動測定系によりおこなった。
【００６７】
まず、補正画素Ｘｉ，ｊの書き換え電圧に対して、周辺画素Ｘｉ＋１，ｊ、Ｘｉ，ｊ−１、Ｘｉ−１，ｊ、Ｘｉ，ｊ＋１に同一の書き換え電圧を印加したときの補正画素Ｘｉ，ｊの反射率と、補正画素Ｘｉ，ｊの書き換え電圧に対して、周辺画素Ｘｉ＋１，ｊ、Ｘｉ，ｊ−１、Ｘｉ−１，ｊ、Ｘｉ，ｊ＋１に異なる書き換え電圧を印加したときの補正画素Ｘｉ，ｊの反射率を求めた。次に、これらの反射率の差が±２％以上の場合において、後者の反射率が、前者の反射率に対して、±２％未満の値となるように、補正画素Ｘｉ，ｊの書き換え電圧に補正をおこなった。また、書き換え電圧の補正は、印加電圧の大きさと、印加時間の長さ、また印加タイミングによっておこなった。このようにして、すべての書き換え電圧の組み合わせについて、反射率の変動差が±２％以上のものに対して補正値を求めることで、書き換え電圧変換テーブルを作成した。
【００６８】
補正回路Ｒでのデジタル画像データの補正の後、アナログ信号形成回路Ｕにおいて、表示素子を駆動させるためのアナログ信号が形成され、３００行×２５０列の表示素子に書き換え電圧が印加される。その結果、各階調における所望の反射率から±２％の変動幅において、各画素に１６階調表示が可能であった。
【００６９】
（実施例２）
本実施例では、実施例１と同様の装置を用い、実施例１と同様の方法で全ての画素の書き換え電圧を決定し、メモリに格納した。
【００７０】
次に、ｉ＝１、ｊ＝１，ｋ＝１として、上記メモリから、補正画素Ｘｉ，ｊ及び周辺画素Ｘｉ＋１，ｊ、Ｘｉ，ｊ−１、Ｘｉ−１，ｊ、Ｘｉ，ｊ＋１の書き換え電圧の値を抽出する（図７のＳ１２参照）。
【００７１】
次に、テーブルデータを参照して、補正画素Ｘｉ，ｊの書き換え電圧を求める（Ｓ１３参照）。求められた書き換え電圧の値は、電圧値を示すデジタル情報であり、所定のメモリ上に格納される。
【００７２】
次に、ｉ＝２５０、ｊ＝３００でなければ、ｉ＝２５０であるかを確認される（Ｓ１４，Ｓ１５参照）。ｉ＝２５０でない場合、ｉ＝ｉ＋１、ｊ＝ｊと処理され（Ｓ１６参照）、書き換え電圧の補正値が求められる（Ｓ１２、Ｓ１３参照）。もしｉ＝２５０である場合、ｉ＝１、ｊ＝ｊ＋１と処理されて（Ｓ１５，Ｓ１７参照）、書き換え電圧の補正値が求められる（Ｓ１２、Ｓ１３参照）。このデータ処理は、ｉ＝２５０、ｊ＝３００となるまでおこなわれ、３００行×２５０列の全ての画素の新たな書き換え電圧の値が決定される（Ｓ１４参照）。
【００７３】
次に、ｋ＝３であるか確認され、もしｋ＝３でなければ、ｉ＝１、ｊ＝１、ｋ＝ｋ＋１と処理されて、上述の一連の処理が繰り返される。
【００７４】
結局、全画素につきｋ＝１〜３の３回書き換え電圧の補正がなされ、処理が終了する。
【００７５】
次に、本実施例の書き換え電圧変換テーブルについて説明する。書き換え電圧変換テーブルは、３００行×２５０列の表示装置における補正画素Ｘｉ，ｊと周辺画素Ｘｉ＋１，ｊ、Ｘｉ，ｊ−１、Ｘｉ−１，ｊ、Ｘｉ，ｊ＋１に注目して、以下のようにして実験により求めた。この実験は、自動測定系によりおこなった。
【００７６】
まず、補正画素Ｘｉ，ｊの書き換え電圧に対して、周辺画素Ｘｉ＋１，ｊ、Ｘｉ，ｊ−１、Ｘｉ−１，ｊ、Ｘｉ，ｊ＋１に同一の書き換え電圧を印加したときの補正画素Ｘｉ，ｊの反射率と、補正画素Ｘｉ，ｊの書き換え電圧に対して、周辺画素Ｘｉ＋１，ｊ、Ｘｉ，ｊ−１、Ｘｉ−１，ｊ、Ｘｉ，ｊ＋１に異なる書き換え電圧を印加したときの補正画素Ｘｉ，ｊの反射率を求めた。次に、これらの反射率の差が±１％以上の場合において、後者の反射率が、前者の反射率に対して、±１％未満の値となるように、補正画素Ｘｉ，ｊの書き換え電圧に補正をおこなった。また、書き換え電圧の補正は、印加電圧の大きさと、印加時間の長さ、また印加タイミングによっておこなった。このようにして、すべての書き換え電圧の組み合わせについて、反射率の変動差が±１％以上のものに対して補正値を求めることで、書き換え電圧変換テーブルを作成した。
【００７７】
補正回路Ｒでのデジタル画像データの補正の後、アナログ信号形成回路Ｕにおいて、表示素子を駆動させるためのアナログ信号が形成され、３００行×２５０列の表示素子に書き換え電圧が印加される。その結果、各階調における所望の反射率から±１％の変動幅において、各画素に１６階調表示が可能であった。
【００７８】
（実施例３）
本実施例では、図１（ａ）  に示す表示装置を作製したが、その表示素子Ｐには図１１に示す液晶表示素子を使用した。
【００７９】
基板１１ａ，１１ｂには、１．１ｍｍ厚のガラス基板を用いた。また、観察者側の電極１４ｂは透明なＩＴＯにて形成し、反対側の電極１４ａはＡｌにより形成した。その他の構成並びに制御方法は実施例１と同様にした。
【００８０】
本実施例によれば、適正階調の表示をすることができた。
【００８１】
【発明の効果】
以上説明したように、本発明によると、周囲の画素からの影響を相殺して所望通りの階調を表示することができる。
【図面の簡単な説明】
【図１】（ａ）  は、本発明に係る表示装置の全体構成を示すブロック図であり、（ｂ）  は、画素の配列を示す模式図。
【図２】階調信号と表示階調との関係の一例を示す図。
【図３】補正画素及び周辺画素に同一階調を表示させる場合における、階調信号と表示階調との関係の一例を示す図。
【図４】（ａ）  は、補正画素の階調を４とする場合において、補正画素及び周辺画素についての表示階調の組み合せ（左欄）と、補正しない場合の補正画素の表示階調（中央欄）と、補正画素に適正階調を表示させるための階調信号（右欄）との関係を示す図であり、（ｂ）は、補正画素の階調を８とする場合において、補正画素及び周辺画素についての表示階調の組み合せ（左欄）と、補正しない場合の補正画素の表示階調（中央欄）と、補正画素に適正階調を表示させるための階調信号（右欄）との関係を示す図。
【図５】（ａ）  は、補正画素の階調を１２とする場合において、補正画素及び周辺画素についての表示階調の組み合せ（左欄）と、補正しない場合の補正画素の表示階調（中央欄）と、補正画素に適正階調を表示させるための階調信号（右欄）との関係を示す図であり、（ｂ）は、補正画素の階調を１６とする場合において、補正画素及び周辺画素についての表示階調の組み合せ（左欄）と、補正しない場合の補正画素の表示階調（中央欄）と、補正画素に適正階調を表示させるための階調信号（右欄）との関係を示す図。
【図６】補正回路によるデータ処理の様子を説明するためのフローチャート図。
【図７】補正回路によるデータ処理の様子を説明するためのフローチャート図。
【図８】電気泳動表示素子の駆動の様子を説明するための断面図。
【図９】電気泳動表示素子の駆動の様子を説明するための断面図。
【図１０】電気泳動表示素子の駆動の様子を説明するための断面図。
【図１１】液晶表示素子の駆動の様子を説明するための断面図。
【図１２】電気泳動表示素子の従来構造の一例を示す断面図。
【図１３】従来の問題点を説明するための断面図。
【符号の説明】
Ｍ１        第１メモリ
Ｐ１        電気泳動表示素子（表示素子）
Ｐ２        液晶表示素子（表示素子）
Ｑ          駆動回路
Ｒ          補正回路
【図１】
2005031264.tif 000003
【図２】
2005031264.tif 000004
【図３】
2005031264.tif 000005
【図４】
2005031264.tif 000006
【図５】
2005031264.tif 000007
【図６】
2005031264.tif 000008
【図７】
2005031264.tif 000009
【図８】
2005031264.tif 000010
【図９】
2005031264.tif 000011
【図１０】
2005031264.tif 000012
【図１１】
2005031264.tif 000013
【図１２】
2005031264.tif 000014
【図１３】
2005031264.tif 000015