(57)【要約】【課題】  光素子ウェハのバーンイン工程のコストダウンを図ることができる、光素子ウェハを提供する。【解決手段】  本発明にかかる光素子ウェハ１００は，基板１０１と、基板１０１の上方に形成された複数の光素子２００と、基板１０１の上方であって、光素子２００の形成された素子形成領域２１０と異なる領域に形成されたバーンイン用電極１６０と、を含み、光素子２００は、基板１０１の上方に形成された第１半導体層１０２と、第１半導体層１０２の上方に形成された活性層１０３と、活性層１０３の上方に形成された第２半導体層１０４と、第１半導体層１０２と電気的に接続された第１電極１０７と、第２半導体層１０４と電気的に接続された第２電極１０９と、を含み、各光素子２００は、共通の第１半導体層１０２を有し、バーンイン用電極１６０は、第１半導体層１０２と電気的に接続されている。【選択図】      図１
2005259885.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成された複数の光素子と、
前記基板の上方であって、前記光素子の形成された素子形成領域と異なる領域に形成されたバーンイン用電極と、を含み、
前記光素子は、
前記基板の上方に形成された第１半導体層と、
前記第１半導体層の上方に形成された活性層と、
前記活性層の上方に形成された第２半導体層と、
前記第１半導体層と電気的に接続された第１電極と、
前記第２半導体層と電気的に接続された第２電極と、を含み、
各前記光素子は、共通の前記第１半導体層を有し、
前記バーンイン用電極は、前記第１半導体層と電気的に接続されている、光素子ウェハ。
【請求項２】
請求項１において、
前記光素子は、面発光型半導体レーザとして機能し、
前記第１半導体層は、第１ミラーであり、
前記第２半導体層は、第２ミラーである、光素子ウェハ。
【請求項３】
請求項１において、
前記光素子は、発光ダイオードとして機能し、
前記第１半導体層は、第１導電型であり、
前記第２半導体層は、第２導電型である、光素子ウェハ。
【請求項４】
基板と、
前記基板の上方に形成された複数の光素子と、
前記基板の上方であって、前記光素子の形成された素子形成領域と異なる領域に形成されたバーンイン用電極と、を含み、
前記光素子は、
前記基板の上方に形成された第１半導体層と、
前記第１半導体層の上方に形成された光吸収層と、
前記活性層の上方に形成された第２半導体層と、
前記第１半導体層と電気的に接続された第１電極と、
前記第２半導体層と電気的に接続された第２電極と、を含み、
各前記光素子は、共通の前記第１半導体層を有し、
前記バーンイン用電極は、前記第１半導体層と電気的に接続されている、光素子ウェハ。
【請求項５】
請求項４において、
前記光素子は、フォトダイオードとして機能し、
前記第１半導体層は、第１導電型であり、
前記第２半導体層は、第２導電型である、光素子ウェハ。
【請求項６】
請求項１〜５のいずれかにおいて、
前記バーンイン用電極は、前記第１半導体層の上方であって、前記第１半導体層の外縁に形成されている、光素子ウェハ。
【請求項７】
請求項１〜６のいずれかにおいて、
前記バーンイン用電極は、前記第１半導体層の上方であって、前記素子形成領域を分割する形状に形成されている、光素子ウェハ。
【請求項８】
請求項１〜７のいずれかにおいて、
前記バーンイン用電極の幅は、１ｍｍ以上、５ｍｍ以下である、光素子ウェハ。
【請求項９】
第１半導体層と、活性層と、第２半導体層と、を有する複数の光素子を含む光素子ウェハの製造方法において、
基板の上方に、少なくとも、前記第１半導体層、前記活性層、および前記第２半導体層を構成するための半導体層を積層する工程と、
前記半導体層をパターニングすることにより、前記第２半導体層を形成する工程と、
前記半導体層をパターニングすることにより、前記活性層を形成する工程と、
前記半導体層をパターニングすることにより、前記第１半導体層を形成する工程と、
前記第１半導体層と電気的に接続されるように、第１電極およびバーンイン用電極を形成する工程と、
前記第２半導体層と電気的に接続されるように第２電極を形成する工程と、を含み、
各前記光素子は、共通の前記第１半導体層を有し、
前記バーンイン用電極は、前記光素子の形成された素子形成領域と異なる領域に形成される、光素子ウェハの製造方法。
【請求項１０】
第１半導体層と、光吸収層と、第２半導体層と、を有する複数の光素子を含む光素子ウェハの製造方法において、
基板の上方に、少なくとも、前記第１半導体層、前記光吸収層、および前記第２半導体層を構成するための半導体層を積層する工程と、
前記半導体層をパターニングすることにより、前記第２半導体層を形成する工程と、
前記半導体層をパターニングすることにより、前記光吸収層を形成する工程と、
前記半導体層をパターニングすることにより、前記第１半導体層を形成する工程と、
前記第１半導体層と電気的に接続されるように、第１電極およびバーンイン用電極を形成する工程と、
前記第２半導体層と電気的に接続されるように第２電極を形成する工程と、を含み、
各前記光素子は、共通の前記第１半導体層を有し、
前記バーンイン用電極は、前記光素子の形成された素子形成領域と異なる領域に形成される、光素子ウェハの製造方法。
【請求項１１】
請求項１〜１０のいずれかに記載の光素子ウェハが搭載されるステージと、
前記光素子ウェハを前記ステージに固定する固定部材と、
前記光素子の前記第２電極に接触させるプローブと、
前記プローブから前記光素子、前記バーンイン用電極を経て、前記固定部材へ至る経路に、電流および電圧の少なくとも一方を印加できる電源回路部と、
前記光素子の前記第２電極に対する前記プローブの位置を調整する位置調整部と、を含む、光素子ウェハのバーンイン装置。
【請求項１２】
請求項１１において、
前記光素子ウェハのバーンインを行う温度環境を調整する温度調整部を有する、光素子ウェハのバーンイン装置。
【請求項１３】
請求項１〜１０のいずれかに記載の光素子ウェハのバーンイン方法であって、
前記光素子の前記第２電極にプローブを接触させる工程と、
前記プローブから前記第２電極、前記第２半導体層、前記活性層、前記第１半導体層を経て、前記バーンイン用電極へ至る経路に電流および電圧の少なくとも一方を印加する工程と、を含む、光素子ウェハのバーンイン方法。
【請求項１４】
請求項１３において、
複数の前記光素子の各前記第２電極に、複数のプローブを同時に接触させ、
各前記光素子に同時に電流および電圧の少なくとも一方を印加する、光素子ウェハのバーンイン方法。
【請求項１５】
請求項１３または１４において、
３０℃以上の温度環境にて行う、光素子ウェハのバーンイン方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光素子ウェハおよびその製造方法、光素子ウェハのバーンイン装置、ならびに光素子ウェハのバーンイン方法に関する。
【背景技術】
【０００２】
半導体レーザなどに代表される光素子は、完成後に電流を流すと特性が変化する場合がある。この初期変動を解決するために、半導体レーザなどでは出荷前に、高温状態で電流を一定時間流して特性を安定させる、いわゆるバーンイン工程が行われる場合がある。
【０００３】
また、発光ダイオードや面発光型半導体レーザに代表されるような表面発光型の光素子は、ウェハ状態で様々な特性評価が可能であり、バーンイン工程もウェハレベルで行うことができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、光素子ウェハのバーンイン工程のコストダウンを図ることができる、光素子ウェハおよびその製造方法を提供することにある。
【０００５】
また、本発明の目的は、本発明の光素子ウェハが適用された、光素子ウェハのバーンイン装置および光素子ウェハのバーンイン方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明にかかる光素子ウェハは、
基板と、
前記基板の上方に形成された複数の光素子と、
前記基板の上方であって、前記光素子の形成された素子形成領域と異なる領域に形成されたバーンイン用電極と、を含み、
前記光素子は、
前記基板の上方に形成された第１半導体層と、
前記第１半導体層の上方に形成された活性層と、
前記活性層の上方に形成された第２半導体層と、
前記第１半導体層と電気的に接続された第１電極と、
前記第２半導体層と電気的に接続された第２電極と、を含み、
各前記光素子は、共通の前記第１半導体層を有し、
前記バーンイン用電極は、前記第１半導体層と電気的に接続されている。
【０００７】
本発明にかかる光素子ウェハにおいて、特定のもの（以下、「Ａ」という）の「上方」に形成された他の特定のもの（以下、「Ｂ」という）とは、Ａ上に直接形成されたＢと、Ａ上に、Ａ上の他のものを介して形成されたＢと、を含む。
【０００８】
この光素子ウェハによれば、前記素子形成領域と異なる領域に前記バーンイン用電極が形成されている。また、各前記光素子は、共通の前記第１半導体層を有する。また、前記バーンイン用電極が前記第１半導体層と電気的に接続されている。したがって、前記光素子ウェハのバーンインを行う際に、前記第１半導体層を共通電位として、前記バーンイン用電極と、前記第２電極と、を用いて、各前記光素子を駆動することができる。すなわち、バーンインを行う際に、各前記光素子を駆動するために、前記第１電極および前記第２電極の両方を用いる必要がない。
【０００９】
したがって、前記光素子ウェハのバーンイン工程に用いるバーンイン装置におけるプローブを、前記第２電極用として各前記光素子に対して１本ずつ設けることによってバーンインを行うことができる。言い換えるならば、前記プローブを前記第１電極用として各前記光素子に対して設ける必要がない。これにより、この光素子ウェハによれば、前記プローブを前記第１電極用および前記第２電極用として各前記光素子に対して設ける場合に比べ、プローブカードに設けられた前記プローブの数を半分にすることができる。前記プローブカードの価格は、主として前記プローブの数によって決定されるため、この光素子ウェハによれば、前記プローブの数を半分にすることができるので、前記光素子ウェハのバーンイン工程の大幅なコストダウンを図ることができる。
【００１０】
本発明にかかる光素子ウェハにおいて、
前記光素子は、面発光型半導体レーザとして機能し、
前記第１半導体層は、第１ミラーであり、
前記第２半導体層は、第２ミラーであることができる。
【００１１】
本発明にかかる光素子ウェハにおいて、
前記光素子は、発光ダイオードとして機能し、
前記第１半導体層は、第１導電型であり、
前記第２半導体層は、第２導電型であることができる。
【００１２】
本発明にかかる光素子ウェハは、
基板と、
前記基板の上方に形成された複数の光素子と、
前記基板の上方であって、前記光素子の形成された素子形成領域と異なる領域に形成されたバーンイン用電極と、を含み、
前記光素子は、
前記基板の上方に形成された第１半導体層と、
前記第１半導体層の上方に形成された光吸収層と、
前記活性層の上方に形成された第２半導体層と、
前記第１半導体層と電気的に接続された第１電極と、
前記第２半導体層と電気的に接続された第２電極と、を含み、
各前記光素子は、共通の前記第１半導体層を有し、
前記バーンイン用電極は、前記第１半導体層と電気的に接続されている。
【００１３】
本発明にかかる光素子ウェハにおいて、
前記光素子は、フォトダイオードとして機能し、
前記第１半導体層は、第１導電型であり、
前記第２半導体層は、第２導電型であることができる。
【００１４】
本発明にかかる光素子ウェハにおいて、
前記バーンイン用電極は、前記第１半導体層の上方であって、前記第１半導体層の外縁に形成されていることができる。
【００１５】
この光素子ウェハによれば、前記素子形成領域を取り囲むように連続した前記バーンイン用電極を形成することができる。これにより、部分的に前記バーンイン用電極が形成されている場合に比べ、均一な分布の駆動電流（前記光素子を駆動するための電流）を流すことができる。また、前記バーンイン用電極がウェハの外縁に形成されているため、前記素子形成領域を広く取ることができる。
【００１６】
本発明にかかる光素子ウェハにおいて、
前記バーンイン用電極は、前記第１半導体層の上方であって、前記素子形成領域を分割する形状に形成されていることができる。
【００１７】
この光素子ウェハによれば、前記バーンイン用電極の平面視における面積を大きくすることができる。したがって、より大きな電流を流すことができる。また、前記バーンイン電極で取り囲まれる前記素子形成領域が小さくなるため、より均一な分布の駆動電流を流すことができる。
【００１８】
本発明にかかる光素子ウェハにおいて、
前記バーンイン用電極の幅は、１ｍｍ以上、５ｍｍ以下であることができる。
【００１９】
本発明にかかる光素子ウェハの製造方法は、
第１半導体層と、活性層と、第２半導体層と、を有する複数の光素子を含む光素子ウェハの製造方法において、
基板の上方に、少なくとも、前記第１半導体層、前記活性層、および前記第２半導体層を構成するための半導体層を積層する工程と、
前記半導体層をパターニングすることにより、前記第２半導体層を形成する工程と、
前記半導体層をパターニングすることにより、前記活性層を形成する工程と、
前記半導体層をパターニングすることにより、前記第１半導体層を形成する工程と、
前記第１半導体層と電気的に接続されるように、第１電極およびバーンイン用電極を形成する工程と、
前記第２半導体層と電気的に接続されるように第２電極を形成する工程と、を含み、
各前記光素子は、共通の前記第１半導体層を有し、
前記バーンイン用電極は、前記光素子の形成された素子形成領域と異なる領域に形成される。
【００２０】
この光素子ウェハの製造方法によれば、前記バーンイン用電極と、前記光素子の前記第１電極とを、同じプロセスによって形成することができる。すなわち、前記バーンイン用電極を形成するための専用の工程が必要ないため、前記光素子ウェハの製造工程を簡素化することができる。
【００２１】
本発明にかかる光素子ウェハの製造方法において、
前記光素子は、面発光型半導体レーザとして機能するように形成され、
前記第１半導体層は、第１ミラーとなるように形成され、
前記第２半導体層は、第２ミラーとなるように形成されることができる。
【００２２】
本発明にかかる光素子ウェハにおいて、
前記光素子は、発光ダイオードとして機能するように形成され、
前記第１半導体層は、第１導電型となるように形成され、
前記第２半導体層は、第２導電型となるように形成されることができる。
【００２３】
本発明にかかる光素子ウェハの製造方法は、
第１半導体層と、光吸収層と、第２半導体層と、を有する複数の光素子を含む光素子ウェハの製造方法において、
基板の上方に、少なくとも、前記第１半導体層、前記光吸収層、および前記第２半導体層を構成するための半導体層を積層する工程と、
前記半導体層をパターニングすることにより、前記第２半導体層を形成する工程と、
前記半導体層をパターニングすることにより、前記光吸収層を形成する工程と、
前記半導体層をパターニングすることにより、前記第１半導体層を形成する工程と、
前記第１半導体層と電気的に接続されるように、第１電極およびバーンイン用電極を形成する工程と、
前記第２半導体層と電気的に接続されるように第２電極を形成する工程と、を含み、
各前記光素子は、共通の前記第１半導体層を有し、
前記バーンイン用電極は、前記光素子の形成された素子形成領域と異なる領域に形成される。
【００２４】
本発明にかかる光素子ウェハにおいて、
前記光素子は、フォトダイオードとして機能するように形成され、
前記第１半導体層は、第１導電型となるように形成され、
前記第２半導体層は、第２導電型となるように形成されることができる。
【００２５】
本発明にかかる光素子ウェハのバーンイン装置は、
上述の光素子ウェハが搭載されるステージと、
前記光素子ウェハを前記ステージに固定する固定部材と、
前記光素子の前記第２電極に接触させるプローブと、
前記プローブから前記光素子、前記バーンイン用電極を経て、前記固定部材へ至る経路に、電流および電圧の少なくとも一方を印加できる電源回路部と、
前記光素子の前記第２電極に対する前記プローブの位置を調整する位置調整部と、を含むことができる。
【００２６】
本発明にかかる光素子ウェハのバーンイン装置において、
前記光素子ウェハのバーンインを行う温度環境を調整する温度調整部を有することができる。
【００２７】
本発明にかかる光素子ウェハのバーンイン方法は、
上述の光素子ウェハのバーンイン方法であって、
前記光素子の前記第２電極にプローブを接触させる工程と、
前記プローブから前記第２電極、前記第２半導体層、前記活性層、前記第１半導体層を経て、前記バーンイン用電極へ至る経路に電流および電圧の少なくとも一方を印加する工程と、を含むことができる。
【００２８】
本発明にかかる光素子ウェハのバーンイン方法において、
複数の前記光素子の各前記第２電極に、複数のプローブを同時に接触させ、
各前記光素子に同時に電流および電圧の少なくとも一方を印加することができる。
【００２９】
本発明にかかる光素子ウェハのバーンイン方法において、
３０℃以上の温度環境にて行うことができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００３１】
１．光素子ウェハの構造
図１は、本発明を適用した実施の形態に係る光素子ウェハ１００を模式的に示す断面図である。また、図２は、図１に示す光素子ウェハ１００を模式的に示す平面図である。なお、図１は、図２のＡ−Ａ線における断面を示す図である。また、図２は、光素子２００の表示を簡略化している。
【００３２】
本実施の形態の光素子ウェハ１００は、図１および図２に示すように、基板（本実施の形態ではＧａＡｓ基板）１０１と、複数の光素子２００と、バーンイン用電極１６０と、を含む。本実施の形態においては、光素子２００が面発光型半導体レーザとしての機能を有する場合を示す。
【００３３】
次に、この光素子ウェハ１００の各構成要素について述べる。
【００３４】
光素子２００は、基板１０１上に形成された垂直共振器（以下「共振器」という）１４０と、第１電極１０７と、第２電極１０９と、絶縁層１０６と、を含む。光素子２００は、基板１０１の上方であって、光素子ウェハ１００の素子形成領域２１０に形成されている。
【００３５】
共振器１４０は、第１半導体層１０２と、活性層１０３と、第２半導体層１０４と、を含む。共振器１４０は、たとえば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布反射型多層膜ミラーである第１半導体層（以下、「第１ミラー」ともいう）１０２と、ＧａＡｓウエル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、ウエル層が３層で構成される量子井戸構造を含む活性層１０３と、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの分布反射型多層膜ミラーである第２半導体層（以下、「第２ミラー」ともいう）１０４とを有する。なお、第１ミラー１０２、活性層１０３、および第２ミラー１０４を構成する各層の組成および層数はこれに限定されるわけではない。
【００３６】
各光素子２００は、図１に示すように、共通の第１ミラー１０２を有する。言い換えれば、第１ミラー１０２は、各光素子２００間において、分離されていない。すなわち、第１ミラー１０２は、基板１０１上の全面に形成されている。
【００３７】
第２ミラー１０４は、たとえば、Ｃ、Ｚｎ、あるいはＭｇなどがドーピングされることによりｐ型にされ、第１ミラー１０２は、たとえば、Ｓｉ、あるいはＳｅなどがドーピングされることによりｎ型にされている。したがって、第２ミラー１０４、不純物がドーピングされていない活性層１０３、および第１ミラー１０２により、ｐｉｎダイオードが形成される。
【００３８】
第２ミラー１０４および活性層１０３は、柱状の半導体堆積体（以下「柱状部」という）を構成している。柱状部の側面は、図１に示すように、絶縁層１０６で覆われている。
【００３９】
柱状部を構成する層のうち活性層１０３に近い領域に、電流狭窄層として機能する絶縁層１０５が形成されていることができる。この絶縁層１０５は、柱状部の周縁に沿ったリング形状を有することができる。また、電流狭窄用の絶縁層１０５は、たとえば酸化アルミニウムからなる。
【００４０】
第２ミラー１０４および絶縁層１０６の上には、第２電極１０９が形成されている。第２電極１０９の開口部における第２ミラー１０４の上面は、レーザ光の出射面１０８となる。第２電極１０９は、たとえば金（Ａｕ）と亜鉛（Ｚｎ）の合金と金（Ａｕ）との積層膜からなる。
【００４１】
さらに、第１ミラー１０２の上には、第１電極１０７が形成されている。第１電極１０７は、たとえば金（Ａｕ）とゲルマニウム（Ｇｅ）の合金と金（Ａｕ）との積層膜からなる。すなわち、図１に示す光素子２００では、第２電極１０９は第２ミラー１０４と接合し、かつ、第１電極１０７は第１ミラー１０２と接合している。この第２電極１０９および第１電極１０７によって活性層１０３に電流が注入される。
【００４２】
第１電極１０７および第２電極１０９を形成するための材料は、前述したものに限定されるわけではなく、密着性強化、拡散防止、あるいは酸化防止などのために必要に応じて、たとえばクロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、あるいは白金（Ｐｔ）などの金属やこれらの合金などが利用可能である。
【００４３】
バーンイン用電極１６０は、第１ミラー１０２と電気的に接続されている。具体的には、図１および図２に示すように、バーンイン用電極１６０は、第１ミラー１０２上であって、光素子２００の形成された素子形成領域２１０と異なる領域に形成されている。より具体的には、バーンイン用電極１６０は、第１ミラー１０２の上面１０２ａ上であって、第１ミラー１０２の外縁に形成されている。図２に示すバーンイン用電極の幅Ｗは、たとえば、１ｍｍ以上、５ｍｍ以下とすることができる。バーンイン用電極の幅Ｗが１ｍｍ以上であることにより、光素子２００に問題なく所望の電流を流すことができる。また、後述する固定部材３０８とバーンイン用電極１６０との接触面積を大きくすることができる。バーンイン用電極の幅Ｗが５ｍｍ以下であることにより、素子形成領域２１０を最大限に確保することができる。すなわち、一般的に、光素子ウェハでは、光素子ウェハの上面における外縁の５ｍｍ幅程度の領域は、光素子の良好な特性が得られない場合があるため、光素子を形成しない場合がある。この光素子を形成しない領域にバーンイン用電極１６０を形成することによって、光素子２００の取り個数を減らさないことができる。バーンイン用電極の材料としては、たとえば、上述の第１電極１０７の材料と同じものを用いることができる。
【００４４】
図１および図２に示す光素子ウェハ１００では、バーンイン用電極１６０が、第１ミラー１０２の上面１０２ａ上であって、第１ミラー１０２の外縁に形成されている場合について示したが、図３〜図６に示すように、バーンイン用電極１６０は、光素子ウェハ１００の素子形成領域２１０を分割する形状に形成されていることもできる。図３〜図６は、この場合の光素子ウェハ１００を模式的に示す平面図である。具体的には、以下の通りである。
【００４５】
図３に示す光素子ウェハ１００では、バーンイン用電極１６０は、第１ミラー１０２の上面１０２ａ（図１参照）上であって、第１ミラー１０２の外縁に形成されている。さらに、バーンイン用電極１６０は、素子形成領域２１０を分割する直線状の形状に形成されている。言い換えるならば、素子形成領域１２０は、第１ミラー１０２（光素子ウェハ１００）の中央における直線状の平面形状を有するバーンイン用電極１６０によって分割されている。
【００４６】
図４に示す光素子ウェハ１００では、バーンイン用電極１６０は、第１ミラー１０２の上面１０２ａ（図１参照）上であって、第１ミラー１０２の外縁に形成されている。さらに、バーンイン用電極１６０は、素子形成領域２１０を分割する十字状の形状に形成されている。言い換えるならば、素子形成領域１２０は、十字状の平面形状を有するバーンイン用電極１６０によって分割されている。
【００４７】
図５に示す光素子ウェハ１００では、バーンイン用電極１６０は、第１ミラー１０２の上面１０２ａ（図１参照）上であって、第１ミラー１０２の外縁に形成されている。さらに、バーンイン用電極１６０は、素子形成領域２１０を分割する十字状の形状に形成されている。さらに、バーンイン用電極１６０は、素子形成領域２１０を分割する、前記十字の交点を中心とする円形のリング状の形状に形成されている。この円形のリング状の形状の部分１６０ａは、前記第１ミラー１０２の外縁に形成されている部分１６０ｂより内側に形成されている。言い換えるならば、素子形成領域１２０は、十字状の平面形状と、円形のリング状の平面形状と、を有するバーンイン用電極１６０によって分割されている。
【００４８】
図６に示す光素子ウェハ１００では、バーンイン用電極１６０は、第１ミラー１０２の上面１０２ａ（図１参照）上であって、第１ミラー１０２の外縁に形成されている。さらに、バーンイン用電極１６０は、素子形成領域２１０を分割する格子状の形状に形成されている。言い換えるならば、素子形成領域１２０は、格子状の平面形状を有するバーンイン用電極１６０によって分割されている。
【００４９】
２．光素子ウェハの製造方法
次に、本発明を適用した実施の形態にかかる光素子ウェハ１００の製造方法の一例について、図１、図２、および図７〜図１１を用いて述べる。図７〜図１１は、図１および図２に示す本実施の形態の光素子ウェハ１００の一製造工程を模式的に示す断面図であり、それぞれ図１に示す断面に対応している。
【００５０】
（１）まず、ＧａＡｓからなる基板１０１の表面に、組成を変調させながらエピタキシャル成長させることにより、図７に示すように、半導体多層膜１５０を形成する。ここで、半導体多層膜１５０は、たとえばｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの第１ミラー１０２と、ＧａＡｓウエル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、ウエル層が３層で構成される量子井戸構造を含む活性層１０３と、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの第２ミラー１０４とからなる。これらの層を順に基板１０１上に積層させることにより、半導体多層膜１５０が形成される。
【００５１】
なお、第２ミラー１０４を成長させる際に、活性層１０３近傍の少なくとも１層を、後に酸化されて電極狭窄用の絶縁層１０５となるＡｌＡｓ層またはＡｌＧａＡｓ層に形成することができる。この絶縁層１０５となるＡｌＧａＡｓ層のＡｌ組成は、たとえば０．９５以上である。また、第２ミラー１０４の最表面の層は、キャリア密度を高くし、電極（第２電極１０９）とのオーミック接触をとりやすくしておくのが望ましい。
【００５２】
エピタキシャル成長を行う際の温度は、成長方法や原料、基板１０１の種類、あるいは形成する半導体多層膜１５０の種類、厚さ、およびキャリア密度によって適宜決定されるが、一般に、４５０℃〜８００℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長させる方法としては、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ−Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法や、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、あるいはＬＰＥ（Ｌｉｑｕｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法などを用いることができる。
【００５３】
（２）続いて、半導体多層膜１５０上に、レジストを塗布した後リソグラフィ法により該レジストをパターニングする。これにより、所定のパターンのレジスト層Ｒ１を形成する。レジスト層Ｒ１は、第２ミラー１０４（図１参照）の形成予定領域の上方に形成する。次いで、このレジスト層Ｒ１をマスクとして、たとえばドライエッチング法により、第２ミラー１０４および活性層１０３をエッチングして、図８に示すように、柱状の半導体堆積体（柱状部）を形成する。その後、レジスト層Ｒ１を除去する。
【００５４】
（３）続いて、図９に示すように、たとえば４００℃程度の水蒸気雰囲気中に、上記工程によって柱状部が形成された基板１０１を投入する。これにより、前述の第２ミラー１０４中のＡｌ組成が高い層（Ａｌ組成がたとえば０．９５以上の層）を側面から酸化して、電流狭窄用の絶縁層１０５を形成する。酸化レートは、炉の温度、水蒸気の供給量、酸化すべき層のＡｌ組成および膜厚に依存する。
【００５５】
（４）次いで、図１０に示すように、第１ミラー１０２上であって、柱状部（第２ミラー１０４、電流狭窄層１０５、および活性層１０３）の周囲に絶縁層１０６を形成する。
【００５６】
絶縁層１０６には、たとえば、樹脂を用いることができる。樹脂としては、たとえば、ポリイミド系樹脂、アクリル系樹脂、またはエポキシ系樹脂などを用いることができる。これらの材料は、厚膜化が容易であり、かつ加工が容易である。
【００５７】
ここでは、絶縁層１０６を形成するための材料として、ポリイミド系樹脂の前駆体を用いた場合について述べる。まず、たとえばスピンコート法を用いて前駆体（ポリイミド系樹脂の前駆体）を、基板１０１上に塗布して、前駆体層を形成する。なお、前記前駆体層の形成方法としては、前述したスピンコート法のほか、ディッピング法、スプレーコート法、液滴吐出法等の公知技術が利用できる。
【００５８】
次いで、この基板１０１を、たとえばホットプレート等を用いて加熱して溶媒を除去した後、たとえば３５０℃程度の炉に入れて、前駆体層をイミド化させることにより、ほぼ完全に硬化したポリイミド系樹脂層を形成する。続いて、図１０に示すように、ポリイミド系樹脂層を公知のリソグラフィ技術を用いてパターニングすることにより、絶縁層１０６を形成する。パターニングの際に用いられるエッチング方法としては、ドライエッチング法などを用いることができる。ドライエッチングは、たとえば酸素またはアルゴンなどのプラズマにより行うことができる。
【００５９】
なお、上述の絶縁層１０６の形成方法では、ポリイミド系樹脂の前駆体層を硬化した後、パターニングを行う例について示したが、ポリイミド系樹脂の前駆体層を硬化する前に、パターニングを行うこともできる。このパターニングの際に用いられるエッチング方法としては、ウェットエッチング法などを用いることができる。ウェットエッチングは、たとえばアルカリ溶液または有機溶液などにより行うことができる。
【００６０】
なお、上述では、絶縁層１０６として樹脂を用いる例について示したが、絶縁層１０６には、たとえば、無機系の誘電体、またはこれらの積層膜を用いることができる。無機系の誘電体としては、たとえば、窒化ケイ素、酸化ケイ素、窒化アルミニウム、炭化ケイ素、またはダイアモンドなどを用いることができる。これらの材料は、薄膜での絶縁性が良好であり、熱伝導性が良好であり、かつ加工が容易である。この場合の絶縁層１０６の具体的な形成方法は以下の通りである。
【００６１】
まず、柱状部の形成された基板１０１上の全面に絶縁層（図示せず）を形成する。この絶縁層は、たとえばプラズマＣＶＤ法などにより形成することができる。次に、この絶縁層を公知のリソグラフィ技術を用いてパターニングすることにより、絶縁層１０６を形成する。このパターニングの際に用いられるエッチング方法としては、ドライエッチング法またはウェットエッチング法などを用いることができる。ドライエッチングは、たとえばフッ素ラジカル含有のプラズマにより行うことができる。ウェットエッチングは、たとえばフッ酸により行うことができる。
【００６２】
（５）次に、活性層１０３に電流を注入するための第１電極１０７、第２電極１０９およびレーザ光の出射面１０８、ならびにバーンイン用電極１６０（図１参照）を形成する工程について述べる。
【００６３】
まず、第１電極１０７および第２電極１０９を形成する前に、必要に応じて、プラズマ処理法等を用いて、第２ミラー１０４および第１ミラー１０２の露出している上面を洗浄する。これにより、より安定した特性の素子を形成することができる。つづいて、たとえば真空蒸着法またはスパッタ法などにより、たとえば金（Ａｕ）と亜鉛（Ｚｎ）の合金と金（Ａｕ）との積層膜を全面に形成する。次に、図１１に示すように、リフトオフ法により、第２ミラー１０４の上面の一部に積層膜１０９ａが形成されていない部分を形成する。
【００６４】
第２ミラー１０４の上面であって、積層膜１０９ａが形成されていない部分が出射面１０８となる。なお、前記工程において、リフトオフ法のかわりに、ドライエッチング法あるいはウェットエッチング法を用いることもできる。
【００６５】
次に、同様の方法で、たとえば金（Ａｕ）とゲルマニウム（Ｇｅ）の合金と金（Ａｕ）との積層膜をパターニングすることで、第１ミラー１０２上に第１電極１０７およびバーンイン用電極１６０を形成する（図１参照）。次いで、アニール処理する。アニール処理の温度は電極材料に依存する。本実施の形態で用いた電極材料の場合は、通常４００℃前後で行う。以上の工程により、第１電極１０７、第２電極１０９、バーンイン用電極１６０（図１参照）が形成される。なお、前記工程においては、第１電極１０７およびバーンイン用電極１６０を同時にパターニングしているが、第１電極１０７およびバーンイン用電極１６０を個々に形成することもできる。
【００６６】
以上のプロセスにより、図１および図２に示す光素子ウェハ１００が得られる。
【００６７】
３．光素子ウェハのバーンイン装置およびその制御方法
図１２は、本実施の形態にかかる光素子ウェハ１００のバーンインに好適な光素子ウェハ１００のバーンイン装置３００の一例を模式的に示す外観斜視図である。図１３は、本実施の形態にかかるバーンイン装置３００の要部を模式的に示す断面図である。図１４は、本実施の形態にかかるバーンイン装置３００の機能ブロック図の一例である。なお、本実施の形態にかかるバーンイン装置は、図１２〜図１４の構成要素（各部）を全て含む必要はなく、その一部を省略した構成とすることもできる。
【００６８】
本実施の形態にかかるバーンイン装置３００は、複数の光素子２００が形成された光素子ウェハ１００に対して、プローブ機能を有する。本実施の形態にかかるバーンイン装置３００は、ステージ３０２と、プローブカード３０４と、プローブ３０６と、固定部材３０８と、電源回路部３１０と、位置調整部３１２と、温度調整部３１４と、制御用コンピュータ３３０と、を含む。
【００６９】
以下に、本実施の形態にかかるバーンイン装置３００を構成する各部について説明する。
【００７０】
ステージ３０２は、複数の光素子２００が形成された光素子ウェハ１００を搭載する。プローブ３０６は、図１２および図１３に示すように、プローブカード３０４の下面３０４ａに複数設けられている。プローブ３０６は、図１３に示すように、各光素子２００の第２電極１０９にそれぞれ接触させることができる。
【００７１】
固定部材３０８は、光素子ウェハ１００をステージ３０２に固定することができる。固定部材３０８は、たとえば、図１２に示すように、リング状の平面形状を有するリング部材３０８ａと、ねじ３０８ｂと、を含む。リング部材３０８ａは、光素子ウェハ１００の外縁を覆っている。より具体的には、図１３に示すように、第１ミラー１０２上であって、第１ミラー１０２の外縁に形成されているバーンイン用電極１６０の少なくとも一部を覆っている。言い換えれば、リング部材３０８ａは、バーンイン用電極１６０と接触している。そして、ねじ３０８ｂによって、リング部材３０８ａは、ステージ３０２と固定されている。なお、図示の例では、固定部材３０８がリング部材３０８ａと、ねじ３０８ｂと、からなる場合について説明したが、固定部材３０８は、光素子ウェハ１００をステージ３０２に固定することができるものであれば、特に限定されない。
【００７２】
固定部材３０８の材料としては、固定部材３０８がバーンイン用電極１６０と電気的に接続されるようなものを用いることができる。固定部材３０８の材料としては、導電性の材料、たとえば、金属などを用いることができる。
【００７３】
電源回路部３１０は、プローブ３０６から、光素子２００、バーンイン用電極１６０、固定部材３０８を経て、ステージ３０２へ至る経路に電流を流すことができる。電源回路部３１０は、たとえば、直流電源と、所望の回路構成を有する電気配線と、からなることができる。なお、図示の例では、ステージ３０２に電流を流す場合について説明したが、ステージ３０２には電流は流さないこともできる。この場合は、たとえば、固定部材３０８を直接、電源回路部３１０に接続することができる。
【００７４】
本実施の形態にかかるバーンイン装置３００は、図１２および図１３には図示しないが、位置調整部３１２を含むことができる。位置調整部３１２は、光素子２００の第２電極１０９に対するプローブ３０６の位置を調整することができる。位置調整部３１２は、ステージ３０２、またはプローブカード３０４、あるいは、ステージ３０２およびプローブカード３０４の両方を移動させることができる構造を有する。かかる構造としては、たとえば、レールを用いて、レール上を移動させることができるような公知の構造が挙げられる。移動方向としては、たとえば、鉛直方向、水平方向、および回転方向などである。
【００７５】
本実施の形態にかかるバーンイン装置３００は、図１２および図１３には図示しないが、温度調整部３１４を含むことができる。温度調整部３１４は、光素子ウェハ１００のバーンインを行う温度環境を調整するために用いられることができる。温度調整部３１４としては、たとえば、ペルチェ素子、赤外線ヒータ、または恒温槽、あるいはこれらの組み合わせなどを用いることができる。
【００７６】
本実施の形態にかかるバーンイン装置３００は、図１２および図１３には図示しないが、アライメントカメラ３１６を含むことができる。アライメントカメラ３１６は、位置調整部３１２の位置合わせのための情報を取得し、制御用コンピュータ３３０と連動してステージ３０２上の光素子２００の第２電極１０９の位置と、プローブ３０６の位置との関係を調整するために用いられることができる。
【００７７】
表示部３１８は、バーンイン装置３００の設定状態あるいは作動状態（制御状態）などを画像出力するものであり、その機能は、ＣＲＴ、ＬＣＤ、あるいはタッチパネル型ディスプレイなどのハードウェアにより実現できる。
【００７８】
入力部３２０は、バーンイン装置３００のオペレータが各種の設定データや操作データを入力するためのものであり、その機能は、キーボード、操作ボタン、タッチパネル型ディスプレイ、あるいは操作レバーなどのハードウェアにより実現できる。
【００７９】
記憶部３４０は、各種の設定データ（例えば、位置制御用データ、電源回路制御用データ、温度制御用データなど）を記憶するほかに、制御部３３２などの各種処理機能を実現するためのワーク領域となるもので、その機能はＲＡＭ、ＲＯＭ、光ディスク（ＣＤ、ＤＶＤ）、光磁気ディスク（ＭＯ）、磁気ディスク、あるいは磁気テープなどのハードウェアにより実現できる。制御部３３２は、この記憶部３４０に格納されるプログラム（データ）に基づいて本実施の形態にかかるバーンイン装置３００を作動させるための種々の処理を行う。すなわち記憶部３４０には、本実施の形態にかかるバーンイン装置３００の各部を機能させるための制御プログラム（各部の処理を制御用コンピュータ３３０により実行させるためのプログラム）も記憶される。
【００８０】
制御部３３２（プロセッサ）は、入力部３２０からの入力データや記憶部３４０に格納された制御プログラムなどに基づいて各種の制御処理を行う。また制御部３３２は記憶部３４０をワーク領域として各種処理を行う。この制御部３３２の機能は、各種プロセッサ（ＣＰＵ、ＤＳＰ等）やＡＳＩＣ（ゲートアレイ等）などのハードウェアや、プログラム（制御プログラム）により実現できる。なお、制御用コンピュータ３３０は、制御部３３２と記憶部３４０とを含んで構成されている。
【００８１】
制御部３３２は、位置制御部３３４と、温度制御部３３６と、電源回路制御部３３８と、を含む。
【００８２】
位置制御部３３４は、位置調整部３１２を制御する。具体的には、位置制御部３３４は、ステージ３０２の位置と、プローブカード３０４の位置との組合せにより、光素子ウェハ１００上の各光素子２００の第２電極１０９に対して、プローブ３０６の接触位置を算出し、算出結果に基づく所定位置にステージ３０２、またはプローブカード３０４、あるいは、ステージ３０２およびプローブカード３０４の両方を移動させる制御処理を行う。
【００８３】
温度制御部３３６は、温度調整部３１４によるバーンインを行う温度環境の調整を制御する処理を行うものである。
【００８４】
電源回路制御部３３８は、電源回路部３１０による光素子２００の駆動を制御する処理（光素子２００への駆動電流を制御する処理）を行うものである。
【００８５】
４．光素子ウェハのバーンイン方法
次に、本発明を適用した実施の形態にかかる光素子ウェハ１００のバーンイン方法の一例について、図１２〜図１４を用いて述べる。
【００８６】
（１）まず、図１３に示すように、光素子２００の第２電極１０９にプローブ３０６の先端を接触させる。具体的には、図１２および図１３には図示しない位置調整部３１２を位置制御部３３４によって制御して、ステージ３０２、またはプローブカード３０４、あるいはステージ３０２およびプローブカード３０４の両方を移動させる。これにより、光素子２００の第２電極１０９にプローブ３０６を接触させることができる。
【００８７】
（２）次に、光素子２００を駆動するための所望の電流を、所望の温度環境下において、所望の時間流し続ける。具体的には、プローブ３０６から第２電極１０９、第２ミラー１０４、活性層１０３、第１ミラー１０２を経て、バーンイン用電極１６０へ至る経路に電流を流すことができる。電流量は、たとえば、各光素子２００に対して３０ｍＡ程度、温度環境は、たとえば、３０℃以上、通電時間は、たとえば１日〜２日程度とすることができる。温度環境が３０℃以上であることにより、バーンインを行う際の光素子２００の素子温度を光素子２００の品質保証温度より高くすることができる。品質保証温度は、たとえば８０℃〜１００℃程度である。なお、電流量、温度環境、通電時間、および品質保証温度は適宜設定され、上述の条件に特に限定されるわけではない。
【００８８】
以上のプロセスにより、光素子ウェハ１００のバーンインを行うことができる。
【００８９】
なお、光素子ウェハ１００は、バーンインを行った後、たとえば、公知のウェハプローバによって光素子２００の電流−電圧特性を測定し、光素子２００の特性値が規格内にあることを確認することができる。この際、光素子２００の特性値が規格外である場合には、たとえば、この光素子２００を破棄することができる。
【００９０】
５．作用・効果
本実施の形態にかかる光素子ウェハ１００によれば、素子形成領域２１０と異なる領域にバーンイン用電極１６０が形成されている。また、各光素子２００は、共通の第１ミラー１０２を有する。また、バーンイン用電極１６０が第１ミラー１０２と電気的に接続されている。また、第１電極１０７および第２電極１０９の両方が、フリップチップボンディングなどの表面実装を可能とするために、基板１０１の上方に形成されている。したがって、光素子ウェハ１００のバーンインを行う際に、第１ミラー１０２を共通電位として、バーンイン用電極１６０と、第２電極１０９とを用いて、各光素子２００を駆動することができる。すなわち、バーンインを行う際に、各光素子２００を駆動するために、第１電極１０７を用いる必要がない。
【００９１】
したがって、光素子ウェハ１００のバーンイン装置３００（図１２〜図１４参照）におけるプローブ３０６を、第２電極１０９用として各光素子２００に対して１本ずつ設けることによってバーンインを行うことができる。言い換えるならば、プローブ３０６を第１電極１０７用として各光素子２００に対して設ける必要がない。これにより、本実施の形態にかかる光素子ウェハ１００によれば、プローブ３０６を第１電極１０７用として各光素子２００に対して設ける場合に比べ、プローブカード３０４に設けられたプローブ３０６の数を半分にすることができる。プローブカード３０４の価格は、主としてプローブ３０６の数によって決定されるため、本実施の形態にかかる光素子ウェハ１００によれば、プローブ３０６の数を半分にすることができるので、光素子ウェハ１００のバーンイン工程の大幅なコストダウンを図ることができる。
【００９２】
本実施の形態にかかる光素子ウェハ１００によれば、上述のように、光素子ウェハ１００のバーンインを行う際に、第１ミラー１０２を共通電位として、バーンイン用電極１６０と、第２電極１０９とを用いて、各光素子２００を駆動することができる。すなわち、バーンインを行う際に、各光素子２００を駆動するために、第１電極１０７を用いる必要がない。
【００９３】
したがって、光素子ウェハ１００のバーンイン装置３００（図１２〜図１４参照）におけるプローブ３０６を、第２電極１０９用として各光素子２００に対して１本ずつ設けることによってバーンインを行うことができる。言い換えるならば、プローブ３０６を第１電極１０７用として各光素子２００に対して設ける必要がない。これにより、本実施の形態にかかる光素子ウェハ１００によれば、プローブ３０６を第１電極１０７用として各光素子２００に対して設ける場合に比べ、プローブカード３０４に設けられたプローブ３０６間のピッチを２倍にすることができる。これにより、プローブカード３０４の構造を簡素化することができる。
【００９４】
本実施の形態にかかる光素子ウェハ１００によれば、上述のように、光素子ウェハ１００のバーンインを行う際に、第１ミラー１０２を共通電位として、バーンイン用電極１６０と、第２電極１０９とを用いて、各光素子２００を駆動することができる。すなわち、バーンインを行う際に、各光素子２００を駆動するために、第１電極１０７を用いる必要がない。
【００９５】
したがって、光素子ウェハ１００のバーンイン装置３００（図１２〜図１４参照）におけるプローブ３０６を、各光素子２００の第２電極１０９に対して１本ずつ接触させることによってバーンインを行うことができる。言い換えるならば、プローブ３０６を各光素子２００の第１電極１０７および第２電極１０９の両方に対して接触させる必要がない。本実施の形態にかかる光素子ウェハ１００によれば、プローブ３０６を各光素子２００の第１電極１０７および第２電極１０９の両方に対して接触させる場合に比べ、プローブ３０６を各光素子の第２電極１０９だけに接触させてバーンインを行うことができる。したがって、プローブ３０６は、光素子２００の第２電極１０９に対してのみ位置合わせを行えばよい。すなわち、本実施の形態にかかる光素子ウェハ１００によれば、プローブ３０６の光素子ウェハ１００に対する位置合わせを容易に行うことができる。
【００９６】
本実施の形態にかかる光素子ウェハ１００によれば、素子形成領域２１０を取り囲むように連続したバーンイン用電極１６０を形成することができる。これにより、部分的にバーンイン用電極１６０が形成されている場合に比べ、均一な分布の駆動電流（光素子２００を駆動するための電流）を流すことができる。また、バーンイン用電極１６０が光素子ウェハ１００の外縁に形成されているため、素子形成領域２１０を広く取ることができる。
【００９７】
本実施の形態にかかる光素子ウェハ１００によれば、光素子ウェハ１００のバーンインを行う際に、光素子２００の第２電極１０９と、バーンイン用電極１６０とを用いて、光素子２００を駆動する。このとき、駆動電流は、各光素子２００が有する共通の第１ミラー１０２を流れる。すなわち、基板１０１として絶縁性、または半絶縁性のものを用いた場合でも、問題なくバーンインを行うことができる。言い換えるならば、本実施の形態にかかる光素子ウェハ１００によれば、基板１０１として絶縁性、または半絶縁性のものを用いることができる。たとえば、光素子２００を単体で駆動する際に、寄生容量を減らして高速駆動させるために、絶縁性基板、または半絶縁性基板が用いられる場合がある。その場合にも、本実施の形態にかかる光素子ウェハ１００を用いることにより、光素子ウェハ１００のバーンインを行うことができる。
【００９８】
本実施の形態にかかる光素子ウェハ１００によれば、光素子ウェハ１００のバーンインを行う際に、光素子２００の第２電極１０９と、バーンイン用電極１６０とを用いて、光素子２００を駆動する。このとき、駆動電流は、各光素子２００が有する共通の第１ミラー１０２を流れる。ここで、たとえば、基板１０１が導電性である場合に、基板１０１自体をバーンイン用電極として用いる場合を考える。この場合、基板１０１自体が寄生抵抗となる。すなわち、この場合に比べ、本実施の形態にかかる光素子ウェハ１００によれば、基板１０１には駆動電流が流れないため、基板１０１自体が寄生抵抗となることがない。したがって、より効率良く光素子ウェハ１００のバーンインを行うことができる。
【００９９】
本実施の形態にかかる光素子ウェハ１００によれば、バーンイン用電極１６０は、第１ミラー１０２上であって、素子形成領域２１０を分割する形状に形成されていることができる。これにより、バーンイン用電極１６０の平面視における面積を大きくすることができる。したがって、より大きな電流を流すことができる。
【０１００】
バーンイン用電極１６０は、素子形成領域２１０を分割すればするほど、バーンイン用電極１６０の平面視における面積を大きくすることができる。すなわち、より大きな電流を流すことができる。また、バーンイン用電極１６０は、素子形成領域２１０を分割すればするほど、素子形成領域２１０に流れる電流を均一にすることができる。素子形成領域２１０をどのように分割するかは、光素子２００の取り個数、およびバーンイン条件（バーンインを行う際の電流量など）などを考慮して、適宜決定することができる。
【０１０１】
本実施の形態にかかる光素子ウェハ１００の製造方法によれば、バーンイン用電極１６０と、光素子２００の第１電極１０７とを、同じプロセスによって形成することができる。すなわち、バーンイン用電極１６０を形成するための専用の工程が必要ないため、光素子ウェハ１００の製造工程を簡素化することができる。
【０１０２】
以上、本発明の好適な実施の形態について述べたが、本発明はこれらに限定されず、各種の態様を取りうる。たとえば、上記実施の形態において、各半導体層におけるｐ型とｎ型とを入れ替えても本発明の趣旨を逸脱するものではない。
【０１０３】
また、たとえば、上述した本発明の実施の形態においては、光素子１００が面発光型半導体レーザとして機能する場合について説明したが、本発明は、面発光型半導体レーザ以外の光素子にも適用可能である。なお、本発明を適用できる光素子としては、たとえば、発光ダイオード、フォトダイオードなどが挙げられる。フォトダイオードに本発明を適用する場合には、上述の活性層１０３を光吸収層に置き換えることができる。また、バーンインを行う際には、光素子（フォトダイオード）２００に逆バイアス電圧を印加することができる。
【０１０４】
また、たとえば、上述した本発明の実施の形態では、第１ミラー１０２上に第１電極１０７が形成されている場合について説明したが、基板１０１の裏面に第１電極１０７を形成することもできる。この場合も、光素子ウェハ１００のバーンインを行う際に、光素子２００の第２電極１０９と、バーンイン用電極１６０とを用いて、光素子２００を駆動することができる。
【０１０５】
また、たとえば、上述した本発明の実施の形態ではＡｌＧａＡｓ系のものについて説明したが、設計波長に応じてその他の材料系、たとえば、ＡｌＧａＰ系、ＧａＩｎＰ系、ＺｎＳＳｅ系、ＩｎＧａＡｓ系、ＩｎＧａＮ系、ＡｌＧａＮ系、ＧａＩｎＮＡｓ系、ＧａＡｓＳｂ系などの半導体材料を用いることも可能である。
【図面の簡単な説明】
【０１０６】
【図１】実施の形態に係る光素子ウェハを模式的に示す断面図。
【図２】実施の形態に係る光素子ウェハを模式的に示す平面図。
【図３】実施の形態に係る光素子ウェハを模式的に示す平面図。
【図４】実施の形態に係る光素子ウェハを模式的に示す平面図。
【図５】実施の形態に係る光素子ウェハを模式的に示す平面図。
【図６】実施の形態に係る光素子ウェハを模式的に示す平面図。
【図７】実施の形態に係る光素子ウェハの製造方法を模式的に示す断面図。
【図８】実施の形態に係る光素子ウェハの製造方法を模式的に示す断面図。
【図９】実施の形態に係る光素子ウェハの製造方法を模式的に示す断面図。
【図１０】実施の形態に係る光素子ウェハの製造方法を模式的に示す断面図。
【図１１】実施の形態に係る光素子ウェハの製造方法を模式的に示す断面図。
【図１２】実施の形態に係る光素子ウェハのバーンイン装置の一例を模式的に示す外観斜視図。
【図１３】実施の形態にかかるバーンイン装置３００の要部を模式的に示す断面図。
【図１４】実施の形態にかかるバーンイン装置３００の機能ブロック図。
【符号の説明】
【０１０７】
１００  光素子ウェハ、１０１  基板、１０２  第１半導体層、１０３  活性層、１０４  第２半導体層、１０５  絶縁層、１０６  絶縁層、１０７  第１電極、１０８  出射面、１０９  第２電極、１４０  垂直共振器、１５０  半導体多層膜、１６０  バーンイン用電極、２００  光素子、２１０  素子形成領域、３０２  ステージ、３０４  プローブカード、３０６  プローブ、３０８  固定部材、３１０  電源回路部、３１２  位置調整部、３１４  温度調整部、３１６  アライメントカメラ、３１８  表示部、３２０  入力部、３３０  制御用コンピュータ、３３２  制御部、３３４  位置制御部、３３６  温度制御部、３３８  電源回路制御部、３４０  記憶部
【図１】
2005259885.tif 000003
【図２】
2005259885.tif 000004
【図３】
2005259885.tif 000005
【図４】
2005259885.tif 000006
【図５】
2005259885.tif 000007
【図６】
2005259885.tif 000008
【図７】
2005259885.tif 000009
【図８】
2005259885.tif 000010
【図９】
2005259885.tif 000011
【図１０】
2005259885.tif 000012
【図１１】
2005259885.tif 000013
【図１２】
2005259885.tif 000014
【図１３】
2005259885.tif 000015
【図１４】
2005259885.tif 000016
【手続補正書】
【提出日】平成16年12月15日(2004.12.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
なお、第２ミラー１０４を成長させる際に、活性層１０３近傍の少なくとも１層を、後に酸化されて電流狭窄用の絶縁層１０５となるＡｌＡｓ層またはＡｌＧａＡｓ層に形成することができる。この絶縁層１０５となるＡｌＧａＡｓ層のＡｌ組成は、たとえば０．９５以上である。また、第２ミラー１０４の最表面の層は、キャリア密度を高くし、電極（第２電極１０９）とのオーミック接触をとりやすくしておくのが望ましい。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
（４）次いで、図１０に示すように、第１ミラー１０２上であって、柱状部（第２ミラー１０４、絶縁層１０５、および活性層１０３）の周囲に絶縁層１０６を形成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正の内容】
【０１０３】
また、たとえば、上述した本発明の実施の形態においては、光素子２００が面発光型半導体レーザとして機能する場合について説明したが、本発明は、面発光型半導体レーザ以外の光素子にも適用可能である。なお、本発明を適用できる光素子としては、たとえば、発光ダイオード、フォトダイオードなどが挙げられる。フォトダイオードに本発明を適用する場合には、上述の活性層１０３を光吸収層に置き換えることができる。また、バーンインを行う際には、光素子（フォトダイオード）２００に逆バイアス電圧を印加することができる。