(57)【要約】【課題】  電子源の駆動時における電子放出特性の変動を抑制する。【解決手段】  各電子放出素子の電子放出部を形成した後に、配線と電子放出部との間の抵抗を上げる工程を設ける。【選択図】  図１
2005259552.tif 000002
【特許請求の範囲】
【請求項１】
電子放出部を有する導電部材を含む電子放出素子と、該導電部材に電子を供給するための配線とを有する電子源の製造方法であって、
導電部材および該導電部材に電気的に接続する配線とを用意し、該導電部材に前記配線を通じて電流を流すことにより、該導電性部材に電子放出部を形成する第１の工程と、
前記第１の工程により形成された前記電子放出部と前記配線との間の抵抗値を上げる第２の工程と、
を有することを特徴とする電子源の製造方法。
【請求項２】
前記電子放出素子は、前記導電部材と前記配線とを接続するための電極を有しており、前記第２の工程は、前記電極の抵抗値を上げる工程を含むことを特徴とする請求項１に記載の電子源の製造方法。
【請求項３】
前記電極の抵抗値を上げる工程は、前記電極の一部を除去する工程を含むことを特徴とする請求項２に記載の電子源の製造方法。
【請求項４】
前記第１の工程は、前記導電部材に電流を流すことで前記導電部材の一部に間隙を形成する工程と、炭素含有ガスを含む雰囲気中で、前記間隙を形成した前記導電部材に電流を流すことで前記間隙内および前記間隙近傍の前記導電部材上にカーボン膜を堆積する工程と、を含むことを特徴とする請求項１乃至３に記載の電子源の製造方法。
【請求項５】
電子源と発光体とを有する画像表示装置の製造方法であって、前記電子源が請求項１乃至４のいずれかに記載の製造方法により製造されることを特徴とする画像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電子放出素子を用いた電子源、及び画像表示装置の製造方法に関する。
【背景技術】
【０００２】
従来、平板型画像表示装置として表面伝導型電子放出素子を用いたものが知られている。
【０００３】
この表面伝導型電子放出素子を用いた電子源や画像表示装置の構成などは、例えば特許文献１〜４などに開示されている。
【０００４】
図１２（ａ）（ｂ）に表面伝導型電子放出素子の構成の一例を示す。１は基体、２、３は一対の素子電極、４は導電性薄膜でその一部に電子放出部５を有する。該電子放出部を形成する方法としては、上記一対の電極間を接続する導電性膜に電流を流す「通電フォーミング」と呼ばれる処理を施すことで導電性膜に第１の間隙を形成し、さらに、炭素化合物雰囲気中で一対の電極間に電圧を印加する「活性化」と呼ばれる処理を施すことで、第１の間隙内および第１の間隙近傍の導電性膜上にカーボン膜を堆積することにより行う方法がある。「通電フォーミング」においては、パルス電圧が好ましく用いられ、図４（ａ）に示す様な波高値が一定のパルスを印加する方法、あるいは図４（ｂ）に示すような、波高値が漸増するパルスを印加する方法のいずれも適用できる。
【０００５】
また、特許文献１にあるように、複数の電子放出素子を複数群に分けて通電することにより、通電フォーミング処理時の配線抵抗による電圧降下を抑制することが開示されている。
【特許文献１】特開平７−１７６２６５号公報
【特許文献２】特開平２−２４７９３６号公報
【特許文献３】特開平１１−３３９６４１号公報
【特許文献４】特開平１０−２５４３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の方法では、以下の様な課題があった。
【０００７】
従来の製造方法では電子放出素子を画像形成装置として利用した場合、電子放出部に流れる素子電流や電子放出特性の変動が発生し、表示画像にムラが生じたり、ちらつきの原因となっていた。また、このような問題を回避させる為に、あらかじめ、素子電極と配線の間に抵抗を付与し、電流変動を抑制する方法をとっていた。
【０００８】
しかしながらこの場合において、通電フォーミングや活性化処理を行う間に、付与抵抗により電圧降下が生じ、プロセスマージンが極端に制限してしまうという問題が生じた。また、フォーミングや活性化プロセスにおいて、電圧降下を補う為に外部から印加する電圧の昇圧を行うと総電力の増加により基板が発熱を起こしたり、電子放出素子の特性のばらつきの原因となったり、更には、駆動装置のコストアップになったりしていた。
【０００９】
また、前述の特許文献１に開示される手法では、プロセス装置がプローブのようなコンタクト機構が多数必要となり、構造が複雑になり装置コストが大幅にかかり、また、多数ある素子とプローブをコンタクトさせる為のアライメントが非常に難しいといった問題が生じる可能性もあった。
【００１０】
（発明の目的）
本発明は、以上のべた不都合を解消しうる画像形成装置の提供を目的とするもので、特に、特性変動の少ない電子放出素子の製造と、輝度ばらつきの少ない画像形成装置およびその製造方法の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するための本発明は、
電子放出部を有する導電部材を含む電子放出素子と、該導電部材に電子を供給するための配線とを有する電子源の製造方法であって、
導電部材および該導電部材に電気的に接続する配線とを用意し、該導電部材に前記配線を通じて電流を流すことにより、該導電性部材に電子放出部を形成する第１の工程と、
前記第１の工程により形成された前記電子放出部と前記配線との間の抵抗値を上げる第２の工程と、を有することを特徴とする。
【００１２】
また、前記電子放出素子は、前記導電部材と前記配線とを接続するための電極を有しており、前記第２の工程は、前記電極の抵抗値を上げる工程を含み、
さらには、前記電極の抵抗値を上げる工程は、前記電極の一部を除去する工程を行ってもよい、
また、前記第１の工程は、前記導電部材に電流を流すことで前記導電部材の一部に間隙を形成する工程と、炭素含有ガスを含む雰囲気中で、前記間隙を形成した前記導電部材に電流を流すことで前記間隙内および前記間隙近傍の前記導電部材上にカーボン膜を堆積する工程と、を含むことを特徴とする。
【００１３】
また本発明の手段は、電子源と発光体とを有する画像表示装置の製造方法であって、上記のいずれかに記載の製造方法により製造されることを特徴とする画像表示装置の製造方法である。
【００１４】
上記の方法により製造された電子放出素子及び画像形成装置は、電子放出部を形成する第一の工程のプロセスマージンを従来と同様に確保しつつ、第二の工程で素子部と配線との間を高抵抗にすることによって電子放出素子の駆動安定性が向上し、プロセスマージンの確保と良好な電子放出特性の両立が可能となる。
【００１５】
本工程の導入により、容易に電子放出素子の放出電子の変動が抑制され、輝度ばらつきの少ない画像形成装置が提供できる。
【発明の効果】
【００１６】
以上説明したように、本発明の方法に従い電子放出素子及びそれを電子源として用いた表示装置を作製するならば、電子表出素子のフォーミング処理及び活性化処理のプロセスマージンを確保しつつ、駆動時の安定性向上を実現両立することができ、表示品位の良い画像形成装置を製造する事ができる。
【発明を実施するための最良の形態】
【００１７】
以下に本発明の発明の実施形態を示す。
【００１８】
図１は、本発明における電子源における、１つの電子放出素子部分を抜き出した概略模式平面図である。
【００１９】
図１において、２１は基板であり、２２、２３は素子電極、２４はＹ方向配線、２５は絶縁性膜、２６はＸ方向配線、２７は導電性膜である。
【００２０】
図１において２１はガラス等からなる基板であり、その大きさおよびその厚みは、その上に設置される電子放出素子の個数、および個々の素子の設計形状、および電子源の使用時に容器の一部を構成する場合には、その容器を真空に保持するための耐大気圧構造等の力学的条件等に依存して適宜設定される。
【００２１】
ガラスの材質としては、廉価な青板ガラスを使う事が一般的であるが、この上にナトリウムブロック層として、シリコン酸化膜を形成した基板等を用いることもできる。この他にナトリウムが少ないガラスや、石英基板でも作成可能である。
【００２２】
また素子電極２２、２３の材料としては、一般的な導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｐｔ、Ｔｉ等の金属等から適宜選択され、その膜厚は、好ましくは数ｎｍから数μｍの範囲が適当である。
【００２３】
素子電極間隔Ｌ、素子電極長さＷ、素子電極２２、２３の形状等は、用いられる形態等に応じて適宜設計されるが、間隔Ｌは好ましくは数百ｎｍから１ｍｍであり、より好ましくは素子電極間に印加する電圧等を考慮して１μｍから１００μｍの範囲である。また、素子電極長さＷは、好ましくは電極の抵抗値、電子放出特性を考慮して、数μｍから数百μｍの範囲である。
【００２４】
図１示す共通配線としてのＹ方向配線（下配線）２４は、素子電極２３に接するようにし、ライン状のパターンで形成して、材料には例えば金属を主成分とする銀粒子を含有するフォトぺ一ストインキを選択することができ、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像する。この後、高温で焼成して配線を形成するプロセスを選択することができる。なお、配線の厚さや幅は流れる電流や精細度等により適宜設定される。また、Ｙ方向配線（下配線）に使用する材料や製造プロセスについてはこれに限られたものではなく、その他適宜選択することができる。
【００２５】
層間絶縁層２５は、後述のＸ配線（上配線）下に、先に形成したＹ配線（下配線）との交差部を覆うように、かつ上配線（Ｘ配線）と素子電極の他方との電気的接続が可能なように、接続部にコンタクトホールを開けて形成することができる。
【００２６】
材料は例えばＰｂＯを主成分とする感光性のガラスペーストを選択することができ、スクリーン印刷プロセスを選択することができる。その後、前記感光性のガラスペーストを露光し、現像するプロセスを選択することができる。層間絶縁層の厚みは、適宜設定される。なお、絶縁層に使用する材料、プロセスについては耐熱性、絶縁性、収縮性を考慮してこれに限られたものではない。
【００２７】
Ｘ方向配線（上配線）２６は、先に形成した絶縁膜の上に、前述のＹ方向配線と同様に形成することができる。Ｘ方向配線（上配線）２６は上記絶縁膜を挟んでＹ方向配線（下配線）２４と交差しており、絶縁膜のコンタクトホール部分で素子電極２２と接続されている。
【００２８】
このＸ方向配線（上配線）２６は、駆動時に走査信号が印加される配線として作用する。
【００２９】
なお、Ｘ方向配線（上配線）の材料や製造プロセスはこれに限られたものではなく、導電性を有する材料であれば良い。
【００３０】
導電性膜２７は、素子電極２２、２３を跨ぐように作成する。導電性膜としては、作成方法としてはインクジェットも用いて塗布する方法が好ましい。材料としてはＰｄ、Ｐｔ、Ｃｒ等、金属成分を含有する溶液を用いることができ、例えば有機パラジウムを主成分とする溶液を塗布するプロセスを選択することができる。またその膜厚は、素子電極２２、２３へのステップカバレージ、素子電極間の抵抗値、および後述するフォーミング処理条件等を考慮して適宜設定されるが、好ましくは数ｎｍから数百ｎｍであり、特に好ましくは１ｎｍから５０ｎｍの範囲とするのが良い。
【００３１】
電子放出部２８は、上述した構造を作成した後に、通電フォーミングと呼ばれる工程を上記導電性膜に程こすことで、導電性膜の一部に間隙を形成し、さらに、活性化と呼ばれる工程を施すことで、通電フォーミングで形成された間隙内および間隙近傍の導電性膜上に、雰囲気中の炭素化合物を分解することでカーボン膜を堆積することにより形成される。
【００３２】
フォーミング処理に用いることのできる電圧波形について図４を用いて簡単に説明する。
【００３３】
印加する電圧はパルス波形が好ましく、パルス波高値を増加させながら印加する場合（図４−ｂ）がさらに好ましい。
【００３４】
（図４−ｂ）に於いて、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜１００ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度ずつ増加させることが好ましい。フォーミングのパルス波形は、一例を示すものであり、矩形波や三角波など、又、波高値も適宜選択することができる。
【００３５】
フォーミング工程の際には、パルス電圧の上昇とともに素子電流が増加してゆき、配線の抵抗成分や素子電極の抵抗により電圧降下が発生する。しかし、それを補う為に外部から適正な電圧を印加した場合に、急激な電流変化などにより素子に掛かる電圧分布が生じ、素子の特性にばらつきを生じさせる原因になったり、更には、基板表面の発熱を引き起こす原因にもなってしまう。そのために、できるだけ配線部や素子電極の抵抗を低くすることが望まれ、Ｘ方向配線およびＹ方向配線を含む配線部は数Ω〜数百Ω、素子電極も数百Ω以下程度にすることが好ましい。
【００３６】
なお、フォーミング処理の終了は、フォーミング用パルスの間に、導電性膜４を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で、フォーミングを終了とすることができる。
【００３７】
活性化では、上述した炭素化合物としてトルニトリルを用いることができる。トルニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、１×１０‐５Ｐａ〜１×１０‐２Ｐａ程度が好適である。
【００３８】
図７に、活性化工程で用いることのできる電圧波形の好ましい一例を示した。印加する最大電圧値は、１０〜５０Ｖの範囲で適宜選択される。図７中、Ｔ１はパルス幅であり、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、パルス幅を正側のパルスと負側のパルスとで変えることもできるし、パルスの絶対値も変えることもできる。パルス波形は、矩形波や三角波など適宜選択することができる。
【００３９】
図７の例では、一方の素子電極に与える電圧を示しており、もう一方の電極は電流計を介して接地されている、活性化中において素子電極間に流れる素子電流Ｉｆがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了するとができる。
【００４０】
また、活性化工程中においては、素子電流（Ｉｆ）が増加する為、配線抵抗や配線に付与している抵抗によって電圧降下が生じる。しかし、それを補う為に外部から適正な電圧を印加しようとした場合に、素子に掛かる電圧の分布が生じ素子特性のばらつきの原因になったり、更には、基板面の発熱を引き起こす原因にもなってしまう。そのために、できるだけ配線部や素子電極の抵抗を低くすることが望まれ、配線部は数Ω〜数百Ω、素子電極も数百Ω以下程度にすることが好ましい。活性化処理において通常は１素子当り数ｍＡ程度の電流が流れ、例えば１ｋΩの抵抗成分があると数Ｖの電圧降下が生じる。なるべくその影響をなくすことが複数ある素子を均一に処理する上で重要となってくる。
【００４１】
以上により、電子放出素子を多数有する電子源が構成される。
【００４２】
フォーミング処理及び活性化処理においては素子に流れる電流が大きい為、できるだけ素子と配線の間の抵抗をさげる必要があった。しかしながら、電子源の駆動時には、各電子放出素子は図１５に示すように素子電流特性が時間経過によって変動するという特徴があり、素子電流の時間変動が放出電流の時間変動に寄与するという関係がある。
【００４３】
そこで、本発明では、上述した電子放出部を有する電子放出素子を多数配列した電子源を、安定性良く駆動する為に、完成した電子放出部と配線との間の高抵抗化処理を行う。具体的には、導電性膜もしくは素子電極を高抵抗化することによって素子電流変動を抑制し、その結果、放出電流の変動を抑制することができる。このような抑制効果を得る為には、電子放出部２８と配線の間（図１の２４と２６のクロス部〜電子放出部２８の間）の抵抗は数ｋΩ〜数百ｋΩ程度にすることが好ましい。
【００４４】
なお、駆動時にはフォーミングや活性化工程時の素子電流の１／５程度以下になるので電圧降下や発熱の問題は解消される。また、上下配線のクロス部に生じる容量成分により駆動性能が低下することを避ける為、配線の末端〜駆動装置間に抵抗を付加することは望ましくない。
【００４５】
本発明では、電子放出部と配線の間の抵抗値を活性化処理後に高抵抗化している為、電子放出素子の素子電流や放出電流の安定性が向上し、より好適な電子放出素子とすることが可能となる。
【００４６】
具体的な方法の一例としては、図１に示すように、素子電極２３の一部３０に図９に示すように、素子電極の表面に直接レーザビーム２８を照射し、レーザビーム２８と基板２１とを相対的に走査することで、図１の素子電極の一部分３０を選択的に除去加工する。これにより、素子電極２３と下配線間の抵抗値が１ｋ〜１０ｋΩとすることができる。
【００４７】
また、電子放出素子の安定性を保つ為に、通常、基板表面のうち導電性部材で被覆されていない領域に、高抵抗膜を配置することでその領域の帯電を防止する処置が取られる。そのため上記レーザーの加工により基板表面の絶縁面が完全に露出しないように、素子電極の下地層が薄く残留するようにレーザーの強度や照射時間を調整することがより好ましい。
【００４８】
レーザー以外の高抵抗化処理の方法としては、素子電極の一部を選択的にＰｔなどの金属薄膜で形成しておき、熱処理等により選択的に凝集せしめ高抵抗化する方法も選択することができる。
【実施例１】
【００４９】
以下、本実施例で作成した電子源の作成方法を、（図２−ａ）から（図２−ｆ）を用いて説明する。
【００５０】
（Ａ）ガラス基板上へ素子電極を形成する（図２−ａ、図３（ａ））。
【００５１】
素子電極２２、２３は、ガラス基板２１上に、Ｐｔ４０ｎｍを成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した。素子電極の抵抗値は１００〜１５０Ωとした。
【００５２】
本実施例では素子電極の間隔Ｌ＝１０μｍ、対応する長さＷ＝１００μｍとした。
【００５３】
（Ｂ）下配線を形成する（図２−ｂ）。
【００５４】
Ｙ方向配線（下配線）２４は、素子電極２３に接するようにし、ライン状のパターンで形成した。材料には銀Ａｇフォトぺ一ストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後焼成して配線を形成した。配線の厚さ約１０μ、幅幅５０μｍである。なお終端部は配線取り出し電極として使うために、線幅をより大きくした。
【００５５】
（Ｃ）絶縁膜を形成する（図２−ｃ）。
【００５６】
上下配線を絶縁するために、層間絶縁層２５を配置する。後述のＸ配線（上配線）下に、先に形成したＹ配線（下配線）との交差部を覆うように、かつ上配線（Ｘ配線）と素子電極の他方との電気的接続が可能なように、接続部にコンタクトホールを開けて形成した。
【００５７】
工程はＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光、現像し、最後に焼成した。この層間絶縁層の厚みは、全体で約３０μｍであり、幅は１５０μｍである。
【００５８】
（Ｄ）上配線を形成する（図２−ｄ）。
【００５９】
Ｘ方向配線（上配線）２６は、先に形成した絶縁膜の上に、Ａｇぺ一ストインキをスクリーン印刷した後乾燥させ、焼成した。上記絶縁膜を挟んでＹ方向配線（下配線）２４と交差しており、絶縁膜のコンタクトホール部分で素子電極２２と接続されている。
【００６０】
この配線によって、パネル化した後は走査電極として作用する。
【００６１】
このＸ方向配線の厚さは、約１５μｍである。外部駆動回路との引出し配線もこれと同様の方法で形成した。図示していないが、外部駆動回路への引出し端子もこれと同様の方法で形成した。
【００６２】
（Ｅ）導電性膜を形成する（図２−ｅ）。
【００６３】
上記基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これはこの後塗布する導電性形成用の水溶液が、素子電極上に適度な広がりをもって配置されるようにする事が目的である。用いた撥水剤は、ジメチルジエトキシシラン溶液を基板上に塗布し乾燥させた。
【００６４】
その後、素子電極間に跨る様にインクジェット塗布方法により、導電性膜２７を形成した。
本工程の模式図を図３（ｂ）に示す。
【００６５】
本実施例では、導電性膜としてパラジウム膜を得る目的で、有機パラジウム含有溶液を用いた。この溶液の液滴を、液滴付与手段７として、ピエゾ素子を用いたインクジェット噴射装置を用い、電極間に付与した。その後この基板を加熱焼成処理をして酸化パラジウム（ＰｄＯ）とした。導電性膜として、その直径は約６０μｍのＰｄＯ膜が得られた。
（Ｆ）帯電抑制膜を形成する。
【００６６】
その後、基板と電極、配線、導電性薄膜を覆うように、帯電抑制のための高抵抗膜を形成した。帯電抑制膜として、シート抵抗で１０１０〜１０１３Ω程度の膜を基板表面に堆積させた。
【００６７】
（Ｇ）フォーミング処理を行う（（図３−ｃ）、（図４）参照）。
【００６８】
上記導電性膜を通電処理してその一部に亀裂（間隙）を生じさせた。
【００６９】
この時若干の水素ガスを含む真空雰囲気下で通電処理すると、水素によって還元が促進され酸化パラジウムＰｄＯがパラジウムＰｄ膜に変化する。
【００７０】
またフォーミング処理後の導電性膜２７の抵抗値は、１０２から１０７Ωの値であった。
【００７１】
フォーミング処理に用いた電圧波形は図４−ａに示すものであり、Ｔ１を１ｍｓｅｃ、Ｔ２を１００ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）は１０Ｖとした。
【００７２】
（Ｈ）活性化処理を行う（図７参照）。
【００７３】
本実施例では炭化水素ガス（カーボン源）としてトルニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０−４Ｐａを維持した。
【００７４】
印加したパルス電圧の波形は図７に示すものと同様であり、最大電圧値は、２０Ｖに設定とした。放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。以上の工程で、電子源を有する基板を作成する事ができた。
【００７５】
（Ｉ）素子電極の高抵抗化処理を行う（図２−ｆ、図８（ａ）、図８（ｂ）、図９）。
【００７６】
次に、上記工程（Ａ）〜（Ｈ）で形成した電子源の素子電極の高抵抗化処理を行った。
【００７７】
図８（ａ）に示す素子電極２３の一部３０に、図９に示すように、素子電極の表面に直接レーザビーム２８を照射し、レーザビーム２８と基板２１とを相対的に走査することで、図８（ｂ）のように素子電極の一部分３１を選択的に除去加工する。これにより、素子電極２３の抵抗値が１．５〜２ｋΩの範囲にすることができた。
【００７８】
上記レーザ加工には、図１３に示すような構成のレーザ加工装置を用いた。図１３において、Ｘ方向およびＹ方向に移動可能に設けられたＸＹステージ３１には、被加工物３０が固定される。一方、レーザ発振器２５から発せられたレーザビーム２６は、ミラー２７によって直角に曲げられ、アパーチャ２８およびレンズ２９を通過してビーム形状が縮小され、ＸＹステージ３１上の被加工物３０に照射される構成となっている。レーザ発振器２５としては、Ｑスイッチ付きＮｄ：ＹＡＧ第２高調波レーザを用いた。ステージ３１を移動させることで、被加工物３０の任意の部位にレーザビーム２６を照射し、主に熱による溶融蒸発による被加工物３０の加工を行うことができる。ここで、被加工物３０にかえて、素子電極が形成された基板２１（図２（ｅ）参照）をＸＹステージ３１に固定し、素子電極を除去する部位のみにレーザビーム２６が照射されるようにＸＹステージ３１を移動させれば、図８（ａ）に示した素子電極２３から図８（ｂ）に示した素子電極のパターンを得ることができる。このようにして図２−ｆに示すような電子放出素子が並んだ電子源基板が完成する。
【００７９】
素子電極の加工条件は、Ｑスイッチ付きＮｄ：ＹＡＧ第２高調波レーザを用いた場合、Ｑスイッチの周波数は１〜３ｋＨｚ、平均出力は５Ｗ前後で、パルス幅が１００ｎｓ前後、素子電極の表面での縮小されたレーザビーム２６の形状が５μｍ四方の四角形である。
【００８０】
また、本レーザー加工により、基板表面が帯電しないように、素子電極が１〜２ｎｍ極薄く残るようにレーザー出力を調整し帯電防止機能を保持した。
【００８１】
本例では、加工に用いるレーザとしてＮｄ：ＹＡＧ第２高調波を用いた例を示したが、これに限るものではなく、加工する材料や加工形状に応じて、適宜レーザ種を選択すればよい。他のレーザとしてＫｒＦエキシマレーザを用いることもできる。また、レーザビーム２６の照射方式についても、レーザ種に応じて変更することができる。例えばエキシマレーザを用いた場合には、図１４に示すようなマスクパターン露光方式を採用すればよい。この方式は、ミラー７７とレンズ７９との間に、加工すべきパターンが形成されたマスク７８を配置することによって、レーザ発振器７５から発せられたレーザビーム７６がマスク７８を通過して所定の形状となり、さらにレンズ７９で縮小され、被加工物８０に所定のパターンを露光するものである。
【００８２】
上述の製造方法によって作成された本発明に係る電子放出素子の基本特性について図５、図６を用いて説明する。
【００８３】
図５は、電子放出特性を測定するための測定評価装置の概略図である。
【００８４】
各電子放出素子の素子電極間を流れる素子電流Ｉｆ、及びアノードへの放出電流Ｉｅの測定にあたっては、素子電極２、３に電源３１と電流計３０とを接続し、電子放出素子の上方に電源３３と電流計３２とを接続したアノード電極３４を配置している。図５において、１はガラス基板、２、３は素子電極、４は電子放出部５を含む導電性膜、５は電子放出部を示す。また、５１は各電子放出素子の素子電極間に素子電圧Ｖｆを印加するための電源、５０は素子電極２、３間の電子放出部を含む導電性薄膜４を流れる素子電流Ｉｆを測定するための電流計、５４は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極、５３はアノード電極５４に電圧を印加するための高圧電源、５２は電子放出部５より放出される放出電流Ｉｅを測定するための電流計、５５は真空装置である。また、真空装置５５には排気ポンプ５６および真空計等の真空装置に必要な機器が具備されており、所望の真空下で測定評価を行えるようになっている。なお、アノード電極の電圧は１ｋＶ〜１０ｋＶ、アノード電極と電子放出素子との距離Ｈは２ｍｍ〜８ｍｍの範囲で測定した。
【００８５】
図５に示した測定評価装置により測定された放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を図６に示す。なお、放出電流Ｉｅと素子電流Ｉｆは大きさが著しく異なるが、図６ではＩｆ、Ｉｅの変化の定性的な比較検討のために、リニアスケールで縦軸を任意単位で表記した。
【００８６】
図６からも明らかなように、ある電圧（しきい電圧と呼ぶ、図６中のＶｔｈ）以上の電圧を印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持つことを示している。
【００８７】
なお、図１５に示すように、本実施例で作成された各電子放出素子は、素子電極の抵抗値を活性化処理後に高抵抗化している為、制限抵抗の効果によって素子電流の変動を抑制できる。
【００８８】
（Ｊ）次に、上述した工程（Ａ）〜（Ｉ）までを終えた電子源を含むリアプレート８１と、蛍光膜を有するフェースプレート８２とを、支持枠８６を介して封着（図１６）し、図１０に示す画像表示装置を形成した。
【００８９】
図１６を用いて、本実施例による画像表示装置の封着方法を説明する。フェースプレート８２とリアプレート８１を接合する、すなわち封着する前に、接合部に予めインジウム９３をパターニング形成する。リアプレート８１に接着された支持枠８６にＩｎ膜９３を形成する場合も同じである。そして、対向させたフェースプレート８２とリアプレート８１の間に一定の間隔を設けた状態で、両基板を保持し真空加熱する。フェースプレート８２とリアプレート８１の間が充分な真空度となるよう、真空中でベークを行う。この真空ベークの後、Ｉｎの融点以上の温度で位置決め装置２００により、フェースプレート８２とリアプレート８１との間隔を徐々に縮めていき、両基板の接合、すなわち封着を行う。
【００９０】
図１１はフェースプレート上に設ける蛍光膜の説明図である。蛍光膜８４は、モノクロームの場合は蛍光体のみから成るが、カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電材９１と蛍光体９２とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色蛍光体の、各蛍光体９２間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜８４における外光反射によるコントラストの低下を抑制することである。
【００９１】
また、蛍光膜８４の内面側には通常メタルバック８５が設けられる。メタルバックの目的は、蛍光体の発光のうち内面側への光をフェースプレート８６側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するためのアノード電極として作用すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後Ａ１を真空蒸着等で堆積することで作製できる。
以上の工程により形成した本実施例の画像表示装置において、各電子放出素子に、Ｘ配線とＹ配線を通じ、電圧を印加することにより電子放出させ、高圧端子Ｈｖを通じ、アノード電極であるメタルバック８５に高圧を印加し、発生した電子ビームを加速し、蛍光膜８４に衝突させることによって、画像を表示することができる。
【００９２】
本実施例における画像形成装置を３時間白色表示し、３００画素の輝度の変動をＣＣＤカメラで撮影し個々の輝度変化を計測した結果、輝度の時間変動が非常に少ない画像が得られた。また、画面全体の輝度のばらつきも抑えられ均一性の高い画像が得られた。
【００９３】
本実施例で行った素子の作成方法において、図１７のようにもう一方の素子電極を同様に高抵抗化の加工を行ってもよく、加工する箇所はこれに限定されたものではなく、電子放出部と上下配線クロス部の間であれば良い。
【実施例２】
【００９４】
本実施例は、図１８ａに示すように、あらかじめ素子電極を高抵抗部と低抵抗部を作成しておき、フォーミング処理及び活性化処理を行った後、レーザビームを除去したい部分に照射し、図１８ｂに示すように、素子電極の低抵抗部の一部３１を除去した。この加工によって低抵抗パスが遮断され高抵抗の電流パスが得られる。
【００９５】
このときに、本レーザー加工により、基板表面が帯電しないように、素子電極の下地層であるＴｉ膜が１〜２ｎｍ極薄く残るようにレーザー出力を調整し帯電防止機能を保持した。フォーミング処理条件及び活性化処理条件、および、画像形成装置の製造プロセスは実施例１と同様である。
（比較例１）
【００９６】
素子電極部の高抵抗化処理をしない方法で画像形成装置を作成した。それ以外は実施例１と同様に行った。
【００９７】
本比較例１においては画像形成装置を駆動したところ、画像表示面の輝度ばらつきが大きく、ちらつきが非常に少ない表示品位のすぐれたものとなった。
【００９８】
（比較例２）
比較例１で製造した画像形成装置のＹ方向配線（下配線）とＹ方向配線に信号を供給するＹドライバーの情報信号発生器１０７との間に電流制限抵抗として２ｋΩ付与して画像を表示した。その結果、ドライバーのＯＮ抵抗が増大し、また、配線クロス部に生じる静電容量の影響により信号波形になまりが生じ駆動の応答性が劣化し、表示品位が低下した。
【図面の簡単な説明】
【００９９】
【図１】本発明による電子源基板の概略図を示す図である
【図２ａ】本発明による電子源基板の製造方法の概略図を示す図である
【図２ｂ】本発明による電子源基板の製造方法の概略図を示す図である
【図２ｃ】本発明による電子源基板の製造方法の概略図を示す図である
【図２ｄ】本発明による電子源基板の製造方法の概略図を示す図である
【図２ｅ】本発明による電子源基板の製造方法の概略図を示す図である
【図２ｆ】本発明による電子源基板の製造方法の概略図を示す図である
【図３】素子膜作成方法の模式図
【図４】フォーミングにおける電圧波形の一例を示す図
【図５】電子放出素子の特性評価装置の模式図
【図６】電子放出素子の特性を示す図
【図７】活性化処理における電圧波形の一例
【図８】実施例１の加工プロセスを示す模式図
【図９】レーザー光線の照射を模式的に表した図
【図１０】画像形成装置の構造を示す図
【図１１】画像形成装置に用いる蛍光体のパターンの一例を示す図
【図１２】電子放出素子の基本的な構造を示す模式図
【図１３】アパーチャを用いた場合のレーザー加工の概略を示す図
【図１４】パターンマスクを用いた場合のレーザー加工の概略を示す図
【図１５】電子放出素子の特性変動を説明する図
【図１６】電子放出素子基板とフェースプレートを貼り合せする封着装置の模式図
【図１７】実施例１を示す図
【図１８】実施例２を示す図
【符号の説明】
【０１００】
２１  基板
２２、２３  素子電極
２４  Ｙ方向配線
２５  絶縁層
２６  Ｘ方向配線
２７  素子膜
２８  電子放出部
８１  リアプレート
８２  フェースプレート
８６  支持枠
【図１】
2005259552.tif 000003
【図２ａ】
2005259552.tif 000004
【図２ｂ】
2005259552.tif 000005
【図２ｃ】
2005259552.tif 000006
【図２ｄ】
2005259552.tif 000007
【図２ｅ】
2005259552.tif 000008
【図２ｆ】
2005259552.tif 000009
【図３】
2005259552.tif 000010
【図４】
2005259552.tif 000011
【図５】
2005259552.tif 000012
【図６】
2005259552.tif 000013
【図７】
2005259552.tif 000014
【図８】
2005259552.tif 000015
【図９】
2005259552.tif 000016
【図１０】
2005259552.tif 000017
【図１１】
2005259552.tif 000018
【図１２】
2005259552.tif 000019
【図１３】
2005259552.tif 000020
【図１４】
2005259552.tif 000021
【図１５】
2005259552.tif 000022
【図１６】
2005259552.tif 000023
【図１７】
2005259552.tif 000024
【図１８】
2005259552.tif 000025