(57)【要約】【課題】外部負荷に依存することなく、かつ材料や、膜厚、面積に限定されることの無いバイパスコンデンサを内蔵した受光素子を提供する。【解決手段】受光部１０、ボンディングパッド部２０、遮光部３０、信号処理回路部４０が形成された受光素子において、最表面に遮光部３０となるＡｕ／Ｔｉ層３１〜３３が形成され、ＳｉＯ2膜５１を介して、Ａｕ／Ｔｉ層３１〜３３がグランド端子２１と電源電圧端子２２、基準電源電圧端子２３に各々独立して接続されており、Ａｕ／Ｔｉ層３１〜３３およびＳｉＯ2膜５１とでバイパスコンデンサを構成している。【選択図】図２
2005209994.tif 000002
【特許請求の範囲】
【請求項１】
遮光膜が設けられており、前記遮光膜が少なくとも２つ以上からなる任意の出力端子と接続され、かつ前記出力端子のうち少なくとも２つの間がバイパスコンデンサを介して接続されてなることを特徴とする受光素子。
【請求項２】
前記遮光膜が前記バイパスコンデンサの電極材料として機能することを特徴とする請求項１記載の受光素子。
【請求項３】
前記遮光膜が耐腐食性の金属材料であることを特徴とする請求項１または２記載の受光素子。
【請求項４】
前記遮光膜がＡｕ、Ｐｔより選択される少なくとも一つの材料を用いることを特徴とする請求項３記載の受光素子。
【請求項５】
前記バイパスコンデンサにおける容量として機能する誘電体は、ＳｉＯ2、ＳｉＮ、ＴｉＯ2、Ｔａ2Ｏ5、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｐｂ，Ｚｒ）ＴｉＯ3より選択される少なくとも一つの材料を用いることを特徴とする請求項１ないし４のいずれかに記載の受光素子。
【請求項６】
受光素子の上に第一の誘電体膜を形成する工程と、
前記誘電体膜の上に第一の遮光膜を形成する工程と、
前記第一の遮光膜の上に第二の誘電体膜を形成する工程と、
前記第二の誘電体膜の上に第二の遮光膜を形成する工程を備え、
前記第一の遮光膜、前記第二の誘電体膜、前記第二の遮光膜とでバイパスコンデンサを構成することを特徴とする受光素子の製造方法。
【請求項７】
前記第二の誘電体膜をエッチングして任意の大きさに形成することを特徴とする請求項６記載の受光素子の製造方法。
【請求項８】
前記第二の遮光膜をエッチングして任意の大きさに形成することを特徴とする請求項６記載の受光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ピックアップ装置などに用いられる受光素子およびその製造方法に関し、特に広帯域かつ高感度特性が実現可能な受光素子に関する。
【背景技術】
【０００２】
光ピックアップ装置に用いる受光素子は、光ディスクからの戻り光を受けるための受光素子、および受光素子により発生した電流を増幅演算処理するための信号処理回路から構成されている。
【０００３】
近年では、光ディスクの高速回転化が進む中、信号処理回路の周波数特性が高周波化されている。一般に、周波数特性の高周波化に伴い、電源ラインへの高周波成分のクロストークが生じ、増幅素子の発振や、雑音が増大するなどの特性劣化が発生している。このような発振、雑音の問題を回避するため、電源ラインとグランド端子間において、受光素子外部にコンデンサを取り付け、高周波成分をバイパスするような構成がとられている（特許文献１）。あるいは、受光素子の信号処理回路自体にコンデンサを内蔵し、バイパスコンデンサの機能を持たせるなどの技術も開発されている（特許文献２、３）。
【特許文献１】特開平５−２４３５８７号公報
【特許文献２】特開昭６２−２４６６７号公報
【特許文献３】特開平９−６４０８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に開示の技術では、外付けのバイパスコンデンサの取り付け位置によりリードのインダクタンス成分によりバイパスが不十分であったり、取り付け位置のばらつきによって動作が不安定になるなど、高い周波数に対応した回路設計をすることが不可能である。
【０００５】
また、上記特許文献２、３に開示の技術では、コンデンサを形成する誘電体膜が受光素子の回路構成に必要な高抵抗層であったり、あるいは受光部の窓構造を形成しているなど、受光素子のデバイス設計に必要な機能をもつ層をコンデンサの一部に兼用していることから、限定された材料や、膜厚、面積での使用となることから、高精度の容量設計には限界があり、高い周波数に対応した回路設計をすることが不可能である。
【０００６】
従って、本発明は、このような問題を解決しようとなされたものであって、最表面に形成された金属遮光膜が任意の電極パッドと接続され、かつ、任意の２端子間においてバイパスコンデンサを介して接続されていることにより、高い周波数での回路設計が可能な受光素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の受光素子は、遮光膜が設けられており、前記遮光膜が少なくとも２つ以上からなる任意の出力端子と接続され、かつ前記出力端子のうち少なくとも２つの間がバイパスコンデンサを介して接続されてなることを特徴とする。
【０００８】
この受光素子では、バイパスコンデンサが出力端子の近傍に接続されることから、パッケージの容量や配線のインダクタンスなどの外部負荷の影響が無く、安定した高周波特性を得ることができる。
【０００９】
また、任意の出力端子間でバイパスコンデンサを接続することができる。また、バイパスコンデンサは受光素子の回路を構成する高抵抗層や窓構造とは独立していることから、材料、厚さ、面積に制約されること無く、任意の容量値を設定することができる。
【００１０】
従って、本発明に係る受光素子では、高い周波数での回路設計が可能な受光素子を提供することができる。
【００１１】
また、遮光膜がバイパスコンデンサの電極材料として機能することにより、任意の出力端子間でバイパスコンデンサを接続することができるので望ましい。
【００１２】
また、遮光膜が耐腐食性の金属材料であることにより、電極材料を最表面に形成することが可能であり、任意の出力端子間でバイパスコンデンサを接続することができるので望ましい。
【００１３】
また、遮光膜の材料がＡｕ、Ｐｔより選択される少なくとも一つの材料を用いることにより、電極材料を最表面に形成することが可能であり、任意の出力端子間でバイパスコンデンサを接続することができるので望ましい。
【００１４】
また、バイパスコンデンサにおける容量として機能する誘電体は、ＳｉＯ2、ＳｉＮ、ＴｉＯ2、Ｔａ2Ｏ5、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｐｂ，Ｚｒ）ＴｉＯ3より選択される少なくとも一つの材料を用いることにより、面積、厚みの条件設定に制約があったとしても、各材料の誘電率に応じて任意の容量を得ることが可能となるため、上述の材料より選択される少なくとも一つの材料を用いることが望ましい。
【００１５】
また、本発明の受光素子の製造方法は、受光素子の上に第一の誘電体膜を形成する工程と、前記誘電体膜の上に第一の遮光膜を形成する工程と、前記第一の遮光膜の上に第二の誘電体膜を形成する工程と、前記第二の誘電体膜の上に第二の金属遮光膜を形成する工程を備え、前記第一の遮光膜、前記第二の誘電体膜、前記第二の金属遮光膜とでバイパスコンデンサを構成することを特徴とする。
【００１６】
上記本発明の製造方法では、バイパスコンデンサを出力端子の近傍に接続することができるため、パッケージの容量や配線のインダクタンスなどの外部負荷の影響が無く、安定した高周波特性を得ることができる。
【００１７】
また、バイパスコンデンサの容量が、第一の遮光膜と第二の金属遮光膜間での接合面積と、誘電体膜の厚みと、誘電体膜の誘電率により容量が決定されるため、高精度な容量を形成することが可能となるため、高い周波数での回路設計が可能な受光素子を提供することができる。
【００１８】
また、第一の遮光膜上に形成された誘電体材料をエッチングにより任意の大きさに形成することにより、限定された領域での容量素子の形成が可能となり、かつエッチングのパターニング精度に応じてコンデンサの電極間での短絡を抑制することができるため、精度の高い容量形成が可能となり、高い周波数に応じた回路における容量設計が可能となる。
【００１９】
また、誘電体材料上に形成された第二の金属遮光膜をエッチングにより任意の大きさに形成することにより、コンデンサの電極間での短絡を抑制することができ、かつエッチングのパターニング精度に応じて容量が決定されるため、高い周波数に応じた回路における容量設計が可能となる。
【発明の効果】
【００２０】
以上説明してきたように、本発明に係る受光素子では、バイパスコンデンサが出力端子の近傍に接続されることから、パッケージの容量や配線のインダクタンスなどの外部負荷の影響が無く、安定した高周波特性を得ることができる。
【００２１】
また、任意の出力端子間でバイパスコンデンサを接続することができ、バイパスコンデンサは受光素子を構成しているデバイス構造とは独立していることから、材料、厚さ、面積に制約されること無く、任意の容量値を設定することができる。
【００２２】
また、本発明の受光素子の製造方法では、バイパスコンデンサを出力端子の近傍に接続されることできるため、パッケージの容量や配線のインダクタンスなどの外部負荷の影響が無く、安定した高周波特性を得ることができる。
【００２３】
また、バイパスコンデンサの容量が、第一の遮光膜と第二の遮光膜間での接合面積と、誘電体膜の厚みと、誘電体膜の誘電率により容量が決定されるため、高精度な容量を形成することが可能となるため、高い周波数での回路設計が可能な受光素子の製造方法を提供することができる。
【００２４】
従って、本発明に係る製造方法は、高精度な容量を形成することができるので、高い周波数での回路設計が可能な受光素子を製造することができる。
【発明を実施するための最良の形態】
【００２５】
（実施の形態１）
（全体構成）
本発明の実施の形態１に係る受光素子について、図１および図２を用いて説明する。図１、２では、受光素子の一部（以下、この部分を「受光素子１」という。）を示している。
【００２６】
図１に示すように、本形態に係る受光素子１には、光ディスク（不図示）からの戻り光を受ける受光部１０、ボンディングパッド部２０、遮光部３０などが形成されている。また、図１には示していないが、素子の内部には、信号処理回路部４０も形成されている。
【００２７】
なお、受光素子１における最表面には、信号処理回路を構成する各種トランジスタや配線などの回路を保護するＳｉＮパッシベーション膜上に、Ａｕ／Ｔｉ層で最表面が覆われることによって遮光部３０が形成されている。これは、受光素子１の内部にレーザ光の影響が及ばないようにするために設けられているものである。
【００２８】
また、遮光部３０は、Ａｕ／Ｔｉ層とＳｉＮパッシベーション膜で最表面が覆われているために、腐食から素子を保護するという機能も果たす。
【００２９】
図２は、図１におけるＡ部の拡大図である。
【００３０】
図２において、受光素子１の出力端子部は、ボンディングパッド２１がグランド端子であり、２２が電源電圧端子、２３が基準電源電圧端子である。
【００３１】
グランド端子２１と、遮光部としての機能を果たすＡｕ／Ｔｉ層３１が電気的に接続されている。また、グランド端子２１に接続されたＡｕ／Ｔｉ層３１の上にはバイパスコンデンサの容量として機能する誘電体膜５０が形成されており、ここではＳｉＯ2膜を使用した。さらに、誘電体膜５０の上には、Ａｕ／Ｔｉ層３２、３３が形成され、それぞれが分離した状態で、電源電圧端子２２と基準電源電圧端子２３とに電気的に接続されている。ここで、Ａｕ／Ｔｉ層３１は、バイパスコンデンサの下部電極としての機能をもち、Ａｕ／Ｔｉ層３２と３３はバイパスコンデンサの上部電極としての機能を果たす。
【００３２】
図２に示すように、容量誘電体膜５０、下部電極となるＡｕ／Ｔｉ層３１、上部電極となるＡｕ／Ｔｉ層３２、３３とでバイパスコンデンサが構成され、下部電極のグランド端子２１と、上部電極の電源電圧端子２２および基準電源電圧端子２３とで電気的に接続されている。また、電源電圧端子２２および基準電源電圧端子２３とは、各々独立した形で分離されている。
【００３３】
（受光素子１が有する優位性）
上記受光素子１では、バイパスコンデンサが出力端子の近傍に接続されることから、パッケージの容量や配線のインダクタンスなどの外部負荷の影響が無く、安定した高周波特性を得ることができる。
【００３４】
また、遮光部３０がバイパスコンデンサの下部電極と上部電極に接続されたＡｕ／Ｔｉ層３１、３２、３３を用い、それぞれが誘電体膜５０を介して分離された構造となっていることから、材料、厚さ、面積に制約されること無く、任意の容量値を設定することができる上、任意の出力端子間でバイパスコンデンサを接続することができる。例えば、機能ブロックごとにグランド端子２１や電源電圧端子２２が複数個用意された受光素子において、それぞれ独立してバイパスコンデンサを形成することが可能である。
【００３５】
また、遮光部３０の最表面には、耐腐食性金属材料であるＡｕ膜を使用していることから、バイパスコンデンサの電極を受光素子の最表面に形成することが可能であり、任意の出力端子間でバイパスコンデンサを接続することができるという点で優位である。
【００３６】
（受光素子１の製造方法）
次に、上記受光素子１の製造方法について、図３〜８を用いて説明する。図３〜図８では、受光素子１を製造する上で、主となるバイパスコンデンサを構成する部分について各工程を図示している。
【００３７】
まず、図３に示すように、信号処理回路を構成する各種トランジスタや配線などの回路を保護するＳｉＮパッシベーション膜上に、Ａｕ／Ｔｉ層３１を全面に形成する。Ａｕ／Ｔｉ層３１の厚みは、それぞれ０．４μｍ／０．２μｍである。
【００３８】
次に、図４に示すように、受光部１０を開口するように、フォトリソグラフィによりＡｕ／Ｔｉ層３１をエッチングして遮光部３０ａを得る。このとき、ボンディングパッド部２０と遮光部３０ａは、それぞれ分離するようにパターニングされるが、グランド端子部２１のみ、遮光部３０ａと接続されている。
【００３９】
次に、図５に示すように、スパッタ法を用いてＳｉＯ2膜５１を全面に形成する。ＳｉＯ2膜５１の厚みは１０ｎｍである。
【００４０】
次に、図６に示すように受光部１０とボンディングパッド部２０を開口するように、ＳｉＯ2膜５１をエッチングする。このとき、下層の遮光部３０ａが露出しないように、フォトリソグラフィによりＳｉＯ2膜５１のパターニングを行ってバイパスコンデンサの容量膜５０を形成する。
【００４１】
最後に、図７、８に示すように、Ａｕ／Ｔｉ層を全面に形成した後、これをパターニングしてＡｕ／Ｔｉ層３２、３３を得る。Ａｕ／Ｔｉ層３１の厚みは、それぞれ０．４μｍ／０．２μｍである。電源電圧端子部２２、基準電源電圧端子部２３とＡｕ／Ｔｉ層３２、３３とが接続されるようにパターニングを行い、受光素子１が完成する。このとき、下層のＡｕ／Ｔｉ層３１とは電気的な導通接続はされておらず、ＳｉＯ2膜を介して絶縁されており、接合面積は１ｍｍ平方角である。
【００４２】
以上のような製造方法では、バイパスコンデンサの容量絶縁膜５０の容量が、Ａｕ／Ｔｉ層３１とＡｕ／Ｔｉ層３２、３３との間での接合面積と、容量絶縁膜５０の厚みと、材料に応じた誘電率により容量が決定されるため、高精度な容量を形成することが可能となり、高い周波数での回路設計が可能な受光素子を提供することができる。
【００４３】
また、Ａｕ／Ｔｉ層３１上に形成されたＳｉＯ2膜５１をエッチングにより任意の大きさに形成することにより、限定された領域での容量素子の形成が可能となり、かつエッチングのパターニング精度に応じてコンデンサの電極間での短絡を抑制することができるため、精度の高い容量形成が可能となり、高い周波数での回路設計が可能な受光素子を製造することができる。
【００４４】
また、ＳｉＯ2膜５１上に形成されたＡｕ／Ｔｉ層をエッチングにより任意の大きさに形成することにより、コンデンサの電極間での短絡を抑制することができ、かつエッチングのパターニング精度に応じて容量が決定されるため、高い周波数に応じた回路における容量設計が可能となる。
【００４５】
なお、受光素子の製造方法は、下部電極層３１と上部電極層３２、３３との間にバイパスコンデンサが介挿できれば、上記図３〜８の工程に限定を受けるものではない。
【００４６】
また、耐腐食金属のＡｕ層３１〜３３の下層には、バリアメタルのＴｉ層を介挿させたが、Ｔｉの代わりにＴｉＷ、あるいはＷ、Ｍｏなどを構成要素として用いてもよく、Ａｕの代わりにＰｔを用いても同様の効果が得られる。
【００４７】
また、各工程において用いる方法についても、上記に限定されるものではない。例えば、Ａｕ／Ｔｉ層３１〜３３、およびＳｉＯ2膜５１の形成には、スパッタ法以外の真空蒸着法やＣＶＤ法を用いるなどしてもよい。
【００４８】
（実施の形態２）
実施の形態２に係る受光素子２について、説明する。
【００４９】
本実施の形態に係る受光素子２の基本構成は、上記実施の形態１に係る受光素子１と同一であり、バイパスコンデンサの容量となるＳｉＯ2膜５１の厚みと面積だけが異なっている。このため、上記受光素子１と同様の部分については、同一の符号を付し、異なる部分のみを、以下で説明する。
【００５０】
図５に示したＳｉＯ2膜５１の厚みを２倍の２０ｎｍとした。
【００５１】
次に、図８のＡｕ／Ｔｉ層３２、３３のパターニングによる接合面積を２ｍｍ平方角とし、バイパスコンデンサを形成したところ、実施の形態１と同等のコンデンサ容量を得ることができた。
【００５２】
このようにバイパスコンデンサと接触している電極の面積を任意に設定したり、あるいはバイパスコンデンサの厚みを任意に設定することにより、所望の容量値を得ることができる。
【００５３】
従って、受光素子２では、上記実施の形態１に係る受光素子１と同一特性を有するバイパスコンデンサを内蔵した受光素子を作成することができ、受光素子のデバイス構成に制約されること無く、所望の容量をもつバイパスコンデンサを形成することが可能であり、高い周波数での回路設計が可能な受光素子を製造することができる。
【００５４】
また、バイパスコンデンサの容量誘電体材料には、ＳｉＯ2膜５１の代わりにＳｉＮ、ＴｉＯ2、Ｔａ2Ｏ5、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｐｂ，Ｚｒ）ＴｉＯ3より選択される少なくとも一つの材料を用いることも可能であり、例えば、限定されたチップサイズにおいては、高い誘電率材料を使用することにより小さな面積で高い容量を得ることができることから、誘電体膜５０の材料を任意に選択することにより所望の容量をもつバイパスコンデンサを形成することが可能であり、高い周波数での回路設計が可能な受光素子を製造することができる。
【００５５】
なお、上記実施の形態１、２では、本発明の特徴、効果について、光ピックアップ装置における受光素子を一例に説明したが、本発明は、光ピックアップ装置に用いられる受光素子に限定を受けるものではなく、光通信用の受光素子等に対しても適用することができる。
【００５６】
さらに、上記実施の形態１、２では、受光部１０とボンディングパッド部２０、遮光部３０、信号処理回路部４０などが形成されている受光部を例にとったがこれに限定を受けるものではなく、例えば、発光素子を同一チップ上にマウントした受光素子にも適用が可能である。
【産業上の利用可能性】
【００５７】
本発明の受光素子およびその製造方法は光ピックアップ装置に用いられる受光素子にのみならず、光通信用の受光素子や発光素子を同一チップ上にマウントした受光素子に対しても有用である。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１に係る受光素子を示す斜視図
【図２】図１におけるＡ部を示す拡大図
【図３】本発明の実施の形態１に係る受光素子の製造工程説明図（１）
【図４】本発明の実施の形態１に係る受光素子の製造工程説明図（２）
【図５】本発明の実施の形態１に係る受光素子の製造工程説明図（３）
【図６】本発明の実施の形態１に係る受光素子の製造工程説明図（４）
【図７】本発明の実施の形態１に係る受光素子の製造工程説明図（５）
【図８】本発明の実施の形態１に係る受光素子の製造工程説明図（６）
【符号の説明】
【００５９】
１  受光素子
１０  受光部
２０  ボンディングパッド部
２１  グランド端子部
２２  電源電圧端子部
２３  基準電源電圧端子部
３０、３０ａ  遮光部
３１  Ａｕ／Ｔｉ層（グランド端子接続）
３２  Ａｕ／Ｔｉ層（電源電圧端子接続）
３３  Ａｕ／Ｔｉ層（基準電源電圧端子接続）
４０  信号処理回路部
５０  バイパスコンデンサの容量誘電体膜
５１  ＳｉＯ2膜
【図１】
2005209994.tif 000003
【図２】
2005209994.tif 000004
【図３】
2005209994.tif 000005
【図４】
2005209994.tif 000006
【図５】
2005209994.tif 000007
【図６】
2005209994.tif 000008
【図７】
2005209994.tif 000009
【図８】
2005209994.tif 000010