(57)【要約】【課題】  携帯電話器に使用されるＲＦアンプやローカルアンプにおける差動増幅器の帰還アイソレーション特性を向上させること。【解決手段】  本発明の差動増幅器は、Ｐｏｒｔ１およびＰｏｒｔ２に入力される互いに逆位相の二つの入力信号の電位差を増幅して、互いに逆位相の二つの出力信号としてＰｏｒｔ３およびＰｏｒｔ４から出力する差動増幅回路１０と、Ｐｏｒｔ１とＰｏｒｔ４との間に接続されている帰還用キャパシタ７ａと、Ｐｏｒｔ２とＰｏｒｔ３との間に接続されている帰還用キャパシタ７ｂとを備える。帰還用キャパシタ７ａ，７ｂを介して、帰還信号を打ち消す信号が入力端子に入力されるので、帰還アイソレーション特性が向上する。【選択図】  図２
2005012770.tif 000002
【特許請求の範囲】
【請求項１】
二つの信号の電位差に応じて動作する高周波差動回路であって、
第１および第２の入力端に入力される互いに逆相の二つの入力信号の電位差を増幅して、互いに逆位相の二つの出力信号としてそれぞれ第１および第２の出力端から出力する差動増幅回路と、
前記第１の入力端と前記第２の出力端との間に接続されている第１の受動素子回路と、
前記第２の入力端と前記第１の出力端との間に接続されている第２の受動素子回路とを備える、高周波差動回路。
【請求項２】
前記差動増幅回路は、二組のカスコードアンプからなる、請求項１に記載の高周波差動回路。
【請求項３】
前記第１および第２の受動素子回路は、キャパシタである、請求項１に記載の高周波差動回路。
【請求項４】
前記キャパシタの容量は、前記差動増幅回路を構成するトランジスタの入出力間に存在する寄生容量が原因で帰還する帰還信号を打ち消す量の正相信号を伝達する値に設定されていることを特徴とする、請求項３に記載の高周波差動回路。
【請求項５】
前記キャパシタの容量は、前記差動増幅回路を構成するトランジスタの入出力間に存在する寄生容量と同一であることを特徴とする、請求項３に記載の高周波差動回路。
【請求項６】
前記第１の受動素子回路は、前記第１の入力端と前記第１の出力端との間に寄生する寄生成分に基づく等価回路と同等であって、
前記第２の受動素子回路は、前記第２の入力端と前記第２の出力端との間に寄生する寄生成分に基づく等価回路と同等である、請求項１に記載の高周波差動回路。
【請求項７】
前記第１の受動素子回路は、前記第１の入力端と前記第１の出力端との間に寄生する寄生成分に基づく等価回路の一部と同等であって、
前記第２の受動素子回路は、前記第２の入力端と前記第２の出力端との間に寄生する寄生成分に基づく等価回路の一部と同等である、請求項１に記載の高周波差動回路。
【請求項８】
前記第１および第２の受動素子回路の間に接続された第３の受動素子回路をさらに備える、請求項１の高周波差動回路。
【請求項９】
前記第３の受動素子回路のインピーダンスは、入出力間のインピーダンスに比べて、所定の周波数帯域では高く、それ以外の周波数帯域では低いことを特徴とする、請求項８の高周波差動回路。
【請求項１０】
前記第３の受動素子回路は、インダクタとキャパシタとの並列回路である、請求項８の高周波差動回路。
【請求項１１】
前記差動増幅回路は、第１，第２，第３，および第４のトランジスタからなり、
前記第１のトランジスタのエミッタは、前記第２のトランジスタのエミッタと接続され、
前記第１のトランジスタのコレクタは、前記第３のトランジスタのエミッタと接続され、
前記第３のトランジスタのベースは、前記第４のトランジスタのベースと接続され、
前記第２のトランジスタのコレクタは、前記第４のトランジスタのエミッタと接続され、
前記第１の受動素子回路は、前記第１のトランジスタのベースと前記第４のトランジスタのコレクタとの間に介挿されている第１のキャパシタからなり、
前記第２の受動素子回路は、前記第２のトランジスタのベースと前記第３のトランジスタのコレクタとの間に介挿されている第２のキャパシタからなることを特徴とする、請求項１に記載の高周波差動回路。
【請求項１２】
前記差動増幅回路は、第１および第２のトランジスタからなり、
前記第１のトランジスタのベースは、前記第２のトランジスタのベースと接続され、
前記第１の受動素子回路は、前記第１のトランジスタのエミッタと前記第２のトランジスタのコレクタとの間に介挿されている第１のキャパシタからなり、
前記第２の受動素子回路は、前記第２のトランジスタのエミッタと前記第１のトランジスタのコレクタとの間に介挿されている第２のキャパシタからなることを特徴とする、請求項１に記載の高周波差動回路。
【請求項１３】
さらに、前記差動増幅回路の前記第１の出力端にエミッタ同士が接続された第１のトランジスタ対と、
前記差動増幅回路の前記第２の出力端にエミッタ同士が接続された第２のトランジスタ対とを備え、差動ミキサとして動作する、請求項１に記載の高周波差動回路。
【請求項１４】
前記差動増幅回路は、エミッタ同士が接続された第１のトランジスタおよび第２のトランジスタからなり、
前記第１のトランジスタ対は、エミッタ同士が接続された第３のトランジスタおよび第４のトランジスタからなり、
前記第２のトランジスタ対は、エミッタ同士が接続された第５のトランジスタおよび第６のトランジスタからなり、
前記第１のトランジスタのコレクタは、前記第３および第４のトランジスタのエミッタに接続され、
前記第２のトランジスタのコレクタは、前記第５および第６のトランジスタのエミッタに接続され、
前記第３のトランジスタのベースと前記第６のトランジスタのベースとは、互いに接続され、
前記第４のトランジスタのベースと前記第５のトランジスタのベースとは、互いに接続され、
前記第３のトランジスタのコレクタと前記第５のトランジスタのコレクタとは、互いに接続され、
前記第４のトランジスタのコレクタと前記第６のトランジスタのコレクタとは、互いに接続され、
前記第１の受動素子回路は、前記第１のトランジスタのコレクタと前記第２のトランジスタのベースとの間に介挿されている第１のキャパシタからなり、
前記第２の受動素子回路は、前記第２のトランジスタのコレクタと前記第１のトランジスタのベースとの間に介挿されている第２のキャパシタからなることを特徴とする、請求項１３に記載の高周波差動回路。
【請求項１５】
前記差動増幅回路は、第１，第２，第３，および第４のトランジスタからなり、
前記第１のトランジスタ対は、エミッタ同士が接続された第５のトランジスタおよび第６のトランジスタからなり、
前記第２のトランジスタ対は、エミッタ同士が接続された第７のトランジスタおよび第８のトランジスタからなり、
前記第１のトランジスタのエミッタは、前記第２のトランジスタのエミッタと接続され、
前記第１のトランジスタのコレクタは、前記第３のトランジスタのエミッタと接続され、
前記第３のトランジスタのベースは、前記第４のトランジスタのベースと接続され、
前記第２のトランジスタのコレクタは、前記第４のトランジスタのエミッタと接続され、
前記第３のトランジスタのコレクタは、前記第５および第６のトランジスタのエミッタと接続され、
前記第４のトランジスタのコレクタは、前記第７および第８のトランジスタのエミッタと接続され、
前記第５のトランジスタのベースと前記第８のトランジスタのベースとは、互いに接続され、
前記第６のトランジスタのベースと前記第７のトランジスタのベースとは、互いに接続され、
前記第５のトランジスタのコレクタと前記第７のトランジスタのコレクタとは、互いに接続され、
前記第６のトランジスタのコレクタと前記第８のトランジスタのコレクタとは、互いに接続され、
前記第１の受動素子回路は、前記第１のトランジスタのベースと前記第４のトランジスタのコレクタとの間に介挿されている第１のキャパシタであって、
前記第２の受動素子回路は、前記第２のトランジスタのベースと前記第３のトランジスタのコレクタとの間に介挿されている第２のキャパシタであることを特徴とする、請求項１３に記載の高周波差動回路。
【請求項１６】
さらに、前記差動増幅回路の前記第１の入力端と前記第２の入力端との間に第１および第２のキャパシタをそれぞれ介して接続される差動発振回路を備え、差動発振器として動作する、請求項１に記載の高周波差動回路。
【請求項１７】
前記差動増幅回路は、エミッタ同士が接続された第１のトランジスタおよび第２のトランジスタからなり、
前記差動発振回路は、第１のＦＥＴ、第２のＦＥＴ、第３のキャパシタ、第４のキャパシタ、第１のインダクタ、および第２のインダクタからなり、
前記第１のＦＥＴのドレインは、前記第２のＦＥＴのゲートに接続され、
前記第２のＦＥＴのドレインは、前記第１のＦＥＴのゲートに接続され、
直列に接続された前記第３のキャパシタと前記第２のキャパシタとは、前記第１のＦＥＴのドレインと前記第２のＦＥＴのドレインとの間に接続され、
直列に接続された前記第１のインダクタと前記第２のインダクタとは、前記第１のＦＥＴのドレインと前記第２のＦＥＴのドレインとの間に接続され、
前記第１のＦＥＴのドレインは、前記第１のキャパシタを介して、前記第１のトランジスタのベースに接続され、
前記第２のＦＥＴのドレインは、前記第２のキャパシタを介して、前記第２のトランジスタのベースに接続され、
前記第１の受動素子回路は、前記第１のトランジスタのコレクタと前記第２のトランジスタのベースとの間に介挿された第５のキャパシタからなり、
前記第２の受動素子回路は、前記第２のトランジスタのコレクタと前記第１のトランジスタのベースとの間に介挿された第６のキャパシタからなることを特徴とする、請求項１６に記載の高周波差動回路。
【請求項１８】
前記差動増幅回路は、第１，第２，第３，および第４のトランジスタからなり、
前記差動発振回路は、第１のＦＥＴ、第２のＦＥＴ、第３のキャパシタ、第４のキャパシタ、第１のインダクタ、および第２のインダクタからなり、
前記第１のＦＥＴのドレインは、前記第２のＦＥＴのゲートに接続され、
前記第２のＦＥＴのドレインは、前記第１のＦＥＴのゲートに接続され、
直列に接続された前記第３のキャパシタと前記第２のキャパシタとは、前記第１のＦＥＴのドレインと前記第２のＦＥＴのドレインとの間に接続され、
直列に接続された前記第１のインダクタと前記第２のインダクタとは、前記第１のＦＥＴのドレインと前記第２のＦＥＴのドレインとの間に接続され、
前記第１のＦＥＴのドレインは、前記第１のキャパシタを介して、前記第１のトランジスタのベースに接続され、
前記第２のＦＥＴのドレインは、前記第２のキャパシタを介して、前記第２のトランジスタのベースに接続され、
前記第１のトランジスタのエミッタは、前記第２のトランジスタのエミッタと接続され、
前記第１のトランジスタのコレクタは、前記第３のトランジスタのエミッタと接続され、
前記第３のトランジスタのベースは、前記第４のトランジスタのベースと接続され、
前記第２のトランジスタのコレクタは、前記第４のトランジスタのエミッタと接続され、
前記第１の受動素子回路は、前記第１のトランジスタのベースと前記第４のトランジスタのコレクタとの間に介挿されている第５のキャパシタであって、
前記第２の受動素子回路は、前記第２のトランジスタのベースと前記第３のトランジスタのコレクタとの間に介挿されている第６のキャパシタであることを特徴とする、請求項１６に記載の高周波差動回路。
【請求項１９】
無線信号を送受信する無線回路であって、
増幅器、ミキサ、または発振器の少なくとも一つは、
第１および第２の入力端に入力される互いに逆相の二つの入力信号の電位差を増幅して、互いに逆位相の二つの出力信号としてそれぞれ第１および第２の出力端から出力する差動増幅回路と、
前記第１の入力端と前記第２の出力端との間に接続されている第１の受動素子回路と、
前記第２の入力端と前記第１の出力端との間に接続されている第２の受動素子回路とを備える高周波差動回路を含むことを特徴とする、無線回路。
【請求項２０】
前記増幅器は、アンテナで受信された受信信号を増幅し、
前記発振器は、ローカル信号を発振し、
前記ミキサは、前記発振器から出力されるローカル信号で、前記増幅器が増幅した受信信号をダウンコンバートし、
前記増幅器は、前記高周波差動回路を含むことを特徴とする、請求項１９に記載の無線回路。
【請求項２１】
前記発振器は、ローカル信号を発振し、
前記増幅器は、前記発振器から出力される前記ローカル信号を増幅し、
前記ミキサは、前記増幅器が増幅した前記ローカル信号で、アンテナで受信された受信信号をダウンコンバートし、
前記増幅器は、前記高周波差動回路を含むことを特徴とする、請求項１９に記載の無線回路。
【請求項２２】
前記発振器は、ローカル信号を発振し、
前記増幅器は、前記発振器から出力されるローカル信号を増幅し、
前記ミキサは、前記増幅器が増幅した前記ローカル信号で、ＩＦ信号をアップコンバートし、
前記増幅器は、前記高周波差動回路を含むことを特徴とする、請求項１９に記載の無線回路。
【請求項２３】
前記発振器は、ローカル信号を発振し、
前記ミキサは、前記発振器が出力した前記ローカル信号で、ＩＦ信号をアップコンバートしてＲＦ信号とし、
前記増幅器は、前記ミキサから出力されるＲＦ信号を増幅し、前記高周波差動回路を含むことを特徴とする、請求項１９に記載の無線回路。
【請求項２４】
前記増幅器は、アンテナで受信された受信信号を増幅し、
前記発振器は、ローカル信号を発振し、
前記ミキサは、前記発振器から出力されるローカル信号で、前記増幅器が増幅した受信信号をダウンコンバートし、前記高周波差動回路を含むことを特徴とする、請求項１９に記載の無線回路。
【請求項２５】
前記増幅器は、アンテナで受信された受信信号を増幅し、
前記発振器は、ローカル信号を発振し、
前記ミキサは、前記発振器から出力されるローカル信号で、前記増幅器が増幅した受信信号をダウンコンバートし、
前記発振器は、前記高周波差動回路を含むことを特徴とする、請求項１９に記載の無線回路。
【請求項２６】
前記発振器は、ローカル信号を発振器し、
前記ミキサは、前記発振器が出力した前記ローカル信号で、ＩＦ信号をアップコンバートしてＲＦ信号とし、
前記増幅器は、前記ミキサから出力されるＲＦ信号を増幅し、
前記ミキサは、前記高周波差動回路を含むことを特徴とする、請求項１９に記載の無線回路。
【請求項２７】
前記発振器は、ローカル信号を発振器し、
前記ミキサは、前記発振器が出力した前記ローカル信号で、ＩＦ信号をアップコンバートしてＲＦ信号とし、
前記増幅器は、前記ミキサから出力されるＲＦ信号を増幅し、
前記発振器は、前記高周波差動回路を含むことを特徴とする、請求項１９に記載の無線回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路、増幅器、ミキサ、発振器、およびそれらを用いた無線回路に関し、より特定的には、高周波差動回路、差動増幅器、差動ミキサ、差動発振器、およびそれらを用いた無線回路に関する。
【背景技術】
【０００２】
高周波回路に用いられる差動増幅器においては、電力増幅率を低下させないために、帰還アイソレーション（リバースアイソレーション）特性を向上させる必要がある。ここで帰還アイソレーション特性が向上するとは、出力から入力に帰還する信号が、入力信号を減少させるように働くといういわゆる負帰還効果が抑えられることを意味する。従来より、帰還アイソレーション特性を向上させるためには、カスコードアンプを用いて差動増幅器を構成するのが有効であることが知られている（非特許文献１参照）。
【０００３】
図２１は、カスコードアンプを用いた従来の差動増幅器の回路図である。図２１において、差動増幅器は、トランジスタ９１ａ，９１ｂと、トランジスタ９２ａ，９２ｂと、抵抗部９３と、負荷抵抗９４ａ，９４ｂと、定電流電源９５と、正電源９６と、グランド９７と、バイアス電源９８とを備える。
【０００４】
トランジスタ９１ａ，９１ｂは、増幅用の差動対を構成する。トランジスタ９１ａ，９１ｂのベースには、それぞれ互いに逆位相の信号が入力される。
【０００５】
トランジスタ９２ａのエミッタとトランジスタ９１ａのコレクタとが接続され、カスコードアンプを構成する。同様に、トランジスタ９２ｂのエミッタとトランジスタ９１ｂのコレクタとが接続され、カスコードアンプを構成する。
【０００６】
トランジスタ９１ａのエミッタとトランジスタ９１ｂのエミッタとの間には、抵抗部９３が接続される。抵抗部９３のタップとグランド９７との間には、定電流電源９５が接続されている。
【０００７】
トランジスタ９２ａ，９２ｂの各ベースは互いに接続されている。トランジスタ９２ａのベースとトランジスタ９２ｂのベースとの間には、一定のバイアス電源を供給するためのバイアス電源９８が接続されている。
【０００８】
トランジスタ９２ａ，９２ｂの各コレクタには、負荷抵抗９４ａ，９４ｂの一端が接続されている。負荷抵抗９４ａ，９４ｂの他端には、正電源９６が接続されている。トランジスタ９２ａと負荷抵抗９４ａとの間に、出力端子９９ａが接続されている。トランジスタ９２ｂと負荷抵抗９４ｂとの間に、出力端子９９ｂが接続されている。出力端子９９ａ，９９ｂからは、互いに逆位相の信号が出力される。
【０００９】
トランジスタ９２ａ，９２ｂは、増幅用の差動対を構成するトランジスタ９１ａ，９１ｂのコレクタ電圧の信号電流による変動を低減させる。したがって、トランジスタ９１ａ，９１ｂ自体のミラー効果を抑えることができるので、帰還アイソレーション特性を向上させることができる。
【非特許文献１】タケシ・ヤスナガ（Ｔａｋｅｓｈｉ  Ｙａｓｕｎａｇａ）、外５名、「ア  フリイ  インテグレイティッド  ピーエルエル  フリクエンシー  シンセサイザー  エルエスアイ  フォー  モバイル  コミニュケーション  システム（Ａ  Ｆｕｌｌｙ  Ｉｎｔｅｇｒａｔｅｄ  ＰＬＬ  Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｔｈｅｓｉｚｅｒ  ＬＳＩ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ）」、２００１  アイイーイーイー  ラディオ  フリクエンシー  インテグレイティッド  サーキット  シンポジューム（２００１  ＩＥＥＥ  Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  Ｓｙｍｐｏｓｉｕｍ）、アメリカ、アイイーイーイー  サービス  センタ（ＩＥＥＥ  Ｓｅｒｖｉｃｅ  Ｃｅｎｔｅｒ）、２００１年５月２０日、ｖｏｌ．１、ｐ．６５−６８
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように、差動増幅器にカスコードアンプを利用すれば、帰還アイソレーション特性を向上させることができ、結果、高周波領域での利得の低下を抑えることができる。
【００１１】
しかし、カスコードアンプを利用した差動増幅器であっても、１００ＭＨｚを超える周波数領域においては、入出力間に存在する寄生容量が主な原因となって、帰還アイソレーション特性が低下してしまう。
【００１２】
例えば、差動増幅器が携帯電話器におけるアンテナとミキサとの間に接続されたＲＦアンプの場合、アンプの帰還アイソレーション特性が低下すると、ミキサからの信号がＲＦアンプを介してアンテナ側に漏れるという弊害が生ずる。また、差動増幅器が局部発振器とミキサとの間に接続したローカルアンプの場合、アンプの帰還アイソレーション特性が低下すると、ミキサからの信号がローカルアンプを介して発振器へ漏れ、発振器の雑音特性が劣化する。
【００１３】
したがって、高周波領域での帰還アイソレーション特性の面において、従来の差動増幅器は満足できるものではなかった。
【００１４】
同様の問題は、差動増幅器に限らず、差動増幅回路を有する差動ミキサ、差動発振器等の高周波差動回路においても発生する。
【００１５】
それゆえ、本発明の目的は、高周波領域であっても、帰還アイソレーション特性の優れている高周波差動回路を提供することである。また、本発明の他の目的は、当該差動高周波回路によって、差動増幅器、差動ミキサ、および差動発振器を提供することである。さらに、本発明の目的は、それらを用いた無線回路を提供することである。
【課題を解決するための手段】
【００１６】
上記課題を解決するために本発明は以下のような特徴を有する。本発明の第１の局面は、二つの信号の電位差に応じて動作する高周波差動回路であって、第１および第２の入力端に入力される互いに逆相の二つの入力信号の電位差を増幅して、互いに逆位相の二つの出力信号としてそれぞれ第１および第２の出力端から出力する差動増幅回路と、第１の入力端と第２の出力端との間に接続されている第１の受動素子回路と、第２の入力端と第１の出力端との間に接続されている第２の受動素子回路とを備える。
【００１７】
本発明によれば、トランジスタの入出力間における寄生容量が原因で差動回路の出力側から入力側に帰還する帰還信号の位相と逆位相の信号が、差動回路の入力端子に入力されることとなる。これにより、帰還信号が打ち消されることとなるので、帰還アイソレーション特性が向上することとなる。
【００１８】
当該高周波差動差動回路として、たとえば、差動増幅器が考えられる。
【００１９】
好ましくは、差動増幅回路は、二組のカスコードアンプからなるとよい。
【００２０】
これにより、カスコードアンプによる帰還アイソレーション特性の向上効果も得られる。
【００２１】
好ましくは、第１および第２の受動素子回路は、キャパシタであるとよい。
【００２２】
これにより、第１および第２の受動素子回路としてキャパシタを用いるので、ある周波数帯における帰還アイソレーション特性を特に向上させることができる。
【００２３】
好ましくは、キャパシタの容量は、差動増幅回路を構成するトランジスタの入出力間に存在する寄生容量が原因で帰還する帰還信号を打ち消す量の正相信号を伝達する値に設定されているとよい。
【００２４】
これにより、帰還信号の打ち消しが可能となる。
【００２５】
好ましくは、キャパシタの容量は、差動増幅回路を構成するトランジスタの入出力間に存在する寄生容量と同一であるとよい。
【００２６】
これにより、差動増幅回路を構成するトランジスタの入出力間に存在する寄生容量が原因で帰還する帰還信号を打ち消す量の正相信号が、入力端子側に伝達することとなり、帰還信号が打ち消される。
【００２７】
好ましくは、第１の受動素子回路は、第１の入力端子と第１の出力端子との間に寄生する寄生成分に基づく等価回路と同等であって、第２の受動素子回路は、第２の入力端子と第２の出力端子との間に寄生する寄生成分に基づく等価回路と同等であるとよい。
【００２８】
これにより、第１および第２の受動素子回路が寄生成分に基づく等価回路と同等であるので、広い周波数帯に渡って、帰還信号を打ち消すための信号を入力端子に入力させることができる。したがって、広い周波数帯に渡って、帰還アイソレーション特性が向上する。
【００２９】
好ましくは、第１の受動素子回路は、第１の入力端子と第１の出力端子との間に寄生する寄生成分に基づく等価回路の一部と同等であって、第２の受動素子回路は、第２の入力端子と第２の出力端子との間に寄生する寄生成分に基づく等価回路の一部と同等であるとよい。
【００３０】
これにより、第１および第２の受動素子回路が寄生成分に基づく等価回路の一部と同等であるので、広い周波数帯に渡って、帰還信号を打ち消すための信号を入力端子に入力させることができる。したがって、広い周波数帯に渡って、帰還アイソレーション特性が向上する。
【００３１】
好ましくは、第１および第２の受動素子回路の間に接続された第３の受動素子回路をさらに備えるとよい。
【００３２】
好ましくは、第３の受動素子回路のインピーダンスは、入出力間のインピーダンスに比べて、所定の周波数帯域では高く、それ以外の周波数帯域では低いとよい。
【００３３】
これにより、第３の受動素子回路のインピーダンスは、ある周波数帯域で、オープンのインピーダンスに近くなり、それ以外の周波数帯ではショートのインピーダンスに近くなる。したがって、帰還アイソレーション特性を向上させたい周波数帯以外の周波数帯においては、第１および第２の受動素子回路を介して信号が帰還されないので、正帰還が原因で発生する異常発振を防止することが可能となる。
【００３４】
好ましくは、第３の受動素子回路は、インダクタとキャパシタとの並列回路であるとよい。
【００３５】
これにより、ある周波数帯において、第３の受動素子回路をオープンとし、それ以外の周波数帯において、第３の受動素子回路をショートにすることができる。したがって、帰還アイソレーション特性を向上させたい周波数帯以外の周波数帯において、第１および第２の受動素子回路を介して信号が帰還しないようにすることができるので、正帰還が原因で発生する異常発振を防止することが可能となる。
【００３６】
たとえば、差動増幅回路は、第１，第２，第３，および第４のトランジスタからなり、第１のトランジスタのエミッタは、第２のトランジスタのエミッタと接続され、第１のトランジスタのコレクタは、第３のトランジスタのエミッタと接続され、第３のトランジスタのベースは、第４のトランジスタのベースと接続され、第２のトランジスタのコレクタは、第４のトランジスタのエミッタと接続され、第１の受動素子回路は、第１のトランジスタのベースと第４のトランジスタのコレクタとの間に介挿されている第１のキャパシタからなり、第２の受動素子回路は、第２のトランジスタのベースと第３のトランジスタのコレクタとの間に介挿されている第２のキャパシタからなる。
【００３７】
たとえば、差動増幅回路は、第１および第２のトランジスタからなり、第１のトランジスタのベースは、第２のトランジスタのベースと接続され、第１の受動素子回路は、第１のトランジスタのエミッタと第２のトランジスタのコレクタとの間に介挿されている第１のキャパシタからなり、第２の受動素子回路は、第２のトランジスタのエミッタと第１のトランジスタのコレクタとの間に介挿されている第２のキャパシタからなる。
【００３８】
また、さらに、差動増幅回路の第１の出力端にエミッタ同士が接続された第１のトランジスタ対と、差動増幅回路の第２の出力端にエミッタ同士が接続された第２のトランジスタ対とを備え、差動ミキサとして動作させてもよい。
【００３９】
これにより、帰還アイソレーション特性が向上した差動ミキサが提供されることとなる。
【００４０】
たとえば、差動ミキサとして動作させる場合、差動増幅回路は、エミッタ同士が接続された第１のトランジスタおよび第２のトランジスタからなり、第１のトランジスタ対は、エミッタ同士が接続された第３のトランジスタおよび第４のトランジスタからなり、第２のトランジスタ対は、エミッタ同士が接続された第５のトランジスタおよび第６のトランジスタからなり、第１のトランジスタのコレクタは、第３および第４のトランジスタのエミッタに接続され、第２のトランジスタのコレクタは、第５および第６のトランジスタのエミッタに接続され、第３のトランジスタのベースと第６のトランジスタのベースとは、互いに接続され、第４のトランジスタのベースと第５のトランジスタのベースとは、互いに接続され、第３のトランジスタのコレクタと第５のトランジスタのコレクタとは、互いに接続され、第４のトランジスタのコレクタと第６のトランジスタのコレクタとは、互いに接続され、第１の受動素子回路は、第１のトランジスタのコレクタと第２のトランジスタのベースとの間に介挿されている第１のキャパシタからなり、第２の受動素子回路は、第２のトランジスタのコレクタと第１のトランジスタのベースとの間に介挿されている第２のキャパシタからなる。
【００４１】
たとえば、差動ミキサとして動作させる場合、差動増幅回路は、第１，第２，第３，および第４のトランジスタからなり、第１のトランジスタ対は、エミッタ同士が接続された第５のトランジスタおよび第６のトランジスタからなり、第２のトランジスタ対は、エミッタ同士が接続された第７のトランジスタおよび第８のトランジスタからなり、第１のトランジスタのエミッタは、第２のトランジスタのエミッタと接続され、第１のトランジスタのコレクタは、第３のトランジスタのエミッタと接続され、第３のトランジスタのベースは、第４のトランジスタのベースと接続され、第２のトランジスタのコレクタは、第４のトランジスタのエミッタと接続され、第３のトランジスタのコレクタは、第５および第６のトランジスタのエミッタと接続され、第４のトランジスタのコレクタは、第７および第８のトランジスタのエミッタと接続され、第５のトランジスタのベースと第８のトランジスタのベースとは、互いに接続され、第６のトランジスタのベースと第７のトランジスタのベースとは、互いに接続され、第５のトランジスタのコレクタと第７のトランジスタのコレクタとは、互いに接続され、第６のトランジスタのコレクタと第８のトランジスタのコレクタとは、互いに接続され、第１の受動素子回路は、第１のトランジスタのベースと第４のトランジスタのコレクタとの間に介挿されている第１のキャパシタであって、第２の受動素子回路は、第２のトランジスタのベースと第３のトランジスタのコレクタとの間に介挿されている第２のキャパシタである。
【００４２】
また、さらに、差動増幅回路の第１の入力端と第２の入力端との間に第１および第２のキャパシタをそれぞれ介して接続される差動発振回路を備え、差動発振器として動作させてもよい。
【００４３】
これにより、帰還アイソレーション特性が向上した差動発振器が提供されることとなる。
【００４４】
たとえば、差動発振器として動作させる場合、差動増幅回路は、エミッタ同士が接続された第１のトランジスタおよび第２のトランジスタからなり、差動発振回路は、第１のＦＥＴ、第２のＦＥＴ、第３のキャパシタ、第４のキャパシタ、第１のインダクタ、および第２のインダクタからなり、第１のＦＥＴのドレインは、第２のＦＥＴのゲートに接続され、第２のＦＥＴのドレインは、第１のＦＥＴのゲートに接続され、直列に接続された第３のキャパシタと第２のキャパシタとは、第１のＦＥＴのドレインと第２のＦＥＴのドレインとの間に接続され、直列に接続された第１のインダクタと第２のインダクタとは、第１のＦＥＴのドレインと第２のＦＥＴのドレインとの間に接続され、第１のＦＥＴのドレインは、第１のキャパシタを介して、第１のトランジスタのベースに接続され、第２のＦＥＴのドレインは、第２のキャパシタを介して、第２のトランジスタのベースに接続され、第１の受動素子回路は、第１のトランジスタのコレクタと第２のトランジスタのベースとの間に介挿された第５のキャパシタからなり、第２の受動素子回路は、第２のトランジスタのコレクタと第１のトランジスタのベースとの間に介挿された第６のキャパシタからなる。
【００４５】
たとえば、差動発振器として動作させる場合、差動増幅回路は、第１，第２，第３，および第４のトランジスタからなり、差動発振回路は、第１のＦＥＴ、第２のＦＥＴ、第３のキャパシタ、第４のキャパシタ、第１のインダクタ、および第２のインダクタからなり、第１のＦＥＴのドレインは、第２のＦＥＴのゲートに接続され、第２のＦＥＴのドレインは、第１のＦＥＴのゲートに接続され、直列に接続された第３のキャパシタと第２のキャパシタとは、第１のＦＥＴのドレインと第２のＦＥＴのドレインとの間に接続され、直列に接続された第１のインダクタと第２のインダクタとは、第１のＦＥＴのドレインと第２のＦＥＴのドレインとの間に接続され、第１のＦＥＴのドレインは、第１のキャパシタを介して、第１のトランジスタのベースに接続され、第２のＦＥＴのドレインは、第２のキャパシタを介して、第２のトランジスタのベースに接続され、第１のトランジスタのエミッタは、第２のトランジスタのエミッタと接続され、第１のトランジスタのコレクタは、第３のトランジスタのエミッタと接続され、第３のトランジスタのベースは、第４のトランジスタのベースと接続され、第２のトランジスタのコレクタは、第４のトランジスタのエミッタと接続され、第１の受動素子回路は、第１のトランジスタのベースと第４のトランジスタのコレクタとの間に介挿されている第５のキャパシタであって、第２の受動素子回路は、第２のトランジスタのベースと第３のトランジスタのコレクタとの間に介挿されている第６のキャパシタである。
【００４６】
本発明の第２の局面は、無線信号を送受信する無線回路であって、増幅器、ミキサ、または発振器の少なくとも一つは、第１および第２の入力端に入力される互いに逆相の二つの入力信号の電位差を増幅して、互いに逆位相の二つの出力信号としてそれぞれ第１および第２の出力端から出力する差動増幅回路と、第１の入力端と第２の出力端との間に接続されている第１の受動素子回路と、第２の入力端と第１の出力端との間に接続されている第２の受動素子回路とを備える高周波差動回路を含むことを特徴とする。
【００４７】
たとえば、増幅器は、アンテナで受信された受信信号を増幅し、発振器は、ローカル信号を発振し、ミキサは、発振器から出力されるローカル信号で、増幅器が増幅した受信信号をダウンコンバートし、増幅器は、当該高周波差動回路を含む。
【００４８】
これにより、リークしたローカル信号がアンテナ側に回り込むのが防止できる。
【００４９】
たとえば、発振器は、ローカル信号を発振し、増幅器は、発振器から出力されるローカル信号を増幅し、ミキサは、増幅器が増幅したローカル信号で、アンテナで受信された受信信号をダウンコンバートし、増幅器は、当該高周波差動回路を含む。
【００５０】
これにより、受信された大入力の信号が発振器に回り込むのが防止できる。
【００５１】
たとえば、発振器は、ローカル信号を発振し、増幅器は、発振器から出力されるローカル信号を増幅し、ミキサは、増幅器が増幅したローカル信号で、ＩＦ信号をアップコンバートし、増幅器は、当該高周波差動回路を含む。
【００５２】
これにより、回路上で反射した信号が発振器に回り込むのが防止できる。
【００５３】
たとえば、発振器は、ローカル信号を発振し、ミキサは、発振器が出力したローカル信号で、ＩＦ信号をアップコンバートしてＲＦ信号とし、増幅器は、ミキサから出力されるＲＦ信号を増幅し、当該高周波差動回路を含む。
【００５４】
これにより、回路上で反射した信号が増幅器に正帰還して異常発振および破壊されるので防止される。
【００５５】
たとえば、増幅器は、アンテナで受信された受信信号を増幅し、発振器は、ローカル信号を発振し、ミキサは、発振器から出力されるローカル信号で、増幅器が増幅した受信信号をダウンコンバートし、当該高周波差動回路を含む。
【００５６】
たとえば、増幅器は、アンテナで受信された受信信号を増幅し、発振器は、ローカル信号を発振し、ミキサは、発振器から出力されるローカル信号で、増幅器が増幅した受信信号をダウンコンバートし、発振器は、当該高周波差動回路を含む。
【００５７】
たとえば、発振器は、ローカル信号を発振器し、ミキサは、発振器が出力したローカル信号で、ＩＦ信号をアップコンバートしてＲＦ信号とし、増幅器は、ミキサから出力されるＲＦ信号を増幅し、ミキサは、当該高周波差動回路を含む。
【００５８】
たとえば、発振器は、ローカル信号を発振器し、ミキサは、発振器が出力したローカル信号で、ＩＦ信号をアップコンバートしてＲＦ信号とし、増幅器は、ミキサから出力されるＲＦ信号を増幅し、発振器は、当該高周波差動回路を含む。
【発明の効果】
【００５９】
本発明によれば、トランジスタの入出力間における寄生容量が原因で差動回路の出力側から入力側に帰還する帰還信号の位相と逆位相の信号が、差動回路の入力端子に入力されることとなる。これにより、帰還信号が打ち消されることとなるので、帰還アイソレーション特性が向上した、高周波差動回路、差動増幅器、差動ミキサ、差動発振器、およびそれらを用いた無線回路が提供されることとなる。
【発明を実施するための最良の形態】
【００６０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るカスコード型の差動増幅器の回路図である。図１において、差動増幅器は、トランジスタ１ａ，１ｂと、トランジスタ２ａ，２ｂと、インダクタ３ａ，３ｂと、バイアス電源４と、インダクタ５ａ，５ｂと、インダクタ６と、正電源７と、帰還用キャパシタ７ａ，７ｂと、グランド８とを備える。
【００６１】
トランジスタ１ａ，１ｂは、増幅用の差動対を構成する。トランジスタ１ａのベースに接続されたＰｏｒｔ１とトランジスタ１ｂのベースに接続されたＰｏｒｔ２とには、それぞれ互いに逆位相の信号が入力される。
【００６２】
トランジスタ２ａのエミッタとトランジスタ１ａのコレクタとが接続され、カスコードアンプを構成する。同様に、トランジスタ２ｂのエミッタとトランジスタ１ｂのコレクタとが接続され、カスコードアンプを構成する。
【００６３】
トランジスタ１ａのエミッタとトランジスタ１ｂのエミッタとの間には、インダクタ５ａ，５ｂが直列に接続される。インダクタ５ａとインダクタ５ｂとの間には、インダクタ６の一端が接続される。インダクタ６の他端には、グランド８が接続される。
【００６４】
トランジスタ２ａ，２ｂの各ベースは互いに接続される。トランジスタ２ａのベースとトランジスタ２ｂのベースとの間には、一定のバイアス電源を供給するためのバイアス電源４が接続される。
【００６５】
トランジスタ２ａのコレクタとトランジスタ２ｂのコレクタとの間には、インダクタ３ａ，３ｂが直列に接続される。インダクタ３ａとインダクタ３ｂとの間には、正電源７が接続される。トランジスタ２ａとインダクタ３ａとの間に、出力端子であるＰｏｒｔ４が接続されている。トランジスタ２ｂとインダクタ３ｂとの間に、出力端子であるＰｏｒｔ３が接続されている。Ｐｏｒｔ４，Ｐｏｒｔ３からは、互いに逆位相の信号が出力される。
【００６６】
帰還用キャパシタ７ａは、トランジスタ１ｂのベースとトランジスタ２ａのコレクタとの間に接続されている。帰還用キャパシタ７ａの容量値は、トランジスタ１ｂ，２ｂの入出力間における寄生容量の容量値と同一である。帰還用キャパシタ７ｂは、トランジスタ１ａのベースとトランジスタ２ｂのコレクタとの間に接続されている。帰還用キャパシタ７ｂの容量値は、トランジスタ１ａ，２ａの入出力間における寄生容量の容量値と同一である。すなわち、帰還用キャパシタ７ａ，７ｂの容量値は、トランジスタの入出力間に存在する寄生容量が原因で帰還する帰還信号を打ち消す量の正相信号を伝達するための値に設定されている。
【００６７】
増幅用の差動対を構成するトランジスタ１ａ，１ｂのベース電極間に入力された差動入力信号は、トランジスタ１ａ，１ｂおよびトランジスタ２ａ，２ｂによって増幅される。カスコード接続されたトランジスタ２ａ，２ｂのコレクタ間から、差動出力信号が得られる。
【００６８】
次に、図１に示す差動増幅器によって帰還アイソレーション特性が向上する理由について説明する。
【００６９】
まず、差動増幅器の出力端子から出力される信号が入力端子側に帰還するのが防止される点について考える。トランジスタ１ａ，１ｂのベースへの入力信号は互いに逆位相であるので、トランジスタ２ａ，２ｂのコレクタからの出力信号も互いに逆位相である。すなわち、トランジスタ２ａのコレクタからの出力信号とトランジスタ２ｂのコレクタからの出力信号とは、互いに逆位相である。
【００７０】
トランジスタ１ａのベースに入力される信号は、増幅されてトランジスタ２ａのコレクタから出力される。トランジスタ２ａのコレクタからの出力信号は、トランジスタ１ａ，２ａの入出力間における寄生容量によって、トランジスタ１ａのベースに帰還する。一方、トランジスタ２ｂのコレクタからの出力信号は、帰還用キャパシタ７ｂを介して、トランジスタ１ａのベースに入力する。トランジスタ２ａのコレクタからの出力信号とトランジスタ２ｂのコレクタからの出力信号とは互いに逆位相であるので、トランジスタ１ａに帰還する信号は、帰還用キャパシタ７ｂを介して入力される信号に打ち消される。
【００７１】
同様に、トランジスタ１ｂのベースに入力される信号は、増幅されてトランジスタ２ｂのコレクタから出力される。トランジスタ２ｂのコレクタからの出力信号は、トランジスタ１ｂ，２ｂの入出力間における寄生容量によって、トランジスタ１ｂのベースに帰還する。一方、トランジスタ２ａのコレクタからの出力信号は、帰還用キャパシタ７ａを介して、トランジスタ１ｂのベースに入力する。トランジスタ２ａのコレクタからの出力信号とトランジスタ２ｂのコレクタからの出力信号とは互いに逆位相であるので、トランジスタ１ｂに帰還する信号は、帰還用キャパシタ７ａを介して入力される信号に打ち消される。このように、図１に示す差動増幅器において、トランジスタ２ａ，２ｂからの出力信号は、帰還用キャパシタを介して、トランジスタ１ａ，１ｂのベースに入力され、帰還信号を打ち消すように作用する。したがって、差動増幅器の出力端子から出力される信号が入力端子側に帰還するのを防止することができる。
【００７２】
次に、外部の信号が差動増幅器の出力端子に直接回り込んできたときについて考える。差動増幅器が用いられる無線回路では、回路全体が差動で動作している。したがって、差動増幅器の出力端子に直接回り込んでくる信号も差動信号である。Ｐｏｒｔ３およびＰｏｒｔ４に差動信号が外部から回り込んできたとする。トランジスタ２ａのコレクタに回り込んできた信号は、トランジスタ１ａ，２ａの入出力間における寄生容量によって、トランジスタ１ａのベースに帰還する。一方、トランジスタ２ｂのコレクタに回り込んできた信号は、帰還用キャパシタ７ｂを介して、トランジスタ１ａのベースに入力する。したがって、トランジスタ２ａのコレクタに回り込んできた信号とトランジスタ２ｂのコレクタに回り込んできた信号との内、互いに逆相の成分は、打ち消されることとなる。さらに、トランジスタ２ｂのコレクタに回り込んできた信号は、トランジスタ１ｂ，２ｂの入出力間における寄生容量によって、トランジスタ１ｂのベースに帰還する。一方、トランジスタ２ａのコレクタに回り込んできた信号は、帰還用キャパシタ７ａを介して、トランジスタ１ｂのベースに入力する。したがって、トランジスタ２ｂのコレクタに回り込んできた信号とトランジスタ２ａのコレクタに回り込んできた信号との内、互いに逆相の成分は、打ち消されることとなる。したがって、差動増幅器の出力端子に直接回り込んでくる信号が入力端子側に帰還するのを防止することができる。
【００７３】
以上のような理由から、当該差動増幅器は、帰還アイソレーション特性を向上させることができる。
【００７４】
図２は、図１に示す差動増幅器における帰還パスの概念を示すブロック図である。図２において、図１に示す差動増幅器と同様の部分については、同一の参照符号を付す。図２において、差動増幅回路１０は、トランジスタ１ａ，１ｂ，２ａ，２ｂから構成される。差動増幅回路１０におけるＰｏｒｔ１は、トランジスタ１ａのベース端子からなる入力端子である。差動増幅回路１０におけるＰｏｒｔ２は、トランジスタ１ｂのベース端子からなる入力端子である。差動増幅回路１０におけるＰｏｒｔ３は、トランジスタ２ｂのコレクタ端子からなる出力端子である。差動増幅回路１０におけるＰｏｒｔ４は、トランジスタ２ａのコレクタ端子からなる出力端子である。帰還用キャパシタ７ａは、Ｐｏｒｔ１とＰｏｒｔ４との間に挿入されている。帰還用キャパシタ７ｂは、Ｐｏｒｔ２とＰｏｒｔ３との間に挿入されている。
【００７５】
まず、差動増幅器の出力端子から出力される信号が入力端子側に帰還するのが防止される点について考える。差動増幅回路１０のＰｏｒｔ１，Ｐｏｒｔ２には、互いに逆位相の信号が入力される。差動増幅回路１０のＰｏｒｔ３，Ｐｏｒｔ４からは、互いに逆位相の信号が出力される。トランジスタ１ａ，１ｂ，２ａ，２ｂによって、反転増幅器が構成されるので、Ｐｏｒｔ３から出力される信号の位相は、Ｐｏｒｔ１に入力される信号の位相が反転したものとなっている。また、Ｐｏｒｔ４から出力される信号の位相は、Ｐｏｒｔ２に入力される信号の位相が反転したものとなっている。Ｐｏｒｔ３からＰｏｒｔ１へ帰還する信号とＰｏｒｔ４における信号とは逆位相となり、帰還用キャパシタ７ａを介してＰｏｒｔ４からの信号がＰｏｒｔ１に入力されるので、Ｐｏｒｔ３からＰｏｒｔ１へ帰還する信号が打ち消される。同様に、Ｐｏｒｔ４からＰｏｒｔ２へ帰還する信号とＰｏｒｔ３における信号とは逆位相となり、帰還用キャパシタ７ｂを介してＰｏｒｔ３からの信号がＰｏｒｔ２に入力されるので、Ｐｏｒｔ４からＰｏｒｔ２へ帰還する信号が打ち消される。
【００７６】
次に、外部の信号が差動増幅器の出力端子に直接回り込んできたときについて考える。差動増幅回路のＰｏｒｔ３，Ｐｏｒｔ４に直接回り込んできた差動信号の内、互いに逆相の成分を考える。Ｐｏｒｔ３から寄生容量を介してＰｏｒｔ１に帰還する信号の位相と、Ｐｏｒｔ４から帰還用キャパシタ７ａを介してＰｏｒｔ１に入力される信号の位相とは、互いに逆相である。したがって、Ｐｏｒｔ３に直接回り込んできた信号は、帰還用キャパシタ７ａを介してＰｏｒｔ４からＰｏｒｔ１に入力される信号によって、打ち消される。同様に、Ｐｏｒｔ４から寄生容量を介してＰｏｒｔ２に帰還する信号の位相と、Ｐｏｒｔ３から帰還用キャパシタ７ｂを介してＰｏｒｔ２に入力される信号の位相とは、互いに逆相である。したがって、Ｐｏｒｔ４に直接回り込んできた信号は、帰還用キャパシタ７ｂを介してＰｏｒｔ３からＰｏｒｔ２に入力される信号によって、打ち消される。
【００７７】
図３は、図１に示す差動増幅器において、帰還用キャパシタ７ａ，７ｂの容量を変化させたときの帰還アイソレーション（ｄＢ）および最大有能電力利得（ｄＢ）の測定結果を示す図である。ここでの測定周波数は、５ＧＨｚである。図３に示すグラフの横軸は、帰還用キャパシタ７ａ，７ｂの容量値（ｐＦ）を示し、対数表示されている。左側縦軸は、帰還アイソレーション（ｄＢ）を示す。右側縦軸は、最大有能電力利得（ｄＢ）（ＭＡＧ：ｍａｘｉｍｕｍ  ａｖａｉｌａｂｌｅ  ｐｏｗｅｒ  ｇａｉｎ）を示す。
【００７８】
ここでの測定において、帰還アイソレーションは、差動出力端子から差動入力端子への差動信号の漏れＳdd12から求められている。図３から分かるように、帰還用キャパシタを付加しない場合の帰還アイソレーションは、−３１．３ｄＢ程度である（容量値が０．００７ｐＦ付近の帰還アイソレーションを参照）。一方、容量値が０．０５〜０．０７ｐＦの帰還用キャパシタを付加した場合、帰還アイソレーションが約−４５ｄＢまで改善されることが分かる。また、図３に示すように、帰還用キャパシタの容量値の増大ととも最大有能電力利得が約０．５ｄＢ低下しているが、この程度の低下は、実用上問題にならない程度である。
【００７９】
このように、第１の実施形態では、寄生容量によって帰還する帰還信号に対して逆位相の信号が、帰還用キャパシタを介して、入力端子に入力されることとなる。したがって、数百ＭＨｚ以上の高い周波数領域であっても、帰還信号が打ち消されることとなるので、帰還アイソレーション特性を向上させることができる。ゆえに、遮断周波数が高い差動増幅器が提供されることとなる。このような差動増幅器は、携帯電話器を始めとする通信機器において、ＲＦアンプやローカルアンプとして極めて有用であり、産業上の効果は大である。
【００８０】
さらに、本発明の第１の実施形態では、カスコード構成の増幅器の出力と入力との間（Ｐｏｒｔ１とＰｏｒｔ３との間、およびＰｏｒｔ２とＰｏｒｔ３との間）に、キャパシタを挿入する構成となっている。カスコード構成は、前述のように、本来、帰還アイソレーション特性が良好な構成であるので、Ｐｏｒｔ１とＰｏｒｔ４との間の寄生容量、およびＰｏｒｔ２とＰｏｒｔ３との間の寄生容量が小さい。よって、帰還信号を打ち消すためにＰｏｒｔ１とＰｏｒｔ３との間に設けられる帰還用キャパシタ７ａ、およびＰｏｒｔ２とＰｏｒｔ４との間に設けられる帰還用キャパシタ７ｂの容量値も小さくてよい。したがって、本発明の差動増幅器のチップ占有面積は小さくなる。
【００８１】
なお、差動増幅回路１０は、第１および第２の入力端子に入力される互いに逆位相の二つの入力信号の電位差を増幅して、互いに逆位相の二つの出力信号として第１および第２の出力端子から出力する差動増幅回路であれば、カスコードアンプを用いた差動増幅回路でなくてもよい。このような構成の差動増幅回路として、ベース接地型の差動増幅器がある。図４は、ベース接地型の差動増幅器の回路図である。図５は、図４に示す差動増幅器における帰還パスの概念を示すブロック図である。トランジスタ１１ａ，１１ｂは、ベース接地型の非反転増幅器１０ａを構成する。Ｐｏｒｔ１およびＰｏｒｔ２には、互いに逆相の差動の入力信号が入力される。トランジスタ１１ａ，１１ｂは、非反転増幅器１０ａであるので、差動の入力信号は反転することなく、Ｐｏｒｔ３およびＰｏｒｔ４から出力される。したがって、Ｐｏｒｔ３およびＰｏｒｔ４から出力される信号も互いに逆相である。よって、Ｐｏｒｔ３からＰｏｒｔ１へ帰還する信号とＰｏｒｔ４における信号とは逆位相となり、帰還用キャパシタ７ｂを介してＰｏｒｔ３からの信号がＰｏｒｔ１に入力されるので、Ｐｏｒｔ４からＰｏｒｔ１へ帰還する信号が打ち消される。同様に、Ｐｏｒｔ４からＰｏｒｔ２へ帰還する信号とＰｏｒｔ３における信号とは逆位相となり、帰還用キャパシタ７ａを介してＰｏｒｔ４からの信号がＰｏｒｔ２に入力されるので、Ｐｏｒｔ３からＰｏｒｔ２へ帰還する信号が打ち消される。Ｐｏｒｔ３およびＰｏｒｔ４に外部から直接差動信号が入力された場合についても、同様である。よって、帰還アイソレーション特性が向上した差動増幅器が提供されることとなる。
【００８２】
なお、本発明の原理から分かるように、入力端子から出力端子に漏れる信号も抑圧できる。
【００８３】
（第２の実施形態）
図６は、本発明の第２の実施形態に係るカスコード型の差動増幅器の回路図である。図６において、第１の実施形態に係る差動増幅器と同様の素子については、同一の参照符号を付し、説明を省略する。図６に示すように、第２の実施形態では、第１の実施形態で用いた帰還用キャパシタの代わりに、キャパシタ、抵抗、およびインダクタ等の受動素子からなる受動素子回路４０７ａ，４０７ｂが用いられる。
【００８４】
図７は、受動素子回路４０７ａ，４０７ｂの具体的な回路構成の一例を示す図である。受動素子回路４０７ａと受動素子回路４０７ｂとの回路構成は、同一であるので、以下、代表して受動素子回路４０７ａの回路構成についてのみ説明する。
【００８５】
図７において、受動素子回路４０７ａは、キャパシタ５０１，５０４ａ，５０４ｂと、抵抗５０２，５０５ａ，５０５ｂと、インダクタ５０３とを含む。トランジスタ１ｂのベースとトランジスタ２ａのコレクタとの間には、キャパシタ５０１と、抵抗５０２と、インダクタ５０３とが直列に接続されている。トランジスタ１ｂのベースとキャパシタ５０１との間には、キャパシタ５０４ｂと、抵抗５０５ｂとが並列に接続されている。抵抗５０５ｂの一端は、接地されている。トランジスタ２ａのコレクタとインダクタ５０３との間には、キャパシタ５０４ａと、抵抗５０５ａとが並列に接続されている。抵抗５０５ａの一端は、接地されている。
【００８６】
図８は、トランジスタ１ａのベースとトランジスタ２ａのコレクタとの間に寄生する寄生容量、寄生抵抗、および寄生インダクタンスを示す図である。なお、トランジスタ１ｂのベースとトランジスタ２ｂのコレクタとの間における寄生成分も図８と同様であるので図示を省略する。
【００８７】
図８に示すように、トランジスタ１ａのベースとトランジスタ２ａのコレクタとの間には、トランジスタ１ａとトランジスタ２ａとの入出力間における寄生容量６０１と、配線などの寄生抵抗６０２と、配線などの寄生インダクタンス６０３とが直列に接続するように寄生している。トランジスタ２ａのコレクタと寄生容量６０１との間には、配線とシリコン基板との間の寄生容量６０４ａと、シリコン基板の寄生抵抗６０５ａとが並列に接続するように寄生している。トランジスタ１ａのベースと寄生インダクタンス６０３との間には、配線とシリコン基板との間の寄生容量６０４ｂと、シリコン基板の寄生抵抗６０５ｂとが並列に接続するように寄生している。
【００８８】
トランジスタ２ａのコレクタからトランジスタ１ａのベースへの受動素子回路は、図８に示されるような等価回路で表される。したがって、これと同等な等価回路となる図７に示すような受動素子回路４０７ａをトランジスタ２ｂのコレクタからトランジスタ１ａのベースに接続することによって、トランジスタ２ａのコレクタからの帰還信号とトランジスタ２ｂのコレクタから受動素子回路４０７ａを介して入力される信号とが、同振幅かつ逆位相となる。したがって、トランジスタ２ａのコレクタからトランジスタ１ａのベースへの帰還信号が打ち消されることとなる。したがって、帰還アイソレーション特性が向上している差動増幅回路が提供されることとなる。
【００８９】
図９は、図６に示す差動増幅器における帰還パスの概念を示すブロック図である。図９において、図６に示す差動増幅器と同様の部分については、同一の参照符号を付す。図９に示すように、Ｐｏｒｔ１とＰｏｒｔ４との間に、受動素子回路４０７ａが接続されている。Ｐｏｒｔ２とＰｏｒｔ３との間に、受動素子回路４０７ｂが接続されている。
【００９０】
差動増幅回路１０のＰｏｒｔ１，Ｐｏｒｔ２には、互いに等振幅かつ逆位相の信号が入力される。差動増幅回路１０のＰｏｒｔ３，Ｐｏｒｔ４からは、互いに等振幅かつ逆位相の信号が出力される。Ｐｏｒｔ３からＰｏｒｔ１へ帰還する信号とＰｏｒｔ４における信号とは等振幅かつ逆位相となり、受動素子回路４０７ａを介してＰｏｒｔ４からの信号がＰｏｒｔ１に入力されるので、Ｐｏｒｔ３からＰｏｒｔ１へ帰還する信号が打ち消される。同様に、Ｐｏｒｔ４からＰｏｒｔ２へ帰還する信号とＰｏｒｔ３における信号とは等振幅かつ逆位相となり、受動素子回路４０７ｂを介してＰｏｒｔ３からの信号がＰｏｒｔ２に入力されるので、Ｐｏｒｔ４からＰｏｒｔ２へ帰還する信号が打ち消される。
【００９１】
このように、第２の実施形態では、寄生容量等によって帰還する帰還信号に対して等振幅かつ逆位相の信号が、受動素子回路を介して、入力端子に入力されることとなる。したがって、第１の実施形態に係る差動増幅器のように帰還用キャパシタによって特定の周波数帯のみの帰還信号を打ち消すのに比べ、数百ＭＨｚ以上の高い周波数領域であっても、広い周波数範囲にわたって、等振幅かつ逆位相とすることができ、帰還信号を打ち消すことができる。したがって、帰還アイソレーション特性が向上する。ゆえに、遮断周波数が高い差動増幅器が提供されることとなる。このような差動増幅器は、携帯電話器を始めとする通信機器において、ＲＦアンプやローカルアンプとして極めて有用であり、産業上の効果は大である。
【００９２】
なお、受動素子回路４０７ａ，４０７ｂとして、図８に示す回路の一部を用いても、同様の効果が得られる。
【００９３】
なお、第２の実施形態に示した受動回路は、図４に示すように、カスコードアンプを用いていない差動増幅回路に設けられてもよいことは言うまでもない。
【００９４】
（第３の実施形態）
ＲＦアンプやローカルアンプでは、ある限られた周波数帯における帰還アイソレーション特性を向上させることが必要となる。そのため、その限られた周波数帯における受動素子回路の通過振幅、通過位相特性を制御するための回路が必要となり、かつ当該ある限られた帯域以外の周波数帯における正帰還が原因で発生する異常発振を防ぐ必要がある。
【００９５】
図１０は、本発明の第３の実施形態に係るカスコード型の差動増幅器の回路図である。図１０において、第１の実施形態に係る差動増幅器と同様の素子については、同一の参照符号を付し、説明を省略する。図１０に示すように、第３の実施形態では、第１の実施形態で用いた帰還用キャパシタの代わりに、キャパシタおよび抵抗からなる受動素子回路８０７ａ，８０７ｂ、ならびにキャパシタおよびインダクタからなる並列共振回路８０８を用いる。
【００９６】
図１１は、受動素子回路８０７ａ，８０７ｂ、および並列共振回路８０８の具体的な回路構成の一例を示す図である。図１１において、受動素子回路８０７ａは、直列に接続されたキャパシタ９１２ａと、抵抗９１１ａとからなる。受動素子回路８０７ｂは、直列に接続されたキャパシタ９１２ｂと、抵抗９１１ｂとからなる。並列共振回路８０８は、並列に接続されたキャパシタ９１３とインダクタンス９１４とからなる。並列共振回路８０８の一端は、キャパシタ９１２ａと抵抗９１１ａとの間に接続され、その他端は、キャパシタ９１２ｂと抵抗９１１ｂとの間に接続される。
【００９７】
並列共振回路８０８の共振周波数は、帰還アイソレーション特性を向上させたい周波数帯に設定されている。したがって、並列共振回路８０８は、帰還アイソレーション特性を向上させたい周波数帯ではオープンのインピーダンスに近くなり、それ以外の周波数帯ではショートのインピーダンスに近くなる。すなわち、並列共振回路８０８のインピーダンスは、並列共振回路８０８の入出力間のインピーダンスに比べて、ある周波数帯域では高く、それ以外の周波数帯域では低い。
【００９８】
これにより、帰還アイソレーション特性を向上させたい周波数帯では、トランジスタ２ｂのコレクタでの信号がトランジスタ１ａのベースに帰還し、トランジスタ２ａのコレクタでの信号がトランジスタ１ｂのベースに帰還することとなる。したがって、帰還アイソレーション特性が向上することとなる。
【００９９】
一方、それ以外の周波数帯では、受動素子回路８０７ａ，８０７ｂを介して信号が帰還されない。さらに、抵抗９１１ａ，９１１ｂが、ダンピング抵抗の役割を果たすこととなる。したがって、正帰還による異常発振が防止されることとなる。
【０１００】
図１２は、図１０に示す差動増幅器における帰還パスの概念を示すブロック図である。図１２において、図１０に示す差動増幅器と同様の部分については、同一の参照符号を付す。Ｐｏｒｔ１とＰｏｒｔ４との間に、受動素子回路８０７ａが接続されている。Ｐｏｒｔ２とＰｏｒｔ３との間に、受動素子回路８０７ｂが接続されている。受動素子回路８０７ａと受動素子回路８０７ｂとの間には、並列共振回路８０８が接続されている。
【０１０１】
このように、第３の実施形態では、限られた周波数範囲においてのみ帰還信号を打ち消すことができ、それ以外の周波数での異常発振を防ぐことができる。
【０１０２】
なお、第３の実施形態では、並列共振回路８０８を用いることとしたが、帰還アイソレーション特性を向上させたい周波数帯ではオープンのインピーダンスに近くなり、それ以外の周波数帯ではショートのインピーダンスに近くなる受動素子回路であればよく、これに限定されるものではない。
【０１０３】
なお、上記実施形態では、トランジスタ２ａ、２ｂのコレクタにインダクタを接続することとしたが、抵抗を接続してもよく、この場合も同様の効果が得られる。
【０１０４】
なお、上記実施形態では、バイポーラトランジスタを用いることとしたが、ＭＯＳＦＥＴを用いてもよく、この場合も同様の効果が得られる。
【０１０５】
なお、第３の実施形態に示した回路構成は、図４に示すように、カスコードアンプを用いていない差動増幅回路に設けられてもよいことは言うまでもない。
【０１０６】
（第４の実施形態）
図１３は、本発明の第４の実施形態にかかる無線回路の構成を示す図である。図１３において、無線回路は、アンテナ１２０１と、デュプレクサ１２０２と、ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ：低雑音増幅器）１２０３と、バンドパスフィルタ１２０４と、ダウンミキサ１２０５と、バンドパスフィルタ１２０６と、復調器１２０７と、ローカルアンプ１２０８と、発振器１２０９とを備える。
【０１０７】
アンテナ１２０１で受信された信号は、デュプレクサ１２０２を介して、ＬＮＡ１２０３に入力される。ＬＮＡ１２０３で増幅された信号は、バンドパスフィルタ１２０４を介して、ダウンミキサ１２０５に入力される。ダウンミキサ１２０５は、発振器１２０９から出力されローカルアンプ１２０８で増幅されたローカル信号によって、ダウンコンバートされ、バンドパスフィルタ１２０６を介して、復調器１２０７に入力される。
【０１０８】
第４の実施形態では、ＬＮＡ１２０３に第１〜第３の実施形態に係る差動増幅器を用いることとする。
【０１０９】
図１３に示すようなダウンミキサ１２０５からリークしたローカル信号は、ＬＮＡ１２０３の出力側にリークすることとなる。ＬＮＡ１２０３の帰還アイソレーション特性は高いので、このリークしたローカル信号がＬＮＡ１２０３の入力側に帰還するのは、防止される。よって、このリークしたローカル信号がアンテナ１２０１から再放射されるレベルは、低減されることとなる。
【０１１０】
なお、ローカルアンプ１２０８に第１〜第３の実施形態に係る差動増幅器を用いてもよい。図１４は、ローカルアンプ１２０８に第１〜第３の実施形態に係る差動増幅器を用いた場合の効果を説明するための図である。
【０１１１】
図１４に示すようなアンテナで受信された大入力の信号は、ダウンミキサ１２０５からリークして、ローカルアンプ１２０８の方向にリークすることとなる。ローカルアンプ１２０８の帰還アイソレーション特性は高いので、このリークした信号がローカルアンプ１２０８の入力側に帰還するのは、防止される。よって、この大入力信号が発振器１２０９に入力されるレベルを低減することができる。結果、大入力信号が発振器１２０９に入力されることによる発振器の雑音特性劣化を十分小さくすることができる。
【０１１２】
（第５の実施形態）
図１５は、本発明の第５の実施形態に係る無線回路の構成を示す図である。図１５において、無線回路は、アンテナ１２０１と、デュプレクサ１２０２と、受信回路１２１１と、電力増幅器１２１２と、バンドパスフィルタ１２１３と、ドライバ増幅器１２１４と、アップミキサ１２１５と、ローパスフィルタ１２１６と、符号化器１２１７と、バッファアンプ１２１８と、発振器１２１９とを備える。
【０１１３】
発振器１２１９から出力されたローカル信号は、バッファアンプ１２１８で増幅されてアップミキサ１２１５に入力される。アップミキサ１２１５は、ローパスフィルタ１２１６を介した符号化器１２１７からのＩＦ信号をアップコンバートする。アップコンバートされた信号は、ドライバ増幅器１２１４で増幅され、バンドパスフィルタ１２１３を介して、電力増幅器１２１２でさらに増幅され、デュプレクサ１２０２を介してアンテナ１２０１から出力される。
【０１１４】
バッファアンプ１２１８を従来の増幅器とした場合、以下のような問題が生じる。アップミキサから出力されたＲＦ信号の一部は、ドライバ増幅器１２１４の入力部分で反射する。反射した信号は、アップミキサ１２１５のＲＦ出力端子からＬｏ入力端子にリークし、バッファアンプ１２１８を介して発振器１２１９に入力される。この信号によって、発振器１２１９から出力されるローカル信号の雑音特性が劣化することとなるので、送信回路から出力される変調信号の変調精度が劣化するという問題があった。また、発振器の出力信号の雑音特性が劣化することによって、送信信号の帯域外雑音特性が劣化し、アンテナからの不要輻射が規格を満たさなくなるという問題があった。
【０１１５】
そこで、第５の実施形態では、バッファアンプ１２１８に第１〜第３の実施形態に係る差動増幅器を用いることとする。
【０１１６】
バッファアンプ１２１８の帰還アイソレーション特性は高いので、図１５に示すようなドライバ増幅器１２１４で反射した信号がバッファアンプ１２１８の入力側に帰還するのは、防止される。よって、発振器１２１９へのＲＦ信号のリークが低減されることとなり、発振器１２１９における雑音特性の劣化が低減されることとなる。
【０１１７】
なお、電力増幅器１２１２および／またはドライバ増幅器１２１４に第１〜第３の実施形態に係る差動増幅器を用いてもよい。図１６は、電力増幅器１２１２および／またはドライバ増幅器１２１４に第１〜第３の実施形態に係る差動増幅器を用いた場合の効果を説明するための図である。
【０１１８】
電力増幅器１２１２から出力されたＲＦ信号がデュプレクサで反射して、電力増幅器１２１２の入力に正帰還することによって、電力増幅器が異常発振したり、破壊されるという問題があった。また、同様の問題が、ドライバ増幅器１２１４側にもあった。そこで、電力増幅器１２１２および／またはドライバ増幅器１２１４に第１〜第３の実施形態に係る差動増幅器を用いることにする。これによって、正帰還するＲＦ信号は、電力増幅器１２１２および／またはドライバ増幅器１２１４で増幅されることとなるが、帰還用キャパシタの働きによって、打ち消されることとなる。よって、異常発振および破壊のない送信回路が提供されることとなる。
【０１１９】
（第６の実施形態）
図１７は、本発明の第６の実施形態に係る差動ダウンミキサの回路図である。図１７において、差動ミキサは、トランジスタ１３０１，１３０２，１３０３，１３０４，１３０５，１３０６と、帰還用キャパシタ１３０７，１３０８と、抵抗１３１０，１３１１とを備える。
【０１２０】
トランジスタ１３０１のエミッタとトランジスタ１３０２のエミッタとは接続され接地されている。トランジスタ１３０１のコレクタは、帰還用キャパシタ１３０８を介して、トランジスタ１３０２のベースと接続される。また、トランジスタ１３０１のコレクタは、トランジスタ１３０３，１３０４のエミッタと接続される。トランジスタ１３０１のベースは、帰還用キャパシタ１３０７を介して、トランジスタ１３０２のコレクタと接続される。トランジスタ１３０２のコレクタは、トランジスタ１３０５，１３０６のエミッタと接続される。トランジスタ１３０１，１３０２のベースは、ＲＦ信号入力端子ＲＦＩＮと接続される。
【０１２１】
トランジスタ１３０３，１３０６のベースは、互いに接続され、ローカル信号入力端子ＬＯＩＮと接続される。トランジスタ１３０４，１３０５のベースは、互いに接続され、ローカル信号入力端子ＬＯＩＮと接続される。トランジスタ１３０３，１３０５のコレクタは、抵抗１３１０を介して電源電圧Ｖｃｃに接続されると共に、互いに接続されてＩＦ信号出力端子ＩＦＯＵＴに接続される。トランジスタ１３０４，１３０６のコレクタは、抵抗１３１１を介して電源電圧Ｖｃｃに接続されると共に、互いに接続されてＩＦ信号出力端子ＩＦＯＵＴに接続される。
【０１２２】
たとえば、図１３に示すアンテナ１２０１で受信された信号は、ＲＦ信号入力端子ＲＦＩＮに入力され、発振器１２０９から出力されたローカル信号は、ローカル信号入力端子ＬＯＩＮに入力される。これによって、両信号の差の周波数の信号が、ＩＦ信号出力端子ＩＦＯＵＴから出力される。
【０１２３】
図１７に示す構成により、ローカル信号の差動成分が、トランジスタ１３０１，１３０２の寄生容量によって帰還することとなるが、帰還用キャパシタ１３０７，１３０８の働きによって、帰還する信号の内、互いに逆相の成分が打ち消されることとなる。よって、ローカル信号がＲＦ信号入力端子側にリークするレベルが低減されることとなる。その結果、ローカル信号がアンテナから再放射されるレベルが低減されることとなる。
【０１２４】
なお、図１７では、トランジスタ１３０１，１３０２からなるエミッタ接地の差動回路を用いることとしたが、帰還する信号の内、互いに逆相の成分を打ち消すように帰還用キャパシタを設けるのであれば、図１７に示す回路構成に限られるものではない。図１８は、カスコード増幅器を用いた場合の差動ミキサの構成を示す図である。図１８において、図１７と同様の部分については、同一の参照符号を付す。図１８に示すように、カスコード接続されたトランジスタ１３０１ａ，１３０１ｂおよびトランジスタ１３０２ａ，１３０２ｂを用い、トランジスタ１３０１ａのベースとトランジスタ１３０２ｂのコレクタとが帰還用キャパシタ１３０７を介して接続され、トランジスタ１３０２ａのベースとトランジスタ１３０１ｂのコレクタとが帰還用キャパシタ１３０８を介して接続される。これにより、カスコードアンプの出力側にリークしたローカル信号の内、互いに逆相の成分が打ち消されることとなるので、ローカル信号がＲＦ信号入力端子側にリークするレベルが低減されることとなる。その結果、ローカル信号がアンテナから再放射されるレベルが低減されることとなる。また、図１８に示す構成を用いることにより、帰還用キャパシタの容量を小さくすることができるので、チップ専有面積を小さくすることができる。
【０１２５】
なお、図１７または図１８に示した差動ダウンミキサの構成は、差動アップミキサとしても用いることができる。
【０１２６】
なお、図１７または図１８に示した差動ダウンミキサは、図１３または図１４に示すダウンミキサ１２０５に用いてもよい。
【０１２７】
また、図１７または図１８に示した差動ダウンミキサの構成を差動アップミキサとしても用いる場合、図１５または図１６に示すアップミキサ１２１５に用いてもよい。
【０１２８】
（第７の実施形態）
図１９は、本発明の第７の実施形態に係る差動発振器の回路図である。図１９において、差動発振器は、定電流源１４０１と、ＦＥＴ１４０２ａ，１４０２ｂと、コンデンサ１４０３ａ，１４０３ｂと、インダクタ１４０４ａ，１４０４ｂと、コンデンサ１４０５ａ，１４０５ｂと、トランジスタ１４０６ａ，１４０６ｂと、帰還用キャパシタ１４０７ａ，１４０７ｂと、インダクタ１４０８ａ，１４０８ｂと、コンデンサ１４０９ａ，１４０９ｂとを備える。
【０１２９】
ＦＥＴ１４０２ａのゲートは、ＦＥＴ１４０２ｂのドレインと接続される。ＦＥＴ１４０２ａのソースとＦＥＴ１４０２ｂのソースとは、互いに接続され、定電流源１４０１を介して接地される。ＦＥＴ１４０２ａのドレインは、ＦＥＴ１４０２ｂのソースと接続される。ＦＥＴ１４０２ａのドレインとＦＥＴ１４０２ｂのドレインとの間には、それぞれ直列に接続されたコンデンサ１４０３ａ，１４０３ｂおよびインダクタ１４０４ａ，１４０４ｂが接続される。インダクタ１４０４ａとインダクタ１４０４ｂとの間には、トランジスタ１４０６ａのエミッタとトランジスタ１４０６ｂのエミッタとが接続される。トランジスタ１４０６ａのベースは、コンデンサ１４０５ａを介して、ＦＥＴ１４０２ａのドレインと接続される。また、トランジスタ１４０６ａのベースは、帰還用キャパシタ１４０７ａを介して、トランジスタ１４０６ｂのコレクタと接続される。トランジスタ１４０６ｂのベースは、コンデンサ１４０５ｂを介して、ＦＥＴ１４０２ｂのドレインと接続される。また、トランジスタ１４０６ｂのベースは、帰還用キャパシタ１４０７を介して、トランジスタ１４０６ａのコレクタと接続される。トランジスタ１４０６ａのコレクタとトランジスタ１４０６ｂのコレクタとの間には、インダクタ１４０８ａ，１４０８ｂが直列に接続される。トランジスタ１４０６ａのコレクタは、コンデンサ１４０９ｂを介して、出力端子ＯＵＴ２に接続される。トランジスタ１４０６ｂのコレクタは、コンデンサ１４０９ａを介して、出力端子ＯＵＴ１に接続される。インダクタ１４０８ａとインダクタ１４０８ｂとの間には、電源電圧Ｖｃｃが接続される。
【０１３０】
ＦＥＴ１４０２ａ，１４０２ｂ、コンデンサ１４０３ａ，１４０３ｂ、インダクタ１４０４ａ，１４０４ｂによって、差動発振回路が構成される。
【０１３１】
ＦＥＴ１４０２ａ，１４０２ｂで発生した信号は、キャパシタ１４０５ａ，１４０５ｂを介して、トランジスタ１４０６ａ，１４０６ｂのベースに入力される。トランジスタ１４０６ａ，１４０６ｂのコレクタから出力された信号は、キャパシタ１４０９ｂ，１４０９ａを介して、出力端子ＯＵＴ１，ＯＵＴ２から出力される。
【０１３２】
図１９に示す構成により、出力端子ＯＵＴ１，ＯＵＴ２から入力された差動の妨害信号が、トランジスタ１４０６ａ，１４０６ｂの寄生容量によって帰還することとなるが、帰還用キャパシタ１４０７ａ，１４０７ｂの働きによって、互いに逆相の成分が打ち消されることとなる。よって、妨害信号が、ＦＥＴ１４０２ａ，１４０２ｂにリークするのを抑えることができる。結果、発振器の雑音特性の劣化を防止することができる。
【０１３３】
なお、増幅機能を果たすトランジスタの接続構成については、図１９の回路に限られない。図２０は、カスコード増幅器を用いた場合の差動発振器の構成を示す図である。図２０において、図１９と同様の部分については、同一の参照符号を付す。図２０に示すように、カスコード接続されたトランジスタ１４０１ｃ，１４０１ｄおよびトランジスタ１４０２ｃ，１４０２ｄを用い、トランジスタ１４０１ｃのベースとトランジスタ１４０２ｄのコレクタとが帰還用キャパシタ１４０７ａを介して接続され、トランジスタ１４０２ｃのベースとトランジスタ１４０１ｄのコレクタとが帰還用キャパシタ１４０７ｂを介して接続される。これにより、出力端子ＯＵＴ１，ＯＵＴ２から入力された差動の妨害信号が、トランジスタ１４０１ｃ，１４０１ｄおよびトランジスタ１４０２ｃ，１４０２ｄの寄生容量によって帰還することとなるが、帰還用キャパシタ１４０７ａ，１４０７ｂの働きによって、互いに逆相の成分が打ち消されることとなる。よって、妨害信号が、トランジスタ１４０２ａ，１４０２ｂにリークするのを抑えることができる。結果、発振器の雑音特性の劣化を防止することができる。また、図２０に示す構成を用いることにより、帰還用キャパシタの容量を小さくすることができるので、チップ専有面積を小さくすることができる。
【０１３４】
なお、上記差動発振器は、図１３または図１４に示す発振器１２０９に用いてもよいし、図１５または図１６に示す発振器１２１９に用いてもよい。
【０１３５】
なお、上記第１〜第３および第６，第７の実施形態に示した差動増幅器、差動ミキサ、および差動発振器に共通することは、第１および第２の入力端に入力される互いに逆相の二つの入力信号の電位差を増幅して、互いに逆位相の二つの出力信号としてそれぞれ第１および第２の出力端から出力する差動増幅回路と、第１の入力端と第２の出力端との間に接続されている第１の受動素子回路と、第２の入力端と第１の出力端との間に接続されている第２の受動素子回路とを有する高周波差動回路を含んでいる点である。このような高周波差動回路は、帰還アイソレーション特性が高い。
【産業上の利用可能性】
【０１３６】
本発明に係る高周波差動回路、差動増幅器、差動ミキサ、差動発振器、およびそれらを用いた無線回路は、帰還アイソレーション特性に優れており、無線通信等の分野に有用である。
【図面の簡単な説明】
【０１３７】
【図１】本発明の第１の実施形態に係るカスコード型の差動増幅器の回路図
【図２】図１に示す差動増幅器における帰還パスの概念を示すブロック図
【図３】図１に示す差動増幅器において、帰還用キャパシタ７ａ，７ｂの容量を変化させたときの帰還アイソレーション（ｄＢ）および最大有能電力利得（ｄＢ）の測定結果を示す図
【図４】ベース接地型の差動増幅器の回路図
【図５】図４に示す差動増幅器における帰還パスの概念を示すブロック図
【図６】本発明の第２の実施形態に係るカスコード型の差動増幅器の回路図
【図７】受動素子回路４０７ａ，４０７ｂの具体的な回路構成の一例を示す図
【図８】トランジスタ１ａのベースとトランジスタ２ａのコレクタとの間に寄生する寄生容量、寄生抵抗、および寄生インダクタンスを示す図
【図９】図６に示す差動増幅器における帰還パスの概念を示すブロック図
【図１０】本発明の第３の実施形態に係るカスコード型の差動増幅器の回路図
【図１１】受動素子回路８０７ａ，８０７ｂ、および並列共振回路８０８の具体的な回路構成の一例を示す図
【図１２】図１０に示す差動増幅器における帰還パスの概念を示すブロック図
【図１３】本発明の第４の実施形態にかかる無線回路の構成を示す図
【図１４】ローカルアンプ１２０８に第１〜第３の実施形態に係る差動増幅器を用いた場合の効果を説明するための図
【図１５】本発明の第５の実施形態に係る無線回路の構成を示す図
【図１６】電力増幅器１２１２および／またはドライバ増幅器１２１４に第１〜第３の実施形態に係る差動増幅器を用いた場合の効果を説明するための図
【図１７】本発明の第６の実施形態に係る差動ダウンミキサの回路図
【図１８】カスコード増幅器を用いた場合の差動ミキサの構成を示す図
【図１９】本発明の第７の実施形態に係る差動発振器の回路図
【図２０】カスコード増幅器を用いた場合の差動発振器の構成を示す図
【図２１】カスコードアンプを用いた従来の差動増幅器の回路図
【符号の説明】
【０１３８】
１ａ，１ｂ，２ａ，２ｂ  トランジスタ
３ａ，３ｂ，５ａ，５ｂ，６  インダクタ
４  バイアス電源
７ａ，７ｂ  帰還用キャパシタ
７  正電源
８  グランド
１０  差動増幅回路
４０７ａ，４０７ｂ，８０７ａ，８０７ｂ  受動素子回路
８０８  並列共振回路
【図１】
2005012770.tif 000003
【図２】
2005012770.tif 000004
【図３】
2005012770.tif 000005
【図４】
2005012770.tif 000006
【図５】
2005012770.tif 000007
【図６】
2005012770.tif 000008
【図７】
2005012770.tif 000009
【図８】
2005012770.tif 000010
【図９】
2005012770.tif 000011
【図１０】
2005012770.tif 000012
【図１１】
2005012770.tif 000013
【図１２】
2005012770.tif 000014
【図１３】
2005012770.tif 000015
【図１４】
2005012770.tif 000016
【図１５】
2005012770.tif 000017
【図１６】
2005012770.tif 000018
【図１７】
2005012770.tif 000019
【図１８】
2005012770.tif 000020
【図１９】
2005012770.tif 000021
【図２０】
2005012770.tif 000022
【図２１】
2005012770.tif 000023