(57)【要約】【課題】  スイッチング速度を低下することなく、高耐圧、且つ低オン抵抗を可能にした窒化物系半導体装置を提供する。【解決手段】  ＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層１と、そのキャリア走行層１上に配置され、第１領域２０１及びその第１領域２０１に連結し、第１領域２０１よりも膜厚の厚い第２領域２０２を有するＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層２と、第１領域２０１上に配置されたゲート電極３と、第２領域２０２上に配置されたドレイン電極４と、第１領域２０１を挟んで第２領域２０２と対向する、障壁層２の第３領域２０３上に配置されたソース電極５とを備え、ゲート電極３とドレイン電極４間の距離Ｌ1a＋Ｌ2aが、０．４／（５×Ｘ＋Ｙ）μｍ以上である。【選択図】      図１
2005159117.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層と、
該キャリア走行層上に配置され、第１領域及び該第１領域に連結し、該第１領域よりも膜厚の厚い第２領域を有するＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層と、
前記第１領域上に配置されたゲート電極と、
前記第２領域上に配置されたドレイン電極と、
前記第１領域を挟んで前記第２領域と対向する、前記障壁層の第３領域上に配置されたソース電極
とを備え、前記ゲート電極と前記ドレイン電極間の距離が、０．４／（５×Ｘ＋Ｙ）μｍ以上であることを特徴とする窒化物系半導体装置。
【請求項２】
前記ゲート電極と前記第１領域及び前記第２領域との境界との距離が、前記境界と前記ドレイン電極との距離より長いことを特徴とする請求項１に記載の窒化物系半導体装置。
【請求項３】
前記ゲート電極と前記障壁層との間に絶縁膜があることを特徴とする請求項１又は２に記載の窒化物系半導体装置。  
【請求項４】
ＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層と、
該キャリア走行層上に配置され、第１領域及び該第１領域に連結し、該第１領域よりも膜厚の厚い第２領域を有するＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層と、
前記第１領域上に配置されたゲート電極と、
前記第２領域上に配置されたドレイン電極と、
前記第１領域を挟んで前記第２領域と対向する、前記障壁層の第３領域上に配置されたソース電極と、
前記障壁層上に配置されたフィールドプレート電極
とを備えることを特徴とする窒化物系半導体装置。
【請求項５】
前記ゲート電極と前記ドレイン電極間の距離が、０．４／（５×Ｘ＋Ｙ）μｍ以上であることを特徴とする請求項４に記載の窒化物系半導体装置。
【請求項６】
前記ゲート電極と前記第１領域及び前記第２領域との境界との距離が、前記境界と前記ドレイン電極との距離より長いことを特徴とする請求項５に記載の窒化物系半導体装置。
【請求項７】
ＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層と、
該キャリア走行層上に配置され、第１領域及び該第１領域に連結し、該第１領域よりも膜厚の厚い第２領域を有するＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層と、
前記第１領域上に配置されたゲート電極と、
前記第２領域上に配置されたドレイン電極コンタクト層と、
該ドレイン電極コンタクト層上に配置されたドレイン電極と、
前記第１領域を挟んで前記第２領域と対向する、前記障壁層の第３領域上に配置されたソース電極コンタクト層と、
該ソース電極コンタクト層上に配置されたソース電極
とを備え、前記ゲート電極と前記ドレイン電極コンタクト層との距離が、０．４／（５×Ｘ＋Ｙ）μｍ以上であることを特徴とする窒化物系半導体装置。
【請求項８】
前記ゲート電極と前記第１領域及び前記第２領域との境界との距離が、前記境界と前記ドレイン電極コンタクト層との距離より長いことを特徴とする請求項７に記載の窒化物系半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に電力用窒化物系半導体装置に関する。
【背景技術】
【０００２】
スイッチング素子などの電力用半導体装置には、速いスイッチング速度を有し、且つ、高耐圧・低オン抵抗であることが求められる。しかし、図１９に示すように、耐圧とオン抵抗の間には材料で決まるトレードオフの関係があり、耐圧を上げるように半導体装置を設計すると、オン抵抗は耐圧の約２．５乗に比例して高くなることが知られている。そのため、半導体装置のオン抵抗を低くして使用するためには、外部から電圧を印加されたときにゲート電極端などに集中する電界を緩和して、半導体装置の耐圧を材料の種類で決まる限界に近づけることが有効である。
【０００３】
図２３（ａ）に示した窒化物系半導体装置は、キャリア走行層１をＩｎXＧａ1-XＮ（０≦Ｘ≦１）膜、障壁層２をＡｌYＧａ1-YＮ（０≦Ｙ≦１）膜で形成し、キャリア走行層１と障壁層２の格子定数の違いにより障壁層２に歪みが生じて、ピエゾ効果によりキャリア走行層１と障壁層２の界面に二次元電子ガスが形成される。この二次元電子ガスのキャリア密度は障壁層２の歪みが大きいほど大きくなり、キャリア走行層１のＩｎの組成比Ｘと、障壁層２のＡｌの組成比Ｙと障壁層２の膜厚で決まる（非特許文献１参照。）。非特許文献１に従ってニ次元電子ガスのキャリア密度を求めると、図２０〜図２２のグラフのようになる。図２０は組成比Ｘ＝０の場合、図２１は組成比Ｘ＝０．０５の場合、図２２は組成比Ｘ＝０．１の場合である。図２０〜図２２に示すように、障壁層２の膜厚が薄いほど二次元電子ガスのキャリア密度は小さくなり、障壁層２のＡｌの組成比Ｙが大きくなるほど二次元電子ガスのキャリア密度は大きくなる。更に、キャリア走行層１のＩｎの組成比Ｘが大きくなるほど二次元電子ガスのキャリア密度は大きくなる。又、図２０〜図２２に示すように障壁層２の膜厚が厚くなると二次元電子ガスのキャリア密度の変化が小さくなり、ほぼ一定になる。このため、図２０〜図２２から二次元電子ガスのキャリア密度の最大値を見積もることができる。図２０から、X＝０、即ちキャリア走行層１がＧａＮ膜の場合に、障壁層２のＡｌの組成比Ｙを変えた場合のキャリア密度の最大値は約Ｙ／０．２×１０13ｃｍ-2 と見積もられる。同様に、図２１及び図２２からキャリア走行層１のＩｎの組成比Ｘと障壁層２のＡｌの組成比Ｙを変えた場合のキャリア密度の最大値は約（５×Ｘ＋Ｙ）／０．２×１０13ｃｍ-2 と見積もられる。ＩｎＮとＧａＮの格子定数の差は、ＧａＮとＡｌＮの格子定数の差の約５倍である。このため、障壁層２に生じる歪みの大きさは、障壁層２のＡｌの組成比Ｙを変える場合に比べて、キャリア走行層１のＩｎの組成比Ｘを変える場合は約５倍になる。
【０００４】
又、ドレイン−ソース間に電圧を印加した場合に発生するバイアス電界は、図２３（ｂ）に示すように、ゲート電極３のドレイン端ＴGに集中する。ここで、「ゲート電極のドレイン端」とは、ゲート電極３のドレイン電極４側の端部である。二次元電子ガスのキャリア密度が１×１０13ｃｍ-2のとき、ドレイン−ソース間に破壊電圧に近い電圧を印加したときのバイアス電界の広がりは約１μｍである（非特許文献２参照。）。バイアス電界の広がりはキャリア密度に反比例することから、ドレイン−ソース間に破壊電圧に近い電圧を印加した場合のバイアス電界の広がりは０．２／（５×Ｘ＋Ｙ）μｍ程度となる。 
集中するバイアス電界を緩和するためにＳｉＯ2膜で表面保護した窒化物系半導体装置では、ゲート電極３に負バイアスを印加したとき、ＳｉＯ2膜と障壁層２との界面における表面準位が電子を捕獲する。このため、表面準位が仮想的なゲート電極として機能し、ゲート電極３のドレイン端ＴGでのバイアス電界の集中が緩和されて高い耐圧を実現している。
【非特許文献１】ジェイ・ピー・イベットソン（J. P. Ibbetson）、他  著、「アプライド・フィジクス・レターズ、第７７巻、２号 (Appl. Phys. Lett. vol.77 Issue 2) 」、２０００年、p．２５０
【非特許文献２】エス・カーマルカ（S. Karmalkar）、ユー・ケー・ミシュラ（U. K. Mishra）著、「米国電子通信技術者協会トランサクション・オン・エレクトロン・デバイセズ、第４８巻、第８号（IEEE Trans. Electron Devices vol.48 No.8）」、２００１年、p．１５１５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
高速スイッチング動作及び高耐圧・低オン抵抗であることが求められる電力用半導体装置の材料として、高い絶縁破壊耐圧を有する窒化物半導体は有望である。しかしながら、従来の窒化物系半導体装置においては、ゲート電極端などに集中するバイアス電界を緩和する適切な方法がなく、窒化物半導体材料の性能が十分に引き出されていないという問題点があった。例えば、バイアス電界の集中を緩和するために表面準位を有する窒化物系半導体装置では、表面準位の電子の捕獲・放出の時定数が長いことから、ゲート電圧の変動に対してドレイン電流の反応が遅れ、スイッチング速度が低下する。このスイッチング速度低下に対する対策として、表面保護膜にＳｉＮ膜等を用いるなどの処理が有効であるが、この場合はゲート電極に負バイアスを印加したときに表面準位に電子が捕獲されないため、ゲート電極のドレイン端ＴGに集中するバイアス電界を緩和できず、耐圧は向上しない。
【０００６】
上記問題点を鑑み、本発明は、スイッチング速度を低下することなく、高耐圧、且つ低オン抵抗を可能にした窒化物系半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の第１の特徴は、（イ）ＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層と、（ロ）そのキャリア走行層上に配置され、第１領域及びその第１領域に連結し、その第１領域よりも膜厚の厚い第２領域を有するＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層と、（ハ）第１領域上に配置されたゲート電極と、（ニ）第２領域上に配置されたドレイン電極と、（ホ）第１領域を挟んで第２領域と対向する、障壁層の第３領域上に配置されたソース電極とを備え、ゲート電極とドレイン電極間の距離が、０．４／（５×Ｘ＋Ｙ）μｍ以上である窒化物系半導体装置であることを要旨とする。
【０００８】
本発明の第２の特徴は、（イ）ＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層と、（ロ）そのキャリア走行層上に配置され、第１領域及びその第１領域に連結し、その第１領域よりも膜厚の厚い第２領域を有するＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層と、（ハ）第１領域上に配置されたゲート電極と、（ニ）第２領域上に配置されたドレイン電極と、（ホ）第１領域を挟んで第２領域と対向する、障壁層の第３領域上に配置されたソース電極と、（ヘ）障壁層上に配置されたフィールドプレート電極とを備える窒化物系半導体装置であることを要旨とする。
【０００９】
本発明の第３の特徴は、（イ）ＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層と、（ロ）そのキャリア走行層上に配置され、第１領域及びその第１領域に連結し、その第１領域よりも膜厚の厚い第２領域を有するＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層と、（ハ）第１領域上に配置されたゲート電極と、（ニ）第２領域上に配置されたドレイン電極コンタクト層と、（ホ）そのドレイン電極コンタクト層上に配置されたドレイン電極と、（ヘ）第１領域を挟んで第２領域と対向する、障壁層の第３領域上に配置されたソース電極コンタクト層と、（ト）そのソース電極コンタクト層上に配置されたソース電極とを備え、ゲート電極とドレイン電極コンタクト層との距離が、０．４／（５×Ｘ＋Ｙ）μｍ以上である窒化物系半導体装置であることを要旨とする。
【発明の効果】
【００１０】
本発明によれば、スイッチング速度を低下することなく、高耐圧、且つ低オン抵抗を可能にした窒化物系半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
次に、図面を参照して、本発明の第１乃至第３の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１２】
また、以下に示す第１乃至第３の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
（第１の実施の形態）
本発明の第１の実施の形態に係る窒化物系半導体装置は、図１に示すように、ＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層１と、そのキャリア走行層１上に配置され、第１領域２０１及びその第１領域２０１に連結し、第１領域２０１よりも膜厚の厚い第２領域２０２を有するＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層２と、第１領域２０１上に配置されたゲート電極３と、第２領域２０２上に配置されたドレイン電極４と、第１領域２０１を挟んで第２領域２０２と対向する、障壁層２の第３領域２０３上に配置されたソース電極５とを備える。ゲート電極３とドレイン電極４間の距離Ｌ1a＋Ｌ2aが、０．４／（５×Ｘ＋Ｙ）μｍ以上である。第１領域２０１の膜厚Ｗ1と第２領域２０２及び第３領域２０３の膜厚Ｗ2の膜厚差ｄWである。ゲート電極３のドレイン端ＴGは、第１領域２０１と第２領域２０２との境界Ｔから距離Ｌ1a離れて配置され、ドレイン電極４のゲート端ＴDは、第１領域２０１と第２領域２０２との境界Ｔから距離Ｌ2a離れて配置されている。ここで、「ドレイン電極のゲート端」とは、ドレイン電極４のゲート電極３側の端部である。又、距離Ｌ1aは距離Ｌ2aより長い。
【００１４】
歪みによるピエゾ効果によりキャリア走行層１と障壁層２の界面に二次元電子ガスが形成される窒化物系半導体装置においては、図２０〜図２２に示したように障壁層２の膜厚が薄いほどキャリア密度は小さくなる。このため、ゲート電極３下の障壁層２の膜厚Ｗ1を、ドレイン電極４下の障壁層２の膜厚Ｗ2より薄くすることにより、ゲート電極３下の二次元電子ガスのキャリア密度Ｎ1が、ドレイン電極４下のキャリア密度Ｎ2より小さくなる。バイアス電界の位置に対する変化率はキャリア密度に比例するので、図２に示すように、障壁層２の膜厚が薄い第１領域２０１でのバイアス電界の変化が小さくなり、ゲート電極３のドレイン端ＴGでのバイアス電界の大きさは変わらずに、ゲート電極３とドレイン電極４間でのバイアス電界が大きくなる。即ち、障壁層２の膜厚Ｗ2の膜厚変化がない窒化物系半導体装置と比較した場合、ドレイン−ソース間電圧によるゲート電極３のドレイン端ＴGでのバイアス電界の集中が緩和され、図２に示される面積Ｓに相当する分だけ窒化物系半導体装置の耐圧が向上する。
【００１５】
以下に、図１に示した窒化物系半導体装置の耐圧を向上させるために必要なゲート電極３とドレイン電極４間の距離Ｌ1a＋Ｌ2a、障壁層２の第１領域２０１の膜厚Ｗ1と第２領域２０２の膜厚Ｗ2、及び第１領域２０１と第２領域２０２との境界Ｔについて説明する。
【００１６】
オン抵抗ＲONはキャリア密度に反比例し、バイアス電界の変化はキャリア密度に比例するため、耐圧ＶＢの２乗をオン抵抗ＲONで割った値ＶＢ2／ＲONに注目して説明する。図１に示した窒化物系半導体装置のＶＢ2／ＲONは、図３に示すように計算される。ただし、図３では障壁層２の膜厚Ｗ2の膜厚変化がない窒化物系半導体装置でのＶＢ2／ＲONの値を１として示している。図３の横軸は、ゲート電極３のドレイン端ＴGから第１領域２０１と第２領域２０２との境界Ｔまでの距離Ｌ1aの、ドレイン電極４のゲート端ＴDから第１領域２０１と第２領域２０２との境界Ｔまでの距離Ｌ2aに対する比である。図３の縦軸は、第１領域２０１の二次元電子ガスのキャリア密度Ｎ1の、第２領域２０２のキャリア密度Ｎ2に対する比である。図３から、ＶＢ2／ＲONが１を超える条件、即ち、障壁層２の膜厚変化がない窒化物系半導体装置よりも低オン抵抗・高耐圧になるＮ1／Ｎ2の条件は、０．２以上である。図２０〜図２２に示したように、障壁層２の膜厚が薄い場合にキャリア密度の障壁層２の膜厚依存性が大きく、膜厚が厚い場合にはキャリア密度はあまり変化しない。したがって、Ｎ1／Ｎ2の値は第１領域２０１の膜厚Ｗ1によってほぼ決まり、例えばＹ＝０．３の場合、Ｎ1／Ｎ2の値は図４に示すようになる。図４の縦軸は第１領域２０１の膜厚Ｗ1、横軸は第２領域２０２の膜厚Ｗ2である。図４に示すように、第１領域２０１の膜厚Ｗ1が３ｎｍ以上の場合、即ち、第１領域２０１の膜厚Ｗ1が１／Ｙｎｍ以上でＮ1／Ｎ2＞０．２になる。障壁層２のＡｌの組成比Ｙが他の値の場合も同様であり、第１領域２０１の膜厚Ｗ1を１／Ｙｎｍ以上にすることで、Ｎ1／Ｎ2を０．２以上にすることができる。
【００１７】
又、図３においてＶＢ2／ＲONとＬ1a／Ｌ2aの関係に注目すると、ＶＢ2／ＲONは、Ｌ1a／Ｌ2aが１になるまで増加し、その後はほぼ一定になる。ＶＢ2／ＲONとＬ1a／Ｌ2aの関係をより明確にするため、図５は、図３をもとに縦軸をＶＢ2／ＲON、横軸をＬ1a／Ｌ2aにしたグラフである。図５に示すように、Ｌ1a／Ｌ2aが１になるまでＶＢ2／ＲONは増加し、Ｌ1a／Ｌ2aが１以上ではＶＢ2／ＲONの変化は小さくなっている。ＶＢ2／ＲONが大きい、即ち、低オン抵抗・高耐圧であるためには、Ｌ1a／Ｌ2aが１以上、即ち、距離Ｌ1aは距離Ｌ2a以上であることが望ましい。したがって、第１領域２０１と第２領域２０２との境界Ｔは、ゲート電極３のドレイン端ＴGよりも、ドレイン電極４のゲート端ＴDに近いほうが望ましい。又、障壁層２の膜厚Ｗ2の膜厚変化がない窒化物系半導体装置のドレイン−ソース間に破壊電圧に近い電圧を印加したとき、ゲート電極３のドレイン端ＴGでのバイアス電界の広がりは０．２／（５×Ｘ＋Ｙ）μｍ程度である。したがって、距離Ｌ2aは０．２／（５×Ｘ＋Ｙ）μｍ以上の長さが必要であり、更に、距離Ｌ1aは距離Ｌ2a以上であることが望ましいため、ゲート電極３とドレイン電極４間の距離は、０．４／（５×Ｘ＋Ｙ）μｍ以上が必要である。一方、ゲート電極３とドレイン電極４間の距離Ｌ1a＋Ｌ2aが長くなるとオン抵抗が増加するため、必要以上に距離Ｌ1a＋Ｌ2aを長くできない。距離Ｌ1a＋Ｌ2aの上限は、窒化物系半導体装置に要求される耐圧等に依存する。ＧａＮの破壊電界は約３ＭｅＶ／ｃｍであるため、例えば耐圧１２００Ｖが必要とされる窒化物系半導体装置の場合、ゲート電極３とドレイン電極４間に均等に電圧がかかる理想的な場合を考えると、ゲート電極３とドレイン電極４間の距離Ｌ1a＋Ｌ2aが４μｍであれば、絶縁破壊はしない。しかし、実際の窒化物系半導体装置ではゲート電極３とドレイン電極４間においてバイアス電界が集中する場所が存在するため、例えばバイアス電界が集中する場所がゲート電極３とドレイン電極４間の１０％程度とすれば、１２００Ｖの耐圧を有するために必要な距離Ｌ1a＋Ｌ2aは４０μｍ以下となる。例えばキャリア走行層１をＧａＮ膜、障壁層２をＡｌ0.2Ｇａ0.8Ｎ膜とした場合、即ち、組成比Ｘ＝０且つ組成比Ｙ＝０．２
の場合は、距離Ｌ1aを２μｍ、距離Ｌ2aを１．５μｍにすることができる。
【００１８】
又、本発明の第１の実施の形態に係る窒化物系半導体装置は、オン抵抗と耐圧のトレードオフの関係の観点から見ても改善の効果がある。即ち、図３及び図５から、障壁層２の膜厚Ｗ2の膜厚変化がない窒化物系半導体装置と比較して、第１の実施の形態に係る窒化物系半導体装置のＶＢ2／ＲONは最大で１.２５倍となり、オン抵抗と耐圧のトレードオフを改善することができる。
【００１９】
本発明の第１の実施の形態に係る窒化物系半導体装置によれば、ゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和することにより、スイッチング速度を低下することなく、高耐圧、且つ低オン抵抗を実現することができる。
【００２０】
図６を用いて、本発明の第１の実施の形態に係る窒化物系半導体装置の製造方法を説明する。なお、以下に述べる窒化物系半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００２１】
（イ）有機金属ＣＶＤ（ＭＯＣＶＤ）法等により、アンドープのＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層１を１μｍ程度、アンドープのＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層２を２０ｎｍ程度順次成長させる。次に、障壁層２上にフォトレジスト膜３１を塗布し、フォトリソグラフィ技術によりフォトレジスト膜３１を露光現像してエッチングマスクを形成し、図６（ａ）の構造断面図を得る。
【００２２】
（ロ）次に、このエッチングマスクを用いて、反応性イオンエッチング（ＲＩＥ）法等の技術により、選択的に障壁層２をエッチング除去し、図６（ｂ）に示すように溝を形成し、第１領域２０１、第２領域２０２及び第３領域２０３を形成する。
【００２３】
（ハ）次に、新たなフォトレジスト膜３２を障壁層２上に塗布した後、フォトリソグラフィ技術により露光現像することで、障壁層２上のゲート電極３、ドレイン電極４及びソース電極５の各形成領域のフォトレジスト膜３２を除去し、図６（ｃ）の構造断面図を得る。次に、図６（ｄ）に示すように電極用金属膜９を障壁層２上の全面に蒸着する。その後、フォトレジスト膜３２を除去するリフトオフ法を用いて第１領域２０１にゲート電極３、第２領域２０２にドレイン電極４、第３領域２０３にソース電極５を形成する。以上より、図１に示す窒化物系半導体装置が完成する。
【００２４】
各層の組成比はＸ線回折法やラザフォード後方散乱分析法等により測定可能である。
【００２５】
上記のような第１の実施の形態に係る窒化物系半導体装置の製造方法によれば、ゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和することにより、スイッチング速度を低下することなく、高耐圧、且つ低オン抵抗を可能にした窒化物系半導体装置を提供することができる。
【００２６】
図７に本発明の第１の実施の形態の第１の変形例に係る窒化物系半導体装置を示す。膜厚Ｗ1の第１領域２０１上に絶縁膜１０が配置され、絶縁膜１０上にゲート電極３が配置されている。膜厚Ｗ2の第２領域２０２上にドレイン電極４、膜厚Ｗ2の第３領域２０３上にソース電極５が配置されている。即ち、障壁層２とゲート電極３の間に絶縁膜１０が配置されたＭＩＳ(Metal Insulator Semiconductor)構造であることが図１と違う点である。ゲート電極３及びドレイン電極４と、第１領域２０１と第２領域２０２との境界Ｔとの距離の関係は図１と同様である。本発明の第１の実施の形態に係る窒化物系半導体装置においては、障壁層２の膜厚の変化でバイアス電界集中を緩和するので、障壁層２の上部の絶縁膜構造等は自由に配置できる。したがって、図７に示した構成においても、障壁層２の膜厚の変化によってゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和することができる。
【００２７】
又、図８に本発明の第１の実施の形態の第２の変形例に係る窒化物系半導体装置を示す。障壁層２の上面が絶縁膜１１によって覆われている点が図１の窒化物半導体装置と違っている。膜厚Ｗ1の第１領域２０１上にゲート電極３、膜厚Ｗ2の第２領域２０２上にドレイン電極４、膜厚Ｗ2の第３領域２０３上にソース電極５が配置されている。ゲート電極３及びドレイン電極４と、第１領域２０１と第２領域２０２との境界Ｔとの距離の関係は図１と同様である。絶縁膜１１によって障壁層２の上部を保護している図８に示した構成においても、図７に示した第１の変形例と同様に、障壁層２の膜厚の変化によってゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和することができる。
【００２８】
本発明の第１の実施の形態に係る窒化物系半導体装置においては、ゲート電極３とドレイン電極４の中間で障壁層２の膜厚が変化している必要がある。したがって、図９に示したように、第１領域２０１と第２領域２０２との境界Ｔと、ドレイン電極４のゲート端の位置が一致している場合、即ち、図１において距離Ｌ2a＝０である場合は、ゲート電極３のドレイン端に集中するバイアス電界の緩和はできない。又、図１０に示したように、第１領域２０１と第２領域２０２との境界Ｔと、ゲート電極３のドレイン端の位置が一致している場合、即ち、図１において距離Ｌ1a＝０である場合も、ゲート電極３のドレイン端に集中するバイアス電界の緩和はできない。
【００２９】
（第２の実施の形態）
本発明の第２の実施の形態に係わる窒化物系半導体装置は、図１１に示すように、ＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層１と、そのキャリア走行層１上に配置され、第１領域２０１及びその第１領域２０１に連結し、第１領域２０１よりも膜厚の厚い第２領域２０２を有するＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層２と、第１領域２０１上に配置されたゲート電極３と、第２領域２０２上に配置されたドレイン電極４と、第１領域２０１を挟んで第２領域２０２と対向する、障壁層２の第３領域２０３上に配置されたソース電極５とを備える。更に、障壁層２上に絶縁膜６が配置され、ゲート電極３とドレイン電極４間の障壁層２上の絶縁膜６上にフィールドプレート電極７が配置されている。フィールドプレート電極７のドレイン端ＴFは、第１領域２０１と第２領域２０２との境界Ｔよりもドレイン電極４に近く配置されている。「フィールドプレート電極のドレイン端」とは、フィールドプレート電極７のドレイン電極４側の端部である。第１領域２０１の膜厚Ｗ1と第２領域２０２及び第３領域２０３の膜厚Ｗ2の膜厚差ｄWである。又、ゲート電極３のドレイン端ＴGは第１領域２０１と第２領域２０２との境界Ｔから距離Ｌ1a離れて配置され、ドレイン電極４のゲート端ＴDは第１領域２０１と第２領域２０２との境界Ｔから距離Ｌ2a離れて配置されている。更に、ゲート電極３とドレイン電極４間の距離Ｌ1a＋Ｌ2aが、０．４／（５×Ｘ＋Ｙ）μｍ以上であり、距離Ｌ1aは距離Ｌ2aより長い。
【００３０】
図１１に示す構成において、フィールドプレート電極７に電圧を印加することにより、ゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和し、耐圧を向上することができる。即ち、フィールドプレート電極７に電圧を印加することにより、ゲート電極３の端部の空乏層の曲率を制御して集中するバイアス電界を緩和することが可能である。しかし、ドレイン−ソース間に破壊電圧に近い電圧を印加すると、フィールドプレート電極７を有する窒化物系半導体装置においても、ゲート電極３端部にバイアス電界の集中が起こる。このとき、ドレイン電極４下の障壁層２の膜厚Ｗ2よりゲート電極３下の障壁層２の膜厚Ｗ1を薄くすることで、ゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和し、耐圧の向上が可能になる。他は、第１の実施の形態と実質的に同様であり、重複した記載を省略する。
【００３１】
本発明の第２の実施の形態に係る窒化物系半導体装置によれば、ゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和することにより、スイッチング速度を低下することなく、高耐圧、且つ低オン抵抗を可能にしたフィールドプレート電極７を有する窒化物系半導体装置を実現することができる。
【００３２】
図１２を用いて、本発明の第２の実施の形態に係る窒化物系半導体装置の製造方法を説明する。なお、以下に述べる窒化物系半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００３３】
（イ）先ず、第１の実施の形態に係る窒化物系半導体装置の製造方法で説明したのと同様な工程で、図１２（ａ）の構造断面図を得る。次に、図１２（ｂ）に示すように、例えばＣＶＤ法などにより、酸化膜等の絶縁膜６を堆積し、化学的機械研磨（ＣＭＰ）法などの技術により平坦化する。
【００３４】
（ロ）次に、フォトレジスト膜３３を塗布し、フォトリソグラフィ技術によりフォトレジスト膜３３を露光現像することで、フィールドプレート電極７形成領域であるゲート電極３とドレイン電極４間上のフォトレジスト膜３３を選択的に除去し、図１２（ｃ）の構造断面図を得る。
【００３５】
（ハ）次に、図１２（ｄ）に示すように、フィールドプレート電極７を全面に蒸着した後、フォトレジスト膜３３を除去するリフトオフ法を用いてフィールドプレート電極７を形成する。これにより、図１１に示す窒化物系半導体装置が完成する。
【００３６】
本発明の第２の実施の形態に係る窒化物系半導体装置の製造方法によれば、ゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和することにより、スイッチング速度を低下することなく、高耐圧、且つ低オン抵抗を可能にしたフィールドプレート電極７を有する窒化物系半導体装置を提供することができる。
【００３７】
第２の実施の形態の第１の変形例に係る窒化物系半導体装置を図１３に示す。ゲート電極３上の絶縁膜６が選択的に除去されて、絶縁膜６上に配置されたフィールドプレート電極７とゲート電極３が接続していることが図１１と違う点である。膜厚Ｗ1の第１領域２０１上にゲート電極３、膜厚Ｗ2の第２領域２０２上にドレイン電極４、膜厚Ｗ2の第３領域２０３上にソース電極５が配置されている。フィールドプレート電極７をゲート電極３と同電位にすることによって、ゲート電極３の端部の空乏層の曲率を制御してゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和することが可能である。したがって、図１３に示す構成により、フィールドプレート電極７を配置したこと及び障壁層２の膜厚を変化させたことによるゲート電極３のドレイン端ＴGでのバイアス電界の集中の緩和が可能である。
【００３８】
第２の実施の形態の第２の変形例に係る窒化物系半導体装置を図１４に示す。フィールドプレート電極７のソース電極５側の端部がソース電極上方まで延長されて絶縁膜６上に配置され、ソース電極５上の絶縁膜６が選択的に除去されて、絶縁膜６上に配置されたフィールドプレート電極７とソース電極５が接続していることが図１１と違う点である。膜厚Ｗ1の第１領域２０１上にゲート電極３、膜厚Ｗ2の第２領域２０２上にドレイン電極４、膜厚Ｗ2の第３領域２０３上にソース電極５が配置されている。図１４において、フィールドプレート電極７をソース電極５と同電位にすることにより、ゲート電極３の端部の空乏層の曲率を制御してゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和することが可能である。したがって、図１４に示す構成により、フィールドプレート電極７を配置したことと障壁層２の膜厚を変化させたことによるゲート電極３のドレイン端ＴGでのバイアス電界の集中の緩和が可能である。
【００３９】
第２の実施の形態の第３の変形例に係る窒化物系半導体装置を図１５に示す。フィールドプレート電極７のドレイン端ＴFが、第１領域２０１と第２領域２０２との境界Ｔよりゲート電極に近い側に配置されていることが図１１と違う点である。膜厚Ｗ1の第１領域２０１上にゲート電極３、膜厚Ｗ2の第２領域２０２上にドレイン電極４、膜厚Ｗ2の第３領域２０３上にソース電極５が配置されている。ドレイン−ソース間電圧により、フィールドプレート電極７のドレイン端ＴFにおいてもバイアス電界の集中が生じる。第１領域２０１と第２領域２０２との境界Ｔを、フィールドプレート電極７のドレイン端ＴFよりもドレイン電極４に近く配置することにより、フィールドプレート電極７のドレイン端ＴFでのバイアス電界の集中を障壁層２の膜厚の変化により緩和することができる。又、フィールドプレート電極７を配置したこと及び障壁層２の膜厚を変化させたことにより、ゲート電極３のドレイン端ＴGでのバイアス電界の集中の緩和が可能である。
【００４０】
第２の実施の形態の第４の変形例に係る窒化物系半導体装置を図１６に示す。ゲート電極３とドレイン電極４の間に、障壁層２の膜厚の異なる領域の境界が複数あることが図１１と違う点である。即ち、第１領域２０１と第２領域２０２間に、障壁層２の膜厚Ｗ2の第４領域２０４と膜厚Ｗ1の第５領域２０５を備える。ゲート電極３のドレイン端ＴGは、第１領域２０１と第４領域２０４との境界Ｔから距離Ｌ1a離れて第１領域２０１上に配置されている。第１領域２０１と第４領域２０４との境界Ｔと、第４領域２０４と第５領域２０５との境界Ｔ2間は距離Ｌ2aであり、第４領域２０４と第５領域２０５との境界Ｔ2と、第５領域２０５と第２領域２０２との境界Ｔ3間は距離Ｌ3aである。ドレイン電極４のゲート端ＴDは、第５領域２０５と第２領域２０２との境界Ｔ3から距離Ｌ4a離れて第２領域２０２上に配置されている。又、フィールドプレート電極７のドレイン端ＴFは、第４領域２０４と第５領域２０５との境界Ｔ2と、第５領域２０５と第２領域２０２との境界Ｔ3の間に配置されている。ゲート電極３とドレイン電極４間の距離Ｌ1a＋Ｌ2a＋Ｌ3a＋Ｌ4aは０．４／（５×Ｘ＋Ｙ）μｍ以上であり、Ｌ1a＞Ｌ2a、且つ、Ｌ3a＞Ｌ4aである。図１６に示す構成によれば、ドレイン−ソース間電圧によってゲート電極３のドレイン端ＴGに集中する電界を、第１領域２０１と第４領域２０４との境界Ｔにおける障壁層２の膜厚の変化によって緩和できる。更に、ドレイン−ソース間電圧によってフィールドプレート電極７のドレイン端ＴFに生じるバイアス電界の集中を、第５領域２０５と第２領域２０２との境界Ｔ3における障壁層２の膜厚の変化によって緩和することができる。即ち、ドレイン−ソース間電圧によってバイアス電界が集中する位置のそれぞれドレイン電極４側で障壁層２の膜厚を変化させることにより、各位置でのバイアス電界の集中を緩和することができる。
【００４１】
（第３の実施の形態）
本発明の第３の実施の形態に係る窒化物系半導体装置は、図１７に示すように、ＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層１と、そのキャリア走行層１上に配置され、第１領域２０１及びその第１領域２０１に連結し、第１領域２０１よりも膜厚の厚い第２領域２０２を有するＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層２と、第１領域２０１上に配置されたゲート電極３と、第２領域２０２上に配置されたドレイン電極コンタクト層８ａと、そのドレイン電極コンタクト層８ａ上に配置されたドレイン電極４と、第１領域２０１を挟んで第２領域２０２と対向する、障壁層２の第３領域２０３上に配置されたソース電極コンタクト層８ｂと、そのソース電極コンタクト層８ｂ上に配置されたソース電極５とを備える。ゲート電極３とドレイン電極コンタクト層８ａとの距離Ｌ1b＋Ｌ2bは、０．４／（５×Ｘ＋Ｙ）μｍ以上である。膜厚Ｗ1の第１領域２０１と膜厚Ｗ2の第２領域２０２及び第３領域２０３の膜厚差ｄWである。又、ゲート電極３のドレイン端ＴGは第１領域２０１と第２領域２０２との境界Ｔから距離Ｌ1b離れて配置され、ドレイン電極コンタクト層８ａのゲート電極側端部ＴDCは第１領域２０１と第２領域２０２との境界Ｔから距離Ｌ2b離れて配置されている。又、距離Ｌ1bは距離Ｌ2bより長い。
【００４２】
ドレイン電極コンタクト層８ａ及びソース電極コンタクト層８ｂを配置することにより、ドレイン電極４及びソース電極５と障壁層２との接触抵抗を下げることができる。ドレイン電極コンタクト層８ａ及びソース電極コンタクト層８ｂは、障壁層２より不純物濃度の高い半導体膜からなり、ｎ型ＧａＮ膜等が使用可能である。
【００４３】
図１７に示した窒化物系半導体装置においては、ドレイン電極コンタクト層８ａ及びソース電極コンタクト層８ｂは、抵抗を下げるために高い不純物密度を有するので、ドレイン電極コンタクト層８ａ、ソース電極コンタクト層８ｂ及びそれぞれの下方の２次元電子ガス形成領域は空乏化されず、バイアス電界はゲート電極３とドレイン電極コンタクト層８ａとの間で広がることが、本発明の第１の実施の形態と異なる点である。このため、ゲート電極３とドレイン電極コンタクト層８ａ間の距離Ｌ1b＋Ｌ2bが０．４／（５×Ｘ＋Ｙ）μｍ以上である必要があり、且つ、ゲート電極３のドレイン端ＴGから第１領域２０１と第２領域２０２との境界Ｔまでの距離Ｌ1bが、ドレイン電極コンタクト層８ａのゲート電極側端部ＴDCから第１領域２０１と第２領域２０２との境界Ｔまでの距離Ｌ2b以上であることが望ましい。他は、第１の実施の形態と実質的に同様であるので、重複した記載を省略する。
【００４４】
本発明の第３の実施の形態に係る窒化物系半導体装置によれば、ゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和することにより、スイッチング速度を低下することなく、高耐圧、且つ低オン抵抗を可能にした窒化物系半導体装置を実現することができる。
【００４５】
図１８を用いて、本発明の第３の実施の形態に係る窒化物系半導体装置の製造方法を説明する。なお、以下に述べる窒化物系半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００４６】
(イ)ＭＯＣＶＤ法等により、アンドープのＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなるキャリア走行層１を１μｍ程度、アンドープのＡｌYＧａ1-YＮ（０≦Ｙ≦１）からなる障壁層２を２０ｎｍ程度、電極コンタクト層８を１０ｎｍ〜１０００ｎｍ程度順次成長させる。
【００４７】
(ロ)次に、電極コンタクト層８上にフォトレジスト膜３４を塗布し、フォトリソグラフィ技術によりフォトレジスト膜３４を露光現像してエッチングマスクを形成し、図１８（ａ）の構造断面図を得る。このエッチングマスクを用いて、ＲＩＥ法等の技術により、選択的に電極コンタクト層８をエッチング除去し、ドレイン電極コンタクト層８ａ、ソース電極コンタクト層８ｂを形成する。
【００４８】
(ハ)次に、新たにフォトレジスト膜３５を全面に塗布し、フォトリソグラフィ技術によりフォトレジスト膜３５を露光現像してエッチングマスクを形成し、図１８（ｂ）の構造断面図を得る。次に、このエッチングマスクを用いて、ＲＩＥ法等の技術により、選択的に障壁層２をエッチング除去して溝を形成し、図１８（ｃ）に示すように第１領域２０１、第２領域２０２及び第３領域２０３を形成する。
【００４９】
(ニ)次に、新たにフォトレジスト膜３６を全面に塗布した後、フォトリソグラフィ技術により露光現像することで、第１領域２０１上のゲート電極３、ドレイン電極コンタクト層８ａ上のドレイン電極４及びソース電極コンタクト層８ｂ上のソース電極５の各形成領域のフォトレジスト膜３６を選択的に除去し、図１８（ｄ）の断面構造図を得る。次に、電極用金属膜を全面に蒸着した後、フォトレジスト膜３６を除去するリフトオフ法を用いてドレイン電極４、ソース電極５、ゲート電極３を形成する。以上により、図１７に示す窒化物系半導体装置が完成する。
【００５０】
本発明の第３の実施の形態に係る窒化物系半導体装置の製造方法によれば、ゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和することにより、スイッチング速度を低下することなく、高耐圧、且つ低オン抵抗を可能にした窒化物系半導体装置を提供することができる。
【００５１】
（その他の実施の形態）
上記のように、本発明は第１乃至第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５２】
例えば、既に述べた第１乃至第３の実施の形態においては、ソース電極５は障壁層２の膜厚の厚い第３領域２０３上に配置されていた。しかし、ゲート電極３とドレイン電極４間の障壁層２の膜厚を変化させることにより、ゲート電極３のドレイン端ＴGに集中するバイアス電界を緩和して、高耐圧の窒化物系半導体装置を実現するため、ソース電極５が配置される第３領域２０３の障壁層２の膜厚は薄くてもよい。
【００５３】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施の形態に係る窒化物系半導体装置の構成を示す模式的な断面図である。
【図２】本発明の第１の実施の形態に係る窒化物系半導体装置と、従来の窒化物系半導体装置のバイアス電界を比較した模式図である。
【図３】本発明の第１の実施の形態に係る窒化物系半導体装置における、耐圧ＶＢの２乗をオン抵抗ＲONで割った値を示したグラフである。
【図４】本発明の第１の実施の形態に係る窒化物系半導体装置における、障壁層の膜厚の厚い領域と薄い領域のそれぞれの膜厚とキャリア濃度との関係を示したグラフである。
【図５】本発明の第１の実施の形態に係る窒化物系半導体装置における、耐圧ＶＢの２乗をオン抵抗ＲONで割った値と、障壁層の膜厚の厚い領域の距離に対する薄い領域の距離の比との関係を示したグラフである。
【図６】本発明の第１の実施の形態に係る窒化物系半導体装置の製造方法を説明するための工程断面図である。
【図７】本発明の第１の実施の形態の第１の変形例に係る窒化物系半導体装置の構成を示す模式的な断面図である。
【図８】本発明の第１の実施の形態の第２の変形例に係る窒化物系半導体装置の構成を示す模式的な断面図である。
【図９】本発明の第１の実施の形態の比較例に係る窒化物系半導体装置の構成を示す模式的な断面図である。
【図１０】本発明の第１の実施の形態の他の比較例に係る窒化物系半導体装置の構成を示す模式的な断面図である。
【図１１】本発明の第２の実施の形態に係る窒化物系半導体装置の構成を示す模式的な断面図である。
【図１２】本発明の第２の実施の形態に係る窒化物系半導体装置の製造方法を説明するための工程断面図である。
【図１３】本発明の第２の実施の形態の第１の変形例に係る窒化物系半導体装置の構成を示す模式的な断面図である。
【図１４】本発明の第２の実施の形態の第２の変形例に係る窒化物系半導体装置の構成を示す模式的な断面図である。
【図１５】本発明の第２の実施の形態の第３の変形例に係る窒化物系半導体装置の構成を示す模式的な断面図である。
【図１６】本発明の第２の実施の形態の第４の変形例に係る窒化物系半導体装置の構成を示す模式的な断面図である。
【図１７】本発明の第３の実施の形態に係る窒化物系半導体装置の構成を示す模式的な断面図である。
【図１８】本発明の第３の実施の形態に係る窒化物系半導体装置の製造方法を説明するための工程断面図である。
【図１９】種々の材料における耐圧とオン抵抗との関係を示すグラフである。
【図２０】キャリア走行層がＧａＮである場合の、障壁層の膜厚とニ次元電子ガスのキャリア密度の関係を示すグラフである。
【図２１】キャリア走行層がＩｎ0.05Ｇａ0.95Ｎである場合の、障壁層の膜厚とニ次元電子ガスのキャリア密度の関係を示すグラフである。
【図２２】キャリア走行層がＩｎ0.1Ｇａ0.9Ｎである場合の、障壁層の膜厚とニ次元電子ガスのキャリア密度の関係を示すグラフである。
【図２３】図２３（ａ）は従来の窒化物系半導体装置の構成を示す模式的な断面図であり、図２３（ｂ）は従来の窒化物系半導体装置にバイアス電圧を印加したときのバイアス電界の模式図である。
【符号の説明】
【００５５】
１…キャリア走行層
２…障壁層
３…ゲート電極
４…ドレイン電極
５…ソース電極
６…絶縁膜
７…フィールドプレート電極
８…電極コンタクト層
８ａ…ドレイン電極コンタクト層
８ｂ…ソース電極コンタクト層
９…電極用金属膜
１０、１１…絶縁膜
３１、３２、３３、３４、３５、３６…フォトレジスト膜
２０１…第1領域
２０２…第２領域
２０３…第３領域
２０４…第４領域
２０５…第５領域
【図１】
2005159117.tif 000003
【図２】
2005159117.tif 000004
【図３】
2005159117.tif 000005
【図４】
2005159117.tif 000006
【図５】
2005159117.tif 000007
【図６】
2005159117.tif 000008
【図７】
2005159117.tif 000009
【図８】
2005159117.tif 000010
【図９】
2005159117.tif 000011
【図１０】
2005159117.tif 000012
【図１１】
2005159117.tif 000013
【図１２】
2005159117.tif 000014
【図１３】
2005159117.tif 000015
【図１４】
2005159117.tif 000016
【図１５】
2005159117.tif 000017
【図１６】
2005159117.tif 000018
【図１７】
2005159117.tif 000019
【図１８】
2005159117.tif 000020
【図１９】
2005159117.tif 000021
【図２０】
2005159117.tif 000022
【図２１】
2005159117.tif 000023
【図２２】
2005159117.tif 000024
【図２３】
2005159117.tif 000025