(57)【要約】【課題】  平板型表示パネルを用いた表示装置の駆動回路を構成するドライバＩＣ実装モジュールに関し、モジュール内の駆動電圧系配線のラインのインピーダンスを低く抑えて表示動作の安定化を図ることを目的とする。【解決手段】  平板型表示パネルの表示電極を駆動するドライバＩＣチップ９と、ドライバＩＣチップと電気的な接続を行う配線基板とを有し、少なくとも、ドライバＩＣチップに入力されドライバＩＣチップ経由で平板型表示パネルを駆動する電源電圧を供給する駆動電源系配線が形成された駆動電源系配線部と、ドライバＩＣチップに入力されドライバＩＣチップを制御する各種の信号を供給する制御系配線が形成された制御系配線部と、ドライバＩＣチップから出力される出力信号の配列順序を異なる配列順序に変換し、平板型表示パネルの表示電極に接続する出力端子配線が形成された出力端子配線部とを備える。【選択図】      図１４
2005018032.tif 000002
【特許請求の範囲】
【請求項１】
平板型表示パネルの表示電極を駆動するためのドライバＩＣチップと、該ドライバＩＣチップと電気的に接続される配線基板とを有するドライバＩＣ実装モジュールにおいて、少なくとも、
前記ドライバＩＣチップに入力され該ドライバＩＣチップ経由で前記平板型表示パネルを駆動するための電源電圧を供給する駆動電源系配線が形成された駆動電源系配線部と、
前記ドライバＩＣチップに入力され該ドライバＩＣチップを制御するための各種の信号を供給する制御系配線が形成された制御系配線部と、
前記ドライバＩＣチップから出力される出力信号の配列順序を異なる配列順序に変換し、前記平板型表示パネルの表示電極に接続するための出力端子配線が形成された出力端子配線部とを備えることを特徴とするドライバＩＣ実装モジュール。
【請求項２】
前記駆動電源系配線が、ほぼ全域にわたって形成されるベタ状の高圧電源配線層、または、ほぼ全域にわたって形成されるベタ状のアース配線層を含むベタ配線パターンとして前記駆動電源系配線部に形成され、該ベタ配線パターンから前記ドライバＩＣチップに対し、前記電源電圧を直接供給するように構成される請求項１記載のドライバＩＣ実装モジュール。
【請求項３】
前記駆動電源系配線部、前記制御系配線部および前記出力端子配線部の３つの配線部の全て、または、この内の２つの配線部の組み合せからなる配線部が、１つの配線基板内に形成されている請求項１または２記載のドライバＩＣ実装モジュール。
【請求項４】
平板型表示パネルの表示電極を駆動するためのドライバＩＣチップと、該ドライバＩＣチップと電気的に接続される配線基板とを有するドライバＩＣ実装モジュールにおいて、少なくとも、
前記ドライバＩＣチップに入力され該ドライバＩＣチップ経由で前記平板型表示パネルを駆動するための電源電圧を供給する駆動電源系配線と、
前記ドライバＩＣチップに入力され該ドライバＩＣチップを制御するための各種の信号を供給する制御系配線と、
前記ドライバＩＣチップから出力される出力信号の配列順序を異なる配列順序に変換し、前記平板型表示パネルの前記表示電極に接続するための出力端子配線とを備えると共に、
少なくとも前記駆動系配線が形成されたベース基板と、
少なくとも前記出力端子配線が形成されたサブ基板とから構成され、該サブ基板の少なくとも一部が前記ベース基板に貼り合わされて構成されていることを特徴とするドライバＩＣ実装モジュール。
【請求項５】
前記ベース基板の少なくとも一部に前記制御系配線が形成されて構成されている請求項４記載のドライバＩＣ実装モジュール。
【請求項６】
前記サブ基板の少なくとも一部に前記制御系配線が形成されて構成されている請求項４記載のドライバＩＣ実装モジュール。
【請求項７】
前記サブ基板が、フレキシブル基板で構成されている請求項４または６記載のドライバＩＣ実装モジュール。
【請求項８】
前記平板型表示パネルが、プラズマディスプレイパネルである請求項１から７のいずれか一項に記載のドライバＩＣ実装モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板型表示パネル、すなわち、フラットディスプレイパネルを用いた表示装置の表示電極を駆動するための駆動回路を構成するドライバＩＣ実装モジュールに関し、特に、表示装置の動作時にピーク状の大電流が流れる表示パネルに対し、このような大電流を安定に供給することができるような新しいドライバＩＣ（Integrated Circuit：集積回路）実装モジュールの構造を提供するものである。
【０００２】
このような構造のドライバＩＣ実装モジュールは、代表的に、プラズマディスプレイパネル（Plasma Display Panel：通常、プラズマディスプレイパネルおよび周辺回路を含むプラズマディスプレイ装置全体をＰＤＰとよぶ）や、ＥＬ（Electroluminescence ：エレクトロルミネセンス）パネルや、大型のＬＣＤ（Liquid Crystal Display：液晶ディスプレイ）パネルのような容量性の負荷特性を有する表示セルの集合により構成された大容量のフラットディスプレイパネルを有する表示装置に適用される。
【背景技術】
【０００３】
最近のフラットディスプレイパネルの開発進捗は目覚ましいものがあり、特に、３電極面放電型の交流プラズマディスプレイパネル（ＡＣプラズマディスプレイパネル）は大画面化およびカラー表示が容易であることから、大型カラーテレビ等の用途に適用され、実用化が進んでいる。
【０００４】
上記のＡＣプラズマディスプレイパネルは、２本の維持放電用の電極に、交互に電圧波形を印加することで放電を持続し、発光表示を行うものである。１度の放電（点灯）は、パルス印加後、数μｓで終了する。放電によって発生した正の電荷であるイオンは、負の電圧が印加されている電極上の絶縁層に蓄積され、同様に負の電荷である電子は、正の電圧が印加されている電極上の絶縁層に蓄積される。
【０００５】
したがって、初めに高い電圧（書き込み電圧）のパルス（書き込みパルス）で放電させて壁電荷を生成した後、極性の異なる前回よりも低い電圧のパルス（維持電圧パルス、すなわち、サステインパルス）を印加すると、前に蓄積された壁電荷が重畳され、放電空間に対する電圧は大きなものとなり、放電電圧のしきい値を越えて放電を開始する。つまり、一度書き込み放電を行い壁電荷を生成したセルは、その後、維持電圧パルスを交互に逆極性で印加することで、放電を持続するという特徴がある。これをメモリ効果、またはメモリ駆動と呼んでいる。ＡＣ型プラズマディスプレイパネルは、このメモリ効果を利用して表示を実現するものである。
【０００６】
ＡＣプラズマディスプレイパネルには、２本の電極で選択放電（アドレス放電）および維持放電を行う２電極型と、第３の電極を利用してアドレス放電を行う３電極型がある。多階調表示を行うカラープラズマディスプレイパネルでは、放電により発生する紫外線によってセル内の蛍光体を励起しているが、この蛍光体は、放電により同時に発生する正電荷であるイオンの衝撃に非常に弱いという欠点がある。上記の２電極型では、イオンが蛍光体に直接当たるような構成になっているため、蛍光体の寿命低下を招くおそれがある。これを回避するために、カラープラズマディスプレイパネルでは、面放電を利用した３電極型のＡＣプラズマディスプレイパネル（通常、面放電型ＡＣプラズマディスプレイパネルとよばれる）が一般に使用されている。
【０００７】
図２２は、一般の面放電型ＡＣプラズマディスプレイパネルの構成を模式的に示す平面図であり、図２３は、一般の面放電型ＡＣプラズマディスプレイパネルの構成を模式的に示す断面図である。ただし、図２３では、図２２の水平方向の模式的な断面図を図示することとする。
図２２および図２３に示すように、一般の面放電型ＡＣプラズマディスプレイパネルを構成する表示パネル３００は、前面ガラス基板３１０と背面ガラス基板３２０の２枚のガラス基板によって構成されており、前面ガラス基板３１０には、バス電極と透明電極により構成される維持電極（Ｘ１、Ｘ２、…Ｘｊ…、Ｘｎ、ｎは任意の正の整数）、および走査電極（Ｙ１、Ｙ２、…Ｙｊ…、Ｙｎ）が配置されている。
【０００８】
また、背面ガラス基板３２０には、維持電極と直交する形でアドレス電極（Ａ１、Ａ２、Ａｉ…、Ａｍ：ｉ、ｍは任意の正の整数）が配置されており、これらの３種類の電極により放電発光を発生する表示セル３４０が、複数の走査電極と維持電極の中で同じ番号の走査電極および維持電極で挟まれた領域（Ｙ１−Ｘ１、Ｙ２−Ｘ２、…）であってアドレス電極と交差している領域により形成されている。上記の維持電極（Ｘｊ）と走査電極（Ｙｊ）、およびアドレス電極（例えば、Ａｉ−１、ＡｉおよびＡｉ＋１）は、壁電荷保持用の誘電体層３５０により被覆されている。さらに、アドレス電極側の誘電体層上には、表示セルの各々を互いに分離するための隔壁３３０が形成されると共に、放電により発生する紫外線によって発光する蛍光体３６０が形成されている。
【０００９】
図２４は、図２２および図２３に示したような面放電型ＡＣプラズマディスプレイパネルに対する駆動回路の主要部を示すブロック図である。
図２４に示すように、表示パネル３００を動作させるための面放電型ＡＣプラズマディスプレイパネル駆動装置は、外部より入力されるインタフェース信号（例えば、クロック信号ＣＬＫ、データ信号ＤＡＴＡ、垂直同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣ）により面放電型ＡＣプラズマディスプレイパネルの駆動回路を制御するための制御信号を形成する制御回路３７０と、この制御信号により表示パネルの表示電極を駆動するための維持電極駆動回路、走査電極駆動回路およびアドレス電極駆動回路とを備えている。これらの維持電極駆動回路、走査電極駆動回路およびアドレス電極駆動回路によって、面放電型ＡＣプラズマディスプレイパネルに対する駆動回路の主要部が構成される。
【００１０】
ここで、維持電極駆動回路は、維持電圧パルスを発生させるためのＸ共通ドライバ３９０を有しており、走査電極駆動回路は、同じく維持電圧パルスを発生させるためのＹ共通ドライバ３９１、および、各走査電極を独立して駆動し走査するための走査回路３９２を有する。また一方で、アドレス電極駆動回路は、各アドレス電極に対し表示データに対応したアドレス電圧パルスを印加するためのアドレス回路３８０により構成されている。表示パネル上に表示すべき表示データを示すデータ信号ＤＡＴＡは、クロック信号ＣＬＫに同期して、制御回路内の表示データ制御部３７１のフレームメモリ３７２により一旦保持された後に、アドレス回路３８０に供給される。さらに、走査回路３９２は、垂直同期信号ＶＳＹＮＣに基づいて、制御回路内の走査ドライバ制御部３７３により制御される。さらにまた、Ｘ共通ドライバ３９０およびＹ共通ドライバ３９１は、水平同期信号ＨＳＹＮＣに基づいて、制御回路内の共通ドライバ制御部３７４により制御される。
【００１１】
図２５は、図２４の駆動回路の動作を説明するためのタイミングチャートである。このタイミングチャートは、図２４の駆動回路の動作として、表示パネル上で画像表示を行うための駆動電圧波形を、各電極に対する電圧印加波形のエッセンスによって示すものであり、主に、全面書き込み期間、全面消去期間、アドレス放電期間および維持放電期間からなっている。
【００１２】
この中で、画像表示に直接係わる駆動期間は、アドレス放電期間と維持放電期間であり、アドレス放電期間において表示する画素を選択し、次の維持放電期間において選択された画素を発光させることで、所定の明るさでの表示を行っている。
アドレス放電期間においては、走査電極（Ｙ１〜Ｙｎ）に対し、中間電位である電圧レベル−Ｖｍｙの電圧を一斉に印加した後、順次、電圧レベル−Ｖｙの走査電圧パルス（スキャンパルス）に切り換えて同走査電圧パルスを印加していくが、それぞれの走査電極への走査電圧パルスの印加に同期させて、各アドレス電極（Ａ１〜Ａｍ）に対し、電圧レベルＶａのアドレス電圧パルスを印加することにより、各走査ライン上の画素選択を行う。
【００１３】
次のサスティン期間においては、全ての走査電極（Ｙ１〜Ｙｎ）とＸ電極（Ｘ１〜Ｘｎ）に対し、共通の電圧レベル＋Ｖｓの維持電圧パルスを交互に印加することにより、先の選択された画素に対し発光を生じさせ、この連続印加により所定輝度での表示を行っている。また、このような一連の駆動電圧波形の基本動作を組み合わせて発光回数を制御することにより、濃淡の階調表示を行うことも可能である。
【００１４】
全面書き込み期間は、パネル全面の全ての表示セルに対し電圧レベルＶｗｘの書き込み電圧パルスを印加することにより、各表示セルを活性化して表示特性を均一に保つためのものであり、ある一定の周期で挿入される。
また、全面消去期間は、画像表示を行うためのアドレス放電動作と維持放電動作を新しく開始する前に、パネル全面の全ての表示セルに対し、ピーク電圧レベルＶｅｙの鈍波を消去電圧パルスとして印加することにより、以前の表示内容を消しておくためのものである。
【００１５】
図２６は、図２４の走査電極側のドライバＩＣ実装モジュールとパネル電極との接続構造を示す平面図、図２７は、図２６のドライバＩＣ実装モジュールの回路構成を示すブロック図、そして、図２８は、図２６のドライバＩＣ実装モジュールにおける各々のドライバＩＣチップの回路構成を示す回路図である。これらの図２６〜図２８には、上記のような３電極からなる面放電型ＡＣプラズマディスプレイパネルの走査電極側のドライバＩＣ実装モジュールに対する表示パネルへの接続の様子、および同ドライバＩＣ実装モジュールの具体的な回路構成が図示されている。
【００１６】
図２６および図２７に示す走査電極側のドライバＩＣ実装モジュールは、表示パネル３００の走査電極の本数が４８０本（Ｙ１〜Ｙ４８０）の場合の構成例であり、これらの走査電極に接続されるドライバＩＣチップ４００の各々は通常６４ビット出力であることより、計８個のドライバＩＣチップを使用している。後述の本発明の実施例では、これらのドライバＩＣチップを２つのドライバＩＣ実装モジュール４０１、４０２に振り分けて実装しており、各々のドライバＩＣ実装モジュールは、Ｍ１〜Ｍ４からなる４個のドライバＩＣチップを搭載している。これらのドライバＩＣ実装モジュールの入力部には、入力コネクタ４６１、４６２がそれぞれ設けられており、その出力部には、走査電極に接続するための出力端子部４７１、４７２がそれぞれ設けられている。
【００１７】
図２８には、各々のドライバＩＣチップ内部の具体的な回路が示されており、この回路は、６４ビット分の走査電極駆動信号ＯＵＴ１〜ＯＵＴ６４を出力する出力回路部を備えている。
これらの出力回路部は、最終出力段のプッシュプル形式のＰチャネル型電界効果トランジスタ（以下、Ｐチャネル型ＦＥＴと略記する）４０６−１〜４０６−６４とＮチャネル型電界効果トランジスタ（以下、Ｎチャネル型ＦＥＴと略記する）４０７−１〜４０７−６４を挟んで、高圧電源電圧を供給するための高圧電源配線ＶＨとアース電位を供給するためのアース配線ＧＮＤが接続されている。さらに、上記のＰチャネル型ＦＥＴ４０６−１〜４０６−６４のソースとドレインとの間には、それぞれ、ダイオード４０８−１〜４０８−６４が逆極性にて接続されている。これらのダイオード４０８−１〜４０８−６４のカソードは、全て高圧電源配線ＶＨに接続されており、この高圧電源配線に駆動電流が吸収されるように動作する。また一方で、上記のＮチャネル型ＦＥＴ４０７−１〜４０７−６４のドレインとソースとの間には、それぞれ、ダイオード４０９−１〜４０９−６４が逆極性にて接続されている。これらのダイオード４０９−１〜４０９−６４のアノードは、全てアース配線ＧＮＤに接続されており、このアース配線から出力側に駆動電流が流れ込むように動作する。
【００１８】
さらに、図２８のドライバＩＣチップ内部の回路は、上記のプッシュプル形式のＰチャネル型ＦＥＴおよびＮチャネル型ＦＥＴを制御するためのロジック回路を備えている。このロジック回路は、一対の抵抗Ｒ１−１〜Ｒ１−６４、Ｒ２−１〜Ｒ２−６４を介してＰチャネル型ＦＥＴ４０６−１〜４０６−６４のオン／オフ動作をそれぞれ制御するためのＮチャネル型ＦＥＴ４０５−１〜４０５−６４と、Ｎチャネル型ＦＥＴ４０７−１〜４０７−６４のオン／オフ動作をそれぞれ制御するためのインバータ４０４−１〜４０４−６４と、ストローブ信号ＳＴＢに基づいて上記のＮチャネル型ＦＥＴ４０５−１〜４０５−６４およびインバータ４０４−１〜４０４−６４に制御信号をそれぞれ入力するＮＡＮＤゲート４０３−１〜４０３−６４とを有しており、ロジック用の低電圧電源ＶＣＣにより動作する。
【００１９】
さらに、図２８のドライバＩＣチップ内部の回路は、６４ビットの出力回路部を選択するための６４ビットシフトレジスタ４１１と、この６４ビットシフトレジスタから出力される制御信号を一時的に保持してＮＡＮＤゲート４０３−１〜４０３−６４に送出するラッチ回路４１２とを備えている。上記の制御信号は、６４ビットシフトレジスタ４１１に入力されるクロック信号ＣＬＫとデータ信号ＤＡＴＡ、６４ビットラッチ回路４１２に入力されるラッチ信号ＬＡＴＣＨ、および、ロジック回路制御用のストローブ信号ＳＴＢ等により構成される。
【００２０】
図２９は、従来のドライバＩＣ実装モジュールの第１例の構造を断面にて示す図である。このような構成のドライバＩＣ実装モジュールは、通常、ＣＯＢ（Chip on Board ）構造とよばれている。
図２９に示すドライバＩＣ実装モジュールでは、剛性を有するリジットタイプのプリント基板４３０上にドライバＩＣチップ４００が搭載される。さらに、上記のドライバＩＣ実装モジュールは、ドライバＩＣチップ上のパッド端子４１０と、多層配線式のプリント基板４３０の各層に形成された入力信号線および電源線配線パターン４４０につながっている接続用端子との間をワイヤボンディングにより接続して結線している。さらに、上記のドライバＩＣ実装モジュールの入力部には、入力コネクタ４６１（または４６２）が設けられており、この入力コネクタ４６１は、多層配線式のプリント基板４３０の上面の層に形成された入力端子配線パターン４４５に接続されると共に、導通用スルーホール４４６を介して上記プリント基板４３０の他の層の入力信号線および電源線配線パターン４４０に接続される。
【００２１】
さらに、ドライバＩＣチップ上の相対応するパッド端子４１０を通して、入力コネクタ４６１や入力信号線および電源線配線パターン４４０からドライバＩＣチップ４００へ、高圧電源電圧、低圧電源電圧、アース電位および各種の信号が供給される。また一方で、上記のドライバＩＣ実装モジュールの出力部には、プリント基板４３０の上面の層に形成された出力端子接続パターン４５０が設けられている。この出力端子接続パターン４５０は、接続用端子４２０として機能し、この接続用端子４２０（すなわち、出力端子接続パターン４５０）と、ドライバＩＣチップ４００から駆動信号を出力するパッド端子４１０との間をワイヤボンディングにより直接接続して結線している。
【００２２】
さらに、上記の出力端子接続パターン４５０は、プリント基板４３０の端面側に引き出されて出力端子接続部を形成する。この出力端子接続部と同じ形状の出力端子配線パターン４９０が設けられた柔軟性を有するフレキシブル配線基板４８０を、熱圧着により出力端子接続部に接続することによって、一つのドライバＩＣ実装モジュールが形成される。このフレキシブル配線基板４８０の先端には、表示パネルの表示電極に接続するための端子が設けられており、これらの端子を含む出力端子部４７１（または４７２）は、同表示電極に対し熱圧着等の手法により接続して使用される。
【００２３】
図３０は、従来のドライバＩＣ実装モジュールの第２例の構造を断面にて示す図である。このような構成のドライバＩＣ実装モジュールは、通常、ＣＯＭ（Chip on Multiple Board）構造とよばれている。
図３０に示すドライバＩＣ実装モジュールは、ベースとなるリジットタイプのプリント基板５１０と、出力端子配線パターン５４０が形成されたフレキシブル配線基板５３０とを貼り合わせた複合基板５００として、全体の基板を構成したものである。
【００２４】
さらに、図３０のドライバＩＣ実装モジュールでは、剛性を有するリジットタイプのプリント基板５１０上にドライバＩＣチップ４００が搭載される。さらに、上記のドライバＩＣ実装モジュールは、ドライバＩＣチップ上のパッド端子４１０と、多層配線式のプリント基板５１０の各層に形成された入力信号線および電源線配線パターン５２０につながっている接続用端子との間をワイヤボンディングにより接続して結線している。さらに、上記のドライバＩＣ実装モジュールの入力部には、入力コネクタ４６０が設けられており、この入力コネクタ４６０は、多層配線式のプリント基板５１０の上面の層に形成された入力端子配線パターン５１５に接続されると共に、導通用スルーホール５１６を介して上記プリント基板５１０の他の層の入力信号線および電源線配線パターン５２０に接続される。
【００２５】
さらに、ドライバＩＣチップ上の相対応するパッド端子４１０を通して、入力コネクタ４６０や入力信号線および電源線配線パターン５２０からドライバＩＣチップ４００へ、高圧電源電圧、低圧電源電圧、アース電位および各種の信号が供給される。また一方で、上記のドライバＩＣ実装モジュールの出力部には、複合基板内のフレキシブル配線基板５３０の上面の層に形成された出力端子配線パターン５４０が設けられている。この出力端子配線パターン５４０は、接続用端子４２０として機能し、この接続用端子４２０（すなわち、出力端子配線パターン５４０）と、ドライバＩＣチップ４００から駆動信号を出力するパッド端子４１０との間をワイヤボンディングにより直接接続して結線している。
【００２６】
さらに、上記の出力端子配線パターン５４０の先端には、表示パネルの表示電極に接続するための端子が設けられており、これらの端子は、同表示電極に対し熱圧着等の手法により接続して使用される。
なお、図２９および図３０の両モジュール共、各配線基板の表面の端子部やＩＣ搭載部以外の部分には、所定の絶縁被覆（例えば、レジスト膜またはカバーレイフィルム）が施されるのが通常であるが、図２９および図３０では省略している。
【００２７】
図２２および図２３に示したように、３電極の面放電型ＡＣプラズマディスプレイパネルを初めとして一般のＡＣプラズマディスプレイパネルの表示パネル内部の構造は、全ての表示電極が絶縁層（誘電体層）で被覆され、その間隙に放電ガスを挟み込んで表示セルを形成しているため、これらの電極を駆動するための駆動回路から見れば、上記の表示電極は容量性の負荷特性を示すことになる。例えば、図２３に示した面放電型ＡＣプラズマディスプレイパネルでは、維持電極・走査電極間容量Ｃｓの他にアドレス電極間容量Ｃａや対向電極間容量Ｃｇが存在する。
【００２８】
図３１は、一般の面放電型ＡＣプラズマディスプレイパネルにおける走査電極の駆動電圧と駆動電流との関係を示すタイミングチャートである。
図３１に示すタイミングチャートでは、具体的に面放電型ＡＣプラズマディスプレイパネルの走査電極および維持電極間に維持電圧パルスを印加する場合に、走査電極に流れる駆動電流の変化の様子を示しており、維持電圧パルスの立ち上がりに同期してセル容量（すなわち、維持電極・走査電極間容量Ｃｓや対向電極間容量Ｃｇ）への充電電流とガス放電電流がピーク状に流れ、パルスの立ち下がりに同期してセル容量からの放電電流がピーク状に流れる。なお、上記のセル容量として寄与するのは、大半が維持電極・走査電極間容量Ｃｓである点に注意すべきである。
【００２９】
これらの駆動電流のピーク電流値は、表示パネルのサイズや表示セルの構造によって異なるが、４２インチクラスのものでは、概略的にいって１本の維持電極当たり０．２Ａ〜０．４Ａの値であり、６４出力を有する走査電極側の一つのドライバＩＣチップ分では、最大２５Ａ程度のピーク電流となる。それゆえに、図２６に示した１つのドライバＩＣ実装モジュールにおいては、最大９０Ａを越えるピーク電流が流れることになる。
【００３０】
したがって、駆動回路としては、上記のピーク電流を安定に供給できるように構成することが必要となり、まず、Ｘ共通ドライバおよびＹ共通ドライバからなるサステイナ回路には、上記のピーク電流に対応させた駆動用素子を使用することが必要になる。
そして、特に重要なのが、サスティナ回路から表示パネルに至る高圧電源配線やアース配線等の駆動配線系の構成であり、この駆動配線系の配線の長さをできる限り短くすると共に、充分な配線の幅と面積を確保して低インピーダンスのラインになるように形成する必要がある。
【００３１】
もし、これらの駆動配線系の低インピーダンス化が図れなければ、サステイナ回路そのものには充分な駆動能力があっても、駆動配線系のインピーダンスによる駆動電圧の低下によって、必要な大きさのピーク電流が充分供給されなくなる。この結果、放電の発光輝度が低下したり輝度のばらつきが発生したりしてプラズマディスプレイパネルの表示品質が劣化すると共に、駆動電圧のマージンが充分確保することが難しくなり表示のチラツキや発光ミス（欠点）が発生して正常な表示動作が行われなくなる。
【００３２】
表示パネルの各々の走査ライン（表示ライン）に設けられている複数の表示セル中の点灯すべき表示セルの個数は、表示データに応じて決定されるものであり、通常は、走査ライン毎に異なっている。すなわち、走査ライン毎に駆動回路に対する負荷が変わってくる。それゆえに、駆動配線系のインピーダンスが高い場合は、表示ライン毎に、表示パネルに供給される駆動電圧の電圧低下の値に差が出てくる。この結果、表示ラインの中には必要な大きさの駆動電圧が充分供給されない箇所が発生し、表示パネル上で輝度のばらつきが生じることになる。また一方で、駆動配線系のインピーダンスによる駆動電圧の低下を考慮して駆動電圧を大きくした場合、選択されない表示セルまで発光するおそれが生じ、正常な表示動作が行われなくなる。
【００３３】
また一方で、特に、アース配線（アースライン）のインピーダンスが高くなってしまうと、高周波のピーク電流の流れが駆動回路全体に対するノイズとなって影響を及ぼし、駆動回路そのものや他の回路の誤動作が発生して正常な動作が行われなくなるのみならず、周囲環境に対して電磁波を放射して悪影響を与える等の問題が発生する。
【００３４】
このような駆動配線系において特に問題になる部分は、表示パネルの表示電極に直接接続され同表示電極を駆動するドライバＩＣ実装モジュールの部分であり、このドライバＩＣ実装モジュールの部分について駆動配線系のラインの低インピーダンス化を果たすことが重要となる。
しかしながら、図２９に示したような従来のドライバＩＣ実装モジュールの第１例は、限られた大きさのプリント基板に形成された入力端子配線パターン４４５等の配線パターンを介して、クロック信号やラッチ信号やストローブ信号等の各種の信号を入力コネクタ４６１からドライバＩＣチップへ供給するような構成になっているために、プリント基板にて多数の導通用スルーホールを利用した多層配線を行うことが必要になってくる。すなわち、上記のような入力関係の配線系は、複数個の導通用スルーホールを利用しているために、高圧電源配線やアース配線等の駆動配線系と交錯して配線されることになる。さらに、ドライバＩＣ実装モジュールの出力関係の配線系では、プリント基板上の出力端子接続パターン４５０を介して、ドライバＩＣチップの出力用のパッド端子４１０と出力端子部との接続が行われる。このために、上記の導通用スルーホールや出力端子接続パターンの分だけ駆動配線系の幅や面積が制約されるので、駆動配線系に対する充分な低インピーダンス化を実現することが困難になる。
【００３５】
また一方で、図３０に示したような従来のドライバＩＣ実装モジュールの第２例は、出力関係の配線系の出力端子配線パターン５４０が形成されたフレキシブル配線基板５３０と、プリント基板上５００とを貼り合わせた構成になっており、ドライバＩＣチップ４００の出力用のパッド端子は、ワイヤボンディングにより出力端子配線パターンへ直接接続される。このために、出力関係の配線系が駆動配線系に影響を及ぼすことがなくなるので、前述の第１例の場合よりも駆動配線系の幅や面積を少々大きくすることができる。しかしながら、上記の第２例のドライバＩＣ実装モジュールにおける入力関係の配線系は、前述の第１例の場合と同様に、高圧電源配線やアース配線等の駆動配線系と交錯して配線されることになる。このために、上記の導通用スルーホールの分だけ駆動配線系の幅や面積が制約されることに変わりはない。
【００３６】
なお、従来のドライバＩＣ実装モジュールに関連する先行技術として、特開平１０−２１５０３８号公報に示すように、表示駆動用の配線パターンを有する可撓性回路基板を備え、この可撓性回路基板の一部または裏面に電源用バスバーとグランド用バスバー（アース用バスバー）が一体的に接合されたＩＣ搭載可能な複合型ドライバを構成した複合型回路基板の構成が開示されている。この複合型回路基板では、電源用バスバーとグランド用バスバーを含む駆動配線系が、本発明で示すところの入力関係の配線系および出力関係の配線系から分離されているように見える。しかしながら、この場合、電源用バスバーとグランド用バスバーを含む駆動配線系の配線は、可撓性回路基板内の配線パターンを一旦経由して表示駆動用ＩＣに接続されているので、入力関係の配線系および出力関係の配線系により制約を受けることになる。
【００３７】
さらに、従来のドライバＩＣ実装モジュールに関連する他の先行技術として、特開平５−１９８６０３号公報（平成１０年７月１７日に特許第２８０３６９９号として登録）に示すように、ＩＣチップを搭載する第１の基板と、フレキシブル基板からなる第２の基板とを備え、高圧電源配線やアース配線等の駆動配線系を第１の基板に形成し、出力関係の配線系を第２の基板に形成したＩＣチップの実装構造が開示されている。この実装構造では、入力関係の配線系も第１の基板に形成されていると考えられるので、前述の図２９および図３０の従来例と同じように、入力関係の配線系が駆動配線系と交錯して配線されることになる。このために、駆動配線系の幅や面積が制約されることに変わりはない。
上記のような従来のドライバＩＣ実装モジュールに関連する先行技術である特許文献を下記にまとめて示す。
【００３８】
【特許文献１】特開平１０−２１５０３８号公報
【特許文献２】特開平５−１９８６０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００３９】
本発明は上記問題点に鑑みてなされたものであり、平板型表示パネル等に適用されるドライバＩＣ実装モジュールの駆動配線系のラインのインピーダンスをできる限り低く抑えることによって駆動配線系の低インピーダンス化を容易に実現することが可能なドライバＩＣ実装モジュールを提供することを目的とするものである。
【課題を解決するための手段】
【００４０】
上記問題点を解決するために、本発明のドライバＩＣ実装モジュールは、平板型表示パネルの表示電極を駆動するためのドライバＩＣチップと、上記ドライバＩＣチップと電気的な接続を行うための配線基板とを有しており、少なくとも、上記ドライバＩＣチップに入力され上記ドライバＩＣチップ経由で上記平板型表示パネルを駆動するための電源電圧を供給する駆動電源系配線が形成された第１の配線部と、上記ドライバＩＣチップに入力され上記ドライバＩＣチップを制御するための各種の信号を供給する制御系配線が形成された第２の配線部と、上記ドライバＩＣチップから導出され上記平板型表示パネルの上記表示電極に接続するための出力端子配線が形成された第３の配線部とを備える。
【００４１】
好ましくは、本発明のドライバＩＣ実装モジュールにおいて、上記駆動電源系配線は、ベタ配線パターンとして上記第１の配線部に形成され、このベタ配線パターンから上記ドライバＩＣチップに対し、上記電源電圧を直接供給するように構成される。
また一方で、本発明の一実施態様に係るドライバＩＣ実装モジュールは、平板型表示パネルの表示電極を駆動するためのドライバＩＣチップと、上記ドライバＩＣチップと電気的な接続を行うための配線基板とを有しており、少なくとも、上記ドライバＩＣチップに入力され上記ドライバＩＣチップ経由で上記平板型表示パネルを駆動するための電源電圧を供給する駆動電源系配線、および、上記ドライバＩＣチップに入力され上記ドライバＩＣチップを制御するための各種の信号を供給する制御系配線が形成された第４の配線部と、上記ドライバＩＣチップから出力される出力信号の配列順序を異なる配列順序に変換し、上記平板型表示パネルの表示電極に接続するための出力端子配線が形成された第５の配線部とを備える。
【００４２】
好ましくは、本発明の一実施態様にかかるドライバＩＣ実装モジュールにおいて、上記駆動電源系配線は、ベタ配線パターンとして上記第４の配線部に形成され、このベタ配線パターンから上記ドライバＩＣチップに対し、上記電源電圧を直接供給するように構成される。
好ましくは、本発明の一実施態様に係るドライバＩＣ実装モジュールは、上記第４の配線部に形成された駆動電源系配線を第１番目のサブ配線部として設けると共に、上記第４の配線部に形成された上記制御系配線を第２番目のサブ配線部として設けた構造になっている。
【００４３】
さらに、好ましくは、本発明の一実施態様に係るドライバＩＣ実装モジュールは、奇数番目の上記出力端子配線に接続される奇数回路用ドライバＩＣ群と、偶数番目の上記出力端子配線に接続される偶数回路用ドライバＩＣ群とを有し、上記奇数回路用ドライバＩＣ群を経由して上記平板型表示パネルを駆動するための駆動電源系配線、および、上記奇数回路用ドライバＩＣ群に入力され上記ドライバＩＣチップを制御するための各種の信号を供給する制御系配線が形成された奇数回路用の第４の配線部と、上記偶数回路用ドライバＩＣ群を経由して上記平板型表示パネルを駆動するための駆動電源系配線、および、上記偶数回路用ドライバＩＣ群に入力され上記ドライバＩＣチップを制御するための各種の信号を供給する制御系配線が形成された偶数回路用の第４の配線部とを備え、上記第５の配線部は、上記奇数回路用ドライバＩＣ群の出力信号を奇数番目の対応する出力端子配線に導出し、上記偶数回路用ドライバＩＣ群の出力信号を偶数番目の対応する出力端子配線に導出するための配線層が形成された構造になっている。
【００４４】
また一方で、本発明の他の実施態様に係るドライバＩＣ実装モジュールは、プラズマディスプレイパネルの表示電極を駆動するためのドライバＩＣチップと、上記ドライバＩＣチップと電気的な接続を行うための配線基板とを有しており、少なくとも、上記ドライバＩＣチップに入力され上記ドライバＩＣチップ経由で上記プラズマディスプレイパネルを駆動するための電源電圧を供給する駆動電源系配線が形成された第１の配線部と、上記ドライバＩＣチップに入力され上記ドライバＩＣチップを制御するための各種の信号を供給する制御系配線が形成された第２の配線部と、上記ドライバＩＣチップから導出され上記プラズマディスプレイパネルの上記表示電極に接続するための出力端子配線が形成された第３の配線部とを備える。
【００４５】
また一方で、本発明のさらに他の実施態様に係るドライバＩＣ実装モジュールは、プラズマディスプレイパネルの表示電極を駆動するためのドライバＩＣチップと、上記ドライバＩＣチップと電気的な接続を行うための配線基板とを有しており、少なくとも、上記ドライバＩＣチップに入力され上記ドライバＩＣチップ経由で上記プラズマディスプレイパネルを駆動するための電源電圧を供給する駆動電源系配線、および、上記ドライバＩＣチップに入力され上記ドライバＩＣチップを制御するための各種の信号を供給する制御系配線が形成された第４の配線部と、上記ドライバＩＣチップから出力される出力信号の配列順序を異なる配列順序に変換し、上記プラズマディスプレイパネルの表示電極に接続するための出力端子配線が形成された第５の配線部とを備える。
【発明の効果】
【００４６】
本発明のドライバＩＣ実装モジュールにおいては、平板型表示パネルを駆動するための電源電圧を供給する駆動電圧系配線（すなわち、駆動配線系）が形成された第１の配線部と、ドライバＩＣチップを制御するための各種の信号を供給する制御系配線（すなわち、入力側の配線系）が形成された第２の配線部と、出力端子配線（すなわち、出力側の配線系）が形成された第３の配線部とに分離されているので、入力関係の配線系が駆動配線系と交錯して配線されることがなくなり、ドライバＩＣ実装モジュールの駆動配線系に充分な配線領域を確保することができるようになる。これによって、表示パネルの駆動配線系のラインのインピーダンスを低く抑えたドライバＩＣ実装モジュールを実現することが可能になる。
【００４７】
このような本発明のドライバＩＣ実装モジュールの構成により、表示パネルに対して充分なピーク電流を供給することが可能になり、これによって充分な輝度と安定な表示特性が得られ、また、動作マージンも充分確保され正常な表示動作を行わせることが可能になる。
さらに、本発明のドライバＩＣ実装モジュールにおいては、平板型表示装置の動作時のノイズの発生を抑えて、安定な制御動作が行える表示装置を実現することも可能になる。
【発明を実施するための最良の形態】
【００４８】
以下、添付図面（図１〜図２１）を参照しながら、本発明の代表的な実施例を説明する。これらの実施例は、好ましくは、３電極からなる面放電型ＡＣプラズマディスプレイパネルの走査電極を駆動するための駆動回路に適用されるものである。
【００４９】
図１は、本発明の第１の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図であり、図２は、本発明の第１の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。
図１および図２に示す第１の実施例は、面放電型ＡＣプラズマディスプレイパネル等のドライバＩＣ実装モジュールの走査電極側のドライバＩＣ実装モジュールに対する適用例であり、８個のドライバＩＣチップを２個のドライバＩＣ実装モジュールに振り分けて実装している。ただし、図１および図２においては、この内の一つのドライバＩＣ実装モジュール９の構成を示している。
【００５０】
図１および図２のドライバＩＣ実装モジュール９に使用される実装基板は、概略的にいって、母体となるベース基板１０と、このベース基板１０の表面に入力用の入力制御信号配線とロジック用電源配線を形成したクロス配線パターン２１を含むクロス配線基板２０が貼り合わされ、さらに、出力用の出力端子配線パターン３１が形成されたフレキシブル配線基板３０が貼り合わされた構成になっている。
【００５１】
ここで、ドライバＩＣチップ４として、４個のドライバＩＣチップを使用しており、これらの４個のドライバＩＣチップは、母体のベース基板１０の表面に接着・固定して使用する。
上記の第１の実施例のドライバＩＣ実装モジュールの入力部には、外部基板に接続するための入力コネクタ５を設置してあり、外部より上記入力コネクタ５を経由して、入力制御信号線およびロジック用電源線が、クロス配線基板２０のクロス配線パターン２１に接続するように構成される。また一方で、外部より上記入力コネクタ５を経由して、高圧電源電圧およびアース電位をそれぞれ供給する高圧電源線およびアース線は、ベース基板１０の高圧電源パターン１２およびアースパターン１１にそれぞれ接続するように構成される。
【００５２】
クロス配線基板２０は、４個のドライバＩＣチップ４に対し、それぞれ入力制御信号線およびロジック用電源線を互いに並列に入力するように交差させるクロス配線パターン２１を含む配線が必要であり、２層配線（または多層配線）の両面のプリント基板を用いて製作する。好ましくは、この種のプリント基板として、剛性を有するリジットタイプのプリント基板が使用される。そして、このような構造のプリント基板の製作後に、絶縁板１５を介してベース基板１０の表面の所定位置に貼り合わせるが、クロス配線基板２０の表面上には、各配線をドライバＩＣチップへ接続するための接続用端子の他、ロジック用電源線とアース線との間にバイパス用コンデンサを接続するための接続用端子も設けている。上記クロス配線基板２０のクロス配線パターン２１は、ドライバＩＣチップを制御するための制御系配線が形成された第２の配線部２に相当する。
【００５３】
ベース基板１０は、同様にリジットタイプの両面のプリント基板を用いて製作するが、ドライバＩＣチップが搭載される表面側は、ほぼ全域にわたってベタ状のアース配線層としてアースパターン１１が形成され、裏面側は、同じくベタ状の高圧電源配線層として高圧電源パターン１２が形成される。ただし、ベース基板１０の表面側のドライバＩＣチップ周辺には、ドライバＩＣチップへの高圧電源配線層の接続用端子１３を設けてある。この場合、高圧電源パターン１２は、導通用スルーホール１４および接続用端子１３を介して、ドライバＩＣチップのパッド端子４０に接続される。上記ベース基板１０のアースパターン１１および高圧電源パターン１２は、駆動電源系配線（すなわち、高圧電源配線およびアース配線を含む駆動配線系）が形成された第１の配線部１に相当する。
【００５４】
出力用のフレキシブル配線基板３０は、柔軟性を有するポリイミド材等からなる絶縁フィルム上に銅箔を貼り合わせた単層の配線基板により、ドライバＩＣチップからの複数の出力端子配線パターン配線３１を互いに並行させて出力端子部まで導出するように製作したものであり、これも同様に、単層の配線基板の製作後にベース基板１０の表面の所定位置に貼り合わせる。これらの出力端子配線パターン３１に対しても、ドライバＩＣチップの出力用のパッド端子４０との接続用端子４１が複数設けられている。上記フレキシブル配線基板３０の出力端子配線パターン３１は、出力端子配線が形成された第３の配線部に相当する。
【００５５】
前述の３種類の基板を所定の位置関係で貼り合わせた後、４個のドライバＩＣチップをベース基板上の所定位置に接着固定し、その後、ドライバＩＣチップの各パッド端子と、対応する各基板の接続用端子との間をワイヤボンディングにより接続することによって、電気的な接続を行う。
この電気的な接続が終了した後、ドライバＩＣチップ、およびワイヤボンディングが行われた領域には、封止樹脂を塗布して湿気および周囲環境からの保護を図るようにする。
【００５６】
入力コネクタ５と各基板との接続は、入力コネクタ５の接続用ピンと、対応する配線層の端子との間を各々半田付けすることにより行い、この半田付け工程を経てドライバＩＣ実装モジュール全体が完成する。
上記の第１の実施例によれば、ドライバＩＣ実装モジュールの入力部の入力制御信号関係の配線系と、高圧電源およびＧＮＤ関係の駆動配線系とを、各々別系統の配線基板に設置しているため、高圧電源配線およびアース配線関係の配線系が、従来構成のように入力関係の配線に影響されることなく任意に配置可能となり、充分な面積を取って配線エリアを確保することができるようになる。
【００５７】
この結果、高圧電源配線およびアース配線関係の駆動系配線のラインのインピーダンスを充分低く保つことができるドライバＩＣ実装モジュールを実現し、表示パネルの安定な表示動作を可能にする。
図３は、本発明の第２の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図であり、図４は、本発明の第２の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。なお、これ以降、前述した構成要素と同様のものについては、同一の参照番号を付して表すこととする。
【００５８】
図３および図４に示す第２の実施例は、前述の第１の実施例の場合と同じように、面放電型ＡＣプラズマディスプレイパネル等のドライバＩＣ実装モジュールの走査電極側のドライバＩＣ実装モジュールに対する適用例であり、８個のドライバＩＣチップを２個のドライバＩＣ実装モジュールに振り分けて実装している。ただし、図３および図４においても、この内の一つのドライバＩＣ実装モジュール９の構成を示している。
【００５９】
図３および図４に示すベース基板１０の構成は、前述の第１の実施例とほぼ同一のものを使用しており、ここではベース基板の説明を省略する。
上記の第２の実施例の構成が前述の第１の実施例と大きく相違する点は、ドライバＩＣ実装モジュールの入力部のクロス配線基板と出力部のフレキシブル配線基板を同一の一枚の基板により構成した点である。すなわち、第２の実施例では、入力部のクロス配線基板と出力部のフレキシブル配線基板の両基板を一枚の共用フレキシブル配線板２２により形成している。
【００６０】
より詳しくいえば、ポリイミド材等からなる絶縁フィルムを挟んで２層の銅箔を貼り合わせることによって両面配線パターン（上面側配線パターン２３および下面側配線パターン２４）を形成した両面配線基板を使用して、前述の第１の実施例における入力部のクロス配線基板に相当する部分を形成すると共に、出力部の複数の出力端子配線パターンを、両面配線パターンの片面を使用して形成するようにしたものである。上記の第２の実施例では、出力端子配線パターンは、図４の上面側の銅箔部（例えば、上面側配線パターン２３）に形成されている。入力部の共用フレキシブル配線板２２に形成された上面側配線パターン２３および下面側配線パターン２４は、共用クロス配線部２ｃを構成し、出力部の共用フレキシブル配線板２２に形成された上面側配線パターン２３は、出力端子部３ｃを構成する。
【００６１】
このように、一枚の共用フレキシブル配線基板２２に入力部と出力部の配線パターンを形成したものを、ベース基板１０の所定位置に絶縁板１５を介して貼り合わせることによってドライバＩＣ実装モジュールの基板部分の製作を完了する。
その後、４個のドライバＩＣチップをベース基板１０の所定位置に接着・固定すると共に、ドライバＩＣチップの各パッド端子と、ベース基板１０および共用フレキシブル配線基板２２の各端子との間をワイヤボンディングにより接続する。すなわち、ドライバＩＣチップの入力制御信号用パッド端子およびロジック電源用パッド端子は、クロス配線パターンを形成する共用フレキシブル基板上の対応する端子との間で、ワイヤボンディング接続することによって電気的接続を行う。また一方で、ドライバＩＣチップの出力用のパッド端子は、同じく共用フレキシブル基板上の出力端子配線パターンの対応する端子との間で、ワイヤボンディング接続することによって電気的接続を行う。さらに、ドライバＩＣチップの高圧電源用パッド端子およびアース用パッド端子は、ベース基板上の対応する端子との間で、ワイヤボンディング接続することによって電気的接続を行う。
【００６２】
さらに、ドライバＩＣチップ、およびワイヤボンディングが行われた領域に対して封止処理を行うと共に、入力コネクタ５の半田付け接続を行うことによって、ドライバＩＣ実装モジュール全体の組み立てを完成する。
上記の第２の実施例の特徴は、前述の第１の実施例と異なり、クロス配線パターンと出力端子配線パターンを一枚の共用フレキシブル基板により形成してしまうため、全体としてシンプルになるように構成され、部品数節減および取扱い上の工数削減が可能になり、ドライバＩＣ実装モジュール全体としてのコストダウンを達成することが可能になることである。
【００６３】
本願出願人は、先に、特開平９−１６０５２５号公報に示すような従来の面放電型ＡＣプラズマディスプレイパネルに対して新しい表示機能を付加できる駆動方式および回路方式を開発した。この駆動方式は、Ａｌｉｓ（Alternate lighting of surfaces）駆動方式とよばれるインターレース方式の面放電型ＡＣプラズマディスプレイパネル駆動方式である。
【００６４】
このＡｌｉｓ駆動方式は、表示パネルの維持電極および走査電極により挟まれた全ての領域を表示セルとして対称に形成するとともに、新しい駆動技術によりこれら全ての表示セルに対する正常な表示動作を可能としたものであり、表示容量を従来の面放電型ＡＣプラズマディスプレイパネル（例えば、図２２参照）の２倍に拡大することにより高精細表示を実現した。これから述べる第３〜第６の実施例は、駆動配線系のラインのインピータンスを充分低い値に保ちながら以上の駆動方法を実現するためのドライバＩＣ実装モジュールの構成を提供するものである。
【００６５】
ここでは、第３〜第６の実施例を説明する前に、図５〜図１２を参照しながら、第３〜第６の実施例の前提となるＡｌｉｓ駆動方式を用いた面放電型ＡＣプラズマディスプレイパネル駆動装置およびその駆動方法を説明する。
図５は、インターレース方式の面放電型ＡＣプラズマディスプレイパネルの概略的構成を示す平面図である。
【００６６】
図５に示すプラズマディスプレイパネル１００では、表示ライン（表示行）Ｌ１のみについて画素を点線で示している。ここでは、説明を簡単にするために、プラズマディスプレイパネル１００の画素数を、モノクロ画素換算で６×８＝４８としている。本発明は、カラー又はモノクロのいずれにも適用でき、カラーの１画素はモノクロの３画素に相当する。
【００６７】
プラズマディスプレイパネル１００は、製造を容易にしかつ画素ピッチを縮小して高精細化を図るために、一般のプラズマディスプレイパネルから行方向の隔壁を除去した構成となっている。この除去により隣合う表示ライン間の影響で誤放電が生じないように、後述の如く面放電の電極間Ｌ１〜Ｌ８の奇数行と偶数行とでサステインパルス（維持電圧パルス）の電圧波形が互いに逆相になるようにインターレース走査する。
【００６８】
図６は、図５のプラズマディスプレイパネルのカラー画素１００ａの対向間隔を広げた状態を示す斜視図であり、図７は、図５のプラズマディスプレイパネルのカラー画素１００ａの維持電極Ｘ１に沿った縦断面図である。
図６および図７において、ガラス基板１１０の一面には、ＩＴＯ膜等の透明電極１２１、１２２が互いに平行に配置され、透明電極１２１、１２２の長手方向に沿った電圧低下を低減するために、銅（Ｃｕ）等の金属電極１３１、１３２がそれぞれ透明電極１２１、１２２上の中央線に沿って形成されている。透明電極１２１と金属電極１３１とで維持電極Ｘ１が構成され、透明電極１２２と金属電極１３２とで走査電極Ｙ１が構成されている。ガラス基板１１０、電極Ｘ１および電極Ｙ１上には、壁電荷保持用の誘電体１４０が被着され、さらにその上にＭｇＯ保護膜１５０が被着されている。
【００６９】
また一方で、ガラス基板１６０の、ＭｇＯ保護膜１５０と対向する面には、維持電極Ｘ１および走査電極Ｙ１と直交する方向に、アドレス電極Ａ１、Ａ２およびＡ３ならびにこれらの間を仕切る隔壁１７１〜１７３が形成されている。これらの隔壁によって、アドレス電極と維持電極および走査電極とが交差する領域には、それぞれ放電セル（通常、単にセルとよぶ、あるいは、スリットともよぶ）が形成される。さらに、隔壁１７１と隔壁１７２との間、隔壁１７２と隔壁１７３との間、および隔壁１７３と隔壁１７４との間には、それぞれ、放電により生じた紫外線が入射して赤色光を発する蛍光体１８１、緑色光を発する蛍光体１８２および青色光を発する蛍光体１８３が被着されている。蛍光体１８１〜１８３とＭｇＯ保護膜１５０との間の放電空間には、例えばＮｅ＋Ｘｅペニング混合ガスが封入されている。
【００７０】
隔壁１７１〜１７４は、放電により生じた紫外線が隣接画素に入射するのを防止し、かつ、放電空間を形成するためのスペーサとして機能する。蛍光体１８１〜１８３を同一物質にすれば、プラズマディスプレイパネル１００はモノクロ表示用となる。
図５に示すようなプラズマディスプレイパネルを使用したプラズマディスプレイパネル駆動装置においては、選択されたセルに対し所定の表示データの書き込みを行うために必要な複数種の駆動電圧パルスを、維持電極、走査電極およびアドレス電極に供給する駆動回路と、これらの駆動電圧パルスを供給する順序を制御する制御回路とが設けられている。上記駆動回路は、維持電極Ｘ１〜Ｘ５に書き込みパルスやサステインパルス等を供給する奇数および偶数Ｘサステイン回路（共通ドライバ）と、走査電極Ｙ１〜Ｙ４にスキャンパルスやサステインパルス等を供給する奇数および偶数Ｙサステイン回路（共通ドライバ）と、アドレス電極Ａ１〜Ａ６にアドレス電圧パルス等を供給するアドレス回路とを含む。
【００７１】
図８は、図５のプラズマディスプレイパネルのカラー画像を形成するためのフレームの構成例を示す図であり、図９は、図８のフレームのアドレス期間における表示走査の順番を示す図である。
図８に示すフレームは、奇数フィールドと偶数フィールドとに２分割され、いずれのフィールドも第１〜３サブフィールドからなる。各サブフィールドにつき、奇数フィールドではプラズマディスプレイパネル１００の各電極に後述の図１０に示す波形の電圧を供給して図５の表示ラインＬ１、Ｌ３、Ｌ５およびＬ７を表示させ、偶数フィールドではプラズマディスプレイパネル１００の各電極に後述の図１１に示す波形の電圧を供給して図５の表示ラインＬ２、Ｌ４、Ｌ６およびＬ８を表示させる。第１〜３サブフィールドでの維持放電期間はそれぞれＴ１、２Ｔ１および４Ｔ１となっており、各サブフィールドではその期間の長さに比例した回数だけ維持放電が行われる。これにより、輝度が８階調となる。同様に、サブフィールド数を８にし、維持放電期間の比を１：２：４：８：１６：３２：６４：１２８とすれば、輝度が２５６階調となる。
【００７２】
アドレス期間での表示ラインの走査は、図９の（Ａ）部の○内の番号順に行われる。すなわち、奇数フィールドでは表示ラインＬ１、Ｌ３、Ｌ５およびＬ７の順に走査され、偶数フィールドでは表示ラインＬ２、Ｌ４、Ｌ６およびＬ８の順に走査される。
図１０は、従来の第１例によるプラズマディスプレイパネル駆動方法を示す奇数フィールドでの電極印加電圧波形図であり、図１１は、従来の第１例によるプラズマディスプレイパネル駆動方法を示す偶数フィールドでの電極印加電圧波形図である。実際には図８に示したように、奇数フィールドおよび偶数フィールドはそれぞれ維持放電期間の長さが異なる複数のサブフィールドを有しているが、ここでは簡単のために１サブフィールドのみを示した。
【００７３】
まず初めに、奇数フィールドでの動作を図１０に基づいて説明する。図１０中のＷ、Ｅ、ＡおよびＳは、全面書き込み放電、全面自己消去放電、アドレス放電および維持放電が生ずる時点をそれぞれ示している。以下、簡単化のために次のように総称する。
維持電極（すなわち、Ｘ電極）：電極Ｘ１〜Ｘ５
奇数維持電極：電極Ｘ１、Ｘ３およびＸ５
偶数維持電極：電極Ｘ２およびＸ４
走査電極（すなわち、Ｙ電極）：電極Ｙ１〜Ｙ４
奇数走査電極：電極Ｙ１およびＹ３
偶数走査電極：電極Ｙ２およびＹ４
アドレス電極（すなわち、Ａ電極）：アドレス電極Ａ１〜Ａ６
また一方で、
Ｖｆｘｙ：隣合う維持電極と走査電極との間の放電開始電圧
Ｖｆａｙ：対向するアドレス電極と走査電極との間の放電開始電圧
Ｖｗａｌｌ：隣合う維持電極と走査電極との間の放電により生じた壁電荷による、正の壁電荷と負の壁電荷との間の電圧（壁電圧）
とする。
【００７４】
代表的に、Ｖｆｘｙ＝２９０Ｖ、Ｖｆａｙ＝１８０Ｖである。さらに、アドレス電極と維持電極との間をＡ−Ｘ電極間の電圧と略記し、かつ、アドレス電極と走査電極との間をＡ−Ｙ電極間の電圧と略記し、さらに、他の電極間についても同様の記号にて略記することとする。
（１）リセット期間
リセット期間では、維持電極に供給される電圧波形は全面書き込みパルス（通常、単に書き込みパルスと称する）で互いに同一であり、走査電極に供給される電圧波形は０Ｖで互いに同一であり、アドレス電極に供給される電圧波形は中間電圧パルスで互いに同一である。
【００７５】
最初、各電極の印加電圧は０Ｖとなっている。リセット期間の前の維持放電期間の最後のサステインパルスにより、点灯していたセル（画素）、すなわち表示スリットのＭｇＯ保護膜１５０上には、維持電極側に正の壁電荷が存在し走査電極側に負の壁電荷が存在する（すなわち、正の極性の壁電荷が残留する）。消灯していたセル、すなわち非表示スリットの維持電極側および走査電極側には壁電荷が殆ど存在しない。
【００７６】
ａ≦ｔ≦ｂの期間において、維持電極に電圧Ｖｗのリセット放電パルス（すなわち、書き込みパルス）が供給され、アドレス電極に電圧Ｖａｗの中間電圧パルスが供給される。例えばＶｗ＝３１０Ｖであって、Ｖｗ＞Ｖｆｘｙであり、壁電荷の有無に係わらず隣り合うＸ−Ｙ電極間、すなわち表示ラインＬ１〜Ｌ８のＸ−Ｙ電極間で全面書き込み放電（点灯セルまたは非点灯セルに関係なく、全てのセルに対して行われるので、全セル書き込み放電ともよばれる）Ｗが生じ、発生した電子および正イオンがＸ−Ｙ電極間電圧Ｖｗによる電界で引かれて逆極性の壁電荷（すなわち、負の極性の壁電荷）が生じ、これにより放電空間の電界強度が低減し、１μｓ〜数μｓで放電が終結する。電圧ＶａｗはＶｗ／２程度であり、リセット放電パルス印加時にはＡ−Ｘ電極間の電圧とＡ−Ｙ電極間の電圧とが互いに逆相で絶対値がほぼ等しくなるので、放電により蛍光体に付着する壁電荷の平均はほぼ零（０）になる。
【００７７】
ｔ＝ｂでリセット放電パルスが立ち下がると、すなわち壁電圧と逆極性の印加電圧が消失すると、Ｘ−Ｙ電極間の壁電圧Ｖｗａｌｌが放電開始電圧Ｖｆｘｙより大きくなり、全面自己消去放電（全セル自己消去放電ともよばれる）Ｅが生ずる。この際、維持電極、走査電極およびアドレス電極がいずれも０Ｖであるので、理想的には、この全面自己消去放電により壁電荷は殆ど生ぜず、放電空間内でイオンと電子が再結合して殆ど完全に中和される。ただし、実際には、この全面自己消去放電においては、全ての壁電荷は完全に中和されず、負の極性の壁電荷がセル内に少し残留する。
【００７８】
（２）アドレス期間
アドレス期間では、奇数維持電極に供給される電圧波形は互いに同一であり、偶数維持電極に供給される電圧波形は互いに同一であり、非選択の走査電極に供給される電圧波形は電圧−Ｖｓｃで互いに同一である。走査電極はＹ１〜Ｙ４の順に選択され、選択された走査電極に電圧−Ｖｙの走査パルス（すなわち、スキャンパルス）が供給され、非選択の走査電極は電圧−Ｖｓｃにされる。例えば、
Ｖｓｃ＝Ｖａ＝５０Ｖ、Ｖｙ＝１５０Ｖ
である。
【００７９】
（ｃ≦ｔ≦ｄ）走査電極Ｙ１に電圧−Ｖｙの走査パルスが供給され、アドレス電極には点灯させようとするセルについて電圧Ｖａのアドレス電圧パルスが供給される。次の関係、
Ｖａ＋Ｖｙ＞Ｖｆａｙ
が成立しており、点灯させようとするセルについてのみアドレス放電が生じ、逆極性の壁電荷が生じて放電が終結する。このアドレス放電の際、電極Ｙ１と隣合う電極Ｘ１およびＸ２のうち、電極Ｘ１のみに電圧Ｖｘのパルスが供給されている。このアドレス放電でトリガされる場合のＸ−Ｙ電極間放電開始電圧をＶｘｙｔとすると、次の関係、
Ｖｘ＋Ｖｓｃ＜Ｖｘｙｔ＜Ｖｘ＋Ｖｙ＜Ｖｆｘｙ
が成立しており、表示ラインＬ１のＸ１−Ｙ１電極間で書き込み放電が生じ、自己放電しない程度の逆極性の壁電荷がＸ１−Ｙ１電極間に生成されて放電が終結する。他方、表示ラインＬ２のＸ２−Ｙ１電極間では放電が生じない。
【００８０】
（ｄ≦ｔ≦ｅ）電極Ｙ２に電圧−Ｖｙの走査パルスが供給され、偶数維持電極に電圧Ｖｘのパルスが供給され、アドレス電極には点灯させようとするセルについて電圧Ｖａのアドレス電圧パルスが供給され、同様にして、表示ラインＬ３のＸ２−Ｙ２電極間で書き込み放電が生じ、逆極性の壁電荷が生成され、他方、表示ラインＬ４のＸ３−Ｙ２電極間では放電が生じない。
【００８１】
以下、ｅ≦ｔ≦ｇにおいて上記同様の動作が行われる。
このようにして、表示ラインＬ１、Ｌ３、Ｌ５およびＬ７の順に、点灯しようとするセルについて、表示データの書き込み放電が生じ、その走査電極側に正の壁電荷が生成され、その維持電極側に負の壁電荷が生成される。すなわち、選択されたセル（表示スリット）においては、正の極性の壁電荷が形成されるが、選択されないセル（非表示スリット）においては、壁電荷は形成されない。
【００８２】
（３）維持放電期間
維持放電期間では、奇数維持電極および偶数走査電極に同位相かつ同電圧Ｖｓのサステインパルスの列が供給され、これらのサステインパルスの列の位相を１８０°（１／２周期）ずらしたサステインパルスの列が偶数維持電極および奇数走査電極に供給される。また一方で、最初のサステインパルスの立ち上がりに同期して、アドレス電極に電圧Ｖｅが供給され、維持放電期間が終了するまで保持される。
【００８３】
（ｈ≦ｔ≦ｐ）奇数走査電極および偶数維持電極に電圧Ｖｓのサステインパルスが供給される。奇数Ｙ−奇数Ｘ電極間のセルの実効電圧はＶｓ＋Ｖｗａｌｌとなり、偶数Ｙ−偶数Ｘ電極間のセルの実効電圧はＶｓ−Ｖｗａｌｌとなり、奇数Ｘ−偶数走査電極間および偶数Ｘ−奇数走査電極間のセルの実効電圧は２Ｖｗａｌｌとなる。次の関係、
Ｖｓ＜Ｖｆｘｙ＜Ｖｓ＋Ｖｗａｌｌ、２Ｖｗａｌｌ＜Ｖｆｘｙ
が成立しており、奇数Ｙ−奇数Ｘ電極間で維持放電が生じ、逆極性の壁電荷が生じて放電が終結する。その他の電極間では維持放電が生じない。したがって、奇数フィールド内での奇数表示ラインＬ１およびＬ５のみ表示が有効になる。偶数Ｙ−偶数Ｘ電極間では、この初回のみ維持放電が生じない。
【００８４】
（ｑ≦ｔ≦ｒ）奇数維持電極および偶数走査電極に電圧Ｖｓのサステインパルスが供給される。奇数Ｘ−奇数Ｙ電極間および偶数Ｙ−偶数Ｘ電極間のセルの実効電圧はいずれもＶｓ＋Ｖｗａｌｌとなり、奇数Ｙ−偶数Ｘ電極間および奇数Ｘ−偶数Ｙ電極間の実効電圧は零となる。これにより、奇数Ｘ−奇数Ｙ電極間および偶数Ｙ−偶数Ｘ電極間で維持放電が生じ、逆極性の壁電荷が生じて放電が終結する。その他の電極間では維持放電が生じない。したがって、奇数フィールドの全奇数表示ラインＬ１、Ｌ３、Ｌ５およびＬ７の表示が同時に有効になる。
【００８５】
以下、上記の場合と同様の維持放電が繰り返される。この場合、図１０中に記載した壁電荷から明らかなように、非表示ラインの奇数Ｙ−偶数Ｘ電極間および奇数Ｘ−偶数Ｙ電極間のセルの実効電圧は零となる。維持放電期間の最後の維持放電は、壁電荷の極性が上記リセット期間の初めの状態になるようにする。
つぎに、偶数フィールドでの動作を説明する。図１１において、奇数フィールドでは上記のように走査電極Ｙ１〜Ｙ４と図５の上側に隣合う維持電極Ｘ１〜Ｘ４との対の表示ラインＬ１、Ｌ３、Ｌ５およびＬ７の表示が有効になる。偶数フィールドでは電極Ｙ１〜Ｙ４と図５の下側に隣合う電極Ｘ２〜Ｘ５との対の表示ラインＬ２、Ｌ４、Ｌ６およびＬ８の表示を有効にすればよい。これは、電極Ｙ１に対する電極Ｘ１と電極Ｘ２の役割を逆にし、電極Ｙ２に対する電極Ｘ２と電極Ｘ３の役割を逆にし、以下同様にすればよい。すなわち、グループ化された奇数維持電極と偶数維持電極とに供給する電圧波形を互いに入れ替えればよい。図１１は、偶数フィールドでのこのような電極印加電圧波形を示す。
【００８６】
偶数フィールドでの動作は、以上の説明および図１１から明らかであり、概説すると、リセット期間では全面書き込み放電Ｗおよび全面自己消去放電Ｅが行われ、アドレス期間では電極Ｙ１〜Ｙ４が順に選択されて表示ラインＬ２、Ｌ４、Ｌ６、Ｌ８の順に表示データの書き込み放電が行われ、維持放電期間ではこれら表示ラインＬ２、Ｌ４、Ｌ６、Ｌ８での同時の維持放電が繰り返される。
【００８７】
さらに、図１０および図１１において、パルスの個数を低減することができれば消費電力を低減させることが可能になる。アドレス期間において、奇数維持電極および偶数維持電極に供給されるパルスを連続させることができれば、パルス数を低減させることが可能になる。これを実現するには、走査順を図９の（Ｂ）部に示すようにすればよい。すなわち、奇数フィールド内の表示ラインＬ１、Ｌ３、Ｌ５およびＬ７をさらに奇数行と偶数行にわけ、その一方を順に走査した後に他方を順に走査すればよい。偶数フィールドについても奇数フィールドの場合と同様のことがいえる。
【００８８】
図１２は、図５の面放電型ＡＣプラズマディスプレイパネルに対する駆動装置の概略的構成を示すブロック図である。
図１２のプラズマディスプレイパネル駆動装置２００において、制御回路２１０は、外部から供給されるデータ信号ＤＡＴＡをプラズマディスプレイパネルからなる表示パネル１００用のデータに変換して、アドレス回路２２０のシフトレジスタ２２１に供給する。さらに、制御回路２１０は、外部から供給されるクロック信号ＣＬＫ、垂直同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣに基づき、複数の制御信号を生成して各種の駆動回路へ供給する。
【００８９】
前述の図１０および図１１に示したような駆動電圧波形を各種の電極に印加するために、電源回路２９０から、アドレス回路２２０へ電圧Ｖａｗ、ＶａおよびＶｅが供給され、奇数Ｙ共通ドライバ２４０および偶数Ｙ共通ドライバ２５０の各々へ電圧−Ｖｓｃ、−ＶｙおよびＶｓが供給され、奇数Ｘ共通ドライバ２６０および偶数Ｘ共通ドライバ２７０の各々へ電圧Ｖｗ、ＶｘおよびＶｓが供給される。
【００９０】
シフトレジスタ２２１中の数値は、互いに同一構成の要素を識別するためのものであり、例えば２２１（３）はシフトレジスタ２２１の第３ビットを表している。他の構成要素についても同様である。
アドレス回路２２０では、アドレス期間において、制御回路２１０から１行（一つの表示ライン）分の表示データがシフトレジスタ２２１に供給されると、ビット２２１（１）〜（６）がそれぞれラッチ回路２２２のビット２２２（１）〜（６）に保持され、その値に応じて、アドレスドライバ２２３（１）〜（６）内のスイッチ素子（図示していない）がオン／オフ制御され、電圧Ｖａまたは０Ｖの２値電圧パターンがアドレス電極Ａ１〜Ａ６に供給される。
【００９１】
走査回路２３０は、シフトレジスタ２３１と走査ドライバ２３２とを備えている。アドレス期間では、シフトレジスタ２３１の直列データ入力端に垂直同期信号ＶＳＹＮＣの各サイクルの最初のアドレスサイクルのみ“１”が供給され、これがアドレスサイクルに同期してシフトされる。シフトレジスタ２３１のビット２３１（１）〜（４）の値により、走査ドライバ２３２（１）〜（６）内のスイッチ素子（図示していない）がオン／オフ制御され、選択電圧−Ｖｙまたは非選択電圧−Ｖｓｃが走査電極Ｙ１〜Ｙ４に印加される。すなわち、シフトレジスタ２３１のシフトにより走査電極Ｙ１〜Ｙ４が順に選択され、選択された走査電極Ｙに選択電圧−Ｖｙが印加され、非選択の走査電極Ｙに非選択電圧−Ｖｓｃが印加される。これら電圧−Ｖｙおよび−Ｖｓｃは、奇数Ｙ共通ドライバ２４０および偶数Ｙ共通ドライバ２５０から供給される。維持放電期間では、奇数Ｙ共通ドライバ２４０から走査ドライバ２３２（１）および（３）を介して走査電極のうち奇数番目の走査電極Ｙ１およびＹ３に、第１のサステインパルスの列が供給され、偶数Ｙ共通ドライバ２５０から走査ドライバ２３２（２）および（４）を介して走査電極のうち偶数番目の走査電極Ｙ２およびＹ４に、第１のサステインパルスの列と位相が１８０°ずれた第２のサステインパルスの列が供給される。
【００９２】
維持電極Ｘの回路では、維持放電期間において、奇数Ｘ共通ドライバ２６０から、維持電極のうち奇数番目の維持電極Ｘ１、Ｘ３およびＸ５に、上記第２のサステインパルスの列が供給され、偶数Ｘ共通ドライバ２７０から、維持電極のうち偶数番目の維持電極Ｘ２およびＸ４に、上記第１のサステインパルスの列が供給される。リセット期間においては、奇数Ｘ共通ドライバ２６０および偶数Ｘ共通ドライバ２７０からそれぞれ、維持電極Ｘ１〜Ｘ５に共通に全面書き込みパルスが供給される。アドレス期間においては、スキャンパルスに対応して、２アドレスサイクルのパルス列が奇数Ｘ共通ドライバ２６０から、維持電極のうち奇数番目の維持電極Ｘ１、Ｘ３およびＸ５に供給され、上記のパルス列の位相を１８０°ずらしたパルス列が、偶数Ｘ共通ドライバ２７０から、維持電極のうち偶数番目の維持電極Ｘ２およびＸ４に供給される。
【００９３】
換言すれば、上記の回路２２３、２３２、２４０、２５０、２６０および２７０は、電源回路２９０から供給される電圧をオン／オフするためのスイッチング回路である。
上記のようなインターレース方式の面放電型ＡＣプラズマディスプレイパネルの駆動方法を実現するには、前述したように、駆動回路の走査電極側および維持電極側の維持電圧パルス（サステインパルス）発生回路をそれぞれ奇数電極側用と偶数電極側用の２回路に分離して設けると共に、この分離構成に合わせて、ドライバＩＣチップも同様に奇数回路用ドライバＩＣ群と偶数回路用ドライバＩＣ群とに分離して設けるようにする。そして、両ドライバＩＣ群からの出力を引き出した後、配線をクロスさせて奇数番と偶数番の位置に再配列し直すことにより所定の出力端子列を得るようにしている。
【００９４】
この場合、従来のドライバＩＣ実装モジュールの構成では、出力端子配線パターンの並び換えのためのクロス配線は、多層配線基板が必要になるため、ドライバＩＣチップが搭載されている配線基板（すなわち、ベース基板）を用いて行うことになるが、多数の出力端子配線をクロスさせるためには、膨大な広さの配線エリアが必要になると共に異なる配線層間の導通用スルーホールを配線本数の少なくとも半数分設ける必要が出てくる。
【００９５】
この結果、ベース基板のアース配線層および高圧電源配線層を含む駆動配線系に対して充分な配線領域を確保することが困難になり、前述したような問題が発生する。
そこで、上記のような問題を解消するために考え出されたドライバＩＣ実装モジュールの構成が、第３〜第６の実施例である。
【００９６】
図１３は、本発明の第３の実施例に係るドライバＩＣ実装モジュールの回路構成を示すブロック図、図１４は、本発明の第３の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図、そして、図１５は、本発明の第３の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。
本発明の第３の実施例においては、図１３および図１４から明らかなように、前述の第１および第２の実施例と同じく２個の走査電極側のドライバＩＣ実装モジュール２５−１、２５−２内の一つのドライバＩＣ実装モジュール（９）の構成を示している。
【００９７】
このドライバＩＣ実装モジュールは、４個のドライバＩＣチップ４−１〜４−４（Ｍ１〜Ｍ４）を使用しており、奇数回路用ドライバＩＣチップ４−１、４−２は奇数回路用として奇数番目の出力端子部を駆動するための奇数回路用ドライバＩＣ群とし、偶数回路用ドライバＩＣチップ４−３、４−４は偶数回路用として偶数番目の出力端子部を駆動するための偶数回路用ドライバＩＣ群として分離・搭載する。
【００９８】
第３の実施例の実装基板の構成は、概略的にいって、母体となるベース基板６０と、このベース基板６０の表面に奇数回路用ドライバＩＣ群（Ｍ１、Ｍ２）と偶数回路用ドライバＩＣ群（Ｍ３、Ｍ４）の出力配列を再配列するためのクロス配線基板７０を接着して複合基板を形成し、さらに、入力部の入力コネクタ５の接続部と出力部の出力端子列７１とを設けたものである。
【００９９】
まず、ベース基板６０の詳細は、ドライバＩＣチップ４−１〜４−４を動作させるために必要な信号（制御信号とロジック電源５本）ＳＧ１〜ＳＧ４、高圧電源配線ＶＨ１、ＶＨ２、およびアース配線ＧＮＤ１、ＧＮＤ２が施されており、２〜４層の多層配線板を使用する。入力の信号線および電源線は、入力部の入力コネクタ５を通して所定の配線パターン（例えば、入力信号線および電源線配線パターン６１）に接続され、導通用スルーホール６２を有する多層配線により基板表面のＩＣチップ搭載部周辺まで引き出されてドライバＩＣチップとの接続端子が形成されている。上記ベース基板６０に形成された入力信号線および電源線配線パターン６１が、本発明の第４の配線部６に相当する。
【０１００】
さらに、クロス配線基板７０は、２層の配線基板とし、その表面のドライバＩＣチップに近接した端面近傍にドライバＩＣチップの出力用のパッド端子４０との接続端子４１およびクロス配線パターン７２を設けると共に、ドライバＩＣチップと反対の端面側に出力端子列７１を設けている。
このクロス配線パターン７２の配線構成は、奇数回路用ドライバＩＣチップからの出力端子配線については表面を使用してそのまま延伸して出力端子部の奇数端子として導出する一方、偶数回路用ドライバＩＣチップからの出力端子配線については、導通用スルーホールにより裏面側に回し、出力端子部手前の裏面側より導通用スルーホールを介して表面側に引き上げて出力端子部の偶数端子として導出している。上記クロス配線基板７０に形成されたクロス配線パターン７２および出力端子列７１が、本発明の第５の配線部７に相当する。
【０１０１】
以上のようなクロス配線基板７０をベース基板６０に積層するが、基板間の絶縁を取るため、クロス配線基板７０は絶縁材または絶縁板６３を介して接着する。
ドライバＩＣチップと基板との電気的接続は、ドライバＩＣチップをベース基板上のダイボンディングパッドに搭載し固定した後、ドライバＩＣチップの入力信号と電源関係のパッド端子とベース基板上の対応する端子との間をワイヤボンディングにより接続し、かつ、ドライバＩＣチップの出力用のパッド端子とクロス配線基板７０の対応する出力端子部との間をワイヤボンディングにより接続する。
【０１０２】
このワイヤボンディングによる接続後は、ドライバＩＣチップ自身とワイヤおよび接続用端子に対して樹脂封止することにより防湿保護を施す。
このようにして製作したドライバＩＣ実装モジュールを表示装置内に組み込む際には、ドライバＩＣ実装モジュールの出力端子部と、表示パネルの表示電極の端子とを一対一に対応させて接続するための別部材のフレキシブルケーブル等を準備して、このフレキシブルケーブル等を介して端子間を接続するようにする。
【０１０３】
上記の第３の実施例の構成によれば、ドライバＩＣチップからの出力ラインのクロス配線を、ドライバＩＣチップを搭載する基板とは別体の基板により構成するため、ドライバＩＣチップへのアース配線および高圧電源配線に充分な配線領域を確保することが可能になり、これらの駆動配線系のラインのインピーダンスを低く保つことを可能にする。この結果、表示パネルに対する安定な表示特性と動作マージンを確保した上で、全ての走査電極と維持電極と間の表示セルを使用した新しい駆動方法（すなわち、Ａｌｉｓ駆動方式）を確実に実現することができる。
【０１０４】
図１６は、本発明の第４の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図であり、図１７は、本発明の第４の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。
本発明の第４の実施例は、前述の第３の実施例と同じく新しい駆動方法を実現するための走査電極側のドライバＩＣ実装モジュールに対する適用例であり、ドライバＩＣチップの分離・搭載の構成は、前述の第３実施例と同じである。
【０１０５】
第４の実施例のドライバＩＣ実装モジュール９では、母体となるベース基板６０の構成は前述の第３の実施例とほぼ同等であるが、出力端子配線パターンを再配列するためのクロス配線基板を、ポリイミドフィルム等からなるフレキシブル配線基板７３により構成している点が、前述の第３の実施例と異なっている。
このフレキシブル配線基板７３は、前述の第３の実施例とほぼ同様に、２層配線構成によって再配列のための出力端子配線パターン７２を形成し、ドライバＩＣチップと反対の端面側に出力端子列７１を設けている。ただし、前述の第１および第２の実施例と同様に、出力端子部をベース基板６０との接着部領域より長めに引き出しておくことにより、この出力端子部自身を表示電極の端子との接続端子として直接使用できるように形成したものである。
【０１０６】
ドライバＩＣチップと各基板との電気的接続については、前述の第３の実施例とほぼ同等であるので、ここではその説明を省略する。
上記の第４の実施例のドライバＩＣ実装モジュールを表示装置内に組み込む場合は、前述の第３の実施例と異なり、出力端子列７１がフレキシブル配線基板７３により直接引き出されているため、表示パネルの表示電極の端子側に直接熱圧着して接続することが可能であり、部材数節減によるコストダウンと接続数節減による工数削減、および信頼性向上が図れる。
【０１０７】
上記のとおり、第４の実施例の構成によれば、Ａｌｉｓ駆動方式のような新しい駆動方法を容易に実現すると共に、コストダウンおよび信頼性向上も達成することが可能になる。
図１８は、本発明の第５の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図であり、図１９は、本発明の第５の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。
【０１０８】
本発明の第５の実施例は、前述の第３および第４の実施例と同じく新しい駆動方法を実現するための走査電極側のドライバＩＣ実装モジュールに対する適用例であり、ドライバＩＣチップの分離・搭載の構成は、前述の第３および第４の実施例と同じである。
第５の実施例のドライバＩＣ実装モジュール９では、入力部および出力部のクロス配線基板として、ポリイミドフィルム等からなる両面配線の共用フレキシブル配線基板８０を使用している。
【０１０９】
第５の実施例の構成の特徴は、前述の第２の実施例と同様に、両面配線の共用フレキシブル配線基板によりクロス配線することによって入力関係の配線系を構成し、この共用フレキシブル配線基板によりクロス配線することによって出力関係の配線系を構成している。すなわち、第５の実施例のドライバＩＣ実装モジュールは、上面側配線パターン８３および下面側配線パターン８４からなる両配線パターン部分を全て一枚のフレキシブル配線基板により実現するようにしたものである。両面配線の共用フレキシブル配線基板８０に形成された上面側配線パターン８３および下面側配線パターン８４は、共用フレキシブル配線部８を構成する。
【０１１０】
さらに、この共用クロス配線基板８０は、その表面のドライバＩＣチップに近接した端面近傍にドライバＩＣチップの出力用のパッド端子４０との接続端子４１およびクロス配線パターン８２を設けると共に、ドライバＩＣチップと反対の端面側に出力端子列８１を設けている。
上記のクロス配線パターン８２の配線構成は、奇数回路用ドライバＩＣチップからの出力端子配線については表面を使用してそのまま延伸して出力端子部の奇数端子として導出する一方、偶数回路用ドライバＩＣチップからの出力端子配線については、導通用スルーホールにより裏面側に回し、出力端子部手前の裏面側より導通用スルーホールを介して表面側に引き上げて出力端子部の偶数端子として導出している。
【０１１１】
そして、上記の共用フレキシブル配線基板８０の完成体をベース基板６０に貼り合わせることにより、ドライバＩＣ実装モジュールの基板部分が完成する。
図１８および図１９の実施例では、ベース基板６０の配線パターンとして、高圧電源配線ＶＨを構成する高圧電源パターン６６と、アース配線ＧＮＤを構成するアースパターン６５の２層パターンが、ベース基板６０に形成される。高圧電源パターン６６の高圧電源電圧は、導通用スルーホール６２および接続用端子６４を介してドライバＩＣチップに接続される。
【０１１２】
さらに詳しく説明すると、図１８および図１９の実施例では、奇数回路用ドライバＩＣ群を経由して表示パネルを駆動するための駆動電源系配線（駆動配線系）、および、奇数回路用ドライバＩＣ群に入力されドライバＩＣチップを制御するための各種の信号を供給する制御系配線（入力関係の配線系）が形成された奇数回路用の第４の配線部と、偶数回路用ドライバＩＣ群を経由して表示パネルを駆動するための駆動電源系配線（駆動配線系）、および、偶数回路用ドライバＩＣ群に入力されドライバＩＣチップを制御するための各種の信号を供給する制御系配線（入力関係の配線系）が形成された偶数回路用の第４の配線部とを備えている。さらに、上記実施例における第５の配線部は、上記奇数回路用ドライバＩＣ群の出力信号を奇数番目の対応する出力端子列（出力端子配線）に導出し、上記偶数回路用ドライバＩＣ群の出力信号を偶数番目の対応する出力端子列（出力端子配線）に導出するためのクロス配線パターン（配線層）が形成された構造になっている。
【０１１３】
さらに、図１８および図１９の実施例では、上記奇数回路用の第４の配線部の内の駆動電源系配線および制御系配線を、それぞれ第１番目の配線パターンおよび第２番目の配線パターンとして設けると共に、上記偶数回路用の第４の配線部の内の駆動電源系配線および制御系配線を、それぞれ第３番目の配線パターンおよび第４番目の配線パターンとして設けた構造になっている。
【０１１４】
さらに、図１８および図１９の実施例では、上記第１番目の配線パターンおよび上記第３番目の配線パターンを、リジットタイプのベース基板にて形成すると共に、上記第２番目の配線パターン、上記第４番目の配線パターンおよび上記第５の配線部を、フレキシブル配線基板にて形成した構造になっている。
換言すれば、第５の実施例のベース基板６０には、高圧電源配線ＶＨおよびアース配線ＧＮＤ以外の配線は殆ど配置する必要がないため、これらの駆動配線系のための領域が充分に確保されることにより、前述の第３および第４実施例に比べて、ベース基板自体の配線層数を削減（例えば、２層程度にする）することや、小型化を図ること等が可能になり、大幅なコストダウンを実現することができるようになる。
【０１１５】
図２０は、本発明の第６の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図であり、図２１は、本発明の第６の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。
本発明の第６の実施例は、前述の第３〜第５の実施例と同じく新しい駆動方法を実現するための走査電極側のドライバＩＣ実装モジュールに対する適用例であり、ドライバＩＣチップの分離・搭載の構成は、前述の第３〜第５の実施例と同じである。
【０１１６】
第６の実施例のドライバＩＣ実装モジュール９では、ベース基板自体に複雑なクロス配線を施す工夫をしてクロス配線基板部７７を含む共通基板６８を形成し、ドライバＩＣ実装モジュール全体がシンプルになるようにしている。
すなわち、第６の実施例のドライバＩＣ実装モジュールに使用される共通基板６８は、クロス配線層を含む共用クロス配線基板部７７をベース基板部６７の表面層に積層して形成したものであり、全体をコモン基板として一体的に形成・製造するようにしたものである。
【０１１７】
この共通基板の製造工程は、まず、ガラスエポキシ材からなる両面基板の表面層と裏面層を使用して導通用スルーホールによりクロス配線基板（共用クロス配線基板部７７）を作成する。
この共用クロス配線基板部７７には、前述の第１の実施例と同様の入力部のクロス配線パターンと、前述の第３の実施例と同様の出力部のクロス配線パターン８２および同クロス配線パターンから導出した出力端子列８１を形成し、ドライバＩＣチップ搭載部のダイボンディングパターンおよび入出力のパッド端子との関連接続端子等の必要な配線を形成することにより完成する。ドライバＩＣ実装モジュールの入力部のクロス配線パターンは、共通配線部６ｃを構成し、出力部のクロス配線パターンおよび出力端子列は、出力端子部を構成する。
【０１１８】
つぎに、ベース基板部は、前述の第５の実施例と同様に、表面層にベタ状のアースパターン６５、裏面層にベタ状の高圧電源パターン６６を配置した両面ガラスエポキシ基板により製作する。
このような構造の両面ガラスエポキシ基板の製作後に、共用クロス配線基板部７７およびベース基板部６７の両基板を貼り合わせて合体させることにより全体の共通基板を完成させる。このときに、ドライバＩＣチップ搭載部周辺のアース配線および高圧電源配線との接続用端子に対しては、ベース基板の配線と導通を取る必要がある。このような導通を取る工程は、両基板を貼り合わせた後、層間の導通をとるためのスルーホール用穴（すなわち、導通用スルーホール６２に対応する部分）を開け、このスルーホール用穴内に導通用のメッキを施すことにより行う。
【０１１９】
換言すれば、上記の第６の実施例では、前述の第１番目の配線パターン、第２番目の配線パターン、第３番目の配線パターン、第４番目の配線パターン、および第５の配線部の全てが、リジットタイプの共通基板にて形成された構造になっている。
上記のドライバＩＣチップでは、共通基板の表面のダイボンディングパターンに搭載し固定した後、各パッド端子と基板表面の相対応する端子との間をワイヤボンディングにより接続する。
【０１２０】
上記の第６の実施例においても、入力部および出力部のクロス配線パターンを共通基板の上層部に限定することができるので、多数のクロス配線用のスルーホールが基板を貫通するのを回避し、共通基板の下層部に設けられたアース配線おおび高圧電源配線に充分な配線領域を確保することが可能になり、前述したような実施例と同等の効果が期待できる。
【０１２１】
しかも、ドライバＩＣ実装モジュールの基板全体が一枚のリジット基板により構成されるため、構造がシンプル化されることによって装置全体の小型化とコストダウンが達成される。
なお、上述した第１の実施例〜第６の実施例において、各配線基板の表面の端子部やドライバＩＣチップや、その他部品の搭載部の電気的接続が必要な部分以外のエリアには、絶縁被覆（例えば、レジスト膜またはカバーレイフィルム）が施されるのが通常であるが、各々その説明を省略している。
【０１２２】
以上、本発明の実施例の構成の詳細に関し、３電極の面放電型ＡＣプラズマディスプレイパネルに適用した場合について述べたが、本発明の趣旨に従えば、対向電極型ＡＣプラズマディスプレイパネルに対してももちろん適用可能である。さらには、容量性の負荷特性を示すＥＬ表示パネルや大型のＬＣＤパネル等に対しても、駆動時に容量成分への充放電電流が流れる特性が類似していることより、本発明のドライバＩＣ実装モジュールが適用可能であることは明らかである。
【０１２３】
（付記１）  平板型表示パネルの表示電極を駆動するためのドライバＩＣチップと、該ドライバＩＣチップと電気的に接続される配線基板とを有するドライバＩＣ実装モジュールにおいて、少なくとも、
前記ドライバＩＣチップに入力され該ドライバＩＣチップ経由で前記平板型表示パネルを駆動するための電源電圧を供給する駆動電源系配線が形成された駆動電源系配線部と、
前記ドライバＩＣチップに入力され該ドライバＩＣチップを制御するための各種の信号を供給する制御系配線が形成された制御系配線部と、
前記ドライバＩＣチップから導出され前記平板型表示パネルの前記表示電極に接続するための出力端子配線が形成された出力端子配線部とを備え、
前記駆動電源系配線部、前記制御系配線部および前記出力端子配線部のそれぞれが、異なる配線層または配線領域に分離されて配置されると共に、それぞれの配線部と前記ドライバＩＣチップとの間で電気的な接続がなされている構成を有することを特徴とするドライバＩＣ実装モジュール。
（付記２）  前記駆動電源系配線が、ほぼ全域にわたって形成されるベタ状の高圧電源配線層、または、ほぼ全域にわたって形成されるベタ状のアース配線層を含むベタ配線パターンとして前記駆動電源系配線部に形成され、該ベタ配線パターンから前記ドライバＩＣチップに対し、前記電源電圧を直接供給するように構成される付記１記載のドライバＩＣ実装モジュール。
（付記３）  前記駆動電源系配線部、前記制御系配線部および前記出力端子配線部の３つの配線部の全て、または、この内の２つの配線部の組み合せからなる配線部が、１つの配線基板内に形成されている付記１または２記載のドライバＩＣ実装モジュール。
【０１２４】
（付記４）  平板型表示パネルの表示電極を駆動するためのドライバＩＣチップと、該ドライバＩＣチップと電気的に接続される配線基板とを有するドライバＩＣ実装モジュールにおいて、少なくとも、
前記ドライバＩＣチップに入力され該ドライバＩＣチップ経由で前記平板型表示パネルを駆動するための電源電圧を供給する駆動電源系配線が形成された駆動電源系配線部と、
前記ドライバＩＣチップに入力され該ドライバＩＣチップを制御するための各種の信号を供給する制御系配線が形成された制御系配線部と、
前記ドライバＩＣチップから出力される出力信号の配列順序を異なる配列順序に変換し、前記平板型表示パネルの表示電極に接続するための出力端子配線が形成された出力端子配線部とを備えることを特徴とするドライバＩＣ実装モジュール。
（付記５）  前記駆動電源系配線が、ほぼ全域にわたって形成されるベタ状の高圧電源配線層、または、ほぼ全域にわたって形成されるベタ状のアース配線層を含むベタ配線パターンとして前記駆動電源系配線部に形成され、該ベタ配線パターンから前記ドライバＩＣチップに対し、前記電源電圧を直接供給するように構成される付記４記載のドライバＩＣ実装モジュール。
（付記６）  前記ドライバＩＣチップが搭載される前記駆動電源系配線部、前記制御系配線部および前記出力端子配線部の表面の前記ドライバＩＣチップの周辺に接続用端子を設け、該接続用端子と前記ドライバＩＣチップ上の対応するパッド端子との間をそれぞれ接続するように構成される付記４または５記載のドライバＩＣ実装モジュール。
【０１２５】
（付記７）  奇数番目の前記出力端子配線に接続される奇数回路用ドライバＩＣ群と、偶数番目の前記出力端子配線に接続される偶数回路用ドライバＩＣ群とを有し、
前記奇数回路用ドライバＩＣ群を経由して前記平板型表示パネルを駆動するための駆動電圧を供給する駆動電源系配線が形成された奇数回路用の駆動電源系配線部と、
前記奇数回路用ドライバＩＣ群に入力され前記ドライバＩＣチップを制御するための各種の信号を供給する制御系配線が形成された奇数回路用の制御系配線部と、
前記偶数回路用ドライバＩＣ群を経由して前記平板型表示パネルを駆動するための電源電圧を供給する駆動電源系配線が形成された偶数回路用の駆動電源系配線部と、
前記偶数回路用ドライバＩＣ群に入力され前記ドライバＩＣチップを制御するための各種の信号を供給する制御系配線が形成された偶数回路用の制御系配線部とを備え、
前記出力端子配線部は、前記奇数回路用ドライバＩＣ群の出力信号を奇数番目の対応する前記出力端子配線に導出し、前記偶数回路用ドライバＩＣ群の出力信号を偶数番目の対応する前記出力端子配線に導出するための配線層が形成された構造になっている付記４から６のいずれか一項に記載のドライバＩＣ実装モジュール。
（付記８）  前記奇数回路用の駆動電源系配線部および制御系配線部の内の前記駆動電源系配線および前記制御系配線を、それぞれ奇数回路用の駆動電源系配線パターンおよび制御系配線パターンとして設けると共に、
前記偶数回路用の駆動電源系配線部および制御系配線部の内の前記駆動電源系配線および前記制御系配線を、それぞれ偶数回路用の駆動電源系配線パターンおよび制御系配線パターンとして設けた構造になっている付記７記載のドライバＩＣ実装モジュール。
（付記９）  前記駆動電源系配線部、前記制御系配線部および前記出力端子配線部の３つの配線部の全て、または、この内の２つの配線部の組み合せからなる配線部が、１つの配線基板内に形成されている付記４から８のいずれか一項に記載のドライバＩＣ実装モジュール。
【０１２６】
（付記１０）  入力部に複数の入力端子を設け、該複数の入力端子は、前記駆動電源系配線および前記制御系配線にそれぞれ接続される構造になっている付記１から９のいずれか一項に記載のドライバＩＣ実装モジュール。
（付記１１）  入力部に入力コネクタを実装し、電源電圧および各種の信号が、該入力コネクタを介して外部基板から前記駆動電源系配線および前記制御系配線へそれぞれ入力される構造になっている付記１から１０のいずれか一項に記載のドライバＩＣ実装モジュール。
【０１２７】
（付記１２）  平板型表示パネルの表示電極を駆動するためのドライバＩＣチップと、該ドライバＩＣチップと電気的に接続される配線基板とを有するドライバＩＣ実装モジュールにおいて、少なくとも、
前記ドライバＩＣチップに入力され該ドライバＩＣチップ経由で前記平板型表示パネルを駆動するための電源電圧を供給する駆動電源系配線と、
前記ドライバＩＣチップに入力され該ドライバＩＣチップを制御するための各種の信号を供給する制御系配線と、
前記ドライバＩＣチップから出力される出力信号の配列順序を異なる配列順序に変換し、前記平板型表示パネルの前記表示電極に接続するための出力端子配線とを備えると共に、
少なくとも前記駆動系配線が形成されたベース基板と、
少なくとも前記出力端子配線が形成されたサブ基板とから構成され、該サブ基板の少なくとも一部が前記ベース基板に貼り合わされて構成されていることを特徴とするドライバＩＣ実装モジュール。
（付記１３）  前記ベース基板の少なくとも一部に前記制御系配線が形成されて構成されている付記１２記載のドライバＩＣ実装モジュール。
（付記１４）  前記サブ基板の少なくとも一部に前記制御系配線が形成されて構成されている付記１２記載のドライバＩＣ実装モジュール。
（付記１５）  前記サブ基板が、フレキシブル基板で構成されている付記１２または１４記載のドライバＩＣ実装モジュール。
（付記１６）  前記平板型表示パネルが、プラズマディスプレイパネルである付記１から１５のいずれか一項に記載のドライバＩＣ実装モジュール。
【図面の簡単な説明】
【０１２８】
【図１】本発明の第１の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図である。
【図２】本発明の第１の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。
【図３】本発明の第２の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図である。
【図４】本発明の第２の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。
【図５】インターレース方式の面放電型ＡＣプラズマディスプレイパネルの概略的構成を示す平面図である。
【図６】図５の面放電型ＡＣプラズマディスプレイパネルのカラー画素の対向間隔を広げた状態を示す斜視図である。
【図７】図５の面放電型ＡＣプラズマディスプレイパネルのカラー画素の維持電極Ｘ１に沿った縦断面図である。
【図８】図５の面放電型ＡＣプラズマディスプレイパネルのカラー画素を形成するためのフレームの構成例を示す図である。
【図９】図８のフレームのアドレス期間における表示走査の順番を示す図である。
【図１０】図５の面放電型ＡＣプラズマディスプレイパネル駆動方法を示す奇数フィールドでの電極印加電圧波形図である。
【図１１】図５の面放電型ＡＣプラズマディスプレイパネル駆動方法を示す偶数フィールドでの電極印加電圧波形図である。
【図１２】図５の面放電型ＡＣプラズマディスプレイパネルに対する駆動装置の概略的構成を示すブロック図である。
【図１３】本発明の第３の実施例に係るドライバＩＣ実装モジュールの回路構成を示すブロック図である。
【図１４】本発明の第３の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図である。
【図１５】本発明の第３の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。
【図１６】本発明の第４の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図である。
【図１７】本発明の第４の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。
【図１８】本発明の第５の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図である。
【図１９】本発明の第５の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。
【図２０】本発明の第６の実施例に係るドライバＩＣ実装モジュールの構造を示す平面図である。
【図２１】本発明の第６の実施例に係るドライバＩＣ実装モジュールの構造を断面にて示す図である。
【図２２】一般の面放電型ＡＣプラズマディスプレイパネルの構成を模式的に示す平面図である。
【図２３】一般の面放電型ＡＣプラズマディスプレイパネルの構成を模式的に示す断面図である。
【図２４】一般の面放電型ＡＣプラズマディスプレイパネルに対する駆動回路の主要部を示すブロック図である。
【図２５】図２４の駆動回路の動作を説明するためのタイミングチャートである。
【図２６】図２４の走査電極側のドライバＩＣ実装モジュールとパネル電極との接続構造を示す平面図である。
【図２７】図２６のドライバＩＣ実装モジュールの回路構成を示すブロック図である。
【図２８】図２６のドライバＩＣ実装モジュールにおける各々のドライバＩＣチップの回路構成を示す回路図である。
【図２９】従来のドライバＩＣ実装モジュールの第１例の構造を断面にて示す図である。
【図３０】従来のドライバＩＣ実装モジュールの第２例の構造を断面にて示す図である。
【図３１】一般の面放電型ＡＣプラズマディスプレイパネルにおける走査電極の駆動電圧と駆動電流との関係を示すタイミングチャートである。
【符号の説明】
【０１２９】
１…第１の配線部
２…第２の配線部
２ｃ…共用クロス配線部
３…第３の配線部
３ｃ…出力端子部
４…ドライバＩＣチップ
５…入力コネクタ
６…第４の配線部
６ｃ…共通配線部
７…第５の配線部
８…共用フレキシブル配線部
９…ドライバＩＣ実装モジュール
１０…ベース基板
１１…アースパターン
１２…高圧電源パターン
１３…接続用端子
１４…導通用スルーホール
１５…絶縁板
２０…クロス配線基板
２１…クロス配線パターン
２２…共用フレキシブル配線基板
２３…上面側配線パターン
２４…下面側配線パターン
３０…フレキシブル配線基板
３１…出力端子配線パターン
４０…パッド端子
４１…接続用端子
６０…ベース基板
６１…入力信号線および電源線配線パターン
６２…導通用スルーホール
６３…絶縁板
６４…接続用端子
６５…アースパターン
６６…高圧電源パターン
６７…ベース基板部
６８…共通基板
７０…クロス配線基板
７１…出力端子列
７２…クロス配線パターン
７３…フレキシブル配線基板
７７…共用クロス配線基板部
８０…共用フレキシブル配線基板
８１…出力端子列
８２…クロス配線パターン
８３…上面側配線パターン
８４…下面側配線パターン
１００…表示パネル
（１０１−１）〜（１０１−３）…単色画素
１００ａ…カラー画素
１２１、１２２…透明電極
１３１、１３２…金属電極
１７１〜１７４…隔壁
１８１〜１８３…蛍光体
２００…プラズマディスプレイパネル駆動装置
２１０…制御回路
２２０…アドレス回路
２３０…走査回路
２４０…奇数Ｙ共通ドライバ
２５０…偶数Ｙ共通ドライバ
２６０…奇数Ｘ共通ドライバ
２７０…偶数Ｘ共通ドライバ
３００…表示パネル
３１０…前面ガラス基板
３２０…背面ガラス基板
３３０…隔壁
３４０…表示セル
３６０…蛍光体
３７０…制御回路
３８０…アドレス回路
３９０…Ｘ共通ドライバ
３９１…Ｙ共通ドライバ
３９２…走査回路
４００…ドライバＩＣチップ
４１０…パッド端子
４２０…接続用端子
４３０…プリント基板
４４０…入力信号線および電源線配線パターン
４５０…出力端子接続パターン
４６０…入力コネクタ
４６１、４６２…入力コネクタ
４７１、４７２…出力端子部
４８０…フレキシブル配線基板
４９０…出力端子配線パターン
５００…複合基板
５１０…プリント基板
５２０…入力信号線および電源線配線パターン
５３０…フレキシブル配線基板
５４０…出力端子配線パターン
【図１】
2005018032.tif 000003
【図２】
2005018032.tif 000004
【図３】
2005018032.tif 000005
【図４】
2005018032.tif 000006
【図５】
2005018032.tif 000007
【図６】
2005018032.tif 000008
【図７】
2005018032.tif 000009
【図８】
2005018032.tif 000010
【図９】
2005018032.tif 000011
【図１０】
2005018032.tif 000012
【図１１】
2005018032.tif 000013
【図１２】
2005018032.tif 000014
【図１３】
2005018032.tif 000015
【図１４】
2005018032.tif 000016
【図１５】
2005018032.tif 000017
【図１６】
2005018032.tif 000018
【図１７】
2005018032.tif 000019
【図１８】
2005018032.tif 000020
【図１９】
2005018032.tif 000021
【図２０】
2005018032.tif 000022
【図２１】
2005018032.tif 000023
【図２２】
2005018032.tif 000024
【図２３】
2005018032.tif 000025
【図２４】
2005018032.tif 000026
【図２５】
2005018032.tif 000027
【図２６】
2005018032.tif 000028
【図２７】
2005018032.tif 000029
【図２８】
2005018032.tif 000030
【図２９】
2005018032.tif 000031
【図３０】
2005018032.tif 000032
【図３１】
2005018032.tif 000033