(57)【要約】【課題】  ゲート電極を、第１ゲートパターン及びこの第１ゲートパターンを囲む第２ゲートパターンで形成して、ＬＤＤ領域の幅調節が容易で、且つゲート電極のアライメント不良を防止するＧＯＬＤＤ構造の薄膜トランジスタ及びその製造方法を提供する。【解決手段】  絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を具備する活性層と、この活性層上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されて、第１ゲートパターン及び第１ゲートパターンを囲む形状の第２ゲートパターンからなるゲート電極とを含み、ソース／ドレイン領域はＬＤＤ領域を具備し、ＬＤＤ領域はゲート電極と重畳される位置に設けられる薄膜トランジスタを提供する。【選択図】  図５
2005159306.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を具備する活性層と、
前記活性層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、第１ゲートパターン及び前記第１ゲートパターンを囲む第２ゲートパターンからなるゲート電極とを含み、
前記ソース／ドレイン領域は、ＬＤＤ（Lightly Doped Drain）領域を具備し、
前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記ゲート電極と重畳されることを特徴とする薄膜トランジスタ。
【請求項２】
前記第２ゲートパターンは、透明な導電性物質からなることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第２ゲートパターンは、ＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３の少なくとも一つからなることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
前記第２ゲートパターンは、２μｍ以下の厚さを有することを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記第２ゲートパターンは、１μｍ以下の厚さを有することを特徴とする請求項４記載の薄膜トランジスタ。
【請求項６】
前記ＬＤＤ領域は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの横方向領域の下部に形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項７】
前記ＬＤＤ領域の幅は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの厚さ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
前記ＬＤＤ領域は、２μｍ以下の幅を有することを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項９】
前記ＬＤＤ領域は、１μｍ以下の幅を有することを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１０】
絶縁基板上に活性層を形成する工程と、
前記活性層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に第１ゲートパターンを形成する工程と、
前記第１ゲートパターンをマスクとして前記活性層に低濃度ドーピングする工程と、
前記第１ゲートパターンを囲む形状の第２ゲートパターンを形成し、前記第１ゲートパターン及び前記第２ゲートパターンからなるゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記活性層に高濃度ドーピングしてソース／ドレイン領域を形成する工程とを含み、
前記ソース／ドレイン領域は、ＬＤＤ領域を具備し、
前記ＬＤＤ領域は、前記ゲート電極と前記絶縁基板の法線方向に向けて重畳されることを特徴とする薄膜トランジスタの製造方法。
【請求項１１】
前記ゲート電極を形成する工程は、前記第１ゲートパターンを具備する前記絶縁基板の全面に導電性物質膜を形成する工程と、
前記絶縁基板の全面にフォトレジストを形成する工程と、
前記絶縁基板の背面方向で露光して、第２ゲートパターンを形成するためのフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをマスクとして前記透明な導電性物質膜をパターニングして、前記第１ゲートパターンを囲む形状の第２ゲートパターンを形成する工程と、を含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記第２ゲートパターンは、透明な導電性物質からなることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記ゲートパターンは、ＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ２Ｏ３からなることを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記第２ゲートパターンは、２μｍ以下の厚さを有することを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記第２ゲートパターンは、１μｍ以下の厚さを有することを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記ＬＤＤ領域は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの横方向の下部に形成されることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記ＬＤＤ領域の幅は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの厚さ以下であることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記ＬＤＤ領域は、２μｍ以下の幅を有することを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記ＬＤＤ領域は、１μｍ以下の幅を有することを特徴とする請求項１８に記載の薄膜トランジスタの製造方法。
【請求項２０】
請求項１〜請求項１９のいずれかに記載の薄膜トランジスタを用いたことを特徴とする アクティブマトリックス平板表示装置。
【請求項２１】
前記平板表示装置は、液晶表示装置または有機電界発光表示装置であることを特徴とする請求項２０に記載のアクティブマトリックス平板表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタとこの製造方法及びこれを使用する平板表示装置に係り、より詳しくは、ＧＯＬＤＤ（Gate Overlapped Lightly Doped Drain）構造の薄膜トランジスタとこの製造方法及びこれを使用する平板表示装置に関する。
【背景技術】
【０００２】
スイッチング素子として薄膜トランジスタを使うアクティブマトリックス方式(Active Matrix Type)の平板表示装置には、各画素ごとに、各画素を駆動する画素駆動用薄膜トランジスタ、及び画素駆動用薄膜トランジスタを作動して走査線と信号線に信号を印加する駆動回路用薄膜トランジスタが形成されている。
【０００３】
薄膜トランジスタの中で多結晶シリコーン薄膜トランジスタは、レーザーを利用した結晶化技術の発展により非晶質シリコーン薄膜トランジスタと類似な温度で製作が可能になり、非晶質シリコーン薄膜トランジスタに比べて電子や正孔の移動度が高くて、ｎチャンネルとｐチャンネルを具備するＣＭＯＳ薄膜トランジスタの具現が可能で、大型絶縁基板上に、駆動回路用と画素駆動用を同時に形成することができるようになった。
【０００４】
ところが、ＣＭＯＳ多結晶シリコーン薄膜トランジスタの中で、ＮＭＯＳ薄膜トランジスタを用いる場合、一般的にドーピングイオンとしてリン(Ｐ)を使うことによって、ＰＭＯＳ薄膜トランジスタを製作する際に、ドーピングイオンとしてホウ素(Ｂ)を用いる場合と比較して、質量面で相対的に大きいので、シリコーン結晶が破壊されて損傷領域が発生するようになり、その損傷領域は、後段の活性化工程でも完全に回復できなくなる。
【０００５】
このような損傷領域の存在により、ソース領域からドレイン領域へ電子が加速されるときに、ゲート絶縁膜またはＭＯＳ界面へ電子が流入されるホットキャリアストレスが発生して電子移動度が減少されることにより、平板表示装置の駆動時に回路動作の安全性に致命的な影響を与え、また、オフ電流が大きくなる問題点が発生する。
【０００６】
このような問題点を解決するために、ゲートとソース／ドレイン領域の間の一定部分に未ドーピング領域を形成するオフセットを設定し、この部分の大きい抵抗により接合部位に生じる電界を減少させてオフ電流を減らす方法(オフセット構造)と、ソース／ドレイン領域の一定部分を低濃度でドーピングしてオフ電流を減らし、オン電流の減少を最小化できるようにＬＤＤ(Lightly Doped Drain)を形成する方法(ＬＤＤ構造)などが提案されている。
【０００７】
しかし、上述のようなオフセット構造、及びＬＤＤ構造は、現在のＬＴＰＳ(Low Temperature Poly Silicon)の技術が高集積化されるにことにより、ショートチャンネルデバイスの信頼性を向上させることにその限界がある。そこで、上述した問題点を解決するためにＧＯＬＤＤ構造の薄膜トランジスタが提案されている。
【０００８】
以下、添付した図面を参照して従来技術について説明する。図６〜図９は、従来のＧＯＬＤＤ構造の薄膜トランジスタを説明するための工程断面図である。
【０００９】
図６を参照すると、絶縁基板１００上にバッファ層１１０を形成し、このバッファ層１１０上に、非晶質シリコーン膜を蒸着して結晶化した後、パターニングして多結晶シリコーンからなる活性層１２０を形成する。
【００１０】
そして、活性層１２０を形成した後、この活性層１２０を含む絶縁基板１００の全面にゲート絶縁膜１３０を形成する。
【００１１】
ゲート絶縁膜１３０を形成した後、所定の導電型を有する不純物を低濃度でドーピング、即ち、ＬＤＤドーピングするための第１フォトレジストパターン１４０を形成する。
【００１２】
次いで、第１フォトレジストパターン１４０を形成した後、この第１フォトレジストパターン１４０をマスクとして低濃度ドーピングを実施し、活性層１２０に低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄを形成する。このとき、低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄの間の領域（符号１２１に示す領域）は薄膜トランジスタのチャンネル領域として作用する。
【００１３】
図７を参照すると、活性層１２０に低濃度の不純物をドーピングして、低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄを形成した後、第１フォトレジストパターン１４０を除去し、ゲート絶縁膜１３０上に、ゲート電極物質膜１５０を形成した後、ゲート電極の形成のための第２フォトレジストパターン１６０を形成する。
【００１４】
このとき、第２フォトレジストパターン１６０は、低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄと一部分が重畳されるように形成され、その重畳される領域の幅は、ステッパ（縮小投影露光装置）の解像度により、０．５μｍ以上となるように制約を受ける。
【００１５】
図８を参照すると、第２フォトレジストパターン１６０をマスクとして、ゲート電極物質膜１５０をパターニングし、ゲート電極１５５を形成する。このとき、ゲート電極１５５は、第２フォトレジストパターン１６０により低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄの各々と一部分が重畳されるように形成される。
【００１６】
そして、低濃度ソース／ドレイン領域１２３Ｓ、１２３Ｄと一部分が重畳されるようにゲート電極１５５を形成した後、ゲート電極１５５をマスクとして活性層１２０に高濃度不純物をドーピングして高濃度ソース／ドレイン領域１２５Ｓ、１２５Ｄを形成する。
【００１７】
図９を参照すると、ゲート電極１５５を具備する絶縁基板１００の全面に、高濃度ソース／ドレイン領域１２５Ｓ、１２５Ｄの一部分を露出させるコンタクトホール１７１、１７５を具備する層間絶縁膜１７０を形成し、このコンタクトホール１７１、１７５を通じて高濃度ソース／ドレイン領域１２５Ｓ、１２５Ｄと電気的に連結されるソース／ドレイン電極１８１、１８５を形成して、ＧＯＬＤＤ構造の薄膜トランジスタを形成する。
【００１８】
しかしながら、上述のような従来のＧＯＬＤＤ構造の薄膜トランジスタでは、ゲート電極と上下方向（絶縁基板の法線方向）で重畳される低濃度ソース／ドレイン領域、即ち、ＬＤＤ領域の幅は、ステッパの解像度により制約を受けて、０．５μｍ以下では調節しにくいという問題点がある。
【００１９】
また、フォトレジストマスクを利用して低濃度ドーピングを実行し、ゲート電極を形成した後、高濃度ドーピングを実行する方法では、低濃度ドーピングのための追加的なマスクが必要となり、ゲート電極のアライメント不良が発生する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は上述したような従来技術の問題点を解決するためになされたものであり、その目的は、ゲート電極を第１ゲートパターン及び前記第１ゲートパターンを囲む第２ゲートパターンで形成してＬＤＤ領域の幅調節が容易で、ゲート電極のアライメント不良を防止するＧＯＬＤＤ構造の薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置を提供することにある。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、本発明の薄膜トランジスタは、絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を具備する活性層と、前記活性層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、第１ゲートパターン及び前記第１ゲートパターンを囲む第２ゲートパターンからなるゲート電極とを含み、前記ソース／ドレイン領域は、ＬＤＤ（Lightly Doped Drain）領域を具備し、前記ＬＤＤ領域は、前記絶縁基板の法線方向に向けて、前記ゲート電極と重畳されることを特徴とする。
【００２２】
好ましくは、前記第２ゲートパターンは、透明な導電性物質からなり、より好ましくは、前記第２ゲートパターンは、ＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３の少なくとも一つからなることを特徴とする。
【００２３】
好ましくは、前記第２ゲートパターンは２μｍ以下の厚さを有し、より好ましくは、前記第２ゲートパターンは１μｍ以下の厚さを有する。
【００２４】
好ましくは、前記ＬＤＤ領域は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの横方向領域の下部に形成され、前記ＬＤＤ領域の幅は、前記第１ゲートパターンの側壁に形成される前記第２ゲートパターンの厚さ以下である。
【００２５】
好ましくは、前記ＬＤＤ領域は、２μｍ以下の幅を有し、より好ましくは、前記ＬＤＤ領域は、１μｍ以下の幅を有する。
【００２６】
また、本発明の薄膜トランジスタの製造方法は、絶縁基板上に活性層を形成する工程と、前記活性層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第１ゲートパターンを形成する工程と、前記第１ゲートパターンをマスクとして前記活性層に低濃度ドーピングする工程と、前記第１ゲートパターンを囲む形状の第２ゲートパターンを形成し、前記第１ゲートパターン及び前記第２ゲートパターンからなるゲート電極を形成する工程と、前記ゲート電極をマスクとして前記活性層に高濃度ドーピングしてソース／ドレイン領域を形成する工程とを含み、前記ソース／ドレイン領域は、ＬＤＤ領域を具備し、前記ＬＤＤ領域は、前記ゲート電極と前記絶縁基板の法線方向に向けて重畳されることを特徴とする。
【００２７】
好ましくは、前記ゲート電極を形成する工程は、前記第１ゲートパターンを具備する前記絶縁基板の全面に導電性物質膜を形成する工程と、前記絶縁基板の全面にフォトレジストを形成する工程と、前記絶縁基板の背面方向で露光して、第２ゲートパターンを形成するためのフォトレジストパターンを形成する工程と、前記フォトレジストパターンをマスクとして前記透明な導電性物質膜をパターニングして、前記第１ゲートパターンを囲む形状の第２ゲートパターンを形成する工程とを含む。
【００２８】
また、本発明は、前記薄膜トランジスタを使うアクティブマトリックス液晶表示装置またはアクティブマトリックス有機電界発光表示装置などのアクティブマトリックス平板表示装置を提供することを特徴とする。
【発明の効果】
【００２９】
本発明によると、ゲート電極を第１ゲートパターン及びこの第１ゲートパターンを囲む形状をなす第２ゲートパターンで形成するので、ＬＤＤ領域の幅調節が容易で、ゲート電極のアライメント不良を防止するＧＯＬＤＤ構造の薄膜トランジスタとその製造方法及びこれを用いた平板表示装置を提供することができる。
【発明を実施するための最良の形態】
【００３０】
以下、添付の図面を参照して、本発明による好ましい実施形態について詳しく説明する。図１〜図５は、本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタを説明するための工程断面図である。
【００３１】
本実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタは、第１ゲートパターン及びこの第１ゲートパターンを囲む透明な第２ゲートパターンからなるゲート電極と、活性層の低濃度ドーピング領域であるＬＤＤ領域が、絶縁基板の法線方向に向けて重畳して配置されている構造を有する。
【００３２】
図１を参照すると、絶縁基板２００上に、この絶縁基板２００から金属イオン等の不純物が拡散されて活性層(多結晶シリコーン)に侵透することを防止するためのバッファ層２１０を、ＰＥＣＶＤ、ＬＰＣＶＤ、スパッタリングなどの方法を用いて蒸着する。
【００３３】
次いで、バッファ層２１０を形成した後、このバッファ層２１０上にＰＥＣＶＤ、ＬＰＣＶＤ、スパッタリング等の方法を利用して、非晶質シリコーン膜を蒸着する。そして、真空炉で脱水素工程を実施する。なお、非晶質シリコーン膜を、ＬＰＣＶＤやスパッタリングで蒸着した場合、脱水素しないこともある。
【００３４】
その後、非晶質シリコーン膜に高エネルギーを照射する非晶質シリコーンの結晶化工程を通じて、非晶質シリコーンを結晶化し、多結晶シリコーン膜を形成する。 好ましくは、結晶化工程で、ＥＬＡ、ＭＩＣ、ＭＩＬＣ、ＳＬＳ、ＳＰＣ等の結晶化工程が使用される。
【００３５】
そして、多結晶シリコーン膜を形成した後、この多結晶シリコーン膜をパターニングして、活性層２２０を形成する。
【００３６】
次いで、活性層２２０上にゲート絶縁膜２３０を蒸着し、このゲート絶縁膜２３０上に第１導電性金属膜を蒸着した後、この導電性金属膜をパターニングして、第１ゲートパターン２４０を形成する。
【００３７】
第１ゲートパターン２４０を形成した後、この第１ゲートパターン２４０をマスクとして、導電性を有する不純物を低濃度ドーピング、即ち、ＬＤＤドーピングを実施して、低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄを形成する。このとき、低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄの間の領域（符号２２１に示す領域）は、薄膜トランジスタのチャンネル領域として作用する。
【００３８】
図２を参照すると、低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄを形成した後、第１ゲートパターン２４０を具備する絶縁基板２００の全面に、第２ゲートパターンを形成するための第２導電性物質膜２５０を形成する。
【００３９】
ここで、第２導電性物質膜２５０は、ＩＴＯ、ＩＺＯ、ＺｎＯ、Ｉｎ２Ｏ３などの透明な導電性物質を用いる。好ましくは、第２導電性物質膜２５０は、２μｍ以下の厚さを有し、より好ましくは、１μｍ以下の厚さを有する。これは、以後に形成されるフォトレジストパターン形成時の露光工程を、背面露光を用いて形成するためである。
【００４０】
その後、絶縁基板２００の全面に、第２導電性物質膜２５０をエッチングするフォトレジストパターン２６５を形成するための、フォトレジスト２６０を形成する。
【００４１】
図３を参照すると、フォトレジスト２６０を形成した後、絶縁基板２００の下部面で露光して、フォトレジストパターン２６５を形成する。即ち、背面露光を通じてフォトレジストパターン２６５を形成する。この際、絶縁基板２００、バッファ層２１０、ゲート絶縁膜２３０はそれぞれ光を透過するものであり、露光時間、光の強度、及びフォトレジスト２６０の厚さを設定することにより、フォトレジストパターン２６５を形成することができる。
【００４２】
フォトレジストパターン２６５を背面露光を通じて形成することにより、ステッパの解像度によるフォトレジストパターン２６５の精密度が高くなる。従って、以後に形成されるＧＯＬＤＤ構造のＬＤＤ領域の幅が、ステッパの解像度により制約を受けなくなり、０．５μｍ以下でも形成が可能で、ＬＤＤ領域の幅を数オングストローム単位で調節することが可能になる。
【００４３】
図４を参照すると、フォトレジストパターン２６５をマスクとして第２導電性物質膜２５０をエッチングして、第１ゲートパターン２４０を囲む形態の第２ゲートパターン２５５を形成し、第１ゲートパターン２４０及び第２ゲートパターン２５５からなるゲート電極Ｇを形成する。
【００４４】
第１ゲートパターン２４０、及び第２ゲートパターン２５５からなるゲート電極Ｇを形成した後、フォトレジストパターン２６５を除去して、ゲート電極Ｇをマスクとして活性層２２０に高濃度ドーピングを実施して、高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄを形成する。
【００４５】
このとき、第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５下部の、低濃度ソース／ドレイン領域２２３Ｓ、２２３Ｄは、第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５が存在することにより、高濃度ドーピングされなくて低濃度ドーピング状態で残留してＬＤＤ領域として作用するようになり、ゲート電極Ｇと低濃度ドーピング領域２２３Ｓ、２２３Ｄ、即ち、ＬＤＤ領域が重畳されるＧＯＬＤＤ構造を形成することができる。即ち、ＬＤＤ領域は第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５の横方向領域の下部に形成される。
【００４６】
また、ＧＯＬＤＤ構造のＬＤＤ領域は、第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５の厚さにより幅が決定されるので、ゲート電極Ｇと重畳されるＬＤＤ領域の幅は、第１ゲートパターン２４０の側壁に形成された第２ゲートパターン２５５の厚さ以下に形成される。この厚さは、ＬＤＤ領域の幅であり、好ましくは、２μｍ以下であり、より好ましくは、１μｍ以下である。
【００４７】
図５を参照すると、高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄを形成した後、絶縁基板２００の全面に層間絶縁膜２７０を形成して、パターニングして高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄの一部分を露出させるコンタクトホール２７１、２７５を形成する。
【００４８】
コンタクトホール２７１、２７５を形成した後、絶縁基板２００の全面に所定の導電膜を蒸着してパターニングして、高濃度ソース／ドレイン領域２２５Ｓ、２２５Ｄと電気的に連結されるソース／ドレイン電極２８１、２８５を形成して、ＧＯＬＤＤ構造の薄膜トランジスタを形成する。
【００４９】
上述のようなＧＯＬＤＤ構造の薄膜トランジスタは、低濃度ドーピングのための追加的なマスクを使用しない。従って、ゲート電極Ｇのアライメント不良を防止することができる。
【００５０】
また、第１ゲートパターン２４０及び第１ゲートパターン２４０を囲むように形成される第２ゲートパターン２５５からなるゲート電極Ｇを利用して、ＧＯＬＤＤ構造を形成することにより、ＬＤＤ領域の幅を第１ゲートパターン２４０の側壁に形成される第２ゲートパターン２５５の厚さで調節することができる。従って、ＬＤＤ領域の幅を２μｍ以下で形成することができ、好ましくは、１μｍ以下で形成することが可能である。
【００５１】
また、上述のようなＧＯＬＤＤ構造の薄膜トランジスタを利用して、一般的なアクティブマトリックス平板表示装置の製造方法、即ち、アクティブマトリックス液晶表示装置またはアクティブマトリックス有機電界発光表示装置の製造方法を実行してアクティブマトリックス平板表示装置を提供することができる。
【００５２】
以上、本発明の好適な実施の形態について添付の図面を参照して詳細に説明したが、以上の説明及び添付図面における多くの特定詳細は本発明のより全般的理解のために提供されるだけ、これら特定事項が本発明の範囲内で所定の変形や変更が可能であることは、当該技術分野で通常の知識を有する者には自明なことであろう。
【産業上の利用可能性】
【００５３】
本発明は、薄膜トランジスタのアライメント不良を防止する上で極めて有用である。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタの、第１の工程断面図である。
【図２】本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタの、第２の工程断面図である。
【図３】本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタの、第３の工程断面図である。
【図４】本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタの、第４の工程断面図である。
【図５】本発明の一実施形態に係るＧＯＬＤＤ構造の薄膜トランジスタの、第５の工程断面図である。
【図６】従来におけるＧＯＬＤＤ構造の薄膜トランジスタの、第１の工程断面図である。
【図７】従来におけるＧＯＬＤＤ構造の薄膜トランジスタの、第２の工程断面図である。
【図８】従来におけるＧＯＬＤＤ構造の薄膜トランジスタの、第３の工程断面図である。
【図９】従来におけるＧＯＬＤＤ構造の薄膜トランジスタの、第４の工程断面図である。
【符号の説明】
【００５５】
２００  絶縁基板
２１０  バッファ層
２２０  活性層
２２１  チャンネル領域
２２３Ｓ  低濃度ソース領域
２２３Ｄ  低濃度ドレイン領域
２２５Ｓ  高濃度ソース領域
２２５Ｄ  高濃度ドレイン領域
２３０  ゲート絶縁膜
２４０  第１ゲートパターン
２５０  第２導電性物質膜
２５５  第２ゲートパターン
２６０  フォトレジスト
２６５  フォトレジストパターン
２７０  層間絶縁膜
２７１，２７５  コンタクトホール
２８１  ソース電極
２８５  ドレイン電極
Ｇ  ゲート電極
【図１】
2005159306.tif 000003
【図２】
2005159306.tif 000004
【図３】
2005159306.tif 000005
【図４】
2005159306.tif 000006
【図５】
2005159306.tif 000007
【図６】
2005159306.tif 000008
【図７】
2005159306.tif 000009
【図８】
2005159306.tif 000010
【図９】
2005159306.tif 000011