(57)【要約】      （修正有）【課題】高倍速記録時においても高精度記録が可能で、簡単なオートレーザーコントロール回路を提供する。【解決手段】レーザーダイオード光出力電圧が、安定かつ、高倍速記録に対応可能なオートレーザーコントロール回路であるＷＲＩＴＥブロックにＧＣＡを設けることで、ＥＲＡＳＥのフィードバック電圧ＥＬＤの０％〜２５６％まで可変でき、必要なＷＲＩＴＥを供給出来る回路を有している。【選択図】      図１
2005018884.tif 000002
【特許請求の範囲】
【請求項１】
レーザーダイオードの出力を制御する差動増幅器と、レーザーダイオードの出力光のモニタ手段で検出する電圧を、差動増幅器の一方の入力端子に接続する手段と、第１の設定電圧とは異なる電圧の第２の設定電圧を保持する手段と、前記第１及び第２の設定電圧を切換えて、前記差動増幅器の他方の入力端子に接続する手段と、差動増幅器を第１の設定電圧でバッファ動作させる手段と、差動増幅器の出力電圧を、前記モニタ手段で検出する電圧に帰還して、差動増幅器の一方の入力端子に接続し、第２の設定電圧で差動増幅器をループ動作させる手段とを備え、第２の設定電圧でループ動作させた、電圧を用いて、ＧＣＡ回路を介して、出力する手段を備えたことを特徴とするオートレーザーパワーコントロール回路。
【請求項２】
レーザーダイオードの出力を制御する差動増幅器の出力とは別に、第３の設定電圧をＤＡＣから出力する手段を備えたことを特徴とするオートレーザーパワーコントロール回路。
【請求項３】
ＥＲＡＳＥ回路ブロックの出力が、ＷＲＩＴＥ回路ブロックの入力となっていることを特徴とするオートレーザーコントロール回路。
【請求項４】
ＥＲＡＳＥ回路ブロックの出力を入力とし、
電流ブースターへ帰還する回路を２以上備えることを特徴とする請求項４記載のオートレーザーコントロール回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光ディスク装置や書き換え型ＣＤ−ＲＯＭ装置などに使用されるオートレーザーパワーコントロール回路（以下、ＡＬＰＣ回路と称す）に関し、特にレーザーダイオードの光出力を一定に保つためのフィードバックループを形成する回路に関する。
【０００２】
【従来の技術】
レーザーダイオードは、使用する環境、あるいは、書き込みや読み出しなどのモード、または、継続使用時間などによって、その周囲温度が変わり、それに伴って光出力が大きく変化する。このため、光出力に大きな温度変化を持つレーザーダイオードの出力が一定になるように制御するためには、モニター用の光検出器（フォトダイオード）と、検出出力に基づいて、レーザーダイオードの光出力をフィードバック制御するＡＬＰＣ回路とが用いられる。また、ＣＤ−ＲＷなどの書き込み装置では、レーザー光だけで記録、再生を行うため、光出力の精度が重要である。
【０００３】
このＡＬＰＣ回路については、図６、図７を参照して説明する。まず、図６に示すように、レーザー駆動電流ＩＦ（ｍＡ）と光出力Ｐｏ（ｍＷ）によって決まるレーザーダイオードの光出力特性は、所定の電流を供給すれば、ほぼリニアに表されるが、その光出力は使用する温度Ｔｃ（５０℃、２５℃、０℃、−２５℃）によって著しく変化する。極端な場合、温度の影響を受けて、所定の電流値以下になると、レーザーの発振を停止したり、逆に光出力が増加しすぎると、レーザーダイオード素子そのものの破壊を招くことになる。
【０００４】
このような問題を解決する手段として、上述したＡＬＰＣ回路がもちいられ、そのＡＬＰＣ回路の動作を容易にするために、レーザーダイオードの近傍に光出力をモニタする光検出器（フォトダイオード）が組み込まれている。
【０００５】
次に図７に示すように、レーザーダイオード（ＬＤ）１は、負荷抵抗ＲＬと駆動トランジスタＱを介して駆動電流ＩＦが流れるが、この駆動電流ＩＦの変動や温度変動によって、光出力Ｐｏが増加すると、ＡＬＰＣ回路１６はモニタ用フォトダイオード（ＰＤ）２により、光出力の増大を検出し、モニタ電流Ｉｓを増加させ、駆動トランジスタＱにフィードバックをかける。このＡＬＰＣ回路１６は差動増幅器を含み、その＋入力端子に所定の基準電圧ｒｅｆを供給し、電源及びＧＮＤ間に直列接続した抵抗ＲＭとモニタ用ＰＤ２の接続電位を−入力端子に供給しているので、モニタ電流Ｉｓが増加すると、モニタ電流Ｉｓと抵抗ＲＭとの積による、差動増幅器の−入力端子の電位が低くなり、駆動トランジスタＱのベース電位を上昇させる。その結果接地点と駆動トランジスタＱのエミッタ間電圧が減少し、ＬＤ１に流れる電流ＩＦを少なくし、増加した光出力Ｐｏを元の値に戻すように帰還が働く。以上がＡＬＰＣ回路の動作原理である。（例えば、特許文献１参照。）
【０００６】
上述したＡＬＰＣ回路の具体例は、図５に示すように、ＬＤ１の光出力を逆バイアスに接続したモニタ用のＰＤ２で検出し、その検出した光電流を電流／電圧（Ｉ／Ｖ）変換器３で電圧Ｖ１に変換することにより、書込み用電圧（ＷＬＤ）端子にフィードバック電圧を出力する書込み（ＷＲＩＴＥ）ブロック６ａと、同様にそれぞれＩ／Ｖ変換器４，５を介して消去用電圧（ＥＬＤ）端子、読出し（再生）用電圧（ＲＬＤ）端子にフィードバック電圧を出力する消去（ＥＲＡＳＥ）ブロック７ａおよび、読出し（ＲＥＡＤ）ブロック８ａと、これらのＷＬＤ、ＥＬＤ、ＲＬＤ端子からの各電圧は電流ブースター１０を介し、ＬＤ１にそれぞれフィードバックされる。なお、電流ブースター１０では、書込み、消去、読出しのモードにより、いずれかの１つが選択されるが、ここでは図示を省略する。
【０００７】
このＡＬＰＣにおけるＷＲＩＴＥブロック６ａは、ディスクから読み取った基準電位設定データＷＲＰＯＷおよび、ためし書きのよって得られた前述の基準電圧ｒｅｆの最適値をデジタル化した最新の基準電圧設定データＷＲＣＵＲ（ＷＲＩＴＥ  ＣＵＲＲＥＮＴ）をアナログ変換するデジタル・アナログ変換器（ＤＡＣ）１１とＤＡＣ１１の出力Ｖ２とＩ／Ｖ変換器３の出力Ｖ１を抵抗Ｒ１で降下させた電圧とを比較するための差動増幅器１２と、差動増幅器１２の出力ＷＬＤを安定化させるコンデンサーＣ及び帰還抵抗Ｒ２とで形成される。
【０００８】
この回路動作は基準電圧設定データＷＲＣＵＲによるＤＡＣ１２の出力電圧Ｖ２と、ＷＲＩＴＥブロック６ａの入力電圧Ｖ１から抵抗Ｒ１の電圧降下分を差し引いた電圧とが等しくなるまでフィードバックによるループ動作が行われる。また、ＥＲＡＳＥブロック７ａ、ＲＥＡＤブロック８ａもフィードバックのためのループ動作を行うが、ＷＲＩＴＥブロック６ａにおける回路構成、動作と同様であるので、説明は省略する。
【０００９】
このように、レーザーダイオードの光出力を、各々（ＲＥＡＤ、ＥＲＡＳＥ、ＷＲＩＴＥ）をフィードバックループさせ制御を行っているが、回路の構成上、ＷＲＩＴＥ  ＰｏはＥＲＡＳＥ  Ｐｏの固定倍のＰｏしか出力できない構成になっている。
【００１０】
【特許文献１】
特開２００２−１５８３９６公報
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の技術によるＡＬＰＣ回路では、モニター用のフォトダイオードの光電流から電流／電圧（Ｉ／Ｖ）変換した電圧Ｖ１をＲＥＡＤブロック８ａ、ＥＲＡＳＥブロック７ａ及びＷＲＩＴＥブロック６ａのそれぞれにおいてフィードバックループを用いて制御することにより、レーザーダイオード（ＬＤ）の光出力が一定になるように制御している。
【００１２】
それぞれのブロックは、前述したように、ためし書きで得られた基準電圧を、デジタル電圧設定データに基づいて出力電圧の制御を行っている。但し、このためし書きの倍速は低倍速で行われているため、高倍速時の基準電圧値が違ってくるという問題がある。
【００１３】
また、各ブロックの出力電圧を任意に可変することが出来ず、ＷＲＩＴＥブロック６ａではＥＲＡＳＥブロック７ａの出力電圧に対して、予め設定された固定倍の出力電圧しか出力できない構成になっている。
【００１４】
そのため、高倍速記録時には書き込みのための光出力が不足し、記録精度が劣化するという問題があった。
【００１５】
本発明は、このような技術的背景のもとでなされたものである。したがって、本発明の目的は、高倍速記録時においても高精度で記録が可能なオートレーザーコントロール回路を提供することであると共に、回路構成の簡素化をも提供するものである。
【００１６】
【課題を解決するための手段】
本発明のＡＬＰＣ回路は、レーザーダイオードの出力を制御する、差動増幅器と、レーザーダイオードの出力光のモニタ手段で検出する電圧を、前記差動増幅器の一方の、入力端子に接続する手段と、第１の設定電圧を保持する手段と、前記第１の設定電圧とは異なる電圧の第２の設定電圧を保持する手段と、前記差動増幅器を前記第１の設定電圧でバッファ動作させる手段と、前記差動増幅器の出力電圧を前記モニタ手段で検出する電圧に帰還して、前記差動増幅器の一方の入力端子に接続し、前記第２の設定電圧で前期差動増幅器をループ動作させる手段とを、備えて構成される。
【００１７】
その第１及び第２の設定電圧を保持する手段は、デジタル値を保持するレジスターと前記デジタル値をアナログ電圧に変換するデジタル・アナログ変換器から形成される。
【００１８】
また、本発明のＡＬＰＣ回路は、動作開始時は前記第１の設定電圧で所定時間バッファ動作し、所定時間後に前記第２の設定電圧でループ動作さるよう形成される。更に、ＷＲＩＴＥ  Ｐｏに関しては、ＥＲＡＳＥのフィードバック電圧を、ＧＣＡ回路を用いて、可変し出力する手段を有している。尚、ＧＣＡのゲインセレクトはレジスタで行う。
【００１９】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２０】
図１は本発明の第１の実施の形態に係るＡＬＰＣ回路の構成を示す図である。
【００２１】
図１に示すように、本実施の形態に係るＡＬＰＣ回路は、ＬＤ１に対する消去動作のための電圧を出力するフィードバックループを形成するＥＲＡＳＥブロック７ｂと、読出し（再生）動作のための電圧を出力するフィードバックループを形成するＲＥＡＤブロック８ｂとを有し、さらに、ＥＲＡＳＥブロック７ｂの出力である消去用電圧（ＥＬＤ）をもとに、記録動作のための任意の出力電圧を設定できるＷＲＩＴＥブロック６ｂから構成される。
【００２２】
まず、ＣＤ−ＲＷに対する記録動作について説明する。
【００２３】
ＥＲＡＳＥブロック７ｂは複数（ここでは、２つのケースを示す）のデジタル設定電圧データＥＲＣＵＲとＥＲＰＯＷを内臓している。
【００２４】
ここでＥＲＣＵＲはＬＤ１を用いて行った、ためし書きによって得られた差動増幅器の基準電圧の最適値をデジタル化した値であり、またＥＲＰＯＷは、ためし書きの際、差動増幅器の基準電圧がＥＲＣＵＲのときの差動増幅器の出力電圧（ＥＬＤ）をデジタル化した値である。
【００２５】
そして消去動作が終了し読出し動作にモードが切り替わるとき、そのときの出力電圧ＥＬＤが次回の消去動作のためにＥＲＰＯＷに上書きされる。
【００２６】
ＥＲＡＳＥブロック７ｂには、Ｉ／Ｖ変換器４の出力電圧Ｖ３を差動増幅器１２の負極側入力端子に供給するか否かを切換える第１のスイッチＳＷ１と、差動増幅器１２の出力と負極側入力端子を短絡するか否かを切換える第２のスイッチＳＷ２と、設定電圧データＥＲＰＯＷとＥＲＣＵＲを切換える第３のスイッチＳＷ３が備えられており、これらのスイッチＳＷ１、ＳＷ２、ＳＷ３を所定のタイミングで制御している。
【００２７】
また、ＲＥＡＤブロック８ｂも読出し用設定電圧ＲＥＰＯＷとＲＥＣＵＲを対応して備えており、ＥＲＡＳＥブロック７ｂと同じ回路構成を有している。
【００２８】
一方、ＷＲＩＴＥブロック６ｂはＥＲＡＳＥブロック７ｂの出力電圧ＥＬＤを入力電圧とする利得可変増幅（ＧＣＡ）回路を備えており、ＥＲＡＳＥブロック７ｂの出力電圧ＥＬＤに対して任意の電圧を出力することができる。
【００２９】
次に本実施の形態に係るＡＬＰＣ回路の回路動作について説明する。
【００３０】
まず、初期設定のための１回目の記録時には、ＥＲＡＳＥブロック７ｂにおいて、あらかじめ保持された設定電圧データがＥＲＰＯＷ及びＥＲＣＵＲに設定される。
【００３１】
また、２回目以降の記録時には、前データの帰還電圧がＥＲＣＵＲに設定され、ＥＲＰＯＷにはＥＲＡＳＥブロック７ｂの出力電圧ＥＬＤが設定される。
【００３２】
この記録動作時には、設定電圧ＥＲＰＯＷがＤＡＣ１１に供給され、ＤＡＣ１１によってアナログ電圧に変換された出力電圧Ｖ４がスイッチＳＷ３を介して差動増幅器１２の正極側（基準電圧）に印加される。
【００３３】
このとき、スイッチＳＷ１はオフ（開放）され、スイッチＳＷ２はオン（閉成）しているため、Ｉ／Ｖ変換器４の出力電圧Ｖ３は差動増幅器１２に供給されず、差動増幅器１２の出力はスイッチＳＷ２を介して負極側入力と短絡される。
【００３４】
したがって、このときの差動増幅器１２は、単なるバッファとして機能する。
【００３５】
このバッファ動作において、ＥＬＤ端子電圧はＤＡＣ１１や差動増幅器１２の動作特性により数マイクロ秒（μＳ）程度の過渡特性を有するが、ＬＤ１に対する前回記録時の最終駆動電圧ＥＲＰＯＷに立ち上げることが出来る。
【００３６】
一方コンデンサＣはスイッチＳＷ２がオン（閉成）状態であることから短絡され、充電されることはない。
【００３７】
ＥＬＤ端子電圧が前回記録時の最終駆動電圧ＥＲＰＯＷに設定された後に通常記録が開始し、スイッチＳＷ１がオン、ＳＷ２がオフ、ＳＷ３がＥＲＣＵＲ側に切替わる。
【００３８】
このとき、ＤＡＣ１１には通常の設定電圧データＥＲＣＵＲが供給され、差動増幅器１２には、正極側入力に設定電圧ＥＲＣＵＲがアナログ変換された出力電圧Ｖ４が印加され、負極側入力にＩ／Ｖ変換機器４の出力Ｖ３から抵抗Ｒ１による電圧降下分だけ低くなった電圧が印加される。
【００３９】
この結果、コンデンサＣは充電を開始し、抵抗Ｒ２とコンデンサＣの時定数によって充電され、フィードバックループによるループ動作が開始される。
【００４０】
ＲＥＡＤブロック８ｂにおいても同様にフィードバックループが構成される。
【００４１】
一方、ＷＲＩＴＥブロック６ｂにおいては、ＥＲＡＳＥブロック７ｂの出力電圧ＥＬＤを利得可変増幅器（ＧＣＡ）１４に入力し、ＳＷ６を介してＷＲＩＴＥブロック６ｂの出力端子ＷＬＤに出力する。
【００４２】
ここで、利得可変増幅器（ＧＣＡ）１４においては、抵抗を用いたＲ−２Ｒ梯子型８ビットＤ／Ａ変換器を減衰器として用い、ＥＲＡＳＥブロック７ｂの出力電圧ＥＬＤを減衰させた後に非反転増幅器で増幅することにより、ＥＲＡＳＥブロック７ｂの出力電圧ＥＬＤの０％〜２５６％の電圧をＷＲＩＴＥブロック６ｂの出力電圧ＷＬＤとして得ることを可能としている。
【００４３】
図２に、ＣＤ−ＲＷ（コンパクトディスク−リライタブル）のＥＦＭ（８  ｔｏ  １４  Ｍｏｄｕｌａｔｉｏｎ）信号に対応した各ブロックの出力電圧波形を示す。図からわかるように本実施の形態によれば、消去動作時の出力電圧ＥＬＤに対して０％〜２５６％の範囲で任意の記録動作時の出力電圧ＷＬＤを得ることができるので、高倍速記録時においても書き込みのために充分な光出力が得られ、記録精度の向上を図ることができる。
【００４４】
また、ＷＲＩＴＥブロック６ｂにおいても設定電圧ＰＥＰＯＷ、ＰＥＳＴＰを備えることにより、Ｄ／Ａ変換器１５によりスイッチ６を介してあらかじめ設定した電圧を出力電圧ＷＬＤとして出力することも可能である。
【００４５】
これにより、汎用性を広げることができる。
【００４６】
次に本発明の第２の実施の形態について説明する。
【００４７】
第２の実施の形態は、図３に示すように第１の実施の形態に係るＡＬＰＣ回路にＷＲＩＴＥブロック６ｂと同じ回路構成からなるＰ２ＬＤブロック１３ｂを付加した構成とするものである。
【００４８】
これにより、ＤＶＤ−Ｒ（リコーダブル）、ＤＶＤ−ＲＷ（リライタブル）の動作モードに対応可能なＡＬＰＣ回路を構成することができる。
【００４９】
図４は、本発明の第２の実施の形態に係るＡＬＰＣ回路の出力電圧波形を示す図である。
【００５０】
図４（ａ）はＤＶＤ−Ｒ（リコーダブル）の動作モードに、図４（ｂ）はＤＶＤ−ＲＷ（リライタブル）にそれぞれ対応した記録動作時の出力電圧波形である。
【００５１】
ＤＶＤ−Ｒに対する記録時にはレーザーパワーの２値制御（図４（ａ）のＷＲＩＴＥレベルとＰＥＡＫレベル）が採用されているが、ＷＲＩＴＥレベルに対応してＥＲＡＳＥブロック７ｂの出力電圧ＥＬＤを、またＰＥＡＫレベルに対応してＷＲＩＴＥブロック６ｂの出力電圧ＷＬＤを使用することができる。
【００５２】
また、ＤＶＤ−ＲＷに対する記録時にはレーザーパワーの３値制御（図４（ｂ）のＥＲＡＳＥレベルとＷＲＩＴＥレベルとＰＥＡＫレベル）が採用されているが、ＥＲＡＳＥレベルに対応してＲＥＡＤブロック８ｂの出力電圧ＲＬＤを、ＷＲＩＴＥレベルに対応してＥＲＡＳＥブロック７ｂの出力電圧ＥＬＤを、ＰＥＡＫレベルに対応してＷＲＩＴＥブロック６ｂの出力電圧ＷＬＤを使用することができる。
【００５３】
そして、ＤＶＤ−Ｒ及びＤＶＤ−ＲＷのいずれの場合においても、記録動作の初期にＰ２ＬＤブロック１３ｂの出力電圧Ｐ２ＬＤを印加する。
【００５４】
これにより、ＤＶＤの矩形波記録時に、不足のパワーをＰ２ＬＤで補うことができる。
【００５５】
この出力電圧Ｐ２ＬＤは上述したように、ＥＲＡＳＥブロック７ｂの出力電圧ＥＬＤに対して０％〜２５６％の範囲で任意の電圧を得ることができるので、ＤＶＤ−Ｒ及びＤＶＤ−ＲＷを用いた高倍速記録時においても、書き込みのために充分な光出力が得られ、記録精度の向上を図ることができる。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、消去動作時の出力電圧に対して任意の記録動作時の出力電圧を得ることができるＡＬＰＣ回路が得られるので、高倍速記録時においても書き込みのために充分な光出力が得られ、記録精度の向上を図ることができる。
【００５７】
また、回路構成を簡素化でき、そのため回路構成の追加が可能となり、異なる仕様の光ピックアップに対応したＡＬＰＣ回路を容易に得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すＡＬＰＣ回路構成図である。
【図２】第１の実施例のマルチパルス記録の波形図である。
【図３】本発明の第２の実施例を示すＡＬＰＣ回路構成図である。
【図４】第２の実施例の矩形波パルス記録の波形図である。
【図５】従来のＡＬＰＣ回路の具体的構成図である。
【図６】一般的なレーザーダイオードの光出力特性図である。
【図７】従来のＡＬＰＣ動作の原理を説明する回路図である。
【符号の説明】
１              レーザーダイオード（ＬＤ）
２              フォトダイオード（ＰＤ）
３〜５          電流／電圧（Ｉ／Ｖ）変換器
６、６ａ〜ｂ    ＷＲＩＴＥ（書込）ブロック
７、７ａ〜ｂ    ＥＲＡＳＥ（消去）ブロック
８、８ａ〜ｂ    ＲＥＡＤ（読出）ブロック
９、  Ｐ２ＬＤブロック
１０、          電流ブースター
１１、１５      ＤＡＣ
１２、          差動増幅器
１３、          Ｐ２ＬＤブロック
１４、          ＧＣＡ
ＳＷ１〜ＳＷ６    スイッチ
１６  ＡＬＰＣ回路
【図１】
2005018884.tif 000003
【図２】
2005018884.tif 000004
【図３】
2005018884.tif 000005
【図４】
2005018884.tif 000006
【図５】
2005018884.tif 000007
【図６】
2005018884.tif 000008
【図７】
2005018884.tif 000009