(57)【要約】【課題】メモリカードに記憶されたコンテンツの不正コピーを、低コストで強固に防止する。【解決手段】メモリ制御部５２は、メモリ制御部５２の端子の接続パターンに対応するＩＤ（Ｂ）を取得し、取得された接続パターンに対応するＩＤ（Ｂ）を用いて、コンテンツを暗号化する。そして、メモリ制御部５２は、ＩＤ（Ｂ）を用いて暗号化されたコンテンツを、フラッシュメモリ５３に記憶させる。本発明は、例えば、コンテンツを記憶するメモリカードなどに適用できる。【選択図】      図６
2005018445.tif 000002
【特許請求の範囲】
【請求項１】
外部との間で信号をやりとりする複数の端子を有する半導体チップと、
前記複数の端子のうちの１以上の端子の接続状態に対応する暗号鍵を取得する取得手段と、
前記暗号鍵に基づきデータを暗号化する暗号化手段と
を備えることを特徴とするデータ処理装置。
【請求項２】
前記暗号化手段において暗号化されたデータを記憶する記憶手段をさらに備える
ことを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記記憶手段は、他の暗号鍵を記憶しており、前記暗号化手段は、前記他の暗号鍵にも基づいて、前記データを暗号化する
ことを特徴とする請求項２に記載のデータ処理装置。
【請求項４】
前記半導体チップは、前記記憶手段に対するデータの読み書きを制御する制御手段である
ことを特徴とする請求項２に記載のデータ処理装置。
【請求項５】
前記半導体チップは、多層基板上に、前記１以上の端子が外部に露出しないように配置されている
ことを特徴とする請求項１に記載のデータ処理装置。
【請求項６】
外部との間で信号をやりとりする複数の端子を有する半導体チップの、前記複数の端子のうちの１以上の端子の接続状態に対応する暗号鍵を取得する取得ステップと、
前記暗号鍵に基づきデータを暗号化する暗号化ステップと
を含むことを特徴とするデータ処理方法。
【請求項７】
外部との間で信号をやりとりする複数の端子を有する半導体チップの、前記複数の端子のうちの１以上の端子の接続状態に対応する暗号鍵を取得する取得ステップと、
前記暗号鍵に基づきデータを暗号化する暗号化ステップと
を含むことを特徴とするプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ処理装置及びデータ処理方法、並びにプログラムに関し、特に、例えば、メモリカードに記憶されたコンテンツの不正コピーを、低コストで強固に防止することができるようにしたデータ処理装置及びデータ処理方法、並びにプログラムに関する。
【０００２】
【従来の技術】
企業などで用いられる、例えば、従来のワンタイムパスワード（ＯＴＰ（Ｏｎｅ  Ｔｉｍｅ  Ｐａｓｓｗｏｒｄ））認証システムなどにおいて、ＯＴＰシステムを構成するディジタル記録デバイスやメモリカードなどには、それぞれユニークなＩＤが書き込まれている。そして、ディジタル記録デバイスやメモリカードに、コンテンツを記録する際には、記録されるコンテンツを保護するため、書き込まれているＩＤを暗号鍵として用いて、コンテンツを暗号化して記録する。これにより、ｂｉｔ  ｂｙ  ｂｉｔ  ｃｏｐｙｉｎｇ（ビットバイビットでのコピー）等の不正コピーを防いでいる。
【０００３】
図１は、従来のメモリカードの第１の構成の一例を説明する図である。図１のメモリカード１は、メモリ制御部２とフラッシュメモリ３とから構成されている。
【０００４】
また、メモリ制御部２は、例えば、ＮＶＭ（Ｎｏｎ  Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ）などの不揮発性メモリ４と、図示せぬ制御部やＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などから構成されている。不揮発性メモリ４には、工場出荷時にあらかじめ書き込まれたユニークなＩＤ（Ａ）が記憶されており、メモリ制御部２は、不揮発性メモリ４にあらかじめ書き込まれたＩＤ（Ａ）に基づき、外部から供給されるコンテンツＣｏｎｔｅｎｔｓを暗号化し、その暗号化されたコンテンツ（以下、適宜、暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）と称する）を、フラッシュメモリ３に供給して記憶させる（書き込む）。
【０００５】
フラッシュメモリ３は、メモリ制御部２から供給された暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）を記憶する。
【０００６】
また、メモリ制御部２は、フラッシュメモリ３に記憶された暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）を読み出し、不揮発性メモリ４に記憶されたＩＤ（Ａ）に基づいて復号して、外部に出力する。暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）は、コンテンツＣｏｎｔｅｎｔｓを、ＩＤ（Ａ）で暗号化したものであるから、不揮発性メモリ４に記憶されたＩＤ（Ａ）によって、コンテンツＣｏｎｔｅｎｔｓに、正常に復号することができる。
【０００７】
図１において、フラッシュメモリ３に記憶された暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）を、不正に、別のメモリカード１１を構成するフラッシュメモリ１３にコピーする場合を考える。なお、メモリカード１１は、メモリカード１のメモリ制御部２とフラッシュメモリ３とそれぞれ同様に構成されるメモリ制御部１２とフラッシュメモリ１３とから構成されている。但し、メモリ制御部１２の不揮発性メモリ１４には、メモリ制御部２の不揮発性メモリ４に記憶されたＩＤ（Ａ）とは異なるＩＤ（Ｂ）が記憶されている。
【０００８】
いま、フラッシュメモリ１３に、フラッシュメモリ３に記憶されている内容とまったく同一の内容、即ち、暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）が、不正に、ビットバイビットでコピーされたとする。
【０００９】
メモリ制御部１２が内蔵する不揮発性メモリ１４には、メモリ制御部２と同様に、工場出荷時にあらかじめ書き込まれたＩＤ（Ｂ）が記憶されている。メモリ制御部１２では、フラッシュメモリ１３に不正にコピーされた暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）を、不揮発性メモリ１４に記憶されたＩＤ（Ｂ）に基づき復号する。ところが、暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）は、ＩＤ（Ａ）に基づき暗号化されているため、ＩＤ（Ｂ）に基づき復号しても、正常に復号することはできず、いわば、無効なデータが得られる。
【００１０】
図２は、従来のメモリカードの第２の構成の一例を説明する図である。図２のメモリカード２１は、メモリ制御部２２とフラッシュメモリ２３とから構成されている。
【００１１】
フラッシュメモリ２３には、ＩＤ（Ａ）が書き込まれる領域があらかじめ確保され、その領域にＩＤ（Ａ）が工場出荷時に書き込まれて、記憶されている。
【００１２】
メモリ制御部２２は、フラッシュメモリ２３に記憶されているＩＤ（Ａ）を読み出し、そのＩＤ（Ａ）に基づき、外部からのコンテンツを暗号化する。そして、メモリ制御部２２は、その暗号化により得られる暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）をフラッシュメモリ２３に供給して記憶させる。
【００１３】
フラッシュメモリ２３は、メモリ制御部２２から供給された暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）を記憶する。
【００１４】
また、メモリ制御部２２は、フラッシュメモリ２３に記憶された暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）と、ＩＤ（Ａ）とを読み出し、そのＩＤ（Ａ）に基づいて暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）を復号して、外部に出力する。暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）は、コンテンツＣｏｎｔｅｎｔｓを、ＩＤ（Ａ）で暗号化したものであるから、フラッシュメモリ２３に記憶されたＩＤ（Ａ）によって、コンテンツＣｏｎｔｅｎｔｓに、正常に復号することができる。
【００１５】
図２において、フラッシュメモリ２３に記憶された内容、即ち、ＩＤ（Ａ）と暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）を、不正に、別のメモリカード３１を構成するフラッシュメモリ３３にコピーする場合を考える。なお、メモリカード３１は、メモリカード２１のメモリ制御部２２とフラッシュメモリ２３とそれぞれ同様に構成されるメモリ制御部３２とフラッシュメモリ３３とから構成されている。
【００１６】
いま、フラッシュメモリ３３に、フラッシュメモリ２３に記憶されている内容とまったく同一の内容、即ち、ＩＤ（Ａ）と暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）が、不正に、ビットバイビットでコピーされたとする。
【００１７】
メモリ制御部３２は、フラッシュメモリ３３に不正にコピーされたＩＤ（Ａ）を読み出し、その読み出したＩＤ（Ａ）に基づき、暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）を復号する。暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）は、ＩＤ（Ａ）に基づき暗号化されているため、ＩＤ（Ａ）に基づき正常に復号することができる。
【００１８】
なお、図２のメモリカード２１については、例えば、特許文献１に記載されている。
【００１９】
【特許文献１】
特開２０００−２１５１０６号公報。
【００２０】
【発明が解決しようとする課題】
図１のメモリカード１においては、メモリ制御部２に不揮発性メモリ４を設け、その不揮発性メモリ４に記憶されたユニークなＩＤ（Ａ）を用いて暗号化を行う。従って、フラッシュメモリ３の記憶内容をビットバイビットでコピーしても、ＩＤ（Ａ）がない限り、コンテンツを正常に復号することができないので、図１のメモリカード１は、不正コピーを防止する上で、望ましい構成である。しかしながら、図１の構成は、メモリ制御部２に、ＮＶＭなどの不揮発性メモリ４を設ける必要があり、製造コストがかなり割高になる課題があった。
【００２１】
また、図２のメモリカード２１においては、フラッシュメモリ２３に記憶された内容、即ち、ＩＤ（Ａ）と暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）が、メモリカード２１と同一の構成を有する他のメモリカード３１を構成するフラッシュメモリ３３に不正にコピーされた場合、メモリ制御部３２は、フラッシュメモリ３３に記憶されたＩＤ（Ａ）を読み出し、そのＩＤ（Ａ）に基づき、暗号化コンテンツＥｎｃ（ＩＤ（Ａ），  Ｃｏｎｔｅｎｔｓ）を、コンテンツＣｏｎｔｅｎｔｓに正常に復号することができる。即ち、メモリ制御部３２において、コンテンツが正常に復号され、いわば、有効なデータとして出力されてしまい、不正コピーを十分に防止することが困難であった。
【００２２】
本発明はこのような状況に鑑みてなされたものであり、コンテンツの不正コピーを、低コストで、強固に防止することができるようにするものである。
【００２３】
【課題を解決するための手段】
本発明のデータ処理装置は、外部との間で信号をやりとりする複数の端子を有する半導体チップと、複数の端子のうちの１以上の端子の接続状態に対応する暗号鍵を取得する取得手段と、暗号鍵に基づきデータを暗号化する暗号化手段とを備えることを特徴とする。
【００２４】
本発明のデータ処理方法は、外部との間で信号をやりとりする複数の端子を有する半導体チップの、複数の端子のうちの１以上の端子の接続状態に対応する暗号鍵を取得する取得ステップと、暗号鍵に基づきデータを暗号化する暗号化ステップとを含むことを特徴とする。
【００２５】
本発明のプログラムは、外部との間で信号をやりとりする複数の端子を有する半導体チップの、複数の端子のうちの１以上の端子の接続状態に対応する暗号鍵を取得する取得ステップと、暗号鍵に基づきデータを暗号化する暗号化ステップとを含むことを特徴とする。
【００２６】
本発明のデータ処理装置、データ処理方法、およびプログラムにおいては、外部との間で信号をやりとりする複数の端子を有する半導体チップの、複数の端子のうちの１以上の端子の接続状態に対応する暗号鍵を取得し、暗号鍵に基づきデータを暗号化する。
【００２７】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、請求項に記載の構成要件と、発明の実施の形態における具体例との対応関係を例示すると、次のようになる。この記載は、請求項に記載されている発明をサポートする具体例が、発明の実施の形態に記載されていることを確認するためのものである。従って、発明の実施の形態中には記載されているが、構成要件に対応するものとして、ここには記載されていない具体例があったとしても、そのことは、その具体例が、その構成要件に対応するものではないことを意味するものではない。逆に、具体例が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その具体例が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００２８】
さらに、この記載は、発明の実施の形態に記載されている具体例に対応する発明が、請求項に全て記載されていることを意味するものではない。換言すれば、この記載は、発明の実施の形態に記載されている具体例に対応する発明であって、この出願の請求項には記載されていない発明の存在、すなわち、将来、分割出願されたり、補正により追加される発明の存在を否定するものではない。
【００２９】
請求項１に記載のデータ処理装置は、外部との間で信号をやりとりする複数の端子を有する半導体チップ（例えば、図６のメモリ制御部５２）と、複数の端子のうちの１以上の端子の接続状態に対応する暗号鍵を取得する取得手段（例えば、図４のプログラムの処理ステップＳ５）と、暗号鍵に基づきデータを暗号化する暗号化手段（例えば、図４のプログラムの処理ステップＳ６）とを備えることを特徴とする。
【００３０】
請求項２に記載のデータ処理装置は、暗号化手段において暗号化されたデータを記憶する記憶手段（例えば、図６のフラッシュメモリ５３）をさらに備えることを特徴とする。
【００３１】
請求項４に記載のデータ処理装置は、半導体チップは、記憶手段に対するデータの読み書きを制御する制御手段（例えば、図６のメモリ制御部５２）であることを特徴とする。
【００３２】
請求項６に記載のデータ処理方法は、外部との間で信号をやりとりする複数の端子を有する半導体チップの、複数の端子のうちの１以上の端子の接続状態に対応する暗号鍵を取得する取得ステップ（例えば、図４のプログラムの処理ステップＳ５）と、暗号鍵に基づきデータを暗号化する暗号化ステップ（例えば、図４のプログラムの処理ステップＳ６）とを含むことを特徴とする。
【００３３】
請求項７の各ステップと発明の実施の形態との対応関係は、請求項６のデータ処理方法における場合と同様である。
【００３４】
図３は、本発明を適用したコンピュータシステムの一実施の形態の構成例を示すブロック図である。コンピュータ４１（以下、適宜、パソコン４１という）は、情報処理部４２とスロット４１Ａを有している。情報処理部４２は、例えば、ハードディスクや半導体メモリなどでなる記憶部４３、さらには図示せぬＣＰＵ、通信部、および表示部などから構成されている。
【００３５】
記憶部４３には、例えば、インターネットからダウンロードされたコンテンツが記憶されている。図３において、メモリカード５１は、パソコン４１のスロット４１Ａに着脱可能になっている。情報処理部４２は、スロット４１Ａにメモリカード５１が装着されると、メモリカード５１が正当なものであるかどうかを認証する認証処理を施す。
【００３６】
情報処理部４２は、認証に成功したメモリカード５１に、記憶部４３に記憶されたコンテンツＣｏｎｔｅｎｔｓを記録する（記憶させる）場合、コンテンツＣｏｎｔｅｎｔｓが情報処理部４２からメモリカード５１に記録される際に伝送される伝送経路において、コンテンツＣｏｎｔｅｎｔｓが第三者に不正入手されないように、記憶部４３に記憶されているコンテンツＣｏｎｔｅｎｔｓを一時的な鍵ｔｅｍｐｏｒａｒｙ  ｋｅｙに基づき暗号化する。
【００３７】
さらに、情報処理部４２は、一時的な鍵ｔｅｍｐｏｒａｒｙ  ｋｅｙで暗号化されたコンテンツ（以下、適宜、暗号化コンテンツＥｎｃ（ｔｅｍｐｏｒａｒｙ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）と称する）を、認証に成功したメモリカード５１に供給する。なお、一時的な鍵ｔｅｍｐｏｒａｒｙ  ｋｅｙは、任意の方法で取得するものとする。
【００３８】
メモリカード５１は、例えば、半導体チップであるメモリ制御部５２とフラッシュメモリ５３とから構成されている。メモリ制御部５２は、フラッシュメモリ５３に対するデータの読み書きを制御する。
【００３９】
即ち、メモリ制御部５２は、情報処理部４２から供給される暗号化コンテンツＥｎｃ（ｔｅｍｐｏｒａｒｙ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）を、一時的な鍵ｔｅｍｐｏｒａｒｙ  ｋｅｙに基づき復号する。さらに、メモリ制御部５２は、所定のＩＤ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）を取得し、そのＩＤに基づきコンテンツＣｏｎｔｅｎｔｓを暗号化して、暗号化コンテンツ（以下、適宜、Ｅｎｃ（ＩＤ，  Ｃｏｎｔｅｎｔｓ）と称する）とする。そして、メモリ制御部５２は、暗号化コンテンツＥｎｃ（ＩＤ，  Ｃｏｎｔｅｎｔｓ）を、フラッシュメモリ５３に供給して記憶させる。
【００４０】
なお、メモリ制御部５２である半導体チップは、外部との間で信号をやりとりする端子が、半導体チップ本体の真上（または真下）に配置されたＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）となっている。
【００４１】
また、ここでは、暗号化コンテンツＥｎｃ（ｔｅｍｐｏｒａｒｙ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）を復号してから、ＩＤを用いて暗号化したが、暗号化コンテンツＥｎｃ（ｔｅｍｐｏｒａｒｙ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）を、ＩＤで暗号化しても良い。
【００４２】
次に、情報処理部４２において、認証に成功したメモリカード５１から、コンテンツを再生する場合を説明する。
【００４３】
メモリ制御部５２は、フラッシュメモリ５３に記憶されている暗号化コンテンツＥｎｃ（ＩＤ，  Ｃｏｎｔｅｎｔｓ）を読み出し、暗号化する際に用いたＩＤに基づき、暗号化コンテンツＥｎｃ（ＩＤ，  Ｃｏｎｔｅｎｔｓ）を復号する。
【００４４】
さらに、メモリ制御部５２は、復号により得られたコンテンツＣｏｎｔｅｎｔｓを、一時的な鍵ｔｅｍｐｏｒａｒｙ  ｋｅｙに基づき暗号化し、その結果得られる暗号化コンテンツＥｎｃ（ｔｅｍｐｏｒａｒｙ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）を情報処理部４２に供給する。
【００４５】
情報処理部４２は、メモリ制御部５２から供給された暗号化コンテンツＥｎｃ（ｔｅｍｐｏｒａｒｙ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）を、一時的な鍵ｔｅｍｐｏｒａｒｙ  ｋｅｙに基づき復号し、その復号により得られたコンテンツＣｏｎｔｅｎｔｓを図示せぬ表示部等で表示させる（あるいは、図示せぬスピーカから出力する）。
【００４６】
図４は、図３のコンピュータシステムにおいて、メモリカード５１にコンテンツを記録する記録処理を説明するフローチャートである。なお、図４の記録処理は、例えば、メモリカード５１が、パソコン４１のスロット４１Ａに挿入されると開始される。
【００４７】
ステップＳ１において、情報処理部４２は、スロット４１Ａに挿入されたメモリカード５１に対して、認証処理を施し、ステップＳ２に進み、認証が成功したか否かを判定する。
【００４８】
ステップＳ２において、メモリカード５１の認証に失敗したと判定された場合、処理を終了する。
【００４９】
また、ステップＳ２において、メモリカード５１の認証に成功したと判定された場合、ステップＳ３に進む。
【００５０】
ステップＳ３において、情報処理部４２は、記憶部４３に記憶されたコンテンツＣｏｎｔｅｎｔｓを一時的な鍵ｔｅｍｐｏｒａｒｙ  ｋｅｙに基づき暗号化し、その暗号化により得られる暗号化コンテンツＥｎｃ（ｔｅｍｐｏｒａｒｙ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）をメモリ制御部５２に供給し、ステップＳ４に進む。
【００５１】
ステップＳ４において、メモリ制御部５２は、暗号化コンテンツＥｎｃ（ｔｅｍｐｏｒａｒｙ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）を、コンテンツＣｏｎｔｅｎｔｓに復号し、ステップＳ５に進む。
【００５２】
ステップＳ５において、メモリ制御部５２は、コンテンツＣｏｎｔｅｎｔｓを暗号化するためのＩＤを取得し、ステップＳ６に進む。
【００５３】
ステップＳ６において、メモリ制御部５２は、取得されたＩＤに基づきコンテンツＣｏｎｔｅｎｔｓを暗号化し、その暗号化により得られた暗号化コンテンツＥｎｃ（ＩＤ，  Ｃｏｎｔｅｎｔｓ）をフラッシュメモリ５３に供給して、ステップＳ７に進む。
【００５４】
ステップＳ７において、フラッシュメモリ５３は、メモリ制御部５２から供給された暗号化コンテンツＥｎｃ（ＩＤ，  Ｃｏｎｔｅｎｔｓ）を記憶して、処理を終了する。
【００５５】
図５は、図３のコンピュータシステムにおいて、メモリカード５１からコンテンツを再生する再生処理を説明するフローチャートである。なお、図５の処理は、例えば、図４の処理と同様に、メモリカード５１が、パソコン４１のスロット４１Ａに挿入されると開始される。
【００５６】
ステップＳ１１において、情報処理部４２は、スロット４１Ａに挿入されたメモリカード５１に対して、認証処理を施し、ステップＳ１２に進み、認証が成功したか否かを判定する。
【００５７】
ステップＳ１２において、メモリカード５１の認証に失敗したと判定された場合、処理を終了する。
【００５８】
また、ステップＳ１２において、メモリカード５１の認証に成功したと判定された場合、ステップＳ１３に進む。
【００５９】
ステップＳ１３において、メモリ制御部５２は、フラッシュメモリ５３に記憶されたコンテンツＣｏｎｔｅｎｔｓを暗号化したときに用いたＩＤを取得し、ステップＳ１４に進む。
【００６０】
ステップＳ１４において、メモリ制御部５２は、フラッシュメモリ５３に記憶されている暗号化コンテンツＥｎｃ（ＩＤ，  Ｃｏｎｔｅｎｔｓ）を、ステップＳ１３で取得したＩＤ（図４のステップＳ６において暗号化に用いたＩＤ）に基づき、コンテンツＣｏｎｔｅｎｔｓに復号し、ステップＳ１５に進む。
【００６１】
ステップＳ１５において、メモリ制御部５２は、ステップＳ１４で復号したコンテンツＣｏｎｔｅｎｔｓを一時的な鍵ｔｅｍｐｏｒａｒｙ  ｋｅｙに基づき暗号化し、その結果得られる暗号化コンテンツＥｎｃ（ｔｅｍｐｏｒａｒｙ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）を情報処理部４２に供給し、ステップＳ１６に進む。
【００６２】
ステップＳ１６において、情報処理部４２は、メモリ制御部５２から供給された暗号化コンテンツＥｎｃ（ｔｅｍｐｏｒａｒｙ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）を、一時的な鍵ｔｅｍｐｏｒａｒｙ  ｋｅｙに基づき復号し、復号されたコンテンツＣｏｎｔｅｎｔｓを図示せぬ表示部等に供給して、コンテンツを再生し、処理を終了する。
【００６３】
次に、図６を参照して、メモリカード５１におけるＩＤを用いたコンテンツの暗号化／復号（ＩＤを暗号鍵として用いた暗号化／復号）について、さらに説明する。
【００６４】
フラッシュメモリ５３においては、その一部の記憶領域にユニークなＩＤ（Ａ）があらかじめ記憶されている。メモリ制御部５２は、コンテンツの暗号化／復号を行う際に、フラッシュメモリ５３に記憶されたＩＤ（Ａ）を取得する。さらに、半導体チップであるメモリ制御部５２は、後述するように、その端子の接続パターン（接続状態）に対応したＩＤ（Ｂ）を取得する。そして、メモリ制御部５２は、取得したＩＤ（Ａ）とＩＤ（Ｂ）に基づき、コンテンツを暗号化または復号する。
【００６５】
なお、以下、適宜、コンテンツＣｏｎｔｅｎｔｓを、ＩＤ（Ａ）とＩＤ（Ｂ）に基づいて暗号化することにより得られる暗号化コンテンツを、Ｅｎｃ（ＩＤ（Ａ），ＩＤ（Ｂ），  Ｃｏｎｔｅｎｔｓ）と記述する。
【００６６】
図７は、メモリ制御部５２の構成例を示す平面図（上面図または底面図）である。図７においてメモリ制御部５２である半導体チップは、真上から見て、その右端に出ている端子である右側端子１０１１乃至１０１４（図７では、全部で４本）と、左端に出ている端子である左側端子１０２１乃至１０２Ｍ（図７では、全部でＭ本）とを有している。
【００６７】
右側端子１０１１乃至１０１４と左側端子１０２１乃至１０２Ｍは、半導体チップであるメモリ制御部５２が、外部（メモリ制御部５２の外部）との間で信号をやりとりするための端子である。
【００６８】
右側端子１０１１乃至１０１４それぞれは、アースＧＮＤ（ＧｒｏｕＮＤ）、または電源電圧ＶＣＣのうちのいずれか一方に接続され、メモリ制御部５２は、右側端子１０１１乃至１０１４の接続パターンに対応して、その右側端子１０１１乃至１０１４に印加される電圧を、ＩＤ（Ｂ）として取得する。即ち、メモリ制御部５２は、例えば、アースＧＮＤの電圧を０にするとともに、電源電圧を１として、右側端子１０１１乃至１０１４の電圧を、その順番で並べて得られるビットパターンをＩＤ（Ｂ）として取得する。ここで、図７では、右側端子１０１１がアースＧＮＤに、右側端子１０１２と１０１３が電源電圧ＶＣＣに、右側端子１０１４がアースＧＮＤに、それぞれ接続されているので、ＩＤ（Ｂ）（のビットパターン）は、「０１１０」である。
【００６９】
なお、本実施の形態においては、アースＧＮＤまたは電源電圧ＶＣＣに接続される端子は４本の右側端子１０１１乃至１０１４で構成されており、その４本の右側端子１０１１乃至１０１４の接続パターンにより得られる電圧のビットバターンは、全部で２の４乗（即ち、１６）通り存在する。これにより、メモリ制御部５２が取得するＩＤ（Ｂ）と同一のＩＤを保持する他のメモリ制御部が存在する確率は、２の４乗分の１となる。
【００７０】
左側端子１０２１乃至１０２Ｍは、フラッシュメモリ５３に接続される端子、情報処理部４２と接続される端子、および、現時点では接続されていない拡張用の端子などから構成される。なお、例えば、現時点で接続されていない端子は、ＩＤ（Ｂ）を取得するための端子として利用することができる。
【００７１】
図８は、メモリカード５１の不正コピーが行われた状態を示している。図８においては、フラッシュメモリ５３に記憶された暗号化コンテンツＥｎｃ（ＩＤ（Ａ），ＩＤ（Ｂ），  Ｃｏｎｔｅｎｔｓ）が、不正に、別のメモリカード６１を構成するフラッシュメモリ６３にビットバイビットでコピーされている。なお、メモリカード６１は、メモリカード５１のメモリ制御部５２とフラッシュメモリ５３とそれぞれ同様に構成されるメモリ制御部６２とフラッシュメモリ６３から構成されている。但し、メモリ制御部６２においては、その右側端子１０１１乃至１０１４の接続パターンが、メモリ制御部５２とは異なっており、このため、ＩＤ（Ｂ）とは異なるＩＤ（Ｃ）が得られるようになっている。
【００７２】
フラッシュメモリ６３には、フラッシュメモリ５３に記憶されている内容とまったく同一の内容、即ち、ＩＤ（Ａ）と暗号化コンテンツＥｎｃ（ＩＤ（Ａ），ＩＤ（Ｂ），  Ｃｏｎｔｅｎｔｓ）とが不正にビットバイビットでコピーされている。
【００７３】
メモリ制御部６２は、フラッシュメモリ６３に不正コピーされたＩＤ（Ａ）を読み出すことにより取得する。さらに、メモリ制御部６２は、メモリ制御部６２の右側端子１０１１乃至１０１４の接続パターンに対応するＩＤ（Ｃ）を取得する。そして、メモリ制御部６２は、フラッシュメモリ６３に不正にコピーされた暗号化コンテンツＥｎｃ（ＩＤ（Ａ），ＩＤ（Ｂ），  Ｃｏｎｔｅｎｔｓ）を、取得したＩＤ（Ａ）とＩＤ（Ｃ）に基づいて復号する。ところが、暗号化コンテンツＥｎｃ（ＩＤ（Ａ），ＩＤ（Ｂ），  Ｃｏｎｔｅｎｔｓ）は、ＩＤ（Ａ）とＩＤ（Ｂ）に基づき暗号化されているため、ＩＤ（Ａ）とＩＤ（Ｃ）とを用いて、暗号化コンテンツＥｎｃ（ＩＤ（Ａ），ＩＤ（Ｂ），  Ｃｏｎｔｅｎｔｓ）を復号したとしても、正常なデータ（コンテンツ）に復号することはできない。
【００７４】
即ち、メモリカード５１のフラッシュメモリ５３の記憶内容がビットバイビットでメモリカード６１のフラッシュメモリ６３にコピーされても、メモリカード５１のメモリ制御部５２における右側端子１０１１乃至１０１４の接続パターンが、メモリカード６１のメモリ制御部６２における接続パターンと一致しない限り、コンテンツを正常に復号することはできない。また、メモリ制御部５２の右側端子１０１１乃至１０１４の接続は、半導体チップであるメモリ制御部５２を装着する基板において容易に行うことができる。従って、不正コピーを、低コストで、強固に防止することができる。
【００７５】
図９は、半導体チップであるメモリ制御部５２を装着する基板７１の構成例を示す断面図であり、図１０は、その基板７１の斜視図である。基板７１は、例えば、複数の基板を重ね合わせた多層基板となっている。そして、基板７１にメモリ制御部５２が装着されると、その右側端子１０１１乃至１０１４それぞれは、基板７１の多層構造の中で、アースＧＮＤまたは電源電圧ＶＣＣに接続される。図９においては、右側端子１０１１と右側端子１０１４は、アースＧＮＤに接続され、右側端子１０１２と右側端子１０１３は、電源電圧ＶＣＣに接続されている。
【００７６】
メモリ制御部５２としての半導体チップとして、上述したようにＣＳＰを採用するとともに、その半導体チップを装着する基板７１として、多層基板を採用することより、右側端子１０１１乃至１０１４は、外部に露出しない状態となり、その接続パターンも外部からは認識することができない。従って、右側端子１０１１乃至１０１４の接続パターンに対応するＩＤを、第三者が不正に入手することを強固に防ぐことができる。
【００７７】
基板７１は、図１１に示すように、集合基板として、複数同時に製造することができる。ここで、図１１における４ビットの値「００００」乃至「１１１１」は、基板７１にメモリ制御部５２としての半導体チップが配置されたときの右側端子１０１１乃至１０１４の接続パターンを表している。４ビットの値における１は、電源電圧ＶＣＣに接続されることを表し、０は、アースＧＮＤに接続されることを表す。本実施の形態では、４本の右側端子１０１１乃至１０１４を、アースＧＮＤまたは電源電圧ＶＣＣに接続するので、その接続パターンは１６通り存在する。従って、図１１に示すように、その１６通りの接続パターンの集合基板を製造することにより、基板７１を、容易に大量生産することができる。なお、この場合、ある基板７１と同じビットパターンを持つ基板が存在する確率は１６分の１となる。集合基板において、メモリ制御部５２の端子のＮ本の接続パターンをＩＤとして用いる場合は、同じパターンを持つメモリ制御部が存在する確率は２のＮ乗分の１となる。従って、ＩＤとして用いる端子の本数を増やすことにより、不正コピーを、より強固に防止することができる。
【００７８】
なお、右側端子１０１１乃至１０１４の接続先として、アースＧＮＤと電源電圧ＶＣＣ以外の電圧を設けるようにすれば、接続パターンをさらに多くすることができ、不正コピーをさらに強固に防止することができる。
【００７９】
次に、上述の場合においては、説明を簡単にするために、メモリカード５１に記録するコンテンツそのものを暗号化することとしたが、コンテンツは、一般に大容量であるため、その暗号化には、時間を要する。そこで、メモリカード５１へのコンテンツの記録は、例えば、以下のように行うことができる。
【００８０】
即ち、図１２は、例えば、インターネット上で配付されるコンテンツのデータの構成例を説明する図である。コンテンツのデータは、コンテンツキーＣｏｎｔｅｎｔｓ  ｋｅｙを別の暗号キーＫｅｙＸで暗号化した暗号化コンテンツキーＥｎｃ（ＫｅｙＸ，  Ｃｏｎｔｅｎｔｓ  ｋｅｙ）、コンテンツの利用方法（ｕｓａｇｅ  ｒｕｌｅ）について記述された情報である著作権情報、および、コンテンツＣｏｎｔｅｎｔｓをコンテンツキーＣｏｎｔｅｎｔｓ  ｋｅｙで暗号化した暗号化コンテンツＥｎｃ（Ｃｏｎｔｅｎｔｓ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）をセットにして配付される。なお、著作権情報は、コンテンツに含まれる音声や映像に関して、例えば、再生のみ可や一度のみコピー可などの著作権に関する情報で構成されている。
【００８１】
コンテンツをメモリカード５１に記憶させる場合、メモリカード５１では、図１２の情報から演算されるチェックサムが暗号化されて記憶される。
【００８２】
図１３は、図１２の情報から演算されるチェックサムとしてのＩＣＶ（Ｉｎｔｅｇｒｉｔｙ  Ｃｈｅｃｋ  Ｖａｌｕｅ）を説明する図である。ここで、以下、適宜、コンテンツについての図１２の情報を、コンテンツ情報という。
【００８３】
いま、あるコンテンツ（ｉ）（Ｃｏｎｔｅｎｔｓ（ｉ），ｉ＝１乃至ｎ）のコンテンツ情報に注目すると、そのコンテンツ（ｉ）のコンテンツ情報のうち、暗号化コンテンツキーＥｎｃ（Ｋｅｙ  Ｘ，  Ｃｏｎｔｅｎｔｓ  ｋｅｙ）と著作権情報については、ハッシュ（Ｈａｓｈ）関数を用いてハッシュ値が求められる。このハッシュ値は、コンテンツ（ｉ）のＣＭＡＣ（Ｃｏｎｔｅｎｔｓ  ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ））（ｉ）と呼ばれ、ＣＭＡＣ（ｉ）のリストであるＭＡＣリストに登録される。
【００８４】
メモリカード５１にｎ個のコンテンツ（ｉ）乃至（ｎ）が記録される場合、そのｎ個のコンテンツ（ｉ）乃至（ｎ）それぞれに対応するｎ個のＣＭＡＣ（ｉ）乃至（ｎ）が登録されたＭＡＣリストが作成される。ＭＡＣリストについては、ハッシュ関数を用いてハッシュ値が求められる。そして、ＭＡＣリストのハッシュ値は、メモリカード５１に記録されるコンテンツに関するチェックサムＩＣＶとして、メモリ制御部５２に供給される。
【００８５】
メモリカード５１において、コンテンツをメモリ制御部５２で暗号化する場合、コンテンツの容量は、通常、大容量であるため、メモリ制御部５２の負荷が大となり、暗号化処理に要する時間が大きくなってしまうことがある。
【００８６】
そのため、メモリ制御部５２においては、暗号化コンテンツＥｎｃ（Ｃｏｎｔｅｎｔｓ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）が、そのまま、フラッシュメモリ５３に書き込まれる。さらに、メモリ制御部５２においては、ＩＣＶが暗号化されて、フラッシュメモリ５３に書き込まれる。
【００８７】
図１４を参照して、図３のコンピュータシステムによるメモリカード５１へのコンテンツの記録についてさらに説明する。
【００８８】
パソコン４１は、コンテンツ情報のうちの暗号化コンテンツキーＥｎｃ（Ｋｅｙ  Ｘ，  Ｃｏｎｔｅｎｔｓ  ｋｅｙ）と著作権情報からＩＣＶを求め、暗号化コンテンツＥｎｃ（Ｃｏｎｔｅｎｔｓ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）とともに、メモリカード５１に供給する。
【００８９】
メモリ制御部５２は、パソコン４１からのＩＣＶと暗号化コンテンツＥｎｃ（Ｃｏｎｔｅｎｔｓ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）を受信し、図６で説明したように、フラッシュメモリ５３に記憶されたＩＤ（Ａ）と、右側端子１０１１乃至１０１４の接続パターンに対応するＩＤ（Ｂ）に基づき、供給されたＩＣＶを暗号化する。さらに、メモリ制御部５２は、暗号化されたＩＣＶであるＥｎｃ（ＩＤ（Ａ），ＩＤ（Ｂ），ＩＣＶ）と暗号化コンテンツＥｎｃ（Ｃｏｎｔｅｎｔｓ  ｋｅｙ，  Ｃｏｎｔｅｎｔｓ）を、フラッシュメモリ５３に供給して記憶させる。
【００９０】
以上のように、メモリ制御部５２において、データ量の小さいＥｎｃ（ＩＤ（Ａ），ＩＤ（Ｂ），ＩＣＶ）を暗号化することにより、メモリ制御部５２の負荷を軽減し、暗号化処理や復号処理に要する時間を短くすることができる。
【００９１】
上述した一連の処理は、専用のハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。
【００９２】
上述した一連の処理をソフトウェアで実行させる場合、メモリ制御部５２は、例えば、図１５に示されるようなマイクロコンピュータなどとして構成することが可能である。
【００９３】
図１５において、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）８１は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）８２に記憶されているプログラム、またはＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）８３にロードされたプログラムに従って各種の処理を実行する。
【００９４】
ＲＡＭ８３にはまた、ＣＰＵ８１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【００９５】
ＣＰＵ８１、ＲＯＭ８２、およびＲＡＭ８３は、バス８４を介して相互に接続されている。このバス８４にはまた、図１５では、図示していない右側端末１０１１乃至１０１４および左側端末１０２１乃至１０２Ｍも接続されている。
【００９６】
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、図１５のマイクロコンピュータにプログラム格納媒体からインストールされる。
【００９７】
なお、本明細書において、プログラム格納媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００９８】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【００９９】
なお、本実施の形態におけるコンテンツとしては、例えば、楽曲などの音声データや、映画としての映像（静止画または動画）データ、さらには、コンピュータプログラムなどを採用することができる。
【０１００】
また、本発明の実施の形態では、コンテンツを記憶する記憶媒体として、メモリカードを採用したが、記憶媒体としては、その他、例えば、ハードディスクを内蔵するハードディスクレコーダなどを採用することも可能である。
【０１０１】
さらに、本実施の形態では、メモリ制御部５２としての半導体チップの右側と左側に、右側端子１０１１乃至１０１４と左側端子１０２１乃至１０２Ｍを、それぞれ設けるようにしたが、メモリ制御部５２としての半導体チップには、その他の任意の位置に、外部との信号をやりとりする端子を設けることが可能である。
【０１０２】
また、本実施の形態では、メモリ制御部５２において、右側端子１０１１乃至１０１４の接続パターンに対応するＩＤ（Ｂ）と、フラッシュメモリ５３に記憶されたＩＤ（Ａ）とを用いて暗号化を行うようにしたが、暗号化は、ＩＤ（Ｂ）だけを用いて行うことも可能である。
【０１０３】
さらに、本実施の形態では、フラッシュメモリ５３へのデータの読み書きを制御するメモリ制御部５２としての半導体チップの右側端末１０１１乃至１０１４の接続パターンに対応するＩＤ（Ｂ）で暗号化を行うようにしたが、暗号化は、その他、例えば、メモリカード５１を構成する、図示せぬ任意の半導体チップが有する端子の接続パターンをＩＤとして行うことが可能である。
【０１０４】
【発明の効果】
以上のように、本発明によれば、コンテンツの不正コピーを、低コストで強固に防止することができる。
【図面の簡単な説明】
【図１】従来のメモリカードの第１の構成の一例を説明する図である。
【図２】従来のメモリカードの第２の構成の一例を説明する図である。
【図３】本発明を適用したコンピュータシステムの一実施の形態の構成例を示すブロック図である。
【図４】記録処理を説明するフローチャートである。
【図５】再生処理を説明するフローチャートである。
【図６】メモリカード５１における暗号化処理を説明する図である。
【図７】メモリ制御部５２の構成例を示す平面図である。
【図８】不正コピーがされた状態を示す図である。
【図９】基板７１の構成例を示す断面図である。
【図１０】基板７１の構成例を示す斜視図である。
【図１１】集合基板の構成例を示す図である。
【図１２】コンテンツ情報の構成例を示す図である。
【図１３】コンテンツの記録方法を説明する図である。
【図１４】コンテンツの記録方法を説明する図である。
【図１５】本発明を適用したマイクロコンピュータの構成例を示すブロック図である。
【符号の説明】
１  メモリカード，  ２  メモリ制御部，  ３  フラッシュメモリ，  ４  不揮発性メモリ，  １１  メモリカード，  １２  メモリ制御部，  １３  フラッシュメモリ，  １４  不揮発性メモリ，  ２１  メモリカード，  ２２  メモリ制御部，  ２３  フラッシュメモリ，  ３１  メモリカード，  ３２  メモリ制御部，  ３３  フラッシュメモリ，  ４１  パソコン，  ４２  情報処理部，  ４３  記憶部，  ５１  メモリカード，  ５２  メモリ制御部，  ５３  フラッシュメモリ，  ６１  メモリカード，  ６２  メモリ制御部，  ６３  フラッシュメモリ，  ７１  基板，  ８１  ＣＰＵ，  ８２  ＲＯＭ，  ８３  ＲＡＭ，８４  バス，  １０１１乃至１０１４  右側端子，  １０２１乃至１０２Ｍ  左側端子
【図１】
2005018445.tif 000003
【図２】
2005018445.tif 000004
【図３】
2005018445.tif 000005
【図４】
2005018445.tif 000006
【図５】
2005018445.tif 000007
【図６】
2005018445.tif 000008
【図７】
2005018445.tif 000009
【図８】
2005018445.tif 000010
【図９】
2005018445.tif 000011
【図１０】
2005018445.tif 000012
【図１１】
2005018445.tif 000013
【図１２】
2005018445.tif 000014
【図１３】
2005018445.tif 000015
【図１４】
2005018445.tif 000016
【図１５】
2005018445.tif 000017