(57)【要約】【課題】  層間を電気的に接続するため形成されたビアホール内に充填された導電性ペーストの収縮によるビア抵抗の増加を防止する。【解決手段】  ビアホール両端の接続用電極に、導電性ペースト側への凸部を形成し、これにより導電性ペーストの収縮を分散させる。  凸部の深さ（高さ）を６μm以上とする。電極の導電性ペースト側を粗化しておく。凸部のある電極の作製に転写箔プロセス、メッキ、エッチング等を採用する。電極が形成されたランド、パッド部と共に回路も作製する。【選択図】  図２
2005159074.tif 000002
【特許請求の範囲】
【請求項１】
基材に形成されたビアホール内に導電ペーストを充填してなる層間接続部の電極が、電気的に接続されるランド若しくはパッド部材と同じ材料からなり、更に導電ペースト側への凸部を有していることを特徴とするビアホールの接続構造。
【請求項２】
前記凸部は、凸部が形成する凹凸の深さが６μm以上であることを特徴とする請求項１に記載のビアホールの接続構造。
【請求項３】
前記電極は、その導電ペースト側への表面が粗化されていることを特徴とする請求項１若しくは請求項２に記載のビアホールの接続構造。
【請求項４】
上記ビアホール内に充填されている導電ペーストは、樹脂若しくはフィラーに金属体を分散させた導電材であることを特徴とする請求項１から請求項３のいずれか１項に記載のビアホールの接続構造。
【請求項５】
基材に形成されたビアホール内に導電ペーストが充填され、更にその上下の端面には導電ペースト側への凸部を有する電極が装着されてなるビアホールの接続に使用する転写用の電極の製造方法であって、
転写用の基板に上記電極のその凸部を除く部分を形成するため、電極形成部を除く部分の転写用基板表面にめっきレジストとなる樹脂膜を形成する第１段目の樹脂膜形成ステップと、
該第１段目の樹脂膜形成ステップ後の転写用基板をめっきして凸部を除く電極を形成する第１段目のめっきステップと、
該第１段目のめっきステップで形成された電極部のその凸部となる部分を形成するため、該凸部の形成される部分を除く部分の転写用基板表面にめっきレジストとなる樹脂膜を形成する第２段目の樹脂膜形成ステップと、
該第２段目の樹脂膜形成ステップ後の転写用基板をめっきして凸部を形成する第２段目のめっきステップとを有していることを特徴とするビアホールの接続に使用する転写用電極の製造方法。
【請求項６】
前記樹脂膜形成とめっきにより転写用電極を形成する際、電極が形成されるランド部、パッド部と共に他の回路構成をも転写用に形成し、このため前記第１段目のめっきステップでは同時に形成される部分の転写用基板表面についても樹脂膜が形成されないことを特徴とする請求項５に記載のビアホールの接続に使用する転写用電極の製造方法。
【請求項７】
基材に形成されたビアホール内に導電ペーストが充填され、更にその上下の端面には導電ペースト側への凸部を有する電極が装着されてなるビアホールの接続に使用する転写用の電極の製造方法であって、
表面に上記電極となる材料の層が形成された転写用基板から、電極となる部分以外の他の場所の材料の層を取り去る第１段目のエッチングステップと、
該最初のエッチングステップにて取り残された場所の材料の層から、上記電極の凸部となる部分以外の他の場所の材料の層を所定厚さだけ取り去る第２段目のエッチングステップとを有していることを特徴とするビアホールの接続に使用する転写用電極の製造方法。
【請求項８】
前記２段のエッチングにより転写用電極を形成する際、電極が形成されているランド部、パッド部と共に他の回路構成をも転写用に形成し、このためそれらの部分の材料も少なくとも前記最初のエッチングステップにて取り残されることを特徴とする請求項７に記載のビアホールの接続に使用する転写用電極の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板の層間接続用電極に関し、特に内層側（基板側、導電性ペース側）への凸部を有するビアホール接続用の電極に関する。
【背景技術】
【０００２】
近年の電子機器の小型、軽量、高機能化の急速な進展の下、配線基板も全層インナービア（ｖｉａ、「バイア」とも言われている）ホール構造の、樹脂を基材とする多層基板が実用化されている。以下、この基板の製造方法について概略説明する。
（１）アラミド基材エポキシ樹脂等のプリプレグよりなる樹脂製絶縁性基板の両面に、離型剤層が絶縁層側にのみ形成された離型性力バーフィルムをラミネートし、所定位置にレーザーにて貫通孔を開ける。
（２）貫通孔内に、樹脂中に金属フィラを混入した導電性ペーストをスキージ法等で充填する。その後両面の離型性カバーフィルムをプリプレグ表面から剥がす。
（３）プリプレグの両面に銅箔を配置し、離型性カバーフィルムの厚さの分だけプリプレグの表面から突出した導電性ペーストをプリプレグの貫通孔内へ押し込んだ状態で加圧し、更に加熱してプリプレグ、導電ペーストを硬化させ、併せて銅箔をプリプレグ表面に固着させ、銅箔張り積層基板とする。
（４）銅箔にフォットリソグラフィー等を使用して所定のエッチングをし、前記基板表面に配線パターンを形成する。
（５）更に（４）の処理の済んだ基板の両面、若しくは片面に上記（２）の処理後のプリプレグと銅箔をこの順に配置し、再度（３）の処理をし、その後上記（４）の処理をする。
（６）必要に応じて、以上の処理を繰り返す。
ただし、これらは既に以下の特許文献１で開示されている技術である。このため、これ以上の説明は省略する。
【０００３】
【特許文献１】特開２００２−１１８３３８号公報                              以上の他多層基板には、コストの削減等の他に各部の、特にビアホール部の電気的接続性を改良する目的で、以下の特許文献２から特許文献５に示すように様々な発明がなされている。ただし、それらは現時点ではいわゆる周知技術となっていること、本願発明と直接の関係がないことのため説明は省略する。
【特許文献２】特開２００１−２０３４５９号公報
【特許文献３】特開２００３−１８８５３３号公報
【特許文献４】特開２００３−２５８０１３号公報
【特許文献５】特開２００３−２９８２４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、多層基板はその製造に際して何度も加圧下で加熱される。一方、導電ペーストは、多くの場合金属微粒孔（フィラ一等）の混入した樹脂である。このため、上述の背景技術欄の（４）の状態後の後工程での過熱やあるいは製造後の時間の経過による変質等で体積が縮小し、その結果ビア抵抗が増加することがある。この縮小の様子を図１に示す。
本図の（１）は製造直後のビアホール断面を示し、（２）は加速テストのため製造後加熱下で数百時間経過して導電ペーストが縮小した状態のビアホールの断面を示す。なお、本図の１０は樹脂製絶縁性基板（回路基板の基材）である。２７はビアホール内に柱状に充填された直後の導電性ペーストであり、２８は後工程での加熱等のため縮小した導電性ペーストである。９０は、導電性ペーストの収縮で生じたスペースである。４８は電極（接続用の電極）である。このため、ビア抵抗は初期が２．７Ω〜４．５Ωであったのが、８００〜９５０時間経過後には８０Ω〜１７０Ωになったりもする。
【０００５】
以上は、加速試験のための加熱下、高温下での結果であり、現実には収縮量ひいてはビア抵抗の増加はずっと少ないが、やはり生じ得ることは生じ得る。このため、かかるビア抵抗の増加がない、たとえあったとしても従来のものより増加がずっと少ないビアホールの接続構造の開発が望まれていた。
【課題を解決するための手段】
【０００６】
本発明は、以上の課題を解決することを目的としてなされたものであり、ビアホールの端面の電極の内層側（基材側）に凸部を形成し、ビアホール内の導電性ペーストの経時による収縮分を分散させてその収縮量、収縮に伴う非接触箇所を小さくするようにしたものである。また、この凸部の深さ寸法に工夫を凝らしたものである。また、電極表面を粗化して電気的接触面の拡大と収縮による非接触の防止を図ったものである。また、凸部の形成方法にも転写を利用する、更にはめっきやエッチングを使用する等の工程（ステップ）、手段に工夫を凝らしたものである。具体的には、以下の構成としている。
【０００７】
基本的態様においては、ビアホールを塞ぐ位置にあるその両端面の電極の一部、原則として中央部に内層側へ凸出する部分を形成し、内部の導電ペーストの収縮力を分散させて収縮量を少なくし、収縮に伴い生じるスペースのため電極と導電性ペーストが離れてビア抵抗が増加することの防止を図っている。また、凸出部の在る分だけ導電ペーストは圧縮されていることとなるため、この面からも製造時以降の収縮を少なくしている。
【０００８】
別の態様においては、凸部を６μｍ以上、好ましくは１０μｍ以上とし、通常の寸法のビアホールの場合の適度の収縮率の分散による減少を図っている。
【０００９】
別の態様においては、電極の少なくとも導電ペースト側の表面に微小な凹凸が形成され、導電ペーストとの良好な機械的接触の促進を図り、この面からも収縮の減少を図っている。
【００１０】
別の態様においては、電極は当該部に電気的に接続されるランド若しくはパッド等あるいは更に他の回路構成と同一工程で製造され、当然同一材料とされ、この面からも良好な作業性、電気的接触、工程の節約を図っている。
【００１１】
別の態様においては、ビアホール内の導電性ペーストは、Ａｕ、Ａｇ、Ｃｒ、Ｐｂ、Ｚｎ、Ｎｉ、Ｓｎ等の金属体と樹脂、特に熱硬化性の樹脂からなっており、これらにより良好な電気伝導と作業の容易性を図っている。そしてまた、本発明の効果が充分に発揮される。なお、金属体の形状は粒子、粉体、ファイバー（繊維）状のいずれでも良く、特に限定するものでもない。
【００１２】
別の態様においては、中央等に内層側へ向いた小さな凸部のある電極は、作業性と精度の確保のため、メッキかエッチングのいずれかを各少なくとも２段行うことにより形成されている。なお、以上の他必要に応じてフォトリソグラフィーやドライ若しくはウェットエッチングによる所定のレジスト膜の形成や洗浄、その他脱脂等の処理がなされるのは勿論である。
【００１３】
更に上記態様においては、電極の形成はコストや工程や作業の便宜のため、例えばステンレス等とされ、このため銅等の電極と異なる材料となる転写用基板の表面になされている。またこれにより、転写を容易にするだけでなく電極の導電ペースト側の粗化の容易をも図っている。
【発明の効果】
【００１４】
以上の手段を採ることにより、特に電極の内層側に凸部を形成することにより、導電性ペーストの後工程での加熱や回路基板完成後の時間の経過による収縮はなくなるか、あったとしても非常に少なくなり、ひいてはビアホールの接続抵抗の増加は、従来品に比べて非常に少なくなる。参考までに記すならば上述の加速試験後の電気抵抗は、凸部の形成で約４〜７０Ωとなり、更に粗化を併用すると３〜３０Ω程度となる。これらにより、プリプレグ、多層配線基板のみならず、電子機器の信頼性も向上する。
【００１５】
また、転写用基板に電極に併せて回路構成も同時に形成すれば、より工程、コストの削除が可能となり、基板も平坦化されて、薄くなり、この面からも優れたものとなる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明をその好ましい実施の形態（実施例）に基づいて説明する。
（第１の実施の形態）
本実施の形態は、ビアホールの両端（図上上下）に形成される電極の中心に、導電性ペースト方向への凸部を形成するものである。この凸部により、導電ペーストの収縮を分散させまた拘束し、また更にたとえ収縮したとしても電極と出来得る限りの接触の確保を図るものである。
図２に、この様子を示す。本図の（１）は初期あるいは製造直後のビアホールの接続部の断面を示し、導電ペースト２０は収縮していない。（２）は、導電ペーストが凸部により拘束されつつも収縮した状態のビアホールの断面を示す。
【００１７】
なお本図において、４０は内層（基材）側の中心部に凸部が形成された電極である。４２はその凸部である。２６は、収縮した導電ペーストである。９１は、導電ペーストの収縮により電極４０内側との間に生じたスペース、すなわち電気的非接触部である。ただし、このスペースは、凸部による収縮の分散作用のみならず、これがある分導電ペーストが最初から余計に圧縮されている効果も加わって、図１の（２）に示す従来技術のもののスペース９０に比較してずっと小さくなっているか、ほとんどない状態になる。
【００１８】
以下、このビアホールの接続構造そのものの製造方法について、図３を参照しつつ説明する。
本図の（１）はビアホール内に導電ペースト２５が充填された状態の樹脂製の絶縁性基板１０に、中央に凸部４２のある転写用の電極４０と回路パターン４９がその表面に形成された転写用金属箔５０を絶縁性基板１０に形成されているビアホールに丁度電極４０が嵌まり込むように位置合せして、両面から付着しようとしている状態を示す。
本図の（２）は、この転写用金属箔５０を樹脂製の絶縁基板１０に正しく配置した状態で押圧し、更に加熱している状態を示す。
本図の（３）は、回路基板の基材１０の表面に基板の表裏を貫通して形成されたビアホールを介しての電気的接続がなされた状態である。なお、転写用金属箔は既に除去されている。この後、ケースによっては上下に更に他の絶縁性基板や銅箔が加圧下での加熱等で付着され、銅箔へのエッチング等で回路パターンが形成され、これを繰り返して多層の回路パターンが形成されることととなる。
【００１９】
なおまた、本図の（１）の最下段は、中央の凸部４１の形成された電極４０を上方より見た図であり、参考のためこの（１）にのみ示すものである。
【００２０】
次に、順序は逆になったかもしれないが、ビアホールに対応する位置かつ樹脂製絶縁基板側に凸部のある銅箔の形成された転写用基板の製造方法について説明する。
【００２１】
（第１の製造方法）
本製造方法は、２段めっきを用いるものである。
この手順を図４を参照しつつ説明する。本図の（１）に示すように、先ず水洗、脱脂後のステンレス箔５０上の電極の形成される位置を除く場所に３５μｍの厚さのめっき用レジスト膜６０をフォトリソグラフィ等により形成する。なお、フォトリソグラフィそのものはいわゆる周知技術であり、またフォトレジストは多種市販されている（例えば、デュポンの品番ＦＸ−１４０）ものを適宜使用することができる。
本図の（２）に示すように、この状態のステンレス箔を７％塩酸水溶液にて４５秒間酸処理を施した後硫酸銅を使用するめっき（電解銅めっき）を施して、めっき用レジスト膜が形成されていない部分に銅を付着させ、凸部４１を形成する。なお、この凸部が電極本体となる。しかる後、めっき用レジスト膜を除去する。
本図の（３）に示すように、この凸部上の電極の凸部が形成される位置を除く場所に、再度新しくメッキ用レジスト膜６１を形成する。なおこの形成は、スピンコート等で凸部と同じ高さに下層のレジスト膜を先ず形成し、その後、その上方で凸部に相当する位置以外の部分にフォトリソグラフィとエッチングにより上層のレジスト膜を形成した。
【００２２】
本図の（４）に示すように、この状態の銅箔を上述の条件で酸洗浄後更に同じ条件で再度めっきして、図上下方に在る広い凸部４１の上方に更に３５μｍ凸出した狭い凸部４２を形成する。
【００２３】
最後に、本図の（５）に示すように、メッキ用のレジスト膜を洗浄、エッチング等で除去する。
【００２４】
本実施の形態においては、この後図３に示す手順でこの電極が樹脂製絶縁基板に転写され、またこのため転写用基板そのものは溶解若しくは剥離にて除去等されることとなる。
ところでこの際、図３に示す様に、転写用の金属箔５０にビアホール接続用の電極４０のみならず回路パターン４９をも併せて形成することも可能である。そしてこの様にすると、外表面に回路パターン分の肉厚さの凸出がない、その分平坦かつ薄い樹脂製絶縁基板を製造することが可能となる。
【００２５】
（第２の製造方法）
本製造方法は、２段エッチングを採用するものである。この手順を図５を参照しつつ説明する。本図の（１）に示すように、転写用基板としてのステンレス箔５０上に電極の凸部の厚さに適合した銅膜４５をめっき等で付着形成した板を用意し、電極が形成される位置にのみエッチング用レジスト６５をフォトリソグラフィ等により付着させる。なお、４６は電極とその凸部を形成するための部分である。
【００２６】
本図の（２）に示すように、ウェットエッチング若しくはドライエッチングで、レジスト６５の形成されていない場所の銅箔を除去する。このため、転写用ステンレス箔５０上に電極部の凸部に相当する肉厚部４６が形成されることとなる。
【００２７】
本図の（３）に示すように、肉厚部４６の上方かつ電極の凸部に相当しない位置を除いてエッチング用レジスト６６、６７を付着させる。このため、ケースによっては転写用ステンレス製基板５０の上面にもエッチング用レジスト６７が付着される。
【００２８】
本図の（４）に示すように、再度エッチングでエッチング用レジストの形成されていない部分を、電極が突出しているのと同じ厚さ、本実施の形態では３５μｍとなるようにエッチングで除去する。
【００２９】
最後に、本図の（５）に示すようにレジストを除去して、転写用ステンレス製基板５０の表面に、中央に凸部４２が形成された電極４１が形成される。
【００３０】
（第２の実施の形態）
本実施の形態は、先の実施の形態において、導電製ペーストに接触する電極の内層側を粗面化したものである。なお、粗面化の手段としては、電気抵抗を少しでも良好にするため、内層黒化処理でなく無電解銅めっき、マイクロエッチング等を採用した。ただし、これらはいわゆる周知の技術であるため、その説明は省略する。
【００３１】
以上、本発明をその幾つかの実施の形態に基づいて説明してきたが、本発明は何もそれらに限定されないのは勿論である。すなわち、例えば以下のようにしてもよい。
（１）基材や導電ペーストは他の材質を用いている。
（２）回路パターンは、図３の（２）に示す状態からこの電極を形成するための転写用の基板をエッチング等することにより形成されるようにしている。またこのため、本図の４９で示す回路パターンは、電極とは別工程で形成されることとなる。
（３）電極の広さ、基板厚さによっては、凸部は中央のみならずその周辺にも、また、及び複数形成されていても良いし、環状やとぎれた環状などでも良い。
【図面の簡単な説明】
【００３２】
【図１】従来技術のビアホールにて、内部に充填された導電ペーストが収縮して、電極との界面にスペースが生じる様子を概念的に示す図である。
【図２】本発明の第１の実施の形態のビアホールの接続構造にて、内部の導電ペーストの収縮が少なくなる様子を概念的に示す図である。
【図３】上記実施の形態の接続構造のビアホールそのものの製造手順を示す図である。
【図４】上記実施の形態の中央部に凸部のある電極を、転写用基板上に２段めっき法で製造する手順を示す図である。
【図５】上記実施の形態の中央部に凸部のある電極を、転写用基板上に２段エッチング法で製造する手順を示す図である。
【符号の説明】
【００３３】
１０      絶縁性樹脂製基板（回路基板の基材）
２０      導電ペースト（初期状態）
２５      導電ペースト（充填時）
２６      導電ペースト（収縮後、実施例）  
２７      導電ペースト（初期時、従来技術）
２８      導電ペースト（収縮後、従来技術）
４０      接続用の電極（実施例）
４１      接続用の電極（形成のための凸部）
４２      接続用の電極の凸部
４５      接続用電極形成用の銅の膜
４６      電極部分のみ取り残された銅の膜
４８      接続用の電極（従来技術）
４９      回路パターン
５０      転写用金属箔製造用の金属箔
６０      めっき用レジスト膜（第１段目）
６１      めっき用レジスト膜（第２段目）
６５      エッチング用レジスト（第１段目）
６６      エッチング用レジスト（２段目、電極凸部）
６７      エッチング用レジスト（２段目、転写用基板上）
９０      導電ペースト内のスペース（従来）
９１      導電ペースト内のスペース（実施例）
【図１】
2005159074.tif 000003
【図２】
2005159074.tif 000004
【図３】
2005159074.tif 000005
【図４】
2005159074.tif 000006
【図５】
2005159074.tif 000007