(57)【要約】【課題】半導体薄膜の結晶粒径の大粒径化を図ることができ、これにより特性の向上を図ることが可能な低温ポリシリコン技術を用いた薄膜半導体装置の製造方法を提供する。【解決手段】基板１上のゲート配線２を覆う状態でゲート絶縁膜３を介して半導体薄膜４を形成する。レーザー光照射によって、半導体薄膜４を加熱すると共に、半導体薄膜４と同程度以上の温度となるようにゲート配線２を加熱して半導体薄膜４を結晶化させる。レーザー光は、半導体薄膜４側から５２０ｎｍ〜５４０ｎｍの波長範囲で、パルス発振により照射される。ゲート配線２は高融点金属で形成されている。【選択図】図１
2005136138.tif 000002
【特許請求の範囲】
【請求項１】
光吸収層を有する基板上に半導体薄膜を形成する工程と、
レーザー光照射によって、前記半導体薄膜を加熱すると共に当該半導体薄膜と同程度以上の温度となるように前記光吸収層を加熱して当該半導体薄膜を結晶化させる工程とを行う
ことを特徴とする薄膜半導体装置の製造方法。
【請求項２】
請求項１記載の薄膜半導体装置の製造方法において、
前記レーザー光は、前記半導体薄膜側から５２０ｎｍ〜５４０ｎｍの波長範囲で照射される
ことを特徴とする薄膜半導体装置の製造方法。
【請求項３】
請求項１記載の薄膜半導体装置の製造方法において、
前記光吸収層は所定形状にパターニングされている
ことを特徴とする薄膜半導体装置の製造方法。
【請求項４】
請求項１記載の薄膜半導体装置の製造方法において、
前記光吸収層は、導電性材料からなりゲート電極を含む配線形状にパターニングされていると共に、ゲート絶縁膜で覆われている
ことを特徴とする薄膜半導体装置の製造方法。
【請求項５】
請求項１記載の薄膜半導体装置の製造方法において、
前記光吸収層は、高融点金属からなり絶縁膜で覆われている
ことを特徴とする薄膜半導体装置の製造方法。
【請求項６】
請求項１記載の薄膜半導体装置の製造方法において、
前記レーザー光は、パルス発振されると共に、照射領域が重なる範囲で走査させながら前記半導体薄膜に照射される
ことを特徴とする薄膜半導体装置の製造方法。
【請求項７】
ゲート電極を含む配線が形成された基板上に絶縁膜を介して半導体薄膜を設けてなる薄膜半導体装置において、
前記配線上の半導体薄膜部分の結晶粒径が、他の半導体薄膜部分の結晶粒径よりも大きい
ことを特徴とする薄膜半導体装置。
【請求項８】
表示基板上に薄膜半導体素子を設けてなる表示装置の製造方法であって、
光吸収層を有する基板上に半導体薄膜を形成する工程と、
レーザー光照射によって、前記半導体薄膜を加熱すると共に当該半導体薄膜と同程度以上の温度となるように前記光吸収層を加熱して当該半導体薄膜を結晶化させる工程とを行う
ことを特徴とする表示装置の製造方法。
【請求項９】
請求項８記載の表示装置の製造方法において、
前記レーザー光は、前記半導体薄膜側から５２０ｎｍ〜５４０ｎｍの波長範囲で照射される
ことを特徴とする表示装置の製造方法。
【請求項１０】
請求項８記載の表示装置の製造方法において、
前記光吸収層は、導電性材料からなりゲート電極を含む配線形状にパターニングされていると共に、ゲート絶縁膜で覆われている
ことを特徴とする表示装置の製造方法。
【請求項１１】
請求項８記載の表示装置の製造方法において、
前記表示基板上に、前記半導体薄膜を用いた薄膜半導体素子に接続させて有機ＥＬ素子を形成する
ことを特徴とする表示装置の製造方法。
【請求項１２】
請求項８記載の表示装置の製造方法において、
前記表示基板上に、前記半導体薄膜を用いた薄膜半導体素子に接続させて液晶駆動用の画素電極を形成する
ことを特徴とする表示装置の製造方法。
【請求項１３】
表示基板上に薄膜半導体素子を設けてなる表示装置であって、
前記薄膜半導体素子が、ゲート電極を含む配線が形成された基板上に絶縁膜を介して半導体薄膜を設けてなり、
前記配線上の半導体薄膜部分の結晶粒径が、他の半導体薄膜部分の結晶粒径よりも大きい
ことを特徴とする表示装置。
【請求項１４】
請求項１３記載の表示装置において、
前記表示基板上に、前記薄膜半導体素子に接続された有機ＥＬ素子が設けられている
ことを特徴とする表示装置。
【請求項１５】
請求項１３記載の表示装置において、
前記表示基板上に、前記薄膜半導体素子に接続させて液晶駆動用の画素電極が設けられている
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にボトムゲート構造の薄膜トランジスタおよびこれを有する表示装置の製造に好適であり、結晶粒径の大きな半導体薄膜を形成する薄膜半導体装置の製造方法および表示装置の製造方法、さらにはこれらの製造方法によって得られる薄膜半導体装置およびに表示装置に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置のようなフラット型表示装置のスイッチング素子として広く用いられている薄膜トランジスタ（Thin Film Transistor、略してＴＦＴ）には、多結晶シリコンを活性層に用いたＴＦＴ（多結晶シリコンＴＦＴ）と、非晶質シリコンを活性層に用いたＴＦＴ（非晶質シリコンＴＦＴ）とがある。このうち、多結晶シリコンＴＦＴは、非晶質シリコンＴＦＴと比べ駆動電流が高いことから、画素部に配置されるスイッチング素子の微細化が可能であり画素開口率を高めることが可能になる。また、多結晶シリコンＴＦＴは、Ｎチャネル型ＴＦＴとバランスする性能のＰチャネル型ＴＦＴを製造可能なため、ＣＭＯＳ構成が可能である。そのためスイッチング素子の他にも周辺の駆動回路、例えばシフトレジスタやレベル変換器としても用いることが可能であり、これらの周辺回路をスイッチング素子の形成と同一工程で表示基板上に形成することができる。以上の理由により、多結晶シリコンＴＦＴは、高精細かつ高機能なフラット型表示装置用の素子として実用化されている。
【０００３】
また、多結晶シリコンＴＦＴでは、チャネル部分のキャリア移動が粒界トラップにより制限される。このため、チャネル内に配置される多結晶シリコンの平均粒径によって、ソース−ドレイン間電流が横切る結晶粒界の数が変化するため、ＴＦＴ特性が結晶粒径に大きく依存することになる。つまり、チャネル内の結晶粒径が大きく粒界数が少ないほど、ＴＦＴ特性は良好となるのである。現在、典型的にはチャネル長さが２〜７μｍ程度の薄膜トランジスタが使われているが、究極のケースとしてこのチャネルサイズよりも多結晶シリコンの粒径が大きく、チャネル内に結晶粒界がなければ、ＴＦＴ特性は単結晶Ｓｉを用いた場合と同等となるのである。
【０００４】
近年、多結晶シリコンＴＦＴを６００℃以下の低温プロセスで作製する技術（いわゆる低温ポリシリコンプロセス）が開発され、実用化されている。このような低温ポリシリコンプロセスをフラット型表示装置の製造に適用することにより、基板として石英、単結晶シリコンなどの高耐熱性だが高価な基板を用いる必要がなくなるため、高精細なフラット型表示装置の低コスト化及び大型化が可能となる。
【０００５】
ここで、低温ポリシリコンプロセスとは、基板上に成膜された非晶質シリコンや比較的粒径の小さな（概ね０．１μｍ以下）多結晶シリコンなど非単結晶性の半導体薄膜にレーザー光を照射して局部的に加熱し、少なくとも部分的に熔融させた後、その冷却過程で半導体薄膜を比較的粒径の大きな（概ね０．３μｍ以上）多結晶に転換（結晶化）するものである。この結晶化した半導体薄膜を活性層（チャネル領域）として薄膜トランジスタを集積形成する。このような、基板に熱的なダメージを与えないレーザー光照射による結晶化アニールを採用することで薄膜半導体装置の低温プロセス化が可能になり、耐熱性に優れた高価な石英基板ではなく、安価なガラス基板が使えるようになる。
【０００６】
上記結晶化アニールでは、一般にステージに載せた基板を一定速度で走査しながら、ライン状に整形されたレーザー光を、照射領域を部分的に重複させながらパルス照射している。部分的な重複はラインビームの幅寸法より小さいピッチでステージを１ショット毎に移動することによりなされる。このようにレーザー光をオーバーラップさせることにより半導体薄膜の結晶化が比較的均一に行われる。
【０００７】
このようなオーバーラップ照射により、同一箇所に２回以上、典型的には１０〜２０回のレーザー照射を行う。これにより、膜厚５０ｎｍのシリコン層を例にとると典型的には平均粒径０．３〜１μｍ程度の多結晶シリコン薄膜が得られることが知られている。
【０００８】
またこの場合、半導体薄膜において９５％以上吸収される波長のレーザー光を用いた結晶化アニール（いわゆるレーザーアニール）が行われている。例えば膜厚５０ｎｍのシリコンからなる半導体薄膜のレーザーアニールでは、波長３０８ｎｍ程度のレーザー光を用いることで、レーザー光のほとんどを半導体薄膜に吸収させ、レーザー光照射に対して効率的に結晶化が行われるようにしている。
【０００９】
ところで、ＴＦＴの断面構造は大きく分けて二通りある。ボトムゲート構造とトップゲート構造である。このうち、ボトムゲート構造のＴＦＴを作製する場合には、図８の断面図に示すように、先ず、ガラスなどからなる基板１上に金属のゲート電極２を形成した後、ゲート絶縁膜３を介して非晶質シリコンや比較的粒径の小さな多結晶シリコンなどの半導体薄膜４を成膜する。次に、半導体薄膜４側からのエキシマレーザーなどのパルス光Ｌの照射により、半導体薄膜４を結晶化させる。丁度、ゲート電極と重なる半導体薄膜４の部分が、チャネル部４’となる。
【００１０】
この結晶化工程においては、ゲート電極２を含む配線（以下ゲート配線２と記す）の上になる部分と、下地にゲート配線２が存在しない他の部分とでは、最適な結晶粒が得られるレーザー光のエネルギー密度が異なる。これは、レーザー光の吸収によって半導体薄膜４が加熱された場合に、基板１を構成するガラスなどと比較して比熱および熱伝導率の高い金属で形成されている下地のゲート配線２に、半導体薄膜４の熱が伝導し散逸するためである。この影響により、下地にゲート配線２が存在するチャネル部４’の方が、下地にゲート配線２が存在しないソース領域やドレイン領域になる他の部分４”より、十分な粒径を得るために必要なレーザー光のエネルギー密度が大きくなる。
【００１１】
図９はこれを説明する図である。この図は、ガラス基板上に、厚さ９０ｎｍのモリブデン（Ｍｏ）からなるゲート配線を形成した後、厚さ１５０ｎｍのＳｉＯ2膜をプラズマＣＶＤ法で成膜し、さらに厚さ５０ｎｍの非晶質シリコンからなる半導体薄膜をプラズマＣＶＤ法で成膜した試料に、波長３０８ｎｍ、パルス幅２８ｎｓのＸｅＣｌエキシマレーザーからのパルス光を、横軸で示されたエネルギー密度でオーバーラップ率９５％、すなわち同一箇所に光パルスが２０回ずつ照射されるようにした場合の、平均結晶粒径（平均粒径）を示す。このグラフから、平均粒径を極大にする最適照射エネルギー密度は、ゲート配線上（１）で約３７０ｍＪ／ｃｍ2であり、下地にゲート配線がないガラス基板上（２）で約３３０ｍＪ／ｃｍ2であり、ガラス基板上（２）と比較して、ゲート配線上（１）が約４０ｍＪ／ｃｍ2ほど大きいことが分かる。しかも、最適照射エネルギー密度でのレーザー光照射における平均粒径（シリコンの結晶粒径）は、ゲート配線上（１）で約０．４５μｍに対して、ガラス基板上（２）で約０．９０μｍであり、ゲート配線上の平均結晶粒径はガラス基板上の約１／２しかないことが分かる。
【００１２】
ここで、レーザーアニールによる結晶成長では、最適値より過剰に高いエネルギー密度のレーザー光を照射すると、十分な結晶粒径に成長せず、逆に微結晶化してしまう特徴がある。このため、ゲート配線上（１）で平均粒径が極大となるエネルギー密度（約３７０ｍＪ／ｃｍ2）でレーザー光の照射を行うと、下地にゲート配線が存在しない半導体薄膜の部分は、エネルギーが過剰となり局所的に微結晶化してしまい、この部分を用いて構成されるソース、ドレインが十分に機能しなくなるという問題がある。このため従来は、ボトムゲート構造のＴＦＴを作製するための結晶化プロセスにおいて、ゲート配線上における最適値よりは低いエネルギー密度でレーザーアニールが行われていた。
【００１３】
また、このような課題を解決する方法として、２段階で結晶化を行う方法も提案されている。この場合、先ず、ゲート電極上の最適値に近い比較的高いエネルギー密度でエネルギービームを照射し、配線と重なる半導体薄膜を結晶化する第一結晶化工程を行い、続いて、ガラス基板上の最適値に近い比較的低いエネルギー密度でエネルギービームを照射し、配線と重なる半導体薄膜の結晶化状態を維持しつつ、配線と重ならない半導体薄膜を結晶化する第二結晶化工程を行う。これにより、下地にゲート電極が存在する部分と存在しない部分の両方において最適なエネルギー密度での結晶化を行い、十分な結晶粒径を得るのである（下記特許文献１参照）。
【００１４】
【特許文献１】特開２００１−１０２５８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上述したような２段階で結晶化を行う方法であっても、ボトムゲート構造のチャネル部となるゲート配線上の結晶粒径は、トップゲート構造のチャネル部となるガラス基板上の結晶粒径よりも小さく、ボトムゲート構造のＴＦＴ特性がトップゲート構造に劣る原因となっていた。
【００１６】
そこで本発明は、半導体薄膜における結晶粒径の大粒径化を図ることが可能で、これにより特性の向上を図ることができる低温ポリシリコン技術を用いた薄膜半導体装置の製造方法、およびこれによって得られる薄膜半導体装置、さらにはこの方法を適用した表示装置の製造方法およびこれによって得られる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
このような課題を解決するための本発明の薄膜半導体装置の製造方法は、光吸収層を有する基板上に半導体薄膜を形成し、その後レーザー光照射によって当該半導体薄膜を結晶化させる工程を有している。この際、レーザー光照射によって、半導体薄膜を加熱すると共に、当該半導体薄膜と同程度以上の温度となるように光吸収層を加熱して当該半導体薄膜を結晶化させることを特徴としている。
【００１８】
このような薄膜半導体装置の製造方法では、レーザー光照射によって半導体薄膜と同程度以上となるように光吸収層を加熱している。このため、半導体薄膜を加熱することを主体とした場合と比較して、光吸収層から半導体薄膜への熱伝導によって半導体薄膜の冷却速度が緩やかになる。また、半導体薄膜中に光吸収層に相当する、例えばゲート配線などが存在している場合であれば、半導体薄膜を加熱することを主体としたレーザ光照射では、半導体薄膜からゲート配線への熱伝導によって半導体薄膜の冷却速度が加速されるが、このゲート配線（光吸収層）をも加熱するレーザー光照射を行うことにより、半導体薄膜からゲート配線への熱伝導が抑えられ、さらには逆の熱伝導によって半導体薄膜の冷却速度が緩やかになるのである。ここで、通常、レーザー光照射によって完全または部分的に溶融された半導体薄膜は、その後過冷却され、核発生過程を経て結晶成長する。このため、上述したように、半導体薄膜の冷却速度が緩やかになることで、半導体薄膜の冷却過程において１つ目の結晶核の生成温度が高くなり、その後の結晶核の生成確率が低くなる。したがって、生成された結晶核がより大きく結晶成長し、平均粒径の大きな半導体薄膜が形成される。
【００１９】
そして、上述した光吸収層を、例えば導電性材料からなるゲート電極を含む配線形状にパターニングされたものとすることで、配線の上部に位置する半導体薄膜から配線への熱伝導によって、当該半導体薄膜部分が他の部分よりも急速に冷却されることが防止されるだけではなく、他の部分と比較して、特に配線の上方における半導体薄膜部分の冷却速度を緩やかにして結晶成長を促進させることができる。したがって、ゲート電極の上方で特に結晶粒径の大きな半導体薄膜を有するボトムゲート型の薄膜半導体装置が得られる。
【００２０】
また本発明の薄膜半導体装置は、このような製造方法によって得られたボトムゲート型の薄膜半導体装置であり、ゲート電極を含む配線上の半導体薄膜部分の結晶粒径が、他の半導体薄膜部分の結晶粒径よりも大きいことを特徴としている。
【００２１】
また、本発明は、表示基板上に薄膜半導体素子を設けてなる表示装置の製造方法であって、薄膜半導体素子を構成する半導体薄膜を上述した手順で形成することを特徴としている。また本発明の表示装置は、このような手順で得られたボトムゲート型の薄膜半導体素子を有しており、ゲート電極を含む配線上の半導体薄膜部分の結晶粒径が、他の半導体薄膜部分の結晶粒径よりも大きいことを特徴としている。
【発明の効果】
【００２２】
上述した構成の薄膜半導体装置の製造方法によれば、レーザー光照射によって半導体薄膜と同程度以上の温度となるように下層の光吸収層をも加熱することにより、半導体薄膜を加熱することを主体としたレーザー光照射を行う場合と比較して、平均粒径のより大きな半導体薄膜を形成することが可能になる。このため、この半導体薄膜をチャネル部に用いることにより、キャリア移動度が高くＴＦＴ特性の良好な薄膜半導体装置を得ることができる。
【００２３】
また、上述した光吸収層を、導電性材料からなるゲート電極を含む配線形状にパターニングされたものとすることで、ゲート電極の上方で特に結晶粒径の大きな半導体薄膜を有するボトムゲート構造の薄膜半導体装置が得られ、ボトムゲート構造の薄膜半導体装置のＴＦＴ特性の向上を図ることが可能になる。
【００２４】
さらに、上述した製造方法を行う本発明の表示装置の製造方法およびこれによって得られたボトムゲート構造の薄膜半導体素子を有する表示装置によれば、ＴＦＴ特性の良好な薄膜半導体素子を有する表示装置を得ることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、各実施形態においては、ボトムゲート型の多結晶シリコンＴＦＴを有する薄膜半導体装置を例示し、その製造方法から順に実施形態を説明する。
【００２６】
先ず、図１（ａ）に示すように、ガラス等からなる基板１の上に、ゲート電極を含む配線（以下ゲート配線２と記す）を形成する。この際、先ず、スパッタ法によりＭｏ、Ｔａ、Ｗ、Ｃｒなどの高融点金属、またはこれらの合金からなる金属膜を３０〜３００ｎｍの厚みで成膜する。次にフォト・リソグラフィー技術によってレジストパターンを形成し、これをマスクに用いたドライエッチングもしくはウェットエッチングによって上記金属膜を所定の形状に加工して、ゲート配線２を形成する。尚、ゲート配線２の電気抵抗をなるべく低減するために、基板１上に、まずＡｌ、Ｃｕ、Ａｇ、あるいはこれらを成分として含む合金などの低抵抗金属膜を形成し、この上部に高融点金属膜を積層させた、２層ないしはそれ以上の多層構造の金属膜を形成し、これを加工することによってゲート配線２を形成しても良い。ただし、ゲート配線２を多層構造とする場合には、最上層を高融点金属膜で構成することにより、後の結晶化工程においてゲート配線２が溶融することを防止する。また、ゲート配線２の表面層を構成する材料としては、次に形成されるゲート絶縁膜との界面における光反射率が小さく抑えられるものが好ましい。
【００２７】
次いで図１（ｂ）に示すように、ゲート配線２を被覆する様に、ゲート絶縁膜３を形成する。本例では、ゲート絶縁膜３は、ゲート窒化膜（ＳｉＮX）３ａとこの上部のゲート酸化膜（ＳｉＯ2）３ｂとからなる二層構造として形成されることとする。この際、まず、ＳｉＨ4ガスとＮＨ3ガスの混合物を原料気体として用いたプラズマＣＶＤ（chemical vapor deposition）法により、ゲート窒化膜３ａを基板温度４００℃で２０〜６０ｎｍの膜厚で成膜する。尚、ゲート窒化膜３ａの成膜は、プラズマＣＶＤに代えて常圧ＣＶＤ、減圧化学気相成長法（ＬＰ−ＣＶＤ法）、スパッタ法、蒸着法を用いてもよい。次に、ゲート窒化膜３ａの成膜に連続して、ＳｉＨ4ガスとＮ2Ｏガスの混合物を原料気体としてゲート酸化膜３ｂを約５０〜１５０ｎｍの膜厚で成膜する。
【００２８】
以上の後、ゲート絶縁膜３の上部に、ＳｉＨ4ガスのみを原料として、非晶質シリコンまたは比較的粒径の小さな（概ね０．１μｍ以下）多結晶シリコンなどからなる半導体薄膜４を約３０〜１００ｎｍの膜厚で成膜する。尚、上述したゲート絶縁膜３と非晶質の半導体薄膜４は成膜チャンバの真空系を破らず連続成膜することが好ましい。また、このような半導体薄膜４の成膜においてプラズマＣＶＤ法を用いた場合には、４００〜４５０℃の温度で窒素雰囲気中において１時間程度加熱処理を行い、非晶質の半導体薄膜４に含有されていた水素を放出する、いわゆる脱水素アニールを行う。これにより、非晶質の半導体薄膜４中の水素量を原子数比で約１〜２％に減少させる。
【００２９】
次いで、半導体薄膜４に対してレーザー光Ｌｈの照射を行うことにより、半導体薄膜４を結晶化させる工程を行う。この際、レーザー光Ｌｈの照射によって、半導体薄膜４を加熱すると共に、半導体薄膜４と同程度以上の温度となるようにゲート配線２が加熱されるように、レーザー光Ｌｈの波長を選択することが重要である。尚、ここでは、レーザー光Ｌｈの照射時間内に、ゲート配線２が半導体薄膜４と同程度以上の温度になる時間領域があれば良いこととする。ここで同程度以上の温度とは、半導体薄膜４からゲート配線２への熱伝導がほとんどない温度であることとする。
【００３０】
このようなレーザー光Ｌｈの波長としては、半導体薄膜４が膜厚約３０〜１００ｎｍ程度のシリコンからなる場合、４００ｎｍ〜５４０ｎｍの波長範囲で選択され、高出力のパルスレーザーが現在、入手可能という点から実用上、好ましくは５２０ｎｍ〜５４０ｎｍに設定されることとする。このような波長範囲であれば、膜厚約３０〜１００ｎｍ程度のシリコンからなる半導体薄膜４側から照射してこれを透過したレーザー光Ｌｈが、ゲート配線２にまで十分に到達し、さらにゲート絶縁膜３とゲート配線２との界面での反射を抑えてゲート配線２に十分に吸収され、ゲート配線２が加熱される。尚、ゲート配線２が設けられていない部分においては、半導体薄膜４を透過したレーザー光Ｌｈは、さらに基板１を透過し、基板１が載置されたステージを加熱して放熱されることになる。
【００３１】
そして、このようなレーザー光Ｌｈの具体例としては、パルス発振のＱスイッチＮｄ：ＹＡＧレーザーやＮｄ：ＹＬＦレーザーの第２高調波出力を用いることができる。これらの波長は順に５３２ｎｍおよび５２７ｎｍである。レーザーダイオード励起でも、フラッシュランプ励起でも同様に用いることができるが、出力安定性や励起光源の交換サイクルの観点から、レーザーダイオード励起のものを用いるのが好ましく、例えば米国）Ｐｏｓｉｔｉｖｅ  Ｌｉｇｈｔ社のＥｖｏｌｕｔｉｏｎシリーズ（発振波長：５２７ｎｍ）や、米国）Ｃｏｈｅｒｅｎｔ社のＣＯＲＯＮＡシリーズ（発振波長：５３２ｎｍ）を挙げることができる。
【００３２】
レーザー光源としては、上記ＮｄドープしたＹＡＧまたはＹＬＦを媒質とする固体レーザー以外に、Ｎｄ、Ｃｒ、Ｅｒ、Ｈｏ、Ｔｉ、Ｙｂ、Ｃｅ、Ｃｏ、またはＴｍをドープしたＹＡＧ、ＹＬＦ、ＹＶＯ4、Ａｌ2Ｏ3（サファイア）、ガラス、ＢｅＡｌ2Ｏ4（アレクサンドライト）、ＬｉＣａＡｌＦ6、ＬｉＳｒＡｌＦ6、Ｇｄ3Ｓｃ2Ｇａ3Ｏ12（ＧＳＧＧ）などの結晶を媒質とした固体レーザーを適用することが可能である。これらのレーザーの発振波長はドープする材料によって異なり、１μｍ〜２μｍである。一方本発明に使用可能な波長範囲は、半導体薄膜４に一部吸収され、かつ半導体薄膜４を一部透過したレーザー光Ｌｈがゲート配線２に入射、吸収される必要があるために、厚さ５０ｎｍシリコン薄膜の場合を例にとると、シリコンの光吸収係数が概ね１０4〜１０5（ｃｍ-1）の範囲となる波長約４００ｎｍ〜５４０ｎｍとなる。そのため、前記固体レーザーの第２、第３、または第４高調波などを適用する。
【００３３】
尚、ゲート配線２では表面層でレーザー光が吸収される。したがってレーザー光Ｌｈの照射時間（パルス幅）があまりに短いと表面層がほぼ断熱的に加熱され、局部的にゲート配線２を構成する金属の融点以上に温度が上がりゲート配線２が損傷され得るため、パルス幅は５ｎｓ以上であることが好ましい。反対に、パルス幅が長すぎると溶融したシリコンが表面張力で粒状に丸まってしまいデバイスに使用できなくなるため、また、基板への熱散逸が増加して加熱効率が低下し、さらにはガラス基板へのダメージが懸念されるため、１μｓ以下であることが好ましい。さらに好ましくは、５０ｎｓ〜３００ｎｓの範囲のパルス幅を挙げることができる。
【００３４】
そして、レーザー光Ｌｈの照射時には、エネルギー密度を一定として照射スポットを部分的にオーバーラップしながらレーザー光のパルスを走査する。オーバーラップ率を調整することで、一箇所に１０回から２０回程度のレーザーパルスが繰り返し照射される様にする。例えば、オーバーラップ率を９０％にすると、一箇所に繰り返し照射される回数は１０回になる。又、オーバーラップ率を９５％にすると、一箇所に繰り返し照射されるレーザーパルスの回数は２０回になる。一般に、繰り返し照射回数が増える程結晶状態は良くなるが、逆に処理時間が長くなる。
【００３５】
以上のようにして半導体薄膜４の結晶化を行った後、図１（ｃ）に示す様に、結晶化された半導体薄膜４上に絶縁性材料からなるストッパ膜５をパターン形成する。このストッパ膜５の形成は、例えばプラズマＣＶＤ法でＳｉＯ2膜を約１００ｎｍ〜３００ｎｍの膜厚で形成した後、裏面露光技術を用いてゲート配線２と整合するように半導体薄膜４上にレジストパターン（図示省略）を形成し、このレジストパターンをマスクに用いてＳｉＯ2膜をエッチングすることにより、ゲート配線２と整合する形状のＳｉＯ2からなるストッパ膜５得る。このストッパ膜５により、直下に位置する半導体薄膜４部分をチャネル部４ａとして保護する。
【００３６】
続いて、ストッパ膜５をマスクとしたイオン注入により、不純物（たとえばＰ+イオン）６を半導体薄膜４に注入し、低濃度のオフセット領域４ｂを形成する。この時のドーズ量は例えば６×１０12〜５×１０13／ｃｍ2である。さらにストッパ膜５及びその両側のオフセット領域４ｂを被覆するようにフォトレジスト（図示省略）をパターニング形成したあと、これをマスクとして再び不純物（たとえばＰ+イオン）６を高濃度で注入し、オフセット領域４ｂの両脇にＮ型のソース・ドレイン４ｃを形成する。このような不純物注入には、例えばイオンドーピングを用いることができる。これは質量分離をかけることなく電界加速で不純物を注入するものであり、１×１０15／ｃｍ2程度のドーズ量で不純物を注入し、ソース・ドレイン４ｃを形成する。
【００３７】
尚ここでの図示は省略したが、Ｐ型のソース・ドレインを備えたＴＦＴをさらに形成する場合には、Ｎチャネル型の領域をフォトレジストで被覆したあと、不純物をＰ+イオンからＢ-イオンに切換えドーズ量１×１０15／ｃｍ2程度でイオンドーピングすればよい。
【００３８】
以上の後、半導体薄膜４に注入された不純物を活性化するために、急速熱アニール（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ、ＲＴＡ）を用いた活性化アニールを行う。ここでは、例えばライン状に整形および集光されたＸｅアークランプを走査しながら基板１に照射して５００〜６５０℃に短時間加熱し、半導体薄膜４に注入されていた不純物を活性化する。これにより、ボトムゲート構造の多結晶シリコンＴＦＴ７を得る。
【００３９】
またその後、半導体薄膜４をエッチング加工することにより、各多結晶シリコンＴＦＴ７部分を分離する。
【００４０】
最後に図１（ｄ）に示すように、プラズマＣＶＤ法によってＳｉＯ2膜を約２００ｎｍ、さらにＳｉＮX膜を約２００〜４００ｎｍの厚さで成膜し、ＳｉＯ2膜とＳｉＮX膜との２層構造の層間絶縁膜１０を形成する。この段階で窒素ガス中、フォーミングガス中、または真空中雰囲気下で３５０℃程度の加熱処理を１時間行い、層間絶縁膜１０に含まれる水素原子を半導体薄膜４中に拡散させる。この後、層間絶縁膜１０にコンタクトホール１０ａを開口し、Ａｌ、Ｍｏ、Ｔｉなどを単層あるいは複数層、全層で２００〜１５００ｎｍの厚みでスパッタした後、所定の形状にパターニングして配線電極１１に加工する。さらに、アクリル系樹脂などからなる感光性の平坦化層１２を０．５〜２μｍ程度の厚みで塗布したあと、フォト・リソグラフィーによりコンタクトホール１２ａを開口する。平坦化層１２の上に、例えばＩＴＯ等からなる透明導電膜をスパッタした後、この透明導電膜を所定の形状にパターニングすることにより、コンタクトホール１２ａを介してソース・ドレイン４ｃに接続された画素電極１３に加工する。
【００４１】
以上により、基板１上にボトムゲート構造の多結晶シリコンＴＦＴ７を備え、これに画素電極１３を接続させた表示装置用の回路基板が薄膜半導体装置として得られる。
【００４２】
そして、以上説明した薄膜半導体装置の製造方法によれば、図１（ｂ）を用いて説明したように、非晶質の半導体薄膜４を結晶化する際に、レーザー光照射によって半導体薄膜４と同程度以上となるようにゲート配線２をも加熱している。このため、半導体薄膜４を加熱することを主体とした場合と比較して、半導体薄膜４からゲート配線２への放熱が防止され、しかも加熱されたゲート配線２から半導体薄膜４への熱伝導により、ゲート配線２の上部に位置する半導体薄膜４部分（すなわちチャネル部４ａ）の冷却速度を緩やかにすることができる。
【００４３】
ここで通常、レーザー光照射によって完全または部分的に溶融された半導体薄膜４は、その後過冷却され、核発生過程を経て結晶成長する。この際、半導体薄膜４の冷却速度が上述したように緩やかになることにより、半導体薄膜４の冷却過程において１つ目の結晶核の生成温度が高くなり、その後の結晶核の生成確率が低くなる。したがって、ゲート配線２の上部に位置する半導体薄膜４部分（すなわちチャネル部４ａ）においては、他の部分よりも冷却速度が緩やかになることで、生成された結晶核がより大きく結晶成長し、他の部分よりも平均粒径の大きな結晶を得ることができる。
【００４４】
図２には、本発明の実施形態の手順によって結晶化されたシリコンからなる半導体薄膜の平均粒径を、照射エネルギー密度の関数として示す。ただし、図２のグラフを得るにあたっては、ガラス基板上に、厚さ９０ｎｍのモリブデン（Ｍｏ）からなるゲート配線を形成した後、厚さ１５０ｎｍのＳｉＯ2膜をプラズマＣＶＤ法で成膜し、さらに厚さ５０ｎｍの非晶質シリコンからなる半導体薄膜をプラズマＣＶＤ法で成膜した試料を用いた。この試料は、従来技術の説明において示した図９のグラフを得るにあたって用いた試料と同様の構成である。そして、この試料おける半導体薄膜の結晶化工程として、波長５２７ｎｍ、パルス幅１２０ｎｓのレーザーダイオード励起Ｎｄ：ＹＬＦレーザー（すなわち全固体レーザー）からのパルス光を、横軸で示されたエネルギー密度でオーバーラップ率９２％、すなわち同一箇所に光パルスを１２．５回ずつ照射した。尚、パルス波形はガウシアンで、その半値幅をパルス幅としている。
【００４５】
実施形態で説明した方法では、前述のように、ゲート配線にレーザー光が入射し、半導体薄膜からの熱伝導によってではなく、ゲート配線が直接レーザー光の照射によって加熱される。このため、半導体薄膜を加熱することを主目的としている従来の結晶化を示す図９の場合とは対照的に、ガラス基板上（２）（すなわちゲート配線がない部分）よりもゲート配線上（１）の方が、相対的に低い照射エネルギー密度で、より大きな結晶粒径となっている。なお、ゲート配線の表面で反射したレーザー光が再び半導体薄膜層に入射し、一部吸収されることも、ゲート配線上（１）の方が、ガラス基板上（２）よりも最適照射エネルギー密度が低くなる原因である。ここで、最適照射エネルギー密度とは、最も大きな平均粒径となるエネルギー密度であることとする。
【００４６】
また、従来（図９）との比較において、実施形態（図２）では、ガラス基板上（２）における最適照射エネルギー密度が、従来（図９）の約２倍となっているのは、実施形態において照射したレーザー光の波長（５２７ｎｍ）では、シリコンの光吸収係数が低くなるためと、パルス幅が長くパルス照射中の下地への熱散逸損失が大きくなるためである。
【００４７】
さらに、従来（図９）との比較において、実施形態（図２）では、ガラス基板上（２）の平均粒径がやや大きいのは、実施形態において照射したレーザー光のパルス幅が長く、パルス終息時に、ガラス基板の上層部分（すなわち、半導体薄膜に近い部分）が既にある程度暖まっており、結晶化期間における冷却速度がやや緩和されるためである。
【００４８】
ここで注目すべきなのは、ゲート配線上（１）の方で、２．３μｍという１μｍを越える大きな粒径の結晶が得られていることである。
【００４９】
以下に、半導体薄膜を透過してきたレーザー光によってゲート配線が直接加熱される効果を、シミュレーション結果を用いて説明する。
【００５０】
まずシミュレーション方法の概要について説明する。図３はシミュレーションに用いたモデルの断面図である。このモデルは、厚さ０．７ｍｍのガラス基板２１上に、下層から順に厚さ９０ｎｍのＭｏ層２２（ゲート配線）、厚さ１７０ｎｍのＳｉＯ2層２３（ゲート絶縁膜）、厚さ５０ｎｍのＳｉ層２４（半導体薄膜であり、多結晶シリコンからなる）を積層させた構成となっている。本シミュレーションにおいては、これにＳｉ層２４側からパルス幅１００ｎｓのレーザー光Ｌｈをパルス照射するものとした。そして、照射開始時刻を０とし、パルス幅の時間経過後に照射が終息する。レーザー光Ｌｈのパルスの時間波形は簡単化のために矩形とした。このようなレーザー光照射によりＳｉ層２４が加熱され、パルス幅の時間が経過するまでには完全融解する。
【００５１】
そして、ＳｉＯ2層２３、Ｍｏ層２２、およびガラス基板２１を加えたものを解析対象領域として時間項を含む３次元の熱伝導方程式を立て、これを差分法によって数値的に解いた。その際、Ｓｉ層２４は平面内で４００分割（２０×２０）、膜厚方向で８分割した。すなわち３２００の微小要素に分割した。また熱伝導係数は室温では図３の各層内に記した値（単位はＷ／ｍ・Ｋ）を用いたが、温度依存性を考慮しており、例えばＳｉ層２４では融点までは温度上昇とともに低くなり、反対にＳｉＯ2層２３やガラス基板２１では高くなる現象を取り込んでいる。さらに、光吸収係数の温度依存性およびシリコンの融解熱も考慮されている。
【００５２】
また光吸収については、入射強度をＩ0（ｍＪ／ｃｍ2）、Ｓｉ層２４表面での光反射係数（０〜１の値）をＲSiとして、Ｓｉ層２４では、下記式（１）したがった光強度分布となるものとして、Ｓｉ層２４の各地点において吸収される光強度Ａ１を算出した。ここでαは光吸収係数、ｘはＳｉ層２４表面からの深さである。
【数１】
2005136138.tif 000003
【００５３】
次に、Ｓｉ層２４で吸収されない下記式（２）の強度の光がＭｏ層２２に入射する。ここでｄはＳｉ層２４の厚さである。
【数２】
2005136138.tif 000004
【００５４】
したがってＭｏ層２２での吸収は、ＳｉＯ2層２３／Ｍｏ層２２界面での反射係数をＲmoとして、下記式（３）となる。
【数３】
2005136138.tif 000005
【００５５】
そして、ＳｉＯ2層２３／Ｍｏ層２２界面で反射した光がＳｉ層２４に再び入射し、下記式（４）にしたがった光強度分布となるものとして、Ｓｉ層２４の各地点において吸収される光強度Ａ２を算出した。
【数４】
2005136138.tif 000006
【００５６】
以上の結果を用いて、Ｓｉ層２４の各地点における光吸収量は、光強度Ａ１と光強度Ａ２の和として求めた。また、Ｓｉ層２４やＭｏ層２２に吸収された光が直ちに熱に変化するものとして、非定常熱伝導方程式の右辺の熱量の項として取り込んだ。なお、光吸収係数αは後述のようにＳｉ層２４の温度によって変化するため、１ステップ時間（１ｎｓ）前の温度で求まるものを逐次用いて計算した。
【００５７】
Ｓｉ層２４（半導体薄膜）の完全熔融後、レーザーパルスが終息すると、Ｓｉ層２４（半導体薄膜）から下地のＳｉＯ2層２３（ゲート絶縁膜）を通って、Ｍｏ層２２（ゲート配線）やさらにその下にあるガラス基板２１に熱が伝導し、散逸することによってＳｉ層２４の温度が下がる。しかし、それに要する時間が数百ナノ秒程度と、非常に短いため、融液（Ｓｉ層２４）の温度が融点以下に下がっても、すぐに凝固するわけではない。すなわち、Ｓｉ層２４は過冷却状態となる。凝固するためには図４（S.R.Stiffler ら、Physical.Review  B60  (1988)、p.2519〜2522を基に作成）に示すように、融液（Ｓｉ層２４）の温度低下に伴って、急激に核発生確率が高まることによって生成される結晶核の発生を待つ必要がある。通常、シリコンのレーザー結晶化プロセスでは１０００〜１２００℃まで過冷却された後、核が発生し結晶成長が開始する。
【００５８】
次に具体的なシミュレーション結果を、上記図３、図４と共に、図５、図６を参照しつつ説明する。
【００５９】
まず図５は、Ｓｉ層２４（半導体薄膜）を加熱することのみを目的とし、Ｍｏ層２２（ゲート配線）が直接加熱されない従来の結晶化を行った場合の結果であり、波長３０８ｎｍ、パルス幅１００ｎｓの矩形型のレーザーパルスを照射した際の、Ｍｏ層２２とＳｉ層２４の温度の時間推移を示す。この図では、１μｍ角の解析対象領域の各層の中心の温度を示している。この波長ではシリコンの光吸収係数は約１０6（ｃｍ-1）であり、入射するレーザー光の約９９％以上がＳｉ層２４（厚さ５０ｎｍ）で吸収されてしまい、１％未満のみがＭｏ層２２に入射する。
【００６０】
図５において、経過時間０ｎｓ〜１００ｎｓは、レーザーパルスが照射されている時間であり、この間はＳｉ層２４とＭｏ層２２の温度が上昇する。途中、シリコンの融点（１４１２℃）では、融解潜熱のために一時的にＳｉ層２４の温度上昇が停滞する。Ｓｉ層２４が完全融解され、約１５５０℃に到達した時点で、レーザー光パルスが終息し、Ｓｉ層２４の温度が低下していくが、冷却が高速であるため、融点以下になっても凝固しない、すなわち過冷却状態となる。しかし、Ｓｉ層２４におけるシリコン融液の温度が十分低下すると、すなわち図５では１７３ｎｓの時点で、１００ｎｓ以降の経過時間とシリコンの体積空間による核発生確率の積分値ΣＰnucが予め設定した閾値ΣＰnuc(th)（例えば１）を超え、核が発生し、それを起点とした結晶成長が始まる。図４に示したように核発生確率は、シリコンの単位体積あたり単位時間に核が発生する確率であり、融点付近ではほぼ０に近いが、温度の低下とともに極めて急峻に増加する。なお、この値は一見非常に大きいように見えるが、例えばこのシミュレーションのケースでは体積が１μｍ×１μｍ×０．０５μｍなので、１ｎｓあたりだと、５×１０-29（ｍ3ｓ）を乗じたものが確率となり、９２０℃まで温度が低下してようやく１となる。また、核は差分解析の際の微小要素毎に時間集計した値が最大となる微小要素（位置）に発生するものとしたが、１個目の核については、平面内で温度が一様なので、１μｍ角の解析領域の中心に発生するものと仮定した。また核が１個発生する毎に、積分値ΣＰnucから１を減じ、その結果、依然、閾値ΣＰnuc(th)以上の場合は、その時刻において２個目以降の核を発生させた。
【００６１】
さて、いったん結晶成長が始まると、これによって融解潜熱が放出され、結晶になった部分の近傍領域の温度が局所的に上昇し、凝固せずに残っているシリコン融液の温度が上昇に転じ、核発生確率が低下する。図５では１９５ｎｓ以降の温度上昇がこれにあたる。しかし、Ｓｉ層２４から温度上昇に十分な融解潜熱が放出するまでの期間、すなわち図５では１７３ｎｓ〜１９５ｎｓの期間に、時間の経過に伴って核発生確率が１増加する毎に、別の核が、その時刻で最も温度が低い位置に次々と発生するものと、このシミュレーションでは仮定し、図５の例では３５個発生するという結果になった。
【００６２】
引き続く１９５ｎｓ〜２１０ｎｓの期間では、Ｓｉ層２４におけるシリコン融液の温度が上昇に転じ、核発生が抑制され、それまでに発生した核を起点とした結晶成長が持続する。シリコンが凝固後の１μｍ角の解析領域における結晶数は３５個となった。その結果、平均粒径は０．１９μｍであった。ここでシリコンの平均粒径はシミュレーションの結果として求められる、結晶の面積の平均値と同じ面積の円の直径として計算した。
【００６３】
一方、図６はＳｉ層２４（半導体薄膜）と共にＭｏ層２２（ゲート配線）を加熱することを目的とし、Ｍｏ層２２がレーザー光によって直接加熱される実施形態の結晶化を行った場合の結果であり、波長５２７ｎｍ、パルス幅１００ｎｓの矩形型のレーザーパルスを照射した際の、Ｍｏ層２２とＳｉ層２４の温度の時間推移を示す。この波長ではシリコンの光吸収係数は約１０4（ｃｍ-1）であり、入射するレーザー光の約９５％がＳｉ層２４（厚さ５０ｎｍ）を透過し、Ｍｏ層２２に入射する。前述のように、そのうち約８０％がＭｏ層２２に吸収され、Ｍｏ層２２が直接加熱される。
【００６４】
図６において、経過時間０ｎｓ〜１００ｎｓはレーザーパルスが照射されている時間であり、この間はＳｉ層２４とＭｏ層２２の温度が上昇する。図５の結果と異なる注目すべき点は、０ｎｓ〜約６５ｎｓまではＭｏ層２２の温度の方がＳｉ層２３よりも高い点で、これはＭｏ層２２（ゲート配線）がレーザー照射によって直接加熱される場合の特徴である。このシミュレーションでは、Ｓｉ層２４の温度上昇とともに、光吸収係数が増加する効果を、D. L. KwongらがJournal of Applied Physics誌、第５４巻（１９８３年）、ｐ．３６６〜３７３に報告した結果に基づいて取り込んでいる。例えばシリコンの温度が１０００℃および１３００℃では、光透過率が順に６０％および３５％（表面反射率約３５％を考慮すると、順に約４０％および２３％）に低下するものとした。そのため、Ｍｏ層２２が直接加熱される度合いは０ｎｓ〜１００ｎｓの期間で時間経過とともに低くなっていくものの、十分な程度はある。
【００６５】
レーザー光パルスが終息した後の結晶成長時の温度推移は、図５と似ている。しかし、冷却速度、すなわち、１００ｎｓ〜約２３０ｎｓの期間における温度低下が、図５よりも緩やかである。そのため、１個目の核が発生し結晶成長が始まり、融解潜熱の放出による温度上昇が見られるまでの期間、すなわち図６では、約２３０ｎｓ〜約２６０ｎｓの期間における２個目以降の核生成確率が図５の場合と比べると低くなり、シリコンが凝固後の１μｍ角の解析領域における結晶数は７個に留まった。この期間の温度は約１０３５℃であり、図５の１０２０℃よりも１５℃高い。これは図４によると、核発生確率が約１／１０に低下することに相当する。以上の結果、平均結晶粒径は図５の場合よりもずっと大きく、０．４３μｍとなった。
【００６６】
このように平均粒径が大きくなった理由は、Ｍｏ層２２（ゲート配線）が直接加熱されるために、Ｓｉ層２４（半導体薄膜）からの熱散逸が抑制されるためである。その根本原因は、Ｓｉ層２４半導体薄膜をほとんど透過しない、すなわちＳｉ層２４の加熱のみを目的とした波長のレーザーを照射する従来技術の場合には、加熱されたＳｉ層２４からの熱伝導によりＭｏ層２２が加熱されるのに対し、Ｓｉ層２４を透過する波長のレーザーを照射した本実施形態の場合には、Ｍｏ層２２がレーザー光により直接加熱されるためである。
【００６７】
なお、実際にはオーバーラップ照射でこのプロセスを繰り返すため、得られる結晶の平均結晶粒径はシミュレーションよりも大きくなるが、レーザー波長による結晶粒径の差は維持され、図２および図９に示したような差となるものと考えられる。
【００６８】
以上の結果、本実施形態で説明した薄膜半導体装置の製造方法によれば、ゲート電極の上方のチャネル部において結晶粒径が１μｍを越える半導体薄膜を有するボトムゲート構造の薄膜半導体装置が得られ、ボトムゲート構造の薄膜半導体装置のＴＦＴ特性の向上を図ることが可能になる。また、図２のグラフに示したように、ゲート配線上（１）すなわちチャネル部の結晶粒径は、平均粒径が２．４μｍにも達するため、従来方法で同一のオーバーラップ条件により形成したトップゲート構造（図９の例では平均粒径１μｍ以下）のＴＦＴを遙かに上回る特性を得ることが可能になる。
【００６９】
しかも、エネルギー密度を変更した複数回のレーザー光照射を行う必要もないため、工程スループットを低減させることもない。
【００７０】
尚、以上の実施形態においては、本発明をボトムゲート型の多結晶シリコンＴＦＴの製造方法に適用した実施の形態を説明した。しかしながら、本発明は、半導体薄膜がシリコンからなるものに限定されることはない。さらに、以上の実施形態においては、半導体薄膜側からレーザー光を照射する構成を説明したが、レーザー光の照射はゲート配線側（光吸収層側）からであっても良い。この場合であっても、半導体薄膜と共に光吸収層も同程度以上にまで加熱するレーザー光照射を行うことにより、上述したと同様に平均粒径１μｍを越えるシリコンの結晶化が可能である。
【００７１】
また、本発明は、ボトムゲート構造への適用に限定されるものではなく、例えばトップゲート型のＴＦＴの製造にも適用可能であり、同様の効果を得ることができる。この場合、光吸収層が設けられた基板上に半導体薄膜を形成し、その後上述した実施形態において図１（ｂ）を用いて説明したと同様のレーザー光照射によって半導体薄膜を結晶化させる。つまり、半導体薄膜と共に光吸収層も同程度以上にまで加熱するレーザー光照射を行うのである。尚、この光吸収層は、半導体薄膜の結晶化を促進させたい部分に対応してパターニングされたものでも良いし、基板の全面を覆うものであっても良い。またこの光吸収層が導電性材料からなる場合には、この光吸収層を覆う状態で絶縁膜を設け、この絶縁膜上に半導体薄膜を形成することとする。これにより、トップゲート型のＴＦＴであっても、従来のガラスからなる基板上に半導体薄膜を形成し、半導体薄膜で効率的に吸収される波長のレーザー光照射によって結晶化を行う場合よりも、半導体薄膜の結晶化をさらに促進させることが可能になる。したがって、上述した実施形態と同様の効果を得ることができる。ただし、光吸収層は、レーザー光照射による加熱によって融解することのない材質、例えば高融点金属等で構成されることが好ましい。
【００７２】
次に、図７を参照して、上述した実施形態の製造方法に従って製造した薄膜半導体装置（回路基板）を用いたアクティブマトリクス型表示装置の一例を説明する。
【００７３】
図示するように、本表示装置は、一対の絶縁基板１０１，１０２と両者の間に保持された電気光学物質１０３とを備えたパネル構造を有する、いわゆる液晶表示装置である。電気光学物質１０３としては、例えば液晶材料を用いる。下側の絶縁基板１０１には画素アレイ部１０４と駆動回路部とが集積形成されている。駆動回路部は垂直スキャナ１０５と水平スキャナ１０６とに分かれている。また、絶縁基板１０１の周辺部上端には外部接続用の端子部１０７が形成されている。端子部１０７は配線１０８を介して垂直スキャナ１０５及び水平スキャナ１０６に接続している。画素アレイ部１０４には行状のゲート配線１０９と列状の信号配線１１０が形成されている。両配線の交差部には画素電極１１１とこれを駆動する薄膜トランジスタ１１２が形成されている。
【００７４】
そして、この薄膜トランジスタ１１２のゲート電極は対応するゲート配線１０９に接続され、ドレインは対応する画素電極１１１に接続され、ソースは対応する信号配線１１０に接続している。ゲート配線１０９は垂直スキャナ１０５に接続する一方、信号配線１１０は水平スキャナ１０６に接続している。ここで、画素電極１１１をスイッチング駆動する薄膜トランジスタ１１２、および垂直スキャナ１０５と水平スキャナ１０６に含まれる薄膜トランジスタが、図１を用いて説明した本発明手順に従って作製されたボトムゲート構造の多結晶シリコンＴＦＴ（７）となり、画素電極１１１が画素電極（１３）となり、上述した回路が形成された下側の絶縁基板１０１、すなわち回路基板が薄膜半導体装置となる。
【００７５】
このような構成の表示装置においては、薄膜トランジスタのチャネル部の結晶性が改善されているため、より小さなＴＦＴにより同一の特性（電流駆動能力など）を得ることが可能となる。その結果、垂直および水平スキャナーなどの外周駆動回路部の占有領域の幅を狭くし、すなわち狭額縁化し、表示装置の外形寸法を小さくすることが可能となる。あるいは、同一の占有面積に、より多くのＴＦＴを集積することによって外周駆動回路の高機能化を図ることが可能になる。さらに各画素部にメモリーや、有機ＥＬ素子の場合には駆動電流制御回路など、スイッチング以外の目的で多数のＴＦＴを各画素部に搭載する場合には、ＴＦＴを小型化することで、より多くのＴＦＴを用いてより多くの機能を持たせることが可能となる。また、垂直スキャナや水平スキャナに加え、ビデオドライバやタイミングジェネレータも絶縁基板１０１内に集積形成することも可能である。
【００７６】
また、表示装置としては、上述した液晶表示装置の他に、有機ＥＬ素子のような自発光素子を用いた表示装置であっても良い。例えば、有機ＥＬ素子を用いたアクティブマトリックス型の表示装置であれば、上記液晶表示装置と同様の構成の下側の絶縁基板が用いられる。そして、画素電極１１１をアノードまたはカソードとし、この上部に有機発光層を含む複数層の有機層を積層形成し、さらにこれらの有機層上にカソードまたはアノードを積層形成することで、アノードとカソードとの間に有機層を狭持した各発光素子を形成する。これにより、各発光素子がそれぞれ薄膜トランジスタ１１２に接続されたアクティブマトリックス型の表示装置が構成され、液晶表示装置と同様の効果を得ることができる。
【図面の簡単な説明】
【００７７】
【図１】実施形態の薄膜半導体装置の製造方法を示す断面工程図である。
【図２】実施形態の薄膜半導体装置の製造方法の効果を説明するグラフである。
【図３】実施形態の効果を説明するためのシミュレーションモデルを示す断面図である。
【図４】シリコンにおける温度−核生成確率のグラフである。
【図５】従来方法を適用したシミュレーション結果を示すグラフである。
【図６】実施形態の方法を適用したシミュレーション結果を示すグラフである。
【図７】実施形態の表示装置の構成図である。
【図８】従来の薄膜半導体装置の製造方法を説明する断面図である。
【図９】従来の薄膜半導体装置の製造方法の課題を説明するグラフである。
【符号の説明】
【００７８】
１…基板、２…ゲート配線（ゲート電極）、３…ゲート絶縁膜、４…半導体薄膜、７…多結晶シリコンＴＦＴ、Ｌｈ…レーザー光
【図１】
2005136138.tif 000007
【図２】
2005136138.tif 000008
【図３】
2005136138.tif 000009
【図４】
2005136138.tif 000010
【図５】
2005136138.tif 000011
【図６】
2005136138.tif 000012
【図７】
2005136138.tif 000013
【図８】
2005136138.tif 000014
【図９】
2005136138.tif 000015