(57)【要約】      （修正有）【課題】  ベース抵抗の増加又はベース−コレクタ間の寄生容量の増加による高周波特性の劣化を低減可能なバイポーラトランジスタ及びその製造方法を提供する。【解決手段】  コレクタ層７、ベース層８、イオン透過抑制層１４開口のためのエッチングストッパ層１２、エッチングストッパ層１２の上にイオン透過抑制層１４を順に形成した後、イオン透過抑制膜の開口１４ａを通じて第１の導電型の不純物のイオン３８をコレクタ層７に注入して、ＳＩＣ領域２１を形成する。この再イオン透過抑制層１４のＳＩＣ領域２１を形成するためのイオン注入における投影飛程がマスク膜の前記イオン注入における投影飛程より小さく設定する。その後、エッチングストッパ層１２の開口を埋めるようにポリシリコンのエミッタ電極を形成し、エミッタ電極から不純物を拡散させて、ベース層８の所定領域にエミッタ領域を形成する。【選択図】        図２−ｆ
2005109008.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型のコレクタ層を形成する工程（Ａ）と、
前記コレクタ層の上に第２の導電型の半導体層を含むベース層を形成する工程（Ｂ）と、
前記ベース層の上に異方性エッチングに対するエッチングストッパ層を形成する工程（Ｃ）と、
前記エッチングストッパ層の上にイオン透過抑制層を形成する工程（Ｄ）と、
前記イオン透過抑制層の上に、フォトレジスト膜からなる本体膜を含み、かつ前記ベース層の所定領域に対応する部分に開口を有するマスク膜を形成する工程（Ｅ）と、
前記イオン透過抑制層に、前記異方性エッチングにより前記マスク膜の開口に対応する開口を形成する工程（Ｆ）と、
前記マスク膜及びイオン透過抑制膜をマスクとしかつ該マスク膜及びイオン透過抑制膜の開口を通じて前記第１の導電型の不純物のイオンを前記コレクタ層に注入して、該コレクタ層にＳＩＣ領域を形成する工程（Ｇ）と、
前記エッチングストッパ層に前記マスク膜及びイオン透過抑制膜の開口に対応する開口を形成する工程（Ｈ）と、
前記マスク膜を除去した後、少なくとも前記エッチングストッパ層の開口を埋めるように前記第１の導電型のエミッタ電極を形成する工程（Ｉ）と、
前記エミッタ電極から不純物を拡散させて、前記ベース層の前記所定領域に該第１の導電型のエミッタ領域を形成する工程（Ｊ）とを有し、
前記イオン透過抑制層の前記ＳＩＣ領域を形成するためのイオン注入における投影飛程が前記マスク膜の前記イオン注入における投影飛程より小さい、バイポーラトランジスタの製造方法。
【請求項２】
前記マスク膜の前記投影飛程に対する前記イオン透過抑制層の前記投影飛程の比が１を越えかつ３未満である、請求項１記載のバイポーラトランジスタの製造方法。
【請求項３】
前記イオン透過抑制層の前記異方性エッチングにおける該イオン透過抑制層に対する前記マスク膜の選択比が０を越えかつ１未満である、請求項１記載のバイポーラトランジスタの製造方法。
【請求項４】
前記マスク膜が前記本体膜と反射防止膜とで構成される、請求項１記載のバイポーラトランジスタの製造方法。
【請求項５】
前記反射防止膜の厚みが４０ｎｍを越えかつ１５０ｎｍ未満である、請求項４記載のバイポーラトランジスタの製造方法。
【請求項６】
前記マスク膜の開口が、前記本体膜を露光及び現像した後、前記反射防止膜をエッチングすることにより形成される、請求項４記載のバイポーラトランジスタの製造方法。
【請求項７】
前記反射防止膜のエッチングにおける該反射防止膜に対する前記本体膜の選択比が１を越えかつ３未満である、請求項６記載のバイポーラトランジスタの製造方法。
【請求項８】
前記エッチングストッパ層の開口の幅が、０を越えかつ０．３μｍ以下である、請求項１記載のバイポーラトランジスタの製造方法。
【請求項９】
前記マスク膜の厚みが４００ｎｍを越えかつ９００ｎｍ未満である、請求項１記載のバイポーラトランジスタの製造方法。
【請求項１０】
前記イオン透過抑制層の厚みをＸ（ｎｍ）、前記マスク膜の厚みをＹ（ｎｍ）、前記イオン透過抑制層及び前記反射防止膜のエッチングよる前記マスク膜のエッチング量をａ、前記反射防止膜の厚みをｂ、前記反射防止膜のエッチングにおける該反射防止膜に対する前記本体膜の選択比をｃ、前記イオン透過抑制層のエッチングにおける該イオン透過抑制層に対する前記マスク膜の選択比をｄ、前記マスク膜の前記投影飛程に対する前記イオン透過抑制層の前記投影飛程の比をｅでそれぞれ表し、ｎを６以上の自然数としたとき、前記マスク膜の前記イオン注入前における厚みが、
Ｙ＝−（ｅ−ｄ）Ｘ＋（ａ＋ｂｃ＋Ｒｐ＋ｎΔＲｐ）
の式で表される値以上の値に設定される、請求項６記載のバイポーラトランジスタの製造方法。
【請求項１１】
前記注入される不純物のイオンが、燐又は砒素のイオンである、請求項１記載のバイポーラトランジスタの製造方法。
【請求項１２】
前記コレクタ層７及び前記エミッタ領域が少なくともＳｉを含む半導体で構成されている、請求項１記載のバイポーラトランジスタの製造方法。
【請求項１３】
前記ベース層がＳｉ、ＳｉＧｅ、又はＳｉＧｅＣで構成されている、請求項１２記載のバイポーラトランジスタの製造方法。
【請求項１４】
第１の導電型のコレクタ層と、
前記コレクタ層の上に形成された第２の導電型の半導体層を含むベース層と、
前記ベース層の上に形成され所定の領域に開口を有する異方性エッチングに対するエッチングストッパ層と、
前記エッチングストッパ層の上に形成され、前記エッチングストッパ層の開口に対応する開口を有するイオン透過抑制層と、
前記イオン透過抑制層の上に、該イオン透過抑制層の開口と前記エッチングストッパ層の開口とを埋めるように形成された前記第１の導電型のエミッタ電極と、
前記ベース層に、前記エッチングストッパ層の開口を埋めるエミッタ電極に接するように形成された前記第１の導電型のエミッタ領域と、
前記コレクタ層に、前記エッチングストッパ層の開口の下方に位置するように形成されたＳＩＣ領域とを備え、
前記イオン透過抑制層の前記ＳＩＣ領域を形成するためのイオン注入における投影飛程が、前記異方性エッチングにより前記イオン透過抑制層の開口を形成するためのマスク膜の前記イオン注入における投影飛程より小さい、バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置等に搭載されるバイポーラトランジスタ及びその製造方法に関し、特に、ＳＩＣ領域を有するバイポーラトランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器で処理する情報量の増大に伴って、半導体装置に搭載されるバイポーラトランジスタに対し、より高い周波数における動作やより高速のスイッチング動作が要求されている。このような要求を満たすものとして、例えばＳｉ／ＳｉＧｅのヘテロ接合構造を備え２００ＧＨｚを越える遮断周波数を有するヘテロ接合バイポーラトランジスタ（以下、ＨＢＴという）が注目されている（非特許文献１参照）。
【０００３】
ところで、このようなＨＢＴにおいては、高速動作の性能指標の１つである最高発振周波数（以下、ｆｍａｘという）を向上させる必要がある。このｆｍａｘは、次式で与えられる。
【０００４】
ｆｍａｘ＝ｆＴ／(８π・Ｒｂ・Ｃｂｃ)1/2
ここで、ｆＴは遮断周波数、Ｒｂはベース抵抗、Ｃｂｃはベース−コレクタ間容量を表す。
【０００５】
上式より、ｆｍａｘを向上させるためには、ｆＴを高くし、Ｒｂ、Ｃｂｃを小さくすることが重要となる。従来、ｆＴを向上させるために縦方向のスケーリングが行われ、また、Ｒｂ及びＣｂｃを低減するために、自己整合型トランジスタを採用することにより、横方向のスケーリングが行われてきた。
【０００６】
図４は、この従来の自己整合型のバイポーラトランジスタの一例の構成を示す断面図である。
【０００７】
図４において、このバイポーラトランジスタでは、基板１０１の上部に、コレクタ層１０２、ベース層（内部ベース）１０３、及びエミッタ層１０４がこの順に接合するように形成されている。基板１０１の上には、コレクタ電極（図示せず）、ベース電極１０８、及びエミッタ電極１０９が、それぞれ、コレクタ層１０２、ベース層１０３、及びエミッタ層１０４に接続するように形成されている。ベース電極１０８は外部ベース１０５を介してベース層１０３に接続され、エミッタ電極１０９は、ポリシリコンからなるエミッタ電極１０６を介してエミッタ層１０４に接続されている。そして、ポリシリコンからなるエミッタ電極１０６は所定の導電型の不純物がドープされており、エミッタ層１０４はこのエミッタ電極１０６から熱処理により前記不純物をベース層１０３にドライブイン拡散することにより形成されている。このため、エミッタ層１０４とベース層１０３とが自己整合的に形成され、これにより、横方向のスケーリングが実現されている。
【０００８】
また、バイポーラトランジスタにおいては、動作時にはベース層１０３とコレクタ層１０２との接合部に空乏層が形成されるが、この空乏層が電流（正確にはキャリア）の高注入時には、注入電流に応じてコレクタ層１０２側に張り出してきてベース層１０２が実効的に拡張し、コレクタ層１０２の実効的な幅（層厚）が小さく
なる。これはカーク効果と呼ばれる。このカーク効果は、バイポーラトランジスタの高速動作性能を劣化させるので、これを抑制することが重要となる。
【０００９】
このカーク効果を抑制するために、ＳＩＣ(Selectively Ion-implanted Collector)と呼ばれる技術が提案されている（非特許文献２参照）。例えば、図４のバイポーラトランジスタでは、ベース層１０３とコレクタ層１０２との間に、コレクタ層１０２と同じ導電型（ここではｎ型）でかつコレクタ層１０２より不純物濃度が高い領域（以下、ＳＩＣ領域という）１０７が形成され、それにより、コレクタ層１０３の実効的な拡張が抑制されている。
【００１０】
しかしながら、ＳＩＣ技術を採用すると、ベース−コレクタ間容量Ｃｂｃが増加するため、電流の低注入領域における高周波特性が劣化する。そこで、この課題を解決すべく、ＳＩＣ領域をエミッタと自己整合的に形成することにより、ＳＩＣ領域の面積を更に小さくする技術が提案されている（特許文献１参照）。
【非特許文献１】B. Jagannathan, M. Khater, F. Pagette, J. -S. Rieh, D. Angell, H. Chen, L. Florkey, D. R. Greenberg, R. groves, S. J. Jeng, J. Johnson, E. Mengistu, K. T. Shoneberg, C. M. Schnabel, P. Smith, A. stricker, D. Ahlgren, G. Freeman, K. Stein, and S. Subbanna, ‘Self-Aligned SiGe NPN Transistor with 285 GHz fmax and 207 GHz ft in a Manufacturable Technology’, IEEE Electron Device Letters, vol. 23, NO. 5, May, 2002
【非特許文献２】Shinsuke Konaka, Yoshihito Amemiya, Kazuhito Sakuma and Tetushi Sakai, ‘A 20 ps/G Si Bipolar IC Using Advanced SST with Collector Ion Implantation’, in Extended Abstracts of the 19th conference on Solid State Devices and Materials, pp.331-334, 1987
【特許文献１】特開平１１−３５４５３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、ＨＢＴには、ダブルポリシリコン構造のものと、シングルポリシリコン構造のものとがある。図４に示す自己整合型のバイポーラトランジスタはダブルシリコン構造のＨＢＴである。このバイポーラトランジスタは、外部ベース１０５が２層のポリシリコン層１０５Ａ，１０５Ｂで構成されていることから、このように呼ばれている。
【００１２】
一方、シングルポリシリコン構造のＨＢＴは、図５に示すような構造を有している。すなわち、このＨＢＴでは、図５に示すように、基板１１１の所定の領域にコレクタ層１１２が形成され、このコレクタ層１１２上に単結晶ＳｉＧｅ層からなる内部ベース１１４がエピタキシャル成長され、この内部ベース１１４の周囲に該内部ベース１１４とともに非選択成長された多結晶ＳｉＧｅ層からなる外部ベース１１５が形成されている。内部ベース１１４上には絶縁層１１８が形成され、この絶縁層１１８のエミッタ開口１１９を埋めて該絶縁層１１８を覆うようにポリシリコンからなるエミッタ電極１１６が形成されている。コレクタ層１１２はコレクタ引き出し層１１９を介してコレクタ電極１２０に接続されている。外部ベース１１５の上にはベース電極１２１が形成され、ポリシリコンからなるエミッタ電極１１６の上にはエミッタ電極１２２が形成されている。コレクタ層１１２の表面直下には、エミッタ開口１１９と自己整合的にＳＩＣ領域１１７が形成されている。このＨＢＴでは、外部ベース１１５が単層の多結晶ＳｉＧｅ層で構成されていることから、シングルポリシリコン構造と呼ばれる。
【００１３】
このシングルポリシリコン構造のＨＢＴでは、寄生容量を低減するために、エミッタ（ポリシリコンからなるエミッタ電極１１６及びエミッタ電極１２２）の幅を微細化する必要がある。このエミッタはフォトリソグラフィを用いて形成されるが、このフォトリソグラフィによってエミッタを微細加工するためには、フォトレジスト膜（以下、レジスト膜という）を薄膜化しなければならない。一方、ＳＩＣ領域１１７は、エミッタ開口１１９を形成するために用いたレジスト膜をマスクとしてイオン注入により形成されるが、レジスト膜が薄くなると、絶縁層１１８にエミッタ開口を形成するためのエッチングにより当該レジスト膜もエッチングされるため、エッチング後にレジスト膜を残すことが困難になる。また、たとえレジスト膜が残ったとしても、その膜厚が薄いため、ＳＩＣ領域形成のためのイオン注入の際に、マスクとしてのレジスト膜をイオンが透過してしまい、以下のような課題が生じる。すなわち、エミッタ幅が０．３μｍ以下の場合には、レジスト膜を透過した不純物イオンが外部ベース１１５に残り、この不純物が外部ベース１１５の導電型と逆の導電型を有していることから、外部ベース１１５の抵抗が増加し、ひいてはＨＢＴの高周波特性が劣化する。また、エミッタ幅がさらに微細化されると、それに応じてレジスト膜が薄くなるため、レジスト膜を透過した不純物イオンが外部ベース１１５の下に位置するコレクタ層１１２に侵入し、その結果、ベース−コレクタ間の寄生容量が増加し、ひいてはＨＢＴの高周波特性が劣化する。
【００１４】
本発明は上記のような課題を解決するためになされたもので、ベース抵抗の増加又はベース−コレクタ間の寄生容量の増加による高周波特性の劣化を低減可能なバイポーラトランジスタ及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明に係るバイポーラトランジスタの製造方法は、第１の導電型のコレクタ層を形成する工程（Ａ）と、前記コレクタ層の上に第２の導電型の半導体層を含むベース層を形成する工程（Ｂ）と、前記ベース層の上に異方性エッチングに対するエッチングストッパ層を形成する工程（Ｃ）と、前記エッチングストッパ層の上にイオン透過抑制層を形成する工程（Ｄ）と、前記イオン透過抑制層の上に、フォトレジスト膜からなる本体膜を含み、かつ前記ベース層の所定領域に対応する部分に開口を有するマスク膜を形成する工程（Ｅ）と、前記イオン透過抑制層に、前記異方性エッチングにより前記マスク膜の開口に対応する開口を形成する工程（Ｆ）と、前記マスク膜及びイオン透過抑制膜をマスクとしかつ該マスク膜及びイオン透過抑制膜の開口を通じて前記第１の導電型の不純物のイオンを前記コレクタ層に注入して、該コレクタ層にＳＩＣ領域を形成する工程（Ｇ）と、前記エッチングストッパ層に前記マスク膜及びイオン透過抑制膜の開口に対応する開口を形成する工程（Ｈ）と、前記マスク膜を除去した後、少なくとも前記エッチングストッパ層の開口を埋めるように前記第１の導電型のエミッタ電極を形成する工程（Ｉ）と、前記エミッタ電極から不純物を拡散させて、前記ベース層の前記所定領域に該第１の導電型のエミッタ領域を形成する工程（Ｊ）とを有し、前記イオン透過抑制層の前記ＳＩＣ領域を形成するためのイオン注入における投影飛程が前記マスク膜の前記イオン注入における投影飛程より小さい。
【００１６】
このような構成とすると、ＳＩＣ領域を形成するためのイオン注入の際に、マスク膜に照射されるイオンがマスク層を透過してベース層より下方の領域に侵入することがイオン透過抑制層によって抑制される。その結果、ベース層の抵抗の増加又はベース−コレクタ間の寄生容量の増加による高周波特性の劣化を低減することができる。
【００１７】
前記マスク膜の前記投影飛程に対する前記イオン透過抑制層の前記投影飛程の比が１を越えかつ３未満であることが好ましい。
【００１８】
前記イオン透過抑制層の前記異方性エッチングにおける該イオン透過抑制層に対する前記マスク膜の選択比が０を越えかつ１未満であることが好ましい。
【００１９】
前記マスク膜が前記本体膜と反射防止膜とで構成されてもよい。
【００２０】
前記反射防止膜の厚みが４０ｎｍを越えかつ１５０ｎｍ未満であることが好ましい。
【００２１】
前記マスク膜の開口が、前記本体膜を露光及び現像した後、前記反射防止膜をエッチングすることにより形成されてもよい。
【００２２】
前記反射防止膜のエッチングにおける該反射防止膜に対する前記本体膜の選択比が１を越えかつ３未満であることが好ましい。
【００２３】
前記エッチングストッパ層の開口の幅が、０を越えかつ０．３μｍ以下であることが好ましい。
【００２４】
前記マスク膜の厚みが４００ｎｍを越えかつ９００ｎｍ未満であることが好ましい。
【００２５】
前記イオン透過抑制層の厚みをＸ（ｎｍ）、前記マスク膜の厚みをＹ（ｎｍ）、前記イオン透過抑制層及び前記反射防止膜のエッチングよる前記マスク膜のエッチング量をａ、前記反射防止膜の厚みをｂ、前記反射防止膜のエッチングにおける該反射防止膜に対する前記本体膜の選択比をｃ、前記イオン透過抑制層のエッチングにおける該イオン透過抑制層に対する前記マスク膜の選択比をｄ、前記マスク膜の前記投影飛程に対する前記イオン透過抑制層の前記投影飛程の比をｅでそれぞれ表し、ｎを６以上の自然数としたとき、前記マスク膜の前記イオン注入前における厚みが、
Ｙ＝−（ｅ−ｄ）Ｘ＋（ａ＋ｂｃ＋Ｒｐ＋ｎΔＲｐ）
の式で表される値以上の値に設定されてもよい。
【００２６】
このような構成とすると、ＳＩＣ領域を形成するためのイオン注入の際に、マスク膜に照射されるイオンがマスク層を透過してベース層より下方の領域に侵入することを好適に防止することができる。
【００２７】
前記注入される不純物のイオンが、燐又は砒素のイオンであってもよい。
【００２８】
前記コレクタ層及び前記エミッタ領域が少なくともＳｉを含む半導体で構成されていてもよい。
【００２９】
前記ベース層がＳｉ、ＳｉＧｅ、又はＳｉＧｅＣで構成されていてもよい。
また、本発明に係るバイポーラトランジスタは、第１の導電型のコレクタ層と、前記コレクタ層の上に形成された第２の導電型の半導体層を含むベース層と、前記ベース層の上に形成され所定の領域に開口を有する異方性エッチングに対するエッチングストッパ層と、前記エッチングストッパ層の上に形成され、前記エッチングストッパ層の開口に対応する開口を有するイオン透過抑制層と、前記イオン透過抑制層の上に、該イオン透過抑制層の開口と前記エッチングストッパ層の開口とを埋めるように形成された前記第１の導電型のエミッタ電極と、前記ベース層に、前記エッチングストッパ層の開口を埋めるエミッタ電極に接するように形成された前記第１の導電型のエミッタ領域と、前記コレクタ層に、前記エッチングストッパ層の開口の下方に位置するように形成されたＳＩＣ領域とを備え、前記イオン透過抑制層の前記ＳＩＣ領域を形成するためのイオン注入における投影飛程が、前記異方性エッチングにより前記イオン透過抑制層の開口を形成するためのマスク膜の前記イオン注入における投影飛程より小さい。
【００３０】
このような構成とすると、ＳＩＣ領域を形成するためのイオン注入の際に、マスク膜に照射されるイオンがマスク層を透過してベース層より下方の領域に侵入することがイオン透過抑制層によって抑制される。その結果、ベース層の抵抗の増加又はベース−コレクタ間の寄生容量の増加による高周波特性の劣化を低減することができる。
【発明の効果】
【００３１】
本発明は、以上に説明したような構成を有し、ベース抵抗の増加又はベース−コレクタ間の寄生容量の増加による高周波特性の劣化を低減可能なバイポーラトランジスタ及びその製造方法を提供できるという効果を奏する。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
（実施の形態）
［バイポーラトランジスタの構成］
図１は本発明の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。
【００３３】
図１において、このバイポーラトランジスタはＨＢＴで構成され、Ｓｉからなる基板１を備えている。基板１においては、その表面の直下にｎ型にドープされたレトログレードウエル（以下、ウエルという）３が形成され、残りの領域がｐ型導電領域２で構成されている。基板１では、シャロートレンチ（以下、ＳＴＩという）４及びディープトレンチ（以下、ＤＴＩという）５によって素子分離がなされ、ウエル３のＳＴＩ４で囲まれた領域がｎ型にドープされたＳｉからなるコレクタ層７を構成している。コレクタ層７の上にはエピタキシャル成長により内部ベース（ベース層）８が形成されている。内部ベース８は、
アンドープのＳｉＧｅスペーサ層と、該ＳｉＧｅスペーサ層上に形成されｐ型にドープされた、ベース層となるＳｉＧｅ層と、該ＳｉＧｅ層上に形成されたアンドープのＳｉ層とで構成されている。内部ベース８の周囲には外部ベース（ベース層）９が形成されている。この外部ベース９は、内部ベース８と同時に非選択成長されたもので、内部ベース８と実質的に同じ組成であるが内部ベース（単結晶）８と異なり多結晶であるＳｉ／ＳｉＧｅ層で構成されている。内部ベース８の上にはエッチングストッパ層１２が形成され、エッチングストッパ層１２の中央部にエミッタ開口１３が形成されている。エッチングストッパ層１２の上には、イオン透過抑制層１４が形成されている。イオン透過抑制層１４は、本実施の形態に係るバイポーラトランジスタの製造方法のＳＩＣ形成工程において、基板１のＳＩＣ領域２１以外の領域へのイオンの侵入を抑制するためのものであり、そのイオン透過抑制に必要とされる性能等については、後述する。イオン透過抑制層１４は、中央部にエミッタ開口１３に連続する開口１４ａを有し、平面視において、エッチングストッパ層１２と実質的に重なるように形成されている。イオン透過抑制層１４は、ここでは、ｎ型でかつ第１の不純物濃度を有するポリシリコン層で構成されている。イオン透過抑制層１４の上には、開口１４ａ及びエミッタ開口１３を埋めるようにポリシリコンからなるエミッタ電極１５が形成されている。ポリシリコンからなるエミッタ電極１５は、ここでは、ｎ型でかつ第１の不純物濃度より高い第２の不純物濃度を有するポリシリコン層で構成されている。
【００３４】
そして、内部ベース８の上部に位置するＳｉ層の、ポリシリコンからなるエミッタ電極１５との界面の近傍領域にｎ型にドープされたＳｉからなるエミッタ領域１１が形成されている。また、コレクタ層７の、内部ベース８との界面の近傍領域にＳＩＣ領域２１が形成されている。ＳＩＣ領域２１は、エミッタ開口１３と自己整合的に形成され、ｎ型でかつコレクタ層７より高い不純物濃度を有している。
【００３５】
そして、エッチングストッパ層１２、イオン透過抑制層１４、及びポリシリコンからなるエミッタ電極１５からなる柱状体１７の側面を覆うように二酸化シリコン（ＳｉＯ2）からなるサイドウォール２４が形成されている。そして、ポリシリコンからなるエミッタ電極１５の上にエミッタ電極１６が形成され、外部ベース９の上にベース電極１０が形成されている。また、ウエル３の、コレクタ層７を囲むＳＴＩ４の外側に位置する領域に高濃度のｎ型（ｎ＋）のコレクタ引き出し層６が形成され、このコレクタ引き出し層６の上にコレクタ電極１８が形成されている。エミッタ電極１６、ベース電極１０、及びコレクタ電極１８は、ともに、Ｃｏシリサイドで構成されている。そしてこれらの電極１６，１０，１８等が形成された基板１の表面を覆うように層間絶縁膜２５が形成され、層間絶縁膜２５の表面にアルミニウム合金からなる配線２３が形成されている。また、層間絶縁膜２５を貫通して、配線２３とエミッタ電極、ベース電極１０、及びコレクタ電極１８をそれぞれ接続するようにプラグ２０，１９，２２がそれぞれ形成されている。なお、このバイポーラトランジスタでは、ポリシリコンからなるエミッタ電極１５とエミッタ電極１６との双方でいわゆるエミッタ電極を形成している。
［バイポーラトランジスタの製造方法］
次に、以上のように構成されたバイポーラトランジスタの製造方法を説明する。
【００３６】
図２−ａ乃至図２−ｈは、図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【００３７】
まず、図２−ａに示す工程において、（００１）面を主面とするｐ型Ｓｉ基板１の上部にｎ型不純物をドープしながらＳｉ単結晶をエピタキシャル成長させる。次いで、このエピタキシャル成長層の表層部にフォトリソグラフィを用いてｎ型のウエル３を形成する。これは、ウエル３を形成すべき領域が開口されたレジスト膜（図示せず）をマスクとして、前記エピタキシャル成長層の表層部に、砒素のイオンを注入することにより行われ、それにより、深さ約１μｍのｎ型のウエル３を形成する。この結果、基板１は、上部にｎ型のウエル３を有し、残りの領域がｐ型導電領域２で構成されたものとなる。
【００３８】
次いで、図２−ｂに示す工程において、基板１に素子分離として、シリコン酸化膜が埋め込まれたＳＴＩ４と、アンドープ膜及びこれを取り囲むシリコン酸化膜により構成されるＤＴＩ５とを形成する。ＳＴＩ４及びＤＴＩ５の深さは、それぞれ、約０．３μｍ及び約２μｍである。
【００３９】
次いで、コレクタ引き出し層を形成すべき領域が開口されたレジスト膜（図示せず）をマスクとして、燐イオンを約６０ＫｅＶのエネルギ、３×１０15 atoms／ｃｍ2のドーズ量で注入する。その後、酸素プラズマアッシングにより、レジスト膜を除去する。次いで、基板１全体を約８５０℃の温度で約３０分間加熱処理する。これにより、ｎ＋のコレクタ引き出し層６が形成される。
【００４０】
次いで、図２−ｃに示す工程において、基板１全体の表面に約５０ｎｍの酸化膜３１を減圧ＣＶＤ法により堆積する。この酸化膜３１は、基板１全体の表面を酸化することにより形成してもよい。次いで、この酸化膜３１の上に約１００ｎｍ厚のポリシリコン膜３２を減圧ＣＶＤ法により形成する。次いで、フォトリソグラフィを用いて、ＨＢＴを形成すべき領域が開口されたレジスト膜（図示せず）をマスクとして、ポリシリコン膜３２をエッチングし、その後、酸素プラズマアッシングによりレジスト膜を除去する。次いで、ポリシリコン膜３２をマスクとして、酸化膜３１をフッ酸によりエッチングする。これにより、酸化膜３１及びポリシリコン膜３２にコレクタ開口３３が形成され、基板１の表面の、コレクタ層７の表面を含むＨＢＴ形成領域が露出される。
【００４１】
次いで、図２−ｄに示す工程において、ＵＨＶ−ＣＶＤ法を用いた非選択成長により、約１００ｎｍの単結晶のＳｉ／ＳｉＧｅ層８及びポリＳｉ／ＳｉＧｅ層９’ を同時に形成する。このとき、ＳｉＧｅ層（第２の導電型の半導体層）にはボロンが導入されてｐ型になっている。Ｓｉ層はアンドープのままである。Ｓｉ／ＳｉＧｅ層８は基板１の露出したコレクタ層７の表面にエピタキシャル成長することにより形成される。高真空状態でＳｉＧｅをエピタキシャル成長させるＵＨＶ−ＣＶＤ法では、成長反応が基板表面のみで起きるために、成長レートの面方位依存性が強い成長方法である。このＳｉ／ＳｉＧｅ層８が内部ベースを構成する（以降、内部ベース８と記載する）。一方、基板１の表面の、露出したコレクタ層７の表面以外の部分にはポリＳｉ／ＳｉＧｅ層９’が形成される。
【００４２】
その後、厚み約３０ｎｍの酸化膜からなるエッチングストッパ層１２と厚み約８０ｎｍで約３×１０15ｃｍ-3の濃度の燐を含むポリシリコン膜からなるイオン透過抑制層１４を、連続して減圧ＣＶＤ法により形成する。エッチングストッパ層１２は、後述するドライエッチングに対し耐性を有し、かつウエットエッチングによりエッチング可能であることが要求される。
【００４３】
次いで、図２−ｅに示す工程において、フォトリソグラフィを用いてＨＢＴのエミッタ領域を画定する。具体的には、本実施形態ではエミッタ幅を例えば０．２μｍに設定し、そのために、以下のように、０．２μｍ幅のエミッタ開口を形成する。
【００４４】
すなわち、マスク部材として、例えば化学増幅系フォトレジストを用いる。また、フォトリソグラフィによりパターンを形成する際に、下地の基板１の段差と反射の影響が無視できないため、反射防止膜を用いる。反射防止膜としては、例えば、ＳｉＮやＴｉＮのような無機膜やハードベークレジストなどの有機膜を用いることができる。本実施の形態では、上記フォトレジストからなる膜を本体膜と呼び、この本体膜とその下に形成される反射防止膜との積層膜をレジスト膜（マスク膜）と総称する。このレジスト膜は、約０．５μｍ以上０．７μｍ以下の厚みに形成される。本実施の形態では、イオン透過抑制層１４の上に厚み約１μｍの有機系の反射防止膜３４と厚み約０．６μｍの本体膜３５とを形成して、レジスト膜３６とする。その後、露光及び現像により、本体膜３５の、エミッタ開口を形成すべき領域に開口３５ａを形成する。
【００４５】
次いで、図２−ｆに示す工程において、本体膜３５をマスクとして、反射防止膜３４をドライエッチングにより異方性エッチングし、本体膜３５の開口３５ａに連続する開口を形成する。その後、本体膜３５及び反射防止膜３４からなるレジスト膜３６をマスクとして、イオン透過抑制層１４をドライエッチングにより異方性エッチングし、開口１４ａを形成する。
【００４６】
次いで、レジスト膜３６とイオン透過抑制層１４とをマスクとして、所定の条件下でイオン３８を基板１に注入することによりＳＩＣ領域２１を形成する。これにより、ＳＩＣ領域２１が開口１４ａと自己整合的に形成される。つまり、ＳＩＣ領域２１がエミッタ幅に自己整合的に形成される。また、このイオン注入の際、イオン透過抑制層１４が存在するため、イオン３８が、基板１の、開口１４ａの下方に位置する部分以外の部分に侵入するのが抑制される。このイオン注入においては、燐イオンが用いられ、０度の角度でイオンが注入される。また、イオン注入は約１００ＫｅＶ以上１５０ＫｅＶ以下の範囲のエネルギで、かつ１×１０12atoms／ｃｍ2以上１０×１０12atoms／ｃｍ2以下の範囲のドーズ量で行うのが好ましい。本実施の形態では、イオン注入は、１２０ＫｅＶのエネルギで、かつ５×１０12atoms／ｃｍ2のドーズ量で行う。
【００４７】
次いで、図２−ｇに示す工程において、レジスト膜３６（図２−ｅ参照）及びイオン透過抑制層１４をマスクとして、エッチングストッパ層１２をウエットエッチングすることにより、その開口１４ａの下方に位置する部分を除去してエミッタ開口１３を形成する。
【００４８】
ここで、エミッタ開口１３はイオン透過抑制層１４の開口１４ａに連続するように形成されるので、上述のＳＩＣ領域２１は、実質的にエミッタ開口１３に自己整合的に形成さることになる。
【００４９】
その後、酸素プラズマアッシングによりレジスト膜３６を除去する。次いで、基板１全体の表面に、約３００ｎｍの厚みで約１×１０20ｃｍ-3以上１×１０20ｃｍ-3以下の濃度のｎ＋のポリシリコン膜１５’を減圧ＣＶＤ法により形成する。
【００５０】
次いで、図２−ｈに示す工程において、フォトリソグラフィにより、所定の領域を開口したレジスト膜（図示せず）をマスクとして、ポリシリコン膜１５’をドライエッチングにより異方性エッチングする。その後、同じマスクを用いて、エッチングストッパ層１２をエッチングする。次いで、レジスト膜を酸素プラズマアッシングにより除去する。これにより、ＨＢＴのエミッタ部に、エッチングストッパ層１２、イオン透過抑制層１４、及びポリシリコン膜１５’からなる柱状体１７が形成される。この柱状体１７中のポリシリコン膜１５’がポリシリコンからなるエミッタ電極を構成する（以降、ポリシリコンからなるエミッタ電極１５と記載する）。
【００５１】
次いで、図２−ｉに示す工程において、フォトリソグラフィにより、所定の領域を開口したレジスト膜（図示せず）をマスクとして、ポリＳｉ／ＳｉＧｅ層９’及びポリシリコン膜３２をエッチングしてパターニングすることにより、外部ベース９を形成する。
【００５２】
次いで、図２−ｊに示す工程において、基板１全体の表面に約３０ｎｍ以上１００ｎｍ以下の厚みの酸化膜（図示せず）を減圧ＣＶＤ法により形成し、その後、基板１を約９００℃の温度で１０〜１５秒程度熱処理して、ポリシリコンからなるエミッタ電極１５からｎ型の不純物を内部ベース８のアンドープＳｉ層（図示せず）に拡散させる。このアンドープＳｉ層におけるｎ型不純物が拡散した領域がＨＢＴのエミッタ領域１１となる。
【００５３】
次いで、フォトリソグラフィにより上記酸化膜を異方性エッチングして、エミッタ部の柱状体１７の側壁にサイドウォール２４を形成する。この時、ポリシリコンからなるエミッタ電極１５、外部ベース９、コレクタ引き出し層６の各表面はＳｉの表面が露出している常態である。この状態で、Ｃｏをスパッタリングし、これをアニールした後、Ｃｏ未反応層を除去する。次いで、アニールを実施することにより、Ｃｏシリサイド層を形成する。このＣｏシリサイド層が、それぞれ、ベース電極１０、エミッタ電極１６、及びコレクタ電極１８を構成する。
【００５４】
次に、図２−ｋに示す工程において、基板１全体の表面に層間絶縁膜２５を形成し、その後、層間絶縁膜２５を貫通してベース電極１０、エミッタ電極１６、及びコレクタ電極１８に達する接続孔をそれぞれ形成し、この接続孔にＷ膜を埋め込んでプラグ１９、２０、２２をそれぞれ形成する。その後、基板１全体の表面にスパッタリングによりアルミニウム合金膜を形成し、これを、所定の領域を開口したレジスト膜（図示せず）をマスクとして、パターニングする。これにより、各プラグ１９、２０、２２の上端にそれぞれ接続され、層間絶縁膜２５上に延びる配線２３が形成される。このようにして、ＨＢＴとしてのバイポーラトランジスタが作製される。
［イオン透過抑制層の意義及び設定］
次に、本発明を特徴付けるイオン透過抑制層１４の意義及び設定について詳しく説明する。
１．イオン透過抑制層１４の意義
図１及び図２−ｆを参照しながら説明する。フォトリソグラフィ技術（通常、ＫｒＦエキシマ露光装置を使用）においては、パターンの解像度はレジスト膜の薄さに比例する。従って、パターニングにより微細な加工を施そうとすると、それに応じてレジスト膜の厚みを薄くする必要がある。本実施の形態を例に取ると、例えば、０．３μｍ以下のエミッタ開口１３を形成する場合、レジスト膜３６の厚みを０．８μｍ以下にしないとパターンの解像度が不足する。
【００５５】
しかし、レジスト膜３６の厚みを０．８μｍ以下にすると、ＳＩＣ領域２１を形成するためのイオン注入工程において、レジスト膜３６を透過するイオンが増加して、外部ベース９の抵抗の増加やコレクターベース間における寄生容量の増加といった問題が生じる。そこで、本発明においては、ＨＢＴの作製過程において、レジスト膜３６の直下にイオン透過抑制層１４を形成し、それにより、ＨＢＴの外部ベース９より下方の領域にイオンが侵入するのを防止している。
２．イオン透過抑制層１４の設定
（１）設定例
図２−ｆにおいて、本実施の形態では、ＳＩＣ領域２１を形成するために、例えば、燐イオンを、１２０ＫｅＶのエネルギ、５×１０12atoms／ｃｍ2のドーズ量、及び０度の注入角度の条件で注入する。この条件でレジスト膜３６にイオンを注入したとき、投影飛程Ｒｐは約０．２３μｍ、標準偏差ΔＲｐは約０．０６４μｍである。エッチングストッパ層１２（厚み３０ｎｍ）より下方の領域に侵入する燐イオンの数を十分小さくするためには、イオン注入前のレジスト膜３６の厚みが０．６１μｍ（Ｒｐ＋６ΔＲｐ）以上であることが必要とされる。しかしながら、微細なエミッタ幅を実現するためには、レジスト膜３６を薄く設定する必要がある。さらに、反射防止膜３４のエッチングにおいては本体膜３５との選択比が小さいため、約０．１５μｍ本体膜３５がエッチングされる。また、本体膜３５の現像やイオン透過抑制層１４の異方性エッチングでレジスト膜３６がエッチングされるため、本実施の形態におけるイオン注入前のレジスト膜３６の残膜の厚みは０．４６μｍ程度である。そこで、本実施の形態では、レジストに換算した場合において、０．１５μｍ以上の投影飛程が確保できるよう、ポリシリコンからなるイオン透過抑制膜１４の厚みを約０．０７５μｍ以上に設定している。これにより、外部ベース９への不純物（ここでは燐）イオンの侵入を抑制することが可能になる。その結果、外部ベース９の抵抗の増加によるＨＢＴの高周波特性の劣化を防止することができる。また、コレクタ層７への不純物イオンの侵入による寄生容量の増加及びこれに起因するＨＢＴの高周波特性の劣化を防止することができる。なお、注入するイオン種又はエネルギが本設定例と異なる場合は、そのイオン種又はエネルギに対応する投影飛程Ｒｐ及びその標準偏差ΔＲｐに基づいてレジスト膜３６及びイオン透過抑制層１４の厚みを定めることにより、本設定例と同様に設定することができる。
（２）一般的設定方法
図１及び図２−ｆを参照しながらイオン透過抑制層１４の一般的設定方法を説明する。イオン透過抑制層１４に要求される性能は以下の通りである。
・  イオン注入における投影飛程Ｒｐがレジスト膜３６より小さいこと。
【００５６】
このように設定してこそ、レジスト膜３６とイオン透過抑制層１４との複合膜のイオン透過抑制能力が、この複合膜と同じ厚みの単独のレジスト膜のイオン透過抑制能力より向上するからである。
・  エッチングストッパ層１２のウエットエッチングに対し、耐性を有すること。
3)導電性は必ずしも、要求されないが、導電性を有するとエミッタ電極の一部として機能するので、その分、ポリシリコンからなるエミッタ電極１５を小さくすることができる。
【００５７】
次に、イオン透過抑制層１４の厚みとレジスト膜３６の厚みの設定について図１及び図３を用いて説明する。
【００５８】
図３はイオン透過抑制層の厚みとレジスト膜の厚みとの関係を示すグラフである。図３において、横軸はイオン透過抑制層１４の厚みを、縦軸はレジスト膜３６（本体膜３５＋反射防止膜３４）を表す。
【００５９】
図３に示すように、イオン透過抑制層１４の厚みをＸ（ｎｍ）、レジスト膜３６の厚みをＹ（ｎｍ）とすると、レジスト膜３６の最小厚みは下記の（１）式で表される。
【００６０】
Ｙ＝−（ｅ−ｄ）Ｘ＋（ａ＋ｂｃ＋Ｒｐ＋ｎΔＲｐ）・・・（１）
（１）式において、ａはフォトリソグラフィ加工によるレジスト膜３６のエッチング量を表す。このエッチング量は５０ｎｍ未満である。ｂは反射防止膜３４の厚みを表す。この反射防止膜３４の厚みｂは４０ｎｍを越えかつ１５０ｎｍ未満である。ｃは反射防止膜３４のエッチングにおける反射防止膜３４に対する本体膜（本来のレジスト膜）３５の選択比を表す。この選択比ｃは１を越えかつ３未満である。ｄはイオン透過抑制層１４のエッチングにおけるイオン透過抑制層１４に対するレジスト膜３６の選択比を表す。この選択比ｄは０を越えかつ１未満である。ｅはレジスト膜３６の投影飛程に対するイオン透過抑制層１４の投影飛程Ｒｐの比を表す。この比ｅは１を越えかつ３未満である。ｎは６以上の自然数である。
【００６１】
また、Ｙは４００を越えかつ９００未満である。Ｙ＜９００という上限は、０．３μｍ以下のサイズのエミッタ開口１３を実現するためのパターニングの解像度によって規定される。Ｙ＞４００という下限は、レジスト膜３６の成膜上の限界によって規定される。
【００６２】
また、Ｘは１０を越えかつ４００未満である。Ｘ＜４００という上限は、基板１の表面からエミッタ電極１６までの高さの制約によって規定される。Ｘ＞１０という下限は、イオン透過抑制層１４の成膜上の限界によって規定される。
【００６３】
従って、レジスト膜３６及びイオン透過膜１４の厚みの好ましい範囲は、図３のハッチングを付した領域、すなわち、（１）式で表される直線と、Ｙ＝４００で表される直線と、Ｙ＝９００で表される直線と、Ｘ＝４００で表される直線とで囲まれた領域となる。この領域内に位置するよう、レジスト膜３６及びイオン透過膜１４の厚みをそれぞれ設定することにより、基板１の表面からエミッタ電極１６までの高さを増加させることなく、外部ベース９の抵抗の増加又は寄生容量の増加に起因するＨＢＴの高周波特性の劣化を防止することができる。
【００６４】
なお、本実施の形態では、イオン透過抑制層１４をポリシリコンで構成したが、例えば、Ｓｉ3Ｎ4や金属材料等で構成してもよい。なお、本実施の形態では、イオン透過抑制層１４とポリシリコンからなるエミッタ電極１５とはドープした不純物の濃度が異なるだけであるので、完成したＨＢＴにおいては、両者はほとんど見分けがつかない。このように構成すると、従来例と実質的に同じサイズのポリシリコンからなるエミッタ電極を実現することができる。
【００６５】
また、本実施の形態では、内部ベース８及び外部ベース９をＳｉ／ＳｉＧｅ層で構成したが、Ｓｉ／ＳｉＧｅＣ層、あるいはＳｉ層で構成してもよい。Ｓｉ層で構成した場合はＨＢＴではなく、通常のバイポーラトランジスタとなる。
【００６６】
また、本実施の形態では、ＳＩＣ領域２１形成用のイオンとして燐のイオンを用いたが、砒素のイオンを用いてもよい。
【００６７】
また、本実施の形態では、基板１としてバルク基板を用いたが、ＳＯＩ基板を用いてもよい。
【００６８】
また、本実施の形態では、本発明をｎｐｎ型のバイポーラトランジスタに適用したが、ｐｎｐ型のバイポーラトランジスタにも本発明を同様に適用できることはいうまでもない。
【産業上の利用可能性】
【００６９】
本発明のバイポーラトランジスタは、半導体装置等に搭載等される、ベース抵抗の増加又はベース−コレクタ間の寄生容量の増加による高周波特性の劣化を低減可能なバイポーラトランジスタ等として有用である。
【００７０】
本発明のバイポーラトランジスタの製造方法は、半導体装置等に搭載等される、ベース抵抗の増加又はベース−コレクタ間の寄生容量の増加による高周波特性の劣化を低減可能なバイポーラトランジスタの製造方法として有用である。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。
【図２−ａ】図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【図２−ｂ】図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【図２−ｃ】図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【図２−ｄ】図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【図２−ｅ】図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【図２−ｆ】図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【図２−ｇ】図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【図２−ｈ】図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【図２−ｉ】図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【図２−ｊ】図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【図２−ｋ】図１のバイポーラトランジスタの製造方法を示す工程別断面図である。
【図３】イオン透過抑制層の厚みとレジスト膜の厚みとの関係を示すグラフである。
【図４】従来の自己整合型でかつダブルポリシリコン構造のバイポーラトランジスタの一例の構成を示す断面図である。
【図５】従来の自己整合型でかつシングルポリシリコン構造のバイポーラトランジスタの一例の構成を示す断面図である。
【符号の説明】
【００７２】
１  基板
２  ｐ型導電性領域
３  レトログレードウエル
４  ＳＴＩ
５  ＤＴＩ
６  コレクタ引き出し層
７  コレクタ層
８  内部ベース
９  外部ベース
９’  ポリＳｉ／ＳｉＧｅ層
１０  ベース電極
１２  エッチングストッパ層
１３  エミッタ開口
１４  イオン透過抑制層
１４ａ  開口
１５  ポリシリコンからなるエミッタ電極
１５’  ポリシリコン膜
１６  エミッタ電極
１７  柱状体
１８  コレクタ電極
１９，２０，２２  プラグ
２１  ＳＩＣ領域
２３  配線
２４  サイドウォール
２５  層間絶縁膜
３１  酸化膜
３２  ポリシリコン膜
３３  コレクタ開口
３４  反射防止膜
３５  本体膜
３６  レジスト膜
３８  イオン
１０１，１１１  基板
１０２，１１２  コレクタ層
１０３  ベース層
１０４，１２２  エミッタ層
１０５，１０５Ａ，１０５Ｂ，１１５  外部ベース
１０６，１１６  ポリシリコンからなるエミッタ電極
１０７，１１７  ＳＩＣ領域
１０８，１２１  ベース電極
１０９  エミッタ電極    
１１４  内部ベース
１１８  絶縁層
１１９  エミッタ開口
１２０  コレクタ電極
【図１】
2005109008.tif 000003
【図２−ａ】
2005109008.tif 000004
【図２−ｂ】
2005109008.tif 000005
【図２−ｃ】
2005109008.tif 000006
【図２−ｄ】
2005109008.tif 000007
【図２−ｅ】
2005109008.tif 000008
【図２−ｆ】
2005109008.tif 000009
【図２−ｇ】
2005109008.tif 000010
【図２−ｈ】
2005109008.tif 000011
【図２−ｉ】
2005109008.tif 000012
【図２−ｊ】
2005109008.tif 000013
【図２−ｋ】
2005109008.tif 000014
【図３】
2005109008.tif 000015
【図４】
2005109008.tif 000016
【図５】
2005109008.tif 000017