(57)【要約】【課題】  映像データに対する音声データの伝送量が変化することなく、映像データと音声データとを安定して伝送することができる映像・音声伝送装置を提供する。【解決手段】  映像搬送クロックを有するデジタル映像データは映像データ伝送路ＬＶにて伝送され、第１の音声搬送クロックを有するデジタル音声データは音声データ伝送路ＬＡにて伝送される。音声データ搬送クロック生成器５は、映像搬送クロックを基にして、第２の音声搬送クロックを生成する。クロック置換器３は、第１の音声搬送クロックを第２の音声搬送クロックに置換する。【選択図】      図１
2005012759.tif 000002
【特許請求の範囲】
【請求項１】
映像搬送クロックを有するデジタル映像データを第１の伝送路にて伝送し、第１の音声搬送クロックを有するデジタル音声データを第２の伝送路にて伝送する映像・音声伝送装置において、
前記映像搬送クロックを基にして、第２の音声搬送クロックを生成する音声データ搬送クロック生成手段と、
前記第１の音声搬送クロックを前記第２の音声搬送クロックに置換して、前記デジタル音声データを前記第２の音声搬送クロックに同期させて前記第２の伝送路にて伝送するクロック置換手段とを備えて構成したことを特徴とする映像・音声伝送装置。
【請求項２】
前記第１の音声搬送クロックの周波数を第１の周波数とし、前記第２の音声搬送クロックの周波数を第２の周波数としたとき、前記第２の周波数を前記第１の周波数に一致させるよう補正するクロック補正手段と、
前記第１の周波数と前記第２の周波数とのずれが予め定めた範囲内にあるときに前記第２の周波数を前記第１の周波数に一致させるよう前記クロック補正手段を制御し、前記第１の周波数と前記第２の周波数とのずれが前記予め定めた範囲内にないときに前記第２の周波数を前記第１の周波数に一致させず前記第２の周波数のまま出力するよう制御する補正可否判定手段とを備えて構成したことを特徴とする請求項１記載の映像・音声伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル映像データとデジタル音声データとを互いに異なる別々の伝送路にて伝送する映像・音声伝送装置に関する。
【背景技術】
【０００２】
ネットワーク伝送の普及により、デジタル映像データやデジタル音声データを送信場所から離れた受信場所へと伝送することがよく行われるようになってきた。デジタル映像データとデジタル音声データとを伝送する場合、その両者を多重伝送するもの（一例として、特許文献１）の他、デジタル映像データとデジタル音声データとを別々の伝送路にて伝送するものがある。
【０００３】
【特許文献１】特開２００２−１３５７３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
デジタル映像データとデジタル音声データとを別々の伝送路にて伝送する場合、映像データの搬送クロックと音声データの搬送クロックとは互いに非同期である。よって、映像データの搬送クロックと音声データの搬送クロックの少なくとも一方が乱れると、映像データに対する音声データの伝送量が変化してしまい、長時間に渡りデータを伝送し続けると、映像データと音声データとに時間的なずれが生じてしまうという問題点があった。
本発明はこのような問題点に鑑みなされたものであり、映像データに対する音声データの伝送量が変化することなく、映像データと音声データとを安定して伝送することができる映像・音声伝送装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、上述した従来の技術の課題を解決するため、映像搬送クロックを有するデジタル映像データを第１の伝送路（ＬＶ）にて伝送し、第１の音声搬送クロックを有するデジタル音声データを第２の伝送路（ＬＡ）にて伝送する映像・音声伝送装置において、前記映像搬送クロックを基にして、第２の音声搬送クロックを生成する音声データ搬送クロック生成手段（５）と、前記第１の音声搬送クロックを前記第２の音声搬送クロックに置換して、前記デジタル音声データを前記第２の音声搬送クロックに同期させて前記第２の伝送路にて伝送するクロック置換手段（３）とを備えて構成したことを特徴とする映像・音声伝送装置を提供する。
さらに、上記の構成に加え、前記第１の音声搬送クロックの周波数を第１の周波数とし、前記第２の音声搬送クロックの周波数を第２の周波数としたとき、前記第２の周波数を前記第１の周波数に一致させるよう補正するクロック補正手段（５１）と、前記第１の周波数と前記第２の周波数とのずれが予め定めた範囲内にあるときに前記第２の周波数を前記第１の周波数に一致させるよう前記クロック補正手段を制御し、前記第１の周波数と前記第２の周波数とのずれが前記予め定めた範囲内にないときに前記第２の周波数を前記第１の周波数に一致させず前記第２の周波数のまま出力するよう制御する補正可否判定手段（５２）とを備えて構成したことを特徴とする映像・音声伝送装置を提供する。
【発明の効果】
【０００６】
本発明の映像・音声伝送装置によれば、映像データに対する音声データの伝送量が変化することなく、映像データと音声データとを安定して伝送することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の映像・音声伝送装置について、添付図面を参照して説明する。図１は本発明の映像・音声伝送装置の一実施形態を示すブロック図、図２及び図３は本発明の映像・音声伝送装置の一実施形態の動作を説明するためのタイミング図である。
【０００８】
図１において、デジタル映像データは、映像データ伝送路ＬＶにて伝送され、デジタル音声データは音声データ伝送路ＬＡにて伝送される。映像データは、一例として、ＹＣ（輝度信号と色信号）多重された８ビットの信号であり、実際には、その映像データの他、垂直同期信号と水平同期信号と映像搬送クロック（映像クロック）を含むものとする。映像データは、水平方向６４０画素、垂直方向４８０画素の解像度を有し、映像クロックを２７ＭＨｚとする。
【０００９】
一方、音声データは、一例として、映像クロックとは非同期の４８ｋＨｚまたは３２ｋＨｚでサンプリングされ、ステレオのＬ（左）／Ｒ（右）各１６ビットの分解能を有するシリアル音声データS-ADATA1（図２（Ｂ））を含む。音声データは、このシリアル音声データS-ADATA1の他、ハイ期間でステレオのＬチャネルを表し、ロー期間でＲチャネルを表すＬＲクロックLRCK（図２（Ａ））と、４８ｋＨｚと３２ｋＨｚのそれぞれに対して３２倍または６４倍の周波数のビットクロックBCK（図２（Ｃ））を含む。ＬＲクロックLRCK及びビットクロックBCKは、音声搬送クロックである。
【００１０】
音声データのクロックは、次の４種類となる。
(1) LRCK：４８ｋＨｚ，BCK：４８×３２ｋＨｚ
(2) LRCK：４８ｋＨｚ，BCK：４８×６４ｋＨｚ
(3) LRCK：３２ｋＨｚ，BCK：３２×３２ｋＨｚ
(4) LRCK：３２ｋＨｚ，BCK：３２×６４ｋＨｚ
【００１１】
図１において、シリアル音声データS-ADATA1，ＬＲクロックLRCK，ビットクロックBCKは、シリアル・パラレル変換器１に入力される。シリアル・パラレル変換器１は、ＬＲクロックLRCKの立ち上がり及び立ち下がりを基準にビットクロックBCKを１６カウント数えることにより、ビットクロックBCKに同期したシリアル音声データS-ADATA1をＬ，Ｒチャネルそれぞれ１６ビットのパラレルデータに変換する。
【００１２】
このパラレルデータとＬＲクロックLRCKとビットクロックBCKは、ダウンサンプリング器２に入力される。ダウンサンプリング器２は、パラレルデータを８ｋＨｚにダウンサンプリングし、図３（Ｂ）に示す８ｋＨｚのパラレルデータP-ADATA1を生成する。本実施形態では、後段の信号処理の都合上、パラレルデータを８ｋＨｚにダウンサンプリングすると共に、（Ｌチャネル＋Ｒチャネル）／２の処理を施すことによってモノラル化しているが、モノラル化は必須のものではない。
【００１３】
ダウンサンプリング器２は、また、ＬＲクロックLRCKとビットクロックBCKを基にして、図３（Ａ）に示す８ｋＨｚのＬＲクロックLRCK1と、ＬＲクロックLRCK1の３２倍の周波数を有する図３（Ｃ）に示すビットクロックBCK1を生成する。パラレルデータP-ADATA1とＬＲクロックLRCK1とビットクロックBCK1は、クロック置換器３に入力される。
【００１４】
一方、音声データ搬送クロック生成器５は、映像データ伝送路ＬＶにて伝送される映像データの２７ＭＨｚの映像クロックを基にして、図３（Ｅ）に示す８ｋＨｚのＬＲクロックLRCK2と、ＬＲクロックLRCK2の３２倍の周波数を有する図３（Ｈ）に示すビットクロックBCK2を生成する。これらのＬＲクロックLRCK2とビットクロックBCK2は、クロック置換器３に入力される。
【００１５】
クロック置換器３は、ＬＲクロックLRCK1に同期したパラレルデータP-ADATA1を音声データ搬送クロック生成器５より入力されたＬＲクロックLRCK2の立ち上がりで取り込むことによって、ＬＲクロックLRCK2に同期した図３（Ｆ）に示すパラレルデータP-ADATA2に変換する。このとき、クロック置換器３は、入力されたパラレルデータP-ADATA1の変化点とＬＲクロックLRCK2の立ち上がりのタイミングが重なった場合でもデータを確実に取り込むことができるよう、パラレルデータP-ADATA1の変化点を示す図３（Ｄ）に示すフラグPOS1と、ＬＲクロックLRCK2の立ち上がり点を示す図３（Ｉ）に示すフラグPOS2を生成する。
【００１６】
クロック置換器３は、フラグPOS1とフラグPOS2とを比較して、これらの２つの信号が重なった場合には、入力されたパラレルデータP-ADATA1をビットクロックBCK1でラッチする。これにより、ＬＲクロックLRCK1に同期したパラレルデータP-ADATA1の変化点とＬＲクロックLRCK2の立ち上がりのタイミングが重なった場合でもデータを確実に取り込むことができる。
【００１７】
図３（Ｆ）に示すパラレルデータP-ADATA2と図３（Ｅ）に示すＬＲクロックLRCK2と図３（Ｈ）に示すビットクロックBCK2は、パラレル・シリアル変換器４に入力される。パラレル・シリアル変換器４は、ＬＲクロックLRCK2の立ち下がりからビットクロックBCK2に同期して、パラレルデータP-ADATA2をＭＳＢからＬＳＢに向かって１ビットずつ順次取り込み、ＬＲクロックLRCK2のローの期間のみにシリアル化した図３（Ｇ）に示す８ｋＨｚのシリアルデータS-ADATA2を生成する。シリアルデータS-ADATA2がローの期間のみに位置しているのは、前述のように、ダウンサンプリング器２においてモノラル化しているからである。
【００１８】
パラレル・シリアル変換器４より出力されたシリアルデータS-ADATA2は、音声データ伝送路ＬＡにて後段へと伝送される。映像データは、映像データ伝送路ＬＶにて後段へと伝送される。
【００１９】
ところで、図３（Ａ）に示すＬＲクロックLRCK1と図３（Ｅ）に示すＬＲクロックLRCK2とは計算上は同じ周波数となるが、実際には、素子の個体差等によりわずかなずれが生じる。前述の説明においては、ＬＲクロックLRCK1，LRCK2の周波数をいずれも８ｋＨｚとしたが、ＬＲクロックLRCK1が8.0000ｋＨｚで、ＬＲクロックLRCK2が8.0001ｋＨｚのようにずれが発生することがある。このようなわずかなずれがあった場合でも数分に一度ノイズが発生するという不具合となる。
そこで、好ましい実施形態として、音声データ搬送クロック生成器５は、図４に示すように、ＬＲクロックLRCK2の周波数をＬＲクロックLRCK1の周波数に一致させるよう補正するクロック補正部５１を備える。クロック補正部５１には、ダウンサンプリング器２より出力されたＬＲクロックLRCK1と音声データ搬送クロック生成器５の内部で生成したＬＲクロックLRCK2とが入力される。クロック補正部５１は後述する所定の条件のときにＬＲクロックLRCK2の周波数をＬＲクロックLRCK1の周波数に一致させ、ＬＲクロックLRCK2’として出力する。クロック補正部５１によってＬＲクロックLRCK2’を生成した場合には、クロック置換器３にはＬＲクロックLRCK2’が供給される。
【００２０】
何らかの原因でＬＲクロックLRCK1の周波数がＬＲクロックLRCK2の周波数と大きくずれた場合に、ＬＲクロックLRCK2の周波数をＬＲクロックLRCK1の周波数に一致させてしまうと、逆に不具合を招くこととなる。そこで、さらに好ましい実施形態として、音声データ搬送クロック生成器５は、図４に示すように、ＬＲクロックLRCK2の周波数をＬＲクロックLRCK1の周波数に一致させるべきか否かを判定する補正可否判定部５２を備える。
補正可否判定部５２には、図５（Ａ），（Ｃ）に示すＬＲクロックLRCK1，LRCK2と図５（Ｄ）に示す２７ＭＨｚの映像クロックCLK27とが入力される。補正可否判定部５２は、図５（Ｂ）に示すように、ＬＲクロックLRCK1の立ち上がりを示す２７ＭＨｚの１クロック幅のフラグPOS3を生成する。補正可否判定部５２は映像クロックCLK27をカウントするカウンタ５２１を備えており、ＬＲクロックLRCK2の１周期分の映像クロックCLK27をカウントする。そして、フラグPOS3がカウンタ５２１の図５（Ｅ）に示すカウント値CNT27のどこに位置するかによってＬＲクロックLRCK2の周波数の補正の可否を判定する。
【００２１】
一例として、フラグPOS3がカウント値CNT27の１〜５に存在する場合は、ＬＲクロックLRCK1の周波数とＬＲクロックLRCK2の周波数とのずれはわずかであり、補正可否判定部５２はＬＲクロックLRCK2の周波数をＬＲクロックLRCK1の周波数に一致させるようクロック補正部５１を制御する。この場合、クロック補正部５１からはＬＲクロックLRCK2’が出力される。
一方、フラグPOS3がカウント値CNT27の１〜５以外に存在する場合は、ＬＲクロックLRCK1の周波数とＬＲクロックLRCK2の周波数とに大きなずれが生じたものとして、補正可否判定部５２はＬＲクロックLRCK2の周波数をＬＲクロックLRCK1の周波数に一致させず、ＬＲクロックLRCK2の周波数のまま出力するようクロック補正部５１を制御する。この場合、クロック補正部５１からはＬＲクロックLRCK2が出力される。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態を示すブロック図である。
【図２】一実施形態の動作を説明するためのタイミング図である。
【図３】一実施形態の動作を説明するためのタイミング図である。
【図４】本発明の好ましい実施形態を示す部分ブロック図である。
【図５】好ましい実施形態の動作を説明するためのタイミング図である。
【符号の説明】
【００２３】
１  シリアル・パラレル変換器
２  ダウンサンプリング器
３  クロック置換器
４  パラレル・シリアル変換器
５  音声データ搬送クロック生成器
５１  クロック補正部
５２  補正可否判定部
ＬＡ  音声データ伝送路
ＬＶ  映像データ伝送路
【図１】
2005012759.tif 000003
【図２】
2005012759.tif 000004
【図３】
2005012759.tif 000005
【図４】
2005012759.tif 000006
【図５】
2005012759.tif 000007