(57)【要約】【課題】異なる電圧（例えば、＋３．３Ｖおよび＋５Ｖ）の複数の電源から動作電圧の供給を受けてデジタル信号処理動作すると共に信号線で相互接続された複数の回路を、電源の投入時間差に拘らず確実に初期化するリセット方法およびリセット回路を提供する。【解決手段】例えば＋３．３Ｖ電源から電圧が供給される第１回路（３．３Ｖ回路）１１、例えば＋５．０Ｖ電源から電圧が供給される第２回路（５．０Ｖ回路）１２、これらの回路のパワーオンリセット回路１３、１４、パワーオンリセット回路１３にリセット回路電源を供給するＤＣ−ＤＣコンバータ１６および＋３．３Ｖ電源および＋５．０Ｖ電源に接続され、パワーオンリセット回路１３に制御信号を供給する判定回路１５により構成される。【選択図】図１
2005078467.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ電圧の異なる電源から電圧の供給を受けてデジタル信号処理を行うと共に相互に信号線で接続された第１回路および第２回路の電源投入時の回路初期化を行うデジタル信号処理回路のリセット方法において、
前記複数の電源のうち先に立ち上がる電源によりパワーオンリセット回路を動作させ、前記複数の電源の投入時間差による回路動作の不確定を除去することを特徴とするデジタル信号処理回路のリセット方法。
【請求項２】
前記先に立ち上がる電源は、前記複数の電源のうちより電圧の高い電源であることを特徴とする請求項１に記載のデジタル信号処理回路のリセット方法。
【請求項３】
それぞれ電源から異なる電圧の供給を受けてデジタル信号処理動作を行うと共に信号線で相互接続された第１回路および第２回路と、それぞれ該第１回路および第２回路の電源投入時に初期化するパワーオンリセット回路とを備えるデジタル信号処理回路のリセット回路において、
前記第１回路および第２回路の電源を監視して、前記第１回路へのパワーオンリセット回路の出力の有効無効を制御する制御信号を出力する判定回路を備えることを特徴とするデジタル信号処理回路のリセット回路。
【請求項４】
前記判定回路から出力される制御信号は、前記第１回路への電源電圧が判定回路しきい値を超えるとき無効から有効に切り替えられることを特徴とする請求項３に記載のデジタル信号処理回路のリセット回路。
【請求項５】
前記第２回路の電源から電圧が供給されるＤＣ−ＤＣコンバータを備え、該ＤＣ−ＤＣコンバータから前記第１回路のパワーオンリセット回路に、リセット回路電源が供給されることを特徴とする請求項３又は４に記載のデジタル信号処理回路のリセット回路。
【請求項６】
前記判定回路しきい値は、前記第１回路のパワーオンリセット回路の通常のしきい値より高く設定することを特徴とする請求項２、４又は５に記載のデジタル信号処理回路のリセット回路。
【請求項７】
前記第１回路および第２回路の電源電圧は、それぞれ実質的に＋３．３Ｖおよび＋５．０Ｖであることを特徴とする請求項３、４、５又は６に記載のデジタル信号処理回路のリセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はリセット方法およびリセット回路に関し、特にデジタル信号処理回路のパワーオン時に各回路をリセット（初期化）するパワーオンリセット技術に関する。
【背景技術】
【０００２】
コンピュータを始めとする各種の回路は、動作安定性および信頼性（耐ノイズ特性）等の種々の利点のためにアナログ回路に代りデジタル回路が広く採用されている。デジタル信号処理回路は、一般にクロックの制御下で動作するよう構成されている。デジタル信号処理回路を構成する各回路部分が、動作開始（又はパワーオン）時にリセット（初期化）した後に、各回路部分を安定動作状態にして動作させるためにリセット回路、即ちパワーオンリセット回路を設けている。
【０００３】
例えば、コンピュータであるデータ処理装置間で信号の送受信を行うデータバス拡張装置における１つのデータ処理装置からのリセット前の信号で他のデータ処理装置が誤動作する危険を回避するため、データ処理装置でパワーオンリセット信号が有意の間、そのデータ処理装置から他のデータ処理装置へ出力される信号を遮断する技術を開示している（例えば、特許文献１参照。）。
【特許文献１】特開平４−３３６３６１号公報（第２頁、第１図および第２図）
【０００４】
データ信号処理装置を構成する各回路は、必ずしも単一の電源で動作するよう設計されてはいない。使用する回路デバイスの特性等に応じて複数の電源により動作するのが一般的である。一般的な動作電源電圧は、例えば＋５．０Ｖであるが、低消費電力化の要求により、一層低電圧、例えば＋３．３Ｖで動作する回路も設計されている。従って、データ信号処理装置は、複数の異なる動作電圧で動作するのが一般的である。このように異なる動作電圧で動作するデータ信号処理装置のパワーオンリセット回路は、それぞれの動作電源の投入状況を考慮して行う必要がある。
【０００５】
図３は、斯かる目的に使用する従来のリセット回路のブロック図を示す。図３のリセット回路（又はパワーオンリセット回路）３０は、それぞれ＋３．３ボルトおよび＋５．０ボルトの電源で動作する回路（以下、３．３Ｖ回路および５．０Ｖ回路という）３１、３２およびこれらの電源投入（パワーオン）から一定期間、それぞれ対応する３．３Ｖ回路３１および５．０Ｖ回路３２をリセットする３．３Ｖパワーオンリセット回路３３および５．０Ｖパワーオンリセット回路３４を備えている。そして、３．３Ｖ回路３１および５．０Ｖ回路３２、３１間は、信号線３８により相互接続され、電源投入時に信号の受け渡しを行うように構成されている。尚、これら複数の電源電圧は、例えば商用電源又は内蔵電池等からＤＣ−ＤＣコンバータ等を使用して得るのが一般的である。
【０００６】
次に、図４のタイミングチャートを参照して、図３に示すリセット回路３０の動作を説明する。図４において、（a）は＋５．０Ｖ電源入力、（ｂ）は５．０Ｖパワーオンリセット回路３４から５．０Ｖ回路３２へ入力される５Ｖパワーオンリセット信号、（ｃ）は＋３．３Ｖパワーオンリセット回路３３から３．３Ｖ回路３１へ入力される３．３Ｖパワーオンリセット信号および（ｄ）は＋３．３Ｖ電源入力を示す。
【０００７】
図３に示す如く装置内に＋５．０Ｖおよび＋３．３Ｖのように複数の異なる電源が混在する場合には、それぞれの電源にかかる負荷容量が変わると、それぞれの電源が所定電圧に立ち上がるまでに時間差が生じる。この際に、遅れて電源投入される側の回路に電源が投入されるまでの間、先に電源投入されている側の回路との間の信号線から回り込みによる電圧が発生して、電源が投入されていない状態にも拘らず、電源電圧の半分程度の電圧が生じる。
【０００８】
図４は、＋３．３Ｖ電源が＋５．０Ｖ電源より遅れて投入される場合を示している。図２（ａ）に示す如く時間ｔ０に＋５．０Ｖ電源が投入されると、この電源が予め決められた所定電圧（＋５．０Ｖしきい値）を越える時間ｔ１を検出し、この時間ｔ１から時間ｔ２までのTrst２時間は、５．０Ｖ回路３２の初期化を行うパワーオンリセット信号が、５．０Ｖパワーオンリセット回路３４より出力される。そして、５．０Ｖ回路３２は、この時間ｔ２の後から動作開始する。同様に、３．３Ｖパワーオンリセット回路３３は、本来、時間ｔ３に＋３．３Ｖ電源が投入され、３．３Ｖしきい値を越える時間を検出して、その時間からTrst１の間、３．３Ｖ回路３１を初期化する３．３Ｖパワーオンリセット信号を３．３Ｖパワーオンリセット回路３３が発生する。
【０００９】
しかし、５．０Ｖ回路３２が先に動作開始して＋３．３Ｖ電源が投入されるまで、時間ｔ２からｔ３の間は、＋３．３Ｖ電源に５．０Ｖ回路３２と３．３Ｖ回路３１間の信号線３８から回り込みが生じる。そこで、３．３Ｖしきい値付近の電圧が発生しているため、３．３Ｖパワーオンリセット回路３３は、＋３．３Ｖ電源が投入される前から動作開始する。また、３．３Ｖパワーオンリセット回路３３自身も、＋３．３Ｖ電源により動作しているために、＋３．３Ｖ電源が不確定領域にある時間ｔ２からｔ３の間、回路動作も不確定且つ不安定になり、パワーオンリセット信号の出力も不確定となる。他方、３．３Ｖ回路３１も＋３．３Ｖ電源で動作するため、パワーオンリセット信号による確実な回路の初期化をしない状態で、時間ｔ２からｔ３までの間に動作開始する場合もある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述の如き従来のリセット回路では、複数の電源が存在する場合に、それぞれの負荷容量の違いによる電圧の立ち上がり時間の差によって、各電源のパワーオンリセット回路の動作が不安定になる。その結果、各電源で動作する回路の適正な初期化が行われない虞があった。従って、本発明の目的は、斯かる従来技術の課題を克服するデジタル信号処理回路のリセット方法およびリセット回路を提供することである。
【課題を解決するための手段】
【００１１】
前述の課題を解決するため、本発明によるデジタル信号処理回路のリセット方法およびリセット回路は、次のような特別な構成を採用している。
【００１２】
(１)それぞれ電圧の異なる電源から電圧の供給を受けてデジタル信号処理を行うと共に相互に信号線で接続された第１回路および第２回路の電源投入時の回路初期化を行うデジタル信号処理回路のリセット方法において、
前記複数の電源のうち先に立ち上がる電源によりパワーオンリセット回路を動作させ、前記複数の電源の投入時間差による回路動作の不確定を除去するデジタル信号処理回路のリセット方法。
【００１３】
(２)前記先に立ち上がる電源は、前記複数の電源のうちより電圧の高い電源である上記（１）のデジタル信号処理回路のリセット方法。
【００１４】
(３)それぞれ電源から異なる電圧の供給を受けてデジタル信号処理動作を行うと共に信号線で相互接続された第１回路および第２回路と、それぞれ該第１回路および第２回路の電源投入時に初期化するパワーオンリセット回路とを備えるデジタル信号処理回路のリセット回路において、
前記第１回路および第２回路の電源を監視して、前記第１回路へのパワーオンリセット回路の出力の有効無効を制御する制御信号を出力する判定回路を備えるデジタル信号処理回路のリセット回路。
【００１５】
(４)前記判定回路から出力される制御信号は、前記第１回路への電源電圧が判定回路しきい値を超えるとき無効から有効に切り替えられる上記（３）のデジタル信号処理回路のリセット回路。
【００１６】
(５)前記第２回路の電源から電圧が供給されるＤＣ−ＤＣコンバータを備え、該ＤＣ−ＤＣコンバータから前記第１回路のパワーオンリセット回路に、リセット回路電源が供給される上記（３）又は（４）のデジタル信号処理回路のリセット回路。
【００１７】
(６)前記判定回路しきい値は、前記第１回路のパワーオンリセット回路の通常のしきい値より高く設定する上記（２）、（４）又は（５）のデジタル信号処理回路のリセット回路。
【００１８】
(７)前記第１回路および第２回路の電源電圧は、それぞれ実質的に＋３．３Ｖおよび＋５．０Ｖである上記（３）、（４）、（５）又は（６）のデジタル信号処理回路のリセット回路。
【発明の効果】
【００１９】
本発明のデジタル信号処理回路のリセット方法およびリセット回路によると、電圧の異なる複数の電源で動作するデジタル信号処理回路への電源投入に時間差があっても、動作不確定をなくし、回路の初期化を確実に行うことが可能である。
【実施例１】
【００２０】
以下、本発明によるデジタル信号処理回路のリセット方法およびリセット回路の好適実施例の構成および動作を、添付図面を参照して詳細に説明する。
【００２１】
先ず、図１は、本発明によるデジタル信号処理回路のリセット回路の好適実施例の構成を示すブロック図である。このリセット回路１０は、＋３．３Ｖ電源および＋５．０Ｖ電源の複数電源で動作するデータ信号処理装置のリセット回路である。そして、このリセット回路１０は、３．３Ｖ回路（第１回路）１１、５．０Ｖ回路（第２回路）１２、３．３Ｖパワーオンリセット回路（第１パワーオンリセット回路）１３、５．０Ｖパワーオンリセット回路（パワーオンリセット回路）１４、３．３Ｖ判定回路１５およびＤＣ−ＤＣコンバータ１６により構成される。３．３Ｖ回路１１および５．０Ｖ回路１２は、信号線１８により相互接続され、これらの回路１１、１２間で信号の受け渡しを行う。
【００２２】
ここで、３．３Ｖ回路１１は、＋３．３Ｖ電源から動作電圧が供給される。一方、５．０Ｖ回路１２、５．０Ｖパワーオンリセット回路１４およびＤＣ−ＤＣコンバータ回路１６は、＋５．０Ｖ電源から動作電圧が供給される。また、３．３Ｖ判定回路１５には、＋３．３Ｖ電源および５．０Ｖ電源が接続され、それから制御信号を３．３Ｖパワーオンリセット回路１３に出力する。更に、ＤＣ−ＤＣコンバータ１６は、３．３Ｖパワーオンリセット回路１３にリセット回路電源を供給する。
【００２３】
ここで、上述した図３に示す従来のリセット回路３０と対比すると明らかな如く、使用する複数の電源に独立したパワーオンリセット回路を設ける代わりに、図１に示す本発明のリセット回路１０は、３．３Ｖ判定回路を設け、パワーリセット回路を動作させるのに、電圧の立ち上がりが早い電源を使用して粗放のパワーオンリセット信号を発生させることを特徴とする。即ち、３．３Ｖ判定回路１５は、＋３．３Ｖ電源の電圧を監視して、電圧が＋３．３Ｖしきい値を超えると３．３Ｖパワーオンリセット回路１３のリセット信号を有効にする制御信号を発生する。また、ＤＣ−ＤＣコンバータ１６は、＋５．０Ｖ電源から＋３．３Ｖ電圧を発生させる。３．３Ｖパワーオンリセット回路１３は、ＤＣ−ＤＣコンバータ１６の出力で動作して、回路初期化に必要な時間（Trst１）の間３．３Ｖ回路１１をリセットして初期状態にする。また、５．０Ｖパワーオンリセット回路１４は、＋５．０Ｖ電源で動作する５．０Ｖ回路１２を一定時間リセットして回路を初期状態にする。
【００２４】
次に、図２のタイミングチャートを参照して、図１に示す本発明のリセット回路１０の動作を説明する。図２中、（ａ）は＋５．０Ｖ電源入力、（ｂ）は５．０Ｖパワーオンリセット回路１４からの５．０Ｖパワーオンリセット信号、（ｃ）はＤＣ−ＤＣコンバータ１６が発生する＋３．３Ｖ電源入力、（ｄ）は３．３Ｖ判定回路１５から３．３Ｖパワーオンリセット回路１３に対して出力される制御信号、（ｅ）はＤＣ−ＤＣコンバータ１６から３．３Ｖパワーオンリセット回路１３に対して出力されるリセット回路電源および（ｆ）は３．３Ｖパワーオンリセット回路１３から３．３Ｖ回路１１に対して出力される３．３Ｖパワーオンリセット信号を示す。
【００２５】
図２は、＋３．３Ｖ電源が、＋５．０Ｖ電源よりも遅れて投入される場合の例を示す。図２において、＋５．０Ｖ電源が時間ｔ０に投入される（図２（ａ）参照）。この＋５．０Ｖ電源の電圧が０Ｖから５．０Ｖ回路１２の＋５．０Ｖしきい値を超える電圧になる時間ｔ１を検出する。この時間ｔ１からｔ２までのリセット期間（Trst２）中、５．０Ｖ回路１２を初期化するパワーオンリセット信号が、５．０Ｖパワーオンリセット回路１４から出力される（図２（ｂ）参照）。その後、５．０Ｖ回路１２は動作開始する。
【００２６】
一方、ＤＣ−ＤＣコンバータ１６は、＋５．０Ｖ電源から、その投入に対応して立ち上がるリセット回路電源（図２（ｅ）参照）を作り、３．３Ｖパワーオンリセット回路１３に供給する。これにより、３．３Ｖパワーオンリセット回路１３は、＋５．０Ｖ電源がそのしきい値を越える時間ｔ１から動作可能になる。
【００２７】
また、３．３Ｖ判定回路１５は、先に投入される＋５．０Ｖ電源で動作し、＋３．３Ｖ電源の電圧を監視する。そして、３．３Ｖしきい値より高い電圧を判定回路しきい値として（図２（ｃ）参照）、上述した回り込みの影響のない電圧に上がる時間ｔ４を検出する。この時間ｔ４において判定回路しきい値を超えると、３．３Ｖパワーオンリセット回路１３の出力を有効とする制御信号（図２（ｄ）参照）を３．３Ｖパワーオンリセット回路１３に対して出力する。
【００２８】
図２において、時間ｔ１から時間ｔ２までは、＋３．３Ｖ電源は投入されていないので、図２（ｄ）に示す制御信号は３．３Ｖパワーオンリセット回路１３の出力を無効、即ち３．３Ｖ回路１１をリセットしている。＋５．０Ｖ回路１２が動作開始する時間ｔ２から＋３．３Ｖ電源が投入される時間ｔ３までの間は、＋３．３Ｖ電源には、回り込みによりしきい値付近の電圧が生じているが、その電圧値は、判定回路しきい値には至らない。そのため、３．３Ｖ判定回路１５の制御信号により３．３Ｖ回路１１はリセット状態を維持している。
【００２９】
その後、時間ｔ３に＋３．３Ｖ電源が投入されると（図２（ｃ）参照）、３．３Ｖ判定回路１５の判定しきい値越える時間ｔ４から制御信号が有効になる。そこで、３．３Ｖパワーオンリセット回路１３は、時間ｔ４から時間ｔ５までの期間（Trst１）中、パワーオンリセット信号を出力する（図２（ｆ）参照）。
【００３０】
上述の如く、（＋５．０Ｖ電源の）後から投入される＋３．３Ｖ電源で動作する３．３Ｖ回路１１のパワーオンリセット回路１３を、先に投入される＋５．０Ｖ電源で動作させることにより、＋５．０Ｖ電源からの回り込みにより生じる３．３Ｖパワーオンリセット回路１３の動作不確定をなくし、回路の確実な初期化が可能になる。
【００３１】
以上、本発明によるリセット回路の好適実施例の構成および動作を詳述した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、種々の変形変更が可能であること、当業者には容易に理解できよう。
【図面の簡単な説明】
【００３２】
【図１】本発明によるリセット回路の好適実施例の構成を示すブロック図である。
【図２】図１に示すリセット回路の各部の動作を説明するタイミングチャートである。
【図３】従来のリセット回路の構成を示すブロック図である。
【図４】図３に示す従来のリセット回路の動作を説明するタイミングチャートである。
【符号の説明】
【００３３】
１０  リセット回路
１１  ３．３Ｖ回路（第１回路）
１２  ５．０Ｖ回路（第２回路）
１３  ３．３Ｖパワーオンリセット回路
１４  ５．０Ｖパワーオンリセット回路
１５  判定回路（３．３Ｖ判定回路）
１６  ＤＣ−ＤＣコンバータ
１８  信号線
【図１】
2005078467.tif 000003
【図２】
2005078467.tif 000004
【図３】
2005078467.tif 000005
【図４】
2005078467.tif 000006