(57)【要約】【課題】  強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッドに関し、素子の薄層化を磁気特性を大幅に低下させることなく実現する。【解決手段】  下地層１／厚さが０〜５ｎｍの反強磁性層２／ピンド層３／絶縁層４／フリー層５からなる積層構造を有する強磁性トンネル接合素子における少なくともピンド層３の形状を上記フリー層５の形状より磁気異方性が現れる形状とする。【選択図】          図１
2005109201.tif 000002
【特許請求の範囲】
【請求項１】
下地層／厚さが０〜５ｎｍの反強磁性層／ピンド層／絶縁層／フリー層からなる積層構造を有する強磁性トンネル接合素子において、少なくとも上記ピンド層の形状を上記フリー層の形状より磁気異方性が現れる形状としたことを特徴とする強磁性トンネル接合素子。
【請求項２】
下地層／厚さが０〜５ｎｍの反強磁性層／ピンド層／絶縁層／フリー層からなる積層構造を有する強磁性トンネル接合素子において、上記下地層と上記ピンド層の応力の違いにより発生する磁歪効果を用いてピンド層の磁化を磁気的に固定することを特徴とする強磁性トンネル接合素子。
【請求項３】
下地層／厚さが０〜５ｎｍの反強磁性層／ピンド層／絶縁層／フリー層からなる積層構造を有する強磁性トンネル接合素子において、前記反強磁性層の厚さを２．５ｎｍ〜５ｎｍとしたことを特徴とする強磁性トンネル接合素子。
【請求項４】
請求項１乃至３のいずれか１項に記載の強磁性トンネル接合素子を記憶保持部として用いたことを特徴とする磁気メモリセル。
【請求項５】
請求項１乃至３のいずれか１項に記載の強磁性トンネル接合素子を再生用の磁気センサ部として用いたことを特徴とする磁気ヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッドに関するものであり、特に、強磁性トンネル接合素子を薄層化するための構成に特徴のある強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッドに関するものである。
【背景技術】
【０００２】
強磁性トンネル接合（ＭＴＪ；Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子は、再生用磁気ヘッドを構成する磁気センサ部として、或いは、磁気ランダムアクセスメモリ装置（ＭＲＡＭ；Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の情報記憶部として用いられている（例えば、特許文献１或いは特許文献２参照）。
【０００３】
図１３参照  
図１３は、強磁性トンネル接合素子の概念的構成図であり、反強磁性層からなるピンニング層８１、強磁性層からなるピンド層８２、Ａｌ−Ｏ等のトンネル絶縁膜８３、及び、強磁性層からなるフリー層８４を順次積層した構造からなり、膜厚方向に電流が流れるように構成されている。
【０００４】
この強磁性トンネル接合素子において、フリー層８４の磁化方向がピンド層８２の磁化方向と平行の時にトンネル電流が流れやすくなるため低抵抗状態となり、両者が反平行の特にトンネル電流が流れにくくなるため高抵抗状態となり、この抵抗状態の差により磁気記録媒体に書き込まれた磁気情報を読み取ったり、或いは、「０」または「１」の情報を記憶する。
【０００５】
図１４参照  
図１４は、ＮｉＦｅ（２４ｎｍ）／Ｃｏ74Ｆｅ26（１０ｎｍ）／Ａｌ−Ｏ（１．６ｎｍ）／Ｃｏ74Ｆｅ26（１０ｎｍ）／ＩｒＭｎ（５０ｎｍ）／Ａｌ（１０ｎｍ）の積層からなり、１５０μｍ×１５０μｍの大きさの強磁性トンネル接合素子の磁気抵抗曲線である。        
【０００６】
図１５参照  
図１５は、１Ｔｒ−１ＭＴＪ型ＭＲＡＭの概略的断面図であり、記憶を司る強磁性トンネル接合素子１００の一方の電極、即ち、キャッピング層１０６はビット線９８に接続され、他方の電極、即ち、下地層１０１はトランジスタ９０のソース領域９１またはドレイン領域９２に接続されている。
ここでは、ドレイン領域９２に接続する。
【０００７】
ビット線９８と直交した書込み用ワード線９５上に、層間絶縁膜９６を介してリード層９７が設けられていて、その上に下地層１０１、反強磁性層１０２、ピンド層１０３、トンネル絶縁層１０４、フリー層１０５、キャッピング層１０６が順次形成され、キャッピング層１０６上にビット線９８が接続した構成になっている。
【０００８】
図１６参照  
図１６は、このようなＭＲＡＭを構成するメモリセルの等価回路図であり、書込み用ワード線９５とビット線９８との交差点にＭＴＪ素子１００が配置され、ソース配線層９４は接地したプレート線９９に接続される。
【０００９】
このＭＲＡＭにおける記録は、フリー層１０５の磁化を、お互いに直交したビット線９８と書込み用ワード線９５に電流を流すことによって発生する合成磁場によって反転することにより行なわれる。
一方、読み出しはトランジスタ９０のゲートに設けたワード線９３に電圧を印加し、ソース領域９１とドレイン領域９２間を導通することによって、強磁性トンネル接合素子１００に電流を流し、その電圧の大小によって「０」状態か「１」状態かを判別する。
【００１０】
このようなＭＲＡＭにおいて大きな問題は、高密度化のために強磁性トンネル接合素子（ＭＴＪ素子）のサイズを小さくしていくと、書き込みの磁場が小さくなってしまうことである。
即ち、マイグレーションを発生させないための電流密度の上限が決まっていることより、断面積の小さな細線では電流が流せなくなるためである。
【００１１】
図１７参照  
図１７は、電流密度の上限を８×１０6 Ａ／ｃｍ2 とした場合において、０．５μｍ×０．５μｍの線幅を０．１μｍ×０．１μｍの線幅にシュリンクした場合の発生磁場を示したものであり、幾何学的に１／５のシュリンクに対して、発生磁場も１／５程度となっている。
【００１２】
このシュリンクによる発生磁場の強度の低減の問題を改善するために、配線の周りにＮｉＦｅ等から構成される磁気ヨークを設ける方法が考案されている。
【００１３】
図１８参照  
図１８は、０．１μｍ×０．１μｍの断面と０．０７μｍ×０．０７μｍの断面の２種類の配線に対して１０ｎｍ離れた位置における発生磁場の強度Ｈx をシミュレーションした図であり、磁気ヨークを設けた場合と設けない場合とを示しており、図に示すように磁気ヨークを設けることによって発生磁場は３〜４倍に増大する。
【００１４】
しかし、発生磁場Ｈx は配線からの距離によっても異なり、配線より離れるに従って小さくなるのでこの事情を図１９を参照して説明する。
図１９参照  
図１９は、０．１μｍ×０．１μｍの断面の配線における、発生磁場Ｈx の配線の表面からの距離依存性を示したものであり、磁気ヨークを設けた場合に約１〔Ｏｅ／ｎｍ〕の低減率で減少する。
【００１５】
したがって、配線、即ち、書込み用ワード線にいかに接近させてＭＴＪ素子を配置するかが重要な問題となる。
【特許文献１】特開２００３−０３１７７６号公報
【特許文献２】特開２００２−２９９５８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
フリー層と書込みワード線とを接近させるためには、両者の間に介在する各層、特に、膜厚が最大のピンニング層を薄くすれば良いが、ＰｔＭｎ等の反強磁性層からなるピンニング層にピンニング効果を発現させるためには、最低でも１０ｎｍ〜２０ｎｍの膜厚が必要となり、近接のための制限要件となる。
【００１７】
なお、ピンド層とフリー層との保磁力の差を利用すれば、動作条件下においてピンド層の磁化方向を固定することも可能であるが、印加磁場強度に制限がかかり安定な動作が期待できないという問題がある。
【００１８】
一方、磁気記録媒体における記録密度は再生ヘッドを構成するＭＴＪ素子の膜厚により規制されるため、高記録密度化のためにはＭＴＪ素子の薄膜化に必要になるが、ここでも、ＭＴＪ素子において最も厚い反強磁性層の存在が問題となる。
【００１９】
したがって、本発明は、磁気メモリ装置或いは磁気ヘッドにおいて要請される素子の薄層化を磁気特性を大幅に低下させることなく実現することを目的とする。
【課題を解決するための手段】
【００２０】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、下地層１／厚さが０〜５ｎｍの反強磁性層２／ピンド層３／絶縁層４／フリー層５からなる積層構造を有する強磁性トンネル接合素子において、少なくともピンド層３の形状を上記フリー層５の形状より磁気異方性が現れる形状としたことを特徴とする。
この場合、ビット線に流す電流による書込み磁界の方向は、通常は、ピンド層３の長手方向になるので、ピンド層３の長手方向に形状異方性を持たせることが好適である。
【００２１】
このように、ピンド層３の形状異方性を大きくすることによって、反強磁性層２を薄くしても或いは無くしても、ピンド層３の磁化方向を安定に固定することができ、したがって、強磁性トンネル接合素子の薄層化が可能になる。
【００２２】
或いは、形状に磁気異方性を持たせるかわりに、下地層１とピンド層３の応力の違いにより発生する磁歪効果を用いてピンド層３の磁化を磁気的に固定するようにしても良い。      
【００２３】
この場合、磁気異方性は磁歪定数と応力との積で表されるので、ピンド層３の長手方向に磁気異方性を持たせるためには、下地層１の熱膨張係数がピンド層３の熱膨張係数よりも小さい場合にはピンド層３の長手方向に引張応力が働くので、ピンド層３の磁歪定数を正にする必要がある。
【００２４】
一方、下地層１の熱膨張係数がピンド層３の熱膨張係数よりも大きい場合には、ピンド層３の長手方向に圧縮応力が働くので、ピンド層３の磁歪定数を負にする必要がある。
【００２５】
また、上記の構成においては、反強磁性層２の厚さを０にすることによって、強磁性トンネル接合素子を最も薄くすることができる。
【００２６】
また、反強磁性層２は０〜５μｍの範囲では充分なピンニング効果を発現することができないが、２．５〜５ｎｍの範囲において保磁力に極大値を有するので、この大きな保磁力を利用することによって、ピンド層３の磁化方向を安定に固定することができ、ピンド層３の形状異方性及び／又は磁気異方性を併せることによって、さらなる安定化が可能になる。
【００２７】
また、上記の構成の強磁性トンネル接合素子を記憶保持部として用いることによって、フリー層５と書込み用ワード線との間隔をより近接させることができるので、書込み用ワード線等の配線の線幅の狭い微細な磁気メモリセルを構成することができ、この磁気メモリセルを複数個配列することによって高集積度の磁気メモリ装置を構成することができる。
【００２８】
また、上記の構成の強磁性トンネル接合素子を再生用の磁気センサ部として用いることによって、微細な磁気ヘッドを構成することができ、それによって、高記録密度の磁気記録装置を実現することができる。
【発明の効果】
【００２９】
本発明によれば、強磁性トンネル接合素子を薄層化によって、ＭＲＡＭにおいてはフリー層を書込み用ワード線に近づけることができ、ワード線からの発生磁場強度を強めることができ、そのため書き込みにおける電流を減少させることが可能となる。
【００３０】
また、磁気ヘッドにおいては、再生ヘッドを構成する磁気センサ部を薄くすることができ、それによって、記録ビットの微細化が可能になるので、磁気記録装置に高密度化が可能になる。
【発明を実施するための最良の形態】
【００３１】
本発明においては、反強磁性層を充分なピンニング効果が発現しない薄さにするか或いは反強磁性層をなくすことによって、強磁性トンネル接合素子を薄層化するものであり、反強磁性層によるピンニング効果の消失を反強磁性層の保磁力の増大、或いは、ピンド層の形状異方性及び／又は磁気異方性によって補うものである。
【実施例１】
【００３２】
ここで、図２乃至図９を参照して、本発明の実施例１の製造工程を説明する。
図２参照  
まず、ｎ型シリコン基板１１の所定領域にｐ型ウエル領域１２を形成するとともに、ｎ型シリコン基板１１を選択酸化することによって素子分離酸化膜１３を形成したのち、素子形成領域にゲート絶縁膜１４を介して読み出しワード線となるＷＳｉからなるゲート電極１５を形成し、このゲート電極１５をマスクとしてＡｓイオンを注入することによってｎ- 型ＬＤＤ領域１６を形成する。
【００３３】
次いで、全面にＳｉＯ2 膜を堆積させ、異方性エッチングを施すことによってサイドウォール１７を形成したのち、再び、Ａｓイオン注入することによってｎ+ 型ドレイン領域１８及びｎ+ 型ソース領域１９を形成し、次いで、Ｏ3 −ＴＥＯＳ−ＳｉＯ2 膜からなる厚い第１層間絶縁膜２０を形成したのち、ｎ+ 型ドレイン領域１８及びｎ+ 型ソース領域１９に達するコンタクトホールを形成し、このコンタクトホールをＷで埋め込むことによってＷプラグ２１、２２を形成する。
なお、Ｏ3 −ＴＥＯＳ−ＳｉＯ2 膜の堆積に際しては、ＴＥＯＳ＋Ｏ3 をソースガスとして用いたＣＶＤ法により、４００℃で堆積させるものであり、以下の工程においても同様である。
【００３４】
図３参照  
次いで、スパッタ法を用いて全面にＴｉＮ／Ａｌ／ＴｉＮを堆積させたのちパターニングすることによって、接続導体２３及びソース配線層２４を形成したのち、再び、Ｏ3 −ＴＥＯＳ−ＳｉＯ2 膜からなる第２層間絶縁膜２５を形成し、次いで、接続導体２３に達するコンタクトホールを形成し、このコンタクトホールをＷで埋め込むことによってＷプラグ２６を形成する。
なお、ソース配線層２４は、最終的には接地したプレート線に接続される。
【００３５】
図４参照  
次いで、再び、全面にＴｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮを堆積させたのちパターニングすることによって、接続導体２７と書込み用ワード線２８を形成したのち、再び、ＴＥＯＳ−ＮＳＧ膜等の薄いＳｉＯ2 膜等からなる第３層間絶縁膜２９を形成し、次いで、接続導体２７に達するコンタクトホールを形成し、このコンタクトホールをＴｉ／ＴｉＮを介してＷで埋め込むことによってＷプラグ３０を形成する。
【００３６】
図５参照  
次いで、再び、スパッタ法を用いて全面に厚さが、例えば、２０ｎｍのＴａを堆積させたのちパターニングすることによって、接続導体２７に接続する下部電極３１を形成したのち、再び、Ｏ3 −ＴＥＯＳ−ＳｉＯ2 膜からなる薄い第４層間絶縁膜３２を堆積させ、次いで、下部電極３１が露出するまでＣＭＰして平坦化する。
【００３７】
図６参照  
次いで、スパッタ法を用いて、基板温度を例えば、１００℃とした状態で、厚さが、例えば、１．４ｎｍのＣｏ74Ｆｅ26層３３、厚さが、例えば、０．７５ｎｍのＲｕ層３４、厚さが、例えば、２．２ｎｍのＣｏ74Ｆｅ26層３５を順次堆積させてフェリスピン構造のピンド層３６とする。
この場合、Ｒｕ層３４を１ｎｍ程度以下で最適化しているので、その両側のＣｏ74Ｆｅ26層３３及びＣｏ74Ｆｅ26層３５が強く反強磁性的に結合して、全体として一つの磁性膜のように振舞う。
【００３８】
引き続いて、厚さが、例えば、０．９ｎｍのＡｌを堆積させたのち、酸化することによってＡｌ−Ｏからなるトンネル絶縁膜３７を形成したのち、再び、同様なスパッタ条件で厚さが、例えば、１ｎｍのＣｏ74Ｆｅ26層３８、厚さが、例えば、６ｎｍのＮｉＦｅ層３９、及び、厚さが、例えば、２０ｎｍのＡｕからなるキャップ層４１を順次堆積させる。      
なお、Ｃｏ74Ｆｅ26層３８及びＮｉＦｅ層３９によってフリー層４０が構成される。
【００３９】
図７参照  
次いで、レジストパターン４２をマスクとしてイオンミリングを施すことによって例えば、下部電極３１の長手方向のが長くなる１．５：１の長方形状にキャップ層４１乃至ピンド層３６をエッチングする。
【００４０】
図８参照  
次いで、レジストパターン４２を除去したのち、新たなレジストパターン４３を用いてキャップ層４１乃至フリー層４０を１：１の正方形状にエッチングすることによって、フリー層４０より大きな磁気異方性を有するピンド層３６を備えたＭＴＪ素子４４を形成する。
【００４１】
図９参照  
次いで、レジストパターン４３を除去したのち、全面にＯ3 −ＴＥＯＳ−ＳｉＯ2 膜からなる第５層間絶縁膜４５を厚く堆積させたのち、ＣＭＰ法を用いて、キャップ層４１の表面が露出するまで研磨して、全体を平坦化する。
【００４２】
次いで、プラズマＣＶＤ法を用いて厚さが、例えば、１００ｎｍのｐ−ＳｉＮ膜４６を堆積させたのち、ＭＴＪ素子４４に対するコンタクトホールを設け、次いで、スパッタ法を用いて全面に、厚さが、例えば、１００ｎｍのＴｉＮ層、厚さが、例えば、８００ｎｍのＡｌ層、及び、厚さが、例えば、１００ｎｍのＴｉＮ層を順次堆積させてＴｉＮ／Ａｌ／ＴｉＮ構造の多層導電層を堆積させたのち、書込み用ワード線２８と直交する方向に延在するようにパターニングしてビット線４７を形成することによって、ＭＲＡＭの基本構造が完成する。
【００４３】
この実施例１においては、形状効果により、ピンド層３６の磁気異方性をフリー層４０の磁気異方性より大きくしているので、反強磁性層を用いることなく、ピンド層３６の磁化方向を安定して固定することができる。
【００４４】
そして、反強磁性層を省略しているので、ＭＴＪ素子４４の膜厚を飛躍的に薄くすることができ、それによって、フリー層４０と書込み用ワード線２８との距離をより近接することができるため、書込み用ワード線２８に流れる電流が少なくなっても、フリー層４０を充分な磁場強度が発生する位置に位置させることができ、ＭＲＡＭの高集積度化が可能になる。
【実施例２】
【００４５】
次に、図１０乃至図１２を参照して、本発明の実施例２の磁気ヘッドを説明する。
図１０参照  
図１０は、本発明の実施例２の磁気ヘッドの概略的要部断面図であり、まず、Ａｌ2 Ｏ3 −ＴｉＣ基板５１上に、Ａｌ2 Ｏ3 膜５２を介してメッキ法により厚さが、例えば、３００ｎｍのＮｉＦｅからなる下部磁気シールド層５３を形成したのち、厚さが、例えば、１０ｎｍのＴａからなる下部電極５４を蒸着法により形成する。
【００４６】
次いで、スパッタ法を用いて、基板温度を例えば、１００℃とした状態で、厚さが、例えば、２５ｎｍのＮｉＦｅからなる下地層５５、厚さが２．５〜５ｎｍ、例えば、３．３ｎｍのＦｅＭｎ層５６、及び、１．４ｎｍのＣｏ74Ｆｅ26層５７、厚さが、例えば、０．７５ｎｍのＲｕ層５８、厚さが、例えば、２．２ｎｍのＣｏ74Ｆｅ26層５９を順次堆積させてフェリスピン構造のピンド層６０とする。
【００４７】
引き続いて、厚さが、例えば、０．９ｎｍのＡｌを堆積させたのち、酸化することによってＡｌ−Ｏからなるトンネル絶縁膜６１を形成したのち、再び、同様なスパッタ条件で厚さが、例えば、１ｎｍのＣｏ74Ｆｅ26層６２、厚さが、例えば、６ｎｍのＮｉＦｅ層６３、及び、厚さが、例えば、２０ｎｍのＡｕからなるキャップ層６５を順次堆積させる。なお、Ｃｏ74Ｆｅ26層６２及びＮｉＦｅ層６３によってフリー層６４が構成される。
【００４８】
次いで、レジストパターン（図示せず）をマスクとしてイオンミリングを施すことによって、キャップ層６５乃至ピンド層６０をパターニングして磁気センサ部６６を形成する。
【００４９】
次いで、レジストパターンをそのままリフトオフ用マスクとして用いて、スパッタ法を用いてＳｉＯ2 膜６７及びＣｏＣｒＰｔからなる磁区制御膜６８を順次堆積させたのち、レジストパターンを除去する。
【００５０】
次いで、全面にＳｉＯ2 平坦化膜６９を設け、平坦化処理したのち、キャップ層６５に達するコンタクトホールを形成し、次いで、全面にＴａ膜を堆積させたのち、パターニングすることによって上部電極７０を形成する。
【００５１】
次いで、選択メッキ法により、厚さが、例えば、１μｍのＮｉＦｅからなる上部磁気シールド層７１を形成する。
以降は従来の誘導型のライトヘッドを上部磁気シールド層７１上に形成し、スライダー加工等を施すことによって反強磁性層を極薄にしたＭＴＪ素子を磁気センサ部６６とした複合型磁気ヘッドが得られる。
【００５２】
図１１参照  
図１１は、反強磁性層であるＦｅＭｎにおけるのＨuaの膜厚依存性の説明図であり、ピンド層のピン止めに寄与する磁界強度Ｈuaは、ＦｅＭｎの膜厚が約６ｎｍになるまで発現しない。
なお、図は、Ｔａ（１０ｎｍ）／ＮｉＦｅ（２５ｎｍ）／ＦｅＭｎ（ｘｎｍ）／Ｔａ（１０ｎｍ）構造の試料についての測定結果である。
【００５３】
図１２参照  
図１２は、図１１と同じ試料における保磁力Ｈc の膜厚依存性の説明図であり、約３．３ｎｍにおいて極大値を示し、以降は膜厚の増加とともに急激に減衰する。
【００５４】
したがって、この実施例２においては、反強磁性層であるＦｅＭｎ層５６はピンニング効果を発現していないが、非常に大きな保磁力Ｈc を有しているので、この大きな保磁力を利用してピンド層６０の磁化方向を安定に固定することができる。
【００５５】
このように、実施例２においては、反強磁性層を従来のＭＴＪ素子に比べて飛躍的に薄くしているので、ＭＴＪ素子自体の厚さを大幅に薄くすることができ、それによって、高記録密度化が可能になる。
【００５６】
以上、本発明の各実施例を説明したが、本発明は各実施例に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の膜厚等の数値は、単なる一例に過ぎず、時代や必要に応じて適宜変更されるものである。
【００５７】
また、上記の各実施例においては、ピンド層としてＣｏＦｅ／Ｒｕ／ＣｏＦｅ構造の反強磁性的に結合したフェリスピン構造膜を用いているが、単層のＣｏＦｅを用いても良いものである。
【００５８】
また、上記の実施例においては、フリー層としてＣｏＦｅ／ＮｉＦｅの積層膜を用いているが、積層膜に限られるものではなく、単層膜を用いても良いものである。
【００５９】
また、上記の各実施例においては、トンネル絶縁膜を成膜したＡｌを酸化して形成したＡｌ−Ｏ膜で構成しているが、Ａｌ−Ｏ膜に限られるものではなく、Ａｌ2 Ｏ3 自体を成膜しても良いものであり、さらには、ＳｉＮ膜等の他の非磁性絶縁体を用いても良いものである。
【００６０】
また、上記の実施例１においては、反強磁性層を全く設けていないが、５ｎｍ以下の保磁力が極大値をとる近傍の膜厚、例えば、極大値を中心に半値幅の範囲内の膜厚の反強磁性層を設けても良いものであり、それによって、ピンド層の磁化方向をより安定に固定することができる。
【００６１】
また、上記の実施例１においては、ピンド層を１．５：１の長方形としているが、１．５：１に限られるものではなく、より細長い形状になるほど形状異方性が大きくなるので、この比率は任意であり、また、それに応じてフリー層の形状もピンド層の形状異方性を上回らない範囲で長方形にしても良いものである。
【００６２】
また、上記の実施例１においては、形状異方性を用いてピンド層の磁化方向を安定に固定しているが、下地層との間の熱膨張係数の差によりピンド層に印加される応力を利用しても良いものである。
即ち、磁気異方性は磁歪定数と応力の積で表されるので、応力を大きくすることによって磁気異方性を大きくすることができる。
【００６３】
例えば、ＴａはＣｏＦｅより熱膨張係数が小さいので、Ｔａを下地層とした場合、ＣｏＦｅピンド層の長手方向には引張応力が印加される。
また、ＣｏＦｅはＣｏ90Ｆｅ10において磁歪定数が０で、Ｆｅの組成比がそれより大きくなる磁歪定数は正になり、小さければ負になる。
したがって、Ｃｏ74Ｆｅ26は正の磁歪定数を有するので、ピンド層の長手方向に大きな磁気異方性が発現することになる。
【００６４】
一方、下地層の熱膨張係数がピンド層の熱膨張係数より大きな場合には、ピンド層の長手方向に圧縮応力が印加されるため、この場合には、ピンド層としてＣｏ95Ｆｅ5 等の負の磁歪定数有する強磁性体をピンド層として用いることによって、ピンド層の長手方向に大きな磁気異方性が発現することができる。
【００６５】
このように、磁気異方性を積極的に利用する場合に、即ち、磁気異方性が大きく現れるように下地層とピンド層との間の熱膨張係数の差を大きくした場合には、ピンド層とフリー層の形状は同じ形状にしても良いものである。
【００６６】
また、上記の実施例２においては、ＭＴＪ素子におけるピンド層とフリー層の平面形状は略同様であるが、上記の実施例１と同様にピンド層のピン止め方向にフリー層よりも大きな磁気異方性が得られるようにピンド層の形状を長方形状にしても良いものであり、それにより、ピンド層の磁化方向をより安定に固定することができる。
【００６７】
また、上記の実施例２においては、反強磁性層としてＦｅＭｎを用いているが、ＦｅＭｎに限られるものではなく、ＩｒＭｎ或いはＰｄＰｔＭｎ等の他の反強磁性層を用いても良いものである。
その場合に、保磁力が極大値となる値は厳密にはＦｅＭｎと異なるが、反強磁性層の膜厚としては、極大値を中心に半値幅の範囲内であれば良い。
【００６８】
また、上記の実施例２においては、ライトヘッドと一体にして複合型薄膜磁気ヘッドとして説明しているが、再生ヘッド単独の磁気ヘッドにも適用されることは言うまでもない。
【００６９】
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  下地層１／厚さが０〜５ｎｍの反強磁性層２／ピンド層３／絶縁層／フリー層５からなる積層構造を有する強磁性トンネル接合素子において、少なくとも上記ピンド層３の形状を上記フリー層５の形状より磁気異方性が現れる形状としたことを特徴とする強磁性トンネル接合素子。
（付記２）  上記ピンド層３の長手方向に形状異方性を持たせたことを特徴とする付記１記載の強磁性トンネル接合素子。
（付記３）  下地層１／厚さが０〜５ｎｍの反強磁性層２／ピンド層３／絶縁層４／フリー層５からなる積層構造を有する強磁性トンネル接合素子において、上記下地層１と上記ピンド層３の応力の違いにより発生する磁歪効果を用いてピンド層３の磁化を磁気的に固定することを特徴とする強磁性トンネル接合素子。
（付記４）  上記下地層１の熱膨張係数を上記ピンド層３の熱膨張係数よりも小さくし、前記ピンド層３の磁歪定数を正にしたことを特徴とする付記３記載の強磁性トンネル接合素子。
（付記５）  上記下地層１の熱膨張係数を上記ピンド層３の熱膨張係数よりも大きくし、前記ピンド層３の磁歪定数を負にしたことを特徴とする付記３記載の強磁性トンネル接合素子。
（付記６）  上記反強磁性層２の厚さを０にしたことを特徴とする付記１乃至５のいずれか１に記載の強磁性トンネル接合素子。
（付記７）  下地層１／厚さが０〜５ｎｍの反強磁性層２／ピンド層３／絶縁層４／フリー層５からなる積層構造を有する強磁性トンネル接合素子において、前記反強磁性層２の厚さを２．５ｎｍ〜５ｎｍとしたことを特徴とする強磁性トンネル接合素子。
（付記８）  付記１乃至７のいずれか１に記載の強磁性トンネル接合素子を記憶保持部として用いたことを特徴とする磁気メモリセル。
（付記９）  付記８記載の磁気メモリセルを複数個配列したことを特徴とする磁気メモリ装置。
（付記１０）  付記１乃至７のいずれか１に記載の強磁性トンネル接合素子を再生用の磁気センサ部として用いたことを特徴とする磁気ヘッド。
【産業上の利用可能性】
【００７０】
本発明の活用例としては、ＭＲＡＭが典型的なものであり、情報機器の不揮発性記憶装置として適用できるものであり、さらには、ＭＲＡＭとしてではなく、薄膜磁気ヘッドを構成する再生ヘッドの磁気センサとして用いても良いものである。
【図面の簡単な説明】
【００７１】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１のＭＲＡＭの途中までの製造工程の説明図である。
【図３】本発明の実施例１のＭＲＡＭの図２以降の途中までの製造工程の説明図である。
【図４】本発明の実施例１のＭＲＡＭの図３以降の途中までの製造工程の説明図である。
【図５】本発明の実施例１のＭＲＡＭの図４以降の途中までの製造工程の説明図である。
【図６】本発明の実施例１のＭＲＡＭの図５以降の途中までの製造工程の説明図である。
【図７】本発明の実施例１のＭＲＡＭの図６以降の途中までの製造工程の説明図である。
【図８】本発明の実施例１のＭＲＡＭの図７以降の途中までの製造工程の説明図である。
【図９】本発明の実施例１のＭＲＡＭの図８以降の製造工程の説明図である。
【図１０】本発明の実施例２の磁気ヘッドの概略的要部断面図である。
【図１１】ＦｅＭｎにおけるＨuaの膜厚依存性の説明図である。
【図１２】ＦｅＭｎにおける保磁力Ｈc の膜厚依存性の説明図である。
【図１３】強磁性トンネル接合素子の概念的構成図である。
【図１４】強磁性トンネル接合素子の磁気抵抗曲線である。
【図１５】１Ｔｒ−１ＭＴＪ型ＭＲＡＭの概略的断面図である。
【図１６】ＭＲＡＭを構成するメモリセルの等価回路図である。
【図１７】発生磁場の電流密度依存性の説明図である。
【図１８】磁気ヨークの作用効果の説明図である。
【図１９】発生磁場Ｈx の配線からの距離依存性の説明図である。
【符号の説明】
【００７２】
１  下地層
２  反強磁性層
３  ピンド層
４  絶縁層
５  フリー層
１１  ｎ型シリコン基板
１２  ｐ型ウエル領域
１３  素子分離酸化膜
１４  ゲート絶縁膜
１５  ゲート電極
１６  ｎ- 型ＬＤＤ領域
１７  サイドウォール
１８  ｎ+ 型ドレイン領域
１９  ｎ+ 型ソース領域
２０  第１層間絶縁膜
２１  Ｗプラグ
２２  Ｗプラグ
２３  接続導体
２４  ソース配線層
２５  第２層間絶縁膜
２６  Ｗプラグ
２７  接続導体
２８  書込み用ワード線
２９  第３層間絶縁膜
３０  Ｗプラグ
３１  下部電極
３２  第４層間絶縁膜
３３  Ｃｏ74Ｆｅ26層
３４  Ｒｕ層
３５  Ｃｏ74Ｆｅ26層
３６  ピンド層
３７  トンネル絶縁膜
３８  Ｃｏ74Ｆｅ26層
３９  ＮｉＦｅ層
４０  フリー層
４１  キャップ層
４２  レジストパターン
４３  レジストパターン
４４  ＭＴＪ素子
４５  第５層間絶縁膜
４６  ｐ−ＳｉＮ膜
４７  ビット線
５１  Ａｌ2 Ｏ3 −ＴｉＣ基板
５２  Ａｌ2 Ｏ3 膜
５３  下部磁気シールド層
５４  下部電極
５５  下地層
５６  ＦｅＭｎ層
５７  Ｃｏ74Ｆｅ26層
５８  Ｒｕ層
５９  Ｃｏ74Ｆｅ26層
６０  ピンド層
６１  トンネル絶縁膜
６２  Ｃｏ74Ｆｅ26層
６３  ＮｉＦｅ層
６４  フリー層
６５  キャップ層
６６  磁気センサ部
６７  ＳｉＯ2 膜
６８  磁区制御膜
６９  ＳｉＯ2 平坦化膜
７０  上部電極
７１  上部磁気シールド層
８１  ピンニング層
８２  ピンド層
８３  トンネル絶縁膜
８４  フリー層
９０  トランジスタ
９１  ソース領域
９２  ドレイン領域
９３  ワード線
９４  ソース配線層
９５  書込み用ワード線
９６  層間絶縁膜
９７  リード層
９８  ビット線
９９  プレート線
１００  強磁性トンネル接合素子
１０１  下地層
１０２  反強磁性層
１０３  ピンド層
１０４  トンネル絶縁層
１０５  フリー層
１０６  キャッピング層
【図１】
2005109201.tif 000003
【図２】
2005109201.tif 000004
【図３】
2005109201.tif 000005
【図４】
2005109201.tif 000006
【図５】
2005109201.tif 000007
【図６】
2005109201.tif 000008
【図７】
2005109201.tif 000009
【図８】
2005109201.tif 000010
【図９】
2005109201.tif 000011
【図１０】
2005109201.tif 000012
【図１１】
2005109201.tif 000013
【図１２】
2005109201.tif 000014
【図１３】
2005109201.tif 000015
【図１４】
2005109201.tif 000016
【図１５】
2005109201.tif 000017
【図１６】
2005109201.tif 000018
【図１７】
2005109201.tif 000019
【図１８】
2005109201.tif 000020
【図１９】
2005109201.tif 000021