(57)【要約】【課題】  遊技者による狙い撃ちを可能な限り防ぐ。【解決手段】  乱数発生回路１１５は、パルス発生回路１１５ａが発生したパルス信号に従って値を更新する合計で２バイトの下位カウンタ１１５ｂ及び上位カウンタ１１５ｃから構成されている。サンプリング回路１１６は、ＣＰＵ１１１からの指示に基づいて、カウンタ１１５ｂ、１１５ｃの値を乱数として抽出する。抽出された乱数は、ＣＰＵ１１１の汎用レジスタ１１１ＧＲに格納される。ＣＰＵ１１１は、汎用レジスタ１１１ＧＲに格納された乱数の上位バイトと下位バイトとを入れ替えてＲＡＭの一時保存領域１１２−１１、１２に格納した後、７Ｆ７Ｆｈとの論理積をとって第１５、第７ビットをマスクした値をＲＡＭの領域１１２−２１、２２に格納する。ＣＰＵ１１１は、この領域に格納した値を、内部抽選用の乱数として取得する。【選択図】    図４
2005176948.tif 000002
【特許請求の範囲】
【請求項１】
遊技者が所定の遊技を行い、遊技において特定条件が成立したことにより遊技者にとって有利な有利状態に制御する遊技機であって、
遊技の進行を制御する遊技制御処理を実行する遊技制御用マイクロコンピュータと、
所定周波数のパルス信号を発生するパルス発生回路と、
ｎビット（ｎは２以上の整数）配列のデータ信号を、前記パルス発生回路からパルス信号が入力されるごとに最下位ビットのレベルを第１レベルと第２レベルとで交互に反転するとともに、下位からｍ−１番目（ｍは２以上の整数：ｍ≦ｎ）のビットのレベルが第１レベルから第２レベルに反転されるごとに下位からｍ番目のビットのレベルを第１レベルと第２レベルとで交互に反転して出力するカウンタ回路と、
遊技者の操作に起因する所定の抽出条件が成立することにより、前記カウンタ回路が出力しているｎビット配列のデータ信号をラッチし、ラッチしたｎビット配列のデータ信号をビット配列順を変えることなく出力するラッチ回路とを備え、
前記遊技制御用マイクロコンピュータは、
該遊技制御用マイクロコンピュータが備える特定領域に、前記ラッチ回路が出力したｎビット配列のデータ信号をビット配列順を変えることなくｎビットの数値データとして入力する入力手段と、
前記特定領域に入力されたｎビットの数値データのうちの特定のビットのデータと、該数値データのうちの他のビットのデータを入れ替えて、該入れ替えを行ったｎビットの入替数値データを前記遊技制御用マイクロコンピュータが備える判定領域に入力する入替手段と、
前記判定領域に入力されたｎビットの入替数値データが示す数値がｎビットの範囲で予め定められた特定の数値範囲にあるか否かにより、前記特定条件が成立したか否かを判定する判定手段と、
前記判定手段により前記特定条件が成立したと判定されたときに、前記有利状態に遊技状態を制御する有利状態制御手段とを備える
ことを特徴とする遊技機。
【請求項２】
前記入替手段は、前記特定領域に入力された数値データの上位ｋビット（ｋ＝ｎ／２：ｎは偶数）のデータと下位ｋビットのデータを入れ替える
ことを特徴とする請求項１に記載の遊技機。
【請求項３】
前記判定手段は、前記判定領域に入力されたｎビットの入替数値データのうちのｉビット（ｉは自然数：ｉ＜ｎ）の数値データを用いて、前記特定条件が成立したか否かを判定する
ことを特徴とする請求項１または２に記載の遊技機。
【請求項４】
前記遊技制御用マイクロコンピュータは、前記判定領域に入力されたｎビットの入替数値データのうちの前記ｉビット以外の所定のビットのデータが示す数値が該所定のビットの範囲で予め定められた所定の数値範囲にあるか否かを判定する第２の判定手段と、
前記第２の判定手段により所定の数値範囲にあると判定されたときに、前記有利状態への制御以外の所定の処理を行う所定処理手段とをさらに備える
ことを特徴とする請求項３に記載の遊技機。
【請求項５】
前記特定領域は、前記遊技制御用マイクロコンピュータが有する汎用レジスタによって構成され、
前記遊技制御用マイクロコンピュータは、所定の割り込みに応じて実行される割込処理を実行可能に構成され、前記入力手段により前記特定領域への数値データの入力が行われるときに、前記割込処理が実行されることを禁止する割込禁止手段をさらに備える
ことを特徴とする請求項１乃至４のいずれか１項に記載の遊技機。
【請求項６】
前記パルス発生回路の発生するパルス信号の周波数は、前記遊技制御用マイクロコンピュータの動作クロックの周波数とは異なる
ことを特徴とする請求項１乃至５のいずれか１項に記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スロットマシン、パチンコ遊技機等の遊技機に関し、特に遊技の進行に関する決定を行うために用いる乱数の取得方法に関する。
【背景技術】
【０００２】
スロットマシンは、一般に、外周部に複数種類の図柄が描かれた複数のリールを有する可変表示装置を備えており、各リールの回転を停止したときにおける表示態様に応じた役の入賞が発生するものである。そして、入賞の役の種類によっては、有価価値としてのメダルの払い出しを行うだけでなく、遊技者に有利な遊技状態に移行するようになっている。もっとも、各役の入賞が発生するためには、通常はスタートレバーの操作時に行われる内部抽選に当選して、それぞれの役の当選フラグが設定されている必要がある。
【０００３】
パチンコ遊技機等は、液晶表示装置等の可変表示装置上で図柄を可変表示させ、最終的に導出表示された表示結果により所定の遊技価値を付与するか否かを決定する可変表示ゲームを行うものが数多く提供されている。可変表示ゲームのうちで特に特図ゲームで大当たりとなったときには、大入賞口（アタッカ）を一定期間断続的に開放状態とすることで遊技球の入賞が容易となる特定遊技状態に制御する。また、確率変動状態や時短状態といった遊技者に有利な特別遊技状態にも制御する。この大当たりの発生も、遊技球が始動入賞口に入賞したときに行われる抽選に当選している必要がある。
【０００４】
ところで、スロットマシンにおける内部抽選や、パチンコ遊技機における大当たり決定用の抽選は、一般に、ハードウェアおよび／またはソフトウェアによって値が更新される乱数を取得し、取得した乱数の値が予め定められた当選値となっているかどうかを判定することによって行っている。もっとも、乱数の更新の周期性が遊技者に予測できてしまうと、遊技者が抽選に当選するタイミングを図って遊技を行う、いわゆる狙い撃ちが可能となってしまう。このため、上記のような抽選に用いられる乱数は、高速且つ非周期的に更新されるものであることが好ましい。
【０００５】
従来のスロットマシンやパチンコ遊技機においては、例えば、ハードウェアによって周期的に高速に更新されるカウンタの値を乱数として抽出するものがあった（例えば、特許文献１参照）。さらに乱数の周期性を排除すべく、カウンタの値のビットの入れ替えや所定の演算を行ってから乱数として抽出するものがあった（例えば、特許文献２、３参照）。また、ソフトウェアにより可能な限り乱数の周期性を排除するものがあった（例えば、特許文献４、５参照）。さらに、ハードウェアによる高速更新とソフトウェアでの加工による周期性の排除とを組み合わせているものもあった（例えば、特許文献６参照）。さらに不規則に発生する事象を契機として、カウンタのビット配列を変更することで乱数の周期性を排除するものがあった（例えば、特許文献７参照）。
【０００６】
【特許文献１】特開平７−１２４２９６号公報
【特許文献２】特開２０００−２４２８６号公報
【特許文献３】特開２００１−３７９５５号公報
【特許文献４】特開平１１−７０２５２号公報
【特許文献５】特開２００１−２９６３２号公報
【特許文献６】特開平１０−１５１２４６号公報
【特許文献７】特開２００３−２５０９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１において取得される乱数は、ハードウェアにより高速に更新されるものの周期性を排除しきれないため、狙い撃ちの防止を十分に図ることができない。特許文献２及び３において取得される乱数は、高速に更新される上に周期性を排することができるので、狙い撃ちの防止には効果がある。しかし、特別なハードウェア構成とする必要があるため、汎用性がなく、乱数発生回路を含む回路の製造コストが高くなってしまうという問題があった。特許文献７において取得される乱数も、高速に更新される上に周期性を排することができるが、少なくとも外部から任意の値をセットできるセット入力付きのカウンタを用いる必要があるので、乱数発生回路を含む回路の製造コストが高くなってしまうという問題があった。
【０００８】
一方、特許文献４及び５において取得される乱数は、周期性を排除するための工夫を行っているものの、この周期性を完全に排除できる訳ではない。ここではソフトウェアにより乱数の更新を行っているので、更新速度は遅く、周期性も完全には排除されていないため、狙い撃ちの防止を十分に達成できないという問題があった。
【０００９】
これに対して、特許文献６において取得される乱数は、ハードウェアにより高速に更新した乱数からソフトウェアによりビットごとに複数種類の乱数を取り出し、これらを加算することによって周期性を排除するようにしている。ここでは、ビット数を細かく分ければ、最終的に生成される乱数の値がかなりばらけることとなる。しかし、ビット数を細かく分けずに加算を行っても、最終的に生成される乱数の値はあまりばらけることにはならず、周期性を排除するのに十分なものではなかった。
【００１０】
本発明は、遊技者による狙い撃ちを可能な限り防ぐことができるようにした遊技機を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明にかかる遊技機は、
遊技者が所定の遊技を行い、遊技において特定条件（内部抽選の当選）が成立したことにより遊技者にとって有利な有利状態（当選フラグの設定）に制御する遊技機であって、
遊技の進行を制御する遊技制御処理を実行する遊技制御用マイクロコンピュータ（制御部１１０）と、
所定周波数のパルス信号を発生するパルス発生回路（パルス発生回路１１５ａ）と、
ｎビット（ｎは２以上の整数）配列（１６ビット）のデータ信号を、前記パルス発生回路からパルス信号が入力されるごとに最下位ビットのレベルを第１レベルと第２レベル（正論理であれば第１レベルがＨレベル（１）で第２レベルがＬレベル（０）、負論理であれば第１レベルがＬレベル（１）で第２レベルがＨレベル（０））とで交互に反転するとともに、下位からｍ−１番目（ｍは２以上の整数：ｍ≦ｎ）のビットのレベルが第１レベルから第２レベルに反転されるごとに下位からｍ番目のビットのレベルを第１レベルと第２レベルとで交互に反転して出力するカウンタ回路（下位カウンタ１１５ｂ、上位カウンタ１１５ｃ）と、
遊技者の操作に起因する所定の抽出条件（スタートレバー１１の操作）が成立することにより、前記カウンタ回路が出力しているｎビット配列のデータ信号をラッチし、ラッチしたｎビット配列のデータ信号をビット配列順を変えることなく出力するラッチ回路（サンプリング回路１１６）とを備え、
前記遊技制御用マイクロコンピュータは、
該遊技制御用マイクロコンピュータが備える特定領域（汎用レジスタ１１１ＧＲ）に、前記ラッチ回路が出力したｎビット配列のデータ信号をビット配列順を変えることなくｎビットの数値データとして入力する入力手段（ステップＳ２０２）と、
前記特定領域に入力されたｎビットの数値データのうちの特定のビットのデータと、該数値データのうちの他のビットのデータを入れ替えて、該入れ替えを行ったｎビットの入替数値データを前記遊技制御用マイクロコンピュータが備える判定領域（ＲＡＭ１１２）に入力する入替手段（ステップＳ２０３、Ｓ２０４）と、
前記判定領域に入力されたｎビットの入替数値データが示す数値（内部抽選用の乱数）がｎビットの範囲で予め定められた特定の数値範囲にあるか否か（図３）により、前記特定条件が成立したか否かを判定する判定手段（ステップＳ１０２〜Ｓ１０４、Ｓ１０６）と、
前記判定手段により前記特定条件が成立したと判定されたときに、前記有利状態に遊技状態を制御する有利状態制御手段（ステップＳ１０５、Ｓ１０７）とを備える
ことを特徴とする。
【００１２】
上記遊技機では、所定の抽出条件が成立したときにカウンタ回路が出力するｎビット配列のデータ信号をラッチして、その配列順のまま数値データとして遊技制御用マイクロコンピュータに入力される。ここで、カウンタ回路から抽出したｎビット配列のデータ信号に対応した数値データに対して、入替手段によって特定のビットのデータと他のビットのデータを入れ替えた入替数値データを用いて判定を行うものとしている。このため、判定に用いる数値データの周期性を失わせることができるので、判定手段が特定条件が成立したか否かを判定する特定の数値範囲が固まっていても、遊技者による狙い撃ちの防止を図ることができるようになる。
【００１３】
また、遊技制御用マイクロコンピュータにおける特定のビットの入れ替えだけで、入力手段が入力した数値データの周期性を失わせることができ、特別な回路を設けることなく、処理負荷がそれほど大きくならない。
【００１４】
なお、遊技制御用マイクロコンピュータの外部に備えられ、該遊技制御用マイクロコンピュータが数値データとして特定可能なｎビットのデータ信号を出力するカウンタ回路及びラッチ回路の代わりに、遊技制御用マイクロコンピュータの外部に備えられ、遊技制御用マイクロコンピュータに対して数値データを出力する遊技制御用マイクロコンピュータとは別個のマイクロコンピュータを備えるものとしてもよい。この場合、当該マイクロコンピュータは、前記カウンタ回路におけるデータ信号の更新方法と同じように数値データを更新する数値データ更新手段と、所定の抽出条件が成立することにより数値更新手段が更新している数値データを抽出し、遊技制御用マイクロコンピュータに出力する数値抽出手段を備えることができる。これにより、前記入力手段により前記マイクロコンピュータが出力した数値データが前記特定領域に入力されることとなる。
【００１５】
上記遊技機において、例えば、
前記入替手段は、前記特定領域に入力された数値データの上位ｋビット（ｋ＝ｎ／２：ｎは偶数）のデータ（上位バイト）と下位ｋビットのデータ（下位バイト）を入れ替えるものとすることができる。
【００１６】
この場合には、数値データの周期性を失わせるために行う処理を容易に、少ない処理負荷で行うことができるようになる。なお、入替手段によるデータの入れ替え単位となるｋビットは、遊技制御用マイクロコンピュータの処理における１ワードのビット数以下となることが好ましい。この場合には、入替手段による上位ｋビットと下位ｋビットの入れ替えの処理を効率よく行うことができる。
【００１７】
上記遊技機において、
前記判定手段は、前記判定領域に入力されたｎビットの入替数値データのうちのｉビット（ｉは自然数：ｉ＜ｎ）の数値データ（第７、第１５ビット以外のビット）を用いて、前記特定条件が成立したか否かを判定するものとすることができる。
【００１８】
この場合には、判定に用いるｉビットを調整することで、判定手段は、任意の大きさの数値に従って判定を行うことができる。
【００１９】
この場合において、
前記遊技制御用マイクロコンピュータは、前記判定領域に入力されたｎビットの入替数値データのうちの前記ｉビット以外の所定のビットのデータ（第７、第１５ビット）が示す数値（告知決定用の乱数）が該所定のビットの範囲で予め定められた所定の数値範囲にあるか否かを判定する第２の判定手段（ステップＳ１１０）と、
前記第２の判定手段により所定の数値範囲にあると判定されたときに、前記有利状態への制御以外の所定の処理（ボーナス告知ランプ６６の点灯）を行う所定処理手段（ステップＳ１１１）とをさらに備えるものとすることができる。
【００２０】
この場合には、特定条件が成立したか否かの判定に用いなかったｉビット以外のビットのデータを有効に利用して、所定の処理を行うか否かの判定をすることができる。
【００２１】
上記遊技機において、
前記特定領域は、前記遊技制御用マイクロコンピュータが有する汎用レジスタによって構成されたものとすることができる。この場合において、
前記遊技制御用マイクロコンピュータは、所定の割り込みに応じて実行される割込処理を実行可能に構成され、前記入力手段により前記特定領域への数値データの入力が行われるときに、前記割込処理が実行されることを禁止する割込禁止手段（ステップＳ２０１、Ｓ２０７）をさらに備えるものとすることができる。
【００２２】
このように割り込み手段により遊技制御用マイクロコンピュータに対する割込処理を禁止することで、入力手段の入力した数値データが書き換えられてしまうことがなくなり、本来入力された数値データが示す数値とは異なる数値データが示す数値により判定が行われることを防ぐことができる。なお、割込禁止手段は、少なくとも汎用レジスタの値を書き換える処理を含む割込処理を禁止するものであればよい。
【００２３】
上記遊技機において、
前記パルス発生回路の発生するパルス信号の周波数は、前記遊技制御用マイクロコンピュータの動作クロック（ＣＰＵ１１１の動作クロック）の周波数とは異なることが好ましい。
ここで、前記パルス信号の周波数は、前記動作クロックの周波数よりも大きいことがさらに好ましい。
【００２４】
この場合には、遊技制御用マイクロコンピュータの処理周期に、カウンタ回路からラッチしたデータ信号により入力される数値データの更新が同期することがなくなる。特にパルス信号の周波数を動作クロックの周波数よりも大きくすることによって、カウンタ回路からラッチしたデータ信号により入力される数値データの更新速度を速くできるので、より狙い撃ちの防止に効果がある。
【発明を実施するための最良の形態】
【００２５】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００２６】
図１は、この実施の形態にかかるスロットマシンの全体構造を示す正面図である。スロットマシン１の前面扉は、施錠装置１９にキーを差し込み、時計回り方向に回動操作することにより開放状態とすることができる。このスロットマシン１の上部前面側には、可変表示装置２が設けられている。可変表示装置２の内部には、３つのリール３Ｌ、３Ｃ、３Ｒから構成されるリールユニット３が設けられている。リール３Ｌ、３Ｃ、３Ｒは、それぞれリールモータ３ＭＬ、３ＭＣ、３ＭＲ（図２参照）の駆動によって回転／停止させられる。
【００２７】
リール３Ｌ、３Ｃ、３Ｒの外周部には、それぞれ「赤７」、「青７」、「ＢＡＲ」、「ＪＡＣ」、「スイカ」、「チェリー」、「ベル」といった互いに識別可能な複数種類の図柄が所定の順序で、それぞれ２１個ずつ描かれている。左のリール３Ｌにおいては、「赤７」、「青７」、「ＢＡＲ」が１つずつ等間隔で配置されている。リール３Ｌ、３Ｃ、３Ｒの外周部に描かれた図柄は、可変表示装置２において上中下三段に表示される。また、リールユニット３内には、リール３Ｌ、３Ｃ、３Ｒのそれぞれに対して、その基準位置を検出するリールセンサ３ＳＬ、３ＳＣ、３ＳＲ（図２参照）と、背面から光を照射するリールランプ３ＬＰとが設けられている。
【００２８】
また、可変表示装置２の周囲には、各種表示部が設けられている。可変表示装置２の下側には、ゲーム回数表示部２１と、クレジット表示部２２と、ペイアウト表示部２３とが設けられている。ゲーム回数表示部２１は、７セグメント表示器によるゲーム回数表示器５１（図２参照）によって構成され、後述するビッグボーナスやレギュラーボーナス時のゲーム数、入賞数、或いは払出メダル総数を表示する。
【００２９】
クレジット表示部２２は、７セグメント表示器によるクレジット表示器５２（図２参照）によって構成され、後述するようにメダルの投入枚数及び払い出し枚数に応じてデータとして蓄積されたクレジットの数を表示する。ペイアウト表示部２３は、７セグメント表示器によるペイアウト表示器５３（図２参照）によって構成され、入賞が成立した場合に払い出されるメダルの枚数を表示する。
【００３０】
可変表示装置２の左側には、１枚賭け表示部２４、２枚賭け表示部２５、２６、及び３枚賭け表示部２７、２８が設けられている。１枚、２枚、３枚賭け表示部２４〜２８は、賭け数（１、２または３）に応じて有効化されたライン（以下、有効ラインという）に対応してそれぞれ１枚、２枚、３枚賭けランプ５４〜５８（図２参照）が点灯状態となることで、各ゲームにおける有効ラインを遊技者に示す。１枚、２枚、３枚賭け表示部２４〜２８は、また、後述する役への入賞があった場合に１枚、２枚、３枚賭けランプ５４〜５８が点滅状態となることで、後述する役に入賞した有効ラインを遊技者に示す。
【００３１】
可変表示装置２の右側には、投入指示表示部２９と、スタート表示部３０と、ウェイト表示部３１と、リプレイ表示部３２と、ゲームオーバー表示部３３とが設けられている。投入指示表示部２９は、投入指示ランプ５９（図２参照）が点灯状態となることで、メダルが投入可能なことを示す。スタート表示部３０は、スタートランプ６０（図２参照）が点灯状態となることで、スタート可能、すなわちスタートレバー１１の操作受付可能であることを示す。ウェイト表示部３１は、ウェイトランプ６１（図２参照）が点灯状態となることで、後述するウェイトがかかっていることを示す。リプレイ表示部３２は、リプレイランプ６２（図２参照）が点灯状態となることで、後述するリプレイ入賞をしたことを示す。ゲームオーバー表示部３３は、ゲームオーバーランプ６３（図２参照）が点灯状態となることで、スロットマシン１が打ち止めになったことを示す。
【００３２】
可変表示装置２の上側には、液晶表示器４が設けられている。液晶表示器４は、遊技状態に応じた様々な演出用の画像を表示する。また、液晶表示器４には、遊技に直接的または間接的に関わる様々な情報を表示することが可能である。
【００３３】
また、可変表示装置２の下方に設けられた台状部分の水平面には、メダル投入口１３と、１枚ＢＥＴボタン１４と、ＭＡＸＢＥＴボタン１５と、精算ボタン１６とが設けられている。１枚ＢＥＴボタン１４及びＭＡＸＢＥＴボタン１５には、データとして蓄積されたクレジット（最大５０）から賭け数の設定を可能としているときに点灯するＢＥＴボタンランプ７０ａ、７０ｂ（図２参照）が内部に配されている。
【００３４】
メダル投入口１３は、遊技者がここからメダルを投入するものであり、投入指示部２９が点灯しているときにメダルの投入が投入メダルセンサ４４によって検出されると、賭け数が設定され、或いはクレジットがデータとして蓄積される。１枚ＢＥＴボタン１４及びＭＡＸＢＥＴボタン１５は、データとして蓄積されているクレジットから賭け数（それぞれ１、３）を設定する際に遊技者が操作するボタンであり、遊技者によって操作されたことが１枚ＢＥＴスイッチ４５（図２参照）またはＭＡＸＢＥＴスイッチ４６（図２参照）によって検出されると、クレジットからの賭け数の設定が行われる。精算ボタン１６は、クレジットの払い出しを指示するためのボタンであり、精算スイッチ４７（図２参照）によって操作が検出されると、データとして蓄積されたクレジットに応じたメダルが払い出される。
【００３５】
その台状部分の垂直面には、スタートレバー１１と、停止ボタン１２Ｌ、１２Ｃ、１２Ｒとが設けられている。スタートレバー１１は、ゲームを開始する際に遊技者が操作するもので、その操作がスタートスイッチ４１（図２参照）によって検出されると、リール駆動モータ３ＭＬ、３ＭＣ、３ＭＲが駆動開始され、リール３Ｌ、３Ｃ、３Ｒが回転開始する。
【００３６】
停止ボタン１２Ｌ、１２Ｃ、１２Ｒは、それぞれ遊技者が所望のタイミングでリール３Ｌ、３Ｃ、３Ｒの回転を停止させるべく操作するボタンであり、その操作がストップスイッチ４２Ｌ、４２Ｃ、４２Ｒ（図２参照）で検出されると、リール３Ｌ、３Ｃ、３Ｒの回転が停止される。停止ボタン１２Ｌ、１２Ｃ、１２Ｒの操作が可能となっていることを、その内部に備えられた操作有効ランプ６３Ｌ、６３Ｃ、６３Ｒ（図２参照）が点灯状態となることにより、遊技者に示す。
【００３７】
さらに、停止ボタン１２Ｌ、１２Ｃ、１２Ｒを覆うパネルが、ボーナス告知部３６として適用されている。ボーナス告知部３６は、ボーナス告知ランプ６６（図２参照）が点灯状態となることで、後述するボーナス入賞が可能となっていることを遊技者に告知する。また、停止ボタン１２Ｒの右側には、メダルが詰まったときなどにおいてスロットマシン１に機械的に振動を与えるメダル詰まり解消ボタン１８が設けられている。
【００３８】
スロットマシン１の下部前面側には、メダル払い出し口７１と、メダル貯留皿７２とが設けられている。メダル払い出し口７１は、ホッパー８０（図２参照）によって払い出しが行われたメダルを外部に排出するものである。メダル貯留皿７２は、払い出されたメダルを貯めておくためのものである。メダル貯留皿７２の上の前面パネルには、内部に設置された蛍光灯６（図２参照）が発した光が照射される。
【００３９】
スロットマシン１の下部前面側と、上部前面側の左右とには、それぞれ演出手段としてのスピーカ７Ｕ、７Ｌ、７Ｒが設けられている。スピーカ７Ｕ、７Ｌ、７Ｒは、入賞時及びボーナス突入時の効果音の出力や、異常時における警報音の出力を行うと共に、遊技状態に応じた様々な演出用の音声の出力を行う。
【００４０】
さらに、スロットマシン１の前面側には、可変表示装置２及び液晶表示器４の周囲を取り囲むように、演出手段としての遊技効果ランプ７５Ａ〜７５Ｍ（図２参照）の発光により光による演出を行う遊技効果表示部５Ａ〜５Ｍが設けられている。遊技効果表示部５Ａ〜５Ｍは、遊技の進行状況に応じた様々なパターンで光による演出を行うものである。なお、遊技効果表示部５Ａ〜５Ｍの発光色は、単色からなるものであっても、複数色からなるものであっても構わない。
【００４１】
図２は、このスロットマシン１の制御回路の構成を示す図である。図示するように、このスロットマシン１の制御回路は、電源基板１００、遊技制御基板１０１、演出制御基板１０２、リール中継基板１０３、リールランプ中継基板１０４及び外部出力基板１０５に大きく分けて構成される。
【００４２】
電源基板１００は、ＡＣ１００Ｖの外部電源電圧を変圧し、遊技制御基板１０１その他のスロットマシン１の各部に動作電力を供給する。図２では、遊技制御基板１０１、ホッパー８０、各スイッチ９１〜９４にのみ接続されているように示しているが、電源基板１０１は、他の各部への電力の供給も行っている。電源基板１００は、スロットマシン１の内部に設けられ、メダルの払い出し動作を行うホッパーモータ８２と、メダルの払い出しを検知する払い出しセンサ８１とから構成されるホッパー８０に接続されている。
【００４３】
電源基板１００は、後述する内部抽選への当選確率を設定し、これに基づいて算出されるメダルの払出率の設定値（設定１〜設定６）を変更するための設定スイッチ９１、設定スイッチ９１を操作有効とする設定キースイッチ９２、内部状態（ＲＡＭ１１２）をリセットする第２リセットスイッチ９３、及び電源のＯＮ／ＯＦＦ切り替えを行うメインスイッチ９４にもそれぞれ接続されてており、これらのスイッチの検出信号を遊技制御基板１０１へと送る。これらのスイッチ９１〜９４は、スロットマシン１の内部に設けられている。
【００４４】
遊技制御基板１０１は、スロットマシン１における遊技の進行全体の流れを制御するメイン側の制御基板であり、ＣＰＵ１１１、ＲＡＭ１１２、ＲＯＭ１１３及びＩ／Ｏポート１１４を含む１チップマイクロコンピュータからなる制御部１１０を搭載している。また、乱数発生回路１１５、サンプリング回路１１６その他の回路を搭載している。
【００４５】
ＣＰＵ１１１は、計時機能、タイマ割り込みなどの割り込み機能（割り込み禁止機能を含む）を備え、ＲＯＭ１１３に記憶されたプログラム（後述）を実行して、遊技の進行に関する処理を行うと共に、スロットマシン１内の制御回路の各部を直接的または間接的に制御する。ＣＰＵ１１１は、８ビット（１バイト）を１ワードとして処理を行うものである。ＲＡＭ１１２は、ＣＰＵ１１１がプログラムを実行する際のワーク領域として使用される。ＲＯＭ１１３は、ＣＰＵ１１１が実行するプログラムや固定的なデータを記憶する。Ｉ／Ｏポート１１４は、遊技制御基板１０１に接続された各回路との間で制御信号を入出力する。
【００４６】
ＲＡＭ１１２は、ＤＲＡＭ（Dynamic RAM）が使用されており、記憶しているデータ内容を維持するためのリフレッシュ動作が必要となる。ＣＰＵ１１１には、このリフレッシュ動作を行うためのリフレッシュレジスタが設けられている。リフレッシュレジスタは、８ビットからなり、そのうちの下位７ビットがＣＰＵ１１１がＲＯＭ１１３から命令をフェッチする度に自動的にインクリメントされるもので、その値の更新は、１命令の実行時間毎に行われる。
【００４７】
乱数発生回路１１５は、後述するように所定数のパルスを発生する度にカウントアップして値を更新するカウンタによって構成され、サンプリング回路１１６は、乱数発生回路１１５がカウントしている数値を取得する。乱数発生回路１１５は、遊技の進行に使用される乱数の種類毎に設けられていて、乱数の種類毎にカウントする数値の範囲が定められている。ＣＰＵ１１１は、その処理に応じてサンプリング回路１１６に指示を送ることで、乱数発生回路１１５が示している数値を乱数として取得する（以下、この機能をハードウェア乱数機能という）。後述する内部抽選用の乱数は、ハードウェア乱数機能により抽出した乱数をそのまま使用するのではなく、ソフトウェアにより加工して使用するが、その詳細については詳しく説明する。
【００４８】
ＣＰＵ１１１は、また、タイマ割り込み処理により、ＲＡＭ１１２の特定アドレスの数値を更新し、こうして更新された数値を乱数として取得する機能も有する（以下、この機能をソフトウェア乱数機能という）。ＣＰＵ１１１は、Ｉ／Ｏポート１１４を介して演出制御基板１０２に、各種のコマンドを送信する。これらのコマンドは、それぞれ８ビットで構成される。なお、遊技制御基板１０１から演出制御基板１０２へ情報（コマンド）は一方向のみで送られ、演出制御基板１０２から遊技制御基板１０１へ向けて情報（コマンド）が送られることはない。
【００４９】
遊技制御基板１０１には、１枚ＢＥＴスイッチ４５、ＭＡＸＢＥＴスイッチ４６、スタートスイッチ４１、ストップスイッチ４２Ｌ、４２Ｃ、４２Ｒ、精算スイッチ４７、第１リセットスイッチ４８、投入メダルセンサ４４が接続されており、これらのスイッチ／センサ類の検出信号が入力される。また、リール中継基板１０３を介して、リールセンサ３ＳＬ、３ＳＣ、３ＳＲの検出信号が入力される。Ｉ／Ｏポート１１４を介して入力されるこれらスイッチ／センサ類の検出信号、或いは前述したように電源基板１００を介して入力される各種スイッチの検出信号に従って、遊技制御基板１０１上のＣＰＵ１１１は、処理を行っている。
【００５０】
遊技制御基板１０１には、また、流路切り替えソレノイド４９、ゲーム回数表示器５１、クレジット表示器５２、ペイアウト表示器５３、投入指示ランプ５９、１枚賭けランプ５４、２枚賭けランプ５５、５６、３枚賭けランプ５７、５８、ゲームオーバーランプ６３、スタートランプ６０、リプレイランプ６２、ＢＥＴボタンランプ７０ａ、７０ｂ、操作有効ランプ６３Ｌ、６３Ｃ、６３Ｒが接続されており、ＣＰＵ１１１は、遊技の進行状況に従ってこれらの動作を制御している。
【００５１】
また、遊技制御基板１０１には、リール中継基板１０３を介してリールモータ３ＭＬ、３ＭＣ、３ＭＲが接続されている。ＣＰＵ１１１は、ＲＯＭ１１３内の遊技状態に対応したリール制御テーブルを参照して、リール中継基板１０３を介してリールモータ３ＭＬ、３ＭＣ、３ＭＬを制御して、リール３Ｌ、３Ｃ、３Ｒを停止させる。
【００５２】
演出制御基板１０２は、スロットマシン１における演出の実行を制御するサブ側の制御基板であり、ＣＰＵ１２１、ＲＡＭ１２２、ＲＯＭ１２３及びＩ／Ｏポート１２４を含む１チップマイクロコンピュータからなる制御部１２０を搭載している。また、乱数発生回路１２５及びサンプリング回路１２６を搭載しており、ＣＰＵ１２１は、サンプリング回路１２６により乱数発生回路１２５がカウントしている値を取得することにより、遊技制御基板１０１と同様のハードウェア乱数機能を形成している。割り込み処理によるソフトウェア乱数機能も有している。
【００５３】
ＣＰＵ１２１は、ＲＯＭ１２３に記憶されたプログラム（後述）を実行して、演出の実行に関する処理を行うと共に、演出制御基板１０２内の各回路及びこれに接続された各回路を制御する。演出の実行は、バッファ回路１２７及びＩ／Ｏポート１２４を介して遊技制御基板１０１から受信したコマンドに基づいて行われる。ＲＡＭ１２２は、ＣＰＵ１２１がプログラムを実行する際のワーク領域として使用される。ＲＯＭ１２３は、ＣＰＵ１２１が実行するプログラムや固定的なデータを記憶する。Ｉ／Ｏポート１２４は、演出制御基板１０２に接続された各回路との間で制御信号を入出力する。
【００５４】
演出制御基板１０２には、遊技効果ランプ７５Ａ〜７５Ｍ、液晶表示器４、スピーカ７Ｌ、７Ｒ、７Ｕ、蛍光灯６、ウェイトランプ６１、ボーナス告知ランプ６６が接続されている。また、リールランプ中継基板１０４を介してリールランプ３ＬＰが接続されている。演出制御基板１０２の制御部は、これら各部をそれぞれ制御して、演出を行っている。
【００５５】
リール中継基板１０３は、遊技制御基板１０１と外部出力基板１０５及びリールユニット３との間を中継している。リール中継基板１０３には、また、満タンセンサ９０が接続されており、その検出信号が入力される。満タンセンサ９０は、スロットマシン１の内部に設けられ、ホッパー８０からオーバーフローしたメダルを貯留するオーバーフロータンク内のメダルが満タンになったことを検知するものである。
【００５６】
リールランプ中継基板１０４は、演出制御基板１０２とリールユニット３との間を中継している。外部出力基板１０５は、ホールの管理コンピュータなどの外部装置に接続されており、遊技制御基板１０１からリール中継基板１０３を介して入力されたビッグボーナス中信号、レギュラーボーナス中信号、リール制御信号、ストップスイッチ信号、メダルＩＮ信号、メダルＯＵＴ信号を、当該外部装置に出力する。
【００５７】
上記スロットマシン１においては、可変表示装置２の賭け数に応じて設定された有効ライン上に役図柄が揃うと、入賞となる。入賞が発生するためには、当該役の内部当選フラグが設定されている必要があるが、その詳細については後述する。入賞の際には、メダルの払い出しが行われ、また、入賞に伴って遊技状態が変化させられる。以下、これらの入賞と判定される“役”について説明する。
【００５８】
通常の遊技状態において、賭け数に応じた有効ライン上に、例えば「ＢＡＲ」が３つ揃った場合、遊技状態がレギュラーボーナスに移行する。レギュラーボーナスは、レギュラーボーナスゲーム（ＪＡＣゲーム）と称されるゲームを所定回（例えば、１２回）だけ行うこと、または所定回（例えば、８回）だけ入賞する（有効ライン上に「ＪＡＣ」が揃う：ＪＡＣ入賞）ことにより終了する。
【００５９】
賭け数に応じた有効ライン上に、例えば「赤７」が３つ、または「青７」が３つ揃った場合には、遊技状態がビッグボーナスに移行する。ビッグボーナスにおいては、小役ゲームと称されるゲームを行うことができる。この小役ゲームでは、比較的高い確率で有効ライン上に「ＪＡＣ」が揃い（ＪＡＣＩＮ）、ＪＡＣＩＮすると、前述したレギュラーボーナス（ＪＡＣゲーム）が提供される。ビッグボーナスは、当該期間において遊技者に払い出したメダルの枚数が規定枚数（但し、レギュラーボーナスでのメダルの払い出し枚数よりも多い）に達したときに終了する。なお、単に「ボーナス」といった場合は、ビッグボーナスとレギュラーボーナスの両方を含むものとする。
【００６０】
また、レギュラーボーナスゲームまたはＪＡＣゲーム以外のゲームで、有効ライン上に「スイカ」または「ベル」が揃った場合、或いは左のリール３Ｌについて「チェリー」が現れた場合には、小役入賞となる。ビッグボーナス期間中において提供される小役ゲーム及びＪＡＣゲーム、並びにレギュラーボーナスゲームを除き、有効ライン上に「ＪＡＣ」が揃った場合には、リプレイ入賞となる。なお、以下の説明において小役といった場合には、特に断りがない限り、リプレイ等のボーナス以外の役を全て含むものとする。それ以外の表示態様が可変表示装置２に導出表示された場合には、いずれの役にも入賞しなかったこと、すなわちハズレとなる。
【００６１】
以上説明した役への入賞があった場合には、リプレイ入賞であった場合を除いて、それぞれの役に応じた枚数のメダルが払い出される（但し、クレジット数が５０に達するまでは、役に応じた数のクレジットがデータとして蓄積され、この場合もメダルと同様に有価価値を払い出したこととなる）。また、メダルの払い出しの枚数は、ベルの小役が８枚、チェリーの小役が２枚である他は、全て１５枚である。
【００６２】
次に、内部抽選についてに説明する。内部抽選は、後述する各役への入賞を許容するかどうかを、可変表示装置２の表示結果が導出表示される以前に（実際には、スタートレバー１１の操作時）、決定するものであり、ゲーム毎に取得した内部抽選用の乱数、設定スイッチ９１による設定、遊技者が設定した賭け数、及び現在の遊技状態に基づいてＲＯＭ１１３内に用意された当選判定用テーブルを参照することによって、ＣＰＵ１１１が行うものである。内部抽選における当選は、排他的なものであり、１ゲームにおいて複数が同時に当選することはない。
【００６３】
図３は、内部抽選を行うための当選判定用テーブルを示す図である。ここでは、例えば設定値が６、賭け数が３、通常の遊技状態におけるものを示しているが、異なる設定値、賭け数、遊技状態についても、同様の当選判定用テーブルがＲＯＭ１１３に用意されている。また、内部抽選を行うために取得される内部抽選用の乱数は、後述するように０〜３２７６７の範囲の値をとる。但し、第１５ビット、第７ビットがマスクされるため、乱数の大きさ（とり得る値の個数）は、１６３８４となっている。なお、図３では、分かり易く表現するため、第１５ビット、第７ビットを無視した１４ビットで見た場合の数値を示している。
【００６４】
取得した内部抽選用の乱数の値が０（００００ｈ（ｈは１６進数であることを意味する。以下、同じ））〜６５（００４１ｈ）であると、ビッグボーナスに当選となる。６６（００４２ｈ）〜９２（００５Ｃｈ）であると、レギュラーボーナスに当選となる。９３（００５Ｄｈ）〜１７４（００ＡＥｈ）であると、スイカの小役に当選となる。１７５（００ＡＦｈ）〜２４８８（０９６８ｈ）であると、ベルの小役に当選となる。２４８９（０９６９ｈ）〜２５９８（０Ａ２６ｈ）であるとチェリーの小役に当選となる。２５９９（０Ａ２７ｈ）〜４８７４（１３０Ａｈ）であると、リプレイ当選となる。４８７５（１３０Ｂｈ）〜１６３８３（３ＦＦＦｈ）であると、ハズレとなる。このように各役に当選したものと判定される数値の範囲は、ばらつかずに固まっている。
【００６５】
内部抽選においていずれかの役に当選すると、当該ゲームにおいて当選役に対応した当選フラグが設定される。当選フラグが設定されていると、該当する役に入賞可能となる。ここで、各種小役、リプレイ、ボーナス中のＪＡＣＩＮ、ＪＡＣ（以下、小役等）の当選フラグは、各ゲームの終了時において消去され、次ゲーム移行に持ち越されることはないが、ボーナス当選フラグは、当該ゲームにおいてボーナス入賞しなかった場合には、次ゲーム以降に持ち越される。
【００６６】
この内部抽選用の乱数の取得について、詳しく説明する。内部抽選用の乱数は、ハードウェア乱数機能により乱数発生回路１１５から乱数を抽出し、これをＣＰＵ１１１がソフトウェアによって加工することによって取得されるものとなる。内部抽選用の乱数を取得するときには、ボーナス告知ランプ６６を点灯するか否かを決定する告知決定用の乱数も取得される。なお、乱数発生回路１１５から抽出した、或いはこれを加工した乱数の最下位ビットを第０ビット、最上位ビットを第１５ビットと呼ぶものとする。
【００６７】
まず、乱数発生回路１１５からの乱数の抽出について説明する。図４（ａ）は、乱数発生回路１１５の構成を詳細に示すブロック図である。図示するように、乱数発生回路１１５は、パルス発生回路１１５ａと、下位カウンタ１１５ｂと、上位カウンタ１１５ｃとから構成されている。下位カウンタ１１５ｂ及び上位カウンタ１１５ｃは、いずれも８ビット（１バイト）のカウンタであり、下位カウンタ１１５ｂが第０ビット〜第７ビット、上位カウンタ１１５ｃが第８ビット〜第１５ビットの合計で１６ビットのデータ信号を出力する。
【００６８】
パルス発生回路１１５ａは、ＣＰＵ１１１の動作クロックの周波数よりも高く、その整数倍とはならない周波数（互いに素とすることが好ましい）でパルス信号を出力する。パルス発生回路１１５ａの出力するパルス信号が下位カウンタ１１５ｂにクロック入力される。
【００６９】
下位カウンタ１１５ｂは、パルス発生回路１１５ａからパルス信号が入力される度に第０ビットのデータ信号をＨレベルとＬレベルとで交互に反転させる。正論理を適用するものとすると、Ｈレベルの論理値が１でＬレベルの論理値が０に対応する。負論理の場合は、論理値が１の場合をＬレベル、論理値が０の場合をＨレベルと読み替えればよい。第０ビットのデータ信号のレベルがＨレベルからＬレベルに反転するとき、すなわち第０ビットのデータ信号の論理値が１から０に変化する度に第１ビットのデータ信号のレベルをＨレベルとＬレベルとで交互に反転させる。
【００７０】
同様に、第ｍ−１ビットのデータ信号のレベルがＨレベルからＬレベルに反転するとき、すなわち第ｍ−１ビットのデータ信号の論理値が１から０に変化する度に第ｍビットのデータ信号のレベルをＨレベルとＬレベルとで交互に反転させる。また、第７ビットのデータ信号のレベルがＨレベルからすなわち第７ビットのデータ信号の論理値が１から０に変化する度に桁上げ信号を出力する。下位カウンタ１１５ｂの出力する桁上げ信号が上位カウンタ１１５ｃにクロック入力される。
【００７１】
上位カウンタ１１５ｃは、下位カウンタ１１５ｂから桁上げ信号が入力される度に第８ビットのデータ信号をＨレベルとＬレベルとで交互に反転させる。第９ビットのデータ信号のレベルがＨレベルからＬレベルに反転する度にに第９ビットのデータ信号のレベルをＨレベルとＬレベルとで交互に反転させる。同様に、第ｍ−１ビットのデータ信号のレベルがＨレベルからＬレベルに反転する度に第ｍビットのデータ信号のレベルをＨレベルとＬレベルとで交互に反転させる。
【００７２】
下位カウンタ１１５ｂのデータ信号を下位８ビットとし、上位カウンタ１１５ｃのデータ信号を上位８ビットとした１６ビットのデータ信号の論理値は、パルス発生回路１１５ａがパルス信号を出力する度に、０（００００ｈ）→１（０００１ｈ）→２（０００２ｈ）→…→６５５３５（ＦＦＦＦｈ）と値が更新毎に連続するように更新され、最大値の６５５３５（ＦＦＦＦｈ）の次は初期値の０（００００ｈ）へと値が循環して、乱数発生回路１１５から出力されるものとなる。
【００７３】
サンプリング回路１１６は、ラッチ回路から構成され、ＣＰＵ１１１からのサンプリング指令に基づいて、乱数発生回路１１５からそのときに出力されている１６ビットのデータ信号をラッチし、ラッチしたデータ信号を出力する。ＣＰＵ１１１は、Ｉ／Ｏポート１１４を介してサンプリング回路１１６から入力されたデータ信号に対応した数値データを、乱数発生回路１１５が発生する乱数として抽出するものとなる。なお、以下では、乱数発生回路１１５から出力されるデータ信号は、その論理値に応じた乱数として説明するものとする。
【００７４】
次に、乱数発生回路１１５から抽出した乱数のソフトウェアによる加工について説明する。図４（ｂ）は、乱数発生回路１１５から抽出した乱数をＣＰＵ１１１がソフトウェアにより内部抽選用の乱数に加工するまでの説明図である。乱数発生回路１１５から抽出された乱数は、ＣＰＵ１１１が有する１６ビットの汎用レジスタ１１１ＧＲに格納されるものとなる。
【００７５】
乱数発生回路１１５から抽出された乱数が汎用レジスタ１１１ＧＲに格納されると、ＣＰＵ１１１は、汎用レジスタ１１１ＧＲの下位バイトの値（下位カウンタ１１５ｂから抽出した値）を、ＲＡＭ１１２に設けられた上位バイト用の一時格納領域１１２−１１に格納させる。また、汎用レジスタ１１１ＧＲの上位バイトの値（上位カウンタ１１５ｃから抽出した値）を、ＲＡＭ１１２に設けられた下位バイト用の一時格納領域１１２−１２に格納させる。この操作によって、乱数発生回路１１５から抽出された乱数の上位バイトと下位バイト（実際には、上位バイトのデータと下位バイトのデータ：以下、同じ）が入れ替えられる。
【００７６】
次に、ＣＰＵ１１１は、一時格納領域１１２−１１、１２に格納された乱数の値、すなわち上位バイトと下位バイトとが入れ替えられた乱数の値を、７Ｆ７Ｆｈと論理積演算をする。ＣＰＵ１１１の処理ワードは１バイトなので、実際には上位バイトと下位バイトとについて順次論理積演算を行うものとなる。ＣＰＵ１１１は、この論理積演算の結果をＲＡＭ１１２に設けられた内部抽選用の乱数の格納領域１１２−２１、２２に格納させる。ここに格納された値が内部抽選用の乱数として前述した内部抽選において各役の当選を判定するために用いられるが、第１５ビットと第７ビットは常に０となるので、内部抽選用の乱数は、１４ビット（１６３８４）の大きさを有する乱数ということになる。
【００７７】
また、ＣＰＵ１１１は、一時格納領域１１２−１１、１２に格納された乱数の値を、８０８０ｈと論理積演算する。ここでも実際には上位バイトと下位バイトについて順次演算を行うものとなる。ＣＰＵ１１１は、この論理積演算の結果をＲＡＭ１１２に設けられた告知決定用の乱数の格納領域１１２−３１、３２に格納させる。ここに格納された値が告知決定用の乱数としてボーナス告知ランプ６６の点灯を決定するために用いられるが、第１５〜第８、第６〜第０ビットは常に０となるので、告知決定用の乱数は、２ビット（４）の大きさを有する乱数ということとなる。
【００７８】
なお、乱数発生回路１１５からの乱数の抽出から加工を終了するまでの間は、ＣＰＵ１１１に対する割り込みが禁止される。ＣＰＵ１１１に対して割り込みが発生することによって、当該割り込み処理ルーチンで汎用レジスタ１１１ＧＲの内容が書き換えられてしまうのを防ぐためである。
【００７９】
以下、この実施の形態にかかるスロットマシン１における遊技動作について説明する。なお、以下の説明において“ゲーム”といった場合には、狭義には、スタートレバー１１の操作からリール３Ｌ、３Ｃ、３Ｒを停止するまでをいうものとする。もっとも、ゲームを行う際には、スタートレバー１１の操作前の賭け数の設定や、リール３Ｌ、３Ｃ、３Ｒの停止後にメダルの払い出しや遊技状態の移行も行われるので、これらの付随的な処理も広義には“ゲーム”に含まれるものとする。
【００８０】
図５は、遊技制御基板１０１のＣＰＵ１１１が実行する１ゲーム分の処理を示すフローチャートである。この処理は、電源を投入し、所定のブート処理を行った後、または設定スイッチ９１の操作により設定変更を行った直後にも実行される。１ゲームの処理が開始すると、まず、ＲＡＭ１１２の所定の領域をクリアする処理を含む初期処理が行われる（ステップＳ１）。
【００８１】
次に、１枚ＢＥＴボタン１４またはＭＡＸＢＥＴボタン１５を操作することにより、或いはメダル投入口１３からメダルを投入することにより賭け数を設定し、スタートレバー１１を操作することにより当該ゲームの実質的な開始を指示するＢＥＴ処理を行う（ステップＳ２）。もっとも、前のゲームでリプレイ入賞していた場合には、リプレイフラグにより前のゲームと同じ賭け数が自動設定される（この段階でリプレイフラグが消去される）ので、そのままスタートレバー１１を操作してゲームの開始を指示すればよい。
【００８２】
ＢＥＴ処理により賭け数が設定され、スタートレバー１１が操作されると、内部抽選用の乱数を抽出し、抽出した乱数の値に基づいて上記した各役への入賞を許容するかどうかを決定する抽選処理を行う（ステップＳ３）。この抽選処理では、それぞれの抽選結果に基づいて、ＲＡＭ１１２に当選フラグが設定される。なお、抽選処理の詳細については後述する。
【００８３】
抽選処理が終了すると、次にリール変動開始処理が行われる（ステップＳ４）。リール変動開始処理では、前回のゲームでのリール３Ｌ、３Ｃ、３Ｒの回転開始から１ゲームタイマが計時する時間が所定時間（例えば、４．１秒）が経過していることを条件に、リールモータ３ＭＬ、３ＭＣ、３ＭＲを駆動させ、左、中、右の全てのリール３Ｌ、３Ｃ、３Ｒを回転開始させる。これにより、可変表示装置２において図柄が変動表示される。ここで、前回のゲームでの回転開始から所定時間が経過していない場合、回転開始待ちとなり、ウェイトランプ６１を点灯させることによりその旨をウェイト表示部３１で報知する。また、次回のゲームのための１ゲームタイマの計時を開始する。
【００８４】
その後、リール変動停止処理が行われる（ステップＳ５）。リール変動停止処理では、リールの回転開始から所定の条件（回転速度が一定速度に達した後、リールセンサ３ＳＬ、３ＳＣ、３ＳＲにより基準位置を検出すること）が成立した後、停止ボタン１２Ｌ、１２Ｃ、１２Ｒを操作有効とし、それぞれ遊技者によって操作されることにより、当選フラグの設定状況に応じて、リールモータ３ＭＬ、３ＭＣ、３ＭＲを駆動停止させ、リール３Ｌ、３Ｃ、３Ｒの回転を停止させる。これとともに、リール停止コマンドを演出制御基板１０２に送信する。また、所定の条件が成立してからの経過時間が所定時間（例えば、３０秒）となったときに、リール３Ｌ、３Ｃ、３Ｒの駆動を強制的に停止させる。
【００８５】
リール３Ｌ、３Ｃ、３Ｒの駆動がそれぞれ停止すると、その停止時における表示態様において、ステップＳ２のＢＥＴ処理で設定した賭け数に応じた有効ライン上に上記したいずれかの役図柄が導出表示されたかどうかを判定する入賞判定処理が行われる（ステップＳ６）。この入賞判定処理でいずれかの役に入賞したと判定されると、遊技制御基板１０１において発生した入賞に応じた各種の処理（払い出し予定数の設定やボーナスの開始の処理を含む）が行われる。
【００８６】
入賞判定処理が終了すると、払出処理が行われる（ステップＳ７）。払出処理では、入賞判定処理において設定した払い出し予定数だけクレジットを増加させる。但し、データとして蓄積されているクレジットの数が５０に達した場合は、ホッパーモータ８２を駆動させることにより、超過した枚数のメダルをメダル払い出し口７１から払い出させる。また、入賞に関わらない各種の処理（ボーナス当選フラグ以外の当選フラグの消去やボーナスの終了に関する処理を含む）も行われる。そして、１ゲーム分の処理が終了し、次の１ゲーム分の処理が開始する。
【００８７】
次に、上記したステップＳ３の抽選処理について詳しく説明する。図６は、ＣＰＵ１１１がステップＳ３で実行する抽選処理を詳細に示すフローチャートである。抽選処理では、まず、詳細を後述する乱数取得処理を行う。この乱数取得処理においては、乱数発生回路１１５が発生する乱数に基づいて、内部抽選用の乱数の値と告知決定用の乱数の値とが取得されることとなる（ステップＳ１０１）。
【００８８】
次に、ステップＳ１０１の乱数取得処理で取得した内部抽選用の乱数の値を、設定スイッチ９１による確率設定、ステップＳ２のＢＥＴ処理で設定した賭け数、並びに現在の遊技状態（通常の遊技状態、ビッグボーナス、またはレギュラーボーナス）に応じた当選判定用テーブルと比較する（ステップＳ１０２）。ここで、内部抽選用の乱数の値を当選判定用テーブルと比較した結果、いずれかの種類のボーナスに当選したかどうかを判定する（ステップＳ１０３）。
【００８９】
ボーナス当選している場合には、前回以前のゲームで既にボーナス当選フラグがＲＡＭ１１２に設定されており、ボーナス入賞が発生せずに今回のゲームに持ち越されているかどうかを判定する（ステップＳ１０４）。前回以前のゲームでボーナス当選フラグが設定されていない場合には、当選した種類のボーナス当選フラグをＲＡＭ１１２に設定する（ステップＳ１０５）。そして、ステップＳ１０８の進む。既にボーナス当選フラグが設定されている場合には、そのままステップＳ１０８の進む。
【００９０】
ボーナス当選していなかった場合には、ステップＳ１０２で内部抽選用の乱数の値を当選判定用テーブルと比較した結果、いずれかの種類の小役に当選したかどうかを判定する（ステップＳ１０６）。いずれかの種類の小役に当選した場合には、当選した種類の小役当選フラグをＲＡＭ１１２に設定する（ステップＳ１０７）。そして、ステップＳ１０８の進む。いずれの種類の小役にも当選していない場合には、そのままステップＳ１０８の進む。
【００９１】
ステップＳ１０８では、ＲＡＭ１１２にボーナス当選フラグが設定されているかどうかを判定する。このボーナス当選フラグは、今回のゲームで設定されたものであっても、前回以前のゲームで設定されたものであってもよい。ボーナス当選フラグが設定されている場合には、ボーナス告知ランプ６６を点灯させるためのコマンドが既に演出制御基板１０２に送信し、ボーナス告知ランプ６６を点灯状態としているかどうかを、ＲＡＭ１１２のボーナス告知済みフラグに基づいて判定する（ステップＳ１０９）。
【００９２】
ボーナス告知ランプ６６を点灯状態としていなければ、ステップＳ１０１の乱数取得処理で取得した告知決定用の乱数の値に応じて、ボーナス告知ランプ６６を点灯させてボーナス当選フラグの設定を告知することとするかどうかを判定する（ステップＳ１１０）。ボーナス当選フラグの設定を告知する場合には、演出制御基板１０２へ所定のコマンドを送信することにより、ボーナス告知ランプ６６を点灯させる（ステップＳ１１１）。そして、抽選処理を終了して、図５のフローチャートに復帰する。
【００９３】
ステップＳ１０８でボーナス当選フラグが設定されていなかった場合、ステップＳ１０９でボーナス告知ランプ６６を既に点灯状態としていた場合、或いはステップＳ１１０でボーナス当選フラグの設定を告知しないとした場合には、そのまま抽選処理を終了して、図５のフローチャートに復帰する。
【００９４】
次に、ステップＳ１０１の乱数取得処理について詳しく説明する。図７は、ＣＰＵ１１１がステップＳ１０１で実行する乱数取得処理を詳細に示すフローチャートである。乱数取得処理では、まず、ＣＰＵ１１１に対する割り込みを禁止する（ステップＳ２０１）。次に、サンプリング回路１１６にサンプリング指令を出力し、乱数発生回路１１５が発生している乱数をラッチさせ、ラッチさせた乱数の値をＩ／Ｏポート１１４から入力して、これを抽出する。乱数発生回路１１５から抽出された乱数の値は、汎用レジスタ１１１ＧＲに格納される（ステップＳ２０２）。
【００９５】
次に、汎用レジスタ１１１ＧＲに格納された乱数の下位バイトの値を、ＲＡＭ１１２の上位バイト用の一時格納領域１１２−１１に格納させる（ステップＳ２０３）。また、汎用レジスタ１１１ＧＲに格納された乱数の上位バイトの値を、ＲＡＭ１１２の下位バイト用の一時格納領域１１２−１２に格納させる（ステップＳ２０４）。
【００９６】
次に、一時格納領域１１２−１１、１２に格納された乱数の値を７Ｆ７Ｆｈと論理積演算し、その結果の値をＲＡＭ１１２の内部抽選用の乱数の格納領域１１２−２１、２２に格納させる。こうして内部抽選用の乱数の格納領域１１２−２１、２２に格納された値が、内部抽選用の乱数の値として取得されるものとなる（ステップＳ２０５）。
【００９７】
また、一時格納領域１１２−１１、１２に格納された乱数の値を８０８０ｈと論理積演算し、その結果の値をＲＡＭ１１２の告知決定用の乱数の格納領域１１２−３１、３２に格納させる。こうして告知決定用の乱数の格納領域１１２−３１、３２に格納された値が、告知決定用の乱数の値として取得されるものとなる（ステップＳ２０６）。そして、ステップＳ２０１で禁止した割り込みを許可してから（ステップＳ２０７）、乱数取得処理を終了して、図６のフローチャートに復帰する。
【００９８】
以上のようなゲームの繰り返しにおいて、遊技制御基板１０１のＣＰＵ１１１は、通常の遊技状態、レギュラーボーナス及びビッグボーナスの間で遊技状態の移行を行っており、遊技の進行状況に応じてコマンドを演出制御基板１０２に送信している。これに対して、演出制御基板１０２のＣＰＵ１２１は、遊技制御基板１０１から受信したコマンドに基づいて、独自の演出を行っている。
【００９９】
演出制御基板１０２のＣＰＵ１２１が行う処理としては、ステップＳ１１１でボーナス告知ランプ６６の点灯を指示するコマンドが送られてきたとき、これを点灯する処理が含まれる。その他に、ボーナス当選フラグの設定を予告または告知する演出を液晶表示器４などにおいて行う処理が含まれる。なお、ボーナス当選フラグの設定を予告または告知する演出の実行は、遊技制御基板１０１のＣＰＵ１１１が決定し、コマンドによって演出制御基板１０２に通知するものとしても、当選フラグの設定状況を示すコマンドを遊技制御基板１０１から演出制御基板１０２に送信し、このコマンドに基づいて演出制御基板１０２のＣＰＵ１１２が決定するものとしてもよい。
【０１００】
以下、乱数発生回路１１５が発生した乱数の抽出タイミングの違いにより、内部抽選用の乱数として取得される値と、その値に応じて決定される当選役との関係について説明する。図８は、乱数の抽出タイミングと内部抽選における当選役との関係を示す図である。ここでは、上位バイトと下位バイトとの入れ替えがなかった場合とあった場合とを比較して示している。ここでも設定値が６で賭け数が３の場合を例としている。
【０１０１】
内部抽選用の乱数はマスクされる第７ビットを無視した値で示しているが、第８ビットより上位に桁上げがある前と桁上げがあった後とで２回ずつ同じ値の巡回があるが、それぞれ１回分ずつとみてパルス数を示すものとする。また、乱数発生回路１１５の初期状態（すなわち、パルス発生回路１１５ａからのパルスが入力されていない状態）で発生している乱数の値が０であるものとする。
【０１０２】
上位バイトと下位バイトとの入れ替えがなかった場合、パルス数が１ずつ増える度に内部抽選用の乱数の値も１ずつ増していく。従って、パルス数が０（初期状態）から６５までは、内部抽選用の乱数の値もパルス数に応じた値となって、ビッグボーナスに当選する。パルス数が６６になると、レギュラーボーナスに当選する。さらにパルス数が４８７４となるまでは、何らかの役に当選する。そして、パルス数が４８７５から１６３８３となるまでは、全ての役にハズレることとなる。このようにそれぞれの役に当選するタイミングが固まることとなる。
【０１０３】
一方、上位バイトと下位バイトとの入れ替えがあった場合、パルス数が０の初期状態では内部抽選用の乱数の値が０であるので、ビッグボーナスに当選する。しかし、パルス数が１となると内部抽選用の乱数の値が１２８となって、スイカの小役に当選する。パルス数が２、３のときには内部抽選用の乱数の値がそれぞれ２５６、３８４となって、ベルの小役に当選する。さらにパルス数が６５、６６のときには内部抽選用の乱数の値がそれぞれ８３２０、８４４８となって全ての役にハズレる。さらにパルス数が４８７４、４８７５のときには内部抽選用の乱数の値がそれぞれ１２２９、２２２７となってベルの小役に当選することとなる。パルス数が１６３８３のときには内部抽選用の乱数の値も１６３８３となって全ての役にハズレることとなる。このようにそれぞれの役に当選するタイミングがばらけることとなる。
【０１０４】
以上説明したように、この実施の形態にかかるスロットマシン１では、内部抽選用の乱数は、サンプリング回路１１６により乱数発生回路１１５から抽出した乱数をそのまま使用するのではなく、ソフトウェアにより加工してから使用するものとしている。乱数発生回路１１５は、パルス発生回路１１５ａのパルス信号の周波数で高速に更新して乱数を発生しているが、更新される値には周期性がある。もっとも、ソフトウェアにより加工した後の内部抽選用の乱数では、その加工により周期性が失われるので、遊技者による狙い撃ちを可能な限り防ぐことができるようになる。
【０１０５】
ここで、乱数発生回路１１５は、パルス発生回路１１５ａ、下位カウンタ１１５ｂ及び上位カウンタ１１５ｃだけの単純な構成で、発生する乱数の値も完全に巡回して更新されるものとなる。このため、汎用性のある部品で構成して、低コストで提供することができる。しかも、乱数発生回路１１５を構成する下位カウンタ１１５ｂ及び上位カウンタ１１５ｃの出力しているデータ信号の値そのものを操作する必要はないので、外部から値をセットするためのセット入力を有しないカウンタで構成でき、より低コストで提供することができる。
【０１０６】
また、下位カウンタ１１５ｂ及び上位カウンタ１１５ｃは、ＣＰＵ１１１の処理単位である１ワードと同じ８ビット構成のカウンタである。このため、ＣＰＵ１１１に合わせて容易な設計が可能になるとともに、乱数発生回路１１５から抽出した乱数の加工処理を無駄なく行うことができるようになる。
【０１０７】
しかも、乱数発生回路１１５のカウンタ１１５ｂ、１１５ｃの値を更新させるためにパルス発生回路１１５ａが発生するパルス信号の周波数は、ＣＰＵ１１１の動作クロックの周波数よりも高く、整数倍ともなっていない。このため、乱数発生回路１１５が発生する乱数の更新が、ＣＰＵ１１１が行う処理と同期しにくくなる。しかも、パルス発生回路１１５ａのパルス信号の周波数の方を高くすることで、乱数発生回路１１５が発生する乱数の更新速度を非常に速いものとすることができる。
【０１０８】
一方、ソフトウェアによる乱数の加工は、サンプリング回路１１６により乱数発生回路１１５から抽出した乱数の上位バイトと下位バイトとを入れ替え、第１５、第７ビットをマスクするだけでよい。従って、１６ビット（実際にはマスクされて１４ビット）という比較的大きな乱数であっても、周期性を失わせるために必要な加工の処理に要する負荷がそれほど大きくならず、容易に取得することができる。このように大きな乱数が取得できることで、内部抽選における確率設定を細かく行うことができるようになる。
【０１０９】
また、乱数発生回路１１５から抽出した乱数の大きさは１６ビットであるが、内部抽選用の乱数の大きさとして必要なのは１４ビットである。この２ビット分の差は、上記したマスクによって容易な調整が可能となっているので、内部抽選用の乱数として所望の大きさの乱数を取得できるようになる。また、マスクされた第１５、第７ビットの値は、ボーナス告知ランプ６６を点灯するかどうかを決定するための告知決定用の乱数として用いられるため、無駄が生じることがない。また、告知決定用の乱数を発生する乱数発生回路も別に用意する必要がなくなる。
【０１１０】
ところで、内部抽選用の乱数及び告知決定用の乱数は、乱数発生回路１１５から抽出した乱数を汎用レジスタ１１１ＧＲに格納して、これをソフトウェアにより加工をすることで取得されるものとなるが、この期間においてＣＰＵ１１１に対する割り込みが禁止される。つまり、内部抽選用の乱数及び告知決定用の乱数が取得されるまでに、汎用レジスタ１１１ＧＲの値が書き換えられてしまうことがない。このため、内部抽選用の乱数及び告知決定用の乱数の値が、ソフトウェアによる加工を行っている間に本来取得すべき異なる値となってしまうことがない。
【０１１１】
本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について説明する。
【０１１２】
上記の実施の形態では、乱数発生回路１１５から抽出した乱数の上位バイト全体を下位バイトで置換し、下位バイト全体を上位バイトで置換するという入れ替えを行っていた。これに対して、乱数発生回路１１５から抽出した乱数のビットのうちの特定のビットのデータを他のビットのデータ（但し、マスクされる第７、第１５ビット以外）で置換するだけであってもよい。ここで、内部抽選用の乱数の値がばらつくようにするために、比較的上位の方にあるビットのデータを、他のビットのデータで置換するものとする方が好ましい。
【０１１３】
上記の実施の形態では、乱数発生回路１１５から抽出した乱数の上位バイトと下位バイトとを入れ替えてから、７Ｆ７Ｆｈとの論理積演算によって第１５、第７ビットのマスクを行っていた。これに対して、乱数発生回路１１５から抽出した乱数を７Ｆ７Ｆｈと論理積演算して第１５、第７ビットのマスクを行ってから、上位バイトと下位バイトとを入れ替えるものとしてもよい。
【０１１４】
上記の実施の形態では、乱数発生回路１１５から抽出した乱数の上位バイトと下位バイトとを入れ替えた乱数の第１５、第７ビットをマスクするものとしていたが、マスクするビットの位置及びビット数は、取得すべき乱数の大きさに応じて任意に選ぶことができる。また、乱数のビットをマスクする場合の演算式としては、論理積演算ではなく、論理和演算を適用することもできる。
【０１１５】
上記の実施の形態では、内部抽選において各役の当選を決定するための内部抽選用の乱数の取得に、本発明を適用した場合を例として説明した。しかしながら、内部抽選以外の他の用途に用いるものであっても、遊技に関する決定を行うための乱数全般に本発明を適用することができる。また、内部抽選用の乱数においてマスクされたビットの値を用いる乱数も、ボーナス告知ランプ６６の点灯の決定以外の用途に用いるものであっても構わない。
【０１１６】
また、遊技制御基板１０１のＣＰＵ１１１が遊技に関する決定を行うための乱数だけでなく、演出制御基板１０２のＣＰＵ１１２が遊技に関連した演出に関する決定を行うための乱数を取得するためにも、本発明を適用することができる。この場合、ＣＰＵ１２１の１ワードが１バイトであるとするならば、演出制御基板１０２の乱数発生回路１２５及びサンプリング回路１２６を、上記した乱数発生回路１１５及びサンプリング回路１１６と同様に構成することができる。
【０１１７】
なお、演出制御基板１０２のＣＰＵ１１２が取得するもので本発明の取得方法を適用する乱数としては、例えば、ゲーム毎に遊技制御基板１０１から送られてくる当選フラグの設定状況を示す当選状況通知コマンドに基づいて、当選している小役を入賞させるための停止ボタン１２Ｌ、１２Ｃ、１２Ｒの操作手順を告知するＡＴ（Assist Time）を発生させるか否かを決定するＡＴ抽選用の乱数を挙げることができる。ＡＴは、単に面白みを増すための演出ではなく、遊技者の獲得できるメダルの枚数に直接影響するものであるので、この発生についての狙い撃ちを特に防止する必要があるからである。
【０１１８】
上記の実施の形態では、乱数発生回路１１５からの乱数の抽出から加工を終了するまでの間、ＣＰＵ１１１に対する割り込みを禁止するものとしていた。もっとも、この割り込み禁止は、汎用レジスタ１１１ＧＲの値が書き換えられて値が変わってしまうことがないようにするため行うものなので、汎用レジスタ１１１ＧＲの下位バイト、上位バイトを一時格納領域１１２−１１、１２に格納した後には、ＣＰＵ１１１に対する割り込みを許可するようにしてもよい。
【０１１９】
上記の実施の形態では、乱数発生回路１１５からの乱数の抽出から加工を終了するまでの間、ＣＰＵ１１１に対する全ての割り込みを禁止するものとしていた。これに対して、ＣＰＵ１１１がレベル別割り込みの機能を有するのであれば、汎用レジスタ１１１ＧＲを書き換える処理を含む割り込みは禁止するが、汎用レジスタ１１１ＧＲを書き換えない処理を含む割り込みは許可するものとしてもよい。
【０１２０】
上記の実施の形態では、乱数発生回路１１５は、ＣＰＵ１１１の１ワード分と同じ８ビットのカウンタ１１５ｂ、１１５ｃを組み合わせて構成していたが、乱数発生回路１１５に用いる個々のカウンタのビット数は任意であり、取得すべき乱数の大きさに応じてカウンタのビット数と組み合わせ個数とを選べばよい。もっとも、乱数発生回路１１５に用いるカウンタは、ＣＰＵ１１１の１ワード分のビット数に合わせて選択するのが好ましい。例えば、ＣＰＵ１１１の１ワードが４ビットであれば、１６ビットの乱数を発生するためには、４ビットのカウンタを４つ組み合わせて乱数発生回路１１５を構成するものとすることができる。
【０１２１】
上記の実施の形態では、乱数発生回路１１５が発生する乱数、すなわちハードウェア乱数機能により抽出した乱数をソフトウェアにより加工する場合に本発明を適用した場合について説明した。しかしながら、上記したソフトウェアによる乱数の加工は、ソフトウェアにより周期的に更新される乱数に適用してもよい。例えば、制御部１１０を構成するマイクロコンピュータとは第１のイクロコンピュータにおいてタイマ割り込みなどにより周期的に更新される乱数を、ＣＰＵ１１１が第２のマイクロコンピュータに指示を送って抽出させ、Ｉ／Ｏポート１１４を介してＣＰＵ１１１に入力して、汎用レジスタ１１１ＧＲに格納するものとすることができる。第２のマイクロコンピュータの機能は、制御部１１０を構成するマイクロコンピュータに含まれていてもよい。この場合にも、加工後に取得される乱数の値をばらつかせることができるようになり、遊技者による狙い撃ちの防止の効果を図ることができる。
【０１２２】
上記の実施の形態では、本発明をスロットマシン１に適用した場合を例として説明した。しかしながら、本発明は、パチンコ遊技機などのスロットマシン以外の遊技機においても、遊技の進行に関する決定を行うための乱数を取得するために適用することができる。例えば、パチンコ遊技機の場合には、特図ゲームの結果を大当たりとするか否か、さらには確率変動大当たりとするか否かを決定するための大当たり決定用の乱数の取得に、本発明を適用することが好ましい。
【図面の簡単な説明】
【０１２３】
【図１】本発明の実施の形態にかかるスロットマシンの全体構造を示す正面図である。
【図２】図１のスロットマシンの制御回路の全体構成を示すブロック図である。
【図３】遊技制御基板のＲＯＭに格納された当選判定用テーブルの例を示す図である。
【図４】（ａ）は、乱数発生回路の構成を示すブロック図であり、（ｂ）は、乱数発生回路から抽出した乱数をソフトウェアにより内部抽選用の乱数に加工するまでの説明図である。
【図５】遊技制御基板内の制御部が、１ゲーム毎に実行する処理を示すフローチャートである。
【図６】図５の抽選処理を詳細に示すフローチャートである。
【図７】図６の乱数取得処理を詳細に示すフローチャートである。
【図８】乱数の抽出タイミングと内部抽選における当選役との関係を示す図である。
【符号の説明】
【０１２４】
１  スロットマシン
２  可変表示装置
１０１  遊技制御基板
１１１  ＣＰＵ
１１１Ｒ  リフレッシュレジスタ
１１１ＧＲ  汎用レジスタ
１１２  ＲＡＭ
１１５  乱数発生回路
１１６  サンプリング回路
【図１】
2005176948.tif 000003
【図２】
2005176948.tif 000004
【図３】
2005176948.tif 000005
【図４】
2005176948.tif 000006
【図５】
2005176948.tif 000007
【図６】
2005176948.tif 000008
【図７】
2005176948.tif 000009
【図８】
2005176948.tif 000010