(57)【要約】【課題】分周回路の動作速度を高速化する。【解決手段】クロック同期による初期化手段を備えたＤ型フリップフロップ（Ｄ１１，Ｄ１２，・・・、Ｄ１ｎ）のカスケード接続により構成したシフトレジスタと、シフトレジスタの各段の出力信号の何れか一つを選択するマルチプレクサ１２とを備え、選択された信号によりＤ型フリップフロップの格段を初期化するように構成している。この時、初段のフリップフロップの入力端子１０には、初期化手段に応じて、Ｈレベル或いはＬレベルの信号が入力される。【選択図】    図１
2005159737.tif 000002
【特許請求の範囲】
【請求項１】
クロック同期による初期化手段を備えたＤ型フリップフロップのカスケード接続により構成したシフトレジスタと、
前記シフトレジスタの各段の出力信号の何れか一つを選択する選択手段と、
を備え、前記選択された信号により前記Ｄ型フリップフロップの格段を初期化することを特徴とする可変分周回路。
【請求項２】
請求項１記載の可変分周回路において、
前記Ｄ型フリップフロップの初段にはＨレベル信号が入力され、
前記初期化手段はリセット手段であり、
前記選択手段は、マルチプレクサであることを特徴とする可変分周回路。
【請求項３】
請求項１記載の可変分周回路において、
前記Ｄ型フリップフロップの初段にはＨレベル信号が入力され、
前記初期化手段はリセット手段であり、
前記選択手段は、スイッチ回路であることを特徴とする可変分周回路。
【請求項４】
請求項１記載の可変分周回路において、
前記Ｄ型フリップフロップの初段にはＬレベル信号が入力され、
前記初期化手段はプリセット手段であり、
前記選択手段は、マルチプレクサであることを特徴とする可変分周回路。
【請求項５】
請求項１記載の可変分周回路において、
前記Ｄ型フリップフロップの初段にはＬレベル信号が入力され、
前記初期化手段はプリセット手段であり、
前記選択手段は、スイッチ回路であることを特徴とする可変分周回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路において、分周数を可変とすることが出来る可変分周回路、特に、分周段数が多く、高速動作を要求される回路に有効な可変分周回路に関する。
【背景技術】
【０００２】
従来の可変分周回路は、データロード機能付きのダウンカウンタを用いた構成となっており、カウンタの各ビットのデータが全て論理０（”Ｌ”レベル）に成ったときに、予め設定した値をロードすることにより所望の分周数を実現していた。カウンタを用いた可変分周回路は、例えば、特公平６−９１４２５号公報（特許文献１）に開示されている。
【特許文献１】特公平６−９１４２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
前記、従来の可変分周回路に於いては、カウンタを構成するフリップフロップがデータロード機能付きのフリップフロップであったため、例えば、データロード機能付を持たないフリップフロップ（例えば、リセット機能つきＤ型フリップフロップ）の最高動作速度が１．６６７ＧＨｚであるのに対して、データロード機能付きのフリップフロップでは、１．２５ＧＨｚまでしか動作しないというように、動作速度が遅いという問題があった。
【課題を解決するための手段】
【０００４】
この発明による可変分回路は、クロック同期による初期化手段を備えたＤ型フリップフロップのカスケード接続により構成したシフトレジスタと、シフトレジスタの各段の出力信号の何れか一つを選択する選択手段とを備え、選択された信号によりＤ型フリップフロップの格段を初期化するように構成している。この時、初段のフリップフロップには、初期化手段に応じて、Ｈレベル或いはＬレベルの信号が入力される。
【発明の効果】
【０００５】
この発明に係る可変分周回路に於いては、従来のデータロード機能付きのフリップフロップの代わりに、リセット機能付き、或いはプリセット機能付きのＤ型フリップフロップを複数段用いてシフトレジスタを構成し、各段のフリップフロップの出力信号から一つの出力信号を選択することにより、この選択された信号により各フリップフロップをリセット或いはプリセットするようにしたので、従来の分周回路にくらべて高速な分周回路を構成することが出来る。
【発明を実施するための最良の形態】
【０００６】
この発明の可変分周回路においては、シフトレジスタの各段を高速のＤ型フリップフロップで構成しており、その出力を一つ選択して、その選択された信号によりフリップフロップをリセット或いはプリセットしているので、選択手段であるセレクタや、スイッチには高速の素子を使用すると好適である。
【０００７】
以下、図面を参照して、この発明の実施例を説明する。尚、各図面は、この発明が理解できる程度に簡略化して記載してあるに過ぎず、この発明は図示の例のみに限定されるものでは無い。また、各図面に共通する要素や同様の機能を有する構成要素については、同一の符号を付与し、重複する説明を省略する。
【実施例１】
【０００８】
図１は、この発明の実施例１に於ける可変分周回路の回路図であり、同期リセット付きのＤ型フリップフロップを複数段配置（Ｄ１１、Ｄ１２、・・・Ｄ１ｎ）し、初段のフリップフロップＤ１１の入力にはＨレベル（或いはＬレベル）の固定入力信号１０を入力し、それ以降は、前段のフリップフロップの出力を次段のフリップフロップの入力とすることにより、シフトレジスタ回路を構成している。また、格段のフリップフロップの出力はマルチプレクサ（ＭＵＸ）１２の各入力端子に接続され、選択信号の入力端子に接続された入力信号Ｓ１１，Ｓ１２、・・・Ｓ１ｎの何れか一つの信号を有効とすることにより、一つの信号が選択されて出力される（信号ＯＵＴ）。この信号は、各フリップフロップのリセット端子にフィードバックされ、クロック信号（ＣＬＫ）に同期して各フリップフロップをリセットするように構成されている。
【０００９】
尚、上述の例では、リセット機能付きのＤ型フリップフロップでシフトレジスタを構成した例を説明したが、同期プリセット機能付きのＤ型フリップフロップを用いてシフトレジスタを構成し、初段の入力信号にＬベルを入力し、上記ＯＵＴ信号を格段のフリップフロップのプリセット入力端子にフィードバックするように構成することもできる（後述のタイムチャート（図４）参照）。
【００１０】
以下、リセット機能付きのＤ型フリップフロップによりシフトレジスタを構成した場合の可変分周回路の動作を詳細に説明する。
【００１１】
図３に示すように、シフトレジスタの初段の入力データがＨレベルに設定されている場合、最初のクロック信号の立ち上がりエッジで初段のフリップフロップの出力ｎ１１がＨレベルとなり、次のクロックの立ち上がりエッジで２段目のフリップフロップの出力ｎ１２が、また、三番目のクロックの立ち上がりエッジで三段目のフリップフロップの出力ｎ１３がＨレベルに変化する。この時、格段のフリップフロップの出力信号の選択手段であるマルチプレクサ（ＭＵＸ）の選択信号がＳ１３に設定されていると、三段目のフリップフロップの出力信号ｎ１３がＨレベルに変化した時点で出力ＯＵＴにはノードｎ１３の信号が出力され、この信号は各フリップフロップの同期リセット端子に接続されているため、次のクロックの立ち上がりエッジで格段のフリップフロップの出力はＨレベルからＬレベルに初期化される。
【００１２】
更に次のクロック信号が入力されると、その立ち上がりエッジで初段のフリップフロップの出力ｎ１１はＨレベルとなり、以降同様の動作を繰り返す。これによりこの場合は、原クロック（ＣＬＫ）信号の四倍の周期のクロックが出力されることになり、原クロックが四分周されたことになる。
【００１３】
上述の説明で明らかなように、この実施例の可変分周回路においては、各フリップフロップの出力信号の選択手段であるマルチプレクサの選択信号を任意に設定する（複数の選択信号の内の一つの信号を有効とするように設定する）ことにより、可変分周回路を構成することが可能となる。
【００１４】
尚、シフトレジスタの初段のフリップフロップにＬレベルを入力した場合は、フリップフロップを同期プリセット機能付きのＤ型フリップフロップとしてシフトレジスタを構成することにより、図４のタイムチャートに示すような動作を行う可変分周回路を構成することが出来る。
【実施例２】
【００１５】
図２は、この発明の実施例２に於ける可変分周回路の回路図であり、同期リセット付きのＤ型フリップフロップを複数段配置（Ｄ１１、Ｄ１２、・・・Ｄ１ｎ）し、初段のフリップフロップＤ１１の入力にはＨレベル（或いはＬレベル）の固定入力信号１０を入力し、それ以降は、前段のフリップフロップの出力を次段のフリップフロップの入力とすることにより、シフトレジスタ回路を構成している。また、格段のフリップフロップの出力はスイッチ（ＳＷ１，ＳＷ２，・・・、ＳＷｎ）の各入力端子に接続され、各スイッチの制御端子に接続された制御信号ＳＷ１，ＳＷ２、・・・、ＳＷｎの何れか一つの信号を有効とすることにより、一つのスイッチに接続された信号が選択されて出力される（信号ＯＵＴ）。この信号は、各フリップフロップのリセット端子にフィードバックされ、クロック信号（ＣＬＫ）に同期して各フリップフロップをリセットするように構成されている。
【００１６】
尚、上述の例では、リセット機能付きのＤ型フリップフロップでシフトレジスタを構成した例を説明したが、実施例１と同様に、同期プリセット機能付きのＤ型フリップフロップを用いてシフトレジスタを構成し、初段の入力信号にＬベルを入力し、上記ＯＵＴ信号を格段のフリップフロップのプリセット入力端子にフィードバックするように構成することもできる。
【００１７】
この実施例の可変分周回路の動作については、実施例１におけるマルチプレクサがスイッチに置き換わった構成となっており、その他の構成については実施例１と同様であるので、詳細な説明を省略する。
【図面の簡単な説明】
【００１８】
【図１】実施例１における可変分周回路の回路図である。
【図２】実施例２における可変分周回路の回路図である。
【図３】実施例１の回路のタイムチャートの一例である。
【図４】実施例１の回路のタイムチャートの一例である。
【符号の説明】
【００１９】
１０：初段のフリップフロップの入力信号端子
１２：マルチプレクサ
Ｄ１１，Ｄ１２，・・・、Ｄ１ｎ：シフトレジスタを構成するフリップフロップ
ｎ１１，ｎ１２，・・・、ｎ１ｎ：各フリップフロップの出力ノード
Ｓ１１，Ｓ１２，・・・、Ｓ１ｎ：マルチプレクサの選択信号
ＯＵＴ：可変分周回路の出力信号
ＳＷ１，ＳＷ２，・・・、ＳＷｎ：スイッチ
Ｓ２１，Ｓ２２、・・・、Ｓ２ｎ：スイッチの制御信号
【図１】
2005159737.tif 000003
【図２】
2005159737.tif 000004
【図３】
2005159737.tif 000005
【図４】
2005159737.tif 000006