(57)【要約】【課題】  単位面積あたりの画素数を大きくできる画像検出処理装置を提供する。【解決手段】  画像検出処理装置は、８行８列の２次元アレイ状に配列された６４個の画像検出処理要素１２を１チップ上に形成して構成される。画像検出処理要素１２に含まれる信号処理回路２４は、スイッチ回路素子ＳＷ１〜ＳＷ１２それぞれのＯＮ／ＯＦＦを制御することにより、自信号処理回路２４の出力信号と上下左右の画像検出処理要素１２に含まれる信号処理回路２４の出力信号と間の論理演算処理を行う論理演算回路、左側の画像検出処理要素１２に含まれる信号処理回路２４の出力信号と自信号処理回路２４の出力信号との加算処理を行って右側の画像検出処理要素１２に含まれる信号処理回路２４に出力する加算回路、及び上記論理演算処理または上記加算処理に必要となる情報の一時記憶処理を行う一時記憶回路として機能する。【選択図】  図２
2005078348.tif 000002
【特許請求の範囲】
【請求項１】
光検出器と前記光検出器から出力される信号を二値化して出力する二値化回路と前記二値化回路から出力された信号を処理する信号処理回路とを有する画像検出処理要素を平面状に複数配列して構成される画像検出処理装置において、
前記複数の画像検出処理要素それぞれに含まれる前記信号処理回路それぞれは、
複数の論理回路素子と前記複数の論理回路素子に接続された入力信号線及び出力信号線上に設けられた複数のスイッチとを有して構成され、前記複数のスイッチそれぞれのＯＮ／ＯＦＦを制御することにより、自信号処理回路の出力信号と周囲の画像検出処理要素に含まれる信号処理回路の出力信号と間の論理演算処理を行う論理演算回路、隣接する一方の画像検出処理要素に含まれる信号処理回路の出力信号と自信号処理回路の出力信号との加算処理を行って隣接する他方の画像検出処理要素に含まれる信号処理回路に出力する加算回路、及び前記論理演算処理または前記加算処理に必要となる情報の一時記憶処理を行う一時記憶回路として機能する
ことを特徴とする画像検出処理装置。
【請求項２】
前記複数の画像検出処理要素を１チップ上に形成したことを特徴とする請求項１に記載の画像検出処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出器と二値化回路と信号処理回路とを有する画像検出処理要素を平面状に複数配列して構成される画像検出処理装置に関するものである。
【背景技術】
【０００２】
光検出器によって検出された画像を高速に処理する技術として、例えば下記特許文献１に開示された画像検出処理装置が知られている。この画像検出処理装置は、光検出器と二値化回路と信号処理回路とを有する画像検出処理要素を平面状に複数配列して構成される。ここで、各画像検出処理要素それぞれに含まれる信号処理回路は、自ら出力する出力信号と周囲の画像検出処理要素に含まれる信号処理回路から出力される出力信号との間の論理演算処理をおこなう論理演算回路を備えるとともに、当該論理演算回路の出力信号を行毎に累積加算処理するために、自ら出力する出力信号と隣接する一方の画像検出処理要素に含まれる信号処理回路から出力される出力信号との加算処理を行って隣接する他方の画像検出処理要素に含まれる信号処理回路に出力する加算回路を備えている。画像検出処理要素に含まれる信号処理回路が論理演算処理のみならず加算処理を行うことで、重心計算などに必要となる加算処理をデータ転送時に行うことが可能となり、光検出器によって検出された画像を高速に処理することができる。
【特許文献１】特開２００１−１９５５６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来の画像検出処理装置には、以下に示すような問題点があった。すなわち、上記従来の画像検出処理装置においては、複数の画像検出処理要素それぞれに論理演算回路と加算回路との双方を設ける必要があるため、当該論理演算回路と加算回路とから構成される信号処理回路の面積が大きくなってしまう。従って、この信号処理回路の大きさがボトルネックとなって画像検出処理要素を一定の大きさ以上に小さくすることができず、その結果、画像検出処理装置における単位面積あたりの画素数を大きくすることができない。これは、複数の画像検出処理要素を１チップ上に形成したいわゆるビジョンチップを構成しようとする場合、特に大きな問題となる。
【０００４】
そこで本発明は、上記問題点を解決し、単位面積あたりの画素数をさらに大きくすることができる画像検出処理装置を提供することを課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明の画像検出処理装置は、光検出器と上記光検出器から出力される信号を二値化して出力する二値化回路と上記二値化回路から出力された信号を処理する信号処理回路とを有する画像検出処理要素を平面状に複数配列して構成される画像検出処理装置であって、上記複数の画像検出処理要素それぞれに含まれる上記信号処理回路それぞれは、複数の論理回路素子と上記複数の論理回路素子に接続された入力信号線及び出力信号線上に設けられた複数のスイッチとを有して構成され、上記複数のスイッチそれぞれのＯＮ／ＯＦＦを制御することにより、自信号処理回路の出力信号と周囲の画像検出処理要素に含まれる信号処理回路の出力信号と間の論理演算処理を行う論理演算回路、隣接する一方の画像検出処理要素に含まれる信号処理回路の出力信号と自信号処理回路の出力信号との加算処理を行って隣接する他方の画像検出処理要素に含まれる信号処理回路に出力する加算回路、及び上記論理演算処理または上記加算処理に必要となる情報の一時記憶処理を行う一時記憶回路として機能することを特徴としている。
【０００６】
画像検出処理要素それぞれに含まれる信号処理回路を、複数のスイッチそれぞれのＯＮ／ＯＦＦを制御することによって論理演算回路と加算回路とのそれぞれとして機能させることで、論理演算回路と加算回路との双方を個別に形成する場合と比較して、信号処理回路の面積を小さくすることができる。ここで、上記論理演算処理と加算処理とを共通の信号処理回路に行わせることにより、上記論理演算処理と加算処理に必要となる情報の一時記憶処理を行う一時記憶回路が必要となる。しかし、複数のスイッチそれぞれのＯＮ／ＯＦＦを制御することによって上記信号処理回路を一時記憶回路として機能させることで、別途一時記憶回路を用意する必要は無くなる。従って、汎用メモリを別途形成するために信号処理回路の面積が大きくなってしまうということもない。
【０００７】
また、本発明の画像検出処理装置においては、上記複数の画像検出処理要素を１チップ上に形成したことを特徴とすることが好適である。
【０００８】
複数の画像検出処理要素を１チップ上に形成することで、画像検出処理装置を極めてコンパクトに構成できる。
【発明の効果】
【０００９】
本発明の画像検出処理装置は、論理演算回路と加算回路と一時記憶回路として機能する信号処理回路を備え、複数のスイッチそれぞれのＯＮ／ＯＦＦを制御することによって論理演算回路の機能と加算回路の機能と一時記憶回路の機能とのそれぞれを実行させる。従って、論理演算回路と加算回路との双方を個別に形成する場合や汎用メモリを別途形成する場合などと比較して信号処理回路の面積を小さくすることができる。その結果、画像検出処理要素のさらなる小型化が実現し、画像検出処理装置における単位面積あたりの画素数をさらに大きくすることが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施形態について詳細に説明する。まず、本実施形態にかかる画像検出処理装置の構成について説明する。図１は、本実施形態にかかる画像検出処理装置の模式的な構成図である。
【００１１】
本実施形態にかかる画像検出処理装置１０は、図１に示すように、８行８列の２次元アレイ状に配列された６４個の画像検出処理要素１２と、行デコーダ回路１４と、列デコーダ回路１６と、出力回路１８とを備えて構成される。ここで、６４個の画像検出処理要素１２と行デコーダ回路１４と列デコーダ回路１６と出力回路１８とは、半導体集積回路として、１チップ上に形成されている。
【００１２】
行デコーダ回路１４は、８行８列の２次元アレイ状に配列された６４個の画像検出処理要素１２のうち、特定の行を構成する画像検出処理要素１２を選択するための行選択信号を出力する。行デコーダ回路１４は、また、他の目的に用いるための論理値１／０の論理信号を出力する出力源として機能する。
【００１３】
列デコーダ回路１６は、８行８列の２次元アレイ状に配列された６４個の画像検出処理要素１２のうち、特定の列を構成する画像検出処理要素１２を選択するための列選択信号を出力する。列デコーダ回路１６は、また、他の目的に用いるための論理値１／０の論理信号を出力する出力源として機能する。
【００１４】
出力回路１８は、最右列の８つの画像検出処理要素１２から出力される信号を、必要に応じて情報処理を施した後、外部に出力する。
【００１５】
図２は、画像検出処理要素１２の模式的な構成図である。画像検出処理要素１２は、図２に示すように、光検出器２０と、光検出器２０から出力される信号を二値化して出力する二値化回路２２と、二値化回路２２から出力された信号を処理する信号処理回路２４とを有して構成されている。
【００１６】
信号処理回路２４は、図２に示すように、２つのＮＡＮＤ回路素子Ｃ１，Ｃ２と、ＮＯＲ回路素子Ｃ３と、３つのＮＯＴ回路素子Ｃ４〜Ｃ６と、ＮＡＮＤ回路素子Ｃ１，Ｃ２とＮＯＲ回路素子Ｃ３と３つのＮＯＴ回路素子Ｃ４〜Ｃ６に接続された入力信号線及び出力信号線上に設けられた１２個のスイッチ回路素子（ｎＭＯＳスイッチ）ＳＷ１〜ＳＷ１２とを有して構成される。ここで、ＮＡＮＤ回路素子Ｃ１，Ｃ２と、ＮＯＲ回路素子Ｃ３と、ＮＯＴ回路素子Ｃ４〜Ｃ６とのそれぞれの入力端は、キャパシタに電荷をチャージすることにより、入力信号を形成する。
【００１７】
より詳細には、ＮＡＮＤ回路素子Ｃ１の一方の入力端は、スイッチ回路素子ＳＷ１を介して列デコーダ回路１６と接続されている。また、ＮＡＮＤ回路素子Ｃ１の他方の入力端は、スイッチ回路素子ＳＷ２を介して行デコーダ回路１４と、スイッチ回路素子ＳＷ３を介して二値化回路２２と、スイッチ回路素子ＳＷ４を介して上側の画像検出処理要素１２に含まれる信号処理回路２４の出力端と、スイッチ回路素子ＳＷ５を介して下側の画像検出処理要素１２に含まれる信号処理回路２４の出力端と、スイッチ回路素子ＳＷ６を介して左側の画像検出処理要素１２に含まれる信号処理回路２４の出力端と、スイッチ回路素子ＳＷ７を介して右側の画像検出処理要素１２に含まれる信号処理回路２４の出力端とそれぞれ接続されている。
【００１８】
ＮＯＲ回路素子Ｃ３の２つの入力端それぞれには、ＮＡＮＤ回路素子Ｃ１と共通の入力信号が入力されるようになっている。すなわち、ＮＯＲ回路素子Ｃ３の一方の入力端は、スイッチ回路素子ＳＷ１を介して列デコーダ回路１６と接続されている。また、ＮＯＲ回路素子Ｃ３の他方の入力端は、スイッチ回路素子ＳＷ２を介して行デコーダ回路１４と、スイッチ回路素子ＳＷ３を介して二値化回路２２と、スイッチ回路素子ＳＷ４を介して上側の画像検出処理要素１２に含まれる信号処理回路２４と、スイッチ回路素子ＳＷ５を介して下側の画像検出処理要素１２に含まれる信号処理回路２４と、スイッチ回路素子ＳＷ６を介して左側の画像検出処理要素１２に含まれる信号処理回路２４と、スイッチ回路素子ＳＷ７を介して右側の画像検出処理要素１２に含まれる信号処理回路２４とそれぞれ接続されている。すなわち、スイッチ回路素子ＳＷ４〜ＳＷ７それぞれをＯＮにすることで、上側、下側、右側、左側それぞれの画像検出処理要素１２に含まれる信号処理回路２４の出力信号を入力できるようになっている。
【００１９】
ＮＡＮＤ回路素子Ｃ２の一方の入力端は、ＮＡＮＤ回路素子Ｃ１の出力端に接続されている。また、ＮＡＮＤ回路素子Ｃ２の他方の入力端は、反転素子を介してＮＯＲ回路素子Ｃ３の出力端に接続されている。すなわち、ＮＯＲ回路素子Ｃ３の出力信号の反転信号が、ＮＡＮＤ回路素子Ｃ２の上記他方の入力端に入力されるようになっている。
【００２０】
ＮＯＴ回路素子Ｃ４の入力端は、スイッチ回路素子ＳＷ８を介してＮＡＮＤ回路素子Ｃ１の出力端に接続されている。また、ＮＯＴ回路素子Ｃ４の出力端は、スイッチ回路素子ＳＷ９を介してＮＡＮＤ回路素子Ｃ１の上記一方の入力端とＮＯＲ回路素子Ｃ３の上記一方の入力端とのそれぞれに接続されている。
【００２１】
ＮＯＴ回路素子Ｃ５の入力端は、スイッチ回路素子ＳＷ１０を介してＮＡＮＤ回路素子Ｃ２の出力端に接続されている。また、ＮＯＴ回路素子Ｃ５の出力端は、上側、下側、右側、左側それぞれの画像検出処理要素１２に含まれる信号処理回路２４に接続されている。すなわち、ＮＯＴ回路素子Ｃ５の出力端から出力される信号は、当該画像検出処理要素１２に含まれる信号処理回路２４の出力信号として、上側、下側、右側、左側それぞれの画像検出処理要素１２に含まれる信号処理回路２４に対して出力されるようになっている。
【００２２】
ＮＯＴ回路素子Ｃ６の入力端は、スイッチ回路素子ＳＷ１１を介してＮＯＲ回路素子Ｃ３の出力端に接続されている。また、ＮＯＴ回路素子Ｃ６の出力端は、スイッチ回路素子ＳＷ１２を介してＮＡＮＤ回路素子Ｃ１の上記一方の入力端とＮＯＲ回路素子Ｃ３の上記一方の入力端とのそれぞれに接続されている。
【００２３】
信号処理回路２４は、スイッチ回路素子ＳＷ１〜ＳＷ１２それぞれのＯＮ／ＯＦＦを制御することにより、自信号処理回路２４の出力信号と上下左右の画像検出処理要素１２に含まれる信号処理回路２４の出力信号と間の論理演算処理を行う論理演算回路、左側の画像検出処理要素１２に含まれる信号処理回路２４の出力信号と自信号処理回路２４の出力信号との加算処理を行って右側の画像検出処理要素１２に含まれる信号処理回路２４に出力する加算回路、及び上記論理演算処理または上記加算処理に必要となる情報の一時記憶処理を行う一時記憶回路として機能する。ここで、スイッチ回路素子ＳＷ１〜ＳＷ１２それぞれのＯＮ／ＯＦＦの制御は、図示しないスイッチ制御回路によって行う。なお、信号処理回路２４における論理演算処理、加算処理、一時記憶処理の詳細については後述する。
【００２４】
続いて、本実施形態にかかる画像検出処理装置の動作について説明する。本実施形態にかかる画像検出処理装置１０は、信号処理回路２４を構成するスイッチ回路素子ＳＷ１〜ＳＷ１２それぞれのＯＮ／ＯＦＦタイミングを制御することにより、様々な処理を行うことができる。ここでは、特に、パターンマッチング処理、累積加算処理、及びウィンドウ処理を行う際の画像検出処理装置１０の動作について説明する。
【００２５】
まず、６４個の画像検出処理要素１２によって検出された８画素×８画素の画像情報の中から３画素×３画素の特定の画像パターンを検出するパターンマッチング処理、及びパターンマッチング処理によって検出されたパターンの数を行毎に加算する累積加算処理を行う際の画像検出処理装置１０の動作について説明する。ここでは、検出パターンとして、図３に示すような３画素×３画素のパターンを考える。
【００２６】
図４は、このようなパターンマッチング処理及び累積加算処理を行うための、行デコーダ回路１４から出力される論理信号ｘの時系列パターン、列デコーダ回路１６から出力される論理信号ｙの時系列パターン、スイッチ回路素子ＳＷ１〜ＳＷ１２それぞれのＯＮ／ＯＦＦ制御タイミングを示す図である。また、図５は、図４に示す各時刻における２つのＮＡＮＤ回路素子Ｃ１，Ｃ２、ＮＯＲ回路素子Ｃ３、３つのＮＯＴ回路素子Ｃ４〜Ｃ６それぞれの入出力状態を示す図である。
【００２７】
パターンマッチング処理にあたっては、まず、スイッチ回路素子ＳＷ１〜ＳＷ１２全てをＯＦＦにしておく。また、列デコーダ回路１６からは、論理値０の論理信号ｙを出力しておく。なお、パターンマッチング処理においては、スイッチ回路素子ＳＷ２，ＳＷ４，ＳＷ１１，ＳＷ１２は常時ＯＦＦとしておく。また、スイッチ回路素子ＳＷ２が常時ＯＦＦであるため、行デコーダ回路１４から出力される論理信号ｘは１／０何れの値でもよい（図４においては常時０）。
【００２８】
この状態で、スイッチ回路素子ＳＷ１及びＳＷ３をＯＮとすると（ｔ１）、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端には論理値０が入力されるとともに、上記他方の入力端には、自画像検出処理要素１２への入力信号Ｃ（光検出器２０によって検出された光信号が二値化回路２２によって二値化された信号）が入力される。このとき、ＮＡＮＤ回路素子Ｃ１の出力端からは、上記入力信号Ｃの値に関わらず、論理値１が出力される。同様に、ＮＯＲ回路素子Ｃ３の上記一方の入力端には論理値０が入力されるとともに、上記他方の入力端には、自画像検出処理要素１２への入力信号Ｃが入力される。このとき、ＮＯＲ回路素子Ｃ１の出力端からは、上記入力信号Ｃの反転信号が出力される。また、このとき、ＮＡＮＤ回路素子Ｃ２の上記一方の入力端には論理値１が入力されるとともに、上記他方の入力端には、自画像検出処理要素１２への入力信号Ｃが入力される。このとき、ＮＡＮＤ回路素子Ｃ２の出力端からは、上記入力信号Ｃの反転信号が出力される。
【００２９】
続いて、スイッチ回路素子ＳＷ１０をＯＮとすると（ｔ２）、ＮＯＴ回路素子Ｃ５の入力端には、入力信号Ｃの反転信号が入力される。このとき、ＮＯＴ回路素子Ｃ５の出力端からは、入力信号Ｃが出力される。
【００３０】
ＮＯＴ回路素子Ｃ５の入力信号は、キャパシタへのチャージ電荷によって形成される。したがって、この状態でスイッチ回路素子ＳＷ１０をＯＦＦにしても（ｔ３）、ＮＯＴ回路素子Ｃ５の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ５の入力端には、入力信号Ｃの反転信号が入力され、ＮＯＴ回路素子Ｃ５の出力端からは、入力信号Ｃが出力されている。
【００３１】
続いて、列デコーダ回路１６から出力される論理信号ｙを論理値１にするとともに、スイッチ回路素子ＳＷ８をＯＮにする（ｔ４）。このとき、ＮＯＴ回路素子Ｃ４の入力端には入力信号Ｃの反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは入力信号Ｃが出力される。
【００３２】
ＮＯＴ回路素子Ｃ４の入力信号は、キャパシタへのチャージ電荷によって形成される。したがって、この状態で、スイッチ回路素子ＳＷ８をＯＦＦにしても（ｔ５）、ＮＯＴ回路素子Ｃ４の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ４の入力端には、入力信号Ｃの反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは、入力信号Ｃが出力されている。
【００３３】
続いて、スイッチ回路素子ＳＷ１，ＳＷ３をＯＦＦにするとともに、スイッチ回路素子ＳＷ５，ＳＷ９をＯＮにする（ｔ６）。すると、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端にはＮＯＴ回路素子Ｃ４の出力信号、すなわち、自画像検出処理要素１２への入力信号Ｃが入力される。また、ＮＡＮＤ回路素子Ｃ１の上記他方の入力端には、下側画像検出処理要素１２からの出力信号Ｄが入力される。このとき、ＮＡＮＤ回路素子Ｃ１の出力端からは、自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄとの論理積の反転信号が出力される。なお、この動作からわかるように、ＮＯＴ回路素子Ｃ４とスイッチ回路素子ＳＷ８，ＳＷ９とは、一時記憶回路として機能する。
【００３４】
ＮＡＮＤ回路素子Ｃ１の入力信号は、キャパシタへのチャージ電荷によって形成される。したがって、この状態でスイッチ回路素子ＳＷ９をＯＦＦにしても（ｔ７）、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端への入力状態は、一定時間維持される。すなわち、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端には、入力信号Ｃの反転信号が入力されている。
【００３５】
続いて、スイッチ回路素子ＳＷ８をＯＮにする（ｔ８）。すると、ＮＯＴ回路素子Ｃ４の入力端には、自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄとの論理積の反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは、上記入力信号Ｃと出力信号Ｄとの論理積が出力される。なお、ここでも、ＮＡＮＤ回路素子Ｃ１とスイッチ回路素子ＳＷ９，ＳＷ８とは、一時記憶回路として機能する。
【００３６】
この状態で、スイッチ回路素子ＳＷ８をＯＦＦにしても（ｔ９）、ＮＯＴ回路素子Ｃ４の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ４の入力端には、自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄとの論理積の反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは、上記入力信号Ｃと出力信号Ｄとの論理積が出力される。
【００３７】
続いて、スイッチ回路素子ＳＷ５をＯＦＦにするとともに、スイッチ回路素子ＳＷ７，ＳＷ９をＯＮにする（ｔ１０）。すると、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端には、自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄとの論理積が入力される。また、ＮＡＮＤ回路素子Ｃ１の上記他方の入力端には、右側画像検出処理要素１２からの出力信号Ｒが入力される。このとき、ＮＡＮＤ回路素子Ｃ１の出力端からは、自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄと右側画像検出処理要素１２からの出力信号Ｒとの論理積の反転信号が出力される。
【００３８】
この状態でスイッチ回路素子ＳＷ９をＯＦＦにしても（ｔ１１）、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端への入力状態は、一定時間維持される。すなわち、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端には、入力信号Ｃと出力信号Ｄとの論理積が入力されている。
【００３９】
続いて、スイッチ回路素子ＳＷ８をＯＮにする（ｔ１２）。すると、ＮＯＴ回路素子Ｃ４の入力端には、自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄと右画像検出処理要素１２からの出力信号Ｒとの論理積の反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは、上記入力信号Ｃと出力信号Ｄと出力信号Ｒとの論理積が出力される。
【００４０】
この状態で、スイッチ回路素子ＳＷ８をＯＦＦにしても（ｔ１３）、ＮＯＴ回路素子Ｃ４の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ４の入力端には、自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄと右側画像検出処理要素１２からの出力信号Ｒとの論理積の反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは、上記入力信号Ｃと出力信号Ｄと出力信号Ｒとの論理積が出力される。なお、ここでは、スイッチ回路素子ＳＷ８をＯＦＦにするタイミングにあわせて、スイッチ回路素子ＳＷ７もＯＦＦにする。
【００４１】
続いて、列デコーダ回路１６から出力される論理信号ｙを論理値０にするとともに、スイッチ回路素子ＳＷ１，ＳＷ１０をＯＮにする（ｔ１４）。すると、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端には論理値０が入力される。また、ＮＡＮＤ回路素子Ｃ１の上記他方の入力端には、スイッチ回路素子ＳＷ７をＯＦＦにした後も入力状態が一定時間維持されるため、右側画像検出処理要素１２からの出力信号Ｒが入力される。このとき、ＮＡＮＤ回路素子Ｃ１の出力端からは、上記入力信号Ｃの値に関わらず、論理値１が出力される。同様に、ＮＯＲ回路素子Ｃ３の上記一方の入力端には論理値０が入力される。また、ＮＯＲ回路素子Ｃ３の上記他方の入力端には、スイッチ回路素子ＳＷ７をＯＦＦにした後も入力状態が一定時間維持されるため、右側画像検出処理要素１２からの出力信号Ｒが入力される。このとき、ＮＯＲ回路素子Ｃ１の出力端からは、上記出力信号Ｒの反転信号が出力される。また、このとき、ＮＡＮＤ回路素子Ｃ２の上記一方の入力端には論理値１が入力されるとともに、上記他方の入力端には、右側画像検出処理要素１２からの出力信号Ｒが入力される。このとき、ＮＡＮＤ回路素子Ｃ２の出力端からは、上記出力信号Ｒの反転信号が出力される。さらに、このとき、ＮＯＴ回路素子Ｃ５の入力端には、右側画像検出処理要素１２からの出力信号Ｒの反転信号が入力され、ＮＯＴ回路素子Ｃ５の出力端からは、上記出力信号Ｒが出力される。
【００４２】
この状態でスイッチ回路素子ＳＷ１０をＯＦＦにしても（ｔ１５）、ＮＯＴ回路素子Ｃ５の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ５の入力端には、右側画像検出処理要素１２からの出力信号Ｒの反転信号が入力され、ＮＯＴ回路素子Ｃ５の出力端からは、上記出力信号Ｒが出力されている。
【００４３】
続いて、スイッチ回路素子ＳＷ１をＯＦＦにするとともに、スイッチ回路素子ＳＷ５，ＳＷ９をＯＮにする（ｔ１６）。すると、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端には、自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄと右側画像検出処理要素１２からの出力信号Ｒとの論理積が入力される。また、ＮＡＮＤ回路素子Ｃ１の上記他方の入力端には、右下側画像検出処理要素１２からの出力信号ＲＤが入力される。
【００４４】
ここで、右下画像検出処理要素１２は、自画像検出処理要素１２と信号線を介して直接接続されていない。しかし、上述の動作のように、右側画像検出処理要素１２からの出力信号ＲをＮＯＴ回路素子Ｃ５に一時記憶させておき、当該出力信号Ｒを下側画像検出処理要素１２から読み出すことにより、自画像検出処理要素１２からみて右下に位置する画像検出処理要素１２からの出力信号を得ることができる。このような動作により、自画像検出処理要素１２と信号線を介して直接接続されていないあらゆる画像検出処理要素１２からも、その出力信号を得ることが可能となる。
【００４５】
続いて、この状態でスイッチ回路素子ＳＷ９をＯＦＦにしても（ｔ１７）、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端への入力状態は、一定時間維持される。すなわち、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端には、上記入力信号Ｃと出力信号Ｄと出力信号Ｒとの論理積が入力されている。
【００４６】
続いて、スイッチ回路素子ＳＷ８をＯＮにする（ｔ１８）。すると、ＮＯＴ回路素子Ｃ４の入力端には、自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄと右側画像検出処理要素１２からの出力信号Ｒと右下側画像検出処理要素１２からの出力信号ＲＤとの論理積の反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは、上記入力信号Ｃと出力信号Ｄと出力信号Ｒと出力信号ＲＤとの論理積が出力される。
【００４７】
この状態で、スイッチ回路素子ＳＷ８をＯＦＦにしても（ｔ１９）、ＮＯＴ回路素子Ｃ４の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ４の入力端には、自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄと右側画像検出処理要素１２からの出力信号Ｒと右下側画像検出処理要素１２からの出力信号ＲＤとの論理積の反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは、上記入力信号Ｃと出力信号Ｄと出力信号Ｒと出力信号ＲＤとの論理積が出力される。
【００４８】
以上により、図３に示すような３画素×３画素の特定の画像パターンを検出する処理は終了である。すなわち、自画像検出処理要素１２を中心とした３画素×３画素の出力信号が図３に示すような画像パターンに一致するような画像検出処理要素１２については、ＮＯＴ回路素子Ｃ４の入力端に論理値０が一時記憶されており、ＮＯＴ回路素子Ｃ４の出力端から論理値１が出力されていることになる。
【００４９】
続いて、上記パターンマッチング処理によって検出されたパターンの数（すなわち、ＮＯＴ回路素子Ｃ４の出力端から論理値１が出力されている画像検出処理要素１２の数）を行毎に加算する累積加算処理を行う場合の画像検出処理装置１０の動作について説明する。この場合、ＮＡＮＤ回路素子Ｃ１，Ｃ２とＮＯＲ回路素子Ｃ３とＮＯＴ回路素子Ｃ４，Ｃ５とにより、半加算器が構成される。以下、具体的に説明する。
【００５０】
上述のごとく、ＮＯＴ回路素子Ｃ４の入力端に、自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄと右側画像検出処理要素１２からの出力信号Ｒと右下側画像検出処理要素１２からの出力信号ＲＤとの論理積の反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端から、上記入力信号Ｃと出力信号Ｄと出力信号Ｒと出力信号ＲＤとの論理積が出力されている状態で、スイッチ回路素子ＳＷ５をＯＦＦにするとともに、スイッチ回路素子ＳＷ６，ＳＷ９，ＳＷ１０をＯＮにする（ｔ２０）。すると、ＮＡＮＤ回路素子Ｃ１およびＮＯＲ回路素子Ｃ３それぞれの上記一方の入力端には、自画像検出処理要素１２における画像パターン検出結果（自画像検出処理要素１２への入力信号Ｃと下側画像検出処理要素１２からの出力信号Ｄと右側画像検出処理要素１２からの出力信号Ｒと右下側画像検出処理要素１２からの出力信号ＲＤとの論理積であって、０か１かの論理信号）が入力される。また、ＮＡＮＤ回路素子Ｃ１およびＮＯＲ回路素子Ｃ３それぞれの上記他方の入力端には、左側画像検出処理要素１２から出力された半加算値ＬＳｕｍ０が入力される。すると、ＮＡＮＤ回路素子Ｃ２の出力端から、左側画像検出処理要素１２から出力された半加算値ＬＳｕｍ０と自画像検出処理要素１２における画像パターン検出結果との半加算値Ｓｕｍ０の反転信号が出力されるとともに、ＮＡＮＤ回路素子Ｃ１の出力端から、桁上がり値Ｃａｒｒｙ０の反転信号が出力される。また、ＮＯＴ回路素子Ｃ５の入力端には、上記半加算値Ｓｕｍ０の反転信号が入力され、ＮＯＴ回路素子Ｃ５の出力端からは、上記半加算値Ｓｕｍ０が出力される。ここで、半加算値とは、２つの論理信号の加算結果のうち下位ビットの値であり、桁上がり値とは、２つの論理信号の加算結果のうち上位ビットの値である。
【００５１】
この状態で、出力回路１８には、検出パターン数の行毎の加算結果のうち第１ビット目の値（すなわち２の０乗の係数）が行毎にそれぞれ出力される。続いて、出力回路１８によって上記行毎の加算結果が加算されて出力される。この場合、検出パターン数の行毎の加算結果のうち第２ビット目以降に寄与する値については、各画像検出処理要素１２のＮＯＴ回路素子Ｃ４に一時記憶されることになる。
【００５２】
なお、続いて、スイッチ回路素子ＳＷ９をＯＦＦにするが（ｔ２１）、この状態では、ＮＡＮＤ回路素子Ｃ１及びＮＯＲ回路素子Ｃ３の上記一方の入力端への入力状態は一定時間維持され、出力回路１８における演算処理には影響を及ぼさない。
【００５３】
続いて、スイッチ回路素子ＳＷ８をＯＮにすると（ｔ２２）、ＮＯＴ回路素子Ｃ４の入力端には、上記桁上がり値Ｃａｒｒｙ０の反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは、上記桁上がり値Ｃａｒｒｙ０が出力される。
【００５４】
この状態で、スイッチ回路素子ＳＷ８をＯＦＦにしても（ｔ２３）、ＮＯＴ回路素子Ｃ４の入出力状態は、一定時間維持される。ＮＯＴ回路素子Ｃ４の入力端には、上記桁上がり値Ｃａｒｒｙ０の反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは、上記桁上がり値Ｃａｒｒｙ０が出力されている。
【００５５】
続いて、スイッチ回路素子ＳＷ９をＯＮにする（ｔ２４）。すると、ＮＡＮＤ回路素子Ｃ１およびＮＯＲ回路素子Ｃ３それぞれの上記一方の入力端には、自画像検出処理要素１２のＮＯＴ回路素子Ｃ４に一時記憶されていた桁上がり値Ｃａｒｒｙ０が入力される。また、ＮＡＮＤ回路素子Ｃ１およびＮＯＲ回路素子Ｃ３それぞれの上記他方の入力端には、左側画像検出処理要素１２から出力された半加算値ＬＳｕｍ１が入力される。すると、ＮＡＮＤ回路素子Ｃ２の出力端から、左側画像検出処理要素１２から出力された半加算値ＬＳｕｍ１と上記桁上がり値Ｃａｒｒｙ０との半加算値Ｓｕｍ１の反転信号が出力されるとともに、ＮＡＮＤ回路素子Ｃ１の出力端から、桁上がり値Ｃａｒｒｙ１の反転信号が出力される。また、ＮＯＴ回路素子Ｃ５の入力端には、上記半加算値Ｓｕｍ１の反転信号が入力され、ＮＯＴ回路素子Ｃ５の出力端からは、上記半加算値Ｓｕｍ１が出力される。
【００５６】
この状態で、出力回路１８には、検出パターン数の行毎の加算結果のうち第２ビット目の値（すなわち２の１乗の係数）が行毎にそれぞれ出力される。続いて、出力回路１８によって上記行毎の加算結果が加算されて出力される。この場合、検出パターン数の行毎の加算結果のうち第３ビット目以降に寄与する値については、各画像検出処理要素１２のＮＯＴ回路素子Ｃ４に一時記憶されることになる。
【００５７】
なお、続いて、スイッチ回路素子ＳＷ９をＯＦＦにするが（ｔ２５）、この状態では、ＮＡＮＤ回路素子Ｃ１及びＮＯＲ回路素子Ｃ３の上記一方の入力端への入力状態は一定時間維持され、出力回路１８における演算処理には影響を及ぼさない。
【００５８】
以下、桁上がり値が無くなるまで、ｔ２２からｔ２５までのスイッチング制御を繰り返せばよい。
【００５９】
続いて、対象追跡のためのウィンドウ処理を行う際の画像検出処理装置１０の動作について説明する。ここで、対象追跡のためのウィンドウ処理とは、動き回る対象を追跡するに際し、前フレームにおいて対象が存在した範囲及びその近傍のみを現フレームにおける対象追跡範囲とすべく、現フレームの画像にウィンドウをかける処理をいう。ここでは、対象画素とその上下左右の画素との５画素によって構成される十字型のウィンドウを考え、前フレームにおいて当該ウィンドウ内に対象が検出された場合についてのみ、現フレームにおける当該対象画素を処理対象とする。対象追跡においてこのようなウィンドウ処理を施すことにより、突然現れた（すなわち前フレームでは検出されなかった）外乱画像の影響を効果的に除去することができる。
【００６０】
図６は、このようなウィンドウ処理を行うための、行デコーダ回路１４から出力される論理信号ｘの時系列パターン、列デコーダ回路１６から出力される論理信号ｙの時系列パターン、スイッチ回路素子ＳＷ１〜ＳＷ１２それぞれのＯＮ／ＯＦＦ制御タイミングを示す図である。また、図７は、図６に示す各時刻における２つのＮＡＮＤ回路素子Ｃ１，Ｃ２、ＮＯＲ回路素子Ｃ３、３つのＮＯＴ回路素子Ｃ４〜Ｃ６それぞれの入出力状態を示す図である。
【００６１】
ウィンドウ処理にあたっては、まず、スイッチ回路素子ＳＷ１〜ＳＷ１２全てをＯＦＦにしておく。また、行デコーダ回路１４からは、論理値０の論理信号ｘを出力しておく。なお、ウィンドウ処理においては、スイッチ回路素子ＳＷ１，ＳＷ１０は常時ＯＦＦとしておく。また、スイッチ回路素子ＳＷ１が常時ＯＦＦであるため、列デコーダ回路１６から出力される論理信号ｙは１／０何れの値でもよい（図６においては常時０）。
【００６２】
初期状態（ｔ０）において、ＮＯＴ回路素子Ｃ５の入力端には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐの反転信号が入力されており、ＮＯＴ回路素子Ｃ５の出力端からは、上記出力信号Ｃｐが出力されている。すなわち、ＮＯＴ回路素子Ｃ５には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐが一時記憶されている。同様に、ＮＯＴ回路素子Ｃ６の入力端には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐの反転信号が入力されており、ＮＯＴ回路素子Ｃ６の出力端からは、上記出力信号Ｃｐが出力されている。すなわち、ＮＯＴ回路素子Ｃ６には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐが一時記憶されている。
【００６３】
この状態で、スイッチ回路素子ＳＷ７及びＳＷ１２をＯＮにする（ｔ１）。すると、ＮＯＲ回路素子Ｃ３の上記一方の入力端には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐが入力され、上記他方の入力端には、前フレームにおける右側画像検出処理要素１２の出力信号Ｒｐが入力される。このとき、ＮＯＲ回路素子Ｃ３の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐとの論理和の反転信号が出力される。
【００６４】
この状態でスイッチ回路素子ＳＷ１２をＯＦＦにしても（ｔ２）、ＮＯＲ回路素子Ｃ３の上記一方の入力端への入力状態は、一定時間維持される。すなわち、ＮＯＲ回路素子Ｃ３の上記一方の入力端には、上記出力信号Ｃｐが入力されている。
【００６５】
続いて、スイッチ回路素子ＳＷ１１をＯＮにする（ｔ３）。すると、ＮＯＴ回路素子Ｃ６の入力端には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐと前フレームにおける右側画像検出処理要素１２の出力信号Ｒｐとの論理和の反転信号が入力され、ＮＯＴ回路素子Ｃ６の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐとの論理和が出力される。
【００６６】
この状態で、スイッチ回路素子ＳＷ１１をＯＦＦにしても（ｔ４）、ＮＯＴ回路素子Ｃ６の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ６の入力端には、上記出力信号Ｃｐと出力信号Ｒｐとの論理和の反転信号が入力され、ＮＯＴ回路素子Ｃ６の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐとの論理和が出力される。
【００６７】
続いて、スイッチ回路素子ＳＷ７をＯＦＦにするとともに、スイッチ回路素子ＳＷ６，ＳＷ１２をＯＮにする（ｔ５）。すると、ＮＯＲ回路素子Ｃ３の上記一方の入力端には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐと前フレームにおける右側画像検出処理要素１２の出力信号Ｒｐとの論理和が入力され、上記他方の入力端には、前フレームにおける左側側画像検出処理要素１２の出力信号Ｌｐが入力される。このとき、ＮＯＲ回路素子Ｃ３の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐとの論理和の反転信号が出力される。
【００６８】
この状態でスイッチ回路素子ＳＷ１２をＯＦＦにしても（ｔ６）、ＮＯＲ回路素子Ｃ３の上記一方の入力端への入力状態は、一定時間維持される。すなわち、ＮＯＲ回路素子Ｃ３の上記一方の入力端には、上記出力信号Ｃｐと出力信号Ｒｐとの論理和が入力されている。
【００６９】
続いて、スイッチ回路素子ＳＷ１１をＯＮにする（ｔ７）。すると、ＮＯＴ回路素子Ｃ６の入力端には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐと前フレームにおける右側画像検出処理要素１２の出力信号Ｒｐと前フレームにおける左側画像検出処理要素１２の出力信号Ｌｐとの論理和の反転信号が入力され、ＮＯＴ回路素子Ｃ６の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐとの論理和が出力される。
【００７０】
この状態で、スイッチ回路素子ＳＷ１１をＯＦＦにしても（ｔ８）、ＮＯＴ回路素子Ｃ６の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ６の入力端には、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐとの論理和の反転信号が入力され、ＮＯＴ回路素子Ｃ６の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐとの論理和が出力される。
【００７１】
続いて、スイッチ回路素子ＳＷ６をＯＦＦにするとともに、スイッチ回路素子ＳＷ５，ＳＷ１２をＯＮにする（ｔ９）。すると、ＮＯＲ回路素子Ｃ３の上記一方の入力端には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐと前フレームにおける右側画像検出処理要素１２の出力信号Ｒｐと前フレームにおける左側画像検出処理要素１２の出力信号Ｌｐとの論理和が入力され、上記他方の入力端には、前フレームにおける下側画像検出処理要素１２の出力信号Ｄｐが入力される。このとき、ＮＯＲ回路素子Ｃ３の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐと出力信号Ｄｐとの論理和の反転信号が出力される。
【００７２】
この状態でスイッチ回路素子ＳＷ１２をＯＦＦにしても（ｔ１０）、ＮＯＲ回路素子Ｃ３の上記一方の入力端への入力状態は、一定時間維持される。すなわち、ＮＯＲ回路素子Ｃ３の上記一方の入力端には、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐとの論理和が入力されている。
【００７３】
続いて、スイッチ回路素子ＳＷ１１をＯＮにする（ｔ１１）。すると、ＮＯＴ回路素子Ｃ６の入力端には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐと前フレームにおける右側画像検出処理要素１２の出力信号Ｒｐと前フレームにおける左側画像検出処理要素１２の出力信号Ｌｐと前フレームにおける下側画像検出処理要素１２の出力信号Ｄｐとの論理和の反転信号が入力され、ＮＯＴ回路素子Ｃ６の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐと出力信号Ｄｐとの論理和が出力される。
【００７４】
この状態で、スイッチ回路素子ＳＷ１１をＯＦＦにしても（ｔ１２）、ＮＯＴ回路素子Ｃ６の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ６の入力端には、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐと出力信号Ｄｐとの論理和の反転信号が入力され、ＮＯＴ回路素子Ｃ６の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐと出力信号Ｄｐとの論理和が出力される。
【００７５】
続いて、スイッチ回路素子ＳＷ５をＯＦＦにするとともに、スイッチ回路素子ＳＷ４，ＳＷ１２をＯＮにする（ｔ１３）。すると、ＮＯＲ回路素子Ｃ３の上記一方の入力端には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐと前フレームにおける右側画像検出処理要素１２の出力信号Ｒｐと前フレームにおける左側画像検出処理要素１２の出力信号Ｌｐと前フレームにおける下側画像検出処理要素１２の出力信号Ｄｐとの論理和が入力され、上記他方の入力端には、前フレームにおける上側画像検出処理要素１２の出力信号Ｕｐが入力される。このとき、ＮＯＲ回路素子Ｃ３の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐと出力信号Ｄｐと出力信号Ｕｐとの論理和の反転信号が出力される。
【００７６】
この状態でスイッチ回路素子ＳＷ１２をＯＦＦにしても（ｔ１４）、ＮＯＲ回路素子Ｃ３の上記一方の入力端への入力状態は、一定時間維持される。すなわち、ＮＯＲ回路素子Ｃ３の上記一方の入力端には、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐと出力信号Ｄｐとの論理和が入力されている。
【００７７】
続いて、スイッチ回路素子ＳＷ１１をＯＮにする（ｔ１５）。すると、ＮＯＴ回路素子Ｃ６の入力端には、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐと前フレームにおける右側画像検出処理要素１２の出力信号Ｒｐと前フレームにおける左側画像検出処理要素１２の出力信号Ｌｐと前フレームにおける下側画像検出処理要素１２の出力信号Ｄｐと前フレームにおける上側画像検出処理要素１２の出力信号Ｕｐとの論理和の反転信号が入力され、ＮＯＴ回路素子Ｃ６の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐと出力信号Ｄｐと出力信号Ｕｐとの論理和が出力される。
【００７８】
この状態で、スイッチ回路素子ＳＷ１１をＯＦＦにしても（ｔ１６）、ＮＯＴ回路素子Ｃ６の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ６の入力端には、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐと出力信号Ｄｐと出力信号Ｕｐとの論理和の反転信号が入力され、ＮＯＴ回路素子Ｃ６の出力端からは、上記出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐと出力信号Ｄｐと出力信号Ｕｐの論理和が出力される。以下、出力信号Ｃｐと出力信号Ｒｐと出力信号Ｌｐと出力信号Ｄｐと出力信号Ｕｐの論理和をウィンドウ信号Ｗｉｎと呼ぶ。
【００７９】
続いて、スイッチ回路素子ＳＷ４をＯＦＦにするとともに、スイッチ回路素子ＳＷ３，ＳＷ１２をＯＮにする（ｔ１７）。すると、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端には、上記ウィンドウ信号Ｗｉｎが入力され、上記他方の入力端には、現フレームにおける自画像検出処理要素１２への入力信号Ｃが入力される。このとき、ＮＡＮＤ回路素子Ｃ１の出力端からは、上記ウィンドウ信号Ｗｉｎと入力信号Ｃとの論理積の反転信号が出力される。
【００８０】
この状態でスイッチ回路素子ＳＷ１２をＯＦＦにしても（ｔ１８）、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端への入力状態は、一定時間維持される。すなわち、ＮＡＮＤ回路素子Ｃ１の上記一方の入力端には、上記ウィンドウ信号Ｗｉｎが入力されている。
【００８１】
続いて、スイッチ回路素子ＳＷ８をＯＮにする（ｔ１９）。すると、ＮＯＴ回路素子Ｃ４の入力端には、上記ウィンドウ信号Ｗｉｎと入力信号Ｃとの論理積の反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは、上記ウィンドウ信号Ｗｉｎと入力信号Ｃとの論理積が出力される。
【００８２】
この状態で、スイッチ回路素子ＳＷ８をＯＦＦにしても（ｔ２０）、ＮＯＴ回路素子Ｃ４の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ４の入力端には、上記ウィンドウ信号Ｗｉｎと入力信号Ｃとの論理積の反転信号が入力され、ＮＯＴ回路素子Ｃ４の出力端からは、上記ウィンドウ信号Ｗｉｎと入力信号Ｃとの論理積が出力されている。
【００８３】
続いて、スイッチ回路素子ＳＷ３をＯＦＦにするとともに、スイッチ回路素子ＳＷ２，ＳＷ９，ＳＷ１１をＯＮにする（ｔ２１）。すると、ＮＯＲ回路素子Ｃ３の上記一方の入力端には、上記ウィンドウ信号Ｗｉｎと入力信号Ｃとの論理積が入力され、上記他方の入力端には、論理値０が入力される。このとき、ＮＯＲ回路素子Ｃ３の出力端からは、上記ウィンドウ信号Ｗｉｎと入力信号Ｃとの論理積の反転信号が出力される。また、ＮＯＴ回路素子Ｃ６の入力端には、上記ウィンドウ信号Ｗｉｎと入力信号Ｃとの論理積の反転信号が入力され、ＮＯＴ回路素子Ｃ６の出力端からは、上記ウィンドウ信号Ｗｉｎと入力信号Ｃとの論理積が出力される。
【００８４】
この状態で、スイッチ回路素子ＳＷ２，ＳＷ９，ＳＷ１１をＯＦＦにする（ｔ２２）。ここで、ＳＷ１１がＯＦＦにされても、ＮＯＴ回路素子Ｃ６の入出力状態は、一定時間維持される。すなわち、ＮＯＴ回路素子Ｃ６の入力端には、上記ウィンドウ信号Ｗｉｎと入力信号Ｃとの論理積の反転信号が入力され、ＮＯＴ回路素子Ｃ６の出力端からは、上記ウィンドウ信号Ｗｉｎと入力信号Ｃとの論理積が出力されている。
【００８５】
以上により、ウィンドウ処理は終了である。すなわち、前フレームにおいて自画素およびその上下左右の画素のいずれかに対象が存在し（すなわち出力信号Ｃｐ，Ｒｐ，Ｌｐ，Ｄｐ，Ｕｐのいずれかが１）、かつ現フレームにおいて対象を検出した（すなわち入力信号Ｃが１）画像検出処理要素１２については、ＮＯＴ回路素子Ｃ４およびＮＯＴ回路素子Ｃ６それぞれの入力端に論理値０が一時記憶されており、ＮＯＴ回路素子Ｃ４およびＮＯＴ回路素子Ｃ６それぞれの出力端から論理値１が出力されていることになる。
【００８６】
以下、ＮＯＴ回路素子Ｃ４に一時記憶された論理値を行毎に累積加算する手順は、既に述べたとおりである。
【００８７】
なお、このようなウィンドウ処理においては、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐを、現フレームにおける自画像検出処理要素１２の入力信号Ｃの処理時まで、ＮＯＴ回路素子Ｃ６に一時記憶させておかなければならない。このような、比較的長期の一時記憶を実現するためには、以下のようにすればよい。すなわち、スイッチ回路素子ＳＷ１〜ＳＷ１２の総てがＯＦＦになった状態から、まず、スイッチ回路素子ＳＷ２，ＳＷ１２をＯＮにして、ＮＯＲ回路素子Ｃ３の上記一方の入力端に、前フレームにおける自画像検出処理要素１２の出力信号Ｃｐを入力し、ＮＯＲ回路素子Ｃ３の上記他方の入力端に、論理値０の論理信号を入力する。この場合、ＮＯＲ回路素子Ｃ３の出力端からは、上記出力信号Ｃｐの反転信号が出力される。
【００８８】
続いて、スイッチ回路素子ＳＷ１１をＯＮにすると、ＮＯＴ回路素子Ｃ６の入力端に上記出力信号Ｃｐの反転信号が入力され、ＮＯＴ回路素子Ｃ６の出力端から上記出力信号Ｃｐが出力され、ＮＯＲ回路素子Ｃ３とＮＯＴ回路素子Ｃ６とで安定なフィードバック回路が構成される。この状態で、出力信号Ｃｐを次フレームの処理時まで一時記憶することができる。
【００８９】
続いて、本実施形態にかかる画像検出処理装置の効果について説明する。本実施形態にかかる画像検出処理装置は、論理演算回路と加算回路と一時記憶回路として機能する信号処理回路２４を備え、１２このスイッチ回路素子ＳＷ１〜ＳＷ１２それぞれのＯＮ／ＯＦＦを制御することによって論理演算回路の機能と加算回路の機能と一時記憶回路の機能とのそれぞれを実行させる。従って、論理演算回路と加算回路との双方を個別に形成する場合や汎用メモリを別途形成する場合などと比較して信号処理回路２４の面積を小さくすることができる。その結果、画像検出処理要素１２のさらなる小型化が実現し、画像検出処理装置１０における単位面積あたりの画素数をさらに大きくすることが可能となる。
【００９０】
また、本実施形態にかかる画像検出処理装置１０においては、上記複数の画像検出処理要素１２を１チップ上に形成することで、画像検出処理装置１０を極めてコンパクトに構成できる。
【００９１】
また、上記画像検出処理装置１０においては、６４個の画像検出処理要素１２が８行８列の２次元アレイ状に配列されていたが、画像検出処理要素１２の数および配列パターンはこれに限定されるものではない。例えば、画像検出処理要素１２を、１６行１６列の２次元アレイ状に配列してもよいし、８行１６列の長方形型の２次元アレイ状に配列してもよい。
【００９２】
また、画像検出処理装置１０の動作の説明においては、パターンマッチング処理、累積加算処理、及びウィンドウ処理を例にあげたが、スイッチ回路素子ＳＷ１〜ＳＷ１２それぞれのＯＮ／ＯＦＦを制御することによって、これ以外にも種々の信号処理を行わせることが可能となる。すなわち、本実施形態にかかる画像検出処理装置１０は、極めて汎用性の高い画像検出処理装置となる。
【図面の簡単な説明】
【００９３】
【図１】図１は、画像検出処理装置の模式的な構成図である。
【図２】図２は、画像検出処理要素の模式的な構成図である。
【図３】図３は、検出対象となる画像パターンを示す図である。
【図４】図４は、スイッチ回路素子ＳＷ１〜ＳＷ１２それぞれのＯＮ／ＯＦＦ制御タイミングを示す図である。
【図５】図５は、図４に示す各時刻における２つのＮＡＮＤ回路素子Ｃ１，Ｃ２、ＮＯＲ回路素子Ｃ３、３つのＮＯＴ回路素子Ｃ４〜Ｃ６それぞれの入出力状態を示す図である。
【図６】図６は、スイッチ回路素子ＳＷ１〜ＳＷ１２それぞれのＯＮ／ＯＦＦ制御タイミングを示す図である。
【図７】図７は、図６に示す各時刻における２つのＮＡＮＤ回路素子Ｃ１，Ｃ２、ＮＯＲ回路素子Ｃ３、３つのＮＯＴ回路素子Ｃ４〜Ｃ６それぞれの入出力状態を示す図である。
【符号の説明】
【００９４】
１０…画像検出処理装置、１２…画像検出処理要素、１４…行デコーダ回路、１６…列デコーダ回路、１８…出力回路、２０…光検出器、２２…二値化回路、２４…信号処理回路、Ｃ１，Ｃ２…ＮＡＮＤ回路素子、Ｃ３…ＮＯＲ回路素子、Ｃ４〜Ｃ６…ＮＯＴ回路素子、ＳＷ１〜ＳＷ１２…スイッチ回路素子
【図１】
2005078348.tif 000003
【図２】
2005078348.tif 000004
【図３】
2005078348.tif 000005
【図４】
2005078348.tif 000006
【図５】
2005078348.tif 000007
【図６】
2005078348.tif 000008
【図７】
2005078348.tif 000009