(57)【要約】【課題】  高性能化されたペルチェモジュール、およびその高性能化されたペルチェモジュールを製作する方法を提供すること。【解決手段】  基板１２上にレジスト２０を塗布する塗布工程と、レジスト２０をパターン化してレジストパターン２０ａを格子状に形成するとともにレジストパターン２０ａによって複数の凹部２０ｂを形成する凹部形成工程と、複数の凹部２０ｂ内に電極１７を形成する電極形成工程と、レジストパターン２０ａを除去する除去工程とを有するペルチェモジュールの製作方法において、レジスト２０には、アクリル系ポリマーと、多官能アクリレートと、感光剤とを含むアクリル系レジストを使用することを特徴とする。【選択図】    図２
2005159338.tif 000002
【特許請求の範囲】
【請求項１】
基板上にレジストを塗布する塗布工程と、前記レジストをパターン化してレジストパターンを格子状に形成するとともに前記レジストパターンによって複数の凹部を形成する凹部形成工程と、前記複数の凹部内に電極を形成する電極形成工程と、前記レジストパターンを除去する除去工程とを有するペルチェモジュールの製作方法において、
前記レジストには、アクリル系ポリマーと、多官能アクリレートと、感光剤とを含むアクリル系レジストを使用することを特徴とするペルチェモジュールの製作方法。
【請求項２】
電極の厚さをＤ、隣接する前記電極間の距離をＳとしたときのアスペクト比Ｄ／Ｓが１．２５より大きくなるように形成されることを特徴とするペルチェモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フォトリソグラフィ技術を用いて製作されるペルチェモジュールの製作方法およびペルチェモジュールに関する。
【背景技術】
【０００２】
ペルチェモジュールは、直流電流を流すことによって例えばヒートポンプとして作動する熱電変換デバイスであり、冷却・加熱及び温度制御を行うことができるものである。
図２２は、ペルチェモジュールの構造の概略を示す図である。
ペルチェモジュール１は、セラミック製の基板２と、熱電半導体配列３と、セラミック製の基板４とを備えている。
このペルチェモジュール１において、基板２上に熱電半導体配列３が設置され、その熱電半導体配列３の上部には、その熱電半導体配列３を基板２と挟み込むようにセラミック製の基板４が設置されている。
【０００３】
熱電半導体配列３は、複数のＰ型熱電半導体５と複数のＮ型熱電半導体６とにより構成される。熱電半導体配列３は、複数のＰ型熱電半導体５と複数のＮ型熱電半導体６とが電気的に直列に配置されるように、Ｐ型熱電半導体５とＮ型熱電半導体６との両端が基板２，４に設けられた複数の銅電極７，８に接合されている。すなわち、各銅電極７あるいは８には、それぞれ一対のＰ型熱電半導体５とＮ型熱電半導体６とが接続されるようになっている。また、電気的に直列に配置された複数の銅電極７の末端に設置された銅電極７ａには、電源Ｅに接続され、直流電流が流れるようにリード線９が設けられている。
【０００４】
従来のペルチェモジュール１において、基板２に具備された銅電極７は以下のようにして製作される。銅電極８も同様にして製作されるが、ここではその説明を省略する。
すなわち、図２３に示すように、基板２の表面に下地となる金属層２ａを形成し、その金属層２ａ上に、ドライフィルム等のレジスト１０を塗布する。その後、レジスト１０の光化学反応を利用して目的の形状を転写するフォトリソグラフィ技術を用いてレジストパターン１０ａを格子状に形成する。このレジストパターン１０ａをマスクとして形成された凹部１０ｂにメッキにより銅電極７を形成する。
そして、レジストパターン１０ａを基板２上から剥離し、最後にその剥離されたレジストパターン１０ａの下側に設けられていた金属層２ａをエッチング等によって除去する。
【０００５】
ここで、フォトリソグラフィ技術を用いてレジストを除去する方法の従来例を挙げる。
フォトリソグラフィ技術は、従来から、プリント配線板（ＰＷＢ）、半導体集積回路（ＬＳＩ）、液晶表示板（ＬＣＤ）、フォトマスク、リードフレーム等の微細加工部品などの物品を製作する場合、回路パターンなどのパターンを精密かつ微細に形成するのに用いられている。
フォトリソグラフィ技術では、被加工層を表面に形成した基板の上に感光性高分子材料を有機溶剤に溶解した感光性樹脂組成物であるレジストを塗布し、プリベークにより余分な有機溶剤を蒸発させて、レジスト膜を形成する。レジスト膜に部分的に光を照射して、被照射部分の現像液に対する溶解度を変化させる。露光工程では、通常、フォトマスクを介して、レジスト膜上にパターン状に光を照射する。次に、現像液を用いて、不要な部分のレジスト膜を溶解除去して、基板上にレジストパターンを形成する。このレジストパターンをマスクとして、基板上の被加工層を加工処理する。加工処理としては、例えば、エッチング、イオン注入、ドーピングなどがある。最後に、不要なレジストパターンを基板上から除去する（特許文献１参照）。
【特許文献１】特開２０００−６６４１７号公報（第２頁）
【０００６】
図２４は、ペルチェモジュール１の原理を示す図である。
電源ＥからＮ型熱電半導体６の方へ直流電流を流すと、Ｎ型熱電半導体６において電子が銅電極８から銅電極７へ移動することによって、銅電極８から銅電極７へ電子により熱が運搬される。Ｐ型熱電半導体５においては、正孔が銅電極８から銅電極７へ移動することによって、その正孔がＮ型熱電半導体６における電子と同様に作用して、銅電極８から銅電極７へ熱が運搬される。このとき銅電極７側から十分な放熱を行うと、銅電極８側から吸熱作用を連続に得ることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記従来のペルチェモジュール１においては、レジストパターン１０ａを基板２から剥離させる際、そのレジストパターン１０ａを膨潤させて金属層２ａとの接着面にずれを生じさせることによって剥離させている。このとき、基板２上に形成された電極の厚さＤと電極間のスペースとの比Ｄ／Ｓ（以下、アスペクト比という）は１．２５以下とされている。また、レジストの高さをＨとするとメッキがレジストパターンの凹部から溢れ出ないようにＨ≧Ｄの関係になっている必要がある。
【０００８】
アスペクト比Ｄ／ＳをＤ／Ｓ＞１．２５としてレジストパターン１０ａを金属層２ａから剥離しようとすると、そのレジストパターン１０ａを膨潤させたときに、その両端に隣接する銅電極７，７間に圧迫され、レジストパターン１０ａがその銅電極７，７間から抜け出せなくなってしまい、レジストパターン１０ａを無理に剥離しようとすればそのレジストパターン１０ａの取り残しを生じてしまうことから、アスペクト比をＤ／Ｓ＞１．２５とすることができないという問題があった。なお、後述する実施例において、従来のレジストパターンではアスペクト比Ｄ／ＳをＤ／Ｓ＞１．２５としたとき、レジストパターンの剥離残り面積が生じるという試験結果を示している。
【０００９】
また、アスペクト比がＤ／Ｓ≦１．２５となることによって、レジストパターン１０ａを形成する際、高さＤに対してレジストパターン１０ａの幅Ｓを広げる必要があるため、基板２の面積に対して実装できる銅電極７の面積が限定されてしまう。この結果、熱電半導体の実装面積が限定されてしまうため、熱を運ぶ電子および正孔の数を増やすことができず、より多くの熱の運搬が可能な高性能のペルチェモジュールの実現を妨げる要因となっていた。
【００１０】
仮に、レジストパターン１０ａの幅Ｓを狭くすると、Ｄ／Ｓ≦１．２５の関係から凹部１０ｂに形成された銅電極７の厚さが薄くなるため、その銅電極７の断面積が小さくなって電気抵抗が増大するとともに、ジュール熱が増大して電力損失が大きくなり、ペルチェモジュール１の性能が低下してしまうという問題があった。
【００１１】
この発明は、このような事情を考慮してなされたもので、高性能化されたペルチェモジュール、およびその高性能化されたペルチェモジュールを製作する方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
この発明は、上記課題を解決するため、以下の手段を採用する。
請求項１に係る発明は、基板上にレジストを塗布する塗布工程と、前記レジストをパターン化してレジストパターンを格子状に形成するとともに前記レジストパターンによって複数の凹部を形成する凹部形成工程と、前記複数の凹部内に電極を形成する電極形成工程と、前記レジストパターンを除去する除去工程とを有するペルチェモジュールの製作方法において、前記レジストには、アクリル系ポリマーと、多官能アクリレートと、感光剤とを含むアクリル系レジストを使用することを特徴とする。
【００１３】
この発明によれば、レジストにアクリル系ポリマーと、多官能アクリレートと、感光剤とを含むアクリル系レジストを使用することによって、レジストパターンを形成し、電極層形成後にレジストパターンを剥離する際、有機アミンを使用して溶解することが可能となるため、アスペクト比Ｄ／Ｓが１．２５より大きくても剥離残りを生じることなく除去することができる。さらに、レジストパターンを格子状に形成する際、そのレジストが２Ｐａ・ｓ以上の高粘度であるため、レジストを１００μｍ程度まで厚く塗布することができ、電極を厚く、すなわちペルチェモジュールを側面から見たときの断面積を大きくすることができる。このため、電極の電気抵抗を小さくすることができる。
【００１４】
請求項２に係る発明は、ペルチェモジュールにおいて、電極の厚さをＤ、隣接する前記電極間の距離をＳとしたときのアスペクト比Ｄ／Ｓが１．２５より大きくなるように形成されることを特徴とする。
【００１５】
この発明によれば、アスペクト比Ｄ／Ｓが１．２５より大きくなるように形成されることにより、一定の電極厚さＤおよび一定の電極ピッチに対して、電極間の距離Ｓが小さく設定されることによって、レジストパターンによって格子状に形成された凹部の面積が広くなるとともに、この凹部内に形成される電極の面積が広くなる。電極の面積が広くなることで、この電極上に実装できる熱電半導体の面積が増加するため、より多くの電子および正孔により熱が運搬されることとなる。
【発明の効果】
【００１６】
請求項１に係る発明によれば、レジストにアクリル系ポリマーと、多官能アクリレートと、感光剤とを含むアクリル系レジストを使用することによって、レジストパターンを形成し、電極層形成後にレジストパターンを剥離する際、有機アミンを使用して溶解することが可能となるため、アスペクト比Ｄ／Ｓが１．２５より大きくても剥離残りを生じることなく除去することができる。さらに、レジストパターンを格子状に形成する際、そのレジストが２Ｐａ・ｓ以上の高粘度であるため、レジストを１００μｍ程度まで厚く塗布することができ、電極を厚く、すなわちペルチェモジュールを側面から見たときの断面積を大きくすることができる。このため、電極の電気抵抗を小さくすることができる。したがって、高性能化されたペルチェモジュールを製作する方法を提供することができる。
【００１７】
請求項２に係る発明によれば、アスペクト比Ｄ／Ｓが１．２５より大きくなるように形成されることにより、一定の電極厚さＤおよび一定の電極ピッチに対して、電極間の距離Ｓが小さく設定されることによって、レジストパターンによって格子状に形成された凹部の面積が広くなるとともに、この凹部内に形成される電極の面積が広くなる。電極の面積が広くなることで、この電極上に実装できる熱電半導体の面積が増加するため、より多くの電子および正孔により熱が運搬されることとなる。したがって、ペルチェモジュールを高性能化することができる。
【発明を実施するための最良の形態】
【００１８】
以下、この発明の実施の形態について、図面を参照して説明する。
図１は、この発明における実施の形態を示す図であって、この発明を適用したペルチェモジュールの概略を示す図である。
ペルチェモジュール１１は、セラミック製の基板１２と、熱電半導体配列１３と、セラミック製の基板１４とを備えている。
このペルチェモジュール１１において、基板１２上に熱電半導体配列１３が設置され、その熱電半導体配列１３の上部には、その熱電半導体配列１３を基板１２と挟み込むように基板１４が設置されている。
【００１９】
熱電半導体配列１３は、複数のＰ型熱電半導体１５と、複数のＮ型熱電半導体１６とにより構成される。熱電半導体配列１３は、複数のＰ型熱電半導体１５と複数のＮ型熱電半導体１６とが電気的に直列に配置されるように、Ｐ型熱電半導体１５とＮ型熱電半導体１６との両端が基板１２，１４に設けられた複数の銅電極１７，１８に接合されている。すなわち、各銅電極１７あるいは１８には、それぞれ一対のＰ型熱電半導体１５とＮ型熱電半導体１６とが接続されるようになっている。また、電気的に直列に配置された複数の銅電極１７，１８の末端に設置された銅電極１７ａには、電源Ｅに接続され、直流電流が流れるようにリード線１９が設けられている。
【００２０】
本発明のペルチェモジュール１１において、基板１２に具備された銅電極１７は以下のようにして製作される。銅電極１８も同様にして製作されるが、ここではその説明を省略する。
すなわち、図２に示すように、基板１２の表面を洗浄し、基板１２の表面に銅等の電極の下地となる金属層１２ａを真空蒸着装置あるいはスパッタ装置等を用いて全面に真空成膜する。その金属層１２ａ上に、レジスト２０をスピンコート等で全面に塗布する（塗布工程）。
【００２１】
このレジスト２０は、アクリル性ポリマーと多官能アクリレートと、感光剤とを含むアクリル系レジストであり、例えば、アクリル系樹脂（含有率２５〜３５％）と、多官能アクリレート（含有率１０〜２０％）と、メタクリル酸エステル（含有率０．１〜１０％）と、ベンゾイン系感光剤（５〜１５％）と、３−メトキシプロピオン酸メチル（含有率３０〜４０％）とからなる。
【００２２】
その後、フォトリソグラフィ技術を用いて格子状となるようにレジストパターン２０ａを形成する（凹部形成工程）。ここで、レジストパターン２０ａの高さＨは電極の厚さＤ以上にする。レジストパターン２０ａの幅（電極間の距離）Ｓはアスペクト比Ｄ／Ｓが１．２５より大きくなるように形成する。
【００２３】
このレジストパターン２０ａをマスクとして、レジスト２０が除去されたことによって形成された凹部２０ｂに銅メッキを行って銅電極１７を形成する（電極形成工程）。必要に応じて、銅メッキ上にニッケルメッキを形成し、あるいはそのニッケルメッキ上に金メッキを形成する。
【００２４】
そして、レジストパターン２０ａを、有機アミン、例えばジメチルスルフォキシドを用いて基板２上から溶解除去し、あるいは酸素プラズマまたはＵＶオゾン等で灰化除去する（除去工程）。ここで、レジストパターン２０ａが金属層１２ａとの化学反応によって変質層を生じさせて溶解しなかった場合には、灰化除去を最終的な除去工程とする。
その後、レジストパターン２０ａが除去されて基板１２上に露出した金属層１２ａをエッチング等によって除去して、最後に、銅電極１７を熱処理等によってその応力およびひずみを除去する。
【００２５】
図３は、ペルチェモジュール１１の原理を示す図である。
このペルチェモジュール１１は、図２４におけるペルチェモジュール１と同様の原理で、電源ＥからＮ型熱電半導体１６の方へ直流電流を流すと、Ｎ型熱電半導体１６において電子が銅電極１８から銅電極１７へ移動するとともに、Ｐ型熱電半導体１５において正孔が銅電極１８から銅電極１７へ移動することによって、銅電極１８から銅電極１７へ熱が運搬される。このとき銅電極１７側から十分な放熱を行うと、銅電極１８側から吸熱作用を連続に得ることができる。
【００２６】
この場合、レジストにアクリル系ポリマーと多官能アクリレートとメタクリル酸エステルとベンゾイン系感光剤と３−メトキシプロピオン酸とが含まれるアクリル系レジストを使用することによって、レジストパターンを形成した後電極層を形成してレジストパターンを剥離する際、有機アミンを使用してレジストを溶解することが可能となるため、レジストの剥離残りを生じることなくアスペクト比Ｄ／Ｓを１．２５より大きくすることができる。さらに、レジストパターン２０ａを格子状に形成する際、そのレジストが２Ｐａ・ｓ以上の高粘度であるため、レジストを１００μｍ程度まで厚く塗布することができ、電極を厚く、すなわちペルチェモジュール１１を側面から見たときの電極の断面積を大きくすることができる。このため、電極の電気抵抗を小さくすることができる。
【００２７】
したがって、ペルチェモジュール１１において、アスペクト比Ｄ／Ｓが大きく設定されることによって、Ｄが一定の場合レジストパターン２０ａの幅Ｓが小さくなるため、レジストパターン２０ａによって格子状に形成された凹部２０ｂ内に形成される電極１７の、ペルチェモジュール１１を上面から見たときの面積が広くされる。電極の面積が広くなることで、この電極上に実装できる熱電半導体の面積が増加するため、より多くの電子および正孔により熱が運搬される。
これらについては銅電極１８においても同様のことが言える。したがって、ペルチェモジュール１１の熱電変換効率が改善されることとなる。
【００２８】
上記の構成によれば、ペルチェモジュール１１において、それぞれの銅電極１７，１８の面積が広くされ、それぞれの熱電半導体１５，１６における正孔、電子の移動によって、ペルチェモジュール１１内でより多くの熱が交換されることとなり、ペルチェモジュール１１の熱電変換効率が改善されることとなるので、ペルチェモジュール１１を高性能化することができる。
また、それぞれの銅電極１７，１８の面積が広くされることによって、それぞれの銅電極１７，１８と基板１２，１４との接触面積およびそれぞれの銅電極１７，１８と熱電半導体１５，１６との接着面積が増大するので、耐衝撃性、耐振動性等を改善することができる。
【００２９】
また、本発明に用いられるレジストパターン２０ａは、除去工程において、従来用いられているドライフィルムのように膨潤によって基板から剥離されるのではなく、溶解あるいは灰化によって除去されるので、アスペクト比Ｄ／Ｓを１．２５より大きくしても取り残しを生じずに剥離されることが可能である。
【００３０】
また、ペルチェモジュール１１を製作する際、レジスト２０が２Ｐａ・ｓ以上の高粘度であるため、レジストを１００μｍ程度まで厚く塗布することができ、電極を厚く、すなわちペルチェモジュール１１を側面から見たときの断面積を大きくするとともに、Ｄ／Ｓ＞１．２５となるようなレジストパターン２０ａを形成することができる。
さらに、レジストパターン２０ａによって格子状に形成された凹部の面積が広くされるので、電極を大きく、すなわちペルチェモジュールを上面から見たときの電極の面積を大きくすることができる。これにより、より多くの熱が運搬される高性能なペルチェモジュール１１の実現が可能である。
【００３１】
なお、上記実施の形態において、レジスト２０は、高粘度の特性を有し、レジストパターン２０ａのアスペクト比Ｈ／Ｓを１．２５より大きいとすることができ、溶解除去または灰化除去が可能であれば、アクリル系樹脂と、多官能アクリレートと、メタクリル酸エステルと、ベンゾイン系感光剤と、３−メトキシプロピオン酸メチルとを備えた構成の感光性樹脂組成物に限らない。
【実施例１】
【００３２】
以下に、本発明におけるペルチェモジュールの性能を確認するために行った試験の結果を説明する。
図４および図５は、この試験に用いたペルチェモジュールを示す図であり、その仕様は表１に示すとおりである。ここで、ペルチェモジュール１１において、基板１２，１４を同寸法の矩形板とし、各辺の長さをそれぞれａ１，ａ２とする。また、基板１２，１４の外縁部と基板１２，１４内で最も外側に配置される銅電極１７，１８の外縁部との距離を電極基板外周マージンｄとし、Ｐ型熱電半導体１５およびＮ型熱電半導体１６の高さをチップ高さｈとし、銅電極１７，１８の外縁部とＰ型熱電半導体１５あるいはＮ型熱電半導体１６の外縁部との距離をチップ電極マージンｔとする。
【００３３】
【表１】
2005159338.tif 000003
【００３４】
隣接する各銅電極１７，１７間あるいは１８，１８間の距離を電極間スペースＳとし、図６にその電極間スペースＳと、ペルチェモジュール１１によって吸熱される吸熱量Ｑとの関係を示す。また、図７には、電極間スペースＳと、基板１２，１４に対する衝撃試験前後の抵抗値変化の割合との関係、図８には、電極間スペースＳと、基板１２，１４に対する振動試験前後の抵抗値変化の割合との関係を示す。
なお、衝撃試験は、
ＭＩＬ規格  ＳＴＤ−８８３，２００２  Ｃｏｎｄｉｔｉｏｎ  Ｂ  １５００Ｇ  ０．５ｍｍＳｅｃ
に基づくものであり、また、振動試験は、
ＭＩＬ規格  ＳＴＤ−８８３，２００７  Ｃｏｎｄｉｔｉｏｎ  Ａ  ２０Ｇ  ２０〜２ｋＨｚ
に基づくものである。
【００３５】
また、銅電極１７，１８の高さを電極高さＤとしてアスペクト比Ｄ／Ｓを求め、図９にそのアスペクト比Ｄ／Ｓに対する従来のレジストパターン１における剥離残り面積の割合および本発明のレジストパターン１１における剥離残り面積の割合との関係を示す。
【００３６】
図６によれば、電極間スペースＳが小さいほど吸熱量Ｑが大きくなり、また、同じ電極間スペースＳではチップ電極マージンが小さいほど吸熱量Ｑが大きくなる。すなわち、ペルチェモジュール１１は、電極間スペースＳを小さくし、電極マージンを小さくすることによって、吸熱量Ｑが大きくなり高性能化することとなる。
【００３７】
図７によれば、電極間スペースＳが大きいほど衝撃試験後の抵抗値変化の割合が大きくなり、また、同じ電極間スペースＳではチップ電極マージンが大きいほど衝撃試験後の抵抗値変化の割合が大きくなる。すなわち、ペルチェモジュール１１は、電極間スペースＳを小さくし、電極マージンを小さくすることによって、衝撃による性能低下が緩和されることとなる。
【００３８】
図８によれば、電極間スペースＳが大きいほど振動試験後の抵抗値変化の割合が大きくなり、また、同じ電極間スペースＳではチップ電極マージンが大きいほど振動試験後の抵抗値変化の割合が大きくなる。すなわち、ペルチェモジュール１１は、電極間スペースＳを小さくし、電極マージンを小さくすることによって、振動による性能低下が緩和されることとなる。
【００３９】
図９によれば、アスペクト比Ｄ／Ｓが１．２５より大きいとき、従来のペルチェモジュールに用いられるレジストパターンの剥離残り面積の割合が０より大きくなって増加する一方、本発明のペルチェモジュールに用いられるレジストパターンの剥離残り面積の割合は０を維持している。すなわち、本発明のペルチェモジュール１１において、アスペクト比Ｄ／Ｓが１．２５より大きい場合でもペルチェモジュールに用いられるレジストパターンは完全に剥離されることとなる。
【実施例２】
【００４０】
次に、大型のペルチェモジュールを用いて、本発明におけるペルチェモジュールの性能を確認するために行った試験の結果を説明する。
図１０および図１１は、この試験に用いたペルチェモジュールを示す図であり、その仕様は表２に示すとおりである。ここで、ペルチェモジュール１１において、基板１２，１４の各辺の長さａ１，ａ２、電極基板外周マージンｄ、チップ高さｈ、およびチップ電極マージンｔを実施例１と同様に設定する。
【００４１】
【表２】
2005159338.tif 000004
【００４２】
隣接する各銅電極１７，１７間あるいは１８，１８間の距離を電極間スペースＳとし、図１２にその電極間スペースＳと、ペルチェモジュール１１によって吸熱される吸熱量Ｑとの関係を示す。また、図１３には、電極間スペースＳと、基板１２，１４に対する衝撃試験前後の抵抗値変化の割合との関係、図１４には、電極間スペースＳと、基板１２，１４に対する振動試験前後の抵抗値変化の割合との関係を示す。
なお、衝撃試験および振動試験は、実施例１と同様の規格に基づくものである。
【００４３】
また、銅電極１７，１８の高さを電極高さＤとしてアスペクト比Ｄ／Ｓを求め、図１５にそのアスペクト比Ｄ／Ｓに対する従来のレジストパターン１における剥離残り面積の割合および本発明のレジストパターン１１における剥離残り面積の割合との関係を示す。
【００４４】
図１２によれば、電極間スペースＳが小さいほど吸熱量Ｑが大きくなり、また、同じ電極間スペースＳではチップ電極マージンが小さいほど吸熱量Ｑが大きくなる。すなわち、ペルチェモジュール１１は、電極間スペースＳを小さくし、電極マージンを小さくすることによって、吸熱量Ｑが大きくなり高性能化することとなる。
【００４５】
図１３によれば、電極間スペースＳが大きいとき衝撃試験後の抵抗値変化の割合が大きくなり、また、同じ電極間スペースＳではチップ電極マージンが大きいとき衝撃試験後の抵抗値変化の割合が大きくなる。すなわち、ペルチェモジュール１１は、電極間スペースＳを小さくし、電極マージンを小さくすることによって、衝撃による性能低下が緩和されることとなる。
【００４６】
図１４によれば、電極間スペースＳが大きいとき振動試験後の抵抗値変化の割合が大きくなり、また、同じ電極間スペースＳではチップ電極マージンが大きいとき振動試験後の抵抗値変化の割合が大きくなる。すなわち、ペルチェモジュール１１は、電極間スペースＳを小さくし、電極マージンを小さくすることによって、振動による性能低下が緩和されることとなる。
【００４７】
図１５によれば、アスペクト比Ｄ／Ｓが１．２５より大きいとき、従来のペルチェモジュールに用いられるレジストパターンの剥離残り面積の割合が０より大きくなって増加する一方、本発明のペルチェモジュールに用いられるレジストパターンの剥離残り面積の割合は０を維持している。すなわち、本発明のペルチェモジュール１１において、アスペクト比Ｄ／Ｓが１．２５より大きい場合でもペルチェモジュールに用いられるレジストパターンは完全に剥離されることとなる。
【実施例３】
【００４８】
次に、小型のペルチェモジュールを用いて、本発明におけるペルチェモジュールの性能を確認するために行った試験の結果を説明する。
図１６および図１７は、この試験に用いたペルチェモジュールを示す図であり、その仕様は表３に示すとおりである。ここで、ペルチェモジュール１１において、基板１２，１４の各辺の長さａ１，ａ２、電極基板外周マージンｄ、チップ高さｈ、およびチップ電極マージンｔを実施例１，２と同様に設定する。
【００４９】
【表３】
2005159338.tif 000005
【００５０】
隣接する各銅電極１７，１７間あるいは１８，１８間の距離を電極間スペースＳとし、図１８にその電極間スペースＳと、ペルチェモジュール１１によって吸熱される吸熱量Ｑとの関係を示す。また、図１９には、電極間スペースＳと、基板１２，１４に対する衝撃試験前後の抵抗値変化の割合との関係、図２０には、電極間スペースＳと、基板１２，１４に対する振動試験前後の抵抗値変化の割合との関係を示す。
なお、衝撃試験および振動試験は、実施例１，２と同様の規格に基づくものである。
【００５１】
また、銅電極１７，１８の高さを電極高さＤとしてアスペクト比Ｄ／Ｓを求め、図２１にそのアスペクト比Ｄ／Ｓに対する従来のレジストパターン１における剥離残り面積の割合および本発明のレジストパターン１１における剥離残り面積の割合との関係を示す。
【００５２】
図１８によれば、電極間スペースＳが小さいほど吸熱量Ｑが大きくなり、また、同じ電極間スペースＳではチップ電極マージンが小さいほど吸熱量Ｑが大きくなる。すなわち、ペルチェモジュール１１は、電極間スペースＳを小さくし、電極マージンを小さくすることによって、吸熱量Ｑが大きくなり高性能化することとなる。
【００５３】
図１９によれば、電極間スペースＳが大きいとき衝撃試験後の抵抗値変化の割合が大きくなり、また、同じ電極間スペースＳではチップ電極マージンが大きいとき衝撃試験後の抵抗値変化の割合が大きくなる。すなわち、ペルチェモジュール１１は、電極間スペースＳを小さくし、電極マージンを小さくすることによって、衝撃による性能低下が緩和されることとなる。
【００５４】
図２０によれば、電極間スペースＳが大きいとき振動試験後の抵抗値変化の割合が大きくなり、また、同じ電極間スペースＳではチップ電極マージンが大きいとき振動試験後の抵抗値変化の割合が大きくなる。すなわち、ペルチェモジュール１１は、電極間スペースＳを小さくし、電極マージンを小さくすることによって、振動による性能低下が緩和されることとなる。
【００５５】
図２１によれば、アスペクト比Ｄ／Ｓが１．２５より大きいとき、従来のペルチェモジュールに用いられるレジストパターンの剥離残り面積の割合が０より大きくなって増加する一方、本発明のペルチェモジュールに用いられるレジストパターンの剥離残り面積の割合は０を維持している。すなわち、本発明のペルチェモジュール１１において、アスペクト比Ｄ／Ｓが１．２５より大きい場合でもペルチェモジュールに用いられるレジストパターンは完全に剥離されることとなる。
【図面の簡単な説明】
【００５６】
【図１】この発明における実施の形態に係るペルチェモジュールを示す図であって、（ａ）は上側の基板を下から見た平面図、（ｂ）はペルチェモジュールの側面図、（ｃ）は下側の基板を上から見た平面図である。
【図２】この発明における実施の形態に係るペルチェモジュール電極を製作する方法を示す説明図である。
【図３】この発明における実施の形態に係るペルチェモジュールの原理を示す概略図である。
【図４】この発明における実施例１に係るペルチェモジュールの横断面図である。
【図５】この発明における実施例１に係るペルチェモジュールの縦断面図である。
【図６】この発明における実施例１に係る電極間スペースＳと吸熱量Ｑとの関係を示す図である。
【図７】この発明における実施例１に係る電極間スペースＳと衝撃試験後の抵抗値変化との関係を示す図である。
【図８】この発明における実施例１に係る電極間スペースＳと振動試験後の抵抗値変化との関係を示す図である。
【図９】この発明における実施例１に係るアスペクト比Ｄ／Ｓとレジストパターンの剥離残り面積との関係を示す図である。
【図１０】この発明における実施例２に係るペルチェモジュールの横断面図である。
【図１１】この発明における実施例２に係るペルチェモジュールの縦断面図である。
【図１２】この発明における実施例２に係る電極間スペースＳと吸熱量Ｑとの関係を示す図である。
【図１３】この発明における実施例２に係る電極間スペースＳと衝撃試験後の抵抗値変化との関係を示す図である。
【図１４】この発明における実施例２に係る電極間スペースＳと振動試験後の抵抗値変化との関係を示す図である。
【図１５】この発明における実施例２に係るアスペクト比Ｄ／Ｓとレジストパターンの剥離残り面積との関係を示す図である。
【図１６】この発明における実施例３に係るペルチェモジュールの横断面図である。
【図１７】この発明における実施例３に係るペルチェモジュールの縦断面図である。
【図１８】この発明における実施例３に係る電極間スペースＳと吸熱量Ｑとの関係を示す図である。
【図１９】この発明における実施例３に係る電極間スペースＳと衝撃試験後の抵抗値変化との関係を示す図である。
【図２０】この発明における実施例３に係る電極間スペースＳと振動試験後の抵抗値変化との関係を示す図である。
【図２１】この発明における実施例３に係るアスペクト比Ｄ／Ｓとレジストパターンの剥離残り面積との関係を示す図である。
【図２２】従来のペルチェモジュールを示す図であって、（ａ）は上側の基板を下から見た平面図、（ｂ）はペルチェモジュールの側面図、（ｃ）は下側の基板を上から見た平面図である。
【図２３】従来のペルチェモジュール電極を製作する方法を示す説明図である。
【図２４】従来のペルチェモジュールの原理を示す概略図である。
【符号の説明】
【００５７】
１…ペルチェモジュール、２…基板、３…熱電半導体配列、４…基板、５…Ｐ型熱電半導体、６…Ｎ型熱電半導体、７，８…銅電極（電極）、１０…レジスト、１０ａ…レジストパターン、１１…ペルチェモジュール、１２…基板、１３…熱電半導体配列、１４…基板、  １５…Ｐ型熱電半導体、１６…Ｎ型熱電半導体、１７，１８…銅電極（電極）、２０…レジスト、２０ａ…レジストパターン
【図１】
2005159338.tif 000006
【図２】
2005159338.tif 000007
【図３】
2005159338.tif 000008
【図４】
2005159338.tif 000009
【図５】
2005159338.tif 000010
【図６】
2005159338.tif 000011
【図７】
2005159338.tif 000012
【図８】
2005159338.tif 000013
【図９】
2005159338.tif 000014
【図１０】
2005159338.tif 000015
【図１１】
2005159338.tif 000016
【図１２】
2005159338.tif 000017
【図１３】
2005159338.tif 000018
【図１４】
2005159338.tif 000019
【図１５】
2005159338.tif 000020
【図１６】
2005159338.tif 000021
【図１７】
2005159338.tif 000022
【図１８】
2005159338.tif 000023
【図１９】
2005159338.tif 000024
【図２０】
2005159338.tif 000025
【図２１】
2005159338.tif 000026
【図２２】
2005159338.tif 000027
【図２３】
2005159338.tif 000028
【図２４】
2005159338.tif 000029