(57)【要約】【課題】  光リーク電流を抑制するとともに、半導体素子の電流駆動能力を維持することができる半導体装置、それを用いた電気光学装置および電子機器を提供する。【解決手段】  絶縁基板上に半導体層１ａが設けられ、半導体層１ａを能動層とし、ゲート電極３ａと、半導体層１ａに接続されるドレイン電極およびソース電極とを備える薄膜トランジスタが形成された半導体装置であって、半導体層１ａがゲート電極３ａと対向するチャネル領域１ａ′と、ドレイン電極に接続され、不純物が拡散されたドレイン側不純物領域１ｅと、チャネル領域１ａ′およびドレイン側不純物領域１ｅに挟まれたドレイン側中間領域１ｃと、を有し、平面視において、ドレイン側中間領域１ｃにおけるチャネル幅方向寸法が、チャネル領域１ａ′の少なくとも一部におけるチャネル幅方向寸法よりも短いことを特徴とする。【選択図】  図６
2005259782.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に半導体層が設けられ、
前記半導体層を能動層とし、ゲート電極と、前記半導体層に接続されるドレイン電極およびソース電極とを備える薄膜トランジスタが形成された半導体装置であって、
前記半導体層が、前記ゲート電極と対向するチャネル領域と、
前記ドレイン電極に接続され、不純物が拡散されたドレイン側不純物領域と、
前記チャネル領域および前記ドレイン側不純物領域に挟まれたドレイン側中間領域と、を有し、
平面視において、前記ドレイン側中間領域におけるチャネル幅方向寸法が、前記チャネル領域の少なくとも一部におけるチャネル幅方向寸法よりも短いことを特徴とする半導体装置。
【請求項２】
前記ドレイン側不純物領域の少なくとも一部におけるチャネル幅方向寸法が、前記ドレイン側中間領域におけるチャネル幅方向寸法よりも長いことを特徴とする請求項２記載の半導体装置。
【請求項３】
前記半導体層が、前記ソース電極に接続され、不純物が拡散されたソース側不純物領域と、
前記チャネル領域および前記ソース側不純物領域に挟まれたソース側中間領域と、を有し、
平面視において、前記ソース側中間領域におけるチャネル幅方向寸法が、前記チャネル領域の少なくとも一部におけるチャネル幅方向寸法よりも短いことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ソース側不純物領域の少なくとも一部におけるチャネル幅方向寸法が、前記ソース側中間領域におけるチャネル幅方向寸法よりも長いことを特徴とする請求項３記載の半導体装置。
【請求項５】
絶縁基板上に半導体層が設けられ、
前記半導体層を能動層とし、ゲート電極と、前記半導体層に接続されるドレイン電極およびソース電極とを備える薄膜トランジスタが形成された半導体装置であって、
前記半導体層が、前記ゲート電極と対向するチャネル領域と、
前記ドレイン電極と接続され、不純物が拡散されたドレイン側不純物領域と、
前記チャネル領域および前記ドレイン側不純物領域に挟まれたドレイン側中間領域と、を有し、
前記ドレイン側中間領域の膜厚が、前記チャネル領域の少なくとも一部における膜厚よりも薄いことを特徴とする半導体装置。
【請求項６】
前記ドレイン側不純物領域の少なくとも一部における膜厚が、前記ドレイン側中間領域の膜厚よりも厚いことを特徴とする請求項３記載の半導体装置。
【請求項７】
前記半導体層が、前記ソース電極に接続され、不純物が拡散されたソース側不純物領域と、
前記チャネル領域および前記ソース側不純物領域に挟まれたソース側中間領域と、を有し、
前記ソース側中間領域の膜厚が、前記チャネル領域の少なくとも一部における膜厚よりも薄いことを特徴とする請求項５または６に記載の半導体装置。
【請求項８】
前記ソース側不純物領域の少なくとも一部における膜厚が、前記ソース側中間領域の膜厚よりも厚いことを特徴とする請求項７記載の半導体装置。
【請求項９】
前記半導体層の各領域における前記チャネル幅方向寸法の関係が、請求項１から請求項４のいずれかに記載の関係であり、かつ、前記半導体層の各領域における膜厚の関係が、請求項５から請求項８のいずれかに記載の関係であることを特徴とする半導体装置。
【請求項１０】
前記ドレイン側中間領域が、前記ドレイン側不純物領域よりも低濃度に不純物が拡散された低濃度不純物領域であることを特徴とする請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
当該半導体装置の一部領域に形成された薄膜トランジスタの低濃度不純物領域よりも、他の領域に形成された薄膜トランジスタの低濃度不純物領域の不純物濃度が低いこと、
あるいは、一部領域に形成された薄膜トランジスタの低濃度不純物領域におけるチャネル長方向寸法よりも、他の領域に形成された薄膜トランジスタの低濃度不純物領域におけるチャネル長方向寸法が短いこと、
あるいは、その両者であることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記ドレイン側中間領域が、不純物を微量濃度に拡散してなる領域、あるいは真性半導体領域とされたオフセット領域であることを特徴とする請求項１から９のいずれかに記載の半導体装置。
【請求項１３】
当該半導体装置の一部領域に形成された薄膜トランジスタのオフセット領域におけるチャネル長方向寸法よりも、他の領域に形成された薄膜トランジスタのオフセット領域におけるチャネル長方向寸法が短いことを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
請求項１から請求項１３のいずれかに記載の半導体装置を備えていることを特徴とする電気光学装置。
【請求項１５】
画像表示領域と、その周辺領域に設けられた周辺回路とを有する電気光学装置であって、
前記画像表示領域には請求項１から１３のいずれかに記載の半導体装置により構成された第１の半導体装置が配置されるとともに、前記周辺回路には請求項１から１３のいずれかに記載の半導体装置により構成された第２の半導体装置が配置され、
前記第１の半導体装置を構成する半導体層の膜厚が、前記第２の半導体装置を構成する半導体層の膜厚よりも薄いことを特徴とする電気光学装置。
【請求項１６】
請求項１４または１５記載の電気光学装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（以下、ＴＦＴと表記する）を用いたアクティブマトリクス駆動方式の電気光学装置では、各画素に設けられた画素スイッチング用のＴＦＴのチャネル領域に光が照射されると、光による励起で光リーク電流が発生しＴＦＴの特性が変化してしまう場合がある。
【０００３】
特に、投射型表示装置（プロジェクタ）におけるライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、ＴＦＴのチャネル領域やその周辺領域において入射光を遮光することが重要となる。そこで従来は、対向基板に設けられた各画素の開口領域を規定する遮光膜により、あるいはＴＦＴアレイ基板上においてＴＦＴの上に配置されたＡｌ（アルミニウム）等の金属膜からなるデータ線によりチャネル領域やその周辺領域を遮光するように構成する技術が知られている。
また、ＴＦＴアレイ基板におけるＴＦＴの下層側にも、例えば高融点金属からなる遮光膜を設ける技術が知られている。このようにＴＦＴの下層側にも遮光膜を設ければ、ＴＦＴアレイ基板側からの裏面反射光などがＴＦＴのチャネル領域などに入射するのを未然に防ぐことができる。
【０００４】
しかし、これらの技術を用いてもＴＦＴに入射する光を完全に遮光することができず、光リーク電流によるＴＦＴ特性の変化が起きる可能性があるため、光リーク電流自体を抑制する技術が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開平０７−１４７４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述の特許文献１においては、ＴＦＴに光が照射された時に、光リーク電流が発生する（電子・正孔が発生する）領域は、チャネル領域もしくはドレイン端の低濃度不純物領域（ＬＤＤ領域）であるとし、光リーク電流を抑制するために電流経路の一部（チャネル領域、ドレイン端のＬＤＤ領域）を狭小化した構成を開示している。具体的には、電流経路であるチャネル領域に沿った部分、もしくはチャネル領域に隣接する不純物拡散領域に沿った部分を狭小化している。このような構成をとることにより、ＴＦＴに光が照射された時の光リーク電流を低減することができる。
【０００６】
しかしながら、上述のように、単にチャネル領域もしくは不純物拡散領域を狭小化するだけでは、光リーク電流を低減すると同時にオン電流の低下も生じる恐れが高かった。オン電流が低下すると画素電極への書き込みの時定数が悪化し、高解像度パネルや１２０Ｈｚ以上の高フレームレートパネルなどにおいて、書き込み不足が生じやすくなり表示不良が発生しやすくなる恐れがあった。また、電気光学装置用のＴＦＴとして充分なＯｎ／Ｏｆｆ比を確保できない恐れがあった。
【０００７】
本発明は、上記の課題を解決するためになされたものであって、光リーク電流を抑制するとともに、半導体素子の電流駆動能力を維持することができる半導体装置、それを用いた電気光学装置および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の第１の半導体装置は、絶縁基板上に半導体層が設けられ、半導体層を能動層とし、ゲート電極と、半導体層に接続されるドレイン電極およびソース電極とを備える薄膜トランジスタが形成された半導体装置であって、半導体層がゲート電極と対向するチャネル領域と、ドレイン電極に接続され、不純物が拡散されたドレイン側不純物領域と、チャネル領域およびドレイン側不純物領域に挟まれたドレイン側中間領域と、を有し、平面視において、ドレイン側中間領域におけるチャネル幅方向寸法が、チャネル領域の少なくとも一部におけるチャネル幅方向寸法よりも短いことを特徴とする。
【０００９】
発明者は、実験により光リーク電流が発生する領域は、特許文献１の記載とは異なり、主にドレイン端のＬＤＤ領域もしくはオフセット領域（中間領域）であることを見出した。これは、光リーク電流の主たる発生領域のみを小さくすれば、光リーク電流を抑制できることを意味し、さらには、チャネル領域を小さくしなくてもよいので薄膜トランジスタのオン電流低下を防止することができることを意味していた。そのため、発明者は、本発明である光リーク電流の主たる発生領域（ドレイン端の中間領域）を小さくした薄膜トランジスタを用いた半導体装置の構成を発明するに到った。
【００１０】
すなわち、本発明の第１の半導体装置は、ドレイン側中間領域におけるチャネル幅方向寸法が、チャネル領域の少なくとも一部におけるチャネル幅方向寸法よりも短い構成とされているため、ドレイン側中間領域の体積を小さくすることができる。そのため、ドレイン側中間領域における光リーク電流の発生を抑制することができる。また、ドレイン側中間領域への光の入射面積を小さくすることができるため、ドレイン側中間領域に入射する光量が少なくなり、光リーク電流を抑制することができる。
同時に、特許文献１と比較して、チャネル領域の少なくとも一部におけるチャネル幅方向寸法が長くなっているため、チャネル領域における断面積が広くなり、オン時の電気抵抗が低くなっている。そのため、薄膜トランジスタのオン電流低下を防止することができ、電流駆動能力を維持することができる。
以上のことから、本発明の半導体装置は光リーク電流を抑制するとともに、薄膜トランジスタの電流駆動能力を維持することができる。
【００１１】
上記の構成を実現するために、より具体的には、ドレイン側不純物領域の少なくとも一部におけるチャネル幅方向寸法が、ドレイン側中間領域におけるチャネル幅方向寸法よりも長くてもよい。
この構成によれば、例えば、ドレイン側不純物領域のチャネル幅方向寸法が、ドレイン側中間領域におけるチャネル幅方向寸法と同じ場合と比較して、ドレイン側不純物領域のオン時の電気抵抗が低くなる。そのため、薄膜トランジスタのオン電流低下を防止することができ、電流駆動能力を維持することができる。
また、ドレイン側不純物領域のチャネル幅方向寸法が長い部分でドレイン電極と接続することにより、接続面積を広くすることができ、オン時の電気抵抗を低くすることができる。
【００１２】
上記の構成を実現するために、より具体的には、半導体層がソース電極に接続され、不純物が拡散されたソース側不純物領域と、チャネル領域およびソース側不純物領域に挟まれたソース側中間領域と、を有し、平面視において、ソース側中間領域におけるチャネル幅方向寸法が、チャネル領域の少なくとも一部におけるチャネル幅方向寸法よりも短くてもよい。
この構成によれば、ソース側中間領域におけるチャネル幅方向寸法が、チャネル領域の少なくとも一部におけるチャネル幅方向寸法よりも短い構成とされているため、ソース側中間領域の体積を小さくすることができる。そのため、ソース側中間領域における光リーク電流の発生を抑制することができる。また、ソース側中間領域への光の入射面積を小さくすることができるため、ソース側中間領域に入射する光量が少なくなり、光リーク電流を抑制することができる。そのため、本発明の半導体装置は光リーク電流をより抑制することができる。
【００１３】
上記の構成を実現するために、より具体的には、ソース側不純物領域の少なくとも一部におけるチャネル幅方向寸法が、ソース側中間領域におけるチャネル幅方向寸法よりも長くてもよい。
この構成によれば、例えば、ソース側不純物領域のチャネル幅方向寸法が、ソース側中間領域におけるチャネル幅方向寸法と同じ場合と比較して、ソース側不純物領域のオン時の電気抵抗が低くなる。そのため、薄膜トランジスタのオン電流低下をより防止しやすくなり、電流駆動能力をより維持しやすくなる。
【００１４】
上記目的を達成するために、本発明の第２の半導体装置は、絶縁基板上に半導体層が設けられ、半導体層を能動層とし、ゲート電極と、半導体層に接続されるドレイン電極およびソース電極とを備える薄膜トランジスタが形成された半導体装置であって、半導体層がゲート電極と対向するチャネル領域と、ドレイン電極と接続され、不純物が拡散されたドレイン側不純物領域と、チャネル領域およびドレイン側不純物領域に挟まれたドレイン側中間領域と、を有し、ドレイン側中間領域の膜厚が、チャネル領域の少なくとも一部における膜厚よりも薄いことを特徴とする。
【００１５】
すなわち、本発明の第２の半導体装置は、ドレイン側中間領域の膜厚がチャネル領域の少なくとも一部における膜厚よりも薄い構成とされているため、ドレイン側中間領域の体積を小さくすることができる。そのため、ドレイン側中間領域における光リーク電流の発生を抑制することができる。
また、例えば、ドレイン側中間領域の膜厚とチャネル領域の膜厚とが等しい場合と比較して、チャネル領域における断面積が広くなり、オン時の電気抵抗が低くなっている。そのため、薄膜トランジスタのオン電流低下を防止することができ、電流駆動能力を維持することができる。
以上のことから、本発明の半導体装置は光リーク電流を抑制するとともに、薄膜トランジスタの電流駆動能力を維持することができる。
【００１６】
上記の構成を実現するために、より具体的には、ドレイン側不純物領域の少なくとも一部における膜厚がドレイン側中間領域の膜厚よりも厚くてもよい。
この構成によれば、例えば、ドレイン側中間領域の膜厚とドレイン側不純物領域の膜厚とが等しい場合と比較して、ドレイン側不純物領域のオン時の電気抵抗が低くなる。そのため、薄膜トランジスタのオン電流低下を防止することができ、電流駆動能力を維持することができる。
【００１７】
上記の構成を実現するために、より具体的には、半導体層がソース電極に接続され、不純物が拡散されたソース側不純物領域と、チャネル領域およびソース側不純物領域に挟まれたソース側中間領域と、を有し、ソース側中間領域の膜厚が、チャネル領域の少なくとも一部における膜厚よりも薄くてもよい。
この構成によれば、ソース側中間領域の膜厚がチャネル領域の少なくとも一部における膜厚よりも薄い構成とされているため、ソース側中間領域の体積を小さくすることができる。そのため、ソース側中間領域における光リーク電流の発生を抑制することができる。そのため、本発明の半導体装置は光リーク電流をより抑制することができる。
【００１８】
上記の構成を実現するために、より具体的には、ソース側不純物領域の少なくとも一部における膜厚がソース側中間領域の膜厚よりも厚くてもよい。
この構成によれば、例えば、ソース側中間領域の膜厚とソース側不純物領域の膜厚とが等しい場合と比較して、ソース側不純物領域のオン時の電気抵抗が低くなる。そのため、薄膜トランジスタのオン電流低下をより防止しやすくなり、電流駆動能力をより維持しやすくなる。
【００１９】
上記の構成を実現するために、より具体的には、半導体層の各領域におけるチャネル幅方向寸法の関係が、上記本発明の関係であり、かつ、半導体層の各領域における膜厚の関係が、上記本発明の関係であることを特徴とする半導体装置。
この構成によれば、ドレイン側中間領域の体積をより小さくすることができるため、ドレイン側中間領域に吸収される光量をより少なくすることができ、光リーク電流の発生をより抑制することができる。
【００２０】
上記の構成を実現するために、より具体的には、半導体層の厚さが全体的に薄くされていてもよい。
この構成によれば、半導体層が全体的に薄くなっているため、光が入射した際に半導体層において発生する電子・正孔の総量を減らすことができる。つまり、薄膜トランジスタに光が入射した際に発生する光リーク電流を抑制することができる。
【００２１】
上記の構成を実現するために、より具体的には、ドレイン側中間領域が不純物領域よりも低濃度に不純物が拡散された低濃度不純物領域であってもよい。
この構成によれば、薄膜トランジスタがチャネル領域とドレイン側不純物領域との間に低濃度不純物領域を有する薄膜トランジスタであるため、低濃度不純物領域を持たない薄膜トランジスタであればゲート電圧に依存して高くなるオフ電流を、低下させることができる。
また、オフセット領域を有する薄膜トランジスタと比較して、ホットキャリアによる特性劣化が少なく、比較的信頼性の確保が容易である。
【００２２】
上記の構成を実現するために、より具体的には、当該半導体装置の一部領域に形成された薄膜トランジスタの低濃度不純物領域よりも、他の領域に形成された薄膜トランジスタの低濃度不純物領域の不純物濃度が低いこと、あるいは、一部領域に形成された薄膜トランジスタの低濃度不純物領域におけるチャネル長方向寸法よりも、他の領域に形成された薄膜トランジスタの低濃度不純物領域におけるチャネル長方向寸法が短いこと、あるいは、その両者であってもよい。
この構成によれば、例えば、本発明の半導体装置を、その他の領域に光が入射する装置に用いた場合、他の領域の薄膜トランジスタは、一部の領域の薄膜トランジスタと比較して、低濃度不純物領域の不純物濃度が低いため、より優れたオフ電流特性を得ることができる。
また、他の領域の薄膜トランジスタは、一部の領域の薄膜トランジスタと比較して、低濃度不純物領域におけるチャネル長方向寸法の長さが短く、その体積が小さいため、また光の入射面積が狭いため、光リーク電流が発生しにくい。
【００２３】
上記の構成を実現するために、より具体的には、ドレイン側中間領域が不純物を微量濃度に拡散してなる領域、あるいは真性半導体領域とされたオフセット領域であってもよい。
この構成によれば、薄膜トランジスタがチャネル領域とドレイン側不純物領域との間にオフセット領域を有する薄膜トランジスタであるため、低濃度不純物領域を有する薄膜トランジスタと比較して、より優れたオフ電流特性を得ることができる。
【００２４】
上記の構成を実現するために、より具体的には、当該半導体装置の一部領域に形成された薄膜トランジスタのオフセット領域におけるチャネル長方向寸法よりも、他の領域に形成された薄膜トランジスタのオフセット領域におけるチャネル長方向寸法が短くてもよい。
この構成によれば、例えば、本発明の半導体装置を、その他の領域に光が入射する装置に用いた場合、他の領域の薄膜トランジスタは、一部の領域の薄膜トランジスタと比較して、低濃度不純物領域におけるチャネル長方向寸法の長さが短く、その体積が小さいため、また光の入射面積が狭いため、光リーク電流が発生しにくい。
【００２５】
本発明の電気光学装置は、上記本発明の半導体装置を備えていることを特徴とする。
すなわち、本発明の電気光学装置は、上記本発明の半導体装置を備えているため、光リーク電流が抑えることができる。そのため、電気光学装置により表示される画像にコントラスト低下を防止することができる。
また、オン電流の低下を防止することができるので、例えば、上記本発明の半導体装置を用いる電気光学装置が高解像度パネルや１２０Ｈｚ以上の高フレームレートパネルなどの場合、オン電流の低下による時定数悪化による書き込み不足を防止することができ、書き込み不足による表示不良を防止することができる。
【００２６】
また、本発明の他の電気光学装置は、画像表示領域と、その周辺領域に設けられた周辺回路とを有する電気光学装置であって、前記画像表示領域には上記本発明の半導体装置により構成された第１の半導体装置が配置されるとともに、前記周辺回路には上記本発明の半導体装置により構成された第２の半導体装置が配置され、前記第１の半導体装置を構成する半導体層の膜厚が、前記第２の半導体装置を構成する半導体層の膜厚よりも薄いことを特徴とする。
この構成によれば、通常、画像表示領域には光があたるので、この部分の半導体層の膜厚を薄くしておくことにより光リーク電流を低減させることができる。
【００２７】
本発明の電子機器は、上記本発明の電気光学装置を備えていることを特徴とする。
すなわち、本発明の電子機器は、上記本発明の電気光学装置を備えているため、光リーク電流や、オン電流の低下による表示不良を防止することができる。
【発明を実施するための最良の形態】
【００２８】
（液晶装置）
〔第１の実施の形態〕
まず、図１から図１１を参照して本実施の形態の半導体基板を用いて構成した液晶装置の全体構成について説明する。
図１は本実施の形態における液晶装置を対向基板側から見た平面図である。図２は、図１のＨ−Ｈ′線における部分断面図である。
なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２９】
（液晶装置の全体構成）
図１は、液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図２は、対向基板を含めて示す図１のＨ−Ｈ′断面図である。
【００３０】
図１において、液晶装置（電気光学装置）１００のアクティブマトリクス基板（半導体装置）１０の上には、シール材５２がその縁に沿って設けられており、その内側領域には、遮光性材料からなる額縁５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１および実装端子１０２がアクティブマトリクス基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って形成されている。
走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列しても良い。例えば、奇数列のデータ線は画像表示領域１０ａの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画像表示領域１０ａの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。
【００３１】
この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路１０１の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。さらにアクティブマトリクス基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、さらに、額縁５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、アクティブマトリクス基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００３２】
そして、図２に示すように、図１に示したシール材５２とほぼ同じ輪郭をもつ対向基板２０がこのシール材５２によりアクティブマトリクス基板１０に固着されている。なお、シール材は、アクティブマトリクス基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００３３】
詳しくは後述するが、アクティブマトリクス基板１０には、画素電極９ａがマトリクス状に形成されている。これに対して、対向基板２０には、アクティブマトリクス基板１０に形成されている画素電極（後述する）の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。
【００３４】
このように形成した電気光学装置（液晶装置）は、例えば、後述する投射型表示装置（液晶プロジェクタ）において使用される。この場合、３枚の液晶装置１００がＲＧＢ用のライトバルブとして各々使用され、各液晶装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の液晶装置１００にはカラーフィルタが形成されていない。
但し、対向基板２０において各画素電極９ａに対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型表示装置以外にも、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００３５】
さらに、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００３６】
（液晶装置１００の構成および動作）
次に、アクティブマトリクス型の液晶装置（電気光学装置）の電気的構成および動作について、図３ないし図５を参照して説明する。
図３は、液晶装置１００の画像表示領域１０ａを構成するためにマトリクス状に形成された複数の画素における各種素子、および配線などの等価回路図である。
【００３７】
図３において、液晶装置１００の画像表示領域１０ａにおいて、マトリクス状に形成された複数の画素の各々には、画素電極（ドレイン電極）９ａ、および画素電極９ａを制御するための画素スイッチング用のＴＦＴ（薄膜トランジスタ）３０が形成されており、画素信号を供給するデータ線（ソース電極）６ａが当該ＴＦＴ３０のソースに電気的に接続されている。
データ線６ａに書き込む画素信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給される。また、ＴＦＴ３０のゲートには走査線（ゲート電極）３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。
【００３８】
画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２、・・・、Ｓｎを各画素に所定のタイミングで書き込む。
このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・、Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【００３９】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０（キャパシタ）を付加することがある。この蓄積容量７０によって、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置が実現できる。
なお、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００４０】
図４は、データ線、走査線、画素電極などが形成されたアクティブマトリクス基板において相隣接する画素の平面図である。図５は、図４のＡ−Ａ′線に相当する位置での断面、およびアクティブマトリクス基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。
【００４１】
図４において、液晶装置１００のアクティブマトリクス基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線で囲まれた領域）が画素ごとに形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、および容量線３ｂ（実線で示す）が形成されている。
図５に示すように、液晶装置１００は、アクティブマトリクス基板１０と、これに対向配置される対向基板２０とを備えている。
【００４２】
本形態において、アクティブマトリクス基板１０の基体は、後述する貼り合せ基板６００からなり、対向基板２０の基体は、石英基板や耐熱性ガラス板などの透明基板２０ｂからなる。アクティブマトリクス基板１０には画素電極９ａが形成されており、その上側には、ラビング処理等の所定の配向処理が施されたポリイミド薄膜などからなる配向膜１６が形成されている。
画素電極９ａは、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜等の透明な導電性薄膜からなる。また、配向膜１６は、例えばポリイミド薄膜などの有機薄膜に対してラビング処理を行うことにより形成される。なお、対向基板２０において、対向電極２１の上層側にも、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２も、ポリイミド膜に対してラビング処理が施された膜である。
【００４３】
アクティブマトリクス基板１０の画像表示領域１０ａにおいて、各画素電極９ａに隣接する位置には、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が形成されている。また、貼り合せ基板６００の内部には、ＴＦＴ３０と平面的に重なる領域に、クロム膜などからなる遮光膜１１ａが形成されている。
この遮光膜１１ａの表面側には層間絶縁膜１２が形成され、この層間絶縁膜１２の表面側にＴＦＴ３０が形成されている。すなわち、層間絶縁膜１２は、ＴＦＴ３０を構成する半導体層１ａを遮光膜１１ａから電気的に絶縁するために設けられるものである。なお、遮光膜１１ａは、層間絶縁膜１２に形成されたコンタクトホール１３を介して、後述する容量線３ｂに電気的に接続している。
【００４４】
図４および図５に示すように、画素スイッチング用のＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有しており、半導体層１ａは均一な膜厚の単結晶シリコン層から形成されているとともに、走査線３ａからの電界によりチャネルが形成されるチャネル領域１ａ′、低濃度ソース領域（ソース側中間領域）１ｂ、低濃度ドレイン領域（ドレイン側中間領域）１ｃ、高濃度ソース領域（ソース側不純物領域）１ｄ、並びに高濃度ドレイン領域（ドレイン側不純物領域）１ｅが形成されている。また、半導体層１ａの上層側には、この半導体層１ａと走査線３ａとを絶縁するゲート絶縁膜２が形成されている。
【００４５】
図６は、アクティブマトリクス基板のＴＦＴ近傍領域の部分拡大平面図である。
半導体層１ａの平面視形状をより詳細に説明すると、図６に示すように、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃの幅（チャネル幅方向寸法、図６中左右方向の長さ）が、チャネル領域１ａ′の幅よりも狭く形成されている。
また、高濃度ソース領域１ｄが、低濃度ソース領域１ｂの近傍において低濃度ソース領域１ｂの幅と略同じ幅に形成されているとともに、半導体層１ａの端部近傍において低濃度ソース領域１ｂよりも幅広に形成されている。
また、高濃度ドレイン領域１ｅが、低濃度ドレイン領域１ｃの近傍において低濃度ドレイン領域１ｃの幅と略同じ幅に形成されているとともに、半導体層１ａの端部近傍のＬ字形状部において低濃度ドレイン領域１ｃよりも幅広に形成されている。
【００４６】
図７は、ＴＦＴの変形例を示す部分拡大平面図である。
なお、チャネル領域１ａ′の形状は、図６に示すように、走査線３ａと対向する領域全体において低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃの幅よりも広く形成されていてもよいし、図７に示すように、チャネル領域１ａ′における一部分で低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃの幅よりも広く形成され、その他の部分で低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃの幅と略同じ幅に形成されていてもよい。
【００４７】
図８は、ＴＦＴのさらに別の変形例を示す部分拡大平面図である。
なお、チャネル領域１ａ′の形状は、図８に示すように、チャネル領域１ａ′の幅が低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅの幅よりも広く形成されているとともに、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅの幅が略同じ幅となるように形成されていてもよい。
【００４８】
このように構成したＴＦＴ３０の表面側には、シリコン酸化膜からなる層間絶縁膜４、７が形成されている。層間絶縁膜４の表面には、データ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホール５を介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜７の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜４、７およびゲート絶縁膜２に形成されたコンタクトホール８を介して高濃度ドレイン領域１ｅに電気的に接続している。この画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。
【００４９】
また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、蓄積容量７０が構成されている。
【００５０】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。オフセット構造を採用することにより、ＬＤＤ構造を採用するトランジスタと比較して、より優れたオフ電流特性を得ることができる。
また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。
【００５１】
このように構成したアクティブマトリクス基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、前記のシール材５２（図１および図２を参照）により囲まれた空間内に電気光学物質としての液晶５０が封入され、挟持されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
【００５２】
なお、対向基板２０およびアクティブマトリクス基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００５３】
（駆動回路の構成）
再び図１において、本形態の液晶装置１００では、アクティブマトリクス基板１０の表面側のうち、画像表示領域１０ａの周辺領域を利用してデータ線駆動回路１０１および走査線駆動回路１０４が形成されている。このようなデータ線駆動回路１０１および走査線駆動回路１０４は、基本的には、図９および図１０に示すＮチャネル型のＴＦＴとＰチャネル型のＴＦＴとによって構成されている。
【００５４】
図９は、走査線駆動回路１０４およびデータ線駆動回路１０１等の周辺回路を構成するＴＦＴの構成を示す平面図である。図１０は、この周辺回路を構成するＴＦＴを図９のＢ−Ｂ′線で切断したときの断面図である。なお、図９にはアクティブマトリクス基板１０の画像表示領域１０ａに形成した画素スイッチング用ＴＦＴ３０も示してある。
【００５５】
図９および図１０において、周辺回路を構成するＴＦＴは、Ｐチャネル型のＴＦＴ８０とＮチャネル型のＴＦＴ９０とからなる相補型ＴＦＴとして構成されている。これらの駆動回路用のＴＦＴ８０、９０を構成する半導体層６０（輪郭を点線で示す）は、貼り合せ基板６００上に形成された下地膜１２を介して島状に形成されている。
【００５６】
ＴＦＴ８０、９０には、高電位線７１と低電位線７２がコンタクトホール６３、６４を介して、半導体層６０のソース領域に電気的にそれぞれ接続されている。また、入力配線６６は、共通のゲート電極６５にそれぞれ接続されており、出力配線６７は、コンタクトホール６８、６９を介して、半導体層６０のドレイン領域に電気的にそれぞれ接続されている。
なお、半導体層６０は、上述の半導体層１ａよりも厚い単結晶シリコン層から形成されている。
【００５７】
このような周辺回路領域も、画像表示領域１０ａと同様なプロセスを経て形成されるため、周辺回路領域にも、層間絶縁膜４、７およびゲート絶縁膜２が形成されている。また、駆動回路用のＴＦＴ８０、９０も、画素スイッチング用のＴＦＴ３０と同様、ＬＤＤ構造を有しており、チャネル形成領域８１、９１の両側には、高濃度ソース領域８２、９２および低濃度ソース領域８３、９３からなるソース領域と、高濃度ドレイン領域８４、９４および低濃度ドレイン領域８５、９５からなるドレイン領域とを備えている。
【００５８】
また、駆動回路用のＴＦＴ８０、９０の低濃度ソース領域８３、９３および低濃度ドレイン領域８５、９５は、画素スイッチング用のＴＦＴ３０の低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃと比較して不純物濃度が高く形成されているとともに、長さ（チャネル長方向、図１０中左右方向）寸法が、長く形成されている。
【００５９】
（画像表示領域と周辺回路領域との相違）
このように構成した画像表示領域１０ａおよび周辺回路領域においては、図１０に示すように、画素スイッチング用のＴＦＴ３０を構成する半導体層１ａは、駆動回路用のＴＦＴ８０、９０を構成する半導体層６０と比較して薄く形成されている。例えば、画素スイッチング用のＴＦＴ３０を構成する半導体層１ａは、厚さが１００ｎｍ以下の単結晶シリコン層であり、駆動回路用のＴＦＴ８０、９０を構成する半導体層６０は、厚さが２００〜５００ｎｍ程度の単結晶シリコン層である。
【００６０】
このため、画素スイッチング用のＴＦＴ３０では、それを構成する半導体層１ａが薄いので、光リーク電流を抑制することができる。これに対して、駆動回路用のＴＦＴ８０、９０では、それを構成する半導体層６０が厚いため、シート抵抗が低い分、大電流を流せるなど、高速動作が可能である。
【００６１】
また、画素スイッチング用のＴＦＴ３０における低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃは、駆動回路用のＴＦＴ８０、９０における低濃度ソース領域８３、９３、低濃度ドレイン領域８５、９５と比較して、の不純物濃度が低いため、より優れたオフ電流特性を得ることができる。
さらに、ＴＦＴ３０の低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃは、ＴＦＴ８０、９０の低濃度ソース領域８３、９３、低濃度ドレイン領域８５、９５と比較して、その長さ（チャネル長方向）寸法が短く、その体積が小さいため、また光の入射面積が狭いため、光リーク電流が発生しにくい。
【００６２】
図１１（ａ）は、本発明のＴＦＴのＩｄ−Ｖｄ関係を示す図であり、図１１（ｂ）は、特許文献１に記載の構成を有するＴＦＴのＩｄ−Ｖｄ関係を示す図であり、図１１（ｃ）は、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを狭小化していないＴＦＴのＩｄ−Ｖｄ関係を示す図である。
次に、上記の構成を有するＴＦＴ３０のＩｄ−Ｖｄ特性について、図１１を参照しながら説明する。
ＴＦＴ３０のＩｄ−Ｖｄ特性は、図１１（ａ）、（ｂ）に示すように、ソース・ドレイン間の電位差（ＶＤＳ）が小さいとき（線形領域）のソース・ドレイン間を流れる電流（ＩＤＳ）量が、チャネル領域１ａ′まで狭小化したＴＦＴ（特許文献１に記載の構成）のものと比較して多いことが示されている。これは、チャネル領域１ａ′を広くしたことによると考えられ、ＴＦＴ３０は、図１１（ｃ）に示す低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを狭小化していないＴＦＴと同等の電流駆動能力を有することを示している。
【００６３】
具体的には、液晶装置などでは、画像信号を画素電極に充電していくに従い、ソース・ドレイン間の電位差（ＶＤＳ）が小さくなる（線形領域に入る）ため、ＶＤＳが小さい領域における書き込み特性が多階調の画像を表現するのに重要である。
ＴＦＴ３０は、上述のように、ＶＤＳが小さい領域における書き込み特性が充分であり、特に投射型表示装置などの電気光学装置（例えば液晶装置）に使用するのに適している。
【００６４】
上記の構成によれば、ＴＦＴ３０の低濃度ドレイン領域１ｃにおける幅（チャネル幅方向寸法）が、チャネル領域１ａ′の少なくとも一部における幅よりも狭い構成とされているため、低濃度ドレイン領域１ｃの体積を小さくすることができる。そのため、低濃度ドレイン領域１ｃにおける光リーク電流の発生を抑制することができる。また、低濃度ドレイン領域１ｃへの光の入射面積を小さくすることができるため、低濃度ドレイン領域１ｃに入射する光量が少なくなり、光リーク電流を抑制することができる。
同時に、特許文献１と比較して、チャネル領域１ａ′の少なくとも一部における幅が広くなっているため、チャネル領域１ａ′における断面積が広くなり、オン時の電気抵抗が低くなっている。そのため、ＴＦＴ３０のオン電流低下を防止することができ、電流駆動能力を維持することができる。
【００６５】
また、高濃度ドレイン領域１ｅの一部における幅が低濃度ドレイン領域１ｃの幅よりも広いため、例えば、高濃度ドレイン領域１ｅの幅が、低濃度ドレイン領域１ｃの幅と同じ場合と比較して、高濃度ドレイン領域１ｅのオン時の電気抵抗が低くなる。そのため、ＴＦＴ３０のオン電流低下を防止することができ、電流駆動能力を維持することができる。
また、高濃度ドレイン領域１ｅの幅が広い部分で画素電極９ａと接続することにより、接続面積を広くすることができ、オン時の電気抵抗を低くすることができる。
【００６６】
また、低濃度ソース領域１ｂにおける幅が、チャネル領域１ａ′の少なくとも一部における幅よりも狭い構成とされているため、低濃度ソース領域１ｂの体積を小さくすることができる。そのため、低濃度ソース領域１ｂにおける光リーク電流の発生を抑制することができる。また、低濃度ソース領域１ｂへの光の入射面積を小さくすることができるため、低濃度ソース領域１ｂに入射する光量が少なくなり、光リーク電流を抑制することができる。
【００６７】
また、高濃度ソース領域１ｄの一部における幅が低濃度ソース領域１ｂの幅よりも広いため、例えば、低濃度ソース領域１ｂの幅が、低濃度ソース領域１ｂにおける幅と同じ場合と比較して、高濃度ソース領域１ｄのオン時の電気抵抗が低くなる。そのため、ＴＦＴ３０のオン電流低下をより防止しやすくなり、電流駆動能力をより維持しやすくなる。
【００６８】
ＴＦＴ３０が、がＬＤＤ構造を有する薄膜トランジスタであるため、ＬＤＤ構造を持たないＴＦＴであればゲート電圧に依存して高くなるオフ電流を、低下させることができる。
また、オフセット構造を有する薄膜トランジスタと比較して、ホットキャリアによる特性劣化が少なく、比較的信頼性の確保が容易である。
【００６９】
〔第２の実施の形態〕
次に、本発明の第２の実施形態について図１２から図１５を参照して説明する。
本実施の形態における液晶装置の基本構成は、第１の実施の形態と同様であるが、第１の実施の形態とは、ＴＦＴの形状が異なっている。よって、本実施の形態においては、図１２から図１５を用いてＴＦＴ周辺のみを説明し、液晶装置の全体構成などの説明を省略する。
図１２は、本実施の形態におけるアクティブマトリクス基板のＴＦＴ近傍領域の部分拡大平面図である。図１３は、アクティブマトリクス基板の断面を示す説明図である。
【００７０】
画素スイッチング用のＴＦＴ３０は、図１２および図１３に示すように、ＬＤＤ構造を有している。つまり、半導体層１ａは単結晶シリコン層から形成されているとともに、チャネル領域１ａ′、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ、並びに高濃度ドレイン領域１ｅが形成されている。
低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃの膜厚（図１３中上下方向の長さ）は、チャネル領域１ａ′の膜厚よりも薄く形成されている。また、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅの膜厚は、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃの膜厚よりも厚く形成されている。
【００７１】
これら各領域の膜厚の差は、半導体層１ａを酸化してゲート絶縁膜２を形成するときに、半導体層１ａを選択酸化することにより形成されている。つまり、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに相当する領域の半導体層１ａは、ゲート絶縁膜２の膜厚が厚くなるように酸化されている。また、チャネル領域１ａ′、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅに相当する領域の半導体層１ａは、ゲート絶縁膜２の膜厚が厚くなるように酸化されている。
【００７２】
半導体層１ａの平面視形状は、図１２に示すように、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃの幅（図１２中左右方向の長さ）が、チャネル領域１ａ′の幅を略同じに形成されている。
また、高濃度ソース領域１ｄが、低濃度ソース領域１ｂの近傍において低濃度ソース領域１ｂの幅と略同じ幅に形成されているとともに、半導体層１ａの端部近傍において低濃度ソース領域１ｂよりも幅広に形成されている。
また、高濃度ドレイン領域１ｅが、低濃度ドレイン領域１ｃの近傍において低濃度ドレイン領域１ｃの幅と略同じ幅に形成されているとともに、半導体層１ａの端部近傍のＬ字形状部において低濃度ドレイン領域１ｃよりも幅広に形成されている。
【００７３】
なお、半導体層１ａの高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅにおける膜厚は、図１３に示すように、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃにおける膜厚よりも薄くてもよいし、略同じであってもよい。
【００７４】
図１４は、アクティブマトリクス基板の変形例における断面を示す説明図である。
なお、半導体層１ａのチャネル領域１ａ′、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅにおける膜厚は、図１３に示すように、走査線３ａ側に向かって厚くなっていてもよいし、図１４に示すように、遮光膜１１ａ側に向かって厚くなっていてもよい。
このように、チャネル領域１ａ′、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅにおける膜厚を遮光膜１１ａ側に向かって厚くするには、半導体膜１ａを形成する前に、層間絶縁膜１２のチャネル領域１ａ′、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅに対応する領域に、エッチングなどにより凹部を形成しておくことで可能となる。
【００７５】
図１５は、アクティブマトリクス基板の別の変形例における断面を示す説明図である。
なお、半導体層１ａの高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅは、図１３に示すように、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅの半導体層１ａの膜厚が厚くなっていてもよいし、図１５に示すように、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅの半導体層１ａの膜厚は低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃの膜厚と略同じであって、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅの上に、公知の技術を用いて積層半導体層１ｄ′、１ｅ′を形成して高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅの膜厚を厚くしてもよい。
【００７６】
上記の構成によれば、低濃度ドレイン領域１ｃの膜厚がチャネル領域１ａ′の少なくとも一部における膜厚よりも薄い構成とされているため、低濃度ドレイン領域１ｃの体積を小さくすることができる。そのため、低濃度ドレイン領域１ｃにおける光リーク電流の発生を抑制することができる。
また、例えば、低濃度ドレイン領域１ｃの膜厚とチャネル領域１ａ′の膜厚とが等しい場合と比較して、チャネル領域１ａ′における断面積が広くなり、オン時の電気抵抗が低くなっている。そのため、ＴＦＴ３０のオン電流低下を防止することができ、電流駆動能力を維持することができる。
【００７７】
また、高濃度ドレイン領域１ｅの膜厚が低濃度ドレイン領域１ｃの膜厚よりも厚いため、例えば、低濃度ドレイン領域１ｃの膜厚と高濃度ドレイン領域１ｅの膜厚とが等しい場合と比較して、高濃度ドレイン領域１ｅのオン時の電気抵抗が低くなる。そのため、ＴＦＴ３０のオン電流低下を防止することができ、電流駆動能力を維持することができる。
【００７８】
また、低濃度ソース領域１ｂの膜厚がチャネル領域１ａ′の少なくとも一部における膜厚よりも薄い構成とされているため、低濃度ソース領域１ｂの体積を小さくすることができる。そのため、低濃度ソース領域１ｂにおける光リーク電流の発生を抑制することができる。
【００７９】
また、高濃度ソース領域１ｄの膜厚が、低濃度ソース領域１ｂの膜厚より厚いため、例えば、低濃度ソース領域１ｂの膜厚と高濃度ソース領域１ｄの膜厚とが等しい場合と比較して、高濃度ソース領域１ｄのオン時の電気抵抗が低くなる。そのため、ＴＦＴ３０のオン電流低下をより防止しやすくなり、電流駆動能力をより維持しやすくなる。
【００８０】
［電子機器への適用］
次に、電気光学装置を備えた電子機器の一例を、図１６、図１７、図１８、および図１９を参照して説明する。
【００８１】
まず、図１６には、上記の各形態に係る電気光学装置と同様に構成された液晶装置１００を備えた電子機器の構成をブロック図で示してある。
【００８２】
図１６において、電子機器が、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８、および電源回路１０１０を含んで構成されている。
表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄａｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。
【００８３】
この表示情報出力回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。
駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、液晶装置１００を構成するアクティブマトリクス基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もアクティブマトリクス基板の上に形成してもよい。
【００８４】
このような構成の電子機器としては、図１７を参照して後述する投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００８５】
図１７に示す投射型液晶表示装置１１００は、前記の駆動回路１００４がアクティブマトリクス基板上に搭載された液晶装置１００を含む液晶モジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。
【００８６】
この投射型液晶表示装置１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶装置１００／液晶ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。
そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【００８７】
上記の構成によれば、上記本発明の液晶装置１００を用いることにより、光リーク電流が抑えることができるため、液晶装置１００により表示される画像にコントラスト低下を防止することができる。
また、オン電流の低下を防止することができるので、例えば、液晶装置１００が高解像度パネルや１２０Ｈｚ以上の高フレームレートパネルなどの場合、オン電流の低下による時定数悪化による書き込み不足を防止することができ、書き込み不足による表示不良を防止することができる。
【００８８】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記の実施の形態においては、この発明を液晶装置に適応して説明したが、この発明は液晶装置に限られることなく、有機エレクトロルミネッセンス装置など、その他各種の表示装置に適応できるものである。
また、上記の実施の形態においては、単結晶半導体からなる半導体層１ａを能動層として用いたＴＦＴに適応して説明したが、単結晶半導体を用いたＴＦＴに限られることなく、アモルファスシリコンを能動層として用いたＴＦＴや、高温または低温ポリシリコンを能動層として用いたＴＦＴなどに適応して説明することができる。
【００８９】
また、上記の実施の形態においては、半導体層１ａの低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃの幅が他の領域よりも狭い第１の実施の形態と、半導体層１ａの低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃの膜厚が他の領域よりも薄い第２の実施の形態とに分けて適応して説明したが、このように分けて適応したものに限られることなく、両者を同時に適応することができるものである。
この構成によれば、低濃度ドレイン領域１ｃの体積をより小さくすることができるため、低濃度ドレイン領域１ｃに吸収される光量をより少なくすることができ、光リーク電流の発生をより抑制することができる。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１の実施形態に係る液晶装置の平面図である。
【図２】図１におけるＨ−Ｈ′断面図である。
【図３】同、液晶装置のマトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図４】同、液晶装置における各画素の構成を示す平面図である。
【図５】図４におけるＡ−Ａ′断面図である。
【図６】同、液晶装置のＴＦＴ近傍領域の部分拡大図である。
【図７】同、液晶装置のＴＦＴの変形例を示す部分拡大図である。
【図８】同、液晶装置のＴＦＴのさらに別の変形例を示す部分拡大図である。
【図９】同、液晶装置の画像表示領域の周辺領域に形成した回路の平面図である。
【図１０】図９に示す駆動回路用のＴＦＴの断面図である。
【図１１】液晶装置のＴＦＴのＩｄ−Ｖｄ関係を示す図である。
【図１２】本発明の第２の実施形態に係る液晶装置のＴＦＴ近傍領域の部分拡大図である。
【図１３】図１２に示すＴＦＴの断面図である。
【図１４】同、ＴＦＴの変形例を示す断面図である。
【図１５】同、ＴＦＴのさらに別の変形例を示す断面図である。
【図１６】本発明に係る液晶装置を用いた電子機器の回路構成を示す図である。
【図１７】本発明に係る電子機器の投射型表示装置を示す断面図である。
【図１８】本発明に係る電子機器のパーソナルコンピュータを示す説明図である。
【図１９】本発明に係る電子機器の携帯電話機の説明図である。
【符号の説明】
【００９１】
１ａ・・・半導体層、  １ａ′・・・チャネル領域、  １ｂ・・・低濃度ソース領域（ソース側中間領域）、  １ｃ・・・低濃度ドレイン領域（ドレイン側中間領域）、  １ｄ・・・高濃度ソース領域（ソース側不純物領域）、  １ｅ・・・高濃度ドレイン領域（ドレイン側不純物領域）、  ３ａ・・・走査線（ゲート電極）、  ６ａ・・・データ線（ソース電極）、  ９ａ・・・画素電極（ドレイン電極）、  １０・・・アクティブマトリクス基板（半導体装置）、  ３０・・・ＴＦＴ（薄膜トランジスタ）、  １００・・・液晶装置（電気光学装置）
【図１】
2005259782.tif 000003
【図２】
2005259782.tif 000004
【図３】
2005259782.tif 000005
【図４】
2005259782.tif 000006
【図５】
2005259782.tif 000007
【図６】
2005259782.tif 000008
【図７】
2005259782.tif 000009
【図８】
2005259782.tif 000010
【図９】
2005259782.tif 000011
【図１０】
2005259782.tif 000012
【図１１】
2005259782.tif 000013
【図１２】
2005259782.tif 000014
【図１３】
2005259782.tif 000015
【図１４】
2005259782.tif 000016
【図１５】
2005259782.tif 000017
【図１６】
2005259782.tif 000018
【図１７】
2005259782.tif 000019
【図１８】
2005259782.tif 000020
【図１９】
2005259782.tif 000021