(57)【要約】【課題】１つの集積回路を超えてパワー・トランジスタのサイズを拡張するための技法を提供すること。【解決手段】１つの集積回路を超えてパワー・トランジスタのサイズを拡張するための方法は、マスタ制御回路、マスタ・ドライバ回路とマスタ半導体スイッチを備えるマスタ集積回路と、スレーブ半導体スイッチとスレーブ・ドライバ回路を備える１つまたは複数のスレーブ集積回路とを含んでいる。そのマスタ半導体のスイッチ端子は、対応するスレーブ半導体スイッチ端子に結合されている。そのマスタ・ドライバ回路入力とスレーブ・ドライバ回路入力は、マスタ制御回路の出力である制御信号によって駆動を受けるように結合されている。【選択図】図２
2005176586.tif 000002
【特許請求の範囲】
【請求項１】
第１の集積回路チップ上にある、２つの出力端子と１つの制御端子を有する第１のパワー・トランジスタと、
前記第１の集積回路チップ上にある、第１のドライバ回路入力と第１のドライバ回路出力を有する第１のドライバ回路であって、第１のドライバ回路出力が前記第１のパワー・トランジスタの制御端子を駆動するように結合されている第１のドライバ回路と、
第２の集積回路チップ上にある、２つの出力端子と１つの制御端子を有する第２のパワー・トランジスタと、
第２の集積回路チップ上にある、第２のドライバ回路入力と第２のドライバ回路出力を有する第２のドライバ回路であって、第２のドライバ回路出力が前記第２のパワー・トランジスタの制御端子を駆動するように結合されており、前記第１のパワー・トランジスタの２つの出力端子は前記第２のパワー・トランジスタの２つの出力端子のそれぞれに結合されており、前記第１、第２のドライバ回路入力はすべて単一の制御信号によって駆動されるように結合されている第２のドライバ回路と
を備える装置。
【請求項２】
前記第１、第２のドライバ回路が、すべて単一の電源によって給電されるように結合されている請求項１に記載の装置。
【請求項３】
前記第１、第２のパワー・トランジスタが電界効果トランジスタ（ＦＥＴ）を含む請求項１に記載の装置。
【請求項４】
第１、第２のパワー・トランジスタが金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む請求項３に記載の装置。
【請求項５】
第１、第２のパワー・トランジスタがバイポーラ・トランジスタを含む請求項１に記載の装置。
【請求項６】
前記単一の制御信号が前記第１の集積回路チップ上に含まれた制御回路の出力である請求項１に記載の装置。
【請求項７】
前記制御回路が、前記第１のパワー・トランジスタを通る電流を検知するために前記第１のパワー・トランジスタと結合された電流検知回路を備えており、前記制御回路は前記第１のパワー・トランジスタを通る電流と前記第２のパワー・トランジスタを通る電流を単一の制御信号を用いて制御するように結合されている請求項６に記載の装置。
【請求項８】
前記制御回路が、前記第１のパワー・トランジスタの温度を検知するために前記第１のパワー・トランジスタと結合された温度検知回路を備えており、前記制御回路は前記第１と前記第２のパワー・トランジスタ内での電力放散を単一の制御信号を用いて制御するように結合されている請求項６に記載の装置。
【請求項９】
前記制御回路が切り替えモード調節器回路を含む請求項６に記載の装置。
【請求項１０】
前記制御回路が力率コントローラ回路を含む請求項６に記載の装置。
【請求項１１】
前記制御回路が増幅器回路を含む請求項６に記載の装置。
【請求項１２】
切り替えモード電源の内部に含まれている請求項１に記載の装置。
【請求項１３】
交流（ＡＣ）から直流（ＤＣ）への電源の内部に含まれている請求項１に記載の装置。
【請求項１４】
直流（ＤＣ）からＤＣへの電源の内部に含まれている請求項１に記載の装置。
【請求項１５】
力率補正回路の内部に含まれている請求項１に記載の装置。
【請求項１６】
電力増幅器回路の内部に含まれている請求項１に記載の装置。
【請求項１７】
２つのマスタ・スイッチ端子と１つのマスタ制御端子を有するマスタ半導体スイッチを含み、さらに前記マスタ半導体スイッチの前記マスタ制御端子を駆動するように結合されたマスタ・ドライバ出力とマスタ・ドライバ入力を有するマスタ・ドライバ回路を含み、さらにマスタ制御信号を出力するように結合されたマスタ制御回路を含むマスタ集積回路チップと、
２つのスレーブ・スイッチ端子と１つのスレーブ制御端子を有するスレーブ半導体スイッチを含み、さらに前記スレーブ半導体スイッチの前記スレーブ制御端子と結合されたスレーブ・ドライバ出力とスレーブ・ドライバ入力を有するスレーブ・ドライバ回路を含む少なくとも１つのスレーブ集積回路チップであって、前記マスタ集積回路チップの前記２つのマスタ・スイッチ端子は少なくとも１つのスレーブ集積回路チップの前記２つのスレーブ・スイッチ端子と結合されており、前記マスタ集積回路チップの前記マスタ・ドライバ入力と少なくとも１つのスレーブ集積回路チップの前記スレーブ・ドライバ入力は前記マスタ制御信号によって駆動されるように結合されている少なくとも１つのスレーブ集積回路チップと
を備える装置。
【請求項１８】
前記マスタ・ドライバ回路と前記スレーブ・ドライバ回路が、すべて単一の電源によって給電されるように結合されている請求項１７に記載の装置。
【請求項１９】
前記マスタ半導体スイッチと前記スレーブ半導体スイッチが電界効果トランジスタ（ＦＥＴ）を含む請求項１７に記載の装置。
【請求項２０】
前記マスタ半導体スイッチと前記スレーブ半導体スイッチが金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む請求項１９に記載の装置。
【請求項２１】
前記マスタ制御回路が、前記マスタ半導体スイッチを通る電流を検知するように前記マスタ半導体スイッチと結合された電流検知回路を備えている請求項１７に記載の装置。
【請求項２２】
前記マスタ半導体スイッチを通る電流が電流制限しきい値を超えたとき、前記マスタ制御信号を用いて前記マスタ半導体スイッチとスレーブ半導体スイッチをオフにさせるように、前記電流検知回路が前記マスタ制御回路に結合されている請求項２１に記載の装置。
【請求項２３】
前記電流回路が前記２つのマスタ・スイッチ端子に結合されている請求項２１に記載の装置。
【請求項２４】
前記電流検知回路が前記マスタ半導体スイッチのオン抵抗の両端の電圧降下を検出するように結合されている請求項２１に記載の装置。
【請求項２５】
前記マスタ制御回路が、前記マスタ半導体スイッチの温度を検知するように前記マスタ半導体スイッチと熱的に結合された温度検知回路であって、前記マスタ制御回路に、前記マスタ制御信号を用いて前記マスタ半導体スイッチと前記スレーブ半導体スイッチの電力放散を制御させるように結合した温度検知回路を備えている請求項１７に記載の装置。
【請求項２６】
前記マスタ制御回路が切り替えモード調節器回路を含む請求項１７に記載の装置。
【請求項２７】
前記マスタ制御回路が力率コントローラ回路を含む請求項１７に記載の装置。
【請求項２８】
前記マスタ制御回路がデジタル増幅器回路を含む請求項１７に記載の装置。
【請求項２９】
切り替えモード電源の内部に含まれている請求項１７に記載の装置。
【請求項３０】
交流（ＡＣ）対直流（ＤＣ）電源の内部に含まれている請求項１７に記載の装置。
【請求項３１】
直流（ＤＣ）対ＤＣ電源の内部に含まれている請求項１７に記載の装置。
【請求項３２】
力率補正回路の内部に含まれている請求項１７に記載の装置。
【請求項３３】
デジタル・電力増幅器回路の内部に含まれている請求項１７に記載の装置。
【請求項３４】
制御信号に応答して、第１の集積回路チップ内に含まれている第１のドライバ回路を用いて第１の駆動信号を発生させるステップと、
前記第１の駆動信号に応答して前記第１の集積回路チップ内に含まれている第１のパワー・トランジスタを制御するステップと、
前記制御信号に応答して、第２の集積回路チップ内に含まれている第２のドライバ回路を用いて第２の駆動信号を発生させるステップと、
前記第２の駆動信号に応答して前記第２の集積回路チップ内に含まれている第２のパワー・トランジスタを制御するステップと、
を含む方法。
【請求項３５】
前記第１、第２のパワー・トランジスタの対応する出力端子を互いに結合されている請求項３４に記載の方法。
【請求項３６】
前記第１、第２のパワー・トランジスタを単一の電源に結合されている請求項３５に記載の方法。
【請求項３７】
回路の力率を補正するステップをさらに含む請求項３４に記載の方法。
【請求項３８】
前記第１の集積回路チップ内に含まれている制御回路を用いて制御信号を発生させるステップをさらに含む請求項３４に記載の方法。
【請求項３９】
前記第１のパワー・トランジスタを通る電流を検知するステップをさらに含み、前記制御信号が前記第１のパワー・トランジスタを通る電流に応答する請求項３８に記載の方法。
【請求項４０】
前記第１のパワー・トランジスタの温度を検知するステップをさらに含み、前記制御信号が前記第１のパワー・トランジスタの温度に応答する請求項３８に記載の方法。
【請求項４１】
制御信号に応答して、マスタ集積回路チップ内に含まれているマスタ・ドライバ回路を用いてマスタ駆動信号を発生させるステップと、
前記マスタ駆動信号に応答して前記マスタ集積回路チップ内に含まれているマスタ・パワー・トランジスタを制御するステップと、
前記制御信号に応答して、少なくとも１つのスレーブ集積回路チップ内に含まれている少なくとも１つのスレーブ・ドライバ回路を用いて少なくとも１つのスレーブ・駆動信号を発生させるステップと、
前記少なくとも１つのスレーブ・駆動信号に応答して前記少なくとも１つのスレーブ集積回路チップ内に含まれている少なくとも１つのスレーブ・パワー・トランジスタを制御するステップと
を含む方法。
【請求項４２】
前記マスタ・パワー・トランジスタおよび前記少なくとも１つのスレーブ・パワー・トランジスタの対応する出力端子が互いに結合されている請求項４１に記載の方法。
【請求項４３】
前記マスタ集積回路チップ内に含まれている制御回路を用いて制御信号を発生させるステップをさらに含む請求項４１に記載の方法。
【請求項４４】
前記マスタ・パワー・トランジスタを通る電流を検知するステップをさらに含み、前記制御信号は前記マスタ・パワー・トランジスタを通る電流に応答する請求項４３に記載の方法。
【請求項４５】
前記マスタ・パワー・トランジスタの温度を検知するステップをさらに含み、前記制御信号が前記マスタ・パワー・トランジスタの温度に応答する請求項４３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般的には集積回路に関し、本発明はさらに具体的には、パワー・トランジスタを含む集積回路に関する。
【背景技術】
【０００２】
パワー・トランジスタを用いた電子回路は、使用しているパワー・トランジスタの定格またはサイズに応じて設計しなければならない。使用しているパワー・トランジスタのサイズは、パワー・トランジスタ製造者が指定するその電力取り扱い能力に影響を及ぼす。パワー・トランジスタを収容するために使用するパッケージは物理的および経済的制約によってそのサイズが制限されるため、単一のパッケージ内に含めることが可能なパワー・トランジスタのサイズも同様に制限される。したがって、パワー・トランジスタのサイズを必要に応じて効果的に拡大させるためには、パワー・トランジスタを用いる電子回路を、互いに結合された２つ以上のパワー・トランジスタを使用して設計することが一般的である。得られるパワー・トランジスタの組合せは、典型的には、制御回路群からなる単一の制御回路と、パワー・トランジスタを駆動するための単一のドライバ回路とによって制御される。この方式によって結合された２つ以上のパワー・トランジスタを用いる回路では、使用しているパワー・トランジスタの種類の特性に適切なドライバと制御回路の慎重な利用と慎重な回路基板レイアウトが必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
制御回路、ドライバ、パワー・トランジスタを一体化させた集積回路が入手可能となっている。こうした集積回路に使用されるパワー・トランジスタのサイズもまた、その集積回路を収容するために使用するパッケージによって制限される。この場合では、一体化したパワー・トランジスタ・ドライバ回路は典型的には一体化したパワー・トランジスタの専用であるため、通常は追加的な外部パワー・トランジスタを結合できず、また必要なドライバ回路の出力にユーザがアクセスする手段が用意されていない。一体化したパワー・トランジスタ・ドライバ回路の出力を利用できる集積回路では、一体化したドライバ回路によって駆動させることができる外部パワー・トランジスタのサイズと数が、この一体化したパワー・トランジスタ・ドライバ回路のサイズによって制限される。
【課題を解決するための手段】
【０００４】
パワー・トランジスタのサイズを拡張するための回路を開示する。実施の一態様では、本発明の教示による装置は、第１の集積回路チップ上に第１のパワー・トランジスタを含んでいる。この第１のパワー・トランジスタは、２つの出力端子と１つの制御端子を有している。この装置はまた、第１の集積回路チップ上に第１のドライバ回路を含んでいる。この第１のドライバ回路は、第１のドライバ回路入力と第１のドライバ回路出力を有している。この第１のドライバ回路出力は第１のパワー・トランジスタの制御端子を駆動するように結合されている。この装置はさらに、第２の集積回路チップ上に第２のパワー・トランジスタを含んでいる。この第２のパワー・トランジスタは、２つの出力端子と１つの制御端子を有している。この装置はまた、第２の集積回路チップ上に第２のドライバ回路を含んでいる。この第２のドライバ回路は第２のドライバ回路入力と第２のドライバ回路出力を有している。この第２のドライバ回路出力は第２のパワー・トランジスタの制御端子を駆動するように結合されている。第１のパワー・トランジスタの２つの出力端子は、第２のパワー・トランジスタの２つの出力端子のそれぞれに結合されている。第１、第２のドライバ回路入力はすべて、単一の制御信号によって駆動を受けるように結合されている。本発明の追加的な特徴および利点は、以下に示す詳細な説明および図面から明らかとなろう。
【発明を実施するための最良の形態】
【０００５】
詳細な本発明は、限定ではなく一例として添付の図面に示されている。
【０００６】
パワー・トランジスタ（または、半導体スイッチ）のサイズを拡張するための新規の技法を開示する。以下の説明では、本発明に対するより徹底した理解を提供できるように、多くの具体的な詳細を提示している。しかし、本発明を実施するために必ずしもこうした特定の詳細を利用する必要がないことは当業者には明らかであろう。また別の場合、本発明を不明瞭にすることを避けるため、よく知られた材料や方法については詳細に記載していない。
【０００７】
一般に、パワー・トランジスタのサイズを拡張するための簡単かつ新規の技法は、本発明の実施形態に従って、その各々が少なくとも１つのパワー・トランジスタとパワー・トランジスタ・ドライバ回路を含んでいる２つ以上の集積回路チップを互いに結合することによって提供することができる。この集積回路のうちの１つの一部分として制御回路があり、この制御回路は制御信号となる出力を含んでいる。この制御信号は互いに結合された２つ以上の集積回路のパワー・トランジスタ・ドライバ回路の入力となるように結合されている。この方法で２つ以上の集積回路が結合されると、本発明の教示に従ってパワー・トランジスタ・ドライバ回路は必要に応じてそのパワー・トランジスタの範囲全体まで拡張される。
【０００８】
図示のため、図１に、負荷１１５への共通接続によって２つのパワー・トランジスタ１００、１０１を互いに結合している回路の概要図を表している。パワー・トランジスタ１００、１０１はどの集積回路の一部分でもないため、これらは離散パワー・トランジスタと記載される。このようにして、パワー・トランジスタの実効サイズが拡張される。パワー・トランジスタ１００、１０１の出力端子１１８、１２１は互いに結合されている。パワー・トランジスタ１００、１０１の出力端子１１９、１２２も互いに結合されている。パワー・トランジスタ１００、１０１の制御端子１２０、１２３のそれぞれは、抵抗器１０２、１０３によって互いに結合されている。一方、この抵抗器１０２、１０３はドライバ回路１０４のドライバ回路出力１０９に一緒に結合されている。
【０００９】
図示した例では、ドライバ回路１０４は電源端子１１１、接地端子１１０を有する集積回路１０６の一部であり、端子１２４の位置で入力信号１１４を受け取るように結合されている。集積回路１０６はさらに制御回路１０５を含んでいる。制御回路１０５は、たとえば電力変換回路内のパルス幅変調器（ＰＷＭ）コントローラや、電子回路内のパワー・トランジスタを制御するために付加される適当なその他任意のコントローラである。
【００１０】
離散パワー・トランジスタを図１に示すように結合される際には、これらのパワー・トランジスタの電気的特性を考慮に入れることが重要である。たとえば、抵抗器１０２、１０３を使用してドライバ１０４の出力とパワー・トランジスタ制御端子１２０、１２３の間を結合させることによって、ドライバ１０４が制御端子１２０、１２３をオン、オフに駆動する際にこれがないと発生する可能性がある発振を減少させることが重要である。さらに、接続１０７、１０８と接続１２５、１１６の物理的な長さの差を最小にすることが重要である。これらの接続は、パワー・トランジスタ１００、１０１をオンにしたりオフにしたりする際の切り替え速度に影響を及ぼす寄生のインダクタンスとキャパシタンスの要素を有している。パワー・トランジスタ１００、１０１に関して確実に効率がよい切り替えを得るには、これらの寄生要素の整合が重要であると共に、回路の物理的なレイアウトでは入念な注意を必要とする。減結合用コンデンサ１１２の正極端子１２６と、パワー・トランジスタ１００の制御端子１２０、１２３と、コンデンサ１１２の負極端子１２７への戻り接続１１６、１２５との間で形成されるループの物理的面積をさらに最小限に抑え、これらのループ内の寄生のインダクタンスとキャパシタンスの要素による影響を減らすように整合することが必要である。
【００１１】
上述した物理的なレイアウトの考慮すべき点以外に、駆動回路１０４の駆動能力によって、図１に示すように構成させることができる離散パワー・トランジスタの数が制限される。各離散パワー・トランジスタの制御端子は、その要件に従って電気エネルギーを駆動する必要があり、またパワー・トランジスタのサイズを拡張するように接続が可能な離散パワー・トランジスタの数は、そのドライバ回路１０４がこの電気エネルギーを送る最大能力によって制限される。
【００１２】
図２は、本発明の教示による回路の実施の一形態の全体を表している。図のように、集積回路チップ２０９はパワー・トランジスタ２０１、ドライバ回路２０３、制御回路２０４を含んでいる。集積回路チップ２０８はパワー・トランジスタ２００とドライバ回路２０２を含んでいる。図１の構成の場合と同じく、パワー・トランジスタ２０１の出力端子２１４、２１５は、図のようにパワー・トランジスタ２００の出力端子２１０、２１１のそれぞれに結合されている。しかし、制御回路２０４の制御信号出力２２９は、図のように、ドライバ回路２０３、２０２の入力に結合されている。ドライバ回路２０３の出力はパワー・トランジスタ２０１の制御端子２２３と結合されており、またドライバ回路２０２の出力はパワー・トランジスタ２００の制御端子２２２に結合されている。さまざまな実施形態において、パワー・トランジスタ２００、２０１は、電界効果トランジスタ（ＦＥＴ）、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ・トランジスタ、あるいはその他適当なタイプのデバイスによって実施することができる。
【００１３】
図示した実施形態に表したように、集積回路２０８、２０９の電源端子２１３、２１６のそれぞれは単一の電源２２１に結合されている。しかし、ドライバ回路２０３とパワー・トランジスタ２０１の両方が集積回路チップ２０９の一部分であることによって、集積回路チップ２０８に対する電源を、集積回路チップ２０９の近傍にあるコンデンサ２０６によって減結合させることができる。一方、ドライバ２０２とパワー・トランジスタ２００の両方が集積回路チップ２０８の一部分であることによって、集積回路チップ２０８に対する電源を、集積回路チップ２０８の近傍にあるコンデンサ２０５によって減結合させることが可能となる。
【００１４】
これらの減結合用コンデンサ２０５、２０６をそのそれぞれの集積回路チップ２０８、２０９の近傍に配置できることによって、図１に関連して上で検討した、それぞれのパワー・トランジスタ２００、２０１を駆動する際の寄生的影響が低減される。したがって、本発明の教示によれば、集積回路チップ２０８と２０９の間の物理的分離は、図１の回路における集積回路１０６とパワー・トランジスタ１００、１０１との間の物理的分離の場合と比べてあまり重要ではなくなる。その理由は、接続２１７を通じて結合される制御信号が、典型的には、低電力のデジタル信号であり、このため図１の電力がより大きいドライバ回路出力信号１０９による寄生的影響をより受けにくいためである。
【００１５】
さらに、本発明の実施形態に従ってパワー・トランジスタとドライバ回路を一体化することは、ドライバ回路のサイズがパワー・トランジスタの範囲に比例して拡張されることを意味している。したがって、本発明の実施形態によれば、図１に示す単一の駆動回路１０４によって駆動を受ける離散パワー・トランジスタを用いて従来から可能であった数と比べてより多くのパワー・トランジスタを結合させることが可能である。
【００１６】
図２に示した実施形態はさらに、マスタ半導体スイッチ２０１、マスタ・ドライバ回路２０３を有するマスタ集積回路チップ２０９と、スレーブ半導体スイッチ２００、スレーブ・ドライバ回路２０２を有するスレーブ集積回路チップ２０８とを含めるようにしたものと見ることができる。このマスタ・スレーブ式表記は、マスタ集積回路チップ２０９が回路２３０内で必要な制御と保護機能のうちの多くまたはすべてを一体化するように設計することが可能であることを示すのに役立つ。
【００１７】
たとえば実施の一形態では、マスタ制御回路２０４は、マスタ・スイッチ端子２１４と２１５の間のマスタ半導体スイッチ２０１内を流れる電流を検知するために使用する電流検知回路２３１を含んでいる。このマスタ半導体スイッチが金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）である場合、マスタ半導体スイッチ２０１がオン状態にあるときにそのマスタ半導体スイッチ２０１のオン抵抗による両端の電圧降下を検知することによって、たとえばマスタ制御回路２０４の電流検知回路２３１によって電流を検知することができる。マスタ半導体スイッチ２０１のオン抵抗の両端の電圧降下があるしきい値を超えたときに、ＭＯＳＦＥＴはオフに切り替わるのが通常である。メイン半導体スイッチ２０１で検知した電流は、スレーブ半導体スイッチ２００内を流れる電流を制御するために使用することができる、その理由は、この両方のスイッチがオンであるときに、マスタ半導体スイッチ２０１内を流れる電流によってスレーブ半導体スイッチ２００内を流れる電流が表せるためである。
【００１８】
たとえばマスタ制御回路２０４の電流検知回路２３１がメイン半導体スイッチ２０１をオフにすべきであると判定した場合、制御回路２０４のマスタ制御信号２２９がスレーブ・ドライバ回路２０２によっても受け取られており、したがって、このスレーブ・ドライバ回路２０２によってスレーブ半導体スイッチ２００がオフにされる。同じ理論は、熱保護などの別の制御機能にも適用することができる。たとえば実施の一形態では、マスタ制御回路２０４はマスタ半導体スイッチ２０１の温度を検知するように熱的に結合された温度検知回路２３２を含んでいる。マスタ制御回路２０４の温度検知回路２３２がマスタ半導体スイッチ２０１の温度が高すぎると判定した場合、マスタ制御信号２２９は、半導体スイッチ２００と２０１の両方における電力放散を制御するために、マスタとスレーブの両方の半導体スイッチ２００、２０１をオフにさせる。
【００１９】
図３は全体として、本発明の教示による回路の別の実施形態を表している。この図示した実施形態では、図２に示した回路素子を、図３においてブースト変換器回路内に表している。入力交流（ＡＣ）電源３０８、整流器回路３０１、ブースト・インダクタ３０２、ブースト・ダイオード３０３、出力バルク・コンデンサ３０７を備えた変換器の全体構成については当業者によく知られていよう。図示した構成において、この回路は、その要件がこれまた当業者によく知られているＰＦＣ機能を実行するための力率補正（ＰＦＣ）コントローラとして構成されている。
【００２０】
図示した実施形態では、マスタ集積回路チップ２０９に対する入力信号２２０は、ＰＦＣ機能を実行するためにマスタ制御回路２０４によって必要な制御信号を提供している抵抗器３０４と３０５を通って流れる電流を組み合わせて得られる。実施の一形態では、直流（ＤＣ）出力電圧３０６が図の後続の電力変換段に対する入力として用いられるのが一般的である。この電力変換段は例えば、切り替えモード電源とすることも可能である。実施の一形態では、電源２２１は電力変換段から、あるいは単独の補助電源から得られる。別の実施形態では、マスタ制御回路２０４を本発明の教示によって実現することができ、またマスタ制御回路２０４は、切り替えモード調節器、交流（ＡＣ）対直流（ＤＣ）電源、電力増幅器、モータ制御回路、アナログやデジタル式の音響増幅器、あるいは適当なタイプのその他回路（ただしこれらに限らない）を含む別の設計で実施することができることを理解されたい。
【００２１】
図示した実施形態に表したように、マスタ制御回路２０４の別の端子３１０は抵抗器３０９に結合されており、またこの抵抗器３０９はさらに、帰還２１９または接地に結合されている。実施の一形態では、マスタ制御回路は、マスタ制御回路２０４の電流制限しきい値を制御または調整するために端子３１０と結合された電流制限調整回路２３３を含んでいる。マスタ制御信号２２９はマスタとスレーブの両方のドライバ回路２０３、２０４のそれぞれに加えられるため、この電流制限調整回路２３３はマスタ集積回路チップ２０９のマスタ制御回路２０４内に含めるだけで十分である。
【００２２】
上述した詳細な説明では、本発明についてその特定の例示的実施形態を参照しながら記載してきた。しかし、本発明のより広い精神および趣旨を逸脱することなく、これらに対してさまざまな修正や変更を行うことができることは明らかであろう。たとえば、１つの集積回路を超えるパワー・トランジスタのサイズの拡張は、ＤＣ入力並びにＡＣ入力の回路で使用することができ、ここで検討した電力増幅器並びに電力変換回路に適用可能である。したがって、本明細書および図面は限定ではなく例示と見るべきである。
【図面の簡単な説明】
【００２３】
【図１】単一のパワー・トランジスタ・ドライバ回路によって駆動を受けるように２つのパワー・トランジスタを結合させることによってそのパワー・トランジスタのサイズが拡張された回路の概要図である。
【図２】複数の集積回路を本発明の教示に従って結合させることによってそのパワー・トランジスタのサイズが拡張された回路の実施の一形態の概要図である。
【図３】複数の集積回路を本発明の教示に従って結合させることによってそのパワー・トランジスタのサイズが拡張された回路の別の実施形態の概要図である。
【符号の説明】
【００２４】
１００、１０１  パワー・トランジスタ、１０２、１０３  抵抗器、１０４  ドライバ回路、１０５  制御回路、１０６  集積回路、１０９  ドライバ回路出力、１１０  接地端子、１１１  電源端子、１１２  減結合用コンデンサ、１１４  入力信号、１１５  負荷への共通接続、１１６  戻り接続。
【図１】
2005176586.tif 000003
【図２】
2005176586.tif 000004
【図３】
2005176586.tif 000005