(57)【要約】【課題】活性領域の周縁部においてウォータマークが発生した場合にも、安定した電気的特性を有する半導体装置を提供する。【解決手段】半導体装置は、基板と、基板の活性領域２内にソース／ドレイン領域３，４と、基板上であってソース／ドレイン領域３，４間にゲート酸化膜６を介して形成されたゲート電極１とを備え、ゲート電極１は、活性領域２の周縁部において、ゲート長方向に張り出す張出部７を有する。すなわち、活性領域２の周縁部におけるゲート電極１のゲート長方向の幅（Ｌ２）は、該活性領域２の中央部におけるゲート電極のゲート長方向の幅（Ｌ１）よりも大きい。【選択図】        図１
2005012070.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の活性領域内にソース／ドレイン領域と、
前記基板上であって前記ソース／ドレイン領域間に酸化膜を介して形成されたゲート電極とを備え、
前記活性領域の周縁部における前記ゲート電極のゲート長方向の幅は、該活性領域の中央部における前記ゲート電極のゲート長方向の幅よりも大きい半導体装置。
【請求項２】
基板と、
前記基板の活性領域内に複数のソース／ドレイン領域と、
前記基板上であって前記ソース／ドレイン領域間に酸化膜を介して形成された複数のゲート電極と、
前記活性領域の周縁部上に形成され、前記複数のゲート電極間を接続する接続部とを備えた半導体装置。
【請求項３】
前記活性領域内のすべてのゲート電極が、該活性領域の周縁部上において一体化された、請求項２に記載の半導体装置。
【請求項４】
基板と、
前記基板の活性領域内にソース／ドレイン領域と、
前記基板上であって前記ソース／ドレイン領域間に酸化膜を介して形成されたゲート電極とを備え、
前記ゲート電極は、前記活性領域の周縁部において、ゲート長方向に張り出す張出部を有する半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、ゲート電極を有するＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどの半導体装置に関する。
【０００２】
【従来の技術】
ＭＯＳトランジスタなどの半導体装置ゲート電極の下部においては、洗浄乾燥された際に残留または付着した水滴によって、しみ（ウォータマーク）が生ずる場合がある。
【０００３】
このウォータマークは、ゲート電極部の酸化膜の劣化を招く場合があり、その結果として、該酸化膜の絶縁膜としての機能が損なわれ、ソース／ドレイン間がショートしてリーク電流が発生したり、トランジスタのオフ耐性が低下するなどの問題が生じる。
【０００４】
このようなウォータマークの発生を防止する半導体の製造方法としては、特開平６−５３２３４号公報（従来例１）および特開平７−１９３０３８号公報（従来例２）に記載されたものなどが挙げられる。
【０００５】
従来例１においては、Ｐ型半導体基板上に、ゲート酸化膜を形成し、その上にＬＰＣＶＤ法により厚さ１５００Åの多結晶シリコン膜を形成し、ＰＯＣｌ３の熱拡散法により、多結晶シリコン層をｎ＋型化し、生成されたＰＳＧ膜をエッチングし、ｎ＋型多結晶シリコン層を形成した後、ＬＰＣＶＤ法により厚さ２００Åの非ドープ多結晶シリコン層を形成し、希釈ＨＦにより、自然酸化膜を除去し、次いでＣＶＤ法によりＷＦ６とＳｉＨ４を使用し、厚さ２０００ÅのＷＳｉ２層を形成し、その後、所定のパターニングおよびＷＳｉ２／多結晶シリコンエッチングを行ない、Ａｓのイオン注入によりｎ＋型ソース／ドレイン領域を形成する半導体装置の製造方法が開示されている。
【０００６】
また、従来例２においては、段差のある面にエッチングストッパとしてシリコン膜を形成し、該シリコン膜上に絶縁膜を形成し、該絶縁膜上にレジスト膜を選択的に形成し、このレジスト膜をマスクとして絶縁膜を選択的にウエットエッチングする半導体装置の製造方法において、上記シリコン膜の疎水性に起因して選択的ウエットエッチング後にレジスト膜と絶縁膜のサイドエッチング部との間の狭隘部に水がたまり、乾燥によりウォータマークが生じることを防止するため、シリコン膜の形成後、絶縁膜の形成前に、このシリコン膜の表面上に親水性の膜、たとえばシリコンナイトライド膜を形成する半導体の製造方法が開示されている。
【０００７】
【特許文献１】
特開平６−５３２３４号公報
【０００８】
【特許文献２】
特開平７−１９３０３８号公報
【０００９】
【発明が解決しようとする課題】
上述した半導体装置の製造方法を用いた場合、ウォータマークの生成を抑制する効果が期待できる。
【００１０】
しかしながら、このような製造方法によって製造された半導体装置においても、依然としてウォータマークが生成される場合がある。ここで、一度ウォータマークが生成された場合には、上述したとおり、該マークは半導体装置の電気的特性に大きな影響をもたらすことになる。
【００１１】
本発明は、上記のような問題に鑑みてなされたものであり、本発明の目的は、安定した電気的特性を有する半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係る半導体装置は、基板と、基板の活性領域内にソース／ドレイン領域と、基板上であってソース／ドレイン領域間に酸化膜を介して形成されたゲート電極とを備え、活性領域の周縁部におけるゲート電極のゲート長方向の幅は、該活性領域の中央部におけるゲート電極のゲート長方向の幅よりも大きい。
【００１３】
【発明の実施の形態】
以下に、本発明に基づく半導体装置の実施の形態について図１から図４を用いて説明する。
【００１４】
（実施の形態１）
図１は、実施の形態１に係る半導体装置の一例としてのＭＯＳトランジスタの上面図であり、図２は図１におけるＩ−Ｉ断面図である。
【００１５】
本実施の形態に係る半導体装置は、図１および図２に示すように、基板と、基板の活性領域２内にソース／ドレイン領域３，４と、基板上であってソース／ドレイン領域３，４間にゲート酸化膜６を介して形成されたゲート電極１とを備え、ゲート電極１は、活性領域２の周縁部において、ゲート長方向に張り出す張出部７を有する。
【００１６】
なお、上記のゲート電極１は、コンタクトホール２Ａ内に形成されたプラグに接続されている。
【００１７】
上記の構造を換言すると、活性領域２の周縁部におけるゲート電極１のゲート長方向の幅（Ｌ２）は、該活性領域２の中央部におけるゲート電極１のゲート長方向の幅（Ｌ１）よりも大きい。
【００１８】
これにより、活性領域の周縁部（活性領域縁端から２μｍ以上５μｍ以下程度内側までの領域）において、ウォータマーク５によるソース／ドレイン間のショートなどを防止することができる。
【００１９】
ここで、上記のような構造を含む、半導体装置の製造方法の一例について説明する。
【００２０】
シリコン基板上にＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｌｉｃｏｎ）法によってフィールド酸化膜を形成する。このフィールド酸化膜によって区切られた領域が活性領域となる。
【００２１】
次に、各々の活性領域に、ｎ型またはｐ型の不純物を注入することによって、ウェルを形成する。なお、この工程において、上記のｎ型またはｐ型の不純物は、厚膜レジストを用いて特定の領域に選択的に注入される。
【００２２】
上記のウェル上において、まず熱酸化によりゲート酸化膜を形成し、次に、たとえばシリコン化合物を含む導電膜をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などによって形成する。
【００２３】
そして、上記の酸化膜および導電膜をたとえばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法などの異方性エッチングによってパターニングする。これにより、シリコン基板上に、ゲート酸化膜を介して、ゲート電極が形成される。
【００２４】
次に、図１および図２に示す活性領域２の周縁部におけるウォータマーク５の発生原理について、以下に説明する。
【００２５】
フィールド酸化膜が形成され、該酸化膜によって区分けされた活性領域を有するウエハのウエットエッチング工程において、該ウエハは、フッ酸などによる処理後、純水などによって洗浄される。
【００２６】
ここで、純水洗浄が完了し、ウエハを純水槽から引き上げる際に、該ウエハ上の水の大部分は流れ落ちるが、少量の水が表面に残留する。
【００２７】
ここで、シリコン表面は疎水性であるので、フィールド酸化膜に囲まれた活性領域は疎水性の領域であり、残留した水は、接触角を持って球状に分割された状態（水玉状の状態）でウエハに付着する。
【００２８】
その後、この残留した水が乾燥する過程において、上記の水玉の中に含まれる溶存酸素濃度が高くなり、最終的には該溶存酸素がシリコンと反応し、酸化物によるしみ（ウォータマーク）が形成される場合がある。
【００２９】
なお、活性領域が大きい場合には、分割された水玉が大きくなり、また最終的に乾き切る際の溶存酸素濃度が高くなるので、ウォータマークが発生する頻度が高くなり、また形成されるウォータマークも大きくなる傾向にある。
【００３０】
上述したプロセスによって、ウォータマーク５が、ゲート長方向のゲート電極１の幅（Ｌ１）よりも大きな範囲で発生した場合、本来絶縁体であることが期待されているゲート酸化膜６が劣化し、ソース／ドレイン間がショートしてリーク電流が発生したり、ＭＯＳトランジスタのオフ耐圧が低下したりすることになる。
【００３１】
これに対し、本実施の形態に係る半導体装置においては、活性領域２の周縁部において、ゲート電極１にゲート長方向に張り出す張出部７を設ける。これにより、該周縁部において、ゲート電極１は、Ｌ１よりも大きな幅（Ｌ２）を有することになる。
【００３２】
上記の構造においては、ソース／ドレイン注入時にＬ２の幅を有するゲート電極をマスクとして用いることができ、活性領域２の周縁部において、ソース／ドレイン領域３，４間の距離を大きくすることができるので、Ｌ１よりも大きなウォータマークが発生した場合においても、ソース／ドレイン領域３，４間に、絶縁性を保持した（劣化していない）ゲート酸化膜６の領域を確保することができる。この結果、上述したようなソース／ドレイン間のショートやオフ耐圧の低下などの問題を解決することができる。
【００３３】
本実施の形態においては、以上の構成により、ウォータマークが発生した場合にも、安定した電気的特性を有する半導体装置を得ることができる。
【００３４】
（実施の形態２）
図３は、実施の形態２に係る半導体装置の一例としてのＭＯＳトランジスタの断面図である。
【００３５】
本実施の形態に係る半導体装置は、実施の形態１に係る半導体装置の変形例であり、上述した張出部７に代わり、図３に示すように、ゲート電極１上にゲートカバー７Ａを備える点で、実施の形態１と異なる。
【００３６】
ここで、ゲートカバー７Ａは、ソース／ドレイン間の絶縁性を確保するため、酸化膜などの絶縁性を有する物質により構成される。
【００３７】
なお、その他の事項については、実施の形態１と同様であるので、ここでは説明を省略する。
【００３８】
実施の形態１においては、ゲート電極１が張出部７を備え、該張出部７がソース／ドレイン注入時のマスクとして機能したが、本実施の形態においては、これに代わって、ゲートカバー７Ａが張出部７と同様にマスクとして機能する。
【００３９】
すなわち、上記のマスクは実施の形態１のようにゲート電極として一体に形成されたものであってもよいし、本実施の形態のようにゲート電極およびゲートカバーとして別体に形成されたものであってもよい。
【００４０】
本実施の形態においては、上記の構成により、実施の形態１と同様の効果を奏することができる。
【００４１】
（実施の形態３）
図４は、実施の形態３に係る半導体装置の一例としてのＭＯＳトランジスタを示す上面図である。
【００４２】
本実施の形態に係る半導体装置は、図４に示すように、基板と、基板の活性領域２内に複数のソース／ドレイン領域３，４と、基板上であってソース／ドレイン領域３，４間にゲート酸化膜６を介して形成された複数のゲート電極１と、活性領域２の周縁部上に形成され、複数のゲート電極１間を接続する接続部８を備える。
【００４３】
これにより、ソース／ドレイン注入時に接続部８がマスクとして機能して、活性領域２の周縁部におけるゲート電極１間にソース／ドレイン領域３，４が形成されないようにするので、該周縁部にウォータマーク５が発生しても、該ウォータマークによってソース／ドレイン間のショートやオフ耐圧の低下などを招くことがない。
【００４４】
なお、上記の半導体装置において、複数のゲート電極１はほぼ平行に延在している。また、該半導体装置には、ゲート電極１と（ほぼ９０°の角度で）交差する方向に延在し、各々の該電極１を串刺し状に接続する配線８Ａが設けられている。そして、該配線８Ａに接続部８が含まれている。従来は、この配線８Ａを活性領域２の外部において設けていたが、本実施の形態に係る半導体装置においては、該配線８Ａを活性領域２内にも延在させることで、上述した効果を得ることができる。
【００４５】
ここで、活性領域２内のすべてのゲート電極１が、該活性領域２の周縁部上において、（配線８Ａによって）一体化されていることが好ましい。
【００４６】
これにより、活性領域２内のすべてのゲート電極１間において、ウォータマークの発生に対して上述した効果を得ることができる。
【００４７】
また、ゲート電極１と配線８Ａとが交差する位置に、面取り部９を設けることが好ましい。
【００４８】
ゲート電極１と配線８Ａとがほぼ直交して交差する場合、該交差部において、レジスト残などが発生しやすくなる。このレジスト残はソース／ドレイン間のショート（電流リーク）などの原因となる可能性がある。
【００４９】
これに対し、上記のように面取り部９を設けることで、ゲート電極１と配線８Ａとの交差部においてレジスト残などの発生を抑制し、ソース／ドレイン間のショートなどを防止することができる。
【００５０】
本実施の形態においては、以上の構成により、ウォータマークが発生した場合にも、安定した電気的特性を有する半導体装置を得ることができる。
【００５１】
なお、上述した各実施の形態に係る半導体装置の各々の特徴部分を組み合わせて複合した効果を得ることは、当初から予定されている。
【００５２】
以上、本発明の実施の形態について説明したが、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【００５３】
【発明の効果】
本発明によれば、ウォータマークの発生しやすい活性領域の周縁部において、ソース／ドレイン間の距離をより大きく確保することで、ゲート電極下部におけるウォータマークの発生に対して、半導体装置の電気的特性を安定させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の上面図である。
【図２】図１に示す半導体装置のＩ−Ｉ断面図である。
【図３】本発明の実施の形態２に係る半導体装置の断面図である。
【図４】本発明の実施の形態３に係る半導体装置の上面図である。
【符号の説明】
１  ゲート電極、２  活性領域、２Ａ  コンタクトホール、３  ソース領域、４  ドレイン領域、５  ウォータマーク、６  ゲート酸化膜、７  張出部、７Ａゲートカバー、８  接続部、８Ａ  配線、９  面取り部。
【図１】
2005012070.tif 000003
【図２】
2005012070.tif 000004
【図３】
2005012070.tif 000005
【図４】
2005012070.tif 000006