(57)【要約】【課題】  高出力動作時の耐破壊性を向上させるヘテロ接合バイポーラトランジスタを提供する。【解決手段】  ＧａＡｓ半導体基板１００と、ｎ+型ＧａＡｓサブコレクタ層１１０と、ｎ型ＧａＡｓコレクタ層１２０と、ｐ型ＧａＡｓベース層１３０と、エミッタ層１４０と、ｎ型ＧａＡｓエミッタキャップ層１５０と、ｎ型ＩｎＧａＡｓエミッタコンタクト層１６０とを備え、エミッタ層１４０は、ｎ型又はノンドープの第１エミッタ層１４１およびｎ型の第２エミッタ層１４２が順次積層されてなり、第１エミッタ層１４１はＡｌを含む半導体材料からなり、第２エミッタ層１４２はＩｎxＧａ1-xＰ（０＜ｘ＜１）からなる。【選択図】        図１
2005259755.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓからなるｎ型のコレクタ層と、
前記コレクタ層上に形成されたＧａＡｓからなるｐ型のベース層と、
前記ベース層上に形成されたｎ型又はノンドープの第１エミッタ層と、
前記第１エミッタ層上に形成されたｎ型の第２エミッタ層とを備え、
前記第１エミッタ層は、Ａｌを含む半導体材料からなり、
前記第２エミッタ層は、ＩｎxＧａ1-xＰ（０＜ｘ＜１）からなる
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
前記第１エミッタ層は、３ｎｍ以上１０ｎｍ以下の膜厚を有する
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記第２エミッタ層は、さらに前記ベース層上に形成され、前記第１エミッタ層を覆う
ことを特徴とする請求項１又は２に記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
ＧａＡｓからなるｎ型のコレクタ層と、
前記コレクタ層上に形成されたＧａＡｓからなるｐ型のベース層と、
前記ベース上に形成されたｎ型の第２エミッタ層と、
前記第２エミッタ層上に形成されたｎ型又はノンドープの第１エミッタ層とを備え、
前記第１エミッタ層は、Ａｌを含む半導体材料からなり、
前記第２エミッタ層は、３ｎｍ以上１５ｎｍ以下の膜厚を有し、ＩｎxＧａ1-xＰ（０＜ｘ＜１）からなる
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項５】
前記第１エミッタ層は、Ａｌ酸化物からなる
ことを特徴とする請求項１〜４のいずれか１項に記載のヘテロ接合バイポーラトランジスタ。
【請求項６】
前記第１エミッタ層は、ＡｌyＧａ1-yＡｓ（０＜ｙ＜１）からなる
ことを特徴とする請求項１〜４のいずれか１項に記載のヘテロ接合バイポーラトランジスタ。
【請求項７】
半導体基板上に、ＧａＡｓからなるｎ型のコレクタ層およびＧａＡｓからなるｐ型のベース層を順次積層する積層工程と、
前記ベース層上の所定領域に、Ａｌを含む半導体材料からなるｎ型又はノンドープの第１エミッタ層を形成する第１エミッタ層形成工程と、
前記ベース層上の前記所定領域以外の領域および前記第１エミッタ層上に、ＩｎxＧａ1-xＰ（０＜ｘ＜１）からなるｎ型の第２エミッタ層を形成する第２エミッタ層形成工程とを含む
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項８】
前記第１エミッタ層は、ＡｌyＧａ1-yＡｓ（０＜ｙ＜１）からなる
ことを特徴とする請求項７に記載のヘテロ接合バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
エミッタにバンドギャップの大きな半導体を用いたヘテロ接合バイポーラトランジスタ（以下ＨＢＴと略す）は、携帯電話機等に用いられる高周波アナログ素子として注目されている。特にエミッタにＩｎＧａＰを用いたＩｎＧａＰ／ＧａＡｓＨＢＴは、バレンスバンドの不連続（ΔＥｖ）が大きいため電流増幅率（ＨＦＥ）の温度依存性が小さい、あるいは界面準位やＤＸセンターが無いためベース中の再結合電流が小さい等の利点を持ち、高性能、高信頼性のデバイスとして実用化されている（例えば特許文献１、特許文献２参照）。
【０００３】
以下、図を用いて、一般的なＩｎＧａＰ／ＧａＡｓＨＢＴのデバイス構造およびその製造方法を説明する。
図８は、ＩｎＧａＰ／ＧａＡｓＨＢＴの構造を示す断面図である。
【０００４】
図８に示すように、ＩｎＧａＰ／ＧａＡｓＨＢＴにおいては、半絶縁性のＧａＡｓ半導体基板８００上に、ｎ型不純物を高濃度で添加して形成されたｎ+型ＧａＡｓサブコレクタ層８１０と、低不純物濃度のｎ型ＧａＡｓコレクタ層８２０と、高濃度のｐ型ＧａＡｓベース層８３０と、ｎ型ＩｎＧａＰエミッタ層８４０と、ｎ型ＧａＡｓエミッタキャップ層８５０と、低接触抵抗のエミッタ電極を形成するためのｎ型ＩｎＧａＡｓエミッタコンタクト層８６０とが順に積層されている。
【０００５】
サブコレクタ層８１０上には、例えばＡｕＧｅ／Ｎｉ／Ａｕ等からなるコレクタ電極８７０が形成され、エミッタ層８４０上には、ベース層８３０と接触するように熱拡散させて形成された例えばＰｔを含む多層メタル等であるベース電極８７１が形成され、エミッタコンタクト層８６０上には、例えばＴｉ／Ｐｔ／Ａｕ等からなるエミッタ電極８７２が形成されている。
【０００６】
サブコレクタ層８１０、コレクタ層８２０、ベース層８３０、エミッタ層８４０、エミッタキャップ層８５０およびエミッタコンタクト層８６０上の電極が形成されない部分には、ＳｉＯ2あるいはＳｉＮ等からなる絶縁膜８８０が形成されている。
【０００７】
図９は、上記構造を有するＨＢＴの製造方法を説明するための断面図である。
まず、図９（ａ）に示すように、半導体基板８００上に、サブコレクタ層８１０、コレクタ層８２０、ベース層８３０、エミッタ層８４０、エミッタキャップ層８５０およびエミッタコンタクト層８６０を順次積層する。
【０００８】
次に、図９（ｂ）に示すように、燐酸、過酸化水素水および水の混合溶液により湿式エッチングを行い、エミッタ層８４０が露出するまで、エミッタコンタクト層８６０およびエミッタキャップ層８５０を除去する。これによって、エミッタ島領域が形成される。
【０００９】
次に、図９（ｃ）に示すように、エミッタ層８４０、ベース層８３０およびコレクタ層８２０を順次エッチングして除去し、サブコレクタ層８１０を露出させベース島領域を形成する。
【００１０】
次に、図９（ｄ）に示すように、エミッタ島領域、ベース島領域およびサブコレクタ層８１０表面に絶縁膜８８０を堆積した後、エミッタ、ベース、コレクタ各電極に対応するコンタクト窓開けを行う。そして、エミッタコンタクト窓部にエミッタ電極８７２を形成し、またベースコンタクト窓部にベース電極８７１を形成し、さらにコレクタコンタクト窓部にコレクタ電極８７０を形成し、ＨＢＴが出来上がる。
【特許文献１】特開平５−３６７１３号公報
【特許文献１】特開平８−２４１８９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、近年ＧａＡｓ系ＨＢＴの使用用途は拡大し、ＨＢＴに対して高出力化が求められている。例えば、携帯電話機の送信アンプに限定しても、従来のＣＤＭＡ方式ではなく、ＧＳＭ方式の端末送信部のパワーデバイスとして実用化する場合、３〜４Ｗの高出力が要求される。
【００１２】
しかしながら、従来のＩｎＧａＰ／ＧａＡｓＨＢＴでは、高出力動作をさせるとＨＢＴが破壊し易くなるという問題がある。
ここで、高出力動作時におけるＨＢＴの破壊の現象について以下に説明する。
【００１３】
図３は、従来のＩｎＧａＰ／ＧａＡｓＨＢＴのＶc−Ｉc特性および破壊曲線を示す図である。なお、図３において、破線は異なるベース電流ＩB時における従来のＨＢＴのＶc−Ｉc特性を示し、点線は高出力化したときにＨＢＴが破壊されるポイントを結んだ破壊曲線を示している。このとき、破壊曲線の左側は安全動作領域（ＳＯＡ：Safe Operation Area）と呼ばれる領域である。
【００１４】
図３から、高出力化されたＨＢＴは、その動作点がＳＯＡの外側に外れるとき、つまり動作曲線が破壊曲線と重なるときに破壊することがわかる。この破壊は、特定のＶcでのＩcの急激な増大を起因とし、Ｉcが特定のＶcで急激に増大する現象をアバランシェ増幅という。
【００１５】
そこで、本発明は、かかる問題点に鑑み、高出力動作時の耐破壊性を向上させるヘテロ接合バイポーラトランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明のヘテロ接合バイポーラトランジスタは、ＧａＡｓからなるｎ型のコレクタ層と、前記コレクタ層上に形成されたＧａＡｓからなるｐ型のベース層と、前記ベース層上に形成されたｎ型又はノンドープの第１エミッタ層と、前記第１エミッタ層上に形成されたｎ型の第２エミッタ層とを備え、前記第１エミッタ層は、Ａｌを含む半導体材料からなり、前記第２エミッタ層は、ＩｎxＧａ1-xＰ（０＜ｘ＜１）からなることを特徴とする。ここで、前記第１エミッタ層は、Ａｌ酸化物からなってもよい。
【００１７】
これによって、エミッタ・ベース間にＤＸセンターの多い半導体層が存在することとなり、再結合電流を増加させてベースリーク電流を増加させることができるので、高出力動作時のアバランシェ増幅に起因するＨＢＴの破壊を抑制し、高出力動作時の耐破壊性を向上させるヘテロ接合バイポーラトランジスタを実現することができる。
【００１８】
また、前記第１エミッタ層は、３ｎｍ以上１０ｎｍ以下の膜厚を有してもよい。
これによって、Ａｌを含む半導体材料がＨＢＴの性能、信頼性に与える悪影響を最小限に抑えつつ、Ａｌを含む半導体材料がＨＢＴの高出力動作時の耐破壊性に与える好影響を最大限に活かすことができるので、高性能、高信頼性のＩｎＧａＰ／ＧａＡｓＨＢＴの特徴を活かしつつ、高出力動作時の耐破壊性を向上させるヘテロ接合バイポーラトランジスタを実現することができる。
【００１９】
また、前記第２エミッタ層は、さらに前記ベース層上に形成され、前記第１エミッタ層を覆ってもよい。
これによって、ＩｎＧａＰからなる第２エミッタ層上に、ベース層とオーミック接触するようにベース電極を形成することができるので、表面再結合が多いＡｌＧａＡｓからなる半導体層上に、ベース層とオーミック接触するようにベース電極を形成する場合と比較して、ベース中の再結合電流を小さくすることができ、高性能、高信頼性のＨＢＴを実現することができる。
【００２０】
また、本発明は、ＧａＡｓからなるｎ型のコレクタ層と、前記コレクタ層上に形成されたＧａＡｓからなるｐ型のベース層と、前記ベース上に形成されたｎ型の第２エミッタ層と、前記第２エミッタ層上に形成されたｎ型又はノンドープの第１エミッタ層とを備え、前記第１エミッタ層は、Ａｌを含む半導体材料からなり、前記第２エミッタ層は、３ｎｍ以上１５ｎｍ以下の膜厚を有し、ＩｎxＧａ1-xＰ（０＜ｘ＜１）からなることを特徴とするヘテロ接合バイポーラトランジスタとすることもできる。
【００２１】
これによって、ＩｎＧａＰがＨＢＴの性能、信頼性に与える好影響、およびＡｌを含む半導体材料がＨＢＴの高出力動作時の耐破壊性に与える好影響をそれぞれ最大限に活かすことができるので、高性能、高信頼性のＩｎＧａＰ／ＧａＡｓＨＢＴの特徴を活かしつつ、高出力動作時の耐破壊性を向上させるＨＢＴを実現することができる。
【００２２】
ここで、前記第１エミッタ層は、ＡｌyＧａ1-yＡｓ（０＜ｙ＜１）からなってもよい。
これによって、エミッタ・ベース間のバレンスバンドの不連続が小さくなり、ＨＦＥの温度依存性を大きくすることができるので、高出力動作時のＨＦＥの減少を大きくし、高出力動作時の耐破壊性を向上させるヘテロ接合バイポーラトランジスタを実現することができる。
【００２３】
また、本発明は、半導体基板上に、ＧａＡｓからなるｎ型のコレクタ層およびＧａＡｓからなるｐ型のベース層を順次積層する積層工程と、前記ベース層上の所定領域に、Ａｌを含む半導体材料からなるｎ型又はノンドープの第１エミッタ層を形成する第１エミッタ層形成工程と、前記ベース層上の前記所定領域以外の領域および前記第１エミッタ層上に、ＩｎxＧａ1-xＰ（０＜ｘ＜１）からなるｎ型の第２エミッタ層を形成する第２エミッタ層形成工程とを含むことを特徴とするヘテロ接合バイポーラトランジスタの製造方法とすることもできる。ここで、前記第１エミッタ層は、ＡｌyＧａ1-yＡｓ（０＜ｙ＜１）からなってもよい。
【００２４】
これによって、ＩｎＧａＰからなる第２エミッタ層上に、ベース層とオーミック接触するようにベース電極を形成することができ、ベース中の再結合電流を小さくすることができるので、高性能、高信頼性のＨＢＴの製造が可能なヘテロ接合バイポーラトランジスタの製造方法を実現することができる。
【発明の効果】
【００２５】
本発明に係るヘテロ接合バイポーラトランジスタによれば、高出力動作時の耐破壊性を向上させるＨＢＴを実現できる。また、高性能、高信頼性のＨＢＴを実現することができる。
【００２６】
よって、本発明により、高出力動作時の耐破壊性を向上させるＨＢＴを提供することが可能となり、ＧＳＭ方式の端末送信部のパワーデバイスとして実用化可能なヘテロ接合バイポーラトランジスタを実現することができ、実用的価値は極めて高い。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタについて、図面を参照しながら説明する。
（第１の実施の形態）
図１は、第１の実施の形態のＨＢＴの構造を示す断面図である。
【００２８】
本実施の形態のＨＢＴは、高出力動作時の耐破壊性を向上させるＨＢＴを実現することを目的とするものであって、同ＨＢＴにおいては、半絶縁性のＧａＡｓ半導体基板１００上に、ｎ型不純物を高濃度で添加して形成されたｎ+型ＧａＡｓサブコレクタ層１１０と、低不純物濃度のｎ型ＧａＡｓコレクタ層１２０と、例えばＣ等のｐ型不純物を高濃度で添加して形成されたｐ型ＧａＡｓベース層１３０と、エミッタ層１４０と、ｎ型ＧａＡｓエミッタキャップ層１５０と、低接触抵抗のエミッタ電極を形成するためのｎ型ＩｎＧａＡｓエミッタコンタクト層１６０とが順に積層されている。
【００２９】
エミッタ層１４０は、Ａｌを含む半導体材料からなるノンドープあるいはｎ型の第１エミッタ層１４１と、Ｉｎ組成が例えば約５０％のＩｎxＧａ1-xＰからなり、膜厚が例えば２０〜５０ｎｍのｎ型の第２エミッタ層１４２とが順次積層されてなる。このとき、Ａｌを含む半導体材料としては、例えばＡｌ酸化物、あるいはＡｌ組成が例えば約１０〜１５％のＡｌyＧａ1-yＡｓ等が用いられる。
【００３０】
ここで、第１エミッタ層１４１の膜厚が１０ｎｍよりも厚い場合、エミッタ層１４０における第１エミッタ層１４１の影響が大きくなり、再結合電流の増加等によるＨＢＴの性能、信頼性に与える悪影響が大きくなるので、１０ｎｍ以下とされる。また、第１エミッタ層１４１の膜厚が３ｎｍよりも薄い場合、エミッタ層１４０における第１エミッタ層１４１の影響が小さくなり、再結合電流の増加等によるＨＢＴの高出力動作時における耐破壊性に与える好影響が小さくなるので、３ｎｍ以上とされる。
【００３１】
サブコレクタ層１１０上には、例えばＡｕＧｅ／Ｎｉ／Ａｕ等からなるコレクタ電極１７０が形成され、第２エミッタ層１４２上には、ベース層１３０と接触するように熱拡散させて形成された例えばＰｔを含む多層メタル等であるベース電極１７１が形成され、エミッタコンタクト層１６０上には、例えばＴｉ／Ｐｔ／Ａｕ等からなるエミッタ電極１７２が形成されている。
【００３２】
サブコレクタ層１１０、コレクタ層１２０、ベース層１３０、エミッタ層１４０、エミッタキャップ層１５０およびエミッタコンタクト層１６０上の電極が形成されない部分には、ＳｉＯ2あるいはＳｉＮ等からなる絶縁膜１８０が形成されている。
【００３３】
次に、以上のような構造を有するＨＢＴの製造方法について図２に示す断面図に沿って説明する。なお、図１と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
【００３４】
まず、図２（ａ）に示すように、分子線エピタキシ法（ＭＢＥ法）あるいは有機金属化学気相成長法（ＭＯＣＶＤ法）等の結晶成長法により、半導体基板１００上に、サブコレクタ層１１０、コレクタ層１２０、ベース層１３０、第１エミッタ層１４１、第２エミッタ層１４２、エミッタキャップ層１５０およびエミッタコンタクト層１６０を順次積層する。
【００３５】
次に、図２（ｂ）に示すように、フォトレジストによりエミッタ島領域形成のためのパターンを形成した後、燐酸、過酸化水素水および水の混合溶液によりエミッタコンタクト層１６０およびエミッタキャップ層１５０を順次エッチングし、エミッタ島領域を形成する。このとき、第２エミッタ層１４２は殆どエッチングされない。
【００３６】
次に、図２（ｃ）に示すように、フォトレジストによりベース島領域形成のためのパターンを形成した後、水で希釈した塩酸により第２エミッタ層１４２を選択的にエッチングする。そして、エッチングされた第２エミッタ層１４２をマスクとして用い、燐酸、過酸化水素水および水の混合溶液により第１エミッタ層１４１、ベース層１３０およびコレクタ層１２０を順次エッチングし、ベース島領域を形成する。
【００３７】
次に、図２（ｄ）に示すように、全面に絶縁膜１８０を堆積した後、コレクタ電極１７０、ベース電極１７１およびエミッタ電極１７２の各電極に対応するコンタクトの窓開けと電極金属の形成とをそれぞれの電極に対して行い、ＨＢＴが出来上がる。
【００３８】
次に、上記構造を有するＨＢＴの電気特性について説明する。
図３は、Ｖc−Ｉc特性および破壊曲線を示す図である。なお、図３において、実線および破線はそれぞれ異なるベース電流ＩB時における本実施の形態のＨＢＴおよび従来のＨＢＴのＶc−Ｉc特性を示し、点線は高出力化したときにＨＢＴが破壊されるポイントを結んだ破壊曲線を示している。このとき、破壊曲線の左側は安全動作領域（ＳＯＡ：Safe Operation Area）と呼ばれる領域である。また、第１エミッタ層１４１のＡｌを含む半導体材料としては、ＡｌyＧａ1-yＡｓを用いている。
【００３９】
図３から、本実施の形態のＨＢＴは、その動作点がＳＯＡの外側に外れるとき、つまり動作曲線が破壊曲線と重なるときのＶcが従来のＨＢＴと比較して高くなり、破壊耐圧が高くなっていることがわかる。これは、エミッタ層に、ＩｎＧａＰと比較してＧａＡｓとのバレンスバンドの不連続が小さいＡｌＧａＡｓを利用したことによるものである。すなわち、従来のＨＢＴよりもＨＦＥの温度依存性を大きくし、高出力動作時のデバイスの温度上昇によるＨＦＥの減少を大きくして、動作曲線の傾きを大きくしたことによるものである。
【００４０】
以上のように本実施の形態のＨＢＴによれば、エミッタ層１４０はＡｌを含む半導体材料からなる第１エミッタ層１４１を含み、ｐ型ＧａＡｓベース層１３０上に形成される。よって、エミッタ・ベース間にＤＸセンターの多い半導体層が存在することとなり、再結合電流を増加させてベースリーク電流を増加させることができるので、本実施の形態のＨＢＴは、高出力動作時のアバランシェ増幅に起因するＨＢＴの破壊を抑制し、高出力動作時の耐破壊性を向上させるＨＢＴを実現することができる。
【００４１】
また、本実施の形態のＨＢＴによれば、エミッタ層１４０は例えばＡｌyＧａ1-yＡｓからなる第１エミッタ層１４１を含み、ｐ型ＧａＡｓベース層１３０上に形成される。よって、エミッタ・ベース間のバレンスバンドの不連続が小さくなり、ＨＦＥの温度依存性を大きくすることができるので、本実施の形態のＨＢＴは、高出力動作時のＨＦＥの減少を大きくし、高出力動作時の耐破壊性を向上させるＨＢＴを実現することができる。
【００４２】
また、本実施の形態のＨＢＴによれば、エミッタ層１４０はＡｌを含む半導体材料からなる第１エミッタ層１４１と、ＩｎxＧａ1-xＰからなる第２エミッタ層１４２とからなり、第１エミッタ層１４１は３〜１０ｎｍの膜厚を有する。よって、Ａｌを含む半導体材料がＨＢＴの性能、信頼性に与える悪影響を最小限に抑えつつ、Ａｌを含む半導体材料がＨＢＴの高出力動作時の耐破壊性に与える好影響を最大限に活かすことができるので、本実施の形態のＨＢＴは、高性能、高信頼性のＩｎＧａＰ／ＧａＡｓＨＢＴの特徴を活かしつつ、高出力動作時の耐破壊性を向上させるＨＢＴを実現することができる。
【００４３】
また、本実施の形態のＨＢＴによれば、第２エミッタ層１４２はＩｎxＧａ1-xＰからなり、エミッタ島領域の形成に際してストッパー層として機能する。よって、本実施の形態のＨＢＴは、非常に高い加工性でエミッタ島領域形成のためのエッチングを行うことが可能なＨＢＴを実現することができる。
【００４４】
（第２の実施の形態）
図４は、第２の実施の形態のＨＢＴの構造を示す断面図である。なお、図１と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
【００４５】
本実施の形態のＨＢＴにおいては、半導体基板１００上に、サブコレクタ層１１０と、コレクタ層１２０と、ベース層１３０と、エミッタ層４００と、エミッタキャップ層１５０と、エミッタコンタクト層１６０とが順に積層されている。
【００４６】
エミッタ層４００は、Ｉｎ組成が例えば約５０％のＩｎxＧａ1-xＰからなるｎ型の第２エミッタ層４０１と、Ａｌを含む半導体材料からなるノンドープあるいはｎ型の第１エミッタ層４０２とが順次積層されてなる。このとき、Ａｌを含む半導体材料としては、例えばＡｌ酸化物、あるいはＡｌ組成が例えば約１０〜１５％のＡｌyＧａ1-yＡｓ等が用いられる。
【００４７】
ここで、第２エミッタ層４０１の膜厚が１５ｎｍ、特に７ｎｍよりも厚い場合、ホールが第２エミッタ層４０１のバレンスバンドをトンネルすることができず、エミッタ層４００における第１エミッタ層４０２の影響が小さくなり、再結合電流の増加等によるＨＢＴの高出力動作時における耐破壊性に与える好影響が小さくなるので、１５ｎｍ以下、好ましくは７ｎｍ以下とされる。また、第２エミッタ層４０１の膜厚が３ｎｍよりも薄い場合、エミッタ層４００における第２エミッタ層４０１の影響が小さくなり、再結合電流の減少等によるＨＢＴの性能、信頼性に与える好影響が小さくなるので、３ｎｍ以上とされる。
【００４８】
サブコレクタ層１１０上にはコレクタ電極１７０が形成され、第２エミッタ層４０１上にはベース層１３０と接触するように熱拡散させて形成されたベース電極１７１が形成され、エミッタコンタクト層１６０上にはエミッタ電極１７２が形成されている。
【００４９】
サブコレクタ層１１０、コレクタ層１２０、ベース層１３０、エミッタ層４００、エミッタキャップ層１５０およびエミッタコンタクト層１６０上の電極が形成されない部分には、絶縁膜１８０が形成されている。
【００５０】
次に、以上のような構造を有するＨＢＴの製造方法について図５に示す断面図に沿って説明する。なお、図４と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
【００５１】
まず、図５（ａ）に示すように、ＭＢＥ法あるいはＭＯＣＶＤ法等の結晶成長法により、半導体基板１００上に、サブコレクタ層１１０、コレクタ層１２０、ベース層１３０、第２エミッタ層４０１、第１エミッタ層４０２、エミッタキャップ層１５０およびエミッタコンタクト層１６０を順次積層する。
【００５２】
次に、図５（ｂ）に示すように、フォトレジストによりエミッタ島領域形成のためのパターンを形成した後、燐酸、過酸化水素水および水の混合溶液によりエミッタコンタクト層１６０、エミッタキャップ層１５０および第１エミッタ層４０２を順次エッチングし、エミッタ島領域を形成する。このとき、第２エミッタ層４０１は殆どエッチングされない。
【００５３】
次に、図５（ｃ）に示すように、フォトレジストによりベース島領域形成のためのパターンを形成した後、水で希釈した塩酸により第２エミッタ層４０１を選択的にエッチングする。そして、エッチングされた第２エミッタ層４０１をマスクとして用い、燐酸、過酸化水素水および水の混合溶液によりベース層１３０およびコレクタ層１２０を順次エッチングし、ベース島領域を形成する。
【００５４】
次に、図５（ｄ）に示すように、全面に絶縁膜１８０を堆積した後、コレクタ電極１７０、ベース電極１７１およびエミッタ電極１７２の各電極に対応するコンタクトの窓開けと電極金属の形成とをそれぞれの電極に対して行い、ＨＢＴが出来上がる。
【００５５】
以上のように本実施の形態のＨＢＴによれば、エミッタ層４００はＩｎxＧａ1-xＰからなる第２エミッタ層４０１と、Ａｌを含む半導体材料からなる第１エミッタ層４０２とからなり、第２エミッタ層４０１は３〜１５ｎｍの膜厚を有する。よって、ＩｎxＧａ1-xＰがＨＢＴの性能、信頼性に与える好影響、およびＡｌを含む半導体材料がＨＢＴの高出力動作時の耐破壊性に与える好影響をそれぞれ最大限に活かすことができるので、本実施の形態のＨＢＴは、高性能、高信頼性のＩｎＧａＰ／ＧａＡｓＨＢＴの特徴を活かしつつ、高出力動作時の耐破壊性を向上させるＨＢＴを実現することができる。
【００５６】
また、本実施の形態のＨＢＴによれば、ベース電極１７１は、ＩｎxＧａ1-xＰからなる第２エミッタ層４０１上に、ベース層１３０とオーミック接触するように形成される。よって、表面再結合が多いＡｌを含む半導体材料からなる半導体層上に、ベース層とオーミック接触するようにベース電極を形成する場合と比較して、ベース中の再結合電流を小さくすることができるので、本実施の形態のＨＢＴは、高性能、高信頼性のＨＢＴを実現することができる。
【００５７】
また、本実施の形態のＨＢＴによれば、第２エミッタ層４０１はＩｎxＧａ1-xＰからなり、エミッタ島領域の形成に際してストッパー層として機能する。よって、本実施の形態のＨＢＴは、非常に高い加工性でエミッタ島領域形成のためのエッチングを行うことが可能なＨＢＴを実現することができる。
【００５８】
（第３の実施の形態）
図６は、第３の実施の形態のＨＢＴの構造を示す断面図である。なお、図１と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
【００５９】
本実施の形態のＨＢＴにおいては、半導体基板１００上に、サブコレクタ層１１０と、コレクタ層１２０と、ベース層１３０と、エミッタ層６００と、エミッタキャップ層１５０と、エミッタコンタクト層１６０とが順に積層されている。
【００６０】
エミッタ層６００は、Ａｌを含む半導体材料からなるノンドープあるいはｎ型の第１エミッタ層６０１と、第１エミッタ層６０１を覆うように第１エミッタ層６０１およびベース層１３０上に形成され、Ｉｎ組成が例えば約５０％のＩｎxＧａ1-xＰからなり、膜厚が例えば２０〜５０ｎｍのｎ型の第２エミッタ層６０２とからなる。このとき、Ａｌを含む半導体材料としては、Ａｌ酸化物層、あるいはＡｌ組成が例えば約１０〜１５％のＡｌyＧａ1-yＡｓ等が用いられる。
【００６１】
ここで、第１エミッタ層６０１の膜厚が１０ｎｍよりも厚い場合、エミッタ層６００における第１エミッタ層６０１の影響が大きくなり、再結合電流の増加等によるＨＢＴの性能、信頼性に与える悪影響が大きくなるので、１０ｎｍ以下とされる。また、第１エミッタ層６０１の膜厚が３ｎｍよりも薄い場合、エミッタ層６００における第１エミッタ層６０１の影響が小さくなり、再結合電流の増加等によるＨＢＴの高出力動作時における耐破壊性に与える好影響が小さくなるので、３ｎｍ以上とされる。
【００６２】
サブコレクタ層１１０上にはコレクタ電極１７０が形成され、第２エミッタ層６０２上にはベース層１３０と接触するように熱拡散させて形成されたベース電極１７１が形成され、エミッタコンタクト層１６０上にはエミッタ電極１７２が形成されている。
【００６３】
サブコレクタ層１１０、コレクタ層１２０、ベース層１３０、エミッタ層６００、エミッタキャップ層１５０およびエミッタコンタクト層１６０上の電極が形成されない部分には、絶縁膜１８０が形成されている。
【００６４】
次に、以上のような構造を有するＨＢＴの製造方法について図７に示す断面図に沿って説明する。なお、図１と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
【００６５】
まず、図７（ａ）に示すように、ＭＢＥ法あるいはＭＯＣＶＤ法等の結晶成長法により、半導体基板１００上に、サブコレクタ層１１０、コレクタ層１２０およびベース層１３０を順次積層する。
【００６６】
次に、図７（ｂ）に示すように、フォトレジストにより第１エミッタ層６０１形成のためのパターンを形成した後、結晶成長法により、ベース層１３０上のエミッタ島領域が形成される所定領域に第１エミッタ層６０１を形成する。
【００６７】
次に、図７（ｃ）に示すように、結晶成長法により、ベース層１３０および第１エミッタ層６０１上に、第２エミッタ層６０２、エミッタキャップ層１５０およびエミッタコンタクト層１６０を順次積層する。
【００６８】
次に、図７（ｄ）に示すように、フォトレジストによりエミッタ島領域形成のためのパターンを形成した後、燐酸、過酸化水素水および水の混合溶液によりエミッタコンタクト層１６０およびエミッタキャップ層１５０を順次エッチングし、エミッタ島領域を形成する。このとき、第２エミッタ層６０２は殆どエッチングされない。
【００６９】
次に、図７（ｅ）に示すように、フォトレジストによりベース島領域形成のためのパターンを形成した後、水で希釈した塩酸により第２エミッタ層６０２を選択的にエッチングする。そして、エッチングされた第２エミッタ層６０２をマスクとして用い、燐酸、過酸化水素水および水の混合溶液によりベース層１３０およびコレクタ層１２０を順次エッチングし、ベース島領域を形成する。
【００７０】
次に、図７（ｆ）に示すように、全面に絶縁膜１８０を堆積した後、コレクタ電極１７０、ベース電極１７１およびエミッタ電極１７２の各電極に対応するコンタクトの窓開けと電極金属の形成とをそれぞれの電極に対して行い、ＨＢＴが出来上がる。
【００７１】
以上のように本実施の形態のＨＢＴによれば、エミッタ層６００はＡｌを含む半導体材料からなる第１エミッタ層６０１と、ＩｎxＧａ1-xＰからなる第２エミッタ層６０２とからなり、第１エミッタ層６０１は３〜１０ｎｍの膜厚を有する。よって、Ａｌを含む半導体材料がＨＢＴの性能、信頼性に与える悪影響を最小限に抑えつつ、Ａｌを含む半導体材料がＨＢＴの高出力動作時の耐破壊性に与える好影響を最大限に活かすことができるので、本実施の形態のＨＢＴは、高性能、高信頼性のＩｎＧａＰ／ＧａＡｓＨＢＴの特徴を活かしつつ、高出力動作時の耐破壊性を向上させるＨＢＴを実現することができる。
【００７２】
また、本実施の形態のＨＢＴによれば、ベース電極１７１は、ＩｎxＧａ1-xＰからなる第２エミッタ層６０２上に、ベース層１３０とオーミック接触するように形成される。よって、表面再結合が多いＡｌyＧａ1-yＡｓからなる半導体層上に、ベース層とオーミック接触するようにベース電極を形成する場合と比較して、ベース中の再結合電流を小さくすることができるので、本実施の形態のＨＢＴは、高性能、高信頼性のＨＢＴを実現することができる。
【００７３】
また、本実施の形態のＨＢＴによれば、第２エミッタ層６０２はＩｎxＧａ1-xＰからなり、エミッタ島領域の形成に際してストッパー層として機能する。よって、本実施の形態のＨＢＴは、非常に高い加工性でエミッタ島領域形成のためのエッチングを行うことが可能なＨＢＴを実現することができる。
【産業上の利用可能性】
【００７４】
本発明は、ヘテロ接合バイポーラトランジスタに利用でき、特に携帯電話機等の無線通信端末の増幅素子等に利用することができる。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施の形態のＨＢＴの構造を示す断面図である。
【図２】同実施の形態のＨＢＴの製造方法を説明するための断面図である。
【図３】同実施の形態のＨＢＴおよび従来のＨＢＴのＶC−ＩC特性および破壊曲線を示す図である。
【図４】本発明の第２の実施の形態のＨＢＴの構造を示す断面図である。
【図５】同実施の形態のＨＢＴの製造方法を説明するための断面図である。
【図６】本発明の第３の実施の形態のＨＢＴの構造を示す断面図である。
【図７】同実施の形態のＨＢＴの製造方法を説明するための断面図である。
【図８】従来のＨＢＴの構造を示す断面図である。
【図９】従来のＨＢＴの製造方法を説明するための断面図である。
【符号の説明】
【００７６】
１００、８００    半導体基板
１１０、８１０    サブコレクタ層
１２０、８２０    コレクタ層
１３０、８３０    ベース層
１４０、４００、６００、８４０    エミッタ層
１４１、４０２、６０１    第１エミッタ層
１４２、４０１、６０２    第２エミッタ層
１５０、８５０    エミッタキャップ層
１６０、８６０    エミッタコンタクト層
１７０、８７０    コレクタ電極
１７１、８７１    ベース電極
１７２、８７２    エミッタ電極
１８０、８８０    絶縁膜
【図１】
2005259755.tif 000003
【図２】
2005259755.tif 000004
【図３】
2005259755.tif 000005
【図４】
2005259755.tif 000006
【図５】
2005259755.tif 000007
【図６】
2005259755.tif 000008
【図７】
2005259755.tif 000009
【図８】
2005259755.tif 000010
【図９】
2005259755.tif 000011