(57)【要約】【課題】  ＳＴＩ構造を備える半導体装置を製造するに際しプロセスの簡略化を可能とし、製造コスト削減を実現可能な方法を提供する。【解決手段】  本発明の半導体装置の製造方法は、基板１に形成された溝内部に絶縁材料が充填されてなる素子分離溝を有する半導体装置の製造方法であって、基板１に溝２を形成する工程と、前記溝２に液体材料を用いて充填用絶縁材料３ａを充填する工程と、前記基板１上の丘領域４に液体材料を用いて素子に係る素子用絶縁膜３ｂを形成する工程と、を含むことを特徴とする。【選択図】    図１
2005209697.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された溝内部に絶縁材料が充填されてなる素子分離溝を有する半導体装置の製造方法であって、
基板に溝を形成する工程と、
前記溝に、液体材料を用いて充填用絶縁材料を充填する工程と、
前記基板上の丘領域に、液体材料を用いて素子に係る素子用絶縁膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記液体材料の少なくとも一方にポリシラザン溶液を用いたことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記充填用絶縁材料の充填に用いる液体材料の濃度と、前記素子用絶縁膜の形成に用いる液体材料の濃度とが異なることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記充填用絶縁材料の充填に用いる液体材料の濃度が、前記素子用絶縁膜の形成に用いる液体材料の濃度よりも高いことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記充填用絶縁材料を充填した後に、その充填層の表面を研磨する工程を含むことを特徴とする１ないし４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記素子用絶縁膜を形成した後、前記充填用絶縁材料を充填することを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記充填用絶縁材料の充填を液滴吐出法にて行うことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記充填用絶縁材料の充填及び／又は前記素子用絶縁膜の形成をスピンコート法にて行うことを特徴とする請求項１ないし７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記充填用絶縁材料の充填と、前記素子用絶縁膜の形成とを同一工程にて行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１０】
前記液体材料としてポリシラザン溶液を用いたことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記充填用絶縁材料の充填及び前記素子用絶縁膜の形成をスピンコート法にて行うことを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子の分離技術として、半導体基板に形成した溝の内部に酸化シリコン膜を埋め込むことによって素子分離溝を形成するＳＴＩ（Shallow Trench Isolation）技術が知られている。このような素子分離溝を形成するには、まず半導体基板を熱処理してその表面に薄い酸化シリコン膜を形成する。次に、酸化シリコン膜の上部にＣＶＤ法で窒化シリコン膜を堆積し、フォトレジストをマスクにしたエッチングで素子分離領域の窒化シリコン膜を除去する。この窒化シリコン膜は、その下部の半導体基板表面の酸化を防止する保護膜および基板をエッチングして溝を形成する際のマスクとして使用する。
【０００３】
次に、上記窒化シリコン膜をマスクにしたドライエッチングで半導体基板に溝を形成した後、該基板を熱酸化して溝の内壁に薄い酸化シリコン膜を形成する。続いて、基板上にＣＶＤ法で酸化シリコン膜を堆積して溝の内部に埋め込み、さらに、化学機械研磨法を用いて窒化シリコン膜の上部の酸化シリコン膜を除去し、溝の内部に酸化シリコン膜を残すことによって、素子分離溝が完成する。その後、基板に溝を形成する時のマスクに用いた窒化シリコン膜をウェットエッチングで除去し、活性領域に半導体素子を形成する。例えば特許文献１参照。
【特許文献１】特開２００３−１７５５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上記特許文献１に開示された方法は、非常に多くのプロセスを必要とし、さらにＳＴＩ構造を形成した後に別途素子形成を行っているため煩雑な方法であった。
【０００５】
本発明は、上記課題を解決するためになされたもので、ＳＴＩ構造を備える半導体装置を製造するに際しプロセスの簡略化を可能とし、製造コスト削減を実現可能な方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明の半導体装置の製造方法は、基板に形成された溝内部に絶縁材料が充填されてなる素子分離溝を有する半導体装置の製造方法であって、基板に溝を形成する工程と、前記溝に液体材料を用いて充填用絶縁材料を充填する工程と、前記基板上の丘領域に液体材料を用いて素子に係る素子用絶縁膜を形成する工程と、を含むことを特徴とする。
【０００７】
このような製造方法では、液体材料により充填用絶縁材料及び素子用絶縁膜を形成するものとしているため、溝内部への浸透性に優れ、しかも形成される膜は平坦性に優れたものとなる。したがって、溝内部への絶縁材料の充填と、素子側の絶縁膜形成を高効率で行うことができるようになる。また、充填用絶縁材料及び／又は素子用絶縁膜を形成した後に研磨等の平坦化処理を省略することも可能で、製造工程の簡略化及び製造される半導体装置の信頼性向上に寄与することが可能となる。なお、本発明における素子用絶縁膜としては、例えば所定の機能層（導電層等）の間に形成されてなる層間絶縁膜等を例示することができる。
【０００８】
本発明の半導体装置の製造方法において、前記液体材料の少なくとも一方にポリシラザン溶液を用いることができる。ポリシラザンはＳｉ−Ｎ結合を有し、溶媒に可溶で、しかもこれを熱処理によりＳｉ−Ｏ結合を有するシリカ（絶縁層）に転化することができるものである。なお、液体材料の塗布に際しては、例えばスピンコート法を用いることで、その工程が非常に簡便なものとなる。
【０００９】
また、前記充填用絶縁材料の充填に用いる液体材料の濃度と、前記素子用絶縁膜の形成に用いる液体材料の濃度とを異ならせることができる。それぞれの工程で必要とする膜厚（充填厚さ）が異なる場合、各工程で用いる液体材料の溶質濃度を異ならしめることにより、製造工程の簡略化を図ることが可能となる。つまり、相対的に大きな膜厚を必要とする箇所には相対的に高濃度の液体材料を用いる一方、相対的に小さな膜厚を必要とする箇所には相対的に低濃度の液体材料を用いれば、ＴＡＴの短縮と、充填用絶縁材料及び素子用絶縁膜の膜厚制御との双方を好適に実現できるようになる。
【００１０】
本発明では、前記充填用絶縁材料の充填に用いる液体材料の濃度が、前記素子用絶縁膜の形成に用いる液体材料の濃度よりも高いものを用いることができる。溝の充填のためには素子用絶縁膜よりも大きな膜厚（充填厚さ）を必要とするため、該充填用絶縁材料の充填には高濃度の液体材料を用いることが好ましい。
【００１１】
また、本発明では、前記充填用絶縁材料を充填した後に、その充填層の表面を研磨する工程を含むものとすることができる。液体材料を用いることで平坦性の確保が可能であるが、必要に応じて研磨工程を行うことで、その平坦性を一層向上させることが可能となる。
【００１２】
また、本発明では、前記素子用絶縁膜を形成した後に、前記充填用絶縁材料を充填するものとすることができる。この場合、後に行う充填用絶縁材料の充填を例えば液滴吐出法にて行うことができる。
【００１３】
また、本発明では、前記充填用絶縁材料の充填及び／又は前記素子用絶縁膜の形成をスピンコート法にて行うものとすることができる。本発明では、充填用絶縁材料の充填及び／又は素子用絶縁膜の形成について液体材料を用いて行うことを特徴としており、このような液体材料を用いた成膜方法としてはスピンコート法が簡便で好適である。
【００１４】
次に、本発明の半導体装置の製造方法では、前記充填用絶縁材料の充填と、前記素子用絶縁膜の形成とを同一工程にて行うことができる。つまり、各工程とも液体材料を用いているため、溝に対して充填用絶縁材料を充填しつつ、これと同時に素子用絶縁膜を成膜することができる。特に液体材料を用いていることから、溝への充填が優先され、その後、基板の丘領域に素子用絶縁膜が形成されることとなる。このように、充填用絶縁材料の充填と素子用絶縁膜の形成とを同一工程で行うことで、製造プロセスを一層簡略化できるようになる。
【００１５】
なお、この場合も、液体材料としてポリシラザン溶液を用いて、充填用絶縁材料の充填と素子用絶縁膜の形成とを同時に行うものとすることができる。また、その充填及び成膜の方法としても、スピンコート法を用いることが好ましい。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の半導体装置の製造方法について、その一実施の形態を図面を用いて詳しく説明する。図１は、本発明の製造方法により製造される半導体装置の一例として、相補型ＭＯＳＦＥＴ（ＣＭＯＳＦＥＴ）１００の構成を示す断面模式図であって、図２，図３は、そのＣＭＯＳＦＥＴ１００の一製造方法について、そのプロセスの概略を示す断面模式図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００１７】
まず、製造されるＣＭＯＳＦＥＴ１００の構成について図１を用いて説明する。図１に示したＣＭＯＳＦＥＴ１００は、単結晶シリコンからなる半導体基板１の表層にｎチャネル型ＭＯＳＦＥＴ５０とｐチャネル型ＭＯＳＦＥＴ６０とを備え、これらｎチャネル型ＭＯＳＦＥＴ５０とｐチャネル型ＭＯＳＦＥＴ６０を素子分離するための分離溝（ＳＴＩ）２が同じく半導体基板１に形成されている。分離溝２の内部には、シリコン酸化膜からなる絶縁膜３ａが充填されている。
【００１８】
ｎチャネル型ＭＯＳＦＥＴ５０は、半導体基板１の丘領域に形成され、ｎ型半導体にて構成されるソース領域６ａとドレイン領域７ａとがｐ型のチャネル領域を介して形成されるとともに、該チャネル領域の上方にはゲート絶縁膜３ｂを介してゲート電極８が形成されている。また、ｐチャネル型ＭＯＳＦＥＴ６０は、半導体基板１の丘領域に形成され、ｐ型半導体にて構成されるソース領域６ｂとドレイン領域７ｂとがｎ型のチャネル領域を介して形成されるとともに、該チャネル領域の上方にはゲート絶縁膜３ｂを介してゲート電極８が形成されている。
【００１９】
このような構成のＣＭＯＳＦＥＴ１００の製造方法について、その一実施の形態を図２及び図３を参照しつつ説明する。まず、図２（ａ）に示すような半導体基板１を用意し、続いて図２（ｂ）に示すように、活性領域の半導体基板１上に形成したフォトレジスト２１をマスクにして、素子分離領域の半導体基板１をウェットエッチングすることにより、半導体基板１の素子分離領域に図２（ｃ）に示すような分離溝２を形成する。そして、図２（ｄ）に示すように、フォトレジスト２１を除去して、分離溝２及びその分離溝２の間に位置する丘部４を備えた半導体基板１を得る。
【００２０】
続いて、図この分離溝２及び丘部４を備えた半導体基板１に対して絶縁材料３を塗布する。ここでは、絶縁材料３が分離溝２を充填し、且つ丘部４上に所定の膜厚の絶縁膜を形成するように塗布するものとしており、分離溝２内部に充填された絶縁材料３が充填用の絶縁膜３ａとなり、丘部４上に形成された絶縁材料３がトランジスタを構成するゲート絶縁膜（素子用絶縁膜）３ｂとして構成される。
【００２１】
具体的な液体材料の塗布方法は、絶縁材料たるポリシラザンのキシレン溶液を液体材料として用い、これをスピンコートにより塗布するものとしている。このような液体材料を用いたスピンコートによる塗布は、分離溝２への浸透性に優れ、しかも膜厚制御が容易で薄膜の絶縁膜を丘部４上に形成することができ、得られる膜は非常に平坦性に優れたものとなる。なお、液体材料を塗布した後、これを８０℃〜１５０℃の温度で数分間プレベークし、その後、水蒸気雰囲気中で３００℃〜５００℃の温度で１時間アニールする。
【００２２】
ここで、液体材料は、ポリシラザンのキシレン溶液以外にも、ポリイミド、Ｌｏｗ−Ｋ材の溶液を用いることができ、液体材料の塗布は、スピンコート以外にも、ディップコート、ＬＳＭＣＤ、スリットコート、液滴吐出装置により行うことができる。さらに、液体材料は、必ずしも絶縁性を有することはなく、最終的に得られた膜が絶縁性を示せば良い。そして、これらの液体材料は、有機溶媒に溶解して塗布したのち、一般に熱処理することにより絶縁層とすることができる。したがって、液体材料を固化する工程は、塗布した液体材料を加熱して行うことが望ましい。
【００２３】
なお、ポリシラザンはＳｉ−Ｎ結合を有し、溶媒に可溶で、しかもこれを比較的低温で熱処理することによりＳｉ−Ｏ結合を有するシリカ（絶縁層）に転化することができるものである。しかも、その液体材料の塗布に際しては、例えばスピンコート法による非常に簡便な方法を採用できるため、ポリシラザン溶液による塗布が好ましい。
【００２４】
次に、図３（ｂ）に示すように半導体基板１の丘部４において、該半導体基板１の表層にソース領域６ａ，６ｂ及びドレイン領域７ａ，７ｂを形成する。ここでは、ｎチャネル型ＭＯＳＦＥＴ５０を形成する領域には、ｎ型半導体にて構成されるソース領域６ａとドレイン領域７ａを、ｐチャネル型ＭＯＳＦＥＴ６０を形成する領域には、ｐ型半導体にて構成されるソース領域６ｂとドレイン領域７ｂを形成する。
【００２５】
そして、図３（ｃ）に示すように、絶縁膜３ｂ上にゲート電極８を形成する。具体的には、有機金属化合物を主成分とする液体導電材料を全面塗布する一方、これを所定領域に選択的に形成すべくフォトリソグラフィー法等によりパターニングする。以上のような工程を経て、図１に示したＣＭＯＳＦＥＴ１００を得ることができる。
【００２６】
以上のような製造方法では、液体材料により、分離溝２を充填するための絶縁膜３ａ及び素子を構成するゲート絶縁膜３ｂを形成するものとしているため、製造工程において分離溝２内部への浸透性に優れ、しかも形成される膜は平坦性に優れたものとなる。したがって、分離溝２内部への絶縁材料の充填と、素子側の絶縁膜形成を高効率で行うことができるようになる。
【００２７】
なお、本実施の形態では、分離溝２を充填するための絶縁膜３ａと、素子を構成するゲート絶縁膜３ｂとを同時に（同一工程で）形成するものとしているが、それぞれ液体材料にて形成するものであれば、別工程にて形成することも可能である。例えば、分離溝２を絶縁膜３ａで充填した後に、ゲート絶縁膜３ｂを形成するものとしても良い。この場合、分離溝２を充填するための液体材料の濃度と、ゲート絶縁膜３ｂを形成するための液体材料の濃度とを異ならせることができる。例えば、分離溝２の充填のためには相対的に大きな膜厚（充填厚さ）を必要とするため、該充填用の液体材料としては高濃度のものを用いるのが好ましい。
【００２８】
また、充填用の絶縁膜３ａを形成した後に、その充填層の表面を研磨する工程を含むものとすることができる。液体材料を用いることで平坦性の確保が可能であるが、必要に応じて研磨工程を行うことで、その平坦性を一層向上させることが可能となる。具体的な研磨方法としては、例えば化学的機械研磨法を用いることができる。
【００２９】
一方、図４に示すように、丘部４の上にゲート絶縁膜３ｂを形成した後に、分離溝２を充填するものとしても良い。具体的には、図２（ｄ）に示したような分離溝２及び丘部４を備える半導体基板１に対して例えばＬＳＭＣＤ法等により成膜することで、図４（ａ）に示すように半導体基板１の表層部に絶縁膜３１を形成する。ここでは、絶縁膜３１の厚さを丘部４上に形成するゲート絶縁膜に対応した厚さに調整する。
【００３０】
そして、図４（ｂ）に示すようなインクジェットヘッド４０を備えた公知のインクジェット装置（液滴吐出装置）を用いた液滴吐出法により、液体材料４１を分離溝２内部に滴下することで、図４（ｃ）に示す充填用の絶縁膜３ａ及びゲート絶縁膜３ｂを備えた半導体基板１を得ることができる。その後、上記と同様の方法によりソース領域、ドレイン領域、ゲート電極等を形成することで、図１に示したＣＭＯＳＦＥＴ１００を得ることができる。このような製造方法の場合も、液体材料を用いて充填用の絶縁膜３ａ及びゲート絶縁膜３ｂを形成しているため、その製造プロセスが簡便なものとなり、各膜３ａ，３ｂは平坦性に優れたものとなる。
【図面の簡単な説明】
【００３１】
【図１】半導体装置の一実施形態を示す断面模式図。
【図２】図１の半導体装置の製造方法についてその一プロセスを示す断面模式図。
【図３】図２に続くプロセスを示す断面模式図。
【図４】図３の変形例を示す断面模式図。
【符号の説明】
【００３２】
１…半導体基板（基板）、２…分離溝、３ａ…絶縁膜（充填用絶縁材料）、３ｂ…絶縁膜（素子用絶縁膜）、４…丘部（丘領域）、１００…ＣＭＯＳＦＥＴ（半導体装置）
【図１】
2005209697.tif 000003
【図２】
2005209697.tif 000004
【図３】
2005209697.tif 000005
【図４】
2005209697.tif 000006