(57)【要約】【課題】絶縁基板内にチップ状の電気素子を搭載してなる配線基板において、絶縁層と電気素子との密着性を向上させ、信頼性に優れる配線基板並びに電気装置を提供する。【解決手段】絶縁層３を複数積層してなる絶縁基板４の内部に複数のチップ状の電気素子１１を内蔵するとともに、前記絶縁基板４の表面に半導体素子１７を搭載する搭載面を具備する配線基板１において、前記電気素子１１は半導体素子１７の外形寸法を前記配線基板の厚み方向に投影してなる半導体素子搭載エリア１９の内側に内蔵され、隣接する前記電気素子１１同士の最短の距離Ｌが前記電気素子１１の厚みＴ以上であることを特徴とする。【選択図】図１
2005136043.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層を複数積層してなる絶縁基板の内部に複数のチップ状の電気素子を内蔵するとともに、前記絶縁基板の表面に半導体素子を搭載する搭載面を具備する配線基板において、前記電気素子は半導体素子の外形寸法を前記配線基板の厚み方向に投影してなる半導体素子搭載エリアの内側に内蔵され、隣接する前記電気素子同士の最短の距離が前記電気素子の厚み以上であることを特徴とする配線基板。
【請求項２】
電気素子が、半導体素子搭載エリアの内側に平面視で対称に載置されていることを特徴とする請求項１に記載の配線基板。
【請求項３】
電気素子が半導体素子搭載エリアのコーナー部に載置されていることを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
電気素子が、複数の電極層およびセラミック誘電体層を交互に積層してなるコンデンサ素子であって、前記電極層に対して垂直方向に貫通する複数の電気素子貫通導体が形成されてなる引き出し電極を有するコンデンサ素子であることを特徴とする請求項１乃至３のうちいずれかに記載の配線基板。
【請求項５】
請求項１乃至４のうちいずれかに記載の配線基板の少なくとも一方の主面に電気素子を搭載してなることを特徴とする電気装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種ＡＶ機器や家電機器・通信機器・コンピュータやその周辺機器等の電気機器に使用される電気素子を内蔵した配線基板並びに電気装置に関するものである。
【背景技術】
【０００２】
従来、配線基板は、アルミナ等のセラミック材料からなる絶縁層あるいはガラスエポキシ樹脂等の樹脂材料からなる絶縁層の内部および表面に複数の配線導体を形成し、上下に位置する配線導体間を絶縁層に形成した貫通導体を介して電気的に接続して構成されている。
【０００３】
そして、この配線基板の表面に半導体素子やコンデンサ・抵抗素子等の電気素子を搭載取着するとともにこれらの電極を各配線導体に接続することによって電気機器に使用される電気装置が形成されている。
【０００４】
しかしながら、近年、電気機器は、移動体通信機器に代表されるように小型・薄型・軽量化が要求されてきており、このような電気機器に搭載される配線基板も小型・高密度化・低インダクタンス化が要求されるようになってきている。
【０００５】
このような要求に対応するために、配線基板の表面に搭載される電気素子の数を減らして配線基板を小型化し、低インダクタンス化する目的で、配線基板の内部にチップ状コンデンサ素子を実装することが提案されている（特許文献１参照）。
【０００６】
また、インダクタンス成分を小さくする目的で、内蔵したチップコンデンサ間で隣接して隣り合う側面端子同士の距離を、チップコンデンサ内で隣り合う側面端子同士の距離よりも小さくすることが提案されている（特許文献２参照）。
【特許文献１】特開平１１−０７４６４８号公報
【特許文献２】特開２００１−３３９００９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の技術では内蔵したチップコンデンサ間の距離を近づけすぎると半導体素子を搭載する時や耐熱試験において、基板材料、コンデンサ、半導体素子間の熱膨張率差から発生する応力により、内蔵した電気素子であるコンデンサ素子と絶縁基板との間に剥離やクラックが生じるという問題がある。
【０００８】
本発明はかかる従来技術の問題点に鑑み案出されたものであり、その目的は、低インダクタンスを維持するとともに、ＩＣ実装時、温度サイクル試験等の熱的負荷がかかる環境において、電気素子と絶縁基板との間に剥離やクラックが生じることのない信頼性に優れた配線基板を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の配線基板は、絶縁層を複数積層してなる絶縁基板の内部に複数のチップ状の電気素子を内蔵するとともに、前記絶縁基板の表面に半導体素子を搭載する搭載面を具備する配線基板において、前記電気素子は半導体素子の外形寸法を前記配線基板の厚み方向に投影してなる半導体素子搭載エリアの内側に内蔵され、隣接する前記電気素子同士の最短の距離が前記電気素子の厚み以上であることを特徴とする。
【００１０】
また、本発明の配線基板は、電気素子が、半導体素子の搭載エリアの内側に平面視で対称に載置されていることが望ましい。
【００１１】
また、本発明の配線基板は、電気素子が、半導体素子のコーナー部に載置されていることが望ましい。
【００１２】
また、本発明の配線基板は、電気素子が、複数の電極層およびセラミック誘電体層を交互に積層してなるコンデンサ素子であって、前記電極層に対して垂直方向に貫通する複数の電気素子貫通導体が形成されてなる引き出し電極を有するコンデンサ素子であることが望ましい。
【００１３】
本発明の電気装置は、以上説明した配線基板の少なくとも一方の主面に電気素子を搭載してなることを特徴とする。
【発明の効果】
【００１４】
電気特性を改善する目的で電気素子は半導体素子搭載部の絶縁基板内に内蔵されるが、各部材の熱膨張係数は例えば、半導体素子：４×１０−６／℃、絶縁層（樹脂）：３０〜４０×１０−６／℃、電気素子（コンデンサ）：８〜１１×１０−６／℃であり、大きく異なっている。
【００１５】
そのため、電気素子と絶縁層との間には熱膨張差に起因する応力が発生し、電気素子と絶縁基板との間に剥離やクラックが生じるのであるが、電気素子の配置位置を種々検討した結果、隣接する電気素子同士の最短の距離を電気素子の厚み以上とすることで、半導体素子実装時に、電気素子と絶縁基板との間の剥離やクラックを抑制できることがわかった。
【００１６】
一方、内蔵する電気素子の各辺が寸法Ｔの直方体で、隣接する電気素子同士の最短の距離がＬであり、Ｔ＞Ｌの関係が成立するとき、即ち、隣接する電気素子同士の最短の距離が電気素子の厚み未満の場合には、隣り合う電気素子同志の間に狭持された部分が電気素子であるかのような挙動を示し、隣り合う電気素子と、その間の部分とが、あたかも連続した界面をもつ電気素子のように振る舞う。その結果、電気素子の側面にかかる熱応力は面積Ｔ×Ｔに対してかかるのではなく、Ｔ×（ｎＴ＋（ｎ−１）Ｌ）の面積に対して発生する（ｎは電気素子の数）ため、非常に大きな応力となり、剥れやクラックの要因となる。
【００１７】
本発明の配線基板では、隣接する電気素子同士の最短の距離を電気素子の厚みよりも大きくすることで、各電気素子はそれぞれが干渉しあうことのないようにすることができ、電気素子と絶縁層の間に、剥がれやクラックが発生するのを抑制できるのである。また、電気素子間の距離を電気素子の厚み以上としたことにより、隣接する電気素子間に存在する絶縁層が、応力を十分に吸収することが可能となる。その結果、絶縁層と電気素子の剥れを抑制できるのである。
【００１８】
また、本発明の配線基板によれば、電気素子を、半導体素子の搭載エリアの内側に平面視で対称に載置することで、さらに配線基板の信頼性を向上させることができる。
【００１９】
なお、対称とは、例えば、４角形の半導体素子を用いた場合であれば、対角を結ぶ２つの線の交点を中心として対照の位置に電気素子が配置されていることをいうのである。
【００２０】
このように、電気素子を半導体素子の搭載エリアの内側に平面視で対称に配置することで、半導体素子搭載エリアにおける、応力の発生の偏りを緩和でき、電気素子にかかる引き剥がしの応力を均等に分散することができ、格段に電気素子と絶縁層との剥れやクラックを抑制することができる。
【００２１】
また、半導体素子の搭載エリアにおいて、半導体素子のコーナー部は、半導体素子実装時に発生する応力を低減するのに最適な配置である。例えば、電気素子が内蔵されていない場合、半導体素子実装時に半導体素子のコーナー部に応力が集中し、半導体素子に形成された半田バンプにクラックが入る可能性がある。本発明では、絶縁層よりも熱膨張係数の小さい電気素子を半導体素子のコーナー部に載置することで、通常、最も、熱膨張差に起因する応力が大きくなる半導体素子のコーナー部における絶縁基板と半導体素子間の熱膨張率差を小さくすることができ、熱応力を小さくでき、半田バンプ破損を防止することができる。なお、半導体素子のコーナー部とは、例えば、４角形の半導体素子を用いた場合であれば、対角を結ぶ２つの線の交点と、各対角との中間点よりも外側の部分を意味している。
【００２２】
また、電気素子として、電極層に対して垂直方向に貫通する複数の電気素子貫通導体が形成されてなる引き出し電極を有するコンデンサ素子を用いることで、コンデンサ素子側面に端面電極を配設して電極を引き回しする必要がなく、電極層の直上に最短距離で引き出し電極を形成することができるため、インダクタンス成分を小さくすることが可能で、高周波領域においても電源ノイズの小さい電気特性に優れた配線基板とすることができる。
【００２３】
以上説明した本発明の配線基板に、半導体素子などの電気素子を搭載することで、インダクタンス成分が小さく、信頼性に優れた電気装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
例えば、図１に示すように、本発明の配線基板１は、複数の絶縁層３が積層されてなる絶縁基板４の絶縁層３を貫通して形成された貫通導体５と、絶縁層３間あるいは絶縁層３の表面に形成された配線導体７を具備してなるもので、さらに、配線基板１の内部には、貫通穴９が形成され、貫通穴９には電気素子１１が収納されている。この電気素子１１には、引き出し電極１３（図示せず）が形成されており、配線導体７や貫通導体５と電気的に接続されている。
【００２５】
そして、配線導体７と貫通導体５と電気素子１１とは配線回路を形成しており、絶縁層３はこれらを電気的に絶縁している。
【００２６】
このような配線基板１の主面には、半田バンプ１５等を介して、半導体素子１７などのが搭載されている。
【００２７】
そして、配線基板１に内蔵された電気素子１１は、配線基板１の主面に搭載される半導体素子１７の外形寸法を配線基板１の厚み方向に投影してなる半導体素子搭載エリア１９の内側に内蔵され、図３に示すように、電気素子１１ａと隣接する他の電気素子１１ｂとの最短距離Ｌが電気素子１１の厚みＴ以上であることが重要である。
【００２８】
このように、隣接する電気素子１１同士の最短の距離Ｌを電気素子１１の厚み以上とすることで、各電気素子１１は独立した側面をもつ配置となり、電気素子１１の側面にかかる熱応力は個々の電気素子１１の面積に比例して発生するため、大きな熱応力の発生を抑制することができる。また、電気素子１１間の距離Ｌを電気素子１１の厚み以上としたことにより、隣接する電気素子１１間に存在する絶縁基板１の一部分が応力を十分に吸収することが可能となる。その結果、絶縁基板１と電気素子１１の剥れを抑制できる。
【００２９】
なお、内蔵される電気素子１１が、半導体素子１７の搭載エリア１９の内側に平面視で対称に載置されているほうが、半導体素子搭載エリア１９における、応力の発生の偏りを緩和できる。その結果、電気素子１１にかかる引き剥がしの応力を均等に分散することができ、格段に絶縁層３と電気素子１１の剥れを減少させることができる。
【００３０】
さらに、電気素子１１が半導体素子１７のコーナー部に載置されていることが好ましい。このような電気素子１１の配置は、半導体素子１７実装時に発生する応力を低減するのに最適な配置である。電気素子１１が内蔵されていない場合、半導体素子１７実装時に半導体素子１７のコーナー部に応力が集中し、特に、半導体素子１７に形成された半田バンプ１５にクラックが入る可能性があるが、電気素子１１を半導体素子１７のコーナー部に載置することで、半導体素子１７のコーナー部において絶縁基板１と半導体素子１７間の熱膨張率差を小さくすることができ、半田バンプ１５の破損を防止できる。
【００３１】
このような配線基板１に内蔵される電気素子１１は、半田ボール２１などを介して配線基板１に接続されるマザーボード（図示せず）からの電源ラインに接続され、半導体素子１７に配線導体７などを介して電流を供給するように接続されており、半導体素子１７に瞬時に大電流を供給する機能を有する。このような電気素子１１は、例えば、縦・横・高さがそれぞれ１〜５ｍｍの直方体であり、次の方法により作製される。
【００３２】
まず、周知のシート成形法により作製されたセラミック誘電体層となる、例えばＢａＴｉＯ３誘電体セラミックグリーンシート表面に、周知のペースト作製法により作製したＮｉ金属ペーストをスクリーン印刷法により所定形状となるように印刷して未焼成電極層を形成し、続いてこれらを所定順序に積層し、圧着して積層体を得る。そして、この積層体にレーザにより所定の位置に複数の貫通孔を形成後、超音波洗浄により貫通孔を水洗し、
この貫通孔に例えばＮｉ金属粉末とアクリル樹脂とα−テルピネオールとからなる導電ペーストをスクリーン印刷法により充填する。しかる後、これらを８００〜１６００℃の温度で焼成することにより作製される。
【００３３】
なお、貫通孔に充填された導体は、焼成後有機バインダ樹脂や溶剤が除去され、引き出し電極１３となる。なお、１００μｍ以下の微小なビアホール導体を精度良く形成すると高密度実装や、低インダクタンス化を実現できる。
【００３４】
また、本発明の配線基板１に用いられる絶縁層３は、樹脂と無機フィラーから構成されることが望ましい。絶縁層３を構成する樹脂は、熱硬化性樹脂または熱可塑性樹脂のいずれかを用いることができる。また、熱硬化性樹脂と熱可塑性樹脂を混合して使用することもできる。樹脂は吸水率が０．５％以下、望ましくは０．３％以下であることがよい。吸水率を０．５％以下とすることにより、水分の影響を受けて貫通導体５の抵抗が上昇するのを防止することができる。また、本発明の配線基板１に実装する半導体素子１７の誤動作を防止することもできる。
【００３５】
また、本発明の絶縁層３に用いられる樹脂としては、１ＧＨｚ以上の高周波信号を高速かつ損失なく伝播させるために、例えば、熱硬化性樹脂としては、Ａ−ＰＰＥ（アリル化ポリフェニレンエーテル）、ＢＴレジン（ビスマレイミドトリアジン）、ポリイミド樹脂、ポリアミドビスマレイミド、エポキシ等の樹脂が積層性、信頼性の観点で望ましい。また、絶縁層３を構成する熱可塑性樹脂としては液晶ポリマーが耐熱性、信頼性の観点で望ましい。
【００３６】
また、絶縁層３に樹脂と混合して用いられる無機フィラーは、電気的特性からＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ等が好適であり、無機フィラーの形状は平均粒径が２０μｍ以下、特に１０μｍ以下、最適には７μｍ以下の略球形状の粉末が用いられる。この無機フィラーは、樹脂：無機フィラーの体積比率で１５：８５〜９５：５の比率範囲で混合される。この無機フィラーとしてはビアピッチを小さくし、配線密度を高くするために繊維質のフィラーよりも、球状のフィラーを用いるほうがよい。また、配線基板１に強度を持たせるためには繊維質の織布や不織布を含む絶縁層３を少なくとも１層は含むことが望ましい。
【００３７】
本発明の配線基板１の絶縁層３としては、比誘電率（εｒ）が５．３以下、望ましくは４．３以下、誘電正接（ｔａｎδ）が３５０×１０−４以下、望ましくは３００×１０−４以下が良い。比誘電率（εｒ）を５．３以下とすることで、信号の伝送速度を実用上問題のない範囲にでき、誘電正接（ｔａｎδ）を３５０×１０−４以下とすることで信号の伝送損失を小さくできる。
【００３８】
本発明の配線基板１の貫通導体５は、金属粉末を含有する導電性ペーストを充填して形成する方法や、メッキにより形成する方法で作製することができる。絶縁層３の吸水や環境への負荷やコストを考慮すると前者の導電性ペーストを充填するほうが望ましい。この貫通導体５は、少なくとも金、銀、銅、アルミニウムのいずれかから選ばれる低抵抗金属および樹脂を含有し、特に導体成分として、錫、ビスマス、インジウムから選ばれる低融点金属を含有することによって、貫通導体５の高温、多湿、熱サイクルなどの過酷な環境に対する信頼性を向上させることができ、電気抵抗の劣化を防止できる。
【００３９】
なお、貫通導体５を形成するための貫通孔の加工方法としては、ＣＯ２、ＹＡＧレーザー、エキシマレーザー、フェムト秒レーザー等のレーザー光を照射して貫通孔の加工を行う方法が小径化や生産性の点で望ましい。
【００４０】
また、配線導体７は微細配線形成の観点から、以下に説明する転写法によって形成することが望ましい。
【００４１】
まず、離型シートの表面にめっき法などによって作製され、銅・金・銀・アルミニウム等から選ばれる１種または２種以上の金属あるいは合金からなる厚み１〜３５μｍの電解金属箔を接着し、その表面に所望の配線パターンの鏡像パターンとなるようにレジスト層を形成した後、エッチング・レジスト除去によって離型シート上に所定の配線パターンの鏡像の配線導体７が形成された転写シートを準備する。次に、表面に配線導体７が形成された転写シートを絶縁層３用の前駆体シートの少なくとも一方の主面へ重ね合わせ、しかる後、圧力が０．５〜１０ＭＰａ、温度が６０〜１５０℃の条件で加圧加熱した後、離型シートを剥がすことにより、配線導体７を絶縁層３となる前駆体シート上に転写する。そして、前駆体シートを熱硬化させることにより配線導体７を絶縁層３の表面に形成することができる。
【００４２】
離型シートとしては、ポリエチレンテレフタレートやポリエチレンナフタレート・ポリイミド・ポリフェニレンサルファイド・塩化ビニル・ポリプロピレン等公知のものが使用できる。離型シートの厚みは１０〜１００μｍが適当であり、望ましくは２５〜５０μｍが良い。離型シートの厚みが１０μｍ未満であると離型シートの変形や折れ曲がりにより形成した配線導体７が断線し易くなり、厚みが１００μｍを超えると離型シートの柔軟性がなくなって、前駆体シートからの離型シートの剥離が困難となる傾向がある。また、離型シート表面に電解金属箔を接着するために、アクリル系やゴム系・シリコン系・エポキシ系等公知の接着剤を使用してもよい。
【００４３】
また、電気素子１１を収納する貫通穴９は、絶縁層３用の前駆体シートの一部にレーザ加工を施すことにより形成される。そして、そのような貫通穴９内にコンデンサ素子１１などの電気素子を挿入するとともに、電気素子１１の引き出し電極１３に対応する位置に貫通導体５となるの導電性ペーストが充填された他の絶縁層３用の前駆体シートをその上下に積層し、温度が１５０〜３００℃、圧力が０．５〜１０ＭＰａの条件で３０分〜２４時間ホットプレスして前駆体シートおよび導電性ペーストを熱硬化させることによりコンデンサ１１が貫通穴９内に収納されるとともにコンデンサ１１の引き出し電極１３とその上下の絶縁層３に設けた貫通導体５とが電気的に接続される。また同時に絶縁層３を構成する樹脂によりコンデンサ１１と絶縁層３とが接着される。
【００４４】
この貫通穴９の大きさは、コンデンサ１１の幅をＫμｍとすると、Ｋ＋３〜Ｋ＋３０μｍとすることが望ましく、貫通導体５とコンデンサ素子１１との接続における位置精度の観点からはＫ＋３０μｍ以下が好ましく、コンデンサ素子１１を貫通穴９に挿入する際にコンデンサ１１を挿入し易くするという観点からはＬ＋３μｍ以上が好ましい。
【００４５】
なお、本発明の配線基板１は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の実施例では４層の絶縁層３を積層することによって配線基板１を作製したが、３層や５層以上の絶縁層３を積層して配線基板１を作製してもよい。
【００４６】
また、種々の絶縁層３を用いてもよいのは、言うまでもない。
【実施例】
【００４７】
先ず、熱硬化性ポリフェニレンエーテル樹脂に平均粒径が０．６μｍの球状溶融シリカをその含有量が４０体積％となるように加え、これに溶剤としてトルエン、さらに樹脂の硬化を促進させるための触媒を添加し、１時間混合してワニスを調整した。ＰＥＴフィルムの表面に上記ワニスをドクターブレード法により塗布し、厚み約５０μｍの熱硬化性ポリフェニレンエーテルフィルムを成形し、３６ｍｍ×３６ｍｍの絶縁層３を作製した。
【００４８】
さらに、この絶縁層３に、ＵＶ−ＹＡＧレーザにより直径５０μｍの貫通孔を形成し、この貫通孔に銅粉末と有機バインダを含有する導体ペーストをスクリーン印刷により埋め込むことにより貫通導体５を形成した。
【００４９】
次に、離型シート上に厚みが１２μｍで、回路状に形成した銅箔が付いた転写シートと、貫通導体５が形成された絶縁層３とを位置合わせして真空積層機により３ＭＰａの圧力で３０秒加圧した後、離型シートを剥離して配線導体７を絶縁層３に埋設した。
【００５０】
次に、この絶縁層３の一部に、ＵＶ−ＹＡＧレーザによりコンデンサ１１を内蔵するための貫通穴９を図３（ａ）〜（ｃ）に示すような配置になるように、一つの基板に対し４つ配置した。なお、貫通穴９は隣接するコンデンサ同士の最短の距離を０．５〜１１ｍｍまで変化させた配置、半導体素子１７の搭載エリア１９の内側に平面視で対称に載置した配置、半導体素子１７の搭載エリア１９の内側に平面視で非対称に載置した配置とした。
【００５１】
そして、次に、貫通穴９内に、厚み６００μｍ、縦横の寸法は３ｍｍのコンデンサ１１の埋め込みを実施した。
【００５２】
なお、図４（ａ）、（ｂ）は電気素子１１を対象に配置した場合で、特に、図４（ｂ）は、電気素子１１をコーナー部側に配置した場合の模式図である。それぞれの電気素子１１の位置は半導体素子１７の搭載エリア１９の中心から、対角側に移動するように変化させた。
【００５３】
そして、図４（ｃ）の場合は、非対称に電気素子１１を配置した場合であり、この場合には、コーナー部に配置した電気素子１１ｃを中心として、他の電気素子１１を配置した。
【００５４】
最後に、貫通穴９内にコンデンサ１１が埋め込まれた絶縁層３を、配線導体７が形成された６枚の絶縁層３で挟み重ね合わせ、３ＭＰａの圧力下で２００℃の温度で５時間加熱処理して完全硬化させた。最後に、外形寸法１８ｍｍ×１８ｍｍ×１ｍｍの半導体素子１７を配線基板１に実装した。
【００５５】
なお、電気素子１１と絶縁層３との密着性の評価は、これらの試料を２６０℃の半田浴に２０秒間浸漬し、これを１〜２０回繰り返した後、試料をクロスセクションしてその外観を観察することにより実施した。
【００５６】
なお、この評価においては、各条件でそれぞれ２０個の試料を作製し、１、５、１０、２０回目ごとにそれぞれ５個の試料を評価し、一つでもクラックがあるものは、不良と判定し、表１では、「×」と記載した。
【００５７】
表１に密着性の評価結果を示す。
【表１】
2005136043.tif 000003
【００５８】
本発明の範囲外である電気素子１１間の距離Ｌが電気素子１１の厚みＴよりも小さい試料Ｎｏ．１では、半田浴試験１回目から、電気素子１１と絶縁層３との間にクラックが発生し、信頼性が極端に低いことが判る。
【００５９】
一方、本発明の試料Ｎｏ．２〜１２では、いずれも半田浴への浸漬を５回繰り返しても配線基板１の外観に変化は無く、電気素子１１と絶縁層３とのはがれも発生しなかったことから密着性において優れていることがわかった。
【００６０】
以下に、本発明の配線基板並びに電気素子について詳細に説明する。
【００６１】
電気素子１１の配置を対象にして、電気素子１１間の距離を変化させた試料Ｎｏ．２〜８では、電気素子１１間の距離が大きくなるほど信頼性が高くなっているのが判る。そして、特に、電気素子１１が半導体素子１７のコーナー部側に配置された試料Ｎｏ．６〜８では、２０回の半田浴試験後も全く異常は認められず、優れた信頼性を示した。
【００６２】
また、電気素子１１の配置を非対称とした試料Ｎｏ．９〜１２では、隣接する電気素子１１同士の距離が１ｍｍ以下の試料Ｎｏ．９、１０において、半田浴への浸漬を１０回繰り返した後に電気素子１１の側面と絶縁層３間に剥れが発生した。
【００６３】
即ち、電気素子１１の配置が非対称な場合では、対象な場合に比べて、若干、信頼性が劣るものの、実用上、十分な信頼性を示すことが判る。
【００６４】
また、電気素子１１の配置が非対称な場合であっても、電気素子１１がコーナー部側に配置された試料Ｎｏ．１１では２０回目にクラックが確認され、試料Ｎｏ．１２では２０回目でもクラックが確認されず、高い信頼性が得られることが判った。
【図面の簡単な説明】
【００６５】
【図１】本発明の配線基板並びに電気素子の横断面図である。
【図２】本発明の電気素子の配置を示す要部拡大図である。
【図３】本発明の電気素子の配置を示す透視図である。
【符号の説明】
【００６６】
１・・・配線基板
３・・・絶縁層
４・・・絶縁基板
５・・・貫通導体
７・・・配線導体
９・・・貫通穴
１１・・電気素子（コンデンサ）
１７・・半導体素子
１９・・・半導体素子搭載エリア
【図１】
2005136043.tif 000004
【図２】
2005136043.tif 000005
【図３】
2005136043.tif 000006