(57)【要約】【課題】  デジットラインを使用せず、一つの磁気トンネル接合構造体の選択性は勿論、ヒーティング効率を向上させることに適した磁気熱ＲＡＭセルを提供する。【解決手段】  ＭＲＡＭ装置が提供される。前記ＭＲＡＭ装置は、基板５１上のメモリセルアクセストランジスタの電極（第１電極）ＴＡ１，ＴＡ２、該第１電極ＴＡ１，ＴＡ２に電気的に連結された磁気トンネル接合要素８６ａ、８６ｂおよび該磁気トンネル接合要素８６ａ、８６ｂを通じて第１電極ＴＡ１，ＴＡ２に電気的に連結されたビットライン（第２電極）９１を備える。さらに、第１ＴＡ１，ＴＡ２と第２電極９１との間で磁気トンネル接合要素８６ａ、８６ｂに電気的に直列連結された熱発生層７７ａ、７７ｂを備えることができ、熱発生層７７ａ、７７ｂは磁気トンネル接合要素８６ａ、８６ｂを通じて流れる電流に対して相対的に高い抵抗を提供する。前記ＭＲＡＭ装置と関連する方法も提供できる。【選択図】            図３
2005109470.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１電極と、
前記第１電極に電気的に連結された磁気トンネル接合要素と、
前記磁気トンネル接合要素を通じて前記第１電極に電気的に連結された第２電極と、
前記第１および第２電極との間で前記磁気トンネル接合要素に電気的に直列連結された熱発生層と、
を含み、
前記熱発生層は電流の流れに対して前記磁気トンネル接合要素と比べて相対的に高い抵抗を提供することを特徴とするＭＲＡＭ装置。
【請求項２】
前記第１電極は、メモリセルアクセストランジスタの電極を含み、前記第２電極は、ビットラインを含むことを特徴とする請求項１に記載のＭＲＡＭ装置。
【請求項３】
前記熱発生層は、絶縁層を含むことを特徴とする請求項１に記載のＭＲＡＭ装置。
【請求項４】
前記絶縁層は、アルミニウム酸化層、シリコン層、シリコン炭化層、シリコン酸化層、シリコン酸窒化層およびカルコゲナイド物質層からなる一群のうち少なくとも一つの物質層であることを特徴とする請求項３に記載のＭＲＡＭ装置。
【請求項５】
前記熱発生層は、３０Åより薄い厚みを有することを特徴とする請求項１に記載のＭＲＡＭ装置。
【請求項６】
前記磁気トンネル接合要素は、自由層、トンネリング絶縁層および固定層を含み、前記トンネリング絶縁層は、前記自由層と前記固定層との間に位置することを特徴とする請求項１に記載のＭＲＡＭ装置。
【請求項７】
前記磁気トンネル接合要素は、前記固定層の上部または下部に位置するピニング層をさらに含み、前記固定層は、前記ピニング層および前記トンネリング絶縁層との間に位置することを特徴とする請求項６に記載のＭＲＡＭ装置。
【請求項８】
前記自由層は前記熱発生層および前記固定層との間に位置することを特徴とする請求項６に記載のＭＲＡＭ装置。
【請求項９】
前記固定層は、前記熱発生層と前記自由層との間に位置することを特徴とする請求項６に記載のＭＲＡＭ装置。
【請求項１０】
前記熱発生層は、前記磁気トンネル接合要素と前記第２電極との間に位置し、前記第２電極は、ビットラインを含むことを特徴とする請求項６に記載のＭＲＡＭ装置。
【請求項１１】
前記熱発生層と前記ビットラインとの間の電気的接触面積は、前記熱発生層の平面積よりも小さいことを特徴とする請求項１０に記載のＭＲＡＭ装置。
【請求項１２】
前記熱発生層は、前記磁気トンネル接合要素と前記第１電極との間に位置することを特徴とする請求項６に記載のＭＲＡＭ装置。
【請求項１３】
前記熱発生層と前記第１電極との間に電気的に連結された導電性プラグをさらに含み、前記熱発生層と前記導電性プラグとの間の電気的接触面積は前記熱発生層の平面積よりも小さいことを特徴とする請求項１２に記載のＭＲＡＭ装置。
【請求項１４】
前記磁気トンネル接合要素にデータを書込むための書込み回路をさらに含み、該書込み回路は前記磁気トンネル接合要素および前記熱発生層を通じて前記第１および第２電極の間に流れるヒーティング電流を発生させると共に、ヒーティング電流とは違う方向にプログラム電流を発生させることによって構成されることを特徴とする請求項１に記載のＭＲＡＭ装置。
【請求項１５】
前記磁気トンネル接合要素からデータを読み出すために読出し回路をさらに含み、該読出し回路は前記磁気トンネル接合要素の抵抗を検出することによって構成されることを特徴とする請求項１４に記載のＭＲＡＭ装置。
【請求項１６】
前記第２電極はビットラインを含み、前記書込み回路は前記ビットライを通じて前記プログラム電流を発生させるために構成されることを特徴とする請求項１４に記載のＭＲＡＭ装置。
【請求項１７】
前記第２電極はビットラインを含み、前記ＭＲＡＭ装置は前記ビットライン上に位置し、前記磁気トンネル接合要素の反対側に位置する絶縁層と、
前記絶縁層上に位置するサブビットラインをさらに含み、前記絶縁層は前記サブビットラインと前記ビットラインとの間に位置することを特徴とする請求項１に記載のＭＲＡＭ装置。
【請求項１８】
前記サブビットラインおよび前記ビットラインは、互いに平行することを特徴とする請求項１７に記載のＭＲＡＭ装置。
【請求項１９】
前記磁気トンネル接合要素にデータを書込むための書込み回路をさらに含み、前記書込み回路は前記磁気トンネル接合要素および前記熱発生層を通じて前記第１電極と前記ビットラインとの間に流れるヒーティング電流を発生させると共に前記ヒーティング電流を発生させる間、前記サブビットラインを通じてプログラム電流を発生させることによって構成されることを特徴とする請求項１７に記載のＭＲＡＭ装置。
【請求項２０】
前記第２電極はビットラインを含み、前記ＭＲＡＭ装置は前記ビットライン上に位置し、前記磁気トンネル接合要素の反対側に位置する絶縁層と、
前記絶縁層上に位置し、前記ビットラインの反対側に配置されたデジットラインと、
前記磁気トンネル接合要素にデータを書込むための書込み回路とをさらに含み、該書込み回路は前記磁気トンネル接合要素および前記熱発生層を通じて前記第１電極と前記ビットラインとの間に流れるヒーティング電流を発生させると共に前記ヒーティング電流を発生させる間、前記デジットラインを通じてプログラム電流を発生させることによって構成されることを特徴とする請求項１に記載のＭＲＡＭ装置。
【請求項２１】
基板上の電極を備えるメモリセルアクセストランジスタと、
前記メモリセルアクセストランジスタの前記電極に電気的に連結されている磁気トンネル接合要素と、
前記磁気トンネル接合要素を通じて前記メモリセルアクセストランジスタの前記電極に連結されているビットラインと、
前記磁気トンネル接合要素にデータを書込むための書込み回路とをさらに含み、該書込み回路は前記メモリセルアクセストランジスタがターンオンされる間、前記磁気トンネル接合要素を通じて前記ビットラインと前記メモリセルアクセストランジスタの前記電極との間に流れるヒーティング電流を発生させると共に前記ヒーティング電流が流れる間、前記ヒーティング電流と違う方法に流れるプログラム電流を発生させることによって構成されることを特徴とするＭＲＡＭ装置。
【請求項２２】
前記ビットライン上に位置し、前記磁気トンネル接合要素の反対側に位置する絶縁層と、
前記絶縁層上に位置し、前記ビットラインの反対側に配置されたサブビットラインとをさらに含み、前記書込み回路は前記ヒーティング電流が流れる間、前記サブビットラインを通じて前記プログラム電流を発生させることによって構成されることを特徴とする請求項２１に記載のＭＲＡＭ装置。
【請求項２３】
前記サブビットラインおよび前記ビットラインは、互いに平行することを特徴とする請求項２２に記載のＭＲＡＭ装置。
【請求項２４】
前記ビットライン上に位置し、前記磁気トンネル接合要素の反対側に位置する絶縁層と、
前記絶縁層上に位置し、前記ビットラインの反対側に配置されたデジットラインとをさらに含み、前記書込み回路は前記ヒーティング電流が流れる間、前記デジットラインを通じて前記プログラム電流を発生させることによって構成され、前記デジットラインと前記ビットラインは互いに垂直することを特徴とする請求項２１に記載のＭＲＡＭ装置。
【請求項２５】
前記書込み回路は、前記ビットラインを通じて前記プログラム電流を発生させることによって構成させることを特徴とする請求項２１に記載のＭＲＡＭ装置。
【請求項２６】
前記ビットラインと前記メモリセルアクセストランジスタの前記電極との間で前記磁気トンネル接合要素に電気的に直列連結されている熱発生層をさらに含み、前記熱発生層は前記磁気トンネル接合要素を通じて流れる電流に対して相対的に高い抵抗を提供することを特徴とする請求項２１に記載のＭＲＡＭ装置。
【請求項２７】
前記熱発生層は、絶縁層を含むことを特徴とする請求項２６に記載のＭＲＡＭ装置。
【請求項２８】
前記絶縁層はアルミニウム酸化層、シリコン層、シリコン炭化層、シリコン酸化層、シリコン酸窒化層およびカルコゲナイド物質層からなる一群のうち少なくとも一つの物質層であることを特徴とする請求項２７に記載のＭＲＡＭ装置。
【請求項２９】
前記熱発生層は、３０Åよりも薄い厚みを有することを特徴とする請求項２６に記載のＭＲＡＭ装置。
【請求項３０】
前記磁気トンネル接合要素は自由層、トンネリング絶縁層および固定層を含み、前記トンネリング絶縁層は前記自由層と前記固定層との間に位置することを特徴とする請求項２６に記載のＭＲＡＭ装置。
【請求項３１】
前記磁気トンネル接合要素は、前記固定層の上部または下部に位置するピニング層をさらに含み、前記固定層は前記ピニング層と前記トンネリング絶縁層との間に位置することを特徴とする請求項３０に記載のＭＲＡＭ装置。
【請求項３２】
前記自由層は、前記熱発生層と前記固定層との間に位置することを特徴とする請求項３０に記載のＭＲＡＭ装置。
【請求項３３】
前記固定層は、前記熱発生層と前記自由層との間に位置することを特徴とする請求項３０に記載のＭＲＡＭ装置。
【請求項３４】
前記熱発生層は、前記磁気トンネル接合要素と前記ビットラインとの間に位置することを特徴とする請求項３０に記載のＭＲＡＭ装置。
【請求項３５】
前記熱発生層と前記ビットラインとの間の電気的接触面積は、前記熱発生層の平面積よりも小さいことを特徴とする請求項３４に記載のＭＲＡＭ装置。
【請求項３６】
前記熱発生層は、前記磁気トンネル接合要素と前記メモリセルアクセストランジスタの前記電極との間に位置することを特徴とする請求項３０に記載のＭＲＡＭ装置。
【請求項３７】
前記熱発生層と前記メモリセルアクセストランジスタの前記電極との間に電気的に連結されている導電性プラグをさらに含み、前記熱発生層と前記導電性プラグとの間の電気的接触面積は前記熱発生層の平面積よりも小さいことを特徴とする請求項３６に記載のＭＲＡＭ装置。
【請求項３８】
前記磁気トンネル接合要素からデータを読み出すための読出し回路をさらに含み、前記読出し回路は前記磁気トンネル接合要素の抵抗を検出することによって構成されることを特徴とする請求項２１に記載のＭＲＡＭ装置。
【請求項３９】
ビットライン、磁気トンネル接合要素および電極を有するメモリセルアクセストランジスタを備え、前記磁気トンネル接合要素は前記ビットラインと前記メモリセルアクセストランジスタの前記電極との間に電気的に連結されたメモリ装置のプログラム方法において、
前記メモリセルアクセストランジスタがターンオンされる間、前記磁気トンネル接合要素を通じて前記ビットラインと前記メモリセルアクセストランジスタの前記電極との間の第１方向にヒーティング電流を発生させる工程と、
前記第１方向に前記ヒーティング電流が流れる間、第２方向にプログラム電流を発生させる工程とを含み、
前記第１方向は前記第２方向と違うことを特徴とするメモリ装置のプログラム方法。
【請求項４０】
前記プログラム電流は、前記ビットラインを通じて発生されることを特徴とする請求項３９に記載のメモリ装置のプログラム方法。
【請求項４１】
前記メモリ装置は、前記ビットラインに平行なサブビットラインをさらに備え、前記プログラム電流は前記サブビットラインを通じて発生されることを特徴とする請求項３９に記載のメモリ装置のプログラム方法。
【請求項４２】
前記メモリ装置は、前記ビットラインに垂直なデジットラインをさらに含み、前記プログラム電流は前記デジットラインを通じて発生されることを特徴とする請求項３９に記載のメモリ装置のプログラム方法。
【請求項４３】
前記メモリ装置は、前記ビットラインと前記メモリセルアクセストランジスタの前記電極との間で前記磁気トンネル接合要素に電気的に直列連結されている熱発生層をさらに含み、前記熱発生層は前記磁気トンネル接合要素を通じて流れる電流に対して相対的に高い抵抗を提供することを特徴とする請求項３９に記載のメモリ装置のプログラム方法。
【請求項４４】
前記熱発生層は、絶縁層を含むことを特徴とする請求項４３に記載のメモリ装置のプログラム方法。
【請求項４５】
前記絶縁層は、アルミニウム酸化層、シリコン層、シリコン炭化層、シリコン酸化層、シリコン酸窒化層およびカルコゲナイド物質層からなる一群のうち少なくとも一つの物質層であることを特徴とする請求項４４に記載のメモリ装置のプログラム方法。
【請求項４６】
前記熱発生層は、３０Åよりも薄い厚みを有することを特徴とする請求項４３に記載のメモリ装置のプログラム方法。
【請求項４７】
前記磁気トンネル接合要素は自由層、トンネリング絶縁層および固定層を含み、前記トンネリング絶縁層は前記自由層と前記固定層との間に位置することを特徴とする請求項３９に記載のメモリ装置のプログラム方法。
【請求項４８】
前記磁気トンネル接合要素は、前記固定層の上部に位置するピニング層をさらに含み、前記固定層は前記ピニング層と前記トンネリング絶縁層との間に位置することを特徴とする請求項４７に記載のメモリ装置のプログラム方法。
【請求項４９】
前記自由層は、前記熱発生層と前記固定層との間に位置することを特徴とする請求項４７に記載のメモリ装置のプログラム方法。
【請求項５０】
前記固定層は、前記熱発生層と前記自由層との間に位置することを特徴とする請求項４７に記載のメモリ装置のプログラム方法。
【請求項５１】
基板上に位置し、ソース領域およびドレイン領域を備えるメモリセルアクセストランジスタと、
前記基板上に、そして前記メモリセルアクセストランジスタ上に積層された絶縁層と、
前記絶縁層を貫通して前記メモリセルアクセストランジスタの前記ソース領域および前記ドレイン領域のうちどれか一つに電気的な接触を提供する導電性コンタクトプラグと、
前記導電性コンタクトプラグを通じて前記メモリセルアクセストランジスタの前記ソース領域および前記ドレイン領域のうちどれか一つに電気的に連結された磁気トンネル接合要素と、
前記磁気トンネル接合要素および前記導電性コンタクトプラグを通じて前記メモリセルアクセストランジスタの前記ソース領域および前記ドレイン領域のうちどれか一つに電気的に連結されたビットラインと、
前記ビットラインと前記導電性コンタクトプラグとの間で前記磁気トンネル接合要素に電気的に直列連結された熱発生層を含み、前記熱発生は３０Åよりも薄い厚みを有する絶縁層と、
を備えることを特徴とするＭＲＡＭ装置。
【請求項５２】
前記熱発生層は、アルミニウム酸化層、アンド−プシリコン層、シリコン炭化層、シリコン酸化層、シリコン酸窒化層およびカルコゲナイド物質層からなる一群のうち少なくとも一つの物質層であることを特徴とする請求項５１に記載のＭＲＡＭ装置。
【請求項５３】
前記磁気トンネル接合要素は自由層、トンネリング絶縁層および固定層を含み、前記トンネリング絶縁層は前記自由層と前記固定層との間に位置することを特徴とする請求項５１に記載のＭＲＡＭ装置。
【請求項５４】
前記磁気トンネル接合要素は、前記固定層の上部または下部に位置するピニング層をさらに含み、前記固定層は前記ピニング層と前記トンネリング絶縁層との間に位置することを特徴とする請求項５３に記載のＭＲＡＭ装置。
【請求項５５】
前記自由層は、前記熱発生層と前記固定層との間に位置することを特徴とする請求項５３に記載のＭＲＡＭ装置。
【請求項５６】
前記固定層は、前記熱発生層と前記自由層との間に位置することを特徴とする請求項５３に記載のＭＲＡＭ装置。
【請求項５７】
前記熱発生層は、前記磁気トンネル接合要素と前記ビットラインとの間に位置することを特徴とする請求項５１に記載のＭＲＡＭ装置。
【請求項５８】
前記熱発生層と前記ビットラインとの間の電気的な接触面積は、前記熱発生層の平面積よりも小さいことを特徴とする請求項５７に記載のＭＲＡＭ装置。
【請求項５９】
前記熱発生層は、前記磁気トンネル接合要素と前記導電性コンタクトプラグとの間に位置することを特徴とする請求項５３に記載のＭＲＡＭ装置。
【請求項６０】
前記熱発生層と前記導電性コンタクトプラグとの間の電気的な接触面積は、前記熱発生層の平面積よりも小さいことを特徴とする請求項５９に記載のＭＲＡＭ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置に関するもので、特に熱発生層を有するＭＲＡＭ装置およびそれと関係する方法（Ｍａｇｎｅｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ  ｄｅｖｉｃｅｓ  ｉｎｃｌｕｄｉｎｇ  ｈｅａｔ  ｇｅｎｅｒａｔｉｎｇ  ｌａｙｅｒｓ  ａｎｄ  ｒｅｌａｔｅｄ  ｍｅｔｈｏｄｓ）に関する。
【背景技術】
【０００２】
ＭＲＡＭは、相対的に低い電圧および早い速度で動作する不揮発性メモリの役割をする。ＭＲＡＭセルにおいて、データは第１および第２強磁性層（ｆｅｒｒｏｍａｇｎｅｔｉｃ  ｌａｙｅｒｓ）およびそれらの間のトンネリング絶縁層を有する磁気トンネル接合要素を備える磁気抵抗体内に貯蔵される。特に、自由層（ｆｒｅｅ  ｌａｙｅｒ）とも言われる前記第１強磁性層の磁気分極は前記磁気トンネル接合要素を横切る磁界によって変化される事がある。前記磁界は、前記磁気トンネル接合要素に隣接して配置されたデジットラインを通じて流れる電流によって誘導される。
【０００３】
従って、前記自由層の磁気分極は、固定層（ｐｉｎｎｅｄ  ｌａｙｅｒ）とも言われる前記第２強磁性層の磁気分極に平行であるか、または反平行（ａｎｔｉ−ｐａｒａｌｌｅｌ）である。量子力学に基づくスピントロニクスの結果として、前記自由層の磁気分極が前記固定層の磁気分極に平行である場合の前記磁気トンネル接合要素を通る電流経路の電気的な抵抗は、前記自由層の磁気分極が前記固定層の磁気分極に反平行である場合の前記磁気トンネル接合要素を通る電流経路の電気的な抵抗とは異なる。従って、前記磁気トンネル接合要素を備えるメモリセルは、プログラムされるデータの値によって前記自由層の磁気分極を設定することによって、プログラムができ、前記データは前記磁気トンネル接合要素の電気的な抵抗を測定することで、前記メモリセルから読まれることができる。
【０００４】
前記磁気トンネル接合要素は、図１Ａおよび図１Ｂに示されたようにピニング層（ｐｉｎｎｉｎｇ  ｌａｙｅｒ）１１、固定磁気層１３、トンネリング絶縁層１５および自由磁気層１７を備えられる。
【０００５】
前記ピニング層１１は、鉄マンガン（ＦｅＭｎ）のような反強磁性層（ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ  ｌａｙｅｒ）である。前記固定磁気層１３および自由磁気層１７は、コバルト鉄（ＣｏＦｅ）および／またはニッケル鉄（ＮｉＦｅ）のような相互異なる強磁性層であるか、または相互同様な強磁性層である。前記トンネリング絶縁層１５はアルミニウム酸化膜のような絶縁層である。
【０００６】
強磁性物質は外部の磁界なしで巨視的な（ｍａｃｒｏｓｃｏｐｉｃ）磁化特性を有し、電子スピンは相対的に低い温度で同じ方向を向いて整列できる。強磁性物質の磁気領域（ｍａｇｎｅｔｉｃ  ｒｅｇｉｏｎｓ）は外部の磁界によって配列され、前記強磁性物質の前記磁気領域の配列は前記外部の磁界が除去された後も維持できる。
【０００７】
前記固定磁気層１３は、外部の磁界を印加すると共に、前記固定磁気層１３を３００℃の温度で加熱することによって固定された磁気スピンを有することができる。前記熱処理の後、前記固定磁気層１３内の前記固定された磁気スピンは、外部の磁界が印加できてもそれ以上は回転しないこともある。これは前記固定磁気層１３が反強磁性物質（ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ  ｍａｔｅｒｉａｌ）からなる前記ピニング層１１に接触するためであり、前記固定された磁気スピンは永久的に固定できる。しかし、前記自由層１７内の磁気スピンは、外部の磁界によって回転することができる。これは、前記自由層１７が前記ピニング層１１から離隔されて配置されているためである。
【０００８】
前記自由磁気層１７の磁気分極が前記固定磁気層１３の磁気分極に平行するように配列された場合、前記磁気トンネル接合要素を通じて流れる電流（ｉ）に対する電気的な抵抗は論理「０」状態に当該する相対的に低い値を示すこともある。前記自由磁気層１７の磁気分極が前記固定磁気層１３の磁気分極に反平行するように配列された場合、前記磁気トンネル接合要素を通じて流れる電流（ｉ）に対する電気的な抵抗は論理「１」状態に当該する相対的に高い値を示すこともある。
【０００９】
熱的に支援されるＭＲＡＭ（Ｔｈｅｒｍａｌｌｙ−ａｓｓｉｓｔｅｄ  ｍａｇｎｅｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）が特許文献１にアブラハム等により紹介されている。アブラハム等によると、メモリセルがビットラインおよびワードラインの交差点に配置され、前記ビットラインとワードラインとの間にトンネリング電流が加わることによって、前記ビットラインとワードラインとの交差点に配置された前記メモリセルのデータを選択的に変化させるのに十分なジュール熱（Ｊｏｕｌｅ  ｈｅａｔ）を発生する。
【００１０】
さらに、熱的にスイッチングされる磁気メモリ装置（Ｔｈｅｒｍａｌｌｙ−ａｓｓｉｓｔｅｄ  ｓｗｉｔｃｈｉｎｇ  ｏｆ  ｍａｇｎｅｔｉｃ  ｍｅｍｏｒｙ  ｅｌｅｍｅｎｔｓ）が特許文献２にニッケル等により開示させている。ニッケル等によると、磁気メモリ装置はメモリセルを加熱させると共に前記メモリセルに少なくとも一つの磁界を印加することによってプログラムされる。
【特許文献１】米国特許第６，３８５，０８２号明細書
【特許文献２】米国特許第６，６０３，６７８Ｂ２号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明が解決しようする技術的課題は、デジットラインを使用せず、一つの磁気トンネル接合構造体（ａ  ｓｉｎｇｌｅ  ｍａｇｎｅｔｉｃ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎ  ｓｔｒｕｃｔｕｒｅ）の選択性は勿論、ヒーティング効率を向上させることに適した磁気ＲＡＭ装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の実施例によると、ＭＲＡＭ装置は、基板上の第１電極、該第１電極に電気的に接続されている磁気トンネル接合要素および前記磁気トンネル接合要素を通じて前記第１電極に電気的に接続されている第２電極を備える。さらに、熱発生層が前記第１と第２電極との間の前記磁気トンネル接合要素と電気的に直列連結され、前記熱発生層は電流の流れに対して相対的に高い抵抗を示す。
【００１３】
特に、前記第１電極は、メモリセルアクセストランジスタ（例えば、電界効果トランジスタのソース／ドレイン領域）の電極であり、前記第２電極はビットラインである。さらに、前記熱発生層はアルミニウム酸化膜、シリコン膜、シリコン炭化膜（ｓｉｌｉｃｏｎ  ｃａｒｂｉｄｅ）、シリコン酸化膜、シリコン酸窒化膜およびカルコゲナイド物質膜（ｃｈａｌｃｏｇｅｎｉｄｅ  ｍａｔｅｒｉａｌ  ｌａｙｅｒ）のうち少なくともどれか一つの物質膜でもあり、前記熱発生層は３０Åよりも小さく薄い厚みを有することができる。
【００１４】
前記磁気トンネル接合要素は、自由層および固定層と共に前記自由層と前記固定層との間に介在されたトンネリング絶縁層を備えることができる。さらに、前記磁気トンネル接合要素はまた、前記固定層の上部または下部に位置するピニング層を備えることができる。結果的に、前記固定層は前記ピニング層と前記トンネリング絶縁層との間に介在されることができる。前記自由層は前記熱発生層と前記固定層との間に位置するか、または前記固定層は前記熱発生層と前記自由層との間に介在する。
【００１５】
さらに、前記熱発生層は、前記磁気トンネル接合要素およびビットラインの役割をする前記第２電極との間に介在でき、前記熱発生層と前記ビットラインとの間の接触面積は前記熱発生層の平面積より小さい場合もある。これとは違って、前記熱発生層は前記磁気トンネル接合要素と前記基板上の第１電極との間に介在されることができ、前記熱発生層と前記第１電極との間に伝導性プラグが電気的に接続できる。この場合、前記熱発生層と前記プラグとの間の接触面積は前記熱発生層の平面積より小さい場合もある。
【００１６】
前記磁気トンネル接合要素にデータを書き込むための書込み回路は前記磁気トンネル接合要素および前記熱発生層を通るように前記第１と第２電極との間にヒーティング電流を印加すると共に前記ヒーティング電流とは違った方向にプログラム電流を印加することによって構成されることができる。さらに、前記磁気トンネル接合要素内で貯蔵されたデータを読み出すための読込み回路は前記磁気トンネル接合要素の抵抗を検出することによって構成されることができる。前記第２電極がビットラインである場合、前記読込み回路での前記プログラム電流は前記ビットラインを通じて加えられることができる。
【００１７】
さらに前記第２電極はビットラインでもあり、前記ビットライン上に絶縁層が提供されて前記ビットラインが前記絶縁層と前記磁気トンネル接合要素との間に位置することもあり、前記絶縁層上にサブビットラインが提供されて前記絶縁層が前記サブビットラインと前記ビットラインとの間に位置することができる。前記サブビットラインおよび前記ビットラインは互いに平行である。この場合、前記磁気トンネル接合要素にデータを書き込むための書込み回路は前記磁気トンネル接合要素および前記熱発生層を通るように前記第１電極と前記ビットラインとの間にヒーティング電流を印加すると共に前記サブビットラインにプログラム電流を印加することによって構成することができる。
【００１８】
一方、前記第２電極はビットラインでもあり、前記ビットライン上に絶縁層が提供されて前記ビットラインが前記絶縁層と前記磁気トンネル接合要素との間に位置することができ、前記絶縁層上にデジットラインが提供されて前記絶縁層が前記デジットラインと前記ビットラインとの間に位置することができる。この場合、前記磁気トンネル接合要素にデータを書き込むための書込み回路は前記磁気トンネル接合要素および前記熱発生層を通るように前記第１電極と前記ビットラインとの間にヒーティング電流を印加すると共に前記デジットラインにプログラム電流を印加することによって構成されることができる。前記デジットラインは前記ビットラインに対して垂直である。
【００１９】
本発明の追加実施例によると、ＭＲＡＭ装置は基板上に電極（ソース領域またはドレイン領域）を有するメモリセルアクセストランジスタ（電界効果トランジスタ）および前記メモリセルアクセストランジスタの前記電極に電気的に接続された磁気トンネル接合要素を備える。前記メモリセルアクセストランジスタの電極は、前記磁気トンネル接合要素を通じてビットラインに電気的に接続される。この場合、前記磁気トンネル接合要素にデータを書き込むための書込み回路は、前記メモリセルアクセストランジスタがターンオンされる間、前記磁気トンネル接合要素を通るように前記ビットラインと前記メモリセルアクセストランジスタの電極との間にヒーティング電流を印加すると共に前記ヒーティング電流と違った方向にプログラム電流を印加することによって構成できる。
【００２０】
さらに、前記ビットライン上に絶縁膜が提供されて前記絶縁膜と前記磁気トンネル接合要素との間に前記ビットラインに介在されることができ、前記絶縁膜上にサブビットラインが提供されて前記サブビットラインと前記ビットラインとの間に前記絶縁膜が介在されることができる。この場合、前記書込み回路は、前記ヒーティング電流を印加すると共に前記サブビットラインを通じてプログラム電流を印加することによって構成できる。前記サブビットラインおよび前記ビットラインは互いに平行である。
【００２１】
これとは違って、ビットライン上に絶縁膜が提供されて前記絶縁膜と前記磁気トンネル接合要素との間に前記ビットラインに介在でき、前記絶縁膜上にデジットラインが提供されて前記デジットラインと前記ビットラインとの間に前記絶縁膜が介在できる。この場合、前記書込み回路は前記ヒーティング電流を印加すると共に前記デジットラインを通じてプログラム電流を印加することによって構成される。前記デジットラインおよび前記ビットラインは互いに垂直になるように配置される。また他の例で、前記書込み回路は前記ビットラインを通じてプログラム電流を印加することによって構成できる。
【００２２】
前記ビットラインと前記メモリセルアクセストランジスタの電極との間に前記磁気トンネル接合要素に熱発生層が電気的に直列接続されることができ、前記熱発生層は相対的に高い抵抗を提供する。前記熱発生層はアルミニウム酸化膜、シリコン膜、シリコン炭化膜（ｓｉｌｉｃｏｎ  ｃａｒｂｉｄｅ）、シリコン酸化膜、シリコン酸窒化膜およびカルコゲナイド物質膜のうち少なくとも一つの物質膜でもあり、前記熱発生層はおよそ３０Åよりも薄い厚みを有する。
【００２３】
前記磁気トンネル接合要素は自由層、固定層（ｐｉｎｎｅｄ  ｌａｙｅｒ）と共に、前記自由層と固定層との間に介在されたトンネリング絶縁層を含むことができる。前記磁気トンネル接合要素は、前記固定層に接触し前記トンネリング絶縁層の反対側に位置するピニング層を含むことができる。前記自由層は前記熱発生層と前記固定層との間に位置することができる。また、前記固定層は前記熱発生層と前記自由層との間に位置することができる。
【００２４】
さらに、前記熱発生層は前記磁気トンネル接合要素とビットラインとの間に介在されることができ、前記熱発生層と前記ビットラインとの間の接触面積は前記熱発生層の平面積より小さい場合もある。一方、前記熱発生層は前記磁気トンネル接合要素と前記メモリセルアクセストランジスタの電極との間に介在されることができる。さらに、前記熱発生層と前記電極との間に電気的に連結された導電性プラグが介在されることができ、前記熱発生層と前記導電性プラグとの間の接触面積は前記熱発生層の平面積より小さい場合もある。また、前記磁気トンネル接合要素のデータを読出すための読込み回路は前記磁気トンネル接合要素の抵抗を検出することによって構成される。
【００２５】
本発明のまた他の実施例によると、ビットライン、磁気トンネル接合要素およびメモリセルアクセストランジスタを備える記憶装置のプログラム方法を提供する。前記メモリセルアクセスとトランジスタは電極を有し、前記磁気トンネル接合要素は前記ビットラインと前記電極との間に電気的に接続される。前記メモリセルアクセストランジスタがターンオンされる間、前記ビットラインと前記電極との間の前記磁気トンネル接合要素を通るヒーティング電流が第１方向に向けて加えられる。前記第１方向に向けて前記ヒーティング電流が加えられる間、前記第１方向と違う第２方向に向けて流れるプログラム電流が提供される。
【００２６】
特に、前記プログラム電流は前記ビットラインを通じて生成されることができる。これとは違って、前記記憶装置は前記ビットラインに平行なサブビットラインを含むことができ、前記プログラム電流は前記サブビットラインを通じて生成されることができる。また他の実施例で、前記記憶装置は前記ビットラインを横切るデジットラインを含むことができ、前記プログラム電流は前記デジットラインを通じて生成されることができる。
【００２７】
さらに、前記記憶装置は前記ビットラインと前記電極との間の前記磁気トンネル接合要素に電気的に直列接続される熱発生層を含むことができ、前記熱発生層は相対的に高い抵抗を提供することができる。特に、前記熱発生層はアルミニウム酸化膜、シリコン膜、シリコン炭化膜、シリコン酸化膜、シリコン酸窒化膜およびカルコゲナイド物質膜のうち少なくとも一つの物質膜でもあり、前記熱発生層は３０Åより小さく薄い厚みを有することができる。
【００２８】
前記磁気トンネル接合要素は自由層および固定層と共にこれらの間に介在されたトンネリング絶縁層を備えることができる。また、前記磁気トンネル接合要素は前記固定層と接触するピニング層を備えることができる。この場合、前記固定層は前記ピニング層と前記トンネリング絶縁層との間に介在される。さらに、前記自由層は前記熱発生層と前記固定層との間に介在されることができる。一方、前記固定層は前記自由層と前記熱発生層との間に介在されることができる。
【００２９】
本発明のまた他の実施例によると、ＭＲＡＭ装置が提供される。前記ＭＲＡＭ装置は半導体基板上のソース領域およびドレイン領域を有するメモリセルアクセストランジスタ、前記基板および前記メモリセルアクセストランジスタ上に積層された絶縁膜、および前記絶縁膜を通じて前記ソース／ドレイン領域のうちどれか一つに電気的に連結された導電性コンタクトプラグを備える。さらに、前記ソース／ドレイン領域のうちどれか一つは前記導電性プラグを通じて磁気トンネル接合要素に電気的に接続され、前記ソース／ドレイン領域のうちどれか一つは前記磁気トンネル接合要素および前記導電性プラグを通じてビットラインに電気的に接続される。また、前記ビットラインと前記導電性プラグとの間の前記磁気トンネル接合要素は熱発生層に電気的に直列接続され、前記熱発生層は３０Åよりも小さく薄い厚みを有する絶縁膜を備える。
【００３０】
前記熱発生層はアルミニウム酸化膜、アンドープシリコン膜、シリコン炭化膜、シリコン酸化膜、シリコン酸窒化膜およびカルコゲナイド物質膜のうち少なくとも一つの物質膜である。さらに、前記磁気トンネル接合要素は自由層および固定層と共にこれらの間に介在されたトンネリング絶縁膜を備えることができる。前記磁気トンネル接合要素は、また前記固定層の上部または下部に位置するピニング層を備えることができ、前記固定層は前記ピニング層と前記トンネリング絶縁層との間に介在されることができる。
【００３１】
前記自由層は、前記熱発生層と前記固定層との間に位置するか、または前記固定層は前記熱発生層と前記自由層との間に位置することができる。前記熱発生層は、前記磁気トンネル接合要素と前記ビットラインとの間に位置することができ、前記熱発生層と前記ビットラインとの間の接触面積は前記熱発生層の平面積より小さい場合もある。一方、前記熱発生層は、前記磁気トンネル接合要素と前記導電性プラグとの間に介在されることができ、前記熱発生層と導電性プラグとの間の接触面積は前記熱発生層の平面積より小さい場合もある。
【発明の効果】
【００３２】
前述の実施例によると、磁気トンネル接合構造体の上部または下部に熱発生層パターンが配置される。これにより、従来のＭＲＡＭセルに採択されるデジットラインを使用しなくても必要とする熱ＭＲＡＭセルを選択的に動作させることができる。結果的に、従来のＭＲＡＭセルと比べて高い集積度を有するＭＲＡＭ装置を具現することができる。
【発明を実施するための最良の形態】
【００３３】
以下、添付した図面を参照して、本発明の好ましい実施例を詳しく説明する。尚、本発明はここで説明する実施例に限定されず、他の形態で具体化されることもできる。むしろ、ここで紹介される実施例は、開示された内容が徹底で、かつ完全になるように、そして当業者に本発明の思想が十分に伝わるようにするために提供されるものである。図面において、層および領域の厚みは、明確性に期するために誇張されたものである。明細書全体にかけて同一の参照番号は同一の構成要素を示す。
【００３４】
図２は、本発明の実施例によるＭＲＡＭ装置の平面図であり、図３は、図２の切断線Ｉ−Ｉ’に沿って示された断面図である。図２および図３に示されたように、基板５１は活性領域５３ａを限定する素子分離膜５３を備えることができ、前記活性領域５３ａに第１および第２メモリセルアクセストランジスタＴＡ１，ＴＡ２が提供されることができる。
【００３５】
前記第１メモリセルアクセストランジスタＴＡ１は、ゲート電極５７ａ、ドレイン領域５９ｄ’および共通ソース領域５９ｓを備えることができ、前記第２メモリセルアクセストランジスタＴＡ２は前記共通ソース領域５９ｓと共にゲート電極５７ｂおよびドレイン領域５９ｄ”を備えることができる。
【００３６】
また、前記第１および第２メモリセルアクセストランジスタＴＡ１，ＴＡ２は、すべてゲート絶縁膜５５を備えることができる。前記ドレイン領域５９ｄ’，５９ｄ”はドレイン電極とも言われ、前記共通ソース領域５９ｓはソース電極とも言われる。従って、前記メモリセルアクセストランジスタＴＡ１，ＴＡ２はモス電界効果トランジスタ（ＭＯＳＦＥＴｓ）に該当する。一方、前記メモリセルアクセストランジスタＴＡ１，ＴＡ２はバイポーラトランジスタである。
【００３７】
前記基板５１および前記メモリセルアクセストランジスタＴＡ１，ＴＡ２上に第１層間絶縁膜（ＩＬＤ）６１が提供されることができ、前記第１層間絶縁膜６１は前記ドレイン領域５９ｄ’，５９ｄ”を露出させるコンタクトホール６１ｄ’，６１ｄ”および前記共通ソース領域５９ｓを露出させるコンタクトホール６１ｓを有することができる。前記ドレイン領域５９ｄ’，５９ｄ”は、前記コンタクトホール６１ｄ’，６１ｄ”を埋め込むコンタクトプラグ６３ｄ’，６３ｄ”に電気的に接続され、前記共通ソース領域５９ｓは、前記コンタクトホール６１ｓを埋め込むコンタクトプラグ６３ｓに電気的に接続される。
【００３８】
前記コンタクトプラグ６１ｓは、共通ソースライン６５ｓに電気的に接続され、前記共通ソースライン６５ｓに記憶装置の基準電圧、例えば、接地電圧が印加されることができる。前記コンタクトプラグ６３ｄ’，６３ｄ”はそれぞれ下部ドレインパッド６５ｄ’，６５ｄ”に電気的に接続される。
【００３９】
前記第１層間絶縁膜６１，共通ソースライン６５ｓおよび下部ドレインパッド６５ｄ’，６５ｄ”上に第２層間絶縁膜６７が提供されることができ、第２層間絶縁膜６７はこれを貫通して前記下部ドレインパッド６５ｄ’，６５ｄ”に電気的に接続されるコンタクトプラグ６９ｄ’，６９ｄ”を有することができる。前記コンタクトプラグ６９ｄ’，６９ｄ”上にそれぞれ上部ドレインパッド７１ｄ’，７１ｄ”が提供されることができる。
【００４０】
前記第２層間絶縁膜６７および前記上部ドレインパッド７１ｄ’，７１ｄ”上に第３層間絶縁膜７３が提供されることができる。前記上部ドレインパッド７１ｄ’，７１ｄ”は、それぞれ前記第３層間絶縁膜７３を貫通するコンタクトホール７３ｍ’，７３ｍ”によって露出され、前記上部ドレインパッド７１ｄ’，７１ｄ”はそれぞれ前記コンタクトホール７３ｍ’，７３ｍ”を埋め込むコンタクトプラグ７５ｐ’，７５ｐ”に電気的に接続される。さらに、前記コンタクトプラグ７５ｐ’，７５ｐ”のサイズを減少させるために前記コンタクトホール７３ｍ’，７３ｍ”の側壁上に絶縁膜スペーサー（図示せず）が提供される。
【００４１】
前記各コンタクトプラグ７５ｐ’，７５ｐ”およびこれに隣接する前記第３層間絶縁膜７３上に熱発生層７７ａ，７７ｂおよび磁気トンネル接合要素８６ａ，８６ｂが提供できる。特に、前記熱発生層７７ａ，７７ｂのそれぞれはアルミニウム酸化膜（Ａｌ２Ｏ３）、アンドープシリコン膜（ｕｎｄｏｐｅｄ  ｓｉｌｉｃｏｎ  ｌａｙｅｒ）、シリコン炭化膜（ＳｉＣ）、シリコン酸化膜、シリコン酸窒化膜（ＳｉＯＮ）およびカルコゲナイド物質膜うち少なくとも一つの物質膜である。前記カルコゲナイド物質膜は当業者によく知られているようにゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）およびテルリウム（Ｔｅ）の化合物である。そのうえ、前記熱発生層７７ａ，７７ｂはそれらを貫通するトンネリング電流を得るために３０Åよりも薄い厚みを有することができる。
【００４２】
前記第１磁気トンネル接合要素８６ａは自由層７９ａ、トンネリング絶縁層８１ａ、固定層８３ａおよびピニング層８５ａを備える。これと同様に、前記第２磁気トンネル接合要素８６ｂは自由層７９ｂ、トンネリング絶縁層８１ｂ、固定層８３ｂおよびピニング層８５ｂを備える。前記自由層７９ａ，７９ｂおよび固定層８３ａ，８３ｂは、コバルト鉄（ＣｏＦｅ）および／またはニッケル鉄（ＮｉＦｅ）のような強磁性層である。前記トンネリング絶縁層８１ａ，８１ｂはアルミニウム酸化膜のような絶縁層である。前記ピニング層８５ａ，８５ｂは鉄マンガン（ＦｅＭｎ）のような反強磁性層である。さらに、前記磁気トンネル接合要素８６ａ，８６ｂ上にそれぞれ導電性キャッピング層８７ａ，８７ｂが提供でき、前記導電性キャッピング層８７ａ，８７ｂはチタニウム窒化膜のような導電膜である。
【００４３】
前記熱発生層７７ａ，７７ｂ、磁気トンネル接合要素８６ａ，８６ｂおよび導電性キャッピング層８７ａ，８７ｂは、１回のマスク工程を使用して形成できる。例えば、前記コンタクトプラグ７５ｐ’，７５ｐ”および第３層間絶縁膜７３上に熱発生層、磁気トンネル接合要素層および導電性キャッピング層を順次積層させ、前記導電性キャッピング層、磁気トンネル接合要素層および熱発生層を単一マスクを使用して連続的にエッチングして図３のメサ構造（ｍｅｓａ  ｓｔｒｕｃｔｕｒｅ）を提供することができる。
【００４４】
前記第３層間絶縁膜７３、熱発生層７７ａ，７７ｂ、磁気トンネル接合要素８６ａ，８６ｂおよび導電性キャッピング層８７ａ，８７ｂ上に第４層間絶縁膜８９が提供できる。前記キャッピング層８７ａ，８７ｂはそれぞれ前記ビットラインコンタクトホール８９ａ，８９ｂによって露出でき、前記磁気トンネル接合要素８６ａ，８６ｂは前記ビットラインコンタクトホール８９ａ，８９ｂおよびキャッピング層８７ａ，８７ｂを通じてビットライン９１に電気的に接続できる。前記ビットライン９１および第４層間絶縁膜８９上に第５層間絶縁膜９３が提供でき、前記第５層間絶縁膜９３上に前記ビットライン９１に平行なサブビットライン９５が提供できる。
【００４５】
さらに、前記サブビットライン９５は、図２に示されたように前記ビットライン９１よりもさらに広い。さらに、前記磁気トンネル接合要素８６ａ，８６ｂの幅ＷＭは、前記磁気トンネル接合要素８６ａ，８６ｂの長さＬＭよりも小さいこともある。即ち、前記磁気トンネル接合要素８６ａ，８６ｂは前記ビットライン９１を横切る方向に平行になるよう配列できる。前記磁気トンネル接合要素８６ａ，８６ｂの磁化容易磁界（ｅａｓｙ  ｍａｇｎｅｔｉｃ  ｆｉｅｌｄ；ＨＥＡＳＹ）は前記長さＬＭの方向に平行であり、前記磁化容易磁界は前記ビットライン９１および／または前記サブビットライン９５を通じて電流を加えることによって生成できる。一方、前記磁気トンネル接合要素８６ａ，８６ｂの磁化困難磁界（ｈａｒｄ  ｍａｇｎｅｔｉｃ  ｆｉｅｌｄ）は前記幅ＷＭの方向に平行である。
【００４６】
図４は、本発明の実施例により、図２および図３に示された記憶装置のメモリセルをプログラムさせる動作を説明するためのタイミングダイアグラム（ｔｉｍｉｎｇ  ｄｉａｇｒａｍ）である。前記第１磁気トンネル接合要素８６ａおよび第１メモリセルアクセストランジスタＴＡ１を備えるメモリセルをプログラムさせる時、前記共通ソースライン６５ｓに接地電圧を印加し、前記第２メモリセルアクセストランジスタＴＡ２をターンオフさせるために前記第２メモリセルアクセストランジスタＴＡ２のゲート電極５７ｂに接地電圧を印加する。図４に示されたように、前記第１メモリセルアクセストランジスタＴＡ１を選択的にターンオンさせるために前記第１メモリセルアクセストランジスタＴＡ１のゲート電極５７ａに第１書込み信号（ａ  ｆｉｒｓｔ  ｗｒｉｔｉｎｇ  ｓｉｇｎａｌ）Φｗを第１期間ＴＤ１の間に印加する。即ち、前記第１期間ＴＤ１の間に印加される前記第１書込み信号Φｗの電圧レベルＶＷは前記第１メモリセルアクセストランジスタＴＡ１のスレッショルド電圧Ｖｔｈよりも高い（ＶＷ＞Ｖｔｈ）。さらに、前記ゲート電極５７ａに陽の電圧ＶＷが印加される間に前記ビットライン９１に陽の電圧（ｐｏｓｉｔｉｖｅ  ｖｏｌｔａｇｅ）ＶＢ１または陽の電流ＩＢ１が印加されるように前記ビットライン９１に第２書込み信号ΦＢ１を印加する。
【００４７】
これにより、前記ビットライン９１と前記共通ソースライン６５ｓとの間に電圧差が提供され、前記第２メモリセルアクセストランジスタＴＡ２がターンオフされる間、前記第１メモリセルアクセストランジスタＴＡ１はターンオンされる。その結果、導電性キャッピング層８７ａ、磁気トンネル接合要素８６ａ、熱発生層７７ａ、コンタクトプラグ７５ｐ’，６９ｄ’，６３ｄ’、ドレインパッド７１ｄ’，６５ｄ’、第１メモリセルアクセストランジスタＴＡ１およびコンタクトプラグ６３ｓを含め直列連結された構成要素を通じて前記ビットライン９１と前記共通ソースライン６５ｓとの間に書込み電流ＩＷＲが流れる。前記書込み電流ＩＷＲが前記熱発生層７７ａを通る時に熱が発生し、前記熱発生層７７ａからの熱は前記自由層７９ａに伝わる。前記第１磁気トンネル接合要素８６ａの前記自由層７９ａを選択的に加熱させることによって、前記自由層７９ａの磁化方向は選択されなかった磁気トンネル接合要素の自由層（すなわち、前記第２磁気トンネル接合要素８６ｂの自由層７９ｂ）の磁化方向を変化することなく外部の磁界によって変わることができる。
【００４８】
図３の構造で、前記コンタクトプラグ７５ｐ’と前記熱発生層７７ａとの界面で電流密度が増加できる。これは、前記熱発生層７７ａの非抵抗が前記磁気トンネル接合要素８６ａの非抵抗よりも高い前記コンタクトプラグ７５ｐ’と前記熱発生層７７ａとの間の接触面積が前記磁気トンネル接合要素８６ａと前記熱発生層７７ａとの間の接触面積よりも小さいためである。従って、前記コンタクトプラグ７５ｐ’と前記熱発生層７７ａとの界面でジュール熱（ｊｏｕｌｅ  ｈｅａｔｉｎｇ）によって十分に高い熱が発生され、前記熱は前記書込み電流ＩＷＲが前記熱発生層７７ａを通じて流れる間に前記自由層７９ａに伝わることができる。
【００４９】
前記熱が前記自由層７９ａに伝わると、前記選択された自由層７９ａの磁気スピンは磁界の影響下で加熱されてない前記選択されなかった自由層７９ｂの磁気スピンよりさらに容易に回転することができる。特に、前記書込み電流ＩＷＲによって発生する磁界は前記自由層７９ａが選択的に加熱される間に書込み動作モードで前記選択された自由層７９ａの磁気スピンを回転させる役割をすることができる。さらに、前記ビットライン９１および／または前記サブビットライン９５を通じて別途の電流を印加することによって、前記自由層７９ａが選択的に加熱される間に書込み動作モードで前記選択された自由層７９ａの磁気スピンを回転させることができる。前記選択された自由層７９ａは、書込み動作モードで発生された磁界が前記隣接する選択されなかった自由層７９ｂをスイッチングさせずに、前記選択された自由層７９ａの磁化方向をスイッチングさせるのに十分なように選択的に加熱できる。
【００５０】
垂直な点線、および二つの水平な実線を含む矢印によって表示されたように、前記第１書込み信号Φｗが電圧レベルＶＷで上昇する前、または後に前記第２書込み信号ΦＢ１は陽の電圧ＶＢ１または陽の電流ＩＢ１を有するように上昇したり、前記第２書込み信号ΦＢ１は前記第１書込み信号Φｗが電圧レベルＶＷに上昇すると共に陽の電圧ＶＢ１または陽の電流ＩＢ１を有するように上昇することができる。前記第２書込み信号ΦＢ１が前記第１書込み信号Φｗよりも先にターンオンされたり同時にターンオンされ前記第１書込み信号Φｗが前記電圧レベルＶＷを維持する間に前記第２書込み信号ΦＢ１が持続的に陽の電圧ＶＢ１または陽の電流ＩＢ１を維持する時、前記選択された磁気トンネル接合要素８６ａは実際に前記第１書込み信号Φｗが印加される第１期間ＴＤ１の間に加熱される。
【００５１】
これとは違って、前記第２書込み信号ΦＢ１が前記第１書込み信号Φｗよりも遅くターンオンされ、前記第１書込み信号Φｗが前記電圧レベルＶＷを維持する間に前記第２書込み信号ΦＢ１が持続的に陽の電圧ＶＢ１または陽の電流ＩＢ１を維持する時、前記選択された磁気トンネル接合要素８６ａは実際に前記第１および第２書込み信号Φｗ，ΦＢ１が互いに重なる第２期間ＴＤ２の間に加熱される。さらに、前記第２書込み信号ΦＢ１は前記第１書込み信号Φｗを終了させた後にも一定期間Ｔｓの間に持続的に印加できる。これは、前記第１書込み信号Φｗがターンオフされた後に前記選択された自由層７９ａ内の熱的に励起された磁気スピン（ｔｈｅｒｍａｌｌｙ  ｅｘｃｉｔｅｄ  ｍａｇｎｅｔｉｃ  ｓｐｉｎｓ）を望みの方向に持続的に回転させて安全な書込み動作を達成するためである。
【００５２】
図５は、本発明の他の実施例により図２および図３に示された記憶装置のメモリセルをプログラムさせる動作を説明するためのタイミングダイアグラムである。前記第１磁気トンネル接合要素８６ａおよび第１メモリセルアクセストランジスタＴＡ１を備えるメモリセルをプログラムさせる時、前記共通ソースライン６５ｓに接地電圧を印加し前記第２メモリセルアクセストランジスタＴＡ２をターンオフさせるために前記第２メモリセルアクセストランジスタＴＡ２のゲート電極５７ｂに接地電圧を印加する。
【００５３】
図５に示されたように、前記第１メモリセルアクセストランジスタＴＡ１を選択的にターンオンさせるために前記第１メモリセルアクセストランジスタＴＡ１のゲート電極５７ａに第１書込み信号Φｗを第１期間ＴＤ１の間に印加する。すなわち、前記第１期間ＴＤ１の間に印加される前記第１書込み信号Φｗの電圧レベルＶＷは、前記第１メモリセルアクセストランジスタＴＡ１のスレッショルド電圧Ｖｔｈよりも高い（ＶＷ＞Ｖｔｈ）。さらに、前記ゲート電極５７ａに陽の電圧ＶＷが印加される間に前記ビットライン９１に陽の電圧（ｐｏｓｉｔｉｖｅ  ｖｏｌｔａｇｅ）ＶＢ１または陽の電流ＩＢ１が印加されるように前記ビットライン９１に第２書込み信号ΦＢ１を印加する。さらに、前記サブビットライン９５に第３書込み信号ΦＢ２を印加して前記サブビットライン９５を通じて流れる電流を発生させることによって磁界を生成させる。
【００５４】
これにより、前記ビットライン９１と前記共通ソースライン６５ｓとの間に電圧差が提供され、前記第２メモリセルアクセストランジスタＴＡ２がターンオフされる間に前記第１メモリセルアクセストランジスタＴＡ１はターンオンされる。その結果、導電性キャッピング層８７ａ、磁気トンネル接合要素８６ａ、熱発生層７７ａ、コンタクトプラグ７５ｐ’，６９ｄ’，６３ｄ’、ドレインパッド７１ｄ’，６５ｄ’、第１メモリセルアクセストランジスタＴＡ１およびコンタクトプラグ６３ｓを含めて直列連結された構成要素を通じて前記ビットライン９１と前記共通ソースライン６５ｓとの間に書込み電流ＩＷＲが流れる。
【００５５】
前記書込み電流ＩＷＲが前記熱発生層７７ａを通る時に熱が発生し、前記熱発生層７７ａからの熱は前記自由層７９ａに伝わる。前記第１磁気トンネル接合要素８６ａの前記自由層７９ａを選択的に加熱させることによって、前記自由層７９ａの磁化方向は選択されなかった磁気トンネル接合要素の自由層（すなわち、前記第２磁気トンネル接合要素８６ｂの自由層７９ｂ）の磁化方向の変化がなくても前記サブビットライン９５を通じて流れる電流によって生成される磁界によって変わることができる。
【００５６】
図３の構造で、前記コンタクトプラグ７５ｐ’と前記熱発生層７７ａとの界面で電流密度が増加しうる。これは、前記熱発生層７７ａの非抵抗が前記磁気トンネル接合要素８６ａの非抵抗よりも高く、前記コンタクトプラグ７５ｐ’と前記熱発生層７７ａとの間の接触面積が前記磁気トンネル接合要素８６ａと前記熱発生層７７ａとの間の接触面積よりも小さいためである。従って、前記コンタクトプラグ７５ｐ’と前記熱発生層７７ａとの界面でジュール熱によって十分に高い熱が発生され、前記熱は前記書込み電流ＩＷＲが前記熱発生層７７ａを通じて流れる間に前記自由層７９ａに伝わることができる。
【００５７】
前記熱が前記自由層７９ａに伝わると、前記選択された自由層７９ａの磁気スピンは外部磁界の影響下で加熱されてない前記選択されなかった自由層７９ｂの磁気スピンよりもさらに容易に回転することができる。特に、前記サブビットライン９５を通じて流れる電流によって発生される磁界は前記自由層７９ａが選択的に加熱される間に書込み動作モードで前記選択された自由層７９ａの磁気スピンを回転させる役割をすることができる。前記選択された自由層７９ａは、書込み動作モードの間に発生された磁界が前記隣接した選択されなかった自由層７９ｂの磁化方向を変化させずに前記選択された自由層７９ａの磁化方向を変化させるのに十分になるように選択的に加熱されることができる。
【００５８】
本発明のまた他の実施例によると、前記コンタクトプラグ７５ｐ’，７５ｐ”はチタニウム窒化膜プラグでもあり、前記コンタクトプラグ７５ｐ’，７５ｐ”と前記熱発生層７７ａ，７７ｂとの間の接触面は４０ｎｍの直径を有することができる。前記熱発生層７７ａ，７７ｂはおよそ２０Åの厚みを有する絶縁層である。さらに具体的に、前記熱発生層７７ａ，７７ｂはアルミニウム酸化膜、アンドープシリコン膜、シリコン炭化膜、シリコン酸化膜、シリコン酸窒化膜およびカルコゲナイド物質膜のうち少なくとも一つの物質膜である。
【００５９】
前記自由層７９ａ，７９ｂはコバルト鉄（ＣｏＦｅ）および／またはニッケル鉄（ＮｉＦｅ）のような強磁性層を含むことができ、およそ１００Åの厚みを有することができる。前記トンネリング絶縁層８１ａ，８１ｂは、およそ１０Åの厚みを有するアルミニウム酸化膜のような絶縁膜である。前記固定層８３ａ，８３ｂはコバルト鉄（ＣｏＦｅ）および／またはニッケル鉄（ＮｉＦｅ）のような強磁性層を含むことができ、前記ピニング層８５ａ、８５ｂは、鉄マンガン（ＦｅＭｎ）および／または白金マンガン（ＰｔＭｎ）のような反強磁性層である。
【００６０】
さらに、前記固定層８３ａ、８３ｂおよび前記ピニング層８５ａ、８５ｂは、３００Å位の厚みを有することができる。前記導電性キャッピング層８７ａ，８７ｂはチタニウム窒化膜でもあり、前記ビットライン９１はタングステン膜である。さらに、前記ビットライン９１とキャッピング層８７ａ，８７ｂとの間の接触面は、およそ１２０ｎｍの直径を有することができ、前記磁気トンネル接合要素８６ａ，８６ｂは基板に平行な平面上から見られた場合、およそ２４０ｎｍの直径を有することができる。
【００６１】
本発明のまた他の実施例によると、前記自由層７９ａ，７９ｂは、前記熱発生層７７ａ，７７ｂ上におよそ３０Åの厚みを有するように積層され、ニッケル鉄（ＮｉＦｅ）からなる第１サブ層およびと、該第１サブ層上におよそ１０Åの厚みを有するように積層され、コバルト鉄（ＣｏＦｅ）からなる第２サブ層とを備える複合層である。前記トンネリング絶縁層８１ａ，８１ｂは、１０Åの厚みを有するアルミニウム酸化膜である。前記固定層８３ａ，８３ｂは前記トンネリング絶縁層８１ａ，８１ｂ上におよそ３０Åの厚みを有するように積層され、コバルト鉄（ＣｏＦｅ）からなる第１サブ層、該第１サブ層上におよそ８Åの厚みを有するように積層され、ルテニウム（Ｒｕ）からなる第２サブ層、および該第２サブ層上におよそ３０Åの厚みを有するように積層され、コバルト鉄（ＣｏＦｅ）からなる第３サブ層を備える複合層、即ち合成反強磁性層である。さらに、前記ピニング層８５ａ，８５ｂは、およそ１５０Åの厚みを有する白金マンガン（ＰｔＭｎ）層である。
【００６２】
図５の垂直点線によって示されたように、前記第２書込み信号ΦＢ１は、前記第１書込み信号ΦＷが電圧レベルＶＷに上昇する前または後に、陽の電圧ＶＢ１または陽の電流ＩＢ１を有するようにターンオンされるか、または前記第１書込み信号ΦＷが前記電圧レベルＶＷに上昇すると共に、前記陽の電圧ＶＢ１または陽の電流ＩＢ１を有するようにターンオンされることができる。
【００６３】
これと同様に、前記第３書込み信号ΦＢ２もやはり前記第１書込み信号ΦＷが電圧レベルＶＷに上昇する前または後に、陽の電圧ＶＢ２または陽の電流ＩＢ２を有するようにターンオンされるか、または前記第１書込み信号ΦＷが前記電圧レベルＶＷに上昇すると共に、前記陽の電圧ＶＢ２または陽の電流ＩＢ２を有するようにターンオンされることができる。前記第１および第２書込み信号ΦＷ、ΦＢ１がすべてハイレベルを維持する間に前記ビットライン９１と前記共通ソースライン６５ｓとの間に書込み電流ＩＷＲが流れる。その結果、前記熱発生層７７ａは熱を発生させ、前記熱は自由層７９ａに伝わる。
【００６４】
前記自由層７９ａが十分に加熱されれば前記サブビットライン９５を通じて流れる電流、即ち前記第３書込み信号ΦＢ２によって形成される磁界は、選択されなかった自由層７９ｂの磁化方向を変化させず、前記選択された自由層７９ａの磁化方向だけを変化させることができる。前記書込み電流ＩＷＲが流れ始めた後に一定時間が過ぎて前記自由層７９ａが十分に加熱されることができ、それにより前記自由層７９ａの磁化方向が変わることもできる。
【００６５】
そして、前記第３書込み信号ΦＢ２は、前記書込み電流ＩＷＲの流れが終了した後にも特定期間ＴＳの間に持続的に陽の電圧ＶＢ２または陽の電流ＩＢ２を有することができる。その結果、前記サブビットライン９５を通じて流れる電流（即ち、第３書込み信号ΦＢ２）によって生成される磁界は前記自由層７９ａの磁化方向を持続的に変化させることができる。即ち、前記書込み電流ＩＷＲが流れ始めた後に前記自由層７９ａが十分に加熱され、前記サブビットライン９５を通じて流れる電流によって磁界が生成されれば、前記自由層７９ａの磁気スピンは回転し始める。
【００６６】
さらに、前記書込み電流ＩＷＲの供給が中断されて前記自由層７９ａが冷却され始めるにしても、前記サブビットライン９５を通じて印加される前記第３書込み信号ΦＢ２が前記特定期間ＴＳの間に陽の電圧ＶＢ２または陽の電流ＩＢ２を維持する限り、前記自由層７９ａの磁気スピンは持続的に回転する。前記磁気トンネル接合要素８６ａ，８６ｂにデータを書き込むために書込み回路は、前記第１ないし第３書込み信号ΦＷ、ΦＢ１、ΦＢ２を印加することによって構成できる。
【００６７】
さらに、前記磁気トンネル接合要素８６ａ，８６ｂ内に貯蔵されたデータを読み出すために読出し回路は、前記磁気トンネル接合要素８６ａ，８６ｂの抵抗を検出するために電気的に信号を印加することで構成できる。
【００６８】
図３に示すように、前記第１熱発生層７７ａおよび前記第１磁気トンネル接合要素８６ａは、前記ビットライン９１と第１ドレイン領域５９ｄ’との間に電気的で直列連結され、前記第２熱発生層７７ｂおよび前記第２磁気トンネル接合要素８６ｂは、前記ビットライン９１と第２ドレイン領域５９ｄ”との間で電気的に直列連結される。
【００６９】
前記磁気トンネル接合要素８６ａ，８６ｂおよび前記熱発生層７７ａ，７７ｂは、図２および図３に示されたものとは異なるように配列されることもある。例えば、前記磁気トンネル接合要素８６ａ，８６ｂにおいて、前記自由層７９ａ，７９ｂは、前記キャッピング層８７ａ，８７ｂに接触することができ、前記ピニング層８５ａ，８５ｂは前記熱発生層７７ａ，７７ｂに接触することができる。
【００７０】
また他の実施例で、前記熱発生層７７ａ，７７ｂは、前記キャッピング層８７ａ，８７ｂと前記ビットライン９１との間に提供できる。
【００７１】
図６は、本発明のまた他の実施例によるＭＲＡＭ装置の一部を示す断面図である。図６の実施例で、前記基板５１から第３層間絶縁膜７３までのすべての構造は、図２および図３を参照して論議したものと同様である。そして、前記熱発生層７７ａ、導電性キャッピング層８７ａ、第４層間絶縁膜８９、ビットライン９１、第５層間絶縁膜９３およびサブビットライン９５も、また図２および図３を参照して論議したものと同様である。前述したように、前記導電性キャッピング層８７ａはチタニウム窒化膜（ＴｉＮ）でもあり、前記熱発生層７７ａはアルミニウム酸化膜（Ａｌ２Ｏ３）、アンドープシリコン膜（ｕｎｄｏｐｅｄ  ｓｉｌｉｃｏｎ  ｌａｙｅｒ）、シリコン炭化膜（ＳｉＣ）、シリコン酸化膜、シリコン酸窒化膜（ＳｉＯＮ）およびカルコゲナイド（ｃｈａｌｃｏｇｅｎｉｄｅ）物質膜のうち少なくとも一つの物質膜である。さらに、前記熱発生層７７ａは、トンネリング電流を通過させるために３０Åよりも小さく薄い厚みを有することができる。
【００７２】
図６で、磁気トンネル接合要素１０８ａは、図３の磁気トンネル接合要素８６ａの代わりに提供される。具体的に前記磁気トンネル接合要素１０８ａは、図３に示したものと反対の積層順に配置されたピニング層１０１ａ、固定層１０３ａ、トンネリング絶縁層１０５ａおよび自由層１０７ａを備える。即ち、前記ピニング層１０１ａは前記熱発生層７７ａに接触し、前記自由層１０７ａは前記キャッピング層８７ａに接触する。
【００７３】
そして、前記固定層１０３ａは前記ピニング層１０１ａ上に提供されながら前記熱発生層７７ａの反対側に位置し、前記自由層１０７ａは前記トンネリング絶縁層１０５ａ上に提供されながら前記固定層１０３ａの反対側に位置する。したがって、前記自由層１０７ａから生成された熱は、前記ピニング層１０１ａ、固定層１０３ａおよびトンネリング絶縁層１０５ａを通じて前記自由層１０７ａに伝わる。
【００７４】
さらに、前記自由層１０７ａおよび前記固定層１０３ａのそれぞれはコバルト鉄（ＣｏＦｅ）およびニッケル鉄（ＮｉＦｅ）のような強磁性層のうち少なくとも一つを備えることができる。そして、前記自由層１０７ａおよび／または前記固定層１０３ａは、二つの同様な強磁性層、または二つの異なる強磁性層からなる二重層である。さらに、前記自由層１０７ａおよび／または前記固定層１０３ａは前記二つの強磁性層の間に介在されたルテニウム層を含む合成反強磁性層（ｓｙｎｔｈｅｔｉｃ  ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ  ｌａｙｅｒ；ＳＡＦ  ｌａｙｅｒ）である。
【００７５】
前記トンネリング絶縁層１０５ａは、アルミニウム酸化膜（Ａｌ２Ｏ３）のような絶縁層である。前記ピニング層１０１ａは、鉄マンガン（ＦｅＭｎ）および／または白金マンガン（ＰｔＭｎ）のような反強磁性層である。前記自由層１０７ａの磁化方向は図４および図５を参照して説明したものと同様な方法によって変化される。
【００７６】
前記熱発生層７７ａ、前記磁気トンネル接合要素１０８ａおよび前記キャッピング層８７ａは、単一マスク工程を使用して形成できる。例えば、前記コンタクトプラグ７５ｐ’および第３層間絶縁膜７３上に熱発生層、磁気トンネル接合要素層および導電性キャッピング層を順次積層させ、前記導電性キャッピング層、磁気トンネル接合要素層および熱発生層を、単一マスクを使用して連続的にエッチングして図６のメサ構造（ｍｅｓａ  ｓｔｒｕｃｔｕｒｅ）を提供することができる。
【００７７】
図７は、本発明のまた他の実施例を示す断面図である。図７の実施例で、前記基板５１から前記第３層間絶縁膜７３までのすべての構造は、図２、図３および図６を参照して論議されたものと同様である。そして、前記導電性キャッピング層８７ａ、第４層間絶縁膜８９、ビットライン９１、第５層間絶縁膜９３およびサブビットライン９５もまた、図２、図３および図６を参照して論議されたものと同様である。
【００７８】
図７で、熱発生層１１１ａは、前記第３層間絶縁膜７３に隣接した位置から前記キャッピング層８７ａと前記ビットライン９１との間に移動する。前記熱発生層１１１ａは、アルミニウム酸化膜（Ａｌ２Ｏ３）、アンドープシリコン膜（ｕｎｄｏｐｅｄ  ｓｉｌｉｃｏｎ  ｌａｙｅｒ）、シリコン炭化膜（ＳｉＣ）、シリコン酸化膜、シリコン酸窒化膜（ＳｉＯＮ）およびカルコゲナイド（ｃｈａｌｃｏｇｅｎｉｄｅ）物質膜のうち少なくとも一つの物質膜である。さらに、前記熱発生層７７ａは、トンネリング電流を通過させるために３０Åよりも小さく薄い厚みを有することができる。前記キャッピング層８７ａはチタニウム窒化膜（ＴｉＮ）である。
【００７９】
さらに、前記熱発生層１１１ａ上に絶縁性キャッピング層８８ａが提供でき、前記熱発生層１１１ａは第４層間絶縁膜８９および前記絶縁性キャッピング層８８ａを貫通するコンタクトホール８９ａによって露出される。そして、前記熱発生層１１１ａおよび前記ビットライン９１の接触面積を減少させるために前記コンタクトホール８９ａの側壁上に絶縁性スペーサー１１３が提供される。これにより、前記熱発生層１１１ａを貫通する電流密度が増加されて前記書込み電流ＩＷＲが流れる時に発生する熱を増加させることができる。その結果、熱発生効率を増加させることができる。
【００８０】
前記磁気トンネル接合要素１０８ａの多層は、図６を参照して説明されたものと同様である。したがって、前記熱発生層１１１ａから生成された熱は前記導電性キャッピング層８７ａを通じて前記自由層１０７ａに伝わる。そして、前記導電性キャッピング層８７ａは除去されることもある。前記磁気トンネル接合要素１０８ａ、導電性キャッピング層８７ａ、熱発生層１１１ａ、絶縁性キャッピング層８８ａおよびスペーサー１１３を備える図７の構造は、熱発生層７７ａ、磁気トンネル接合要素８６ａおよび導電性キャッピング層８７ａを備える図３の構造の代わりに配置される。
【００８１】
前記磁気トンネル接合要素１０８ａ、導電性キャッピング層８７ａ、熱発生層１１１ａおよび絶縁性キャッピング層８８ａは、単一マスク工程を使用して形成される。例えば、前記コンタクトプラグ７５ｐ’および第３層間絶縁膜７３上に磁気トンネル接合要素層、導電性キャッピング層、熱発生層および絶縁性キャッピング層を順次積層させ、前記絶縁性キャッピング層、熱発生層、導電性キャッピング層および磁気トンネル接合要素層を、単一マスクを使用して連続的にエッチングして図７のメサ構造を提供することができる。前記ビットラインコンタクトホール８９ａは、また他のマスク工程を使用して前記第４層間絶縁膜８９および絶縁性キャッピング層８８ａを貫通するように形成される。
【００８２】
図８は、本発明のまた他の実施例を示す断面図である。図８の実施例で、基板５１から第３層間絶縁膜７３までのすべての構造およびコンタクトプラグ７５ｐ’は、図２、図３、図６および図７を参照して説明したものと同様である。そして、前記導電性キャッピング層８７ａ、熱発生層１１１ａ、絶縁性キャッピング層８８ａ、スペーサー１１３、第４層間絶縁膜８９、ビットライン９１、第５層間絶縁膜９３およびサブビットライン９５もまた、図７を参照して説明したものと同様である。
【００８３】
しかし、図８の構造は、図７の磁気トンネル接合要素１０８ａが図３の前記磁気トンネル接合要素８６ａに代替されたものに該当する断面図である。従って、前記熱発生層１１１ａおよび導電性キャッピング層８７ａは、前記磁気トンネル接合要素８６ａと前記ビットライン９１との間に移動する。前記熱発生層１１１ａは前述したように、アルミニウム酸化膜（Ａｌ２Ｏ３）、アンドープシリコン膜、シリコン炭化膜（ＳｉＣ）、シリコン酸化膜、シリコン酸窒化膜（ＳｉＯＮ）およびカルコゲナイド物質膜のうち少なくとも一つの物質膜である。さらに、前記熱発生層１１１ａは、トンネリング電流を通過させるために３０Åよりも小さく薄い厚みを有することができる。前記導電性キャッピング層８７ａはチタニウム窒化膜である。
【００８４】
さらに、前記熱発生層１１１ａ上に絶縁性キャッピング層８８ａが提供でき、前記熱発生層１１１ａの一部は前記第４層間絶縁膜８９および前記絶縁性キャッピング層８８ａを貫通するコンタクトホール８９ａによって露出される。そして、前記熱発生層１１１ａと前記ビットライン９１との間の接触面積を減少させるために前記コンタクトホール８９ａの側壁上に絶縁性スペーサー１１３が提供される。これにより、前記熱発生層１１１ａを貫通する電流密度が増加されて前記書込み電流ＩＷＲが流れる時に発生する熱を増加させることができる。その結果、熱発生効率を増加させることができる。
【００８５】
前記磁気トンネル接合要素の多層は、図３を参照して説明したものと同様である。従って、前記熱発生層１１１ａから生成された熱は、前記導電性キャッピング層８７ａ、ピニング層８５ａ、固定層８３ａおよびトンネリング絶縁層８１ａを通じて前記自由層７９ａに伝わる。そして、前記導電性キャッピング層８７ａは除去されることもある。前記磁気トンネル接合要素８６ａ、導電性キャッピング層８７ａ、熱発生層１１１ａ、絶縁性キャッピング層８８ａおよびスペーサー１１３を備える図８の構造は、熱発生層７７ａ、磁気トンネル接合要素８６ａおよび導電性キャッピング層８７ａを備える図３の構造に代替される。
【００８６】
前記磁気トンネル接合要素８６ａ、導電性キャッピング層８７ａ、熱発生層１１１ａおよび絶縁性キャッピング層８８ａは、単一マスク工程を使用して形成できる。例えば、前記コンタクトプラグ７５ｐ’および第３層間絶縁膜７３上に磁気トンネル接合要素層、導電性キャッピング層、熱発生層および絶縁性キャッピング層を順次積層させ、前記絶縁性キャッピング層、熱発生層、導電性キャッピング層および磁気トンネル接合要素層を、単一マスクを使用して連続的にエッチングして図８のメサ構造を提供することができる。前記ビットラインコンタクトホール８９ａは、また他のマスク工程を使用して前記第４層間絶縁膜８９および絶縁性キャッピング層８８ａを貫通するように形成される。
【００８７】
図９に示された実施例によると、図３および図６で説明したように、前記熱発生層７７ａは、磁気トンネル接合要素８６ａ、あるいは１０８ａと導電性プラグ７５ｐ’との間に位置することができ、前記導電性キャッピング層８７ａは、磁気トンネル接合要素８６ａ、あるいは１０８ａとビットライン９１との間に位置することができる。そして、前記導電性キャッピング層８７ａ、熱発生層７７ａ、ビットライン９１、第５層間絶縁膜９３およびサブビットライン９５もまた、図３および図６を参照して説明したものと同様である。
【００８８】
図９で、前記層間絶縁膜８９’は、平坦化されて前記導電性キャッピング層８７ａの全面を露出させることができる。具体的に、前記第３層間絶縁膜７３、磁気トンネル接合要素８６ａ、あるいは１０８ａおよび導電性キャッピング層８７ａを覆うように層間絶縁膜を形成し、前記層間絶縁膜は、化学機械的研磨工程で平坦化されて前記導電性キャッピング層８７ａの全面を露出させる平らな表面８９ｔを有する平坦化された層間絶縁膜８９’を提供できる。前記化学機械的研磨工程の間に、前記導電性キャッピング層８７ａは、研磨阻止膜の役割をする。結果的に、前記平坦化された層間絶縁膜８９’は、図３または図６の第４層間絶縁膜８９の代わりに提供できる。従って、前記導電性キャッピング層８７ａと前記ビットライン９１との間の接触面積が増加されてこれらの間の電気的な抵抗を減少させることができる。
【００８９】
図６、図７、図８および／または図９の構造は、図３に相当する構造の代わりに代替されることができ、その結果物である記憶装置は、図３および図４を参照して説明された方法を使用してプログラムできる。
【００９０】
図１０は、本発明のまた他の実施例を示す断面図である。図１０で、基板５１から第５層間絶縁膜９３までのすべての構造は、図２および図３を参照して説明したものと同様である。しかし、図１０で、前記ビットライン９１の上部を横切るように前記第５層間絶縁膜９３上にデジットライン１２１ａ，１２１ｂが提供される。図１０で、前記選択された磁気トンネル接合要素８６ａ、あるいは８６ｂおよび前記熱発生層７７ａ、あるいは７７ｂを通じて前記ビットライン９１と共通ソースライン６５ｓとの間に流れる電流は、前記選択された磁気トンネル接合要素の自由層７９ａ、あるいは７９ｂに伝達される熱を発生させ、前記選択された磁気トンネル接合要素８６ａ、あるいは８６ｂ上部を通るデジットライン１２１ａ、あるいは１２１ｂを通じて流れる電流は，前記選択された自由層７９ａ、あるいは７９ｂが加熱される間に該選択された自由層７９ａ、あるいは７９ｂの磁気分極を望む方向へ配列させるための磁界を生成させる。
【００９１】
さらに、図６ないし図９に示された前記磁気トンネル接合要素、熱発生層、導電性キャッピング層、絶縁性キャッピング層、スペーサーおよび／または平坦化された層間絶縁膜の多様な構造は図１０に相当する構造のために代替されることができる。
【００９２】
図１１は、本発明の実施例による書込み動作で温度分布特性を得るためのシミュレーションに使用された磁気トンネル接合要素を示す断面図である。図１１に示されたように、前記磁気トンネル接合要素は自由層２０５、トンネリング絶縁層２０７、固定層２０９ａおよびピニング層２０９ｂを備える。前記自由層２０５は、およそ１００Åの厚みを有し、前記トンネリング絶縁層２０７は、およそ１０Åの厚みを有する。また、前記固定層２０９ａおよびピニング層２０９ｂからなる組合層２０９の厚みは、およそ３００Åである。さらに、前記自由層２０５は熱発生層２０３と接触し、前記ピニング層２０９ｂは導電性キャッピング層２１１に接触する。前記熱発生層２０３は、磁気トンネル接合コンタクトプラグ２０１に電気的に連結され、前記導電性キャッピング層２１１はビットラインコンタクトプラグ２１３に電気的に連結される。
【００９３】
前記ビットラインコンタクトプラグ２１３と導電性キャッピング層２１１との間の接触面は、およそ１２０ｎｍの直径を有し、前記磁気トンネル接合コンタクトプラグ２０１と熱発生層２０３との間の接触面は、およそ４０ｎｍの直径Ｄｐを有する。さらに、前記磁気トンネル接合要素の直径Ｄｍは、およそ２４０ｎｍである。前記磁気トンネル接合コンタクトプラグ２０１は、チタニウム窒化物コンタクトプラグであり、前記導電性キャッピング層２１１は、チタニウム窒化物層であり、前記ビットラインコンタクトプラグ２１３は、タングステンコンタクトプラグであり、前記トンネリング絶縁層２０７はアルミニウム酸化物層である。
【００９４】
前記自由層２０５および固定層２０９ａのそれぞれはコバルト鉄層（ＣｏＦｅ）および／またはニッケル鉄層（ＮｉＦｅ）でもあり、前記ピニング層２０９ｂは鉄マンガン層（ＦｅＭｎ）である。前記熱発生層２０３はアルミニウム酸化物層、アンドープシリコン層、シリコン炭化層、シリコン酸化物層、シリコン酸窒化物層、カルコゲナイド物質層、またはこれらのうち少なくとも二つ以上の組合層である。
【００９５】
図１２に示されるシミュレーション結果を得るために図１１に示された前記磁気トンネル接合要素に電流源ＩＳによって発生された書込み電流ＩＷＲが加わる。図１１で、参照符号「ＤＴ」は前記熱発生層２０３から前記導電性キャッピング層２１１を向かう距離である。さらに詳しく、図１２は１００μＡの書込み電流ＩＷＲ（曲線（ａ）参照）、１５０μＡの書込み電流ＩＷＲ（曲線（ｂ）参照）および２００μＡの書込み電流ＩＷＲ（曲線（ｃ）参照）と共に図１１の構造に対する温度分布特性のシミュレーション結果を示すグラフである。
【００９６】
前記曲線（ａ）からわかるように、前記磁気トンネル接合要素に１００μＡの書込み電流ＩＷＲが加わる場合、前記熱発生層２０３は、およそ３８０°Ｋの温度を有することができ、前記自由層２０５は、およそ３６０°Ｋないし３８０°Ｋの範囲内の温度を有することができる。
【００９７】
前記曲線（ｂ）からわかるように、前記磁気トンネル接合要素に１５０μＡの書込み電流ＩＷＲが加わる場合、前記熱発生層２０３は、およそ４８０°Ｋの温度を有することができ、前記自由層２０５は、およそ４４０°Ｋないし４８０°Ｋの範囲内の温度を有することができる。
【００９８】
また、前記曲線（ｃ）からわかるように、前記磁気トンネル接合要素に２００μＡの書込み電流ＩＷＲが加わる場合、前記熱発生層２０３は、およそ６００°Ｋないし６１０°Ｋ範囲内の温度を有することができ、前記自由層２０５は、およそ５４０°Ｋないし６１０°Ｋの範囲内の温度を有することができる。
【００９９】
図１２とは対照的に、図１３は、図１１の熱発生層２０３を有しながら図１１と似ている構造を有する磁気トンネル接合要素に対する温度分布特性のシミュレーション結果を示すグラフである。図１３からわかるように、前記熱発生層を有しない構造で自由層を横切って相対的に均一な温度分布を示す。さらに詳しく、前記熱発生層を有しない前記磁気トンネル接合要素に、およそ１００μＡないし１５０μＡの書込み電流ＩＷＲが加えられても、前記自由層内でいかなる温度変化なしで、およそ３１０°Ｋの相対的に均一な温度が分布される。しかし、本発明の実施例によって前記熱発生層２０３を採択する場合に、前記自由層２０５の温度は書込み動作の間に増加して前記自由層の磁化方向を変化させることが容易である。
【０１００】
図１４は、多様な温度で磁気トンネル接合要素の磁化特性を測定するのに使用される磁気トンネル接合要素の構造を示す断面図である。図１４の構造は、第１電極２２１、ピニング層２２３、固定層２３０、トンネリング絶縁層２３１、自由層２３６および導電性キャッピング層２３７を備える。
【０１０１】
前記第１電極２２１は、チタニウム窒化層で形成し、前記ピニング層２２３は１５０Åの厚みを有する白金マンガン（ＰｔＭｎ）で形成した。また、前記トンネリング絶縁層２３１は、１０Åの厚みを有するアルミニウム酸化層で形成し、前記導電性キャッピング層２３７はチタニウム窒化層で形成する。さらに、前記固定層２３０は、３０Åの厚みを有する下部のコバルト鉄層（ＣｏＦｅ）２２５、８Åの厚みを有するルテニウム層（Ｒｕ）２２７および３０Åの厚みを有する上部コバルト鉄層（ＣｏＦｅ）２２９を順次積層させて形成し、前記自由層２３６は１０Åの厚みを有するコバルト鉄層（ＣｏＦｅ）２３３および３０Åの厚みを有するニッケル鉄層（ＮｉＦｅ）２３５を順次積層させて形成した。さらに、図１４に示された前記磁気トンネル接合要素は平面的に見た場合、０．８μｍの長さおよび０，４μｍの幅を有するようにパターニングされた。
【０１０２】
図１５のグラフは、図１４に示されたような構造を有する１０万個の磁気トンネル接合要素の多様な温度によるヒステリシスループである。前記ヒステリシスループは常温、１００℃、２００℃および３００℃で測定された。前記１００℃、２００℃および３００℃の温度でのヒステリシスループは温度制御が可能なオーブンを使用して測定された。図１５に示されたように、前記ヒステリシスループの幅Ｑ１、Ｑ２、Ｑ３は前記磁気トンネル接合要素の温度が増加することによって減少した。さらに詳しく、２００℃ないし３００℃の温度の範囲内で磁化容易スイッチング磁界（ｅａｓｙ  ｍａｇｎｅｔｉｃ  ｓｗｉｔｃｈｉｎｇ  ｆｉｅｌｄ；Ｈｅ）は２０（Ｏｅ）よりも小さく減少された。即ち、前記磁気トンネル接合要素の自由層が２００℃ないし３００℃の温度で加熱されると、前記自由層内の磁気スピンは２０（Ｏｅ）よりも小さい磁化容易スイッチング磁界（ｅａｓｙ  ｍａｇｎｅｔｉｃ  ｓｗｉｔｃｈｉｎｇ  ｆｉｅｌｄ；Ｈｅ）でも、もっと容易に回転することができる。
【０１０３】
図１６は、図１５に示されたヒステリシスループ特性の保磁力（ｃｏｅｒｃｉｖｅ  ｍａｇｎｅｔｉｃ  ｆｉｅｌｄ）および温度の関連性を示すグラフであり。ここで、前記保磁力は、前記磁気トンネル接合要素の全体の磁化図（Ｍ）が「０」である場合、前記磁気トンネル接合要素に印加された磁化容易磁界（Ｈｅ）を意味する。すなわち、前記保磁力は前記磁気トンネル接合要素の自由層内の全体磁気スピンの１／２をスイッチングさせるためのイージー磁界に該当する。図１６において、横軸は前記磁気トンネル接合要素の温度（Ｔ）を示し、縦軸は保磁力（Ｈｃ）を示す。
【０１０４】
図１６を参照すると、前記磁気トンネル接合要素の温度（Ｔ）が増加することによって前記磁気トンネル接合要素の保磁力（Ｈｅ）は減少した。特に、前記保磁力（Ｈｃ）は前記磁気トンネル接合要素が１００℃よりも高い温度で加熱される場合に急激に減少した。例えば、前記磁気トンネル接合要素の温度（Ｔ）が１００℃から２００℃に増加した場合、前記磁気トンネル接合要素の保磁力（Ｈｃ）は、およそ１５（Ｏｅ）ほど減少した。これに反して、前記磁気トンネル接合要素の温度（Ｔ）が常温から１００℃に増加した場合、前記磁気トンネル接合要素の保磁力（Ｈｃ）は、およそ２（Ｏｅ）ほど減少した。従って、本発明によるＭＲＡＭセルのうち選択されたＭＲＡＭセル内に必要とするデータを成功的に貯蔵させるためには前記選択されたＭＲＡＭセルの温度を少なくとも２００℃の温度に加熱させることが好ましい。
【図面の簡単な説明】
【０１０５】
【図１Ａ】従来の磁気トンネル接合要素を示す断面図である。
【図１Ｂ】従来の磁気トンネル接合要素を示す断面図である。
【図２】本発明の実施例によるＭＲＡＭ装置を示す平面図である。
【図３】図２の切断線Ｉ−Ｉ’に沿って示された断面図である。
【図４】本発明の実施例による記憶装置のプログラミング動作を説明するための信号ダイアグラムである。
【図５】本発明の追加実施例による記憶装置のプログラミング動作を説明するための信号ダイアグラムである。
【図６】本発明の他の実施例による磁気トンネル接合要素を示す断面図である。
【図７】本発明のまた他の実施例による磁気トンネル接合要素を示す断面図である。
【図８】本発明のまた他の実施例による磁気トンネル接合要素を示す断面図である。
【図９】本発明のまた他の実施例による磁気トンネル接合要素を示す断面図である。
【図１０】本発明のまた他の実施例によるＭＲＡＭ装置を示す断面図である。
【図１１】本発明の実施例による温度分布特性をシミュレーションするのに使用された磁気トンネル接合要素を示す断面図である。
【図１２】図１１の構造に対してシミュレーションされた温度分布特性を示すグラフである。
【図１３】従来の磁気トンネル接合要素に対してシミュレーションされた温度分布特性を示すグラフである。
【図１４】相互異なる温度で、磁気トンネル接合要素の磁化特性を測定するのに使用された磁気トンネル接合要素を示す断面図である。
【図１５】図１４に示された構造に対するヒステリシスループ特性を示すグラフである。
【図１６】磁気トンネル接合要素の保磁力と温度との間の関連性を示すグラフである。
【符号の説明】
【０１０６】
５１…基板、
５３ａ…活性領域、
５３…素子分離膜、
５５…ゲート絶縁膜、
５７ａ、５７ｂ…ゲート電極、
５９ｄ、５９ｄ’、５９ｄ”…ドレイン領域、
５９ｓ…共通ソース領域、
６１ｄ、６１ｓ…コンタクトホール、
６１…層間絶縁膜、
６３ｄ、６３ｓ…コンタクトプラグ、
６５ｄ…下部ドレインパッド、
６５ｓ…共通ソースライン、
６７…層間絶縁膜、
６９ｄ…コンタクトプラグ、
７１ｄ…ドレインパッド、
７３ｍ…コンタクトホール、
７３…層間絶縁膜、
７５ｐ…コンタクトプラグ、
７７ａ、７７ｂ…熱発生層、
７９ａ、７９ｂ…自由層、
８１ａ、８１ｂ…トンネリング絶縁層、
８３ａ、８４ｂ…固定層、
８５ａ、８５ｂ…ピニング層、
８６ａ、８６ｂ…磁気トンネル接合要素、
８７ａ、８７ｂ…キャッピング層、
８８ａ…絶縁性キャッピング層、
８９ａ、８９ｂ…コンタクトホール、
８９…層間絶縁膜、
９１…ビットライン、
９３…層間絶縁膜、
９５…サブビットライン、
１０１ａ…ピニング層、
１０３ａ…固定層、
１０５ａ…トンネリング絶縁層、
１０７ａ…自由層、
１０８ａ…磁気トンネル接合要素、
１１１ａ…熱発生層、
１１３…絶縁性スペーサー、
１２１ａ、１２１ｂ…デジットライン、
２０１…磁気トンネル接合コンタクトプラグ、
２０３…熱発生層、
２０５…自由層、
２０７…トンネリング絶縁層、
２０９ａ…固定層、
２０９ｂ…ピニング層、
２１１…導電性キャッピング層、
２１３…ビットラインコンタクトプラグ、
２２１…電極、
２２３…ピニング層、
２３０…固定層、
２３１…トンネリング絶縁層、
２３６…自由層、
２３７…導電性キャッピング層。
【図１Ａ】
2005109470.tif 000003
【図１Ｂ】
2005109470.tif 000004
【図２】
2005109470.tif 000005
【図３】
2005109470.tif 000006
【図４】
2005109470.tif 000007
【図５】
2005109470.tif 000008
【図６】
2005109470.tif 000009
【図７】
2005109470.tif 000010
【図８】
2005109470.tif 000011
【図９】
2005109470.tif 000012
【図１０】
2005109470.tif 000013
【図１１】
2005109470.tif 000014
【図１２】
2005109470.tif 000015
【図１３】
2005109470.tif 000016
【図１４】
2005109470.tif 000017
【図１５】
2005109470.tif 000018
【図１６】
2005109470.tif 000019