(57)【要約】【課題】信号の電圧レベルに高い方と低い方の制約がなく、汎用性が高く、また、伝送速度の向上を図ることができる双方向電圧レベルシフタおよび携帯端末装置を提供する。【解決手段】ゲートが第１の電源電位ＶＬ４１に接続され、ソースが第１のノードＮＤ４１に接続され、ドレインが第３のノードＮＤ４３に接続された第１のＦＥＴ４１と、ゲートが第２の電源電位ＶＨ４１に接続され、ソースが第２のノードＮＤ４２に接続され、ドレインが第３のノードＮＤ４３に接続された第２のＦＥＴ４２と、第１の電源電位ＶＬ４１と第１のノードＮＤ４１間に接続された第１の抵抗素子Ｒ４１と、第２の電源電位ＶＨ４１と第２のノードＮＤ４２間に接続された第２の抵抗素子Ｒ４２と、第１のノードＮＤ４１と第３のノードＮＤ４３間に接続された第１のキャパシタＣ４１と、第２のノードＮＤ４２と第３のノードＮＤ４３間に接続された第２のキャパシタＣ４２とを有する。【選択図】        図５
2005159544.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧レベルを第２の電圧レベルにシフトし、第２の電圧レベルを第１の電圧レベルにシフトする双方向電圧レベルシフタであって、
第１のノードと、
第２のノードと、
第３のノードと、
上記第１の電圧レベルに相応する第１の電源電位と、
上記第２の電圧レベルに相応する第２の電源電位と、
ゲート端子が上記第１の電源電位に接続され、ソース端子が上記第１のノードに接続され、ドレイン端子が上記第３のノードに接続された第１の電界効果トランジスタと、
ゲート端子が上記第２の電源電位に接続され、ソース端子が上記第２のノードに接続され、ドレイン端子が上記第３のノードに接続された第２の電界効果トランジスタと、
上記第１の電源電位と上記第１のノード間に接続された第１の抵抗素子と、
上記第２の電源電位と上記第２のノード間に接続された第２の抵抗素子と
を有することを特徴とする双方向電圧レベルシフタ。
【請求項２】
上記第１のノードと上記第３のノード間、および、上記第２のノードと上記第３のノード間の少なくとも一方に、キャパシタが接続されている
ことを特徴とする請求項１に記載の双方向電圧レベルシフタ。
【請求項３】
上記第１および第２の電界効果トランジスタは、ｎチャネル型の電界効果トランジスタであり、
上記第１および第２の電源電位は、正電位である
ことを特徴とする請求項１または２に記載の双方向電圧レベルシフタ。
【請求項４】
通信機能を含む携帯端末装置であって、
第１の駆動電圧をもって動作し、第１の電圧レベルの信号を処理可能な第１の回路と、
第２の駆動電圧をもって動作し、第２の電圧レベルの信号を処理可能な第２の回路と、
上記第１の回路による第１の電圧レベルの信号を第２の電圧レベルにシフトして上記第２の回路に供給し、上記第２の回路による第２の電圧レベルの信号を第１の電圧レベルにシフトして上記第１の回路に供給する双方向電圧レベルシフタと、を有し、
上記双方向電圧レベルシフタは、
第１のノードと、
第２のノードと、
第３のノードと、
上記第１の電圧レベルに相応する第１の電源電位と、
上記第２の電圧レベルに相応する第２の電源電位と、
ゲート端子が上記第１の電源電位に接続され、ソース端子が上記第１のノードに接続され、ドレイン端子が上記第３のノードに接続された第１の電界効果トランジスタと、
ゲート端子が上記第２の電源電位に接続され、ソース端子が上記第２のノードに接続され、ドレイン端子が上記第３のノードに接続された第２の電界効果トランジスタと、
上記第１の電源電位と上記第１のノード間に接続された第１の抵抗素子と、
上記第２の電源電位と上記第２のノード間に接続された第２の抵抗素子と、
を含む
ことを特徴とする携帯端末装置。
【請求項５】
上記第１のノードと上記第３のノード間に接続された第１のキャパシタと、
上記第２のノードと上記第３のノード間に接続された第２のキャパシタと
を有することを特徴とする請求項４に記載の携帯端末装置。
【請求項６】
上記双方向電圧レベルシフタの第２のノード側に接続端子を有し、
上記第２の回路は、上記接続端子に対して装置外部から接続、非接続自在に構成されている
ことを特徴とする請求項４または５に記載の携帯端末装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧レベルを高電圧レベルにシフトし、高電圧レベルを低電圧レベルに変換する双方向電圧レベルシフタおよびそれを備えた携帯端末装置に関するものである。
【背景技術】
【０００２】
たとえば特許文献１等に、低電圧側および高電圧側の双方の電圧にレベル変換を行う双方向電圧レベルシフタが提案されている。
【０００３】
特許文献１に記載されている双方向電圧レベルシフタは、図８に示すように、入力側が高電圧側に接続され、出力側が低電圧側に接続された低圧電源（ＶＣＣＬ）を有する第１レベルシフタ１と、入力側が切換回路２を介して低電圧側に接続され、出力側が高電圧側に接続された高圧電源（ＶＣＣＨ）を有する第２レベルシフタ３と、低電圧側にハイレベル信号が入力されたとき切換回路２をオフにする制御回路４とを備えている。
【特許文献１】特開平６−１３９０９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の双方向電圧レベルシフタは、並列に接続された２つのレベルシフタが必要な上、切換回路２および切換回路２の切換制御を行うための制御回路４が必要であることから、回路構成が複雑で、切換制御等の煩雑な処理を伴うという不利益がある。
【０００５】
そこで、図９に示すように、たとえばｎチャネル型の電界効果トランジスタ（以下、ＦＥＴという）のスイッチング特性を利用して、構成が簡単で、切換処理に煩雑な手間を伴わないようにした双方向電圧レベルシフタが知られている。
【０００６】
この双方向電圧レベルシフタ１０は、図９に示すように、ＦＥＴ１１、抵抗素子Ｒ１１，Ｒ１２、低電圧側端子ＴＬ、高電圧側端子ＴＨ、低電源電位ＶＬ（たとえば２．６Ｖ）、および高電源電位ＶＨ（たとえば３．１Ｖ）を有している。
【０００７】
ＦＥＴ１１のゲート端子（Ｇ）が低電源電位ＶＬに接続され、ソース端子（Ｓ）が低電圧側端子ＴＬに接続され、ドレイン端子（Ｄ）が高電圧側端子ＴＨに接続されている。
そして、抵抗素子Ｒ１１の一端が低電源電位ＶＬに接続され、他端がＦＥＴ１１のソース端子と低電圧側端子ＴＬの接続点（ノード）ＮＤ１１に接続されている。
また、抵抗素子Ｒ１２の一端が高電源電位ＶＨに接続され、他端がＦＥＴ１１のドレイン端子と高電圧側端子ＴＨの接続点（ノード）ＮＤ１２に接続されている。
【０００８】
このような構成を有する双方向電圧レベルシフタ１０において、たとえば低電圧側端子ＴＬを介して２．６Ｖレベル（ハイレベル）の信号がノードＮＤ１１に入力されると、ＦＥＴ１１のソース電位Ｖｓは２．６Ｖであり、ＦＥＴ１１のゲート電位である低電源電位ＶＬとの電位差は０Ｖである。すなわち、ＦＥＴ１１のゲート・ソース間電圧Ｖｇｓは０Ｖであり、その結果、ＦＥＴ１１はオフ（非導通）状態に保持される。
したがって、ノードＮＤ１２の電位は高電源電位ＶＨである３．１Ｖレベルに保持される。すなわち、入力信号が、２．６Ｖの電圧レベルから３．１Ｖの電圧レベルに変換されて出力される。
【０００９】
一方、低電圧側端子ＴＬを介して０Ｖレベル（ローレベル）の信号がノードＮＤ１１に入力されると、ＦＥＴ１１のソース電位Ｖｓは０Ｖであり、ＦＥＴ１１のゲート電位である低電源電位ＶＬとの電位差は２．６Ｖである。すなわち、ＦＥＴ１１のゲート・ソース間電圧Ｖｇｓは２．６Ｖであり、その結果、ＦＥＴ１１はオン（導通）状態に保持される。
したがって、ノードＮＤ１２の電位は高電源電位ＶＨである３．１Ｖレベルから放電されて０Ｖに保持される。すなわち、入力信号が、０Ｖのローレベルの場合には、ローレベルのままで出力される。
【００１０】
しかしながら、上述した双方向電圧レベルシフタでは、ＦＥＴ１１の寄生ダイオードの存在により、ＦＥＴ１１がオフ状態にあっても一定方向にＤＣ電流を流してしまうことから、ＦＥＴ１１のドレイン（Ｄ）側がソース（Ｓ）側により高い電圧でなければならない。
【００１１】
すなわち、上述した双方向電圧レベルシフタは、レベル変換（電位変換）に方向性がある。たとえば図９の例においては、ＦＥＴ１１のソース側を低電圧側として、ドレイン側を高電圧側とする必要がある。
【００１２】
また、ＦＥＴにはスイッチング時間が存在することから、スイッチング時間よりも高速な信号を通過させることができず、高速にドレイン側からソース側に信号を伝達する際、遅延が発生する。
【００１３】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、構成が簡単で、切換処理に煩雑な手間を伴わないことはもとより、信号の電圧レベルに高い方と低い方の制約がなく、汎用性が高く、また、伝送速度の向上を図ることができる双方向電圧レベルシフタおよびそれを備えた携帯端末装置を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明の第１の観点は、第１の電圧レベルを第２の電圧レベルにシフトし、第２の電圧レベルを第１の電圧レベルにシフトする双方向電圧レベルシフタであって、第１のノードと、第２のノードと、第３のノードと、上記第１の電圧レベルに相応する第１の電源電位と、上記第２の電圧レベルに相応する第２の電源電位と、ゲート端子が上記第１の電源電位に接続され、ソース端子が上記第１のノードに接続され、ドレイン端子が上記第３のノードに接続された第１の電界効果トランジスタと、ゲート端子が上記第２の電源電位に接続され、ソース端子が上記第２のノードに接続され、ドレイン端子が上記第３のノードに接続された第２の電界効果トランジスタと、上記第１の電源電位と上記第１のノード間に接続された第１の抵抗素子と、上記第２の電源電位と上記第２のノード間に接続された第２の抵抗素子とを有する。
【００１５】
好適には、上記第１のノードと上記第３のノード間、および、上記第２のノードと上記第３のノード間の少なくとも一方に、キャパシタが接続されている。
【００１６】
また、好適には、上記第１および第２の電界効果トランジスタは、ｎチャネル型の電界効果トランジスタであり、上記第１および第２の電源電位は、正電位である。
【００１７】
本発明の第２の観点は、通信機能を含む携帯端末装置であって、第１の駆動電圧をもって動作し、第１の電圧レベルの信号を処理可能な第１の回路と、第２の駆動電圧をもって動作し、第２の電圧レベルの信号を処理可能な第２の回路と、上記第１の回路による第１の電圧レベルの信号を第２の電圧レベルにシフトして上記第２の回路に供給し、上記第２の回路による第２の電圧レベルの信号を第１の電圧レベルにシフトして上記第１の回路に供給する双方向電圧レベルシフタと、を有し、上記双方向電圧レベルシフタは、第１のノードと、第２のノードと、第３のノードと、上記第１の電圧レベルに相応する第１の電源電位と、上記第２の電圧レベルに相応する第２の電源電位と、ゲート端子が上記第１の電源電位に接続され、ソース端子が上記第１のノードに接続され、ドレイン端子が上記第３のノードに接続された第１の電界効果トランジスタと、ゲート端子が上記第２の電源電位に接続され、ソース端子が上記第２のノードに接続され、ドレイン端子が上記第３のノードに接続された第２の電界効果トランジスタと、上記第１の電源電位と上記第１のノード間に接続された第１の抵抗素子と、上記第２の電源電位と上記第２のノード間に接続された第２の抵抗素子と、を含む。
【００１８】
好適には、上記第１のノードと上記第３のノード間に接続された第１のキャパシタと、上記第２のノードと上記第３のノード間に接続された第２のキャパシタとを有する。
【００１９】
好適には、上記双方向電圧レベルシフタの第２のノード側に接続端子を有し、上記第２の回路は、上記接続端子に対して装置外部から接続、非接続自在に構成されている。
【発明の効果】
【００２０】
本発明によれば、信号の電圧レベルに高い方と低い方の制約がなく、汎用性が高いという利点がある。
また、本発明によれば、伝送速度の向上を図ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態を添付図面に関連付けて説明する。
本実施形態においては、携帯端末装置として携帯電話機を採用している。
【００２２】
図１（Ａ），（Ｂ）および図２は、本発明に係る双方向電圧レベルシフタを採用した携帯電話機の一例を示す外観図であり、図３は、本発明に係る双方向電圧レベルシフタを採用した携帯電話機の構成例を示すブロック図である。
【００２３】
本実施形態に係る携帯電話機２０は、図に示すように、第１の筐体２１、第２の筐体２２、可動機構部２３、通信部２４、音声処理部２５、表示部２６、操作部２７、メモリ２８、コネクタ部２９、第１の回路としての制御部３０、電圧生成部３１、および双方向電圧レベルシフタ部３２を、主構成要素として有している。
【００２４】
第１の筐体２１と第２の筐体２２は、可動機構部２３により連結されている。
第１の筐体２１は表示部２６が配置され、第２の筐体２２は操作部２７が配置されている。
また、図２に示すように、第２の筐体２２の側部には、第２の回路としての外部メモリ（たとえばカード状メモリ）３３を着脱自在に出し入れされる専用スロット２２１が形成されている。
そして、この専用スロット２２１内にコネクタ部２９が形成されている。
なお、カード状メモリ３３は、たとえばＥＥＰＲＯＭを含んで構成され、たとえばユーザ固有の番号が割り当てられたユーザ識別情報（たとえば、１５桁の番号），ユーザ固有の電話番号等の情報を記憶する。
【００２５】
可動機構部２３は、第１の筐体２１の一部と第２の筐体２２の一部とを水平回転可能に支持する。
可動機構部２３により、たとえば図１（Ａ）に示すように閉じられた状態から第１の筐体２１の表示部２６の表示画面側を一方向に水平回転させることにより、図１（Ｂ）の示すように、開けられた状態とすることが可能となっている。
【００２６】
通信部２４は、送受信アンテナ２４１および無線回路２４２により構成されている。
送受信アンテナ２４１は、第１の筐体２１に内蔵されている。
無線回路２４２は、電波を利用した無線通信を行うために、制御部３０で処理された音声情報、電子メール等を変調して送受信アンテナ２４１を通して図示しない基地局に送信する。また、無線回路２４２は、基地局から無線により送信され、送受信アンテナ２４１で受信した電子メールや音声情報等の各種情報を復調して制御部３０に出力する。
【００２７】
音声処理部２５は、音声処理回路２５１を有し、通話機能のために音声入力を行うマイクロフォン２５２と音声出力を行うスピーカ２５３が接続されている。
音声処理部２５１は、マイクロフォン２５２により収音した音声に対して所定の処理を行って制御部３０に供給する。
また、音声処理部２５１は、制御部３０により供給された音声情報に対して所定の処理を行ってスピーカ２５３から出力させる。
図１（Ｂ）に示すように、マイクロフォン２５２は第２の筐体２２の操作部２７の下部側に配置され、スピーカ２５３は第１の筐体２１の表示部２６の上部側に配置されている。
【００２８】
表示部２６は、図１（Ａ），（Ｂ）に示すように、第１の筐体２１に配置された液晶表示装置（ＬＣＤ）等の表示デバイスを有し、通話機能のために入力した電話番号や各種メッセージ、テキストデータ等を表示する。
【００２９】
操作部２７は、図１（Ｂ）に示すように、第２の筐体２２に、終了（終話）／電源キー２７ａ、開始（発呼）キー２７ｂ、数字等に対応した複数のテンキー２７ｃ、上下左右キー２７ｄ、センタキー２７ｅ等を有し、これらのキーがユーザにより操作されることにより、ユーザからの入力情報を制御部３０に出力する。
【００３０】
メモリ２８は、不揮発性のメモリを含んで構成され、通話やメールの送受信のための制御プログラム、インターネットブラウザ、メッセージデータ、名前および電話番号が登録されたアドレス帳等を記憶する。
【００３１】
コネクタ部２９は、上述したように、第２の筐体２２の側部に形成された外部メモリ（たとえばカード状メモリ）３３を着脱自在（接続、非接続自在）に出し入れ可能な専用スロット２２１内に配置されている。
コネクタ部２９は、カード状メモリ３３が接続されると、接続されたことを示す信号Ｓ２９をアクティブのたとえばハイレベルで制御部３０および電圧生成部３１に出力する。
コネクタ部２９は、双方向電圧レベルシフタ部３２による信号（データ）を接続されたカード状メモリ３２に入力させ、カード状メモリ３３から読み出されたデータを双方向電圧レベルシフタ部３２に入力させる。
また、コネクタ部２９は、電圧生成部３１で生成された第２の電圧レベルに相当する、たとえば３．１Ｖの第２の駆動電圧ＤＶ２を接続状態にあるカード状メモリ３３に供給する。
【００３２】
制御部３０は、マイクロコンピュータを主体として構成され、電圧生成部３１で生成された第１の電圧レベルに相当する、たとえば２．６Ｖの第１の駆動電圧ＤＶ１のより動作し、第１の電圧レベルの信号を処理して携帯電話機２０の全体の制御を行う。
たとえば、制御部３０は、通信処理部２３における各種情報の無線による送受信の制御、音声処理部２５に対する音声情報の処理、表示部２６への情報の表示制御、操作部２７の入力情報に応じた処理、メモリ２８への処理に応じたアクセス制御等を行う。
また、制御部３０は、コネクタ部３１により信号Ｓ２９を受けてカード状メモリ３３がコネクタ部２９に接続されたとことを認知すると、双方向電圧レベルシフタ部３２を介して、カード状メモリ３３内の情報を読み出して、メモリ２８に格納し、あるいは処理に応じて所定の情報を双方向電圧レベルシフタ部３２を介してカード状メモリ３３に記憶させる。
【００３３】
電圧生成部３１は、第１の電圧レベルである、たとえば２．６Ｖの電圧と第２の電圧レベルである、たとえば３．１Ｖの電圧を生成する。
そして、電圧生成部３１は、コネクタ部２９によりカード状メモリ３３が接続されたことを示す信号Ｓ２９を非アクティブのローレベルで受けているときには、第１の電圧レベルである、たとえば２．６Ｖの電圧を第１の駆動電圧ＤＶ１として制御部３０に供給する。
また、電圧生成部３１は、たとえばコネクタ部２９によりカード状メモリ３３が接続されたことを示す信号Ｓ２９をアクティブのハイレベルで受けると、第１の電圧レベルである、たとえば２．６Ｖの電圧を第１の電源電位ＶＬ用の電圧として双方向電圧レベルシフタ部３２に供給し、第２の電圧レベルである、たとえば３．１Ｖの電圧を第２の駆動電圧ＤＶ２としてコネクタ部２９を介してカード状メモリ３３に供給し、第２の電源電位ＶＨ用の電圧として双方向電圧レベルシフタ部３２に供給する。
【００３４】
双方向電圧レベルシフタ部３２は、第１の駆動電圧ＤＶ１をもって動作し、第１の電圧レベルの信号を処理可能な第１の回路としての制御部３０と、第２の駆動電圧ＤＶ２をもって動作し、第２の電圧レベルの信号を処理可能な第２の回路としてのカード状メモリ３３とのインタフェースの機能を有する。
具体的には、双方向電圧レベルシフタ部３２は、電圧生成部３１により第１の電圧レベルである、たとえば２．６Ｖの電圧が第１の電源電位ＶＬ用の電圧として、第２の電圧レベルである、たとえば３．１Ｖの電圧が第２の電源電位ＶＨ用の電圧として供給されて、制御部３０による第１の電圧レベルの信号を第２の電圧レベルにシフトしてコネクタ部２９を介してカード状メモリ３３に供給し、カード状メモリ３３による第２の電圧レベルの信号を第１の電圧レベルにシフトして制御部３０に供給する。
【００３５】
双方向電圧レベルシフタ部３２は、たとえば図４に示すように、制御部３０から供給されるクロックＣＬＫをコネクタ部２９を介してカード状メモリ３３にそのまま伝達し、制御部３０とカード状メモリ３３間で授受されるコマンド用双方向電圧レベルシフタ３２１と、データ用双方向電圧レベルシフタ３２２を有している。
コマンド用双方向電圧レベルシフタ３２１とデータ用双方向電圧レベルシフタ３２２は、同様の構成を有する。以下、本実施形態に係る双方向電圧レベルシフタ４０（３２１，３２２）の具体的な構成について説明する。
【００３６】
図５は、本実施形態に係る双方向電圧レベルシフタの具体的な構成例を示す回路図である。
【００３７】
本双方向電圧レベルシフタ４０は、図５に示すように、第１のＦＥＴ４１と、第２のＦＥＴ４２と、第１のノードＮＤ４１と、第２のノードＮＤ４２と、第３のノードＮＤ４３と、第１の電圧レベル（２．６Ｖ）に相応する第１の電源電位ＶＬ４１と、第２の電圧レベル（３．１Ｖ）に相応する第２の電源電位ＶＨ４１と、第１の抵抗素子Ｒ４１と、第２の抵抗素子Ｒ４２と、第１のキャパシタＣ４１と、第２のキャパシタＣ４２と、低電圧側端子ＴＬ４１と、高電圧側端子ＴＨ４１と、を有している。
なお、第１および第２のＦＥＴ４１，４２は、ｎチャネル型ＦＥＴである。
【００３８】
第１のＦＥＴ４１は、ゲート端子（Ｇ）が第１の電源電位ＶＬ４１に接続され、ソース端子（Ｓ）が第１のノードＮＤ４１に接続され、ドレイン端子（Ｄ）が第３のノードＮＤ４３に接続されている。
第２のＦＥＴ４２は、ゲート端子（Ｇ）が第２の電源電位ＶＨ４１に接続され、ソース端子（Ｓ）が第２のノードＮＤ４２に接続され、ドレイン端子（Ｄ）が第３のノードＮＤ４３に接続されている。
第１の抵抗素子Ｒ４１は、一端が第１の電源電位ＶＬ４１（図５では第１の電源電位ＶＬ４１と第１のＦＥＴ４１のゲート端子（Ｇ）との接続点）に接続され、他端が第１のノードＮＤ４１に接続されている。
第２の抵抗素子Ｒ４２は、一端が第２の電源電位ＶＨ４１（図５では第２の電源電位ＶＨ４１と第２のＦＥＴ４２のゲート端子（Ｇ）との接続点）に接続され、他端が第２のノードＮＤ４２に接続されている。
第１のキャパシタＣ４１は、第１電極が第１のノードＮＤ４１に接続され、第２電極が第３のノードＮＤ４３に接続されている。
第２のキャパシタＣ４２は、第１電極が第２のノードＮＤ４２に接続され、第２電極が第３のノードＮＤ４３に接続されている。
また、第１のノードＮＤ４１が低電圧側端子ＴＬ４１に接続され、低電圧側端子ＴＬ４１が制御部３０のコマンドの入出力端子（ＣＭＤ）またはデータの入出力端子（ＤＡＴＡ）に接続されている。
第２のノードＮＤ４１が高電圧側端子ＴＨ４１に接続され、高電圧側端子ＴＨ４１がコネクタ部２９とのコマンド転送ラインまたはデータ転送ラインに接続されている。
【００３９】
このように、本実施形態に係る双方向電圧レベルシフタ４０は、２つのＦＥＴ４１，４２を用い、各ＦＥＴ４１，４２は、ゲート端子（Ｇ）とソース端子（Ｓ）の電位にはレベルシフトを行うために同電位にする必要があることから、ドレイン端子（Ｄ）同士を接続している。
【００４０】
また、本実施形態に係る双方向電圧レベルシフタ４０は、第１のノードＮＤ４１と第３のノードＮＤ４３間に第１のキャパシタＣ４１を接続し、第２のノードＮＤ４２と第３のノードＮＤ４３間に第２のキャパシタＣ４２を接続している。
これにより、ＦＥＴ４１，４２のターンオフまでの時間を、キャパシタＣ４１，Ｃ４２により信号を通すことができることから、スイッチング時間よりも高速な信号の伝達が可能となっている。
たとえば、キャパシタＣ４１，Ｃ４２の容量を１×１０4 ｐＦ程度に設定することにより、２０ＭＨｚの信号も伝達可能である。
ターンオン時間に関しては、寄生ダイオードＰＤ４１，ＰＤ４２により電流を流すため、ドレイン端子（Ｄ）がソース端子（Ｓ）よりも寄生ダイオードの順方向電圧Ｖｆ分低いところまでは、キャパシタＣ４１，Ｃ４２を設けた効果は小さいが、それ以上（寄生ダイオードの順方向電圧Ｖｆ以上）の電位に上昇させる分に関しては、キャパシタＣ４１，Ｃ４２を設けた効果は大きい。
また、キャパシタＣ４１，Ｃ４２によりＤＣ的に接続しているわけではないことから、信号の変化点における一時的な電位の変動を生じさせるが、継続はしない。
【００４１】
以上の構成により、本実施形態に係る双方向電圧レベルシフタ４０によれば、図６（Ａ），（Ｂ）に示すように、高速な信号も双方向にＤＣ的にレベルシフトさせることが可能である。
また、キャパシタＣ４１，Ｃ４２を設けていない構成であっても、図７（Ａ），（Ｂ）に示すように、２ＭＨｚ程度の信号に対するレベルシフト動作を行うことが可能である。
【００４２】
次に、本実施形態に係る携帯電話機２０の動作を、カード状メモリ３３を接続したときの双方向電圧レベルシフタ４０のレベルシフト動作を中心に説明する。
【００４３】
まず、第２の筐体２２の専用スロット２２１内に形成されたコネクタ部２９にカード状メモリ３３が接続されていない場合には、信号Ｓ２９が非アクティブのローレベルで制御部３０および電圧生成部３１に出力される。
これにより、電圧生成部３１においては、生成した第１の電圧レベルである、たとえば２．６Ｖの電圧が第１の駆動電圧ＤＶ１として制御部３０に供給される。
制御部３０が第１の駆動電圧ＤＶ１の供給を受けて第１の電圧レベルの信号を処理して携帯電話機２０の全体の制御が行われる。
すなわち、通信処理部２３における各種情報の無線による送受信の制御、音声処理部２５に対する音声情報の処理、表示部２６への情報の表示制御、操作部２７の入力情報に応じた処理、メモリ２８への処理に応じたアクセス制御等が行われる。
【００４４】
ここで、第２の筐体２２の専用スロット２２１内に形成されたコネクタ部２９にカード状メモリ３３が接続されると、信号Ｓ２９がアクティブのハイレベルで制御部３０および電圧生成部３１に出力される。
電圧生成部３１では、ハイレベルの信号Ｓ２９を受けて、第１の電圧レベルである、２．６Ｖの電圧が第１の電源電位ＶＬ用の電圧として双方向電圧レベルシフタ部３２に供給される。同様に、電圧生成部３１では、第２の電圧レベルである、３．１Ｖの電圧が第２の駆動電圧ＤＶ２としてコネクタ部２９を介してカード状メモリ３３に供給され、また第２の電源電位ＶＨ用の電圧として双方向電圧レベルシフタ部３２に供給される。
制御部３０においては、コネクタ部３１により信号Ｓ２９を受けてカード状メモリ３３がコネクタ部２９に接続されたとことを認知すると、クロック信号ＣＬＫが双方向電圧レベルシフタ部３２、コネクタ部２９を介してカード状メモリ３３に出力される。
これにより、カード状メモリ３３は、第２の駆動電圧ＤＶ２をもって動作し、第２の電圧レベルの信号を処理可能な状態となる。
【００４５】
そして、制御部３０では、操作部２７による入力情報等に応答して、カード状メモリ３３にアクセスするためのコマンドおよびデータが双方向電圧レベルシフタ部３２に出力され、また、カード状メモリ３３にコマンドやデータが双方向電圧レベルシフタ部３２を通して第１の電圧レベルの信号として入力される。
この場合、双方向電圧レベルシフタ部３２においてコマンドまたはデータのレベルシフト動作を行う双方向電圧レベルシフタ４０においては、以下のようなレベルシフト動作が行われる。
【００４６】
たとえば、制御部３０による第１の電圧（２．６Ｖ）レベル（ハイレベル）のコマンドやデータは、低電圧側端子ＴＬ４１を介して第１のノードＮＤ４１に入力される。
この場合、第１のＦＥＴ４１のソース電位Ｖｓは２．６Ｖであり、第１のＦＥＴ４１のゲート電位である第１の電源電位ＶＬ４１との電位差は０Ｖである。すなわち、第１のＦＥＴ４１のゲート・ソース間電圧Ｖｇｓは０Ｖであり、その結果、第１のＦＥＴ４１はオフ（非導通）状態に保持される。
第１のＦＥＴ４１がオフしたことに伴い、第２のノードＮＤ４２（高電圧側端子ＴＨ４１）から第２のＦＥＴ４２のドレイン端子（Ｄ）側である第３のノードＮＤ４３に電流を引き込まなくなる。
その結果、第２のノードＮＤ４２の電位は第２の電源電位ＶＨ４１である３．１Ｖレベルに保持される。
すなわち、双方向電圧レベルシフタ４０において、制御部３０によるハイレベルの入力信号が、２．６Ｖの電圧レベルから３．１Ｖの電圧レベルに変換されて出力される。
【００４７】
一方、低電圧側端子ＴＬ４１を介して０Ｖレベル（ローレベル）の信号が第１のノードＮＤ４１に入力されると、第１のＦＥＴ４１のソース電位Ｖｓは０Ｖであり、第１のＦＥＴ４１のゲート電位である第１の電源電位ＶＬ４１との電位差は２．６Ｖである。すなわち、第１のＦＥＴ４１のゲート・ソース間電圧Ｖｇｓは２．６Ｖであり、その結果、第１のＦＥＴ４１はオン（導通）状態に保持される。
第１のＦＥＴ４１がオンしたことに伴い、第３のノードＮＤ４３の電荷が放電されて、第３のノードＮＤ４３のレベルは０Ｖレベルとなることから、第２のＦＥＴ４２において寄生ダイオードＰＤ４２によりソース端子（Ｓ）からドレイン端子（Ｄ）に向かって電流が流れる。
その結果、第２のＦＥＴ４２において、ソース端子（Ｓ）にＶｆに相当する電位が生じ、ゲート・ソース間電圧Ｖｇｓが発生し、第２のＦＥＴ４２もオンする。
このように、第１のＦＥＴ４１と第２のＦＥＴ４２が共にオンすることにより、第２のノードＮＤ４２の電荷が放電されて０Ｖレベルに遷移する。このとき、寄生ダイオードのＶｆ分の電位差が無視できる値である。
すなわち、双方向電圧レベルシフタ４０において、制御部３０による入力信号が、０Ｖのローレベルの場合には、ローレベルのままで出力される。
【００４８】
同様に、カード状メモリ３３による第２の電圧（３．１Ｖ）レベル（ハイレベル）のコマンドやデータは、高電圧側端子ＴＨ４１を介して第２のノードＮＤ４２に入力される。
この場合、第２のＦＥＴ４２のソース電位Ｖｓは３．１Ｖであり、第２のＦＥＴ４２のゲート電位である第２の電源電位ＶＨ４１との電位差は０Ｖである。すなわち、第２のＦＥＴ４２のゲート・ソース間電圧Ｖｇｓは０Ｖであり、その結果、第２のＦＥＴ４２はオフ（非導通）状態に保持される。
第２のＦＥＴ４２がオフしたことに伴い、第１のノードＮＤ４１（低電圧側端子ＴＬ４１）から第１のＦＥＴ４１のドレイン端子（Ｄ）側である第３のノードＮＤ４３に電流を引き込まなくなる。
その結果、第１のノードＮＤ４１の電位は第１の電源電位ＶＬ４１である２．６Ｖレベルに保持される。
すなわち、双方向電圧レベルシフタ４０において、カード状メモリ３３によるハイレベルの入力信号が、３．１Ｖの電圧レベルから２．６Ｖの電圧レベルに変換されて出力される。
【００４９】
一方、高電圧側端子ＴＨ４１を介して０Ｖレベル（ローレベル）の信号が第２のノードＮＤ４２に入力されると、第２のＦＥＴ４２のソース電位Ｖｓは０Ｖであり、第２のＦＥＴ４２のゲート電位である第２の電源電位ＶＨ４１との電位差は３．１Ｖである。すなわち、第２のＦＥＴ４２のゲート・ソース間電圧Ｖｇｓは３．１Ｖであり、その結果、第２のＦＥＴ４２はオン（導通）状態に保持される。
第２のＦＥＴ４２がオンしたことに伴い、第３のノードＮＤ４３の電荷が放電されて、第３のノードＮＤ４３のレベルは０Ｖレベルとなることから、第１のＦＥＴ４１において寄生ダイオードＰＤ４１によりソース端子（Ｓ）からドレイン端子（Ｄ）に向かって電流が流れる。
その結果、第１のＦＥＴ４１において、ソース端子（Ｓ）にＶｆに相当する電位が生じ、ゲート・ソース間電圧Ｖｇｓが発生し、第１のＦＥＴ４１もオンする。
このように、第２のＦＥＴ４２と第１のＦＥＴ４１が共にオンすることにより、第１のノードＮＤ４１の電荷が放電されて０Ｖレベルに遷移する。このとき、寄生ダイオードのＶｆ分の電位差が無視できる値である。
すなわち、双方向電圧レベルシフタ４０において、カード状メモリ３３からの入力信号が、０Ｖのローレベルの場合には、ローレベルのままで出力される。
【００５０】
以上説明したように、本実施形態によれば、ゲート端子（Ｇ）が第１の電源電位ＶＬ４１に接続され、ソース端子（Ｓ）が第１のノードＮＤ４１に接続され、ドレイン端子（Ｄ）が第３のノードＮＤ４３に接続された第１のＦＥＴ４１と、ゲート端子（Ｇ）が第２の電源電位ＶＨ４１に接続され、ソース端子（Ｓ）が第２のノードＮＤ４２に接続され、ドレイン端子（Ｄ）が第３のノードＮＤ４３に接続された第２のＦＥＴ４２と、一端が第１の電源電位ＶＬ４１に接続され、他端が第１のノードＮＤ４１に接続された第１の抵抗素子Ｒ４１と、一端が第２の電源電位ＶＨ４１に接続され、他端が第２のノードＮＤ４２に接続された第２の抵抗素子Ｒ４２と、第１電極が第１のノードＮＤ４１に接続され、第２電極が第３のノードＮＤ４３に接続された第１のキャパシタＣ４１と、第１電極が第２のノードＮＤ４２に接続され、第２電極が第３のノードＮＤ４３に接続された第２のキャパシタＣ４２とを有することから、構成が簡単で、切換処理に煩雑な手間を伴わないことはもとより、信号の電圧レベルに高い方と低い方の制約がなく、汎用性が高く、また、伝送速度の向上を図ることができる利点がある。
【００５１】
なお、本実施形態においては、双方向電圧レベルシフタを、データラインおよびコマンドラインに設ける例を示したが、この構成に限らず、たとえばクロックラインにも同じデバイスを用いた双方向電圧レベルシフタを設けることにより、３本のラインのスキュー（遅延量の差）が抑えられるようにもなる。
【００５２】
なお、本実施形態においては、双方向電圧レベルシフタを携帯電話機に適用した場合を例に説明したが、本発明はこれに限定されるものではなく、双方向に信号の入出力が生じ、双方に電位差があり、電位がどちら側が高いにか変動するような回路に適用可能である。
【００５３】
また、本実施形態に係る携帯電話機は、たとえばＧＳＭ（global system for mobile communications）方式に適用した携帯電話機であり、ＳＩＭ（subscriber identity module）と称される着脱可能な外部メモリやＩＣカードから加入者の識別番号や電話番号などを取得することが可能に構成することも可能である。
このような携帯電話機を利用する場合、ＳＩＭカードから読み取られるこれらの情報によって、携帯電話機のユーザが通信事業者に登録された正規の加入者であることが認証される。ＳＩＭをベースとしたＵＩＭ（user identity module）についても、上述したＳＩＭと同様の機能を備えている。
また、異なるＳＩＭカードを挿入することによって携帯電話機の電話番号を変更することが可能になることから、１つの携帯電話機を複数のユーザで共用したり、１つの電話番号で複数の携帯電話機を使い分けることが可能になる。ＳＩＭカードには、こうしたユーザを識別するための情報に加えて、電話帳や課金情報など、ユーザの個人的な情報を格納することも可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明に係る双方向電圧レベルシフタを採用した携帯電話機の一例を正面側から示す外観図である。
【図２】本発明に係る双方向電圧レベルシフタを採用した携帯電話機の一例を側面側から示す外観図である。
【図３】本発明に係る双方向電圧レベルシフタを採用した携帯電話機の構成例を示すブロック図である。
【図４】実施形態に係る双方向電圧レベルシフタ部の構成を説明するための図である。
【図５】実施形態に係る双方向電圧レベルシフタの具体的な構成例を示す回路図である。
【図６】図５の回路の入出力波形を示す図である。
【図７】図５の回路において第１および第２のキャパシタがない場合の入出力波形を示す図である。
【図８】従来の双方向電圧レベルシフタの構成例を示す図である。
【図９】双方向電圧レベルシフタの関連技術を説明するための回路図である。
【符号の説明】
【００５５】
２０…携帯電話機、２１…第１の筐体、２２…第２の筐体、２３…可動機構部、２４…通信処理部、２５…音声処理部、２６…表示部、２７…操作部、２８…メモリ、２９…コネクタ部、３０…制御部、３１…電圧生成部、３２…双方向シフトレジスタ部、３３…カード状メモリ、４０…双方向電圧レベルシフタ、４１…第１のＦＥＴ、４２…第２のＦＥＴ、ＮＤ４１…第１のノード、ＮＤ４２…第２のノードＮＤ、ＮＤ４３…第３のノード、Ｒ４１…第１の抵抗素子、Ｒ４２…第２の抵抗素子、Ｃ４１…第１のキャパシタ、Ｃ４２…第２のキャパシタ。
【図１】
2005159544.tif 000003
【図２】
2005159544.tif 000004
【図３】
2005159544.tif 000005
【図４】
2005159544.tif 000006
【図５】
2005159544.tif 000007
【図６】
2005159544.tif 000008
【図７】
2005159544.tif 000009
【図８】
2005159544.tif 000010
【図９】
2005159544.tif 000011