(57)【要約】【課題】位相シフトマスクを用いたパターン形成において、不要パターンをエッチングする際に所望パターンの後退を抑制することができるパターン形成方法を提供する。【解決手段】レベンソン型位相シフトマスクを用いて被加工層パターン４を形成した後、不要パターン４ｂに選択的に不純物をイオン注入して不要パターン４ｂのエッチングレートを上げた後に、不要パターン４ｂをエッチングにより除去する。イオン注入により不要パターン４ｂのエッチングレートを向上させることで、エッチング時間を短くすることができエッチングマスク６の開口部６ａの広がり量αを抑制することができる。また、たとえ開口部６ａの寸法がαだけ広がり、本来除去されるべきでない所望パターン４ａの一部が露出しても、露出した所望パターン４ａはイオン注入が行われておらずエッチングレートが低いため、パターンの後退を抑制することができる。【選択図】図７
2005259991.tif 000002
【特許請求の範囲】
【請求項１】
被加工層上に感光膜を形成する工程と、
前記感光膜を位相シフトマスクを用いて露光し、現像により感光膜パターンを形成する工程と、
前記感光膜パターンをエッチングマスクとして、前記被加工層をエッチングして被加工層パターンを形成する工程と、
前記感光膜パターンを除去する工程と、
前記被加工層パターンのうち不要パターンを露出する開口をもつエッチングマスク層を形成する工程と、
前記エッチングマスク層の開口に露出した前記不要パターンにエッチング速度を促進し得る不純物を導入する工程と、
前記エッチングマスク層の開口に露出した前記不要パターンをエッチングにより除去する工程と、
前記エッチングマスク層を除去する工程と
を有するパターン形成方法。
【請求項２】
前記感光膜パターンを形成する工程において、前記感光膜をレベンソン位相シストマスクを用いて露光し、現像により複数配列した直線状の感光膜パターンを形成する
請求項１記載のパターン形成方法。
【請求項３】
前記感光膜パターンをエッチングマスクとして、前記被加工層をエッチングして被加工層パターンを形成する工程において、前記被加工層パターンとしてゲート電極パターンを形成する
請求項１記載のパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のゲート電極等の微細なパターンのパターン形成方法に関する。
【背景技術】
【０００２】
現在、半導体装置の製造工程においては、半導体基板上に半導体素子用のパターンを形成するために、主に光リソグラフィ技術を用いている。光リソグラフィでは、縮小投影露光装置によりフォトマスクのパターン、すなわちマスクパターンを感光性樹脂の塗布された半導体基板上に転写し、現像により感光性樹脂の所定のパターンすなわち感光性樹脂パターンを得ることができる。
【０００３】
近年、半導体装置の高集積化がますます進み、それに伴い半導体素子用パターンも露光装置の解像限界付近まで微細になってきている。これに対応する方法の１つとして、フォトマスクを透過する光に位相差を発生させ、その位相差をもつ光を干渉させることにより解像度を向上させる位相シフトマスク法が用いられている。例えば、レベンソン型位相シフトマスクは、隣接するマスク透過部を通過する光を互いに反位相とするものである。
【０００４】
この位相シフトマスクを用いた微細パターンの形成技術により、例えばＳＲＡＭのゲート電極パターンを形成している。図１０〜図１２は、ＳＲＡＭのゲート電極パターンを形成するまでの工程図である。
【０００５】
まず、図１０に示すように、一定間隔で配列した直線状の被加工層パターン４をレベンソン型位相シフトマスクを用いた露光およびエッチングにより形成する。
【０００６】
次に、図１１に示すように、被加工層パターン４のうち所望パターン４ａを保護し不要パターン４ｂを露出する開口部６ａをもつエッチングマスク６を形成する。エッチングマスク６は、例えばレジストからなり、露光および現像により開口部６ａを形成する。
【０００７】
次に、図１２に示すように、開口部６ａから露出した不要パターン４ｂをエッチングにより除去する。その後、エッチングマスク６を除去する。これにより、所望パターン４ａが形成される。
【０００８】
以上のように、従来では、位相シフトマスクを用いて直線状の被加工層パターン４を露光およびエッチングにより形成しておき、その後、不要パターン４ｂを除去（トリミング）している。
【０００９】
所望パターン４ａを得るために２回の露光およびエッチング工程を必要とするのは、位相シフトマスクを用いた露光方式は、解像度の向上効果が高い露光方式ではあるが、適用できるパターンに制約があるからである。位相シフトマスクを用いた露光後に、不要パターンをエッチングする技術として、特許文献１に記載の技術がある。
【特許文献１】特開平９−１５７８３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図１１に示す不要パターン４ｂを除去するトリミング工程においては、エッチングの進行に伴ってエッチングマスク６の開口部６ａの寸法が広がってしまい、本来除去されるべきでない部位までがエッチング除去されてしまうため、得られる所望パターン４ａが後退してしまうという問題がある。
【００１１】
例えば、ＳＲＡＭのゲート電極パターンの形成において、図１３に示すように、不要パターン４ｂの除去のための開口部６ａの寸法をｄとする。この場合、図１４に示すように、不要パターン４ｂのエッチングの進行に伴ってαだけ開口部６ａの寸法が広がってしまう。この結果、エッチング後に得られる所望パターン４ａの寸法は、図１５に示すように、片側でαだけ後退する（短くなる）こととなり、最終的に除去したパターン幅は、ｄ＋２αとなる。
【００１２】
このため、所望パターン４ａを形成するためには、パターン設計の際に予め後退分を考慮しておく必要があるため、ＳＲＡＭセル面積の増加をもたらし、高集積化の障壁となっていた。
【００１３】
本発明は上記の事情に鑑みてなされたものであり、その目的は、位相シフトマスクを用いたパターン形成において、不要パターンをエッチングする際に所望パターンの後退を抑制することができるパターン形成方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するため、本発明のパターン形成方法は、被加工層上に感光膜を形成する工程と、前記感光膜を位相シフトマスクを用いて露光し、現像により感光膜パターンを形成する工程と、前記感光膜パターンをエッチングマスクとして、前記被加工層をエッチングして被加工層パターンを形成する工程と、前記感光膜パターンを除去する工程と、前記被加工層パターンのうち不要パターンを露出する開口をもつエッチングマスク層を形成する工程と、前記エッチングマスク層の開口に露出した前記不要パターンにエッチング速度を促進し得る不純物を導入する工程と、前記エッチングマスク層の開口に露出した前記不要パターンをエッチングにより除去する工程と、前記エッチングマスク層を除去する工程とを有する。
【００１５】
上記の本発明のパターン形成方法では、感光膜を位相シフトマスクを用いて露光し、現像により感光膜パターンを形成し、感光膜パターンをエッチングマスクとして、被加工層をエッチングして被加工層パターンを形成する。その後、感光膜パターンを除去する。
位相シフトマスクでは、解像度向上効果が高いが、形成できるパターンに制約がある。このため、被加工層パターンには、所望パターン以外の不要パターンが存在する。
不要パターンを除去するため、被加工層パターンのうち不要パターンを露出する開口をもつエッチングマスク層を形成し、エッチングマスク層の開口に露出した不要パターンにエッチング速度を促進し得る不純物を導入する。その後、エッチングマスク層の開口に露出した不要パターンをエッチングにより除去する。
不要パターンには、エッチング速度を促進し得る不純物が導入されていることから、不要パターンのエッチング時間を短くすることができ、エッチングマスク層の開口の広がりが抑制される。また、たとえエッチングマスク層の開口の広がりが生じたとしても、開口の広がりにより新たに露出した被加工層パターン部分はエッチングレートが低いため、パターンの後退が抑制される。
最後に、エッチングマスク層を除去することにより、不要パターンが除去された所望のパターンが完成する。
【発明の効果】
【００１６】
本発明によれば、位相シフトマスクを用いたパターン形成において、不要パターンをエッチングする際に所望パターンの後退を抑制することができる。
これにより、パターンを設計する際に予めパターン後退分を考慮しておく必要がないため、小さな面積で済み、パターンの高集積化が可能となる。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明のパターン形成方法の実施の形態について、図面を参照して説明する。本実施形態では、一例として、ＳＲＡＭのゲート電極パターンを形成する方法について説明する。
【００１８】
まず、図１に示すように、シリコンウエハ等からなる基板１上に、酸化シリコン膜２ａと酸化アルミニウム膜２ｂの積層膜からなるゲート絶縁膜２を形成する。酸化シリコン膜２ａの膜厚は例えば１ｎｍであり、酸化アルミニウム膜２ｂの膜厚は例えば３ｎｍである。続いて、ゲート絶縁膜２上に被加工層４０を形成する。被加工層４０は、例えば、ゲート電極材料であるポリシリコンを例えば１５０ｎｍ堆積させて形成する。
【００１９】
次に、図２に示すように、被加工層４０上に、レジスト膜（感光膜）５を形成する。
【００２０】
次に、図３に示すように、例えばレベンソン型位相シフトマスクを用いてレジスト膜５を露光し、現像によりラインアンドスペースパターンからなるレジストパターン５ａを形成する。
【００２１】
図４（ａ）は上記の露光工程に使用されるレベンソン型位相シフトマスク１０の平面図であり、図４（ｂ）は図４（ａ）のＸ−Ｘ’における断面図である。
【００２２】
図４（ａ）および（ｂ）に示すように、レベンソン型位相シフトマスク１０では、透明基板１１上にクロム等からなる遮光膜１２が形成されており、遮光膜１２から露出した透明基板１１の領域により、透過部Ｍ１，Ｍ２が構成される。
【００２３】
直線状のパターンで形成された透過部Ｍ１，Ｍ２のうち、透過部Ｍ２には位相シフト膜１３が形成されている。これにより、位相シフト膜１３のない透過部Ｍ１を通過した光Ｌ１と、位相シフト膜１３のある透過部Ｍ２を通過した光Ｌ２とは、光強度は同じであるが、位相が１８０°ずれることとなる。この結果、透過部Ｍ１と透過部Ｍ２の間の遮光膜１２が存在する部分で透過した光Ｌ１，Ｌ２は互いに打ち消し合い、光強度分布の裾の広がりが抑制され、微細なパターンが形成される。
【００２４】
図５（ａ）に示すように、レベンソン型位相シフトマスク１０を用いて形成されたレジストパターン５ａをエッチングマスクとして、被加工層４０をエッチングして、被加工層パターン４を形成する。その後、レジストパターン５ａを除去する。これにより、図５（ｂ）の平面図に示すように、ラインアンドスペースパターンからなる被加工層パターン４が形成される。
【００２５】
上記のレベンソン型位相シフトマスク１０では、解像度の向上効果が高いという利点があるが、適用できるパターンに制約がある。レベンソン型位相シフトマスク１０は、ラインアンドスペースパターンの形成に主として用いられる。このため、ゲート電極パターンを形成する場合は、ラインアンドスペースパターンからなる被加工層パターン４を形成した後に、各ゲート電極のパターンに分けるために不要パターンを除去する必要がある。
【００２６】
図６に示すように、被加工層パターン４のうちゲート電極となる所望パターン４ａを保護し不要パターン４ｂを露出する開口部６ａをもつエッチングマスク６を形成する。エッチングマスク６は、例えばレジストからなり、露光および現像により開口部６ａを形成する。エッチングマスク６の開口部６ａの寸法を例えばｄとする。
【００２７】
次に、図７（ａ）に示すように、エッチングマスク６が形成された基板全面に不純物をイオン注入する。イオン注入では、砒素（Ａｓ）あるいはボロン（Ｂ）を注入する。図７（ｂ）は図７（ａ）のＡ−Ａ’線の断面図であり、図７（ｃ）は図７（ａ）のＢ−Ｂ’線の断面図である。
【００２８】
図７（ｂ）に示す開口部６ａでは、開口部６ａから露出した不要パターン４ｂに不純物がイオン注入される。これに対して、図７（ｃ）に示す非開口部では、エッチングマスク６に遮られて、所望パターン４ａの部分に不純物のイオン注入が行われない。
【００２９】
不純物がイオン注入されると材料特性が変わることから、イオン注入された部分とそうでない部分とでエッチングレートを変えることができる。本実施形態では、イオン注入された部分のエッチングレートを、イオン注入されない部分よりも高くする。
【００３０】
図８に示すように、イオン注入後、ドライエッチングによりエッチングマスク６の開口部６ａから露出した不要パターン４ｂを除去する。ポリシリコンからなる不要パターン４ｂのエッチングは、例えば、ＨＢｒ、Ｃｌ2 、Ｏ2 の混合ガスを用いる。不要パターン４ｂのエッチングレートを向上させることで、エッチング時間を短くすることができ開口部６ａの広がり量αを抑制することができる。また、たとえエッチング時に開口部６ａの寸法がαだけ広がり、本来除去されるべきでない所望パターン４ａの一部が露出しても、露出した所望パターン４ａはイオン注入が行われておらずエッチングレートが低いため、パターンの後退を抑制することができる。
【００３１】
最後に、エッチングマスク６を除去する。これにより、パターンの後退が抑制され、幅ｄだけ除去されたＳＲＡＭのゲート電極となる所望パターン４ａが形成される。
【００３２】
本実施形態に係るパターン形成方法では、レベンソン型位相シフトマスク１０を用いて被加工層パターン４を形成した後、不要パターン４ｂに選択的に不純物をイオン注入して不要パターン４ｂのエッチングレートを上げた後に、不要パターン４ｂをエッチングにより除去する。
【００３３】
イオン注入により不要パターン４ｂのエッチングレートを向上させることで、エッチング時間を短くすることができエッチングマスク６の開口部６ａの広がり量αを抑制することができる。また、たとえエッチング時に開口部６ａの寸法がαだけ広がり、本来除去されるべきでない所望パターン４ａの一部が露出しても、露出した所望パターン４ａはイオン注入が行われておらずエッチングレートが低いため、パターンの後退を抑制することができる。
【００３４】
このように、位相シフトマスクを用いたパターン形成において、不要パターンをエッチングする際に所望パターンの後退を抑制することができる。これにより、パターンを設計する際に予めパターン後退分を考慮しておく必要がないため、小さなセル面積で済み、パターンの高集積化が可能となる。
【００３５】
本発明は、上記の実施形態の説明に限定されない。
例えば、本実施形態では、位相シフトマスクとして、レベンソン型位相シフトマスクを用いた例について説明したが、形成できるパターンに制約があり、不要パターンを除去する工程を行う必要のある位相シフトマスクであれば特に種類に限定はない。このような位相シフトマスクとして、その他、クロムレス型等がある。
また、本実施形態では、ＳＲＡＭのゲート電極のパターンを形成する例について説明したが、その他の半導体素子のパターンの形成に適用可能である。
さらに、本実施形態では、エッチングレートを促進し得る不純物として、砒素あるいはボロンを例に上げたが、これに限定されるものではない。さらに、被加工層としてポリシリコンを例に説明したが、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００３６】
【図１】本実施形態に係るパターン形成方法において、被加工層の形成までの工程断面図である。
【図２】本実施形態に係るパターン形成方法において、レジスト膜の形成工程を示す工程断面図である。
【図３】本実施形態に係るパターン形成方法において、レジストパターンの形成工程を示す工程断面図である。
【図４】（ａ）はレベンソン型位相シフトマスクの平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線における断面図である。
【図５】（ａ）は本実施形態に係るパターン形成方法において、被加工層パターン４の形成工程を示す工程断面図であり、（ｂ）は平面図である。
【図６】本実施形態に係るパターン形成方法において、エッチングマスクの形成工程を示す平面図である。
【図７】本実施形態に係るパターン形成方法において、イオン注入工程を示す図であり、（ａ）は工程断面図、（ｂ）は（ａ）のＡ−Ａ’線における断面図、（ｃ）は（ａ）のＢ−Ｂ’線における断面図である。
【図８】本実施形態に係るパターン形成方法において、不要パターンのエッチング工程を示す平面図である。
【図９】本実施形態に係るパターン形成方法において、エッチングマスクの除去工程を示す平面図である。
【図１０】従来例のパターン形成方法において、被加工層パターンの形成後の平面図である。
【図１１】従来例のパターン形成方法において、エッチングマスクの形成後の平面図である。
【図１２】従来例のパターン形成方法において、不要パターンの除去後の平面図である。
【図１３】従来のパターン形成方法における問題点を説明するための図である。
【図１４】従来のパターン形成方法における問題点を説明するための図である。
【図１５】従来のパターン形成方法における問題点を説明するための図である。
【符号の説明】
【００３７】
１…基板、２…ゲート絶縁膜、２ａ…酸化シリコン膜、２ｂ…酸化アルミニウム膜、４…被加工層パターン、４ａ…所望パターン、４ｂ…不要パターン、５…レジスト膜、５ａ…レジストパターン、６…エッチングマスク、６ａ…開口部、１０…レベンソン型位相シフトマスク、１１…透明基板、１２…遮光膜、１３…位相シフト膜、４０…被加工層、Ｍ１…透過部、Ｍ２…透過部、Ｌ１，Ｌ２…光
【図１】
2005259991.tif 000003
【図２】
2005259991.tif 000004
【図３】
2005259991.tif 000005
【図４】
2005259991.tif 000006
【図５】
2005259991.tif 000007
【図６】
2005259991.tif 000008
【図７】
2005259991.tif 000009
【図８】
2005259991.tif 000010
【図９】
2005259991.tif 000011
【図１０】
2005259991.tif 000012
【図１１】
2005259991.tif 000013
【図１２】
2005259991.tif 000014
【図１３】
2005259991.tif 000015
【図１４】
2005259991.tif 000016
【図１５】
2005259991.tif 000017