(57)【要約】【課題】  少ない部品点数で構成される温度補償機能を有する受光素子内蔵アナログ出力回路およびこの受光素子内蔵アナログ出力回路を備えたプリンター機器を提供する。【解決手段】  調整電圧生成回路３５から第５の演算増幅器３０と第６の演算増幅器３１の夫々に印加される調整電圧ＶＳの温度特性を、第１の出力回路４０から出力される第１のアナログ信号の温度依存性を極小にすると共に、第２の出力回路５０から出力される第２のアナログ信号の温度依存性を極小にする温度特性に設定する。【選択図】  図１
2005109645.tif 000002
【特許請求の範囲】
【請求項１】
第１の受光素子からの電気信号を増幅する第１のプリアンプと、
第２の受光素子からの電気信号を増幅する第２のプリアンプと、
第３の受光素子からの電気信号を増幅する第３のプリアンプと、
第４の受光素子からの電気信号を増幅する第４のプリアンプと、
上記第１のプリアンプからの電気信号と上記第２プリアンプからの電気信号とを比較する第１のコンパレータと、
上記第３のプリアンプからの電気信号と上記第４プリアンプからの電気信号とを比較する第２のコンパレータと、
上記第１のコンパレータからの電気信号と第１の基準電圧とを比較して、第１のアナログ信号を出力する第１の出力回路と、
上記第２のコンパレータからの電気信号と第２の基準電圧とを比較して、第２のアナログ信号を出力する第２の出力回路と、
上記第１の出力回路の温度特性を補償するような第１の電圧を上記第１のコンパレータに供給すると共に、上記第２の出力回路の温度特性を補償するような第２の電圧を上記第２のコンパレータに供給する調整電圧生成回路と
を備えることを特徴とする受光素子内蔵アナログ出力回路。
【請求項２】
請求項１に記載の受光素子内蔵アナログ出力回路において、
上記第１の出力回路は、
上記第１のコンパレータの出力端子に接続された反転入力端子と、上記第１の基準電圧が印加される非反転入力端子とを有する第１の作動増幅器と、
上記第１の作動増幅器の出力端子と、上記反転入力端子との間に接続された第１の出力抵抗とからなると共に、
上記第２の出力回路は、
上記第２のコンパレータの出力端子に接続された反転入力端子と、上記第２の基準電圧が印加される非反転入力端子とを有する第２の作動増幅器と、
上記第２の作動増幅器の出力端子と、上記反転入力端子との間に接続された第２の出力抵抗とからなることを特徴とする受光素子内蔵アナログ出力回路。
【請求項３】
請求項２に記載の受光素子内蔵アナログ出力回路において、
上記第１のコンパレータは、第１の定電流回路を備える共に、上記第２のコンパレータは、第２の定電流回路を備え、
上記調整電圧生成回路は、上記第１の定電流回路の温度特性を補償することによって、上記第１の出力抵抗の温度特性を補償すると共に、上記第２の定電流回路の温度特性を補償することによって、上記第２の出力抵抗の温度特性を補償することを特徴とする受光素子内蔵アナログ出力回路。
【請求項４】
請求項３に記載の受光素子内蔵アナログ出力回路において、
上記第１の定電流回路は、第１の定電圧源と第１の抵抗との間に、互いの内部抵抗を打ち消すように接続された複数のトランジスタを有し、かつ、上記第２の定電流回路は、第２の定電圧源と第２の抵抗との間に、互いの内部抵抗を打ち消すように配置された複数のトランジスタを有することを特徴とする受光素子内蔵アナログ出力回路。
【請求項５】
請求項１に記載の受光素子内蔵アナログ出力回路において、
上記第１の基準電圧は、上記調整電圧生成回路からの上記第１の電圧を抵抗分割した分圧であり、上記第２の基準電圧は、上記調整電圧生成回路からの上記第２の電圧を抵抗分割した分圧であることを特徴とする受光素子内蔵アナログ出力回路。
【請求項６】
請求項２に記載の受光素子内蔵アナログ出力回路において、
上記第１の出力抵抗に、バックゲート効果を防止するような電位を付与すると共に、上記第２の出力抵抗に、バックゲート効果を防止するような電位を付与することを特徴とする受光素子内蔵アナログ出力回路。
【請求項７】
請求項２に記載の受光素子内蔵アナログ出力回路において、
上記第１および第２の出力抵抗が、ポリシリコン抵抗であることを特徴とする受光素子内蔵アナログ出力回路。
【請求項８】
請求項２に記載の受光素子内蔵アナログ出力回路において、
上記第１の出力抵抗は、複数の第１の抵抗素子からなると共に、上記第２の出力抵抗は、複数の第２の抵抗素子からなり、
上記複数の第１の抵抗素子と上記複数の第２の抵抗素子とは、基板上に交互に配列されていることを特徴とする受光素子内蔵アナログ出力回路。
【請求項９】
請求項１乃至８のいずれか１つに記載の受光素子内蔵アナログ出力回路を備えることを特徴とするプリンター機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子内蔵アナログ出力回路およびこの受光素子内蔵アナログ出力回路を備えたプリンター機器に関する。
【背景技術】
【０００２】
従来、温度依存性を有するアナログ信号を温度補償する回路としては、特開平８−２９２６９号公報に記載されたものがある。
【０００３】
この回路は、入力端子に対を成すように接続された第１の反転増幅回路および第２の反転増幅回路と、上記第１および第２の反転増幅回路の夫々の出力側に接続された分圧回路とから構成されている。上記入力端子には、温度に依存してレベルが変化するアナログ信号が入力される。
【０００４】
上記第１の反転増幅回路は、上記入力端子に一端が接続された第１の抵抗と、上記第１の抵抗の他端に反転入力端子が接続された第１の差動増幅器と、上記第１の抵抗と上記反転入力端子の間のノードと、上記第１の差動増幅器の出力端子との間に接続されたＰＴＣまたはＮＴＣサーミスタ等からなる帰還抵抗とから構成されている。
【０００５】
一方、上記第２の反転増幅回路は、上記入力端子に一端が接続された第２の抵抗と、上記第２の抵抗の他端に反転入力端子が接続された第２の差動増幅器と、上記第２の抵抗と上記反転入力端子の間のノードと、上記第２の差動増幅器の出力端子との間に接続された固定抵抗からなる帰還抵抗とから構成されている。
【０００６】
上記アナログ信号を温度補償する回路は、温度依存性を有するアナログの入力信号に対して、上記一対の第１および第２の増幅回路の出力電圧に互いに逆極性の温度特性をもたせて上記アナログ信号の温度補償を行い、両出力電圧を所定の分圧比（割合）で分圧して出力している。
【０００７】
しかしながら、上記アナログ信号を温度補償する回路では、一対の第１および第２の増幅回路を必要とするので、部品点数が多くなって、上記回路の製造コストの増大を招き、かつ、上記回路の設置スペースが大きくなるという問題がある。
【特許文献１】特開平８−２９２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の課題は、少ない部品点数で構成される温度補償機能を有する受光素子内蔵アナログ出力回路およびこの受光素子内蔵アナログ出力回路を備えたプリンター機器を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、この発明の受光素子内蔵アナログ出力回路は、第１の受光素子からの電気信号を増幅する第１のプリアンプと、第２の受光素子からの電気信号を増幅する第２のプリアンプと、第３の受光素子からの電気信号を増幅する第３のプリアンプと、第４の受光素子からの電気信号を増幅する第４のプリアンプと、上記第１のプリアンプからの電気信号と上記第２プリアンプからの電気信号とを比較する第１のコンパレータと、上記第３のプリアンプからの電気信号と上記第４プリアンプからの電気信号とを比較する第２のコンパレータと、上記第１のコンパレータからの電気信号と第１の基準電圧とを比較して、第１のアナログ信号を出力する第１の出力回路と、上記第２のコンパレータからの電気信号と第２の基準電圧とを比較して、第２のアナログ信号を出力する第２の出力回路と、上記第１の出力回路の温度特性を補償するような第１の電圧を上記第１のコンパレータに供給すると共に、上記第２の出力回路の温度特性を補償するような第２の電圧を上記第２のコンパレータに供給する調整電圧生成回路とを備えることを特徴としている。
【００１０】
上記発明によれば、上記第１の出力回路の温度特性を補償するような第１の電圧を上記第１のコンパレータに供給すると共に、上記第２の出力回路の温度特性を補償するような第２の電圧を上記第２のコンパレータに供給する調整電圧生成回路を備えるので、上記第１および第２の出力回路が出力する夫々のアナログ出力波形の温度依存性が小さくなり、上記第１および第２の出力回路が出力する夫々のアナログ出力波形のダイナミックレンジを大きくすることができる。このことから、受光素子内蔵アナログ出力回路を低電圧動作させることができて、運転コストを低減できる。
【００１１】
また、上記発明によれば、上記第１および第２のコンパレータに第１および第２の電圧を印加する上記調整電圧生成回路に、温度特性補償機能を兼用させ、上記調整電圧生成回路で、上記第１の出力回路の温度特性を補償すると共に、上記第２の出力回路の温度特性を補償するので、少ない部品点数で温度補償をすることができる。したがって、受光素子内蔵アナログ出力回路の製造コストを低減できると共に、受光素子内蔵アナログ出力回路の設置スペースを低減できる。
【００１２】
また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１の出力回路が、上記第１のコンパレータの出力端子に接続された反転入力端子と、上記第１の基準電圧が印加される非反転入力端子とを有する第１の作動増幅器と、上記第１の作動増幅器の出力端子と、上記反転入力端子との間に接続された第１の出力抵抗とからなると共に、上記第２の出力回路が、上記第２のコンパレータの出力端子に接続された反転入力端子と、上記第２の基準電圧が印加される非反転入力端子とを有する第２の作動増幅器と、上記第２の作動増幅器の出力端子と、上記反転入力端子との間に接続された第２の出力抵抗とからなることを特徴としている。
【００１３】
上記実施形態によれば、上記第１の出力回路を上記のような単純な構成で形成できると共に、上記第２の出力回路を上記のような単純な構成で形成できる。
【００１４】
また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１のコンパレータが、第１の定電流回路を備える共に、上記第２のコンパレータは、第２の定電流回路を備え、上記調整電圧生成回路は、上記第１の定電流回路の温度特性を補償することによって、上記第１の出力抵抗の温度特性を補償すると共に、上記第２の定電流回路の温度特性を補償することによって、上記第２の出力抵抗の温度特性を補償することを特徴としている。
【００１５】
上記実施形態によれば、上記調整電圧生成回路が、上記第１の定電流回路の温度特性を補償することによって、間接的に上記第１の出力抵抗の温度特性を補償すると共に、上記第２の定電流回路の温度特性を補償することによって、間接的に上記第２の出力抵抗の温度特性を補償するので、上記第１および第２の出力回路から出力されたアナログ信号の温度依存性を確実に小さくできる。
【００１６】
また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１の定電流回路が、第１の定電圧源と第１の抵抗との間に、互いの内部抵抗を打ち消すように接続された複数のトランジスタを有し、かつ、上記第２の定電流回路が、第２の定電圧源と第２の抵抗との間に、互いの内部抵抗を打ち消すように接続された複数のトランジスタを有することを特徴としている。
【００１７】
上記実施形態によれば、上記第１の定電流回路が、第１の定電圧源と上記第１の抵抗との間に、互いの内部抵抗を打ち消すように接続された複数のトランジスタを有し、かつ、上記第２の定電流回路が、第２の定電圧源と抵抗との間に、互いの内部抵抗を打ち消すように接続された複数のトランジスタを有するので、上記第１の抵抗を流れると共に、上記第１のコンパレータの出力電流の温度特性を調整する電流の温度特性を、略上記第１の抵抗の温度特性のみに依存させることができると共に、上記第２の抵抗を流れると共に、上記第２のコンパレータの出力電流の温度特性を調整する電流の温度特性を、略上記第２の抵抗の温度特性のみに依存させることができる。したがって、上記第１の抵抗の温度特性を、上記第１の出力抵抗の温度特性に一致させると共に、上記第２の抵抗の温度特性を、上記第２の出力抵抗の温度特性に一致させるだけで、容易に上記第１の出力回路の温度特性を補償できると共に、上記第２の出力回路の温度特性を補償できる。
【００１８】
また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１の基準電圧が、上記調整電圧生成回路からの上記第１の電圧を抵抗分割した分圧であり、上記第２の基準電圧が、上記調整電圧生成回路からの第２の電圧を抵抗分割した分圧であることを特徴としている。
【００１９】
上記実施形態によれば、上記第１の基準電圧が、上記調整電圧生成回路からの上記第１の電圧を抵抗分割した分圧であり、上記第２の基準電圧が、上記調整電圧生成回路からの第２の電圧を抵抗分割した分圧であるので、上記第１の基準電圧の温度特性を、上記第１の電圧の温度特性に略一致する温度特性に設定できると共に、上記第２の基準電圧の温度特性を、上記第２の電圧の温度特性に略一致させることができる。したがって、第１および第２の出力回路が出力した夫々のアナログ信号の波形の温度によるばらつきを抑制することができて、第１および第２の出力回路が出力した夫々のアナログ信号の温度依存性を小さくできて、夫々のアナログ信号のダイナミックレンジを大きくすることができる。
【００２０】
また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１の出力抵抗に、バックゲート効果を防止するような電位を付与すると共に、上記第２の出力抵抗に、バックゲート効果を防止するような電位を付与することを特徴としている。
【００２１】
上記実施形態によれば、上記第１の出力抵抗に、バックゲート効果を防止するような電位を付与すると共に、上記第２の出力抵抗に、バックゲート効果を防止するような電位を付与するので、上記第１のアナログ信号と上記第２のアナログ信号にバックゲート効果の影響が及ぶことを防止できる。
【００２２】
また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１および第２の出力抵抗が、ポリシリコン抵抗であることを特徴としている。
【００２３】
上記実施形態によれば、上記第１および第２の出力抵抗を、ポリシリコン抵抗で構成したので、バックゲート効果を抑制できて、上記第１および第２の出力回路が出力した夫々のアナログ信号の波形のダイナミックレンジを大きくできる。
【００２４】
また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１の出力抵抗は、複数の第１の抵抗素子からなると共に、上記第２の出力抵抗は、複数の第２の抵抗素子からなり、上記複数の第１の抵抗素子と上記複数の第２の抵抗素子とは、基板上に交互に配列されていることを特徴としている。
【００２５】
上記実施形態によれば、上記第１の出力抵抗を構成する複数の第１の抵抗素子と、上記第２の出力抵抗を構成する複数の第２の抵抗素子とを、基板上に交互に配列しているので、受光素子内蔵アナログ出力回路の抵抗のばらつきを低減できる。
【００２６】
また、この発明のプリンター機器は、上記発明の受光素子内蔵アナログ出力回路を備えることを特徴としている。
【００２７】
上記発明のプリンター機器によれば、上記発明の受光素子内蔵アナログ出力回路を備えているので、低電圧駆動することができて、運転コストを抑制できる。
【発明の効果】
【００２８】
本発明の受光素子内蔵アナログ出力回路によれば、第１の出力回路の温度特性を補償するような第１の電圧を上記第１のコンパレータに供給すると共に、上記第２の出力回路の温度特性を補償するような第２の電圧を上記第２のコンパレータに供給する調整電圧生成回路を備えるので、上記第１および第２の出力回路が出力する夫々のアナログ出力波形の温度依存性を小さくできて、第１および第２のアナログ信号のダイナミックレンジを大きくすることができて、受光素子内蔵アナログ出力回路を低電圧動作させることができる。したがって、運転コストを低減できる。
【００２９】
また、上記発明によれば、第１および第２のコンパレータに第１および第２の電圧を印加する上記調整電圧生成回路に、温度特性補償機能を兼用させ、上記調整電圧生成回路で、上記第１の出力回路の温度特性を補償すると共に、上記第２の出力回路の温度特性を補償するので、少ない部品点数で温度補償をすることができて、受光素子内蔵アナログ出力回路の製造コストを低減できて、受光素子内蔵アナログ出力回路の設置スペースを低減できる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明を図示の形態により詳細に説明する。
【００３１】
図１に、この発明の一実施形態の受光素子内蔵アナログ出力回路のブロック図と、この受光素子内蔵アナログ出力回路から出力されるアナログ波形の一例を示す。
【００３２】
この受光素子内蔵アナログ出力回路は、第１の受光素子としての第１のフォトダイオード１と、第１のフォトダイオード１からの電気信号を受けて、この電気信号を増幅する第１のプリアンプ２とを備える。上記第１のプリアンプ２は、非反転入力端子が第１のフォトダイオード１のカソードに接続されると共に、反転入力端子が第１のフォトダイオード１のアノードに接続されている第１の演算増幅器３と、アノードが第１のフォトダイオード１のカソードと上記非反転入力端子との間のノードに接続されると共に、カソードが第１の演算増幅器３の出力端子されている第１のダイオード４と、上記ノードと第１の演算増幅器３の出力端子との間に接続された第１のキャパシタンス５とから成っている。上記第１のダイオード４と第１のキャパシタンス５は、上記ノードと上記出力端子との間に並列に接続されている。
【００３３】
また、この受光素子内蔵アナログ出力回路は、第２の受光素子としての第２のフォトダイオード７と、第２のフォトダイオード７からの電気信号を受けて、この電気信号を増幅する第２のプリアンプ８とを備える。上記第２のプリアンプ８は、非反転入力端子が第２のフォトダイオード７のカソードに接続されると共に、反転入力端子が第２のフォトダイオード７のアノードに接続されている第２の演算増幅器９と、アノードが第２のフォトダイオード７のカソードと上記非反転入力端子との間のノードに接続されると共に、カソードが第２の演算増幅器９の出力端子に接続されている第１のダイオード１０と、上記ノードと第２の演算増幅器９の出力端子との間に接続された第１のキャパシタンス１１とから成っている。上記第１のダイオード１０と第１のキャパシタンス１１は、上記ノードと上記出力端子との間に並列に接続されている。
【００３４】
また、この受光素子内蔵アナログ出力回路は、第３の受光素子としての第３のフォトダイオード１３と、第３のフォトダイオード１３からの電気信号を受けて、この電気信号を増幅する第３のプリアンプ１４とを備える。上記第２のプリアンプ１４は、非反転入力端子が第３のフォトダイオード１３のカソードに接続されると共に、反転入力端子が第３のフォトダイオード１３のアノードに接続されている第３の演算増幅器１５と、アノードが第３のフォトダイオード１３のカソードと上記非反転入力端子との間のノードに接続されると共に、カソードが第３の演算増幅器１５の出力端子に接続されている第３のダイオード１６と、上記ノードと第３の演算増幅器１５の出力端子との間に接続された第３のキャパシタンス１７とから成っている。上記第３のダイオード１６と第３のキャパシタンス１７は、上記ノードと上記出力端子との間に並列に接続されている。
【００３５】
また、この受光素子内蔵アナログ出力回路は、第４の受光素子としての第４のフォトダイオード１９と、第４のフォトダイオード１９からの電気信号を受けて、この電気信号を増幅する第４のプリアンプ２０とを備える。上記第４のプリアンプ２０は、非反転入力端子が第４のフォトダイオード１９のカソードに接続されると共に、反転入力端子が第４のフォトダイオード１９のアノードに接続されている第４の演算増幅器２１と、アノードが第４のフォトダイオード１９のカソードと上記非反転入力端子との間のノードに接続されると共に、カソードが第４の演算増幅器２１の出力端子に接続されている第４のダイオード２２と、上記ノードと第４の演算増幅器２１の出力端子との間に接続された第４のキャパシタンス２３とから成っている。上記第４のダイオード２２と第４のキャパシタンス２３は、上記ノードと上記出力端子との間に並列に接続されている。
【００３６】
上記第１乃至第４のフォトダイオード１,７,１３,１９は、同一のフォトダイオードであり、上記第１乃至第４の演算増幅器３,９,１５,２１は、同一の演算増幅器である。また、上記第１乃至第４のダイオード４,１０,１６,２２は、同一のダイオードであり、上記第１乃至第４のキャパシタンス５,１１,１７,２３は、同一のキャパシタンスである。
【００３７】
また、この受光素子内蔵アナログ出力回路は、第１のコンパレータの一例としてのｇｍアンプである第５の演算増幅器３０と、第５の演算増幅器３０と同一の演算増幅器から構成される第２のコンパレータの一例としてのｇｍアンプである第６の演算増幅器３１と、第５の演算増幅器３０と第６の演算増幅器３１に調整電圧ＶＳを夫々印加する調整電圧生成回路３５とを備える。
【００３８】
上記第５の演算増幅器３０の非反転入力素子は、第１の演算増幅器３の出力端子に接続され、第５の演算増幅器３０の反転入力素子は、第２の演算増幅器９の出力端子に接続されている。また、上記第６の演算増幅器３１の非反転入力端子は、第３の演算増幅器１５の出力端子に接続され、第６の演算増幅器３１の反転入力端子は、第４の演算増幅器２１の出力端子に接続されている。
【００３９】
上記第５の演算増幅器３０は、第１の演算増幅器３の出力側の電圧と、第２の演算増幅器９の出力側の電圧とを比較して、第１の演算増幅器３の出力側の電圧が第２の演算増幅器９の出力側の電圧よりも大きい場合と、第２の演算増幅器９の出力側の電圧が、第１の演算増幅器３の出力側の電圧よりも大きい場合で、異なる電気信号を出力するようになっている。
【００４０】
また、上記第６の演算増幅器３１は、第３の演算増幅器１５の出力側の電圧と、第４の演算増幅器２１の出力側の電圧とを比較して、第３の演算増幅器１５の出力側の電圧が第４の演算増幅器２１の出力側の電圧よりも大きい場合と、第４の演算増幅器２１の出力側の電圧が、第３の演算増幅器１５の出力側の電圧よりも大きい場合で、異なる電気信号を出力するようになっている。
【００４１】
また、図示しないが、上記第５の演算増幅器３０は、第５の演算増幅器３０から出力される出力電流の温度特性を調整する第１の調整電圧生成回路を備え、第６の演算増幅器３１は、第６の演算増幅器３１から出力される出力電流の温度特性を調整する第２の調整電圧生成回路を備える。この実施形態では、上記第１の調整電圧生成回路と上記第２の調整電圧生成回路は、同一回路となっている。
【００４２】
また、上記調整電圧生成回路３５は、電源電圧Ｖｃｃを調整電圧ＶＳに変換して、この調整電圧ＶＳを、第５の演算増幅器３０および第６の演算増幅器３１に印加している。このように、この受光素子内蔵アナログ出力回路では、第５の演算増幅器３０に印加される第１の電圧と、第６の演算増幅器３１に印加される第２の電圧が、同一の調整電圧ＶＳに設定されている。
【００４３】
また、この受光素子内蔵アナログ出力回路は、第１の出力回路４０と第２の出力回路５０とを備える。
【００４４】
上記第１の出力回路４０は、第７の演算増幅器４１と、第１の出力抵抗４２と、第１の基準電圧４３とから成り、第２の出力回路５０は、第８の演算増幅器５１と、第２の出力抵抗５２と、第２の基準電圧５３とから成る。
【００４５】
上記第７の演算増幅器４１の反転入力端子は、第５の演算増幅器３０の出力端子に接続されており、第７の演算増幅器４１の非反転入力端子は、負極側がグランドに接続された第１の基準電圧４３の正極側に接続されている。また、上記第１の出力抵抗４２は、第５の演算増幅器３０の出力端子と第７の演算増幅器４１の反転入力端子との間のノードと、第７の演算増幅器４１の出力端子との間に接続されている。
【００４６】
上記第８の演算増幅器５１の反転入力端子は、第６の演算増幅器３１の出力端子に接続されており、第８の演算増幅器５１の非反転入力端子は、負極側がグランドに接続された第２の基準電圧５３の正極側に接続されている。また、上記第２の出力抵抗５２は、第６の演算増幅器３１の出力端子と第８の演算増幅器５１の反転入力端子との間のノードと、第８の演算増幅器５１の出力端子との間に接続されている。
【００４７】
尚、図１において、６０,６１,６２,６３は、テスト端子となっている。
【００４８】
上記構成において、上記第１のフォトダイオード１が光信号Ｐ１を受けると共に、第２のフォトダイオード７が光信号Ｐ２を受けると、光信号Ｐ１が、第１のフォトダイオード１で電気信号に変えられて、この電気信号が第１のプリアンプ２で増幅されると共に、光信号Ｐ２が、第２のフォトダイオード７で電気信号に変えられて、この電気信号が第２のプリアンプ８で増幅される。
【００４９】
第１のプリアンプ２で増幅された電気信号と、第２のプリアンプ８で増幅された電気信号が、第１のコンパレータとしての第５の演算増幅器３０に出力されると、第５の演算増幅器３０は、第１のプリアンプ２で増幅された電気信号が、第２のプリアンプ８で増幅された電気信号よりも大きい場合と、第２のプリアンプ８で増幅された電気信号が第１のプリアンプ２で増幅された電気信号よりも大きい場合とで、符号が反対の電気信号を出力する。尚、上記調整電圧生成回路３５から印加される調整電圧ＶＳは、第５の演算増幅器３０から出力される電流の絶対値を所定値に調整する役割を担っている。
【００５０】
上記第５の演算増幅器３０からの電気信号が上記第１の出力回路３０に出力されると、上記第１の出力回路３０は、この電気信号を第１の基準電圧４３からの電気信号と比較して、第５の演算増幅器３０からの電気信号が第１の基準電圧４３からの電気信号よりも大きい場合と小さい場合とで異なるアナログ信号を出力するようになっている。
【００５１】
尚、図１に示す回路の下半分は上半分と同等であり、今説明した図１に示す回路の上半分と同じ動作を行うものである。また、図１にαで示すアナログ波形は、第１の出力回路４０が出力する第１のアナログ信号の出力信号波形の一例であり、図１にβで示すアナログ波形は、第２の出力回路５０が出力する第２のアナログ信号の出力信号波形の一例である。この例では、図１にαで示すアナログ波形の位相と、βで示すアナログ波形の位相とは、π／２（ラジアン）ずれている。
【００５２】
図２（Ａ）は、第１の出力回路（または第２の出力回路）の他の例を示す図であり、図２（Ｂ）は、第１のコンパレータ（または第２のコンパレータ）が備える定電流回路の一例を示す図である。図２（Ａ）に示す第１の出力回路と図２（Ｂ）に示す定電流回路は、同一の受光素子内蔵アナログ出力回路で用いられている。
【００５３】
図２（Ａ）に示す第１の出力回路６５は、可変の第１の基準電圧６６を有している。
【００５４】
また、図２（Ｂ）に示す定電流回路７０は、抵抗７１を介して調整電圧生成回路が出力する調整電圧Ｖｓに接続されたコレクタを有すると共に、グランドに接続されたエミッタを有し、かつ、ベースとコレクタが接続されたＮＰＮトランジスタ７３を備えている。
【００５５】
上記抵抗７１を流れる電流である図２（Ｂ）に示すＩ１は、図２（Ａ）に示す第１の出力回路６５に流入する電流Ｉｇｍを構成する（調整できる）基準の電流となっている。電流の値を、電流Ｉ１ｖａｌとした場合、電流Ｉ１ｖａｌは、Ｉ１ｖａｌ＝（Ｖｓ−Ｖｂｅ）／Ｒ１（ここで、ＶｂｅはＮＰＮトランジスタ７３のベース−エミッタ間の電位差を示し、Ｒ１は抵抗７１の値を示す）となり、Ｉ１の温度特性は、抵抗７１の温度特性（抵抗の温度特性を温度による抵抗値の変動と定義する）に依存することになる。このため、＋の温度特性を有する調整電圧Ｖｓを採用（今の場合＋の温度特性を有するＶｂｅを採用している）すると共に、図２（Ａ）に６７で示す第１の出力抵抗と図２（Ｂ）に７１で示す抵抗を、同じ種類の抵抗（同じ温度係数を有する抵抗）にすることによって、第１の出力回路６０が出力する第１のアナログ信号のばらつきを抑制することができて、第１の出力回路６０が出力する第１のアナログ信号の温度特性を補償することができる。尚、上記＋の温度特性は、温度が上昇するに従って、Ｖｂｅが増大する特性をいう。
【００５６】
尚、図２（Ｂ）においては、ベースとコレクタが接続されたＮＰＮトランジスタ７３を１段構成にしたが、ベースとコレクタが接続されたＮＰＮトランジスタを２段等、多段構成にしても良く、第１の出力回路に流入する電流を構成する基準の電流の温度特性を２段等、多段のＶｂｅの温度特性にしても良い。
【００５７】
図３（Ａ）は、図１に示す調整電圧生成回路の一例であるバンドギャップを利用した調整電圧生成回路であり、図３（Ｂ）は、第１のコンパイラ（または第２のコンパイラ）が備える定電流回路の他の例を示す図である。図３（Ａ）に示す調整電圧生成回路と図３（Ｂ）に示す定電流回路は、同一の受光素子内蔵アナログ出力回路で用いられている。
【００５８】
図３（Ａ）に示す調整電圧生成回路において、１０１,１０２,１０８,１０９および１１３は、ＮＰＮトランジスタ、１０６,１０７および１１５は、ＰＮＰトランジスタ、１０５は、定電流源、１０３,１１０,１１３,１２１および１２２は、抵抗、１１１は、キャパシタンス、１２８は、演算増幅器である。
【００５９】
上記ＮＰＮトランジスタ１０１のベースとコレクタは接続されており、ＰＮＰトランジスタ１０６のベースとコレクタは接続されている。上記ＮＰＮトランジスタ１０１とＮＰＮトランジスタ１０２は、電流ミラー回路を構成すると共に、ＰＮＰトランジスタ１０６とＰＮＰトランジスタ１０７は、電流ミラー回路を構成している。
【００６０】
図３（Ｂ）にＩ２で示す電流の電流値で、受光素子内蔵アナログ出力回路の第１のコンパイラ（または第２のコンパイラ）の出力電流を調整するようになっており、受光素子内蔵アナログ出力回路の第１のコンパイラ（または第２のコンパイラ）の出力電流の値は、上記Ｉ２の値によって、受光素子内蔵アナログ出力回路の第１の出力抵抗（図１参照）と第２の出力抵抗（図１参照）の温度特性を補償する値に調整されている。
【００６１】
図３（Ａ）に示す調整電圧生成回路は、図３（Ｂ）に示す定電流回路の上記Ｉ２の値を維持することができる第１の電圧（または第２の電圧）ＶＳを、第１および第２のコンパイラに印加するようになっている。すなわち、上記第１の電圧（または第２の電圧）ＶＳは、上記Ｉ２の温度特性を補償することによって間接的に第１の出力抵抗（または第２の出力抵抗）の温度特性を補償するようになっている。
【００６２】
詳細には、図３に示す抵抗１２１および１２２の値を、上記Ｉ２と同じ温度特性で変化させるようにする。そして、図３にＶ１で示す、抵抗１２１と１２２に分圧された電圧の温度特性を、上記Ｉ２と同じ温度特性に設定し、更に、この上記Ｉ２と同じ温度特性を有する電圧Ｖ１の温度特性を、ＮＰＮトランジスタ１０９,ＰＮＰトランジスタ１０７およびＮＰＮトランジスタ１１３を介してＰＮＰトランジスタ１１５のコレクタ電位である第１の電圧（または第２の電圧）ＶＳの温度特性に反映させるようになっている。このようにして、第１の電圧（または第２の電圧）ＶＳの温度特性を調整することにより、Ｉ２の温度特性を補償して、間接的に第１の出力抵抗（図１参照）（または第２の出力抵抗（図１参照））の温度特性を補償して、第１の出力回路（または第２の出力回路）から出力される第１のアナログ信号（または第２のアナログ信号）の振幅の温度による変動を極小にしている。
【００６３】
図４は、第１のコンパレータが備える定電流回路の他の例を示す図である。図示しないが、第２のコンパレータが備える定電流回路は、第１のコンパレータが備える定電流回路と同等である。
【００６４】
図４に示す定電流回路８０は、第１の定電圧源８８と、ＰＮＰトランジスタ８１と、ＮＰＮトランジスタ８２と、ＰＮＰトランジスタ８３と、ＰＮＰトランジスタ８４と、第１の抵抗８９と、第１の定電流源８６と、第２の定電流源８７とを備える。上記ＰＮＰトランジスタ８３のベースとコレクタは、接続されている。
【００６５】
上記ＰＮＰトランジスタ８１およびＮＰＮトランジスタ８２は、第１の定電圧源８８と第１の抵抗８９との間で、互いの内部抵抗を打ち消すように配置されている。
【００６６】
詳細には、上記ＰＮＰトランジスタ８１のベースは、グランドに負極側が接続された第１の定電圧源８８の正極側に接続され、ＰＮＰトランジスタ８１のコレクタは、グランドに接続され、ＰＮＰトランジスタ８１のエミッタは、ＮＰＮトランジスタ８２のベースに接続されている。また、ＮＰＮトランジスタ８２のエミッタは、第１の抵抗８９を介してグランドに接続され、ＮＰＮトランジスタ８２のコレクタは、ＰＮＰトランジスタ８３のコレクタに接続されている。また、ＰＮＰトランジスタ８３のエミッタは、調整電圧Ｖｓに接続され、ＰＮＰトランジスタ８３のコレクタは、ＰＮＰトランジスタ８４のベースに接続されている。また、ＰＮＰトランジスタ８４のコレクタは第１の定電流源８６の高電位側の端子に接続され、ＰＮＰトランジスタ８４のエミッタは、調整電圧Ｖｓに接続されている。また、上記ＰＮＰトランジスタ８１のエミッタとＮＰＮトランジスタ８２のベースとの間のノードと、調整電圧Ｖｓとの間には第２の定電流源８７が接続されている。
【００６７】
図４に示す定電流回路では、第１の出力回路および第２の出力回路に流入する電流を構成する基準となる電流Ｉ３は、第１の抵抗８９を流れる電流であり、その値Ｉ３ｖａｌは、Ｉ３ｖａｌ=（Ｖｒｅｆ＋Ｖｂｅ（８１）−Ｖｂｅ（８２））／Ｒ４（ここで、Ｖｂｅ（８１）は、ＰＮＰトランジスタ８１のベース−エミッタ間の電位差、Ｖｂｅ（８２）は、ＮＰＮトランジスタ８２のベース−エミッタ間の電位差、Ｒ４は第１の抵抗８９の値を示す）となる。このことから、第１の定電圧源８８が温度特性を有さないことにより、電流Ｉ３の温度特性は、第１の抵抗８９の温度特性を除くと、ＰＮＰトランジスタ８１のベース−エミッタ間の電位差の温度特性と、ＮＰＮトランジスタ８２のベース−エミッタ間の電位差の温度特性との差異のみになる。したがって、この差異は非常に小さい値で、誤差の範囲内であるので、図４に示す定電流回路の温度特性は、略第１の抵抗８９の温度特性のみに依存することになる。このことから、第１の抵抗８９と、第１の出力回路の第１の出力抵抗（図１に４２で示す）とを、同じ種類の抵抗（同じ温度特性を有する抵抗）を用いて形成することにより、第１の出力回路のアナログ出力波形の振幅のばらつきを抑制できて、第１の出力回路のアナログ出力波形の温度依存性を極小にできる。
【００６８】
図５は、第１の出力回路が備える第１の基準電圧の一例を示す図である。図示しないが、第２の出力回路が備える第２の基準電圧は、上記第１の基準電圧と同等である。図５に９１で示す第１の抵抗と、９２で示す第２の抵抗とは、同じ種類の抵抗（同じ温度特性を有する抵抗）である。
【００６９】
この例では、図５に示すように、第１の基準電圧９５は、第１の電圧である調整電圧Ｖｓとグランドとの間に直列に接続された第１の抵抗９１と第２の抵抗９２の間のノードと、グランドとの電位差になっている。
【００７０】
図５に示すように、第１の基準電圧９５を、調整電圧Ｖｓとグランドとの間に直列に接続された同じ種類の第１の抵抗９１と第２の抵抗９２の間のノードと、グランドとの電位差にすれば、基準電圧の温度特性を、調整電圧Ｖｓの温度特性と同じ傾向の温度特性にできるので、第１の出力回路が出力する第１のアナログ信号の波形の温度依存性を補償するように調整電圧ＶＳを設定することによって、入力ノイズ特性を大幅に低減できて、ダイナミックレンジを大きくできる。
【００７１】
このように、第１の基準電圧を、調整電圧生成回路からの第１の電圧を抵抗分割した分圧にし、第２の基準電圧を、調整電圧生成回路からの第２の電圧を抵抗分割した分圧にすると、第１の基準電圧の温度特性を、第１の電圧の温度特性に略一致する温度特性に設定できると共に、第２の基準電圧の温度特性を、第２の電圧の温度特性に略一致させることができる。したがって、第１および第２の出力回路が出力した夫々のアナログ信号の波形の温度によるばらつきを抑制することができて、第１および第２の出力回路が出力した夫々のアナログ信号の温度依存性を小さくできて、夫々のアナログ信号のダイナミックレンジを大きくすることができる。
【００７２】
一般に、電源電圧をＶｃｃとすると、回路の出力電圧の最小は、グランド＋α、出力電圧の最大は、Ｖｃｃ−α（αは小さな電位）となり、第１および第２の出力回路の第１および第２の出力抵抗の値は、微妙に変動する。
【００７３】
この実施形態では、第１の出力抵抗４２および第２の出力抵抗５２を、抵抗島構造とし、第１および第２の出力抵抗４２,５２の電位を浮かせる（電位を付与する）ことによって、基板電位が素子に悪影響を与える効果であるバックゲート効果を低減するようにしている。
【００７４】
尚、抵抗島を形成する方法としては、例えば、基板がＰ型基板であった場合、Ｐ型基板上にＮ型のエキタピシャル層を形成し、それをＰ型領域（Ｐ型アイソレーション）で分離して、Ｎ領域の島を作成し、更に、このＮ領域の島の一部にＢ＋イオン等の＋イオンを打ち込んでＮ＋領域を作成し、Ｎ領域におけるＮ＋領域以外の領域に第１の出力抵抗（または第２の出力抵抗）を形成することによって作成する。そして、このＮ＋領域の島に電位を与えることによって、第１の出力抵抗（または第２の出力抵抗）の電位を浮かせる（抵抗島以外の領域と独立に、所定の電位を付与する）ようにする。
【００７５】
また、この実施形態では、上記第１の出力抵抗４２および第２の出力抵抗５２を、ポリシリコン高抵抗で形成し、基板電位が素子に悪影響を与える効果であるバックゲート効果を更に低減するようにしている。
【００７６】
上記のように、第１の出力抵抗４２および第２の出力抵抗５２の電位を浮かせると共に、第１の出力抵抗４２および第２の出力抵抗５２をポリシリコン高抵抗で形成することにより、第１のアナログ信号（または第２のアナログ信号）の出力サイン波がどれだけ３角波に近いかを示す尺度であるリニアリティを優れたものにできる。このことから、出力波形のダイナミックレンジを大きくすることができて、動作に要する電力を低減することができる。
【００７７】
図６は、図１に４２および５２で示す第１および第２の出力抵抗と、この第１および第２の出力抵抗に流れ込む電流を構成する定電流回路の抵抗の基板上のレイアウトを示す図である。
【００７８】
第１の出力抵抗４２は、図６にＲＯＡで示す複数の第１の抵抗素子で構成され、第２の出力抵抗５２は、図６にＲＯＢで示す複数の第２の抵抗素子で構成されている。
【００７９】
また、第１の出力抵抗に流れ込む電流を構成する定電流回路の抵抗をＲ１Ａと示し、第２の出力抵抗に流れ込む電流を構成する定電流回路の抵抗をＲ１Ｂと示している。
【００８０】
尚、上記添え字ＯＡや１ＡのＡは、出力電圧ＶＯＡの出力に関係するＡチャネルを構成する構成する抵抗であることを示し、上記添え字ＯＢや１ＢのＢは、出力電圧ＶＯＢの出力に関係するＢチャネルを構成する構成する抵抗であることを示している。
【００８１】
図６に示すように、隣接するＲ１ＡとＲ１Ｂの両側に、Ｒ１ＡとＲ１Ｂも含めてＲＯＡとＲＯＢをＡチャネルとＢチャネルが交互になるように配置すると、Ａチャネル、Ｂチャネルの出力振幅のアンバランスを、レイアウトパターンでチップサイズを大きくすることなく抑えることができて、抵抗ばらつきを抑制することができて、後段のＬＳＩの設計を容易にできて、この回路を備えるプリンタ本体等の機器の製造コストを低減することができる。
【００８２】
図７（Ａ）は、上記実施形態の受光素子内蔵アナログ出力回路の出力アナログ波形の温度依存性（Ａチャネル）を示す図であり、図７（Ｂ）は、調整電圧生成回路で出力波形の温度特性を行わない場合の出力アナログ波形の温度依存性を示す図である。
【００８３】
図７（Ａ）に示すように、上記実施形態の波形の場合、波形の山の部分の振幅の差異（変動）が３０２ｍＶ（−２５℃〜７５℃）となっており、図７（Ｂ）に示す従来の波形の場合の値４６１ｍＶよりも大幅に小さな値になっている。また、図６（Ａ）に示すように、上記実施形態の場合、出力サイン波がどれだけ３角波に近いかを示す尺度であるリニアリティが維持されている一方、図７（Ｂ）に示す従来の波形の場合、リニアリティが崩れていることがわかる。図７（Ａ）に示す波形の山の部分の振幅の差異（波形の振幅の温度に対する変動）３０２ｍＶは、様々な回路の波形の山の部分の振幅の差異の値の中の略極小値になっている。
【００８４】
このように、波形の振幅の中心電位の温度特性を一定に保つようにした上記実施形態の受光素子内蔵アナログ出力回路では、アナログ出力波形をできる限り大きくとることができるので、出力波形のダイナミックレンジを大きくすることができて、動作に要する電力を低減することができる。
【００８５】
上記実施形態の回路を、インクジェットプリンタのインクヘッドの位置（インク発射の位置）の位置決めや紙送りの位置決めに用いられているアナログ信号出力エンコーダに使用すると、上記インクヘッドの位置の位置決めや紙送りの位置決めを高精度に行うことができる。
【００８６】
また、上記実施形態の回路を、ロボットの関節部分に用いられるアナログ信号出力エンコーダに使用すると、ロボットの動作を精密に制御することができる。
【図面の簡単な説明】
【００８７】
【図１】この発明の一実施形態の受光素子内蔵アナログ出力回路のブロック図である。
【図２】図２（Ａ）は、第１の出力回路の一例を示す図であり、図２（Ｂ）は、定電流回路の一例を示す図である。
【図３】図３（Ａ）は、バンドギャップを利用した調整電圧生成回路を示す図であり、図３（Ｂ）は、定電流回路の他の例を示す図である。
【図４】定電流回路の一例を示す図である。
【図５】図５は、第１の出力回路が備える第１の基準電圧の一例を示す図である。
【図６】第１および第２の出力抵抗と、この第１および第２の出力抵抗に流れ込む電流を構成する定電流回路の抵抗の基板上のレイアウトを示す図である。
【図７】図７（Ａ）は、上記実施形態の受光素子内蔵アナログ出力回路の出力アナログ波形の温度特性（Ａチャネル）を示す図であり、図７（Ｂ）は、従来の受光素子内蔵アナログ出力回路の出力アナログ波形の温度特性を示す図である。
【符号の説明】
【００８８】
１  第１のフォトダイオード
２  第１のプリアンプ
７  第２のフォトダイオード
８  第２のプリアンプ
１３  第３のフォトダイオード
１４  第３のプリアンプ
１９  第４のフォトダイオード
２０  第４のプリアンプ
３０  第５の演算増幅器
３１  第６の演算増幅器
３５  調整電圧生成回路
４０,６５  第１の出力回路
４１  第７の演算増幅器
４２,６７  第１の出力抵抗
４３,６６,９５  第１の基準電圧
５０  第２の出力回路
５１  第８の演算増幅器
５２  第２の出力抵抗
５３  第２の基準電圧
７０,８０  定電流回路
８８  第１の定電圧源
８９  第１の抵抗
９１  第１の抵抗
９２  第２の抵抗
９５  第１の基準電圧
ＲＯＡ  第１の抵抗素子
ＲＯＢ  第２の抵抗素子
【図１】
2005109645.tif 000003
【図２】
2005109645.tif 000004
【図３】
2005109645.tif 000005
【図４】
2005109645.tif 000006
【図５】
2005109645.tif 000007
【図６】
2005109645.tif 000008
【図７】
2005109645.tif 000009