(57)【要約】【課題】  基板が大型化され発生する設備自体の能力による不良を減少させこれによって惹起される画面染みを低減することができる新しい露光方法を提供する。また、縦線不良を減少させ良品率を向上させることができる液晶表示装置の薄膜トランジスタ基板の製造方法を提供する。【解決手段】  本発明に係る露光方法は、マスクの上部で光が所定の方向にスキャンされる方式でマスクに描かれたパターンが基板上に転写される露光方法であって、第１ステップと第２ステップとを備える。第１ステップでは、第１金属層のパターンが基板上に転写される。第２ステップでは、第２金属層のパターンが基板上に転写される。第１方向と第２方向とは、互いに交差する方向である。第１方向は、第１金属層のパターンが長く形成されている方向である。第２方向は、第２ステップにおいて光がスキャンされる方向である。【選択図】      図１３
2005018074.tif 000002
【特許請求の範囲】
【請求項１】
マスクの上部で光が所定の方向にスキャンされる方式で前記マスクに描かれたパターンが基板上に転写される露光方法であって、
第１金属層のパターンが前記基板上に転写される第１ステップと、
第２金属層のパターンが前記基板上に転写される第２ステップと、
を備え、
前記第１金属層のパターンが長く形成されている方向である第１方向と前記第２ステップにおいて光がスキャンされる方向である第２方向とは、互いに交差する方向である、
露光方法。
【請求項２】
前記第１方向と前記第２方向とは、互いに垂直な方向である、
請求項１に記載の露光方法。
【請求項３】
前記第１ステップと前記第２ステップとの間において、絶縁層が前記基板上に転写される第３ステップをさらに備え、
前記第１金属層のパターンと前記第２金属層のパターンとは、前記絶縁層を媒介にしてカップリングによるキャパシタンスを形成する、
請求項１に記載の露光方法。
【請求項４】
前記第１金属層のパターンは、液晶表示装置におけるデータラインであり、
前記第２金属層のパターンは、前記液晶表示装置における画素電極である、
請求項１に記載の露光方法。
【請求項５】
前記第１ステップと前記第２ステップとの間において、絶縁層が前記基板上に転写される第３ステップをさらに備え、
前記第２ステップでは、前記第１方向と交差する方向に光がスキャンされる、
請求項３に記載の露光方法。  
【請求項６】
前記基板は、１７インチ以上のサイズを有する液晶表示装置を形成するための基板である、
請求項１に記載の露光方法。
【請求項７】
前記基板は、１９インチＰＶＡモードの液晶表示装置を形成するための基板である、
請求項１に記載の露光方法。
【請求項８】
前記第１金属層のパターンと前記第２金属層のパターンとの間の間隔は、６．２５μｍ以上である、
請求項５に記載の露光方法。
【請求項９】
少なくとも前記第１ステップと前記第２ステップとにおいて使用される前記マスクは、１度に１つのセルを露光させることが可能なマスクである、
請求項１に記載の露光方法。
【請求項１０】
前記第１金属層のパターン及び前記第２金属層のパターン以外のパターンの形成に使用される前記マスクは、１度に２以上のセルを露光させることが可能なマスクである、
請求項９に記載の露光方法。
【請求項１１】
基板上にデータラインが形成される第４ステップと、
前記第４ステップよりも後に、前記基板上に絶縁膜が形成される第５ステップと、
前記第５ステップよりも後に、前記基板上に画素電極が形成される第６ステップと、
を備え、
前記第６ステップでは、前記データラインが長く形成されている方向である第３方向と交差する方向である第４方向に、前記画素電極のパターンが描かれたマスクの上部で光がスキャンされることにより、前記画素電極のパターンが前記基板上に転写されて、前記基板上に前記画素電極が形成される、
液晶表示装置用薄膜トランジスタ基板の製造方法。
【請求項１２】
前記第３方向と前記第４方向とは、垂直な方向である、
請求項１１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
【請求項１３】
前記基板上に形成される前記データラインと前記画素電極との間の間隔は、６．２５μｍ以上である、
請求項１１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。      
【請求項１４】
少なくとも前記第４ステップと前記第６ステップとにおいて使用される前記マスクは、１度に１つのセルを露光させることが可能なマスクである、
請求項１１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
【請求項１５】
前記データライン及び前記画素電極以外のパターンの形成に使用される前記マスクは、１度に２以上のセルを露光させることが可能なマスクである、
請求項１１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。      
【請求項１６】
前記基板上にゲート配線層が形成される第７ステップと、
前記ゲート配線層がエッチングされてゲートライン、ゲート端及びゲート電極を含むゲート配線が形成される第８ステップと、
ゲート絶縁膜が形成される第９ステップと、
半導体層パターン及び抵抗性接触層パターンが形成される第１０ステップと、
データ配線膜が形成される第１１ステップと、
前記データ配線膜の上部にフォトレジスト層が形成される第１２ステップと、
前記第４ステップよりも後であって前記第５ステップよりも前に、前記絶縁膜にコンタクトホールが形成される第１３ステップと、
前記基板上に透明導電膜が形成される第１４ステップと、
をさらに備え、
前記第４ステップでは、前記第１２ステップよりも後に、前記データラインのパターンが描かれた前記マスクの上部で光がスキャンされて、前記データラインのパターンが前記基板上に転写されて、前記データ配線膜が前記フォトレジストを介してエッチングされることにより、前記基板上に前記データラインが形成され、
前記第６ステップでは、前記第１４ステップよりも後に、前記画素電極のパターンが前記基板上に転写されて、前記透明導電膜がエッチングされることにより、前記基板上の前記コンタクトホールを含む部分に前記画素電極が形成される、
請求項１１から１５のいずれか１項に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
【請求項１７】
前記第４ステップでは、前記データラインと連結されているデータ端と、前記データラインと連結され前記ゲート電極付近に位置するソース電極と、前記ゲート電極に対して前記ソース電極の向かい側に位置するドレーン電極とが、前記基板上にさらに形成され、
前記第１３ステップでは、前記ゲート端、前記データ端及び前記ドレーン電極の上部に形成されている前記絶縁膜がエッチングされることにより、前記ゲート端、前記データ端及び前記ドレーン電極の表面の少なくとも一部が露出され、前記コンタクトホールが形成され、
前記第６ステップでは、前記画素電極が前記ドレーン電極に接触するように形成され、前記ゲート端に接触させるための補助ゲート端と、前記データ端に接触させるための補助データ端とが、前記基板上の前記コンタクトホールを含む部分にさらに形成される、
請求項１６に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
【請求項１８】
前記基板上にゲート配線層が形成される第７ステップと、
前記ゲート配線層がエッチングされてゲートライン、ゲート端及びゲート電極を含むゲート配線が形成される第８ステップと、
ゲート絶縁膜が形成される第９ステップと、
半導体層及び抵抗性接触層が形成される第１５ステップと、
データ配線膜が形成される第１１ステップと、
前記データ配線膜の上部にフォトレジスト層が形成される第１２ステップと、
前記半導体層のパターンと前記抵抗性接触層のパターンと前記データ配線膜のパターンとが前記基板上に形成される第１６ステップと、
前記第４ステップよりも後であって前記第５ステップよりも前に、前記絶縁膜にコンタクトホールが形成される第１３ステップと、
前記基板上に透明導電膜が形成される第１４ステップと、
をさらに備え、
前記第４ステップでは、前記第１２ステップよりも後に、前記データラインのパターンが描かれた前記マスクの上部で光がスキャンされて、前記データラインのパターンが前記基板上に転写されて、前記データ配線膜が前記フォトレジストを介してエッチングされることにより、前記基板上に前記データラインが形成され、
前記第６ステップでは、前記第１４ステップよりも後に、前記画素電極のパターンが前記基板上に転写されて、前記透明導電膜がエッチングされることにより、前記基板上の前記コンタクトホールを含む部分に前記画素電極が形成され、
前記第４ステップでは、前記マスクの上部で光がスキャンされることにより、前記フォトレジスト層が分解除去される第１部分、前記フォトレジスト層が分解されずに形成される第２部分、前記フォトレジスト層が部分的に分解されて前記第２部分よりも薄い厚さで形成される第３部分とが形成され、前記データ配線膜が前記第１部分と前記第２部分と前記第３部分とを介してエッチングされることにより、前記データラインと連結され前記ゲート電極付近に位置するソース電極と、前記ゲート電極に対して前記ソース電極の向かい側に位置するドレーン電極とが、前記基板上にさらに形成される、
請求項１１から１５のいずれか１項に記載の
液晶表示装置用薄膜トランジスタ基板の製造方法。
【請求項１９】
前記第４ステップでは、前記第１部分が前記ソース電極と前記ドレーン電極との間の上部に位置するように形成され、前記第２部分が前記データ配線と前記ソース電極と前記ドレーン電極との上部に位置するように形成される、
請求項１８に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は露光方法及びこれを用いる液晶表示装置の薄膜トランジスタ基板の製造方法に関する。
【背景技術】
【０００２】
一般に、表示装置は電気的信号を視覚的な信号に変換させて人間が直接情報を認識することができるように映像で表示するのに使用される電気光学的な装置である。このような表示装置のうち液晶表示装置は共通電極とカラーフィルターなどが形成されている上部基板、薄膜トランジスタと画素電極などが形成されている下部基板及びこれらの間に形成された液晶層で構成される。液晶表示装置は上部及び下部基板に形成されたそれぞれの電極に電圧を印加して液晶層の液晶分子の配列を変化させて透過される光の量を調節する。
【０００３】
液晶表示装置はビデオカメラのビューファインダ（ｖｉｅｗ  ｆｉｎｄｅｒ）やカラーＴＶまたは高鮮明投射型ＴＶ、パソコン、ワープロ、液晶モニターなどの情報表示端末などの各種の分野で応用され、開発、商品化がさらに活発に行われている。特に、スイッチング素子として薄膜トランジスタを用いるアクティブマトリックス型方式のＴＮ液晶表示装置は大容量の表示をしても高いコントラストが保持されるという特徴を有している。
【０００４】
アクティブマトリックス型液晶表示装置はマトリックス状に配置された画素電極にそれぞれＴＦＴなどのスイッチング素子を備え、それらのスイッチング素子を経て各画素電極に液晶の光学特性を制御する電気信号を独立的に供給する。  
液晶表示装置の２つの基板のうち一つの基板は電極に印加される電圧をスイッチングする薄膜トランジスタを有する薄膜トランジスタ基板（またはアレー基板）からなる。
【０００５】
薄膜トランジスタ基板には薄膜トランジスタの外にも薄膜トランジスタのゲート電極に連結されたゲートライン、データ（ソース）電極に連結されたデータライン及び外部から信号の印加を受けてゲートライン及びデータラインにそれぞれ伝達するゲートパッド及びデータパッドが形成されている。ゲートラインとデータラインとが交差して定義される画素領域には薄膜トランジスタのドレーン電極と電気的に連結されている画素電極が形成されている。
【０００６】
このような液晶表示装置を駆動するとき、データラインには正極性（＋）電圧と負極性（−）電圧が周期的に反転されて入力され、画素電極の電圧はデータラインに伝達される電圧の変動により変化する。
ゲートライン、データライン及び画素電極は写真露光装置を用いるフォトリソグラフィ工程を通じて薄膜トランジスタ基板に形成される。このとき、写真露光工程として一つの基板に対して幾つかのブロックで分けて実施するステッパ（ｓｔｅｐｐｅｒ）方式または一度の工程で実施するアライナー方式が利用されることがある。
【０００７】
基板に対する一般的な露光方式についてケノン露光器を例に挙げて簡略に説明する。
図１には一般の露光光学系を示すための概略図であり、図２には露光時プレートとマスクとの関係を示すための平面図である。
図１に示すように、露光光学系は大きく基板上に転写する所定のパターンが形成されたマスク３１０、屈曲型スリット状照明光源３２０、大型ミラー３９０、凹面鏡３４０、凸面鏡３５０及び基板が搭載されるプレート３６０を含む。
【０００８】
照明光源３２０がスキャン方向に移動しマスク３１０を経由すると、マスク３１０を通過した光が大型ミラー３９０、凹面鏡３４０、凸面鏡３５０などを経て屈曲型スリット照明３７０としてプレート３６０上の基板に転写される。
図２に、マスク３１０上にスキャンニングされる光の方向とプレート３６０との関係を示した。マスク３１０内には２つのセルが配置されており、光源３２０はマスク上で屈曲型にスキャンニングされマスク上に形成されたパターンをそのままセル上に転写させる。一度のスキャンニングで工程生産性を向上させるためにセルはできるだけ多くの数で配置するようにする。
【０００９】
ところで、このような露光工程の実施時には露光器が精密であっても整列誤差は発生する。特に、画素電極とデータラインとを互いに異なる層に形成する場合には露光工程が互いに異なるので画素電極とデータラインとの間の間隔が設計値より大きく変動する。このとき、データラインと画素電極との間で絶縁膜を媒介にして発生するカップリング容量の変動が発生し、これによって実質的に同じ階調電圧を印加しても画素電極とデータラインとの間隔が異なることにより階調電圧の変動が発生する。
【００１０】
露光器としてステッパを用いる場合には一つの表示領域を幾つかのブロックで分けて露光工程を実施するようにするので、画素電極とデータラインとの間隔がブロック毎に互いに異なる。これによって、ブロックを単位として異なる明るさで画像が表示されて碁盤形状のスティッチ不良が表れる。
露光器としてアライナーを使用する場合にも露光器自体の工程能力によってまたはセル内の層間オーバーレイがずれ画面染みが派生するようになる。このような染みは画面上で主に縦線形状で示されるので縦線染みとも呼ぶ。
【００１１】
図３及び図４にはセル内でデータラインと画素電極との間のオーバーレイずれによるパターンサイズ変動を示す図面である。図３は一つのセル内で１２箇所の測定ポイントを示し、図４は各測定ポイントでのパターンサイズを一列に示す。
図３及び図４に示されたように、実際に形成されるデータラインと画素電極との間の間隔は、測定ポイントによって局部的な差異があることを確認することができる。このような差異がデータラインと画素電極との間におけるカップリングキャパシタンスの変動を惹起して階調電圧を発生させることがある。このような階調電圧変動分の微細な差異が画面上では微細な輝度差異で示され外見上縦線の帯形態で示される。
【００１２】
カップリングキャパシタンス変動の範囲を低減するための方法のうち最も基本的な方法として、画素電極とデータラインとの間隔を測定し、この間隔を基準にして露光器の座標を補正する方法がある。実際にこのような方法を通じて、画素電極とデータラインとの間隔は許容値以内に管理されている。「特許文献１」では、画素電極とデータラインとの間隔及びデータラインの幅が狭くなっても画素電極とデータラインとの間隔を正確に測定することができる薄膜トランジスタ基板が開示されている。
【００１３】
また、「特許文献２」では、ステッパを用いる露光工程の実施時に整列の差異によって発生するデータラインと画素電極との間のカップリング容量の変動の問題を解決するためにソース電極を画素電極と一体に形成する方法が開示されている。
【特許文献１】韓国特許第１９９９−８１０２５号公報
【特許文献２】韓国特許第１９９９−４１９５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、最近では、基板が大型化されマスクの最大露光領域までセルを配置する露光工程が実施されている。このとき、マスク設備自体の工程能力によりセル内で層間オーバーレイがずれて発生する縦線不良に対しては解決方法がないのが実情である。特に、ガラス基板が大型化されるほど局部的なオーバーレイのずれによる不良が良品率減少の主な要因となっている。    
【００１５】
本発明は、基板が大型化され発生する設備自体の能力による不良を減少させこれによって惹起される画面染みを低減することができる新しい露光方法を提供することを目的とする。
本発明は、前記した露光方式を適用することにより縦線不良を減少させ良品率を向上させることができる液晶表示装置の薄膜トランジスタ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
第１発明に係る露光方法は、マスクの上部で光が所定の方向にスキャンされる方式でマスクに描かれたパターンが基板上に転写される露光方法であって、第１ステップと第２ステップとを備える。第１ステップでは、第１金属層のパターンが基板上に転写される。第２ステップでは、第２金属層のパターンが基板上に転写される。第１方向と第２方向とは、互いに交差する方向である。第１方向は、第１金属層のパターンが長く形成されている方向である。第２方向は、第２ステップにおいて光がスキャンされる方向である。
【００１７】
この露光方法では、第１ステップにおいて、第１金属層のパターンが基板上に転写される。これにより、第１金属層のパターンが基板上に形成され得る。第１金属層のパターンが形成された後に、第１金属層のパターンの上部に絶縁膜層が形成され得る。第２ステップにおいて、第２金属層のパターンが基板上に転写される。これにより、第２金属層のパターンが基板上に形成され得る。すなわち、第１金属層のパターンと第２金属層のパターンとが、絶縁膜層を介して、カップリングによるキャパシタンスを形成させ得る。第１方向と第２方向とは、互いに交差する方向である。これにより、第２金属層のパターンが第２方向に変動して形成されたとしても、第１金属層のパターンと第２金属層のパターンとの間隔は変動しにくい。この結果、第１金属層のパターンと第２金属層のパターンとのカップリングによるキャパシタンスが変動しにくい。
【００１８】
したがって、第１金属層のパターンと第２金属層のパターンとのカップリングによるキャパシタンスが変動しにくいので、縦線不良による画面染みが発生することを低減することができる。このため、基板が大型化され発生する設備自体の能力による不良を減少させこれによって惹起される画面染みを低減することができる。また、縦線不良を減少させ良品率を向上させることができる。
【００１９】
第１１発明に係る液晶表示装置用薄膜トランジスタ基板の製造方法は、第４ステップと第５ステップと第６ステップとを備える。第４ステップでは、基板上にデータラインが形成される。第５ステップでは、第４ステップよりも後に、基板上に絶縁膜が形成される。第６ステップでは、第５ステップよりも後に、基板上に画素電極が形成される。第６ステップでは、第４方向に、画素電極のパターンが描かれたマスクの上部で光がスキャンされることにより、画素電極のパターンが基板上に転写されて、基板上に画素電極が形成される。第４方向は、第３方向と交差する方向である。第３方向は、データラインが長く形成されている方向である。
【００２０】
この液晶表示装置用薄膜トランジスタ基板の製造方法では、第４ステップにおいて、基板上にデータラインが形成される。第５ステップにおいて、第４ステップよりも後に、基板上に絶縁膜が形成される。第６ステップでは、第５ステップよりも後に、基板上に画素電極が形成される。すなわち、データラインと画素電極とが、絶縁膜層を介して、カップリングによるキャパシタンスを形成させ得る。第３方向と第４方向とは、互いに交差する方向である。これにより、画素電極が第２方向に変動して形成されたとしても、データラインと画素電極との間隔は変動しにくい。この結果、データラインと画素電極とのカップリングによるキャパシタンスが変動しにくい。
【００２１】
したがって、第１金属層のパターンと第２金属層のパターンとのカップリングによるキャパシタンスが変動しにくいので、縦線不良による画面染みが発生することを低減することができる。このため、基板が大型化され発生する設備自体の能力による不良を減少させこれによって惹起される画面染みを低減することができる。また、縦線不良を減少させ良品率を向上させることができる。
【発明の効果】
【００２２】
第１発明に係る露光方法では、第１金属層のパターンと第２金属層のパターンとのカップリングによるキャパシタンスが変動しにくいので、縦線不良による画面染みが発生することを低減することができる。このため、基板が大型化され発生する設備自体の能力による不良を減少させこれによって惹起される画面染みを低減することができる。また、縦線不良を減少させ良品率を向上させることができる。
【００２３】
第１１発明に係る液晶表示装置用薄膜トランジスタ基板の製造方法では、第１金属層のパターンと第２金属層のパターンとのカップリングによるキャパシタンスが変動しにくいので、縦線不良による画面染みが発生することを低減することができる。このため、基板が大型化され発生する設備自体の能力による不良を減少させこれによって惹起される画面染みを低減することができる。また、縦線不良を減少させ良品率を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して本発明の望ましい一実施形態をより詳細に説明する。
液晶表示装置において、縦線不良は、一般に、画面が大型化され解像度が高いほどひどく表れる。これに加えて、ＴＮ（ｔｗｉｓｔｅｄ  ｎｅｍａｔｉｃ）モードに比べてＰＶＡモードでさらにひどく表れる。ＰＶＡモードは垂直配向モードとも呼ばれ、光の透過率が大きく広光視野角化が容易であり最近注目されるモードである。このような縦線不良発生の最も大きな原因を把握するために１９インチ‐ＰＶＡモードで層間シフトによる縦線マージンについてシミュレーションを実施した。その結果、縦線染みが発生する主な因子はデータラインと画素電極との間のカップリングであることを確認することができる。
【００２５】
そして、一般のＰＶＡモードがＴＮモードに比べて縦線不良に脆弱な理由を把握するために１９インチ−ＰＶＡモードと１７インチ−ＴＮモードに対して比較シミュレーションを実施した。縦線不良が最もよく視認される階調は１９インチ−ＰＶＡモード：６０階調/２５６階調、１７インチ−ＴＮモード：４０階調/２５６階調であることが分かり、このとき｜Ｖｄ｜はそれぞれ４．６Ｖ、６．９Ｖであった。その結果を下記する表１に要約して示す。
【００２６】
【表１】
2005018074.tif 000003
脆弱階調で２つのモードにおいて、１階調電圧が表１のように差異が示される理由は次のようである。
ＴＮ−ＰＶＡ相関性で背景画面より少し明るい低階調領域で縦線不良が視認されるが、このとき、電圧−透過率曲線の傾斜度（ｓｔｅｅｐｎｅｓｓ）側面でＰＶＡモードがＴＮモードに比べてさらに急激に電圧が変わるからである。これをグラフで示すと次のようである。
【００２７】
図５及び図６には１７インチ−ＴＮモード及び１９インチ−ＰＶＡモードでの液晶電圧と透過率との相関関係及び液晶電圧と液晶キャパシタンスとの相互関係をグラフで示した。図面で、グラフＡはＴＮモードについて示し、グラフＢはＰＶＡモードについて示している。
図５に示すように、グラフＡに比べてグラフＢは円で表示された部分を比較するとき、傾斜度が高い。即ち、ＰＶＡモードの場合に少ない電圧変化のみで透過率の変化が大きくなることが示されている。これは若干の電圧変化により輝度差異が大きく示され容易に染みを発生させることを示している。図６の場合にも同様に、ＰＶＡモードについて示したグラフＢの場合に、ＴＮモードについて示したグラフＡに比べて小さい電圧変化により液晶キャパシタンスの変化がさらに大きいことを確認することができる。
【００２８】
これに加えて、ＴＮモードの場合には、電圧が印加されないノーマル状態でホワイトモードであり、電圧が印加されたときブラックモードである。これによって、ブラックモードで若干の電圧差による輝度変化は視認が容易ではない。しかし、ＰＶＡモードの場合には、電圧が印加されないノーマル状態でブラックモードであり、電圧が印加されたときホワイトモードである。これによって、ホワイトモードでの若干の電圧差によっても輝度変化が大きく示される側面もある。
【００２９】
データラインと画素電極とのオーバーレイずれがカップリングキャパシタンス変動の主な要因であるが、これは画素電極露光時のマスクスキャン方向とデータラインの長さ方向とが同一な場合さらにひどい。これは、データラインと画素電極との間のオーバーレイのマージンが小さいからである。また、露光設備は、ステージの振動、フライアイ（ｆｌｙ−ｅｙｅ）のフォーカシング散布などに対してスキャンニング方向に脆弱であるからである。従って、マスクのスキャン方向とデータライン長さ方向との相関性が重要であるが、１９インチ製品のようにセルサイズが大きくて露光設備のマスク露光可能領域を最大限に使用する場合、セル内にデータラインと画素電極とのオーバーレイ管理が必須である。結局このような問題を解決するために本発明において、画素電極露光時のマスクスキャン方向とデータラインの長さ方向とを垂直に配置することを提案する。
【００３０】
図７〜図９は、マスクスキャン方向によるマスク配置方式を示す図面である。図７には、現在ロングマスク１１内にセルＣ１、Ｃ２を配置してスキャンニングする方式を示した。特に、縦線染み管理が強く要望される１９インチＰＶＡモードの場合現在、図２に示されたように露光時フォト工程の効率を高めるためにロングマスクにセルを２枚配置してスキャンニングを実施している。ところで、このような方式によると、データライン長さ方向がスキャンニング方向と同一なので縦線染みが発生しやすい。これに対して、図８に示されたように、マスクのスキャン方向とデータラインの長さ方向とを垂直にし、ロングマスク１１内に２枚のセルＣ３、Ｃ４を配置することも考えられる。しかし、この場合、セル長さ方向に配置しなければならないのでロングマスク１１内に２枚のセルを配置することは不可能である。
【００３１】
従って、図９に示されたように、標準マスク１２を配置してマスクスキャン方向とデータライン方向とを垂直になるようにしなければならないが、この場合には一つのマスク内に１枚のセルＣ５のみが配置可能となる。
結局、本発明の方法により露光時マスクスキャン方向とデータラインの方向とを垂直にするためにはロングマスクの適用が不可能であるので、標準マスクを適用しなければならない。この場合、一つのマスク内に１枚のセルのみが配置可能であり、写真工程の効率が低下するので、縦線不良の決定的要因となる層の形成時のみ１枚のセルが配置される標準マスクを使用するようにする。即ち、データライン、画素電極などの形成時には１枚のセルのみ配置可能な標準マスクを使用し、ゲートライン、活性層、保護膜などのように縦線不良に大きな影響を及ぼさない他の層の形成時には露光時のスキャンニング方向に関係なしに工程の進行が可能であるので、２枚のセルが配置可能な既存のロングマスクを使用する方式で写真工程を進行することが効率の面から望ましい（ｍｉｘ  aｎｄ  ｍａｔｃｈ）。
【００３２】
本発明者は、このような露光工程での新しい配置方式適用に加えて、縦線不良を除去するためにデータラインと画素電極との間のオーバーレイマージンを増加させる他の方法を検討してみた。特に、縦線染みに脆弱な１９インチＰＶＡモードにおける１７インチＴＮモードの水準で染み発生率を減少させるための方法は次の通りである。
前述したように電圧−透過率曲線の傾斜度差異により染みに最も脆弱な階調でデータラインと画素電極オーバーレイが１μｍシフトされたとき１９インチＰＶＡモード輝度変化量が１７インチＴＮモードより大きくて縦線染みが容易に視認される。脆弱階調での輝度変化を表２及び図１０に示した。
【００３３】
【表２】
2005018074.tif 000004
図１０にはデータラインと画素電極との間のオーバーレイ（ｏｖｅｒｌａｙ）変動による輝度変化をグラフで示した。グラフＡは１９インチＰＶＡモードについて示した輝度変化グラフであり、グラフＢは１７インチＴＮモードについて示した輝度変化グラフである。グラフから脆弱階調での輝度変化量を比較するとき、１９インチＰＶＡモードでの輝度変化量を１７インチＴＮモードで許容可能な輝度変化量（１．１７階調）と同一の水準で管理するためにはデータラインと画素電極との間のオーバーレイ工程能力を１μｍから０．７μｍ以内の水準に高めて管理しなければならないことを確認することができる。ここで、１７インチＴＮモードで許容可能な輝度変化量（１．１７階調）は、縦線染みの不良を十分に低減可能な水準である。
【００３４】
また、１９インチＰＶＡモードでデータラインの線幅によってカップリングキャパシタンスが異なってくるが、例えば、データラインの線幅７μｍでありデータラインと画素電極との間の間隔がＡＣＩ（ａｆｔｅｒ  ｃｌｅａｎｉｎｇ  ｉｎｓｐｅｃｔｉｏｎ）基準で４．５μｍであるデザインを線幅が６μｍのデザインに変更した場合、線幅が１μｍ減少するため、データラインと画素電極との間の間隔が４．５μｍから５．０μｍに拡大する。このような線幅の管理を通じて縦線染みの階調について約０．３階調の改善効果（階調変動の低減）を期待することができる（図１２において、間隔が４．５μｍのときの階調変化が１．８６であり、間隔が５．０μｍのときの階調変化が１．６０であり、改善効果が１．８６−１．６０＝０．２６と概算される）。
【００３５】
図１１には１９インチＰＶＡモード及び１７インチＴＮモードでデータラインシフトによる階調変化特性をグラフで示した。図１１でグラフＡはＡＣＩ基準でデータラインと画素電極との間隔が４．５μｍであるＰＶＡモードに関し、グラフＢはデータラインと画素電極との間隔が５．０μｍであるＰＶＡモードに関するもので、グラフＣはデータラインと画素電極との間隔が４．５μｍであるＴＮモードに関するものである。グラフから、ＴＮモードに比べてＰＶＡモードでデータラインシフトによる階調変化量が大きく示され、同一のＰＶＡモードにおいてはデータラインと画素電極との間の間隔が短いほどデータラインシフトによる階調変化量が大きく示されることを確認することができる。従って、可能な限りこれらの間隔を広く保持することが望ましい。
【００３６】
しかし、データラインと画素電極との間の間隔を離隔させると開口率が減少するという短所があるので、これらの間隔を所望する分だけ広くすることはできない。これによって、開口率の減少を抑えつつ輝度変化量が許容可能な水準となるような離隔マージンを設定することが重要である。そのような離隔マージンを求めるために次のようなことを考察した。
【００３７】
図１２にはオーバーレイ１μｍ変動時におけるデータラインと画素電極との間の間隔による輝度変化量をグラフで示した。
工程管理能力が１μｍであり、データラインと画素電極とのオーバーレイを１μｍだけシフトしたときについて、データラインと画素電極との間の間隔を分けて輝度変化量をシミュレーションした。その結果、これらの間隔が６．５μｍの時１７インチＴＮの輝度変化量が１．１７以下の水準（許容可能な水準）に至る。しかし、開口率の減少のために、１９インチＰＶＡでは透過率４．３％（色再現性６５％）になり約０．２％だけ透過率が減少した。これを図１２に示されたようにグラフにマッチングさせたとき、ＴＮモードと同様の水準の輝度変化（許容可能な水準である１．１７）を有するＰＶＡモードでの間隔は約６．２５μｍであることが分かる。
【００３８】
以上のような考察に基づいて、結局縦線不良を減少させるためには、不良の主な要因となるデータラインと画素との間のカップリングキャパシタンス変動を減少させるためにこれらの層を形成するとき露光スキャンニング方向とデータラインの方向とが垂直になるように保持しなければならない。これに加えて、データラインと画素電極とのオーバーレイ管理能力を改善して（０．７μｍ以内の水準）、データラインと画素電極との間隔を適度に保持（約６．２５μｍ）することにより、さらに縦線不良を減少させることができる。
【００３９】
以下、本発明の一般の液晶表示装置用薄膜トランジスタの基板の製造方式に適用した具体的な実施形態を通じてさらに詳細に説明することにする。
図１３は本発明の第１実施形態による液晶表示装置用薄膜トランジスタ基板の平面図で、図１４は図１３に示された薄膜トランジスタ基板のII−II線に対する断面図であり、図１５は図１３に対する基板のIII−III線の対する断面図である。
【００４０】
まず、図１３及び図１４に示すように、絶縁基板１０上にクロム、アルミニウム−ネオジム合金などからなる第１ゲート配線層とアルミニウム−ネオジム合金、モリブデンなどからなる第２ゲート配線層との二重層で構成されるゲート配線層が形成されている。ゲート配線層をエッチングして第１ゲート配線２２１、２４１、２６１及び第２ゲート配線２２２、２４２、２６２を含むゲート配線を形成する。ゲート配線は横方向に延伸しているゲートライン２２、ゲートライン２２の端に連結されていて外部からのゲート信号の印加を受けてゲートラインに伝達するゲート端２４及びゲートライン２２に連結されている薄膜トランジスタのゲート電極２６を含む。
【００４１】
基板１０上には窒化珪素ＳｉＮｘからなるゲート絶縁膜３０がゲート配線２２、２４、２６を被覆している。
ゲート電極２６のゲート絶縁膜３０上部には非晶質珪素などの半導体からなる半導体層パターン４５が島形状で形成されている。半導体層パターン４５の上部にはシリサイドまたはｎ型不純物が高濃度でドーピングされているｎ+水素化非晶質珪素などの物質からなる抵抗性接触層パターン５５、５６がそれぞれ形成されている。
【００４２】
抵抗性接触層パターン５５、５６及びゲート絶縁膜３０上にはＮｉ−シリサイド層及び第２金属物質層の二重層で構成されたデータ配線層が形成されている。データ配線層をエッチングしてデータ配線６２、６５、６６、６８を形成する。データ配線は縦方向に形成されてゲートライン２２と交差して画素を定義するデータライン６２、データライン６２の分枝であり抵抗性接触層パターン５５の上部まで延伸されているソース電極６５、データライン６２の一方の端に連結されており。外部からの画像信号の印加を受けるデータ端６８、ソース電極６５と分離されゲート電極２６に対してソース電極６５と反対側の抵抗性接触層パターン５６上部に形成されているドレーン電極６６を含む。データ配線６２、６５、６６、６８及びこれらが塞いでない半導体層パターン４５上部には保護膜７０が形成されている。
【００４３】
保護膜７０にはドレーン電極６６及びデータ端６８をそれぞれ露出させる第２及び第３コンタクトホール７６、７８が形成され、ゲート絶縁膜３０と共にゲート端２４を露出させる第１コンタクトホール７４が形成されている。このとき、ゲート端２４及びデータ端６８を露出させる第１及び第３コンタクトホール７４、７８は角を有するか円形の多様な形状で形成される。
【００４４】
保護膜７０上には第２コンタクトホール７６を通じてドレーン電極６６と電気的に連結され画素に位置する画素電極８２が形成されている。また、保護膜７０上にはコンタクトホール７４、７８を通じてそれぞれゲート端２４及びデータ端６８と連結されている補助ゲート端８６及び補助データ端８８が形成されている。ここで、画素電極８２と補助ゲート及びデータ端８６、８８はＩＺＯ、ＩＴＯなどからなる。
【００４５】
画素電極８２はデータライン６２と所定の間隔を置いて離隔されて形成されている。また、画素電極８２をデータライン６２と一部重畳するように形成して開口率を極大化することもできる。
図１５に示すように、データライン６２と画素電極８２との間のカップリングキャパシタンスを示すための図面である。データライン６２と画素データライン８２との間隔はＬ1、Ｌ2、Ｌ3及びＬ4で示され、これらの間隔によりカップリングキャパシタンスはＣ1、Ｃ2、Ｃ3、及びＣ4で示される。各パターンがデザインにより正確な間隔で形成されると間隔Ｌ1、Ｌ2、Ｌ3及びＬ4は同一に形成されこれによって、カップリングキャパシタンスＣ1、Ｃ2、Ｃ3及びＣ4も同一の値で示される。しかし、前述したように露光時オーバーレイずれなどの原因によりパターン間の間隔がずれると、その部分でカップリングキャパシタンス変動が惹起され、階調電圧が変動し、結局は縦線不良が発生する。なお、図１５において、データライン６２とゲート絶縁膜３０との間には、抵抗性接触層と半導体層とがデータライン６２と同様の形状でさらに形成されていてもよい。
【００４６】
そこで、そのような課題を解決する本発明の第１実施形態による液晶表示装置用薄膜トランジスタ基板の製造方法について、図１３及び図１４と、図１６〜図１９を参考にして詳細に説明する。
まず、図１６に示すように、絶縁基板１０上にクロム、アルミニウム−ネオジム合金からなる第１ゲート配線層とアルミニウム−ネオジム合金、モリブデンなどからなる第２ゲート配線層とを積層する。ゲート配線層をエッチングして第１ゲート配線２２１、２４１、２６１及び第２ゲート配線２２２、２４２、２６２を含むゲート配線を形成する。
【００４７】
以後、光により水に対する溶解度が変化するフォトレジストを塗布してフォトレジスト層を形成するようにする。所定のパターンを有するマスクを用いて形成されるゲートラインの長さ方向とスキャンニング方向とが垂直方向になるように露光した後、現像してフォトレジストパターンを形成するようにする。形成されたフォトレジストパターンを用いてゲート配線層をパターニングしてゲートライン２２、ゲート電極２６及びゲート端２４を含んで横方向に延伸しているゲート配線を形成する。
【００４８】
図１７に示すように、窒化珪素からなるゲート絶縁膜３０、非晶質珪素からなる半導体層４０（図示せず）、ドーピングされた抵抗性接触層の三層膜を連続して積層し、半導体層と抵抗性接触層とを写真エッチングしてゲート電極２４上部のゲート絶縁膜３０上に島形状の半導体層パターン４５と抵抗性接触層５５、５６とを形成する。フォトリソグラフィ工程の実施時露光工程は光のスキャンニング方向とゲートラインの長さ方向が垂直になるようにする実施する。
【００４９】
次に、図１８に示すように、モリブデンまたはモリブデン−ダングステン合金を蒸着してデータ配線層を積層するようにする。以後、フォトレジストを塗布及び乾燥してフォトレジスト層を形成する。所定のパターンが形成されたマスクを用い、形成しようとするデータラインの長さ方向と光のスキャンニング方向とが垂直になるようにしてフォトレジスト層を露光するようにする。現像後、形成されるフォトレジストパターンを用いてエッチング工程を実施してデータ配線層をエッチングすることでゲートライン２２と交差するデータライン６２、データライン６２と連結されて端に連結されゲート電極２６に隣接するソース電極６５、データライン６２と連結されているデータ端６８及びゲート電極２６に対してソース電極６５の向かい側に位置するドレーン電極６６を含むデータ配線を形成する。
【００５０】
すなわち、データ配線６２、６５、６６、６８で塞いでないドーピングされた非晶質珪素層パターンをエッチングしてゲート電極２６を中心に両側に分離させる一方、両側のドーピングされた非晶質珪素層５５、５６の間の半導体層パターンを露出させる。続いて、露出された半導体層（非晶質珪素層）の表面を安定化させるために酸素プラズマ処理を行うことが望ましい。
【００５１】
次に、図１９に示すように保護膜７０を形成する。続いて、フォトリソグラフィ工程でゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲート端２４、ドレーン電極６６及びデータ端６８を露出させるコンタクトホール７４、７６、７８を形成する。ここで、コンタクトホール７４、７６、７８は角を有する形状または円形の形状で形成する。
また、図１３及び図１４に示すように、ＩＴＯまたはＩＺＯを蒸着し、フォトリソグラフィ工程を実施して第１コンタクトホール７６を通じてドレーン電極６６と連結される画素電極８２と第２及び第３コンタクトホール７４、７８を通じてゲート端２４及びデータ端６８とそれぞれ連結される補助ゲート端８６及び補助データ端８８を形成する。画素電極の形成のためのフォトリソグラフィ工程の実施時、望ましくは光のスキャンニング方向とデータラインの長さ方向とが垂直になるようにして露光工程を実施する。
【００５２】
ＩＴＯまたはＩＺＯを積層する前の予熱工程で使用する気体は窒素を用いることが望ましい。これはコンタクトホール７４、７６、７８を通じて露出されている金属膜２４、６６、６８の上部に金属酸化膜が形成されることを防止するためである。
このような方法は前述したように、５枚のマスクを利用する製造方法に適用することができるが、４枚マスクを用いる液晶表示装置用薄膜トランジスタ基板の製造方法においても同一に適用することができる。これに対して、以下のように、図面を参照して詳細に説明する。
【００５３】
まず、図２０〜図２２に示すように本発明の第２実施形態による４枚マスクを用いて完成された液晶表示装置用薄膜トランジスタ基板の画素単位の画素構造に対して詳細に説明する。
図２０は本発明の第２実施形態による液晶表示装置用薄膜トランジスタ基板の配置図であり、図２１及び図２２はそれぞれ図２０に示された薄膜トランジスタ基板をＶIII−ＶIII’線及びIＸ−IＸ’線に沿って切った断面図である。
【００５４】
まず、第１実施形態のように、同一の絶縁基板１０上に、クロム、アルミニウム−ネオジム合金などからなる第１ゲート配線層とアルミニウム−ネオジム合金、モリブデンなどからなる第２ゲート配線層との二重層で構成されたゲート配線層が形成される。ゲート配線層をエッチングして第１ゲート配線２２１、２４１、２６１及び第２ゲート配線２２２、２４２、２６２を含むゲート配線を形成する。ゲート配線はゲートライン２２、ゲート端２４及びゲート電極２６を含む。
【００５５】
基板１０上にはゲートライン２２と平行に保持電極線２８が形成される。保持電極線２８はやはり第１ゲート配線層２８１、第２ゲート配線層２８２の二重層で構成されている。
ゲート配線２２、２４、２６及び保持電極線２８上には窒化珪素からなるゲート絶縁膜３０が形成されてゲート配線２２、２４、２６、２８を被覆する。
【００５６】
ゲート絶縁膜３０上には水素化非晶質珪素などの半導体物質からなる半導体層パターン４２、４８が形成されて、半導体層パターン４２、４８上には燐Ｐなどのｎ型不純物が高濃度でドーピングされている非晶質珪素からなる抵抗性接触層パターン（中間層パターン）５４、５５、５６、５８が形成される。
抵抗性接触層パターン５４、５５、５６、５８上にはＮｉ−シリサイド及び第２金属物質からなるデータ配線６２、６４、６６、６８が形成される。データ配線は、縦方向に形成されているデータライン６２、データライン６２の一方の端に連結されて外部からの画像信号の印加を受けるデータ端６８、そしてデータライン６２の分枝である薄膜トランジスタのソース電極６５を含む。また、データ配線は、データライン６２、データ端６８６８、ソース電極６５と分離されゲート電極２６または薄膜トランジスタのチャンネル部Ｃに対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６と、保持電極線２８上に位置している保持蓄積電荷用導電体パターン６４とも含む。保持電極線２８を形成しない場合保持蓄積電荷用導電体パターン６４も形成しない。
【００５７】
抵抗性接触層パターン５４、５５、５６、５８はその下部の半導体層パターン４２、４８とその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を低くする役割をし、データ配線６２、６４、６５、６６、６８とほとんど同一の形状を有する。即ち、データライン６２下部の中間層パターン５４はデータライン６２とほとんど同一の形状で、ソース電極用中間層パターン５５はソース電極６５とほとんど同一の形状で、ドレーン電極用中間層パターン５６はドレーン電極６６とほとんど同一の形状で、保持蓄積電荷用中間層パターン５８は保持蓄積電荷用導電体パターン６４とほとんど同一の形状である。
【００５８】
一方、半導体層パターン４５、４２、４８は薄膜トランジスタのチャンネル部Ｃを除いてはデータ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５４、５５、５６、５８とほとんど同一の形状をしている。具体的に、保持蓄積電荷用半導体パターン４８と、保持蓄積電荷用導電体パターン６４及び保持蓄積電荷用抵抗性接触層パターン５８はほとんど同一の形状であるが、薄膜トランジスタ半導体層パターン４５はデータ配線及び抵抗性接触層パターンの残り部分と若干異なる。即ち、薄膜トランジスタチャンネル部Ｃでソース電極６５とドレーン電極６６が分離されており、ソース電極用抵抗性接触層５５とドレーン電極用抵抗性接触層５６も分離されているが、薄膜トランジスタ用半導体層パターン４５はここで分離されず連結されて薄膜トランジスタチャンネルを生成する。データ配線６２、６４、６６、６８上には保護膜７０が形成されている。
【００５９】
保護膜７０はドレーン電極６６、データ端６８及び保持蓄積電荷用導電体パターン６４を露出させる接触孔７６、７８、７２を有し、またゲート絶縁膜３０と共にゲート端２４を突出させるコンタクトホール７４を有している。
保護膜７０上には薄膜トランジスタから画像信号を受けて上板の共通電極と共に液晶分子に電界を印加する画素電極８２が形成されている。画素電極８２は、ＩＺＯ、ＩＴＯのような透明な導電物質からなり、コンタクトホール７６を通じてドレーン電極６６と物理的・電気的に連結されて、ドレーン電極６６から画像信号の伝達を受ける。画素電極８２は隣接するゲートライン２２及びデータライン６２と重畳されて開口率を高めることもでき、図面に示されたように重畳されないことも有り得る。また、画素電極８２は、コンタクトホール７２を通じて保持蓄積電荷用導電体パターン６４とも連結されて、保持蓄積電荷用導電体パターン６４に画像信号を伝達して保持させる。一方、ゲート端２４及びデータ端６８上にはコンタクトホール７４、７８を通じてそれぞれこれらと連結される補助ゲート端８６及び補助データ端８８が形成され、これらの端２４、６８と外部回路装置との接続性を補完して保護する役割をするもので必須的なものではなく、これらの適用可否は選択的である。
【００６０】
次に、図２０〜図２２の構造を有する液晶表示装置用薄膜トランジスタ基板を前述した５枚マスクを用いる方法（第１実施形態）と対比して、最近広く使用される４枚マスクを用いる製造方法（第２実施形態）について、図２０〜図２２と図２３〜図３８を参照して詳細に説明する。
まず、図２３及び図２４に示すように、第１実施形態と同様に基板１０上に、クロム、アルミニウム−ネオジム合金からなる第１ゲート配線層とアルミニウム−ネオジム合金、モリブデンからなる第２ゲート配線層との二重層からなるゲート配線層を形成する。ゲート配線層をエッチングして第１ゲート配線２２１、２４１、２６１、２８１及び第２ゲート配線２２２、２４２、２６２、２８２を含むゲート配線を形成する。形成されるデータラインと垂直方向に光をスキャンニングする方式で露光する工程を含むフォトリソグラフィ工程を実施してゲートライン２２、ゲート端２４、ゲート電極２６を含むゲート配線２２、２４、２６と保持電極線２８を形成する。
【００６１】
図２５及び図２６に示すように、窒化珪素からなるゲート絶縁膜３０、半導体層４０、抵抗性接触層５０を、化学気相蒸着法を用いてそれぞれ１５００Å〜５０００Å、５００Å〜２０００Å、３００Å〜６００Åの厚さで連続蒸着する。続いて、モリブデンまたはモリブデンダングステン合金を蒸着して導電体層６０を形成した後その上に感光膜１１０を１μｍ〜２μｍの厚さで塗布する。
【００６２】
その後、マスクを介在して感光膜１１０に光を照射するが、形成されるデータラインの長さ方向と垂直方向に光をスキャンニングして光を照射した後現像して、図２７及び図２８に示すように、感光膜パターン１１２、１１４を形成する。このとき、感光膜パターン１１２、１１４中で薄膜トランジスタのチャンネル部Ｃ、即ち、ソース電極６５とドレーン電極６６との間に位置した第1部分１１４はデータ配線部Ａ、即ち、データ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より厚さが小さくようにし、そのほかの部分Ｂの感光膜は全部除去する。このとき、チャンネル部Ｃに残っている感光膜１１４の厚さとデータ配線部Ａに残っている感光膜１１２の厚さとの比は後述されるエッチング工程での工程条件によって異なるようにするが、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下にすることが望ましい。例えば、４０００Å以下であることが望ましい。
【００６３】
このように、位置によって感光膜の厚さを異なるようにするためには多様な方法があり、例えば、Ａ領域の光及び透過量を調節するために主にスリットや格子形状のパターンを形成する方法や半透明膜を使用する方法がある。
スリットを使用する場合、スリットの間に位置したパターンの線幅やパターンの間の間隔、即ち、スリットの幅は露光時に使用する露光器の分解能より小さいことがのぞましく、半透明膜を用いる場合にはマスクを製作するとき透過率を調節するために異なる透過率を有する薄膜を利用するか厚さが異なる薄膜を利用することができる。
【００６４】
このようなマスクを通じて感光膜に光を照射するとポジティブ型の感光膜の場合、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので高分子は完全分解されていない状態になり、マスクで塞がれた部分では高分子が殆ど分解されない。続いて、感光膜を現像すると、高分子が分解されない部分のみが残り、光が少なく照射された中央部分には光に全然照射されない部分より薄い厚さの感光膜が残る。このとき、露光時間を長くすると全ての分子が分解されるので注意すべきである。
【００６５】
このような薄い厚さの感光膜１１４はリフローが可能な物質からなる感光膜を利用し光が完全に透過できる部分と光が完全に透過できない部分とで分けられた一般のマスクを用いて露光した後現像しリフローさせて感光膜が残留しない部分に感光膜の一部が流れるようにしても形成することができる。
続いて、感光膜パターン１１４及びその下部の膜、即ち、導電体層６０、抵抗性接触層５０及び半導体層４０に対するエッチング工程を行う。このとき、データ配線部Ａにはデータ配線及びその下部の膜がそのまま残っており、チャンネル部Ｃには半導体層のみ残り、外の部分Ｂには前記の三つの層６０、５０、４０が全部除去されてゲート絶縁膜３０が露出されなければならない。
【００６６】
まず、図２９及び図３０に示すように、Ｂ部分の露出されている導電体層６０を除去してその下部の抵抗性接触層５０を露出させる。この過程では乾式エッチングまたは湿式エッチング方法を全部使用することができ、このとき導電体層６０はエッチングされ感光膜パターン１１２、１１４は殆どエッチングされない条件で行うことが望ましい。しかし、乾式エッチングの場合導電体層６０のみをエッチングし感光膜１１２、１１４はエッチングされない条件を見つけることが難しいので感光膜パターン１１２、１１４も共にエッチングされる条件下で行うことができる。この場合には湿式エッチングの場合より第１部分１１４の厚さを厚くしてこの過程で第１部分１１４が除去されて下部導電体層６０が露出されることがないようにする。
【００６７】
このようにすると、図２９及び図３０に示すように、チャンネル部Ｃ及びデータ配線部Ａの導電体層６０、即ち、データライン６２、ソース−ドレーン用導電体パターン６７、データ端６８及び保持蓄積電荷用導電体パターン６４のみを残してＢ部分の導電体層６０は全部されてその下部の抵抗性接触層５０が露出される。このとき、ソース−ドレーン用導電体パターン６７がソース電極６５とドレイン電極６６とに分離（図１８参照）されないで連結されている点を除いては第１実施形態とほとんど同一である。また、乾式エッチングを使用する場合感光膜パターン１１２、１１４もある程度の厚さでエッチングされる。
【００６８】
続いて、図３１及び図３２に示すように、その外の部分Ｂの露出された抵抗性接触層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。このときのエッチングは感光膜パターン１１２、１１４と抵抗性接触層５０及び半導体層４０（半導体層と抵抗性接触層はエッチング選択比が殆どない）が同時にエッチングされゲート絶縁膜３０はエッチングされない条件下で行われ、特に感光膜パターン１１２、１１４と半導体層４０とに対するエッチング選択比が殆どないの条件でエッチングすることが望ましい。例えば、ＳＦ6とＨＣＩの混合気体や、ＳＦ6とＯ2の混合気体を使用すると殆ど同一の厚さで２つの膜をエッチングすることができる。感光膜パターン１１２、１１４と半導体層４０とに対するエッチング選択比がない場合の第１部分１１４の厚さは、半導体層４０と抵抗性接触層５０の厚さを足したのと同じであるかそれよりうすくなければならない。
【００６９】
図３１及び図３２に示すように、チャンネル部Ｃの第１部分１１４が除去されてソース/ドレーン用導電体パターン６７が露出され、そのほかの部分Ｂの抵抗性接触層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出される。このようにして、抵抗性接触層５４、５７、５８及び半導体層４５、４２、４８が形成される。一方、データ配線部Ａの第２部分１１２もエッチングされるので厚さが薄くなる。
【００７０】
続いて、アッシングを通じてチャンネル部Ｃのソース/ドレーン用導電体パターン６７表面に残っている感光膜の残り物を除去する。
図３３及び図３４に示すようにチャンネル部Ｃのソース/ドレーン用導電体パターン６７及びその下部のソース/ドレーン用抵抗性接触層パターン５４をエッチングして除去する。このとき、エッチングはソース/ドレーン用導電体パターン６７と抵抗性接触層パターン５４全部に対しては乾式エッチングのみで進行することができ、ソース/ドレーン用導電体パターン６７に対して湿式エッチングで、抵抗性接触層パターン５４に対しては乾式エッチングで行うこともできる。前者の場合ソース/ドレーン用導電体パターン６７と抵抗性接触層パターン５４のエッチング選択比が多い条件下でエッチングを行うことが望ましい。エッチング選択比が大きくない場合エッチング終点を見つけることは難しいので、チャンネル部Ｃに残る半導体層パターン４２の厚さを調節することは容易ではないからである。湿式エッチングと乾式エッチングとを用いる後者の場合には、湿式エッチングされるソース電極６５及びドレイン電極６６の側面はエッチングされるが、乾式エッチングされる抵抗性接触層５５、５６は殆どエッチングされないので階段形状で作られる。抵抗性接触層パターン５４及び半導体層パターン４５をエッチングするとき使用するエッチング気体の例としてＣＦ4とＨＣＩの混合気体やＣＦ4とＯ2の混合気体をあげることができ、ＣＦ4とＯ2を使用すると均一な厚さで半導体層パターン４５を残すことができる。このとき、半導体層パターン４５の一部が除去されて厚さが薄くなるので感光膜パターンの第２部分１１２もこのときある程度の厚さでエッチングされる。このときのエッチングはゲート絶縁膜３０がエッチングされない条件で行われ、第２部分１１２がエッチングされてその下部のデータ配線６２、６４、６５、６６、６８が露出されないように感光膜パターンは十分な厚さで形成しなければならない。
【００７１】
これによって、ソース電極６５とドレーン電極６６が分離されデータ配線６２、６４、６５、６６、６８とその下部の抵抗性接触層パターン５４、５８、５５、５６、５７が完成される。
最後に、データ配線部Ａに残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去はチャンネル部Ｃのソース/ドレーン用導電体パターン６７を除去した後その下に抵抗性接触層パターン５４を除去する前に行うこともできる。
【００７２】
前述したように、湿式エッチングと乾式エッチングとを使用するか乾式エッチングのみを使用することが可能である。後者の場合には一種類のエッチングのみを使用するので工程が比較的簡単であるが、適当なエッチング条件を見つけることが難しい。反面、前者の場合にはエッチング条件を見付けることは比較的容易であるが、後者に比べて工程が複雑である短所がある。
【００７３】
次に、図３５及び図３６に示すように保護膜７０を形成する。
続いて、図３７及び図３８に示すように、保護膜７０をゲート絶縁膜３０と共に写真エッチングしてドレーン電極６６、ゲート端２４、データ端６８及び保持蓄積電荷用導電体パターン６４をそれぞれ露出させるコンタクトホール７６、７４、７８、７２を形成する。このとき、ゲート端２４、データ端６８を露出させるコンタクトホール７４、７８の面積は２ｍｍ×６０μｍを越えないようにすることが望ましく、０．５ｍｍ×１５μｍ以上であることが望ましい。
【００７４】
また、図２０〜図２２に示すようにＩＴＯまたはＩＺＯを含む透明導電膜を４００Å〜５００Å厚さで蒸着しエッチングして、ドレーン電極６６や保持蓄積電荷用導電体パターン６４に連結された画素電極８２、ゲート端２４に連結された補助ゲート端８６及びデータ端６８に連結された補助データ端８８を形成する。
一方、ＩＴＯまたはＩＺＯを積層する前の予熱工程で使用する気体としては窒素を使用することが望ましく、これはコンタクトホール７２、７４、７６、７８を通じて露出された金属膜２４、６４、６６、６８の上部に金属酸化膜が形成されることを防止するためである。
【００７５】
このような本発明の第２実施形態においては第１実施形態による効果を得られるだけではなくデータ配線６２、６４、６５、６６、６８とその下部の抵抗性接触層パターン５５、５６、５８及び半導体層パターン４２、４８を一つのマスクを用いて形成しこの過程でソース電極６５とドレーン電極６６を分離することができるので製造工程を単純化することができる。
【００７６】
以上のように、本発明によると新しい露光方式を適用することによりデータラインと画素電極との間のカップリングキャパシタンス変動による輝度変化を減少させることができ縦線染みを大きく減少させることができる。これによって縦線不良が大幅に改善され画面の均一性が確保されて製品の良品率が大幅に向上する。本発明について実験した結果、既存方式により薄膜トランジスタ基板を製造した時には縦線発生による損失によって良品率が約２０〜３０％の水準であったが、本発明の方式により薄膜トランジスタ基板を製造した時には良品率が約５０％以上向上することが分かっている。
【００７７】
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【産業上の利用可能性】
【００７８】
本発明にかかる露光方法及び液晶表示装置用薄膜トランジスタ基板の製造方法は、ソ基板が大型化され発生する設備自体の能力による不良を減少させこれによって惹起される画面染みを低減することができるという効果を有し、露光方法及び液晶表示装置用薄膜トランジスタ基板の製造方法等として有用である。
【図面の簡単な説明】
【００７９】
【図１】図１は一般的な露光光学系を示すための概略図である。
【図２】露光時プレートとマスクとの配置関係を示すための概略的な平面図である。
【図３】セル内でデータラインと画素電極との間のオーバーレイのずれによるパターンサイズ変動を示す図である。
【図４】セル内でデータラインと画素電極との間のオーバーレイのずれによるパターンサイズ変動を示す図である。
【図５】１７インチ−ＴＮモードと１９インチＰＶＡモードでの液晶電圧と透過率との関係との関係を示すグラフである。
【図６】１７インチ−ＴＮモードと１９インチＰＶＡモードでの液晶電圧と液晶キャパシタンスとの関係を示すグラフである。
【図７】マスクスキャン方向によるマスクの種類とセル配置方式を示す図である。
【図８】マスクスキャン方向によるマスクの種類とセル配置方式を示す図である。
【図９】マスクスキャン方向によるマスクの種類とセル配置方式を示す図である。
【図１０】データラインと画素電極との間のオーバーレイ変動による輝度変化を示すグラフである。
【図１１】データラインシフトによる階調変化特性を示すグラフである。
【図１２】オーバーレイ１μm変動時データラインと画素電極との間の間隔による輝度変化量（階調）を示すグラフである。
【図１３】本発明の第１実施形態による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図１４】図１３のII−II線に沿って切った断面図である。
【図１５】図１３のIII−III線に沿って切った断面図である。
【図１６】本発明の第１実施形態による液晶表示装置用薄膜トランジスタ基板を製造する中間過程を工程順序に応じて示す断面図である。
【図１７】本発明の第１実施形態による液晶表示装置用薄膜トランジスタ基板を製造する中間過程を工程順序に応じて示す断面図である。
【図１８】本発明の第１実施形態による液晶表示装置用薄膜トランジスタ基板を製造する中間過程を工程順序に応じて示す断面図である。
【図１９】本発明の第１実施形態による液晶表示装置用薄膜トランジスタ基板を製造する中間過程を工程順序に応じて示す断面図である。
【図２０】本発明の第２実施形態による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２１】それぞれ図２０のＶIII−ＶIII’線に沿って切った断面図である。
【図２２】それぞれ図２０のＩＸ−ＩＸ’線に沿って切った断面図である。
【図２３】図２１に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図２４】図２２に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図２５】図２１に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図２６】図２２に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図２７】図２１に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図２８】図２２に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図２９】図２１に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図３０】図２２に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図３１】図２１に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図３２】図２２に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図３３】図２１に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図３４】図２２に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図３５】図２１に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図３６】図２２に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図３７】図２１に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【図３８】図２２に示された薄膜トランジスタ基板の製造工程を示す断面図である。
【符号の説明】
【００８０】
３１０      ロングマスク
２４      ゲート端
２８      保持電極線
３０      ゲート絶縁膜
３４０      凹面鏡
３５０      凸面鏡
３６０      プレート
２２１、２４１、２６１      第１ゲート配線
２２２、２４２、２６２      第２ゲート配線
６５      ソース電極
６６      ドレーン電極
６８      データ端
７０      保護膜
８６      補助ゲート端
８８      補助データ端
【図１】
2005018074.tif 000005
【図２】
2005018074.tif 000006
【図３】
2005018074.tif 000007
【図４】
2005018074.tif 000008
【図５】
2005018074.tif 000009
【図６】
2005018074.tif 000010
【図７】
2005018074.tif 000011
【図８】
2005018074.tif 000012
【図９】
2005018074.tif 000013
【図１０】
2005018074.tif 000014
【図１１】
2005018074.tif 000015
【図１２】
2005018074.tif 000016
【図１３】
2005018074.tif 000017
【図１４】
2005018074.tif 000018
【図１５】
2005018074.tif 000019
【図１６】
2005018074.tif 000020
【図１７】
2005018074.tif 000021
【図１８】
2005018074.tif 000022
【図１９】
2005018074.tif 000023
【図２０】
2005018074.tif 000024
【図２１】
2005018074.tif 000025
【図２２】
2005018074.tif 000026
【図２３】
2005018074.tif 000027
【図２４】
2005018074.tif 000028
【図２５】
2005018074.tif 000029
【図２６】
2005018074.tif 000030
【図２７】
2005018074.tif 000031
【図２８】
2005018074.tif 000032
【図２９】
2005018074.tif 000033
【図３０】
2005018074.tif 000034
【図３１】
2005018074.tif 000035
【図３２】
2005018074.tif 000036
【図３３】
2005018074.tif 000037
【図３４】
2005018074.tif 000038
【図３５】
2005018074.tif 000039
【図３６】
2005018074.tif 000040
【図３７】
2005018074.tif 000041
【図３８】
2005018074.tif 000042