(57)【要約】【課題】ゲルマニウムチャンネル領域を有する非平面トランジスタ及びその製造方法を提供する。【解決手段】  シリコンボディーと、シリコンボディー上で延びる３面よりなるチャンネル領域とを含む非平面トランジスタ。チャンネル領域は、ゲルマニウム層で構成される。チャンネル領域は、前記基板の主面と垂直をなす面方向に沿ってそれぞれ延びている第１チャンネル領域及び第２チャンネル領域を含む。ゲルマニウムチャンネル領域を形成するために基板上にメサ型活性領域を形成した後、活性領域の両側壁及び上面を覆うゲルマニウム層を形成する。【選択図】図１
2005159362.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されており、両側壁及び上面を有するシリコンボディーと、
前記シリコンボディー上で延びる３面よりなり、前記シリコンボディーより大きいキャリア移動度を提供する物質よりなるチャンネル領域と、
前記チャンネル領域上に形成されたゲートと、
前記チャンネル領域と前記ゲートとの間に介在しているゲート絶縁膜と、
前記シリコンボディーで前記チャンネル領域の両側に形成されたソース／ドレイン領域と、を含むことを特徴とする非平面トランジスタ。
【請求項２】
前記チャンネル領域は、ＧｅまたはＳｉＧｅよりなることを特徴とする請求項１に記載の非平面トランジスタ。
【請求項３】
前記チャンネル領域は、Ｇｅよりなることを特徴とする請求項１に記載の非平面トランジスタ。
【請求項４】
前記チャンネル領域は、前記基板の主面と垂直をなす面方向に沿ってそれぞれ延びている第１チャンネル領域及び第２チャンネル領域を含み、前記チャンネル領域は、前記第１チャンネル領域及び第２チャンネル領域を構成するために前記シリコンボディーの表面のうち両側壁上に形成されていることを特徴とする請求項１に記載の非平面トランジスタ。
【請求項５】
前記チャンネル領域は、前記シリコンボディーの両側壁及び上面を同時に覆うことを特徴とする請求項１に記載の非平面トランジスタ。
【請求項６】
前記チャンネル領域は、前記シリコンボディーの両側壁上で前記基板の主面と垂直をなす面方向に沿ってそれぞれ延びている第１チャンネル領域及び第２チャンネル領域と、前記シリコンボディーの上面上で前記基板の主面延長方向と平行した面方向に沿って延びている第３チャンネル領域と、を含むことを特徴とする請求項５に記載の非平面トランジスタ。
【請求項７】
前記ゲートは、前記第１チャンネル領域上に形成されている第１ゲートと、前記第２チャンネル領域上に形成されている第２ゲートと、前記第３チャンネル領域上に形成されている第３ゲートと、を含むことを特徴とする請求項６に記載の非平面トランジスタ。
【請求項８】
前記第１ゲート、第２ゲート及び第３ゲートは、互いに電気的に連結されていることを特徴とする請求項７に記載の非平面トランジスタ。
【請求項９】
前記ゲート絶縁膜は、ＧｅｘＯｙＮｚ、ＧｅｘＳｉｙＯｚ、ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４、または金属酸化物よりなる高誘電物質、またはこれらの組み合わせ物よりなることを特徴とする請求項１に記載の非平面トランジスタ。
【請求項１０】
前記ゲート絶縁膜は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２及びＴａ２Ｏ５から選択される高誘電物質よりなることを特徴とする請求項９に記載の非平面トランジスタ。
【請求項１１】
前記ゲートは、導電性ポリシリコン膜、金属膜、金属窒化物膜、または金属シリサイド膜よりなることを特徴とする請求項１に記載の非平面トランジスタ。
【請求項１２】
前記ゲートは、導電性ポリシリコン膜と、その上に形成された第１金属シリサイド膜との積層構造よりなることを特徴とする請求項１に記載の非平面トランジスタ。
【請求項１３】
前記ソース／ドレイン領域上に形成されている第２金属シリサイド膜をさらに含むことを特徴とする請求項１に記載の非平面トランジスタ。
【請求項１４】
前記シリコンボディーは、前記基板上の絶縁膜上に形成されていることを特徴とする請求項１に記載の非平面トランジスタ。
【請求項１５】
前記絶縁膜は、ＳＯＩ基板の埋没酸化膜で構成され、
前記シリコンボディーは、ＳＯＩ層で構成されることを特徴とする請求項１４に記載の非平面トランジスタ。
【請求項１６】
基板上に形成されており、両側壁及び上面を有するシリコンボディーと、
前記シリコンボディー上に形成されているゲルマニウム層よりなるチャンネル領域と、
前記チャンネル領域上に形成されたゲートと、
前記チャンネル領域と前記ゲートとの間に介在しているゲート絶縁膜と、
前記シリコンボディーで前記チャンネル領域の両側に形成されたソース／ドレイン領域と、を含むことを特徴とする非平面トランジスタ。
【請求項１７】
前記チャンネル領域は、前記基板の主面と垂直をなす面方向に沿ってそれぞれ延びている第１チャンネル領域及び第２チャンネル領域を含み、前記ゲルマニウム層は、前記第１チャンネル領域及び第２チャンネル領域を構成するために前記シリコンボディーの表面のうち両側壁上に形成されていることを特徴とする請求項１６に記載の非平面トランジスタ。
【請求項１８】
前記ゲルマニウム層は、前記シリコンボディーの両側壁及び上面を同時に覆うことを特徴とする請求項１６に記載の非平面トランジスタ。
【請求項１９】
前記チャンネル領域は、前記シリコンボディーの両側壁上で前記基板の主面と垂直をなす面方向に沿ってそれぞれ延びている第１チャンネル領域及び第２チャンネル領域と、前記シリコンボディーの上面上で前記基板の主面と平行した面方向に沿って延びている第３チャンネル領域と、を含むことを特徴とする請求項１８に記載の非平面トランジスタ。
【請求項２０】
前記ゲートは、前記第１チャンネル領域上に形成されている第１ゲートと、前記第２チャンネル領域上に形成されている第２ゲートと、前記第３チャンネル領域上に形成されている第３ゲートと、を含むことを特徴とする請求項１９に記載の非平面トランジスタ。
【請求項２１】
前記第１ゲート、第２ゲート、及び第３ゲートは、互いに電気的に連結されていることを特徴とする請求項２０に記載の非平面トランジスタ。
【請求項２２】
前記ゲート絶縁膜は、ＧｅｘＯｙＮｚ、ＧｅｘＳｉｙＯｚ、ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４、または金属酸化物よりなる高誘電物質、またはこれらの組み合わせ物よりなることを特徴とする請求項１６に記載の非平面トランジスタ。
【請求項２３】
前記ゲート絶縁膜は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２及びＴａ２Ｏ５から選択される高誘電物質よりなることを特徴とする請求項２２に記載の非平面トランジスタ。
【請求項２４】
前記ゲートは、導電性ポリシリコン膜、金属膜、金属窒化物膜、または金属シリサイド膜よりなることを特徴とする請求項１６に記載の非平面トランジスタ。
【請求項２５】
前記ゲートは、導電性ポリシリコン膜と、その上に形成された第１金属シリサイド膜との積層構造よりなることを特徴とする請求項１６に記載の非平面トランジスタ。
【請求項２６】
前記ソース／ドレイン領域上に形成されている第２金属シリサイド膜をさらに含むことを特徴とする請求項１６に記載の非平面トランジスタ。
【請求項２７】
前記シリコンボディーは、前記基板上の絶縁膜上に形成されていることを特徴とする請求項１６に記載の非平面トランジスタ。
【請求項２８】
前記絶縁膜は、ＳＯＩ基板の埋没酸化膜で構成され、
前記シリコンボディーは、ＳＯＩ層で構成されることを特徴とする請求項２７に記載の非平面トランジスタ。
【請求項２９】
基板上に両側壁及び上面を有するメサ型活性領域を形成する段階と、
前記活性領域のうち３面を覆うチャンネル領域を形成する段階と、
前記チャンネル領域上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上にゲートを形成する段階と、
前記活性領域内にソース／ドレイン領域を形成する段階と、を含むことを特徴とする非平面トランジスタの製造方法。
【請求項３０】
前記活性領域は、ＳＯＩ層で構成されることを特徴とする請求項２９に記載の非平面トランジスタの製造方法。
【請求項３１】
前記チャンネル領域は、選択的エピタキシー成長法によって前記活性領域の表面上にのみ形成されることを特徴とする請求項２９に記載の非平面トランジスタの製造方法。
【請求項３２】
前記チャンネル領域は、前記活性領域より大きいキャリア移動度を提供する物質で形成されることを特徴とする請求項３１に記載の非平面トランジスタの製造方法。
【請求項３３】
前記チャンネル領域は、ＧｅまたはＳｉＧｅよりなることを特徴とする請求項３２に記載の非平面トランジスタの製造方法。
【請求項３４】
前記チャンネル領域は、Ｇｅよりなることを特徴とする請求項３２に記載の非平面トランジスタの製造方法。
【請求項３５】
前記チャンネル領域を形成する段階では、前記活性領域の両側壁上で前記基板の主面と垂直をなす面方向に沿ってそれぞれ延び、前記チャンネル領域の一部で構成される第１チャンネル領域及び第２チャンネル領域が形成されることを特徴とする請求項２９に記載の非平面トランジスタの製造方法。
【請求項３６】
前記チャンネル領域を形成する段階では、前記活性領域の両側壁上で前記基板の主面と垂直をなす面方向に沿ってそれぞれ延び、前記チャンネル領域の一部で構成される第１チャンネル領域及び第２チャンネル領域と、前記活性領域の上面上で前記第１チャンネル領域と第２チャンネル領域との間に形成され、前記チャンネル領域の他の一部で構成される第３チャンネル領域とが形成されることを特徴とする請求項２９に記載の非平面トランジスタの製造方法。
【請求項３７】
前記ゲートは、前記第１チャンネル領域上に形成される第１ゲートと、前記第２チャンネル領域上に形成される第２ゲートと、前記第３チャンネル領域上に形成される第３ゲートと、を含むように形成されることを特徴とする請求項３６に記載の非平面トランジスタの製造方法。
【請求項３８】
前記ゲート絶縁膜は、ＧｅｘＯｙＮｚ、ＧｅｘＳｉｙＯｚ、ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、またはこれらの組み合わせよりなることを特徴とする請求項２９に記載の非平面トランジスタの製造方法。
【請求項３９】
前記ゲート絶縁膜は、前記チャンネル領域の表面から熱酸化方法によって成長された膜よりなることを特徴とする請求項２９に記載の非平面トランジスタの製造方法。
【請求項４０】
前記ゲート絶縁膜は、ＣＶＤまたはＡＬＤ法によって形成された膜よりなることを特徴とする請求項２９に記載の非平面トランジスタの製造方法。
【請求項４１】
前記ゲートは、前記活性領域との間に前記チャンネル領域及びゲート絶縁膜が介在した状態で前記活性領域の両側壁及び上面を同時に覆うように形成されることを特徴とする請求項２９に記載の非平面トランジスタの製造方法。
【請求項４２】
前記ゲートは、導電性ポリシリコン膜、金属膜、金属窒化物膜、または金属シリサイド膜よりなることを特徴とする請求項２９に記載の非平面トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に係り、特にゲルマニウムチャンネル領域を有する非平面トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子の高速化、高機能化及び低電力化を具現するために集積回路を構成する個々のトランジスタの優れた駆動能力を維持しながらそのサイズを縮少させて集積回路での素子密度を増加させるための努力が続いている。素子密度を増加させるためには半導体素子のフィーチャーサイズを縮小しうる技術が必要である。
【０００３】
ＣＭＯＳ(ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ)における素子密度を高めるためのＦＥＴ(ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ)のスケーリング技術の一つとして、ＳＯＩ(ｓｉｌｉｃｏｎ−ｏｎ-ｉｎｓｕｌａｔｏｒ)ウェーハを使ってフィン形状のシリコンボディー(以下、シリコンフィンボディーという）を形成し、シリコンフィンボディーの表面上にゲートを形成するマルチゲートトランジスタが提案された。シリコンフィンボディーを用いたマルチゲートトランジスタは、ＣＭＯＳのスケーリング時に非常に有利に適用され、完全空乏型ＳＯＩ構造を採用することによって、ゲート長を増加させずに優れたサブスレショルド特性及び電流制御能力を提供し、かつドレイン電圧によりチャンネル領域の電位が影響を受けるＳＣＥ(ｓｈｏｒｔ  ｃｈａｎｎｅｌ  ｅｆｆｅｃｔ)を効果的に抑制しうる利点を提供するものとして広く知られている(特許文献１及び特許文献２参照)。
【０００４】
ＣＭＯＳ素子において、パフォーマンスには影響を及ぼせずに素子の寸法スケーリングを容易にする他の方法として、半導体材料内でのキャリア(電子または正孔)の移動度(μ)を向上させる方法がある。例えば、非特許文献１ではＣＭＯＳ  ＦｉｎＦＥＴで多様な結晶面を使って移動度を最適化する方法が開示されている。
【０００５】
しかし、従来技術のようにシリコンフィンボディーを採用するマルチゲートトランジスタにおいては、チャンネル領域を構成する材料がシリコンで限定されているのでチャンネルにおけるキャリア移動度の向上に限界がある。
【特許文献１】米国特許第６，４１３，８０２号公報
【特許文献２】米国特許第６，６４２，０９０号公報
【非特許文献１】“３５ｎｍ ＣＭＯＳ ＦｉｎＦＥＴｓ”, ＶＬＳＩ ２００２，Ｆｕ−Ｌｉａｎｇ Ｙａｎｇ ｅｔ ａｌ．
【特許文献３】米国特許公開第２００３−０１０２４９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、前記問題点を解決するためのものであって、フィンボディー活性領域上に具現されるマルチゲート構造を採用することによって、素子の高集積化及び高性能化を図ると同時にチャンネルでのキャリア移動度を向上させうる非平面トランジスタを提供することである。
【０００７】
本発明の他の目的は、フィンボディー活性領域上に具現されたマルチゲートトランジスタにおいて、チャンネルでのキャリア移動度を向上させうる非平面トランジスタの製造方法を提供することである。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明の第１態様による非平面トランジスタは、基板上に形成されており、両側壁及び上面を有するシリコンボディーと、前記シリコンボディー上で延びる３面よりなるチャンネル領域と、を含む。前記チャンネル領域は、前記シリコンボディーより大きいキャリア移動度を提供する。前記チャンネル領域は、ＧｅまたはＳｉＧｅよりなる。前記チャンネル領域上にはゲートが形成されており、前記チャンネル領域と前記ゲートとの間にはゲート絶縁膜が介在している。前記シリコンボディーで前記チャンネル領域の両側にはソース／ドレイン領域が形成されている。
【０００９】
前記チャンネル領域は、前記基板の主面と垂直をなす面方向に沿ってそれぞれ延びている第１チャンネル領域及び第２チャンネル領域を含む。前記チャンネル領域は、前記第１チャンネル領域及び第２チャンネル領域を構成するために前記シリコンボディーの表面のうち両側壁上に形成されている。
【００１０】
望ましくは、前記チャンネル領域は、前記シリコンボディーの両側壁及び上面を同時に覆うように形成される。このような構成において、前記チャンネル領域は、前記シリコンボディーの両側壁上で前記基板の主面と垂直をなす面方向に沿ってそれぞれ延びている第１チャンネル領域及び第２チャンネル領域と、前記シリコンボディーの上面上にで前記基板の主面と平行した面方向に沿って延びている第３チャンネル領域と、を含む。前記ゲートは、前記第１チャンネル領域上に形成されている第１ゲートと、前記第２チャンネル領域上に形成されている第２ゲートと、前記第３チャンネル領域上に形成されている第３ゲートと、を含む。
【００１１】
また、前記目的を達成するために、本発明の第２態様による非平面トランジスタは、基板上に形成されており、両側壁及び上面を有するシリコンボディーを含む。前記シリコンボディー上にはゲルマニウム層よりなるチャンネル領域が形成されている。前記チャンネル領域上に形成されたゲートが形成されており、前記チャンネル領域と前記ゲートとの間にはゲート絶縁膜が介在している。前記シリコンボディーで前記チャンネル領域の両側にはソース／ドレイン領域が形成されている。
【００１２】
前記他の目的を達成するために、本発明に係る非平面トランジスタの製造方法では、基板上に両側壁及び上面を有するメサ型活性領域を形成する。前記活性領域のうち両側壁及び上面よりなる３面を覆うチャンネル領域を形成する。前記チャンネル領域上にゲート絶縁膜を形成する。前記ゲート絶縁膜上にゲートを形成する。前記活性領域内にソース／ドレイン領域を形成する。
【００１３】
望ましくは、前記活性領域はＳＯＩ層で構成される。
【００１４】
前記チャンネル領域は、選択的エピタキシー成長法によって前記活性領域の表面上にのみ形成される。前記チャンネル領域を形成する段階では、前記活性領域の両側壁上で前記基板の主面と垂直をなす面方向に沿ってそれぞれ延び、前記チャンネル領域の一部で構成される第１チャンネル領域及び第２チャンネル領域と、前記活性領域の上面上で前記第１チャンネル領域と第２チャンネル領域との間に形成され、前記チャンネル領域の他の一部で構成される第３チャンネル領域とが形成される。
【００１５】
前記ゲート絶縁膜は、前記チャンネル領域の表面から熱酸化方法によって成長された膜よりなるか、ＣＶＤまたはＡＬＤ法によって形成された膜よりなる。
【００１６】
本発明によれば、トリゲート構造を有する非平面トランジスタを提供することによって、半導体素子のスケーリングによってゲート長が短くなってもゲートコントロールが容易であってＳＣＥを容易に抑制できる。また、ゲルマニウムチャンネルを使用することによって、チャンネルにおけるキャリア移動度を向上させうる。
【発明の効果】
【００１７】
本発明では、ＳＯＩ基板上に具現されたトリゲート構造の非平面トランジスタを提供する。本発明に係る非平面トランジスタは、ゲルマニウムで構成されるチャンネル領域を有する。本発明に係るトランジスタは、非平面トリゲート構造を採用することによって半導体素子のスケーリングによってゲート長が短くなってもゲートコントロールが容易であってＳＣＥを容易に抑制できる。また、ゲルマニウムチャンネルを使用することによって、チャンネルにおけるキャリア移動度を向上させうる。したがって、高度にスケーリングされた超高集積素子を製造する場合にもトランジスタの優れたパフォーマンスが維持できる。
【発明を実施するための最良の形態】
【００１８】
以下、例示する実施例は多様な他の形態に変形でき、本発明の範囲が後述する実施例に限定されるものではない。本発明の実施例は、当業者に本発明をより完全に説明するために提供されるものである。図面において、膜または領域等のサイズまたは厚さは明細書の明確性のために誇張された。
【００１９】
図１は、本発明の望ましい一実施例による非平面トランジスタの要部構成を示す斜視図である。図２は、図１のII-II'線断面図であり、図３は、図１のIII-III'線断面図である。
【００２０】
図１ないし図３を参照すれば、本発明に係る非平面トランジスタは、ＳＯＩ基板の埋没酸化膜(ｂｕｒｉｅｄ  ｏｘｉｄｅ  Ｆｉｌｍ：以下、ＢＯＸ）１０上に形成される。前記基板は、例えばＳＩＭＯＸ(Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ｉｍｐｌａｎｔａｔｉｏｎ  ｏｆ  Ｏｘｙｇｅｎ)工程によって形成された基板でありうる。前記ＢＯＸ１０は、例えば１０００〜１５００Åの厚さを有する。本発明に係る非平面トランジスタは、前記ＢＯＸ１０上でメサ型活性領域を構成するように前記ＳＯＩ基板のＳＯＩ層をパターニングして得られたシリコンボディー２０を含む。前記シリコンボディー２０は、前記ＢＯＸ１０上で断面がほぼ長方形のバー形状に一方向に延長している。前記シリコンボディー２０は、前記ＳＯＩ基板または前記ＢＯＸ１０の主面と垂直をなすように延びる両側壁と、前記ＢＯＸ１０の主面と平行に延びる上面を有する。
【００２１】
前記シリコンボディー２０の両側壁及び上面上には前記シリコンボディー２０上で延びる３面よりなるチャンネル領域３０が形成されている。前記チャンネル領域３０は、前記シリコンボディー２０より大きいキャリア(電子または正孔)移動度を提供する物質で構成されるものであって、例えばゲルマニウム(Ｇｅ)またはＳｉＧｅよりなることができる。望ましくは、前記チャンネル領域３０はＧｅよりなる。前記チャンネル領域３０は、前記シリコンボディー２０の両側壁及び上面上に形成される。前記チャンネル領域３０は、前記シリコンボディー２０の両側壁上で前記ＢＯＸ１０の主面と垂直をなす面方向に沿ってそれぞれ延びている第１チャンネル領域３０ａ及び第２チャンネル領域３０ｂと、前記シリコンボディーの上面上で前記ＢＯＸ１０の主面と平行した面方向に沿って延びている第３チャンネル領域３０ｃを含む。ＧｅまたはＳｉＧｅで構成されるチャンネルではシリコン(Ｓｉ)チャンネルの場合に比べて高いキャリア移動度が得られる。本発明に係る非平面トランジスタにおいて前記チャンネル領域３０をＧｅまたはＳｉＧｅで形成して前記第１チャンネル領域３０ａ、第２チャンネル領域３０ｂ、及び第３チャンネル領域３０ｃを構成することによって、トランジスタチャンネルにおけるキャリア、すなわち電子及び正孔の移動度を向上させうる。
【００２２】
前記チャンネル領域３０上にはゲート５０が形成されている。前記ゲート５０は、前記ＢＯＸ１０上で前記シリコンボディー２０の両側壁及び上面を覆うように前記シリコンボディー２０の延長方向と直交する方向に延長している。前記ゲート５０は、導電性ポリシリコン膜、Ｗ、Ｐｔ、またはＡｌのような金属膜、ＴｉＮのような金属窒化物膜、またはＣｏ、Ｎｉ、Ｔｉ、Ｈｆ、Ｐｔのような耐火性金属から得られる金属シリサイド膜、またはこれらの組み合わせよりなることができる。または、前記ゲート５０は、導電性ポリシリコン膜と、その上に形成された金属シリサイド膜との積層構造よりなることもある。
【００２３】
前記ゲート５０は、前記第１チャンネル領域３０ａ上に形成されている第１ゲート５０ａと、前記第２チャンネル領域３０ｂ上に形成されている第２ゲート５０ｂと、前記第３チャンネル領域３０ｃ上に形成されている第３ゲート５０ｃとを含み、前記第１ゲート５０ａ、第２ゲート５０ｂ及び第３ゲート５０ｃは一体に形成されていて互いに電気的に連結可能である。
【００２４】
前記チャンネル領域３０と前記ゲート５０との間、すなわち前記第１チャンネル領域３０ａ、第２チャンネル領域３０ｂ及び第３チャンネル領域３０ｃと前記ゲート５０との間にはゲート絶縁膜４０が介在している。前記ゲート絶縁膜４０は、ＧｅｘＯｙＮｚ、ＧｅｘＳｉｙＯｚ、ＳｉＯ２、ＳｉＯＮ、またはＳｉ３Ｎ４よりなるか、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５のような金属酸化物よりなる高誘電物質よりなるか、これらの組み合わせ物、例えば前記例示された物質のうち選択された２種類以上の物質が順に積層された構造よりなることができる。
【００２５】
図３に示されたように、前記シリコンボディー２０で前記チャンネル領域３０(図３には第３チャンネル領域３０ｃのみ示される）の両側にはソース／ドレイン領域６２が形成されている。図１ないし図３に示されたトランジスタは、ｎＭＯＳトランジスタ及びｐＭＯＳトランジスタに何れも同一に適用されうる。前記ソース／ドレイン領域６２は、形成しようとするトランジスタのＭＯＳタイプによってｎ型またはｐ型の不純物でドーピングされている。そして、図示していないが、前記ゲート５０の両側壁には絶縁スペーサが形成されうる。
【００２６】
図４は、本発明の他の実施例による非平面トランジスタの要部構成を示す断面図である。図４は、図３のように図１のIII-III'線断面に対応する図面であって、前記ゲート５０の上面及び前記ソース／ドレイン領域６２の上面にそれぞれ第１金属シリサイド膜８２及び第２金属シリサイド膜８４が形成されている点を除いて図１ないし図３の構成とほぼ同じである。
【００２７】
さらに詳細に説明すれば、前記第１金属シリサイド膜８２及び第２金属シリサイド膜８４は、それぞれ前記ゲート５０の両側壁に絶縁スペーサ７０を形成した後にコンタクトでの面抵抗及びコンタクト抵抗を減少させるために形成したものでって、例えばＣｏ、Ｎｉ、Ｔｉ、Ｈｆ、Ｐｔ、またはＷを含む金属シリサイド膜よりなることができる。
【００２８】
図４には前記絶縁スペーサ７０がシリコン酸化膜７２及びシリコン窒化膜７４で構成される構造を有するものと図示した。しかし、本発明はこれに限定されるものではない。また、図１及び図３には図示していないが、前記ゲート５０の両側壁には前記絶縁スペーサ７０に対応する絶縁スペーサが形成されうる。
【００２９】
図１ないし図４を参照して説明したように、本発明に係る非平面トランジスタは、ＳＯＩ基板上に前記第１ゲート５０ａ、第２ゲート５０ｂ及び第３ゲート５０ｃで構成されるトリゲート構造が具現されることによって、半導体素子のスケーリングによってゲート長が短くなってもゲートコントロールが容易であってＳＣＥを容易に抑制できる。また、前記トリゲート構造でゲルマニウムで構成されるチャンネルを採用することによってチャンネルにおけるキャリア移動度を向上させうる。特に、マルチゲートトランジスタ構造を採用することによってＳＣＥが効果的に制御できると共に、チャンネルを形成するための材料としてゲルマニウムを使用することによって、比較的簡単な方法でキャリア移動度が改善できるので、ゲート長が３０ｎｍ以下にスケーリングされた超高集積素子を製造する場合にもトランジスタの優れたパフォーマンスを維持しうる。
【００３０】
次に、図５Ａないし図５Ｄを参照して本発明の望ましい実施例による非平面トランジスタの製造方法を説明する。
【００３１】
まず、図５Ａを参照すれば、シリコン基板１００、ＢＯＸ１１０及びＳＯＩ層が順に積層されたＳＯＩ基板を準備する。前記ＳＯＩ基板として、例えばＳＩＭＯＸ工程によって形成されたＳＯＩ基板を使用しうる。例えば、前記ＢＯＸ１１０は約１０００〜１５００Åの厚さを有する。
【００３２】
フォトレジストパターンまたはハードマスクパターンをエッチングマスクとして用いるエッチング工程によって前記ＳＯＩ層をパターニングして前記ＢＯＸ上にメサ型活性領域を提供するシリコンボディー１２０を形成する。前記シリコンボディー１２０は、前記シリコン基板１００の主面と垂直をなすように延びる両側壁１２０ａと、前記シリコン基板１００の主面と平行に延びる上面１２０ｂを有するように形成される。
【００３３】
望ましくは、前記シリコンボディー１２０の上面１２０ｂの幅(Ｗ）は約５０ｎｍ以下の範囲で選択され、前記シリコンボディー１２０の高さ(Ｈ）は約７０ｎｍ以下の範囲で選択される。図５Ａにおいては、前記シリコンボディー１２０の高さ(Ｈ)が前記上面の幅(Ｗ)より大きいと図示されたが、本発明はこれに限定されない。例えば、前記シリコンボディー１２０の高さ(Ｈ）は前記上面の幅(Ｗ)と同一に形成されてもよく、前記幅(Ｗ）が前記高さ(Ｈ)より大きく形成されてもよい。
【００３４】
図５Ｂを参照すれば、選択的エピタキシー成長法を用いて前記シリコンボディー１２０の両側壁１２０ａ及び上面１２０ｂだけを選択的に覆うチャンネル領域１３０を形成する。前記チャンネル領域１３０はＧｅまたはＳｉＧｅよりなる。望ましくは、前記チャンネル領域１３０はＧｅよりなる。Ｇｅよりなる前記チャンネル領域１３０の形成のために、Ｇｅソースガスとして、例えばＧｅＨ４が使われ、ＭＢＥ(ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｉ)、ＵＨＶ−ＣＶＤ(ｕｌｔｒａ  ｈｉｇｈ  ｖａｃｕｕｍ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ)、またはＲＴＣＶＤ(ｒａｐｉｄ  Ｔｈｅｒｍａｌ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ)のような選択的エピタキシー成長法が用いられる。
【００３５】
望ましくは、前記チャンネル領域１３０の厚さ(Ｄ）は約７０ｎｍ以下の範囲内で選択される。
【００３６】
図１ないし図３を参照して既に説明したように、前記チャンネル領域１３０の一部は前記シリコンボディー１２０の両側壁上で前記シリコン基板１００の主面と垂直をなす面方向に沿って延びる第１チャンネル領域３０ａ(図２参照)及び第２チャンネル領域３０ｂ(図２参照)を構成し、前記チャンネル領域１３０の他の一部は前記シリコンボディー１２０の上面上で前記第１チャンネル領域３０ａと第２チャンネル領域３０ｂとの間に形成される第３チャンネル領域３０ｃ(図２参照)を構成する。
【００３７】
図５Ｃを参照すれば、前記チャンネル領域１３０上にゲート絶縁膜１４０を形成する。前記ゲート絶縁膜１４０は、前記チャンネル領域１３０の表面から熱酸化方法によって所望の膜質を成長させて得られる。または、前記ゲート絶縁膜１４０の形成のためにＣＶＤ(ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ)またはＡＬＤ(ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ)法が用いられる。例えば、前記ゲート絶縁膜１４０は、ＧｅｘＯｙＮｚ、ＧｅｘＳｉｙＯｚ、ＳｉＯ２、ＳｉＯＮ、またはＳｉ３Ｎ４よりなってもよく、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５のような金属酸化物で構成される高誘電物質よりなってもよい。また、前記ゲート絶縁膜１４０は、前記例示された膜質のうち選択される２種以上の物質を複数層に積層して構成されてもよい。
【００３８】
図５Ｄを参照すれば、前記ゲート絶縁膜１４０上にゲート形成用導電層１５０を形成する。前記導電層１５０は、例えば導電性ポリシリコン膜、金属膜、金属窒化物膜、または金属シリサイド膜よりなることができる。
【００３９】
その後、前記導電層１５０をパターニングして図１ないし図３に示すような構造を有するゲート５０を形成する。この時、活性領域を構成する前記シリコンボディー１２０と前記ゲート５０との間に前記チャンネル領域１３０及びゲート絶縁膜１４０が介在した状態で前記ゲート５０が前記シリコンボディー１２０の両側壁及び上面を同時に覆うように前記導電層１５０をパターニングして図１に示すような構造を形成する。
【００４０】
その後、通常の方法によって図４に示すような絶縁スペーサ７０の形成工程と、ソース／ドレイン領域６２の形成のためのイオン注入工程及びアニール工程を行なう。また、必要によって、通常の方法でサリサイド(ｓａｌｉｃｉｄｅ)工程を行なってゲート及びソース／ドレイン領域の上面に金属シリサイド層を形成してもよい。
【００４１】
以上、本発明を望ましい実施例に基づいて詳細に説明したが、本発明は前記実施例に限定されず、本発明の技術的思想及び範囲内で当業者により多様な変形及び変更が可能である。
【産業上の利用可能性】
【００４２】
本発明に係る非平面トランジスタ及びその製造方法は、大規模高集積ＬＳＩの回路素子に適用されうる。
【図面の簡単な説明】
【００４３】
【図１】本発明の望ましい一実施例による非平面トランジスタの要部構成を示す斜視図である。
【図２】図１のII−II’線断面図である。
【図３】図１のIII−III’線断面図である。
【図４】本発明の他の実施例による非平面トランジスタの要部構成を示す断面図である。
【図５Ａ】本発明の望ましい実施例による非平面トランジスタの製造方法を説明するために工程順序によって示す断面図である。
【図５Ｂ】本発明の望ましい実施例による非平面トランジスタの製造方法を説明するために工程順序によって示す断面図である。
【図５Ｃ】本発明の望ましい実施例による非平面トランジスタの製造方法を説明するために工程順序によって示す断面図である。
【図５Ｄ】本発明の望ましい実施例による非平面トランジスタの製造方法を説明するために工程順序によって示す断面図である。
【符号の説明】
【００４４】
１０    埋没酸化膜（ＢＯＸ）
２０    シリコンボディー
３０    チャンネル領域
４０    ゲート絶縁膜
５０    ゲート
【図１】
2005159362.tif 000003
【図２】
2005159362.tif 000004
【図３】
2005159362.tif 000005
【図４】
2005159362.tif 000006
【図５Ａ】
2005159362.tif 000007
【図５Ｂ】
2005159362.tif 000008
【図５Ｃ】
2005159362.tif 000009
【図５Ｄ】
2005159362.tif 000010