(57)【要約】【課題】  軽量、薄型、小型であり、かつ読み込んだ画像に明るさのむらが生じないエリアセンサ及びエリアセンサを備えた表示装置を提供する。【解決手段】  エリアセンサが有する画素は、光源としてのＥＬ（エレクトロルミネッセンス）素子と、光電変換素子としてのフォトダイオードと複数のＴＦＴをそれぞれ有しており、ＥＬ素子とフォトダイオードの動作をＴＦＴで制御していることを特徴とするエリアセンサ及びエリアセンサを備えた表示装置。【選択図】  図１
2005101621.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数の島状半導体膜を形成し、
前記複数の島状半導体膜上にゲイト絶縁膜を形成し、
前記複数の島状半導体膜ごとに前記ゲイト絶縁膜を介してゲイト電極を形成し、
前記複数の島状半導体膜に前記ゲイト電極をマスクとして不純物元素を添加し、
前記ゲイト絶縁膜及び前記ゲイト電極上に第１の層間絶縁膜を形成し、
前記ゲイト絶縁膜及び前記第１の層間絶縁膜に前記複数の島状半導体膜に達するコンタクトホールを形成し、
前記ゲイト絶縁膜及び前記第１の層間絶縁膜に形成されたコンタクトホールを介して前記複数の島状半導体膜と電気的に接続する配線を形成し、
前記第１の層間絶縁膜及び前記配線上にパッシベーション膜を形成し、
前記パッシベーション膜上に第２の層間絶縁膜を形成し、
前記パッシベーション膜及び前記第２の層間絶縁膜に前記複数の島状半導体膜と電気的に接続する配線の１つに達するコンタクトホールを形成し、
前記パッシベーション膜及び前記第２の層間絶縁膜に形成されたコンタクトホールを介して前記複数の島状半導体膜の１つと電気的に接続するカソードを形成し、
前記カソード上に非晶質珪素膜を形成し、
前記非晶質珪素膜上にアノードを形成し、
前記第２の層間絶縁膜及び前記アノード上に第３の層間絶縁膜を形成し、
前記第３の層間絶縁膜に前記アノードに達するコンタクトホールを形成し、
前記第３の層間絶縁膜に形成されたコンタクトホールを介して前記アノードに接続するセンサ用配線を形成し、
前記パッシベーション膜、前記第２の層間絶縁膜及び前記第３の層間絶縁膜に前記カソードと接続した島状半導体膜とは異なる１つの前記島状半導体膜と電気的に接続する配線の１つに達するコンタクトホールを形成し、
前記パッシベーション膜、前記第２の層間絶縁膜及び前記第３の層間絶縁膜に形成されたコンタクトホールを介して前記カソードと接続した島状半導体膜とは異なる１つの前記島状半導体膜と電気的に接続する画素電極を形成し、
前記画素電極上にＥＬ層を形成し、
前記ＥＬ層上に陰極を形成することを特徴とする表示装置の作製方法。
【請求項２】
基板上に複数の島状半導体膜を形成し、
前記複数の島状半導体膜上にゲイト絶縁膜を形成し、
前記複数の島状半導体膜ごとに前記ゲイト絶縁膜を介してゲイト電極を形成し、
前記複数の島状半導体膜に前記ゲイト電極をマスクとして不純物元素を添加し、
前記ゲイト絶縁膜及び前記ゲイト電極上に第１の層間絶縁膜を形成し、
前記ゲイト絶縁膜及び前記第１の層間絶縁膜に前記複数の島状半導体膜に達するコンタクトホールを形成し、
前記ゲイト絶縁膜及び前記第１の層間絶縁膜に形成されたコンタクトホールを介して前記複数の島状半導体膜と電気的に接続する配線を形成し、
前記第１の層間絶縁膜及び前記配線上にパッシベーション膜を形成し、
前記パッシベーション膜上に第２の層間絶縁膜を形成し、
前記パッシベーション膜及び前記第２の層間絶縁膜に前記複数の島状半導体膜と電気的に接続する配線の１つに達するコンタクトホールと、前記形成されたコンタクトホールが達する配線とは異なる配線の１つに達するコンタクトホールを形成し、
前記パッシベーション膜及び前記第２の層間絶縁膜に形成されたコンタクトホールを介して前記複数の島状半導体膜の１つと電気的に接続するセンサ用配線と、前記センサ用配線と接続した島状半導体膜とは異なる１つの前記島状半導体膜と電気的に接続する画素電極を形成し、
前記画素電極上にＥＬ層を形成し、
前記ＥＬ層上に陰極を形成することを特徴とする表示装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ機能を有する密着型エリアセンサに関する。特に、ＥＬ素子を光源として有し、マトリクス状に配置された複数の薄膜トランジスタ（ＴＦＴ）によって構成される密着型エリアセンサに関する。また密着型エリアセンサを兼ねた表示装置に関する。
【背景技術】
【０００２】
近年、紙面上の文字・図画情報や、映像情報等の光信号から、画像情報を有する電気信号を読み出すダイオード、ＣＣＤ等の光電変換素子を有する固体撮像装置が用いられるようになってきた。この固体撮像装置は、スキャナーやデジタルカメラ等に用いられている。
【０００３】
光電変換素子を有する固体撮像装置には、ラインセンサと、エリアセンサとがある。ラインセンサは、線状に設けられた光電変換素子を被写体上でスキャンし、画像を電気信号として取り込んでいる。
【０００４】
それに対しエリアセンサは、密着型エリアセンサとも呼ばれており、平面に設けられた光電変換素子を被写体上に配置し、画像を電気信号として取り込んでいる。エリアセンサはラインセンサと異なり光電変換素子をスキャンする必要がないことから、スキャンするためのモーター等が不要である。
【０００５】
図２４に従来のエリアセンサの構成を示す。図２４（Ａ）に示すのはエリアセンサの斜視図であり、図２４（Ｂ）に示すのはその断面図である。光電変換素子が設けられたセンサ基板２５０１、バックライト２５０２、光散乱板２５０３が図に示すように設けられている。
【０００６】
光源としてのバックライト２５０２からの光は、光散乱板２５０３内で屈折し、被写体２５０４に照射される。照射された光は被写体２５０４上で反射し、センサ基板２５０１上に設けられた光電変換素子に照射される。光電変換素子に光が照射されると、光の輝度に応じた大きさの電流が光電変換素子内で生じ、被写体２５０４の画像情報が電気信号としてエリアセンサ内に取り込まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したエリアセンサは、バックライト２５０２からの光が被写体２５０４に均一に照射されないと、読み込んだ画像が部分的に明るくなったり暗くなったりしてむらが生じてしまう。そのため光が均一に被写体２５０４に照射するように、光散乱板２５０３の構造に工夫をこらしたり、バックライト２５０２、光散乱板２５０３、センサ基板２５０１、被写体２５０４の位置を精密に調整したりする必要が生じる。
【０００８】
またバックライト２５０２及び光散乱板２５０３のサイズを抑えることは難しく、そのためにエリアセンサ自体の小型化、薄型化、軽量化が妨げられている。
【０００９】
本発明は上記の実情を鑑みてなされたもので、小型、薄型、軽量であり、かつ読み込んだ画像に明るさのむらが生じない密着型エリアセンサを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のエリアセンサは、光電変換素子としてフォトダイオードを用いる。また光源としてＥＬ（エレクトロルミネッセンス）素子を用いる。
【００１１】
本明細書においてフォトダイオードとは、カソード電極と、アノード電極と、カソード電極とアノード電極の間に設けられた光電変換層とを有している。そして光電変換層に光が照射されると、光起電力効果により電流が生じる。
【００１２】
またＥＬ素子とは自発光型素子であり、主にＥＬディスプレイに用いられている。ＥＬディスプレイとは有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも言う。
【００１３】
ＥＬ素子は一対の電極（陽極と陰極）の間に有機化合物を含む層（以下、ＥＬ層と記す）が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬディスプレイは殆どこの構造を採用している。
【００１４】
ＥＬ素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られると、陽極層と、ＥＬ層と、陰極層とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明のエリアセンサは、どちらの発光を用いていても良い。
【００１５】
また他にも、電極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【００１６】
本明細書において一対の電極間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【００１７】
フォトダイオードとＥＬ素子とは同じセンサ基板上にマトリクス状に設けられる。そして同じくマトリクス状に基板上に設けられた薄膜トランジスタ（ＴＦＴ）を用いて、フォトダイオードとＥＬ素子のそれぞれの動作を制御する。
【００１８】
ＥＬ素子から発せられた光は被写体上で反射し、フォトダイオードに照射される。フォトダイオードに照射された光によって電流が生じ、被写体の画像情報を有する電気信号（画像信号）がエリアセンサに取り込まれる。
【００１９】
本発明は上記構成によって光が被写体に均一に照射されるため、読み込んだ画像の明るさにむらが生じることはない。そしてバックライトと光散乱板を、センサ基板と別個に設ける必要はないため、従来例と異なり、バックライト、光散乱板、センサ基板及び被写体の位置を精密に調整したりする必要がなく、エリアセンサ自体の小型化、薄型化、軽量化が実現される。またエリアセンサ自体の機械的強度が増す。
【００２０】
また本発明のエリアセンサは、前記ＥＬ素子を用いてエリアセンサに画像を表示させることが可能である。本発明においてＥＬ素子は、画像を読み込む際の光源としての機能と、画像を表示するための光源としての機能を併せ持つ。そのため、エリアセンサに別途電子ディスプレイを設けなくとも、画像を表示させることができる。
【００２１】
以下に、本発明の構成を示す。
【００２２】
本発明は上記構成によって、
センサ基板上に複数の画素を有するセンサ部が設けられた密着型エリアセンサであって、
前記複数の画素は、フォトダイオードと、ＥＬ素子と、複数の薄膜トランジスタとを有していることを特徴とする密着型エリアセンサが提供される。
【００２３】
本発明は上記構成によって、
センサ基板上に複数の画素を有するセンサ部が設けられた密着型エリアセンサであって、
前記複数の画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴとを有しており、
前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴは、前記ＥＬ素子の発光を制御しており、
前記ＥＬ素子から発せられた光は、被写体上で反射して前記フォトダイオードに照射され、
前記フォトダイオード、前記リセット用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴは、前記フォトダイオードに照射された光から画像信号を生成することを特徴とする密着型エリアセンサが提供される。
【００２４】
本発明は上記構成によって、
センサ基板上に複数の画素を有するセンサ部が設けられた密着型エリアセンサであって、
前記複数の画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴと、ソース信号線と、ゲート信号線と、一定の電位に保たれた電源供給線と、リセット用ゲート信号線と、センサ用ゲート信号線と、定電流電源に接続されたセンサ出力配線と、一定の電位に保たれたセンサ用電源線とを有しており、
前記スイッチング用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域は、一方は前記ソース信号線に、もう一方は前記ＥＬ駆動用ＴＦＴのゲート電極に接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域は、一方は前記電源供給線に、もう一方は前記ＥＬ素子に接続されており、
前記リセット用ＴＦＴのソース領域は前記センサ用電源線に接続されており、
前記リセット用ＴＦＴのドレイン領域は、前記バッファ用ＴＦＴのゲート電極及び前記フォトダイオードに接続されており、
前記バッファ用ＴＦＴのドレイン領域は前記センサ用電源線に接続されており、
前記選択用ＴＦＴのソース領域とドレイン領域は、一方は前記センサ出力配線に、もう一方は前記バッファ用ＴＦＴのソース領域に接続されており、
前記選択用ＴＦＴのゲート電極は前記センサ用ゲート信号線に接続されており、
前記ＥＬ素子から発せられた光は、被写体上で反射して前記フォトダイオードに照射され、
前記フォトダイオードに照射された光から生成された画像信号が、前記センサ出力配線に入力されることを特徴とする密着型エリアセンサが提供される。
【００２５】
本発明は上記構成によって、
センサ基板上に複数の画素を有するセンサ部が設けられた密着型エリアセンサであって、
前記複数の画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴと、ソース信号線と、ゲート信号線と、一定の電位に保たれた電源供給線と、リセット用ゲート信号線と、センサ用ゲート信号線と、定電流電源に接続されたセンサ出力配線と、一定の電位に保たれたセンサ用電源線とを有しており、
前記スイッチング用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域は、一方は前記ソース信号線に、もう一方は前記ＥＬ駆動用ＴＦＴのゲート電極に接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域は、一方は前記電源供給線に、もう一方は前記ＥＬ素子に接続されており、
前記リセット用ＴＦＴのソース領域は前記センサ用電源線に接続されており、
前記リセット用ＴＦＴのドレイン領域は、前記バッファ用ＴＦＴのゲート電極及び前記フォトダイオードに接続されており、
前記バッファ用ＴＦＴのドレイン領域は前記センサ用電源線に接続されており、
前記選択用ＴＦＴのソース領域とドレイン領域は、一方は前記センサ出力配線に、もう一方は前記バッファ用ＴＦＴのソース領域に接続されており、
前記選択用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴと前記選択用ＴＦＴの極性は同じであり、
前記ＥＬ素子から発せられた光は、被写体上で反射して前記フォトダイオードに照射され、
前記フォトダイオードに照射された光から生成された画像信号が、前記センサ出力配線に入力されることを特徴とする密着型エリアセンサが提供される。
【００２６】
本発明は上記構成によって、
センサ基板上に複数の画素を有するセンサ部が設けられた密着型エリアセンサであって、
前記複数の画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴと、ソース信号線と、ゲート信号線と、一定の電位に保たれた電源供給線と、リセット用ゲート信号線と、センサ用ゲート信号線と、定電流電源に接続されたセンサ出力配線と、一定の電位に保たれたセンサ用電源線とを有しており、
前記スイッチング用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域は、一方は前記ソース信号線に、もう一方は前記ＥＬ駆動用ＴＦＴのゲート電極に接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域は、一方は前記電源供給線に、もう一方は前記ＥＬ素子に接続されており、
前記リセット用ＴＦＴのソース領域は前記センサ用電源線に接続されており、
前記リセット用ＴＦＴのドレイン領域は、前記バッファ用ＴＦＴのゲート電極及び前記フォトダイオードに接続されており、
前記バッファ用ＴＦＴのドレイン領域は前記センサ用電源線に接続されており、
前記選択用ＴＦＴのソース領域とドレイン領域は、一方は前記センサ出力配線に、もう一方は前記バッファ用ＴＦＴのソース領域に接続されており、
前記選択用ＴＦＴのゲート電極は前記センサ用ゲート信号線に接続されており、
前記リセット用ゲート信号線と前記センサ用ゲート信号線とに入力される信号によって前記リセット用ＴＦＴと前記選択用ＴＦＴはオンからオフの状態、またはオフからオンの状態に同時に切り替わり、
前記リセット用ＴＦＴと前記選択用ＴＦＴは、一方がオンの状態の時、もう一方はオフの状態であり、
前記ＥＬ素子から発せられた光は、被写体上で反射して前記フォトダイオードに照射され、
前記フォトダイオードに照射された光から生成された画像信号が、前記センサ出力配線に入力されることを特徴とする密着型エリアセンサが提供される。
【００２７】
本発明は上記構成によって、
センサ基板上に複数の画素を有するセンサ部が設けられた密着型エリアセンサであって、
前記複数の画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴと、ソース信号線と、ゲート信号線と、一定の電位に保たれた電源供給線と、リセット用ゲート信号線と、センサ用ゲート信号線と、定電流電源に接続されたセンサ出力配線と、一定の電位に保たれたセンサ用電源線とを有しており、
前記スイッチング用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域は、一方は前記ソース信号線に、もう一方は前記ＥＬ駆動用ＴＦＴのゲート電極に接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域は、一方は前記電源供給線に、もう一方は前記ＥＬ素子に接続されており、
前記リセット用ＴＦＴのソース領域は前記センサ用電源線に接続されており、
前記リセット用ＴＦＴのドレイン領域は、前記バッファ用ＴＦＴのゲート電極及び前記フォトダイオードに接続されており、
前記バッファ用ＴＦＴのドレイン領域は前記センサ用電源線に接続されており、
前記選択用ＴＦＴのソース領域とドレイン領域は、一方は前記センサ出力配線に、もう一方は前記バッファ用ＴＦＴのソース領域に接続されており、
前記選択用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴと前記選択用ＴＦＴの極性は同じであり、
前記リセット用ゲート信号線と前記センサ用ゲート信号線とに入力される信号によって前記リセット用ＴＦＴと前記選択用ＴＦＴはオンからオフの状態、またはオフからオンの状態に同時に切り替わり、
前記リセット用ＴＦＴと前記選択用ＴＦＴは、一方がオンの状態の時、もう一方はオフの状態であり、
前記ＥＬ素子から発せられた光は、被写体上で反射して前記フォトダイオードに照射され、
前記フォトダイオードに照射された光から生成された画像信号が、前記センサ出力配線に入力されることを特徴とする密着型エリアセンサが提供される。
【００２８】
本発明は上記構成によって、
センサ基板上に複数の画素を有するセンサ部が設けられた表示装置であって、
前記複数の画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴとを有しており、
前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴによって前記ＥＬ素子の発光が制御され、
前記センサ部は、前記ＥＬ素子から発せられた光により画像を表示するか、もしくは前記ＥＬ素子から発せられた光を被写体上で反射させることで前記フォトダイオードに照射し、前記フォトダイオード、前記リセット用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴによって前記フォトダイオードに照射された光から画像信号を生成することを特徴とする表示装置が提供される。
【００２９】
本発明は上記構成によって、
センサ基板上に複数の画素を有するセンサ部が設けられた表示装置であって、
前記複数の画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴと、ソース信号線と、ゲート信号線と、一定の電位に保たれた電源供給線と、リセット用ゲート信号線と、センサ用ゲート信号線と、定電流電源に接続されたセンサ出力配線と、一定の電位に保たれたセンサ用電源線とを有しており、
前記スイッチング用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域は、一方は前記ソース信号線に、もう一方は前記ＥＬ駆動用ＴＦＴのゲート電極に接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域は、一方は前記電源供給線に、もう一方は前記ＥＬ素子に接続されており、
前記リセット用ＴＦＴのソース領域は前記センサ用電源線に接続されており、
前記リセット用ＴＦＴのドレイン領域は、前記バッファ用ＴＦＴのゲート電極及び前記フォトダイオードに接続されており、
前記バッファ用ＴＦＴのドレイン領域は前記センサ用電源線に接続されており、
前記選択用ＴＦＴのソース領域とドレイン領域は、一方は前記センサ出力配線に、もう一方は前記バッファ用ＴＦＴのソース領域に接続されており、
前記選択用ＴＦＴのゲート電極は前記センサ用ゲート信号線に接続されており、
前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴによって前記ＥＬ素子の発光が制御され、
前記センサ部は、前記ＥＬ素子から発せられた光により画像を表示するか、もしくは前記ＥＬ素子から発せられた光を被写体上で反射させることで前記フォトダイオードに照射し、前記フォトダイオード、前記リセット用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴによって前記フォトダイオードに照射された光から画像信号を生成することを特徴とする表示装置が提供される。
【００３０】
本発明は上記構成によって、
センサ基板上に複数の画素を有するセンサ部が設けられた表示装置であって、
前記複数の画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴと、ソース信号線と、ゲート信号線と、一定の電位に保たれた電源供給線と、リセット用ゲート信号線と、センサ用ゲート信号線と、定電流電源に接続されたセンサ出力配線と、一定の電位に保たれたセンサ用電源線とを有しており、
前記スイッチング用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域は、一方は前記ソース信号線に、もう一方は前記ＥＬ駆動用ＴＦＴのゲート電極に接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域は、一方は前記電源供給線に、もう一方は前記ＥＬ素子に接続されており、
前記リセット用ＴＦＴのソース領域は前記センサ用電源線に接続されており、
前記リセット用ＴＦＴのドレイン領域は、前記バッファ用ＴＦＴのゲート電極及び前記フォトダイオードに接続されており、
前記バッファ用ＴＦＴのドレイン領域は前記センサ用電源線に接続されており、
前記選択用ＴＦＴのソース領域とドレイン領域は、一方は前記センサ出力配線に、もう一方は前記バッファ用ＴＦＴのソース領域に接続されており、
前記選択用ＴＦＴのゲート電極は前記センサ用ゲート信号線に接続されており、
前記リセット用ゲート信号線と前記センサ用ゲート信号線とに入力される信号によって前記リセット用ＴＦＴと前記選択用ＴＦＴはオンからオフの状態、またはオフからオンの状態に同時に切り替わり、
前記リセット用ＴＦＴと前記選択用ＴＦＴは、一方がオンの状態の時、もう一方はオフの状態であり、
前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴによって前記ＥＬ素子の発光が制御され、
前記センサ部は、前記ＥＬ素子から発せられた光により画像を表示するか、もしくは前記ＥＬ素子から発せられた光を被写体上で反射させることで前記フォトダイオードに照射し、前記フォトダイオード、前記リセット用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴによって前記フォトダイオードに照射された光から画像信号を生成することを特徴とする表示装置が提供される。
【００３１】
本発明は上記構成によって、
センサ基板上に複数の画素を有するセンサ部が設けられた表示装置であって、
前記複数の画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴと、ソース信号線と、ゲート信号線と、一定の電位に保たれた電源供給線と、リセット用ゲート信号線と、センサ用ゲート信号線と、定電流電源に接続されたセンサ出力配線と、一定の電位に保たれたセンサ用電源線とを有しており、
前記スイッチング用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域は、一方は前記ソース信号線に、もう一方は前記ＥＬ駆動用ＴＦＴのゲート電極に接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域は、一方は前記電源供給線に、もう一方は前記ＥＬ素子に接続されており、
前記リセット用ＴＦＴのソース領域は前記センサ用電源線に接続されており、
前記リセット用ＴＦＴのドレイン領域は、前記バッファ用ＴＦＴのゲート電極及び前記フォトダイオードに接続されており、
前記バッファ用ＴＦＴのドレイン領域は前記センサ用電源線に接続されており、
前記選択用ＴＦＴのソース領域とドレイン領域は、一方は前記センサ出力配線に、もう一方は前記バッファ用ＴＦＴのソース領域に接続されており、
前記選択用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴと前記選択用ＴＦＴの極性は同じであり、
前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴによって前記ＥＬ素子の発光が制御され、
前記センサ部は、前記ＥＬ素子から発せられた光により画像を表示するか、もしくは前記ＥＬ素子から発せられた光を被写体上で反射させることで前記フォトダイオードに照射し、前記フォトダイオード、前記リセット用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴによって前記フォトダイオードに照射された光から画像信号を生成することを特徴とする表示装置が提供される。
【００３２】
本発明は上記構成によって、
センサ基板上に複数の画素を有するセンサ部が設けられた表示装置であって、
前記複数の画素は、フォトダイオードと、ＥＬ素子と、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、リセット用ＴＦＴと、バッファ用ＴＦＴと、選択用ＴＦＴと、ソース信号線と、ゲート信号線と、一定の電位に保たれた電源供給線と、リセット用ゲート信号線と、センサ用ゲート信号線と、定電流電源に接続されたセンサ出力配線と、一定の電位に保たれたセンサ用電源線とを有しており、
前記スイッチング用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域は、一方は前記ソース信号線に、もう一方は前記ＥＬ駆動用ＴＦＴのゲート電極に接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域は、一方は前記電源供給線に、もう一方は前記ＥＬ素子に接続されており、
前記リセット用ＴＦＴのソース領域は前記センサ用電源線に接続されており、
前記リセット用ＴＦＴのドレイン領域は、前記バッファ用ＴＦＴのゲート電極及び前記フォトダイオードに接続されており、
前記バッファ用ＴＦＴのドレイン領域は前記センサ用電源線に接続されており、
前記選択用ＴＦＴのソース領域とドレイン領域は、一方は前記センサ出力配線に、もう一方は前記バッファ用ＴＦＴのソース領域に接続されており、
前記選択用ＴＦＴのゲート電極は前記ゲート信号線に接続されており、
前記スイッチング用ＴＦＴと前記選択用ＴＦＴの極性は同じであり、
前記リセット用ゲート信号線と前記センサ用ゲート信号線とに入力される信号によって前記リセット用ＴＦＴと前記選択用ＴＦＴはオンからオフの状態、またはオフからオンの状態に同時に切り替わり、
前記リセット用ＴＦＴと前記選択用ＴＦＴは、一方がオンの状態の時、もう一方はオフの状態であり、
前記スイッチング用ＴＦＴ及び前記ＥＬ駆動用ＴＦＴによって前記ＥＬ素子の発光が制御され、
前記センサ部は、前記ＥＬ素子から発せられた光により画像を表示するか、もしくは前記ＥＬ素子から発せられた光を被写体上で反射させることで前記フォトダイオードに照射し、前記フォトダイオード、前記リセット用ＴＦＴ、前記バッファ用ＴＦＴ及び選択用ＴＦＴによって前記フォトダイオードに照射された光から画像信号を生成することを特徴とする表示装置が提供される。
【００３３】
前記ＥＬ素子は陽極、陰極及び陽極と陰極の間に設けられたＥＬ層を有していても良い。
【００３４】
前記ＥＬ素子の有する陽極が前記ＥＬ駆動用ＴＦＴのソース領域又はドレイン領域に接続されているとき、前記ＥＬ駆動用ＴＦＴはｐチャネル型ＴＦＴであっても良い。
【００３５】
前記ＥＬ素子の有する陰極が前記ＥＬ駆動用ＴＦＴのソース領域又はドレイン領域に接続されているとき、前記ＥＬ駆動用ＴＦＴはｎチャネル型ＴＦＴであっても良い。
【００３６】
前記フォトダイオードはカソード電極、アノード電極及びカソード電極とアノード電極の間に設けられた光電変換層を有していても良い。
【００３７】
前記フォトダイオードの有するアノード電極が前記リセット用ＴＦＴのドレイン領域に接続されているとき、前記リセット用ＴＦＴはｎチャネル型ＴＦＴであり、前記バッファ用ＴＦＴはｐチャネル型ＴＦＴであっても良い。
【００３８】
前記フォトダイオードの有するカソード電極が前記リセット用ＴＦＴのドレイン領域に接続されているとき、前記リセット用ＴＦＴはｐチャネル型ＴＦＴであり、前記バッファ用ＴＦＴはｎチャネル型ＴＦＴであっても良い。
【００３９】
前記表示装置は、タッチペン及びタッチパネルを有していても良い。
【発明の効果】
【００４０】
本発明は上記構成によって光が被写体に均一に照射されるため、読み込んだ画像の明るさにむらが生じることはない。そしてバックライトと光散乱板とをセンサ基板と別個に設ける必要はないため、従来例と異なり、バックライト、光散乱板、センサ基板及び被写体の位置を精密に調整したりする必要がなく、エリアセンサ自体の機械的強度が増す。またエリアセンサ自体の小型化、薄型化、軽量化が実現される。
【００４１】
また本発明のエリアセンサは、ＥＬ素子を用いてセンサ部に画像を表示することが可能である。そのため、新たに電子ディスプレイをエリアセンサに設けなくとも、センサ部で読み込んだ画像をセンサ部に表示させることが可能であり、その場で読み込んだ画像を確認することができる。
【発明を実施するための最良の形態】
【００４２】
以下に、本発明のエリアセンサの構成を詳しく説明する。本発明のエリアセンサは画像の読み取りを行うセンサ部と、センサ部の駆動を制御する駆動部とを有している。図１に本発明のセンサ部の回路図を示す。
【００４３】
センサ部１０１はソース信号線Ｓ１〜Ｓｘ、電源供給線Ｖ１〜Ｖｘ、ゲート信号線Ｇ１〜Ｇｙ、リセット用ゲート信号線ＲＧ１〜ＲＧｙ、センサ用ゲート信号線ＳＧ１〜ＳＧｙ、センサ出力配線ＳＳ１〜ＳＳｘ、センサ用電源線ＶＢが設けられている。
【００４４】
センサ部１０１は複数の画素１０２を有している。画素１０２は、ソース信号線Ｓ１〜Ｓｘのいずれか１つと、電源供給線Ｖ１〜Ｖｘのいずれか１つと、ゲート信号線Ｇ１〜Ｇｙのいずれか１つと、リセット用ゲート信号線ＲＧ１〜ＲＧｙのいずれか１つと、センサ用ゲート信号線ＳＧ１〜ＳＧｙのいずれか１つと、センサ出力配線ＳＳ１〜ＳＳｘのいずれか１つと、センサ用電源線ＶＢとを有している。
【００４５】
センサ出力配線ＳＳ１〜ＳＳｘはそれぞれ定電流電源１０３＿１〜１０３＿ｘに接続されている。
【００４６】
図２に画素１０２の詳しい構成を示す。点線で囲まれた領域が画素１０２である。なお、ソース信号線Ｓは、ソース信号線Ｓ１〜Ｓｘのいずれか１つを意味する。また電源供給線Ｖは電源供給線Ｖ１〜Ｖｘのいずれか１つを意味する。またゲート信号線Ｇはゲート信号線Ｇ１〜Ｇｙのいずれか１つを意味する。またリセット用ゲート信号線ＲＧはリセット用ゲート信号線ＲＧ１〜ＲＧｙのいずれか１つを意味する。またセンサ用ゲート信号線ＳＧは、センサ用ゲート信号線ＳＧ１〜ＳＧｙのいずれか１つを意味する。またセンサ出力配線ＳＳはセンサ出力配線ＳＳ１〜ＳＳｘのいずれか１つを意味する。
【００４７】
画素１０２はスイッチング用ＴＦＴ１０４、ＥＬ駆動用ＴＦＴ１０５、ＥＬ素子１０６を有している。また図２では画素１０２にコンデンサ１０７が設けられているが、コンデンサ１０７を設けなくとも良い。
【００４８】
ＥＬ素子１０６は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ１０５のソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ１０５のソース領域またはドレイン領域と接続している場合、陽極が対向電極、陰極が画素電極である。
【００４９】
スイッチング用ＴＦＴ１０４のゲート電極はゲート信号線Ｇに接続されている。そしてスイッチング用ＴＦＴ１０４のソース領域とドレイン領域は、一方がソース信号線Ｓに、もう一方がＥＬ駆動用ＴＦＴ１０５のゲート電極に接続されている。
【００５０】
ＥＬ駆動用ＴＦＴ１０５のソース領域とドレイン領域は、一方が電源供給線Ｖに、もう一方がＥＬ素子１０６に接続されている。コンデンサ１０７はＥＬ駆動用ＴＦＴ１０５のゲート電極と電源供給線Ｖとに接続して設けられている。
【００５１】
さらに画素１０２は、リセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１、選択用ＴＦＴ１１２、フォトダイオード１１３を有している。
【００５２】
リセット用ＴＦＴ１１０のゲート電極はリセット用ゲート信号線ＲＧに接続されている。リセット用ＴＦＴ１１０のソース領域はセンサ用電源線ＶＢに接続されている。センサ用電源線ＶＢは常に一定の電位（基準電位）に保たれている。またリセット用ＴＦＴ１１０のドレイン領域はフォトダイオード１１３及びバッファ用ＴＦＴ１１１のゲート電極に接続されている。
【００５３】
図示しないが、フォトダイオード１１３はカソード電極と、アノード電極と、カソード電極とアノード電極の間に設けられた光電変換層とを有している。リセット用ＴＦＴ１１０のドレイン領域は、具体的にはフォトダイオード１１３のアノード電極又はカソード電極に接続されている。
【００５４】
バッファ用ＴＦＴ１１１のドレイン領域はセンサ用電源線ＶＢに接続されており、常に一定の基準電位に保たれている。そしてバッファ用ＴＦＴ１１１のソース領域は選択用ＴＦＴ１１２のソース領域又はドレイン領域に接続されている。
【００５５】
選択用ＴＦＴ１１２のゲート電極はセンサ用ゲート信号線ＳＧに接続されている。そして選択用ＴＦＴ１１２のソース領域とドレイン領域は、一方は上述したとおりバッファ用ＴＦＴ１１１のソース領域に接続されており、もう一方はセンサ出力配線ＳＳに接続されている。センサ出力配線ＳＳは定電流電源１０３（定電流電源１０３＿１〜１０３＿ｘのいずれか１つ）に接続されており、常に一定の電流が流れている。
【００５６】
次に本発明のエリアセンサの駆動の仕方について、図１及び図２を用いて説明する。
【００５７】
画素１０２が有するＥＬ素子１０６はエリアセンサの光源として機能しており、スイッチング用ＴＦＴ１０４、ＥＬ駆動用ＴＦＴ１０５及びコンデンサ１０７は、光源としてのＥＬ素子１０６の動作を制御している。
【００５８】
ＥＬ素子から発せられる光は被写体上で反射し、画素１０２が有するフォトダイオード１１３に照射される。フォトダイオード１１３は、照射された光を、画像情報を有する電気信号に変換する。そしてフォトダイオード１１３で発生した画像情報を有する電気信号は、リセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２により画像信号としてエリアセンサ内に取り込まれる。
【００５９】
図３は、リセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の動作を示すタイミングチャートである。なおここでは、リセット用ＴＦＴ１１０がｎチャネル型ＴＦＴ、バッファ用ＴＦＴ１１１がｐチャネル型ＴＦＴ、選択用ＴＦＴ１１２がｎチャネル型ＴＦＴの場合のタイミングチャートを示す。本発明においてリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。ただし、リセット用ＴＦＴ１１０とバッファ用ＴＦＴ１１１の極性は逆の方が好ましい。
【００６０】
まずリセット用ゲート信号線ＲＧ１に入力されているリセット信号によって、ＲＧ１に接続されている１ライン目の画素のリセット用ＴＦＴ１１０はオンの状態にある。よってセンサ用電源線ＶＢの基準電位がバッファ用ＴＦＴ１１１のゲート電極に与えられる。
【００６１】
またセンサ用ゲート信号線ＳＧ１に入力されているセンサ信号によって、センサ用ゲート信号線ＳＧ１に接続されている１ライン目の画素の選択用ＴＦＴ１１２がオフの状態にある。よってバッファ用ＴＦＴ１１１のソース領域は、基準電位からバッファ用ＴＦＴ１１１のソース領域とゲート電極の電位差ＶGSを差し引いた電位に保たれている。なお本明細書では、リセット用ＴＦＴ１１０がオンの状態である期間をリセット期間と呼ぶ。
【００６２】
そしてリセット用ゲート信号線ＲＧ１に入力されたリセット信号の電位が変化して、１ライン目の画素のリセット用ＴＦＴ１１０が全てオフの状態になる。よってセンサ用電源線ＶＢの基準電位は、１ライン目の画素のバッファ用ＴＦＴ１１１のゲート電極に与えられなくなる。なお、リセット用ＴＦＴ１１０がオフの状態にある期間を、本明細書ではサンプル期間ＳＴと呼ぶ。特に１ライン目の画素のリセット用ＴＦＴ１１０がオフの状態にある期間をサンプル期間ＳＴ１と呼ぶ。
【００６３】
サンプル期間ＳＴ１では、センサ用ゲート信号線ＳＧ１に入力されたセンサ信号の電位が変化して、１ライン目の画素の選択用ＴＦＴ１１２がオンの状態になる。よって１ライン目の画素のバッファ用ＴＦＴ１１１のソース領域は、選択用ＴＦＴ１１２を介してセンサ出力配線ＳＳ１に電気的に接続される。センサ出力配線ＳＳ１は定電流電源１０３＿１に接続されており、そのためバッファ用ＴＦＴ１１１はソースフォロワ（ｓｏｕｒｃｅ  ｆｏｌｌｏｗｅｒ）として機能し、ソース領域とゲート電極の電位差ＶGSは一定となる。
【００６４】
サンプル期間ＳＴ１において、ＥＬ素子１０６からの光が被写体上で反射してフォトダイオード１１３に照射されると、フォトダイオード１１３に電流が流れる。そのため、リセット期間において基準電位に保たれていたバッファ用ＴＦＴ１１１のゲート電極の電位は、フォトダイオード１１３で発生する電流の大きさに応じて高くなる。
【００６５】
フォトダイオード１１３に流れる電流は、フォトダイオード１１３に照射される光の強さに比例するため、被写体上の画像は、フォトダイオード１１３においてそのまま電気信号に変換される。フォトダイオード１１３において生成された電気信号は、バッファ用ＴＦＴ１１１のゲート電極に入力される。
【００６６】
バッファ用ＴＦＴ１１１のソース領域とゲート電極の電位差ＶGSは常に一定であるので、バッファ用ＴＦＴ１１１のソース領域は、バッファ用ＴＦＴ１１１のゲート電極の電位からＶGSを差し引いた電位に保たれている。そのためバッファ用ＴＦＴ１１１のゲート電極の電位が変化すると、それに伴ってバッファ用ＴＦＴ１１１のソース領域の電位も変化する。
【００６７】
バッファ用ＴＦＴ１１１のソース領域の電位は、画像信号として選択用ＴＦＴ１１２を介しセンサ出力配線ＳＳ１に入力される。
【００６８】
次に、リセット用ゲート信号線ＲＧ１に入力されているリセット信号によって、ＲＧ１に接続されている１ライン目の画素のリセット用ＴＦＴ１１０はオンの状態になり、再びリセット期間になる。それと同時にリセット用ゲート信号線ＲＧ２に入力されているリセット信号によって、ＲＧ２に接続されている２ライン目の画素のリセット用ＴＦＴ１１０はオフの状態になり、サンプリング期間ＳＴ２が開始する。
【００６９】
サンプリング期間ＳＴ２では、サンプリング期間ＳＴ１と同様に、フォトダイオードにおいて画像情報を有する電気信号が生成し、画像信号がセンサ出力配線ＳＳ２に入力される。
【００７０】
上記動作を繰り返し、サンプリング期間ＳＴｙが終了すると、１つの画像を画像信号として読み込むことができる。なお本明細書では、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をセンサフレーム期間ＳＦと呼ぶ。
【００７１】
また各サンプリング期間において、各画素が有するＥＬ素子を常に発光させておく必要がある。例えば１ライン目の画素が有するＥＬ素子は、最低でもサンプリング期間ＳＴ１の間発光していることが重要である。なお全ての画素がセンサフレーム期間ＳＦの間、常に発光していても良い。
【００７２】
なおカラー画像を読み込むエリアセンサの場合、センサ部はＲ（赤）Ｇ（緑）Ｂ（青）の各色に対応した画素を有している。ＲＧＢの各色に対応した画素は、ＲＧＢに対応した三種類のＥＬ素子を有しているか、または白色発光のＥＬ素子とＲＧＢの三種類のカラーフィルターを有しているか、または青色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを有している。
【００７３】
ＲＧＢの各色に対応した画素から発せられるＲＧＢの各色の光は、被写体に順に照射される。そして被写体上で反射されたＲＧＢの各色の光が、画素の有するフォトダイオードに照射され、ＲＧＢ各色に対応する画像信号がエリアセンサに取り込まれる。
【００７４】
図４は、カラー画像を読み込むエリアセンサのリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の動作を示すタイミングチャートである。なおここでは、リセット用ＴＦＴ１１０がｎチャネル型ＴＦＴ、バッファ用ＴＦＴ１１１がｐチャネル型ＴＦＴ、選択用ＴＦＴ１１２がｎチャネル型ＴＦＴの場合のタイミングチャートを示す。
【００７５】
Ｒに対応する画素のＥＬ素子が発光している期間内に、サンプル期間ＳＴ１〜ＳＴｙの全てが出現する。このＲに対応する画素のＥＬ素子が発光している期間内において、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をＲ用センサフレーム期間ＳＦｒと呼ぶ。Ｒ用センサフレーム期間ＳＦｒにおいてＲに対応する画像信号がエリアセンサ内に取り込まれる。なおＲ用センサフレーム期間ＳＦｒにおいて、Ｇ、Ｂに対応する画素は発光を行わない。
【００７６】
次に、Ｇに対応する画素のＥＬ素子が発光している期間内に、サンプル期間ＳＴ１〜ＳＴｙの全てが出現する。このＧに対応する画素のＥＬ素子が発光している期間内において、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をＧ用センサフレーム期間ＳＦｇと呼ぶ。Ｇ用センサフレーム期間ＳＦｇにおいてＧに対応する画像信号がエリアセンサ内に取り込まれる。なおＧ用センサフレーム期間ＳＦｇにおいて、Ｒ、Ｂに対応する画素は発光を行わない。
【００７７】
次に、Ｂに対応する画素のＥＬ素子が発光している期間内に、サンプル期間ＳＴ１〜ＳＴｙの全てが出現する。このＢに対応する画素のＥＬ素子が発光している期間内において、サンプリング期間ＳＴ１〜ＳＴｙの全てが出現するまでの期間をＢ用センサフレーム期間ＳＦｂと呼ぶ。Ｂ用センサフレーム期間ＳＦｂにおいてＢに対応する画像信号がエリアセンサ内に取り込まれる。Ｂ用センサフレーム期間ＳＦｂにおいて、Ｒ、Ｇに対応する画素は発光を行わない。
【００７８】
Ｒ用センサフレーム期間ＳＦｒと、Ｇ用センサフレーム期間ＳＦｇと、Ｂ用センサフレーム期間ＳＦｂの全てが出現するまでの期間がセンサフレーム期間ＳＦである。センサフレーム期間ＳＦが終了すると１つのカラー画像を画像信号として読み込むことができる。
【００７９】
また各サンプリング期間において、各色に対応する画素のＥＬ素子を常に発光させておく必要がある。例えばＢ用センサフレーム期間内のサンプリング期間ＳＴ１においては、１ライン目の画素のうちＢに対応する画素のＥＬ素子は常に発光していることが重要である。またＲ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦｒ、ＳＦｇ、ＳＦｂ）のそれぞれにおいて、各色に対応する画素が常に発光していても良い。
【００８０】
本発明は上記構成によって光が被写体に均一に照射されるため、読み込んだ画像の明るさにむらが生じることはない。そしてバックライトと光散乱板とを、センサ基板と別個に設ける必要はないため、従来例と異なり、バックライト、光散乱板、センサ基板及び被写体の位置を精密に調整したりする必要がなく、エリアセンサ自体の小型化、薄型化、軽量化が実現される。またエリアセンサ自体の機械的強度が増す。
【００８１】
また本発明のエリアセンサは、ＥＬ素子を用いてセンサ部に画像を表示することが可能である。そのため、新たに電子ディスプレイをエリアセンサに設けなくとも、センサ部で読み込んだ画像をセンサ部に表示させることが可能であり、その場で読み込んだ画像を確認することができる。
【００８２】
以下に、本発明の実施例について説明する。
【実施例１】
【００８３】
本実施例では、図２に示すところのＥＬ素子１０６の動作を制御している、スイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動方法について説明する。なおセンサ部の構成は実施の形態で示した構成と同じであるので、図１及び図２を参照する。
【００８４】
図５に本実施例のエリアセンサの上面図を示す。１２０はソース信号線駆動回路、１２２はゲート信号線駆動回路であり、共にスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動を制御している。また１２１はセンサ用ソース信号線駆動回路、１２３はセンサ用ゲート信号線駆動回路であり、共にリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の駆動を制御している。なお本明細書において、ソース信号線駆動回路１２０、ゲート信号線駆動回路１２２、センサ用ソース信号線駆動回路１２１、センサ用ゲート信号線駆動回路１２３を駆動部と呼ぶ。
【００８５】
ソース信号線駆動回路１２０は、シフトレジスタ１２０ａ、ラッチ（Ａ）１２０ｂ、ラッチ（Ｂ）１２０ｃを有している。ソース信号線駆動回路１２０において、シフトレジスタ１２０ａにクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ１２０ａは、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、後段の回路へタイミング信号を順次供給する。
【００８６】
なおシフトレジスタ１２０ａからのタイミング信号を、バッファ等（図示せず）によって緩衝増幅し、後段の回路へ緩衝増幅したタイミング信号を順次供給しても良い。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。
【００８７】
シフトレジスタ１２０ａからのタイミング信号は、ラッチ（Ａ）１２０ｂに供給される。ラッチ（Ａ）１２０ｂは、デジタル信号（digital signals）を処理する複数のステージのラッチを有している。ラッチ（Ａ）１２０ｂは、前記タイミング信号が入力されると同時に、デジタル信号を順次書き込み、保持する。
【００８８】
なお、ラッチ（Ａ）１２０ｂにデジタル信号を取り込む際に、ラッチ（Ａ）１２０ｂが有する複数のステージのラッチに、順にデジタル信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチ（Ａ）１２０ｂが有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタル信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【００８９】
ラッチ（Ａ）１２０ｂの全ステージのラッチへのデジタル信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ（Ａ）１２０ｂ中で一番左側のステージのラッチにデジタル信号の書き込みが開始される時点から、一番右側のステージのラッチにデジタル信号の書き込みが終了する時点までの時間間隔がライン期間である。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００９０】
１ライン期間が終了すると、ラッチ（Ｂ）１２０ｃにラッチシグナル（Latch Signal）が供給される。この瞬間、ラッチ（Ａ）１２０ｂに書き込まれ保持されているデジタル信号は、ラッチ（Ｂ）１２０ｃに一斉に送出され、ラッチ（Ｂ）１２０ｃの全ステージのラッチに書き込まれ、保持される。
【００９１】
デジタル信号をラッチ（Ｂ）１２０ｃに送出し終えたラッチ（Ａ）１２０ｂは、シフトレジスタ１２０ａからのタイミング信号に基づき、再びデジタル信号の書き込みを順次行う。
【００９２】
この２順目の１ライン期間中には、ラッチ（Ｂ）１２０ｃに書き込まれ、保持されているデジタル信号がソース信号線Ｓ１〜Ｓｘに入力される。
【００９３】
一方、ゲート信号線駆動回路１２２は、それぞれシフトレジスタ、バッファ（いずれも図示せず）を有している。また場合によっては、ゲート信号線駆動回路１２２が、シフトレジスタ、バッファの他にレベルシフトを有していても良い。
【００９４】
ゲート信号線駆動回路１２２において、シフトレジスタ（図示せず）からのゲート信号がバッファ（図示せず）に供給され、対応するゲート信号線に供給される。ゲート信号線Ｇ１〜Ｇｙには、それぞれ１ライン分の画素のスイッチング用ＴＦＴ１０４のゲート電極が接続されており、１ライン分全ての画素のスイッチング用ＴＦＴ１０４を同時にオンの状態にしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【００９５】
なおソース信号線駆動回路とゲート信号線駆動回路の数、構成及びその動作は、本実施例で示した構成に限定されない。本発明のエリアセンサは、公知のソース信号線駆動回路及びゲート信号線駆動回路を用いることが可能である。
【００９６】
次に、センサ部のスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５を、デジタル方式で駆動させた場合のタイミングチャートを図６に示す。
【００９７】
センサ部１０１の全ての画素が一通り発光するまでの期間を１フレーム期間（Ｆ）と呼ぶ。フレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１フレーム期間中、全ての画素にデジタル信号を入力する期間である。サステイン期間（点灯期間とも呼ぶ）とは、アドレス期間において画素に入力されたデジタル信号によって、ＥＬ素子を発光又は非発光の状態にし、表示を行う期間を示している。
【００９８】
電源供給線（Ｖ１〜Ｖｘ）の電位は所定の電位（電源電位）に保たれている。
【００９９】
まずアドレス期間Ｔａにおいて、ＥＬ素子１０６の対向電極の電位は、電源電位と同じ高さに保たれている。
【０１００】
そしてゲート信号線Ｇ１に入力されるゲート信号によって、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１２０からソース信号線（Ｓ１〜Ｓｘ）にデジタル信号が入力される。ソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オンの状態のスイッチング用ＴＦＴ１０４を介してＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１０１】
次にゲート信号線Ｇ２に入力されるゲート信号によって、ゲート信号線Ｇ２に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１２０からソース信号線（Ｓ１〜Ｓｘ）にデジタル信号が入力される。ソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オンの状態のスイッチング用ＴＦＴ１０４を介してＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１０２】
上述した動作をゲート信号線Ｇｙまで繰り返し、全ての画素１０２のＥＬ駆動用ＴＦＴ１０５のゲート電極にデジタル信号が入力され、アドレス期間が終了する。
【０１０３】
アドレス期間Ｔａが終了すると同時にサステイン期間となる。サステイン期間において、全てのスイッチング用ＴＦＴ１０４は、オフの状態となる。
【０１０４】
そしてサステイン期間が開始されると同時に、全てのＥＬ素子の対向電極の電位は、電源電位が画素電極に与えられたときにＥＬ素子が発光する程度に、電源電位との間に電位差を有する高さになる。なお本明細書において、画素電極と対向電極の電位差をＥＬ駆動電圧と呼ぶ。また各画素が有するＥＬ駆動用ＴＦＴ１０５のゲート電極に入力されたデジタル信号によってＥＬ駆動用ＴＦＴ１０５はオンの状態になっている。よって電源電位がＥＬ素子の画素電極に与えられ、全ての画素が有するＥＬ素子は発光する。
【０１０５】
サステイン期間が終了すると同時に、１つのフレーム期間が終了する。本発明では、全てのサンプリング期間ＳＴ１〜ＳＴｙにおいて画素が発光する必要があり、よって本実施例の駆動方法の場合、サステイン期間内にセンサフレーム期間ＳＦが含まれていることが重要である。
【０１０６】
なお本実施例では、単色の画像を読み込むエリアセンサの駆動方法について説明したが、カラー画像を読み込む場合も同様である。ただしカラー画像を読み込むエリアセンサの場合、１つのフレーム期間をＲＧＢに対応した３つのサブフレーム期間に分割し、各サブフレーム期間においてアドレス期間とサステイン期間とを設ける。そしてＲ用のサブフレーム期間のアドレス期間では、Ｒに対応する画素のＥＬ素子だけ発光するようなデジタル信号を全ての画素に入力し、サステイン期間においてＲのＥＬ素子だけ発光を行う。Ｇ用、Ｂ用のサブフレーム期間においても同様に、各サステイン期間において、各色に対応する画素のＥＬ素子のみが発光を行うようにする。
【０１０７】
そしてカラー画像を読み込むエリアセンサの場合、ＲＧＢに対応した３つのサブフレーム期間の各サステイン期間は、Ｒ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦｒ、ＳＦｇ、ＳＦｂ）をそれぞれ含んでいることが重要である。
【実施例２】
【０１０８】
本実施例では、センサ部１０１において画像を表示する際の、スイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動方法について説明する。なおセンサ部の構成は実施の形態で示した構成と同じであるので、図１及び図２を参照する。
【０１０９】
図７に、本発明のエリアセンサにおいて、デジタル方式でセンサ部１０１に画像を表示する際のタイミングチャートを示す。
【０１１０】
まず、１フレーム期間（Ｆ）をｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割する。階調数が多くなるにつれて１フレーム期間におけるサブフレーム期間の数も増える。なおエリアセンサのセンサ部が画像を表示する場合、１フレーム期間（Ｆ）とは、センサ部の全ての画素が１つの画像を表示する期間を指す。
【０１１１】
本実施例の場合、フレーム期間は１秒間に６０以上設けることが好ましい。１秒間に表示される画像の数を６０以上にすることで、視覚的にフリッカ等の画像のちらつきを抑えることが可能になる。
【０１１２】
サブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１サブフレーム期間中、全ての画素にデジタルビデオ信号を入力する期間である。なおデジタルビデオ信号とは、画像情報を有するデジタルの信号である。サステイン期間（点灯期間とも呼ぶ）とは、アドレス期間において画素に入力されたデジタルビデオ信号によって、ＥＬ素子を発光又は非発光の状態にし、表示を行う期間を示している。なおデジタルビデオ信号とは、画像情報を有するデジタル信号を意味する。
【０１１３】
ＳＦ１〜ＳＦｎが有するアドレス期間（Ｔａ）をそれぞれＴａ１〜Ｔａｎとする。ＳＦ１〜ＳＦｎが有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜Ｔｓｎとする。
【０１１４】
電源供給線（Ｖ１〜Ｖｘ）の電位は所定の電位（電源電位）に保たれている。
【０１１５】
まずアドレス期間Ｔａにおいて、ＥＬ素子１０６対向電極の電位は、電源電位と同じ高さに保たれている。
【０１１６】
次にゲート信号線Ｇ１に入力されるゲート信号によって、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１０２からソース信号線（Ｓ１〜Ｓｘ）にデジタルビデオ信号が入力される。デジタルビデオ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルビデオ信号は、一方がＨｉ、一方がＬｏの電圧を有する信号である。
【０１１７】
そしてソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタルビデオ信号は、オンの状態のスイッチング用ＴＦＴ１０４を介して、ＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１１８】
次にゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１０４がオフの状態になり、ゲート信号線Ｇ２に入力されるゲート信号によって、ゲート信号線Ｇ２に接続されている全てのスイッチング用ＴＦＴ１０４がオンの状態になる。次に、ソース信号線駆動回路１０２からソース信号線（Ｓ１〜Ｓｘ）にデジタルビデオ信号が入力される。ソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタルビデオ信号は、オンの状態のスイッチング用ＴＦＴ１０４を介して、ＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１１９】
上述した動作をゲート信号線Ｇｙまで繰り返し、全ての画素１０２のＥＬ駆動用ＴＦＴ１０５のゲート電極にデジタルビデオ信号が入力され、アドレス期間が終了する。
【０１２０】
アドレス期間Ｔａが終了すると同時にサステイン期間Ｔｓとなる。サステイン期間において、全てのスイッチング用ＴＦＴ１０４はオフの状態になる。サステイン期間において、全てのＥＬ素子の対向電極の電位は、電源電位が画素電極に与えられたときにＥＬ素子が発光する程度に、電源電位との間に電位差を有する高さになる。
【０１２１】
本実施例では、デジタルビデオ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０５はオフの状態になる。よってＥＬ素子の画素電極は対向電極の電位に保たれたままである。その結果、「０」の情報を有するデジタルビデオ信号が入力された画素において、ＥＬ素子１０６は発光しない。
【０１２２】
逆にデジタルビデオ信号が「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０５はオンの状態になる。よって電源電位がＥＬ素子１０６の画素電極に与えられる。その結果、「１」の情報を有するデジタルビデオ信号が入力された画素が有するＥＬ素子１０６は発光する。
【０１２３】
このように、画素に入力されるデジタルビデオ信号の有する情報によって、ＥＬ素子が発光または非発光の状態になり、画素は表示を行う。
【０１２４】
サステイン期間が終了すると同時に、１つのサブフレーム期間が終了する。そして次のサブフレーム期間が出現し、再びアドレス期間に入り、全画素にデジタルビデオ信号を入力したら、再びサステイン期間に入る。なお、サブフレーム期間ＳＦ１〜ＳＦｎの出現する順序は任意である。
【０１２５】
以下、残りのサブフレーム期間においても同様の動作を繰り返し、表示を行う。ｎ個のサブフレーム期間が全て終了したら、１つの画像が表示され、１フレーム期間が終了する。１フレーム期間が終了すると次のフレーム期間のサブフレーム期間が出現し、上述した動作を繰り返す。
【０１２６】
本発明において、ｎ個のサブフレーム期間がそれぞれ有するアドレス期間（Ｔａ１〜Ｔａｎ）の長さは全て同じである。またｎ個のサステイン期間Ｔｓ１、…、Ｔｓｎの長さの比は、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１）：Ｔｓｎ＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)で表される。
【０１２７】
各画素の階調は、１フレーム期間においてどのサブフレーム期間を発光させるかによって決まる。例えば、ｎ＝８のとき、全部のサステイン期間で発光した場合の画素の輝度を１００％とすると、Ｔｓ１とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が表現できる。
【０１２８】
なお本実施例は、実施例１と自由に組み合わせることが可能である。
【実施例３】
【０１２９】
実施例１及び２では、アドレス期間において対向電極の電位を電源電位と同じ電位に保っていたため、ＥＬ素子は発光しなかった。しかし本発明はこの構成に限定されない。画素電極に電源電位が与えられたときにＥＬ素子が発光する程度の電位差を、対向電位と電源電位との間に常に設け、アドレス期間においても表示期間と同様に表示を行うようにしても良い。
【０１３０】
ただしＥＬ素子をエリアセンサの光源として用いる実施例１と本実施例を組み合わせる場合、単色の画像を読み込むエリアセンサでは、フレーム期間内にセンサフレーム期間ＳＦが含まれていることが重要である。またカラー画像を読み込むエリアセンサでは、ＲＧＢに対応した３つのサブフレーム期間が、それぞれＲ用、Ｇ用、Ｂ用のセンサフレーム期間に含まれていることが重要である。
【０１３１】
またセンサ部に画像を表示する実施例２と本実施例を組み合わせる場合、サブフレーム期間全体が実際に表示を行う期間となるので、サブフレーム期間の長さを、ＳＦ１：ＳＦ２：ＳＦ３：…：ＳＦ（ｎ−１）：ＳＦｎ＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。上記構成により、アドレス期間を発光させない駆動方法に比べて、高い輝度の画像が得られる。
【実施例４】
【０１３２】
本実施例では、図２に示すところのＥＬ素子１０６の動作を制御している、スイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動方法の、実施例１とは異なる例について説明する。なおセンサ部の構成は実施の形態で示した構成と同じであるので、図１及び図２を参照する。
【０１３３】
図８に本実施例のエリアセンサの上面図を示す。１３０はソース信号線駆動回路、１３２はゲート信号線駆動回路であり、共にスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５の駆動を制御している。また１３１はセンサ用ソース信号線駆動回路、１３３はセンサ用ゲート信号線駆動回路であり、共にリセット用ＴＦＴ１１０、バッファ用ＴＦＴ１１１及び選択用ＴＦＴ１１２の駆動を制御している。本実施例ではソース信号線駆動回路とゲート信号線駆動回路とを１つづつ設けたが、本発明はこの構成に限定されない。ソース信号線駆動回路を２つ設けても良い。また、ゲート信号線駆動回路を２つ設けても良い。
【０１３４】
なお本明細書において、ソース信号線駆動回路１３０、ゲート信号線駆動回路１３２、センサ用ソース信号線駆動回路１３１、センサ用ゲート信号線駆動回路１３３を駆動部と呼ぶ。
【０１３５】
ソース信号線駆動回路１３０は、シフトレジスタ１３０ａ、レベルシフト１３０ｂ、サンプリング回路１３０ｃを有している。なおレベルシフトは必要に応じて用いればよく、必ずしも用いなくとも良い。また本実施例においてレベルシフトはシフトレジスタ１３０ａとサンプリング回路１３０ｃとの間に設ける構成としたが、本発明はこの構成に限定されない。またシフトレジスタ１３０ａの中にレベルシフト１３０ｂが組み込まれている構成にしても良い。
【０１３６】
クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）がシフトレジスタ１３０ａに入力される。シフトレジスタ１３０ａからアナログの信号（アナログ信号）をサンプリングするためのサンプリング信号が出力される。出力されたサンプリング信号はレベルシフト１３０ｂに入力され、その電位の振幅が大きくなって出力される。
【０１３７】
レベルシフト１３０ｂから出力されたサンプリング信号は、サンプリング回路１３０ｃに入力される。そしてサンプリング回路１３０ｃに入力されるアナログ信号がサンプリング信号によってそれぞれサンプリングされ、ソース信号線Ｓ１〜Ｓｘに入力される。
【０１３８】
一方、ゲート信号線駆動回路１３２は、それぞれシフトレジスタ、バッファ（いずれも図示せず）を有している。また場合によっては、ゲート信号線駆動回路１３２が、シフトレジスタ、バッファの他にレベルシフトを有していても良い。
【０１３９】
ゲート信号線駆動回路１３２において、シフトレジスタ（図示せず）からのゲート信号がバッファ（図示せず）に供給され、対応するゲート信号線に供給される。ゲート信号線Ｇ１〜Ｇｙには、それぞれ１ライン分の画素のスイッチング用ＴＦＴ１０４のゲート電極が接続されており、１ライン分全ての画素のスイッチング用ＴＦＴ１０４を同時にオンの状態にしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１４０】
なおソース信号線駆動回路とゲート信号線駆動回路の数、構成及びその動作は、本実施例で示した構成に限定されない。本発明のエリアセンサは、公知のソース信号線駆動回路及びゲート信号線駆動回路を用いることが可能である。
【０１４１】
次に、センサ部のスイッチング用ＴＦＴ１０４及びＥＬ駆動用ＴＦＴ１０５を、アナログ方式で駆動させた場合のタイミングチャートを図９に示す。センサ部１０１の全ての画素が一通り発光するまでの期間を１フレーム期間Ｆと呼ぶ。１ライン期間Ｌは、１つのゲート信号線が選択されてから、その次に別のゲート信号線が選択されるまでの期間を意味する。図２に示したエリアセンサの場合、ゲート信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間Ｌ１〜Ｌｙが設けられている。
【０１４２】
解像度が高くなるにつれて１フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【０１４３】
まず電源電圧線Ｖ１〜Ｖｘは一定の電源電位に保たれている。そしてＥＬ素子１０６の対向電極の電位である対向電位も一定の電位に保たれている。電源電位は、電源電位がＥＬ素子１０６の画素電極に与えられるとＥＬ素子１０６が発光する程度に、対向電位との間に電位差を有している。
【０１４４】
第１のライン期間Ｌ１において、ゲート信号線駆動回路１３２からゲート信号線Ｇ１に入力されるのゲート信号によって、ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ１０４はオンの状態になる。そして、ソース信号線Ｓ１〜Ｓｘに順にソース信号線駆動回路１３０からアナログ信号が入力される。ソース信号線Ｓ１〜Ｓｘに入力されたアナログ信号は、スイッチング用ＴＦＴ１０４を介してＥＬ駆動用ＴＦＴ１０５のゲート電極に入力される。
【０１４５】
ＥＬ駆動用ＴＦＴ１０５のチャネル形成領域を流れる電流の大きさは、そのゲート電極に入力される信号の電位の高さ（電圧）によって制御される。よって、ＥＬ素子１０６の画素電極に与えられる電位は、ＥＬ駆動用ＴＦＴ１０５のゲート電極に入力されたアナログ信号の電位の高さによって決まる。そしてＥＬ素子１０５はアナログ信号の電位に制御されて発光を行う。なお本実施例の場合、全ての画素に入力されるアナログ信号は、同じ高さの電位に保たれている。
【０１４６】
ソース信号線Ｓ１〜Ｓｘへのアナログ信号の入力が終了すると、第１のライン期間Ｌ１が終了する。なお、ソース信号線Ｓ１〜Ｓｘへのアナログ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間Ｌ２となり、ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ１０４はオフの状態になり、ゲート信号線Ｇ２に入力されるゲート信号によって、ゲート信号線Ｇ２に接続された全てのスイッチング用ＴＦＴ１０４はオンの状態になる。そして第１のライン期間Ｌ１と同様に、ソース信号線Ｓ１〜Ｓｘに順にアナログ信号が入力される。
【０１４７】
そして上述した動作をゲート信号線Ｇｙまで繰り返し、全てのライン期間Ｌ１〜Ｌｙが終了する。全てのライン期間Ｌ１〜Ｌｙが終了すると、１フレーム期間が終了する。１フレーム期間が終了することで、全ての画素が有するＥＬ素子は発光を行う。なお全てのライン期間Ｌ１〜Ｌｙと垂直帰線期間とを合わせて１フレーム期間としても良い。
【０１４８】
本発明では、全てのサンプリング期間ＳＴ１〜ＳＴｙにおいて画素が発光する必要があり、よって本実施例の駆動方法の場合、フレーム期間内にセンサフレーム期間ＳＦが含まれていることが重要である。
【０１４９】
なお本実施例では、単色の画像を読み込むエリアセンサの駆動方法について説明したが、カラー画像を読み込む場合も同様である。ただしカラー画像を読み込むエリアセンサの場合、１つのフレーム期間をＲＧＢに対応した３つのサブフレーム期間に分割する。そしてＲ用のサブフレーム期間では、Ｒに対応する画素のＥＬ素子だけ発光するようなアナログ信号を全ての画素に入力し、ＲのＥＬ素子だけ発光を行う。Ｇ用、Ｂ用のサブフレーム期間においても同様に、各色に対応する画素のＥＬ素子のみが発光を行うようにする。
【０１５０】
そしてカラー画像を読み込むエリアセンサの場合、ＲＧＢに対応した３つのサブフレーム期間の各サステイン期間は、Ｒ用、Ｇ用、Ｂ用センサフレーム期間（ＳＦｒ、ＳＦｇ、ＳＦｂ）を含んでいることが重要である。
【０１５１】
なお本実施例の駆動方法において、センサ部１０１に画像を表示させる場合は、アナログ信号の代わりに画像情報を有するアナログのビデオ信号（アナログビデオ信号）を入力すると、センサ部１０１に画像を表示することが可能である。
【実施例５】
【０１５２】
本実施例では、本発明のエリアセンサのセンサ部における断面図について説明する。
【０１５３】
図１０に本実施例のエリアセンサの断面図を示す。４０１はスイッチング用ＴＦＴ、４０２はＥＬ駆動用ＴＦＴ、４０３はリセット用ＴＦＴ、４０４はバッファ用ＴＦＴ、４０５は選択用ＴＦＴである。
【０１５４】
また、４０６はカソード電極、４０７は光電変換層、４０８はアノード電極である。カソード電極４０６と、光電変換層４０７と、アノード電極４０８とによって、フォトダイオード４２１が形成される。４１４はセンサ用配線であり、アノード電極４０８と外部の電源とを接続している。
【０１５５】
また４０９は画素電極（陰極）、４１０は発光層、４１１は正孔注入層、４１２は対向電極（陽極）である。画素電極（陰極）４０９と、発光層４１０と、正孔注入層４１１と、対向電極（陽極）４１２とでＥＬ素子４２２が形成される。なお４１３はバンクであり、隣り合う画素同士の発光層４１０を区切っている。
【０１５６】
４２３は被写体であり、ＥＬ素子４２２から発せられた光が被写体４２３上で反射し、フォトダイオード４２１に照射される。本実施例では、被写体４２３をセンサ基板４３０のＴＦＴが形成されている側に設ける。
【０１５７】
本実施例において、スイッチング用ＴＦＴ４０１、ＥＬ駆動用ＴＦＴ４０２、バッファ用ＴＦＴ４０４、選択用ＴＦＴ４０５は全てｎチャネル型ＴＦＴである。またリセット用ＴＦＴ４０３はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よってスイッチング用ＴＦＴ４０１、ＥＬ駆動用ＴＦＴ４０２、バッファ用ＴＦＴ４０４、選択用ＴＦＴ４０５、リセット用ＴＦＴ４０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。
【０１５８】
ただし本実施例のように、ＥＬ駆動用ＴＦＴ４０２のソース領域またはドレイン領域がＥＬ素子の陰極と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ４０２はｎチャネル型ＴＦＴであることが望ましい。また逆に、ＥＬ駆動用ＴＦＴ４０２のソース領域またはドレイン領域がＥＬ素子の陽極と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ４０２はｐチャネル型ＴＦＴであることが望ましい。
【０１５９】
また、本実施例のように、リセット用ＴＦＴ４０３のドレイン領域がフォトダイオード４２１のカソード電極４０６とが電気的に接続されている場合、リセット用ＴＦＴ４０３はｐチャネル型ＴＦＴ、バッファ用ＴＦＴ４０４はｎチャネル型ＴＦＴであることが望ましい。逆にリセット用ＴＦＴ４０３のドレイン領域がフォトダイオード４２１のアノード電極４０８と電気的に接続され、センサ用配線４１４がカソード電極４０６と接続されている場合、リセット用ＴＦＴ４０３はｎチャネル型ＴＦＴ、バッファ用ＴＦＴ４０４はｐチャネル型ＴＦＴであることが望ましい。
【０１６０】
なお本実施例は、実施例１〜実施例４と自由に組み合わせることが可能である。
【実施例６】
【０１６１】
本実施例では、本発明のエリアセンサのセンサ部における断面図の、実施例５とは異なる例について説明する。
【０１６２】
図１１に本実施例のエリアセンサの断面図を示す。５０１はスイッチング用ＴＦＴ、５０２はＥＬ駆動用ＴＦＴ、５０３はリセット用ＴＦＴ、５０４はバッファ用ＴＦＴ、５０５は選択用ＴＦＴである。
【０１６３】
また、５０６はカソード電極、５０７は光電変換層、５０８はアノード電極である。カソード電極５０６と、光電変換層５０７と、アノード電極５０８とによって、フォトダイオード５２１が形成される。５１４はセンサ用配線であり、アノード電極５０８と外部の電源とを電気的に接続している。また、フォトダイオード５２１のカソード電極５０６とリセット用ＴＦＴ５０３のドレイン領域とは電気的に接続されている。
【０１６４】
また５０９は画素電極（陽極）、５１０はＥＬ層、５１１は対向電極（陰極）である。画素電極（陽極）５０９と、ＥＬ層５１０と、対向電極（陰極）５１１とでＥＬ素子５２２が形成される。なお５１２はバンクであり、隣り合う画素同士のＥＬ層５１０を区切っている。
【０１６５】
５２３は被写体であり、ＥＬ素子５２２から発せられた光が被写体５２３上で反射し、フォトダイオード５２１に照射される。本実施例では、実施例５と異なり、被写体をセンサ基板５３０のＴＦＴが形成されていない側に設ける。
【０１６６】
本実施例において、スイッチング用ＴＦＴ５０１、バッファ用ＴＦＴ５０４、選択用ＴＦＴ５０５は全てｎチャネル型ＴＦＴである。またＥＬ駆動用ＴＦＴ５０２、リセット用ＴＦＴ５０３はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よってスイッチング用ＴＦＴ５０１、ＥＬ駆動用ＴＦＴ５０２、バッファ用ＴＦＴ５０４、選択用ＴＦＴ５０５、リセット用ＴＦＴ５０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。
【０１６７】
ただし本実施例のように、ＥＬ駆動用ＴＦＴ５０２のソース領域またはドレイン領域がＥＬ素子５２２の陽極５０９と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ５０２はｐチャネル型ＴＦＴであることが望ましい。また逆に、ＥＬ駆動用ＴＦＴ５０２のソース領域またはドレイン領域がＥＬ素子５２２の陰極と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ５０２はｎチャネル型ＴＦＴであることが望ましい。
【０１６８】
また、本実施例のように、リセット用ＴＦＴ５０３のドレイン領域がフォトダイオード５２１のカソード電極５０６と電気的に接続されている場合、リセット用ＴＦＴ５０３はｐチャネル型ＴＦＴ、バッファ用ＴＦＴ５０４はｎチャネル型ＴＦＴであることが望ましい。逆にリセット用ＴＦＴ５０３のドレイン領域がフォトダイオード５２１のアノード電極５０８と電気的に接続され、センサ用配線５１４がカソード電極５０６と電気的に接続されている場合、リセット用ＴＦＴ５０３はｎチャネル型ＴＦＴ、バッファ用ＴＦＴ５０４はｐチャネル型ＴＦＴであることが望ましい。
【０１６９】
なお本実施例のフォトダイオードは他のＴＦＴと同時に形成することができるので、工程数を抑えることができる。
【０１７０】
なお本実施例は、実施例１〜実施例４と自由に組み合わせることが可能である。
【実施例７】
【０１７１】
本実施例では、本発明のエリアセンサのセンサ部における断面図の、実施例５、６とは異なる例について説明する。
【０１７２】
図１２に本実施例のエリアセンサの断面図を示す。６０１はスイッチング用ＴＦＴ、６０２はＥＬ駆動用ＴＦＴ、６０３はリセット用ＴＦＴ、６０４はバッファ用ＴＦＴ、６０５は選択用ＴＦＴである。
【０１７３】
また、６０６はカソード電極、６０７は光電変換層、６０８はアノード電極である。カソード電極６０６と、光電変換層６０７と、アノード電極６０８とによって、フォトダイオード６２１が形成される。６１４はセンサ用配線であり、アノード電極６０８と外部の電源とを接続している。また、フォトダイオード６２１のカソード電極６０６とリセット用ＴＦＴ６０３のドレイン領域とは電気的に接続されている。
【０１７４】
また６０９は画素電極（陽極）、６１０はＥＬ層、６１１は対向電極（陰極）である。画素電極（陽極）６０９と、ＥＬ層６１０と、対向電極（陰極）６１１とでＥＬ素子６２２が形成される。なお６１２はバンクであり、隣り合う画素同士のＥＬ層６１０を区切っている。
【０１７５】
６２３は被写体であり、ＥＬ素子６２２から発せられた光が被写体６２３上で反射し、フォトダイオード６２１に照射される。本実施例では、実施例５と異なり、被写体５２３をセンサ基板６３０のＴＦＴが形成されていない側に設ける。
【０１７６】
本実施例において、スイッチング用ＴＦＴ６０１、バッファ用ＴＦＴ６０４、選択用ＴＦＴ６０５は全てｎチャネル型ＴＦＴである。またＥＬ駆動用ＴＦＴ６０２、リセット用ＴＦＴ６０３はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よってスイッチング用ＴＦＴ６０１、ＥＬ駆動用ＴＦＴ６０２、バッファ用ＴＦＴ６０４、選択用ＴＦＴ６０５、リセット用ＴＦＴ６０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。
【０１７７】
ただし本実施例のように、ＥＬ駆動用ＴＦＴ６０２のソース領域またはドレイン領域がＥＬ素子の陽極と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ６０２はｐチャネル型ＴＦＴであることが望ましい。また逆に、ＥＬ駆動用ＴＦＴ６０２のソース領域またはドレイン領域がＥＬ素子の陰極と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ６０２はｎチャネル型ＴＦＴであることが望ましい。
【０１７８】
また、本実施例のように、リセット用ＴＦＴ６０３のドレイン領域がフォトダイオード６２１のカソード電極６０６と電気的に接続されている場合、リセット用ＴＦＴ６０３はｐチャネル型ＴＦＴ、バッファ用ＴＦＴ６０４はｎチャネル型ＴＦＴであることが望ましい。逆にリセット用ＴＦＴ６０３のドレイン領域がフォトダイオード６２１のアノード電極６０８と電気的に接続されていて、センサ用配線６１４がカソード電極６０６と接続されている場合、リセット用ＴＦＴ６０３はｎチャネル型ＴＦＴ、バッファ用ＴＦＴ６０４はｐチャネル型ＴＦＴであることが望ましい。
【０１７９】
なお本実施例は、実施例１〜実施例４と自由に組み合わせることが可能である。
【実施例８】
【０１８０】
本実施例では、本発明のエリアセンサのセンサ部における断面図の、実施例５〜７とは異なる例について説明する。
【０１８１】
図１３に本実施例のエリアセンサの断面図を示す。７０１はスイッチング用ＴＦＴ、７０２はＥＬ駆動用ＴＦＴ、７０３はリセット用ＴＦＴ、７０４はバッファ用ＴＦＴ、７０５は選択用ＴＦＴである。
【０１８２】
また、７０６はカソード電極、７０７は光電変換層、７０８はアノード電極である。カソード電極７０６と、光電変換層７０７と、アノード電極７０８とによって、フォトダイオード７２１が形成される。７１４はセンサ用配線であり、カソード電極７０６と外部の電源とを接続している。また、フォトダイオード７２１のアノード電極７０８とリセット用ＴＦＴ７０３のドレイン領域とは電気的に接続されている。
【０１８３】
また７０９は画素電極（陰極）、７１０は発光層、７１１は正孔注入層、７１２は対向電極（陽極）である。画素電極（陰極）７０９と、発光層７１０と、正孔注入層７１１と、対向電極（陽極）７１２とでＥＬ素子７２２が形成される。なお７１３はバンクであり、隣り合う画素同士の発光層７１０を区切っている。
【０１８４】
７２３は被写体であり、ＥＬ素子７２２から発せられた光が被写体７２３上で反射し、フォトダイオード７２１に照射される。本実施例では、被写体７２３をセンサ基板７３０のＴＦＴが形成されている側に設ける。
【０１８５】
本実施例において、スイッチング用ＴＦＴ７０１、ＥＬ駆動用ＴＦＴ７０２、リセット用ＴＦＴ７０３は全てｎチャネル型ＴＦＴである。またバッファ用ＴＦＴ７０４、選択用ＴＦＴ７０５はｐチャネル型ＴＦＴである。なお本発明はこの構成に限定されない。よってスイッチング用ＴＦＴ７０１、ＥＬ駆動用ＴＦＴ７０２、バッファ用ＴＦＴ７０４、選択用ＴＦＴ７０５、リセット用ＴＦＴ７０３は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良い。
【０１８６】
ただし本実施例のように、ＥＬ駆動用ＴＦＴ７０２のソース領域またはドレイン領域がＥＬ素子７２２の陰極７０９と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ７０２はｎチャネル型ＴＦＴであることが望ましい。また逆に、ＥＬ駆動用ＴＦＴ７０２のソース領域またはドレイン領域がＥＬ素子７２２の陽極７１２と電気的に接続されている場合、ＥＬ駆動用ＴＦＴ７０２はｐチャネル型ＴＦＴであることが望ましい。
【０１８７】
また、本実施例のように、リセット用ＴＦＴ７０３のドレイン領域がフォトダイオード７２１のアノード電極７０８と電気的に接続されている場合、リセット用ＴＦＴ７０３はｎチャネル型ＴＦＴ、バッファ用ＴＦＴ７０４はｐチャネル型ＴＦＴであることが望ましい。逆にリセット用ＴＦＴ７０３のドレイン領域がフォトダイオード７２１のカソード電極７０６と接続され、センサ用配線７１４がアノード電極７０８と接続されている場合、リセット用ＴＦＴ７０３はｐチャネル型ＴＦＴ、バッファ用ＴＦＴ７０４はｎチャネル型ＴＦＴであることが望ましい。
【０１８８】
なお本実施例のフォトダイオード７２１は他のＴＦＴと同時に形成することができるので、工程数を抑えることができる。
【０１８９】
なお本実施例は、実施例１〜実施例４と自由に組み合わせることが可能である。
【実施例９】
【０１９０】
本発明のエリアセンサのセンサ部の作製方法について、図１４〜図１６を用いて説明する。
【０１９１】
まず、図１４（Ａ）に示すように、ガラス基板２００上に下地膜２０１を３００ｎｍの厚さに形成する。本実施例では下地膜２０１として窒化酸化珪素膜を積層して用いる。この時、ガラス基板２００に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。また、下地膜２０１に放熱効果を持たせることは有効であり、ＤＬＣ（ダイヤモンドライクカーボン）膜を設けても良い。
【０１９２】
次に下地膜２０１の上に５０ｎｍの厚さの非晶質珪素膜（図示せず）を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は２０〜１００ｎｍの厚さであれば良い。
【０１９３】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜若しくはポリシリコン膜ともいう）２０２を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、ＸｅＣｌガスを用いたエキシマレーザー光を用いて結晶化する。
【０１９４】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。
【０１９５】
また、本実施例では結晶質珪素膜をＴＦＴの活性層として用いるが、非晶質珪素膜を用いることも可能である。
【０１９６】
なお、オフ電流を低減する必要のあるスイッチング用ＴＦＴの活性層を非晶質珪素膜で形成し、ＥＬ駆動用ＴＦＴの活性層を結晶質珪素膜で形成することは有効である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。
【０１９７】
次に、図１４（Ｂ）に示すように、結晶質珪素膜２０２上に酸化珪素膜でなる保護膜２０３を１３０ｎｍの厚さに形成する。この厚さは１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。この保護膜２０３は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【０１９８】
そして、その上にレジストマスク２０４a、２０４ｂ、２０４ｃを形成し、保護膜２０３を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には周期表の１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０１９９】
この工程により形成されるｎ型不純物領域（ｂ）２０５ａ、２０５ｂには、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０２００】
次に、図１４（Ｃ）に示すように、保護膜２０３、レジストマスク２０４ａ、２０４ｂ、２０４ｃを除去し、添加したｎ型不純物元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射（レーザーアニール）により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜２０３をつけたままレーザー光を照射しても良い。
【０２０１】
なお、このレーザー光による不純物元素の活性化に際して、熱処理（ファーネスアニール）による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して４５０〜５５０℃程度の熱処理を行えば良い。
【０２０２】
この工程によりｎ型不純物領域（ｂ）２０５ａ、２０５ｂの端部、即ち、ｎ型不純物領域（ｂ）２０５ａ、２０５ｂの周囲に存在するｎ型不純物元素を添加していない領域との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０２０３】
次に、図１４（Ｄ）に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）２０６〜２１０を形成する。
【０２０４】
次に、図１５（Ａ）に示すように、活性層２０６〜２１０を覆ってゲート絶縁膜２１１を形成する。ゲート絶縁膜２１１としては、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では１１０ｎｍ厚の窒化酸化珪素膜を用いる。
【０２０５】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極２１２〜２１６を形成する。なお本実施例では、ゲート電極とゲート電極に電気的に接続された引き回しのための配線（以下、ゲート配線という）とを同一材料で形成している。勿論、ゲート電極と、ゲート配線とを別の材料で形成しても良い。具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いても良い。これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きいセンサ部を形成することができる。即ち、画面の大きさが対角１０インチ以上（さらには３０インチ以上）のセンサ部を有するエリアセンサを実現する上で、上記の画素構造は極めて有効である。
【０２０６】
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極２１２〜２１６の材料としては公知のあらゆる導電膜を用いることができる。
【０２０７】
代表的には、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０２０８】
本実施例では、３０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３７０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０２０９】
またこの時、ゲート電極２１３、２１６はそれぞれｎ型不純物領域（ｂ）２０５ａ、２０５ｂの一部とゲート絶縁膜２１１を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。
【０２１０】
次に、図１５（Ｂ）に示すように、ゲート電極２１２〜２１６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成されるｎ型不純物領域（ｃ）２１７〜２２４にはｎ型不純物領域（ｂ）２０５ａ、２０５ｂの１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０２１１】
次に、図１５（Ｃ）に示すように、ゲート電極２１２、２１４、２１５を覆う形でレジストマスク２２５ａ〜２２５ｃを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含むｎ型不純物領域（ａ）２２６〜２３３を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０２１２】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成される。そしてｎチャネル型ＴＦＴでは、図１５（Ｂ）の工程で形成したｎ型不純物領域２１７、２１８、２２２、２２３の一部を残す。この残された領域がＬＤＤ領域となる。
【０２１３】
次に、図１５（Ｄ）に示すように、レジストマスク２２５ａ〜２２５ｃを除去し、新たにレジストマスク２３４ａ、２３４ｂを形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含むｐ型不純物領域２３５、２３６を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボロンを添加する。
【０２１４】
なお、不純物領域２３５、２３６には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０２１５】
次に、レジストマスク２３４ａ、２３４ｂを除去した後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０２１６】
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くからである。従って、上記活性化工程における処理雰囲気中の酸素濃度は１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが望ましい。
【０２１７】
次に、図１６（Ａ）に示すように、第１層間絶縁膜２３７を形成する。第１層間絶縁膜２３７としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０２１８】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０２１９】
なお、水素化処理は第１層間絶縁膜２３７を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０２２０】
次に、ゲート絶縁膜２１１及び第１層間絶縁膜２３７に対してコンタクトホールを形成し、ソース配線２３８〜２４２と、ドレイン配線２４３〜２４７を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０２２１】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜２４８を形成する。本実施例では第１パッシベーション膜２４８として３００ｎｍ厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。なお、窒化酸化珪素膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜２３７に供給され、熱処理を行うことで、第１パッシベーション膜２４８の膜質が改善される。それと同時に、第１層間絶縁膜２３７に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０２２２】
次に、図１６（Ｂ）に示すように有機樹脂からなる第２層間絶縁膜２４９を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜２４９は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μm（さらに好ましくは２〜４μm）とすれば良い。
【０２２３】
次に、第２層間絶縁膜２４９及び第１パッシベーション膜２４８にドレイン配線２４５に達するコンタクトホールを形成し、ドレイン配線２４５に接するようにフォトダイオードのカソード電極２５０を形成する。本実施例では、カソード電極２５０としてスパッタ法によって形成したアルミニウム膜を用いたが、その他の金属、例えばチタン、タンタル、タングステン、銅を用いることができる。また、チタン、アルミニウム、チタンでなる積層膜を用いてもよい。
【０２２４】
次に、水素を含有する非晶質珪素膜を基板全面に成膜した後にパターニングし、光電変換層２５１を形成する。次に、基板全面に透明導電膜を形成する。本実施例では透明導電膜として厚さ２００ｎｍのＩＴＯをスパッタ法で成膜する。透明導電膜をパターニングし、アノード電極２５２を形成する。（図１６（Ｃ））
【０２２５】
次に、図１７（Ａ）に示すように第３層間絶縁膜２５３を形成する。第３層間絶縁膜２５３として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いることで、平坦な表面を得ることができる。本実施例では、第３層間絶縁膜２５３として厚さ０．７μｍのポリイミド膜を基板全面に形成した。
【０２２６】
次に、第３層間絶縁膜２５３、第２層間絶縁膜２４９及び第１パッシベーション膜２４８にドレイン配線２４７に達するコンタクトホールを形成し、画素電極２５５を形成する。また第３層間絶縁膜２５３に、アノード電極２５２に達するコンタクトホールを形成し、センサ用配線２５４を形成する。本実施例ではアルミニウム合金膜（１wt%のチタンを含有したアルミニウム膜）を３００ｎｍの厚さに形成し、パターニングを行ってセンサ用配線２５４及び画素電極２５５を同時に形成する。
【０２２７】
次に、図１７（Ｂ）に示すように、樹脂材料でなるバンク２５６を形成する。バンク２５６は１〜２μm厚のアクリル膜またはポリイミド膜をパターニングして形成すれば良い。バンク２５６はソース配線２４１上に沿って形成しても良いし、ゲート配線（図示せず）上に沿って形成しても良い。なおバンク２５６を形成している樹脂材料に顔料等を混ぜ、バンク２５６を遮蔽膜として用いても良い。
【０２２８】
次に、発光層２５７を形成する。具体的には、発光層２５７となる有機ＥＬ材料をクロロフォルム、ジクロロメタン、キシレン、トルエン、テトラヒドロフラン等の溶媒に溶かして塗布し、その後、熱処理を行うことにより溶媒を揮発させる。こうして有機ＥＬ材料でなる被膜（発光層）が形成される。
【０２２９】
なお、本実施例では一画素しか図示されていないが、このとき同時に赤色に発光する発光層、緑色に発光する発光層及び青色に発光する発光層が形成される。本実施例では、赤色に発光する発光層としてシアノポリフェニレンビニレン、緑色に発光する発光層としてポリフェニレンビニレン、青色に発光する発光層としてポリアルキルフェニレンを各々５０ｎｍの厚さに形成する。また、溶媒としては１，２−ジクロロメタンを用い、８０〜１５０℃のホットプレートで１〜５分の熱処理を行って揮発させる。
【０２３０】
次に、正孔注入層２５８を２０ｎｍの厚さに形成する。正孔注入層２５８は全ての画素に共通で設ければ良いので、スピンコート法または印刷法を用いて形成すれば良い。本実施例ではポリチオフェン（ＰＥＤＯＴ）を水溶液として塗布し、１００〜１５０℃のホットプレートで１〜５分の熱処理を行って水分を揮発させる。この場合、ポリフェニレンビニレンやポリアルキルフェニレンが水に溶けないため、発光層２５７を溶解させることなく正孔注入層２５８を形成することが可能である。
【０２３１】
なお、正孔注入層２５８として低分子系有機ＥＬ材料を用いることも可能である。その場合は、蒸着法を用いて形成すれば良い。
【０２３２】
本実施例ではＥＬ層を発光層及び正孔注入層でなる２層構造とするが、その他に正孔輸送層、電子注入層、電子輸送層等を設けても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【０２３３】
発光層２５７及び正孔注入層２５８を形成したら、対向電極として透明導電膜でなる陽極２５９を１２０ｎｍの厚さに形成する。本実施例では、酸化インジウムに１０〜２０ｗｔ％の酸化亜鉛を添加した透明導電膜を用いる。成膜方法は、発光層２５７や正孔注入層２５８を劣化させないように室温で蒸着法により形成することが好ましい。
【０２３４】
陽極２５９を形成したら、図１７（Ｂ）に示すように第４層間絶縁膜２６０を形成する。第４層間絶縁膜２６０として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いることで、平坦な表面を得ることができる。本実施例では、第４層間絶縁膜２６０として厚さ０．７μｍのポリイミド膜を基板全面に形成した。
【０２３５】
こうして図１７（Ｂ）に示すような構造のセンサ基板が完成する。なお、バンク２５６を形成した後、第４層間絶縁膜２６０を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の薄膜形成装置を用いて、大気解放せずに連続的に処理することは有効である。
【０２３６】
２７０はバッファ用ＴＦＴ、２７１は選択用ＴＦＴ、２７２はリセット用ＴＦＴ、２７３はスイッチング用ＴＦＴ、２７４はＥＬ駆動用ＴＦＴである。
【０２３７】
本実施例では、バッファ用ＴＦＴ２７０及びスイッチング用ＴＦＴ２７３がｎチャネル型ＴＦＴであり、それぞれソース領域側とドレイン領域側の両方にそれぞれＬＤＤ領域２８１〜２８４を有している。なおこのＬＤＤ領域２８１〜２８４はゲート絶縁膜２１１を間に介してゲート電極２１２、２１５と重なっていない。上記構成により、バッファ用ＴＦＴ２７０及びスイッチング用ＴＦＴ２７３は、極力ホットキャリア注入を低減させることができる。
【０２３８】
また本実施例では、選択用ＴＦＴ２７１及びＥＬ駆動用ＴＦＴ２７４がｎチャネル型ＴＦＴであり、それぞれドレイン領域側にのみそれぞれＬＤＤ領域２８３、２８６を有している。なおこのＬＤＤ領域２８３、２８６はゲート絶縁膜２１１を間に介してゲート電極２１３、２１６と重なっている。
【０２３９】
ドレイン領域側のみにＬＤＤ領域２８３、２８６を形成しているのは、ホットキャリア注入を低減させ、なおかつ動作速度を落とさないための配慮である。また、この選択用ＴＦＴ２７１及びＥＬ駆動用ＴＦＴ２７４はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域２８３、２８６は完全にゲート電極２１３、２１６と重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。特に、ソース信号線駆動回路又はゲート信号線駆動回路を１５Ｖ〜２０Ｖで駆動させる場合、本実施例のＥＬ駆動用ＴＦＴ２７４の上記構成は、ホットキャリア注入を低減させ、なおかつ動作速度を落とさないのに有効である。
【０２４０】
また本実施例では、リセット用ＴＦＴ２７２はｐチャネル型ＴＦＴであり、ＬＤＤ領域を有していない。ｐチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。また、リセット用ＴＦＴ２７２がｎチャネル型ＴＦＴであっても良い。
【０２４１】
なお、実際には図１７（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＥＬ素子の信頼性が向上する。
【０２４２】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できる状態にまでした状態を本明細書中ではエリアセンサという。
【０２４３】
なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。なお本実施例は、実施例１〜実施例４と自由に組み合わせることが可能である。
【実施例１０】
【０２４４】
本発明を用いたエリアセンサの作製方法について、図１８〜図２１を用いて説明する。
【０２４５】
図１８において、基板３００には、例えばコーニング社の１７３７ガラス基板に代表される無アルカリガラス基板を用いた。そして、基板３００のＴＦＴが形成される表面に、下地膜３０１をプラズマＣＶＤ法やスパッタ法で形成した。下地膜３０１は図示していないが、窒化珪素膜を２５〜１００ｎｍ（ここでは５０ｎｍの厚さ）と、酸化シリコン膜を５０〜３００ｎｍ（ここでは１５０ｎｍの厚さ）とを形成した。また、下地膜３０１は、窒化珪素膜や窒化酸化シリコン膜のみを用いても良い。
【０２４６】
次に、この下地膜３０１の上に５０ｎｍの厚さの、非晶質珪素膜をプラズマＣＶＤ法で形成した。非晶質珪素膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atom％以下として、結晶化の工程を行うことが望ましい。また、非晶質珪素膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。
【０２４７】
ここで、下地膜と非晶質珪素膜とはいずれもプラズマＣＶＤ法で作製されるものであり、このとき下地膜と非晶質珪素膜を真空中で連続して形成しても良い。下地膜３０１を形成後、一旦大気雰囲気にさらされない工程にすることにより、表面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性バラツキを低減させることができた。
【０２４８】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜若しくはポリシリコン膜ともいう）３０２を形成する。（図１８（Ａ））公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、ＸｅＣｌガスを用いたエキシマレーザー光を用いて結晶化する。
【０２４９】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。
【０２５０】
また、本実施例では結晶質珪素膜３０２をＴＦＴの活性層として用いるが、非晶質珪素膜を活性層として用いることも可能である。
【０２５１】
なお、オフ電流を低減する必要のあるスイッチング用ＴＦＴの活性層を非晶質珪素膜で形成し、ＥＬ駆動用ＴＦＴの活性層を結晶質珪素膜で形成することは有効である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。
【０２５２】
こうして形成された結晶質珪素膜３０２をパターニングして、島状の半導体層（以下、活性層という）３０３〜３０８を形成した。
【０２５３】
次に、活性層３０３〜３０８を覆って、酸化シリコンまたは窒化珪素を主成分とするゲート絶縁膜３０９を形成した。ゲート絶縁膜３０９は、プラズマＣＶＤ法でＮ2ＯとＳｉＨ4を原料とした窒化酸化シリコン膜を１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さで形成すれば良い。ここでは１００ｎｍの厚さに形成した。（図１８（Ｂ））
【０２５４】
そして、ゲート絶縁膜３０９の表面に第１のゲート電極となる第１の導電膜３１０と、第２のゲート電極となる第２の導電膜３１１とを形成した。第１の導電膜３１０はＳｉ、Ｇｅから選ばれた一種の元素、またはこれらの元素を主成分とする半導体膜で形成すれば良い。また、第１の導電膜３１０の厚さは５〜５００ｎｍ、好ましくは１０〜３０ｎｍとする必要がある。ここでは、２０ｎｍの厚さでＳｉ膜を形成した。
【０２５５】
第１の導電膜３１０として使用する半導体膜にはｎ型あるいはｐ型の導電型を付与する不純物元素が添加されていても良い。この半導体膜の作製法は公知の方法に従えば良く、例えば、減圧ＣＶＤ法で基板温度を４５０〜５００℃として、ジシラン（Ｓｉ2Ｈ6）を２５０ＳＣＣＭ、ヘリウム（Ｈｅ）を３００ＳＣＣＭ導入して作製することができる。このとき同時に、Ｓｉ2Ｈ6に対してＰＨ3を０．１〜２％混入させてｎ型の半導体膜を形成しても良い。
【０２５６】
第２のゲート電極となる第２の導電膜３１１は、Ｔｉ、Ｔａ、Ｗ、Ｍｏから選ばれた元素、あるいはこれらの元素を主成分とする化合物で形成すれば良い。これはゲート電極の電気抵抗を下げるために考慮されるものであり、例えば、Ｍｏ−Ｗ化合物を用いても良い。ここでは、Ｔａを使用し、スパッタ法で、２００〜１０００ｎｍ、代表的には４００ｎｍの厚さに形成した。（図１８（Ｃ））
【０２５７】
次に公知のパターニング技術を使ってレジストマスクを形成し、第２の導電膜３１１をエッチングして第２のゲート電極３１２〜３１７を形成する工程を行った。第２の導電膜３１１はＴａ膜で形成されているので、ドライエッチング法により行った。ドライエッチングの条件として、Ｃｌ2を８０ＳＣＣＭ導入して１００ｍＴｏｒｒ、で５００Ｗの高周波電力を投入して行った。そして、図１８（Ｄ）に示すように第２のゲート電極３１２〜３１７を形成した。
【０２５８】
エッチング後わずかに残さが確認されても、ＳＰＸ洗浄液やＥＫＣなどの溶液で洗浄することにより除去することができる。
【０２５９】
また、第２の導電膜３１１はウエットエッチング法で除去することもできた。例えば、Ｔａの場合、フッ酸系のエッチング液で容易に除去することができた。
【０２６０】
そして、ｎ型の不純物元素を添加する工程を行った。この工程はＬＤＤ領域を形成するための工程であった。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程では、ゲート絶縁膜３０９と第１の導電膜３１０を通してその下の活性層３０３〜３０８にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した。活性層３０３〜３０８に添加されるリンの濃度は、１×１０16〜１×１０19atoms/cm3の範囲にするのが好ましく、ここでは１×１０18atoms/cm3とした。そして、活性層にリンが上記濃度で添加された領域（ｎ-領域）３２０〜３３１が形成された。(図１８（Ｄ）)
【０２６１】
このとき、第１の導電膜３１０の、第２のゲート電極３１２〜３１７と重ならない領域にもリンが添加された。この領域のリン濃度は特に規定されるものではないが、第１の導電膜３１０の抵抗率を下げる効果が得られた。
【０２６２】
次にｎチャネル型ＴＦＴが形成される領域をレジストマスク３３２、３３４で覆って、第１の導電膜３１０の一部を除去する工程を行った。ここでは、ドライエッチング法により行った。第１の導電膜３１０はＳｉであり、ドライエッチングの条件として、ＣＦ4を５０ＳＣＣＭ、Ｏ2を４５ＳＣＣＭ導入して５０ｍＴｏｒｒで２００Ｗの高周波電力を投入して行った。その結果、第１の導電膜の一部３３６、３３８及び第１のゲート電極３３７、３３９が残った。
【０２６３】
そして、ｐチャネル型ＴＦＴが形成される領域に、ｐ型の不純物元素を添加する工程を行った。ここではジボラン（Ｂ2Ｈ6）を用いてイオンドープ法で添加した。ここでも加速電圧を８０ｋｅＶとして、２×１０20atoms/cm3の濃度にボロンを添加した。そして、図１９（Ａ）に示すようにボロンが高濃度に添加された不純物領域（ｐ+領域）３４０〜３４３が形成された。
【０２６４】
さらに、レジストマスク３３２、３３４を完全に除去して、再度レジストマスク３４８〜３５３を形成した。そして、レジストマスク３４８、３４９、３５１、３５２を用い、第１の導電膜の一部３３６、３３８をエッチングし、新たに第１の導電膜の一部３５４、３５５、３５７及び第１のゲート電極３５６を形成した。
【０２６５】
そして、ｎ型の不純物元素を添加する工程を行った。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜３０９を通してその下の活性層にリンを添加するため、加速電圧は８０ｋｅＶと高めに設定した。そして、リンが添加された領域（ｎ+領域）３５８〜３６５が形成された。この領域のリンの濃度はｎ―領域と比較して高濃度であり、１×１０19〜１×１０21atoms/cm3とするのが好ましく、ここでは１×１０20atoms/cm3とした（図１９（Ｂ））。本工程で、ｎ―領域３２０、３２１、３２２、３２３、３２８、３２９のレジストマスク３４８、３４９、３５２で覆われた領域が、ＬＤＤ領域として確定した。
【０２６６】
さらに、レジストマスク３４８〜３５３を除去して新たにレジストマスク３６６〜３７１を形成した。レジストマスク３６６、３６７、３７０は第１の導電膜の一部３５４、３５５、３５７から第１のゲート電極を形成する目的で設けられるものであり、このレジストマスクの長さにより、ＬＤＤ領域がゲート絶縁膜３０９を間に介して第１のゲート電極と重なる領域と、重ならない領域をある範囲で自由に決めることができた。この工程において、ｎチャネル型ＴＦＴに形成されるレジストマスク３６６、３６７、３７０のチャネル長方向の長さはＴＦＴのチャネル形成領域の構造を決める上で重要であった（図１９（Ｃ））。
【０２６７】
そして図２０（Ａ）に示すように第１のゲート電極３７２、３７３、３５９、３７４が形成された。
【０２６８】
次に、レジストマスク３６６〜３７１を除去し、絶縁膜３７５、第１層間絶縁膜３７６を形成する工程を行った。最初に窒化珪素からなる絶縁膜３７５を５０ｎｍの厚さに成膜した。絶縁膜３７５はプラズマＣＶＤ法で形成され、ＳｉＨ4を５ＳＣＣＭ、ＮＨ3を４０ＳＣＣＭ、Ｎ2を１００ＳＣＣＭ導入して０．７Ｔｏｒｒ、３００Ｗの高周波電力を投入した。そして、続いて第１層間絶縁膜３７６として酸化シリコン膜を、ＴＥＯＳを５００ＳＣＣＭ、Ｏ2を５０ＳＣＣＭ導入し１Ｔｏｒｒ、２００Ｗの高周波電力を投入して９５０ｎｍの厚さに成膜した。
【０２６９】
そして、熱処理の工程を行った。熱処理の工程は、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために行う必要があった。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法（ＲＴＡ法）で行えば良い。ここでは熱アニール法で活性化の工程を行った。加熱処理は、窒素雰囲気中において３００〜７００℃、好ましくは３５０〜５５０℃、ここでは４５０℃、２時間の処理を行った。
【０２７０】
次に、第１層間絶縁膜３７６と絶縁膜３７５に、それぞれのＴＦＴのソース領域と、ドレイン領域に達するコンタクトホールを形成し、ソース配線３７７〜３８２とドレイン配線３８３〜３８８を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の電極として用いた（図２０（Ｂ））。
【０２７１】
そして、ソース配線３７７〜３８２と、ドレイン配線３８３〜３８８と、第１層間絶縁膜３７６を覆ってパッシベーション膜３９０を形成した。パッシベーション膜３９０は、窒化珪素膜で５０ｎｍの厚さで形成した。さらに、有機樹脂からなる第２層間絶縁膜３９１を約１０００ｎｍの厚さに形成した。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した（図２０（Ｃ））
。
【０２７２】
次に、第２層間絶縁膜３９１及びパッシベーション膜３９０に、ドレイン配線３８８、３８６に達するコンタクトホールを形成し、画素電極３９２、センサ用配線３９３を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行ってセンサ用配線３９３及び画素電極３９２を同時に形成する。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極３９２がＥＬ素子の陽極となる（図２１（Ａ））。
【０２７３】
次に、樹脂材料でなるバンク３９４を形成する。バンク３９４は１〜２μm厚のアクリル膜またはポリイミド膜をパターニングして形成すれば良い。このバンク３９４は画素と画素との間にストライプ状に形成される。バンク３９４はソース配線３８１上に沿って形成しても良いし、ゲート配線（図示せず）上に沿って形成しても良い。なおバンク３９４を形成している樹脂材料に顔料等を混ぜ、バンク３９４を遮蔽膜として用いても良い。
【０２７４】
次に、ＥＬ層３９５及び陰極（ＭｇＡｇ電極）３９６を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層３９５の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極３９６の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。なお、本実施例では一画素しか図示されていないが、このとき同時に赤色に発光するＥＬ層、緑色に発光するＥＬ層及び青色に発光するＥＬ層が形成される。
【０２７５】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層３９５及び陰極３９６を形成する。但し、ＥＬ層３９５は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層３９５及び陰極３９６を形成するのが好ましい。
【０２７６】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【０２７７】
なお、本実施例ではＥＬ層３９５を発光層のみからなる単層構造とするが、ＥＬ層は発光層の他に正孔輸送層、正孔注入層、電子輸送層、電子注入層等を有していても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。ＥＬ層３９５としては公知の材料を用いることができる。公知の材料としては、ＥＬ駆動電圧を考慮すると有機材料を用いるのが好ましい。また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【０２７８】
こうして図２１（Ｂ）に示すような構造のセンサ基板が完成する。なお、バンク３９４を形成した後、陰極３９６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の薄膜形成装置を用いて、大気解放せずに連続的に処理することは有効である。
【０２７９】
なお本実施例ではセンサ部が有するＴＦＴの作製工程について説明したが、駆動部が有するＴＦＴも上述したプロセスを参照して、同時に基板上に形成しても良い。
【０２８０】
４９１はバッファ用ＴＦＴ、４９２は選択用ＴＦＴ、４９３はリセット用ＴＦＴ、４９４はフォトダイオードＴＦＴ、４９５はスイッチング用ＴＦＴ、４９６はＥＬ駆動用ＴＦＴに相当する。
【０２８１】
本実施例ではスイッチング用ＴＦＴ４９５をシングルゲート構造としているが、ダブルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。スイッチング用ＴＦＴ４９５をダブルゲート構造とすることで、実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。
【０２８２】
なお本実施例においてフォトダイオード４９４上に設けられている第１のゲート電極３５６及び第２のゲート電極３１５は、フォトダイオード４９４に光が照射されていない時に、アノード電極４９８とカソード電極４９９の間に設けられた光電変換層４９７に電流が流れないような電位に保たれている。
【０２８３】
また本実施例の場合、全てのＴＦＴにおいてＬＤＤ領域がゲート電極と重なっていない。ソース信号線駆動回路又はゲート信号線駆動回路を１０Ｖ以下で駆動させる場合、ホットキャリア注入をさほど気にする必要がなく、そのため本実施例のＴＦＴの構成は有効である。
【０２８４】
なお、実際には図２１（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＥＬ素子の信頼性が向上する。
【０２８５】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できるまでした状態を本明細書中ではエリアセンサという。
【０２８６】
なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。また本実施例は、実施例１〜実施例４と自由に組み合わせることが可能である。
【実施例１１】
【０２８７】
本発明のエリアセンサの一例として、携帯型ハンドスキャナーについて図２２を用いて説明する。
【０２８８】
図２２（ａ）は携帯型ハンドスキャナーであり、本体９０１、センサ部９０２、上部カバー９０３、外部接続ポート９０４、操作スイッチ９０５で構成されている。図２２（ｂ）は図２２（ａ）と同じ携帯型ハンドスキャナーの上部カバー９０３を閉じた図である。
【０２８９】
本発明のエリアセンサは、読み込んだ画像をセンサ部９０２において表示することが可能であり、新たに電子ディスプレイをエリアセンサに設けなくとも、その場で読み込んだ画像を確認することができる。
【０２９０】
またエリアセンサ９０２で読み込んだ画像信号を、外部接続ポート９０４から携帯型ハンドスキャナーの外部に接続されている電子機器に送り、ソフト上で画像を補正、合成、編集等を行うことも可能である。
【０２９１】
なお本実施例は、実施例１〜実施例１０と自由に組み合わせることが可能である。
【実施例１２】
【０２９２】
本発明のエリアセンサの一例として、実施例１１とは別の携帯型ハンドスキャナーについて、図２３を用いて説明する。
【０２９３】
８０１はセンサ基板、８０２はセンサ部、８０３はタッチパネル、８０４はタッチペンである。タッチパネル８０３は透光性を有しており、センサ部８０２から発せられる光及び、センサ部８０２に入射する光を透過することができ、タッチパネル８０３を通して被写体上の画像を読み込むことができる。またセンサ部８０２に画像が表示されている場合にも、タッチパネル８０３を通して、センサ部８０２上の画像を見ることが可能である。
【０２９４】
タッチペン８０４がタッチパネル８０３に触れると、タッチペン８０４とタッチパネル８０３とが接している部分の位置の情報を、電気信号としてエリアセンサに取り込むことができる。本実施例で用いられるタッチパネル８０３及びタッチペン８０４は、タッチパネル８０３が透光性を有していて、なおかつタッチペン８０４とタッチパネル８０３とが接している部分の位置の情報を、電気信号としてエリアセンサに取り込むことができるものならば、公知のものを用いることができる。
【０２９５】
上記構成を有する本発明のエリアセンサは、画像を読み込んで、センサ部６０２に読み込んだ画像を表示し、取り込んだ画像にタッチペン８０４で書き込みを行うことができる。そして本発明のエリアセンサは、画像の読み込み、画像の表示、画像への書き込みを、全てセンサ部８０２において行うことができる。よってエリアセンサ自体の大きさを抑え、なおかつ様々な機能をエリアセンサに持たせることができる。
【０２９６】
なお本実施例は、実施例１〜実施例１０と自由に組み合わせることが可能である。
【実施例１３】
【０２９７】
本実施例では、エリアセンサのセンサ部の構造が、図１とは異なる例について説明する。
【０２９８】
図２５に本実施例のエリアセンサのセンサ部の回路図を示す。センサ部１００１はソース信号線Ｓ１〜Ｓｘ、電源供給線Ｖ１〜Ｖｘ、ゲート信号線Ｇ１〜Ｇｙ、リセット用ゲート信号線ＲＧ１〜ＲＧｙ、センサ出力配線ＳＳ１〜ＳＳｘ、センサ用電源線ＶＢが設けられている。
【０２９９】
センサ部１００１は複数の画素１００２を有している。画素１００２は、ソース信号線Ｓ１〜Ｓｘのいずれか１つと、電源供給線Ｖ１〜Ｖｘのいずれか１つと、ゲート信号線Ｇ１〜Ｇｙのいずれか１つと、リセット用ゲート信号線ＲＧ１〜ＲＧｙのいずれか１つと、センサ出力配線ＳＳ１〜ＳＳｘのいずれか１つと、センサ用電源線ＶＢとを有している。
【０３００】
センサ出力配線ＳＳ１〜ＳＳｘはそれぞれ定電流電源１００３＿１〜１００３＿ｘに接続されている。
【０３０１】
画素１００２はスイッチング用ＴＦＴ１００４、ＥＬ駆動用ＴＦＴ１００５、ＥＬ素子１００６を有している。また図２５では画素１００２にコンデンサ１００７が設けられているが、コンデンサ１００７を設けなくとも良い。さらに画素１００２は、リセット用ＴＦＴ１０１０、バッファ用ＴＦＴ１０１１、選択用ＴＦＴ１０１２、フォトダイオード１０１３を有している。
【０３０２】
ＥＬ素子１００６は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ１００５のソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ１００５のソース領域またはドレイン領域と接続している場合、陽極が対向電極、陰極が画素電極である。
【０３０３】
スイッチング用ＴＦＴ１００４のゲート電極はゲート信号線（Ｇ１〜Ｇｙ）に接続されている。そしてスイッチング用ＴＦＴ１００４のソース領域とドレイン領域は、一方がソース信号線Ｓに、もう一方がＥＬ駆動用ＴＦＴ１００５のゲート電極に接続されている。
【０３０４】
ＥＬ駆動用ＴＦＴ１００５のソース領域とドレイン領域は、一方が電源供給線（Ｖ１〜Ｖｘ）に、もう一方がＥＬ素子１００６に接続されている。コンデンサ１００７はＥＬ駆動用ＴＦＴ１００５のゲート電極と電源供給線（Ｖ１〜Ｖｘ）とに接続して設けられている。
【０３０５】
リセット用ＴＦＴ１０１０のゲート電極はリセット用ゲート信号線（ＲＧ１〜ＲＧｘ）に接続されている。リセット用ＴＦＴ１０１０のソース領域はセンサ用電源線ＶＢに接続されている。センサ用電源線ＶＢは常に一定の電位（基準電位）に保たれている。またリセット用ＴＦＴ１０１０のドレイン領域はフォトダイオード１０１３及びバッファ用ＴＦＴ１０１１のゲート電極に接続されている。
【０３０６】
図示しないが、フォトダイオード１０１３はカソード電極と、アノード電極と、カソード電極とアノード電極の間に設けられた光電変換層とを有している。リセット用ＴＦＴ１０１０のドレイン領域は、具体的にはフォトダイオード１０１３のアノード電極又はカソード電極に接続されている。
【０３０７】
バッファ用ＴＦＴ１０１１のドレイン領域はセンサ用電源線ＶＢに接続されており、常に一定の基準電位に保たれている。そしてバッファ用ＴＦＴ１０１１のソース領域は選択用ＴＦＴ１０１２のソース領域又はドレイン領域に接続されている。
【０３０８】
選択用ＴＦＴ１０１２のゲート電極はゲート信号線（Ｇ１〜Ｇｘ）に接続されている。そして選択用ＴＦＴ１０１２のソース領域とドレイン領域は、一方は上述したとおりバッファ用ＴＦＴ１０１１のソース領域に接続されており、もう一方はセンサ出力配線（ＳＳ１〜ＳＳｘ）に接続されている。センサ出力配線（ＳＳ１〜ＳＳｘ）は定電流電源１００３（定電流電源１００３＿１〜１００３＿ｘ）にそれぞれ接続されており、常に一定の電流が流れている。
【０３０９】
本実施例において、スイッチング用ＴＦＴ１００４及び選択用ＴＦＴ１０１２の極性は同じである。つまり。スイッチング用ＴＦＴ１００４がｎチャネル型ＴＦＴの場合、選択用ＴＦＴ１０１２もｎチャネル型ＴＦＴである。またスイッチング用ＴＦＴ１００４がｐチャネル型ＴＦＴの場合、選択用ＴＦＴ１０１２もｐチャネル型ＴＦＴである。
【０３１０】
そして本実施例のエリアセンサのセンサ部は、図１に示したエリアセンサと異なり、スイッチング用ＴＦＴ１００４のゲート電極と、選択用ＴＦＴ１０１２のゲート電極が、共にゲート信号線（Ｇ１〜Ｇｘ）に接続されていることである。よって本実施例のエリアセンサの場合、各画素の有するＥＬ素子１００６の発光する期間は、サンプリング期間（ＳＴ１〜ＳＴｎ）と同じ長さである。上記構成によって、本実施例のエリアセンサは配線の数を図１の場合に比べて少なくすることができる。
【０３１１】
なお本実施例のエリアセンサも、センサ部１００１に画像を表示することは可能である。
【０３１２】
本実施例の構成は、実施例３〜実施例１２と自由に組み合わせることが可能である。
【実施例１４】
【０３１３】
本実施例では、図５に示したセンサ用ソース信号線駆動回路１２１と、センサ用ゲート信号線駆動回路の詳しい構成について説明する。
【０３１４】
図２６（Ａ）にセンサ用ソース信号線駆動回路１２１の構成を示す。センサ用ソース信号線駆動回路１２１は、バイアス用回路１２１ａ、信号処理回路１２１ｂ、信号出力線用駆動回路１２１ｃを有している。
【０３１５】
バイアス用回路１２１ａは定電流源を有しており、各画素のバッファ用ＴＦＴ１１１と対になって、ソースフォロワ回路を形成する。そして、各センサ出力配線ＳＳに入力された信号をサンプリングし、後段の信号処理回路１２１ｂに入力する。
【０３１６】
信号処理回路１２１ｂでは、入力された信号をいったん記憶して保持したり、アナログ・デジタル変換を行ったり、雑音を低減したりするための回路などが配置されている。信号処理回路１２１ｂにおいて処理された信号は、信号出力線用駆動回路１２１ｃから出力される信号にしたがって、順に出力増幅回路１２１ｄに出力される。
【０３１７】
そして、出力増幅回路１２１ｄは、信号処理回路１２１ｂから出力された信号を増幅している。信号を増幅しない場合は不必要であるが、現状では配置される場合が多い。
【０３１８】
出力増幅回路１２１ｄから出力された信号は、ＣＰＵ（図示せず）などに取り込まれる。
【０３１９】
図２６（Ｂ）にセンサ用ゲート信号線駆動回路１２３の構成を示す。センサ用ゲート信号線駆動回路１２３は選択信号線用駆動回路１２３ａと、リセット信号線用駆動回路１２３ｂを有している。
【０３２０】
選択信号線用駆動回路１２３ａは、選択信号線にゲート電極が接続されている全ての選択用ＴＦＴ１１２をオンにするような信号を、各選択信号線に順に入力している。また、リセット信号線用駆動回路１２３ｂは、リセット用ゲート信号線にゲート電極が接続されている全てのリセット用ＴＦＴ１１０をオンにするような信号を、各リセット用ゲート信号線に順に入力している。
【０３２１】
なお本実施例では、図５に示したセンサ用ソース信号線駆動回路１２１とセンサ用ゲート信号線駆動回路１２３とについて説明したが、図８に示したセンサ用ソース信号線駆動回路１３１とセンサ用ゲート信号線駆動回路１３３も本実施例で示した構成を有していても良い。
【０３２２】
本実施例は、実施例１〜実施例１３と自由に組み合わせて実施することが可能である。
【図面の簡単な説明】
【０３２３】
【図１】センサ部の回路図。
【図２】画素の回路図。
【図３】センサ部の画像の読み取りのタイミングチャート。
【図４】センサ部のカラー画像の読み取りのタイミングチャート。
【図５】デジタル駆動のエリアセンサ上面図。
【図６】画像の読み取りの際の、ＥＬ素子の発光のタイミングチャート。
【図７】画像の表示の際の、ＥＬ素子の発光のタイミングチャート。
【図８】アナログ駆動のエリアセンサ上面図。
【図９】画像の読み取りの際の、ＥＬ素子の発光のタイミングチャート。
【図１０】センサ部の断面図。
【図１１】センサ部の断面図。
【図１２】センサ部の断面図。
【図１３】センサ部の断面図。
【図１４】センサ部の作製工程図。
【図１５】センサ部の作製工程図。
【図１６】センサ部の作製工程図。
【図１７】センサ部の作製工程図。
【図１８】センサ部の作製工程図。
【図１９】センサ部の作製工程図。
【図２０】センサ部の作製工程図。
【図２１】センサ部の作製工程図。
【図２２】本発明のエリアセンサの一例である携帯ハンドスキャナーの外観図。
【図２３】本発明のエリアセンサの一例であるタッチパネル付エリアセンサの外観図。
【図２４】従来のエリアセンサの斜視図及び断面図。
【図２５】センサ部の回路図。
【図２６】センサ用駆動回路のブロック図。
【符号の説明】
【０３２４】
１０１  センサ部
１０２  画素
１０３  定電流電源
１０４  スイッチング用ＴＦＴ
１０５  ＥＬ駆動用ＴＦＴ
１０６  ＥＬ素子
１０７  コンデンサ
１１０  リセット用ＴＦＴ
１１１  バッファ用ＴＦＴ
１１２  選択用ＴＦＴ
１１３  フォトダイオード
【図１】
2005101621.tif 000003
【図２】
2005101621.tif 000004
【図３】
2005101621.tif 000005
【図４】
2005101621.tif 000006
【図５】
2005101621.tif 000007
【図６】
2005101621.tif 000008
【図７】
2005101621.tif 000009
【図８】
2005101621.tif 000010
【図９】
2005101621.tif 000011
【図１０】
2005101621.tif 000012
【図１１】
2005101621.tif 000013
【図１２】
2005101621.tif 000014
【図１３】
2005101621.tif 000015
【図１４】
2005101621.tif 000016
【図１５】
2005101621.tif 000017
【図１６】
2005101621.tif 000018
【図１７】
2005101621.tif 000019
【図１８】
2005101621.tif 000020
【図１９】
2005101621.tif 000021
【図２０】
2005101621.tif 000022
【図２１】
2005101621.tif 000023
【図２２】
2005101621.tif 000024
【図２３】
2005101621.tif 000025
【図２４】
2005101621.tif 000026
【図２５】
2005101621.tif 000027
【図２６】
2005101621.tif 000028