(57)【要約】【課題】分子間力のみ、または分子間力と真空吸着力の両方により、素子形成基板と支持基板と接合されている状態で素子形成基板に薄膜デバイス層を形成した後、素子形成基板より支持基板を分離することで、既存の装置と既存のプロセスを使用し、かつ薄膜デバイス層を形成した後に大量の薬液を使わずに、基板を薄くした薄膜デバイスを得ることを可能とする。【解決手段】支持基板１１に支えられた素子形成基板１２に薄膜デバイス層１３を形成する薄膜デバイス１０の製造方法であって、前記支持基板１１と前記素子形成基板１２とは、分子間力のみ、または分子間力と真空吸着力の両方により接合されており、前記薄膜デバイス層１３を形成した後に前記支持基板１１と前記素子形成基板１２とが分離されるものである。【選択図】図１
2005209756.tif 000002
【特許請求の範囲】
【請求項１】
支持基板に支えられた素子形成基板に薄膜デバイス層を形成する薄膜デバイスの製造方法であって、
前記支持基板と前記素子形成基板とは、分子間力のみ、または分子間力と真空吸着力の両方により接合されており、
前記薄膜デバイス層を形成した後に前記支持基板と前記素子形成基板とが分離される
ことを特徴とする薄膜デバイスの製造方法。
【請求項２】
前記支持基板と前記素子形成基板とは、素子完成後の不使用領域において部分的に接合されており、
前記薄膜デバイス層を形成した後に分離する際、前記支持基板と前記素子形成基板の接合領域を切り離すことにより前記素子形成基板が前記支持基板から分離される
ことを特徴とする請求項１項記載の薄膜デバイスの製造方法。
【請求項３】
前記支持基板の前記素子形成基板側の一部には凹部が形成されていて、
前記支持基板と前記素子形成基板とは真空中で加圧しながら前記支持基板と前記素子形成基板とが接合されている
ことを特徴とする請求項１項記載の薄膜デバイスの製造方法。
【請求項４】
前記支持基板の素子形成基板側の一部表面は粗面に形成されている
ことを特徴とする請求項１項記載の薄膜デバイスの製造方法。
【請求項５】
素子形成基板に薄膜デバイス層を形成してなる薄膜デバイスであって、
前記素子形成基板は、分子間力のみにより支持基板と接合されている状態で、または分子間力と真空吸着力の両方により支持基板と接合されている状態で前記素子形成基板に前記薄膜デバイス層を形成した後、前記素子形成基板より前記支持基板が分離されてなる
ことを特徴とする薄膜デバイス。
【請求項６】
素子形成基板に液晶を駆動する薄膜デバイス層が形成された薄膜デバイスと、
前記薄膜デバイスの薄膜デバイス層側に間隔を置いて対向させた対向基板と、
前記薄膜デバイスと前記対向基板との間に封止された液晶層と
を備えた液晶表示装置において、
前記薄膜デバイスは、
前記素子形成基板と支持基板とが分子間力のみにより接合されている状態で、または分子間力と真空吸着力の両方により接合されている状態で、前記素子形成基板における前記支持基板とは反対側の面に薄膜デバイス層を形成した後、前記素子形成基板より前記支持基板を分離してなる
ことを特徴とする液晶表示装置。
【請求項７】
素子形成基板にエレクトロルミネッセンス発光を行う薄膜デバイス層が形成された薄膜デバイスを用いて形成されたエレクトロルミネッセンス表示装置において、
前記薄膜デバイスは、
前記素子形成基板と支持基板とが分子間力のみにより接合されている状態で、または分子間力と真空吸着力の両方により接合されている状態で、前記素子形成基板における前記支持基板とは反対側の面に薄膜デバイス層を形成した後、前記素子形成基板より前記支持基板を分離してなる
ことを特徴とするエレクトロルミネッセンス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の薄型化が容易な薄膜デバイスの製造方法、その製造方法で形成される薄膜デバイス、その薄膜デバイスを用いた液晶表示装置およびエレクトロルミネッセンス表示装置に関するものである。
【背景技術】
【０００２】
近年、薄膜デバイスは、使用機器の小型化の影響を受けて、薄型化、軽量化、堅牢化に対する要求を受けている。しかしながら、薄膜デバイスは、高温、真空という環境で作製されるために、製造に使われる基板に制限がある。例えば、薄膜トランジスタを用いた液晶表示装置では、１０００℃の温度に耐える石英基板、５００℃の温度に耐えるガラス基板が使われている。
【０００３】
現在、パッシブマトリックス用のガラス基板では０．４ｍｍ〜０．７ｍｍの厚みのものが用いられ、アクティブマトリックス用のガラス基板では、０．５ｍｍ〜０．７ｍｍ程度の厚みの基板が使用されている。これらの基板の薄型化も検討されているが、基板が薄くなると、大型のガラス基板は自重で極度に撓み、割れやすくなる。そのため、従来の液晶表示素子の製造ラインにおいて、ガラス基板を洗浄後乾燥する際にエアナイフの圧力によって大きく撓み、完全に乾燥させることが難しくなる。また、成膜工程においては、膜の応力によってガラス基板に反りが発生し、ロボットによる搬出が困難となり、ガラス基板に割れが生じる。フォトリソグラフィー工程では、スピン回転によるレジストコート時に、応力緩和のために回転速度を、例えば１２００ｒｐｍから７００ｒｐｍまで下げる必要が生じるが、回転速度をこのように下げると所定の膜厚を得ることが難しくなる。
【０００４】
そこで、液晶表示素子の軽量薄型化を進めるため、軽くて変形にも強いプラスチック基板にトランジスタを形成する研究も盛んに行われている。しかしながら、プラスチック基板にトランジスタを形成する方法では、基板の耐熱性が低いために３００℃程度の化学的気相成長（ＣＶＤ）工程を行うことができず、２００℃以下のプロセスが求められるため、ゲート絶縁膜が粗悪となり、トランジスタ特性にヒステリシスが発生するなど、動作が不安定になるという信頼性の問題が生じている。また、プラスチック基板にトランジスタを形成する方法には、トランジスタの動作特性を向上させるための水素化アニールを行うことができないというプロセス課題がある。この他、基板が透湿性を持つため、水分が基板を通過し、薄膜デバイスや液晶、有機EL素子などに悪影響を与え、信頼性上問題となる。
【０００５】
そこで、耐熱温度の高い製造基板上に形成した薄膜デバイスを実使用基板に転写する技術が開示されている。転写する方法としては、剥離層を設けてデバイス作製後に剥離層から剥離する方法（例えば、特許文献１参照。）や、エッチングによりガラス基板を除去してしまう方法（例えば、特許文献２参照。）などが検討されている。しかしながら、特開平１０−１２５９３０号公報に開示された技術では、大面積を均一に剥離することが難しく、また特開２００３−６８９９５号公報に開示された技術では、基板をエッチングで除去するため大量の薬液が必要となり、コスト的、環境的な課題がある。
【０００６】
それらを解決する手段として、２枚のガラスを貼り合わせ１枚の基板とし、薄膜デバイスを製造後、２枚のガラスを分離し基板の薄型化を可能とする技術（例えば、特許文献３参照。）が提案されている。また、真空吸脱着可能な支持基板により基板を支持する方法（例えば、特許文献４参照。）も提案されている。
【０００７】
【特許文献１】特開平１０−１２５９３０号公報
【特許文献２】特開２００３−６８９９５号公報
【特許文献３】特開２００２−７２１７６号公報
【特許文献４】特開平１１−１３３３９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特開２００２−７２１７６号公報に開示された技術では、２枚のガラスを部分接合するのに紫外線接着剤を使用している。そのため、基板としての耐熱性が低くなる、部分接合したガラス基板の厚さにばらつきが生じるなどの問題がある。またガラス基板の厚さにバラツキが大きくなると、リソグラフィー技術を使用する際に、光の焦点が基板内で合わなくなるため問題となる。また、特開平１１−１３３３９６号公報に開示された技術では、真空吸着のみで貼り付けているため、基板を真空装置に入れることができない。また、支持基板の一部に管を配置し、そこから真空に引き真空吸着をするため、支持基板の厚さが厚くなりやすくなり、既存の装置を使用しがたい。
【課題を解決するための手段】
【０００９】
本発明の薄膜デバイスの製造方法は、支持基板に支えられた素子形成基板に薄膜デバイス層を形成する薄膜デバイスの製造方法であって、前記支持基板と前記素子形成基板とは、分子間力のみ、または分子間力と真空吸着力の両方により接合されており、前記薄膜デバイス層を形成した後に前記支持基板と前記素子形成基板とが分離されることを最も主要な特徴とする。
【００１０】
本発明の薄膜デバイスは、素子形成基板に薄膜デバイス層を形成してなる薄膜デバイスであって、前記素子形成基板は、分子間力のみにより支持基板と接合されている状態で、または分子間力と真空吸着力の両方により支持基板と接合されている状態で前記素子形成基板に前記薄膜デバイス層を形成した後、前記素子形成基板より前記支持基板が分離されてなることを最も主要な特徴とする。
【００１１】
本発明の液晶表示装置は、素子形成基板に液晶を駆動する薄膜デバイス層が形成された薄膜デバイスと、前記薄膜デバイスの薄膜デバイス層側に間隔を置いて対向させた対向基板と、前記薄膜デバイスと前記対向基板との間に封止された液晶層とを備えた液晶表示装置において、前記薄膜デバイスは、前記素子形成基板と支持基板とが分子間力のみにより接合されている状態で、または分子間力と真空吸着力の両方により接合されている状態で、前記素子形成基板における前記支持基板とは反対側の面に薄膜デバイス層を形成した後、前記素子形成基板より前記支持基板を分離してなることを最も主要な特徴とする。
【００１２】
本発明のエレクトロルミネッセンス表示装置は、素子形成基板にエレクトロルミネッセンス発光を行う薄膜デバイス層が形成された薄膜デバイスを用いて形成されたエレクトロルミネッセンス表示装置において、前記薄膜デバイスは、前記素子形成基板と支持基板とが分子間力のみにより接合されている状態で、または分子間力と真空吸着力の両方により接合されている状態で、前記素子形成基板における前記支持基板とは反対側の面に薄膜デバイス層を形成した後、前記素子形成基板より前記支持基板を分離してなることを最も主要な特徴とする。
【発明の効果】
【００１３】
本発明の薄膜デバイスの製造方法は、支持基板と素子形成基板とは、分子間力のみ、または分子間力と真空吸着力の両方により接合されており、薄膜デバイス層を形成した後に支持基板と素子形成基板とが分離されるため、予め、素子形成基板を薄く形成しておくことができるので、薄い基板上に薄膜デバイス層を形成した薄膜デバイスを製造できるという利点がある。また、薄膜デバイスを形成する際には、既存の装置と既存のプロセスを使用することができ、なおかつ、大量の薬液を使わずに薄膜デバイス層を形成した後に基板を薄くすることができる。
【００１４】
本発明の薄膜デバイスは、分子間力のみにより素子形成基板と支持基板と接合されている状態で、または分子間力と真空吸着力の両方により素子形成基板と支持基板と接合されている状態で素子形成基板に薄膜デバイス層を形成した後、素子形成基板より支持基板が分離されてなるため、予め、素子形成基板を薄く形成しておくことができるので、薄い基板上に薄膜デバイス層を形成した薄膜デバイスとなるという利点がある。
【００１５】
本発明の液晶表示装置は、本発明の薄膜デバイスを用いたため、上記説明した薄膜デバイスと同様の作用効果を得ることができるという利点がある。
【００１６】
本発明のエレクトロルミネッセンス表示装置は、本発明の薄膜デバイスを用いたため、上記説明した薄膜デバイスと同様の作用効果を得ることができるという利点がある。
【発明を実施するための最良の形態】
【００１７】
既存の装置と既存のプロセスを使用し、かつ薄膜デバイス層を形成した後に大量の薬液を使わずに基板を薄くした薄膜デバイスを得るという目的を、分子間力のみにより素子形成基板と支持基板と接合されている状態で、または分子間力と真空吸着力の両方により素子形成基板と支持基板と接合されている状態で素子形成基板に薄膜デバイス層を形成した後、素子形成基板より支持基板を分離することで薄膜デバイスを得ることを実現した。
【００１８】
本発明の薄膜デバイスの製造方法および薄膜デバイスは以下の原理を利用している。すなわち、２枚の基板として、支持基板と素子形成基板とを用意し、それぞれの基板同士を接合するのに分子間力もしくは分子間力と真空吸着力とを使用する。通常、平坦度の高い基板（例えばガラス基板）同士を重ね合わせると、基板表面の一部で対向するガラス基板間との間に分子間力が働き、ガラス基板同士が貼り付く現象が起こる。
【００１９】
ここで、本発明の薄膜デバイスの製造方法および薄膜デバイスの実施の形態を、図１の概略構成図によって説明する。
【００２０】
図１（１）に示すように、支持基板１１と薄い素子形成基板１２とを用意し、分子間力もしくは分子間力と真空吸着力とを使用することにより、予め、支持基板１１と素子形成基板１２とを接合しておく。この接合は、貼り合わされている基板同士を分離する際には、接合領域を切り離すことが一番簡単なため、基板同士を全面貼り合わせるのではなく、部分的に接合することが望ましい。その詳細については、後述の実施例で詳細に説明する。そして、図１（２）に示すように、素子形成基板１１に薄膜デバイス層１３を形成する。その後、図１（３）に示すように、素子形成基板１２より支持基板１１を分離することにより、薄い素子形成基板１２に薄膜デバイス層１３が形成された薄膜デバイス（アクティブ基板）１０が完成する。また、液晶表示装置を形成する場合には、図示はしないが、支持基板１１の分離は、スペーサーを介して素子形成基板１１と対向基板とを貼り付け、その基板間に液晶を封入した後、行うことができる。
【００２１】
上記支持基板１１と薄い素子形成基板１２とを貼り合わせる際、基板間に本来の分子間力を発生させるためには、基板の洗浄やプラズマ表面改質処理が有効である。基板間の分子間力では十分な力が得られない場合には、基板表面にコーティングなどを行い、表面を改質してもよい。
【００２２】
上記薄膜デバイス層１３を形成した後に、貼り合わされている基板同士を分離する際には、接合領域を切り離すことが一番簡単なため、基板同士を全面貼り合わせるのではなく、部分的に接合することが望ましい。そのためには支持基板１１の素子形成基板１２が貼り合わされる面の一部の表面を粗な面にすればよい。これにより、平坦度の高い平滑な部分は接合され、表面粗さの粗い面部分では接合されない。また、全面接合させた場合は、機械的に引っ張り、剥離する方法をとればよい。
【００２３】
また、上記支持基板１１と薄い素子形成基板１２とを貼り合わせた基板に、スピンコーター等による強い外力がかかる場合には、分子間力による接合だけでは接着力が不十分なこともある。この場合には、分子間力による吸着とともに真空吸着を併用することが望ましい。後述詳細は説明するが、例えば、図２に示すように、支持基板１１の素子形成基板１２側に凹部（例えば穴）１４を形成した後、真空中で支持基板１１と素子形成基板１２とを貼り合わせることにより、大気中に戻したときには大気圧により支持基板１１と素子形成基板１２とが外側から押圧されて強固に接合される。また、この場合、一方の基板が薄いとその部分が湾曲するため、凹型の穴は薄膜デバイス層が形成されない位置に形成することが望ましい。なお、真空装置を使用する場合でも、分子間力と併用しているため、真空中に入れても分離したりはしない。
【００２４】
また、上記支持基板１１と上記素子形成基板１２とは、同一材質のものを使用することが望ましい。これは、異種の材料（例えばガラス）を使用すると、加熱時に膨張係数差により剥離する恐れがあるためである。
【００２５】
以上の手段を用いることによって、耐熱性やガラス厚のばらつきの問題はなくなり、既存の装置で既存のプロセスにより薄膜を形成でき、形成後基板を容易に薄くすることが可能となる。
【実施例１】
【００２６】
本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を、図３〜図１２の製造工程図によって説明する。
【００２７】
図３に示すように、支持基板１０１を用意する。この支持基板１０１には、一例として、厚さ０．６７ｍｍのガラス基板を用いる。次いで、支持基板１０１上に、例えばエッチング技術によって複数の凹部１０２を形成する加工を行った。一つの凹部１０２の加工形状は、一例として、幅が０．１ｍｍ〜５ｍｍ、深さが５μｍ〜１００μｍ程度が好ましい。凹部１０２の幅が余り広いと、凹部１０２近辺での支持基板１０１の反りが大きくなってしまい、狭いと吸着力が落ちるため、上記数値範囲とした。また凹部１０２の深さがあまり深いと、凹部１０２近辺での支持基板１０１の反りが大きくなってしまい、浅いと吸着力が落ちるため、上記数値範囲とした。本実施例では、凹部１０２は、直径１ｍｍの円形状とし、深さは約５０μｍとした。この形状の凹部１０２を約５ｍｍ間隔で、平面から見た図４（１）に示す領域に形成した。また、必要な接着強度に応じて、例えば図４（２）に示すように、凹部１０２を形成する領域を増やしてもよい。この場合の密度は、凹部１０２に加工した面積が５０％以下となることが望ましい。それ以上に凹部１０２を形成すると、支持基板１０１の反りが激しくなり、好ましくない。上記凹部１０２の加工方法は、フォトリソグラフィーを行った後に、希フッ酸（ＨＦ濃度０．０１％〜６％程度）によりエッチング加工することによる。なお、凹部１０２を形成する加工は、機械的に加工してもよく、またレーザー加工によって行ってもよい。
【００２８】
また、上記図４（１）および図４（２）に示すように、上記支持基板１０１のパネル領域１０３には、凹部１０２を形成していない。これは、素子形成基板１０２に素子（例えば薄膜デバイス層）（図示せず）を形成した後に、支持基板１０１と素子形成基板（図示せず）との接合部を分離して剥離するためである。また、パネル領域１０３はサンドブラスト処理により表面を荒らした。これは薄膜デバイス層（図示せず）を形成した後に、支持基板１０１と素子形成基板（図示せず）とを剥離する際に、分子間力で離れなくなることを防ぐためである。
【００２９】
次に、上記図５に示すように、支持基板１０１の凹部１０２が形成されている側の面に素子形成基板１０４を貼り合わせる。この素子形成基板１０４は、例えば厚さが０．０３ｍｍのガラス基板を用いる。そして、真空中で支持基板１０１と素子形成基板１０４とを重ね合わせた。そしてシリコンラバーにより１ｋｇ／ｃｍ2の圧力で加圧しながら基板同士を吸着させた後、大気中に戻した。上記基板同士の貼り合わせでは、素子形成基板１０４を支持基板１０１の凹部１０２が加工されている面に貼り合わせた。今回は、厚さが０．０３ｍｍのガラス基板を用いたが、素子形成基板１０４として用いるガラス基板の厚さは、０．０１ｍｍ〜０．４ｍｍ程度が望ましい。また、既存の装置を使用することを考えると、支持基板１０１と合わせて、既存の装置で、搬送および加工ができる厚さが望ましい。
【００３０】
以上の工程により、支持基板１０１と素子形成基板１０４とが貼り合わされた合計の厚さが０．７ｍｍの基板１００が完成した。
【００３１】
次に、上記支持基板１０１と素子形成基板１０４とが貼り合わされた基板の素子形成基板１０４上に薄膜デバイス層を形成する方法を、図６によって説明する。
【００３２】
図６に示すように、上記素子形成基板１０４上に、一般的な低温ポリシリコン技術、例えば「２００３  ＦＰＤテクノロジー大全」（電子ジャーナル２００３年３月２５日発行、ｐ．１６６−１８３およびｐ．１９８−２０１）、「'９９最新液晶プロセス技術」（プレスジャーナル１９９８年発行、ｐ．５３−５９）、「フラットパネル・ディスプレイ１９９９」（日経ＢＰ社、１９９８年発行、ｐ．１３２−１３９）等に記載されているような低温ポリシリコンボトムゲート型薄膜トランジスタ（以下薄膜トランジスタをＴＦＴと記す）プロセスでＴＦＴを含む薄膜デバイス層を形成した。薄膜デバイス層の形成方法の一例を以下に説明する。
【００３３】
まず、素子形成基板１０４上にゲート電極１０５を形成するための導電膜を形成した。この導電膜には例えば厚さが１００ｎｍのモリブデン（Ｍｏ）膜を用いた。モリブデン膜の形成方法としては例えばスパッタリング法を用いた。そして上記導電膜をゲート電極１０５に形成した。このゲート電極１０５は、一般的なフォトリソグラフィー技術およびエッチング技術によりパターニングして形成した。次いで、ゲート電極１０５上を被覆するようにゲート絶縁膜１０６を形成した。ゲート絶縁膜１０６は、例えばプラズマＣＶＤ法によって、酸化珪素（ＳｉＯ2）層、または酸化珪素（ＳｉＯ2）層と窒化珪素（ＳｉＮx）層との積層体で形成した。さらに連続的に非晶質シリコン層(厚さ３０ｎｍ〜１００ｎｍ)を形成した。
【００３４】
この非晶質シリコン層に波長３０８ｎｍのＸｅＣlエキシマレーザパルスを照射し熔融再結晶化し結晶シリコン層（ポリシリコン層）を作製した。このポリシリコン層を用いて、チャネル形成領域となるポリシリコン層１０７を形成し、その両側にｎ-型ドープ領域からなるポリシリコン層１０８、ｎ+型ドープ領域からなるポリシリコン層１０９を形成した。このように、アクティブ領域は高いオン電流と低いオフ電流を両立するためのＬＤＤ（Lightly Doped Drain）構造とした。またポリシリコン層１０７上にはｎ-型のリンイオン打込み時にチャネルを保護するためのストッパー層１１０を形成した。このストッパー層１１０は、例えば酸化珪素（ＳｉＯ2）層で形成した。
【００３５】
さらに、プラズマＣＶＤ法によって、酸化珪素（ＳｉＯ2）層、または酸化珪素（ＳｉＯ2）層と窒化珪素（ＳｉＮx）層との積層体からなるパッシベーション膜１１１を形成した。このパッシベーション膜１１１上に、各ポリシリコン層１０９に接続するソース電極１１２およびドレイン電極１１３を形成した。各ソース電極１１２およびドレイン電極１１３は例えばアルミニウム、アルミニウム合金、高融点金属等の導電性材料で形成した。
【００３６】
各ソース電極１１２およびドレイン電極１１３形成した後、カラーフィルター１１４を形成した。カラーフィルター１１４は、カラーレジストを全面に塗布した後、リソグラフィー技術でパターニングを行って形成した。カラーフィルター１１４には、ソース電極１１２と後に形成する液晶駆動用電極が接続されるようにコンタクトホール１１４Ｃを形成した。このカラーフィルターの形成工程を３回行って、ＲＧＢの３色（赤、緑、青）を形成した。次に、平坦化を行うために保護膜１１５を形成した。保護膜１１５は例えばポリメチルメタクリル酸樹脂系の樹脂により形成した。また保護膜１１５には、ソース電極１１２と液晶駆動用電極とが接続されるようにコンタクトホール１１５Ｃを形成した。その後、ソース電極１１２に接続する画素電極１１６を形成した。この画素電極１１６は、例えば、透明電極で形成される。透明電極としては、例えばインジウムスズオキサイド（ＩＴＯ）により形成され、その形成方法としてはスパッタリング法が用いられる。
【００３７】
以上の工程により、支持基板１０１に支持された素子形成基板１０４上に薄膜デバイス層１１８が形成された薄膜デバイス１００（以下、アクティブ基板という）を作製することができた。また、今回は、ボトムゲート型ポリシリコンＴＦＴを作製したが、トップゲート型ポリシリコンＴＦＴやアモルファスＴＦＴでも同じように実施できる。
【００３８】
次に、対向基板の製造例を、図７の概略構成断面図によって説明する。
【００３９】
図７に示すように、対向基板として、支持基板１２１と素子形成基板１２２を貼り合わせたものを使用した。そして上記素子形成基板１２２に共通電極１２３を形成した。この共通電極１２３は、一例として、スパッタ法によってインジウムスズオキサイド（ＩＴＯ）を堆積して形成した。なお、上記支持基板１２１の素子形成基板１２２を貼り合わせる面には、図示されているように、前記支持基板１０１と同様な凹部１２４を形成することができる。このようにして、支持基板１２１に支持された対抗基板１２０を形成することができた。
【００４０】
次に、図示はしないが、上記対向基板１２０とアクティブ基板１００とに配向膜（例えばポリイミド膜）を塗布し、ラビング処理を行う配向処理を行った。
【００４１】
次に、図８に示すように、アクティブ基板１００にはシール剤（図示せず）を塗布し、対向基板１２０には多数のスペーサー１３１を散布した。
【００４２】
その後、真空中でアクティブ基板１００に液晶１３０を滴下し、対向基板１２０と重ね合わせた。加圧しながら紫外線を照射してシール剤を硬化させた。
【００４３】
次に、図９に示すように、アクティブ基板１００〔前記図８参照〕を支持する支持基板１０１をパネルの大きさに、例えば図示した切断線（図面中の破線）にそって切断した。切断方法は、スクライブブレイク法を用いた。スクライブブレイク法は、ダイヤモンドなどで、ガラス表面に傷をつけた後に衝撃を加えて切断する方法であり、最初につけた傷が板厚方向に伸びてガラスを分断するため、２枚貼り合わせたガラスの場合、傷をつけた方のガラスしか割れない。今回の場合は、支持基板１０１のみ割ることができる。支持基板１０１を切断した場合、一つのパネル内に真空吸着用の凹部がなく、なおかつパネル領域１０３は表面が荒れているため、分子間力は働かない。そのため、支持基板１０１を切断すれば、すぐに支持基板１０１は素子形成基板１０４〔前記図８参照〕から剥離することができる。この結果、図１０に示すように、素子形成基板１０４上に薄膜デバイス層１１８を形成したアクティブ基板（薄膜デバイス）１００が残される。
【００４４】
上記支持基板１０１を分離するのと同様に、対向基板側の支持基板１２１も剥離した。この結果、図１１に示すように、素子形成基板１２２上に共通電極１２３を形成した対向基板１２０が残される。
【００４５】
その後、図１２に示すように、液晶１３０をアクティブ基板１００と対向基板１２０とで挟持した基板をパネルの大きさに切断し、さらに偏光板等の光学フィルム１２５を貼り付け、液晶表示装置１を完成させた。
【００４６】
本実施例で作製した液晶デバイスでは、剛性のある基板上に薄膜を形成するため、既存の装置と既存のプロセスを使用することができ、なおかつフッ酸を使用せずに、ガラスを薄くすることが可能である。
【００４７】
上記薄膜デバイスの製造方法は、支持基板１０１と素子形成基板１０４とは、分子間力のみ、または分子間力と真空吸着力の両方により接合されており、薄膜デバイス層１１８を形成した後に支持基板１０１と素子形成基板１０４とが分離されるため、予め、素子形成基板１０４を薄く形成しておくことができるので、薄い基板上に薄膜デバイス層１１８を形成した薄膜デバイス１００を製造できるという利点がある。また、薄膜デバイス１００を形成する際には、既存の装置と既存のプロセスを使用することができ、なおかつ、大量の薬液を使わずに薄膜デバイス層１１８を形成した後に基板を薄くすることができる。
【実施例２】
【００４８】
本発明の薄膜デバイスの製造方法および薄膜デバイスおよびエレクトロルミネッセンス表示装置に係る一実施例を、図１３〜図１７の製造工程図によって説明する。この実施例では、アクティブマトリックス基板を作製しアクティブマトリックス型有機エレクトロルミネッセンス（以下、エレクトロルミネッセンスをＥＬと略記する）ディスプレイを作製した。
【００４９】
図１３に示すように、支持基板２０１を用意する。この支持基板２０１には、一例として、厚さ０．６７ｍｍのガラス基板を用いる。次いで、支持基板２０１上に、例えばエッチング技術によって複数の凹部２０２を形成する加工を行った。一つの凹部２０２の加工形状は、一例として、幅が０．１ｍｍ〜５ｍｍ、深さが５μｍ〜１００μｍ程度が好ましい。凹部２０２の幅が余り広いと、凹部２０２近辺での支持基板２０１の反りが大きくなってしまい、狭いと吸着力が落ちるため、上記数値範囲とした。また凹部２０２の深さがあまり深いと、凹部２０２近辺での支持基板２０１の反りが大きくなってしまい、浅いと吸着力が落ちるため、上記数値範囲とした。本実施例では、凹部２０２は、直径１ｍｍの円形状とし、深さは約５０μｍとした。この形状の凹部２０２を約５ｍｍ間隔で、平面から見た図１４（１）に示すように、例えばパネル形成領域２０３の周囲領域に形成した。また、必要な接着強度に応じて、例えば図１４（２）に示すように、パネル形成領域２０３を除く領域に、凹部２０２を形成する領域を増やしてもよい。この場合の密度は、凹部２０２に加工した面積が５０％以下となることが望ましい。それ以上に凹部２０２を形成すると、支持基板２０１の反りが激しくなり、好ましくない。上記凹部２０２の加工方法は、フォトリソグラフィーを行った後に、希フッ酸（ＨＦ濃度０．０１％〜６％程度）によりエッチング加工することによる。なお、凹部２０２を形成する加工は、機械的に加工してもよく、またレーザー加工によって行ってもよい。
【００５０】
次に、上記図１５に示すように、支持基板２０１の凹部２０２が形成されている側の面に素子形成基板２０４を貼り合わせる。この素子形成基板２０４は、例えば厚さが０．０３ｍｍのガラス基板を用いる。そして、真空中で支持基板２０１と素子形成基板２０４とを重ね合わせた。そしてシリコンラバーにより１ｋｇ／ｃｍ2の圧力で加圧しながら基板同士を吸着させた後、大気中に戻した。上記基板同士の貼り合わせでは、素子形成基板２０４を支持基板２０１の凹部２０２が加工されている面に貼り合わせた。今回は、厚さが０．０３ｍｍのガラス基板を用いたが、素子形成基板２０４として用いるガラス基板の厚さは、０．０１ｍｍ〜０．４ｍｍ程度が望ましい。また、既存の装置を使用することを考えると、支持基板２０１と合わせて、既存の装置で、搬送および加工ができる厚さが望ましい。
【００５１】
以上の工程により、支持基板２０１と素子形成基板２０４とが貼り合わされた合計の厚さが０．７ｍｍの基板２００が完成した。
【００５２】
次に、上記支持基板２０１と素子形成基板２０４とが貼り合わされた基板の素子形成基板２０４上に薄膜デバイス層を形成する方法を、図１６によって説明する。
【００５３】
図１６に示すように、上記素子形成基板２０４上に、一般的な低温ポリシリコン技術、例えば「２００３  ＦＰＤテクノロジー大全」（電子ジャーナル２００３年３月２５日発行、ｐ．１６６−１８３およびｐ．１９８−２０１）、「'９９最新液晶プロセス技術」（プレスジャーナル１９９８年発行、ｐ．５３−５９）、「フラットパネル・ディスプレイ１９９９」（日経ＢＰ社、１９９８年発行、ｐ．１３２−１３９）等に記載されているような低温ポリシリコンボトムゲート型薄膜トランジスタ（以下薄膜トランジスタをＴＦＴと記す）プロセスでＴＦＴを含む薄膜デバイス層を形成した。薄膜デバイス層の形成方法の一例を以下に説明する。
【００５４】
まず、素子形成基板２０４上にゲート電極２０５を形成するための導電膜を形成した。この導電膜には例えば厚さが１００ｎｍのモリブデン（Ｍｏ）膜を用いた。モリブデン膜の形成方法としては例えばスパッタリング法を用いた。そして上記導電膜をゲート電極２０５に形成した。このゲート電極２０５は、一般的なフォトリソグラフィー技術およびエッチング技術によりパターニングして形成した。次いで、ゲート電極２０５上を被覆するようにゲート絶縁膜２０６を形成した。ゲート絶縁膜２０６は、例えばプラズマＣＶＤ法によって、酸化珪素（ＳｉＯ2）層、または酸化珪素（ＳｉＯ2）層と窒化珪素（ＳｉＮx）層との積層体で形成した。さらに連続的に非晶質シリコン層(厚さ３０ｎｍ〜１００ｎｍ)を形成した。
【００５５】
この非晶質シリコン層に波長３０８ｎｍのＸｅＣlエキシマレーザパルスを照射し熔融再結晶化し結晶シリコン層（ポリシリコン層）を作製した。このポリシリコン層を用いて、チャネル形成領域となるポリシリコン層２０７を形成し、その両側にｎ-型ドープ領域からなるポリシリコン層２０８、ｎ+型ドープ領域からなるポリシリコン層２０９を形成した。このように、アクティブ領域は高いオン電流と低いオフ電流を両立するためのＬＤＤ（Lightly Doped Drain）構造とした。またポリシリコン層２０７上にはｎ-型のリンイオン打込み時にチャネルを保護するためのストッパー層２１０を形成した。このストッパー層２１０は、例えば酸化珪素（ＳｉＯ2）層で形成した。
【００５６】
さらに、プラズマＣＶＤ法によって、酸化珪素（ＳｉＯ2）層、または酸化珪素（ＳｉＯ2）層と窒化珪素（ＳｉＮx）層との積層体からなるパッシベーション膜２１１を形成した。このパッシベーション膜２１１上に、各ポリシリコン層２０９に接続するソース電極２１２およびドレイン電極２１３を形成した。各ソース電極２１２およびドレイン電極２１３は例えばアルミニウム、アルミニウム合金、高融点金属等の導電性材料で形成した。
【００５７】
このようにして、低温ポリシリコンボトムゲート型薄膜トランジスタ（ＴＦＴ）プロセスで薄膜トランジスタ（ＴＦＴ）を形成した。
【００５８】
次に、例えばスピンコート法によって、ソース電極２１２、ドレイン電極２１３等を覆うように、パッシベーション膜２１１上に保護絶縁層２１４を例えばメタクリル酸メチル樹脂系樹脂で形成した後、一般的なフォトリソグラフィー技術およびエッチング技術により、ソース電極２１２と後に形成する有機ＥＬ素子のアノード電極とを接続できるように、その部分の保護絶縁層２１４を取り除いた。
【００５９】
次に、保護絶縁層２１４上に、有機ＥＬ素子を形成した。有機ＥＬ素子は、アノード電極２１５と有機層とカソード電極２１８とで構成されている。アノード電極２１５は、例えばスパッタリング法でクロム（Ｃｒ）を堆積して形成し、各ＴＦＴのソース電極２１２に接続され、個別に電流を流せるようになっている。
【００６０】
有機層は、有機正孔輸送層２１６と有機発光層２１７を積層させた構造とした。有機正孔輸送層２１６としては、例えば銅フタロシアニンを蒸着により３０ｎｍの厚さに形成した。有機発光層２１７は、緑色として、Ａｌｑ３[tris(8-quinolinolato)aluminium(III)]を５０ｎｍの厚さに、青色として、バソクプロイン（Bathocuproine：2,9-dimethyl-4,7-diphenyl-1,10phenanthroline）を１４ｎｍの厚さに、赤色としてＢＳＢ−ＢＣＮ[2,5-bis{4-(N-methoxyphenyl-N-phenylamino)styryl}benzene-1,4-dicarbonitrile]を３０ｎｍの厚さにそれぞれ蒸着した。
【００６１】
カソード電極２１８としては、酸化インジウム錫（Ｉｎ2 Ｏ3 ＋ＳｎＯ2 ：ＩＴＯ）を使用した。
【００６２】
今回は、有機ＥＬ素子として、上記構造を用いたが、電極に、電子輸送層、正孔輸送層、電子注入層、正孔注入層、電子阻止層、正孔阻止層、発光層を組み合わせた公知の構造を用いてもよい。
【００６３】
さらに、カソード電極２１８を覆う形で、パッシベーション膜２１９を形成した。今回、パッシベーション膜２１９は、スパッタリング法により窒化シリコン（ＳｉＮx）膜を例えば２００ｎｍの厚さに形成した。このパッシベーション膜２１９は、その他、ＣＶＤ法、蒸着法などで形成してもよい。
【００６４】
以上の工程により、支持基板２０１に支持された素子形成基板２０４上に薄膜デバイス層２２０が形成された薄膜デバイス２００（以下、アクティブ基板という）を作製することができた。また、今回は、ボトムゲート型ポリシリコンＴＦＴを作製したが、トップゲート型ポリシリコンＴＦＴやアモルファスＴＦＴでも同じように実施できる。
【００６５】
次に、薄膜デバイス層２２０に保護フィルム（図示せず）を貼り付けた。この保護フィルムには例えば０．１ｍｍの厚さのポリカーボネートフィルムを用い、接着剤を用いて貼り付けた。
【００６６】
次に、図１７に示すように、アクティブ基板２００〔前記図１６参照〕を支持する支持基板２０１をパネルの大きさ、すなわちパネル形成領域２０３が確保される大きさに、例えば図示した切断線（図面中の破線）にそって切断した。切断には、ダイサーを用いた。パネルの大きさに切断した際に、支持基板２０１と素子形成基板２０４〔前記図１６参照〕とは、真空吸着による接合部分はないが、分子間力により接合されている。そのため、支持基板２０１と素子形成基板２０４とを物理的に引っ張り、両者を分離させた。この結果、素子形成基板２０４上に薄膜デバイス層２２０を形成したアクティブ基板（薄膜デバイス）２００〔前記図１６参照〕が残される。
【００６７】
上記実施例で作製したエレクトロルミネッセンス表示装置では、剛性のある支持基板２０１に接合された素子形成基板２０４上に薄膜デバイス層２２０を形成するため、既存の装置と既存のプロセスを使用することができ、なおかつフッ酸によるガラスエッチングを使用せずに、ガラスからなる基板を薄くすることが可能である。
【００６８】
上記薄膜デバイスの製造方法は、支持基板２０１と素子形成基板２０４とは、分子間力のみ、または分子間力と真空吸着力の両方により接合されており、薄膜デバイス層２２０を形成した後に支持基板２０１と素子形成基板２０４とが分離されるため、予め、素子形成基板２０４を薄く形成しておくことができるので、薄い基板上に薄膜デバイス層２２０を形成した薄膜デバイス２００を製造できるという利点がある。また、薄膜デバイス２００を形成する際には、既存の装置と既存のプロセスを使用することができ、なおかつ、大量の薬液を使わずに薄膜デバイス層２２０を形成した後に基板を薄くすることができる。
【産業上の利用可能性】
【００６９】
本発明の薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置は、薄いガラス基板を使用した液晶表示装置、有機エレクトロルミネッセンス表示装置等の表示装置に適用するのに好適である。
【図面の簡単な説明】
【００７０】
【図１】本発明の薄膜デバイスの製造方法および薄膜デバイスの実施の形態を示す概略構成図である。
【図２】支持基板の素子形成基板側に形成される凹部を示す概略構成断面図である。
【図３】本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を示す製造工程図である。
【図４】本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を示す製造工程図である。
【図５】本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を示す製造工程図である。
【図６】本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を示す製造工程図である。
【図７】本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を示す製造工程図である。
【図８】本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を示す製造工程図である。
【図９】本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を示す製造工程図である。
【図１０】本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を示す製造工程図である。
【図１１】本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を示す製造工程図である。
【図１２】本発明の薄膜デバイスの製造方法および薄膜デバイスおよび液晶表示装置に係る一実施例を示す製造工程図である。
【図１３】本発明の薄膜デバイスの製造方法および薄膜デバイスおよびエレクトロルミネッセンス表示装置に係る一実施例を示す製造工程図である。
【図１４】本発明の薄膜デバイスの製造方法および薄膜デバイスおよびエレクトロルミネッセンス表示装置に係る一実施例を示す製造工程図である。
【図１５】本発明の薄膜デバイスの製造方法および薄膜デバイスおよびエレクトロルミネッセンス表示装置に係る一実施例を示す製造工程図である。
【図１６】本発明の薄膜デバイスの製造方法および薄膜デバイスおよびエレクトロルミネッセンス表示装置に係る一実施例を示す製造工程図である。
【図１７】本発明の薄膜デバイスの製造方法および薄膜デバイスおよびエレクトロルミネッセンス表示装置に係る一実施例を示す製造工程図である。
【符号の説明】
【００７１】
１０…薄膜デバイス、１１…支持基板、１２…素子形成基板、１３…薄膜デバイス層
【図１】
2005209756.tif 000003
【図２】
2005209756.tif 000004
【図３】
2005209756.tif 000005
【図４】
2005209756.tif 000006
【図５】
2005209756.tif 000007
【図６】
2005209756.tif 000008
【図７】
2005209756.tif 000009
【図８】
2005209756.tif 000010
【図９】
2005209756.tif 000011
【図１０】
2005209756.tif 000012
【図１１】
2005209756.tif 000013
【図１２】
2005209756.tif 000014
【図１３】
2005209756.tif 000015
【図１４】
2005209756.tif 000016
【図１５】
2005209756.tif 000017
【図１６】
2005209756.tif 000018
【図１７】
2005209756.tif 000019