(57)【要約】【課題】ＨＢＴの通電寿命を延ばすことのできる技術を提供する。【解決手段】半絶縁性基板の主面に平行な面の形状が丸型形状であるベース電極１０を配置し、その周りに半絶縁性基板の主面に平行な面の形状がＣ字形状であるエミッタ電極１２を配置し、エミッタ電極１２のほぼ全面を覆うエミッタコンタクトホール１３を形成して、エミッタ電極１２で発生した熱をエミッタコンタクトホール１３を通して第２層配線（エミッタ引き出し配線）Ｍ２ｅに放散させることにより、エミッタ電極１２の熱分布の均一性を上げる。【選択図】図１
2005101134.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成されたコレクタ層と、前記コレクタ層上に形成されたベース層と、前記ベース層上に形成されたエミッタ層と、前記エミッタ層上に形成されたエミッタ電極と、前記エミッタ電極とコンタクトホールを介して電気的に接続された配線とを備えたバイポーラトランジスタを有する半導体装置であって、
前記コンタクトホールおよび前記エミッタ電極の前記基板の主面に平行な面の形状が、Ｃ字形状であることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、前記ベース層上に形成されたベース電極をさらに備え、前記ベース電極の前記基板の主面に平行な面の形状が、丸型形状であることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置であって、前記ベース電極の周りに前記エミッタ層が配置されていることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置であって、前記エミッタ電極の２つの端部を結んだ直線が、前記ベース電極の直径分以下だけ前記ベース電極からはみ出すことを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置であって、前記ベース電極の直径分は４μｍ程度であることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置であって、前記コンタクトホールの中心線の長さが前記エミッタ電極の中心線の長さの８０％以上であることを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置であって、前記エミッタ層の前記基板の主面に平行な面の形状が、Ｃ字形状であることを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置であって、前記エミッタ電極はＷＳｉからなり、前記配線はＡｕ系材料からなることを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置であって、前記バイポーラトランジスタは電力増幅器に使用されることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置であって、前記電力増幅器は携帯電話に用いることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置であって、前記携帯電話はＧＳＭ方式であることを特徴とする半導体装置。
【請求項１２】
基板上にコレクタ層を形成する工程と、前記コレクタ層上にベース層を形成する工程と、前記ベース層上にエミッタ層を形成する工程と、前記エミッタ層上にエミッタ電極を形成する工程と、前記エミッタ電極とコンタクトホールを介して配線を電気的に接続する工程とを有する半導体装置の製造方法であって、
前記コンタクトホールおよび前記エミッタ電極の前記基板の主面に平行な面の形状をＣ字形状とすることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法であって、前記ベース層上にベース電極を形成する工程をさらに有し、前記ベース電極の前記基板の主面に平行な面の形状を丸型形状とすることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２記載の半導体装置の製造方法であって、前記コンタクトホールの中心線の長さを前記エミッタ電極の中心線の長さの８０％以上とすることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２記載の半導体装置の製造方法であって、前記エミッタ層の前記基板の主面に平行な面の形状をＣ字形状とすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、高出力増幅器に用いられるバイポーラトランジスタを有する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
バイポーラトランジスタの性能を向上させるため、種々の検討がなされている。例えば、電流増幅率を大きくするためＨＢＴ（ヘテロ接合バイポーラトランジスタ：Hetero−junction Bipolar Transistor）技術が検討されている。ＨＢＴとは、エミッタ・ベース接合のエミッタ禁制帯幅をベースより大きくしたヘテロ接合（異種接合）構造のバイポーラトランジスタであり、例えばＳｉＧｅ（シリコンゲルマニウム）とＳｉ（シリコン）またはＧａＡｓ（ガリウムヒ素）とＩｎＧａＰ（インジウムガリウムリン）もしくはＡｌＧａＡｓ（アルミニウムガリウムヒ素）のような異種の半導体の接合をベースとエミッタとの接合に用いている。
【０００３】
このＨＢＴは、高出力増幅器に用いられる高出力デバイスとして単一電源動作が可能であり、また高効率で動作するなどの特長を有することから、主に携帯電話向けに開発、製品化されている。
【０００４】
例えば、特許文献１には、エミッタ電極、コレクタ電極、ベース電極をそれぞれ直線状または環状に形成し、ベース層を厚み方向に横切るトレンチ孔を備えることにより、ＨＢＴの高周波特性を向上させる技術が開示されている。
【特許文献１】特開２００２−２１７４０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記特許文献１においては、ＨＢＴの各々の電極に電気的に接続される引き出し配線、および電極と引き出し配線とを介するコンタクトホールの具体的な構成については、何ら開示されていない。
【０００６】
本発明者らは、ベース電極を丸型形状、エミッタ電極を環状としたＨＢＴを検討している。図２１に、本発明者らが検討したＨＢＴの要部平面図を示す。図中、５１はＨＢＴ、５２はベース電極、５３はエミッタ電極、５４はコレクタ電極、５５は第１層配線（点線で示す）、５６は第２層配線、５７はエミッタコンタクトホールである。このＨＢＴ５１は、ベース電極５２を丸型形状としてその面積を極小にし、加えてエミッタ電極５３を環状としてベース・コレクタ接合面積のエミッタ面積に対する比を極小にすることにより、ベース・コレクタ間のフィードバック容量が極小となって、高利得、高効率を実現することができる。
【０００７】
しかしながら、環状のエミッタ電極５３を備えるＨＢＴ５１では、ベース電極５２を第１層配線５５からなる引き出し配線に接続し、エミッタ電極５３を第２層配線５６からなる引き出し配線に接続しているため、エミッタ電極５３の直上に位置する第１層配線５５が障害となって、エミッタ電極５３の全面にエミッタコンタクトホール５７を設けることができない。その結果、エミッタ電極５３の下層のコレクタ層で発生した熱は、エミッタ電極５３に繋がる引き出し配線（第２層配線５６）を通じて放散され難くなっている。このため、ＨＢＴ５１に通電した時、エミッタ電極５３の温度が局所的（特に、相対的に太い一点破線で囲んだ領域）に上昇し、特性劣化が加速されて、通電試験時のＨＢＴ５１の寿命が短縮するという問題が生ずる。特に、ＨＢＴ５１の製造過程に、エミッタ電極５３をマスクとしたエッチング工程がある場合、一般にマスクとして有効なＷＳｉ（タングステンシリサイド）がエミッタ電極５３に用いられるが、ＷＳｉの熱伝導率が比較的低いことから、ＷＳｉからなるエミッタ電極５３の局所的な温度上昇は深刻な問題となる。
【０００８】
さらに、環状のエミッタ電極を備えるＨＢＴを使用すると、通電寿命の短縮により、増幅器の信頼性を確保出来ないという問題も生ずる。これは、特に、大電流密度で動作させる必要のあるＧＳＭ（Global System for Mobile Communications）用途のパワー段用ＨＢＴの信頼性に関して特に問題となる。
【０００９】
上記問題を回避するためには、（１）セルピッチを拡大して熱抵抗を低減する、（２）基板厚さを薄くして、熱を基板下へ逃がすことにより熱抵抗を低減する、などの方法が考えられるが、いずれもチップサイズの拡大や製造コストの増大を招くという弊害が生ずる。
【００１０】
本発明の目的は、ＨＢＴの通電寿命を延ばすことのできる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明による半導体装置は、基板と、基板上に形成されたコレクタ層と、コレクタ層上に形成されたベース層と、ベース層上に形成されたエミッタ層と、エミッタ層上に形成されたエミッタ電極と、エミッタ電極とエミッタコンタクトホールを介して電気的に接続された配線とを備えたバイポーラトランジスタを有し、エミッタコンタクトホールおよびエミッタ電極の基板の主面に平行な面の形状をＣ字形状とするものである。
【００１４】
本発明による半導体装置の製造方法は、基板上にコレクタ層を形成する工程と、コレクタ層上にベース層を形成する工程と、ベース層上にエミッタ層を形成する工程と、エミッタ層上にエミッタ電極を形成する工程と、エミッタ電極とエミッタコンタクトホールを介して配線を電気的に接続する工程とを有し、エミッタコンタクトホールおよびエミッタ電極の基板の主面に平行な面の形状をＣ字形状とするものである。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１６】
エミッタコンタクトホールを通してエミッタ電極のほぼ全面で発生した熱をエミッタ引き出し配線に放散させることができるので、エミッタ電極の熱分布の均一性が上がり、ＨＢＴの通電寿命を延ばすことができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
以下、本実施の形態である半導体装置（ＨＢＴ）について図１および図２を用いて説明する。図１は、本実施の形態である半導体装置を示す基板の要部平面図、図２は、図１のＡ−Ａ′線における基板の要部断面図である。
【００１９】
ＨＢＴ１は、半絶縁性基板２、サブコレクタ層３、コレクタ層４、ベース層５、エミッタ層６、およびエミッタコンタクト層７などから構成される。
【００２０】
ＧａＡｓからなる半絶縁性基板２の表面には、ｎ+型ＧａＡｓからなるサブコレクタ層３が全面に形成され、その上にｎ―型ＧａＡｓからなるコレクタ層４が積層されている。コレクタ層４が積層されていないサブコレクタ層３の表面には、ＡｕＧｅ（金ゲルマニウム）系の材料からなるコレクタ電極８が配置されている。コレクタ電極８は、コレクタコンタクトホール９を介して第１層配線（コレクタ引き出し配線）Ｍ１ｃに電気的に接続されており、第１層配線（コレクタ引き出し配線）Ｍ１ｃにより外部に引き出される。
【００２１】
コレクタ層４の表面には、ｐ+型ＧａＡｓからなるベース層５が積層されている。ベース層５のほぼ中心部の表面には、Ｐｔ（白金）系金属の積層膜からなる丸型形状のベース電極１０が配置されている。ベース電極１０を丸型形状とすることにより、ベース・コレクタ接合面積（Ｓｂｃ）が極小となり、ベース・コレクタ接合面積のエミッタ面積（Ｓｅ）に対する比（Ｓｂｃ／Ｓｅ）を極小にすることができる。ベース電極１０は、ベースコンタクトホール１１を介して第１層配線（ベース引き出し配線）Ｍ１ｂに電気的に接続されており、第１層配線（ベース引き出し配線）Ｍ１ｂにより外部に引き出される。第１層配線Ｍ１ｂ，Ｍ１ｃは、Ａｕ（金）系の材料からなる。
【００２２】
ベース電極１０が形成されていないベース層５の表面には、ベース電極１０の周りを囲むように、ｎ型ＩｎＧａＰからなるエミッタ層６、ｎ+型ＩｎxＧａ1-xＡｓ（ｘ＝０〜０.５）からなるエミッタコンタクト層７およびＷＳｉからなるエミッタ電極１２が積層されている。
【００２３】
エミッタコンタクト層７およびエミッタ電極１２は、半絶縁性基板２の主面に平行な面の形状が、環状の領域の一部を切り欠いた形状（以下、Ｃ字形状と言う）をなしており、すなわちベース電極１０を外部に引き出す第１層配線（ベース引き出し配線）Ｍ１ｂの直下とその近傍が切り取られたＣ字形状をなしている。エミッタ電極１２は、エミッタコンタクトホール１３を介して第２層配線（エミッタ引き出し配線）Ｍ２ｅに電気的に接続されており、第２層配線（エミッタ引き出し配線）Ｍ２ｅにより外部に引き出される。第２層配線（エミッタ引き出し配線）Ｍ２ｅは、Ａｕ系の材料からなる。
【００２４】
このように、エミッタ電極１２をＣ字形状とし、第１層配線（ベース引き出し配線）Ｍ１ｂの直下にエミッタ電極１２を設けないことにより、エミッタ電極１２の形状に沿ったＣ字形状のエミッタコンタクトホール１３をエミッタ電極１２の全面に設けることが可能となる。
【００２５】
エミッタ電極１２直下のコレクタ層４で発生した熱は、エミッタ電極１２、エミッタコンタクトホール１３を通して第２層配線（エミッタ引き出し配線）Ｍ２ｅに放散される。従って、エミッタ電極１２の局所的な温度上昇を抑えて、熱分布の均一性を上げるためには、エミッタコンタクトホール１３をエミッタ電極１２の全面に設けることが好ましい。しかし、エミッタ電極１２が環状の場合には、レイアウトルールの制限から、エミッタコンタクトホール１３をエミッタ電極１２の全面に設けることはできない。すなわち、ベース電極１０を第１層配線（ベース引き出し配線）Ｍ１ｂに接続し、エミッタ電極１２を第２層配線（エミッタ引き出し配線）Ｍ２ｅに接続しているため、エミッタ電極１２の直上に位置する第１層配線（ベース引き出し配線）Ｍ１ｂが障害となって、エミッタ電極１２の全面にエミッタコンタクトホール１３を設けることができない。
【００２６】
そこで、エミッタ電極１２をＣ字形状とし、製造プロセスのレイアウトルールの制限内で、エミッタ電極１２の全面をできる限り覆うようにエミッタコンタクトホール１３は配置される。例えばエミッタコンタクトホール１３の中心線の長さがエミッタ電極１２の中心線の長さの８０％以上、例えば９１％程度となるように、エミッタコンタクトホール１３を設けてもよい。レイアウトルールが、例えば１.２５μｍの場合、エミッタコンタクトホール１３の幅を２μｍとし、エミッタ電極１２の１.２５μｍ内側にエミッタ電極１２の形状に沿ってエミッタコンタクトホール１３を配置することができる。なお上記２μｍの幅と１.２５μｍの余裕は、使用する製造プロセスの実力によって変わることは言うまでもない。
【００２７】
また、エミッタ電極１２をＣ字形状とすることにより、ベース・コレクタ接合面積を低減することができる。しかし、ベース電極１０の外周とエミッタ電極１２の２つの端部とのずれの長さ（図１中、Ｌで示す）は、ベース・コレクタ接合面積のエミッタ面積に対する比を極小にするために、極端に長くしないのが望ましい。エミッタ電極１２の２つの端部を結んだ直線がベース電極１０の外周とほぼ一致する、あるいはベース電極１０の直径分（典型的には４μｍ程度）だけベース電極１０の外周からはみ出す程度とすることが望ましい。なおここでは、エミッタ電極１２の２つの端部の長さを同じとしたが、一方の端部を他方の端部よりも長くしてもよい。
【００２８】
図３は、半導体装置（ＨＢＴ）の温度分布の数値シミュレーション結果を示す図である。図３（ａ）は、本実施の形態であるＣ字形状のエミッタ電極を有するＨＢＴの温度分布であり、図３（ｂ）は、環状のエミッタ電極を有するＨＢＴの温度分布である。ここでは両者ともに、発熱量を１Ｗとしてシミュレーションを行った結果を示す。図中、１０はベース電極、１２はエミッタ電極、１３はエミッタコンタクトホールである。
【００２９】
図３に示すように、Ｃ字形状のエミッタ電極を有するＨＢＴでは、環状のエミッタ電極を有するＨＢＴの温度分布に見られる局所的な温度の上昇箇所は無く、温度分布がより均一化していることがわかる。環状のエミッタ電極を有するＨＢＴの温度分布に見られる局所的な温度上昇は、エミッタ電極にＷＳｉなどの比較的熱伝導度の低い材料を用いた時に著しく現れる。従って、本実施の形態であるＷＳｉからなるエミッタ電極を有するＨＢＴにおいて、温度の均一性改善の効果は顕著である。
【００３０】
このように、本実施の形態によれば、エミッタ電極１２の半絶縁性基板２の主面に平行な面の形状をＣ字形状とし、エミッタ電極１２のほぼ全面を覆うエミッタコンタクトホール１３を形成することにより、エミッタ電極１２で発生した熱をエミッタコンタクトホール１３を通して第２層配線（エミッタ引き出し配線）Ｍ２ｅに放散しやすくできるので、エミッタ電極１２の熱分布の均一性が上がり、ＨＢＴ１の通電寿命を延ばすことができる。これにより、ＨＢＴで構成される電力増幅器の信頼性を確保することができ、携帯電話に用いられる電力増幅器、特に、大電流密度で動作させる必要のあるＧＳＭ方式の携帯電話に用いられる電力増幅器の信頼性を向上させることができる。
【００３１】
また、ベース電極１０を丸型形状とし、その周りに配置されるＣ字形状のエミッタ電極１２の２つの端部を結んだ直線を、ベース電極１０の直径分以下だけベース電極１０からはみ出す程度として、ベース・コレクタ接合面積のエミッタ面積に対する比を極小とすることにより、ベース・コレクタ間のフィードバック容量が極小となり、ＨＢＴ１の高利得、高効率を実現することができる。
【００３２】
次に、本実施の形態である半導体装置（ＨＢＴ）の製造方法を図４〜図１９を用いて工程順に説明する。ここでは、１つのＨＢＴおよび１つの裏面ビア電極の製造方法を例示するが、後述（図２０参照）するように、半導体装置には、複数のＨＢＴによって構成されるブロックが存在する。
【００３３】
図４は、製造工程における基板の要部平面図、図５は、製造工程における基板の要部断面図である。まず、厚さ６００μｍ程度の半絶縁性ＧａＡｓ基板（以下、半絶縁性基板という）２上に、有機金属気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により、サブコレクタ層（ｎ+型ＧａＡｓ）３を７００ｎｍ程度成長させる。続いて、その上部に７００ｎｍ程度のコレクタ層（ｎ-型ＧａＡｓ）４および１００ｎｍ程度のベース層（ｐ+型ＧａＡｓ）５を順次ＭＯＣＶＤ法で形成する。
【００３４】
次いで、３５ｎｍ程度のエミッタ層（ｎ型ＩｎＧａＰ）６をＭＯＣＶＤ法で堆積し、さらにその上部にエミッタコンタクト層（ｎ+型ＩｎＧａＡｓ）７を４００ｎｍ程度形成する。このエミッタコンタクト層（ｎ+型ＩｎＧａＡｓ）７は、エミッタ電極１２とのオーミックコンタクトを図るために用いられる。このように、ベース層（ｐ+型ＧａＡｓ）５とエミッタ層（ｎ型ＩｎＧａＰ）６とに異種の半導体（ヘテロ接合）を用いる。
【００３５】
次いで、導電性膜として、例えばＷＳｉ膜をスパッタ法を用いて３００ｎｍ程度堆積する。続いて、フォトリソグラフィおよびドライエッチング技術を用いてＷＳｉ膜を加工し、エミッタ電極１２および裏面ビア電極１２ｖを形成する。エミッタ電極１２は、前述したように、半絶縁性基板２の主面に平行な面が、環状の領域の一部を切り欠いたＣ字形状をなしている。
【００３６】
次に、図６（続く製造工程における図５と同じ箇所の要部断面図）に示すように、エミッタ電極１２および裏面ビア電極１２ｖをマスクに、エミッタコンタクト層（ｎ+型ＩｎＧａＡｓ）７をウエットエッチングし、エミッタ層（ｎ-型ＩｎＧａ）６を露出させる。エミッタコンタクト層（ｎ+型ＩｎＧａＡｓ）７は、エミッタ電極１２の形状に沿ったＣ字形状となる。なおこの際、エミッタ層（ｎ型ＩｎＧａＰ）６をエッチングし、ベース層（ｐ+型ＧａＡｓ）５を露出させてもよい。ベース層（ｐ+型ＧａＡｓ）５を露出させた場合、エミッタ層６はエミッタ電極１２の形状に沿ったＣ字形状となる。
【００３７】
次に、図７（続く製造工程における図４と同じ箇所の要部平面図）および図８（続く製造工程における図５と同じ箇所の要部断面図）に示すように、下層からＰｔ、Ｔｉ（チタン）、Ｍｏ（モリブデン）、ＴｉおよびＡｕの積層膜よりなるベース電極１０を形成する。ベース電極１０は、前述したように、半絶縁性基板２の主面に平行な面が丸型形状をなしている。ベース電極１０は、例えばリフトオフ法により形成され、その厚さは３００ｎｍ程度である。その後、熱処理（アロイ処理）を施すことにより、ベース電極１０の下層のＰｔとエミッタ層（ｎ型ＩｎＧａＰ）６およびベース層（ｐ+型ＧａＡｓ）５を反応させる。この反応部によりベース電極１０とベース層（ｐ+型ＧａＡｓ）５とをオーミック接続することができる。
【００３８】
次いで、フォトリソグラフィおよびウエットエッチング技術を用いて、エミッタ層（ｎ型ＩｎＧａＰ）６およびベース層（ｐ+型ＧａＡｓ）５をエッチングし、ベースメサ５ａを形成する。図８中のＢＭＡは、ベースメサ５ａの形成領域を示す。エッチング液として、例えばリン酸と過酸化水素との混合水溶液を用いる。このエッチングによりエミッタ層（ｎ型ＩｎＧａＰ）６およびベースメサ５ａがトランジスタ毎に分離する。さらにベースメサ５ａを形成する際、裏面ビア電極１２ｖの周囲のエミッタ層（ｎ型ＩｎＧａＰ）６およびベース層（ｐ+型ＧａＡｓ）５もエッチング除去し、その下層のコレクタ層（ｎ-型ＧａＡｓ）４も３００ｎｍ程度エッチングする。
【００３９】
ベースメサ５ａの形成領域（ＢＭＡ）は、そのほぼ中心部（ベース電極１０）以外の領域は、エミッタ層（ｎ型ＩｎＧａＰ）６とベース層（ｐ+型ＧａＡｓ）５とのｐｎ接合部となる。またベースメサ５ａの形成領域（ＢＭＡ）のほぼ中心部にベース電極１０が配置され、ベースメサ５ａ上であって、ベース電極１０の周りにＣ字形状のエミッタ電極１２（エミッタコンタクト層７）が配置される。
【００４０】
次に、図９（続く製造工程における図４と同じ箇所の要部平面図）および図１０（続く製造工程における図５と同じ箇所の要部断面図）に示すように、半絶縁性基板２上に絶縁膜（例えば酸化シリコン膜）１４ａを１００ｎｍ程度堆積する。この絶縁膜１４ａは、ベース電極１０を保護するために形成するが、省略することも可能である。続いて、選択的に絶縁膜１４ａおよびコレクタ層（ｎ-型ＧａＡｓ）４をエッチングすることによりサブコレクタ層（ｎ+型ＧａＡｓ）３の一部を露出させる。
【００４１】
次に、図１１（続く製造工程における図５と同じ箇所の要部断面図）に示すように、半絶縁性基板２の全面にレジスト膜Ｒを形成し、フォトリソグラフィ工程においてレジスト膜Ｒの一部を除去することにより、サブコレクタ層（ｎ+型ＧａＡｓ）３の一部を露出させる。
【００４２】
次に、図１２（続く製造工程における図４と同じ箇所の要部平面図）および図１３（続く製造工程における図５と同じ箇所の要部断面図）に示すように、半絶縁性基板２の全面に下層からＡｕＧｅ、Ｎｉ（ニッケル）およびＡｕを順次形成し、レジスト膜Ｒの上部および露出したサブコレクタ層（ｎ+型ＧａＡｓ）３上に、積層膜８ａを形成する。
【００４３】
次に、図１４（続く製造工程における図５と同じ箇所の要部断面図）に示すように、剥離液（エッチング液）によってレジスト膜Ｒを除去する。このようにレジスト膜Ｒが除去されると、その上部の積層膜８ａも剥離され、サブコレクタ層（ｎ+型ＧａＡｓ）３上の一部にのみ積層膜が残存し、コレクタ電極８となる。
【００４４】
次いで、絶縁膜１４ａを除去し、コレクタ電極８の外側のコレクタ層（ｎ-型ＧａＡｓ）４およびサブコレクタ層（ｎ+型ＧａＡｓ）３をエッチングし、各トランジスタを電気的に分離する。この際、裏面ビア電極１２ｖの周囲のコレクタ層（ｎ-型ＧａＡｓ）４およびサブコレクタ層（ｎ+型ＧａＡｓ）３も除去する。
【００４５】
なお、コレクタ電極８の外側のサブコレクタ層（ｎ+型ＧａＡｓ）３に不純物を打ち込むことにより、サブコレクタ層を電気的に不活性化し、トランジスタ間の分離を行ってもよい（イオン注入素子間分離）。
【００４６】
次に、図１５（続く製造工程における図４と同じ箇所の要部平面図）および図１６（続く製造工程における図５と同じ箇所の要部断面図）に示すように、半絶縁性基板２上に絶縁膜（例えば酸化シリコン膜）１４ｂをＣＶＤ法で堆積する。なお絶縁膜１４ａを残存させたまま、分離のためのコレクタ層（ｎ-型ＧａＡｓ）４およびサブコレクタ層（ｎ+型ＧａＡｓ）３のエッチングを行い、絶縁膜１４ａ上に絶縁膜１４ｂを形成してもよい。
【００４７】
次いで、ベース電極１０およびコレクタ電極８上の絶縁膜１４ｂを除去し、ベースコンタクトホール１１およびコレクタコンタクトホール９をそれぞれ形成する。続いて、ベースコンタクトホール１１およびコレクタコンタクトホール９内を含む絶縁膜１４ｂ上に導電性膜として、例えばＭｏ、ＡｕおよびＭｏの積層膜（以下、「Ｍｏ／Ａｕ／Ｍｏ膜」という）を堆積する。続いて、Ｍｏ／Ａｕ／Ｍｏ膜をエッチングすることにより第１層配線（ベース引き出し配線）Ｍ１ｂおよび第１層配線（コレクタ引き出し配線）Ｍ１ｃを形成する。またこの際、裏面ビア電極１２ｖ上に第１層配線Ｍ１ｖを形成する。
【００４８】
次に、図１７（続く製造工程における図４と同じ箇所の要部平面図）および図１８（続く製造工程における図５と同じ箇所の要部断面図）に示すように、第１層配線Ｍ１ｂ，Ｍ１ｃ，Ｍ１ｖ上に絶縁膜（例えば酸化シリコン膜）１４ｃをＣＶＤ法で堆積する。続いて、エミッタ電極１２上の絶縁膜１４ｂ，１４ｃを除去し、エミッタコンタクトホール１３を形成する。エミッタコンタクトホール１３は、前述したように（前記図１参照）、エミッタ電極１２の形状に沿ったＣ字形状をなし、その中心線の長さがエミッタ電極１２の中心線の長さの８０％以上となるように形成されている。
【００４９】
次いで、エミッタコンタクトホール１３内を含む絶縁膜１４ｃ上に導電性膜として、例えばＭｏ／Ａｕ／Ｍｏ膜を堆積し、Ｍｏ／Ａｕ／Ｍｏ膜をエッチングすることにより第２層配線（エミッタ引き出し配線）Ｍ２ｅを形成する。またこの際、第１層配線Ｍ１ｖ上に第２層配線Ｍ２ｖを形成する。
【００５０】
次に、図１９（続く製造工程における図５と同じ箇所の要部断面図）に示すように、第２層配線Ｍ２ｅ，Ｍ２ｖ上に絶縁膜（例えば酸化シリコン膜）１４ｄを堆積する。続いて、必要に応じて抵抗素子や容量素子等を半絶縁性基板２上の図示しない領域に形成し、半絶縁性基板２の表面を保護膜で覆う。
【００５１】
次いで、上記保護膜側（素子形成面）を下側とし、半絶縁性基板２の裏面を研磨することによりその厚さを７０〜１００μｍ程度とする。続いて、図示しないレジスト膜をマスクにして、第１層配線Ｍ１ｖ上の半絶縁性基板２、サブコレクタ層（ｎ+型ＧａＡｓ）３、コレクタ層（ｎ-型ＧａＡｓ）４、ベース層（ｐ+型ＧａＡｓ）５、エミッタ層（ｎ型ＩｎＧａＰ）６およびエミッタコンタクト層（ｎ+型ＩｎＧａＡｓ）７をエッチングすることによりビアホールＶＨを形成する。このエッチングは、例えばドライエッチング法を用いて行われ、その後、ドライエッチング時に生成した堆積物をウエット処理により除去する。このウエット処理には、例えばアンモニアと過酸化水素の混合液を用いる。
【００５２】
また、この際、第１層配線Ｍ１ｖをエッチングストッパとし、裏面ビア電極１２ｖもエッチングする。また第１層配線Ｍ１ｖの下層に位置するＭｏもエッチングする。従って、ビアホールＶＨの周囲には、裏面ビア電極１２ｖおよびＭｏが環状に位置し、ビアホールＶＨの横に裏面ビア電極１２ｖとＭｏの積層膜が残存する。
【００５３】
次いで、ビアホールＶＨ内を含む半絶縁性基板２の裏面上に金属膜としてＡｕを、例えばメッキ法により形成し、裏面電極１５を形成する。この裏面電極１５は、第１層配線Ｍ１ｖを構成するＡｕの部分と接触するため接触抵抗が低減される。またＡｕ自身は低抵抗材料のため、裏面電極１５との接続用の配線に用いて好適である。この他、Ａｕ／Ｍｏ／ＷＳｉやＡｕ／Ｐｔ／Ｔｉ等を配線として用いてもよい。以上により、本実施の形態である半導体装置（ＨＢＴ）が略完成する。
【００５４】
図２０は、本実施の形態であるパワー段用ＨＢＴの一例を示す基板の要部平面図である。
【００５５】
このパワー段用ＨＢＴ２１は、前記図１および図２に示したＨＢＴ１を基本ＨＢＴ２２として複数個並列に配置している。ここでは、基本ＨＢＴ２２の数を１６個としたが、これ以上の数の基本ＨＢＴ２２でレイアウトをしたパワー段用ＨＢＴも可能である。一般には３０〜１００個程度の基本ＨＢＴ２２によってパワー段用ＨＢＴは構成される。
【００５６】
基本ＨＢＴ２２を配置した各列に１つずつビアホール２３を配置して、基本ＨＢＴ２２のエミッタ電極を第２層配線からなるエミッタ取り纏め配線２４を通じてビアホール２３に接続する。また基本ＨＢＴ２２のコレクタ電極は第１層配線からなるコレクタ取り纏め配線２５を通じてコレクタ出力端子パッド２６に接続され、基本ＨＢＴ２２のベース電極は第１層配線からなるベース取り纏め配線２７を通じてベース入力端子パッド２８に接続される。
【００５７】
このように、基本ＨＢＴとして本実施の形態であるＣ字形状のエミッタ電極を有するＨＢＴを配置することにより、効率や利得の改善を行いながら、パワー段用ＨＢＴの通電字の信頼性を確保することができる。
【００５８】
なお、本実施の形態では、ＨＢＴ１の層構成としてエミッタ層６にＩｎＧａＰ材、ベース層５にＧａＡｓ材を用いたＩｎＧａＰ／ＧａＡｓヘテロ接合ＨＢＴに適用した場合について説明したが、ＡｌＧａＡｓ／ＧａＡｓヘテロ接合ＨＢＴ、Ｓｉ／ＳｉＧｅヘテロ接合ＨＢＴ、ＩｎＰ／ＩｎＧａＡｓヘテロ接合ＨＢＴなどの他のＨＢＴにも適用することができる。
【００５９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６０】
例えば前記実施の形態においては、ｎｐｎ型のバイポーラトランジスタについて説明したが、ｐｎｐ型のバイポーラトランジスタにも本発明を適用可能である。また、ＨＢＴに限らずＳｉを用いたバイポーラトランジスタにも適用することができる。
【産業上の利用可能性】
【００６１】
本発明の半導体装置（ＨＢＴ）およびその製造方法は、高出力増幅器に適用することができ、その適用の効果がより現れる製品として、携帯電話用の高周波高出力増幅器を挙げることができる。
【図面の簡単な説明】
【００６２】
【図１】本発明の一実施の形態である半導体装置（ＨＢＴ）を示す基板の要部平面図である。
【図２】図１のＡ−Ａ′線における基板の要部断面図である。
【図３】ＨＢＴの温度分布の数値シミュレーション結果を示す図である。
【図４】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部平面図である。
【図５】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部断面図である。
【図６】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部断面図である。
【図７】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部平面図である。
【図８】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部断面図である。
【図９】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部平面図である。
【図１０】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部断面図である。
【図１１】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部断面図である。
【図１２】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部平面図である。
【図１３】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部断面図である。
【図１４】本発明の一実施の形態である半導体装置８ＨＢＴ）の製造方法を工程順に示す基板の要部断面図である。
【図１５】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部平面図である。
【図１６】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部断面図である。
【図１７】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部平面図である。
【図１８】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部断面図である。
【図１９】本発明の一実施の形態である半導体装置（ＨＢＴ）の製造方法を工程順に示す基板の要部断面図である。
【図２０】本発明の一実施の形態であるパワー段用ＨＢＴの一例を示す基板の要部平面図である。
【図２１】本発明者らが検討した半導体装置（ＨＢＴ）を示す基板の要部平面図である。
【符号の説明】
【００６３】
１  ＨＢＴ
２  半絶縁性基板
３  サブコレクタ層
４  コレクタ層
５  ベース層
５ａ  ベースメサ
６  エミッタ層
７  エミッタコンタクト層
８  コレクタ電極
８ａ  積層膜
９  コレクタコンタクトホール
１０  ベース電極
１１  ベースコンタクトホール
１２  エミッタ電極
１２ｖ  裏面ビア電極
１３  エミッタコンタクトホール
１４ａ  絶縁膜
１４ｂ  絶縁膜
１４ｃ  絶縁膜
１４ｄ  絶縁膜
１５  裏面電極
２１  パワー段用ＨＢＴ
２２  基本ＨＢＴ
２３  ビアホール
２４  エミッタ取り纏め配線
２５  コレクタ取り纏め配線
２６  コレクタ出力端子パッド
２７  ベース取り纏め配線
２８  ベース入力端子パッド
５１  ＨＢＴ
５２  ベース電極
５３  エミッタ電極
５４  コレクタ電極
５５  第１層配線
５６  第２層配線
５７  エミッタコンタクトホール
Ｍ１ｂ  第１層配線（ベース引き出し配線）
Ｍ１ｃ  第１層配線（コレクタ引き出し配線）
Ｍ１ｖ  第１層配線
Ｍ２ｅ  第２層配線（エミッタ引き出し配線）
Ｍ２ｖ  第２層配線
ＢＭＡ  ベースメサ形成領域
Ｒ  レジスト膜
ＶＨ  ビアホール
【図１】
2005101134.tif 000003
【図２】
2005101134.tif 000004
【図３】
2005101134.tif 000005
【図４】
2005101134.tif 000006
【図５】
2005101134.tif 000007
【図６】
2005101134.tif 000008
【図７】
2005101134.tif 000009
【図８】
2005101134.tif 000010
【図９】
2005101134.tif 000011
【図１０】
2005101134.tif 000012
【図１１】
2005101134.tif 000013
【図１２】
2005101134.tif 000014
【図１３】
2005101134.tif 000015
【図１４】
2005101134.tif 000016
【図１５】
2005101134.tif 000017
【図１６】
2005101134.tif 000018
【図１７】
2005101134.tif 000019
【図１８】
2005101134.tif 000020
【図１９】
2005101134.tif 000021
【図２０】
2005101134.tif 000022
【図２１】
2005101134.tif 000023