(57)【要約】  【課題】  複数のバス間におけるデータ転送を行なうコンピュータシステムを様々なシステムに適用することが可能な汎用性の高い電子回路及びそのような電子回路を備えたコンピュータシステムの提供を目的とする。  【解決手段】  ＭＰＵに接続されるシステムバスＩ／Ｆ２１１、ローカルバスＩ／Ｆ２１４等の各インタフェイスと、ＭＰＵが出力するアドレス信号をデコードしてデバイス選択信号（／ＩＯ＿ＣＳ０〜／ＩＯ＿ＣＳ７）を生成するアドレスデコーダ２１６と、アドレスデコーダ２１６にバス接続されたレジスタ２１７とを備え、レジスタ２１７には、デバイス選択信号のそれぞれに対して、そのデバイス選択信号に対応するデバイスがいずれのバスに接続されているか、すなわち、いずれのインタフェイスに接続されているかの情報が記憶されている。【選択図】        図２
2005078599.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサが接続された一つのバスを含む複数のバスと、該複数のバスのいずれかに接続されており、前記プロセッサが出力する選択信号により選択的にアクセスされる複数のデバイスと、各バス間におけるデータ転送を制御するバス間制御部とを備えるコンピュータシステムであって、
前記選択信号により選択されたデバイスが、前記複数のバスの内のいずれのバスに接続されているかを示すデバイス情報を記憶する記憶手段を備え、
前記バス間制御部は、前記記憶手段に記憶されているデバイス情報に基づいて、前記プロセッサが接続されているバスと前記選択信号により選択されたデバイスが接続されているバスとの間のデータ転送の制御を行なうべくなしてあることを特徴とするコンピュータシステム。
【請求項２】
前記バス間制御部は、内部バスと、該内部バスを介して前記複数のバスのそれぞれを接続する複数のインタフェイスとを備え、
前記プロセッサが接続されているバスに接続するインタフェイスは、前記記憶手段に記憶されているデバイス情報に基づいて、前記選択信号により選択されたデバイスが接続されているバスに接続するインタフェイスに前記内部バスのバス占有権を付与する手段を有していることを特徴とする請求項１に記載のコンピュータシステム。
【請求項３】
前記記憶手段が記憶するデバイス情報は外部から書き換え可能であることを特徴とする請求項１又は請求項２に記載のコンピュータシステム。
【請求項４】
内部バスと、該内部バスを介して接続される複数のインタフェイスと、外部から入力されるアドレス信号をデコードしてデバイス選択信号を生成するアドレスデコーダとを備え、各バス間におけるデータ転送を制御すべくなしてあるコンピュータシステムの電子回路であって、
前記アドレスデコーダが生成したデバイス選択信号に基づいて、いずれのインタフェイスに前記内部バスを占有させるかを指定する情報を記憶する記憶部を備えることを特徴とするコンピュータシステムの電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンピュータシステム及びその電子回路に関し、より具体的には、複数のバス間におけるデータ転送を行なうコンピュータシステムを様々なシステムに適用することが可能な汎用性の高いコンピュータシステム及びその電子回路に関する。
【背景技術】
【０００２】
コンピュータシステムは、プロセッサ（ＭＰＵ）を中心として種々のデバイス、具体的にはデバイスが構成されているチップをバスで接続して構成されている。
【０００３】
プロセッサと複数のデバイスとが１本のバスに接続されているコンピュータシステムでは、プロセッサから直接デバイス選択信号を出力し、又はプロセッサからのアドレスをデコードしてデバイス選択信号を生成し、アクセスすべきデバイスを指定してデータ転送を行なうことができる（例えば、特許文献１参照。）。
【０００４】
しかし、近年のコンピュータシステムは高機能化及び高速化の要求により、一般に複数のバスを有しており、単にデバイス選択信号によりアクセスすべきデバイスを指定したとしても、そのデバイスがいずれのバスに接続されているかによって、バスの結合を制御しなければ、プロセッサと指定したデバイスとの間でデータ転送を行なうことができなくなる。
【０００５】
そこで、その内の一つがプロセッサに接続された複数のバスを接続したＡＳＩＣ（ゲートアレイ）をコンピュータシステム内に設け、このゲートアレイがバスの結合を制御することにより、複数のバスを有するコンピュータシステムであってもアクセスすべきデバイスを指定してデータ転送を行なうコンピュータシステムが提案されている。
【特許文献１】特開平５−２５７８１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述した従来のコンピュータシステムはデバイスとバスとの関係が予め固定されているために汎用性が低く、システム毎にＡＳＩＣ（ゲートアレイ）を設計及び製作しなければならず、工数及びコスト面での負担が大きいという問題があった。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、複数のバス間におけるデータ転送を行なうコンピュータシステムを様々なシステムに適用することが可能な汎用性の高い電子回路及びそのような電子回路を備えたコンピュータシステムの提供を目的とする。
【課題を解決するための手段】
【０００８】
第１発明に係るコンピュータシステムは、プロセッサが接続された一つのバスを含む複数のバスと、該複数のバスのいずれかに接続されており、前記プロセッサが出力する選択信号により選択的にアクセスされる複数のデバイスと、各バス間におけるデータ転送を制御するバス間制御部とを備えるコンピュータシステムであって、前記選択信号により選択されたデバイスが、前記複数のバスの内のいずれのバスに接続されているかを示すデバイス情報を記憶する記憶手段を備え、前記バス間制御部は、前記記憶手段に記憶されているデバイス情報に基づいて、前記プロセッサが接続されているバスと前記選択信号により選択されたデバイスが接続されているバスとの間のデータ転送の制御を行なうべくなしてあることを特徴とする。
【０００９】
このような第１発明に係るコンピュータシステムでは、プロセッサが出力する選択信号により選択されたデバイスが複数のバスの内のいずれのバスに接続されているかを示すデバイス情報が記憶手段に記憶されており、その記憶手段に記憶されているデバイス情報に基づいて、プロセッサが接続されているバスと選択信号により選択されたデバイスが接続されているバスとの間でデータを転送させる。
【００１０】
第２発明に係るコンピュータシステムは、第１発明に係るコンピュータシステムにおいて、前記バス間制御部は、内部バスと、該内部バスを介して前記複数のバスのそれぞれを接続する複数のインタフェイスとを備え、前記プロセッサが接続されているバスに接続するインタフェイスは、前記記憶手段に記憶されているデバイス情報に基づいて、前記選択信号により選択されたデバイスが接続されているバスに接続するインタフェイスに前記内部バスのバス占有権を付与する手段を有していることを特徴とする。
【００１１】
このような第２発明に係るコンピュータシステムでは、プロセッサが接続されているバスに接続するインタフェイスが、記憶手段に記憶されているデバイス情報に基づいて、選択信号により選択されたデバイスが接続されているバスに接続するインタフェイスとの間でデータ転送するように内部バスのバス占有権を与えられる。
【００１２】
第３発明に係るコンピュータシステムは、第１発明又は第２発明に係るコンピュータシステムにおいて、前記記憶手段が記憶するデバイス情報は外部から書き換え可能であることを特徴とする。
【００１３】
このような第３発明に係るコンピュータシステムでは、記憶手段は情報の書き換えが可能であり、記憶手段に記憶すべきデバイス情報を外部から与えられる情報に書き換えさせる。
【００１４】
第４発明に係るコンピュータシステムの電子回路は、内部バスと、該内部バスを介して接続される複数のインタフェイスと、外部から入力されるアドレス信号をデコードしてデバイス選択信号を生成するアドレスデコーダとを備え、各バス間におけるデータ転送を制御すべくなしてあるコンピュータシステムの電子回路であって、前記アドレスデコーダが生成したデバイス選択信号に基づいて、いずれのインタフェイスに前記内部バスを占有させるかを指定する情報を記憶する記憶部を備えることを特徴とする。
【００１５】
このような第４発明に係るコンピュータシステムの電子回路では、アドレスデコーダが外部から入力されたアドレス信号をデコードして生成したデバイス選択信号に基づいて、複数のインタフェイスの内のいずれのインタフェイスに内部バスを占有させるかを指定する情報を記憶部に記憶させる。
【発明の効果】
【００１６】
本発明に係るコンピュータシステムによれば、プロセッサが出力する選択信号により選択されたデバイスが、複数のバスの内のいずれのバスに接続されているかを示すデバイス情報を外部から記憶手段に記憶させるように構成されているため、この記憶手段に記憶させるデバイス情報を適宜変更することにより、複数のバス間におけるデータ転送を行なうコンピュータシステムを様々なシステムに適用することができる。よって、システム毎にバス間制御部を設計及び製作する必要はなくなり、工数及びコスト面での負担が軽減できる。
【００１７】
また本発明に係るコンピュータシステムの電子回路によれば、アドレスデコーダが生成したデバイス選択信号に基づいて、いずれのインタフェイスに内部バスを占有させるかの情報を外部から記憶部に記憶させるように構成されているため、この記憶部に記憶させる情報を適宜外部から変更することにより、複数のバス間におけるデータ転送を様々なシステムに適用することができる。よって、システム毎に電子回路を設計及び製作する必要はなくなり、工数及びコスト面での負担が軽減できる等、優れた効果を奏する。
【発明を実施するための最良の形態】
【００１８】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。図１は、本発明のコンピュータシステムの一実施の形態としての複合機の内部構成例を示すブロック図である。
【００１９】
本発明のコンピュータシステムとしての複合機は、原稿画像の読み取り、そのコピー出力（プリントアウト）及びファクシミリ通信による送信、ファクシミリ通信により受信したデータのプリントアウト等の機能を有しており、ＭＰＵ１１がＲＯＭ（読出専用メモリ）１２に格納されているコンピュータプログラムに従って前述のような種々の機能を実現する。
【００２０】
なお、図１に示す本発明のコンピュータシステムとしての複合機の内部構成は、制御中枢であるＭＰＵ１１が直接接続するシステムバス２０と、ＭＰＵ１１が直接には接続していないローカルバス３０及びパネルバス５０との複数のバスを有し、各バス２０，３０，５０間を本発明の電子回路であるバス間制御部として機能するゲートアレイ２１で接続して各バス間のデータ転送を切り換えるようにしている。
【００２１】
ＭＰＵ１１は、システムバス２０を介して前述のＲＯＭ１２，各種情報保持メモリとして使用されるＳＲＡＭ１４に接続されている。またＭＰＵ１１はシステムバス２０を介してゲートアレイ２１とも接続されている。
【００２２】
ゲートアレイ２１には画像メモリとして使用されるＳＤＲＡＭ２２が接続されている他、前述のシステムバス２０，パネルバス５０，及びローカルバス３０が接続されている。
【００２３】
システムバス２０にはモデム２３，ＮＣＵ２４及び読取用画像処理回路３６等が、パネルバス５０には操作パネル５１が、ローカルバス３０にはプリント用画像処理回路３１，プリント用のメモリコントローラ３３，プリント用コーデック３４，読取用のメモリコントローラ３８，読取用コーデック３９等が接続されている。
【００２４】
操作パネル５１は、本発明のコンピュータシステムである複合機を操作するために必要な文字キー、テンキー、短縮ダイヤルキー、ワンタッチダイヤルキー、各種のファンクションキー、及びＬＣＤ等の表示装置を備えている。
【００２５】
ローカルバス３０に接続されているプリント用画像処理回路３１にはプリンタエンジン３２及び前述のメモリコントローラ３３が接続されている。メモリコントローラ３３はローカルバス３０と直接接続している他、プリント用のワークエリアとして使用されるＳＤＲＡＭ３５とも接続されている。
【００２６】
プリンタエンジン３２は図示しないプリント部（プリンタ）に備えられている。符号化されている画像データはローカルバス３０からプリント用コーデック３４へ送られてプリントデータにデコーディング（復号）され、その後にメモリコントローラ３３経由でプリント用画像処理回路３１からプリンタエンジン３２へ与えられる。
【００２７】
システムバス２０に接続されている読取用画像処理回路３６にはＣＣＤ３７及び前述のメモリコントローラ３８が接続されている。メモリコントローラ３８はローカルバス３０と直接接続している他、読取用のワークエリアとして使用されるＳＤＲＡＭ４０とも接続されている。
【００２８】
ＣＣＤ３７は図示しない読取部（スキャナ）に備えられている。ＣＣＤ３７が原稿を読み取った信号は読取用画像処理回路３６で処理されてたとえば白黒２値の画像データに変換される。この変換後の画像データはメモリコントローラ３８から読取用コーデック３９へ送られてコーディング（符号化）され、その後にローカルバス３０へ出力される。
【００２９】
モデム２３及びＮＣＵ２４はシステムバス２０を介してゲートアレイ２１に接続されているが、それぞれも相互に接続されている。モデム２３はファクシミリ通信が可能なファクシミリモデムで構成されている。ＮＣＵ２４は、公衆電話交換網（ＰＳＴＮ）とのアナログ回線の閉結及び開放の動作を行なうハードウェアであり、必要に応じてモデム３２を公衆電話交換網に接続し、他のファクシミリ装置との間のファクシミリ通信を制御する。
【００３０】
以上のような構成の本発明のコンピュータシステムである複合機の代表的な動作は以下の通りである。
【００３１】
公衆電話交換網経由で他のファクシミリ装置からファクシミリ通信によりＮＣＵ２４経由でモデム２３が受信したファクシミリ画像データは、システムバス２０へ出力され、ゲートアレイ２１を経由してＳＤＲＡＭ２２に記憶される。また、読取部のＣＣＤ３７で読み取られて読取用画像処理回路３６で変換された画像データは、メモリコントローラ３８から読取用コーデック３９に与えられて符号化された後にローカルバス３０へ出力され、ゲートアレイ２１経由でＳＤＲＡＭ２２に記憶される。
【００３２】
ＳＤＲＡＭ２２に記憶されているファクシミリ画像データをファクシミリ送信する場合、ファクシミリ画像データは、ゲートアレイ２１経由でシステムバス２０へ出力され、モデム２３，ＮＣＵ２４経由で公衆電話交換網へファクシミリ送信される。また、ＳＤＲＡＭ２２に記憶されているファクシミリ画像データをプリントアウトする場合、ファクシミリ画像データは、ゲートアレイ２１経由でローカルバス３０へ出力され、プリント用コーデック３４で復号されてプリント用画像処理回路３１からプリンタエンジン３２へ出力されてプリントアウトされる。
【００３３】
以上のようなＳＤＲＡＭ２２に対するデータの入出力は、ゲートアレイ２１のＤＭＡコントローラによるＤＭＡ転送により、ＭＰＵ１１を介在せずに行われる。
【００３４】
一方、ＭＰＵ１１は、各バスに接続された各デバイスに対して、ゲートアレイ２１経由でリード／ライトのアクセスが可能になっている。上記アクセスは、ＭＰＵ１１及びゲートアレイ２１から入出力される制御信号により制御されるが、以下にそれぞれの制御信号について説明する。なお、信号名の先頭に「／」が付加されている信号はローアクティブ（ローレベルである場合に有意）であることを意味している。
【００３５】
ＭＰＵ１１からゲートアレイ２１へは、／ＭＰＵ＿ＣＳ（ＭＰＵデバイス選択信号），／ＭＰＵ＿ＲＤ（ＭＰＵ読出信号），／ＭＰＵ＿ＷＲ（ＭＰＵ書込信号）の各信号が与えられる。／ＭＰＵ＿ＣＳはデータ転送をすべきデバイスを指定する上位のデバイス選択信号、／ＭＰＵ＿ＲＤはアクセスの対象が読み出しであることを識別する信号、／ＭＰＵ＿ＷＲはアクセスの対象が書き込みであることを識別する信号である。
【００３６】
ゲートアレイ２１から操作パネル５１へは／ＩＯ＿ＣＳ０（第０デバイス選択信号）が、ゲートアレイ２１からモデム２３へは／ＩＯ＿ＣＳ１（第１デバイス選択信号）が、ゲートアレイ２１からプリント用画像処理回路３１へは／ＩＯ＿ＣＳ２（第２デバイス選択信号）が、ゲートアレイ２１からメモリコントローラ３３へは／ＩＯ＿ＣＳ３（第３デバイス選択信号）が、ゲートアレイ２１からプリント用コーデック３４へは／ＩＯ＿ＣＳ４（第４デバイス選択信号）が、ゲートアレイ２１からメモリコントローラ３８へは／ＩＯ＿ＣＳ５（第５デバイス選択信号）が、ゲートアレイ２１から読取用コーデック３９へは／ＩＯ＿ＣＳ６（第６デバイス選択信号）が、ゲートアレイ２１から読取用画像処理回路３６へは／ＩＯ＿ＣＳ７（第７デバイス選択信号）が、それぞれ与えられる。また、ゲートアレイ２１から各デバイスへは、／ＩＯ＿ＷＲ（ＩＯ書込信号），／ＩＯ＿ＲＤ（ＩＯ読出信号）も与えられる。
【００３７】
従って、ゲートアレイ２１はＭＰＵ１１から与えられる／ＭＰＵ＿ＣＳ信号及びデバイスを選択するためのアドレスに応じて、操作パネル５１を選択する／ＩＯ＿ＣＳ０、モデム２３を選択する／ＩＯ＿ＣＳ１、プリント用画像処理回路３１を選択する／ＩＯ＿ＣＳ２、メモリコントローラ３３を選択する／ＩＯ＿ＣＳ３、プリント用コーデック３４を選択する／ＩＯ＿ＣＳ４、メモリコントローラ３８を選択する／ＩＯ＿ＣＳ５、読取用コーデック３９を選択する／ＩＯ＿ＣＳ６、読取用画像処理回路３６を選択する／ＩＯ＿ＣＳ７のいずれかをアクティブ（ローレベル）にすることによりデータを転送すべきデバイスを選択する。そして、ゲートアレイ２１は、／ＩＯ＿ＲＤ信号又は／ＩＯ＿ＷＲ信号を出力することにより、デバイス選択信号で選択しているデバイスにデータの読み取り又は書き込みを行なわせることにより、前述したような動作を行なうことが可能になる。
【００３８】
次に、本発明の電子回路であるゲートアレイ２１の構成について、その一例を示す図面を参照して説明する。図２は本発明のコンピュータシステムの電子回路であるゲートアレイ構成例を示すブロック図である。
【００３９】
ゲートアレイ２１内には、内部バス２１０に、システムバスＩ／Ｆ２１１，ＳＤＲＡＭＩ／Ｆ２１３，ローカルバスＩ／Ｆ２１４，ＤＭＡＣ（ＤＭＡコントローラ）２１５，アドレスデコーダ２１６等が接続されている。また、アドレスデコーダ２１６にはレジスタ２１７が接続されている。
【００４０】
システムバスＩ／Ｆ２１１は、ゲートアレイ２１のシステムバス２０に対するインタフェイスであり、システムバスＩ／Ｆ２１１へは、ＭＰＵ１１から出力される／ＭＰＵ＿ＣＳ，／ＭＰＵ＿ＷＲ，／ＭＰＵ＿ＲＤの各信号が入力されている。ゲートアレイ２１はシステムバス２０を介してモデム２３，ＮＣＵ２４，読取用画像処理回路３６との間でデータ転送を行なう。またシステムバスＩ／Ｆ２１１は、ゲートアレイ２１のパネルバス５０に対するインタフェイスとしても機能し、ゲートアレイ２１はパネルバス５０を介して操作パネル５１との間でデータ転送を行なう。なお、システムバスＩ／Ｆ２１１はパネルバス５０と図示しないバッファを介して接続されており、バッファのオン／オフによりパネルバス５０との接続を制御する。
【００４１】
ＳＤＲＡＭＩ／Ｆ２１３は、ゲートアレイ２１とＳＤＲＡＭ２２とを接続するためのインタフェイスであり、ゲートアレイ２１はＳＤＲＡＭ２２との間でデータ転送を行なう。
【００４２】
ローカルバスＩ／Ｆ２１４は、ゲートアレイ２１のローカルバス３０に対するインタフェイスであり、ゲートアレイ２１はローカルバス３０を介してプリント用画像処理回路３１，メモリコントローラ３３，プリント用コーデック３４，メモリコントローラ３８，読取用コーデック３９との間でデータ転送を行なう。
【００４３】
アドレスデコーダ２１６はＭＰＵ１１から出力されてシステムバスＩ／Ｆ２１１を経由して内部バス２１０から入力されるデバイス選択のためのアドレス信号及び／ＭＰＵ＿ＣＳをデコードすることにより、前述した／ＩＯ＿ＣＳ０，／ＩＯ＿ＣＳ１，…，／ＩＯ＿ＣＳ７のいずれか一つをアクティブ（ローレベル）にする。
【００４４】
次に、ＭＰＵ１１と、／ＩＯ＿ＣＳ０，／ＩＯ＿ＣＳ１，…，／ＩＯ＿ＣＳ７により指定したデバイスとの間のデータ転送を制御するゲートアレイ２１の動作について説明する。
【００４５】
レジスタ２１７には、／ＩＯ＿ＣＳ０，／ＩＯ＿ＣＳ１，…，／ＩＯ＿ＣＳ７のそれぞれに対して、そのデバイス選択信号に対応するデバイスがいずれのバスに接続されているか、すなわち、いずれのインタフェイスに接続されているかのデバイス情報が関連付けて記憶されている。なお、レジスタ２１７が記憶するデバイス情報は、例えば電源オン時にＭＰＵ１１によってレジスタ２１７に書き込まれる。より具体的には、ＲＯＭ１２に格納されているコンピュータプログラムに、コンピュータシステム（本例では複合機）のデバイスとバスとの構成に応じたデバイス情報を設定するようにしておき、コンピュータプログラムが実行される際に、レジスタ２１７に書き込まれる。
【００４６】
レジスタ２１７には、例えば、／ＩＯ＿ＣＳ０＝”Ｌ”（ローレベル）に対して、操作パネル５１がパネルバス５０に接続されており、パネルバス５０に対するインタフェイスがシステムバスＩ／Ｆ２１１である旨を示すデバイス情報が記憶されている。また、レジスタ２１７には、／ＩＯ＿ＣＳ１＝”Ｌ”、又は／ＩＯ＿ＣＳ７＝”Ｌ”に対して、モデム２３、又は読取用画像処理回路３６がシステムバス２０に接続されており、システムバス２０に対するインタフェイスがシステムバスＩ／Ｆ２１１である旨を示すデバイス情報が記憶されている。更に、レジスタ２１７には、／ＩＯ＿ＣＳ２＝”Ｌ”、／ＩＯ＿ＣＳ３＝”Ｌ”、／ＩＯ＿ＣＳ４＝”Ｌ”、／ＩＯ＿ＣＳ５＝”Ｌ”、又は／ＩＯ＿ＣＳ６＝”Ｌ”に対して、プリント用画像処理回路３１、メモリコントローラ３３、プリント用コーデック３４、メモリコントローラ３８、又は読取用コーデック３９がローカルバス３０に接続されており、ローカルバス３０に対するインタフェイスがローカルバスＩ／Ｆ２１４である旨を示すデバイス情報が記憶されている。
【００４７】
アドレスデコーダ２１６は、ＭＰＵ１１から入力されたアドレス信号及び／ＭＰＵ＿ＣＳをデコードして／ＩＯ＿ＣＳ０，／ＩＯ＿ＣＳ１，…，／ＩＯ＿ＣＳ７を生成して対応するデバイスへ出力する。ただし、前述したように、／ＩＯ＿ＣＳ０，／ＩＯ＿ＣＳ１，…，／ＩＯ＿ＣＳ７のいずれか一つのみ、すなわちアクセスすべきデバイスに対応するデバイス選択信号のみがアクティブになる。
【００４８】
システムバスＩ／Ｆ２１１は、レジスタ２１７に記憶されているデバイス情報に基づいて、／ＢＳ＿ＲＥＱ１をＳＤＲＡＭＩ／Ｆ２１３へ，／ＢＳ＿ＲＥＱ２をローカルバスＩ／Ｆ２１４へ適宜出力する。／ＢＳ＿ＲＥＱ１，／ＢＳ＿ＲＥＱ２は、各インタフェイスに対して内部バス２１０のバス占有権を要求する要求信号であり、／ＢＳ＿ＲＥＱ１，／ＢＳ＿ＲＥＱ２の内のいずれか一つのみがアクティブとなって内部バス２１０のバス占有権を要求する。なお、／ＩＯ＿ＣＳ０，／ＩＯ＿ＣＳ１，…，／ＩＯ＿ＣＳ７の内のアクティブであるデバイス選択信号が／ＩＯ＿ＣＳ０，／ＩＯ＿ＣＳ１，又は／ＩＯ＿ＣＳ７である場合は、内部バス２１０を介してＭＰＵ１１とデータ転送する必要がないので、内部バス２１０のバス占有権を要求する必要はない。
【００４９】
一方、／ＢＳ＿ＲＥＱ１を受け取ったＳＤＲＡＭＩ／Ｆ２１３は／ＢＳ＿ＡＣＫ１を、／ＢＳ＿ＲＥＱ２を受け取ったローカルバスＩ／Ｆ２１４は／ＢＳ＿ＡＣＫ２を、それぞれシステムバスＩ／Ｆ２１１へ出力する。／ＢＳ＿ＡＣＫ１，／ＢＳ＿ＡＣＫ２は、各要求信号に対してバス占有権を承認した旨を示す承認信号であり、承認信号をシステムバスＩ／Ｆ２１１へ出力（返答）することにより、／ＩＯ＿ＣＳ２，／ＩＯ＿ＣＳ３，…，／ＩＯ＿ＣＳ６の内のアクティブとなっているデバイスが接続されているバスと、ＭＰＵ１１が接続されているバスとの間のデータ転送経路を確立する。
【００５０】
そして、アドレスデコーダ２１６は、ＭＰＵ１１から入力された／ＭＰＵ＿ＲＤ，／ＭＰＵ＿ＷＲから／ＩＯ＿ＲＤ，／ＩＯ＿ＷＲをそれぞれ生成して各デバイスへ出力する。／ＩＯ＿ＲＤはアクセスの対象が読み出しであることを識別する信号、／ＩＯ＿ＷＲはアクセスの対象が書き込みであることを識別する信号であり、ＭＰＵ１１とデバイスとの間でデータの転送（読み出し又は書き込み）を行なわせる。なお、／ＩＯ＿ＣＳ０，／ＩＯ＿ＣＳ１，…，／ＩＯ＿ＣＳ７の内のアクティブであるデバイス選択信号が／ＩＯ＿ＣＳ１又は／ＩＯ＿ＣＳ７である場合は、当該デバイスが、ＭＰＵ１１と同一のシステムバス２０に接続されており、データ転送経路を確立する必要はない。つまり、アドレスデコーダ２１６がデバイス選択信号と、／ＩＯ＿ＲＤ又は／ＩＯ＿ＷＲとを当該デバイスへ出力することによりデータ転送を行う。また、アクティブであるデバイス選択信号が／ＩＯ＿ＣＳ０である場合は、前述したバッファをオンさせることにより、ＭＰＵ１１が接続されているシステムバス２０との間のデータ転送経路を確立し、／ＩＯ＿ＲＤ又は／ＩＯ＿ＷＲとを当該デバイスへ出力することによりデータ転送を行う。
【００５１】
以上のように、本発明の意義は、デバイス選択信号に対応するデバイスがいずれのバスに接続されているか、すなわち、いずれのインタフェイスに接続されているかのデバイス情報を記憶するレジスタ２１７をコンピュータシステム（本実施形態では複合機）に追加した点にあり、このようにすることで、レジスタ２１７に記憶するデバイス情報の設定を外部から変更することで、それぞれのシステム構成に対応したバス間のデータ転送を制御することができる。従って、システム毎にゲートアレイを設計及び製作する必要がなくなるため、工数及びコスト面に優れ、且つ汎用性の高いゲートアレイ、及びそのようなゲートアレイを備えたコンピュータシステムを提供できる。
【００５２】
なお、前述の実施の形態では、デバイス選択信号により選択されたデバイスがいずれのバスに接続されているか、すなわち、いずれのインタフェイスに接続されているかのデバイス情報を記憶するレジスタ２１７がゲートアレイ２１に内蔵されている形態について説明したが、ゲートアレイの外部に設けられていてもよく、そのような場合には、ゲートアレイとレジスタとを信号線により接続し、レジスタに記憶されているデバイス情報を取得するようにすればよい。
【００５３】
また、前述の実施の形態では、ＭＰＵ１１が選択可能なデバイスは操作パネル５１，モデム２３，プリント用画像処理回路３１，メモリコントローラ３３，プリント用コーデック３４，メモリコントローラ３８，読取用コーデック３９，及び読取用画像処理回路３６の８個であるが、これはあくまでも一例であり、より多数または少数のデバイスをＭＰＵ１１が選択可能な場合にも、選択可能なデバイスの数に応じてゲートアレイを構成することにより対応可能であることは言うまでもない。
【００５４】
更に、前述の実施の形態では、レジスタ２１７がソフト的に書き換え可能なデバイスであり、デバイス情報が、例えば電源オン時にＲＯＭ１２から読み出されてＭＰＵ１１の制御によりレジスタ２１７に書き込まれる形態について説明したが、レジスタ２１７がヒューズＲＯＭ，ＥＥＰＲＯＭ等のハード的に書き込み可能なデバイスであってもよく、コンピュータシステム（実施形態では複合機）のデバイスとバスとの構成に応じてＲＯＭライタ等によりデバイス情報を書き込むような形態であってもよい。
【００５５】
更にまた、前述の実施の形態では、各信号はローアクティブ（ローレベルである場合に有意）であるが、各信号がハイアクティブ（ハイレベルである場合に有意）であってもよいし、また全ての信号がローアクティブ又はハイアクティブのいずれかに統一されている必要もない。
【図面の簡単な説明】
【００５６】
【図１】本発明のコンピュータシステムの一実施の形態としての複合機の内部構成例を示すブロック図である。
【図２】本発明のコンピュータシステムの電子回路であるゲートアレイ構成例を示すブロック図である。
【符号の説明】
【００５７】
１１  ＭＰＵ
１２  ＲＯＭ
２０  システムバス
２１  ゲートアレイ
２３  モデム
３０  ローカルバス
３１  プリント用画像処理回路
３３  メモリコントローラ
３４  プリント用コーデック
３６  読取用画像処理回路
３８  メモリコントローラ
３９  読取用コーデック
５０  パネルバス
５１  操作パネル
２１１  システムバスＩ／Ｆ
２１４  ローカルバスＩ／Ｆ
２１５  ＤＭＡＣ
２１６  アドレスデコーダ
２１７  レジスタ
【図１】
2005078599.tif 000003
【図２】
2005078599.tif 000004