(57)【要約】【課題】回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を論理設計に反映することができる論理記述データの入手を容易化する。【解決手段】記録媒体（１）は、コンピュータ（２）が読取って論理設計に用いることが可能な回路モジュールの論理記述データを記録してある。前記論理記述データは、回路モジュールを構成する回路ブロックとして基板バイアスコントローラの論理記述、電源スイッチの論理記述、及びそれらに接続される被制御ブロックの論理記述を含む。前記電源スイッチの論理記述はスイッチ動作遅延を意味する第１の遅延時間情報（ｄ１、ｄ２）を含む。前記基板バイアスコントローラの論理記述は基板バイアスによる遅延を意味する第２の遅延時間情報（ｄ３）を含む。【選択図】        図１
2005018187.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータが読取って論理設計に用いることが可能な、回路モジュールの論理記述データを記録した記録媒体であって、
前記論理記述データは、回路モジュールを構成する回路ブロックとして基板バイアスコントローラの論理記述、電源スイッチの論理記述、及びそれらに接続される被制御ブロックの論理記述を含み、
前記電源スイッチの論理記述はスイッチ動作の遅延を意味する第１の遅延時間情報を含み、
前記基板バイアスコントローラの論理記述は基板バイアスによる遅延を意味する第２の遅延時間情報を含むことを特徴とする論理記述データの記録媒体。
【請求項２】
前記第１の遅延時間情報は、論理記述データを読取ったコンピュータが電源スイッチにより電源遮断に至る被制御ブロックの端子を不定値にするまでの遅延時間と、前記コンピュータが電源スイッチにより電源供給に至る被制御ブロックの端子を不定値解除するまでの遅延時間とを規定することを特徴とする請求項１記載の論理記述データの記録媒体。
【請求項３】
前記第２の遅延時間情報は、論理記述データを読取ったコンピュータが基板バイアスコントローラによる基板バイアス印加に至る被制御ブロックの端子を不定値にするまでの遅延時間を規定することを特徴とする請求項１又は２記載の論理記述データの記録媒体。
【請求項４】
前記第２の遅延時間情報は、論理記述データを読取ったコンピュータが基板バイアスコントローラによる基板バイアス状態の被制御ブロックに対して内部信号状態を変化させるときの動作遅延時間を規定することを特徴とする請求項１又は２記載の論理記述データの記録媒体。
【請求項５】
前記被制御ブロックは論理回路とメモリ回路の何れか一方又は双方であることを特徴とする請求項１乃至４の何れか１項記載の論理記述データの記録媒体。
【請求項６】
請求項１乃至５の何れか１項記載の記録媒体から論理記述データを読取る処理と、
読取った論理記述データを用いて半導体デバイスの論理設計を行う処理と、
読取った論理記述データを用いて論理設計された半導体デバイスの論理シミュレーションを行う処理と、を含むことを特徴とする半導体デバイスの開発方法。
【請求項７】
前記論理シミュレーションを行なう処理は、
前記被制御ブロックの電源を遮断するイベントが発生したとき第１の遅延時間情報である前記電源遮断に至るまでの遅延時間を付加して上記電源遮断される被制御ブロックの端子に不定値をセットする処理と、
電源遮断されている被制御ブロックに電源供給を再開するイベントが発生したとき第１の遅延時間情報である前記電源供給再開動作の遅延時間を付加して上記電源遮断解除される被制御ブロックの端子の不定値を解除する処理と、
イベントが発生した被制御ブロックが基板バイアス印加対象であるときは、当該イベントに前記第２の遅延時間を付加し、その被制御ブロックに対してイベントによる入力を無視する選択を行っている場合には、更に、前記被制御ブロックの端子に不定値をセットする処理と、を含むことを特徴とする請求項６記載の半導体デバイスの開発方法。
【請求項８】
前記シミュレーション処理は、被制御ブロックに対してイベントによる入力を無視することと有効とすることを選択可能であることを特徴とする請求項７記載の半導体デバイスの開発方法。
【請求項９】
選択的に電源遮断と基板バイアス制御を受けることが可能な回路ブロックに対し、その論理記述データを用いて論理シミュレーションを行う方法であって、
回路ブロックの電源を遮断するイベントが発生したとき電源遮断動作の遅延時間を付加して上記電源遮断される回路ブロックの端子に不定値をセットし、
電源遮断されている回路ブロックに電源供給を再開するイベントが発生したときその電源供給再開動作の遅延時間を付加して上記電源遮断解除される回路ブロックの端子の不定値を解除し、
イベントが発生した回路ブロックが基板バイアス印加対象であるときは、当該イベントに基板バイアス用遅延時間を付加し、その被制御ブロックに対してイベントによる入力を無視する選択を行っている場合には、更に、前記被制御ブロックの端子に不定値をセットする、ことを特徴とする論理シミュレーション方法。
【請求項１０】
基板バイアス印加状態の被制御ブロックに対してイベントによる入力を無視することと有効とすることを選択可能であることを特徴とする請求項９記載の論理シミュレーション方法。
【請求項１１】
基板バイアス印加状態の被制御ブロックに対してイベントによる入力を有効としているとき、当該被制御ブロックに対する入力イベント発生毎に前記基板バイアス用遅延時間が累積されることを特徴とする請求項９記載の論理シミュレーション方法。
【請求項１２】
電源遮断動作の遅延時間、電源供給再開動作の遅延時間、及び基板バイアス用遅延時間は論理記述データに定義されている情報であることを特徴とする請求項９記載の論理シミュレーション方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、選択的に電源遮断と基板バイアス制御を受けることが可能な回路ブロックを有する回路モジュールの論理記述データ、そのような論理記述データを用いた半導体デバイスの開発方法、論理記述データを用いた論理シミュレーション方法に関し、例えば半導体集積回路の開発に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体デバイスの分野において低消費電力化が重視される今日、半導体デバイスの論理設計段階でも電源系回路を考慮することが得策である。この観点より、回路ブロックの電源スイッチに対するオン／オフ制御に応じて、出力の遅延と、出力の高インピーダンス制御可能なシミュレーション方法が提供されている（特許文献１）。また、同様の観点より、標準セルに論理端子として電源端子を備え、電源端子の機能情報に論理情報又は遅延情報を持たせるようにし、電源供給及び供給停止の制御機能を備えた回路について論理シミュレーションを可能にする技術がある（特許文献２）。
【０００３】
【特許文献１】
特開２００２−２５９４８７号公報（図４）
【特許文献２】
特開２０００−３０５９６１号公報（図３、図４）
【０００４】
【発明が解決しようとする課題】
サブスレッショルドリードによる無駄な電力消費を抑えるのに基板バイアス制御を採用することが可能である。本発明者は論理シミュレーションの段階で動作電源の供給／遮断制御や基板バイアス制御による影響も検証することがシミュレーション結果の信頼性向上に必須であることを見出した。その為には動作電源の供給／遮断制御や基板バイアス制御による影響を論理設計や論理シミュレーションの段階でどのよに取扱って評価可能にすれば良いのかについて鋭意検討を重ね、本発明に至ることができた。
【０００５】
本発明の目的は、回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を論理設計に反映することができる論理記述データの入手を容易化することができる論理記述データの記録媒体を提供することにある。
【０００６】
本発明の別の目的は、回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を考慮した論理検証が可能なシミュレーション方法を提供することにある。
【０００７】
本発明の別の目的は、回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御による低消費電力を指向する半導体デバイスの信頼性向上に資することができる半導体デバイスの開発方法を提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
〔１〕記録媒体（１）は、コンピュータ（２）が読取って論理設計に用いることが可能な回路モジュールの論理記述データを記録してある。前記論理記述データは、回路モジュールを構成する回路ブロックとして基板バイアスコントローラ（ＶＢＢ）の論理記述、電源スイッチ（ＰＳＷ）の論理記述、及びそれらに接続される被制御ブロック（ｂｌｋ２３）の論理記述を含む。前記電源スイッチの論理記述はスイッチ動作の遅延を意味する第１の遅延時間情報（ｄ１、ｄ２）を含む。前記基板バイアスコントローラの論理記述は基板バイアスによる遅延を意味する第２の遅延時間情報（ｄ３）を含む。
【００１１】
論理記述データに電源系による電源遮断や基板バイアス印加による動作の遅延情報が付加されることにより、回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を論理設計に反映することができる。そのような論理記述データが記録媒体に記録されて提供されるから、そのような論理設計を容易に行なうことができる。上記論理記述データを利用する論理設計では論理記述データの記述言語に応ずる論理合成ツールを用いることによってゲートレベルの論理回路を得ることができる。また、論理設計された回路に対し、その論理記述データで特定される論理回路のネットリスト及び入力パターンデータを用いることによって論理シミュレーションを行うことができる。
【００１２】
本発明の具体的な形態として、そのような論理設計において、前記第１の遅延時間情報は、論理記述データを読取ったコンピュータが電源スイッチにより電源遮断に至る被制御ブロックの端子を不定値にするまでの遅延時間（ｄ１）と、前記コンピュータが電源スイッチにより電源供給に至る被制御ブロックの端子を不定値解除するまでの遅延時間（ｄ２）とを規定することができる。上記電源遮断動作の遅延時間により、電源オフ時の論理状態をその遷移も含めて容易に実現することができ、電源オフ時の正確な論理シミュレーションが可能になる。上記電源供給再開動作の遅延時間により、電源のオフ状態からオン状態への遷移による遅延を考慮した論理状態を正確に実現でき、そのような論理シミュレーションも可能になる。
【００１３】
また、前記第２の遅延時間情報は、論理記述データを読取ったコンピュータが基板バイアスコントローラによる基板バイアス印加に至る被制御ブロックの端子を不定値にするまでの遅延時間を規定することができる。更に、前記第２の遅延時間情報は、論理記述データを読取ったコンピュータが基板バイアスコントローラによる基板バイアス状態の被制御ブロックに対して内部信号状態を変化させるときの動作遅延時間を規定することができる。基板バイアス用遅延時間により、基板バイアス印加状態の被制御ブロックに対する入力を有効とし又は入力を無視するという何れの状態に対してもその論理状態を実現でき、そのような状態を考慮した正確な論理シミュレーションも可能になる。基板バイアス印加状態においてイベントによる入力を有効とする論理状態と入力を無視する論理状態とを任意に選択して実現できるから、論理シミュレーションにおいてリークによる論理の不具合個所の絞込み検出も可能になる。
【００１４】
前記被制御ブロックは論理回路に限定されず、メモリ回路であってもよく、或いはその双方であってもよい。
【００１５】
〔２〕前記記録媒体は半導体デバイスの開発に適用することができる。即ち、前記記録媒体から論理記述データを読取る。読取った論理記述データを用いて半導体デバイスの論理設計を行う。読取った論理記述データを用いて論理設計された半導体デバイスの論理シミュレーションを行う。
【００１６】
前記論理シミュレーションを行なう処理は、前記被制御ブロックの電源を遮断するイベントが発生したとき第１の遅延時間のうち電源遮断動作の遅延時間を付加して上記電源遮断される被制御ブロックの端子に不定値をセットする処理（Ｓ１３，Ｓ１２）と、電源遮断されている被制御ブロックに電源供給を再開するイベントが発生したとき第１の遅延時間のうち電源供給再開動作の遅延時間を付加して上記電源遮断解除される被制御ブロックの端子の不定値を解除する処理（Ｓ６，Ｓ７）と、イベントが発生した被制御ブロックが基板バイアス印加対象であるときは、当該イベントに第２の遅延時間を付加し、その被制御ブロックに対してイベントによる入力を無視する場合は、更に、前記被制御ブロックの端子に不定値をセットする処理（Ｓ１０，Ｓ１２）と、を含む。
【００１７】
上記シミュレーション処理において、被制御ブロックに対してイベントによる入力を有効とすることと無視することを選択可能であることが望ましい。
【００１８】
上記開発方法により、回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を考慮した論理設計と論理検証を行なうことができ、動作電源の供給／遮断の制御及び基板バイアス制御による低消費電力を指向する半導体デバイスの信頼性向上に資することができる。
【００１９】
〔３〕論理シミュレーションの観点に立った、別の観点による本発明は、選択的に電源遮断と基板バイアス制御を受けることが可能な回路ブロックに対し、その論理記述データを用いて行なわれる論理シミュレーションである。即ち、回路ブロックの電源を遮断するイベントが発生したとき電源遮断動作の遅延時間を付加して上記電源遮断される回路ブロックの端子に不定値をセットする処理と、電源遮断されている回路ブロックに電源供給を再開するイベントが発生したときその電源供給再開動作の遅延時間を付加して上記電源遮断解除される回路ブロックの端子の不定値を解除する処理と、ベントが発生した回路ブロックが基板バイアス印加対象であるときは、当該イベントに基板バイアス用遅延時間を付加し、その被制御ブロックに対してイベントによる入力を無視する場合は、更に、前記被制御ブロックの端子に不定値をセットする処理とを含む。
【００２０】
上記電源遮断動作の遅延時間により、電源オフ時の正確な論理シミュレーションが可能になる。電源供給再開動作の遅延時間により、電源のオフ状態からオン状態への遷移による遅延を考慮した論理シミュレーションが可能になる。基板バイアス用遅延時間により、基板バイアスを印加したときの論理状態を考慮した正確な論理シミュレーションが可能になる。基板バイアス印加状態において内部ノードを保持する状態と不定になる論理状態を実現できるから、論理シミュレーションにおいてリークによる論理の不具合個所の絞込み検出も可能になる。
【００２１】
基板バイアス印加状態の被制御ブロックに対してイベントによる入力が有効とされるときは、当該被制御ブロックに対する入力イベント発生毎に前記基板バイアス用遅延時間が累積されることになる。電源遮断動作の遅延時間、電源供給再開動作の遅延時間、及び基板バイアス用遅延時間は論理記述データに定義されている情報である。
【００２２】
上記シミュレーション方法によれば、回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を考慮した論理検証が可能である。
【００２３】
【発明の実施の形態】
図１には本発明に係る論理記述データの記録媒体の一例が示される。記録媒体１は、コンピュータ２が読取って論理設計に用いることが可能な回路モジュールの論理記述データを記録してある。
【００２４】
記録媒体１は、例えばコンピュータ２のディスクドライブ３で光学的に読取り可能なＣＤ−ＲＯＭ（コンパクト・ディスク−リード・オンリ・メモリ）、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ（ディジタル・ビデオ・ディスク−ＲＯＭ）、ＤＶＤ−ＲＡＭ（ディジタル・ビデオ・ディスク−ランダム・アクセス・メモリ）等とされる。或は、コンピュータ２に内蔵又は外付けされたＩＤＥ（インテグレーテッド・ディスク・エレクトロニクス）又はＡＴＡＰＩ（ＡＴアタッチメント・パケット・インタフェース）などのインタフェースを介して接続されるハードディスク装置の磁気ディスク、ＰＣカードに代表される各種規格のフラッシュメモリカード、フレキシブルディスク、磁気テープ、更にはコンピュータの内部回路にオンボードされたＲＯＭやＲＡＭ等のメモリデバイスであってよい。
【００２５】
論理記述データは、例えばＨＤＬ（ハードウェア・ディスクリプション・ランゲージ）を用いて、ＲＴＬ（レジスタ・トランスファ・レベル）のような機能記述によって構成される。
【００２６】
図１の記述内容は図２の回路的な階層構造に対応するものである。図２において、最上位階層はチップＣＨＰ、すなわち半導体デバイス（半導体集積回路）全体である。チップＣＨＰは、入出力回路Ｉ／Ｏ、及び３個のブロックｂｌｋ０，ｂｌｋ１，ｂｌｋ２を有する。ブロックｂｌｋ２は下位階層のブロックｂｌｋ２１，ｂｌｋ２２に階層化される。ブロックｂｌｋ１，ｂｌｋ２１，ｂｌｋ２２は相互に信号の入出力を行って動作され、夫々が回路モジュールを構成している。ブロックｂｌｋ０は電源制御回路４を有するところの、常時通電ブロックとされる。ブロックｂｌｋ１、ｂｌｋ２１、ｂｌｋ２２は前記電源制御回路４によって電源の遮断制御と基板バイアス制御を受ける回路とされる。特に制限されないが、電源遮断制御は各ブロックｂｌｋ１、ｂｌｋ２１、ｂｌｋ２２に対して個別に行なわれ、基板バイアス制御は各ブロックｂｌｋ１、ｂｌｋ２１、ｂｌｋ２２に対して共通に行なわれる。
【００２７】
前記ブロックｂｌｋ２２は、基板バイアスコントローラＶＢＢ、電源スイッチＰＳＷ、ｖｄｄ系ブロック（被制御ブロックｂｌｋ２３）によって構成される。基板バイアスコントローラＶＢＢは電源制御回路４から供給される基板バイアス制御信号ＢＢを受けて被制御ブロックｂｌｋ２３の基板バイアスを制御する。電源スイッチＰＳＷは電源制御回路４から供給される電源制御信号ＣＬを受けて被制御ブロックｂｌｋ２３の電源遮断制御を行う。被制御ブロックｂｌｋ２３はブロックｂｌｋ１、ｂｌｋ２１に接続されて、論理動作又はメモリ動作等を行う。
【００２８】
被制御ブロックｂｌｋ２３は代表的に示されたインバータ及びアンドゲートを有し、入力ｉ１，ｉ２に対する論理動作を行って、その結果を出力ｏとして得る。
【００２９】
図１の論理記述データは、接頭語ｍｏｄｕｌｅから接尾語ｅｎｄｍｏｄｕｌｅを単位とする論理記述の集合とされ、図２の回路構造をＨＤＬ所定の言語的文法にしたがって階層的に定義してある。例えば図１の５で示される記述部分は、ブロックｂｌｋ２２に対する論理記述であり、入力ｉｎｐｕｔと出力ｏｕｔｐｕｔに対する定義の後に、ブロックｂｌｋ２３、基板バイアスコントローラＶＢＢ、電源スイッチＰＳＷの記述が続く。基板バイアスコントローラＶＢＢの記述行においてＶ２は他の基板バイアスコントローラＶＢＢとの識別子であり、入力端子ｉには基板バイアス制御信号ＢＢが入力されることを示している。電源スイッチＰＳＷの記述行においてＶ３は他の電源スイッチＰＳＷとの識別子であり、入力端子ｉには電源制御信号ＣＬが入力されることを示している。
【００３０】
図１の６で示される記述部分は、基板バイアスコントローラＶＢＢと電源スイッチＰＳＷによる制御を受ける被制御ブロックｂｌｋ２３に対する論理記述である。図１の７で示される記述部分は、基板バイアスコントローラＶＢＢに対する論理記述であり、基板バイアスによる遅延を意味する第２の遅延時間情報ｄ３に関する記述ＤＥＬ１＝ｄ３を含んでいる。図１の８で示される記述部分は、電源スイッチＰＳＷに対する論理記述であり、スイッチ動作遅延を意味する第１の遅延時間情報ｄ１、ｄ２に関する記述ＤＥＬ１＝ｄ１，ｄ２を含んでいる。ｄ１は電源遮断の動作遅延時間を意味し、ｄ２は電源供給再開時の遅延時間を意味する。
【００３１】
図１では基板バイアスコントローラＶＢＢの論理記述部分７と電源スイッチＰＳＷの論理記述部分８において遅延時間以外の記述については省略したが、省略した論理記述内容は図３のゲート構造によって例示してある。
【００３２】
図３では、ブロックｂｌｋ２３として、ｐチャンネル型ＭＯＳトランジスタＭｐとｎチャネル型ＭＯＳトランジスタＭｎから成るＣＭＯＳインバータが例示される。
【００３３】
図３では、基板バイアスコントローラＶＢＢは、基板バイアス制御信号ＢＢの論理値“１”によって基板バイアス電圧ｖｂｐ、ｖｂｎを選択し、基板バイアス制御信号ＢＢの論理値“０”によって電源電圧ｖｄｄ、ｖｓｓを選択し、選択した電圧をＭＯＳトランジスタＭｐ，Ｍｎの基体ゲート（ウェル領域）に印加する、スイッチ回路ＳＷ１，ＳＷ２を有する。基板バイアス電圧はｖｐｎ＞ｖｄｄ＞ｖｓｓ＞ｖｂｎの電圧レベル関係を有する。基板バイアス電圧Ｖｂｐ，ｖｂｎが印加されたときＭＯＳトランジスタＭｐ，Ｍｎは逆方向基板バイアス状態となり、閾値電圧が大きくなり、基板バイアスを印加しない状態よりもサブスレッショルドリーク電流が少なくなる状態にされる。
【００３４】
図３において、電源スイッチＰＳＷは、電源制御信号ＣＬの論理値“１”によってオフ状態（ブロックｂｌｋ２３への電源遮断状態）、電源制御信号ＣＬの論理値“０”によってオン状態（ブロックｂｌｋ２３への電源供給状態）にするスイッチ回路ＳＷ３，ＳＷ４を有する。
【００３５】
図４には前記論理記述データを読み込んだコンピュータによる遅延時間ｄ１、ｄ２、ｄ３の認識の仕方が例示される。
【００３６】
図４ではブロックｂｌｋ２３に代表される被制御ブロックの動作モードを通常モード、基板バイアスコントロール有りの低速動作モード、基板バイアスコントロール有りの不定モードとする。通常モードはウェル領域に電源電圧ｖｄｄ、ｖｓｓを印加し、基板バイアス電圧ｖｂｐ、ｖｂｎを印加しない動作モードである。基板バイアスコントロール有りの低速動作モードは、基板バイアスを印加した被制御ブロックｂｌｋ２３に対し低速動作させることを許容する動作モードである。要するに、基板バイアス印加状態の被制御ブロックに対してイベントによる入力を有効とする（入力に応ずる被制御ブロック内の論理状態を維持する）動作モードである。換言すれば、当該被制御ブロックの各信号端子は内部状態に応じた信号を保持する状態とされる。これに対し、基板バイアスコントロール有りの不定モードは、基板バイアス印加状態の被制御ブロックに対してイベントによる入力を無視する（被制御ブロック内の論理状態を不定とする）動作モードである。何れの動作モードにおいても、電源制御信号ＣＬが電源オフを指示すると、そこから遅延時間情報ｄ１で規定される遅延時間が経過して電源の供給が停止される。また、電源制御信号ＣＬが電源オンを指示すると、そこから遅延時間情報ｄ２で規定される遅延時間が経過して電源の供給が再開される。低速動作モードでは、基板バイアス状態において被制御ブロックｂｌｋ２３の動作が指示される毎に遅延時間情報ｄ３で規定される遅延時間分の動作遅延が累積される。不定モードでは基板バイアス制御信号ＢＢにて基板バイアスが指示されると、遅延時間情報ｄ３で規定される遅延時間の経過を待って被制御ブロックｂｌｋ２３は動作不能にされる。
【００３７】
図４に例示される遅延時間の認識は、前記論理記述データを用いた半導体集積回路の論理設計における論理構造に顕在化され、また、論理シミュレーションにおける動作模擬過程で顕在化される。要するに、コンピュータによる遅延時間ｄ１、ｄ２、ｄ３の認識は、論理設計では論理記述言語に応ずる論理合成ツールを用いて行われ、シミュレーションではシミュレーションプログラムの実行によって行なわれる。前記低速モードと不定モードは論理シミュレーションにおいて選択可能にされる。
【００３８】
図５乃至図８には前記論理記述データを読み込んだコンピュータによる電源遮断制御と基板バイアス制御による制御結果の形態が例示される。
【００３９】
図５は電源スイッチＰＳＷがオフで、基板バイアスコントロールの有無が無視される状態とされる。被制御ブロックであるブロックｂｌｋ２３の内部ノード、すなわち素子の端子及びブロックの端子は、不定値（図における記号×が付されている）とされる。ここで、不定値とは、論理値“１”又は“０”が定まらない状態である。このような不定状態は、被制御ブロック内部で所要の論理状態を形成することができない状態である。例えば、サブスレッショルドリーク電流の発生によって内部ノードの論理値が不定になるような状態である。この不定値の状態はサブスレッショルドリークによる不所望な状態を模擬する状態として位置付けることが可能である。
【００４０】
図６は電源スイッチがオン状態で、基板バイアスコントロールが無い状態とされる。図４の通常モードに対応される。被制御ブロックであるブロックｂｌｋ２３の内部ノード、すなわち素子の端子及びブロックの端子は、外部入力応じた論理値を採る。図５の状態は図６の通常状態に対する不所望な状態として位置付けられ、双方の状態についてシミュレーションすることによってサブスレッショルドリークによる論理の不具合個所の絞り込みが可能になる。
【００４１】
図７は電源スイッチがオン状態で、基板バイアスコントロールが有る低速動作モードの状態とされる。図４の低速動作モードに対応される。被制御ブロックであるブロックｂｌｋ２３の内部ノード、すなわち素子の端子及びブロックの端子は、外部入力応じた論理値を採る。
【００４２】
図８は電源スイッチがオン状態で、基板バイアスコントロールが有る不定動作モードの状態とされる。図４の不定動作モードに対応される。被制御ブロックであるブロックｂｌｋ２３の内部ノード、すなわち素子の端子及びブロックの端子は、前記不定値とされる。図８の状態は図７の低速動作モードに対する不所望な状態として位置付けられ、双方の状態についてシミュレーションすることによって基板バイアスされた状態におけるサブスレッショルドリークによる論理の不具合個所の絞り込みが可能になる。
【００４３】
図５乃至図８に例示される制御形態も上記同様に、前記論理記述データを用いた半導体集積回路の論理設計における論理構造に顕在化され、また、論理シミュレーションにおける動作模擬過程で顕在化される。
【００４４】
図９には前記記録媒体１に記録された論理記述データを用いて半導体デバイスを開発するときのフローチャートが例示される。前記記録媒体１から論理記述データを読取る（Ｔ１）。読取った論理記述データを用いて半導体デバイスの論理設計を行う（Ｔ２）。論理設計では論理記述言語に応ずる論理合成ツールを用いて、論理記述をゲートレベルで論理回路に対応させて、論理設計を進めることができる。読取った論理記述データを用いて論理設計された半導体デバイスの論理シミュレーションを行う（Ｔ３）。論理シミュレーションでは、論理設計された対象回路のネットリストと、パターンデータを入力して、シミュレーションプログラムを実行する。論理シミュレーションによる評価結果にしたがって論理構成の修正などを行って論理設計を完成される。その後、回路設計やレイアウト設計が行なわれて（Ｔ４）、半導体デバイスの開発が完了される。
【００４５】
図１０には前記論理記述データを用いたコンピュータ２による論理シミュレーション、特にその電源系制御フローの詳細が例示される。シミュレーションはイベントドリブン方式で行なわれるものとする。先ず論理記述データより把握される対象回路のネットリストが読み込まれ（Ｓ１）、検証用入力パターンにしたがって、対象回路のノードの値（信号）が変化した（イベント）ことを検出すると（Ｓ２）、その変化を生じたブロックが電源遮断制御が可能にされる回路ブロック（電源遮断ブロック）か否かの判定が行なわれる（Ｓ３）。イベント発生ブロックが電源遮断ブロックであれば、次ぎ、その電源遮断ブロックの電源スイッチＰＳＷの状態を判定する（Ｓ４）。電源スイッチＰＳＷがオン状態なら、当該イベントで電源スイッチＰＳＷの信号変化（電源オンの変化）があったかを判定する（Ｓ５）。電源スイッチＰＳＷの変化があったことを判別したときは、電源スイッチ切替え（オフ状態からオン状態への切替え）による遅延値を付加し（Ｓ６）、その遅延時間を経過した後、イベント対象回路ブロック内外の端子に対する不定値を解除する。（Ｓ７）。その後、電源系以外のシミュレーション（通常シミュレーション）処理が必要な場合にはそれを行う（Ｓ８）。前記ステップＳ６で付加される遅延値は図４の遅延時間ｄ２である。
【００４６】
前記ステップＳ３で電源遮断ブロックでないと判別されたとき、また、ステップＳ５において電源スイッチＰＳＷの信号変化がないと判別されたとき、基板バイアスコントロールの有無（基板バイアス電圧が印加されているか否か）を判定する（Ｓ９）。基板バイアスコントロールが行なわれていれば、そのイベントに基板バイアス用遅値を付加する（Ｓ１０）。この遅延値は図４の不定モードによける遅延時間ｄ３、又は低速動作モードにおいて累積される遅延時間ｄ３である。ステップＳ９による遅延値付加の後、それが低速動作モードにおいて行なわれたか否かを判別する（Ｓ１１）。要するに、基板バイアス印加状態の被制御ブロックに対してイベントによる入力を有効とすのか、基板バイアス印加状態の被制御ブロックに対してイベントによる入力を無視するのか、何れを採用して論理シミュレーションを行っているのかと言うことである。低速動作モードとは前者を採用していると言うことである。低速動作モードでなければ、その後、イベント対象回路のノードに前記不定値をセットし（Ｓ１２）、通常シミュレーションのステップＳ８に入る。ステップＳ１１において低速動作モードであることが判別されたとき、ステップＳ９において基板バイアスコントロールされていないときは、通常シミュレーションのステップＳ８に入る。
【００４７】
ステップＳ４において電源スイッチオフのときは、電源スイッチＰＳＷのオン状態からオフ状態への動作遅延を付加し（Ｓ１３）、その経過後にイベント対象ブロックの内部及び外部ノードに前記不定値をセットし（Ｓ１２）、通常シミュレーションＳ８のステップに入る。ステップＳ１３の動作遅延は図４の遅延時間ｄ１である。
【００４８】
イベントによる信号変化の検出から始る上記処理を入力パターンが終了するまで繰り返す。
【００４９】
上記シミュレーションで行なわれる電源系制御の処理内容を整理すると、回路ブロックの電源を遮断するイベントが発生したとき電源遮断動作の遅延時間ｄ１を付加して上記電源遮断される回路ブロックの端子に不定値をセットする処理（Ｓ１３，Ｓ１２）と、電源遮断されている回路ブロックに電源供給を再開するイベントが発生したときその電源供給再開動作の遅延時間ｄ２を付加して上記電源遮断解除される回路ブロックの端子の不定値を解除する処理（Ｓ６，Ｓ７）と、イベントが発生した回路ブロックが基板バイアス印加対象であるときは、当該イベントに基板バイアス用遅延時間ｄ３を付加し（Ｓ１０）、更に、低速動作のイベントでなければ前記回路ブロックの端子に不定値をセットする（Ｓ１２）処理とを含むことになる。
【００５０】
以上説明した発明の実施の形態によれば以下の作用効果を得ることができる。
【００５１】
〔１〕論理記述データに電源系による電源遮断や基板バイアス印加による動作の遅延情報ｄ１、ｄ２、ｄ３が付加されることにより、回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を論理設計に反映することができる。そのような論理記述データが記録媒体１に記録されて提供されるから、そのような論理設計を容易に行なうことができる。上記論理記述データを利用する論理設計では論理記述データの記述言語に応ずる論理合成ツールを用いることによってゲートレベルの論理回路を得ることができる。また、論理設計された回路に対し、その論理記述データで特定される論理回路のネットリスト及び入力パターンデータを用いることによって論理シミュレーションを行うことができる。
【００５２】
前記第１の遅延時間情報は、論理記述データを読取ったコンピュータが電源スイッチにより電源遮断に至る被制御ブロックの端子を不定値にするまでの遅延時間と、前記コンピュータが電源スイッチにより電源供給に至る被制御ブロックの端子を不定値解除するまでの遅延時間とを規定する。上記電源遮断動作の遅延時間により、電源オフ時の論理状態をその遷移も含めて容易に実現することができ、電源オフ時の正確な論理シミュレーションが可能になる。上記電源供給再開動作の遅延時間により、電源のオフ状態からオン状態への遷移による遅延を考慮した論理状態を正確に実現でき、そのような論理シミュレーションも可能になる。
【００５３】
前記第２の遅延時間情報は、論理記述データを読取ったコンピュータが基板バイアスコントローラによる基板バイアス印加に至る被制御ブロックの端子を不定値にするまでの遅延時間を規定する。更に、前記第２の遅延時間情報は、論理記述データを読取ったコンピュータが基板バイアスコントローラによる基板バイアス状態の被制御ブロックに対してイベントによる入力を有効とするときの動作遅延時間を規定する。基板バイアス用遅延時間により、基板バイアス印加情態の被制御ブロックに対する内部信号状態の遷移を許容し（イベントによる入力を有効とし）又は禁止する（イベントによる入力を無視する）という何れの状態に対してもその論理状態を実現でき、そのような状態を考慮した正確な論理シミュレーションも可能になる。基板バイアス印加状態においてイベントによる入力を有効とする論理状態と入力を無視する論理状態との何れかを任意に選択して実現できるから、論理シミュレーションにおいてリークによる論理の不具合個所の絞込み検出も可能になる。
【００５４】
〔２〕前記論理シミュレーションによれば、上記電源遮断動作の遅延時間により、電源オフ時の正確な論理シミュレーションが可能になる。電源供給再開動作の遅延時間により、電源のオフ状態からオン状態への遷移による遅延を考慮した論理シミュレーションが可能になる。基板バイアス用遅延時間により、基板バイアスを印加したときの論理状態状態を考慮した正確な論理シミュレーションが可能になる。基板バイアス印加状態において内部ノードを保持する状態に対して不定になる論理状態を実現できるから、論理シミュレーションにおいてリークによる論理の不具合個所の絞込み検出も可能になる。上記シミュレーション方法によれば、回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を考慮した論理検証が可能である。
【００５５】
〔３〕前記記録媒体は半導体デバイスの開発により、回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を考慮した論理設計と論理検証を行なうことができ、動作電源の供給／遮断の制御及び基板バイアス制御による低消費電力を指向する半導体デバイスの信頼性向上に資することができる。
【００５６】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００５７】
例えば、前記低速動作モードは基板バイアス印加状態にける内部状態保持モードとして位置付けられる。回路モジュールの内部構成、基板バイアスコントローラ、電源スイッチの具体的構成は適宜変更可能である。また、論理記述言語はＶｅｒｉｌｏｇ−ＨＤＬやＶＨＤＬなどに限定されず、他の論理記述言語を用いてもよい。また、回路モジュールは半導体デバイスの構成要素と位置付けたが、半導体デバイスのような大規模論理を意味する場合も有る。
【００５８】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体デバイスの開発に適用した場合について説明したが、更に電子回路の開発にも広く適用することが可能である。
【００５９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００６０】
すなわち、論理記述データの記録媒体によれば、回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を論理設計に反映することができる論理記述データの入手を容易化することができる。
【００６１】
回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御を考慮した論理検証が可能なシミュレーション方法を実現することができる。
【００６２】
回路ブロックへの動作電源の供給／遮断の制御及び基板バイアス制御による低消費電力を指向する半導体デバイスの信頼性向上に資することができる。
【図面の簡単な説明】
【図１】本発明に係る論理記述データの記録媒体の一例を示す説明図である。
【図２】図１の論理記述データが表す論理構造を階層的に示した説明図である。
【図３】図１の基板バイアスコントローラの論理記述部分と電源スイッチＰＳＷの論理記述部分において遅延時間以外の記述に付いては省略した部分の内容をゲート構造によって例示した回路図である。
【図４】論理記述データを読み込んだコンピュータによる遅延時間の認識の仕方を例示した説明図である。
【図５】論理記述データを読み込んだコンピュータによる電源遮断制御と基板バイアス制御による制御結果の形態として、電源スイッチがオフで、基板バイアスコントロールの有無が無視される状態を示した説明図である。
【図６】論理記述データを読み込んだコンピュータによる電源遮断制御と基板バイアス制御による制御結果の形態として、電源スイッチがオン状態で、基板バイアスコントロールが無い状態を示した説明図である。
【図７】論理記述データを読み込んだコンピュータによる電源遮断制御と基板バイアス制御による制御結果の形態として、電源スイッチがオン状態で、基板バイアスコントロールの有る低速動作モードの状態を示した説明図である。
【図８】論理記述データを読み込んだコンピュータによる電源遮断制御と基板バイアス制御による制御結果の形態として、電源スイッチがオン状態で、基板バイアスコントロールの有る不定動作モードの状態を示した説明図である。
【図９】記録媒体に記録された論理記述データを用いて半導体デバイスを開発するときのフローチャートである。
【図１０】論理記述データを用いたコンピュータによる論理シミュレーション、特にその電源系制御フローの詳細を例示するフローチャートである。
【符号の説明】
１  記録媒体
２  コンピュータ
ＶＢＢ  基板バイアスコントローラ
ＢＢ  基板バイアス制御信号
ＰＳＷ  電源スイッチ
ＣＬ  電源制御信号
ｄ１  電源遮断動作の遅延時間情報
ｄ２  電源供給再開動作の遅延時間情報
ｄ３  基板バイアス用遅延時間情報
ｂｌｋ２３  被制御ブロック
ｂｌｋ２２  モジュール
【図１】
2005018187.tif 000003
【図２】
2005018187.tif 000004
【図３】
2005018187.tif 000005
【図４】
2005018187.tif 000006
【図５】
2005018187.tif 000007
【図６】
2005018187.tif 000008
【図７】
2005018187.tif 000009
【図８】
2005018187.tif 000010
【図９】
2005018187.tif 000011
【図１０】
2005018187.tif 000012