(57)【要約】【課題】安定した発振特性を有し、焼損破壊が少ない半導体装置を提供する。【解決手段】対向する第１及び第２の主面を有する炭化珪素からなる第１導電型のドリフト層と、第１の主面近傍のドリフト層の内部に埋め込まれ、ドリフト層よりも高い濃度の第１導電型不純物が添加された炭化珪素からなる埋め込み高濃度領域と、埋め込み高濃度領域よりも広い領域において第１の主面に接続された炭化珪素からなる第２導電型電極層と、第２の主面に接続された炭化珪素からなる第１導電型電極層とを有する。【選択図】      図１
2005012101.tif 000002
【特許請求の範囲】
【請求項１】
対向する第１及び第２の主面を有する炭化珪素からなる第１導電型のドリフト層と、
前記第１の主面近傍の前記ドリフト層の内部に埋め込まれ、前記ドリフト層よりも高い濃度の第１導電型不純物が添加された炭化珪素からなる埋め込み高濃度領域と、
前記埋め込み高濃度領域よりも広い領域において前記第１の主面に接続された炭化珪素からなる第２導電型電極層と、
前記第２の主面に接続された炭化珪素からなる第１導電型電極層
とを有することを特徴とする半導体装置。
【請求項２】
前記埋め込み高濃度領域の外周に沿って前記第１の主面近傍の前記ドリフト層の内部に埋め込まれた炭化珪素からなる第１導電型の終端領域を更に有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記終端領域には、前記ドリフト層よりも高く前記埋め込み高濃度領域よりも低い濃度の第１導電型不純物が添加されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記終端領域は、前記埋め込み高濃度領域を取り囲むように配置された、前記ドリフト層よりも高く前記埋め込み高濃度領域以下の濃度の第１導電型不純物が添加されたリング状領域を備えることを特徴とする請求項２記載の半導体装置。
【請求項５】
前記半導体装置はインパットダイオードであることを特徴とする請求項１乃至４何れか１項記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関わり、特に、インパットダイオード、リードダイオード等の高周波出力用の２端子自励高周波素子に関する。
【０００２】
【従来の技術】
インパット（ＩＭＰａｃｔ  ｉｏｎｉｚａｔｉｏｎ  Ａｖａｌａｎｃｈｅ  Ｔｒａｎｓｉｔ  Ｔｉｍｅ：ＩＭＰＡＴＴ）ダイオードは、直流バイアス電力をマイクロ波帯やミリ波帯の高周波電力に直接変換できる有用な発振素子として周知であり、従来、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）を素材としてｐｎ接合やショットキー接合を用いた縦型（或いはサンドイッチ型）の半導体装置として製造されてきた。このインパットダイオードは、ガンダイオードなどの他の発振素子と比較して大きな出力が得られるため、マイクロ波帯やミリ波帯の固体発振源のなかでも主に発振器として利用されることが多い。
【０００３】
インパットダイオードでは、動作に必要なバイアス電流値と接合容量値とは素子面積によって調整されており、典型的な素子の直径は１０μｍ  〜５０μｍ程度の微小な値に設定される。更に、直列抵抗値を可能な限り減らして変換効率を高めるために、素子の厚みは、典型的には５０μｍ程度以下の微小な値に設定される。このように微細な寸法のインパットダイオードは、大きなジュール熱の放熱の問題と相まって、その組立てに関し高度の技術を要する。
【０００４】
また、インパットダイオードは、動作原理上、なだれ降伏領域でしかも高い電流密度の状態で動作せしめられるため、焼損事故が発生しやいという欠点がある。この欠点を解決するために、半導体の素材として従来使用されてきたＳｉやＧａＡｓに代えて炭化珪素（シリコンカーバイド、ＳｉＣ）を使用することが提案されている。ＳｉＣの熱伝導率は、Ｓｉの３倍（５Ｗ／ｃｍＫ）であって、熱伝導率のすぐれた金属である銅と同程度である。また、バンドギャップが３ｅＶと大きいので高温での動作が可能である。さらに、絶縁電界強度がＳｉの約１０倍であるので入力電力はＳｉの約１００倍になる可能性がある。このようにＳｉＣは、種々の物性値に関する利点を有するため、インパットダイオードなどの高電力密度の縦型半導体装置の素材として最適である。
【０００５】
従来、ＳｉＣを用いたリード型のインパットダイオードであって、メサ型の終端構造を有しているものがある（例えば、特許文献１参照。）。特許文献１では、素子分離の際に等方性のエッチング或いはエアブレイシブなどを行っている為、各素子の側面形状は下方に向けて末広がりのいわゆるメサ型の形状を呈している。
【０００６】
【特許文献１】
特開平８−１３９３４０号公報（段落１７−１８、第３図等）
【０００７】
【発明が解決しようとする課題】
しかしながら、ＳｉＣは、これを素材としてインパットダイオードなどの縦型半導体装置を製造しようとした場合、次のような問題がある。すなわち、ＳｉやＧａＡｓの場合には絶縁破壊電界が結晶軸に対して等方的であるため、メサ型で終端を形成することにより、活性領域で一様なアバランシェ降伏を起こすことが可能であった。しかしながらメサ終端は端面部のダメージ層の処理が必要であり、また端面を平坦化しないと局所的な電流経路が生じるおそれがある。特にＳｉＣの場合、適当なエッチング液がないため端面の平坦化が困難であり、また結晶軸、特にＣ軸に垂直方向の絶縁破壊電界が小さいため終端領域の一部で局所的なアバランシェ降伏が起こり、発振の効率が低下したり、破壊現象が生じてしまう。
【０００８】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、安定した発振特性を有し、焼損破壊が少ない半導体装置を提供することである。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の特徴は、対向する第１及び第２の主面を有する炭化珪素からなる第１導電型のドリフト層と、第１の主面近傍のドリフト層の内部に埋め込まれ、ドリフト層よりも高い濃度の第１導電型不純物が添加された炭化珪素からなる埋め込み高濃度領域と、埋め込み高濃度領域よりも広い領域において第１の主面に接続された炭化珪素からなる第２導電型電極層と、第２の主面に接続された炭化珪素からなる第１導電型電極層とを有する半導体装置であることを要旨とする。
【００１０】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、層の厚みと幅との関係、各層の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１１】
なお、「第１導電型」及び「第２導電型」は相対する導電型であり、第１導電型がｎ型であれば、第２導電型はｐ型であり、逆に、第１導電型がｐ型であれば、第２導電型はｎ型である。本発明の実施の形態では、第１導電型がｎ型であり、第２導電型はｐ型である場合を例に取り説明する。
【００１２】
＜インパットダイオードの構成＞
図１に示すように、本発明の実施の形態に係るインパットダイオードは、対向する第１の主面８及び第２の主面９を有する第１導電型（ｎ型）のドリフト層１と、第１の主面８近傍のドリフト層１の内部に埋め込まれ、ドリフト層１よりも高い濃度の第１導電型不純物（ｎ型不純物）が添加された埋め込み高濃度領域２と、埋め込み高濃度領域２の外周に沿って第１の主面８近傍のドリフト層１の内部に埋め込まれたｎ型の終端領域１０ａと、埋め込み高濃度領域２よりも広い領域において第１の主面８に接続された第２導電型電極層（ｐ型電極層）３と、第２の主面９に接続された第１導電型電極層（ｎ型電極層）４と、ｐ型電極層３の外周に沿って第１の主面８上に配置された絶縁膜７と、ｐ型電極層３に接続された第１の電極５と、ｎ型電極層４に接続された第２の電極６とを有する。終端領域１０ａは、埋め込み高濃度領域２を取り囲むように配置され、ドリフト層１よりも高く埋め込み高濃度領域２以下の濃度のｎ型不純物が添加された複数のリング状領域１１ａ、１１ｂを備える。
【００１３】
ドリフト層１は、第１の主面８と、第１の主面に対向する第２の主面９と、第１の主面８と第２の主面９とを接続する側面とにより定義され、ドリフト層１の厚さは、第１の主面８と第２の主面９との距離である。高抵抗半導体領域として機能するドリフト層１の厚さと不純物濃度は、インパットダイオードの目的とする発振周波数とドリフト速度によって定められる。ドリフト層１のｎ型不純物濃度は例えば１×１０１４ｃｍ−３〜１×１０１６ｃｍ−３であり、ここでは３×１０１５ｃｍ−３である場合を例に取る。また、ドリフト層１の厚さは例えば３μｍ〜３０μｍであり、ここでは１５μｍである場合を例に取る。
【００１４】
ドリフト層１の第１の表面８近傍には、ドリフト層１よりも高い濃度のｎ型不純物が添加された埋め込み高濃度領域２が配置されている。ここでは、埋め込み高濃度領域２は、第１の表面８を含まないドリフト層１の内部に埋め込まれている例を示す。即ち、埋め込み高濃度領域２は、ドリフト層１の内部に一定の深さで埋め込まれている。第１の主面８と埋め込み高濃度領域２との間にはドリフト層１の一部が一定の厚さで介在し、埋め込み高濃度領域２上方の第１の主面８にはドリフト層１が表出している。なお、埋め込み高濃度領域２は、第１の表面８を含むドリフト層１の内部に配置されていても構わない。
【００１５】
ｎ型のリング状領域１１ａ、１１ｂは、埋め込み高濃度領域２の外周に沿って第１の主面８近傍のドリフト層１の内部に選択的に埋め込まれている。ここでは、リング状領域１１ａ、１１ｂは、埋め込み高濃度領域２と同様に、第１の表面８を含まないドリフト層１の内部に埋め込まれている例を示す。即ち、リング状領域１１ａ、１１ｂは、ドリフト層１の内部に一定の深さで埋め込まれている。第１の主面８とリング状領域１１ａ、１１ｂとの間にはドリフト層１の一部が一定の厚さで介在し、リング状領域１１ａ、１１ｂ上方の第１の主面８にはドリフト層１が表出している。なお、リング状領域１１ａ、１１ｂは、第１の表面８を含むドリフト層１の内部に配置されていても構わない。また、リング状領域１１ａは、埋め込み高濃度領域２の外周から離間して配置され、リング状領域１１ａとリング状領域１１ｂも互いに離間して配置されている。例えば、リング状領域１１ａと埋め込み高濃度領域２の外周との間隔及びリング状領域１１ａとリング状領域１１ｂとの間隔はそれぞれ１〜６μｍであり、リング状領域１１ａ、１１ｂの幅はそれぞれ１〜６μｍである。本発明の実施の形態において、終端領域１０ａは２本のリング状領域１１ａ、１１ｂを有している場合について述べる。しかし、本発明はこれに限定されることは無く、終端領域１０ａは３以上のリング状領域１１ａ、１１ｂ、・・・を有していても構わない。リング状領域１１ａ、１１ｂ、・・・の数は、２〜１０本であることが望ましい。
【００１６】
このように、埋め込み高濃度領域２、終端領域１０ａ（リング状領域１１ａ、１１ｂ）に関して、「ドリフト層１の第１の表面８近傍」には、「第１の表面８を含まないドリフト層１の内部」のみならず、「第１の表面８を含むドリフト層１の内部」をも含まれる。埋め込み高濃度領域２及び終端領域１０ａが第１の表面８を含むドリフト層１の内部に配置されている場合については、第３の変形例にて後述する。
【００１７】
埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂのｎ型不純物濃度及び厚さは設計耐圧により決定される。本発明の実施の形態において、リング状領域１１ａ、１１ｂのｎ型不純物濃度及び厚さは、埋め込み高濃度領域２のそれらと実質的に同一である場合について述べる。埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂのｎ型不純物濃度は、例えば５×１０１６ｃｍ−３〜５×１０１７ｃｍ−３であり、ここでは１．２×１０１７ｃｍ−３である場合を例に取る。埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂの厚さは、例えば０．１μｍ〜５μｍであり、ここでは１μｍである場合を例に取る。また、埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂと第２主面９とのドリフト層１の厚さは、例えば１５μｍである。また、埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂと第１の主面８との間のドリフト層１の厚さは、典型的には２μｍ以下である。
【００１８】
ｐ型電極層３は、埋め込み高濃度領域２よりも高濃度のｐ型不純物が添加された半導体領域である。第１の主面８においてｐ型電極層３とドリフト層１とのｐｎ接合が形成されている。図示は省略するが、ｐ型電極層３は、第１の主面８に接する第１の領域、及び第１の電極５に接続される第２の領域からなる２層構造を有する。ｐ型電極層３のｐ型不純物濃度は例えば２×１０１８ｃｍ−３〜１×１０２１ｃｍ−３であり、ここでは第１の領域のｐ型不純物濃度が１×１０１９ｃｍ−３であり、第２の領域のｐ型不純物濃度が５×１０２０ｃｍ−３である場合を例に取る。
【００１９】
ｎ型電極層４は、第２の主面９に接続された、ドリフト層１よりも高濃度のｎ型不純物が添加された半導体領域である。ｎ型電極層４のｎ型不純物濃度は例えば２×１０１８ｃｍ−３〜１×１０２１ｃｍ−３であり、ここでは１×１０２０ｃｍ−３である場合を例に取る。
【００２０】
ドリフト層１、埋め込み高濃度領域２、ｐ型電極層３、ｎ型電極層４及びリング状領域１１ａ、１１ｂはそれぞれ単結晶の炭化珪素（シリコンカーバイド：ＳｉＣ）からなる。ＳｉＣのｎ型不純物（ｎ型ドーパント）としては、例えば窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）が用いられる。ＳｉＣのｐ型不純物（ｐ型ドーパント）としては、例えば、アルミニウム（Ａｌ）、ボロン（Ｂ）が用いられる。
【００２１】
このように、図１に示したインパットダイオードは、ロー・ハイ・ロー構造を有するリード・ダイオードである。
【００２２】
図２は、第１の主面８側から見た図１のインパットダイオードを示す。図２において、第１の電極５及び絶縁膜７は省略し、ｐ型電極層３はその外周のみを点線にて表す。また、図２のＡ−Ａ切断面は図１に相当する。埋め込み高濃度領域２は、ドリフト層１の第１の表面のうち、その中央部分に選択的に配置されている。リング状領域１１ａは、埋め込み高濃度領域２の外周から一定の間隔をおいて埋め込み高濃度領域２を囲むように配置されている。リング状領域１１ｂは、リング状領域１１ａの外周から一定の間隔をおいてリング状領域１１ａを囲むように配置されている。埋め込み高濃度領域２の大きさは、インパットダイオードの定格により定まる。ｐ型電極層３についても同様である。埋め込み高濃度領域２は、例えば一辺の長さが３００μｍの方形状を有する。
【００２３】
ｐ型電極層３は、埋め込み高濃度領域２よりも広い領域においてドリフト層１の第１の主面８に接続されている。即ち、ｐ型電極層３の外周は、埋め込み高濃度領域２の外側に張り出して配置されている。更に、ｐ型電極層３は、埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂを含む領域よりも広い領域においてドリフト層１の第１の主面８に接続されている。即ち、ｐ型電極層３の外周は、リング状領域１１ａ、１１ｂを含む終端領域１０ａの外側に張り出して配置されている。なお、製造工程におけるマスク合わせ誤差を考慮して、例えば、ｐ型電極層３の平面寸法を、リング状領域１１ｂの寸法よりも（マスク合わせ誤差）＋５μｍ程度大きくすることが望ましい。
【００２４】
＜インパットダイオードの動作＞
第１及び第２の電極５、６の間に直流逆バイアスを印加すると、図１のｐ型電極層３と埋め込み高濃度領域２の間のドリフト層１に高電界領域が形成される。ｐ型電極層３と埋め込み高濃度領域２との間の大電界値がなだれ倍増が起こる臨界電界Ｅｍになるような直流逆バイアスを、第１の電極５と第２の電極６と間に印加する。この状態で、高周波の交流電圧を直流電圧に重層させると、交流電圧が正の位相では、ｐ型電極層３と埋め込み高濃度領域２との間でなだれが発生する。発生した正孔はｐ型電極層５に行き、電子はドリフト層１に入る。順方向の印加電圧が高くなると高電界領域で発生する電子は更に増加する。キャリアの発生は交流電圧が正である限り続くので、なだれで発生した電子の密度は、交流電圧が正の半周期が終わった時点で最大になる。その結果、ドリフト層１に注入された電子密度が、最大になるのは交流電圧が最大になるときより９０°位相が遅れることになる。交流電圧が負のサイクルに入ると新たなキャリアの発生は停止するが、電子はｎ型電極層４の方へドリフトされ、第２の電極６から外部電流として流れ出る。電子がドリフト層１を横切るのに要する時間が交流電圧の半サイクルになるように設計されていれば、インパットダイオードの端子電流は交流電圧の負のサイクルに流れ、インパットダイオードは負性抵抗を示すことになる。
【００２５】
図１のインパットダイオードの動作時における電界強度の分布を図７に示す。図７に示すように、ｐ型電極層３は埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂの外側に張り出して形成されているため、リング状領域１１ａ、１１ｂの外側のドリフト層１にも逆バイアスが印加される。しかし、リング状領域１１ａ、１１ｂの外側の第１の主面近傍のドリフト層１の電界強度は、ｐ型電極層３と埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂとの間のドリフト層１の電界強度に比べて弱くなる。したがって、ｐ型電極層３と埋め込み高濃度領域２の間の高電界領域（動作領域）の終端における電界集中を防ぐことができる。
【００２６】
また、リング状領域１１ａ、１１ｂは、電位の定まらないフローティング領域となる為、ｐ型電極層３とリング状領域１１ａ、１１ｂとの間のドリフト層１の電界強度は、ｐ型電極層３と埋め込み高濃度領域２の間のドリフト層１に比べて弱くなる。また、埋め込み高濃度領域２から遠くなるほど、ｐ型電極層３とリング状領域１１ａ、１１ｂとの間のドリフト層１の電界強度は、より弱くなる。即ち、ｐ型電極層３とリング状領域１１ｂとの間のドリフト層１の電界強度は、ｐ型電極層３とリング状領域１１ａとの間のドリフト層１の電界強度よりも弱くなる。したがって、ｐ型電極層３と埋め込み高濃度領域２の間の高電界領域（動作領域）の終端における電界集中を防ぐことができる。
【００２７】
図１に示したインパットダイオードがかかる構成を有することにより、電圧印加時に高電界領域の終端部に電界が集中することを回避してドリフト方向の電界の緩和が実現される。したがって、高電界領域の電界強度の均一性が高まり、高電界領域で一様にアバランシェ降伏が生じるため、設計どおりの周波数で安定して高周波を発振することができる。また、高電界領域の終端部での電界集中による破壊も起こりにくくなる。
【００２８】
したがって、本発明の実施の形態によれば、安定した発振特性が得られ破壊が少ないハイパワー高周波半導体装置を高い歩留まりで提供することができる。
【００２９】
＜インパットダイオードの製造方法＞
次に、図１に示したインパットダイオードの製造方法について図３乃至図６を用いて説明する。
【００３０】
（イ）先ず図３に示すように、ｎ型基板（ｎ型電極層）４上にｎ−型のドリフト層１とｐ型電極層３を所定の厚さでエピタキシャル成長法を用いて形成する。ｐ型電極層３の表面を含む上部にｐ型不純物イオンを注入し、ｐ型不純物イオンの活性化処理を施すことで、ｐ型不純物が低濃度に添加された第１の領域、及びｐ型不純物が高濃度に添加された第２の領域が形成される。イオン注入時の温度は例えば５００℃〜８００℃であることが望ましい。ｐ型不純物イオンのドーズ量は例えば１×１０１５ｃｍ−２〜４×１０１６ｃｍ−２であることが望ましい。ｐ型不純物イオンは、最大２００ｋｅＶの異なる加速エネルギーにおいて複数回に分けて注入することが望ましい。即ち、エネルギー多段注入法で注入することが望ましい。
【００３１】
（ロ）次に図４に示すように、ｐ型電極層３の上に、スピン塗布法及びフォトリソグラフィ法を用いて第１のレジスト膜２０を形成する。第１のレジスト膜２０は、図２の埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂに相当する領域に開口を有するイオン注入用マスクパターンである。第１のレジスト膜２０の開口から第１の表面８を含まないドリフト層１の内部へｎ型不純物イオンを選択的に注入し、ｎ型不純物イオンの活性化処理（例えば、１６００℃でのアニール処理）を施すことで、埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂが同時に形成される。その後、第１のレジスト膜２０を除去する。なお、ｎ型不純物イオンは、エネルギー多段注入法で注入することが望ましい。ｎ型不純物イオンの加速エネルギーは例えば１０ｋｅＶ〜２ＭｅＶであることが望ましく、より望ましくは、ｎ型不純物イオンの加速エネルギーは１０ｋｅＶ〜４００ｋｅＶである。また、ｎ型不純物イオンのドーズ量は例えば０．５×１０１３ｃｍ−２〜２．３×１０１３ｃｍ−２であることが望ましい。更に、注入後のｎ型不純物プロファイルがフラットになるように、ｎ型不純物イオンのドーズ量を多段注入における各加速エネルギーに分配する。
【００３２】
（ハ）次に図５に示すように、ｐ型電極層３の上に、スピン塗布法及びフォトリソグラフィ法を用いて第２のレジスト膜２１を形成する。第２のレジスト膜２１は、図２のｐ型電極層３に相当する領域に開口を有するエッチング用マスクパターンである。反応性イオンエッチング（ＲＩＥ）法などの異方性エッチング法を用いて、第２のレジスト膜２１の開口に表出したｐ型電極層３を選択的に除去する。異方性エッチング処理は、第２のレジスト膜２１の開口からドリフト層１の第１の主面が表出した時点で終了する。その後、第２のレジスト膜２１を除去する。
【００３３】
（ニ）次に図６に示すように、化学的気相成長（ＣＶＤ）法及び化学的機械的研磨（ＣＭＰ）法を用いて、ｐ型電極層３外周に沿ったドリフト層１の第１の主面の上に、ｐ型電極層３の同じ厚さを有する絶縁膜７を形成する。
【００３４】
（ホ）最後に図１に示したように、ｐ型電極層３の第２の領域及びｎ型電極層４の上に、ニッケル（Ｎｉ）膜をコンタクトメタルとして例えば２０ｎｍ堆積し、窒素雰囲気で１０００℃のアニール処理を５分間実施する。若しくは、アルミニウム（Ａｌ）及びＮｉの積層膜を形成し、窒素雰囲気で１０００℃のアニール処理を５分間実施する。その後、Ａｌ、金などの電極材料を厚く堆積し、エッチング処理を行う。このようにして、ｐ型電極層３の第２の領域上に第１の電極５が、ｎ型電極層４の下に第２の電極６がそれぞれ形成され、図１のインパットダイオードは完成する。
【００３５】
（第１の変形例）
終端領域１０ａは、リング状領域１１ａ、１１ｂを備える替わりに、ドリフト層１よりも高く埋め込み高濃度領域２よりも低い濃度の第１導電型不純物が一様に添加されている領域であっても構わない。
【００３６】
図９に示すように、本発明の実施の形態の第１の変形例に係るインパットダイオードは、対向する第１の主面８及び第２の主面９を有するｎ型のドリフト層１と、第１の主面８近傍のドリフト層１の内部に埋め込まれた埋め込み高濃度領域２と、埋め込み高濃度領域２の外周に沿って第１の主面８近傍のドリフト層１の内部に埋め込まれたｎ型の終端領域１０ｂと、埋め込み高濃度領域２よりも広い領域（好ましくは埋め込み高濃度領域２及び終端領域１０ｂよりも広い領域）において第１の主面８に接続されたｐ型電極層３と、第２の主面９に接続されたｎ型電極層４と、ｐ型電極層３の外周に沿って第１の主面８上に配置された絶縁膜７と、ｐ型電極層３に接続された第１の電極５と、ｎ型電極層４に接続された第２の電極６とを有する。なお、終端領域１０ｂを除く他の構成要素は、図１に示したインパットダイオードのそれらと同じである為、説明を省略する。
【００３７】
終端領域１０ｂは、第１の主面８近傍のドリフト層１の内部に選択的に埋め込まれている。ここでは、終端領域１０ｂは、埋め込み高濃度領域２と同様に、第１の表面８を含まないドリフト層１の内部に埋め込まれている例を示す。また、終端領域１０ｂは、埋め込み高濃度領域２の外周に隣接して配置されている。
【００３８】
終端領域１０ｂのｎ型不純物濃度及び厚さは設計耐圧により決定される。第１の変形例において、終端領域１０ｂの厚さは、埋め込み高濃度領域２のそれと実質的に同一である場合について述べる。但し、終端領域１０ｂには、ドリフト層１よりも高く埋め込み高濃度領域２よりも低い濃度の第１導電型不純物が一様に添加されている。
【００３９】
図９に示したインパットダイオードがかかる構成を有することにより、図１に示したインパットダイオードと同様な作用効果が得られる。
【００４０】
（第２の変形例）
ｐ型電極層３が埋め込み高濃度領域２よりも広い領域において第１の主面８に接続されていれば、図１又は図９示したインパットダイオードから終端領域１０ａ、１０ｂを削除しても構わない。
【００４１】
図１０に示すように、本発明の実施の形態の第２の変形例に係るインパットダイオードは、ドリフト層１と、埋め込み高濃度領域２と、ｐ型電極層３と、ｎ型電極層４と、絶縁膜７と、第１の電極５と、第２の電極６とを有する。なお、図１０に示すインパットダイオードは、終端領域１０ａが削除されている点を除いて図１に示したインパットダイオードと同じ構成要素を有する為、各構成要素の説明を省略する。
【００４２】
図１０のインパットダイオードの動作時における電界強度の分布を図８に示す。図８に示すように、ｐ型電極層３は埋め込み高濃度領域２の外側に張り出して形成されているため、埋め込み高濃度領域２の外側のドリフト層１にも逆バイアスが印加される。しかし、図１０に示す埋め込み高濃度領域２の外周部分とｐ型電極層３との間のドリフト層１の電界強度は、埋め込み高濃度領域２の中央部分とｐ型電極層３との間のドリフト層１の電界強度に比べて弱くなる。したがって、ｐ型電極層３と埋め込み高濃度領域２の間の高電界領域（動作領域）の終端における電界集中を防ぐことができる。
【００４３】
図１０に示したインパットダイオードがかかる構成を有することにより、図１に示したインパットダイオードと同様な作用効果が得られる。
【００４４】
（第３の変形例）
埋め込み高濃度領域２及び終端領域１０ａ（リング状領域１１ａ、１１ｂ）が第１の表面８を含むドリフト層１の内部に配置されている場合について図１１を参照して説明する。
【００４５】
本発明の実施の形態の第３の変形例に係るインパットダイオードは、対向する第１の主面８及び第２の主面９を有するｎ型のドリフト層１と、第１の表面８を含むドリフト層１の内部に埋め込まれた埋め込み高濃度領域２と、埋め込み高濃度領域２の外周に沿って第１の表面８を含むドリフト層１の内部に埋め込まれたリング状領域１１ａ、１１ｂと、ｐ型電極層３と、ｎ型電極層４と、絶縁膜７と、第１の電極５と、第２の電極６とを有する。なお、高濃度領域２及びリング状領域１１ａ、１１ｂを除く他の構成要素は、図１に示したインパットダイオードのそれらと同じである為、説明を省略する。
【００４６】
埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂはドリフト層１の第１の表面８に表出し、第１の主面８と埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂとの間にドリフト層１は介在しない。
【００４７】
図１１に示したインパットダイオードがかかる構成を有することにより、図１に示したインパットダイオードと同様な作用効果が得られる。
【００４８】
（その他の実施の形態）
上記のように、本発明は、１つの実施の形態及び第１乃至第３の変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４９】
実施の形態において、リング状領域１１ａ、１１ｂのｎ型不純物濃度及び厚さは、埋め込み高濃度領域２のそれらと実質的に同一である場合について述べた。しかし、本発明はこれに限定されることは無く、埋め込み高濃度領域２及びリング状領域１１ａ、１１ｂのｎ型不純物濃度及び厚さは互いにそれぞれ異なっていても構わない。この時、リング状領域１１ａ、１１ｂのｎ型不純物濃度は、埋め込み高濃度領域２よりも低いことが望ましく、更に望ましくは、リング状領域１１ｂのｎ型不純物濃度は、リング状領域１１ａよりも低いことである。
【００５０】
終端領域は、互いに離間して配置された、ドリフト層１よりも高く埋め込み高濃度領域２以下の濃度のｎ型不純物が添加された複数の散点状領域を備えていても構わない。例えば、図２のリング状領域１１ａ、１１ｂを、複数の領域にそれぞれ分断することによって、複数の散点状領域を形成することができる。
【００５１】
終端領域は、埋め込み高濃度領域から遠ざかる方向へｎ型不純物の濃度が減少する分布を有していても構わない。例えば、図９に示す終端領域１０ｂは、埋め込み高濃度領域２との隣接部分において埋め込み高濃度領域２と同等のｎ型不純物濃度を有し、隣接部分から外側に向けて徐々にｎ型不純物の濃度が減少し、その外周端部分においてドリフト層１と同等のｎ型不純物濃度を有していても構わない。
【００５２】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、安定した発振特性を有し、焼損破壊が少ない半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置としてのインパットダイオードを示す摸式的かつ部分的な断面図である。
【図２】図１に示したインパットダイオードを第１の主面から見た平面図である。
【図３】図１に示したインパットダイオードの製造工程の一段階を示す断面図である。
【図４】図１に示したインパットダイオードの製造工程の図３に続く一段階を示す断面図である。
【図５】図１に示したインパットダイオードの製造工程の図４に続く一段階を示す断面図である。
【図６】図１に示したインパットダイオードの製造工程の図５に続く一段階を断面図である。
【図７】図１のインパットダイオードの動作時における電界強度の分布を示す模式図である。
【図８】図１０のインパットダイオードの動作時における電界強度の分布を示す模式図である。
【図９】本発明の実施の形態の第１の変形例に係るインパットダイオードを示す摸式的かつ部分的な断面図である。
【図１０】本発明の実施の形態の第２の変形例に係るインパットダイオードを示す摸式的かつ部分的な断面図である。
【図１１】本発明の実施の形態の第３の変形例に係るインパットダイオードを示す摸式的かつ部分的な断面図である。
【符号の説明】
１    ドリフト層
２    埋め込み高濃度領域
３    ｐ型電極層
４    ｎ型電極層
５    第１の電極
６    第２の電極
７    絶縁膜
８    第１の主面
９    第２の主面
１０ａ、１０ｂ    終端領域
１１ａ、１１ｂ    リング状領域
２０    第１のレジスト膜
２１    第２のレジスト膜
【図１】
2005012101.tif 000003
【図２】
2005012101.tif 000004
【図３】
2005012101.tif 000005
【図４】
2005012101.tif 000006
【図５】
2005012101.tif 000007
【図６】
2005012101.tif 000008
【図７】
2005012101.tif 000009
【図８】
2005012101.tif 000010
【図９】
2005012101.tif 000011
【図１０】
2005012101.tif 000012
【図１１】
2005012101.tif 000013