(57)【要約】【課題】  超音波診断装置に用いた場合に装置の部品点数を削減することのできる位相調整機能付きＡ／Ｄコンバータを提供する。【解決手段】  互いに位相の異なる複数のパルスを出力するマルチフェーズジェネレータ４１と、マルチフェーズジェネレータ４１から出力される複数のパルスについて位相調整のための選択信号ＳＥＬに応じて１つのパルスを選択して出力する位相セレクタ４２と、位相セレクタ４２において選択されて出力されたパルスによるタイミングでサンプリング動作し、アナログ信号をディジタル信号に変換するアナログディジタル変換回路（Ａ／Ｄ）４３と、を１つのチップに収容する。選択信号ＳＥＬに応じたタイミングでサンプリング動作して、受波素子から入力されるアナログ信号をディジタル信号に変換するので、可変遅延素子やメモリが不要になり、部品点数を削減できる。【選択図】図１
2005143640.tif 000002
【特許請求の範囲】
【請求項１】
超音波診断装置の探触子から入力されるアナログ信号をディジタル信号に変換するＡ／Ｄコンバータであって、互いに位相の異なる複数種類のパルス信号を生成するマルチフェーズジェネレータと、前記マルチフェーズジェネレータによって生成される前記複数種類のパルス信号を位相調整信号に応じて選択するセレクタと、前記複数種類のパルス信号のうち前記セレクタによって選択されたパルス信号を用いて前記アナログ信号をディジタル信号に変換するＡ／Ｄ変換回路と、が１チップに形成されてなることを特徴とする位相調整機能付きＡ／Ｄコンバータ。
【請求項２】
前記セレクタと前記Ａ／Ｄ変換回路との組を複数含むことを特徴とする請求項１記載の位相調整機能付きＡ／Ｄコンバータ。
【請求項３】
超音波診断装置の探触子から入力されるアナログ信号をディジタル信号に変換するＡ／Ｄコンバータであって、互いに位相の異なる複数種類のパルス信号を生成するマルチフェーズジェネレータと、前記マルチフェーズジェネレータによって生成される前記複数種類のパルス信号を位相調整信号に応じて選択するセレクタと、が１チップに形成されてなり、前記複数種類のパルス信号のうち前記セレクタによって選択されたパルス信号を前記探触子から出力し、そのエコーとして前記探触子から入力されるアナログ信号をディジタル信号に変換することを特徴とする位相調整機能付きＡ／Ｄコンバータ。
【請求項４】
前記マルチフェーズジェネレータは、互いに位相の異なる複数種類のパルス信号を出力する電圧制御発振器と、この電圧制御発振器の出力の１つと基準信号との位相差を検出する位相差検出回路とを含み、前記位相差検出回路によって検出される位相差に応じて前記電圧制御発振器の発振周波数を制御することを特徴とする請求項１から３のいずれか１項に記載の位相調整機能付きＡ／Ｄコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は位相調整機能付きＡ／Ｄコンバータに関し、特に超音波診断装置に用いて好適な位相調整機能付きＡ／Ｄコンバータに関する。
【背景技術】
【０００２】
一般的な超音波診断装置について、図６を参照して説明する。同図に示されている超音波診断装置は、非特許文献１に開示されている。同図に示されている超音波診断装置において、送信器２０から出力されるパルス波は、探触子を介して診断対象に向けて送出される。診断対象からのエコー信号は、同じ探触子によって受信され、受信器３０に入力される。受信器３０では、受信信号が増幅され、検波器４０に送られる。検波器４０では受信信号についてアナログ信号からディジタル信号への変換が行われる。この検波器４０から出力されるディジタル信号は、ラインメモリ５０に記憶される。ラインメモリ５０に記憶されたデータは、読出されてスキャンコンバージョンメモリ６０に記憶され、それが読出されてディスプレイ画面７０等に表示される。
【０００３】
ところで、超音波診断装置においては、受信信号について整相加算が行われる。このことについて、図７を参照して説明する。同図に示されているように、複数個配列して設けられた受波素子１１からなる探触子によって、診断対象からのエコーを受信する。診断対象からのエコーの伝搬距離は、その到来方向θにより、受波素子毎に異なる。したがって、各素子によって受信されるパルスを同じ位相で加算する必要がある。これは整相加算と呼ばれている。この整相加算を実現するには、Ｎ番目から−Ｎ番目までの受波素子のうち、最も初めに到達するＮ番目の受波素子でのパルスを最も遅延させ、順にこの遅延量を減らす必要がある。
【０００４】
つまり、同図に示されている三角形にあたる遅延量を設定する。この遅延量により、すべての受波素子で受信したパルスは同じ位相で加算することができる。いま、ｉ番目の受波素子での遅延量をｔとすると、幾何学的な関係から、
ｔ＝｛（Ｎ＋ｉ）ｐｓｉｎθ｝／ｃ
となる。ただし、ｐは各素子の間隔、ｃは音速である。
【０００５】
このような整相加算を実現する方式として、アナログ方式と、ディジタル方式とがある。アナログ方式では、上記のように遅延量を設定した可変遅延素子を介して入力信号を入力しディジタル信号に変換する。例えば、図８に示されているように、各受波素子１１で受波し得られた信号を増幅器２で増幅した後に、そのアナログ信号をそのまま遅延線（ＤＬ）３に入力する。各遅延線３の遅延量を、上記のように設定することにより、適切な遅延時間分、遅れたエコー信号がＡ／Ｄ変換器４でディジタル信号に変換されることになる。こうすることにより、同図中のＤ１、Ｄ２、Ｄ３の各方向から到来する超音波を、Ｃ１、Ｃ２、Ｃ３それぞれのカーブのように遅延させたディジタル信号に変換することができる。よって、任意の方向から到来する超音波について、整相加算を実現することができる。
【０００６】
一方、ディジタル方式では、入力信号をディジタル信号に変換したディジタルデータを順次メモリに記憶しておき、メモリから読出す際に上記のように位相調整する。例えば、図９に示されているように、各受波素子で受信した信号を増幅器２で増幅し、Ａ／Ｄ変換器４でディジタル信号に変換した後、各受波素子に対応するディジタルメモリ５に記憶する。そして、各メモリのうち、超音波の到来方向に対応する位置のメモリからデータを読出す。具体的には、同図中のＣ１のカーブに対応する位置のメモリからデータを読出し、それらを加算することにより、Ｄ１方向から到来する超音波について、整相加算を実現することができる。同様に、同図中のＣ２のカーブに対応する位置のメモリからデータを読出して加算すればＤ２方向から到来する超音波、Ｃ３のカーブに対応する位置のメモリからデータを読出して加算すればＤ３方向から到来する超音波、について整相加算を実現することができる。
【非特許文献１】伊東正安、望月剛共著「超音波診断装置」コロナ社  ２００２年８月、ｐ．７６〜８０
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した従来技術では、整相加算を実現する場合に、上述したアナログ方式やディジタル方式を採用している。しかしながら、上述した方式を採用すると、可変遅延素子やメモリが必要になり、超音波診断装置の部品点数が増えるという欠点がある。
本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的は超音波診断装置に用いた場合に上記アナログ方式で用いる可変遅延素子を不要とし、かつ、上記ディジタル方式で用いるメモリを不要とすることで、ハードウェア量を削減することのできる位相調整機能付きＡ／Ｄコンバータを提供することである。
【課題を解決するための手段】
【０００８】
本発明の請求項１による位相調整機能付きＡ／Ｄコンバータは、超音波診断装置の探触子から入力されるアナログ信号をディジタル信号に変換するＡ／Ｄコンバータであって、互いに位相の異なる複数種類のパルス信号を生成するマルチフェーズジェネレータと、前記マルチフェーズジェネレータによって生成される前記複数種類のパルス信号を位相調整信号に応じて選択するセレクタと、前記複数種類のパルス信号のうち前記セレクタによって選択されたパルス信号を用いて前記アナログ信号をディジタル信号に変換するＡ／Ｄ変換回路と、が１チップに形成されてなることを特徴とする。このように構成されたチップを用いることにより、超音波診断装置の部品点数を削減することができる。
【０００９】
本発明の請求項２による位相調整機能付きＡ／Ｄコンバータは、請求項１において、前記セレクタと前記Ａ／Ｄ変換回路との組を複数含むことを特徴とする。このように構成されたチップを用いることにより、超音波診断装置の部品点数をより削減することができる。
本発明の請求項３による位相調整機能付きＡ／Ｄコンバータは、超音波診断装置の探触子から入力されるアナログ信号をディジタル信号に変換するＡ／Ｄコンバータであって、互いに位相の異なる複数種類のパルス信号を生成するマルチフェーズジェネレータと、前記マルチフェーズジェネレータによって生成される前記複数種類のパルス信号を位相調整信号に応じて選択するセレクタと、が１チップに形成されてなり、前記複数種類のパルス信号のうち前記セレクタによって選択されたパルス信号を前記探触子から出力し、そのエコーとして前記探触子から入力されるアナログ信号をディジタル信号に変換することを特徴とする。このように構成すれば、パルス信号の送信の際に位相調整することができる。
【００１０】
本発明の請求項４による位相調整機能付きＡ／Ｄコンバータは、請求項１から３のいずれか１項において、前記マルチフェーズジェネレータは、互いに位相の異なる複数種類のパルス信号を出力する電圧制御発振器と、この電圧制御発振器の出力の１つと基準信号との位相差を検出する位相差検出回路とを含み、前記位相差検出回路によって検出される位相差に応じて前記電圧制御発振器の発振周波数を制御することを特徴とする。このように構成することにより、Ａ／Ｄコンバータを容易に１チップに集積できる。
【発明の効果】
【００１１】
本発明によれば、マルチフェーズジェネレータやセレクタを１チップ化したものを超音波診断装置に用いることにより、上記アナログ方式で用いる可変遅延素子や上記ディジタル方式で用いるメモリが不要になるのでハードウェア量を削減できるという効果が得られる。さらに、本発明によれば、位相調整が精度良く制御できるという、高精度なディジタル方式の利点を保つことができるので、高速に動作するＡ／Ｄコンバータを使用する必要もないという効果がある。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下の説明において参照する各図では、他の図と同等部分は同一符号によって示されている。
（チップ内の回路構成）
図１に示されているように、互いに位相の異なる複数のパルスを出力するマルチフェーズジェネレータ４１と、このマルチフェーズジェネレータ４１から出力される複数のパルスについて位相調整のための選択信号ＳＥＬに応じて１つのパルスを選択して出力する位相セレクタ４２と、位相セレクタ４２において選択されて出力されたパルスによるタイミングでサンプリング動作し、アナログ信号をディジタル信号に変換するアナログディジタル変換回路（Ａ／Ｄ）４３とを含んで構成されている。そして、これらマルチフェーズジェネレータ４１、位相セレクタ４２、及び、アナログディジタル変換回路４３が１つのチップに収容されている。
【００１３】
マルチフェーズジェネレータ４１については、その構成例を後述する。このマルチフェーズジェネレータ４１の全ての出力は、位相セレクタ４２に入力される。
位相セレクタ４２は、周知のマルチプレクサを用いて構成することができる。位相セレクタ４２では、マルチフェーズジェネレータ４１から入力される複数のパルスについて、選択信号ＳＥＬの内容に応じて選択して出力する。この選択されたパルスがアナログディジタル変換回路４３に入力され、サンプリングのタイミングが決定される。
【００１４】
アナログディジタル変換回路４３は、アナログ信号Ａｉｎを入力とし、その信号レベルに応じたディジタル信号Ｄｏｕｔを出力する。
ここで、図１に示されている回路構成を有するチップは、探触子に含まれている受波素子に対応した数だけ、用意されることになる。そして、探触子の対応する受波素子が受信したアナログ信号を、チップ内のアナログディジタル変換回路４３によってディジタル信号に変換することになる。
このチップを複数個用いた場合でも、各チップには同じ基準信号ＡＤＣＫが入力されるので、各チップから出力されるパルスは所望の位相差を有していることになる。したがって、上記チップにおいて、位相セレクタ４２に入力する選択信号ＳＥＬによって適切なパルスを選択すれば、各受波素子によって得られるパルスを適切なタイミングでディジタル信号に変換することができる。
【００１５】
（マルチフェーズジェネレータの構成例）
ここで、マルチフェーズジェネレータ４１は、例えば、図２に示されているように構成すれば良い。同図において、マルチフェーズジェネレータ４１は、入力信号と基準信号ＡＤＣＫとの位相を比較して位相差を検出する位相比較器（ＰＣ）４１ａと、位相比較器４１ａによって検出される位相差に対応する電荷を充放電するチャージポンプ回路（ＣＰ）４１ｂと、チャージポンプ回路４１ｂの出力をフィルタリングするループフィルタ（ＬＦ）４１ｃと、ループフィルタ４１ｃの出力に応じて発振周波数が変わる電圧制御発振器（ＶＣＯ）４１ｄとを含んで構成されている。また、電圧制御発振器４１ｄの出力の一部は、位相比較器４１ａに入力されている。
【００１６】
電圧制御発振器４１ｄは、図３に示されているように、Ｋ段（Ｋは奇数）直列に接続したインバータＩＮＶ−１〜ＩＮＶ−Ｋを、最終段（第Ｋ段目）の出力を第１段目の入力に接続した構成になっている。そして、各段からのＫ本の出力がマルチフェーズジェネレータ４１の出力となり、位相セレクタ４２に入力される。位相セレクタ４２においては、上記各段の出力のうち１つのみが選択されて出力されることになる。
また、第１段目の出力は位相比較器４１ａに入力され、この位相比較器４１ａにおいて、第１段目の出力と基準信号ＡＤＣＫとの位相が比較される。このため、マルチフェーズジェネレータ４１の各出力は、互いに同期したものとなるので、上記チップを複数個用いた場合でも各チップ内のアナログディジタル変換回路４３におけるサンプリング動作が正しいタイミングで行われる。
【００１７】
（複数回路構成を１チップ化）
ところで、上記の回路構成を複数含んでいても良い。すなわち、図４に示されているように、Ｍ個（Ｍは自然数、以下同じ）の位相セレクタ４２−１〜４２−Ｍと、Ｍ個のアナログディジタル変換回路（Ａ／Ｄ）４３−１〜４３−Ｍと、単一のマルチフェーズジェネレータ４１とを１チップ化しても良い。この場合、位相セレクタ４２−ｉ（ｉ＝１〜Ｍ）とアナログディジタル変換回路４３−ｉ（ｉ＝１〜Ｍ）との組が複数個、１チップに含まれることになる。
そして、探触子を構成する受波素子の数に応じて、図４に示されているチップを複数個用意すれば良い。図４に示されている回路構成を有するチップを複数個用いた場合でも、各チップには同じ基準信号ＡＤＣＫが入力されるので、各チップから出力されるパルスは所望の位相差を有していることになる。よって、このように構成した場合でも、各チップ内のアナログディジタル変換回路４３におけるサンプリング動作が正しいタイミングで行われる。
【００１８】
（送信時の位相調整）
以上は、受信信号についての位相調整を行う場合について説明したが、送信時に位相調整を行っても良い。すなわち、上記の位相調整を、送信する際に行った場合でも、遅延量を正しく設定できることになる。この場合、図５に示されているように、マルチフェーズジェネレータ４１の出力を位相セレクタ４２で選択し、この選択した出力を探触子１０から送信する。一方、探触子１０によって受信した信号をアナログディジタル変換回路４３によってディジタル信号に変換すれば良い。アナログディジタル変換回路４３は、基準信号ＡＤＣＫによるタイミングで動作する。
【００１９】
（超音波診断装置）
以上説明した位相調整機能付きＡ／Ｄコンバータは、超音波診断装置に用いることができる。このＡ／Ｄコンバータを用いた超音波診断装置は、探触子から入力されるアナログ信号をディジタル信号に変換するＡ／Ｄ変換回路を有する超音波診断装置であり、互いに位相の異なる複数種類のパルス信号を生成するマルチフェーズジェネレータと、上記マルチフェーズジェネレータによって生成される上記複数種類のパルス信号を位相調整信号に応じて選択するセレクタとを含み、上記複数種類のパルス信号のうち上記セレクタによって選択されたパルス信号を用いて、上記探触子から入力されるアナログ信号をディジタル信号に変換する超音波診断装置である。このように構成すれば、上記アナログ方式で用いる可変遅延素子や上記ディジタル方式で用いるメモリが不要になるのでハードウェア量を削減できるので、少ないハードウェア量で、超音波診断装置での整相加算を実現できる。さらに、上記構成によれば、位相調整が精度良く制御できるという、高精度なディジタル方式の利点を保つことができるので、高速に動作するＡ／Ｄコンバータを使用する必要はない。
【産業上の利用可能性】
【００２０】
以上説明したように本発明では、マルチフェーズジェネレータと位相セレクタとＡ／Ｄ変換回路とを１チップに形成しているので、位相調整のための可変遅延素子やメモリが不要となり、少ないハードウェア量で、超音波診断装置での整相加算を実現することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明によるの実施の一形態による位相調整機能付きＡ／Ｄコンバータの構成を示すブロック図である。
【図２】マルチフェーズジェネレータの構成例を示すブロック図である。
【図３】電圧制御発振器の構成例を示すブロック図である。
【図４】図１の構成を複数設けた位相調整機能付きＡ／Ｄコンバータの構成を示すブロック図である。
【図５】本発明による位相調整機能付きＡ／Ｄコンバータにおいて送信時に位相調整する実施形態を示すブロック図である。
【図６】一般的な超音波診断装置の構成例を示すブロック図である。
【図７】整相加算を説明するため図である。
【図８】整相加算を実現するための従来の一構成例を示すブロック図である。
【図９】整相加算を実現するための従来の他の構成例を示すブロック図である。
【符号の説明】
【００２２】
２  増幅器
３  遅延線
４  Ａ／Ｄ変換器
５  ディジタルメモリ
１０  探触子
１１  受波素子
２０  送信器
３０  受信器
４０  検波器
４１  マルチフェーズジェネレータ
４１ａ  位相比較器
４１ｂ  チャージポンプ回路
４１ｃ  ループフィルタ
４１ｄ  電圧制御発振器
４２、４２−１〜４２−Ｍ  位相セレクタ
４３、４３−１〜４３−Ｍ  アナログディジタル変換回路
５０  ラインメモリ
６０  スキャンコンバージョンメモリ
７０  ディスプレイ画面
ＩＮＶ−１〜ＩＮＶ−Ｋ  インバータ
【図１】
2005143640.tif 000003
【図２】
2005143640.tif 000004
【図３】
2005143640.tif 000005
【図４】
2005143640.tif 000006
【図５】
2005143640.tif 000007
【図６】
2005143640.tif 000008
【図７】
2005143640.tif 000009
【図８】
2005143640.tif 000010
【図９】
2005143640.tif 000011