(57)【要約】【課題】  本発明は、デジタル信号処理装置及びデジタル信号ビット数削減方法に関し、デジタルデータのビット数を所望のビット数へ削減する際、ビット数削減前のデジタルデータが小刻みに変動する場合にも、安定したデジタル出力を得ることを目的とする。【解決手段】  デジタル信号のビット数を所望のビット数に削減変更するうえで、まず、ビット数削減前の元デジタル信号の基準時点におけるデータをホールド値としてメモリに記憶する。メモリのホールド値からの元デジタル信号の変動値が所定値に達しない場合は、メモリに記憶されるホールド値をそのままの値に保持し、一方、メモリのホールド値からの元デジタル信号の変動値が所定値に達した場合は、メモリに記憶されるホールド値をその時点での元デジタル信号のデータに更新する。そして、メモリのホールド値に基づいてビット数を削減し、ビット数削減後のデジタル信号を作成する。【選択図】  図２
2005159416.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号のビット数を下位ビットの削減により減らすデジタル信号処理装置であって、
ビット数削減前の元デジタル信号の基準時点におけるデータをホールド値として記憶する記憶手段と、
前記記憶手段に記憶されたホールド値からの前記元デジタル信号のデータの変動値が所定値に達しない場合は該記憶手段に記憶されるホールド値を保持し、前記記憶手段に記憶されたホールド値からの前記元デジタル信号のデータの変動値が所定値に達した場合は該記憶手段に記憶されるホールド値を該時点における前記元デジタル信号のデータに更新するホールド値設定手段と、
前記記憶手段に記憶されたホールド値に基づいてビット数の削減されたデジタル信号のデータを作成する新データ作成手段と、
を備えることを特徴とするデジタル信号処理装置。
【請求項２】
前記新データ作成手段は、前記記憶手段に記憶されたホールド値に対して下位ビットの切り捨て又は切り上げを行うことにより、ビット数の削減されたデジタル信号のデータを作成することを特徴とする請求項１記載のデジタル信号処理装置。
【請求項３】
デジタル信号のビット数を下位ビットの削減により減らすデジタル信号ビット数削減方法であって、
ビット数削減前の元デジタル信号の基準時点におけるデータをホールド値として記憶する記憶手段に記憶されたホールド値からの前記元デジタル信号のデータの変動値が所定値に達しない場合は該記憶手段に記憶されるホールド値を保持し、前記記憶手段に記憶されたホールド値からの前記元デジタル信号のデータの変動値が所定値に達した場合は該記憶手段に記憶されるホールド値を該時点における前記元デジタル信号のデータに更新するホールド値設定ステップと、
前記記憶手段に記憶されたホールド値に基づいてビット数の削減されたデジタル信号のデータを作成する新データ作成ステップと、
を備えることを特徴とするデジタル信号ビット数削減方法。
【請求項４】
前記新データ作成ステップは、前記記憶手段に記憶されたホールド値に対して下位ビットの切り捨て又は切り上げを行うことにより、ビット数の削減されたデジタル信号のデータを作成することを特徴とする請求項３記載のデジタル信号ビット数削減方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号処理装置及びデジタル信号ビット数削減方法に係り、特に、デジタル信号のビット数を下位ビットの削減により減らすうえで好適なデジタル信号処理装置及びデジタル信号ビット数削減方法に関する。
【背景技術】
【０００２】
従来より、半導体センサの出力特性を調整するデジタルトリミングを行うシステムが知られている（例えば、特許文献１参照）。このシステムは、センサ出力特性を調整するためのデータを記憶するデジタルメモリを有し、センサからのアナログ信号をＡＤコンバータ等でデジタル演算処理を行った後、デジタルメモリに書き込まれているトリミングデータに従ってセンサ出力の調整を行う。
【特許文献１】特開平１０−９６７４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記の如くデジタル演算処理によってデジタル信号が得られた後、そのデジタル信号が下位ビットの削減により所望のビット数へ（例えば１３ビットから１０ビットへ）変更されることがある。しかしながら、かかる変更が、デジタル演算処理により得られたデジタル信号（以下、元デジタル信号と称す）のデータそのものを基準にして下位ビットの切り捨てや切り上げにより行われるものとすると、その元デジタル信号が切り捨てや切り上げのためのしきい値近傍において小刻みに変動する場合には、ビット数削減後のデジタル信号も頻繁に変化することとなる。このため、かかるビット数の変更手法では、センサ出力が安定せず、リップル変動が生じ、その結果としてセンサ信号を用いたシステム制御が適切に行われない不都合が生じ得る。
【０００４】
本発明は、上述の点に鑑みてなされたものであり、デジタルデータのビット数を所望のビット数へ削減する際、ビット数削減前のデジタルデータが小刻みに変動する場合にも、安定したデジタル出力を得ることが可能なデジタル信号処理装置及びデジタル信号ビット数削減方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的は、請求項１に記載する如く、デジタル信号のビット数を下位ビットの削減により減らすデジタル信号処理装置であって、ビット数削減前の元デジタル信号の基準時点におけるデータをホールド値として記憶する記憶手段と、前記記憶手段に記憶されたホールド値からの前記元デジタル信号のデータの変動値が所定値に達しない場合は該記憶手段に記憶されるホールド値を保持し、前記記憶手段に記憶されたホールド値からの前記元デジタル信号のデータの変動値が所定値に達した場合は該記憶手段に記憶されるホールド値を該時点における前記元デジタル信号のデータに更新するホールド値設定手段と、前記記憶手段に記憶されたホールド値に基づいてビット数の削減されたデジタル信号のデータを作成する新データ作成手段と、を備えるデジタル信号処理装置により達成される。
【０００６】
また、上記の目的は、請求項３に記載する如く、デジタル信号のビット数を下位ビットの削減により減らすデジタル信号ビット数削減方法であって、ビット数削減前の元デジタル信号の基準時点におけるデータをホールド値として記憶する記憶手段に記憶されたホールド値からの前記元デジタル信号のデータの変動値が所定値に達しない場合は該記憶手段に記憶されるホールド値を保持し、前記記憶手段に記憶されたホールド値からの前記元デジタル信号のデータの変動値が所定値に達した場合は該記憶手段に記憶されるホールド値を該時点における前記元デジタル信号のデータに更新するホールド値設定ステップと、前記記憶手段に記憶されたホールド値に基づいてビット数の削減されたデジタル信号のデータを作成する新データ作成ステップと、を備えるデジタル信号ビット数削減方法により達成される。
【０００７】
請求項１及び３記載の発明において、記憶手段には、ビット数削減前の元デジタル信号の基準時点におけるデータがホールド値として記憶される。元デジタル信号のデータが記憶手段のホールド値から変動すると、その変動値が所定値に達しない場合は、記憶手段のホールド値はそのままの値に保持され、一方、その変動値が所定値に達した場合は、記憶手段のホールド値はその変動が生じた時点における元デジタル信号のデータに更新される。そして、記憶手段のホールド値に基づいてビット数削減が行われ、ビット数の削減されたデジタル信号データが作成される。かかる構成においては、ビット数の削減されたデジタル信号を作成するうえで基準となる記憶手段のホールド値は更新がなされるまで一の値に維持されるので、ビット数削減前の元デジタル信号が下位ビットにおいて小刻みに変動する場合にも、ビット数削減後のデジタル信号は安定したものとなる。
【０００８】
この場合、請求項２に記載する如く、請求項１記載のデジタル信号処理装置において、前記新データ作成手段は、前記記憶手段に記憶されたホールド値に対して下位ビットの切り捨て又は切り上げを行うことにより、ビット数の削減されたデジタル信号のデータを作成することとすればよい。
【０００９】
また、請求項４に記載する如く、請求項３記載のデジタル信号ビット数削減方法において、前記新データ作成ステップは、前記記憶手段に記憶されたホールド値に対して下位ビットの切り捨て又は切り上げを行うことにより、ビット数の削減されたデジタル信号のデータを作成することとすればよい。
【発明の効果】
【００１０】
請求項１乃至４記載の発明によれば、デジタルデータのビット数を所望のビット数へ削減する際、ビット数削減前のデジタルデータが小刻みに変動する場合にも、安定したデジタル出力を得ることができる。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の一実施例であるデジタル信号処理装置１０のシステム構成図を示す。本実施例のデジタル信号処理装置１０は、車両に搭載されており、車両の有するセンサから供給されるセンサ信号をデジタル処理する装置である。
【００１２】
図１に示す如く、本実施例の車載システムは、例えば車体前後或いは車体横方向に生ずる加速度や車両の重心軸回りに生ずるヨーレート，雰囲気温度等のアナログ量に応じた電気的なアナログ信号を接地電圧と電源電圧（例えば“５”Ｖ）との範囲で出力するセンサ１２を備えている。尚、センサ１２は、実用域のアナログ量が所定の電圧範囲（例えば“２”Ｖ〜“４”Ｖ等）に制限されるようにアナログ電圧を出力する。デジタル信号処理装置１０は、マイクロコンピュータ（以下、単にマイコンと称す）１４を備えている。センサ１２はマイコン１４に電気的に接続されており、その出力信号はマイコン１４に供給される。
【００１３】
マイコン１４は、Ａ／Ｄ変換器１６を有している。Ａ／Ｄ変換器１６は、マイコン１４に供給されたセンサ１２からのアナログ信号を所定のサンプリング周期で例えば１３ビットのデジタル信号に変換する機能を有している。マイコン１４は、また、補正量演算部１８を有している。補正量演算部１８は、Ａ／Ｄ変換器１６による１３ビットのデジタル信号を移動平均によりフィルタ処理した結果得られたデータについて、マイコン１４に内蔵されたＥＥＰＲＯＭ等の不揮発性メモリに書き込まれている補償量データ（デジタルトリミングデータ）に基づいて、所定のプログラムに従って感度や温度特性に関するデジタルトリミング演算を実行する。
【００１４】
マイコン１４は、更に、丸め部２０及びメモリ２２を有している。メモリ２２は、補正量演算部１８においてデジタル処理された結果得られた１３ビットのデジタル信号の、所定タイミングにおけるデータを記憶する読み書き可能なメモリである。丸め部２０は、後に詳述の如くメモリ２２に記憶されるデータの読み書きを実行すると共に、そのデータを用いて、補正量演算部１８においてデジタル処理された結果得られたデジタル信号のビット数を所望のビット数へ変更し、そのデジタル信号をマイコン１４の周辺機器へ供給する。具体的には、１３ビットのデジタル信号を下位ビットの削減により丸めることにより、例えば１０ビットのデジタル信号を作成し、周辺機器へ供給する。そして、その周辺機器は、マイコン１４から供給されたデジタル信号をセンサ１２の出力値として演算に用いて所定の制御を実行する。
【００１５】
図２は、１３ビットのデジタル信号を１０ビットのデジタル信号に丸める手法を説明するための図を示す。図２（Ａ）には補正量演算部１８においてデジタル処理された結果得られた１３ビットのデジタル信号（以下、元デジタル信号と称す）のデータの時間変化が、図２（Ｂ）には本実施例のデジタル信号処理装置１０と対比される手法によりビット数の削減されたデジタル信号のデータの時間変化が、図２（Ｃ）には本実施例のデジタル信号処理装置１０において用いられるホールド値データの時間変化が、また、図２（Ｄ）には本実施例の手法によりビット数の削減されたデジタル信号のデータの時間変化が、それぞれ示されている。尚、Ａ／Ｄ変換器１６のサンプリング周期およびマイコン１４の演算周期はそれぞれ図２に示す横軸において十分に短く（例えば１００μＳや１ｍＳ）、１３ビットの元デジタル信号のデータは１０ビットのデジタルデータに比較して十分に細かな分解能を有し、Ａ／Ｄ変換器１６及びマイコン１４は１３ビットのデジタル信号を処理する能力を有している。
【００１６】
ところで、デジタル信号のビット数を下位ビットの削減により所望のビット数に変更する場合において、かかる変更を元デジタル信号のデータそのものを基準にして下位ビットの切り捨てや切り上げにより行うことが考えられる。しかしながら、かかる手法（以下、対比例による手法と称す）では、元デジタル信号のデータが切り捨てや切り上げのためのしきい値近傍において小刻みに変動する場合、ビットの切り捨てや切り上げが行われた後のデジタル信号も頻繁にビット変化することとなる。例えば１３ビットから１０ビットへのビット数変更が行われる場合において、その変更が、１３ビットデジタル信号データのうち削除される下位３ビットの最上位ビット（１３ビットのデジタル信号のＬＳＢからＬＳＢを含めて３つ目のビット）が“０”である場合はその下位３ビットを切り捨てて残りの１０ビットデジタルデータをデジタル信号として得、一方、削除される下位３ビットの最上位ビットが“１”である場合はその下位３ビットを切り上げて残りの１０ビットデジタルデータに１ＬＳＢを加算した値をデジタル信号として得るものであるとすると、１３ビットの元デジタル信号のデータが図２（Ａ）に示す如く変動する場合には、ビット数削減後の１０ビットデジタル信号が図２（Ｂ）に示す如く頻繁に変化することとなる。この点、この対比例によるビット数変更手法では、センサ１２による１０ビットのセンサ出力が安定せず、かかるリップルの発生に起因してセンサ信号を用いたシステム制御が適切に行われない不都合が生じ得る。
【００１７】
そこで、本実施例のシステムは、デジタル信号のビット数を所望のビット数へ削減する際、ビット削減前の元デジタル信号のデータが小刻みに変動する場合にも、安定したデジタル出力を得る点に特徴を有している。以下、図２及び図３を参照して、本実施例の特徴部について説明する。
【００１８】
すなわち、本実施例のデジタル信号処理装置１０においては、ビット数変更を元デジタル信号のデータそのものを基準にしては行わない。具体的には、まず、元デジタル信号の、基準時点における１３ビットデジタルデータをホールド値としてメモリ２２に記憶する。また、メモリ２２のホールド値を元デジタル信号のデータ変動値の大きさに応じて更新する。尚、メモリ２２に記憶されるホールド値の初期値は、全ビット“０”であることとすればよい。そして、そのメモリ２２に記憶されている一定のホールド値を基準にして下位ビットの切り捨て又は切り上げを行うことによりビット数変更を行う。
【００１９】
例えば元デジタル信号が１３ビットのデジタル信号であり、１３ビットから１０ビットへのビット数変更が行われる構成において、その元デジタル信号が図２（Ａ）に示す如く変動し、１３ビットの元デジタル信号の、時刻ｔ１におけるデータ“００１１０１０００１１０１”がホールド値としてメモリ２２に記憶された場合には、以後、メモリ２２に記憶されるホールド値は、現に記憶されているホールド値“００１１０１０００１１０１”からの１３ビットの元デジタル信号のデータ変動値（差分）が１０ビットデジタルデータの１ＬＳＢに達しない場合はそのままの値に保持され、一方、上記したデータ変動値が１０ビットデジタルデータの１ＬＳＢに達した場合はその時点（図２において時刻ｔ２）で１０ビットデジタルデータの１ＬＳＢ分だけ加算又は減算した値（図２においてデータ“００１１０１００１０１０１”）に更新される（図２（Ｃ））。その後は同様の処理が行われ、メモリ２２に記憶されるホールド値は、更新されたホールド値からの元デジタル信号のデータ変動値の大きさに応じて更新される。
【００２０】
また、ビット数変更は、メモリ２２に記憶されている１３ビットのホールド値データのうち削除される下位３ビットの最上位ビットが“０”である場合はその下位３ビットを切り捨てて残りの１０ビットデジタルデータを１０ビットデジタル信号として得ることにより、一方、１３ビットのホールド値データのうち削除される下位３ビットの最上位ビットが“１”である場合はその下位３ビットを切り上げて残りの１０ビットデジタルデータに１ＬＳＢを加算した値を１０ビットデジタル信号として得ることにより実現される（図２（Ｄ））。
【００２１】
このように本実施例の手法においては、デジタル信号のビット数の所望のビット数への変更が、小刻みな変動が生じ得るビット数削減前の元デジタル信号のデータそのものを基準にすることなく、元デジタル信号のデータが所定以上に大きく変動するまでは一定に保持されるホールド値を基準にして行われる。
【００２２】
１３ビットの元デジタル信号が図２（Ａ）に示す如く変動するものとした場合は、時刻ｔ１からｔ２にかけては元デジタル信号のデータがホールド値“００１１０１０００１１０１”から１０ビットデジタルデータの１ＬＳＢ分の範囲内に収まるので、その間はホールド値は“００１１０１０００１１０１”に維持される。この場合には、その１３ビットのホールド値データのうち削除される下位３ビットの最上位ビットが“１”であるので、その下位３ビットが切り上げられ、残りの１０ビットデジタルデータ“００１１０１０００１”に１ＬＳＢを加算した値“００１１０１００１０”が１０ビットデジタル信号として得られる。
【００２３】
また、時刻ｔ２においては元デジタル信号のデータがホールド値“００１１０１０００１１０１”から１０ビットデジタルデータの１ＬＳＢ分だけ離間した値“００１１０１００１０１０１”に達するので、ホールド値は“００１１０１００１０１０１”に更新される。この場合には、その１３ビットのホールド値データのうち削除される下位３ビットの最上位ビットが“１”であるので、その下位３ビットが切り上げられ、残りの１０ビットデジタルデータ“００１１０１００１０”に１ＬＳＢを加算した値“００１１０１００１１”が１０ビットデジタル信号として得られる。時刻ｔ２以降は、元デジタル信号のデータがホールド値“００１１０１００１０１０１”から１０ビットデジタルデータの１ＬＳＢ分の範囲内に収まるので、ホールド値は“００１１０１００１０１０１”に維持され、１０ビットデジタル信号のデータは“００１１０１００１１”となる。
【００２４】
従って、本実施例のデジタル信号処理装置１０によれば、ビット数削減前の元デジタル信号のデータが小刻みに具体的にはホールド値からビット増加方向及びビット減少方向へ１０ビットデジタルデータの１ＬＳＢ分の範囲内で変動しても、一定値に維持されるホールド値を基準にして１０ビットデジタル信号が作成されるので、１３ビットから１０ビットへのデジタル信号のビット数変更により得られるビット数削減後の１０ビットのデジタル信号を安定したものとすることができる。
【００２５】
図３は、上記の機能を実現すべく、本実施例においてマイコン１４の有する丸め部２０が実行する制御ルーチンの一例のフローチャートを示す。図３に示すルーチンは、所定時間ごとに繰り返し起動されるルーチンである。図３に示すルーチンが起動されると、まずステップ１００の処理が実行される。
【００２６】
ステップ１００では、補正量演算部１８においてデジタル処理された結果得られた１３ビットの元デジタル信号の、メモリ２２に記憶されているホールド値からのデータ変動値が所定のしきい値ＳＨ０に達したか否かが判別される。尚、メモリ２２に記憶されるホールド値の初期値は全ビット“０”に設定される。また、所定のしきい値ＳＨ０は、ビット数の削減により得ようとしている１０ビットデジタルデータの１ＬＳＢ分に設定される。その結果、上記変動値が所定のしきい値ＳＨ０に達しない場合は、ステップ１０２がジャンプされて次にステップ１０４の処理が実行される。一方、上記変動値が所定のしきい値ＳＨ０に達した場合は、次にステップ１０２の処理が実行される。
【００２７】
ステップ１０２では、メモリ２２に記憶されるホールド値を、現時点のものから１０ビットデジタルデータの１ＬＳＢ分だけ加算又は減算した値に更新する処理が実行される。本ステップ１０２の処理が終了すると、次にステップ１０４の処理が実行される。
【００２８】
ステップ１０４では、メモリ２２に記憶されているホールド値に基づいてその下位ビットを切り捨て又は切り上げすることにより１３ビットから１０ビットへのデジタル信号のビット数変更を行い、１０ビットのデジタル信号を作成する処理が実行される。本ステップ１０４の処理が終了すると、今回のルーチンは終了される。
【００２９】
上記図３に示すルーチンによれば、ビット数削減前の１３ビットの元デジタル信号がホールド値から１０ビットデジタルデータの１ＬＳＢ分だけのデータ変動を起こすまでは一定に維持される１３ビットのホールド値に基づいて、その下位ビットの切り捨て又は切り上げにより１０ビットデジタル信号を作成することができる。従って、本実施例のデジタル信号処理装置１０によれば、１３ビットから１０ビットへのデジタル信号のビット数変更を行う際、ビット数削減前の元デジタル信号のデータが１０ビットデジタルデータの１ＬＳＢ分の範囲内で変動する場合にも、ビット数削減後の１０ビットデジタル信号を不用意に変動させることはなく、安定した１０ビットデジタル信号を得ることが可能となっている。
【００３０】
このため、本実施例のシステムにおいては、マイコン１４のＡ／Ｄ変換後における１０ビットのセンサ出力を、１３ビットの元デジタル信号のデータの小刻みな変動に対しても安定させることができ、これにより、周辺機器等におけるセンサ１２の出力を用いたシステム制御をリップル変動を伴うことなく適切に行うことが可能となっている。
【００３１】
尚、上記の実施例においては、メモリ２２が特許請求の範囲に記載した「記憶手段」に相当していると共に、マイコン１４の有する丸め部２０が、上記図３に示すルーチン中ステップ１００及び１０２の処理を実行することにより特許請求の範囲に記載した「ホールド値設定手段」及びホールド値設定ステップ」が、ステップ１０４の処理を実行することにより特許請求の範囲に記載した「新データ作成手段」及び「新データ作成ステップ」が、それぞれ実現されている。
【００３２】
ところで、上記の実施例においては、ビット数の削減された１０ビットのデジタル信号を、１３ビットのホールド値の下位ビットに応じてその切り捨て・切り上げを行うことにより作成することとしているが、具体的には、ホールド値の削除される下位３ビットの最上位ビットが“０”である場合は切り捨てを行い、その最上位ビットが“１”である場合は切り上げを行うことにより作成することとしているが、本発明はこれに限定されるものではなく、１３ビットホールド値の下位３ビットに関係なく、単にその下位３ビットを切り捨てることにより作成することとしてもよく、また、単にその下位３ビットを切り上げることにより作成することとしてもよい。
【００３３】
また、上記の実施例においては、メモリ２２に記憶されるホールド値の更新を、現状のホールド値からの１３ビット元デジタル信号の変動値がビット増加方向又はビット減少方向においてビット数削減後のデジタル信号と同一のビット数である１０ビットデジタルデータの１ＬＳＢ分に達した場合に行うこととしているが、変動値のしきい値は１０ビットデジタルデータの１ＬＳＢに限定されるものではなく、任意の値に設定することとしてもよい。但し、１０ビットのデジタル信号を得るうえでは、その変動値のしきい値を１０ビットデジタルデータの１ＬＳＢ近傍に設定することが望ましい。
【００３４】
また、上記の実施例においては、メモリ２２に記憶されるホールド値の更新後データを、更新前データに１０ビットデジタルデータの１ＬＳＢ分だけを加算又は減算した値に設定することとしているが、本発明はこれに限定されるものではなく、ホールド値の更新後データとして、メモリ２２に記憶されているホールド値からの１３ビット元デジタル信号のデータ変動値そのものを更新前データに加算又は減算した値を用いることとしてもよい。
【００３５】
更に、上記の実施例においては、センサ１２の出力するアナログ信号をマイコン１４のＡ／Ｄ変換器１６でＡ／Ｄ変換することにより得られる１３ビットのデジタル信号を１０ビットのデジタル信号にビット数変更することとしているが、本発明はセンサ出力に限らず、センサ出力以外のデジタル信号をビット数削減する場合に適用することも可能である。また、本発明は１３ビットから１０ビットへのビット数変更に限らず、１２ビットから１０ビットへのビット数変更や１０ビットから８ビットへのビット数変更等、他のビット数削減に適用することも可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施例であるデジタル信号処理装置のシステム構成図である。
【図２】１３ビットのデジタル信号を１０ビットのデジタル信号に丸める手法を説明するための図である。
【図３】本実施例のデジタル信号処理装置において実行される制御ルーチンのフローチャートである。
【符号の説明】
【００３７】
１０  デジタル信号処理装置
１２  センサ
１４  マイコン
１６  Ａ／Ｄ変換器
２０  丸め部
２２  メモリ
【図１】
2005159416.tif 000003
【図２】
2005159416.tif 000004
【図３】
2005159416.tif 000005