(57)【要約】【課題】  注目画素のデータを、周辺画素のデータを反映したデータに変換する画像処理装置のコストを低減する。【解決手段】  注目画素がＤ２２である場合に、第１フレームでは、自画素のＤ２２の元のデータｄ２２と周辺画素Ｄ１２，Ｄ２１のデータｄ１２，ｄ２１とを反映した注目画素Ｄ２２のデータｄ２２を作成する。また、第２フレームでは、自画素のＤ２２の元のデータｄ２２と周辺画素Ｄ２３，Ｄ３２のデータｄ２３，ｄ３２とを反映した注目画素Ｄ２２のデータｄ２２を作成する。【選択図】  図１
2005136592.tif 000002
【特許請求の範囲】
【請求項１】
入力画像データにおける注目画素のデータを、演算によって、当該注目画素のデータと当該注目画素の周辺に位置する所定個の周辺画素のデータとを反映したデータに変換する画像処理方法において、
所定数の連続するフレームをフレーム群とし、
前記所定個の周辺画素を、演算対象として前記フレーム群内のいずれかのフレームに同数ずつ割り当て、
前記フレーム群内のそれぞれのフレームについて、割り当てられた周辺画素のデータと注目画素のデータとを用いて演算を実行する
ことを特徴とする画像処理方法。
【請求項２】
入力画像データにおける注目画素のデータを、演算によって、当該注目画素のデータと当該注目画素の周辺に位置する所定個の周辺画素のデータとを反映したデータに変換する画像処理方法において、
所定数の連続するフレームをフレーム群とし、
前記所定個の周辺画素および注目画素を、演算対象として前記フレーム群内のいずれかのフレームに同数ずつ割り当て、
前記フレーム群内のそれぞれのフレームについて、割り当てられた周辺画素のデータを用いて、または割り当てられた周辺画素および注目画素のデータを用いて演算を実行する
ことを特徴とする画像処理方法。
【請求項３】
演算を、演算対象のデータのそれぞれに対してあらかじめ定められている重みを付けて、重みが付けられた各データを加算する演算とする
請求項１または請求項２記載の画像処理方法。
【請求項４】
入力画像データにおける各画素のデータは多色データであり、
演算対象の画素の多色データのうちの特定色のデータを用いて、当該特定色の注目画素のデータを作成する
請求項１、２または３記載の画像処理方法。
【請求項５】
入力画像データにおける注目画素のデータを、演算によって、当該注目画素のデータと当該注目画素の周辺に位置する所定個の周辺画素のデータとを反映したデータに変換する画像処理装置において、
所定数の連続するフレームをフレーム群とした場合のフレーム群内のそれぞれのフレームについて、所定個の周辺画素のうちの複数の周辺画素のデータと注目画素のデータとを入力して記憶する複数の記憶手段と、
前記記憶手段に記憶されているデータを用いて演算を実行する複数の演算手段と、
それぞれのフレームについて、フレーム群内の他のフレームにおける周辺画素とは位置が異なる周辺画素のデータを前記記憶手段に入力させる制御を行う制御手段と
を備えたことを特徴とする画像処理装置。
【請求項６】
入力画像データにおける注目画素のデータを、演算によって、当該注目画素のデータと当該注目画素の周辺に位置する所定個の周辺画素のデータとを反映したデータに変換する画像処理装置において、
所定数の連続するフレームをフレーム群とした場合のフレーム群内のそれぞれのフレームについて、所定個の周辺画素のうちの複数の周辺画素のデータを入力して、または、複数の周辺画素のデータと注目画素のデータとを入力して記憶する複数の記憶手段と、
前記記憶手段に記憶されているデータを用いて演算を実行する複数の演算手段と、
それぞれのフレームについて、フレーム群内の他のフレームにおける周辺画素とは位置が異なる周辺画素のデータを前記記憶手段に入力させる制御を行う制御手段と
を備えたことを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データにおける注目画素のデータを、周辺画素のデータを反映したデータに変換する画像処理方法および画像処理装置に関する。
【背景技術】
【０００２】
マイクロコンピュータ等を含む処理装置や画像データを蓄積する画像蓄積装置から出力される画像データを、表示装置などの出力装置に出力する際に、画像データにおける所定の画素のデータを、周辺画素のデータを反映したデータに変換することが要求されることがある。例えば、処理装置が扱う画像を構成する画素の数が、表示装置が表示可能な画素数よりも多い場合には、画素数を減らす画像処理すなわち間引き処理が実行される。
【０００３】
間引き処理として、一般に、処理対象である注目画素のデータに、注目画素に隣接する複数の周辺画素のデータを反映する方法が採用される（例えば、特許文献１参照）。周辺画素のデータを注目画素のデータに反映する方法として、図９に例示する画素の配列に対して、例えば式（１）に示す演算処理を施す方法がある。なお、Ｄｘｘ（ｘｘは位置を示す数値）は画素を示す符号であるが、以下、Ｄｘｘの画素のデータをｄｘｘと表記する。
【０００４】
ｄ２２’＝（ｄ１２＋ｄ２１＋ｄ２３＋ｄ３２）／８＋ｄ２２／２    ・・・（１）
【０００５】
式（１）の右辺において、ｄ１２，ｄ２１，ｄ２３，ｄ３２は、それぞれ、各周辺画素Ｄ１２，Ｄ２１，Ｄ２３，Ｄ３２のデータとしての輝度を示し、ｄ２２は注目画素Ｄ２２の輝度を示す。また、式（１）の左辺が、周辺画素Ｄ１２，Ｄ２１，Ｄ２３，Ｄ３２のデータｄ１２，ｄ２１，ｄ２３，ｄ３２が反映された注目画素Ｄ２２のデータｄ２２’を示す。
【０００６】
【特許文献１】特開２０００−３３２９９４号公報（段落００３４〜００３６、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般に、処理装置や画像蓄積装置は、出力装置に対して各画素のデータをシリアル出力したり１ライン毎にデータを出力する。よって、処理装置や画像蓄積装置と出力装置との間に間引き処理を行う画像処理装置を設置した場合には、画像処理装置に対して各画素のデータがシリアルに入力されるたり１ライン毎にデータが入力される。すると、例えば式（１）にもとづく間引き処理を実行するために、最後に入力される画素のデータ（例えば、ｄ３２）が入力されるときまで、式（１）による演算の対象となる他の画素のデータ（例えば、ｄ１２，ｄ２１，ｄ２２，ｄ２３）を保存しておく必要がある。従って、最後に入力される画素のデータも含めると、画像処理を施すために１つの注目画素について少なくとも５データ分の記憶素子を画像処理装置に設ける必要がある。画像処理装置において多数の記憶素子を設けることから、画像処理装置のコストが上昇する。
【０００８】
また、所定のクロック信号に同期して式（１）の右辺の除算処理を実行する場合には、図１０に示すように、各記憶素子３１〜３５と加算器５１との間に、各記憶素子３１〜３５に対応させて除算処理を実行する各演算素子４１〜４５が設けられる。その場合、記憶素子３１〜３５の数の増加に伴って演算素子４１〜４５の数も増加するので、そのことからも、画像処理装置のコストが上昇する。
【０００９】
また、多数の行電極と列電極とがマトリクス状に配置されている表示装置を、このような画像処理装置を用いて駆動する場合に、複数列について並行処理を行うように構成されることが多いが、列電極数（列数）の増大に伴って記憶素子３１〜３５や演算素子４１〜４５の数が飛躍的に増大するので、コストの上昇が甚だしい。
【００１０】
そこで、本発明は、注目画素のデータを、周辺画素のデータを反映したデータに変換する装置および方法であって、コストを低減させることができる画像処理方法および画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の画像処理方法は、画像データにおける注目画素のデータを、演算によって、注目画素のデータと注目画素の周辺に位置する所定個（例えば４個または８個）の周辺画素のデータとを反映したデータに変換する画像処理方法であって、所定数（例えば２または４フレーム）の連続するフレームをフレーム群とし、所定個（例えば２個）の周辺画素を、演算対象としてフレーム群内のいずれかのフレームに同数ずつ（例えば２個または４個ずつ）割り当て、フレーム群内のそれぞれのフレームについて、割り当てられた周辺画素のデータと注目画素のデータとを用いて演算を実行することを特徴とする。なお、注目画素のデータを、注目画素のデータと周辺画素のデータとを反映したデータに変換するとは、元の注目画素のデータと周辺画素のデータとに対して所定の演算を施し、演算結果を、新たな注目画素のデータとすることである。
【００１２】
本発明の他の態様の画像処理方法は、画像データにおける注目画素のデータを、演算によって、注目画素のデータと注目画素の周辺に位置する所定個（例えば８個）の周辺画素のデータとを反映したデータに変換する画像処理方法であって、所定数（例えば３フレーム）の連続するフレームをフレーム群とし、所定個の周辺画素および注目画素（例えば計９画素）を、演算対象としてフレーム群内のいずれかのフレームに同数ずつ（例えば３個ずつ）割り当て、フレーム群内のそれぞれのフレームについて、割り当てられた周辺画素のデータを用いて、または割り当てられた周辺画素および注目画素のデータを用いて演算を実行することを特徴とする。
【００１３】
演算は、例えば、演算対象のデータのそれぞれに対してあらかじめ定められている重みを付けて、重みが付けられた各データを加算する演算である。
【００１４】
入力画像データにおける各画素のデータは多色データ（例えばＲ、Ｇ、Ｂデータ）であり、演算対象の画素の多色データのうちの特定色のデータを用いて、当該特定色の注目画素のデータを作成する方法であってもよい。
【００１５】
本発明の画像処理装置は、入力画像データにおける注目画素のデータを、演算によって、当該注目画素のデータと当該注目画素の周辺に位置する所定個の周辺画素のデータとを反映したデータに変換する画像処理装置において、所定数の連続するフレーム（実施の形態１において２フレーム、実施の形態３において４フレーム）をフレーム群とした場合のフレーム群内のそれぞれのフレームについて、所定個（実施の形態１では４個、実施の形態３では８個）の周辺画素のうちの複数（実施の形態１，３では２個）の周辺画素のデータと注目画素のデータとを入力して記憶する複数の記憶手段と、記憶手段に記憶されているデータを用いて演算を実行する複数の演算手段と、それぞれのフレームについて、フレーム群内の他のフレームにおける周辺画素とは位置が異なる周辺画素のデータを記憶手段に入力させる制御を行う制御手段とを備えたことを特徴とする。なお、所定個の周辺画素のそれぞれは、フレーム群内のいずれかのフレームに演算対象として割り当てられる。
【００１６】
本発明の他の態様の画像処理装置は、入力画像データにおける注目画素のデータを、演算によって、当該注目画素のデータと当該注目画素の周辺に位置する所定個の周辺画素のデータとを反映したデータに変換する画像処理装置において、所定数の連続するフレーム（実施の形態２において３フレーム）をフレーム群とした場合のフレーム群内のそれぞれのフレームについて、所定個（実施の形態２では８個）の周辺画素のうちの複数（実施の形態２では３個）の周辺画素のデータを入力して、または、複数の周辺画素のデータ（実施の形態２では２個）と注目画素のデータとを入力して記憶する複数の記憶手段と、記憶手段に記憶されているデータを用いて演算を実行する複数の演算手段と、それぞれのフレームについて、フレーム群内の他のフレームにおける周辺画素とは位置が異なる周辺画素のデータを記憶手段に入力させる制御を行う制御手段とを備えたことを特徴とする画像処理装置。なお、所定個の周辺画素および注目画素（実施の形態２では計９画素）のそれぞれは、フレーム群内のいずれかのフレームに演算対象として割り当てられる。
【発明の効果】
【００１７】
本発明によれば、演算対象の周辺画素が複数フレームに分散されるので、１つのフレームについての演算量を減らすことができる。その結果、周辺画素のデータを記憶する記憶素子を低減させることができ、画像処理装置のコストを低減させることができる。
【発明を実施するための最良の形態】
【００１８】
（実施の形態１）図１は、本発明の画像処理装置において使用される画像処理方法の一例を示す説明図である。本実施の形態では、表示装置に表示される画像を例にする。図１において楕円は画素を示す。マイクロコンピュータ等を含む処理装置や画像データを蓄積する画像蓄積装置から図１に例示するように各画素のデータが出力された場合に、図１に破線で示す楕円で示される画素が間引かれて表示装置に出力される。そして、注目画素がＤ２２である場合に、第１フレームでは、式（２）による演算で、自画素のＤ２２の元のデータｄ２２と周辺画素Ｄ１２，Ｄ２１のデータｄ１２，ｄ２１とが反映された注目画素Ｄ２２のデータｄ２２’’が作成される。また、第２フレームでは、式（３）による演算で、自画素のＤ２２の元のデータｄ２２と周辺画素Ｄ２３，Ｄ３２のデータｄ２３，ｄ３２とが反映された注目画素Ｄ２２のデータｄ２２’’が作成される。なお、本実施の形態では、以下、注目画素のデータに周辺画素のデータを反映する場合の周辺画素のデータには、注目画素のデータも含まれるとする。
【００１９】
ｄ２２’’＝（ｄ１２＋ｄ２１）／４＋ｄ２２／２            ・・・（２）
【００２０】
ｄ２２’’＝（ｄ２３＋ｄ３２）／４＋ｄ２２／２            ・・・（３）
【００２１】
さらに、第３フレームでは式（２）を用い第４フレームでは式（３）を用いるというように、奇数フレームでは式（２）を用いて注目画素Ｄ２２のデータｄ２２’’が作成され、偶数フレームでは式（３）を用いて注目画素Ｄ２２のデータｄ２２’’が作成される。式（２）が用いられるフレームと式（３）が用いられるフレームとが交互になることによって、連続する２フレームの演算結果は、上記の式（１）を用いた場合と同じになる。フレームは所定の周期で順に表示装置に表示される画像であり、フレーム周波数は例えば６０〜１００Ｈｚ程度である。表示装置において、そのような周期で画像が更新される場合には、全てのフレームについて式（１）を用いた演算による画像処理を行ったときとを比較したときに、本実施の形態における画像処理方法を用いたときに、表示装置の観察者に対して、ほぼ同等の品質で画像を視認させることができる。
【００２２】
図２は、表示装置に画像を表示させるための駆動装置の回路構成例を示すブロック図である。ここでは、表示装置（図示せず）として、ソース線とゲート線が直交配置されたマトリクス型のＴＦＴ液晶パネルが用いられる場合を例にするが、表示装置はＴＦＴ液晶パネルに限られず、ＳＴＮ液晶パネルや有機ＥＬパネルなど他の表示装置を用いた場合でも、本発明を適用することができる。また、図２に示す回路は、１チップまたは数チップのＬＳＩで実現することができる。
【００２３】
ＭＰＵインタフェース部１１は、駆動装置外のＭＰＵからのコマンドおよびデータ（表示データ）を受信し、コマンドをコントローラ（制御部）１３に出力し、データを画像メモリ１２に出力する。制御部１３は、駆動のタイミングを示す信号等を発生する。発振回路１７は、駆動のタイミングを規定するクロック信号を発生して制御部１３、スイッチ部２１，２２，２３、記憶素子３１，３２，３３、演算回路４１，４２，４３および加算器５１に供給する。画像メモリ１２は、ＭＰＵインタフェース部１１を介してＭＰＵから受信したデータを一時格納するためのＲＡＭである。制御部１３は、画像メモリ１２の書込アドレスおよび読出アドレスの管理も行う。電源回路１８は、複数の電圧レベルの液晶駆動用電圧（駆動電圧）を発生して、ソース線を駆動するソース出力部（データドライバ）１５およびゲート線を駆動するゲート出力部（ゲートドライバ）１６に供給する。
【００２４】
画像処理部１４は、注目画素のデータを、周辺画素のデータを反映した表示データに変換する回路である。画像処理部１４は、変換後の各表示データをソース出力部１５に出力する。ソース出力部１５は、１ライン分の表示データに応じた駆動電圧をソース線に印加する。
【００２５】
図３は、画像処理部１４の回路構成例を示すブロック図である。ここでは、画像メモリ１２から、１フレーム分の画素のデータがディジタルデータとして１ライン毎に出力される場合を例にする。すなわち、図１に示す例では、横方向１行分の画素のデータ（図１に示す例では５画素分のデータ）が一括して画像メモリ１２から出力される。また、図３に示す画像処理部１４は、例えば、ＭＰＵ側から出力される画像データによる画像を構成する画素のマトリクスにおける各列に１つずつ設けられる。図１に示す例では、５列分の、すなわち５個の画像処理部１４が設けられる。
【００２６】
図３に示す回路において、スイッチ部２１には、画像メモリ１２から出力されるデータｄ２２が入力される。より具体的には、図１に示す画素配列を例にすると、画像メモリ１２において、画素Ｄ２２が含まれる列のデータを出力する信号線にスイッチ部２２が接続される。スイッチ部２２には、画像メモリ１２から出力されるデータｄ１２およびデータｄ２３が入力される。より具体的には、図１に示す画素配列を例にすると、画像メモリ１２において、画素Ｄ１２が含まれる列のデータを出力する信号線と画素Ｄ２３が含まれる列のデータを出力する信号線とにスイッチ部２２が接続される。また、図３に示す回路において、スイッチ部２３には、画像メモリ１２から出力されるデータｄ２１およびデータｄ３２が入力される。より具体的には、図１に示す画素配列を例にすると、画像メモリ１２において、画素Ｄ２１が含まれる列のデータを出力する信号線と画素Ｄ３２が含まれる列のデータを出力する信号線とにスイッチ部２３が接続される。スイッチ部２１は、制御部１３からの選択指示信号に応じて、入力側のデータを出力側に通過させる。セレクタとして働くスイッチ部２２，２３は、制御部１３からの選択指示信号に応じて、２つの入力データのうちのいずれかのデータを出力側に通過させる。
【００２７】
制御部１３は、第１フレームの画像データが画像メモリ１２から読み出されているときに、データｄ２２がスイッチ部２１を通過するようにスイッチ部２１に選択指示信号を与える。図１に示す例では、第１フレームの第２ラインのデータが画像メモリ１２から出力されているときに選択指示信号を与える。また、第１フレームの画像データが画像メモリ１２から読み出されているときには、制御部１３は、データｄ１２がスイッチ部２２を通過するようにスイッチ部２２に選択指示信号を与える。図１に示す例では、第１フレームの第１ラインのデータが画像メモリ１２から出力されているときに選択指示信号を与える。そして、制御部１３は、データｄ２１がスイッチ部２３を通過するようにスイッチ部２３に選択指示信号を与える。図１に示す例では、第１フレームの第２ラインのデータが画像メモリ１２から出力されているときに選択指示信号を与える。
【００２８】
第２フレームの画像データが画像メモリ１２から読み出されているときに、制御部１３は、データｄ２２がスイッチ部２１を通過するようにスイッチ部２１に選択指示信号を与える。図１に示す例では、第２フレームの第２ラインのデータが画像メモリ１２から出力されているときに選択指示信号を与える。また、第２フレームの画像データが画像メモリ１２から読み出されているときには、制御部１３は、データｄ２３がスイッチ部２２を通過するようにスイッチ部２２に選択指示信号を与える。図１に示す例では、第２フレームの第２ラインのデータが画像メモリ１２から出力されているときに選択指示信号を与える。そして、制御部１３は、データｄ３２がスイッチ部２３を通過するようにスイッチ部２３に選択指示信号を与える。図１に示す例では、第１フレームの第３ラインのデータが画像メモリ１２から出力されているときに選択指示信号を与える。
【００２９】
記憶素子３１はスイッチ部２１から出力されるデータ（データｄ２２）を記憶し、記憶素子３２はスイッチ部２２から出力されるデータ（データｄ１２またはデータｄ２３）を記憶し、記憶素子３３はスイッチ部２３から出力されるデータ（データｄ２１またはデータｄ３２）を記憶する。
【００３０】
演算回路４１は、記憶素子３１に記憶されていたデータ（データｄ２２）を１／２する除算の演算を実行する。例えば、記憶素子２１に記憶されていたデータを下位方向に１ビットシフトしたデータを演算結果として出力する。また、演算回路４２は、記憶素子３２に記憶されていたデータ（データｄ１２またはデータｄ２３）を１／４する演算を実行する。例えば、記憶素子２２に記憶されていたデータを下位方向に２ビットシフトしたデータを演算結果として出力する。そして、演算回路４３は、記憶素子３３に記憶されていたデータ（データｄ２１またはデータｄ３２）を１／４する演算を実行する。例えば、記憶素子２３に記憶されていたデータを下位方向に２ビットシフトしたデータを演算結果として出力する。なお、図３に示す演算回路４１，４２，４２のブロック内において、（１／２）等の表記は演算内容を示す。なお、演算回路４１，４２，４３が実行する演算は、記憶素子２１，２２，２３に記憶されているデータに対してあらかじめ定められている重み（ここでは、１／２または１／４）を付ける演算に相当する。
【００３１】
加算器５１は、演算回路４１，４２，４３の演算結果を加算する演算を行って、加算結果をソース出力部１５に出力する。なお、加算器５１が加算結果を出力するタイミングは、例えば、記憶素子３１，３２，３３のうちで最後にデータが入力される記憶素子に、データが入力された後、演算回路４１，４２，４３が演算を実行するためのクロック数のクロック信号が発振回路１７から出力され、加算器５１が加算処理を実行するためのクロック数のクロック信号が発振回路１７から出力されたときである。加算器５１の出力は、注目画素Ｄ２２のデータｄ２２に対して、周辺画素Ｄ１２，Ｄ２１，Ｄ２２のデータｄ１２，ｄ２１，ｄ２２、または周辺画素Ｄ２３，Ｄ３２，Ｄ２２のデータｄ２３，ｄ３２，ｄ２２が反映された変換後のデータｄ２２’’である。すなわち、上記の式（２）または式（３）による演算が施された変換後のデータｄ２２’’である。なお、周辺画素としての画素Ｄ２２のデータｄ２２は、画像メモリ１２から出力された画素Ｄ２２のデータである。
【００３２】
図１０に示す従来の構成と図３に示す本実施の形態の構成とを比較すると、本実施の形態の方が記憶素子および演算回路の数が減っている。スイッチ部２１，２２，２３を追加する必要はあるが、特に記憶素子の数が減っているので、表示装置を駆動する駆動装置の回路規模が小さくなる。その結果、駆動装置のコストが低減する。
【００３３】
なお、本実施の形態では、１フレーム群を構成する所定数の連続するフレームの数は２である。また、所定個の周辺画素の数は４である。そして、それぞれのフレーム群における奇数フレームでは演算対象の周辺画素として画素Ｄ１２，Ｄ２１が割り当てられ、偶数フレームでは演算対象の周辺画素として画素Ｄ２３，Ｄ３２が割り当てられ、フレーム群内の一のフレームにおける演算対象の周辺画素の位置は、他のフレームにおける演算対象の周辺画素の位置とは異なっている。従って、制御部１３は、それぞれのフレームについて、フレーム群内の他のフレームにおけるいずれの周辺画素の位置とも異なっている位置（重複しない位置）の周辺画素のデータを記憶素子２２，２３に入力させる制御を行っている。
【００３４】
（実施の形態２）図４は、本発明の画像処理装置において使用される画像処理方法の他の例を示す説明図である。図４に示す例でも破線の楕円で示される画素が間引かれる。また、注目画素がＤ２２である場合に、第１フレームでは、式（４）による演算で、周辺画素Ｄ１１，Ｄ２３，Ｄ３２のデータｄ１１，ｄ２３，ｄ３２が反映された注目画素Ｄ２２のデータｄ２２’’が作成される。また、第２フレームでは、式（５）による演算で、周辺画素Ｄ１２，Ｄ２１，Ｄ３３のデータｄ１２，ｄ２１，ｄ３３が反映された注目画素Ｄ２２のデータｄ２２’’が作成され、第３フレームでは、式（６）による演算で、自画素のＤ２２の元のデータｄ２２と周辺画素Ｄ１３，Ｄ３１のデータｄ１３，ｄ３１とが反映された注目画素Ｄ２２のデータｄ２２’’が作成される。なお、本実施の形態でも、以下、注目画素のデータに周辺画素のデータを反映する場合の周辺画素のデータには、注目画素のデータも含まれるとする。
【００３５】
ｄ２２’’＝（ｄ１１＋ｄ２３＋ｄ３２）／３                  ・・・（４）
【００３６】
ｄ２２’’＝（ｄ１２＋ｄ２１＋ｄ３３）／３                  ・・・（５）
【００３７】
ｄ２２’’＝（ｄ１３＋ｄ２２＋ｄ３１）／３                  ・・・（６）
【００３８】
さらに、第４フレームでは式（４）を用い、第５フレームでは式（５）を用い、第６フレームでは式（６）を用いるというように、（３ｎ＋１）番目のフレーム（ｎは０または正の整数）では式（４）を用いて注目画素Ｄ２２のデータｄ２２’’が作成され、（３ｎ＋２）番目のフレームでは式（５）を用いて注目画素Ｄ２２のデータｄ２２’’が作成され、（３ｎ＋３）番目のフレームでは式（６）を用いて注目画素Ｄ２２のデータｄ２２’’が作成される。式（４）〜（６）が用いられるフレームが順になることによって、連続する３フレームの演算結果は、全てのフレームについて式（７）を用いた場合と同じになる。
【００３９】
ｄ２２’＝（ｄ１１＋ｄ１２＋ｄ１３＋ｄ２１＋ｄ２２＋ｄ２３＋ｄ３１＋ｄ３２＋ｄ３３）／９                  ・・・（７）
【００４０】
本実施の形態でも、図２に示すような駆動装置を用いることができるが、本実施の形態では、画像処理部１４の回路は、例えば図５のブロック図に示すようになる。本実施の形態でも、画像メモリ１２から、１フレーム分の画素のデータがディジタルデータとして１ライン毎に出力される。また、図５に示す画像処理部１４は、例えば、ＭＰＵ側から出力される画像データによる画像を構成する画素のマトリクスにおける各列に１つずつ設けられる。図５に示す回路において、セレクタとして働くスイッチ部２１には、画像メモリ１２から出力されるデータｄ１１、データｄ１２およびデータｄ１３が入力される。スイッチ部２２には、画像メモリ１２から出力されるデータｄ２３、データｄ２１およびデータｄ２２が入力される。スイッチ部２３には、画像メモリ１２から出力されるデータｄ３２、データｄ３３およびデータｄ３１が入力される。セレクタとして働くスイッチ部２１，２２，２３は、制御部１３１からの選択指示信号に応じて、３つの入力データのうちのいずれかのデータを出力側に通過させる。制御部１３１は、実施の形態１における制御部１３と同等の機能を有するものであるが、制御部１３１が、スイッチ２１，２２，２３に与える選択指示信号を出力するタイミングは、制御部１３が制御するタイミングとは異なる。
【００４１】
第１フレームの画像データが画像メモリ１２から読み出されているときには、制御部１３１は、データｄ１１がスイッチ部２１を通過するようにスイッチ部２１に選択指示信号を与える。また、データｄ２３がスイッチ部２２を通過するようにスイッチ部２２に選択指示信号を与える。そして、データｄ３２がスイッチ部２３を通過するようにスイッチ部２３に選択指示信号を与える。
【００４２】
第２フレームの画像データが画像メモリ１２から読み出されているときには、制御部１３１は、データｄ１２がスイッチ部２１を通過するようにスイッチ部２１に選択指示信号を与える。また、データｄ２１がスイッチ部２２を通過するようにスイッチ部２２に選択指示信号を与える。そして、データｄ３３がスイッチ部２３を通過するようにスイッチ部２３に選択指示信号を与える。
【００４３】
第３フレームの画像データが画像メモリ１２から読み出されているときには、制御部１３１は、データｄ１３がスイッチ部２１を通過するようにスイッチ部２１に選択指示信号を与える。また、データｄ２２がスイッチ部２２を通過するようにスイッチ部２２に選択指示信号を与える。そして、データｄ３１がスイッチ部２３を通過するようにスイッチ部２３に選択指示信号を与える。
【００４４】
記憶素子３１はスイッチ部２１から出力されるデータ（データｄ１１、データｄ１２またはデータｄ１３）を記憶し、記憶素子３２はスイッチ部２２から出力されるデータ（データｄ２３、データｄ２１またはデータｄ２２）を記憶し、記憶素子３３はスイッチ部２３から出力されるデータ（データｄ３２、データｄ３３またはデータｄ３１）を記憶する。
【００４５】
本実施の形態では、演算回路４１は、記憶素子３１に記憶されていたデータ（データｄ１１、データｄ１２またはデータｄ１３）を１／３する演算を実行する。また、演算回路４２は、記憶素子３２に記憶されていたデータ（データｄ２３、データｄ２１またはデータｄ２２）を１／３する演算を実行する。そして、演算回路４３は、記憶素子３３に記憶されていたデータ（データｄ３２、データｄ３３またはデータｄ３１）を１／３する演算を実行する。加算器５１は、演算回路４１，４２，４３の演算結果を加算してソース出力部１５に出力する。
【００４６】
加算器５１の出力は、注目画素Ｄ２２のデータｄ２２に対して、周辺画素Ｄ１１，Ｄ２３，Ｄ３２のデータｄ１１，ｄ２３，ｄ３２、もしくは周辺画素Ｄ１２，Ｄ２１，Ｄ３３のデータｄ１２，ｄ２１，ｄ３３、または周辺画素Ｄ１３，Ｄ２２，Ｄ３１のデータｄ１３，ｄ２２，ｄ３１が反映された変換後のデータｄ２２’’である。すなわち、上記の式（４）、式（５）または式（６）による演算が施された変換後のデータｄ２２’’である。なお、周辺画素としての画素Ｄ２２のデータｄ２２は、画像メモリ１２から出力された画素Ｄ２２のデータである。
【００４７】
なお、本実施の形態では、演算回路４１，４２，４３と加算器５１とを含む演算手段が、第１フレームおよび第２フレームについて、複数の周辺画素のデータのみを対象として演算を実行している。また、第３フレームについて、周辺画素のデータと当該フレーム内の注目画素のデータとを対象として演算を実行している。
【００４８】
全てのフレームについて式（７）による演算を用いた場合には、９個の記憶素子および演算回路が必要である。しかし、本実施の形態では、３個の記憶素子および演算回路を設ければよい。スイッチ部２１，２２，２３を追加する必要はあるが、特に記憶素子の数が減っているので、表示装置を駆動する駆動装置の回路規模が小さくなる。その結果、駆動装置のコストが低減する。
【００４９】
（実施の形態３）図６は、本発明の画像処理装置において使用される画像処理方法のさらに他の例を示す説明図である。図６に示す例でも破線の楕円で示される画素が間引かれる。また、注目画素がＤ２２である場合に、第１フレームでは、式（８）による演算で、自画素のＤ２２の元のデータｄ２２と周辺画素Ｄ１２，Ｄ３３のデータｄ１２，ｄ３３が反映された注目画素Ｄ２２のデータｄ２２’’が作成される。第２フレームでは、式（９）による演算で、自画素のＤ２２の元のデータｄ２２と周辺画素Ｄ２１，Ｄ１３のデータｄ２１，ｄ１３が反映された注目画素Ｄ２２のデータｄ２２’’が作成される。第３フレームでは、式（１０）による演算で、自画素のＤ２２の元のデータｄ２２と周辺画素Ｄ２３，Ｄ３１のデータｄ２３，ｄ３１が反映された注目画素Ｄ２２のデータｄ２２’’が作成される。第４フレームでは、式（１１）による演算で、自画素のＤ２２の元のデータｄ２２と周辺画素Ｄ３２，Ｄ１１のデータｄ３２，ｄ１１が反映された注目画素Ｄ２２のデータｄ２２’’が作成される。なお、本実施の形態でも、以下、注目画素のデータに周辺画素のデータを反映する場合の周辺画素のデータには、注目画素のデータも含まれるとする。
【００５０】
ｄ２２’’＝４×ｄ１２／９＋ｄ３３／９＋４×ｄ２２／９          ・・・（８）
【００５１】
ｄ２２’’＝４×ｄ２１／９＋ｄ１３／９＋４×ｄ２２／９          ・・・（９）
【００５２】
ｄ２２’’＝４×ｄ２３／９＋ｄ３１／９＋４×ｄ２２／９          ・・・（１０）
【００５３】
ｄ２２’’＝４×ｄ３２／９＋ｄ１１／９＋４×ｄ２２／９          ・・・（１１）
【００５４】
さらに、第５フレームでは式（８）を用い、第６フレームでは式（９）を用い、第７フレームでは式（１０）を用い、第８フレームでは式（１１）を用いるというように、（４ｎ＋１）番目のフレーム（ｎは０または正の整数）では式（８）を用いて注目画素Ｄ２２のデータｄ２２’’が作成され、（４ｎ＋２）番目のフレームでは式（９）を用いて注目画素Ｄ２２のデータｄ２２’’が作成され、（４ｎ＋３）番目のフレームでは式（１０）を用いて注目画素Ｄ２２のデータｄ２２’’が作成され、（４ｎ＋４）番目のフレームでは式（１１）を用いて注目画素Ｄ２２のデータｄ２２’’が作成される。式（８）〜（１１）が用いられるフレームが順になることによって、連続する４フレームの演算結果は、全てのフレームについて式（１２）を用いた場合と同じになる。
【００５５】
ｄ２２’＝（ｄ１２＋ｄ２１＋ｄ２３＋ｄ３２）／９＋（ｄ１１＋ｄ１３＋ｄ３１＋ｄ３３）／３６＋４×ｄ２２／９                  ・・・（１２）
【００５６】
本実施の形態でも、図２に示すような駆動装置を用いることができるが、本実施の形態では、画像処理部１４の回路は、例えば図７のブロック図に示すようになる。本実施の形態でも、画像メモリ１２から、１フレーム分の画素のデータがディジタルデータとして１ライン毎に出力される。また、図７に示す画像処理部１４は、例えば、ＭＰＵ側から出力される画像データによる画像を構成する画素のマトリクスにおける各列に１つずつ設けられる。図７に示す回路において、スイッチ部２１には、画像メモリ１２から出力されるデータｄ２２が入力される。スイッチ部２２には、画像メモリ１２から出力されるデータｄ１２、データｄ２１、データｄ２３およびデータｄ３２が入力される。スイッチ部２３には、画像メモリ１２から出力されるデータｄ３３、データｄ１３、データｄ３１およびデータｄ１１が入力される。本実施の形態では、スイッチ部２１は、制御部１３２からの選択指示信号に応じて、入力側のデータを出力側に通過させる。セレクタとして働くスイッチ部２２，２３は、制御部１３２からの選択指示信号に応じて、４つの入力データのうちのいずれかのデータを出力側に通過させる。制御部１３２は、実施の形態１における制御部１３と同等の機能を有するものであるが、制御部１３２が、スイッチ２１，２２，２３に与える選択指示信号を出力するタイミングは、制御部１３が制御するタイミングとは異なる。
【００５７】
制御部１３２は、第１フレームの画像データが画像メモリ１２から読み出されているときに、データｄ２２がスイッチ部２１を通過するようにスイッチ部２１に選択指示信号を与える。また、第１フレームの画像データが画像メモリ１２から読み出されているときには、制御部１３２は、データｄ１２がスイッチ部２２を通過するようにスイッチ部２２に選択指示信号を与える。さらに、データｄ３３がスイッチ部２３を通過するようにスイッチ部２３に選択指示信号を与える。
【００５８】
制御部１３２は、第２フレームの画像データが画像メモリ１２から読み出されているときに、データｄ２２がスイッチ部２１を通過するようにスイッチ部２１に選択指示信号を与える。また、第２フレームの画像データが画像メモリ１２から読み出されているときには、制御部１３２は、データｄ２１がスイッチ部２２を通過するようにスイッチ部２２に選択指示信号を与える。さらに、データｄ１３がスイッチ部２３を通過するようにスイッチ部２３に選択指示信号を与える。
【００５９】
制御部１３２は、第３フレームの画像データが画像メモリ１２から読み出されているときに、データｄ２２がスイッチ部２１を通過するようにスイッチ部２１に選択指示信号を与える。また、第３フレームの画像データが画像メモリ１２から読み出されているときには、制御部１３２は、データｄ２３がスイッチ部２２を通過するようにスイッチ部２２に選択指示信号を与える。さらに、データｄ３１がスイッチ部２３を通過するようにスイッチ部２３に選択指示信号を与える。
【００６０】
制御部１３２は、第４フレームの画像データが画像メモリ１２から読み出されているときに、データｄ２２がスイッチ部２１を通過するようにスイッチ部２１に選択指示信号を与える。また、第４フレームの画像データが画像メモリ１２から読み出されているときには、制御部１３２は、データｄ３２がスイッチ部２２を通過するようにスイッチ部２２に選択指示信号を与える。さらに、データｄ１１がスイッチ部２３を通過するようにスイッチ部２３に選択指示信号を与える。
【００６１】
記憶素子３１はスイッチ部２１から出力されるデータ（データｄ２２）を記憶し、記憶素子３２はスイッチ部２２から出力されるデータ（データｄ１２、データｄ２１、データｄ２３またはデータｄ３２）を記憶し、記憶素子３３はスイッチ部２３から出力されるデータ（データｄ３３、データｄ１３、データｄ３１またはデータｄ１１）を記憶する。
【００６２】
本実施の形態では、演算回路４１は、記憶素子３１に記憶されていたデータ（データｄ２２）を４／９する演算を実行する。また、演算回路４２は、記憶素子３２に記憶されていたデータ（データｄ１２、データｄ２１、データｄ２３またはデータｄ３２）を４／９する演算を実行する。そして、演算回路４３は、記憶素子３３に記憶されていたデータ（データｄ３３、データｄ１３、データｄ３１またはデータｄ１１）を１／９する演算を実行する。加算器５１は、演算回路４１，４２，４３の演算結果を加算してソース出力部１５に出力する。
【００６３】
加算器５１の出力は、注目画素Ｄ２２のデータｄ２２に対して、周辺画素Ｄ１２，Ｄ３３，Ｄ２２のデータｄ１２，ｄ３３，ｄ２２、周辺画素Ｄ２１，Ｄ１３，Ｄ２２のデータｄ２１，ｄ１３，ｄ２２、周辺画素Ｄ２３，Ｄ３１，Ｄ２２のデータｄ２３，ｄ３１，ｄ２２、または周辺画素Ｄ３２，Ｄ１１，Ｄ２２のデータｄ３２，ｄ１１，ｄ２２が反映された変換後のデータｄ２２’’である。すなわち、上記の式（８）、式（９）、式（１０）または式（１１）による演算が施された変換後のデータｄ２２’’である。なお、周辺画素としての画素Ｄ２２のデータｄ２２は、画像メモリ１２から出力された画素Ｄ２２のデータである。
【００６４】
全てのフレームについて式（１２）による演算を用いた場合には、９個の記憶素子および演算回路が必要である。しかし、本実施の形態では、３個の記憶素子および演算回路を設ければよい。スイッチ部２１，２２，２３を追加する必要はあるが、特に記憶素子の数が減っているので、表示装置を駆動する駆動装置の回路規模が小さくなる。その結果、駆動装置のコストが低減する。
【００６５】
（実施の形態４）図８は、本発明の画像処理装置において使用される画像処理方法のさらに他の例を示す説明図である。本実施の形態では、特に、処理装置側からＲ（赤），Ｇ（緑），Ｂ（青）のそれぞれのデータが出力される場合に着目する。図８（Ａ）は、処理装置側から出力される各画素Ｄ１１〜Ｄ３４のデータを示す。図８（Ｂ）は、表示装置の画素を示している。図８（Ｂ）に示す例では、Ｄ１１，Ｄ１３，Ｄ２２，Ｄ２４，Ｄ３１，Ｄ３３は赤発色を行う画素であり、Ｄ１２，Ｄ１４，Ｄ２１，Ｄ２３，Ｄ３２，Ｄ３４は緑発色を行う画素である。
【００６６】
図８（Ｂ）に示す画素配置を有する表示装置を用いた場合に、処理装置側から表示装置の画素の発色に関わらず、全ての画素についてＲ，Ｇ，Ｂデータが出力されるときには、駆動装置は、処理装置側から入力したデータを、表示装置の画素に合わせて変換する必要がある。例えば、表示装置においてＤ２２の画素は赤発色を行う画素であるから、処理装置側から入力されたＲ，Ｇ，Ｂデータを、Ｒデータのみのデータに変換する必要がある。そのような場合に、上記の実施の形態１〜３を使用することができる。
【００６７】
実施の形態１を使用する場合には、画素Ｄ２２に注目すると、表示装置に与えるデータを作成するために、処理装置側から入力した画素Ｄ２２のＲのデータｄ２２に、周辺画素（注目画素を含む）Ｄ１２，Ｄ２１，Ｄ２２，Ｄ２３，Ｄ３２のＲのデータｄ１２，ｄ２１，ｄ２２，ｄ２３，ｄ３２を反映させればよい。図８（Ｂ）に示すように、表示装置に表示されるときに、処理装置側から入力された周辺画素（注目画素を含まない）Ｄ１２，Ｄ２１，Ｄ２３，Ｄ３２のＲのデータｄ１２，ｄ２１，ｄ２３，ｄ３２は間引かれる（表示に使用されない）ことになるが、それらのデータは、画素Ｄ２２に反映されているので、表示品位の劣化を抑えることができる。
【００６８】
実施の形態１を使用する場合に限らず、実施の形態２または実施の形態３を使用して、図８（Ａ）に例示されたような処理装置側から入力したデータにもとづいて、図８（Ｂ）に例示されたような画素配置を有する表示装置に出力されるべきデータとして、周辺画素のデータを反映したデータを作成することができる。
【００６９】
なお、ここでは、表示装置における赤発色する画素を例にしたが、緑発色する画素についても、上記の実施の形態１〜３を使用することによって、表示装置に出力されるべきデータとして、周辺画素のデータを反映したデータを作成することができる。さらに、図８（Ｂ）では示されていない青発色する画素についても、上記の実施の形態１〜３を使用することによって、表示装置に出力されるべきデータとして、周辺画素のデータを反映したデータを作成することができる。
【００７０】
また、図８（Ｂ）に示す例では、表示装置において、１つの画素は１色であるが、２色であってもよい。例えば、表示装置における画素Ｄ２２が、赤発色する領域と青発色する領域とを有し、周辺画素Ｄ１２，Ｄ２１，Ｄ２３，Ｄ３２が赤発色する領域を有していない場合に、表示装置における画素Ｄ２２の赤発色する領域に出力されるデータについて上記の実施の形態１を使用し、画素Ｄ２２の青発色する領域に対しては、処理装置側から入力した画素Ｄ２２のＢのデータをそのまま（または面積に応じて輝度を落として）表示装置に出力すればよい。
【００７１】
以上に説明したように、上記の各実施の形態では、注目画素のデータを、周辺画素のデータを反映したデータに変換する場合に、周辺画素のデータを注目画素のデータに反映させるための演算処理を複数フレームに亘って分散させるようにしたので、すなわち、所定の複数フレームを１周期としてそれぞれの周期内における各フレームで異なる画素を周辺画素として演算を行っているので、回路規模の増大を抑えることができる。
【００７２】
なお、上記の実施の形態１〜３では、３つの演算方法を例示したが、本発明が適用可能な演算方法はそれらに限られず、実施の形態１〜３の場合とは異なる周辺画素の選定の仕方、周辺画素のフレームへの割り当ての仕方、および実施の形態１〜３の場合とは異なる周辺画素のデータの重み付けすなわち反映の程度を使用した方法であってもよい。また、本発明の画像処理方法が適用された画像処理装置をＩＣ（ＬＳＩ）に形成された回路として実現することができ、さらに、本発明を、そのようなＩＣを表示素子に組み込んだ表示パネルとして具体化することもできる。
【００７３】
また、上記の実施の形態２では、注目画素は、フレーム群内の１つのフレームに割り当てられているが、上記の各実施の形態の場合とは異なる周辺画素の割り当て方法を用いた場合に、フレーム群内の２つ以上のフレームに割り当てられてもよい。
【００７４】
また、上記の実施の形態では、以下のような画像処理装置等も開示されている。
（１）演算手段が、記憶手段に記憶されているデータに対してあらかじめ定められている重みを付ける演算を行う演算回路と、それぞれの演算回路による演算結果を加算する加算器とを含む構成の画像処理装置。
【００７５】
（２）本発明の画像処理装置を内蔵した表示駆動装置や画像表示装置。画像処理装置を内蔵した表示駆動装置は、例えば表示装置を駆動する駆動回路ＩＣ（ＬＳＩ）であり、画像処理装置を内蔵した画像表示装置は、例えば液晶表示素子に対して画像処理装置としての駆動回路が組み込まれた液晶表示パネルである。
【産業上の利用可能性】
【００７６】
本発明は、画像データを表示装置などの出力装置に出力する際に、画素間引きなど周辺画素のデータを反映した注目画素のデータを作成する場合に適用することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明の画像処理方法の一例を示す説明図。
【図２】駆動装置の回路構成例を示すブロック図。
【図３】実施の形態１の画像処理部の回路構成例を示すブロック図。
【図４】本発明の画像処理方法の他の例を示す説明図。
【図５】実施の形態２の画像処理部の回路構成例を示すブロック図。
【図６】本発明の画像処理方法のさらに他の例を示す説明図。
【図７】実施の形態３の画像処理部の回路構成例を示すブロック図。
【図８】本発明の画像処理方法のさらに他の例を示す説明図。
【図９】画素の配列例示す説明図。
【図１０】記憶素子に対応させて演算素子が設けられている構成を示すブロック図。
【符号の説明】
【００７８】
１１    ＭＰＵインタフェース
１２    画像メモリ
１３，１３１，１３２  制御部
１４    画像処理部
１５    ソース出力部
１６    ゲート出力部
１７    発振回路
１８    電源回路
２１，２２，２３  スイッチ部
３１，３２，３３  記憶素子
４１，４２，４３  演算回路
５１    加算器
【図１】
2005136592.tif 000003
【図２】
2005136592.tif 000004
【図３】
2005136592.tif 000005
【図４】
2005136592.tif 000006
【図５】
2005136592.tif 000007
【図６】
2005136592.tif 000008
【図７】
2005136592.tif 000009
【図８】
2005136592.tif 000010
【図９】
2005136592.tif 000011
【図１０】
2005136592.tif 000012