(57)【要約】【課題】  後続工程で酸素を含んだガスを使用しても酸化問題が発生せず、下部電極からの漏れ電流が改善され、後続工程でＴｉＮまたは仕事関数の高いＲｕを上部に使用することが可能となるキャパシタ、これを備えた半導体素子およびその製造方法を提供する。【解決手段】  アルミニウムを含む金属よりなる下部電極と、酸素を含む反応ガスによって下部電極上に形成された誘電体層と、誘電体層上に形成された上部電極とを含むスタック型キャパシタ、ならびにそのキャパシタを備えた半導体素子およびその製造方法。【選択図】    図３
2005136414.tif 000002
【特許請求の範囲】
【請求項１】
アルミニウムを含む金属よりなる下部電極と、
酸素を含む反応ガスによって前記下部電極上に形成された誘電体層と、
前記誘電体層上に形成された上部電極と、を含むことを特徴とするキャパシタ。
【請求項２】
前記下部電極は、チタンアルミニウム窒化物（ＴｉＡｌＮ）またはタンタルアルミニウム窒化物(ＴａＡＩＮ)を含む物質からなることを特徴とする請求項１に記載のキャパシタ。
【請求項３】
前記上部電極が、ルテニウム（Ｒｕ）またはチタン(Ｔｉ）を含む物質からなることを特徴とする請求項１に記載のキャパシタ。
【請求項４】
前記誘電体層が、ＬａＯxまたはＨｆＯx（ｘは０ないし３）を含む物質からなることを特徴とする請求項１に記載のキャパシタ。
【請求項５】
ゲート構造と能動領域とを備える半導体基板と、
前記能動領域上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、アルミニウムを含む金属よりなる下部電極と、
前記下部電極上に形成された誘電体層と、
前記誘電体層上に形成された上部電極と、
前記層間絶縁膜内に設けられ、前記能動領域と前記下部電極とを電気的に連結するためのプラグと、を含むことを特徴とするキャパシタを備えた半導体素子。
【請求項６】
前記プラグが、シリコンを含む物質からなることを特徴とする請求項５に記載のキャパシタを備えた半導体素子。
【請求項７】
前記下部電極が、ＴｉＡｌＮまたはＴａＡＩＮを含む物質からなることを特徴とする請求項５に記載のキャパシタを備えた半導体素子。
【請求項８】
前記誘電体層が、ＬａＯxまたはＨｆＯx（ｘは０ないし３）を含むことを特徴とする請求項５に記載のキャパシタを備えた半導体素子。
【請求項９】
前記上部電極は、ＲｕまたはＴｉＮを含む物質よりなることを特徴とする請求項５に記載のキャパシタを備えた半導体素子。
【請求項１０】
ゲート構造と能動領域とを含む半導体基板と、
前記能動領域上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された下部電極と、
前記下部電極上に形成された誘電体層と、
前記誘電体層上に形成された上部電極と、
前記層間絶縁膜内に設けられ、前記ソースおよびドレイン領域と前記下部電極とを電気的に連結するためのプラグと、
前記プラグ上に形成されたアルミニウムを含む金属からなる拡散防止膜と、を含むことを特徴とするキャパシタを備えた半導体素子。
【請求項１１】
前記プラグが、シリコンを含む物質からなることを特徴とする請求項１０に記載のキャパシタを備えた半導体素子。
【請求項１２】
前記拡散防止膜が、ＴｉＡｌＮまたはＴａＡＩＮを含む物質からなることを特徴とする請求項１０に記載のキャパシタを備えた半導体素子。
【請求項１３】
前記下部電極が、ＲｕまたはＴｉを含む物質からなることを特徴とする請求項１０に記載のキャパシタを備えた半導体素子。
【請求項１４】
前記誘電体層がＬａＯxまたはＨｆＯx（ｘは０ないし３）を含むことを特徴とする請求項１０に記載のキャパシタを備えた半導体素子。
【請求項１５】
前記上部電極は、ＲｕまたはＴｉＮを含む物質よりなることを特徴とする請求項１０に記載のキャパシタを備えた半導体素子。
【請求項１６】
半導体基板上にゲート構造と能動領域とを形成する段階と、
前記半導体基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜内に前記能動領域を電気的に連結するためのプラグを形成する段階と、
前記プラグと前記層間絶縁膜上にモールド酸化層を形成する段階と、
前記モールド酸化層を所定形状にパターニングした後、前記プラグ上にアルミニウムを含む物質で下部電極を形成する段階と、
前記下部電極の上に順次に誘電体層および上部電極を形成する段階と、を含むことを特徴とするキャパシタを備えた半導体素子の製造方法。
【請求項１７】
前記アルミニウムを含む物質で形成された下部電極が、ＴａＡＩＮを含む物質からなることを特徴とする請求項１６に記載のキャパシタを備えた半導体素子の製造方法。
【請求項１８】
前記アルミニウムを含む物質で形成された下部電極が、ＴｉＡｌＮを含む物質からなることを特徴とする請求項１６に記載のキャパシタを備えた半導体素子の製造方法。
【請求項１９】
前記下部電極を形成する方法は、
前記プラグが形成された前記半導体基板上にＴｉＡ4（ＡはＦ，Ｃｌ，ＩまたはＢｒのハロゲン元素を意味する。）とアルミニウムリガンドの混合ガスを流してＴｉＡｌが形成され、生成されるＨＡとＣＯ2とはガスの形で排出される段階と、
ＮＨ3ガスを前記ＴｉＡｌに流してＴｉＡｌＮが形成され、生成されるＨＡはガスの形で排出されることによりＴｉＡｌＮを形成する段階と、を含むことを特徴とする請求項１８に記載のキャパシタを備えた半導体素子の製造方法。
【請求項２０】
前記誘電体層が、ＬａＯxまたはＨｆＯx（ｘは０ないし３）を含むことを特徴とする請求項１６に記載のキャパシタを備えた半導体素子の製造方法。
【請求項２１】
前記プラグが、Ｓｉを含む物質からなることを特徴とする請求項１６に記載のキャパシタを備えた半導体素子の製造方法。
【請求項２２】
前記モールド酸化層が、ＳｉＯ2を含むことを特徴とする請求項１６に記載のキャパシタを備えた半導体素子の製造方法。
【請求項２３】
半導体基板上にゲート構造とソースおよびドレイン領域とを形成する段階と、
前記半導体基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜内に前記ソースおよびドレイン領域を電気的に連結するためのプラグを形成する段階と、
前記プラグ上にアルミニウムを含む物質で拡散防止膜を形成する段階と、
前記拡散防止膜と前記層間絶縁膜の上にモールド酸化層を形成する段階と、
前記モールド酸化層を所定形状にパターニングした後、前記プラグ上に下部電極を形成する段階と、
前記下部電極上に順次に誘電体層および上部電極を形成する段階と、を含むことを特徴とするキャパシタを備えた半導体素子の製造方法。
【請求項２４】
前記アルミニウムを含む拡散防止膜が、ＴａＡＩＮを含む物質からなることを特徴とする請求項２３に記載のキャパシタを備えた半導体素子の製造方法。
【請求項２５】
前記アルミニウムを含む拡散防止膜が、ＴｉＡｌＮを含む物質からなることを特徴とする請求項２３に記載のキャパシタを備えた半導体素子の製造方法。
【請求項２６】
前記拡散防止膜を形成する方法は、
前記プラグが形成された前記半導体基板上にＴｉＡ4（ＡはＦ，Ｃｌ，ＩまたはＢｒのハロゲン元素を意味する。）とアルミニウムリガンドの混合ガスを流してＴｉＡｌが形成され、生成されるＨＡとＣＯ2とはガスの形で排出される段階と、
ＮＨ3ガスを前記ＴｉＡｌに流してＴｉＡｌＮが形成され、生成されるＨＡはガスの形で排出されることによりＴｉＡｌＮを形成する段階と、を含むことを特徴とする請求項２５に記載のキャパシタを備えた半導体素子の製造方法。
【請求項２７】
前記誘電体層が、ＬａＯxまたはＨｆＯx（ｘは０ないし３）を含むことを特徴とする請求項２３に記載のキャパシタを備えた半導体素子の製造方法。
【請求項２８】
前記上部電極は、ＲｕまたはＴｉＮを含んだ物質よりなることを特徴とする請求項２３に記載のキャパシタを備えた半導体素子の製造方法。
【請求項２９】
前記モールド酸化層が、ＳｉＯ2を含むことを特徴とする請求項２３に記載のキャパシタを備えた半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ、それを備えた半導体素子およびその製造方法に係り、より詳細には、下部電極をアルミニウムドープされたメタル(Ａｌ-ｄｏｐｅｄ  ｍｅｔａｌ)で形成したスタック型キャパシタ、それを備えた半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
半導体素子の高集積化に伴って、メモリセルにおけるキャパシタが占める面積が減少している。その結果、セルキャパシタンスが減少し、これはＤＲＡＭ(ｄｙｎａｍｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ)の集積度を増加させる場合に深刻な障害となる。
【０００３】
このようなセルキャパシタンスの減少による問題点を克服するためには、キャパシタの面積を確保しなければならない。このために、下部電極の形態をシリンダまたは半球状に形成することによって空間的な領域を増やすか、高誘電率を有する誘電体薄膜を開発してキャパシタの誘電体薄膜に適用することによって、キャパシタの容量を増加させるための研究が活発に進行しつつある。
【０００４】
この時、キャパシタの容量を増加させるために、高誘電定数を有する物質を酸素を含む反応ガスを利用して誘電体薄膜を形成するため、キャパシタを形成する工程における酸化は非常に深刻な問題となる。
【０００５】
図１は、従来の高誘電定数を有する誘電体薄膜を使用して構成されたキャパシタ構造を備える半導体素子を説明するための概略的な断面図である。
【０００６】
図１に示すように、従来の半導体素子１０は、半導体基板１２、半導体基板１２内に所定の間隔をおいて形成されたソースおよびドレイン領域１４、ソースおよびドレイン領域１４に電気的に連結されたゲート構造１６、層間絶縁を行うための層間絶縁膜(ＩＬＤ：ｉｎｔｅｒｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃ)１９、ＩＬＤ１９上に順次に形成された下部電極２２、高誘電定数を有する誘電体層２４および上部電極２６を備える。また、導電性プラグ１８が、ＩＬＤ１９を貫通して下部電極２２とソースおよびドレイン領域１４を電気的に連結しており、拡散防止膜としてＴｉＮ層２０が導電性プラグ１８上に形成されている。
【０００７】
図１に示した従来のキャパシタ構造において、下部電極２２は、一般的にＴｉＮで形成されている。ところが、高誘電定数を有する誘電体層２４は蒸着時にＯ3ガスを反応ガスとして使用するために、誘電体層２４の下部に位置する下部電極２２を形成するＴｉＮが容易に酸化されてＴｉＮ内部にストレスが発生する。これによって、ゲートスタックが崩れて高誘電定数を有する誘電体層２４が形成されない問題点が発生する。
【０００８】
図２は、図１に示した従来のキャパシタ構造を形成する工程時に使用するＯ3と高電率誘電率（Ｈ−ｋ）酸化膜の影響によってＴｉＮの上部にＴｉＯ2が形成される形態を説明するために撮影した写真である。
【０００９】
図２に示したように、下部電極をなすＴｉＮ上に高誘電定数のＬａＯxからなる誘電体層を形成する工程を行った。これにより、工程時に使用するＯ3とＨ−ｋ酸化膜の影響によってＴｉＮが酸化されてＴｉＮ上部にＴｉＯ2が形成される。このような現象は、ＬａＯx系列だけでなくＨｆＯ2系列の高誘電率酸化膜の形成工程でも現れる現象であって、キャパシタのスタックが崩れる現象をもたらす問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、アルミニウムリガンド(Ａｌ-ｌｉｇａｎｄ)の負極性を利用して金属前駆体と反応させた後にＮＨ3を用いて得られた耐酸化性を有するＴｉＡｌＮ物質で下部電極を形成することによって、後続工程で酸素を含む反応ガスを使用しても酸化が防止できるスタック型キャパシタを提供することである。
【００１１】
本発明の他の目的は、後続工程で酸素を反応ガスとして使用しても酸化が防止できる耐酸化性を有するＴｉＡｌＮ物質で下部電極の下部に位置する拡散防止膜を形成することによって、後続工程で酸素を含む反応ガスを使用しても下部電極の酸化が防止できるスタック型キャパシタを提供することである。
【００１２】
本発明のまた他の目的は、製造工程で酸素を反応ガスとして使用しても酸化が防止できるスタック型キャパシタを製造する方法を提供することである。
【００１３】
本発明のまた他の目的は、製造工程で酸素を反応ガスとして使用しても酸化が防止できるスタック型キャパシタを備えた半導体素子を提供することである。
【００１４】
本発明のまた他の目的は、前記半導体メモリ素子の製造方法を提供することである。
【課題を解決するための手段】
【００１５】
本発明の類型によれば、アルミニウムを含む金属よりなる下部電極と、酸素を含む反応ガスによって下部電極上に形成された誘電体層と、誘電体層上に形成された上部電極とを含むスタック型キャパシタが提供される。
【００１６】
本発明の他の類型によれば、ゲート構造とソースおよびドレイン領域（能動領域）とを備える半導体基板と、ソースおよびドレイン領域上に形成されたＩＬＤと、ＩＬＤ上に形成されてアルミニウムを備える金属からなる下部電極と、下部電極上に形成された誘電体層と、誘電体層上に形成された上部電極と、ＩＬＤ内にソースおよびドレイン領域と下部電極とを電気的に連結するためのプラグと、を含むスタック型キャパシタを備えた半導体素子が提供される。
【００１７】
本発明の他の類型によれば、半導体基板上にゲート構造とソースおよびドレイン領域とを形成する段階と、半導体基板上にＩＬＤを形成する段階と、ＩＬＤ内にソースおよびドレイン領域を電気的に連結するためのプラグを形成する段階と、プラグとＩＬＤ上にモールド酸化層を形成する段階と、モールド酸化層を所定形状にパターニングした後、プラグ上にアルミニウムを含む物質で下部電極を形成する段階と、下部電極の上に順次に誘電体層および上部電極を形成する段階と、を含むスタック型キャパシタを備えた半導体素子を製造する方法が提供される。
【００１８】
本発明の製造方法のまた他の類型によれば、半導体基板上にゲート構造とソースおよびドレイン領域とを形成する段階と、半導体基板上にＩＬＤを形成する段階と、ＩＬＤ内にソースおよびドレイン領域を電気的に連結するためのプラグを形成する段階と、プラグ上にアルミニウムを含む物質で拡散防止膜を形成する段階と、拡散防止膜とＩＬＤの上にモールド酸化層を形成する段階と、モールド酸化層を所定形状にパターニングした後、プラグ上に下部電極を形成する段階と、下部電極上に順次に誘電体層および上部電極を形成する段階と、を含むスタック型キャパシタを備えた半導体素子を製造する方法が提供される。
【００１９】
ここで、下部電極は、チタンアルミニウム窒化物(ＴｉＡｌＮ)またはタンタルアルミニウム窒化物(ＴａＡＩＮ)を含む物質からなることが望ましい。
【００２０】
また、下部電極がＴｉＡｌＮまたはＴａＡＩＮからなる場合には、誘電体層がＬａＯxまたはＨｆＯxを含む物質からなるか、上部電極がＲｕまたはＴｉを含む物質からなっていても良い。
【００２１】
また、拡散防止膜がＴｉＡｌＮまたはＴａＡＩＮを含む物質からなる場合には、下部電極がＲｕまたはＴｉを含む物質からなるか、誘電体層がＬａＯxまたはＨｆＯxからなるか、上部電極がＲｕまたはＴｉＮからなっていても酸化問題が発生しないことを特徴とする。
【００２２】
また、下部電極および拡散防止膜は、プラグが形成された前記半導体基板上にＴｉＡ4とアルミニウムリガンドとの混合ガスを流してＴｉＡｌが形成され、生成されるＨＡとＣＯ2とはガスの形で排出される段階と、ＮＨ3ガスを前記ＴｉＡｌに流してＴｉＡｌＮが形成され、生成されるＨＡはガスの形で排出されることによりＴｉＡｌＮを形成する段階と、を経て形成されることを特徴とする。
【発明の効果】
【００２３】
本発明は、下部電極および拡散防止膜をＡｌドープされたメタルで形成することによって、後続工程で酸素を含んだガスを使用しても酸化の問題が発生しない効果がある。
【００２４】
また、本発明は、酸化の問題を解決することによって、ＴｉＡｌＮ下部電極の使用時に漏れ電流が改善される。
【００２５】
また、本発明は、下部電極および／または拡散防止膜をＡｌドープされたメタルで形成することによって、後続工程でＴｉＮまたは仕事関数の高いＲｕを上部電極に使用可能である。
【発明を実施するための最良の形態】
【００２６】
以下、添付した図面に基づいて、本発明に係るキャパシタ、該キャパシタを備えた半導体素子およびその製造方法の望ましい実施形態を詳細に説明する。図面において、同じ参照符号は同じ構成要素を示す。また、本発明の実施形態によるキャパシタは、これを備える半導体メモリ素子と共に説明する。
【００２７】
図３は、本発明の望ましい実施形態によるキャパシタ構造を備える半導体素子を説明するための断面図である。
【００２８】
図３に示したように、本発明の望ましい実施形態によるキャパシタ構造を備える半導体素子１００は、半導体基板１０２と、半導体基板１０２内に所定の間隔をおいて形成されたソースおよびドレイン領域１０４と、ソースおよびドレイン領域１０４に電気的に連結されたゲート構造１０６と、層間絶縁を行うためのＩＬＤ１０８と、ＩＬＤ１０８上に順次に形成された下部電極１２２と、高誘電定数を有する誘電体層１２４および上部電極１２６と、を備える。
【００２９】
また、導電性プラグ１１０が、ＩＬＤ１０８を貫通して下部電極１２２とソースおよびドレイン領域１０４とを電気的に連結している。
【００３０】
本発明の望ましい実施形態によれば、導電性プラグ１１０は、シリコン等の導電性物質を用いた。ところが、導電性プラグ１１０は、半導体基板１０２内に形成されたソースおよびドレイン領域１０４と下部電極１２２の間の通電が可能な物質であれば、他の物質で形成しても良い。
【００３１】
図４Ａないし図４Ｆは、本発明の望ましい実施形態によるキャパシタ構造を備える半導体素子の製造方法における一連の製造工程を説明するための断面図である。
【００３２】
まず、図４Ａに示したように、半導体基板１０２に、ソースおよびドレイン領域１０４とゲート構造１０６とを設ける。次に、半導体基板１０２上に、シリコン酸化膜等の絶縁膜からなるＩＬＤ１０８を形成する。この時、前記ＩＬＤ１０８の厚さは、後続の工程で形成される層を十分に絶縁可能な厚さに形成する。
【００３３】
次に、ソースおよびドレイン領域１０４を開放するために、フォトリソグラフィおよびエッチング工程によってＩＬＤ１０８をパターニングする。次いで、開放されたソースおよびドレイン領域１０４上に導電性物質を充填することによって、導電性プラグ１１０を完成する。この時、本発明の望ましい実施形態によれば、導電性プラグ１１０は、シリコンで形成することが望ましい。
【００３４】
次に、図４Ｂに示したように、ＩＬＤ１０８および導電性プラグ１１０の上に、モールド酸化層１１６をキャパシタの下部電極が十分に形成できる高さに、例えば、化学的気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成する。その後、モールド酸化層１１６を化学的機械的研磨(ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ)法を用いて平坦化させることができる。
【００３５】
引き続き、図４Ｃに示したように、モールド酸化層１１６を所定形状にエッチングしてコンタクトホール１１８を開口し、導電性プラグ１１０の上面を露出させる。
【００３６】
次に、図４Ｄに示したように、導電性プラグ１１０およびモールド酸化層１１６の上に、ＴｉＡ4等の物質と、トリメチルアルミニウムＡｌ[(ＣＨ3) 3]等のアルミニウムリガンドとの混合ガスを流せばＴｉＡｌ膜が形成され、生成するＨＡとＣＯ2とはガスの形で排出される。ここで、Ａは、Ｆ、Ｃｌ、Ｉ、Ｂｒ等のハロゲン族元素を意味する。
【００３７】
その後、ＮＨ3ガスを形成されたＴｉＡｌ膜上に流せばＴｉＡｌＮ膜が形成され、ＨＡがガスの形で排出される。このような過程を繰り返すことによって、所望の厚さのＴｉＡｌＮ膜が形成される。したがって、最終的にＴｉＡｌＮからなる下部メタル層１２０が、導電性プラグ１１０およびモールド酸化層１１６上に形成される。本発明の望ましい実施形態によれば、モールド酸化層１１６はＳｉＯ2とシリコン酸化膜とで形成された。
【００３８】
次に、図４Ｅに示したように、下部メタル層１２０をモールド酸化層１１６の上面が露出されるまでエッチバック(ｅｔｃｈ-ｂａｃｋ)する工程を行った後、モールド酸化層１１６を除去することによって、下部電極１２２が得られる。図示していないが、本発明の望ましい実施形態において、導電性プラグ１１０を形成する工程の後、モールド酸化層１１６を除去する段階でのＩＬＤ１０８のエッチングを防止するため、エッチング防止層を形成する工程をさらに行うことができる。
【００３９】
次に、図４Ｆに示したように、下部電極１２２および露出されたＩＬＤ１０８上に、高誘電率の誘電体層１２４および上部電極１２６を順次に形成することによって、本発明の望ましい実施形態によるキャパシタ構造を有する半導体素子１００の形成が完成される。
【００４０】
本発明の望ましい実施形態では、高誘電率の誘電体層１２４は、ＬａＯxまたはＨｆＯxで形成したが、その他の高誘電率を有するＢＳＴ((Ｂａ、Ｓｒ)ＴｉＯ3：ｂａｒｉｕｍ  ｓｔｒｏｎｔｉｕｍ  ｔｉｔａｎｉｕｍ  ｏｘｉｄｅ)、ＺｒＯｘ等の物質を使用して形成しても良い。
【００４１】
また、本発明の望ましい実施形態では、後続工程で酸素を反応ガスとして使用しても酸化が防止できるように、耐酸化性のＴｉＡｌＮ物質で下部電極１２２を形成することによって、ＴｉＮまたはＲｕ等の酸化性物質を使用して上部電極１２６を形成しても良い。
【００４２】
図５は、本発明の他の実施形態によるキャパシタ構造を備える半導体素子を説明するための断面図である。
【００４３】
図５に示したように、本発明の望ましい他の実施形態によるキャパシタ構造を備える半導体素子２００は、半導体基板２０２と、半導体基板２０２内に所定の間隔をおいて形成されたソースおよびドレイン領域２０４と、ソースおよびドレイン領域２０４に電気的に連結されたゲート構造２０６と、層間絶縁を行うためのＩＬＤ層２０８と、ＩＬＤ層２０８上に順次に形成された下部電極２２２と、高誘電定数を有する誘電体層２２４と、上部電極２２６とを備える。
【００４４】
ここで、導電性プラグ２１０は、ＩＬＤ２０８を貫通して下部電極２２２とソースおよびドレイン領域２０４とを電気的に連結している。
【００４５】
本発明の望ましい他の実施形態では、導電性プラグ２１０としては、シリコン等の導電性物質を用いたが、導電性プラグ２１０は、半導体基板２０２内に形成されたソースおよびドレイン領域２０４と下部電極２２２の間の通電が可能な物質であれば、他の物質で形成してもよい。
【００４６】
また、本発明の望ましい実施形態では、導電性プラグ２１０上に形成された第１拡散防止膜２１３と下部電極２２２との間の相異なる物質の相互拡散や化学反応を抑制するために、ＴｉＡｌＮまたはＴａＡＩＮからなる第２拡散防止膜２１４を導電性プラグ２１０と下部電極２２２との間に形成した。
【００４７】
また、本発明の望ましい他の実施形態によれば、導電性プラグ２１０上に酸化および拡散防止のために形成された従来のＴｉＮ層を、本発明の望ましい実施形態の下部電極１２２を形成する方法を適用してＴｉＡｌＮで形成できる。これにより、下部電極２２２を従来のＲｕ、Ｉｒ等の酸化され易い貴金属系物質で形成しても後続工程での酸化が防止できる。
【００４８】
また、本発明の他の観点によれば、後続工程での酸化を防止できる物質であれば、ＴｉＡｌＮの代わりにＴａＡＩＮまたはＡｌドープされたメタルを、本発明の下部電極１２２、２２２および第２拡散防止膜２１４を形成する物質として使用できる。
【００４９】
図６Ａないし図６Ｉは、本発明の他の実施形態によるキャパシタ構造を備える半導体素子の一連の製造工程を説明するための断面図である。
【００５０】
まず、図６Ａに示したように、ソースおよびドレイン領域２０４とゲート構造２０６とが、半導体基板２０２上に設けられる。その後、半導体基板２０２上に、シリコン酸化膜等の絶縁膜からなるＩＬＤ２０８が、後続の工程で形成される層を十分に絶縁可能な厚さに形成される。
【００５１】
次の段階で、ソースおよびドレイン領域２０４を開放するために、フォトリソグラフィおよびエッチング工程によってＩＬＤ２０８をパターニングする。次いで、露出されたソースおよびドレイン領域２０４上に導電性物質を充填することによって、導電性プラグ２１０を完成する。この時、本発明の望ましい実施形態によれば、導電性プラグ２１０をシリコンで形成することが望ましい。次いで、導電性プラグ２１０上にＴｉＮからなる第１拡散防止膜２１３を形成する。
【００５２】
次に、図６Ｂに示したように、ＩＬＤ２０８および第１拡散防止膜２１３の上に絶縁膜２１２を所定形状に形成する。この時、絶縁膜２１２は、後続のモールド酸化層を除去する工程においてＩＬＤ２０８のエッチングを防止する目的に利用される。
【００５３】
次に、図６Ｃに示したように、第１拡散防止膜２１３を露出させるために、フォトリソグラフィおよびエッチング工程によって絶縁膜２１２を所定の形状にパターニングした後、露出された第１拡散防止膜２１３および絶縁膜２１２の上に、第２拡散防止膜２１４がＴｉＡｌＮで形成される。この第２拡散防止膜２１４のＴｉＡｌＮ層を形成する方法は次の通りである。
【００５４】
まず、第１拡散防止膜２１３が形成された半導体基板２０２上に、ＴｉＡ4等の物質とトリメチルアルミニウムＡｌ[(ＣＨ3) 3]等のアルミニウムリガンドとを含む混合ガスを流せばＴｉＡｌが形成され、生成するＨＡとＣＯ2とはガスの形で排出される。ここで、Ａは、Ｆ、Ｃｌ、Ｉ、Ｂｒ等のハロゲン族元素を意味する。
【００５５】
次いで、ＮＨ3ガスを形成されたＴｉＡｌに流せばＴｉＡｌＮが形成され、生成するＨＡはガスの形で排出される。したがって、最終的にＴｉＡｌＮからなる第２拡散防止膜２１４を第１拡散防止膜２１３上に形成することができる。
【００５６】
また、本発明の望ましい他の実施形態では、導電性プラグ２１０上に酸化および拡散防止のために形成された従来のＴｉＮ層を、本発明の望ましい他の実施形態の第２拡散防止膜２１４を形成する方法を適用してＴｉＡｌＮで形成できる。これにより、下部電極２２２を従来のＲｕまたはＴｉＮのような酸化され易い物質で形成しても、後続工程での酸化が防止できる。
【００５７】
また、本発明の他の観点によれば、後続工程での酸化を防止できる物質であれば、ＴｉＡｌＮの代わりにＴａＡＩＮまたはＡｌドープされたメタルを、本発明の望ましい他の実施形態の第２拡散防止膜２１４を形成する物質として使用できる。
【００５８】
次に、図６Ｄに示したように、第２拡散防止膜２１４および絶縁膜２１２上に、モールド酸化層２１６を、キャパシタの下部電極が十分に形成できるほどの高さに、例えば、ＣＶＤ法を用いて形成する。その後、モールド酸化層２１６をＣＭＰ法を用いて平坦化させることができる。
【００５９】
引き続き、図６Ｅに示したように、モールド酸化層２１６を所定形状にエッチングして第２拡散防止膜２１４を露出させるコンタクトホール２１８を形成する。
【００６０】
次いで、図６Ｆに示したように、第２拡散防止膜２１４およびモールド酸化層２１６の上に、Ｒｕ等の物質をコンタクトホール２１８内に充填して下部電極層２２０を形成する。本発明の望ましい他の実施形態において、Ｒｕで下部電極層２２０を形成する方法を次に説明する。
【００６１】
まず、開口されたコンタクトホール２１８およびモールド酸化層２１６の上に、例えばヨウ素等のハロゲン系物質を吸着させる。そして、このようなハロゲン系物質が後続の原子層蒸着(ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ)工程で使われるルテニウム前駆体と反応して前駆体の分解を誘導する。
【００６２】
次に、ヨウ素が吸着されたコンタクトホール２１８およびモールド酸化層２１６の表面にＲｕ前駆体を吸着させる。この時、吸着されたヨウ素は、Ｒｕ前駆体と反応してＲｕをリガンドから分離させる。次いで、残余のＲｕ前駆体をパージさせた後、Ｒｕ前駆体層に酸素ガスを吸着させる。酸素ガスは、Ｒｕ前駆体のリガンドと反応してＲｕ前駆体を分解させ、分解されたＲｕは酸素と反応してＲｕ酸化物を形成して、下部電極２２２（図６Ｇ参照）が形成される。
【００６３】
本発明の望ましい他の実施形態によれば、下部電極２２２をＲｕで形成することについて詳細に説明したが、その他のＴｉＮまたは第２拡散防止膜２１４を形成する方法で形成されたＴｉＡｌＮで下部電極２２２を形成しても良い。
【００６４】
次いで、図６Ｇに示したように、下部電極層２２０をモールド酸化層２１６の上面が露出されるまでエッチバック工程を行った後、モールド酸化層２１６を除去することによって、図６Ｈに示したように、下部電極２２２を得ることができる。
【００６５】
次に、図６Ｉに示したように、下部電極２２２および露出された絶縁膜２１２の上に、高誘電率の誘電体層２２４および上部電極２２６を順次に形成することによって、本発明の望ましい実施形態によるキャパシタ構造を有する半導体素子の形成が完成する。
【００６６】
本発明の望ましい他の実施形態において、導電性プラグ２１０上に形成された第１拡散防止膜２１３の上に、第２拡散防止膜２１４をＴｉＡｌＮ、ＴａＡＩＮ等の酸化が防止できる耐酸化性の物質で形成することによって、後続工程で酸素を含む反応ガスを使用してＴｉＮ、Ｒｕ等の物質で下部電極および上部電極を形成しても下部電極または酸化防止膜の酸化が防止できる。
【００６７】
図７は、本発明に係るキャパシタ構造の下部電極を構成するＴｉＡｌＮ／ＬａＯの界面構造を説明するための透過電子顕微鏡(ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ)写真である。ここで、参照符号Ａはシリコン基板を、ＢはＴｉＡｌＮ層を、ＣはＬａＯ2層をそれぞれ示す。
【００６８】
図７に示したように、本発明の望ましい実施形態において、高誘電体層としてＬａＯ2層を酸素雰囲気で形成したが、従来の技術によって形成したものよりキャパシタスタック構造に優れていることが分かる。
【００６９】
以上、図示の実施形態に基づいて、本発明を説明したが、これらの実施形態は例示的なものに過ぎず、本発明はこれらの実施形態に限定されない、当業者であれば、前記の実施形態から多様な変形が想到可能であり、また、均等な範囲で他の実施形態が想到可能である。従って、本発明の真の技術的保護範囲は、特許請求の範囲によってのみ決定されるものである。
【産業上の利用可能性】
【００７０】
本発明は、酸化が防止できるスタック型キャパシタを備えた半導体素子を提供し、これによって、高集積の半導体メモリ素子の製造に有用である。
【図面の簡単な説明】
【００７１】
【図１】従来のキャパシタ構造を備えた半導体素子を説明するための概略的な断面図である。
【図２】従来のキャパシタ構造を形成する工程時に使用するＯ3とＨ−ｋ酸化膜の影響でＴｉＮ上部にＴｉＯが形成される形態を示す写真である。
【図３】本発明の望ましい実施形態によって製造されたキャパシタ構造を備える半導体素子を説明するための断面図である。
【図４Ａ】本発明の望ましい実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図４Ｂ】本発明の望ましい実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図４Ｃ】本発明の望ましい実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図４Ｄ】本発明の望ましい実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図４Ｅ】本発明の望ましい実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図４Ｆ】本発明の望ましい実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図５】本発明の他の実施形態によって製造されたキャパシタ構造を備える半導体素子を説明するための断面図である。
【図６Ａ】本発明の他の実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図６Ｂ】本発明の他の実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図６Ｃ】本発明の他の実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図６Ｄ】本発明の他の実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図６Ｅ】本発明の他の実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図６Ｆ】本発明の他の実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図６Ｇ】本発明の他の実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図６Ｈ】本発明の他の実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図６Ｉ】本発明の他の実施形態によるキャパシタ構造を備える半導体素子の製造工程を説明するための断面図である。
【図７】本発明に係るキャパシタ構造の下部電極を構成するＴｉＡｌＮ／ＬａＯの界面構造を説明するためのＴＥＭ写真である。
【符号の説明】
【００７２】
１００    半導体素子
１０２    半導体基板
１０４    ソースおよびドレイン領域
１０６    ゲート構造
１０８    層間絶縁膜
１１０    導電性プラグ
１２２    下部電極
１２４    誘電体層
１２６    上部電極
【図１】
2005136414.tif 000003
【図３】
2005136414.tif 000004
【図４Ａ】
2005136414.tif 000005
【図４Ｂ】
2005136414.tif 000006
【図４Ｃ】
2005136414.tif 000007
【図４Ｄ】
2005136414.tif 000008
【図４Ｅ】
2005136414.tif 000009
【図４Ｆ】
2005136414.tif 000010
【図５】
2005136414.tif 000011
【図６Ａ】
2005136414.tif 000012
【図６Ｂ】
2005136414.tif 000013
【図６Ｃ】
2005136414.tif 000014
【図６Ｄ】
2005136414.tif 000015
【図６Ｅ】
2005136414.tif 000016
【図６Ｆ】
2005136414.tif 000017
【図６Ｇ】
2005136414.tif 000018
【図６Ｈ】
2005136414.tif 000019
【図６Ｉ】
2005136414.tif 000020
【図２】
2005136414.tif 000021
【図７】
2005136414.tif 000022