(57)【要約】【課題】クリティカルパスのような容量負荷の大きなパスをなくし、低消費電力化を実現する。【解決手段】固定分周器２０５の出力と反転／非反転器２０４の制御端子２０４ｂとの間にフィードバックパス２０７を形成する。フィードバックパス２０７に接続器２０６とフィードバック用分周器（２分周器）２０９を設ける。外部からの制御信号Ｍのレベルに応じてフィードバックパス２０７を接続／遮断することによって分周数を切り替える。なお、反転／非反転器２０４に与えられた信号が反転／非反転器２０４、固定分周器２０５、フィードバックパス２０７を通過して反転／非反転器２０４に戻されるまでの遅延時間を入力クロック信号のパルス幅よりも大きくし、固定分周器２０５に小パルス入力無効機能を設けたり、反転／非反転器２０４に小パルス出力阻止機能を設けたりしてもよい。【選択図】        図１
2005012515.tif 000002
【特許請求の範囲】
【請求項１】
外部からの制御信号に応じて定まる分周数により入力クロック信号を分周し、この分周したクロック信号を出力クロック信号として出力する可変分周器において、
入力端子と制御端子とを有し、前記制御端子に与えられる信号のレベルに応じて前記入力端子に与えられる前記入力クロック信号を反転または非反転し分周前クロック信号として出力する反転／非反転器と、
この反転／非反転器からの分周前クロック信号を予め定められた分周数により分周し前記出力クロック信号として出力する第１の固定分周器と、
この第１の固定分周器の出力と前記反転／非反転器の制御端子との間に形成され前記反転／非反転器の制御端子に戻す内部制御信号の通路をなすフィードバックパスを前記制御信号に応じて接続／遮断する接続器と、
前記フィードバックパス中に設けられ前記第１の固定分周器からの出力信号を２分周し、前記反転／非反転器の制御端子に戻す内部制御信号とする第２の固定分周器と
を備えたことを特徴とする可変分周器。
【請求項２】
請求項１に記載された可変分周器において、、
前記反転／非反転器の入力端子に与えられた信号が前記反転／非反転器、前記第１の固定分周器、前記フィードバックパスを通過して前記反転／非反転器の制御端子に戻されるまでの遅延時間が前記入力クロック信号のパルス幅よりも大きくされており、
前記第１の固定分周器は、前記分周前クロック信号のうち所定のパルス幅を上回るクロックパルスのみを有効クロック信号とし、この有効クロック信号を分周して前記出力クロック信号とする
ことを特徴とする可変分周器。
【請求項３】
請求項１に記載された可変分周器において、
前記反転／非反転器の入力端子に与えられた信号が前記反転／非反転器、前記第１の固定分周器、前記フィードバックパスを通過して前記反転／非反転器の制御端子に戻されるまでの遅延時間が前記入力クロック信号のパルス幅よりも大きくされており、
前記反転／非反転器は、前記反転または非反転した入力クロック信号のうち所定のパルス幅を上回るクロックパルスだけを前記分周前クロック信号として出力する
ことを特徴とする可変分周器。
【請求項４】
請求項２又は３に記載された可変分周器において、前記遅延時間を前記入力クロック信号のパルス幅よりも大きくする遅延手段を備えたことを特徴とする可変分周器。
【請求項５】
請求項１〜４の何れか１項に記載された可変分周器において、
前記反転／非反転器の前段に、入力されるクロック信号を予め定められた分周数により分周して前記反転／非反転器の入力端子への入力クロック信号とする第３の固定分周器が設けられていることを特徴とする可変分周器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、外部からの制御信号に応じて定められる分周数により入力クロック信号を分周し、この分周したクロック信号を出力クロック信号として出力する可変分周器に関するものである。
【０００２】
【従来の技術】
従来より、この種の可変分周器として、入力クロック信号の分周数を２種類とし、外部からの制御信号によってその分周数を切り替えることが可能な可変分周器が用いられている（例えば、非特許文献１参照）。
【０００３】
図１６に従来の可変分周器の概略を示す。この可変分周器１００は、クロック入力端子１０１と、クロック出力端子１０２と、制御信号入力端子１０３とを備え、クロック入力端子１０１より入力される入力クロック信号を制御信号入力端子１０３より入力される制御信号Ｍのレベルに応じて定められる分周数により分周し、この分周したクロック信号を出力クロック信号としてクロック出力端子１０２より出力する。
【０００４】
この例において、可変分周器１００は、ブロック１００Ａとブロック１００Ｂとから構成されている。ブロック１００Ａは、Ｄフリップフロップ（ＤＦＦ）１０４〜１０６とノア回路（ＮＯＲ）１０７，１０８とから構成され、ブロック１００Ｂは、Ｔフリップフロップ（ＴＦＦ）１０９〜１１１とオア回路（ＯＲ）１１２〜１１４とから構成されている。
【０００５】
ブロック１００ＡにおけるＤＦＦ１０４〜１０６のクロック端子（ｃｋ）にはクロック入力端子１０１からの入力クロック信号が与えられる。この入力クロック信号を取り込んでのＤＦＦ１０４〜１０６の動作によってＰ１点に４分周もしくは５分周信号が得られ、この４分周もしくは５分周信号がブロック１００ＢのＴＦＦ１０９〜１１１によってさらに分周される。
【０００６】
この際、ＴＦＦ１０９の出力とＴＦＦ１１０の出力との論理和をＯＲ１１２で求め、ＴＦＦ１１１の出力と制御信号端子１０３からの制御信号Ｍとの論理和をＯＲ１１３で求め、ＯＲ１１２の出力とＯＲ１１３の出力との論理和をＯＲ１１４で求め、ＯＲ１１４の出力をブロック１００ＡのＮＯＲ１０８に与えることにより、制御信号Ｍが「０」レベルであった場合には、３２分周する間に１回だけブロック１００Ａで５分周させ、残りを全て４分周させて、３３分周を実現する。制御信号Ｍが「１」レベルであった場合には、３２分周する間に全てをブロック１００Ａで４分周させて、３２分周を実現する。
【０００７】
このように、図１６に示した可変分周器１００は、３２分周／３３分周という２種類の分周数を有し、制御信号Ｍのレベルによって分周数を切り替えることができる。この可変分周器１００は、高周波発振回路やプログラムカウンタ回路などと組み合わせられ、周波数シンセサイザを実現する。
【０００８】
【非特許文献１】
「ＣＭＯＳアナログ回路設計技術」、岩田穆  監修、（株）トリケップス、１９９８年１月１３日発行、２３６〜２３
７頁、図１６、図１７。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来の可変分周器１００によると、分岐が多数あるために、例えば図１６中に点線で示したパスＣがクリティカルパス（容量負荷が大きく、駆動するために大きな電流を要するパス）となり、低消費電力化が困難であるという問題があった。
【００１０】
本発明はこのような課題を解決するためになされたもので、その目的とするところは、クリティカルパスのような容量負荷の大きなパスをなくし、低消費電力化を実現することができる可変分周器を提供することにある。
【００１１】
【課題を解決するための手段】
このような目的を達成するために本発明は、外部からの制御信号に応じて定まる分周数により入力クロック信号を分周し、この分周したクロック信号を出力クロック信号として出力する可変分周器において、入力端子と制御端子とを有し、制御端子に与えられる信号のレベルに応じて入力端子に与えられる入力クロック信号を反転または非反転し分周前クロック信号として出力する反転／非反転器と、この反転／非反転器からの分周前クロック信号を予め定められた分周数により分周し出力クロック信号として出力する第１の固定分周器と、この第１の固定分周器の出力と反転／非反転器の制御端子との間に形成され反転／非反転器の制御端子に戻す内部制御信号の通路をなすフィードバックパスを制御信号に応じて接続／遮断する接続器と、フィードバックパス中に設けられ第１の固定分周器からの出力信号を２分周し、反転／非反転器の制御端子に戻す内部制御信号とする第２の固定分周器とを設けたものである。
【００１２】
本発明において、第１の固定分周器の出力と反転／非反転器の制御端子との間に形成されるフィードバックパスは、外部からの制御信号に応じて接続器により接続あるいは遮断状態となり、分周数が変化する。なお、以下では、説明上、固定分周器の分周数を２分周、反転／非反転器の最初の状態を非反転とする。また、反転／非反転器の入力端子に与えられた信号が反転／非反転器、第１の固定分周器、フィードバックパスを通過して反転／非反転器の制御端子に戻されるまでの遅延時間が入力クロック信号のパルス幅よりも大きいものとする。
【００１３】
〔フィードバックパスが遮断されている場合〕
フィードバックパスが遮断されている場合、反転／非反転器は入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号として第１の固定分周器に与える。第１の固定分周器は、反転／非反転器からの分周前クロック信号（入力クロック信号）を２分周し、出力クロック信号とする。これにより、本発明の可変分周器は、２分周器として動作する。
【００１４】
〔フィードバックパスが接続されている場合〕
フィードバックパスが接続されている場合、反転／非反転器は最初は入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号として第１の固定分周器に与える。第１の固定分周器は、反転／非反転器からの分周前クロック信号の最初の立ち上がりエッジを取り込み、出力クロック信号を立ち上げる。この出力クロック信号の立ち上がりはフィードバックパスを介して反転／非反転器にフィードバックされる。
ここで、反転／非反転器には、反転／非反転器に与えられた入力クロック信号の立ち上がり（１発目のクロックパルスの立ち上がり）に対し、入力クロック信号のパルス幅よりも遅れて、出力クロック信号の立ち上がりが戻される。反転／非反転器は、戻されてくる信号（フィードバック信号）が立ち上がっている間、入力クロック信号を反転する。これにより、反転／非反転器から出力される分周前クロック信号には、入力クロック信号のパルス幅（正規のパルス幅）よりも小さいクロックパルス（小パルス）が発生し、この後、正規のパルス幅のクロックパルスが発生する。
第１の固定分周器は、反転／非反転器からの分周前クロック信号の小パルスの立ち上がりを取り込み、出力クロック信号を立ち下げる。そして、この小パルスの発生後の正規のパルス幅のクロックパルスの立ち上がりを取り込み、出力クロック信号を立ち上げる。フィードバックパスにおいて、第２の固定分周器は、この出力クロック信号の立ち上がり（２発目のクロックパルスの立ち上がり）を取り込み、反転／非反転器へのフィードバック信号を立ち下げる。このフィードバック信号の立ち下がりも入力クロック信号のパルス幅よりも遅れる。反転／非反転器は、フィードバック信号が立ち下がっている間、入力クロック信号を反転させずに通過させる。これにより、反転／非反転器から出力される分周前クロック信号に小パルスが発生し、この小パルスの立ち上がりエッジを第１の固定分周器が取り込んで、出力クロック信号を立ち下げる。これにより、本発明の可変分周器は、１．５分周器として動作する。
【００１５】
なお、上述においては、第１の固定分周器が反転／非反転器からの分周前クロック信号の小パルスの立ち上がりを取り込んで分周動作を行うものとしたが、第１の固定分周器に「反転／非反転器からの分周前クロック信号のうち所定のパルス幅を上回るクロックパルスのみを有効クロック信号とする」機能を持たせることにより、小パルスを無効として分周動作を行わせないようにしてもよい。また、反転／非反転器に「所定のパルス幅を上回るクロックパルスだけを分周前クロック信号として出力する」機能を持たせることによって、小パルスを無効として分周動作を行わせないようにしてもよい。
【００１６】
また、上述では、遅延時間（反転／非反転器の入力端子に与えられた信号が反転／非反転器、第１の固定分周器、フィードバックパスを通過して反転／非反転器の制御端子に戻されるまでの時間）を入力クロック信号のパルス幅よりも大きいものとしたが、この遅延時間は入力クロック信号のパルス幅よりも小さくてもよい。また、この遅延時間は反転／非反転器、第１の固定分周器、フィードバックパスにおけるそれぞれの遅延時間の合計として自然に生じるものであってもよいし、反転／非反転器、固定分周器、フィードバックパスのルート中に意図的に遅延回路などを設けるようにして確保するようにしてもよい。
【００１７】
また、反転／非反転器の前段に第３の固定分周器を設け、この第３の固定分周器によって分周したクロック信号を入力クロック信号として反転／非反転器の入力端子へ与えるようにしてもよい。
【００１８】
【発明の実施の形態】
以下、本発明を図面に基づいて詳細に説明する。
〔実施の形態１〕
図１はこの発明の第１の実施の形態（実施の形態１）を示す可変分周器の概略構成図である。この可変分周器２００は、クロック入力端子２０１と、クロック出力端子２０２と、制御信号入力端子２０３とを備え、制御信号入力端子２０３より入力される制御信号（外部からの制御信号）Ｍに応じて定められる分周数によりクロック入力端子２０１より入力される入力クロック信号を分周し、この分周したクロック信号を出力クロック信号としてクロック出力端子２０２より出力する。
【００１９】
この実施の形態１において、可変分周器２００は、反転／非反転器２０４と、固定分周器（第１の固定分周器）２０５と、接続器２０６と、フィードバック用分周器（第２の固定分周器）２０９とから構成されている。反転／非反転器２０４は、入力端子２０４ａと制御端子２０４ｂとを有し、入力端子２０４ａに与えられる入力クロック信号を制御端子２０４ｂに与えられる信号のレベルに応じて反転または非反転し、分周前クロック信号として出力する。この例では、制御端子２０４ｂに与えられる信号が「０」レベルの場合に非反転、「１」レベルの場合に反転する。
【００２０】
固定分周器２０５は、反転／非反転器２０４からの分周前クロック信号を入力とし、この分周前クロック信号を予め定められた分周数により分周し、クロック出力端子２０２への出力クロック信号とする。この例では、入力クロック信号のデューティ比を５０％、固定分周器２０５における分周数を２分周としている。
【００２１】
この固定分周器２０５からの出力クロック信号は、クロック出力端子２０２に出力されるとともに、接続器２０６を介してフィードバック用分周器２０９の入力ともなる。フィードバック用分周器２０９の出力は、上述した反転／非反転器２０４の制御端子２０４ｂに与えられる。以下、固定分周器２０５から接続器２０６，フィードバック用分周器２０９を介して反転／非反転器２０４の制御端子２０４ｂに至るパス（通路）を便宜的にフィードバックパス２０７と呼ぶ。
【００２２】
この実施の形態において、接続器２０６は、制御信号入力端子２０３からの制御信号Ｍのレベルに応じ、制御信号Ｍが「０」レベルの場合にはフィードバックパス２０７をオフとし、制御信号Ｍが「１」レベルの場合にはフィードバックパス２０７をオンとする。フィードバックパス２０７がオフとされている場合、反転／非反転器２０４の制御端子２０４ｂのレベルは「０」レベルとされる。
【００２３】
フィードバック用分周器２０９は、接続器２０６と同様にフィードバックパス２０７中に設けられており、固定分周器２０５からの出力クロック信号を分周し、反転／非反転器２０４の制御端子２０４ｂへの信号（フィードバック信号）とする。この例では、フィードバック用分周器２０９における分周数を２分周としている。なお、フィードバック用分周器２０９は、固定分周器２０５の出力と接続器２０６との間に設けるようにしてもよい。
【００２４】
また、この実施の形態において、反転／非反転器２０４の入力端子２０４ａに与えられた信号が反転／非反転器２０４、固定分周器２０５、フィードバックパス２０７を通過して反転／非反転器２０４の制御端子２０４ｂに戻されるまでの時間（遅延時間）Ｔｄは、入力クロック信号のパルス幅（Ｔｃｋ／２）よりも大きくされている（Ｔｄ＞Ｔｃｋ／２）。
【００２５】
この実施の形態において、遅延時間Ｔｄは、反転／非反転器２０４、固定分周器２０５、フィードバックパス２０７におけるそれぞれの遅延時間の合計として自然に生じるものとされている。なお、反転／非反転器２０４、固定分周器２０５、フィードバックパス２０７におけるそれぞれの遅延時間の合計がＴｃｋ／２よりも小さいような場合には、反転／非反転器２０４、固定分周器２０５、フィードバックパス２０７のルート中に意図的に遅延回路を設けるなどして遅延時間Ｔｄを確保する。例えば、図２に示すように、フィードバックパス２０７中にインバータＩＮＶを２段直列接続した遅延回路２０８を設ける。
【００２６】
〔フィードバックパスが遮断されている場合〕
制御信号Ｍが「０」レベルの場合、接続器２０６はフィードバックパス２０７をオフとし、固定分周器２０５の出力と反転／非反転器２０４の制御端子２０４ｂとの接続を切り離す。この場合、反転／非反転器２０４の制御端子２０４ｂのレベルは「０」レベルとされ、反転／非反転器２０４は入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号として固定分周器２０５に与える。
【００２７】
図３にフィードバックパス２０７が遮断されている場合のタイムチャートを示す。図３（ａ）は反転／非反転器２０４の入力端子２０４ａに与えられる入力クロック信号、図３（ｂ）は反転／非反転器２０４から出力される分周前クロック信号（固定分周器２０５に与えられる分周前クロック信号）、図３（ｃ）は固定分周器２０５から出力される出力クロック信号、図３（ｄ）は反転／非反転器２０４の制御端子２０４ｂの信号レベルである。
【００２８】
図３（ａ）に示すｔ１点において、入力クロック信号が立ち上がると（クロックパルスが発生すると）、反転／非反転器２０４はこの入力クロック信号の立ち上がりを反転せずに通過させる。これにより、分周前クロック信号が立ち上がり（図３（ｂ）に示すｔ１点）、固定分周器２０５へ与えられる。固定分周器２０５は、この分周前クロック信号の立ち上がりエッジを取り込み、出力クロック信号を立ち上げる（図３（ｃ）に示すｔ１点）。
【００２９】
図３（ａ）に示すｔ３点において、入力クロック信号が再び立ち上がると（クロックパルスが発生すると）、反転／非反転器２０４は、上述と同様にして、その入力クロック信号の立ち上がりを反転せずに通過させる。これにより、分周前クロック信号が立ち上がり（図３（ｂ）に示すｔ３点）、固定分周器２０５へ与えられる。固定分周器２０５は、この分周前クロック信号の立ち上がりエッジを取り込み、出力クロック信号を立ち下げる（図３（ｃ）に示すｔ３点）。
【００３０】
以下、同様動作を繰り返すことによって、可変分周器２００は、入力クロック信号のクロックパルスが２回与えられる毎に１パルスの出力クロック信号を発生し、２分周器として動作する。
【００３１】
〔フィードバックパスが接続されている場合〕
制御信号Ｍが「１」レベルの場合、接続器２０６はフィードバックパス２０７をオンとし、固定分周器２０５の出力と反転／非反転器２０４の制御端子２０４ｂとの間を接続する。
【００３２】
図４にフィードバックパス２０７が接続されている場合のタイムチャートを示す。図４（ａ）は反転／非反転器２０４の入力端子２０４ａに与えられる入力クロック信号、図４（ｂ）は反転／非反転器２０４から出力される分周前クロック信号（固定分周器２０５に与えられる分周前クロック信号）、図４（ｃ）は固定分周器２０５から出力される出力クロック信号、図４（ｄ）はフィードバックパス２０７を介して反転／非反転器２０４の制御端子２０４ｂへ戻されるフィードバック信号である。
【００３３】
図４（ａ）に示すｔ１点において、入力クロック信号が立ち上がると（クロックパルスが発生すると）、反転／非反転器２０４はこの入力クロック信号の立ち上がりを反転せずに通過させる。これにより、分周前クロック信号が立ち上がり（図４（ｂ）に示すｔ１点）、固定分周器２０５へ与えられる。固定分周器２０５は、この分周前クロック信号の立ち上がりエッジを取り込み、出力クロック信号を立ち上げる（図４（ｃ）に示すｔ１点）。
【００３４】
この出力クロック信号の立ち上がりはフィードバックパス２０７を介して反転／非反転器２０４の制御端子２０４ｂに戻される。すなわち、固定分周器２０５からの出力信号の立ち上がりがフィードバック用分周器２０９に与えられ、この固定分周器２０５からの出力信号の立ち上がりを取り込んで、フィードバック用分周器２０９が反転／非反転器２０４の制御端子２０４ｂへのフィードバック信号を立ち上げる。ここで、反転／非反転器２０４の制御端子２０４ｂには、反転／非反転器２０４の入力端子２０４ａに与えられた入力クロック信号の立ち上がり（１発目のクロックパルスの立ち上がり：図４（ａ）のｔ１点）に対し、遅延時間Ｔｄだけ遅れて、すなわち入力クロック信号のパルス幅Ｔｃｋ／２よりも遅れて、フィードバック信号の立ち上がりが入力される（図４（ｄ）に示すｔ３点）。図４には遅延時間ＴｄをＴｃｋ／２＜Ｔｄ＜Ｔｃｋとした例を示している。
【００３５】
反転／非反転器２０４は、制御端子２０４ｂへのフィードバック信号が立ち上がっている間、入力端子２０４ａからの入力クロック信号を反転する。この場合、反転／非反転器２０４の制御端子２０４ｂへのフィードバック信号が立ち上がった時点（図４（ｄ）に示すｔ３点）では、反転／非反転器２０４の入力端子２０４ａへの入力クロック信号は立ち下がっている。したがって、反転／非反転器２０４は、入力端子２０４ａからの入力クロック信号を反転し、分周前クロック信号を立ち上げる（図４（ｂ）に示すｔ３点）。以降、分周前クロック信号は、入力端子２０４ａからの入力クロック信号を反転した信号とされる。
【００３６】
これにより、図４（ｂ）に示すｔ３〜ｔ４点において、入力クロック信号のパルス幅Ｔｃｋ／２（正規のパルス幅）よりもそのパルス幅が小さいクロックパルス（小パルス）ＰＳ１が発生する。その後、ｔ５〜ｔ６点において、正規のパルス幅のクロックパルスが発生する。
【００３７】
固定分周器２０５は、反転／非反転器２０４からの分周前クロック信号の小パルスＰＳ１の立ち上がりエッジを取り込み、出力クロック信号を立ち下げる（図４（ｃ）に示すｔ３点）。
小パルスＰＳ１の発生後、正規のパルス幅のクロックパルスが発生すると（図４（ｂ）に示すｔ５点）、固定分周器２０５がこのクロックパルスの立ち上がりを取り込み、出力クロック信号を立ち上げる（図４（ｃ）に示すｔ５点）。
【００３８】
この出力クロック信号の立ち上がりは、フィードバック用分周器２０９に与えられ、これにより反転／非反転器２０４の制御端子２０４ｂへのフィードバック信号が立ち下がる。ここで、反転／非反転器２０４の制御端子２０４ｂには、反転／非反転器２０４の入力端子２０４ａに与えられた入力クロック信号の立ち下がり（２発目のクロックパルスの立ち下がり：図４（ａ）のｔ５点）に対し、遅延時間Ｔｄだけ遅れて、すなわち入力クロック信号のパルス幅Ｔｃｋ／２よりも遅れて、フィードバック信号の立ち下がりが入力される（図４（ｄ）に示すｔ７点）。
【００３９】
反転／非反転器２０４は、制御端子２０４ｂへのフィードバック信号が立ち下がっている間、入力端子２０４ａからの入力クロック信号を反転せずにそのまま通過させる。この場合、反転／非反転器２０４の制御端子２０４ｂへのフィードバック信号が立ち下がった時点（図４（ｄ）に示すｔ７点）では、反転／非反転器２０４の入力端子２０４ａへの入力クロック信号は立ち上がっている。したがって、反転／非反転器２０４は、入力端子２０４ａからの入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号を立ち上げる（図４（ｂ）に示すｔ７点）。以降、分周前クロック信号は、入力端子２０４ａからの入力クロック信号を反転せずにそのまま通過させた信号とされる。
【００４０】
これにより、図４（ｂ）に示すｔ７〜ｔ８点において、小パルスＰＳ２が発生し、その後、ｔ９〜ｔ１０点において、正規のパルス幅のクロックパルスが発生する。固定分周器２０５は、反転／非反転器２０４からの小パルスＰＳ２の立ち上がりエッジを取り込み、出力クロック信号を立ち下げる（図４（ｃ）に示すｔ７点）。その後、反転／非反転器２０４からの正規のパルス幅のクロックパルスの立ち上がりを取り込み、出力クロック信号を立ち上げる（図４（ｃ）に示すｔ９点）。
【００４１】
以下、同様動作を繰り返すことによって、可変分周器２００は、入力クロック信号のクロックパルスが３回与えられる毎に２パルスの出力クロック信号を発生し、１．５分周器として動作する。
【００４２】
本実施の形態では、遅延時間Ｔｄに依存して、反転／非反転器２０４が出力する分周前クロック信号に小パルスＰＳが現れる。この小パルスＰＳのパルス幅は、遅延時間Ｔｄが入力クロック信号のパルス幅Ｔｃｋ／２の整数倍になった際に最小となる。反転／非反転器２０４や固定分周器２０５は、その速度応答特性上、いずれも有限の最低動作パルス幅を有している。このため、小パルスＰＳのパルス幅が非常に小さい場合には、図４に示したような動作が得られない可能性がある。
【００４３】
小パルスＰＳのパルス幅が小さい場合、遅延時間Ｔｄを調整し、小パルスＰＳのパルス幅を大きくすることにより（例えば、Ｔｃｋ／４以上）、安定した動作を得ることが可能となる。遅延時間Ｔｄの調整は、図２に示した遅延回路２０８などを意図的に挿入することで実現してもよいし、反転／非反転器２０４、固定分周器２０５、フィードバックパス２０７において自然に発生するそれぞれの遅延時間の合計が上記条件を満たすように設計することによっても実現できる。
【００４４】
また、図４においては、遅延時間Ｔｄを入力クロック信号のパルス幅Ｔｃｋ／２に対して若干大きくした例を示したが、遅延時間Ｔｄを有していれば、どのような値でも同様の動作が実現できる。図５に遅延時間Ｔｄを入力クロック信号の周期Ｔｃｋよりも若干大きくした場合のタイムチャートを示す。図６に遅延時間Ｔｄを入力クロック信号のパルス幅Ｔｃｋ／２よりも小さくした場合のタイムチャートを示す。図５や図６の例でも、可変分周器２００は、制御信号Ｍが「０」レベルの場合（フィードバックパス２０７が遮断されている場合）２分周器として動作し、制御信号Ｍが「１」レベルの場合（フィードバックパス２０７が接続されている場合）１．５分周器として動作する。
【００４５】
図１の構成から明らかなように、この可変分周器２００における分岐数は少なく、クリティカルパスのような容量負荷の大きなパスが発生しないので、低消費電力化を実現することができる。
なお、図１に示した可変分周器２００では、固定分周器２０５の分周数を２分周としたが、２分周に限られるものでない。
【００４６】
〔実施の形態２〕
図７はこの発明の第２の実施の形態（実施の形態２）を示す可変分周器の概略構成図である。この可変分周器３００では、反転／非反転器３０４として排他的論理和回路（ＥＸ−ＯＲ）を使用し、固定分周器３０５として、またフィードバック用分周器３０８としてＴＦＦ（２分周器）を使用し、反転／非反転器３０４の前段（クロック入力端子３０１と反転／非反転器３０４の入力端子３０４ａとの間）に第３の固定分周器として低速化用分周器（ＴＦＦ：２分周器）３０９を設けている。
【００４７】
反転／非反転器３０４において、ＥＸ−ＯＲの一方の入力につながる端子３０４ａが入力端子、他方の入力につながる端子３０４ｂが制御端子となる。入力端子３０４ａは低速化用分周器３０９を介してクロック入力端子３０１に接続され、制御端子３０４ｂと固定分周器３０５の出力との間にはフィードバックパス３０７が形成されている。フィードバックパス３０７には接続器３０６とフィードバック用分周器３０８が設けられている。図８に反転／非反転器（排他的論理和回路）３０４の真理値表を示す。
【００４８】
〔フィードバックパスが遮断されている場合〕
制御信号Ｍが「０」レベルの場合、接続器３０６はフィードバックパス３０７をオフとし、固定分周器３０５の出力と反転／非反転器３０４の制御端子３０４ｂとの接続を切り離す。この場合、反転／非反転器３０４の制御端子３０４ｂのレベルは「０」レベルとされ、反転／非反転器３０４は、図８に示した真理値表に従う排他的論理和動作により、入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号として固定分周器３０５に与える。
【００４９】
図９にフィードバックパス３０７が遮断されている場合のタイムチャートを示す。図９（ａ）はクロック入力端子３０１に与えられるクロック信号、図９（ｂ）は反転／非反転器３０４の入力端子３０４ａに与えられる入力クロック信号、図９（ｃ）は反転／非反転器３０４から出力される分周前クロック信号（固定分周器３０５に与えられる分周前クロック信号）、図９（ｄ）は固定分周器３０５から出力される出力クロック信号、図９（ｅ）は反転／非反転器３０４の制御端子３０４ｂの信号レベルである。
【００５０】
この実施の形態では、クロック入力端子３０１からのクロック信号が低速化用分周器３０９によって２分周され、これによって低速度化されたクロック信号が入力クロック信号として反転／非反転器３０４の入力端子３０４ａへ与えられる。このタイムチャートから分かるように、制御信号Ｍが「０」レベルの場合、可変分周器３００は、クロック入力端子３０１からのクロック信号のクロックパルスが４回与えられる毎に１パルスの出力クロック信号を発生し、４分周器として動作する。
【００５１】
〔フィードバックパスが接続されている場合〕
制御信号Ｍが「１」レベルの場合、接続器３０６はフィードバックパス３０７をオンとし、固定分周器３０５の出力と反転／非反転器３０４の制御端子３０４ｂとの間を接続する。
【００５２】
図１０にフィードバックパス３０７が接続されている場合のタイムチャートを示す。図１０（ａ）はクロック入力端子３０１に与えられるクロック信号、図１０（ｂ）は反転／非反転器３０４の入力端子３０４ａに与えられる入力クロック信号、図１０（ｃ）は反転／非反転器３０４から出力される分周前クロック信号（固定分周器３０５に与えられる分周前クロック信号）、図１０（ｄ）は固定分周器３０５から出力される出力クロック信号、図１０（ｅ）はフィードバックパス３０７を介して反転／非反転器３０４の制御端子３０４ｂへ与えられるフィードバック信号である。
【００５３】
なお、このタイムチャートにおいて、反転／非反転器３０４の入力端子３０４ａに与えられた信号が反転／非反転器３０４、固定分周器３０５、フィードバックパス３０７を通過して反転／非反転器３０４の制御端子３０４ｂに戻されるまでの遅延時間Ｔｄは、入力クロック信号のパルス幅Ｔｃｋ／２よりも若干大きいものとしている（Ｔｃｋ／２＜Ｔｄ＜Ｔｃｋ）。
【００５４】
このタイムチャートから分かるように、制御信号Ｍが「１」レベルの場合、可変分周器３００は、クロック入力端子３０１からのクロック信号のクロックパルスが６回与えられる毎に２パルスの出力クロック信号を発生し、３分周器として動作する。この可変分周器３００においても、分岐数が少なく、クリティカルパスのような容量負荷の大きなパスが発生しないので、低消費電力化を実現することができる。
【００５５】
また、この可変分周器３００では、クロック入力端子３０１からのクロック信号（高速のクロック信号）を低速化用分周器３０９によって分周し、これによって低速度化したクロック信号（低速のクロック信号）を入力クロック信号として反転／非反転器３０４へ与えるようにしているので、消費電力を小さくすることができる。
【００５６】
なお、この実施の形態では、固定分周器３０５としてＴＦＦ（２分周器）を使用したが、ＴＦＦの代わりに分周数を「３」、「４」、「５」、「６」とした固定分周器を用いることによって、それぞれ５分周／６分周、７分周／８分周、９分周／１０分周、１１分周／１２分周等、その分周数を切り替えることが可能な可変分周器を実現することができる。
【００５７】
〔実施の形態３〕
図１１はこの発明の第３の実施の形態（実施の形態３）を示す可変分周器の概略構成図である。この可変分周器４００では、低速化用分周器４０９としてＴＦＦよりなる差動回路を使用し、反転／非反転器４０４としてｎＭＯＳおよびｐＭＯＳを用いた相補型スイッチよりなるセレクタを使用している。反転／非反転器４０４は、入力端子４０４ａと制御端子４０４ｂとを備え、入力端子４０４ａは第１の入力端子４０４ａ１と第２の入力端子４０４ａ２とから構成され、制御端子４０４ｂは第１の制御端子４０４ｂ１と第２の制御端子４０４ｂ２とから構成されている。
【００５８】
また、この可変分周器４００は、クロック入力端子４０１に加え、このクロック入力端子４０１へのクロック信号と逆位相の信号（反転クロック信号）が入力される反転クロック入力端子４１０を備えている。そして、このクロック入力端子４０１からのクロック信号と反転クロック入力端子４１０からの反転クロック信号を低速化用分周器４０９へ与えて２分周し、これによって低速度化されたクロック信号および反転クロック信号のうち、クロック信号を入力クロック信号として反転／非反転器４０４の第１の入力端子４０４ａ１に、反転クロック信号を反転入力クロック信号として反転／非反転器４０４の第２の入力端子４０４ａ２に与えるようにしている。
【００５９】
反転／非反転器４０４は、制御端子４０４ｂ１に与えられる信号が「１」レベル、制御端子４０４ｂ２に与えられる信号が「０」レベルの場合、スイッチ路Ｓ１をオンとし、第１の入力端子４０４ａ１からの入力クロック信号を分周前クロック信号として出力する。制御端子４０４ｂ１に与えられる信号が「０」レベル、制御端子４０４ｂ２に与えられる信号が「１」レベルの場合、スイッチ路Ｓ２をオンとし、第２の入力端子４０４ａ２からの反転入力クロック信号を分周前クロック信号として出力する。
【００６０】
フィードバック用分周器４０８は、フィードバックパス４０７中に設けられており、固定分周器４０５からの接続器４０６を介する出力クロック信号を分周し、反転／非反転器４０４の制御端子４０４ｂ１，４０４ｂ２へのフィードバック信号を生成する。この例では、固定分周器４０５からの出力クロック信号を２分周し、この出力クロック信号のクロックパルスの１発目の立ち上がりエッジで制御端子４０４ｂ１／４０４ｂ２へのフィードバック信号を「０」／「１」レベルとし、２発目の立ち上がりエッジで制御端子４０４ｂ１／４０４ｂ２へのフィードバック信号を「１」／「０」レベルとする。なお、フィードバックパス４０７がオフとされている場合、反転／非反転器４０４の制御端子４０４ｂ１／４ｂ２のレベルは「１」／「０」レベルとされる。
【００６１】
〔フィードバックパスが遮断されている場合〕
制御信号Ｍが「０」レベルの場合、接続器４０６はフィードバックパス４０７をオフとし、固定分周器４０５の出力と反転／非反転器４０４の制御端子４０４ｂとの接続を切り離す。この場合、反転／非反転器４０４の制御端子４０４ｂ１／４ｂ２のレベルは「１」／「０」レベルとされ、反転／非反転器４０４は、スイッチ路Ｓ１をオンとして、入力端子４０４ａ１からの入力クロック信号を分周前クロック信号として固定分周器４０５に与える。固定分周器４０５は、この分周前クロック信号を分周し、出力クロック信号とする。これにより、可変分周器４００は、４分周器として動作する（図１２に示したタイムチャート参照）。
【００６２】
〔フィードバックパスが接続されている場合〕
制御信号Ｍが「１」レベルの場合、接続器４０６はフィードバックパス４０７をオンとし、固定分周器４０５の出力と反転／非反転器４０４の制御端子４０４ｂとの間を接続する。
【００６３】
図１３にフィードバックパス４０７が接続されている場合のタイムチャートを示す。図１３（ａ）はクロック入力端子４０１に与えられるクロック信号、図１３（ｂ）は反転クロック入力端子４１０に与えられる反転クロック信号、図１３（ｃ）は反転／非反転器４０４の入力端子４０４ａ１に与えられる入力クロック信号、図１３（ｄ）は反転／非反転器４０４の入力端子４０４ａ２に与えられる反転入力クロック信号、図１３（ｅ）は反転／非反転器４０４から出力される分周前クロック信号（固定分周器４０５に与えられる分周前クロック信号）、図１３（ｆ）は固定分周器４０５から出力される出力クロック信号、図１３（ｇ）はフィードバックパス４０７を介して反転／非反転器４０４の制御端子４０４ｂ１へ与えられるフィードバック信号、図１３（ｈ）はフィードバックパス４０７を介して反転／非反転器４０４の制御端子４０４ｂ２へ与えられるフィードバック信号である。
【００６４】
このタイムチャートから分かるように、この実施の形態３では、制御信号Ｍが「１」レベルの場合、反転／非反転器（セレクタ）４０４が制御端子４０４ｂ（４０４ｂ１，４０４ｂ２）に与えられる信号のレベルに応じて入力端子４０４ａ１からのクロック入力信号を実質的に反転または非反転し、分周前クロック信号として固定分周器４０５に出力することにより、３分周器として動作する。この可変分周器４００においても、分岐数が少なく、クリティカルパスのような容量負荷の大きなパスが発生しないので、低消費電力化を実現することができる。
【００６５】
なお、この実施の形態では、主に切替特性向上のために、反転／非反転器（セレクタ）４０４をｎＭＯＳおよびｐＭＯＳを用いた相補型スイッチとしたが、勿論、ｎＭＯＳまたはｐＭＯＳの一方のみによるスイッチとしてもよい。
【００６６】
また、この実施の形態では、固定分周器４０５を単相回路としたが、低速化用分周器４０９と同様のＣＭＬやＣＭＯＳなどを用いた差動回路としてもよい。固定分周器４０５を差動回路とする場合には、反転／非反転器４０４に、「低速化用分周器４０９からの差動信号（入力クロック信号／反転入力クロック信号）をフィードバック信号に応じて反転または非反転し、分周前クロック信号として固定分周器４０５へ送る」機能を持たせる。
【００６７】
一般に、ＣＭＬなどの小振幅差動回路である方が、高速信号に対しての動作マージンが大きいので、高速信号を分周する低速化用分周器４０９には小振幅差動回路を、低速になったあとの信号を分周する固定分周器４０５には低電力のＣＭＯＳ単相回路を用いることとすれば、高速動作と低消費電力を同時に実現することができる。この場合、小振幅差動回路の出力をＣＭＯＳに接続するためのレベル変換回路が必要になるが、このレベル変換回路の挿入位置は、接続器４０６の前段でもよく、後段でもよい。また、レベル変換回路の中に接続器４０６を有するような回路構成としてもよい。例えば、複数段でレベル変換している回路の途中段でフィードバックパス４０７をオン／オフするなどの方法が考えられる。
【００６８】
〔実施の形態４〕
図１４はこの発明の第４の実施の形態（実施の形態４）を示す可変分周器の概略構成図である。この可変分周器５００は、構成的には、図１に示した可変分周器２００と同一である。但し、この実施の形態４において、固定分周器２０５は、反転／非反転器２０４からの分周前クロック信号を入力とし、この分周前クロック信号のうち所定のパルス幅（後述する小パルスのパルス幅）を上回るクロックパルスのみを有効クロック信号とし、この有効クロック信号を予め定められた分周数により分周し、クロック出力端子２０２への出力クロック信号とする。
【００６９】
なお、この例においても、固定分周器２０５およびフィードバック用分周器２０９の分周数は２分周とする。また、反転／非反転器２０４の入力端子２０４ａに与えられた信号が反転／非反転器２０４、固定分周器２０５、フィードバックパス２０７を通過して反転／非反転器２０４の制御端子２０４ｂに戻されるまでの遅延時間Ｔｄは、入力クロック信号のパルス幅Ｔｃｋ／２よりも大きくされている（Ｔｄ＞Ｔｃｋ／２）。
【００７０】
〔フィードバックパスが遮断されている場合〕
制御信号Ｍが「０」レベルの場合、接続器２０６はフィードバックパス２０７をオフとし、固定分周器２０５の出力と反転／非反転器２０４の制御端子２０４ｂとの接続を切り離す。この場合、反転／非反転器２０４の制御端子２０４ｂのレベルは「０」レベルとされ、反転／非反転器２０４は入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号として固定分周器２０５に与える。これにより、可変分周器５００は、入力クロック信号のクロックパルスが２回与えられる毎に１パルスの出力クロック信号を発生し、２分周器として動作する（図３に示したタイムチャート参照）。
【００７１】
〔フィードバックパスが接続されている場合〕
制御信号Ｍが「１」レベルの場合、接続器２０６はフィードバックパス２０７をオンとし、固定分周器２０５の出力と反転／非反転器２０４の制御端子２０４ｂとの間を接続する。
【００７２】
図１５にフィードバックパス２０７が接続されている場合のタイムチャートを示す。図１５（ａ）は反転／非反転器２０４の入力端子２０４ａに与えられる入力クロック信号、図１５（ｂ）は反転／非反転器２０４から出力される分周前クロック信号（固定分周器２０５に与えられる分周前クロック信号）、図１５（ｃ）は固定分周器２０５から出力される出力クロック信号、図１５（ｄ）はフィードバックパス２０７を介して反転／非反転器２０４の制御端子２０４ｂへ戻されるフィードバック信号である。なお、このタイムチャートにおいて、分周前クロック信号と出力クロック信号との間には時間差が生じるが、図上では省略している。
【００７３】
図１５（ａ）に示すｔ１点において、入力クロック信号が立ち上がると（クロックパルスが発生すると）、反転／非反転器２０４はこの入力クロック信号の立ち上がりを反転せずに通過させる。これにより、分周前クロック信号が立ち上がり（図１５（ｂ）に示すｔ１点）、固定分周器２０５へ与えられる。固定分周器２０５は、この時の分周前クロック信号のクロックパルスのパルス幅（ｔ１〜ｔ２間のパルス幅）がＴｃｋ／２以上あり、後述する小パルスのパルス幅を上回っているので、このクロックパルスを有効とし、その立ち上がりエッジを取り込み、出力クロック信号を立ち上げる（図１５（ｃ）に示すｔ１点）。
【００７４】
この出力クロック信号の立ち上がりはフィードバックパス２０７を介して反転／非反転器２０４の制御端子２０４ｂに戻される。すなわち、固定分周器２０５からの出力信号の立ち上がりがフィードバック用分周器２０９に与えられ、この固定分周器２０５からの出力信号の立ち上がりを取り込んで、フィードバック用分周器２０９が反転／非反転器２０４の制御端子２０４ｂへのフィードバック信号を立ち上げる。ここで、反転／非反転器２０４の制御端子２０４ｂには、反転／非反転器２０４の入力端子２０４ａに与えられた入力クロック信号の立ち上がり（１発目のクロックパルスの立ち上がり：図１５（ａ）のｔ１点）に対し、遅延時間Ｔｄだけ遅れて、すなわち入力クロック信号のパルス幅Ｔｃｋ／２よりも遅れて、フィードバック信号の立ち上がりが入力される（図１５（ｄ）に示すｔ３点）。図１５には遅延時間ＴｄをＴｃｋ／２＜Ｔｄ＜Ｔｃｋとした例を示している。
【００７５】
反転／非反転器２０４は、制御端子２０４ｂへのフィードバック信号が立ち上がっている間、入力端子２０４ａからの入力クロック信号を反転する。この場合、反転／非反転器２０４の制御端子２０４ｂへのフィードバック信号が立ち上がった時点（図１５（ｄ）に示すｔ３点）では、反転／非反転器２０４の入力端子２０４ａへの入力クロック信号は立ち下がっている。したがって、反転／非反転器２０４は、入力端子２０４ａからの入力クロック信号を反転し、分周前クロック信号を立ち上げる（図１５（ｂ）に示すｔ３点）。以降、分周前クロック信号は、入力端子２０４ａからの入力クロック信号を反転した信号とされる。
【００７６】
これにより、図１５（ｂ）に示すｔ３〜ｔ４点において、入力クロック信号のパルス幅Ｔｃｋ／２（正規のパルス幅）よりもそのパルス幅が小さいクロックパルス（小パルス）ＰＳ１が発生する。その後、ｔ５〜ｔ６点において、正規のパルス幅のクロックパルスが発生する。
【００７７】
固定分周器２０５は、反転／非反転器２０４からの分周前クロック信号のうち小パルスＰＳ１は無効とし、その後に発生する正規のパルス幅のクロックパルスを有効とし、この正規のパルス幅のクロックパルスの立ち上がりエッジを取り込み、出力クロック信号を立ち下げる（図１５（ｃ）に示すｔ５点）。
この正規のパルス幅のクロックパルスの発生後、次の正規のパルス幅のクロックパルスが発生すると（図１５（ｂ）に示すｔ７点）、固定分周器２０５がこのクロックパルスの立ち上がりを取り込み、出力クロック信号を立ち上げる（図１５（ｃ）に示すｔ７点）。
【００７８】
この出力クロック信号の立ち上がりは、フィードバック用分周器２０９に与えられ、これにより反転／非反転器２０４の制御端子２０４ｂへのフィードバック信号が立ち下がる。ここで、反転／非反転器２０４の制御端子２０４ｂには、反転／非反転器２０４の入力端子２０４ａに与えられた入力クロック信号の立ち下がり（３発目のクロックパルスの立ち下がり：図１５（ａ）のｔ７点）に対し、遅延時間Ｔｄだけ遅れて、すなわち入力クロック信号のパルス幅Ｔｃｋ／２よりも遅れて、フィードバック信号の立ち下がりが入力される（図１５（ｄ）に示すｔ９点）。
【００７９】
反転／非反転器２０４は、制御端子２０４ｂへのフィードバック信号が立ち下がっている間、入力端子２０４ａからの入力クロック信号を反転せずにそのまま通過させる。この場合、反転／非反転器２０４の制御端子２０４ｂへのフィードバック信号が立ち下がった時点（図１５（ｄ）に示すｔ９点）では、反転／非反転器２０４の入力端子２０４ａへの入力クロック信号は立ち上がっている。したがって、反転／非反転器２０４は、入力端子２０４ａからの入力クロック信号を反転せずにそのまま通過させ、分周前クロック信号を立ち上げる（図１５（ｂ）に示すｔ９点）。以降、分周前クロック信号は、入力端子２０４ａからの入力クロック信号を反転せずにそのまま通過させた信号とされる。
【００８０】
これにより、図１５（ｂ）に示すｔ９〜ｔ１０点において、小パルスＰＳ２が発生し、その後、ｔ１１〜ｔ１２点において、正規のパルス幅のクロックパルスが発生する。固定分周器２０５は、反転／非反転器２０４からの分周前クロック信号のうち小パルスＰＳ２は無効とし、その後に発生する正規のパルス幅のクロックパルスを有効とし、この正規のパルス幅のクロックパルスの立ち上がりエッジを取り込み、出力クロック信号を立ち下げる（図１５（ｃ）に示すｔ１１点）。その後、反転／非反転器２０４からの次の正規のパルス幅のクロックパルスの立ち上がりを取り込み、出力クロック信号を立ち上げる（図１５（ｃ）に示すｔ１３点）。
【００８１】
以下、同様動作を繰り返すことによって、可変分周器５００は、入力クロック信号のクロックパルスが５回与えられる毎に２パルスの出力クロック信号を発生し、２．５分周器として動作する。
【００８２】
なお、図１４においては、固定分周器２０５に「反転／非反転器２０４からの分周前クロック信号のうち小パルスＰＳのパルス幅を上回るクロックパルスのみを有効クロック信号とする」機能（以下、この機能を小パルス入力無効機能と呼ぶ）を持たせたが、反転／非反転器２０４に「小パルスＰＳのパルス幅を上回るクロックパルスだけを分周前クロック信号として出力する」機能を持たせるようにしてもよい。すなわち、反転／非反転器２０４に、「小パルスＰＳのパルス幅以下のクロックパルスは分周前クロック信号として出力しない」機能（以下、この機能を小パルス出力阻止機能と呼ぶ）を持たせるようにしてもよい。この場合、固定分周器２０５には、小パルス入力無効機能を持たせてもよいし、持たせなくてもよい。
【００８３】
また、反転／非反転器２０４における小パルス出力阻止機能や固定分周器２０５における小パルス入力無効機能は、例えば、反転／非反転器２０４や固定分周器２０５の速度応答特性を利用して実現してもよい。すなわち、反転／非反転器２０４や固定分周器２０５の最低動作パルス幅を小パルスＰＳのパルス幅よりも大きく設計しておけば、その最低動作パルス幅よりも小さい小パルスＰＳに対して反転／非反転器２０４や固定分周器２０５を動作させないようにして、小パルス出力阻止機能や小パルス入力無効機能を得ることができる。
【００８４】
この場合、小パルスＰＳのパルス幅が小さいほど、動作マージンが広くなるので、遅延時間Ｔｄを調整して、できるだけ小パルスＰＳの幅が小さくなるように設計してもよい。本実施の形態では、遅延時間Ｔｄが入力クロック信号のパルス幅Ｔｃｋ／２の整数倍になった際に、その動作マージンが最大になる。
【００８５】
また、図１５においては、遅延時間Ｔｄを入力クロック信号のパルス幅Ｔｃｋ／２に対して若干大きくした例を示したが、遅延時間Ｔｄが入力クロック信号のパルス幅Ｔｃｋ／２よりも大きければ、どのような値でも同様の動作が実現できる。
【００８６】
また、この実施の形態４においても、実施の形態２（図７）と同様に、反転／非反転器２０４の前段に低速化用分周器を設けるようにしてもよい。低速化用分周器によって入力クロック端子２０１からのクロック信号を２分周し、これによって低速度化されたクロック信号を入力クロック信号として反転／非反転器２０４へ与えると、２分周／２．５分周がさらに２分周されることになるので、結果として４分周／５分周が得られる。また、同様に、固定分周器３０５の分周数を「３」，「４」，「５」，「６」とすると、それぞれ６分周／７分周、８分周／９分周、１０分周／１１分周、１２分周／１３分周などを実現することができる。
【００８７】
また、上述した実施の形態１〜４では、接続器２０６，３０６，４０７としてスイッチを使用した構成としたが、必ずしもスイッチでなくてもよく、例えば排他的論理和回路などの論理回路を用いて同様の動作を行わせるようにすることも可能である。
【００８８】
また、実施の形態４（図１５）において、遅延時間Ｔｄを制御することによって小パルスＰＳを有効とすれば、実施の形態１（図４）と同様の動作を得ることができる。逆に、実施の形態１（図４）において、遅延時間Ｔｄを制御することによって小パルスＰＳを無効とすれば、実施の形態４（図１５）と同様の動作を得ることができる。すなわち、実施の形態１と実施の形態４とを組み合わせることにより、分周数の組合せを変化させることが可能な可変分周器を得ることができる。例えば、遅延時間Ｔｄを調整し、（２ｎ＋１）・Ｔｃｋ／４に近くすれば１．５分周／２分周器として動作させ、（ｎ＋１）・Ｔｃｋ／２に近くすれば２．５分周／２分周器として動作させることができる（ｎ：整数）。
【００８９】
【発明の効果】
以上説明したことから明らかなように本発明によれば、固定分周器の出力と反転／非反転器との間に形成されるフィードバックパスを制御信号に応じて接続／遮断することによって容易に分周数を可変することができるので、クリティカルパスのような容量負荷の大きなパスがなくなり、低消費電力化を実現することができるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態（実施の形態１）を示す可変分周器の概略構成図である。
【図２】フィードバックパス中にインバータを２段直列接続した遅延回路を設けた例を示す図である。
【図３】実施の形態１においてフィードバックパスが遮断されている場合の動作を示すタイムチャートである。
【図４】実施の形態１においてフィードバックパスが接続されている場合の動作を示すタイムチャートである。
【図５】実施の形態１において遅延時間を入力クロック信号の周期よりも若干大きくした場合の動作を示すタイムチャートである。
【図６】実施の形態１において遅延時間を入力クロック信号のパルス幅よりも小さくした場合の動作を示すタイムチャートである。
【図７】本発明の第２の実施の形態（実施の形態２）を示す可変分周器の概略構成図である。
【図８】実施の形態２における反転／非反転器（排他的論理和回路）の真理値表を示す図である。
【図９】実施の形態２においてフィードバックパスが遮断されている場合の動作を示すタイムチャートである。
【図１０】実施の形態２においてフィードバックパスが接続されている場合の動作を示すタイムチャートである。
【図１１】本発明の第３の実施の形態（実施の形態３）を示す可変分周器の概略構成図である。
【図１２】実施の形態３においてフィードバックパスが遮断されている場合の動作を示すタイムチャートである。
【図１３】実施の形態３においてフィードバックパスが接続されている場合の動作を示すタイムチャートである。
【図１４】本発明の第４の実施の形態（実施の形態４）を示す可変分周器の概略構成図である。
【図１５】実施の形態４においてフィードバックパスが接続されている場合の動作を示すタイムチャートである。
【図１６】従来の可変分周器の概略を示す図である。
【符号の説明】
２００…可変分周器、２０１…クロック入力端子、２０２…クロック出力端子、２０３…制御信号入力端子、２０４…反転／非反転器、２０４ａ…入力端子、２０４ｂ…制御端子、２０５…固定分周器、２０６…接続器、２０７…フィードバックパス、２０８…遅延回路、ＩＮＶ…インバータ、２０９…フィードバック用分周器、ＰＳ…小パルス、Ｔｄ…遅延時間、Ｔｃｋ…入力クロック信号の周期、Ｍ…制御信号、３００…可変分周器、３０１…クロック入力端子、３０２…クロック出力端子、３０３…制御信号入力端子、３０４…反転／非反転器（排他的論理和回路）、３０４ａ…入力端子、３０４ｂ…制御端子、３０５…固定分周器、３０６…接続器、３０７…フィードバックパス、３０８…フィードバック用分周器、３０９…低速化用分周器、４００…可変分周器、４０１…クロック入力端子、４０２…クロック出力端子、４０３…制御信号入力端子、４０４…反転／非反転器（セレクタ）、４０４ａ…入力端子、４０４ａ１…第１の入力端子、４０４ａ２…第２の入力端子、４０４ｂ…制御端子、４０４ｂ１…第１の制御端子、４０４ｂ２…第２の制御端子、４０５…固定分周器、４０６…接続器、４０７…フィードバックパス、４０８…フィードバック用分周器、４０９…低速化用分周器、４１０…反転クロック入力端子、５００…可変分周器。
【図１】
2005012515.tif 000003
【図２】
2005012515.tif 000004
【図３】
2005012515.tif 000005
【図４】
2005012515.tif 000006
【図５】
2005012515.tif 000007
【図６】
2005012515.tif 000008
【図７】
2005012515.tif 000009
【図８】
2005012515.tif 000010
【図９】
2005012515.tif 000011
【図１０】
2005012515.tif 000012
【図１１】
2005012515.tif 000013
【図１２】
2005012515.tif 000014
【図１３】
2005012515.tif 000015
【図１４】
2005012515.tif 000016
【図１５】
2005012515.tif 000017
【図１６】
2005012515.tif 000018