(57)【要約】【目的】本発明は発振周波数や発振利得の変化を防止して設計を容易にするＥＣＬを用いた発振回路を提供することを目的とする。【構成】インダクタ成分としての水晶振動子及び分割コンデンサからなる共振回路と、前記共振回路に接続して電源電圧によって駆動するＥＣＬからなる発振用増幅器と、前記ＥＣＬの出力端とアースとの間にプルダウン抵抗を備えた水晶発振回路において、前記プルダウン抵抗に直列接続の交流インピーダンス増加回路を設けた構成とする。【選択図】図１
2005136961.tif 000002
【特許請求の範囲】
【請求項１】
インダクタ成分としての水晶振動子及び分割コンデンサからなる共振回路と、前記共振回路に接続して電源電圧によって駆動するＥＣＬからなる発振用増幅器と、前記ＥＣＬの出力端とアースとの間にプルダウン抵抗を備えた水晶発振回路において、前記プルダウン抵抗に直列接続の交流インピーダンス増加回路を設けたことを特徴とする水晶発振回路。
【請求項２】
前記交流インピーダンス増加回路は並列共振回路であって、前記並列共振回路の共振周波数は発振周波数と同一周波数である請求項１の水晶発振回路。
【請求項３】
前記交流インピーダンス増加回路はインダクタである請求項１の水晶発振回路。
【請求項４】
インダクタ成分としての水晶振動子及び分割コンデンサからなる共振回路と、前記共振回路に接続して電源電圧によって駆動するＥＣＬからなる発振用増幅器と、前記ＥＣＬの入力端とアースとの間に高周波阻止抵抗を備えた水晶発振回路において、前記高周波阻止抵抗に交流インピーダンス増加回路を設けたことを特徴とする水晶発振回路。
【請求項５】
前記交流インピーダンス増加回路は前記高周波阻止抵抗に直列接続の並列共振回路であって、前記並列共振回路の共振周波数は発振周波数と同一周波数である請求項４の水晶発振回路。
【請求項６】
前記交流インピーダンス増加回路は前記高周波阻止抵抗に代えて並列共振回路とし、前記並列共振回路の共振周波数は発振周波数と同一周波数である請求項４の水晶発振回路。
【請求項７】
前記交流インピーダンス増加回路は前記高周波阻止抵抗に代えてのインダクタである請求項４の水晶発振回路。
【請求項８】
インダクタ成分としての水晶振動子及び分割コンデンサからなる共振回路と、前記共振回路に接続して電源電圧によって駆動するＥＣＬからなる発振用増幅器と、前記ＥＣＬの出力端とアースとの間にプルダウン抵抗と、前記ＥＣＬの入力端とアースとの間に高周波阻止抵抗を備えたを備えた水晶発振回路において、前記プルダウン抵抗に直列接続の交流インピーダンス増加回路を設けるとともに、前記高周波阻止抵抗に交流インピーダンス増加回路を設けたことを特徴とする水晶発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波用例えば600MHz帯の水晶発振回路を産業上の技術分野とし、特に設計を容易にして周波数変化を防止した水晶発振回路に関する。
【背景技術】
【０００２】
（発明の背景）水晶発振回路は周波数安定度が高いことから、各種の電子機器に周波数源として適用される。近年では、光通信システムの構築から発振周波数の高い水晶発振回路が要求される。このようなものの一つに、高速動作のＥＣＬ（エミッタカップリングロジック）を発振用増幅器としたものがある。
【０００３】
（従来技術の一例）第６図乃至第８図は一従来例を説明する図で、第６図は水晶発振回路、第７図はＥＣＬの内部回路及び第８図は簡略的な水晶発振回路の図である。
【０００４】
水晶発振回路は点線枠で示す共振回路１と発振用増幅器２とから基本的に構成される。共振回路１は水晶振動子３と分割コンデンサ４（ａｂ）からなる。水晶振動子３は例えばＡＴカットとし、インダクタ成分として機能する。分割コンデンサ４（ａｂ）は発振用増幅器２の入出力側となる水晶振動子３の両端に接続し、それぞれアースに接地する。
【０００５】
発振用増幅器２は前述したようにＥＣＬからなる。ＥＣＬは差動増幅器を集積化し、互いに逆相の２入力（ＡＢ）２出力（ＣＤ）とする。例えば、第７図の一点鎖線枠内にＥＣＬ内部を示したように、第１と第２トランジスタＴr1、Ｔr2のエミッタを共通接続して接地する。そして、各コレクタを電源Ｖccとして、各ベースに逆相信号が印加される入力端（ＡＢ）を有する。
【０００６】
また、第１と第２トランジスタＴr1、Ｔr2に第３と第４トランジスタＴr3、Ｔr4を接続してエミッタから逆相信号を得る出力端（ＣＤ）を有する。そして、通常では、各出力端（ＣＤ）には、エミッタ電流を制御する外付けとした負荷としてのプルダウン抵抗９（ａｂ）を接続する。一般には、過大な直流電流による加熱を防止して動作を安定にするため、例えば150〜200Ω程度の大きな抵抗値とする。
【０００７】
そして、このＥＣＬでは、入力端（ＡＢ）は高周波阻止抵抗７を経て入力端Ａから入力端Ｂにバイアス電圧としての基準電圧Ｖbbが印加される。そして、バイパスコンデンサ８を経てアース接地される。基準電圧Ｖbbは図示しない回路によって電源Ｖccから生成される。但し、２電源駆動とする場合はバイパスコンデンサは不要となる。
【０００８】
水晶振動子３の両端は、発振用としたＥＣＬの互いに逆相となる入出力間（ＢＣ間）に接続する。そして、発振用増幅器の次段には発振用と同様のＥＣＬとした緩衝増幅器５が接続する。なお、発振部のみ簡略化して図示すると第８図になり、発振系には一方の入出力（ＢＣ）間のプルダウン抵抗９ａが特に影響を与える。
【０００９】
このようなものでは、発振用増幅器（ＥＣＬ）２が一方の入出力（ＢＣ）間に接続した共振回路１の共振周波数を帰還増幅して矩形波状の発振を維持する。なお、差動型としたことにより他方の入出力（ＡＤ）には一方の入出力（ＢＣ）とは逆相の入出力を得る。そして、プルダウン抵抗９（ａｂ）を負荷とした逆相の２出力を緩衝増幅器（ＥＣＬ）５が増幅して２値の発振出力とする。発振周波数は共振周波数にほぼ一致するが、厳格には水晶振動子３から見た回路側の負荷容量によって決定される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
（従来技術の問題点）しかしながら、上記構成の水晶発振回路では、プルダウン抵抗９ａによって分割抵抗４ｂの実効容量が変化し、設計を困難にする問題があった。すなわち、プルダウン抵抗９ａが分割コンデンサ４ｂに並列に接続するため、分割コンデンサ４ｂの実質的な容量はプルダウン抵抗９ａとの等価直列容量となる。したがって、共振回路１の共振周波数はプルダウン抵抗９ａに左右され、設計を困難にする問題があった。これにより、例えば発振周波数や発振利得の変動を生ずる。
【００１１】
また、プルダウン抵抗９ａとの等価直列抵抗は共振回路の負荷となり、共振先鋭度所謂Ｑ値が低下して例えば位相雑音特性を悪化させる。また、等価直列容量は分割コンデンサ４ｂよりも小さくなる。したがって、例えば出力側の分割コンデンサ４ｂを可変容量ダイオードとして電圧制御発振器を構成した場合、発振周波数の変化幅が小さくなる問題もあった。
【００１２】
さらに、高周波阻止抵抗７は入力側の分割コンデンサ４aに並列に接続するので、前述同様に分割コンデンサ４ａの実効容量を変化させて設計を困難にする問題があった。但し、高周波阻止抵抗７は抵抗値が高いのでプルダウン抵抗９ａよりは影響は小さい。しかし、無視はできない。
【００１３】
（発明の目的）本発明は発振周波数や発振利得の変化を防止して設計を容易にするＥＣＬを用いた発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、特許請求の範囲の請求項１に示したように、インダクタ成分としての水晶振動子及び分割コンデンサからなる共振回路と、前記共振回路に接続して電源電圧によって駆動するＥＣＬからなる発振用増幅器と、前記ＥＣＬの出力端とアースとの間にプルダウン抵抗を備えた水晶発振回路において、前記プルダウン抵抗に直列接続の交流インピーダンス増加回路を設けた構成とする。
【００１５】
請求項２では、請求項１の実施態様として、前記交流インピーダンス増加回路は並列共振回路であって、前記並列共振回路の共振周波数は発振周波数と同一周波数とし、請求項３では、同様に、前記交流インピーダンス増加回路はインダクタとする。
【００１６】
請求項４では、インダクタ成分としての水晶振動子及び分割コンデンサからなる共振回路と、前記共振回路に接続して電源電圧によって駆動するＥＣＬからなる発振用増幅器と、前記ＥＣＬの入力端とアースとの間に高周波阻止抵抗を備えた水晶発振回路において、前記高周波阻止抵抗に交流インピーダンス増加回路を設けた構成とする。
【００１７】
請求項５では、請求項４の実施態様として、前記交流インピーダンス増加回路は前記高周波阻止抵抗に直列接続の並列共振回路であって、前記並列共振回路の共振周波数は発振周波数と同一周波数とする。また、請求項６では、同様に、前記交流インピーダンス増加回路は前記高周波阻止抵抗に代えて並列共振回路とし、前記並列共振回路の共振周波数は発振周波数と同一周波数とし、請求項７では前記交流インピーダンス増加回路は前記高周波阻止抵抗に代えてのインダクタとする。
【００１８】
請求項８では、インダクタ成分としての水晶振動子及び分割コンデンサからなる共振回路と、前記共振回路に接続して電源電圧によって駆動するＥＣＬからなる発振用増幅器と、前記ＥＣＬの出力端とアースとの間にプルダウン抵抗と、前記ＥＣＬの入力端とアースとの間に高周波阻止抵抗を備えたを備えた水晶発振回路において、前記プルダウン抵抗に直列接続の交流インピーダンス増加回路を設けるとともに、前記高周波阻止抵抗に交流インピーダンス増加回路を設けた構成とする。
【発明の効果】
【００１９】
本発明の請求項１の構成によれば、プルダウン抵抗に接続した交流インピーダンス増加回路によって、水晶振動子と分割コンデンサからなる共振回路はプルダウン抵抗と交流インピーダンス増加回路の直列回路からの影響を小さくする。すなわち、共振回路の出力側の分割コンデンサとプルダウン抵抗と交流インピーダンス増加回路の直列回路との等価直列容量は分割コンデンサの値に接近する。
【００２０】
したがって、共振回路はプルダウン抵抗を無視した独立した回路となり、発振周波数を決定する上での設計を容易にする。また、例えば出力側の分割コンデンサを可変容量ダイオードとして電圧制御発振器を構成した場合、発振周波数の変化幅を大きく維持できる。そして、共振回路の負荷としての等価直列抵抗も小さくなるので、Ｑ値を高く維持して例えば位相雑音特性を良好にする。
【００２１】
請求項２では、交流インピーダンス増加回路は発振周波数を共振周波数とした並列共振回路とする。したがって、並列共振回路の共振時には交流インピーダンスが概ね略無限大となり、出力側の分割コンデンサは電気的に殆ど全く影響を受けない。したがって、交流インピーダンス増加回路として最適となる。なお、直流インピーダンスは基本的に０なので、プルダウン抵抗の直流電流は制限を受けない。
【００２２】
請求項３では、交流インピーダンス増加回路をインダクタとする。したがって、交流インピーダンスを高めて直流抵抗は０とするので、出力側の分割コンデンサに与える影響を小さくして前述同様の効果を奏し、プルダウン抵抗への影響も小さい。そして、部品点数を減らすことができる。
【００２３】
請求項４の構成によれば、高周波阻止抵抗に設けた交流インピーダンス増加回路によって、水晶振動子と分割コンデンサからなる共振回路は高周波阻止抵抗と交流インピーダンス増加回路の直列回路からの影響を小さくする。すなわち、共振回路の入力側の分割コンデンサとプルダウン抵抗と交流インピーダンス増加回路の直列回路との等価直列容量は分割コンデンサの値に接近する。
【００２４】
したがって、請求項１と同様に、共振回路は高周波阻止抵抗を無視した独立した回路となり、発振周波数を決定する上での設計を容易にし、例えば入力側の分割コンデンサを可変容量ダイオードとして電圧制御発振器を構成した場合、発振周波数の変化幅を大きく維持できるとともに、共振回路の負荷としての等価直列抵抗も小さくなるので、Ｑ値を高く維持して例えば位相雑音特性を良好にする。
【００２５】
請求項５及び６では交流インピーダンス増加回路を請求項２と同様に並列共振回路とするので、交流インピーダンスを概ね無限大として最適にする。そして、請求項７は交流インピーダンス増加回路をインダクタとするので、並列共振回路に比較して部品点数を小さくできる。
【００２６】
請求項８ではプルダウン抵抗と高周波阻止抵抗に交流インピーダンス増加回路を設けるので、水晶振動子と分割コンデンサからなる共振回路は電気的に独立的になる。したがって、プルダウン抵抗と高周波阻止抵抗の影響を軽減して、設計を自由にするとともにＱ値及び可変幅を大きく維持する。
【実施例１】
【００２７】
（請求項１、２及び３に相当）
第１図は本発明の一実施例を説明する図で、第１図は発振用増幅器としてＥＣＬを用いた簡略的な水晶発振回路の図である。なお、前従来例と同一部分には同番号を付与してその説明は簡略又は省略する。
【００２８】
水晶発振回路は、前述したように、インダクタ成分としての水晶振動子３と入出力側の分割コンデンサ４（ａｂ）からなる共振回路１と、共振回路１に接続して電源電圧Ｖccによって駆動するＥＣＬからなる発振用増幅器２と、発振用増幅器（ＥＣＬ）２の出力端Ｃとアースとの間に設けられたプルダウン抵抗９ａと、電源Ｖbbの印加されるＥＣＬの入力端Ｂとアースとの間に高周波阻止抵抗７及びバイパスコンデンサ８を備えてなる。
【００２９】
そして、第１実施例では、プルダウン抵抗９ａには交流インピーダンス増加回路を直列接続してアース接地とした構成とする（請求項１）。ここでの交流インピーダンス増加回路はインダクタＬとコンデンサＣからなる並列共振回路１０とする（請求項２）。但し、並列共振回路１０の共振周波数は発振周波数と同一とする。
【００３０】
このような構成であれば、プルダウン抵抗９ａに直列接続した並列共振回路１０は、発振周波数時にはインピーダンスを無限大とする。したがって、プルダウン抵抗９ａと並列共振回路１０の直列回路もインピーダンスは無限大になる。これにより、分割コンデンサ４ｂとの等価直列容量は、実質的に分割コンデンサ４ｂ自体の容量値になる。このことから、共振回路１はプルダウン抵抗９ａを考慮することなく独立して設計できる。そして、プルダウン抵抗９ａを設けることによる発振周波数や発振利得の変化を防止できる。
【００３１】
また、プルダウン抵抗９ａとの等価直列抵抗は０となり、Ｑ値が高く維持でき、例えば位相雑音特性を良好にする。また、等価直列容量は分割コンデンサ４ｂ自体の容量となるので、出力側の分割コンデンサ４ｂを電圧可変容量素子として電圧制御発振器を構成した場合、発振周波数の変化幅を大きく維持できる。
【００３２】
なお、交流インピーダンス増加回路としては、並列共振回路１０に代えて、第２図に示したように単にインダクタＬとしてもよい（請求項３）。この場合、インダクタＬによって周波数が高くなるほど交流インピーダンスが増加するので、出力側の分割コンデンサ４ｂへの影響を軽減して同様な効果を奏する。また、直流インピーダンスは小さいのでプルダウン抵抗の電流を制限せずにその影響は無視できる。
【実施例２】
【００３３】
（請求項４、５、６、７及び８に相当）
第３図は本発明の第２実施例を説明する発振用増幅器としてＥＣＬを用いた簡略的な水晶発振回路の図である。なお、前実施例と同一部分の説明は省略叉は簡略する。
【００３４】
第１実施例では、出力側のプルダウン抵抗９ａに直列に交流インピーダンス増加回路を接続して接地したが、第２実施例では入力側の高周波阻止抵抗７にも交流インピーダンス増加回路を設ける（請求項８）。ここでの交流インピーダンス増加回路は高周波阻止抵抗７に並列共振回路１０を接続する。これにより、入力側の分割コンデンサ４ａとの等価直列容量は、実質的に分割コンデンサ４ａ自体の容量値になる。
【００３５】
このことから、水晶振動子３と分割コンデンサ４（ａｂ）からなる共振回路１はプルダウン抵抗９ａのみならず、高周波阻止抵抗７をも考慮することなく独立的に設計できる。そして、第１実施例に増して、発振周波数や発振利得の変化を防止できるとともに、Ｑ値が高く維持して例えば位相雑特性を良好に維持する。そして、入力側の分割コンデンサ４ａを電圧可変容量素子として電圧制御型とした場合でも、発振周波数の変化幅を大きく維持できる。
【００３６】
なお、第２実施例においては、交流インピーダンス増加回路としての並列共振回路１０のインピーダンスが充分に高い場合には、第４図に示したように高周波素子抵抗７を除去してもよい。さらには、第５図に示したように、周波数に比例してインピーダンスが増加するインダクタのみとすることもできる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１実施例を説明する水晶発振回路の簡略的な図である。
【図２】本発明の第１実施例の他の例を説明する水晶発振回路の簡略的な図である。
【図３】本発明の第２実施例を説明する簡略的な発振回路の図である。
【図４】本発明の第２実施例の他の例を説明する簡略的な発振回路の図である。
【図５】本発明の第２実施例の他の例を説明する簡略的な発振回路の図である。
【図６】従来例を説明する水晶発振回路の図である。
【図７】従来例を説明するＥＣＬの内部回路図である。
【図８】従来例を説明する簡略的な発振回路の図である。
【符号の説明】
【００３８】
１  共振回路、２  発振用増幅器、３  水晶振動子、４  発振用の分割コンデンサ、５
緩衝増幅器、６  帰還抵抗、７  高周波阻止抵抗、８  バイパスコンデンサ、９  プルダウン抵抗、１０  並列共振回路。
【図１】
2005136961.tif 000003
【図２】
2005136961.tif 000004
【図３】
2005136961.tif 000005
【図４】
2005136961.tif 000006
【図５】
2005136961.tif 000007
【図６】
2005136961.tif 000008
【図７】
2005136961.tif 000009
【図８】
2005136961.tif 000010