(57)【要約】【課題】  高精度でオン時比率を制限するようにしたＰＷＭ信号の時比率制御方法および時比率制御回路を提供する。【解決手段】  ＤＣ−ＤＣコンバータの時比率制御回路部は、誤差出力信号Ｖｆｂを生成する誤差増幅器１１と、誤差出力信号Ｖｆｂを所定周期の三角波信号Ｖｏｓｃ１と比較してＰＷＭ信号Ｖｐｗｍ１を生成するコンパレータ１２と、所定周期の三角波信号Ｖｏｓｃ１およびこの三角波信号Ｖｏｓｃ１に同期する第１のパルス信号Ｖｏｓｃ２を生成する三角波発振回路１３と、第１のパルス信号Ｖｏｓｃ２に対して所定の遅延時間ｔｄで第２のパルス信号Ｖｄを生成する遅延回路１４と、第１のパルス信号Ｖｏｓｃ２によりＰＷＭ信号Ｖｐｗｍ１を強制オフするとともに、第２のパルス信号ＶｄによりＰＷＭ信号Ｖｐｗｍ１の強制オフを解除する論理回路１５と、出力バッファ１６とを備えている。【選択図】  図１
2005143197.tif 000002
【特許請求の範囲】
【請求項１】
誤差出力信号を所定周期の三角波信号と比較してＰＷＭ信号を生成するとき、前記ＰＷＭ信号の変化するオン時比率の最大値を設定するようにしたＰＷＭ信号の時比率設定方法において、
前記三角波信号に同期して生成した第１のパルス信号、および該第１のパルス信号に対して所定の遅延時間をもって生成した第２のパルス信号に基づいて、前記オン時比率の最大値を制限するようにしたことを特徴とするＰＷＭ信号の時比率設定方法。
【請求項２】
前記オン時比率の最大値を前記所定の遅延時間によって設定したことを特徴とする請求項１記載のＰＷＭ信号の時比率設定方法。
【請求項３】
前記ＰＷＭ信号のオフ時間が前記所定の遅延時間より長いときには、前記誤差出力信号を前記所定周期の三角波信号と比較して生成されたＰＷＭ信号をそのまま出力することを特徴とする請求項１記載のＰＷＭ信号の時比率設定方法。
【請求項４】
誤差出力信号を生成する誤差増幅器と、
前記誤差出力信号を所定周期の三角波信号と比較してＰＷＭ信号を生成するコンパレータと、
前記所定周期の三角波信号、および前記三角波信号に同期する第１のパルス信号を生成する三角波発振回路と、
第１のパルス信号に対して所定の遅延時間を有する第２のパルス信号を生成する遅延回路と、
前記第１のパルス信号により前記ＰＷＭ信号を強制オフするとともに、前記第２のパルス信号により前記ＰＷＭ信号の強制オフを解除する論理回路と
を備えたことを特徴とする時比率制御回路。
【請求項５】
前記論理回路は、第１のパルス信号がハイからロウに切り替わった時に前記ＰＷＭ信号を強制オフするとともに、前記第２のパルス信号がハイからロウに切り替わった時に前記ＰＷＭ信号の強制オフ状態を解除するように動作することを特徴とする請求項４記載の時比率制御回路。
【請求項６】
前記論理回路は、第１のパルス信号がロウからハイに切り替わった時に前記ＰＷＭ信号を強制オフするとともに、前記第２のパルス信号がロウからハイに切り替わった時に前記ＰＷＭ信号の強制オフ状態を解除するように動作することを特徴とする請求項４記載の時比率制御回路。
【請求項７】
前記論理回路は、第１のパルス信号がハイからロウに切り替わった時に前記ＰＷＭ信号を強制オフするとともに、前記第２のパルス信号がロウからハイに切り替わった時に前記ＰＷＭ信号の強制オフ状態を解除するように動作することを特徴とする請求項４記載の時比率制御回路。
【請求項８】
前記論理回路は、第１のパルス信号がロウからハイに切り替わった時に前記ＰＷＭ信号を強制オフするとともに、前記第２のパルス信号がハイからロウに切り替わった時に前記ＰＷＭ信号の強制オフ状態を解除するように動作することを特徴とする請求項４記載の時比率制御回路。
【請求項９】
前記三角波発振回路では、前記所定周期の三角波信号のピークに同期してオンオフするように、前記第１のパルス信号を生成することを特徴とする請求項４ないし８のいずれかに記載の時比率制御回路。
【請求項１０】
前記論理回路を、前記ＰＷＭ信号と前記第１のパルス信号との論理積演算を行う第１のＡＮＤ回路と、前記ＰＷＭ信号と前記第２のパルス信号の反転信号との論理積演算を行う第２のＡＮＤ回路と、前記第１のＡＮＤ回路の出力信号と前記第２のＡＮＤ回路の出力信号との論理和演算を行うＯＲ回路とから構成したことを特徴とする請求項４ないし９のいずれかに記載の時比率制御回路。
【請求項１１】
スイッチング素子を含み、そのスイッチング素子がデューティ比制御されることにより、入力電圧を該入力電圧と異なる電圧値の出力電圧に変換するＤＣ−ＤＣコンバータ回路部と、
前記出力電圧の電圧値を検出する出力電圧検出回路部と、
前記検出回路部からの検出電圧に基づいて誤差出力信号を生成する誤差増幅器と、
前記誤差出力信号を所定周期の三角波信号と比較して、前記スイッチング素子をデューティ比制御するためのＰＷＭ信号を生成するコンパレータと、
前記所定周期の三角波信号、および前記三角波信号に同期する第１のパルス信号を生成する三角波発振回路と、
第１のパルス信号に対して所定の遅延時間を有する第２のパルス信号を生成する遅延回路と、
前記第１のパルス信号により前記ＰＷＭ信号を強制オフするとともに、前記第２のパルス信号により前記ＰＷＭ信号の強制オフを解除する論理回路と
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項１２】
前記ＤＣ−ＤＣコンバータ回路部は、前記入力電圧を該入力電圧より高い電圧値の出力電圧に変換する回路であることを特徴とする請求項１１に記載のＤＣ−ＤＣコンバータ。
【請求項１３】
前記ＤＣ−ＤＣコンバータ回路部は、前記入力電圧を該入力電圧より低い電圧値の出力電圧に変換する回路であることを特徴とする請求項１１に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、オン時比率の最大値が制限されたＰＷＭ信号を生成するようにしたＰＷＭ信号の時比率設定方法、ＤＣ−ＤＣコンバータなどにおけるＰＷＭ信号の時比率制御を可能にした時比率制御回路およびＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
直流電圧を任意の直流レベルの電圧に変換できるＤＣ−ＤＣコンバータは、小型化・高効率化にともなって多種多様の電子機器の電源装置に使用され、その使用範囲が拡大されている。そのため、動作範囲や出力設定電圧の範囲がより広いＤＣ−ＤＣコンバータが求められている。
【０００３】
図６は、従来のＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式のステップアップ型ＤＣ−ＤＣコンバータを示す回路図である。直流入力電圧Ｖｉｎを昇圧し出力電圧Ｖｏｕｔとして出力するＤＣ−ＤＣコンバータ回路部５１は、ＮチャネルＭＯＳトランジスタよりなるスイッチング素子としての出力トランジスタＭ１、リアクトルＬ１、ダイオードＤ１およびコンデンサＣ１を有している。出力トランジスタＭ１のドレインには、リアクトルＬ１を介して直流入力電圧Ｖｉｎが印加されている。また、出力トランジスタＭ１のソースはグランドに接続されている。ダイオードＤ１はアノードが出力トランジスタＭ１のドレインに接続され、カソードが出力端子Ｐ０に接続されている。コンデンサＣ１は出力端子Ｐ０とグランドの間に接続されている。
【０００４】
このＤＣ−ＤＣコンバータ回路部５１では、出力トランジスタＭ１がオン・オフ制御されることによって、出力端子Ｐ０から出力される出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎより高い電圧に昇圧される。この出力トランジスタＭ１のオン時間Ｔｏｎとオフ時間Ｔｏｆｆの比を変化させることにより、出力電圧Ｖｏｕｔを予め定めた設定電圧に制御できる。
【０００５】
ここで、入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの関係については、
Ｖｏｕｔ＝｛（Ｔｏｎ＋Ｔｏｆｆ）／Ｔｏｆｆ｝Ｖｉｎ
＝Ｖｉｎ／Ｄｏｆｆ
のように表すことができる。Ｄｏｆｆはオフ・デューティ比であって、（Ｔｏｎ＋Ｔｏｆｆ）／Ｔｏｆｆの逆数、即ち、Ｔｏｆｆ／（Ｔｏｎ＋Ｔｏｆｆ）と定義できる。
【０００６】
また、オン・デューティ比Ｄｏｎは、Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）と定義される。したがって、Ｄｏｆｆ＋Ｄｏｎ＝１となるため、
Ｖｏｕｔ＝Ｖｉｎ／Ｄｏｆｆ＝Ｖｉｎ／（１−Ｄｏｎ）
となる。
【０００７】
図６に示すＤＣ−ＤＣコンバータは、このＤＣ−ＤＣコンバータ回路部５１からの出力電圧Ｖｏｕｔを予め定めた設定電圧に制御するために、出力電圧検出回路部５２および時比率制御回路部５３を備えている。
【０００８】
出力電圧検出回路部５２は検出抵抗Ｒ１，Ｒ２とからなる。検出抵抗Ｒ１，Ｒ２は直列に接続され、その直列回路は出力端子Ｐ０とグランドの間に接続されている。そして、直列に接続された検出抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔを分圧し、その分圧した電圧（検出電圧）Ｖｆを時比率制御回路部５３にフィードバックする。
【０００９】
時比率制御回路部５３は、誤差増幅回路５４、基準電圧回路Ｅ１、三角波発振回路５６、デットタイム電圧回路Ｅ２、ＰＷＭコンパレータ５８および出力バッファ５９を有している。
【００１０】
誤差増幅回路５４では、出力電圧Ｖｏｕｔを一定の分圧比で分圧した検出電圧Ｖｆと基準電圧回路Ｅ１から出力される予め定めた基準電圧Ｖｒｅｆ１とを比較し、その両電圧Ｖｆ，Ｖｒｅｆの差電圧を増幅した誤差出力電圧ＶｆｂをＰＷＭコンパレータ５８に出力する。
【００１１】
図７は、時比率制御回路部５３の各電圧信号波形を示す波形図である。ここに示すように、三角波発振回路５６からは、一定の電圧値の範囲で振幅する三角波信号Ｖｏｓｃ１をＰＷＭコンパレータ５８に出力する。デットタイム電圧回路Ｅ２からＰＷＭコンパレータ５８には、最大デューティ設定電圧Ｖｄｍａｘ１を出力する。この最大デューティ設定電圧Ｖｄｍａｘ１は、出力トランジスタＭ１をオン・オフ制御する際のオン時比率（オン・デューティ比）の最大値を設定する電圧となる。
【００１２】
ＰＷＭコンパレータ５８には、誤差出力電圧Ｖｆｂ、三角波信号Ｖｏｓｃ１および最大デューティ設定電圧Ｖｄｍａｘ１が入力されている。このＰＷＭコンパレータ５８では、誤差出力電圧Ｖｆｂと最大デューティ設定電圧Ｖｄｍａｘ１とのいずれか小さい値と、三角波信号Ｖｏｓｃ１の値とを比較している。図６に示すＤＣ−ＤＣコンバータでは、通常時は誤差出力電圧Ｖｆｂが最大デューティ設定電圧Ｖｄｍａｘ１より小さく、したがってＰＷＭコンパレータ５８は誤差出力電圧Ｖｆｂと三角波信号Ｖｏｓｃ１との間で比較が行われる。
【００１３】
図７（ａ）に示すように、三角波信号Ｖｏｓｃ１が誤差出力電圧Ｖｆｂより小さい期間には、ＰＷＭ信号ＶｐｗｍとしてＨレベルの信号が出力されるが、三角波信号Ｖｏｓｃ１が誤差出力電圧Ｖｆｂより大きくなるとＰＷＭ信号ＶｐｗｍはＬレベルになる。
【００１４】
このように、検出電圧Ｖｆが予め設定した基準電圧Ｖｒｅｆ１より低くなるほど誤差出力電圧Ｖｆｂが大きくなり、ＰＷＭ信号ＶｐｗｍのＨレベル状態になる期間（オン時間：Ｔｏｎ）がＬレベル状態になる期間（オフ時間：Ｔｏｆｆ）より長くなって、オン・デューティ比Ｄｏｎ（＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））は大きくなる。反対に、誤差出力電圧Ｖｆｂが小さいときは、検出電圧Ｖｆが予め設定した基準電圧Ｖｒｅｆ１より大きく、ＰＷＭ信号ＶｐｗｍのＬレベル状態の割合がＨレベル状態に比べ大きくなって、オン・デューティ比Ｄｏｎは小さくなる。
【００１５】
そして、ＰＷＭコンパレータ５８から出力されたＰＷＭ信号Ｖｐｗｍは、出力バッファ５９を介して出力トランジスタＭ１のゲートに出力される。出力トランジスタＭ１は、ＰＷＭ信号Ｖｐｗｍの波形に従ってオンオフされ、出力トランジスタＭ１とダイオードＤ１との接続点に生じる交流電圧がインダクタＬ１とコンデンサＣ１とで平滑されて、所定の出力電圧Ｖｏｕｔが出力端子Ｐ０から負荷に供給される。
【００１６】
ところで、図７（ｂ）に示すように、出力端子Ｐ０の負荷状態によっては、誤差増幅回路５４の誤差出力電圧Ｖｆｂが最大デューティ設定電圧Ｖｄｍａｘ１より大きくなる場合があった。そのようなときに、ＰＷＭ信号Ｖｐｗｍが１００％のデューティサイクルとなって出力トランジスタＭ１を常にオンにしてしまえば、出力トランジスタＭ１を破壊し、コンバータ回路部５１としての機能が停止することになる。そこで、ＰＷＭコンパレータ５８では最大デューティ設定電圧Ｖｄｍａｘ１と三角波信号Ｖｏｓｃ１との間で比較を行うようにして、誤差出力電圧Ｖｆｂが最大デューティ設定電圧Ｖｄｍａｘ１より大きくなったときでも、ＰＷＭ信号ＶｐｗｍのＨレベル状態になる期間（オン時間：Ｔｏｎ）を１００％の未満の割合で、例えば８０％程度に制限するようにしていた。
【００１７】
このように、図６に示すＤＣ−ＤＣコンバータでは最大デューティ設定電圧Ｖｄｍａｘ１によって最大のオン・デューティ比Ｄｏｎが決定されているが、この最大値を最大デューティ設定電圧Ｖｄｍａｘ１で決定しているために、最大デューティ設定電圧Ｖｄｍａｘ１の値は、三角波信号Ｖｏｓｃ１の最大値より小さく、かつその最大値にできるだけ近い値とすることが好ましい。しかし、三角波信号Ｖｏｓｃ１の波高値のバラツキや、ＰＷＭコンパレータ５８の入力オフセット電圧等の影響によって、三角波信号Ｖｏｓｃ１の最大値が最大デューティ設定電圧Ｖｄｍａｘ１を下回ってしまうおそれがあった。
【００１８】
図８に示すＤＣ−ＤＣコンバータは、ＰＷＭコンパレータ５８を第１、第２のコンパレータ６０，６１とアンド回路６２とに置き換えて構成したものである。このように構成した場合には、最大デューティ設定電圧Ｖｄｍａｘ１と三角波信号Ｖｏｓｃ１を第２のコンパレータ６１で比較して、あらかじめ所定の最大オン時比率をなすように狭幅（オフ時間：Ｔｏｆｆ＝ｔ）のパルス信号Ｖｄｍａｘを生成することができる。このパルス信号Ｖｄｍａｘのパルス幅に基づいて最大オン時比率が設定され、他の信号のレベル等に影響されないで、その時々で最大オン時比率が変動するといったことがなくなるため、大きな最大オン時比率を設定することができる。
【００１９】
ここでは、図９に示すように、このパルス信号ＶｄｍａｘとＰＷＭコンパレータ６０からのＰＷＭ信号Ｖｐｗｍ１とをアンド回路６２で比較して、このアンド回路６２からハイレベル（Ｈｉｇｈ）期間の短い方を出力することによって、最大オン時比率を制限するようにしている。
【００２０】
しかし、この方法でも図６のものと同様に、三角波信号Ｖｏｓｃ１の波高値やコンパレータ６１のオフセット電圧等によって最大デューティ制限値の精度が悪くなるという問題を解決するものではなかった。
【００２１】
こうした課題に対して、特許文献１に記載された発明では、図１０に示すように、最大デューティ設定電圧Ｖｄｍａｘ１を用いないで、三角波信号Ｖｏｓｃ１に同期したパルス信号Ｖｐｓを用いて、その時々で最大オン時比率が変動するといったことはなく、大きな最大オン時比率を得ることのできるデューティ比設定回路が提案されている。図１１には、図１０に示すデューティ比設定回路の各部電圧波形を示す。
【００２２】
このデューティ比設定回路では、オン時比率の最大値をパルス発生回路６３から出力されるパルス信号Ｖｐｓのパルス幅ｔによって設定しているから、パルス発生回路６３において、そのパルス幅ｔを調整するだけでオン時比率の最大値の大きさを簡単に調整することができる。また、狭幅（オン時間：Ｔｏｎ＝ｔ）のパルス信号Ｖｐｓでは、そのパルス幅ｔが他の信号のレベル変動に影響されないことから、その時々でオン時比率の最大値が変動することもなくなる。
【特許文献１】特開２０００−２１７３４０号公報（段落番号〔００６１〕〜〔００６２〕，図１）
【発明の開示】
【発明が解決しようとする課題】
【００２３】
ところが、図１０に示すデューティ比設定回路は、そのスイッチング周波数がＭＨｚ帯の高周波である場合やオン時比率（オン・デューティ比）を９０％以上に設定している場合等には、パルス信号Ｖｐｓのパルス幅ｔをナノ秒クラスの狭幅で生成することが必要になる。
【００２４】
しかし、ナノ秒クラスのパルス幅でパルス信号Ｖｐｓを生成するには、三角波信号Ｖｏｓｃ１を生成している三角波発振回路５６から、何段ものゲート回路等を介してパルスを伝えていくことになるため、途中でパルス幅が変わってしまったり、最悪の場合にはパルス自体が消滅したりするという問題があった。また、一度狭幅パルスを生成した後には、その後段での論理回路を全て高速応答するものとしなければ三角波信号Ｖｏｓｃ１に同期した精度の良いパルスを生成することができないという問題もあった。
【００２５】
この発明は、このような点に鑑みてなされたものであり、最大デューティ比設定電圧やデューティ比設定用のパルス信号を生成することなしに高精度でオン時比率を制限するようにしたＰＷＭ信号の時比率制御方法および時比率制御回路を提供することを目的とする。
【課題を解決するための手段】
【００２６】
この発明は、上記問題を解決するために、誤差出力信号を所定周期の三角波信号と比較してＰＷＭ信号を生成するとき、前記ＰＷＭ信号の変化するオン時比率の最大値を設定するようにしたＰＷＭ信号の時比率設定方法において、前記三角波信号に同期して生成した第１のパルス信号、および該第１のパルス信号に対して所定の遅延時間をもって生成した第２のパルス信号に基づいて、前記オン時比率の最大値を制限するようにした。
【００２７】
また、この発明の時比率制御回路は、誤差出力信号を生成する誤差増幅器と、前記誤差出力信号を所定周期の三角波信号と比較してＰＷＭ信号を生成するコンパレータと、前記所定周期の三角波信号、および前記三角波信号に同期する第１のパルス信号を生成する三角波発振回路と、第１のパルス信号に対して所定の遅延時間を有する第２のパルス信号を生成する遅延回路と、前記第１のパルス信号により前記ＰＷＭ信号を強制オフするとともに、前記第２のパルス信号により前記ＰＷＭ信号の強制オフを解除する論理回路とを備えて構成されている。
【００２８】
さらに、この発明のＤＣ−ＤＣコンバータは、スイッチング素子を含み、そのスイッチング素子がデューティ比制御されることにより、入力電圧を該入力電圧と異なる電圧値の出力電圧に変換するＤＣ−ＤＣコンバータ回路部と、前記出力電圧の電圧値を検出する出力電圧検出回路部と、前記検出回路部からの検出電圧に基づいて誤差出力信号を生成する誤差増幅器と、前記誤差出力信号を所定周期の三角波信号と比較して、前記スイッチング素子をデューティ比制御するためのＰＷＭ信号を生成するコンパレータと、前記所定周期の三角波信号、および前記三角波信号に同期する第１のパルス信号を生成する三角波発振回路と、第１のパルス信号に対して所定の遅延時間を有する第２のパルス信号を生成する遅延回路と、前記第１のパルス信号により前記ＰＷＭ信号を強制オフするとともに、前記第２のパルス信号により前記ＰＷＭ信号の強制オフを解除する論理回路とを備えて構成されている。
【発明の効果】
【００２９】
この発明によれば、最大デューティ比設定電圧やデューティ比設定用のパルス信号を用いないで、第１のパルス信号と第２のパルス信号との間に設定した所定の遅延時間をもってオン時比率の最大値を設定することができる。
【００３０】
したがって、ＰＷＭ信号の設定周波数がＭＨｚ帯域のような高周波であるときにも、高精度でオン時比率を制限できる。また、他の信号のレベル等に影響されないで、その時々で最大オン時比率が変動するといったことがなくなるため、大きな最大オン時比率を設定することができる。
【００３１】
また、この発明によれば、ＤＣ−ＤＣコンバータ回路を制御する制御回路の最終段でオン時比率を制限するようにしたので、途中でパルス幅が変わってしまったり、パルス自体が消滅したりするおそれがない。
【００３２】
したがって、高周波のスイッチング電源に適用した場合でも、高精度でオン時比率を制限できる。
【発明を実施するための最良の形態】
【００３３】
以下、この発明の実施形態を、図面を参照して詳細に説明する。図１は、この発明のＤＣ−ＤＣコンバータの原理的構成を示す回路図である。
図１に示すＤＣ−ＤＣコンバータにおいて、時比率制御回路部は、誤差出力信号Ｖｆｂを生成する誤差増幅器１１と、誤差出力信号Ｖｆｂを所定周期の三角波信号Ｖｏｓｃ１と比較してＰＷＭ信号Ｖｐｗｍ１を生成するコンパレータ１２と、所定周期の三角波信号Ｖｏｓｃ１およびこの三角波信号Ｖｏｓｃ１に同期する第１のパルス信号Ｖｏｓｃ２を生成する三角波発振回路１３と、第１のパルス信号Ｖｏｓｃ２に対して所定の遅延時間ｔｄで第２のパルス信号Ｖｄを生成する遅延回路１４と、第１のパルス信号Ｖｏｓｃ２によりＰＷＭ信号Ｖｐｗｍ１を強制オフするとともに、第２のパルス信号ＶｄによりＰＷＭ信号Ｖｐｗｍ１の強制オフを解除する論理回路１５と、出力バッファ１６とを有している。
【００３４】
このＤＣ−ＤＣコンバータでは、こうした時比率制御回路部の構成に特徴があり、出力トランジスタＭ１、リアクトルＬ１、ダイオードＤ１およびコンデンサＣ１からなるＤＣ−ＤＣコンバータ回路部や、検出抵抗Ｒ１，Ｒ２からなる出力電圧検出回路部については、従来のＤＣ−ＤＣコンバータ（図６）の構成と同じである。したがって、以下では時比率制御回路部について詳細に説明し、他の構成は図６に示すＤＣ−ＤＣコンバータに用いた符号と同じ符号を付して、それらの詳細な説明は省略する。
【００３５】
誤差増幅器１１には、出力電圧検出回路部からの電圧（検出電圧）Ｖｆと基準電圧回路Ｅ１から出力される予め定めた基準電圧Ｖｒｅｆ１が入力される。基準電圧回路Ｅ１が出力する基準電圧Ｖｒｅｆ１は、出力端子Ｐ０から出力される出力電圧Ｖｏｕｔが予め定めた設定電圧を出力している時に、出力電圧検出回路部から出力される検出電圧Ｖｆの値と一致する電圧値に設定されている。
【００３６】
誤差増幅器１１は、検出電圧Ｖｆと基準電圧Ｖｒｅｆ１とを比較し、その両電圧Ｖｆ，Ｖｒｅｆ１の差電圧を増幅した制御電圧としての誤差出力信号Ｖｆｂをコンパレータ１２に出力する。この誤差増幅器１１では、検出電圧Ｖｆが基準電圧Ｖｒｅｆ１に一致する値になる（すなわち、出力電圧Ｖｏｕｔが予め定めた設定電圧になる）ように誤差出力信号Ｖｆｂを出力する。そして、誤差増幅器１１は、検出電圧Ｖｆが基準電圧Ｖｒｅｆ１より大きくなればなるほど、基準値より小さな値になっていく誤差出力信号Ｖｆｂを出力する。反対に、誤差増幅器１１は、検出電圧Ｖｆが基準電圧Ｖｒｅｆ１より小さくなればなるほど、基準値より大きな値になっていく誤差出力信号Ｖｆｂを出力する。
【００３７】
三角波発振回路１３は、一定の電圧値の範囲を予め定めた周期Ｔで振幅する三角波の発振信号としての三角波信号Ｖｏｓｃ１と、この三角波信号Ｖｏｓｃ１に同期して矩形波として生成された第１のパルス信号Ｖｏｓｃ２とを出力する。
【００３８】
図２は、三角波発振回路１３の一例を示す回路図である。この三角波発振回路１３は、電源電圧Ｖｄｄと接地間に、定電流源ＩＢ１、スイッチ素子Ｓ１，Ｓ２、及び定電流源ＩＢ２の直列回路と、スイッチ素子Ｓ１，Ｓ２の接続点と接地間に設けた充放電用のコンデンサＣ２と、スイッチ素子Ｓ１，Ｓ２を制御するヒステリシスコンパレータ２１とを備えている。
【００３９】
ここで、スイッチ素子Ｓ１，Ｓ２を交互にオンオフするとき、コンデンサＣ２が充電動作と放電動作を繰り返すことによって、スイッチ素子Ｓ１，Ｓ２の接続点では、上限電圧Ｖｏｓｃｐと下限電圧Ｖｏｓｃｍの間を振動する三角波信号Ｖｏｓｃ１が生成される。また、三角波信号Ｖｏｓｃ１はヒステリシスコンパレータ２１の負入力端子に帰還され、ヒステリシスコンパレータ２１では、三角波信号Ｖｏｓｃ１が２つの正入力端子に印加される上限電圧Ｖｏｓｃｐと下限電圧Ｖｏｓｃｍとの間でそれぞれ比較され、矩形波としての第１のパルス信号Ｖｏｓｃ２が出力される。
【００４０】
図１に戻って、コンパレータ１２には、三角波発振回路１３の三角波信号Ｖｏｓｃ１と、誤差増幅器１１の誤差出力信号Ｖｆｂが入力され、ここで誤差出力信号Ｖｆｂの大きさと三角波信号Ｖｏｓｃ１の値とが比較される。三角波信号Ｖｏｓｃ１が誤差出力信号Ｖｆｂより小さい時にはＨレベル、三角波信号Ｖｏｓｃ１が誤差出力信号Ｖｆｂより大きい時にはＬレベルとなるＰＷＭ信号Ｖｐｗｍ１を出力する。また、遅延回路１４は、三角波発振回路１３から第１のパルス信号Ｖｏｓｃ２が入力され、所定の遅延時間ｔｄだけ遅れた第２のパルス信号Ｖｄを生成している。なお、遅延回路１４としては例えば直列に接続された何段かのインバータや、さらにその途中にＣＲ時定数回路を挿入したものなどが適用できるが、これらに限定するものではない。
【００４１】
論理回路１５は、コンパレータ１２、三角波発振回路１３、および遅延回路１４と接続され、それぞれＰＷＭ信号Ｖｐｗｍ１、第１のパルス信号Ｖｏｓｃ２、および第２のパルス信号Ｖｄが入力されている。この論理回路１５では、第１のパルス信号Ｖｏｓｃ２がハイからロウに切り替わったときに、ＰＷＭ信号Ｖｐｗｍ１を強制オフするとともに、第２のパルス信号ＶｄによりＰＷＭ信号Ｖｐｗｍ１の強制オフを解除するように動作する。
【００４２】
図３は、論理回路１５の一例を示す回路図である。ここでは、ＰＷＭ信号Ｖｐｗｍ１と第１のパルス信号Ｖｏｓｃ２との論理積演算を行う第１のＡＮＤ回路３１と、ＰＷＭ信号Ｖｐｗｍ１と第２のパルス信号Ｖｄの反転信号との論理積演算を行う第２のＡＮＤ回路３２と、第１のＡＮＤ回路３１の出力信号ＶＡと第２のＡＮＤ回路３２の出力信号ＶＢとの論理和演算を行うＯＲ回路３３とから、論理回路１５が構成されている。
【００４３】
論理回路１５の出力信号Ｖｐｗｍは出力バッファ１６を介してＤＣ−ＤＣコンバータ回路部のスイッチング素子としての出力トランジスタＭ１のゲートに出力される。そして、出力トランジスタＭ１は、出力信号ＶｐｗｍがＨレベルの時にオンし、出力信号ＶｐｗｍがＬレベルの時にオフされる。すなわち、出力トランジスタＭ１が出力信号Ｖｐｗｍに基づいてデューティ制御されることによって、ＤＣ−ＤＣコンバータ回路部では、直流入力電圧Ｖｉｎに基づいて出力電圧Ｖｏｕｔが予め定めた設定電圧となるように昇圧制御する。
【００４４】
つぎに、上述のように構成したＤＣ−ＤＣコンバータの作用について説明する。図４は、図１のコンバータにおける制御回路部の各電圧信号波形を示す波形図である。
コンパレータ１２は、誤差出力信号Ｖｆｂと三角波信号Ｖｏｓｃ１とを比較する。コンパレータ１２での比較結果は、ＰＷＭ信号Ｖｐｗｍ１として論理回路１５に出力される。このとき、第１のパルス信号Ｖｏｓｃ２は、三角波信号Ｖｏｓｃ１のピークに同期してオンオフする矩形波として生成される。また、第２のパルス信号Ｖｄも三角波信号Ｖｏｓｃ１に同期し、かつ第１のパルス信号Ｖｏｓｃ２から時間ｔｄだけ遅れてオンオフする矩形波として生成される。
【００４５】
図４（ａ）には、オン時比率がまだ制限値に到達しない、オン時比率が５０％の場合の信号波形を示している。この場合、第１のパルス信号Ｖｏｓｃ２がハイからロウに切り替わったとき、および第２のパルス信号Ｖｄがハイからロウに切り替わったとき、ＰＷＭ信号Ｖｐｗｍ１がロウであるため、論理回路１５の出力信号Ｖｐｗｍはコンパレータ１２の出力であるＰＷＭ信号Ｖｐｗｍ１と等しくなる。
【００４６】
図４（ｂ）に示すように、オン時比率が制限値に到達した場合、ＰＷＭ信号Ｖｐｗｍ１が常にハイとなって、論理回路１５の出力信号Ｖｐｗｍには第２のパルス信号Ｖｄの遅延時間ｔｄに相当するオフ期間（Ｔｏｆｆ）が強制される。
【００４７】
図５は、図３の論理回路１５における入出力信号波形の一例を示す波形図である。同図（ａ）はオン時比率が制限されていないとき、同図（ｂ）はオン時比率が制限されているときのものであって、第１のパルス信号Ｖｏｓｃ２、第２のパルス信号Ｖｄ、およびＰＷＭ信号Ｖｐｗｍ１が第１、第２のＡＮＤ回路３１，３２に入力されている。そして、同図（ａ）のようにオン時比率が制限されていないときには、論理回路１５の出力信号Ｖｐｗｍは、ＰＷＭ信号Ｖｐｗｍ１と同じ波形でＯＲ回路３３から出力される。しかし、同図（ｂ）のようにオン時比率が制限されているときには、第１のパルス信号Ｖｏｓｃ２がハイからロウに切り替わると、第１のＡＮＤ回路３１の出力信号ＶＡを強制的にロウ信号にして出力し、つぎに第２のパルス信号Ｖｄがハイからロウに切り替わったとき、第２のＡＮＤ回路３２の出力信号ＶＢをハイ信号にする。こうしてＯＲ回路３３から出力される出力信号Ｖｐｗｍには、第１のパルス信号Ｖｏｓｃ２によりラッチされ、第２のパルス信号Ｖｄによりラッチが解除されることによって、遅延回路１４で設定された遅延時間ｔｄに等しいオフ期間が強制されるようになる。
【００４８】
また、狭幅パルスが論理回路１５の最終段で初めて生成されるため、狭幅パルスの精度を保つことが容易になる。
ここでは、最大デューティ比設定電圧やデューティ比設定用のパルス信号を用いることなく、遅延回路１４により設定した遅延時間ｔｄだけでオン時比率の最大値を制限しているために、高精度でオン時比率を制限することができる。
【００４９】
なお、以上の各パルス信号Ｖｏｓｃ２，Ｖｄのハイレベルおよびロウレベルについては、それらの論理の整合がとれる限りでは、それぞれ反転信号を用いることとしても差し支えない。
【００５０】
また、上述した実施形態では、コンパレータ１２は誤差出力信号Ｖｆｂと三角波信号Ｖｏｓｃ１とを比較してＰＷＭ信号Ｖｐｗｍ１を出力するものとしたが、三角波信号Ｖｏｓｃ１に代えて鋸歯状波の信号やサイン（あるいはコサイン）波の信号など、一定の振幅値で一定の周期の発振信号などに適宜変更して実施することができる。
【００５１】
また、上述した実施形態では、時比率制御回路を昇圧型のＤＣ−ＤＣコンバータに用いる場合を説明したが、降圧型のＤＣ−ＤＣコンバータまたは昇降圧型のＤＣ−ＤＣコンバータについて適用することもできる。
【００５２】
さらに、上述した実施形態では、時比率制御回路をＤＣ−ＤＣコンバータに用いるだけではなく、例えばモータを駆動する駆動制御装置であって、スイッチング素子をデューティ制御することによってモータに印加する電圧を制御して回転速度を制御する速度制御装置などにも適用できる。
【図面の簡単な説明】
【００５３】
【図１】この発明のＤＣ−ＤＣコンバータの原理的構成を示す回路図である。
【図２】図１のコンバータにおける三角波発振回路の一例を示す回路図である。
【図３】図１のコンバータにおける論理回路の一例を示す回路図である。
【図４】図１のコンバータにおける制御回路部の各電圧信号波形を示す波形図である。
【図５】図３の論理回路における入出力信号波形の一例を示す波形図である。
【図６】従来のＰＷＭ方式のステップアップ型ＤＣ−ＤＣコンバータを示す回路図である。
【図７】図６のコンバータにおける制御回路部の各電圧信号波形を示す波形図である。
【図８】図６とは別の、従来のＤＣ−ＤＣコンバータを示す回路図である。
【図９】図８のコンバータにおける制御回路部の各電圧信号波形を示す波形図である。
【図１０】図６とはさらに別の、従来のＤＣ−ＤＣコンバータを示す回路図である。
【図１１】図１０のコンバータにおける制御回路部の各電圧信号波形を示す波形図である。
【符号の説明】
【００５４】
１１  誤差増幅器
１２  コンパレータ
１３  三角波発振回路
１４  遅延回路
１５  論理回路
１６  出力バッファ
【図１】
2005143197.tif 000003
【図２】
2005143197.tif 000004
【図３】
2005143197.tif 000005
【図４】
2005143197.tif 000006
【図５】
2005143197.tif 000007
【図６】
2005143197.tif 000008
【図７】
2005143197.tif 000009
【図８】
2005143197.tif 000010
【図９】
2005143197.tif 000011
【図１０】
2005143197.tif 000012
【図１１】
2005143197.tif 000013