(57)【要約】  【課題】  チップ型抵抗体において、抵抗値を小さくできるチップ型抵抗体を提供する。  【解決手段】  このチップ型抵抗体は、直方体、立方体の形状のチップ本体と、前記チップ本体の両端部にそれぞれ形成された外部電極と、前記外部電極間のチップ本体の側面に形成され、この側面に開口を有する凹部または貫通孔からなる空間部と、前記空間部の壁面に形成された導電膜と、から構成されている。【選択図】            図１
2005209867.tif 000002
【特許請求の範囲】
【請求項１】
チップ本体と、
前記チップ本体の両端部にそれぞれ形成された外部電極と、
前記外部電極間のチップ本体の側面に形成された開口を有する空間部と、
前記空間部の壁面に形成された導電膜と、
からなることを特徴とするチップ型抵抗体。
【請求項２】
前記空間部は、凹部であることを特徴とする請求項１記載のチップ型低抵抗体。
【請求項３】
前記凹部は、前記チップ本体の側面に形成されていることを特徴とする請求項２記載のチップ型抵抗体。
【請求項４】
前記凹部は、前記チップ本体の対向する側面にそれぞれ形成されており、各凹部の底面同士はチップ本体の壁を介して対向していることを特徴とする請求項２記載のチップ型抵抗体。
【請求項５】
前記外部電極の一方が、前記凹部の壁面に形成されている導電膜と電気的接続されていることを特徴とする請求項２〜請求項４のいずれかに記載のチップ型抵抗体。
【請求項６】
前記空間部は、貫通孔であることを特徴とする請求項1記載のチップ型低抵抗体。
【請求項７】
前記外部電極の一方が、前記貫通孔の壁面に形成されている導電膜と電気的接続されていることを特徴とする請求項６記載のチップ型抵抗体。
【請求項８】
前記各外部電極の近傍に前記貫通孔がそれぞれ形成されており、少なくとも一方の前記各外部電極は前記各貫通孔の内壁に形成されている導電膜と電気的接続されており、前記各貫通孔は該各貫通孔間のチップ本体の壁を介して互いに配置されていることを特徴とする請求項６記載のチップ型抵抗体。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、チップ型抵抗体、特に、低抵抗の抵抗値を有するチップ型抵抗体に関するものである。
【背景技術】
【０００２】
従来、温度補償や温度検出のためにＰＴＣサーミスタやＮＴＣサーミスタなどの抵抗体が用いられている。この抵抗体として、プリント回路基板などに実装可能なチップ型抵抗体がある。以下に、従来のチップ型抵抗体の例について説明する。
【０００３】
図７は従来例を示す断面図であり、チップ型抵抗体がＰＴＣサーミスタの例である。
【０００４】
図７に示されているチップ型抵抗体１は、チタン酸バリウム系セラミック半導体からなる複数のＰＴＣサーミスタ層２が一体焼結された積層焼結体３の内部に、第１の内部電極４、第２の内部電極５を有する。積層焼結体３の外表面、具体的には、両端部には外部電極６，７がそれぞれ形成されている。第１の内部電極４はその他端部が外部電極６と電気的に接続されており、第２の内部電極５はその他端部が外部電極７と電気的に接続されている。
【０００５】
このチップ型抵抗体１の抵抗値は、第１の内部電極４と第２の内部電極５との間隔、つまりＰＴＣサーミスタ層２の厚み、およびＰＴＣサーミスタ層２の積層枚数によって決まる。
【特許文献１】特開平０５−３４７２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＰＴＣサーミスタを過電流保護用として用いる場合、ＰＴＣサーミスタは電源と負荷の間に直列に電気接続される。このＰＴＣサーミスタとしては、電圧降下や電流損失に影響を与えないようにＰＴＣサーミスタ自体の抵抗値はより低抵抗のものが必要とされる。
【０００７】
上記したチップ型抵抗体１は積層型であり、複数個の抵抗体が並列接続されたものであり、低抵抗の抵抗値を有するものとして設計されたものである。
【０００８】
しかしながら、ＰＴＣサーミスタの場合、ＰＴＣサーミスタ層２を構成するチタン酸バリウム系セラミック半導体と第１の内部電極４、第２の内部電極５とオーミック接触させる必要がある。オーミック接触の第１の内部電極４、第２の内部電極５としては、代表的なものとしてニッケルがある。
【０００９】
しかしながら、内部電極としてニッケルを用い、チタン酸バリウム系セラミック半導体となるセラミックグリーンシートと積層して一体焼成する場合、次ぎのような問題がある。つまり、ニッケルを大気中で焼成すると酸化され、ニッケルの内部電極とチタン酸バリウム系セラミック半導体とはオーミック接触が得られない。一方、ニッケルが酸化されないように低酸素分圧、つまり還元性雰囲気で焼成すると、チタン酸バリウム系セラミック半導体は正の抵抗温度特性を獲得するのが困難であった。
【課題を解決するための手段】
【００１０】
このような課題を解決する手段は、以下の構成によって達成することができる。
【００１１】
つまり、この発明のチップ型抵抗体にかかる第１の発明は、チップ本体と、前記チップ本体の両端部にそれぞれ形成された外部電極と、前記外部電極間のチップ本体の側面に形成された開口を有する空間部と、前記空間部の壁面に形成された導電膜と、からなることを特徴とする。
【００１２】
また、第２の発明は、第１の発明において、前記空間部は、凹部であることを特徴とするものである。
【００１３】
また、第３の発明は、第２の発明において、前記凹部は、前記チップ本体の側面に形成されていることを特徴とする。
【００１４】
また、第４の発明は、第２の発明において、前記凹部は、前記チップ本体の対向する側面にそれぞれ形成されており、各凹部の底面同士はチップ本体の壁を介して対向していることを特徴とする。
【００１５】
また、第５の発明は、第２〜第４のいずれかの発明において、前記外部電極の一方が、前記凹部の壁面に形成されている導電膜と電気的接続されていることを特徴とする。
【００１６】
また、第６の発明は、第１の発明において、前記空間部は、貫通孔であることを特徴とする。
【００１７】
さらに、第７の発明は、第６の発明において、前記外部電極の一方が、前記貫通孔の壁面に形成されている導電膜と電気的接続されていることを特徴とする。
【００１８】
さらにまた、第８の発明は、第６の発明において、前記各外部電極の近傍に前記貫通孔がそれぞれ形成されており、前記各外部電極は前記各貫通孔の内壁に形成されている導電膜と電気的接続されており、前記各貫通孔は該各貫通孔間のチップ本体の壁を介して互いに配置されていることを特徴とする。
【発明の効果】
【００１９】
この発明のチップ型抵抗体は、積層焼結体の内部に内部電極を一体焼成して形成することなく、低抵抗の抵抗値を有するものを提供することができる。つまり、チップ型抵抗体低抵抗化は、チップ本体に、その側面に形成された開口を有する空間部を有するようにし、さらに前記空間部の壁面に導電膜を形成することにより達成することができる。より具体的には、チップ型抵抗体は空気中で焼成でき、空間部の壁面の導電膜であるニッケルを形成する場合、無電解メッキを用いることができる。
【００２０】
したがって、この発明に係るチップ型抵抗体は、積層焼結体内部に内部電極を有する低抵抗のチップ型ＰＴＣサーミスタのように、焼成雰囲気により、内部電極の酸化を回避したり、セラミック層を構成するチタン酸バリウム系セラミック半導体の正の抵抗温度特性を劣化させるという問題を有することなく、低抵抗の抵抗体を提供することができる。
【発明を実施するための最良の形態】
【００２１】
【実施例１】
【００２２】
図１、図２は、チップ型抵抗体の第１実施例を示す図であり、図２は、図１のＡ−Ａ断面図である。このチップ型抵抗体は、空間部が凹部形状の例を示したものである。したがって、空間部に相当する部分を凹部として説明する。
【００２３】
図１、図２に示されているチップ型抵抗体１１は、チタン酸バリウム系セラミック半導体のチップ本体１２を有する。このチップ本体１２は直方体、立方体の形状からなり、１対の端面とこの端面を結ぶ4つの側面を有する。チップ本体１２の端面には外部電極１３、外部電極１４が形成されている。より具体的には、外部電極１３、外部電極１４はチップ本体の端面と端面につながる側面の一部、つまり、両端部に形成されている。外部電極１３、外部電極１４が形成されている部分を除いて、チップ本体１１の外部電極１３、外部電極１４間の側面の一部、図１、図２に開示のものは、図面上、チップ本体１２の側面１２ａ、側面１２ｂに凹部１５ａ、凹部１５ｂが形成されている。図示した状態から明らかなように、凹部１５ａ、凹部１５ｂは側面１２ａ、側面１２ｂに開口１６ａ、１６ｂをそれぞれ有する。この凹部１５ａ、１５ｂの壁面には導電膜１７ａ、導電膜１７ｂがそれぞれ形成されている。各凹部１５ａ、１５ｂの底面同士は、図２から明らかなように、チップ本体１２の壁１２ｃを介して対向している。
【００２４】
このような構成からなるチップ型抵抗体を製造する工程を説明する。まず、チタン酸バリウム系セラミック半導体を構成する原料、バインダー、可塑剤を含有したものを成形し、この成形体を焼成し、チップ本体１２を製造する。この場合、凹部１５ａ、凹部１５ｂは成形と同時に形成される。次ぎに、無電解メッキによりチップ本体１２の全表面に無電解メッキ膜を形成する。チップ本体１２の外部電極１３、外部電極１４の形成箇所に相当する部分、および凹部１５ａ、凹部１５ｂの導電膜１７ａ、導電膜１７ｂに相当する部分を除いて、無電解メッキ膜を除去する。この除去するための手段としては、たとえば、砥粒を吹き付けて表面の無電解メッキ膜を取り去るサンドブラストがある。この他の無電解メッキ膜を除去する手段としては、チップ本体１２の外部電極１３、外部電極１４の形成箇所に相当する部分、および凹部１５ａ、凹部１５ｂの導電膜１７ａ、導電膜１７ｂに相当する部分にエッチングレジスト膜を施し、エッチングレジスト以外の領域の無電解メッキ膜を除去する手段を用いてもよい。この後、外部電極１３、外部電極１４を形成する無電解メッキ膜の上に、金属ペーストを焼付け、さらにニッケルの電解メッキ膜、スズの電解メッキ膜を順次形成して外部電極１３、外部電極１４を形成する。このようにして図１、図２に示すチップ型抵抗体１１を製造することができる。
【００２５】
この第１の実施例にかかるチップ型抵抗体１１によれば、その抵抗値は外部電極１３と外部電極１４間のチップ本体１２自体の抵抗値、つまりバルクの抵抗値によって決まる。特に、空間部に相当する凹部１５ａ、凹部１５ｂが形成されていることにより、バルクの抵抗値が下がる。また、凹部１５ａ、凹部１５ｂの壁面に形成された導電膜１７ａ、導電膜１７ｂによって、この導電膜１７ａと外部電極１３との間、および導電膜１７ｂと外部電極との間で抵抗値が決定され、チップ型抵抗体１１の抵抗値を下げることができる構造になっている。
【００２６】
このチップ型抵抗体を製造する工程について、１個の抵抗体を製造する例を説明したが、大きな成形体を作り、焼成工程を経たのち、個々の抵抗体に切断、分離して製造してもよい。この場合、無電解メッキの工程は切断、分離の工程の前でも、後でもよい。無電解メッキした後、切断した場合には、チップ抵抗体１２の端面は切断面となるため、この端面に無電解メッキを施す必要がある。なお、このような工程は後の実施例でも同様に適用することができる。
【実施例２】
【００２７】
図３は、このチップ型抵抗体の第２実施例の断面図である。
【００２８】
図３に示されているチップ型抵抗体１１ａは、実施例１に示したチップ型抵抗体１１とほぼ同じ構成になっており、構成の理解を容易にするため、図３の符号は図１、図２の符号と同じ符号を用いた。
【００２９】
図３は図１のＡ−Ａ線断面図である図２に相当する。図３における特徴は、空間部に対応する凹部がチップ本体１２の一側面に形成されていることにある。図３をもとに具体的に説明すると、チップ本体１２の側面１２ａに凹部１５ａが形成されている。この凹部１５ａの側面１２ａに開口１６ａが形成されている。この凹部１５ａの壁面には導電膜１７ａが形成されている。凹部１５ａの底面は、図３から明らかなように、チップ本体１２の側面１２ｂと対向しており、チップ本体１２のセラミック半導体部分を残している。
【００３０】
この図３に示した実施例２においても、先の実施例１において説明したことが当てはまる。つまり、その抵抗値は外部電極１３と外部電極１４間のチップ本体１２自体の抵抗値、つまりバルクの抵抗値によって決まる。特に、空間部に相当する凹部１５ａが形成されていることにより、バルクの抵抗値が下がる。また、凹部１５ａの壁面に形成された導電膜１７ａによって、この導電膜１７ａと外部電極１３との間、および導電膜１７ａと外部電極１４との間で抵抗値が決定され、チップ型抵抗体１１の抵抗値を下げることができる構造になっている。
【００３１】
なお、上記した実施例１、実施例２のほか、チップ本体１２には４つの側面があるので、いずれの側面も利用でき、任意の抵抗値を有するチップ抵抗体を設計することができる。より具体的には、4つの側面すべてに凹部を形成してもよい。
【実施例３】
【００３２】
図４は、このチップ型抵抗体の第３実施例の側面図である。
【００３３】
図４に示されているチップ型抵抗体１１ｂは、実施例１に示したチップ型抵抗体１１とほぼ同じ構成になっており、構成の理解を容易にするため、図４の符号は図１、図２の符号と同じ符号を用いた。
【００３４】
図４における特徴は、凹部１５ａの壁面に形成された導電膜１７ａがチップ本体１２の外部電極１４と電気的接続されていることにある。図４にもとづいて具体的に説明すると、チップ本体１２の側面１２ａに凹部１５ａが形成されている。この凹部１５ａの側面１２ａに開口１６ａを有する。この凹部１５ａの壁面には導電膜１７ａが形成されている。そして、外部電極１４が凹部１５ａ側に延長されて形成され、凹部１５ａの壁面に形成された導電膜１７ａと電気的接続されている。
【００３５】
このような構成のチップ型抵抗体１１ｂによれば、その抵抗値は外部電極１３と外部電極１４間のチップ本体１２自体の抵抗値、つまりバルクの抵抗値によって決まる。特に、空間部に相当する凹部１５ａが形成されていることにより、バルクの抵抗値が下がる。また、凹部１５ａの壁面に形成された導電膜１７ａが外部電極１４と電気的接続されることによって、この導電膜１７ａと外部電極１３との間で抵抗値が決定されることになり、チップ型抵抗体１１ｂの抵抗値を下げることができる。実施例１、実施例２と比較すると、この実施例３の抵抗値はより低抵抗になっていることが明かである。
【００３６】
なお、この図４には示されていないが、側面１２ａと対向するチップ抵抗体１２の側面についても、側面１２ａ側と同じ構成にしてもよい。
【実施例４】
【００３７】
図５は、このチップ型抵抗体の第４実施例の側面図である。
【００３８】
図５に示されているチップ型抵抗体２１は、空間部が貫通孔の例を示したものである。したがって、空間部に相当する部分を貫通孔として説明する。
【００３９】
図５に示されているチップ型抵抗体２１は、チタン酸バリウム系セラミック半導体のチップ本体２２を有する。このチップ本体２２は直方体、立方体の形状からなり、１対の端面とこの端面を結ぶ4つの側面を有する。チップ本体２２の端面には外部電極２３、外部電極２４が形成されている。より具体的には、外部電極２３、外部電極２４はチップ本体２２の端面と端面につながる側面の一部、つまり、両端部に形成されている。外部電極２３、外部電極２４が形成されている部分を除いて、チップ本体２１の外部電極２３、外部電極２４間の側面の一部に貫通孔２５が形成されている。図示した状態から明らかなように、貫通孔２５はチップ本体２２の側面２２ａに開口２６を有する。空間部が貫通孔からなることから、側面２２ａに対向する反対側の側面にも開口があることは明かである。この貫通孔２５の壁面には導電膜２７が形成されている。
【００４０】
この実施例４のチップ型抵抗体によれば、以下のような効果が得られる。つまり、この第４の実施例にかかるチップ型抵抗体２１によれば、その抵抗値は外部電極２３と外部電極２４間のチップ本体２２自体の抵抗値、つまりバルクの抵抗値によって決まる。特に、空間部に相当する貫通孔２５が形成されていることにより、バルクの抵抗値が下がる。また、貫通孔２５の壁面に形成された導電膜２７によって、この導電膜２７と外部電極２３との間、および導電膜２７と外部電極２４との間で抵抗値が決定され、チップ型抵抗体２１の抵抗値を下げることができる構造になっている。
【実施例５】
【００４１】
図６は、このチップ型抵抗体の第５実施例の側面図である。
【００４２】
図６に示されているチップ型抵抗体３１は、第４実施例と同じく、空間部が貫通孔の例を示したものである。したがって、空間部に相当する部分を貫通孔として説明する。
【００４３】
図６に示されているチップ型抵抗体３１は、チタン酸バリウム系セラミック半導体のチップ本体３２を有する。このチップ本体３２は直方体、立方体の形状からなり、１対の端面とこの端面を結ぶ4つの側面を有する。チップ本体３２の端面には外部電極３３、外部電極３４が形成されている。より具体的には、外部電極３３、外部電極３４はチップ本体３２の端面とこの端面につながる側面の一部、つまり、両端部に形成されている。外部電極３３、外部電極３４間のチップ本体３１には2つの貫通孔３５ａ、貫通孔３５ｂがそれぞれ独立して形成されている。貫通孔３５ａ、貫通孔３５ｂはチップ本体３２の側面３２ａに開口３６ａ、３６ｂをそれぞれ有する。空間部が貫通孔からなることから、側面３２ａに対向する反対側の側面にも開口があることは明かである。この貫通孔３５ａ、貫通孔３５ｂの壁面には導電膜３７ａ、導電膜３７ｂがそれぞれ形成されている。そして、外部電極３３、外部電極３４は貫通孔３５ａ、貫通孔３５ｂの導電膜３７ａ、導電膜３７ｂとそれぞれ電気的接続されている。
【００４４】
この実施例５のチップ型抵抗体によれば、以下のような効果が得られる。つまり、この第５の実施例にかかるチップ型抵抗体３１によれば、その抵抗値は導電膜３７ａと導体膜３７ｂの間に存在するチップ本体３２の壁３２ａの厚みによって決まる抵抗値、つまり壁３２ａ自体のバルクの抵抗値によって決まる。
【００４５】
なお、この実施例５において、図示しないが、外部電極３３、外部電極３４の少なくとも一方が貫通孔３５ａ、貫通孔３５ｂの導電膜３７ａ、導電膜３７ｂとそれぞれ電気的に接続された構成にしてもよい。また、貫通孔３５ａと貫通孔３５ｂの間に別の貫通孔を形成してもよい。
【００４６】
上記した各実施例のチップ型抵抗体はいずれもＰＴＣサーミスタの例を示したが、このほかＮＴＣサーミスタ、バリスタにも適用できるものである。
【図面の簡単な説明】
【００４７】
【図１】この発明のチップ型抵抗体の第１実施例を示す斜視図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】この発明のチップ型抵抗体の第２実施例を示す断面図である。
【図４】この発明のチップ型抵抗体の第３実施例を示す断面図である。
【図５】この発明のチップ型抵抗体の第４実施例を示す断面図である。
【図６】この発明のチップ型抵抗体の第５実施例を示す断面図である。
【図７】従来のチップ型抵抗体を示す断面図である。
【符号の説明】
【００４８】
１１、２１、３１                      チップ型抵抗体
１２、２２、３２                      チップ本体
１３、１４、２３、２４、３３、３４    外部電極
１５ａ、１５ｂ                        凹部
１６ａ、１６ｂ、２６、３６ａ、３６ｂ  開口
１７ａ、１７ｂ、２７、３７ａ、３７ｂ  導電膜
２５、３５ａ、３５ｂ                  貫通孔
【図１】
2005209867.tif 000003
【図２】
2005209867.tif 000004
【図３】
2005209867.tif 000005
【図４】
2005209867.tif 000006
【図５】
2005209867.tif 000007
【図６】
2005209867.tif 000008
【図７】
2005209867.tif 000009