(57)【要約】【課題】クロックマスタを予め設定する必要があり、伝送路に障害や端末に故障が発生すると、該当箇所以降へのデータ伝送が行えなくなる。【解決手段】同一構成でなる４つの端末装置を直列的に接続する。各端末装置には、データ入力部を監視して、他の端末装置からのデータ入力があるか否か検出するデータ入力検出部と、データ入力検出部でデータ入力が検出されるとき、受信された入力クロックを基準クロックに選択し、データ入力検出部でデータ入力が検出されないとき、内部クロックを基準クロックに選択する基準クロック選択部とを有するクロックマスタ設定部１Ａを設ける。【選択図】図１
2005101804.tif 000002
【特許請求の範囲】
【請求項１】
データ入力部を監視して、他の端末装置からのデータ入力があるか否か検出するデータ入力検出部と、
前記データ入力検出部でデータ入力が検出されるとき、受信された入力クロックを基準クロックに選択し、前記データ入力検出部でデータ入力が検出されないとき、内部クロックを基準クロックに選択する基準クロック選択部と
を有する端末装置を複数有し、
これら複数の端末装置を直列的に接続した
ことを特徴とするデータ伝送システム。
【請求項２】
クロックマスタとして動作する第１の端末装置と、前記第１の端末装置から受信した入力クロックに同期してデータの送受信を行う第２の端末装置とを有するデータ伝送システムであって、
前記第２の端末装置が、
入力クロックと内部クロックとの位相差を検出する位相差検出部と、
検出された位相差と閾値とを比較する比較部と、
位相差が閾値よりも大きいとき現在位相を処理クロックに選択し、位相差が閾値よりも小さいとき反転位相を処理クロックに選択する内部クロック位相選択部と
を有することを特徴とするデータ伝送システム。
【請求項３】
請求項１又は２に記載のデータ伝送システムは、
音声データを伝送する
ことを特徴とするデータ伝送システム。
【請求項４】
請求項１又は２に記載のデータ伝送システムは、
映像データを伝送する
ことを特徴とするデータ伝送システム。
【請求項５】
請求項１又は２に記載のデータ伝送システムは、
文字データを伝送する
ことを特徴とするデータ伝送システム。
【請求項６】
請求項２に記載のデータ伝送システムにおいて、
前記処理クロックは、サンプリングクロックである
ことを特徴とするデータ伝送システム。
【請求項７】
データ入力部を監視して、他の端末装置からのデータ入力があるか否か検出するデータ入力検出部と、
前記データ入力検出部でデータ入力が検出されるとき、受信された入力クロックを基準クロックに選択し、前記データ入力検出部でデータ入力が検出されないとき、内部クロックを基準クロックに選択する基準クロック選択部と
を有することを特徴とする端末装置。
【請求項８】
入力クロックと内部クロックとの位相差を検出する位相差検出部と、
検出された位相差と閾値とを比較する比較部と、
位相差が閾値よりも大きいとき現在位相を処理クロックに選択し、位相差が閾値よりも小さいとき反転位相を処理クロックに選択する位相選択部と
を有することを特徴とする端末装置。
【請求項９】
データ入力部を監視して、他の端末装置からのデータ入力があるか否か検出するデータ入力検出部と、
前記データ入力検出部でデータ入力が検出されるとき、受信された入力クロックを基準クロックに選択し、前記データ入力検出部でデータ入力が検出されないとき、内部クロックを基準クロックに選択する基準クロック選択部と
を有することを特徴とするクロックマスタ設定装置。
【請求項１０】
入力クロックと内部クロックとの位相差を検出する位相差検出部と、
検出された位相差と閾値とを比較する比較部と、
位相差が閾値よりも大きいとき現在位相を処理クロックに選択し、位相差が閾値よりも小さいとき反転位相を処理クロックに選択する内部クロック位相選択部と
を有することを特徴とするクロック位相選択装置。
【請求項１１】
データ入力部を監視して、他の端末装置からのデータ入力があるか否か検出するステップと、
データ入力が検出されるとき、受信された入力クロックを基準クロックに選択し、データ入力が検出されないとき、内部クロックを基準クロックに選択するステップと
を有することを特徴とするクロックマスタ設定方法。
【請求項１２】
入力クロックと内部クロックとの位相差を検出するステップと、
検出された位相差と閾値とを比較するステップと、
位相差が閾値よりも大きいとき現在位相を処理クロックに選択し、位相差が閾値よりも小さいとき反転位相を処理クロックに選択するステップと
を有することを特徴とするクロック位相選択方法。
【請求項１３】
コンピュータに、
データ入力部を監視して、他の端末装置からのデータ入力があるか否か検出させる機能と、
データ入力が検出されるとき、受信された入力クロックを基準クロックに選択し、データ入力が検出されないとき、内部クロックを基準クロックに選択させる機能と
を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項１４】
コンピュータに、
入力クロックと内部クロックとの位相差を検出させる機能と、
検出された位相差と閾値とを比較させる機能と、
位相差が閾値よりも大きいとき現在位相を処理クロックに選択させ、位相差が閾値よりも小さいとき反転位相を処理クロックに選択させる機能と
を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項１５】
コンピュータに、
データ入力部を監視して、他の端末装置からのデータ入力があるか否か検出させる機能と、
データ入力が検出されるとき、受信された入力クロックを基準クロックに選択し、データ入力が検出されないとき、内部クロックを基準クロックに選択させる機能と
を実行させるためのプログラム。
【請求項１６】
コンピュータに、
入力クロックと内部クロックとの位相差を検出させる機能と、
検出された位相差と閾値とを比較させる機能と、
位相差が閾値よりも大きいとき現在位相を処理クロックに選択させ、位相差が閾値よりも小さいとき反転位相を処理クロックに選択させる機能と
を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ伝送システム及び同システムを構築する端末装置に関する。また同端末装置を構成するクロックマスタ設定装置及びクロック位相選択装置に関する。また同端末装置のクロックマスタ設定方法及びクロック位相選択方法に関する。また本発明は、コンピュータに当該設定機能又は選択機能を実行させるためのプログラムに関する。また本発明は、当該プログラムを記録した記録媒体に関する。
【背景技術】
【０００２】
データ伝送システムには、その用途に応じて様々なものがある。例えば、音声会議システム、学習システム、テレビ会議システム、セキュリティシステム、ＬＡＮシステムその他がある。これらのシステムでは、予めクロックマスタとなる端末を定めている。
一方、クロックマスタ以外の端末は、位相同期ループ（ＰＬＬ：Phase Locked Loop）回路を用い、内部クロックをマスタクロックに位相同期させる方式が採られている。
【特許文献１】特開平７−２１９８６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、クロックマスタを予め設定する方法では、伝送路の障害時や端末の故障時に、当該箇所より後段にマスタクロックが伝送されない問題がある。また、クロックマスタである端末装置に故障が生じるとシステム全体が動作できなくなる問題がある。
一方、クロックマスタ以外の端末装置は、マスタクロックに内部クロックを位相同期させるためＰＬＬ回路を使用する。しかし、ＰＬＬ回路は一度同期が外れると、同期の回復に時間がかかる欠点がある。
【課題を解決するための手段】
【０００４】
本発明は、以上の問題を考慮してなされたものであり、マスタクロックに関する問題の一つを解決することを目的とする。
【０００５】
（ａ）クロックマスタ設定機能
（ａ−１）解決手段１
かかる目的を実現するため、一つの発明では、クロックマスタを予め設定せずに済むシステム構成を提案する。すなわち、クロックマスタを自動設定できるシステムを提案する。
図１に、システム例を示す。図１のシステムは、同一構成でなる４つの端末装置１を直列的に（線状又は一列状）に接続してなる。
【０００６】
各端末装置間の接続は、有線接続でも無線接続でも良い。なお、無線接続する場合には、同様の接続形態が得られるように、どの端末装置がどの端末装置にデータを伝送するかを予め取り決めておく。
端末装置間の伝送方式には、シリアル伝送方式やパラレル伝送方式を適用できる。
データ多重の方法には、時分割多重、周波数多重、符号分割多重、波長分割多重の他、既知の多重方式を適用する。
【０００７】
この端末装置間の伝送データには、音声データ、映像データ、数値データ、文字データ（テキストデータ）、制御データ、これらの組み合わせその他を含む。
このシステムは、一方向にのみデータを伝送するものでも良い。すなわち、直線状に接続された端末装置の上流側からその下流側に一方的にデータを伝送するシステムにも適用できる。
【０００８】
一つの発明である端末装置１は、クロックマスタ設定部１Ａを有している。クロックマスタ設定部１Ａは、端末装置１の接続状態に応じ、システムの最上流に位置する１台の端末装置をクロックマスタに自動設定する機能部である。
図２に、クロックマスタ設定部１Ａの構成例を示す。クロックマスタ設定部１Ａは、データ入力検出部１Ａ１と、基準クロック選択部１Ａ２とを有してなる。
【０００９】
データ入力検出部１Ａ１は、データ入力部を監視して、他の端末装置からのデータ入力があるか否か検出する機能部である。
図１のデータ伝送システムの場合、端末装置の接続形態は、図３に示す３種類に分類できる。
【００１０】
図３（Ａ）は、両側に別の端末装置が接続される形態である。図１の場合、この接続形態を採る端末装置は２つである。図３（Ｂ）は、データの出力先となる別の端末装置が接続される形態である。図１の場合、この接続形態を採るのは、最上流に位置する端末装置のみである。図３（Ｃ）は、データの入力元となる別の端末装置が接続される形態である。図１の場合、この接続形態を採る端末装置は、最下流に位置する端末装置のみである。
【００１１】
従って、データ入力検出部１Ａ１は、図３（Ｂ）の接続形態の端末装置に搭載されている場合のみ、内部クロックを基準クロックに選択する。そして、データ入力検出部１Ａ１は、図３（Ａ）と図３（Ｃ）の接続形態の端末装置に搭載されている場合は、入力クロックを基準クロックに選択する。
【００１２】
基準クロック選択部１Ａ２は、データ入力検出部１Ａ１でデータ入力が検出されるとき、受信された入力クロックを基準クロックに選択し、データ入力検出部１Ａ１でデータ入力が検出されないとき、内部クロックを基準クロックに選択する機能部である。
この選択動作により、ただ一台のクロックマスタとこれに従属動作する他の端末装置が自動的に設定される。
【００１３】
図４に、クロックマスタが自動的に設定されるまでの動作過程を示す。まず、電源投入直後を図４（Ａ）に示す。この時点では、まだ全ての端末装置でデータ入力を検出できない。このため、４台の端末装置全てが内部クロックを選択し、クロックマスタとして動作する。各端末装置は、それぞれの内部クロックのタイミングでデータを送信する。
【００１４】
図４（Ｂ）は、上流から２台目と４台目の端末装置でデータ入力が検出され、基準クロックが入力クロックに切り替わった過渡状態を表している。
この後、上流から３台目の端末装置でもデータ入力が検出され、基準クロックは、内部クロックから入力クロックに切り替わる。図４（Ｃ）は、最上流の１台だけが内部クロックを基準クロックとして動作している状態である。すなわち、最上流の１台がクロックマスタであり、他の３台はこれに従属動作する端末装置である。
【００１５】
なお、クロックマスタ以外の端末装置には、ＰＬＬ回路を搭載してマスタクロックに同期させる構成を採用しても良い。また、クロックマスタ以外の端末装置には、後述する他の一つの発明のようにＰＬＬ回路を搭載しない構成としても良い。
【００１６】
（ａ−２）解決手段２
この発明は、図５に示す構成のシステムにも適用できる。図５のシステムは、２つのパスを伝送路に用いる例である。図５は、データ処理用の処理パス１１を太線で示し、データ転送用の中継パス１２を細線で示している。これら２つのパスの伝送方向は互いに逆向きである。
【００１７】
図５に示すシステムは、直列的に接続された端末装置１０の両端位置で２つのパスを連結し、一つの論理パスを構成した例である。このシステムは、この論理パスを用いて、データの集積、配信、ルーティングを実現する。なお、２つのパスの連結は、後述するように自動的に実行されても良いし、手動で設定しても良い。
【００１８】
図６に、２つのパスを自動的に連結する機能を有する端末装置１０の構成例を示す。端末装置１０は、前述のクロックマスタ設定部１Ａと、２つの入出力インタフェース１０Ａ及び１０Ｂと、２つのパス選択部１０Ｃ及び１０Ｄと、データ処理部１０Ｅとを有する。
【００１９】
入出力インタフェース１０Ａは、処理パス用のデータ入力部１０Ａ１と、中継パス用のデータ出力部１０Ａ２とを有する外部端末との接続装置である。また、入出力インタフェース１０Ｂは、処理パス用のデータ出力部１０Ｂ１と、中継パス用のデータ入力部１０Ｂ２とを有する外部端末との接続装置である。
【００２０】
パス選択部１０Ｃは、処理パス用のデータ入力部１０Ａ１を監視して、他の端末装置から出力された処理パスの入力があるか否か判定する機能と、データ処理部１０Ｅに接続するパスを選択する機能とを有する。
ここでの判定機能は、クロックマスタ設定部１Ａのデータ入力検出部１Ａ１と共用可能である。図５では、選択制御部１０Ｃ１がこの判定機能に対応する。
【００２１】
選択制御部１０Ｃ１は、処理パスの入力が検出されるとき、検出された処理パスを選択する。これに対し、選択制御部１０Ｃ１は、処理パスの入力が検出されないとき、中継パスを選択する。
なお、このシステムの場合も、端末装置の接続形態は、図３の３種類に分類できる。
【００２２】
従って、選択制御部１０Ｃ１による中継パスの選択は、すなわち中継パスの折り返しは、図３（Ｂ）の接続形態を採る最上流の端末装置でのみ実行される。換言すると、クロックマスタとなる端末装置１０でのみ中継パスの折り返しが実行される。図５では、選択部１０Ｃ２がこのパス選択機能に対応する。
【００２３】
パス選択部１０Ｄは、中継パス用のデータ入力部１０Ｂ２を監視して、他の端末装置から出力された中継パスの入力があるか否か検出する機能と、データ出力部１０Ａ２に接続するパスを選択する機能とを有する。図５では、選択制御部１０Ｄ１がこの判定機能に対応する。
【００２４】
選択制御部１０Ｄ１は、中継パスの入力が検出されるとき、検出された中継パスを選択する。これに対し、中継パスの入力が検出されないとき、パス選択部１０Ｄは、処理パスを選択する。
なお、パス選択部１０Ｄによる処理パスの選択、すなわち処理パスの折り返しは、図３（Ｃ）の接続形態を採る最下流の端末装置でのみ実行される。図５では、選択部１０Ｄ２がこのパス選択機能に対応する。
【００２５】
このシステムでは、両端に位置する端末装置でパスが自動的に折り返される。このため、システムの敷設者は、端末装置を直列的に接続するだけで良い。なお、処理パスと中継パスとで一つの論理ループを形成するシステム構成の場合には、分岐装置で経路が複数に分岐するとしても、前述のように図３（Ｂ）の接続形態は、システム中に１つしか存在しない。すなわち、クロックマスタもシステム内に１つしか存在しない。
【００２６】
データ処理部１０Ｅは、受信データ又は送信データの処理用に設けられている。データ処理部１０Ｅは、ハードウェア的にも、ソフトウェア的にも実現できる。データ処理部１０Ｅは、その用途に応じた処理を実行する。
例えば、任意のチャネルからデータを取り出す処理と、周辺機器等で発生されたデータを任意のチャネルに書き込む処理とを実行する。
【００２７】
また例えば、あるチャネルのデータを別のチャネルに移し替えるスイッチング処理を実行する。かかる処理機能を用いれば、単数又は複数の端末装置間におけるデータ伝送を実現できる。例えば、端末装置間での相互通信や複数端末への同時配信を実現できる。
【００２８】
また例えば、複数の端末装置から送られてくる音声データを選択的に混合又は合成して出力するミキシング処理を実行する。かかるミキシング処理は、入力データのミキシング処理（チャネル数分の入力から、端末数分の出力を得る処理）に使用できる。同様に、かかるミキシング処理は、出力データのミキシング処理（端末数分の入力から、チャネル数分の出力を得る処理）に使用できる。
【００２９】
（ａ−３）解決手段３
この発明は、図７に示す構成のシステムにも適用できる。図７のシステムは、４つの端末装置１０をループ状に接続する形態である。このシステム形態の場合、処理パス用のデータ入力部１０Ａ１とデータ出力部１０Ｂ１との接続が第１のループを形成し、中継パス用のデータ入力部１０Ｂ２とデータ出力部１０Ａ２との接続が第２のループを形成する。
【００３０】
第１のループと第２のループとで、論理的に二重ループを形成する。このシステムは、各端末装置間の接続に異常がない場合、処理パス用のループが現用系として動作し、中継パス用のループが冗長系として動作する。
【００３１】
このシステムでは、いずれか一カ所でも接続異常が発生すると、通信が遮断された接続箇所の両側に位置する端末装置が、図３（Ｂ）及び図３（Ｃ）の状態になる。従って、これら両側の端末装置においてパスの折り返しが自動的に実行され、図５のシステムとして動作する。
【００３２】
また同時に、新たに図３（Ｂ）の接続形態になった端末装置が、クロックマスタ設定部１Ａの機能によりクロックマスタとして動作する。この結果、障害箇所以外での通信が確保され、障害や故障の影響を最小限になる。
【００３３】
（ｂ）クロック位相選択機能
（ｂ−１）解決手段１
前述した目的を実現するため、一つの発明では、ＰＬＬ回路を用いずに実用上十分な精度又は品質で動作可能なシステム構成を提案する。
図８に、システム例を示す。図８のシステムは、同一構成でなる４つの端末装置２０を直列的に（線状又は一列状）に接続してなる。
【００３４】
このシステム例の場合も、端末装置間の接続や伝送方式その他は、前述のシステム例と同じものを採用する。
一つの発明である端末装置２０は、内部クロック位相選択部２０Ａを有している。内部クロック位相選択部２０Ａは、入力クロックと内部クロックとの位相差に応じ、内部クロックの２つの位相をトグル的に選択する。
【００３５】
図９に、内部クロック位相選択部２０Ａの構成例を示す。内部クロック位相選択部２０Ａは、位相差検出部２０Ａ１と、比較部２０Ａ２と、位相選択部２０Ａ３とを有してなる。
位相差検出部２０Ａ１は、マスタクロックである入力クロック（図１０（Ａ））の位相Ｐと内部クロック（図１０（Ｂ）、（Ｃ））の位相ｐとの位相差τを検出する機能部である。
【００３６】
比較部２０Ａ２は、検出された位相差τと閾値Ｔとを比較する機能部である。
内部クロック位相選択部２０Ａ３は、位相差τが閾値Ｔよりも大きいとき現在位相ｐ０
（又はｐ1 ）を選択し、位相差τが閾値Ｔよりも小さいとき反転位相ｐ1 （又はｐ０ ）を選択する機能部である。
【００３７】
これは、伝送路上のクロックである入力クロックと内部で発生された内部クロックとの位相差τが小さいと、伝送路と装置内との間のデータ転送が不安定になるからである。従って、内部クロックの現在位相がｐ０
の場合に位相差が小さくなると、現在位相を反転位相であるｐ1 に切り替える。また例えば、現在位相がｐ1 の場合に位相差が小さくなると、現在位相を反転位相であるｐ０
に切り替える。このように、２つの位相を交互に現在位相に選択する。
【００３８】
なお、内部クロックの現在位相を反転させる（１８０°遅らせる）と、同じデータが２回転送されたり、データが欠落したりする可能性がある。しかし、データ間の相関が高い場合や、その発生頻度が人間の知覚感度に対して十分小さい場合には、実用上十分に許容できる品質を実現できる。
【発明の効果】
【００３９】
一つの発明によれば、各端末装置を直列的に接続するだけで、端末装置の１台を自動的にクロックマスタに設定できる。また、端末装置の増減や伝送路の形状の変化にも柔軟に対応できる。
また一つの発明では、各端末装置からＰＬＬ回路を不要とできる。これにより、端末装置の低コスト化を実現できる。
【発明を実施するための最良の形態】
【００４０】
以下、データ伝送システムと端末装置の実施形態を説明する。なお、本明細書で特に図示又は記載しない部分には、当該技術分野において公知の技術を採用する。
以下の説明では、好適な実施の形態をハードウェアとして実現する場合について説明するが、かかるハードウェアと等価なソフトウェア処理によっても実現できる。
【００４１】
本発明がコンピュータプログラムとして実現される場合、プログラムは、コンピュータ読取り可能な記憶媒体に記憶される。
この記憶媒体には、例えば、磁気ディスク（フレキシブルディスク又はハードディスク）又は磁気テープのような磁気記憶媒体、光ディスク、光テープ又はマシン読取り可能なバーコードのような光記憶媒体、ランダムアクセスメモリ（ＲＡＭ）又はリードオンリメモリ（ＲＯＭ）のような半導体記憶装置の他、コンピュータプログラムを記憶するために使用される他の物理装置又は媒体が含まれる。
【００４２】
また本発明がハードウェアで実現される場合、特定用途向け集積回路（ＡＳＩＣ）のような集積回路、又は当該技術分野において公知の他のデバイス形態により実現できる。
【００４３】
（ａ）応用例
以下、前述した端末装置の実施形態を端末３０として説明する。ここでは、端末３０の代表的な応用例と、それらを組み合わせた応用例を説明する。なお、これらは一例であり、他の応用例を妨げるものではない。
【００４４】
図１１に、データの収集機能に着目した１つ目の応用例を示す。このシステムは、マイクロホン３１を通じて入力された音声データを図中左端の端末３０に収集し、収集された音声データをシステムの外部に出力する例である。かかる端末３０に、前述したクロックマスタ設定部１Ａや内部クロック位相選択部２０Ａのいずれか一方、又はその両方を搭載する。後述する他の応用例も同様である。
【００４５】
図１２に、データの配信機能に着目した２つ目の応用例を示す。このシステムは、サーバから与えられる音声データを、図中左端の端末３０から順番にシステムを構成する全ての端末に配信する例である。図１２においては、配信された音声データをスピーカ３２より出力する。
図１３に、データのルーティング機能に着目した３つ目の応用例を示す。このシステムは、特定のチャネルを他の端末１０との通信用に確保することで、１対１、１対ｎ、ｎ対１、ｎ対ｍ（ｎとｍは、ｎ≠ｍを満たす自然数）の通信を実現する例である。
【００４６】
なお、これらの機能を組み合わせれば様々なシステムに応用できる。例えば、音声の収集や配信、また複数の端末間での直接通話を必要とする会議システム、教育システム、学習システム、講演、プレゼンテーション、会議等にも応用できる。勿論、これらのシステムでは、音声データだけでなく、映像データや文字データも伝送可能である。
【００４７】
（ｂ）伝送データ
（ｂ−１）伝送データの構造例
図１４に伝送データの構造例を示す。図１４は、伝送にＵＡＲＴ（Universal Asynchronous Receiver Transmitter）を用いる場合の一例である。ＵＡＲＴ自体は、非同期伝送技術の一つとして周知の技術であるので詳細な説明は省略する。
【００４８】
簡単に説明すると、データ先頭のスタートビット“０”検出後、内部カウンタによって一定時間毎に所定のデータビット数だけビット中央でデータの１／０を判定しながらデータを読み込み続けることにより通信を行う手法である。所定ビットの読み込み終了後は、新たに次フレームのスタートビットの検出を始める。
【００４９】
各端末は、このスタートビットに同期して動作する。すなわち、このスタートビットが各端末のマスタクロック（入力クロック）となる。なお、スタートビットは１フレームに付き１回出現する。従って、このマスタクロックは、フレーム周波数と一致する。この実施例では、このフレーム周波数を、ＡＤ（Analog to digital）変換器とＤＡ（digital to Analog）変換器のサンプリングクロックとして使用する。
【００５０】
以下の説明では、フレーム周波数ｆｓを２２．０５Ｋｈｚとする。１フレームは３１個のスロットと一定長のギャップ（データ“１”）で構成されるものとする（図１４（Ａ））。３１スロットのうち２６スロットはコンテンツ用（ここでは音声用）、残る５スロットは予備スロット（ここでは制御用）とする（図１４（Ｂ））。また、各スロットのデータ長は１７ビットとする。１スロットは、１ビット長のスタートビット“０”と、これに続く１６ビット長のデータｄｓとで構成する（図１４（Ｃ））。
【００５１】
ここでは、主要な緒元を以下のように定める。
・ビット長＝５クロック／０．０８０５μＳ
・スロット長＝５×１７＝８５クロック／１．３７μＳ
・３１スロット長＝８５×３１＝２６３５クロック／４２．４４μＳ
・ギャップ長＝１８１クロック／２．９μＳ
・フレーム長＝２８１６クロック／４５．３５μＳ
・クロック周波数＝６２．０９２８Ｍｈｚ／０．０１６１μＳ
【００５２】
以上のように、１ビットは５クロック分の時間長で与えられる（図１４（Ｄ））。従って、スタートビットの中央位相から５クロック毎に受信信号の振幅がサンプリングされる。かくして、データ値が“１”又は“０”に判定される。よって、クロックの１／５がデータのビット速度になる。１フレーム以内でのクロックの時間（位相）づれは、クロックの水晶発振器精度を１００ｐｐｍとすると、２８１６×１００ｐｐｍ＝０．２８１６クロックである。このため、フレーム先頭のスタートビットを基準にクロックをカウントすれば問題は生じない。このスタートビットが入力クロック（マスタクロック）である。
【００５３】
ギャップ長は、データ“１”が１８１クロック長連続するように与える。ＵＡＲＴでは、ギャップとスロットを区別するため、スロットに“０”を必ず１ビット挿入する必要がある。各スロットのスタートビット“０”はこの目的のため付加されている。
ところで、データには、端末を通過する度に実行されるクロック再同期の影響のため、０〜１クロックの遅延変動が生じ得る。実際、クロックマスタから１２８台目の端末には、処理パスＰと中継パスＲを合わせて０〜２５６クロック相当の変動が生じる。
【００５４】
２５６クロック遅延したフレームの後に遅延０のフレームが続く場合は、ギャップ長が２５６クロック時間短縮される。データ入力の無い状態をギャップで検出するには、１スロットの１７ビット（＝８５クロック時間）以上のギャップ長が必要となる。最悪時の２５６クロック短縮を考慮すると、ギャップ長は８５＋２５６＝３４１クロック必要となる。
【００５５】
しかし、２５６クロック短縮が生じる確率は極めて低く、ランダムな遅延変動でシミュレーションした結果、連続１０時間の動作時の最大短縮は２５クロックであった。余裕を見て短縮を４０クロックとすると、４０＋８５＝１２５クロック以上がギャップ長として好適である。前述の１８１クロックとは、この条件に更に余裕を持たせた値である。
【００５６】
最後に、クロック周波数に要求される条件についても説明する。一般に、ＡＤ変換器やＤＡ変換器は、システムクロックとしてサンプリング周波数ｆｓの２５６倍を必要とする。このため、本実施例では、クロック周波数の整数分の１がｆｓの２５６倍＝５．６４４８Ｍｈｚとなる周波数を選定した。
【００５７】
データ無を判断するのに必要な時間長であるギャップ長は、前述のように余裕を持って１００〜２００クロック程度を想定する。そして、クロック周波数（５．６４４８Ｍｈｚ）の整数倍の周波数を探すと、その１１倍で６２．０９２８Ｍｈｚが見つかる。この場合のギャップ長は１８１クロックとなり、適正な条件であることが分かる。
【００５８】
因みに、５．６４４８Ｍｈｚの１０倍、すなわちクロック周波数が５６．４４８Ｍｈｚの場合、そのギャップ長は“−７５”クロックとなり、実現不能である。一方、５．６４４８Ｍｈｚの１２倍、すなわちクロック周波数が６７．３７６Ｍｈｚの場合、そのギャップ長は４３７クロックとなり、過剰な値となる。以上の理由から、本実施例では、クロック周波数を６２．０９２８Ｍｈｚに定めている。
【００５９】
（ｂ−２）音声スロットの構造
図１５に、２６個の音声スロットを示す。音声スロットはミキシング結果を伝送するミキシングチャネル、ステレオを伝送するステレオチャネル、モノラルを伝送するモノラルチャネルの３種類である。この３種類へのスロットの割付は任意ではあるがシステム動作時には固定される。
【００６０】
ミキシングチャネルは、ａｃｃスロットとｍｉｘスロットを一組とする２Ｎ個のスロットでなる。ミキシングチャネルは、モノラル音声のミキシング用である。この例は、チャネルを時分割で多重する例であり、各スロットが対応するチャネルに対応する。
【００６１】
ａｃｃスロットは、各端末からの音声を累積加算しながら循環させるためのスロットである。このａｃｃスロットのデータは、ミックスマスタとして機能する端末で“０”リセットされる。ｍｉｘスロットは、全端末で累算完了した音声を循環させるためのスロットである。このｍｉｘスロットのデータは、ミックスマスタとして機能する端末で更新される。
【００６２】
ステレオチャネルは、ステレオ音声を循環させるためのチャネルである。ステレオチャネルは、左音声スロットと右音声スロットを一組とする２Ｍ個のスロットでなる。
モノラルチャネルは、端末からの音声（左音声＋右音声）を循環させるためのチャネルである。モノラルチャネルは、２６−２Ｎ−２Ｍ個のスロットでなる。このＮとＭの値は、システム情報として制御データ等を通じて予め全端末に通知される。
【００６３】
（ｃ）端末
（ｃ−１）全体構成
図１６に、端末３０の回路構成を示す。端末３０は、送受信ブロック３０Ａと、データ処理ブロック３０Ｂを主要ブロックとする。このうち、送受信ブロック３０Ａは、データの送受と、自動的な折り返し制御と、動作タイミングの制御を行うブロックである。一方、データ処理ブロック３０Ｂは、スロットへの音声データの書き込みと、スロットから音声データの読み出しを行うブロックである。端末３０には、音声データの書き込み用にＡＤ変換器３０Ｃが、音声データの読み出し用にＤＡ変換器３０Ｄが設けられる。
【００６４】
端末３０は、前端末との接続用のＡ端子３０Ｅと、次端末との接続用のＢ端子３０Ｆとを有する。Ａ端子３０Ｅが前述の入出力インタフェース１０Ａに対応する。一方、Ｂ端子３０Ｆが前述の入出力インタフェース１０Ｂに対応する。各端子には、データ伝送用の信号線３１Ａ、３１Ｂと電源線３１Ｃとが設けられている。因みに、信号線３１Ａが処理パス用、信号線３１Ｂが中継パス用である。
端末３０には、電源供給用の電源端子３０Ｇが設けられている。
【００６５】
さらに端末３０は、アナログ音声の入力端子３０Ｈと出力端子３０Ｉを備える。
その他、端末３０には、当端末をクロックマスタとして動作させるか、非クロックマスタとして動作させるか、自動設定で動作させるかを手動設定するための端子３０Ｊを備える。前述のクロックマスタ設定機能は、この端子３０Ｊの設定が自動設定の場合に実行される。
また、端末３０には、当端末をミックスマスタとして動作させるか、非ミックスマスタとして動作させるか手動設定するための端子３０Ｋを備える。
【００６６】
（ｃ−２）送受信ブロック
（ｃ−２−１）回路構成
図１７に、送受信ブロック３０Ａの内部構成を示す。なお、ＵＡＲＴ部分は省略して示している。送受信ブロック３０Ａは、マスタクロック（入力クロック）に同期して動作する。
【００６７】
前端末との接続段は、データセレクタ３０Ａ１と、折り返し制御部３０Ａ２と、受信シフトレジスタ３０Ａ３と、ホールドレジスタ３０Ａ４と、送信シフトレジスタ３０Ａ５とでなる。データセレクタ３０Ａ１の２入力には、処理パスの入力データと中継パスの出力データが入力される。
【００６８】
折り返し制御部３０Ａ２は、前端末からＡ端子に入力される処理パスＰのデータの有無を監視し、「有」なら前端末からの入力データを、「無」なら前端末への送信データを選択する。この判定結果は、制御信号としてデータセレクタ３０Ａ１に与えられる。このデータセレクタ３０Ａ１と折り返し制御部３０Ａ２との組み合わせにより、送信データの自動的な折り返しが可能となる。
【００６９】
また、折り返し制御部３０Ａ２は、前端末からＡ端子に入力される処理パスＰのデータの有無を監視し、「有」なら自端末を非クロックマスタに選択し、「無」なら自端末をクロックマスタに選択する。この判定結果は、制御信号としてタイミング制御部３０Ａ１４に与えられる。この折り返し制御部３０Ａ２とタイミング制御部３０Ａ１４の組み合わせにより、クロックマスタの自動設定が可能となる。
【００７０】
すなわち、この実施例の場合、折り返し制御部３０Ａ２が、前述のデータ入力検出部１Ａ１及び基準クロック選択部１Ａ２として機能する。
折り返し制御部３０Ａ２は、例えばフレーム時間以上のパルス幅をもつモノマルチバイブレータで構成する。モノマルチバイブレータの出力が、制御信号としてデータセレクタ３０Ａ１及びタイミング制御部３０Ａ１４に出力される。
【００７１】
Ａ端子からの受信データ（処理パス）は、直列データとして入力される。スタートビットの検出された受信データは、５クロック毎サンプリングされ、シフトレジスタでなる受信レジスタ３０Ａ３に保持される。
ホールドレジスタ３０Ａ４は、受信データを１６ビット（スロット）毎保持し、この受信データをパラレルデータとしてデータ処理ブロック３０Ｂに渡す。
【００７２】
なお、受信データが３１スロット受信されると、ギャップが検出される状態になる。１００クロック以上の無信号（データ“１”）が続くと、ギャップであると判定され（フレーム終了と認識され）、次のフレームのスタートビットを検出する状態になる。これらの処理は、後述するタイミング制御部３０Ａ１４により行われる。
【００７３】
送信シフトレジスタ３０Ａ５は、フレームバッファメモリ３０Ａ８から読み出されたパラレルデータ（中継パス）を順次直列化し、受信時と同じフレーム構造で送信する。すなわち、先頭にスタートビットを１ビット付加し、最後に１８１クロック分のギャップ（データ“１”）を付加する。なお、送信フレームの開始タイミングは、端末３０がクロックマスタ端末として動作するか、非クロックマスタ端末として動作するかによって異なる。
【００７４】
データ処理ブロック３０Ｂを通過したスロットデータは、フレームバッファメモリ３０Ａ６に蓄積される。フレームバッファメモリ３０Ａ６は、図１８に示すように、３フレーム分の容量を持った２ポートメモリでなる。このフレームバッファメモリ３０Ａ６の読み出しアドレスと書き込みアドレスとの間には、１〜２フレーム分の位相差が設けられる。アドレス制御部３０Ａ７が、この読み書きアドレスを発生する。この実施例では、書き込みアドレスから１フレーム分を減算した値を読み出しアドレスとする。
なお、中継パスの処理経路上に設けられるフレームバッファメモリ３０Ａ８とアドレス制御部３０Ａ９についても同様である。
【００７５】
後端末との接続段は、データセレクタ３０Ａ１０と、折り返し制御部３０Ａ１１と、受信シフトレジスタ３０Ａ１２と、送信シフトレジスタ３０Ａ１３とでなる。データセレクタ３０Ａ１０の２入力には、中継パスの入力データと処理パスの出力データが入力される。
【００７６】
これらデータセレクタ３０Ａ１０、受信シフトレジスタ３０Ａ１２、送信シフトレジスタ３０Ａ１３の処理内容は、前述したデータセレクタ３０Ａ１、受信シフトレジスタ３０Ａ３、送信シフトレジスタ３０Ａ５と同じであるため説明を省略する。
【００７７】
なお、折り返し制御部３０Ａ１１の処理内容は、折り返し制御部３０Ａ２のうちタイミング制御部３０Ａ１４に対する判定結果の出力を除いて同様である。すなわち、折り返し制御部３０Ａ１１は、後端末からＢ端子に入力される中継パスＲのデータの有無を監視し、「有」なら後端末からの入力データを選択し、「無」なら後端末への送信データを選択する。この判定結果は、制御信号としてデータセレクタ３０Ａ１０に与えられる。このデータセレクタ３０Ａ１０と折り返し制御部３０Ａ１１との組み合わせにより、送信データの自動的な折り返しが可能となる。
【００７８】
タイミング制御部３０Ａ１４は、端末内の各部の制御タイミングを与える回路部である。タイミング制御部３０Ａ１４には、受信信号、６２ＭＨｚのクロック信号、クロックマスタ／非クロックマスタ手動設定信号、クロックマスタ／非クロックマスタ自動設定信号が入力される。ここで、クロックマスタ／非クロックマスタ自動設定信号は、折り返し制御部３０Ａ２から与えられる信号である。
【００７９】
６２ＭＨｚのクロック信号は、各端末内に設けられた発振器から与えられる。
自端末がクロックマスタの場合、タイミング制御部３０Ａ１４は、６２ＭＨｚのクロック信号から生成したフレーム信号ｆｓにより、フレームの送信タイミングを制御する。
自端末が非クロックマスタの場合、受信フレームから１フレーム時間遅れたタイミング（自クロックでカウント）を、フレームの送信タイミングとする。
なお、タイミング制御部３０Ａ１４の内部で発生されたビットカウント値は、アドレス制御部３０Ａ７のスロットカウンタに出力される。
【００８０】
（ｃ−２−２）タイミング制御部（クロックマスタ設定機能）
図１８に、タイミング制御部３０Ａ１４（クロック位相の選択機能を除く部分）と、アドレス制御部３０Ａ７（３０Ａ９）の内部構成を示す。なお、クロック位相の選択機能の構成部分は図１９に示す。
【００８１】
タイミング制御部３０Ａ１４は、ギャップ検出部３０Ａ１４１と、スタートビット検出部３０Ａ１４２と、受信ビットカウンタ３０Ａ１４３と、１フレーム遅延器３０Ａ１４４と、フレーム周期生成部３０Ａ１４５と、クロック切替器３０Ａ１４６、３０Ａ１４７と、送信ビットカウンタ３０Ａ１４８とからなる。
【００８２】
アドレス制御部３０Ａ７（３０Ａ９）は、書き込みページカウンタ１０Ａ７１（１０Ａ９１）と、受信スロットカウンタ３０Ａ７２（３０Ａ９２）と、１フレーム遅延器３０Ａ７３（３０Ａ９３）と、読み出しページレジスタ３０Ａ７４（３０Ａ９４）と、送信スロットカウンタ３０Ａ７５（３０Ａ９５）とからなる。
【００８３】
ギャップ検出部３０Ａ１４１は、受信データを３１スロット受信されると、ギャップを検出する状態になる。１００クロック以上の無信号（データ“１”）が続くと、ギャップ検出部３０Ａ１４１は、ギャップであると判定し（フレーム終了と認識し）、次のフレームのスタートビットを検出する状態になる。
【００８４】
スタートビット検出部３０Ａ１４２は、受信信号からスタートビットを検出する。スタートビットの検出信号は、受信ビットカウンタ３０Ａ１４３と、１フレーム遅延器３０Ａ１４４と、書き込みページカウンタ３０Ａ７１（１０Ａ９１）に与えられる。このスタートビットの検出周期で、書き込み領域の上位アドレスが更新される。
【００８５】
受信ビットカウンタ３０Ａ１４３は、スタートビットをトリガとして受信ビットをカウントアップする。このカウント値の更新周期で（１７ビット（スロット）カウント毎）、書き込み領域の下位アドレスが更新される。
１フレーム遅延器３０Ａ１４４は、送信開始のタイミング（送信ビットカウンタ３０Ａ１４８）の動作タイミングを与える回路部である。１フレーム遅延器３０Ａ１４４の出力は、端末が非クロックマスタとして動作する場合に、クロック切替器３０Ａ１４６により選択される。
【００８６】
このとき、読み出しページレジスタ３０Ａ７４（１０Ａ９４）には、書き込みページカウンタ３０Ａ７１（１０Ａ９１）から書き込み領域と同じ上位アドレスがクロック切替器３０Ａ１４７を通じて与えられるが、読み出しタイミングが１フレーム遅延することで適切な位相差が確保される。
【００８７】
フレーム周期生成部３０Ａ１４５は、端末がクロックマスタとして動作する場合の送信開始のタイミング（送信ビットカウンタ３０Ａ１４８の動作タイミング）を与える回路部である。
送信ビットカウンタ３０Ａ１４８は、１フレーム遅延器３０Ａ１４４又はフレーム周期生成部３０Ａ１４５の出力をトリガとして送信ビットをカウントアップする。このカウント値の更新周期で（１７ビット（スロット）カウント毎）、読み出し領域の下位アドレスが更新される。なお、読み出し領域の上位アドレスは、最終スロットの送信直後に更新される。
【００８８】
なお、クロックマスタの自動設定機能が有効になっている場合、クロック切替器３０Ａ１４６及び３０Ａ１４７には、折り返し制御部３０Ａ２の判定結果が入力される。ただし、手動設定によりクロックマスタ又は非クロックマスタに設定されている場合には、当該設定データが与えられる。
【００８９】
（ｃ−２−３）タイミング制御部（内部クロック位相選択機能）
図１９に、タイミング制御部３０Ａ１４の内部クロック位相選択機能に関する部分の構成を示す。図１９は、ＡＤ変換器３０ＣとＤＡ変換器３０Ｄの動作クロックを生成する場合について表している。
タイミング制御部３０Ａ１４は、タイミング発生器３０Ａ１４９と、クロックセレクタ３０Ａ１５０と、マイクロコンピュータ３０Ａ１５１と、位相差カウンタ３０Ａ１５２と、定数保持器３０Ａ１５３と、比較器３０Ａ１５４とからなる。
【００９０】
タイミング発生器３０Ａ１４９は、内部クロック発生器で発生された内部クロックｃｌｋからＡＤ変換器３０Ｃ及びＤＡ変換器３０Ｄに必要な３種のクロックｓｃｌｋ、ＬＲｃｋ、ｍｃｌｋを生成する。なお、ｓｃｌｋはシフトクロックである。ＬＲｃｋは、入力データ用の左右チャンネルクロックである。ｍｃｌｋは、マスタクロックである。
【００９１】
このタイミング発生器３０Ａ１４９は、クロックＬＲｃｋの前縁と後縁に当たる位相でパルス信号ｐ０とｐ１（＝Ｐ０−１８０°）を出力する。この２つのパルス信号ｐ０、ｐ１は、位相が１８０°異なる。
【００９２】
クロックセレクタ３０Ａ１５０は、２つのパルス信号ｐ０及びｐ１のいずれかをマイクロコンピュータ３０Ａ１５１の選択信号によって切り替えるために用いられる。選択されたパルス信号は、シフトレジスタ３０Ｂ１、３０Ｂ１５のロードタイミングを与える信号として用いられる。
【００９３】
例えば、このパルス信号の与えるタイミングで、シフトレジスタ３０Ｂ１からホールドレジスタ３０Ｂ２にデータがロードされる。また例えば、このパルス信号の与えるタイミングで、ホールドレジスタ３０Ｂ１４からシフトレジスタ３０Ｂ１５にデータがロードされる。
【００９４】
マイクロコンピュータ３０Ａ１５１は、パルス信号ｐ０及びｐ１のいずれを選択するか判定する機能部である。ここで、マイクロコンピュータ３０Ａ１５１は、比較器３０Ａ１５４の比較結果に基づいてパルス信号の選択を行う。例えば、パルス信号ｐ０が現在位相の場合、マイクロコンピュータ３０Ａ１５１は、当該パルス信号ｐ０と受信位相（入力クロックの位相）Ｐとの位相差τに基づいて、現在のパルス信号ｐ０を維持するか、別のパルス信号ｐ１に切り替えるかを判断する。
【００９５】
なお、マイクロコンピュータ３０Ａ１５１は、１フレーム周期（すなわち受信位相Ｐ）でリセット信号を位相差カウンタ３０Ａ１５２に出力する。また、マイクロコンピュータ３０Ａ１５１は、このリセット後、現在のパルス信号が検出されるまでの間カウントイネーブル信号を位相差カウンタ３０Ａ１５２に出力する。
【００９６】
位相差カウンタ３０Ａ１５２は、マイクロコンピュータ３０Ａ１５１のリセット信号とカウントイネーブル信号とに基づいて内部クロックｃｌｋで計測した時間長（位相差）τを出力する。
定数保持器３０Ａ１５３は、位相差を切り替える際の閾値となる定数Ｔを保持するために用いられる。
【００９７】
比較器３０Ａ１５３は、計測した時間長（位相差）τと定数Ｔとを比較し、どちらが大きいか否かを判定する。ここでは、τ＞Ｔを満たす場合に、比較器３０Ａ１５３から検出パルスが出力される。
【００９８】
（ｃ−３）データ処理ブロック
（ｃ−３−１）回路構成（書き込み系）
図２０に、データ処理ブロック３０Ｂの内部構成を示す。図２０は、データ処理ブロック３０Ｂのうち書き込み系回路を示す。
【００９９】
書き込み系回路は、シフトレジスタ３０Ｂ１と、ホールドレジスタ３０Ｂ２と、乗算器３０Ｂ３と、ゲイン係数メモリ３０Ｂ４と、読み出し制御部３０Ｂ５と、加算器３０Ｂ６と、スロット選択器３０Ｂ７と、ホールドレジスタ３０Ｂ８とでなる。
シフトレジスタ３０Ｂ１は、ＡＤ変換器１０Ｃから音声データをシリアル入力し、これを並列化して出力する。なお、音声データは、クロックｓｃｌｋでシリアル入力される。また、音声データは、パルス信号ｐ０又はｐ１のタイミングで音声データをホールドレジスタ３０Ｂ２にロードする。
【０１００】
ホールドレジスタ３０Ｂ２は、パルス信号ｐ０又はｐ１のタイミングで音声データの転送を受け、受信した音声データを並列データとして保持する。この音声データは、並列データとして乗算器３０Ｂ３に与えられる。このとき、音声データは、入力クロックＰのタイミングで乗算器３０Ｂ３にロードされる。
ゲイン係数メモリ３０Ｂ４は、音声データに乗算する係数０〜１（ゲイン）を保持する記憶部である。このゲイン係数メモリ３０Ｂ４には、１スロット分の係数が保持されている。これらの係数は、予め又は適宜、別の書き込み回路を通じて書き込まれる。
【０１０１】
読み出し制御部３０Ｂ５は、読み出しアドレスをゲイン係数メモリ３０Ｂ４に与え、係数の読み出しを制御する。読み出しアドレスは、受信スロットカウンタ３０Ａ７２のカウント値に応じて発生される。
【０１０２】
加算器３０Ｂ６は、乗算器３０Ｂ３の出力とスロット選択器３０Ｂ７の出力とを加算して前述の送受信ブロック３０Ａに出力する。ここでの加算は、スロット選択器３０Ｂ７がどのスロットを選択するかで決まる。
スロット選択器３０Ｂ７は、３種類の入力スロットから１つを選択する。１つは、送受信ブロック３０Ａのホールドレジスタ３０Ａ４から与えられる受信スロットである。１つは、ホールドレジスタ３０Ｂ８で１スロット分遅延された遅延スロットである。１つは、１７ビットのデータが全て“０”のゼロスロットである。
【０１０３】
例えば、ステレオチャネルやモノラルチャネルに、内部で発生された音声データを多重的に書き込む（追加的に書き込む）場合、スロット選択器３０Ｂ７により受信スロットが選択される。
これに対し、端末側で発生された音声データをミキシングチャネルに多重的に書き込む場合、スロット選択器３０Ｂ７の選択は、端末がミックスマスタ端末か非ミックスマスタ端末かによる。
【０１０４】
例えば、非ミックスマスタ端末の場合、スロット選択器３０Ｂ７は、受信スロットを選択する。従って、累積加算用チャネル（ａｃｃ）のタイミングでは、加算器３０Ｂ６に任意の係数（０〜１）を乗算した乗算出力と受信スロットとの加算結果が累積加算用チャネル（ａｃｃ）に書き込まれる。一方、循環用チャネル（ｍｉｘ）のタイミングでは、係数“０”が乗算された乗算出力が入力されるため、結果的に受信スロットがそのまま出力される。循環用チャネルの書き換えが可能なのはミックスマスタ端末だけだからである。
【０１０５】
例えば、ミックスマスタ端末の場合、スロット選択器３０Ｂ７は、累積加算用チャネル（ａｃｃ）のタイミングで、ゼロスロットを選択する。このため、当タイミングでは、任意の係数を乗算した乗算出力が累積加算用チャネル（ａｃｃ）に書き込まれる。これは、累積加算用チャネル（ａｃｃ）を一旦リセットするのと同じである。一方、スロット選択器１０Ｂ７は、循環用チャネル（ｍｉｘ）のタイミングで、遅延スロットを選択する。この場合、係数“０”が乗算された乗算出力が入力されるため、結果的に受信スロットがそのまま出力される。すなわち、累積加算用チャネル（ａｃｃ）から循環用チャネル（ｍｉｘ）にデータの移し替えが行われる。
【０１０６】
（ｃ−３−２）回路構成（読み出し系）
図２１に、データ処理ブロック３０Ｂの内部構成を示す。図２１は、データ処理ブロック３０Ｂのうち読み出し系回路を示している。
【０１０７】
読み出し系回路は、乗算器３０Ｂ９と、ゲイン係数メモリ３０Ｂ１０と、読み出し制御部３０Ｂ１１と、加算器３０Ｂ１２と、累積加算用レジスタ３０Ｂ１３と、シフトレジスタ３０Ｂ１４とでなる。
乗算器３０Ｂ９は、送受信ブロック３０Ａのホールドレジスタ３０Ａ４から与えられる受信スロットと、ゲイン係数メモリ３０Ｂ１０から読み出した係数を乗算する回路部である。
【０１０８】
ゲイン係数メモリ３０Ｂ１０は、音声データに乗算する係数０〜１（ゲイン）を保持する記憶部である。このゲイン係数メモリ３０Ｂ１０には、１スロット分の係数が保持されている。これらの係数は、予め又は適宜、別の書き込み回路を通じて書き込まれる。
読み出し制御部３０Ｂ１１は、読み出しアドレスをゲイン係数メモリ３０Ｂ１０に与え、係数の読み出しを制御する。読み出しアドレスは、受信スロットカウンタ３０Ａ７２のカウント値に応じて発生される。
【０１０９】
加算器３０Ｂ１２は、累積加算用レジスタ３０Ｂ１３の出力と乗算出力とを累積的に加算する。これは１フレームを構成する全スロットの受信が終了するまで繰り返し実行される。累積加算用レジスタ３０Ｂ１３は、加算結果を一時的に保持するのに用いられる。なお、累積加算用レジスタ３０Ｂ１３は、ホールドレジスタ３０Ｂ１４へのデータ書き込み後リセットされる。
【０１１０】
ホールドレジスタ３０Ｂ１４は、フレームの最終タイミングを与える入力クロック（マスタクロック）Ｐのタイミングで、累積加算用レジスタ３０Ｂ１３の出力をラッチする。ホールドレジスタ３０B１４は、次のフレームまでラッチした音声データを保持する。
【０１１１】
シフトレジスタ３０Ｂ１５は、フレームの最終タイミングで、ホールドレジスタ１０Ｂ１４の出力を一括して書き込む。このタイミングは、パルス信号ｐ０又はｐ１で与えられる。
シフトレジスタシフトレジスタ３０Ｂ１５に書き込まれた累積加算値は、直列データとしてＤＡ変換器１０Ｄに出力される。
【０１１２】
なお、シフトレジスタ１０Ｂ１４への書き込みタイミングは、受信スロットカウンタ１０Ａ７２のカウント値が“２５”のタイミングで実行される。本実施例の場合、音声データを全２６スロットとするためである。
【０１１３】
従って、書き込みタイミングは、音声データに割り当てられるスロット数に依存する。
なお、シフトレジスタ３０Ｂ１５は、書き込んだ音声データをシフトクロックｓｃｌｋのタイミングでＤＡ変換器３０Ｄに出力する。
【０１１４】
（ｄ）システムの動作
続いて、本実施形態に係るシステムの動作状況に応じ、各端末で実行される処理動作を説明する。
【０１１５】
（ｄ−１）初期動作時（配線変更後のリセット時や障害発生時も含む）
端末がケーブルを通じて直列接続されたシステムでは、電源投入後、自動的に折り返し制御が実行され、論理的にデイジーチェーンが形成される。
前述のように、この処理を実行するのは折り返し制御部３０Ａ２及び３０Ａ１１である。図２２に、この折り返し制御の概念構成を示す。
【０１１６】
この折り返し制御は、図２３に示すように、フレーム時間以上のパルス幅を有するモノマルチバイブレータ３０Ａ２１及び３０Ａ１１１を用いて実現される。本実施例では、例えば、３フレーム幅のモノマルチバイブレータを使用する。
【０１１７】
図２２（Ａ）に示すように、受信信号が３フレーム以上失われると、モノマルチバイブレータ３０Ａ２１（及び３０Ａ１１１）の出力（図２２（Ｂ））は“１”から“０”に切り替わり、対応する端末でパスを折り返すようにデータセレクタ３０Ａ１（３０Ａ１０）を制御する。かくして、前述したデイジーチェーンが自動的に設定される。
【０１１８】
ところで、クロックマスタと非クロックマスタの決定を自動とする場合には、Ａ端子（処理パスが入力され、中継パスが出力される端子）で折り返し状態になった時点で、端末がクロックマスタ端末（ＣＭ端末）に設定される。Ａ端子が折り返し状態でない他の端末は、非クロックマスタ端末（非ＣＭ端末）に設定される。
【０１１９】
この動作が一定時間繰り返されると、システム中にはクロックマスタとなる端末が１台だけ残ることになる。伝送路に障害が発生した場合や端末に故障が生じた場合にも同様の動作が実行される。ただし、障害時等の場合には、閉じられた伝送路内でクロックマスタが決定される。
【０１２０】
（ｄ−２）クロックマスタ端末の動作
次に、クロックマスタ端末として動作する端末の処理動作を説明する。図２４は、動作状態の遷移を示す図である。まず電源がオンすると、書き込みページカウンタＷＰＣがデータ“０”に設定される（ＳＰ１０１）。この後、データの書き込み系とデータの読み出し系とで別々の動作が実行される。図２４では、書き込み系の動作を図中左側に、読み出し系の動作を図中右側に示す。
【０１２１】
まず、書き込み系の動作を説明する。電源がオンすると、タイミング制御部３０Ａ１４が、受信ギャップを待ち受ける状態になる（ＳＰ１０２）。この動作は、受信ギャップが受信されるまで繰り返される。受信ギャップが検出されると、タイミング制御部３０Ａ１４がスタートビットを待ち受ける状態になる（ＳＰ１０３）。この動作も、スタートビットが検出されるまで繰り返される。
【０１２２】
スタートビットの検出は、アドレス制御部３０Ａ７に与えられ、書き込みページカウンタが１つ更新される（ＳＰ１０４）。
続いて、３１スロット分のデータを受信する動作に移行する（ＳＰ１０５）。このとき、受信データはビット毎に受信シフトレジスタ３０Ａ３にシリアル転送され、スロット単位でホールドレジスタ３０Ａ４に書き込まれる。そして、データ処理ブロック３０Ｂで処理されたデータがフレームバッファメモリ３０Ａ６（１０Ａ８）に書き込まれる。以上、一連の動作がフレーム毎繰り返し実行される。
【０１２３】
次に、読み出し系の動作を説明する。読み出し系では、タイミング制御部３０Ａ１４が読み出しページを書き込みページに対して１ページ前に更新する（ＳＰ１０６）。次に、
クロック分のギャップを生成する（ＳＰ１０７）。
続いて、３１スロット分のデータを送信する動作に移行する（ＳＰ１０８）。このとき、送信データはスロット毎にフレームバッファメモリ３０Ａ６（３０Ａ８）から読み出され、スロット毎に送信シフトレジスタ３０Ａ１３に転送される。そして、送信データが、送信シフトレジスタ３０Ａ１３からビット毎にシリアル転送される。以上、一連の動作がフレーム毎繰り返し実行される。
【０１２４】
図２５に、以上の処理動作の動作タイミングを示す。図２５（Ａ）〜（Ｄ）が、前述の読み出し系の動作タイミングに対応し、図２５（Ｅ）〜（Ｋ）が、前述の書き込み系の動作タイミングに対応する。図に示すように、データの書き込み領域とデータの読み出し領域との間には１フレーム以上の位相差が確保されている。
【０１２５】
（ｄ−３）非クロックマスタ端末の動作
次に、非クロックマスタ端末として動作する端末の処理動作を説明する。なお、前述したクロック位相選択機能は、音声データの送受信動作とは同時並行的に実行される。まず、音声データの送受信動作から説明する。
【０１２６】
図２６は、音声データの送受信動作の遷移を示す図である。まず電源がオンすると、書き込みページカウンタＷＰＣが“０”に設定される（ＳＰ１１１）。この後、受信ギャップを待ち受ける状態になる（ＳＰ１１２）。この動作は、受信ギャップが受信されるまで繰り返される。受信ギャップが検出されると、タイミング制御部３０Ａ１４がスタートビットを待ち受ける状態になる（ＳＰ１１３）。この動作も、スタートビットが検出されるまで繰り返される。
【０１２７】
非クロックマスタ端末では、この後、書き込み系の動作と読み出し系の動作に分岐する。図２６では、書き込み系の動作を図中左側に、読み出し系の動作を図中右側に示す。
まず、書き込み系の動作を説明する。ここでは、スタートビットの検出がアドレス制御部３０Ａ７に与えられ、書き込みページカウンタが１つ更新される（ＳＰ１１４）。
【０１２８】
続いて、３１スロット分のデータを受信する動作に移行する（ＳＰ１１５）。このとき、受信データはビット毎に受信シフトレジスタ３０Ａ３にシリアル転送され、スロット単位でホールドレジスタ３０Ａ４に書き込まれる。そして、データ処理ブロック３０Ｂで処理されたデータがフレームバッファメモリ３０Ａ６（３０Ａ８）に書き込まれる。この後、フレームバッファメモリの読み出しページが更新される（ＳＰ１１６）。以上、一連の動作がフレーム毎繰り返し実行される。
【０１２９】
次に、読み出し系の動作を説明する。読み出し系では、スタートビットの検出信号が１フレーム遅延される（ＳＰ１１７）。そして、この遅延検出信号のタイミングで、３１スロット分のデータを送信する動作に移行する（ＳＰ１１８）。このとき、送信データはスロット毎にフレームバッファメモリ１０Ａ６（１０Ａ８）から読み出され、スロット毎に送信シフトレジスタ３０Ａ１３に転送される。そして、送信データが、送信シフトレジスタ３０Ａ１３からビット毎にシリアル転送される。以上で１フレームの送信動作が終了する（ＳＰ１１９）。
【０１３０】
図２７に、以上の処理動作の動作タイミングを示す。図２７（Ａ）〜（Ｇ）が、前述の書き込み系の動作タイミングに対応し、図２７（Ｈ）〜（Ｌ）が、前述の読み出し系の動作タイミングに対応する。図に示すように、データの書き込み領域とデータの読み出し領域との間には１フレーム以上の位相差が確保されている。
【０１３１】
続いて、非クロックマスタ端末による位相同期動作を説明する。このとき、タイミング制御部３０Ａ１４の位相同期機能は、図２８に示す状態遷移となる。ここでは、内部クロックｐの現在位相がｐ１であるものとして説明する。すなわち、タイミング制御部３０Ａ１４が状態“３”であるものとする。
【０１３２】
このとき、位相差カウンタ３０Ａ１５２のカウント値は、パルス信号ｐ１（内部クロックの第１の位相を与える）のタイミングで読み出され、リセットされる。リセット後、位相差カウンタ３０Ａ１５２は、位相差カウンタ３０Ａ１５２のカウントアップを開始し、受信クロックＰの確認待ち状態（状態“２”）に遷移する。
【０１３３】
受信クロックＰが確認されると、タイミング制御部３０Ａ１４はカウントアップを停止し、再びパルス信号待ち状態（状態“３”）に遷移する。この状態“３”において、クロック間の位相差τ（＝Ｐ−ｐ１）の計測結果が判定される。すなわち、計測された位相差τと定数Ｔとが比較され、位相差τが定数Ｔよりも大きいか否かが判定される。
【０１３４】
位相差τが定数Ｔより大きければ、タイミング制御部３０Ａ１４は再び状態“２”に遷移する。以後、位相差τが定数Ｔより小さいと判断されるまで、タイミング制御部３０Ａ１４は、状態“２”と状態“３”が繰り返される。
一方、位相差τが定数Ｔより小さければ、タイミング制御部３０Ａ１４は、状態“１”に遷移する。すなわち、パルス信号ｐ０（ｐ１−１８０°）系の動作に切り替わる。
【０１３５】
タイミング制御部３０Ａ１４は、パルス信号ｐ０のタイミングでカウント値をリセットすると、受信クロックＰを待ち受ける状態（状態“０”）に遷移し、受信クロックＰが確認されるまでカウントアップを継続する。そして、受信クロックＰが確認された時点で、状態は再び状態“１”に戻り、クロック間の位相差τ（＝Ｐ−ｐ１）の計測結果が判定される。すなわち、計測された位相差τと定数Ｔとが比較され、位相差τが定数Ｔよりも大きいか否かが判定される。
【０１３６】
位相差τが定数Ｔより大きい場合、タイミング制御部３０Ａ１４は、状態“０”に遷移する。一方、位相差τが定数Ｔより小さい場合、タイミング制御部３０Ａ１４は、状態“３”に遷移する。状態“３”に遷移する場合、パルス信号は再びｐ１に切り替えられる。
【０１３７】
図２９に、以上の処理動作の動作タイミングを示す。図２９（Ａ）〜（Ｃ）は伝送系（入力クロック）の動作タイミングに対応し、図２９（Ｄ）〜（Ｆ）は自己クロック系の動作タイミングに対応する。
【０１３８】
ここでは複数チャネルの音声データ（図２９（Ｂ））が、対応する複数スロットに格納されて伝送される（図２９（Ａ））。任意のチャネルデータ（スロットデータ）は、対応するスロットタイミングで一旦ラッチされ、１フレームの最終タイミングＰで再度ラッチされ、次のフレーム時間中保持される（図２９（Ｃ））。
【０１３９】
このラッチデータが内部クロックに同期したタイミングｐ（ｐ０又はｐ１）でサンプリングされ、アナログ信号に変換される（図２９（Ｄ））。
ところで、受信クロックＰと内部クロックｐ（ｐ０又はｐ１）の時間差が減少して重なるような状態になると（図２９（Ｅ））、受信クロックＰで動作する伝送系から内部クロックｐで動作する自己クロック系へのデータ転送が不安定になる。例えば、ジッターによって受信クロックＰと内部クロックｐとが互いに前後に変動すると、同一データの重複転送やデータの欠落が生じる。
【０１４０】
そこで、前述のように、位相差τ（＝Ｐ−ｐ）を計測し、τが一定時間Ｔ以内になると内部クロックｐの位相を１８０°変更する（図２９（Ｆ））。この変更によリ、位相差が十分大きくなると、前述した不安定さは解消される。その後しばらくはこの安定状態が維持される。その後再びτが減少すれば、その都度、内部クロックｐの位相を１８０°変更する。
【０１４１】
なお、クロック発生器の精度が例えば５０ｐｐｍで、フレーム周波数ｆｓが例えば２２．０５Ｋｈｚの場合、かかるクロック位相の切り替えによる音声データの重複や欠損の発生は約１回／秒となる。しかし、隣り合うサンプルデータ間の相関が強い音声データの場合には、この程度の重複や欠損は実用上全く問題にならない。
【０１４２】
（ｅ）実施形態の効果
以上のように、実施形態に係る端末を使用すれば、複数の端末を接続するだけでクロックマスタを自動的に設定できる。また、伝送路上に障害が発生した場合や端末が故障した場合にも、障害箇所以外の端末間においては新たに設定されたクロックマスタを用いてデータ伝送を継続できる。なお、障害箇所が復旧した場合には、またクロックマスタが１台になる。
【０１４３】
また以上のように、実施形態に係る端末を使用すれば、ＰＬＬ回路を用いなくとも実用上十分な品質で音声データを送受できるシステムを実現できる。このように端末にＰＬＬ回路を搭載する必要がなくなるため、部品点数の削減による低コスト化を実現できる。
【０１４４】
（ｆ）他の実施形態
上述の実施形態では、主に音声データに着目して説明したが、映像データを伝送するシステムにも適用できる。例えば映像データの場合でも、相関が高く、視覚特性上もデータの重複や欠落が目立たない用途であれば音声データの場合と同様に適用できる。また、データの重複や欠落の影響を、誤り訂正技術その他の補間技術により修正できる場合にも適用できる。
【０１４５】
また伝送されるデータは、数値データ、文字データ又は制御データに置き換えることもできる。同一データが繰り返し送受される場合やデータの更新が低頻度の場合など、用途に応じて前述の実施例を適用できる。
【図面の簡単な説明】
【０１４６】
【図１】クロックマスタ設定機能付き伝送システムの第１の構成例を示す図である。
【図２】クロックマスタ設定部の構成例を示す図である。
【図３】端末装置が採り得る接続形態例を示す図である。
【図４】クロックマスタの設定動作を示す図である。
【図５】クロックマスタ設定機能付き伝送システムの第２の構成例を示す図である。
【図６】端末装置の内部構成例を示す図である。
【図７】クロックマスタ設定機能付き伝送システムの第３の構成例を示す図である。
【図８】クロック位相選択機能付き伝送システムの構成例を示す図である。
【図９】内部クロック位相選択部の構成例を示す図である。
【図１０】内部クロック位相選択部の動作原理を示す図である。
【図１１】データの収集機能に着目した応用例を示す図である。
【図１２】データの配信機能に着目した応用例を示す図である。
【図１３】データのルーティング機能に着目した応用例を示す図である。
【図１４】伝送データの構造例を示す図である。
【図１５】音声スロットの構造例を示す図である。
【図１６】端末の内部構成例を示す図である。
【図１７】送受信ブロックの内部構成例を示す図である。
【図１８】タイミング制御部の内部構成例を示す図である（データ送受機能）。
【図１９】タイミング制御部の内部構成例を示す図である（クロック位相選択機能）。
【図２０】データ処理ブロックの内部構成例を示す図である（書き込み系）。
【図２１】データ処理ブロックの内部構成例を示す図である（読み出し系）。
【図２２】折り返し制御の概念構成を示す図である。
【図２３】折り返し制御部の構成例を示す図である。
【図２４】クロックマスタ端末として動作する端末の処理動作を示すフローチャートである。
【図２５】クロックマスタ端末として動作する端末の動作タイミングを示す図である。
【図２６】非クロックマスタ端末として動作する端末の処理動作を示すフローチャートである。
【図２７】非クロックマスタ端末として動作する端末の動作タイミングを示す図である（データ送受機能）。
【図２８】位相同期動作の状態遷移を示す図である。
【図２９】非クロックマスタ端末として動作する端末の動作タイミングを示す図である（内部クロック位相選択機能）。
【符号の説明】
【０１４７】
１Ａ        クロックマスタ設定部
１Ａ１      データ入力検出部
１Ａ２      基準クロック選択部
２０Ａ      内部クロック位相選択部
２０Ａ１    位相差検出部
２０Ａ２    比較部
２０Ａ３    位相選択部
３０Ａ１４  タイミング制御部
【図１】
2005101804.tif 000003
【図２】
2005101804.tif 000004
【図３】
2005101804.tif 000005
【図４】
2005101804.tif 000006
【図５】
2005101804.tif 000007
【図６】
2005101804.tif 000008
【図７】
2005101804.tif 000009
【図８】
2005101804.tif 000010
【図９】
2005101804.tif 000011
【図１０】
2005101804.tif 000012
【図１１】
2005101804.tif 000013
【図１２】
2005101804.tif 000014
【図１３】
2005101804.tif 000015
【図１４】
2005101804.tif 000016
【図１５】
2005101804.tif 000017
【図１６】
2005101804.tif 000018
【図１７】
2005101804.tif 000019
【図１８】
2005101804.tif 000020
【図１９】
2005101804.tif 000021
【図２０】
2005101804.tif 000022
【図２１】
2005101804.tif 000023
【図２２】
2005101804.tif 000024
【図２３】
2005101804.tif 000025
【図２４】
2005101804.tif 000026
【図２５】
2005101804.tif 000027
【図２６】
2005101804.tif 000028
【図２７】
2005101804.tif 000029
【図２８】
2005101804.tif 000030
【図２９】
2005101804.tif 000031