(57)【要約】【課題】  不揮発性メモリであるフラッシュメモリおよびＥＥＰＲＯＭを搭載した半導体集積回路装置において、ＥＥＰＲＯＭのメモリ容量を必要最小限に抑え、チップ面積を削減することができる技術を提供する。【解決手段】  １つのアプリケーションソフトに必要な、頻繁に書き換えする最低限のデータ容量をＥＥＰＲＯＭ３７に格納し、その容量でＥＥＰＲＯＭ３７を構成する。その他のアプリケーションで使用する頻繁に書き換えするデータ容量は、フラッシュメモリ３１に保存する。そして、実際に使用するアプリケーションに応じて、フラッシュメモリ３１に保存しているデータをＥＥＰＲＯＭ３７に転送して使用する。フラッシュメモリ３１とＥＥＰＲＯＭ３７の間で必要に応じてデータ転送を行うことにより、ＥＥＰＲＯＭ３７のメモリ容量を少なくすることができ、チップ面積の削減が可能となる。【選択図】  図９
2005018747.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリセルを含みブロック単位で消去および書き込みが可能なフラッシュメモリと、
不揮発性メモリセルを含みバイト単位で消去および書き込みが可能なＥＥＰＲＯＭとを有し、
前記フラッシュメモリは、複数のアプリケーションを格納するものであって、
前記アプリケーションは、前記アプリケーションの処理を行うプログラムと、前記プログラムにより処理されるデータとからなるものであって、
前記複数のアプリケーションの一つである第１アプリケーションが起動されると、前記ＥＥＰＲＯＭは前記フラッシュメモリから前記第１アプリケーションのデータを読み込み、前記複数のアプリケーションの一つである第２アプリケーションが起動されるまで保持することを特徴とする半導体集積回路装置。
【請求項２】
不揮発性メモリセルを含みブロック単位で消去および書き込みが可能なフラッシュメモリと、
不揮発性メモリセルを含みバイト単位で消去および書き込みが可能なＥＥＰＲＯＭとを有し、
前記フラッシュメモリは、複数のアプリケーションを格納するものであって、
前記アプリケーションは、前記アプリケーションの処理を行うプログラムと、前記プログラムにより処理されるデータとからなるものであって、
前記ＥＥＰＲＯＭは、第１のメモリ領域と第２メモリ領域とを有するものであって、
前記ＥＥＰＲＯＭの第１メモリ領域は、前記複数のアプリケーションの一つである第１アプリケーションが起動されると、前記フラッシュメモリから前記第１アプリケーションのデータを前記複数のメモリ領域の一つである第１メモリ領域に読み込み、
前記ＥＥＰＲＯＭの第２メモリ領域は、前記複数のアプリケーションの一つである第２アプリケーションのデータを格納するものであって、
前記第１メモリ領域は、前記複数のアプリケーションの一つである第３アプリケーションが起動されるまで保持することを特徴とする半導体集積回路装置。
【請求項３】
請求項１または２記載の半導体集積回路装置であって、
前記ＥＥＰＲＯＭは、前記第１アプリケーションの前記プログラムの処理に伴う前記データの更新が書き込まれるものであることを特徴とする半導体集積回路装置。
【請求項４】
請求項１または３記載の半導体集積回路装置であって、
前記第１アプリケーションのデータがＥＥＰＲＯＭに書き込まれている間、前記第１アプリケーション以外のアプリケーションのデータはフラッシュメモリに格納されていることを特徴とする半導体集積回路装置。
【請求項５】
請求項１から４のいずれかに記載の半導体集積回路装置であって、
前記ＥＥＰＲＯＭの容量と、前記複数のアプリケーションの前記データの一つが格納される前記フラッシュメモリの領域の容量とが同一であることを特徴とする半導体集積回路装置。
【請求項６】
請求項１に記載の半導体集積回路装置において、
前記第１アプリケーションのデータが前記ＥＥＰＲＯＭから前記フラッシュメモリに書き込まれた後、前記第２アプリケーションのデータが前記フラッシュメモリから前記ＥＥＰＲＯＭに書き込まれることを特徴とする半導体集積回路装置。
【請求項７】
請求項１から６のいずれかに記載の半導体集積回路装置であって、
前記ＥＥＰＲＯＭは、前記第１アプリケーションのデータが消去または書き込みをされたことを示す情報を格納し、
前記情報によって、前記第１アプリケーションのデータが前記ＥＥＰＲＯＭから前記フラッシュメモリに書き込まれるか否かが決定されることを特徴とする半導体集積回路装置。
【請求項８】
請求項１から７のいずれかに記載の半導体集積回路装置であって、
前記第１アプリケーションのデータは、前記複数のアプリケーションのうちいずれのアプリケーションであるかを示す識別情報が含むものであって、
前記識別情報によって、前記第１アプリケーションのデータが前記フラッシュメモリから前記ＥＥＰＲＯＭに書き込まれるか否かが決定されることを特徴とする半導体集積回路装置。
【請求項９】
請求項１から８のいずれかに記載の半導体集積回路装置であって、
前記フラッシュメモリと前記ＥＥＰＲＯＭとの間に、ビット線データをマルチプレクスする回路とラッチする回路とを設けたことを特徴とする半導体集積回路装置。
【請求項１０】
請求項１から９のいずれかに記載の半導体集積回路装置であって、
前記フラッシュメモリと前記ＥＥＰＲＯＭとは、ビット線幅が同一であることを特徴とする半導体集積回路装置。
【請求項１１】
請求項１から１０のいずれかに記載の半導体集積回路装置を有することを特徴とするＩＣカード。
【請求項１２】
請求項１から１１のいずれかに記載の半導体集積回路装置またはＩＣカードを有することを特徴とする携帯端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置およびその装置を搭載したＩＣカード、携帯端末に関し、特に半導体集積回路装置のフラッシュメモリおよびＥＥＰＲＯＭの構成に適用して有効な技術に関する。
【背景技術】
【０００２】
本発明者が検討した技術として、例えば図１に示すように、半導体集積回路装置の一例であるマイクロコンピュータ１は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ  Ｍｅｍｏｒｙ）４，ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）５,ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ  Ｏｎｌｙ Ｍｅｍｏｒｙ）６から成るメモリ群と、外部とのインタフェースをとるＩ/Ｏポート１０と、ＣＰＵ２および他回路へクロックを供給するクロック発生回路８と、システムタイマやメモリ回路の時間を制御するタイマ３と、システムコントロールロジック９と、コプロセッサ７、アドレスバス１１、データバス１２などから構成されている。
【０００３】
一般に、ＲＯＭ４には、ＣＰＵ２起動用のブートプログラムソフトとアプリケーションソフトが入っている。ＥＥＰＲＯＭ６には、書き換え頻度の高い各種データが記憶されており、バイト単位の書き換えが可能である。携帯電話のＩＣカードチップを例にとれば、ＥＥＰＲＯＭ６には、電話番号、課金情報、通話メモなどのデータが格納されている。
【０００４】
近年、ソフトウェアのデバックなどに時間を要し、ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）の短縮が阻まれるようになってきた。これを解決する手段と共に、フィールドでのアプリケーションソフトの変更または追加ができるように、ＲＯＭ４をフラッシュメモリ１３に置き換える動きが見られる。フラッシュメモリ１３は、ＥＥＰＲＯＭ６と用途が違って、ブロック単位での書き換えができ、頻繁に書き換える必要がないアプリケーションソフトが記憶される。
【０００５】
次に、フラッシュメモリとＥＥＰＲＯＭの一般的特徴を図３に示す。図３から分かるように、フラッシュメモリは、書き換え単位が数ｋバイトから数十ｋバイトに対して、ＥＥＰＲＯＭは、１バイト単位で書き換えできる。また、フラッシュメモリの書き換え回数は数千回程度に対して、ＥＥＰＲＯＭは数十万回の書き換えができる。これだけを比較するとＥＥＰＲＯＭの方が性能は良いが、チップ面積を比較すると、フラッシュメモリに対して、ＥＥＰＲＯＭは２〜３倍の面積が必要となる。図３において、単位Ｆは、最小加工寸法である。
【０００６】
ＥＥＰＲＯＭのチップ面積が大きくなる理由は、同一の不揮発性メモリセルをフラッシュメモリとＥＥＰＲＯＭに使用した場合、ＥＥＰＲＯＭはバイト書き換えを可能とするためバイト単位にスイッチＭＯＳを挿入する必要があるからである。
【０００７】
不揮発性メモリセルとして、スプリット型ＭＯＮＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ  Ｏｘｃｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）メモリセルを使用してフラッシュメモリを構成した例を図４に、ＥＥＰＲＯＭを構成した例を図５に示す。
【０００８】
図４に示すように、例えばフラッシュメモリは、スプリット型ＭＯＮＯＳメモリセル１４、フラッシュメモリ消去／書き込みブロック１５、ビット線デコーダ／ドライバ１６、ワード線デコーダ／ドライバ１７、センスアンプ／ライト定電流ＭＯＳ１８、電源回路１９、主制御部２０などから構成される。
【０００９】
また、図５に示すように、例えばＥＥＰＲＯＭは、スプリット型ＭＯＮＯＳメモリセル１４、ＥＥＰＲＯＭ消去／書き込みバイト単位ブロック２２、ビット線デコーダ／ドライバ１６、ワード線デコーダ／ドライバ１７、センスアンプ／ライト定電流ＭＯＳ１８、電源回路１９、主制御部２０、スイッチＭＯＳ２１などから構成される。
【００１０】
図５に示すように、ＥＥＰＲＯＭは、バイトごとにスイッチＭＯＳ２１が入っており、このスイッチＭＯＳ２１は、消去または書き込み時に必要な高電圧をメモリゲートＭＧ０，ＭＧ１，…，ＭＧｎに印加または遮断するので、ドレイン、ソース間の許容電圧が高い高電圧ＭＯＳを使用することになり、ＭＯＳ面積が大きくなる。
【００１１】
スイッチＭＯＳ２１に高電圧ＰＭＯＳを使用した場合のチップレイアウトの平面図を図６に、断面図を図７に示す。図６、７から分かるようにスイッチＭＯＳ２１が、メモリセルに対して約４倍の大きさになっている。
【００１２】
１９６ｋバイトのフラッシュメモリと６４ｋバイトのＥＥＰＲＯＭとのチップ面積を比較した例を図８に示す。図８に示すように１９６ｋバイトのフラッシュメモリと６４ｋバイトのＥＥＰＲＯＭは、ほぼ同じ大きさである。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、前記のような半導体集積回路装置の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【００１４】
例えば、ＲＯＭからフラッシュメモリに置き換える理由の１つとして、上記したようにフィールドでのアプリケーションソフトの変更または追加が考えられる。アプリケーションソフトが追加されるということは、そのアプリケーションソフトに付随する書き換え頻度の高い各種データも追加されることになり、ＥＥＰＲＯＭのデータ容量も増えることになる。
【００１５】
ＩＣカードチップなどのように、ある程度チップ面積が制限される半導体集積回路装置においては、特にＥＥＰＲＯＭのメモリ容量の増大は、深刻な問題である。
【００１６】
仮に、チップ面積が決まっているとすると、必然的にＥＥＰＲＯＭのメモリ容量も決まってしまい、アプリケーションの追加に対応できなくなり、この半導体集積回路装置を使用したシステムの拡張性に問題が生じることになる。
【００１７】
そこで、本発明の目的は、半導体集積回路装置において、ＥＥＰＲＯＭのメモリ容量を必要最小限に抑え、チップ面積を削減することができる技術を提供するものである。
【００１８】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２０】
不揮発性メモリセルを含みブロック単位で消去および書き込みが可能なフラッシュメモリと、不揮発性メモリセルを含みバイト単位で消去および書き込みが可能なＥＥＰＲＯＭとを有し、前記フラッシュメモリは、複数のアプリケーションを格納するものであって、前記アプリケーションは、前記アプリケーションの処理を行うプログラムと、前記プログラムにより処理されるデータとからなるものであって、前記複数のアプリケーションの一つである第１アプリケーションが起動されると、前記ＥＥＰＲＯＭは前記フラッシュメモリから前記第１アプリケーションのデータを読み込み、前記複数のアプリケーションの一つである第２アプリケーションが起動されるまで保持することを特徴とする半導体集積回路装置。
【００２１】
よって、本発明の半導体集積回路装置およびＩＣカードによれば、ＥＥＰＲＯＭのメモリ容量を少なくすることができ、不揮発性メモリ全体の面積が小さくなり、チップ面積を削減できる。
【発明の効果】
【００２２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２３】
（１）必要に応じて、フラッシュメモリからＥＥＰＲＯＭへのデータ転送、ＥＥＰＲＯＭからフラッシュメモリへのデータ転送を行うことにより、ＥＥＰＲＯＭのメモリ容量を少なくすることができ、不揮発性メモリ全体の面積が小さくなり、チップ面積を削減することができる。
【００２４】
（２）ＥＥＰＲＯＭのメモリ領域をフラッシュメモリと転送を行う領域と転送を行わない領域とに分けることにより、頻繁に使用するアプリケーションのデータをＥＥＰＲＯＭからフラッシュメモリに転送・書き換えする必要がなくなり、フラッシュメモリの寿命が延びる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２６】
図１５に、ＩＣチップを搭載したＩＣカード１０１のハードウェア構成を示す。ＩＣカード１０１にＩＣチップが搭載される。ＩＣカード１０１の表面にはＩＣカードチップ用接点１０２がある。当該半導体集積回路装置とＩＣカードチップ用接点１０２とは、ＩＣカード１０１内部にて接続されている。当該半導体集積回路装置は、ＩＣカードチップ用接点１０２を通して、ＩＣカード１０１の外部にあるリーダライタから電源供給を受け、また、当該リーダライタとデータ通信を行う。一般に、接触型ＩＣカードのＩＣカードチップ用接点は、所定位置に、供給電圧端子Ｖｃｃ、グランド端子ＧＮＤ、リセット端子ＲＳＴ、入出力端子Ｉ／Ｏ、クロック端子ＣＬＫを有する。
【００２７】
次に、ＩＣカード１０１内に搭載されるＩＣチップのハードウェア構成を図２に示す。ＩＣカード１０１内に搭載されるＩＣチップは、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２と、フラッシュメモリ１３（３１，５１，７１），ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）５,ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ  Ｏｎｌｙ Ｍｅｍｏｒｙ）６（３７，５７，７７）から成るメモリ群と、外部とのインタフェースをとるＩ/Ｏポート１０と、ＣＰＵ２および他回路へクロックを供給するクロック発生回路８と、システムタイマやメモリ回路の時間を制御するタイマ３と、システムコントロールロジック９と、コプロセッサ７、アドレスバス１１、データバス１２などから構成されている。
【００２８】
図１８に、ＩＣカード１０１内に搭載されるＩＣチップの基本的な領域の論理的な構成を示す。当該ＩＣチップは、ハードウェア層２０３とＯＳが搭載される領域、即ちＯＳ層２０２とアプリケーションが搭載される領域、即ちアプリケーション層２０１とを有する。ここで、マルチアプリケーション搭載可能とは、アプリケーション層２０１に複数のアプリケーション２０４〜２０６が搭載できるということである。アプリケーション２０４〜２０６には、プログラムで使用するデータを格納するデータ格納部２１１，２１３，２１５とデータ処理部２１０，２１２，２１４とがそれぞれある。アプリケーション（プログラム）２０４が複数ロードされている場合でも、アプリケーション２０４〜２０６を切り替えることにより、それぞれのアプリケーションによるプログラム実行が可能である。
【００２９】
１枚のカード上に安全に複数のアプリケーションを共存できるカードＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）、すなわち、マルチアプリケーション対応カードＯＳには、ＭＵＬＴＯＳ（Mondex International社商標）カードＯＳやＪａｖａ Ｃａｒｄ（Sun Microsystems社商標）ＯＳ等がある。マルチアプリケーションＯＳでは、１枚のＩＣカード上で複数のアプリケーションを同時に動作させることが可能であり、例えば、クレジット、電子マネー、ＩＤといった別々のアプリケーションの３枚のカードを携帯する代わりに、各アプリケーションを１枚のＩＣカードに格納でき利便性が高い。
【００３０】
また、ダイナミックローディングとは、このアプリケーションをカード発行後に、搭載あるいは削除することを意味する。一方、アプリケーションの初期搭載とは、ＩＣカード発行時にアプリケーションを搭載した状態で利用申請者のもとに配布することを意味する。
【００３１】
ＩＣカード内のＩＣチップにおいて、前述のアプリケーションはメモリ領域に搭載される。アプリケーションのデータ処理部の機能を担う処理プログラム、コマンド等はフラッシュメモリ（Ｆｌａｓｈ  Ｍｅｍｏｒｙ）に格納される。
【００３２】
また、アプリケーションのデータ格納部の機能は、物理的にはフラッシュメモリまたはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）が果たす。
【００３３】
アプリケーションとしては、ＩＣカードに電子マネーの格納、更新を行うためのアプリケーション（この場合、データ格納部で更新されるデータは電子マネー等である）、ＩＣカードを鉄道、バスの電子乗車券として利用させるアプリケーション、ＩＣカードを車載器にＥＴＣ（ＩＣ）カードとして利用させるためのアプリケーション、ＩＣカードを携帯端末のＧＳＭ方式に使われるＳＩＭカードとして利用させるためのアプリケーション（この場合、データ格納部で更新されるデータは電話番号や電話帳などの個人情報、基地局と通信するためのキー等である）、ＩＣカードを行政における住民カードとして利用させるアプリケーション、ＩＣカードを健康保険証として利用させるためのアプリケーション（この場合、データ格納部で更新されるデータは過去の病歴や検診・検査結果などの患者情報等である）、ＩＣカードを本人認証のための社員証、学生証として利用させるアプリケーション等がある。
【００３４】
（実施の形態１）
図９は本発明の実施の形態１のフラッシュメモリおよびＥＥＰＲＯＭの構成を示す図、図１０は本実施の形態１の半導体集積回路装置（ＩＣチップ）において、フラッシュメモリおよびＥＥＰＲＯＭの動作フローを示すフローチャートである。
【００３５】
まず、図９により、本実施の形態１のフラッシュメモリおよびＥＥＰＲＯＭの構成の一例を説明する。本実施の形態１のフラッシュメモリ３１は、例えば、２５６ｋバイトのフラッシュメモリアレイ３２、Ｘデコーダ／コントロールゲートドライバ３３、メモリゲートドライバ／ソースラインドライバ３４、センスアンプ／Ｙデコーダ３５、チャージポンプ３６などから構成され、図９に示すようにレイアウトされている。また、ＥＥＰＲＯＭ３７は、例えば、８ｋバイトのＥＥＰＲＯＭアレイ３８、Ｘデコーダ／ワードドライバ／メモリゲートドライバ３９、センスアンプ／Ｙデコーダ４０、チャージポンプ４１などから構成され、図９に示すようにレイアウトされている。
【００３６】
フラッシュメモリアレイ３２のビット線幅は２５６バイト、ワード線幅は１０２４ビットである。後述のエリア１〜８を含めたフラッシュメモリアレイ３２の容量は２５６ｋバイトである。また、ＥＥＰＲＯＭアレイ３８のビット線幅は３２バイト、ワード線幅は２５６ビットである。
【００３７】
また、ＥＥＰＲＯＭ３７のメモリ容量は、フラッシュメモリ３１のアプリケーションの各記憶エリア容量（エリア１〜エリア８）以上もしくは同一である。
【００３８】
一般に、１つのアプリケーションのデータ格納部のデータに必要とされるＥＥＰＲＯＭのメモリ容量は、通常８ｋバイト以下程度と考えられるので、ＥＥＰＲＯＭ３７のメモリ容量を８ｋバイトとする。また、その他のアプリケーションで必要なメモリ領域（エリア１〜エリア８）をそれぞれ８ｋバイトずつフラッシュメモリ３１内に設ける。
【００３９】
図９に示す構成例の場合、ＥＥＰＲＯＭ３７のメモリ容量は８ｋバイト、フラッシュメモリ３１のメモリ容量は２５６ｋバイトであるが、後述する本実施の形態１の方法を採用することにより、図８に示した従来の構成によるＥＥＰＲＯＭのメモリ容量が６４ｋバイト、フラッシュメモリのメモリ容量が１９２ｋバイトと同等のメモリ容量を有することになる。
【００４０】
図９に示す本実施の形態１によるフラッシュメモリ３１およびＥＥＰＲＯＭ３７のチップ面積は、図８に示す従来の構成と比較して約２０％の減少となり、面積削減の効果が見られる。
【００４１】
次に、図９および図１０により、本実施の形態１の半導体集積回路装置の動作方法を説明する。
【００４２】
各アプリケーションのデータ処理部の機能を担う処理プログラム、コマンド等は、フラッシュメモリに書き込まれる。また、データ格納部のデータは、フラッシュメモリとＥＥＰＲＯＭの両方、または、フラッシュメモリのみに書き込まれる。フラッシュメモリに格納されているデータ格納部のデータはアプリケーションが起動されると、フラッシュメモリから読み出されＥＥＰＲＯＭに書き込まれる。データ格納部のデータに更新がある場合にはＥＥＰＲＯＭに新たな情報が書き込まれる。別のアプリケーションが新たに起動された場合には、直前に起動されていたアプリケーションのデータ格納部のデータであるＥＥＰＲＯＭ内のデータは、フラッシュメモリに書き戻される（なお、アプリケーション起動時にデータ格納部のデータ更新がなかった場合には、フラッシュメモリに書き戻す必要はなく、ＥＥＰＲＯＭデータを消去しても良い）。この後、新たに起動されるアプリケーションのデータ格納部のデータがフラッシュメモリから読みだされ、ＥＥＰＲＯＭに書き込まれることになる。
【００４３】
従って、アプリケーションのデータ格納部のデータのみがフラッシュメモリとＥＥＰＲＯＭ間に転送され、アプリケーションの処理プログラム、コマンド等はフラッシュメモリに転送されない。
【００４４】
例えば、本実施の形態１の半導体集積回路装置は８つのアプリケーション（アプリケーション１〜８）を有しており、アプリケーションのいずれのデータ格納部のデータを格納するのにも最低限必要なデータ容量が８ｋバイトであるとする。そして、アプリケーション１〜８の内の１つのアプリケーションのデータ格納部のデータが使用するためのＥＥＰＲＯＭ３７のメモリ容量を８ｋバイトとし、アプリケーション１〜８がそれぞれ使用するための８ｋバイトずつのメモリ領域（エリア１〜エリア８）をフラッシュメモリ３１内に設ける。
【００４５】
また、フラッシュメモリ３１内のエリア１〜エリア８およびＥＥＰＲＯＭ３７内のＥＥＰＲＯＭアレイ３８に記憶されるアプリケーションのデータの中には、アプリケーション番号などのアプリケーションの識別情報が含まれている。
【００４６】
以上の構成のもとに、例えば、アプリケーション８が起動されると（ステップＳ１０１）、ＥＥＰＲＯＭアレイ３８内のアプリケーション番号を示すデータエリアが読み出され（ステップＳ１０２）、ＥＥＰＲＯＭアレイ３８内のデータがアプリケーション８のデータであるか否かが確認される（ステップＳ１０３）。
【００４７】
もし、ＥＥＰＲＯＭアレイ３８内のデータがアプリケーション８のデータであり、読み出された番号がアプリケーション８のものであれば、そのままアプリケーション８がスタートする（ステップＳ１１２）。
【００４８】
もし、ＥＥＰＲＯＭアレイ３８内のデータがアプリケーション８以外のデータであり、読み出された番号がアプリケーション８以外のものである場合、例えば、ＥＥＰＲＯＭアレイ３８内のデータがアプリケーション２のデータであり、読み出された番号がアプリケーション２のものである場合は、フラッシュメモリアレイ３２内のアプリケーション２のデータが入っているエリア２のデータが消去される（ステップＳ１０４）。
【００４９】
次にＥＥＰＲＯＭアレイ３８内のデータが読み出され（ステップＳ１０５）、フラッシュメモリアレイ３２内のエリア２に転送され書き込まれる（ステップＳ１０６）。
【００５０】
ＥＥＰＲＯＭアレイ３８内のすべてのデータがフラッシュメモリアレイ３２内のエリア２に書き込まれると（ステップＳ１０７）、ＥＥＰＲＯＭアレイ３８内のすべてのデータが消去される（ステップＳ１０８）。
【００５１】
次に、フラッシュメモリアレイ３２内のエリア８に入っているアプリケーション８のデータが読み出され（ステップＳ１０９）、ＥＥＰＲＯＭアレイ３８に転送され書き込まれる（ステップＳ１１０）。エリア８内に入っているアプリケーション８のすべてのデータがＥＥＰＲＯＭアレイ３８に書き込まれると（ステップＳ１１１）、アプリケーション８が動作可能となりアプリケーション８がスタートする（ステップＳ１１２）。
【００５２】
アプリケーション８が動作し、ＣＰＵ等がＥＥＰＲＯＭへの書き込みが必要と判断した場合、ＥＥＰＲＯＭへデータの消去又は書き込み、又は消去及び書き込み（ステップ１１３）が行われる。このＥＥＰＲＯＭへのデータの消去、書き込みは、１回だけではなくアプリケーション中に複数回発生することがある。また、ＥＥＰＲＯＭへの書き込みがなされない場合もある。
【００５３】
その後、アプリケーション８が終了する。
【００５４】
起動されるアプリケーションやＥＥＰＲＯＭアレイ３８内のデータが、アプリケーション８やアプリケーション２のデータ以外の場合も、同様にして処理される。
【００５５】
以上述べた、フラッシュメモリ３１およびＥＥＰＲＯＭ３７のデータ転送、メモリの消去・書き込みは、ＣＰＵが行ってもよいし、ハードウェアで構成しても構わない。
【００５６】
また、フラッシュメモリ３１およびＥＥＰＲＯＭ３７のデータ転送およびメモリの消去・書き込みの時間は、アプリケーション起動時のオーバーヘッド時間となるが、そのオーバーヘッド時間は数百ｍ秒〜数秒と考えられ、全体に及ぼす影響は少ない。
【００５７】
本実施の形態１では、一例として、ＥＥＰＲＯＭのメモリ容量を８ｋバイト、フラッシュメモリのメモリ容量を２５６ｋバイト、フラッシュメモリ内のＥＥＰＲＯＭエリアを８ｋバイト×８としたが、ＥＥＰＲＯＭのメモリ容量、フラッシュメモリのメモリ容量およびフラッシュメモリ内のＥＥＰＲＯＭエリアは、このサイズに限定されるものではなく、アプリケーションなどによって変わるものである。なお、ＥＥＰＲＯＭエリアは、フラッシュメモリにおいて、ＥＥＰＲＯＭへ書き込み、または、ＥＥＰＲＯＭから読み出しを行うエリアである。
【００５８】
以上、実施の形態１によれば以下の効果を奏す。
【００５９】
（１）各アプリケーションのデータ格納部のデータが共通利用するＥＥＰＲＯＭ領域を設け、各アプリケーションをフラッシュメモリに格納し、各アプリケーションの起動時にデータ格納部のデータをフラッシュメモリからＥＥＰＲＯＭに読み出し更新しフラッシュメモリに書き戻す構成を取るため、ＥＥＰＲＯＭの容量を必要最低限（例えば、各アプリ絵ケーションのデータ格納部のデータ容量の最大値）とすれば良く、アプリケーションを記憶するメモリ領域を削減することができる。また、より多くのアプリケーションを搭載することも可能となる。
【００６０】
（２）アプリケーションのデータ処理部の更新はＥＥＰＲＯＭに対して成され、アプリケーションの切り替えの際にフラッシュメモリに書き込みが成される構成を取るため、上述（１）のメモリ領域の削減が図られるとともに、フラッシュメモリの書き換え頻度を抑えることが可能となりフラッシュメモリの寿命を延ばすことができ、アプリケーションを実用的な期間で利用できるようになる。
【００６１】
（実施の形態２）
図１１は本発明の実施の形態２のフラッシュメモリおよびＥＥＰＲＯＭの構成を示す図である。
【００６２】
まず、図１１により、本実施の形態２のフラッシュメモリおよびＥＥＰＲＯＭの構成の一例を説明する。本実施の形態２のフラッシュメモリ５１は、例えば、２４８ｋバイトのフラッシュメモリアレイ５２、Ｘデコーダ／コントロールゲートドライバ５３、メモリゲートドライバ／ソースラインドライバ５４、センスアンプ／Ｙデコーダ５５、チャージポンプ５６などから構成され、図１１に示すようにレイアウトされている。また、ＥＥＰＲＯＭ５７は、例えば、８ｋバイトのＥＥＰＲＯＭアレイ５８，６２、Ｘデコーダ／ワードドライバ／メモリゲートドライバ５９、センスアンプ／Ｙデコーダ６０、チャージポンプ６１などから構成され、図１１に示すようにレイアウトされている。
【００６３】
フラッシュメモリアレイ５２のビット線幅は２５６バイト、ワード線幅は９９２ビットである。後述のエリア１〜７を含めたフラッシュメモリアレイ５２の容量は２４８ｋバイトである。また、ＥＥＰＲＯＭアレイ５８，６２のビット線幅はそれぞれ３２バイト、ワード線幅はそれぞれ２５６ビットである。
【００６４】
また、ＥＥＰＲＯＭ５７のメモリ容量は、フラッシュメモリ５１に記憶された各アプリケーションの容量以上である。また、ＥＥＰＲＯＭ５７のメモリ容量は、フラッシュメモリ５１のアプリケーションの各記憶エリア容量（エリア１〜エリア７）以上もしくは同一である。
【００６５】
フラッシュメモリ５１およびＥＥＰＲＯＭ５７は、例えば、前述の図２に示すマイクロコンピュータ１のフラッシュメモリ１３およびＥＥＰＲＯＭ６の代わりとして使用される。
【００６６】
本実施の形態２の半導体集積回路装置は、頻繁に起動されるアプリケーション用のメモリ容量を８ｋバイト、その他のアプリケーション用のメモリ容量を８ｋバイトとして、合計１６ｋバイトのメモリ容量をＥＥＰＲＯＭ５７内に設けたものである。
【００６７】
最近の動向として、従来別々であった複数のＩＣカードを１つにまとめる動きがある。ＩＣカードの用途として、金融関連、公共関連、交通関連などがある。
金融関連ではキャッシュカードやクレジットカードなど、公共関連では免許証や住民票基本台帳や入退場ＩＤカードなど、交通関連では通勤・通学定期やパスカードなどが考えられる。金融関連、公共関連の用途では、頻繁に使用することはないと思われるが、交通関連の用途では通勤・通学などで毎日の使用が考えられる。
【００６８】
このような場合、前記実施の形態１で図９に示したＥＥＰＲＯＭのメモリ容量が８ｋバイトのみでは、通常、交通用途のデータがＥＥＰＲＯＭ３７内に保存されているとすると、金融・公共用途のアプリケーションが起動される度に交通用途のデータが、フラッシュメモリ３１に転送・保存されることになる。
【００６９】
図１６を用いて説明すると、例えば、交通用途のアプリケーション（アプリケーション８）が１個で、毎日１回起動されるとする。一方、金融・公共用途のアプリケーションが７個（アプリケーション１〜７）あり、それぞれ週１回ランダムに起動されるとする。
【００７０】
１日目では、交通アプリケーション８が動作・終了（ステップＳ３０１）し、金融・公共アプリケーション１が起動（ステップＳ３０２）されると、現在ＥＥＰＲＯＭにあるアプリケーション８のデータがフラッシュメモリのエリア８に書き込まれる。フラッシュエリア８への書き込みが終了すると、次にフラッシュメモリエリア１のデータがＥＥＰＲＯＭに書き込まれ（ステップＳ３０３）、書き込みが終了すると、アプリケーション１が動作・終了（ステップＳ３０４）し、１日目が終わる。
【００７１】
２日目では、１日目と同じくアプリケーション８が起動され（ステップＳ３０５）、現在ＥＥＰＲＯＭにあるアプリケーション１のデータがフラッシュメモリのエリア1に書き込まれる。フラッシュエリア１への書き込みが終了すると、次にフラッシュメモリエリア８のデータがＥＥＰＲＯＭに書き込まれ（ステップＳ３０６）、書き込みが終了すると、アプリケーション８が動作・終了（ステップＳ３０７）する。
【００７２】
次にアプリケーション２が起動（ステップＳ３０８）されると、現在ＥＥＰＲＯＭにあるアプリケーション８のデータがフラッシュメモリのエリア８に書き込まれる。フラッシュエリア８への書き込みが終了すると、次にフラッシュメモリエリア２のデータがＥＥＰＲＯＭに書き込まれ（ステップＳ３０９）、書き込みが終了すると、アプリケーション２が動作・終了（ステップＳ３１０）し、２日目が終わる。
【００７３】
３日目では、１日目、２日目と同じくアプリケーション８が起動され（ステップＳ３１１）、現在ＥＥＰＲＯＭにあるアプリケーション２のデータがフラッシュメモリのエリア２に書き込まれる。フラッシュエリア２への書き込みが終了すると、次にフラッシュメモリエリア８のデータがＥＥＰＲＯＭに書き込まれ（ステップＳ３１２）、書き込みが終了すると、アプリケーション８が動作・終了（ステップＳ３１３）する。
【００７４】
次にアプリケーション３が起動（ステップＳ３１４）されると、現在ＥＥＰＲＯＭにあるアプリケーション８のデータがフラッシュメモリのエリア８に書き込まれる。フラッシュエリア８への書き込みが終了すると、次にフラッシュメモリエリア３のデータがＥＥＰＲＯＭに書き込まれ（ステップＳ３１５）、書き込みが終了すると、アプリケーション３が動作・終了（ステップＳ３１６）し、３日目が終わる。
【００７５】
このように金融・公共アプリケーション１〜７のいづれかが１日１回起動されることにより、交通アプリケーション８は、１日１回フラッシュメモリへのデータ書き替えが発生することになる。
【００７６】
したがって、フラッシュメモリ３１の書き換え可能回数が１０００回だとすると、約２．７年（１０００／３６５日）でフラッシュメモリの寿命が尽きてしまうことになる。
【００７７】
そこで、本実施の形態２では、図１１に示すように、ＥＥＰＲＯＭ５７のメモリ容量を１６ｋバイトとし、その内８ｋバイトを交通用途として常時確保しておく。このような構成により、頻繁に使用する交通用途のアプリケーションのデータをＥＥＰＲＯＭ５７からフラッシュメモリ５１に転送・書き換えする必要がなくなり、フラッシュメモリの寿命が延びる。
【００７８】
また、金融・公共用途データをＥＥＰＲＯＭ８ｋバイトで使用すると、前述したように金融・公共用途で平均１日１回のアプリケーションが起動されるが、それぞれの７個のフラッシュメモリ５１のエリア１〜エリア７には、週１回の転送・書き換えしか行われず、フラッシュメモリ５１の書き換え可能回数が１０００回だとすると、書き換え回数だけに限定すると計算上では、約２０．８年（１０００／４８週）のフラッシュメモリの寿命が確保できる。
【００７９】
これを図１７で説明すると、１日目に、交通アプリケーション８が動作・終了（ステップＳ４０１）し、金融・公共アプリケーション１が起動（ステップＳ４０２）されると、アプリケーション１は、そのまま動作し終了する（ステップＳ４０３）こととなる。このようにＥＥＰＲＯＭ容量を１６ｋバイトにすることにより、２つのアプリケーションを常駐させることができ、フラッシュメモリへの書き替えは生じない。
【００８０】
２日目では、１日目と同じくアプリケーション８が起動され（ステップＳ４０４）、そのままアプリケーション８が動作、終了する(ステップＳ４０５)。
【００８１】
次にアプリケーション２が起動されると（ステップＳ４０６）、ＥＥＰＲＯＭのデータがフラッシュメモリのエリア１に書き込まれる。フラッシュエリア１への書き込みが終了すると、次にフラッシュメモリエリア２のデータがＥＥＰＲＯＭに書き込まれ（ステップＳ４０７）、書き込みが終了すると、アプリケーション２が動作・終了（ステップＳ４０８）する。
【００８２】
３日目では、１日目、２日目と同じくアプリケーション８が起動され（ステップＳ４０９）、そのままアプリケーション８が動作、終了する(ステップＳ４１０)。
次にアプリケーション３が起動されると（ステップＳ４１１）、ＥＥＰＲＯＭのデータがフラッシュメモリのエリア２に書き込まれる。フラッシュエリア２への書き込みが終了すると、次にフラッシュメモリエリア３データがＥＥＰＲＯＭに書き込まれ（ステップＳ４１２）、書き込みが終了すると、アプリケーション３が動作・終了（ステップＳ４１３）する。
【００８３】
以上のように交通アプリケーション８のデータについてフラッシュメモリへの書き替えが生じることはない。また、アプリケーション１〜７においては、週１回の起動がされることになり、それぞれのフラッシュメモリエリア１〜７は、週１回のみの書き替えが生じることとなる。
【００８４】
本実施の形態２では、ＥＥＰＲＯＭのメモリ容量を１６ｋバイト、フラッシュメモリのメモリ容量を２４８ｋバイト、フラッシュメモリ内のＥＥＰＲＯＭエリアを８ｋバイト×７としたが（図１１）、ＥＥＰＲＯＭのメモリ容量、フラッシュメモリのメモリ容量およびフラッシュメモリ内のＥＥＰＲＯＭエリアは、このサイズに限定されるものではなく、アプリケーションなどによって変わるものである。なお、ＥＥＰＲＯＭエリアは、フラッシュメモリにおいて、ＥＥＰＲＯＭへ書き込み、または、ＥＥＰＲＯＭから読み出しを行うエリアである。
【００８５】
本実施の形態２に形態によれば、前記実施の形態１に加え以下の効果を奏する。
【００８６】
使用頻度の多いアプリケーションのデータ処理部のデータ更新を行うＥＥＰＲＯＭ領域と、使用頻度の多いアプリケーションのデータ処理部のデータ更新を行うＥＥＰＲＯＭ領域とを設けることにより、使用頻度の多いアプリケーションのデータ処理部のデータ更新を行うＥＥＰＲＯＭ領域とフラッシュメモリ間の転送回数を減らすことにより、フラッシュメモリの書き換え回数を抑え、フラッシュメモリの寿命を伸ばすことにより、マルチアプリケーションＯＳ環境において使用頻度の多いアプリケーションが存在した場合でも、アプリケーションを実用的な期間で利用できるようになる。
【００８７】
次に、転送時間および消去・書き込み時間の短縮手段について述べる。本発明の実施の形態１および２においては、前述したようにフラッシュメモリ、ＥＥＰＲＯＭの転送時間および消去・書き込み時間が、アプリケーションを切り替える時のオーバーヘッド時間となる。
【００８８】
使い勝手から言うと、このオーバーヘッド時間は、ほとんど気にならないレベルである。しかし、少しでも必要のない転送・消去・書き込みをしないように、ＥＥＰＲＯＭデータ内に、このメモリデータがフラッシュメモリから転送された後に、書き換えられたか否かを示すビットまたはデータ（アクセスビット）を持っておき、ＥＥＰＲＯＭが書き換えられた場合に、そのビットまたはデータの値を変えてフラグを立てるようにする。
【００８９】
図１２は本実施の形態１および２の半導体集積回路装置において、ＥＥＰＲＯＭ内のデータの書き換えがあったときにのみ転送・書き込みを行うようにしたフラッシュメモリおよびＥＥＰＲＯＭの動作フローを示すフローチャートである。
【００９０】
例えば、フラッシュメモリからＥＥＰＲＯＭへのデータ転送が終了すると、アプリケーション２の開始（ステップＳ２０１）、動作（ステップＳ２０２）となる。アプリケーション２の開始（ステップＳ２０１）は、図１０のステップＳ１１２と同じフローチャート上のポイントとなる。
【００９１】
アプリケーションの実行により、もし、ＥＥＰＲＯＭ３７，５７内のデータが消去または書き込みされた場合、ＣＰＵまたはハードウェアでアクセスビットに、データの消去または書き込みがされたことを示すフラグを立てる（例えば、アクセスビットに“０”を書き込む）（ステップＳ２０３）。
【００９２】
次に、アプリケーション２が終了し（ステップＳ２０４）、別のアプリケーション（例えば、アプリケーション８）が起動されると（ステップＳ１０１）、ＥＥＰＲＯＭデータのアプリケーション番号が読み出され（ステップＳ１０２）、ＥＥＰＲＯＭアレイ内のデータがアプリケーション８のデータであるか否かが確認された後（ステップＳ１０３）、ＣＰＵまたはハードウェアで、アクセスビットを読み出す（ステップＳ２０５）。もし、アクセスビットにデータの消去または書き込みがされたことを示すフラグが立っていれば（例えば“０”）、前述した図１０のフロー処理が行われ、ＥＥＰＲＯＭ３７，５７からフラッシュメモリ３１，５１へデータが転送される（ステップＳ２０６，Ｓ１０４以降）。もし、アクセスビットにフラグが立っていなければ（例えば“１”）、ＥＥＰＲＯＭ３７，５７からフラッシュメモリ３１，５１へのデータ転送は行われず、そのままＥＥＰＲＯＭ３７，５７内のデータを消去し（ステップＳ１０８）、新しく起動されたアプリケーション（例えば、アプリケーション８）のデータがフラッシュメモリ３１，５１から転送され、書き込まれる（ステップＳ１０９，Ｓ１１０）。他の動作は、前記実施の形態１と同じ（ステップＳ１１１，Ｓ１１２など）であるので説明を省略する。
【００９３】
以上の動作により、ＥＥＰＲＯＭ内データが消去または書き込みされていない場合、すなわちアクセスビットにフラグが立っていない場合（例えば、アクセスビットの値が“１”の場合）は、フラッシュメモリのエリアを消去する時間とＥＥＰＲＯＭデータをフラッシュメモリに転送・書き込みする時間を無くすことができ、フラッシュメモリの書き換え回数が少なくなり、フラッシュメモリの寿命が延びる。
【００９４】
次に、図１３および図１４により、フラッシュメモリとＥＥＰＲＯＭの間のデータ転送手段の簡素化について述べる。図１３は本発明の実施の形態１において、フラッシュメモリとＥＥＰＲＯＭのビット線幅が異なっている場合の構成を示す図、図１４は本発明の実施の形態１において、フラッシュメモリとＥＥＰＲＯＭのビット線幅が同じ場合の構成を示す図である。
【００９５】
通常、フラッシュメモリとＥＥＰＲＯＭは、容量およびメモリセルサイズが異なるため、チップレイアウト、その他ブロックとの関係により、それぞれのビット線幅は異なる。図９および図１１の例においては、フラッシュメモリ３１，５１のビット線幅は２５６バイト、ＥＥＰＲＯＭ３７，５７のビット線幅は３２バイトである。
【００９６】
この場合、例えばフラッシュメモリ３１からＥＥＰＲＯＭ３７へデータ転送して書き込むとき、フラッシュメモリ３１は一度に２５６バイトのデータを読み出すことができるが、ＥＥＰＲＯＭ３７は３２バイトごとにしかデータを書き込むことができないため、８回に分けて書き込む必要がある。したがって、図１３に示すように、フラッシュメモリ３１とＥＥＰＲＯＭ３７との間には、ビット線データをマルチプレクスするハードウェア（ラッチ／マルチプレクサ４２）を介在する必要がある。
【００９７】
逆に、ＥＥＰＲＯＭ３７からフラッシュメモリ３１にデータ転送して書き込むときは、ＥＥＰＲＯＭ３７から読み出される３２バイトのデータを一旦ラッチして、２５６バイト分のデータをラッチした後、フラッシュメモリ３１に書き込むことが必要である。このときも同じように、フラッシュメモリ３１とＥＥＰＲＯＭ３７との間には、ビット線データをラッチするハードウェア（ラッチ／マルチプレクサ４２）を介在する必要がある。
【００９８】
ビット線データをマルチプレクスおよびラッチするハードウェア（ラッチ／マルチプレクサ４２）を無くしたフラッシュメモリおよびＥＥＰＲＯＭの構成を図１４に示す。
【００９９】
図１４に示す構成は、フラッシュメモリ７１およびＥＥＰＲＯＭ７７のビット線幅を同じにして１２８バイトとしたものである。
【０１００】
フラッシュメモリ７１のフラッシュメモリアレイ７２のビット線幅は１２８バイト、ワード線幅は２０４８ビットである。エリア１〜８を含めたフラッシュメモリアレイの容量は２５６ｋバイトである。また、ＥＥＰＲＯＭ７７のＥＥＰＲＯＭアレイ７８のビット線幅は１２８バイト、ワード線幅は６４ビットである。
【０１０１】
フラッシュメモリとＥＥＰＲＯＭのビット線幅を同じにすることにより、図１３で示したフラッシュメモリ３１、ＥＥＰＲＯＭ３７のデータ線間に介在するハードウェア（ラッチ／マルチプレクサ４２）を無くすことができ、さらなるチップ面積の削減が可能となる。
【０１０２】
図１４では、フラッシュメモリおよびＥＥＰＲＯＭのビット線幅を１２８バイトとしたが、ビット線幅は、このサイズに限定されるものではなく可変なものである。
【０１０３】
また、図１４では、フラッシュメモリとＥＥＰＲＯＭのビット線幅を同じにしたが、フラッシュメモリ内のＥＥＰＲＯＭデータ保存エリア（エリア１〜８）のビット線のみをＥＥＰＲＯＭのビット線幅と同じにしてもよい。
【０１０４】
近年においては、ＩＣカード利用者の利便性を考慮した、接点を持たず電磁波誘導で電源供給やリーダライタのデータ通信を行う非接触型のＩＣカードもある。さらに、接触型と非接触型を一体化して用途に応じて使い分けるＩＣカードも今後普及が見込まれる。図１５では、前記実施の形態１および２の半導体集積回路装置が接触型ＩＣカードに搭載される場合を説明したが、上記のような非接触型、接触・非接触一体型ＩＣカード等にも搭載されうる。
【０１０５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０６】
例えば、前記実施の形態においては、マイクロコンピュータまたはＩＣカードに適用した場合について説明したが、これに限定されるものではなく、他の半導体装置、例えば携帯電話などの携帯端末についても適用可能である。
【０１０７】
また、前記実施の形態においては、アプリケーションが８つの場合について説明したが、これに限定されるものではなく、アプリケーションの数はいくつであっても適用可能である。
【０１０８】
また、前記実施の形態においては、アプリケーションのいずれを格納するのにも最低限必要なデータ容量が８ｋバイトとしたが、これに限定されるものではなく、メモリ容量はいくつであっても適用可能である。
【図面の簡単な説明】
【０１０９】
【図１】本発明の前提として検討した、半導体集積回路装置の一例であるマイクロコンピュータの構成を示す図である。
【図２】本発明の前提として検討した、ＲＯＭの代わりにフラッシュメモリを用いたマイクロコンピュータの構成を示す図である。
【図３】フラッシュメモリとＥＥＰＲＯＭの一般的特徴を示す図である。
【図４】本発明の前提として検討した、スプリット型ＭＯＮＯＳメモリセルを用いて構成したフラッシュメモリの構成を示す図である。
【図５】本発明の前提として検討した、スプリット型ＭＯＮＯＳメモリセルを用いて構成したＥＥＰＲＯＭの構成を示す図である。
【図６】本発明の前提として検討した、ＥＥＰＲＯＭでスイッチＭＯＳに高電圧ＰＭＯＳを使用した場合のチップレイアウトを示す平面図である。
【図７】図６のＡ−Ａ’切断面における断面図である。
【図８】本発明の前提として検討した、フラッシュメモリ１９６ｋバイトおよびＥＥＰＲＯＭ６４ｋバイトのチップ面積比較を示す図である。
【図９】本発明の実施の形態１において、フラッシュメモリおよびＥＥＰＲＯＭの構成を示す図である。
【図１０】本発明の実施の形態１において、フラッシュメモリおよびＥＥＰＲＯＭの動作を示すフローチャートである。
【図１１】本発明の実施の形態２において、フラッシュメモリおよびＥＥＰＲＯＭの構成を示す図である。
【図１２】本発明の実施の形態１および２において、ＥＥＰＲＯＭのデータの書き換えがあったときにのみ転送・書き込みを行う場合のフラッシュメモリおよびＥＥＰＲＯＭの動作を示すフローチャートである。
【図１３】本発明の実施の形態１において、フラッシュメモリおよびＥＥＰＲＯＭのビット線幅が異なっている場合の構成を示す図である。
【図１４】本発明の実施の形態１において、フラッシュメモリおよびＥＥＰＲＯＭのビット線幅が同じ場合の構成を示す図である。
【図１５】本発明の半導体集積回路装置を搭載したＩＣカードのハードウェア構成を示す図である。
【図１６】本発明の実施の形態１におけるフラッシュメモリおよびＥＥＰＲＯＭの動作を示すフローチャートである。
【図１７】本発明の実施の形態２におけるフラッシュメモリおよびＥＥＰＲＯＭの動作を示すフローチャートである。
【図１８】本発明の半導体集積回路装置における論理的な構成を示す図である。
【符号の説明】
【０１１０】
１  マイクロコンピュータ
２  ＣＰＵ
３  タイマ
４  ＲＯＭ
５  ＳＲＡＭ
６，３７，５７，７７  ＥＥＰＲＯＭ
７  コプロセッサ
８  クロック発生回路
９  システムコントロールロジック
１０  Ｉ／Ｏポート
１１  アドレスバス
１２  データバス
１３，３１，５１，７１  フラッシュメモリ
１４  スプリット型ＭＯＮＯＳメモリセル
１５  フラッシュメモリ消去／書き込みブロック
１６  ビット線デコーダ／ドライバ
１７  ワード線デコーダ／ドライバ
１８  センスアンプ／ライト定電流ＭＯＳ
１９  電源回路
２０  主制御部
２１  スイッチＭＯＳ
２２  ＥＥＰＲＯＭ消去／書き込みバイト単位ブロック
３２，５２，７２  フラッシュメモリアレイ
３３，５３  Ｘデコーダ／コントロールゲート（ＣＧ）ドライバ
３４，５４  メモリゲート（ＭＧ）ドライバ／ソースライン（ＳＬ）ドライバ
３５，４０，５５，６０  センスアンプ／Ｙデコーダ
３６，４１，５６，６１  チャージポンプ
３８，５８，６２，７８  ＥＥＰＲＯＭアレイ
３９，５９  Ｘデコーダ／ワードドライバ／メモリゲート（ＭＧ）ドライバ
４２  ラッチ／マルチプレクサ
１０１  ＩＣカード
１０２  ＩＣカードチップ用接点
【図１】
2005018747.tif 000003
【図２】
2005018747.tif 000004
【図３】
2005018747.tif 000005
【図４】
2005018747.tif 000006
【図５】
2005018747.tif 000007
【図６】
2005018747.tif 000008
【図７】
2005018747.tif 000009
【図８】
2005018747.tif 000010
【図９】
2005018747.tif 000011
【図１０】
2005018747.tif 000012
【図１１】
2005018747.tif 000013
【図１２】
2005018747.tif 000014
【図１３】
2005018747.tif 000015
【図１４】
2005018747.tif 000016
【図１５】
2005018747.tif 000017
【図１６】
2005018747.tif 000018
【図１７】
2005018747.tif 000019
【図１８】
2005018747.tif 000020