(57)【要約】【課題】  結晶性及び密着性がともに優れた下部導電体膜を有する電子デバイスを提供する。【解決手段】  本発明による電子デバイスは、基板１１と、基板１１上に設けられた下部導電体膜１２と、下部導電体膜１２上に設けられた機能膜１３とを備え、基板１１側における下部導電体膜１２の密着力が０．１Ｎ／ｃｍ以上、好ましくは１Ｎ／ｃｍ以上であることを特徴とする。下部導電体膜１２の密着力が０．１Ｎ／ｃｍ未満であると、電子デバイスの製造途中や完成後において下部導電体膜１２に物理的な剥がれが生じるおそれがあるが、本発明によればこれを防止することが可能となる。特に、薄膜バルク振動子として用いる場合、下部導電体膜１２とその下地との界面にて生じる微小な剥離がデバイス特性を著しく劣化させることがあるが、本発明によればこのような影響を効果的に抑制することが可能となる。【選択図】          図１
2005136115.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられた下部導電体膜と、前記下部導電体膜上に設けられた機能膜とを備える電子デバイスであって、前記基板側における前記下部導電体膜の密着力が０．１Ｎ／ｃｍ以上であることを特徴とする電子デバイス。
【請求項２】
前記密着力が１Ｎ／ｃｍ以上であることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記下部導電体膜が面心立方構造の（１１１）面又は最密六方構造の（０００１）面に単一配向した金属薄膜であり、前記機能膜がウルツァイト型結晶構造を有する圧電材料によって構成されていることを特徴とする請求項１又は２に記載の電子デバイス。
【請求項４】
前記基板と前記下部導電体膜との間に設けられた密着配向制御薄膜をさらに備えることを特徴とする請求項１乃至３のいずれか１項に記載の電子デバイス。
【請求項５】
前記密着配向制御薄膜がウルツァイト型結晶構造を有する結晶によって構成されていることを特徴とする請求項４に記載の電子デバイス。
【請求項６】
前記密着配向制御薄膜は、（０００１）面が前記基板の表面と平行になるように配向した（０００１）配向膜であることを特徴とする請求項５に記載の電子デバイス。
【請求項７】
前記密着配向制御薄膜がＡｌＮによって構成されていることを特徴とする請求項５又は６に記載の電子デバイス。
【請求項８】
前記下部導電体膜及び前記機能膜のＸ線ロッキングカーブの半値幅がいずれも５°以下であることを特徴とする請求項１乃至７のいずれか１項に記載の電子デバイス。
【請求項９】
前記下部導電体膜及び前記機能膜のＸ線ロッキングカーブの半値幅がいずれも３°以下であることを特徴とする請求項８に記載の電子デバイス。
【請求項１０】
前記機能膜上に設けられた上部導電体膜をさらに備え、前記下部導電体膜、前記機能膜及び前記上部導電体膜によって薄膜バルク振動子を構成していることを特徴とする請求項１乃至９のいずれか１項に記載の電子デバイス。
【請求項１１】
前記基板の表面に音響多層膜が設けられていることを特徴とする請求項１０に記載の電子デバイス。
【請求項１２】
基板上に０．１Ｎ／ｃｍ以上の密着力を有する下部導電体膜を形成する工程と、前記下部導電体膜上に機能膜を形成する工程とを備えることを特徴とする電子デバイスの製造方法。
【請求項１３】
前記基板上に下部導電体膜を形成する前に、前記基板上に密着配向制御薄膜を形成する工程をさらに備えることを特徴とする請求項１２に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイス及びその製造方法に関し、特に、薄膜コンデンサ、強誘電体不揮発性メモリ、薄膜バルク振動子など、強誘電性や圧電性を有する機能膜及びこれに隣接して設けられた導電体膜を備える電子デバイス及びその製造方法に関する。
【背景技術】
【０００２】
薄膜コンデンサ、強誘電体不揮発性メモリ、薄膜バルク振動子などの電子デバイスにおいては、強誘電体材料や圧電材料からなる機能膜が用いられることがある。例えば、薄膜バルク振動子は、圧電材料からなる機能膜を上下２つの導電体膜（上部導電体膜及び下部導電体膜）によって狭持した構造を有しており、これら導電体膜間に高周波信号を印加することによって高周波フィルタとして用いることができる。
【０００３】
このような電子デバイスにおいて良好なデバイス特性を得るためには、機能膜の結晶性を高める必要があり、そのためには機能膜の成膜方法や成膜条件を最適化するのみならず、機能膜の下地となる下部導電体膜の結晶性を高めることが重要である。これは、下地となる下部導電体膜の結晶性が機能膜の結晶性に大きな影響を与えるためである。良好な結晶性を持つ下部導電体膜の形成方法は、例えば特許文献１に記載されている。
【０００４】
下部導電体膜の材料としては、その上部に形成する機能膜との格子整合性が高く、且つ、反応性が低い材料を用いる必要がある。したがって、機能膜の材料として例えばＺｎＯなどのウルツァイト型結晶構造を有する圧電材料を用いる場合、その下地となる下部導電体膜としては、白金（Ｐｔ）、金（Ａｕ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）など、結晶構造が面心立方構造となる金属を（１１１）配向させた薄膜が好ましく用いられる。
【特許文献１】特開平１１−３１２８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、下部導電体膜とさらにその下地となる層との密着性は、下部導電体膜の成膜方法や成膜温度等の条件によって変化し、場合によっては非常に弱い密着性しか得られないことがある。特に、白金（Ｐｔ）など結晶構造が面心立方構造となる金属を（１１１）配向させた薄膜は、下地となる絶縁体との密着性が製造条件によって著しく変化することから、場合によっては下部導電体膜に物理的な剥がれが生じ、製品となる電子デバイスの信頼性が大幅に低下してしまうという問題があった。しかも、作製する電子デバイスが薄膜バルク振動子である場合、下部導電体膜とその下地との界面にて生じる微小な剥離がデバイス特性を著しく劣化させることがあるため、下部導電体膜に対しては十分な密着性が要求される。
【０００６】
したがって、本発明の目的は、結晶性及び密着性がともに優れた下部導電体膜を有する電子デバイス及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明による電子デバイスは、基板と、前記基板上に設けられた下部導電体膜と、前記下部導電体膜上に設けられた機能膜とを備える電子デバイスであって、前記基板側における前記下部導電体膜の密着力が０．１Ｎ／ｃｍ以上であることを特徴とする。
【０００８】
このように、本発明による電子デバイスは高い機械的強度を有していることから、高い信頼性を得ることが可能となる。つまり、下部導電体膜の密着力が０．１Ｎ／ｃｍ未満であると、電子デバイスの製造途中や完成後において下部導電体膜に物理的な剥がれが生じるおそれがあるが、本発明によればこれを防止することが可能となる。また、下部導電体膜の密着力が０．１Ｎ／ｃｍ未満である場合、作製した電子デバイスを薄膜バルク振動子として用いると、下部導電体膜とその下地との界面にて生じる微小な剥離がデバイス特性を著しく劣化させることがあるが、下部導電体膜の密着力が０．１Ｎ／ｃｍ以上であれば、このような影響を効果的に抑制することが可能となる。
【０００９】
特に、基板側における下部導電体膜の密着力が１Ｎ／ｃｍ以上であれば、下部導電体膜が物理的に剥がれるおそれが非常に低くなるとともに、作製した電子デバイスを薄膜バルク振動子として用いる場合であっても、下部導電体膜の密着力不足による特性の劣化はほとんど生じなくなる。
【００１０】
また、前記下部導電体膜は面心立方構造の（１１１）面又は最密六方構造の（０００１）面に単一配向した金属薄膜であり、前記機能膜はウルツァイト型結晶構造を有する圧電材料によって構成されていることが好ましい。これによれば、格子整合により機能膜の結晶性を高めることができるので、良好なデバイス特性を得ることが可能となる。
【００１１】
また、前記基板と前記下部導電体膜との間に設けられた密着配向制御薄膜をさらに備えることが好ましい。この場合、前記密着配向制御薄膜はウルツァイト型結晶構造を有する結晶によって構成されていることが好ましく、その（０００１）面が前記基板の表面と平行になるように配向した（０００１）配向膜であることがさらに好ましい。その材料としては、ＡｌＮであることが好ましい。このような密着配向制御薄膜を用いれば、機能膜の結晶性をさらに高めつつ、基板側における下部導電体膜の密着力をさらに高めることが可能となる。
【００１２】
また、前記下部導電体膜及び前記機能膜のＸ線ロッキングカーブの半値幅はいずれも５°以下であることが好ましく、３°以下であることがより好ましい。下部導電体膜の結晶性は機能膜の結晶性に反映されるため、下部導電体膜のＸ線ロッキングカーブの半値幅を５°以下又は３°以下に設定すれば、機能膜のＸ線ロッキングカーブの半値幅についても５°以下又は３°とすることが可能となる。そして、機能膜のＸ線ロッキングカーブの半値幅が５°以下であれば比較的良好なデバイス特性を得ることができ、Ｘ線ロッキングカーブの半値幅が３°以下であれば非常に良好なデバイス特性を得ることが可能となる。
【００１３】
また、前記機能膜上に設けられた上部導電体膜をさらに備え、前記下部導電体膜、前記機能膜及び前記上部導電体膜によって薄膜バルク振動子を構成することが好ましい。これは、本発明による電子デバイスは下部導電体膜の密着力が高いことから、下部導電体膜とその下地との界面に微小な剥離がほとんど生じず、このため、薄膜バルク振動子として用いる場合であっても良好なデバイス特性を得ることが可能となるからである。本発明による電子デバイスを薄膜バルク振動子として用いる場合、基板の表面に音響多層膜が設けられていることが好ましい。音響多層膜を設ければ、基板方向へ伝搬する振動を効率よく反射することができるので、薄膜バルク振動子の特性を向上させることが可能となる。
【００１４】
本発明による電子デバイスの製造方法は、基板上に０．１Ｎ／ｃｍ以上の密着力を有する下部導電体膜を形成する工程と、前記下部導電体膜上に機能膜を形成する工程とを備えることを特徴とする。この場合、前記基板上に下部導電体膜を形成する前に、前記基板上に密着配向制御薄膜を形成する工程をさらに備えることが好ましい。
【発明の効果】
【００１５】
このように、本発明によれば、電子デバイスに高い機械的強度が確保されていることから、製品の信頼性を大幅に高めることが可能となる。しかも、下部導電体膜を面心立方構造の（１１１）面又は最密六方構造の（０００１）面に単一配向した金属薄膜とし、さらに、機能膜をウルツァイト型結晶構造を有する圧電材料によって構成すれば、機能膜の結晶性が高まることから、良好なデバイス特性を得ることが可能となる。
【００１６】
したがって、本発明による電子デバイスは、薄膜バルク振動子として用いることが特に好適である。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１８】
図１は、本発明の好ましい実施形態による電子デバイス１０の構造を示す略断面図である。
【００１９】
図１に示すように、本実施形態による電子デバイス１０は、基板１１と、基板１１上に設けられた下部導電体膜１２と、下部導電体膜１２上に設けられた機能膜１３と、機能膜１３上に設けられた上部導電体膜１４とを備えて構成されている。このように、本実施形態による電子デバイス１０は、下部導電体膜１２と上部導電体膜１４によって機能膜１３を狭持した構成を有している。したがって、機能膜１３の材料としてＺｎＯ等の圧電材料を用いれば、薄膜バルク振動子やインクジェットプリンター用ヘッドなどの電子デバイスとして利用することが可能となり、また、機能膜１３の材料としてＰＺＴ等の強誘電体材料を用いれば、強誘電体不揮発性メモリーや薄膜コンデンサなどの電子デバイスとして利用することが可能となる。また、このような電子デバイス１０と他の回路とを組み合わせることにより、高周波フィルターやデュプレクサー、ＲＦ部組み込み型通信用半導体集積回路などの電子デバイスを構成することが可能となる。
【００２０】
本発明による電子デバイスでは、基板１１側における下部導電体膜１２の密着力は０．１Ｎ／ｃｍ以上であり、ＪＩＳ  Ｚ  １５２２に規定されている粘着テープの接着力である１．１８Ｎ／ｃｍ以上の密着力を有することが好ましい。あるいは、テープ試験によって膜剥がれが生じない程度の密着力を有することが好ましい。密着力の上限は特に規定されず、密着力が大きいほどデバイスの機械的強度が向上し、信頼性の高い電子デバイスを作製することができる。密着力は、密着エネルギーの他に、膜を引き剥がすのに必要な荷重、あるいは単位面積あたりの力で表現することができる。荷重の場合、密着力は１０Ｎ以上であることが好ましい。単位面積あたりの力の場合には、密着力は１ＧＰａ以上であることが好ましい。
【００２１】
密着力の評価には、テープ試験、引き剥がし試験、引き倒し試験、スクラッチ試験、圧痕試験等の密着性試験を用いることができる。これらのうち、テープ試験、引き剥がし試験は容易に密着力の評価あるいは測定ができるために、最も好ましい。本発明の電子デバイスに対する密着力の測定には、引き剥がし試験を用いることが最も好ましい。引き剥がし試験は、具体的には以下のような方法で測定を行う。まず、基板１１上に付着している膜面に、セロハンテープやカプトンテープなどの粘着テープを貼り付け、膜を垂直にゆっくりと引き剥がし、剥がすために加えた力をバネ秤等で測定する。その力をテープの幅で除することにより、単位幅あたりの付着力が得られる。この単位幅あたりの付着力は、剥離した界面での膜とその下地との密着エネルギーに等しくなる。本明細書及び特許請求の範囲における「密着力」とは、こうして測定される密着エネルギーをいう。
【００２２】
以下、電子デバイス１０を構成する各要素について詳細に説明する。
【００２３】
基板１１
【００２４】
基板１１には、シリコン（Ｓｉ）やサファイアなどの単結晶基板、アルミナやアルティックなどのセラミックス基板、石英やガラス基板などを用いることができる。基板１１の材料は、使用するプロセスや、目的とするデバイスの特性、コストなどの観点から適宜選択することができる。たとえば、基板１１の材料としてシリコン（Ｓｉ）やガラス基板を用いれば、電子デバイス用基板が安価に得られるし、また、６００℃を越えるような高温のプロセスが必要となる場合には、シリコン（Ｓｉ）や石英を用いることが好ましい。基板１１の材料としては、安価であり、且つ、高度なウェハープロセスが確立されているＳｉ単結晶を用いることが最も好ましい。
【００２５】
基板１１には、あらかじめ表面に何らかの膜が形成されているものや、研磨等の機械加工が施されているものも利用可能である。シリコン（Ｓｉ）をはじめとして、多くの工業用基板は表面研磨等の機械加工がされている。また、セラミックス基板の中には、基板の表面粗さを低減するために、表面に膜が形成されていたり、さらにその膜が研磨されているものがあるが、こられはいずれも使用可能である。
【００２６】
図２は、基板本体２１及びその表面に形成された音響多層膜２２を有する基板１１を用いた電子デバイス２０の略断面図である。このような構造は、本発明による電子デバイスを薄膜バルク振動子として利用する場合に好適である。
【００２７】
基板本体２１としては、シリコン（Ｓｉ）やサファイアなどの単結晶基板、アルミナやアルティックなどのセラミックス基板、石英やガラス基板などを用いることができる。また、音響多層膜２２は、互いに異なる材料からなる単位薄膜２２Ａ及び２２Ｂが交互に積層された構造を有しており、基板本体２１方向へ伝搬する振動を反射することにより薄膜バルク振動子の特性を向上させる役割を果たす。単位薄膜２２Ａの材料としては例えば窒化アルミニウム（ＡｌＮ）を用いることができ、単位薄膜２２Ｂの材料としては例えば酸化シリコン（ＳｉＯ２）を用いることができる。単位薄膜２２Ａの材料として窒化アルミニウム（ＡｌＮ）を用いる場合には、これをスパッタリング法により形成することが好ましく、単位薄膜２２Ｂの材料として酸化シリコン（ＳｉＯ２）を用いる場合には、これをＣＶＤ法により形成することが好ましい。単位薄膜２２Ａ及び２２Ｂの厚さについては、目的とする共振周波数に応じて設定すればよい。
【００２８】
下部導電体膜１２
【００２９】
下部導電体膜１２は、デバイス構成上、機能膜１３の下側に形成されている。機能膜１３の材料としてＡｌＮ、ＺｎＯ、ＧａＮなどのウルツァイト型結晶構造を有する圧電材料を用いる場合、下部導電体膜１２は、面心立方構造の（１１１）面、または、最密六方構造の（０００１）面に単一配向した金属薄膜であることが好ましい。ここで、面心立方構造の（１１１）面に単一配向した膜とは、θ−２θＸ線回折の（ｈｈｈ）面以外の反射ピークの強度が（ｈｈｈ）面反射の最大ピーク強度の１０％以下である膜のことである。なお、（ｈｈｈ）は、（１１１）や（２２２）などのｈを整数とした面と等価な面を総称する表示である。
【００３０】
面心立方構造（１１１）配向や最密六方構造（０００１）配向の下部導電体膜１２上に、機能膜１３としてＡｌＮ、ＺｎＯ、ＧａＮなどからなるウルツァイト型構造の圧電材料を形成すれば、たとえば、エピタキシャル成長により良好な結晶性を有する機能膜１３を形成することができる。
【００３１】
下部導電体膜１２は、Ｘ線回折法における面心立方（１１１）面反射、あるいは最密六方（０００２）面反射のＸ線ロッキングカーブの半値幅が５°以下の結晶性を有していることが好ましく、３°以下の結晶性を有していることがより好ましい。
【００３２】
図３は、下部導電体膜１２の結晶性と機能膜１３の結晶性との関係を示すグラフであり、下部導電体膜１２として（１１１）単一配向のＰｔ膜を用い、機能膜１３としてＺｎＯ膜を用いた場合を示している。図３に示すように、Ｐｔ膜のＸ線ロッキングカーブの半値幅とＺｎＯのそれはほぼ等しい値を示し、Ｐｔ膜の結晶性が良くなるほど（Ｘ線ロッキングカーブの半値幅が小さくなるほど）、その上に形成したＺｎＯの結晶性も良くなることが分かる。
【００３３】
図４は、機能膜１３の結晶性と薄膜バルク振動子のインピーダンス比（共振インピーダンスと反共振インピーダンスとの比）との関係を示すグラフであり、図５は、機能膜１３の結晶性と薄膜バルク振動子の実効的電気機械結合係数（ｋ２）との関係を示すグラフである。いずれも、機能膜１３としてＺｎＯ膜を用いた場合を示している。図４及び図５に示すように、ＺｎＯのＸ線ロッキングカーブの半値幅が５°以下であれば、共振・反共振のインピーダンス比、実効的電気機械結合係数ともある程度良好な値が得られ、ＺｎＯのＸ線ロッキングカーブの半値幅が３°以下であれば、共振・反共振のインピーダンス比、実効的電気機械結合係数とも最大値に近い値となる。
【００３４】
以上を総合的に考えれば、下部導電体膜１２の結晶性としてＸ線ロッキングカーブの半値幅が５°以下であれば、比較的良好な特性を有する薄膜バルク振動子を作製することができ、Ｘ線ロッキングカーブの半値幅が３°以下であれば、非常に良好な特性を有する薄膜バルク振動子を作製することができるといえる。
【００３５】
下部導電体膜１２は、基板１１側における十分な密着力を有している必要がある。これは、下部導電体膜１２の密着力が弱いとデバイスの機械的強度が不足するのみならず、薄膜バルク振動子を構成した場合、その特性が劣化するためである。具体的には、下部導電体膜１２からみて基板１１側に接している層に対して、０．１Ｎ／ｃｍ以上の密着力を有している必要があり、１Ｎ／ｃｍ以上の密着力を有していることが好ましい。これは、下部導電体膜１２の密着力が０．１Ｎ／ｃｍを切ると、薄膜バルク振動子を構成した場合の特性劣化が顕著に劣化するからであり、下部導電体膜１２の密着力が１Ｎ／ｃｍ以上であると、ほとんど劣化が生じなくなるからである。
【００３６】
下部導電体膜１２の密着力は、ＪＩＳ  Ｚ  １５２２に規定されている粘着テープの接着力である１．１８Ｎ／ｃｍ以上の密着力を有していることが特に好ましい。あるいは、テープテストによって膜剥がれが生じない程度の密着力を有することが好ましい。密着力の上限は特に規定されず、密着力が大きいほどデバイスの機械的強度が向上し、信頼性の高い電子デバイスが作製できる。
【００３７】
下部導電体膜１２の材料としては、白金（Ｐｔ）、金（Ａｕ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）およびルテニウム（Ｒｕ）の少なくとも１種を主成分とすることが好ましい。白金（Ｐｔ）、金（Ａｕ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）およびロジウム（Ｒｈ）は面心立方構造となり、オスミウム（Ｏｓ）、レニウム（Ｒｅ）およびルテニウム（Ｒｕ）は最密六方構造となる。これらの金属は表面を清浄に保ちやすく、また汚染された場合にもアッシングや熱処理等によって清浄な表面を得やすい。下部導電体膜１２の表面が清浄であると、ＺｎＯなどの機能膜１３を容易に結晶性良く形成することが可能となる。
【００３８】
下部導電体膜１２としては、このほかにもモリブデン（Ｍｏ）やタングステン（Ｗ）などの体心立方構造の金属薄膜や、ＳｒＲｕＯ３などのペロブスカイト型構造の酸化物導電体薄膜なども用いることができる。これらの材料を用いる場合も、下地との密着性が製造条件によって著しく変化するため、上記の密着力が得られるような条件で形成するする必要がある。
【００３９】
下部導電体膜１２の厚さは、好ましくは１０〜１０００ｎｍ、より好ましくは５０〜３００ｎｍである。これは、１０ｎｍ未満であるとシート抵抗が大きくなるため電極として好ましくなく、１０００ｎｍ超であると製造プロセス時間および材料コストが必要以上に増大するからである。また、本実施形態による電子デバイスを薄膜バルク振動子として用いる場合、下部導電体膜１２の厚さによって共振周波数が変化するため、目的とする共振周波数に応じて上部導電体膜１４の膜厚を設定することが好ましい。
【００４０】
下部導電体膜１２の形成には、真空蒸着法、スパッタリング法又はＣＶＤ法を用いることが好ましく、中でもスパッタリング法を用いることが特に好ましい。これは、本実施形態による電子デバイス１０、２０のように、基板１１上に直接下部導電体膜１２を形成する場合、スパッタリング法を用いることによって高い密着性を得ることができるからである。下部導電体膜１２をスパッタリング法により形成する際の基板温度は、好ましくは３００〜８００℃、より好ましくは４００〜６００℃である。これは、基板温度が３００℃未満であると基板１１側における下部導電体膜１２の密着性が不足し、その結果、電子デバイスの信頼性が低下したり、特性が悪化するからである。特に、作製した電子デバイスを薄膜バルク振動子として用いる場合、基板温度を３００℃未満に設定して下部導電体膜１２をスパッタリング法により形成すると、フィルタ特性が大幅に劣化するという問題が発生するからである。一方、基板温度が８００℃超であると、下部導電体膜１２を構成する金属薄膜の表面性が悪化したり、ピンホールが発生したりするおそれが生じる。これらに対し、下部導電体膜１２をスパッタリング法により形成する際の基板温度を４００〜６００℃に設定すれば、下部導電体膜１２を構成する金属薄膜の表面性を良好に保ちつつ、非常に高い密着性を得ることが可能となる。
【００４１】
機能膜１３
【００４２】
機能膜１３の材料としては、上述の通り、ＺｎＯ、ＡｌＮ、ＧａＮ等のウルツァイト型結晶構造を有する圧電材料やＰＺＴ等の強誘電体材料を用いることができる。例えば、機能膜１３の材料としてＺｎＯ等の圧電材料を用いれば、本実施形態による電子デバイス１０を薄膜バルク振動子やインクジェットプリンター用ヘッドなどの電子デバイスとして利用することが可能となり、また、機能膜１３の材料としてＰＺＴ等の強誘電体材料を用いれば、本実施形態による電子デバイス１０を強誘電体不揮発性メモリーや薄膜コンデンサなどの電子デバイスとして利用することが可能となる。
【００４３】
また、機能膜１３のＸ線ロッキングカーブの半値幅は、上述の通り、５°以下であることが好ましく、３°以下であることがより好ましい。機能膜１３のＸ線ロッキングカーブの半値幅をこのような値とするためには、上述の通り、下地となる下部導電体膜１２のＸ線ロッキングカーブの半値幅を５°以下、好ましくは３°以下とすればよい。これにより、良好な特性を有する電子デバイスを作製することができる。
【００４４】
機能膜１３の材料として、ＡｌＮやＺｎＯなどのウルツァイト型結晶構造を持つ圧電材料を用いる場合、その形成方法としては、ＲＦマグネトロンスパッタリングやＤＣスパッタリング、ＥＣＲスパッタリングなどのスパッタリング法や、ＣＶＤ（化学気相成長）法、ＭＢＥ（分子線エピタキシー）法又は真空蒸着法を用いることが好ましく、中でもスパッタリング法、特にＲＦマグネトロンスパッタリング法を用いることがより好ましい。これは、ＲＦマグネトロンスパッタリング法を用いることにより、ＡｌＮやＺｎＯからなるｃ軸単一配向の高結晶性薄膜を容易に形成できるからである。ＡｌＮを用いる場合には、反応性ＲＦマグネトロンスパッタリング法を用いることが好ましい。この場合、カソードにはＡｌ金属を用い、Ａｒと窒素のガスを導入して、２００℃程度の基板温度で反応性ＲＦマグネトロンスパッタリングを行うことで、優れたＡｌＮ膜を形成することができる。ＥＣＲスパッタリング法を用いた場合でも不純物の極めて少ない高結晶性薄膜が作製できる。
【００４５】
また、機能膜１３の材料としてＰＺＴなどの強誘電体材料を用いる場合には、蒸着法やスパッタリング法、ＣＶＤ法又はレーザーアブレーション法を用いてこれを形成することが好ましく、中でも蒸着法やスパッタリング法を用いることがより好ましい。特に、蒸着法の一つである反応性蒸着法を用いれば、均一な厚さの高結晶性の強誘電体薄膜が作製可能である。
【００４６】
機能膜１３の厚さは、電子デバイスの種類及び求められる特性に応じて適宜設定する必要がある。例えば、薄膜バルク振動子として用いる場合には、共振周波数を高く設定するほど、機能膜１３を薄く設定する必要がある。
【００４７】
上部導電体膜１４
【００４８】
上部導電体膜１４の材料としては、高い導電性を有する材料である限り特に限定されず、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）等の金属やこれらの金属と銅（Ｃｕ）等との合金、あるいはこれらの金属とチタン（Ｔｉ）等の金属を積層した多層膜を用いることができる。尚、上部導電体膜１４は、必ずしもエピタキシャル成長した膜である必要はない。また、機能膜１３と上部導電体膜１４との間に保護膜を介在させることもまた好ましい。この場合、保護膜の材料としては、酸化シリコン（ＳｉＯ２）等を用いることができる。
【００４９】
上部導電体膜１４の膜厚は、５０ｎｍ〜１μｍ程度とすることが好ましい。これは上部導電体膜１４の膜厚が５０ｎｍ未満であると断線等の不良が起こりやすくなり、逆に、１μｍ超であると上部導電体膜１４の加工性が過度に悪化するからである。また、本実施形態による電子デバイスを薄膜バルク振動子として用いる場合、下部導電体膜１２と同様、上部導電体膜１４の厚さによっても共振周波数が変化するため、目的とする共振周波数に応じて上部導電体膜１４層の膜厚を設定することが好ましい。
【００５０】
以上が本実施形態による電子デバイス１０，２０の構成である。このように、本実施形態による電子デバイス１０，２０では、下部導電体膜１２とその下地である基板１１との密着性が高いことから、電子デバイスの機械的強度が向上し、信頼性の高い製品を提供することが可能となる。したがって、本実施形態による電子デバイス１０，２０を薄膜バルク振動子として利用する場合であっても、良好な信号特性を得ることが可能となる。
【００５１】
次に、本発明の好ましい他の実施形態による電子デバイスについて説明する。
【００５２】
図６は、本発明の好ましい他の実施形態による電子デバイス３０の構造を示す略断面図である。
【００５３】
図６に示すように、本実施形態による電子デバイス３０は、図２に示した電子デバイス２０の基板１１と下部導電体膜１２との間に密着配向制御薄膜３１が追加された構成を有している。密着配向制御薄膜３１は、下部導電体膜１２の基板１１側における密着性を高める役割を果たし、これにより、下部導電体膜１２からみて基板１１側における密着力を容易に０．１Ｎ／ｃｍ以上とすることが可能となる。
【００５４】
密着配向制御薄膜３１は、ウルツァイト型結晶構造を有する結晶から構成されることが望ましい。その材料としては、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等の３族元素から選ばれる少なくとも１種の元素と窒素との化合物や、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）等の２族元素の酸化物や硫化物が好ましい。特に、ＡｌＮは大気中で安定であり、反応性スパッタリング法により高結晶性の膜が容易に形成できるので、密着配向制御薄膜３１の材料として最も好ましい。
【００５５】
密着配向制御薄膜３１は、ウルツァイト型結晶構造の（０００１）面が基板本体２１の表面と平行になるように配向した（０００１）配向膜であることが好ましく、（０００１）単一配向膜であることがさらに好ましい。ウルツァイト型結晶構造の（０００１）面は、正６角形の中心と頂点の位置に原子が配列した構造と見なすことができる。このように原子配列した（０００１）配向のウルツァイト型薄膜上に、面心立方構造または最密六方晶構造の結晶構造の金属を堆積させると、同じように正６角形状の原子配列を持つ面心立方（１１１）面や最密六方（０００１）面に配向した金属薄膜が容易に形成できる。したがって、密着配向制御薄膜３１を設ければ、下部導電体膜１２の結晶性を高めることができ、ひいては機能膜１３の結晶性を高めることが可能となる。
【００５６】
ここで、Ｘ線回折法によりθ−２θＸ線回折の（０００Ｌ）面反射の最大ピーク強度が、（０００Ｌ）以外の反射ピークよりも大きければ、その薄膜は（０００１）配向であるといえる。さらに、（０００Ｌ）面以外の反射ピークの強度が（０００Ｌ）面反射の最大ピーク強度の１０％以下であれば、その薄膜は（０００１）単一配向膜であるといえる。ここで、（０００Ｌ）は、（０００１）や（０００２）などのＬを整数とした面と等価な面を総称する表示である。
【００５７】
また、膜表面のＲＨＥＥＤ（反射高速電子線回折法）観察により、ウルツァイト型結晶の（０００１）面の回折パターンが観察されれば、その膜は（０００１）配向したウルツァイト型薄膜であるといえる。
【００５８】
透過型電子顕微鏡を用いて膜の断面あるいは上面（下面）からの観察を行い、得られた回折パターンから結晶の方位を規定することによっても、密着配向制御薄膜３１の配向を確認することが可能である。
【００５９】
密着配向制御薄膜３１の膜厚がきわめて薄いときには、十分なＸ線回折強度が得られず、上で述べたＸ線回折ピーク強度の比較が困難となることがある。また、それ以外の層に同じ構成元素からなる密着配向制御薄膜が形成されているときには、密着配向制御薄膜３１からのＸ線回折のピークを分離することができず、配向の確認が困難となる場合がある。これらのような場合には、上述のＲＨＥＥＤや透過型電子顕微鏡を用いた方法により、配向を確認することが好ましい。
【００６０】
密着配向制御薄膜３１は、結晶化膜であることが好ましく、（０００１）配向した多結晶膜であることがより好ましく、（０００１）配向した単結晶膜であることがさらに好ましい。上述したように、密着配向制御薄膜３１が（０００１）配向であれば、その上に形成される下部導電体膜１２を結晶性良く形成することができる。密着配向制御薄膜３１が（０００１）配向の単結晶膜であれば、その上に、きわめて良好な結晶性の面心立方（１１１）配向の金属薄膜あるいは最密六方（０００１）配向の下部導電体膜１２を形成することができる。
【００６１】
密着配向制御薄膜３１の厚さは、目的とする電子デバイスの特性に適するように選択することが可能である。たとえば、電子デバイスとして薄膜バルク振動子を用いたフィルターを作製する場合、そのフィルターの帯域幅、最小挿入損失、減衰量、温度特性が最良となるように選べばよい。密着配向制御薄膜３１の膜厚がデバイスの特性に依存しないか、あるいは重要でない場合には、通常、１〜１０００ｎｍに設定することが好ましく、５〜１００ｎｍに設定することがより好ましい。これは、密着配向制御薄膜３１の膜厚が１ｎｍ未満であると、十分な結晶性を持つ密着配向制御薄膜を形成することができず、その上の下部導電体膜１２を結晶性良く形成できないという問題や、下部導電体膜１２の密着性が十分に得られないなどの問題が生じる。一方、密着配向制御薄膜３１の膜厚が１０００ｎｍ超であると成膜に要する時間が必要以上に長くなり、製造時のスループットが減少する。また、密着配向制御薄膜３１の表面は、Ｒａ（平均粗さ）が１０ｎｍ以下であることが好ましく、１ｎｍ以下であることがより好ましい。
【００６２】
密着配向制御薄膜３１の形成には、スパッタリング法、ＣＶＤ（化学気相成長）法またはＭＢＥ（分子線エピタキシー）法、真空蒸着法を用いることが好ましい。特に、密着配向制御薄膜３１の材料としてＡｌＮを用いる場合には、反応性ＲＦマグネトロンスパッタリング法を用いることが好ましい。この場合、カソードにはＡｌ金属を用い、Ａｒと窒素のガスを導入して、２００℃程度の基板温度で反応性ＲＦマグネトロンスパッタリングを行うことで、優れたＡｌＮ膜を形成することができる。
【００６３】
反応性ＲＦマグネトロンスパッタリングにより形成したＡｌＮ膜は、およそ５ｎｍの厚さで金属薄膜の下地として十分な結晶性と密着性を与えることができることが我々の検討で明らかとなっている。図７に反応性ＲＦマグネトロンスパッタリング法で形成したＡｌＮの膜厚と、その上に真空蒸着法にて形成したＰｔ膜のＸ線（１１１）反射ロッキングカーブの半値幅との関係を示す。図７に示すように、ＡｌＮ膜の厚さが５〜１００ｎｍの範囲で同等の結晶性のＰｔ膜が得られている。これらのＰｔ膜は、いずれもテープテストで膜剥がれが生じず、良好な密着性を示す。
【００６４】
尚、本実施形態では、基板１１として基板本体２１の表面に音響多層膜２２が形成されたものを用いているが、密着配向制御薄膜３１の下地がこれに限定されるものではなく、シリコン（Ｓｉ）やガラス等の基板本体上に直接、密着配向制御薄膜３１を形成しても構わない。
【００６５】
本実施形態のように、基板１１と下部導電体膜１２との間に密着配向制御薄膜３１を介在させる場合、下部導電体膜１２の形成には、真空蒸着法を用いることが特に好ましい。これは、真空蒸着法を用いることによって特に結晶性の良好な下部導電体膜１２を形成することができるからである。真空蒸着法を用いて形成された薄膜は、スパッタリング法を用いて形成された薄膜よりも密着性が低くなる傾向があるが、本実施形態のように密着配向制御薄膜３１が存在する場合には、真空蒸着法を用いた場合であっても高い密着性を確保することができる。但し、密着配向制御薄膜３１が存在する場合であっても、基板１１側における下部導電体膜１２の密着性は、下部導電体膜１２の形成時における基板温度に依存する。十分な密着性を確保するためには、下部導電体膜１２を真空蒸着法により形成する際の基板温度として２００〜８００℃に設定することが好ましい。これは、基板温度が２００℃未満であると、密着配向制御薄膜３１が存在する場合であっても基板１１側における下部導電体膜１２の密着性が不足するおそれがあるからである。一方、基板温度が８００℃超であると、既に説明したように、下部導電体膜１２を構成する金属薄膜の表面性が悪化したり、ピンホールが発生したりするおそれが生じるため好ましくない。
【００６６】
さらに、真空蒸着法により形成する下部導電体膜１２の結晶性をより良好とするためには、基板温度として３００〜８００℃に設定することが好ましく、４００〜６００℃に設定することがより好ましい。
【００６７】
以上が本実施形態による電子デバイス３０の構成である。このように、本実施形態による電子デバイス３０では、下部導電体膜１２と基板１１との間に密着配向制御薄膜３１が設けられており、これにより基板１１側における下部導電体膜１２の密着性が高められていることから、電子デバイスの機械的強度がさらに向上し、より信頼性の高い製品を提供することが可能となる。
【００６８】
次に、本発明の好ましいさらに他の実施形態による電子デバイスについて説明する。
【００６９】
図８は、本発明の好ましいさらに他の実施形態による電子デバイス４０の構造を示す略断面図である。
【００７０】
本実施形態による電子デバイス４０は薄膜バルク振動子であり、図８に示すように、ビアホール４１ａを有する基板本体４１と、基板本体４１上に設けられたバッファ層４２と、バッファ層４２上に設けられた下部導電体膜１２と、下部導電体膜１２上に設けられた機能膜１３と、機能膜１３上に設けられた上部導電体膜１４とを備えて構成されている。
【００７１】
基板本体４１としては、単結晶シリコンを用いることが好ましく、Ｓｉ（１００）単結晶表面を有する基板を用いることが最も好ましい。これは、Ｓｉ（１００）基板を用いることにより、ビアホール４１ａの形成が容易となるからである。ビアホール４１ａは、例えば、エッチング等により基板本体４１の一部を除去することによって形成したり、犠牲層などのように一旦形成した膜の一部あるいは全てを除去することにより形成することが可能である。
【００７２】
バッファ層４２は、下部導電体膜１２の下地となるとともに、ビアホール４１ａをエッチング加工する場合にはエッチングストッパ層としても機能する層である。バッファ層４２の材料については、上述した密着配向制御薄膜３１と同様、ウルツァイト型結晶構造を有する材料を用いることが好ましい。これにより、下部導電体膜１２の結晶性が高まるばかりでなく、下部導電体膜１２からみて基板本体４１側における密着力を容易に０．１Ｎ／ｃｍ以上とすることが可能となる。
【００７３】
このように、本実施形態による電子デバイス４０では、基板本体４１にビアホール４１ａが形成されたダイヤフラム構造を有していることから、高性能な薄膜バルク振動子を提供することが可能となる。
【００７４】
本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【実施例】
【００７５】
以下、本発明の実施例について説明するが、本発明はこの実施例に何ら限定されるものではない。
【００７６】
［実施例１］
【００７７】
以下の方法により、図２に示す電子デバイス２０と同じ構造を有する複数の実施例１の電子デバイスを作製した。
【００７８】
まず、鏡面研磨したＳｉ単結晶からなる厚さ２５０μｍ、抵抗率１０００Ω・ｃｍのＳｉ（１００）基板本体２１を準備し、洗浄した後、厚さ１．５μｍのＡｌＮ膜と厚さ０．８μｍのＳｉＯ２膜とを、それぞれスパッタリング法およびＣＶＤ法によりこの順で４回繰り返して積層することにより、音響多層膜２２を形成した。これにより、下部導電体膜１２の下地となる基板１１が完成した。
【００７９】
次に、基板１１上に、白金（Ｐｔ）からなる厚さ１５０ｎｍの下部導電体膜１２を形成した。下部導電体膜１２の形成にはスパッタリング法を用い、ターゲットは白金（Ｐｔ）、スパッタガスはアルゴン（Ａｒ）とした。成膜条件としては、基板温度を６００℃、成膜速度を０．０６ｎｍ／ｓとした。
【００８０】
次に、下部導電体膜１２上に、ＲＦマグネトロンスパッタリング法によりＺｎＯからなる厚さ８００ｎｍの機能膜１３を形成した。
【００８１】
そして、この機能膜１３上に保護膜として厚さ５０ｎｍのＳｉＯ２薄膜をＣＶＤ法により形成し、さらにこの上にアルミニウム（Ａｌ）からなる上部導電体膜１４をスパッタリング法により形成した。以上により、複数の実施例１の電子デバイス（薄膜バルク振動子）が完成した。
【００８２】
このようにして作製した複数の実施例１の電子デバイスにそれぞれ所定の回路を接続することによって通過帯域が２．００〜２．０５ＧＨｚである複数のバンドパスフィルタを作製し、通過帯域内での挿入損失を測定した。その結果、通過帯域内での挿入損失が３ｄＢ以上となるバンドパスフィルタは確認されなかった。
【００８３】
また、下部導電体膜１２を形成した直後（機能膜１３を形成する前）の状態で下部導電体膜１２に対して引き剥がし試験を行い、これにより基板１１側における下部導電体膜１２の密着力を測定した。その結果、下部導電体膜１２の密着力は２．２８Ｎ／ｃｍであった。
【００８４】
［実施例２］
【００８５】
下部導電体膜１２をスパッタリング法により形成する際の基板温度を５００℃に設定した他は、実施例１と同様にして、複数の実施例２の電子デバイスを作製した。
【００８６】
そして、これら実施例２の電子デバイスを用いて複数のバンドパスフィルタを作製し、通過帯域内での挿入損失を測定した結果、通過帯域内での挿入損失が３ｄＢ以上であるバンドパスフィルタはやはり確認されなかった。また、実施例１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は２．２０Ｎ／ｃｍであった。
【００８７】
［実施例３］
【００８８】
下部導電体膜１２をスパッタリング法により形成する際の基板温度を４５０℃に設定した他は、実施例１と同様にして、複数の実施例３の電子デバイスを作製した。
【００８９】
そして、これら実施例３の電子デバイスを用いて複数のバンドパスフィルタを作製し、通過帯域内での挿入損失を測定した結果、通過帯域内での挿入損失が３ｄＢ以上であるバンドパスフィルタはやはり確認されなかった。また、実施例１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は２．１５Ｎ／ｃｍであった。
【００９０】
［実施例４］
【００９１】
下部導電体膜１２をスパッタリング法により形成する際の基板温度を４００℃に設定した他は、実施例１と同様にして、複数の実施例４の電子デバイスを作製した。
【００９２】
そして、これら実施例４の電子デバイスを用いて複数のバンドパスフィルタを作製し、通過帯域内での挿入損失を測定した結果、通過帯域内での挿入損失が３ｄＢ以上であるバンドパスフィルタはやはり確認されなかった。また、実施例１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は１．３０Ｎ／ｃｍであった。
【００９３】
［実施例５］
【００９４】
下部導電体膜１２をスパッタリング法により形成する際の基板温度を３５０℃に設定した他は、実施例１と同様にして、複数の実施例５の電子デバイスを作製した。
【００９５】
そして、これら実施例５の電子デバイスを用いて複数のバンドパスフィルタを作製し、通過帯域内での挿入損失を測定した結果、４％のバンドパスフィルタについて通過帯域内での挿入損失が３ｄＢ以上であった。また、実施例１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．３５Ｎ／ｃｍであった。
【００９６】
［実施例６］
【００９７】
下部導電体膜１２をスパッタリング法により形成する際の基板温度を３００℃に設定した他は、実施例１と同様にして、複数の実施例６の電子デバイスを作製した。
【００９８】
そして、これら実施例６の電子デバイスを用いて複数のバンドパスフィルタを作製し、通過帯域内での挿入損失を測定した結果、８％のバンドパスフィルタについて通過帯域内での挿入損失が３ｄＢ以上であった。また、実施例１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．１２Ｎ／ｃｍであった。
【００９９】
［比較例１］
【０１００】
下部導電体膜１２をスパッタリング法により形成する際の基板温度を２００℃に設定した他は、実施例１と同様にして、複数の比較例１の電子デバイスを作製した。
【０１０１】
そして、これら比較例１の電子デバイスを用いて複数のバンドパスフィルタを作製し、通過帯域内での挿入損失を測定した結果、５８％のバンドパスフィルタについて通過帯域内での挿入損失が３ｄＢ以上であった。また、実施例１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．０９Ｎ／ｃｍであった。
【０１０２】
［比較例２］
【０１０３】
下部導電体膜１２をスパッタリング法により形成する際の基板温度を１００℃に設定した他は、実施例１と同様にして、複数の比較例２の電子デバイスを作製した。
【０１０４】
そして、これら比較例２の電子デバイスを用いて複数のバンドパスフィルタを作製し、通過帯域内での挿入損失を測定した結果、７２％のバンドパスフィルタについて通過帯域内での挿入損失が３ｄＢ以上であった。また、実施例１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．０５Ｎ／ｃｍであった。
【０１０５】
［比較例３］
【０１０６】
下部導電体膜１２をスパッタリング法により形成する際の基板温度を室温（２３℃）に設定した他は、実施例１と同様にして、複数の比較例３の電子デバイスを作製した。
【０１０７】
そして、これら比較例３の電子デバイスを用いて複数のバンドパスフィルタを作製し、通過帯域内での挿入損失を測定した結果、６８％のバンドパスフィルタについて通過帯域内での挿入損失が３ｄＢ以上であった。また、実施例１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．０３Ｎ／ｃｍであった。
【０１０８】
以上、実施例１乃至６及び比較例１乃至３の電子デバイス（及びバンドパスフィルタ）についての測定結果を表１にまとめる。
【０１０９】
【表１】
2005136115.tif 000003
【０１１０】
さらに、下部導電体膜１２を形成する際の基板温度と密着力との関係を図９に示し、密着力とバンドパスフィルタの不良率（過帯域内での挿入損失が３ｄＢ以上となる製品の割合）との関係を図１０に示す。
【０１１１】
表１に示すように、下部導電体膜１２を形成する際の基板温度が３００℃以上であれば下部導電体膜１２の密着力が０．１Ｎ／ｃｍ以上となる。ここで、図１０に示すように、下部導電体膜１２の密着力が０．１Ｎ／ｃｍ以上であるとバンドパスフィルタの不良率が急激に低下し、さらに、約１Ｎ／ｃｍ以上であるとバンドパスフィルタの不良率がゼロになることが分かる。以上より、下部導電体膜１２の密着力を０．１Ｎ／ｃｍ以上、特に１Ｎ／ｃｍ以上とすることにより、製品のデバイス特性を大きく向上可能であることが確認された。
【０１１２】
また、図９に示すように、下部導電体膜１２の密着力は形成時の基板温度が４００℃以上となると急激に増大することが分かる。以上より、下部導電体膜１２をスパッタリング法により形成する場合、基板温度を４００℃以上に設定することにより製品の信頼性を大きく向上可能であることが確認された。
【０１１３】
［テストサンプル１］
【０１１４】
以下の方法により、図６に示す電子デバイス３０から機能膜１３及び上部導電体膜１４を省略した構造を有するテストサンプル１を作製した。ここで、機能膜１３及び上部導電体膜１４を省略したのは、本テストサンプル（テストサンプル２乃至１６も同様）は下部導電体膜１２の密着力を測定することを目的としているためである。
【０１１５】
まず、鏡面研磨したＳｉ単結晶からなる厚さ２５０μｍ、抵抗率１０００Ω・ｃｍのＳｉ（１００）基板本体２１を準備し、洗浄した後、厚さ１．５μｍのＡｌＮ膜と厚さ０．８μｍのＳｉＯ２膜とを、それぞれスパッタリング法およびＣＶＤ法によりこの順で４回繰り返して積層することにより、音響多層膜２２を形成した。これにより、下部導電体膜１２の下地となる基板１１が完成した。
【０１１６】
次に、基板１１上に、厚さ５０ｎｍのＡｌＮ膜からなる密着配向制御薄膜３１を、金属Ａｌターゲット、ＡｒとＮ２の混合ガスを用いた反応性ＲＦマグネトロンスパッタリング法により形成した。基板温度については約２００℃に設定した。
【０１１７】
次に、密着配向制御薄膜３１上に、白金（Ｐｔ）からなる厚さ１５０ｎｍの下部導電体膜１２を形成した。下部導電体膜１２の形成には真空蒸着法を用いた。成膜条件としては、基板温度を８００℃、成膜速度を０．０６ｎｍ／ｓとした。以上により、テストサンプル１が完成した。
【０１１８】
このようにして作製したテストサンプル１に対して引き剥がし試験を行い、これにより基板１１側における下部導電体膜１２の密着力を測定した。その結果、下部導電体膜１２の密着力は２．６８Ｎ／ｃｍであった。
【０１１９】
［テストサンプル２］
【０１２０】
下部導電体膜１２を真空蒸着法により形成する際の基板温度を７００℃に設定した他は、テストサンプル１と同様にしてテストサンプル２を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は２．６２Ｎ／ｃｍであった。
【０１２１】
［テストサンプル３］
【０１２２】
下部導電体膜１２を真空蒸着法により形成する際の基板温度を６００℃に設定した他は、テストサンプル１と同様にしてテストサンプル３を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は２．５８Ｎ／ｃｍであった。
【０１２３】
［テストサンプル４］
【０１２４】
下部導電体膜１２を真空蒸着法により形成する際の基板温度を５００℃に設定した他は、テストサンプル１と同様にしてテストサンプル４を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は２．５２Ｎ／ｃｍであった。
【０１２５】
［テストサンプル５］
【０１２６】
下部導電体膜１２を真空蒸着法により形成する際の基板温度を４００℃に設定した他は、テストサンプル１と同様にしてテストサンプル５を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は２．３５Ｎ／ｃｍであった。
【０１２７】
［テストサンプル６］
【０１２８】
下部導電体膜１２を真空蒸着法により形成する際の基板温度を３００℃に設定した他は、テストサンプル１と同様にしてテストサンプル６を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は１．８５Ｎ／ｃｍであった。
【０１２９】
［テストサンプル７］
【０１３０】
下部導電体膜１２を真空蒸着法により形成する際の基板温度を２００℃に設定した他は、テストサンプル１と同様にしてテストサンプル７を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は１．２４Ｎ／ｃｍであった。
【０１３１】
［テストサンプル８］
【０１３２】
下部導電体膜１２を真空蒸着法により形成する際の基板温度を室温（２３℃）に設定した他は、テストサンプル１と同様にしてテストサンプル８を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．０４８Ｎ／ｃｍであった。
【０１３３】
［テストサンプル９］
【０１３４】
密着配向制御薄膜３１をさらに省略した他は、テストサンプル１と同様にしてテストサンプル９を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．０９２Ｎ／ｃｍであった。
【０１３５】
［テストサンプル１０］
【０１３６】
密着配向制御薄膜３１をさらに省略した他は、テストサンプル２と同様にしてテストサンプル１０を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．０８１Ｎ／ｃｍであった。
【０１３７】
［テストサンプル１１］
【０１３８】
密着配向制御薄膜３１をさらに省略した他は、テストサンプル３と同様にしてテストサンプル１１を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．０６４Ｎ／ｃｍであった。
【０１３９】
［テストサンプル１２］
【０１４０】
密着配向制御薄膜３１をさらに省略した他は、テストサンプル４と同様にしてテストサンプル１２を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．０５８Ｎ／ｃｍであった。
【０１４１】
［テストサンプル１３］
【０１４２】
密着配向制御薄膜３１をさらに省略した他は、テストサンプル５と同様にしてテストサンプル１３を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．０５２Ｎ／ｃｍであった。
【０１４３】
［テストサンプル１４］
【０１４４】
密着配向制御薄膜３１をさらに省略した他は、テストサンプル６と同様にしてテストサンプル１４を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．０３９Ｎ／ｃｍであった。
【０１４５】
［テストサンプル１５］
【０１４６】
密着配向制御薄膜３１をさらに省略した他は、テストサンプル７と同様にしてテストサンプル１５を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．０２５Ｎ／ｃｍであった。
【０１４７】
［テストサンプル１６］
【０１４８】
密着配向制御薄膜３１をさらに省略した他は、テストサンプル８と同様にしてテストサンプル１６を作製した。そして、テストサンプル１と同様の方法により下部導電体膜１２の密着力を測定した結果、下部導電体膜１２の密着力は０．００５Ｎ／ｃｍであった。
【０１４９】
図１１は、テストサンプル１乃至１６についての測定結果を示すグラフであり、下部導電体膜１２を形成する際の基板温度と密着力との関係を表している。図１１に示すように、密着配向制御薄膜３１が存在する場合には、下部導電体膜１２の密着力は形成時の基板温度に応じて高くなり、容易に１Ｎ／ｃｍ以上の密着力を得ることが可能であった。これに対し、密着配向制御薄膜３１が存在しない場合には、基板温度を高めても下部導電体膜１２の密着力が０．１Ｎ／ｃｍ以上となることはなかった。以上より、下部導電体膜１２を真空蒸着法により形成する場合、その下地として密着配向制御薄膜３１を用いることにより高い密着力が得られることが確認された。
【０１５０】
［実施例７］
【０１５１】
上記テストサンプル３を作製した後、さらにその下部導電体膜１２上にＲＦマグネトロンスパッタリング法によりＺｎＯからなる厚さ８００ｎｍの機能膜１３を形成した。さらに、この機能膜１３上に、保護膜として厚さ５０ｎｍのＳｉＯ２薄膜と、アルミニウム（Ａｌ）からなる上部導電体膜１４を形成することにより、実施例７の電子デバイス（薄膜バルク振動子）を作製した。
【０１５２】
このようにして作製した実施例７の電子デバイスに対し、Ｘ線回折試験を行った結果、下部導電体膜１２は面心立方（１１１）配向であり、Ｘ線ロッキングカーブの半値幅は、２．３°であった。また、機能膜１３を構成するＺｎＯ薄膜は（０００１）配向であり、また、ＺｎＯ（０００２）のＸ線ロッキングカーブの半値幅は２．５°であったことから、高結晶性の膜であることが確認された。
【０１５３】
また、実施例７の電子デバイス（薄膜バルク振動子）の特性を測定したところ、共振周波数ｆｒが２．０ＧＨｚ、反共振周波数ｆａが２．０６ＧＨｚ、実効的電気機械結合係数（ｆａ２−ｆｒ２）／ｆｒ２が６．０％、共振・反共振のインピーダンス比が約５０ｄＢであり、良好な共振特性が得られた。
【０１５４】
さらに、実施例７の電子デバイスに所定の回路を接続することによってバンドパスフィルタを作製したところ、良好な耐電力特性、通過特性が得られた。
【０１５５】
さらに、実施例７の電子デバイスに対して、０．１Ｎ／ｃｍの密着力を持つ粘着テープにてテープテストを行ったところ、いずれの膜も剥離しないことが確認された。このことから、実施例７の電子デバイスを構成する全ての膜および基板との界面において、密着力は０．１Ｎ／ｃｍ以上であることが確認された。
【０１５６】
［比較例４］
【０１５７】
テストサンプル３の代わりに上記テストサンプル１１を用いた他は、実施例７と同様にして比較例４の電子デバイス（薄膜バルク振動子）を作製した。そして、その特性を測定したところ、実効的電気機械結合係数（ｆａ２−ｆｒ２）／ｆｒ２が５．０％、共振・反共振のインピーダンス比が約４０ｄＢであり、実施例７の電子デバイスに比べ特性が劣ることが分かった。さらに、比較例４の電子デバイスに所定の回路を接続することによってバンドパスフィルタを作製したところ、実施例７の電子デバイスを用いたバンドパスフィルタに比べ、耐電力特性及び挿入損失ともに悪化した。
【図面の簡単な説明】
【０１５８】
【図１】本発明の好ましい実施形態による電子デバイス１０の構造を示す略断面図である。
【図２】基板本体２１及びその表面に形成された音響多層膜２２を有する基板１１を用いた電子デバイス２０の略断面図である。
【図３】下部導電体膜１２の結晶性と機能膜１３の結晶性との関係を示すグラフである。
【図４】機能膜１３の結晶性と薄膜バルク振動子のインピーダンス比との関係を示すグラフである。
【図５】機能膜１３の結晶性と薄膜バルク振動子の実効的電気機械結合係数（ｋ２）との関係を示すグラフである。
【図６】本発明の好ましい他の実施形態による電子デバイス３０の構造を示す略断面図である。
【図７】密着配向制御薄膜３１を構成するＡｌＮの膜厚と下部導電体膜１２を構成するＰｔ膜のＸ線ロッキングカーブの半値幅との関係を示すグラフである。
【図８】本発明の好ましいさらに他の実施形態による電子デバイス４０の構造を示す略断面図である。
【図９】下部導電体膜１２をスパッタリング法により形成する際の基板温度と密着力との関係を示すグラフである。
【図１０】下部導電体膜１２の密着力とバンドパスフィルタの不良率との関係示すグラフである。
【図１１】下部導電体膜１２を真空蒸着法により形成する際の基板温度と密着力との関係を示すグラフである。
【符号の説明】
【０１５９】
１０，２０，３０，４０    電子デバイス
１１    基板
１２    下部導電体膜
１３    機能膜
１４    上部導電体膜
２１，４１    基板本体
２２    音響多層膜
２２Ａ，２２Ｂ    単位薄膜
３１    密着配向制御薄膜
４１ａ  ビアホール
４１    基板本体
４２    バッファ層
【図１】
2005136115.tif 000004
【図２】
2005136115.tif 000005
【図３】
2005136115.tif 000006
【図４】
2005136115.tif 000007
【図５】
2005136115.tif 000008
【図６】
2005136115.tif 000009
【図７】
2005136115.tif 000010
【図８】
2005136115.tif 000011
【図９】
2005136115.tif 000012
【図１０】
2005136115.tif 000013
【図１１】
2005136115.tif 000014