(57)【要約】【課題】  基板上のそれぞれのパターン群に対し効率的な検査を実施し、致命性のある欠陥を短時間で検出することができる技術を提供する。【解決手段】  半導体基板（ウエハ）、フォトマスク、液晶表示板などの基板上に形成されたパターンの欠陥または基板上に付着した異物を検出する外観検査を行うものであり、基板上に形成されたパターンのパターン密度によってパターン群を認識し、パターン群ごとに検査割合を変えて外観検査を行う（ステップＳ７１）。検査結果は、総欠陥表示（ステップＳ７４）またはパターン群別に欠陥表示（ステップＳ７５）がなされる。【選択図】  図７
2005209715.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたパターンの欠陥または基板上に付着した異物を検出する外観検査を行う検査方法であって、
パターン密度によってパターン群を認識する工程と、
前記パターン群ごとに検査割合を変えて前記外観検査を行う工程と、を有することを特徴とする検査方法。
【請求項２】
請求項１記載の検査方法において、
前記外観検査を行う工程において、前記パターン密度の高い前記パターン群または歩留まり影響のある前記パターン群については前記検査割合を高くし、前記パターン密度の低い前記パターン群または歩留まり影響のない前記パターン群については前記検査割合を低くすることを特徴とする検査方法。
【請求項３】
請求項１または２記載の検査方法において、
前記パターン群を認識する工程は、前記基板表面に光を照射し前記基板表面からの反射光のコントラスト差を計測する方法、
前記基板表面に電子線を照射して得られた２次電子像のコントラスト差を計測する方法から選ばれていることを特徴とする検査方法。
【請求項４】
請求項１〜３のいずれか１項に記載の検査方法において、
前記外観検査を行う工程において、さらに、前記パターン群ごとに検査感度を変えることを特徴とする検査方法。
【請求項５】
請求項１〜４のいずれか１項に記載の検査方法を利用することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査方法、半導体装置の製造方法に関し、特に半導体基板（ウエハ）、フォトマスク、液晶表示板などの基板上に形成されたパターンの欠陥または基板上に付着した異物を検出する外観検査に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば、本発明者が検討した技術として、半導体基板などの外観検査においては、以下の技術が考えられる。
【０００３】
従来の外観検査は、半導体基板上に形成された製品チップ内のすべてについて、同じ検査条件で検査していた。また、特定のパターン群を検査領域とする検査条件の設定や、検査全域に対して割合指定で検査領域を指定する検査方法があった。
【０００４】
また、パターン密度の異なる領域が混在するチップのパターン欠陥を検出する方法としては、例えば特許文献１に記載された技術がある。
【特許文献１】特開平８−３２０２９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前記のような外観検査の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００６】
例えば、上記の検査方法は、製品チップ内すべてのパターン群を同じ検査条件で外観検査を行っている。そのため、あまり製品影響（異物、歩留まり、特性など）のないパターンも、製品影響のあるパターンも、同条件で検査していることになり、検査時間が長くなってしまう。
【０００７】
また、検査領域を制限しようとした場合は、チップ単位や全検査領域に対しての割合指定になってしまうため、本来、検査を行いたいチップやパターンが検査できない状況になってしまう場合がある。
【０００８】
そこで、本発明の目的は、基板上のそれぞれのパターン群に対し効率的な検査を実施し、致命性のある欠陥を短時間で検出することができる技術を提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
すなわち、本発明による検査方法は、半導体基板（ウエハ）、フォトマスク、液晶表示板などの基板上に形成されたパターンの欠陥または基板上に付着した異物を検出する外観検査を行うものであり、パターン密度によってパターン群を認識し、パターン群ごとに検査割合を変えて外観検査を行う。
【００１２】
また、外観検査を行う際、パターン密度の高いパターン群または歩留まり影響のあるパターン群については検査割合を高くし、パターン密度の低いパターン群または歩留まり影響のないパターン群については検査割合を低くする。
【００１３】
また、パターン群を認識する際、基板表面に光を照射し基板表面からの反射光のコントラスト差を計測する。又は、基板表面に電子線を照射し得られる２次電子像のコントラスト差を計測する。
【００１４】
また、外観検査を行う際、パターン群ごとに検査感度を変える。
【００１５】
また、本発明による半導体装置の製造方法は、上記の検査方法を利用するものである。
【００１６】
なお、検査割合とは、検査領域に対して実際に検査を行う面積比率をいい、検査時のスキャン間隔に対応し、検査割合が高い場合はスキャン間隔が狭く、検査割合が低い場合はスキャン間隔が広くなる。検査割合が０％の場合は、対象となる検査領域については、実質的に検査されないことになる。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００１８】
（１）それぞれのバターン群に対して効率的な検査を実施し、短時間で致命性のある欠陥を検出することができる。
【００１９】
（２）歩留まり影響のある欠陥が効率的に検出できる。そのため、良品歩留まりが向上し、問題の早期発見や改善、対策に対するアクションが早く取れるようになる。
【００２０】
（３）短時間で検査が完了するため、サイクルタイムが向上し、より多くの製品を検査することができるようになる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は本発明の一実施の形態の検査方法および半導体装置の製造方法において、検査対象とされる半導体装置（チップ）の構成を示す図、図２は検査レシピの作成手順を示すフローチャート、図３はパターン群を認識する装置を示す概略構成図、図４はパターン群を認識する際のチップ内パターンスキャン方法を示す図、図５はチップ内におけるパターン群を任意に設定した様子を示す図、図６は図２における検査割合設定の詳細を示すフローチャート、図７は検査手順を示すフローチャートである。
【００２３】
本発明の一実施の形態である検査方法は、例えば、半導体基板（ウエハ）上に形成されたパターンの欠陥または半導体基板上に付着した異物を検出する外観検査を行う検査方法であり、半導体装置の製造工程において実施される。また、本実施の形態である半導体装置の製造方法は、当該検査方法を利用するものであり、成膜・レジスト塗布・露光・現像・エッチング・レジスト除去などのパターン形成工程や、検査工程、不純物導入工程、拡散工程などの複数の工程を繰り返すことによって実施される。
【００２４】
まず、図１により、本実施の形態において検査対象とされる半導体装置の製品チップ内構成の一例を説明する。本実施の形態の半導体装置は、例えばシステムＬＳＩなどの製品チップ１１とされ、パターン密度の低い（パターンが疎である）ダミーパターン群１２、パターン密度の高い（パターンが密である）メモリパターン群１３，１４、パターン密度が中程度の周辺回路パターン群１５，１６などの数種類のパターン群から構成され、一つの半導体基板（ウエハ）上に複数の製品チップ１１が形成されている。
【００２５】
次に、図２により、図３〜図５を参照しながら本実施の形態の検査方法および半導体装置の製造方法における検査レシピの作成手順を説明する。レシピは、ウエハ処理の制御を行うために、各処理装置へのプロセスシーケンスおよび制御パラメータに関する装置個別の処理プログラムまたは処理データである。検査レシピは以下の手順で作成される。まず、ステップＳ２１で、検査領域の設定を行う。例えば、チップ全体を検査領域として設定する。
【００２６】
次に、ステップＳ２２で自動／手動を判定し、自動の場合は、ステップＳ２３で光学系によりチップ内パターンをスキャンしパターン群を認識する。手動の場合は、ステップＳ２４で、任意のパターンをパターン群として設定する。
【００２７】
図３により、パターン群認識装置の構成およびパターン群認識方法を説明する。本実施の形態におけるパターン群認識装置は、（ａ）光学系によるものについては、図３（ａ）に示すように、光源３１、ハーフミラー３２、イメージセンサ３３などから構成され、ウエハ３４上に形成された製品チップ１１内のパターン群を認識する。パターン群認識の方法としては、光源３１から発した光３５をハーフミラー３２で反射させて、製品チップ１１の表面に光３５を照射し、チップ表面からの反射光３６をイメージセンサ３３で捕らえ、チップ表面からの反射光３６のコントラスト差を検出し領域を判断する。チップ表面のコントラスト検出用に、実検査（外観検査）に使用しない、別の光学系を用いることとする。この光学系は、低倍率、大画素、低倍率で充分であり、図４に矢印で示すように高速でチップ内をスキャンし、チップ表面のコントラスト差を計測する。４２はスキャンの進行イメージである。又、（ｂ）電子線によるものについては、図３（ｂ）に示すように、電子銃３７、検出器４０、映像変換器４１、イメージセンサ３３などから構成され、ウエハ３４上に形成された製品チップ１１内のパターン群を認識する。パターン群の認識方法としては、電子銃３７から照射した電子３８が製品チップ１１の表面に当り、そこから得られた２次電子３９を検出器４０で検出し、映像変換器４１により電子像化し、イメージセンサ３３でコントラスト差を認識し領域を判定する。パターン認識の高速化及び製品の静電破壊防止とチャージアップの防止のため、電子の印加電圧は低く、１スキャンの走査領域は広くする。パターン群を計測する方法は、図４に示すような自動スキャンによる方法がある。これは、パターン群のパターン面積の疎密を自動計測し認識する方法である。また、図５に示すように、ユーザ側で任意パターン５１を手動で設定することもできる。
【００２８】
上記パターン群の自動認識、手動設定後、それぞれのパターン群に対して検査条件を設定する。検査条件の設定としては、まず、ステップＳ２５で検査感度の設定を行う。このとき、パターン群ごとに検査感度を変えて設定を行ってもよい。そして、ステップＳ２６で、検査割合の設定を行い検査レシピが完成する。
【００２９】
図６により、検査割合設定（ステップＳ２６）の詳細を説明する。まず、ステップＳ６１で、パターン群を認識し、ステップＳ６２で、パターン密度を算出し、ステップＳ６３で、パターン群ごとに検査割合を設定する。検査割合は、パターン密度（％）に対しての自動設定と、手動による任意設定ができるものとする。ステップＳ６４で自動／手動を判定し、自動設定の場合は、ステップＳ６５で、パターン密度に対しパーセント指定を行う。すなわち、パターン密度の高いパターン群については検査割合を高くし、パターン密度の低いパターン群については検査割合を低くする。手動による任意設定の場合は、ステップＳ６６で、パターン群毎に任意でパーセント指定を行う。例えば、歩留まり影響のあるパターン群については検査割合を高くし、歩留まり影響のないパターン群については検査割合を低くする。そして、ステップＳ６７で、検査割合を決定する。
【００３０】
上記の検査レシピ完成後、外観検査を実施する。図７により、外観検査の手順を説明する。図の検査レシピによる検査条件設定後、検査を開始する。検査装置側では、ステップＳ７１で、パターン群別に検査割合を変えて検査を実行する。検査終了後、ステップＳ７２で、検査結果表示を行う。検査結果表示として、総欠陥表示とパターン群別欠陥表示がある。ステップＳ７３で、総欠陥／パターン群別を判定し、総欠陥の場合は総欠陥数を表示し（ステップＳ７４）、パターン群別の場合はパターン群ごとの欠陥数を表示する（ステップＳ７５）。
【００３１】
なお、検査割合に限らず、パターン群ごとに他の検査条件を変えて設定を行ってもよい。例えば、ショート系、オープン系など、パターン群により検出したい欠陥が異なる場合がある。検査感度などの検査条件をパターン群ごとに変えることにより、より致命性のある欠陥を検出することができるようになる。また、検査割合を０％とすることで、検査不要パターン群の設定ができ、さらに、検査時間を短縮することができる。
【００３２】
したがって、本実施の形態の検査方法および半導体装置の製造方法によれば、パターン密度の高低（パターンの疎密）によりパターン群を認識し、パターン群ごとに検査割合を自動的に設定し、または設定歩留まり影響の有無により検査割合を任意に設定することにより、それぞれのパターン群に対して効率的な検査を実施することができ、短期間で致命性のある欠陥を検出することができる。すなわち、一律に被検査対象を省略するのではなく、パターン密度の情報をもとに被検査領域を決定するため、より製品に合った検査設定となる。
【００３３】
また、歩留まり影響のある欠陥が効率的に検出することができるようになる。これにより、良品歩留まりが向上し、問題の早期発見や改善、対策に対するアクションが早く取れるようになる。また、検査が短時間で完了するため、サイクルタイムが短縮し、より多くの製品を検査することができるようになる。
【００３４】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３５】
例えば、前記実施の形態においては、半導体基板（ウエハ）について説明したが、これに限定されるものではなく、フォトマスクや液晶表示板などの基板についても適用可能である。
【産業上の利用可能性】
【００３６】
以上に述べたように、本願において開示される発明は、半導体装置などの工業製品の製造ラインについて適用可能であり、特に、様々なパターン群が混在するシステムＬＳＩなどの基板の外観検査については効果が大きい。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施の形態である検査方法および半導体装置の製造方法において、検査対象とされる半導体装置の構成を示す図である。
【図２】本発明の一実施の形態である検査方法および半導体装置の製造方法において、検査レシピの作成手順を示すフローチャートである。
【図３】（ａ）（ｂ）は、本発明の一実施の形態である検査方法および半導体装置の製造方法において、パターン群を認識する装置を示す概略構成図であり、（ａ）は光学系によるもの、（ｂ）は電子線によるものを示す。
【図４】本発明の一実施の形態である検査方法および半導体装置の製造方法において、パターン群を認識する際のチップ内パターンスキャン方法を示す図である。
【図５】本発明の一実施の形態である検査方法および半導体装置の製造方法において、チップ内におけるパターン群を任意に設定した様子を示す図である。
【図６】図２の検査割合設定の詳細を示すフローチャートである。
【図７】本発明の一実施の形態である検査方法および半導体装置の製造方法において、検査手順を示すフローチャートである。
【符号の説明】
【００３８】
１１  製品チップ
１２  ダミーパターン群
１３，１４  メモリパターン群
１５，１６  周辺回路パターン群
３１  光源
３２  ハーフミラー
３３  イメージセンサ
３４  ウエハ
３５  光
３６  反射光
３７  電子銃
３８  電子
３９  ２次電子
４０  検出器
４１  映像変換器
４２  スキャンの進行イメージ
５１  任意パターン
【図１】
2005209715.tif 000003
【図２】
2005209715.tif 000004
【図３】
2005209715.tif 000005
【図４】
2005209715.tif 000006
【図５】
2005209715.tif 000007
【図６】
2005209715.tif 000008
【図７】
2005209715.tif 000009