(57)【要約】【課題】半導体装置の高密度実装化と電気的特性の向上を図る。【解決手段】複数のランド２３ｄが設けられた多層配線基板と、前記多層配線基板の表面層に格子状に整列して配置されたランド２３ｄとフリップチップ接続された半導体チップと、前記多層配線基板と前記半導体チップの間に配置された複数の金バンプと、前記多層配線基板に設けられた複数のはんだボールと、前記金バンプの周囲に配置され、かつアンダーフィル封止によって形成された封止部とからなり、前記多層配線基板におけるフリップチップ接続用の複数のランド２３ｄが、複数種類のランド径からなるとともに、複数種類のピッチで設けられていることにより、有効ピン数を増やしてＢＧＡの高密度実装化と電気的特性の向上を図る。【選択図】    図８
2005012037.tif 000002
【特許請求の範囲】
【請求項１】
それぞれに複数の端子が設けられた複数の配線層を有する多層配線基板と、
前記多層配線基板の表面層に整列して配置された前記端子とフリップチップ接続された半導体チップと、
前記多層配線基板と前記半導体チップの間に配置された複数の突起電極と、
前記半導体チップと電気的に接続され、前記多層配線基板に設けられた複数の外部端子とを有し、
前記多層配線基板は、前記端子と前記外部端子とを接続する引き出し用配線を前記端子間に通す第１端子列と、前記引き出し用配線を前記端子間に通さない第２端子列とを前記複数の配線層の何れかに有しており、前記第１端子列の端子間ピッチが、前記第２端子列の端子間ピッチより大きく形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、前記多層配線基板の表面層に設けられたフリップチップ接続用の前記複数の端子は円形端子であり、前記複数の円形端子は複数種類のピッチで配置され、さらに複数種類の直径からなることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、前記多層配線基板の表面層に配置されたフリップチップ接続用の前記複数の端子は円形端子であり、前記円形端子において、内層の前記引き出し用配線とビアを介して接続する前記円形端子の直径は、前記表面層に配置された前記引き出し用配線と接続する前記円形端子の直径より大きいことを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、前記半導体チップの外側周囲に前記複数の外部端子が配置されていることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置であって、前記半導体チップの外側周囲と内側とに前記複数の外部端子が配置されていることを特徴とする半導体装置。
【請求項６】
それぞれに複数の円形端子が設けられた複数の配線層を有する多層配線基板と、
前記多層配線基板の表面層に格子状に配置された前記円形端子とフリップチップ接続された半導体チップと、
前記多層配線基板と前記半導体チップの間に配置された複数の突起電極と、
前記半導体チップと電気的に接続され、前記多層配線基板に設けられた複数の外部端子とを有し、
前記多層配線基板では、前記表面層において格子状に配置された前記円形端子と、各配線層の前記引き出し用配線との接続が、格子状の配列の複数列ずつに対して各配線層で行われていることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置であって、前記円形端子と前記引き出し用配線との接続が、前記円形端子の格子状の配列の２列ずつに対して各配線層で行われていることを特徴とする半導体装置。
【請求項８】
それぞれに複数の円形端子が設けられた複数の配線層を有する多層配線基板と、
前記多層配線基板の表面層に整列して配置された前記円形端子とフリップチップ接続された半導体チップと、
前記多層配線基板と前記半導体チップの間に配置された複数の突起電極と、
前記半導体チップと電気的に接続され、前記多層配線基板に設けられた複数の外部端子とを有し、
前記多層配線基板の表面層に配置されたフリップチップ接続用の前記複数の円形端子において、内層の前記引き出し用配線とビアを介して接続する前記円形端子の直径は、前記表面層に配置された前記引き出し用配線と接続する前記円形端子の直径より大きいことを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置であって、前記内層の前記引き出し用配線と前記ビアを介して接続する前記円形端子と、前記表面層に配置された前記引き出し用配線と接続する前記円形端子とは、同じ大きさの円形の開口部を有した絶縁膜によってそれぞれ覆われており、それぞれの前記円形端子上に前記開口部が配置されていることを特徴とする半導体装置。
【請求項１０】
それぞれに複数の円形端子が設けられた複数の配線層を有する多層配線基板と、
前記多層配線基板の表面層に整列して配置された前記円形端子とフリップチップ接続された半導体チップと、
前記多層配線基板と前記半導体チップの間に配置された複数の突起電極と、
前記半導体チップと電気的に接続され、前記多層配線基板のチップ搭載側の面に複数列でリング状に設けられた複数の外部端子とを有し、
前記多層配線基板において、前記表面層でリング状に複数列に配置された外部端子接続用の円形端子のうち最内周列の前記円形端子は、前記表面層の前記引き出し用配線によってフリップチップ接続用の前記円形端子と接続していることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にフリップチップ接続によって半導体チップが搭載された半導体装置に適して有効な技術に関する。
【０００２】
【従来の技術】
従来、再配置配線によりチップ上に形成された電極を介して搭載基板にフリップチップ実装する構成では、チップと基板の接続部の電極配置をチップ中央よりも周辺部においてピッチを広げた構成とし、さらに配線を通す電極間ピッチを配線を通さない電極間ピッチより広くしている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００３−７７５０号公報（図６）
【０００４】
【発明が解決しようとする課題】
本発明者は、高密度実装の半導体装置として主流となっているフリップチップ接続構造の半導体装置について検討した結果、以下に示すような問題点を見出した。
【０００５】
すなわち、フリップチップ接続構造の半導体装置では、配線設計の制約からビルドアップ工法による基板を採用することが多いが、ビルドアップ工法による基板はコストが高いことが問題である。
【０００６】
これに対して、比較的コストの安いサブトラ工法による基板を採用しようとすると、微細配線加工ができないため、チップの電気的接続がワイヤボンディング方式となるが、ワイヤボンディング方式では半導体装置の小型・薄型化に限界があるとともに、電気的特性もフリップチップ接続に比較して劣るという問題が発生する。
【０００７】
さらに、フリップチップ接続では、接続可能なパッドピッチに限界があるため、多ピンで、かつ小チップの場合などに、単にパッドピッチを小さくすれば良いという具合にはいかない。したがって、比較的小さな半導体チップで、かつ多ピンの場合でも、フリップチップ接続を行えるようにする技術が必要となる。
【０００８】
本発明の目的は、フリップチップ接続によって高密度実装化と電気的特性の向上を図る半導体装置を提供することにある。
【０００９】
本発明のその他の目的は、低コスト化を図る半導体装置を提供することにある。
【００１０】
さらに、本発明のその他の目的は、有効ピン数を増やすことを可能にする半導体装置を提供することにある。
【００１１】
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】
すなわち、本発明は、それぞれに複数の端子が設けられた複数の配線層を有する多層配線基板と、前記多層配線基板の表面層に整列して配置された前記端子とフリップチップ接続された半導体チップと、前記多層配線基板と前記半導体チップの間に配置された複数の突起電極と、前記半導体チップと電気的に接続され、前記多層配線基板に設けられた複数の外部端子とを有し、前記多層配線基板は、前記端子と前記外部端子とを接続する引き出し用配線を前記端子間に通す第１端子列と、前記引き出し用配線を前記端子間に通さない第２端子列とを前記複数の配線層の何れかに有しており、前記第１端子列の端子間ピッチが、前記第２端子列の端子間ピッチより大きく形成されているものである。
【００１４】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１５】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１６】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す断面図、図２は図１に示す半導体装置のフリップチップ接続部と基板の各配線層における引き出し用配線との接続状態の一例を示す拡大部分断面図、図３は図１に示す半導体装置に組み込まれる多層配線基板の表面層の配線引き回しの一例を示す平面図、図４は図１に示す半導体装置に組み込まれる多層配線基板の２層目の配線引き回しの一例を示す平面図、図５は図１に示す半導体装置に組み込まれる多層配線基板の３層目の配線引き回しの一例を示す平面図、図６は図１に示す半導体装置に組み込まれる多層配線基板の４層目の配線引き回しの一例を示す平面図、図７は図１に示す半導体装置に組み込まれる多層配線基板の表面層のランド配列の一例を示す平面図、図８は図７に示すフリップチップ接続用のランドの配置の詳細を示す拡大平面図、図９は図８に示す各ランドの直径とビアとの接続状態の一例を示す拡大部分斜視図、図１０は図８に示すランド配列における種々のランドピッチの一例を示す部分平面図、図１１は図１に示す半導体装置に組み込まれる半導体チップの主面のパッド配列の一例を示す平面図、図１２は図１１に示す半導体チップと多層配線基板との接続方法の一例を示す側面図、図１３は本実施の形態１の多層配線基板の表面層におけるソルダレジストの開口形状の一例を示す拡大部分平面図、図１４は図７に示す多層配線基板における各配線層の配線引き回しの規則の一例を示す平面図、図１５は図７に示す実施の形態１の多層配線基板に対する比較例の基板におけるランドの配列の一例を示す平面図、図１６は本発明の実施の形態１のファンアウト型の半導体装置に組み込まれる多層配線基板における各配線層の配線引き回しの規則の一例を示す平面図、図１７は本発明の実施の形態１のファンイン／アウト型の半導体装置に組み込まれる多層配線基板における各配線層の配線引き回しの規則の一例を示す平面図である。
【００１９】
図１に示す本実施の形態１の半導体装置は、半導体チップ２１がフリップチップ接続によって多層配線基板２３に接続されたＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）２２である。
【００２０】
その際、半導体チップ２１の主面２１ａには、格子状に整列して配置された図２に示すような複数の表面電極であるパッド２１ｂが設けられており、さらにこれらのパッド２１ｂにはフリップチップ接続を行うための突起電極である金バンプ２１ｃが設けられている。
【００２１】
本実施の形態１のＢＧＡ２２は、小型で比較的ピン数の多い半導体チップ２１が搭載されたものであり、例えば、ロジック／ＡＳＩＣ回路を有した半導体チップ２１などである。
【００２２】
その際、チップ上のパッドピッチは狭ピッチ化が進んでおり、半導体チップ２１の主面２１ａの周縁部にパッド２１ｂを配置するペリフェラル配列では、狭ピッチ化とともにさらにピン数が増えた場合、フリップチップ接続には接続可能なパッドピッチに限界があるためフリップチップ接続が不可能になる。そこで、フリップチップ接続を可能にするために、チップ上のパッド配列を再配線によってペリフェラル配列から図１１に示すようにアレイ状（格子状）に再配置し、フリップチップ接続可能なパッドピッチとするものである。
【００２３】
したがって、本実施の形態１のＢＧＡ２２は、低コスト化のためにサブトラ工法によって製造された多層配線基板２３を採用し、この基板にフリップチップ接続によって半導体チップ２１を搭載した構造を有するものであり、サブトラ工法の基板設計ルールとの適合性を考慮して効率の良い配線の引き回しを実現した多層配線基板２３が組み込まれたものである。
【００２４】
図１に示すＢＧＡ２２の構造について説明すると、それぞれに複数のランド（円形端子）２３ｄが設けられた複数の配線層を有する多層配線基板２３と、多層配線基板２３の表面層２３ａに格子状に整列して配置されたランド２３ｄとフリップチップ接続された半導体チップ２１と、多層配線基板２３と半導体チップ２１の間に配置された複数の突起電極である金バンプ２１ｃと、半導体チップ２１と電気的に接続され、かつ多層配線基板２３にリング状に設けられた複数の外部端子であるはんだボール２４と、多層配線基板２３と半導体チップ２１との間でフリップチップ接続部である金バンプ２１ｃの周囲に配置され、かつアンダーフィル封止によって形成された封止部２５とからなる。
【００２５】
なお、アンダーフィル封止は、多層配線基板２３の裏面２３ｂ側から多層配線基板２３に設けられた貫通孔２３ｃを介して封止用樹脂を注入して行ったものであり、これによって封止部２５が形成される。
【００２６】
また、ＢＧＡ２２は、多層配線基板２３のチップ搭載側の面と反対側の面に、外部端子である複数のはんだボール２４が複数列でリング状に配置されている。すなわち、多層配線基板２３の裏面２３ｂに複数のあるはんだボール２４が設けられている。
【００２７】
その際、複数のはんだボール２４は、全て半導体チップ２１の外側周囲に配置されており、このようなＢＧＡ２２をファンアウト型のＢＧＡ２２と呼ぶ。
【００２８】
また、多層配線基板２３は、図３に示すようにフリップチップ接続用のランド２３ｄとはんだボール接続用のランド２３ｄとを電気的に接続する引き出し用配線２３ｅを各配線層に有しており、さらに、図１４に示すようにフリップチップ接続用のランド２３ｄ間に引き出し用配線２３ｅを通す第１ランド列（第１端子列）２３ｇと、引き出し用配線２３ｅをフリップチップ接続用のランド２３ｄ間に通さない第２ランド列（第２端子列）２３ｈとを前記複数の配線層の何れかに有しており、その際、第１ランド列２３ｇのランド２３ｄ間ピッチが、第２ランド列２３ｈのランド２３ｄ間ピッチより大きく形成されている（例えば、図８に示すピッチｂ＞ピッチｃ）。
【００２９】
すなわち、本実施の形態１のＢＧＡ２２に組み込まれる多層配線基板２３の表面層２３ａに配置されたフリップチップ接続用の複数のランド２３ｄは、図８に示すように複数種類のピッチで配置されている。
【００３０】
さらに、多層配線基板２３の表面層２３ａに配置されたフリップチップ接続用の複数のランド２３ｄにおいて、図９に示すように内層（２層目、３層目、４層目）の引き出し用配線２３ｅとビア２３ｆを介して接続するランド２３ｄの直径（Ｂ）は、表面層２３ａ（１層目）に配置された引き出し用配線２３ｅと直接接続するランド２３ｄの直径（Ａ）より大きい。
【００３１】
例えば、（Ｂ）＝２５０μｍ、（Ａ）＝２００μｍであり、（Ｂ）＞（Ａ）となる。
【００３２】
なお、内層の引き出し用配線２３ｅと接続するビア２３ｆのビア間ピッチ（ｄ）は、例えば、（ｄ）＝３００μｍであり、さらに、表面層２３ａに配置された引き出し用配線２３ｅのライン（Ｐ：線幅）／スペース（Ｑ）は、例えば、（Ｐ）＝４０μｍ、（Ｑ）＝４０μｍである。
【００３３】
このように本実施の形態１の多層配線基板２３の表面層２３ａに設けられたフリップチップ接続用の複数のランド２３ｄは、複数種類のピッチで配置され、さらに複数の直径からなる。
【００３４】
次に、図２〜図６に示す多層配線基板２３における各配線層ごとのフリップチップ接続用のランド２３ｄからはんだボール接続用のランド２３ｄへの配線の引き出し方法について説明する。
【００３５】
図２に示すような配線層が４層設けられた多層配線基板２３の場合、多層配線基板２３の表面層２３ａにおいてフリップチップ接続用の格子状に配置されたランド２３ｄと、各配線層の引き出し用配線２３ｅとの接続を、フリップチップ接続用の格子状配列のランド２３ｄの２列ずつに対して行うことが好ましい。
【００３６】
すなわち、図３に示すように、１層目（表面層２３ａ）において、フリップチップ接続用の格子状配列のランド２３ｄのうち外側２列それぞれのランド２３ｄと引き出し用配線２３ｅとを接続してこれらの引き出し用配線２３ｅを所定のはんだボール接続用のランド２３ｄに接続する。
【００３７】
続いて、図４に示すように、２層目において、フリップチップ接続用の格子状配列のランド２３ｄのうち外側から３列目と４列目それぞれのランド２３ｄと引き出し用配線２３ｅとを接続してこれらの引き出し用配線２３ｅを所定のはんだボール接続用のランド２３ｄに接続する。
【００３８】
さらに、図５に示すように、３層目において、フリップチップ接続用の格子状配列のランド２３ｄのうち外側から５列目と６列目それぞれのランド２３ｄと引き出し用配線２３ｅとを接続してこれらの引き出し用配線２３ｅを所定のはんだボール接続用のランド２３ｄに接続する。
【００３９】
最後に、図６に示すように、４層目において、フリップチップ接続用の格子状配列のランド２３ｄのうち内側２列の一部のランド２３ｄと引き出し用配線２３ｅとを接続してこれらの引き出し用配線２３ｅを所定のはんだボール接続用のランド２３ｄに接続する。
【００４０】
ただし、各配線層において、はんだボール接続用のランド２３ｄには引き出し用配線２３ｅと接続しないノンコンタクトのランド２３ｄもある。
【００４１】
このように多層配線基板２３において、フリップチップ接続用の格子状に配置されたランド２３ｄと、各配線層の引き出し用配線２３ｅとの接続を、配線層の層数に応じて、フリップチップ接続用の格子状配列のランド２３ｄの複数列ずつ、例えば、２列ずつに対して行うことにより、効率良く配線を引き回すことができる。
【００４２】
次に、サブトラ工法による多層配線基板２３を採用した際の基板の設計ルールとの適合性を考慮したランドピッチ、ランド径および配線の引き回しについて説明する。
【００４３】
図７は、多層配線基板２３の表面層２３ａにおけるフリップチップ接続用と、はんだボール接続用のそれぞれのランド２３ｄの配列を示したものであり、図８はフリップチップ接続用のランド２３ｄの配列のみを拡大して示したものである。なお、はんだボール接続用のランド２３ｄに対しては、基板の裏面２３ｂ側においてはんだボール２４が接続される。
【００４４】
図８に示すように本実施の形態１のＢＧＡ２２では、多層配線基板２３のフリップチップ接続用のランド２３ｄの数を、サブトラ工法による多層配線基板２３を採用した際の基板の設計ルールとの適合性を考慮して最大限増やした状態となっている。
【００４５】
すなわち、ランド径とランド間ピッチそれぞれを複数種類設定している。
【００４６】
まず、ランド径については、図９に示すように、内層（２層目、３層目、４層目）の引き出し用配線２３ｅとビア２３ｆを介して接続するランド２３ｄと、表面層２３ａ（１層目）に配置された引き出し用配線２３ｅと直接接続するランド２３ｄの２種類の大きさが有り、内層の引き出し用配線２３ｅとビア２３ｆを介して接続するランド２３ｄの直径（Ｂ）は、表面層２３ａの引き出し用配線２３ｅと直接接続するランド２３ｄの直径（Ａ）より大きい。例えば、（Ｂ）＝２５０μｍ、（Ａ）＝２００μｍであり、（Ｂ）＞（Ａ）となる。
【００４７】
なお、表面層２３ａの引き出し用配線２３ｅと直接接続する直径の小さい方のランド２３ｄは、格子状に配置されたフリップチップ接続用のランド２３ｄのうち、外側２列に配置されている。つまり、図８に示すように、フリップチップ接続用の格子状のランド２３ｄにおいて外側２列全てが直径の小さなランド２３ｄとなっている。
【００４８】
また、ランド間ピッチについては、図８に示す例では、縦横のピッチを合わせて全部で（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ），（ｇ），（ｈ），（ｉ），（ｊ），（ｋ）  の１１箇所８種類のピッチを設定している。まず、各配線層ごとに接続される２列のうち、外側の列は、１本配線を通せるピッチ（ｂ）で配置されるのに対し、内側の列は、ランド２３ｄが配置できる最小のピッチ（ｃ）で配置できるため、外側の列より内側の列が狭ピッチで配置される。
【００４９】
また、内層の引き出し用配線２３ｅとビア２３ｆを介して接続するランド２３ｄの直径（Ｂ）は、表面層２３ａの引き出し用配線２３ｅと直接接続するランド２３ｄの直径（Ａ）より大きいため、外周２列（ａ）は内側の列（ｂ）より狭ピッチで配置できる。
【００５０】
さらに、各列間は、ランド２３ｄを配置可能な最小ピッチ（ｄ）で配置できる。
【００５１】
これらにより、（ａ），（ｂ），（ｃ），（ｄ）  のピッチが決定され、さらに、各ランド列の中央付近にランド２３ｄの位置が中心線上または中心線に対して対称になるように配置して（ｅ），（ｆ），（ｇ），（ｈ），（ｉ），（ｊ），（ｋ）  のピッチを決める。
【００５２】
例えば、６ｍｍ×６ｍｍの大きさの半導体チップ２１では、図１０に示すように、（ａ）  ＝３２０μｍ、（ｂ）  ＝３７０μｍ、（ｃ）  ＝３００μｍ、（ｄ）  ＝３００μｍ、（ｅ）  ＝３３０μｍ、（ｆ）  ＝３７０μｍ、（ｇ）  ＝５５０μｍ、（ｈ）  ＝３２５μｍ、（ｉ）  ＝４１５μｍ、（ｊ）  ＝３２５μｍ、（ｋ）  ＝３２５μｍなどとなる。
【００５３】
このように、サブトラ工法による低コストの多層配線基板２３を採用した場合であっても、基板設計ルールとの適合性を考慮した上でフリップチップ接続用のランド２３ｄの数を増やすことができる。
【００５４】
その結果、フリップチップ接続用のランド２３ｄの増加により、小チップや多ピンのＢＧＡ２２に対してもさらに高密度実装が可能になるとともに、ＢＧＡ２２の電気的特性の向上を図ることができる。
【００５５】
また、フリップチップ接続においてもサブトラ工法による多層配線基板２３を用いることが可能になるため、図１１および図１２に示すように、格子状に金バンプ２１ｃが設けられた半導体チップ２１を多層配線基板２３にフリップチップ接続するＢＧＡ２２の低コスト化を図ることができる。
【００５６】
さらに、フリップチップ接続用のランド２３ｄの数を増やすことができるため、有効ピン数を増やすことが可能になり、ＢＧＡ２２の性能向上を図ることができる。
【００５７】
ここで、図８に示すフリップチップ接続用のランド配列のように、複数種類のランド径とランド間ピッチで各ランド２３ｄを配置することにより、フリップチップ接続用のランド２３ｄを３２０個配置可能にできる。
【００５８】
これに対して、図１５の比較例に示すように、同サイズのチップにおいて１種類のランド径とランド間ピッチで各ランド２３ｄを配置した場合、ランド２３ｄの配置可能な数は２２５個であり、本実施の形態１のＢＧＡ２２は、配置可能なランド数を９５個増やすことができる。
【００５９】
したがって、フリップチップ接続用の有効ピン数を増やすことができる。
【００６０】
また、多層配線基板２３では、図９および図１３に示すように、内層の引き出し用配線２３ｅとビア２３ｆを介して接続するランド２３ｄと、表面層２３ａに配置された引き出し用配線２３ｅと直接接続するランド２３ｄとは、同じ大きさの円形の開口部２３ｊを有したソルダレジスト（絶縁膜）２３ｉによってそれぞれ覆われており、それぞれのランド２３ｄ上に前記開口部２３ｊが配置されている。
【００６１】
すなわち、内層の引き出し用配線２３ｅとビア２３ｆを介して接続するランド２３ｄと、表面層２３ａに配置された引き出し用配線２３ｅと直接接続するランド２３ｄとでは、ランド径は異なっているが、ソルダレジスト２３ｉの開口部２３ｊによるフリップチップ接続用の端子露出部の大きさは同じ円形の大きさとなっている。
【００６２】
これにより、ランド２３ｄの大きさが異なっていても、金バンプ２１ｃによる各バンプごとのフリップチップ接続部の接続強度の安定化を図ることができ、さらに、金バンプ２１ｃの接続不良の発生を防止することができる。
【００６３】
次に、図１４に示すＢＧＡ２２の多層配線基板２３における各配線層ごとのフリップチップ接続用の各ランド２３ｄと、はんだボール接続用の各ランド２３ｄとの配線の引き回しについて説明する。
【００６４】
なお、図１４では、多層配線基板２３の各配線層において、基板主面に対して１／４の範囲のみの配線の引き回しを示しているが、ＢＧＡ２２の多層配線基板２３では、この配線の引き回しが全周に亘って形成されている。
【００６５】
まず、配線層の１層目（表面層２３ａ）では、格子状に配置されたフリップチップ接続用のランド２３ｄのうち、最外周の第１ランド列２３ｇのランド２３ｄと最外周から２列目（第２ランド列２３ｈ）までのランド２３ｄを引き出し用配線２３ｅによって引き出してはんだボール接続用の最内周１列とその外側列のランド２３ｄと接続する。
【００６６】
その際、フリップチップ接続用の最外周の２列のランド２３ｄは、ビア２３ｆを介さず直接引き出し用配線２３ｅと接続するランド２３ｄであるため、ランド径を小さくしているとともに、ランド間ピッチも最小の狭ピッチとしている。ただし、最外周の第１ランド列２３ｇのランド間には配線を１本配置している。また、フリップチップ接続用の最外周から３列目以降のランド２３ｄは、ビア２３ｆを介して次層に接続しており、その際のランド径はビア２３ｆと接続しているため最外周２列より大きい。
【００６７】
続いて、配線層の２層目では、フリップチップ接続用の最外周から３，４列目を引き出してはんだボール接続用の所定のランド２３ｄと接続する。
【００６８】
３列目（第１ランド列２３ｇ）は、ランド間に配線１本を配置可能なピッチとする。さらに、４列目（第２ランド列２３ｈ）は、ランド間に配線を通す必要がないため、最小のスペースのみで配置する。したがって、３列目（第１ランド列２３ｇ）のランド間ピッチ＞４列目（第２ランド列２３ｈ）のランド間ピッチとなる。
【００６９】
続いて、配線層の３層目では、最外周から５，６列目を引き出す。
【００７０】
５列目（第１ランド列２３ｇ）は、ランド間に配線１本を配置可能なピッチとする。さらに、６列目（第２ランド列２３ｈ）は、ランド間に配線を通す必要がないため、最小のスペースのみで配置する。したがって、５列目（第１ランド列２３ｇ）のランド間ピッチ＞６列目（第２ランド列２３ｈ）のランド間ピッチとなる。
【００７１】
続いて、配線層の４層目では、最外周から７，８列目を引き出す。
【００７２】
７列目は、ランド間に配線１本を配置可能なピッチとする。さらに、８列目は、ランド間に配線を通す必要がないため、最小のスペースのみで配置する。したがって、７列目のランド間ピッチ＞８列目のランド間ピッチとなる。
【００７３】
このようにして、各配線層ごとにフリップチップ接続用の各ランド２３ｄと、はんだボール接続用の各ランド２３ｄとを引き出し用配線２３ｅによって接続する。
【００７４】
次に、本実施の形態１の変形例について説明する。
【００７５】
図１６および図１７は、ファンアウト型とファンイン／アウト型のそれぞれの配線の引き回し方法について示すものである。
【００７６】
ファンアウト型は、複数の外部端子が、全て半導体チップ２１の外側周囲に配置されている構造の半導体装置であり、一方、ファンイン／アウト型は、複数の外部端子が基板の裏面側において半導体チップ２１の内側領域と外側周囲とに跨がって配置されている構造の半導体装置である。
【００７７】
図１６はファンアウト型の半導体装置、図１７はファンイン／アウト型の半導体装置についてそれぞれ多層配線基板２３における各配線層ごとのフリップチップ接続用の各ランド２３ｄと、はんだボール接続用の各ランド２３ｄとの配線の引き回しを示している。
【００７８】
なお、図１６および図１７の多層配線基板２３の各配線層において、基板主面に対して１／４の範囲のみの配線の引き回しを示しているが、半導体装置の多層配線基板２３では、この配線の引き回しが全周に亘って形成されている。
【００７９】
まず、図１６に示すファンアウト型の配線の引き回しについて説明すると、配線層の１層目（表面層２３ａ）では、格子状に配置されたフリップチップ接続用のランド２３ｄのうち、最外周の第１ランド列２３ｇのランド２３ｄと最外周から２列目（第２ランド列２３ｈ）までのランド２３ｄを引き出し用配線２３ｅによって引き出してはんだボール接続用の最外周２列の所定のランド２３ｄに接続する。
【００８０】
その際、フリップチップ接続用の最外周の２列のランド２３ｄは、ビア２３ｆを介さず直接引き出し用配線２３ｅと接続するランド２３ｄであるため、ランド径を小さくしているとともに、ランド間ピッチも最小の狭ピッチとしている。ただし、最外周の第１ランド列２３ｇのランド間には配線を１本配置している。また、最外周から３列目以降のフリップチップ接続用のランド２３ｄは、ビア２３ｆを介して次層に接続しており、その際のランド径はビア２３ｆと接続しているため最外周２列より大きい。
【００８１】
続いて、配線層の２層目では、フリップチップ接続用の最外周から３，４列目を引き出し、はんだボール接続用の最外周から２，３列目と接続する。フリップチップ接続用の３列目（第１ランド列２３ｇ）は、ランド間に配線１本を配置可能なピッチとする。さらに、４列目（第２ランド列２３ｈ）は、ランド間に配線を通す必要がないため、最小のスペースのみで配置する。したがって、３列目（第１ランド列２３ｇ）のランド間ピッチ＞４列目（第２ランド列２３ｈ）のランド間ピッチとなる。
【００８２】
続いて、配線層の３層目では、フリップチップ接続用の最外周から５，６列目を引き出し、はんだボール接続用の最外周から３，４列目と接続する。フリップチップ接続用の５列目（第１ランド列２３ｇ）は、ランド間に配線１本を配置可能なピッチとする。さらに、６列目（第２ランド列２３ｈ）は、ランド間に配線を通す必要がないため、最小のスペースのみで配置する。したがって、５列目（第１ランド列２３ｇ）のランド間ピッチ＞６列目（第２ランド列２３ｈ）のランド間ピッチとなる。
【００８３】
続いて、配線層の４層目では、フリップチップ接続用の最外周から７，８列目を引き出し、はんだボール接続用の最外周から４列目と接続する。フリップチップ接続用の７列目は、ランド間に配線１本を配置可能なピッチとする。さらに、８列目は、ランド間に配線を通す必要がないため、最小のスペースのみで配置する。したがって、７列目のランド間ピッチ＞８列目のランド間ピッチとなる。
【００８４】
このように各配線層ごとにフリップチップ接続用の各ランド２３ｄと、はんだボール接続用の各ランド２３ｄとを引き出し用配線２３ｅによって接続してファンアウト型の半導体装置の配線の引き回し完了となる。
【００８５】
次に、図１７に示すファンイン／アウト型の配線の引き回しについて説明すると、配線層の１層目（表面層２３ａ）では、格子状に配置されたフリップチップ接続用のランド２３ｄのうち、最外周の第１ランド列２３ｇのランド２３ｄと最外周から２列目（第２ランド列２３ｈ）までのランド２３ｄを引き出し用配線２３ｅによって引き出してはんだボール接続用の最外周１，２，３列の所定のランド２３ｄに接続する。
【００８６】
その際、フリップチップ接続用の最外周の２列のランド２３ｄは、ビア２３ｆを介さず直接引き出し用配線２３ｅと接続するランド２３ｄであるため、ランド径を小さくしているとともに、ランド間ピッチも最小の狭ピッチとしている。ただし、最外周の第１ランド列２３ｇのランド間には配線を１本配置している。また、最外周から３列目以降のフリップチップ接続用のランド２３ｄは、ビア２３ｆを介して次層に接続しており、その際のランド径はビア２３ｆと接続しているため最外周２列より大きい。
【００８７】
続いて、配線層の２層目では、フリップチップ接続用の最外周から３，４列目を引き出し、はんだボール接続用の最外周から３，４列目と接続する。その際、はんだボール接続用のランド２３ｄの４列目以降はチップ下に配置されてファンイン配置となるが、フリップチップ接続は１層目で行われるため、はんだボール２４のファンイン配置が可能になる。
【００８８】
この場合も、フリップチップ接続用の３列目（第１ランド列２３ｇ）は、ランド間に配線１本を配置可能なピッチとする。さらに、４列目（第２ランド列２３ｈ）は、ランド間に配線を通す必要がないため、最小のスペースのみで配置する。したがって、３列目（第１ランド列２３ｇ）のランド間ピッチ＞４列目（第２ランド列２３ｈ）のランド間ピッチとなる。
【００８９】
続いて、配線層の３層目では、フリップチップ接続用の最外周から４，５，６列目を引き出し、はんだボール接続用の最外周から５，６列目と接続する。フリップチップ接続用の４，５列目のランド２３ｄは、ランド間に配線１本を配置可能なピッチとする。
【００９０】
続いて、配線層の４層目では、フリップチップ接続用の最外周から５，６列目を引き出し、はんだボール接続用の最外周から６列目と接続する。なお、フリップチップ接続用の７，８列目は、ノンコンタクトピンであり、引き出し用配線２３ｅと接続はしない。
【００９１】
このように各配線層ごとにフリップチップ接続用の各ランド２３ｄと、はんだボール接続用の各ランド２３ｄとを引き出し用配線２３ｅによって接続してファンイン／アウト型の半導体装置の配線の引き回し完了となる。
【００９２】
（実施の形態２）
図１８は本発明の実施の形態２の半導体装置の構造の一例を示す断面図、図１９は図１８に示す半導体装置に組み込まれる多層配線基板における各配線層の配線引き回しの規則の一例を示す平面図、図２０は本発明の実施の形態２の変形例の半導体装置の構造を示す断面図である。
【００９３】
本実施の形態２の半導体装置は、外部端子である複数のはんだボール２４が多層配線基板２３のチップ搭載側の面と同一の面の半導体チップ２１の外側周囲に設けられている構造のＢＧＡ２６である。
【００９４】
すなわち、ＢＧＡ２６は、図１８に示すように半導体チップ２１と複数のはんだボール２４とが多層配線基板２３の同一の面に設けられており、このようなＢＧＡ２６において、図１９に示すように多層配線基板２３の内層に電源用のベタ配線である電源プレーン２３ｋが設けられている場合の各配線層ごとの配線の引き回しについて説明する。
【００９５】
なお、図１９の多層配線基板２３の各配線層において、基板主面に対して１／４の範囲のみの配線の引き回しを示しているが、半導体装置の多層配線基板２３では、この配線の引き回しが全周に亘って形成されている。
【００９６】
まず、配線層の１層目（表面層２３ａ）では、格子状に配置されたフリップチップ接続用のランド２３ｄのうち、最外周の第１ランド列２３ｇのランド２３ｄと最外周から２列目（第２ランド列２３ｈ）までのランド２３ｄを引き出し用配線２３ｅによって引き出してはんだボール接続用の最外周と最内周の所定のランド２３ｄに接続する。
【００９７】
その際、フリップチップ接続用の最外周の２列のランド２３ｄは、ビア２３ｆを介さず直接引き出し用配線２３ｅと接続するランド２３ｄであるため、ランド径を小さくしているとともに、ランド間ピッチも最小の狭ピッチとしている。ただし、最外周の第１ランド列２３ｇのランド間には配線を１本配置している。また、最外周から３列目以降のフリップチップ接続用のランド２３ｄは、ビア２３ｆを介して次層に接続しており、その際のランド径はビア２３ｆと接続しているため最外周２列より大きい。
【００９８】
続いて、配線層の２層目では、フリップチップ接続用の最外周から３列目（第１ランド列２３ｇ）と４列目（第２ランド列２３ｈ）を引き出し、はんだボール接続用の最外周から２，３列目と接続する。その際、フリップチップ接続用の３列目（第１ランド列２３ｇ）は、ランド間に配線１本を配置可能なピッチとする。さらに、４列目（第２ランド列２３ｈ）は、ランド間に配線を通す必要がないため、最小のスペースのみで配置する。したがって、３列目（第１ランド列２３ｇ）のランド間ピッチ＞４列目（第２ランド列２３ｈ）のランド間ピッチとなる。
【００９９】
なお、２層目には電源プレーン２３ｋが設けられているが、フリップチップ接続用のランド間の間隔が狭く、電源プレーン２３ｋに接続しないランド２３ｄとのクリアランスが確保できないため、フリップチップ接続用のランド２３ｄを囲むように電源プレーン２３ｋが配置されている。
【０１００】
また、はんだボール接続用のランド２３ｄは電源プレーン２３ｋに接続しないランド２３ｄとのクリアランスが確保できるため、電源プレーン２３ｋを配置することが可能である。
【０１０１】
なお、２層目において配線が必要な場合にはＢＧＡ２６の４つのコーナにまとめて引き出すようにすると電源プレーン２３ｋが分断されずに済む。
【０１０２】
続いて、配線層の３層目では、フリップチップ接続用の最外周から５，６列目を引き出し、はんだボール接続用の最外周から２，３列目と接続する。その際、フリップチップ接続用の５列目（第１ランド列２３ｇ）は、ランド間に配線１本を配置可能なピッチとする。さらに、６列目（第２ランド列２３ｈ）は、ランド間に配線を通す必要がないため、最小のスペースのみで配置する。したがって、５列目（第１ランド列２３ｇ）のランド間ピッチ＞６列目（第２ランド列２３ｈ）のランド間ピッチとなる。
【０１０３】
なお、３層目にも電源プレーン２３ｋが設けられており、フリップチップ接続用のランド間の間隔が狭く、電源プレーン２３ｋに接続しないランド２３ｄとのクリアランスが確保できないため、フリップチップ接続用のランド２３ｄを囲むように電源プレーン２３ｋが配置されている。
【０１０４】
また、２層目と同様に、はんだボール接続用のランド２３ｄは電源プレーン２３ｋに接続しないランド２３ｄとのクリアランスが確保できるため、電源プレーン２３ｋを配置することが可能である。
【０１０５】
続いて、配線層の４層目では、フリップチップ接続用の最外周から６，７，８列目（一部５列目も含む）を引き出し、はんだボール接続用の最外周から１，２，３列目と接続する。なお、フリップチップ接続用の８列目の４ピンのうちの３ピンは、ノンコンタクトピンであり、引き出し用配線２３ｅと接続はしない。
【０１０６】
このように各配線層ごとにフリップチップ接続用の各ランド２３ｄと、はんだボール接続用の各ランド２３ｄとを引き出し用配線２３ｅによって接続してＢＧＡ２６の配線の引き回し完了となる。
【０１０７】
本実施の形態２のＢＧＡ２６のように、半導体チップ２１と複数のはんだボール２４とが多層配線基板２３の同一の面に設けられ、さらに多層配線基板２３の内層にベタ配線である電源プレーン２３ｋが設けられている場合であっても、図１９に示すように各配線層ごとに配線を引き回すことが可能であり、したがって、本実施の形態２のＢＧＡ２６においても、実施の形態１のＢＧＡ２２と同様の効果を得ることができる。
【０１０８】
図２０は本実施の形態２の変形例のＢＧＡ２７を示すものであり、ＢＧＡ２６と同様に格子状に配置されたフリップチップ接続用のランド２３ｄから引き出し用配線２３ｅを引き出す際に、各配線層ごとに２列ずつではなく、１列ずつ引き出す構造のＢＧＡ２７である。
【０１０９】
すなわち、多ピンの半導体装置の場合に、格子状に配置されたフリップチップ接続用のランド２３ｄの各列に応じた配線層が設けられた多層配線基板２３を用いた場合であり、図２０に示す構造では、多層配線基板２３が８層の配線層を有している。
【０１１０】
この場合であっても、各配線層ごとにフリップチップ接続用のランド２３ｄから１列ずつ引き出し用配線２３ｅを引き出してはんだボール接続用の所定のランド２３ｄに接続することにより、ＢＧＡ２７においてもＢＧＡ２６と同様の効果を得ることができる。
【０１１１】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１１２】
前記実施の形態１，２では、格子状に配置されたフリップチップ接続用のランド２３ｄから引き出し用配線２３ｅを引き出す際に、配線層ごとに１列または２列ずつ引き出す場合を説明したが、配線層ごとに引き出す列数は特に限定されるものではなく、ピン数やランド間ピッチ、あるいは多層配線基板２３の配線層数などに応じて種々変更可能なものである。
【０１１３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１１４】
多層配線基板が、円形端子と外部端子とを接続する引き出し用配線を円形端子間に通す第１円形端子列と、引き出し用配線を円形端子間に通さない第２円形端子列とを何れかの配線層に有しており、第１円形端子列の端子間ピッチが、第２円形端子列の端子間ピッチより大きいことにより、等ピッチでランドを配置した構造に比較して配置可能な円形端子の数を増やすことができる。これにより、小チップや多ピンの場合においてもサブトラ工法の多層配線基板を採用したフリップチップ接続が可能になり、高密度実装、電気的特性の向上および低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の構造の一例を示す断面図である。
【図２】図１に示す半導体装置のフリップチップ接続部と基板の各配線層における引き出し用配線との接続状態の一例を示す拡大部分断面図である。
【図３】図１に示す半導体装置に組み込まれる多層配線基板の表面層の配線引き回しの一例を示す平面図である。
【図４】図１に示す半導体装置に組み込まれる多層配線基板の２層目の配線引き回しの一例を示す平面図である。
【図５】図１に示す半導体装置に組み込まれる多層配線基板の３層目の配線引き回しの一例を示す平面図である。
【図６】図１に示す半導体装置に組み込まれる多層配線基板の４層目の配線引き回しの一例を示す平面図である。
【図７】図１に示す半導体装置に組み込まれる多層配線基板の表面層のランド配列の一例を示す平面図である。
【図８】図７に示すフリップチップ接続用のランドの配置の詳細を示す拡大平面図である。
【図９】図８に示す各ランドの直径とビアとの接続状態の一例を示す拡大部分斜視図である。
【図１０】図８に示すランド配列における種々のランドピッチの一例を示す部分平面図である。
【図１１】図１に示す半導体装置に組み込まれる半導体チップの主面のパッド配列の一例を示す平面図である。
【図１２】図１１に示す半導体チップと多層配線基板との接続方法の一例を示す側面図である。
【図１３】本実施の形態１の多層配線基板の表面層におけるソルダレジストの開口形状の一例を示す拡大部分平面図である。
【図１４】図７に示す多層配線基板における各配線層の配線引き回しの規則の一例を示す平面図である。
【図１５】図７に示す実施の形態１の多層配線基板に対する比較例の基板におけるランドの配列の一例を示す平面図である。
【図１６】本発明の実施の形態１のファンアウト型の半導体装置に組み込まれる多層配線基板における各配線層の配線引き回しの規則の一例を示す平面図である。
【図１７】本発明の実施の形態１のファンイン／アウト型の半導体装置に組み込まれる多層配線基板における各配線層の配線引き回しの規則の一例を示す平面図である。
【図１８】本発明の実施の形態２の半導体装置の構造の一例を示す断面図である。
【図１９】図１８に示す半導体装置に組み込まれる多層配線基板における各配線層の配線引き回しの規則の一例を示す平面図である。
【図２０】本発明の実施の形態２の変形例の半導体装置の構造を示す断面図である。
【符号の説明】
２１  半導体チップ
２１ａ  主面
２１ｂ  パッド
２１ｃ  金バンプ（突起電極）
２２  ＢＧＡ（半導体装置）
２３  多層配線基板
２３ａ  表面層
２３ｂ  裏面
２３ｃ  貫通孔
２３ｄ  ランド（円形端子）
２３ｅ  引き出し用配線
２３ｆ  ビア
２３ｇ  第１ランド列（第１端子列）
２３ｈ  第２ランド列（第２端子列）
２３ｉ  ソルダレジスト（絶縁膜）
２３ｊ  開口部
２３ｋ  電源プレーン
２４  はんだボール（外部端子）
２５  封止部
２６，２７  ＢＧＡ（半導体装置）
【図１】
2005012037.tif 000003
【図２】
2005012037.tif 000004
【図３】
2005012037.tif 000005
【図４】
2005012037.tif 000006
【図５】
2005012037.tif 000007
【図６】
2005012037.tif 000008
【図７】
2005012037.tif 000009
【図８】
2005012037.tif 000010
【図９】
2005012037.tif 000011
【図１０】
2005012037.tif 000012
【図１１】
2005012037.tif 000013
【図１２】
2005012037.tif 000014
【図１３】
2005012037.tif 000015
【図１４】
2005012037.tif 000016
【図１５】
2005012037.tif 000017
【図１６】
2005012037.tif 000018
【図１７】
2005012037.tif 000019
【図１８】
2005012037.tif 000020
【図１９】
2005012037.tif 000021
【図２０】
2005012037.tif 000022