(57)【要約】【課題】  レジストパターンの表層が硬化していても、このレジストパターンを確実に除去することができる半導体装置の製造方法及び半導体装置を提供する。【解決手段】  本発明に係る半導体装置の製造方法は、被処理層１の上に金属膜１２を形成する工程と、金属膜１２の上にフォトレジスト膜１３を形成する工程と、フォトレジスト膜１３をパターニングするとともに、金属膜１２をパターニングしてレジストパターンを形成する工程と、このレジストパターンを用いて被処理層１の一部にイオンを照射する工程と、金属膜１２を溶解することにより、フォトレジスト膜１３を被処理層１から剥離する工程とを具備する。【選択図】      図１
2005136122.tif 000002
【特許請求の範囲】
【請求項１】
被処理層の上に金属膜を形成する工程と、
前記金属膜の上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜をパターニングしてレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記金属膜をエッチングし、前記被処理層の一部を露出する工程と、
前記レジストパターンをマスクとして前記被処理層の一部にイオンを照射する工程と、
前記金属膜を溶解することにより、前記フォトレジスト膜を前記被処理層から剥離する工程と
を具備する半導体装置の製造方法。
【請求項２】
前記被処理層は、半導体基板、シリコン層、導電層又は絶縁層である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記イオンを照射する工程は、前記被処理層の一部にイオン注入する工程である請求項１に記載の半導体装置の製造方法。
【請求項４】
前記イオンを照射する工程は、前記被処理層の一部をドライエッチングする工程である請求項１に記載の半導体装置の製造方法。
【請求項５】
前記金属膜は、Ａｌ、Ｃｕ、Ｎｉ、Ｔｉ、Ｚｒ、Ｃｏ、Ｍｏ、Ｗ、Ｈｎ、Ｒｔ、及びＮｂのいずれかを含む請求項1〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記金属膜は、Ａｌ、Ｃｕ及びＮｉのいずれかを含み、
前記フォトレジスト膜を剥離する工程において、ハロゲン化アンモニウム塩含有液を用いて前記金属膜を溶解する請求項５に記載の半導体装置の製造方法。
【請求項７】
前記金属膜は、Ｔｉ、Ｚｒ、Ｃｏ、Ｍｏ、Ｗ、Ｈｎ、Ｒｔ、及びＮｂのいずれかを含み、
前記フォトレジスト膜を剥離する工程において、アンモニア過水又は硫酸過水を用いて前記金属膜を溶解する請求項５に記載の半導体装置の製造方法。
【請求項８】
前記フォトレジスト膜を除去した後、前記被処理層の表層を除去する工程をさらに具備する請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記被処理層はシリコン層であり、
前記被処理層の表層を除去する工程は、前記シリコン層の表層を酸化して酸化シリコン層を形成する工程と、前記酸化シリコン層を除去する工程とを具備する請求項８に記載の半導体装置の製造方法。
【請求項１０】
イオンを用いて一部が処理された被処理層を備えており、
前記被処理層は、レジストパターンを用いて前記一部が処理されており、
前記レジストパターンは、前記被処理層と前記レジストパターンとの間に設けられた金属膜を溶解させることにより前記被処理層から剥離されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関する。特に本発明は、表層が硬化したレジストパターンを確実に除去することができる半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
シリコン基板上にウェルを形成するときなど、半導体の製造工程において、レジストパターンで覆われた被処理層にイオンを照射して所望の部分にイオン注入を行う場合がある。図６の各図は、被処理層の一例であるシリコン基板の特定の部分にイオン注入層を形成する従来方法を示す断面図である。
【０００３】
まず図６（ａ）に示すように、シリコン基板２０１の上に酸化シリコン層２０２を熱酸化法により形成する。次いで酸化シリコン層２０２の上にフォトレジスト膜を形成し、このフォトレジスト膜を露光及び現像することにより、酸化シリコン層２０２の上にレジストパターン２０３を形成する。
【０００４】
次に図６（ｂ）に示すように、レジストパターン２０３をマスクとして酸化シリコン層２０２及びシリコン基板２０１にイオン注入を行い、イオン注入層２０４を形成する。このときレジストパターン２０３の表層２０３ａはイオンにさらされるため硬化する。次いで、シリコン基板２０１全体を８０℃〜１１０℃の硫酸溶液に浸漬することにより、レジストパターン２０３を酸化シリコン層２０２から除去する。このとき表層２０３ａの硬化が進んでいる場合は、酸素プラズマを用いて表層２０３ａを除去した後、硫酸溶液を用いてレジストパターン２０３を除去する。
レジストパターンを除去する技術は、例えば非特許文献１に記載されている。
【非特許文献１】「ＬＳＩハンドブック」オーム社，昭和５９年１１月３０日，ｐ．２５７  右欄
【発明の開示】
【発明が解決しようとする課題】
【０００５】
表層が硬化しているレジストパターンを除去すると、硝酸溶液は劣化しやすくなる。したがってイオンにさらされたレジストパターンの除去を繰り返すと除去レートが低下し、あらかじめ定めた処理時間ではレジストパターンを除去しきれず、レジストパターンが残留する可能性がある。またレジストパターンの表層が想定以上に硬化している場合も、酸素プラズマを用いた処理においても表層の除去レートが低下するため、あらかじめ定めた処理時間ではレジストパターンを除去しきれない可能性がある。
本発明は上記のような事情を考慮してなされたものであり、その目的は、レジストパターンの表層が硬化していても、このレジストパターンを確実に除去することができる半導体装置の製造方法及び半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明にかかる半導体装置の製造方法は、
被処理層の上に金属膜を形成する工程と、
前記金属膜の上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜をパターニングしてレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記金属膜をエッチングし、前記被処理層の一部を露出する工程と、
前記レジストパターンをマスクとして前記被処理層の一部にイオンを照射する工程と、
前記金属膜を溶解することにより、前記フォトレジスト膜を前記被処理層から剥離する工程と
を具備する。
【０００７】
この半導体装置の製造方法によれば、金属膜を溶解することによりフォトレジスト膜を被処理層から剥離して除去している。したがってフォトレジスト膜の表層がイオン照射によって硬化し、またこの硬化の度合いにばらつきがあっても、確実にフォトレジスト膜を被処理層から除去することができる。
【０００８】
被処理層は、例えば半導体基板、シリコン層、導電層又は絶縁層である。またイオンを照射する工程は、被処理層の一部にイオン注入する工程であってもよいし、被処理層の一部をドライエッチングする工程であってもよい。
金属膜は、Ａｌ、Ｃｕ、Ｎｉ、Ｔｉ、Ｚｒ、Ｃｏ、Ｍｏ、Ｗ、Ｈｎ、Ｒｔ、及びＮｂのいずれかを含むのが好ましい。金属膜がＡｌ、Ｃｕ及びＮｉのいずれかを含む場合、フォトレジスト膜を剥離する工程において、例えばハロゲン化アンモニウム塩含有液を用いて金属膜を溶解することが可能である。また金属膜がＴｉ、Ｚｒ、Ｃｏ、Ｍｏ、Ｗ、Ｈｎ、Ｒｔ、及びＮｂのいずれかを含む場合、フォトレジスト膜を剥離する工程において、例えばアンモニア過水又は硫酸過水を用いて金属膜を溶解することが可能である。
【０００９】
フォトレジスト膜を除去した後、被処理層の表層を除去する工程をさらに具備してもよい。この場合、被処理層の表層に、金属膜を形成する金属が拡散して汚染していても、被処理層を除去することができる。したがって汚染の影響を取り除くことができる。ここで被処理層がシリコン層である場合、被処理層の表面を除去する工程は、シリコン層の表面を酸化して酸化シリコン層を形成する工程と、酸化シリコン層を除去する工程とを具備することが可能である。
【００１０】
本発明に係る半導体装置は、イオンを用いて一部が処理された被処理層を備えており、前記被処理層は、レジストパターンを用いて前記一部が処理されており、前記レジストパターンは、前記被処理層と前記レジストパターンとの間に設けられた金属膜を溶解させることにより前記被処理層から剥離されている。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施の形態について説明する。 図１の各図及び図２の各図は、本発明の第１の実施の形態にかかる半導体装置の製造方法を示す断面図である。
【００１２】
まず図１（ａ）に示すように、半導体基板の一例であるシリコン基板１の全面上に金属膜１２をスパッタリングやＣＶＤ法により形成する。金属膜１２は、溶解しやすい金属、例えばＡｌ、Ｃｕ、Ｎｉ、Ｔｉ、Ｚｒ、Ｃｏ、Ｍｏ、Ｗ、Ｈｎ、Ｒｔ、及びＮｂのいずれか、もしくはこれらのいずれかを主成分とする合金により形成される。
次いで、金属膜１２の上にフォトレジスト膜１３を塗布する。
【００１３】
次いで、図１（ｂ）に示すようにフォトレジスト膜１３を露光及び現像し、フォトレジスト膜１３にパターンを形成する。さらに金属膜１２のうち現像後に露出した部分を、フォトレジスト膜１３をマスクとしてドライエッチングすることにより除去する。
次いで、図１（ｃ）に示すようにパターンが形成されたフォトレジスト膜１３をマスクとしてシリコン基板１にイオン注入を行う。これにより、シリコン基板１の表層のうちフォトレジスト膜１３に覆われていない部分にはイオンが照射されて注入され、イオン注入層１４が形成される。このときフォトレジスト膜１３の表層１３ａは、イオンが照射するため、変質して硬化する。
【００１４】
次いで、図２（ａ）に示すように金属膜１２を溶解する。金属膜１２を溶解するとフォトレジスト膜１３はシリコン基板１から剥離し、図２（ｂ）に示すように除去される。したがって表層１３ａが硬化していてもフォトレジスト膜１３を確実に除去することができる。
【００１５】
ここで金属膜１２がＡｌ、Ｃｕ又はＮｉである場合、例えばハロゲン化アンモニウム塩水溶液を用いて金属膜１２を溶解する。ハロゲン化アンモニウム塩は、例えばＮＨ４Ｆ、ＮＨ４Ｃｌ、ＮＨ４Ｂｒ、ＮＨ４Ｉ、ＮＨ４ＢＦ４等であり、ハロゲン化アンモニウム塩水溶液は、これらハロゲン化アンモニウム塩と水とを例えば重量比率で１：８の割合で混合したものである。
【００１６】
また金属膜１２がＡｌである場合、硝酸、燐酸、及び酢酸を用いた高濃度混酸を用いて金属膜１２を溶解してもよい。この場合、以下の反応が起こる。
２ＨＮＯ３→２ＮＯ２＋［Ｏ］＋Ｈ２Ｏ・・・（１）
２ＨＮＯ３→２ＮＯ＋３［Ｏ］＋Ｈ２Ｏ・・・（２）
【００１７】
次いで以下の反応が起こる。
２Ａｌ＋３［Ｏ］→Ａｌ２Ｏ３・・・（３）
Ａｌ＋Ｈ＋＋２［Ｏ］→ＨＡｌＯ２・・・（４）
【００１８】
次いで以下の反応が起こる。
ＨＡｌＯ２＋Ｈ３ＰＯ４→ＡｌＰＯ４＋２Ｈ２Ｏ・・・（５）
ＨＡｌＯ２＋３ＨＮＯ３→Ａｌ(ＮＯ３)３＋２Ｈ２Ｏ・・・（６）
【００１９】
また金属膜１２がＴｉ、Ｚｒ、Ｃｏ、Ｍｏ、Ｗ、Ｈｎ、Ｒｔ、及びＮｂのいずれかである場合、例えばアンモニア過水又は硫酸過水を用いて金属膜１２を溶解する。アンモニア過水は、アンモニア、過酸化水素水、及び水を混合したものであり、これらの混合比率は重量比率で例えば１：２：２である。硫酸過水は、硫酸、過酸化水素水、及び水を混合したものであり、これらの混合比率は重量比率で例えば１：１：１である。アンモニア過水又は硫酸過水を用いる場合、例えば８０℃〜１２０℃に加熱されたアンモニア過水又は硫酸過水に５分程度浸漬すると、金属膜１２は溶解する。
【００２０】
上記のように第１の実施の形態によれば、金属膜１２の上にフォトレジスト膜１３を形成しているため、金属膜１２を溶解させることによりフォトレジスト膜１３を除去することができる。したがってフォトレジスト膜１３をマスクとしてイオン注入を行い、フォトレジスト膜１３の表層１３ａが硬化しても、確実にフォトレジスト膜１３を除去することができる。また表層１３ａの硬化の度合いにばらつきがあっても、確実にフォトレジスト膜１３を除去することができる。
【００２１】
次に図３を用いて第２の実施の形態について説明する。本実施の形態において第１の実施の形態と同一の構成については同一の符号を付し、説明を省略する。
まず図１の各図及び図２の各図に示した処理を行い、図３(ａ)に示すように、シリコン基板１にイオン注入層１４を形成する。そしてその後に熱処理を行い、イオン注入層１４のイオンを活性化させる。このときシリコン基板１の表層には、図１に示した金属膜１２を形成する金属の一部が拡散する。
【００２２】
次いで図３（ｂ）に示すように、シリコン基板１の表層を酸化し、酸化シリコン層１ａを形成する。酸化シリコン層１ａは例えば熱酸化法により形成される。
次いで図３（ｃ）に示すように、酸化シリコン層１ａをエッチングして除去する。酸化シリコン層１ａのエッチングには、例えばフッ化水素とフッ化アンモニウムの混合水溶液を用いる。
【００２３】
このように第２の実施の形態によれば、シリコン基板１の表層を酸化して酸化シリコン層１ａにした後、酸化シリコン層１ａを除去している。このためシリコン基板１の表層に、金属膜１２を形成する金属の一部が拡散していても、この表層を除去することができる。したがってシリコン基板１の表層が金属によって汚染されても、この汚染の影響を取り除くことができる。
【００２４】
次に、図４及び図５の各図に示した断面図を用いて、第３の実施の形態にかかる半導体装置の製造方法を説明する。本実施の形態は、シリコン基板にイオン注入を行ってウェルを形成した後、このウェルの上にＭＯＳトランジスタを形成するものであり、フォトレジスト膜がドライエッチングの際に硬化しても、このフォトレジスト膜を確実に除去する工程を含んでいる。なお第１の実施の形態と同一の構成については同一の符号を付し、説明を省略する。
【００２５】
まず図４（ａ）に示すように、シリコン基板１の表面を熱酸化することにより酸化シリコン層１ｂを形成する。次いで酸化シリコン層１ｂの上に金属膜１２、及びフォトレジスト膜１３を形成する。次いでフォトレジスト膜１３を露光及び現像し、フォトレジスト膜１３にパターンを形成する。さらに金属膜１２のうち現像後に露出した部分をドライエッチングにより除去する。
次いで図４（ｂ）に示すようにフォトレジスト膜１３をマスクとしてシリコン基板１にイオンを照射してイオン注入を行い、熱処理を行うことにより、素子が形成されるべき複数の素子領域（図においては１つのみ示す）それぞれにウェル１００を形成する。このときフォトレジスト膜１３の表層１３ａは、イオンが照射されるため硬化する。
【００２６】
次いで図４（ｃ）に示すように金属膜１２を溶解することにより、フォトレジスト膜１３を除去する。この工程は第１の実施の形態と同じである。
次いで酸化シリコン層１ｂを除去した後、図４（ｄ）に示すようにＬＯＣＯＳ法により、素子領域を互いに分離する素子分離膜１０２を形成する。次いで素子分離膜１０２の相互間の素子領域にゲート酸化膜１０３を形成する。次いで、このゲート酸化膜１０３の上を含む領域に、ＣＶＤ法によりポリシリコン膜を堆積し、このポリシリコン膜をパターニングすることにより、ゲート酸化膜１０３の上にゲート電極１０４を形成する。次いで、このゲート電極１０４をマスクとしてシリコン基板１に不純物イオンをイオン注入する。次いで、ゲート電極１０４の側壁にサイドウオール１０５を形成し、このサイドウオール１０５及びゲート電極１０４をマスクとして不純物イオンをイオン注入し、所定の熱処理を施す。これにより、シリコン基板１のＬＤＤ領域には低濃度拡散層１０６が形成され、シリコン基板１のソース/ドレイン領域にはソース拡散層及びドレイン拡散層である不純物層１０７が形成される。
【００２７】
さらに図５（ａ）に示すように、層間絶縁膜１０８をＣＶＤ法により堆積する。層間絶縁膜１０８は、例えば酸化シリコン膜である。次いで、層間絶縁膜１０８の上に、金属膜１０９及びフォトレジスト膜１１０をこの順に形成する。金属膜１０９を形成する金属は、金属膜１２を形成する金属と同じである。
【００２８】
次いで図５（ｂ）に示すようにフォトレジスト膜１１０を露光及び現像し、ゲート電極１０４の上に位置する部分、及び不純物層１０７の上に位置する部分それぞれを除去して金属膜１０９を露出させる。次いで金属膜１０９のうち露出した部分をドライエッチングにより除去する。このようにしてフォトレジスト膜１１０及び金属膜１０９をパターニングして貫通孔１１１ａ，１１１ｂを形成し、ゲート電極１０４の上に位置する部分、及び不純物層１０７の上に位置する部分それぞれにおいて層間絶縁膜１０８を露出させる。
【００２９】
次いでパターニングしたフォトレジスト膜１１０及び金属膜１０９をマスクとして層間絶縁膜１０８のうち貫通孔１１１ａ及び１１１ｂによって露出した部分にイオンやラジカルを照射し、ドライエッチングする。これによりゲート電極１０４の上に位置する部分に接続孔１０８ａが形成されるとともに、不純物層１０７の上に位置する部分に接続孔１０８ｂが形成される。このドライエッチングの際に、フォトレジスト膜１１０の表層１１０ａはプラズマにさらされるため、フォトレジスト膜１３の表層１３ａと同様に硬化する。
【００３０】
次いで図５（ｃ）に示すように金属膜１０９を溶解することによりフォトレジスト膜１１０を剥離、除去する。このため、ドライエッチングの際にフォトレジスト膜１１０の表層１１０ａが硬化していても、確実にフォトレジスト膜１１０を除去することができる。なお金属膜１０９は、第１の実施の形態における金属膜１２と同様の手法により溶解することができる。
【００３１】
次いで図５（ｄ）に示すように、接続孔１０８ａ，１０８ｂの中及び層間絶縁膜１０８上にＡｌ合金膜をスパッタリングにより堆積する。次いで、このＡｌ合金膜上をパターニングすることにより、Ａｌ合金配線１１２ａおよび１１２ｂを形成する。
【００３２】
以上のように本実施の形態において、パターニングしたフォトレジスト膜１３を用いてシリコン基板１にイオン注入を行うことによりウェル１００を形成し、ウェル１００の上にＭＯＳトランジスタが形成される。フォトレジスト膜１３は金属膜１２の上に形成されているため、フォトレジスト膜１３は、金属膜１２を溶解することにより、確実にフォトレジスト膜１３を剥離、除去することができる。また表層１３ａの硬化の度合いにばらつきがあっても、確実にフォトレジスト膜１３を除去することができる。
【００３３】
また層間絶縁膜１０８の上に金属膜１０９を形成し、その上にフォトレジスト膜１１０を形成したため、層間絶縁膜１０８をドライエッチングする際にフォトレジスト膜１１０の表層１１０ａが硬化しても、金属膜１０９を溶解することにより、確実にフォトレジスト膜１１０を層間絶縁膜１０８から剥離、除去することができる。また表層１１０ａの硬化の度合いにばらつきがあっても、確実にフォトレジスト膜１１０を除去することができる。
【００３４】
尚、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第３の実施の形態において、層間絶縁膜１０８以外の膜をドライエッチングするとき、例えばポリシリコン膜をドライエッチングしてゲート電極１０４を形成するときに、フォトレジスト膜の下に金属膜を形成してもよい。この場合においても、金属膜を溶解することにより、フォトレジスト膜を確実に剥離、除去することができる。またフォトレジスト膜を用いてポリシリコン膜以外のシリコン層をエッチングするとき、及びフォトレジスト膜を用いて金属膜などの導電層をエッチングするときにも適用可能である。
【図面の簡単な説明】
【００３５】
【図１】(ａ)〜（ｃ）の各図は、第１の実施の形態にかかる半導体装置の製造方法を示す断面図。
【図２】(ａ)及び（ｂ）は、図１の続きの工程を示す断面図。
【図３】(ａ)〜（ｃ）の各図は、第２の実施の形態にかかる半導体装置の製造方法を示す断面図。
【図４】(ａ)〜（ｄ）の各図は、第３の実施の形態にかかる半導体装置の製造方法を示す断面図
【図５】(ａ)〜（ｄ）の各図は、図４の続きの工程を示す断面図。
【図６】(ａ)及び（ｂ）は、従来のイオン注入法を示す断面図。
【符号の説明】
【００３６】
１，２０１…シリコン基板、１ａ…表層、１ｂ，２０２…酸化シリコン層、１２，１０９…金属膜、１３，１１０…フォトレジスト膜、１３ａ，１１０ａ，２０３ａ…表層、１４，２０４…イオン注入層、１００…ウェル、１０２…素子分離膜、１０３…ゲート酸化膜、１０４…ゲート電極、１０５…サイドウオール、１０６…低濃度拡散層、１０７…不純物層、１０８…層間絶縁膜、１０８ａ，１０８ｂ…接続孔、１１１ａ，１１１ｂ…貫通孔、１１２ａ，１１２ｂ…Ａｌ合金配線、１２０…酸化シリコン層、２０３…レジストパターン
【図１】
2005136122.tif 000003
【図２】
2005136122.tif 000004
【図３】
2005136122.tif 000005
【図４】
2005136122.tif 000006
【図５】
2005136122.tif 000007
【図６】
2005136122.tif 000008