(57)【要約】【課題】  本発明はＮ型コラム領域とＰ型コラム領域とが半導体基板上に交互に並ぶ高耐圧半導体装置において、小型で且つ充分な耐圧とオン抵抗特性を達成できる構造を提供する。【解決手段】  Ｎ型コラム領域とＰ型コラム領域が交互に配列されるスーパージャンクション構造を有する縦型ＭＯＳＦＥＴ素子において、アクティブ領域の終端と、コラム領域の終端領域との距離をアクティブ領域終端部からコラム領域の深さに相当する距離よりもＮ型コラム領域幅の１／２の長さ分だけ短い距離離間した位置にコラム領域終端部を配置する。これにより、コラム構造の短辺に対向する領域中の特定部位での電界集中を回避し縦型ＭＯＳＦＥＴの耐圧向上を可能とする。【選択図】  図１
2005101560.tif 000002
【特許請求の範囲】
【請求項１】
縦型半導体素子を備えた半導体装置であって、
第１導電型の半導体基板（１）と、
前記半導体基板上において、前記半導体基板の基板深さ方向に対して一定の深さとなる第１導電型の第１半導体領域（２）と第２導電型の第２半導体領域（３）とを有して構成され、前記第２半導体領域が、前記第１半導体領域中に前記基板表面側から見て短冊状に構成された多角形で、一定距離離間されて複数本形成されることにより前記半導体基板上で前記第１半導体領域と前記第２半導体領域とが交互に並ぶ、コラム構造とされたコラム領域（４）と、
前記コラム領域（４）の外側であって、前記第１導電型の半導体基板（１）上にある第３の半導体領域（２１）と、
前記コラム領域上または、前記コラム領域上から前記コラム領域の外側に位置する第３の半導体領域（２１）上に位置する、第２導電型の第４半導体領域（５）と、
前記第４半導体領域の更に外側で、前記第３の半導体領域（２１）上部で表面から第３の半導体領域まで広がる第５の半導体領域（２２）と、
前記第３半導体領域の基板表面側に形成された第２導電型のボディ領域（６）と、
前記ボディ領域内に形成された第１導電型のソース領域（７）、第２導電型のボディコンタクト領域（８）、及びトレンチと、
前記トレンチの側面と底面に形成されたゲート絶縁膜（９）と、
前記トレンチ内部において、前記ゲート絶縁膜を介して電極材料（１０）が埋め込まれて形成されたトレンチゲート（１１）と、
前記ソース領域は、前記トレンチゲートの周囲にあって、かつ前記ボディ領域（６）の表面に位置し、
前記ボディコンタクト領域は前記ボディ領域の表面に位置し、
前記トレンチゲートは前記バッファ領域に到達するように形成され、
前記半導体基板と前記第１半導体領域とは電気的に導通され、
前記コラム領域上において、前記ソース領域と、前記ボディ領域と、前記ボディコンタクト領域と、前記トレンチゲート領域と、を有する領域をアクティブ領域（１３）とすると、
前記アクティブ領域の終端（１７）となる前記ボディコンタクト領域の終端と、前記コラム領域における第２半導体領域の短辺側の終端（１６）までの距離を終端領域長Ｌ、第１半導体領域幅をＷ1、コラム構造深さをｄと定義して、
Ｌ≧ｄ−Ｗ1／２
の式を満たすように構成された縦型半導体装置。
【請求項２】
縦型半導体素子を備えた半導体装置であって、
第１導電型の半導体基板（１）と、
前記半導体基板上において、前記半導体基板の基板深さ方向に対して一定の深さとなる第１導電型の第１半導体領域（２）と第２導電型の第２半導体領域（３）とを有して構成され、前記第２半導体領域が、前記第１半導体領域中に前記基板表面側から見て短冊状に構成された多角形で、一定距離離間されて複数本形成されることにより前記半導体基板上で前記第１半導体領域と前記第２半導体領域とが交互に並ぶ、コラム構造とされたコラム領域（４）と、
前記コラム領域（４）の外側であって、前記第１導電型の半導体基板（１）上にある第３の半導体領域（２１）と、
前記コラム領域上または、前記コラム領域上から前記コラム領域の外側に位置する第３の半導体領域（２１）上に位置する、第２導電型の第４半導体領域（５）と、
前記第４半導体領域の更に外側で、前記第３の半導体領域（２１）上部で表面から第３の半導体領域まで広がる第５の半導体領域（２２）と、
前記第３半導体領域の基板表面側に形成された第２導電型のボディ領域（６）と、
前記ボディ領域内に形成された第１導電型のソース領域（７）、第２導電型のボディコンタクト領域（８）、及びトレンチと、
前記トレンチの側面と底面に形成されたゲート絶縁膜（９）と、
前記トレンチ内部において、前記ゲート絶縁膜を介して電極材料（１０）が埋め込まれて形成されたトレンチゲート（１１）と、
前記トレンチゲートと前記ボディ領域と前記第１半導体領域が接するように設置された第１導電型のバッファ領域（１２）と、を備え、
前記ソース領域は、前記トレンチゲートの周囲にあって、かつ前記ボディ領域（６）の表面に位置し、
前記ボディコンタクト領域は前記ボディ領域の表面に位置し、
前記トレンチゲートは前記バッファ領域に到達するように形成され、
前記半導体基板と前記第１半導体領域とは電気的に導通され、
前記コラム領域上において、前記ソース領域と、前記ボディ領域と、前記ボディコンタクト領域と、前記トレンチゲート領域と、を有する領域をアクティブ領域（１３）とすると、
前記アクティブ領域の終端（１７）となる前記ボディコンタクト領域の終端と、前記コラム領域における第２半導体領域の短辺側の終端（１６）までの距離を終端領域長Ｌ、第１半導体領域幅をＷ1、コラム構造深さをｄと定義して、
Ｌ≧ｄ−Ｗ1／２
の式を満たすように構成された縦型半導体装置。
【請求項３】
縦型半導体素子を備えた半導体装置であって、
第１導電型の半導体基板（１）と、
前記半導体基板上において、前記半導体基板の基板深さ方向に対して一定の深さとなる第１導電型の第１半導体領域（２）と第２導電型の第２半導体領域（３）とを有して構成され、前記第２半導体領域が、前記第１半導体領域中に前記基板表面側から見て短冊状に構成された多角形で、一定距離離間されて複数本形成されることにより前記半導体基板上で前記第１半導体領域と前記第２半導体領域とが交互に並ぶ、コラム構造とされたコラム領域（４）と、
前記コラム領域の基板表面側に形成された第２導電型のボディ領域（６）と、
前記ボディ領域内に形成された第１導電型のソース領域（７）、第２導電型のボディコンタクト領域（８）、及びトレンチと、
前記トレンチの側面と底面に形成されたゲート絶縁膜（９）と、
前記トレンチ内部において、前記絶縁膜を介して電極材料（１０）が埋め込まれて形成されたトレンチゲート（１１）と、を備え、
前記ソース領域は、前記トレンチゲートの周囲にあって、かつ前記ボディ領域の表面に位置し、
前記ボディコンタクト領域は前記ボディ領域の表面に位置し、
前記トレンチゲートは前記第１半導体領域に到達するように形成され、
前記半導体基板と前記第１半導体領域とは電気的に導通され、
前記コラム領域上において、前記ソース領域と、前記ボディ領域と、前記ボディコンタクト領域と、前記トレンチゲート領域と、を有する領域をアクティブ領域（１３）とすると、
前記アクティブ領域の終端（１７）となる前記ボディコンタクト領域の終端と、前記コラム領域における第２半導体領域の短辺側の終端（１６）までの距離を終端領域長Ｌ、第１半導体領域幅をＷ1、コラム構造深さをｄと定義して、
Ｌ≧ｄ−Ｗ1／２
の式を満たすように構成された縦型半導体装置。
【請求項４】
縦型半導体素子を備えた半導体装置であって、
第１導電型のＳｉ（１１０）基板と、
前記半導体基板上において、前記半導体基板の基板深さ方向に対して一定の深さとなる第１導電型の第１半導体領域（２）と第２導電型の第２半導体領域（３）とを有して構成され、前記第２半導体領域が、前記第１半導体領域中に前記基板表面側から見て短冊状に構成された多角形で、一定距離離間されて複数本形成されることにより前記半導体基板上で前記第１半導体領域と前記第２半導体領域とが交互に並ぶ、コラム構造とされたコラム領域（４）と、
前記コラム領域（４）の外側であって、前記第１導電型の半導体基板（１）上にある第３の半導体領域（２１）と、
前記コラム領域上または前記コラム領域上から前記コラム領域の外側に位置する第３の半導体領域（２１）上に位置する、第２導電型の第４半導体領域（５）と、
前記第４半導体領域の更に外側で、前記第３の半導体領域（２１）上部で表面から第３の半導体領域まで広がる第５の半導体領域（２２）と、
前記第３半導体領域の基板表面側に形成された第２導電型のボディ領域（６）と、
前記ボディ領域内に形成された第１導電型のソース領域（７）、第２導電型のボディコンタクト領域（８）、及びトレンチと、
前記トレンチの側面と底面に形成されたゲート絶縁膜（９）と、
前記トレンチ内部において、前記絶縁膜を介して電極材料（１０）が埋め込まれて形成されたトレンチゲート（１１）と、
前記第２半導体領域の外形を構成する面は、少なくとも１組のＳｉ（１１１）面を含み、
前記ソース領域は、前記トレンチゲートの周囲にあって、かつ前記ボディ領域の表面に位置し、
前記ボディコンタクト領域は前記ボディ領域の表面に位置し、
前記トレンチゲートは前記バッファ領域に到達するように形成され、
前記半導体基板と前記第１半導体領域とは電気的に導通され、
前記コラム領域上において、前記ソース領域と、前記ボディ領域と、前記ボディコンタクト領域と、前記トレンチゲート領域と、を有する領域をアクティブ領域（１３）とすると、
前記アクティブ領域の終端（１７）となる前記ボディコンタクト領域の終端と、前記コラム領域における第２半導体領域の短辺側の終端（１６）までの距離を終端領域長Ｌ、第１半導体領域幅をＷ1、コラム構造深さをｄと定義して、
Ｌ≧（ｄ−Ｗ1／２）／sin35.27
の式を満たすように構成された縦型半導体装置。
【請求項５】
縦型半導体素子を備えた半導体装置であって、
第１導電型のＳｉ（１１０）基板と、
前記半導体基板上において、前記半導体基板の基板深さ方向に対して一定の深さとなる第１導電型の第１半導体領域（２）と第２導電型の第２半導体領域（３）とを有して構成され、前記第２半導体領域が、前記第１半導体領域中に前記基板表面側から見て短冊状に構成された多角形で、一定距離離間されて複数本形成されることにより前記半導体基板上で前記第１半導体領域と前記第２半導体領域とが交互に並ぶ、コラム構造とされたコラム領域（４）と、
前記コラム領域（４）の外側であって、前記第１導電型の半導体基板（１）上にある第３の半導体領域（２１）と、
前記コラム領域上または、前記コラム領域上から前記コラム領域の外側に位置する第３の半導体領域（２１）上に位置する、第２導電型の第４半導体領域（５）と、
前記第４半導体領域の更に外側で、前記第３の半導体領域（２１）上部で表面から第３の半導体領域まで広がる第５の半導体領域（２２）と、
前記第３半導体領域の基板表面側に形成された第２導電型のボディ領域（６）と、
前記ボディ領域内に形成された第１導電型のソース領域（７）、第２導電型のボディコンタクト領域（８）、及びトレンチと、
前記トレンチの側面と底面に形成されたゲート絶縁膜（９）と、
前記トレンチ内部において、前記絶縁膜を介して電極材料（１０）が埋め込まれて形成されたトレンチゲート（１１）と、
前記トレンチゲートと前記ボディ領域と前記第１半導体領域が接するように設置された第１導電型のバッファ領域（１２）と、を備え、
前記第２半導体領域の外形を構成する面は、少なくとも１組のＳｉ（１１１）面を含み、
前記ソース領域は、前記トレンチゲートの周囲にあって、かつ前記ボディ領域の表面に位置し、
前記ボディコンタクト領域は前記ボディ領域の表面に位置し、
前記トレンチゲートは前記バッファ領域に到達するように形成され、
前記半導体基板と前記第１半導体領域とは電気的に導通され、
前記コラム領域上において、前記ソース領域と、前記ボディ領域と、前記ボディコンタクト領域と、前記トレンチゲート領域と、を有する領域をアクティブ領域（１３）とすると、
前記アクティブ領域の終端（１７）となる前記ボディコンタクト領域の終端と、前記コラム領域における第２半導体領域の短辺側の終端（１６）までの距離を終端領域長Ｌ、第１半導体領域幅をＷ1、コラム構造深さをｄと定義して、
Ｌ≧（ｄ−Ｗ1／２）／sin35.27
の式を満たすように構成された縦型半導体装置。
【請求項６】
縦型半導体素子を備えた半導体装置であって、
第１導電型のＳｉ（１１０）基板と、
前記半導体基板上において、前記半導体基板の基板深さ方向に対して一定の深さとなる第１導電型の第１半導体領域（２）と第２導電型の第２半導体領域（３）とを有して構成され、
前記第２半導体領域が、前記第１半導体領域中に前記基板表面側から見て短冊状に構成された多角形で、一定距離離間されて複数本形成されることにより前記半導体基板上で前記第１半導体領域と前記第２半導体領域とが交互に並ぶ、コラム構造とされたコラム領域（４）と、
前記コラム領域の基板表面側に形成された第２導電型のボディ領域（６）と、
前記ボディ領域内に形成された第１導電型のソース領域（７）、第２導電型のボディコンタクト領域（８）、及びトレンチと、
前記トレンチの側面と底面に形成されたゲート絶縁膜（９）と、
前記トレンチ内部において、前記絶縁膜を介して電極材料（１０）が埋め込まれて形成されたトレンチゲート（１１）と、を備え、
前記第２半導体領域の外形を構成する面は少なくとも１組のＳｉ（１１１）面を含み、
前記ソース領域は、前記トレンチゲートの周囲にあって、かつ前記ボディ領域の表面に位置し、
前記ボディコンタクト領域は前記ボディ領域の表面に位置し、
前記トレンチゲートは前記第１半導体領域に到達するように形成され、
前記半導体基板と前記第１半導体領域とは電気的に導通され、
前記コラム領域上において、前記ソース領域と、前記ボディ領域と、前記ボディコンタクト領域と、前記トレンチゲート領域と、を有する領域をアクティブ領域（１３）とすると、
前記アクティブ領域の終端（１７）となる前記ボディコンタクト領域の終端と、前記コラム領域における第２半導体領域の短辺側の終端（１６）までの距離を終端領域長Ｌ、第１半導体領域幅をＷ1、コラム構造深さをｄ、ボディ領域深さをｄBと定義して、
Ｌ≧｛（ｄ−Ｗ1／２）／sin35.27｝＋（ｄB／tan35.27）
の式を満たすように構成された縦型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧な縦型半導体装置に関するものであり、例えばＭＯＳに好適である。
【背景技術】
【０００２】
従来の縦型ＭＯＳ電界効果トランジスタ等（以下、縦型ＭＯＳＦＥＴという）の構造を図１１に示す（特許文献１参照）。この構造においては、Ｎ型半導体領域２とＰ型半導体領域３とが、基板深さ方向に対して一定の深さを有するトレンチ状に存在し、これらが半導体基板１上に交互に並んで配置されている。これは「スーパージャンクション構造」として知られるコラム構造であり、半導体基板１上にこのコラム構造を有するコラム領域４を形成し、このコラム領域４上に、ソース領域７とゲート領域１１とボディ領域６からなるアクティブ領域１３を形成することによって、高耐圧かつ低オン抵抗を実現する素子構造とされている。
【０００３】
このコラム領域の外周部分１４１においては、Ｎ型半導体領域（以下、Ｎ型コラム領域２とする）とＰ型半導体領域（以下、Ｐ型コラム領域３とする）との接合耐圧を高めることが重要である。従って、特許文献１においては、Ｎ型コラム領域２とＰ型コラム領域３とが半導体基板１上に交互に並ぶ断面構造において、アクティブ領域１３の最外周部分からコラム領域４の終端１６までの距離が、コラム構造４の深さと同等以上に設定されている。
【特許文献１】特開２００２−１８４９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図２は、Ｎ型コラム領域２とＰ型コラム領域３とが半導体基板上に交互に並んで構成されたコラム領域４のレイアウト図である。
【０００５】
この図に示したように、Ｐ型コラム領域３は複数本が短冊状に並べられて構成され、それぞれが多角形とされている。ここでいう短冊状の多角形は対向する一組の長辺を有すると共に、その長辺の両端に位置する短辺を有して構成された形状のものをいう。従って例えば四角形の場合、２組の向かい合う辺のうち一組を引き延ばした形状となり、引き延ばした辺が長辺、他の辺が短辺となる。多角形が六角形の場合は一組の向かい合う辺を引き延ばした形状となり、引き延ばした一組の辺が長辺、他の対向する２組の辺が短辺となる。なお、アクティブ領域１３の位置関係を明確にするために、本図中に一点鎖線にしてアクティブ領域１３を示してある。
【０００６】
従来は、図２に示すようなＮ型コラム領域２とＰ型コラム領域３とが半導体基板上に交互に短冊状に並ぶ構造において、Ｐ型コラム領域の長辺に対向する領域のＡ−Ａ'断面構造に相当する構造が知られている。
【０００７】
しかしながら、前述のＰ型コラム領域３の短辺に対向する領域の構造、図２に示すＢ−Ｂ'断面構造に相当する構造については、これまで有効な構造が明らかにされていなかった。基板表面においては、アクティブ領域１３の最外周部分からコラム領域４の終端部分までの距離は、長くされるほど耐圧に有利なことは自明であるが、半導体装置は一般に微細化が要求され、小型の素子で高耐圧、低オン抵抗を満足できる条件が切望されていた。
【０００８】
本発明は上記点に鑑み、Ｎ型コラム領域とＰ型コラム領域とが半導体基板上に交互に並ぶ高耐圧半導体装置において、小型で且つ充分な耐圧とオン抵抗特性を達成できる構造を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明者が、ボディコンタクト領域の終端で決まるアクティブ領域１３の終端１７と、コラム領域４におけるＰ型コラム領域３の短辺側の終端１６との距離を終端領域長Ｌとして検討したところ、この終端領域長Ｌは、完全空乏化時に前記コラム領域の基板深さ方向に広がる空乏層の深さと同等の距離になるよう離間しなければならないという知見を得た。
【００１０】
この知見の概略を簡単な図によって説明する。図３はコラム領域４、即ちＮ型コラム領域２とＰ型コラム領域３が交互に配列される構造の断面の一部を示している。この図に示すように、コラム領域４を完全空乏化させるために、Ｎ型コラム領域２とＰ型コラム領域３からなる領域は、基板面に水平な方向においては各々のコラム領域幅（ＷN、ＷP）の１／２ずつが互いに空乏化し、基板面に垂直な方向においてはコラム領域の深さ（ｄ）が空乏化するように設計されている。半導体素子の耐圧をコラム構造で設定するためには、基板面に水平な方向に延びる空乏層幅も、基板面に垂直な方向に延びる空乏層幅と同等にする必要がある。このため、ボディコンタクト領域８の終端で定義されるアクティブ領域１３の終端１７からコラム領域４の終端１６までの距離を以下のように設定しなければならない。
【００１１】
コラム構造を有する半導体素子の斜視断面図を示す図４を使って説明する。耐圧時において、基板と水平な方向にアクティブ領域１３の終端から広がる空乏層の最外周部、即ち空乏層の終端部は、前述のようにコラム領域終端１６よりもＮ型コラム領域幅（ＷN）の１／２の長さだけ外側に位置する。従って、アクティブ領域終端部１７からコラム領域の深さ（ｄ）に相当する距離よりもＮ型コラム領域幅（ＷN）の１／２の長さ分だけ短い距離離間した位置にコラム領域終端部１６を配置すれば、Ｐ型コラム領域３の短辺に対向する領域に広がる空乏層は、基板面に垂直な方向に延びる空乏層と同等に広がるため、空乏層内部の特定部位に電界集中が発生することはない。
【００１２】
そこで、アクティブ領域の短辺に対向するアクティブ領域の終端１７から、コラム領域の短辺に対向するコラム領域終端１６に存在するＰ／Ｎ接合部分までの距離を終端領域長Ｌと定義すると、数式１を満たせば、設計値よりも耐圧の低い部分が存在せず、充分な耐圧とオン抵抗特性を達成できる縦型半導体装置を最小寸法で設計・製造することが可能となる。
【００１３】
（数１）
Ｌ＋ＷN／２≧ｄ
Ｌ：終端領域長
ＷN:Ｎ型コラム領域幅
ｄ：コラム構造深さ
そこで、請求項１ないし３に記載の発明では、コラム領域（４）を有する縦型半導体装置において、アクティブ領域の終端（１７）となるボディコンタクト領域（８）の終端と、コラム領域終端（１６）までの距離を終端領域長Ｌ、第１半導体領域幅をＷ1、コラム領域深さをｄと定義して、Ｌ≧ｄ−Ｗ1／２の式を満たすように構成されたことを特徴としている。
【００１４】
このように構成することにより、コラム領域（４）の内部から、コラム領域終端（１６）に向けて広がる空乏層の幅を、コラム領域の内部から基板深さ方向に広がる空乏層の幅と同等に広げることが可能となり、コラム構造の短辺に対向する領域中の特定部位での電界集中を回避できるため、縦型ＭＯＳＦＥＴの耐圧向上が可能となる。
【００１５】
請求項４または５に記載の発明では、第１導電型のＳｉ（１１０）基板上に形成され、第２導電型の半導体領域（３）の外形（枠）を構成する面が少なくとも１組のＳｉ（１１１）面を含む縦型半導体装置において、アクティブ領域終端１７となるボディコンタクト領域（８）の終端からコラム領域（４）における第２半導体領域（３）の短辺側の終端領域（１６）までの距離を終端領域長Ｌ、第１半導体領域幅をＷ1、コラム構造深さをｄと定義して、Ｌ≧（ｄ−Ｗ1／２）／sin35.27の式を満たすように構成されたことを特徴としている。
【００１６】
また、請求項６に記載の発明では、第１導電型のＳｉ（１１０）基板上に形成され、第２導電型の半導体領域（３）の外形（枠）を構成する面が少なくとも１組のＳｉ（１１１）面を含む縦型半導体装置において、アクティブ領域終端（１７）となるボディコンタクト領域（８）の終端と、コラム領域（４）における第２半導体領域（３）の短辺側の終端（１６）までの距離を終端領域長Ｌ、第１半導体領域幅Ｗ1、コラム構造深さをｄ、ボディ領域深さをｄBと定義して、Ｌ≧｛（ｄ−Ｗ1／２）／sin35.27｝＋（ｄB／tan35.27）の式を満たすように構成されたことを特徴としている。
【００１７】
これら請求項４ないし６に示す構成により、コラム領域（４）の内部から、コラム領域終端（１６）に向けて広がる空乏層を、コラム領域（４）の内部から基板深さ方向に広がる空乏層と同等に広げることが可能となり、コラム構造の短辺に対向する領域中における特定部位での電界集中が回避できるため、縦型ＭＯＳＦＥＴの耐圧向上が可能となる。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１９】
（第１実施形態）
図１（ａ）は本発明の第１実施形態における縦型ＭＯＳＦＥＴの断面図であり、図２に示すＰ型コラム領域３の短辺に対向する領域のＢ−Ｂ'断面構造に相当する構造である。なお、本実施形態の理解を容易にするために示した図１の（ｂ）は図２に示すＰ型コラム領域３の長辺に対向する領域のＡ−Ａ'断面構造に相当する構造であり、従来から知られている構造である。
【００２０】
これらの図に示される縦型ＭＯＳＦＥＴ構造を説明する。縦型ＭＯＳＦＥＴはＮ+型の半導体基板上に形成されており、Ｎ+型ドレイン領域１、コラム領域４、Ｎ+型ソース領域７、Ｐ型ボディ領域６、Ｐ+型ボディコンタクト領域８、トレンチゲート１１、を備えている。
【００２１】
Ｎ+型ドレイン領域１はＮ+型の半導体基板により構成され、半導体基板の裏面には、例えば、アルミニウムからなる電極部が取り付けられている。
【００２２】
Ｎ+型ドレイン領域１上には、コラム領域４が位置している。コラム領域４を構成する
コラム構造は、図１（ｂ）に示されるように、Ｐ型半導体単結晶からなるＰ型コラム領域３とＮ型半導体単結晶からなるＮ型コラム領域２とが交互に並んで構成されるものである。図１（ａ）ではコラム領域４のうち、Ｐ型コラム領域３のみの断面を図示しているが、実際にはコラム領域４には図面奥行き方向に隣接してＮ型シリコン単結晶で形成されるＮ型コラム領域２が存在する。Ｎ型コラム領域２は縦型ＭＯＳＦＥＴのドリフト領域と見なすことができ、ドレイン電流はこのＮ型コラム領域２を流れる。
【００２３】
コラム領域４の外側には、Ｎ型半導体領域２１が位置している。このＮ型半導体領域２１と図１（ａ）中のＰ型コラム領域３との境界がコラム領域終端１６となる。コラム領域４上、またはコラム領域４及びコラム領域４の外側のＮ型半導体単結晶領域２１上には、Ｐ-型半導体単結晶領域５が位置している。
【００２４】
Ｐ-型半導体単結晶領域５の基板表層部には、図１（ｂ）で示すように、Ｐ型ボディ領域６が形成され、このＰ型ボディ領域６内にはＮ+ソース領域７、Ｐ+ボディコンタクト領域８、トレンチが形成されている。トレンチの側面と底面には例えばシリコン酸化膜等のゲート絶縁膜９が形成され、ポリシリコン等の電極材料１０が埋め込まれてトレンチゲート１１が形成されている。Ｎ+型ソース領域７は、トレンチゲート１１の周囲にあって、かつＰ型ボディ領域６の表面に位置している。このような構成ではトレンチゲート１１に電圧を印加すると、Ｐ型ボディ領域６のうち、トレンチゲート１１の側面に沿った領域、つまりソース領域７とバッファ領域１２に挟まれた領域にチャネルが形成されるようになっている。
【００２５】
Ｐ+型ボディコンタクト領域８もＰ型ボディ領域６の表面に位置している。このＰ+型ボディコンタクト領域８は、基本的には、各トレンチゲート１１の間に配置されたＰ型ボディ領域６のみに形成されていれば良いが、アクティブ領域１３の最外周に位置するＰ型ボディ領域６の表面についても形勢されている。このようにすれば、アクティブ領域１３の最外周に位置するＰ型ボディ領域６の電位固定を行うことができ、寄生動作が発生しないようにすることが可能となる。
【００２６】
また、Ｎバッファ領域１２は、ドリフト領域となるＮ型コラム領域２とトレンチゲート１１とＰ型ボディ領域６とに接するように設置され、トレンチゲート１１はＮバッファ領域１２に到達するように形成されている。このようなバッファ層１２をトレンチゲート１１の下方のみでなく、アクティブ領域１３全域に形成することも可能であるが、各トレンチゲート１１の間に配置されるＰ型ボディ領域６がＰ型コラム領域３から電気的に離れ、フローティング状態になってしまうため、トレンチゲート１１の下方のみに形成するのが好ましい。
【００２７】
以上のように構成された縦型ＭＯＳＦＥＴにおいて、Ｐ+型ボディコンタクト領域８の最外周部分によってきまるアクティブ領域終端部Ｌから、コラム領域終端部１６にあるＰ／Ｎ接合部分までの距離を終端領域長Ｌと定義し、数式２に示す関係を満たすように、終端領域長だけ離間してアクティブ領域１３とＮ型シリコン単結晶領域２１が形成されている。
【００２８】
なお、この数式は上記数式１の右辺におけるＷN／２を左辺に移項させたものに相当する。
【００２９】
（数２）
Ｌ≧ｄ−ＷN／２
Ｌ：終端領域長
ＷN:Ｎ型コラム領域幅
ｄ：コラム構造深さ
更に、Ｎ型シリコン単結晶領域２１上部であって、Ｐ−型半導体単結晶領域５の外側にはＮ型の単結晶領域２２が表面から単結晶領域２１に接する形で形成される。この単結晶領域２２は、Ｐ型コラム領域３の終端位置と同じ位置から、もしくはそれよりも外側からアクティブ領域１３の外周側に向かって配置されるようになっている。そして、これら単結晶領域２１および２２によって素子の最外周が囲まれた構造となる。
【００３０】
このような構成により、コラム領域４の内部からコラム領域終端１６に向けて広がる空乏層は、コラム領域４の内部から基板深さ方向に広がる空乏層と同等に広げられる。従ってコラム構造の短辺に対向する領域における電界集中が回避でき、縦型ＭＯＳＦＥＴの耐圧向上が可能となる。
【００３１】
図５は本実施形態における耐圧設計値を約２２０Ｖにした縦型ＭＯＳＦＥＴの、耐圧の終端領域長Ｌ依存性を示したグラフである。グラフの縦軸は耐圧、横軸は終端領域長Ｌを示しており、終端領域長ＬがＬ＝ｄ−ＷN／２を境界にして、Ｌ＜ｄ−ＷN／２の領域では耐圧値が設計値を満足することができず、Ｌ＞ｄ−ＷN／２の領域では耐圧値が設計値でほぼ飽和している。従って、このグラフによって終端領域長Ｌの最小寸法がＬ≧ｄ−ＷN／２で表されることが確認できる。
【００３２】
なお、上述したように、終端領域長Ｌは、コラム領域４におけるＰＮ接合の繰り返し構造にのみ着目して決定されている。そして、バッファ層１２が形成される深さに形成されるバッファ層１２とＰ-型半導体単結晶領域５とによるＰＮ接合の繰り返し構造については考慮されていない。これは、本実施形態に示す縦型ＭＯＳＦＥＴの耐圧がコラム領域４の深さによって決定され、バッファ層１２があったとしても、それによって耐圧が決定される訳ではないためである。したがって、上記のように、コラム領域４におけるＰＮ接合の繰り返し構造にのみ着目して終端領域Ｌを決定すれば足りる。
【００３３】
また、ここでは、コラム構造として、図２−ａに示したストライプ構造のものを例に挙げたが、ストライプ構造以外にも、図２−ｂに示す四角形ドット構造、図２−ｃに示す六角形ドット構造、図２−ｄに示す円形ドット構造とすることも可能である。
【００３４】
これらの場合、図２−ｂ〜図２−ｄにおいて一点鎖線で示したアクティブ領域１３と点線で示したコラム領域４の終端部との距離、すなわち終端領域長Ｌの最小寸法は、ドット毎の間隔をＷＮとして定義して、上記関係を満たすようなものとされる。
【００３５】
また、ゲート構造もコラム構造と同様にストライプ構造やドットの周期的構造をとることが可能であり、また、ストライプ構造とした場合であっても、表面からみてコラム構造と平行な構造に限定されるものではなく、直行もしくは斜めの位置関係となる配置も可能である。
【００３６】
（第２実施形態）
図６（ａ）は本発明の第２実施形態における縦型ＭＯＳＦＥＴの断面図である。本実施形態は第１実施形態に対して、図１（ａ）、（ｂ）で示した断面図のうち基板表面にあるＰ-型半導体単結晶領域５及びＮバッファ領域１２が存在せず、コラム構造がＰボディ領域６の存在しない基板表面に到達している点が異なる。
【００３７】
基板表面上のレイアウトは第１実施形態と同様、図２に示すＰ型コラム領域３の短辺に対向する領域のＢ−Ｂ'断面構造に相当する構造である。なお、本実施形態の理解を容易にするために示した図６（ｂ）は図２に示すＰ型コラム領域３の長辺に対向する領域のＡ−Ａ'断面構造に相当する構造であり、従来から知られている構造である。
【００３８】
第２実施形態においても第１実施形態と同一の数式２を満たすようにアクティブ領域１３とＮ型シリコン単結晶からなるＮ型半導体領域２１が形成されている。
【００３９】
このようにすることで、第２実施形態においても第１実施形態と同様に、コラム領域４の内部から、コラム領域終端１６に向けて広がる空乏層は、コラム領域４の基板深さ方向に広がる空乏層と同等に広げることが可能となり、コラム構造の短辺に対向する領域における電界集中を回避でき、縦型ＭＯＳＦＥＴの耐圧向上が可能となる。
【００４０】
（第３実施形態）
図７（ａ）は本発明の第３実施形態における縦型ＭＯＳＦＥＴの断面図であり、図８に示すＰ型コラム領域３の短辺に対向する領域のＤ−Ｄ'断面構造に相当する構造である。なお、本実施形態の理解を容易にするために示した図７の（ｂ）は図８に示すＰ型コラム領域３の長辺に対向する領域のＣ−Ｃ'断面構造に相当する構造であり、従来から知られている構造である。
【００４１】
第３実施形態は第１実施形態と同様であるが、コラム構造を形成する際に、Ｓｉ（１１０）基板を利用し、エッチング速度の面方位依存性を利用したウエットエッチングによりコラム構造を形成するため、コラム形状が前述の実施形態とは異なっている。その他基本的な構成は第１実施形態とほぼ同様である。
【００４２】
第１及び第２実施形態では、コラム領域終端部１６にあるＰ／Ｎ接合面は、基板面と水平な方向に対して垂直に位置していたが、第３実施形態では、図７（ａ）に示すように、コラム領域終端部１６にあるＰ／Ｎ接合面は基板面と水平な方向に対して３５．２７°の角度を持つ。空乏層の広がる距離は前述の実施形態と同一で、基板内部においては、アクティブ領域の終端１７から前記コラム領域４におけるＰ型コラム領域３の短辺側の終端１６までの距離にＮ型コラム領域幅ＷNの１／２の長さを加えた長さだけ空乏層は広がる。基板表面上での終端領域長Ｌは三角関数を用いて表現され、具体的には以下のように表される。
【００４３】
まず、コラム領域におけるアクティブ領域の終端１７から基板深さ方向に基板面に対する垂線引き、この垂線と、Ｐ-型半導体領域５とＰ型コラム領域３との境界線との交点を起点１８とし、コラム深さからＮ型コラム領域幅ＷNの１／２の長さを減じた距離を示す円弧を描く。そして、この円弧が接するＳｉ（１１１）面、即ちコラム領域終端１６との接点からコラム領域４の終端に対する法線を引く。この法線と終端領域長Ｌとｓｉｎ３５．２７°の関係から、終端領域長Ｌは、コラム深さからＮ型コラム領域幅ＷNの１／２の長さを減じた距離の１／ｓｉｎ３５．２７°倍で表される。従って、終端領域長Ｌは数式３で示される距離になるよう設定される。
【００４４】
（数３）
Ｌ≧（ｄ−ＷN／２）／sin35.27
Ｌ：終端領域長
ＷN:Ｎ型コラム領域幅
ｄ：コラム構造深さ
このため、Ｐ+型ボディコンタクト領域８の最外周部分によってきまるアクティブ領域の終端１７から、基板表面におけるコラム領域終端１６にあるＰ／Ｎ接合部分までの距離を終端領域長と定義し、数式３を満たす終端領域長Ｌだけ離間してアクティブ領域１３とＮ型シリコン単結晶からなるＮ型半導体領域２１を形成する。
【００４５】
このような構成により、コラム領域４の内部からコラム領域終端１６に向けて広がる空乏層は、コラム領域４から基板深さ方向に広がる空乏層と同等に広げられる。従ってコラム構造の短辺に対向する領域における電界集中を回避でき、縦型ＭＯＳＦＥＴの耐圧向上が可能となる。
【００４６】
（第４実施形態）
図９（ａ）は本発明の第４実施形態における縦型ＭＯＳＦＥＴの断面図である。第３実施形態と異なる部分は、第３実施形態の図７（ａ）、（ｂ）で示した断面図のうち基板表面にあるＰ-型半導体領域５及びＮバッファ領域１２が存在せず、Ｐボディ領域６がコラム領域４の内部に存在する点である。
【００４７】
基板表面上のレイアウトは第３実施形態と同様、図８に示す第２導電型の第２半導体領域３の短辺に対向する領域のＤ−Ｄ'断面構造に相当する構造である。なお、本実施形態の理解を容易にするために示した図９（ｂ）は図２に示す第２導電型の第２半導体領域３の長辺に対向する領域のＣ−Ｃ'断面構造に相当する構造であり、従来から知られている構造である。
【００４８】
第４実施形態においては、第３実施形態におけるＰ-型半導体領域５とＮバッファ領域１２が存在しないため、基板表面に現れる終端領域１４のＰ／Ｎ接合面が第３実施形態と比較して外周に位置することになる。即ち、数式３に対して、図９（ａ）に図示するＰ型ボディ領域の深さ（ｄB）を変数とする項（ｄB／tan35.27）を加えた数式４を満たすようにアクティブ領域１３とＮ型シリコン単結晶領域２１が形成されている。
【００４９】
（数４）
Ｌ≧｛（ｄ−ＷN／２）／sin35.27｝＋（ｄB／tan35.27）
Ｌ：終端領域長
ＷN:Ｎ型コラム領域幅
ｄ：コラム構造深さ
ｄB：Ｐ型ボディ領域深さ
このようにすることで、第４実施形態においても第３実施形態と同様に、コラム領域４の内部からコラム領域終端１６に向けて広がる空乏層は、基板深さ方向に広がる空乏層と同等に広げることが可能となり、コラム構造の短辺に対向する領域における電界集中を回避でき、縦型ＭＯＳＦＥＴの耐圧向上が可能となる。
【００５０】
（第５実施形態）
本実施形態は前述の実施形態におけるコラム領域の角部について、コラム構造の短辺に対向する領域での電界集中を回避し、縦型ＭＯＳＦＥＴの耐圧向上を図るものである。即ち、図１０に示すように、基板上面方向から見てアクティブ領域終端１７からの終端領域長Ｌの範囲が曲率を持って示される部分においては、終端領域長Ｌの範囲よりもコラムの短辺が外側に位置する様にする。
【００５１】
上記各実施形態で示した終端領域長Ｌの関係は、コラム領域４の角部についても同様である。つまり、終端領域長Ｌが数式２、３、４で示されるそれぞれの場合において、基板上面方向から見た耐圧時の空乏層の角部は、アクティブ領域の角部を起点にして円弧状に外周に向かって広がる。このとき、Ｐ型コラム領域終端１６１を終端領域長Ｌよりも外周部となるように配置すれば、前述の実施形態で示した終端領域長Ｌを表す数式２、３、４が各実施形態でのコラム領域４の角部において成り立つ。従って、本実施形態に示す構成とすることにより、半導体装置全体において局所的に耐圧の低い部分ができることを回避することができる。
【００５２】
（他の実施形態）
これまではコラム領域４について、Ｐ型またはＮ型コラム領域の幅（ＷN、ＷP）、Ｐ型またはＮ型コラム領域の濃度については特に説明しなかったが、基板面内全体のＰ型またはＮ型コラム領域の幅（ＷN、ＷP）、Ｐ型またはＮ型コラム領域の濃度が一定であってもよい。
【００５３】
更に、縦型ＭＯＳＦＥＴに本発明を適用しているが、他の縦型半導体装置に本発明を適用することもできる。加えて、縦型ＭＯＳＦＥＴは、Ｎ型であるが、Ｐ型でもよい。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１実施形態における縦型ＭＯＳＦＥＴの断面を示す図である。
【図２−ａ】本発明の第１実施形態における縦型ＭＯＳＦＥＴのレイアウトを示す図である。
【図２−ｂ】第１実施形態の他の例における縦型ＭＯＳＦＥＴのレイアウトを示す図である。
【図２−ｃ】第１実施形態の他の例における縦型ＭＯＳＦＥＴのレイアウトを示す図である。
【図２−ｄ】第１実施形態の他の例における縦型ＭＯＳＦＥＴのレイアウトを示す図である。
【図３】本発明のコラム領域における空乏層の広がり方を説明する図である。
【図４】本発明のコラム領域終端の配置を説明する図である。
【図５】本発明の第１実施形態における縦型ＭＯＳＦＥＴの耐圧の終端領域長Ｌ依存性を示すグラフである。
【図６】本発明の第２実施形態における縦型ＭＯＳＦＥＴの断面を示す図である。
【図７】本発明の第３実施形態における縦型ＭＯＳＦＥＴの断面を示す図である。
【図８】本発明の第３実施形態における縦型ＭＯＳＦＥＴのレイアウトを示す図である。
【図９】本発明の第４実施形態における縦型ＭＯＳＦＥＴの断面を示す図である。
【図１０】本発明のその他の実施形態における縦型ＭＯＳＦＥＴの断面を示す図である。
【図１１】従来構造を示す図である。
【符号の説明】
【００５５】
１…Ｎ+型ドレイン領域、２…Ｎ型コラム領域、３…Ｐ型コラム領域、４…コラム領域、５…Ｐ-型半導体単結晶領域、６…Ｐ型ボディ領域、７…Ｎ+型ソース領域、８…Ｐ+型ボディコンタクト領域、９…ゲート絶縁膜、１０…電極材料、１１…トレンチゲート、１２…Ｎ型バッファ領域、１３…アクティブ領域、１４…終端領域、１４１…コラム領域の外周部分、１６…コラム領域終端、１７…アクティブ領域の終端、２１…Ｎ型半導体領域、１６１…Ｐ型コラム領域終端。
【図１】
2005101560.tif 000003
【図２−ａ】
2005101560.tif 000004
【図２−ｂ】
2005101560.tif 000005
【図２−ｃ】
2005101560.tif 000006
【図２−ｄ】
2005101560.tif 000007
【図３】
2005101560.tif 000008
【図４】
2005101560.tif 000009
【図５】
2005101560.tif 000010
【図６】
2005101560.tif 000011
【図７】
2005101560.tif 000012
【図８】
2005101560.tif 000013
【図９】
2005101560.tif 000014
【図１０】
2005101560.tif 000015
【図１１】
2005101560.tif 000016