(57)【要約】【課題】  インクジェット法を代表とする滴下法により配線等を形成する場合、その線幅が太くなることを防ぎ、微細化することが要求されている。そこで、従来と異なる方法により、線幅を微細化する方法を提供することを課題とする。【解決手段】  本発明は、インクジェット法を代表とする滴下法により配線等を形成する前に、プラズマ処理を行うことを特徴とする。プラズマ処理を行う結果、導電膜が形成される面の表面が改質され撥液性を示す。その結果、滴下法により形成する配線等を微細化することができる。【選択図】  図１
2005159328.tif 000002
【特許請求の範囲】
【請求項１】
配線の被形成面にプラズマ処理を行い、前記配線材料が混入された組成物を滴下することにより配線を形成することを特徴とする配線の作製方法。
【請求項２】
配線の被形成面にプラズマ処理を行って撥液性とし、前記配線材料が混入された組成物を滴下することにより配線を形成することを特徴とする配線の作製方法。
【請求項３】
請求項２において、
処理ガスに空気、酸素又は窒素を用い、大気圧又は大気圧近傍の圧力で、前記プラズマ処理を行うことを特徴とする配線の作製方法。
【請求項４】
請求項２又は３において、
前記プラズマ処理を行って前記配線の被形成面にＣＦ2結合を形成することにより、前記被形成面を撥液性とすることを特徴とする配線の作製方法。
【請求項５】
配線の被形成面にフッ素を有する膜を形成し、前記配線材料が混入された組成物を滴下することにより配線を形成することを特徴とする配線の作製方法。
【請求項６】
請求項５において、
フッ素を有する膜としてテフロン又はシランカップリング剤を有する膜を形成し、前記配線材料が混入された組成物を滴下することにより配線を形成することを特徴とする配線の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、
インクジェット法を用いて前記組成物を滴下することを特徴とする配線の作製方法。
【請求項８】
導電体の被形成面を撥液性とし、前記導電体材料が混入された組成物を滴下することにより導電膜を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項９】
請求項８において、
前記被形成面を撥液性とする手段はプラズマ処理であることを特徴とする薄膜トランジスタの作製方法。
【請求項１０】
請求項９において、
前記プラズマ処理を行って前記被形成面にＣＦ2結合を形成することにより、前記被形成面を撥液性とすることを特徴とする薄膜トランジスタの作製方法。
【請求項１１】
請求項８において、
前記被形成面上にフッ素を有する膜を形成することにより、前記被形成面を撥液性とすることを特徴とする薄膜トランジスタの作製方法。
【請求項１２】
請求項８又は１１において、
フッ素を有する膜としてテフロン又はシランカップリング剤を有する膜を形成することにより、前記被形成面を撥液性とすることを特徴とする薄膜トランジスタの作製方法。
【請求項１３】
ゲート電極の被形成面にプラズマ処理を行って撥液性とし、
前記ゲート電極の材料が混入された組成物を滴下することにより、前記ゲート電極の被形成面の前記撥液性の領域にゲート電極を形成し、
ソース電極及びドレイン電極の被形成面にプラズマ処理を行って撥液性とし、
前記ソース電極及びドレイン電極の材料が混入された組成物を滴下することにより、ソース電極及びドレイン電極の被形成面の前記撥液性の領域にソース電極及びドレイン電極を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項１４】
基板にプラズマ処理を行って撥液性とし、
ゲート電極材料が混入された組成物を滴下することにより、前記基板の前記撥液性の領域にゲート電極を形成し、
前記ゲート電極を覆ってゲート絶縁膜を形成し、
前記ゲート電極上に半導体膜を形成し、
前記半導体膜上に一導電型を有する半導体膜を形成し、
前記一導電型を有する半導体膜及び前記ゲート絶縁膜にプラズマ処理を行って撥液性とし、
ソース電極及びドレイン電極の材料が混入された組成物を滴下することにより、前記一導電型を有する半導体膜及び前記ゲート絶縁膜の前記撥液性の領域に、ソース電極及びドレイン電極を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項１５】
ソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極上に半導体膜を形成し、
前記半導体膜上方のゲート電極の被形成面にプラズマ処理を行って撥液性とし、
前記ゲート電極材料が混入された組成物を滴下することにより、前記ゲート電極の被形成面の前記撥液性の領域に、ゲート電極を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項１６】
下地膜にソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極上に半導体膜を形成し、
前記半導体膜表面にプラズマ処理を行って撥液性とし、
マスク材料が混入された組成物を滴下することにより、前記半導体膜の前記撥液性の領域に、マスクを形成し、
前記マスクを用いて半導体膜をパターニングし、
前記半導体膜を覆ってゲート絶縁膜を形成し、
前記ゲート絶縁膜にプラズマ処理を行って撥液性とし、
ゲート電極材料が混入された組成物を滴下することにより、前記ゲート絶縁膜の前記撥液性の領域に、ゲート電極を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項１７】
下地膜にプラズマ処理を行って撥液性とし、
ソース電極及びドレイン電極の材料が混入された組成物を滴下することにより前記下地膜の前記撥液性の領域に、ソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極上に半導体膜を形成し、
前記半導体膜にプラズマ処理を行って撥液性とし、
マスク材料が混入された組成物を滴下することにより、前記半導体膜の前記撥液性の領域に、マスクを形成し、
前記マスクを用いて半導体膜をパターニングし、
前記半導体膜を覆ってゲート絶縁膜を形成し、
前記ゲート絶縁膜にプラズマ処理を行って撥液性とし、
ゲート電極材料が混入された組成物を滴下することにより、前記ゲート絶縁膜の前記撥液性の領域にゲート電極を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項１８】
テフロン膜を形成し、
ゲート電極材料が混入された組成物を滴下することにより、前記テフロン膜上にゲート電極を形成し、
前記ゲート電極を焼成するために加熱処理を行い、前記加熱処理により前記テフロンは除去される
ことを特徴とする薄膜トランジスタの作製方法。
【請求項１９】
第１のテフロン膜を形成し、
ゲート電極材料が混入された組成物を滴下することにより、前記第１のテフロン膜上にゲート電極を形成し、
前記ゲート電極を焼成するために加熱処理を行い、前記加熱処理により前記第１のテフロン膜は除去され、
前記ゲート電極を覆ってゲート絶縁膜を形成し、
前記ゲート電極上に半導体膜を形成し、
前記半導体膜上に一導電型を有する半導体膜を形成し、
前記一導電型を有する半導体膜及び前記ゲート絶縁膜上に第２のテフロン膜を形成し、
ソース電極及びドレイン電極の材料が混入された組成物を滴下することにより、前記一導電型を有する半導体膜及び前記ゲート絶縁膜上に、ソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極を焼成するために加熱処理を行い、前記加熱処理により前記第２のテフロン膜は除去される
ことを特徴とする薄膜トランジスタの作製方法。
【請求項２０】
請求項８乃至１９のいずれか一において、
前記薄膜トランジスタ上に層間絶縁膜を形成し、
前記層間絶縁膜に開口部を形成し、
前記開口部が形成された層間絶縁膜にプラズマ処理を行って、前記開口部及び前記層間絶縁膜の表面を撥液性とし、
配線材料が混入された組成物を滴下することにより、前記開口部を介して前記薄膜トランジスタのソース電極又はドレイン電極と接続する配線を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項２１】
請求項８乃至１９のいずれか一において、
前記薄膜トランジスタ上に層間絶縁膜を形成し、
前記層間絶縁膜にプラズマ処理を行って、前記層間絶縁膜の表面を撥液性とし、
前記層間絶縁膜に開口部を形成し、
配線材料が混入された組成物を滴下することにより、前記開口部を介して前記薄膜トランジスタのソース電極又はドレイン電極と接続する配線を形成する薄膜トランジスタの作製方法であって、
前記開口部は前記層間絶縁膜の表面より撥液性が低いことを特徴とする薄膜トランジスタの作製方法。
【請求項２２】
請求項８乃至２１のいずれか一において、
インクジェット法を用いて前記組成物を滴下することを特徴とする配線の作製方法。
【請求項２３】
誘電体が設けられた電極と、
前記電極へ電圧を印加するための電源と、を有するプラズマ処理装置を用いて、
前記電極と対向する位置に被処理物を配置し、
前記電源へパルス状の電圧を印加することによりプラズマを発生させ、前記被処理物の表面にＣＦ2結合を形成し、
配線材料が混入された組成物を滴下することにより、前記ＣＦ2結合が形成された面に、配線を形成する
ことを特徴とする液滴吐出方法。
【請求項２４】
誘電体が設けられた電極と、
前記電極へ電圧を印加するための電源と、を有するプラズマ処理装置を用いて、
大気圧又は大気圧近傍において、前記電極と対向する位置に被処理物を配置し、
前記電源へパルス状の電圧を印加することによりプラズマを発生させ、前記被処理物の表面にＣＦ2結合を形成し、
配線材料が混入された組成物を滴下することにより、前記ＣＦ2結合が形成された面に、配線を形成する
ことを特徴とする液滴吐出方法。
【請求項２５】
誘電体が設けられた電極と、
前記電極へ電圧を印加するための電源と、を有するプラズマ処理装置を用いて、
大気圧又は大気圧近傍において、前記電極と対向する位置に被処理物を配置し、
前記電源へパルス状の電圧を印加することによりプラズマ密度が1×１０10〜１×１０14ｍ-3となるプラズマを発生させ、前記被処理物の表面にＣＦ2結合を形成し、
配線材料が混入された組成物を滴下することにより、前記ＣＦ2結合が形成された面に、配線を形成する
ことを特徴とする液滴吐出方法。
【請求項２６】
請求項２３乃至２５のいずれか一おいて、
前記誘電体はテフロンからなることを特徴とする液滴吐出方法。
【請求項２７】
請求項２３乃至２６のいずれか一において、
インクジェット法を用いて前記組成物を滴下することを特徴とする液滴吐出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、形成対象の材料が混入された組成物を滴下することによる配線の作製方法及び薄膜トランジスタ、またはそれを有する半導体装置の作製方法に関する。具体的には、液滴吐出（インクジェット）法による配線の作製方法及び薄膜トランジスタの作製方法に関する。
また、それらの液滴吐出方法に関する。
【背景技術】
【０００２】
ピエゾ方式やサーマルジェット方式に代表される液滴吐出技術、あるいは連続式の液滴吐出技術が注目を集めている。この液滴吐出技術は活字、画像の描画に使われてきたが、近年微細パターン形成などの半導体分野へ応用する試みが始まっている。
【０００３】
インクジェット法による膜パターンの形成方法を改善し、厚膜化を達成し、細線化の要請も満たし、導電膜とした場合に断線や短絡等の問題を生じない膜パターンの形成方法が提案されている（特許文献１参照）。
【特許文献１】特開２００３−１３３６９１号公報
【０００４】
特許文献１によると、予め液滴との接触角が６０ｄｅｇとなるように基板に処理を行い、第１の吐出工程では液滴を配線形成領域全体に、基板上に着弾した後の液滴の直径よりも大きいピッチで吐出する。第２の吐出工程では液滴を配線形成領域全体の第１吐出工程における吐出一と異なる位置に第１の吐出工程と同じピッチで吐出する。第３の吐出工程では、液滴を配線形成領域全体に第１の吐出工程におけるピッチよりも小さいピッチで吐出することが記載されている。
【０００５】
また接触角を制御するための表面処理の方法として、常圧又は真空中でプラズマ照射する方法が挙げられている。プラズマ処理に用いるガス種は、導電性配線を形成すべき基板の表面材料を考慮して選択することができ、例えば、４フッ化メタン、パーフルオロヘキサン、パーフルオロデカン等を処理ガスとして使用できることが記載されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のようなインクジェット法を代表とする方法により配線等を形成する場合、その線幅が太くなることを防ぎ、微細化することが要求されている。そこで、上記特許文献と異なる方法により、線幅を微細化する方法を提供することを課題とする。
【０００７】
さらに本発明は、配線以外のもの、例えば半導体膜、絶縁膜、マスク等を、インクジェット法を代表とする方法により形成し、これらの線幅を微細化する方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を鑑み、本発明は、所望のパターンを形成する前に、パターンが形成される面（被形成面）に撥液性となる領域（撥液性領域）を形成することを特徴とする。すなわち、配線等を形成する前に、被形成面に対して撥液処理を行うことを特徴とする。その後、配線等の導電体材料が混入された組成物（溶媒に導電体が溶解又は分散させた組成物を含む）を滴下する方法（滴下法）により配線等のパターンを形成する。
【０００９】
導電体材料が混入された組成物を滴下する手段として、液滴吐出（インクジェット）法がある。インクジェット法としてピエゾ方式を用いることができる。ピエゾ方式は、液滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、ＭＬＰ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｐｉｅｚｏ）タイプとＭＬＣｈｉｐ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｈｙｐｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｐｉｅｚｏ  Ｓｅｇｍｅｎｔｓ）タイプがある。また溶媒の材料によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、所謂サーマル方式を用いたインクジェット法でもよい。
【００１０】
撥液処理を行う手段として、被形成面に対してプラズマ処理を行う方法がある。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力を数十Ｔｏｒｒ〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、好ましくは１００（１３３００Ｐａ）〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、より好ましくは７００Ｔｏｒｒ（９３１００Ｐａ）〜８００Ｔｏｒｒ（１０６４００Ｐａ）、つまり大気圧又は大気圧近傍の圧力となる状態で、パルス状の電圧（パルス電圧）を印加する。このとき、プラズマ密度は、1×１０10〜１×１０14ｍ-3、所謂コロナ放電やグロー放電の状態となるようにする。
【００１１】
また、特許文献１に記載のように、処理ガスにフッ素系ガスを用いる場合、半導体膜の表面に対して表面改質を行うことが難しい。これは、フッ素系のガスを用いると、珪素を有する半導体膜が除去されてしまうからである。またフッ素系のガスを用いると、アクリル等の有機材料の表面に対して表面改質を行うことも難しい。フッ素系のガスでは、有機材料の表面を傷つけたり、除去してしまうからである。
【００１２】
それに対して本発明は、空気、酸素又は窒素を用いてプラズマ処理を行っている。従って、形成面の材質を選ばず半導体膜や有機材料に対しても表面改質を行うことができ好ましい。さらに処理ガスが空気、酸素又は窒素であるため、コストが安く、排ガス処理も簡便である。
【００１３】
また特に、処理ガスに酸素を用いて行うプラズマ処理は、半導体膜等をパターニングするためのマスク除去にも使うことができ好ましい。
【００１４】
本発明のプラズマ処理に使われるプラズマ処理装置において、電極とプラズマ処理が行われる対象物（被処理物）との間には、誘電体が設けられており、誘電体は発生するプラズマに曝されることを特徴とする。誘電体として、テフロン（登録商標）を用いることができる。例えば、プラズマが生じる一面に、少なくとも誘電体が設けられた電極を用意し、誘電体がプラズマに曝されるように、被処理物と電極との間にプラズマを発生させればよい。そのため、誘電体は電極表面全体を覆う必要はない。
【００１５】
本発明において、具体的なパルス電圧は、減衰振動波が間欠的に繰り返し生ずる減衰振動波形周期波として各減衰振動波のように共振された状態となるように印加する。例えば、正負一対のパルスを繰り返し周波数で高圧トランスの一次側に供給し、高圧トランスの二次側から各減衰振動波に共振した減衰振動波形周期波を出力して一対の電極に印加する。このとき共振した各減衰振動波の電圧立ち上がり時間は５μｓ以下であると好ましい。また減衰振動波の繰り返し周期が１０〜１００ｋＨｚであると好ましい。またパルスは１００〜１００００ｐｐｓ(1秒当たり１００００回)であると好ましい。
【００１６】
以上のようなプラズマ処理を行う結果、導電膜が形成される面（被形成面）の表面が改質される。例えば、電極の一表面にテフロン（登録商標）が設けられている場合、導電膜の被形成面にＣＦ2が形成され、水、アルコールや油等その他の液体に対して濡れ性の低い撥液性を示すようになる。
【００１７】
その後、導電体材料を有する組成物を滴下し、配線を形成する。その結果、線幅が小さくなり、微細化を達成することができる。
【００１８】
すなわち本発明は、導電膜等のパターンの被形成面に対して撥液性領域を形成することを特徴とする。そのため、本発明は少なくとも、撥液処理を行った後、導電膜を形成し、微細な配線を形成する。例えば、撥液処理としてテフロン（登録商標）等のフッ素を有する膜を形成した後、導電体材料を有する組成物を滴下することにより微細な配線を形成してもよい。
【００１９】
また本発明は、溶媒に導電体（配線を構成する材料）が混入された組成物を吐出して配線を形成している。このような組成物を吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができるからである。またさらに、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また組成物を滴下する工程は、窒素雰囲気中や有機ガス雰囲気中で行ってもよい。
【００２０】
このとき、組成物はドット（液滴）状に吐出されたり、ドットが連なった柱状に吐出されたりする。すなわち、複数のドットが連続して吐出されるため、ドットとして認識されず線状に吐出されることもある。これのように組成物がドット状又は柱状に吐出されることを単にドット（液滴）を滴下と表記する。
【００２１】
特に、導電体材料を有するドットを滴下する法により配線を形成する場合、該配線をパターニングするためのマスクの露光、現像といったフォトリソグラフィー工程、配線パターニングするエッチング工程を省略することができる。
【００２２】
導電体としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、ビスマス（Ｂｉ）、鉛（Ｐｂ）、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）、若しくはアルミニウム（Ａｌ）、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。特に低抵抗な銀、銅を用いるとよい。但し銅を用いる場合、半導体膜中等に銅が拡散することを防止するため、窒素を有する絶縁膜をバリア膜として形成する必要がある。
【００２３】
また透明な導電体として、インジウム錫酸化物（ＩＴＯ、Indium Tin Oxide）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ2）を混合したＩＴＳＯ（便宜上ＩＴＳＯ又はＮＩＴＯと表記する）、有機インジウム、有機スズ、窒化チタン（ＴｉＮ）等を用いることもできる。
【００２４】
このように本発明は、インクジェット法を代表とする滴下法により微細な配線を形成することを特徴としており、配線を形成する薄膜トランジスタの構造等は限定されない。すなわち、結晶性半導体膜及び非晶質半導体膜のいずれを有する薄膜トランジスタであってもよく、半導体膜より下方にゲート電極が設けられる所謂ボトムゲート型、及び半導体膜より上方にゲート電極が設けられる所謂トップゲート型のいずれの構造を有する薄膜トランジスタであってもよい。
【００２５】
また薄膜トランジスタが有する、ゲート電極、ソース電極、ドレイン電極、及びそれら電極に接続される配線のいずれにおいても、インクジェット法を代表とする滴下法により形成する場合、プラズマ処理を行って、微細化を達成することができる。すなわち薄膜トランジスタが有する導電膜を、インクジェット法を代表とする滴下法により形成する場合、導電膜の被形成面にプラズマ処理を行うことができる。
【００２６】
以上、導電膜について説明したが、本発明は、例えばマスク等の被形成面に対してプラズマ処理を行ってもよい。すなわち本発明は、微細化したい対象の被形成面に対してプラズマ処理を行うことを特徴とする。
【発明の効果】
【００２７】
このように本発明は、空気、酸素又は窒素の処理ガスを用いプラズマ処理を用いることにより、材質依存性なく、表面改質を行うことができる。その結果、あらゆる材料に対して表面改質を行うことができる。そのため、基板上に形成する配線であっても、絶縁膜上に形成する配線であっても微細化することができる。またさらに材料依存性がないため、有機材料上に形成するマスク等の微細化を達成することができる。
【００２８】
また本発明は、配線やマスク等の所望のパターンを、インクジェット法を代表とする滴下法により形成する一工程において、被形成面に対してプラズマ処理を行うことを特徴とする。すなわち、上記一工程においてプラズマ処理を行った後にインクジェット法を代表とする滴下法により形成される配線やマスク等が微細化するという本発明の効果を得ることができる。そのため本発明の薄膜トランジスタ作製工程において、必ずしもプラズマ処理後にインクジェット法を代表とする滴下法により配線を形成する必要はなく、インクジェット法を代表とする滴下法により微細化したパターンを形成する必要がある場合、プラズマ処理を行えばよい。
【００２９】
またインクジェット法を代表とする滴下法を用いることにより、マザーガラス基板が１０００ｍｍ×１３００ｍｍ、１０００ｍｍ×１５００ｍｍ、１８００ｍｍ×２２００ｍｍ以上とメータを超える第５世代以降のガラス基板のライン検討が進んでいる。この場合、マザーガラスから多数のパネルを作製することができ、パネルの価格が下がることが期待できる。この場合でも、インクジェット法を代表とする滴下法を用いることにより、採算を維持できる製造ラインを構築することができる。それは、インクジェット法を代表とする滴下法により配線等を形成すると、フォトプロセスの簡略化を行うことができるからである。その結果、フォトマスクが不要となり、設備投資コストの削減、コストの削減を達成することができる。さらにフォトリソグラフィー工程が不要となるため、製造時間を短縮することができる。またインクジェット法を代表とする滴下法により形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。このようにインクジェット法を代表とする滴下法を、大面積基板への適用すると好適である。
【発明を実施するための最良の形態】
【００３０】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３１】
以下の実施の形態において、滴下法にはインクジェット法を用いる。また断りのない限り、撥液処理にはプラズマ処理を用いる。
【００３２】
またＴＦＴはゲート、ソース、ドレインの３端子を有するが、ソース端子（ソース電極）、ドレイン端子（ドレイン電極）に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第１の電極、他方を第２の電極と表記する。
【００３３】
（実施の形態１）
本実施の形態では、薄膜トランジスタの作製方法の一例について説明する。
【００３４】
まず図１（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する。基板１００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。特に、半導体膜を結晶化するための加熱工程を要しない非晶質半導体膜を有する薄膜トランジスタを形成する場合、可撓性を有する合成樹脂からなる基板を用いやすい。
【００３５】
下地膜１０１は基板１００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素、窒化珪素、窒化酸化珪素、酸化チタン、窒化チタンなどの絶縁膜を用いて下地膜を形成することができる。またチタン等の導電膜を用いて下地膜を形成することもできる。この場合、導電膜は、作製工程における加熱処理等により、酸化されることがある。特に、下地膜の材料は、ゲート電極材料と密着性の高いものを選択するとよい。例えば、ゲート電極にＡｇを用いる場合、酸化チタン（ＴｉＯｘ）からなる下地膜を形成すると好ましい。なお下地膜１０１は単層構造又は積層構造を有してもよい。本実施の形態において、下地膜は第１の下地膜と第２の下地膜との積層構造とする。第１の下地膜として、プラズマＣＶＤ法を用い、原料ガスにＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2、圧力が０．３Ｔｏｒｒ（３９．９Ｐａ）、ＲＦパワーが５０Ｗ、ＲＦ周波数が６０ＭＨｚ、基板温度が４００℃として形成する酸化窒化珪素膜を１０〜２００nm（好ましくは５０〜２００nm）形成する。第２の下地膜として、プラズマＣＶＤ法を用い、原料ガスにＳｉＨ4、Ｎ2Ｏ、圧力が０．３Ｔｏｒｒ（３９．９Ｐａ）、ＲＦパワーが１５０Ｗ、ＲＦ周波数が６０ＭＨｚ、基板温度が４００℃として形成する酸化窒化珪素膜を５０〜２００ｎｍ（好ましくは２００〜１５０nm）形成する。
【００３６】
ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効である。一方、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも下地膜を設ける必要はない。すなわち不純物が半導体膜へ拡散することが防止できれば、下地膜は必ずしも設ける必要はない。例えば、ゲート電極上にゲート絶縁膜を介して半導体膜を形成する場合、ゲート絶縁膜が半導体膜へ不純物の拡散を防止する機能を果たすことができるため、下地膜を設ける必要はない。
【００３７】
その後、ゲート電極の被形成面に対してプラズマ処理を行う。本実施の形態では、ゲート電極の被形成面が下地膜であるため、下地膜に対してプラズマ処理を行う。プラズマ処理は、ゲート電極の被形成面に対して非接触で行うとよい。
【００３８】
プラズマ処理は、空気、酸素又は窒素を処理ガスとして用い、圧力が数十Ｔｏｒｒ〜８００Ｔｏｒｒ（１０６４００Ｐａ）、好ましくは７００Ｔｏｒｒ（９３１００Ｐａ）〜８００Ｔｏｒｒ（大気圧又は大気圧近傍の圧力）の状態で行う。またプラズマ処理の電源にはＲＦ電源やＡＣ電源を用いることができる。例えば、ＡＣ電源を用い、交流電圧１００Ｖ、周波数１３．５６ＭＨｚ等の条件で印加し、パワーを変化させてプラズマを発生させる。このとき安定なプラズマを放電するため、電圧幅２〜４μｓｅｃ間隔でパルスを印加する。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。
【００３９】
図１（Ｂ）に示すように、インクジェット法を用いて、溶媒中に導電体が混入したドットを滴下して、ゲート電極１０３として機能する導電膜を形成する。本実施の形態では、テトラデカンの溶媒中に銀（Ａｇ）の導電体が分散しているドットを滴下する。テトラデカンは、プラズマ処理が行われた面に対して撥液性を示す溶媒である。そのためプラズマ処理を行った結果、インクジェット法により形成されたゲート電極を微細化することができる。
【００４０】
その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。具体的には、所定の温度、例えば２００℃〜３００℃で加熱すればよく、好ましくは酸素を有する雰囲気で加熱処理を行う。このときゲート電極表面に凹凸が生じないように加熱温度を設定する。本実施の形態のように銀（Ａｇ）を有するドットを用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行うと、溶媒中に含まれる接着剤等の熱硬化性樹脂などの有機物が分解されるため、有機物を含まない銀（Ａｇ）を得ることができる。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。
【００４１】
またゲート電極は、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成することもできる。また導電膜は、インクジェット法以外に、スパッタリング法、プラズマＣＶＤ法により形成することができる。スパッタリング法、プラズマＣＶＤ法により形成する導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いることができる。
【００４２】
図１（Ｃ）に示すように、ゲート電極を覆ってゲート絶縁膜１０４として機能する絶縁膜を形成する。絶縁膜は積層構造又は単層構造を有することができる。絶縁膜として、プラズマＣＶＤ法により酸化珪素、窒化珪素又は窒化酸化珪素等の絶縁体を形成することができる。なおインクジェット法により絶縁膜の材料が混入されたドットを吐出してゲート絶縁膜を形成してもよい。本実施の形態のように、銀（Ａｇ）をゲート電極として用いる場合、ゲート電極を覆う絶縁膜には窒化珪素膜を用いると好ましい。酸素を有する絶縁膜を用いると、銀（Ａｇ）と反応し、酸化銀が形成されゲート電極表面が荒れる恐れがあるからである。
【００４３】
ゲート絶縁膜上に、半導体膜１０５を形成する。半導体膜は、プラズマＣＶＤ法、スパッタリング法、インクジェット法等により形成することができる。半導体膜の膜厚は２５〜２００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また半導体膜の材料は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。また半導体膜は、非晶質半導体、非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体、及び非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、から選ばれたいずれの状態を有してもよい。特に、０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶状態は所謂マイクロクリスタル（μｃ）と呼ばれている。
【００４４】
セミアモルファス半導体の材料としてシリコンを用いたセミアモルファスシリコン（ＳＡＳとも表記する）は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることによりＳＡＳの形成を容易なものとすることができる。このとき希釈率が１０倍〜１０００倍の範囲となるように、珪化物気体を希釈すると好ましい。またＳｉ2Ｈ6及びＧｅＦ4を用い、ヘリウムガスで希釈する方法を用いてＳＡＳを形成することができる。グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えばよい。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すればよい。基板加熱温度は３００度以下が好ましく、１００〜２５０度の基板加熱温度が推奨される。
【００４５】
本実施の形態では、プラズマＣＶＤ法を用いて、珪素を主成分とする非晶質半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を形成する。
【００４６】
次いで、一導電型を有する半導体膜を形成する。一導電型を有する半導体膜は、プラズマＣＶＤ法、スパッタリング法、インクジェット法等を用いて形成することができる。なお一導電型を有する半導体膜を設ける場合、半導体膜と電極とのコンタクト抵抗が低くなり好ましいが、必要に応じて設ければよい。本実施の形態では、プラズマＣＶＤ法を用いてＮ型を有する半導体膜１０６を形成する。このように半導体とＮ型を有する半導体膜をプラズマＣＶＤ法により形成する場合、半導体膜１０５と、Ｎ型を有する半導体膜１０６、更にはゲート絶縁膜を連続形成すると好ましく、原料ガスの供給を変化させることにより大気開放せず、連続形成することができる。
【００４７】
図１（Ｄ）に示すように、半導体膜１０５及びＮ型を有する半導体膜１０６を所望の形状にパターニングする。図示しないが所望箇所にマスクを形成し、マスクを用いてエッチングすればよい。マスクは、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるためインクジェット法を用いて形成すると好ましいが、フォトリソグラフィー法により形成してもよい。更にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程の簡略化を行うことができる。すなわち、フォトマスク形成、露光等が不要となり、設備投資コストの削減を達成でき、製造時間を短縮することができる。インクジェット法によりマスクを形成する場合、マスクの被形成面に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。
【００４８】
マスク材料として、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ポリビニルアルコール、レジストまたはベンゾシクロブテン）を用いることができる。例えばポリイミドを用いてインクジェット法によりマスクを形成する場合、所望箇所にインクジェット法によりポリイミドを吐出した後、焼成するため１５０〜３００℃で加熱処理を行うとよい。その後、マスクを用いて半導体膜１０５及びＮ型を有する半導体膜１０６エッチングする。エッチング後、マスクを除去するため、プラズマ処理を行う。なお、インクジェット法を用いて形成されるマスクは除去せずに絶縁膜として機能させてもよい。
【００４９】
そして、図１（Ａ）と同様にソース電極及びドレイン電極の被形成面に対してプラズマ処理を行う。本実施の形態では、ソース電極及びドレイン電極の被形成面であるＮ型を有する半導体膜、及びゲート絶縁膜に対してプラズマ処理を行う。プラズマ処理は、ソース電極及びドレイン電極の被形成面に対して非接触で行うとよい。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。
【００５０】
図１（Ｅ）に示すように、ソース電極及びドレイン電極１０８として機能する導電膜を形成する。導電膜は、単層構造及び積層構造のいずれを有してもよい。導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。また導電膜はインクジェット法、ＣＶＤ法及びスパッタリング法のいずれかを用いて形成することができる。本実施の形態では、インクジェット法により銀（Ａｇ）が混入されたドットを用いて形成する。具体的には、図１（Ｂ）に示したゲート電極と同様に行えばよい。プラズマ処理を行う結果、インクジェット法により形成されたソース電極及びドレイン電極を微細化することができる。
【００５１】
その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。
【００５２】
その後、ソース電極及びドレイン電極をマスクとして、Ｎ型を有する半導体膜１０６をエッチングする。Ｎ型を有する半導体膜が、ソース電極及びドレイン電極を短絡することを防止するためである。このとき、半導体膜１０５が多少エッチングされることがある。
【００５３】
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられる、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、半導体膜が多少エッチングされている、所謂チャネルエッチ型である。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【００５４】
また本実施の形態で示した薄膜トランジスタは、インクジェット法により導電膜を形成する前に、プラズマ処理を行うことを特徴とする。インクジェット法によりゲート電極、ソース電極及びドレイン電極を形成する前にプラズマ処理を行っているが、少なくとも１つのインクジェット工程の前にプラズマ処理を行えばよい。そのため、本実施の形態で示した以外のインクジェット工程の前であればいつプラズマ処理を行ってもよい。
【００５５】
以上のように、インクジェット工程前のプラズマ処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。
【００５６】
またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【００５７】
（実施の形態２）
本実施の形態では、実施の形態１と異なる構造の薄膜トランジスタの作製方法を説明する。実施の形態１と異なる構造は、半導体膜上に保護膜を形成する点である。そのため、その他の作製方法については実施の形態１を参照すればよく、詳細な説明を省略する。
【００５８】
図２（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する。そして下地膜１０１に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。
【００５９】
図２（Ｂ）に示すように、下地膜上にゲート電極１０３を形成し、ゲート電極を覆ってゲート絶縁膜１０４を形成し、ゲート絶縁膜上に半導体膜１０５を形成する。プラズマ処理を行う結果、インクジェット法により形成されたゲート電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。その後、半導体膜上に保護膜を形成する。保護膜は、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜をインクジェット法、プラズマＣＶＤ法、スパッタリング法等により形成する。また半導体膜、及び保護膜、さらにゲート絶縁膜を連続形成するとよい。同一チャンバー内で、原料ガスの供給を変化させることにより、大気開放せずに連続形成することができる。
【００６０】
またインクジェット法により保護膜を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるからである。そしてインクジェット法により保護膜を形成すると、フォトリソグラフィー工程の簡略化を行うことができる。その結果、フォトマスクが不要となり、設備投資コストの削減、コストの削減を達成することができる。さらにフォトリソグラフィー工程が不要となるため、製造時間を短縮することができるからである。このとき、保護膜の被形成面に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成された保護膜を微細化することができる。本実施の形態では、インクジェット法を用いてポリイミド又はポリビニルアルコール等を滴下して保護膜１１０を形成する。
【００６１】
また保護膜を所望の形状にパターニングする必要があるとき、マスクを用いてパターニングする。このとき、ゲート電極をマスクとして基板裏面から露光すれば自己整合的に保護膜をエッチングすることができる。もちろんフォトリソグラフィー法やインクジェット法によりマスクを形成してもよい。インクジェット法によりマスクを形成する場合、マスクの被形成面に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。
【００６２】
図２（Ｃ）に示すように、一導電型を有する半導体膜を形成する。本実施の形態では、プラズマＣＶＤ法を用いてＮ型を有する半導体膜１０６を形成する。
【００６３】
図２（Ｄ）に示すように、Ｎ型を有する半導体膜、及び半導体膜を所望の形状にパターニングする。この場合、図示しないが所望箇所にマスクを形成し、マスクを用いてエッチングすればよい。マスクは、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるためインクジェット法を用いて形成すると好ましいが、フォトリソグラフィー法により形成してもよい。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。本実施の形態では、マスクとしてインクジェット法を用いてポリイミド又はポリビニルアルコール等を滴下する。このとき、マスクの被形成面に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。
【００６４】
エッチング後、マスクを除去するため、プラズマ処理を行う。なお、インクジェット法を用いて形成されるマスクは除去せずに絶縁膜として機能させてもよい。
【００６５】
そして図２（Ａ）と同様にソース電極及びドレイン電極の被形成面に対してプラズマ処理を行う。本実施の形態では、ソース電極及びドレイン電極の被形成面であるＮ型を有する半導体膜、及びゲート絶縁膜に対してプラズマ処理を行う。プラズマ処理は、ソース電極及びドレイン電極の被形成面に対して非接触で行うとよい。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。
【００６６】
図２（Ｅ）に示すように、ソース電極及びドレイン電極１０８として機能する導電膜を形成する。本実施の形態では、インクジェット法により銀（Ａｇ）が混入されたドットを用いて形成する。プラズマ処理を行う結果、インクジェット法により形成されたソース電極及びドレイン電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。
【００６７】
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられる、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、半導体膜がエッチングされない、所謂チャネル保護型である。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【００６８】
またこのようにして形成される薄膜トランジスタは、インクジェット法により導電膜を形成する前に、プラズマ処理を行うことを特徴とする。本実施の形態では、インクジェット法によりゲート電極、及びソース電極及びドレイン電極を形成する前にプラズマ処理を行っているが、少なくとも１つのインクジェット工程前においてプラズマ処理を行えばよい。そのため、本実施の形態で示した以外であっても、インクジェット工程の前であればいつにプラズマ処理を行ってもよい。
【００６９】
以上のように、インクジェット工程前のプラズマ処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。
【００７０】
またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【００７１】
（実施の形態３）
本実施の形態では、実施の形態１及び２に示す構造と異なり、半導体膜より上方にゲート電極が設けられる、所謂トップゲート型の薄膜トランジスタである。そのため、その他の作製方法については実施の形態１及び２を参照すればよく、詳細な説明は省略する。
【００７２】
図３（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する。その後、ソース電極及びドレイン電極１０８となる導電膜、一導電型を有する半導体膜を順に形成する。本実施の形態では、一導電型を有する半導体膜にＮ型を有する半導体膜１０６を用いる。ソース電極及びドレイン電極となる導電膜、Ｎ型を有する半導体膜を形成後、マスクを用いて所望の形状にパターニングする。図示しないが、マスクはインクジェット法又はフォトリソグラフィー法により形成することができる。インクジェット法によりマスクを形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるからである。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。インクジェット法によりマスクを形成する場合、マスクの被形成面に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができるからである。本実施の形態ではマスクとしてインクジェット法を用いてポリイミド又はポリビニルアルコール等を滴下する。その後、必要に応じて加熱を行い焼成し、ドライエッチング法を用いてパターニングする。
【００７３】
パターニング後、マスクを除去するため、プラズマ処理を行う。なお、インクジェット法を用いて形成されるマスクは除去せずに絶縁膜として機能させてもよい。
【００７４】
図３（Ｂ）に示すように、半導体膜１０５を、Ｎ型を有する半導体膜を覆うように形成する。半導体膜１０５上にマスク１１２を形成する。マスク１１２は、インクジェット法又はフォトリソグラフィー法により形成することができる。本実施の形態ではマスクとしてインクジェット法を用いてポリイミド又はポリビニルアルコール等を滴下する。必要に応じて、インクジェット法により形成されたマスクに対して加熱を行い、焼成する。なおこのとき、半導体膜１０５に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。
【００７５】
その後、マスクを用いて半導体膜１０５を所望の形状にパターニングする。このとき同時に、Ｎ型を有する半導体膜をパターニングすることもできる。すなわち、半導体膜１０５とＮ型を有する半導体膜１０６とが同一ガスに対して同様のエッチレートを有する場合、同時にパターニングされてしまう。
【００７６】
パターニング後、マスク１１２を除去するため、プラズマ処理を行う。なお、インクジェット法を用いて形成されるマスクは除去せずに絶縁膜として機能させてもよい。
【００７７】
図３（Ｃ）に示すように、半導体膜１０５を覆うようにゲート絶縁膜１０４として機能する絶縁膜を形成する。ゲート絶縁膜は少なくとも半導体膜と、後に形成されるゲート電極との間に形成されていればよい。そしてゲート絶縁膜１０４に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。
【００７８】
図３（Ｄ）に示すように、ゲート絶縁膜を介して半導体膜上にゲート電極１０３として機能する導電膜を形成する。本実施の形態では、テトラデカンの溶媒中に銀（Ａｇ）の導電体が分散しているドットを滴下する。プラズマ処理を行う結果、インクジェット法により形成されたゲート電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。
【００７９】
このようにゲート電極まで形成され、半導体素子として機能する薄膜トランジスタが完成する。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【００８０】
図３（Ｅ）に示すように、少なくともゲート電極を覆って保護膜１１３を形成すると好ましい。保護膜は積層構造又は単層構造を有することができる。保護膜として、プラズマＣＶＤ法により酸化珪素、窒化珪素又は窒化酸化珪素等の絶縁体を形成することができる。なおインクジェット法により絶縁膜の材料が混入されたドットを吐出して保護膜を形成してもよい。本実施の形態のように、銀（Ａｇ）をゲート電極として用いる場合、ゲート電極を覆う保護膜には窒化珪素膜を用いると好ましい。酸素を有する保護膜を用いると、銀（Ａｇ）と反応し、酸化銀が形成されゲート電極表面が荒れる恐れがあるからである。
【００８１】
本実施の形態の薄膜トランジスタは、半導体膜より上方にゲート電極が設けられる、所謂トップゲート型の薄膜トランジスタである。
【００８２】
本実施の形態のように形成される薄膜トランジスタは、インクジェット法により導電膜を形成する前に、プラズマ処理を行うことを特徴とする。本実施の形態では、インクジェット法によりゲート電極を形成する前にプラズマ処理を行っているが、少なくとも１つのインクジェット工程前においてプラズマ処理を行えばよい。そのため、本実施の形態で示した以外であっても、インクジェット工程の前であればいつにプラズマ処理を行ってもよい。
【００８３】
以上のように、インクジェット工程前のプラズマ処理により、微細化されたゲート電極を有する薄膜トランジスタを得ることができる。
【００８４】
またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【００８５】
（実施の形態４）
本実施の形態では、実施の形態３と異なる構造の薄膜トランジスタの作製方法を説明する。実施の形態３と異なる構造は、ソース電極及びドレイン電極をインクジェット法により形成する点である。そのため、その他の作製方法については実施の形態３等を参照すればよく、詳細な説明は省略する。
【００８６】
図４（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する。そして下地膜１０１に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。
【００８７】
図４（Ｂ）に示すように、インクジェット法によりソース電極及びドレイン電極を形成する。本実施の形態では、テトラデカンの溶媒中に銀（Ａｇ）の導電体が分散しているドットを滴下する。プラズマ処理を行う結果、インクジェット法により形成されたソース電極及びドレイン電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。
【００８８】
図４（Ｃ）に示すように、ソース電極及びドレイン電極を覆うように一導電型を有する半導体膜を形成する。本実施の形態では、一導電型を有する半導体膜としてＮ型を有する半導体膜１０６を用いる。またソース電極及びドレイン電極を覆うＮ型を有する半導体膜を短絡防止のためエッチングする。例えば、マスクを用いてドライエッチング法によりソース電極及びドレイン電極間のＮ型を有する半導体膜をエッチングする。
【００８９】
図４（Ｄ）に示すように、Ｎ型を有する半導体膜を覆って半導体膜１０５を形成する。次いで、マスクを用いて半導体膜１０５をパターニングする。このとき同時に、Ｎ型を有する半導体膜をパターニングされることがある。すなわち、半導体膜１０５とＮ型を有する半導体膜１０６とが同一ガスに対して同様のエッチレートを有する場合、同時にパターニングされてしまう。マスクは、インクジェット法又はフォトリソグラフィー法により形成することができる。図示しないが、本実施の形態ではマスクとしてインクジェット法を用いてポリイミド又はポリビニルアルコール等を滴下する。必要に応じて加熱を行い焼成し、ドライエッチング法を用いてパターニングすればよい。なおこのとき、半導体膜１０５に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。
【００９０】
パターニング後、マスクを除去するため、プラズマ処理を行う。なお、インクジェット法を用いて形成されるマスクは除去せずに絶縁膜として機能させてもよい。
【００９１】
その後半導体膜を覆うようにゲート絶縁膜１０４として機能する絶縁膜を形成する。そしてゲート絶縁膜１０４に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。
【００９２】
図４（Ｅ）に示すように、ゲート絶縁膜を介して半導体膜上にゲート電極１０３として機能する導電膜を形成する。本実施の形態では、テトラデカンの溶媒中に銀（Ａｇ）の導電体が分散しているドットを滴下する。プラズマ処理を行う結果、インクジェット法により形成されたゲート電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。
【００９３】
このようにゲート電極まで形成された半導体素子として機能する薄膜トランジスタが完成する。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【００９４】
次いで、少なくともゲート電極を覆って保護膜１１３を形成すると好ましい。保護膜は積層構造又は単層構造を有することができる。保護膜として、プラズマＣＶＤ法により酸化珪素、窒化珪素又は窒化酸化珪素等の絶縁体を形成することができる。なおインクジェット法により絶縁膜の材料が混入されたドットを吐出して保護膜を形成してもよい。本実施の形態のように、銀（Ａｇ）をゲート電極として用いる場合、ゲート電極を覆う保護膜には窒化珪素膜を用いると好ましい。酸素を有する保護膜を用いると、銀（Ａｇ）と反応し、酸化銀が形成されゲート電極表面が荒れる恐れがあるからである。
【００９５】
本実施の形態の薄膜トランジスタは、半導体膜より上方にゲート電極が設けられる、所謂トップゲート型の薄膜トランジスタである。
【００９６】
またこのようにして形成される薄膜トランジスタは、インクジェット法により導電膜を形成する前に、プラズマ処理を行うことを特徴とする。本実施の形態では、インクジェット法によりソース電極、ドレイン電極、及びゲート電極を形成する前にプラズマ処理を行っているが、少なくとも１つのインクジェット工程前においてプラズマ処理を行えばよい。そのため、本実施の形態で示した以外であってもインクジェット工程の前であればいつプラズマ処理を行ってもよい。
【００９７】
以上のように、インクジェット工程前のプラズマ処理により、微細化されたソース電極、ドレイン電極、及びゲート電極を有する薄膜トランジスタを得ることができる。
【００９８】
またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【００９９】
（実施の形態５）
本実施の形態では、結晶性半導体膜を用いた薄膜トランジスタを形成する場合について説明する。
【０１００】
図１８（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する。下地膜１０１は積層構造を有してもよく、本実施の形態ではプラズマＣＶＤ法を用いて、第１の下地膜１０１ａとして、プラズマＣＶＤ法を用い、原料ガスにＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2、圧力が０．３Ｔｏｒｒ（３９．９Ｐａ）、ＲＦパワーが５０Ｗ、ＲＦ周波数が６０ＭＨｚ、基板温度が４００℃として形成する酸化窒化珪素膜を１０〜２００nm（好ましくは５０〜２００nm）、第２の下地膜１０１ｂとして、プラズマＣＶＤ法を用い、原料ガスにＳｉＨ4、Ｎ2Ｏ、圧力が０．３Ｔｏｒｒ（３９．９Ｐａ）、ＲＦパワーが１５０Ｗ、ＲＦ周波数が６０ＭＨｚ、基板温度が４００℃として形成する酸化窒化珪素膜を５０〜２００ｎｍ（好ましくは２００〜１５０nm）の順に積層する。
【０１０１】
下地膜１０１上に非晶質半導体膜を形成する。非晶質半導体膜の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５atomic％程度であることが好ましい。本実施の形態では６６ｎｍの珪素を主成分とする半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を用いる。
【０１０２】
次いで非晶質半導体膜を結晶化し、結晶性半導体膜を形成する。結晶化する手段は、非晶質半導体膜の結晶化を促進する金属元素を添加し、加熱する方法を用いることができる。金属元素としてはＮｉ、Ｆｅ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ、Ａｇ、Ｉｎ、Ｓｎから選ばれた一種又は複数種を用いることができる。金属元素を形成することにより、低温で結晶化できるため好ましい。但し、金属元素を除去する工程、所謂ゲッタリング工程が必要となる。
【０１０３】
また非晶質半導体膜に、レーザ光を照射すればよい。連続発振型のレーザ（ＣＷレーザ）やパルス発振型のレーザ（パルスレーザ）を用いることができる。レーザとして、Arレーザ、Krレーザ、エキシマレーザ、YAGレーザ、Y2O3レーザ、YVO4レーザ、YLFレーザ、YalO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ti：サファイヤレーザ、銅蒸気レーザ又は金蒸気レーザのうち一種又は複数種を用いることができる。
【０１０４】
例えば、非晶質半導体膜上にスピンコーティング法やディップ法といった塗布法、又はインクジェット法によりＮｉ溶液（水溶液や酢酸溶液を含む）を塗布する。このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を１〜５ｎｍに成膜することが望ましい。また、イオン注入法によりＮｉイオンを非晶質半導体膜中に注入したり、Ｎｉを含有する水蒸気雰囲気中で加熱したり、ターゲットをＮｉ材料としてＡｒプラズマでスパッタリングしてもよい。本実施の形態では、Ｎｉ酢酸塩１０ｐｐｍを含有した水溶液をスピンコーティング法により塗布する。
【０１０５】
その後、非晶質半導体を５００〜５５０℃で２〜２０時間かけて熱処理を行い、非晶質半導体膜を結晶化し結晶性半導体膜を形成する。このとき加熱温度を徐々に変化させると好ましい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、いわゆる水素出しを行うことができるからである。また磁場をかけて、その磁気エネルギーと合わせて結晶化させてもよいし、高出力マイクロ波を使用しても構わない。本実施の形態では、縦型炉を用いて５００℃で１時間熱処理後、５５０℃４時間で熱処理を行う。
【０１０６】
そして結晶性半導体膜をパターニングして、島状の半導体膜５０２を形成する。
【０１０７】
島状の半導体膜５０２を覆うようにゲート絶縁膜１０４として機能する絶縁膜を形成する。ゲート絶縁膜には、上述した絶縁膜を用いることができる。実施の形態では、ゲート絶縁膜にＴｉＯ2を用いる。
【０１０８】
図１８（Ｂ）に示すように、ゲート電極の被形成面に対してプラズマ処理を行う。本実施の形態では、ゲート電極の被形成面であるゲート絶縁膜に対してプラズマ処理を行う。プラズマ処理は、ゲート電極の被形成面に対して非接触で行うとよい。このプラズマ処理を行う結果、水、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。すなわち、プラズマ処理により撥液性領域が形成される。
【０１０９】
図１８（Ｃ）に示すように、インクジェット法を用いて、溶媒中に導電体が混入したドットを滴下して、ゲート電極１０３として機能する導電膜を形成する。本実施の形態では、テトラデカンの溶媒中に銀（Ａｇ）の導電体が分散しているドットを滴下する。プラズマ照射領域にドットを滴下するため、インクジェット法により形成されたゲート電極を微細化することができる。
【０１１０】
その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。具体的には、所定の温度、例えば、２００℃〜３００℃で加熱すればよく、好ましくは酸素を有する雰囲気で加熱処理を行う。このときゲート電極表面に凹凸が生じないように加熱温度を設定する。本実施の形態のように銀（Ａｇ）を有するドットを用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行うと、溶媒中に含まれる接着剤等の熱硬化性樹脂などの有機物が分解されるため、有機物を含まない銀（Ａｇ）を得ることができる。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。
【０１１１】
またゲート電極は、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料から形成することもできる。また導電膜は、インクジェット法以外に、スパッタリング法、プラズマＣＶＤ法により形成することができる。スパッタリング法、プラズマＣＶＤ法により形成する導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いることができる。
【０１１２】
その後、ゲート電極１０３を用いて、自己整合的に不純物元素を添加する。例えば、Ｎチャネル型の薄膜トランジスタとなる半導体膜にはリン（Ｐ）を添加し、ｐチャネル型の薄膜トランジスタとなる半導体膜にはボロン（Ｂ）を添加する。
【０１１３】
以上のように、不純物領域まで形成された薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、結晶性半導体膜を有する結晶性薄膜トランジスタであり、半導体膜より上方にゲート電極が設けられる、所謂トップゲート型の薄膜トランジスタである。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【０１１４】
その後、図１８（Ｄ）に示すように、ゲート電極１０３を覆って、窒素を有する絶縁膜５０７を形成する。本実施の形態において、絶縁膜５０７はインクジェット法により形成することもできる。その後、絶縁膜５０７を設けた状態で加熱することにより、半導体膜のダングリングボンドを低減することができる。
【０１１５】
またこのようにして形成される薄膜トランジスタは、インクジェット法により導電膜を形成する前に、プラズマ処理を行うことを特徴とする。本実施の形態では、インクジェット法によりソース電極、ドレイン電極、及びゲート電極を形成する前にプラズマ処理を行っているが、少なくとも１つのインクジェット工程前においてプラズマ処理を行えばよい。そのため、本実施の形態で示した以外であってもインクジェット工程の前であればいつプラズマ処理を行ってもよい。
【０１１６】
以上のように、インクジェット工程前のプラズマ処理により、微細化されたソース電極、ドレイン電極、及びゲート電極を有する薄膜トランジスタを得ることができる。更に、ドットが多少ずれて吐出された場合であっても、親液性領域に配線を形成することができ、配線形成の正確な位置制御が可能となる。
【０１１７】
またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１１８】
（実施の形態６）
本実施の形態では、プラズマ処理を行う装置について説明する。
【０１１９】
図１５（Ａ）に示すように、処理室４０１内に、電極４０３、電極表面を覆うようにに形成された誘電体４０４、電極に接続される電源４０２、プラズマ処理を行う面（被処理面）を有する基板４０６、基板を固定するためのステージ４０７、が設けられている。本実施の形態では誘電体としてテフロン（登録商標）を用いる。
【０１２０】
なお本実施の形態において、誘電体は電極表面を覆うように形成されているが、誘電体は、少なくとも被処理物と電極との間に発生するプラズマに曝されるように設ければよい。例えば、誘電体を被処理物と電極との間に設ければよい。
【０１２１】
プラズマ処理を行う被処理面を有する基板をステージ配置し、電源からパルス電圧を印加する。すると、電極及び基板間にプラズマが生成される。そのプラズマのプラズマ密度は1×１０10〜１×１０14ｍ-3である。このとき処理室内の圧力は数十Ｔｏｒｒ〜８００Ｔｏｒｒ（１０６４００Ｐａ）、好ましくは７００Ｔｏｒｒ（９３１００Ｐａ）〜８００Ｔｏｒｒ（大気圧又は大気圧近傍の圧力）で、パルス電圧を使って放電させる。本実施の形態では大気圧又は大気圧近傍の圧力で安定なプラズマを生成するため、パルス電圧を印加している。このプラズマ処理における、処理ガスは空気、酸素又は窒素を用いる。
【０１２２】
具体的には、印加する電圧を減衰振動波が間欠的に繰り返し生ずる減衰振動波形周期波として各減衰振動波のように共振させる。正負一対のパルスを繰り返し周波数で高圧トランスの一次側に供給し、高圧トランスの二次側から各減衰振動波に共振した減衰振動波形周期波を出力して一対の電極に印加する。このとき共振した各減衰振動波の電圧立ち上がり時間は５μｓ以下であると好ましい。また減衰振動波の繰り返し周期が10〜100ｋＨｚであると好ましい。またパルスは１００〜１００００ｐｐｓ(1秒当たり１００００回)であると好ましい。
【０１２３】
プラズマ処理を行う結果、導電膜の被形成面の表面が改質される。具体的には、電極表面にテフロン（登録商標）が付着しいている場合、導電膜の被形成面にＣＦ2結合が形成される。具体的なプラズマ処理前後におけるＣＦ2結合状態の変化は実施例で示す。その結果、被処理面は撥液性を示す。その後、配線等を形成すると、線幅が小さくなり微細化を達成することができる。
【０１２４】
このように好ましくは大気圧又は大気圧近傍でプラズマ処理を行う場合、真空引きを行うことなく、簡便にプラズマ処理を行うことができる。その結果、薄膜トランジスタの作製時間を大幅に短縮することができる。もちろんプラズマ処理は真空中で行ってもよい。
【０１２５】
またプラズマ処理を行う処理室と、インクジェット工程を行う処理室とを、密接して設け、所謂マルチチャンバーを形成してもよい。特に、プラズマ処理とインクジェット工程とを真空中で行う場合、大気開放せずに被処理面を有する基板を搬送することができるため、マルチチャンバーとすると好適である。
【０１２６】
また大気圧又は大気圧近傍でプラズマ処理を行うことができるため、図１５（Ｂ）に示すように処理室内で行わなくともよい。
【０１２７】
図１５（Ｂ）には、Ｘ軸用の一軸ロボット４１０、Ｙ軸用の一軸ロボット４１１が設けられ、いずれか一方のロボット上にステージ４０７が設けられている。ステージ上には被処理面を有する基板４０６が配置されている。電極４０３は円柱状を有し、周りを誘電体４０４が覆っている。本実施の形態では誘電体としてテフロン（登録商標）を用いる。その他のプラズマ条件等は上述したとおりであるため説明を省略する。
【０１２８】
そしてプラズマ処理を行う場合、相対的に電極と基板とを移動させる。また基板が電極に対して大きい場合、矩形状に移動しながら相対的に電極と基板とを移動させればよい。また基板を回転させ、相対的に電極と基板とを移動させてもよい。このように移動させる場合、アライメントマーカ等を目印とし、ＣＣＤカメラ等を用いて位置制御するとよい。
【０１２９】
このように大気中でプラズマ処理を行うため、真空引きを行うことなく、簡便にプラズマ処理を行うことができる。その結果、薄膜トランジスタの作製時間を大幅に短縮することができる。もちろんプラズマ処理は真空中で行うことができる。
【０１３０】
（実施の形態７）
本実施の形態では、撥液処理として、プラズマ処理ではなくフッ素を有する膜を形成する場合について説明する。そのため、その他の作製方法については上記実施の形態を参照すればよい。
【０１３１】
図１４（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する。その後、フッ素を有する膜、例えばテフロン（登録商標）膜１２８を形成する。テフロン（登録商標）膜は、単分子層レベルの厚さ、つまり膜厚が５ｎｍ以下で形成すればよい。テフロン（登録商標）膜はスパッタリング法、ＣＶＤ法等により形成することができる。本実施の形態では、フッ素を有する膜としてテフロン（登録商標）膜を用いて説明するが、シランカップリング剤等をスピンコーティング法により形成してもよい。
【０１３２】
シランカップリング剤は上記以外に、気相法や浸漬法により形成することができる。気相法の場合、アルミニウム等からなるトレイ上に基板をのせ、基板周辺にＦＡＳ材料を滴下する。その後、加熱する。例えばホットプレートを用いて１００〜１５０℃で１０分加熱する。このとき、ホットプレートにフタをしておくとよい。次いで基板を取り出し、アセトン洗浄、水洗を行い、乾燥させる。
また浸漬法の場合、ＦＡＳ材料が入った容器に基板を５〜１０分間漬ける。このとき、６０℃程度に加熱を施してもよい。次いでアセトン洗浄、水洗を行う。その後基板を乾燥させる。乾燥により、単分子が配向する傾向にある。
このような方法により、シランカップリング剤を有する膜を形成すると、スピンコーティング法よりも均一な膜を形成することができる。
【０１３３】
図１４（Ｂ）に示すように、テフロン（登録商標）膜上にゲート電極１０３として機能する導電膜を形成する。ゲート電極は、インクジェット法を用いて、溶媒中に導電体が混入したドットを滴下して形成することができる。本実施の形態では、テトラデカンの溶媒中に銀（Ａｇ）の導電体が分散しているドットを滴下する。テフロン（登録商標）膜を形成する結果、インクジェット法により形成されたゲート電極を微細化することができる。
【０１３４】
その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。この加熱処理により、単分子層レベルの厚さに形成されるテフロン（登録商標）膜は、消去される。
【０１３５】
図１４（Ｃ）に示すように、ゲート絶縁膜１０４、半導体膜１０５、Ｎ型を有する半導体膜１０６を順に形成し、所望の形状にパターニングする。その後、ソース電極及びドレイン電極１０８として機能する導電膜を形成する。ソース電極及びドレイン電極を形成する前にテフロン（登録商標）膜を形成してもよい。
【０１３６】
本実施の形態では、実施の形態１に示すチャネルエッチ型の薄膜トランジスタを用いて説明したが、薄膜トランジスタの構成には限定されない。すなわち上記実施の形態のいずれに記載の薄膜トランジスタの作製方法において、撥液性を有するためにテフロン（登録商標）膜を形成してもよい。
【０１３７】
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【０１３８】
またこのようにして形成される薄膜トランジスタは、インクジェット法により導電膜を形成する前に、テフロン（登録商標）膜を形成することを特徴とする。本実施の形態では、インクジェット法によりゲート電極を形成する前にテフロン（登録商標）膜を形成しているが、少なくとも１つのインクジェット工程前においてテフロン（登録商標）膜を形成すればよい。そのため、本実施の形態で示した以外であっても、インクジェット工程の前であればいつテフロン（登録商標）膜形成を施してもよい。また、インクジェット法を用いる前に、テフロン（登録商標）膜を形成する工程以外に、上述したプラズマ処理を行ってもよい。
【０１３９】
以上のように、インクジェット工程前のテフロン（登録商標）膜形成により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。
【０１４０】
またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１４１】
（実施の形態８）
本実施の形態では、薄膜トランジスタを覆うように設けられる層間絶縁膜と、層間絶縁膜に設けられる開口部に形成される配線について説明する。
【０１４２】
図５（Ａ）に示すように、上記実施の形態に基づき絶縁表面を有する基板１００上に保護膜１１３を有する薄膜トランジスタ（ＴＦＴ）１２０を形成する。本実施の形態は、実施の形態１に記載のＴＦＴを用いて説明するが、上記実施の形態に記載のいずれのＴＦＴを用いても構わない。
【０１４３】
そしてＴＦＴ１２０を覆うように層間絶縁膜１２１を形成する。その結果、平坦性を高めることができる。層間絶縁膜には、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を含む液体材料を出発原料として形成される。また有機材料として、ポジ型感光性有機樹脂及びネガ型感光性有機樹脂のいずれを用いてもよい。
【０１４４】
更に平坦性を高める場合、層間絶縁膜に対して、ＣＭＰ等の研磨を行ってもよい。
【０１４５】
図５（Ｂ）に示すように、層間絶縁膜１２１の所望の位置に所望の形状の開口部１２２を形成する。本実施の形態では、ソース電極又はドレイン電極上の層間絶縁膜に、側面がテーパを有する開口部を形成する場合を説明する。
【０１４６】
まず、層間絶縁膜１２１上にマスクを形成し、マスクを用いてエッチングにより開口部を形成する。マスクはインクジェット法又はフォトリソグラフィー法により形成することができる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。このとき、層間絶縁膜１２１に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。
【０１４７】
または、インクジェット法により、エッチャントを含むドットを滴下して、層間絶縁膜に開口部を形成してもよい。インクジェット法により開口部を形成すると、エッチャンの利用効率が向上し、コストの削減、廃液処理量の削減が可能となるからである。そしてインクジェット法により開口部を形成すると、フォトリソグラフィー工程の簡略化を行うことができる。
【０１４８】
そして開口部が形成された層間絶縁膜１２１に対して、プラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように、層間絶縁膜及び開口部内（開口部側面を含む）の表面改質が行われる。
【０１４９】
図５（Ｃ）に示すように、開口部に配線１２３を形成する。配線１２３は、スパッタリング法やインクジェット法により形成することができる。本実施の形態では、テトラデカンの溶媒中に銀（Ａｇ）の導電体が分散しているドットを滴下して配線を形成する。このとき、層間絶縁膜の表面及び開口部内（開口部側面を含む）は撥液性となっている。その結果、インクジェット法により形成された配線を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。
【０１５０】
次いで図６を用いて、プラズマ処理を行うタイミングが異なり、プラズマ処理を行った後、開口部を形成する場合を説明する。その他の構成は図５と同様であるため、詳細な説明は省略する。
【０１５１】
図６（Ａ）に示すように、上記実施の形態に基づき絶縁表面を有する基板１００上に保護膜１１３を有する薄膜トランジスタ１２０を形成する。
【０１５２】
そして図５と同様に、ＴＦＴ１２０を覆うように層間絶縁膜１２１を形成する。その結果、平坦性を高めることができる。
【０１５３】
そして、最初に層間絶縁膜１２１に対して、プラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように、層間絶縁膜の表面改質が行われる。
【０１５４】
図６（Ｂ）に示すように、層間絶縁膜１２１に所望の形状及び位置に開口部１２２を形成する。
【０１５５】
まず、層間絶縁膜１２１上にマスクを形成し、マスクを用いてエッチングにより開口部を形成する。マスクはインクジェット法又はフォトリソグラフィー法により形成することができる。そしてインクジェット法により開口部を形成すると、フォトリソグラフィー工程の簡略化を行うことができる。このとき、層間絶縁膜１２１に対してプラズマ処理を行っているため、インクジェット法により形成されたマスクを微細化することができる。
【０１５６】
また図２０（Ａ）に示すように、インクジェット法により、エッチャントを含むドットを滴下して、層間絶縁膜に開口部を形成してもよい。インクジェット法により開口部を形成すると、エッチャンの利用効率が向上し、コストの削減、廃液処理量の削減が可能となるからである。そしてインクジェット法により開口部を形成すると、フォトリソグラフィー工程の簡略化を行うことができる。
【０１５７】
図６（Ｃ）に示すように、開口部に配線１２３を形成する。配線１２３は、スパッタリング法やインクジェット法により形成することができる。本実施の形態では、テトラデカンの溶媒中に銀（Ａｇ）の導電体が分散しているドットを滴下する。
【０１５８】
このとき、層間絶縁膜１２１の表面は撥液性となっており、開口部内（開口部側面を含む）はプラズマ処理が施されていないため、表面よりも撥液性が低くなっている。すわなち、配線材料を有するドットは層間絶縁膜の表面において撥液性を示し、開口部内（開口部側面を含む）では層間絶縁膜の表面より親液性を示す。その結果、図５で示した状態よりも、配線材料を有するドットは開口部内に侵入しやすい状況になっている。更に、インクジェット法により層間絶縁膜の表面に形成された配線を微細化することができる。このように撥液性と親液性を制御することは、インクジェット法により配線を形成する場合に好適である。
【０１５９】
その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。
【０１６０】
また図２１（Ａ）に示すように、インクジェット法により、層間絶縁膜の材料と、配線の材料とを滴下することにより配線１２３を形成してもよい。この場合図２１（Ｂ）に示すように、平坦性を向上させるため、ＣＭＰ等により層間絶縁膜や配線の表面を研磨するとよい。
【０１６１】
このようにして形成される薄膜トランジスタは、インクジェット法により層間絶縁膜上に配線を形成する前に、プラズマ処理を行うことを特徴とする。本実施の形態では、開口部形成後又は前に、プラズマ処理を行っているが、開口部形成前後にプラズマ処理を行ってもよい。
【０１６２】
また層間絶縁膜に対してプラズマ処理を行うことにより、開口部に形成される配線及びその他の配線（例えば、信号線）をインクジェット法により形成する場合、微細化することができる。
【０１６３】
以上のように、インクジェット工程前のプラズマ処理により、微細化された層間絶縁膜上に形成された配線を有する薄膜トランジスタを得ることができる。
【０１６４】
（実施の形態９）
本実施の形態では、画素電極の形成方法について説明する。
【０１６５】
図７（Ａ）に示すように、上記実施の形態に基づき絶縁表面を有する基板１００上に保護膜１１３を有する薄膜トランジスタ１２０を形成する。本実施の形態は、実施の形態１に記載のＴＦＴを用いて説明するが、上記実施の形態に記載のいずれのＴＦＴを用いても構わない。また、ソース電極及びドレイン電極と接続するように、該電極の下方に画素電極１２５を形成する場合を説明する。
【０１６６】
まず、ゲート絶縁膜形成後、半導体膜及びＮ型を有する半導体膜をパターニングし、ソース電極又はドレイン電極を形成する領域に画素電極を形成する。画素電極は、スパッタリング法やインクジェット法により形成することができる。画素電極は透光性又は非透光性を有する材料から形成する。例えば、透光性を有する場合、ＩＴＯ等を用いることができ、非透光性を有する場合、金属膜を用いることができる。具体的な画素電極の材料として、ＩＴＯ、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ2）を混合したＩＴＳＯ、有機インジウム、有機スズ、窒化チタン（ＴｉＮ）等を用いることもできる。
【０１６７】
特に、インクジェット法により画素電極を形成する場合、画素電極の被形成面である、ゲート絶縁膜に対してプラズマ処理を行ってもよい。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。
【０１６８】
図７（Ａ）では、画素電極としてインクジェット法を用いてＩＴＯの導電体が分散しているドットを滴下する。プラズマ処理行う結果、インクジェット法により形成された画素電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。
【０１６９】
図７（Ｂ）には、図７（Ａ）と異なり、ソース電極又はドレイン電極の上に画素電極を形成する場合を説明する。画素電極は、上記と同様にスパッタリング法やインクジェット法により形成することができる。特に、インクジェット法により画素電極を形成する場合、画素電極の被形成面である、ソース電極、ドレイン電極、及びにゲート絶縁膜に対してプラズマ処理を行ってもよい。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。
【０１７０】
図７（Ｂ）では、画素電極としてインクジェット法を用いてＩＴＯの導電体が分散しているドットを滴下する。プラズマ処理を行う結果、インクジェット法により形成された画素電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。
【０１７１】
図７（Ｃ）には、図７（Ａ）（Ｂ）と異なり、層間絶縁膜１２１を形成して平坦化した後に、配線１２３を形成し、配線１２３と画素電極とを接続する。画素電極は、上記と同様にスパッタリング法やインクジェット法により形成することができる。特に、インクジェット法により画素電極を形成する場合、配線１２３を形成後、画素電極の被形成面である、層間絶縁膜に対してプラズマ処理を行ってもよい。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。
【０１７２】
図７（Ｃ）では、画素電極としてＩＴＳＯを用いる。ＩＴＳＯは、インクジェット法を用いてＩＴＯの導電体と珪素が分散しているドットを滴下して形成することができる。または、珪素を有するＩＴＯのターゲットを用いたスパッタリング法により形成することができる。このとき、層間絶縁膜１２１としてシロキサンを用いるとよい。さらにシロキサンの層間絶縁膜上に窒素を有する絶縁膜１２６、例えば窒化珪素、又は酸化窒化珪素を形成するとよい。このような構成を有する発光素子を形成すると、発光輝度や寿命を向上することができる。また層間絶縁膜１２１にアクリルやポリイミドを用いる場合、窒素を有する絶縁膜１２６は省略することができる。このような構成を有する場合、液晶素子を形成するとよい。
【０１７３】
インクジェット法により画素電極を形成する場合、プラズマ処理を行う結果、画素電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。
【０１７４】
このように、インクジェット法により画素電極を形成する場合、好ましくは画素電極の被形成面に対してプラズマ処理を行うことを特徴とする。
【０１７５】
以上のように、インクジェット工程前のプラズマ処理により、微細化された画素電極を有する薄膜トランジスタを得ることができる。
【０１７６】
画素電極まで設けられた状態のＴＦＴ基板をモジュール用ＴＦＴ基板と表記する。
【０１７７】
（実施の形態１０）
本実施の形態では、上記実施の形態で示した薄膜トランジスタを有する液晶モジュールを有する表示装置（液晶表示装置）について説明する。
【０１７８】
図８には、上記実施で示したようなＴＦＴ基板に形成された薄膜トランジスタ１２０と、画素電極１２５とを有する液晶表示装置の断面を示す。画素電極１２５に透光性を有する導電膜（例えば、ＩＴＯやＩＴＳＯ）を用いると透過型液晶表示装置となり、非透光性、つまり反射性の高い導電膜（例えアルミニウム）を用いると反射型液晶表示装置を形成することができる。本実施の形態のように液晶表示装置に用いられるモジュール用ＴＦＴ基板を、液晶モジュール用ＴＦＴ基板と表記する。
【０１７９】
薄膜トランジスタ１２０、保護膜１１３、画素電極１２５を覆うように、配向膜１３１を形成する。
【０１８０】
対向基板１３５には、カラーフィルター１３４、対向電極１３３、配向膜１３１を順に形成する。カラーフィルター、対向電極、又は配向膜はインクジェット法により形成することができる。図示していないが、ブラックマトリクスを形成してもよく、ブラックマトリクスもインクジェット法により形成することができる。
【０１８１】
その後、基板１００と対向基板１３５とを、シール材を用いて張り合わせ、その間に液晶を注入して液晶層１３６を形成し、液晶モジュールを形成する。液晶の注入を行う場合、真空状態となる処理室が必要となる。
【０１８２】
なお液晶は、滴下して形成してもよく、液晶を滴下する手段にインクジェット法を用いてもよい。特に大型基板の場合、滴下して液晶を形成すると好ましい。液晶注入法を用いると、大型基板になるにつれ処理室が拡大し、基板の重量が重くなり、困難をきたすためである。
【０１８３】
液晶を滴下する場合、まず一方の基板の周囲へシール材を形成する。一方の基板と記載するのは、基板１００及び対向基板１３５のいずれにシール材を形成してもよいからである。このとき、シール材の始点と終点が一致した、閉じられた領域にシール材を形成する。その後、一滴又は複数滴の液晶を滴下する。大型基板の場合、複数箇所に、複数滴の液晶を滴下する。そして真空状態とし、他方の基板と張り合わせる。真空状態とすると、不要な空気を取り除くことができ、空気に起因するシール材の破損や膨張を防止することができるからである。
【０１８４】
次いで、仮止めを行うためにシール材が形成された領域の２点以上を固化し、接着させる。シール材に紫外線硬化樹脂を用いる場合、シール材が形成された領域の２点以上に紫外線を照射すればよい。その後、処理室から基板を取り出し、本止めを行うため、シール材全体を固化し、接着させる。このとき、薄膜トランジスタや液晶に紫外線が照射されないように遮光材を配置するとよい。
【０１８５】
また、基板間のギャップを保持するため、シール材以外に、柱状又は球状のスペーサを用いるとよい。
【０１８６】
このようにして液晶モジュールが完成する。
【０１８７】
その後、異方性導電膜を用いてＦＰＣ（フレキシブルプリントサーキット：Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）を接着して外部端子と、信号線駆動回路又は走査線駆動回路とを接続すればよい。また信号線駆動回路又は走査線駆動回路を外部回路として形成してもよい。
【０１８８】
このように、微細な配線を有する薄膜トランジスタを具備し、外部端子が接続された液晶表示装置を形成することができる。
【０１８９】
本実施の形態において、薄膜トランジスタは層間絶縁膜を形成しないため非常に薄い液晶表示装置を形成することができる。
【０１９０】
また本実施の形態において、上記実施の形態に示すように、層間絶縁膜を形成して平坦性を高めてもよい。平坦性を高めると、配向膜を均一に形成することができ、液晶層へ均一に電圧を印加することができるため好ましい。
【０１９１】
層間絶縁膜には、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
【０１９２】
（実施の形態１１）
本実施の形態では、上記実施の形態で示した薄膜トランジスタを有する発光モジュールを有する表示装置（発光装置）について説明する。
【０１９３】
図１０には、上記実施で示したようなＴＦＴ基板に形成された薄膜トランジスタ１２０と、画素電極１２５とを有する発光装置の断面を示す。
【０１９４】
上記実施の形態に示したように画素電極１２５を有する薄膜トランジスタ１２０を形成する。なお画素電極１２５は、発光素子の第１の電極として機能する。
【０１９５】
その後、土手又は隔壁として機能する絶縁膜１４３を第１の電極上に形成する。絶縁膜には、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。そのため、後に形成する電界発光層等の段切れを防止することができる。この状態のＴＦＴ基板を発光モジュール用ＴＦＴ基板と表記する。
【０１９６】
第１の電極上に設けられた絶縁膜１４３の開口部に、電界発光層１４１を形成する。電界発光層を形成する前にプラズマ処理を施し、表面改質を行ってもよい。本実施の形態では、絶縁膜１４３の開口部に対してプラズマ処理を行い、インクジェット法により高分子材料を有する電界発光層を形成する。
【０１９７】
その後、電界発光層１４１及び絶縁膜１４３を覆うように発光素子の第２の電極１４２を形成する。
【０１９８】
なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能である。基底状態は通常一重項状態であり、一重項励起状態からの発光は蛍光と呼ばれる。また、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。更には、蛍光と燐光を組み合わせて用いてもよく、各ＲＧＢの発光特性（発光輝度や寿命等）により蛍光及び燐光のいずれかを選択することができる。
【０１９９】
電界発光層１４１は、画素電極１２５に相当する第１の電極側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることができる。
【０２００】
また、電界発光層１４１として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料はインクジェット法により形成することもでき、この場合マスクを用いずとも、ＲＧＢの塗り分けを行うことができるため好ましい。
【０２０１】
具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ3、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ2をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ3を用いればよい。
【０２０２】
なお、電界発光層は上記材料に限定されない。例えば、ＣｕＰｃやＰＥＤＯＴの代わりに酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。また電界発光層の材料は、有機材料（低分子又は高分子を含む）、又は有機材料と無機材料の複合材料として用いることができる。
【０２０３】
さらに各ＲＧＢの電界発光層を形成する場合、カラーフィルターを用いて、高精細な表示を行うこともできる。カラーフィルターにより、各ＲＧＢの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。
【０２０４】
以上、各ＲＧＢの発光を示す材料を形成する場合を説明したが、単色の発光を示す材料を形成し、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。例えば、白色又は橙色の発光を示す電界発光層を形成する場合、カラーフィルター、又はカラーフィルターと色変換層とを組み合わせたものを別途設けることによってフルカラー表示ができる。カラーフィルターや色変換層は、例えば第２の基板（封止基板）に形成し、基板へ張り合わせればよい。単色の発光を示す材料、カラーフィルター、及び色変換層のいずれもインクジェット法により形成することができる。
【０２０５】
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
【０２０６】
また第１の電極１２５及び第２の電極１４２は仕事関数を考慮して材料を選択する必要がある。そして第１の電極及び第２の電極は、画素構成によりいずれも陽極、又は陰極となりうる。本実施の形態では、駆動用ＴＦＴの極性がＮチャネル型であるため、第１の電極を陰極、第２の電極を陽極とすると好ましい。また駆動用ＴＦＴの極性がｐチャネル型である場合、第１の電極を陽極、第２の電極を陰極とするとよい。
【０２０７】
以下に、陽極及び陰極に用いる電極材料について説明する。
【０２０８】
陽極として用いる電極材料としては、仕事関数の大きい（仕事関数４．０eV以上）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体例な材料としては、ＩＴＯ、酸化インジウムに２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ、酸化インジウムに２〜２０%の酸化珪素（ＳｉＯ2）を混合したＩＴＳＯ、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、又は金属材料の窒化物（例えば、窒化チタン等）を用いることができる。
【０２０９】
一方、陰極として用いる電極材料としては、仕事関数の小さい（仕事関数３．８eV以下）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体的な材料としては、元素周期律の１族又は２族に属する元素、すなわちリチウムやセシウム等のアルカリ金属、及びマグネシウム、カルシウム、ストロンチウム等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移金属を用いて形成することができる。
【０２１０】
また、本実施の形態において第２の電極を透光性とする必要がある場合、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ、ＩＺＯ、ＩＴＳＯ又はその他の金属（合金を含む）との積層により形成することができる。
【０２１１】
これら第１の電極及び第２の電極は蒸着法、スパッタリング法、又はインクジェット法等により形成することができる。
【０２１２】
特に第２の電極としてスパッタリング法による導電膜、ＩＴＯ若しくはＩＴＳＯ、又はそれらの積層体を形成する場合、スパッタリング時、電界発光層にダメージが入る恐れがある。スパッタリングによるダメージを低減するため、酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物が電界発光層の最上面に形成されると好ましい。そのため、ＨＩＬ等として機能する酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物を電界発光層の最上面に形成し、第１の電極側から順に、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極の順に積層するとよい。このとき第１の電極は陰極として機能し、第２の電極は陽極として機能する。
【０２１３】
特に本実施の形態では、駆動用ＴＦＴの極性がＮチャネル型であるため、電子の移動方向を考慮すると、第１の電極を陰極、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極を陽極とすると好ましい。
【０２１４】
その後、窒素を含むパッシベーション膜又はＤＬＣ（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ）等をスパッタリング法やＣＶＤ法により形成するとよい。その結果、水分や酸素の侵入を防止することができる。また第１の電極、第２の電極、その他の電極により、表示手段の側面を覆って酸素や水分の侵入を防ぐこともできる。次いで、封止基板を張り合わせる。封止基板により形成される空間には、窒素を封入したり、乾燥剤を配置してもよい。また透光性を有し、吸水性の高い樹脂を充填してもよい。封止構造は、下記実施の形態で詳細に説明する。
【０２１５】
このようにして発光モジュールが完成する。
【０２１６】
発光モジュールにおいて、第１の電極及び第２の電極が透光性を有するように形成すると、信号線から入力されるビデオ信号に応じた輝度で電界発光層から光が両矢印方向１４５、１４６に出射する。また第１の電極が透光性を有し、第２の電極が非透光性を有するように形成すると、矢印方向１４６のみに射出する。また第１の電極が非透光性を有し、第２の電極が透光性を有するように形成すると、矢印方向１４５のみに射出する。このとき、光の出射方向とならない側に設けられた非透光性の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。
【０２１７】
本実施の形態において、透光性を有する導電膜を得るためには、非透光性を有する導電膜を、透光性を有するように薄く形成し、その上に透光性を有する導電膜を積層してもよい。
【０２１８】
その後、異方性導電膜を用いてＦＰＣを接着して外部端子と、信号線駆動回路又は走査線駆動回路とを接続すればよい。また信号線駆動回路又は走査線駆動回路を外部回路として形成してもよい。
【０２１９】
このように、微細な配線を有する薄膜トランジスタを具備し、外部端子が接続された発光装置を形成することができる。
【０２２０】
本実施の形態において、薄膜トランジスタは層間絶縁膜を形成しないため非常に薄い発光装置を形成することができる。
【０２２１】
また本実施の形態において、上記実施の形態に示すように層間絶縁膜を形成して平坦性を高めてもよい。平坦性を高めると、電界発光層へ均一に電圧を印加することができるため好ましい。
【０２２２】
層間絶縁膜には、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
【０２２３】
図９（Ａ）には、発光装置の画素部の等価回路図を例示する。一画素は、スイッチング用のＴＦＴ（スイッチ用ＴＦＴ）８００、駆動用のＴＦＴ（駆動用ＴＦＴ）８０１、電流制御用のＴＦＴ（電流制御用ＴＦＴ）８０２を有し、これらＴＦＴはＮチャネル型を有する。スイッチング用ＴＦＴ８００の一方の電極及びゲート電極は、それぞれ信号線８０３及び走査線８０５に接続されている。電流制御用ＴＦＴ８０２の一方の電極は第１の電源線８０４に接続され、ゲート電極はスイッチング用ＴＦＴの他方の電極に接続されている。
【０２２４】
容量素子８０８は、電流制御用ＴＦＴのゲート・ソース間の電圧を保持するように設ければよい。本実施の形態において、例えば第１の電源線の電位を低電位とし、発光素子を高電位とすると、電流制御用ＴＦＴはＮチャネル型を有するため、ソース電極と第１の電源線とが接続する。そのため、容量素子は電流制御用ＴＦＴのゲート電極と、ソース電極、つまり第１の電源線との間に設けることができる。なお、スイッチング用ＴＦＴ、駆動用ＴＦＴ、又は電流制御用ＴＦＴのゲート容量が大きく、各ＴＦＴからのリーク電流が許容範囲である場合、容量素子８０８は設ける必要はない。
【０２２５】
駆動用ＴＦＴ８０１の一方の電極は、電流制御用ＴＦＴの他方の電極に接続され、ゲート電極は第２の電源線８０６に接続されている。第２の電源線８０６は、固定電位を有する。そのため、駆動用ＴＦＴのゲート電位を固定電位とすることができ、寄生容量や配線容量によってゲート・ソース間の電圧Ｖｇｓが変化しないように動作させることができる。
【０２２６】
そして駆動用ＴＦＴの他方の電極に発光素子８０７が接続されている。本実施の形態において、例えば第１の電源線の電位を低電位とし、発光素子を高電位とすると、駆動用ＴＦＴのドレイン電極に発光素子の陰極が接続される。そのため、陰極、電界発光層、陽極の順に積層すると好ましい。このとき、第２の電極形成時のスパッタリングによるダメージを低減するため、酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物が電界発光層の最上面に形成されるとよい。そのため、ＨＩＬ等として機能する酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物を電界発光層の最上面に形成するとさらに好ましい。このように、非晶質半導体膜を有するＴＦＴであって、Ｎチャネル型を有する場合、ＴＦＴのドレイン電極と陰極とを接続し、ＥＩＬ、ＥＴＬ、ＥＭＬ、ＨＴＬ、ＨＩＬ、陽極の順に積層すると好適である。
【０２２７】
以下に、このような画素回路の動作について説明する。
【０２２８】
走査線８０５が選択されるとき、スイッチング用ＴＦＴがオンとなると、容量素子８０８に電荷が蓄積されはじめる。容量素子８０８の電荷は、電流制御用ＴＦＴのゲート・ソース間電圧と等しくなるまで蓄積される。等しくなると、電流制御用ＴＦＴがオンとなり、直列に接続された駆動用ＴＦＴがオンとなる。このとき、駆動用ＴＦＴのゲート電位が固定電位となっているため、発光素子へ寄生容量や配線容量によらない一定のゲート・ソース間電圧Ｖｇｓを印加する、つまり一定のゲート・ソース間電圧Ｖｇｓ分の電流を供給することができる。
【０２２９】
このように、発光素子は電流駆動型の素子であるため、画素内のＴＦＴの特性バラツキ、特にＶｔｈバラツキが少ない場合アナログ駆動を用いることが好適である。本実施の形態のように、非晶質半導体膜を有するＴＦＴは、特性バラツキが低いため、アナログ駆動を用いることができる。一方デジタル駆動でも、駆動用ＴＦＴを飽和領域（｜Ｖｇｓ−Ｖｔｈ｜＜｜Ｖｄｓ｜を満たす領域）で動作させることで、一定の電流を発光素子に供給することができる。
【０２３０】
図９（Ｂ）には、上記等価回路を有する画素部の上面図の一例を示す。
【０２３１】
まず、下地膜上にインクジェット法又はスパッタリング法により、各TFTのゲート電極、走査線、及び第２の電源線を同一導電膜から形成する。インクジェット法によりゲート電極等を形成する場合、ゲート電極等の被形成面である下地膜に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。その結果、インクジェット法により形成されたゲート電極、走査線及び第２の電源線を微細化することができる。
【０２３２】
図示しないが、その後ゲート絶縁膜を形成する。
【０２３３】
ゲート絶縁膜上に発光素子８０７の第１の電極８１０を形成する。第１の電極８１０は、インクジェット法又はスパッタリング法等により形成することができる。インクジェット法により第１の電極を形成する場合、第１の電極の被形成面であるゲート絶縁膜に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。その結果、インクジェット法により形成された第１の電極を微細化することができる。
【０２３４】
次いで、半導体膜を形成する。本実施の形態ではプラズマＣＶＤ法により全面に半導体膜を形成し、マスクを用いて所望の形状の半導体膜となるようにパターニングする。半導体膜上に、Ｎ型を有する半導体膜を形成してもよく、半導体膜及びＮ型を有する半導体膜を連続形成することができる。
【０２３５】
その後、スパッタリング法又はＣＶＤ法により形成された導電膜をパターニングして、ソース配線及、ドレイン配線、信号線、及び第１の電源線を形成する。パターニングするためのマスクは、インクジェット法又はフォトリソグラフィー法により形成することができる。
【０２３６】
またソース電極、ドレイン電極、信号線及び第１の電源線は、インクジェット法、により形成することができる。インクジェット法によりソース電極、ドレイン電極、信号線及び第１の電源線を形成する場合、ソース電極、ドレイン電極、信号線及び第１の電源線の被形成面に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。その結果、インクジェット法により形成されたソース電極、ドレイン電極、信号線及び第１の電源線を微細化することができる。
【０２３７】
本実施の形態において、容量素子８０８は、ゲート絶縁膜を介して設けられたゲート配線、及びソース・ドレイン配線により形成されている。
【０２３８】
本実施の形態において、駆動用ＴＦＴは非晶質半導体膜を有するため、駆動用ＴＦＴのチャネル幅（Ｗ）が広くなるように設計するとよい。
【０２３９】
このようにして、発光装置の画素部を形成することができる。
【０２４０】
なお図９（Ｂ）のＣ−Ｃ’の断面図は、図１０に記載の断面図に相当する。
【０２４１】
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。
【０２４２】
本実施の形態では、一画素に各ＴＦＴが設けられるアクティブマトリクス型の発光装置について説明したが、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。発光が電界発光層の両側へ射出する発光装置の場合、パッシブマトリクス型の表示装置を用いると透過率を高めることができる。
【０２４３】
（実施の形態１２）
本実施の形態では、外部端子が接続された発光装置や液晶表示装置等の表示装置の形態を説明する。
【０２４４】
図１１には、コントロール回路６０１ａ及び電源回路６０２が実装された表示装置の外観図を示す。基板６００上には、発光素子又は液晶素子が各画素に設けられた画素部６０３が設けられている。画素部６０３が有する薄膜トランジスタは、上記実施の形態のように微細化された配線等を有するように形成することができる。画素部６０３が有する画素を選択する走査線駆動回路６０４ａと、選択された画素にビデオ信号を供給する信号線駆動回路６０５ａとはＩＣチップにより実装されている。実装するＩＣの長辺、短辺の長さやその個数は、本実施の形態に限定されない。また、走査線駆動回路や信号線駆動回路は、画素部と一体形成してもよい。
【０２４５】
プリント基板６０７にはコントロール回路６０１ａ、電源回路６０２、映像信号処理回路６０９ａ、ビデオＲＡＭ６１０ａ、オーディオ用回路６１１ａが設けられている。電源回路６０２、から出力された電源電圧、また、コントロール回路６０１ａ、映像信号処理回路６０９ａ、ビデオＲＡＭ６１０ａ、オーディオ用回路６１１ａからの各種信号はＦＰＣ６０６を介して走査線駆動回路６０４ａ、信号線駆動回路６０５ａに供給され、さらに画素部６０３へ供給される。
【０２４６】
またプリント基板６０７の電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース（I/F）部６０８を介して供給される。映像信号処理回路６０９ａは、インターフェース（Ｉ／Ｆ）部６０８から信号が入力される。さらに映像信号処理回路６０９ａはビデオＲＡＭ６１０ａと相互に信号のやりとりを行う。
【０２４７】
本実施の形態ではプリント基板６０７がＦＰＣ６０６を用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ(Chip on Glass)方式を用い、コントロール回路６０１ａ、電源回路６０２を直接基板上に実装させるようにしてもよい。また信号線駆動回路や走査線駆動回路等のＩＣチップの実装方法は、本実施の形態に限定されず、基板上に形成されたＩＣチップをワイヤボンディング法により、画素部の配線と接続してもよい。
【０２４８】
また、プリント基板６０７において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板６０７にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしてもよい。
【０２４９】
以上のように、微細化された配線等を有する薄膜トランジスタを具備する表示装置を形成することができる。
【０２５０】
図１９には図１１と異なる表示装置の形態を示す。図１９は、実施の形態５で示すような結晶性半導体膜を有する薄膜トランジスタを用いてモジュールを形成する。そのため、駆動回路部や周辺回路部に形成される素子を基板上に一体形成することができる。
【０２５１】
図１９（Ａ）に示すように、基板６００上に、画素部６０３、走査線駆動回路６０４ｂ、信号線駆動回路６０５ｂ、コントロール回路６０１ｂ、オーディオ用回路６１１ｂ、映像信号処理回路６０９ｂ、ビデオＲＡＭ６１０ｂが設けられている。その結果、プリント基板に形成される素子を少なくすることができる。
【０２５２】
図１９（Ｂ）には、基板６００上に形成された各回路のブロック図を示す。なお、画素部６０３に液晶素子が形成される場合の回路について説明する。パネル上には、画素部６０３が設けられ、階調表示を行うための階調電源６１７を有する。また画素部６０３の周囲には、走査線駆動回路６０４ａと、信号線駆動回路６０５ａとが設けられている。
【０２５３】
コントロール回路６０１ｂは、ＣＰＵ６１６、ＣＰＵ用インターフェース（Ｉ／Ｆ）６２３、CPUが使用するスタック・変数用ＳＲＡＭとして機能するＷＲＡＭ６２４、プログラムと画像データが格納されているマスクＲＯＭとして機能するＰＲＯＭ６１５、ＰＲＯＭとＷＲＡＭのアドレス・データバスのインターフェース及びＷＲＡＭ用アドレスの一部をデコードしてオーディオ用回路を制御する信号を作製する機能を有するメモリーコントローラ６２５、を有している。
【０２５４】
オーディオ用回路６１１ｂは、音声データが格納されているマスクＲＯＭとして機能するオーディオＲＯＭ６１９、オーディオ用回路のクロック信号を作製したり、カウンタを使ってオーディオＲＯＭのアドレスを作製する機能を有するオーディオコントローラ６２１、デジタル音声データからアナログ波形を作製したり、アナログ波形を増幅する機能を有するアンプ６１８を有する。
【０２５５】
映像信号処理回路６０９ｂは、画像データの色情報を格納するＳＲＡＭとして機能するＣＲＡＭ６２２を有する。
【０２５６】
さらに、画像キャラクタの座標情報や画像一行分のキャラクタ情報を格納するＳＲＡＭ６２６が設けられている。
【０２５７】
これら機能を有する各回路は、プリント基板６０７に設けられた電源回路６０２からの電源が、ＦＰＣ６０６を介して供給される。
【０２５８】
このように結晶性半導体膜を用いて薄膜トランジスタを作製する場合、ガラス基板に一体形成でき、表示装置の小型化、及び軽量化を達成することができる。また、ＦＰＣとの接続点を削減することができるため、表示装置の生産性を高めることができる。
【０２５９】
以上のように、微細化された配線等を有する薄膜トランジスタを具備する表示装置を形成することができる。
【０２６０】
（実施の形態１３）
本実施の形態では、上記実施の形態で示した発光装置を封止した状態を説明する。
【０２６１】
図１２（Ａ）は、封止された発光装置の断面図であって、図１１のＤ−Ｄ’に相当する断面図を示す。画素部９０３は、基板（便宜上第１の基板と表記する）９１１上に、下地膜９１２を介して、Ｎチャネル型を有する駆動用ＴＦＴ９１４が設けられている。駆動用ＴＦＴは、上記実施の形態のように微細化された配線等を有するように形成することができる。駆動用ＴＦＴが有するソース電極又はドレイン電極として機能する配線に陽極９１５が接続されている。陽極上には電界発光層９１６、陰極９１７の順に形成されている。
【０２６２】
さらに陰極を覆って保護膜９１８が設けられている。保護膜は、スパッタ法（ＤＣ方式やＲＦ方式）により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、水素を含むＤＬＣ膜、または窒化炭素膜を有するように形成されている。また保護膜は、上記膜の単層構造又は積層構造を有することができる。例えば保護膜として、水分や酸素の侵入を防ぐための硬度の高い膜を形成する場合、応力を緩和するための膜、例えば窒化炭素膜を設けた後に硬度の高い膜を設けることができる。保護膜により、水分や酸素等による電界発光層の劣化を防止することができる。
【０２６３】
陰極及び保護膜は、第１の接続領域９２０まで設けられている。接続領域９２０において陰極は、接続配線９１９と接続している。
【０２６４】
封止領域９２３では、シール材９２１を介して、第１の基板９１１と対向基板（便宜上第２の基板と表記する）９２２とが張り合わせられている。対向基板には、乾燥剤を設けてもよい。乾燥剤により、水分や酸素の侵入を防止することができる。また更に、対向基板にカラーフィルターを形成してもよい。カラーフィルターにより、各ＲＧＢの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。シール材は、熱硬化樹脂又は紫外線硬化樹脂からなり、圧力を加えながら加熱したり、紫外線を照射して第１の基板と第２の基板とを接着、固定させる。例えば、シール材としてエポキシ系樹脂を用いることができる。シール材には、スペーサが混入されており、第１の基板と第２の基板の間隔、いわゆるギャップを保持している。スペーサとしては、球状又は柱状の形状を有しているものが使用され、本実施の形態では、円柱状のスペーサを使用し、円の直径がギャップとなる。
【０２６５】
第２の接続領域９２６では、接続配線９１９がＩＣチップ９２７により形成される信号線駆動回路と異方性導電膜９２４を介して接続している。なおＩＣチップは、ＦＰＣ９０６上に設けられている。また加圧や加熱により異方性導電膜を接着するときに、フィルム基板のフレキシブル性や加熱による軟化のため、クラックが生じないように注意する。例えば、接着領域に硬性の高い基板を補助として配置したりすればよい。このようにして接続されたＩＣチップから、ビデオ信号やクロック信号を受け取る。
【０２６６】
第２の基板９２２で封止すると、保護膜９１８との間に空間が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を形成して、さらに水分や酸素の侵入の防止を高めることができる。また透光性を有し、吸水性の高い樹脂を形成してもよい。透光性を有する樹脂により、発光素子からの光が第２の基板側へ出射される場合であっても、透過率を低減することなく形成することができる。
【０２６７】
図１２（Ｂ）には、図１２（Ａ）と異なり、第２の基板を用いず封止する場合を示す。その他の構成は同様であるため、説明を省略する。
【０２６８】
図１２（Ｂ）には、保護膜９１８を覆って、第２の保護膜９３０が設けられている。第２の保護膜として、エポキシ樹脂、ウレタン樹脂、又はシリコーン樹脂等の有機材料を用いることができる。また第２の保護膜は、インクジェット法によりポリマー材料を滴下して形成してもよい。本実施の形態では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥させる。
【０２６９】
水分や酸素等による電界発光層の劣化が問題とならない場合は、保護膜９１８を設けなくともよい。さらに第２の保護膜上に、第２の基板を設けて封止してもよい。
【０２７０】
このように第２の基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
【０２７１】
また本実施の形態においてコントラストを高めるため、偏光板又は円偏光板を設けてもよい。例えば、表示面の一面又は両面に偏光板、若しくは円偏光板を設けることができる。
【０２７２】
（実施の形態１４）
上記実施の形態で示した表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、大型画面を有する大型テレビ等に上記実施の形態で示したインクジェット法を用いることが望ましい。それら電子機器の具体例を図１３に示す。
【０２７３】
図１３（Ａ）は大型の表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。表示部２００３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示したインクジェット法より形成されたＴＦＴを有する。なお、表示装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２７４】
図１３（Ｂ）は携帯端末のうちの携帯電話機であり、本体２１０１、筐体２１０２、表示部２１０３、音声入力部２１０４、音声出力部２１０５、操作キー２１０６、アンテナ２１０７等を含む。表示部２１０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示したインクジェット法より形成されたＴＦＴを有する。またさらに表示部２１０３を多面取りにより形成することにより、携帯電話機のコストを低減することができる。
【０２７５】
図１３（Ｃ）はシート型の携帯電話機であり、本体２３０１、表示部２３０３、音声入力部２３０４、音声出力部２３０５、スイッチ２３０６、外部接続ポート２３０７等を含む。外部接続ポート２３０７を介して、別途用意したイヤホン２３０８を接続することができる。表示部２３０３には、センサを備えたタッチパネル式の表示画面が用いられており、表示部２３０３に表示されたタッチパネル式操作キー２３０９に触れることで、一連の操作を行うことができる。表示部２３０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示したインクジェット法より形成されたＴＦＴを有する。またさらに表示部２３０３を多面取りにより形成することにより、シート型の携帯電話機のコストを低減することができる。
【０２７６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、上記実施の形態に示したいずれの構成を用いることができる。
【０２７７】
（実施の形態１５）
本発明において、プラズマ処理の処理ガスに不活性ガスを用いることができる。不活性ガスは、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）等の希ガスを用いることができる。またその他の条件、例えば圧力等は、上記実施の形態と同様である。
【実施例】
【０２７８】
（実施例１）
本実施例では、非晶質珪素膜、ガラス、及びアクリルに対してプラズマ処理を３０ｓｅｃ間行った表面の結合状態を、ＸＰＳ（Ｘ線光電子分光法）を用いて調べた結果を示す。
【０２７９】
図１６（Ａ）はガラスに対するプラズマ処理前、（Ｂ）はガラスに対するプラズマ処理後の結果を示す。ＣＦ2結合のエネルギーバンドは２９０ｅＶ付近にピークを有するＣ５で示しており、図１６（Ａ）ではＣＦ2結合ピークの面積比率は、３．１８％である。また図１６（Ｂ）をみると、ＣＦ2結合ピークの面積比率は、１４．６％となり、プラズマ処理を３０ｓｅｃ間行うとＣＦ2結合ピークの面積比率は増加している。ＣＦ2結合の強度を比べると、図１６（Ａ）では４．８９％であり、図１６（Ｂ）では３２．８６％であった。
【０２８０】
図１７（Ａ）はアクリルに対するプラズマ処理前、（Ｂ）はアクリルに対するプラズマ処理後の結果を示す。図１７（Ａ）ではＣＦ2結合ピークの面積比率は、０．９２％である。また図１７（Ｂ）をみると、ＣＦ2結合ピークの面積比率は、６５．８３％となり、プラズマ処理を３０ｓｅｃ間行っただけで、急激にＣＦ2結合の強度は増加している。ＣＦ2結合の強度を比べると、図１７（Ａ）では１．８８％であり、図１７（Ｂ）では１００％であった。
【０２８１】
以上のように、ＣＦ2結合に起因するピークは、プラズマ処理を行うにつれて増加する傾向にある。従って、プラズマ処理によりＣＦ2結合が増加し、撥液性を示すようになったと考えられる。また、フッ素（Ｆ）はプラズマ処理装置の電極を覆うテフロン（登録商標）に起因すると考えられる。以上より、微細化したい導電膜等の被形成面に、ＣＦ2結合を形成すればよいことがわかる。
【図面の簡単な説明】
【０２８２】
【図１】本発明の薄膜トランジスタを示した断面図。
【図２】本発明の薄膜トランジスタを示した断面図。
【図３】本発明の薄膜トランジスタを示した断面図。
【図４】本発明の薄膜トランジスタを示した断面図。
【図５】本発明の薄膜トランジスタを示した断面図。
【図６】本発明の薄膜トランジスタを示した断面図。
【図７】本発明の薄膜トランジスタを示した断面図。
【図８】本発明の液晶表示装置を示した断面図。
【図９】本発明の発光装置の画素を示した等価回路図及び上面図。
【図１０】本発明の発光装置を示した断面図。
【図１１】本発明の表示装置を示した上面図。
【図１２】本発明の表示装置を示した断面図。
【図１３】本発明の電子機器を示した図。
【図１４】本発明の薄膜トランジスタを示した断面図。
【図１５】本発明のプラズマ処理装置を示した図。
【図１６】ガラス試料に対するＸＰＳの結果を示したグラフ。
【図１７】アクリル試料に対するＸＰＳの結果を示したグラフ。
【図１８】本発明の薄膜トランジスタを示した断面図。
【図１９】本発明の表示装置を示した上面図。
【図２０】本発明の薄膜トランジスタを示した断面図。
【図２１】本発明の薄膜トランジスタを示した断面図。
【図１】
2005159328.tif 000003
【図２】
2005159328.tif 000004
【図３】
2005159328.tif 000005
【図４】
2005159328.tif 000006
【図５】
2005159328.tif 000007
【図６】
2005159328.tif 000008
【図７】
2005159328.tif 000009
【図８】
2005159328.tif 000010
【図９】
2005159328.tif 000011
【図１０】
2005159328.tif 000012
【図１１】
2005159328.tif 000013
【図１２】
2005159328.tif 000014
【図１３】
2005159328.tif 000015
【図１４】
2005159328.tif 000016
【図１５】
2005159328.tif 000017
【図１６】
2005159328.tif 000018
【図１７】
2005159328.tif 000019
【図１８】
2005159328.tif 000020
【図１９】
2005159328.tif 000021
【図２０】
2005159328.tif 000022
【図２１】
2005159328.tif 000023