(57)【要約】【課題】  信号出力配線の膜剥がれの発生を防止し、撮像装置の製造歩留まりをより向上させる。【解決手段】  入射する光を電気信号に変換するフォトダイオード１０１と、フォトダイオードに接続されたＴＦＴ１０２とを備えた画素が複数配列され、フォトダイオードはＴＦＴの形成後に形成される撮像装置であって、ＴＦＴのゲート駆動配線１０３上にＴＦＴが形成され、ＴＦＴに接続される信号出力配線１０４とゲート駆動配線１０３との交差部で、信号出力配線の少なくとも一部がＴＦＴのソース電極を構成し、ソース電極を構成する信号出力配線の下部に半導体層が設けられ、信号出力配線のソース電極構成部以外の信号出力配線の下部に半導体層を形成しない。【選択図】      図２
2005136330.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、入射する電磁波を電気信号に変換する変換素子と、前記変換素子に接続された薄膜トランジスタとを備えた画素が複数配列され、前記変換素子が前記薄膜トランジスタの形成後に形成される撮像装置において、
前記薄膜トランジスタに接続される信号出力配線の下部に半導体層を形成しないことを特徴とする撮像装置。
【請求項２】
基板上に、入射する電磁波を電気信号に変換する変換素子と、前記変換素子に接続された薄膜トランジスタとを備えた画素が複数配列され、前記変換素子が前記薄膜トランジスタの形成後に形成される撮像装置において、
前記薄膜トランジスタに接続される信号出力配線と少なくとも前記薄膜トランジスタのゲート駆動配線を含む配線との交差部で、前記信号出力配線の下部に半導体層が設けられ、該交差部を除く前記信号出力配線の下部には半導体層を形成しないことを特徴とする撮像装置。
【請求項３】
前記ゲート駆動配線上に前記薄膜トランジスタが形成され、
前記信号出力配線と前記ゲート駆動配線との交差部で、前記信号出力配線の少なくとも一部が前記薄膜トランジスタの一方の主電極を構成し、該主電極を構成する前記信号出力配線の下部に前記半導体層が設けられていることを特徴とする撮像装置。
【請求項４】
前記信号出力配線と前記ゲート駆動配線との交差部で、前記信号出力配線が前記ゲート駆動配線の線幅変換部と重なり合っていることを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記信号出力配線と前記ゲート駆動配線との交差部で、前記ゲート駆動配線が前記信号出力配線の線幅変換部と重なり合っていることを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項６】
前記電磁波は光であって、前記変換素子は、アモルファスシリコンを材料として用いるＰＩＮ型フォトダイオード、叉はＭＩＳ型フォトダイオードである請求項１〜５のいずれか１項に記載の撮像装置。
【請求項７】
前記電磁波は光、前記変換素子は光電変換素子であって、該光電変換素子の上部に放射線を光に変換する波長変換手段を有することを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
【請求項８】
前記波長変換手段は、放射線を光に変換する蛍光体であることを特徴とする請求項７に記載の撮像装置。
【請求項９】
前記電磁波は放射線、前記変換素子は該放射線を電気信号に変換する素子であることを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
【請求項１０】
請求項７〜９のいずれか１項に記載の撮像装置と、
前記撮像装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
放射線を発生させるための放射線源とを具備することを特徴とする放射線撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置及び放射線撮像システムに係わり、医療画像診断装置、非破壊検査装置、分析装置等に応用されているＸ線、α線、β線、γ線等の放射線を検出する放射線撮像装置、特に、非単結晶シリコン、例えば、非晶質シリコン（以下、ａ−Ｓｉと略記）を用いた光電変換素子とＴＦＴ素子により構成されたセンサアレイと、放射線を可視光等の光に変換する蛍光体とを組み合わせたフラットパネル検出器（以下、フラットパネル検出器をＦＰＤと略記）あるいは、放射線を直接電気信号に変換する変換素子とＴＦＴにより構成されたセンサアレイからなるＦＰＤに利用される撮像装置及びその撮像装置を用いた放射線撮像システムに関する。
【背景技術】
【０００２】
近年の液晶ディスプレイ用ＴＦＴ技術の進歩、情報インフラの整備が充実した現在では、ＦＰＤ（Flat Panel Detector）が提案され、医療画像分野においても大面積、且つ、デジタル化が達成されている。
【０００３】
このＦＰＤは、放射線画像を瞬時に読み取り、瞬時にディスプレイ上に表示できるものであり、また、画像は、デジタル情報として直接取り出すことが可能であるため、データの保管、或いは、加工、転送等取り扱いが便利であると言った特徴がある。また、感度等の諸特性は、撮影条件に依存するが、従来のスクリーンフィルム系撮影法、コンピューティッドラジオグラフィ撮影法に比較して、同等又はそれ以上であることが確認されている。
【０００４】
ＦＰＤの製品化が達成されている一方、更なる感度向上を目指して種々の提案がなされている。
【０００５】
たとえば、特許文献１には、画素の感度を上げる為、薄膜トランジスタ（ＴＦＴ）とゲート配線部を共通に設け、画素の開口率を上げる提案がされている。
【０００６】
ＦＰＤでは、感度を向上させる為、ノイズを低減する必要がある。ノイズ低減する為には、信号出力配線・ゲート駆動配線（ゲート配線）等の抵抗を下げる、信号出力配線線の寄生容量を下げる等の方法がある。信号出力配線の寄生容量を下げる為には、ゲート駆動配線と信号配線の交差部分での寄生容量、及びＴＦＴのソース電極の寄生容量を減らす必要がある。特許文献２には、ＴＦＴのゲート配線とＴＦＴからの信号を出力する信号配線との重なり部において、ゲート配線又は信号配線の配線幅を狭くすることで、寄生容量を減らすことの記載がある。
【特許文献１】特開２００２−１２４６７６号公報
【特許文献２】特開２００２−３４３９５３号公報
【特許文献３】米国特許第５４９８８８０号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、近年は、液晶ディスプレイの高精細化、フラットパネル検出器（ＦＰＤ）においてはマンモグラフィーに代表される高精細化の為、画素サイズが小さくなり、それに伴う感度低下が避けられなくなっている。その為、更なる感度向上対策が求められる。
【０００８】
そのため、開口率を上げる為に、ＴＦＴ上にセンサ部を設ける構成が例えば特許文献３に提案されている。
【０００９】
本発明はＴＦＴ上にセンサ部を設ける構成等のＴＦＴ形成後にセンサ部を設ける構成の撮像装置において、より製造歩留まりの高い撮像装置を提供することを目的とする。
【００１０】
また本発明はＴＦＴ形成後にセンサ部を設ける構成の撮像装置において、交差部での寄生容量を減らし、ノイズを低減することを目的とする。
【課題を解決するための手段】
【００１１】
ＴＦＴ形成後にセンサ部を設ける構成にすると、ＴＦＴ形成後にセンサ部を形成するための高温の熱処理（例えば、３５０℃）がかかることになる。本発明者は上記特許文献１や特許文献２の撮像装置において、ＴＦＴ形成後にセンサ部を設ける構成とすべく、鋭意検討したところ、信号配線下部にａ−Ｓｉ領域があると、そこからの水素脱ガスにより信号配線層が剥がれることがあることを見いだし本発明に到達したものである。
【００１２】
すなわち、本発明の撮像装置は、基板上に、入射する電磁波を電気信号に変換する変換素子と、前記変換素子に接続された薄膜トランジスタとを備えた画素が複数配列され、前記変換素子が前記薄膜トランジスタの形成後に形成される撮像装置において、
前記薄膜トランジスタに接続される信号出力配線の下部に半導体層を形成しないことを特徴とする。
【００１３】
なお、信号出力配線下部の半導体層が無くなると、信号出力配線と、ゲート駆動配線（又はゲート駆動配線及び必要にも応じて設けられる他の配線）との交差部で信号配線容量が増加する。その為、寄生容量をより少なくするためには、交差部を形成する部分以外の信号配線下部の半導体層を除去すればよい。
【００１４】
すなわち本発明の撮像装置は、基板上に、入射する電磁波を電気信号に変換する変換素子と、前記変換素子に接続された薄膜トランジスタとを備えた画素が複数配列され、前記変換素子が前記薄膜トランジスタの形成後に形成される撮像装置において、
前記薄膜トランジスタに接続される信号出力配線と少なくとも前記薄膜トランジスタのゲート駆動配線を含む配線（ゲート駆動配線、又はゲート駆動配線と必要にも応じて設けられる他の配線）との交差部で、前記信号出力配線の下部に半導体層が設けられ、該交差部を除く前記信号出力配線の下部には半導体層を形成しないことを特徴とする。
【００１５】
また本発明の撮像装置は、上記撮像装置において、前記ゲート駆動配線上に前記薄膜トランジスタが形成され、
前記信号出力配線と前記ゲート駆動配線との交差部で、前記信号出力配線の少なくとも一部が前記薄膜トランジスタの一方の主電極を構成し、該主電極を構成する前記信号出力配線の下部に前記半導体層が設けられていることを特徴とする。
【００１６】
なお、本発明の撮像装置において、交差部の信号出力配線の下部に設けられる半導体層は、当該交差部より広く設けてもよい。また、主電極を構成する信号出力配線の下部に設けられる半導体層は、信号出力配線の主電極構成部より広く設けてもよい。
【００１７】
信号出力配線と交差する配線は、撮像装置の画素構成によってはゲート駆動配線に限られず他の配線と交差する場合もありえる。この場合には、他の配線の交差部にも寄生容量低減のために信号出力配線の下部に半導体層を設けることが望ましい。
【００１８】
本願において、電磁波は可視光，赤外光等の光から、Ｘ線，α線，β線，γ線等の放射線までの波長領域のものをいうものとする。
【発明の効果】
【００１９】
本発明によれば、信号出力配線の膜剥がれ等の発生を防止し、撮像装置の製造歩留まりをより向上させることができる。また、交差部での寄生容量を減らし、ノイズを低減することができる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施の形態について図面を参照して説明する。
【００２１】
［実施形態１］
本発明の実施形態１におけるＭＩＳ型フォトダイオード（以下、ＰＤと略記）を用いた固体撮像装置について述べる。
【００２２】
図１は本発明の実施形態１の３×３画素の模式的等価回路図、図２は同じく１画素の模式的平面図、図３は図２中のＡ−Ａ‘部の模式的断面図である。
【００２３】
図１、図２において、１０１は光電変換素子（センサ素子）であるＭＩＳ型フォトダイオード（ＰＤ）、１０２はスイッチ素子である転送用ＴＦＴ（薄膜トランジスタ）、１０３は転送用ＴＦＴ１０２のゲート駆動配線（以下、駆動配線という。）、１０４は転送ＴＦＴから信号を出力するための信号出力配線（以下信号配線という。）、１０５は光電変換素子１０１にセンサバイアスを与えるためのセンサバイアス配線、１０７は転送用ＴＦＴ１０２のソース・ドレイン電極層、１０８はコンタクトホール（接続孔）、１０９はセンサ下部電極層、１１７は第２のアモルファス半導体層、１１８はリンドープされた第２のｎ+層、１１９は透明電極層（ＩＴＯ）、１１２はａ−Ｓｉ等の第１のアモルファス半導体層である。ここで、信号配線１０４は、駆動配線１０３との交差部において、駆動配線が信号配線の線幅変換部（ここでは、配線の細くなっている部分）と絶縁層を介して重なり合っている。駆動配線１０３上に転送ＴＦＴが形成され、交差部において、信号配線１０４の一部はソース電極又はドレイン電極（主電極）となる。ソース電極又はドレイン電極を構成する信号配線１０４の下部には半導体層１１２が形成され、交差部のそれ以外の信号配線１０４の下部の半導体層は除去されている。また交差部以外の信号配線１０４の下部の半導体層も除去されている。このように必要（ＴＦＴ構成部）以外の信号配線１０４の下部の半導体層を除去することで、ＭＩＳ型ＰＤ形成時の熱処理（例えば、３５０℃）による半導体層の水素脱ガスを原因とする信号配線層の剥がれを抑制することができる。
【００２４】
図３において、１１０はガラス等の絶縁性基板、１１５は駆動配線を兼ねるゲート電極層、１１１はＳｉＮ，ＳｉＯ2等のゲート絶縁膜、１１２はａ−Ｓｉ（アモルファスシリコン）等の第１のアモルファス半導体層、１１３はリンドープされた第１のｎ+層（オ−ミックコンタクト層）、１１４はＳｉＮ，ＳｉＯ2，ＢＣＢ（Benzo Cyclo Butene(ベンゾシクロブテン)），ＰＩ（ポリイミド）等の層間絶縁膜（平坦化層）、１０８はコンタクトホール、１０９はセンサ下電極層、１１６はＳｉＮ，ＳｉＯ2等の絶縁膜、１１７はａ−Ｓｉ等の第２のアモルファス半導体層、１１８はリンドープされたマイクロクリスタルシリコンまたはリンドープされたａ−Ｓｉ等から成る第２のｎ+層（ホールブロッキング層）、１１９はＩＴＯ，ＳｎＯ2等の透明電極層、１０５はセンサバイアス電極層、１３２はＳｉＮ，ＰＩ（ポリイミド）等の保護層、１３４は接着層、１３５は波長変換体としての蛍光体層（ＧＯＳ（Ｇｄ2Ｏ2Ｓ），ＣｓＩ等）である。なお、ここではＣｓＩ等の蛍光体層を接着層を介して形成しているが、直接保護層上に形成してもよい。また、ＭＩＳ型ＰＤ下の層間絶縁膜１１４を厚く形成できない場合には、ソース・ドレイン電極層１０７をゲート絶縁膜１１１上で延長してセンサ下電極層を兼用させてＭＩＳ型ＰＤを形成することができる。この場合、コンタクトホール１０８は不要となる。
【００２５】
絶縁膜１１６、ａ−Ｓｉ等の第２のアモルファス半導体層１１７、及び第２のｎ+層１１８はＭＩＳ型ＰＤ１０１の光電変換層を構成する。
【００２６】
ゲート電極層１１５、ＳｉＮ，ＳｉＯ2等のゲート絶縁膜１１１、ａ−Ｓｉ等の第１のアモルファス半導体層１１２、第１のｎ+層（オ−ミックコンタクト層）１１３、転送用ＴＦＴソース・ドレイン電極層１０７は、転送用ＴＦＴ１０２を構成する。
【００２７】
転送用ＴＦＴのソース・ドレイン電極層１０７は、モリブデン、チタン、タングステン、クロム、アルミ、アルミ合金（例えば、Ａｌ−Ｎｄ合金）または、それらの積層構造が用いられる。
【００２８】
Ｘ線等の放射線は図２の紙面上部より入射し、蛍光体層１３５により可視光等の光電変換素子で検出可能な波長の光に変換される。変換光は、ＭＩＳ型ＰＤ１０１により電荷に変換され、ＭＩＳ型ＰＤ１０１内に蓄積される。その後、図１のＴＦＴ駆動回路により転送用ＴＦＴの駆動配線１０３を介して、転送用ＴＦＴ１０２を動作させ、この蓄積電荷を転送用ＴＦＴ１０２のソース・ドレイン電極の一方と接続された信号配線１０４に転送し、信号処理回路にて処理され、更に、Ａ／Ｄ変換回路にてＡ／Ｄ変換され出力される。
【００２９】
次に、本発明の実施形態１におけるＭＩＳ型ＰＤを用いたＦＰＤの製造方法について説明する。
【００３０】
第１工程は、ガラス基板１１０上に、第１の金属層により、スイッチＴＦＴ駆動配線１０３（ゲート電極層１１５）を形成する。
【００３１】
第２工程は、ゲート絶縁膜１１１、ａ−Ｓｉ等の第１のアモルファス半導体層１１２、オーミックコンタクト層１１３をプラズマＣＶＤ法により順次積層する。アモルファス半導体層１１２は、５００Å以上積層される。
【００３２】
オーミックコンタクト層（ｎ+層）１１３、真性ａ−Ｓｉ膜１１２をドライエッチングし、ＴＦＴの島状領域を駆動配線１０３と信号配線１０４の交差部に形成する。
【００３３】
第３工程は、第２の金属層をスパッタ法により積層し、スイッチＴＦＴのＳＤ（ソース・ドレイン）電極１０７、信号配線１０４を形成する。この時、信号配線１０４の幅は、駆動配線１０３との交差部において、他の部分より細く形成される。つまり、交差部で線幅変換部が設けられる。次いで、同一レジストによりｎ+半導体層を除去する。即ち、スイッチＴＦＴのＳＤ（ソース・ドレイン）電極間のギャップ部が形成される。この時、第１のアモルファス半導体層１１２も２００〜６００Å程度エッチングされる。
【００３４】
第４工程は、ＳｉＮ，ＳｉＯ2，ＢＣＢ，ＰＩ等の層間絶縁膜（平坦化層）１１４を形成し、センサ下電極１０９と接合するためのコンタクトホール（接続孔）１０８を形成する。
【００３５】
第５工程は、第３の金属層をスパッタ法により積層し、ウエットエッチング法によりセンサ下電極１０９を形成する。
【００３６】
第６工程は、絶縁膜１１６、ａ−Ｓｉ等の第２のアモルファス半導体層１１７、及び第２のｎ+層１１８をプラズマＣＶＤ法により順次積層し、ＭＩＳ型ＰＤ１０１を形成する。この際、３５０℃程度の熱処理がともなう。
【００３７】
第７工程は、第４の金属層をスパッタ法により積層し、ウエットエッチング法によりバイアス配線１０５を形成する。
【００３８】
第８工程は、ＩＴＯ，ＳｎＯ2等の透明電極層をスパッタ法により積層し、ウエットエッチング法によりセンサ上電極１１９を形成する。
【００３９】
第９工程は、ａ−Ｓｉ等の第２のアモルファス半導体層１１７、及び第２のｎ+層１１８をドライエッチングし、素子間分離を行う。
【００４０】
第１０工程は、保護層１３２を積層し、配線引き出し部など、必要な領域を除去する。その後、蛍光体１３５を有機樹脂などの接着層１３４で貼り合わせる。
【００４１】
このような構成にすると、駆動配線と信号配線の交差部での寄生容量を減らすことが可能となる。具体的には、交差部での信号配線幅を１／２にすると寄生容量が０．５倍となる。この時、信号配線抵抗は約１．１４倍となるが、ノイズが約０．９倍に減り、感度アップが達成される。
【００４２】
また、ＴＦＴ構成部以外の信号配線１０４の下部の半導体層を除去することで、ＭＩＳ型ＰＤ形成時の熱処理（例えば、３５０℃）による半導体層の水素脱ガスを原因とする信号配線層の剥がれを抑制することができるので製造歩留まりを向上させることができる。
【００４３】
また、本実施形態では、ＭＩＳ型ＰＤだけでなく、ＰＩＮ型ＰＤについても適用可能である。転送用ＴＦＴの半導体層はアモルファス半導体に限らず、ポリシリコン等の多結晶半導体やマイクロクリスタル（微結晶）半導体を用いることも可能である。
【００４４】
ここではＴＦＴの真上には光電変換素子が設けられていないが、これはＴＦＴのリペア等を考慮したものであって、かかるリペア等を考慮する必要がない場合にはＴＦＴの真上に光電変換素子を設けても良い。
【００４５】
［実施形態２］
図４は本発明の実施形態２の１画素の模式的平面図であり、３×３画素の模式的等価回路図は図１と同様である。
【００４６】
図４において、各番号の意味は、図２と同様である。本実施形態では、駆動配線１０３と信号配線１０４との交差部において、信号配線１０４が駆動配線１０３の線幅変換部と重なり合っている。すなわち、本実施形態は駆動配線に線幅変換部（ここでは、配線の太い部分と細くなっている部分、すなわち配線幅が変化している部分を意味する）を設けている。
【００４７】
このような構成にすると、駆動配線と信号配線の交差部での寄生容量を減らすことが可能となる。具体的には、駆動配線幅を１／２にすると、寄生容量が約０．７５倍となる。この時、駆動配線抵抗は約１．０５倍となるが、ノイズが約０．９５倍に減り、感度アップが達成される。
【００４８】
また、ＴＦＴ構成部以外の信号配線１０４の下部の半導体層を除去することで、ＭＩＳ型ＰＤ形成時の熱処理（例えば、３５０℃）による半導体層の水素脱ガスを原因とする信号配線層の剥がれを抑制することができるので製造歩留まりを向上させることができる。
【００４９】
また、本実施形態では、ＭＩＳ型ＰＤだけでなく、ＰＩＮ型ＰＤについても適用可能である。転送用ＴＦＴの半導体層はアモルファス半導体に限らず、ポリシリコン等の多結晶半導体やマイクロクリスタル（微結晶）半導体を用いることも可能である。
【００５０】
ここではＴＦＴの真上には光電変換素子が設けられていないが、これはＴＦＴのリペア等を考慮したものであって、かかるリペア等を考慮する必要がない場合にはＴＦＴの真上に光電変換素子を設けても良い。
【００５１】
［実施形態３］
図５は本発明の実施形態３の１画素の模式的平面図であり、３×３画素の模式的等価回路図は図１と同様である。
【００５２】
図５において、各番号の意味は、図２と同様である。本実施形態では、アモルファス半導体層１１２により形成されるＴＦＴの島状領域の形状が異なる。ＴＦＴの島状領域は、空間的な交差部全体を含むように形成される為、駆動配線１０３と信号配線１０４の間の膜厚が厚くなる部分が交差部全体に形成され、交差部の寄生容量が低減される。
【００５３】
本実施形態では、信号配線１０４は、駆動配線１０３との交差部において、駆動配線が信号配線の線幅変換部と重なり合っている場合を示したが、信号配線は細く形成しなくても交差部の寄生容量が低減される。
【００５４】
このような構成にすると、駆動配線と信号配線の交差部での寄生容量を減らすことが可能となる。具体的には、駆動配線幅を１／２とし、ＴＦＴの島状領域の形状改善により、寄生容量が約０．４８倍となる。この時、信号配線抵抗は約１．１４倍となるが、ノイズが約０．９１倍に減り、感度アップが達成される。
【００５５】
また、ＴＦＴ構成部以外の信号配線１０４の下部の半導体層を除去することで、ＭＩＳ型ＰＤ形成時の熱処理（例えば、３５０℃）による半導体層の水素脱ガスを原因とする信号配線層の剥がれを抑制することができるので製造歩留まりを向上させることができる。
【００５６】
また、本実施形態では、ＭＩＳ型ＰＤだけでなく、ＰＩＮ型ＰＤについても適用可能である。転送用ＴＦＴの半導体層はアモルファス半導体に限らず、ポリシリコン等の多結晶半導体やマイクロクリスタル（微結晶）半導体を用いることも可能である。
【００５７】
ここではＴＦＴの真上には光電変換素子が設けられていないが、これはＴＦＴのリペア等を考慮したものであって、かかるリペア等を考慮する必要がない場合にはＴＦＴの真上に光電変換素子を設けても良い。
【００５８】
［実施形態４］
図６は本発明の実施形態４の１画素の模式的平面図であり、３×３画素の模式的等価回路図は図１と同様である。
【００５９】
図６において、各番号の意味は、図２と同様である。本実施形態では、ＴＦＴの駆動能力をアップする為、チャネル幅Ｗ、またはチャネル長Ｌを変える場合を示している。
【００６０】
ＴＦＴの駆動配線（ゲート配線）の形状がＴＦＴ部で幅が広くなっており、ゲート配線幅変換部が信号配線の線幅変換部と空間的に交差している。
【００６１】
このような構成にすると、駆動配線と信号配線の交差部での寄生容量を減らすことが可能となる。
【００６２】
また、ＴＦＴ構成部以外の信号配線１０４の下部の半導体層を除去することで、ＭＩＳ型ＰＤ形成時の熱処理（例えば、３５０℃）による半導体層の水素脱ガスを原因とする信号配線層の剥がれを抑制することができるので製造歩留まりを向上させることができる。
【００６３】
また、本実施形態では、ＭＩＳ型ＰＤだけでなく、ＰＩＮ型ＰＤについても適用可能である。転送用ＴＦＴの半導体層はアモルファス半導体に限らず、ポリシリコン等の多結晶半導体やマイクロクリスタル（微結晶）半導体を用いることも可能である。
【００６４】
ここではＴＦＴの真上には光電変換素子が設けられていないが、これはＴＦＴのリペア等を考慮したものであって、かかるリペア等を考慮する必要がない場合にはＴＦＴの真上に光電変換素子を設けても良い。
【００６５】
［実施形態５］
図７は本発明の実施形態５の１画素の模式的平面図であり、３×３画素の模式的等価回路図は図１と同様である。本実施形態はＴＦＴが駆動配線上に設けられていない例を示すものである。
【００６６】
図７に示すように、ＴＦＴは駆動配線１０３上ではなく、駆動配線１０３と接続される駆動配線１０３から突き出したゲート電極を設けることで形成される。この場合、交差部以外の信号配線１０４の下部の半導体層を除去することで、ＭＩＳ型ＰＤ形成時の熱処理（例えば、３５０℃）による半導体層の水素脱ガスを原因とする信号配線層の剥がれを抑制することができるので製造歩留まりを向上させることができる。
【００６７】
また、本実施形態では、ＭＩＳ型ＰＤだけでなく、ＰＩＮ型ＰＤについても適用可能である。転送用ＴＦＴの半導体層はアモルファス半導体に限らず、ポリシリコン等の多結晶半導体やマイクロクリスタル（微結晶）半導体を用いることも可能である。
【００６８】
なお、交差部の寄生容量が問題とならない場合には交差部に半導体層１１２を設けなくてもよい。
【００６９】
ここではＴＦＴの真上には光電変換素子が設けられていないが、これはＴＦＴのリペア等を考慮したものであって、かかるリペア等を考慮する必要がない場合にはＴＦＴの真上に光電変換素子を設けても良い。
【００７０】
以上説明した各実施形態はフォトダイオード等の光電変換素子上に蛍光体を配置して放射線を光に変換し、その光を電気信号に変換する例を示したが、変換素子として、放射線を直接電気信号に変換する直接変換型の半導体変換素子、例えば、アモルファスセレンやヨウ化鉛のような放射線を直接光電変換する変換素子を用いることができる。このような直接変換素子の場合は上部に蛍光体を配置する必要はない。
【００７１】
図８（ａ）、図８（ｂ）は本発明による放射線（Ｘ線）撮像装置の実装例の模式的構成図及び模式的断面図である。
【００７２】
光電変換素子とＴＦＴはセンサ基板６０１１内に複数個形成され、シフトレジスタＳＲ１と検出用集積回路ＩＣが実装されたフレキシブル回路基板６０１０が接続されている。フレキシブル回路基板６０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続されている。前記センサ基板６０１１の複数枚が基台６０１２の上に接着され大型の光電変換装置を構成する基台６０１２の下には処理回路６０１８内のメモリ６０１４をＸ線から保護するため鉛板６０１３が実装されている。センサ基板６０１１上にはＸ線を可視光に変換するためのシンチレーター（蛍光体層）６０３０たとえばＣｓＩが、蒸着されている。図８（ｂ）に示されるように全体をカーボンファイバー製のケース６０２０に収納している。
【００７３】
図９は本発明によるＸ線検出装置のＸ線診断システムへの応用例を示したものである。
【００７４】
Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、シンチレーターを上部に実装した撮像装置６０４０（シンチレーターを上部に実装した光電変換装置は本実施形態の撮像装置を構成する）に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応してシンチレーターは発光し、これを光電変換して、電気的情報を得る。この情報はデジタルに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
【００７５】
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【産業上の利用可能性】
【００７６】
本発明は、医療画像診断装置、非破壊検査装置、分析装置等に応用されているＸ線、α線、β線、γ線等の放射線を検出する放射線撮像装置に適用できる。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施形態１の３×３画素の模式的等価回路図である。
【図２】本発明の実施形態１の１画素の模式的平面図である。
【図３】本発明の実施形態１の模式的断面図である。
【図４】本発明の実施形態２の模式的平面図である。
【図５】本発明の実施形態３の模式的平面図である。
【図６】本発明の実施形態４の模式的平面図である。
【図７】本発明の実施形態５の模式的平面図である。
【図８】本発明による放射線（Ｘ線）撮像装置の実装例の模式的構成図及び模式的断面図である。
【図９】本発明によるＸ線検出装置のＸ線診断システムへの応用例を示したものである。
【符号の説明】
【００７８】
１０１  ＭＩＳ型フォトダイオード（ＰＤ）
１０２  転送用ＴＦＴ（薄膜トランジスタ）
１０３  ゲート駆動配線
１０４  信号出力配線
１０５  センサバイアス配線
１０７  ソース・ドレイン電極層
１０８  コンタクトホール（接続孔）
１０９  センサ下部電極層
１１０  絶縁性基板
１１１  ゲート絶縁膜
１１２  第１のアモルファス半導体層
１１３  リンドープされた第１のｎ+層（オ−ミックコンタクト層）
１１４  層間絶縁膜（平坦化層）
１１５  ゲート電極層
１１６  絶縁膜
１１７  第２のアモルファス半導体層
１１８  リンドープされた第２のｎ+層
１１９  透明電極層（ＩＴＯ）
１３２  保護層
１３４  接着層
１３５  蛍光体層
【図１】
2005136330.tif 000003
【図２】
2005136330.tif 000004
【図３】
2005136330.tif 000005
【図４】
2005136330.tif 000006
【図５】
2005136330.tif 000007
【図６】
2005136330.tif 000008
【図７】
2005136330.tif 000009
【図８】
2005136330.tif 000010
【図９】
2005136330.tif 000011