(57)【要約】【課題】  従来のウォッチドックタイマの構成では、高価なカウンタ回路やクロック信号発生回路を必要とするため高価なものとなってしまう。【解決手段】  発振回路１から出力される所定周期のクロック信号を入力し、そのクロック信号の交流成分信号をコンデンサ４、ダイオード５により取り出し、それをコンデンサ７及び抵抗８で積分して電圧信号を出力し、その電圧信号の電圧値がＦＥＴ９のゲート閾値以上の場合に電源１１からアクチュエータ３に電力を供給し、その電圧信号の電圧値がＦＥＴ９のゲート閾値以下の場合に、電源１１からアクチュエータ３への電力供給を停止させる。【選択図】  図１
2005078312.tif 000002
【特許請求の範囲】
【請求項１】
所定周期のクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に電源から電力を供給させ、前記電圧信号の電圧値が所定値以下の場合に前記電源からの電力供給を停止させるスイッチング手段と、
を有することを特徴とする電源制御回路。
【請求項２】
前記積分手段は、前記クロック信号の交流成分信号を抽出するＡＣカップリング回路と積分回路とを含むことを特徴とする請求項１に記載の電源制御回路。
【請求項３】
前記積分回路の時定数は、前記所定周期よりも長いことを特徴とする請求項２に記載の電源制御回路。
【請求項４】
電源と、画像形成に関連して駆動される駆動部と、前記駆動部の駆動を制御する制御手段と、所定周期のクロック信号を生成するクロック信号生成手段と、前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記クロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする画像形成装置。
【請求項５】
電源と、画像形成に関連して駆動される駆動部と、前記駆動部の駆動を制御する制御手段と、前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記制御手段から供給されるクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする画像形成装置。
【請求項６】
前記クロック信号は、前記制御手段における制御動作を実行させるためのクロック信号であることを特徴とする請求項４に記載の画像形成装置。
【請求項７】
前記積分手段は、前記クロック信号の交流成分信号を抽出するＡＣカップリング回路と積分回路とを含むことを特徴とする請求項４乃至６のいずれか１項に記載の画像形成装置。
【請求項８】
前記積分回路の時定数は、前記クロック信号の周期よりも長いことを特徴とする請求項７に記載の画像形成装置。
【請求項９】
前記駆動部は、ヒータ、モータ或はクラッチの少なくともいずれかを含むことを特徴とする請求項４乃至８のいずれか１項に記載の画像形成装置。
【請求項１０】
電源と、
画像形成に関連して駆動される複数の駆動部と、
前記複数の駆動部による駆動を制御する複数の制御手段と、
前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記複数の制御手段のいずれかから供給されるクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源からの電力供給を制御する電源制御回路及びそのような電源制御回路を有する画像形成装置に関するものである。
【背景技術】
【０００２】
例えばレーザビームプリンタにおけるモータやクラッチなどへの電力供給は、そのプリンタを制御している制御回路により制御されている。従って、制御回路の故障或はＣＰＵの暴走などにより、モータやクラッチなどへの電力供給が継続した状態になると、それらモータやクラッチの破壊などを引き起こすことになる。
【０００３】
このような事態の発生を防止するために、制御回路が故障した際の暴走防止策として、ウォッチドックタイマを使用する方法が提案されている。（例えば、特許文献１）
【特許文献１】特開平５−２８９７７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなウォッチドックタイマの代表的なものとして、例えばフリーランでカウントアップしているカウンタを備え、制御回路のＣＰＵがプログラム実行中に必ず通過するステップに、そのカウンタをリセットするコマンドを発行する命令を挿入しておく。これにより、少なくともＣＰＵが正常に動作している限りは、そのカウンタによるカウント値がオーバーフローする前にリセットされてオーバーフローチャートが発生しないようにしている。そして、ＣＰＵが暴走するなどして、そのステップの命令が実行されないとカウンタがオーバーフローし、そのオーバーフローを検出すると、モータなどへの電力供給を遮断するものである。
【０００５】
しかし、このようなウォッチドックタイマの構成では、高価なカウンタ回路やクロック信号発生回路を必要とするため、高価なものとなってしまう。
【０００６】
本発明は上記問題点に鑑みてなされたもので、安価な構成で電源からの電力供給を制御できる電源制御回路及び画像形成装置を提供することを特徴としている。
【課題を解決するための手段】
【０００７】
本発明の電源制御回路は以下のような構成を備える。即ち、
所定周期のクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に電源から電力を供給させ、前記電圧信号の電圧値が所定値以下の場合に前記電源からの電力供給を停止させるスイッチング手段とを有することを特徴とする。
【０００８】
本発明の画像形成装置は以下のような構成を備える。即ち、
電源と、画像形成に関連して駆動される駆動部と、前記駆動部の駆動を制御する制御手段と、所定周期のクロック信号を生成するクロック信号生成手段と、前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記クロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする。
【０００９】
本発明の画像形成装置は以下のような構成を備える。即ち、
電源と、画像形成に関連して駆動される駆動部と、前記駆動部の駆動を制御する制御手段と、前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記制御手段から供給されるクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、安価な構成で電源からの電力供給を制御できるという効果がある。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照して本発明の好適な実施例を詳しく説明する。尚、本実施例では、画像形成装置における電力制御回路について説明するが、本発明はこれに限定されるものでなく、各種コンピュータ機器や画像入出力装置等における電力供給制御にも適用できることはもちろんである。
【実施例１】
【００１２】
図１は、本発明の第１実施例に係る画像形成装置における電力供給制御回路を説明する図である。
【００１３】
図１において、１は発振回路で、基準となるクロック信号（ＣＬＫ）１５を出力している。２は論理回路で、ＣＰＵ及びこのＣＰＵにより実行されるプログラム記憶するメモリ２ａを含み、この発振回路１から供給されるクロック信号１５を入力して動作している。この論理回路２は、この画像形成装置全体の動作を制御すると共に、モータやクラッチ等のアクチュエータ３を適宜制御して画像形成動作を実施している。ここで、このアクチュエータ３には、ＦＥＴ１０を介して、電源１１より駆動系電源電圧（＋２４Ｖ）が供給されている。尚ここではアクチュエータとしているが、本発明はこれに限定されるものでなく、例えばヒータ、光源などの比較的消費電力の大きい駆動部であれば何でも良い。
【００１４】
発振回路１から出力されるクロック信号１５は、前述のように論理回路２に供給される一方、コンデンサ４を介してダイオード５に供給される。ここでコンデンサ４とダイオード５とは、クロック信号１５をＡＣカップリング回路を構成している。従って、クロック信号１５が正常の周期で出力されている場合、ダイオード５のカソード電圧Ｖaの波形はほぼクロック信号１５と同じ波形となる。
【００１５】
こうしてＡＣカップリングされたクロック信号１５の波形は、抵抗６を介してコンデンサ７に供給される。ここで抵抗６とコンデンサ７はＣＲ積分回路を構成している。ここで、このＣＲ積分回路の時定数をクロック信号１５の周期よりも長く設定しておけば、クロック信号１５が正常に入力されている限り、コンデンサ７の端子電圧Ｖbは略一定の電圧となる。
【００１６】
この第１実施例では、クロック信号１５の振幅を＋５Ｖo-p、オン・デューティを５０％としている。これにより、クロック信号１５が正常に入力されている限り、端子電圧Ｖbは＋２．５Ｖを中心とした略一定の電圧となる。
【００１７】
また、このコンデンサ７の後段には、N-ch（Ｎチャネル）ＦＥＴ９が接続されている。このＦＥＴ９のゲート閾値電圧［Ｖth(ＦＥＴ９)］は、クロック信号１５が正常に出力されている場合の端子電圧Ｖbよりも低く設定されている。即ち、クロック信号１５が正常に出力されている場合の端子電圧Ｖbは、ＦＥＴ９のゲート閾値電圧よりも高く設定されている。これにより、クロック信号１５が正常に出力されている限り、ＦＥＴ９はオン状態を維持することになる。
【００１８】
このＦＥＴ９のドレインには、P-ch（Ｐチャネル）ＦＥＴ１０及びＦＥＴ１０のゲートのプルアップ用として抵抗１２が接続されている。従って、ＦＥＴ９がオン状態の間、ＦＥＴ１０のゲート・ソース間電圧は略＋２４Ｖとなり、ＦＥＴ１０はオン状態を維持している。従って、クロック信号１５が正常に出力されている限り、アクチュエータ３に駆動系電源電圧（＋２４Ｖ）が供給され続けることになる。
【００１９】
図２は、図１におけるクロック信号、端子電圧Ｖa，Ｖb及びＦＥＴ１０のゲート電圧Ｖc、ドレイン電圧Ｖdを説明する図である。
【００２０】
図２において、時間ｔ0〜ｔ1では、発振回路１からクロック信号１５が正常に出力されている状態を示している。この状態では、上述のように端子電圧Ｖaはほぼクロック信号１５の波形に等しくなり、これを積分した端子電圧Ｖbは略＋２．５Ｖを中心とした電圧となっている。これによりＦＥＴ９はオン状態を維持しているため、ゲート電圧Ｖcは略０ＶとなってＦＥＴ１０はオン状態を維持する。これによりアクチュエータ３に供給される電圧は、ほぼ＋２４Ｖとなっている。
【００２１】
この状態で時間ｔ1で発振回路１の動作が停止し、クロック信号１５の出力が停止すると、図２のように、例えクロック信号が＋５Ｖの状態で保持されたままでも、このクロック信号はコンデンサ４によってＡＣカップリングされているため、端子電圧Ｖaは０Ｖとなる。
【００２２】
これにより、それまでコンデンサ７に充電されていた端子電圧Ｖbが抵抗８によって放電されて徐々に低下を始める。そしてＦＥＴ９のゲート閾値電圧［Ｖth(ＦＥＴ９)］以下となった時点（時間ｔ2）で、ＦＥＴ９がオフ状態になる。これによりＦＥＴ１０のゲート電圧は略＋２４Ｖまで上昇し、ＦＥＴ１０のゲート閾値電圧［Ｖth(ＦＥＴ１０)］よりも高くなった時点（ｔ3）でＦＥＴ１０はオフ状態になる。これによりアクチュエータ３に供給される電圧Ｖdは下降し、ｔ4で略０Ｖとなる。
【００２３】
こうしてアクチュエータ３への駆動系電源電圧（＋２４Ｖ）の供給が遮断され、アクチュエータ３の動作は停止する。
【００２４】
以上説明したように第１実施例によれば、発振回路などの停止や断線などによる何らかの理由でクロック信号が停止した場合に、アクチュエータへの電源供給を断つことができる。これにより、クロック信号が供給されなくなることによる論理回路２の異常動作などに起因するアクチュエータの暴走を防止できる。
【００２５】
また、第１実施例によれば、高価なウォッチドックタイマなどの計時手段を用いることなくアクチュエータの暴走を防ぐことができるため安価に構成できる。
【００２６】
なお、第１実施例で説明した回路構成および装置構成は一例を示したもので適宜変更が可能であり、本願発明の範囲を限定するものではない。
【実施例２】
【００２７】
図３は、本発明の第１実施例に係る画像形成装置における電力供給制御回路を説明する図で、前述の図１と共通する部分は同じ記号で示している。
【００２８】
近年、省エネの観点から、パワーセーブモード時に、アクチュエータへの電源供給を遮断する画像形成装置がある。この第２実施例は、このパワーセーブモード時に、アクチュエータへの電源供給を遮断する画像形成装置に適用した例を示している。
【００２９】
この第２実施例では、論理回路２には、発振回路１からクロック信号（ＣＬＫ）が供給される。この論理回路２は、モータやクラッチ等のアクチュエータ３を適宜制御して画像形成動作を行わせる。このアクチュエータ３には、ＦＥＴ１０を介して、電源１１より駆動系電源（＋２４Ｖ）が供給される。
【００３０】
前述の第１実施例（図１）では、ＡＣカップリング回路を構成しているコンデンサ４にクロック信号（ＣＬＫ）１５が入力されていたが、この第２実施例では、論理回路２から出力されるパルス信号Ｐwenが入力される点が異なっている。
【００３１】
図４は、第２実施例に係る画像形成装置の論理回路２による制御処理を説明するフローチャートで、この処理を実行するプログラムはメモリ２ａに記憶されており、ＣＰＵの制御の基に実行される。
【００３２】
この論理回路２は、メモリ２ａに記憶されているプログラムに従って画像形成動作を実行する（このプログラムはシーケンシャルに構成されており、いま例えばｉ番目の命令を実行しているとする。図４のＳ１→Ｓ２）。そしてステップＳ２の命令実行終了後、ステップＳ３に進み、パワーセーブモードへの移行要求があるかどうかを判定する。移行要求がないときはステップＳ４に進み、次の命令にアクセスすべくｉを＋１し、ステップＳ５で、パルス信号Ｐwenのレベル論理を反転して出力する。そしてステップＳ２に進み、論理回路２は（ｉ＋１）番目の命令を実行する。こうして、パワーセーブモードへの移行要求がない場合はステップＳ２→Ｓ３→Ｓ４→Ｓ５→Ｓ２の処理ループを繰り返し実行する。
【００３３】
これにより、パルス信号Ｐwenは、ほぼ規定周期のパルス信号となって出力される。このパルス信号Ｐwenを入力して動作するコンデンサ４以降の回路の動作は、前述の第１実施例（図１）と同等であるため、その説明を省略する。
【００３４】
一方、ステップＳ３で、パワーセーブモードへの移行が要求された場合はステップＳ６に進む。なお、ここで論理回路２は、ユーザがアクセス可能な表示パネルや、画像処理を行う画像コントローラ（いずれも不図示）の中に配置される論理回路と通信を行っており、パワーセーブモードへの移行は、表示パネルや画像コントローラ内の論理回路から通信によって要求される。
【００３５】
ステップＳ６では、パワーセーブモードへの移行が可能であるかを判断する。これは、画像形成動作中などのように、パワーセーブモードに移行できない状態のときにパワーセーブモードへの移行が要求されたかどうかを判断するもので、パワーセーブモードへの移行が不可能な場合はステップＳ４に進み、パワーセーブモードへ移行することなく動作を継続する。例えば、現在画像形成中であるときにパワーセーブモードへの移行要求が発行された場合には、その画像形成動作が終了するまでステップＳ２→Ｓ３→Ｓ６→Ｓ４→Ｓ５→Ｓ２のループを繰り返す。この間、駆動系電源電圧（＋２４Ｖ）はアクチュエータ３に供給され続ける。
【００３６】
そして、例えば画像形成動作が終了してパワーセーブモードへの移行が可能になるとステップＳ６からステップＳ７に進み、パワーセーブモードに入る。そしてステップＳ８で、論理回路２はパルス信号Ｐwenをロウレベルとする。そしてこれ以降、パワーセーブモード中は、パルス信号Ｐwenのレベルをトグルさせない。
【００３７】
これにより、パワーセーブモード中は、コンデンサ４にパルス信号Ｐwenが供給されないため、ＦＥＴ９，ＦＥＴ１０はともにオフ状態のままとなり、アクチュエータ３への電力供給が遮断される。
【００３８】
尚、この場合、積分回路２から出力されるパルス信号Ｐwenの周期は一定でないため、コンデンサ７及び抵抗８からなる積分回路の時定数は、このパルス信号Ｐwenの予測される周期の最大値以上に設定する必要がある。
【００３９】
更に第２実施例の構成において、発振回路１の動作が停止した場合、および論理回路２が暴走した場合について以下に説明する。
【００４０】
発振回路１の動作が停止した場合には、論理回路２の制御動作も停止されるためパルス信号Ｐwenが出力されなくなり、ＦＥＴ９及びＦＥＴ１０はともにオフしたままとなり、アクチュエータ３への電力供給が遮断されたままとなる。また、論理回路２が暴走し、図４に示したフローチャートの処理から外れた場合も、コンデンサ４に規定のパルス信号が供給されなくなる可能性が高い。従って、この場合もＦＥＴ１０はオフし、アクチュエータ３への電力供給が遮断されることとなる。
【００４１】
以上説明したように第２実施例によれば、発振回路の動作停止や断線などといった何らかの理由でクロック信号が出力されなくなった場合に、速やかにアクチュエータへの電力供給を遮断することができ、アクチュエータの暴走を防ぐことができる。
【００４２】
更に、論理回路が暴走した場合にも同様に、アクチュエータへの電力供給を遮断することができ、アクチュエータの暴走を防ぐことができる。
【００４３】
また第２実施例によれば、ウォッチドックタイマなどの計時手段を用いずに、アクチュエータの暴走を防ぐことができるため安価に構成できる。
【００４４】
なお、この第２実施例で説明した回路構成及び装置構成は適宜変更が可能であり、本願発明の範囲を限定するものではない。
【実施例３】
【００４５】
図５は、本発明の第３実施例に係る画像形成装置におけるアクチュエータへの電源供給を制御を説明するブロック図で、前述の図１及び図３と共通する部分は同じ記号で示している。この第３実施例に係る画像形成装置は、装置内に複数の論理回路２，１４を有し、これら複数の論理回路同士が互いに通信して画像形成動作を行う構成である。
【００４６】
論理回路２には、発振回路１からクロック信号（ＣＬＫ１）１５が供給されており、論理回路２は、モータやクラッチ等のアクチュエータ３を適宜制御する。また論理回路１４には、発振回路１３からクロック信号（ＣＬＫ２）が供給されており、モータやクラッチ等のアクチュエータ１５を適宜制御している。ここで論理回路２と論理回路１４とは、互いに通信を行って画像形成動作を実行していく。
【００４７】
またアクチュエータ３及びアクチュエータ１５には、ＦＥＴ１０を介して、電源１１より駆動系電源電圧（＋２４Ｖ）が供給される。
【００４８】
図６は、第３実施例に係る画像形成装置の論理回路２による制御処理を説明するフローチャートで、この処理を実行するプログラムはメモリ２ａに記憶されており、ＣＰＵの制御の基に実行される。
【００４９】
この論理回路２は、メモリ２ａに記憶されているプログラムに従って画像形成動作を実行する（このプログラムはシーケンシャルに構成されており、いま例えばｉ番目の命令を実行しているとする。図６のＳ１１→Ｓ１２）。そしてステップＳ１２の命令実行終了後、ステップＳ１３に進み、論理回路１４との通信が正常であるか否かを確認する。通信が正常であればステップＳ１４に進み、次の命令にアクセスすべくｉを＋１し、ステップＳ１５で、パルス信号Ｐwenのレベル論理を反転して出力する。そしてステップＳ１２に進み、論理回路２は（ｉ＋１）番目の命令を実行する。こうして、通信異常が発生しない場合はステップＳ１２→Ｓ１３→Ｓ１４→Ｓ１５→Ｓ１２の処理ループを繰り返し実行する。
【００５０】
これにより、パルス信号Ｐwenは、ほぼ規定周期のパルス信号となって出力される。このパルス信号Ｐwenを入力して動作するコンデンサ４以降の回路の動作は、前述の第１実施例（図１）と同等であるため、その説明を省略する。
【００５１】
次に発振回路１３が停止した場合、或は論理回路１４が暴走した場合について以下に説明する。
【００５２】
発振回路１３によるクロック信号の生成が停止した場合は、論理回路１４の演算処理も停止する。従って、論理回路２と論理回路１４との間の通信が正常に行えなくなる。これによりステップＳ１３からステップＳ１６に進み、論理回路２はパル信号Ｐwenをロウレベルとする。そしてこれ以降、論理回路２はパルス信号Ｐwenのレベルをトグルさせない。従って、コンデンサ４にパルス信号が供給されなくなってＦＥＴ１０はオフ状態になり、アクチュエータ３及びアクチュエータ１５への電力供給が遮断される。そしてステップＳ１７に進み、画像形成装置の表示部にエラー表示を行う。
【００５３】
また論理回路１４が暴走した場合にも、論理回路２と論理回路１４との通信が正常に行えなくなるため、上記と同様にアクチュエータ３及びアクチュエータ１５への電力供給が遮断されて、エラーが表示される。
【００５４】
更に、発振回路１が停止した場合、或は論理回路２が暴走した場合には、前述の第２実施例のように、発振回路１が停止すると論理回路２の演算処理も停止する。これにより、コンデンサ４にパルス信号Ｐwenが供給されなくなってＦＥＴ１０はオフ状態となり、アクチュエータ３への電力供給が遮断される。
【００５５】
また論理回路２が暴走し、図６に示したフローチャートから外れた場合も、コンデンサ４に規定のパルス信号Ｐwenが供給されなくなるため、ＦＥＴ１０はオフし、アクチュエータ３への電力供給が遮断される。
【００５６】
以上説明したように第３実施例によれば、発振回路の停止や断線など何らかの理由で、いずれかの論理回路へのクロック信号の供給が停止された場合、アクチュエータへの電力供給を断つことができ、アクチュエータの暴走を防ぐことができる。更に、いずれかの論理回路が暴走した場合も同様に、アクチュエータへの電力供給を遮断することができ、アクチュエータの暴走を防ぐことができる。
【００５７】
また、ウォッチドックタイマなどの計時手段を用いずに、アクチュエータの暴走を防ぐことができるため安価に構成できる。
【００５８】
なお、上述の実施例で説明した回路構成および装置構成は適宜変更が可能であり、本発明の範囲を限定するものではない。
【００５９】
以上、実施形態例を詳述したが、本発明は、複数の機器から構成されるシステムに適用しても良いし、また、一つの機器からなる装置に適用しても良い。
【００６０】
又本実施例では、各実施例をそれぞれ単独で説明したが、例えば第１実施例と第２実施例の構成を組み合わせて、クロック信号ＣＬＫと論理回路からのパルス信号Ｐwenのいずれかの出力が停止された場合に、電力供給を遮断するようにしても良い。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１実施例に係る画像形成装置における電力供給制御回路を説明する図である。
【図２】図１におけるクロック信号、端子電圧Ｖa，Ｖb及びＦＥＴのゲート電圧Ｖc、ドレイン電圧Ｖdを説明する図である。
【図３】本発明の第２実施例に係る画像形成装置における電力供給制御回路を説明する図である。
【図４】本発明の第２実施例に係る画像形成装置における論理回路の動作を説明するフローチャートである。
【図５】本発明の第３実施例に係る画像形成装置における電力供給制御回路を説明する図である。
【図６】本発明の第２実施例に係る画像形成装置における論理回路の動作を説明するフローチャートである。
【図１】
2005078312.tif 000003
【図２】
2005078312.tif 000004
【図３】
2005078312.tif 000005
【図４】
2005078312.tif 000006
【図５】
2005078312.tif 000007
【図６】
2005078312.tif 000008