(57)【要約】 【課題】  各フォトリソグラフィ工程の手順における消費事項を減少できる簡略化した製造プロセスを提供する。【解決手段】    前記基板の上にフォトレジスト層を形成するステップ、単一の露光プロセスで選択的に一部分のフォトレジスト層を取り除き、第一幅を有する第一部分の構造と、第二幅を有し、前記第一部分の構造の下にある第二部分の構造を含む第一フォトレジストパターンを形成するステップを含む薄膜トランジスタの製造方法を提供する。本発明の提供するフォトレジストパターンは、薄膜トランジスタを製作する時に必要なマスクの数を減少することができる。【選択図】      図２Ｋ
2005159323.tif 000002
【特許請求の範囲】
【請求項１】
少なくともシリコン層、誘電体層とゲート金属層を順次に堆積した基板を提供するステップ、
前記基板の上にフォトレジスト層を形成するステップ、
単一の露光プロセスで選択的に一部分のフォトレジスト層を取り除き、第一幅を有する第一部構造と、第二幅を有し、前記第一部分の構造の下にある第二部構造を含む第一フォトレジストパターンを形成するステップ、
前記第二部構造の前記第二幅と同じ幅を有する前記ゲート金属層、前記第一誘電体層と前記シリコン層を取り除くステップ、
前記第一フォトレジストパターンを選択的に縮小し、前記第一幅を有する第二フォトレジストパターンを形成するステップ、
前記第二フォトレジストパターンをマスクとして用い、前記ゲート金属層を前記第二フォトレジストパターンと同じ前記第一幅に縮小するステップ、および
既定のドーパントを前記シリコン層の中にドープし、前記縮小されたゲート金属層の真下の領域に位置しない既定タイプのソース領域とドレイン領域を形成するステップ、を含むことを特徴する薄膜トランジスタの製造方法。
【請求項２】
前記ゲート金属層を覆い、且つ、前記第一誘電体層から前記ソース領域とドレイン領域をそれぞれ露出させる二つの開口を有した第二誘電体層を形成するステップ、および
前記開口に充填され、前記ソース領域とドレイン領域にそれぞれ接続する第一導電層を形成するステップを含む請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記第一導電層と前記第二誘電体層の上に不動態層を形成するステップを更に含む請求項２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記不動態層の中に前記第一導電層を露出させ、一つ、または複数の接続開口を形成するステップ、および
前記第一導電層に接続する前記第二導電層を形成するステップを更に含む請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
選択的に一部分のフォトレジスト層を取り除く前記ステップは、
第一領域と第二領域とを有する既定のマスクを用いて、光源により、選択的に前記フォトレジスト層を露光し、前記第一領域を通過した光線は、第二領域のより少なく、前記第一部構造と第二部構造とを形成するステップを更に含む請求項１に記載の薄膜トランジスタの製造方法。
【請求項６】
前記マスクの上の前記第一領域と前記第二領域とは、異なる材料より構成される請求項５に記載の薄膜トランジスタの製造方法。
【請求項７】
少なくともシリコン層、誘電体層とゲート金属層を順次に堆積した基板を提供するステップ、
前記基板の上にフォトレジスト層を形成するステップ、
単一の露光プロセスで既定のマスクを用いて選択的に一部分の前記フォトレジスト層を取り除き、第一幾何形状を有する第一部分構造と、前記第一部構造の下にある第二幾何形状を有する第二部構造を含む第一フォトレジストパターンを形成するステップ、
前記第二幾何形状を有する前記ゲート金属層、前記第一誘電体層と前記シリコン層の一部を取り除くステップ、
前記第一フォトレジストパターンを選択的に縮小し、前記第一幾何形状を有する第二フォトレジストパターンを形成するステップ、
前記第二フォトレジストパターンをマスクとして用い、前記ゲート金属層を前記第二フォトレジストパターンと同じ前記第一幾何形状を有するように縮小するステップ、および
既定のドーパントを前記シリコン層の中にドープし、前記縮小されたゲート金属層の真下の領域に位置しない既定タイプのソース領域とドレイン領域を形成するステップを含む薄膜トランジスタの製造方法。
【請求項８】
前記ゲート金属層の上を覆い、且つ、前記第一誘電体層から前記ソース領域とドレイン領域をそれぞれ露光させる二つの開口を有した第二誘電体層を形成するステップ、および
前記開口に充填され、前記ソース領域とドレイン領域にそれぞれ接続する導電層を形成するステップを含む請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記導電層と前記第二誘電体層の上に不動態層を形成するステップを更に含む請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記不動態層の中に前記導電層を露出させる一つ、または複数の接続開口を形成するステップを更に含む請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記既定のマスクは、中心と周囲領域を有し、且つ、前記中心領域を通る光線は、前記周囲領域のより少なく、前記第一部構造と前記第二部構造とを形成する請求項７に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記マスクの上の前記中心と周囲領域は、同じ材料から構成され、前記周囲領域の上の既定のマスクパターンは、通過する光線を遮蔽するために用いられる請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記マスクの上の前記中心と周囲領域は、異なる材料から構成され、前記中心領域の材料が遮蔽する光線は、前記周囲領域の材料より多い請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１４】
少なくともシリコン層、誘電体層とゲート金属層を順次に堆積した基板を提供するステップ、
前記基板の上にフォトレジスト層を形成するステップ、
単一の露光プロセスで、第一幅を有する中心部分の構造と、第二幅を有し、前記中心部分の構造の下に位置する底部部分の構造を含み、且つ前記第一幅は、前記第二幅より小さいステップ構造からなる第一フォトレジストパターンを形成するステップ、
前記ゲート金属層、前記第一誘電体層と前記シリコン層を取り除き、前記底部部分の構造の前記第二幅と同じ幅にするステップ、
前記第一フォトレジストパターンを縮小し、前記第一幅を有する第二フォトレジストパターンを形成するステップ、
前記第二フォトレジストパターンをマスクとして用い、前記ゲート金属層を前記第二フォトレジストパターンと同じ前記第一幅に縮小するステップ、
既定のドーパントを前記シリコン層の中にドープし、前記縮小されたゲート金属層の真下の領域に位置しない既定タイプのソース領域とドレイン領域を形成するステップ、
前記開口に充填され、前記ソース領域とドレイン領域にそれぞれ接続する第一導電層を形成するステップ、および
前記第一導電層と前記第二誘電体層の上に不動態層を形成し、前記不動態層の中に前記導電層を露光する一つ、または複数の接続開口を形成するステップを含む薄膜トランジスタの製造方法。
【請求項１５】
前記第二導電層は、インジウムスズ酸化物層である請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記第一フォトレジストパターンを形成するステップは、
第一領域と第二領域とを有する既定のマスクを露光し、前記第一領域を通過した光線は、第二領域のより少なく、前記ステップ構造を形成するステップを更に含む請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記マスクの上の前記第一領域と第二領域とは、異なる材料から構成され、前記第一領域の材料が遮蔽する光線は、前記第二領域の材料より多い請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記マスクの上の前記第一領域と第二領域とは、同じ材料から構成され、前記第二領域の上の既定のマスクパターンは、通過する光線を遮蔽するために用いられる請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記第一フォトレジストパターンを縮小するステップは、ドライエッチングプロセスを用いて縮小するステップを更に含む請求項１４に記載の薄膜トランジスタの製造方法。
【請求項２０】
前記第一フォトレジストパターンを縮小するステップは、自動プラズマエッチングプロセスを用いて縮小するステップを更に含む請求項１４に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、電気光学表示装置、センサーなどに用いられる薄膜トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路や半導体装置を製造する過程では、多くのフォトリソグラフィ工程のステップを用いて各種の特定な回路部材と製造プロセスに必要な回路設計を定義、形成する必要がある。従来のフォトリソグラフィのシステムは、感光膜（フォトレジスト）を覆った平坦な基板の上に、マスクによって定義された特定回路または部材のパターンを投射し、パターンが露光した後、感光膜の現像を行い、基板上の回路または部材のパターンを残す。パターン化した基板は、続いて、例えば、エッチングとドーピングなどのプロセスのステップを行う。薄膜トランジスタの電気光学表示装置とセンサーの製造過程では、フォトリソグラフィ工程は、何倍もの時間がかかる。
【０００３】
各フォトリソグラフィ工程の手順は、材料、労働力、または技術コストの消耗、生産率の低下と生産時間の浪費を意味する。よって、上述の消費事項のいずれかを減少できる簡略化した製造プロセスを提供できれば、半導体装置を製造するコストを大幅に下げることができる。
【０００４】
図１Ａ〜図１Ｊは、６つのフォトリソグラフィマスクを用いて従来のｐチャネル薄膜トランジスタを製造する過程を示す断面概略図である。図１Ａに示されたように、平坦化したガラス基板１０２を提供し、その表面の上に二つの膜層、バッファ層１０４とポリシリコン層１０６を堆積する。バッファ層１０４は、例えば、酸化ケイ素からなる絶縁材料で構成され、化学気相堆積、またはガス環境での熱成長によって形成され、ポリシリコン層１０６は、化学気相堆積を用いて堆積されたガラス−バッファ層の上に形成され、堆積のプロセス中に、ｎ型またはＰ型ドーパントに軽くドープすることができる。上述のポリシリコン層１０６のどのドーパントも続いて定義されるトランジスタゲートチャネルの始めの電圧特性を調整することができる。注意するのは、幾つかの従来のプロセスは、アモルファスシリコンの材料を用いてここでのポリシリコン層１０６の変わりをすることができることである。
【０００５】
続いて、図１Ｂに示されたように、堆積したポリシリコン層１０６、バッファ層１０４とガラス基板１０２の上に第一フォトリソグラフィのマスクパターン１０８を形成する。続いて、マスクパターン１０８は、ポリシリコン１０６をパターン化するマスクであり、前記ポリシリコン層１０６は、後に、バッファ層１０４とガラス基板１０２の上にトランジスタの領域を形成する。ポリシリコン１０６をエッチングするステップでは、ポリシリコン層１０６は、上層のマスクパターン１０８の保護があることから、図１Ｃに示されたように、独立したポリシリコン層１０６を形成し、その後の特定な、または簡単な薄膜トランジスタデバイスの基礎を形成する。続いて、図１Ｄに示されたように、ガス環境の熱成長、または化学気相堆積によって、例えば、酸化ケイ素の誘電体層１１０を、エッチング後のポリシリコン１０６とバッファ層１０４の上に形成する。誘電体層１１０は、例えば、後に薄膜トランジスタのゲート誘電体層となるゲート酸化膜である。また、図１Ｄは、金属のイオンスパッタリング、または化学電解（ｃｈｅｍｉｃａｌ  ｅｌｅｃｔｒｏｌｙｓｉｓ）プロセスによってゲート酸化膜（誘電体層１１０）の上に堆積されたゲート金属層１１２を示している。
【０００６】
続いて、図１Ｅに示されたように、ゲート金属層１１２の上に第二フォトリソグラフィのマスクパターン１１４を形成する。このマスクパターン１１４は、特定領域のゲート金属層１１２がエッチングされるのから保護することができ、薄膜トランジスタのゲート電極と、基板１０２に水平に設置された多数の特定の薄膜トランジスタゲート電極となるゲート金属導線を形成する。ゲート金属層１１２のエッチングのステップは、通常、ウェットエッチング法、またはドライケミカルプラズマエッチング法（ｄｒｙ  ｃｈｅｍｉｃａｌ  ｐｌａｓｍａ  ｅｔｃｈ）を行う。
【０００７】
図１Ｆは、ゲート金属層１１２のエッチング後とマスクパターン１１４を除いた後のゲート電極（ゲート金属層１１２）の断面図を示している。マスクパターン１１４を除いた後、ｐ型ドーパントを、図１Ｆ中の符号１１８と符号１２０との領域にドープする。この符号１１８と符号１２０との領域は、ゲート電極（ゲート金属層１１２）に隣接するがその真下に位置していない。ドープのステップは、例えば、ホウ素または二フッ化ホウ素（ｂｏｒｏｎ−ｄｉｆｌｕｏｒｉｄｅ）などのＰ型ドーパントのイオンインプランテーション１１６で行われ、ポリシリコン層１０６の中のソース（符号１１８の領域）とドレイン（符号１２０の領域）を形成する。ゲートの真下の位置には、ドープの領域がなく、ゲートチャネルを形成する。ここでソース（符号１１８の領域）、ドレイン（符号１２０の領域）、ゲート（ゲート金属層１１２）とトランジスタチャネル領域を含むアクティブ薄膜トランジスタの部材とトランジスタチャネル域の製作が完成する。イオンインプランテーション１１６は、ドーパントをポリシリコン層１０６の中における符号１１８の領域と符号１２０領域に位置させ、且つ、ゲート金属（ゲート金属層１１２）は、トランジスタゲートチャネルのドープをブロックする。また、ｎ型チャネルの薄膜トランジスタの構造を製作したい場合、例えば、リンなどのｎ型ドーパントのイオンインプランテーションを用いることができ、ｎ型のソース領域とドレイン領域を形成する。上述のソース／ドレインのドープのステップ後、通常、熱アニール（未表示）を行い、ドープ層の物理的なダメージを修復し、同時に、ドープを活性、分散する。
【０００８】
図１Ｇは、第三マスクを用いて薄膜トランジスタを製造する断面図を示している。まず、化学的な堆積法により、ゲート金属層１１２の上に層間絶縁膜１２２を形成する。続いて、ウェットエッチングまたはドライケミカルプラズマのプロセスで、層間絶縁膜１２２をエッチングしてパターン化し、層間絶縁膜１２２の表面から、薄膜トランジスタのソース（符号１１８の領域）／ドレイン（符号１２０の領域）まで垂直開口１２４を形成する。平坦化した後、イオンスパッタリング法によって導電金属を垂直開口１２４の中に充填し、層間絶縁膜１２２から薄膜トランジスタのソース（符号１１８の領域）／ドレイン（符号１２０の領域）への垂直配線を形成する。
【０００９】
垂直配線の製造完成後、金属のイオンスパッタリング、または化学電解プロセスによって層間絶縁膜１２２の上に金属層１２６を全面的に堆積させる。次に、金属層１２６の上に第四マスクパターン（未表示）を形成し、各薄膜トランジスタのソース（符号１１８の領域）／ドレイン（符号１２０の領域）の水平金属導線を定義、形成し、回路の製作を完成する。図１Ｈは、第四マスクパターンが設置され、金属層がエッチングされた後の薄膜トランジスタ装置の断面図を示している。図の中で示した新しい導線（金属層１２６）は、前に形成され、既に充填された垂直配線１２４によって薄膜トランジスタのソース（符号１１８の領域）／ドレイン（符号１２０の領域）と接続している。金属導線（金属層１２６）の形成後、化学的な堆積法により薄膜トランジスタ装置の上に不動態層（ｐａｓｓｉｖａｔｉｏｎ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）１２８を形成する。
【００１０】
図１Ｉは、第五マスクを用いて薄膜トランジスタ装置を製作する断面図を示している。まず、不動態層１２８の上に第五マスクパターンを形成し、ここでマスクをエッチングし、ウェットエッチング、またはドライケミカルプラズマのプロセスを用いて、垂直な配線開口１３０を形成し、金属導線（金属層１２６）を露出する。前記垂直な配線開口１３０は、金属導線（金属層１２６）と、後に不動態層１２８の上に形成される金属導線とを接続するのに用いられる。次に、平坦化され、イオンスパッタリング法で垂直開口１３０の中に導電金属を充填する。
【００１１】
続いて、図１Ｊで示されたように、通常、不動態層１２８の上にインジウムスズ酸化物の最後の金属層１３２を堆積し、次に、第六マスクパターンを用いて金属層１３２をパターン化し、最後の薄膜トランジスタデバイスの製造を完成する。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述したような、従来の薄膜トランジスタデバイスの製造におけるフォトリソグラフィ工程により生じる、材料、労働力、または技術コストの消耗、生産率の低下と生産時間などの浪費について、いずれかを減少できる簡略化し製造工程を提供する。
【課題を解決するための手段】
【００１３】
本発明は、少なくともシリコン層、誘電体層とゲート金属層を順次に堆積した基板を提供するステップ、前記基板の上にフォトレジスト層を形成するステップ、単一の露光プロセスで選択的に一部分のフォトレジスト層を取り除き、第一幅を有する第一部構造と、第二幅を有し、前記第一部分の構造の下にある第二部構造を含む第一フォトレジストパターンを形成するステップ、前記第二部構造の前記第二幅と同じ幅を有する前記ゲート金属層、前記第一誘電体層と前記シリコン層を取り除くステップ、前記第一フォトレジストパターンを選択的に縮小し、前記第一幅を有する第二フォトレジストパターンを形成するステップ、前記第二フォトレジストパターンをマスクとして用い、前記ゲート金属層を前記第二フォトレジストパターンと同じ前記第一幅に縮小するステップ、および既定のドーパントを前記シリコン層の中にドープし、前記縮小されたゲート金属層の真下の領域に位置しない既定タイプのソース領域とドレイン領域を形成するステップ、を含む薄膜トランジスタの製造方法を提供する。
【００１４】
本発明に係る薄膜トランジスタの製造方法では、前記ゲート金属層を覆い、且つ、前記第一誘電体層から前記ソース領域とドレイン領域をそれぞれ露出させる二つの開口を有した第二誘電体層を形成するステップ、および前記開口に充填され、前記ソース領域とドレイン領域にそれぞれ接続する第一導電層を形成するステップを含むことが好ましい。また、前記第一導電層と前記第二誘電体層の上に不動態層を形成するステップを更に含むこともできる。
【００１５】
そして、本発明に係る薄膜トランジスタの製造方法では、前記不動態層の中に前記第一導電層を露出させ、一つ、または複数の接続開口を形成するステップ、および前記第一導電層に接続する前記第二導電層を形成するステップを更に含むことが、選択的に一部分のフォトレジスト層を除く前記ステップは、第一領域と第二領域とを有する既定のマスクを用いて、光源により、選択的に前記フォトレジスト層を露光し、前記第一領域を通過した光線は、第二領域のより少なく、前記第一部構造と第二部構造とを形成するステップを更に含むことができる。また、前記マスクの上の前記第一領域と前記第二領域とは、異なる材料より構成されるものとすることが好ましい。
【発明の効果】
【００１６】
本発明の薄膜トランジスタの製造方法によれば、製造工程の簡易化とコスト低減が達成でき、同時に必要な半導体装置と構成部材の物理的、電気的特性を維持することができる。
【発明を実施するための最良の形態】
【００１７】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例】
【００１８】
従来の６つのマスクの製造プロセスに対し、本発明は、５つのフォトリソグラフィマスクを用いて効率的に薄膜トランジスタを製造する方法を示す。本発明が製造した薄膜トランジスタ装置のアクティブトランジスタの構造とサイズは、上述した従来の６つのマスクを用いた製造プロセスと基本的に同じである。説明を簡易化するために、本発明はｐチャネルの薄膜トランジスタを製造するが、本発明は、これに限定されずドーパントを変えるだけで、ｎチャネルの装置を製造することができる。
【００１９】
図２Ａ〜２Ｋは、本発明の一つの実施例に基づいた５つのフォトリソグラフィマスクを用いてｐチャネル薄膜トランジスタを製造する断面概略図である。図２Ａに示されるように、まず、平坦化したガラス基板２０２を提供し、その表面の上に二つの膜層、バッファ層２０４とポリシリコン層２０６を堆積する。バッファ層２０４は、例えば、酸化ケイ素からなる絶縁材料で構成され、化学気相堆積、または気体環境での熱成長によって形成される。ポリシリコン層２０６は、化学気相堆積を用いて堆積されたガラス基板２０２−バッファ層２０４の上に形成され、且つ、堆積のプロセス中に、ｎ型、またはＰ型ドーパントに軽くドープすることができる。続いて、ガス環境での熱成長、または化学気相堆積によって、ポリシリコン層２０６とバッファ層２０４の上に、例えば、酸化ケイ素などの誘電体層２０８を形成する。誘電体層２０８は、例えば、この後の薄膜トランジスタにおけるゲート誘電体の働きをするゲート酸化膜である。次に、金属のイオンスパッタリング、または化学電解プロセスによってゲート酸化膜（誘電体層２０８）の上にゲート金属層２１０を堆積する。図２Ｂは、ゲート金属層２１０の上にコーティングされた第一フォトレジスト層２１２を示している。
【００２０】
続いて、図２Ｃに示されたように、第一フォトリソグラフィマスクによって、第一フォトレジスト層２１２を選択的に取り除き、ゲート金属層２１０の上に第一フォトレジストパターン（第一フォトレジスト層２１２）を形成する。前記マスクは、半透明タイプのマスクからなり、少なくとも二つの異なる光透過率となる領域を有する。この異なる光透過率を有するフォトレジスト層により、光線の光線量に差が生じさせ、異なる活性化状態を実現するために、フォトレジスト層２１２は、図２Ｃに示すようなフォトレジスト構造を形成する。この二つの部分を有するフォトレジスト構造は、既定の幾何形状（例えば、高さ及び広さ）を有する第一部分ａと、第一部分の構造の下方に、もう一つの既定の幾何形状（例えば、高さ及び広さ）を有する第二部分ｂを含み、且つ、ａとｂは同じ材料からなる。また、この二つの部分を有するフォトレジスト構造は、ステップ構造（ｓｔｅｐ  ｓｔｒｕｃｔｕｒｅ）と呼ばれ、フォトレジストパターンは、異なるマスクのデザインに伴って設計し、変更することができる。
【００２１】
また、第一フォトレジストパターンの第一部分ａと第二部分ｂの広さは、薄膜トランジスタを製造する時の各層の材料を変える参考点とすることができる。この前記半透明タイプのマスクの中心領域と周囲領域の材料は、異なる材料からなることで、異なる遮光率を得ることができ、フォトレジスト層での単一の露光プロセス中に異なる露光量をもたせる。または、二つの領域でそれぞれ同じ材質を用い、中心領域に周囲領域と同じ速度で通過する光線をブロックする既定のパターンをデザインする。
【００２２】
堆積層２０２〜２１０の上に第一フォトレジストパターン２１２を形成した後、図２Ｄに示されたように、両部分のフォトレジスト構造（第一部分ａと第二部分ｂ）によって定義されたこれらのパターン化、露光をされていない堆積層は、続いて、エッチングプロセスを通して部分的なゲート金属層２１０、ゲート酸化膜（誘電体層２０８）とポリシリコン２０６層を取り除く。典型的なエッチングプロセスは、ウェットエッチングとドライケミカルプラズマエッチングなどの方法を含む。
【００２３】
続いて、図２Ｅに示されたように、ドライエッチングプロセス、または自動プラズマエッチングプロセスを用いて、選択的に前記二つの部分のフォトレジストパターンを縮小し、堆積層２０６〜２１０の上に単一の部分の構造を有する第二フォトレジストパターン２１４を形成する。第二フォトレジストパターン２１４は、先の第一部分の構造ａと同じ広さと面積を有する。続いて、ウェットエッチング、またはドライケミカルプラズマエッチングを用いてこの縮小したフォトレジストパターン２１４をマスクとすることで、ゲート金属層２１０をエッチングし、図２Ｆに示したような結果とする。ここで第一マスクの使用が完成され、フォトレジスト層２１４が取り除かれる。
【００２４】
二つの主要なトランジスタの定義のステップは、一つは、第一フォトレジストパターン２１２を用いて、ゲート金属層２１０、ゲート酸化膜（誘電体層２０８）とポリシリコン２０６層を定義し、ポリシリコン層２０６を特定の薄膜トランジスタの領域に分けるもので、もう一つは、第二フォトレジストパターン２１４を用いて、ゲート金属層２１０を定義し、各トランジスタのゲート電極を形成することである。よって、本発明に係る実施例は、従来の二つの分かれたマスクパターンを用いなければ、二つの定義のステップを完成することができないのに比べ、この単一の両部分のフォトレジスト構造を用いることで、更に簡易化した方法を提供し、大幅な製造コストの削減をすることができる。
【００２５】
図２Ｇは、フォトレジストパターン２１４を取り除いた後のゲート電極２１０の断面図を示している。フォトレジストパターン２１４を取り除いた後、ｐ型ドーパントは、符号２１８の領域と符号２２０の領域とにドープし、符号２１８の領域と符号２２０の領域とは、ゲート金属層２１０に隣接するが、真下に位置しない。ドーパントのステップは、例えばホウ素、または、二フッ化ホウ素のイオンインプランテーション２１６のｐ型ドーパントからなり、ポリシリコン層２０６の中のソース（符号２１８の領域）とドレイン（符号２２０の領域）を形成し、ゲートの真下のドープのない領域に位置し、ゲートチャネルを形成する。ここで、ソース、ドレイン、ゲートというトランジスタチャネル領域を含むアクティブ薄膜トランジスタの部材の製作が完成する。イオンインプランテーション２１６は、ドーパントをポリシリコン層の中の符号２１８の領域と符号２２０の領域に位置させ、ゲート金属層２１０は、トランジスタゲートチャネルのドープをブロックする。ｎ型チャネルの薄膜トランジスタの構造を製造したい場合、例えば、リンなどのｎ型ドーパントのイオンインプランテーションを用いることができ、ｎ型のソースとドレイン領域を形成する。上述のソース／ドレインのドープのステップ後、通常、熱アニール（未表示）を行い、ドープ層の物理的なダメージを修復し、同時に、ドープを活性、分散する。
【００２６】
図２Ｈは、第二マスクを用いて薄膜トランジスタを製造する断面図を示している。薄膜トランジスタのソース／ドレイン領域を形成後、化学堆積で、ゲート金属層２１０とゲート酸化膜（誘電体層２０８）の上に層間絶縁膜２２２を形成する。続いて、パターン化は、ウェットエッチング、またはドライケミカルプラズマのプロセスで層間絶縁膜２２２をエッチングし、層間絶縁膜２２２の表面から、薄膜トランジスタのソース／ドレイン領域２１８と２２０までに垂直開口２２４を形成する。
【００２７】
平坦化した後、イオンスパッタリング法によって導電金属を垂直開口２２４の中に充填し、層間絶縁膜２２２から薄膜トランジスタのソース／ドレイン領域２１８と２２０の垂直配線を提供する。垂直配線の製造が完成後、金属のイオンスパッタリング、または化学電解プロセスによって層間絶縁膜２２２の上に金属層２２６を全面的に堆積させる。
【００２８】
次に、第三マスクによって回路の中の水平金属導線を定義する。図２Ｉは、第三マスクパターンが設置され、金属パターンがエッチングされた後の薄膜トランジスタ装置の断面図を示している。図の中で示した新しい金属導線２２６は、前に形成され、既に充填された垂直配線２２４によって薄膜トランジスタのソース／ドレイン領域２１８と２２０と接続している。金属導線２２６の形成後、化学堆積を用いて薄膜トランジスタ装置の上に不動態層（ｐａｓｓｉｖａｔｉｏｎ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）２２８を形成する。
【００２９】
図２Ｊは、第四マスクを用いて薄膜トランジスタ装置を製造する断面図を示している。まず、不動態層２２８の上に第四マスクパターンを形成し、ここでマスクをエッチングし、ウェットエッチング、またはドライケミカルプラズマのプロセスを用いて、垂直な配線開口２３０を形成し、金属導線２２６を露出する。前記垂直な配線開口２３０は、金属導線２２６と、後に不動態層２２８の上に形成される金属導線とを接続するのに用いられる。次に、平坦化され、イオンスパッタリング法で垂直開口２３０の中に導電金属を充填する。
【００３０】
垂直開口２３０の中に導電金属を充填後、図２Ｋで示されたように、通常、不動態層２２８の上にインジウムスズ酸化物の最後の金属層２３２を堆積し、続いて、第五マスクパターンを用いて金属層２３２をパターン化し、最後の薄膜トランジスタ装置の製造を完成する。
【００３１】
図３は、本発明が薄膜トランジスタを製造する時の各フォトリソグラフィマスクのステップの目的と順序をまとめた流れ図３００である。ステップ３０２では、第一マスクを用いて複数のエッチングステップに合わせて単一のフォトレジストパターンを形成する。プロセス中、単一の露光プロセスを用いて両部分の構造フォトレジストパターンをマスクとすることで、パターン化し、ポリシリコン層とゲート金属層をエッチングし、各薄膜トランジスタの特定領域を形成する。前記方法は、１つのマスクを用いるだけで、異なる広さのゲート金属層とポリシリコン層を定義することができ、薄膜トランジスタ装置の製造コストを削減する。ステップ３０４では、誘電体層のパターン化とエッチングを用いて、薄膜トランジスタのソース／ドレイン領域と次の金属層を接続した垂直開口を形成する。続いて金属を充填して前記ソース／ドレイン領域を接続し、トップに金属層を堆積する。ステップ３０６では、前記金属層をパターン化し、薄膜トランジスタのソース／ドレイン領域を接続する特定路線を形成する。ステップ３０８では、薄膜トランジスタ装置の不動態層をパターン化、エッチングし、垂直配線開口を形成することで、ステップ３０４に堆積された金属層を提供する。ステップ３１０では、例えば、インジウムスズ酸化物の接続物質といったもう一つをパターン化し、ステップ３０８で形成した垂直配線開口に接続する。
【００３２】
本発明の薄膜トランジスタ装置の製造は、５つのフォトリソグラフィマスクを用いるだけで、薄膜トランジスタ装置を製造できる。そのサイズの大きさ、材料構成と部材の位置は、全て従来の６つのマスクを用いて製造されたものと同じである。本発明は、薄膜トランジスタの簡素化したプロセスを示し、一つのマスクで二つの従来のマスクの働きを完成することができる。本発明がフォトリソグラフィのプロセスを減少した結果は、市場でのその他の類似製品との競争で、更にコストコントロールと生産高の競争力を備える。
【００３３】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００３４】
【図１Ａ】従来のｐチャネルＴＦＴ製造過程における断面概略図。
【図１Ｂ】従来のｐチャネルＴＦＴ製造過程における断面概略図。
【図１Ｃ】従来のｐチャネルＴＦＴ製造過程における断面概略図。
【図１Ｄ】従来のｐチャネルＴＦＴ製造過程における断面概略図。
【図１Ｅ】従来のｐチャネルＴＦＴ製造過程における断面概略図。
【図１Ｆ】従来のｐチャネルＴＦＴ製造過程における断面概略図。
【図１Ｇ】従来のｐチャネルＴＦＴ製造過程における断面概略図。
【図１Ｈ】従来のｐチャネルＴＦＴ製造過程における断面概略図。
【図１Ｉ】従来のｐチャネルＴＦＴ製造過程における断面概略図。
【図１Ｊ】従来のｐチャネルＴＦＴ製造過程における断面概略図。
【図２Ａ】本実施例のＴＦＴ製造過程における断面概略図。
【図２Ｂ】本実施例のＴＦＴ製造過程における断面概略図。
【図２Ｃ】本実施例のＴＦＴ製造過程における断面概略図。
【図２Ｄ】本実施例のＴＦＴ製造過程における断面概略図。
【図２Ｅ】本実施例のＴＦＴ製造過程における断面概略図。
【図２Ｆ】本実施例のＴＦＴ製造過程における断面概略図。
【図２Ｇ】本実施例のＴＦＴ製造過程における断面概略図。
【図２Ｈ】本実施例のＴＦＴ製造過程における断面概略図。
【図２Ｉ】本実施例のＴＦＴ製造過程における断面概略図。
【図２Ｊ】本実施例のＴＦＴ製造過程における断面概略図。
【図２Ｋ】本実施例のＴＦＴ製造過程における断面概略図。
【図３】図２Ａ〜２Ｋに関する製造フロー図。
【符号の説明】
【００３５】
１０２，２０２  基板
１０４，２０４  バッファ層
１０６，２０６  ポリシリコン層（薄膜トランジスタ）
１１０，２０８  誘電体層
１１２，２１０  ゲート金属層（ゲート電極）
１１６，２１６  イオンインプランテーション
１２２，２２２  層間絶縁膜
１２６，１３２，２２６，２３２  金属層
１２８，２２８  不動態層
【図１Ａ】
2005159323.tif 000003
【図１Ｂ】
2005159323.tif 000004
【図１Ｃ】
2005159323.tif 000005
【図１Ｄ】
2005159323.tif 000006
【図１Ｅ】
2005159323.tif 000007
【図１Ｆ】
2005159323.tif 000008
【図１Ｇ】
2005159323.tif 000009
【図１Ｈ】
2005159323.tif 000010
【図１Ｉ】
2005159323.tif 000011
【図１Ｊ】
2005159323.tif 000012
【図２Ａ】
2005159323.tif 000013
【図２Ｂ】
2005159323.tif 000014
【図２Ｃ】
2005159323.tif 000015
【図２Ｄ】
2005159323.tif 000016
【図２Ｅ】
2005159323.tif 000017
【図２Ｆ】
2005159323.tif 000018
【図２Ｇ】
2005159323.tif 000019
【図２Ｈ】
2005159323.tif 000020
【図２Ｉ】
2005159323.tif 000021
【図２Ｊ】
2005159323.tif 000022
【図２Ｋ】
2005159323.tif 000023
【図３】
2005159323.tif 000024