(57)【要約】【課題】低温且つ簡便である塗布プロセスにより、特に閾値電圧が低く、on/off比の高い優れた有機トランジスタを提供する。【解決手段】本発明はソース領域およびドレーン領域と、有機半導体材料からなる前記ソース領域と前記ドレーン領域の間を延びるチャネル層と、前記チャネル層に隣接するように配備された有機／無機混成材料からなる電気絶縁層と、ゲート領域が前記電気絶縁体層の前記チャネル層と反対側に隣接するように配備された電界効果トランジスタである。【選択図】    図１
2005210000.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域およびドレーン領域と、有機半導体材料からなる前記ソース領域と前記ドレーン領域の間を延びるチャネル層と、前記チャネル層に隣接するように配備された有機／無機混成材料からなる電気絶縁層と、ゲート領域が前記電気絶縁体層の前記チャネル層と反対側に隣接するように配備された電界効果トランジスタ。
【請求項２】
前記絶縁体層の有機／無機混成材料が、無機材料の微粒子を成分要素として含み、該無機材料の比誘電率が20以上である請求項１に記載の電界効果トランジスタ。
【請求項３】
前記絶縁体層の有機／無機混成材料が、酸化チタン微粒子を成分要素として含む請求項２に記載の電界効果トランジスタ。
【請求項４】
前記絶縁体層の有機／無機混成材料が、シリコーン樹脂もしくはフッ素樹脂もしくはそれらの混合樹脂を成分要素として含む請求項２または３に記載の電界効果トランジスタ。
【請求項５】
請求項１乃至４に記載の電界効果トランジスタを、各画素のスイッチング素子として用いるディスプレイ。
【請求項６】
請求項１乃至４に記載の電界効果トランジスタを用いた論理回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機薄膜トランジスタ（有機TFT）に関する。
【背景技術】
【０００２】
一般に平板型のディスプレイ装置において、液晶、有機ＥＬ、電気泳動などを利用した素子を用いた表示媒体においては、画面輝度の均一性や画面書き換え速度などを確保するために、画像駆動素子としてアクティブ駆動素子（ＴＦＴ素子）を用いる技術が主流になっている。そしてこのTFT素子は一般に、主にガラス基板上に、a-Si（アモルファスシリコン）、p-Si（ポリシリコン）などの半導体を用い、これらのSi半導体層、絶縁層、ソース、ドレイン、ゲート電極を基板上に多層化していくことで製造される。こうしたＴＦＴ素子の製造には通常、スパッタリング、その他の真空系の製造プロセスが必要とされ、また、膜質面からSi半導体層の成膜には200℃以上、絶縁膜の成膜には300℃以上が一般的に必要とされている。
【０００３】
一方、フラットパネルディスプレイによるテレビの大画面化のニーズが高まっているが、本来TFT素子の製造では真空チャンバーを含む真空系の製造プロセスを何度も繰り返して各層を形成するために、装置コスト、ランニングコストが非常に膨大なものとなっている上に、更に基板の大面積化に対しては、真空チャンバー等の製造装置の大幅な設計変更が必要とされるなど、設備の変更が容易ではない。このため、真空プロセスを用いない簡便なプロセスが求められていおり、更には、大画面テレビの軽量化に対し、プラスチック基板の利用も求められている。
【０００４】
また、情報化の進展に伴い、従来紙媒体で提供されていた情報が電子化されて提供される機会が増え、薄くて軽い、更にはフレキシビリティを有することによって手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある。このため、薄くて軽くフレキシビリティを有し、耐衝撃性に優れるプラスチックフィルム基板上にTFT素子を形成することが求められているが、プラスチックフィルム基板は耐熱性および寸法安定性に劣るために、低温でTFT素子が形成できるプロセスが求められている。
【０００５】
これに対し近年、蒸着法により形成したπ共役系の有機低分子からなる有機半導体層がa-Si並の移動度を有するとの報告がなされ（例えばIEEE, Trans. Electron Devices 44巻, 1325ページ）、更にはπ共役系の有機高分子からなる有機半導体層を塗布法で形成することによっても比較的良好なトランジスタ特性が得られることが分かり（例えばAppl.Phys.Lett,69巻4108ページ）、この有機薄膜トランジスタがプラスチック基板上に低温かつ印刷法等による簡便なプロセスで形成ができる新規TFT素子として注目されている。実際にインクジェット法によるディスプレイ用TFT素子が形成できることも報告されている（例えば2003SIDダイジェスト 1084ページ）。
【０００６】
しかしながら、これら塗布法で形成された有機TFT素子は、現行のディスプレイで主に用いられているa-Si TFT素子と比較すると、閾値電圧の絶対値において、a-Si TFT素子では数V程度であるのに対し、有機TFT素子では10V以上となっている。また、オン／オフ比においては、a-Si TFT素子では106以上あるのに対し、有機TFT素子では10３〜10４程度と高階調表示に対しては実用上十分な特性が得られていない。ここで「オン／オフ比」という用語は、有機ＴＦＴがオンであるときのソース-ドレイン電流の、有機ＴＦＴがオフであるときのソース-ドレイン電流に対する比を意味する。
【０００７】
ところで閾値電圧は前記電気絶縁層の単位面積あたりの容量に逆比例し、またオン／オフ比に関しては、前記電気絶縁層の単位面積あたりの容量に比例して増加する。電気絶縁層の単位面積あたりの容量は、電気絶縁層の膜厚に逆比例し、電気絶縁層材料の比誘電率に比例することから、閾値電圧の低減とオン／オフ比の向上に関しては、前記電気絶縁層の膜厚を薄くする、もしくは前記電気絶縁層材料の比誘電率を高くすれば良い。
【０００８】
しかしながら、塗布成膜が可能である絶縁材料としては主に有機高分子材料が挙げられるが、例えば、PMMA（比誘電率3.5）やPVP（比誘電率3.6）等、一般的に比誘電率の低いものが多く、PVA（比誘電率7.8）や、高誘電率有機材料として代表的なシアノエチルプルラン（比誘電率は18.5程度）においては吸水性を有するため、絶縁特性、ひいては素子特性が周囲環境により不安定となる問題を有していた。一方、非特許文献１や非特許文献２によれば、元来比誘電率の高い、ZrO2（比誘電率 25）,Ta2O3(比誘電率 25) ,La2O3(比誘電率 27)の無機材料をゾルゲル法にて塗布成膜することも試みられているが、本成膜方法においては膜焼成に500℃の加熱が必要であり、プラスチック基板の適用が可能となる低プロセス温度化は困難であった。
【非特許文献１】第49回応用物理学関連連合講演会講演予稿集（2002年春季）,講演番号：27a-M-4
【非特許文献２】第64回応用物理学関連連合講演会講演予稿集（2003年秋季）,講演番号：2p-YL-6
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、プラスチックフィルム基板を用いてなお素子特性に優れた電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明者らは、一般的に比誘電率の低い有機材料に比誘電率の高い無機微粒子を分散させた有機/無機混成材料を用いることにより、プラスチックフィルム基板を用いることができる低プロセス温度で塗布法によりゲート絶縁膜形成が可能で、かつ低閾値電圧化と高on/off比化のを満足できるトランジスタ素子を見出し、本発明を完成するに至った。
【００１１】
即ち、本発明はソース領域およびドレーン領域と、有機半導体材料からなる前記ソース領域と前記ドレーン領域の間を延びるチャネル層と、前記チャネル層に隣接するように配備された有機／無機混成材料からなる電気絶縁層と、ゲート領域が前記電気絶縁体層の前記チャネル層と反対側に隣接するように配備された電界効果トランジスタである。
【００１２】
前記絶縁体層の有機／無機混成材料が、無機材料の微粒子を成分要素として含み、当該無機微粒子の比誘電率は20以上であることが望ましく、さらには30以上であることがより望ましい。また、前記絶縁体層の厚みは、低閾値電圧化と高on/off比を得るためには薄いほど良いが、逆に絶縁破壊に至る電圧も低下するために、100〜1000nm程度が望ましい。このため、当該無機微粒子径は100nm以下であることが望ましい。
【００１３】
また、具体的無機微粒子としては、比誘電率の高い常誘電性の材料が望ましく、例えば、酸化チタン、酸化タンタル、酸化ジルコニウム、酸化ランタン、チタン酸ストロンチウム等が挙げられるが、一般に30nm以下の微粒子が得られる酸化チタン微粒子が、絶縁体層の薄膜化および均一化を可能にする点で望ましい。なお、酸化チタンにはアナターゼ構造とルチル構造があるが、一般にルチル構造の比誘電率が100程度あるのに対し、アナターゼ構造は比誘電率が30程度であり、かつ光触媒作用もルチル構造に比べ高いため、ルチル構造の方が望ましい。また、酸化チタン微粒子の表面をシリカ等で修飾し触媒作用を低減させた微粒子でも本発明をなんら妨げるものではなく、むしろ好ましい様態である。
【００１４】
前記有機／無機混成材料の有機材料としては、光硬化樹脂もしくは熱硬化樹脂が望ましい。また、絶縁破壊に至る電圧（耐電圧）が高い材料でかつ、吸水性の低い樹脂が望ましく、具体的にはシリコーン樹脂、フッ素樹脂、もしくはこれらの混合樹脂が望ましい。
【００１５】
このような絶縁体層は、溶媒により溶液化した有機／無機混成材料を用いて、スピンコート法、ディップコート法、キャスティング法、印刷法、マイクロパターニング法およびインクジェット法の内のいずれかの塗布成膜方法により形成が可能である。
また、塗布が可能な半導体材料としてはチオフェン系ポリマーや、フルオレン系ポリマーとチオフェン系ポリマーのコポリマーが代表的である。
【発明の効果】
【００１６】
本発明によれば、低温且つ簡便なウェットプロセスにより、特に閾値電圧が低く、on/off比の高い優れた有機トランジスタを提供することが可能となる。
【００１７】
このような電界効果トランジスタは、簡便かつ低コストなプロセスで、プラスチック等の耐熱性の低い基板や大面積基板上形成に対しても高性能な素子を提供できることから、各画素のスイッチング素子として用いるディスプレイのTFTとして、あるいは論理回路素子に好適に用いることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施例を説明する。
(実施例1)  図１に示すように基板１にはPETフィルムを用い、表面に固形シリコーン樹脂（ラダー型シリコーンオリゴマー  商品名：グラスレジンGR100  昭和電工社製）をイソプロピルアルコール溶媒に溶かした溶液を用いて、スピンコートにて膜厚２μｍになるように成膜を行い、オーブンにて120℃、12時間の架橋反応を行うことによって平滑化層２を形成した。その平滑化層上にゲート電極3としてAlをスパッタにて100nm成膜を行った。続いて、メタノール溶媒中に、微粒子径が20〜100nmであるルチル構造酸化チタン微粒子と固形シリコーン樹脂（ラダー型シリコーンオリゴマー  商品名：グラスレジンGR100  昭和電工社製）が体積比で2:8になるように調整された溶液を、前記Al上にスピンコートにて膜厚600nmになるように成膜を行い、オーブンにて120℃、12時間の架橋反応を行うことによって絶縁層4を形成した。
引き続きクロロホルムを溶媒として溶解させたP3HT（ポリ（3−ヘキシルチオフェン））を前記絶縁層上にスピンコートにて膜厚70nmになるように成膜を行い、更にオーブンにて90℃で1時間の乾燥を行って半導体層5を形成した。
最後に、前記半導体層上にソース電極6およびドレイン電極7を、ゲート長50μm,ゲート幅6mmとなるようなマスクを用いてAu蒸着により形成した。
室温、真空中にてトランジスタ特性を評価したところ、閾値電圧9V、on/off比104程度の特性が得られた。
【００１９】
（実施例２)  図２に示すように基板１1にはPETフィルムを用い、表面に固形シリコーン樹脂（ラダー型シリコーンオリゴマー  商品名：グラスレジンGR100  昭和電工社製）をイソプロピルアルコール溶媒に溶かした溶液を用いて、スピンコートにて膜厚２μｍになるように成膜を行い、オーブンにて120℃、12時間の架橋反応を行うことによって平滑化層12を形成した。その平滑化層上にソース電極13およびドレイン電極14を、ゲート長50μm,ゲート幅6mmとなるようなマスクを用いてAu蒸着により形成した。続いて、クロロホルムを溶媒として溶解させたP3HT（ポリ（3−ヘキシルチオフェン））を前記Au電極を形成した層上にスピンコートにて膜厚70nmになるように成膜を行い、更にオーブンにて90℃で1時間の乾燥を行って半導体層15を形成した。引き続きメタノール溶媒中に、微粒子径が20〜100nmであるルチル構造酸化チタン微粒子と固形シリコーン樹脂（ラダー型シリコーンオリゴマー  商品名：グラスレジンGR100  昭和電工社製）が体積比で2:8になるように調整された溶液を、前記半導体層上にスピンコートにて膜厚600nmになるように成膜を行い、オーブンにて120℃、12時間の架橋反応を行うことによって絶縁層16を形成した。最後に、前記絶縁体層上に、ゲート電極17としてAlを蒸着にて100nm成膜を行った。
室温、真空中にてトランジスタ特性を評価したところ、閾値電圧7V、on/off比104程度の特性が得られた。
【００２０】
（比較例）実施例１における絶縁層において、酸化チタン微粒子を混ぜずに、固形シリコーン樹脂（ラダー型シリコーンオリゴマー  商品名：グラスレジンGR100  昭和電工社製,比誘電率3.2）のみを溶かしたメタノール溶液を、前記ITO上にスピンコートにて膜厚600nmになるように成膜を行い、他部分においては実施例と同様に素子作製を行い、かつ実施例同様にトランジスタ評価を行った結果、閾値電圧25V、on/off比102程度の特性であった。
【産業上の利用可能性】
【００２１】
フレキシブルナ基板上に半導体素子を形成することができ、ディスプレイの駆動回路や論理回路に応用することができる。
【図面の簡単な説明】
【００２２】
【図１】実施例１のトランジスタの断面を示す図である。
【図２】実施例２のトランジスタの断面を示す図である。
【符号の説明】
【００２３】
１：基板、            ２：平滑化層、      ３：ゲート電極
４：絶縁体層、        ５：半導体層、      ６：ソース電極
７：ドレイン電極、  １１：基板、        １２：平滑化層
１３：ソース電極、    １４：ドレイン電極、  １５：半導体層
１６：絶縁体層、      １７：ゲート電極
【図１】
2005210000.tif 000003
【図２】
2005210000.tif 000004