(57)【要約】【課題】液体噴射装置内部のデータ転送において、インプットバッファを介するＤＭＡ転送効率を向上させて、液体噴射装置の液体噴射実行速度を向上させる。【解決手段】ＤＭＡ転送先のＤＭＡ転送開始アドレスをアドレスＡ１、ＤＭＡ転送先のＤＭＡ転送終了アドレスをアドレスＡ５に設定し、ＤＭＡコントローラ２３によりインターフェース回路２７からインプットバッファ２６１へ記録制御データＤ２のＤＭＡ転送が実行される。インプットバッファ２６１のメモリ領域には、アドレスＡ１〜アドレスＡ２（ＦＢＦＦＦＦＨ）まで記録制御データＤ２が順次格納された後、ＦＣ００００Ｈ以降の仮想アドレス空間ＶＡのアドレスがアドレスデコード回路２６２によって実アドレス空間ＲＡのアドレスにデコードされて、アドレスＡ３（ＦＡ００００Ｈ）〜アドレスＡ４のメモリ領域に記録制御データＤ２の残りのデータが図示の如く格納される。【選択図】        図６
2005031994.tif 000002
【特許請求の範囲】
【請求項１】
被噴射材に液体を噴射する液体噴射ヘッドと、該液体噴射ヘッドを前記被噴射材に対して相対的に走査させる液体噴射ヘッド走査手段と、液体噴射制御データに基づいて、前記液体噴射ヘッド、及び前記液体噴射ヘッド走査手段を制御する液体噴射制御装置とを備えた液体噴射装置において、外部装置とデータ転送可能に接続され、前記外部装置が送信する液体噴射制御データを受信するインターフェース手段と、該インターフェース手段が受信した液体噴射制御データを一時的に格納するインプットバッファと、前記液体噴射制御装置のシステムバスのＤＭＡ転送制御を実行するＤＭＡコントローラとがデータ転送可能に前記システムバスに接続されている液体噴射制御データ転送装置であって、
前記インプットバッファの実アドレス空間を延長する仮想アドレス空間を設定し、前記ＤＭＡコントローラから前記仮想アドレス空間へのアクセスに対して、前記実アドレス空間へアクセスする如くＤＭＡ転送アドレスをデコードするアドレスデコード手段を有する、ことを特徴とした液体噴射制御データ転送装置。
【請求項２】
請求項１において、前記アドレスデコード手段は、前記実アドレス空間と同じ容量の前記仮想アドレス空間を確保する、ことを特徴とした液体噴射制御データ転送装置。
【請求項３】
請求項１又は２に記載の液体噴射制御データ転送装置を備えた液体噴射装置。
【請求項４】
請求項３において、前記液体噴射制御装置は、前記仮想アドレス空間の最終アドレスの次のアドレス＝前記実アドレス空間の先頭アドレスとするリングバッファ処理を行う、ことを特徴とした液体噴射装置。
【請求項５】
請求項３において、前記液体噴射制御装置は、ＤＭＡ転送最終アドレスに前記仮想アドレス空間のアドレスを指定した時点で、当該ＤＭＡ転送後に、当該ＤＭＡ転送のＤＭＡ転送最終アドレスをアドレスデコードして前記実アドレス空間のアドレスに変換したアドレスの次のアドレスへＤＭＡ転送開始アドレスとなるポインタを移動させる、ことを特徴とした液体噴射装置。
【請求項６】
請求項４又は５において、前記液体噴射制御装置は、前記実アドレス空間の空き容量が所定の容量より少ない場合には、ＤＭＡ転送容量＝０とし、所定の容量以上の場合には、ＤＭＡ転送容量＝前記実アドレス空間の空き容量とし、
前記ＤＭＡ転送容量が前記ＤＭＡコントローラの最大転送容量を超える場合には、前記ＤＭＡ転送容量を前記最大転送容量以下に制限し、
ＤＭＡ転送後に前記インターフェース部が受信した液体噴射制御データを格納する領域と、既に液体噴射制御データが格納されている領域とが重ならないように前記ＤＭＡ転送容量を制限する、ことを特徴とした液体噴射装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、被噴射材に液体を噴射する液体噴射ヘッドと、液体噴射ヘッドを被噴射材に対して相対的に走査させる液体噴射ヘッド走査手段と、液体噴射制御データに基づいて、液体噴射ヘッド及び液体噴射ヘッド走査手段を制御する液体噴射制御装置とを備えた液体噴射装置において、外部装置から受信した液体噴射制御データをデータ転送する液体噴射制御データ転送装置、及び該液体噴射制御データ転送装置を備えた液体噴射装置に関する。
【０００２】
ここで、液体噴射装置とは、記録ヘッドから記録紙等の被記録材へインクを噴射して被記録材への記録を実行するインクジェット式記録装置、複写機及びファクシミリ等の記録装置に限らず、インクに代えて特定の用途に対応する液体を前述した記録ヘッドに相当する液体噴射ヘッドから、被記録材に相当する被噴射材に噴射して、液体を被噴射材に付着させる装置を含む意味で用いる。また、液体噴射ヘッドとしては、前述した記録ヘッド以外に、液晶ディスプレイ等のカラーフィルタ製造に用いられる色材噴射ヘッド、有機ＥＬディスプレイや面発光ディスプレイ（ＦＥＤ）等の電極形成に用いられる電極材（導電ペースト）噴射ヘッド、バイオチップ製造に用いられる生体有機物噴射ヘッド、精密ピペットとしての試料を噴射する試料噴射ヘッド等が挙げられる。
【０００３】
【従来の技術】
一般的なインクジェット式記録装置等の液体噴射装置は、パーソナルコンピュータ等の外部装置から液体噴射制御を実行するための制御データ、及びビットマップデータ等の液体噴射データを含む液体噴射制御データを受信し、受信した液体噴射制御データに基づいて、マイクロプロセッサを有するマイコン制御装置が被噴射材に対して液体を噴射する液体噴射制御を実行する構成を成している。このような構成を成す液体噴射装置は、外部装置から受信した液体噴射制御データをインプットバッファ（受信バッファ）に一時的に格納し、インプットバッファに格納された液体噴射制御データの中から制御データをマイクロプロセッサへデータ転送し、液体噴射データを液体噴射ヘッドの制御を実行するヘッド制御ドライバ等へデータ転送する液体噴射制御データ転送装置を備えている。
【０００４】
インプットバッファは、読み書き可能な一定のメモリ領域であり、マイコン制御装置のバスに接続されている。また、液体噴射データは、データ圧縮した状態で外部装置から送信されるのが一般的であり、インプットバッファからデコード手段を介して展開処理された後、ヘッド制御ドライバへ転送されるようになっている。インプットバッファへの液体噴射制御データの読み書きは、マイコン制御装置によってアドレス管理され、インプットバッファの先頭アドレスから順番に液体噴射制御データが格納されていき、最終アドレスまで格納された時点で再び先頭アドレスから順番に液体噴射制御データが格納されていく。つまり、液体噴射制御データを書き込むアドレスを示すポインタが最終アドレスの次のアドレスに移動した時点でポインタを先頭アドレスに戻す処理をマイクロプロセッサが行う。それによって、インプットバッファの最終アドレスの次のアドレスが先頭アドレスとなり、インプットバッファがあたかもリング状のエンドレスバッファのようになって、いわゆるリングバッファが構成される。インプットバッファの先頭から格納された液体噴射制御データは、ポインタが再び先頭アドレスに戻って、新しい液体噴射制御データで上書きされる前にデータ転送手段によってマイコン制御装置へデータ転送される（例えば、特許文献１又は特許文献２参照）。
【０００５】
また、特許文献１又は特許文献２に開示されている従来技術においては、インプットバッファへの液体噴射制御データのデータ転送、及びインプットバッファからの液体噴射制御データのデータ転送は、ＤＭＡ転送で行われるようになっている。ＤＭＡ転送とは、所定のレジスタに転送元及び転送先アドレスや転送数を設定すると、後はマイクロプロセッサを介することなく、ＤＭＡ転送制御を行うＤＭＡコントローラ等のハードウェアにて高速にデータ転送を行うことができる公知のデータ転送方式である。このように、インプットバッファへの液体噴射制御データのデータ転送、及びインプットバッファからの液体噴射制御データのデータ転送をＤＭＡ転送で行うようにすることによって、液体噴射装置内部の液体噴射制御データのデータ転送を高速に行うことができ、それによって、液体噴射装置の液体噴射速度を高速化することができる。
【０００６】
【特許文献１】
特開２００１−９６５３８号公報
【特許文献２】
特開２００２−２６１５１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、インプットバッファがリングバッファであることによって、ＤＭＡ転送時に所望のデータ転送サイズでデータ転送ができず、１回のＤＭＡ転送でデータ転送可能なデータを２回に分けてデータ転送しなければならない事態が生じる。前述したように、ＤＭＡ転送は、マイクロプロセッサに対して転送元及び転送先アドレスや転送数を設定すると、ＤＭＡコントローラ等のハードウェアによってマイクロプロセッサを介することなくデータ転送が行われる。そのため、転送元又は転送先をインプットバッファとし、ＤＭＡ転送開始アドレスとＤＭＡ転送終了アドレスを設定してＤＭＡ転送を行う際に、ＤＭＡ転送しようとする液体噴射制御データがインプットバッファの最終アドレスをまたぐようなアドレスを設定することはできない。
【０００８】
したがって、そのような場合には、ＤＭＡ転送開始アドレスからインプットバッファの最終アドレスまでで１回ＤＭＡ転送を行い、残りの液体噴射制御データをあらためてＤＭＡ転送する必要がある。つまり、ＤＭＡ転送の終了割込処理と、ＤＭＡ転送の再スタート処理が必要になる。そして、ＤＭＡ転送の終了割込処理、及び再スタート処理が発生することによって、ＤＭＡ転送回数が増加してＤＭＡ転送効率が低下し、それによって、ＤＭＡ転送負荷及びマイクロプロセッサの待ち時間が増加し、液体噴射制御データのデータ転送速度が低下して液体噴射実行速度が低下してしまうという問題があった。
【０００９】
本願発明は、このような状況に鑑み成されたものであり、その課題は、液体噴射装置内部のデータ転送において、インプットバッファを介するＤＭＡ転送効率を向上させて、液体噴射装置の液体噴射実行速度を向上させることにある。
【００１０】
【課題を解決するための手段】
上記課題を達成するため、本願発明の第１の態様は、被噴射材に液体を噴射する液体噴射ヘッドと、該液体噴射ヘッドを前記被噴射材に対して相対的に走査させる液体噴射ヘッド走査手段と、液体噴射制御データに基づいて、前記液体噴射ヘッド、及び前記液体噴射ヘッド走査手段を制御する液体噴射制御装置とを備えた液体噴射装置において、外部装置とデータ転送可能に接続され、前記外部装置が送信する液体噴射制御データを受信するインターフェース手段と、該インターフェース手段が受信した液体噴射制御データを一時的に格納するインプットバッファと、前記液体噴射制御装置のシステムバスのＤＭＡ転送制御を実行するＤＭＡコントローラとがデータ転送可能に前記システムバスに接続されている液体噴射制御データ転送装置であって、前記インプットバッファの実アドレス空間を延長する仮想アドレス空間を設定し、前記ＤＭＡコントローラから前記仮想アドレス空間へのアクセスに対して、前記実アドレス空間へアクセスする如くＤＭＡ転送アドレスをデコードするアドレスデコード手段を有する、ことを特徴とした液体噴射制御データ転送装置である。
【００１１】
このように、インプットバッファの実アドレス空間を延長する仮想アドレス空間を設定し、ＤＭＡコントローラからの仮想アドレス空間へのアクセスに対しては、仮想アドレス空間のアドレスを対応する実アドレス空間のアドレスにデコードするアドレスデコード手段を設けることによって、インプットバッファの実際のデータ容量を増やすことなく、インプットバッファの見かけ上のアドレス空間を仮想的に広げることができる。それによって、インプットバッファをリングバッファとした際に、実アドレス空間の最終アドレスと先頭アドレスとの境界を仮想的に連続したアドレスとすることができる。したがって、実アドレス空間の最終アドレスと先頭アドレスとの境界をまたぐメモリ空間を、連続したメモリ空間としてＤＭＡ転送することができるようになる。
【００１２】
これにより、本願発明の第１の態様に示した液体噴射制御データ転送装置によれば、従来は２回に分けて実行せざるを得なかったインプットバッファの実アドレス空間の最終アドレスと先頭アドレスとの境界をまたぐアドレス空間のＤＭＡ転送を１回で実行することができるようになるので、ＤＭＡ転送の終了割込処理及びＤＭＡ転送の再スタート処理が発生する回数を少なくすることができ、従来よりも液体噴射制御データのＤＭＡ転送回数を少なくすることができるという作用効果が得られる。それによって、液体噴射制御データ転送装置のインプットバッファを介するＤＭＡ転送処理負荷が低減され、ＤＭＡ転送効率を向上せることができるとともに、マイクロプロセッサの待ち時間も短縮され、液体噴射装置の液体噴射実行速度を向上させることができるという作用効果が得られる。
【００１３】
本願発明の第２の態様は、前述した第１の態様において、前記アドレスデコード手段は、前記実アドレス空間と同じ容量の前記仮想アドレス空間を確保する、ことを特徴とした液体噴射制御データ転送装置である。
このように、仮想アドレス空間をインプットバッファの実アドレス空間と同じ容量に設定することによって、実アドレス空間と仮想アドレス空間とを１対１で対応付けすることができるので、アドレスデコード手段によるアドレスデコードを簡略化することが可能になるという作用効果が得られる。
【００１４】
本願発明の第３の態様は、前述した第１の態様又は第２の態様に記載の液体噴射制御データ転送装置を備えた液体噴射装置である。
本願発明の第３の態様に示した液体噴射装置によれば、液体噴射装置において、前述した第１の態様又は第２の態様に記載の発明による作用効果を得ることができる。
【００１５】
本願発明の第４の態様は、前述した第３の態様において、前記液体噴射制御装置は、前記仮想アドレス空間の最終アドレスの次のアドレス＝前記実アドレス空間の先頭アドレスとするリングバッファ処理を行う、ことを特徴とした液体噴射装置である。
【００１６】
このように、仮想アドレス空間の最終アドレスの次のアドレス＝実アドレス空間の先頭アドレスとするリングバッファ処理を行うことによって、実アドレス空間に仮想アドレス空間を加えた広いアドレス空間を有するリングバッファを構成することができる。それによって、ＤＭＡ転送の終了割込処理及びＤＭＡ転送の再スタート処理が発生する回数を少なくすることができる。
【００１７】
本願発明の第５の態様は、前述した第３の態様において、前記液体噴射制御装置は、ＤＭＡ転送最終アドレスに前記仮想アドレス空間のアドレスを指定した時点で、当該ＤＭＡ転送後に、当該ＤＭＡ転送のＤＭＡ転送最終アドレスをアドレスデコードして前記実アドレス空間のアドレスに変換したアドレスの次のアドレスへＤＭＡ転送開始アドレスとなるポインタを移動させる、ことを特徴とした液体噴射装置である。
【００１８】
このように、ＤＭＡ転送アドレスのＤＭＡ転送最終アドレスを仮想アドレス空間のアドレスに設定してＤＭＡ転送した後、つまり、インプットバッファの実アドレス空間と仮想アドレス空間との境界をまたぐメモリ空間でＤＭＡ転送を実行した後、そのＤＭＡ転送最終アドレスをアドレスデコードして実アドレス空間のアドレスに変換したアドレスの次のアドレスへＤＭＡ転送開始アドレスとなるポインタを移動させる。すると、少なくともＤＭＡ転送開始アドレスが仮想アドレス空間のアドレスに設定されることはなくなるので、ＤＭＡ転送データサイズがインプットバッファの容量を超える可能性が小さくなり、ＤＭＡ転送終了アドレスが仮想アドレス空間の最終アドレスをまたぐ実アドレス空間のアドレスに設定される可能性が小さくなる。したがって、ＤＭＡ転送終了アドレスが仮想アドレス空間の最終アドレスをまたぐ実アドレス空間のアドレスに設定されることによって発生するＤＭＡ転送の終了割込処理及びＤＭＡ転送の再スタート処理の発生を大幅に少なくすることができる。
【００１９】
特に、実アドレス空間と同じ容量以上の仮想アドレス空間を設定した場合には、ＤＭＡ転送データサイズがインプットバッファの容量を超えることは無いことからＤＭＡ転送終了アドレスが仮想アドレス空間の最終アドレスをまたぐ実アドレス空間のアドレスに設定されることがなくなる。したがって、ＤＭＡ転送終了アドレスが仮想アドレス空間の最終アドレスをまたぐ実アドレス空間のアドレスに設定されることによって発生するＤＭＡ転送の終了割込処理及びＤＭＡ転送の再スタート処理を発生させないようにすることができるので、インプットバッファを介するＤＭＡ転送処理負荷を大幅に低減させることができる。
【００２０】
本願発明の第６の態様は、前述した第４の態様又は第５の態様において、前記液体噴射制御装置は、前記実アドレス空間の空き容量が所定の容量より少ない場合には、ＤＭＡ転送容量＝０とし、所定の容量以上の場合には、ＤＭＡ転送容量＝前記実アドレス空間の空き容量とし、前記ＤＭＡ転送容量が前記ＤＭＡコントローラの最大転送容量を超える場合には、前記ＤＭＡ転送容量を前記最大転送容量以下に制限し、ＤＭＡ転送後に前記インターフェース部が受信した液体噴射制御データを格納する領域と、既に液体噴射制御データが格納されている領域とが重ならないように前記ＤＭＡ転送容量を制限する、ことを特徴とした液体噴射装置である。
【００２１】
まず、インプットバッファの実アドレス空間の空き容量が所定の容量より少ない場合には、ＤＭＡ転送容量＝０とし、所定の容量以上の場合には、ＤＭＡ転送容量＝実アドレス空間の空き容量とする。それによって、ＤＭＡ転送時にインプットバッファに十分な空き容量があるか否かを確認することができるとともに、常に一定の転送容量（所定の容量）以上でＤＭＡ転送を実行することによって、小さなデータ量で細切れにＤＭＡ転送が繰り返されることが防止され、少ない回数で効率よくＤＭＡ転送を行うことができる。
【００２２】
また、ＤＭＡ転送容量がＤＭＡコントローラの最大転送容量を超える場合には、ＤＭＡ転送容量をその最大転送容量以下に制限する。それによって、ＤＭＡコントローラの最大転送容量を超えるＤＭＡ転送アドレスが指定されてしまうことを防止することができる。さらに、インプットバッファのＤＭＡ転送後にインターフェース部が受信した液体噴射制御データを格納する領域と、既に液体噴射制御データが格納されている領域とが重ならないようにＤＭＡ転送容量を制限する。それによって、インプットバッファに格納された液体噴射制御データが液体噴射制御装置にＤＭＡ転送される前に、他の液体噴射制御データで上書きされてしまうことを防止することができる。
【００２３】
【発明の実施の形態】
以下、本願発明の実施の形態を図面に基づいて説明する。
まず、本願発明に係る「液体噴射装置」としてのインクジェット式記録装置の第１実施例について説明する。図１は、本願発明に係るインクジェット式記録装置の概略の平面図であり、図２はその側面図である。
【００２４】
インクジェット式記録装置５０には、記録紙Ｐにインクを噴射して記録を行う「液体噴射ヘッド」としての記録ヘッド６２を記録紙Ｐに対して主走査方向Ｘに走査させる「液体噴射ヘッド走査手段」として、キャリッジガイド軸５１に軸支され、主走査方向Ｘに移動するキャリッジ６１が設けられている。キャリッジ６１には、記録ヘッド６２が搭載されている。記録ヘッド６２と対向して、記録ヘッド６２のヘッド面と記録紙Ｐとのギャップを規定するプラテン５２が設けられている。
【００２５】
また、インクジェット式記録装置５０には、記録ヘッド６２を記録紙Ｐに対して副走査方向Ｙに走査させる「液体噴射ヘッド走査手段」として、記録紙Ｐを副走査方向Ｙに搬送する搬送駆動ローラ５３と搬送従動ローラ５４が設けられている。搬送駆動ローラ５３は、ステッピング・モータ等の回転駆動力により回転制御され、搬送駆動ローラ５３の回転により、記録紙Ｐは副走査方向Ｙに搬送される。搬送従動ローラ５４は、複数設けられており、それぞれ個々に搬送駆動ローラ５３に付勢され、記録紙Ｐが搬送駆動ローラ５３の回転により搬送される際に、記録紙Ｐに接しながら記録紙Ｐの搬送に従動して回転する。
【００２６】
搬送駆動ローラ５３の表面には、高摩擦抵抗を有する皮膜が施されている。搬送従動ローラ５４によって、搬送駆動ローラ５３の表面に押しつけられた記録紙Ｐは、その表面の摩擦抵抗によって搬送駆動ローラ５３の表面に密着し、搬送駆動ローラ５３の回転によって副走査方向に搬送される。キャリッジ６１とプラテン５２の間に記録紙Ｐを副走査方向Ｙに所定の搬送量で搬送する動作と、記録ヘッド６２を主走査方向Ｘに一往復させる間に記録ヘッド６２から記録紙Ｐにインクを噴射する動作とを交互に繰り返すことによって記録紙Ｐに記録が行われる。
【００２７】
搬送駆動ローラ５３の副走査方向Ｙの上流側には、給紙トレイ５７が配設されている。給紙トレイ５７は、例えば普通紙やフォト紙等の記録紙Ｐを給紙可能な構成となっており、記録紙Ｐを自動給紙する給紙手段としてのＡＳＦ（オート・シート・フィーダー）が設けられている。ＡＳＦは、給紙トレイ５７に設けられた２つの給紙ローラ５７ｂ及び図示してない分離パッドを有する自動給紙機構である。この２つの給紙ローラ５７ｂの１つは、給紙トレイ５７の一方側に配置され、もう１つの給紙ローラ５７ｂは、記録紙ガイド５７ａに取り付けられており、記録紙ガイド５７ａは、記録紙Ｐの幅に合わせて幅方向に摺動可能に給紙トレイ５７に設けられている。そして、給紙ローラ５７ｂの回転駆動力と、分離パッドの摩擦抵抗により、給紙トレイ５７に置かれた複数の記録紙Ｐを給紙する際に、複数の記録紙Ｐが一度に給紙されることなく１枚ずつ正確に自動給紙される。
【００２８】
また、給紙ローラ５７ｂと搬送駆動ローラ５３との間には、公知の技術による紙検出器６３が配設されている。紙検出器６３は、立位姿勢への自己復帰習性が付与され、かつ記録紙搬送方向にのみ回動し得るよう記録紙Ｐの搬送経路内に突出する状態で枢支されたレバーを有し、このレバーの先端が記録紙Ｐに押されることでレバーが回動し、それによって記録紙Ｐが検出される構成を成す検出器である。紙検出器６３は、給紙ローラ５７ｂより給紙された記録紙Ｐの始端位置、及び終端位置を検出し、その検出位置に合わせて記録領域が決定され、記録が実行される。
【００２９】
一方、記録された記録紙Ｐを排紙する手段として、排紙駆動ローラ５５と排紙従動ローラ５６が設けられている。排紙駆動ローラ５５は、ステッピング・モータ等の回転駆動力により回転制御され、排紙駆動ローラ５５の回転により、記録紙Ｐは副走査方向Ｙに排紙される。排紙従動ローラ５６は、周囲に複数の歯を有し、各歯の先端が記録紙Ｐの記録面に点接触するように鋭角的に尖っている歯付きローラになっている。複数の排紙従動ローラ５６は、それぞれ個々に排紙駆動ローラ５５に付勢され、記録紙Ｐが排紙駆動ローラ５５の回転により排紙される際に記録紙Ｐに接して記録紙Ｐの排紙に従動して回転する。
【００３０】
そして、給紙ローラ５７ｂや搬送駆動ローラ５３、及び排紙駆動ローラ５５を回転駆動する図示していない回転駆動用モータ、並びにキャリッジ６１を主走査方向に駆動する図示していないキャリッジ駆動用モータは、「液体噴射制御装置」としての記録制御部１００により駆動制御される。また、記録ヘッド６２も同様に、記録制御部１００により制御されて記録紙Ｐの表面にインクを噴射する。
【００３１】
図３は、本願発明に係るインクジェット記録装置５０の概略のブロック図である。
インクジェット式記録装置５０は、各種記録処理の制御を実行する記録制御部１００を備えている。記録制御部１００は、システムバスＳＢを備えており、システムバスＳＢには、ＲＯＭ２１、ＲＡＭ２２、ＭＰＵ（マイクロプロセッサ）２４、及びＩ／Ｏ２５がデータ転送可能に接続されている。ＭＰＵ２４では各種処理の演算処理が行われる。ＲＯＭ２１には、ＭＰＵ２４の演算処理に必要なソフトウェア・プログラム及びデータがあらかじめ記憶されている。ＲＡＭ２２は、ソフトウェア・プログラムの一時的な記憶領域、ＭＰＵ２４の作業領域等として使用される。各種モータ制御部３１は、インクジェット式記録装置５０の各種モータを駆動制御する駆動制御回路であり、記録制御部１００によって制御される。また、各種センサー３２は、インクジェット記録装置５０の各種状態情報を検出し、入出力部２６を介してＩ／Ｏ２５に出力する。Ｉ／Ｏ２５は、ＭＰＵ２４における演算処理結果に基づいて、各種モータ制御部３１に対して出力制御を行い、かつ各種センサー３２からの入力情報等を入力する。
【００３２】
インクジェット式記録装置５０は、「液体噴射制御データ転送装置」としてのデータ転送装置１０を備えている。データ転送装置１０は、ＤＭＡコントローラ２３、「インターフェース手段」としてのインターフェース回路２７、及びＡＳＩＣ（特定用途向け集積回路）２６を備えている。ＤＭＡコントローラ２３、インターフェース回路２７、及びＡＳＩＣ２６は、システムバスＳＢにデータ転送可能に接続されている。ＤＭＡコントローラ２３は、システムバスＳＢを介するＤＭＡ転送制御を実行する。インターフェース回路２７は、「外部装置」としての情報処理装置２００とデータ転送装置１０との間のデータの送受信を実行する。ＡＳＩＣ２６は、情報処理装置２００から送信された記録制御データ（液体噴射制御データ）を一時的に格納するインプットバッファ２６１と、インプットバッファ２６１のＤＭＡ転送アドレスをデコードする「アドレスデコード手段」としてのアドレスデコード回路２６２とを有している。
【００３３】
記録実行時には、情報処理装置２００がホスト側となり、情報処理装置２００から送信される記録制御データは、インターフェース回路２７が受信した後、ＤＭＡコントローラ２３によってインプットバッファ２６１へＤＭＡ転送される。インプットバッファ２６１に格納された記録制御データは、ＤＭＡコントローラ２３によって、記録制御部１００のＲＡＭ２２へＤＭＡ転送される。ＲＡＭ２２へ格納された記録制御データは、ＭＰＵ２４が実行するプログラムによって、コマンド解析、及び圧縮された記録データを展開する処理等が実行され、展開された記録データは、ＤＭＡコントローラ２３によって、ヘッド制御部３３へＤＭＡ転送される。ヘッド制御部３３は、その記録データに基づいて記録ヘッド６２に対して制御を行い、記録ヘッド６２のヘッド面に多数配設されたノズルアレイから各色のインクを記録紙Ｐの記録面に噴射する。
【００３４】
図４は、ＡＳＩＣ２６の構成を示したブロック図である。
システムバスＳＢは、液体噴射制御データのデータ転送路となる８ビットのデータバスＤＴＢと、アドレスデータのデータ転送路となる２４ビットのアドレスバスＡＤＢとを有している。ＡＳＩＣ２６には、データバスＤＴＢ、アドレスバスＡＤＢ、ＣＳ（チップ・セレクト）信号、及びＲ／Ｗ（リード／ライト）信号が接続されている。インプットバッファ２６１には、データバスＤＴＢとアドレスバスＡＤＢの下位１６ビット（Ａ０〜Ａ１５）とが接続されており、アドレスバスＡＤＢのアドレスがインプットバッファ２６１のメモリ領域に割り当てられたアドレスに設定されると、データバスＤＴＢを介して設定されたアドレスのメモリ領域へのデータの読み書きが可能になる。アドレスデコード回路２６２には、アドレスバスＡＤＢの上位８ビット（Ａ１６〜Ａ２３）が接続されている。
【００３５】
ＣＳ信号は、記録制御部１００によって制御され、ＣＳ信号がアクティブレベルの時にアドレスデコード回路２６２が動作して、インプットバッファ２６１の仮想アドレス空間を利用したＤＭＡ転送アドレスの設定が可能になる。Ｒ／Ｗ信号は、同じく記録制御部１００によって制御され、Ｒ／Ｗ信号がアクティブレベルの時にインプットバッファ２６１への書き込みが可能になり、非アクティブレベルの時にインプットバッファ２６１からの読み出しが可能になる。インプットバッファ２６１とアドレスデコード回路２６２とは、ＡＳＩＣ２６の内部バスＩＢで接続されており、アドレスデコード回路２６２によってデコードされたアドレスデータ（ＡＤＢの上位８ビットＡ１６〜Ａ２３）がインプットバッファ２６１へＩＢを介して転送される。
【００３６】
図５は、インプットバッファ２６１のメモリ領域を模式的に示したものであり、図５（ａ）は、インプットバッファ２６１の実アドレス空間と仮想アドレス空間を示したものであり、図５（ｂ）は、インプットバッファ２６１の実際のメモリ領域を示したものである。
【００３７】
当該実施例においては、インプットバッファ２６１のデータ容量は、１２８ＫＢ（キロバイト）となっており、割り当てられている実アドレス空間ＲＡは、ＦＡ００００Ｈ〜ＦＢＦＦＦＦＨとなっている。また、実アドレス空間ＲＡと連続した仮想アドレス空間ＶＡが１２８ＫＢ割り当てられており、仮想アドレス空間ＶＡは、ＦＣ００００Ｈ〜ＦＤＦＦＦＦＨとなっている。したがって、インプットバッファ２６１に割り当てられるアドレス空間は、実アドレス空間ＲＡに仮想アドレス空間ＶＡを加えたアドレス空間であり、ＦＡ００００Ｈ〜ＦＤＦＦＦＦＨまでの２５６ＫＢのメモリ空間ということになる（図５（ａ）参照）。しかし、仮想アドレス空間ＶＡのメモリ領域には、実際のメモリ領域は存在しないので、実際のインプットバッファ２６１のデータ容量は、１２８ＫＢであることに変わりはない（図５（ｂ）参照）。また、当該実施例においてインプットバッファ２６１は、実アドレス空間ＲＡに仮想アドレス空間ＶＡを加えたアドレス空間を有するリングバッファとなっており、ＦＤＦＦＦＦＨの次のアドレスがＦＡ００００Ｈとなるように記録制御部１００によってポインタが制御される（リングバッファ処理）。
【００３８】
仮想アドレス空間ＶＡに割り当てられるメモリ領域は、実アドレス空間ＲＡと同じメモリ領域となっている。つまり、仮想アドレス空間ＶＡのアドレスを指定してインプットバッファ２６１へのデータの読み書きを実行すると、仮想アドレス空間ＶＡのアドレスを１２８ＫＢ下位へシフトさせた実アドレス空間ＲＡのアドレスへの読み書きが実行される。具体的には、ＦＣ００００Ｈ〜ＦＤＦＦＦＦＨの仮想アドレス空間ＶＡに対しては、アドレスデコード回路２６２がアドレスバスＡＤＢの１８ビット目を０→１へ反転させ、１９ビット目のデータを１→０へ反転させてアドレスデータを１２８ＫＢ下位へシフトさせる。
【００３９】
このように、アドレス比較と単純なビット反転処理で１２８ＫＢシフトさせて仮想アドレス空間ＶＡを実現させることができる。それによって、実際にメモリ領域が存在しない仮想アドレス空間ＶＡのアドレスデータを指定してデータの読み書きを実行しても、アドレスデコード回路２６２によって、仮想アドレス空間ＶＡのアドレスが実アドレス空間ＲＡのアドレスへデコードされてインプットバッファ２６１のメモリ領域へのデータの読み書きが実行される。したがって、ＤＭＡコントローラ２３によってＤＭＡ転送制御を実行する際のＤＭＡ転送開始アドレス及びＤＭＡ転送終了アドレスは、１２８ＫＢの実アドレス空間ＲＡに１２８ＫＢの仮想アドレス空間ＶＡを加えた２５６ＫＢのアドレス空間の範囲で設定することができるようになる。
【００４０】
ここで、インプットバッファ２６１に記録制御データＤ１が格納されていると、インプットバッファ２６１の空き領域には、記録制御データＤ１を挟んで分断された空き領域Ｎ１と空き領域Ｎ２とが存在することになる（図５（ｂ））参照）。しかし、実アドレス空間ＲＡに連続する仮想アドレス空間ＶＡが設定されていることによって、この分断された空き領域Ｎ１と空き領域Ｎ２とを連続した空き領域Ｎ１＋Ｎ２として、ＤＭＡ転送アドレスを指定することができるようになる（図５（ａ））。以下、インプットバッファ２６１のメモリ領域と仮想アドレス空間ＶＡとの関係について、図６〜図８を参照しながらさらに説明する。
【００４１】
図６は、インプットバッファ２６１のメモリ領域を模式的に示したものであり、図５に示した状態から記録制御データＤ１につづいて、記録制御データＤ２を格納した状態を示したものである。
【００４２】
情報処理装置２００からインターフェース回路２７が受信した記録制御データＤ２をインプットバッファ２６１へＤＭＡ転送して格納する。その際、記録制御部１００は、ＤＭＡ転送元をインターフェース回路２７、ＤＭＡ転送先をインプットバッファ２６１、ＤＭＡ転送先のＤＭＡ転送開始アドレスをアドレスＡ１、ＤＭＡ転送先のＤＭＡ転送終了アドレスをアドレスＡ５に設定し、ＤＭＡコントローラ２３によりインターフェース回路２７からインプットバッファ２６１へ記録制御データＤ２のＤＭＡ転送が実行される。ＤＭＡ転送開始アドレスであるアドレスＡ１が実アドレス空間ＲＡのアドレスであるのに対して、ＤＭＡ転送終了アドレスであるアドレスＡ５は、仮想アドレス空間ＶＡのアドレスである。つまり、記録制御データＤ２は、実アドレス空間ＲＡから仮想アドレス空間ＶＡにまたがったアドレス空間へＤＭＡ転送される（図６（ａ）参照）。
【００４３】
インプットバッファ２６１のメモリ領域には、アドレスＡ１〜アドレスＡ２（ＦＢＦＦＦＦＨ）まで記録制御データＤ２が順次格納された後、ＦＣ００００Ｈ以降の仮想アドレス空間ＶＡのアドレスがアドレスデコード回路２６２によって実アドレス空間ＲＡのアドレスにデコードされて、アドレスＡ３（ＦＡ００００Ｈ）〜アドレスＡ４のメモリ領域に記録制御データＤ２の残りのデータが図示の如く格納される（図６（ｂ）参照）。そして、実アドレス空間ＲＡのアドレスＡ４の次のアドレス〜アドレスＡ６が空き領域Ｎ３となり、仮想アドレス空間ＶＡのデータを格納可能な領域は、アドレスＡ５の次のアドレス〜アドレスＡ７までのアドレス空間となる。したがって、アドレスＡ７の次のアドレス以降のアドレス空間にデータを格納すると、記録制御部１００へＤＭＡ転送する前の記録制御データＤ１にデータが上書きされてしまうので、アドレスＡ７の次のアドレス以降にデータを格納することはできないことになる。そのため、ＤＭＡコントローラ２３に対してＤＭＡ転送容量を設定する際には、上述した仮想アドレス空間ＶＡのＤＭＡ転送することのできないアドレス空間にＤＭＡ転送開始アドレス及びＤＭＡ転送終了アドレスを設定しないようにする必要がある（後述）。
【００４４】
図７は、インプットバッファ２６１のメモリ領域を模式的に示したものであり、図６に示した状態から記録制御データＤ１を記録制御部１００へＤＭＡ転送した後の状態を示したものである。
【００４５】
インプットバッファ２６１から記録制御部１００のＲＡＭ２２へ記録制御データＤ１をＤＭＡ転送する。ＭＰＵ２４は、ＤＭＡ転送元をインプットバッファ２６１、ＤＭＡ転送先をＲＡＭ２２、ＤＭＡ転送元のＤＭＡ転送開始アドレスをアドレスＡ６の次のアドレス、ＤＭＡ転送元のＤＭＡ転送終了アドレスをアドレスＡ１の１つ手前のアドレスに設定し、ＤＭＡコントローラ２３によりインプットバッファ２６１からＲＡＭ２２へ記録制御データＤ１のＤＭＡ転送が実行される。当該ＤＭＡ転送後、インプットバッファ２６１は、実アドレス空間ＲＡのアドレスＡ４の次のアドレス〜アドレスＡ１の手前のアドレスまでが空き領域Ｎ４となる（図７（ｂ）参照）。空き領域Ｎ４は、仮想アドレス空間ＶＡのアドレスＡ５の次のアドレス〜アドレスＡ８までに対応しており（図７（ａ）参照）、ＤＭＡ転送先をインプットバッファ２６１とし、ＤＭＡ転送開始アドレスと終了アドレスをアドレスＡ５の次のアドレス〜アドレスＡ８までの範囲内に設定してＤＭＡ転送を実行すると、インプットバッファ２６１のアドレスＡ４の次のアドレス〜アドレスＡ１の手前のアドレスまでのメモリ領域にデータがＤＭＡ転送されることになる。
【００４６】
図８は、インプットバッファ２６１のメモリ領域を模式的に示したものであり、図７に示した状態から記録制御データＤ２につづいて、記録制御データＤ３を格納した状態を示したものである。
【００４７】
情報処理装置２００からインターフェース回路２７が受信した記録制御データＤ３をインプットバッファ２６１へＤＭＡ転送して格納する。その際、ＭＰＵ２４は、ＤＭＡ転送元をインターフェース回路２７、ＤＭＡ転送先をインプットバッファ２６１、ＤＭＡ転送先のＤＭＡ転送開始アドレスをアドレスＡ５の次のアドレス、ＤＭＡ転送先のＤＭＡ転送終了アドレスをアドレスＡ１０に設定し、ＤＭＡコントローラ２３によりインターフェース回路２７からインプットバッファ２６１へ記録制御データＤ３のＤＭＡ転送が実行される。ＤＭＡ転送開始アドレスであるアドレスＡ５の次のアドレス、及びＤＭＡ転送終了アドレスであるアドレスＡ１０は、仮想アドレス空間ＶＡのアドレスである。つまり、記録制御データＤ３は、仮想アドレス空間ＶＡへＤＭＡ転送される（図８（ａ）参照）。そして、実際には、仮想アドレス空間ＶＡのアドレスがアドレスデコード回路２６２によって実アドレス空間ＲＡのアドレスにデコードされ、インプットバッファ２６１には、アドレスＡ４の次のアドレス〜アドレスＡ９までのメモリ領域に記録制御データＤ３が図示の如く格納される（図８（ｂ）参照）。実アドレス空間ＲＡのアドレスＡ９の次のアドレス〜アドレスＡ１の手前のアドレスまでが空き領域Ｎ５となり、仮想アドレス空間ＶＡのデータを格納可能な領域は、アドレスＡ１０の次のアドレス〜アドレスＡ８までのアドレス空間となる。
【００４８】
このように、インプットバッファ２６１の実アドレス空間ＲＡを延長する仮想アドレス空間ＶＡを設定し、ＤＭＡコントローラ２３からの仮想アドレス空間ＶＡへのアクセスに対しては、アドレスデコード回路２６２にて仮想アドレス空間ＶＡのアドレスを対応する実アドレス空間ＲＡのアドレスにデコードすることによって、インプットバッファ２６１の実際のデータ容量を増やすことなく、インプットバッファ２６１の見かけ上のアドレス空間を仮想的に広げることができる。それによって、リングバッファとしてのインプットバッファ２６１は、実アドレス空間ＲＡの最終アドレス（ＦＢＦＦＦＦＨ）と先頭アドレス（ＦＡ００００Ｈ）との境界が仮想的に連続したアドレスとなる。
【００４９】
したがって、実アドレス空間の最終アドレスと先頭アドレスとの境界をまたぐメモリ空間を、連続したメモリ空間としてＤＭＡ転送することができるようになる。従来は２回に分けて実行せざるを得なかったインプットバッファ２６１の実アドレス空間ＲＡの最終アドレスと先頭アドレスとの境界をまたぐアドレス空間のＤＭＡ転送（記録制御データＤ２のＤＭＡ転送）を１回で実行することができるようになるので、ＤＭＡ転送の終了割込処理及びＤＭＡ転送の再スタート処理が発生する回数が少なくなり、従来よりも記録制御データのＤＭＡ転送回数を少なくすることができる。
【００５０】
図９は、インプットバッファ２６１へのＤＭＡ転送容量を制限する手順を示したフローチャートである。
ここで、インプットバッファ２６１の空き容量をａｌｌｓｉｚｅ、ＤＭＡコントローラ２３の最大ＤＭＡ転送容量をｍａｘｓｉｚｅ、インプットバッファ２６１へＤＭＡ転送可能なデータの最大容量をｒｅｔｓｉｚｅ、ＤＭＡ転送容量の「所定の容量」としての既定のデータ容量をαとする。
【００５１】
まず、インプットバッファ２６１の空き容量（ａｌｌｓｉｚｅ）が既定のデータ容量（α）より大きいか否かを判定する（ステップＳ１）。インプットバッファ２６１の空き容量（ａｌｌｓｉｚｅ）が既定のデータ容量（α）より大きい場合には（ステップＳ１でＹｅｓ）、インプットバッファ２６１の空き容量（ａｌｌｓｉｚｅ）をＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）に設定する（ステップＳ２）。一方、インプットバッファ２６１の空き容量（ａｌｌｓｉｚｅ）が既定のデータ容量（α）より小さい場合には（ステップＳ１でＮｏ）、ＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）を０とする（ステップＳ３）。ＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）を０とすることによって、インプットバッファ２６１の空き容量（ａｌｌｓｉｚｅ）が既定のデータ容量（α）より小さい間は、ＤＭＡ転送が行われないことになる。既定のデータ容量（α）は、ＤＭＡ転送を効率よく実行するための最小データ容量として既定され、ステップＳ４〜Ｓ６の手順によって、ＤＭＡ転送時にインプットバッファ２６１に十分な空き容量があるか否かを確認することができるとともに、小さなデータ容量のＤＭＡ転送が数多く実行されることによってＤＭＡ転送回数が増加してＤＭＡ転送効率が低下することが防止される。
【００５２】
次に、ＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）がＤＭＡコントローラ２３の最大ＤＭＡ転送容量（ｍａｘｓｉｚｅ）より大きいか否かを判定する（ステップＳ４）。ＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）がＤＭＡコントローラ２３の最大ＤＭＡ転送容量（ｍａｘｓｉｚｅ）より大きい場合には（ステップＳ４でＹｅｓ）、ＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）をＤＭＡコントローラ２３の最大ＤＭＡ転送容量（ｍａｘｓｉｚｅ）とする。一方、ＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）がＤＭＡコントローラ２３の最大ＤＭＡ転送容量（ｍａｘｓｉｚｅ）より小さい場合には（ステップＳ４でＮｏ）、ＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）をそのままＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）とする（ステップＳ６）。ステップＳ４〜Ｓ６の手順によって、ＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）をＤＭＡコントローラ２３の最大ＤＭＡ転送容量（ｍａｘｓｉｚｅ）以下に設定することができる。
【００５３】
つづいて、記録制御データを格納する領域が既に他の記録制御データが格納されている領域に重ならないようにＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）を制限する（ステップＳ７）。前述したように、ＤＭＡコントローラ２３に対してＤＭＡ転送容量を設定する際には、仮想アドレス空間ＶＡのＤＭＡ転送することのできないアドレス空間、つまり、アドレスデコードした実アドレス空間ＲＡのアドレスに既に記録制御データが格納されている仮想アドレス空間ＶＡにＤＭＡ転送アドレスを設定してＤＭＡ転送を実行すると、既にインプットバッファ２６１に格納されている他の記録制御データが上書きされてしまうことになる。したがって、記録制御データを格納する領域が既に他の記録制御データが格納されている領域に重ならないようにＤＭＡ転送データの最大容量（ｒｅｔｓｉｚｅ）を制限してからＤＭＡ転送アドレスを設定することによって、インプットバッファ２６１に格納された記録制御データが記録制御部１００へＤＭＡ転送される前に、他の記録制御データで上書きされてしまうことを防止することができる。
【００５４】
このようにして、インプットバッファ２６１の容量を増やすことなく、ＤＭＡ転送の終了割込処理、及び再スタート処理が発生する回数を減少させることができ、それによって、ＤＭＡ転送回数を減少させることができるので、記録制御データのＤＭＡ転送効率が向上し、インクジェット式記録装置５０の記録実行速度を高速化させることができる。尚、当該実施例に示したように、仮想アドレス空間ＶＡの容量を実アドレス空間ＲＡと同じ容量とすることによって、仮想アドレス空間ＶＡのアドレス管理が容易になり好ましいが、仮想アドレス空間ＶＡの容量が実アドレス空間ＲＡの容量と同じ容量に限定されるものでないことは言うまでもないことである。
【００５５】
また、本願発明の第２実施例としては、上述した第１実施例において、インプットバッファ２６１を実アドレス空間ＲＡに仮想アドレス空間ＶＡを加えたアドレス空間のリングバッファとせずに、ＤＭＡ転送最終アドレスに仮想アドレス空間ＶＡのアドレスを指定した時点で、当該ＤＭＡ転送後に、当該ＤＭＡ転送のＤＭＡ転送最終アドレスをアドレスデコードして実アドレス空間ＲＡのアドレスに変換したアドレスの次のアドレスへＤＭＡ転送開始アドレスとなるポインタを移動させるようにしたものが挙げられる。以下、図１０〜図１２を参照しながら説明する。
【００５６】
図１０は、インプットバッファ２６１のメモリ領域を模式的に示したものであり、図５に示した状態から記録制御データＤ１につづいて、記録制御データＤ２を格納した状態を示したものである。
【００５７】
情報処理装置２００からインターフェース回路２７が受信した記録制御データＤ２をインプットバッファ２６１へＤＭＡ転送して格納する。その際、ＭＰＵ２４は、ＤＭＡ転送元をインターフェース回路２７、ＤＭＡ転送先をインプットバッファ２６１、ＤＭＡ転送先のＤＭＡ転送開始アドレスをアドレスＡ１、ＤＭＡ転送先のＤＭＡ転送終了アドレスをアドレスＡ５に設定し、ＤＭＡコントローラ２３によりインターフェース回路２７からインプットバッファ２６１へ記録制御データＤ２のＤＭＡ転送が実行される。ＤＭＡ転送開始アドレスであるアドレスＡ１が実アドレス空間ＲＡのアドレスであるのに対して、ＤＭＡ転送終了アドレスであるアドレスＡ５は、仮想アドレス空間ＶＡのアドレスである。つまり、記録制御データＤ２は、実アドレス空間ＲＡから仮想アドレス空間ＶＡにまたがったアドレス空間へＤＭＡ転送される（図１０（ａ）参照）。インプットバッファ２６１のメモリ領域には、アドレスＡ１〜アドレスＡ２（ＦＢＦＦＦＦＨ）まで記録制御データＤ２が順次格納された後、ＦＣ００００Ｈ以降の仮想アドレス空間ＶＡのアドレスがアドレスデコード回路２６２によって実アドレス空間ＲＡのアドレスにデコードされて、アドレスＡ３（ＦＡ００００Ｈ）〜アドレスＡ４のメモリ領域に記録制御データＤ２の残りのデータが図示の如く格納される（図１０（ｂ）参照）。
【００５８】
当該実施例においては、ＤＭＡ転送終了アドレスが仮想アドレス空間ＶＡを設定した時点で、当該ＤＭＡ転送後に、当該ＤＭＡ転送のＤＭＡ転送最終アドレスをアドレスデコードして実アドレス空間ＲＡのアドレスに変換したアドレスの次のアドレスへＤＭＡ転送開始アドレスとなるポインタが移動する。具体的には、記録制御部１００は、記録制御データＤ２をインプットバッファ２６１へＤＭＡ転送する際にＤＭＡ転送最終アドレスを仮想アドレス空間ＶＡのアドレスＡ５に設定した時点で、記録制御データＤ２をインプットバッファ２６１へＤＭＡ転送した後の次のＤＭＡ転送開始アドレスを実アドレス空間のアドレスＡ４の次のアドレスとする。つまり、記録制御部１００は、仮想アドレス空間ＶＡのアドレスＡ５をアドレスデコードして実アドレス空間ＲＡのアドレスにデコードしたアドレスＡ４の次のアドレスを次にインプットバッファ２６１へ記録制御データをＤＭＡ転送する際のＤＭＡ転送開始アドレスに設定する。実アドレス空間ＲＡのアドレスＡ４の次のアドレス〜アドレスＡ６までが空き領域Ｎ３となる。
【００５９】
図１１は、インプットバッファ２６１のメモリ領域を模式的に示したものであり、図１０に示した状態から記録制御データＤ１を記録制御部１００へＤＭＡ転送した後の状態を示したものである。
【００６０】
インプットバッファ２６１から記録制御部１００のＲＡＭ２２へ記録制御データＤ１をＤＭＡ転送する。ＤＭＡ転送後、インプットバッファ２６１は、実アドレス空間ＲＡのアドレスＡ４の次のアドレス〜アドレスＡ１の手前のアドレスまでが空き領域Ｎ４となる。
【００６１】
図１２は、インプットバッファ２６１のメモリ領域を模式的に示したものであり、図１１に示した状態から記録制御データＤ２につづいて、記録制御データＤ３を格納した状態を示したものである。
【００６２】
情報処理装置２００からインターフェース回路２７が受信した記録制御データＤ３をインプットバッファ２６１へＤＭＡ転送して格納する。その際、ＭＰＵ２４は、ＤＭＡ転送元をインターフェース回路２７、ＤＭＡ転送先をインプットバッファ２６１、ＤＭＡ転送先のＤＭＡ転送開始アドレスをアドレスＡ５の次のアドレス、ＤＭＡ転送先のＤＭＡ転送終了アドレスをアドレスＡ１０に設定し、ＤＭＡコントローラ２３によりインターフェース回路２７からインプットバッファ２６１へ記録制御データＤ３のＤＭＡ転送が実行される。ＤＭＡ転送開始アドレスであるアドレスＡ４の次のアドレス、及びＤＭＡ転送終了アドレスであるアドレスＡ９は、実アドレス空間ＲＡのアドレスであり（図１２（ａ）参照）、インプットバッファ２６１には、そのままアドレスＡ４の次のアドレス〜アドレスＡ９のメモリ領域に記録制御データＤ３が図示の如く格納される（図１２（ｂ）参照）。実アドレス空間ＲＡのアドレスＡ９の次のアドレス〜アドレスＡ１の手前のアドレスまでが空き領域Ｎ５となる。
【００６３】
このように、実アドレス空間の最終アドレスと先頭アドレスとの境界をまたぐメモリ空間を、連続したメモリ空間としてＤＭＡ転送することができるようになる。従来は２回に分けて実行せざるを得なかったインプットバッファ２６１の実アドレス空間ＲＡの最終アドレスと先頭アドレスとの境界をまたぐアドレス空間のＤＭＡ転送を１回で実行することができるようになる。そして、インプットバッファ２６１を実アドレス空間ＲＡに仮想アドレス空間ＶＡを加えたアドレス空間のリングバッファとせずに、ＤＭＡ転送最終アドレスに仮想アドレス空間ＶＡのアドレスを指定した時点で、当該ＤＭＡ転送後に、当該ＤＭＡ転送のＤＭＡ転送最終アドレスをアドレスデコードして実アドレス空間ＲＡのアドレスに変換したアドレスの次のアドレスへＤＭＡ転送開始アドレスとなるポインタを移動させるようにする。それによって、ＤＭＡ転送開始アドレスが仮想アドレス空間ＶＡのアドレスに設定されることがなくなるので、ＤＭＡ転送終了アドレスが仮想アドレス空間ＶＡの最終アドレスをまたぐ実アドレス空間ＲＡのアドレスに設定されることがなくなる。したがって、ＤＭＡ転送終了アドレスが仮想アドレス空間ＶＡの最終アドレスをまたぐ実アドレス空間ＲＡのアドレスに設定されることによって発生するＤＭＡ転送の終了割込処理及びＤＭＡ転送の再スタート処理を発生させないようにすることができるので、インプットバッファ２６１を介するＤＭＡ転送処理負荷を大幅に低減させることができる。
【００６４】
尚、本願発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本願発明の範囲内に含まれるものであることは言うまでもない。
【図面の簡単な説明】
【図１】本願発明に係るインクジェット式記録装置の平面図である。
【図２】本願発明に係るインクジェット式記録装置の側面図である。
【図３】本願発明に係るインクジェット式記録装置のブロック図である。
【図４】ＡＳＩＣの構成を示したブロック図である。
【図５】インプットバッファのメモリ領域を模式的に示したものである。
【図６】インプットバッファのメモリ領域を模式的に示したものである。
【図７】インプットバッファのメモリ領域を模式的に示したものである。
【図８】インプットバッファのメモリ領域を模式的に示したものである。
【図９】ＤＭＡ転送容量を制限する手順を示したフローチャートである。
【図１０】インプットバッファのメモリ領域を模式的に示したもの。
【図１１】インプットバッファのメモリ領域を模式的に示したもの。
【図１２】インプットバッファのメモリ領域を模式的に示したもの。
【符号の説明】
１０  データ転送装置、２１  ＲＯＭ、２２  ＲＡＭ、２３  ＤＭＡコントローラ、２４  ＭＰＵ、２５  Ｉ／Ｏ、２６  ＡＳＩＣ、２７  インターフェース回路、３３  ヘッド制御部、５０  インクジェット式記録装置、５１  キャリッジガイド軸、５２  プラテン、５３  搬送駆動ローラ、５４  搬送従動ローラ、５５  排紙駆動ローラ、５６  排紙従動ローラ、５７  給紙トレイ、５７ｂ  給紙ローラ、６１  キャリッジ、６２  記録ヘッド、６３  紙検出器、１００  記録制御部、２００  情報処理装置、２６１  インプットバッファ、２６２  アドレスデコード回路、ＲＡ  実アドレス空間、ＶＡ  仮想アドレス空間、ＳＢ  システムバス、Ｘ  主走査方向、Ｙ  副走査方向
【図１】
2005031994.tif 000003
【図２】
2005031994.tif 000004
【図３】
2005031994.tif 000005
【図４】
2005031994.tif 000006
【図５】
2005031994.tif 000007
【図６】
2005031994.tif 000008
【図７】
2005031994.tif 000009
【図８】
2005031994.tif 000010
【図９】
2005031994.tif 000011
【図１０】
2005031994.tif 000012
【図１１】
2005031994.tif 000013
【図１２】
2005031994.tif 000014