(57)【要約】【課題】  この発明は、各チャンネル間で直流出力偏差が発生しなくなるペデスタルクランプ回路を提供することを目的とする。【解決手段】  結合コンデンサを介して入力映像信号が入力されるＡ／Ｄ変換器を備えた映像信号入力処理回路に用いられるペデスタルクランプ回路において、入力映像信号のペデスタル期間においてＡ／Ｄ変換器の出力値が基準値と等しい場合にはハイインピーダンス状態となり、入力映像信号のペデスタル期間においてＡ／Ｄ変換器の出力値が基準値より小さいときにはハイレベルの信号を出力し、入力映像信号のペデスタル期間においてＡ／Ｄ変換器の出力値が基準値より大きいときにはローレベルの信号を出力する比較判定回路を備え、比較判定回路の出力がＡ／Ｄ変換器の入力側に戻される。【選択図】  図２
2005101966.tif 000002
【特許請求の範囲】
【請求項１】
結合コンデンサを介して入力映像信号が入力されるＡ／Ｄ変換器を備えた映像信号入力処理回路に用いられるペデスタルクランプ回路において、
入力映像信号のペデスタル期間においてＡ／Ｄ変換器の出力値が基準値と等しい場合にはハイインピーダンス状態となり、入力映像信号のペデスタル期間においてＡ／Ｄ変換器の出力値が基準値より小さいときにはハイレベルの信号を出力し、入力映像信号のペデスタル期間においてＡ／Ｄ変換器の出力値が基準値より大きいときにはローレベルの信号を出力する比較判定回路を備え、比較判定回路の出力がＡ／Ｄ変換器の入力側に戻されることを特徴とするペデスタルクランプ回路。
【請求項２】
結合コンデンサとＡ／Ｄ変換器との間にバッファ回路が設けられており、比較判定回路の出力がバッファ回路の入力側に戻されることを特徴とする請求項１に記載のペデスタルクランプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶プロジェクタ等の映像信号入力処理回路に用いられるペデスタルクランプ回路に関する。
【背景技術】
【０００２】
液晶プロジェクタの映像信号入力処理回路には、図１に示すように、映像信号のペデスタル・レベルを一定の直流電位に固定するためのペデスタルクランプ回路１０１がＡ／Ｄ変換器１０２の前段に設けられている。このような回路は、各チャンネル（Ｒ、Ｇ、Ｂ信号）毎に設けられている。従来のペデスタルクランプ回路１０１は、Ａ／Ｄ変換器１０２の出力を負帰還していない構成であった。
【０００３】
従来のペデスタルクランプ回路では、各チャンネル（Ｒ、Ｇ、Ｂ信号）間で直流出力偏差が発生するために、（ａ）白バランス調整のために直流出力調整回路が必要である、（ｂ）白バランスの電源、温度依存性、経年変化が大きい等の問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この発明は、各チャンネル間で直流出力偏差が発生しなくなるペデスタルクランプ回路を提供することを目的とする。
【０００５】
また、この発明は、各チャンネル間で直流出力偏差が発生しなくなるとともに、Ａ／Ｄ変換器の有効ダイナミックレンジを効率良く活用することが可能となるペデスタルクランプ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、結合コンデンサを介して入力映像信号が入力されるＡ／Ｄ変換器を備えた映像信号入力処理回路に用いられるペデスタルクランプ回路において、入力映像信号のペデスタル期間においてＡ／Ｄ変換器の出力値が基準値と等しい場合にはハイインピーダンス状態となり、入力映像信号のペデスタル期間においてＡ／Ｄ変換器の出力値が基準値より小さいときにはハイレベルの信号を出力し、入力映像信号のペデスタル期間においてＡ／Ｄ変換器の出力値が基準値より大きいときにはローレベルの信号を出力する比較判定回路を備え、比較判定回路の出力がＡ／Ｄ変換器の入力側に戻されることを特徴とする。
【０００７】
請求項２に記載の発明は、請求項１に記載の発明において、結合コンデンサとＡ／Ｄ変換器との間にバッファ回路が設けられており、比較判定回路の出力がバッファ回路の入力側に戻されることを特徴とする。
【発明の効果】
【０００８】
この発明によれば、各チャンネル間で直流出力偏差が発生しなくなるペデスタルクランプ回路が実現する。
【０００９】
また、この発明によれば、各チャンネル間で直流出力偏差が発生しなくなるとともに、Ａ／Ｄ変換器の有効ダイナミックレンジを効率良く活用することが可能となるペデスタルクランプ回路が実現する。
【発明を実施するための最良の形態】
【００１０】
以下、図２〜図５を参照して、この発明の実施例について説明する。
【実施例１】
【００１１】
図２は、第１実施例を示し、液晶プロジェクタの映像信号入力処理回路に用いられるペデスタルクランプ回路の構成を示している。図２は、１チャンネル分の回路を示している。
【００１２】
入力映像信号は、結合コンデンサ１を介してＡ／Ｄ変換器２に供給される。Ａ／Ｄ変換器２の出力ａは、コンパレータ１１の一方の入力端子（Ｓ）に供給される。コンパレータ１１の他方の入力端子（Ｒ）には、ペデスタルレベルに対応する基準デジタル値ｂが供給されている。
【００１３】
コンパレータ１１からは、第１の比較結果信号ｃと、第２の比較結果信号ｄとが出力される。第１の比較結果信号ｃは、Ａ／Ｄ変換器２の出力ａが基準デジタル値ｂより小さいときには、Ｈレベルとなり、Ａ／Ｄ変換器２の出力ａが基準デジタル値ｂより大きいときには、Ｌレベルとなる。第１の比較結果信号ｃは、スリーステートバッファ１３の入力端子に供給されている。
【００１４】
第２の比較結果信号ｄは、Ａ／Ｄ変換器２の出力ａが基準デジタル値ｂと等しいときにＨレベルとなり、それ以外の場合にはＬレベルとなる。第２の比較結果信号ｄは、ＯＲ回路１２の一方の入力端子に供給される。ＯＲ回路１２の他方の入力端子には、常時はＨレベルであり、入力映像信号のペデスタル期間の間のみＬレベルとなるクランプパルスが供給されている。ＯＲ回路１２の出力信号ｅは、スリーステートバッファ１３の制御入力端子に供給されている。
【００１５】
スリーステートバッファ１３の出力信号ｆは、電流制限抵抗１４を介して、Ａ／Ｄ変換器２の入力側に戻されている。
【００１６】
ＯＲ回路１２の出力信号ｅがＨレベルである場合には、スリーステートバッファ１３はハイインピーダンス状態（出力端子が内部と切り離された状態）となる。ＯＲ回路１２の出力信号ｅがＬレベルである場合には、スリーステートバッファ１３は、第１の比較結果信号ｃに応じたレベルの電圧を出力する状態となる。
【００１７】
ペデスタル期間以外の期間である場合または第２の比較結果信号ｄがＨレベル（ａ＝ｂ）の場合には、ＯＲ回路１２の出力信号ｅがＨレベルとなるため、スリーステートバッファ１３はハイインピーダンス状態となる。
【００１８】
ペデスタル期間であってかつ第２の比較結果信号ｄがＬレベル（ａ≠ｂ）の場合には、ＯＲ回路１２の出力信号ｅがＬレベルとなるため、スリーステートバッファ１３の出力信号ｆは、第１の比較結果信号ｃに応じたレベルとなる。つまり、Ａ／Ｄ変換器２の出力ａが基準デジタル値ｂより小さいときには、第１の比較結果信号ｃはＨレベルとなるため、スリーステートバッファ１３の出力信号ｆはＨレベルとなる。この結果、結合コンデンサ１が充電され、入力映像信号のペデスタルレベルが高くなる。逆に、Ａ／Ｄ変換器２の出力ａが基準デジタル値ｂより大きいときには、第１の比較結果信号ｃはＬレベルとなるため、スリーステートバッファ１３の出力信号ｆはＬレベルとなる。この結果、結合コンデンサ１が放電され、入力映像信号のペデスタルレベルが低くなる。このような動作により、Ａ／Ｄ変換器２のデジタル直流出力値は、基準デジタル値ｂに等しくなるように制御される。
【実施例２】
【００１９】
図２のＡ／Ｄ変換器２の入力範囲は、０〜１．０Ｖ程度である。図３に示すように、Ａ／Ｄ変換器２の入力部には保護ダイオード（ショットキーダイオード）２１、２２が付加されているため、同期信号が付加されているような映像信号では、ペデスタルレベルをＧＮＤレベルに設定すると、Ｌレベルの同期信号部分において保護ダイオード２２が導通してしまい、結合コンデンサ１が充電され、ペデスタルレベルが持ち上げられてしまう。
【００２０】
同期信号部分において保護ダイオード２２が導通しないようにするためには、ペデスタルレベルをＧＮＤレベルより高い０．２〜０．３Ｖ程度に設定する必要があった。この結果、Ａ／Ｄ変換器２の有効信号領域が０．２または０．３Ｖから１．０Ｖの範囲となり、Ａ／Ｄ変換器の有効ダイナミックレンジを充分活用できないという問題がある。
【００２１】
図４は、第２実施例を示し、液晶プロジェクタの映像信号入力処理回路に用いられるペデスタルクランプ回路の構成を示している。
【００２２】
第２実施例では、この問題を解消するために、図４に示すように、図２のＡ／Ｄ変換器２と結合コンデンサ１との間に、バッファ回路３０を設けている。
【００２３】
図５は、バッファ回路３０の詳細と、Ａ／Ｄ変換器２の入力部とを示している。
【００２４】
バッファ回路３０は、トランジスタ３１と抵抗３２とから構成されている。トランジスタ３１のコレクタは直流電源ＶＤＤに接続されている。トランジスタ３１のベースは、結合コンデンサ１に接続されている。トランジスタ３１のエミッタには、抵抗３２の一端が接続されている。抵抗３２の他端は、負電源（−Ｖ）に接続されている。トランジスタ３１のエミッタと抵抗３２との接続点は、Ａ／Ｄ変換器２内の抵抗２３に接続されている。      
【００２５】
Ａ／Ｄ変換器２の入力部には、信号入力ラインと直流電源ＶＤＤとの間に保護ダイオード（ショットキーダイオード）２１が接続されているとともに、信号入力ラインとＧＮＤとの間に保護ダイオード（ショットキーダイオード）２２が接続されている。
【００２６】
第２実施例では、Ａ／Ｄ変換器２と結合コンデンサ１との間にバッファ回路３０が設けられているので、たとえ保護ダイオード２２が導通したとしても保護ダイオード２２側から結合コンデンサ１側に電流が逆流することが阻止されるので、同期信号のＬレベルの期間において、結合コンデンサ１が充電されるいったことが回避される。このため、ペデスタルレベルをＧＮＤレベルに設定でき、Ａ／Ｄ変換器の有効ダイナミックレンジを効率良く活用することが可能となる。
【００２７】
図６は、バッファ回路の変形例を示している。
【００２８】
このバッファ回路１３０は、オペアンプ１３１と抵抗１３２とから構成されている。オペアンプ１３１の非反転入力端子は結合コンデンサ１に接続されている。オペアンプ１３１の出力はそのままオペアンプ１３１の反転入力端子に帰還されている。オペアンプ１３１の出力は抵抗１３２を介して保護ダイオード２１、２２の接続点に接続されている。
【図面の簡単な説明】
【００２９】
【図１】液晶プロジェクタの映像信号入力処理回路に設けられた従来のペデスタルクランプ回路を示すブロック図である。
【図２】第１実施例を示し、液晶プロジェクタの映像信号入力処理回路に用いられるペデスタルクランプ回路の構成を示すブロック図である。
【図３】Ａ／Ｄ変換器２の入力部に保護ダイオード（ショットキーダイオード）が設けられていることを示す回路図である。
【図４】第２実施例を示し、液晶プロジェクタの映像信号入力処理回路に用いられるペデスタルクランプ回路の構成を示すブロック図である。
【図５】バッファ回路３０の詳細と、Ａ／Ｄ変換器２の入力部とを示す回路図である。
【図６】バッファ回路の変形例を示す回路図である。
【符号の説明】
【００３０】
１  結合コンデンサ
２  Ａ／Ｄ変換器
１１  コンパレータ
１２  ＯＲ回路
１３  スリーステートバッファ
３０、１３０  バッファ回路
【図１】
2005101966.tif 000003
【図２】
2005101966.tif 000004
【図３】
2005101966.tif 000005
【図４】
2005101966.tif 000006
【図５】
2005101966.tif 000007
【図６】
2005101966.tif 000008