(57)【要約】【課題】レベルシフト用電界効果トランジスタのボディ−ドレイン間寄生ダイオードに逆回復電流が流れてレベルシフト抵抗に電圧降下が生じても、スイッチングデバイスに誤動作を発生させにくい、スイッチングデバイスの駆動装置及び電力変換装置を実現する。【解決手段】高電位側スイッチングデバイス駆動装置ＨＤ及びその駆動装置を搭載した電力変換装置１００において、ＨＮＭＯＳトランジスタ２および３のボディと接地電位ＣＯＭとの間にボディ抵抗を挿入する。そうすれば、接地電位ＣＯＭ及び正電位出力ＶＢ１間の電圧を、ボディ抵抗とレベルシフト抵抗４、５とでそれぞれ分割することができる。これにより、ＨＮＭＯＳトランジスタ２および３のボディ−ドレイン間寄生ダイオードに逆回復電流が流れてレベルシフト抵抗４、５に電圧降下が生じる場合であっても、インバータ６、７の入力端における電圧変動を抑制可能であって、誤動作を発生させにくい。【選択図】図１
2005143226.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングデバイスを駆動する駆動装置であって、
少なくとも一つの信号の電位をレベルシフトして、少なくとも一つのレベルシフト済み信号として出力するレベルシフト回路
を備え、
前記少なくとも一つのレベルシフト済み信号の電位の変化に応じて、前記スイッチングデバイスは導通状態または非導通状態となり、
前記レベルシフト回路は、
ドレイン、ボディ、前記信号が与えられるゲート、及び、第１の電位が与えられるソースを有するレベルシフト用電界効果トランジスタと、
前記レベルシフト用電界効果トランジスタの前記ドレインに接続された一端、及び、第２の電位が与えられた他端を有するレベルシフト抵抗と、
前記レベルシフト抵抗の前記一端に接続された入力端、及び、出力端を有し、前記レベルシフト済み信号を前記出力端から出力するインバータと、
前記第１の電位が与えられた一端、及び、前記レベルシフト用電界効果トランジスタの前記ボディに接続された他端を有するボディ抵抗と
を構成要素とする回路部
を少なくとも一つ含む
駆動装置。
【請求項２】
請求項１に記載の駆動装置であって、
ｐ形半導体層およびｎ形半導体層の積層構造を有する半導体基板
をさらに備え、
前記レベルシフト用電界効果トランジスタは、前記ｎ形半導体層内に形成され、
前記ｎ形半導体層内には、前記ｎ形半導体層の表面から前記ｎ形半導体層を貫通して前記ｐ形半導体層に到達するｐ形コンタクト領域が形成され、
前記ボディ抵抗は、前記ｐ形半導体層のうちの前記ｐ形コンタクト領域が到達する部分から前記レベルシフト用電界効果トランジスタに覆われる部分までの間の抵抗である
駆動装置。
【請求項３】
請求項２に記載の駆動装置であって、
前記ｎ形半導体層の表面には、前記レベルシフト用電界効果トランジスタの形成領域を取り囲むように導電性配線が形成され、
前記ｐ形コンタクト領域と前記導電性配線とは、コンタクトプラグにより電気的に接続され、
前記導電性配線には前記第１の電位が与えられる
駆動装置。
【請求項４】
請求項２に記載の駆動装置であって、
前記少なくとも一つの信号は、第１の信号および第２の信号を含み、
前記少なくとも一つのレベルシフト済み信号は、第１のレベルシフト済み信号および第２のレベルシフト済み信号を含み、
前記レベルシフト回路は、前記回路部を二つ含み、
前記回路部の一方は、前記第１の信号を受けて前記第１のレベルシフト済み信号を出力し、前記回路部の他方は、前記第２の信号を受けて前記第２のレベルシフト済み信号を出力し、
前記二つの前記回路部内のそれぞれの前記レベルシフト用電界効果トランジスタの形成領域、及び、前記ｐ形コンタクト領域の形成領域は、前記ｎ形半導体層表面内の所定の対称軸に線対称となるよう、前記ｎ形半導体層表面の平面視において配置された
駆動装置。
【請求項５】
請求項１に記載の駆動装置と、
前記駆動装置によって駆動されるスイッチングデバイスと
を備え、
前記スイッチングデバイスは、負荷に電力を与えるか否かをスイッチング制御する
電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インバータ等に含まれるスイッチングデバイスを駆動するための駆動装置及びその駆動装置を搭載した電力変換装置に関する。
【背景技術】
【０００２】
例えば単相交流電動機や三相交流電動機の電源として直流電圧源を採用する場合、直流電圧源で発生した直流電圧を交流電圧へと変換する電力変換装置が用いられる。この電力変換装置の一例が、スイッチングデバイスをトーテムポール接続（低電圧側・高電圧側にそれぞれスイッチングデバイスを用意し、それらを直列接続すること）して構成するインバータである。
【０００３】
インバータに含まれる各スイッチングデバイスを駆動するためには、適切なタイミングで各スイッチングデバイスのオン・オフをスイッチング制御する駆動装置が必要である。この駆動装置には、低電圧側スイッチングデバイスを駆動するための低電圧側駆動回路と、高電圧側スイッチングデバイスを駆動するための高電圧側駆動回路とが含まれる。そして、高電圧側駆動回路内には、オン・オフ制御信号をともに高電位の信号に変換するためにレベルシフト回路が設けられる。
【０００４】
下記特許文献１には、そのような駆動装置の一例が示されている。すなわち、特許文献１の図７において、上記駆動装置とインバータとを含む電力変換装置の回路構成が示されている。当該図７においては、スイッチングデバイスたる電力用半導体装置１７および１８をトーテムポール接続して構成するハーフブリッジ型パワーデバイス１９が示されている。そして、電力用半導体装置１７および１８の接続点Ｎ１と接地電位ＣＯＭとの間には単相交流電動機等の負荷２１が接続されている。
【０００５】
電力用半導体装置１７，１８にはそれぞれ駆動回路ＨＤ，ＬＤが接続される。高電圧側駆動回路ＨＤのうち、パルス発生回路１は、外部からの入力信号に応じて、パルス状のオン，オフ信号を発生させる。これらのオン，オフ信号は、レベルシフト用電界効果トランジスタたるＮ型高耐圧電界効果トランジスタ（High-voltage N-channel MOS：ＨＮＭＯＳトランジスタと呼称）２，３、並びに、インバータ６，７を介して、それぞれセットリセットフリップフロップ回路１０へのセット信号およびリセット信号となる。
【０００６】
高電圧側駆動回路ＨＤでは、ハーフブリッジ型パワーデバイス１９のスイッチング状態に応じて、接続点Ｎ１からダイオード８および９のアノードに至るラインＬ１に、速い電圧変化の伝搬信号であるｄｖ／ｄｔ過渡信号が発生する。ＨＮＭＯＳトランジスタ２および３のドレイン−ソース間には寄生容量Ｃが存在するので、寄生容量Ｃとｄｖ／ｄｔ過渡信号との積で得られるｄｖ／ｄｔ電流がＨＮＭＯＳトランジスタ２および３に同時に流れる。
【０００７】
ＨＮＭＯＳトランジスタ２および３に流れるｄｖ／ｄｔ電流は、通常のスイッチング時に流れる電流と同レベルであるため、レベルシフト抵抗４および５に同時に電圧降下が生じる。その結果、セットリセットフリップフロップ回路１０のセット入力およびリセット入力として同時に“Ｈ（正論理における正値）”が与えられることになる。一般に非反転入力型のセットリセットフリップフロップ回路１０のセット入力およびリセット入力に同時に“Ｈ”が入力されるのは禁止されており、予測のつかない動作、つまり誤動作を発生させることになる。この誤動作を防止するために、特許文献１の図８に示すような保護回路２６ｂが、レベルシフト回路２５とセットリセットフリップフロップ回路１０との間に設けられる。
【０００８】
このようなレベルシフト回路２５を半導体基板上で実現した例が、下記特許文献２に示されている。下記特許文献２の図７は、下記特許文献１の図８のレベルシフト回路２５のオン信号側あるいはオフ信号側の一方の回路を示す図であり、下記特許文献２の図８は、その半導体装置内での具体的構成を示す断面図である。
【０００９】
なお、この出願の発明に関連する先行技術文献情報としては、上記に挙げた特許文献１および２以外にも特許文献３が存在する。
【００１０】
【特許文献１】特開２００１−１９６９０６号公報
【特許文献２】特開２００１−２５２３５号公報
【特許文献３】特開平１１−１４５３１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記特許文献２においては、端子ＶＳ１での電位が負になったときの、レベルシフト用電界効果トランジスタ１１のソース−ドレイン間での寄生ダイオードＤ１０、及び、半導体基板１９内の広範なｐｎ接合面での寄生ダイオードＤ２０に起因する、レベルシフト用電界効果トランジスタ１１後段のインバータ（トランジスタ１４，１５で構成される）での誤動作を問題としていた。
【００１２】
しかし、上記両寄生ダイオードＤ１０，Ｄ２０に起因する問題はこれにとどまらない。上記特許文献１の図８の回路図、および、上記特許文献２の図８の断面図を用いて、その新たな問題につき説明する。
【００１３】
端子ＶＳ１での電位が負になったとき（特許文献２の図９の期間Ｂ）、ｐ層２１，ｎ-層２２間のｐｎ接合面での寄生ダイオードＤ２０は、端子ＶＳ１に電流Ｉ２０を流すだけでなく、ｎ+領域２５を介してドレイン電極３０にも寄生電流を流す。すなわち、寄生ダイオードＤ２０は、レベルシフト用電界効果トランジスタ１１のボディたるｐ層２１及びｎ-層２２とドレインとの間の寄生ダイオードとしても作用するのである。
【００１４】
このボディ−ドレイン間寄生ダイオードＤ２０に流れる寄生電流と、ソース−ドレイン間での寄生ダイオードＤ１０に流れる電流Ｉ１０とが相俟って、抵抗素子１２を介して端子ＶＢ１に至る場合がある。この場合、レベルシフト抵抗１２における電圧降下が生じ、上記特許文献１の図８の回路図のうち、インバータ回路６，７の入力端ＶＲ１，ＶＲ２における電位がそれまでの状態に比べて相対的に上昇する。
【００１５】
なお、ボディ−ドレイン間に流れる寄生電流の値の方が、寄生ダイオードＤ１０に流れる電流Ｉ１０の値よりも大きい。ｐ層２１及びｎ-層２２間のｐｎ接合面の方がｐ+領域２４及びｎ-層２２間のｐｎ接合面よりも広範であり、前者に流れる電流量の方が大きいからである。
【００１６】
しかしこの場合は、入力端ＶＲ１，ＶＲ２における電位は上昇するのみであって下降することはないので、インバータ回路６，７の出力端に“Ｈ”は現れない。よって、セットリセットフリップフロップ回路１０の誤動作の問題はない。
【００１７】
一方、端子ＶＳ１での電位が負から０へと戻ったとき（特許文献２の図９のうちＢより後の期間）は、寄生ダイオードＤ１０，Ｄ２０に先ほどまでとは逆方向に一時的なバイアスがかかることとなり、逆回復電流が寄生ダイオードＤ１０，Ｄ２０に流れる。この場合、レベルシフト抵抗１２において先ほどまでとは逆方向の電圧降下が一時的に生じ、インバータ回路６，７の入力端ＶＲ１，ＶＲ２にて電位が相対的に下降する。
【００１８】
この場合も、ボディ−ドレイン間に流れる寄生電流の値の方が、寄生ダイオードＤ１０に流れる電流の値よりも大きい。よって、前者の寄生電流の方が、レベルシフト抵抗１２における逆方向電圧降下への寄与は大きい。
【００１９】
ここで、入力端ＶＲ１，ＶＲ２での電位がインバータ回路６，７の“Ｌ”のしきい値以下に下降すれば、インバータ回路６，７の出力端に“Ｈ”が現れてしまう。インバータ回路６，７のいずれもの出力端に“Ｈ”が同相パルスとして現れた場合は、後段の保護回路２６ｂにて同相パルスを除去可能であり、セットリセットフリップフロップ回路１０の誤動作は防止できる。
【００２０】
しかし、入力端ＶＲ１，ＶＲ２のうち、一方側での電位低下が顕著で、他方側での電位低下がさほどでない場合には、インバータ回路６，７の一方の出力端にパルスが現れ、他方の出力端にはパルスが現れない、という事態が生じる。すると、セットリセットフリップフロップ回路１０への誤ったセット信号又はリセット信号が入力される場合がある。
【００２１】
すなわち、上記特許文献１の図７の回路図のうち高圧側の電力用半導体装置１７がオフしているべき期間に、誤ったセット信号がセットリセットフリップフロップ回路１０に入力される場合がある。この場合、電力用半導体装置１７のオフ状態が保たれるべきであるのにオン状態に移行して、電力用半導体装置１７及び１８の双方がオン状態となり、誤動作が生じることがある。
【００２２】
この発明は上記の事情に鑑みてなされたもので、レベルシフト用電界効果トランジスタのボディ−ドレイン間寄生ダイオードに逆回復電流が流れてレベルシフト抵抗に電圧降下が生じても、スイッチングデバイスに誤動作を発生させにくい駆動装置及び電力変換装置を提供することにある。
【課題を解決するための手段】
【００２３】
請求項１に記載の発明は、スイッチングデバイスを駆動する駆動装置であって、少なくとも一つの信号の電位をレベルシフトして、少なくとも一つのレベルシフト済み信号として出力するレベルシフト回路を備え、前記少なくとも一つのレベルシフト済み信号の電位の変化に応じて、前記スイッチングデバイスは導通状態または非導通状態となり、前記レベルシフト回路は、ドレイン、ボディ、前記信号が与えられるゲート、及び、第１の電位が与えられるソースを有するレベルシフト用電界効果トランジスタと、前記レベルシフト用電界効果トランジスタの前記ドレインに接続された一端、及び、第２の電位が与えられた他端を有するレベルシフト抵抗と、前記レベルシフト抵抗の前記一端に接続された入力端、及び、出力端を有し、前記レベルシフト済み信号を前記出力端から出力するインバータと、前記第１の電位が与えられた一端、及び、前記レベルシフト用電界効果トランジスタの前記ボディに接続された他端を有するボディ抵抗とを構成要素とする回路部を少なくとも一つ含む駆動装置である。
【００２４】
請求項５に記載の発明は、請求項１に記載の駆動装置と、前記駆動装置によって駆動されるスイッチングデバイスとを備え、前記スイッチングデバイスは、負荷に電力を与えるか否かをスイッチング制御する電力変換装置である。
【発明の効果】
【００２５】
請求項１に記載の発明によれば、ボディ抵抗が挿入されている。よって、第１及び第２の電位間の電圧をボディ抵抗とレベルシフト抵抗とで分割することができる。これにより、レベルシフト用電界効果トランジスタのボディ−ドレイン間寄生ダイオードに逆回復電流が流れてレベルシフト抵抗に電圧降下が生じる場合であっても、インバータの入力端における電圧変動を抑制することができる。よって、スイッチングデバイスに誤動作を発生させにくい駆動装置が得られる。
【００２６】
請求項５に記載の発明によれば、請求項１に記載の駆動装置と、それにより駆動されるスイッチングデバイスとを有する。よって、スイッチングデバイスに誤動作を発生させにくい電力変換装置が得られる。
【発明を実施するための最良の形態】
【００２７】
この発明の実施の形態は、レベルシフト用電界効果トランジスタのボディにボディ抵抗を挿入することにより、スイッチングデバイスに誤動作を発生させにくい駆動装置及びその駆動装置を搭載した電力変換装置である。
【００２８】
図１は、本発明の実施の形態に係る電力変換装置１００を示す回路図である。また、図２は、電力変換装置１００内のレベルシフト回路ＬＶ１及び保護回路ＤＶ１周辺を詳細に示す回路図である。
【００２９】
図１に示すように、この電力変換装置１００においては、接地電位ＣＯＭに対して電源電位Ｖｄｄを供給する電源１５が設けられ、電源電位Ｖｄｄと接地電位ＣＯＭとの間にハーフブリッジ型パワーデバイス１４が設けられている。ハーフブリッジ型パワーデバイス１４は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等のスイッチングデバイス１７および１８を含み、スイッチングデバイス１７および１８はトーテムポール接続されている。
【００３０】
また、スイッチングデバイス１７および１８には、フリーホイールダイオードＤ１およびＤ２が逆並列接続されている。そして、スイッチングデバイス１７および１８の接続点Ｎ１と接地電位ＣＯＭとの間には負荷（モータなどの誘導性負荷）２１が接続されている。
【００３１】
スイッチングデバイス１７は、接続点Ｎ１の電位を基準電位とし、当該基準電位ＶＳ１と電源１５が供給する電源電位Ｖｄｄとの間でスイッチング動作するデバイスであり、高電位側スイッチングデバイスと呼称される。一方、スイッチングデバイス１８は、低電位側スイッチングデバイスと呼称される。
【００３２】
これらスイッチングデバイス１７、１８は、例えば電源電位Ｖｄｄ−接地電位ＣＯＭ間の電圧の印加を行うことにより、負荷２１に電力を与えるか否かをスイッチング制御する機能を有する。
【００３３】
また、図１に示す電力変換装置１００は、スイッチングデバイス１７を駆動する高電位側スイッチングデバイス駆動装置ＨＤと、スイッチングデバイス１８を駆動する低電位側スイッチングデバイス駆動装置ＬＤとを備えている。なお、低電位側スイッチングデバイス駆動装置ＬＤについては、本願発明と関係が薄いので説明を省略する。
【００３４】
以下に、高電位側スイッチングデバイス駆動装置ＨＤの構成について説明する。高電位側スイッチングデバイス駆動装置ＨＤ内にはパルス発生回路１が設けられており、パルス発生回路１は、外部に設けられたマイクロコンピュータ（図示せず）などから与えられる入力信号に応じて、パルス状のオン信号およびオフ信号を発生させる。
【００３５】
パルス発生回路１の２つの出力はレベルシフト用電界効果トランジスタであるＮ型高耐圧電界効果トランジスタ（High-voltage N-channel Metal Oxide Semiconductor Transistor：ＨＮＭＯＳトランジスタと呼称）２および３のゲートに接続されている。ＨＮＭＯＳトランジスタ２および３のドレインはそれぞれ、レベルシフト抵抗４および５の一端に接続されるとともに、インバータ６および７の入力端にも接続されている。また、ＨＮＭＯＳトランジスタ２および３のソースにはともに接地電位ＣＯＭが与えられている。
【００３６】
ＨＮＭＯＳトランジスタ２および３、レベルシフト抵抗４および５、並びにインバータ６および７は、いずれもレベルシフト回路ＬＶ１に含まれる。レベルシフト回路ＬＶ１は、パルス発生回路１のオン信号、オフ信号の電位をレベルシフトする。具体的には、ＨＮＭＯＳトランジスタ２、レベルシフト抵抗４及びインバータ６は、相俟ってオフ信号ＩＮ１の電位をレベルシフトし、第１のレベルシフト済み信号Ｃとして出力する。また、ＨＮＭＯＳトランジスタ３、レベルシフト抵抗５及びインバータ７は、相俟ってオン信号ＩＮ２の電位をレベルシフトし、第２のレベルシフト済み信号Ｂとして出力する。
【００３７】
そして、インバータ６および７の出力はそれぞれ、Highアクティブ型のセットリセットフリップフロップ回路１０のセット端Ｓおよびリセット端Ｒに接続されている。当該セットリセットフリップフロップ回路１０の出力端ＱはＮＭＯＳトランジスタ１２のゲートに接続されるとともに、インバータ１１の入力端にも接続される。また、インバータ１１の出力端はＮＭＯＳトランジスタ１３のゲートに接続されている。
【００３８】
ＮＭＯＳトランジスタ１３のソースは接続点Ｎ１に接続されている。ＮＭＯＳトランジスタ１２のソースは、ＮＭＯＳトランジスタ１３のドレインに接続されるとともに、スイッチングデバイス１７のゲート電極にも接続されている。そして、ＮＭＯＳトランジスタ１２のドレインと接続点Ｎ１との間には高電位側直流電源１６が設けられている。
【００３９】
なお、レベルシフト抵抗４および５の他端は、ＮＭＯＳトランジスタ１２のドレインに接続されている。すなわち、レベルシフト抵抗４および５の他端には、高電位側電源１６の正電位出力ＶＢ１が与えられている。また、ＮＭＯＳトランジスタ１３のソースにはダイオード８のアノードが接続されるとともにダイオード９のアノードが接続されている。すなわち、ＮＭＯＳトランジスタ１３のソース並びにダイオード８及び９のアノードには、高電位側電源１６の負電位出力ＶＳ１が与えられている。ダイオード８および９のカソードはそれぞれＨＮＭＯＳトランジスタ２および３のドレインに接続されている。
【００４０】
このような高電位側スイッチングデバイス駆動装置ＨＤでは、ハーフブリッジ型パワーデバイス１４のスイッチング状態によって、接続点Ｎ１からダイオード８および９のアノードに至るライン（ラインＬ１と呼称）に、速い電圧変化の伝搬信号であるｄｖ／ｄｔ過渡信号が発生する。そしてＨＮＭＯＳトランジスタ２および３のドレイン−ソース間には寄生容量Ｃが存在するので、寄生容量Ｃとｄｖ／ｄｔ過渡信号との積で得られる電流（ｄｖ／ｄｔ電流と呼称）がＨＮＭＯＳトランジスタ２および３に同時に流れる。
【００４１】
ＨＮＭＯＳトランジスタ２および３に流れるｄｖ／ｄｔ電流は、通常のスイッチング時に流れる電流と同レベルであるため、レベルシフト抵抗４および５に同時に電圧降下が生じる。その結果、セットリセットフリップフロップ回路１０のセット入力およびリセット入力として同時に“Ｈ（Highアクティブにおける正の論理値High）”が与えられることになる。一般にHighアクティブ型のセットリセットフリップフロップ回路１０のセット入力およびリセット入力に同時に“Ｈ”が入力されるのは禁止されており、予測のつかない動作、つまり誤動作を発生させることになる。
【００４２】
このような誤動作を防止するために、図２に示すような組み合わせ論理回路を用いて、レベルシフト回路ＬＶ１とセットリセットフリップフロップ回路１０との間に保護回路ＤＶ１を挿入する。保護回路ＤＶ１の構成は以下のようなものである。すなわち、オン信号をレベルシフトした信号であり、インバータ７の出力でもある第１のレベルシフト済み信号Ｂが両入力端子に入力されるＮＡＮＤ回路Ｇ１０１と、オフ信号をレベルシフトした信号であり、インバータ６の出力でもある第２のレベルシフト済み信号Ｃが両入力端子に入力されるＮＡＮＤ回路Ｇ１２１と、第１および第２のレベルシフト済み信号Ｂ，Ｃが入力されるＮＡＮＤ回路Ｇ１１１とが、その初段に設けられている。また、ＮＡＮＤ回路Ｇ１０１には直列接続されたインバータＧ１０２，Ｇ１０４が、ＮＡＮＤ回路Ｇ１２１には直列接続されたインバータＧ１２２，Ｇ１２４が、ＮＡＮＤ回路Ｇ１１１にはインバータＧ１１２が、それぞれ接続されている。そして、インバータＧ１０４，Ｇ１１２の出力Ｄ，ＦはＮＯＲ回路Ｇ１３に入力され、インバータＧ１２４，Ｇ１１２の出力Ｅ，ＦはＮＯＲ回路Ｇ１４に入力される。これらＮＯＲ回路Ｇ１３，Ｇ１４の出力Ｇ，Ｈが、それぞれセットリセットフリップフロップ回路１０へのセット信号およびリセット信号となる。
【００４３】
セットリセットフリップフロップ回路１０の出力端Ｑから“Ｈ”が出力されれば、ＮＭＯＳトランジスタ１２はオンし、ＮＭＯＳトランジスタ１３はオフする。よって、スイッチングデバイス１７のゲートには、ＮＭＯＳトランジスタ１２を介して高電位側電源１６の正電位出力ＶＢ１が与えられる。これにより、スイッチングデバイス１７は導通状態となる。
【００４４】
また、セットリセットフリップフロップ回路１０の出力端Ｑから“Ｌ（Highアクティブにおける負の論理値Low）”が出力されれば、ＮＭＯＳトランジスタ１２はオフし、ＮＭＯＳトランジスタ１３はオンする。よって、スイッチングデバイス１７のゲートには、ＮＭＯＳトランジスタ１３を介して高電位側電源１６の負電位出力ＶＳ１が与えられる。これにより、スイッチングデバイス１７は非導通状態となる。
【００４５】
すなわち、スイッチングデバイス１７は、第１および第２のレベルシフト済み信号Ｂ，Ｃの電位の変化に応じて導通状態または非導通状態となる。
【００４６】
さて、ｄｖ／ｄｔ過渡信号がラインＬ１に流れると、第１および第２のレベルシフト済み信号がこの保護回路ＤＶ１に同時に入力される。このとき、ＮＡＮＤ回路Ｇ１０１、インバータＧ１０２，Ｇ１０４を通過した信号およびＮＡＮＤ回路Ｇ１２１、インバータＧ１２２，Ｇ１２４を通過した信号とＮＡＮＤ回路Ｇ１１１、インバータＧ１１２を通過した信号とではその論理値が逆になっているので、ＮＯＲ回路Ｇ１３がセットリセットフリップフロップ回路１０へのセット信号の出力を防ぐ。ＮＯＲ回路Ｇ１４も同様にしてセットリセットフリップフロップ回路１０へのリセット信号の出力を防ぐ。よって、セットリセットフリップフロップ回路１０の誤動作を防止することができる。
【００４７】
さて、本発明に係る電力用半導体装置においては、図２に示すようにＨＮＭＯＳトランジスタ２および３のボディと接地電位ＣＯＭとの間に、ボディ抵抗Ｒ１，Ｒ２がそれぞれ設けられている。すなわち、レベルシフト回路ＬＶ１は、ＨＮＭＯＳトランジスタ２、レベルシフト抵抗４、インバータ６及びボディ抵抗Ｒ１を構成要素とする回路部と、ＨＮＭＯＳトランジスタ２、レベルシフト抵抗４およびインバータ６及びボディ抵抗Ｒ２を構成要素とする他の回路部とを含んでいる。
【００４８】
図３は、本発明の実施の形態に係る電力変換装置１００を形成した、シリコン基板等の半導体基板１９の一部を示す上面図である。また、図４は図３に示す切断線IV−IVにおける断面図である。
【００４９】
図３においては、高電位側スイッチングデバイス駆動装置ＨＤのうち、ＨＮＭＯＳトランジスタ２および３の形成領域、並びに、高電圧回路部形成領域ＨＶａが示されている。高電圧回路部形成領域ＨＶａには、レベルシフト抵抗４および５、並びに、インバータ６及び７などが形成されている。
【００５０】
また、図３に示すとおり、半導体基板１９の表面には、ＨＮＭＯＳトランジスタ２および３の形成領域、並びに、高電圧回路部形成領域ＨＶａの周囲を取り囲むように、アルミニウム配線等の導電性配線ＬＮａ〜ＬＮｄが形成されている。なお、導電性配線ＬＮａには、接地電位ＣＯＭを印加するためのパッドＰＤが接続されている。また、導電性配線ＬＮａ〜ＬＮｄの各所には、半導体基板１９内の半導体層に電気的接続を行なうためのコンタクトプラグ８０ａ〜８０ｈが接続されている。
【００５１】
図４においては、ＨＮＭＯＳトランジスタ２、および、インバータ６の断面構造が示されている。
【００５２】
半導体基板１９は、下主面に露出するｐ形半導体層２１、および、その上に形成された、上主面に露出するｎ-形半導体層２２の積層構造を有する。そして、ＨＮＭＯＳトランジスタ２およびインバータ６などの回路要素は、ｎ-形半導体層２２内に形成されている。
【００５３】
ＨＮＭＯＳトランジスタ２が形成される領域では、その中央部において、ｎ+領域２５がｎ-形半導体層２２の上主面に選択的に形成され、その周辺部において、ｐウェル領域２４がｎ-形半導体層２２の上主面に選択的に形成されている。ｐウェル領域２４の露出面には、ｎ+領域５０とｐ+領域５１とが選択的に形成されている。ｐウェル領域２４、ｎ+領域５０、および、ｐ+領域５１は、ｎ+領域２５を中心とした環状に形成されている。
【００５４】
ｎ-形半導体層２２とｎ+領域５０とに挟まれたｐウェル領域２４の露出面は、チャネル領域４９として機能する。このチャネル領域４９には、絶縁膜２０を介して、ゲート電極２９が対向している。ｎ+領域２５には、ドレイン電極３０が接続され、ｎ+領域５０とｐ+領域５１の双方には、ソース電極２８が接続されている。
【００５５】
インバータ６が形成される領域では、ｎ-形半導体層２２の上主面にｐウェル領域２３，ｐ+領域２７、ｐ+領域４４、および、ｎ+領域４３が選択的に形成されている。また、ｐウェル領域２３の露出面には、ｐ+領域４８、ｎ+領域４７、および、ｎ+領域４５が、選択的に形成されている。
【００５６】
ｎ+領域４７とｎ+領域４５に挟まれたｐウェル領域２３の露出面は、インバータ６を構成するＣＭＯＳの一部たるＮチャネルＭＯＳトランジスタのチャネル領域として機能する。このチャネル領域には、絶縁膜２０を介して、ゲート電極４１が対向している。一方、ｐ+領域２７とｐ+領域４４に挟まれたｎ-形半導体層２２の露出面は、インバータ６を構成するＣＭＯＳの他の一部たるＰチャネルＭＯＳトランジスタのチャネル領域として機能する。このチャネル領域には、絶縁膜２０を介して、ゲート電極４０が対向している。
【００５７】
ｎ+領域４５には、ＮチャネルＭＯＳトランジスタのドレイン電極６１が接続され、ｐ+領域４８とｎ+領域４７の双方には、ＮチャネルＭＯＳトランジスタのソース電極を通じて、負電位出力ＶＳ１の与えられる端子が接続されている。ｐ+領域２７には、ＰチャネルＭＯＳトランジスタのドレイン電極６０が接続され、ｐ+領域４４とｎ+領域４３の双方には、ＰチャネルＭＯＳトランジスタのソース電極を通じて、正電位出力ＶＢ１の与えられる端子が接続されている。ドレイン電極６１と６０とは、互いに接続されている。
【００５８】
ドレイン電極３０、ゲート電極４１、および、ゲート電極４０は、互いに接続されるとともに、レベルシフト抵抗４を通じて、正電位出力ＶＢ１の与えられる端子へも接続されている。また、ソース電極２８には、接地電位ＣＯＭが与えられる。なお、レベルシフト抵抗４は、例えば高電圧回路部形成領域ＨＶａ上に形成されたアルミニウム配線（図示せず）等により構成される。
【００５９】
また、ｎ-形半導体層２２内には、ｎ-形半導体層２２の表面からｎ-形半導体層２２を貫通してｐ形半導体層２１に到達するｐ+形コンタクト領域２６が形成されている。ｐ+形コンタクト領域２６内においては、ｎ-形半導体層２２の上主面にｐ+領域５２が選択的に形成されている。ｐ+領域５２にはコンタクトプラグ８０ａが接続され、コンタクトプラグ８０ａ、導電性配線ＬＮａおよびパッドＰＤを介してｐ+領域５２には接地電位ＣＯＭが与えられる。ｐ+領域５２はｐ形半導体層２１に到達するｐ+形コンタクト領域２６に接続することから、ｐ形半導体層２１には接地電位ＣＯＭが与えられることとなる。このことは、他のコンタクトプラグ８０ｂ〜８０ｈにおいても同様であり、各コンタクトプラグ８０ｂ〜８０ｈ下にもそれぞれ、ｐ+形コンタクト領域２６と同様のｐ+形コンタクト領域が設けられている。
【００６０】
そして、ｐ形半導体層２１のうちのｐ+形コンタクト領域２６が到達する部分からＨＮＭＯＳトランジスタ２に覆われる部分までの間の抵抗Ｒ１が、図２に示したＨＮＭＯＳトランジスタ２のボディ抵抗Ｒ１として機能する。
【００６１】
なお、図４においては、ＨＮＭＯＳトランジスタ２、レベルシフト抵抗４、インバータ６、および、ボディ抵抗Ｒ１の構造を示したが、ＨＮＭＯＳトランジスタ３、レベルシフト抵抗５、インバータ７、および、ボディ抵抗Ｒ２についても同様の構造が採用されている。
【００６２】
本発明の実施の形態に係る高電位側スイッチングデバイス駆動装置ＨＤ及びその駆動装置を搭載した電力変換装置１００によれば、ＨＮＭＯＳトランジスタ２および３と接地電位ＣＯＭとの間にボディ抵抗Ｒ１、Ｒ２が挿入されている。
【００６３】
よって、接地電位ＣＯＭ及び正電位出力ＶＢ１間の電圧を、ボディ抵抗Ｒ１、Ｒ２とレベルシフト抵抗４、５とでそれぞれ分割することができる。これにより、ＨＮＭＯＳトランジスタ２および３のボディ−ドレイン間寄生ダイオードに逆回復電流が流れてレベルシフト抵抗４、５に電圧降下が生じる場合であっても、インバータ６、７の入力端における電圧変動を抑制することができる。
【００６４】
このことを図４を用いて説明する。負電位出力ＶＳ１が負になったとき、ｐ形半導体層２１，ｎ-形半導体層２２間のｐｎ接合面でのボディ−ドレイン間寄生ダイオードＤ２０は、ｎ+領域２５を介してドレイン電極３０にも寄生電流Ｉ１０ｂを流す。
【００６５】
このボディ−ドレイン間寄生ダイオードＤ２０に流れる寄生電流Ｉ１０ｂと、ソース−ドレイン間での寄生ダイオードＤ１０に流れる電流Ｉ１０ａとが相俟って電流Ｉ１０となり、レベルシフト抵抗４を介して正電位出力ＶＢ１が与えられる端子に電流Ｉ１０ｄとして至る。この場合、レベルシフト抵抗４における電圧降下が生じ、図２の回路図のうち、インバータ回路６，７の入力端ＶＲ１，ＶＲ２における電位がそれまでの状態に比べて相対的に上昇する。
【００６６】
なお、ボディ−ドレイン間寄生ダイオードＤ２０に流れる寄生電流Ｉ１０ｂの値の方が、寄生ダイオードＤ１０に流れる電流Ｉ１０ａの値よりも大きい。ｐ形半導体層２１及びｎ-形半導体層２２間のｐｎ接合面の方がｐ+領域２４及びｎ-形半導体層２２間のｐｎ接合面よりも広範であり、前者に流れる電流量の方が大きいからである。
【００６７】
この場合、入力端ＶＲ１，ＶＲ２における電位は上昇するのみであって下降することはないので、インバータ回路６，７の出力端に“Ｈ”は現れない。よって、セットリセットフリップフロップ回路１０の誤動作の問題はない。
【００６８】
一方、負電位出力ＶＳ１が負から０へと戻ったときは、寄生ダイオードＤ１０，Ｄ２０に先ほどまでとは逆方向に一時的なバイアスがかかることとなり、逆回復電流が寄生ダイオードＤ１０，Ｄ２０に流れる。この場合、レベルシフト抵抗４において先ほどまでとは逆方向の電圧降下が一時的に生じ、インバータ回路６，７の入力端ＶＲ１，ＶＲ２にて電位が相対的に下降する。
【００６９】
この場合も、ボディ−ドレイン間寄生ダイオードＤ２０に流れる寄生電流Ｉ１０ｂの値の方が、寄生ダイオードＤ１０に流れる電流Ｉ１０ａの値よりも大きい。よって、寄生電流Ｉ１０ｂの方が、レベルシフト抵抗４における逆方向電圧降下への寄与は大きい。
【００７０】
ここで、入力端ＶＲ１，ＶＲ２での電位がインバータ回路６，７の“Ｌ”のしきい値以下に下降すれば、インバータ回路６，７の出力端に“Ｈ”が現れてしまう。しかし、本発明の場合は、接地電位ＣＯＭ及び正電位出力ＶＢ１間の電圧を、ボディ抵抗Ｒ１、Ｒ２とレベルシフト抵抗４、５とでそれぞれ分割している。これにより、ＨＮＭＯＳトランジスタ２および３のボディ−ドレイン間寄生ダイオードに逆回復電流が流れてレベルシフト抵抗４、５に電圧降下が生じる場合であっても、ボディ抵抗Ｒ１、Ｒ２が存在するために、インバータ６、７の入力端における電圧の低下が生じにくい。すなわち、インバータ６、７の入力端における電圧変動を抑制することができるのである。
【００７１】
よって、ＨＮＭＯＳトランジスタ２および３のボディ−ドレイン間寄生ダイオードＤ２０に逆回復電流が流れてレベルシフト抵抗４、５に電圧降下が生じる場合であっても、インバータ回路６，７のいずれもの出力端に“Ｈ”が現れにくい。これにより、スイッチングデバイス１７に誤動作を発生させにくい、高電位側スイッチングデバイス駆動装置ＨＤおよび電力変換装置１００が得られる。
【００７２】
また、本発明によれば、ボディ抵抗Ｒ１，Ｒ２は、ｐ形半導体層２１のうちのｐ+形コンタクト領域２６が到達する部分からＨＮＭＯＳトランジスタ２および３に覆われる部分までの間の抵抗である。よって、ｐ形半導体層２１の一部分をボディ抵抗Ｒ１，Ｒ２に利用することができ、半導体基板１９の表面に別途、抵抗を設ける必要がない。
【００７３】
また、本発明によれば、ｎ-形半導体層２２の表面には、ＨＮＭＯＳトランジスタ２および３の形成領域を取り囲むように導電性配線ＬＮａ〜ＬＮｄが形成されている。そして、ｐ+形コンタクト領域２６等のｐ+形コンタクト領域と導電性配線ＬＮａ〜ＬＮｄとは、コンタクトプラグ８０ａ〜８０ｈにより電気的に接続され、導電性配線ＬＮａ〜ＬＮｄには接地電位ＣＯＭが与えられる。よって、ＨＮＭＯＳトランジスタ２および３から導電性配線ＬＮａ〜ＬＮｄまでの距離やコンタクトプラグ８０ａ〜８０ｈの数を適宜設定して、ボディ抵抗Ｒ１，Ｒ２の値を容易に調節することが可能である。
【００７４】
例えば、図３においては、ＨＮＭＯＳトランジスタ２からコンタクトプラグ８０ａ〜８０ｄへのパスＰ１〜Ｐ４が示されている。このうち例えばパスＰ１の距離は、図４におけるコンタクトプラグ８０ａとソース電極２８との間の距離Ｌにより規定される。抵抗Ｒ１の値は、距離Ｌの大小を調節することで調整可能であるため、他のパスＰ２〜Ｐ４の距離も同様に調節して抵抗Ｒ１の値を自由に設定することができる。ＨＮＭＯＳトランジスタ３からコンタクトプラグ８０ｅ〜８０ｈへのパスＰ５〜Ｐ８についても同様であって、抵抗Ｒ２の値を自由に設定することができる。
【００７５】
また、図５は図３と同様の上面図であるが、コンタクトプラグの数を減らした場合を示したものである。この場合、図３と比べてＨＮＭＯＳトランジスタ２，３から各コンタクトプラグへのパスが減少しているため、抵抗Ｒ１，Ｒ２の値を高めに設定することができる。
【００７６】
また、図３に示すように、ＨＮＭＯＳトランジスタ２の形成領域及びｐ+形コンタクト領域（すなわちコンタクトプラグ８０ａ〜８０ｄ下の領域）の形成領域と、ＨＮＭＯＳトランジスタ３の形成領域及びｐ+形コンタクト領域（すなわちコンタクトプラグ８０ｅ〜８０ｈ下の領域）の形成領域とは、ｎ-形半導体層２２表面内の対称軸ＡＸ１に線対称となるよう、ｎ-形半導体層２２表面の平面視において配置されている。
【００７７】
このようにすれば、ｐ形半導体層２１のうちコンタクトプラグ８０ａ〜８０ｈ下のｐ+形コンタクト領域が到達する部分から各ＨＮＭＯＳトランジスタ２，３に覆われる部分までの間の距離を、ＨＮＭＯＳトランジスタ２，３をそれぞれ含む上記二つの回路部の間で等しい値に揃えることができ、ボディ抵抗Ｒ１，Ｒ２の値を二つの回路部の間で等しい値にすることができる。
【００７８】
よって、上記二つの回路部を、それぞれオン信号用レベルシフト回路及びオフ信号用レベルシフト回路として用いる場合に、両回路間で、インバータ入力端ＶＲ１，ＶＲ２の一方側での電位低下が顕著で、他方側での電位低下がさほどでないという事態が生じにくい。よって、同相ではあっても強度の異なるパルスがインバータ６，７から出力されることはない。そのため、同相信号を除去可能な保護回路ＤＶ１をインバータ６，７の後段に設けておけば、スイッチングデバイス１７に誤動作を発生させることがない。
【図面の簡単な説明】
【００７９】
【図１】本発明の実施の形態に係る電力変換装置を示す回路図である。
【図２】本発明の実施の形態に係る電力変換装置内のレベルシフト回路及び保護回路周辺を詳細に示す回路図である。
【図３】高電位側スイッチングデバイス駆動装置を形成した半導体基板の一部を示す上面図である。
【図４】図３に示す切断線IV−IVにおける断面図である。
【図５】高電位側スイッチングデバイス駆動装置を形成した半導体基板の一部を示す他の上面図である。
【符号の説明】
【００８０】
２，３  ＨＮＭＯＳトランジスタ、４，５  レベルシフト抵抗、６，７  インバータ、１７，１８  スイッチングデバイス、１９  半導体基板、８０ａ〜８０ｈ  コンタクトプラグ、Ｒ１，Ｒ２  ボディ抵抗、ＬＮａ〜ＬＮｄ  導電性配線、ＨＤ  高電位側スイッチングデバイス駆動装置、１００  電力変換装置。
【図１】
2005143226.tif 000003
【図２】
2005143226.tif 000004
【図３】
2005143226.tif 000005
【図４】
2005143226.tif 000006
【図５】
2005143226.tif 000007