(57)【要約】【課題】  積分回路が低速なオペアンプで構成されている場合でも、高分解能のパルス幅を測定できるようにする。【解決手段】  オペアンプ１０を使った積分回路に流し込む電流を、対象パルスによりスイッチングしてパルス幅を電圧に変換するパルス幅測定回路において、入力される対象パルスＰの立上り及び立下りに同期して、オン状態及びオフ状態にそれぞれなる第１スイッチＳＷ1と、逆にオフ状態及びオン状態にそれぞれなる第２スイッチＳＷ2と、第１スイッチＳＷ1のオン時に充電を開始し、オフ時に充電を停止すると同時に、第２スイッチＳＷ2のオン時に前記オペアンプ１０に対して充電された電荷の放出を開始するコンデンサＣ1と、を備えた。【選択図】      図１
2005031042.tif 000002
【特許請求の範囲】
【請求項１】
オペアンプを使った積分回路に流し込む電流を、対象パルスによりスイッチングしてパルス幅を電圧に変換するパルス幅測定回路において、
入力される対象パルスの立上り及び立下りに同期して、オン状態及びオフ状態にそれぞれなる第１スイッチと、逆にオフ状態及びオン状態にそれぞれなる第２スイッチと、第１スイッチのオン時に充電を開始し、オフ時に充電を停止すると同時に、第２スイッチのオン時に前記オペアンプに対して充電された電荷の放出を開始するコンデンサと、を備えたことを特徴とするパルス幅測定回路。
【請求項２】
前記対象パルスを、複数の連続パルスとして入力するパルス数制御部を備えたことを特徴とする請求項１に記載のパルス幅測定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅測定回路に係り、特にレーザー光を使った距離測定装置、磁歪素子を使った変位測定装置、音波を使った欠陥検査技術及びプログラマブルディレイ等の遅延素子の検査技術等において、パルス幅を測定する際に適用して好適な、パルス幅測定回路に関する。
【背景技術】
【０００２】
レーザー光を照射し、それが戻ってくるまでの時間から対象物までの距離を測定する距離測定装置が知られている（例えば、特許文献１参照）。このような距離測定装置や、磁歪素子を使った変位測定装置（変位計）、それに音波を使った欠陥検査技術や、プログラマブルディレイ等の遅延素子の検査技術等においては、電気信号の遅延時間計測が必要であり、その時間分解能が高いほど装置の性能を上げることができる。この場合の遅延時間の計測は、基準となる信号と遅延を伴った信号とからパルスを生成し、そのパルス幅を測定することにより行なうことができる。
【０００３】
ところで、このようなパルス幅はデジタル回路により測定することができる。この場合、図５に示すように高い周波数のクロック信号を用い、対象パルスでそのクロック信号をゲートして（ＡＮＤ処理して）、カウンタによりクロックのパルス数をカウントすることにより実現できる。しかし、対象パルス幅の分解能がｎｓ〜ｍｓ以下である場合、そのパルス幅を求めるためには一段と高いクロック周波数が必要となる。
【０００４】
又、パルス幅をアナログ回路により測定することも行なわれており、その場合には、対象パルス幅を電圧に変換する回路として、図６に示すような対象パルス信号の立上り、立下りに同期してＯＮ（オン）、ＯＦＦ（オフ）するスイッチＳＷ1が設置され、該スイッチＳＷ1のＯＮ、ＯＦＦに従ってパルス幅に対応する直流電流が入力されるオペアンプと、該オペアンプから出力される電荷を蓄えるコンデンサとを有する積分回路を利用したものがある。このような測定回路によれば、図７にタイムチャートを示すように、スイッチＳＷ2をＯＮして積分回路をリセットした後、対象パルスが入力されると、電圧Ｅ0からパルス幅を測定することができる。
【０００５】
【特許文献１】特開平９−１８９７６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記図６に示したような従来のパルス幅測定回路には、高分解能のパルス幅を測定するためには、高速なオペアンプが必要となるという問題がある。
【０００７】
本発明は、前記従来の問題点を解決するべくなされたもので、低速なオペアンプであっても、高分解能のパルス幅の測定を実現することができるパルス幅測定回路を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明は、オペアンプを使った積分回路に流し込む電流を、対象パルスによりスイッチングしてパルス幅を電圧に変換するパルス幅測定回路において、入力される対象パルスの立上り及び立下りに同期して、オン状態及びオフ状態にそれぞれなる第１スイッチと、逆にオフ状態及びオン状態にそれぞれなる第２スイッチと、第１スイッチのオン時に充電を開始し、オフ時に充電を停止すると同時に、第２スイッチのオン時に前記オペアンプに対して充電された電荷の放出を開始するコンデンサと、を備えたことにより、前記課題を解決したものである。
【０００９】
即ち、本発明においては、対象のパルス幅に対応する電荷を一旦コンデンサに蓄えた後、該電荷を積分回路を構成するオペアンプに放出できるようにしたので、低速なオペアンプにも対応することができるようになる。
【００１０】
本発明は、又、前記対象パルスを、複数の連続パルスとして入力するパルス数制御部を備えるようにしてもよく、この場合には測定できるパルス幅の分解能を更に上げることができる。
【発明の効果】
【００１１】
本発明のパルス幅測定回路によれば、低速なオペアンプでも高分解能のパルス幅を測定することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００１３】
図１に、本発明に係る第１実施形態のパルス幅測定回路の概要を示す。この回路は、例えばレーザー光を使った距離測定装置に適用できる。
【００１４】
本実施形態のパルス幅測定回路は、前記図６に示したものと同様に、オペアンプを使ったコンデンサＣ2を有する積分回路に流し込む電流を、対象パルスＰによりスイッチングしてパルス幅を電圧に変換することによりパルス幅を測定するものである。
【００１５】
本実施形態では、入力される対象パルスＰの立上り及び立下りに同期して、ＯＮ状態及びＯＦＦ状態にそれぞれなる第１スイッチＳＷ1と、逆にＯＦＦ状態及びＯＮ状態にそれぞれなる第２スイッチＳＷ2と、第１スイッチＳＷ1のＯＮ時に抵抗Ｒ1を介して充電を開始し、ＯＦＦ時に充電を停止すると同時に、第２スイッチＳＷ2のＯＮにより前記オペアンプ１０に対して充電された電荷の放出を開始するコンデンサＣ1とを備えている。
【００１６】
本実施形態のパルス幅測定回路の動作を、図２のタイムチャートを参照して説明する。
【００１７】
まず、リセット（図中、ｒｅｓｅｔ）用の第３スイッチＳＷ3により、前記積分回路をリセットする。その後、対象パルス（信号）Ｐが入力されると、そのパルスＯＮ（立上り）時に、第１スイッチＳＷ1がＯＮ状態になると同時に、第２スイッチＳＷ2はＯＦＦ状態になって、コンデンサＣ1は電流−ｉR1により充電され始める。
【００１８】
次いで、パルスＯＦＦ（立下り）時には、第１スイッチＳＷ1はＯＦＦ状態になって充電が停止されると同時に、第２スイッチＳＷ2がＯＮ状態になって、コンデンサＣ1に充電された電荷がオペアンプ１０の−入力ピン（反転入力端子）に流れ込むことになり、出力電圧が＋側に変化し、積分回路のコンデンサＣ2に充電電流ｉC2を流す。これにより、パルス幅を電圧ｅOに変換することができる。即ち、この変換電圧ｅOから、入力された前記対象パルスＰのパルス幅を測定することができる。
【００１９】
但し、その際、Ｒ1×Ｃ1の時定数を、パルスＯＮの持続時間内に出力電圧が飽和しないような値にする必要がある。
【００２０】
以上説明した本実施形態によれば、対象パルスＰのパルス幅に対応する電荷を一旦コンデンサＣ1に蓄えた後、積分回路のオペアンプに入力してパルス幅を測定するようにしたので、直接入力する場合に比べ、低速なオペアンプを使っても高分解能のパルス幅を測定することが可能となる。
【００２１】
従って、応答の速い高級なオペアンプを必要としないことから、低価格で実現することができるという利点もある。同様に、応答の速いアンプを必要としないので、消費電力を抑えることができ、省エネを図ることができる。更に、応答の速いアンプを必要としないので、発熱を抑えることができ、小型化を図ることもできる。
【００２２】
図３に、本発明に係る第２実施形態のパルス幅測定回路の概要を示す。この回路は、例えばプログラマブルディレイ等の遅延素子の検査に効果的に適用できる。
【００２３】
本実施形態のパルス幅測定回路は、前記図１に示した対象パルスＰの代りに、所定の複数の対象パルスｅｉを連続入力することができるパルス数制御部１２を備えた以外は、実質的に前記第１実施形態に示したものと同一である。
【００２４】
即ち、図４にタイムチャートを示すように、リセット信号が入力されると、パルス数制御部１２を構成するパルスカウントゲートがＯＮ状態になり、所定のパルス数（ここでは１０００パルス）の入力が完了するまでＯＮ状態を維持してゲートを開いておくことにより、正確に所定の数の対象パルスｅｉを入力することができるようになっている。
【００２５】
従って、本実施形態では、リセット後に１つ目の対象パルスが入力されると、前記第１実施形態の場合と同様に、そのパルスＯＮ時に第１スイッチＳＷ1がＯＮ状態になると同時に、第２スイッチＳＷ2はＯＦＦ状態になって、コンデンサＣ1は電流−ｉR1によって充電される。
【００２６】
次いで、パルスＯＦＦ時には、第１スイッチＳＷ1はＯＦＦ状態になって充電が停止されると同時に、第２スイッチＳＷ2がＯＮ状態になって、コンデンサＣ1に充電された電荷がオペアンプ１０の−入力ピンに流れ込むことになり、出力電圧が＋側に変化し積分回路のコンデンサＣ2に充電電流ｉC2を流す。
【００２７】
以上の動作が、連続的に入力される１０００パルスまで、パルスのＯＮ、ＯＦＦにより繰り返され、対応する電荷が積分回路のコンデンサＣ2に蓄積され、最終的に１０００パルス分の電圧ｅOが得られる。
【００２８】
今、このパルス幅測定回路において、抵抗Ｒ1＝５ＫΩ、コンデンサＣ1，Ｃ2＝０．１μＦとすると、
−ｉR1＝−５Ｖ／５ＫΩ＝−１ｍＡ
であり、パルス幅をｔとすると、
ｅO＝−（−ｉR1・ｔ×１０００）／Ｃ
＝（−１ｍＡ×ｔ×１０００）／０．１μＦ
となり、ｔ＝ｅO×０．１μＦ＝ｅO×１０-7となる。従って、図示したように、ｅO＝０．５Ｖの場合であれば、ｔ＝５０ｎｓとなる。
【００２９】
このように、本実施形態によれば、多数のパルスに対して幅に対応する電荷を積分することにより、分解能を更に上げることができる。従って、本実施形態によれば、前記第１実施形態と同様の効果に加えて、複数の連続パルスを入力することにより、更に分解能を上げることができる。
【００３０】
なお、本発明のパルス幅測定回路は、前記実施形態に示したレーザー光を使った距離測定装置や、プログラマブルディレイ等の遅延素子の検査に適用するものに限られるものでなく、磁歪素子を使った変位測定装置や音波を使った欠陥検査等の、オペアンプを有する積分回路によりパルス幅を測定するものであれば任意の技術に適用することができる。
【産業上の利用可能性】
【００３１】
以上説明したとおり、本発明によれば、積分回路が低速なオペアンプで構成されている場合であっても、高分解能のパルス幅を確実に測定することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る第１実施形態のパルス幅測定回路の概要を示す回路図
【図２】第１実施形態の回路動作を示すタイムチャート
【図３】本発明に係る第２実施形態のパルス幅測定回路の概要を示す回路図
【図４】第２実施形態の回路動作を示すタイムチャート
【図５】デジタル回路によるパルス幅の測定原理を示す説明図
【図６】アナログ回路によるパルス幅の測定原理を示す回路図
【図７】上記アナログ回路の動作を示すタイムチャート
【符号の説明】
【００３３】
１０…オペアンプ
１２…パルス数制御部
Ｐ…対象パルス
ＳＷ1…第１スイッチ
ＳＷ2…第２スイッチ
【図１】
2005031042.tif 000003
【図２】
2005031042.tif 000004
【図３】
2005031042.tif 000005
【図４】
2005031042.tif 000006
【図５】
2005031042.tif 000007
【図６】
2005031042.tif 000008
【図７】
2005031042.tif 000009