(57)【要約】【課題】複数の電源電圧で動作する集積回路を安定的に駆動させる。また，この駆動方法を用いて，コストが安くて，動作が安定的である妨害波除去装置を提供する。【解決手段】集積回路１とは別体でリセット集積回路２を備えさせ，少なくとも２つの電源電圧を供給できる電源部３から供給される高い電圧の電源電圧は，前記集積回路に直接入力されると共に，前記リセット集積回路２に供給されるように構成する。これによって前記集積回路１は前記リセット集積回路によって所定時間後に強制的にリセットさせてから駆動させるように構成する。このような構成をした集積回路１の駆動回路を妨害波除去装置のディジタル信号処理部に用いる。【選択図】  図１
2005136850.tif 000002
【特許請求の範囲】
【請求項１】
外部に備えた電源から供給される，複数の電源電圧で動作させる集積回路の駆動回路において，
該集積回路とは別体でリセット集積回路を備えさせ，複数の電源電圧の内，高い電圧の電源電圧は前記集積回路に直接入力されると共に，高い電圧の電源電圧は前記リセット集積回路に接続されるように構成することで，前記集積回路は前記リセット集積回路によって所定時間後に強制的にリセットさせてから駆動させるように構成したことを特徴とした集積回路の駆動回路。
【請求項２】
前記集積回路はＡＳＩＣであることを特徴とした請求項１に記載の集積回路の駆動回路。
【請求項３】
請求項１又は請求項２に記載のリセット集積回路を用いて駆動させるよう構成した集積回路をディジタル信号処理部として具備したことを特徴とした妨害波除去装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，主に複数の電源電圧によって駆動する集積回路の駆動回路に関する。更にその集積回路の駆動方法を用いた妨害波除去装置に関する。
【背景技術】
【０００２】
複数の電源電圧で動作する半導体装置において，複数の電圧値の電源電圧が回路内部に供給される場合，電源装置では一般的に高電圧から低電圧を生成する為，回路内部には高い電圧値の電源電圧が先に供給されるように，複数の電源電圧の投入時期に時間差を持たせる構成にする必要がある。（例えば，特許文献１参照）
【０００３】
【特許文献１】特開平１０−３３６００７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで，ＡＳＩＣに代表されるような大規模集積回路は，上述のように複数の電源電圧でもって動作させる必要があり，この電源電圧を供給するために，外部に電源部を構成して，この電源部には前記ＡＳＩＣに供給するための高い電圧の電源電圧と低い電圧の電源電圧を供給するよう少なくとも２つの電源電圧を備えさせると共に，当該高い電圧の電源電圧と低い電源電圧とを，所定の時間差を持たせて出力するように構成する必要があった。ところがこのように所定の時間差を持たせて，少なくとも２つの電源電圧が供給できるように電源部を構成するためには，電源部の回路構成が複雑になり，延いてはこれらの回路を用いたことにより製品の大型化やコストの上昇は避けられないものであった。
そこで本願においては，こうした問題点を解決するためになされたものであり，
その目的は，集積回路を安定的に動作させることができる集積回路の駆動回路を提供することにある。
他の目的は，集積回路を安定的に動作させることができる安価な集積回路の駆動回路を提供することにある。
他の目的は，集積回路を安定的に動作させることができる小型の集積回路駆動用の駆動回路を提供することにある。
他の目的は，集積回路が安定的に動作する妨害波除去装置を提供することにある。
他の目的は，集積回路を安定的に動作する安価な集積回路の駆動回路を用いた妨害波除去装置を提供することにある。
他の目的は，集積回路を安定的に動作する小型の集積回路の駆動回路を用いた妨害波除去装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために請求項１の発明は，外部に備えた電源から供給される，複数の電源電圧で動作させる集積回路の駆動回路において，
該集積回路とは別体でリセット集積回路を備えさせ，複数の電源電圧の内，高い電圧の電源電圧は前記集積回路に直接入力されると共に，高い電圧の電源電圧は前記リセット集積回路に接続されるように構成することで，前記集積回路は前記リセット集積回路によって所定時間後に強制的にリセットさせてから駆動させるように構成される。
【０００６】
請求項２の発明は，前記集積回路はＡＳＩＣで構成される。
【０００７】
請求項３の発明は，妨害波除去装置において，請求項１又は請求項２に記載のリセット集積回路を用いて駆動させるよう構成した集積回路をディジタル信号処理部として具備するように構成される。
【発明の効果】
【０００８】
以上詳述したように，請求項１及び請求項２の発明によれば，外部に備えた電源から供給される，複数の電源電圧で動作させる集積回路の駆動回路において，該集積回路とは別体でリセット集積回路を備えさせ，複数の電源電圧の内，高い電圧の電源電圧は前記集積回路に直接入力されると共に，高い電圧の電源電圧は前記リセット集積回路に供給されるように構成することで，前記集積回路は前記リセット集積回路によって所定時間後に強制的にリセットさせてから駆動させるように構成したので，複数の電源電圧を必用とする集積回路１において電源投入に時間差が生じて集積回路が誤動作しても，僅かな時間の内に集積回路をリセットすることで，常に集積回路の動作を安定的になるように駆動することができるのである。
【０００９】
請求項３の発明によれば，妨害波除去装置において，請求項１又は請求項２に記載のリセット集積回路を用いて駆動させるよう構成した集積回路をディジタル信号処理部として具備したので，電源投入時における誤動作の防止ができ安定的に動作し，且つ，素早く立ち上がる妨害波除去装置を提供することができるのである。
【発明を実施するための最良の形態】
【００１０】
以下に，本発明を具体化した実施形態の例を，図面を基に詳細に説明する。
図１は本願における集積回路の駆動回路の基本回路図を示す。図２は図１に示す駆動回路の電圧の出力波形とタイミングを示すグラフである。図３は本願の駆動回路を用いた妨害波除去装置の概略ブロック図を示す。
【実施例１】
【００１１】
図１に本願の発明に係る集積回路の駆動回路を示す基本的な回路図を示す。
この図において１は集積回路であり，本願の実施例では集積回路の代表例としてＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を使用している。
２はリセット集積回路であり，本願の実施例では電源リセット用の集積回路である。３はスイッチング電源であり，本願の実施例においては入力された電圧から，複数の異なる電源電圧に変換して出力するように構成されているものであり，例えば入力電圧が１５Ｖの時に，出力電圧はリセット集積回路用に５Ｖ，ＡＳＩＣ用として出力電圧の高い方の電源電圧が３．３Ｖ出力され，低い方の電源電圧が１．８Ｖ出力される時の場合を示している。
この回路において，低い電圧の電源電圧である出力はＡＳＩＣの低い電圧用の電源端子に接続されている。次に高い電圧の電源電圧は，１つはＡＳＩＣの高い電圧用の電源端子に接続されていると共に，リセット集積回路にも端子に接続されている。
【００１２】
この回路について図２を用いて更に詳しく説明する。スイッチング電源３から出力される１．８Ｖと３．３ＶがＡＳＩＣに入力される時に，１．８Ｖが先に入り，３．３Ｖが後から入力されるような投入時間に時間差が生じた場合，ＡＳＩＣが誤動作することがある。  そこで本発明においては，低い電圧の電源電圧と高い電圧の電源電圧とが供給されるタイミングに時間差が出来たとしても，ＡＳＩＣ１を強制的にリセットさせることで，ＡＳＩＣの誤動作を防止するＡＳＩＣ１の駆動回路であり，本発明の実施例では，高い電圧の電源電圧のＯＮ後に，所定時間を経てからＡＳＩＣ１のリセット端子にリセット集積回路２からリセット信号を出力（本願の場合，リセット集積回路２からＬｏｗ信号が出力されるように構成されている。）をさせて，ＡＳＩＣ１を強制リセットするように構成されており，少なくとも２つの電源電圧を必用とする集積回路１において電源投入に時間差が生じても動作を安定的に駆動できるのである。尚，本願の実施例では高い電圧の電源電圧のＯＮしてから３００ｍｓ後にリセットするように設定されている。
【００１３】
次に本願の集積回路１の駆動回路を用いた妨害波除去装置１０について図１を用いて説明する。この妨害波除去装置（例えばオフセットビートキャンセラーを代表例として含まれる妨害波除去装置）１０は，受信アンテナ１１から入力端子１０ａを介して入力される受信信号の中から，希望波に対して送信周波数が所定周波数オフセットされた妨害波を含む所定放送チャンネルのテレビ放送信号を選局して，当該テレビ信号の映像中間周波周波数信号及び音声中間周波信号を出力するチューナ１２と，当該チューナ１２から出力される映像中間周波信号を直交検波部１３において直交検波することによりＩ信号とＱ信号とを生成し，当該生成したI信号とＱ信号をＡ／Ｄ変換器１４，１５において変換したディジタル信号を，ディジタル処理部１においてディジタル処理することにより前記Ｉ信号に含まれる妨害波信号成分を生成し，当該生成した妨害波信号成分を前記Ｉ信号から除去し，更にＤ／Ａ変換器１６によって変換することにより，前記妨害波信号成分を除去した映像信号を生成し，この映像信号と前記チューナ１２から出力される音声中間周波信号とに基づき，所定放送チャンネルのテレビ放送信号を生成する変調部１８とを備え，当該生成されたテレビ放送信号を受信信号として出力端子１０ｂから出力するように構成されている。尚，この実施例に示すディジタル処理部はＡＳＩＣで構成されている。
このように，複数の電源電圧によって駆動される集積回路（例えばＡＳＩＣ）において，供給される低い電圧の電源電圧と高い電圧の電源電圧とが入力されるタイミングに時間差が出来たとしても，ＡＳＩＣ１を強制的にリセットさせることで，ＡＳＩＣの誤動作を防止するＡＳＩＣ１の駆動回路であり，本発明の実施例では，高い電圧の電源電圧のＯＮ後に，所定時間を経てからＡＳＩＣ１のリセット端子にリセット集積回路２からリセット信号を出力（本願の場合，リセット集積回路２からＬｏｗ信号が出力されるように構成されている。）をさせて，ＡＳＩＣ１を強制リセットするように構成したので，少なくとも２つの電源電圧を必用とする集積回路１において電源投入に時間差が生じて集積回路が誤動作しても，僅かな時間の内に集積回路をリセットして動作を安定的に駆動することができるのである。
尚，本発明は上記実施の形態に限定されるものではなく，例えばゴースト除去装置等に使用してもよく，本発明の趣旨を逸脱しない範囲で各部の構成等を適宜に変更して実施することも可能である。
【図面の簡単な説明】
【００１４】
【図１】本願における集積回路の駆動回路の基本回路図を示す。
【図２】図１に示す駆動回路の電圧の出力波形とタイミングを示すグラフである。
【図３】本願の駆動回路を用いた妨害波除去装置の概略ブロック図を示す。
【符号の説明】
【００１５】
１…ディジタル信号処理部（ＡＳＩＣ），２…リセット集積回路，３…スイッチング電源，１０…妨害波除去装置，１０ａ…入力端子，１０ｂ…出力端子，１１…受信アンテナ，１２…チューナ，１３…直交検波部，１４…Ａ／Ｄ変換器，１５…Ａ／Ｄ変換器，１６…Ｄ／Ａ変換器，１７…変調部
【図１】
2005136850.tif 000003
【図２】
2005136850.tif 000004
【図３】
2005136850.tif 000005