(57)【要約】【課題】温度変化によるバイアス電流の変動を抑制する。【解決手段】入力信号を増幅する第１トランジスタと、エミッタフォロワの第２トランジスタを有し、前記第１トランジスタのベースにバイアス電流を供給するバイアス回路と、前記第２トランジスタのベースに第１抵抗器を介して接続された定電圧源と、前記バイアス電流を２つの電流値に切り替えるための第１コントロール電圧と第２コントロール電圧とが入力されるコントロール電圧端子と、ベースが第２抵抗器を介して前記コントロール電圧端子に接続された第３トランジスタと、前記第２トランジスタのベースと前記第３トランジスタのコレクタとの間に接続された第３抵抗器と、前記第２トランジスタのベースと前記第３抵抗器との間に接続され、ダイオード接続された第４トランジスタとを有する。【選択図】      図１
2005101734.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅する第１トランジスタと、
エミッタフォロワの第２トランジスタを有し、前記第１トランジスタのベースにバイアス電流を供給するバイアス回路と、
前記第２トランジスタのベースに第１抵抗器を介して接続された定電圧源と、
前記バイアス電流を２つの電流値に切り替えるための第１コントロール電圧と第２コントロール電圧とが入力されるコントロール電圧端子と、
ベースが第２抵抗器を介して前記コントロール電圧端子に接続された第３トランジスタと、
前記第２トランジスタのベースと前記第３トランジスタのコレクタとの間に接続された第３抵抗器と、
前記第２トランジスタのベースと前記第３抵抗器との間に接続され、ダイオード接続された第４トランジスタと、
を具備することを特徴とする高出力増幅回路。
【請求項２】
前記第４トランジスタと前記第３抵抗器との間に接続され、ダイオード接続された第５トランジスタをさらに具備し、
前記第４トランジスタと第５トランジスタとは、少なくともいずれか一方がベースとエミッタ間がダイオード接続されることを特徴とする請求項１記載の高出力増幅回路。
【請求項３】
前記各トランジスタは、同じ構造を有するヘテロ接合バイポーラトランジスタからなることを特徴とする請求項２記載の高出力増幅回路。
【請求項４】
入力信号を増幅する第１トランジスタと、
エミッタフォロワの第２トランジスタを有し、前記第１トランジスタのベースにバイアス電流を供給するバイアス回路と、
前記第２トランジスタのベースに第１抵抗器を介して接続された定電圧源と、
前記バイアス電流を２つの電流値に切り替えるための第１コントロール電圧と第２コントロール電圧とが入力されるコントロール電圧端子と、
ベースが第２抵抗器を介して前記コントロール電圧端子に接続された第３トランジスタと、
前記第２トランジスタのベースと前記第３トランジスタのコレクタとの間に接続された第３抵抗器と、
前記第２トランジスタのベースと前記第３抵抗器との間に接続され、アノードが前記第２トランジスタのベースに接続された第１ダイオードと、
を具備することを特徴とする高出力増幅回路。
【請求項５】
前記第１ダイオードと前記第３抵抗器との間に接続され、アノードが前記第１ダイオードに接続された第２ダイオードをさらに具備することを特徴とする請求項４記載の高出力増幅回路。
【請求項６】
前記第１及び第２トランジスタは、同じ構造を有するヘテロ接合バイポーラトランジスタからなり、
前記第１及び第２ダイオードは、前記第１トランジスタのベース及びコレクタと同一構造を有するＰＮ接合ダイオードであることを特徴とする請求項５記載の高出力増幅回路。
【請求項７】
前記各トランジスタは、エミッタがInGaPからなり、ベース及びコレクタがGaAsからなることを特徴とする請求項３又は６記載の高出力増幅回路。
【請求項８】
前記第１ダイオードは、ショットキーダイオードであることを特徴とする請求項４記載の高出力増幅回路。
【請求項９】
前記第１ダイオードと前記第３抵抗器との間に夫々直列に且つ前記第１ダイオードと同一方向に接続され、３個以内の第２ショットキーダイオードをさらに具備することを特徴とする請求項８記載の高出力増幅回路。
【請求項１０】
前記各トランジスタは、エミッタがInGaPからなり、ベース及びコレクタがGaAsからなり、
前記第１ダイオードは、前記トランジスタのコレクタと同一材料からなる半導体を有することを特徴とする請求項８記載の高出力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を増幅する高出力増幅回路に係り、特に高出力増幅器に供給するバイアス電流を切り替える回路を備えた高出力増幅回路に関する。
【背景技術】
【０００２】
バイポーラトランジスタを用いた高出力増幅器は、コレクタ電流が温度変化に対して大きく影響を受けることから、例えばトランジスタをダイオード接続したカレントミラー回路で上記高出力増幅器のバイアス電流を供給している。一方、広いダイナミックレンジの出力レベルにおいて線形且つ高効率な高出力増幅器は、バイアス条件をＢ級（高出力増幅器の入力がゼロの時、コレクタ電流が流れなくなるところまでバイアス電流を供給する方式）にしてバイアス電流を絞ることで実現している。しかし、実際には、素子の相互コンダクタンスの非線形性のため利得の変動による歪みが大きくなるので、バイアス電流をある程度流すＡＢ級のような使い方をして広いダイナミックレンジの出力レベルで利得の線形性を保つようにしている。
【０００３】
一方、例えば携帯電話で採用されているＣＤＭＡ（Code Division Multiple Access）で使用される高出力増幅器では、制御電圧が低いため、広いダイナミックレンジの出力レベルにおいて高効率で動作することが望まれる。よって、高効率を実現するために、高出力増幅器に供給するバイアス電流を絞り、高出力増幅回路が信号の出力電力を下げて動作するようにしている。
【０００４】
図５は、エミッタフォロワを用いたバイアス回路の一例である。トランジスタＱ１０のコレクタには、電源電圧Ｖccが供給されている。トランジスタＱ１０のベースには、抵抗Ｒ９を介してリファレンス電圧Ｖrefが供給されている。トランジスタＱ１０のエミッタは、抵抗Ｒ１０を介して接地電位に接続されている。また、トランジスタＱ１０のベースと上記接地電位との間には、ダイオード接続されたトランジスタＱ８とＱ９とが直列に接続されている。
【０００５】
ところが、このようなバイアス回路を備えた高出力増幅回路では、トランジスタが２段積みになるため、トランジスタのオン電圧の２倍の電圧よりリファレンス電圧Ｖrefをかなり高くしなければ温度変化の影響に対するバイアス電流の変動を十分補償できない。一方、リファレンス電圧Ｖrefを高くすると、携帯電話のような制御電圧の低いシステムでは大きな問題となる。特に、バイアス電流を絞り、出力電力を下げて動作する場合、この低出力時における温度変化の影響によるバイアス電流の変動は問題である。
【０００６】
またこの種の関連技術として、バイアス供給量を安定化させる各種バイアス回路が開示されている（特許文献１参照）。
【特許文献１】特開２００３−５８２６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記のような事情に鑑みてなされたもので、高出力増幅器に供給するバイアス電流の値を切り替えることができ、さらに温度変化によるバイアス電流の変動を抑制することができる高出力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明の第１の視点に係る高出力増幅回路は、入力信号を増幅する第１トランジスタと、エミッタフォロワの第２トランジスタを有し、前記第１トランジスタのベースにバイアス電流を供給するバイアス回路と、前記第２トランジスタのベースに第１抵抗器を介して接続された定電圧源と、前記バイアス電流を２つの電流値に切り替えるための第１コントロール電圧と第２コントロール電圧とが入力されるコントロール電圧端子と、ベースが第２抵抗器を介して前記コントロール電圧端子に接続された第３トランジスタと、前記第２トランジスタのベースと前記第３トランジスタのコレクタとの間に接続された第３抵抗器と、前記第２トランジスタのベースと前記第３抵抗器との間に接続され、ダイオード接続された第４トランジスタとを有する。
【０００９】
また本発明の第２の視点に係る高出力増幅回路は、入力信号を増幅する第１トランジスタと、エミッタフォロワの第２トランジスタを有し、前記第１トランジスタのベースにバイアス電流を供給するバイアス回路と、前記第２トランジスタのベースに第１抵抗器を介して接続された定電圧源と、前記バイアス電流を２つの電流値に切り替えるための第１コントロール電圧と第２コントロール電圧とが入力されるコントロール電圧端子と、ベースが第２抵抗器を介して前記コントロール電圧端子に接続された第３トランジスタと、前記第２トランジスタのベースと前記第３トランジスタのコレクタとの間に接続された第３抵抗器と、前記第２トランジスタのベースと前記第３抵抗器との間に接続され、アノードが前記第２トランジスタのベースに接続された第１ダイオードとを有する。
【発明の効果】
【００１０】
本発明によれば、高出力増幅器に供給するバイアス電流の値を切り替えることができ、さらに温度変化によるバイアス電流の変動を抑制することができる高出力増幅回路を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、このような知見に基づいて構成された本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る高出力増幅回路の回路構成を示す図である。
【００１３】
本実施形態の高出力増幅回路は、入力端子Ｐinから入力された入力信号をトランジスタＱ４とＱ８との２段で増幅を行っている。入力端子Ｐinは、入力整合回路ＭＣ１に接続されている。入力整合回路ＭＣ１は、高出力増幅器であるトランジスタＱ４のベースに接続されている。入力整合回路ＭＣ１は、当該高周波増幅回路に入力される入力信号を出力する回路（図示せず）と、トランジスタＱ４の入力インピーダンスとの間のインピーダンス整合を行う。
【００１４】
トランジスタＱ４のコレクタには、電源電圧Ｖccが供給されている。トランジスタＱ４のエミッタには、接地電位が供給されている。また、トランジスタＱ４のコレクタは、整合回路ＭＣ２に接続されている。整合回路ＭＣ２は、高出力増幅器であるトランジスタＱ６のベースに接続されている。整合回路ＭＣ２は、トランジスタＱ４の出力インピーダンスと、トランジスタＱ６の入力インピーダンスとの間のインピーダンス整合を行う。
【００１５】
トランジスタＱ６のコレクタには、電源電圧Ｖccが供給されている。トランジスタＱ６のエミッタには、接地電位が供給されている。また、トランジスタＱ６のコレクタは、出力整合回路ＭＣ３に接続されている。出力整合回路ＭＣ３は、当該高周波増幅回路が出力端子Ｐoutから出力する出力信号を入力とする回路（図示せず）と、トランジスタＱ６の出力インピーダンスとの間のインピーダンス整合を行う。
【００１６】
ところで、トランジスタＱ４及びトランジスタＱ６のベースにはバイアス電流が供給される。トランジスタＱ４にバイアス電流を供給するバイアス回路Ｉは、以下のように構成される。バイアス電流を供給するトランジスタＱ３は、コレクタ接地回路（エミッタフォロワ）により構成される。トランジスタＱ３のコレクタには、電源電圧Ｖccが供給されている。トランジスタＱ３のベースは、接続点Ａに接続されている。
【００１７】
トランジスタＱ３の温度補償回路は、トランジスタＱ１，Ｑ２と、抵抗Ｒ１とにより構成される。トランジスタＱ２のベースは、接続点Ａに接続されている。トランジスタＱ２のコレクタには、電源電圧Ｖccが供給されている。トランジスタＱ２のエミッタには、抵抗Ｒ１を介して接地電位が供給されている。
【００１８】
トランジスタＱ２のベースには、トランジスタＱ１のコレクタが接続されている。トランジスタＱ１のベースには、トランジスタＱ２のエミッタが接続されている。トランジスタＱ１のエミッタには、接地電位が供給されている。このようにして、バイアス回路Ｉが構成される。なお、上記説明したバイアス回路Ｉは、一例である。これに限定されるものではなく、その他のバイアス回路であってもよい。
【００１９】
トランジスタＱ６にバイアス電流を供給するバイアス回路ＩＩの構成は、上記説明したバイアス回路Ｉと同一構成である。よって、説明は省略する。
【００２０】
接続点Ａには、バイアス電流切替回路１が接続される。このバイアス電流切替回路１は、以下のように構成される。接続点Ａには、抵抗Ｒ４の一方の端子が接続されている。抵抗Ｒ４の他方の端子には、リファレンス電圧Ｖrefが供給されている。このリファレンス電圧Ｖrefは、トランジスタの特性であるベース−エミッタ間電圧等に応じて決定される。
【００２１】
抵抗Ｒ４の上記一方の端子には、ダイオードＤ１が接続されている。このダイオードＤ１は、トランジスタのベースとエミッタ間がダイオード接続されたＰＮダイオードにより構成される。なお、抵抗Ｒ４の上記一方の端子には、ダイオードＤ１のアノード（トランジスタのエミッタ）が接続されている。ダイオードＤ１には、当該ダイオードＤ１と同一構成、かつ同一方向のダイオードＤ２が接続されている。
【００２２】
ダイオードＤ２には、抵抗Ｒ６の一方の端子が接続されている。抵抗Ｒ６の他方の端子には、トランジスタＱ５のコレクタが接続されている。トランジスタＱ５のベースには、抵抗Ｒ５を介してコントロール電圧Ｖcontが供給されている。トランジスタＱ５のエミッタには、接地電位が供給されている。トランジスタＱ５は、スイッチとしての機能を有する。なお、コントロール電圧Ｖcontは、当該高出力増幅回路の外部から供給される。コントロール電圧Ｖcontは、バイアス回路Ｉ或いは２が出力するバイアス電流の電流値を切り替えるためのものである。コントロール電圧Ｖcontは、例えば０Ｖと２Ｖとの２つの電圧値を供給する。
【００２３】
バイアス回路ＩＩの接続点Ｂにも同様に、バイアス電流切替回路２が接続される。このバイアス電流切替回路２は、ダイオードＤ３，Ｄ４と、抵抗Ｒ６，Ｒ７，Ｒ８と、トランジスタＱ７とにより構成される。なお、接続方法及び機能は、上記バイアス電流切替回路１と同様である。よって、説明は省略する。
【００２４】
次に、上記各素子の構成を説明する。本実施形態で使用した各トランジスタには、エミッタがInGaP、ベース及びコレクタがGaAsで構成されたヘテロ接合バイポーラトランジスタであるInGaP/GaAsＨＢＴ（Hetero-junction Bipolar Transister）を用いている。トランジスタＱ４，Ｑ５は、エミッタサイズが４×３０μｍ２で、４８本のマルチエミッタ構造である。
【００２５】
バイアス回路Ｉ，２において、トランジスタＱ１，Ｑ２のエミッタサイズは４×１０μｍ２、トランジスタＱ３のエミッタサイズは４×２０μｍ２で６本のマルチエミッタ構造を用いている。抵抗Ｒ１は３ｋΩ、抵抗Ｒ２は３ｋΩを用いている。
【００２６】
バイアス電流切替回路１，２において、トランジスタＱ５，Ｑ７はエミッタサイズが４×１０μｍ２を用いている。抵抗Ｒ４，Ｒ６は６００Ω、抵抗Ｒ５，Ｒ７は２０ｋΩ、抵抗Ｒ６，８は１２ｋΩを用いている。なお、これらの値は一例であり、これらに限定されるものではない。
【００２７】
また、高周波増幅回路を構成する各素子は、各素子を同一の半導体基板上に形成するＭＭＩＣ（Monolithic Microwave Integrated Circuit）により形成される。
【００２８】
このように構成された高出力増幅回路の動作を説明する。  
コントロール電圧Ｖcontが０Ｖの時、スイッチとしてのトランジスタＱ５のベースには電圧が供給されない。よって、トランジスタＱ５は、オフしている。これにより、接続点Ａには、リファレンス電圧Ｖrefに基づく電流が抵抗Ｒ４を介して流れる。したがって、トランジスタＱ３には、大きなベース電流が流れる。トランジスタＱ３は、上記ベース電流に応じたバイアス電流をトランジスタＱ４に供給する。
【００２９】
一方、コントロール電圧Ｖcontが２Ｖの時（低出力時）、トランジスタＱ５のベースには電圧が供給される。よって、トランジスタＱ５は、オンしている。これにより、接続点ＡからダイオードＤ１，Ｄ２を介して抵抗Ｒ６に電流が流れる。したがって、トランジスタＱ３には、コントロール電圧Ｖcontが０Ｖの場合と比べて小さいベース電流が流れることになる。このようにして、トランジスタＱ４に供給するバイアス電流を２つの電流値に切り替えることができる。
【００３０】
ところで、本実施形態では、ダイオードＤ１，Ｄ２に例えばトランジスタＱ３と同一構造を有するトランジスタを用いている。またトランジスタのベース−エミッタ間をダイオード接続している。本実施形態で使用しているInGaP/GaAsＨＢＴは、例えばベース−コレクタ接合電圧が１．０Ｖ、ベース−エミッタ接合電圧は１．２Ｖである。接続点Ａには、トランジスタＱ３とＱ４とが２段に接続されているため、ベース−エミッタ接合電圧の２倍の電圧である２．４Ｖが供給されている。
【００３１】
一方、ダイオードＤ１とＤ２とは、ベース−コレクタ接合電圧の２倍の電圧である２．０Ｖが供給されれば、オンすることができる。よって、接続点Ａと抵抗Ｒ６との間に２つのダイオードＤ１，Ｄ２を接続することが可能である。ダイオードＤ１，Ｄ２は、レベルシフトとしての機能を有している。これにより、低出力時においてバイアス電流切替回路１の電圧変動を抑制できるため、バイアス電流に対して温度補償を行うことができる。また、２つのダイオードＤ１，Ｄ２を接続することにより、より効果的に温度補償を行うことができる。バイアス回路ＩＩについても同様である。
【００３２】
図２は、図１の高出力増幅回路において、ダイオードＤ１，Ｄ２を接続しない場合の実測値である。図３は、図１の高出力増幅回路の実測値である。コントロール電圧Ｖcontが０Ｖと２Ｖとの夫々において、温度が−２０、３０、８０℃のコレクタ電流Ｉcの値を示している。なお、コレクタ電流Ｉcは、トランジスタＱ４におけるコレクタ電流を表す。また、リファレンス電圧Ｖrefを２．８Ｖにして測定している。
【００３３】
図２及び図３から、コントロール電圧Ｖcontが０Ｖの場合、コレクタ電流Ｉcは同じ値である。しかし、コントロール電圧Ｖcontが２Ｖの場合、すなわち低出力時、図１の高出力増幅回路のコレクタ電流Ｉcの変動が、ダイオードＤ１，Ｄ２を接続しない場合と比べて小さくなっている。
【００３４】
以上詳述したように本実施形態では、バイアス回路Ｉが有するトランジスタＱ３のベース電流の電流値を切り替える回路を備えた高出力増幅回路において、上記ベース電流を引き抜く抵抗Ｒ６を備える。そして、バイアス回路Ｉと抵抗Ｒ６との間に２つのダイオードＤ１，Ｄ２を直列に接続する。さらにダイオードＤ１，Ｄ２にトランジスタＱ３と同一構成のトランジスタを用い、上記トランジスタのベース−エミッタ間をダイオード接続するようにしている。
【００３５】
したがって本実施形態によれば、高出力増幅器に供給するバイアス電流の値を２つの値に切り替えることができる。これにより、高出力増幅器は、出力電力を下げて動作することが可能となる。
【００３６】
また、ダイオードＤ１，Ｄ２を備えることで、バイアス電流の温度補償を行うことができる。これにより、温度変化に対する変動の少ないバイアス電流を供給することが可能となる。さらに、高出力増幅器の低出力動作時においても、温度変化に対する変動の少ないバイアス電流を供給することが可能となる。
【００３７】
また、ヘテロ接合バイポーラトランジスタを用い、ベース−エミッタ間電圧とベース−コレクタ間電圧の違いを利用して、ダイオードを２つ接続するようにしている。これにより、ダイオードが１つの場合に比べて変動の少ないバイアス電流を供給することができる。
【００３８】
また、本実施形態では、高出力増幅器をＭＭＩＣにより生成している。さらに、ダイオードＤ１，Ｄ２をトランジスタで構成している。これにより、トランジスタ及びダイオードＤ１，Ｄ２を同一プロセスで作成できるため、製造コストを低くすることができる。
【００３９】
なお、２つのダイオードＤ１，Ｄ２のうち、一方がベース−コレクタ間がダイオード接続されたトランジスタであってもよい。また、ダイオードは１つであってもよい。ダイオードが１つの場合、ダイオード接続する端子間は、ベース−コレクタ間、ベース−エミッタ間のいずれであってもよい。
【００４０】
また、本実施形態の高出力増幅回路は、入力端子Ｐinから入力された入力信号をトランジスタＱ４とＱ８との２段で増幅を行っている。しかし、これに限定されず、トランジスタＱ４のみで上記入力信号を増幅するようにしてもよい。
【００４１】
また、本実施形態において、ダイオード接続したトランジスタをダイオードＤ１，Ｄ２として用いている。しかし、ダイオードＤ１，Ｄ２は、トランジスタを用いない通常のダイオードであってもよい。また、上記ダイオードのＰＮ接合は、トランジスタＱ３或いはＱ４のベース−エミッタを構成するＰＮ接合と同じ構成であれば、上記ダイオード接続したトランジスタを用いた場合と同様の効果を得ることができる。
【００４２】
（第２の実施形態）
第２の実施形態は、上記第１の実施形態で示したダイオード接続したトランジスタにより構成されたダイオードに替えて、ショットキーダイオードを用いて高出力増幅回路を構成するようにしている。
【００４３】
図４は、本発明の第２の実施形態に係る高出力増幅回路の回路構成を示す図である。
【００４４】
接続点Ａには、バイアス電流切替回路１が接続される。抵抗Ｒ４の一方の端子（リファレンス電圧Ｖrefが供給される端子と反対側の端子）には、ショットキーダイオードＤ５が接続されている。このショットキーダイオードＤ５は、上記第１の実施形態で示したトランジスタのコレクタ層と同一材料の半導体層と、金属電極とから構成される。上記金属電極は、例えばＴｉ／Ｐｔ／Ａｕにより構成される。なお、抵抗Ｒ４の上記一方の端子には、ショットキーダイオードＤ５のアノードが接続されている。
【００４５】
ショットキーダイオードＤ５には、当該ショットキーダイオードＤ５と同一構成、かつ同一方向のショットキーダイオードＤ６とＤ７とが直列に接続されている。ショットキーダイオードＤ７には、抵抗Ｒ６の一方の端子が接続されている。
【００４６】
バイアス回路ＩＩの接続点Ｂにも同様に、バイアス電流切替回路２が接続される。このバイアス電流切替回路２は、ショットキーダイオードＤ８，Ｄ９，Ｄ１０を有する。なお、ショットキーダイオードＤ８，Ｄ９，Ｄ１０の接続方法及び構成は、上記バイアス電流切替回路１と同様である。よって、説明は省略する。
【００４７】
このように構成された高出力増幅器の動作を説明する。  
コントロール電圧Ｖcontが２Ｖの時（低出力時）、トランジスタＱ５のベースには電圧が供給される。よって、トランジスタＱ５は、オンしている。これにより、接続点ＡからショットキーダイオードＤ５，Ｄ６，Ｄ７を介して抵抗Ｒ６に電流が流れる。したがって、トランジスタＱ３には、コントロール電圧Ｖcontが０Ｖの場合と比べて小さいベース電流が流れることになる。このようにして、トランジスタＱ４に供給するバイアス電流を２つの電流値に切り替えることができる。
【００４８】
ところで、本実施形態では、ダイオードとしてショットキーダイオードを用いている。ショットキーダイオードは、オン電圧が低い。ショットキーダイオードＤ５，Ｄ６，Ｄ７は、例えばオン電圧が０．５Ｖのものを用いている。よって、３つのショットキーダイオードの電圧降下は、１．５Ｖになる。したがって、接続点Ａと抵抗Ｒ６との間に３つのショットキーダイオードＤ５，Ｄ６，Ｄ７を接続することが可能である。ショットキーダイオードＤ５，Ｄ６，Ｄ７は、レベルシフトとしての機能を有している。これにより、低出力時においてバイアス電流切替回路１の電圧変動を抑制できるため、バイアス電流に対して温度補償を行うことができる。バイアス電流切替回路１が有するショットキーダイオードＤ８，Ｄ９，Ｄ１０についても同様である。
【００４９】
上記温度補償の効果について実測値を用いて説明する。コントロール電圧Ｖcontが０Ｖの場合については、上記第１の実施形態と同じ実測値である。一方、コントロール電圧Ｖcontが２Ｖの場合、トランジスタＱ４におけるコレクタ電流Ｉcは、温度が−２０、３０、８０℃において、夫々１２、１５、１７ｍＡとなった。
【００５０】
上記実測値より、コントロール電圧Ｖcontが２Ｖの場合、すなわち低出力時、図４の高出力増幅回路のコレクタ電流Ｉcの変動が、ショットキーダイオードＤ５，Ｄ６，Ｄ７を接続しない場合と比べて小さくなっている。また、上記第１の実施形態に比べて、コレクタ電流Ｉcの変動が小さくなっている。
【００５１】
以上詳述したように本実施形態によれば、高出力増幅器に供給するバイアス電流の値を２つの値に切り替えることができる。これにより、高出力増幅器は、出力電力を下げて動作することが可能となる。
【００５２】
また、ショットキーダイオードＤ５，Ｄ６，Ｄ７を備えることで、バイアス電流の温度補償を行うことができる。これにより、温度変化に対する変動の少ないバイアス電流を供給することが可能となる。さらに、高出力増幅器の低出力動作時においても、温度変化に対する変動の少ないバイアス電流を供給することが可能となる。
【００５３】
また、ショットキーダイオードをトランジスタのコレクタ層と同一材料の半導体層により形成している。これにより、温度補償を有効に行うことができる。また、ショットキーダイオードをトランジスタと同一基板上に生成することができるため、製造コストの削減及び回路面積の縮小が可能となる。
【００５４】
なお、接続点Ａと抵抗Ｒ６との間に直列に接続するショットキーダイオードは、４つであってもよい。ショットキーダイオードが４つの場合、これらの電圧降下は２．０Ｖとなる。よって、接続点Ａと抵抗Ｒ６と間に４つのショットキーダイオードを接続することが可能である。
【００５５】
４つのショットキーダイオードを用いた場合の温度補償の効果について、実測値を用いて説明する。コントロール電圧Ｖcontが０Ｖの場合については、上記第１の実施形態と同じ実測値である。一方、コントロール電圧Ｖcontが２Ｖの場合、トランジスタＱ４におけるコレクタ電流Ｉcは、温度が−２０、３０、８０℃において、夫々１４、１５、１６ｍＡとなった。
【００５６】
上記実測値より、コントロール電圧Ｖcontが２Ｖの場合、すなわち低出力時、高出力増幅回路のコレクタ電流Ｉcの変動が、ショットキーダイオードを接続しない場合と比べて小さくなっている。また、上記説明した３つのショットキーダイオードを用いた場合に比べて、コレクタ電流Ｉcの変動がさらに小さくなっている。
【００５７】
この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態に係る高出力増幅回路の回路構成を示す図。
【図２】図１に示した高出力増幅回路において、ダイオードＤ１，Ｄ２を接続しない場合の温度とコレクタ電流との関係を示す図。
【図３】図１に示した高出力増幅回路における温度とコレクタ電流との関係を示す図。
【図４】本発明の第２の実施形態に係る高出力増幅回路の回路構成を示す図。
【図５】エミッタフォロワを用いたバイアス回路の一例を示す図。
【符号の説明】
【００５９】
Ｖcc…電源電圧、Ｖref…リファレンス電圧、Ｖcont…コントロール電圧、Ｑ１〜Ｑ１０…トランジスタ、Ｒ１〜Ｒ１０…抵抗、Ｐin…入力端子、Ｐout…出力端子、Ｄ１〜Ｄ４…ダイオード、Ｄ５〜Ｄ１０…ショットキーダイオード、Ｉc…コレクタ電流、Ａ，Ｂ…接続点、ＭＣ１…入力整合回路、ＭＣ２…整合回路、ＭＣ３…出力整合回路。
【図１】
2005101734.tif 000003
【図２】
2005101734.tif 000004
【図３】
2005101734.tif 000005
【図４】
2005101734.tif 000006
【図５】
2005101734.tif 000007