(57)【要約】【課題】   本発明は、特性が均一となる金属誘導側面結晶化方法を用いた薄膜トランジスタ及びその製造方法を提供する。【解決手段】  絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、ゲート絶縁膜上に形成されたゲート電極と、ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホール及び結晶化誘導パターンを備える層間絶縁膜と、コンタクトホールを通してソース／ドレイン領域と電気的に連結するソース／ドレイン電極とを含み、結晶化誘導パターンは、ソース／ドレイン領域とソース／ドレイン電極が電気的に連結することに寄与しないことを特徴とする。【選択図】  図５
2005159305.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、
前記活性層を含む前記絶縁基板の上面に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極と、
前記ゲート絶縁膜及びゲート電極の上方に形成され、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホールと、少なくとも一つの結晶化誘導パターンを備える層間絶縁膜と、
前記コンタクトホールを通してソース／ドレイン領域と電気的に連結するソース／ドレイン電極とを含み、
前記結晶化誘導パターンは、前記ソース／ドレイン領域と前記ソース／ドレイン電極が電気的に連結することに寄与しないことを特徴とする薄膜トランジスタ。
【請求項２】
前記結晶化誘導パターンは、前記コンタクトホールと、前記チャンネル領域との間に形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅より大きいことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする請求項３に記載の薄膜トランジスタ。
【請求項５】
絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、
前記活性層を含む前記絶縁基板の上面に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極と、
前記ゲート絶縁膜及びゲート電極の上方に形成され、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホールと、少なくとも一つの結晶化誘導パターンを備える層間絶縁膜と、
前記コンタクトホールを通してソース／ドレイン領域と電気的に連結するソース／ドレイン電極と、
前記結晶化誘導パターン内に形成された保護金属膜とを含み、
前記結晶化誘導パターン及び前記保護金属膜は、前記ソース／ドレイン領域と前記ソース／ドレイン電極が電気的に連結することに寄与しないことを特徴とする薄膜トランジスタ。
【請求項６】
前記結晶化誘導パターンは、前記コンタクトホールと、前記チャンネル領域との間に形成されることを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項７】
前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅より大きいことを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項８】
前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項９】
前記保護金属膜は、前記活性層中の、前記結晶化誘導パターンによって露出する領域を保護することを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１０】
前記保護金属膜は、前記ソース／ドレイン電極と同一の物質からなることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１１】
絶縁基板上に非晶質シリコンからなる活性層を形成するステップと、
前記活性層を含む前記絶縁基板の上面にゲート絶縁膜を形成し、且つ、該ゲート絶縁膜上にゲート電極を形成するステップと、
前記活性層に所定の不純物を注入してソース／ドレイン領域を形成するステップと、
前記ゲート絶縁膜及びゲート電極の上方に、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホール及び少なくとも一つの結晶化誘導パターンを備える層間絶縁膜を形成するステップと、
前記絶縁基板全面に、結晶化誘導金属膜を蒸着するステップと、
ＭＩＬＣ（Metal Induced Lateral Crystallization)方法を用いて、前記非晶質シリコンの活性層を多結晶シリコンの活性層として結晶化するステップと、
前記コンタクトホールを通して、ソース／ドレイン領域と電気的に連結するソース／ドレイン電極を形成するステップと、を含み、
前記結晶化誘導パターンは、前記ソース／ドレイン領域と前記ソース／ドレイン電極とが電気的に連結することに寄与しないことを特徴とする薄膜トランジスタの製造方法。
【請求項１２】
前記結晶化誘導金属膜は、５０オングストローム以上の厚さを有することを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記結晶化誘導金属膜は、２００オングストローム以上の厚さを有することを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記結晶化誘導金属膜は、ニッケル（Ｎｉ）からなることを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記結晶化誘導パターンは、前記コンタクトホールと前記チャンネル領域との間に存在することを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅よりも大きいことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記結晶化誘導パターン内に保護金属膜を更に含むことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記保護金属膜は、前記ソース／ドレイン電極と同一の物質からなり、前記ソース／ドレイン電極形成時に前記活性層中の、前記結晶化誘導パターンによって露出される領域を保護することを特徴とする請求項１８に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びその製造方法に関し、より詳しくは、金属誘導側面結晶化方法(ＭＩＬＣ、Metal Induced Lateral Crystallization、「金属誘起固相成長」ともいう)を用いた薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタの活性層で用いられる多結晶シリコン膜を形成する方法は、絶縁基板上に非晶質シリコン膜を蒸着した後、所定の温度で結晶化して多結晶シリコン膜を形成する方法を用いた。
【０００３】
この非晶質シリコン膜を結晶化する方法として、熱処理によるＳＰＣ(Solid Phase Crystallization)、レーザー結晶化によるＥＬＡ(Excimer Laser Anealing)、ＭＩＬＣなどが知られている。
【０００４】
ところが、ＳＰＣ方法は、高い結晶化温度及び長時間の工程時間が所要される問題点があり、ＥＬＡ方法は、高価の装備投資及びレーザーの不安定性による時間的、空間的不均一性とレーザーによる縞欠陥が発生する問題点がある。
【０００５】
これに対し、ＭＩＬＣ方法は、通常の熱処理設備を用いて相対的に低い工程温度及び工程時間が短い長所がある。
【０００６】
以下、添付の図面を参照して従来技術について説明する。
【０００７】
図１２は、薄膜トランジスタの、活性層及びゲート電極を限定して示す説明図である。同図に示された薄膜トランジスタは、ソース／ドレイン領域Ｓ、Ｄを備え、ＭＩＬＣ方法によって結晶化された活性層１１０と、ゲート電極１２０と、活性層１１０のソース／ドレイン領域Ｓ、Ｄの一部分を露出させるコンタクトホール１３０とを備える。
【０００８】
図１３〜図１６は、従来の薄膜トランジスタの製造方法を説明するための工程断面図であって、図１２のＩ−Ｉ′ラインの断面図である。
【０００９】
図１３を参照すれば、バッファー層２１０を備える絶縁基板２００上に非晶質シリコンを蒸着し、パターニングしてバッファー層上に非晶質シリコンからなる活性層２２０を形成する。
【００１０】
そして、活性層２２０を形成した後、絶縁基板２００上にゲート絶縁膜２３０とゲート電極物質を順次形成し、ゲート電極物質をパターニングしてゲート電極２４０を形成する。
【００１１】
次いで、ゲート電極２４０を形成した後、ゲート電極２４０をマスクとして、所定の不純物を注入して活性層２２０にソース／ドレイン領域２２１、２２５を形成する。この際、ソース／ドレイン領域２２１、２２５間の領域（符号２２３に示す領域）は、チャンネル領域として作用する。
【００１２】
図１４を参照すれば、ゲート電極２４０を備える絶縁基板２００上に層間絶縁膜２５０を蒸着し、ソース／ドレイン領域２２１、２２５の一部分を露出させるコンタクトホール２５１、２５５を形成する。
【００１３】
次に、絶縁基板２００上にスパッタリングなどの方法で、ニッケル（Ｎｉ）などの結晶化誘導金属膜２６０を蒸着する。
【００１４】
図１５を参照すれば、炉で熱処理して活性層２２０の非晶質シリコン膜が多結晶シリコン膜として結晶化される。
【００１５】
この際、コンタクトホール２５１、２５５内の結晶化誘導金属膜２６０の下部領域２２１ａ、２２５ａの非晶質シリコンは、ＭＩＣ（Metal Induced Crystallization)方法により結晶化され、その以外の領域２２１ｂ、２２５ｂの非晶質シリコンは、ＭＩＬＣ方法により結晶化される。
【００１６】
図１６を参照すれば、結晶化誘導金属膜２６０を除去し、ソース／ドレイン電極２７１、２７５を形成して薄膜トランジスタを形成する。
【００１７】
前述のような工程を通して形成された薄膜トランジスタは、ソース／ドレイン領域２２１、２２５の一部分を露出させるコンタクトホール２５１、２５５を形成する工程で一般的なエッチング液で用いられるフッ化水素（ＨＦ）による不均一なエッチングにより、各コンタクトホールの大きさが不均一となる。また、コンタクトホールの大きさは、全体活性層の幅に比べて非常に小さな部分を占める。
【００１８】
前述したコンタクトホール大きさの不均一、及びコンタクトホールの大きさは、ＭＩＬＣ結晶化工程時に結晶化速度の不均一及び結晶成長速度低下などの問題を引き起こす。従って、薄膜トランジスタの特性が不均一な問題を引き起こす。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
従って、本発明は、前述のような従来技術の問題点を解決するためのものであり、ＭＩＬＣ結晶化のための結晶化誘導パターンを別途に形成した薄膜トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するため、本発明に係る金属誘導側面結晶化方法を用いた薄膜トランジスタは、絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、前記活性層を含む前記絶縁基板の上面に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜及びゲート電極の上方に形成され、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホールと、少なくとも一つの結晶化誘導パターンを備える層間絶縁膜と、前記コンタクトホールを通してソース／ドレイン領域と電気的に連結するソース／ドレイン電極とを含み、前記結晶化誘導パターンは、前記ソース／ドレイン領域と前記ソース／ドレイン電極が電気的に連結することに寄与しないことを特徴とする。
【００２１】
また、前記結晶化誘導パターンは、前記コンタクトホールと、前記チャンネル領域との間に形成されることを特徴とする。更に、前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅より大きいことを特徴とする。また、前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする。
【００２２】
また、本発明に係る金属誘導側面結晶化方法を用いた薄膜トランジスタは、絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、前記活性層を含む前記絶縁基板の上面に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜及びゲート電極の上方に形成され、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホールと、少なくとも一つの結晶化誘導パターンを備える層間絶縁膜と、前記コンタクトホールを通してソース／ドレイン領域と電気的に連結するソース／ドレイン電極と、前記結晶化誘導パターン内に形成された保護金属膜とを含み、前記結晶化誘導パターン及び前記保護金属膜は、前記ソース／ドレイン領域と前記ソース／ドレイン電極が電気的に連結することに寄与しないことを特徴とする。
【００２３】
また、前記結晶化誘導パターンは、前記コンタクトホールと、前記チャンネル領域との間に形成されることを特徴とする。更に、前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅より大きいことを特徴とする。また、前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする。
【００２４】
更に、前記保護金属膜は、前記活性層中の、前記結晶化誘導パターンによって露出する領域を保護することを特徴とする。また、前記保護金属膜は、前記ソース／ドレイン電極と同一の物質からなることを特徴とする。
【００２５】
また、本発明に係る金属誘導側面結晶化方法を用いた薄膜トランジスタの製造方法は、絶縁基板上に非晶質シリコンからなる活性層を形成するステップと、前記活性層を含む前記絶縁基板の上面にゲート絶縁膜を形成し、且つ、該ゲート絶縁膜上にゲート電極を形成するステップと、前記活性層に所定の不純物を注入してソース／ドレイン領域を形成するステップと、前記ゲート絶縁膜及びゲート電極の上方に、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホール及び少なくとも一つの結晶化誘導パターンを備える層間絶縁膜を形成するステップと、前記絶縁基板全面に、結晶化誘導金属膜を蒸着するステップと、ＭＩＬＣ（Metal Induced Lateral Crystallization)方法を用いて、前記非晶質シリコンの活性層を多結晶シリコンの活性層として結晶化するステップと、前記コンタクトホールを通して、ソース／ドレイン領域と電気的に連結するソース／ドレイン電極を形成するステップと、を含み、前記結晶化誘導パターンは、前記ソース／ドレイン領域と前記ソース／ドレイン電極とが電気的に連結することに寄与しないことを特徴とする。
【００２６】
また、前記結晶化誘導金属膜は、５０オングストローム以上の厚さを有することを特徴とする。更に、前記結晶化誘導金属膜は、２００オングストローム以上の厚さを有することを特徴とする。また、前記結晶化誘導金属膜は、ニッケル（Ｎｉ）からなることを特徴とする。更に、前記結晶化誘導パターンは、前記コンタクトホールと前記チャンネル領域との間に存在することを特徴とする。
【００２７】
また、前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅よりも大きいことを特徴とする。更に、前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする。
【００２８】
また、前記結晶化誘導パターン内に保護金属膜を更に含むことを特徴とする。更に、前記保護金属膜は、前記ソース／ドレイン電極と同一の物質からなり、前記ソース／ドレイン電極形成時に前記活性層中の、前記結晶化誘導パターンによって露出される領域を保護することを特徴とする。
【発明の効果】
【００２９】
本発明によれば、結晶化誘導金属膜が蒸着される結晶化誘導パターンを別途に形成してＭＩＬＣ結晶化工程を行うことによって、ＭＩＬＣ結晶化速度の不均一及び成長速度低下といった従来の問題を解決することができる。従って、均一な特性を持つ薄膜トランジスタ及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【００３０】
以下、添付の図面を参照して本発明の実施例を説明する。
【００３１】
＜第１の実施形態＞
図１〜図５は、本発明の第１の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタの製造方法を説明するための工程断面図である。
【００３２】
本発明の第１の実施形態に係る薄膜トランジスタは、図５に示すように、ソース／ドレイン領域３２１、３２５及びチャンネル領域３２３を備える活性層３２０と、ゲート絶縁膜３３０上に形成されたゲート電極３４０と、ソース／ドレイン領域３２１、３２５それぞれの一部分を露出させるコンタクトホール３５１、３５５及び少なくとも一つの結晶化誘導パターン３５７を備える層間絶縁膜３５０と、コンタクトホール３５１、３５５を通してソース／ドレイン領域３２１、３２５と電気的に連結するソース／ドレイン電極３７１、３７５を備えて構成される。この際、結晶化誘導パターン３５７は、ソース／ドレイン領域３２１、３２５とソース／ドレイン電極３７１、３７５が電気的に連結することに寄与しない。
【００３３】
図１を参照すれば、絶縁基板３００上に絶縁基板３００から金属イオンなどの不純物が拡散されて多結晶シリコンの活性層に浸透されることを防止するためのバッファー層３１０を形成する。
【００３４】
次に、バッファー層３１０上に、非晶質シリコンを蒸着し、パターニングして非晶質シリコンからなる活性層３２０を形成する。
【００３５】
図２を参照すれば、活性層３２０を備える絶縁基板３００の上面にゲート絶縁膜３３０とゲート電極物質を順次形成し、このゲート電極物質をパターニングしてゲート電極３４０を形成する。
【００３６】
次いで、ゲート電極３４０を形成した後、このゲート電極３４０をマスクとして所定の不純物を注入し、活性層３２０にソース／ドレイン領域３２１、３２５を形成する。この際、ソース／ドレイン領域間の領域（符号３２３に示す領域）は、チャンネル領域として作用する。
【００３７】
図３を参照すれば、ゲート電極３４０を備える絶縁基板３００上に、層間絶縁膜３５０を蒸着してパターニングし、ソース／ドレイン領域３２１、３２５の一部分を露出させるコンタクトホール３５１、３５５を形成する。
【００３８】
この際、ソース／ドレイン領域３２１、３２５の一部分を露出させるコンタクトホール３５１、３５５を形成すると共に、ＭＩＬＣ結晶化誘導金属を蒸着するためのパターン３５７（以下「結晶化誘導パターン」と称する）を形成する。
【００３９】
この結晶化誘導パターン３５７は、コンタクトホール３５１、３５５とチャンネル領域３２３の間に形成することが望ましい。
【００４０】
即ち、結晶化誘導パターン３５７でＭＩＬＣ結晶が成長してチャンネル領域３２３まで成長する距離は、結晶化誘導パターン３５７が存在しない場合にコンタクトホール３５１、３５５でＭＩＬＣ結晶が成長してチャンネル領域３２３まで成長する距離より短いことが望ましい。
【００４１】
また、結晶化誘導パターン３５７によって活性層３２０が露出される部分の幅は、一つのコンタクトホール３５１，３５５によって活性層３２０が露出される部分の幅より大きいことが望ましく、より望ましくは、チャンネル領域３２３の幅と同じことが望ましい。これは結晶化誘導パターン３５７によって活性層３２０が露出される部分の幅が大きいほど、ＭＩＬＣ結晶化の均一性が増加するためである。
【００４２】
図４を参照すれば、コンタクトホール３５１、３５５及び結晶化誘導パターン３５７を形成した後、絶縁基板３００上にニッケル（Ｎｉ）などの結晶化誘導金属膜３６０を蒸着する。
【００４３】
この際、結晶化誘導金属膜３６０は、非晶質シリコンからなる活性層３２０と反応してシリサイド（シリコンと金属の化合物）を形成するようになって、層間絶縁膜３５０上に形成された結晶化誘導金属は、層間絶縁膜３５０と反応しない。
【００４４】
また、結晶化誘導金属膜３６０は、結晶化誘導パターン３５７に均一に塗布するために、５０オングストローム以上で蒸着することが望ましく、より望ましくは、結晶化誘導金属膜３６０は、２００オングストローム以上で蒸着することが望ましい。これは、従来の結晶化誘導金属膜３６０を原子層単位で形成する場合に、結晶化誘導金属膜の不均一な塗布によってＭＩＬＣ結晶化の不均一が発生するので、これを防止するためである。
【００４５】
結晶化誘導金属膜３６０を蒸着した後、炉で熱処理して、活性層３２０の非晶質シリコンを多結晶シリコンとして結晶化する。
【００４６】
この際、コンタクトホール３５１、３５５及び結晶化誘導パターン３５７によって露出された活性層上に蒸着された結晶化誘導金属膜３６０の下部活性層領域３２１ａ、３２５ａは、ＭＩＣ方法によって結晶化され、その以外の活性層領域３２１ｂ、３２５ｂは、ＭＩＬＣ方法により結晶化される。
【００４７】
図５を参照すれば、残留した結晶化誘導金属膜３６０を除去し、絶縁基板３００上に所定の導電物質を蒸着してパターニングし、ソース／ドレイン電極３７１、３７５を形成して平板表示装置用薄膜トランジスタを形成する。
【００４８】
この際、結晶化誘導パターン３５７内に蒸着される導電物質は、パターニング時にエッチングされて除去される。
【００４９】
即ち、ソース／ドレイン電極３７１、３７５は、コンタクトホール３５１、３５５を通して活性層のソース／ドレイン領域３２１、３２５と電気的に連結し、結晶化誘導パターン３５７を通しては電気的に連結しない。
【００５０】
以後には、図示を省略するが、一般的な平板表示装置の製造方法を行い平板表示装置を形成することができる。
【００５１】
前述のような工程を通して形成された薄膜トランジスタは、結晶化誘導パターン３５７を通して、ＭＩＬＣ方法を採用することにより、ＭＩＬＣ結晶化速度の不均一及び成長速度低下などの問題を解決することができる。従って、活性層３２０のチャンネル領域３２３を效果的に結晶化させ、またチャンネル領域３２３の結晶化の均一性を向上させることができる。
【００５２】
＜第２の実施形態＞
図６は、本発明の第２の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタを説明するための断面図である。
【００５３】
本発明の第２の実施形態に係る薄膜トランジスタは、前述した第１の実施形態に係る薄膜トランジスタと構造的に類似する。但し、結晶化誘導パターン４５７内にソース／ドレイン電極４７１、４７５物質が残留する構造となっている点でのみ相違する。
【００５４】
即ち、第１の実施形態と同様に、ソース／ドレイン領域４２１、４２５及びチャンネル領域４２３を備える活性層４２０、ゲート電極４４０、コンタクトホール４５１、４５５及び結晶化誘導パターン４５７を備える。そして、層間絶縁膜４５０を形成した後、活性層４２０をＭＩＬＣ方法により、多結晶シリコンとして結晶化した後、所定の導電物質を蒸着してパターニングし、ソース／ドレイン電極４７１、４７５を形成する。この際、結晶化誘導パターン４５７内の導電物質を一括エッチングして除去せずに、一部分を残留させて保護金属膜４７７を形成する。
【００５５】
保護金属膜４７７を形成する理由は、第１の実施形態に係る薄膜トランジスタにおいて、ソース／ドレイン電極４７１、４７５の形成のためのエッチング時に結晶化誘導パターン内の導電物質を一括してエッチングする場合に、活性層中の、結晶化誘導パターン４５７によって露出された領域がエッチングによる損傷を受けることができるためである。即ち、一括したエッチングによる活性層の損傷を防止するために、所定の導電物質を残留させて保護金属膜４７７を形成するものである。
【００５６】
また、保護金属膜４７７は、結晶化誘導パターン４５７と同様に、ソース／ドレイン領域４２１、４２５とソース／ドレイン電極４７１、４７５が電気的に連結することに寄与しないことが望ましい。
【００５７】
以後、図示を省略するが、一般的な平板表示装置の製造方法を行い、平板表示装置を形成することができる。
【００５８】
一方、図７〜図１１は、本発明の実施形態に係る結晶化誘導パターンが形成された薄膜トランジスタの平面構造を、活性層及びゲート電極に限定して示す説明図である。
【００５９】
図７〜図１１を参照すれば、結晶化誘導パターン５２０は、活性層５００のソース／ドレイン領域Ｓ／Ｄの一部分を露出させるコンタクトホール５１０とゲート電極５３０の下部に形成されるチャンネル領域Ｃ間に位置して多様な形状で形成される。
【００６０】
即ち、結晶化誘導パターン５２０でＭＩＬＣ結晶が成長してチャンネル領域Ｃまで成長する距離は、結晶化誘導パターン５２０が存在しない場合に、コンタクトホール５１０でＭＩＬＣ結晶が成長してチャンネル領域Ｃまで成長する距離より短いことが望ましい。
【００６１】
結晶化誘導パターン５２０によって活性層５００が露出される部分の幅は、一つのコンタクトホール５１０によって活性層５００が露出される部分の幅より大きいことが望ましい。より望ましくは、結晶化誘導パターン５２０によって露出される部分の幅が、チャンネル領域Ｃの幅と同じことが望ましい。
【００６２】
また、結晶化誘導パターン５２０は、ソース／ドレイン領域Ｓ／Ｄ各々に少なくとも一つ以上形成されることが望ましい。
【００６３】
以上、本発明を、好適な実施形態を参照して説明したが、該当技術分野の熟練された当業者は、特許請求範囲に記載された本発明の思想及び領域から外れない範囲内で、本発明を多様に修正及び変更させることができることが分かる。
【産業上の利用可能性】
【００６４】
特性が均一な薄膜トランジスタを提供する上で有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタの製造方法を説明するための、第１の工程断面図である。
【図２】本発明の第１の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタの製造方法を説明するための、第２の工程断面図である。
【図３】本発明の第１の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタの製造方法を説明するための、第３の工程断面図である。
【図４】本発明の第１の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタの製造方法を説明するための、第４の工程断面図である。
【図５】本発明の第１の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタの製造方法を説明するための、第５の工程断面図である。
【図６】本発明の第２の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタの断面図である。
【図７】本発明の実施形態に係る結晶化誘導パターンが形成された薄膜トランジスタの平面構造の第１の例を、活性層及びゲート電極に限定して示した説明図である。
【図８】本発明の実施形態に係る結晶化誘導パターンが形成された薄膜トランジスタの平面構造の第２の例を、活性層及びゲート電極に限定して示した説明図である。
【図９】本発明の実施形態に係る結晶化誘導パターンが形成された薄膜トランジスタの平面構造の第３の例を、活性層及びゲート電極に限定して示した説明図である。
【図１０】本発明の実施形態に係る結晶化誘導パターンが形成された薄膜トランジスタの平面構造の第４の例を、活性層及びゲート電極に限定して示した説明図である。
【図１１】本発明の実施形態に係る結晶化誘導パターンが形成された薄膜トランジスタの平面構造の第５の例を、活性層及びゲート電極に限定して示した説明図である。
【図１２】薄膜トランジスタ平面構造を、活性層及びゲート電極に限定して示した説明図である。
【図１３】従来における薄膜トランジスタの製造方法を説明するための、第１の工程断面図である。
【図１４】従来における薄膜トランジスタの製造方法を説明するための、第２の工程断面図である。
【図１５】従来における薄膜トランジスタの製造方法を説明するための、第３の工程断面図である。
【図１６】従来における薄膜トランジスタの製造方法を説明するための、第４の工程断面図である。
【符号の説明】
【００６６】
１１０，２２０  活性層
１２０，２４０  ゲート電極
１３０，２５１，２５５  コンタクトホール
２００  絶縁基板
２１０  バッファー層
２２１  ソース領域
２２３  チャンネル領域
２２５  ドレイン領域
２３０  ゲート絶縁膜
２５０  層間絶縁膜
２６０  結晶化誘導金属膜
２７１  ソース電極
２７５  ドレイン電極
３００，４００  絶縁基板
３１０，４１０  バッファー層
３２０，４２０，５００  活性層
３２１，４２１  ソース領域
３２３，４２３  チャネル領域
３２５，４２５  ドレイン領域
３３０，４３０  ゲート絶縁膜
３４０，４４０，５３０  ゲート電極
３５０，４５０  層間絶縁膜
３５１，３５５，４５１，４５５，５１０  コンタクトホール
３５７，４５７，５２０  結晶化誘導パターン
３６０  結晶化誘導金属膜
３７１，４７１，４７１，４７５  ソース電極
３７５，４７５  ドレイン電極
４７７  保護金属膜
【図１】
2005159305.tif 000003
【図２】
2005159305.tif 000004
【図３】
2005159305.tif 000005
【図４】
2005159305.tif 000006
【図５】
2005159305.tif 000007
【図６】
2005159305.tif 000008
【図７】
2005159305.tif 000009
【図８】
2005159305.tif 000010
【図９】
2005159305.tif 000011
【図１０】
2005159305.tif 000012
【図１１】
2005159305.tif 000013
【図１２】
2005159305.tif 000014
【図１３】
2005159305.tif 000015
【図１４】
2005159305.tif 000016
【図１５】
2005159305.tif 000017
【図１６】
2005159305.tif 000018