(57)【要約】  【課題】複数のメモリアクセス命令に対しての応答時間を小規模なメモリを用いて保証できるデータ処理システムを提供する。  【解決手段】  下り用分配装置１１および上り用分配装置１２の各々が、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２との間の所定のデータ量（例えば、３２８フレーム分）の伝送データ（フレームデータ）の授受を１ＴＳ内で行う。また、下り用分配装置１１および上り用分配装置１２の各々は、個々（単数）のプロセッサＰ＿１〜８との間の上記伝送データの授受を、当該授受が完了するタイミングをプロセッサＰ＿１〜８の相互間で１ＴＳずつずらしてそれぞれ８ＴＳ内に行う。【選択図】  図２
2005078350.tif 000002
【特許請求の範囲】
【請求項１】
複数の処理装置と、
所定のデータ量のデータを第１の時間でアクセスする記憶装置と、
前記処理装置および前記記憶装置とデータ授受を行う制御装置と
を有し、
前記制御装置は、前記記憶装置との間の前記所定のデータ量の伝送データの授受を第１の時間で行い、前記処理装置との間の前記伝送データの授受を、当該授受が完了するタイミングを前記複数の処理装置の相互間で前記第１の時間ずつずらして、前記第１の時間より長い第２の時間で行う
データ処理システム。
【請求項２】
前記制御装置は、単数の前記処理装置から前記第２の時間で入力した前記伝送データを、前記第１の時間で前記記憶装置に対して出力する
請求項１に記載のデータ処理システム。
【請求項３】
前記制御装置は、前記複数の処理装置から受信した複数の前記伝送データを、前記複数の処理装置の数と同じ数の前記第１の時間のそれぞれで順に前記記憶装置に書き込む
請求項２に記載のデータ処理システム。
【請求項４】
前記処理装置は、前記第２の時間で前記伝送データを前記制御装置に出力した後に、当該伝送データを前記記憶装置に書き込むことを指示する書き込み命令を前記制御装置に出力する
請求項１に記載のデータ処理システム。
【請求項５】
前記処理装置は、読み出し命令を前記制御装置に出力してから、当該読み出し命令に応じて前記記憶装置から前記伝送データが読み出されるタイミングと、前記書き込み命令を前記制御装置に出力してから、当該書き込み命令に応じて前記記憶装置に前記伝送データが書き込まれるタイミングとを一致させるタイミングで、前記書き込み命令を前記制御装置に出力する
請求項４に記載のデータ処理システム。
【請求項６】
前記記憶装置は、前記読み出されるタイミングから所定時間経過後に読み出しのステータスデータを前記制御装置に出力し、前記書き込まれるタイミングから前記所定時間経過後に書き込みのステータスデータを前記制御装置に出力し、
前記制御装置は、前記記憶装置から入力した前記ステータスデータをスルーして前記処理装置に出力する
請求項５に記載のデータ処理システム。
【請求項７】
前記制御装置は、前記第１の時間で前記記憶装置から入力した前記伝送データを、前記第２の時間で単数の前記処理装置に出力する
請求項１に記載のデータ処理システム。
【請求項８】
前記記憶装置は、複数の記憶手段を有し、
前記処理装置は、前記複数の記憶手段の各々が前記所定のデータ量のうち各記憶手段に対応するデータ量のデータを前記第１の時間でアクセス可能である場合に、前記複数の記憶手段のそれぞれに対応してアクセス命令を含む単数の第１の命令を、前記第２の時間間隔で前記制御装置に出力し、
前記制御装置は、前記処理装置から入力した前記第１の命令を基に、前記複数の記憶手段のそれぞれに対応する第２の命令を生成し、当該第２の命令をそれに対応する前記記憶手段に出力する
請求項１に記載のデータ処理システム。
【請求項９】
前記処理装置は、複数の命令を並列に入力し、当該複数の命令のうち所定の数の複数の命令に係わる前記伝送データを第２の時間で前記制御装置との間で授受する
請求項１に記載のデータ処理システム。
【請求項１０】
複数の処理装置と、所定のデータ量のデータを第１の時間でアクセスする記憶装置と、前記処理装置および前記記憶装置とデータ授受を行う制御装置と用いた通信方法であって、
前記制御装置が、前記記憶装置との間の前記所定のデータ量の伝送データの授受を第１の時間で行う第１の工程と、
前記制御装置が、前記処理装置との間の前記伝送データの授受を、当該授受が完了するタイミングを前記複数の処理装置の相互間で前記第１の時間ずつずらして、前記第１の時間より長い第２の時間で行う第２の工程と
を有するデータ処理方法。
【請求項１１】
複数の処理装置とデータ授受を行う第１のインタフェースと、
所定のデータ量のデータを第１の時間でアクセスする記憶装置とデータ授受を行う第２のインタフェースと、
前記記憶装置との間の前記所定のデータ量の伝送データの授受を第１の時間で前記第２のインタフェースを介して行い、前記処理装置との間の前記伝送データの授受を、当該授受が完了するタイミングを前記複数の処理装置の相互間で前記第１の時間ずつずらして、前記第１の時間より長い第２の時間で前記第１のインタフェースを介して行う処理手段と
を有するデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリに対して複数のアクセスを行うデータ処理システム、その方法およびデータ処理装置に関する。
【背景技術】
【０００２】
例えば、複数のプロセッサがメモリにアクセスするシステムでは、プロセッサおよびメモリが有するポート数、並びにバスのデータ転送レートなどの観点から、複数のプロセッサとメモリとの間に制御装置を設ける場合がある。
このようなシステムでは、プロセッサによるメモリへのアクセスは、上記制御装置を介して行われる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上述したシステムでは、所定の時間（例えば１タイムスロットＴＳ）内に制御装置がメモリに対してアクセス可能なデータ量のデータを制御装置と個々（単数）のプロセッサとの間で伝送するのに上記１ＴＳ以上の時間（例えば８ＴＳ）を要し、制御装置が１個のプロセッサとの間で８ＴＳで伝送するデータ全体についてのメモリアクセスを同じ１ＴＳで行う場合に、制御装置がメモリへの効率的なアクセスを実現することは容易ではない。なお、１タイムスロットＴＳは、４フレーム分の時間（例えば１３３ｍｓ）である。
すなわち、複数のプロセッサが、例えば、非同期でメモリアクセス命令および書き込みデータを制御装置に出力すると、メモリに対して上記１ＴＳでアクセス可能なデータ量のデータを各プロセッサから制御装置が入力する処理を完了するタイミングが、各プロセッサ間で不規則になり、制御装置がメモリにアクセスできないタイミングが生じ、システムの効率を低下させてしまうという問題がある。
また、制御装置が、一時的に保持するデータのデータ量が非常に大きくなり、大規模なメモリを必要とするという問題もある。
上述したシステムでは、例えばビデオやオーディオに関する編集操作などに応じて各プロセッサがメモリに対して複数のアクセス命令を出す場合に、各アクセス命令に対してある程度短い応答時間を保証したいという要請もあるが、上述したようにシステムの効率が低下するとその要請に応えられない。
【０００４】
本発明は、上述した背景技術に鑑みてなされ、複数のメモリアクセス命令に対しての応答時間を小規模なメモリを用いて保証でき、しかもその応答時間を短縮できるデータ処理システム、その方法およびデータ処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
第１の発明のデータ処理システムは、複数の処理装置と、所定のデータ量のデータを第１の時間でアクセスする記憶装置と、前記処理装置および前記記憶装置とデータ授受を行う制御装置とを有し、前記制御装置は、前記記憶装置との間の前記所定のデータ量の伝送データの授受を第１の時間で行い、前記処理装置との間の前記伝送データの授受を、当該授受が完了するタイミングを前記複数の処理装置の相互間で前記第１の時間ずつずらして、前記第１の時間より長い第２の時間で行う。
【０００６】
第１の発明のデータ処理システムの作用は以下のようになる。
制御装置が、前記記憶装置との間の前記所定のデータ量の伝送データの授受を第１の時間で行う。
また、制御装置が、前記処理装置との間の前記伝送データの授受を、当該授受が完了するタイミングを前記複数の処理装置の相互間で前記第１の時間ずつずらして、前記第１の時間より長い第２の時間で行う。
【０００７】
第２の発明のデータ処理方法は、複数の処理装置と、所定のデータ量のデータを第１の時間でアクセスする記憶装置と、前記処理装置および前記記憶装置とデータ授受を行う制御装置と用いた通信方法であって、前記制御装置が、前記記憶装置との間の前記所定のデータ量の伝送データの授受を第１の時間で行う第１の工程と、前記制御装置が、前記処理装置との間の前記伝送データの授受を、当該授受が完了するタイミングを前記複数の処理装置の相互間で前記第１の時間ずつずらして、前記第１の時間より長い第２の時間で行う第２の工程とを有する。
【０００８】
第３の発明のデータ処理装置は、複数の処理装置とデータ授受を行う第１のインタフェースと、所定のデータ量のデータを第１の時間でアクセスする記憶装置とデータ授受を行う第２のインタフェースと、前記記憶装置との間の前記所定のデータ量の伝送データの授受を第１の時間で前記第２のインタフェースを介して行い、前記処理装置との間の前記伝送データの授受を、当該授受が完了するタイミングを前記複数の処理装置の相互間で前記第１の時間ずつずらして、前記第１の時間より長い第２の時間で前記第１のインタフェースを介して行う処理手段とを有する。
【０００９】
第３の発明のデータ処理装置の作用は以下のようにあなる。
処理手段が、前記記憶装置との間の前記所定のデータ量の伝送データの授受を第１の時間で前記第２のインタフェースを介して行う。
また、処理手段が、前記処理装置との間の前記伝送データの授受を、当該授受が完了するタイミングを前記複数の処理装置の相互間で前記第１の時間ずつずらして、前記第１の時間より長い第２の時間で前記第１のインタフェースを介して行う。
【発明の効果】
【００１０】
処理装置に対しての応答時間を保証でき、しかもその応答時間を短縮できるデータ処理システム、その方法およびデータ処理装置を提供できる。
また、小さいな記憶容量のメモリを用いて実現できるデータ処理システム、その方法およびデータ処理装置を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、図１〜図１７を参照して本発明の実施形態に係わるサーバシステム１について説明する。
先ず、本発明の各請求項の構成要素と、本実施形態の構成要素との対応関係を説明する。
図２に示すコンピュータＰ＿１〜８の各々が本発明の処理装置に対応し、下り用分配装置１１および上り用分配装置１２が第１の本発明の制御装置または第３の発明のデータ処理装置に対応し、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２が本発明の記憶装置に対応している。
また、図１２に示すインタフェースＩＦ＿Ｄ１＿１１〜１８または図１５に示すインタフェースＩＤ＿Ｄ１＿２１〜２８が第３の発明の第１のインタフェースに対応している。
図１２に示すインタフェースＩＦ＿Ｄ２＿１〜９または図１５に示すインタフェースＩＦ＿Ｄ２＿１１〜１９が第３の発明の第２のインタフェースに対応している。
図１２に示す処理回路５１または図１５に示す処理回路６１が第３の発明の処理手段に対応している。
また、３２８フレーム分の書き込みデータＷＤおよび読み出しデータＲＤが本発明の所定のデータ量の伝送データに対応している。
１ＴＳ(Time Slot) が本発明の第１の時間に対応し、８ＴＳが本発明の第２の時間に対応している。
また、ステータスデータＳＴＡＴＵＳが本発明のステータスデータに対応している。
【００１２】
サーバシステム１の概要を以下に示す。
サーバシステム１は、例えば、図２に示す下り用分配装置１１および上り用分配装置１２の各々が、図７（Ｂ）および図１０（Ｄ）に示すように、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２との間の所定のデータ量（例えば、３２８フレーム分）の伝送データ（フレームデータ）の授受を１ＴＳ内で行う。
また、下り用分配装置１１および上り用分配装置１２の各々は、図７（Ａ）および図１０（Ｅ）に示すように、個々（単数）のコンピュータＰ＿１〜８との間の上記伝送データの授受を、当該授受が完了するタイミングをコンピュータＰ＿１〜８の相互間で１ＴＳずつずらしてそれぞれ８ＴＳで行う。
【００１３】
以下、本実施形態のサーバシステム１について詳細に説明する。
図１は、本発明の実施形態に係わるサーバシステム１の全体構成図である。
図１に示すように、サーバシステム１は、例えば、８０台（チャンネル）の端末装置３＿１〜８０（端末装置３）と、サーバ５とを有する。
サーバシステム１では、端末装置３＿１〜８０が、サーバ５を共用する。端末装置３＿１〜８０の各々は、サーバ５へのビデオデータおよびオーディオデータの書き込み、並びにサーバ５からのビデオデータおよびオーディオデータの読み出しを行う。
【００１４】
〔端末装置３＿１〜８０〕
端末装置３＿１〜８０は、ビデオデータおよびオーディオデータを記憶するサーバ５を利用して、編集や再生などの種々の処理を行う。
端末装置３＿１〜８０は、サーバ５に対してビデオデータおよびオーディオデータのアクセスを指示する命令（コマンド）ＣＯＭ１＿１〜８０（ＣＯＭ１）をそれぞれサーバ５に出力する。
【００１５】
〔サーバ５〕
図２〜図４は図１に示すサーバ５の構成図であり、図３は図２に示す下り用分配装置１１とコンピュータおよびＲＡＩＤとの接続関係を説明するための図、図４は図２に示す上り用分配装置１２とコンピュータおよびＲＡＩＤ(Redundant Arrays of Inexpensive Disks) との接続関係を説明するための図である。
図２に示すように、サーバ５は、例えば、８個のコンピュータＰ＿１〜８（Ｐ）と、下り用分配装置１１、上り用分配装置１２、オーディオ用の４個のＲＡＩＤ＿Ａ１〜Ａ４５（ＲＡＩＤ）、並びにビデオ用の３２個のＲＡＩＤ＿Ｖ１〜Ｖ３２（ＲＡＩＤ）を有する。
図２に示すように、コンピュータＰ＿１〜８の各々は、例えば、１０個の端末装置３（３＿１〜８０）に接続され、これらの１０個の端末装置３から１０個（１０チャンネル分）の命令ＣＯＭ１を入力する。
また、図３および図４に示すように、コンピュータＰ＿１〜８の各々は、８本の下り用のバスＢＵＳ＿Ｄ１を介して下り用分配装置１１に接続され、８本の上り用のバスＢＵＳ＿Ｕ１とを介して上り用分配装置１２に接続されている。
すなわち、コンピュータＰ＿１〜８と下り用分配装置１１とは合計６４本の下り用のバスＢＵＳ＿Ｄ１＿１〜６４を介して接続され、コンピュータＰ＿１〜８と上り用分配装置１２とは合計６４本の上り用のバスＢＵＳ＿Ｕ１＿１〜６４を介して接続されている。
【００１６】
下り用分配装置１１とＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２は、合計７２本の下り用のバスＢＵＳ＿Ｄ２＿１〜７２を介して接続されている。
上り用分配装置１２とＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２は、合計７２本の上り用のバスＢＵＳ＿Ｕ２＿１〜７２を介して接続されている。
【００１７】
サーバ５は、単数のコンピュータＰからＲＡＩＤへの書き込み動作を行う場合に、６４本のバスＢＵＳ＿Ｄ１＿１〜６４を介して、８ＴＳ間に２チャンネル分の書き込みデータである３２８フレームをコンピュータＰから下り用分配装置１１に転送した後、１ＴＳ間に７２本のバスＢＵＳ＿Ｄ２＿１〜７２を介して当該書き込みデータをＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に転送する（書き込む）。
本実施形態において、１ＴＳ（タイムスロット）は、４フレーム分の時間、例えば、約１３３ｍｓである。
上記書き込み動作において、８台のコンピュータＰ＿１〜Ｐ＿８の相互間で、上記８ＴＳの期間を１ＴＳずつずらすことで、８台のコンピュータＰ＿１〜Ｐ８の各々から入力した上記書き込みデータ（３２８フレーム）を連続した８ＴＳの間にＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に順に転送できる。
ここで、１ＴＳ間に下り用分配装置１１からＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に転送される書き込みデータは、２チャンネル分の３２８フレームであるため、８０チャンネル分の書き込みデータを下り用分配装置１１からＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に転送するには４０（＝８０／２）ＴＳを要する。すなわち、１周４０ＴＳとなる。
【００１８】
一方、サーバ５は、単数のコンピュータＰのＲＡＩＤからの読み出し動作において、例えば、１ＴＳ間に７２本のバスＢＵＳ＿Ｕ２＿１〜７２を介して２チャンネル分の読み出しデータである３２８フレームをＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２から上り用分配装置１２に転送する。その後、上り用分配装置１２は、８ＴＳ間に上記３２８フレームを６４本のバスＢＵＳ＿Ｕ１＿１〜６４を介してコンピュータＰに転送する。
８台のコンピュータＰ＿１〜８の相互間で、上記３２８フレームのＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２からの読み出し動作を連続して行う。
ここで、１ＴＳ間にＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２から上り用分配装置１２に転送される読み出しデータは、２チャンネル分の３２８フレームであるため、８０チャンネル分の読み出しデータをＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２から上り用分配装置１２に転送するには４０（＝８０／２）ＴＳを要する。すなわち、１周４０ＴＳとなる。
ここで、サーバ５では、図２〜図４に示すように、コンピュータＰ＿１〜Ｐ８とＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２との間で、書き込み経路と読み出し経路とを独立して設けているため、書き込みおよび読み出しのいずれについても、８０チャンネルについて１周４０ＴＳを実現できる。すなわち、８０チャンネルの全てについて、４０ＴＳで１回の書き込み動作と１回の読み出し動作とが応答時間として保証される。
【００１９】
本実施形態では、コンピュータＰ＿１〜８の各々が下り８ポート、上り８ポートを有し、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２の各々が下り２ポート、上り２ポートを有している。
サーバ５では、コンピュータＰ＿１〜８と下り用分配装置１１との間の転送レート、下り用分配装置１１とＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２との間の転送レート、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２と上り用分配装置１２との間の転送レート、上り用分配装置１２とコンピュータＰ＿１〜８との間の転送レートを十分に確保するために、コンピュータＰ＿１〜８およびＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２の全てのポートを使用する。これを実現するために、例えば、図３に示すように、下り用分配装置１１は、各々が入力８ポート、出力９ポートを持つ８台の分配回路２１＿１〜８を備えている。また、図４に示すように、上り用分配装置１２は、各々が入力９ポート、出力８ポートを持つ８台の分配回路２２＿１〜８を備えている。
すなわち、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２の各々は、異なる２つの分配回路２１からデータを入力し、異なる２つの分配回路２２にデータを出力する。
なお、サーバ５は、例えば、図３に示す分配回路２１＿１〜２１＿８が異なる４つのＲＡＩＤ＿Ｖに接続され、図４に示す分配回路２２＿１〜８が異なる４つのＲＡＩＤ＿Ｖに接続されるように構成してもよい。
【００２０】
以下、サーバ５の各構成要素について説明する。
＜コンピュータＰ＿１〜８０＞
図３に示すように、コンピュータＰ＿１は、８本の下り用のバスＢＵＳ＿Ｄ１＿１〜８を介して下り用分配装置１１と接続され、８本の上り用のバスＢＵＳ＿Ｕ１＿１〜８を介して上り用分配装置１２と接続されている。
コンピュータＰ＿１は、１０個の端末装置３＿１〜１０から命令ＣＯＭ１＿１〜１０（ＣＯＭ１、１０チャンネル分の命令）を入力する。
コンピュータＰ＿１は、命令ＣＯＭ１＿１〜１０を基に生成した書き込み命令ＣＯＭ２＿１〜８（ＣＯＭ２）を、８本のバスＢＵＳ＿Ｄ１＿１〜８のそれぞれを介して下り用分配装置１１に出力する。
また、コンピュータＰ＿１は、書き込み命令ＣＯＭ２を下り用分配装置１１に出力する場合に、同じバスＢＵＳ＿Ｄ１＿１〜８を介して書き込みデータを下り用分配装置１１に出力する。
コンピュータＰ＿１は、命令ＣＯＭ１＿１〜１０を基に生成した読み出し命令ＣＯＭ２＿１〜２＿８（ＣＯＭ２）を、８本のバスＢＵＳ＿Ｕ２＿１〜８のそれぞれを介して上り用分配装置１２に出力する。
また、コンピュータＰ＿１は、バスＢＵＳ＿Ｕ１＿１〜８を介して上り用分配装置１２から、上記読み出し命令ＣＯＭ２に対応して読み出された読み出しデータを入力する。
【００２１】
図５は、図２〜図４に示すコンピュータＰ＿１の構成図である。
図５に示すように、コンピュータＰ＿１は、１０個のインタフェースＣＨ＿ＩＦ＿１〜１０、５個の処理回路１５＿１〜５、下り用の８個のインタフェースＩＦ＿Ｄ１＿１〜８、上り用の８個のインタフェースＩＦ＿Ｕ１＿１〜８を有する。
インタフェースＣＨ＿ＩＦ＿１〜１０は、それぞれ図１および図２に示す端末装置３＿１〜１０との間でデータ入出力を行う。
処理回路１５＿１は、インタフェースＣＨ＿ＩＦ＿１，２を介して入力した命令ＣＯＭ１＿１，２を解釈し、命令ＣＯＭ１＿１，２によるアクセス対象となるＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２を特定し、新たな命令ＣＯＭ２を生成し、これをアクセス対象となるＲＡＩＤに係わる処理を行う下り用分配装置１１および上り用分配装置１２の分配回路２１＿１〜８，２２＿１〜８に、インタフェースＩＦ＿Ｄ１＿１〜８，ＩＦ＿Ｕ１＿１〜８を介して出力する。
処理回路１５＿２〜５は、インタフェースＣＨ＿ＩＦ＿３，４、ＣＨ＿ＩＦ＿５，６、ＣＨ＿ＩＦ＿７，８およびＣＨ＿ＩＦ＿９，１０を介して入力した命令ＣＯＭ１に対して上述した処理を行う点を除いて、上述した処理回路１５＿１と同じである。
【００２２】
下り用のインタフェースＩＦ＿Ｄ１＿１〜８は、図４に示すバスＢＵＳ＿Ｄ１＿１〜８を介して、下り用分配装置１１の分配回路２１＿１〜２１＿８にそれぞれ接続されている。
上り用の８個のインタフェースＩＦ＿Ｕ１＿１〜８は、図５に示すバスＢＵＳ＿Ｕ１＿１〜８を介して、上り用分配装置１２の分配回路２２＿１〜２２＿８にそれぞれ接続されている。
【００２３】
コンピュータＰ＿２〜Ｐ８は、それぞれ端末装置３＿１１〜２０，３＿２１〜３０，３＿３１〜４０，３＿４１〜５０，３＿５１〜６０，３＿６１〜７０，３＿７１〜８０から、それぞれＣＯＭ１＿１１〜２０，１＿２１〜３０，１＿３１〜４０，１＿４１〜５０，１＿５１〜６０，１＿６１〜７０，１＿７１〜８０を入力する点を除いて、コンピュータＰ＿１と同じである。
【００２４】
以下、図３に示す処理回路１５＿１〜５が生成する命令ＣＯＭ２を説明する。
図６は、図３に示す分配回路１５＿１〜５が生成する命令ＣＯＭ２を説明するための図である。
図６に示すように、命令ＣＯＭ２は、同期データＳＹＮＣ、ヘッダデータＨＥＡＤＥＲ、８個の命令ｃｏｍ１〜８を有する。
この８個の命令ｃｏｍ１〜８は、例えば、図３に示す分配回路２１＿１〜８および図４に示す分配回路２２＿１〜８の各々がアクセスする８台のＲＡＩＤ＿Ｖにそれぞれ対応して規定される。ＲＡＩＤ＿Ａについては、命令ｃｏｍ１〜８を基に、例えば、分配回路２１＿１〜８および図４に示す分配回路２２＿１〜８において自動的に生成される。
ここで、同期データＳＹＮＣは、後段の下り用分配装置１１が命令ＣＯＭ２を特定（抽出）するために用いられる。
ヘッダデータＨＥＡＤＥＲは、例えば、当該命令ＣＯＭ２に続く所定のタイムスロットＴＳで書き込みデータＷＤが伝送されることを示すフラグＤＩを有する。
個々の命令ｃｏｍ１〜８は、図６に示すように、命令コードＯＰ＿ＣＯＤＥ、データ長、制御コードＣＯＮＴおよびＲＡＩＤ指定コードＲＡＩＤ＿Ｉを有する。
命令コードＯＰ＿ＣＯＤＥは、例えば、書き込み命令、読み出し命令、フラグＤ１を通知する命令の何れであるかを示している。
データ長は、例えば、書き込みデータのバイト数を示している。
制御コードＣＯＮＴは、命令コードＯＰ＿ＣＯＤＥで示された命令が、ビデオデータおよびオーディオデータの何れについてのものであるかを示している。
ＲＡＩＤ指定コードＲＡＩＤ＿Ｉは、命令コードＯＰ＿ＣＯＤＥで示された命令によってアクセスされるビデオのＲＡＩＤ＿Ｖ、並びにＲＡＩＤ＿Ｖ内のＨＤＤ(Hard Disk Drive) の番号を示している。
【００２５】
以下、コンピュータＰ＿１が下り用分配装置１１への書き込み命令を出力する場合の動作例を説明する。
図７は、コンピュータＰ＿１が下り用分配装置１１への書き込み命令を出力する場合の動作例を説明するための図である。
図７に示すように、コンピュータＰ＿１は、下り用分配装置１１との間でデータ転送を、８ＴＳに相当するジャンボスロットＪＳを基準として行う。
当該ジャンボスロットＪＳは、例えば、コンピュータＰ＿１〜Ｐ＿８の間で、相互に１ＴＳだけ順にずれるように規定されている。コンピュータＰ＿１〜Ｐ８、下り用分配装置１１および上り用分配装置１２は、所定の同期信号を基に、上記ジャンボスロットＪＳのタイミングを特定する。
【００２６】
図７に示すように、ジャンボスロットＪＳは、８ＴＳに相当する時間を有する。
ここで、図８に示すように、１ＴＳ内に、命令伝送期間ＣＴとデータ伝送期間ＤＴとが規定されている。
命令伝送期間ＣＴでは、コンピュータＰ＿１から下り用分配装置１１に図６に示す命令ＣＯＭ２が転送される。
データ伝送期間ＤＴでは、コンピュータＰ＿１から下り用分配装置１１に書き込みデータが転送される。
なお、後述する読み出し動作では、命令伝送期間ＣＴにおいてコンピュータＰ＿１から上り用分配装置１２に図６に示す命令ＣＯＭ２が転送され、データ伝送期間ＤＴにおいて上り用分配装置１２からコンピュータＰ＿１に読み出しデータが転送される。
【００２７】
図９は、コンピュータＰ＿１の書き込み動作を説明するためのフローチャートである。
ステップＳＴ１：
図５に示すコンピュータＰ＿１の処理回路１５＿１は、例えば、インタフェースＣＨ＿ＩＦ＿１，２を介して端末装置３＿１，３＿２から２チャンネル分の書き込み命令ＣＯＭ１＿１，２、並びに２チャンネル分の書き込みデータＷＤ（３２８フレーム）を入力する。
ステップＳＴ２：
処理回路１５＿１は、書き込み命令ＣＯＭ１＿１，２を基に、書き込み先のＲＡＩＤに対応した分配回路２１＿１〜８のそれぞれに対しての書き込み命令ＣＯＭ２を生成する。  当該書き込み命令ＣＯＭ２には、図６を用いて説明したように、図３に示す分配回路２１＿１〜８の各々がアクセスする８台のＲＡＩＤ＿Ｖにそれぞれ対応して規定された命令ｃｏｍ１〜８が含まれている。また、命令ｃｏｍ１〜８には、アクセス対象となるビデオのＲＡＩＤ＿Ｖ、並びに当該ＲＡＩＤ＿Ｖ内のＨＤＤの番号を示す指定コードＲＡＩＤ＿Ｉが含まれる。
【００２８】
ステップＳＴ３：
処理回路１５＿１は、上記書き込み先のＲＡＩＤに対応したインタフェースＩＦ＿Ｄ１＿１〜８からバスＢＵＳ＿Ｄ１＿１〜８を介して下り用分配装置１１に８ＴＳかけて書き込みデータＷＤを出力する。
具体的には、コンピュータＰ＿１は、例えば、図７（Ａ）に示すように、所定のジャンボスロットＪＳの一つ前の１ＴＳのデータ伝送期間ＤＴに１ＴＳ分の書き込みデータＷＤを下り用分配装置１１に伝送し、続く７ＴＳのデータ伝送期間ＤＴに残りの７ＴＳ分の書き込みデータＷＤを下り用分配装置１１に伝送することで、８ＴＳのデータ伝送期間ＤＴで２チャンネル分の書き込みデータＷＤ（３２８フレーム）を下り用分配装置１１に伝送する。
このとき、処理回路１５＿１は、図６に示すヘッダデータＨＥＡＤＥＲ内の上述したフラグＤＩを書き込みデータＷＤが伝送されることを示すように設定した命令ＣＯＭ２を生成し、上記ジャンボスロットＪＳの最初の１ＴＳの命令伝送期間ＣＴにおいて、当該命令ＣＯＭ２を書き込み先のＲＡＩＤに対応したインタフェースＩＦ＿Ｄ１＿１〜８からバスＢＵＳ＿Ｄ１＿１〜８を介して下り用分配装置１１に出力する。
また、処理回路１５＿１は、図８に示すように、フレームデータ毎に配置して書き込みデータＷＤを下り用分配装置１１に伝送する。すなわち、処理回路１５＿１は、データ伝送期間ＤＴ内で、オーディオデータＡとビデオデータＶとが交互に位置するように配置する。処理回路１５＿１は、１ＴＳのデータ伝送期間ＤＴに、４１フレーム分の書き込みデータＷＤを配置可能である。処理回路１５＿１は、例えば、８ＴＳ分のデータ伝送期間ＤＴを用いて複数のフレームデータを伝送する際に、オーディオデータＡとビデオデータＶとを最初の１ＴＳから順に詰めて配置して伝送を行う。この場合に、処理回路１５＿１は、各ＴＳの切れ目がフレームデータの切れ目と一致するように、フレームデータを８ＴＳ分のデータ伝送期間ＤＴに配置して伝送を行う。
【００２９】
ステップＳＴ４：
処理回路１５＿１は、図７（Ａ）に示すように、上記ジャンボスロットＪＳの次のジャンボスロットＪＳの最初の１ＴＳのデータ伝送期間ＤＴで、書き込み先のＲＡＩＤに対応したインタフェースＩＦ＿Ｄ１＿１〜８からバスＢＵＳ＿Ｄ１＿１〜８を介して下り用分配装置１１に書き込み命令ＣＯＭ２を出力する。
ステップＳＴ５：
処理回路１５＿１は、上記次のジャンボスロットＪＳの３番目の１ＴＳ内の命令伝送時間ＣＴに、下り用分配装置１１から、上記書き込み命令ＣＯＭ２に対応したステータスデータＳＴＡＴＵＳを入力する。
【００３０】
処理回路１５＿２〜１５＿５は、上述した処理回路１５＿１と同じ構成および動作を行う。この場合に、処理回路１５＿１〜５は、重複しなく且つ連続した異なるジャンボスロットＪＳを基準として上記動作を行う。
これにより、コンピュータＰ＿１は、５ＪＳすなわち、４０（＝５×８）ＴＳで端末装置３＿１〜１０の全てからの１０チャンネル分の書き込み命令ＣＯＭ１＿１〜１０に対してＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２へのアクセスを保証できる。
【００３１】
以下、コンピュータＰ＿１が上り用分配装置１２に読み出し命令ＣＯＭ２を出力した場合の動作例を説明する。
図１０は、コンピュータＰ＿１が上り用分配装置１２に読み出し命令ＣＯＭ２を出力した場合の動作例を説明するための図である。
図１０に示すように、コンピュータＰ＿１は、上述したように、上り用分配装置１２との間でデータ転送を、８ＴＳに相当するジャンボスロットＪＳを基準として行う。
また、図８を用いて上述したように、１ＴＳ内に、命令伝送期間ＣＴとデータ伝送期間ＤＴとが規定されている。
命令伝送期間ＣＴでは、コンピュータＰ＿１から上り用分配装置１２に読み出し命令ＣＯＭ２を出力する。
また、データ伝送期間ＤＴでは、コンピュータＰ＿１が、上り用分配装置１２から読み出しデータを入力する。
【００３２】
図１１は、コンピュータＰ＿１の読み出し動作を説明するためのフローチャートである。
ステップＳＴ１１：
図５に示すコンピュータＰ＿１の処理回路１５＿１は、例えば、インタフェースＣＨ＿ＩＦ＿１，２を介して端末装置３＿１，３＿２から読み出し命令ＣＯＭ１＿１，２を入力する。
ステップＳＴ１２：
処理回路１５＿１は、読み出し命令ＣＯＭ１＿１，２を基に、読み出し先のＲＡＩＤに対応した図４に示す分配回路２２＿１〜８のそれぞれに対しての読み出し命令ＣＯＭ２を生成する。
当該読み出し命令ＣＯＭ２には、図６を用いて説明したように、図３に示す分配回路２２＿１〜８の各々がアクセスする８台のＲＡＩＤ＿Ｖにそれぞれ対応して規定された命令ｃｏｍ１〜８が含まれている。また、命令ｃｏｍ１〜８には、アクセス対象となるビデオのＲＡＩＤ＿Ｖ、並びに当該ＲＡＩＤ＿Ｖ内のＨＤＤの番号を示す指定コードＲＡＩＤ＿Ｉが含まれる。
【００３３】
ステップＳＴ１３：
処理回路１５＿１は、図１０（Ａ）に示すように、ジャンボスロットＪＳの先頭の１ＴＳ内の命令伝送期間ＣＴに、読み出し先のＲＡＩＤに対応したインタフェースＩＦ＿Ｕ１＿１〜８からバスＢＵＳ＿Ｕ１＿１〜８を介して上り用分配装置１２に読み出し命令ＣＯＭ２を出力する。
【００３４】
ステップＳＴ１４：
処理回路１５＿１は、上記読み出し命令ＣＯＭ２を出力した１ＴＳが終了してから１ＴＳ空けて次の１ＴＳの命令伝送期間ＣＴに、上り用分配装置１２から読み出しの状態を示すステータスデータＳＴＡＴＵＳを入力する。
また、処理回路１５＿１は、当該１ＴＳを先頭として連続した８ＴＳのデータ伝送期間ＤＴで、読み出し先のＲＡＩＤに対応したインタフェースＩＦ＿Ｕ１＿１〜８からバスＢＵＳ＿Ｕ１＿１〜８を介して上り用分配装置１２から、上記読み出し命令ＣＯＭ２に対応した２チャンネル分のフレームデータである読み出しデータＲＤ（３２８フレーム）を入力する。
ステップＳＴ１５：
処理回路１５＿１は、ステップＳＴ１４で入力した２チャンネル分の読み出しデータＲＤ（３２８フレーム）を、ステップＳＴ１で入力した読み出し命令ＣＯＭ１＿１，２を基に分配して、インタフェースＣＨ＿ＩＦ＿１，２を介して端末装置３＿１，２に出力する。
【００３５】
処理回路１５＿２〜１５＿５は、上述した処理回路１５＿１と同様に読み出し動作を行う。この場合に、処理回路１５＿１〜５は、重複しなく且つ連続した異なるジャンボスロットＪＳを基準として上記読み出し動作を行う。
これにより、コンピュータＰ＿１は、５ＪＳすなわち、４０ＴＳで端末装置３＿１〜１０の全てからの読み出し命令ＣＯＭ１＿１〜１０に対してＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２の読み出し動作を行うことを保証できる。
【００３６】
＜下り用分配装置１１＞
下り用分配装置１１は、図３に示すように、８個の分配回路２１＿１〜８を有する。
分配回路２１＿１は、バスＢＵＳ＿Ｄ２＿１を介してＲＡＩＤ＿Ａ１に接続されている。
また、分配回路２１＿１は、バスＢＵＳ＿Ｄ２＿２〜９を介してそれぞれＲＡＩＤ＿Ｖ１〜Ｖ８に接続されている。
分配回路２１＿２は、バスＢＵＳ＿Ｄ２＿１０を介してＲＡＩＤ＿Ａ１に接続されている。
また、分配回路２１＿２は、バスＢＵＳ＿Ｄ２＿１１〜１８を介してそれぞれＲＡＩＤ＿Ｖ１〜Ｖ８に接続されている。
分配回路２１＿３は、バスＢＵＳ＿Ｄ２＿１９を介してＲＡＩＤ＿Ａ２に接続されている。
また、分配回路２１＿３は、バスＢＵＳ＿Ｄ２＿２０〜２７を介してそれぞれＲＡＩＤ＿Ｖ９〜Ｖ１６に接続されている。
分配回路２１＿４は、バスＢＵＳ＿Ｄ２＿２８を介してＲＡＩＤ＿Ａ２に接続されている。
また、分配回路２１＿４は、バスＢＵＳ＿Ｄ２＿２９〜３６を介してそれぞれＲＡＩＤ＿Ｖ９〜Ｖ１６に接続されている。
また、分配回路２１＿５は、バスＢＵＳ＿Ｄ２＿３７を介してＲＡＩＤ＿Ａ３に接続されている。
また、分配回路２１＿５は、バスＢＵＳ＿Ｄ２＿３８〜４５を介してそれぞれＲＡＩＤ＿Ｖ１７〜Ｖ２４に接続されている。
分配回路２１＿６は、バスＢＵＳ＿Ｄ２＿４６を介してＲＡＩＤ＿Ａ３に接続されている。
また、分配回路２１＿６は、バスＢＵＳ＿Ｄ２＿４７〜５４を介してそれぞれＲＡＩＤ＿Ｖ１７〜Ｖ２４に接続されている。
また、分配回路２１＿７は、バスＢＵＳ＿Ｄ２＿５５を介してＲＡＩＤ＿Ａ４に接続されている。
また、分配回路２１＿７は、バスＢＵＳ＿Ｄ２＿５６〜６３を介してそれぞれＲＡＩＤ＿Ｖ２５〜Ｖ３２に接続されている。
分配回路２１＿８は、バスＢＵＳ＿Ｄ２＿６４を介してＲＡＩＤ＿Ａ４に接続されている。
また、分配回路２１＿８は、バスＢＵＳ＿Ｄ２＿６５〜７２を介してそれぞれＲＡＩＤ＿Ｖ２５〜Ｖ３２に接続されている。
【００３７】
以下、図３に示す分配回路２１＿１について説明する。
図１２は、図３に示す分配回路２１＿１の構成図である。
図１２に示すように、分配回路２１＿１は、例えば、インタフェースＩＦ＿Ｄ１＿１１〜１８、処理回路５１、メモリ５２Ｖ，メモリ５２Ａ、並びにインタフェースＩＦ＿Ｄ２＿１〜９を有する。
インタフェースＩＦ＿Ｄ１＿１１〜１８は、それぞれ図３に示すバスＢＵＳ＿Ｄ１＿１，９，１７，２５，３３，４１，４９，５７に接続されている。
処理回路５１は、インタフェースＩＦ＿Ｄ１＿１１〜１８を介してコンピュータＰ＿１〜８からそれぞれ入力した命令ＣＯＭ２を解釈し、その解釈結果を基に、ＲＡＩＤ＿Ａ１，Ｖ１〜Ｖ８にそれぞれに対する命令ＣＯＭ３を生成し、これらをインタフェースＩＦ＿Ｄ２＿１〜９を介してＲＡＩＤ＿Ａ１，Ｖ１〜Ｖ８にそれぞれ出力する。
具体的には、処理回路５１は、例えば、予めＲＡＩＤ＿Ｖ１〜４内の各ＨＤＤに格納されているビデオデータと当該ビデオデータに対応するＲＡＩＤ＿Ａ１内のＨＤＤとの対応関係を示すデータを保持し、当該データと命令ＣＯＭ２内のｃｏｍ１〜８で指定されたＨＤＤとを基に、ＲＡＩＤ＿Ａ１内のアクセス対象となるＨＤＤを特定して、ＲＡＩＤ＿Ａ１に対しての命令ＣＯＭ３を生成する。
処理回路５１は、書き込み命令ＣＯＭ２に対応してインタフェースＩＦ＿Ｄ１＿１１〜１８を介して入力した書き込みデータＷＤであるフレームデータをメモリ５２Ａ，５２Ｖに一時的に記憶させる。このとき、処理回路５１は、書き込みデータＷＤがフレームデータである場合に、フレームデータをビデオデータＶとオーディオデータＡとに分離し、ビデオデータＶをメモリ５２Ｖに書き込み、オーディオデータＡをメモリ５２Ａに書き込む。
インタフェースＩＦ＿Ｄ２＿１〜９は、それぞれ図４に示すバスＢＵＳ＿Ｄ２＿１〜９を介して、ＲＡＩＤ＿Ａ１，Ｖ１〜Ｖ８に接続されている。
【００３８】
前述したように、下り用分配装置１１は、図３に示す単数のコンピュータＰ＿１から、８ＴＳの間に、２チャンネル分の命令ＣＯＭ２、並びに２チャンネル分の書き込みデータＷＤ（３２８フレーム）を入力する。
このとき、書き込みデータＷＤは、その書き込み先のＲＡＩＤを基に、コンピュータＰ＿１から分配回路２１＿１〜８に分配して転送される。
分配回路２１＿１〜８は、図７（Ａ）において、（＊）で示した８ＴＳの間にコンピュータＰ＿１から入力した書き込みデータＷＤを、次の１ＴＳにおいて、命令ＣＯＭ２に含まれたフラグＤＩと共に、書き込み先のＲＡＩＤにバスＢＵＳ＿Ｄ２を介して転送する。
そして、分配回路２１＿１〜８は、書き込みデータＷＤを上記転送した１ＴＳから１ＴＳ空けて次の１ＴＳの命令転送時間ＣＴに、書き込み先のＲＡＩＤから書き込みの状態を示すステータスデータＳＴＡＴＵＳを入力し、それをスルーしてコンピュータＰ＿１に出力する。
すなわち、下り用分配装置１１は、８ＴＳでコンピュータＰ＿１から入力した２チャンネル分の書き込みデータＷＤを、１ＴＳで書き込み先のＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に転送する。
【００３９】
分配回路２１＿２〜８は、インタフェースＩＦ＿Ｄ１＿１１〜１８に接続されるバスＢＵＳ＿Ｄ１、並びにインタフェースＩＦ＿Ｄ２＿１〜９に接続されるＲＡＩＤを除いて、上述した分配回路２１＿１と同じである。
この場合に、前述したように、コンピュータＰ＿１〜Ｐ＿８の間でジャンボスロットＪＳが相互に１ＴＳだけ順にずれるように規定されているので、図１３に示すように分配回路２１＿１〜８の各々において、コンピュータＰ＿１〜８から入力した２チャンネル分の書き込みデータＷＤ＿１〜８を、１ＴＳで書き込み先のＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に転送する当該１ＴＳのタイミングはコンピュータＰ＿１〜８間で相互に１ＴＳずつ異なる。これにより、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に１ＴＳ内で許容されるアクセス量を保証できる。また、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に対して連続したアクセスを実現できる。すなわち、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に対してアクセスができないタイミングを無くすことができ、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２を効率的に利用できる。
【００４０】
以下、図１２に示す分配回路２１＿１の動作例を説明する。
図１４は、図１２に示す分配回路２１＿１の動作を説明するための図である。
ステップＳＴ２１：
図１２に示す分配回路２１＿１の処理回路５１は、例えば、図７に示すコンピュータＰ＿１に割り当てられたジャンボスロットＪＳの先頭の１ＴＳ内の命令伝送期間ＣＴで、バスＢＵＳ＿Ｄ１＿１を介してコンピュータＰ＿１から入力した命令ＣＯＭ２のフラグＤＩを基に、当該命令ＣＯＭ２内の図６に示すＲＡＩＤ指定コードＲＡＩＤ＿Ｉが示すＲＡＩＤ＿Ａ１，Ｖ１〜Ｖ８に対して、書き込みデータＷＤが転送される旨を通知する。
ＲＡＩＤ＿Ａ１，Ｖ１〜８は、当該通知を基に、待ち受け状態となり、データ入力に必要な処理以外のリビルド処理などを停止する。当該通知は、例えば、図７（Ｂ）に示すように、ジャンボスロットＪＳ内の最後の１ＴＳの命令伝送期間ＣＴにおいて行われる。
ステップＳＴ２２：
処理回路５１は、図７に示す８ＴＳ（＊）内でバスＢＵＳ＿Ｄ１＿１を介してコンピュータＰ＿１から入力した書き込みデータＷＤ（２チャンネル分の書き込みデータのうちＲＡＩＤ＿Ａ１，Ｖ１〜８に書き込まれるフレームデータ）を、オーディオデータＡとビデオデータＶとに分離し、オーディオデータＡをメモリ５２Ａに書き込み、ビデオデータＶをメモリ５２Ｖに書き込む。
処理回路５１は、上記書き込みデータＷＤの分離を、例えば、ステップＳＴ２１で入力した命令ＣＯＭ２内の前述した命令ｃｏｍ１〜８内のデータ長、制御コードＣＯＮＴなどを基に行う。
この場合に、図８を用いて説明したように、各ＴＳのデータ伝送期間ＤＴ内で、オーディオデータＡとビデオデータＶとが交互に位置するように配置されているため、例えば、当該データ伝送期間ＤＴ内に書き込みデータＷＤとしてフレームデータが格納されている場合に、処理回路５１は、予め取得したビデオデータとオーディオデータとのデータ長や配置情報あるいは命令ＣＯＭ２内の情報を基に、書き込みデータＷＤを入力順に切り換えて、ビデオデータとオーディオデータとを効率的に分離してメモリ５２Ｖ，５２Ａに書き込める。
また、処理回路５１は、例えば、制御コードＣＯＮＴを基に、１ＴＳ内の書き込みデータＷＤが全てオーディオデータの場合には、それをメモリ５２Ａに書き込む。一方、処理回路５１は、例えば、制御コードＣＯＮＴを基に、１ＴＳ内の書き込みデータＷＤが全てビデオデータの場合には、それをメモリ５２Ｖに書き込む。
【００４１】
ステップＳＴ２３：
処理回路５１は、上記ジャンボスロットＪＳの最後の１ＴＳのデータ伝送期間で、ステップＳＴ２２において８ＴＳでメモリ５２Ａに書き込んだオーディオデータＡを読み出して、インタフェースＩＦ＿Ｄ２＿１を介してＲＡＩＤ＿Ａ１に出力する。
処理回路５１は、上記ジャンボスロットＪＳの最後の１ＴＳのデータ伝送期間で、ステップＳＴ２２において８ＴＳでメモリ５２Ｖに書き込んだビデオデータＶを読み出して、インタフェースＩＦ＿Ｄ２＿２〜９を介してＲＡＩＤ＿Ｖ１〜８に出力する。
このとき、処理回路５１は、ステップＳＴ２１で入力した命令ＣＯＭ２内のＲＡＩＤ指定コードＲＡＩＤ＿Ｉを基に、メモリ５２Ａ，Ｖから読み出したオーディオデータＡおよびビデオデータＶを書き込み先のＲＡＩＤに対応するインタフェースＩＦ＿Ｄ２＿１〜９に分配して出力する。
ステップＳＴ２４：
処理回路５１は、図７に示す上記ジャンボスロットＪＳの次のジャンボスロットＪＳの先頭の１ＴＳでバスＢＵＳ＿Ｄ１＿１を介してコンピュータＰ＿１から入力した書き込み命令ＣＯＭ２を基にビデオに関する書き込み命令ＣＯＭ３を生成し、これを図７（Ｂ）に示すように当該書き込み命令ＣＯＭ２内のＲＡＩＤ指定コードＲＡＩＤ＿Ｉで指定されたＲＡＩＤ＿Ｖ１〜８に出力する。
また、処理回路５１は、書き込み命令ＣＯＭ２内のＲＡＩＤ指定コードＲＡＩＤ＿Ｉを基にオーディオに関する書き込み命令ＣＯＭ３を生成し、これをＲＡＩＤ＿Ｖ１に出力する。
ステップＳＴ２５：
処理回路５１は、図７（Ｄ）に示すように、書き込み命令ＣＯＭ３を転送した１ＴＳから１ＴＳ空けてその次の１ＴＳの命令伝送期間ＣＴに、書き込み対象のＲＡＩＤ＿Ａ１，Ｖ１〜８から書き込み状態を示すステータスデータＳＴＡＴＵＳを入力し、それを図７（Ｅ）に示すようにスルーして同一ＴＳ内でコンピュータＰ＿１に出力する。
【００４２】
〔上り用分配装置１２〕
上り用分配装置１２は、図４に示すように、８個の分配回路２２＿１〜８を有する。
分配回路２２＿１は、バスＢＵＳ＿Ｄ２＿１を介してＲＡＩＤ＿Ａ１に接続されている。
また、分配回路２２＿１は、バスＢＵＳ＿Ｄ２＿２〜９を介してそれぞれＲＡＩＤ＿Ｖ１〜Ｖ８に接続されている。
分配回路２２＿２は、バスＢＵＳ＿Ｄ２＿１０を介してＲＡＩＤ＿Ａ１に接続されている。
また、分配回路２２＿２は、バスＢＵＳ＿Ｄ２＿１１〜１８を介してそれぞれＲＡＩＤ＿Ｖ１〜Ｖ８に接続されている。
分配回路２２＿３は、バスＢＵＳ＿Ｄ２＿１９を介してＲＡＩＤ＿Ａ２に接続されている。
また、分配回路２２＿３は、バスＢＵＳ＿Ｄ２＿２０〜２７を介してそれぞれＲＡＩＤ＿Ｖ９〜Ｖ１６に接続されている。
分配回路２２＿４は、バスＢＵＳ＿Ｄ２＿２８を介してＲＡＩＤ＿Ａ２に接続されている。
また、分配回路２２＿４は、バスＢＵＳ＿Ｄ２＿２９〜３６を介してそれぞれＲＡＩＤ＿Ｖ９〜Ｖ１６に接続されている。
また、分配回路２２＿５は、バスＢＵＳ＿Ｄ２＿３７を介してＲＡＩＤ＿Ａ３に接続されている。
また、分配回路２２＿５は、バスＢＵＳ＿Ｄ２＿３８〜４５を介してそれぞれＲＡＩＤ＿Ｖ１７〜Ｖ２４に接続されている。
分配回路２２＿６は、バスＢＵＳ＿Ｄ２＿４６を介してＲＡＩＤ＿Ａ３に接続されている。
また、分配回路２２＿６は、バスＢＵＳ＿Ｄ２＿４７〜５４を介してそれぞれＲＡＩＤ＿Ｖ１７〜Ｖ２４に接続されている。
また、分配回路２２＿７は、バスＢＵＳ＿Ｄ２＿５５を介してＲＡＩＤ＿Ａ４に接続されている。
また、分配回路２２＿７は、バスＢＵＳ＿Ｄ２＿５６〜６３を介してそれぞれＲＡＩＤ＿Ｖ２５〜Ｖ３２に接続されている。
分配回路２２＿８は、バスＢＵＳ＿Ｄ２＿６４を介してＲＡＩＤ＿Ａ４に接続されている。
また、分配回路２２＿８は、バスＢＵＳ＿Ｄ２＿６５〜７２を介してそれぞれＲＡＩＤ＿Ｖ２５〜Ｖ３２に接続されている。
【００４３】
以下、図４に示す分配回路２２＿１について説明する。
図１５は、図４に示す分配回路２２＿１の構成図である。
図１５に示すように、分配回路２２＿１は、例えば、インタフェースＩＦ＿Ｄ１＿２１〜２８、処理回路６１、メモリ６２Ｖ、メモリ６２Ａ、並びにインタフェースＩＦ＿Ｄ２＿１１〜１９を有する。
インタフェースＩＦ＿Ｄ１＿２１〜２８は、それぞれ図４に示すバスＢＵＳ＿Ｕ１＿１，９，１７，２５，３３，４１，４９，５７に接続されている。
処理回路６１は、インタフェースＩＦ＿Ｄ１＿２１〜２８を介してコンピュータＰ＿１〜８からそれぞれ入力した命令ＣＯＭ２を解釈し、その解釈結果を基に、ＲＡＩＤ＿Ａ１，Ｖ１〜Ｖ８にそれぞれに対する命令ＣＯＭ３を生成し、これらをインタフェースＩＦ＿Ｄ２＿１１〜１９を介してＲＡＩＤ＿Ａ１，Ｖ１〜Ｖ８にそれぞれ出力する。
具体的には、処理回路６１は、例えば、予めＲＡＩＤ＿Ｖ１〜４内の各ＨＤＤに格納されているビデオデータと当該ビデオデータに対応するＲＡＩＤ＿Ａ１内のＨＤＤとの対応関係を示すデータを保持し、当該データと命令ＣＯＭ２内のｃｏｍ１〜８で指定されたＨＤＤとを基に、ＲＡＩＤ＿Ａ１内のアクセス対象となるＨＤＤを特定して、ＲＡＩＤ＿Ａ１に対しての命令ＣＯＭ３を生成する。
インタフェースＩＦ＿Ｄ２＿１１〜１９は、それぞれ図４に示すバスＢＵＳ＿Ｕ２＿１〜９を介して、ＲＡＩＤ＿Ａ１，Ｖ１〜Ｖ８に接続されている。
処理回路６１は、読み出し命令ＣＯＭ２に対応してインタフェースＩＦ＿Ｄ２＿１１から入力した読み出しデータＲＤであるオーディオデータＡをメモリ６２Ａに書き込み、インタフェースＩＦ＿Ｄ２＿１２〜１９から入力した読み出しデータＲＤであるビデオデータＶをメモリ６２Ｖに書き込む。
【００４４】
前述したように、上り用分配装置１２は、図１０（Ａ）に示すように、コンピュータＰ＿１から読み出し命令ＣＯＭ２を入力すると、それに対応した読み出し命令ＣＯＭ３をＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に出力する。
そして、上り用分配装置１２は、次の１ＴＳで、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２から、２チャンネル分の読み出しデータＲＤ（３２８フレーム）を入力する。
分配回路２２＿１〜８は、図１０（Ｄ）において、（＊）で示した１ＴＳの間にＲＡＩＤ＿Ａ１，Ｖ１〜Ｖ８から入力した読み出しデータＲＤを、次の８ＴＳにおいて、コンピュータＰ＿１に転送する。
このとき、分配回路２１＿１〜８は、読み出し命令ＣＯＭ３を出してから１ＴＳ空けてその次の１ＴＳの命令伝送期間ＣＴに、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２から読み出しの状態を示すステータスデータＳＴＡＴＵＳを入力し、それをスルーしてコンピュータＰ＿１に出力する。
すなわち、上り用分配装置１２は、１ＴＳでＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２から入力した２チャンネル分の読み出しデータＲＤを、８ＴＳかけてコンピュータＰ＿１に出力する。
また、上り用分配装置１２は、コンピュータＰ＿２〜８についても、上述したコンピュータＰ＿１からの読み出し命令ＣＯＭ２を入力した場合と同様の動作が行う。
ただし、上り用分配装置１２が、コンピュータＰ＿１〜８から読み出し命令ＣＯＭ２を受けるタイミングは１ＴＳずつずれるので、図１６に示すように、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に対しての読み出しタイミングは競合しない。また、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に対して連続したアクセスを実現できる。すなわち、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に対してアクセスができないタイミングを無くすことができ、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２を効率的に利用できる。
【００４５】
分配回路２２＿２〜８は、インタフェースＩＦ＿Ｄ１＿２１〜２８に接続されるバスＢＵＳ＿Ｄ１、並びにインタフェースＩＦ＿Ｄ２＿１１〜１９に接続されるＲＡＩＤを除いて、上述した分配回路２２＿１と同じである。
【００４６】
以下、図１５に示す分配回路２２＿１の動作例を説明する。
図１７は、図１５に示す分配回路２２＿１の動作を説明するための図である。
ステップＳＴ３１：
図１５に示す分配回路２２＿１の処理回路６１は、図１０（Ａ）に示す上記ジャンボスロットＪＳの先頭の１ＴＳでバスＢＵＳ＿Ｄ１＿１を介してコンピュータＰ＿１から入力した読み出し命令ＣＯＭ２を基にビデオに関する読み出しＣＯＭ３を生成し、これを図１０（Ａ）に示すように当該読み出し命令ＣＯＭ２内のＲＡＩＤ指定コードＲＡＩＤ＿Ｉで指定されたＲＡＩＤ＿Ｖ１〜８に出力する。
また、処理回路６１は、書き込み命令ＣＯＭ２内のＲＡＩＤ指定コードＲＡＩＤ＿Ｉを基にオーディオに関する書き込み命令ＣＯＭ３を生成し、これをＲＡＩＤ＿Ａ１に出力する。
処理回路６１は、当該命令ＣＯＭ３の出力を、命令ＣＯＭ２を入力した１ＴＳで行う。
ステップＳＴ３２：
処理回路６１は、次の１ＴＳのデータ伝送時間ＤＴで、読み出しデータＲＤ（２チャンネル分の読み出しデータのうちＲＡＩＤ＿Ａ１，Ｖ１〜８から読み出されたデータ）を、インタフェースＩＦ＿Ｄ２＿１１〜１９を介して入力する。
処理回路６１は、インタフェースＩＦ＿Ｄ２＿１１を介してＲＡＩＤ＿Ａ１から入力したオーディオデータＡをメモリ６２Ａに書き込む。
処理回路６１は、インタフェースＩＦ＿Ｄ２＿１２〜１９を介してＲＡＩＤ＿Ｖ１〜８から入力したビデオデータＶをメモリ６２Ｖに書き込む。
ステップＳＴ３３：
処理回路６１は、上記次の１ＴＳの命令伝送時間ＣＴで、ＲＡＩＤ＿Ａ１，Ｖ１〜８から読み出し状態を示すステータスデータＳＴＡＴＵＳを入力し、これをスルーしてコンピュータＰ＿１に出力する。
ステップＳＴ３４：
処理回路６１は、ステップＳＴ３３でステータスデータＳＴＡＴＵＳを出力した１ＴＳを先頭とする８ＴＳ間で、メモリ６２Ｖから読み出したビデオデータと、メモリ６２Ａから読み出したオーディオデータＡとからフレームデータを生成し、これを読み出しデータＲＤとしてインタフェースＩＦ＿Ｄ１＿２１を介してコンピュータＰ＿１に出力する。
【００４７】
次に、サーバシステム１の全体動作を説明する。
〔書き込み動作〕
先ず、ユーザが、端末装置３＿１〜８０を操作し、当該操作に応じた書き込み命令ＣＯＭ１＿１〜１〜８０が、サーバ５の対応するコンピュータＰ＿１〜Ｐ＿８に出力される。
ここで、例えば、２チャンネル分の書き込み命令ＣＯＭ１＿１，２に関する処理に着目すると、コンピュータＰ＿１が、当該コンピュータＰ＿１について規定された図７に示すジャンボスロットＪＳを基準として、２チャンネル分の書き込み命令ＣＯＭ１＿１，２および書き込みデータＷＤを用いて、図９に示すステップＳＴ１〜ＳＴ３の動作を行う。
一方、下り用分配装置１１の分配回路２１＿１〜２１＿８が、当該ジャンボスロットＪＳを基準として、図１４に示す動作を行う。
これにより、２チャンネルの書き込み命令ＣＯＭ１＿１，２について、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に対する書き込み動作が行われ、そのステータスデータＳＴＡＴＵＳがコンピュータＰ＿１に出力される。
同様に、コンピュータＰ＿２〜８も、１ＴＳずつずれたジャンボスロットＪＳを基準として、上述したコンピュータＰ＿１の書き込み動作を行う。これにより、合計８ＴＳで、コンピュータＰ＿１〜８に関する１６チャンネル（＝２×８）分の書き込み動作が競合することなく、しかもＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に対してのアクセス許容量を最大限利用した状態で実現できる。この８ＴＳ分の動作を５回繰り返すことで、書き込み命令ＣＯＭ１＿１〜８０（８０チャンネル）に対するメモリアクセスの応答時間を４０ＴＳで保証できる。
【００４８】
〔読み出し動作〕
先ず、ユーザが、端末装置３＿１〜８０を操作し、当該操作に応じた読み出し命令ＣＯＭ１＿１〜１〜８０が、サーバ５の対応するコンピュータＰ＿１〜Ｐ＿８に出力される。
ここで、例えば、２チャンネル分の読み出し命令ＣＯＭ１＿１，２に関する処理に着目すると、コンピュータＰ＿１が、当該コンピュータＰ＿１について規定された図１０に示すジャンボスロットＪＳを基準として、図１１に示す動作を行う。
一方、上り用分配装置１２の分配回路２２＿１〜２２＿８が、当該ジャンボスロットＪＳを基準として、図１７に示す動作を行う。
これにより、２チャンネルの読み出し命令ＣＯＭ１＿１，２について、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に対する読み出し動作が行われ、そのステータスデータＳＴＡＴＵＳがコンピュータＰ＿１に出力される。
同様に、コンピュータＰ＿２〜８も、１ＴＳずつずれたジャンボスロットＪＳを基準として、上述したコンピュータＰ＿１の読み出し動作を行う。これにより、合計８ＴＳで、コンピュータＰ＿１〜８に関する１６チャンネル（＝２×８）分の読み出し動作が競合することなく、しかもＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に対してのアクセス許容量を最大限利用した状態で実現できる。この８ＴＳ分の動作を５回繰り返すことで、読み出し命令ＣＯＭ１＿１〜８０（８０チャンネル）に対するメモリアクセスの応答時間を４０ＴＳで保証できる。
【００４９】
以上説明したように、サーバシステム１によれば、８０個の端末装置３＿１〜８０からの書き込み命令および読み出し命令に応じて、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２へのアクセスが連続して行われるので、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２を効率的にアクセスできる。
また、サーバシステム１によれば、８０個の端末装置３＿１〜８０からの書き込み命令および読み出し命令の各々に対して、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２へのアクセス動作を４０ＴＳで必ず１回行うため、応答時間４０ＴＳを保証できる。
また、サーバシステム１によれば、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に対して１ＴＳで２チャンネル分のデータをアクセスすることで、８０チャンネルに対して１周４０ＴＳを実現できる。
この場合に、ＲＡＩＤ＿Ａ１〜Ａ４とＲＡＩＤ＿Ｖ１〜Ｖ３２とを分離することで、ＡＶ混在のＲＡＩＤを用いた場合に比べて１ＴＳ内でのシーク回数を少なくし、１ＴＳ内でＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に対して２チャンネル分のアクセスを行うことを可能にしている。
すなわち、サーバシステム１は、８０チャンネルという大規模なシステムであり、しかも各チャンネルがＨＤＣＡＭという非常に高いレートのデータを扱う場合でも、全てのチャンネルがＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に記憶されたデータを共有し、同時にアクセスしてもブロッキングすることなく、４０ＴＳ内に画像および音声を乱れなく出力できる。
【００５０】
また、サーバシステム１によれば、図１２に示す分配回路２１＿１において８ＴＳでコンピュータＰ＿１〜８から入力したデータを次の１ＴＳでＲＡＩＤに出力することで、メモリ５２Ａ，５２Ｖのメモリ容量を小さくできる。
また、同様に、図１５に示す分配回路２２＿１において１ＴＳでＲＡＩＤから入力したデータを次の１ＴＳから合計８ＴＳでコンピュータＰ＿１〜８に出力することで、メモリ６２Ａ，６２Ｖのメモリ容量を小さくできる。
【００５１】
また、サーバシステム１によれば、図７に示すように、コンピュータＰ＿１〜８は、８ＴＳかけて書き込みデータＷＤを下り用分配装置１１に転送した後に、次のジャンボスロットＪＳの最初の１ＴＳで書き込み命令ＣＯＭ２を下り用分配装置１１に出力する。
また、下り用分配装置１１は、コンピュータＰ＿１〜８から入力した書き込み命令ＣＯＭ２から得た書き込み命令ＣＯＭ３を、書き込み命令ＣＯＭ２を入力したＴＳでＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に出力し、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２からのステータスデータＳＴＡＴＵＳを、それを入力したＴＳでコンピュータＰ＿１〜８に出力する。これにより、コンピュータＰ＿１〜８は、書き込み命令ＣＯＭ２を出力してからステータスデータＳＴＡＴＵＳを得るまでの時間と、読み出し命令ＣＯＭ２を出力してからステータスデータＳＴＡＴＵＳを得るまでの時間とを同じにでき、システムを効率的に構築できる。
【００５２】
また、サーバシステム１によれば、例えば、図３に示すように、コンピュータＰ＿１〜８の数に対応した数の分配回路２１＿１〜８，２２＿１〜８を設け、コンピュータＰ＿１〜８の下りおよび上り各々８ポート、並びにＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２の２ポートを全て使用し、下り用分配装置１１および上り用分配装置１２とＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２とを図３のように接続したことで、ＲＡＩＤ＿Ａ１〜Ａ４，Ｖ１〜Ｖ３２に１ＴＳで書き込み可能なデータ量のデータを、コンピュータＰ＿１〜８の各々が下り用分配装置１１および上り用分配装置１２との間で８ＴＳで伝送できる。
【００５３】
また、サーバシステム１によれば、コンピュータＰ＿１〜８から下り用分配装置１１に書き込みデータＷＤを伝送する場合に、図８を用いて説明したように、各ＴＳのデータ伝送期間ＤＴ内で、オーディオデータＡとビデオデータＶとが交互に位置するように配置する。これにより、図１２に示す下り用分配装置１１の分配回路２１＿１の処理回路５１は、予め取得したビデオデータとオーディオデータとのデータ長や配置情報あるいは命令ＣＯＭ２内の情報を基に、書き込みデータＷＤ（フレームデータ）を入力順に切り換えて、ビデオデータとオーディオデータとを効率的に分離してメモリ５２Ａ，５２Ｖに書き込める。
【００５４】
本発明は上述した実施形態には限定されない。
上述した実施形態では、８０チャンネル（端末装置３が８０個）の場合を例示したが、その他のチャンネル数、例えば、９６チャンネル、４０チャンネル、４８チャンネルなどの場合にも本発明を適用可能である。また、上述した実施形態では、フレームデータがＨＤ(High Definition) の場合を例示しているが、本発明はＳＤ(Standard Definition) の場合に適用可能である。
その場合に、チャンネル数、ＨＤ／ＳＤの何れであるか、並びにＲＡＩＤの１ＴＳ当たりのアクセス量などを基に、コンピュータＰ、下り用分配装置１１、上り用分配装置１２およびＲＡＩＤの数、並びにジャンボスロットＪＳを決定する。
【産業上の利用可能性】
【００５５】
本発明は、メモリに対して複数のアクセスを行うシステムに適用可能である。
【図面の簡単な説明】
【００５６】
【図１】図１は、本発明の実施形態に係わるサーバシステム１の全体構成図である。
【図２】図２は、図１に示すサーバ５の構成図である。
【図３】図３は、図２に示す下り用分配装置とコンピュータおよびＲＡＩＤとの接続関係を説明するための図である。
【図４】図４は図２に示す上り用分配装置とコンピュータおよびＲＡＩＤとの接続関係を説明するための図である。
【図５】図５は、図２〜図４に示すコンピュータの構成図である。
【図６】図６は、コンピュータが発行する命令ＣＯＭ２を説明するための図である。
【図７】図７は、コンピュータが下り用分配装置への書き込み命令を出力する場合の動作例を説明するための図である。
【図８】図８は、コンピュータと下り用分配装置および上り用分配装置との間で１ＴＳで流れるデータを説明するための図である。
【図９】図９は、コンピュータの書き込み動作を説明するためのフローチャートである。
【図１０】図１０は、コンピュータが上り用分配装置に読み出し命令ＣＯＭ２を出力した場合の動作例を説明するための図である。
【図１１】図１１は、コンピュータの読み出し動作を説明するためのフローチャートである。
【図１２】図１２は、図３に示す分配回路の構成図である。
【図１３】図１３は、下り用分配装置からＲＡＩＤへの書き込みタイミングを説明するための図である。
【図１４】図１４は、図１２に示す分配回路の動作を説明するための図である。
【図１５】図１５は、図４に示す分配回路の構成図である。
【図１６】図１６は、上り用分配装置によるＲＡＩＤからの読み出しタイミングを説明するための図である。
【図１７】図１７は、図１５に示す分配回路の動作を説明するための図である。
【符号の説明】
【００５７】
３＿１〜８０…端末装置、５…サーバ、Ｐ＿１〜８…コンピュータ、１１…下り用分配装置、１２…上り用分配装置、１５＿１〜８…処理回路、２１＿１〜８…分配回路、２２＿１〜８…分配回路、５１…処理回路、５２…メモリ、６１…処理回路、６２…メモリ
【図１】
2005078350.tif 000003
【図２】
2005078350.tif 000004
【図３】
2005078350.tif 000005
【図４】
2005078350.tif 000006
【図５】
2005078350.tif 000007
【図６】
2005078350.tif 000008
【図７】
2005078350.tif 000009
【図８】
2005078350.tif 000010
【図９】
2005078350.tif 000011
【図１０】
2005078350.tif 000012
【図１１】
2005078350.tif 000013
【図１２】
2005078350.tif 000014
【図１３】
2005078350.tif 000015
【図１４】
2005078350.tif 000016
【図１５】
2005078350.tif 000017
【図１６】
2005078350.tif 000018
【図１７】
2005078350.tif 000019