(57)【要約】【課題】半導体装置のプロセス変動やクロック周波数変動によるリーク電流変動に対応して、ダイナミック論理回路の出力ノードのノイズ保証を最適に行う。【解決手段】ダイナミック論理回路の出力ノード（ダイナミックノード）におけるリーク状態の検出を行うリーク検出回路２を設け、この検出結果Ｖ３に応じて、当該出力ノードのリーク防止用キーパ回路におけるトランジスタのゲート制御電圧を制御してリーク防止を動的に制御する。この場合、リーク検出回路２として、ダイナミック回路の出力ノードのリーク状態を擬似的に再現するために、リーク防止回路とダイナミック回路とを擬似したレプリカ回路（トランジスタＰ３，Ｎ３，Ｎ４）を設け、このレプリカ回路の擬似出力ノードの電圧Ｖ２と予め定められた電圧ＶＲＥＦ  との差Ｖ３に従って、キーパ回路のトランジスタのゲート制御を行う。【選択図】      図２
2005012383.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号に同期して動作するダイナミック回路と、このダイナミック回路の出力ノードのリーク防止をなすリーク防止回路とを含む半導体集積回路であって、
前記出力ノードのリーク状態を検出して、このリーク状態に応じて前記リーク防止手段のリーク防止動作を動的に制御するリーク検出手段を含むことを特徴とする半導体集積回路。
【請求項２】
前記リーク検出手段は、前記出力ノードのリーク状態を擬似的に再現するために、前記リーク防止手段及び前記ダイナミック回路を擬似したレプリカ回路と、このレプリカ回路の擬似出力ノードの電圧と予め定められた電圧との差に応じて前記リーク防止動作を動的に制御する制御信号を生成する差検出手段とを有することを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記リーク防止回路は、第一の電源と前記出力ノードとの間に設けられて制御信号に応じて前記出力ノードのチャージ制御をなす第一のトランジスタを有し、
前記ダイナミック回路は、前記出力ノードと第二の電源との間において、データがゲートへ入力される第二のトランジスタと、前記クロックがゲートへ入力される第三の入力トランジスタとがこの順に直列接続された構成であり、
前記リーク検出手段のレプリカ回路は、前記第一の電源と前記第二の電源との間において、前記第一〜第三のトランジスタとそれぞれ同一特性のトランジスタがこの順に直列接続されていることを特徴とする請求項２記載の半導体集積回路。
【請求項４】
前記第二のトランジスタと同一特性の前記レプリカ回路のトランジスタは、ゲートに前記第二の電源が印加されており、前記第三のトランジスタと同一特性の前記レプリカ回路のトランジスタは、ゲートに前記クロックが印加されていることを特徴とする請求項３記載の半導体集積回路。
【請求項５】
前記第三のトランジスタと同一特性の前記レプリカ回路のトランジスタのゲートには、前記クロックに代えて、当該クロックの分周クロックが印加されていることを特徴とする請求項４記載の半導体集積回路。
【請求項６】
前記ダイナミック回路の前記第一〜第三のトランジスタの各々と前記レプリカ回路のトランジスタの各々とは、同一集積回路において、同一製造プロセスにより製造されていることを特徴とする請求項３〜５いずか記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関し、特にクロック信号に同期して動作するＣＭＯＳの構成ダイナミック回路に関するものである。
【０００２】
【従来の技術】
クロック信号に同期して動作するＣＭＯＳ構成のダイナミック論理回路の一例を図５に示している。図５において、本ダイナミック回路１は、電源ＶＤＤとＧＮＤ（接地電位）との間に、ゲートにクロックＣＬＫが印加されたＰチャネルトランジスタＰ１と、ゲートにデータ入力が印加されたＮチャネルトランジスタＮ２と、ゲートにクロックＣＬＫが印加されたＮチャネルトランジスタＮ１とが、この順に直列接続されている。このダイナミック回路１の出力ノード電圧Ｖ１が反転バッファ１１を介して導出されるようになっている。
【０００３】
ＰチャネルトランジスタＰ１はクロックＣＬＫによりオンオフされて、出力ノード（Ｖ１）のプリチャージ制御をなすプリチャージトランジスタであり、ＮチャネルトランジスタＮ１はクロックＣＬＫによりオンオフされて、ディスチャージ制御をなすディスチャージトランジスタである。また、ＮチャネルトランジスタＮ２はデータ入力レベルに応じて出力ノード電圧Ｖ１の放電を行って、データの伝搬をなすものである。
【０００４】
ここで、プリチャージトランジスタＰ１に並列に、ＰチャネルトランジスタＰ２が設けられており、出力ノード（ダイナミックノード）のプリチャージ電荷保持のためのいわゆるキーパ回路１２を構成している。このキーパ回路１２のトランジスタＰ２のゲートはＧＮＤレベルに固定されており、このトランジスタＰ２をオン状態に維持しておくことにより、出力ノードのリーク防止を図って、ダイナミック回路１のノイズ耐性能力を高めるようになっている。
【０００５】
近年においては、半導体プロセスの微細化により、ダイナミックノードの容量に対するリーク電流が相対的に大きくなってきており、ノイズ耐性能力を、更に高めることが要求されている。かかる要求に応えるための他の例として、ダイナミックノードの容量を大とする技術が提案されている（特許文献１参照）。
【０００６】
【特許文献１】
特開２０００−１０１４２０号公報（第３、４頁、図１）
【０００７】
【発明が解決しようとする課題】
ダイナミックノードのリーク状態は、半導体集積回路のプロセス変動や周波数変動に対して変化するが、特許文献１の技術では、これ等プロセス変動や周波数変動に対する考慮が払われていないために、ノイズ保証のために、ダイナミックノードの容量を、プロセス変動や周波数に対してワースト状態に設定しておく必要があり、よって、ダイナミック動作時の遷移時間が大となり、高速動作を阻害するという欠点がある。
【０００８】
なお、図５に示したダイナミック回路においても、キーパ回路１２は固定的に動作するために、やはりプロセス変動や周波数変動に対してダイナミックに対応することができない。
【０００９】
本発明の目的は、プロセス変動や周波数変動によるリーク電流の変動を検出してキーパ回路の特性を動的に最適制御することにより、高速な半導体集積回路を提供することである。
【００１０】
【課題を解決するための手段】
本発明によれば、クロック信号に同期して動作するダイナミック回路と、このダイナミック回路の出力ノードのリーク防止をなすリーク防止回路とを含む半導体集積回路であって、前記出力ノードのリーク状態を検出して、このリーク状態に応じて前記リーク防止手段のリーク防止動作を動的に制御するリーク検出手段を含むことを特徴とする半導体集積回路が得られる。
【００１１】
そして、前記リーク検出手段は、前記出力ノードのリーク状態を擬似的に再現するために、前記リーク防止手段及び前記ダイナミック回路を擬似したレプリカ回路と、このレプリカ回路の擬似出力ノードの電圧と予め定められた電圧との差に応じて前記リーク防止動作を動的に制御する制御信号を生成する差検出手段とを有することを特徴とする。
【００１２】
また、前記リーク防止回路は、第一の電源と前記出力ノードとの間に設けられて制御信号に応じて前記出力ノードのチャージ制御をなす第一のトランジスタを有し、前記ダイナミック回路は、前記出力ノードと第二の電源との間において、データがゲートへ入力される第二のトランジスタと、前記クロックがゲートへ入力される第三の入力トランジスタとがこの順に直列接続された構成であり、前記リーク検出手段のレプリカ回路は、前記第一の電源と前記第二の電源との間において、前記第一〜第三のトランジスタとそれぞれ同一特性のトランジスタがこの順に直列接続されていることを特徴とする。
【００１３】
また、前記第二のトランジスタと同一特性の前記レプリカ回路のトランジスタは、ゲートに前記第二の電源が印加されており、前記第三のトランジスタと同一特性の前記レプリカ回路のトランジスタは、ゲートに前記クロックが印加されていることを特徴とする。
【００１４】
また、前記第三のトランジスタと同一特性の前記レプリカ回路のトランジスタのゲートには、前記クロックに代えて、当該クロックの分周クロックが印加されていることを特徴とする。
【００１５】
そして、前記ダイナミック回路の前記第一〜第三のトランジスタの各々と前記レプリカ回路のトランジスタの各々とは、同一集積回路において、同一製造プロセスにより製造されていることを特徴とする。
【００１６】
本発明の作用を述べる。ダイナミック論理回路の出力ノード（ダイナミックノード）におけるリーク状態の検出を行うリーク検出回路を設け、この検出結果に応じてリーク防止用キーパ回路におけるトランジスタのゲート制御電圧を制御してリーク防止を動的に制御する構成である。この場合、リーク検出回路として、出力ノードのリーク状態を擬似的に再現するために、リーク防止回路とダイナミック回路とを擬似したレプリカ回路を設け、このレプリカ回路の擬似出力ノードの電圧と予め定められた電圧との差に従って、キーパ回路のトランジスタのゲート制御を行うものである。
【００１７】
【発明の実施の形態】
以下に図面を参照しつつ本発明の実施例について詳細に説明する。図１は本発明の一実施例の回路図であり、図５と同等部分は同一符号にて示している。図１を参照すると、キーパ回路１２を構成するＰチャネルトランジスタＰ２のゲート制御電圧Ｖ３として、リーク検出回路２の検出出力を用いるようになっており、他の構成は、図５のそれと同じであり説明は省略する。図１に示す如く、キーパ回路１２のトランジスタＰ２の駆動能力が、リーク検出回路２からの検出出力Ｖ３により制御されることになる。
【００１８】
図２は図１に示したリーク検出回路２の例を示す回路図である。ダイナミック回路１のキーパ回路１２のトランジスタＰ２と同じ特性を有するＰチャネルトランジスタＰ３からなるキーパレプリカ回路２２と、ダイナミック回路１のデータ入力トランジスタＮ２と同じ特性を有するデータ入力レプリカ用のＮチャネルトランジスタＮ４と、ダイナミック回路１のディスチャージトランジスタＮ１と同じ特性を有するディスチャージレプリカ用のＮチャネルトランジスタＮ３とが、この順に、電源ＶＤＤとＧＮＤとの間に直列に接続されている。
【００１９】
そして、トランジスタＮ４のゲートはＧＮＤレベルとされており、トランジスタＮ３のゲートにはクロックＣＬＫが印加されている。キーパレプリカ回路２２のトランジスタＰ３のゲートには、トランジスタＮ４のドレイン出力電圧Ｖ２と基準電圧ＶＲＥＦ  との差を検出する電圧比較回路２１の出力Ｖ３が印加される。このＶ３は、ダイナミック回路１のキーパ回路１２を構成するトランジスタＰ２のゲート制御信号となっている。
【００２０】
以下に、本実施例の動作について説明する。図３はリーク検出回路２の動作を示すタイミングチャートの例である。データ入力レプリカ用トランジスタＮ４のリーク電流が多くなるようなプロセス条件、もしくはクロックＣＬＫの周波数が遅くなって、ディスチャージレプリカ用トランジスタＮ３のオン状態が長くなると、トランジスタＮ４、Ｎ３を通してＧＮＤへ流れる電流量が多くなり、レプリカダイナミックノード（擬似出力ノード）の電圧Ｖ２が低下する。
【００２１】
このとき、電圧比較回路２１はこの電圧Ｖ２と基準電圧ＶＲＥＦ  との差Ｖ３を検出し、この電圧差Ｖ３に応じてＰチャネルトランジスタＰ３，Ｐ２を駆動することになる。よって、リークが大きく電圧Ｖ２のレベルの低下が大きいほど、Ｖ３の電圧レベルは大きく低下することになる。Ｖ３の電圧レベルが低下すると、ＰチャネルトランジスタＰ３の電流レベルが増加する。よって、トランジスタＮ４のリーク電流が大きいほど、トランジスタＰ３の駆動能力、すなわちキーパレプリカ回路２２の駆動能力が大となるように、電圧Ｖ３のレベルが制御されることになる。この電圧Ｖ３はダイナミック回路１のキーパ回路１２にも供給されているために、データ入力トランジスタＮ２のリーク量の大きさに応じて、ダイナミックノードの電圧Ｖ１を保持するために必要なキーパ回路１２の駆動能力が設定されることになる。
【００２２】
図４はリーク検出回路２の他の例を示す回路図であり、図２と同等部分は同一符号にて示している。図４に示す如く、ディスチャージレプリカ用トランジスタＮ３のゲート入力部分に、分周回路２３を設け、クロックＣＬＫを分周してトランジスタＮ３のゲート入力としている。こうすることにより、リーク検出回路のリーク量を、ダイナミック回路１のリーク量よりも大とすることで、ノイズ保証に対してマージンを大きめに設定できることになる。
【００２３】
以上の様に、本発明ではダイナミックノード（出力ノード）のリーク状態を擬似的に再現するために、リーク防止のためのキーパ回路２やダイナミック回路のデータ入力トランジスタＮ２及びディスチャージトランジスタＮ１を擬似したレプリカ回路を設け、このレプリカ回路の擬似出力ノードの電圧を用いて、キーパ回路２の駆動能力を制御するようにしている。
【００２４】
上記のダイナミック回路１とリーク検出回路２とは、同一半導体基板上に、対応するトランジスタ同士が同一製造プロセスにより作成されることにより、同一特性となるようにする。
【００２５】
また、上記実施例におけるトランジスタのチャネルや電源関係は、これに限定されず、改変が可能であることは勿論である。更に、ダイナミック回路１の例として、インバータ（ノット：ＮＯＴ）構成を示しているが、他のノア（ＮＯＲ）構成や、ナンド（ＮＡＮＤ）構成などを使用することができることは明白である。
【００２６】
【発明の効果】
本発明の効果は、以下の構成により、リーク検出回路によってダイナミック回路のキーパ回路の駆動能力が動的に制御されるので、プロセス変動やクロック周波数変動に対して、当該駆動能力をノイズ保証のために最小の値に設定できることである。よって、データ入力がハイレベルのとき、ダイナミック回路の動作に与える影響が最小になるので、高速な半導体集積回路が得られることになる。
【図面の簡単な説明】
【図１】本発明の実施例の回路図である。
【図２】図１のリーク検出回路の一例を示す図である。
【図３】本発明の実施例の動作を示すタイミングチャートの例である。
【図４】図１のリーク検出回路の他の例を示す図である。
【図５】従来例を示す回路図である。
【符号の説明】
１  ダイナミック回路
２  リーク検出回路
１１  反転バッファ
１２  キーパ回路
２１  電圧比較回路
２２  キーパレプリカ回路
【図１】
2005012383.tif 000003
【図２】
2005012383.tif 000004
【図３】
2005012383.tif 000005
【図４】
2005012383.tif 000006
【図５】
2005012383.tif 000007