(57)【要約】【課題】ウィスカの発生を抑制できる半導体装置を提供すること。【解決手段】下地層としてＮｉ層５とＮｉ−Ｐ層４の二層構造を用い、２層目のＮｉ−Ｐ層４の厚さを１μｍ以下することで、下地層上にＳｎＡｇ、ＳｎＣｕ、Ｓｕなどで鉛フリーのはんだめっき層５を形成した場合に、ウィスカの発生を抑制することができる。【特許請求の範囲】
【請求項１】
露出した金属製の外部導出端子を有する半導体装置において、
外部導出端子が、金属導体部と該金属導体部表面を被覆するニッケル−リン合金で形成される下地層と、該下地層を被覆するはんだめっき層とから構成され、該下地層の厚さが１．５μｍ以下であることを特徴とする半導体装置。
【請求項２】
露出した金属製の外部リード端子を有する半導体装置において、
外部リード端子が、金属導体部と該金属導体部表面を被覆するニッケルで形成された１層目の下地層と、該１層目の下地層を被覆するニッケル−リン合金で形成される２層目の下地層と、該２層目の下地層を被覆するはんだめっき層とから構成され、該２層目の下地層の厚さが１．５μｍ以下であることを特徴とする半導体装置。
【請求項３】
前記ニッケル−リン合金で形成される下地層または第２下地層の厚みが、１μｍ以下であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記はんだめっき層の材質が、錫（Ｓｎ）もしくは錫（Ｓｎ）系合金であることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記錫（Ｓｎ）系合金が、錫−銀（ＳｎＡｇ）系合金、錫−銅（ＳｎＣｕ）系合金であることを請求項３に記載の特徴とする半導体装置。
【請求項６】
前記下地層が、めっき処理で形成されためっき層であることを特徴とする請求項１または２に記載の半導体装置。
【請求項７】
前記金属導体部の材質が、銅（Ｃｕ）であるとを特徴とする請求項１または２に記載の半導体装置。
【請求項８】
前記外部導出端子が、半導体チップを内蔵した樹脂封止部から露出していることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、民生・車載などに適用される電力用の半導体装置に係り、特に樹脂モールドデバイスの外部リード端子の端子終端処理に関するものである。
【背景技術】
【０００２】
樹脂封止されたモールドデバイスは、パソコン、家電製品、ＯＡ機器、情報端末器、電源装置、モーターの駆動回路や制御回路等に広く用いられている。モールドデバイスはプリント基板などにはんだ付け実装されて使用されるが、現在ではＰｂ（鉛）を主成分とする鉛はんだ付けが大半である。しかし、昨今の環境対策の一環として、鉛フリー化が強く要求されるようになってきている。鉛フリーの実装用はんだ材料としては、錫（Ｓｎ）合金であるＳｎＢｉ（錫−ビスマス）、ＳｎＡｇ（錫−銀）、ＳｎＣｕ（錫−銅）系があり、現在それらが適用され始めている。
図４は、従来の半導体装置であり、同図（ａ）は要部平面図、同図（ｂ）はＡ部拡大図である。この半導体装置は、樹脂封止されたモールドデバイスであり、半導体チップが内蔵されている樹脂モールド部１と３個の露出した外部リード端子２から構成される３端子デバイスの例である。この外部リード端子２は、図示しないプリント基板上に配置された導電パターンと実装用はんだで固着される。この実装用はんだとの密着性を確保するため、外部リード端子２の最表面を所定の金属で被覆してはんだめっき層６を形成する端子終端処理が行われる。この端子終端処理法としてはんだ付け法が一般的である。はんだ付け法としては、めっき法とディップ（浸漬）法があり、ここでは、めっき法について説明する。
【０００３】
図５は、図４（ｂ）のＸ−Ｘ線で切断した外部リード端子の拡大断面図である。外部リード端子２は、端子材料である銅の表面（Ｃｕ基材３の表面）に下地層と、この下地層上を被覆するはんだめっき層で形成されている。
同図（ａ）は、Ｃｕ（銅）基材３の表面に直接鉛フリーのはんだめっき層６を形成した場合である。
同図（ｂ）は、Ｃｕ基材３の表面に、中間層として１層の下地層をＮｉ（ニッケル）−Ｐ（リン）層４で形成し、このＮｉ−Ｐ層４上にはんだめっき層６を形成した場合である。  同図（ｃ）は、Ｃｕ基材３の表面に、中間層として１層の下地層をＮｉ層５で形成し、このＮｉ層５上にはんだめっき層６を形成した場合である。
このはんだめっき層６（この層は直接実装用はんだと接する）の材料は、実装用はんだ材料と同様に、鉛フリー化が強く要求されており、Ｓｎ、ＳｎＢｉ、ＳｎＡｇ、ＳｎＣｕ系などである。これらの材料は最近使用されはじめている。
【０００４】
図４の樹脂封止されたモールドデバイスを実装時に外部リード端子とプリント基板上の導電パターンをはんだで固着する場合、はんだの濡れ性が重要になる。また、長期動作時に発生し成長するウィスカの抑制が重要となる。はんだ濡れ性の確保は、はんだ接合の強度を確保するために必要である。またウィスカ抑制は外部リード端子間の短絡防止や外部リード端子とプリント基板上の配線との短絡防止を防止して長期信頼性を確保するために重要となる。
図６は、樹脂封止されたモールドデバイスをプリント基板に実装したときの要部断面図である。この図はウィスカで外部リード端子が短絡した様子を示す。
熱衝撃があると下地金属層の原子が外部にはみ出して成長しウィスカ（長い針状（髭状）の突起）となる。
【０００５】
このウィスカの発生は、銅およびＮｉを下地層として、はんだめっき層をＳｎ層とした場合に起こることが報告されている（非特許文献１）。
また、このウェスカ発生の抑制は、金属基板をＮｉ下地層と、Ｓｎ層とＰａ金属外層で被覆されたＣｕ合金で構成すること達成されることが報告されている（特許文献１）。
また、下地層にＮｉ層を形成し、その上に鉛フリーであるＳｎ−Ｃｕ合金めっき被覆層を形成することでウェスカ発生を抑制することができることが報告されている（特許文献２）。
また、装飾を目的として各種めっきが行われているが、密着性が高く、高耐蝕性が要求される場合にはＮｉ−Ｐ合金めっき層を形成することが有効であり、その製造方法が報告されている（特許文献３）。
【非特許文献１】樋口庄一・国司多通夫・浜地幸生・坂部行雄：「熱衝撃によるＳｎウィスカの成長」, ６ｔｈ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｍｉｃｒｏ  ａｎｄ  Ａｓｓｅｍｂｌｙ  Ｔｅｃｈｎｏｌｏｇｙ  ｉｎ  Ｅｌｅｃｔｒｏｎｉｃｓ  ｐｒｏｃｅｅｄｉｎｇｓ，ｐｐ．６１−６６，（２０００）
【特許文献１】特開２００３−３２９２号公報  第１図
【特許文献２】特開２００２−３０２７９０号公報
【特許文献３】特開平７−４１９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記した図５（ａ）、（ｂ）、（ｃ）の各下地層の場合、高温高湿放置下でウィスカが発生し、成長することが判明した。
図７は、図５の各下地層において、ウィスカ長さと高温高湿保存時間の関係を示した図である。はんだめっき層６はＳｎＣｕ系材料を用い、下地層は、Ｎｉ−Ｐ層４、Ｎｉ層５、Ｃｕ無垢層３の一層構造であり、Ｎｉ−Ｐ層４、Ｎｉ層５の層厚は５μｍである。また高温高湿の条件は、温度が８５℃、湿度が８５％である。
保存時間が３０００Ｈｒで、下地層がＮｉ−Ｐ層４の場合がウィスカの成長が早く、ウィスカ長さが一番長くなり、その長さは２１０μｍである。また、下地層がＮｉ−Ｐ層４、Ｎｉ層５、Ｃｕ無垢層３の順に成長の速さが遅くなる（ウィスカ長さが短くなる）。
このウィスカの発生機構は、ウィスカの核の形成と成長の二段階で考えられており、核の形成は、めっき表面の酸化状態、キズ、異物などにより応力集中部が形成され、内部原子が押し出されやすい部分ができることに起因している。成長段階では、下地金属層（前記の下地層４、５、３）とはんだめっき層６の界面での結晶格子不整合、下地金属元素がはんだめっき層６内に拡散することによるはんだめっき層６内で生じる金属化合物などにより、はんだめっき層６内に発生する内部応力が駆動力となり、はんだめっき層６外へ原子が押し出され、ウィスカが成長することが知られている。
【０００７】
黄銅やりん青銅など、下地層が銅を主体とする材料では、比較的ウィスカ発生がしやすいことが知られており、またＮｉ−Ｐ層が下地層の場合では、Ｐ原子のめっき層内への拡散が比較的進展しやすく、めっき層内での内部応力発生が顕著となり、ウィスカ成長が加速されるものと推定される。
図６での下地層がＮｉ−Ｐ層におけるウィスカ発生の事例は、下地層の厚さが５μｍの場合であるが、上記の考察からＮｉ−Ｐ層が厚くＰ原子の絶対量が多いほど、ウィスカ発生が容易となり、成長が加速されるものと推定される。
以上のように、従来の技術ではウィスカ発生が起こる可能性があり、ウィスカ発生は最終的には図７に示すように外部リード端子間の短絡故障や図示しない外部リード端子とプリント基板の配線との短絡故障に至る重大な故障要因であり、装置の安定動作のために回避すべき課題である。
【０００８】
この発明の目的は、前記の課題を解決して、ウィスカの発生を抑制できる半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、露出した金属製の外部導出端子を有する半導体装置において、外部導出端子が、金属導体部と該金属導体部表面を被覆するニッケル−リンで形成される下地層と、該下地層を被覆するはんだめっき層とから構成され、該下地層の厚さが１．５μｍ以下である構成とする。
露出した金属製の外部リード端子を有する半導体装置において、外部リード端子が、金属導体部と該金属導体部表面を被覆するニッケルで形成された１層目の下地層と、該１層目の下地層を被覆するニッケル−リンで形成される２層目の下地層と、該２層目の下地層を被覆するはんだめっき層とから構成され、該２層目の下地層の厚さが１．５μｍ以下である構成とする。
また、前記のニッケル−リン層は好ましくは１μｍ以下とするとよい
また、前記はんだめっき層の材質が、錫（Ｓｎ）もしくは錫（Ｓｎ）系合金であるとよい。
【００１０】
また、前記錫（Ｓｎ）系合金が、錫−銀（ＳｎＡｇ）系合金、錫−銅（ＳｎＣｕ）系合金であるとよい。
また、前記下地層が、めっき処理で形成されためっき層であるとよい。
また、前記金属導体部の材質が、銅（Ｃｕ）であるとよい。
また、前記外部導出端子が、半導体チップを内蔵した樹脂封止部から露出している構成とするとよい。
【発明の効果】
【００１１】
この発明によれば、下地層であるＮｉ−Ｐ層の厚さを１．５μｍ以下（好ましくは１μｍ）とすることにより、回路短絡故障要因であるウィスカ発生を抑制することができ、装置の安定動作を確保できる半導体装置を得ることができる。
また、はんだメッキ材料がＳｎＡｇの場合は、下地金属層にＮｉ−Ｐ層を用いると、その厚さに関係なウィスカ発生を抑制することができる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明の実施の形態について説明する。
【実施例１】
【００１３】
図１は、この発明の第１実施例の半導体装置であり、同図（ａ）は外部リード端子（露出した外部導出端子）の拡大断面図、同図（ｂ）はウィスカの成長に関するデータを示す図である。同図（ａ）は図５に相当する図である。同図（ａ）に示すように、下地層としてＮｉ層５とＮｉ−Ｐ層４の二層構造を用い、２層目のＮｉ−Ｐ層４の厚さを１μｍ以下としたものである。この方法によれば、図１（ｂ）に示すように、ＳｎＡｇ、ＳｎＣｕ、Ｓｎの鉛フリーのはんだめっき材料を用いた場合において、３０００Ｈｒの高温高湿放置でウィスカ発生がないことを確認した。高温高湿放置の条件は温度が８５℃で湿度が８５％である。
尚、前記のＮｉ−Ｐは、例えば、９０ｗｔ％のニッケルと１０ｗｔ％のリンの合金である。また、Ｎｉ層５の厚さは５〜１０μｍであり、このＮｉ層５は、Ｃｕ基材３とＮｉ−Ｐ層４との密着性を向上させるために必要となる。
【実施例２】
【００１４】
図２は、この発明の第２実施例の半導体装置であり、同図（ａ）は要部断面図、同図（ｂ）はウィスカの成長に関するデータを示す図である。同図（ａ）に示すように、下地金属としてＮｉ−Ｐ層４のみとし、Ｎｉ−Ｐ層４の厚さを１μｍ以下としたものである。この方法においても、同図（ｂ）に示すように、ＳｎＡｇ、ＳｎＣｕ、Ｓｎの鉛フリーのはんだめっき材料を用いた場合において、ウィスカ発生がないことを確認した。高温高湿放置の条件は温度が８５℃で湿度が８５％である。
図３は、下地層の厚さとウィスカ長さの関係を示す図である。ウィスカ長さは高温高湿保存時間は３０００Ｈｒ時点の値である。この下地層は図１と同様のＮｉ層５とＮｉ−Ｐ層４の二層構造であり、Ｎｉ−Ｐ層４の厚さを変化させた。同図に示すように、Ｎｉ−Ｐ層の厚さによりウィスカ長さは異なり、層厚が薄くなるほど、ウィスカ発生は抑制される。図３からＮｉ−Ｐ層の厚さを１μｍ以下とすることにより、ＳｎＡｇ、ＳｎＣｕ、Ｓｎの鉛フリーの各はんだめっき材料において、ウィスカ発生を抑制することができる。
【００１５】
また、ＳｎではＮｉ−Ｐ層の厚さを１．５μｍとしてもウィスカの発生が抑制され、ＳｎＡｇではＮｉ−Ｐ層の厚さをさらに厚くしてもウィスカの発生は抑制される。
これらのことから、ウィスカを抑制するために、Ｎｉ−Ｐ層の厚さを１．５μｍ以下とする。また、Ｎｉ−Ｐ層の厚みを１μｍ以下とすると前記のはんだめっき層の全てでウィスカの発生をなくすることができるためにさらに好ましい。
さらに、図示しないが下地層がＮｉ層がなくＮｉ−Ｐ層のみの場合にも同様の結果が得られる。
尚、通常、５００Ｈｒから１０００Ｈｒ以上の高温高湿放置下で、ウィスカの発生を抑制することが要求されている。
【産業上の利用可能性】
【００１６】
この発明は、前記した樹脂封止されたモールドデバイスの外部リード端子の終端端子処理として利用できることは勿論、リードフレームの端子処理などにも利用できる。
【図面の簡単な説明】
【００１７】
【図１】この発明の第１実施例の半導体装置であり、（ａ）は外部リード端子（露出した外部導出端子）の拡大断面図、（ｂ）はウィスカの成長に関するデータを示す図
【図２】この発明の第２実施例の半導体装置であり、（ａ）は要部断面図、（ｂ）はウィスカの成長に関するデータを示す図
【図３】下地層の厚さとウィスカ長さの関係を示す図
【図４】従来の半導体装置であり、（ａ）は要部平面図、（ｂ）はＡ部拡大図
【図５】図４（ｂ）のＸ−Ｘ線で切断した外部リード端子の拡大断面図
【図６】図５の各下地層において、ウィスカ長さと高温高湿保存時間の関係を示した図
【図７】図４の樹脂封止したモールドデバイスをプリント基板に実装したときの図
【符号の説明】
【００１８】
１    樹脂モールド部
２    外部リード端子
３    Ｃｕ基材
４    Ｎｉ層
５    Ｎｉ−Ｐ層
６    はんだめっき層
【図１】
2005109373.tif 000002
【図２】
2005109373.tif 000003
【図３】
2005109373.tif 000004
【図４】
2005109373.tif 000005
【図５】
2005109373.tif 000006
【図６】
2005109373.tif 000007
【図７】
2005109373.tif 000008