(57)【要約】【課題】画素の開口率の低下を抑止することができる液晶表示素子を提供する。【解決手段】液晶表示素子１００を構成するアクティブマトリクス基板１００は、相互に並行に延びるように設けられた複数の補助容量線６ｂと、複数の補助容量線６ｂのそれぞれに沿って配設されて全体としてマトリクスを構成し、各々がＴＦＴ２０を有する複数の画素電極１５と、複数の画素電極１５のそれぞれのＴＦＴ２０の液晶層７０側にＴＦＴ２０を覆うように設けられた複数の第１遮光膜１３と、複数の画素電極１５のそれぞれのＴＦＴ２０に接続された複数の補助容量電極４ｂと、を有し、複数の第１遮光膜１３のそれぞれは、それに対応した補助容量電極４ｂの対応位置で補助容量線６ｂに電気的に接続されている。【選択図】  図１
2005031552.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス基板と、該アクティブマトリクス基板に対向する対向基板と、それらの両基板に挟持された液晶層と、を備えた液晶表示素子であって、
上記アクティブマトリクス基板は、相互に並行に延びるように設けられた複数の補助容量線と、該複数の補助容量線のそれぞれに沿って配設されて全体としてマトリクスを構成し、各々がスイッチング素子を有する複数の画素電極と、該複数の画素電極のそれぞれのスイッチング素子の液晶層側に該スイッチング素子を覆うように設けられた複数の第１遮光膜と、該複数の画素電極のそれぞれのスイッチング素子に接続された複数の補助容量電極と、を有し、
上記複数の第１遮光膜のそれぞれは、それに対応した上記補助容量電極の対応位置で上記補助容量線に電気的に接続されていることを特徴とする液晶表示素子。
【請求項２】
請求項１に記載された液晶表示素子において、
上記複数の第１遮光膜は、上記補助容量線の延びる方向に連結していることを特徴とする液晶表示素子。
【請求項３】
請求項１に記載された液晶表示素子において、
上記補助容量線及び補助容量電極は、補助容量を構成し、
上記複数の第１遮光膜は、上記補助容量の配線として機能することを特徴とする液晶表示素子。
【請求項４】
請求項３に記載された液晶表示素子において、
上記複数の第１遮光膜は、上記補助容量線と直交する方向に、及び／又は、該補助容量線の延びる方向に、連結していることを特徴とする液晶表示素子。
【請求項５】
請求項１に記載された液晶表示素子において、
上記複数の第１遮光膜のそれぞれは、それに対応したスイッチング素子の直上に設けられていることを特徴とする液晶表示素子。
【請求項６】
請求項１に記載された液晶表示素子において、
上記アクティブマトリクス基板は、上記複数の画素電極のそれぞれのスイッチング素子の第１遮光膜とは反対側に該スイッチング素子を覆うように設けられた複数の第２遮光膜をさらに有することを特徴とする液晶表示素子。
【請求項７】
請求項６に記載された液晶表示素子において、
上記アクティブマトリクス基板は、上記複数の画素電極のそれぞれのスイッチング素子の第１遮光膜よりもさらに液晶層側に該スイッチング素子を覆うように設けられた複数の第３遮光膜をさらに有することを特徴とする液晶表示素子。
【請求項８】
請求項１乃至７のいずれかに記載された液晶表示素子を備えることを特徴とする液晶プロジェクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板を備えた液晶表示素子に関し、特に、液晶プロジェクタに係るものである。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示素子は、画像の最小単位である画素毎にスイッチング素子を備え、精細な動画表示が可能であり、パーソナルコンピュータ、携帯電話等の機器のディスプレイとして広く利用されている。
【０００３】
このような液晶表示素子は、マトリクス状に複数の画素電極が配設されたアクティブマトリクス基板と、その複数の画素電極に対向するように共通電極が設けられた対向基板と、それらの両基板間に挟持された液晶層とから構成されている。
【０００４】
アクティブマトリクス基板では、ガラス等の絶縁基板上に複数のゲート線と複数のソース線とが直交するように配設され、それらの交差部にスイッチング素子としてＴＦＴ（Thin Film Transistor）が設けられている。そして、ＴＦＴのゲート電極はゲート線に、ＴＦＴのソース電極はソース線に、ＴＦＴのドレイン電極は画素電極にそれぞれ接続されている。
【０００５】
アクティブマトリクス基板を備えた液晶表示素子において、画像を表示する際には、所定のゲート線にゲート信号を送り、そのゲート線に接続されているＴＦＴをオン状態にし、同時に、ソース線からソース信号を送り、ソース電極及びドレイン電極を介して画素電極に所定の電荷を書き込むことにより、画素電極と共通電極との間で電位差が生じることになり、液晶層からなる液晶容量に所定の電圧が印加される。そして、液晶容量の印加電圧によって液晶層の液晶分子の配向状態を変えることにより、バックライト等の外部から入射する光の透過率を調整して画像が表示される。
【０００６】
このような液晶表示素子を小型高精細化した液晶ライトバルブを有する液晶プロジェクタは、画像表示をレンズ等の投影光学系を介してスクリーン上に拡大投影するものである。一般にＴＦＴを備える液晶表示素子では、そのＴＦＴに光が入射すると、ＴＦＴのチャネル部にある半導体膜に多数のキャリアが生成され、リーク電流が発生してしまう。特に、液晶ライトバルブは、ＴＦＴが光源からの直接光や投影光学系からの反射光の間接光等を受けるという大光量の環境下で使用されるため、ＴＦＴへの入射光によるリーク電流が問題となっている。この光によるリーク電流によって、画素電極と共通電極との間の印加電圧が保たれなくなり、コントラストの低下や表示画面内での画質の不均一等となり表示品位が劣化してしまう。
【０００７】
そこで、光によるリーク電流の発生を抑止するために、ＴＦＴの上層側に上部遮光膜を設けることによりＴＦＴの上側からの入射光を、ＴＦＴの下層側に下部遮光膜を設けることによりＴＦＴの下側からの入射光を低減するという技術が従来より用いられている。
【０００８】
近年、液晶プロジェクタ用途の液晶ライトバルブでは、高輝度な表示が求められ、光源からの光強度が増大する傾向にあるため、この光リーク電流の問題がますます大きくなっている。
【０００９】
ところで、アクティブ・マトリクス方式ではＴＦＴがオン状態の期間に印加された電圧（印加電圧）を一定時間、画素電極と共通電極との間の画素容量に保持される。この画素容量は普通、液晶容量そのものであるが、この液晶容量だけでは値が小さく保持動作が不十分であったり、寄生容量の影響を受けることが多い。そのため、画素電極と共通電極との間での印加電圧の低下を抑制するために、液晶容量に加えて、補助容量を液晶容量と電気的に並列に設けることが一般的である。
【００１０】
補助容量は、一般に、複数のゲート線間に配設された補助容量線と補助容量電極とで構成されている。しかしながら、液晶プロジェクタでは、小型高精細化のため、配線の幅が通常１μｍ以下と小さくなってきており、配線抵抗が高くなる傾向にある。通常、補助容量で所定の時間、印加電圧を保持した後、補助容量は固定電位に戻るものであるが、補助容量線の抵抗が高くなると、補助容量線内での電荷移動が遅く、次の画像信号が入力されるまでに補助容量が固定電位に戻らないことがある。これにより、補助容量が固定電位に戻らない状態で、次の画像信号が入力されてしまい、本来の画像信号を画素電極に書き込めない状態になり、表示品位が劣化してしまう。
【００１１】
そこで、特許文献１では、低抵抗性の金属膜からなる下部遮光膜と補助容量線とを電気的に接続して補助容量線を低抵抗化することにより、複数のソース線との下を交差して配設された補助容量線における各ソース線との容量カップリングによる補助容量線の電位揺れに起因するクロストークやゴースト等が低減され、表示品位が向上すると記載されている。
【特許文献１】ＷＯ９９／４７９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図８は、特許文献１に開示されている液晶表示素子のアクティブマトリクス基板３０の断面模式図である。
【００１３】
このアクティブマトリクス基板３０では、絶縁基板１上に下部遮光膜２が設けられ、その下部遮光膜２を覆うように下部絶縁膜３が設けられている。また、下部遮光膜３上にＴＦＴを構成する活性層４が設けられ、その活性層４を覆うようにゲート絶縁膜５が設けられている。さらに、ゲート絶縁膜５上にゲート電極６ａ及び補助容量線６ｂが設けられ、それらのゲート電極６ａ及び補助容量線６ｂを覆うように第１層間絶縁膜７が設けられている。なお、下部遮光膜２と補助容量線６ｂとがコンタクトホール８ａを介して接続されている。また、第１層間絶縁膜７上にソース線１１が設けられ、そのソース線１１を覆うように第２層間絶縁膜１２が設けられている。また、第２層間絶縁膜１２上に上部遮光膜１３が設けられ、その上部遮光膜１３を覆うように第３層間絶縁膜１４が設けられている。さらに、上部遮光膜１３上には画素電極１５が設けられている。
【００１４】
このアクティブマトリクス基板３０では、下部遮光膜２が、低抵抗性の金属膜から形成され、補助容量線６ｂと並行に設けられているので、補助容量線６ｂの抵抗を低抵抗性の下部遮光膜２により支配でき、補助容量線６ｂにおける大幅な低抵抗化（補助容量線６ｂ内の電荷の移動速度の向上）が可能になると記載されている。
【００１５】
しかしながら、下部遮光膜２と補助容量線６ｂとの間に活性層４が位置するので、補助容量線６ｂ内の電荷の移動速度の向上するために、下部遮光膜２と補助容量線６ｂとを接続するには活性層４を迂回するようにコンタクトホール８ａを設ける必要がある。これにより、コンタクトホール８ａが形成される領域Ｃ（接続部１７）は、遮光領域となるため、画素の開口率が低下してしまうという問題がある。
【００１６】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、画素の開口率の低下を抑止することができる液晶表示素子を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の液晶表示素子は、アクティブマトリクス基板と、該アクティブマトリクス基板に対向する対向基板と、それらの両基板に挟持された液晶層と、を備えた液晶表示素子であって、上記アクティブマトリクス基板が、相互に並行に延びるように設けられた複数の補助容量線と、該複数の補助容量線のそれぞれに沿って配設されて全体としてマトリクスを構成し、各々がスイッチング素子を有する複数の画素電極と、該複数の画素電極のそれぞれのスイッチング素子の液晶層側に該スイッチング素子を覆うように設けられた複数の第１遮光膜と、該複数の画素電極のそれぞれのスイッチング素子に接続された複数の補助容量電極と、を有し、上記複数の第１遮光膜のそれぞれが、それに対応した上記補助容量電極の対応位置で上記補助容量線に電気的に接続されていることを特徴とする。
【００１８】
上記の構成によれば、補助容量線内での電荷の移動を速めるため、補助容量線と第１遮光膜とが接続され、その接続部が、遮光領域となる補助容量電極の対応位置にある。これにより、第１遮光膜と補助容量線との接続部によって画素の光透過領域を縮小することがないので、画素の開口率の低下を抑止することができる。
【００１９】
本発明の液晶表示素子は、上記複数の第１遮光膜が、上記補助容量線の延びる方向に連結していてもよい。
【００２０】
上記の構成によれば、複数の第１遮光膜が、補助容量線に接続していると共に、補助容量線の延びる方向に連結していることになる。そのため、補助容量線の横断面積が連結している第１遮光膜の分だけ増えることになり、補助容量線内での電荷の移動を速めることができる。これにより、補助容量線内の電荷の移動の遅延に起因するクロストーク、ゴースト等が低減され、液晶表示素子の表示品位を向上することができる。
【００２１】
本発明の液晶表示素子は、上記補助容量線及び補助容量電極が、補助容量を構成し、上記複数の第１遮光膜が、上記補助容量の配線として機能してもよい。
【００２２】
上記の構成によれば、複数の第１遮光膜が、補助容量の配線として機能するので、補助容量線内の電荷を第１遮光膜の配線を介して移動させることができる。そのため、第１遮光膜の配線が補助容量線のバイパス配線となり、補助容量線内の電荷の移動を速めることができる。これにより、補助容量線内の電荷の移動の遅延に起因するクロストーク、ゴースト等が低減され、液晶表示素子の表示品位を向上することができる。
【００２３】
本発明の液晶表示素子は、上記複数の第１遮光膜が、上記補助容量線と直交する方向に、及び／又は、該補助容量線の延びる方向に、連結していてもよい。
【００２４】
上記の構成によれば、補助容量線に接続している複数の第１遮光膜が、連結していることにより、補助容量の配線として機能して、補助容量線内の電荷の移動を速めることができる。また、（ａ）補助容量線と直交する方向に連結している場合には、連結している第１遮光膜が、全ての補助容量線に接続することになるため、各スイッチング素子に対して、全ての第１遮光膜及び全ての補助容量線が、補助容量の配線として機能するため、補助容量線内の電荷の移動を速める効果が大きくなる。（ｂ）補助容量線と並行に延びる方向に連結している場合には、連結している第１遮光膜が、１本の補助容量線のみに接続することになるため、各スイッチング素子に対して、１本の連結している第１遮光膜及び１本の補助容量線のみが補助容量の配線として機能するため、補助容量線内の電荷の移動を速める効果はあるものの、（ａ）の場合と比較すると低い効果になる。（ｃ）補助容量線と直交する方向と共に補助容量線と並行に延びる方向に連結している場合には、（ａ）の場合と同様に、各スイッチング素子に対して、全ての第１遮光膜及び全ての補助容量線が、補助容量の配線として機能するため、補助容量線内の電荷の移動を速める効果が大きく、さらに、第１遮光膜が縦横（補助容量線と直交する方向及び補助容量線と並行に延びる方向）に連結しているため、断線に対する冗長性が付加されることになる。これらにより、補助容量線内の電荷の移動を速めることが可能になり、補助容量線内の電荷の移動の遅延に起因するクロストーク、ゴースト等が低減され、液晶表示素子の表示品位を向上することができる。
【００２５】
本発明の液晶表示素子は、上記複数の第１遮光膜のそれぞれが、それに対応したスイッチング素子の直上に設けられていてもよい。
【００２６】
上記の構成によれば、第１遮光膜のそれぞれが、スイッチング素子の直上に設けられているので、スイッチング素子に上方から入射する光、特に、スイッチング素子に斜め方向から入射する光を遮断することができる。これにより、光によるリーク電流の発生が抑止される。
【００２７】
本発明の液晶表示素子は、上記アクティブマトリクス基板が、上記複数の画素電極のそれぞれのスイッチング素子の第１遮光膜とは反対側に該スイッチング素子を覆うように設けられた複数の第２遮光膜をさらに有してもよい。
【００２８】
上記の構成によれば、スイッチング素子の第１遮光膜とは反対側に、スイッチング素子を覆うように複数の第２遮光膜が設けられているので、スイッチング素子に下方から入射する光を低減することができる。これにより、光によるリーク電流の発生が抑止される。
【００２９】
本発明の液晶表示素子は、上記アクティブマトリクス基板が、上記複数の画素電極のそれぞれのスイッチング素子の第１遮光膜よりもさらに液晶層側に該スイッチング素子を覆うように設けられた複数の第３遮光膜をさらに有してもよい。
【００３０】
上記の構成によれば、スイッチング素子の第１遮光膜よりもさらに液晶層側に、スイッチング素子を覆うように第３遮光膜が設けられているので、第１遮光膜と同様にスイッチング素子に上方から入射する光を低減することができる。これにより、光によるリーク電流の発生が抑止される。
【００３１】
本発明の液晶プロジェクタは、本発明の液晶表示素子を備えることを特徴とする。
【００３２】
液晶プロジェクタの液晶表示素子は、大光量下で使用され、さらに各画素当たりの面積が小さい素子を有する液晶表示素子である。上記の構成によれば、画素の開口率の低下が抑止され、さらに、補助容量線内の電荷の移動を速めることが可能になり、光によるリーク電流の発生が抑止されているので、表示品位の高い液晶プロジェクタとなる。
【発明の効果】
【００３３】
本発明によれば、補助容量線内での電荷の移動を速めるために設けられた補助容量線と第１遮光膜との接続部が、遮光領域となる補助容量電極の対応位置にある。これにより、第１遮光膜と補助容量線との接続部によって画素の光透過領域を縮小することがないため、画素の開口率の低下を抑止することができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施形態に係る液晶表示素子について、図面に基づいて詳細に説明する。以下の実施形態では、スイッチング素子として多結晶性シリコンで形成されたＴＦＴ（薄膜トランジスタ）を用いた場合を例にするが、非結晶性のアモルファスシリコンを用いた場合にも適用できる。
【００３５】
図１は、本発明の液晶表示素子１００の断面模式図であり、図２は、液晶表示素子１００のアクティブマトリクス基板５０の１つの画素領域を拡大した平面模式図であり、図３は図２中のＡ−Ａ’断面、図４は図２中Ｂ−Ｂ’断面における断面模式図である。
【００３６】
この液晶表示素子１００は、アクティブマトリクス基板５０と、それに対向するように設けられた対向基板６０と、それらの両基板間に挟持されるように設けられた液晶層７０と、を備えている。
【００３７】
アクティブマトリクス基板５０は、相互に並行に延びるように設けられた複数のゲート線６と、それらのゲート線６に直交する方向に相互に並行に延びるように設けられたソース線１１と、ゲート線６及びソース線１１の各交差部分に設けられたＴＦＴ２０と、各ＴＦＴ２０に対応して一対のゲート線６及びソース線１１で囲われる表示領域に設けられた画素電極１５と、各ＴＦＴ２０を遮光するためにＴＦＴ２０の上層に設けられた第３遮光膜１３と、同じくＴＦＴ２０の下層に設けられた第２遮光膜２と、同じくＴＦＴ２０の上層で第３遮光膜１３より下層に設けられた第１遮光膜９と、補助容量１８とを有する。
【００３８】
第２遮光膜２は、多結晶性シリコン膜／タングステンシリサイド膜の積層膜で構成され、絶縁基板１上に表示領域の外周に沿って、例えば、ＴＦＴ２０の位置に対応するように隣接するゲート線６と補助容量線６ｂとの間に矩形状に設けられている。さらに、第２遮光膜２を覆うようにシリコン酸化膜からなる下部絶縁膜３が設けられている。なお、本実施形態で第２遮光膜２は、電気的に何れにも接続しないフローティング電位であるが、例えば、配線状に形成されている共に、表示領域外の周辺回路で固定電位に接続されていてもよい。
【００３９】
ＴＦＴ２０を構成する活性層４は、多結晶性シリコン膜から形成され、下部絶縁膜３上に設けられており、後述するソース領域４ｃ、ドレイン領域４ｄ、チャネル領域４ａ、ＬＤＤ（Lightly Doped Drain）領域４ｅ及び補助容量電極４ｂを有している。さらに、ソース領域４ｃ、ドレイン領域４ｄ、チャネル領域４ａ、ＬＤＤ（Lightly Doped Drain）領域４ｅ及び補助容量電極４ｂを覆うように、酸化シリコン膜等からなるゲート絶縁膜５が設けられている。
【００４０】
ゲート線６は、リンがドープされた多結晶性シリコン膜／タングステンシリサイド膜の積層膜で構成され、ゲート絶縁膜５上に設けられている。また、ゲート線６と同一層に同一材料で形成され、ゲート線６と相互に並行に延び、且つ、ソース線１１に沿った突出部を有する補助容量線６ｂが設けられている。なお、補助容量線６ｂの末端は、表示領域外の周辺回路で固定電位に接続されている。さらに、ゲート線６及び補助容量線６ｂの上を覆うように、酸化シリコン膜等からなる第１層間絶縁膜７が設けられている。
【００４１】
第１遮光膜９は、リンがドープされた多結晶性シリコン膜／タングステンシリサイド膜の積層膜で構成され、例えば、ＴＦＴ２０を覆うようにゲート線６とソース線１１との交差部でゲート線６に沿った突出部を有する形状を有し、第１層間絶縁膜７上に設けられていると共に、ソース線１１に沿って表示領域外に延設されて、周辺回路で固定電位に接続されている。なお、第１遮光膜９は、第１コンタクトホール８ａを介して補助容量線６ｂに接続されている。さらに、第１遮光膜９の上を覆うように酸化シリコン膜等からなる第４層間絶縁膜１０が設けられている。
【００４２】
これにより、ソース線１１に沿って連結している第１遮光膜９が、全ての補助容量線６ｂに接続することになるため、各ＴＦＴ２０に対して、全ての第１遮光膜９及び全ての補助容量線６ｂが補助容量１８の配線として機能するため、補助容量線６ｂ内の電荷の移動を速めることができる。
【００４３】
なお、本実施形態で第１遮光膜９は、ソース線１１の延びる方向（補助容量線６ｂと直交する方向）に連結しているが、第１遮光膜９を各画素毎に補助容量線６ｂに接続させ、補助容量線６ｂの延びる方向に連結していてもよい。この場合には、連結している第１遮光膜９が、１本の補助容量線６ｂのみに接続することになるため、対応する各ＴＦＴ２０に対して、１本の連結している第１遮光膜９及び１本の補助容量線６ｂのみが補助容量１８の配線として機能するため、補助容量線６ｂ内の電荷の移動を速める効果はあるものの、上述の第１遮光膜９がソース線１１の延びる方向に連結している場合と比較すると、低い効果になる。また、補助容量線６ｂの延びる方向に連結している第１遮光膜９が固定電位に接続していない場合には、補助容量線６ｂの横断面の面積が１本の連結している第１遮光膜９の分だけ増えることになり、補助容量線６ｂ内の電荷の移動を速めることができる。さらに、第１遮光膜９を縦横（ソース線１１の延びる方向及び補助容量線６ｂの延びる方向）に連結している場合には、本実施形態の第１遮光膜９がソース線１１の延びる方向に連結している場合と同様に、各ＴＦＴ２０に対して、全ての第１遮光膜９及び全ての補助容量線６ｂが、補助容量１８の配線として機能するため、補助容量線６ｂ内の電荷の移動を速める効果が大きく、さらに、第１遮光膜９が縦横に連結しているため、断線に対する冗長性が付加されることになる。
【００４４】
ソース線１１は、チタン・タングステン膜／アルミニウム膜／チタン・タングステン膜の積層膜で構成され、第４層間絶縁膜１０上に設けられている。また、ソース線１１と同一層に同一材料で形成され、活性層４のドレイン領域４ｃと画素電極１５とを接続する引出電極１１ｂが設けられている。さらに、ソース線１１及び引出電極１１ｂの上を覆うように、酸化シリコン膜等からなる第２層間絶縁膜１２が設けられている。
【００４５】
ＴＦＴ２０は、ゲート配線６から側方に突出したゲート電極６ａと、ゲート電極６ａの下にゲート絶縁膜５を介して設けられたチャネル領域４ａと、チャネル領域４ａの両側に設けられたソース領域４ｃ及びドレイン領域４ｄと、ソース領域４ｃ及びドレイン領域４ｄとチャネル領域４ａとの間に設けられたＬＤＤ領域４ｅと、コンタクトホール８ｂを介してソース領域４ｃと接続されソース線１１から側方に突出したソース電極１１ａと、コンタクトホール８ｃを介してドレイン領域４ｄと接続されドレイン電極として機能する引出電極１１ｂとから構成されている。
【００４６】
第３遮光膜１３は、チタン等からなる金属膜から構成され、第２層間絶縁膜１２に画素領域の外周に沿って、例えば、隣接するゲート線６と補助容量線６ｂとの間の隙間を覆うようにゲート線６に沿って設けられている。さらに、第３遮光膜１３の上を覆うように、酸化シリコン膜等からなる第４層間絶縁膜１４が設けられている。
【００４７】
なお、第３遮光膜１３は、第１遮光膜９によってＴＦＴ２０の上層からの入射光を十分に遮断している場合には、省略することができる。これにより、画素の開口率を向上させることができる。
【００４８】
画素電極１５は、ＩＴＯ（Indium Tin Oxide）等からなる透明導電膜で構成され、第４層間絶縁膜１４上に設けられており、コンタクトホール８ｄを介してＴＦＴ２０を構成する引出電極１１ｂに接続されている。さらに、画素電極１５の上を覆うように、ポリイミド樹脂等からなる配向膜１９が設けられている。
【００４９】
補助容量１８は、補助容量電極４ｂと、ゲート絶縁膜５を介して補助容量線６ｂとから構成されており、ＴＦＴ２０のドレイン電極１５に接続されている。これにより、画素電極１５と共通電極との間の液晶容量に加えて、補助容量１８が液晶容量と電気的に並列に設けられることになる。
【００５０】
対向基板６０は、絶縁基板１’上に、クロム等からなるブラックマトリクスと、感光性樹脂等に赤、緑、青の顔料が分散されたカラーフィルタ層と、アクリル樹脂等からなるオーバーコート膜と、透明導電性膜であるＩＴＯからなる共通電極２１と、ポリイミド樹脂からばる配向膜１９’と、を有する。
【００５１】
液晶層７０は、電気光学特性を有するネマチック液晶材料から構成されている。
【００５２】
この液晶表示素子１００は、各画素電極１５ごとに１つの画素が構成されており、各画素において、ゲート線６からゲート信号が送られてＴＦＴ２０がオン状態になったときに、ソース線１１から所定のソース信号が送られて画素電極１５に電荷が書き込まれ、画素電極１５と共通電極２１との間で構成される液晶容量に印加される電圧を制御し、それによって液晶層７０の液晶分子の配向状態を変化させて光の透過率を調整することで画像表示するように構成されている。
【００５３】
図７は、本発明の液晶プロジェクタ２００の概略構成図である。
【００５４】
この液晶プロジェクタ２００は、リフレクター２５と、光源２６と、集光レンズ２７、液晶表示素子１００と、投写レンズ２８と、スクリーン２９と、を備えている。
【００５５】
リフレクター２５は、その表面に反射膜が設けられ、光源２６から出た光を効率よく集めて集光レンズ２７に入れるものである。
【００５６】
この液晶プロジェクタ２００は、画像を表示する際には、光源２６から出た光を集光レンズ２７を介して液晶表示素子１００に入れて、上述のように液晶表示素子１００によって画像を作り出して、その画像を投写レンズ２８を介してスクリーン２９に投影することにより、その拡大された画像がスクリーン２９上に表示するように構成されている。
【００５７】
なお、本実施形態では、液晶プロジェクタ２００として単板式の液晶プロジェクタを例示しているが、カラーフィルタ層を除いて液晶表示素子１００を構成すれば、３板式の液晶プロジェクタにも適用することができる。
【００５８】
次に、本発明の実施形態に係る液晶表示素子１００の製造方法について説明する。
【００５９】
＜アクティブマトリクス基板作製工程＞
図５は図２中のＡ−Ａ’断面、図６は図２中のＢ−Ｂ’断面におけるアクティブマトリクス基板５０の製造工程を示す断面模式図である。
【００６０】
まず、ガラス基板等の絶縁基板１上に、ＣＶＤ（Chemical Vapor Deposition）法により、リンがドープされた多結晶性シリコン膜（厚さ１００ｎｍ程度）及びタングステンシリサイド膜（厚さ１００ｎｍ程度）を順に成膜した後、フォトリソグラフィ技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称する）によりパターン形成して第２遮光膜２を形成する。
【００６１】
次いで、第２遮光膜２上に、ＣＶＤ法により、シリコン酸化膜（厚さ４００ｎｍ程度）を成膜し、下部絶縁膜３を形成する。
【００６２】
次いで、下部絶縁膜３上に、ＣＶＤ法により、多結晶性シリコン膜（厚さ４０ｎｍ程度）を成膜し、ＰＥＰ技術によりパターン形成して、図５（ａ）及び図６（ａ）に示すように活性層４を形成する。さらに、補助容量電極を形成する部分に、不純物としてリンを３×１０15ｃｍ-2程度注入する。
【００６３】
次いで、活性層４上に、ＣＶＤ法により、シリコン酸化膜（厚さ１００ｎｍ程度）を成膜してゲート絶縁膜５を形成する。
【００６４】
次いで、ゲート絶縁膜５上に、ＣＶＤ法により、リンがドープされた多結晶性シリコン膜（厚さ１５０ｎｍ程度）及びタングステンシリサイド膜（厚さ１５０ｎｍ程度）を順に成膜した後、ＰＥＰ技術によりパターン形成して、図５（ｂ）及び図６（ｂ１）に示すように、ゲート電極６ａ、補助容量線６ｂ（及びゲート線６）を形成する。
【００６５】
次いで、図６（ｂ２）に示すようにゲート電極６ａ及び補助容量線６ｂをマスクとして活性層４にリンを１×１０13ｃｍ-2程度注入する。
【００６６】
次いで、図６（ｂ３）に示すようにゲート電極６ａの上にレジスト１６を塗布し、そのレジスト１６をマスクとしてリンを３×１０15ｃｍ-2程度注入する。これらのリンの注入により、活性層４のゲート電極６ａの下側に対応する部分にはチャネル領域４ａが、その外側のレジスト１６に被覆されている部分には、相対的に少量のリンを注入したＬＤＤ領域４ｅが、そのＬＤＤ領域４ｅの両側には、相対的に多量のリンを注入したソース領域４ｃ及びドレイン領域４ｄが形成される。さらに、ドレイン領域４ｄのＬＤＤ領域４ｅと反対側には、補助容量１８を構成する補助容量電極４ｂが形成される。
【００６７】
次いで、レジスト１６を除去した後、ゲート線６及び補助容量線６ｂ上に、ＣＶＤ法により、酸化シリコン膜（厚さ３００ｎｍ程度）を成膜して第１層間絶縁膜７を形成する。
【００６８】
次いで、第１層間絶縁膜７の補助容量線６ｂに対応する部分をエッチング除去する。
【００６９】
次いで、第１層間絶縁膜７上に、ＣＶＤ法により、リンがドープされた多結晶性シリコン膜（厚さ１５０ｎｍ程度）及びタングステンシリサイド膜（厚さ１５０ｎｍ程度）を順に成膜した後、ＰＥＰ技術によりパターン形成して、図５（ｃ）及び図６（ｃ）に示すように第１遮光膜９を形成する。なお、第１遮光膜９は、第１コンタクトホール８ａを介して補助容量線６ｂに接続される。
【００７０】
次いで、第１遮光膜９上に、ＣＶＤ法により、酸化シリコン膜（厚さ６００ｎｍ程度）を成膜して第４層間絶縁膜１０を形成する。なお、第４層間絶縁膜１０の表面は、ＢＰＳＧ（Boro-phospho silicate glass）膜のリフロー法、又は、ＣＭＰ（Chemical Mechanical Polishing）法を用いて平坦化する。
【００７１】
次いで、第４層間絶縁膜１０、第１層間絶縁膜７及びゲート絶縁膜５のソース領域４ｃ及びドレイン領域４ｄに対応する部分をエッチング除去する。
【００７２】
次いで、第４層間絶縁膜１０上に、ＣＶＤ法により、チタン・タングステン膜（厚さ１５０ｎｍ程度）、アルミニウム膜（厚さ４００ｎｍ程度）及びチタン・タングステン膜（厚さ１００ｎｍ程度）を順に成膜した後、ＰＥＰ技術によりパターン形成して、ソース線１１、ソース電極１１ａ及び引出電極１１ｂを形成する。なお、ソース電極１１ａ及び引出電極１１ｂは、コンタクトホール８ｂ及び８ｃを介してそれぞれソース領域４ｃ及びドレイン領域４ｄに接続される。
【００７３】
次いで、ソース線１１、ソース電極１１ａ及び引出電極１１ｂ上に、ＣＶＤ法により、酸化シリコン膜（厚さ４００ｎｍ程度）を成膜し、第２層間絶縁膜１２を形成する。
【００７４】
次いで、第２層間絶縁膜１２上に、スパッタリング法によりチタン膜（厚さ１５０ｎｍ程度）を成膜した後、ＰＥＰ技術によりパターン形成して、第３遮光膜１３を形成する。
【００７５】
次いで、第３遮光膜１３上に、ＣＶＤ法により、酸化シリコン膜（厚さ３００ｎｍ程度）を成膜して、図６（ｄ）に示すように、第３層間絶縁膜１４を形成する。
【００７６】
次いで、第２層間絶縁膜１２及び第３層間絶縁膜１４の引出電極１１ｂに対応する部分をエッチング除去する。
【００７７】
次いで、第３層間絶縁膜１４上に、スパッタリング法によりＩＴＯ膜（厚さ１００ｎｍ程度）を成膜した後、ＰＥＰ技術によりパターン形成して、図５（ｄ）に示すように、画素電極１５を形成する。
【００７８】
次いで、印刷法により、ポリイミド系樹脂からなる配向膜を形成した後、ラビング法により、その表面に配向処理を施す。
【００７９】
以上のようにして、本発明を構成するアクティブマトリクス基板５０を作製することができる。
【００８０】
＜対向基板作製工程＞
絶縁基板１’上に、クロム層からなるブラックマトリクス、カラーフィルタ層、オーバーコート膜、ＩＴＯ膜からなる共通電極２１、ポリイミド系樹脂からなる配向膜１９’を順に積層するように形成した後、その表面に配向処理を施す。
【００８１】
＜液晶表示素子製造工程＞
アクティブマトリクス基板５０上に印刷法により熱硬化性樹脂からなるシール部を形成し、対向基板６０を貼り合わせた後、両基板間に、減圧法により液晶材料を注入して封止し、液晶層７０を形成する。
【００８２】
以上のようにして、本発明の液晶表示素子１００が製造することができる。
【００８３】
以上説明した液晶表示素子１００によれば、図３に示すように、補助容量線６ｂ内での電荷の移動を速めるため、補助容量線６ｂと第１遮光膜９とが接続され、第１遮光膜９、補助容量線６ｂ及び第１コンタクトホール８ａで構成される接続部１７が、遮光領域となる補助容量電極４ｂ（補助容量１８）の対応位置にある。これにより、接続部１７によって画素の光透過領域を縮小することがないため、画素の開口率の低下を抑止することができる。
【００８４】
また、補助容量線６ｂに接続している第１遮光膜９の各々が、補助容量線６ｂと直交する方向（ソース線１１の延びる方向）に連結していることにより、各ＴＦＴ２０に対して、全ての第１遮光膜９及び全ての補助容量線６ｂが補助容量の配線として機能するため、補助容量線６ｂ内の電荷の移動を速めることができ、補助容量線６ｂ内の電荷の移動の遅延に起因するクロストーク、ゴースト等が抑止され、液晶表示素子１００の表示品位を向上することができる。
【００８５】
また、図３に示すように、ＴＦＴ２０を覆うように、ＴＦＴ２０の上層（液晶層７０）側に設けられた第１遮光膜９及び第３遮光膜１３によって、ＴＦＴ２０の上側から入射する光Ｌ１が遮断され、また、ＴＦＴ２０の下層（絶縁基板１）側に設けられた第２遮光膜２によって、ＴＦＴ２０の下側から入射する光Ｌ２が遮断され、さらに、ＴＦＴ２０に近接した位置に設けられた第１遮光膜９によって、ＴＦＴ２０の斜め方向から入射する光Ｌ３が遮断されることになる。これらにより、ＴＦＴ２０での光によるリーク電流の発生が抑止される。
【００８６】
さらに、液晶表示素子１００では、画素の開口率の低下が抑止され、補助容量線６ｂ内の電荷の移動が速められると共に、光によるリーク電流の発生が抑止されているので、その液晶表示素子１００を備える液晶プロジェクタ２００は、各画素当たりの面積が小さく、大光量下で使用される場合においても、高い表示品位を有することになる。
【００８７】
なお、本発明は本実施形態に限定されるものではなく、他の構成であってもよい。
【産業上の利用可能性】
【００８８】
以上説明したように、本発明の液晶表示素子は、画素の開口率の低下が抑止され、さらに、補助容量線内の電荷の移動が速められ、光リーク電流の発生が抑止されているので、大光量下で使用され、各画素当たりの面積が小さい表示素子を有する液晶プロジェクタ等について有用である。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施形態に係る液晶表示素子１００の断面模式図である。
【図２】本発明の実施形態に係る液晶表示素子１００のアクティブマトリクス基板５０の１つの画素領域を拡大した平面模式図である。
【図３】図２中のＡ−Ａ’断面におけるアクティブマトリクス基板５０の断面模式図である。
【図４】図２中のＢ−Ｂ’断面におけるアクティブマトリクス基板５０の断面模式図である。
【図５】図２中のＡ−Ａ’断面におけるアクティブマトリクス基板５０の製造工程を示す模式図である。
【図６】図２中のＢ−Ｂ’断面におけるアクティブマトリクス基板５０の製造工程を示す模式図である。
【図７】本発明の実施形態に係る液晶プロジェクタ２００の概略構成図である。
【図８】従来の液晶表示素子のアクティブマトリクス基板３０の断面模式図であり、本発明の構成を示す図３に対応する。
【符号の説明】
【００９０】
１，１’  絶縁基板
２        第２遮光膜（下部遮光膜）
３        下部絶縁膜
４        活性層
４ａ      チャネル領域
４ｂ      補助容量電極
４ｃ      ソース領域
４ｄ      ドレイン領域
４ｅ      ＬＤＤ領域
５        ゲート絶縁膜
６        ゲート線
６ａ      ゲート電極
６ｂ      補助容量線
７        第１層間絶縁膜
８ａ      第１コンタクトホール（コンタクトホール）
８ｂ      第２コンタクトホール
８ｃ      第３コンタクトホール
８ｄ      第４コンタクトホール
９        第１遮光膜
１０      第２層間絶縁膜
１１      ソース線
１１ａ    ソース電極
１１ｂ    引出電極
１２      第３層間絶縁膜
１３      第３遮光膜（上部遮光膜）
１４      第４層間絶縁膜
１５      画素電極
１６      マスク
１７      接続部
１８      補助容量
１９，１９’  配向膜
２０      ＴＦＴ
２１      共通電極
２５      リフレクター
２６      光源
２７      集光レンズ
２８      投射レンズ
２９      スクリーン
３０，５０    アクティブマトリクス基板
６０      対向基板
７０      液晶層
１００    液晶表示素子
２００    液晶プロジェクタ
【図１】
2005031552.tif 000003
【図２】
2005031552.tif 000004
【図３】
2005031552.tif 000005
【図４】
2005031552.tif 000006
【図５】
2005031552.tif 000007
【図６】
2005031552.tif 000008
【図７】
2005031552.tif 000009
【図８】
2005031552.tif 000010