(57)【要約】【課題】磁気メモリデバイスの動作マージンを改善すること。【解決手段】磁気ランダムアクセスメモリ(MRAM)(100)は、交点グリッド(104,106,108)上に配列された磁気メモリセル(102)のアレイを含む。選択されていないビット選択線(108)とワード選択線(104,106)の浮遊配線容量に蓄積する偽の電圧は、ダイオード(110)により制限されて放電される。係る偽の電圧の制御は、デバイス(100)の動作マージンを改善し、より大きなアレイの構築を可能にする。【選択図】図１
2005109500.tif 000002
【特許請求の範囲】
【請求項１】
磁気ランダムアクセスメモリ（ＭＲＡＭ）であって、
交点グリッド（１０４、１０６、１０８）上に配列された磁気メモリセル（１０２）のアレイであって、各メモリセルが抵抗性電流経路である、磁気メモリセル（１０２）のアレイと、
前記メモリセル（１０２）の個々のメモリセルをアドレス指定するように接続された前記交点グリッド（１０４、１０６、１０８）における複数のビットおよびワード選択線（１０４、１０６、１０８）であって、係る線（１０４、１０６、１０８）は、係る線（１０４、１０６、１０８）のうち選択されていない線上に偽の電圧を増大させる可能性のある浮遊容量を有する、複数のビットおよびワード選択線（１０４、１０６、１０８）と、及び
前記選択されていない線（１０４、１０６、１０８）上の前記偽の電圧を制限して放電するように接続された複数のダイオード（１１０）とを含み、
デバイス（１００）の動作マージンが改善されている、磁気ランダムアクセスメモリ（ＭＲＡＭ）。
【請求項２】
前記磁気メモリセル（１０２）のアレイが、増大したサイズを有し、その増大したサイズが前記改善されたデバイス（１００）の動作マージンによって可能にされている、請求項１に記載のＭＲＡＭ。
【請求項３】
前記複数のビットおよびワード選択線（３１０、３１２）に接続されたワード線デコーダ（３１８）をさらに含み、選択されていない線（３１０、３１２）が、高インピーダンスであり、前記デバイス（３００）の動作マージンを妨げる浮遊電圧を構築する可能性がある、請求項１に記載のＭＲＡＭ。
【請求項４】
前記複数のダイオード（３３０）が、共通電圧基準（３３４）と、前記複数のビットおよびワード選択線（３１０、３１２）の別個の線との間に個々に接続され、前記デバイス（３００）の動作マージンを妨げる余分な電荷を除去する、請求項１に記載のＭＲＡＭ。
【請求項５】
複数のダイオード（２２２、２２４）の個々のダイオードとそれぞれ直列の複数の電流制限抵抗（２１８、２２０）をさらに含み、前記直列の組み合わせが、共通電圧基準（２２６）と前記複数のビットおよびワード選択線（２１０、２１２）との間に個々に接続され、前記デバイス（２００）の動作マージンを妨げる余分な電荷が除去される、請求項１に記載のＭＲＡＭ。
【請求項６】
磁気ランダムアクセスメモリ（ＭＲＡＭ）であって、
交点グリッド（１０４、１０６、１０８）上に配列された磁気メモリセル（１０２）のアレイであって、各メモリセル（１０２）が抵抗性電流経路である、磁気メモリセル（１０２）のアレイと、
前記メモリセル（１０２）の個々のメモリセルの行をアドレス指定するように接続された前記交点グリッド内の複数のワード選択線（１０４、１０６、１０８）であって、係るワード線（１０４、１０６、１０８）が、前記ワード線（１０４、１０６、１０８）のうちの選択されていないワード線上に偽の電圧を増大させる可能性がある浮遊容量を有する、複数のワード選択線（１０４、１０６、１０８）と、及び
前記複数のワード選択線（３１０、３１２）の各ワード選択線をアースとクランプ電圧との間で独立して駆動するように接続され、浮遊電圧を増大させて前記デバイス（３００）の動作マージンを妨げる複数のワード選択線（３１０、３１２）の高インピーダンス状態を許容しないデコーダ（３１８）とを含む、磁気ランダムアクセスメモリ（ＭＲＡＭ）。
【請求項７】
前記磁気メモリセル（１０２）のアレイが、増大したサイズを有し、その増大したサイズが、前記改善されたデバイス（３００）の動作マージンによって可能にされている、請求項６に記載のＭＲＡＭ。
【請求項８】
前記デコーダ（３１８）に接続され、各ワード線（３１０、３１２）が選択されていないときに等電位電圧を有するように各ワード線（３１０、３１２）に供給する電圧基準（３３２）をさらに含む、請求項６に記載のＭＲＡＭ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリデバイスに関し、より具体的には、磁気メモリデバイスの浮遊行アドレス線および浮遊列アドレス線を放電して動作マージンを改善するためのダイオードの使用に関する。
【背景技術】
【０００２】
不揮発性磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイスは、用途によっては揮発性ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスやスタティックランダムアクセスメモリ（ＳＲＡＭ）デバイスと置き換えることができる場合がある。ＭＲＡＭデバイスは、トンネル磁気抵抗（ＴＭＲ）、超巨大磁気抵抗（ＣＭＲ）、および巨大磁気抵抗（ＧＭＲ）技術に基づいたセルのアレイを使用する。
【０００３】
ＭＲＡＭセルは、一般に、「データ」層と「基準」層の周りに構成される。データ層は、書き込み可能または切り換え可能な磁性材料を含み、基準層は、固定的な磁性材料を含む。それら２つの間の絶縁体層は、挟んでいる外側の層からの磁界が互いに打ち消し合っているか、または強め合っているかによって、電流に対する大きい抵抗または小さい抵抗を有する。
【０００４】
書き込み操作中、隣接するワイヤループを介して電磁界を加えることによって、データ層の磁化は２つの正反対の状態に切り換えられ得る。従って、２値情報を格納することができる。基準層は通常、磁化がピン留めされる磁性材料からなる。データ層に加えられる磁界は、基準層の磁化を切り換えるのには十分でない強度で基準層に入り込む。
【０００５】
例えば、ＴＭＲセルにおいて、データ層と基準層は、トンネル接合が形成されるように薄い絶縁体層によって分離されている。電子が絶縁体層を突き抜けることができる確率は、基準層の磁化方向に対するデータ層の磁化方向に依存する。従って、この構造体は「磁気抵抗」であり、情報を格納することができ、後にメモリセルを通過することができるトンネル電流の大きさを読み取ることによってその情報を取り出すことができる。
【０００６】
磁気メモリデバイスは通常、列と行のアレイで配列された多数の係る磁気メモリセルを含む。磁気メモリセルは、ワード線とビット線との間に挟まれている。例えば、各行の磁気メモリセルが、ビット線によって接続され、各列の磁気メモリセルが、ワード線によって接続される。ビット線は、磁気メモリセルを切り換えるための磁界を生成するのに必要な書き込み電流を伝えるのに適している。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
読み書き操作は選択的に行われ、即ち、それぞれの線を選択することによって、１つまたは複数の磁気メモリセルが読み書き操作のために選択される。デバイスを確実に動作させるためには、アレイのすべての磁気メモリセルに首尾一貫した電気的な読み書き制限を有することが望ましい。
【課題を解決するための手段】
【０００８】
要するに、本発明の磁気ランダムアクセスメモリ（ＭＲＡＭ）の実施形態は、磁気メモリセルのアレイを含む。磁気メモリセルは、ワイヤに接続され、ワイヤを電気的に選択することによって選択可能である。また、デバイスは、ワイヤが選択されていない場合に残留電圧を制限するように、ワイヤに接続された電圧クランプも含む。
【０００９】
本発明は、本発明の実施形態に関する以下の説明からより完全に理解されるであろう。その説明は、添付図面に関連して行われる。
【発明の効果】
【００１０】
本発明によれば、磁気メモリデバイスの動作マージンが改善され、より大きな磁気メモリセルのアレイの構築が可能になる。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の磁気ランダムアクセスメモリ（ＭＲＡＭ）の実施形態を示し、本明細書において全般的な参照符号１００によって参照される。ＭＲＡＭ１００は、多数の個別の磁気抵抗メモリセル１０２を含む。この場合、各メモリセル１０２は、トンネル磁気抵抗メモリ（ＴＭＲ）技術に基づいている。各セル１０２は、電気接続され、それぞれのワード線とビット線を選択することによってアドレス指定可能である。図１は、ワード線１０４および１０６を示し、分かりやすくするために、１つのビット線１０８だけが示されている。各ワード線は、電圧クランプ、例えば放電ダイオード１１０に直列接続される。簡略化のために、１つの放電ダイオード１１０だけを示す。ＭＲＡＭ１００は、さらに電圧制御電源１１２を含む。
【００１２】
各メモリセル１０２は、磁気データ層１１４と磁気基準層１１６とを含む。基準層１１６は、磁化の向きがピン留めされるものである。データ層１１４は、かけられる電磁界の関数としてその磁化の向きが切り換え可能な磁性材料を使用する。データ層１１８と基準層１１６との間に絶縁体層１１４が配置される。係る絶縁体層は、適切な電圧が加えられた場合にトンネル電流が流れるほど十分に薄い。
【００１３】
トンネル効果の確率、従ってメモリセルの実効抵抗は、基準層１１６の磁化の向きに対するデータ層１１４の磁化の向きに依存する。従って、データを磁気的に格納し、データ層に書き込まれた磁化の向きを読み出すことができる。トンネル電流は、メモリセル１０２の抵抗に依存するものとして測定される。
【００１４】
一般に、データ層１１４の磁化は、２つの対向する向きを有することができる。ビット線１０８に印加される電流によって生成される磁界の方向の関数として２値情報を格納することができる。
【００１５】
電流が印加されたとき、磁界がビット線１０８を包囲する。係る磁界を使用して、データ層１１４の磁化を切り換えることができる。磁気メモリセル１０２は、有限の抵抗を有し、書き込み操作中に書き込み電流の一部がセルを通じて漏れることがある。これにより偽の電流が生じ、書き込み電流が不均一になることがある。この影響を制限するために、ＭＲＡＭ１００は、セルを流れる書き込み電流の漏れを制限する非線形電流制限要素を含む。この例では、非線形要素は、整流器ダイオード１２０である。
【００１６】
ダイオード１２０は、選択されていない線上の電荷の容量性蓄積を可能にする。結果としての回路は、ピーク検出器のように見える。電圧クランプを使用して、選択されていない線が上昇できる電圧を制限する。この電圧クランプが、選択されていないワイヤの残留電圧を制限するので、以前に選択されていなかった線が選択された場合の読み書き制限に関する蓄積電荷の影響を低減することができる。従って、アレイの全体にわたる磁気メモリセルの電気的な読み書き制限の予想される違いを低減することができる。
【００１７】
例えば、電圧制御電源１１２は、ダイオード１１０に制御電圧を出力する。書き込み操作中、選択されていないワイヤに接続されたダイオード１１０は、逆バイアスがかけられており、ワイヤに負荷をかけていない。書き込み操作中、選択されていない線は、電荷を浮動させることがある。書き込み操作後に、電圧源は、ダイオードに順方向バイアスをかけて電荷をクランプする。書き込み操作中、選択された線に接続されたダイオード１２０には、順方向バイアスがかけられる。
【００１８】
図１は、ビット線１０８に書き込み電流を出力する書き込み生成器１２２を含む。また、書き込み生成器は、ワード線１０４と１０６を流れる電流を生成することもできる。分かりやすくするために、ワード線１０４と１０６の書き込み生成器１１０への電気接続は、図示されていない。
【００１９】
ＭＲＡＭ１００は、読み出し操作中に選択されたメモリセル１０２の抵抗をセンシング（検出）するための読み出し回路をさらに含む。読み出し操作中、定電圧電源またはアースが、ビット線１０８に適用される。外部回路が、定電圧電源を供給してもよい。読み出し回路は、従来のものであり、図面を簡略化するために図示されていない。
【００２０】
ＭＲＡＭ１００は、任意の数の行と列で配列された任意の数のメモリセル１０２を有するアレイを含むことができる。さらに、ＭＲＡＭ１００は、超巨大磁気抵抗メモリセル（ＣＭＲ）、または巨大磁気抵抗メモリ（ＧＭＲ）セルなどの他の磁気メモリ技術を使用することもできる。
【００２１】
データ層１１４はニッケル鉄を使用し、基準層１１６はコバルト鉄を含み、絶縁体層１１８は、二酸化アルミニウムからなる。係る層は、約１４０ｎｍ×３００ｎｍの平面領域を有する。基準層１１６、データ層１１４、および絶縁体層１１８はそれぞれ、約２ｎｍ、３．５ｎｍ、および１．２ｎｍの厚さを有する。磁気メモリセル１０２の回路抵抗は、約１ＭΩである。この例では、ワード線１０４、１０６とビット線１０８は、銅のメタライゼーションで配線されている。
【００２２】
各磁気メモリセルは、キャッピング、ＡＦ、およびシード層などのいくつかの追加の層を含むことができる。さらに、すべてのワード線が電圧クランプに接続される必要はない。電圧クランプは、ビット線に接続されてもよい。また、１つの電圧クランプが、多数のビット線またはワード線と関連付けられてもよい。
【００２３】
放電ダイオード１１０は一般に、ＭＲＡＭ電子回路の周辺に配置される。係るダイオードは、薄膜ダイオードのような最小構成サイズのダイオードとすることができ、またはデバイスの基板内のＮ＋／Ｐ−ウェルダイオードとすることができる。ダイオード１２０は、薄膜ダイオードであり、それぞれｎ形領域とｐ形領域を含む。この例では、ｎ形領域とｐ形領域は、ドープドアモルファスシリコンを使用する。ｐ形の場合には、ホウ素のドーピングが使用され、ｎ形の場合には、リンまたはヒ素がドーピングされる。これらは、１０〜１００ｎｍであり、それぞれ約１４０ｎｍ×３００ｎｍの接触面積を有する。
【００２４】
図２は、本発明のＭＲＡＭデバイスの実施形態を表し、本明細書において全般的に参照符号２００によって参照される。ＭＲＡＭ２００は、それぞれ直列ダイオード２０５〜２０８を有する４つのＭＲＡＭセル２０１〜２０４の２×２アレイである。選択されていないセルを流れる漂遊電流は、ワード線２１０または２１２が選択されていないとき（ハイ）に直列ダイオード２０５〜２０８に逆バイアスがかけられることによって制限され得る。１対のビット線２１４および２１６は、ハイになるときに選択される。そのため、選択されたワード線２１０および２１２（ロー）と、選択されたビット線２１４および２１６（ハイ）との交点にあるＭＲＡＭセル２０１〜２０４には、それぞれ順方向バイアスされたダイオード２０５〜２０８を通じてプログラム可能な抵抗が生じる。他のすべての選択されていないＭＲＡＭセル２０１〜２０４は、逆方向バイアスされた直列ダイオード２０５〜２０８を有する。
【００２５】
ワード線クランプダイオード２２２および２２４と直列の制限抵抗２１８および２２０は、それぞれの行のダイオード２０５〜２０８に逆バイアスがかけられたときに蓄積するワード線２１０および２１２の浮遊電荷を除去する。電圧源（Ｖｓ）２２６は、アース２２８を基準にして、クランピング電圧を設定する。
【００２６】
単純なスイッチ出力２３２および２３４を有する行アドレスデコーダ２３０が表されている。例えば、これらは、オープンコレクタバイポーラトランジスタまたはオープンドレイン電界効果トランジスタ（ＦＥＴ）でもって実現される。選択されていない線の高インピーダンス状態により、ＭＲＡＭ２００の全体にわたる書き込み電流の均一性を乱す可能性のある電荷の蓄積が許容される。トーテムポール出力デコーダ（行アドレスデコーダ）２３０は、ワード線２１０および２１２の浮遊電圧の蓄積を回避するが、そのような回路を実現するために必要な余分な数のデバイスの観点からコスト高になる。
【００２７】
図３は、本発明の別の実施形態によるＭＲＡＭデバイスを表し、そのＭＲＡＭデバイスは本明細書において全般的な参照符号３００によって参照される。ＭＲＡＭ３００は、それぞれ直列ダイオード３０５〜３０８を有する４つのＭＲＡＭセル３０１〜３０４の２×２アレイである。ワード線３１０または３１２が選択されていないとき（ハイ）、直列ダイオード３０５〜３０８には、逆バイアスがかけられる。１対のビット線３１４および３１６は、ハイになるときに選択される。選択されたワード線３１０および３１２（ロー）と、選択されたビット線３１４および３１６（ハイ）との交点にある任意のＭＲＡＭセル３０１〜３０４は、それぞれ順方向バイアスされたダイオード３０５〜３０８を通じてプログラム可能な抵抗を生じる。他のすべての選択されていないＭＲＡＭセル３０１〜３０４は、逆バイアスされた直列ダイオード３０５〜３０８を有する。
【００２８】
選択されていないワード線３１０と３１２の浮遊電荷の蓄積は、行アドレスデコーダ３１８によって阻止される。その出力構造は、２つの単極双投（ＳＰＤＴ）スイッチ３２０および３２２、例えば標準のＣＭＯＳロジックトーテムポール出力によって表される。選択された行の線は、アース３２４および３２６のいずれかにアースされる。選択されていない行の線は、共通放電抵抗３２８、ダイオード３３０、およびアース３３４を基準とする電圧源３３２に接続されることによって浮遊しないようにされる。電圧源３３２は、ロジックレール電圧より低い電圧、例えばＶｃｃで動作することができ、かつＭＲＡＭセル３０１〜３０４によって設定された等電位電圧に適合するように調整されることが理想的である。
【００２９】
一実施形態において、デバイスは、選択されていないワード線を浮遊させるが、各ワイヤにそれぞれ直列接続された複数の電圧クランプでもってその浮遊を制限する。例えば、各電圧クランプは、デバイスの個々のビット線またはワード線に接続され得る。これにより、過剰電圧を除去することを可能にし、それでもなおワード線がローにされたときのワード線の選択が妨害されない。
【００３０】
本発明は、別の実施形態において、ワイヤに接続された磁気メモリセルのアレイを含む磁気メモリデバイスを動作させる方法を提供し、この方法は、ワイヤを選択するステップと、選択されていないワイヤの蓄積電荷と関連する電圧を制限するステップを含む。
【００３１】
電圧を制限するステップは、蓄積電荷を放電することを含むことができる。この場合、放電電流を放電ダイオードなどの非線形電流制限要素に導くことによって蓄積電荷を放電することができる。さらに、このステップは、書き込み操作中にダイオードに逆方向バイアスをかけ、書き込み操作後にダイオードに順方向バイアスをかけて蓄積電荷を放電することを含むことができる。
【００３２】
本発明は、特定の例に関連して説明されたが、当業者ならば、本発明が多くの他の形態で具現化され得ることは理解されよう。例えば、磁気メモリセルは、超巨大磁気抵抗（ＣＭＲ）または巨大磁気抵抗メモリ（ＧＭＲ）技術に基づくことができる。
【００３３】
本発明をまとめると、次の通りである。本発明による磁気ランダムアクセスメモリ（ＭＲＡＭ）（１００）は、交点グリッド（１０４、１０６、１０８）上に配列された磁気メモリセル（１０２）のアレイを含む。選択されていないビット選択線（１０８）とワード選択線（１０４、１０６）の浮遊配線容量に蓄積する偽の電圧は、ダイオード（１１０）により制限されて放電される。係る偽の電圧の制御は、デバイス（１００）の動作マージンを改善し、より大きなアレイの構築を可能にする。
【図面の簡単な説明】
【００３４】
【図１】本発明の磁気メモリデバイスの実施形態に関する斜視図である。
【図２】本発明の磁気メモリデバイスの実施形態に関する回路図である。
【図３】本発明の別の磁気メモリデバイスの実施形態に関する回路図である。
【符号の説明】
【００３５】
100、200、300  ＭＲＡＭ
102  磁気抵抗メモリセル
104、106、210、212、310、312  ワード線
108、214、216、314、316  ビット線
110、120  ダイオード
114  データ層
116  基準層
218、220  制限抵抗
222、224  ワード線クランプダイオード
226、332  電圧源
230、318  行アドレスデコーダ
【図１】
2005109500.tif 000003
【図２】
2005109500.tif 000004
【図３】
2005109500.tif 000005