(57)【要約】【課題】            小型、軽量で、伝送損失の低減がなされ、特性のより安定した電力増幅器モジュールを提供する。【解決手段】        本発明の電力増幅器モジュールは、電力増幅器を設けた半導体基板と前記電力増幅器の信号入力側に形成された入力段整合回路と誘電体基板とを少なくとも有する電力増幅器モジュールであって、前記半導体基板は前記誘電体基板上に設置され、前記入力段整合回路は、前記誘電体基板に形成され、前記電力増幅器モジュールの信号入力側に接続される外部伝送線路と前記電力増幅器との間のインピーダンス整合機能を有し、前記入力段整合回路の少なくとも一部はスプリアス信号抑圧機能を有するスプリアス信号抑圧回路を構成している。【選択図】          図１
2005101893.tif 000002
【特許請求の範囲】
【請求項１】
電力増幅器を設けた半導体基板と前記電力増幅器の信号入力側に形成された入力段整合回路と誘電体基板とを少なくとも有する電力増幅器モジュールであって、前記半導体基板は前記誘電体基板上に設置され、前記入力段整合回路は、前記誘電体基板に形成され、前記電力増幅器モジュールの信号入力側に接続される外部伝送線路と前記電力増幅器との間のインピーダンス整合機能を有し、前記入力段整合回路の少なくとも一部はスプリアス信号抑圧機能を有するスプリアス信号抑圧回路を構成していることを特徴とする電力増幅器モジュール。
【請求項２】
前記スプリアス信号抑圧回路が、低域通過フィルタ，高域通過フィルタ、帯域通過フィルタのうち少なくとも１つの機能を有する回路と、前記外部伝送線路よりインピーダンスの小さい入力段整合回路内伝送線路の低インピーダンス部に帯域除去フィルタ回路とを備えていることを特徴とする請求項１記載の電力増幅器モジュール。
【請求項３】
前記スプリアス信号抑圧回路が、低域通過フィルタ回路と、高域通過フィルタ回路と、該低域通過フィルタ回路と該高域通過フィルタ回路とを接続するコンデンサ素子および／またはインダクタ素子からなる回路とで構成される帯域通過フィルタ回路を備えたことを特徴とする請求項１記載の電力増幅器モジュール。
【請求項４】
前記スプリアス信号抑圧回路が、前記帯域通過フィルタ回路と、前記外部伝送線路よりインピーダンスの小さい入力段整合回路内伝送線路の低インピーダンス部に帯域除去フィルタ回路とを備えていることを特徴とする請求項３記載の電力増幅器モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話や無線ＬＡＮなどに用いられる電力増幅器モジュール、詳述すれば数ＧＨｚ以上の高周波の電力増幅器モジュールに関し、特に通信システムの送信側の高周波回路部を簡単化、小型化にし、低損失化を実現するための電力増幅器モジュールに関するものである。
【背景技術】
【０００２】
図１３は、従来の電力増幅器の送信側回路部の一例を示すブロック図である。送信回路は、ベースバンド部からアンテナの方向に順に、ベースバンド周波数をローカル発振器からのローカル信号とをあわせＲＦ周波数に変換するための非線形素子であるミキサ、その後段にミキサで発生したスプリアス信号を除去するための帯域通過フィルタ、そして電力増幅器または電力増幅器モジュールが配置されている。
【０００３】
通常、ミキサから発生するスプリアス信号は、ＲＦ信号周波数をｆ０、ローカル周波数をｆlocalとすると、ＲＦ信号周波数ｆ０近傍に、ｆlocal、ｆ０±２×（ｆ０−ｆlocal）の周波数成分として発生する。一般に増幅器にこのようなＲＦ信号周波数ｆ０近傍のスプリアス信号を抑圧するような急峻な減衰特性を付与することは困難なため、前述のような帯域通過フィルタが、増幅器の入力段に配置され、増幅器の入力信号に含まれるスプリアス信号を十分に減衰させる方法がとられている。このような目的で配置される帯域通過フィルタには、小型な誘電体フィルタやＳＡＷフィルタが一般的に用いられている。
【０００４】
電力増幅器の後段には主として電力増幅器で発生する逓倍波スプリアス信号を抑圧するための帯域通過フィルタや低域通過フィルタが配置され、送信／受信を切り替えるためのスイッチ素子、そしてアンテナに接続される。電力増幅器の後段に配置されるフィルタは、アンテナより空間に放出される電波信号に不要なスプリアス信号が含まれないよう、すなわち空間に放出されるスプリアス信号の電波強度が各通信システム規格に準じた強度以下になるように設定される。このような目的で配置される帯域通過フィルタにも、小型な誘電体フィルタやＳＡＷフィルタが一般的に用いられる。
【０００５】
図１４は従来のＮ個の増幅器をつなげた電力増幅回路モジュールを含む送信回路のブロック図である。一般に、電力増幅器モジュールの信号入力側には帯域通過フィルタが配置され電力増幅器モジュールの入力端子とは基板上に形成された伝送線路で接続される。電力増幅器モジュールの入力段、出力段には、増幅器の入力、出力インピーダンスと外部の伝送線路のインピーダンス（一般に５０Ω）とが整合するようにインピーダンス整合回路が配置される。また、各増幅器の間には前段、後段増幅器の入出力インピーダンスが整合するように段間整合回路が配置される。
【０００６】
電力増幅器モジュールは、一般に半導体基板に形成された増幅器と入力段、出力段のインピーダンス整合回路および各増幅器間のインピーダンス整合回路などが一つの誘電体基板上に一体化された部品である。また、部品点数の削減、小型化、軽量化、低コスト化などを目的に低温焼結セラミック多層基板や樹脂多層基板にコンデンサ素子やインダクタ素子など基板に作りこんだものが知られている。
【０００７】
このような電力増幅器あるいは電力増幅器モジュールとフィルタの組み合わせの方法として、段間整合回路部にＳＡＷフィルタを挿入するものが開示されている（特許文献１参照）。また、図１５．１と図１５．２に示すように、フィルタ装置の入出力インピーダンスを非対称にし、このフィルタ装置を増幅器に接続し、外部回路とのインピーダンスを整合させる方法が知られている（特許文献２参照）。図１５．１は、増幅器とフィルタ装置を含む電子回路装置の回路図であり、図１５．２は、そのフィルタ装置が誘電体共振器で構成されていることを示す図である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のごとく、従来の無線機における送信回路では、増幅器モジュールの信号入力側に、ミキサ回路で生じたスプリアス信号成分を抑圧するために、別途、帯域通過フィルタが配設されていた。
【０００９】
このような目的で配置される帯域通過フィルタとしては、前述のように小型な誘電体フィルタやＳＡＷフィルタが一般的に用いられているが、このようなフィルタの挿入損失は〜３ｄＢ（〜５０％の電力損失）と比較的大きく、回路基板にフィルタを実装するための基板スペースおよび電力増幅器とフィルタを接続するための伝送回路用の基板スペースを設けなければならない。このような方法では、フィルタの挿入損失に加え伝送回路の伝送損失および接続点での反射損失などにより回路全体での損失が増加してしまう問題があり、形状的には小型化が困難という問題があった。さらに、別途、フィルタ素子を用意するためコスト的にも高くなっていた。
【００１０】
電力増幅器においては、フィルタの挿入損失を含む伝送損失分を補償するため利得および出力電力を大きく設計する必要があった。利得および出力電力を大きくするためには電源からの供給電力も大きく設計しなければならないため、その分、余分な電力消費が生じていた。
【００１１】
また、特許文献２に開示されているように外部回路とインピーダンス整合可能なようにフィルタ装置の入出力インピーダンスを設定する場合には、インピーダンス整合回路が無くなる分、小型化になる。特許文献２に記載のフィルタ装置はたとえばλ／４誘電体共振器とコンデンサとからなる誘電体フィルタであり、基板上に個々の部品を配設して回路を構成するか、一つのフィルタ素子として基板上に配置される。小型化および低コスト化には後者の方法がより適している。しかし実際の回路設計においてフィルタ装置と電力増幅器の端子間接続をする場合に必要な低インピーダンス線路を基板上に形成することは困難である。低インピーダンス線路は誘電率の高い基板ほど線幅を狭く設計でき、例えば、一般的なアルミナ系誘電体セラミック材料で比誘電率１０、厚み０．４ｍｍの誘電体基板に伝送線路のインピーダンス、Ｚ＝５Ωのマイクロストリップラインを形成する場合、周波数を１ＧＨｚとするとその線幅は約８．６ｍｍになる。しかし、このような広い線幅の伝送線路を基板上に作製することは現実的ではない。また、一般的に低インピーダンス伝送路は、特に高周波回路においては配線抵抗や寄生リアクタンス成分の影響を受け伝送線路のインピーダンスが設計値とずれやすくなる。したがって、伝送ライン長はできるだけ短くし、部品間の接続点は少なくすることが設計上望ましいが、この場合、必ず部品間を接続するための伝送路と、部品端子間の接続点が必要になる。このことは、増幅器回路の特性ばらつきの原因になり、製品歩留まりの低下などに影響する。他の方法としてフィルタ装置と増幅器を線幅の狭い高インピーダンス線路で接続する方法も考えられるが、線路インピーダンスの不連続点で反射波が生じ、特性ばらつきに加え伝送損失の増加を伴ってしまう。さらに、この場合使用されるフィルタ装置は、通常の入出力インピーダンスが５０Ωで設計された汎用フィルタ部品と異なり、外部回路と特定の電力増幅器の入力インピーダンスに整合が取れるよう特別に設計された製品になるため非常に高価なものになってしまう。また、基板上に部品として実装して用いる点においては、小型化、軽量化が困難であり、伝送損失の増加、コスト高などの問題がある。
【００１２】
本発明は、上記のごとき問題を解決するためになされたものであり、小型、軽量で、伝送損失の低減がなされ、特性のより安定した電力増幅器モジュールを提供することを目的とする。
【特許文献１】特開平９−１０７２５１号公報（第２頁段落番号（０００４）、図３参照）。
【特許文献２】特開平１１−８８０１１号公報（第４頁段落番号（０００５）、図２、図３参照）。
【課題を解決するための手段】
【００１３】
本発明は、電力増幅器を設けた半導体基板と前記電力増幅器の信号入力側に形成された入力段整合回路と誘電体基板とを少なくとも有する電力増幅器モジュールであって、前記半導体基板は前記誘電体基板上に設置され、前記入力段整合回路は、前記誘電体基板に形成され、前記電力増幅器モジュールの信号入力側に接続される外部伝送線路と前記電力増幅器との間のインピーダンス整合機能を有し、前記入力段整合回路の少なくとも一部はスプリアス信号抑圧機能を有するスプリアス信号抑圧回路を構成している電力増幅器モジュールに関する。
【００１４】
また、本発明は、前記スプリアス信号抑圧回路が、低域通過フィルタ，高域通過フィルタ、帯域通過フィルタのうち少なくとも１つの機能を有する回路と、前記外部伝送線路よりインピーダンスの小さい入力段整合回路内伝送線路の低インピーダンス部に帯域除去フィルタ回路とを備えていることを特徴とする。
【００１５】
また、前記スプリアス信号抑圧回路が、低域通過フィルタ回路と、高域通過フィルタ回路と、該低域通過フィルタ回路と該高域通過フィルタ回路とを接続するコンデンサ素子および／またはインダクタ素子からなる回路とで構成される帯域通過フィルタ回路を備えている電力増幅器モジュールに関する。
【００１６】
さらに、本発明の電力増幅器モジュールの一実施形態は、前記スプリアス信号抑圧回路が、前記帯域通過フィルタ回路と、前記外部伝送線路よりインピーダンスの小さい入力段整合回路内伝送線路の低インピーダンス部に帯域除去フィルタ回路とを備えていることを特徴とする。
【発明の効果】
【００１７】
本発明による電力増幅器モジュールは、モジュール内の入力段整合回路にスプリアス信号抑圧回路を含むよう設計されるため、別途、フィルタを基板上に配置する必要が無く、余分な伝送線路、接続点が無いことから特に通信システムの送信側の高周波回路部を簡単化、小型化された低損失な回路とし、低インピーダンス線路部を最小化できることから回路特性を安定化することができる。また、本発明のスプリアス信号抑圧回路を含む入力段整合回路は、従来の電力増幅器モジュールのスプリアス信号抑圧回路を含まない入力段整合回路形成と同様に主として誘電体基板回路に一体形成することから従来の電力増幅器モジュールと比較して大きなコスト増加なしに作製でき、設計自由度が高く、部品数の低減が可能であり、電力増幅モジュールおよび送受信回路の小型化、軽量化が図れる。
【発明を実施するための最良の形態】
【００１８】
図１は本発明による電力増幅器モジュール１の構成例を示すブロック図である。本発明の電力増幅器モジュール１は、電力増幅器４を設けた半導体基板３と前記電力増幅器４の信号入力側に形成された入力段整合回路５と誘電体基板２とを少なくとも有している。電力増幅器４を設けた半導体基板３は前記誘電体基板２上に設置されている。前記入力段整合回路５は、前記誘電体基板２に形成され、前記電力増幅器モジュール１の信号入力側に接続される外部伝送線路６と前記電力増幅器４との間のインピーダンス整合機能を有し、かつ、前記入力段整合回路５の少なくとも一部はスプリアス信号抑圧機能を有するスプリアス信号抑圧回路を構成している。
【００１９】
誘電体基板２には、他に、電力増幅器モジュール１の入力端子１７と出力端子１８などが形成される。また、半導体基板３の増幅器４と前記出力端子１８の間には、出力段整合回路１５が形成される。また、図１の実施形態では、半導体基板３上には、２つの増幅器４とそれらのインピーダンス整合をとるための段間整合回路１６が形成された例が示されているが、増幅器および段間整合回路の数については特に限定しない。入出力段整合回路５、段間整合回路１６および出力段整合回路１５は主として伝送損失の低減化およびスプリアス信号成分の抑圧特性、モジュール形状の小型化、作製の容易さ等を考慮し、誘電体基板２上あるいは半導体基板３上に分割して配置されても良い。
【００２０】
図２、図３は本発明の電力増幅器モジュールの入力段整合回路の一実施形態を示した回路図である。図２の入力段整合回路５は、一方が前記電力増幅器モジュール１の信号入力側に接続される外部伝送線路に増幅器モジュール入力端子１７で接続され、他方が第一の電力増幅器の入力端２１に接続されるようになっており、全体で、外部伝送線路と前記電力増幅器との間のインピーダンス整合機能を有し、また、前記入力段整合回路５の少なくとも一部はスプリアス信号を抑圧する機能を有するスプリアス信号抑圧回路７を構成している。本実施形態では、スプリアス信号抑圧回路７は帯域通過フィルタ１０であり、帯域通過フィルタ１０と電力増幅器とのインピーダンス整合回路が低域通過フィルタ８で構成されている。帯域通過フィルタ１０は、λ／４波長の共振器１９とコンデンサ素子（ＳＣ１，ＳＣ２，ＳＣ３）で構成され、低域通過フィルタ８は、コンデンサ素子（ＰＣ１，ＰＣ２）とインダクタ素子（ＳＬ１）で構成されている。本実施形態では、通過帯域フィルタ１０の入出力結合および共振器間の結合がコンデンサ素子（ＳＣ１，ＳＣ２，ＳＣ３）で構成されることから、図２に示した入力段整合回路は通過帯域より低い周波数側のスプリアス信号の除去に適している。通過帯域より高周波側のスプリアス信号に対しては帯域通過フィルタ１０の素子構成の変更や低域通過フィルタ８の抑圧特性とを組み合わせて抑圧することができる。また、帯域通過フィルタ１０と低域通過フィルタ８との接続点の中間インピーダンスは、スプリアス信号の抑圧効果と挿入損失を最適化するような任意の値：Ｚｖｉａで設計される。なお、帯域通過フィルタ１０と低域通過フィルタ８の順番は入れ変わってもよい。
【００２１】
図３は、図２の入力段整合回路５のλ／４共振器１９の代わりにλ／４共振器２９とコンデンサ素子（ＰＣ３、ＰＣ４）を直列に接続した回路構成とし、通過帯域より低周波数側に減衰極を発生させる構成になっている。この場合には、別途減衰極用の共振器を使用すること無く、通過帯域の低周波数側のスプリアス信号成分に対しより急峻な減衰特性が実現できる。図３のスプリアス信号抑圧回路７は、減衰極を含んだ帯域通過フィルタ１０となる。この場合も、帯域通過フィルタ１０と低域通過フィルタ８の順番は入れ変わってもよい。
【００２２】
図２、３のように電力増幅器モジュールの入力段整合回路として、スプリアス信号抑圧特性を考慮したフィルタ機能を取り込んだ回路構成とすることにより、従来、基板上に別途配置していたフィルタ素子が不要になり、通信システムの送信回路が小型化、軽量化でき、低コストに作製できる。また、部品を実装する基板上の低インピーダンスの伝送線路や伝送線路と部品との接続点を必要としないことから特性の安定化が可能になる。また、従来例のように入出力インピーダンスを非対称にした別体の帯域通過フィルタのみで入出力インピーダンスを最適化する方法に比べ、より設計自由度が広がる。また、従来の電力増幅器モジュールの入力段整合回路と同様に誘電体基板に一体化することで一つの部品として扱えるとともに、入出力インピーダンスは一般的な伝送線路インピーダンス：５０Ωに整合しているため汎用性のある電力増幅器モジュールとなる。
【００２３】
図４．１および図４．２は、本発明の電力増幅器モジュールの入力段整合回路が、前記モジュールの信号入力側に接続される外部伝送線路と前記電力増幅器との間のインピーダンス整合機能を有し、前記入力段整合回路の少なくとも一部はスプリアス信号抑圧機能を有するスプリアス信号抑圧回路を構成している他の実施形態を示した模式図である。図４．１および図４．２の実施形態では、スプリアス信号抑圧回路に帯域除去フィルタを有している。図４．１の実施形態では、スプリアス信号抑圧回路として帯域除去フィルタを一端開放のλ／４オープンスタブ２６で構成し、帯域除去フィルタを入力段整合回路５の中で低インピーダンスである増幅器の入力端２１に配置している。図４．２の実施形態では、スプリアス信号抑圧回路として帯域除去フィルタをコンデンサ素子１３とインダクタ素子１４の直列共振回路で構成し、帯域除去フィルタを入力段整合回路５の中で低インピーダンスである増幅器の入力端２１に配置している。この場合の図４．１および図４．２に示す整合回路部２７は、低域通過フィルタ，高域通過フィルタ、帯域通過フィルタのうち少なくとも１つの機能を有する回路を含むインピーダンス整合に適した回路構成となり、前述の帯域除去フィルタとの組み合わせによりスプリアス信号抑圧特性が設計される。図４．２に示したようにインダクタ素子１４は等価なストリップラインで置き換えることができる。本実施例のおけるλ／４オープンスタブ、コンデンサ素子およびインダクタンス素子と等価なストリップラインの形状は、これら素子を配置する誘電体基板における実効誘電率と抑圧するスプリアス信号の周波数により決定される。また、一般に外部伝送線路は５０Ωで設計されることから、入力段整合回路５でもっとも低インピーダンスの回路部分は増幅器の入力端２１になる。
【００２４】
図５は、前記スプリアス信号抑圧回路が、低域通過フィルタ，高域通過フィルタ、帯域通過フィルタのうち少なくとも１つの機能を有する回路と、入力段整合回路内の前記外部伝送線路より小さいインピーダンスの伝送線路に帯域除去フィルタ回路とを備えている電力増幅器モジュールの一実施形態を示す回路図である。図５に示した回路では、スプリアス信号抑圧回路７を、低域通過フィルタ８および帯域除去フィルタ１２で構成している。帯域除去フィルタ１２は、コンデンサ素子１３とストリップライン１４を直列接続した共振回路で構成し、入力段整合回路５の伝送線路の中で、外部伝送線路のインピーダンスより低インピーダンスとなる増幅器の入力端２１に配置している。スプリアス信号成分の抑圧は、通過帯域の低域側あるいは高域側の任意の周波数で設計できる帯域除去フィルタを各々のスプリアス周波数帯域に対し配置するか、あるいは低域通過フィルタ、高域通過フィルタ、帯域通過フィルタの減衰特性と組み合わせ設計することができ、これらがスプリアス信号抑圧回路７として機能する。
【００２５】
従来、帯域通過フィルタにより挿入損失を増加させることなく通過帯域近傍のスプリアス信号成分を減衰させる場合には、共振特性の急峻な形状の大きな共振器を使用する必要があった。しかし本発明によると低インピーダンス回路部に、帯域除去フィルタを配置することで、急峻な減衰特性が実現でき、減衰極近傍の周波数領域の伝送特性への影響を少なくしスプリアス信号成分を抑圧することが可能になる。また、簡単な回路構成で設計の自由度が大きく、作製容易であり、小型化に適している。
【００２６】
さらに本発明では、スプリアス信号抑圧回路を、低域通過フィルタ回路と、高域通過フィルタ回路と、前記低域通過フィルタと前記高域通過フィルタ回路とを接続するコンデンサ素子および／またはインダクタ素子からなる回路とで構成される帯域通過フィルタ回路で構成することも可能である。
【００２７】
図６は、スプリアス信号抑圧回路７を低域通過フィルタ８と高域通過フィルタ９とをコンデンサ素子ＳＣ２で接続した帯域通過フィルタ回路で構成した一実施形態を示す回路図である。スプリアス信号は低域通過フィルタ７および高域通過フィルタ８の減衰特性の組み合わせで抑圧される。帯域通過フィルタでは前述したようにλ／４共振器が一般的に使用されるが、基板の誘電率が小さい場合には形状が大きくなり、また共振回器をコンデンサ素子とインダクタ素子の並列共振回路で置き換える場合には素子数が増加してしまう。この点において本発明の構成は素子数が少なくてよく小型化に適しており、通過帯域の低域側および高域側の減衰特性を独立して設計できるため設計自由度が高く、伝送損失も少なく設計することが可能になる。使用する素子数の低減は、製造コストの低減、小型化、信頼性の向上および挿入損失の低減化につながる。
【００２８】
本発明の電力増幅器モジュールの入力段整合回路を構成するスプリアス信号抑圧回路は、低域通過フィルタ回路と、高域通過フィルタ回路と、前記低域通過フィルタと前記高域通過フィルタ回路とを接続するコンデンサ素子および／またはインダクタ素子からなる回路とで構成される帯域通過フィルタ回路に、さらに、前記外部伝送線路よりインピーダンスの小さい入力段整合回路内伝送線路の低インピーダンス部に帯域除去フィルタを備えた回路とで構成することも可能である。
【００２９】
図７は、図６に示した低域通過フィルタ８と高域通過フィルタ９とをコンデンサ素子で接続した帯域通過フィルタ回路にさらに、入力段整合回路内の前記外部伝送線路よりインピーダンスの小さい伝送線路の低インピーダンス部に帯域除去フィルタ１２を備えた回路を追加してスプリアス信号抑圧回路７とした一実施形態である。本実施形態では、通過帯域の低周波数側あるいは高周波数側の任意の周波数帯のスプリアス信号に対し、帯域除去フィルタ１２の減衰特性を設計することができる。また低インピーダンス回路部に帯域除去フィルタ１２を配置することで、急峻な減衰特性が実現でき、通過帯域近傍のスプリアス信号成分に対しても伝送特性への影響を少なくし抑圧することが可能になる。さらに、簡単な回路構成で設計の自由度が大きく、作製容易であり、小型化に適している
【００３０】
次に、本発明の電力増幅器モジュールの入力段整合回路を誘電体基板２に形成する方法を説明する。図８に図７で示した入力段整合回路を誘電体多層基板で形成する場合の電極パターンおよびビアホールの配置図の一例を示す。誘電体多層基板の誘電体層４２には誘電正接の小さなセラミック材料や樹脂材料が用いられ、電極層４３やビアホール２３の配線材料には電気伝導率の良い銀や銅が一般に用いられる。コンデンサ素子は誘電体層４２を上下電極で挟む形で形成され、インダクタ素子は所望の周波数範囲においてマイクロストリップラインあるいはストリップラインで等価的なインダクタ素子になるよう近似され誘電体基板２に形成される。各電極層間の接続には導電性のビアホール２３が使用される。誘電体基板２の裏面電極には入力端子電極２５が設けられ、外部伝送線路と接続する構造になっている。
【００３１】
図８の実施形態では、誘電体層４２が積層され、少なくとも４層の電極層が形成されており、それぞれ上から表面電極、内層電極１、内層電極２、実装面電極としている。図７のインダクタ素子ＳＬ１は図８のマイクロストリップラインＭＳＬ１で置き換えられ表面電極に形成される。同様に図７のインダクタ素子ＰＬ１は図８のストリップラインＳＬ１で置き換えられ、内層電極１層に形成され、一端はビアホールを介して実装面電極のグランド電極に接続される。図７のコンデンサ素子ＳＣ１、ＳＣ２は図８のように表面電極と内装電極１で誘電体層を挟む構造で形成され、図７のコンデンサ素子ＰＣ１は図８のように内層電極１と実装面電極で誘電体層を挟む構造で形成され、図７のＰＣ２、ＰＣ３は図８のように表面電極と内層電極１で誘電体層を挟む構造で形成される。図７のストリップラインＳＬ２、ストリップラインＳＬ３は図８のように内層電極１に形成され一端をビアホールにより実装面電極のグランド電極２８に接続される。
【００３２】
インダクタ素子あるいはコンデンサ素子については、必ずしも誘電体基板２に内層化する必要はなく、チップ部品が小型化あるいは性能面で有利な場合には、チップ部品を実装するためのランド電極を基板表面に形成し実装される。また、入力段整合回路は、すべて誘電体基板２に形成されている必要はなく、半導体基板３上に一部形成されていてもかまわない。また、本実施例では、増幅器の形成された半導体基板３は誘電体基板２上に実装され、ワイヤボンディングにより端子間が接続される構造を例示しているが、その他の実装・接続形態として誘電体基板２に凹形状のキャビティを形成しその中に半導体基板３を配置する方法や、半導体基板の端子を誘電体基板２表面に形成した端子と直接接続するフリップチップ実装などにより接続される形態でもよく、特に本発明の実施において制限されるものではない。
【実施例】
【００３３】
以下に、具体例をあげて説明する。ＲＦ信号周波数をｆ０＝５．２５ＧＨｚ、ローカル周波数をｆlocal＝４．４５ＧＨｚに設定し、ローカル周波数発振回路からＲＦ回路に漏れたローカル周波数成分を抑圧するために回路設計した場合の実施例を以下に示す。低損失の誘電体基板には、比誘電率９．４、ｆ×Ｑ＝１００００の低温焼結材料を用いた層厚み１００μｍ、１００μｍ、１５０μｍの３層構造からなる全厚み３５０μｍの多層基板を用いた。裏面にグラウンド電極を、各層間および表面に各々配線電極を設け、計４層の電極層を設ける構造にした。電極材料はＡｇとし厚みを１０μｍとした。コンデンサはチップコンデンサを、インダクタ素子には等価的な線幅０．１ｍｍのマイクロストリップラインを使用した。インピーダンスは伝送線路インピーダンス５０Ωと増幅器の入力インピーダンスＺｉｎ＝５Ωを仮定し設計した。
【００３４】
（実施例１）
図５に示した低域通過フィルタ回路とλ／４の一端開放ストリップラインによる帯域除去フィルタとで構成される入力段整合回路において、各素子の値を次のように設定した。ＳＬ１は長さ１．２ｍｍ、ＳＬ２は長さ０．３５ｍｍである。コンデンサ素子はＰＣ１＝０．８ｐＦ、ＰＣ２＝０．８ｐＦ、ＰＣ３＝０．６ｐＦ、ＰＣ４＝０．９ｐＦであり、マイクロストリップラインＭＳＬ１は幅０．１ｍｍ、長さ２．２５ｍｍ、マイクロストリップラインＭＳＬ２は幅０．１ｍｍ、長さ２．３５ｍｍとした。図９に本実施例の入力段整合回路の周波数特性を示す。挿入損失は約１．０ｄＢでｆlocal周波数４．４５ＧＨｚでの減衰量は約１５ｄＢであった。
【００３５】
（参考例１）
図５に示した低域通過フィルタ回路とλ／４の一端開放ストリップラインによる帯域除去フィルタとで構成される入力段整合回路において、帯域除去フィルタと低域通過フィルタの配置を逆にし、帯域除去フィルタを外部伝送線路側に設置した回路において、各素子の値を次のように設定した。外部伝送線路（Ｚ＝５０Ω）ライン側に帯域除去フィルタをＰＣ３＝０．３ｐＦ、ＰＣ４＝０．３ｐＦ、マイクロストリップラインＭＳＬ１は長さ４．１９ｍｍ、マイクロストリップラインＭＳＬ２は長さ４．１ｍｍとした。図１０の点線にて本参考例の入力段整合回路の周波数特性を示す。なお、図１０の実線は、本参考例の回路の帯域除去フィルタと低域除去フィルタの配置が逆の実施例１の周波数特性である。
【００３６】
低インピーダンス側（Ｚ＝５Ω）に帯域除去フィルタを配置した形態（実施例１）が、より急峻な減衰特性が得られ、通過帯域への影響が少ないことがわかる。また、低周波数領域での減衰特性も優れていることがわかる。
【００３７】
（実施例２）
図６にした低域通過フィルタ回路と高域通過フィルタ回路をコンデンサ素子で接続した入力段整合回路において、各素子の値を次のように設定した。ＳＬ１は長さ０．３５ｍｍ、ＰＬ１は長さ２．０ｍｍ、ＳＣ１＝０．２ｐＦ、ＳＣ２＝０．３ｐＦ、ＰＣ１＝０．８ｐＦとした。本実施例の周波数特性を図１１に示す。挿入損失は約２．０ｄＢでｆlocal周波数での減衰量は１０ｄＢであった。
【００３８】
（実施例３）
図７に示した高域通過フィルタと低域通過フィルタをコンデンサ素子で接続した帯域通過フィルタにさらに帯域除去フィルタを追加した入力段整合回路において、各素子の値を次のように設定した。ＳＬ１は長さ０．３５ｍｍ、ＰＬ１は２．０ｍｍ、ＳＣ１＝０．２ｐＦ、ＳＣ２＝０．３ｐＦ、ＰＣ１＝０．８ｐＦでありマイクロストリップラインＭＳＬ１は長さ２．３５ｍｍ、マイクロストリップラインＭＳＬ２は長さ２．２５ｍｍである。本実施例の周波数特性を図１２に示す。挿入損失約２．２ｄＢでｆlocal周波数での減衰量は２５ｄＢであった。
【図面の簡単な説明】
【００３９】
【図１】本発明の電力増幅器モジュールの構成の一実施形態を示すブロック図である。
【図２】本発明の電力増幅器モジュールの入力段整合回路の一実施形態を示す回路図である。
【図３】本発明の電力増幅器モジュールの入力段整合回路の他の一実施形態を示す回路図である。
【図４．１】本発明の電力増幅器モジュールの入力段整合回路の他の一実施形態を示す回路図である。
【図４．２】本発明の電力増幅器モジュールの入力段整合回路の他の一実施形態を示す回路図である。
【図５】本発明の電力増幅器モジュールの入力段整合回路の他の一実施形態を示す回路図である。
【図６】本発明の電力増幅器モジュールの入力段整合回路の他の一実施形態を示す回路図である。
【図７】本発明の電力増幅器モジュールの入力段整合回路の他の一実施形態を示す回路図である。
【図８】入力段整合回路形成するための多層誘電体基板の構成を示す説明図である。
【図９】実施例１の入力段整合回路の周波数特性図である。
【図１０】参考例１の入力段整合回路の周波数特性図である。
【図１１】実施例２の入力段整合回路の周波数特性図である。
【図１２】実施例３の入力段整合回路の周波数特性図である。
【図１３】従来の電力増幅器の送信側回路部の一例を示すブロック図である。
【図１４】従来のＮ個の増幅器をつなげた電力増幅回路モジュールを含む送信回路のブロック図である。
【図１５．１】従来の電子回路装置を示す回路図である。
【図１５．２】従来の誘電体共振器を使用したフィルタ装置を示す図である。
【符号の説明】
【００４０】
１    電力増幅器モジュール
２    誘電体基板
３    半導体基板
４    電力増幅器
５    入力段整合回路
６    外部伝送線路
７    スプリアス信号抑圧回路
８    低域通過フィルタ
９    高域通過フィルタ
１０  帯域通過フィルタ
１１  入力段整合回路内伝送線路の低インピーダンス部
１２  帯域除去フィルタ
１３  コンデンサ素子
１４  インダクタ素子
１５  出力段整合回路
１６  段間整合回路
１７  増幅器モジュール入力端子
１８  増幅器モジュール出力端子
１９  λ／４共振器
２０  中間インピーダンス
２１  増幅器の入力端
２２  ＩＣチップ
２３  ビアホール
２４  ワイヤボンディング
２５  入力端子電極
２６  λ／４オープンスタブ帯域除去フィルタ
２７  整合回路
２８  グランド電極
２９  共振器
４２  誘電体層
４３  電極層
【図１】
2005101893.tif 000003
【図２】
2005101893.tif 000004
【図３】
2005101893.tif 000005
【図４．１】
2005101893.tif 000006
【図４．２】
2005101893.tif 000007
【図５】
2005101893.tif 000008
【図６】
2005101893.tif 000009
【図７】
2005101893.tif 000010
【図８】
2005101893.tif 000011
【図９】
2005101893.tif 000012
【図１０】
2005101893.tif 000013
【図１１】
2005101893.tif 000014
【図１２】
2005101893.tif 000015
【図１３】
2005101893.tif 000016
【図１４】
2005101893.tif 000017
【図１５．１】
2005101893.tif 000018
【図１５．２】
2005101893.tif 000019