(57)【要約】【課題】  入射光を最大限に活用できかつ製造コストおよび製造時間が低減された光起電力素子の製造方法を提供する。【解決手段】  ｎ型単結晶シリコン基板１の裏面にｉ型非晶質シリコン膜４を形成する。次に、ｉ型非晶質シリコン膜４の一部にメタルマスクを被せ、ｉ型非晶質シリコン膜４上のメタルマスクを除く部分にｐ型非晶質シリコン膜５を形成する。次いで、ｐ型非晶質シリコン膜５およびｉ型非晶質シリコン膜４上にｎ型非晶質シリコン膜６を形成する。次に、ｐ型非晶質シリコン膜５が存在する領域を除いてｎ型非晶質シリコン膜６上を覆うようにメタルマスクを被せ、メタルマスクを除く部分にスパッタリング法により裏面電極８および集電極１０を形成する。次いで、集電極１０にメタルマスクを被せ、ｎ型非晶質シリコン膜６上のメタルマスクを除く部分にスパッタリング法により裏面電極７および集電極９を形成する。【選択図】        図２
2005101151.tif 000002
【特許請求の範囲】
【請求項１】
結晶系半導体の一面に真性の第１の非晶質系半導体膜を形成する工程と、
前記第１の非晶質系半導体膜の第１の領域に一導電型を示す不純物を含む第２の非晶質系半導体膜を形成する工程と、
前記第１の非晶質系半導体膜の第２の領域および前記第２の非晶質系半導体膜上に前記一導電型と異なる他導電型を示す不純物を含む第３の非晶質系半導体膜を形成する工程と、
前記第１の領域上における前記第３の非晶質系半導体膜の領域に第１の電極を形成する工程と、
前記第２の領域上における前記第３の非晶質系半導体膜の領域に第２の電極を形成する工程とを備えたことを特徴とする光起電力素子の製造方法。
【請求項２】
結晶系半導体の一面の第１の領域に真性の第１の非晶質系半導体膜を形成する工程と、
前記第１の非晶質系半導体膜上に一導電型を示す不純物を含む第２の非晶質系半導体膜を形成する工程と、
前記第２の非晶質系半導体膜上に第１の電極を形成する工程と、
前記結晶系半導体の前記一面の第２の領域および前記第１の電極上に真性の第３の非晶質系半導体膜を形成する工程と、
前記第３の非晶質系半導体膜上に前記一導電型と異なる他導電型を示す不純物を含む第４の非晶質系半導体膜を形成する工程と、
前記第２の領域上における前記第４の非晶質系半導体膜の領域に第２の電極を形成する工程とを備えたことを特徴とする光起電力素子の製造方法。
【請求項３】
前記結晶系半導体の他面の実質的に全面が光入射面であることを特徴とする請求項１または２記載の光起電力素子の製造方法。
【請求項４】
前記結晶系半導体の他面上に反射防止膜を形成する工程をさらに備えたことを特徴とする請求項１〜３のいずれかに記載の光起電力素子の製造方法。
【請求項５】
一面および他面を有する結晶系半導体と、
前記結晶系半導体の前記一面に形成された真性の第１の非晶質系半導体膜とを備え、
前記第１の非晶質系半導体膜の第１の領域に一導電型を示す不純物を含む第２の非晶質系半導体膜が形成され、
前記第１の非晶質系半導体膜の第２の領域および前記第２の非晶質系半導体膜上に前記一導電型と異なる他導電型を示す不純物を含む第３の非晶質系半導体膜が形成され、
前記第１の領域上における前記第３の非晶質系半導体膜の領域に第１の電極が形成され、
前記第２の領域上における前記第３の非晶質系半導体膜の領域に第２の電極が形成されたことを特徴とする光起電力素子。
【請求項６】
一面および他面を有する結晶系半導体を備え、
前記結晶系半導体の一面の第１の領域に真性の第１の非晶質系半導体膜が形成され、
前記第１の非晶質系半導体膜上に一導電型を示す不純物を含む第２の非晶質系半導体膜が形成され、
前記第２の非晶質系半導体膜上に第１の電極が形成され、
前記結晶系半導体の前記一面の第２の領域および前記第１の電極上に真性の第３の非晶質系半導体膜が形成され、
前記第３の非晶質系半導体膜上に前記一導電型と異なる他導電型を示す不純物を含む第４の非晶質系半導体膜が形成され、
前記第２の領域上における前記第４の非晶質系半導体膜の領域に第２の電極が形成されたことを特徴とする光起電力素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体接合を用いた光起電力素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との接合を有する光起電力素子が開発されている。このような光起電力素子において、光電変換効率を向上させるためには、高い短絡電流Ｉｓｃおよび開放電圧Ｖｏｃを維持しつつ曲線因子Ｆ．Ｆ．を向上させる必要がある。
【０００３】
しかしながら、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との接合部においては、界面準位が多数存在するため、キャリアの再結合が発生し、開放電圧Ｖｏｃが低下する。
【０００４】
そこで、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との接合部におけるキャリア再結合を抑制するために、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との間に実質的に真性な非晶質シリコン膜（ｉ型非晶質シリコン膜）が挿入されたＨＩＴ（真性薄膜を有するヘテロ接合：Heterojunction  with  Intrinsic  Thin-Layer）構造を有する光起電力素子が提案されている（例えば、特許文献１参照）。
【０００５】
この光起電力素子は、ｎ型単結晶シリコン基板の主面側から受光し、ｎ型単結晶シリコン基板内で発電する。このときに発生する電力は、主面側および裏面側に設けられた電極により外部に取り出すことができる。
【特許文献１】特開平１１−２２４９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記光起電力素子では、主面側の電極およびｐ型非晶質シリコン膜による光吸収により、ｎ型単結晶シリコン基板に入射するフォトン数が減少し、発電効率を制限することになる。
【０００７】
また、上記光起電力素子では、光起電力素子を構成する層の数が多いために、製造工程が複雑になり、製造コストがかかる。
【０００８】
本発明の目的は、入射光を最大限に活用できかつ製造コストおよび製造時間が低減された光起電力素子およびその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本明細書中における結晶系半導体には単結晶半導体および多結晶半導体が含まれるものとし、非晶質系半導体には非晶質半導体および微結晶半導体が含まれるものとする。
【００１０】
また、真性の非晶質系半導体膜とは、不純物が意図的にドープされていない非晶質系半導体膜であり、半導体原料に本来的に含まれる不純物または製造過程において自然に混入する不純物を含む非晶質系半導体膜も含む。
【００１１】
第１の発明に係る光起電力素子の製造方法は、結晶系半導体の一面に真性の第１の非晶質系半導体膜を形成する工程と、第１の非晶質系半導体膜の第１の領域に一導電型を示す不純物を含む第２の非晶質系半導体膜を形成する工程と、第１の非晶質系半導体膜の第２の領域および第２の非晶質系半導体膜上に一導電型と異なる他導電型を示す不純物を含む第３の非晶質系半導体膜を形成する工程と、第１の領域上の第３の非晶質系半導体膜の領域に第１の電極を形成する工程と、第２の領域上の第３の非晶質系半導体膜の領域に第２の電極を形成する工程とを備えるものである。
【００１２】
本発明に係る光起電力素子の製造方法においては、結晶系半導体の一面に真性の第１の非晶質系半導体膜が形成され、第１の非晶質系半導体膜の第１の領域に一導電型を示す不純物を含む第２の非晶質系半導体膜が形成される。
【００１３】
また、第１の非晶質系半導体膜の第２の領域および第２の非晶質系半導体膜上に他導電型を示す不純物を含む第３の非晶質系半導体膜が形成される。
【００１４】
さらに、第１の領域上における第３の非晶質系半導体膜の領域に第１の電極が形成され、第２の領域上における第３の非晶質系半導体膜の領域に第２の電極が形成される。
【００１５】
この場合、第３の非晶質系半導体膜を形成する際に第２の非晶質系半導体膜にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。
【００１６】
また、本発明に係る方法により製造された光起電力素子においては、結晶系半導体が他面側から受光すると、正孔および電子が発生し、発生した正孔は第１の非晶質系半導体膜、第２の非晶質計半導体膜、第３の非晶質系半導体膜および第１の電極を経由する経路と第１の非晶質系半導体膜、第３の非晶質系半導体膜および第２の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。この場合、第１の電極および第２の電極が結晶系半導体の一面側に設けられているので、結晶系半導体の他面側にて光が劣化しない。したがって、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。
【００１７】
第２の発明に係る光起電力素子の製造方法は、結晶系半導体の一面の第１の領域に真性の第１の非晶質系半導体膜を形成する工程と、第１の非晶質系半導体膜上に一導電型を示す不純物を含む第２の非晶質系半導体膜を形成する工程と、第２の非晶質系半導体膜上に第１の電極を形成する工程と、結晶系半導体の一面の第２の領域および第１の電極上に真性の第３の非晶質系半導体膜を形成する工程と、第３の非晶質系半導体膜上に一導電型と異なる他導電型を示す不純物を含む第４の非晶質系半導体膜を形成する工程と、第２の領域上における第４の非晶質系半導体膜の領域に第２の電極を形成する工程とを備るものである。
【００１８】
本発明に係る光起電力素子の製造方法においては、結晶系半導体の一面の第１の領域に真性の第１の非晶質系半導体膜、一導電型を示す不純物を含む第２の非晶質系半導体膜および第１の電極が形成される。
【００１９】
また、結晶系半導体の一面の第２の領域および第１の電極上に真性の第３の非晶質系半導体膜、他導電型を示す不純物を含む第４の非晶質系半導体膜が形成される。
【００２０】
さらに、第２の領域上の第４の非晶質系半導体膜の領域に第２の電極が形成される。
【００２１】
この場合、第３の非晶質系半導体膜および第４の非晶質系半導体膜を形成する際に第１の電極にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。
【００２２】
また、本発明に係る方法により製造された光起電力素子においては、結晶系半導体が他面側から受光すると、正孔および電子が発生し、発生した正孔は第１の非晶質系半導体膜、第２の非晶質系半導体膜、第３の非晶質系半導体膜および第１の電極を経由する経路と第１の非晶質系半導体膜、第３の非晶質系半導体膜および第２の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。この場合、第１の電極および第２の電極が結晶系半導体の一面側に設けられているので、結晶系半導体の他面側において光が劣化しない。したがって、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。
【００２３】
結晶系半導体の他面の実質的に全面が光入射面であってもよい。この場合、他面から十分に光が入射するため、入射光を最大限に活用することができる。
【００２４】
結晶系半導体の他面上に反射防止膜を形成する工程をさらに備えてもよい。この場合、入射光が反射防止膜により光起電力素子の内部に反射するため、入射光をさらに活用することができる。
【００２５】
第３の発明に係る光起電力素子は、一面および他面を有する結晶系半導体と、結晶系半導体の一面に形成された真性の第１の非晶質系半導体膜とを備え、第１の非晶質系半導体膜の第１の領域に一導電型を示す不純物を含む第２の非晶質系半導体膜が形成され、第１の非晶質系半導体膜の第２の領域および第２の非晶質系半導体膜上に一導電型と異なる他導電型を示す不純物を含む第３の非晶質系半導体膜が形成され、第１の領域上における第３の非晶質系半導体膜の領域に第１の電極が形成され、第２の領域上における第３の非晶質系半導体膜の領域に第２の電極が形成されたものである。
【００２６】
本発明に係る光起電力素子においては、第３の非晶質系半導体膜を形成する際に第２の非晶質系半導体膜にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。
【００２７】
また、本発明に係る光起電力素子においては、結晶系半導体が他面側から受光すると、正孔および電子が発生し、発生した正孔は第１の非晶質系半導体膜、第２の非晶質系半導体膜、第３の非晶質系半導体膜および第１の電極を経由する経路と第１の非晶質系半導体膜、第３の非晶質系半導体膜および第２の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。この場合、第１の電極および第２の電極が結晶系半導体の一面側に設けられているので、結晶系半導体の他面側において光が劣化しない。したがって、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。
【００２８】
第４の発明に係る光起電力素子は、一面および他面を有する結晶系半導体を備え、結晶系半導体の一面の第１の領域に真性の第１の非晶質系半導体膜が形成され、第１の非晶質系半導体膜上に一導電型を示す不純物を含む第２の非晶質系半導体膜が形成され、第２の非晶質系半導体膜上に第１の電極が形成され、結晶系半導体の一面の第２の領域および第１の電極上に真性の第３の非晶質系半導体膜が形成され、第３の非晶質系半導体膜上に一導電型と異なる他導電型を示す不純物を含む第４の非晶質系半導体膜が形成され、第２の領域上における第４の非晶質系半導体膜の領域に第２の電極が形成されたものである。
【００２９】
本発明に係る他の光起電力素子においては、第３の非晶質系半導体膜および第４の非晶質系半導体膜を形成する際に第１の電極にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。
【００３０】
また、本発明に係る光起電力素子においては、結晶系半導体が他面側から受光すると、正孔および電子が発生し、発生した正孔は第１の非晶質系半導体膜、第２の非晶質系半導体膜、第３の非晶質系半導体膜および第１の電極を経由する経路と第１の非晶質系半導体膜、第３の非晶質系半導体膜および第２の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。この場合第１の電極および第２の電極が結晶系半導体の一面側に設けられているので、結晶系半導体の他面側にて光が劣化しない。したがって、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。
【発明の効果】
【００３１】
第１および第３の発明によれば、第３の非晶質系半導体膜を形成する際に第２の非晶質系半導体膜にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。また、入射光を最大限に活用することができる。
【００３２】
第２および第４の発明によれば、第３の非晶質系半導体膜および第４の非晶質系半導体膜を形成する際に第１の電極にマスクを被せる工程が削減される。それにより、製造コストおよび製造時間が低減される。
【発明を実施するための最良の形態】
【００３３】
（第１の実施の形態）
以下、本発明の一実施の形態について説明する。
【００３４】
図１（ａ）は本実施の形態に係る光起電力素子５００の裏面を示す平面図であり、図１（ｂ）は図１（ａ）の一部拡大図である。
【００３５】
図１（ａ）に示すように、光起電力素子５００は、長方形状を有する。例えば、短辺の長さが５ｃｍであり、長辺の長さが１０ｃｍである。光起電力素子５００の裏面は、複数の正極１００および複数の負極２００から構成される。正極１００および負極２００は、光起電力素子５００の短辺方向に延び、交互に並んでいる。また、光起電力素子５００の裏面の両長辺付近にそれぞれ電極３００，４００が長辺方向に延びるように設けられている。
【００３６】
図１（ｂ）に示すように、正極１００および負極２００のそれぞれには集電極１０，９が設けられている。集電極９は電極３００に接続されており、集電極１０は電極４００に接続されている。
【００３７】
図２は、本実施の形態に係る光起電力素子の構造を示す模式的断面図である。
【００３８】
図２に示すように、ｎ型単結晶シリコン基板１の主面（表側の面）上にｉ型非晶質シリコン膜２（ノンドープ非晶質シリコン膜）および窒化シリコン等からなる反射防止膜３が順に形成されている。
【００３９】
ｎ型単結晶シリコン基板１の裏面には、ｉ型非晶質シリコン膜４が形成されている。ｉ型非晶質シリコン膜４上の一部の領域にはｐ型非晶質シリコン膜５が形成されている。ｉ型非晶質シリコン膜４およびｐ型非晶質シリコン膜５上の全体にｎ型非晶質シリコン膜６が形成されている。ｎ型非晶質シリコン膜６を挟んでｐ型非晶質シリコン膜５上には裏面電極８および集電極１０が順に形成されている。ｐ型非晶質シリコン膜５が存在しないｎ型非晶質シリコン膜６上の領域には裏面電極７および集電極９が順に形成されている。図１の光起電力素子では、ｎ型単結晶シリコン基板１が主たる発電層となる。
【００４０】
また、ｐ型非晶質シリコン膜５、ｎ型非晶質シリコン膜６、裏面電極８および集電極１０により正極１００が構成され、ｎ型非晶質シリコン膜６、裏面電極７および集電極９により負極２００が構成される。
【００４１】
裏面電極７，８は、ＩＴＯ（酸化インジウム錫）、ＳｎＯ2 （酸化錫）、ＺｎＯ（酸化亜鉛）等からなる透明電極であり、集電極９，１０はＡｇ（銀）等からなる。
【００４２】
ｉ型非晶質シリコン膜２の膜厚は例えば１０ｎｍ程度であり、反射防止膜３の膜厚は例えば７０ｎｍ程度であり、ｉ型非晶質シリコン膜４の膜厚は例えば１５ｎｍ程度であり、ｎ型非晶質シリコン膜６の膜厚は例えば２０ｎｍ程度であり、ｐ型非晶質シリコン膜５の膜厚は例えば１０ｎｍ程度であり、裏面電極７，８の膜厚は例えば７０ｎｍ程度であり、集電極９，１０の膜厚は例えば２００ｎｍ程度であるが、それに限られない。
【００４３】
なお、ｎ型単結晶シリコン基板１とｐ型非晶質シリコン膜５との間におけるキャリアの走行距離を短くすることにより発電効率が高まることから、ｐ型非晶質シリコン膜５の幅はｎ型非晶質シリコン膜６の幅よりも広い方が好ましい。
【００４４】
本実施の形態の光起電力素子の正極１００は、ｐｎ接合特性を改善するためにｎ型単結晶シリコン基板１とｐ型非晶質シリコン膜５の間にｉ型非晶質シリコン膜４を設けたＨＩＴ構造を有し、負極２００は、キャリア再結合を防止するためにｎ型単結晶シリコン基板１の裏面にｉ型非晶質シリコン膜４およびｎ型非晶質シリコン膜６を設けたＢＳＦ（Back  Surface  Field）構造を有する。
【００４５】
次に、図１の光起電力素子５００の製造方法を説明する。まず、洗浄したｎ型単結晶シリコン基板１を真空チャンバ内で加熱する。それにより、ｎ型単結晶シリコン基板１の表面に付着した水分が除去される。その後、真空チャンバ内にＨ2 （水素）ガスを導入して、プラズマ放電によりｎ型単結晶シリコン基板１表面のクリーニングを行う。
【００４６】
次に、真空チャンバ内にＳｉＨ4 （シラン）ガスおよびＨ2 ガスを導入し、プラズマＣＶＤ（化学蒸着）法によりｎ型単結晶シリコン基板１の主面上にｉ型非晶質シリコン膜２を形成する。続いて、真空チャンバ内にＳｉＨ4 ガスおよびＮＨ3 （アンモニア）ガスを導入して、ｉ型非晶質シリコン膜２上にプラズマＣＶＤ法により反射防止膜３を形成する。
【００４７】
次いで、真空チャンバ内にＳｉＨ4 ガスおよびＨ2 ガスを導入して、プラズマＣＶＤ法によりｎ型単結晶シリコン基板１の裏面にｉ型非晶質シリコン膜４を形成する。
【００４８】
次に、ｉ型非晶質シリコン膜４の一部にメタルマスクを被せる。続いて、真空チャンバ内にＳｉＨ4 ガス、Ｈ2 ガスおよびＢ2 Ｈ6 （ジボラン）ガスを導入して、ｉ型非晶質シリコン膜４上にプラズマＣＶＤ法によりｉ型非晶質シリコン膜４上のメタルマスクを除く部分にｐ型非晶質シリコン膜５を形成する。
【００４９】
次いで、真空チャンバ内にＳｉＨ4 ガス、Ｈ2 ガスおよびＰＨ3 （ホスフィン）ガスを導入して、ｐ型非晶質シリコン膜５およびｉ型非晶質シリコン膜４上に、プラズマＣＶＤ法によりｎ型非晶質シリコン膜６を形成する。
【００５０】
次に、ｐ型非晶質シリコン膜５が存在する領域を除いてｎ型非晶質シリコン膜６上を覆うようにメタルマスクを被せる。続いて、ｎ型非晶質シリコン膜６上のメタルマスクを除く部分にスパッタリング法により裏面電極８および集電極１０を形成する。
【００５１】
次いで、集電極１０にメタルマスクを被せる。続いて、ｎ型非晶質シリコン膜６上のメタルマスクを除く部分にスパッタリング法により裏面電極７および集電極９を形成する。
【００５２】
本実施の形態の光起電力素子においては、入射光の有効利用を妨げる光入射面の導電型シリコン膜、透明電極および集電極が不要になる。それにより、製造工程が短縮化され、コストが低減されるとともに、入射光を最大限に活用できることから出力電圧および曲線因子を最大化できる。
【００５３】
さらに、ｉ型非晶質シリコン膜４およびｐ型非晶質シリコン膜５上にメタルマスクを用いずにｎ型非晶質シリコン膜６を形成することから、メタルマスクを用いる工程を削減することができる。その結果、製造コストおよび製造時間が低減される。
【００５４】
なお、ｎ型非晶質シリコン膜６の膜厚は非常に小さいため、ｐ型非晶質シリコン膜５とｎ型非晶質シリコン膜６との間のｐｎ接合は発電効率にほとんど影響を及ぼさない。
【００５５】
本実施の形態の反射防止膜３には窒化シリコンを用いているが、酸化シリコンを用いてもよい。さらに、本実施の形態の光起電力素子においては、主面の界面特性を考慮する必要がないので、反射防止膜３は、光透過性に優れかつ入射光の反射を防止できる材料であればよい。ここで、シリコンの屈折率が約３．４であり、光起電力素子を使用する際に光起電力素子を覆うＥＶＡ（エチレン−酢酸ビニル樹脂）等の封止材の屈折率が約１．５であることから、屈折率が１．５〜３．４のものであれば反射防止膜３として使用できる。例えば、表１に示す材料が挙げられる。
【００５６】
【表１】
2005101151.tif 000003
【００５７】
また、本実施の形態のｐ型非晶質シリコン膜５には不純物としてＢ（ボロン）をドープしたが、それに限られない。例えば、Ａｌ（アルミニウム）、Ｇａ（ガリウム）等のＩＩＩ族元素を不純物としてドープしてもよい。ｎ型非晶質シリコン膜６には不純物としてＰ（リン）をドープしたが、それに限られない。例えば、不純物としてＡｓ（ヒ素）等のＶ族元素を不純物としてドープしてもよい。また、ｎ型単結晶シリコン基板１の代わりにｎ型多結晶シリコン基板を用いてもよい。さらに、ｉ型非晶質シリコン膜２，４、ｎ型非晶質シリコン膜６およびｐ型非晶質シリコン膜５は微結晶シリコンを含んでもよい。
【００５８】
また、本実施の形態のｎ型単結晶シリコン基板１、ｉ型非晶質シリコン膜２，４、ｎ型非晶質シリコン膜６およびｐ型非晶質シリコン膜５の代わりに、例えば、ＳｉＣ（炭化シリコン）、ＳｉＧｅ（シリコンゲルマニウム）、Ｇｅ（ゲルマニウム）等のような他のIV族元素を用いてもよい。
【００５９】
また、本実施の形態に係る光起電力素子においては、ｉ型非晶質シリコン膜４上の一部の領域にｐ型非晶質シリコン膜５が形成され、ｉ型非晶質シリコン膜４およびｐ型非晶質シリコン膜５上の全体にｎ型非晶質シリコン膜６が形成されているが、ｉ型非晶質シリコン膜４上の一部の領域にｎ型非晶質シリコン膜６が形成され、ｉ型非晶質シリコン膜４およびｎ型非晶質シリコン膜６上の全体にｐ型非晶質シリコン膜５が形成されてもよい。
【００６０】
また、本実施の形態の光起電力素子においては、ｎ型単結晶シリコン基板１を用いているがそれに限られない。例えば、ｐ型単結晶シリコン基板の主面にｉ型非晶質シリコン膜および窒化シリコン膜を形成し、裏面は本実施の形態に係る光起電力素子５００と同様の正極１００および負極２００を設けてもよい。
【００６１】
（第２の実施の形態）
以下、本発明の第２の実施の形態について説明する。
【００６２】
図３は、本実施の形態に係る光起電力素子５００ａの構造を示す模式的断面図である。図３に示すように、ｎ型単結晶シリコン基板１の主面上の構造は図１の光起電力素子５００と同じである。
【００６３】
ｎ型単結晶シリコン基板１の裏面の一部の領域には、ｉ型非晶質シリコン膜４ａ、ｐ型非晶質シリコン膜５、裏面電極８および集電極１０が形成されている。ｎ型単結晶シリコン基板１の裏面の残りの領域および集電極１０上の全体にｉ型非晶質シリコン膜４およびｎ型非晶質シリコン膜６が順に形成されている。ｉ型非晶質シリコン膜４ａおよびｐ型非晶質シリコン膜５が存在しないｎ型非晶質シリコン膜６上の領域には裏面電極７および集電極９が順に形成されている。
【００６４】
次に、図３の光起電力素子の製造方法を説明する。ｎ型単結晶シリコン基板１の主面上に、図２の光起電力素子５００の製造方法と同様にしてｉ型非晶質シリコン膜２および反射防止膜３を順に形成する。
【００６５】
次いで、ｎ型単結晶シリコン基板１の裏面の一部にメタルマスクを被せる。続いて、真空チャンバ内にＳｉＨ4 ガスおよびＨ2 ガスを導入して、プラズマＣＶＤ法によりｎ型単結晶シリコン基板１の裏面のメタルマスクを除く部分にｉ型非晶質シリコン膜４ａを形成する。続いて、真空チャンバ内にＳｉＨ4 ガス、Ｈ2 ガスおよびＢ2 Ｈ6 ガスを導入して、ｉ型非晶質シリコン膜４ａ上にプラズマＣＶＤ法によりｐ型非晶質シリコン膜５を形成する。続いて、スパッタリング法により、ｐ型非晶質シリコン膜５上に裏面電極８および集電極１０を形成する。
【００６６】
次に、真空チャンバ内にＳｉＨ4 ガスおよびＨ2 ガスを導入して、プラズマＣＶＤ法により集電極１０およびｎ型単結晶シリコン基板１上にｉ型非晶質シリコン膜４を形成する。続いて、真空チャンバ内にＳｉＨ4 ガス、Ｈ2 ガスおよびＰＨ3 （ホスフィン）ガスを導入して、ｉ型非晶質シリコン膜４上に、プラズマＣＶＤ法によりｎ型非晶質シリコン膜６を形成する。
【００６７】
次いで、集電極１０が存在する領域においてｎ型非晶質シリコン膜６上を覆うようにメタルマスクを被せる。続いて、スパッタリング法により、ｎ型非晶質シリコン膜６上のメタルマスクを除く部分に裏面電極７および集電極９を形成する。
【００６８】
本実施の形態に係る光起電力素子においては、入射光の有効利用を妨げる光入射面の導電型シリコン膜、透明電極および集電極が不要になる。それにより、製造工程が短縮化され、コストが低減されるとともに、入射光を最大限に活用できることから出力電圧および曲線因子を最大化できる。
【００６９】
さらに、メタルマスクを用いずにｉ型非晶質シリコン膜４およびｎ型非晶質シリコン膜６を形成することから、メタルマスクを用いる工程を削減することができる。その結果、製造コストおよび製造時間を低減させることができる。
【００７０】
なお、ｉ型非晶質シリコン膜４およびｎ型非晶質シリコン膜６の膜厚は非常に小さいため、集電極１０上のｎ型非晶質シリコン膜６の部分に配線等を接合することにより集電極１０と配線等とを電気的に接続することができる。
【００７１】
なお、本実施の形態に係る光起電力素子においては、ｎ型単結晶シリコン基板１の裏面の一部の領域にｉ型非晶質シリコン膜４ａおよびｐ型非晶質シリコン膜５が順に形成され、ｎ型単結晶シリコン基板１の裏面の残りの領域および集電極１０上の全体にｉ型非晶質シリコン膜４およびｎ型非晶質シリコン膜６が順に形成されているが、ｎ型単結晶シリコン基板１の裏面の一部の領域にｉ型非晶質シリコン膜４ａおよびｎ型非晶質シリコン膜６が形成され、ｎ型単結晶シリコン基板１の裏面の残りの領域および集電極１０上の全体にｉ型非晶質シリコン膜４およびｐ型非晶質シリコン膜５が順に形成されてもよい。
【実施例】
【００７２】
（実施例１，２）
以下の実施例１，２では、上記実施の形態の方法でそれぞれ図２および図３の構造を有する光起電力素子を作製し、出力特性を測定した。実施例１，２の光起電力素子の作製条件を表２に示す。
【００７３】
【表２】
2005101151.tif 000004
【００７４】
表２に示すように、ｐ型非晶質シリコン膜５を形成する際にはＨ2 ガス希釈したＢ2 Ｈ6 ガスを用い、ＳｉＨ4 に対するＢ2 Ｈ6 の濃度を２％にした。また、ｎ型非晶質シリコン膜６を形成する際にはＨ2 ガス希釈したＰＨ3 ガスを用い、ＳｉＨ4 に対するＰＨ3 の濃度を１％にした。
【００７５】
（比較例）
図４は、比較例の光起電力素子の構造を示す模式的断面図である。
【００７６】
図４に示すように、ｎ型単結晶シリコン基板１０１の主面（表側の面）上にｉ型非晶質シリコン膜１０４ａ（ノンドープ非晶質シリコン膜）およびｐ型非晶質シリコン膜１０５が順に形成されている。ｐ型非晶質シリコン膜１０５上にＩＴＯからなる表面電極１０８が形成され、表面電極１０８上にＡｇからなるくし形の集電極１１０が形成されている。
【００７７】
ｎ型単結晶シリコン基板１０１の裏面には、ｉ型非晶質シリコン膜１０４およびｎ型非晶質シリコン膜１０６が順に形成されている。ｎ型非晶質シリコン膜１０６上にＩＴＯからなる裏面電極１０７が形成され、裏面電極１０７上にＡｇからなるくし形の集電極１０９が形成されている。比較例の光起電力素子では、ｎ型単結晶シリコン基板１０１が主たる発電層となる。
【００７８】
比較例では、図４の構造を有する光起電力素子を作製し、出力特性を測定した。比較例の光起電力素子の各膜作製条件は実施例１，２と同じである。
【００７９】
（評価）
実施例１，２および比較例の光起電力素子の出力特性を測定した。実施例１，２および比較例の光起電力素子の出力特性を表３に示す。
【００８０】
【表３】
2005101151.tif 000005
【００８１】
表３に示すように、実施例１の光起電力素子は、比較例の光起電力素子に比較して開放電圧Ｖｏｃおよび曲線因子Ｆ．Ｆ．の値は若干小さくなったが、最大出力Ｐｍａｘおよび短絡電流Ｉｓｃは高い値となった。
【００８２】
また、実施例２の光起電力素子は、比較例の光起電力素子に比して最大出力Ｐｍａｘ、開放電圧Ｖｏｃ、短絡電流Ｉｓｃおよび曲線因子Ｆ．Ｆ．のいずれも高い値となった。
【００８３】
以上のことから、実施例１，２の光起電力素子は比較例の光起電力素子よりも高い出力特性を有することがわかった。
【産業上の利用可能性】
【００８４】
以上のように、本発明に係る光起電力素子の製造方法においては、製造コストが低減される。したがって、本発明に係る光起電力素子の製造方法は、半導体接合を用いた光起電力素子を製造する用途に適している。
【図面の簡単な説明】
【００８５】
【図１】（ａ）は第１の実施の形態に係る光起電力素子の裏面を示す平面図であり、（ｂ）は（ａ）の一部拡大図である。
【図２】第１の実施の形態に係る光起電力素子の構造を示す模式的断面図である。
【図３】第１の実施の形態に係る光起電力素子の構造を示す模式的断面図である。
【図４】比較例の光起電力素子の構造を示す模式的断面図である。
【符号の説明】
【００８６】
１  ｎ型単結晶シリコン基板
２，４，４ａ  ｉ型非晶質シリコン膜
３  反射防止膜
５  ｐ型非晶質シリコン膜
６  ｎ型非晶質シリコン膜
７，８  裏面電極
９，１０  集電極
１００  正極
２００  負極
５００  光起電力素子
【図１】
2005101151.tif 000006
【図２】
2005101151.tif 000007
【図３】
2005101151.tif 000008
【図４】
2005101151.tif 000009