(57)【要約】  【課題】  ゲート電極面積を増大させることなく、フィールド酸化膜のエッジ部分でのソース及びドレイン領域のゲート電極下への回り込みによるリークを確実に防止することができる電界効果トランジスタ及びその製造方法を提供する。  【解決手段】  本発明の電界効果トランジスタ１は、Ｐ−型シリコン等からなる半導体基板２の表面に選択酸化法によりフィールド酸化膜３が形成され、その半導体基板２のフィールド酸化膜３の窓開け部分にシリコン酸化膜等のゲート酸化膜４を介してポリシリコン膜等からなる短冊状のゲート電極５がフィールド酸化膜３を跨るように形成されている。また、ゲート電極５の両側には、Ｎ型不純物であるヒ素（Ａｓ）が高濃度に選択拡散されたソース領域６及びドレイン領域７からなる素子領域８が形成されている。さらに、フィールド酸化膜３のエッジ部分にＰ型不純物であるホウ素（Ｂ）の高濃度領域９が形成されている。【選択図】  図１
2005109065.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けたゲート酸化膜及びゲート電極と、前記ゲート電極の両側に設けたソース領域及びドレイン領域からなる素子領域と、前記素子領域を囲むように形成されたフィールド酸化膜を備える電界効果トランジスタにおいて、前記ゲート電極が延びる方向と交差する方向に沿う前記フィールド酸化膜と隣接する半導体基板の側面に、前記ソース及びドレイン領域と異なる導電型の高濃度領域を設けたことを特徴とする電界効果トランジスタ。
【請求項２】
半導体基板の素子領域を囲むように溝を形成する工程と、前記溝の側面に不純物を斜め方向からイオン注入して高濃度領域を形成する工程と、前記溝の内部に選択酸化法によりフィールド酸化膜を形成する工程と、前記素子領域の略中央部にゲート酸化膜及びゲート電極を形成する工程と、前記ゲート酸化膜及びゲート電極をマスクにして、セルフアラインによりソース領域及びドレイン領域を形成する工程とを有することを特徴とする電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ及びその製造方法に関し、特に、リーク電流を改善した高信頼性の電界効果トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩを構成する基本素子として、ＭＯＳ構造の電界効果トランジスタが広く用いられている。この電界効果トランジスタは、半導体基板の表面を流れる電流を基板表面上の絶縁膜を介して電圧制御する素子であり、例えば、特開平７−２４５３９５号公報に開示されている。図５（ａ）は従来の電界効果トランジスタ５１の平面図、図５（ｂ）〜（ｄ）は図５（ａ）のＤ−Ｄ〜Ｆ−Ｆ断面図である。
【０００３】
図５（ａ）に示すように、従来の電界効果トランジスタ５１は、Ｐ−型シリコン等からなる半導体基板５２の表面に選択酸化法によりフィールド酸化膜５３が形成され、その半導体基板５２のフィールド酸化膜５３の窓開け部分にシリコン酸化膜等のゲート酸化膜５４を介してポリシリコン膜等からなる短冊状のゲート電極５５がフィールド酸化膜５３を跨るように形成されている。また、ゲート電極５５の両側には、Ｎ型不純物であるヒ素（Ａｓ）が高濃度に選択拡散されたソース領域５６及びドレイン領域５７からなる素子領域５８が形成されている。
【０００４】
この従来の電界効果トランジスタ５１は、図５（ａ）、（ｂ）に示すように、フィールド酸化膜５３の形成する際の熱により、フィールド酸化膜５３のエッジ部分で半導体基板５２中のＰ型不純物であるホウ素（Ｂ）が侵食され、Ｐ型不純物の低濃度領域５９が形成される。さらに、ゲート酸化膜５４、ゲート電極５５を順次形成した後、ゲート酸化膜５４及びゲート電極５５をマスクとしてセルフアラインによりヒ素（Ａｓ）からなるＮ型不純物をイオン注入し、ゲート電極５５の両側にソース領域５６とドレイン領域５７を形成する。この時、図５（ｃ）に示すように、上述したＮ型不純物からなるソース及びドレイン領域５６、５７がゲート電極５５の下に若干回り込む。この回り込み量は半導体基板５２の不純物濃度が低いほど大きくなる。
【０００５】
そして、フィールド酸化膜５３のエッジ部分には、上述したように低濃度領域５９が形成されているため、図５（ｄ）に示すように、ソース領域５６とドレイン領域５７のゲート電極５５直下への回り込み量が大きくなり、ソース領域５６とドレイン領域５７とが近接してリーク電流が発生する。このリーク電流は、電界効果トランジスタ５１の高集積化や高速化に伴ない、チャネル幅が小さくなるほど無視できなくなる。
【０００６】
この問題を解決するために、上述した従来技術には、他の電界効果トランジスタが提案されている。図６（ａ）は他の電界効果トランジスタ６１の平面図、図６（ｂ）、（ｃ）は図６（ａ）のＧ−Ｇ及びＨ−Ｈ断面図である。
【０００７】
これは、図６（ａ）に示すように、フィールド酸化膜５３のエッジ部分を跨ぐように、幅広のゲート酸化膜６２及びゲート電極６３を形成したものである。これにより、図６（ｂ）、（ｃ）に示すように、ソース領域５６とドレイン領域５７のゲート電極５５直下への回り込み量が大きくなっても、ソース領域５６とドレイン領域５６との間隔を十分確保することができるのでリーク電流の発生を防止することができる。
【特許文献１】特開平７−２４５３９５号公報（第２，３頁、０００２段落〜００１７段落、図１，図３，図４）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、従来の電界効果トランジスタ６１には、以下のような問題があった。幅広のゲート電極６３が、少しでもフィールド酸化膜５３のエッジ部分からずれると、ソース領域５６とドレイン領域５７とが近接してその両者５６、５７間でリークが発生するため、エッジ部分全体を完全に覆うように幅広のゲート電極６３を形成する必要がある。しかし、ゲート電極５５、６３をマスクとしてセルフアラインによりソース領域５６とドレイン領域５７を形成するため、幅広のゲート電極６３をあまり大きくしすぎるとソース領域５６とドレイン領域５７の有効面積が小さくなってトランジスタ特性を低下させたり、素子の小型化を阻害するという問題があった。また、幅広のゲート電極６３を形成するには厳しい位置合わせ精度が必要になるため、設計余裕度が小さく、量産時に特性がばらついて製品歩留りが低下するという問題もあった。
【０００９】
本発明は、上記問題点を解決するために考えられたもので、ゲート電極面積を増大させることなく、フィールド酸化膜のエッジ部分でのソース及びドレイン領域のゲート電極下への回り込みによるリーク電流の発生を確実に防止することができる電界効果トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の請求項１記載の電界効果トランジスタは、半導体基板上に設けたゲート酸化膜及びゲート電極と、前記ゲート電極の両側に設けたソース領域及びドレイン領域からなる素子領域と、前記素子領域を囲むように形成されたフィールド酸化膜を備える電界効果トランジスタであって、前記ゲート電極が延びる方向と交差する方向に沿う前記フィールド酸化膜と隣接する半導体基板の側面に、前記ソース及びドレイン領域と異なる導電型の高濃度領域を設けたことを特徴とする。この構成によれば、フィールド酸化膜と隣接する半導体基板の側面に形成された高濃度層により、ソース及びドレイン領域を形成する際に注入する不純物のゲート電極直下への回り込みを防止できる。
【００１１】
また、請求項２記載の電界効果トランジスタの製造方法は、半導体基板の素子領域を囲むように溝を形成する工程と、前記溝の側面に不純物を斜め方向からイオン注入して高濃度層を形成する工程と、前記溝の内部に選択酸化法によりフィールド酸化膜を形成する工程と、前記素子領域の略中央部にゲート酸化膜及びゲート電極を形成する工程と、前記ゲート酸化膜及びゲート電極をマスクにして、セルフアラインによりソース領域及びドレイン領域を形成する工程とを有することを特徴とする。この方法によれば、フィールド酸化膜用の溝を形成した後、溝の側面に不純物を斜め方向からイオン注入するので、フィールド酸化膜と隣接する半導体基板の側面に、容易に高濃度層を形成できる。
【発明の効果】
【００１２】
以上説明したように、本発明の電界効果トランジスタによれば、フィールド酸化膜と接するゲート電極直下の半導体基板の側面にソース及びドレイン領域と異なる導電型の高濃度領域が形成されているので、ソース領域及びドレイン領域のゲート電極４下への回り込みを抑えてリーク電流を低減できる。これにより、素子を小型化してもしきい値電圧が低下することなく、安定したトランジスタ特性を有する高信頼性の電界効果トランジスタを得ることができる。
【００１３】
また、本発明の電界効果トランジスタの製造方法によれば、フィールド酸化膜用の溝を形成した後、不純物を斜めからイオン注入するようにしたので、フィールド酸化膜と接するゲート電極直下の半導体基板の側面に安定して高濃度領域を形成することができ、製品歩留りの向上にも寄与する。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の好ましい実施の形態を、図面を参照して説明する。図１（ａ）は本発明の電界効果トランジスタ１の平面図、図１（ｂ）、（ｃ）は図１（ａ）のＡ−Ａ及びＢ−Ｂ断面図である。
【００１５】
図１（ａ）に示すように、本発明の電界効果トランジスタ１は、Ｐ−型シリコン等からなる半導体基板２の表面に選択酸化法によりフィールド酸化膜３が形成され、その半導体基板２のフィールド酸化膜３の窓開け部分にシリコン酸化膜等のゲート酸化膜４を介してポリシリコン膜等からなる短冊状のゲート電極５がフィールド酸化膜３を跨るように形成されている。また、ゲート電極５の両側には、Ｎ型不純物であるヒ素（Ａｓ）が高濃度に選択拡散されたソース領域６及びドレイン領域７からなる素子領域８が形成されている。
【００１６】
さらに、本発明の電界効果トランジスタ１では、図１（ａ）、（ｂ）に示すように、フィールド酸化膜３のエッジ部分にＰ型不純物であるホウ素（Ｂ）の高濃度領域９が形成されている。ゲート酸化膜４とゲート電極５をマスクとして、セルフアラインによりＮ型不純物を選択拡散してソース領域６及びドレイン領域７を形成する際、このＰ型不純物の高濃度領域９が、フィールド酸化膜３のエッジ部分でのソース領域６及びドレイン領域７のゲート電極５下への回り込みを抑える役割をする。これにより、ソース領域６とドレイン領域７が近接せず、リーク電流の発生を未然に防止することができる。
【００１７】
次に、本発明の電界効果トランジスタ１の製造方法を図面を参照して説明する。図２（ａ）〜図３（ｈ）は、図１（ａ）におけるＡ−Ａ断面図を示している。
【００１８】
先ず、図２（ａ）に示すように、Ｐ−型シリコン等からなる半導体基板２の表面に熱酸化法によりシリコン酸化膜２１を形成し、更にその上にＣＶＤ法によりシリコン窒化膜２２を形成する。次に、図２（ｂ）に示すように、シリコン窒化膜２２上にフォトレジスト膜２３を形成した後、露光、現像によりパターニングする。次に、図２（ｃ）に示すように、フォトレジスト膜２３をマスクとして、シリコン窒化膜２２、シリコン酸化膜２１及び半導体基板２をエッチングし、溝２４を形成する。次に、図２（ｄ）に示すように、レジスト剥離剤によりフォトレジスト膜２３を除去する。
【００１９】
次に、図３（ｅ）に示すように、溝２４に対して斜め方向から、Ｐ型不純物であるホウ素（Ｂ）をイオン注入２５し、Ｐ型不純物の高濃度領域９を形成する。次に、図３（ｆ）に示すように、シリコン窒化膜２２をマスクとして、溝２４の内面を温度１１００〜１２００℃で熱酸化して、素子分離のためのＬＯＣＯＳ酸化膜からなるフィールド酸化膜３を形成する。このとき、シリコン酸化膜２１は、シリコン窒化膜２２による応力の緩衝膜として働く。次に、図３（ｇ）に示すように、ドライエッチング法によりシリコン窒化膜２２、シリコン酸化膜２１を除去する。最後に、図３（ｈ）に示すように、シリコン酸化膜からなるゲート絶縁膜４とポリシリコン膜からなるゲート電極５をパターニング形成した後、図１（ａ）に示すように、ゲート酸化膜３及びゲート電極４をマスクにして、セルフアラインにより高濃度のＮ型不純物であるヒ素（Ａｓ）を拡散してソース領域６とドレイン領域７からなる素子領域８を形成することにより、電界効果トランジスタ１を得る。
【００２０】
本発明の電界効果トランジスタ１の製造方法では、フィールド酸化膜３形成用の溝２４を形成した後、溝の側面にＰ型不純物を斜め方向からイオン注入２５するので、フィールド酸化膜３と隣接する半導体基板２の側面に、容易にＰ型不純物の高濃度領域９を形成できる。注入角度は、素子の寸法により適宜調整する。
【００２１】
図４は、チャネル幅（Ｗ）としきい値電圧（Ｖｔｈ）の関係を示すグラフである。実線は本発明の電界効果トランジスタ１の特性を示し、点線は従来の電界効果トランジスタ５１の特性を示す。図４に示すように、従来の電界効果トランジスタ５１は、フィールド酸化膜５３のエッジ部分においてソース領域５６とドレイン領域５７が近接してリークし易くなるため、チャネル幅が小さくなるとしきい値電圧が大きく低下していた。本発明の電界効果トランジスタ１では、高濃度領域９によりソース領域６とドレイン領域７が近接せず、リーク電流が改善されるので、チャネル幅が小さくなってもしきい値電圧が低下することがなくなる。これにより、ＬＳＩの高集積化や高速化に伴い、チャネル幅を小さく設計しても、安定したトランジスタ特性を得ることができる。
【００２２】
なお、上述した実施例では、ホウ素（Ｂ）を用いてＰ型不純物の高濃度領域９を形成したが、ホウ素以外、例えばガリウム（Ｇａ）、インジウム（Ｉｎ）を用いるようにしてもよい。また、本発明はＮチャネル型電界効果トランジスタに限らず、Ｐチャネル型電界効果トランジスタにも適用可能である。
【産業上の利用可能性】
【００２３】
フィールド酸化膜と接するゲート電極直下の半導体基板の側面にソース及びドレイン領域と異なる導電型の高濃度領域が形成することによって、ソース領域及びドレイン領域のゲート電極４下への回り込みを抑えてリーク電流を低減できる。これにより、素子を小型化してもしきい値電圧が低下することなく、安定したトランジスタ特性を有する高信頼性の電界効果トランジスタを得ることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の電界効果トランジスタの平面図及びＡ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ断面図
【図２】本発明の電界効果トランジスタの製造方法を説明するＡ−Ａ断面図
【図３】本発明の電界効果トランジスタの製造方法を説明するＡ−Ａ断面図
【図４】チャネル幅と閾値電圧の関係を示すグラフ
【図５】従来の電界効果トランジスタの平面図及びＤ−Ｄ、Ｅ−Ｅ、Ｆ−Ｆ断面図
【図６】従来の他の電界効果トランジスタの平面図及びＧ−Ｇ、Ｈ−Ｈ断面図
【符号の説明】
【００２５】
１  本発明の電界効果トランジスタ
２  半導体基板
３  ゲート酸化膜
４  ゲート電極
５  ソース領域
６  ドレイン領域
７  フィールド酸化膜
８  素子領域
９  高濃度領域
２１  シリコン酸化膜
２２  シリコン窒化膜
２３  フォトレジスト
２４  溝
２５  イオン注入
５１  従来の電界効果トランジスタ
５２  半導体基板
５３  フィールド酸化膜
５４  ゲート酸化膜
５５  ゲート電極
５６  ソース領域
５７  ドレイン領域
５８  素子領域
５９  低濃度領域
６１  従来の他の電界効果トランジスタ
６２  幅広のゲート酸化膜
６３  幅広のゲート電極
【図１】
2005109065.tif 000003
【図２】
2005109065.tif 000004
【図３】
2005109065.tif 000005
【図４】
2005109065.tif 000006
【図５】
2005109065.tif 000007
【図６】
2005109065.tif 000008