(57)【要約】【課題】  磁気メモリ装置の書き込みを良好に行うと共に、磁気メモリ装置の駆動に必要な消費電力を低減すること。【解決手段】  下地導電層２２と、磁化方向が固定された磁化固定層２８と、トンネルバリア層２９と、磁化方向の変化が可能な磁性層３０とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成されているＭＲＡＭにおいて、層間絶縁膜６Ｄにこの層間絶縁膜６Ｄと同一面を成すように、書き込み用ワード線１２を埋設し、層間絶縁膜６Ｄ上に層間絶縁膜７を形成し、この層間膜７上に読み出し配線層２２用の導電材料層を形成する。【選択図】          図１
2005101071.tif 000002
【特許請求の範囲】
【請求項１】
下地導電層と、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁性層上に設けられた第１配線と、前記下地導電層下に絶縁層を介して設けられた第２配線とによって前記磁気メモリ素子が駆動されるように構成した磁気メモリ装置の製造方法において、
層間絶縁膜にこの層間絶縁膜と同一面を成すように、前記第２配線を埋設する工程と  、
前記層間絶縁膜上に前記絶縁層を形成する工程と、
前記絶縁層上に前記下地導電層用の導電材料層を形成する工程と
を有することを特徴とする、磁気メモリ装置の製造方法。
【請求項２】
前記第２配線用の導電材料層を所定パターンに加工して前記第２配線を形成した後に、この第２配線を含む全面に前記層間絶縁膜用の絶縁材料層を形成し、前記第２配線の表面が露出するまで前記絶縁材料層を所定厚さ除去して、前記第２配線を前記層間絶縁膜に埋め込み、しかる後に前記第２配線上に前記絶縁層を所定厚さに形成する、請求項１に記載の磁気メモリ装置の製造方法。
【請求項３】
下地導電層と、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁性層上に設けられた第１配線と、前記下地導電層下に絶縁層を介して設けられた第２配線とによって前記磁気メモリ素子が駆動されるように構成した磁気メモリ装置の製造方法において、
前記第１配線を形成する工程と、
前記第１配線を被覆する層間絶縁膜を形成する工程と、
前記層間絶縁膜を表面から部分的に除去して、この層間絶縁膜に前記第２配線を埋設  し、かつ前記第２配線上に前記層間絶縁膜を前記絶縁層として所定厚さに残す工程と、
前記絶縁層上に前記下地導電層用の導電材料層を形成する工程と
を有することを特徴とする、磁気メモリ装置の製造方法。
【請求項４】
前記第２配線用の導電材料層を所定パターンに加工して前記第２配線を形成した後、この第２配線を含む全面に前記層間絶縁膜用の絶縁材料層を形成し、前記絶縁材料層を所定厚さに部分的に除去して、前記第２配線を前記層間絶縁膜に埋め込むと共に前記絶縁層を形成する、請求項３に記載の磁気メモリ装置の製造方法。
【請求項５】
少なくとも前記第２配線上を、前記絶縁層の少なくとも一部分となる絶縁性の銅イオン拡散防止膜によって覆う、請求項３に記載の磁気メモリ装置の製造方法。
【請求項６】
前記絶縁層を１００ｎｍ以下の厚さに形成する、請求項１又は３に記載の磁気メモリ装置の製造方法。
【請求項７】
前記絶縁層を化学的気相成長法によって形成する、請求項１又は３に記載の磁気メモリ装置の製造方法。
【請求項８】
前記第２配線をエッチング又は化学機械研磨によって形成する、請求項２又は４に記載の磁気メモリ装置の製造方法。
【請求項９】
前記絶縁材料層の部分的除去を化学機械研磨又はエッチバックによって行う、請求項２又は４に記載の磁気メモリ装置の製造方法。
【請求項１０】
前記第２配線とは別の位置において、前記絶縁層を介して前記下地導電層と読み出し用の配線とを接続する、請求項１又は３に記載の磁気メモリ装置の製造方法。
【請求項１１】
少なくとも前記第２配線をアルミニウム、銅又は銅合金によって形成する、請求項１又は３に記載の磁気メモリ装置の製造方法。
【請求項１２】
前記絶縁層上に前記磁気抵抗効果素子用の各構成材料を積層し、これらの各層を所定パターンに加工して、前記磁性層、前記磁化固定層、前記トンネルバリア層及び前記下地導電層を形成し、前記磁性層上に形成した絶縁層を介して前記第２配線を形成する。請求項１又は３に記載の磁気メモリ装置の製造方法。
【請求項１３】
下地導電層と、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁性層上に設けられた第１配線と、前記下地導電層下に絶縁層を介して設けられた第２配線とによって前記磁気メモリ素子が駆動されるように構成した磁気メモリ装置において、層間絶縁膜にこの層間絶縁膜と同一面を成すように、前記第２配線が埋設され、前記層間絶縁膜上に前記絶縁層が形成され、前記絶縁層上に前記下地導電層用の導電材料層が形成されていることを特徴とする、磁気メモリ装置。
【請求項１４】
下地導電層と、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁性層上に設けられた第１配線と、前記下地導電層下に絶縁層を介して設けられた第２配線とによって前記磁気メモリ素子が駆動されるように構成した磁気メモリ装置において、前記第１配線を被覆する層間絶縁膜が形成され、前記第２配線上に前記層間絶縁膜が前記絶縁層として所定厚さに存在し、前記絶縁層上に前記下地導電層用の導電材料層が形成されていることを特徴とする、磁気メモリ装置。
【請求項１５】
前記絶縁層が１００ｎｍ以下の厚さに形成されている、請求項１３又は１４に記載の磁気メモリ装置。
【請求項１６】
前記第２配線とは別の位置において、前記絶縁層を介して前記下地導電層と読み出し用の配線とが接続されている、請求項１３又は１４に記載の磁気メモリ装置。
【請求項１７】
少なくとも前記第２配線がアルミニウム、銅又は銅合金によって形成されている、請求項１３又は１４に記載の磁気メモリ装置。
【請求項１８】
少なくとも前記第２配線上が、前記絶縁層の少なくとも一部となる絶縁性の銅イオン拡散防止膜によって覆われている、請求項１４に記載の磁気メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、この磁気メモリ素子を有する磁気メモリ装置、特に磁気ランダムアクセスメモリ、いわゆる不揮発性メモリであるＭＲＡＭ（Magnetic Random Access Memory）として構成された磁気メモリ装置、及びその製造方法に関するものである。
【背景技術】
【０００２】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子（集積回路）については、多くの研究及び開発機関が、要求されている高集積化、高速化、低電力化など、一層の高性能化に取り組んでいる。
【０００３】
特に不揮発性メモリはユビキタス時代に必要なデバイスであり、この高密度、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクに置き換える技術として、ますます重要になってきている。
【０００４】
ここで、ワークメモリと大容量ストレージメモリとを兼ねることができる不揮発性メモリが実現できれば、これのみで携帯機器のメモリが事足りてしまう。例えば、このメモリにおいては一つのメモリのみで構成できるので携帯機器の電力消費を抑えることができる。更に、電源を入れると瞬時に起動できる「インスタントオン」機能も使用可能となり、使用者の立ち上げを待たせないという特徴を持った携帯機器を提供することができる。
【０００５】
このような不揮発性メモリとしては、例えば、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferroelectric Random Access Memory）等が挙げられる。
【０００６】
しかしながら、フラッシュメモリについては、構造が複雑なために高集積化が困難であり、しかもアクセス時間が１００ｎｓ程度となって比較的遅いという欠点がある。一方、ＦＲＡＭについては、書き換え可能回数が少ないという問題が指摘されている。
【０００７】
即ち、フラッシュメモリには書き込み速度がμ秒オーダーであって比較的遅いという欠点がある。また、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４であり、完全にＤＲＡＭ（Dynamic Random Access Memory）及びＳＲＡＭ（Static Random Access Memory）を置き換えるにはEnduranceが小さいことや、強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
【０００８】
これらの欠点を有さず、高速、大容量（高集積化）かつ低消費電力の不揮発性メモリとして注目されているのが、例えば、Wang et al., IEEE Trans. Magn. 33 (1997), 4498に記載されているようなＭＲＡＭ（Magnetic Random Access Memory）、もしくはＭＲ（Magnetoresistance）メモリと称される磁気メモリであり、近年のＴＭＲ(Tunnel Magnetoresistance)材料の特性向上により、注目を集めるようになってきている。
【０００９】
ここで、初期のＭＲＡＭの構造については、例えば、J.M.Daughton.Thin Solid Films,vol.216,pp.162-168,1992で報告されているＡＭＲ（Anisotropic Magneto-Resistive）効果や、D.D Tang et al.IEDM Technical Digest,pp.995-997.1997で報告されているＧＭＲ（Giant Magneto-Resistance）効果を使った、スピンバルブをベースにしたものがある。しかし、これらの構造においては、付加のメモリセル抵抗が１０〜１００オームとなって低い値となるために、読み出し時のビット当たりの消費電力が大きくなって大容量化が難しいという欠点があった。
【００１０】
一方、ＴＭＲ（Tunnel Magneto-Resistance）効果については、例えば、R.Meservey et al,Physics Reports,vol.238,pp.214-217,1994で報告されているように、抵抗変化率が室温で１〜２％しかなかった。しかし近年、T.Miyazaki et al,J.Magnetism & Magnetic Material.vol.139,(L231).1995で報告されているように、抵抗変化率を２０％近く得ることができるようになり、ＴＭＲ効果を利用したＭＲＡＭに注目が集まるようになっている。
【００１１】
しかも、このＭＲＡＭは、構造が単純であるために高集積化及びスケーリングが容易であり、また磁気モーメントの回転により記録を行うために書き換え可能回数が大となり、アクセス時間についても非常に高速であることが予想されている。
【００１２】
即ち、このＭＲＡＭは磁気モーメントの回転により記録を行うために書き換え回数が多くなると共に、アクセス時間についても既に１００Ｍｈｚの高速動作が可能であることが、R.Scheuerlein et al,ISSCC Digest of Technical Papers,pp.128-129.Feb.2000で報告されている。
【００１３】
このように近年注目されているＭＲＡＭに用いられるＴＭＲ素子については、２つの磁性層の間にトンネル酸化膜を挟む構造で形成されており、２つの磁性層のスピンの方向の組み合わせにより、トンネル酸化膜内を流れる電流の強度が変化することを利用することで記憶素子として用いられている。
【００１４】
こうしたＭＲＡＭについて更に詳細に説明すると、図１９に例示するように、ＭＲＡＭのメモリセルの記憶素子となるＴＭＲ素子６０は、支持基板８９上に設けられた、磁化が比較的容易に回転する記憶層８２や磁化固定層８４及び８６等を含む構造を有する。
【００１５】
ここで、磁化固定層部分は第１の磁化固定層８４と第２の磁化固定層８６との２つの各磁化固定層からなり、これらの間には、これらの磁性層が反強磁性的に結合するような反強磁性結合層８５が配置されている。記憶層８２と各磁化固定層８４及び８６には、ニッケル、鉄又はコバルト、或いはこれらの合金からなる強磁性体が用いられ、また反強磁性結合層８５の材料としては、ルテニウム、銅、クロム、金、銀等が使用可能である。
【００１６】
また、第２の磁化固定層８６の下面は反強磁性体層８７の上面と接しており、これらの層間に働く交換相互作用によって、第２の磁化固定層８６は強い一方向の磁気異方性を持つことになる。ここで、反強磁性体層８７の材料としては、鉄、ニッケル、白金、イリジウム、ロジウムなどのマンガン合金、コバルトやニッケル酸化物等を使用することができる。
【００１７】
また、磁性層である記憶層８２と第１の磁化固定層８４との間には、アルミニウム、マグネシウム、シリコン等の酸化物又は窒化物等からなる絶縁体によるトンネルバリア層８３が挟持されており、これによって記憶層８２と第１の磁化固定層８４との磁気的結合を切断するとともに、トンネル電流を流す役割を担う。
【００１８】
これらの磁性層及び導体層は主にスパッタリング法により形成されるが、トンネルバリア層８３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。トップコート層８１は、メモリセル（ＴＭＲ素子）６０とこのＴＭＲ素子６０に接続される配線（図示せず）との相互拡散防止、接触抵抗低減及び記憶層８２の酸化防止という役割があり、通常は、Ｃｕ、Ｔａ、ＴｉＮ等の材料を使用する。電極となる下地層８８は、ＴＭＲ素子６０と直列に接続されるスイッチング素子（図示せず）との接続に用いられる。この下地層８８は反強磁性体層８７を兼ねてもよい。
【００１９】
このように構成されたメモリセル６０においては、後述するように、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層８２と各磁化固定層８４及び８６との相対磁化方向に依存する。
【００２０】
このように、ＭＲＡＭの構造においては、書き込み用ビット線及び書き込み用ワード線（共に図示せず）からなる格子状の交点部分に、個々のメモリセル６０が配置される。ここで、ワード線とビット線とを使用することによってアステロイド磁化反転特性を利用し、選択的に個々のメモリセル６０に電子情報を書き込む方法が一般的な駆動方法である。
【００２１】
次に、図２０は、一般的なＭＲＡＭの一部を簡略化して示す拡大斜視図である。ここでは、簡略化のために読み出し回路部分は省略してあるが、例えば、９個のメモリセル６０を含み、相互に交差する書き込み用ビット線６１及び書き込み用ワード線６２を有する。これらの交点部分にはメモリセル（ＴＭＲ素子）６０がそれぞれ配置されている。
【００２２】
メモリセル６０への書き込みは、ビット線６１及びワード線６２に電流を流し、これらから発生する磁界の合成磁界によって、ビット線６１とワード線６２との交点にあるメモリセル６０の記憶層８２（図示せず）の磁化方向を、磁化固定層に対して平行又は反平行にして情報の書き込みを行う。
【００２３】
各書き込み用の線は、一般に、アルミニウム又は銅等の導電性物質で形成される。また、化学的又は物理的に堆積した導電性物質を選択的にエッチングして加工形成することができる。
【００２４】
次に、図２１は、メモリセル６０を含む読み出し用電界効果トランジスタ（選択用トランジスタ）６９の断面を模式的に示している。
【００２５】
例えば、ｐ型シリコン半導体基板６３内に形成されたｐ型ウェル領域６４内に形成されたゲート絶縁膜６５、ゲート電極６６、ソース領域６７、ドレイン領域６８よりなるｎ型の読み出し用電界効果型トランジスタ６９が配置され、その上部に、書き込み用ワード線６２、メモリセル（ＴＭＲ素子）６０及びビット線６１が配置されている。
【００２６】
ソース領域６７には、ソース電極７０を介してセンスライン７１が接続されている。電界効果トランジスタ６９は、読み出しのためのスイッチング素子として機能し、書き込み用ワード線６２とメモリセル（ＴＭＲ素子）６０との間から引き出された読み出し用配線７２が、ドレイン電極７３を介してドレイン領域６８に接続されている。
【００２７】
なお、電界効果トランジスタ６９は、ｎ型又はｐ型の電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）等の、各種スイッチング素子を使用してもよい。
【００２８】
次に、図２２にはＭＲＡＭの等価回路図を示すが、例えば、６個のメモリセル６０を含み、相互に交差する書き込み用ビット線６１及び書き込み用ワード線６２を有し、これらの各書き込み線の交点部分においては、メモリセル６０と共に、このメモリセル６０に接続されて読み出しの際に素子選択を行う電界効果トランジスタ６９及びセンスライン７１等を有する。センスライン７１はセンスアンプ７７に接続されており記憶された情報を検出する。
【００２９】
また、それぞれの書き込み用ビット線６１には書き込み用ビット線電流駆動回路７５がそれぞれ接続され、それぞれの書き込み用ワード線６２には双方向の書き込み用ワード線電流駆動回路７４がそれぞれ接続されている。
【００３０】
次に、図２３はＭＲＡＭの書き込み条件を示すアステロイド曲線であって、印加された磁化容易軸方向磁界ＨEA及び磁化困難軸方向磁界ＨHAによる記憶層磁化方向の反転しきい値を示している。このアステロイド曲線の外部に、相当する合成磁界ベクトルが発生すると、磁界反転を生じるが、アステロイド曲線の内部の合成磁界ベクトルは、その電流双安定状態の一方からメモリセルを反転させることはない。
【００３１】
また、電流を流している書き込み用ワード線及び書き込み用ビット線の交点以外のメモリセルにおいても、ワード線又はビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK以上の場合は、交点以外のメモリセルの磁化方向も反転してしまうため、合成磁界が図中の灰色の領域にある場合のみに、選択されたセルを選択書き込みが可能となるようにしておく。
【００３２】
このように、ＭＲＡＭでは、書き込み用ビット線と書き込み用ワード線との２本の書き込み線を使用することにより、アステロイド磁化反転特性を利用して、指定されたメモリセルだけに磁性スピンの反転により選択的に書き込むことが一般的である。
【００３３】
単一記憶領域における合成磁化は、それに印加された磁化容易軸方向磁界ＨEAと磁化困難軸方向磁界ＨHAとのベクトル合成によって決まる。ビット線を流れる書き込み電流は、セルに磁化容易軸方向の磁界ＨEAを印加し、またワード線を流れる電流は、セルに磁化困難軸方向の磁界ＨHAを印加する。
【００３４】
次に、図２４は、ＭＲＡＭの読み出し動作を説明するものである。ここでは、メモリセル（ＴＭＲ素子）６０の層構成を概略図示しており、上記した磁化固定層を単一の磁化固定層７６として示すと共に、記憶層８２及びトンネルバリア層８３以外は図示省略している。
【００３５】
即ち、上記したように、情報の書き込み時においては、マトリックス状に配線した書き込み用ビット線６１と書き込み用ワード線６２との交点の合成磁場によりメモリセル６０の磁性スピン（矢印で図示）の方向を反転させて、その向きを“１”又は“０”の情報として認識し記録する。
【００３６】
また、読み出し時においては、磁気抵抗効果を応用したＴＭＲ効果を利用して行なうが、このＴＭＲ効果とは、磁性スピンの向きによって抵抗値が変化する現象であり、磁性スピンが反平行状態となる抵抗の高い状態と磁性スピンが平行状態となる抵抗の低い状態とにより、情報の“１”又は“０”を検出する。この読み出し時においては、ワード線６２とビット線６１との間に読み出し電流（トンネル電流）を流し、上記の抵抗の高低に応じた出力を、上記した読み出し用電界効果トランジスタ６９を介してセンスライン７１（共に図示せず）に読み出すことによって行う。
【００３７】
次に、別の従来構造のＭＲＡＭの一例について簡略に説明する。
【００３８】
この構造を製造するには、所定の素子形状に形成されたマスク層を用いて、磁化固定層と記憶層との間にトンネルバリア層を挟んでなる磁気抵抗効果膜を、所定の素子形状に加工する。この方法により、特殊なパターン形成技術を必要とせずに、トンネル磁気抵抗効果素子の加工精度と自己整合的な接続部の形成とを両立させることが提案されている（後述の特許文献１参照）。
【００３９】
次に、更に別の従来構造のＭＲＡＭの形成方法を図２５〜図４５により詳しく説明する。
【００４０】
まず、図２５（１）に示すように、シリコン基板６３上に、ウェル領域６４、ソース領域６７及びドレイン領域６８を所定の領域として形成し、露出したウェル領域６４上にゲート絶縁膜６５を介してゲート電極６６を形成して、読み出し様電界効果トランジスタ（選択用トランジスタ）６９を構成する。
【００４１】
次に、図２５（２）に示すように、ゲート絶縁膜６５、ゲート電極６６、ソース領域６７及びドレイン領域６８の露出面に、例えば、厚さ４００ｍｍＴのシリコン酸化膜からなる層間絶縁膜５０Ａを形成する。
【００４２】
次に、図２６（３）に示すように、ドレイン領域６８上の所定位置の層間絶縁膜５０Ａ中及びソース領域６７上の所定位置の層間絶縁膜５０Ａ中に、所定の大きさのコンタクトホール５１をそれぞれ形成する。
【００４３】
次に、図２６（４）に示すように、それぞれのコンタクトホール５１内及び層間絶縁膜５０Ａ上に仮想線で図示する高さまでタングステン等からなる（以下、同様）プラグ材料層を形成する。更に、プラグ材料層を、例えば化学機械研磨法等によって層間絶縁膜５０Ａの上面位置まで除去して、上層導電部と電気的に接続するためのソース電極７０及びプラグ部５２Ａをそれぞれ形成する。
【００４４】
次に、図２７（５）に示すように、層間絶縁膜５０Ａ及びプラグ部５２Ａの露出面上に所定厚さのアルミニウム等（以下、同様）の導電材５３Ａを被着する。
【００４５】
次に、図２７（６）に示すように、導電材５３Ａをエッチング等により所定の形状に加工して、プラグ部５２Ａを介してソース領域６７と電気的に接続するセンスライン７１と、プラグ部５２Ａを介してドレイン領域６８と電気的に接続するランド部９０Ａとを形成する。
【００４６】
次に、図２８（７）に示すように、センスライン７１、ランド部９０Ａ及び層間絶縁膜５０Ａの露出部分に所定厚さの層間絶縁膜５０Ｂを形成する。
【００４７】
次に、図２８（８）に示すように、ランド部９０Ａの上面の一部が露出するように層間絶縁膜５０Ｂの一部を除去してビアホール５４Ａを形成する。
【００４８】
次に、図２９（９）に示すように、ビアホール５４Ａ内及び層間絶縁膜５０Ｂ上にプラグ材料層を被着する。更に、プラグ材料層を層間絶縁膜５０Ｂの上面位置まで除去して、上層導電部と電気的に接続するためのプラグ部５２Ｂを形成する。
【００４９】
次に、図２９（１０）に示すように、層間絶縁膜５０Ｂ及びプラグ部５２Ｂの露出面上に導電材５３Ｂを所定の厚さに被着する。
【００５０】
次に、図３０（１１）に示すように、導電材５３Ｂをエッチング等により所定の形状に加工して、プラグ部５２Ｂを介してランド部９０Ａと電気的に接続したランド部９０Ｂを形成する。
【００５１】
次に、図３０（１２）に示すように、ランド部９０Ｂ及び層間絶縁膜５０Ｂの露出部分に所定厚さの層間絶縁膜５０Ｂを形成する。
【００５２】
次に、図３１（１３）に示すように、ランド部９０Ｂの上面の一部が露出するように層間絶縁膜５０Ｃの一部を除去してビアホール５４Ｂを形成する。
【００５３】
次に、図３２（１４）に示すように、ビアホール５４Ｂ内及び層間絶縁膜５０Ｃ上にプラグ材料層を形成する。更に、このプラグ材料層を層間絶縁膜５０Ｃの上面位置まで除去して、上層導電部と電気的に接続するためのプラグ部５２Ｃを形成する。
【００５４】
次に、図３３（１５）に示すように、層間絶縁膜５０Ｃ及びプラグ部５２Ｃの露出面上に導電材５３Ｃを所定の厚さに被着する。
【００５５】
次に、図３４（１６）に示すように、導電材５３Ｃをエッチング等により所定の形状に加工して、書き込み用ワード線６２と、プラグ部５２Ｃを介してランド部９０Ｂと電気的に接続するランド部９０Ｃとを形成する。
【００５６】
次に、図３５（１７）に示すように、書き込み用ワード線６２、ランド部９０Ｃ及び層間絶縁膜５０Ｃの露出部分に所定厚さの層間絶縁膜５０Ｄを形成する。この時に、層間絶縁膜５０Ｃの表面と書き込み用ワード線６２の上面との距離は３００ｎｍ〜５００ｎｍとなる。
【００５７】
次に、図３６（１８）に示すように、ランド部９０Ｃの上面の一部が露出するように層間絶縁膜５０Ｄの一部を除去してビアホール５４Ｃを形成する。
【００５８】
次に、図３７（１９）に示すように、ビアホール５４Ｃ内及び層間絶縁膜５０Ｄ上にプラグ材料層を形成する。更に、このプラグ材料層を層間絶縁膜５０Ｄの上面位置まで除去して、上層導電部と電気的に接続するためのプラグ部５２Ｄを形成する。
【００５９】
次に、図３８（２０）に示すように、層間絶縁膜５０Ｄ及びプラグ部５２Ｄの露出面上に読み出し用配線材９１を被着させる。
【００６０】
次に、図３９（２１）に示すように、読み出し用配線材９１上に、磁化固定層材料９２、トンネルバリア層材料９３及び記憶層材料９４を順次積層する。
【００６１】
次に、図４０（２２）に示すように、読み出し用配線材９１上の、磁化固定層材料９２、トンネルバリア層材料９３及び記憶層材料９４を順次所定の形状に加工することによって、磁化固定層７６、トンネルバリア層８３及び記憶層８２からなり、書き込み用ワード線６２に対応した位置及び形状に配置されたメモリセル（ＴＭＲ素子）６０を形成する。
【００６２】
次に、図４１（２３）に示すように、読み出し用配線材９１を所定の形状に加工して、プラグ部５２Ｄとメモリセル６０の磁化固定層７６とを電気的に接続する読み出し用配線７２を形成する。
【００６３】
次に、図４２（２４）に示すように、磁化固定層７６、トンネルバリア層８３、記憶層８２、読み出し用配線７２及び層間絶縁膜５０Ｄの露出面に、層間絶縁膜５０Ｅを所定厚さに成膜する。
【００６４】
次に、図４３（２５）に示すように、メモリセル６０を構成する記憶層８２の上面の一部が露出するように、層間絶縁膜５０Ｅの一部を除去してビアホール５４Ｄを形成する。
【００６５】
次に、図４４（２６）に示すように、ビアホール５４Ｄ内及び層間絶縁膜５０Ｅ上にプラグ材料層を形成する。更に、このプラグ材料層を層間絶縁膜５０Ｅの上面位置まで除去して、上層導電部と電気的に接続するためのプラグ部５２Ｅを形成する。
【００６６】
次に、図４５（２７）に示すように、層間絶縁膜５０Ｅ及びプラグ部５２Ｅの露出面上にビット線６１を被着させることによって、従来構造のＭＲＡＭを形成することが提案されている（後述の特許文献２参照）。
【００６７】
【特許文献１】特開２００３−３１７７２号公報（第４頁右欄１９行目〜第６頁右欄２２目、及び図１）
【００６８】
【特許文献２】特開２００２−３５９３５６号公報（第６頁左欄１４行目〜第６頁左欄４４目、及び図１）
【発明の開示】
【発明が解決しようとする課題】
【００６９】
上述のように、高速化及び高密度化が容易であるという長所を有するＭＲＡＭではあるが、書き込み動作等に関連した課題が幾つかある。
【００７０】
例えば、図４６に示すように、層間絶縁膜５０Ｃ上に、複数の書き込み用ワード線６２、ランド部９０Ｃ及び配線５５等が所定の形状に加工されて配置されている。そして、複数の書き込み用ワード線６２、ランド部９０Ｃ及び配線５５等が層間絶縁膜５０Ｄによって覆われると共に、複数の書き込み用ワード線６２からなるメモリセル部と、ランド部９０Ｃ及び配線５５からなる周辺回路部とを構成している。
【００７１】
この構造においては、図４６に誇張して示すように、複数の書き込み用ワード線６２等が密に配置されているために、この上方に被着した層間絶縁膜５０Ｄの厚さは増加して凸状になるが、ランド部９０Ｃは疎に配置されているためにこの上方に被着した層間絶縁膜５０Ｄの厚さは減少して凹状になり、配線５５は連続して配置されているためにこの上方に被着した層間絶縁膜５０Ｄの厚さは増加して凸状になる。
【００７２】
このために、層間絶縁膜５０Ｄの膜厚に差が生じて、書き込み用ワード線１２及び配線５５の上面から層間絶縁膜５０Ｄの上面までの距離ｄ２が３００ｎｍ〜５００ｎｍとなり、ランド部９０Ｃの上面から層間絶縁膜５０Ｄの上面までの距離ｄ１が５０ｎｍ〜１５０ｎｍとなってしまい、差が生じてしまう。
【００７３】
ＭＲＡＭが効率良く駆動するためには、書き込み用ビット線６１（図示せず）と書き込み用ワード線６２とによって、ＴＭＲ素子６０（図示せず）に対して十分な合成磁場を作用させる必要がある。しかし、書き込み用ワード線１２及び配線５５の上面から層間絶縁膜５０Ｄの上面までの距離ｄ２が距離ｄ１よりも長くて層間絶縁膜５０Ｄが厚くなり、書き込み用ワード線６２とＴＭＲ素子６０との距離が長くなるために、磁場を強めて十分な合成磁場を作用させるのが難しい。
【００７４】
また、ＭＲＡＭは、メモリセル６０の上下に配置する２本のビット線６１及びワード線６２に電流を流すことで磁界を発生させ、磁気モーメントを回転させて駆動する構造であるが、書き込み用ワード線６２とＴＭＲ素子６０との距離が長いために、十分な合成磁場を作用させるのが難しく、磁界発生効率を上げるためには磁気モーメントの回転に必要な電流を増加させることが必要になり、消費電力を増加させてしまう。
【００７５】
本発明は、このような事情に鑑みてなされたものであって、その目的は、磁気メモリ装置の書き込み工程を良好に行うと共に、磁気メモリ装置の駆動に必要な消費電力を低減することである。
【課題を解決するための手段】
【００７６】
即ち、本発明は、下地導電層と、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁性層上に設けられた第１配線と、前記下地導電層下に絶縁層を介して設けられた第２配線とによって前記磁気メモリ素子が駆動されるように構成した磁気メモリ装置の製造方法において、
層間絶縁膜にこの層間絶縁膜と同一面を成すように、前記第２配線を埋設する工程と  、
前記層間絶縁膜上に前記絶縁層を形成する工程と、
前記絶縁層上に前記下地導電層用の導電材料層を形成する工程と
を有することを特徴とする、磁気メモリ装置の製造方法、及びこの製造方法によって製造する磁気メモリ装置に係るものである。
【００７７】
本発明は又、下地導電層と、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁性層上に設けられた第１配線と、前記下地導電層下に絶縁層を介して設けられた第２配線とによって前記磁気メモリ素子が駆動されるように構成した磁気メモリ装置の製造方法において、
前記第１配線を形成する工程と、
前記第１配線を被覆する層間絶縁膜を形成する工程と、
前記層間絶縁膜を表面から部分的に除去して、この層間絶縁膜に前記第２配線を埋設  し、かつ前記第２配線上に前記層間絶縁膜を前記絶縁層として所定厚さに残す工程と、
前記絶縁層上に前記下地導電層用の導電材料層を形成する工程と
を有することを特徴とする、磁気メモリ装置の製造方法に係るものである。
【００７８】
また、本発明は、下地導電層と、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁性層上に設けられた第１配線と、前記下地導電層下に絶縁層を介して設けられた第２配線とによって前記磁気メモリ素子が駆動されるように構成した磁気メモリ装置において、層間絶縁膜にこの層間絶縁膜と同一面を成すように、前記第２配線が埋設され、前記層間絶縁膜上に前記絶縁層が形成され、前記絶縁層上に前記下地導電層用の導電材料層が形成されていることを特徴とする、磁気メモリ装置を提供するものである。
【００７９】
更に、本発明は、下地導電層と、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁性層上に設けられた第１配線と、前記下地導電層下に絶縁層を介して設けられた第２配線とによって前記磁気メモリ素子が駆動されるように構成した磁気メモリ装置において、前記第１配線を被覆する層間絶縁膜が形成され、前記第２配線上に前記層間絶縁膜が前記絶縁層として所定厚さに存在し、前記絶縁層上に前記下地導電層用の導電材料層が形成されていることを特徴とする、磁気メモリ装置も提供するものである。
【発明の効果】
【００８０】
上述した如く、本発明によれば、層間絶縁膜にこの層間絶縁膜と同一面を成すように前記第２配線を埋設してから前記層間絶縁膜上に前記絶縁層を形成するか、又は、前記第１配線を被覆する層間絶縁膜を形成した後に、前記層間絶縁膜を表面から部分的に除去してこの層間絶縁膜に前記第２配線を埋設し、かつ前記第２配線上に前記層間絶縁膜を前記絶縁層として所定厚さに残しているので、前記磁気メモリ素子の前記下地導電層と前記第２配線との距離を極力近づけることができる。これによって、前記磁気メモリ素子に対して十分な合成磁場を作用させることができ、前記磁気メモリ装置が効率良く駆動して磁界発生効率を上げることができるので、書き込みを良好に行えると共に、駆動に必要な電流量を減らして消費電力を低減することができる。
【発明を実施するための最良の形態】
【００８１】
本発明においては、前記第２配線用の導電材料層を所定パターンに加工して前記第２配線を形成した後に、この第２配線を含む全面に前記層間絶縁膜用の絶縁材料層を形成し、前記第２配線の表面が露出するまで前記絶縁材料層を所定厚さ除去して、前記第２配線を前記層間絶縁膜に埋め込み、しかる後に、前記第２配線上に前記絶縁層を所定厚さに形成するのがよい。
【００８２】
また、前記第２配線用の導電材料層を所定パターンに加工して前記第２配線を形成した後、この第２配線を含む全面に前記層間絶縁膜用の絶縁材料層を形成し、前記絶縁材料層を所定厚さに部分的に除去して、前記第２配線を前記層間絶縁膜に埋め込むと共に前記絶縁層を形成するのもよい。
【００８３】
この場合、前記第２配線から前記層間絶縁膜へ銅イオンが拡散するのを防止するために、少なくとも前記第２配線上を、前記絶縁層の少なくとも一部分となる絶縁性の銅イオン拡散防止膜によって覆うのが望ましい。
【００８４】
本発明においては、前記絶縁層を１００ｎｍ以下の厚さに例えば化学的気相成長法によって形成するのがよい。
【００８５】
また、前記第２配線をアルミニウム又は銅又は銅合金で形成し、エッチング又は化学機械研磨によって形成してよい。
【００８６】
また、前記絶縁材料層の部分的除去量を制御するために、前記絶縁材料層の部分的除去を化学機械研磨又はエッチバックによって行ってもよい。
【００８７】
また、前記第２配線と前記下地導電層との短絡を防止するために、前記第２配線とは別の位置において、前記絶縁層を介して前記下地導電層と読み出し用の配線とを接続するのが望ましい。
【００８８】
また、前記絶縁層上に前記磁気抵抗効果素子用の各構成材料を積層し、これらの各層を所定パターンに加工して、前記磁性層、前記磁化固定層、前記トンネルバリア層及び前記下地導電層を形成し、前記磁性層上に形成した絶縁層を介して前記第２配線を形成して磁気メモリ装置を製造することができる。
【００８９】
次に、本発明の好ましい実施の形態を図面参照下で具体的に説明する。
【００９０】
第１の実施の形態
【００９１】
本実施の形態において、図１は、読み出し用電界効果トランジスタ１９と磁気メモリ素子であるメモリセル１０を含む磁気メモリ装置を示す。
【００９２】
シリコン基板１３内に形成されたウェル領域１４内に形成されたゲート絶縁膜１５、ゲート電極１６、ソース領域１７、ドレイン領域１８よりなるトランジスタ部分が配置され、その上部に、各層間絶縁膜及び絶縁層である層間絶縁膜７をそれぞれ介しつつ、第１配線である書き込み用ワード線１２、メモリセル（ＴＭＲ素子）１０、第２配線である書き込み用ビット線１１等が配置され、加えて各プラグ部及び各ランド部等がそれぞれ所定の位置に配置されている。
【００９３】
ここで、書き込み用ワード線１２、書き込み用ビット線１１、各プラグ部及び各ランド部の材質には、加工の比較的容易なアルミニウムを使用する。また、メモリセル１０は、磁化固定層２８、トンネルバリア層２９及び磁化方向の変化が可能な磁性層である記憶層３０等からなるトンネル磁気抵抗効果素子から構成する。
【００９４】
なお、このメモリセル（ＴＭＲ素子）１０は、例えば、下地導電層としてのＴａ（タンタル）（3ｎｍ）／反強磁性体層としてのＰｔＭｎ（白金・マンガンの合金）（30ｎｍ）／第２の磁化固定層としてのＣｏＦｅ（コバルト・鉄の合金）（2.4ｎｍ）／反強磁性結合層としてのＲｕ（ルテニウム）（0.75ｎｍ）／第１の磁化固定層としてのＣｏＦｅ（コバルト・鉄の合金）（2.2ｎｍ）／トンネルバリア層としてのＡｌ2Ｏ3（酸化アルミニウム）（1.5ｎｍ）／記憶層としてのＣｏＦｅ（コバルト・鉄の合金）−３０Ｂ（4ｎｍ）／トップコート層としてのＴａ（タンタル）（5ｎｍ）の積層構造により形成されている。
【００９５】
ここで、従来例によるメモリセル６０の構造を示す図１９と本実施の形態によるメモリセル６０の構造を示す図１とを比較して、図１におけるメモリセル６０の構成層の内、読み出し配線２２は下地層８８及び反強磁性体層８７をまとめて示し、磁化固定層２８は、第２の磁化固定層８６、反強磁性結合層８５及び第１の磁化固定層をまとめて示し、トンネルバリア層２９はトンネルバリア層８３を示し、記憶層３０は記憶層８２及びトップコート層８１をまとめて示しており、以下同様とする。
【００９６】
更に、ソース領域１７上には、ソース電極２０を介してセンスライン７１が電気的に接続されている。また、電界効果トランジスタ１９においては、読み出しのためのスイッチング素子として機能し、書き込み用ワード線１２とメモリセル（ＴＭＲ素子）１０との間から引き出された下地導電層である読み出し用配線２２が、各プラグ部及び各ランド部が連結してなるドレイン電極を介して、ドレイン領域１８に電気的に接続されている。
【００９７】
ここで、読み出し用配線２２の下面と書き込み用ワード線１２との間に位置する層間絶縁膜７の厚さｄは、図４６に示す従来構造のＭＲＡＭの部分概略断面図の層間絶縁膜５０Ｄの厚さｄ２よりも薄く、均一な厚さに平坦化されている。
【００９８】
次に、本実施の形態におけるＭＲＡＭの作製工程を説明する。
【００９９】
まず、図２（ａ）に示すように、図２５（１）〜図３３（１５）に示す従来例によるＭＲＡＭの作製工程と同様の工程を経ることによって、ビアホール４Ｂ内にプラグ部２Ｃを埋め込んだ層間絶縁膜６Ｃの露出面上に、加工性の良いアルミニウムからなる導電材３１を所定の厚さに被着して導電材層を形成する。
【０１００】
次に、図２（ｂ）に示すように、アルミニウム等からなる導電材３１Ｃをエッチング等により所定の形状に加工して、書き込み用ワード線１２と、プラグ部２Ｃを介してランド部２７Ｂと電気的に接続するランド部２７Ｃとを形成する。
【０１０１】
次に、図２（ｃ）に示すように、書き込み用ワード線１２、ランド部２７Ｃ及び層間絶縁膜６Ｃの露出部分に、ＳｉＯｘからなる所定厚さの層間絶縁膜６Ｄを高密度プラズマ化学的気相成長法によって形成する。この高密度プラズマ化学的気相成長法によって形成することによって、書き込み用ワード線１２とランド部２７Ｃとの間に、オーバーハング部や空洞部等のない均質な層間絶縁膜６Ｄを形成することができる。
【０１０２】
次に、図３（ｄ）に示すように、書き込み用ワード線１２及びランド部２７Ｃの表面が露出するように、層間絶縁膜６Ｄの一部を化学機械研磨法又はエッチバック等によって除去することにより平坦化し、書き込み用ワード線１２及びランド部２７Ｃの各側面にのみ層間絶縁膜６Ｄが残留するようにする。
【０１０３】
この時に大切なのは、書き込み用ワード線１２の上面を平坦化することであり、書き込み用ワード線１２に隣接する層間絶縁膜６Ｄ部分の表面等は多少過分に除去されていてもよい。
【０１０４】
次に、図４（ｅ）に示すように、層間絶縁膜６Ｄ、書き込み用ワード線１２及びランド部２７Ｃの露出面上に層間絶縁膜７を、例えば、化学的気相成長法によって１００ｎｍ以下の厚さに形成するが、その厚みは１００ｎｍ以下とするのがよく、５０ｎｍ以上とするのが好ましい。
【０１０５】
ここで、層間絶縁膜７の厚さが１００ｎｍを超えると、メモリセル１０と書き込み用ワード線１２との間の距離が大きくなるために、ビット線１１とワード線１２とによってメモリセル１０に対して十分な合成磁場を作用させることが難しくなり、ＭＲＡＭを効率良く駆動して磁界発生効率を良くするのが困難となる。また、層間絶縁膜７の厚さが５０ｎｍ未満であると、層間絶縁膜７の絶縁性が低下してしまい、層間絶縁膜としての電気絶縁特性を十分に発揮することが難しい。
【０１０６】
次に、図５（ｆ）に示すように、ランド部２７Ｃの上面の一部が露出するように層間絶縁膜７の一部を除去してビアホール４Ｃを形成する。
【０１０７】
次に、図６（ｇ）に示すように、ビアホール４Ｃ内及び層間絶縁膜７上に、例えばタングステンからなるプラグ材料層を仮想線で示した高さまで形成する。更に、このプラグ材料層を層間絶縁膜７の上面位置まで除去して、上層導電部と電気的に接続するためのプラグ部２Ｄを形成する。
【０１０８】
次に、図７（ｈ）に示すように、層間絶縁膜７及びプラグ部２Ｄの露出面上に、読み出し配線２２を形成するための読み出し用配線材５を被着させる。
【０１０９】
これ以降の作製工程については、図３９（２１）〜図４５（２７）に示した従来構造のＭＲＡＭの作製工程と同様の工程を経ることによって、図１に示すように、読み出し用配線２２、磁化固定層２８、トンネルバリア層２９、記憶層３０材の少なくとも３層からなるメモリセル１０、層間絶縁膜６Ｋ、ビアホール４Ｉ、プラグ部２Ｇ及び読み出し用ビット線１１等を所定の形状に加工しつつ順次積層し、本実施の形態におけるＭＲＡＭを作製することができる。
【０１１０】
本実施の形態によれば、メモリセル１０と書き込み用ワード線１２との間に形成される層間絶縁膜７の厚さを１００ｎｍ以下、５０ｎｍ以上と均一厚さに薄く形成できるので、メモリセル１０と書き込み用ワード線１２との距離を極力近づけることができ、ワード線１２とビット線１１とによってメモリセル１０に対して十分な合成磁場を作用させることができる。それによってＭＲＡＭが効率良く駆動して磁界発生効率を上げることができるので、書き込みを良好に行えると共に、駆動に必要な電流量を減らして消費電力を低減させることができる。
【０１１１】
第２の実施の形態
本実施の形態は、図８（ａ）〜図１７（ｍ）に表す作製工程に示すように、各ランド部及び各プラグ部の材質に銅又は銅合金を用い、更には、センスライン２１上面、及び各ランド部の上面の各プラグ部と接触する（導電部となる）部分を除いた上面に、絶縁性を有し各層間絶縁膜に銅イオンが拡散するのを防止するための銅イオン拡散防止層をそれぞれ設け、加えて各ランド部を埋設する各層間絶縁膜が各ランド部の側面にのみそれぞれ存在する以外は、第１の実施の形態と同様である。
【０１１２】
本実施の形態によるＭＲＡＭの作製工程を図８（ａ）〜図１７（ｍ）に示す。
【０１１３】
まず、図８（ａ）に示すように、図２５（１）〜図２６（４）に示す従来例によるＭＲＡＭの作製工程と同様の工程を経ることによって、層間絶縁膜６Ａのコンタクトホール１にプラグ部２Ａを埋設形成した後に、ドレイン領域１８上の所定位置の層間絶縁膜６Ａ中に、所定の大きさのコンタクトホール１を形成する。
【０１１４】
これに加えて、コンタクトホール１上及び層間絶縁膜６Ａ上にＳｉＯからなる層間絶縁膜６Ｂを形成し、更に、ソース電極２０及びプラグ部２Ａの頭頂部が露出するまで、層間絶縁膜６Ｂの所定の位置に、後述のセンスライン２１及びランド部２７Ａを形成するための所定形状のビアホール４Ｈ及び４Ｉをそれぞれ形成する。
【０１１５】
更に、層間絶縁膜６Ｂに設けられたそれぞれのビアホール４Ｈ及び４Ｉに配線材、特に銅を埋設してセンスライン２１及びランド部２７Ａを形成する。この配線材は、後記の銅めっき後の化学機械研磨によってビアホール内に埋めこむ（これは、以下の他の配線材についても同様である）。
【０１１６】
次に、図８（ｂ）に示すように、センスライン２１、ランド部２７Ａ及び層間絶縁膜６Ａの露出面上に、ランド部２７Ａ及びセンスライン２１の上面からこれらの構成材質中の銅イオンが層間絶縁膜中に拡散しないようにするために、ＳｉＮを材質とし所定厚さの拡散防止層２４Ａを形成する。
【０１１７】
次に、図９（ｃ）に示すように、拡散防止層２４Ａの上面に所定厚さの層間絶縁膜６Ｅを形成する。
【０１１８】
ここで、図９（ｄ）に示すように、拡散防止層２４Ａの周辺部の構造を示すＢ部の拡大詳細図においては、銅を構成材とするランド部２７Ａを形成する際に、層間絶縁膜６Ｂにランド部２７となる所定形状のビアホール４Ｈを形成した後に、ランド部２７Ａから層間絶縁膜６Ａ内及び６Ｂ内に銅が拡散しないようにするために、ビアホール４Ｈの底面及び側面に連続してバリア層２６を所定厚さで形成し、更に、その内側にめっき法等により低抵抗の金属であるＣｕを埋め込んでＣｕ配線２５を成膜してランド部２７Ａを形成する。
【０１１９】
この工程において、例えばビアホール等へのＣｕの埋設についてはまずＴａ等によるバリア層が形成される。そして、埋め込み後は化学機械研磨による表面研磨がなされる。また、エッチングについては、それぞれ必要なエッチングガス等を用いて行われるが、単にこれをエッチングと称し、これらの処理がなされることを前提として各工程における詳しい説明は省略することがある。なお、この形成方法は後述する各ランド部及び各プラグ部等の形成工程にも適用するものとする。
【０１２０】
次に、図１０（ｅ）に示すように、ランド部２７Ａの上面の一部が露出するように層間絶縁膜６Ｅ及び拡散防止層２４Ａ一部分を除去して、ビアホール４Ｄを形成する。
【０１２１】
次に、図１０（ｆ）に示すように、層間絶縁膜６Ｅのビアホール４Ｄ内にプラグ材料層を被着して、上層導電部と電気的に接続するためのプラグ部２Ｅを形成する。
【０１２２】
次に、図１１（ｇ）に示すように、プラグ部２Ｅ及び層間絶縁膜６Ｅの露出面上に所定厚さの層間絶縁膜６Ｆを形成する。更に、プラグ部２Ｅの上面が露出するように層間絶縁膜６Ｆの一部分を除去してビアホール４Ｊを形成する。更に層間絶縁膜６Ｆのビアホール４Ｊ内に導電性材料を被着して、上層導電部と電気的に接続するためのランド部２７Ｄを形成する。
【０１２３】
次に、図１２（ｈ）に示すように、ランド部２７Ｄ及び層間絶縁膜６Ｆの露出面上に、ランド部２７Ｄの上面から構成材質である銅が層間絶縁膜中に拡散しないようにするために、所定厚さの拡散防止層２４Ｂを形成する。加えて、拡散防止層２４Ａの上面に所定厚さの層間絶縁膜６Ｇを形成する。更に、ランド部２７Ｄの上面の一部が露出するように、層間絶縁膜６Ｇ及び拡散防止層２４Ｂの一部分を除去して、ビアホール４Ｅを形成する。更に、層間絶縁膜６Ｇのビアホール４Ｅ内に導電性材料を被着して、上層導電部と電気的に接続するためのプラグ部２Ｆを形成する。
【０１２４】
次に、図１３（ｉ）に示すように、プラグ部２Ｆ及び層間絶縁膜６Ｇの露出面上に所定厚さの層間絶縁膜６Ｈを形成する。加えて、プラグ部２Ｆの上面を露出させ、かつ書き込み用ワード線１２を形成するために、層間絶縁膜６Ｈの一部分を除去して、所定の位置及び形状のビアホール４Ｌ及び４Ｋを形成する。更に、層間絶縁膜６Ｈのビアホール４Ｌ内及び４Ｋ内に導電性材料を被着して、上層導電部と電気的に接続するためのランド部２７Ｅ及び書き込み用ワード線１２を形成する。
【０１２５】
次に、図１４（ｊ）に示すように、書き込み用ワード線１２、ランド部２７Ｅ及び層間絶縁膜６Ｈの露出面上に、書き込み用ワード線１２及びランド部２７Ｅの上面から構成材質中の銅イオンが層間絶縁膜中に拡散しないようにするために、所定厚さの拡散防止層２４Ｃを形成する。
【０１２６】
次に、図１５（ｋ）に示すように、拡散防止層２４Ｃの上面にＳｉＯｘ等の所定厚さの層間絶縁膜７を化学的気相成長法によって形成した後に、層間絶縁膜７の厚さが１００ｎｍ以下となるようにエッチング又は化学機械研磨によって部分的に除去する。
【０１２７】
次に、図１６（ｌ）に示すように、ランド部２７Ｅの上面の一部が露出するように、層間絶縁膜７及び拡散防止層２４Ｃの所定部分を除去して、所定位置にビアホール４Ｆを形成する。
【０１２８】
これ以降の作製工程については、図１７（ｍ）に示すように、図３８（２０）〜図４５（２７）に示した従来構造のＭＲＡＭの作製工程と同様の工程を経ることによって、層間絶縁膜６Ｈのビアホール４Ｆ内に導電性材料を被着して、上層導電部と電気的に接続するためのプラグ部２Ｉを形成した後に、層間絶縁膜７及びプラグ部２Ｉの露出面上に、読み出し用配線２２を形成するための読み出し用配線材５を被着させる。
【０１２９】
続いて、読み出し用配線２２、磁化固定層２８、トンネルバリア層２９、記憶層３０の３つの層からなるメモリセル１０、層間絶縁膜６Ｉ、ビアホール４Ｇ、プラグ部２Ｇ及び読み出し用ビット線１１等を所定の形状に加工しつつ順次積層し、本実施の形態におけるＭＲＡＭを作製することができる。
【０１３０】
本実施の形態によれば、図１７に示すように、各ランド部及び各プラグ部に埋め込まれたＣｕが露出して変質するのを防止するための各拡散防止層を、この層が必要な各ランド部上面及び各プラグ部上面の電気的接続部以外の面に設けているために、銅からなる各ランド部及び各プラグ部の銅イオンを閉じ込めることができ、特に上方への拡散を防止することができる。
【０１３１】
また、図１７に示すように、各層間絶縁膜が各ランド部及び各プラグ部等の上面を覆わずに側面にしか被着していないので、各層間絶縁膜の厚さを各ランド部及び各プラグ部等厚さと同様に薄くすることができ、これらを積層してなるＭＲＡＭ全体の厚さをも比較的薄くすることができる。
【０１３２】
また、図１７に示すように、拡散防止層２４Ｃと層間絶縁膜７とを密着して積層しているために、拡散防止層２４Ｃを構成するＳｉＮが熱ストレスによって発生する応力により変形する際に、その変形を層間絶縁膜７を構成するＳｉＯｘが抑制することによって層間絶縁膜７の形状を保持することができる。
【０１３３】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１３４】
第３の実施の形態
本実施の形態は、図１８に示すように、各ランド部及び各プラグ部の材質に銅又は銅合金を用い、更には、センスライン２１上面、及び各ランド部の上面の各プラグ部と接触する（導電部となる）部分を除いた上面に、各層間絶縁膜に銅が拡散するのを防止する拡散防止層をそれぞれ設け、加えて、各ランド部を埋設する各層間絶縁膜が各ランド部の側面にのみそれぞれ存在し、かつ、拡散防止層２４Ｃの上面に直接に読み出し用配線２２を形成する以外は、第１の実施の形態と同様である。
【０１３５】
本実施の形態によるＭＲＡＭの作製工程を示す。
【０１３６】
まず、図８（ａ）〜図１６（ｌ）に示す第２の実施の形態によるＭＲＡＭの作製工程と同様の工程を経ることによって、層間絶縁膜６Ａのコンタクトホール１にプラグ部２Ａを埋設形成した後に、ドレイン領域１８上の所定位置の層間絶縁膜６Ａ中に、所定の大きさのコンタクトホール１を形成する。
【０１３７】
続いて、層間絶縁膜６Ｅ、６Ｆ、６Ｇ、６Ｈ、拡散防止層２４Ａ、２４Ｂ、２４Ｃ、ランド部２７Ｄ、２７Ｅ、プラグ部２Ｅ、２Ｆ、２Ｉ及び書き込み用ワード線１２を、所定の位置及び形状に加工して積層配置した後に、ランド部２７Ｅの上面の一部が露出するように、拡散防止層２４Ｃの所定部分を除去して所定位置にビアホール４Ｆを形成する。
【０１３８】
これ以降の作製工程については、図１７（ｍ）に示した第２の実施の形態によるＭＲＡＭの作製工程と同様の工程を経ることによって、拡散防止層２４Ｃのビアホール４Ｆ内に導電性材料を被着して、上層導電部と電気的に接続するためのプラグ部２Ｉを形成した後に、拡散防止層２４Ｃ及びプラグ部２Ｉの露出面上に、読み出し用配線２２を形成するための読み出し用配線材５を被着させる。
【０１３９】
加えて、読み出し用配線２２、磁化固定層２８、トンネルバリア層２９、記憶層３０の３つの層からなるメモリセル１０、層間絶縁膜６Ｉ、ビアホール４Ｇ、プラグ部２Ｇ及び読み出し用ビット線１１等を所定の形状に加工しつつ順次積層し、本実施の形態におけるＭＲＡＭを作製することができる。
【０１４０】
本実施の形態によれば、図１８に示すように、各ランド部及び各プラグ部に埋め込まれたＣｕが露出して変質するのを防止するための各拡散防止層を、この層が必要な各ランド部上面及び各プラグ部上面の電気的接続部以外の面に設けているために、銅からなる各ランド部及び各プラグ部の銅イオンを閉じ込めることができ、特に上方への拡散を防止することができる。
【０１４１】
また、図１８に示すように、各層間絶縁膜が各ランド部及び各プラグ部等の上面を覆わずに側面にしか被着していないので、各層間絶縁膜の厚さを各ランド部及び各プラグ部等厚さと同様に薄くすることができ、これらを積層してなるＭＲＡＭ全体の厚さをも比較的薄くすることができる。
【０１４２】
また、図１８に示すように、メモリセル１０と書き込み用ワード線１２との間に比較的厚さの薄い拡散防止層２４のみが層間絶縁膜として形成されるので、メモリセル１０と書き込み用ワード線１２との距離を極力近づけることができ、書き込み用ワード線１２及びビット線１１によってメモリセル１０に対して十分な合成磁場を作用させることができる。
【０１４３】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１４４】
第４の実施の形態
本実施の形態は、書き込み用ワード線１２及びランド部２７Ｃの側面及び上面が連続して層間絶縁膜６Ｄによって被覆されている以外は、第１の実施の形態と同様である。
【０１４５】
次に、本実施の形態におけるＭＲＡＭの作製工程を説明する。
【０１４６】
まず、図２（ａ）〜図２（ｃ）に示す第１の実施の形態によるＭＲＡＭの作製工程と同様の工程を経ることによって、書き込み用ワード線１２、ランド部２７Ｃ及び層間絶縁膜６Ｃの露出部分に所定厚さの層間絶縁膜６Ｄを形成する。
【０１４７】
次に、書き込み用ワード線１２及びランド部２７Ｃの上面に向かって、図２（ｃ）に示すように層間絶縁膜６Ｄ表面から図中に破線で示した位置まで、化学機械研磨又はエッチバックによって除去し、表面を平坦化する。この時に、破線で示す層間絶縁膜６Ｄの表面と書き込み用ワード線１２との距離は１００ｎｍ以下とするのが好ましい。
【０１４８】
これ以降の作製工程については、第１の実施の形態によるＭＲＡＭの作製工程と同様の工程を経ることによって、読み出し用配線２２、磁化固定層２８、トンネルバリア層２９、記憶層３０材の３つの層からなるメモリセル１０、層間絶縁膜６Ｋ、ビアホール４Ｉ、プラグ部２Ｇ及びビット線１１等を所定の形状に加工しつつ順次積層し、本実施の形態におけるＭＲＡＭを作製することができる。
【０１４９】
本実施の形態においては、層間絶縁膜６Ｄを部分的に除去するだけで層間絶縁膜を形成できるので、ＭＲＡＭの作製工程を減少させることができる。
【０１５０】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【０１５１】
上記した各実施の形態は、本発明の技術的思想に基づいて種々に変形することができる。
【０１５２】
例えば、書き込み用ワード線１２を被覆する層間絶縁膜の表面を化学機械研磨又はエッチバックによって部分的に除去する際には、まず層間絶縁膜を大まかに除去してから更に精密に除去工程を行う２段階除去方法を含む多段階除去方法を用いてもよい。
【０１５３】
また、書き込み用ワード線１２を被覆する層間絶縁膜６Ｄ以外の各層間絶縁膜を高密度プラズマ化学的気相成長法によって形成してもよい。
【０１５４】
また、記憶層３０、トンネルバリア層２９及び磁化固定層２８の構成材料や膜厚も、各実施の形態と同等な機能を有するものであれば適宜に実施することができる。
【０１５５】
また、各拡散防止膜の材料や膜厚等も適宜であってもよく、ＭＲＡＭの作製工程も実施の形態に限定するものではない。
【０１５６】
また、本発明はＭＲＡＭの作製に好適なものであるが、磁化可能な磁性層（記憶層）を有するメモリ素子からなる他の磁気メモリ装置にも適用可能であり、また本発明のＭＲＡＭは磁化方向を固定してＲＯＭ的に使用することもできる。
【図面の簡単な説明】
【０１５７】
【図１】本発明の第１の実施の形態によるＭＲＡＭを示す概略断面図である。
【図２】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図３】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図４】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図５】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図６】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図７】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図８】本発明の第２の実施の形態によるＭＲＡＭの作製プロセスを示す概略断面図である。
【図９】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図１０】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図１１】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図１２】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図１３】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図１４】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図１５】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図１６】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図１７】同、ＭＲＡＭを示す概略断面図である。
【図１８】本発明の第３の実施の形態によるＭＲＡＭを示す概略断面図である。
【図１９】従来例によるＭＲＡＭのＴＭＲ素子の概略斜視図である。
【図２０】同、ＭＲＡＭのメモリセル部の一部の概略斜視図である。
【図２１】同、ＭＲＡＭのメモリセルの概略断面図である。
【図２２】同、ＭＲＡＭの等価回路図である。
【図２３】同、ＭＲＡＭの書き込み時の磁界応答特性図である。
【図２４】同、ＭＲＡＭの読み出し動作原理図である。
【図２５】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図２６】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図２７】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図２８】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図２９】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図３０】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図３１】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図３２】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図３３】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図３４】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図３５】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図３６】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図３７】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図３８】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図３９】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図４０】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図４１】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図４２】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図４３】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図４４】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図４５】同、ＭＲＡＭの作製プロセスを示す概略断面図である。
【図４６】同、ＭＲＡＭの作製プロセスの一段階を誇張して示す部分概略断面図である。
【符号の説明】
【０１５８】
１…コンタクトホール、２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ、２Ｉ…プラグ部、
３Ａ、３Ｂ、３Ｃ…導電材、
４Ａ、４Ｂ、４Ｃ、４Ｄ、４Ｅ、４Ｆ、４Ｇ、４Ｈ、４Ｉ、４Ｊ、４Ｋ、４Ｌ…ビアホール、５…配線材、
６Ａ、６Ｂ、６Ｃ、６Ｄ、６Ｅ、６Ｆ、６Ｇ、６Ｈ、６Ｉ…層間絶縁膜、
７…層間絶縁膜、１０…メモリセル（ＴＭＲ素子）、１１…ビット線、１２…ワード線、１３…ｐ型シリコン半導体基板、１４…ｐ型ウェル領域、１５…ゲート絶縁膜、
１６…ゲート電極、１７…ソース領域、１８…ドレイン領域、
１９…読み出し用電界効果トランジスタ（選択用トランジスタ）、
２０…ソース電極、２１…センスライン、２２…読み出し用配線、２３…ドレイン電極、
２４Ａ、２４Ｂ、２４Ｃ…拡散防止膜、２５…Ｃｕ配線、２６…バリア膜、
２７Ａ、２７Ｂ、２７Ｃ、２７Ｄ、２７Ｅ…ランド部、２８…磁化固定層、
２９…トンネルバリア層、３０…記憶層、３１…配線材、ｄ…層間膜の厚さ、
ｄ１…導電層上の層間絶縁膜の理想の厚さ、ｄ２…導電層上の層間絶縁膜の実際の厚さ
【図１】
2005101071.tif 000003
【図２】
2005101071.tif 000004
【図３】
2005101071.tif 000005
【図４】
2005101071.tif 000006
【図５】
2005101071.tif 000007
【図６】
2005101071.tif 000008
【図７】
2005101071.tif 000009
【図８】
2005101071.tif 000010
【図９】
2005101071.tif 000011
【図１０】
2005101071.tif 000012
【図１１】
2005101071.tif 000013
【図１２】
2005101071.tif 000014
【図１３】
2005101071.tif 000015
【図１４】
2005101071.tif 000016
【図１５】
2005101071.tif 000017
【図１６】
2005101071.tif 000018
【図１７】
2005101071.tif 000019
【図１８】
2005101071.tif 000020
【図１９】
2005101071.tif 000021
【図２０】
2005101071.tif 000022
【図２１】
2005101071.tif 000023
【図２２】
2005101071.tif 000024
【図２３】
2005101071.tif 000025
【図２４】
2005101071.tif 000026
【図２５】
2005101071.tif 000027
【図２６】
2005101071.tif 000028
【図２７】
2005101071.tif 000029
【図２８】
2005101071.tif 000030
【図２９】
2005101071.tif 000031
【図３０】
2005101071.tif 000032
【図３１】
2005101071.tif 000033
【図３２】
2005101071.tif 000034
【図３３】
2005101071.tif 000035
【図３４】
2005101071.tif 000036
【図３５】
2005101071.tif 000037
【図３６】
2005101071.tif 000038
【図３７】
2005101071.tif 000039
【図３８】
2005101071.tif 000040
【図３９】
2005101071.tif 000041
【図４０】
2005101071.tif 000042
【図４１】
2005101071.tif 000043
【図４２】
2005101071.tif 000044
【図４３】
2005101071.tif 000045
【図４４】
2005101071.tif 000046
【図４５】
2005101071.tif 000047
【図４６】
2005101071.tif 000048