(57)【要約】【課題】簡易な回路で時分割デジタル階調表示を可能とする。【解決手段】表示装置の各画素は有機ＥＬ素子４０、駆動ＴＦＴ３６，制御ＴＦＴ３２、制御容量３８を有し、駆動ＴＦＴ３６はＥＬ素子４０とＥＬ電源との間に設けられ素子４０への電力供給を制御する。制御ＴＦＴ３２は定電圧源と駆動ＴＦＴ３６のゲートとの間に接続され、ゲートにデジタルデータ信号を受け駆動ＴＦＴ３６のゲート電圧を固定するかどうか制御する。制御ラインにはＥＬ素子４０の発光期間を指定する制御パルス信号が印加され、制御ラインと駆動ＴＦＴ３６のゲートとの間に制御容量３８が接続されている。制御パルス信号が指定する発光期間中、制御ＴＦＴ３２がオフで駆動ＴＦＴ３６のゲート電圧Ｖ２が非固定なら、Ｖ２は制御パルス信号に応じた電圧にシフトする。駆動ＴＦＴ３６のオンかを制御パルス信号のレベルで制御でき、データ信号は制御ＴＦＴ３２のオンオフを制御すればよい。【選択図】図２
2005031643.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と電源との間に設けられ、前記発光素子に対する前記電源からの電力供給を制御して該発光素子を駆動する駆動トランジスタと、
デジタルデータ信号をゲートに受け、該デジタルデータ信号に応じて、前記駆動トランジスタのゲートを所定電位に固定するどうかを制御する制御トランジスタと、
前記駆動トランジスタのゲートと、前記発光素子の発光期間を制御するための制御パルス信号が印加される制御ラインと、の間に接続された制御容量と、を備え、
前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し、前記駆動トランジスタの前記発光素子に対する電力供給動作を制御することを特徴とする発光装置。
【請求項２】
表示素子に第１導電領域が接続され、電源に第２導電領域が接続された駆動トランジスタと、
デジタルデータ信号をゲートに受け、前記電源と前記駆動トランジスタのゲートとの電気的接続を制御する制御トランジスタと、
前記表示素子の素子動作期間を制御するための制御パルス信号が印加される制御ラインと、前記駆動トランジスタのゲート及び前記制御トランジスタと、の間に電気的に接続された制御容量と、
を備え、
前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し、前記駆動トランジスタの前記表示素子に対する電力供給動作を制御することを特徴とする表示装置。
【請求項３】
請求項１又は請求項２に記載の装置において、
前記制御トランジスタのゲートには、供給される前記デジタルデータ信号を所定期間保持するための保持容量が接続されていることを特徴とする発光装置又は表示装置。
【請求項４】
請求項１〜請求項３のいずれか１項に記載の装置において、
前記デジタルデータ信号は複数ビットのデジタル信号からなり、
装置の１フレーム期間は、前記デジタルデータ信号のビット数に応じた数のサブフィールド期間に分割され、
各サブフィールド期間において、前記デジタルデータ信号の対応するビットのデジタル信号が、順次、前記制御トランジスタに供給されることを特徴とする発光装置又は表示装置。
【請求項５】
請求項４に記載の装置において、
前記サブフィールド期間は、それぞれ、
前記制御トランジスタのゲートに対して前記デジタルデータ信号の対応するビットのデジタル信号を書き込む期間と、
書き込まれたデジタル信号に応じて、前記発光素子又は前記表示素子への電力供給を制御する素子動作期間と、
を有することを特徴とする発光装置又は表示装置。
【請求項６】
請求項４又は請求項５に記載の装置において、
前記制御ラインには、前記制御パルス信号として、前記各サブフィールド期間中の素子動作期間に応じたパルス幅の信号が出力されることを特徴とする発光装置又は表示装置。
【請求項７】
請求項６に記載の装置において、
前記制御パルス信号の前記各サブフィールド期間中の素子動作期間に応じたパルス幅は、前記デジタルデータ信号の対応するビットに応じて異なることを特徴とする発光装置又は表示装置。
【請求項８】
複数の画素を有する表示装置であって、
各画素には、
選択信号が供給される選択ラインと、デジタルデータ信号が供給されるデータラインとに接続された選択トランジスタと、
発光素子と、
前記発光素子と電源との間に設けられ、前記発光素子に対する前記電源からの電力供給を制御して該発光素子を駆動する駆動トランジスタと、
前記選択トランジスタを介して、前記デジタルデータ信号をゲートに受け、該デジタルデータ信号に応じて、前記駆動トランジスタのゲートを所定電位に固定するどうかを制御する制御トランジスタと、
前記駆動トランジスタのゲートと、前記発光素子の素子動作期間を制御するための制御パルス信号が印加される制御ラインと、の間に接続された制御容量と、を備え、
前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し、前記駆動トランジスタの前記発光素子に対する電力供給動作を制御することを特徴とする表示装置。
【請求項９】
請求項８に記載の表示装置において、
１フレーム期間は、前記デジタルデータ信号のビット数に応じた数の複数のサブフィールド期間を有し、
前記制御ラインには、前記複数のサブフィールド期間のそれぞれにおいて所定パルス幅の前記制御パルス信号が供給され、
前記各サブフィールド期間中における前記制御パルス信号のパルス幅は、前記デジタルデータ信号の対応するビットに応じた幅に設定されていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置、特に各画素に発光素子などの表示素子を備え、この素子をデジタル信号によって動作させ、かつ階調を表現するデジタル表示装置に関する。
【背景技術】
【０００２】
表示素子として、例えば発光素子であるエレクトロルミネッセンス（Electroluminescence：以下ＥＬ）素子を各画素に用いたＥＬ表示装置は、自発光型であると共に、薄く消費電力が小さい等の有利な点があり、液晶表示装置（ＬＣＤ）やＣＲＴなどの表示装置に代わる表示装置として注目されている。
【０００３】
特に、ＥＬ素子を個別に制御する薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各画素に設け、画素毎にＥＬ素子を制御するアクティブマトリクス型ＥＬ表示装置では、高精細な表示が可能である。
【０００４】
このアクティブマトリクス型ＥＬ表示装置では、基板上に、複数の画素と、水平走査方向（行方向）に延びる複数本の選択ライン（ゲートライン）と、垂直走査方向（列方向）に延びる複数本のデータライン及び電源ラインが設けられている。また、各画素は有機ＥＬ素子と、選択ＴＦＴ、駆動ＴＦＴ及び保持容量を備えている。選択ラインに選択信号を出力することでこのラインに接続された選択ＴＦＴをオンさせ、保持容量及び駆動ＴＦＴに、データラインに出力されているデータ信号（アナログ電圧信号）を供給し、保持容量で、データ信号に応じた電圧を所定期間保持すると共に、駆動ＴＦＴを動作させて電源ラインから有機ＥＬ素子に供給する電流を制御する。
【０００５】
また、アナログのデータ信号によって各有機ＥＬ素子を駆動する方式の他に、図１に示すように、デジタルデータ信号によって各有機ＥＬ素子を駆動する方式（デジタル駆動）が報告されている。図１に示す画素回路では、上記のようなアナログ信号によりＥＬ素子を駆動する回路構成において、ＥＬ電源と有機ＥＬ素子２８の間に接続されこの有機ＥＬ素子２８への供給電流を制御する駆動ＴＦＴ２２と、該有機ＥＬ素子２８との間に、さらに電流のオンオフ用のＴＦＴ２６を追加した構成となっている。ゲートラインに選択信号が出力されて、選択ＴＦＴ２０がオンしたときに、データラインに出力されているデジタル信号がこの選択ＴＦＴ２０を介して、保持容量２４に保持されると共に、駆動ＴＦＴ２２のゲートに印加される。
【０００６】
駆動ＴＦＴ２２は、そのゲートに印加されるデジタルデータ信号に応じてオンかオフのいずれかの状態となり、電流オンオフ用ＴＦＴ２６によって、この駆動ＴＦＴ２２が流す電流を有機ＥＬ素子２８に供給して発光させるかどうかを制御する。このオンオフ用ＴＦＴ２６は、１フレーム期間（１画面表示期間）に、デジタルデータのビット数に応じて、複数回、時分割でオンオフ制御され、これにより、有機ＥＬ素子２８の１フィールド期間中でのトータルの発光期間が制御される。１フレーム期間中での発光期間の長さに応じて、観察者に認識される発光強度が異なるため、このような時分割の発光制御によって階調を表現できる。即ち、発光階調を１フレーム期間中における有機ＥＬ素子２８の発光期間の制御だけで表現することができる。
【０００７】
図１に示すような画素回路を用い、時分割デジタル階調駆動方式によって階調を表現すれば、駆動ＴＦＴ２２は、階調表示のために有機ＥＬ素子２８に供給する電流量をアナログ的に制御する必要が無く、デジタル的にオン・オフ動作して有機ＥＬ素子２８に電流を供給するかしないかを制御するだけでよい。このため、駆動ＴＦＴ２２から有機ＥＬ素子２８に電流を供給すべき時に、駆動ＴＦＴ２２のオン抵抗が十分小さくなるような大きな電圧を駆動ＴＦＴ２２のゲートに印加するようにデータ信号電圧を設定することで、各画素の有機ＥＬ素子２８の発光強度に及ぼす各ＴＦＴ特性のばらつきの影響を小さくできる。よって、デジタル表示方式では、表示輝度の画素毎のばらつき、つまり表示ムラを抑制することが容易となる。
【０００８】
【特許文献１】特開２００２−１４９１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記図１に示すような回路構成の場合、上述のように駆動ＴＦＴ２２のオンオフ動作をこのＴＦＴ２２のゲートに印加するデータ信号によって直接制御しなければならない。よって、データ信号はデジタル信号ではあるものの、駆動ＴＦＴ２２のオンオフ抵抗比を十分確保することのできる大きな振幅とし、これを駆動ＴＦＴ２２のゲートに供給しなければならない。
【００１０】
ここで、マトリクス型の表示装置では、図１のような回路構造の画素が複数マトリクス状に形成され、この複数の画素のうち、各列方向に並んだ画素に対して１本のデータラインが接続され、このデータラインを介して上記のようなデータ信号が各画素に供給される。つまり、１本のデータラインに対しては、列方向に並んだ複数の画素が接続されており、これら接続された画素は、各データラインに印加されるデータ信号からすると、非常に大きな寄生容量（容量負荷）がデータラインに並列に接続されていることと等しい。従って、このような大きな容量負荷が接続されているデータラインに対し、各画素の駆動ＴＦＴ２２のオンオフを十分に制御可能な振幅のデータ信号を供給するには、駆動能力の高い回路を採用しなければならない。
【００１１】
さらに、時分割デジタル階調駆動方式の場合、１フレーム期間を表示階調数に応じて決められたデータビット数に等しい回数で除したサブフィールド期間を設け、各サブフィールド期間においてそれぞれデータ信号を出力しなければならない。従って、アナログ信号により階調表示を行う方式などと比較して、データ信号の伝送速度が大きくなり、表示階調数が増えれば増えるほど、高速伝送が必要となる。しかし、上記のように、データ信号を出力するデータラインに接続された寄生容量は大きく、大きな寄生容量の接続されたデータラインに対し、高速でかつ各駆動ＴＦＴ２２を十分オンオフ制御させるための大きな振幅のデータ信号を出力することは難しい。従って、表示階調数を増加させるためにデータラインを高速駆動することができず、表示可能な階調数が制限されてしまう。
【００１２】
本発明は、簡易な駆動回路を利用可能なデジタル発光装置又は表示装置や、高速駆動が可能でかつ多階調表示も容易なデジタル発光装置又は表示装置に関する。
【課題を解決するための手段】
【００１３】
本発明は、発光装置に関し、発光素子と電源との間に設けられ、前記発光素子に対する前記電源からの電力供給を制御して該発光素子を駆動する駆動トランジスタと、デジタルデータ信号をゲートに受け、該デジタルデータ信号に応じて、前記駆動トランジスタのゲートを所定電位に固定するどうかを制御する制御トランジスタと、前記駆動トランジスタのゲートと、前記発光素子の発光期間を制御するための制御パルス信号が印加される制御ラインと、の間に接続された制御容量と、を備え、前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し、前記駆動トランジスタの前記発光素子に対する電力供給動作を制御する。
【００１４】
本発明の他の態様によれば、表示装置において、表示素子に第１導電領域が接続され、電源に第２導電領域が接続された駆動トランジスタと、デジタルデータ信号をゲートに受け、前記電源と前記駆動トランジスタのゲートとの電気的接続を制御する制御トランジスタと、前記表示素子の表示期間を制御するための制御パルス信号が印加される制御ラインと、前記駆動トランジスタのゲート及び前記制御トランジスタと、の間に電気的に接続された制御容量と、を備え、前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し、前記駆動トランジスタの前記表示素子に対する電力供給動作を制御する。
【００１５】
本発明の他の態様によれば、複数の画素を有する表示装置であって、各画素には、選択信号が供給される選択ラインと、デジタルデータ信号が供給されるデータラインとに接続された選択トランジスタと、発光素子と、前記発光素子と電源との間に設けられ、前記発光素子に対する前記電源からの電力供給を制御して該発光素子を駆動する駆動トランジスタと、前記選択トランジスタを介して、前記デジタルデータ信号をゲートに受け、該デジタルデータ信号に応じて、前記駆動トランジスタのゲートを所定電位に固定するどうかを制御する制御トランジスタと、前記駆動トランジスタのゲートと、前記発光素子の素子動作期間を制御するための制御パルス信号が印加される制御ラインと、の間に接続された制御容量と、を備える。また、前記制御パルス信号によって指定される素子動作期間中に、前記駆動トランジスタのゲート電位を前記制御パルス信号に応じた電位にシフトさせるかどうかを、前記制御トランジスタのゲートに供給するデジタルデータ信号に応じて制御し、前記駆動トランジスタの前記発光素子に対する電力供給動作を制御する。
【００１６】
以上のように本発明によれば、デジタルデータ信号によって、例えば有機ＥＬ素子などの表示素子への電力供給を制御する駆動トランジスタの動作（電力供給動作）を直接制御しなくてよい。本発明において、デジタルデータ信号は、制御トランジスタの動作、つまり、そのオンオフを制御して、駆動トランジスタのゲート電位を電源などの固定電位とするかしないかを制御すればよい。つまり、デジタルデータ信号はこの制御トランジスタのオンオフを制御するのに必要な振幅があれば良く、駆動トランジスタの動作を直接制御する場合と比較して小さい振幅とすることができる。よって、データ信号の処理・出力部に簡略な回路を採用することができ消費電力を低減することも可能となる。
【００１７】
また、小さい振幅のデジタルデータ信号を用いて駆動ができるため、このデジタルデータ信号の信号供給経路に配置される例えば各画素の選択トランジスタの耐圧や、電荷供給能力をそれほど大きくしなくても良く、また、一定期間デジタルデータ信号に応じた電圧を保持する保持容量を設ける場合にも、小さな容量を採用することができる。これらのトランジスタや、保持容量などは、データラインに電気的に接続される寄生容量（容量負荷）に相当するが、本発明によれば、この寄生容量を小さくすることができ、この点からも簡易な駆動回路を採用でき、またデータ信号の転送速度の高速化が容易となる。このため、表示階調数の増加も容易となる。
【００１８】
本発明の他の態様では、上記発光装置又は表示装置において、前記デジタルデータ信号は複数ビットのデジタル信号からなり、１画面表示期間に相当する１フレーム期間は、前記デジタルデータ信号のビット数に応じた数のサブフィールド期間に分割され、各サブフィールド期間において、前記デジタルデータ信号の各ビットのデジタル信号が、順次前記制御トランジスタに供給される。
【００１９】
また、このサブフィールド期間は、デジタルデータ信号の各ビットに対応付け、制御ラインに対しては、この各サブフィールド期間中の素子動作期間に応じたパルス幅の信号を制御パルス信号として供給することができる。ここで、デジタルデータの各ビットに重み付けをすれば、多階調を効果的に表現できるが、その場合には、各サブフィールド期間、特に各期間の素子動作期間（発光期間）、すなわち制御パルス信号のパルス幅を、デジタルデータ信号のビット、より具体的にはビットの桁に応じた幅に設定することで対応することができる。
【００２０】
また、制御パルス信号の振幅（特にパルス信号のレベル）については、制御トランジスタによって電位が固定されていない場合に、駆動トランジスタのゲート電位をシフトさせ、かつ、そのシフト前後で、該駆動トランジスタの発光素子への電力供給動作をオン又はオフさせるために必要な振幅とすればよい。またこの制御パルス信号は、全画素に対して共通で、各サブフィールド期間に１回出力すれば良く、その振幅が大きい場合であっても、パルス信号としての周波数が低いので、消費電力の上昇を抑制することができる。
【発明の効果】
【００２１】
以上説明したように、本発明によれば、デジタルデータに基づいて発光或いは表示を行う装置において、最小限の振幅のデジタルデータ信号を寄生容量が低く抑えられたデータラインに供給すればよく、簡易な駆動回路を採用することができる。このため、装置の低消費電力化を図ることもできる。
【００２２】
また、デジタルデータ信号を高速で出力することができるため、多階調表示が可能であり、階調数をさらに増加することも可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２４】
図２は、実施形態に係る表示領域にマトリクス状に配置された複数の画素の１画素当たりの等価回路を示している。
【００２５】
１画素は、図２の例では、それぞれ有機ＥＬ素子４０を有し、この有機ＥＬ素子４０の発光動作を制御するために、選択トランジスタ（スイッチングトランジスタ；以下選択ＴＦＴ）３０、保持容量３４、制御トランジスタ（制御ＴＦＴ）３２、駆動トランジスタ（駆動ＴＦＴ）３６、制御容量３８を備える。また、基板上には、垂直走査方向に延びデジタルデータ信号を対応する画素に供給するデータラインＤＬと、水平走査方向に延び、水平走査方向に並ぶ画素を選択するための選択信号（ゲート信号）を出力する選択ライン（ゲートライン）、及び有機ＥＬ素子４０の発光時間を制御するための制御パルス信号が供給される制御ラインＣＰＬを有する。また、ダイオード構造を有する各有機ＥＬ素子４０の陽極側には、駆動ＴＦＴ３６を介してＥＬ電源Ｐvddが接続されている。このＥＬ電源は、例えば、ここでは、データラインと平行して垂直走査方向に延びる電源ラインとして形成され、有機ＥＬ素子４０の陰極が接続されるカソード電源Ｃｖよりも十分に高い電圧に設定されている。カソード電源Ｃｖは、例えば複数の画素において共通電極として形成された有機ＥＬ素子４０の陰極に接続され、各有機ＥＬ素子４０の陰極電位を決めている。
【００２６】
駆動ＴＦＴ３６は、有機ＥＬ素子４０のアノードとＥＬ電源との間に接続され、ＥＬ電源からの有機ＥＬ素子４０に対して電流を供給するかどうかをそのゲートに印加される電圧に応じて制御する。ここで、本実施形態では、駆動ＴＦＴ３６は、ｐチャネル型ＴＦＴで構成されており、ソース（第１導電領域）は、ＥＬ電源に接続され、ドレイン（第２導電領域）は有機ＥＬ素子４０の陽極側に接続されている。
【００２７】
制御ＴＦＴ３２は、ここではｐチャネル型ＴＦＴで構成されており、選択ＴＦＴ３０を介して供給されるデジタルデータ信号、つまり“１”又は“０”に応じた電圧がそのゲートに供給される。制御ＴＦＴ３２のソース（第１導電領域）は、所定の定電圧電源に接続され、ドレイン（第２導電領域）は、駆動ＴＦＴ３６のゲート（制御端）に接続されている。このため、制御ＴＦＴ３２がオンした際には、制御ＴＦＴ３２のソースドレインを介して駆動ＴＦＴ３６のゲートがこの定電圧電源に接続され、駆動ＴＦＴ３６のゲート電圧Ｖ２は、その定電圧に固定される。この定電圧は、駆動ＴＦＴ３４をオン状態かオフ状態（ここでは、オフ状態）に固定する一定の電圧であれば良い。図２の構成では、この定電圧電源として、十分高い電圧に設定されているＥＬ電源Ｐvddを採用しており、制御ＴＦＴ３２のソースはこのＥＬ電源Ｐvddに接続されている。従って、制御ＴＦＴ３２がオンしたときには、駆動ＴＦＴ３６は、そのゲートとソースとが共にＥＬ電源Ｐvddに接続されてショート状態となり、オフ状態を維持する。
【００２８】
制御ＴＦＴ３２のゲートには、そのゲート電圧Ｖ１を所定期間（少なくとも、後述する１サブフィールド期間）供給されるデジタルデータ信号の電圧に維持するための保持容量３４が接続されている。より具体的には、図２の例では、保持容量３４の一方の端子が制御ＴＦＴ３２のゲートに接続され、他方の端子はソース及びＥＬ電源Ｐvddに接続されている。
【００２９】
選択ＴＦＴ３０はこの例ではｎチャンネルＴＦＴで構成され、ゲートはゲートラインＧＬに接続され、ドレインはデータラインＤＬに接続され、ソースは前記制御ＴＦＴ３２のゲートと保持容量３４に接続される。
【００３０】
さらに、制御ＴＦＴ３２のドレイン及び駆動ＴＦＴ３６のゲートと、制御ラインＣＰＬとの間には、制御容量３８が接続されている。この制御容量３８は、制御ＴＦＴ３２がオンして駆動ＴＦＴ３６のゲートがＥＬ電源Ｐvddに接続された際には、この駆動ＴＦＴ３６のゲート、つまりＥＬ電源Ｐvddと制御ラインＣＰＬとの電位差を維持する（制御ラインＣＰＬが、ＥＬ電源とショートするのを防止する）。制御ＴＦＴ３２がオフして駆動ＴＦＴ３６のゲートがＥＬ電源Ｐvddから切り離され、ゲート電圧Ｖ２が非固定状態となった時には、そのゲート電圧Ｖ２を制御ラインＣＰＬの電位、つまり制御パルス信号に応じた電圧とする。よって、有機ＥＬ素子４０の発光期間を規定するパルス幅の制御パルス信号が制御ラインＣＰＬに出力されると、ゲート電圧Ｖ２はそのパルス信号の振幅に応じた分だけシフトされ、次にパルス信号の電圧が変化するまで維持される。
【００３１】
以下、本実施形態の画素回路の動作を上記図２と合わせてさらに図３に示すタイムチャートを参照して説明する。なお、ここでは、表示装置の階調は、１６とし、これを実現するためデジタルデータ信号は４ビットとしている。また、この１６階調を時分割のデジタル表示で実現するために、１フィールド期間は、デジタルデータ信号のビット数に応じた４つのサブフィールド期間（ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４）に分割している。また、着目する画素の有機ＥＬ素子４０の１フィールド期間における表示階調（発光強度）は、１６階調のうちの下から５番目の階調（以下第５階調という）で、この画素に供給されるデジタルデータ信号は、“０１０１”の場合を例に説明する。なお、“００００”はここでは０番目の階調としている。
【００３２】
図３は、着目画素に各ラインから供給される制御パルス信号、選択信号、データ信号と、制御ＴＦＴ３２のゲート電圧Ｖ１と、駆動ＴＦＴ３６のゲート電圧Ｖ２の波形をそれぞれ示す。ここで、上記のように１６階調を得るために１フィールド期間は、４つのサブフィールド期間に分割され、各サブフィールド期間には、対応するデジタルデータ信号のビットの桁位置に応じた重み付けがなされ、その結果、各サブフィールド期間の長さは対応するビットに応じて異なる。図３の例では、データラインに出力されるデジタルデータ信号をその下位ビット側（１ビット目）から順に出力しており、対応するサブフィールド期間ＳＦ１〜ＳＦ４は、後ろのサブフィールドほどその期間が長い。デジタルデータ信号の出力順が上位ビット側からであれば、対応するサブフィールド期間は後ろのサブフィールド期間ほど短くすればよい。
【００３３】
各サブフィールド期間は、各画素に対してそれぞれ対応するビットのデジタルデータ信を書き込む期間ＷＰと、書き込んだデータを表示する（発光する）期間ＤＰとを有し、書き込み期間ＷＰは、どのサブフィールド期間でも一定で、表示期間ＤＰの長さが対応するビットに応じて設定されている。
【００３４】
図３（ａ）に示されるように、制御ラインに出力される制御パルス信号は、各サブフィールドにおけるこの書き込み期間ＷＰ、表示期間ＤＰの長さに対応しており、ここでは、制御パルス信号のＬレベル期間が各サブフィールド期間の表示期間ＤＰに相当する。さらに、各サブフィールド期間の表示時間ＤＰ（制御パルス信号のＬレベル期間）は、ここでは、第１サブフィールドＳＦ１での長さを「１」単位期間とすると、第２，第３，第４サブフィールド期間ＳＦ２，ＳＦ３，ＳＦ４は、それぞれ「２」、「４」、「８」の長さに設定されている。
【００３５】
時分割デジタル階調表示は、人の目の残像効果を利用しており、具体的には、上述したように１フィールド期間内でのトータルの発光期間を変えることで、発光期間の長さに応じて認識される輝度が制御される。上位ビットほどサブフィールド期間の発光期間ＤＰを長くすることで、１フィールド期間中に複数回書き込み期間を設ける必要があり、その分トータルの表示期間が制限されていても、明るく、かつ十分な輝度差のある階調を表現することを可能とする。
【００３６】
まず、第１サブフィールド期間ＳＦ１において、着目画素に接続されているゲートラインＧＬの選択信号が、ここでは１水平走査期間だけ、図３（ｂ）に示すようにＨレベルとなると、そのゲートライン（行）に接続された各画素のｎチャンネル型で構成された選択ＴＦＴ３０がオンとなる。その際、図３（ｃ）に示すように、対応するデータラインに出力されているデジタルデータ信号が、選択ＴＦＴ３０を介して制御ＴＦＴ３２のゲートに供給される。図３（ｃ）の例では、ＳＦ１期間においてデジタルデータ信号がＨレベル“１”であるので、制御ＴＦＴ３２のゲート電圧Ｖ１もＨレベルとなる。このゲート電圧Ｖ１は、選択信号がＬレベルとなって選択ＴＦＴ３０がオフし、データラインと制御ＴＦＴ３２のゲートとが遮断された後も、少なくとも、次に選択信号がＨレベルになって、次のビットのデジタルデータ信号が書き込まれるまで保持容量３４によって保持される。
【００３７】
なお、デジタルデータ信号は、対応するゲートラインに選択信号（ここではＨレベル）が出力されている間（１水平走査期間）ずっと、対応する画素に書き込むべき“１”又は“０”のレベルを維持していても良いし、１水平走査線（１ゲートライン）に接続された画素に対し列順にデータを書き込む場合は、順番に対応するデータラインにデジタルデータ信号を出力する。
【００３８】
また、デジタルビデオ信号は例えば、所望のフレームメモリなどにより、各画素の１フレーム分のデータが記憶され、ここでは下位ビットからそれぞれ対応するデータラインに出力される。
【００３９】
着目画素について話を戻すと、以上のようにして、デジタルデータ信号が書き込まれると、図３（ｄ）に示すように、このデジタルデータ信号に対応する電圧が保持容量３４に制御ＴＦＴ３２のゲート電圧Ｖ１として１サブフィールド期間（ＳＦ１）保持される。ここで、保持されるゲート電圧Ｖ１は対応するデジタルデータ信号が“１”であるから、所定のＨレベルを維持する。このため、ｐチャネルＴＦＴで構成される制御ＴＦＴ３２はオフ状態を維持し、駆動ＴＦＴ３６のゲートはＥＬ電源Ｐvddから切り離されている。駆動ＴＦＴ３６のゲートに制御容量３８を介して接続されている制御ラインＣＰＬは、図３（ａ）に示すように、書き込み期間ＷＰ中は、Ｈレベルに維持されており、このときＥＬ電源Ｐvddと切り離されている駆動ＴＦＴ３６のゲート電圧Ｖ２は、制御パルス信号のレベルに応じたＨレベルに維持される。上述のように駆動ＴＦＴ３６はｐチャネル型で構成されている。従って、制御ＴＦＴ３２がオフし、駆動ＴＦＴ３６のゲート電圧Ｖ２がＨレベルに固定された期間中は、この駆動ＴＦＴ３６はオフ状態を維持し、有機ＥＬ素子４０にはＥＬ電源からの電流は供給されない。
【００４０】
第１サブフィールド（ＳＦ１）期間の書き込み期間ＷＰが終了し、制御ラインＣＰＬの制御パルス信号がＬレベルに変化すると、上記のように、それまで制御パルス信号のＨレベルに応じたＨレベルに固定されていた駆動ＴＦＴ３６のゲート電圧Ｖ２は、制御パルス信号のレベル変化に追随してＬレベルとなる。これにより駆動ＴＦＴ３６はオン状態となり、ＥＬ電源Ｐvddから駆動トランジスタ３６のソース−ドレインを介して有機ＥＬ素子４０に電流が供給され、有機ＥＬ素子４０が発光する。発光期間ＤＰが完了すると、次のサブフィールド（ＳＦ２）期間に移行し、制御ラインＣＰＬの制御パルス信号がＨレベルに戻り、駆動ＴＦＴ３６のゲート電圧Ｖ２はこれに応じて所望のＨレベルとなり、駆動ＴＦＴ３６がオフして有機ＥＬ素子４０での発光は停止する。
【００４１】
仮に供給されるデジタルデータ信号が“０”の場合、制御ＴＦＴ３２のゲート電圧Ｖ１がＬレベルとなり、制御ＴＦＴ３２がオンして駆動ＴＦＴ３６はゲートとソースが短絡され、共にＥＬ電源電圧Ｐvddになる。よって、駆動ＴＦＴ３６のゲート電圧Ｖ２は、表示期間ＤＰにおいて制御パルス信号がＬレベルとなっても、Ｈレベルを維持し維持し、オフ状態が継続するため、有機ＥＬ素子４０は発光しない。
【００４２】
従って、“１”のデジタルデータ信号が供給された画素のみ、制御ラインＣＰＬの制御パルス信号がＬレベルとなった期間、つまり素子動作期間を指定する制御パルス信号のパルス幅に応じた期間だけ、この制御パルス信号のＬレベルに応じて駆動ＴＦＴ３６がオン制御され、有機ＥＬ素子４０が発光することになる。
【００４３】
ここで、一例として、選択信号および制御パルス信号のＨレベルは８Ｖ、Ｌレベルは−４Ｖに設定され、一方、デジタルデータ信号のＨレベル“１”は、５Ｖ、Ｌレベル“０”は０Ｖとすることができる。図１に関して説明したように駆動ＴＦＴのゲート電圧をデジタルデータ信号によって直接制御する場合には、従来の駆動ＴＦＴの特性が本実施形態の駆動ＴＦＴと同等であると仮定し、単純に比較した場合、デジタルデータ信号として、制御パルス信号と同等以上の８Ｖ〜−４Ｖの１２Ｖ振幅信号を採用しなければならない。しかし、本実施形態のようにデジタルデータ信号によって、制御ＴＦＴ３２のオンオフを制御するだけとすることで、上記のように例えば５Ｖの振幅のデジタルデータ信号を採用することが可能となる。
【００４４】
次に、第２サブフィールド（ＳＦ２）期間に移行して、Ｈレベルの選択信号がゲートラインに印加された時、着目画素に対する２ビット目のデジタルデータ信号は“０”であるから、選択ＴＦＴ３０を介して印加され保持容量３４に保持されるデジタルデータ信号の電圧は“０”に対応する所定Ｌレベルとなる。従って、第２サブフィールド期間ＳＦ２の間、つまり、次の第３サブフィールドＳＦ３期間で、ゲートラインがＨレベルとなって次のビットのデジタルデータ信号が書き込まれるまで、制御ＴＦＴ３２のゲート電圧Ｖ１はＬレベルに維持され、制御ＴＦＴ３２はオン状態を維持する。このため、駆動ＴＦＴ３６のゲートはＥＬ電源と同電位に固定される。
【００４５】
従って、この状態で、制御ラインＣＰＬの制御パルス信号がＬレベルとなっても駆動ＴＦＴ３６のゲートは、ＥＬ電源と接続されているので、ゲート電圧Ｖ２はＨレベルのまま変わらない。このため、駆動ＴＦＴ３６はオフ状態を維持し、有機ＥＬ素子４０には電流が供給されず、有機ＥＬ素子４０は発光しない。
【００４６】
次に、第３サブフィールド（ＳＦ３）期間に移行し、再びＨレベルの選択信号がゲートラインに印加されたとき、ＳＦ１期間と同様に、着目画素に対する３ビット目のデジタルデータ信号は、“１”である。よってこのＳＦ３期間中、保持容量３４によって制御ＴＦＴ３２のゲート電圧Ｖ１は、Ｈレベルに維持され、制御ＴＦＴ３２がオフ状態を維持する。このため、制御ラインＣＰＬの制御パルス信号がＳＦ３に応じた期間、Ｌレベルとなると、その期間中（ＤＰ）、駆動ＴＦＴ３６はオンし、有機ＥＬ素子４０は発光する。ここでＳＦ３期間の表示期間ＤＰ、つまり制御パルス信号のＬレベル期間は、上述のようにＳＦ１期間の表示期間ＤＰの４倍の長さに設定されている。従って、有機ＥＬ素子４０の発光期間は、ＳＦ１期間の発光期間の４倍の長さである。
【００４７】
次に、第４サブフィールド（ＳＦ４）期間に移行し、再度Ｈレベルの選択信号がゲートラインに印加されたとき、ＳＦ２期間と同様、４ビット目のデジタルデータ信号は“０”であり、制御ＴＦＴ３２がオン状態を維持し、制御パルス信号がＬレベルに変化しても駆動ＴＦＴ３６はオフ状態を維持し、有機ＥＬ素子４０は発光しない。
【００４８】
以上、“０１０１”のデジタルデータ信号が供給された画素は、ＳＦ１〜ＳＦ４期間からなる１フィールド期間において、その有機ＥＬ素子４０が５単位期間、発光する。供給されるデジタルデータ信号が“１１１１”であれば、ＳＦ１〜ＳＦ４の全表示期間ＤＰ中、有機ＥＬ素子４０が発光し、最高輝度である１５番目の階調が表現され、データ信号が“００００”なら全く発光せず、最低輝度（非発光）である０番目の階調が表現される。このように、本実施形態によれば各画素は１フレーム期間で１６階調（１６通りの輝度の表示）のいずれかの階調を表示でき、図３で説明した着目画素では、低輝度側から５番目の階調（発光輝度）が表示されることとなる。
【００４９】
本実施形態によれば、デジタルデータ信号によりオンオフするのは、制御ＴＦＴ３２である。この制御ＴＦＴ３２は、制御容量３８が接続された駆動ＴＦＴ３６のゲート電位を非常に高いＥＬ電源Ｐvddに固定するか、固定しないか、また図２の回路例では、駆動ＴＦＴ３６のゲートーソースをショートさせるかオープンとするかを制御するだけでよい。従って、制御ＴＦＴ３２が流さなければならない電流量は非常に微少でよく、電流能力の小さなＴＦＴを採用できる。また、制御ＴＦＴ３２がオンしたときに、制御容量３８がリークなどにより多少放電されており、Ｖ２の電圧が低下していても、ＥＬ電源Ｐvddからこの制御容量３８を充電するのに必要な電流さえ流すことができれば良く、必ずしもフルオンする必要もない。つまり、制御ＴＦＴ３２が駆動ＴＦＴ３６のゲートに流す電流量が仮にその特性ばらつきに起因して、画素毎に多少ばらついても、どの画素の駆動ＴＦＴ３６のゲート電圧Ｖ２についても、これをＥＬ電源Ｐvddとすることができる。従って、データラインに出力するデジタルデータ信号の振幅は、制御ＴＦＴ３２のオンオフを制御できれば十分であり、直接駆動ＴＦＴ３６を制御する場合と比較してその要求精度を低くすることも、振幅を小さくすることもできる。従って、表示階調数を更に増大させることで、駆動がより高速となった場合にも容易に対応することができる。また、デジタルデータ信号を処理・出力する回路も振幅を小さくすることができるため、駆動負荷が小さく簡易な回路で確実な駆動が可能となる。
【００５０】
また、制御ラインＣＰＬに印加する制御パルス信号の振幅を十分な大きさとすれば、駆動ＴＦＴ３６を十分にオフさせ、或いはオンさせることができる。特に、制御パルス信号の表示期間を規定するＬレベルの電圧を、ＥＬ電源電圧に対して十分低い電圧に設定することで、駆動ＴＦＴ３６をそのオン抵抗が十分小さい電圧領域（飽和領域）でフルオンさせることができる。よって、駆動ＴＦＴ３６の各画素毎の動作しきい値のばらつきの影響を受けず、有機ＥＬ素子４０の発光量を制御できる。なお、上述のように制御ラインＣＰＬは、全画素共通とでき、全画素に対して、各サブフィールド期間の書き込み期間と表示（発光）期間を規定する制御パルス信号を出力すればよい。
【００５１】
また、この制御パルス信号の振幅はデータ信号と比較すると比較的大きくなる可能性があるが、制御パルス信号は、各サブフィールド期間において書き込み期間と表示期間との切り替わり時にそのレベルが反転すればよく、反転周期が長い。よって、制御パルス信号の出力回路の負荷は小さく、簡易構成の回路を採用することができる。
【００５２】
本実施形態では駆動ＴＦＴ３６としてｐチャネルＴＦＴを採用したが、ｎチャネルＴＦＴを採用しても良い。この場合には、制御ＴＦＴ３２のソースに接続される電源を、一定の低い電源電圧（例えばカソード電源）とし、制御パルス信号の極性を逆にして、表示期間にＨレベルとなるパルス信号とすればよい。また、制御トランジスタ３２をｎチャネルＴＦＴとすることもできる。その場合、データ信号の極性を“１”“０”とで逆にすればよい。また、選択ＴＦＴ３０としてｎチャネルＴＦＴを採用したが、ｐチャネルＴＦＴを採用しても良い。その場合、選択信号の極性を逆にすれば良い。
【００５３】
以上、本実施形態では、各画素の表示素子として有機ＥＬ素子４０を採用したいわゆる有機ＥＬ表示装置を例に説明したが、有機ＥＬ素子４０の他、無機ＥＬ素子などの他の発光素子や、その他の表示素子を各画素に用いたアクティブマトリクス型表示装置において、各画素に同様の構成を採用することで同様の効果を得ることができる。
【図面の簡単な説明】
【００５４】
【図１】時分割デジタル階調表示方式の従来の表示装置の画素構成を示す等価回路図である。
【図２】本発明の実施形態にかかるデジタル階調表示方式の表示装置の画素構成を示す等価回路である。
【図３】本発明の実施形態にかかる表示装置の着目画素を駆動するための信号のタイミングチャートである。
【符号の説明】
【００５５】
３０  選択ＴＦＴ（スイッチングトランジスタ）、３２  制御ＴＦＴ、３４  保持容量、３６  駆動ＴＦＴ、３８  制御容量、４０  有機ＥＬ素子。
【図１】
2005031643.tif 000003
【図２】
2005031643.tif 000004
【図３】
2005031643.tif 000005