(57)【要約】  【課題】  抽出クロック周波数や位相差の推移を観測する際に、複数本の信号をモニタすることなく、しかもデジタル値での確認をリアルタイムでかつ直感的に観測すること。  【解決手段】  自走周波数検出回路３の出力する自走周波数設定値を電圧量に変換する電圧変換回路１２を設けることで、抽出クロック周波数を電圧量で観測できるようになるため、１本の信号線でリアルタイムに抽出クロックの推移が確認可能となり、再生装置におけるＰＬＬの状態解析を容易にすることができる。【選択図】  図１
2005109551.tif 000002
【特許請求の範囲】
【請求項１】
２値化された再生データに同期した抽出クロックを得るために、該再生データと抽出クロックとの位相差及び周波数差を検出し、上記抽出クロックの生成にフィードバック制御を行うＰＬＬ回路において、
再生データと抽出クロックとの位相差を検出する位相差検出回路と、
前記位相差検出回路の出力を位相差修正出力に変換して出力するループフィルタ回路と、
前記再生データの周波数を検出して前記抽出クロックの自走周波数設定値を出力する自走周波数検出回路と、
前記位相差修正出力と前記自走周波数設定値とを加算する加算回路と、
前記加算回路の出力値に応じたクロックを前記抽出クロックとして発生する抽出クロック発生回路と、
前記抽出クロックの周波数あるいは上記再生データとの位相差に相当するデジタル値を電圧量に変換して出力する電圧変換回路と、
を備えたことを特徴とするＰＬＬ回路。
【請求項２】
請求項１記載のＰＬＬ回路において、
前記電圧変換回路が、
前記位相差検出回路の出力を電圧量に変換して出力することを特徴とするＰＬＬ回路。
【請求項３】
請求項１記載のＰＬＬ回路において、
前記電圧変換回路が、
前記自走周波数検出回路の出力する自走周波数設定値を電圧量に変換して出力することを特徴とするＰＬＬ回路。
【請求項４】
請求項１記載のＰＬＬ回路において、
前記電圧変換回路が、
前記加算回路の出力を電圧量に変換して出力することを特徴とするＰＬＬ回路。
【請求項５】
請求項１記載のＰＬＬ回路において、
所定時間当たりの抽出クロック数を計数した値をデジタル値として出力する抽出クロック周波数検出回路を設け、
前記電圧変換回路が前記抽出クロック周波数検出回路の出力を電圧量に変換して出力することを特徴とするＰＬＬ回路。
【請求項６】
請求項１記載のＰＬＬ回路において、
前記電圧変換回路が、Ｄ／Ａコンバータで構成されることを特徴とするＰＬＬ回路。
【請求項７】
請求項１記載のＰＬＬ回路において、
前記電圧変換回路を、
入力されたデジタル値をＰＷＭ変換するＰＷＭ変換回路と、
該ＰＷＭ変換回路の出力を電圧量に変換するローパスフィルタと、
から構成したことを特徴とするＰＬＬ回路。
【請求項８】
請求項１記載のＰＬＬ回路において、
前記電圧変換回路を、
入力されたデジタル値をＰＷＭ変換するＰＷＭ変換回路と、
該ＰＷＭ変換回路の出力に応じて駆動される定電流源と、
該定電流源の電流出力を電圧量に変換するフィルタ回路と、
から構成したことを特徴とするＰＬＬ回路。
【請求項９】
請求項１記載のＰＬＬ回路において、
前記抽出クロックの周波数に相当するデジタル値、あるいは前記位相差検出回路の出力値に対し、所望の入力信号に応じた値を重畳して出力する重畳回路を設け、
前記電圧変換回路が前記重畳回路の出力値を電圧量に変換して出力することを特徴とするＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＤプレーヤーやＤＶＤプレーヤー等に用いられるＰＬＬ回路に関し、特に位相差検出などの処理をデジタル処理により実施するデジタルＰＬＬ回路に関するものである。
【背景技術】
【０００２】
まず従来のＰＬＬ回路の応用例として図１２に、光ディスク再生装置の構成図を示す。
図１２において、２１はＣＤ、ＤＶＤ等の光ディスクであり、スピンドルモータ２６によって回転駆動されている。２２はピックアップであり、光ディスク２１にレーザー照射するとともに光ディスク２１からの戻り光を検出し、電圧値に変換して出力する。この出力をＲＦアンプ２３で増幅した後、データスライサ２４で２値化することにより、光ディスク２１に記録された情報を再生信号として復元する。さらに再生信号は、図示しない後段の回路で復号及び訂正処理が行われるが、後段での処理を行うにはディスク再生信号に同期した抽出クロックが必要であり、ＰＬＬ回路２５が抽出クロックを生成する役割を果たす。
【０００３】
次に図１１に上記装置に用いられるような従来のＰＬＬ回路の構成図を示す。
図１１において、１は再生信号と抽出クロックとの位相差を検出する位相差検出回路、２は位相差を積分するループフィルタ回路、３は再生信号の周波数を検出するとともに、後述する抽出クロック発生回路５の出力する抽出クロックの周波数が、再生信号の周波数と一致するよう、後述する加算回路４へ入力する値を演算して自走周波数設定値として出力する自走周波数検出回路、４は自走周波数検出回路３の出力とループフィルタ回路２との出力を加算する加算回路、５は加算回路４の出力に応じて抽出クロックを発生する抽出クロック発生回路であり、以上の回路によりＰＬＬ回路が構成されている。
【０００４】
以下、上記構成を有するＰＬＬ回路の動作を説明する。
位相検出回路１では、再生信号と抽出クロックとの位相差を検出し、その位相差をデジタル値で出力する。ループフィルタ回路２では出力された位相差を積分し位相差修正出力として出力する。また自走周波数検出回路３は再生信号の周波数を検出することで抽出クロックの周波数を決定し自走周波数設定値として出力する。そしてこの自走周波数設定値と位相差修正出力とを加算回路４で加算した結果に応じて、抽出クロック発生回路５が抽出クロックを発生する。
【０００５】
以上の構成により再生信号と同期した抽出クロックを生成することができる（例えば特許文献１参照）。
【特許文献１】特願２０００−２５０６５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のＰＬＬ回路は以上のように構成されており、位相差検出等、ＰＬＬループ内の処理はデジタル処理により実施されるため、抽出クロック周波数の推移を観測するには、例えば、加算回路４の出力により確認せねばならない。ところがこの出力がデジタル値であることから、値を確認するには複数本の信号をモニタせねばならず、しかも数値での確認となるためリアルタイムでかつ直感的に周波数の推移を観測することが困難であると言う問題点があった。
【０００７】
また、再生信号と抽出クロックとの位相差の推移を観測するには、位相差検出回路１の出力をデジタル値で確認する必要があり、上記抽出クロック周波数の観測と同様、値を確認するには複数本の信号をモニタせねばならず、しかも数値での確認となるためリアルタイムでかつ直感的に周波数の推移を観測することが困難であるという問題点があった。特にＣＤプレーヤー等の再生装置において、ディスク起動時のＰＬＬ追従性（抽出クロック周波数や再生信号との位相差の推移）や、ディスク回転数変化に対するＰＬＬ追従性等、ＰＬＬの状態を解析し、ＰＬＬ回路のループゲイン調整等を実施する必要があるが、上記課題のためＰＬＬの状態解析が大変困難なものとなっていた。
【０００８】
本発明は以上のような問題点を解消するためになされたもので、リアルタイムに抽出クロックの推移を確認することができ、再生装置におけるＰＬＬの状態解析を容易にすることのできるＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために本発明の請求項１にかかるＰＬＬ回路は、２値化された再生データに同期した抽出クロックを得るために、該再生データと抽出クロックとの位相差及び周波数差を検出し、上記抽出クロックの生成にフィードバック制御を行うＰＬＬ回路において、再生データと抽出クロックとの位相差を検出する位相差検出回路と、前記位相差検出回路の出力を位相差修正出力に変換して出力するループフィルタ回路と、前記再生データの周波数を検出して前記抽出クロックの自走周波数設定値を出力する自走周波数検出回路と、前記位相差修正出力と前記自走周波数設定値とを加算する加算回路と、前記加算回路の出力値に応じたクロックを前記抽出クロックとして発生する抽出クロック発生回路と、前記抽出クロックの周波数あるいは上記再生データとの位相差に相当するデジタル値を電圧量に変換して出力する電圧変換回路と、を備えたものである。
【００１０】
また、本発明の請求項２にかかるＰＬＬ回路は、請求項１記載のＰＬＬ回路において、前記電圧変換回路が、前記位相差検出回路の出力を電圧量に変換して出力するものとしたものである。
【００１１】
また、本発明の請求項３にかかるＰＬＬ回路は、請求項１記載のＰＬＬ回路において、前記電圧変換回路が、前記自走周波数検出回路の出力する自走周波数設定値を電圧量に変換して出力するものとしたものである。
【００１２】
また、本発明の請求項４にかかるＰＬＬ回路は、請求項１記載のＰＬＬ回路において、前記電圧変換回路が、前記加算回路の出力を電圧量に変換して出力するものとしたものである。
【００１３】
また、本発明の請求項５にかかるＰＬＬ回路は、請求項１記載のＰＬＬ回路において、所定時間当たりの抽出クロック数を計数した値をデジタル値として出力する抽出クロック周波数検出回路を設け、前記電圧変換回路が前記抽出クロック周波数検出回路の出力を電圧量に変換して出力するものとしたものである。
【００１４】
また、本発明の請求項６にかかるＰＬＬ回路は、請求項１記載のＰＬＬ回路において、前記電圧変換回路が、Ｄ／Ａコンバータで構成されるものである。
【００１５】
また、本発明の請求項７にかかるＰＬＬ回路は、請求項１記載のＰＬＬ回路において、前記電圧変換回路を、入力されたデジタル値をＰＷＭ変換するＰＷＭ変換回路と、該ＰＷＭ変換回路の出力を電圧量に変換するローパスフィルタと、から構成したものである。
【００１６】
また、本発明の請求項８にかかるＰＬＬ回路は、請求項１記載のＰＬＬ回路において、前記電圧変換回路を、入力されたデジタル値をＰＷＭ変換するＰＷＭ変換回路と、該ＰＷＭ変換回路の出力に応じて駆動される定電流源と、該定電流源の電流出力を電圧量に変換するフィルタ回路と、から構成したものである。
【００１７】
また、本発明の請求項９にかかるＰＬＬ回路は、請求項１記載のＰＬＬ回路において、前記抽出クロックの周波数に相当するデジタル値、あるいは前記位相差検出回路の出力値に対し、所望の入力信号に応じた値を重畳して出力する重畳回路を設け、前記電圧変換回路が前記重畳回路の出力値を電圧量に変換して出力するものとしたものである。
【発明の効果】
【００１８】
本発明にかかるＰＬＬ回路は、２値化された再生データに同期した抽出クロックを得るために、該再生データと抽出クロックとの位相差及び周波数差を検出し、上記抽出クロックの生成にフィードバック制御を行うＰＬＬ回路において、再生データと抽出クロックとの位相差を検出する位相差検出回路と、前記位相差検出回路の出力を位相差修正出力に変換して出力するループフィルタ回路と、前記再生データの周波数を検出して前記抽出クロックの自走周波数設定値を出力する自走周波数検出回路と、前記位相差修正出力と前記自走周波数設定値とを加算する加算回路と、前記加算回路の出力値に応じたクロックを前記抽出クロックとして発生する抽出クロック発生回路と、前記抽出クロックの周波数あるいは上記再生データとの位相差に相当するデジタル値を電圧量に変換して出力する電圧変換回路と、を備えたものとしたので、抽出クロックの周波数に相当するデジタル値が電圧量に変換されて出力されるので、１本の信号線でリアルタイムに抽出クロックの推移が観測可能であり、再生装置等におけるＰＬＬの状態解析を容易にすることができる効果が得られる。
【００１９】
また、本発明にかかるＰＬＬ回路は、上記ＰＬＬ回路において、前記電圧変換回路が、前記位相差検出回路の出力を電圧量に変換して出力するものとしたので、位相差検出回路の出力が電圧量に変換されるので、１本の信号線でリアルタイムに抽出クロックの推移が観測可能であり、再生装置等におけるＰＬＬの状態解析を容易にすることができる効果が得られる。
【００２０】
また、本発明にかかるＰＬＬ回路は、上記ＰＬＬ回路において、前記抽出クロックの周波数に相当するデジタル値、あるいは前記位相差検出回路の出力値に対し、所望の入力信号に応じた値を重畳して出力する重畳回路を設け、前記電圧変換回路が前記重畳回路の出力値を電圧量に変換して出力するものとしたので、同期確立が検出された部分と同期確立されていない部分の区別が明らかになり、ＰＬＬの状態解析をより容易にすることができる効果が得られる。
【発明を実施するための最良の形態】
【００２１】
（実施の形態１）
以下、本発明の実施の形態１にかかるＰＬＬ回路について、図１、図２、および図１３を用いて説明する。
【００２２】
図１は本実施の形態１によるＰＬＬ回路の構成図を示している。図１において、１は再生信号と抽出クロックとの位相差を検出する位相差検出回路、２は、位相差検出回路１で検出された位相差を受けてその値を積分するループフィルタ回路、３は、再生信号の周波数を検出する自走周波数検出回路、４は自走周波数検出回路３の出力と、ループフィルタ回路２の出力とを加算する加算器、５は加算器４の出力に応じて抽出クロックを発生する抽出クロック発生経路である。また、１２は上記自走周波数検出回路３の出力を受け、該出力を電圧量に変換して出力する電圧変換回路である。
【００２３】
以下、動作について説明する。位相差検出回路１では、図１３に示すように、再生信号のエッジに対する抽出クロックのエッジの位相差を検出し、その遅れあるいは進み量に応じた値をデジタル値として出力する。
【００２４】
次いで、この位相差は後段に配置されたループフィルタ回路２でゲイン調整された後に積分され位相差修正出力として出力される。
【００２５】
また、上記再生信号は自走周波数検出回路３にも入力され、再生信号の最長パターンを計数することで現在の再生信号の周波数を検出し、抽出クロック発生回路５の出力する抽出クロックの周波数が、再生信号の周波数と一致するよう演算により値が求められ、自走周波数設定値としてデジタル値を出力する。
【００２６】
上記出力された自走周波数設定値と位相差修正出力とは加算回路４で加算され、後段の抽出クロック発生回路５により加算器４の出力値を累積加算し、その加算値に応じて抽出クロックが発生される。以上の動作により再生信号に同期した抽出クロックが得られる。
【００２７】
また、電圧変換回路１２は、Ｄ／Ａコンバータにより構成されており、デジタル値である自走周波数設定値を電圧量に変換して出力する。
【００２８】
この電圧変換回路１２の動作により得られる抽出クロック周波数の推移波形を図２に示す。自走周波数設定値を電圧量に変換して出力されているため、１本の信号を観測するだけで図２の波形が得られ、目標周波数へ収束していく様子が一目瞭然となっていることがわかる。
【００２９】
以上のように、本実施の形態１にかかるＰＬＬ回路によれば、自走周波数設定値を電圧量に変換する電圧変換回路１２を設けることで、抽出クロック周波数を電圧量で観測できるようになるため、１本の信号線でリアルタイムに抽出クロックの推移が確認可能となり、再生装置におけるＰＬＬの状態解析を容易にすることができる。
【００３０】
（実施の形態２）
次に本発明の実施の形態２にかかるＰＬＬ回路について、図３を用いて説明する。図３は本実施の形態２によるＰＬＬ回路の構成図を示している。図２において、図１と同一符号は同一、または相当部分を示し、実施例の構成と異なるのは、抽出クロック発生回路5の出力を受ける抽出クロック周波数検出回路１１を設け、その出力を電圧変換回路１２によって電圧量に変換するようにした点である。
【００３１】
上記抽出クロック周波数検出回路１１では、所定時間当たりの抽出クロック数を計数することにより、抽出クロックの周波数に比例したデジタル値を得ることができる。この値を電圧変換回路１２でＤ／Ａ変換することで電圧量として出力する。
【００３２】
以上のように、本実施の形態２にかかるＰＬＬ回路によれば、抽出クロック周波数検出回路１１によって直接抽出クロックを参照し、検出した値を電圧変換回路１２にて電圧量に変換することにより、抽出クロック周波数に対してより忠実な電圧量での観測が可能となる。
【００３３】
（実施の形態３）
次に本発明の実施の形態３にかかるＰＬＬ回路について、図４を用いて説明する。図４は本実施の形態３によるＰＬＬ回路の構成図を示している。図４において、図１と同一符号は同一、または相当部分を示し、実施の形態１の構成と異なるのは、電圧変換回路１２が自走周波数検出回路３ではなく、加算回路４の出力を参照するように構成した点である。
【００３４】
以上のように構成することにより、電圧変換回路１２が、自走周波数設定値に位相差修正出力が加算された加算回路4の出力値をＤ／Ａ変換することで電圧量として出力するため、簡単な構成で抽出クロック周波数に対して、より忠実な電圧量での観測が可能となる。
【００３５】
（実施の形態４）
次に本発明の実施の形態４にかかるＰＬＬ回路について、図５および図６を用いて説明する。図５は本実施の形態４によるＰＬＬ回路の構成図を示している。図５において、図１と同一符号は同一、または相当部分を示し、実施の形態１の構成と異なるのは、電圧変換回路１２が自走周波数検出回路３ではなく、位相差検出回路１より出力される、再生信号に対する抽出クロックの位相差に対応したデジタル値を参照するように構成した点である。
【００３６】
これにより得られる再生信号に対する抽出クロック位相差の推移波形を図６に示す。上述の各実施例と同様に、位相差が電圧量で出力されるため、１本の信号を観測するだけで図６の波形が得られ、位相差０へ収束していく様子が一目瞭然となっていることがわかる。
【００３７】
以上のように、本実施の形態４にかかるＰＬＬ回路によれば、電圧変換回路１２を設け、位相差検出回路１の出力を参照するように構成することで、簡単な構成で再生信号と抽出クロックとの位相差を電圧量で観測できるようになるため、１本の信号線でリアルタイムに抽出クロック位相差の推移が確認可能となり、再生装置におけるＰＬＬの状態解析を容易にすることができる。
【００３８】
（実施の形態５）
次に本発明の実施の形態５にかかるＰＬＬ回路について、図７、図８を用いて説明する。図７は本実施の形態５によるＰＬＬ回路の構成図を示している。図７において、図５と同一符号は同一、または相当部分を示し、実施の形態４と異なるのは、重畳回路１３を設けて、電圧変換回路１２が重畳回路１３の出力を参照するようにした点である。
【００３９】
上記重畳回路１３には位相差検出回路１の出力と、再生信号と抽出クロックとの同期が確立したか否かを示す同期検出信号が入力されており、同期検出信号が同期確立であることを示している場合のみ、位相差検出回路１からの信号に対して所定の信号を重畳させて出力する。
【００４０】
これにより得られる再生信号に対する抽出クロック位相差の推移波形を図８に示す。図６での抽出クロック位相差の推移波形に対し、同期確立が検出された部分のみノイズ状の信号が付加されており、同期確立されていない部分と区別できるようになっている。
【００４１】
以上のように本実施の形態５によれば、重畳回路１３を設けて、電圧変換回路１２が重畳回路１３の出力を参照することで、ＰＬＬの状態に関わる信号を１本の信号線に多重して出力できるため、ＰＬＬの状態をさらに詳しく解析することができるようになる。
【００４２】
なお、上記各実施の形態において、電圧変換回路１２がＤ／Ａコンバータにより構成されているものとしたが、図９のように、ＰＷＭ変換回路１２１とローパスフィルタ１２２により構成、あるいは図１０のようにＰＷＭ変換回路１２１と定電流源１２３およびフィルタ回路１２４により構成されたものを用いても差し支えない。
【００４３】
また、上記実施の形態５において、位相差検出回路１の出力を重畳回路１３に入力する構成としたが、実施の形態１ないし３の構成に適用し、自走周波数検出回路３あるいは抽出クロック周波数検出回路１１、加算回路４の出力を重畳回路１３に入力した場合、抽出クロック周波数の推移に対する同期確立の状態を重畳して確認するようにすることが可能である。
【００４４】
また、実施の形態５において、同期検出信号を重畳回路１３に入力する構成としたが、自走周波数設定値の更新タイミングを示す信号等、ＰＬＬの状態等を示す他の信号を入力しても差し支えない。
【産業上の利用可能性】
【００４５】
本発明にかかるＰＬＬ回路は、ＣＤプレーヤーやＤＶＤプレーヤー等で使用されるＰＬＬの状態を解析するための用途に有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１によるＰＬＬ回路の構成図。
【図２】上記実施の形態１によるＰＬＬ回路における抽出クロック周波数検出電圧の推移を示す図。
【図３】本発明の実施の形態２によるＰＬＬ回路の構成図。
【図４】本発明の実施の形態３によるＰＬＬ回路の構成図。
【図５】本発明の実施の形態４によるＰＬＬ回路の構成図。
【図６】上記実施の形態４による抽出クロック位相差検出電圧の推移を示す図。
【図７】本発明の実施の形態５によるＰＬＬ回路の構成図。
【図８】上記実施の形態５によるＰＬＬ回路においる抽出クロック位相差検出電圧の推移を示す図。
【図９】電圧変換回路をＰＷＭ変換回路とローパスフィルタで構成した例を示す図。
【図１０】電圧変換回路をＰＷＭ変換回路と定電流源で構成した例を示す図。
【図１１】従来のＰＬＬ回路の構成図。
【図１２】一般的な光ディスク装置の構成図。
【図１３】ＰＬＬ回路における再生信号と抽出クロックの位相関係を示す図。
【符号の説明】
【００４７】
１  位相差検出回路
２  ループフィルタ回路
３  自走周波数検出回路
４  加算回路
５  抽出クロック発生回路
１１  抽出クロック周波数検出回路
１２  電圧変換回路
１３  重畳回路
【図１】
2005109551.tif 000003
【図２】
2005109551.tif 000004
【図３】
2005109551.tif 000005
【図４】
2005109551.tif 000006
【図５】
2005109551.tif 000007
【図６】
2005109551.tif 000008
【図７】
2005109551.tif 000009
【図８】
2005109551.tif 000010
【図９】
2005109551.tif 000011
【図１０】
2005109551.tif 000012
【図１１】
2005109551.tif 000013
【図１２】
2005109551.tif 000014
【図１３】
2005109551.tif 000015