(57)【要約】【課題】本発明は、上述した従来の回路構成において、待機状態での大幅な電圧低下を実現することが可能な電源制御装置を提供することを目的とするものである。【解決手段】商用電源１がスイッチング電源制御回路２を介して電源トランス３に接続されており、電源トランス３には二次側に３つの巻線３ｂ、３ｃ及び３ｄが設けられており、誤差増幅回路Ｄ４に入力される基準電圧を通常モード時には巻線３ｃから出力される電圧Ｖ２とし、待機モード時には巻線３ｄから出力される電圧Ｖ３に切り換えるようにする。電圧Ｖ２よりも高い電圧Ｖ３に切り換えることで待機モード時に大幅な電圧低下を実現する。【選択図】図２
2005143249.tif 000002
【特許請求の範囲】
【請求項１】
電源トランスを備えるとともに該電源トランスの二次側の複数の出力巻線から巻数比に応じて異なるレベルの出力電圧が出力される電源回路と、前記出力電圧に基づいて前記電源回路にフィードバック制御を行う出力電圧安定化回路と、通常モード又は待機モードに対応する制御信号を出力する制御回路と、待機モードに対応する前記制御信号に応答して前記出力電圧安定化回路の基準となる出力電圧のレベルをより高いレベルに設定された別の出力巻線に切り換える切換回路とを備えていることを特徴とする電源制御装置。
【請求項２】
前記切換回路は、待機モードに対応する前記制御信号に応答して前記制御回路に供給される出力電圧のレベルをより高いレベルに設定された別の出力巻線に切り換えることを特徴とする請求項１に記載の電源制御装置。
の電源制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョン受像機等の電子機器に用いられ、待機モードにおいて消費電力を低減可能な電源制御装置に関する。
【背景技術】
【０００２】
テレビジョン受像機等の電子機器では、使用していない状態においても電源が供給されて待機モード（スタンバイ状態）に設定されているものがある。こうしたスタンバイ状態にしておくことで、使用状態にする場合に短時間で設定されるようになり利便性が向上するが、一方、使用しない場合でも消費電力が発生して無駄なエネルギーが消費されるといった問題がある。
【０００３】
そこで、こうした問題点に対処するために、特許文献１では、待機モード時にスイッチング電源装置の発振を間欠発振することによって効率を改善した点が記載されている。これは、スイッチング電源の発振周波数がトランスの変換効率と相関関係を有することから、待機モード時にトランスの二次側が消費電力の低い状態になると発振周波数が異常に高くなる現象を防止するため、待機モード時に発振を一時的に停止して意図的に高負荷状態を生じさせて変換効率のよい発振周波数を維持するようにしている。また、特許文献２では、スイッチング電源の出力電圧に基づいて安定電圧制御を行う誤差増幅回路と、誤差増幅回路に与えるスイッチング電源の出力電圧を変化させる出力電圧変更手段とを設けた点が記載されている。
【特許文献１】特開平１１−２１５８１９号公報
【特許文献２】特開２０００−２０９５２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図２は、上述した先行文献に記載されたようなスイッチング電源制御装置の一例を示したものである。商用電源１に接続されたスイッチング電源制御回路２は、電源トランス３の一次側巻線３ａに接続されている。電源トランス３の二次側巻線３ｂ及び３ｃは、それぞれ異なるレベルの出力電圧Ｖ１及びＶ２を発生する。
【０００５】
二次側巻線３ｂには、整流ダイオードＤ１及び平滑用電解コンデンサＣ１が接続されており、そして、図示せぬ表示装置等に接続されて電圧Ｖ１を供給している。また、二次側巻線３ｃには、整流ダイオードＤ２及び平滑用電解コンデンサＣ２が接続されており、そして、定電圧回路４が接続されている。定電圧回路４は、制御回路５に電圧Ｖ２を供給している。
【０００６】
二次側巻線３ｃから供給される電圧Ｖ２の電圧ラインには電流制限抵抗Ｒ１を介して発光素子Ｄ３が接続されており、発光素子Ｄ３は、スイッチング電源制御回路２内に設けられた受光素子Ｔｒ１とフォトカプラを構成している。発光素子Ｄ３には誤差増幅回路Ｄ４が直列に接続されている。誤差増幅回路Ｄ４はシャントレギュレータが用いており、予め設定された基準電圧に安定するように作用する。電圧Ｖ２の電圧ラインには、分圧抵抗Ｒ２及びＲ３が接続されており、これらの抵抗により分圧された電圧が誤差増幅回路Ｄ４に入力されるように接続されている。分圧抵抗Ｒ２及びＲ３には、電圧変更用抵抗Ｒ４及びトランジスタＴｒ２が接続されており、トランジスタＴｒ２のベースは制御回路５に接続されている。
【０００７】
電源制御装置が通常の動作状態では、制御回路５からトランジスタＴｒ２に出力信号は送信されないため、トランジスタＴｒ２はオフとなっている。したがって、誤差増幅回路Ｄ４には分圧抵抗Ｒ２及びＲ３によって分圧された電圧が基準電圧として入力される。発光素子Ｄ３は、電圧Ｖ２の電圧ラインに異常が発生すると発光するようになり、発光素子Ｄ３の発光を受光素子Ｔｒ１が検知してフィードバック電流をスイッチング電源制御回路２に発生させて一次側のフィードバック制御が行われ、その結果二次側の出力電圧の電圧異常が調整されるようになっている。
【０００８】
電源制御装置が待機状態となる場合には、制御回路５からトランジスタＴｒ２に待機モードを示す出力信号が送信されて、トランジスタＴｒ２がオンする。トランジスタＴｒ２がオンすると、誤差増幅回路Ｄ４には、抵抗Ｒ２及び電圧変更用抵抗Ｒ４により分圧された電圧が入力されるようになる。そして、電圧変更用抵抗Ｒ４を分圧用抵抗Ｒ３よりも小さい抵抗値に設定しておくことで、誤差増幅器Ｄ４に入力される基準電圧を低下させることができるようになり、基準電圧が低下すると発光素子Ｄ３及び受光素子Ｔｒ１を介して一次側にフィードバックされその結果二次側の出力電圧全体が低下して待機状態での消費電力を低減することができるようになる。
【０００９】
例えば、電源制御装置の通常の動作状態において、出力電圧Ｖ１が１５Ｖ、Ｖ２が５Ｖに設定されて、誤差増幅回路Ｄ４には、分圧抵抗Ｒ２及びＲ３により分圧された電圧が入力されている場合、待機状態では、誤差増幅回路Ｄ４のシャントレギュレータの設計上の基準電圧である２．５Ｖまでは入力電圧を低下させることは可能であるが、一般に３Ｖ程度が限界である。したがって、Ｖ２が３Ｖに低下すると、巻数比からＶ１は９Ｖに低下するが、待機状態においてこれ以上の電圧低下を実現することはできない。
【００１０】
そこで、本発明は、上述した従来の回路構成において、待機状態での大幅な電圧低下を実現することが可能な電源制御装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明に係る電源制御装置は、電源トランスを備えるとともに該電源トランスの二次側の複数の出力巻線から巻数比に応じて異なるレベルの出力電圧が出力される電源回路と、前記出力電圧に基づいて前記電源回路にフィードバック制御を行う出力電圧安定化回路と、通常モード又は待機モードに対応する制御信号を出力する制御回路と、待機モードに対応する前記制御信号に応答して前記出力電圧安定化回路の基準となる出力電圧のレベルをより高いレベルに設定された別の出力巻線に切り換える切換回路とを備えていることを特徴とする。さらに、前記切換回路は、待機モードに対応する前記制御信号に応答して前記制御回路に供給される出力電圧のレベルをより高いレベルに設定された別の出力巻線に切り換えることを特徴とする。
【発明の効果】
【００１２】
上記のような構成を有することで、待機モード時において出力電圧安定化回路の基準となる出力電圧が通常モードの場合よりも高いレベルの別の出力電圧に切り換えられるので、この高いレベルの出力電圧を基準にして出力電圧安定化回路が電源回路に対してフィードバック制御を行うようにすれば、大幅な出力電圧の低下を実現することができる。すなわち、高いレベルの出力電圧を出力電圧安定化回路の限界値まで下げる場合、電源回路はこれ以外の出力電圧についても二次側の巻数比に対応して電圧低下が発生するようになり、複数の異なるレベルの出力電圧全体が結果として大幅に低下するようになる。そして、二次側の出力電圧全体が大幅に低下した分その損失も低減することができる。
【００１３】
また、制御回路に供給される出力電圧も電圧低下の影響を受けるが、より高いレベルの出力電圧が供給されるように切り換えることで、通常モードの場合と同程度の出力電圧を維持することができるようになる。すなわち、より高いレベルの出力電圧が待機モードの電圧低下により通常モードでの出力電圧と同程度までになれば、その出力電圧に設定された出力巻線に切り換えれば通常と同様に動作可能な状態を保つことが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る実施形態について詳しく説明する。なお、以下に説明する実施形態は、本発明を実施するにあたって好ましい具体例であるから、技術的に種々の限定がなされているが、本発明は、以下の説明において特に本発明を限定する旨明記されていない限り、これらの形態に限定されるものではない。
【００１５】
図１は、本発明に係る実施形態に関する回路構成図を示している。図１において図２と同一の符号により示されるものは図２で説明したものと同じ回路等を示している。
【００１６】
図１では、電源トランス３において図２で説明した二次側の出力巻線として巻線３ｂ及び３ｃの他に巻線３ｄが設けられている。そして、巻線３ｄは巻線３ｂ及び３ｃよりも巻線比で大きくなるように設定されている。巻線３ｄには、整流ダイオードＤ１０及び平滑用の電解コンデンサＣ１０が接続されており、出力電圧Ｖ３が供給される。
【００１７】
出力電圧Ｖ３の電圧ラインには、逆流防止用のダイオードＤ１１のアノード側端子が接続されダイオードＤ１１のカソード側端子は電流制限用の抵抗Ｒ１０の一方の端子に接続されており、抵抗Ｒ１０の他方の端子は抵抗Ｒ１とともに発光素子Ｄ４に接続されている。また、出力電圧Ｖ３の電圧ラインには、電圧変更用抵抗Ｒ１３の一方の端子が接続されており、抵抗Ｒ１３の他方の端子はトランジスタＴｒ１２のエミッタ端子に接続されている。トランジスタＴｒ１２のコレクタ端子は分圧抵抗Ｒ２及びＲ３の間に接続されて誤差増幅回路Ｄ４接続されている。
【００１８】
出力電圧Ｖ３の電圧ラインは、トランジスタＴｒ１０のエミッタ端子に接続され、トランジスタＴｒ１０のコレクタ端子は出力電圧Ｖ２の電圧ラインに接続されて定電圧回路４に接続されている。トランジスタＴｒ１０のベース端子にはトランジスタＴｒ１１のコレクタ端子が接続されてトランジスタＴｒ１１のエミッタ端子は接地されている。トランジスタＴｒ１２のベース端子にはトランジスタＴｒ１３のコレクタ端子が接続されてトランジスタＴｒ１３のエミッタ端子は接地されている。そして、トランジスタＴｒ１１のベース端子は、時定数回路Ｒ１１及びＣ１１を介して制御回路５に接続され、トランジスタＴｒ１３のベース端子は、時定数回路Ｒ１２及びＣ１２を介して制御回路５に接続されている。
【００１９】
以上の回路構成において、スイッチング電源制御回路２及び電源トランス３が電源回路に相当し、誤差増幅回路Ｄ４及び発光素子Ｄ３が出力電圧安定化回路に相当する。また、トランジスタＴｒ１０、Ｔｒ１１、Ｔｒ１２及びＴｒ１３が切換回路に相当する。
【００２０】
なお、出力電圧Ｖ２の電圧ラインと抵抗Ｒ１との間には逆流防止用のダイオードＤ５が接続されており、定電圧回路４との間にも逆流防止用のダイオードＤ６が接続されている。
【００２１】
通常の動作状態では、制御回路５から出力信号はトランジスタＴｒ１１及びＴｒ１３に送信されず、トランジスタＴｒ１１及びＴｒ１３はオフの状態となるため、トランジスタＴｒ１０及びＴｒ１２もオフ状態となり、出力電圧Ｖ３が定電圧回路４及び誤差増幅回路Ｄ４に供給されることはない。したがって、定電圧回路４には出力電圧Ｖ２が供給されるとともに、出力電圧Ｖ２を分圧抵抗Ｒ２及びＲ３で分圧した電圧が誤差増幅回路Ｄ４に入力されるようになる。そのため、出力電圧Ｖ２に基づいてフィードバック制御が発光素子Ｄ３を介してスイッチング電源制御回路２に加えられるようになる。
【００２２】
待機状態では、制御回路５から待機モードを指令する出力信号がトランジスタＴｒ１１及びＴｒ１３に送信される。その際、時定数回路Ｒ１１及びＣ１１並びに時定数回路Ｒ１２及びＣ１２によりトランジスタＴｒ１１及びＴｒ１３への出力信号のタイミング調整が行われて、トランジスタＴｒ１１及びＴｒ１３は、制御回路５からの出力信号によりオン状態となる。時定数回路Ｒ１１及びＣ１１並びに時定数回路Ｒ１２及びＣ１２のタイミング調整は、定電圧回路４に出力電圧Ｖ３が高い電圧レベルの状態で接続されないように調整される。そのため、トランジスタＴｒ１３がトランジスタＴｒ１１よりも先にオンとなるように両方の時定数回路のタイミングがずれるように調整しておけばよい。
【００２３】
トランジスタＴｒ１３がオン状態となることで、Ｔｒ１２がオン状態となり、出力電圧Ｖ３を抵抗Ｒ１３と抵抗Ｒ３とで分圧した電圧が誤差増幅回路Ｄ４に入力されるようになる。また、出力電圧Ｖ３の電圧ラインは発光素子Ｄ３にダイオードＤ１１及び抵抗Ｒ１０を介して接続されているため、誤差増幅回路Ｄ４は出力電圧Ｖ３に基づいてフィードバック制御するようになる。
【００２４】
一方、トランジスタＴｒ１１がオン状態となることで、トランジスタＴｒ１２がオン状態となる。電源トランス３の巻線３ｄは、他の巻線３ｂ及び３ｃよりも巻数比が大きいため出力電圧Ｖ３は出力電圧Ｖ２よりも高いレベルに設定されているため、トランジスタＴｒ１２が導通することで定電圧回路４には出力電圧Ｖ３が供給されるようになる。
【００２５】
出力電圧Ｖ３に基づいて誤差増幅回路Ｄ４によりフィードバック制御を行う場合大幅に出力電圧を低下させることができる。例えば、巻線３ｂ、３ｃ及び３ｄの巻数比を３：１：１０に設定した場合、通常の動作状態において出力電圧Ｖ１＝１５Ｖ、Ｖ２＝５Ｖ、Ｖ３＝５０Ｖと巻数比に応じた値となる。そして、待機モード時に出力電圧Ｖ３を通常の動作状態での出力電圧Ｖ２と同一のレベルに低下させると、Ｖ１＝１．５Ｖ、Ｖ２＝０．５Ｖ、Ｖ３＝５Ｖとなる。出力電圧Ｖ３を５Ｖに低下させるには、抵抗Ｒ１３と抵抗Ｒ３との間の抵抗値の比率を調整して誤差増幅回路Ｄ４に入力される電圧を適宜設定すればよい。したがって、待機状態において、定電圧回路４に供給される電圧レベルを維持しながら、大幅な電圧低下を実現することができ、待機状態での消費電力を大幅に低減することが可能となる。また、電源トランス３の二次側の出力電圧が大幅に低下した状態にすることで、電源トランスの二次側損失を大幅に軽減することもできる。
【００２６】
以上説明した例では、制御回路５からは待機モードにおいて出力信号が送信されるようにされているが、通常モードにおいて出力信号が送信されて待機モードにおいて出力信号が停止されるように回路構成を変更してもかまわない。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る実施形態に関する回路構成図である。
【図２】従来例に関する回路構成図である。
【符号の説明】
【００２８】
１    商用電源
２    スイッチング電源制御回路
３    電源トランス
４    定電圧回路
５    制御回路
【図１】
2005143249.tif 000003
【図２】
2005143249.tif 000004