(57)【要約】【課題】動画像撮影可能なデジタルカメラにおいてメモリの個数を減らし、製造コストの低減と消費電力の低減を実現することを課題とする。【解決手段】メイン処理回路３には、ＭＩＵ３０４を介してメモリ５が接続される。動画撮影時、センサ２から入力した画像データは、ＳＰＵ３０１,ＲＰＵ３０２を介してＹＵＶＵインタフェースより動画処理回路４に転送される。動画処理回路４では、エンコーダ・デコーダユニット４０１において圧縮処理が実行される。この圧縮処理を実行する際、ＤＭＡＣ４０６は、ＤＭＡ制御信号をＤＭＡインタフェース４０７を介してメイン処理回路３に送出する。メイン処理回路３では、ＤＭＡインタフェース３０７がＭＩＵ３０４を介してメモリ５にアクセスする。このように、動画像圧縮処理時には、メイン処理回路３のメモリ５がバッファとして使用される。【選択図】図１
2005159596.tif 000002
【特許請求の範囲】
【請求項１】
動画像を撮影可能なデジタルカメラであって、
メイン処理回路と、
前記メイン処理回路に接続されたメモリと、
動画処理回路と、
を備え、
前記メイン処理回路は、
センサから入力した画像データを前記動画処理回路に出力する第１インタフェースと、
第１ＤＭＡインタフェースと、
を備え、
前記動画処理回路は、
前記メイン処理回路から出力された画像データを入力する第２インタフェースと、
前記第１ＤＭＡインタフェースと接続される第２ＤＭＡインタフェースと、
前記第２インタフェースを介して入力した画像データを圧縮して動画像データを生成する画像圧縮回路と、
ＤＭＡコントローラと、
を備え、
前記第１および第２インタフェースを介して前記動画処理回路に転送された画像データが前記画像圧縮回路において圧縮処理される際、前記ＤＭＡコントローラが、前記第１および第２ＤＭＡインタフェースを介して前記メモリにアクセスすることにより、前記メモリをバッファとして使用することを特徴とするデジタルカメラ。
【請求項２】
動画像を撮影可能なデジタルカメラであって、
メイン処理回路と、
前記メイン処理回路に接続されたメモリと、
動画処理回路と、
を備え、
前記メイン処理回路は、
センサから入力した画像データを前記動画処理回路に出力する第１インタフェースと、
メモリエミュレーション回路と、
を備え、
前記動画処理回路は、
前記メイン処理回路から出力された画像データを入力する第２インタフェースと、
前記第２インタフェースを介して入力した画像データを圧縮して動画像データを生成する画像圧縮回路と、
前記メモリエミュレーション回路に接続されるメモリコントローラと、
を備え、
前記第１および第２インタフェースを介して前記動画処理回路に転送された画像データが前記画像圧縮回路において圧縮処理される際、前記メモリコントローラが、前記メモリエミュレーション回路を介して前記メモリにアクセスすることにより、前記メモリをバッファとして使用することを特徴とするデジタルカメラ。
【請求項３】
動画像を撮影可能なデジタルカメラであって、
メイン処理回路と、
前記メイン処理回路に接続されたメモリと、
動画処理回路と、
を備え、
前記メイン処理回路は、
センサから入力した画像データを前記動画処理回路に出力する第１インタフェースと、
セレクタと、
を備え、
前記動画処理回路は、
前記メイン処理回路から出力された画像データを入力する第２インタフェースと、
前記第２インタフェースを介して入力した画像データを圧縮して動画像データを生成する画像圧縮回路と、
前記セレクタに接続されるメモリコントローラと、
を備え、
前記セレクタは、前記メモリコントローラを経由して行われる前記動画処理回路からの前記メモリに対するアクセスと、前記メイン処理回路内のメモリバスを経由して行われる前記メモリに対するアクセスとを選択的に許可する回路であり、前記第１および第２インタフェースを介して前記動画処理回路に転送された画像データが前記画像圧縮回路において圧縮処理される際、前記メモリコントローラが、前記セレクタを介して前記メモリにアクセスすることにより、前記メモリをバッファとして使用することを特徴とするデジタルカメラ。
【請求項４】
請求項１ないし請求項３のいずれかに記載のデジタルカメラにおいて、
前記メイン処理回路は、
前記センサから入力した画像データに所定の画像処理を施す画像処理回路と、
表示装置に対して画像表示処理を実行する表示処理回路と、
前記画像処理回路と前記表示処理回路との間に介装される複数のラインメモリと、
を備え、
前記動画処理回路が前記メモリを使用して圧縮処理を実行している際、前記メイン処理回路のメモリバスを使用することなく、前記画像処理回路から１水平ライン単位で出力される画像データを前記複数のラインメモリ経由で前記表示処理回路に転送することにより、圧縮処理と平行して、前記センサから連続的に出力される画像を前記表示装置に表示することを特徴とするデジタルカメラ。
【請求項５】
請求項４に記載のデジタルカメラにおいて、
前記画像処理回路から前記ラインメモリに出力される画像データは、前記表示装置の表示サイズにあわせて解像度変換されたデータであることを特徴とするデジタルカメラ。
【請求項６】
請求項４に記載のデジタルカメラにおいて、さらに、
前記複数のラインメモリから出力された画像データを解像度変換する回路、
を備えることを特徴とするデジタルカメラ。
【請求項７】
請求項４ないし請求項６のいずれかに記載のデジタルカメラにおいて、
前記表示装置の１フレームの表示周期を、前記センサの１フレーム出力周期に一致させたことを特徴とするデジタルカメラ。
【請求項８】
請求項４ないし請求項７のいずれかに記載のデジタルカメラにおいて、
前記表示装置がＬＣＤ（液晶表示装置）の場合には、請求項４ないし請求項７のいずれかに記載の手順によりＬＣＤに画像を表示させ、前記表示装置がテレビの場合には、前記メモリをバッファとして使用してテレビに画像を表示させることを特徴とするデジタルカメラ。
【請求項９】
デジタルカメラであって、
センサから入力した画像データに所定の画像処理を施す画像処理回路と、
表示装置に対して画像表示処理を実行する表示処理回路と、
前記画像処理回路と前記表示処理回路との間に介装される複数のラインメモリと、
メモリインタフェースと、
前記メモリインタフェースに対してメモリ制御信号を転送するメモリバスと、
を備え、
前記メモリバスを使用することなく、前記画像処理回路から１水平ライン単位で出力される画像データを前記複数のラインメモリ経由で前記表示処理回路に転送することにより、前記センサから連続的に出力される画像を前記表示装置に表示することを特徴とするデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画像撮影可能なデジタルカメラに関する。
【背景技術】
【０００２】
動画像を撮影可能なデジタルカメラが存在する。ＣＣＤセンサから連続的に出力される画像データは、圧縮処理が行われ圧縮動画像データとして記録される。このような圧縮処理を行うために、多くのデジタルカメラでは動画圧縮処理用の専用ＬＳＩチップを備えている。
【０００３】
ＭＰＥＧ等の動画圧縮処理を行うためには、８×８画素のブロック単位で処理を実行する必要があり、このようなブロック画像を格納するためのフレーム領域を持ったメモリが必要となる。そこで、動画処理用の専用ＬＳＩチップは、圧縮処理時にバッファ領域として使用するためのＳＤＲＡＭ等のメモリを備えていた。さらに、デジタルカメラの全体制御を行うための回路にもメモリが必要である。したがって、従来のデジタルカメラでは、メイン処理回路用と動画処理用の両方がそれぞれメモリを備える構成となっていた。
【０００４】
そこで、デジタルカメラのコストを低くするために、以下のような技術が存在する。下記特許文献１では、圧縮処理時にラインメモリを使用する技術が開示されている。これにより、フレームメモリを使用する場合と比較してコストを低くするようにしている。また、下記特許文献２では、ＳＤＲＡＭのデータ信号線とＦｌａｓｈＲＯＭのアドレス信号線とを兼用させることにより、メモリコントローラのピン数を少なくする技術が開示されている。
【０００５】
【特許文献１】特開平５−２５２５２２号公報
【特許文献２】特開２００１−９２７１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したようなメイン処理回路と動画処理用回路の両方がＳＤＲＡＭ等のメモリを備える構成は、コストが高いという問題があった。また、ＳＤＲＡＭ等のメモリを複数駆動させるため、消費電力が大きいという問題もあった。
【０００７】
上記特許文献１の技術では、ラインメモリを使用することである程度のコストを削減することができるが、やはりメイン処理回路に接続されるメモリとは別のメモリを必要としている。また、上記特許文献２の技術においても複数のメモリが必要となることには変わりない。
【０００８】
そこで、本発明は前記問題点に鑑み、動画像撮影可能なデジタルカメラにおいて、メモリの個数を減らし、コスト削減と消費電力の低減を実現することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１記載の発明は、動画像を撮影可能なデジタルカメラであって、メイン処理回路と、前記メイン処理回路に接続されたメモリと、動画処理回路と、を備え、前記メイン処理回路は、センサから入力した画像データを前記動画処理回路に出力する第１インタフェースと、第１ＤＭＡインタフェースと、を備え、前記動画処理回路は、前記メイン処理回路から出力された画像データを入力する第２インタフェースと、前記第１ＤＭＡインタフェースと接続される第２ＤＭＡインタフェースと、前記第２インタフェースを介して入力した画像データを圧縮して動画像データを生成する画像圧縮回路と、ＤＭＡコントローラと、を備え、前記第１および第２インタフェースを介して前記動画処理回路に転送された画像データが前記画像圧縮回路において圧縮処理される際、前記ＤＭＡコントローラが、前記第１および第２ＤＭＡインタフェースを介して前記メモリにアクセスすることにより、前記メモリをバッファとして使用することを特徴とする。
【００１０】
請求項２記載の発明は、動画像を撮影可能なデジタルカメラであって、メイン処理回路と、前記メイン処理回路に接続されたメモリと、動画処理回路と、を備え、前記メイン処理回路は、センサから入力した画像データを前記動画処理回路に出力する第１インタフェースと、メモリエミュレーション回路と、を備え、前記動画処理回路は、前記メイン処理回路から出力された画像データを入力する第２インタフェースと、前記第２インタフェースを介して入力した画像データを圧縮して動画像データを生成する画像圧縮回路と、前記メモリエミュレーション回路に接続されるメモリコントローラと、を備え、前記第１および第２インタフェースを介して前記動画処理回路に転送された画像データが前記画像圧縮回路において圧縮処理される際、前記メモリコントローラが、前記メモリエミュレーション回路を介して前記メモリにアクセスすることにより、前記メモリをバッファとして使用することを特徴とする。
【００１１】
請求項３記載の発明は、動画像を撮影可能なデジタルカメラであって、メイン処理回路と、前記メイン処理回路に接続されたメモリと、動画処理回路と、を備え、前記メイン処理回路は、センサから入力した画像データを前記動画処理回路に出力する第１インタフェースと、セレクタと、を備え、前記動画処理回路は、前記メイン処理回路から出力された画像データを入力する第２インタフェースと、前記第２インタフェースを介して入力した画像データを圧縮して動画像データを生成する画像圧縮回路と、前記セレクタに接続されるメモリコントローラと、を備え、前記セレクタは、前記メモリコントローラを経由して行われる前記動画処理回路からの前記メモリに対するアクセスと、前記メイン処理回路内のメモリバスを経由して行われる前記メモリに対するアクセスとを選択的に許可する回路であり、前記第１および第２インタフェースを介して前記動画処理回路に転送された画像データが前記画像圧縮回路において圧縮処理される際、前記メモリコントローラが、前記セレクタを介して前記メモリにアクセスすることにより、前記メモリをバッファとして使用することを特徴とする。
【００１２】
請求項４記載の発明は、請求項１ないし請求項３のいずれかに記載のデジタルカメラにおいて、前記メイン処理回路は、前記センサから入力した画像データに所定の画像処理を施す画像処理回路と、表示装置に対して画像表示処理を実行する表示処理回路と、前記画像処理回路と前記表示処理回路との間に介装される複数のラインメモリと、を備え、前記動画処理回路が前記メモリを使用して圧縮処理を実行している際、前記メイン処理回路のメモリバスを使用することなく、前記画像処理回路から１水平ライン単位で出力される画像データを前記複数のラインメモリ経由で前記表示処理回路に転送することにより、圧縮処理と平行して、前記センサから連続的に出力される画像を前記表示装置に表示することを特徴とする。
【００１３】
請求項５記載の発明は、請求項４に記載のデジタルカメラにおいて、前記画像処理回路から前記ラインメモリに出力される画像データは、前記表示装置の表示サイズにあわせて解像度変換されたデータであることを特徴とする。
【００１４】
請求項６記載の発明は、請求項４に記載のデジタルカメラにおいて、さらに、前記複数のラインメモリから出力された画像データを解像度変換する回路、を備えることを特徴とする。
【００１５】
請求項７記載の発明は、請求項４ないし請求項６のいずれかに記載のデジタルカメラにおいて、前記表示装置の１フレームの表示周期を、前記センサの１フレーム出力周期に一致させたことを特徴とする。
【００１６】
請求項８記載の発明は、請求項４ないし請求項７のいずれかに記載のデジタルカメラにおいて、前記表示装置がＬＣＤ（液晶表示装置）の場合には、請求項４ないし請求項７のいずれかに記載の手順によりＬＣＤに画像を表示させ、前記表示装置がテレビの場合には、前記メモリをバッファとして使用してテレビに画像を表示させることを特徴とする。
【００１７】
請求項９記載の発明は、デジタルカメラであって、センサから入力した画像データに所定の画像処理を施す画像処理回路と、表示装置に対して画像表示処理を実行する表示処理回路と、前記画像処理回路と前記表示処理回路との間に介装される複数のラインメモリと、メモリインタフェースと、前記メモリインタフェースに対してメモリ制御信号を転送するメモリバスと、を備え、前記メモリバスを使用することなく、前記画像処理回路から１水平ライン単位で出力される画像データを前記複数のラインメモリ経由で前記表示処理回路に転送することにより、前記センサから連続的に出力される画像を前記表示装置に表示することを特徴とする。
【発明の効果】
【００１８】
請求項１ないし請求項３に記載の発明によれば、動画処理時にはメイン処理回路のメモリをバッファとして使用するので、メイン処理回路と動画処理回路とがメモリを共有することが可能であり、コスト低減と消費電力の低減が可能となる。
【００１９】
請求項４ないし請求項８に記載の発明によれば、メイン処理回路と動画処理回路とがメモリを共有することを可能としたうえで、画像表示処理によるメモリバスの使用帯域を低減させているので、動画圧縮処理と平行して画像表示処理を実行することが可能である。
【００２０】
請求項９記載の発明によれば、メモリバスの使用帯域を低減させながら画像表示処理を行うことが可能である。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００２２】
｛第１の実施の形態｝
図１は、第１の実施の形態にかかるデジタルカメラ１のブロック図である。デジタルカメラ１は、動画像を撮影可能としたデジタルスチルカメラである。デジタルカメラ１は、センサ２、メイン処理回路３、動画処理回路４、メモリ５、ＬＣＤ６、テレビ出力用インタフェース７を備えている。
【００２３】
メイン処理回路３および動画処理回路４は、ＬＳＩとして構成されており、これらＬＳＩが基板上に装着されている。メイン処理回路３は、デジタルカメラ１の全体制御を行うＣＰＵ３０３を含んでおり、センサ２を制御して画像を入力し、入力した画像に各種の画像処理を施す機能を備えている。また、動画処理回路４は、動画像を圧縮する機能などを含み、動画像を処理するための専用ＬＳＩである。
【００２４】
センサ２は、ＣＣＤ撮像センサであり、光学機構を透過した被写体からの光を受光して光電変換し、アナログ画像信号を出力する。なお、ＣＣＤ撮像センサの代わりにＣＭＯＳ撮像素子を採用しても構わない。メモリ５は、各種処理におけるバッファ領域として使用されたり、静止画像や動画像の格納用に用いられたりする。ＬＣＤ６は、たとえば、デジタルカメラ１の本体背面側に設けられ、メモリ５に格納されている静止画像や動画像を表示するほか、センサ２が出力する画像をリアルタイムで連続的に表示するLiveView用としても用いられる。また、テレビ出力用インタフェース７をテレビに接続することにより、テレビ画面に対してもメモリ５に格納されている静止画像や動画像を表示させることや、LiveViewを行うことが可能である。
【００２５】
センサ２から出力されたアナログ画像信号は、ゲイン調整などを行うアナログ信号処理回路（図示せず）を経由した後、Ａ／Ｄ変換回路（図示せず）において所定の量子化レベルでＡ／Ｄ変換され、デジタル画像信号（原画像データ；Raw Image Data）としてメイン処理回路３に出力される。
【００２６】
メイン処理回路３に出力された原画像データは、メイン処理回路３が備えるＳＰＵ(Signal Processing Unit)３０１に入力される。ＳＰＵ３０１は、デジタル画像信号に欠陥画素補正などの前処理を施した後に、バス３００或いはＲＰＵ(Real Time Processing Unit)３０２に出力する。ＲＰＵ３０２は、ＳＰＵ３０１から入力する画像信号に対して、シェーディング補正処理、画素補間処理、ガンマ補正処理、色空間変換処理、輪郭強調処理及び解像度変換処理などの種々のデジタル画像処理をリアルタイムに実行する機能を有している。ＳＰＵ３０１やＲＰＵ３０２がバス３００に出力した信号は、たとえば静止画像の撮影処理の場合には、ＣＰＵ３０３の制御によってＭＩＵ(Memory Interface Unit)３０４を介してメモリ５に格納することができる。なお、バス３００を介したデータ転送は、ＣＰＵ３０３の代わりにＤＭＡＣ(ＤＭＡコントローラ)３０６で行われてもよい。なお、ＭＩＵは、ＤＭＡやＣＰＵがメモリバス上に送出する内部のメモリ制御信号を、外部に接続されたメモリにアクセスするための信号に変換して出力する。
【００２７】
一方、動画像の撮影時には、ＳＰＵ３０１やＲＰＵ３０２を介してバス３００に連続的に出力される画像データが、順次、ＹＵＶインタフェース３０５より動画処理回路４に転送される。なお、本実施の形態においては、センサ２から出力されメイン処理回路３に入力される原画像データはＲＧＢの画像データであるが、ＲＰＵ３０２における色空間変換処理によって、ＲＧＢの画像データがＹＵＶの画像データに変換されており、このＹＵＶ画像データがＹＵＶインタフェース３０５より出力される。
【００２８】
動画処理回路４においては、ＹＵＶインタフェース４０５が順次転送される画像データを受信する。そして、このＹＵＶ画像データがエンコーダ・デコーダユニット４０１に転送されて圧縮処理が実行される。この圧縮処理が実行される際、圧縮用画像のバッファとして、あるいは圧縮処理途中のデータのバッファ（ワークメモリ領域）として、あるいは、圧縮終了後のデータのバッファとしてメモリが必要となる。本発明は、これらの目的のためにメイン処理回路３に接続されたメモリ５を使用する。
【００２９】
メモリ５を使用するために、ＤＭＡＣ４０６はメモリ５に対する制御信号を送信する。この制御信号にはアドレス信号やデータ信号が含まれる。この制御信号はＤＭＡインタフェース４０７を介して、そのままメイン処理回路３のＤＭＡインタフェース３０７に転送される。ＤＭＡインタフェース３０７は、バス３００に対する制御権を得た上で、ＭＩＵ(Memory Interface Unit)を介してメモリ５にアクセスするのである。このようにして、動画処理回路４は圧縮処理時のバッファとしてメモリ５を使用することが可能である。
【００３０】
エンコーダ・デコーダユニット４０１が。メモリ５をバッファとして使用しながら圧縮処理を実行し、圧縮動画像データが生成されると、マイクロシーケンサ４０２においてシーケンス処理が行われる。つまり、圧縮動画像データとＰＣＭオーディオコーデックインタフェース４０４より入力した圧縮音声データとのシーケンス処理が行われて、音声付の動画像データが生成されるのである。なお、マイクロシーケンサ４０２は、ローカルメモリ４０３を利用してシーケンス処理を実行する。
【００３１】
このように、本実施の形態によれば、エンコーダ・デコーダユニット４０１において動画像の圧縮処理が行われる際には、バッファとしてメイン処理回路３に接続されたメモリ５を使用するので、動画処理回路４にはＳＤＲＡＭなどのメモリを持たせる必要がない。本実施の形態における動画処理回路４は、マイクロシーケンサ４０２が使用するローカルメモリ４０３を備えているが、このメモリは、動画像圧縮処理用のバッファメモリと比べると小容量のメモリで充分である。つまり、メイン処理回路３と動画処理回路４とでＳＤＲＡＭ等のメモリ５を共用することにより、システム個数が少なくなり、製造コストを軽減させることが可能である。また、ＳＤＲＡＭ等のメモリ５の個数を減らすことで消費電力を軽減させることが可能である。
【００３２】
次に、LiveViewについて説明する。上述したような動画像の圧縮処理を実行しつつ、本実施の形態のデジタルカメラ１は、ＬＣＤ６に対してリアルタイムで動画像を表示させることが可能である。ただし、上記圧縮処理を実行している間、動画処理回路４がメモリ５にアクセスするため、このメモリ５のアクセスによってバス３００上にデータが流れることとなる。したがって、メイン処理回路３は、LiveViewを行う際にはなるべくバス３００にデータを流さないように以下のような処理を行う。
【００３３】
上記圧縮処理で説明したように、センサ２から出力された原画像データは、ＳＰＵ３０１を経由してＲＰＵ３０２に入力され、各種の画像処理が実行される。次に、ＲＰＵ３０２は、表示用に解像度を低下させた画像データを出力する。たとえば、センサ２が、水平方向２５６０ドット、垂直方向１９２０ラインの５００万画素クラスのＣＣＤ撮像センサであり、ＬＣＤ６が、水平方向３２０ドット、垂直方向２４０ラインのＱＶＧＡ（Quarter VGA)のＬＣＤである場合には、ＲＰＵ３０２は、表示用として２５６０×１９２０ピクセルの画像データを３２０×２４０ピクセルの画像データに縮小する。さらに、ＲＰＵ３０２は、解像度変換した画像データを水平方向の１ラインずつ出力する。つまり、ＲＰＵ３０２において所定の画像処理が行われた画像データは、一方では、２５６０×１９２０ピクセルの画像データとしてＹＵＶインタフェース４０５を介して動画用処理回路４に転送され、他方では、解像度変換された後、水平１ラインずつ出力されるのである。
【００３４】
ＲＰＵ３０２から出力された水平１ラインの画像データは、セレクタ３１３を介して、まず、ラインメモリ３１１に入力される。そして、次のクロックにおいて、ＲＰＵ３０２から次の水平１ライン分の画像データが出力され、その画像データがセレクタ３１３を介してラインメモリ３１２に入力されるとともに、ラインメモリ３１１に格納されていた水平１ラインの画像データがセレクタ３１４を介してセレクタ３１５に対して出力される。このＬＣＤ６に対するLiveViewモードにおいては、セレクタ３１５は、セレクタ３１４からの入力信号を出力する。したがって、ラインメモリ３１１から出力された１水平ラインの画像データはＩＤＵ(Image Display Unit)３０８に入力される。
【００３５】
このような処理を繰り返し、ＲＰＵ３０２から次々に出力される１水平ラインの画像データが交互にラインメモリ３１１とラインメモリ３１２に入力され、ラインメモリ３１１に画像データが入力されるタイミングでは、ラインメモリ３１２から画像データが出力され、ラインメモリ３１２に画像データが入力されるタイミングでは、ラインメモリ３１１から画像データから出力されることにより、ＲＰＵ３０２から出力された表示用の画像データは、バス３００を経由することなくＩＤＵ３０８に転送される。そして、ＩＤＵ３０８は、ＬＣＤ６に対して画像を表示させるのである。
【００３６】
このように、本実施の形態においては、メイン処理回路３と動画用処理回路４とがメモリ５を共用することで、システムコストを低減させるとともに、LiveViewを行う際には、メイン処理回路３内でメモリバスに流れるデータを少なくすることにより、動画像の圧縮処理中であっても、LiveViewをスムーズに行うことが可能である。
【００３７】
ここで、上記のように、ラインメモリ３１１,３１２を利用してＬＣＤ６に対するLiveViewを行うためには、センサ２の１フレーム周期とＬＣＤ６の１フレーム周期が一致していることが条件である。そして、本発明においては、センサ２とＬＣＤ６のフレーム周期が異なる場合には、ＬＣＤ６の駆動周波数を変更してフレーム周期をセンサ２のフレーム周期に合わせるようにする。
【００３８】
さらに、上記のように２つのラインメモリ３１１,３１２を利用してLiveViewを行うためには、フレーム周期が同じであることに加えて、センサ２とＬＣＤ６の１水平ライン周期も一致している必要がある。
【００３９】
しかし、上記の実施の形態においては、ＲＰＵ３０２がラインメモリ３１１,３１２に対して出力する画像データは、ＬＣＤ６の表示サイズにあわせて解像度変換をしたデータである。したがって、ＲＰＵ３０２が解像度変換を行う上記の実施の形態においては、ＲＰＵ３０２が１水平ラインの画像データを出力するタイミングをＬＣＤ６の水平ライン周期に合わせることで、この条件は満たされる。
【００４０】
これに対して、ＲＰＵ３０２が解像度変換を行わない場合、つまり、センサ２の出力画像データサイズでそのままＲＰＵ３０２が画像データを出力する場合において、ラインメモリを使用してLiveViewを行う実現方法を図２を参照しながら説明する。
【００４１】
図２のように、この実現方法においては、Ｎ個のラインメモリ３１１−１,３１１−２,・・・３１１−Ｎと、Ｎ個のラインメモリ３１２−１,３１２−２,・・・３１２−Ｎとを使用する。また、各ラインメモリから出力したデータを解像度変換する解像度変換部３１６を備える。その他のデジタルカメラ１の構成は図１で示したものと同様である。
【００４２】
たとえば、センサ２の出力画像の水平ライン数がａ×Ｎ個（ａ,Ｎは整数）であり、ＬＣＤ６の水平ライン数がａ×Ｍ個（Ｍは整数）であるとする。この場合、ライン数をＭ／Ｎ個に間引く必要がある。
【００４３】
そこで、まず、ＲＰＵ３０２から出力された最初のＮ個の水平ラインの画像データがラインメモリ３１１−１,３１１−２,・・・３１１−Ｎに入力される。次のクロックにおいて、次のＮ個の水平ラインの画像データがラインメモリ３１２−１,３１２−２,・・・３１２−Ｎに入力されるとともに、ラインメモリ３１１−１,３１１−２,・・・３１１−Ｎに入力されていた最初のＮ個の水平ラインの画像データが解像度変換部３１６に入力される。そこで、水平方向のライン数がＭ個となるように変換処理が行われる。この変換処理は特に限定されるものではないが、たとえばバイリニア処理を実行すればよい。また、水平１ラインの画素数もバイリニア処理等により間引かれてＬＣＤ６の１ラインの画素数にあわせる処理が行われる。
【００４４】
以上の処理をＮ個のラインメモリ３１１−１,３１１−２,・・・３１１−Ｎと、Ｎ個のラインメモリ３１２−１,３１２−２,・・・３１２−Ｎを使用して、交互に処理することにより、ライン数Ｍ個の画像データを交互にＩＤＵ３０８に出力する。これにより、ＲＰＵ３０２が解像度変換を行わない場合にも、バス３００を使用することなく、ラインメモリを使用してLiveViewを行うことが可能である。
【００４５】
次に、テレビ出力の場合について説明する。テレビ画面に出力する場合には、ＬＣＤと異なりテレビの表示周波数を変更するというわけにはいかない。また、テレビの１水平ライン周期は６３．５μｓであるが、このような高速な１水平周期を備えるセンサが存在しないのが実情である。このため、上記実施の形態のように、ラインメモリを使用して解像度変換を行ってテレビに対してLiveViewを行うことは現実的ではない（もちろん、テレビと同じフレーム周期で動作し、同じ１水平ライン周期で動作するセンサが存在すれば、上述したＬＣＤに対するLiveViewと同じ処理をテレビ出力に対して行ってもよい。）。そこで、本実施の形態においては、テレビにLiveViewを行う場合には、図３で示したように、メモリ５をバッファ領域として使用することとする。
【００４６】
図３に示すように、ＲＰＵ３０２から出力された画像データは、メモリ５のバッファ８１に格納される。次に、ＲＰＵ３０２から出力された画像データは、メモリ５のバッファ８２に格納されるとともに、バッファ８１に格納されている画像データがセレクタ３１５を介してＩＤＵ３０８に転送される。テレビ出力モードの場合には、セレクタ３１５は、バス３００から入力するデータをＩＤＵ３０８に出力するようにしている。
【００４７】
さらに、次のタイミングでは、再び、ＲＰＵ３０２から出力された画像データは、メモリ５のバッファ８１に格納されるとともに、バッファ８２に格納されている画像データがセレクタ３１５を介してＩＤＵ３０８に転送される。このような処理を繰り返すことにより、画像データが順次ＩＤＵ３０８に転送される。ＩＤＵ３０８に転送されたデータは、次に、ＴＶエンコーダ３０９においてＮＴＳＣ方式などの画像データに変換された後、ＤＡＣ３１０においてアナログ信号に変換された後、テレビ出力インタフェース７を介してテレビに出力されるのである。
【００４８】
このようにテレビ出力の際には、表示用の画像データがバス３００を使用することとなるが、一般に、動画像を撮影する際に、ケーブルをテレビに接続し、LiveViewをテレビ画面で行うということはあまり行われないと考えられる。つまり、バス３００上にLiveView用のデータと動画処理用のデータが流れるケースはまれであると考えられるので、実用上の問題の少ない構成としている。
【００４９】
なお、図に示したように、動画用処理回路４はＭＩＵ４０８を備え、メモリインタフェース用のポート４０９を備えているので、動画用処理回路４に外部メモリを接続することも可能な形態となっている。
【００５０】
｛第２の実施の形態｝
次に、図４を参照しつつ本発明の第２の実施の形態について説明する。第２の実施の形態については、第１の実施の形態と同様の構成および処理については説明を省略し、特徴部分のみ説明する。また、図４において第１の実施の形態と同様の構成については同一の符号を付している。
【００５１】
第２の実施の形態におけるデジタルカメラ１において、メイン処理回路３は、メモリエミュレーション回路３１７を備えている。たとえば、メモリ５がＳＤＲＡＭである場合には、ＳＤＲＡＭエミュレーション回路が用いられる。そして、動画処理回路４のＭＩＵ４０８からの出力ラインが分岐し、分岐したラインがメモリエミュレーション回路３１７に接続されている。また、メイン処理回路３および動画用処理回路４は、ＤＭＡインタフェースを備えていない。
【００５２】
第１の実施の形態と同様の処理により、画像データが動画処理回路４に転送されると、エンコーダ・デコーダユニット４０１において圧縮処理が実行される。ここで、ＤＭＡＣ４０６がメモリ５に対する制御信号を送出すると、この制御信号がＭＩＵ４０８に転送される。この制御信号にはアドレス信号とデータ信号とが含まれる。そして、ＭＩＵ４０８はメモリ５に対する制御信号を出力する。
【００５３】
ＭＩＵ４０８から出力された制御信号は、メモリエミュレーション回路３１７に入力される。メモリエミュレーション回路３１７は、ＭＩＵ４０８に対してメモリ５と同様の動作を行う。これにより、ＭＩＵ４０８はメモリ５にアクセスしているのと同様の処理を実行する。一方、メモリエミュレーション回路３１７は、バス３００の制御権を得た上で、メモリ５に対してデータを書き込む処理や、メモリ５からデータを読み出す処理を行う。
【００５４】
このようにして、エンコーダ・デコーダユニット４０１が圧縮処理を実行する際には、メモリ５にアクセスし、メモリ５をバッファとして使用するのである。このように、第２の実施の形態においても同様に、メイン処理回路３と動画用処理回路４とでメモリ５を共用させることが可能である。また、ＬＣＤ６に対するLiveViewも第１の実施の形態と同様の処理により行われ、バス３００の帯域を確保するようにしている。
【００５５】
｛第３の実施の形態｝
次に、図５を参照しつつ本発明の第３の実施の形態について説明する。第３の実施の形態については、第１の実施の形態と同様の構成および処理については説明を省略し、特徴部分のみ説明する。また、図５において第１の実施の形態と同様の構成については同一の符号を付している。
【００５６】
第３の実施の形態におけるデジタルカメラ１において、メイン処理回路３は、ＭＩＵ３０４の出力データを入力するセレクタ３１８を備えている。また、動画処理回路４のＭＩＵ４０８からの出力ラインが分岐され、この分岐されたラインもセレクタ３１８に接続されている。つまり、セレクタ３１８は、ＭＩＵ３０４,４０８を選択的にメモリ５に接続することが可能である。また、メイン処理回路３および動画用処理回路４は、ＤＭＡインタフェースを備えていない。
【００５７】
第１の実施の形態と同様の処理により、画像データが動画処理回路４に転送されると、エンコーダ・デコーダユニット４０１において圧縮処理が実行される。ここで、ＤＭＡＣ４０６がメモリ５に対する制御信号を送出すると、この制御信号がＭＩＵ４０８に転送される。この制御信号にはアドレス信号とデータ信号とが含まれる。そして、ＭＩＵ４０８はメモリ５に対する制御信号を出力する。
【００５８】
ＭＩＵ４０８から出力された制御信号は、セレクタ３１８に入力される。セレクタ３１８は、ＭＩＵ３０４とＭＩＵ４０８がメモリ５にアクセスするのを調停する機能を備えている。これにより、ＤＭＡＣ４０６はＭＩＵ４０８を介してメモリ５にアクセス可能となり、エンコーダ・デコーダユニット４０１が圧縮処理を実行する際には、メモリ５にアクセスし、メモリ５をバッファとして使用するのである。このように、第２の実施の形態においても同様に、メイン処理回路３と動画用処理回路４とでメモリ５を共用させることが可能である。また、ＬＣＤ６に対するLiveViewも第１の実施の形態と同様の処理により行われ、バス３００の帯域を確保するようにしている。
【図面の簡単な説明】
【００５９】
【図１】第１の実施の形態にかかるデジタルカメラのブロック図である。
【図２】ラインメモリを使用してLiveViewを行う別の実施例図である。
【図３】テレビ出力を行う際の動作を示す図である。
【図４】第２の実施の形態にかかるデジタルカメラのブロック図である。
【図５】第３の実施の形態にかかるデジタルカメラのブロック図である。
【符号の説明】
【００６０】
１    デジタルカメラ
２    センサ
３    メイン処理回路
４    動画処理回路
５    メモリ
６    ＬＣＤ
７    テレビ出力用ライン
【図１】
2005159596.tif 000003
【図２】
2005159596.tif 000004
【図３】
2005159596.tif 000005
【図４】
2005159596.tif 000006
【図５】
2005159596.tif 000007