(57)【要約】    【課題】  破壊読出し型メモリ装置の動作スピードの向上を図る。    【解決手段】  第１の論理値（０）又は第２の論理値（１）の何れかを記録する複数のセル３０を備えた第１のセル群Ｃ４、第２のセル群Ｃ０及び第３のセル群Ｃ１を有し、各セルからのデータ読出し動作により当該セルに第１の論理値（０）が記録される。前記第１のセル群、前記第２のセル群及び前記第３のセル群は独立に駆動可能に構成され、少なくとも前記第１のセル群Ｃ４の各セルに、予め第１の論理値（０）が記録されている。そして、前記第２のセル群Ｃ０からのデータ読出し時に、当該読出したデータを前記第１のセル群Ｃ４の各セルに記録させる。【選択図】    図１
2005078532.tif 000002
【特許請求の範囲】
【請求項１】
第１の論理値又は第２の論理値の何れかを記録する複数のセルを備えた第１のセル群及び第２のセル群を有し、各セルからのデータ読出し動作により当該セルに第１の論理値が記録される破壊読出し型メモリ装置において、
前記第１のセル群と前記第２のセル群は独立に駆動可能に構成され、
少なくとも前記第１のセル群の各セルに、予め第１の論理値が記録されており、
前記第２のセル群からのデータ読出し時に、当該読出したデータを前記第１のセル群の各セルに記録させる、破壊読出し型メモリ装置。
【請求項２】
請求項１において、
前記第１のセル群に他のデータを記録させる時に、前記第２のセル群の各セルに、第１の論理値を記録する、破壊読出し型メモリ装置。
【請求項３】
第１の論理値又は第２の論理値の何れかを記録する複数のセルを備えた第１のセル群及び第２のセル群を有し、各セルからのデータ読出し動作により当該セルに第１の論理値が記録される破壊読出し型メモリ装置において、
前記第１のセル群と前記第２のセル群は独立に駆動可能に構成され、
少なくとも前記第１のセル群の各セルに、予め第１の論理値が記録されており、
前記第１のセル群に他のデータを記録させる時に、前記第２のセル群の各セルに、第１の論理値を記録する、破壊読出し型メモリ装置。
【請求項４】
第１の論理値又は第２の論理値の何れかを記録する複数のセルを備えた第１のセル群、第２のセル群及び第３のセル群を有し、各セルからのデータ読出し動作により当該セルに第１の論理値が記録される破壊読出し型メモリ装置において、
前記第１のセル群、前記第２のセル群及び前記第３のセル群は独立に駆動可能に構成され、
少なくとも前記第１のセル群の各セルに、予め第１の論理値が記録されており、
前記第２のセル群又は前記第３のセル群からのデータ読出し時に、当該読出したデータを前記第１のセル群の各セルに記録させる、破壊読出し型メモリ装置。
【請求項５】
請求項４において、
前記第１のセル群に他のデータを記録させる時に、前記第２のセル群又は前記第３のセル群に、第１の論理値を記録する、破壊読出し型メモリ装置。
【請求項６】
第１の論理値又は第２の論理値の何れかを記録する複数のセルを備えた第１のセル群、第２のセル群及び第３のセル群を有し、各セルからのデータ読出し動作により当該セルに第１の論理値が記録される破壊読出し型メモリ装置において、
前記第１のセル群、前記第２のセル群及び前記第３のセル群は独立に駆動可能に構成され、
少なくとも前記第１のセル群の各セルに、予め第１の論理値が記録されており、
前記第１のセル群に他のデータを記録させる時に、前記第２のセル群又は前記第３のセル群に、第１の論理値を記録する、破壊読出し型メモリ装置。
【請求項７】
請求項１乃至請求項６の何れか一項において、
前記セル群はクロスポイント型の強誘電体メモリである、破壊読出し型メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は強誘電体メモリ装置などの破壊読出し型メモリ装置に関し、特に、複数のセルを一括して読出し又は書込みするメモリ装置において好適に動作スピードを向上することができる技術に関する。
【背景技術】
【０００２】
複数のメモリセルに０又は１の論理値を記録するメモリ装置として種々のものが知られている。例えば特開平９−１１６１０７号公報は、１つのメモリセルに１個の強誘電体キャパシタのみを配置して、不揮発性で高い集積度を実現したクロスポイント型の強誘電体メモリ装置を開示している。
【特許文献１】特開平９−１１６１０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、このメモリ装置は破壊読出し型であり、メモリセルからのデータ読出し時に、当該メモリセルに一定の論理値が記録されてしまうので、再書き込みの動作が必要となっている。従って、非破壊読出し型の２倍程度のアクセス時間を必要とし、高速化を図ることが困難である。
【０００４】
本発明は、上記従来技術の問題を解決し、破壊読出し型メモリ装置の動作スピードの向上を図ることを課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明の破壊読出し型メモリ装置は、第１の論理値又は第２の論理値の何れかを記録する複数のセルを備えた第１のセル群及び第２のセル群を有し、各セルからのデータ読出し動作により当該セルに第１の論理値が記録される。前記第１のセル群と前記第２のセル群は独立に駆動可能に構成され、少なくとも前記第１のセル群の各セルに、予め第１の論理値が記録されている。
【０００６】
本発明の破壊読出し型メモリ装置は、前記第２のセル群からのデータ読出し時に、当該読出したデータを前記第１のセル群の各セルに記録させるものである。
【０００７】
また、前記第１のセル群に他のデータを記録させる時に、前記第２のセル群の各セルに、第１の論理値を記録することとしてもよい。
【０００８】
本発明の他の破壊読出し型メモリ装置は、第１の論理値又は第２の論理値の何れかを記録する複数のセルを備えた第１のセル群、第２のセル群及び第３のセル群を有し、各セルからのデータ読出し動作により当該セルに第１の論理値が記録される。前記第１のセル群、前記第２のセル群及び前記第３のセル群は独立に駆動可能に構成され、少なくとも前記第１のセル群の各セルに、予め第１の論理値が記録される。
【０００９】
本発明の破壊読出し型メモリ装置は、前記第２のセル群又は前記第３のセル群からのデータ読出し時に、当該読出したデータを前記第１のセル群の各セルに記録させるものである。
【００１０】
また、前記第１のセル群に他のデータを記録させる時に、前記第２のセル群又は前記第３のセル群に、第１の論理値を記録することとしてもよい。
【００１１】
上記破壊読出し型メモリ装置において、前記セル群はクロスポイント型の強誘電体メモリであることが望ましい。
【発明を実施するための最良の形態】
【００１２】
次に、図面を参照しながら本発明の実施の形態について説明する。
【００１３】
＜１．メモリ装置の全体構成＞
図１は、本発明の実施の形態に係る破壊読出し型のメモリ装置のブロック図である。このメモリ装置は、複数の強誘電体メモリセルを備えたセル群を例えば５つ（Ｃ０〜Ｃ４）有している。これらのセル群Ｃ０〜Ｃ４は、読出し、書込みを制御する制御装置５に接続されている。制御装置は、セル群から読み出したデータを一時的に記録するデータバッファ２と、セル群の情報を逐次管理するためのデータテーブル３と、制御プログラム等を記録したプログラム・メモリ４と、この制御プログラムにより動作するＣＰＵ１を備えている。
【００１４】
１つのセル群には、例えばデジタルカメラで撮影した静止画像１枚分が記録される。このようなデータは、画像１枚分ごとに読出し、記録又は削除が行われるので、本実施形態のようなセル群ごとの読出し、記録又は削除には適している。セル群Ｃ０〜Ｃ４の配置は、基板の平面上に並べられていても良いし、互いに重なり合って多層構造となっていてもよい。また、セル群の数は５つに限定される必要はなく、２つでも良いしそれ以上でもよい。
【００１５】
＜２．セル群の構成及び動作＞
図２は、上記メモリ装置のうち１つのセル群の概略回路図である。このセル群は、マトリックス状に配設された複数の平行な電極線であるワード線４０および複数の平行な電極線であるビット線５０の交点に、強誘電体キャパシタからなるメモリセル３０が複数配置されるクロスポイント型構造となっている。複数のメモリセル３０の中から特定のメモリセル３０を選択するためには、ワード線４０及びビット線５０を１つずつ選択すればよい。１つのセル群の中で任意の２つ以上のメモリセル３０を同時に選択することはできないが、各セル群Ｃ０〜Ｃ４は互いに独立しているので、１つのセル群の任意の１つのメモリセルを選択すると同時に、他のセル群の任意の１つのメモリセルを選択することが可能である。
【００１６】
このメモリ装置は、強誘電体キャパシタ３０のヒステリシスに現れる２通りの分極状態を１ビットとして記憶するものである。すなわち、強誘電体キャパシタ３０の分極方向（正の電位と負の電位）をそれぞれ０、１とおいて、第１の論理値であるデータ０を記憶させたいときは強誘電体キャパシタ３０に正の電圧（抗電界以上）を、第２の論理値であるデータ１を記憶させたいときは強誘電体キャパシタ３０に負の電圧（抗電界以下）をそれぞれ印加すればよい。
【００１７】
ワード線４０には、ワード線駆動信号を発生するワード線駆動ドライバ１０及び図示しない電源回路が接続され、ワード線駆動信号に応じて読み出し又は書き込み用の電圧がワード線４０に供給されるようになっている。ビット線５０にも、ビット線駆動信号を発生するビット線ドライバ２０及び図示しない電源回路が接続され、ビット線駆動信号に応じて読み出し又は書き込み用の電圧がビット線５０に供給されるようになっている。
【００１８】
次に、メモリセル３０に対するデータの読み書きの概要を説明する。まず、データ書き込み時には、０データ書き込み及び１データ書き込みを要する。０データを書き込むときと１データを書き込むときとでは、電圧の印加方向の反転が必要だからである。
【００１９】
また、このメモリ装置は、破壊読出し方式なので、読み出し後に再書き込み作業が必要である。よって、データ読み出し時は、読み出し及び再書き込みの２工程を要する。最初の読み出し工程は、０データ書き込みと同じ印加方向に電圧を印加することで、強誘電体キャパシタ３０内の移動電荷量から、保持されている状態を読み出す。その後の再書き込みは、もともと１データを記憶していたセルにのみ、１データを再書き込みする。
【００２０】
このように、強誘電体キャパシタを用いたメモリセル３０に対して、印加電圧、印加方向を適切に制御してリード、ライトを実施することで、メモリ装置として動作する。
【００２１】
＜３．セル群に対する読み書き制御＞
図３は、本発明の実施形態によるメモリ装置の読み書き手順を説明するフローチャートである。ここでは１つのセル群に記録される１まとまりのデータを、１つの「ページ」とみなし、ページｔのデータを「Ｐｔ」と称することにする。また、データＰｔが記録されたセル群を「Ｃ（Ｐｔ）」と称し、すべてのメモリセルにデータ０が記録されたセル群を「Ｃ（０）」と称することにする。各セル群Ｃ０〜Ｃ４は書き換え自由であるので、同じセル群でも記録したデータによってＣ（０）になったりＣ（Ｐｔ）になったりする。
【００２２】
この読み書き手順は、プログラム・メモリ４に記録されたプログラムに基づいて行われる。
【００２３】
ステップＳ１において、ページｔのデータＰｔを読出すという指令が与えられた場合、ＣＰＵ１は以下のＳ２及びＳ３の処理を行う。
【００２４】
まず、ステップＳ２において、ページｔのデータＰｔが記録されているセル群Ｃ（Ｐｔ）およびデータ０が記録されているセル群Ｃ（０）を、データテーブル３のデータに基づいて探し出す。そして、セル群Ｃ（Ｐｔ）からデータＰｔを読み出す。同時に、読み出されたデータＰｔを逐次、データバッファ２を介して、データ０が記録されていたセル群Ｃ（０）に書き込む。この段階で、セル群Ｃ（Ｐｔ）であったセル群にはすべてのメモリセルにデータ０が記録されたことになり、セル群Ｃ（０）であったセル群にはページｔのデータＰｔが記録されたことになる。
【００２５】
次に、ステップＳ３において、セル群Ｃ（Ｐｔ）であったセル群がセル群Ｃ（０）となった旨、及びセル群Ｃ（０）であったセル群がセル群Ｃ（Ｐｔ）となった旨をデータテーブル３に記録する。次のページを処理する場合はＳ１に戻り、次のページがないときは処理を終了する（ステップＳ４）。
【００２６】
ステップＳ１において、ページｔのデータＰｔを新たなデータに書き換えるという指令が与えられた場合、ＣＰＵは以下のＳ５及びＳ６の処理を行う。
【００２７】
まず、ステップＳ５において、データ０が記録されているセル群Ｃ（０）およびページｔのデータＰｔが記録されているセル群Ｃ（Ｐｔ）を、データテーブル３のデータに基づいて探し出す。そして、セル群Ｃ（０）に新たなページｔのデータＰｔを書き込む。同時に、もとのデータＰｔが記録されていたセル群Ｃ（Ｐｔ）のすべてのメモリセルに、データ０を記録する。この段階で、セル群Ｃ（０）であったセル群にはデータＰｔが記録されたことになり、セル群Ｃ（Ｐｔ）であったセル群のすべてのメモリセルにはデータ０が記録されたことになる。
【００２８】
次に、ステップＳ５において、セル群Ｃ（０）であったセル群がセル群Ｃ（Ｐｔ）となった旨、及びセル群Ｃ（Ｐｔ）であったセル群がセル群Ｃ（０）となった旨をデータテーブル３に記録する。
【００２９】
＜４．具体例＞
図４は、図３で説明したメモリ装置の読み書き手順をより具体的に説明する遷移図である。上段の（１）から下段の（６）までの処理を順に説明する。
【００３０】
（１）において、４つのセル群Ｃ０〜Ｃ３には、それぞれページ０〜３のデータＰ０〜Ｐ３が記録され（これらのセル群はＣ（Ｐ０）〜Ｃ（Ｐ３）である）、残りの１つのセル群Ｃ４のすべてのメモリセルに、データ０が記録されている（このセル群はＣ（０）である）ものとする。
【００３１】
（２）において、ページＰ０のデータを読み出したいとする。その場合、セル群Ｃ０のデータを読み出すのと並行して、その読み出したデータを、データバッファ２を介してセル群Ｃ４に記録する。ここで、セル群Ｃ０に対しては読出しだけを行えばよく、セル群Ｃ０に対する再書き込みは行わない。
【００３２】
以上の処理の結果、セル群Ｃ４にページＰ０のデータが記録され、セル群Ｃ０のすべてのメモリセルにデータ０が記録された状態となる。どのページのデータがどのセル群に記録されているかは、データテーブル３に記録する。なお、各ページのヘッダ部分にページ番号を記録しておいてもよい。その場合は、各メモリセルのヘッダ部分だけは通常の方法により読出し及び同一箇所への再書き込みを行う。
【００３３】
セル群Ｃ０のメモリセルはすべてデータ０となるが、同時にセル群Ｃ４に書き写すので、ページＰ０のデータが消失することはない。またセル群Ｃ４は予めすべてのメモリセルにデータ０を記録してあったので、改めてデータ０にしてからデータを書き込む必要は無く、単にデータ１をセル群Ｃ４の該当箇所に記録すればよい。そして、セル群Ｃ０とセル群Ｃ４は独立に制御できるので、セル群Ｃ０からの読出しとセル群Ｃ４への書き込みは同時に並行して行うことができ、読出し及び再書き込みに要する合計時間の短縮化を図ることができる。更に、ページごと（セル群ごと）の一括読み込みなので、例えば１つのワードラインを選択したら、すべてのビットラインのデータを読み取るまでの間、当該選択されたワードラインと非選択のワードラインを切り換える必要が無く、消費電力が大幅に低減される。
【００３４】
（３）において、ページＰ２のデータを読み出したいとする。その場合、セル群Ｃ２のデータを読み出すと同時に、その読み出したデータを、今度はすべてのメモリセルがデータ０であるセル群Ｃ０に記録する。
【００３５】
以上の処理の結果、セル群Ｃ０にページＰ２のデータが記録され、セル群Ｃ２のすべてのメモリセルにデータ０が記録された状態となる。どのページのデータがどのセル群に記録されているかは、データテーブル３に記録する。
【００３６】
（４）において、ページＰ０に新たなデータを書き込みたいとする（ページＰ０を上書きすることになる）。その場合、すべてのメモリセルがデータ０であるセル群Ｃ２に新たなデータを書き込み、それと同時に、既にページＰ０のデータが記録されているセル群Ｃ４に対して、「読出し」動作を行う。この「読出し」動作の目的は、セル群Ｃ４に記録されていたデータの消去である。
【００３７】
以上の処理の結果、ページＰ０の新たなデータがセル群Ｃ２に記録され、ページＰ０の古いデータが記録されていたセル群Ｃ４のすべてのメモリセル３０にデータ０が記録された状態となる。すなわち、ページＰ０が上書きされた状態となる。どのページのデータがどのセル群に記録されているかは、データテーブル３に記録する。
【００３８】
ここで、セル群Ｃ２は予めすべてのメモリセルにデータ０を記録してあったので、改めてデータ０にしてからデータ１を書き込む必要は無く、単にデータ１をセル群Ｃ２の該当箇所に記録すればよい。そして、セル群Ｃ２とセル群Ｃ４は独立に制御できるので、セル群Ｃ２からの読出しとセル群Ｃ４の「読出し」動作は同時に並行して行うことができ、上書きに要する合計時間の短縮化を図ることができる。更に、ページごと（セル群ごと）の一括読み込みなので、例えば１つのワードラインを選択したら、すべてのビットラインからデータを書き込むまでの間、当該選択されたワードラインと非選択のワードラインを切り換える必要が無く、消費電力が大幅に低減される。また、ここではすべてのメモリセルに０データを書き込めばよいので、ドライバ１０、２０及び図示しない電源回路によって、すべてのメモリセル３０を一括で０データ書込みできるようにしても良い。
【００３９】
（５）において、ページＰ１のデータを読み出したいとする。その場合、セル群Ｃ１のデータを読み出すと同時に、その読み出したデータを、すべてのメモリセルがデータ０であるセル群Ｃ４に記録する。
【００４０】
以上の処理の結果、セル群Ｃ４にページＰ１のデータが記録され、セル群Ｃ１のすべてのメモリセルにデータ０が記録された状態となる。どのページのデータがどのセル群に記録されているかは、データテーブル３に記録する。
【００４１】
（６）において、ページＰ１に新たなデータを書き込みたいとする（ページＰ１を上書きすることになる）。その場合、すべてのメモリセルがデータ０であるセル群Ｃ１に新たなデータを書き込み、それと同時に、既にページＰ１のデータが記録されているセル群Ｃ２に対して、「読出し」動作を行い、セル群Ｃ２に記録されていたデータを消去する。
【００４２】
以上の処理の結果、ページＰ１の新たなデータがセル群Ｃ１に記録され、ページＰ１の古いデータが記録されていたセル群Ｃ２のすべてのメモリセル３０にデータ０が記録された状態となる。すなわち、ページＰ１が上書きされた状態となる。どのページのデータがどのセル群に記録されているかは、データテーブル３に記録する。
【００４３】
本発明はクロスポイント型の強誘電体メモリ装置に限らず、１Ｔ１Ｃ型など破壊読出しを必要とするすべてのメモリ装置に適用可能である。また、強誘電体キャパシタを用いるメモリ装置に限らず、他の破壊読出し型メモリ装置にも適用することができる。
【００４４】
＜５．電子機器の例＞
図５は、本発明の実施形態における電子機器の一例であるパーソナルコンピュータの構成を示す斜視図である。図５において、パーソナルコンピュータ５００は、表示パネル５０１と、キーボード５０２を備えた本体部５０４と、から構成されている。当該コンピュータ５００の本体部５０４に内蔵されるＣＰＵ基板のメモリ素子等として、本発明の優れた信頼性を発揮する強誘電体メモリ装置が利用されている。このため、高速で読出し、書き込みの可能な記憶手段を備えた電子機器を提供することができる。
【００４５】
また、本発明の電子機器はこれに限らず、ＩＣカード、携帯情報機器、家庭用電気製品など、強誘電体記憶装置を備えたあらゆる電子機器に適用することが可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態に係る破壊読出し型のメモリ装置のブロック図である。
【図２】上記メモリ装置のうち１つのセル群の概略回路図である。
【図３】本発明の実施形態によるメモリ装置の読み書き手順を説明するフローチャートである。
【図４】上記メモリ装置の読み書き手順を具体的に説明する遷移図である。
【図５】本発明の実施形態における電子機器の一例であるパーソナルコンピュータの構成を示す斜視図である。
【符号の説明】
【００４７】
１０  ワード線駆動ドライバ
２０  ビット線駆動ドライバ
３０  メモリセル
４０  ワード線
５０  ビット線
Ｃ０〜Ｃ４  セル群
Ｐ０〜Ｐ４  ページ０〜４のデータ
【図１】
2005078532.tif 000003
【図２】
2005078532.tif 000004
【図３】
2005078532.tif 000005
【図４】
2005078532.tif 000006
【図５】
2005078532.tif 000007