(57)【要約】      （修正有）【課題】ＭＥＭＳ技術などを使用した薄膜デバイスや高周波デバイスに適した、内部にキャビティを有する薄型でチップサイズのウェハレベルパッケージを提供する。【解決手段】２枚の基板１１、２１の少なくともいずれかにデバイス１２との内部電極パッド１３、２３および導電性バンプ２４を形成し、２枚の基板のいずれかに内部電極パッドを形成するとともに周囲に接着樹脂２５を塗布し、両基板を対向させて導電性バンプにより内部電極パッドを接続すると同時に、接着樹脂で貼り合せて封止する。次に、２枚の基板のいずれかの裏面から内部電極パッドに達するウエル２６を形成し、ウエルの内面と絶縁体基板の裏面に外部電極２７を同時に形成し、ダイシングによりチップ分離することによりウェハレベルパッケージを作成する。【選択図】図１
2005109221.tif 000002
【特許請求の範囲】
【請求項１】
電気素子が設けられた第１の基板と、
前記電気素子を覆うように前記第１の基板と離間して対向配置された第２の基板と、
前記電気素子に接続され前記第１及び第２のうちのいずれかの基板の主面上に延在する内部電極パッドと、
前記いずれかの基板を貫通して前記内部電極パッドに至るウエルと、
前記いずれかの基板の外側の主面から前記ウエルの内壁面を介して前記内部電極パッドに接続された外部電極パッドと、
を備えたことを特徴とするウェーハレベルパッケージ。
【請求項２】
前記ウエルは、前記内部電極パッドに向けてその開口径が小さくなるテーパ状に設けられたことを特徴とする請求項１記載のウェーハレベルパッケージ。
【請求項３】
前記ウエルは、前記内部電極パッドに接する開口端とは反対側の開口端に面取り部が設けられてなることを特徴とする請求項１または２に記載のウェーハレベルパッケージ。
【請求項４】
前記ウエルの前記内壁面を被覆する前記外部電極パッドの厚みは、前記ウエルの内径の半分よりも小さく、前記ウエルの前記内壁面を覆う前記外部電極パッドにより取り囲まれた開口が前記いずれかの基板の外側の前記主面に向けて開口してなることを特徴とする請求項１〜３のいずれか１つに記載のウェーハレベルパッケージ。
【請求項５】
第１の基板の上に、電気素子と、前記電気素子に接続された内部電極パッドと、を形成する工程と、
前記電気素子及び前記内部電極パッドを覆うように、前記第１の基板の上にバンプを介して第２の基板を対向配置させる工程と、
前記第１の基板の裏面から前記内部電極パッドに至るウエルを形成する工程と、
前記第１の基板の前記裏面から前記ウエルの側面を介して前記内部電極パッドに接続された外部電極パッドを形成する工程と、
を備えたことを特徴とするウェーハレベルパッケージの製造方法。
【請求項６】
前記ウエルを形成する前に、前記第１の基板を前記裏面から研削して薄くすることを特徴とする製造方法５記載のウェーハレベルパッケージの製造方法。
【請求項７】
第１の基板の上に、電気素子を形成する工程と、
第２の基板の上に、内部電極パッドを形成する工程と、
前記電気素子と前記内部電極パッドとがバンプにより接続されるように、前記第１及び第２の基板を前記バンプを介して対向配置させる工程と、
前記第２の基板の裏面から前記内部電極パッドに至るウエルを形成する工程と、
前記第２の基板の前記裏面から前記ウエルの側面を介して前記内部電極パッドに接続された外部電極パッドを形成する工程と、
を備えたことを特徴とするウェーハレベルパッケージの製造方法。
【請求項８】
前記ウエルを形成する前に、前記第２の基板を前記裏面から研削して薄くすることを特徴とする製造方法７記載のウェーハレベルパッケージの製造方法。
【請求項９】
前記ウエルは、前記内部電極パッドに接した開口端とは反対側に開口端に面取り部を有することを特徴とする請求項５〜８のいずれか１つに記載のウェーハレベルパッケージの製造方法。
【請求項１０】
前記ウエルは、前記内部電極パッドに向けてその開口径が小さくなるテーパ状に設けられたことを特徴とする請求項５〜８のいずれか１つに記載のウェーハレベルパッケージの製造方法。
【請求項１１】
前記第１及び第２の基板の少なくともいずれかに、前記電子素子及び前記内部電極パッドを取り囲むように接着樹脂を設ける工程と、
前記接着樹脂により接着された部分において、前記第１及び第２の基板をダイシングすることによりチップに分離する工程と、
をさらに備えたことを特徴とする請求項５〜１０のいずれか１つに記載のウェーハレベルパッケージの製造方法。
【請求項１２】
前記第１及び第２の基板の少なくともいずれかに、前記電子素子及び前記内部電極パッドを取り囲むように封止用パッドを設ける工程と、
前記封止用パッドにより封止された部分の外側において、前記第１及び第２の基板をダイシングすることによりチップに分離する工程と、
をさらに備えたことを特徴とする請求項５〜１０のいずれか１つに記載のウェーハレベルパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェーハレベルパッケージ（wafer level package）及びその製造方法に関し、特にパッケージ内部にキャビティ（cavity：空洞）を有し、接続ピン数の少ない高周波回路やアナログ回路に適したウェーハレベルパッケージ及びその製造方法に関する。
【背景技術】
【０００２】
近年ますますパッケージの小型化、薄型化が望まれている。特に、高周波回路においては、接続ピン数は少ないものの、携帯用無線機器の小型化と携帯用無線システムの高度化、マルチ化に伴い、薄型でかつ安価なパッケージが望まれている。その意味で、薄膜デバイスを形成した基板そのものをパッケージの一部として使用し、ウェーハ全体を一括して実装できる、ウェーハレベルパッケージが究極のパッケージとして注目を集めている。
【０００３】
ウェーハレベルパッケージの最大の問題点の一つは、どのようにして基板表面の内部接続パッドと、パッケージ外面の外部電極パッドを接続するかである。
【０００４】
大別して２種類の方法が知られている。  
第１の方法は、基板の周辺部上方に絶縁層を介して外部電極パッドを作成し、内部接続パッドとワイヤボンディング等で接続し、接続部を樹脂封止する方法である（例えば、特許文献１、特許文献２参照））。
【０００５】
第２の方法は、基板表面側からヴィアホール（via hole）を形成し、ヴィアホール内部に導電性の物質を埋め込み、基板裏面から研磨してヴィアホール内部の導電性の物質を裏面側に露出させ、基板裏面に外部電極パッドを作成するという工程により、基板表面に形成した内部接続パッドと基板裏面に形成した外部電極パッドをヴィアを介して接続する方法である（例えば、特許文献３参照）。
【０００６】
第３の方法は、基板の上方に所定の間隔をおいてキャップウェーハを固定し、そのキャップウェーハに形成されたスルーホール（貫通穴）にワイアボンディングツールを挿入して、基板上のボンディングパッドにワイアをボンディングするという方法である（例えば、特許文献４参照）。
【特許文献１】特開２００２−９１９５号公報
【特許文献２】特開２００２−１１０８５５号公報
【特許文献３】特開２００１−６８６１６号公報
【特許文献４】特開２００１−６８５８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上述した第１及び第３の方法の場合、高周波回路において周波数がギガヘルツ（ＧＨｚ）帯になるとワイヤボンディングにおける寄生インダクタンスが高周波特性を劣化させるという問題を生ずる。つまり、できればワイヤボンディングは使いたくない。
【０００８】
一方、第２の方法の場合、ヴィアホールの形成方法とヴィアメタルの埋め込みに関するトレードオフの関係が問題となる。すなわち、研磨後の基板厚さに相当する、１００μｍ近くの深さのヴィアホールを形成する際に、ヴィアホールの径が大きく、例えば数十μｍであればエッチングは非常に容易である。一方、ヴィアホールの径が数μｍ程度とアスペクト比が大きい場合は、エッチングとヴィアホールの側壁保護層の形成を繰返し行うなどの手段が必要であり、ヴィアホールの形成に煩雑なプロセスが必要になる。
【０００９】
逆にヴィアホールに導体層（その一部が絶縁体であっても良い）を埋め込む際には、ヴィアホールの径が数十μｍと大きい場合は、数十μｍの膜厚の緻密な導体層をスパッタ、ＣＶＤ、メッキなどの薄膜プロセスで埋め込む必要があり、非常に長時間のプロセスが必要になる。
【００１０】
一方、ヴィアホールの径が数μｍ程度であれば、比較的容易に埋め込むことができる。また一方、ヴィアホールの径が大きいと、集積密度が低下するという問題も起こりうる。
【００１１】
このように、基板にヴィアホールを形成して基板の表面と裏面のパッドを接続する方法においては、ヴィアホールの径が小さい場合にはヴィアホールのエッチングに難があり、径が大きい場合はヴィアホールの埋め込みや集積密度に難があるため、やはり問題がある。
【００１２】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、従来のウェーハレベルパッケージの持つ種々の問題点を解決し、ウェーハレベルの一括封止が可能であり、かつ基板表面に作成された薄膜素子に接続された内部接続用パッドと、基板裏面に作成された外部接続用パッドとを確実且つ容易に接続可能としたウェーハレベルパッケージ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明によれば、電気素子が設けられた第１の基板と、前記電気素子を覆うように前記第１の基板と離間して対向配置された第２の基板と、前記電気素子に接続され前記第１及び第２のうちのいずれかの基板の主面上に延在する内部電極パッドと、前記いずれかの基板を貫通して前記内部電極パッドに至るウエルと、前記いずれかの基板の外側の主面から前記ウエルの内壁面を介して前記内部電極パッドに接続された外部電極パッドと、を備えたことを特徴とするウェーハレベルパッケージが提供される。
【００１４】
ここで、前記ウエルは、前記内部電極パッドに向けてその開口径が小さくなるテーパ状に設けられたものとすることができる。
【００１５】
また、前記ウエルは、前記内部電極パッドに接する開口端とは反対側の開口端に面取り部が設けられてなるものとすることができる。
【００１６】
また、前記ウエルの前記内壁面を被覆する前記外部電極パッドの厚みは、前記ウエルの内径の半分よりも小さく、前記ウエルの前記内壁面を覆う前記外部電極パッドにより取り囲まれた開口が前記いずれかの基板の外側の前記主面に向けて開口してなるものとすることができる。
【００１７】
一方、本発明によれば、第１の基板の上に、電気素子と、前記電気素子に接続された内部電極パッドと、を形成する工程と、前記電気素子及び前記内部電極パッドを覆うように、前記第１の基板の上にバンプを介して第２の基板を対向配置させる工程と、前記第１の基板の裏面から前記内部電極パッドに至るウエルを形成する工程と、前記第１の基板の前記裏面から前記ウエルの側面を介して前記内部電極パッドに接続された外部電極パッドを形成する工程と、を備えたことを特徴とするウェーハレベルパッケージの製造方法が提供される。
【００１８】
ここで、前記ウエルを形成する前に、前記第１の基板を前記裏面から研削して薄くすることができる。
【００１９】
または、本発明によれば、第１の基板の上に、電気素子を形成する工程と、第２の基板の上に、内部電極パッドを形成する工程と、前記電気素子と前記内部電極パッドとがバンプにより接続されるように、前記第１及び第２の基板を前記バンプを介して対向配置させる工程と、前記第２の基板の裏面から前記内部電極パッドに至るウエルを形成する工程と、前記第２の基板の前記裏面から前記ウエルの側面を介して前記内部電極パッドに接続された外部電極パッドを形成する工程と、を備えたことを特徴とするウェーハレベルパッケージの製造方法が提供される。
【００２０】
ここで、前記ウエルを形成する前に、前記第２の基板を前記裏面から研削して薄くすることができる。
【００２１】
また、前記ウエルは、前記内部電極パッドに接した開口端とは反対側に開口端に面取り部を有するものとすることができる。
【００２２】
また、前記ウエルは、前記内部電極パッドに向けてその開口径が小さくなるテーパ状に設けられたものとすることができる。
【００２３】
また、前記第１及び第２の基板の少なくともいずれかに、前記電子素子及び前記内部電極パッドを取り囲むように接着樹脂を設ける工程と、前記接着樹脂により接着された部分において、前記第１及び第２の基板をダイシングすることによりチップに分離する工程と、をさらに備えたものとすることができる。
【００２４】
また、前記第１及び第２の基板の少なくともいずれかに、前記電子素子及び前記内部電極パッドを取り囲むように封止用パッドを設ける工程と、前記封止用パッドにより封止された部分の外側において、前記第１及び第２の基板をダイシングすることによりチップに分離する工程と、をさらに備えたものとすることができる。
【発明の効果】
【００２５】
以上詳述したように本発明によれば、ＭＥＭＳ（micro-electromechanical system）技術などを使用した薄膜デバイスや高周波半導体デバイスに適した、内部にキャビティを持つチップサイズのウェーハレベルパッケージを非常に容易に作成することが可能になり、産業上のメリットは多大である。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００２７】
図１は、本発明の実施の形態にかかるウェーハレベルパッケージの構造を模式的に表す断面図である。  
すなわち、本実施形態のウェーハレベルパッケージは、第１の基板１１と第２の基板２１とが、接着樹脂２５などによって、所定の間隙を設けた状態で対向配置された構造を有する。すなわち、これら基板１１、２１の間には、キャビティ（空洞）Ｃが形成されている。このキャビティＣに露出して、または、適宜保護膜などに被覆された状態で、半導体デバイス１２が設けられている。半導体デバイス１２としては、例えば、トランジスタ、ダイオード、抵抗素子、インダクタ、キャパシタをはじめとして、各種の構造及び機能を有するものを設けることができる。
【００２８】
そして、半導体デバイス１２からのリードが外部電極パッド２７によりパッケージの外側に引き出されている。すなわち、同図に例示した構造の場合には、半導体デバイス１２から、第１の内部電極パッド１３、スタッドバンプ２４、第２の内部電極パッド２３を介して、外部電極パッド２７に配線が引き出されている。外部電極パッド２７は、基板２１を貫通するウエル２６の側面及び底面と基板２１の裏面とに導電性材料を堆積することにより形成することができる。そして、基板２１の裏面に延在した外部電極パッド２７を図示しない基板電極のマウント実装したり、あるいは、ワイアボンディングなどの方法によって、外部回路と接続することができる。
【００２９】
本実施形態のウェーハレベルパッケージの特徴のひとつは、基板２１を貫通するウエル２６の開口端に「面取り部」が設けられている点にある。
【００３０】
図２は、ウエル２６の部分を拡大して表す模式断面図である。同図に例示した如く、ウエル２６の開口端すなわち、図面においてウエル２６の下側の端は、その角が傾斜し、あるいは丸められて、面取り部Ｓが形成された状態とされている。このような面取り部Ｓを設けることにより、その上に被覆する外部電極パッド２７のウエル開口端における「段切れ」を抑制することができる。その結果として、半導体デバイス１２からの配線パスを基板２１の裏面にまで確実に導出させ、図示しない外部回路と確実に接続させることができる。
【００３１】
またさらに、本実施形態においては、ウエル２６が垂直なスルーホールではなく、基板１１に向けてその穴径が徐々に小さくなるテーパ状に形成されているものとすることもできる。このようにウエル２６をテーパ状に形成すると、例えば、スパッタや蒸着などの方法により外部電極パッド２７を堆積する際にも、ウエル２６の側面にも十分な厚みに確実に堆積させ、ウエル２６の側面における電極パッド２７の「段切れ」を防ぐことができる。
【００３２】
以上説明した面取り部Ｓやテーパ状のウエル２６は、本発明の製造方法により容易に形成することができる。すなわち、後に詳述するように、本発明においては、第１の基板１１と第２の基板２１とを対向配置させた後に、第２の基板２１をその裏面側（図１及び図２において下側）からエッチングすることにより、ウエル２６を形成する。このようにすると、いわゆる「サイドエッチング」などの効果により、面取り部Ｓや基板１１に向けて内径が小さくなるテーパ状のウエルなどを形成することが容易となる。
【００３３】
以下、本実施形態のウェーハレベルパッケージ及びその製造方法について、実施例を参照しつつさらに詳細に説明する。
【００３４】
（第１の実施例）
図３乃至図１０は、本発明の第１の実施例としてのウェーハレベルパッケージの製造方法を例示する工程断面図である。
【００３５】
まず、図３に表したように、シリコン（Ｓｉ）からなる第１の基板１１の表面に、公知の方法により半導体デバイス１２およびアルミニウム（Ａｌ）などからなる第１の内部電極パッド１３を作成した。このとき、第１の基板１１は、Ｓｉウェーハ全体でも良いし、ウェーハをカットして分割した基板でも良いが、その上に複数の半導体チップを作成できる面積をもつことが望ましい。
【００３６】
次に、図４に表したように、別途用意した絶縁性Ｓｉからなる第２の基板２１の表面に、公知の方法で薄膜圧電共振子２２およびＡｌからなる第２の内部電極パッド２３を形成した。このとき、第２の基板２１は、Ｓｉウェーハ全体でも良いし、ウェーハをカットして分割した基板でも良いが、第１の基板と略同一の形状である必要がある。
【００３７】
次に、図５に表したように、第２の内部電極パッドの上に、金（Ａｕ）のボンディングワイヤを用いてスタッドバンプ２４を作成し、さらに薄膜圧電共振子２２および第２の内部電極パッド２３の外側を囲む形状に接着樹脂２５をディスペンサで塗布した。
【００３８】
次に、図６に表したように、第１の基板１１と第２の基板２１とを、それらの表面同士を対向させ、超音波ボンダによりスタッドバンプ２４と第１の内部電極パッド１３を接続すると同時に、第１の基板１１と第２の基板２１とを接着樹脂２５を使用して貼り合せ、加熱硬化させることにより封止した。
【００３９】
次に、図７に表したように、第１の基板１１および第２の基板２１をそれぞれ裏面から研削して２００μｍの厚さまで薄くした。
【００４０】
次に、図８に表したように、公知のリソグラフィー技術および反応性イオンエッチング技術を使用して、第２の基板２１の裏面から第２の内部電極パッド２３の裏面に達する、内径および長さが約２００μｍのウエル２６を形成した。この時、反応性イオンエッチングなどの異方性の高いエッチング手段を用いた場合でも、ウエル２６の開口端に面取り部Ｓが形成される場合が多い。また、反応性イオンエッチングなどのエッチング手段によりウエル２６を開口した後に、例えば、ウエットエッチャントや等方性エッチング雰囲気などに軽く晒すなどの方法により、ウエル２６の開口端を丸めて、面取り部Ｓをさらに確実に形成することも可能である。
【００４１】
一方、ウエル２６を開口するに際して、異方性が極めて高いエッチング方法を用い
た場合には、その側面が基板主面に対して殆ど垂直なウエル２６が形成される。一方、異方性がやや低いエッチング方法を用いた場合には、ウエル２６は、その開口端（図面の下側）から基板１１に向けて内径が小さくなるテーパ状に開口される。従って、後に堆積する外部電極パッドの段切れをさらに確実に抑制することが可能となる。
【００４２】
さてこのようにウエル２６を開口したら、次に、図９に表したように、ウエル２６の底面と側面および第２の基板２１の裏面に、スパッタ法などの方法によりチタン（Ｔｉ）密着層と金（Ａｕ）電極層をコンフォーマルに成膜し、リソグラフィーおよびドライエッチングによりパターニングして外部電極パッド２７を形成した。このプロセスにより同時に、第２の内部電極パッド２３と外部電極パッド２７とを接続することができた。
【００４３】
次に、図１０に表したように、接着樹脂２５によって貼り合されている部分をダイシングすることによりチップ毎に分離した。
【００４４】
以上説明した方法により、半導体デバイス１２と薄膜圧電共振子２２とがキャビティＣの中に封止され、それらからの配線が、基板２１の裏面に導出されているウェーハレベルパッケージが得られた。すなわち、本実施形態によれば、ウェーハレベルで一括して封止可能で、非常に薄くかつチップサイズの大きさで、内部のキャビティに薄膜デバイスと半導体デバイスとが封止された表面実装用パッケージを作成することができ、その工業的価値は非常に大きい。
【００４５】
（実施例２）
第２の実施例においては、図９に関して前述した工程までは、第１の実施例と同様に作成されるため、その後の工程のみ説明する。
【００４６】
図１１乃至図１３は、本発明の第２の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
すなわち、図９に表した工程の後、図１１に表したように、接着樹脂２５を使用して貼り合せた領域の部分を、第１の基板１１の裏面側から第２の基板２１に達するまで、幅２００μｍのダイシングソーを使用してダイシングによりハーフカットしてトレンチ２８を形成した。
【００４７】
次に、図１２に表したように、トレンチ２８内部を含む第１の基板１１の裏面全体に封止樹脂２９を被覆し、キュアを行った。
【００４８】
次に、図１３に表したように、トレンチ２８の中心部を、幅３０μｍのダイシングソーを用いてダイシングを行い、チップ毎に分離した。
【００４９】
このようなプロセスにより、第１の実施例と同様の作用効果に加え、パッケージの側面が接着樹脂２５および封止樹脂２９により２重に覆われていて耐環境性がさらに向上するとともに、パッケージ上面が封止樹脂２９により覆われているためマーキングが可能になり、その工業的価値は非常に大きい。
【００５０】
（実施例３）
図１４乃至図２１は、本発明の第３の実施例のウェーハレベルパッケージの製造方法を表す工程断面図である。
【００５１】
まず、図１４に表したように、絶縁性Ｓｉからなる第２の基板２１の表面に、公知の方法でマイクロスイッチ２２およびＡｌからなる第２の内部電極パッド２３を形成した。このとき、第２の基板２１はＳｉウェーハ全体でも良いし、ウェーハをカットして分割した基板でも良いが、第１の基板と同一の形状である必要がある。さらにマイクロスイッチ２２および第２の内部電極パッド２３の外側を囲む形状に接着樹脂２５をスクリーン印刷により印刷した。
【００５２】
また、これと相前後して、図１５に表したように、Ｓｉからなる第１の基板１１の表面に、公知の方法で半導体デバイス１２およびＡｌからなる第１の内部電極パッド１３を作成した。
【００５３】
次に、図１６に表したように、第１の内部電極パッド１３の上に、スクリーン印刷を使用して導電性樹脂１４を印刷した。
【００５４】
次に、図１７に表したように、第１の基板１１と第２の基板２１とを表面同士が対向するように突き合わせ、導電性樹脂１４により第１の内部電極パッド１３と第２の内部電極パッド２３を接続すると同時に、第１の基板１１と第２の基板２１とを接着樹脂２５を使用して貼り合せ、加熱硬化させることにより封止した。
【００５５】
次に、図１８に表したように、第１の基板１１および第２の基板２１をそれぞれ裏面から研削して２００μｍの厚さまで薄くした。
【００５６】
次に、図１９に表したように、公知のリソグラフィー技術および反応性イオンエッチング技術を使用して、第２の基板２１の裏面から第２の内部電極パッド２３の裏面に達する、内径および長さが２００μｍのウエル２６を形成した。この時に、第１実施例に関して前述したように、面取り部Ｓを確実且つ容易に形成することができる。さらに、ウエル２６をテーパ状に開口してもよい。
【００５７】
次に、図２０に表したように、ウエル２６の底面と側面および第２の基板２１の裏面に、スパッタ法によりＴｉ密着層とＡｕ電極層をコンフォーマルに成膜し、リソグラフィーおよびドライエッチングにより外部電極パッド２７を形成した。このプロセスにより同時に、第２の内部電極パッド２３と外部電極パッド２７を接続することができた。
次に、図２１に表したように、接着樹脂２５を使用して貼り合せた領域の部分をダイシングすることによりチップ毎に分離した。
このようなプロセスにより、ウェーハレベルで一括して封止可能で、非常に薄くかつチップサイズの大きさで、内部のキャビティに薄膜デバイスと半導体デバイスが封止された表面実装用パッケージを作成することができ、その工業的価値は非常に大きい。
【００５８】
特に、本実施例によれば、内部電極パッド１３及び２３を導電性樹脂１４により接続することができる。導電性樹脂１４は、スクリーン印刷などにより簡単に形成できる点で製造性が高いという利点が得られる。
【００５９】
（実施例４）
図２２乃至図２９は、本発明の第４の実施例のウェーハレベルパッケージの製造方法を表す工程断面図である。
【００６０】
まず、図２２に表したように、ガラスからなる第１の基板２１の表面に、公知の方法で薄膜圧電共振子２２およびＡｌからなる第２の内部電極パッド２３を形成した。
【００６１】
次に、図２３に表したように、薄膜圧電共振子２２および第１の内部電極パッド２３の外側を囲む形状に接着樹脂２５をインクジェット法によって塗布した。
【００６２】
次に、図２４に表したように、別途用意したガラスからなる第２の基板３１の表面に、プラズマＣＶＤ法によりＳｉ酸化膜を堆積し、リソグラフィーおよび反応性イオンエッチングによりパターニングを行い、バンプ３２を形成した。
【００６３】
次に、図２５に表したように、第１の基板２１と第２の基板３１とをバンプ３２をストッパとして表面同士を突き合わせ、第１の基板２１と第２の基板３１とを接着樹脂２５を使用して貼り合せ、加熱硬化させることにより封止した。
【００６４】
次に、図２６に表したように、第１の基板２１および第２の基板３１をそれぞれ裏面から研削して２００μｍの厚さまで薄くした。
【００６５】
次に、図２７に表したように、公知のリソグラフィー技術および反応性イオンエッチング技術を使用して、第２の基板２１の裏面から第２の内部電極パッド２３の裏面に達する、内径および長さが２００μｍのウエル２６を形成した。この時に、第１実施例に関して前述したように、面取り部Ｓを確実且つ容易に形成することができる。さらに、ウエル２６をテーパ状に開口してもよい。
【００６６】
次に、図２８に表したように、ウエル２６の底面と側面および第１の基板２１の裏面に、スパッタ法によりＴｉ密着層とＡｕ電極層をコンフォーマルに成膜し、リソグラフィーおよびドライエッチングにより外部電極パッド２７を形成した。このプロセスにより同時に、第２の内部電極パッド２３と外部電極パッド２７を接続することができた。
【００６７】
次に、図２９に表したように、接着樹脂２５を使用して貼り合せた領域の部分をダイシングすることによりチップ毎に分離した。
【００６８】
本実施例によれば、２枚のガラス基板の間に薄膜圧電共振子などの素子を封止し、かつそのキャビティの空間をバンプ３２により規定することができる。
【００６９】
（実施例５）
図３０乃至図３７は、本発明の第５の実施例のウェーハレベルパッケージの製造方法を表す工程断面図である。
【００７０】
まず、図３０に表したように、絶縁性Ｓｉからなる第１の基板４１の表面に、公知の方法でマイクロスイッチ４２、Ａｌからなる第１の接続用内部電極パッド４３、および内部電極パッドの外側を囲む形状に第１の封止用パッド４４を作成した。このとき、第１の基板４１はＳｉウェーハ全体でも良いし、ウェーハをカットして分割した基板でも良いが、その上に複数の薄膜デバイスチップを作成できる面積をもつことが望ましい。
【００７１】
次に、図３１に表したように、第１の接続用内部電極パッド４３および第１の封止用パッド４４の上に、リソグラフィー技術および選択メッキ技術により、金の内部接続用バンプ４５および封止用バンプ４６を作成した
次に、図３２に表したように、別途用意したＳｉからなる第２の基板５１の表面に、公知の方法で半導体デバイス５２および金からなる第２の内部電極パッド５３、および内部電極パッドの外側を囲む形状に第２の封止用パッド５４を作成した。このとき、第２の基板５１はＳｉウェーハ全体でも良いし、ウェーハをカットして分割した基板でも良いが、第１の基板と同一の形状である必要がある。
【００７２】
次に、図３３に表したように、第１の基板４１および第２の基板５１を表面同士を対向させて突き合わせ、加熱圧着することにより、第１の内部接続用バンプ４５と第２の内部電極パッド５３を接合して接続するとともに、封止用バンプ４６と第２の封止用パッド５４を接合して封止した。
【００７３】
次に、図３４に表したように、第１の基板４１および第２の基板５１をそれぞれ裏面から研削して２００μｍの厚さまで薄くした。
【００７４】
次に、図３５に表したように、公知のリソグラフィー技術および反応性イオンエッチング技術を使用して、第１の基板４１の裏面から第１の内部電極パッド４３の裏面に達する、内径および長さが２００μｍのウエル４７を形成した。この時にも、第１実施例に関して前述したように、面取り部Ｓを確実且つ容易に形成することができる。さらに、ウエル４７をテーパ状に開口してもよい。
【００７５】
次に、図３６に表したように、ウエル４７の底面と側面および第１の基板４１の裏面に、スパッタ法によりＴｉ密着層とＡｕ電極層をコンフォーマルに成膜し、リソグラフィーおよびドライエッチングによりパターニングして外部電極パッド４８を形成した。このプロセスにより同時に、第１の内部電極パッド４３と外部電極パッド４８を接続することができた。
次に、図３７に表したように、封止用バンプ４６の周囲をダイシングすることによりチップ毎に分離してウェーハレベルパッケージの要部が完成した。
【００７６】
本実施例によれば、樹脂を用いずに、金などの軟質金属による封止用バンプ４６によって一対の基板４１、５１の間にキャビティを形成した状態で封止する。樹脂を用いていなてために、耐熱性などの信頼性をさらに向上させたウェーハレベルパッケージを提供することができる。
【００７７】
（実施例６）
次に、本発明の第６の実施例として、半導体基板にウエルを開口し、外部電極パッドを接続したウェーハレベルパッケージについて説明する。
【００７８】
図３８乃至図４２は、本実施例のウェーハレベルパッケージの製造方法を表す工程断面図である。これらの図面については、図１乃至図３７に関して前述したものと同様の要素には、同一の符号を付して詳細な説明は省略する。
【００７９】
まず、図３８は、第５実施例に関して前述した図３４の状態に対応する。但し、絶縁性Ｓｉ基板４１の代わりに、非絶縁性シリコン基板６１を用いる。そして、非絶縁性シリコン基板６１の裏面側に、窒化シリコン（ＳｉＮｘ）層６２を形成する。
【００８０】
次に、図３９に表したように、公知のリソグラフィー技術および反応性イオンエッチング技術を使用して、基板６１の裏面から第１の内部電極パッド４３の裏面に達する、内径および長さが２００μｍのウエル６７を形成した。この時にも、第１実施例に関して前述したように、面取り部Ｓを確実且つ容易に形成することができる。さらに、ウエル６７をテーパ状に開口してもよい。
【００８１】
次に、図４０に表したように、基板６１の裏面側に、酸化シリコン（ＳｉＯＸ）膜６８を形成し、ウエル６７の内壁面を覆う。
【００８２】
次に、図４１に表したように、基板６１の裏面とウエル６７の底面に形成した酸化シリコン膜６８をエッチング除去する。このエッチング方法としては、例えば、ＲＩＥ（reactive ion etching）などのいわゆる異方性エッチングを用いることができる。
【００８３】
次に、図４２に表したように、ウエル６７の底面と側面および第１の基板６１の裏面に、スパッタ法によりＴｉ密着層とＡｕ電極層をコンフォーマルに成膜し、リソグラフィーおよびドライエッチングによりパターニングして外部電極パッド６９を形成した。このプロセスにより同時に、第１の内部電極パッド４３と外部電極パッド６９とを接続することができた。
【００８４】
この後、図３７に関して前述したように、封止用バンプ４６の周囲をダイシングすることによりチップ毎に分離してウェーハレベルパッケージの要部が完成する。
【００８５】
本実施例によれば、窒化シリコン膜６２や酸化シリコン膜６８などの絶縁膜を適宜設けることにより、非絶縁性シリコン基板６１にビアプラグ構造を形成することが可能となる。
【００８６】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、互いに対向配置されそれらの間にキャビティを形成する一対の基板は、導電性でも絶縁性でも半導電性のものでもよい。これらをいかように組み合わせたものも、本発明の要旨を含む限りにおいて本発明の範囲に包含される。また、これら一対の基板の間に設けられる素子も、トランジスタ、ダイオード、抵抗素子、キャパシタ、インダクタ、発振素子、リレーなどの各種の電気素子の他、マイクロアクチュエータや、ポリゴンミラーなど、各種の機械素子や光学素子などを含むことができる。
【００８７】
また、ウェーハレベルパッケージに含まれる電気素子などの数や配置、さらに基板に設けるウエルの数や配置についても、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【００８８】
その他、本発明の実施の形態として上述したウェーハレベルパッケージを基にして、当業者が適宜設計変更して実施しうるすべてのウェーハレベルパッケージも同様に本発明の範囲に属する。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施の形態にかかるウェーハレベルパッケージの構造を模式的に表す断面図である。
【図２】ウエル２６の部分を拡大して表す模式断面図である。
【図３】本発明の第１の実施例としてのウェーハレベルパッケージの製造方法を例示する工程断面図である。
【図４】本発明の第１の実施例としてのウェーハレベルパッケージの製造方法を例示する工程断面図である。
【図５】本発明の第１の実施例としてのウェーハレベルパッケージの製造方法を例示する工程断面図である。
【図６】本発明の第１の実施例としてのウェーハレベルパッケージの製造方法を例示する工程断面図である。
【図７】本発明の第１の実施例としてのウェーハレベルパッケージの製造方法を例示する工程断面図である。
【図８】本発明の第１の実施例としてのウェーハレベルパッケージの製造方法を例示する工程断面図である。
【図９】本発明の第１の実施例としてのウェーハレベルパッケージの製造方法を例示する工程断面図である。
【図１０】本発明の第１の実施例としてのウェーハレベルパッケージの製造方法を例示する工程断面図である。
【図１１】本発明の第２の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図１２】本発明の第２の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図１３】本発明の第２の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図１４】本発明の第３の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図１５】本発明の第３の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図１６】本発明の第３の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図１７】本発明の第３の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図１８】本発明の第３の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図１９】本発明の第３の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図２０】本発明の第３の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図２１】本発明の第３の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図２２】本発明の第４の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図２３】本発明の第４の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図２４】本発明の第４の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図２５】本発明の第４の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図２６】本発明の第４の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図２７】本発明の第４の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図２８】本発明の第４の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図２９】本発明の第４の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図３０】本発明の第５の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図３１】本発明の第５の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図３２】本発明の第５の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図３３】本発明の第５の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図３４】本発明の第５の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図３５】本発明の第５の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図３６】本発明の第５の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図３７】本発明の第５の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図３８】本発明の第６の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図３９】本発明の第６の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図４０】本発明の第６の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図４１】本発明の第６の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【図４２】本発明の第６の実施例のウェーハレベルパッケージの製造方法の一部を表す工程断面図である。
【符号の説明】
【００９０】
１１ 基板
１２ 半導体デバイス
１３ 内部電極パッド
１４ 導電性樹脂
２１ 基板
２２ マイクロスイッチ
２２ 薄膜圧電共振子
２３ 内部電極パッド
２４ スタッドバンプ
２５ 接着樹脂
２６ ウエル
２７ 外部電極パッド
２８ トレンチ
２９ 封止樹脂
３１ 基板
３２ バンプ
４１ 基板
４２ マイクロスイッチ
４３ 内部電極パッド
４３ 接続用内部電極パッド
４４ 封止用パッド
４５ 内部接続用バンプ
４６ 封止用バンプ
４７ ウエル
４８ 外部電極パッド
５１ 基板
５２ 半導体デバイス
５３ 内部電極パッド
５４ 封止用パッド
６１ 非絶縁性シリコン基板
６２ 窒化シリコン膜
６７ ウエル
６８ 酸化シリコン膜
Ｓ 面取り部
【図１】
2005109221.tif 000003
【図２】
2005109221.tif 000004
【図３】
2005109221.tif 000005
【図４】
2005109221.tif 000006
【図５】
2005109221.tif 000007
【図６】
2005109221.tif 000008
【図７】
2005109221.tif 000009
【図８】
2005109221.tif 000010
【図９】
2005109221.tif 000011
【図１０】
2005109221.tif 000012
【図１１】
2005109221.tif 000013
【図１２】
2005109221.tif 000014
【図１３】
2005109221.tif 000015
【図１４】
2005109221.tif 000016
【図１５】
2005109221.tif 000017
【図１６】
2005109221.tif 000018
【図１７】
2005109221.tif 000019
【図１８】
2005109221.tif 000020
【図１９】
2005109221.tif 000021
【図２０】
2005109221.tif 000022
【図２１】
2005109221.tif 000023
【図２２】
2005109221.tif 000024
【図２３】
2005109221.tif 000025
【図２４】
2005109221.tif 000026
【図２５】
2005109221.tif 000027
【図２６】
2005109221.tif 000028
【図２７】
2005109221.tif 000029
【図２８】
2005109221.tif 000030
【図２９】
2005109221.tif 000031
【図３０】
2005109221.tif 000032
【図３１】
2005109221.tif 000033
【図３２】
2005109221.tif 000034
【図３３】
2005109221.tif 000035
【図３４】
2005109221.tif 000036
【図３５】
2005109221.tif 000037
【図３６】
2005109221.tif 000038
【図３７】
2005109221.tif 000039
【図３８】
2005109221.tif 000040
【図３９】
2005109221.tif 000041
【図４０】
2005109221.tif 000042
【図４１】
2005109221.tif 000043
【図４２】
2005109221.tif 000044