(57)【要約】【課題】  酸化膜で覆われたヒューズの腐食を低減させることを可能としつつ、ヒューズを最上層配線層に形成する。【解決手段】  パッド電極２ｂ上の酸化膜３および窒化膜４に開口部５を形成し、パッド電極２ｂに表面を露出させるとともに、ヒューズ２ａ上の窒化膜４に開口部６を形成し、ヒューズ２ａ上の酸化膜３を露出させ、ヒューズ２ａ上の酸化膜３に平坦面７を形成する。【選択図】      図１
2005136201.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層上に形成されたパッド電極と、
前記パッド電極と同一層上に形成されたヒューズと、
前記パッド電極および前記ヒューズを覆う酸化膜と、
前記酸化膜上に形成された窒化膜と、
前記酸化膜および前記窒化膜に形成され、前記パッド電極の表面を露出させる第１開口部と、
前記窒化膜に形成され、前記ヒューズ上の酸化膜を露出させる第２開口部と、
前記ヒューズ上の酸化膜に形成された平坦面とを備えることを特徴とする半導体装置。
【請求項２】
絶縁層上に形成されたパッド電極と、
前記パッド電極と同一層上に形成されたヒューズと、
前記パッド電極および前記ヒューズを覆う酸化膜と、
前記酸化膜の表面を平坦化する平坦化膜と、
前記平坦化膜上に形成された窒化膜と、
前記酸化膜、前記平坦化膜および前記窒化膜に形成され、前記パッド電極の表面を露出させる第１開口部と、
前記窒化膜に形成され、前記ヒューズ上の平坦化膜を露出させる第２開口部とを備えることを特徴とする半導体装置。
【請求項３】
パッド電極およびヒューズを絶縁層上に形成する工程と、
前記パッド電極および前記ヒューズ上に酸化膜を形成する工程と、
前記酸化膜上に窒化膜を形成する工程と、
前記パッド電極の表面を露出させる第１開口部を前記酸化膜および前記窒化膜に形成する工程と、
前記ヒューズ上の酸化膜を露出させる第２開口部を前記窒化膜に形成する工程と、
前記ヒューズ上の酸化膜を平坦化する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
パッド電極およびヒューズを絶縁層上に形成する工程と、
前記パッド電極および前記ヒューズ上に酸化膜を形成する工程と、
前記酸化膜上に平坦化膜を形成する工程と、
前記平坦化膜が形成された前記酸化膜の表面を平坦化する工程と、
前記平坦化された酸化膜上に窒化膜を形成する工程と、
前記パッド電極の表面を露出させる開口部を前記酸化膜、前記平坦化膜および前記窒化膜に形成する工程と、
前記ヒューズ上の前記窒化膜を除去する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、ヒューズの腐食防止方法に適用して好適なものである。
【背景技術】
【０００２】
従来の半導体装置では、ＳＲＡＭなどのメモリセルを救済するためのヒューズ機能として最上層配線層を用いて形成する方法がある。その場合、救済時のレーザーによるヒューズカットを容易に行えるように、ヒューズ上に形成されたパッシベーション膜であるシリコン窒化膜を除去し、ヒューズ上をシリコン酸化膜のみで構成する方法がある。
また、例えば、特許文献１には、ヒューズの切断不良を低減するために、ヒューズ上に形成されたシリコン窒化膜に溶断用窓を設ける方法が開示されている。
【特許文献１】特開２００３−６８８５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の半導体装置では、最上層配線層をヒューズ機能として用いると、もう１つのパッシベーション膜である高密度プラズマＣＶＤにて形成されたヒューズ上のシリコン酸化膜が凸状になりその凸部にパッケージからの応力が集中し、ヒューズが腐食するという問題があった。
そこで、本発明の目的は、酸化膜で覆われたヒューズの腐食を低減させることを可能としつつ、ヒューズを最上層配線層に形成することが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００４】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、絶縁層上に形成されたパッド電極と、前記パッド電極と同一層上に形成されたヒューズと、前記パッド電極および前記ヒューズを覆う酸化膜と、前記酸化膜上に形成された窒化膜と、前記酸化膜および前記窒化膜に形成され、前記パッド電極の表面を露出させる第１開口部と、前記窒化膜に形成され、前記ヒューズ上の酸化膜を露出させる第２開口部と、前記ヒューズ上の酸化膜に形成された平坦面とを備えることを特徴とする。
【０００５】
これにより、ヒューズ上のシリコン酸化膜に形成される凸部を除去することができ、パッケージからの応力がヒューズ上のシリコン酸化膜に集中することを防止することができる。このため、レーザーによるヒューズカットを容易とするために、最上層配線層に形成されたヒューズ上の窒化膜を除去した場合においても、ヒューズの腐食を抑制することが可能となる。
【０００６】
また、本発明の一態様に係る半導体装置によれば、絶縁層上に形成されたパッド電極と、前記パッド電極と同一層上に形成されたヒューズと、前記パッド電極および前記ヒューズを覆う酸化膜と、前記酸化膜の表面を平坦化する平坦化膜と、前記平坦化膜上に形成された窒化膜と、前記酸化膜、前記平坦化膜および前記窒化膜に形成され、前記パッド電極の表面を露出させる第１開口部と、前記窒化膜に形成され、前記ヒューズ上の平坦化膜を露出させる第２開口部とを備えることを特徴とする。
【０００７】
これにより、ヒューズ上のシリコン酸化膜に凸部が形成されることを防止することができ、パッケージからの応力がヒューズ上のシリコン酸化膜に集中することを防止することができる。このため、レーザーによるヒューズカットを容易とするために、最上層配線層に形成されたヒューズ上の窒化膜を除去した場合においても、ヒューズの腐食を抑制することが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置の製造方法によれば、パッド電極およびヒューズを絶縁層上に形成する工程と、前記パッド電極および前記ヒューズ上に酸化膜を形成する工程と、前記酸化膜上に窒化膜を形成する工程と、前記パッド電極の表面を露出させる第１開口部を前記酸化膜および前記窒化膜に形成する工程と、前記ヒューズ上の酸化膜を露出させる第２開口部を前記窒化膜に形成する工程と、前記ヒューズ上の酸化膜を平坦化する工程とを備えることを特徴とする。
【０００９】
これにより、ヒューズ上に形成されるシリコン酸化膜の凸部を除去することができ、最上層配線層に形成されたヒューズ上の窒化膜を除去した場合においても、ヒューズの腐食を抑制することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、パッド電極およびヒューズを絶縁層上に形成する工程と、前記パッド電極および前記ヒューズ上に酸化膜を形成する工程と、前記酸化膜上に平坦化膜を形成する工程と、前記平坦化膜が形成された前記酸化膜の表面を平坦化する工程と、前記平坦化された酸化膜上に窒化膜を形成する工程と、前記パッド電極の表面を露出させる開口部を前記酸化膜、前記平坦化膜および前記窒化膜に形成する工程と、前記ヒューズ上の前記窒化膜を除去する工程とを備えることを特徴とする。
【００１０】
これにより、ヒューズ上に形成されるシリコン酸化膜の凸部が形成されることを防止することができ、最上層配線層に形成されたヒューズ上の窒化膜を除去した場合においても、ヒューズの腐食を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
図１（ａ）において、絶縁層１上には、パッド電極２ｂおよびヒューズ２ａが形成されている。なお、パッド電極２ｂおよびヒューズ２ａは、ＳＲＡＭなどのメモリセルを備える半導体チップの最上層配線層に形成することができる。また、パッド電極２ｂおよびヒューズ２ａの膜厚は、例えば、５０００Å程度とすることができる。
【００１２】
そして、高密度プラズマＣＶＤにより、パッド電極２ｂおよびヒューズ２ａ間の隙間が埋め込まれるように、パッド電極２ｂおよびヒューズ２ａ上に酸化膜３を形成する。なお、酸化膜３の膜厚は、例えば、９０００〜１００００Å程度とすることができる。
ここで、高密度プラズマＣＶＤを用いて酸化膜３を形成することにより、ギャップフィル特性を向上させることが可能となり、パッド電極２ｂおよびヒューズ２ａのアスペクト比が高く、配線間スペーズが狭い場合においても、パッド電極２ｂおよびヒューズ２ａ間の隙間を効率よく精度よく埋め込むことができる。
【００１３】
そして、例えば、プラズマＣＶＤにより、酸化膜３上に窒化膜４を形成する。なお、窒化膜４の膜厚は、例えば、６０００Å程度とすることができる。
次に、図１（ｂ）に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、パッド電極２ｂ上の酸化膜３および窒化膜４に開口部５を形成し、パッド電極２ｂに表面を露出させる。また、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、ヒューズ２ａ上の窒化膜４に開口部６を形成し、ヒューズ２ａ上の酸化膜３を露出させる。
【００１４】
次に、図１（ｃ）に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、ヒューズ２ａ上の酸化膜３を薄膜化し、ヒューズ２ａ上の酸化膜３に平坦面７を形成する。なお、ヒューズ２ａ上の酸化膜３の膜厚は、例えば、３０００Å〜４０００Å程度とすることができる。
これにより、ヒューズ２ａ上の酸化膜３に形成される凸部を除去することができ、パッケージからの応力がヒューズ２ａ上の酸化膜３に集中することを防止することができる。このため、ヒューズ２ａのレーザカットを容易とするために、最上層配線層に形成されたヒューズ２ａ上の窒化膜４を除去した場合においても、ヒューズ２ａの腐食を抑制することが可能となる。
【００１５】
また、ヒューズ２ａ上の酸化膜３の膜厚を２０００Å〜４０００Å程度とすることにより、ヒューズ２ａのレーザカットを可能としつつ、ヒューズ２ａの腐食を抑制することが可能となる。
図２は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図２（ａ）において、絶縁層１１上には、パッド電極１２ｂおよびヒューズ１２ａが形成されている。なお、パッド電極１２ｂおよびヒューズ１２ａは、ＳＲＡＭなどのメモリセルを備える半導体チップの最上層配線層に形成することができる。なお、パッド電極１２ｂおよびヒューズ１２ａの膜厚は、例えば、５０００Å程度とすることができる。
【００１６】
そして、高密度プラズマＣＶＤにより、パッド電極１２ｂおよびヒューズ１２ａ間の隙間が埋め込まれるように、パッド電極１２ｂおよびヒューズ１２ａ上に酸化膜１３ａを形成する。なお、酸化膜１３ａの膜厚は、例えば、７０００Å程度とすることができる。
そして、例えば、ＴＥＯＳを用いたプラズマＣＶＤにより、酸化膜１３ａ上に平坦化膜１３ｂを形成する。なお、平坦化膜１３ｂ膜厚は、例えば、３０００Åとすることができる。
【００１７】
次に、図２（ｂ）に示すように、平坦化膜１３ｂおよび酸化膜１３ａの表面を研磨することにより、酸化膜１３ａの表面を平坦化する。なお、平坦化膜１３ｂおよび酸化膜１３ａの表面を研磨する方法としては、例えば、ＣＭＰ（化学的機械的研磨）を用いることができる。
次に、図２（ｃ）に示すように、例えば、プラズマＣＶＤにより、平坦化された酸化膜１３ａ上に窒化膜１４を形成する。なお、窒化膜１４の膜厚は、例えば、６０００Å程度とすることができる。
【００１８】
次に、図２（ｄ）に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、パッド電極１２ｂ上の酸化膜１３ａ、平坦化膜１３ｂおよび窒化膜１４に開口部１５を形成し、パッド電極１２ｂに表面を露出させる。また、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、ヒューズ１２ａ上の窒化膜１４に開口部１６を形成し、ヒューズ１２ａ上の酸化膜１３ａを露出させる。なお、ヒューズ２ａ上の酸化膜１３ａおよび平坦化膜１３ｂの合計の膜厚は、例えば、３０００Å〜４０００Å程度とすることができる。
【００１９】
これにより、ヒューズ１２ａ上の酸化膜１３ａに凸部が形成されることを防止することができ、パッケージからの応力がヒューズ１２ａ上の酸化膜１３ａに集中することを防止することができる。このため、ヒューズ１２ａのレーザカットを容易とするために、最上層配線層に形成されたヒューズ１２ａ上の窒化膜１４を除去した場合においても、ヒューズ１２ａの腐食を抑制することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図２】本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００２１】
１、１１  絶縁層、２ａ、１２ａ  ヒューズ、２ｂ、１２ｂ  パッド電極、３、１３ａ  酸化膜、１３ｂ  平坦化膜、４、１４  窒化膜、５、６、１５、１６  開口部、７  平坦面
【図１】
2005136201.tif 000003
【図２】
2005136201.tif 000004