(57)【要約】【課題】簡潔な構成で、第１の定電圧電源がオンされた後に、第１の定電圧電源よりも高い電圧を出力する第２の定電圧電源がオンされる多出力定電圧電源を提供する。【解決手段】第１電圧を出力する第１定電圧電源１１と、その制御端子に第１電圧よりも高い電圧であるオン電圧が印加されたときに第１電圧より高い第２電圧を出力する第２定電圧電源１２とを備えた多出力定電圧電源１において、その第１端子が第１定電圧電源１１の出力に接続され、第２端子が第２定電圧電源１２の制御端子に接続され、第３端子がオン電圧よりも高い電位Ｖ４に接続され、且つ第１電圧が出力されているときに第２端子の電圧がオン電圧よりも高くなるように構成された３端子回路１４を設ける。【選択図】    図１
2005012880.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧を出力する第１定電圧電源と、第１電圧よりも高い電圧であるオン電圧が制御端子に印加されたときに第１電圧より高い第２電圧を出力する第２定電圧電源と、第１電圧よりも高い電圧であるオン電圧が制御端子に印加されたときに第２電圧より高い第３電圧を出力する第３定電圧電源とを備えた多出力定電圧電源において、
第１定電圧電源の出力と第２定電圧電源の制御端子との間に接続された第１抵抗と、
第２定電圧電源のオン電圧よりも高い電圧のラインと第２定電圧電源の制御端子との間に接続された第２抵抗と、
第１定電圧電源の出力と第３定電圧電源の制御端子との間に接続された第３抵抗と、
第３定電圧電源のオン電圧よりも高い電圧のラインと第３定電圧電源の制御端子との間に接続された第４抵抗とを具備し、
第１、第２抵抗の各抵抗値は、第１電圧が出力されているときに第２定電圧電源の制御端子の電圧が第２定電圧電源のオン電圧よりも高くなるように設定され、第３、第４抵抗の各抵抗値は、第１電圧が出力されているときに第３定電圧電源の制御端子の電圧が第３定電圧電源のオン電圧よりも高くなるように設定され、第１電圧は光ディスク装置用ＬＳＩのＰＬＬ回路部に供給され、第２電圧は前記ＬＳＩのメモリー部に供給され、第３電圧は前記ＬＳＩの入出力バッファ部
に供給されることを特徴とする多出力定電圧電源。
【請求項２】
第１電圧を出力する第１定電圧電源と、第１電圧よりも高い電圧であるオン電圧が制御端子に印加されたときに第１電圧より高い第２電圧を出力する第２定電圧電源とを備えた多出力定電圧電源において、
第１端子が第１定電圧電源の出力に接続され、第２端子が第２定電圧電源の制御端子に接続され、第３端子が前記オン電圧よりも高い電圧のラインに接続された３端子回路を具備し、
前記３端子回路は、第１電圧が出力されているときに第２端子の電圧が前記オン電圧よりも高くなるように構成されることを特徴とする多出力定電圧電源。
【請求項３】
請求項２に記載の多出力定電圧電源において、前記３端子回路は、前記第１端子と前記第２端子との間に接続された第１抵抗と、前記第２端子と前記第３端子との間に接続された第２抵抗とで構成され、第１、第２抵抗の各抵抗値は前記第２端子の電圧が前記オン電圧よりも高くなるように設定されることを特徴とする多出力定電圧電源。
【請求項４】
請求項２に記載の多出力定電圧電源において、前記３端子回路は、前記第１端子と前記第２端子との間に接続された定電圧回路と、前記第２端子と前記第３端子との間に接続された第２抵抗とで構成され、前記定電圧回路は前記第２端子の電圧が前記オン電圧よりも高くなるように設定されることを特徴とする多出力定電圧電源。
【請求項５】
請求項４に記載の多出力定電圧電源において、前記定電圧回路はダイオードからなることを特徴とする多出力定電圧電源。
【請求項６】
請求項４に記載の多出力定電圧電源において、前記定電圧回路はツェナーダイオードからなることを特徴とする多出力定電圧電源。
【請求項７】
請求項４に記載の多出力定電圧電源において、前記定電圧回路は直列に接続されたダイオードとツェナーダイオードとからなることを特徴とする多出力定電圧電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、所定の順序で各定電圧が出力される多出力定電圧電源に関するものである。
【０００２】
【従来の技術】
かつての半導体デバイスの電源電圧は５ボルト単一であったが、３．３ボルトで動作させることにより、高密度化、低消費電力化された半導体デバイスや、従来の半導体デバイスとインタフェイスをとるために、その入出力回路部が５ボルトで動作し、内部ロジック回路部が３．３ボルトで動作する半導体デバイス等が広く電子機器に採用されている。かかる場合、５ボルトと３．３ボルトの電源が投入される順序または切断される順序によっては、５ボルトで動作する部分と３．３ボルトで動作する部分との境界となる半導体デバイスのピン、例えば入力ピンに逆電圧が印加され、これにより半導体デバイスが破損する場合がある。このような問題を解決するために、複数の定電圧電源を所定の順序で投入または切断させるための技術が従来から知られている。
【０００３】
特許文献１には、２つの定電圧電源を備えた多出力定電圧電源において、各定電圧電源の入力側に夫々電流遮断器を設け、その開閉を制御部で制御することにより、各定電圧電源の出力側のオン／オフ順序を制御することが示されている。
また、特許文献２には、高い電圧を出力する第１の定電圧電源と低い電圧を出力する第２の定電圧電源を備えた多出力定電圧電源において、第１の定電圧電源からの電流をＰＮＰトランジスタを介して第２の定電圧電源の制御端子に流すことにより、第１の定電圧電源の出力が立ち上がった後に第２の定電圧電源の出力を立ち上がらせることが示されている。
【０００４】
【特許文献１】
特開昭６２−１３５２３０号公報（第２頁左下欄第１２行〜第３頁左上欄第１１行、第１図、第２図）
【特許文献２】
特開平５−２６０６５０号公報（段落０００５〜段落０００６、図１）
【０００５】
【発明が解決しようとする課題】
しかしながら、特許文献１に示されるものでは、電流遮断器及び制御部が必要であり、多出力定電圧電源の部品数が増加し、延いてはコストアップに繋がるという問題がある。また、特許文献２に示される方法は、電源回路の性質上、第１の定電圧電源の出力電圧が第２の定電圧電源の出力電圧よりも低い場合には使用できないという問題がある。
【０００６】
本発明は、上記問題点を解決するものであって、その課題とするところは、簡潔な構成で、第１の定電圧電源がオンされた後に、第１の定電圧電源よりも高い電圧を出力する第２の定電圧電源がオンされる多出力定電圧電源を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、第１電圧を出力する第１定電圧電源と、第１電圧よりも高い電圧であるオン電圧が制御端子に印加されたときに第１電圧より高い第２電圧を出力する第２定電圧電源と、第１電圧よりも高い電圧であるオン電圧が制御端子に印加されたときに第２電圧より高い第３電圧を出力する第３定電圧電源とを備えた多出力定電圧電源において、第１定電圧電源の出力と第２定電圧電源の制御端子とを第１抵抗で接続し、第２定電圧電源のオン電圧よりも高い電圧のラインと第２定電圧電源の制御端子とを第２抵抗で接続し、且つ第１、第２抵抗の各抵抗値は、第１電圧が出力されているときに第２定電圧電源の制御端子の電圧が第２定電圧電源のオン電圧よりも高くなるように設定される。更に、第１定電圧電源の出力と第３定電圧電源の制御端子とを第３抵抗で接続し、第３定電圧電源のオン電圧よりも高い電圧のラインと第３定電圧電源の制御端子とを第４抵抗で接続し、且つ第３、第４抵抗の各抵抗値は、第１電圧が出力されているときに第３定電圧電源の制御端子の電圧が第３定電圧電源のオン電圧よりも高くなるように設定される。
【０００８】
このようにすることで、第２、第３定電圧電源の各制御端子の電圧は、夫々第１、第２定電圧電源の出力電圧よりも高電位側に持ち上げられる。これにより、第２、第３定電圧電源の各オン電圧が第１定電圧電源の出力電圧よりも高い場合であっても、第１定電圧電源の出力により第２、第３定電圧電源をオンさせることができる。つまり、第１の定電圧電源がオンされた後に、第１の定電圧電源よりも高い電圧を出力する第２、第３の定電圧電源がオンされる多出力定電圧電源、３電源を必要とする光ディスク装置用ＬＳＩに最適な多出力定電圧電源を提供することができる。
【０００９】
また、本発明は、第１電圧を出力する第１定電圧電源と、第１電圧よりも高い電圧であるオン電圧が制御端子に印加されたときに第１電圧より高い第２電圧を出力する第２定電圧電源とを備えた多出力定電圧電源において、第１端子が第１定電圧電源の出力に接続され、第２端子が第２定電圧電源の制御端子に接続され、第３端子がオン電圧よりも高い電圧のラインに接続された３端子回路を設け、第１電圧が出力されているときに第２端子の電圧がオン電圧よりも高くなるように３端子回路が構成される。このようにすることで、第２定電圧電源の制御端子の電圧は、第１定電圧電源の出力電圧よりも高電位側に持ち上げられる。これにより、第２定電圧電源のオン電圧が第１定電圧電源の出力電圧よりも高い場合であっても、第１定電圧電源の出力により第２定電圧電源をオンさせることができる。つまり、第１の定電圧電源がオンされた後に、第１の定電圧電源よりも高い電圧を出力する第２の定電圧電源がオンされる多出力定電圧電源を提供することができる。
【００１０】
本発明の典型的な実施形態においては、３端子回路は、その第１、第２端子間に接続された第１抵抗と、その第２、第３端子間に接続された第２抵抗とで構成され、第１、第２抵抗の各抵抗値は３端子回路の第２端子の電圧がオン電圧よりも高くなるように設定される。このようにすることで、第２端子の電圧が第３、第１端子間の電圧を第２、第１抵抗で分圧した電圧により高電位側に持ち上げられ、第２端子の電圧がオン電圧よりも高くなる。
【００１１】
また、本発明の典型的な実施形態においては、３端子回路は、その第１、第２端子間に接続された定電圧回路と、その第２、第３端子間に接続された第２抵抗とで構成され、定電圧回路は３端子回路の第２端子の電圧がオン電圧よりも高くなるように設定される。このようにすることで、第２端子の電圧が定電圧回路により高電位側に持ち上げられ、第２端子の電圧がオン電圧よりも高くなる。
【００１２】
【発明の実施の形態】
図１は、本発明に係る多出力定電圧電源１の第１実施形態を示す図である。多出力定電圧電源１は、主に第１定電圧電源１１、第２定電圧電源１２および第３定電圧電源１３から構成される。各定電圧電源は、例えば定電圧レギュレータ等の名称で呼ばれる市販品のＩＣで構成され、整流回路１８から出力されたリップル成分を含む直流電圧を入力し、リップル成分の少ない電圧Ｖ１、Ｖ２、Ｖ３を出力する。ここで、電圧Ｖ２は電圧Ｖ１よりも高く、且つ電圧Ｖ３は電圧Ｖ２よりも高いという関係にある。電圧Ｖ１、Ｖ２、Ｖ３は、夫々例えば１．５ボルト、２．５ボルト、３．３ボルトである。この多出力定電圧電源１は、第１、第２、第３定電圧電源１１，１２，１３の順序でオンされ（立ち上がる）、その順序でオフされる（立ち下がる）ように構成されている。図１では、各定電圧電源の入力端子はＩＮで、出力端子はＯＵＴで、接地端子はＧで、制御端子はＣＮＴで示される。
【００１３】
整流回路１８から各定電圧電源の入力端子に直流電圧が入力されている状態で、その制御端子に所定値以上の電圧（以下、この電圧を「オン電圧」という）が印加されると、各出力端子から電圧Ｖ１，Ｖ２，Ｖ３が出力される。一般的に、定電圧電源の出力電圧が高くなると、そのオン電圧は高くなる。また、多出力定電圧電源１には外部から別の電圧Ｖ４、例えば５ボルトが供給されている。第１定電圧電源１１の制御端子は、外部端子１７に接続されると共に、抵抗Ｒ５を介して電圧Ｖ４のラインに接続されている。外部端子１７が接地されているか、または該端子がローにされている場合は、第１定電圧電源１１の制御端子の電圧はオン電圧以下となり、第１定電圧電源１１から電圧Ｖ１は出力されない。外部端子１７が開放されるか、または該端子がハイにされると、第１定電圧電源１１の制御端子の電圧はオン電圧以上となり、第１定電圧電源１１から電圧Ｖ１が出力される。外部端子１７は、例えば不図示のマイクロコンピュータからの信号によりハイ／ローに切り替えられる。
【００１４】
第２定電圧電源１２のオン電圧が第１定電圧電源１１の出力電圧Ｖ１より低い場合は、第１定電圧電源１１の出力側と第２定電圧電源１２の制御端子とを直接接続することにより、第１定電圧電源１１のオン／オフに応じて第２定電圧電源１２をオン／オフさせることができる。しかし、第２定電圧電源１２のオン電圧が第１定電圧電源１１の出力電圧Ｖ１より高い場合には、上記方法を採用することができない。そこで、本発明においては、第１定電圧電源１１の出力側と第２定電圧電源１２の制御端子との間を抵抗Ｒ１で接続し、電圧Ｖ４のラインと第２定電圧電源１２の制御端子との間を抵抗Ｒ２で接続している。これにより、電圧Ｖ４のラインと第１定電圧電源１１の出力側との間の電圧が抵抗Ｒ２，Ｒ１で分圧される。そして、第２定電圧電源１２の制御端子には、分圧された電圧が電圧Ｖ１に上乗せされて印加される。ここで、抵抗Ｒ２の一端が第２定電圧電源１２のオン電圧よりも高い電位にある電圧Ｖ４のラインに接続されているので、第２定電圧電源１２の制御端子は、高電圧側に持ち上げられる。
【００１５】
この抵抗Ｒ１，Ｒ２により第１の３端子回路１４が構成され、第１定電圧電源１１の出力側に接続された端子が第１の３端子回路１４の第１端子であり、第２定電圧電源１２の制御端子に接続された端子が第２端子であり、電圧Ｖ４のラインに接続された端子が第３端子である。第１定電圧電源１１のオン／オフに応じて第２定電圧電源１２をオン／オフさせるために、下記の式（１）が満たされるように抵抗Ｒ１，Ｒ２の抵抗値が決められる。
第２定電圧電源のオン電圧  ＜
Ｖ１＋（Ｖ４−Ｖ１）＊Ｒ１／（Ｒ１＋Ｒ２）    （１）
尚、抵抗Ｒ１，Ｒ２の各抵抗値が設定される際に、オン電圧、電圧Ｖ１，Ｖ４に多少の誤差・変動があっても、式（１）が満たされるように考慮される。
【００１６】
また、式（１）に代えて、下記の式（２）が満たされるように、抵抗Ｒ１，Ｒ２の抵抗値が設定されてもよい。
第２定電圧電源のオン電圧  ＜
Ｖ１＊第１係数＋（Ｖ４−Ｖ１＊第１係数）＊Ｒ１／（Ｒ１＋Ｒ２）    （２）
ここで、第１係数は、１より小さい数、例えば０．８である。式（２）によれば、第１定電圧電源１１の出力が電圧Ｖ１の第１係数倍（８０％）になったときに第２定電圧電源１２がオンされる。式（１）または（２）が満たされるように抵抗Ｒ１，Ｒ２の各抵抗値が設定されていれば、第１定電圧電源１１の出力が電圧Ｖ１になっているときには、第１の３端子回路１４の第２端子が接続される第２定電圧電源１２の制御端子の電圧は、そのオン電圧よりも高くなる。これにより、第１定電圧電源１１のオン／オフに応じて第２定電圧電源１２をオン／オフさせることができる。尚、抵抗値にも誤差があるので、これらの誤差も考慮して最終的に抵抗Ｒ１，Ｒ２の抵抗値が設定される。
【００１７】
次に、第２定電圧電源１２と第３定電圧電源１３との関係について説明する。
第３定電圧電源１３のオン電圧が第２定電圧電源１２の出力電圧Ｖ２より低い場合は、第２定電圧電源１２の出力側と第３定電圧電源１３の制御端子とを直接接続することにより、第２定電圧電源１２のオン／オフに応じて第３定電圧電源１３をオン／オフさせることができる。しかし、第３定電圧電源１３のオン電圧が第２定電圧電源１２の出力電圧Ｖ２より高い場合には、上記方法を採用することができない。そこで、第２定電圧電源１２の出力側と第３定電圧電源１３の制御端子との間を抵抗Ｒ３で接続し、電圧Ｖ４のラインと第３定電圧電源１３の制御端子との間を抵抗Ｒ４で接続することにより、第２定電圧電源１２のオン／オフに応じて第３定電圧電源１３をオン／オフさせるようにしている。
【００１８】
この抵抗Ｒ３，Ｒ４により第２の３端子回路１５が構成され、第２定電圧電源１２の出力側に接続された端子が第２の３端子回路１５の第１端子であり、第３定電圧電源１３の制御端子に接続された端子が第２端子であり、電圧Ｖ４のラインに接続された端子が第３端子である。第２の３端子回路１５の動作は、第１の３端子回路１４と同様である。第２定電圧電源１２のオン／オフに応じて第３定電圧電源１３をオン／オフさせるために、下記の式（３）または（４）が満たされるように抵抗Ｒ３，Ｒ４の抵抗値が決められる。
第３定電圧電源のオン電圧  ＜
Ｖ２＋（Ｖ４−Ｖ２）＊Ｒ３／（Ｒ３＋Ｒ４）    （３）
第２定電圧電源のオン電圧  ＜
Ｖ２＊第２係数＋（Ｖ４−Ｖ２＊第２係数）＊Ｒ３／（Ｒ３＋Ｒ４）    （４）
【００１９】
式（３）、（４）は、夫々式（１）、（２）に対応する式である。抵抗Ｒ３，Ｒ４の各抵抗値は、式（１）、（２）と同様の考え方で設定される。また、式（４）の第２係数は、式（２）の第１係数と同じ値（０．８）であっても、異なる値（例えば、０．７）であっても構わない。式（３）または（４）が満たされるように抵抗Ｒ３，Ｒ４の各抵抗値が設定されていれば、第２定電圧電源１２の出力が電圧Ｖ２になっているときには、第２の３端子回路１５の第２端子が接続される第３定電圧電源１３の制御端子の電圧は、そのオン電圧よりも高くなる。これにより、第２定電圧電源１２のオン／オフに応じて第３定電圧電源１３をオン／オフさせることができる。尚、抵抗Ｒ１〜Ｒ４が本発明の第１〜第４抵抗に相当する。
【００２０】
図２は、図１の多出力定電圧電源１の出力波形を示す図である。図２では、式（２）および（４）に基づいて抵抗Ｒ１〜Ｒ４の各抵抗値が設定された場合の出力波形が示される。予め、電圧Ｖ４は多出力定電圧電源１に供給されており、整流回路１８からはリップルを含む直流電圧が出力されているものとする。最初は、外部端子１７がローになっており、全ての定電圧電源の出力は０ボルトである。
【００２１】
まず、時刻Ｔ１で外部端子１７がハイにされると、第１定電圧電源１１の制御端子の電圧は、そのオン電圧よりも高くなり、第１定電圧電源１１がオンされ、その出力は電圧Ｖ１に向かって立ち上がる（増大する）。その後、時刻Ｔ２で第１定電圧電源１１の出力が電圧Ｖ１の８０％になると、式（２）が成立し、第２定電圧電源１２がオンされ、その出力は電圧Ｖ２に向かって立ち上がる。その後、時刻Ｔ３で第２定電圧電源１２の出力が電圧Ｖ２の８０％になると、式（４）が成立し、第３定電圧電源１３がオンされ、その出力は電圧Ｖ３に向かって立ち上がる。
【００２２】
次に、時刻Ｔ４で外部端子１７がローにされると、第１定電圧電源１１の制御端子の電圧は、そのオン電圧よりも低くなり、第１定電圧電源１１はオフされ、その出力は０ボルトに向かって立ち下がる（減少する）。その後、時刻Ｔ５で第１定電圧電源１１の出力が電圧Ｖ１の８０％になると、式（２）が成立しなくなり、第２定電圧電源１２はオフされ、その出力は０ボルトに向かって立ち下がる。その後、時刻Ｔ６で第２定電圧電源１２の出力が電圧Ｖ２の８０％になると、式（４）が成立しなくなり、第３定電圧電源１３はオフされ、その出力は０ボルトに向かって立ち下がる。上記のように、本発明に係る多出力定電圧電源１においては、第１定電圧電源１１は第２定電圧電源１２よりも早く立ち上がり且つ早く立ち下がる。また、第２定電圧電源１２は第３定電圧電源１３よりも早く立ち上がり且つ早く立ち下がる。
【００２３】
図３は、第１の３端子回路１４の他の実施形態を示す図である。この実施形態では、図１の抵抗Ｒ１に代えて、直列に接続された３つのダイオードＤ１が用いられ、これらにより定電圧回路１６が構成される。定電圧回路１６の両端の電圧をＶＣとすると、式（１）、（２）に相当する式は、夫々式（５）、（６）となる。
第２定電圧回路のオン電圧  ＜  Ｖ１＋ＶＣ              （５）
第２定電圧回路のオン電圧  ＜  Ｖ１＊第１係数＋ＶＣ    （６）
式（５）または（６）が満たされるように、ダイオードの数が決められる。これにより、ダイオードＤ１の数は、１つまたは複数のいずれかとなる。また、抵抗Ｒ２によりダイオードＤ１を流れる電流が規定される。
【００２４】
図４は、第１の３端子回路１４の更に他の実施形態を示す図である。この実施形態では、図３のダイオードＤ１に代えて、ツェナーダイオードＤＺ１が用いられ、これにより定電圧回路１６が構成され、その両端の電圧はＶＣである。式（５）または（６）が満たされるように、所望のツェナー電圧を持つツェナーダイオードＤＺ１が決められる。また、複数のツェナーダイオードを直列に接続して式（５）または（６）を満たすようにしてもよい。尚、抵抗Ｒ２によりツェナーダイオードＤＺ１を流れる電流が規定される。
【００２５】
図５は、第１の３端子回路１４の更に他の実施形態を示す図である。この実施形態では、図３のダイオードＤ１に代えて、直列に接続されたダイオードＤ２とツェナーダイオードＤＺ２とが用いられ、これにより定電圧回路１６が構成され、その両端の電圧はＶＣである。式（５）または（６）が満たされるように、ダイオードＤ２とツェナーダイオードＤＺ２との組み合わせが決められる。また、複数のダイオードまたはツェナーダイオードを直列に接続して式（５）または（６）が満たされるようにしてもよい。尚、図３〜図５に示された本実施形態は、第２の３端子回路１５にも使用することができる。
【００２６】
図６は、本発明に係る多出力定電圧電源２の第２実施形態を示す図である。図６が図１と異なる点は、１つのリップル成分を含む直流電圧が３つの定電圧電源に入力されている点、第３定電圧電源１３が第２定電圧電源１２と同じように立ち上がり且つ立ち下がるように第２の３端子回路１５が構成されている点、および多出力定電圧電源２の負荷として光ディスク装置用、特にＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）プレーヤ用のＬＳＩであるレコーダプロセッサ２１が図示されている点にある。
【００２７】
レコーダプロセッサ２１は、第１定電圧電源１１の出力電圧Ｖ１（１．５ボルト）が供給されるＰＬＬ（フェーズロックトループ）回路部、第２定電圧電源１２の出力電圧Ｖ２（２．５ボルト）が供給されるメモリー部２３、および第３定電圧電源１３の出力電圧Ｖ３（３．３ボルト）が供給される入出力バッファ部２４で構成される。このレコーダプロセッサ２１の特性上、１．３ボルトが２．５ボルトおよび３．３ボルトよりも先に立ち上がり、且つこれらよりも先に立ち下がることが要求される。これを実現するために、第１実施形態とは異なり、本実施形態では第２の３端子回路１５の抵抗Ｒ３の一方の端子（第２の３端子回路１５の第１端子）が第１定電圧電源１１の出力側に接続される。
【００２８】
また、第２の３端子回路１５を構成する抵抗Ｒ３，Ｒ４の各抵抗値は、下記の式（７）、（８）のいずれかが満たされるように設定される。
第３定電圧電源のオン電圧  ＜
Ｖ１＋（Ｖ４−Ｖ１）＊Ｒ３／（Ｒ３＋Ｒ４）    （７）
第３定電圧電源のオン電圧  ＜
Ｖ１＊第３係数＋（Ｖ４−Ｖ１＊第３係数）＊Ｒ３／（Ｒ３＋Ｒ４）    （８）
ここで、第３係数を第１係数と等しくすれば、第３定電圧電源１３は第２定電圧電源１２と同じタイミングで立ち上がり／立ち下がりを開始する。また、第３係数を第１係数よりも大きく（小さく）すれば、第３定電圧電源１３は、第２定電圧電源１２よりも遅い（早い）タイミングで立ち上がりを開始し、且つ第２定電圧電源１２よりも早い（遅い）タイミングで立ち下がりを開始する。
【００２９】
図７は、図６の多出力定電圧電源２の出力波形を示す図である。図７では、式（２）および（８）に基づいて抵抗Ｒ１〜Ｒ４の各抵抗値が設定され、且つ第１係数と第３係数とが等しい場合の出力波形が示される。まず、時刻Ｔ１で外部端子１７がハイにされると、第１定電圧電源１１の制御端子の電圧は、そのオン電圧よりも高くなり、第１定電圧電源１１はオンされ、その出力は電圧Ｖ１に向かって立ち上がる。その後、時刻Ｔ２で第１定電圧電源１１の出力が電圧Ｖ１の８０％になると、式（２）および（８）が成立し、第２、第３定電圧電源１３がオンされ、それらの出力は夫々電圧Ｖ２、Ｖ３に向かって立ち上がる。
【００３０】
次に、時刻Ｔ３で外部端子１７がローにされると、第１定電圧電源１１の制御端子の電圧は、そのオン電圧よりも低くなり、第１定電圧電源１１の出力は０ボルトに向かって立ち下がる。その後、時刻Ｔ４で第１定電圧電源１１の出力が電圧Ｖ１の８０％になると、式（２）および（８）が成立しなくなり、第２、第３定電圧電源はオフされ、それらの出力は０ボルトに向かって立ち下がる。このように、多出力定電圧電源２は、要求されている通りに動作する。
【００３１】
以上述べた第１、第２実施形態においては、３つの定電圧電源を有する多出力定電圧電源１、２について説明したが、定電圧電源を２つとし、第１定電圧電源１１が、例えば１．５ボルトを出力し、第２定電圧電源１２が、例えば３．３ボルトを出力する場合についても本発明を適用できる。
【００３２】
また、上記第１、第２実施形態では、制御端子を備えた第１定電圧電源１１を使用した場合について説明したが、制御端子を持たない第１定電圧電源を使用して、第１定電圧電源の入力側をオン／オフすることにより、その出力側をオン／オフさせるようにしてもよい。さらに、上記第２実施形態の第１、第２の３端子回路１４、１５として、図３，４，５に示される３端子回路を使用してもよい。
【００３３】
【発明の効果】
本発明によれば、第１電圧を出力する第１定電圧電源と、その制御端子に第１電圧よりも高い電圧であるオン電圧が印加されたときに第１電圧より高い第２電圧を出力する第２定電圧電源とを備えた多出力定電圧電源において、第１端子が第１定電圧電源の出力に接続され、第２端子が第２定電圧電源の制御端子に接続され、第３端子がオン電圧よりも高い電位に接続され、且つ第１電圧が出力されているときに第２端子の電圧がオン電圧よりも高くなるように構成された３端子回路が設けられているので、簡潔な構成で、第１の定電圧電源がオンされた後に、第１の定電圧電源よりも高い電圧を出力する第２の定電圧電源がオンされる多出力定電圧電源を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る多出力定電圧電源の第１実施形態を示す図である。
【図２】図１の多出力定電圧電源の出力波形を示す図である。
【図３】第１の３端子回路の他の実施形態を示す図である。
【図４】第１の３端子回路の更に他の実施形態を示す図である。
【図５】第１の３端子回路の更に他の実施形態を示す図である。
【図６】本発明に係る多出力定電圧電源の第２実施形態を示す図である。
【図７】図６の多出力定電圧電源の出力波形を示す図である。
【符号の説明】
１、２    多出力定電圧電源
１１  第１定電圧電源
１２  第２定電圧電源
１３  第３定電圧電源
１４  第１の３端子回路
１５  第２の３端子回路
１６  定電圧回路
２１  ＬＳＩ（レコーダプロセッサ）
２２  ＰＬＬ回路部
２３  メモリー部
２４  入出力バッファ部
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５    抵抗
Ｄ１、Ｄ２    ダイオード
ＤＺ１、ＤＺ２    ツェナーダイオード
【図１】
2005012880.tif 000003
【図２】
2005012880.tif 000004
【図３】
2005012880.tif 000005
【図４】
2005012880.tif 000006
【図５】
2005012880.tif 000007
【図６】
2005012880.tif 000008
【図７】
2005012880.tif 000009