(57)【要約】【課題】パワー分配ＰＴＨ用のスペースが拡大しパワー関連ノイズが低減された多層チップ・キャリアを提供すること。【解決手段】２つの信号再分配ファンアウト層を有する多層チップ・キャリアでは、第１のファンアウト層において、エッジ近傍の信号パッドから信号を逃がすことに加え、残りの信号パッドをチップ・フットプリント・エッジのより近くに移動させる。第１のファンアウト層の下の電圧層において、残りの信号パッドをやはりチップ・フットプリント・エッジのより近くに移動させる。電圧層の下の第２のファンアウト層で、残りの信号パッドを逃がす。信号パッドが中央の領域からエッジ方向へ移動するので、パワーＰＴＨ用のスペースが拡大する。【選択図】図７
2005159354.tif 000002
【特許請求の範囲】
【請求項１】
多層チップ・キャリアであって、
前記チップ・キャリア上に搭載する少なくとも１つのチップのフットプリント内の信号パッド・パターンに関係する信号パッド・パターンで複数の信号パッドがその上に形成された誘電性材料の層を含み、
前記複数の信号パッドが、第１セットの信号パッドと、第２セットの信号パッドとを含み、
前記第１セットの信号パッドは、前記チップのフットプリントのエッジ近傍にあり、それぞれ導電ラインに接続され、その導電ラインが、前記チップ・フットプリント・エッジを越えて延び、
前記第２セットの信号パッドは、それぞれ導電ラインに接続し、その導電ラインが、前記チップ・フットプリント・エッジの近傍より近くに配置された対応する信号パッドに接続する、多層チップ・キャリア。
【請求項２】
誘電性材料の前記層上の前記チップ・フットプリント・エッジのより近くにある前記信号パッドの少なくともいくつかは、導電ビアに接続し、その導電ビアが、前記誘電性材料の層を貫通してその反対側表面に延びる１セットの導電ビアを形成する、請求項１に記載の多層チップ・キャリア。
【請求項３】
信号パッドをその上に有する誘電性材料の追加の層を前記誘電性材料の層の下に含み、
前記各信号パッドが、それぞれ前記１セットの導電ビアの対応する導電ビアに接続する、請求項２に記載の多層チップ・キャリア。
【請求項４】
誘電性材料の前記追加の層上の前記信号パッドの少なくともいくつかは、それぞれ導電ラインに接続され、その導電ラインが、前記チップ・フットプリント・エッジの近傍より近くにある追加の信号パッドのそれぞれに接続する、請求項３に記載の多層チップ・キャリア。
【請求項５】
前記追加の信号パッドの少なくともいくつかは、導電ビアに接続され、その導電ビアが、誘電性材料の別の層上の信号パッドに接続するために誘電性材料の前記追加の層を貫通して延び、また誘電性材料の前記別の層上の前記信号パッドは、導電ラインに接続され、その導電ラインが、前記チップ・フットプリント・エッジを越えて延びる、請求項４に記載の多層チップ・キャリア。
【請求項６】
前記複数の信号パッドが、複数のパワー分配バスに隣接して配置される、請求項５に記載の多層チップ・キャリア。
【請求項７】
パワー用メッキ・スルーホール（ＰＴＨ）が、前記信号パッドの領域内において前記パワー分配バスに接続される、請求項６に記載の多層チップ・キャリア。
【請求項８】
表面に取り付けられたチップを含む、請求項１に記載の多層チップ・キャリア。
【請求項９】
請求項８の多層チップ・キャリアが搭載されたプリント配線ボード。
【請求項１０】
多層チップ・キャリア基板であって、
複数の信号パッドが、その上に配置された誘電性材料の１つの層を含み、
前記複数の信号パッドのいくつかが、第１セットの信号パッドを形成し、該パッドに導電ラインが接続され、その導電ラインが、前記１つの層に取り付けられるチップのフットプリント・エッジを越えて延びており、
前記複数の信号パッドのいくつかが、第２セットの信号パッドを形成し、該パッドに導電ラインが接続され、その導電ラインが、第３セットの信号パッドに接続するために前記フットプリント・エッジに向かって延びており、
前記第３セットの信号パッドは、導電ビアに接続され、その導電ビアが、誘電性材料の別の層上の対応するセットの信号パッドにそれぞれ接続する、基板。
【請求項１１】
誘電性材料の前記別の層上の前記対応する信号パッド・セットの前記信号パッドの少なくともいくつかは、導電ラインに接続され、その導電ラインが、第４セットの信号パッドにそれぞれ接続するために前記フットプリント・エッジに向かって延びる、請求項１０に記載の多層チップ・キャリア基板。
【請求項１２】
前記別の層上の前記第４信号パッド・セットの前記信号パッドの少なくともいくつかが、導電ビアに接続され、その導電ビアが、誘電性材料の追加の層上の対応するセットの信号パッドに接続する、請求項１１に記載の多層チップ・キャリア基板。
【請求項１３】
誘電性材料の前記追加の層上の前記信号パッド・セットの前記信号パッドの少なくともいくつかは、導電ラインに接続され、その導電ラインが、前記チップ・フットプリント・エッジを越えて延びる、請求項１２に記載の多層チップ・キャリア基板。
【請求項１４】
前記複数の信号パッドのうちのいくつかの信号パッドが、複数のパワー分配バスに隣接して配置される、請求項１０に記載の多層チップ・キャリア基板。
【請求項１５】
パワー用メッキ・スルーホール（ＰＴＨ）が、誘電性材料の前記追加の層上で前記第１、第２および第３の信号パッド・セットの領域内において、前記パワー分配バスに接続する、請求項１４に記載の多層チップ・キャリア基板。
【請求項１６】
前記第１および第２のセットの信号パッドが、行および列として配置され、前記パワー分配バスが、信号パッドの前記行および列の少なくともいくつかの間に配置される、請求項１５に記載の多層チップ・キャリア基板。
【請求項１７】
はんだ接続によって前記チップ・キャリア上のパッドに電気的に接続されたコンタクト・アレイを有するチップを含み、前記はんだ接続によって、前記複数の信号パッドの少なくともいくつかに信号を供給する、請求項１０に記載の多層チップ・キャリア基板。
【請求項１８】
請求項１７のチップ・キャリア基板が搭載されたプリント配線ボード。
【請求項１９】
誘電性材料の第１、第２および第３の層を含む多層チップ・キャリアであって、
誘電性材料の前記第１の層が、その上に形成され、前記チップ・キャリアが搭載する少なくとも１つのチップのフットプリント内の信号パッドに関係する信号パッド・パターンで配置された、複数の信号パッドを有し、
前記複数の信号パッドが、第１セットの信号パッドと、第２セットの信号パッドとを含み、
前記第１セットの信号パッドは、前記チップ・フットプリントのエッジの近傍にあり、それぞれに導電ラインが接続され、その導電ラインが、前記チップ・フットプリント・エッジを越えて延び、
前記第２セットの信号パッドは、それぞれに導電ラインが接続され、その導電ラインが、前記チップ・フットプリント・エッジの近傍より近くに配置された信号パッドのそれぞれに接続するために延び、
前記チップ・フットプリント・エッジの近傍より近くに配置された前記信号パッドは、導電ビアに接続され、その導電ビアが、誘電性材料の前記第１の層を貫通して延びており、
誘電性材料の前記第２の層が、その上に配置された１セットの信号パッドを有し、
前記１セットの信号パッドが、それぞれ前記導電ビアに接続され、前記導電ビアが、誘電性材料の前記第１の層を貫通して延び、またそれぞれに導電ラインが接続され、その導電ラインが、前記チップ・フットプリント・エッジの近傍より近くに配置された追加の信号パッドにそれぞれ接続するために延び、
前記追加の信号パッドは、導電ビアに接続され、その導電ビアが、誘電性材料の前記第２の層を貫通して延びており、
誘電性材料の前記第３の層が、その上に配置された１セットの信号パッドを有し、
前記１セットの信号パッドが、それぞれ導電ビアに接続され、その導電ビアが、誘電性材料の前記第２の層を貫通して延び、またそれぞれに導電ラインが接続され、その導電ラインが、前記チップ・フットプリント・エッジを越えて延びる、多層チップ・キャリア。
【請求項２０】
前記信号パッド・パターンに対応する、電気コンタクトのパターンを有する少なくとも１つのチップを含む、請求項１９に記載の多層チップ・キャリア。
【請求項２１】
請求項２０の多層チップ・キャリア基板が電気的に接続するプリント配線ボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ・キャリアに関し、より詳しくは、フリップ・チップ技術などで使用するための、向上した性能を有する高密度チップ・キャリアに関する。
【背景技術】
【０００２】
半導体チップの端子密度、特にチップの入出力（Ｉ／Ｏ）接続の密度が技術の向上とともに高まるにつれて、チップ・キャリアの配線能力は、いっそう問題になってくる。密集した端子パッドは高密度なので、キャリア・ラインを各端子パッドに接続するための互いに分離された導体の構築が困難になる。信号を載せる端子パッドおよびラインは、特に厄介である。というのは、それらは、互いに、またパワー・ラインおよびグラウンド・ラインから分離しなければならないからである。チップ・キャリア上の信号ラインは、望ましくない結合パスおよび漏洩パスが避けられるように、他の導体から電気的に十分分離しなければならない。
【０００３】
高密度チップ・キャリア内での引き回し（routing）を可能にするため、マイクロビアならびに他の技術が開発されてきた。マイクロビア・チップ・キャリアは、通常複数の層を使用して必要な相互接続を行い、特にチップ・パッケージでは、フリップ・チップ・ボール・グリッド・アレイ（ＢＧＡ）技術を使用して行う。これらのハイ・ピン・カウント技術では、配線密度および層の配線能力が、特にコスト、歩留まり、性能および信頼性の点から見て重要である。なお、「配線能力」とは、すべての信号を所与のパターンまたは層から（内側にまたは外側に）「逃がす」ことができるように引き回しラインを配置する技術的可能性と考えることができる。引き回しに対する考慮すべき制約条件には、ビア密度、引き回しラインの幅およびクリアランス、端子パッドの寸法および必要なクリアランス、シールド要件ならびに当分野で周知の他の設計上の制約条件が含まれる。
【０００４】
マイクロビア・チップ・キャリア基板は、一般に、めっきスルーホール（ＰＴＨ）を有するコアのまわりに構築される。このような高密度相互接続（ＨＤＩ）チップ・キャリアは、エポキシ・ガラス層からなるコア両側での層のビルドアップを使用する。ガラス層は、エポキシ含浸ガラス布からなり、これを高い温度で積層して堅固で寸法が安定したコアを製作する。コア両側のビルドアップ層は、一般に非強化エポキシである。典型的なマイクロビア・チップ・キャリアの例は、米国特許第６，５１８，５１６Ｂ２号に記載のものである。
【０００５】
マイクロビア・チップ・キャリアなどのチップ・キャリアでは、チップの下では密度の制約がありＰＴＨ用のスペースが制限されるので、キャリアの前部（チップ側）と後部（ボード側）の間の縦の相互接続能力が制限される。このことは、より多いＩ／Ｏ数およびより高パワーのチップに対するパワー分配要件に関して特に問題である。信号分配層におけるファンアウト配線要件によって、チップの中央部内に残るパワー分配のためのスペースの量が必然的に制限される。その結果、チップ下に残された中央領域内に収容できるＰＴＨの数が制限されるので、パワー分配特性が悪くなりパワー関連ノイズが引き起こされる。
【０００６】
これらの問題に対する他の解決策があるが、そのような解決策は、他の欠点を有する。たとえば、セラミック・チップ・キャリアおよびテフロン（Ｒ）・ベースのチップ・キャリアがパワー分配を改善するために用いられてきたが、これらの解決策は、かなりより高価である。さらに、セラミック・チップ・キャリアには、チップ・キャリアとプリント配線ボード（ＰＷＢ）の相互接続における信頼性の問題がある。テフロン（Ｒ）・ベースのキャリアについても、層数および配線能力に関する柔軟性が制限されている。
【特許文献１】米国特許第６，５１８，５１６Ｂ２号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、本発明の目的は、改良された多層チップ・キャリアおよびそのレイアウト方法を提供することである。
【０００８】
他の本発明の目的は、多層チップ・キャリア用の改良された信号再分配方法およびレイアウトを提供することである。
【０００９】
他の本発明の目的は、パワー分配用のスペースが拡大した多層チップ・キャリアを提供することである。
【００１０】
他の本発明の目的は、パワーを分配するための追加のＰＴＨ用のスペースが拡大した多層チップ・キャリアを提供することである。
【００１１】
本発明の別の目的は、パワー関連ノイズが低減された多層チップ・キャリアを提供することである。
【課題を解決するための手段】
【００１２】
本発明によれば、チップ下にスペースを空ける、信号を逃がすための改良されたファンアウト再分配配線構成が提供される。信号をチップから逃がすために２つの信号再分配層を用いる場合、この配線構成は特に有効である。この配線構成では、配線の第１の再分配層下に第２の再分配層の配線が実質的に重畳するように、その配線を再び引き回す。その結果、パワー用ＰＴＨは、普通ならば信号逃げ区域になるはずのフットプリント中に延びることが可能になる。
【００１３】
したがって、本発明による再分配配線構成によって、チップの下に追加のパワー分配用ＰＴＨのためのスペースが空けられる。それによって、このパワー分配用ＰＴＨを基板パワー・プレーン中に直接接続することができ、パワー・バスに沿って複数のピックアップが可能になる。スペースを拡大することによって、ＰＴＨの数を従来の２レベルの信号再分配配線で可能な数より少なくとも２倍まで増やすことが可能になり、したがってパワー関連ノイズの低減の実質的な改善が可能になる。
【発明を実施するための最良の形態】
【００１４】
図１を参照すると、チップ側に３つのビルドアップ層を有し、プリント回路ボードまたはプリント配線ボード側に３つのビルドアップ層を有する通常のチップ・キャリアの断面図が示してある。すなわち、それぞれＦＣ２、ＦＣ３およびＦＣ４に対応する層１、３および５がビルドアップ層として働き、それにチップ７がはんだコンタクト９を介して取り付けられる。それぞれＢＣ２、ＢＣ３およびＢＣ４に対応する層１１、１３および１５は、ビルドアップ層として働き、はんだコンタクト１９を介してボード１７に取り付けられる。ＦＣ３として示される層３が、チップからの第１のファンアウト信号再分配層として働き、ＦＣ１として示される層２１も、チップからの第２のファンアウト信号再分配層として働く。このような構成が、たとえばマイクロビア・チップ・キャリアの典型である。
【００１５】
図２に、通常のチップ・フットプリントを表す。このようなチップは、一般に長方形であり、正方形であってもよく、エッジ・ライン２３によって画定されるチップ・エッジをもつフットプリントを有する。内側領域２５は、従来技術の構成ではパワーを分配するための多数のパワー用ＰＴＨが形成される一般的な区域を表しており、その区域の輪郭をライン２６で示す。点２７は、フットプリントの幾何的基準点を表し、チップ・フットプリントの中心点とほぼ同じでもよい。領域２５を囲む、ライン３３で輪郭を示した領域２９は、従来技術では、すべてではないまでも大部分の第２セットの信号をチップから逃がす一般的な区域を表す。これは、図１のＦＣ１信号再分配層２１で行われる。領域２９を囲む、ライン２３で輪郭を示した領域３１は、従来技術では、すべてではないまでも大部分の第１セットの信号をチップから逃がす一般的な区域を表す。これは、図１のＦＣ３信号再分配層３で行われる。
【００１６】
当業者には理解されるように、「逃げ」とは、チップから信号を分配するために、信号を載せる信号パッドが外側に延びるワイヤまたはバスに接続されるレベルまたはチップ・キャリア層を意味する。図２の構成は、本発明の原理の理解を容易にするために使用されていることを理解されたい。実際には、逃げ区域または逃げ領域は、オーバーラップしてもよく、図２に示した区域または領域と比べて形状がより不規則であってもよい。同様に、領域内のすべての信号パッドを、必ずしも同時に逃がさなくてもよい。
【００１７】
本発明の説明の前に、図３〜図６を参照しながらまず従来技術について説明する。図３に、従来技術による図１のＦＣ４グラウンド／電圧層５の平面図の一部を示す。この層は、チップ７に接合する。図を簡単にするため、このような層上に通常見られる機構のすべてを必ずしも示していない。むしろ、本発明の理解に関連する機構を示してある。同様に、簡単にするため、第１象限に関連する機構のみを示す。同じ基本機構パターンが、チップの４象限のすべてにわたり対称的に存在し得ることは明らかである。図３の外側ライン２３は、図２に示すチップ・エッジを表し、点線２２および２６は、図２に示す内側の三角領域の輪郭を示す。ライン２４および２８は、図２に示す第１象限の輪郭を示す。
【００１８】
図３にさらに示すように、点線２２、２４および２６内の領域２５は、従来技術による図２のパワー用ＰＴＨが形成される一般的な区域の一部に対応する。図３のこの三角形の区域は、図２の区域２５の１／８に対応し、点２７が、図２に示す基準点と同じである。同様に、図２の領域２９の一部は、図３の点線２６と３３の間に形成され、やはり従来技術によるチップから第２セットの信号を逃がす区域に対応する。図３の領域３１は、従来技術による図２のチップから第１セットの信号を逃がす区域の一部に対応する。
【００１９】
図３に示すＦＣ４グラウンド／電圧層５では、縦の導電ライン３５がグラウンド／電圧ワイヤまたはグラウンド／電圧バス３５ａ〜３５ｈを表し、反復する黒丸３６がグラウンド／電圧パッドを表す。３５ｂなどこれらのバスからの矢印は、これらのバスが横方向に延びることを表す。縦のグラウンド／電圧バスの両側にある列の円は、導電信号パッド３７を表す。列の導電パッド３７しか示していないが、右側に延びる行の信号パッドの類似パターンも存在するはずであることは明らかである。同様に、下半分内の、すなわち横のバス３５ｂより下（すなわち第２象限）の区域には、対応する行および列の信号パッドおよびグラウンド／電圧バスの鏡像もあり得、第３および第４の象限についても同じである。この図に示したパッドおよびバスの形状および数は、これらの要素または機構をどのように構成できるかの例を提示したものである。パッドおよびバスの他の形状および数も容易に用いることができる。
【００２０】
図３の構成では、列３７ａの８個の信号パッドが、バス３５ａと３５ｃの間に示されている。同様に、列３７ｂの９個の信号パッドが、バス３５ｃと３５ｄの間にも示されている。第３の列３７ｃの信号のパッドが、バス３５ｄと３５ｅの間にも示されており、以下同様である。これから分るように、領域２５は、信号パッドで完全に占有された領域でなく、したがってパワー分配用ＰＴＨを収容するための主な領域である。
【００２１】
やはり図３を参照すると、通常チップから（図４のＦＣ３レベルで）逃がすために、一般に、横ライン３３より上にある領域３１内の上側信号パッドから第１セットの信号の多数を引き出す。第２セットの信号の多数もチップから（図６のＦＣ１レベルで）逃がすために、ライン３３より下の領域２５および２９内の信号パッドから引き出す。ここに示した例では、第１セットの信号について、すべてのパッドを領域３１から逃がすのではない。このことについては、図４でより明確に示す。
【００２２】
図４に、従来技術による図１のＦＣ３信号再分配層３の平面図の一部を示す。簡単にするため、この図には、図３に示したパッドおよびグラウンド／電圧バスの機構パターンの一部のみが示してある。すなわち、３列のパッドのみに対する逃げパターンを説明するが、残りの列の信号パッドについても同様のパターンが存在することは明らかである。当業者には理解されるように、導電ビアは、図３のＦＣ４層上の信号パッド３７からその層の誘電体を貫通して図４のＦＣ３層上の信号パッド３７へと延びる。同様に、本明細書で説明する様々な層中の図示の各層においても、導電ビア構成が、ある層上の信号パッドを次の層上の信号パッドに相互接続するために使用される。そのようなビア構成の例を図１０に示し、本明細書で後に説明する。
【００２３】
図４のＦＣ３レベルでは、第１セットの信号は、領域３１内の外側信号パッドから逃がされる。信号パッド３７の逃げをそれぞれ、信号パッド３７に取り付けられ上方にチップから外に延びる導電ワイヤまたは導電バス３９として示す。すなわち、たとえば、列のパッド３７ａ内の逃がされる３個の信号パッドのそれぞれ、および列のパッド３７ｂ内の逃がす４個の信号パッドのそれぞれに、信号をチップ・フットプリントの外部に逃がすことを可能にするために導電ワイヤ３９が取り付けられる。同様に、列３７ｃからの５個の信号パッドなど他の列の信号パッドの各パッドも、上方にチップ・フットプリントから外に延びる導電ワイヤ３９が取り付けられる。この図から分るように、第１セットの信号について、領域３１内の信号パッドをすべて逃がすのではなく、この例では８０％を逃がす。したがって、領域３１内に示した３個の信号パッドは、そのまま放置して第２セットの信号パッドとともに逃がすことになる。
【００２４】
また、図４の領域２５および２９内に示した信号パッドは、ＦＣ３レベルで逃がさない。すなわち、たとえば、列の信号パッド３７ｃ内の残りの３個の信号パッドは、逃がさない。同様に、列３７ａおよび３７ｂのそれぞれ内の５個の信号パッドも、逃がさない。これらの残りの信号パッドは、「ドッグボーン」として当業者に周知の導電コネクタ４１を介して左側へ迂回させる。ドッグボーン導電コネクタ４１を使用して信号パッドを横へ別の位置に迂回させ、それによって次のレベルへのビア接続を行う。たとえば、チップ・キャリアの連続する層を貫通する導電ビアを製作するという難題を避けるなど設計上の目的に、この構成を使用することができる。図４では、ドッグボーン導電コネクタ４１を使用して、左側に同じ距離だけ各信号パッドを迂回させている。
【００２５】
図１０に、導電コネクタ４１の通常の構造の平面図を示す。これに示すように、信号パッド３７は、導電ワイヤまたは導電バス３８によって信号パッド３７Ａと導通するように橋絡される。ワイヤ３８をどんな距離でも延ばすことができることは、明らかである。導電ビア４０が、図４のＦＣ３層上の上側信号パッド３７Ａからこの層の誘電体を貫通して図５のＦＣ２層上の下側信号パッド３７Ａに延びている、図１０の側面図を図１１に示す。図５に示した信号パッド３７Ａは、このレベルで橋絡されて右側に戻される。しかし、この構成は、どの方向にもどんな距離だけでも橋絡することができることは明らかである。導電ビア４０は、たとえば、ＰＴＨタイプの導体などの固体導電性部材またはめっきビアでもよい。
【００２６】
従来技術による図５の平面図に、図１に示すＦＣ２電圧Ｖ２層１の機能の一部を示す。電圧バス３５は、このレベルで電圧Ｖ２を提供するが、信号パッド３７からどの信号も逃がさない。ＦＣ３層３から上に延びる信号パッド３７Ａが、同じ距離だけ右側へ信号パッド３７に橋絡されて、図４に示すように実質的に同じ位置に戻る。
【００２７】
従来技術による図６の平面図に、図１のＦＣ１信号再分配層２１の機能の一部を示す。先に述べたように、図５のＦＣ２層上の信号パッド３７が、導電ビアによって図６のＦＣ３層上の信号パッド３７に接続される。このレベルでは、信号パッド３７の残りをチップから逃がす。ここに示すように、パワー分配用ＰＴＨを収容するのに十分な空きスペースを有するただ１つの領域は、ＰＴＨパッド４３の下にある領域２５である。これは、領域２９および３１内のスペースが信号パッド３７および信号逃げワイヤ３９で占められているからである。
【００２８】
以下、主に図７〜図９を参照しながら本発明の実施形態について説明する。本発明によれば、ＦＣ３層、ＦＣ２層およびＦＣ１層のレベルで使用する配線逃げ構成が、すべての領域２５、２９および３１内でスペースを空けて、パワー分配用ＰＴＨ数のかなりの増加に対応する。図７、８および９では、図３〜図６で使用したのと同じグラウンド／電圧バスおよび信号パッドの構成を使用する。同様に、図７、８および９では、図３〜図６で使用したのと同じ参照文字を同じ機能に使用する。
【００２９】
本発明によれば、配線逃げ構成は、ＦＣ３信号再分配層から始まり、その部分的平面図を図７に示す。この層は、図１に示すＦＣ３信号再分配層３に対応する。ここで使用するＦＣ４グラウンド層５は、上記で図３に示したものと同じであり、したがって再び示していないことに留意されたい。図７の第１セットの信号パッドは、図４で説明したものと同じパターンで逃がされる。すなわち、列３７ａ内の３個の信号パッド、列３７ｂ内の４個の信号パッドおよび列３７ｃ内の５個の信号パッドは、信号バス３９で逃がされる。しかし、これら１２個の信号パッド逃げに加えて、このレベルで残った１３個の信号パッド３７は、チップ・エッジ２３へ向けて広い区域に新しいパッド４５まで、信号ワイヤまたは信号バス３８を介して電気的にそれぞれ前進される。
【００３０】
図７の信号パッド構成を図４のそれと比較すると、信号パッドをこのように前進させた結果として、図４のような４個の信号パッドではなく、１個の信号パッドが領域２５に残っていることが分る。さらに、図４のような６個ではなく、４個の信号パッドが領域２９に残っている。領域３１に残っている３個の信号パッドは、領域３１内の合計１２個の信号パッドを連れ出しているチップ・エッジに向けて、さらに移動される。チップの残りにわたる列の信号パッド（図示せず）についても同様に信号パッドを前進させ得ることは明らかである。具体的な前進のパターンは重要でなく、使用する技術に用いる個々の基本寸法の範囲で、様々なパターン構成を実装することができる。第１に、信号ワイヤを前進させるための開けた経路と、隣接する信号のパッド、ワイヤおよびバスからの十分なクリアランスとが必要であることは、明白である。様々なプロセスを使用して、これらの信号パッドを前進させる有効なパターンをレイアウトすることができる。
【００３１】
図８に、本発明によるＦＣ２電圧Ｖ２層の平面図の一部を示す。図から分るように、図８の信号パッド４５は、図７の信号パッド４５と同じ位置にあり、図１０および１１に関して開示したビア構成などの導電ビアによって、互いに接続される。図から分るように、図７で新しい信号パッド４５にまであらかじめ前進させた信号パッドは、図８で再び、チップ・エッジ２３へ向けて新しいパッド４７まで信号ワイヤ４８を介して電気的にそれぞれ前進される。先に指摘したように、信号ワイヤは、一般にかなりの距離にわたって延びる。電圧層を横切る信号経路が利用できる場合は、信号パッド４７まで前進させるのではなく、信号パッド４５をこのレベルで逃がすこともできる可能性がある。従来技術による図５のこの同じＦＣ２電圧層では、各信号パッドが、それら自体の領域内で同じ短い距離だけ横に延びる。
【００３２】
図８の信号パッド構成を従来技術による図５の信号パッド構成と比較すると、図５では４個の信号パッドが残っているのに比べて、図８の領域２５内では信号パッドが残っていないことが分る。同様に、図５では６個の信号パッドが残っているが、図８の領域２９内では１個の信号パッドしか残っていない。
【００３３】
図９に、図１の層２１に対応する本発明によるＦＣ１信号再分配層の平面図の一部を示す。この層は、残りの信号パッド４７のすべてをチップから逃がす第２の信号逃げ層である。図から理解されるように、このＦＣ１層上の信号パッド４７の位置は、図８のＦＣ２層上の対応する信号パッドの位置と同じであり、導電ビアによって互いに接続される。図から分るように、パワーＰＴＨ用に利用できる区域は、従来技術による図６のＦＣ１信号再分配層の構成で利用できるものよりかなり拡大している。具体的にいうと、パワーＰＴＨ用に利用できる区域は、図６に示すように領域２５に限定されているのではなく、領域２９のすべての中と、領域３１の一部の中とに拡大している。このため、図６に示すように６個ではなくパッド４３の下に１３個のパワーＰＴＨを形成することが可能になる。
【００３４】
この説明の区域の輪郭を示すライン５１は、領域２５の隅部からの延長線である。ライン２２に沿ったスペースのバンドは、端に向かってわずかに広がっていて、パワーＰＴＨを配置することができる可能がある区域を提供することも理解されたい。このことは、従来技術によるレイアウト構成と、本発明によるレイアウト構成のどちらにもあてはまる。本発明の配線構成に使用したこの例によると、この区域のバンドも拡大して、パワーＰＴＨ数をほぼ２倍に増加させる。
【００３５】
図７〜９に示したレイアウト・パターンは、本発明による配線概念をどのように実装することができるかについての例として提示したものであること、および異なるレイアウト・パターン、密度、ビア寸法、ライン幅、パッド寸法などにより、パワー分配用ＰＴＨに利用できるスペースを２倍より多く拡大できることを理解されたい。本発明で提供されるパターン・レイアウト手法の概念は、２つ以上の逃げレベルを用いる様々な多層チップ・キャリア構成のどんなものにも使用することができることも理解されたい。
【００３６】
さらに、第１パッド・セットから第１の信号を逃がした後に、そのセットの残りの信号パッドを移動させる実際の効果は、第１パッド・セット区域の下の位置にこれらの残りのパッドを前進させることであることを理解されたい。この前進は、２段階のプロセスで実施される。第１段階は、第１セットの信号を逃がすことと同時に、すなわち同じ層のレベルで行われる。この前進の第２段階は、第１の逃げレベルの層の下にある次の層のレベルで行われ、信号を逃がすのは、この第２の進みレベルの層の下の層で行われる。
【００３７】
２レベルの信号再分配について説明したが、２つを超えるレベルを使用することもできることに留意されたい。２つを超えるレベルの信号再分配を使用する場合、チップ・エッジに向けて信号パッドを前進させるためにも、信号パッドを逃がすためにも、同様の方法でこれらの追加のレベルを使用することができる。たとえば、３レベルの信号再分配を使用する場合、第１の信号逃げレベルおよび第２の信号逃げレベルの両方で、また任意の介在するレベルで、チップ・エッジに向けて残りの信号パッドを前進させることができ、最後の逃げは、残りの信号再分配レベルを含む残りのレベルで行うことができる。
【００３８】
本発明の真の精神から逸脱せずに、本発明の好ましい実施形態において様々な修正および変更を実施できることが上の説明から理解されよう。この説明は、例示のためのものにすぎず、限定的な意味で解釈すべきものではない。本発明の範囲は、添付の特許請求の範囲の文言によってのみ限定されるべきものとする。
【図面の簡単な説明】
【００３９】
【図１】両側面上に３つのビルドアップ層を有する通常のチップ・キャリアの断面図である。
【図２】点線で逃げ区域を表した、チップの区域の平面図である。
【図３】図１に表した従来技術によるＦＣ４グラウンド層の平面図の一部である。
【図４】図１に表した従来技術によるＦＣ３信号再分配層の平面図の一部である。
【図５】図１に表した従来技術によるＦＣ２電圧層の平面図の一部である。
【図６】図１に表した従来技術によるＦＣ１信号再分配層の平面図の一部である。
【図７】本発明によるＦＣ３信号再分配層の平面図の一部である。
【図８】本発明によるＦＣ２電圧層の平面図の一部である。
【図９】本発明によるＦＣ１信号再分配層の平面図の一部である。
【図１０】導電コネクタの平面図である。
【図１１】導電コネクタの側面図である。
【符号の説明】
【００４０】
５  ＦＣ４グラウンド層
２１  層
２２  ライン
２３  エッジ・ライン
２５  領域
２９  領域
３１  領域
３７  信号パッド
３７ａ  列
３７ｂ  列
３７ｃ  列
３８  信号バス
３９  信号バス
４３  パッド
４５  パッド
４７  パッド
４８  信号ワイヤ
【図１】
2005159354.tif 000003
【図２】
2005159354.tif 000004
【図３】
2005159354.tif 000005
【図４】
2005159354.tif 000006
【図５】
2005159354.tif 000007
【図６】
2005159354.tif 000008
【図７】
2005159354.tif 000009
【図８】
2005159354.tif 000010
【図９】
2005159354.tif 000011
【図１０】
2005159354.tif 000012
【図１１】
2005159354.tif 000013