(57)【要約】【課題】  インピーダンスのミスマッチングを改善すると共に、トランスや配線のインダクタンス成分による周波数特性の劣化を改善し得るミキサ回路及びチューナを提供する。【解決手段】  ミキサ回路１０は、高周波信号伝送回路１５と発振周波数伝送回路１６とトランジスタスイッチング回路１７と中間周波数出力回路１８とを有する。高周波信号伝送回路１５は、１つのノード１１と、ノード１１からの高周波入力信号を振幅が等しくかつ位相が１８０°異なる２つの信号に分配して出力するノード１３・１４と、バイパスコンデンサＣ３又は直接にて高周波的に接地された１つ以上のノード１２とを有し、ノード１３とノード１１とは直流的に接続され、ノード１２はバイパスコンデンサＣ３と並列に抵抗Ｒ２にてアースに接続されるか又は直接アースに接続され、かつ入力端子側と出力端子側とのインピーダンス比が概ね１：１となる位相分配トランスとを有している。【選択図】  図１
2005109977.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号伝送回路と発振周波数伝送回路とトランジスタスイッチング回路と中間周波数出力回路とを有するミキサ回路において、
上記高周波信号伝送回路は、
１つの高周波信号入力端子と、その高周波信号入力端子からの高周波入力信号を振幅が等しくかつ位相が１８０°異なる２つの信号に分配して出力する位相分配出力端子と、バイパスコンデンサ又は直接にて高周波的に接地された１つ以上の高周波接地用端子とを有し、上記位相分配出力端子のうちの少なくとも１つの位相分配出力端子と上記高周波信号入力端子とは直流的に接続され、上記高周波接地用端子のうち少なくとも１つの高周波接地用端子はバイパスコンデンサと並列に抵抗にてアースに接続されるか又は直接アースに接続され、かつ入力端子側と出力端子側とのインピーダンス比が概ね１：１となる位相分配トランスとを有していることを特徴とするミキサ回路。
【請求項２】
第１のＦＥＴと第２のＦＥＴとの各ソース電極同士が接続され、第３のＦＥＴと第４のＦＥＴとの各ソース電極同士が接続され、第１のＦＥＴと第４のＦＥＴとの各ゲート電極同士が接続され、第２のＦＥＴと第３のＦＥＴとの各ゲート電極同士が接続され、第１のＦＥＴと第３のＦＥＴとの各ドレイン電極同士が接続され、かつ第２のＦＥＴと第４のＦＥＴとの各ドレイン電極同士が接続される構成をとるトランジスタスイッチング回路と、
１つの高周波信号入力端子と、その高周波信号入力端子からの高周波入力信号を振幅が等しくかつ位相が１８０°異なる２つの信号に分配して出力する位相分配出力端子と、バイパスコンデンサ又は直接にて高周波的に接地された１つ以上の高周波接地用端子とを有し、上記位相分配出力端子のうちの少なくとも１つの位相分配出力端子と上記高周波信号入力端子とは直流的に接続され、上記高周波接地用端子のうち少なくとも１つの高周波接地用端子はバイパスコンデンサと並列に抵抗にてアースに接続されるか又は直接アースに接続され、かつ入力端子側と出力端子側とのインピーダンス比が概ね１：１となる位相分配トランスとを有し、
上記トランジスタスイッチング回路における、接続された第１のＦＥＴ及び第３のＦＥＴのドレイン電極、並びに接続された第２のＦＥＴ及び第４のＦＥＴのドレイン電極は、それぞれ高周波遮断回路を介して直流電源に接続され、
上記トランジスタスイッチング回路における、接続された第１のＦＥＴ及び第２のＦＥＴのソース電極に上記位相分配トランスの２つの位相分配出力端子のうちの１つが接続され、接続された第３のＦＥＴ及び第４のＦＥＴのソース電極に上記位相分配トランスの他の１つの位相分配出力端子が接続され、
上記トランジスタスイッチング回路における、接続された第１のＦＥＴ及び第４のＦＥＴのゲート電極、並びに接続された第２のＦＥＴ及び第３のＦＥＴのゲート電極は、それぞれ高周波遮断回路を介して接地又は直流電源に接続されている一方、
上記位相分配トランスの高周波信号入力端子には高周波信号が入力され、上記トランジスタスイッチング回路におけるゲート電極には振幅が等しくかつ位相差が１８０°異なる２つの局部発振信号が入力され、上記トランジスタスイッチング回路におけるドレイン電極から高周波入力信号周波数と局部発振信号周波数との和成分及び差成分が出力されることを特徴とするミキサ回路。
【請求項３】
前記位相分配トランスは、入出力間において平行な２本の伝送線路にて構成される伝送線路トランスにてなり、その伝送線路トランスの平行線の一端のうち、第１の端子を高周波信号入力端子とし、第２の端子を高周波接地用端子とする一方、その伝送線路トランスの平行線の他の一端の２つの端子を位相分配出力端子とすることを特徴とする請求項１又は２記載のミキサ回路。
【請求項４】
前記位相分配トランスの高周波信号入力端子は、直列に接続されたコイルと抵抗とを介して接地されていることを特徴とする請求項１又は２記載のミキサ回路。
【請求項５】
前記位相分配トランスにおける高周波信号入力端子と高周波接地用端子との間にコイルを挿入し、前記トランジスタスイッチング回路における第１のＦＥＴ及び第２のＦＥＴのソース電流の実効値と第３のＦＥＴ及び第４のＦＥＴのソース電流との実効値が略同じになるようにしたことを特徴とする請求項３記載のミキサ回路。
【請求項６】
少なくとも前記トランジスタスイッチング回路における４個のトランジスタが集積化される一方、
ＲＦ入力端子に接続される位相分配トランスは、集積回路の外部に配置されていることを特徴とする請求項１〜５のいずれか１項に記載のミキサ回路。
【請求項７】
前記トランジスタスイッチング回路の各ソース電極に接続される位相分配トランスの２つの平衡出力端子の間には、第１のコンデンサが挿入されていることを特徴とする請求項１〜６のいずれか１項に記載のミキサ回路。
【請求項８】
前記トランジスタスイッチング回路のソース電極に接続される位相分配トランスの２つの平衡出力端子とアースと間には、第２のコンデンサと第３のコンデンサとがそれぞれ挿入されていることを特徴とする請求項１〜７のいずれか１項に記載のミキサ回路。
【請求項９】
高周波入力信号を一旦入力信号周波数よりも高い周波数にアップコンバートする第１のミキサ回路として、前記請求項１〜８のいずれか１項に記載のミキサ回路を用いたチューナであって、
上記アップコンバートされた信号を所定のＩＦ周波数にダウンコンバートする第２のミキサ回路にて構成されるダブルコンバージョンチューナとしたことを特徴とするチューナ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号の周波数変換を扱う全ての高周波ミキサ回路等のミキサ回路及びチューナに関するものである。
【背景技術】
【０００２】
現在、放送のデジタル化が進行し、広帯域・多チャンネル放送を受信できる受信機の必要性がでてきている。
【０００３】
特に、ＣＡＴＶにおいては、ＲＦ(Radio Frequency)伝送帯域５４ＭＨｚ〜８６４ＭＨｚ（米国仕様）において１３４チャンネルもの多チャンネルが伝送される。このため、その信号を受信するチューナには、多チャンネル受信に対応するために広帯域に渡って入力インピーダンスマッチング性能、低歪、低雑音指数、高アイソレーション、及び高イメージ妨害耐性等の高い性能が要求されている。
【０００４】
これらの性能を満足するために、従来のＣＡＴＶチューナにおいては、ダブルコンバージョン方式が用いられている。このダブルコンバージョン方式のＣＡＴＶチューナの第１ミキサ回路には、特許文献１に開示されているように、ダブルバランスドミキサが採用されることが多い。
【０００５】
上記ダブルバランスドミキサでは、図９に示すように、ＲＦ信号は、ＲＦ入力端子１０１から位相分配トランスＴ４のノード（node：節点）４１に入力され、位相分配トランスＴ４にて位相が１８０°異なりかつ振幅が等しい平衡信号に位相分配されてノード４３とノード４４とから出力され、トランジスタＱ１〜Ｑ４にて構成されるトランジスタスイッチング回路１０５のソース電極に入力される。なお、ノード４２は接地されている。
【０００６】
また、ローカル信号（ＬＯ）は、ＬＯ入力端子１０２からトランスＴ３に入力され、トランスＴ３にて位相が１８０°異なりかつ振幅が等しい平衡信号に位相分配されてトランジスタスイッチング回路１０５におけるトランジスタＱ１〜Ｑ４のゲートに入力される。そして、ＩＦ（Intermediate Frequency:中間周波数）出力端子１０３には、周波数変換されたローカル信号周波数とＲＦ信号周波数との和及び差の周波数信号が出力される。
【特許文献１】特開昭６４−５２１１号公報（１９８９年１月１０日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来のミキサ回路では、次のような問題点があった。
【０００８】
すなわち、位相分配トランスＴ４は、不平衡側（ノード４１）と平衡側(ノード４３及びノード４４)とのインピーダンス比が１：４となる。また、ＦＥＴ（Field Effect Transistor:電界効果トランジスタ)のソースにおける入力インピーダンスは数Ω〜数十Ωと低い値になるため、１：４のインピーダンス比をもつ位相分配トランスＴ４４の不平衡端側（ノード４１）から平衡端側（ノード４３及びノード４４）を見たインピーダンスは極めて低い値となる。
【０００９】
しかしながら、チューナの入力インピーダンスは、一般に、テレビ信号では７５Ωであり、通信機では５０Ωという値をとるため、従来のミキサ回路のＲＦポートにおける入力インピーダンスとミスマッチングとなり、チューナの入力リターンロスが悪くなったり、ゲインの周波数特性が悪くなったりする問題点があった。
【００１０】
また、この問題を改善するために、図９に示すように、ＲＦ入力端子１０１と位相分配トランスＴ４のノード４１との間に抵抗Ｒ５を入れてインピーダンスマッチングを改善することもあるが、この抵抗Ｒ５による損失によりチューナの雑音指数が劣化する問題もあった。
【００１１】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、インピーダンスのミスマッチングを改善するとともに、トランスや配線のインダクタンス成分による周波数特性の劣化を改善し得るミキサ回路及びチューナを提供することにある。
【課題を解決するための手段】
【００１２】
本発明のミキサ回路は、上記課題を解決するために、高周波信号伝送回路と発振周波数伝送回路とトランジスタスイッチング回路と中間周波数出力回路とを有するミキサ回路において、上記高周波信号伝送回路は、１つの高周波信号入力端子と、その高周波信号入力端子からの高周波入力信号を振幅が等しくかつ位相が１８０°異なる２つの信号に分配して出力する位相分配出力端子と、バイパスコンデンサ又は直接にて高周波的に接地された１つ以上の高周波接地用端子とを有し、上記位相分配出力端子のうちの少なくとも１つの位相分配出力端子と上記高周波信号入力端子とは直流的に接続され、上記高周波接地用端子のうち少なくとも１つの高周波接地用端子はバイパスコンデンサと並列に抵抗にてアースに接続されるか又は直接アースに接続され、かつ入力端子側と出力端子側とのインピーダンス比が概ね１：１となる位相分配トランスとを有していることを特徴としている。
【００１３】
また、本発明のミキサ回路は、上記課題を解決するために、第１のＦＥＴと第２のＦＥＴとの各ソース電極同士が接続され、第３のＦＥＴと第４のＦＥＴとの各ソース電極同士が接続され、第１のＦＥＴと第４のＦＥＴとの各ゲート電極同士が接続され、第２のＦＥＴと第３のＦＥＴとの各ゲート電極同士が接続され、第１のＦＥＴと第３のＦＥＴとの各ドレイン電極同士が接続され、かつ第２のＦＥＴと第４のＦＥＴとの各ドレイン電極同士が接続される構成をとるトランジスタスイッチング回路と、１つの高周波信号入力端子と、その高周波信号入力端子からの高周波入力信号を振幅が等しくかつ位相が１８０°異なる２つの信号に分配して出力する位相分配出力端子と、バイパスコンデンサ又は直接にて高周波的に接地された１つ以上の高周波接地用端子とを有し、上記位相分配出力端子のうちの少なくとも１つの位相分配出力端子と上記高周波信号入力端子とは直流的に接続され、上記高周波接地用端子のうち少なくとも１つの高周波接地用端子はバイパスコンデンサと並列に抵抗にてアースに接続されるか又は直接アースに接続され、かつ入力端子側と出力端子側とのインピーダンス比が概ね１：１となる位相分配トランスとを有し、上記トランジスタスイッチング回路における、接続された第１のＦＥＴ及び第３のＦＥＴのドレイン電極、並びに接続された第２のＦＥＴ及び第４のＦＥＴのドレイン電極は、それぞれ高周波遮断回路を介して直流電源に接続され、上記トランジスタスイッチング回路における、接続された第１のＦＥＴ及び第２のＦＥＴのソース電極に上記位相分配トランスの２つの位相分配出力端子のうちの１つが接続され、接続された第３のＦＥＴ及び第４のＦＥＴのソース電極に上記位相分配トランスの他の１つの位相分配出力端子が接続され、上記トランジスタスイッチング回路における、接続された第１のＦＥＴ及び第４のＦＥＴのゲート電極、並びに接続された第２のＦＥＴ及び第３のＦＥＴのゲート電極は、それぞれ高周波遮断回路を介して接地又は直流電源に接続されている一方、上記位相分配トランスの高周波信号入力端子には高周波信号が入力され、上記トランジスタスイッチング回路におけるゲート電極には振幅が等しくかつ位相差が１８０°異なる２つの局部発振信号が入力され、上記トランジスタスイッチング回路におけるドレイン電極から高周波入力信号周波数と局部発振信号周波数との和成分及び差成分が出力されることを特徴としている。
【００１４】
また、本発明のミキサ回路は、上記記載のミキサ回路において、前記位相分配トランスは、入出力間において平行な２本の伝送線路にて構成される伝送線路トランスにてなり、その伝送線路トランスの平行線の一端のうち、第１の端子を高周波信号入力端子とし、第２の端子を高周波接地用端子とする一方、その伝送線路トランスの平行線の他の一端の２つの端子を位相分配出力端子とすることを特徴としている。
【００１５】
また、本発明のミキサ回路は、上記記載のミキサ回路において、前記位相分配トランスの高周波信号入力端子は、直列に接続されたコイルと抵抗とを介して接地されていることを特徴としている。
【００１６】
また、本発明のミキサ回路は、上記記載のミキサ回路において、前記位相分配トランスにおける高周波信号入力端子と高周波接地用端子との間にコイルを挿入し、前記トランジスタスイッチング回路における第１のＦＥＴ及び第２のＦＥＴのソース電流の実効値と第３のＦＥＴ及び第４のＦＥＴのソース電流との実効値が略同じになるようにしたことを特徴としている。
【００１７】
また、本発明のミキサ回路は、上記記載のミキサ回路において、少なくとも前記トランジスタスイッチング回路における４個のトランジスタが集積化される一方、ＲＦ入力端子に接続される位相分配トランスは、集積回路の外部に配置されていることを特徴としている。
【００１８】
また、本発明のミキサ回路は、上記記載のミキサ回路において、前記トランジスタスイッチング回路の各ソース電極に接続される位相分配トランスの２つの平衡出力端子の間には、第１のコンデンサが挿入されていることを特徴としている。
【００１９】
また、本発明のミキサ回路は、上記記載のミキサ回路において、前記トランジスタスイッチング回路のソース電極に接続される位相分配トランスの２つの平衡出力端子とアースと間には、第２のコンデンサと第３のコンデンサとがそれぞれ挿入されていることを特徴としている。
【００２０】
本発明のチューナは、上記課題を解決するために、高周波入力信号を一旦入力信号周波数よりも高い周波数にアップコンバートする第１のミキサ回路として、前記記載のミキサ回路を用いたチューナであって、上記アップコンバートされた信号を所定のＩＦ周波数にダウンコンバートする第２のミキサ回路にて構成されるダブルコンバージョンチューナとしたことを特徴としている。
【発明の効果】
【００２１】
本発明のミキサ回路では、入力端子側と出力端子側とのインピーダンス比が概ね１：１となる位相分配トランスを用いている。すなわち、ミキサ回路の高周波信号伝送回路に広帯域特性が優れ、かつインピーダンス比が１：１の特性を有する位相分配トランスを入れることにより、インピーダンスのミスマッチングを改善している。
【００２２】
この結果、従来のように、ミスマッチングを防止するために、ＲＦ入力端子と位相分配トランスの高周波信号入力端子との間に抵抗を入れてインピーダンスマッチングを改善することがなくなるので、抵抗による損失によりチューナの雑音指数が劣化するということがなくなる。
【００２３】
それゆえ、広帯域にわたって入力リターンロスがよくなるため、周波数特性が優れた、低雑音のミキサ回路が実現できる。
【００２４】
したがって、インピーダンスのミスマッチングを改善するとともに、トランスや配線のインダクタンス成分による周波数特性の劣化を改善し得るミキサ回路を提供することができるという効果を奏する。
【００２５】
また、本発明のミキサ回路では、位相分配トランスは、入出力間において平行な２本の伝送線路にて構成される伝送線路トランスにてなる。それゆえ、インピーダンス比が１：１の特性を有する位相分配トランスを容易に構成することができるという効果を奏する。
【００２６】
また、本発明のミキサ回路では、位相分配トランスの高周波信号入力端子は、直列に接続されたコイルと抵抗とを介して接地されている。それゆえ、直列に接続されたコイルと抵抗とから、バイアス電流を流すことができるという効果を奏する。
【００２７】
また、本発明のミキサ回路では、位相分配トランスにおける高周波信号入力端子と高周波接地用端子との間にコイルを挿入し、前記トランジスタスイッチング回路における第１のＦＥＴ及び第２のＦＥＴのソース電流の実効値と第３のＦＥＴ及び第４のＦＥＴのソース電流との実効値が略同じになるようにしている。
【００２８】
それゆえ、位相分配トランスにおける高周波信号入力端子と高周波接地用端子との間にコイルを挿入することによって、低周波数ではインピーダンスが低く、高周波数ではインピーダンスが高くなるので、周波数補償として機能させることができるという効果を奏すると共に、第１のＦＥＴ及び第２のＦＥＴのソース電流と第３のＦＥＴ及び第４のＦＥＴのソース電流との実効値が略同じとなるためアイソレーションや２次歪特性の優れたダブルバランスドミキサが実現できる効果も奏する。
【００２９】
また、本発明のミキサ回路では、少なくともトランジスタスイッチング回路における４個のトランジスタが集積化される。また、ＲＦ入力端子に接続される位相分配トランスは、集積回路の外部に配置されている。
【００３０】
それゆえ、トランジスタが集積化されることにより、特性の揃ったトランジスタが実現できるので、優れたバランスドミキサ回路を提供することができるという効果を奏する。
【００３１】
また、本発明のミキサ回路では、トランジスタスイッチング回路の各ソース電極に接続される位相分配トランスの２つの平衡出力端子の間には、第１のコンデンサが挿入されている。
【００３２】
それゆえ、第１のコンデンサによって、トランジスタスイッチング回路における４個のトランジスタが集積化された場合における、ＩＣチップのボンディングワイヤによるインダクタ（Ｌ）に伴う周波数特性劣化を防止することができる。また、位相分配トランスのインダクタ成分や配線のインダクタ成分に伴う周波数特性劣化も防止することができるという効果を奏する。
【００３３】
また、本発明のミキサ回路では、トランジスタスイッチング回路のソース電極に接続される位相分配トランスの２つの平衡出力端子とアースと間には、第２のコンデンサと第３のコンデンサとがそれぞれ挿入されている。
【００３４】
それゆえ、位相分配トランスにて位相分配された２信号に多少の特性差があったとしても、これら第２のコンデンサと第３のコンデンサとを個別に設定することによって、ミキサ特性を最適となるように補正することができるという効果を奏する。
【００３５】
本発明のチューナでは、高周波入力信号を一旦入力信号周波数よりも高い周波数にアップコンバートする第１のミキサ回路として、前記記載のミキサ回路を用いたチューナであって、上記アップコンバートされた信号を所定のＩＦ周波数にダウンコンバートする第２のミキサ回路にて構成されるダブルコンバージョンチューナとしている。
【００３６】
それゆえ、広帯域にわたって入力リターンロスがよくなるため、周波数特性が優れた、低雑音のミキサ回路を実現するチューナを提供することができる。
【００３７】
したがって、インピーダンスのミスマッチングを改善するとともに、トランスや配線のインダクタンス成分による周波数特性の劣化を改善し得るチューナを提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３８】
本発明の一実施形態について図１ないし図８に基づいて説明すれば、以下の通りである。
【００３９】
本実施の形態のミキサ回路を備えたＣＡＴＶ（Cable Television）用チューナは、図２に示すように、高周波信号としてのＲＦ(Radio Frequency)信号が入力されるチューナＲＦ入力端子７１、第１のミキサ回路としての第１ミキサ回路Ｍ１、第２のミキサ回路としての第２ミキサ回路Ｍ２、及びチューナＩＦ（Intermediate Frequency:中間周波数）出力端子８３等を有しており、第１ミキサ回路Ｍ１及び第２ミキサ回路Ｍ２にて周波数変換するダブルコンバージョン方式となっている。
【００４０】
このＣＡＴＶ用チューナでは、米国仕様を例にすると、ＲＦ信号は、５４ＭＨｚ〜８６４ＭＨｚの広帯域を有し、チューナＲＦ入力端子７１から入力される。このとき、チューナＲＦ入力端子７１に入力される信号源インピーダンスは７５Ωである。入力された信号は、５４ＭＨｚ〜８６４ＭＨｚの帯域を通すバンドパスフィルタ７２とＡＧＣ（Automatic Gain Control:自動利得制御)アンプ７３とを介して第１ミキサ回路Ｍ１に入力される。
【００４１】
第１ミキサ回路Ｍ１では、ローカルオシレータ７４にて発振されアンプ７５にて増幅された発振周波数信号とミキシングされ、１ＧＨｚ帯のＩＦ信号に周波数変換される。すなわち、５４ＭＨｚ〜８６４ＭＨｚよりも高い１ＧＨｚ帯の周波数に変換される。
【００４２】
変換されたＩＦ信号は、バンドパスフィルタ７６、アンプ７７、バンドパスフィルタ７８にて選択増幅された後、第２ミキサ回路Ｍ２に入力され、ローカルオシレータ７９にて発振されかつアンプ８０にて増幅された信号とミキシングされ、周波数変換される。その後、バンドパスフィルタ８１、アンプ８２を介してチューナＩＦ出力端子８３から出力される。上記第２ミキサ回路Ｍ２では、アップコンバートされた信号が所定のＩＦ周波数にダウンコンバートされる。
【００４３】
ここで、ＣＡＴＶシステムでは、放送局からケーブルを介して各家庭に配置された図示しないセットトップボックスに接続される。このセットトップボックスは、主に、図２に示すように、チューナと、そのチューナで受信した信号を復調する復調部と、それらを制御する制御部とによって構成される。したがって、図２のチューナＲＦ入力端子７１には、同様のチューナがケーブルを介して接続されており、個々のチューナの入力リターンロスはＲＦ周波数帯域５４ＭＨｚ〜８６４ＭＨｚにおいて、良好な性能を有する必要がある。
【００４４】
また、個々の受信性能においても、入力リターンロスが悪ければ受信感度が劣化したり周波数特性や雑音指数が劣化したりする等の問題となる。このため、このようなＣＡＴＶ用チューナにおいては、特に、広帯域特性が要求され、第１ミキサ回路Ｍ１の入力リターンロス特性が重要な性能となる。
【００４５】
このＣＡＴＶ用チューナにおいて、第１ミキサ回路Ｍ１に、本実施の形態にて構成されるミキサ回路を用いれば、広帯域にわたって優れた入力リターンロス性能を有し、低雑音指数のチューナが実現できる。
【００４６】
上記ＣＡＴＶ用チューナに備えられる本実施の形態の第１ミキサ回路Ｍ１であるミキサ回路１０は、図１に示すように、ダブルバランスドミキサが採用されている。
【００４７】
すなわち、ミキサ回路１０は、高周波信号伝送回路１５と、発振周波数伝送回路１６と、トランジスタスイッチング回路１７と、中間周波数出力回路１８とを有している。
【００４８】
上記発振周波数伝送回路１６、トランジスタスイッチング回路１７及び中間周波数出力回路１８は、従来技術で説明したミキサ回路のものと同じ構成である。
【００４９】
すなわち、発振周波数伝送回路１６は、ＬＯ入力端子２、コンデンサＣ１、トランスＴ３からなっている。上記ＬＯ入力端子２は、コンデンサＣ１を介してトランスＴ３のノード３１に接続されている。また、トランスＴ３のノード３２は接地されている。
【００５０】
上記のトランジスタスイッチング回路１７は、４つのトランジスタＱ１〜Ｑ４からなっている。上記発振周波数伝送回路１６におけるトランスＴ３の平衡側のノード（node：節点）３３・３４の出力は、上記トランジスタスイッチング回路１７の各トランジスタＱ１〜Ｑ４の各ゲート電極Ｇに接続されている。
【００５１】
上記中間周波数出力回路１８は、高周波遮断回路としてのトランスＴ２、コンデンサＣ４・Ｃ５・Ｃ６、ＩＦ出力端子３を有している。上記トランジスタスイッチング回路１７における各トランジスタＱ１〜Ｑ４の各ドレイン電極Ｄは、トランスＴ２の不平衡側のノード２１・２２にそれぞれ接続されている。また、トランスＴ２の平衡側のノード２３・２４は、それぞれＩＦ出力端子３及び直流電源としての電源端子４に接続されている。
【００５２】
一方、上記高周波信号伝送回路１５は、本実施の形態では、ＲＦ入力端子１、コンデンサＣ２、バイパスコンデンサＣ３、コイルＬ１、抵抗Ｒ１・Ｒ２、位相分配トランスＴ１からなっている。上記ＲＦ入力端子１は、コンデンサＣ２を介して位相分配トランスＴ１の不平衡側の高周波信号入力端子としてのノード１１に接続されている。なお、ＲＦ入力端子１は、上述したチューナＲＦ入力端子７１と同じものである。
【００５３】
また、位相分配トランスＴ１の不平衡側の高周波接地用端子としてのノード１２には、バイパスコンデンサＣ３と抵抗Ｒ２とが並列接続された後、接地されている。なお、必ずしもこれに限らず、例えば、ノード１２は、直接アースに接続されていてもよい。
【００５４】
さらに、位相分配トランスＴ１の平衡側の位相分配出力端子としてのノード１３・１４は、トランジスタスイッチング回路１７におけるトランジスタＱ１〜Ｑ４の各ソース電極Ｓにそれぞれ接続されている。
【００５５】
また、上記トランジスタスイッチング回路１７のトランジスタＱ１〜Ｑ４は、第１のＦＥＴとしてのトランジスタＱ１と第２のＦＥＴとしてのトランジスタＱ２とにおいてそれぞれのソース電極Ｓが接続され、第３のＦＥＴとしてのトランジスタＱ３と第４のＦＥＴとしてのトランジスタＱ４とにおいてそれぞれのソース電極Ｓが接続されている。また、トランジスタＱ１とトランジスタＱ４とにおいてそれぞれのゲート電極Ｇが接続され、トランジスタＱ２とトランジスタＱ３とにおいてそれぞれのゲート電極Ｇが接続されている。さらに、トランジスタＱ１とトランジスタＱ３とにおいてそれぞれのドレイン電極Ｄが接続され、トランジスタＱ２とトランジスタＱ４とにおいてそれぞれのドレイン電極Ｄが接続されている。
【００５６】
上記のミキサ回路１０では、発振周波数信号である局部発振信号としてのローカル信号(ＬＯ)が、ＬＯ入力端子２からトランスＴ３に入力され、トランスＴ３にて位相が１８０°異なりかつ振幅が等しい平衡信号に位相分配されてトランジスタスイッチング回路１７におけるトランジスタＱ１〜Ｑ４のゲート電極Ｇに入力される。そして、ＩＦ出力端子３には、周波数変換されたローカル信号周波数とＲＦ信号周波数との和及び差の周波数信号が出力される。
【００５７】
一方、本実施の形態の高周波信号伝送回路１５では、前述の従来技術にて構成されるミキサ回路における位相分配トランスＴ４の位置に、位相分配トランスＴ１の入力側から出力側に向けて平行な２本の伝送線路を設け、その入力側の一端であるノード１１を信号入力端とすると共に、入力側の他方の端子であるノード１２をバイパスコンデンサＣ３にて高周波的に接地する構成となっている。
【００５８】
このような高周波信号伝送回路１５の構成にすれば、この位相分配トランスＴ１の入力であるノード１１に信号を入力すると、トランス出力であるノード１３及びノード１４には振幅が等しくかつ位相が１８０°異なる２信号が出力され、このとき、位相分配トランスＴ１の入力側から出力負荷側を見たインピーダンス比は１：１となる。
【００５９】
このような伝送線路トランスは、上述のように、２本のマイクロストリップラインにて実現できるが、必ずしもこれに限らず、例えば、トロイダルコアやメガネコアのように磁路の閉じたコアに２本の平行巻線を巻くことによっても、広帯域な伝送線路トランスが実現できる。
【００６０】
この位相分配トランスＴ１の出力を、図１に示すように、トランジスタＱ１〜Ｑ４にて構成されるトランジスタスイッチング回路１７のソース電極Ｓに接続することにより、従来例と同じようなダブルバランスドミキサが構成できる。
【００６１】
しかしながら、単にこのようにソース電極Ｓに伝送線路トランスを挿入すると、トランジスタＱ３及びトランジスタＱ４には、電源端子４から供給された電源電圧にてバイアス電流が流れるが、トランジスタＱ１及びＱ２にはバイアス電流は流れない。このため、位相分配トランスＴ１のノード１１とアースと間にコイルＬ１と抵抗Ｒ１とを挿入し、バイアス電流を流すようにしている。
【００６２】
ここで、仮に、位相分配トランスＴ１におけるノード１３・１４からトランジスタＱ１〜Ｑ４のソース電極Ｓ側を見たインピーダンスを２５Ωとし、また、ＲＦ入力端子１に入力される信号源インピーダンスが５０Ωとすれば、ＲＦ入力端子１における入力リターンロスは、
２０×ｌｏｇ（｜(２５−５０)／(２５＋５０)｜）＝９.５ｄＢ
と計算され、図６に示す特性図のようになる。
【００６３】
これに対して、従来例の図９の構成のミキサ回路において、仮に、抵抗Ｒ５がない場合は、ＲＦ入力端子１０１における入力リターンロスは、
２０×ｌｏｇ（｜(２５／４−５０)／(２５／４＋５０)｜）＝２．２ｄＢ
と計算され、図１０に示す特性図のようになる。
【００６４】
ここで、仮に、従来例のミキサ回路において抵抗Ｒ５を挿入して、本実施の形態と同等のリターンロス性能を有するには、抵抗Ｒ５の値は１８．７５Ωである必要があり、この抵抗を入れることにより挿入損失が発生してしまう。
【００６５】
また、本実施の形態において、トランジスタＱ１及びトランジスタＱ２からなる差動対とトランジスタＱ３及びトランジスタＱ４からなる差動対とを流れる電流が等しくなるように、抵抗Ｒ１及び抵抗Ｒ２の値を選定すれば、アイソレーションや２次歪特性の優れたダブルバランスドミキサが実現できる。なお、コイルＬ１は、位相分配トランスＴ１におけるノード１１のポイントにおいて、抵抗Ｒ１によりインピーダンスが低くならないよう高周波信号遮断用として機能しているが、抵抗Ｒ１の抵抗値をＲ１とし、コイルＬ1のインダクタをＬ1とし、角周波数をωとすれば、抵抗Ｒ１とコイルＬ1との直列接続回路の合成インピーダンスの絶対値は、
√（(Ｒ１)２＋(ωＬ１)２）
となり、この合成インピーダンスの周波数特性は、低周波ではインピーダンスが低くなる一方、高周波ではインピーダンスが高くなるので、周波数補償としても機能できる。
【００６６】
一方、図３に示すように、例えば、図１に示すソースバイアス電流を流すための抵抗Ｒ１を無くし、高周波遮断用のコイルＬ1を位相分配トランスＴ１のノード１１とノード１２のと間に配置した構成の高周波信号伝送回路２５を備えたミキサ回路２０とすることも可能である。
【００６７】
このミキサ回路２０では、トランジスタＱ１とトランジスタＱ２とによる差動対と、トランジスタＱ３とトランジスタＱ４とによる差動対とのそれぞれのバイアス電流は抵抗Ｒ２に流れる。
【００６８】
このような構成にすれば、図１のミキサ回路１０における抵抗Ｒ１と抵抗Ｒ２との抵抗値バラツキにより生じるミキサのバランス劣化が改善できると共に、抵抗Ｒ１を廃止できるので、コストダウンや実装面積の小型化に有利である。
【００６９】
また、４つのトランジスタＱ１〜Ｑ４を集積化する場合には、図４に示すように、ＩＣチップ５２にて集積化したトランジスタ回路を有するミキサ回路５０とすることができる。これにより、特性の揃ったトランジスタが実現できるので、優れたバランスドミキサが実現できる。
【００７０】
しかしながら、この場合、集積した集積回路としてのＩＣチップ５２におけるボンディングパッド５３・５４とＩＣパッケージ５５の端子５６・５７とを接続するためのボンディングワイヤによる等価インダクタ（Ｌ４）及び等価インダクタ（Ｌ５）が発生する。
【００７１】
これらインダクタＬ４・Ｌ５は、図７に示す周波数対変換利得の特性図のように、ミキサ変換利得の周波数特性を劣化する要因になってしまう。このため、位相分配トランスＴ１のノード１３及びノード１４の間にコンデンサＣ７を入れた高周波信号伝送回路５１とすることにより、図８に示すように、周波数特性を改善する構成とすることができる。
【００７２】
なお、本実施の形態では、バランスドミキサの４つのトランジスタＱ１〜Ｑ４の他に、トランジスタＱ５・Ｑ６・Ｑ７からなるローカルアンプを含めて集積化し、ＩＦ出力端子７・８からＩＦ信号を差動信号として取り出す構成を一例として記載している。しかしながら、必ずしもこれに限らず、図１や図３に示したトランジスタＱ１〜Ｑ４のみを集積化するだけでも優れた性能を有するダブルバランスドミキサが実現できる。
【００７３】
また、図４に示すように、高周波信号伝送回路５１のコンデンサＣ７は、ボンディングワイヤのインダクタによる周波数特性を改善することに大きな効果をもつが、位相分配トランスＴ１のインダクタ成分や配線のインダクタ成分による周波数特性の劣化を改善することにも効果をもつ。
【００７４】
次に、図５に示すように、上記図４に示すミキサ回路５０の第１のコンデンサとしてのコンデンサＣ７を、第２のコンデンサとしてのコンデンサＣ８と第３のコンデンサとしてのコンデンサＣ９との２つのコンデンサＣ８・Ｃ９に置き換え、かつ、その２つのコンデンサＣ８・Ｃ９の接続点をアースに接続した構成のミキサ回路６０とすることが可能である。
【００７５】
このような構成にすれば、位相分配トランスＴ１にて位相分配された２信号のそれぞれの信号ラインに多少の特性差があっても、この２つのコンデンサＣ８・Ｃ９を別々に設定することにより、ミキサ特性を最適に補正できる効果がある。
【００７６】
なお、本発明ではミキサ回路１０・２０・５０・６０のトランジスタスイッチング回路１７を構成するトランジスタＱ１〜Ｑ４はＦＥＴ（Field Effect Transistor:電界効果トランジスタ)としているが、必ずしもこれに限らず、バイポーラトランジスタでも同様の結果が得られる。
【００７７】
以上のように、本実施の形態によれば、広帯域にわたって優れた入力リターンロス特性を有し、かつ、受信周波数によって変換利得の変化が少ない低雑音なミキサ回路１０・２０・５０・６０が実現でき、本実施の形態のミキサ回路１０・２０・５０・６０をＣＡＴＶチューナ等広帯域・多チャンネル用チューナに応用すれば他の受信システムに影響を及ぼすことなくノイズやビートの少ない良好な受信性能を持つ受信機を実現することができる。
【００７８】
このように、本実施の形態のミキサ回路１０・２０・５０・６０では、入力端子側と出力端子側とのインピーダンス比が概ね１：１となる位相分配トランスＴ１を用いている。すなわち、ミキサ回路１０・２０・５０・６０の高周波信号伝送回路１５・２５・５１・６１に広帯域特性が優れ、かつインピーダンス比が１：１の特性を有する位相分配トランスＴ１を入れることにより、インピーダンスのミスマッチングを改善している。
【００７９】
この結果、従来のように、ミスマッチングを防止するために、ＲＦ入力端子１と位相分配トランスＴ４のノード４１との間に抵抗Ｒ５（図９参照）を入れてインピーダンスマッチングを改善することがなくなるので、抵抗Ｒ５による損失によりチューナの雑音指数が劣化するということがなくなる。
【００８０】
それゆえ、広帯域にわたって入力リターンロスがよくなるため、周波数特性が優れた、低雑音のミキサ回路１０・２０・５０・６０が実現できる。
【００８１】
したがって、インピーダンスのミスマッチングを改善するとともに、トランスや配線のインダクタンス成分による周波数特性の劣化を改善し得るミキサ回路１０・２０・５０・６０を提供することができる。
【００８２】
また、本実施の形態のミキサ回路１０・２０・５０・６０では、位相分配トランスＴ１は、入出力間において平行な２本の伝送線路にて構成される伝送線路トランスにてなる。それゆえ、インピーダンス比が１：１の特性を有する位相分配トランスＴ１を容易に構成することができる。
【００８３】
また、本実施の形態のミキサ回路１０・２０・５０・６０では、位相分配トランスＴ１のノード１１は、直列に接続されたコイルＬ１と抵抗Ｒ２とを介して接地されている。それゆえ、直列に接続されたコイルＬ１と抵抗Ｒ２とから、バイアス電流を流すことができる。
【００８４】
また、本実施の形態のミキサ回路１０・２０・５０・６０では、位相分配トランスＴ１におけるノード１１と高周波接地用端子との間にコイルＬ１を挿入し、トランジスタスイッチング回路１７におけるトランジスタＱ１及びトランジスタＱ２のソース電流の実効値とトランジスタＱ３及びトランジスタＱ４のソース電流との実効値が略同じになるようにしている。
【００８５】
それゆえ、位相分配トランスＴ１におけるノード１１と高周波接地用端子との間にコイルＬ１を挿入することによって、低周波数ではインピーダンスが低く、高周波数ではインピーダンスが高くなるので、周波数補償として機能させることができる。さらに、トランジスタＱ１及びトランジスタＱ２のソース電流の実効値とトランジスタＱ３及びトランジスタＱ４のソース電流との実効値が略同じになるため、アイソレーションや２次歪特性の優れたダブルバランスドミキサが実現できる。
【００８６】
また、本実施の形態のミキサ回路５０・６０では、少なくともトランジスタスイッチング回路１７における４個のトランジスタＱ１〜Ｑ４が集積化される。また、ＲＦ入力端子１に接続される位相分配トランスＴ１は、集積回路の外部に配置されている。
【００８７】
それゆえ、トランジスタが集積化されることにより、特性の揃ったトランジスタが実現できるので、優れたバランスドミキサ回路を提供することができるという効果を奏する。
【００８８】
また、本実施の形態のミキサ回路５０では、トランジスタスイッチング回路１７の各ソース電極Ｓに接続される位相分配トランスＴ１の２つの平衡出力端子の間には、コンデンサＣ７が挿入されている。
【００８９】
それゆえ、コンデンサＣ７によって、トランジスタスイッチング回路１７における４個のトランジスタＱ１〜Ｑ４が集積化された場合における、ＩＣチップ５２のボンディングワイヤによるインダクタ（Ｌ）に伴う周波数特性劣化を防止することができる。また、位相分配トランスＴ１のインダクタ成分や配線のインダクタ成分に伴う周波数特性劣化も防止することができる。
【００９０】
また、本実施の形態のミキサ回路６０では、トランジスタスイッチング回路１７のソース電極Ｓに接続される位相分配トランスＴ１の２つのノード１３・１４とアースと間には、コンデンサＣ８とコンデンサＣ９とがそれぞれ挿入されている。
【００９１】
それゆえ、位相分配トランスＴ１にて位相分配された２信号に多少の特性差があったとしても、これらコンデンサＣ８とコンデンサＣ９とを個別に設定することによって、ミキサ特性を最適となるように補正することができる。
【００９２】
また、本実施の形態のチューナでは、高周波入力信号を一旦入力信号周波数よりも高い周波数にアップコンバートする第１ミキサ回路Ｍ１として、ミキサ回路１０・２０・５０・６０を用いたチューナであって、アップコンバートされた信号を所定のＩＦ周波数にダウンコンバートする第２ミキサ回路Ｍ２とにて構成されるダブルコンバージョンチューナとしている。
【００９３】
それゆえ、広帯域にわたって入力リターンロスがよくなるため、周波数特性が優れた、低雑音のミキサ回路を実現するチューナを提供することができる。
【００９４】
したがって、インピーダンスのミスマッチングを改善するとともに、トランスや配線のインダクタンス成分による周波数特性の劣化を改善し得るチューナを提供することができるという効果を奏する。
【産業上の利用可能性】
【００９５】
本発明のミキサ回路及びチューナは、広帯域に渡って優れた入力リターンロス性能と低雑音指数性能とが要求されるＣＡＴＶ（Cable Television）用フロントエンド等に効果的に利用される。
【図面の簡単な説明】
【００９６】
【図１】本発明の実施形態を示すものであり、ミキサ回路の構成を示すブロック図である。
【図２】上記ミキサ回路を備えたチューナの構成を示すブロック図である。
【図３】位相分配トランスのノード１１とノード１２との間にコイルを挿入したミキサ回路を示すブロック図である。
【図４】トランジスタＱ１〜Ｑ４を集積化したミキサ回路を示すブロック図である。
【図５】トランジスタＱ１〜Ｑ４を集積化し、かつトランジスタスイッチング回路のソース電極に接続される位相分配トランスの２つの平衡出力端子とアースと間に、コンデンサＣ８・Ｃ９とが挿入されているミキサ回路を示すブロック図である。
【図６】図１、図３、図４、図５に示すミキサ回路の入力リターンロス特性を示す図である。
【図７】図４に示すミキサ回路においてコンデンサＣ７がない場合の周波数対変換利得特性を示す図である。
【図８】図４に示すミキサ回路においてコンデンサＣ７がある場合の周波数対変換利得特性を示す図である。
【図９】従来のミキサ回路の構成を示すブロック図である。
【図１０】上記従来のミキサ回路における入力リターンロス特性を示す図である。
【符号の説明】
【００９７】
１    ＲＦ入力端子
２    ＬＯ入力端子
３    ＩＦ出力端子
４    電源端子（直流電源）
１０    ミキサ回路
１１    ノード（高周波信号入力端子、入力端子側）
１２    ノード（高周波接地用端子）
１３    ノード（位相分配出力端子、出力端子側）
１４    ノード（位相分配出力端子、出力端子側）
１５    高周波信号伝送回路
１６    発振周波数伝送回路
１７    トランジスタスイッチング回路
１８    中間周波数出力回路
２０    ミキサ回路
５０    ミキサ回路
５２    ＩＣチップ（集積回路）
６０    ミキサ回路
７１    チューナＲＦ入力端子
８３    チューナＩＦ出力端子
Ｃ３    バイパスコンデンサ
Ｃ７    コンデンサ（第１のコンデンサ）
Ｃ８    コンデンサ（第２のコンデンサ）
Ｃ９    コンデンサ（第３のコンデンサ）
Ｄ    ドレイン電極
Ｇ    ゲート電極
Ｌ１    コイル（コイル）
Ｍ１    第１ミキサ回路（第１のミキサ回路）
Ｍ２    第２ミキサ回路（第２のミキサ回路）
Ｑ１    トランジスタ（第１のＦＥＴ）
Ｑ２    トランジスタ（第２のＦＥＴ）
Ｑ３    トランジスタ（第３のＦＥＴ）
Ｑ４    トランジスタ（第４のＦＥＴ）
Ｒ１    抵抗
Ｒ２    抵抗（抵抗）
Ｓ    ソース電極
Ｔ１    位相分配トランス
Ｔ２    トランス（高周波遮断回路）
Ｔ３    トランス
【図１】
2005109977.tif 000003
【図２】
2005109977.tif 000004
【図３】
2005109977.tif 000005
【図４】
2005109977.tif 000006
【図５】
2005109977.tif 000007
【図６】
2005109977.tif 000008
【図７】
2005109977.tif 000009
【図８】
2005109977.tif 000010
【図９】
2005109977.tif 000011
【図１０】
2005109977.tif 000012