(57)【要約】    【課題】  電圧制御発振回路において、良好な位相雑音特性を維持し、かつ出力信号振幅の温度変動の低減化を実現する。    【解決手段】  一対のインダクタＬ１，Ｌ２と、電圧可変コンデンサＣ１，Ｃ２と、Ｎ型ＭＯＳトランジスタＭ１，Ｍ２により差動型の発振回路を構成し、前記Ｎ型ＭＯＳトランジスタＭ１，Ｍ２に、一対のＮ型バイポーラトランジスタＱ１，Ｑ２と抵抗Ｒ１，Ｒ２により構成するカレントミラー回路における一方のＮ型バイポーラトランジスタＱ１のコレクタおよび抵抗Ｒ１を接続することにより、前記カレントミラー回路の電流の温度変動を発振トランジスタと抵抗からなる電流の温度変動を逆方向になるように設定することによって低減し、出力信号の振幅における温度変動を低減することができる。【選択図】    図１
2005101929.tif 000002
【特許請求の範囲】
【請求項１】
一対のインダクタとコンデンサとＭＯＳトランジスタとにより差動型発振回路を構成し、前記ＭＯＳトランジスタに、一対のバイポーラトランジスタと抵抗により構成されるカレントミラー回路における前記一方のバイポーラトランジスタのコレクタ、および前記一方の抵抗を接続したことを特徴とする電圧制御発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイＣＭＯＳ型の半導体集積回路における電圧制御発振回路に関するものである。
【背景技術】
【０００２】
近年、移動体通信分野などにおいて、高性能と小型化の両立のため、位相雑音レベルの低い電圧制御発振回路を半導体集積回路へ集積することが要請されている。そこで、コレクタ・エミッタ間の電位差を十分確保しないと良好な位相雑音が得られにくいバイポーラトランジスタではなく、ＭＯＳトランジスタにより電圧制御発振回路を構成（非特許文献１参照）することが多くなってきた。
【０００３】
図４は従来の電圧制御発振回路の構成を示す回路図である。図４において、Ｍ１，Ｍ２，Ｍ５，Ｍ６はＮ型ＭＯＳトランジスタ、Ｃ１，Ｃ２は電圧可変コンデンサ、Ｌ１，Ｌ２はインダクタ、Ｉ１は電流源である。
【０００４】
前記従来の電圧制御発振回路では、電流源Ｉ１とＮ型ＭＯＳトランジスタＭ５，Ｍ６とにより構成されるカレントミラー回路の出力電流、すなわちＮ型ＭＯＳトランジスタＭ６のドレイン電流により、Ｎ型ＭＯＳトランジスタＭ１，Ｍ２と、コンデンサＣ１，Ｃ２と、インダクタＬ１，Ｌ２とにより構成される差動型発振回路を発振させていた。
【非特許文献１】イーマッド  ヘガージ（Emad Hegazi）他２名  “ア  フィルタリング  テクニック  ツー  ロワー  エルシー  オシレーター  フェイズ  ノイズ”（A Filtering Technique to Lower LC Oscillator Phase Noise）  ２００１年１２月  ＶＯＬ．３６  ＮＯ．１２  アイイーイーイー  ジャーナル  オブ  ソリッド−ステイト  サーキッツ（IEEE JOURNAL OF SOLID-STATE CIRCUITS）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記従来の構成では、Ｎ型ＭＯＳトランジスタＭ６のフリッカノイズが位相ノイズに変換されてしまうという課題を有していた。
【０００６】
これを解決するために、Ｎ型ＭＯＳトランジスタＭ５，Ｍ６をバイポーラ型のトランジスタにより構成すると、カレントミラー出力電流およびそれにより決定される出力振幅の温度変動が問題になるため、電流源Ｉ１を、例えばバンドギャップ電流源などの温度変動の低い電流源で構成する必要があり、このバンドギャップ電流源のノイズにより、結局、電圧制御発振回路の位相雑音特性を悪化させてしまう問題がある。
【０００７】
本発明は、前記従来の課題を解決するためになされたものであり、良好な位相雑音特性と出力信号振幅の温度変動の低減とを両立する電圧制御発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記従来の課題を解決するために、本発明の電圧制御発振回路は、一対のインダクタとコンデンサとＭＯＳトランジスタとにより差動型発振回路を構成し、前記ＭＯＳトランジスタに、一対のバイポーラトランジスタと抵抗により構成されるカレントミラー回路における前記一方のバイポーラトランジスタのコレクタ、および前記一方の抵抗を接続したものである。
【０００９】
この構成により、カレントミラー回路の電流の温度変動を、発振トランジスタと抵抗からなる電流の温度変動を逆方向になるように設定することによって低減し、バンドギャップ回路などによるノイズ性能の低下の弊害を得ることなく良好な位相雑音特性と出力信号振幅の温度変動の低減化とを両立することができる電圧制御発振回路が得られる。
【発明の効果】
【００１０】
本発明の電圧制御発振回路によれば、雑音性能を犠牲にすることなく発振振幅の温度変動を低減することができる優れた電圧制御発振回路を実現できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１２】
図１は本発明の実施形態である電圧制御発振回路の構成を説明するための回路図である。
【００１３】
図１において、Ｍ１，Ｍ２はＮ型ＭＯＳトランジスタ、Ｃ１，Ｃ２は電圧可変コンデンサ、Ｌ１，Ｌ２はインダクタ、Ｑ１，Ｑ２はＮ（ＮＰＮ）型バイポーラトランジスタ、Ｒ１，Ｒ２は抵抗、１は電源端子、２は出力端子、３は周波数制御端子である。
【００１４】
前記構成の実施形態では、抵抗Ｒ２とＮ型バイポーラトランジスタＱ１，Ｑ２により構成されるカレントミラー回路の出力電流、すなわちＮ型バイポーラトランジスタＱ１のコレクタ電流と抵抗Ｒ１とを流れる電流との合成電流によりＮ型ＭＯＳトランジスタＭ１，Ｍ２とコンデンサＣ１，Ｃ２とインダクタＬ１，Ｌ２により構成される差動型発振回路を発振させている。インダクタＬ１とインダクタＬ２の接続点、すなわち電源端子１にはバイアス電圧または電源電圧Ｖｃｃが印加されており、電圧可変型のコンデンサＣ１，Ｃ２の接続点、すなわち周波数制御端子３には周波数制御電圧Ｖｔが印加されている。抵抗Ｒ２の一方の端子にも電源電圧Ｖｃｃが印加されている。
【００１５】
ここで、前記バイポーラトランジスタＱ１を流れる電流を考える。簡単のために、Ｎ型バイポーラトランジスタＱ１，Ｑ２の電流増幅率ｈｆｅは無限大、抵抗の温度係数をゼロと仮定する。また、Ｎ型バイポーラトランジスタＱ１，Ｑ２のトランジスタサイズおよび飽和電流Ｉｓは等しく、アーリー効果は無視できるもの、すなわち両Ｎ型バイポーラトランジスタＱ１，Ｑ２の電流が等しい理想的なカレントミラー回路と仮定する。
【００１６】
このとき、Ｎ型バイポーラトランジスタＱ２のコレクタ電流Ｉｘは下式（数１）で表される。
【００１７】
【数１】
2005101929.tif 000003
（数１）において、ＶｂｅはトランジスタＱ２のベース・エミッタ間電圧である。
【００１８】
したがって、Ｉｘの温度特性ｄＩｘ／ｄＴは下式（数２）で表される。
【００１９】
【数２】
2005101929.tif 000004
ここで、一般的な定数例として、Ｖｃｃ＝２．８Ｖ，Ｖｂｅ＝０．８Ｖ，ｄＶｃｃ／ｄＴ≒０，ｄＶｂｅ／ｄＴ＝−１．８ｅ−３，１／Ｒ２＊ｄＲ２／ｄＴ＝−０．２ｅ−３とすると、Ｉｘ＝２ｍＡ、必要な場合（数１）よりＲ２＝１ｋΩになる。
【００２０】
また、ｄＩｘ／ｄＴは下式（数３）のようになり、高温にて電流増加する傾向にあることが分かる。
【００２１】
【数３】
2005101929.tif 000005
バイポーラトランジスタは、ＭＯＳトランジスタと比較してフリッカノイズレベルが一般に十分低く、ノイズ特性面では有利であるが、図１に示すようにＮ型バイポーラトランジスタＱ１，Ｑ２と抵抗Ｒ２とバンドギャップ電流源などを用いずに構成すると、前記のような温度特性を持つ。また、逆にバンドギャップ電流源を構成すると、ノイズの弊害あるいは素子面積の増大などといった弊害がある。
【００２２】
そこで、本実施形態では図１に示すように、Ｎ型ＭＯＳトランジスタＭ１，Ｍ２のソース電流源として、前記バイポーラ電流源と並列に抵抗Ｒ１を接続している。
【００２３】
ここで、抵抗Ｒ１を流れる電流をＩｙとすると下式（数４）で表される。
【００２４】
【数４】
2005101929.tif 000006
前記のようにｄＩｘ／ｄＴ＞０であり、その温度特性を低減させるためには、ｄＩｙ／ｄＴ＜０である必要がある。
【００２５】
いま、Ｉｙの温度特性に着目するため、Ｉｘ＝０とすると、ＭＯＳトランジスタの電流式より、Ｉｙは下式（数５）で表される。
【００２６】
【数５】
2005101929.tif 000007
（数５）において、βはトランスコンダクタ係数であり、Ｖｔｈはスレッショルド電圧であり、ＶｇｓはＮ型ＭＯＳトランジスタＭ１，Ｍ２のゲート・ソース間電圧である。
【００２７】
ここで、キャリアの実効移動度をμ、単位面積あたりのゲート酸化膜容量をＣｏｘ、ゲート幅をＷ、ゲート長をＬとすると下式（数６）なる関係を持つ。
【００２８】
【数６】
2005101929.tif 000008
またオームの法則より、下式（数７）のように表すこともできる。
【００２９】
【数７】
2005101929.tif 000009
したがって、Ｉｙの温度特性ｄＩｙ／ｄＴは、（数５）より下式（数８）で表せる。
【００３０】
【数８】
2005101929.tif 000010
さらに温度特性ｄＩｙ／ｄＴは、（数７）より下式（数９）で表される。
【００３１】
【数９】
2005101929.tif 000011
ここで、簡単のためｄＶｃｃ／ｄＴ＝０とし、Ｖｅｆｆ＝Ｖｇｓ−Ｖｔｈとおくと、（数５）〜（数９）より、
【００３２】
【数１０】
2005101929.tif 000012
が成立するように、Ｖｅｆｆを設定すれば、ｄＩｙ／ｄＴ＜０になる。
【００３３】
ここで、Ｖｅｆｆ＝√（Ｉｙ／β）＝√（２Ｉｙ／（μＣｏｘ＊Ｗ／Ｌ））より、Ｉｙに対して、（数１０）を満たす範囲のＷ／Ｌの値であれば、ｄＩｙ／ｄＴ＜０が成立し、（数３）のｄＩｘ／ｄＴを逆方向に補正することができる。
【００３４】
ＭＯＳトランジスタのサイズ、Ｗ／Ｌの比率は、発振回路の負性抵抗値あるいは雑音性能とのトレードオフがあり、ｄＩｙ／ｄＴが、ちょうどゼロになるように一意に設定することは困難であるが、ＩｘとＩｙの比率を最適にとることにより、全体としての電流値の温度変動、すなわちｄ（Ｉｘ＋Ｉｙ）／ｄＴをゼロに近づけることができる。また、抵抗のフリッカノイズは一般的に無視できるレベルであるため、全体のノイズもバンドギャップ電流源などの電流の温度変動低減手段と比べて十分低いレベルに抑えることができる。したがって、良好な位相雑音特性を維持し、かつ発振電流およびそれにより決定される出力信号振幅の温度変動の低減することができる。
【００３５】
図２，図３は前記実施形態の変形例の構成を示す回路図であって、図１にて説明した部材に対応する部材には同一符号を付して詳しい説明は省略する。
【００３６】
図２に示す変形例は、ＭＯＳトランジスタとしてＰ型ＭＯＳトランジスタＭ３，Ｍ４を用い、バイポーラトランジスタとしてＰ（ＰＮＰ）型バイポーラトランジスタＱ３，Ｑ４を用いた例である。
【００３７】
図３に示す変形例は、カレントミラー回路を構成するＮ型バイポーラトランジスタＱ１と、Ｎ型ＭＯＳトランジスタＭ１，Ｍ２，コンデンサＣ１，Ｃ２，インダクタＬ１，Ｌ２により構成される差動型発振回路との間にインダクタＬ３を接続した例である。
【００３８】
図２，図３に示す構成の電圧制御発振回路においても図１に示す電圧制御発振回路と同様な作用効果を奏する。
【産業上の利用可能性】
【００３９】
本発明は、バイＣＭＯＳ型の半導体集積回路における電圧制御発振回路に適用され、特に雑音性能を犠牲にすることなく発振振幅の温度変動を低減するようにする電圧制御発振回路に有効である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態である電圧制御発振回路の構成を説明するための回路図
【図２】本実施形態の変形例の構成を示す回路図
【図３】本実施形態の他の変形例の構成を示す回路図
【図４】従来の電圧制御発振回路の構成を説明するための回路図
【符号の説明】
【００４１】
１  電源端子
２  出力端子
３  周波数制御端子
Ｃ１，Ｃ２  電圧可変コンデンサ
Ｌ１，Ｌ２，Ｌ３  インダクタ
Ｒ１，Ｒ２  抵抗
Ｍ１，Ｍ２，Ｍ５，Ｍ６  Ｎ型ＭＯＳトランジスタ
Ｍ３，Ｍ４  Ｐ型ＭＯＳトランジスタ
Ｑ１，Ｑ２  Ｎ型バイポーラトランジスタ
Ｑ３，Ｑ４  Ｐ型バイポーラトランジスタ
【図１】
2005101929.tif 000013
【図２】
2005101929.tif 000014
【図３】
2005101929.tif 000015
【図４】
2005101929.tif 000016