(57)【要約】【課題】  回路電源の低電圧化、回路駆動の高速化にも安定動作可能な信号伝送回路を提供する。【解決手段】  複数段回路で構成され、各段回路から駆動パルスに従ったパルス電圧が順次出力される信号伝送回路であって、各段回路は、駆動パルスをパルス電圧として出力する出力トランジスタＴ１２と、出力トランジスタのゲートとソースの間に接続された容量Ｃ１と、容量を充電するために、ドレインが電源または接地線に接続され、ソースが出力トランジスタのゲートに接続され、初段の場合はゲートにスタートパルスが供給される充電トランジスタＴ１１と、出力トランジスタのソース電圧がＨレベルの場合にはＨレベルの電圧信号を出力し、出力トランジスタのソース電圧がＬレベルの場合には出力トランジスタのゲート電圧に従いＬレベルの電圧信号を出力するように構成されている論理回路とを備える。【選択図】      図１ 
2005078716.tif 000002
【特許請求の範囲】
【請求項１】
複数段回路で構成され、各段回路から駆動パルスに従ったパルス電圧が順次出力される信号伝送回路であって、
前記各段回路は、
前記駆動パルスを前記パルス電圧としてソースに出力する出力トランジスタと、
前記出力トランジスタのゲートとソースとの間に接続されたブートストラップ用容量と、
前記ブートストラップ用容量を充電するために、ドレインが電源または接地線に接続され、ソースが前記出力トランジスタのゲートに接続され、初段の場合はゲートにスタートパルスが供給され、２段目以降の場合はゲートが前段の出力トランジスタのゲートに接続された充電トランジスタと、
ドレインが前記ブートストラップ用容量の一端に接続され、ゲートに次段の出力トランジスタのソースから供給されたパルス電圧が印かされる第１の放電トランジスタと、
ドレインが前記ブートストラップ用容量の他端に接続され、ゲートに次段の出力トランジスタのソースから供給されたパルス電圧が印かされる第２の放電トランジスタと、
論理回路とを備え、
前記論理回路は、前記出力トランジスタのソース電圧がＨｉｇｈレベルの場合にはＨｉｇｈレベルの電圧信号を出力し、前記出力トランジスタのソース電圧がＬｏｗレベルの場合には前記出力トランジスタのゲート電圧に従いＬｏｗレベルの電圧信号を出力するように構成されている
ことを特徴とする信号伝送回路。
【請求項２】
前記論理回路は、
ドレインを電源に、ゲートを各段回路の前記出力トランジスタのソースに接続した第１のトランジスタと、
前記出力トランジスタのゲートを入力として受ける反転回路と、
ゲートを前記反転回路の出力に接続した第２のトランジスタと、
ドレインを各段回路の前記出力トランジスタのソースに、ゲートを前記第２のトランジスタのソースに、ソースを接地線に接続した第３のトランジスタと、
ゲートを各段回路の出力トランジスタのゲートに、ドレインを第３のトランジスタのゲートに接続した第４のトランジスタとを有し、
前記第１のトランジスタのソースと前記第２のトランジスタのドレインとが接続されている
ことを特徴とする請求項１に記載の信号伝送回路。
【請求項３】
前記反転回路は、
ゲートとドレインを電源に接続した第５のトランジスタと、
ドレインを電源に、ゲートを第５のトランジスタのソースに接続した第６のトランジスタと、
第６のトランジスタのゲートとソースを両端とする第２のブートストラップ用容量と、
ドレインを第５のトランジスタのソースに、ゲートを各段回路の出力トランジスタのゲートに接続した第７のトランジスタとを有し、
前記第６のトランジスタのソースかつ前記第７のトランジスタのドレインであるノードが、前記第２のトランジスタのゲートに接続されている
ことを特徴とする請求項２に記載の信号伝送回路。
【請求項４】
前記第７のトランジスタの閾値電圧が前記第１のトランジスタの閾値電圧以上である
ことを特徴とする請求項３に記載の信号伝送回路。
【請求項５】
前記第７のトランジスタのチャネル長が前記第１のトランジスタのチャネル長より短く、前記第１のトランジスタの導通時の抵抗が前記第７のトランジスタよりも低い
ことを特徴とする請求項３または４に記載の信号伝送回路。
【請求項６】
前記第１のトランジスタのドレインおよび前記第５のトランジスタのドレインとゲートおよび前記第６のトランジスタのドレインに接続する電源は全ての信号伝送回路に共通接続されていることを特徴とする請求項３〜５のいずれか１項に記載の信号伝送回路。
【請求項７】
前記第１のトランジスタのソース、かつ前記第２のトランジスタのドレインに接続するノードが全ての信号伝送回路に共通接続されている
ことを特徴とする請求項３〜７のいずれか１項に記載の信号伝送回路。
【請求項８】
前記トランジスタは全てＮＭＯＳトランジスタであり、前記第１から３の放電トランジスタのソースには、接地電位が供給されていることを特徴とする請求項１〜３のいずれか１項に記載の信号伝送回路。
【請求項９】
前記トランジスタは全てＮＭＯＳトランジスタであり、前記第１の誤動作防止用トランジスタのソースには、接地電位が供給されていることを特徴とする請求項１〜３のいずれか１項に記載の信号伝送回路。
【請求項１０】
前記トランジスタは全てＮＭＯＳトランジスタであり、前記第１の誤動作防止用トランジスタと前記第１の放電トランジスタのソースには、前記出力トランジスタの閾値電圧よりも低い電圧が供給されていることを特徴とする請求項１〜３のいずれか１項に記載の信号伝送回路。
【請求項１１】
請求項１〜１０のいずれか１項に記載の信号伝送回路を搭載した固体撮像装置。
【請求項１２】
請求項１〜１０のいずれか１項に記載の信号伝送回路を搭載した液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送回路、いわゆるシフトレジスタに関し、特に、液晶ディスプレイ、ＭＯＳ型撮像装置等を駆動するためのシフトレジスタに関する。
【背景技術】
【０００２】
図７は従来の信号伝送回路の一構成例を示す回路図であり、多数段からなる回路のうちの４段部分を示している。この信号伝送回路は、次段への出力トランジスタＴ１２、Ｔ２２、Ｔ３２、Ｔ４２と、ブートストラップ用容量Ｃ１、Ｃ２、Ｃ３、Ｃ４と、ブートストラップ用容量充電トランジスタＴ１１、Ｔ２１、Ｔ３１、Ｔ４１と、第１の放電トランジスタＴ１３、Ｔ２３、Ｔ３３、Ｔ４３と、第２の放電トランジスタＴ１４、Ｔ２４、Ｔ３４、Ｔ４４とを備えている。
この信号伝送回路の各素子には、電源電圧ＶＤＤ、駆動パルスＶ１、Ｖ２、およびスタートパルスＶＳＴが供給される。
【０００３】
次に、このように構成された従来の信号伝送回路の動作について説明する。スタートパルスＶＳＴが論理「Ｈｉｇｈ」レベルになると、初段のブートストラップ用容量充電トランジスタＴ１１がＯＮになる。このため、ブートストラップ用容量Ｃ１が、（電源電圧ＶＤＤ−トランジスタＴ１１の閾値電圧Ｖｔ１）へと充電される。
【０００４】
ブートストラップ用容量Ｃ１の充電電圧が出力トランジスタＴ１２の閾値電圧を超えると、初段の出力トランジスタＴ１２がＯＮする。その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ１が出力トランジスタＴ１２のドレインに入力されると、出力トランジスタＴ１２のゲートには、駆動パルスＶ１の電圧とブートストラップ用容量Ｃ１の両端の電位差とが足されて印加されることとなる。出力トランジスタＴ１２のゲート電位（ノードＮ１１）が駆動パルスＶ１の電位よりも上昇すると、駆動パルスＶ１がノードＮ１２から出力パルスＯＵＴ１として出力され、利用される。
【０００５】
また、同時にノードＮ１２の電圧が、２段目のブートストラップ用容量充電トランジスタＴ２１のゲートに印加されることで、トランジスタＴ２１がＯＮになり、ブートストラップ用容量Ｃ２がトランジスタＴ２１の閾値電圧Ｖｔ２分の降下のない電源電圧ＶＤＤへと充電される。
【０００６】
ブートストラップ用容量Ｃ２の充電電圧が出力トランジスタＴ２２の閾値電圧を超えると、２段目の出力トランジスタＴ２２がＯＮする。その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ２が出力トランジスタＴ２２のドレインに入力されると、出力トランジスタＴ２２のゲートには、駆動パルスＶ２の電位とブートストラップ容量Ｃ２の両端の電位差とが足されて印加されることとなる。出力トランジスタＴ２２のゲート電圧（ノードＮ２１）が駆動パルスＶ２の電位よりも上昇すると、駆動パルスＶ２がノードＮ２２から出力パルスＯＵＴ２として出力され、利用される。
【０００７】
また、同時にノードＮ２２の電圧が、３段目のブートストラップ用容量充電トランジスタＴ３１のゲートに印加されることで、トランジスタＴ３１がＯＮになり、ブートストラップ用容量Ｃ３がトランジスタＴ３１の閾値電圧分Ｖｔ３の降下のない電源電圧ＶＤＤへと充電される。
ブートストラップ用容量Ｃ３の充電電圧が出力トランジスタＴ３２の閾値電圧を超えると、３段目の出力トランジスタＴ３２がＯＮする。
【０００８】
このような動作が繰り返されることで、信号伝送回路は、さらに出力パルスＯＵＴ３、ＯＵＴ４を順次出力することになる。
【０００９】
図８は、従来の誤動作防止付信号伝送回路図の一構成例を示す回路図である。この誤動作防止付信号伝送回路は、図７に示した従来の信号伝送回路では、ブートストラップ用容量充電トランジスタのゲートに電源電圧ＶＤＤより低い電圧しか印加できなかった充電電圧を、確実に電源電圧を印加できるようにした改良型信号伝送回路である。この誤動作防止付信号伝送回路によって、ノードＮ１１、Ｎ２１、Ｎ３１、Ｎ４１の電圧が次第に降下して、何段か先で出力パルスが出なくなることを防止している。
【００１０】
図８に示す誤動作防止付信号伝送回路は、図７に示す信号伝送回路と異なり、３段目および４段目の回路にそれぞれ第１の誤動作防止用トランジスタＴ３５およびＴ４５がさらに設けられている。トランジスタＴ３５は、ゲートが出力トランジスタＴ１２のソース（ノードＮ１２）に接続され、ドレインがブートストラップ用容量充電トランジスタＴ３１のソース（ノードＮ３１）に接続され、ソースが接地されている。トランジスタＴ４５は、ゲートが出力トランジスタＴ２２のソース（ノードＮ２２）に接続され、ドレインがブートストラップ用容量充電トランジスタＴ４１のソース（ノードＮ４１）に接続され、ソースが接地されている。
【００１１】
また、各段の第２の放電トランジスタのゲートは、次段の出力トランジスタのソースに接続されている点が、図７に示す信号伝送回路と異なる。例えば、初段の第２の放電トランジスタＴ１４のゲートは、２段目の出力トランジスタＴ２２のソースに接続されている。
【００１２】
次に、この誤動作防止回路付信号伝送回路の動作説明を行なう。
図９は、ＮＭＯＳのみを用いた従来の信号伝送回路における各部のパルス電圧を示すタイミングチャートである。この回路は３Ｖ系の回路であり、駆動パルスＶ１、Ｖ２の電圧振幅、および電源電圧ＶＤＤが３Ｖの場合を示す。
【００１３】
ただし、スタートパルスＶＳＴの電圧振幅は５Ｖとする。ここでスタートパルスＶＳＴの電圧振幅のみ５Ｖとするのは、スタートパルスＶＳＴが入力される初段のブートストラップ用容量充電トランジスタＴ１１の場合のみ、前段からの高い電圧が供給できないためである。このため、スタートパルスＶＳＴのみ駆動パルスＶ１、Ｖ２の電圧振幅である３Ｖよりも高い５ＶでトランジスタＴ１１を駆動することにより、トランジスタＴ１１による電圧降下を防止し、ブートストラップ容量Ｃ１を電源電圧ＶＤＤである３Ｖに充電可能にするためである。
【００１４】
図９において、時刻Ｔ０にて、スタートパルスＶＳＴが５Ｖに立ち上がると、初段のブートストラップ用容量充電トランジスタＴ１１がＯＮになり、ブートストラップ用容量Ｃ１が電源電圧ＶＤＤに向かって充電されていく。ここでブートストラップ用容量充電トランジスタＴ１１がエンハンスメント型のＮＭＯＳの場合でも、トランジスタＴ１１の閾値電圧Ｖｔ１の影響を受けずに、出力トランジスタＴ１２のゲートが接続されたノードＮ１１の電圧ＶＮ１１は、電源電圧ＶＤＤである３Ｖに充電され、出力トランジスタＴ１２がＯＮする。
【００１５】
次に時刻Ｔ１にて、３Ｖの駆動パルスＶ１が出力トランジスタＴ１２のドレインに入力されると、出力トランジスタＴ１２のゲート（ノードＮ１１）には、駆動パルスＶ１の電圧３Ｖとブートストラップ用容量Ｃ１の両端の電位差（３Ｖ−Ｖｔ１）とが加算された電圧ＨＢ１が印加され、ノードＮ１２から振幅Ｈ１のパルスが出力されることになる。
【００１６】
また、同時にノードＮ１１の電圧ＨＢ１が、２段目のブートストラップ用容量充電トランジスタＴ２１のゲートに印加されて、トランジスタＴ２１がＯＮになり、ブートストラップ用容量Ｃ２がトランジスタＴ２１の閾値電圧分の降下のない電源電圧ＶＤＤへと充電されていく。ブートストラップ用容量Ｃ２の充電電圧（ノードＮ２１）が出力トランジスタＴ２２の閾値電圧を超えると、２段目の出力トランジスタＴ２２がＯＮする。
【００１７】
このとき同時にノードＮ２１の電圧は、３段目のブートストラップ用容量充電トランジスタＴ３１のゲートにも印加される。このため、トランジスタＴ３１がＯＮになり、ブートストラップ用容量Ｃ３には、トランジスタＴ３１の閾値電圧Ｖｔ３分だけ低い電圧（３Ｖ−Ｖｔ３）に充電される。この状態では、駆動パルスＶ１が論理「Ｈｉｇｈ」レベルである３Ｖの場合、初段の出力ノードＮ１２に駆動パルスＶ１が出力されている時に、同時に３段目の出力ノードＮ３２にも駆動パルスＶ１以下の振幅のパルスが出力されてしまう。そのためにブートストラップ用容量Ｃ３のプラス端子側を接地電位側に近づけて、３段目の出力トランジスタＴ３２がＯＦＦするように、ブートストラップ用容量Ｃ３のプラス端子側と接地電位との間に、誤動作防止用トランジスタＴ３５を接続している。すなわち、誤動作防止用トランジスタＴ３５のドレインをブートストラップ用容量Ｃ３のプラス側に、ソースを接地電位に、ゲートを初段の出力ノードＮ１２に接続する。また、初段の出力ノードＮ１２に駆動パルスＶ１が出ているときに誤動作防止用トランジスタＴ３５をＯＮして、ノードＮ３１を接地電位側に近づけて、３段目の出力ノードＮ３２に駆動パルスＶ１が出ないようにしている。
【００１８】
同様に、後段のブートストラップ用容量Ｃ４のプラス端子側と接地電位との間にも、それぞれ、誤動作防止用トランジスタＴ４５のドレインとソースを接続し、ゲートには２段前の出力ノードＮ２２を接続することで、全段に渡って誤動作を防止するようにしている。
【特許文献１】特公平３−７５９６０号公報（第３図）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、回路の低電圧駆動化や高速動作化の過程においては、出力トランジスタＴ３２等の出力トランジスタの閾値電圧を低く設定する必要がある。このため、ブートストラップ用容量Ｃ３等のプラス端子側だけを接地電位側に近づけるだけの誤動作防止方法では、出力トランジスタＴ３２等の出力トランジスタはＯＮしてしまい、ノードＮ３２やこのノードに相当する後段の全ノードで、駆動パルス電圧Ｖ１およびＶ２以下の振幅の電圧が出力されてしまう。このため所定のパルス出力位置以外にもパルス出力が発生し、信号伝送回路として正常動作しなくなる。たとえば、時刻Ｔ１に着目すると、第１の誤動作防止用トランジスタＴ３５がＯＮ抵抗を有するため、ノードＮ３１の電位が完全に０にはならず、出力トランジスタＴ３２がＯＮしてしまうためである。
【００２０】
将来の回路の低電圧駆動化や高速動作化の流れの中では、この誤動作が顕著に表れる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、回路電源の低電圧化、回路駆動の高速化をしても安定な動作が可能な信号伝送回路を提供することである。
【課題を解決するための手段】
【００２１】
上記目的を達成するために、本発明に係る信号伝送回路は、複数段回路で構成され、各段回路から駆動パルスに従ったパルス電圧が順次出力される信号伝送回路であって、前記各段回路は、前記駆動パルスを前記パルス電圧としてソースに出力する出力トランジスタと、前記出力トランジスタのゲートとソースとの間に接続されたブートストラップ用容量と、前記ブートストラップ用容量を充電するために、ドレインが電源または接地線に接続され、ソースが前記出力トランジスタのゲートに接続され、初段の場合はゲートにスタートパルスが供給され、２段目以降の場合はゲートが前段の出力トランジスタのゲートに接続された充電トランジスタと、ドレインが前記ブートストラップ用容量の一端に接続され、ゲートに次段の出力トランジスタのソースから供給されたパルス電圧が印かされる第１の放電トランジスタと、ドレインが前記ブートストラップ用容量の他端に接続され、ゲートに次段の出力トランジスタのソースから供給されたパルス電圧が印かされる第２の放電トランジスタと、論理回路とを備え、前記論理回路は、前記出力トランジスタのソース電圧がＨｉｇｈレベルの場合にはＨｉｇｈレベルの電圧信号を出力し、前記出力トランジスタのソース電圧がＬｏｗレベルの場合には前記出力トランジスタのゲート電圧に従いＬｏｗレベルの電圧信号を出力するように構成されている。
【００２２】
論理回路が上述のように構成されているため、本来のパルス出力を発生する段の回路のみ、通常通りにＯＵＴ端子にパルスが出力され、それ以外の段の回路については、例え誤動作によるパルス出力が発生したとしても、ＯＵＴ端子に出力されるまでに、スイッチ回路によって遮断されてしまうため、信号伝送回路のＯＵＴ端子から見れば、正常にパルスが走査していくことになり、周辺回路になんら悪影響を与えない。すなわち、信号伝送回路内部で誤動作が発生していても外部のＯＵＴ端子には正常なパルス出力ができる信号伝送回路を提供することができる。
【発明の効果】
【００２３】
本発明によると、所望の段の回路のみよりパルス電圧が出力され、それ以外の段の回路からは出力されない。このため、電源の低電圧化や回路駆動の高速化を行なっても、信号伝送回路を安定に動作させることができる。特に、ＭＯＳ型固体撮像装置や液晶ディスプレイ装置に搭載して、効果を発揮することが期待でき、本発明は極めて有用である。
【発明を実施するための最良の形態】
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る信号伝送回路の概略図である。
本実施形態に係る信号伝送回路は、複数段回路で構成され、各段回路から駆動パルスに従ったパルス電圧が順次出力される信号伝送回路である。ここでは５段の場合を示している。
【００２５】
この信号伝送回路は、図８に示した従来の信号伝送回路と比べ、各段回路に論理回路が新たに設けられている点が異なる。
論理回路は、出力トランジスタＴ１２（Ｔ２２〜Ｔ５２）のソース電圧がＨｉｇｈレベルの場合にはＨｉｇｈレベルの電圧信号を出力し、出力トランジスタＴ１２（Ｔ２２〜Ｔ５２）のソース電圧がＬｏｗレベルの場合には出力トランジスタＴ１２（Ｔ２２〜Ｔ５２）のゲート電圧に従いＬｏｗレベルの電圧信号を出力するように構成されている。
【００２６】
この構成によれば、本来のパルス出力を発生する段の回路のみ、通常通りにＯＵＴ端子にパルスが出力され、それ以外の段の回路については、例え誤動作によるパルス出力が発生したとしても、ＯＵＴ端子に出力されるまでに、スイッチ回路によって遮断されてしまうため、信号伝送回路のＯＵＴ端子から見れば、正常にパルスが走査していくことになり、周辺回路になんら悪影響を与えない。すなわち、信号伝送回路内部で誤動作が発生していても外部のＯＵＴ端子には正常なパルス出力ができる信号伝送回路を提供することができる。
【００２７】
（第２の実施形態）
図２は、本発明の第２の実施形態に係る信号伝送回路の一構成例である。この信号伝送回路は、第１の実施形態に係る信号伝送回路において論理回路部分を具体的な回路にしたものである。論理回路は、ドレインを電源に、ゲートを各段回路の出力トランジスタＴ１２（Ｔ２２〜Ｔ５２）のソースに接続した第１のトランジスタＴ１０１（Ｔ２０１〜Ｔ５０１）と、前記出力トランジスタＴ１２（Ｔ２２〜Ｔ５２）のゲートを入力として受けるインバータ回路と、ゲートを前記インバータ回路の出力に接続した第２のトランジスタＴ１０２（Ｔ２０２〜Ｔ５０２）と、ドレインを各段回路の前記出力トランジスタのソースに、ゲートを前記第２のトランジスタＴ１０２（Ｔ２０２〜Ｔ５０２）のソースに、ソースを接地線に接続した第３のトランジスタＴ１０３（Ｔ２０３〜Ｔ５０３）と、ゲートを各段回路の出力トランジスタＴ１２（Ｔ２２〜Ｔ５２）のゲートに、ドレインを第３のトランジスタＴ１０３（Ｔ２０３〜Ｔ５０３）のゲートに接続した第４のトランジスタＴ１０４（Ｔ２０４〜Ｔ５０４）とを有し、前記第１のトランジスタＴ１０１（Ｔ２０１〜Ｔ５０１）のソースと前記第２のトランジスタＴ１０２（Ｔ２０２〜Ｔ５０２）のドレインとが接続されている。
【００２８】
図３を参照して、詳細な動作を説明する。図３は、第２の実施形態に基づく信号伝送回路における各部のパルス電圧を示すタイミングチャートである。この回路は３Ｖ系の回路であり、駆動パルスＶ１、Ｖ２の電圧振幅、および電源電圧ＶＤＤが３Ｖの場合を示す。ただし、スタートパルスＶＳＴの電圧振幅は５Ｖとする。ここでスタートパルスＶＳＴの電圧振幅のみ５Ｖとするのは、スタートパルスＶＳＴが入力される初段のブートストラップ用容量充電トランジスタＴ１１の場合のみ、前段からの高い電圧が供給できないため、スタートパルスＶＳＴのみ駆動パルスＶ１、Ｖ２の電圧振幅である３Ｖよりも高い５ＶでトランジスタＴ１１を駆動することにより、トランジスタＴ１１による電圧降下を防止し、ブートストラップ容量Ｃ１を電源電圧ＶＤＤである３Ｖに充電可能にするためである。
【００２９】
図３において、時刻Ｔ０にて、スタートパルスＶＳＴが５Ｖに立ち上がると、初段のブートストラップ用容量充電トランジスタＴ１１がＯＮになり、ブートストラップ用容量Ｃ１が電源電圧ＶＤＤに向かって充電されていくが、ここでブートストラップ用容量充電トランジスタＴ１１がエンハンスメント型のＮＭＯＳの場合でも、トランジスタＴ１１の閾値電圧Ｖｔ１の影響を受けずに、出力トランジスタＴ１２のゲートが接続されたノードＮ１１の電圧ＶＮ１１は、電源電圧ＶＤＤである３Ｖに充電され、出力トランジスタＴ１２がＯＮする。
【００３０】
次に時刻Ｔ１にて、３Ｖの駆動パルスＶ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲート（ノードＮ１１）には、駆動パルスＶ１の電圧３Ｖとブートストラップ用容量Ｃ１の両端の電位差３Ｖが加算された高い電圧ＨＢ１が印加され、ノードＮ１２から３Ｖ振幅の駆動パルスＶ１が出力パルスＯＵＴ１として確実に出力されることになる。また、同時にノードＮ１１の電圧ＨＢ１が、２段目のブートストラップ用容量充電トランジスタＴ２１のゲートに印加されて、トランジスタＴ２１がＯＮになり、ブートストラップ用容量Ｃ２がトランジスタＴ２１の閾値電圧分の降下のない電源電圧ＶＤＤへと充電され、ブートストラップ用容量Ｃ２の充電電圧（ノードＮ２１）が出力トランジスタＴ２２の閾値電圧を超えると、２段目の出力トランジスタＴ２２がＯＮする。このとき同時にノードＮ２１の電圧は、３段目のブートストラップ用容量充電トランジスタＴ３１のゲートにも印加されるため、トランジスタＴ３１がＯＮになり、ブートストラップ用容量Ｃ３には、トランジスタＴ３１の閾値電圧Ｖｔ３分だけ低い電圧（３Ｖ−Ｖｔ３）に充電される。この状態では、駆動パルスＶ１が論理「Ｈｉｇｈ」レベルである３Ｖの場合、初段の出力ノードＮ１２に駆動パルスＶ１が出力されている時に、同時に３段目の出力ノードＮ３２にも駆動パルスＶ１以下の振幅のパルスが出力されてしまう。この場合でも、本実施形態では、初段の出力ノードＮ１２の駆動パルスＶ１のみをＯＵＴ１端子に出力し、３段目の出力ノードＮ３２に発生した駆動パルスＶ１以下の振幅のパルスをＯＵＴ３端子には発生させない。
【００３１】
すなわち、初段のノードＮ１２の電位をそのままＯＵＴ１端子に出力させるために時刻Ｔ１において、初段の第３のトランジスタＴ１０３をＯＦＦし、３段目以降の第３のトランジスタＴ３０３、Ｔ４０３等をＯＮ状態にする。
【００３２】
すなわち、初段の回路の各ノードの動作は、出力トランジスタＴ１１のゲート電圧（ノードＮ１１）が「Ｈｉｇｈ」レベルであり、その電圧が第４のトランジスタＴ１０４のゲートに印加され、その反転電圧「Ｌｏｗ」レベルが第２のトランジスタＴ１０２のゲートに印加されるため、第３のトランジスタＴ１０３のゲートは「Ｌｏｗ」レベルになり、出力トランジスタＴ１１のソース電圧（ノードＮ１２）は駆動パルスＶ１をＯＵＴ１端子に出力することができる。
【００３３】
一方で、３段目の回路の各ノードの動作は、出力トランジスタＴ３１のゲート電圧（ノードＮ３１）が「Ｌｏｗ」レベルであり、その電圧が第４のトランジスタＴ３０４のゲートに印加され、その反転電圧「Ｈｉｇｈ」レベルが第２のトランジスタＴ３０２のゲートに印加されるため、第３のトランジスタＴ３０３のゲートは、出力トランジスタのソース電圧（ノードＮ３２）に駆動パルスＶ１の振幅以下のパルスが出力されて、第１のトランジスタＴ３０１がＯＮした場合に「Ｈｉｇｈ」レベルになり、出力トランジスタのソース電圧（ノードＮ３２）に駆動パルスＶ１の振幅以下のパルスが出力されていた場合でも、ＯＵＴ３端子を接地レベルにすることができるので、所望のパルス出力のみをＯＵＴ端子に出力することができる。なお、各段回路の出力トランジスタのゲートの反転電圧を生成するインバータ回路の入力論理レベルについて、特に入力「Ｈｉｇｈ」レベルを高い電圧に設定することで安定動作に寄与することができる。また、各段回路の第１のトランジスタの閾値電圧については、低く設定することで安定動作に寄与することができる。
【００３４】
（第３の実施形態）
図４は、本発明の第３の実施形態に係る信号伝送回路の一構成例である。
本実施形態に係る信号伝送回路は、図２に示した第２の実施形態に係る信号伝送回路のインバータ回路を具体的に示したものである。
【００３５】
インバータ回路は、ゲートとドレインを電源に接続した第５のトランジスタＴ１０５（Ｔ２０５〜Ｔ５０５）と、ドレインを電源に、ゲートを第５のトランジスタＴ１０５（Ｔ２０５〜Ｔ５０５）のソースに接続した第６のトランジスタＴ１０６（Ｔ２０６〜Ｔ５０６）と、第６のトランジスタＴ１０６（Ｔ２０６〜Ｔ５０６）のゲートとソースを両端とする第２のブートストラップ用容量Ｃ１００（Ｃ２００〜Ｃ５００）と、ドレインを第５のトランジスタＴ１０５（Ｔ２０５〜Ｔ５０５）のソースに、ゲートを各段回路の出力トランジスタＴ１２（Ｔ２２〜Ｔ５２）のゲートに接続した第７のトランジスタＴ１０７（Ｔ２０７〜Ｔ５０７）とを有しており、第６のトランジスタＴ１０６（Ｔ２０６〜Ｔ５０６）のソースかつ第７のトランジスタＴ１０７（Ｔ２０７〜Ｔ５０７）のドレインであるノードが、第２のトランジスタＴ１０２（Ｔ２０２〜Ｔ５０２）のゲートに接続されている。
【００３６】
すなわち各段回路の出力トランジスタＴ１２（Ｔ２２〜Ｔ５２）のゲートの反転電圧をＮＭＯＳのみで構成したインバータ回路を用いている。この回路では、特に第７のトランジスタＴ１０７（Ｔ２０７〜Ｔ５０７）の閾値電圧を高く設定することにより、より安定した動作に寄与することができる。
【００３７】
なお、各段回路の第７のトランジスタＴ１０７（Ｔ２０７〜Ｔ５０７）の閾値電圧が第１のトランジスタＴ１０１（Ｔ２０１〜Ｔ５０１）の閾値電圧以上にすることが望ましい。
【００３８】
さらに、各段回路の第７のトランジスタＴ１０７（Ｔ２０７〜Ｔ５０７）のチャネル長が第１のトランジスタＴ１０１（Ｔ２０１〜Ｔ５０１）のチャネル長より短く、第１のトランジスタＴ１０１（Ｔ２０１〜Ｔ５０１）の導通時の抵抗が第７のトランジスタＴ１０７（Ｔ２０７〜Ｔ５０７）よりも低くすることが望ましい。
【００３９】
なお、各段回路の第１のトランジスタＴ１０１（Ｔ２０１〜Ｔ５０１）のドレインおよび第５のトランジスタＴ１０５（Ｔ２０５〜Ｔ５０５）のドレインとゲートおよび第６のトランジスタＴ１０６（Ｔ２０６〜Ｔ５０６）のドレインに接続する電源は全ての信号伝送回路に共通接続されていても良い。
【００４０】
また、図７に示すように、各段回路の第１のトランジスタＴ１０１（Ｔ２０１〜Ｔ５０１）のソース、かつ第２のトランジスタＴ１０２（Ｔ２０２〜Ｔ５０２）のドレインに接続するノードが全ての信号伝送回路に共通接続されていても良い。
【００４１】
なお、第１、第２、第３の実施形態では、放電トランジスタおよび誤動作防止用トランジスタのそれぞれのソースは接地電位（０Ｖ）としているが、各ソース電圧については、前記第１の誤動作防止用トランジスタと前記第１の放電トランジスタのソースには、前記出力トランジスタの閾値電圧よりも低い電圧が供給されていても同様の効果が得られる。
【００４２】
以上説明したような信号伝送回路は、固体撮像装置や液晶表示装置のシフトレジスタとして利用可能である。図６は、そのような固体撮像装置の一例を示した図である。
【００４３】
固体撮像装置は、光を集光するレンズ１０２と、集光された光を蓄積する画素群１０８と、画素群１０８に行ごとにアクセスするための垂直シフトレジスタ１０６および１１０と、画素群１０８から読み出された画素値のノイズ成分を除去するためのノイズ除去部１１４と、画素値を列ごとにアクセスし、１画素ごと画素値を出力するための水平シフトレジスタ１１６と、読み出された画素値を増幅するアンプ１１８と、読み出された画素値をＡ／Ｄ変換するＡ／Ｄ変換部１２０と、各画素から画素値の読み出しのためのタイミングを発生させるタイミング発生器１１２とを備えている。
【００４４】
このような固体撮像装置に本実施の形態に係る信号伝送回路を利用することにより、画素値の正確な読み出しを行なうことができる。なお、信号伝送回路は、液晶ディスプレイ装置等にも適用可能である。
【産業上の利用可能性】
【００４５】
本発明に係る信号伝送回路は、低消費電力や高速処理が必要なＭＯＳ型固体撮像装置や液晶ディスプレイ装置等に適用できる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態に係る誤動作防止回路付信号伝送回路の回路図である。
【図２】本発明の第２の実施形態に係る誤動作防止回路付信号伝送回路の回路図である。
【図３】本発明の第２の実施形態に係る動作タイミング図である。
【図４】本発明の第３の実施形態に係る誤動作防止回路付信号伝送回路の回路図である。
【図５】本発明の他の実施形態に係る誤動作防止回路付信号伝送回路の回路図である。
【図６】本発明の実施形態に係る誤動作防止回路付信号伝送回路を利用した固体撮像装置のブロック図である。
【図７】従来の誤動作防止回路付信号伝送回路の回路図である。
【図８】従来の誤動作防止回路付信号伝送回路の回路図である
【図９】従来の誤動作防止回路付信号伝送回路の動作タイミング図である。
【符号の説明】
【００４７】
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ１００、Ｃ２００、Ｃ３００、Ｃ４００、Ｃ５００  ブートストラップ用容量
ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４、ＯＵＴ５  出力パルス（走査パルス）
Ｔ１１、Ｔ２１、Ｔ３１、Ｔ４１、Ｔ５１  ブートストラップ用容量充電トランジスタ（充電トランジスタ）
Ｔ１２、Ｔ２２、Ｔ３２、Ｔ４２、Ｔ５２  出力トランジスタ
Ｔ１３、Ｔ２３、Ｔ３３、Ｔ４３、Ｔ５３  第１の放電トランジスタ
Ｔ１４、Ｔ２４、Ｔ３４、Ｔ４４、Ｔ５４  弟２の放電トランジスタ
Ｔ３５、Ｔ４５、Ｔ５５  第１の誤動作防止用トランジスタ
Ｔ１０１、Ｔ２０１、Ｔ３０１、Ｔ４０１、Ｔ５０１  第１のトランジスタ
Ｔ１０２、Ｔ２０２、Ｔ３０２、Ｔ４０２、Ｔ５０２  第２のトランジスタ
Ｔ１０３、Ｔ２０３、Ｔ３０３、Ｔ４０３、Ｔ５０３  第３のトランジスタ
Ｔ１０４、Ｔ２０４、Ｔ３０４、Ｔ４０４、Ｔ５０４  第４のトランジスタ
Ｔ１０５、Ｔ２０５、Ｔ３０５、Ｔ４０５、Ｔ５０５  第５のトランジスタ
Ｔ１０６、Ｔ２０６、Ｔ３０６、Ｔ４０６、Ｔ５０６  第６のトランジスタ
Ｔ１０７、Ｔ２０７、Ｔ３０７、Ｔ４０７、Ｔ５０７  第７のトランジスタ
Ｖｔ１、Ｖｔ２、Ｖｔ３、Ｖｔ４、Ｖｔ５  ブートストラップ用容量充電トランジスタの閾値電圧
Ｖ１、Ｖ２  駆動パルス
ＶＤＤ      電源電圧
ＶＳＴ      スタートパルス
【図１】
2005078716.tif 000003
【図２】
2005078716.tif 000004
【図３】
2005078716.tif 000005
【図４】
2005078716.tif 000006
【図５】
2005078716.tif 000007
【図６】
2005078716.tif 000008
【図７】
2005078716.tif 000009
【図８】
2005078716.tif 000010
【図９】
2005078716.tif 000011