(57)【要約】【課題】ソース/ドレーン電極の過エッチング現象を防止し、アレイ部とパッド部との間の平坦化膜の厚さの差を除去する。【解決手段】画素が配置されるアレイ部（Ａ）と、外部電源と接触するパッド部（Ｐ）とが定義された基板上において、ソース/ドレーン電極（１０７ａ，１０７ｂ）を含む半導体構造物上に形成され、アレイ部（Ａ）及びパッド部（Ｐ）におけるソース/ドレーン電極（１０７ａ，１０７ｂ）の所定の領域を露出させるビアホール２００を備え、アレイ部（Ａ）とパッド部（Ｐ）との間の前記ビアホール２００の周辺の厚さが同一な平坦化膜（１０８，１０９）；ビアホール２００内に埋められた導電体層１１０；導電体層１１０を含む平坦化膜１１２の上部の全面に形成され、アレイ部（Ａ）の導電体層１１０の所定の領域を露出させる画素領域１１２を備えた隔壁１１１；及び画素領域１１２に形成された有機ＥＬ層；を含む。【選択図】図２
2005078073.tif 000002
【特許請求の範囲】
【請求項１】
画素が配置されるアレイ部と、外部電源と接触するパッド部とが定義された基板上において、ソース/ドレーン電極を含む半導体構造物上に形成され、前記アレイ部及びパッド部におけるソース/ドレーン電極の所定の領域を露出させるビアホールを備え、前記アレイ部とパッド部との間の前記ビアホールの周辺の厚さが同一な平坦化膜と、
前記ビアホール内に埋められた導電体層と、
前記導電体層を含む平坦化膜の上部の全面に形成され、前記アレイ部の導電体層の所定の領域を露出させる画素領域を備えた隔壁と、
前記画素領域に形成された有機ＥＬ層と、
を有することを特徴とする有機電界発光表示装置。
【請求項２】
前記パッド部のビアホールの下部には、基板、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース/ドレーン電極が順に積層され、
前記アレイ部のビアホールの下部には、基板、ゲート絶縁膜、ダミーゲートパターン、層間絶縁膜、ソース/ドレーン電極が順に積層されることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項３】
前記ダミーゲートパターンは前記ゲート電極と同時に形成されて、同一物質からなり、同一な厚さを有することを特徴とする請求項２に記載の有機電界発光表示装置。
【請求項４】
前記アレイ部のビアホールの下部には、基板、ゲート絶縁膜、層間絶縁膜、ソース/ドレーン電極が順に積層され、
前記パッド部のビアホールの下部には、基板、ゲート絶縁膜、層間絶縁膜、ソース/ドレーン電極が順に積層されることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項５】
前記平坦化膜は、均一な厚さを有し、下部の表面段差を露出する第１絶縁膜と、前記第１絶縁膜上に形成され、上面が平坦な第２絶縁膜とを有することを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項６】
前記アレイ部のソース/ドレーン電極の下部には、下部ソース領域及び下部ドレーン領域が各々連結されるように形成されることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項７】
前記下部ソース領域及び下部ドレーン領域は、多結晶シリコン層の両側の縁に不純物がドーピングされることによって各々形成されたものであり、前記下部ソース領域及び下部ドレーン領域の間の多結晶シリコン層はチャンネル領域であることを特徴とする請求項６に記載の有機電界発光表示装置。
【請求項８】
前記ゲート電極及びソース/ドレーン電極は金属物質からなることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項９】
前記基板は絶縁物質からなり、
前記基板と多結晶シリコン層との界面と、前記基板とゲート絶縁膜との界面に形成された遮断層をさらに有することを特徴とする請求項７に記載の有機電界発光表示装置。
【請求項１０】
画素が配置されるアレイ部と、外部電源と接触するパッド部とが定義された基板上において、半導体構造物上に形成され、前記アレイ部とパッド部との間の上面の高さが同一なソース/ドレーン電極と、
前記ソース/ドレーン電極を含む半導体構造物上に形成され、前記アレイ部及びパッド部におけるソース/ドレーン電極の所定の領域を露出させるビアホールを備えた平坦化膜と、
前記ビアホール内に埋められた導電体層と、
前記導電体層を含む平坦化膜の上部の全面に形成され、前記アレイ部の導電体層の所定の領域を露出させる画素領域を備えた隔壁と、
前記画素領域に形成された有機ＥＬ層と、
を有することを特徴とする有機電界発光表示装置。
【請求項１１】
前記パッド部のビアホールの下部には、基板、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース/ドレーン電極が順に積層され、
前記アレイ部のビアホールの下部には、基板、ゲート絶縁膜、ダミーゲートパターン、層間絶縁膜、ソース/ドレーン電極が順に積層されることを特徴とする請求項１０に記載の有機電界発光表示装置。
【請求項１２】
前記ダミーゲートパターンは前記ゲート電極と同時に形成されて、同一物質からなり、同一な厚さを有することを特徴とする請求項１１に記載の有機電界発光表示装置。
【請求項１３】
前記アレイ部のビアホールの下部には、基板、ゲート絶縁膜、層間絶縁膜、ソース/ドレーン電極が順に積層され、
前記パッド部のビアホールの下部には、基板、ゲート絶縁膜、層間絶縁膜、ソース/ドレーン電極が順に積層されることを特徴とする請求項１０に記載の有機電界発光表示装置。
【請求項１４】
前記平坦化膜は、均一な厚さを有し、下部の表面段差を露出する第１絶縁膜と、前記第１絶縁膜上に形成され、上面が平坦な第２絶縁膜とを有することを特徴とする請求項１０に記載の有機電界発光表示装置。
【請求項１５】
前記アレイ部のソース/ドレーン電極の下部には、下部ソース領域及び下部ドレーン領域が各々連結されるように形成されることを特徴とする請求項１０に記載の有機電界発光表示装置。
【請求項１６】
前記下部ソース領域及び下部ドレーン領域は、多結晶シリコン層の両側の縁に不純物がドーピングされることによって各々形成されたものであり、前記下部ソース領域及び下部ドレーン領域の間の多結晶シリコン層はチャンネル領域であることを特徴とする請求項１５に記載の有機電界発光表示装置。
【請求項１７】
前記ゲート電極及びソース/ドレーン電極は金属物質からなることを特徴とする請求項１０に記載の有機電界発光表示装置。
【請求項１８】
前記基板は絶縁物質からなり、
前記基板と多結晶シリコン層との界面と、前記基板とゲート絶縁膜との界面に形成された遮断層をさらに有することを特徴とする請求項１６に記載の有機電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機電界発光表示装置に係り、より詳しくは、アレイ部とパッド部との間のビアホールの周辺の平坦化膜の厚さの差を除去し、ソース/ドレーン電極の過エッチング現象が防止される、有機電界発光表示装置に関するものである。
【背景技術】
【０００２】
有機電界発光（Electro  Luminescent：以下、便宜上‘ＥＬ’とする）表示装置は、電子注入電極（cathode）と正孔注入電極（anode）とから各々電子と正孔とを発光層の内部に注入し、このように注入された電子と正孔とが結合したエキシトン（exciton）が励起状態から基底状態にまで落ちる時に発光する原理を利用した素子である。
【０００３】
このような原理によれば、従来の薄膜液晶表示装置とは異なって、別途の光源を必要としないので、素子の体積と重量とを減らすことができる長所がある。
【０００４】
このような有機ＥＬ表示装置は、電流が流れる場合に、光を発する有機物質を画素別に分離してマトリックス状に配置しておき、これら有機物質に流れる電流の量を調節することによって画像を表示する。この有機ＥＬ表示装置は、低電圧駆動、軽量薄形、広視野角、及び高速応答などの長所により、次世代表示装置として期待されている。
【０００５】
有機ＥＬ表示装置は、通常、マトリックス状に配置されている複数の画素を含んでおり、各画素領域内には、スイッチング及び駆動素子である薄膜トランジスタ、画素電極、及び有機ＥＬ層などの多くの薄膜パターンが形成されている。
【０００６】
図４は、従来の有機ＥＬ表示装置を示した断面図である。図４には、画素が形成される領域であるアレイ（array）部（Ａ）と、有機ＥＬパネルの縁に位置し、外部電源と接触する回路パッド部（Ｐ）とが共に示されている。
【０００７】
その構造を具体的に見てみると、まず、絶縁基板５０１上には、ＳｉＯ２などからなる遮断層５０２が形成されており、この遮断層５０２上には、所定の幅で多結晶シリコン層５０３が形成されている。
【０００８】
多結晶シリコン層５０３には、不純物が高濃度にドーピングされたソース領域５０３ａ及びドレーン領域５０３ｃがあり、ソース領域５０３ａとドレーン５０３ｃとの間はチャンネル領域５０３ｂとなる。
【０００９】
多結晶シリコン層５０３を含む遮断層５０２の上部の全面には、ＳｉＯ２又はＳｉ３Ｎ４などからなるゲート絶縁膜５０４が形成されている。
【００１０】
ゲート絶縁膜５０４上には、Ａｌなどの金属からなるゲート電極５０５ａ、５０５ｂが所定の幅で形成されており、ゲート電極５０５ａ、５０５ｂを含むゲート絶縁膜５０４上には、層間絶縁膜５０６が形成されている。
【００１１】
層間絶縁膜５０６上には、ソース領域５０３ａ及びドレーン領域５０３ｃと連結されるように、Ａｌなどの金属からなるソース/ドレーン電極５０７ａ、５０７ｂが形成されており、ソース/ドレーン電極５０７ａ、５０７ｂ上には、上面を平坦化させる平坦化膜５０８、５０９が形成されている。
【００１２】
ソース/ドレーン電極５０７ａ、５０７ｂと連結されるように平坦化膜５０８、５０９が選択的にエッチングされており、エッチングされた部分には、ビア埋立層５１０が形成されており、その上には、隔壁５１１が形成されており、隔壁５１１の所定の領域が選択的にエッチングされて、画素領域５１２を形成している。
【００１３】
このような従来の有機ＥＬ表示装置において、前記平坦化膜５０８、５０９は、第１絶縁層５０８をまず薄く形成した後、表面段差（topology）を除去するために、上面の平坦な第２絶縁層５０９を厚く形成する。この時、第１絶縁層５０８は、その下の構造で用いられた一般的な絶縁膜と同様に、下部構造から均一な厚さに形成されて、下部構造の表面段差をそのまま露出するが、第２絶縁層５０９は下部構造の表面段差を除去して、ウエハーの全領域にわたって平坦な上面を有する。
【００１４】
このように、平坦化膜５０８、５０９が絶縁基板５０１の全領域にわたって平坦な上面を有するのは、その後のビアホール５２０の形成のための写真エッチング工程のために必須として要求される。
【００１５】
平坦化膜５０８、５０９の形成後には、ソース/ドレーン電極５０７ａ、５０７ｂを露出させるビアホール５２０を形成するが、この時、ビアホール５２０は、アレイ部（Ａ）では画素電極を下部の金属と連結し、パッド部（Ｐ）ではパッド電極を下部の金属と連結する。
【００１６】
ところが、平坦化膜５０８、５０９は、下部構造の表面段差によって厚さの差が生じる。つまり、平坦化膜５０８、５０９の下部には、ソース/ドレーン電極だけが存在することもでき、ソース/ドレーン電極、及びゲート電極が存在することもでき、又はソース/ドレーン電極、ゲート電極及び多結晶シリコン層が全て存在することもできるなど、位置又は構造によって表面段差が生じる。
【００１７】
特に、アレイ部（Ａ）とパッド部（Ｐ）との間では、平坦化膜５０８、５０９の厚さの差が必ず生じる。このような平坦化膜の厚さの差により、ビアホール５２０の形成のためのエッチングの深さが、アレイ部（Ａ）とパッド部（Ｐ）との間で差が生じるようになる。
【００１８】
図４に示されているように、第２絶縁層５０９のエッチングの厚さが、パッド部（Ｐ）ではＴ１であり、アレイ部（Ａ）ではＴ２であって、Ｔ１がＴ２より小さい値を有する。つまり、均一な厚さを有する第１絶縁層５０８を除けば、ビアホールの形成のためのエッチングの深さは、アレイ部（Ａ）とパッド部（Ｐ）との間で、Ｔ２からＴ１を引いた値の分だけ差が生じる。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
このように、ビアホール５２０の形成のためのエッチングの深さの差が大きくなる場合、アレイ部（Ａ）に位置するソース/ドレーン電極５０７ｂが露出されるまで厚い平坦化膜５０８、５０９をエッチングする間に、パッド部（Ｐ）の薄い平坦化膜５０８、５０９をエッチングし、その下部のソース/ドレーン電極５０７ａを露出させた後にも、ソース/ドレーン電極５０７ａをエッチングし続け、結果的に、過エッチングする（overetched）現象がたびたび発生するという問題点がある。
【００２０】
このようなパッド部（Ｐ）のソース/ドレーン電極を過エッチングする現象は、ビアホールの形成のための平坦化膜のエッチングの深さの差が３０００Å以上である時にさらに甚だしくなり、このような過エッチングにより、コンタクトが不良となる問題点がある。
【００２１】
したがって、平坦化膜の厚さの差によってビアホールの形成工程で発生するソース/ドレーン電極の過エッチング現象を防止することが切実に要請される。
【００２２】
本発明が目的とする技術的課題は、ソース/ドレーン電極の過エッチング現象を防止することである。  
本発明の他の技術的課題は、アレイ部とパッド部との間の平坦化膜の厚さの差を除去することである。
【課題を解決するための手段】
【００２３】
このような課題を解決するために、本発明では、アレイ部のソース/ドレーン電極の下部にダミーゲートパターンを形成することにより、アレイ部の平坦化膜の厚さを減らしてパッド部の平坦化膜の厚さと同一にしたり、又はパッド部の下部のゲート電極を除去して、パッド部の平坦化膜を厚くしてアレイ部の平坦化膜の厚さと同一にする。
【００２４】
つまり、本発明による有機ＥＬ表示装置は、画素が配置されるアレイ部と、外部電源と接触するパッド部とが定義された基板上において、ソース/ドレーン電極を含む半導体構造物上に形成され、アレイ部及びパッド部におけるソース/ドレーン電極の所定の領域を露出させるビアホールを備え、アレイ部とパッド部との間のビアホールの周辺の厚さが同一な平坦化膜；ビアホール内に埋められた導電体層；導電体層を含む平坦化膜の上部の全面に形成され、アレイ部の導電体層の所定の領域を露出させる画素領域を備えた隔壁；及び画素領域に形成された有機ＥＬ層；を含む構成である。
【００２５】
また、本発明による有機ＥＬ表示装置は、画素が配置されるアレイ部と、外部電源と接触するパッド部とが定義された基板上において、半導体構造物上に形成され、アレイ部とパッド部との間の上面の高さが同一なソース/ドレーン電極；ソース/ドレーン電極を含む半導体構造物上に形成され、アレイ部及びパッド部におけるソース/ドレーン電極の所定の領域を露出させるビアホールを備えた平坦化膜；ビアホール内に埋められた導電体層；導電体層を含む平坦化膜の上部の全面に形成され、アレイ部の導電体層の所定の領域を露出させる画素領域を備えた隔壁；及び画素領域に形成された有機ＥＬ層；を含む構成である。
【００２６】
この時、パッド部のビアホールの下部には、基板、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース/ドレーン電極が順に積層され、アレイ部のビアホールの下部には、基板、ゲート絶縁膜、ダミー（dummy）ゲートパターン、層間絶縁膜、ソース/ドレーン電極が順に積層される。
【００２７】
ダミーゲートパターンはゲート電極と同時に形成されて、同一物質からなり、同一な厚さを有することができる。アレイ部のビアホールの下部には、基板、ゲート絶縁膜、層間絶縁膜、ソース/ドレーン電極が順に積層され、パッド部のビアホールの下部には、基板、ゲート絶縁膜、層間絶縁膜、ソース/ドレーン電極が順に積層される。平坦化膜は、均一な厚さを有し、下部の表面段差を露出する第１絶縁膜と、第１絶縁膜上に形成され、上面が平坦な第２絶縁膜とを含むことができる。アレイ部のソース/ドレーン電極の下部には、下部ソース及び下部ドレーンが各々連結されるように形成される。下部ソース及び下部ドレーンは、多結晶シリコン層の両側の縁に不純物がドーピングされることによって各々形成されたものであり、下部ソース及び下部ドレーンの間の多結晶シリコン層はチャンネル領域であるのが好ましい。ゲート電極及びソース/ドレーン電極は金属物質からなることができる。基板は絶縁物質からなり、基板と多結晶シリコン層との界面と、基板とゲート絶縁膜との界面に形成された遮断層をさらに含むことができる。
【発明の効果】
【００２８】
本発明では、アレイ部においてダミーゲートパターンを形成したり、又はパッド部においてゲート電極を除去することによって、アレイ部とパッド部との間の平坦化膜の厚さの差を除去し、したがって、ソース/ドレーン電極の過エッチング現象を防止する効果がある。
【発明を実施するための最良の形態】
【００２９】
添付した図面を参照して、本発明の実施例について、本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異する形態で実現することができ、ここで説明する実施例に限定されない。
【実施例１】
【００３０】
図１は、本発明による有機ＥＬ表示装置を概略的に示した平面図であり、図２は、本発明の第１実施例による有機ＥＬ表示装置を示した断面図である。
【００３１】
図示されているように、本発明の有機ＥＬ表示装置は、そのパネル上に大きく画素が形成される領域であるアレイ部（Ａ）と、前記パネルの縁に位置して、外部から前記有機ＥＬ表示装置が有する電源供給ライン、スキャン及びデータラインの駆動に必要な電気信号を前記各ラインに印加するパッドが形成される領域であるパッド部（Ｐ）とを含む。
【００３２】
本発明の第１実施例による有機ＥＬ表示装置は、図２に示されているように、絶縁基板１０１上にはＳｉＯ２などからなる遮断層１０２が形成されており、この遮断層１０２上には、所定の幅の多結晶シリコン層１０３が形成されている。
【００３３】
多結晶シリコン層１０３の両側の縁には、ｎ型又はｐ型の不純物イオンが高濃度にドーピングされて、下部ソース領域１０３ａ及び下部ドレーン領域１０３ｃを形成し、下部ソース領域１０３ａと下部ドレーン領域１０３ｃとの間は、電子又は正孔が移動するチャンネル領域１０３ｂとなる。
【００３４】
多結晶シリコン層１０３を含む遮断層１０２の上部の全面には、ＳｉＯ２又はＳｉ３Ｎ４などからなるゲート絶縁膜１０４が形成されている。この時、多結晶シリコン層１０３の厚さにより、多結晶シリコン層の上部に位置するゲート絶縁膜１０４が周辺より高いが、多結晶シリコン層の厚さが薄いために、これに起因した段差は無視できる程度の水準であるので、説明の便宜上、図面には段差を示していない。
【００３５】
ゲート絶縁膜１０４上には、Ａｌなどの金属からなるゲート電極１０５ａ、１０５ｂ及びダミーゲートパターン３００が所定の幅で形成されており、ゲート電極１０５ａ、１０５ｂ及びダミーゲートパターン３００を含むゲート絶縁膜１０４上には、層間絶縁膜１０６が形成されている。
【００３６】
この時、ダミーゲートパターン３００及びゲート電極１０５ａ、１０５ｂは、同一な蒸着及び写真エッチング工程でパターニングされて同時に形成されるのが好ましく、したがって、この二つは同一物質からなり、同一の厚さを有するのが好ましい。
【００３７】
ダミーゲートパターン３００は、その後ビアホールが形成される領域の下部に位置し、これは、アレイ部（Ａ）におけるビアホール周辺の平坦化膜の厚さ、つまりビアホールの形成のためのエッチングの深さをパッド部（Ｐ）と同一な水準に下げるために、意図的に形成したものである。前記ダミーゲートパターン３００の模様は特定の形状に限定されず、製作可能であればいかなる形状でもよい。
【００３８】
パッド部（Ｐ）に形成されたゲート電極１０５ａは、ビアホールを介して外部電源と電気的に接続するパッド電極に該当するソース/ドレーン電極１０７ａの接触抵抗を下げる役割を果たす。
【００３９】
層間絶縁膜１０６は下部構造の表面段差をそのまま露出する。つまり、ダミーゲートパターン３００及びゲート電極１０５ａ、１０５ｂの上部の高さがその周辺よりさらに高く形成されている。
【００４０】
このような層間絶縁膜１０６上には、Ａｌなどの金属からなる所定の幅のソース/ドレーン電極１０７ａ、１０７ｂが形成されているが、パッド部（Ｐ）では、ソース/ドレーン電極１０７ａがゲート電極１０５ａと連結されるように形成され（図示せず）、アレイ部（Ａ）では、ソース/ドレーン電極１０７ｂが多結晶シリコン層の下部ソース領域１０３ａ及びドレーン領域１０３ｃと連結されるように形成されている。
【００４１】
ソース/ドレーン電極１０７ａ、１０７ｂを含む層間絶縁膜１０６の上部の全面には、上面を平坦化させる平坦化膜１０８、１０９が形成されている。
【００４２】
平坦化膜には、まず、下部構造の表面段差をそのまま露出する第１絶縁膜１０８が均一な厚さに形成されており、その上に、上面が平坦な第２絶縁膜１０９が形成されている。このように平坦化膜１０８、１０９がウエハーの全領域にわたって平坦な上面を有するのは、その後のビアホール２００の形成のためのパターニング工程のために必須として要求される。
【００４３】
平坦化膜１０８、１０９は、選択的にエッチングされてソース/ドレーン電極１０７ａ、１０７ｂの所定の領域を露出させるビアホール２００を含んでおり、その上には、ビアホール２００を埋める導電体層１１０が形成されている。
【００４４】
この時、ビアホール２００は、アレイ部（Ａ）では画素電極を下部の金属と連結し、パッド部（Ｐ）ではパッド電極を下部の金属と連結する。
【００４５】
この時、ビアホール２００の周辺の平坦化膜１０８、１０９は、アレイ部（Ａ）とパッド部（Ｐ）との間において、同一の厚さを有し、したがって、ビアホール２００の形成のための平坦化膜１０８、１０９のエッチングの深さは同一である。
【００４６】
これを従来の図４と比較してみると、従来は、Ｔ１とＴ２とが互いに異なっていたのに比べて、本発明では、均一な第１絶縁膜１０８の厚さを除いて、残る第２絶縁膜１０９の厚さのパッド部（Ｐ）におけるエッチングの深さＤ１とアレイ部（Ａ）におけるエッチングの深さＤ２とが同一である。
【００４７】
これを言い換えれば、パッド部（Ｐ）におけるビアホール２００の周辺の平坦化膜の厚さが、アレイ部（Ａ）におけるビアホール２００の周辺の平坦化膜の厚さと同一ということである。
【００４８】
したがって、ビアホール２００の形成のための平坦化膜１０８、１０９のエッチング時に、パッド部（Ｐ）及びアレイ部（Ａ）において同一の時点で各々ソース/ドレーン電極１０７ａ、１０７ｂが露出されるので、従来のパッド部（Ｐ）におけるソース/ドレーン電極の過エッチングは防止することができる。
【００４９】
導電体層１１０及び平坦化膜１０９上には、隔壁１１１が形成されており、隔壁１１１の所定の領域が選択的にエッチングされて、画素領域１１２を形成しており、画素領域１１２には、有機ＥＬ層１１３が形成される。
【実施例２】
【００５０】
次に、本発明の第２実施例について、図３を参照して説明する。
【００５１】
アレイ部（Ａ）にダミーゲートパターン３００を形成した第１実施例とは異なって、第２実施例では、パッド部（Ｐ）のゲート電極（図２における１０５ａ）を除去したことが特徴である。
【００５２】
つまり、第２実施例では、パッド部（Ｐ）のゲート電極を除去して表面段差を小さくすることにより、パッド部（Ｐ）とアレイ部（Ａ）との間のビアホールの周辺での平坦化膜の厚さの差を除去した。
【００５３】
このように、第２実施例では、第１絶縁膜１０８の厚さを除いて、残る第２絶縁膜１０９の厚さのパッド部（Ｐ）におけるエッチングの深さＤ３とアレイ部（Ａ）におけるエッチングの深さＤ４とが互いに同一である。そして、これを第１実施例の場合と比較してみると、Ｄ３はＤ１よりは大きい。
【００５４】
以上で、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるのではなく、本発明の請求の範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた、本発明の権利範囲に属する。
【図面の簡単な説明】
【００５５】
【図１】本発明による有機ＥＬ表示装置のアレイ部とパッド部を説明するために示した概略図である。
【図２】本発明の第１実施例による有機ＥＬ表示装置を示した断面図である。
【図３】本発明の第２実施例による有機ＥＬ素子を示した断面図である。
【図４】従来の有機ＥＬ表示装置を示した断面図である。
【符号の説明】
【００５６】
１０１  絶縁基板
１０２  遮断層
１０３  多結晶シリコン層
１０４  ゲート絶縁膜
１０５ａ、１０５ｂ  ゲート電極
１０６  層間絶縁膜
１０７ａ、１０７ｂ  ソース/ドレーン電極
１０８、１０９  平坦化膜
１１１  隔壁
１１２  画素領域
２００  ビアホール
１０３ａ  下部ソース領域
１０３ｃ  下部ドレーン領域
１１０  導電体層
１１３  有機ＥＬ層
３００  ダミーゲートパターン
【図１】
2005078073.tif 000003
【図２】
2005078073.tif 000004
【図３】
2005078073.tif 000005
【図４】
2005078073.tif 000006