(57)【要約】【課題】複雑な回路におけるタイミング検査を確実に行う。【解決手段】半導体回路の被測定端子１０１に接続され、半導体回路の入力信号が供給される複数のサンプリング用レジスタ１０４と、所定の時間間隔を有するサンプリング信号１０２を、入力信号のデータ取り込みタイミングとして複数のサンプリング用レジスタ１０４に供給する遅延回路１０３とを備え、複数のサンプリング用レジスタ１０４は、サンプリング信号１０２に応答して、入力信号のサンプリングを行う。これにより、入力信号をサンプリング用レジスタ１０４のデジタル信号として確認できるため、良品／不良品判定を被測定回路の誤動作による判定ではなく、実値で判定することが可能となる。【選択図】  図１
2005031036.tif 000002
【特許請求の範囲】
【請求項１】
半導体回路のＡＣタイミングテストを行う半導体回路ＡＣタイミングテスト装置であって、
前記半導体回路の被測定端子に接続され、前記半導体回路の入力信号が供給される複数のサンプリング用レジスタと、
所定の時間間隔を有するサンプリング信号を、前記入力信号のデータ取り込みタイミングとして前記複数のサンプリング用レジスタに供給する遅延回路とを備え、
前記複数のサンプリング用レジスタは、前記サンプリング信号に応答して、前記入力信号のサンプリングを行う半導体回路ＡＣタイミングテスト装置。
【請求項２】
前記複数のサンプリング用レジスタは、データバスを介してマイコンに接続される請求項１記載の半導体回路ＡＣタイミングテスト装置。
【請求項３】
前記複数のサンプリング用レジスタ及び前記マイコンは、同一チップに搭載される請求項２記載の半導体回路ＡＣタイミングテスト装置。
【請求項４】
半導体回路のＡＣタイミングテストを行う半導体回路ＡＣタイミングテスト装置であって、
前記半導体回路の被測定出力端子に接続され、前記半導体回路の出力信号が供給される複数のサンプリング用レジスタと、
所定の時間間隔を有するサンプリング信号を、前記出力信号のデータ取り込みタイミングとして前記複数のサンプリング用レジスタに供給する遅延回路とを備え、
前記複数のサンプリング用レジスタは、前記サンプリング信号に応答して、前記出力信号のサンプリングを行う半導体回路ＡＣタイミングテスト装置。
【請求項５】
半導体回路のＡＣタイミングテストを行う半導体回路ＡＣタイミングテスト方法であって、
前記半導体回路の入力信号を、複数のサンプリング用レジスタに供給するステップと、
所定の時間間隔を有するサンプリング信号を、前記入力信号のデータ取り込みタイミングとして前記複数のサンプリング用レジスタに供給するステップと、
前記サンプリング信号に応答して、前記入力信号のサンプリングを行うステップとを有する半導体回路ＡＣタイミングテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路のＡＣタイミングテストを行う半導体回路ＡＣタイミングテスト装置及びその方法に関するものである。
【背景技術】
【０００２】
従来、半導体回路の入力信号等のＡＣタイミング検査においては、外部より入力信号等を印加して、そのタイミングで正常動作するかどうかを観測し、パス／フェイル判定を行っていた。
【０００３】
図５は、半導体回路である被測定回路２０３のＡＣタイミングテストを行う場合の構成を示す。従来のＡＣタイミングテストは、被測定チップ２０１上に、入力ＡＣタイミングを測定する被測定端子２０２と、被測定端子２０２から信号が供給される被測定回路２０３と、被測定回路２０３からの出力信号が確認可能なモニタ端子２０４とを設けることにより行われる。
【０００４】
この構成において、被測定端子２０２に供給される入力信号のタイミングを変化させたときに、被測定回路２０３が正常に動作し、モニタ端子２０４から正常な出力信号が出力された場合に、入力信号のタイミングが正常であると確認していた。
【０００５】
また、被測定回路２０３の内部ブロック間のデータタイミングを検証するためには、内部ブロック間にラッチを置き、そのタイミングを外部から与えることによって実現している例がある（例えば、特許文献１参照）。
【特許文献１】特開２０００−３９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、近年、回路の複雑化と大規模化及び信号の高速化が進んだため、多数の端子を有する半導体回路のＡＣタイミングテストを出荷テストとして行うことが困難となってきている。
【０００７】
また、従来の構成では、被測定端子に供給される入力信号のタイミングを変化させ、モニタ端子から正常な出力信号が出力されるかどうかを確認していたため、半導体回路の不良を検出するためにその誤動作をモニタする必要があり、半導体回路が複雑な場合は誤動作がなかなか起こらず、良／不良の検出に多大の時間がかかっていた。
【０００８】
また、半導体回路の良／不良検出に、複数端子の入力信号の組み合わせによる確認が必要な場合は、テスト方法の設計が難しくなり、不良品を正しく検出できないという不具合を起こすことも多くなってきたという事情がある。
【０００９】
さらに、半導体回路の高速化が進み、入力信号の微小な遅れは、外部から入力されるクロックでは正確に取り込めないという事情もある。
【００１０】
本発明は、上記従来の事情に鑑みてなされたもので、複雑な回路におけるタイミング検査を確実に行うことができる半導体回路ＡＣタイミングテスト装置及びその方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の半導体回路ＡＣタイミングテスト装置は、半導体回路のＡＣタイミングテストを行う半導体回路ＡＣタイミングテスト装置であって、前記半導体回路の被測定端子に接続され、前記半導体回路の入力信号が供給される複数のサンプリング用レジスタと、所定の時間間隔を有するサンプリング信号を、前記入力信号のデータ取り込みタイミングとして前記複数のサンプリング用レジスタに供給する遅延回路とを備え、前記複数のサンプリング用レジスタは、前記サンプリング信号に応答して、前記入力信号のサンプリングを行う。
【００１２】
上記構成によれば、入力信号をサンプリング用レジスタのデジタル信号として確認できるため、良品／不良品判定を被測定回路の誤動作による判定ではなく、実値で判定することが可能となり、複雑な回路系のタイミング検査を簡単に行うことができ、検査の確実性を高めることができる。
【００１３】
また、本発明の半導体回路ＡＣタイミングテスト装置は、前記複数のサンプリング用レジスタは、データバスを介してマイコンに接続される。
【００１４】
上記構成によれば、複数のサンプリング用レジスタをデータバスを介してマイコンに接続することで、マイコンに検査ソフトを実行させることにより、入力信号のタイミングの実値による確認と、チップ単体でのセルフテストが可能となる。
【００１５】
また、本発明の半導体回路ＡＣタイミングテスト装置は、前記複数のサンプリング用レジスタ及び前記マイコンは、同一チップに搭載される。
【００１６】
上記構成によれば、複数のサンプリング用レジスタ及びマイコンが同一の半導体チップに搭載されるので、高価なテスタを使用することなく、入力信号のタイミングの実値による確認と、チップ単体でのセルフテストが可能となる。
【００１７】
また、本発明の半導体回路ＡＣタイミングテスト装置は、前記半導体回路の被測定出力端子に接続され、前記半導体回路の出力信号が供給される複数のサンプリング用レジスタと、所定の時間間隔を有するサンプリング信号を、前記出力信号のデータ取り込みタイミングとして前記複数のサンプリング用レジスタに供給する遅延回路とを備え、前記複数のサンプリング用レジスタは、前記サンプリング信号に応答して、前記出力信号のサンプリングを行う。
【００１８】
上記構成によれば、半導体回路の被測定出力端子に接続され、半導体回路の出力信号が供給される複数のサンプリング用レジスタを備えるので、入力信号だけでなく、端子負荷分を含めた出力信号のＡＣタイミングテストを容易に行うことができる。
【００１９】
また、本発明の半導体回路ＡＣタイミングテスト方法は、半導体回路のＡＣタイミングテストを行う半導体回路ＡＣタイミングテスト方法であって、前記半導体回路の入力信号を、複数のサンプリング用レジスタに供給するステップと、所定の時間間隔を有するサンプリング信号を、前記入力信号のデータ取り込みタイミングとして前記複数のサンプリング用レジスタに供給するステップと、前記サンプリング信号に応答して、前記入力信号のサンプリングを行うステップとを有する。
【００２０】
上記構成によれば、入力信号をサンプリング用レジスタのデジタル信号として確認できるため、良品／不良品判定を被測定回路の誤動作による判定ではなく、実値で判定することが可能となり、複雑な回路系のタイミング検査を簡単に行うことができ、検査の確実性を高めることができる。
【発明の効果】
【００２１】
以上説明したように、本発明によれば、半導体回路のＡＣタイミングテストを内部で定量的に行うことができるため、従来のように半導体回路が正常動作するかどうかによる判定にくらべ、複雑な回路においても安定で高速な測定が可能となる。
【００２２】
また、ＡＣタイミングテストのデータ処理を同一チップに内蔵されるマイコンにより行えるため、テスタなどの計測装置を使用することなくセルフテストが可能となる。
【００２３】
さらに、出力信号のＡＣタイミングテストを行うことも可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体回路ＡＣタイミングテスト装置の構成図である。実施の形態１の半導体回路ＡＣタイミングテスト装置は、図示しない被測定回路の入力信号が供給される被測定端子１０１と、被測定端子１０１に接続される複数のサンプリング用レジスタ１０４と、サンプリング用レジスタ１０４のデータ取り込みタイミングを与えるサンプリング信号１０２をサンプリング用レジスタ１０４ごとに微小時間ずらす複数の遅延素子１０３とを備える。
【００２５】
被測定端子１０１に供給される入力信号は、微小時間ずらされたサンプリング信号のタイミングで複数のサンプリング用レジスタ１０４に取り込まれ、入力信号のＡＣタイミングテストが行われる。
【００２６】
図２は、半導体回路ＡＣタイミングテスト装置の動作を示すタイミングチャートである。被測定端子１０１に供給される入力信号は、図２の波形３０１に示すように配線の分布容量等の影響で波形がなまっている。被測定端子１０１に供給された入力信号はサンプリング用レジスタ１０４に到達し、遅延素子１０３によって遅延した微小時間３０３ごとにサンプリングされ、サンプリング用レジスタ１０４に取り込まれる。そして、図２に示すデータ３０２のようなデジタルデータとして保持される。
【００２７】
データ３０２は、被測定端子１０１の波形３０１を所定のしきい値で比較した「０」、「１」のデジタルデータとして、サンプリング用レジスタ１０４に保持される。このデジタルデータは、図２では、「０００１１１」の複数ビットのデータであり、このデータを読み出すことにより、入力信号の到達時間を定量的に取得することができる。
【００２８】
実施の形態１の半導体回路ＡＣタイミングテスト装置によれば、入力信号をサンプリング用レジスタ１０４におけるデジタル信号として確認でき、半導体回路の良品／不良品判定を被測定回路の誤動作による判定ではなく、実値で判定することが可能となるため、複雑な回路系のタイミング検査を簡単に行うことができ、検査の確実性を高めることができる。
【００２９】
（実施の形態２）
図３は、本発明の実施の形態２に係る半導体回路ＡＣタイミングテスト装置の構成図である。実施の形態２の半導体回路ＡＣタイミングテスト装置は、図示しない被測定回路から入力信号が供給される被測定端子４０１と、被測定端子４０１に接続される複数のサンプリング用レジスタ４０４と、サンプリング用レジスタ４０４のデータ取り込みタイミングを与えるサンプリング信号４０２をサンプリング用レジスタ４０４ごとに微小時間ずらす複数の遅延素子４０３と、サンプリング用レジスタ４０４及び遅延素子４０３と同じチップに内蔵され、データバス４０５を介してサンプリング用レジスタ４０４に接続されるマイコン４０６とを備える。
【００３０】
実施の形態２の半導体回路ＡＣタイミングテスト装置によれば、サンプリング用レジスタ４０４とマイコン４０６を同一チップに内蔵し、マイコン４０６の命令でサンプリング用レジスタ４０４のデータを読み出すことができるので、マイコン４０６によって検査ソフトを実行するだけで、半導体回路の入力信号のタイミング確認と、チップ単体でのセルフテストが可能となる。
【００３１】
（実施の形態３）
図４は、本発明の実施の形態３に係る半導体回路ＡＣタイミングテスト装置の構成図である。実施の形態３の半導体回路ＡＣタイミングテスト装置は、被測定回路２０３の出力信号が供給される被測定出力端子５０５と、被測定出力端子５０５に接続される被測定端子５０１と、被測定端子５０１に接続される複数のサンプリング用レジスタ５０４と、サンプリング用レジスタ５０４のデータ取り込みタイミングを与えるサンプリング信号５０２をサンプリング用レジスタ５０４ごとに微小時間ずらす複数の遅延素子５０３とを備える。
【００３２】
実施の形態３の半導体回路ＡＣタイミングテスト装置によれば、被測定端子５０１に、被測定回路２０３の被測定出力端子５０５を接続することにより、端子負荷を考慮した出力端子のＡＣタイミング検査を行うことができ、入力信号だけでなく、端子負荷分を含めた出力信号のＡＣタイミングテストを行うことができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１に係る半導体回路ＡＣタイミングテスト装置の構成図
【図２】本発明の実施の形態１に係る半導体回路ＡＣタイミングテスト装置のタイミングチャート
【図３】本発明の実施の形態２に係る半導体回路ＡＣタイミングテスト装置の構成図
【図４】本発明の実施の形態３に係る半導体回路ＡＣタイミングテスト装置の構成図
【図５】従来のＡＣタイミングテストの構成を示す図
【符号の説明】
【００３４】
１０１、４０１、５０１  ＡＣタイミングを測定する被測定端子
１０２、４０２、５０２、６０２  ＡＣタイミングの測定タイミングを示すサンプリング信号
１０３、４０３、５０３、６０３  サンプリング信号のエッジを微小時間ずらす遅延素子
１０４、４０４、５０４  ＡＣタイミングをデジタルデータで保持するサンプリング用レジスタ
２０１  被測定チップ
２０２  被測定端子から信号が入力される被測定回路
２０３  被測定回路の出力信号モニタ端子
３０１  被測定端子の波形
３０２  サンプリング用レジスタのデータ
３０３  遅延素子でずれた時間
４０５  データバス
４０６  同一チップに内蔵されるマイコン
５０５  被測定出力端子
【図１】
2005031036.tif 000003
【図２】
2005031036.tif 000004
【図３】
2005031036.tif 000005
【図４】
2005031036.tif 000006
【図５】
2005031036.tif 000007