(57)【要約】【課題】  半導体素子の配線構造体及びその製造方法を提供する。【解決手段】  半導体基板と、前記半導体基板上の一部に形成され、前記半導体基板と反対極性にドーピングされた導電性ドーピング層と、前記ドーピング層上に形成された導電層と、前記ドーピング層の下部に形成された絶縁性ドーピング層と、を含む半導体素子の配線構造体。これにより、多種の半導体素子に応用して半導体素子を電気的に安定化させ、その信頼性を確保しうる。【選択図】            図３Ｆ
2005109512.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上の一部に形成されて前記半導体基板と反対極性にドーピングされた導電性ドーピング層と、
前記ドーピング層の上部に形成された導電層と、
前記ドーピング層の下部に形成された絶縁性ドーピング層と、を含むことを特徴とする半導体素子の配線構造体。
【請求項２】
前記半導体基板と前記導電性ドーピング層とはｐ−ｎ接合を形成することを特徴とする請求項１に記載の半導体素子の配線構造体。
【請求項３】
前記絶縁性ドーピング層は酸素または窒素を含むことを特徴とする請求項１に記載の半導体素子の配線構造体。
【請求項４】
前記半導体基板上の前記導電層を除いた領域に形成された絶縁層をさらに含むことを特徴とする請求項１に記載の半導体素子の配線構造体。
【請求項５】
前記導電層は金属を含み、前記ドーピング層は前記半導体基板に対する導電性付与物質が含まれたことを特徴とする請求項１に記載の半導体素子の配線構造体。
【請求項６】
半導体素子の配線構造体の製造方法において、
（Ａ）半導体基板に絶縁層を形成させる段階と、
（Ｂ）前記絶縁層の一部を除去し、露出された半導体基板の一部内に導電性ドーピング層を形成させ、その下部に絶縁性ドーピング層を形成させる段階と、
（Ｃ）前記導電性ドーピング層上に導電層を形成させる段階と、を含むことを特徴とする半導体素子の配線構造体の製造方法。
【請求項７】
前記（Ａ）段階は、
前記半導体基板の一面に酸化膜を形成させる段階と、
前記半導体基板の上部にマスクを位置させ、露光及び現像する段階と、
前記酸化膜の一部をエッチングして前記半導体基板を露出させる段階と、を含むことを特徴とする請求項６に記載の半導体素子の配線構造体の製造方法。
【請求項８】
前記（Ｂ）段階は、
前記半導体基板の露出された一部に導電性付与物質を拡散、またはイオン注入して導電性ドーピング層を形成する段階と、
前記導電性ドーピング層の下部に絶縁性付与物質を拡散またはイオン注入して絶縁性ドーピング層を形成する段階と、を含むことを特徴とする請求項６に記載の半導体素子の配線構造体の製造方法。
【請求項９】
前記絶縁性付与物質は酸素または窒素であることを特徴とする請求項８に記載の半導体素子の配線構造体の製造方法。
【請求項１０】
前記（Ｂ）段階は、
前記半導体基板上の露出された一部内に絶縁性付与物質を拡散またはイオン注入させて絶縁性ドーピング層を形成する段階と、
前記半導体基板上の露出された一部の表面及び前記絶縁性ドーピング層の上部に導電性付与物質を拡散、またはイオン注入させて導電性ドーピング層を形成する段階と、を含むことを特徴とする請求項６に記載の半導体素子の配線構造体の製造方法。
【請求項１１】
前記（Ｂ）段階は、
前記導電性ドーピング層の下部に絶縁性付与物質及び導電性付与物質を同時にドーピングして前記半導体基板上の一部表面の下部に絶縁性ドーピング層を形成させ、前記絶縁性ドーピング層の下部に導電性ドーピング層を形成させることを特徴とする請求項６に記載の半導体素子の配線構造体の製造方法。
【請求項１２】
前記（Ｃ）段階は、
前記絶縁層及び前記半導体基板の露出部の上部に導電層を形成させる段階と、
前記導電層の上部にマスクを位置させ、前記導電層を露光及び現像する段階と、
前記導電層の所定部位をエッチングする段階と、を含むことを特徴とする請求項６に記載の半導体素子の配線構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁性ドーピング層を含む半導体配線構造体に係り、より詳細には半導体素材で具現された極薄ｐ−ｎ接合上に配線の役割をする導電層を形成するに当たって、前記導電層の下部に絶縁性ドーピング層を形成させることによって、下部基板との電気的な絶縁性を確保すると同時に水平方向への導電性には影響を与えなくする半導体素子の配線構造体及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子の高密度、高集積化が進行するにつれ、素子に使われるコンタクト部位の大きさも１μｍ以下の微細な寸法で形成されることが要求される。マクロサイズの装置をマイクロ規格の素子でその数値を縮小する場合、予期しない現象によりその具現が難しく、新たに考慮すべき問題点が生じる。特に、微細なサイズのコンタクト構造体の信頼性を確保することは半導体素子自体の性能及び寿命を決定する要因となる。
【０００３】
半導体工程を通じて完成された素子は基板上に相互に連結されており、電気伝導度の高い配線を通じて電力が供給されて所望の機能を発揮する。例えば、バイポーラまたはＭＯＳトランジスタの端子に電気的信号を加えるか、電力を供給する場合に半導体端子は電気伝導度の高い伝導体、例えば金属物質と接触して電流が流れる。この際、接触部位では電圧降下や接触抵抗が生じず、両側に極性が変わった場合に抵抗成分が存在してもその抵抗は小さくなければならない。
【０００４】
図１は、従来の技術による半導体素子の配線構造体１０を示す図面である。図１を参照すれば、基板１１、例えばシリコン基板１１上に絶縁層１２、例えばシリコン酸化膜（ＳｉＯ２）が形成される。前記シリコン酸化膜１２をエッチングによって、シリコン基板１１面の所定部位を露出する。前記シリコン基板１１の露出部位にはＢまたはＰのような導電性付与物質がドーピングされた導電性ドーピング層１３が形成されている。そして、前記導電性ドーピング層１３上には伝導体物質が塗布された導電層１４、例えば、Ｓｉ基板の配線として広く用いられるＡｌが形成される。
【０００５】
一般に、半導体であるＳｉの抵抗性接触メタルとして使用するアルミニウムの場合、一定量のシリコンが固溶されている。そして、密度の増加と優秀な接触のために実施する焼結工程（合金の工程温度は一般的に約４００℃ないし５００℃）でシリコン元素がアルミニウム薄膜に拡散されて適正な金属接触を形成させ難い。前記短所を補完するためにアルミニウムに１〜２％の合金元素を添加してアルミニウム基地組織内に微細なシリコン析出物を作った。そして、素子内への拡散を減らすか、ＴｉＮやＴｉＷなどの障壁金属を使用した。しかし、金属接触面周辺の酸化膜欠陥により発生する深いスパイク現象のために素子の電気的短絡が生じるという問題点がある。
【０００６】
特に、極浅接合の場合、Ｓｉ析出によるＳｉノジュールの形成及び空洞による自己拡散現象が発生することによって電気的な短絡を防止するためには、極度の良質の酸化膜を形成させねばならないという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明では前記問題点を解決するために半導体素子を電気的に安定させ、その信頼性を確保しうる新たな形の半導体配線構造体を提供することを目的とする。
【０００８】
また、Ｐ−Ｎ接合を含む多様な半導体素子に応用可能な半導体配線構造体を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するために本発明では、半導体基板と、前記半導体基板上の一部に形成されて前記半導体基板と反対極性にドーピングされた導電性ドーピング層と、前記ドーピング層の上部に形成された導電層と、前記ドーピング層の下部に形成された絶縁性ドーピング層と、を含む半導体素子の配線構造体を提供する。
【００１０】
本発明において、前記半導体基板及び前記導電性ドーピング層はｐ−ｎ接合を形成し、前記絶縁性ドーピング層は酸素または窒素を含む。
【００１１】
本発明において、前記半導体基板上の前記導電層を除いた領域に形成された絶縁層をさらに含みうる。
【００１２】
本発明において、前記導電層は金属を含み、前記ドーピング層は前記半導体基板に対する導電性付与物質が含まれる。
【００１３】
また、本発明では、半導体素子の配線構造体の製造方法において、（Ａ）半導体基板に絶縁層を形成させる段階と、（Ｂ）前記絶縁層の一部を除去し、露出された半導体基板の一部内に導電性ドーピング層を形成させ、その下部に絶縁性ドーピング層を形成させる段階と、（Ｃ）前記導電性ドーピング層上に導電層を形成させる段階と、を含む半導体素子の配線構造体の製造方法を提供する。
【００１４】
本発明において、前記（Ａ）段階は、前記半導体基板の一面に酸化膜を形成させる段階と、前記半導体基板上にマスクを位置させ、露光及び現像する段階と、前記酸化膜上の一部をエッチングして前記半導体基板を露出させる段階と、を含む半導体素子の配線構造体の製造方法を提供する。
【００１５】
本発明において、前記（Ｂ）段階は、前記半導体基板の露出された一部上に導電性付与物質を拡散、またはイオン注入して導電性ドーピング層を形成する段階と、前記導電性ドーピング層の下部に絶縁性付与物質を拡散またはイオン注入して絶縁性ドーピング層を形成する段階と、を含みうる。
【００１６】
本発明において、前記（Ｃ）段階は、前記絶縁層及び前記半導体基板上の露出部に導電層を形成させる段階と、前記導電層上にマスクを位置させ、前記導電層を露光及び現像する段階と、前記導電層の所定部位をエッチングする段階と、を含むことが望ましい。
【発明の効果】
【００１７】
本発明によれば、半導体素子を電気的に安定させ、従来の半導体素子に使われる配線構造体より発生可能なスパイク現象を予防するか、たとえその現象が発生したとしても半導体素子の動作に大きな影響を及ぼさなくしうる。したがって、電気的に安定しており、その信頼性を確保しうる半導体素子の具現が可能である。また、Ｐ−Ｎ接合を含む広範囲な半導体素子に応用可能な半導体配線構造体を提供しうる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明による半導体素子の配線構造体についてさらに詳細に説明する。
【００１９】
図２Ａは本発明による半導体素子の配線構造体の一実施形態を示す斜視図であり、図２Ｂは前記図２ＡのＡ−Ａ’線に沿って切開した断面図である。
【００２０】
図２Ａ及び図２Ｂを参照すれば、基板２１上に前記基板の所定部位を露出させる絶縁層２２が形成されており、基板２１の露出部位には電極などの役割をする導電層２４が形成される。導電層２４下部の基板上の一部には基板２１に対して導電性を付与する物質が拡散またはイオン注入された導電性ドーピング層２３が形成されている。そして、導電性ドーピング層２３の下部には基板２１に対して絶縁性を付与する物質がイオン注入された絶縁性ドーピング層２５が形成されている。
【００２１】
ここで、基板２１は半導体素子に一般に用いられる物質よりなっている。すなわち、代表的にＳｉ、ＳｉＣ、ＧａＮなどが使われ、特に制限はない。絶縁層２２は基板２１に対して酸化工程を進めて酸化膜を形成させて絶縁層２２として使用でき、電気的絶縁性を有すればよい。導電層２４は半導体素子に電極などの役割をする導電性の高い物質で形成される。導電層２４を形成する物質としては、通常用いることができるものであれば、特に制限なく選択されうる。
【００２２】
導電性ドーピング層２３を形成する物質は、それ自体で導電性を有するか、有さないが、基板２１に拡散またはイオン注入されて基板２１のドーピング領域に導電性を付与する物質である。もし、基板２１がＳｉである場合には、ＢまたはＰなどが用いられる。但し、一般的にドーピング物質の濃度によって、基板２１物質の導電性及び絶縁性特性が変われるので、選択的に用いられる。そして、絶縁性ドーピング層２５を形成する物質としては、基板２１にドーピングされて基板２１に絶縁性を付与できる物質ならばその制限がなく、酸素または窒素などが用いられる。これも前述したように、同じ物質であってもドーピング濃度によってドーピングされた領域の導電性または絶縁性が変わりうる。
【００２３】
本発明による素子の製造方法について図面を参照してさらに詳細に説明する。
【００２４】
図３Ａないし図３Ｆは本発明による半導体素子の配線構造体の製造方法を工程順序別に示す図面である。
【００２５】
図３Ａを参照すれば、まず、形成させようとする素子の基板２１を用意する。基板２１はＳｉ、ＳｉＣ、サファイア基板、ＧａＮ半導体など抵抗性メタルを含む素子に用いられる基板２１であれば、その種類には制限がない。ここでは、通常半導体素子の基板として広く用いられるＳｉ基板２１を使用した実施形態について詳細に説明する。次いで、図３Ｂに示したように基板２１の表面に対して絶縁層２２の形成及び平坦化のために酸化工程を行う。このように基板２１の表面の酸化領域には絶縁層２２を形成する。
【００２６】
次いで、図３Ｃに示されたように、前記基板２１上の導電層２４、例えば、抵抗性接触メタルを蒸着させる位置に該当する絶縁層２２の一部をエッチングする。詳細に説明すれば、前記絶縁層２２の上部にマスクＭを位置させ、ＵＶを照射した後、前記絶縁層２２の一部をエッチングする。このようなエッチングによってシリコン基板２１上の導電層２４を蒸着させる表面は露出される。
【００２７】
次いで、図３Ｄに示されたように、基板２１の露出された表面に対して基板２１に導電性を付与する物質を拡散させるか、イオン注入を行う。基板２１に対して導電性を付与する物質はその物質自体が導電性を帯びなくても基板２１にドーピングされることによって、ドーピング領域に導電性を有させる物質であって、種類及びその性質によって選択的に採択しうる。基板２１がＳｉである場合には導電性付与物質としてＢやＰを使用して導電性ドーピング層２３を形成させうる。そして、絶縁性付与物質をイオン注入する。例えば、酸素または窒素などを絶縁性付与物質として使用しうる。酸素または窒素は、絶縁層２２としての役割を担うためのものであって、基板２１内の導電性ドーピング層２３の下部にイオン注入されて絶縁性ドーピング層２５を形成させる。絶縁性付与物質はイオン注入時にそのエネルギーを調節して基板２１の表面から所定距離だけ下方に形成させる。
【００２８】
ここで、前記絶縁性付与物質のイオン注入工程と前記導電性付与物質の拡散またはイオン注入工程は相互にその順序を変えて実施しうる。すなわち、基板２１の露出部位に対して絶縁性付与物質を、イオン注入エネルギーを調節し、基板２１の表面から所定距離だけ内部に絶縁性ドーピング層２５を形成させた後、導電性付与物質を基板２１の表面及び絶縁性ドーピング層２５間に拡散またはイオン注入させることによって絶縁層を形成させうる。
【００２９】
次いで、図３Ｅのように絶縁層２２及び基板２１の露出部位について導電性物質、例えば電極として用いられる高い導電性を有する物質を塗布する。ここでの導電性物質は、本発明による構造が採用される素子に適用されうる物質であり、一般的に金属が蒸着される。通常、Ｓｉ基板２１の抵抗性接触物質として使われるアルミニウムなどを蒸着させる。次いで、前記導電性物質の上部にＰＲ（Ｐｈｏｔｏｒｅｓｉｓｔｏｒ）２６を塗布する。そして、前記ＰＲ２６の上部にマスクを位置させ、ＵＶを照射した後、エッチング工程を行なって所望の形の導電層２４を形成させる。
【００３０】
前記のような工程により図３Ｆに示されたような本発明による半導体素子の配線構造体を形成する。すなわち、前記図２のような、基板２１の表面内の導電性ドーピング層２３の下部に絶縁性ドーピング層２５が形成されて、図面上垂直方向の電流の流れを遮断する構造を完成させうる。但し、前記導電性ドーピング層２３を拡散でない、イオン注入により形成させた場合にはその活性化のために熱処理工程がさらに付加される。
【００３１】
このような本発明による半導体配線構造体は、ｐ−ｎ接合構造を有する多様な形の半導体素子の配線構造体で応用でき、これをＣＭＯＳ構造のトランジスタに応用したことを図４に示した。
【００３２】
ＣＭＯＳは、ＮＭＯＳ及びＰＭＯＳのゲートが相互に連結されており、これらが入力端子として用いられ、ＰＭＯＳのドレーンとＮＭＯＳのドレーンとが結線されている部分が出力端子として用いられる。図４を参照すれば、ｎ型ソース２３ａ及びドレーン領域２３ｂとｐ型ソース２３ｃ及びドレーン２３ｄ領域の下部にイオン注入された絶縁性ドーピング層２５が形成された構造を示している。そして、それらのそれぞれの上部には配線の役割をする導電層２４、例えばＡｌ層が形成されている。この際、ｎ型ソース２３ａ及びドレーン２３ｂ領域とｐ型ソース２３ｃ及びドレーン２３ｄ領域の下部にイオン注入により絶縁性ドーピング層２５を形成させる。したがって、ｎ型ソース２３ａ及びドレーン２３ｂ領域とｐ型ソース２３ｃ及びドレーン２３ｄ領域の下部に本発明による半導体配線構造体をそのまま導入したものとなる。これは特に、半導体素子自体をスケーリングダウンによる精密な物性調節が要求される場合には、その応用性が増加する。ｎ型ソース２３ａ及びドレーン２３ｂ領域とｐ型ソース２３ｃ及びドレーン２３ｄ領域の下部に絶縁膜構造を形成させる方法は、従来のＣＭＯＳ形成工程で導電性付与物質をイオン注入させる時、そのイオン注入と同時に、またはその前後に酸素または窒素などの絶縁性付与物質をそれぞれの領域にイオン注入させれば良い。したがって、ここではその詳細な製造工程についての説明は省略する。
【００３３】
そして、本発明による半導体素子の配線構造体をシリコン受光素子に応用した実施形態を図５に示した。図５を参照すれば、シリコン受光素子は基板２１と、基板２１の一面に形成された導電性ドーピング層２３と、導電性ドーピング層２３に電気的に連結可能に基板２１に形成された第１及び第２電極２４ａ、２４ｂを含んで構成される。また、導電性ドーピング層２３が極浅に形成させる制御膜などが基板２１の一面にさらに含まれうる。ここで、第１及び第２電極２４ａ、２４ｂに対応する導電性ドーピング層２３の下部に酸素または窒素がドーピングされた絶縁性ドーピング層２５を形成させる。このような絶縁性ドーピング層２５は導電性ドーピング層２３を形成させる工程前後に、またはそれと同時に絶縁性を付与する元素をイオン注入して形成させる。
【００３４】
前記説明で多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されねばならない。本発明の範囲は説明された実施形態によって決まるものではなく、特許請求の範囲に記載された技術的思想により決まるべきである。
【産業上の利用可能性】
【００３５】
本発明は半導体素子の製造時に半導体素子の配線構造を改善したものであって、電気的に安定しており、その信頼性を確保しうる半導体素子の具現が可能である。本発明は多様な種類の半導体素子の配線構造体に応用できる。
【図面の簡単な説明】
【００３６】
【図１】従来の技術による半導体素子の配線構造体を示す図面である。
【図２Ａ】本発明による半導体素子の配線構造体の一実施形態を示す図面である。
【図２Ｂ】本発明による半導体素子の配線構造体の一実施形態を示す図面である。
【図３Ａ】本発明による半導体素子の配線構造体の製造方法を示す図面である。
【図３Ｂ】本発明による半導体素子の配線構造体の製造方法を示す図面である。
【図３Ｃ】本発明による半導体素子の配線構造体の製造方法を示す図面である。
【図３Ｄ】本発明による半導体素子の配線構造体の製造方法を示す図面である。
【図３Ｅ】本発明による半導体素子の配線構造体の製造方法を示す図面である。
【図３Ｆ】本発明による半導体素子の配線構造体の製造方法を示す図面である。
【図４】本発明による半導体素子の配線構造体をＣＭＯＳ構造に応用した実施形態を示す図面である。
【図５】本発明による半導体素子の配線構造体を受光素子に応用した実施形態を示す図面である。
【符号の説明】
【００３７】
１０，２０    半導体素子の配線構造体
１１，１２    基板
１２，２２    絶縁層
１３，２３    導電性ドーピング層
１４，２４    導電層
１５，２５    絶縁性ドーピング層
２３ａ    ｎ型ソース
２３ｂ    ｎ型ドレーン
２３ｃ    ｐ型ソース
２３ｄ    ｐ型ドレーン
２４ａ    第１電極
２４ｂ    第２電極
【図１】
2005109512.tif 000003
【図２Ｂ】
2005109512.tif 000004
【図３Ａ】
2005109512.tif 000005
【図３Ｂ】
2005109512.tif 000006
【図３Ｆ】
2005109512.tif 000007
【図４】
2005109512.tif 000008
【図５】
2005109512.tif 000009
【図２Ａ】
2005109512.tif 000010
【図３Ｃ】
2005109512.tif 000011
【図３Ｄ】
2005109512.tif 000012
【図３Ｅ】
2005109512.tif 000013