(57)【要約】【課題】  基板、密着層、誘電体層、上部電極からなる誘電体キャパシタであって、キャパシタ特性に悪影響を与えず、かつ製造コストの低廉な密着層を備える誘電体薄膜キャパシタの製造方法を提供する。【解決手段】  基板上１０に、液体原料を塗布して１回目の熱処理を行い密着層２０を形成する工程と、密着層２０上に下部電極３０を形成する工程と、下部電極３０上に液体原料を塗布して２回目の熱処理を行って結晶化させ誘電体層４０を形成する工程と、誘電体層４０上に上部電極５１，５２を形成する工程と、１回目および２回目の熱処理温度よりも高い温度で３回目の熱処理を行う工程とからなり、密着層２０と誘電体層４０とは同一組成系の材料、あるいは同一の材料からなる。【選択図】        図１
2005101531.tif 000002
【特許請求の範囲】
【請求項１】
基板上に密着層前駆体膜を成膜して１回目の熱処理を行って結晶化させ密着層を形成する工程と、
前記密着層上に下部電極を形成する工程と、
前記下部電極上に、前記密着層前駆体膜と同一組成系の材料からなる誘電体層前駆体膜を成膜して、該誘電体層前駆体膜の結晶化温度よりも高い温度で２回目の熱処理を行って、誘電体層を形成する工程と、
前記誘電体層上に上部電極を形成する工程と、
１回目の熱処理および２回目の熱処理の熱処理温度よりも高い温度で３回目の熱処理を行う工程と、を含むことを特徴とする誘電体薄膜キャパシタの製造方法。
【請求項２】
請求項１に記載の誘電体薄膜キャパシタの製造方法であって、前記密着層前駆体膜と前記誘電体層前駆体膜とは同一の材料からなることを特徴とする誘電体薄膜キャパシタの製造方法。
【請求項３】
請求項１あるいは請求項２に記載の誘電体薄膜キャパシタの製造方法であって、１回目の熱処理における処理温度が、前記密着層前駆体膜の結晶化開始温度よりも高いことを特徴とする誘電体薄膜キャパシタの製造方法。
【請求項４】
前記誘電体層は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸ストロンチウムバリウムのいずれかからなることを特徴とする、請求項１ないし請求項３のいずれか一項に記載の誘電体薄膜キャパシタの製造方法。
【請求項５】
前記下部電極は白金からなることを特徴とする、請求項１ないし請求項４のいずれか一項に記載の誘電体薄膜キャパシタの製造方法。
【請求項６】
前記上部電極は白金からなることを特徴とする、請求項１ないし請求項５のいずれか一項に記載の誘電体薄膜キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体薄膜キャパシタの製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭやノイズフィルタなどの半導体装置に用いられている誘電体薄膜キャパシタは、基板、下部電極、誘電体薄膜、上部電極が順に積層された構造となっている。誘電体薄膜は、スパッタリング、ＣＶＤ法（化学気相成長法）、ＭＢＥ法（分子線エピタキシ法）、ゾルゲル法、ＭＯＤ法（有機金属分解法）などによって成膜可能であるが、製造コストなどの点ではゾルゲル法やＭＯＤ法が有利とされている。
【０００３】
誘電体薄膜をゾルゲル法やＭＯＤ法で成膜する場合、誘電体原料の有機化合物を有機溶媒中に溶解した原料溶液を塗布し、酸化雰囲気中で熱処理する。そのため、下部電極には酸化しにくい貴金属が用いられ、具体的にはＰｔが多く用いられる。
【０００４】
ところで、誘電体薄膜キャパシタの基板としては一般的にＳｉ基板が用いられるが、Ｓｉは空気中に放置すると酸化するため、Ｓｉ基板の表面にはＳｉ酸化物層が形成されている。
【０００５】
基板表面のＳｉ酸化物と下部電極となる貴金属とは密着性が悪いため、誘電体薄膜キャパシタ形成後にダイシングカットなどの工程が含まれる場合には、密着性を高めるために基板と下部電極との間に密着層を形成する必要がある。密着層としては、Ｔｉが用いられることが多い（特許文献１参照）。
【特許文献１】特開平８−７８６３６号公報（特に段落番号「００１８」〜「００２０」、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１にも記載されているように、密着層としてＴｉを用いた場合にはＴｉ層の酸化によって基板の反りが発生し、誘電体層のひび割れ（クラック）を招くという問題がある。特許文献１には、密着層であるＴｉ層の膜厚を制限することによって基板の反りを抑制することが開示されている。
【０００７】
しかしＴｉ層の膜厚を制限したとしてもさらに別の問題が発生する。すなわち、密着層の膜厚を制限したとしてもＴｉがアニールなどの工程において酸化してしまうことに変わりはない。Ｔｉが酸化して下部電極と誘電体層の界面に拡散すると以下の２点の問題が発生する。
【０００８】
第１に、誘電体層としてチタン酸バリウム（ＢａＴｉＯ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、チタン酸ストロンチウムバリウム（（Ｂａ，Ｓｒ）ＴｉＯ3、以下ＢＳＴと省略する）などを用いる場合、誘電体層と下部電極の界面に拡散したＴｉ酸化物が下部電極と誘電体層の界面での結晶組織ズレの原因となり、誘電体層の結晶性の乱れを招くことがある。誘電体層の結晶性が乱れた場合、十分な誘電率を得られない。
【０００９】
第２に、Ｔｉ酸化物は高抵抗かつ低誘電率な物質であるため、下部電極と誘電体層との界面に高抵抗かつ低誘電率な層が存在することとなりキャパシタ特性の著しい劣化を招くことがある。
【００１０】
さらに特許文献１では、誘電体層の表面を平坦化するために結晶化温度以下での仮焼成を行った後に上部電極を形成し、上部電極形成後に結晶化温度以上で本焼成を行うことが記載されている。しかし、特許文献１の図２にあるようにこの製造方法によって得られる誘電体層の比誘電率は２２０程度であり、ＢＳＴの比誘電率としては比較的低い値である。回路の集積化の要請が強い現状では、小さな面積で大きな容量を得られるキャパシタが求められており、さらに比誘電率が高い誘電体層を得る必要がある。
【００１１】
すなわち、特許文献１に記載された技術では、リーク電流の原因となるクラックの発生はある程度抑制できるものの、キャパシタ特性が劣化したり、大きな比誘電率を得にくいといった問題があった。
【００１２】
よって本発明は、リーク電流の原因となるクラックの発生やキャパシタ特性の劣化を招くことのない密着層を持ち、また、リーク電流が発生しないように表面が平坦でありかつ十分な比誘電率をもった誘電体層を備える誘電体薄膜キャパシタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記問題点を解決するために本発明に係る誘電体薄膜キャパシタの製造方法は、基板上に密着層前駆体膜を成膜して１回目の熱処理を行って密着層を形成する工程と、前記密着層上に下部電極を形成する工程と、前記下部電極上に、前記密着層前駆体膜と同一の材料からなる誘電体層前駆体膜を成膜して、該誘電体層前駆体膜の結晶化開始温度よりも高い温度で２回目の熱処理を行って誘電体層を形成する工程と、前記誘電体層上に上部電極を形成する工程と、１回目の熱処理および２回目の熱処理の熱処理温度よりも高い温度で３回目の熱処理を行う工程と、を含むことを特徴とする。
【００１４】
密着層を誘電体層と同一組成系の材料とすることにより、密着層の膨張による基板の反りがなくなり、誘電体層にクラックが発生することを防止できる。また、密着層が下部電極と誘電体層との界面に拡散したとしてもキャパシタ特性の劣化を招くことはない。
【００１５】
なおここで同一組成系の材料とは、主たる構成元素が同一の材料を示し、主たる構成元素の比率が異なる材料や、異なる微量元素を含有する材料を含むものとする。
【００１６】
また、２回目の熱処理温度を誘電体層前駆体膜の結晶化開始温度よりも高い温度にすることによって十分な比誘電率を持つ誘電体層を得ることができる。２回目の熱処理温度が結晶化開始温度より低い場合、３回目の熱処理を十分高い温度で行ったとしても誘電体層が十分な比誘電率とならない。
【００１７】
さらにまた、上部電極を形成した後に１回目の熱処理および２回目の熱処理よりも高い温度で３回目の熱処理を行うことにより、１回目の熱処理と２回目の熱処理の温度を比較的低くした場合でも十分な比誘電率を持つ誘電体層を得ることができる。１回目の熱処置および２回目の熱処理における処理温度は、表面の平坦化の観点からは低いほうが好ましい。
【００１８】
さらに本発明の誘電体薄膜キャパシタの製造方法においては、密着層前駆体膜と誘電体層前駆体膜とが同一の材料からなることを特徴とする。これにより、密着層と誘電体層の物性がほぼ同一になるから、密着層が下部電極と誘電体層との界面に拡散したときのキャパシタ特性の変化がより小さくなる。また、密着層と誘電体層とを同一の材料、設備を用いて形成することができるので製造コストが低減される。
【００１９】
さらに本発明の誘電体薄膜キャパシタの製造方法では、１回目の熱処理における処理温度が、前記密着層前駆体膜の結晶化開始温度よりも高いことが好ましい。
【００２０】
特許文献１には、誘電体層を結晶化開始温度よりも低い温度で熱処理することによって表面が平坦な誘電体層が形成されることが記載されているが、本発明者が鋭意研究した結果、熱処理温度が低すぎる場合にも表面が平坦化されないことを見出した。１回目の熱処理温度は前駆体膜の結晶化開始温度よりも高く、かつ、表面の平坦性を低下させる大きな結晶粒が成長するような温度よりも低い温度とされることが好ましい。
【００２１】
また本発明の誘電体薄膜キャパシタの製造方法においては、誘電体層の材料として強誘電体であるチタン酸バリウム、チタン酸ストロンチウム、チタン酸ストロンチウムバリウムを用いることができる。
【００２２】
さらに本発明の誘電体薄膜キャパシタの製造方法は、前記下部電極は白金からなることを特徴とする。また、前記上部電極は白金からなることを特徴とする。白金は貴金属であるから、熱処理工程を経ても酸化することがなく、下部電極または上部電極として好適である。
【発明の効果】
【００２３】
以上のように本発明に係る誘電体薄膜キャパシタの製造方法は、密着層を誘電体層と同一組成系の材料で形成するので、誘電体層の酸化膨張による基板の反りが起こらず、誘電体層にクラックが生じることを防止できる。また、密着層が下部電極と誘電体層の界面に拡散してもキャパシタ特性の劣化を招くとことがない。
【００２４】
さらに本発明に係る誘電体薄膜キャパシタの製造方法では、１回目および２回目の熱処理を誘電体層の結晶化開始温度より高い温度で行い、上部電極を形成した後にさらに高い温度で３回目の熱処理を行うことにより、十分高い比誘電率を持ち、かつクラックのない誘電体層を得ることができる。
【発明を実施するための最良の形態】
【００２５】
以下において図を参照しつつ本発明の実施の形態について説明する。図１は本発明に係る誘電体薄膜キャパシタの製造工程を示す断面図である。
【００２６】
まず、図１（ａ）にあるように基板１０を用意する。基板１０としてＳｉ基板を用いた場合、通常表面はＳｉ酸化物層１２となっているので、基板はＳｉ層１１とＳｉ酸化物層１２の２層構造となっている。
【００２７】
次に、有機化合物を溶解したゾルゲル原料溶液やＭＯＤ原料溶液をスピンコートによって塗布し乾燥させて密着層前駆体膜を成膜する。乾燥はホットプレートを用いたり、室温で放置するなど適当な方法で行えばよい。
【００２８】
ここで用いる原料溶液は後述する誘電体層の形成に用いる原料溶液と同一組成系のものを用いる。同一の組成の材料を用いることがより好ましい。塗布、乾燥の工程は所望の膜厚が得られるまで複数回繰り返してもよい。所望の膜厚の密着層前駆体膜が得られたところで１回目の熱処理を行って密着層前駆体膜を結晶化させ、図１（ｂ）に示すように密着層２０を形成する。
【００２９】
このとき、熱処理の温度は前駆体膜の結晶化温度よりも高い温度とすることが好ましい。熱処理温度が結晶化温度よりも低い場合には、密着層２０が凝集状に形成されて表面の平坦性が損なわれてしまうことがある。一方、熱処理温度が高すぎる場合にも大きな結晶粒が成長してしまい表面の平坦性を損なうことから、粒径の比較的小さな結晶粒が成長する程度の温度で熱処理を行うことが好ましい。なお、熱処理にはＲＴＡ（ラピッド・サーマル・アニーリング）装置や電気炉などを用いることができる。
【００３０】
次に、図１（ｃ）に示すように密着層２０上に下部電極３０を形成する。下部電極３０としては、後述する２回目、３回目の熱処理などの工程で酸化しにくい物質で形成することが好ましく、Ａｕ，Ｐｄ，Ｒｈなどの貴金属を用いることができるが、Ｐｔが好適である。下部電極３０はスパッタ法などによって形成することができる。
【００３１】
次に、下部電極３０上に有機化合物を溶解したゾルゲル原料溶液やＭＯＤ原料溶液をスピンコートによって塗布し乾燥させて誘電体層前駆体膜を成膜する。塗布、乾燥の工程は所望の膜厚が得られるまで複数回繰り返してもよい。所望の膜厚の誘電体層前駆体膜が得られたところで２回目の熱処理を行って誘電体層前駆体膜を結晶化させ、図１（ｄ）に示すように誘電体層４０を形成する。誘電体層４０としては、強誘電体であるチタン酸バリウム、チタン酸ストロンチウム、チタン酸ストロンチウムバリウム（ＢＳＴ）などを用いることができる。
【００３２】
ここで前述のように密着層２０と誘電体層４０とは同一組成系の材料、あるいは同一の材料で形成する。同一組成系の材料とは例えば、密着層２０と誘電体層４０とがともにＢＳＴからなり、Ｂａ：Ｓｒ：Ｔｉの組成比率が異なるような材料や、これら主要構成元素以外の微量な構成元素が異なる材料などである。
【００３３】
またこのとき、熱処理の温度は前駆体膜の結晶化温度よりも高い温度とすることが好ましい。熱処理温度が結晶化温度よりも低い場合には、誘電体層４０が凝集状に形成されて表面の平坦性が損なわれてしまうことがある。また、結晶化温度より低い温度で熱処理した場合、後述する上部電極形成後に結晶化温度より高い温度で熱処理を行っても誘電体層４０が十分な比誘電率を得られないことがわかっている。
【００３４】
一方、熱処理温度が高すぎる場合にも大きな結晶粒が成長してしまい表面の平坦性を損なうことから、粒径の比較的小さな結晶粒が成長する程度の温度で熱処理を行うことが好ましい。
【００３５】
次に、誘電体層上に上部電極５１，５２を形成する。上部電極５１，５２を形成した後、誘電体層４０の結晶化温度よりも十分高い温度で３回目の熱処理を行うことにより、図１（ｅ）に示す誘電体薄膜キャパシタが完成する。
【００３６】
上部電極５１，５２は、３回目の熱処理においても酸化しにくいように、Ａｕ，Ｐｄ，Ｒｈなどの貴金属を用いて形成され、Ｐｔによって形成されていることが好ましい。
【００３７】
なお、図１（ｅ）では、誘電体層４０上の一部に上部電極５１，５２を形成しているが、誘電体層４０上の全面に形成しても構わない。
【００３８】
本発明では、２回目の熱処理温度を結晶化開始温度よりも高くし、さらに上部電極５１，５２を形成した後に２回目の熱処理温度よりも高い温度で３回目の熱処理を行っているので、誘電体層４０の誘電率が十分に上昇する。
【００３９】
また本発明では密着層２０を誘電体層４０と同じ物質で形成しているため、密着層２０の酸化膨張によって基板１０の反りを引き起こすことがなく、誘電体層４０にクラックが生じることを防止できる。さらに、密着層２０が下部電極３０と誘電体層４０との間に拡散したとしても、密着層２０は誘電体層４０と同一の材料、すなわち強誘電体からなるのでキャパシタ特性に悪影響を与えることはない。
【実施例】
【００４０】
以下において本発明のさらに具体的な実施例について説明する。図１（ａ）は基板１０を示す。ここでは直径３インチ、厚さ０．３８ｍｍの（１００）面Ｓｉ基板を用いている。基板１０の表面には熱処理によって厚さ１μｍのＳｉ酸化物１２層を形成しているので、基板はＳｉ層１１とＳｉ酸化物層１２の２層構造となっている。
【００４１】
次いで基板１０上にＢＳＴ（チタン酸ストロンチウムバリウム）の原料となる有機化合物を溶解したゾルゲル原料溶液をスピンコートによって塗布し、３００℃に加熱したホットプレート上で５分間乾燥させた。この、塗布・乾燥を２回ずつ繰り返すことによって、密着層前駆体膜を形成した。そして、第１回目の熱処理として酸素中で６５０℃で１０分間のＲＴＡ熱処理を行った。この熱処理によって密着層前駆体膜は結晶化して、図１（ｂ）に示すようにＢＳＴからなる密着層２０となる。なお、ここで用いた原料溶液の組成はＢａ：Ｓｒ：Ｔｉ＝７０：３０：１００である。
【００４２】
次に、図１（ｃ）に示すように、密着層２０上にスパッタリングによって厚さ約２００ｎｍのＰｔからなる下部電極３０を形成した。
【００４３】
次に、上記と同様にＢＳＴのゾルゲル原料溶液の塗布・乾燥を２回ずつ繰り返し、酸素中において６５０℃で１０分間のＲＴＡ熱処理を行った（２回目の熱処理）。これによって、図１（ｄ）に示すように誘電体層４０が形成される。２回目の熱処理後の誘電体層の状態をＸＲＤ（Ｘ線回折分析）によって調べたところ、誘電体層４０は結晶化していることが確認された。しかし結晶の粒径が小さいため、冷却時の熱応力によるマイクロクラックは生じにくい。
【００４４】
次に、ステンレス製のメタルマスクを用いて、図１（ｅ）に示すように、直径１ｍｍ、厚さ約２００ｎｍのＰｔからなる上部電極５１，５２を２ｍｍ間隔で形成した。この状態で、隣接する二つの上部電極５１，５２にプローブを当てて静電容量を測定したところ、静電容量は７．０ｎＦ、比誘電率はおよそ３２０であった。さらに、３回目の熱処理として酸素雰囲気中において７５０℃で６０分間のＲＴＡ熱処理を行った。この状態で上記と同様の方法によって静電容量と、２．０Ｖ印加時のリーク電流を測定したところ、静電容量は９．５ｎＦ、比誘電率はおよそ４４０、リーク電流は９８ｐＡであった。また、ショート率は２％であった。３回目の熱処理によって比誘電率が上昇し、高い比誘電率をもつ誘電体層４０を得ることができた。また、クラックが生じ難いのでリーク電流が小さくショート率も低い。
【００４５】
静電容量とリーク電流を測定した後、ダイシングソーによってカットテストを行ったが、各層の剥離は生じず、各層が十分な密着強度を持っていることがわかった。
【００４６】
（比較例１）２回目の熱処理を５００℃で１０分間の条件で行った以外は上記と同様の方法で誘電体薄膜キャパシタを製造した。２回目の熱処理後の誘電体層の状態をＸＲＤ（Ｘ線回折分析）によって調べたところ、結晶化していなかった。２回目の熱処理後の静電容量は１．１ｎＦ、比誘電率はおよそ５０であった。誘電体層４０がまだ結晶化していないので比誘電率は低い。３回目の熱処理後の静電容量は５．２ｎＦ、比誘電率はおよそ２４０であった。２回目の熱処理の温度が結晶化開始温度以下だったため、結晶化温度以上の温度で３回目の熱処理を行っても十分に比誘電率が上昇しなかった。これは、誘電体層４０が結晶化するときに上部電極５１，５２であるＰｔの規制を受けるためと思われる。
【００４７】
また、リーク電流は１６０ｐＡ、ショート率が３３％と、実施例に比べて特にショート率が大きく劣っている。これは、３回目の熱処理で誘電体層４０が結晶化するとき、上部電極５１，５２が形成されている部分ではＰｔによってＢＳＴの結晶化が規制されるのに対して上部電極５１，５２がない部分では規制されないため、上部電極５１，５２のない部分で相対的に結晶化および粒成長が進みやすく、上部電極５１，５２の外周付近の誘電体層４０に応力が集中するためと考えられる。
【００４８】
（比較例２）２回目の熱処理を７５０℃で６０分間の条件で行い、３回目の熱処理を行わずに誘電体薄膜キャパシタを製造した。２回目の熱処理後の誘電体層４０の状態をＸＲＤ（Ｘ線回折分析）によって調べたところ、結晶化していることが確認された。２回目の熱処理後の静電容量は８．１ｎＦ、比誘電率はおよそ３７０、リーク電流は２３０ｐＡ、ショート率１２％であった。
【００４９】
２回目の熱処理を結晶化開始温度よりも十分に高い温度で行っているので比誘電率は比較的高い。しかし、２回目の熱処理温度が実施例よりも高いため、２回目の熱処理後の冷却で、基板１０と誘電体層４０の線膨張係数の差によって誘電体層４０が全面にわたって強い引張応力を受けて、誘電体層４０にマイクロクラックが多数発生し、リーク電流が大きくなっている。
【００５０】
実施例および比較例１、２の結果から、１回目および２回目の熱処理を結晶化温度より高くかつ大きな結晶粒が成長しない程度の温度で行い、上部電極５１，５２を形成した後に１回目および２回目の熱処理温度より高い温度で３回目の熱処理を行うことにより、十分な比誘電率を持ち、かつ、クラックのない誘電体層４０を得ることができることがわかる。なお、実施例および比較例で説明した熱処理温度は密着層２０および誘電体層４０の原料溶液の組成によって好適な温度範囲が異なる。
【図面の簡単な説明】
【００５１】
【図１】本発明に係る誘電体薄膜キャパシタの製造工程を示す断面図である。
【符号の説明】
【００５２】
１０    基板
１１    Ｓｉ層
１２    Ｓｉ酸化物層
２０    密着層
３０    下部電極
４０    誘電体層
５１，５２    上部電極
【図１】
2005101531.tif 000003