(57)【要約】【課題】  液晶ディスプレイのゲートドライバの駆動回路の提供。【解決手段】  タイミングジェネレータ、トリガ信号ジェネレータ、遅延ユニット及び論理ユニットを具えて許可信号を出力し、並びにその出力を液晶ディスプレイのゲートドライバに送り、ゲートドライバの液晶ディスプレイの各領域に対する充電時間を制御し、各液晶領域に明暗不均一の現象を発生させず、液晶ディスプレイの表示効果を高める。【選択図】        図３
2005078065.tif 000002
【特許請求の範囲】
【請求項１】
液晶ディスプレイのゲートドライバの駆動回路において、該駆動回路は液晶ディスプレイの複数のゲートドライバの各液晶領域に対する充電時間を制御し、該駆動回路は、タイミングジェネレータ、トリガ信号ジェネレータ、遅延ユニット及び論理ユニットを具え、  該タイミングジェネレータはゲートクロック信号とゲート開始信号を発生し、
該トリガ信号ジェネレータは該ゲートクロック信号と該ゲート開始信号を受け取り該ゲートドライバの開始トリガ信号を発生し、
該遅延ユニットは該開始トリガ信号、該ゲートクロック信号及び該ゲートドライバのゲートオフ電圧を受け取り、遅延クロック信号を発生し、
該論理ユニットは該遅延クロック信号と該ゲートクロック信号を受け取り、出力許可信号を発生してゲートドライバの各液晶領域に対する充電時間を制御することを特徴とする、液晶ディスプレイのゲートドライバの駆動回路。
【請求項２】
請求項１記載の液晶ディスプレイのゲートドライバの駆動回路において、論理ユニットがＥＸ−ＯＲゲートとＡＮＤゲートを具え、該ＥＸ−ＯＲゲートは遅延クロック信号とゲートクロック信号を受け取り第１信号を発生して該ＡＮＤゲートに出力し、該ＡＮＤゲートは該第１信号と該ゲートクロック信号を受け取り、出力許可信号を発生することを特徴とする、液晶ディスプレイのゲートドライバの駆動回路。
【請求項３】
請求項１記載の液晶ディスプレイのゲートドライバの駆動回路において、遅延ユニット内に比較器と参考電圧が設けられ、この比較器がゲートオフ電圧を受け取り参考電圧と比較することを特徴とする、液晶ディスプレイのゲートドライバの駆動回路。
【請求項４】
請求項１記載の液晶ディスプレイのゲートドライバの駆動回路において、出力許可信号がゲートドライバに出力されることを特徴とする、液晶ディスプレイのゲートドライバの駆動回路。
【請求項５】
請求項１記載の液晶ディスプレイのゲートドライバの駆動回路において、ゲートオフ電圧が遅延ユニットに入力される前に、雑音が濾過されることを特徴とする、液晶ディスプレイのゲートドライバの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一種の液晶ディスプレイのゲートドライバの駆動回路に係り、特に、液晶ディスプレイの各ゲートドライバのオフ電圧の大きさにより、許可信号を発生してゲートドライバに出力してゲートドライバの液晶領域に対する充電時間を制御し、液晶領域に明暗不均一の現象を発生させない、液晶ディスプレイのゲートドライバの駆動回路に関する。
【背景技術】
【０００２】
現在の液晶ディスプレイの構造は、複数の薄膜トランジスタを具え、且つそれがアレイ方式で液晶パネル上に形成され、液晶パネルの一側に複数のゲートドライバが設けられてＴＦＴのオンオフを制御し、即ち走査線とされ、ゲートドライバの隣り合う側に複数のソースドライバが設けられ、ゲートドライバが薄膜トランジスタをオンした後に、表示データを伝送し、即ちデータ線とされる。現在、液晶ディスプレイを使用する時、ある画面で各ゲートドライバ間にブロックの明暗不均一の現象が発生する。その原因は、薄膜トランジスタがオフとされる時、ゲート側がデータ線と走査線の間に存在する結合容量効果により、逆流電流（Ｒｅｔｕｒｎ  Ｃｕｒｒｅｎｔ）を発生し、この逆流電流が同じでない配線抵抗と各ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）ゲートドライバの内部抵抗により、電圧降下を発生し、各ゲートドライバのゲートオフ電圧ＶＧＬ（薄膜トランジスタオフ電圧約−６Ｖ）に異なる電圧降下を発生させるためである。
【０００３】
第ｎ條の走査線の逆流電流ＩＲｎ＝Ｃｄｖ／ｄｔ；Ｃはデータ線と走査線間の結合容量、ｄｖはデータ線電圧と薄膜トランジスタオフ電圧の間の電圧差、ｄｔは１條の走査線の変化時間とされる。黒白相間の画面にあって、ｄｖ値が最大であると、最大の逆流電流値を発生し、この時、各ゲートドライバのゲートオフ電圧の電圧差は最大となり、こうして各ゲートドライバ領域に対する影響の違いが、各ゲートドライバ間にあって異なる輝度の発生をもたらし、即ち、各ゲートドライバ間に液晶ブロック明暗不均一（Ｂｌｏｃｋ  Ｄｉｍ）の現象を発生する。
【０００４】
例えば、解析度がＸＧＡ即ち１０２４×７６８の時、逆流電流ＩＲｎ＝Ｃｄｖ／ｄｔで、ｄｔ時間は約２０μｓで、一般にＣは１５〜２５ｆで、ＸＧＡ解析度で言うと、液晶パネル上に３×１０２４條のデータ線と７６８條の走査線があるが、だ１條の走査線がオンとされてその他の７６７條の走査線はいずれもオフ状態とされ、ゆえに、この時得られる全部の逆流電流ＩＲは３×１０２４×７６７×ＩＲｎで約３〜９ｍＡとなる。各電源は液晶パネル上の配線により伝送抵抗が形成されるため、一般に、第１のゲートドライバは約ＲＰ抵抗を有し、ＲＰ抵抗値は約１０〜７６Ωであり、第２のゲートドライバは約２倍のＲＰ抵抗を有し、第３のゲートドライバは約３倍のＲＰ抵抗を有し、この逆流電流がパネルの三つの抵抗中にあって三組の電圧降下を発生し、三つのゲートドライバの電圧変化をそれぞれ△ＶＧＤ１約３００ｍＶ、△ＶＧＤ２約６００ｍＶ、△ＶＧＤ３約９００ｍＶとし（ＩＲｎは６ｍＡ、ＲＰは５０Ω）、これは図１に示されるとおりである。
【０００５】
さらに、各ゲートドライバのオフ電圧側ＶＧＬはいずれも同じでなく、図２に示されるように、ＶＧＬ１＜ＶＧＬ２＜ＶＧＬ３であり、薄膜トランジスタのゲートとドレイン間に寄生容量が存在するため、ゲート端（走査線）の電圧がドレイン端（液晶領域）の電圧に影響を与え、異なるゲート端の電圧ＶＧＬ１、ＶＧＬ２、ＶＧＬ３の、液晶領域に対する充電電圧に異なる程度の影響を与え、即ちＶＧＬ１電圧が最低で第１のゲートドライバ間の液晶領域にあっての影響が最大で、これによりこの区間の液晶がＶＧＬ１により最大のリーク電荷をもたらし、相対的に第３のゲートドライバ区間の液晶領域がＶＧＬ３により最小のリーク電荷をもたらす。以上から分かるように、液晶パネルの各ゲートドライバ間に発生する明暗不均一の現象は、各ゲートドライバ間に発生する異なる輝度によるもので、異なる輝度は液晶領域の充電電圧の違いにより形成され、即ち各ゲートドライバの異なるＶＧＬにより形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このため、本発明は上述の問題に対して一種の液晶ディスプレイのゲートドライバの駆動回路を提供し、液晶ディスプレイの各ゲートドライバが異なるゲートオフ電圧を有することによりもたらされる各ゲートドライバ間の液晶領域間に発生する明暗不均一現象という欠点を解決して、液晶ディスプレイの表示効果を増し、上述の問題を解決する。
【０００７】
本発明の主要な目的は、一種の液晶ディスプレイのゲートドライバの駆動回路を提供することにあり、それは簡単な回路で各ゲートドライバの液晶領域に対する充電時間を制御し、液晶領域に明暗不均一の現象を発生させず、これにより液晶ディスプレイの表示効果を高め全体の製造コストを減らすものとする。
【課題を解決するための手段】
【０００８】
請求項１の発明は、液晶ディスプレイのゲートドライバの駆動回路において、該駆動回路は液晶ディスプレイの複数のゲートドライバの各液晶領域に対する充電時間を制御し、該駆動回路は、タイミングジェネレータ、トリガ信号ジェネレータ、遅延ユニット及び論理ユニットを具え、該タイミングジェネレータはゲートクロック信号とゲート開始信号を発生し、
該トリガ信号ジェネレータは該ゲートクロック信号と該ゲート開始信号を受け取り該ゲートドライバの開始トリガ信号を発生し、
該遅延ユニットは該開始トリガ信号、該ゲートクロック信号及び該ゲートドライバのゲートオフ電圧を受け取り、遅延クロック信号を発生し、
該論理ユニットは該遅延クロック信号と該ゲートクロック信号を受け取り、出力許可信号を発生してゲートドライバの各液晶領域に対する充電時間を制御することを特徴とする、液晶ディスプレイのゲートドライバの駆動回路としている。
請求項２の発明は、請求項１記載の液晶ディスプレイのゲートドライバの駆動回路において、論理ユニットがＥＸ−ＯＲゲートとＡＮＤゲートを具え、該ＥＸ−ＯＲゲートは遅延クロック信号とゲートクロック信号を受け取り第１信号を発生して該ＡＮＤゲートに出力し、該ＡＮＤゲートは該第１信号と該ゲートクロック信号を受け取り、出力許可信号を発生することを特徴とする、液晶ディスプレイのゲートドライバの駆動回路としている。
請求項３の発明は、請求項１記載の液晶ディスプレイのゲートドライバの駆動回路において、遅延ユニット内に比較器と参考電圧が設けられ、この比較器がゲートオフ電圧を受け取り参考電圧と比較することを特徴とする、液晶ディスプレイのゲートドライバの駆動回路としている。
請求項４の発明は、請求項１記載の液晶ディスプレイのゲートドライバの駆動回路において、出力許可信号がゲートドライバに出力されることを特徴とする、液晶ディスプレイのゲートドライバの駆動回路としている。
請求項５の発明は、請求項１記載の液晶ディスプレイのゲートドライバの駆動回路において、ゲートオフ電圧が遅延ユニットに入力される前に、雑音が濾過されることを特徴とする、液晶ディスプレイのゲートドライバの駆動回路としている。
【発明の効果】
【０００９】
本発明の制御回路は液晶ディスプレイの複数のゲートドライバの各液晶領域に対する充電時間を制御し、それは各ゲートドライバのゲートオフ電圧の異なる変化をフィードバックすることで、出力許可信号のパルス幅を制御し、該ゲートドライバの各液晶領域に対する充電時間を制御し、これにより液晶領域間に明暗付近の現象が発生するのを防止する。
【発明を実施するための最良の形態】
【００１０】
本発明の液晶ディスプレイのゲートドライバの駆動回路は、許可信号を発生して液晶ディスプレイの複数のゲートドライバに出力してゲートドライバの各液晶領域に対する充電時間を制御する。この制御回路は、タイミングジェネレータ、トリガ信号ジェネレータ、遅延ユニット及び論理ユニットを具えている。タイミングジェネレータはゲートクロック信号とゲート開始信号を発生する。トリガ信号ジェネレータは該ゲートクロック信号と該ゲート開始信号を受け取り該ゲートドライバの開始トリガ信号を発生し、並びにそれを遅延ユニットに出力する。該遅延ユニットは、別に該ゲートクロック信号と該ゲートドライバのゲートオフ電圧を受け取り、遅延クロック信号を発生し、並びにそれを論理ユニットに送る。該論理ユニットはＥＸ−ＯＲゲート及びＡＮＤゲートを具え、該ＥＸ−ＯＲゲートは該遅延クロック信号と該ゲートクロック信号を受け取り、第１信号を発生し並びに該ＡＮＤゲートに出力し、該ＡＮＤゲートは該第１信号と該ゲートクロック信号を受け取り、該出力許可信号を発生して該ゲートドライバに出力して該ゲートドライバの各液晶領域に対する充電時間を制御する。
【実施例１】
【００１１】
図３は本発明の回路ブロック図である。図示されるように、それは、タイミングジェネレータ１０、トリガ信号ジェネレータ１５、遅延ユニット２０及び論理ユニット３０を具えている。タイミングジェネレータ１０はゲートクロック信号ＣＬＫＶとゲート開始信号ＳＴＶを発生し、並びに二つの信号を同時にトリガ信号ジェネレータ１５に出力し、トリガ信号ジェネレータ１５がこれにより各ゲートドライバの開始トリガ信号Ｇ１、Ｇ２、Ｇ３を発生し、並びに順に遅延ユニット２０に送る。遅延ユニット２０は開始トリガ信号Ｇ１、Ｇ２、Ｇ３を受け取るほか、タイミングジェネレータ１０の出力したゲートクロック信号ＣＬＫＶとゲートドライバのゲートオフ電圧ＶＧＬを受け取り、遅延クロック信号Ｄ ＣＬＫＶを発生並びに出力し、この遅延クロック信号Ｄ ＣＬＫＶは論理ユニット３０に入力される。遅延ユニット２０内には更に比較器と参考電圧が設けられ、比較器はゲートドライバのゲートオフ電圧ＶＧＬを受け取り参考電圧と比較して該遅延クロック信号Ｄ ＣＬＫＶを発生し、ゲートオフ電圧ＶＧＬは遅延ユニット２０に入力される前に雑音が濾過される。
【００１２】
論理ユニット３０はＥＸ−ＯＲゲート３５とＡＮＤゲート３７を具え、ＥＸ−ＯＲゲート３５は遅延クロック信号Ｄ ＣＬＫＶ及びタイミングジェネレータ１０の出力したゲートクロック信号ＣＬＫＶを受け取り、第１信号Ｐ１を発生し、並びに第１信号Ｐ１をＡＮＤゲート３７に出力し、ＡＮＤゲート３７は第１信号Ｐ１とタイミングジェネレータ１０の出力したゲートクロック信号ＣＬＫＶを受け取り、出力許可信号ＯＥを発生し、それをゲートドライバに出力する。
【００１３】
上述の遅延ユニット２０の発生する遅延クロック信号Ｄ ＣＬＫＶは各ゲートドライバの開始トリガ信号に対応し、即ち遅延ユニット２０が開始トリガ信号Ｇ１を受け取る時は、該開始トリガ信号Ｇ１が第１ゲートドライバの開始トリガ信号であることを代表し、この時に受け取るゲートオフ電圧ＶＧＬは第１ゲートドライバのゲートオフ電圧ＶＧＬとされ、発生する遅延クロック信号Ｄ ＣＬＫＶは即ち第１ゲートドライバのゲートオフ電圧ＶＧＬと参考電圧の比較により発生し、その後に発生する出力許可信号は第１ゲートドライバに出力される。これから分かるように、遅延ユニット２０が開始トリガ信号Ｇ２及びＧ３を受け取る時は、このとき得られた遅延クロック信号Ｄ ＣＬＫＶが第２ゲートドライバ及び第３ゲートドライバのゲートオフ電圧を比較することにより得られたことを代表し、ゆえに後に得られる出力許可信号は第２ゲートドライバ及び第３ゲートドライバに出力されて、第２と第３ゲートドライバの液晶領域に対する充電時間を制御する。
【００１４】
図４は図３の出力許可信号タイミング表示図である。図示されるように、ゲートクロック信号ＣＬＫＶは周期方形波信号とされる。遅延クロック信号Ｄ ＣＬＫＶは遅延ユニット２０が受信した開始トリガ信号と対応するゲートドライバのゲートオフ電圧ＶＧＬを比較演算して得られ、遅延クロック信号Ｄ ＣＬＫＶはゲートドライバのゲートオフ電圧ＶＧＬの変化により異なる。第１信号Ｐ１は遅延クロック信号Ｄ ＣＬＫＶとゲートクロック信号ＣＬＫＶがＥＸ−ＯＲゲート３５で論理演算されることで得られる。出力許可信号ＯＥは第１信号Ｐ１とゲートクロック信号ＣＬＫＶがＡＮＤゲート３７の論理演算されることで得られる。図示されるＯＥ１、ＯＥ２とＯＥ３は第１、第２及び第３ゲートドライバの開始トリガ信号Ｇ１、Ｇ２、Ｇ３に対応する出力許可信号とされる。ＧＤ１ＯＵＴＰＵＴ信号、ＧＤ２ＯＵＴＰＵＴ信号、ＧＤ３ＯＵＴＰＵＴ信号は、出力許可信号ＯＥ１、ＯＥ２、ＯＥ３が第１、第２及び第３ゲートドライバに出力された後に出力される信号波形である。
【００１５】
総合すると、本発明の液晶ディスプレイのゲートドライバの駆動回路は、各ゲートドライバのゲートオフ電圧の異なる変化をフィードバックして異なるパルス幅の出力許可信号を発生して、対応するゲートドライバの各液晶領域に対する充電時間を制御し、これにより液晶領域間に明暗不均一の現象が発生するのを防止する。
【００１６】
ゆえに本発明は新規性、進歩性を具え、産業上の利用価値を有する。なお、以上の実施例は本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【００１７】
【図１】本発明のゲートドライバの電圧変化状態図である。
【図２】本発明のゲートドライバのゲートオフ電圧の波形図である。
【図３】本発明の回路ブロック図である。
【図４】図３の出力許可信号タイミング表示図である。
【符号の説明】
【００１８】
１０  タイミングジェネレータ
１５  トリガ信号ジェネレータ
２０  遅延ユニット
３０  論理ユニット
３５  ＥＸ−ＯＲゲート
３７  ＡＮＤゲート
【図１】
2005078065.tif 000003
【図２】
2005078065.tif 000004
【図３】
2005078065.tif 000005
【図４】
2005078065.tif 000006