(57)【要約】【課題】ゲートオフ電圧の動的なばらつきを抑制し、ブロックムラを抑制することこができるＴＦＴ表示装置を安価に提供することを目的とする。【解決手段】ＴＦＴ基板１０上のゲートライン１１ごとに電圧供給タイミングを制御する２以上のゲート駆動モジュール２２と、ゲート駆動モジュール２２に対しゲートオフ電圧を供給する表示制御基板４０とを備え、ＴＦＴ基板１０上のゲート電源供給線４１を介して、表示制御基板４０からゲート駆動モジュール２２へゲートオフ電圧が伝達される。そして、表示制御基板４０が、ゲートオフ電圧を生成するゲートオフ電源回路２１３と、表示制御基板４０に最も近いゲート駆動モジュール２２までのゲート電源供給線４１の配線抵抗よりも高い抵抗値からなる抵抗素子７０とを有し、ゲートオフ電圧が上記抵抗素子７０を介してゲート電源供給線４１に供給される。【選択図】          図３
2005031332.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に多数のゲートラインが形成され、各ゲートラインを周辺部に引き出して多数のゲートライン入力端子を形成したＴＦＴ基板と、
複数のゲートライン入力端子に接続され、ゲートラインごとに電圧供給タイミングを制御する２以上のゲート駆動モジュールと、
ゲート駆動モジュールに対しゲート駆動電圧を供給する表示制御基板とを備え、
上記ＴＦＴ基板の周辺部には、表示制御基板からゲート駆動モジュールへゲート駆動電圧を伝達するゲート電源供給線が設けられ、
上記表示制御基板が、ゲート駆動電圧を生成するゲート電源回路と、表示制御基板に最も近いゲート駆動モジュールまでのゲート電源供給線の配線抵抗よりも高い抵抗値からなる抵抗素子とを有し、
ゲート駆動電圧が上記抵抗素子を介してゲート電源供給線に供給されることを特徴とするＴＦＴ表示装置。
【請求項２】
上記表示制御基板は、表示制御基板に最も近いゲート駆動モジュールの入力容量及びこのゲート駆動モジュールまでのゲート電源供給線の配線容量の和よりも大きな容量からなる容量素子を有し、
この容量素子が、上記抵抗素子よりもゲート電源供給線側において、上記ゲート電源供給線に対し並列接続されることを特徴とする請求項１に記載のＴＦＴ表示装置。
【請求項３】
上記ゲート電源供給線は、ＴＦＴ基板上に形成された導電性薄膜からなることを特徴とする請求項１に記載のＴＦＴ表示装置。
【請求項４】
上記ゲート駆動モジュールは、ゲート電源供給線を介して直列接続されることを特徴とする請求項１に記載のＴＦＴ表示装置。
【請求項５】
上記ゲート電源供給線は、上記抵抗素子よりもゲート駆動モジュール側において分岐し、
上記の各ゲート駆動モジュールは、分岐後のゲート電源供給線にそれぞれ接続され、互いに並列接続されることを特徴とする請求項１に記載のＴＦＴ表示装置。
【請求項６】
上記抵抗素子は、ＴＦＴをオフ状態に制御するゲートオフ電圧を供給するゲートオフ電源回路の出力端子に設けられたことを特徴とする請求項１に記載のＴＦＴ表示装置。
【請求項７】
上記ゲート駆動モジュールは、ゲート駆動回路が形成された絶縁性フィルムからなり、
ゲート駆動電圧が上記ゲート電源供給線を介して絶縁性フィルム上のゲート駆動回路に供給されることを特徴とする請求項１に記載のＴＦＴ表示装置。
【請求項８】
上記絶縁性フィルムは、上記ゲート電源供給線を介して表示制御基板に直列接続されることを特徴とする請求項７に記載のＴＦＴ表示装置。
【請求項９】
上記ゲート駆動モジュールは、ＴＦＴ基板上に設けられた半導体チップからなることを特徴とする請求項１に記載のＴＦＴ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）表示装置に係り、更に詳しくは、ＴＦＴ基板を用いたＴＦＴ表示装置におけるゲートラインの駆動制御に関する。
【０００２】
【従来の技術】
液晶表示装置は、ＴＦＴ基板、カラーフィルタ基板間に液晶を封入して構成される。ＴＦＴ基板は、ガラスなどからなる絶縁性の透明基板上に多数の画素電極が形成され、各画素電極ごとに薄膜トランジスタ（ＴＦＴ）が形成されている。一方、カラーフィルター基板は、ガラスなどからなる絶縁性の透明基板上に共通電極が形成され、画素電極及び共通電極間の電界により液晶分子の配向方向を制御して画像表示を行っている。
【０００３】
図１１は、ＴＦＴ基板及びその制御回路の概略構成を示した説明図である。図中の１０はＴＦＴ基板、２０はゲート制御回路、３０はソース制御回路である。ＴＦＴ基板１０には、多数のゲートライン１１が平行に形成されるとともに、これらのゲートライン１１に交差させて多数のソースライン１２が平行に形成され、さらにゲートライン１１及びソースライン１２の各交点にＴＦＴ１３が形成されている。これらのＴＦＴ１３は、ゲート電極Ｇ及びソース電極Ｓが、ゲートライン１１及びソースライン１２にそれぞれ接続され、また、ドレイン電極Ｄが対応する画素容量１４に接続されている。
【０００４】
ゲートライン１１の電圧は、ゲート制御回路２０により制御され、ＴＦＴ１３はゲートライン１１ごとに順次にオンされる。ソースライン１２の電圧は、ソース制御回路３０により制御され、オン状態のＴＦＴ１３に対し、輝度に対応する書込データを供給している。すなわち、ＴＦＴ１３は、データ書き込みが行われるごく短い期間にだけゲート電極Ｇにゲートオン電圧Ｖｇｈが印加され、オン状態となるが、それ以外の期間はゲートオフ電圧Ｖｇｌが印加され、オフ状態となっている。このオン状態の期間に、ＴＦＴ１３を介して画素容量１４が充放電され、ソースライン１２の電圧（書込データ）が書き込まれる。
【０００５】
図１２は、従来のＴＦＴ基板及びその制御回路の一構成例を示した図である。図中の２１はゲート制御基板、２２はゲート駆動モジュール、３１はソース制御基板、３２はソース駆動モジュールである。
【０００６】
ゲート制御基板２１及びゲート駆動モジュール２２が、図１１のゲート制御回路２０に相当する。ゲート制御基板２１は、プリント基板２１０上にタイミング信号発生器２１１、ゲートオン電源回路２１２及びゲートオフ電源回路２１３が形成され、ゲート駆動電圧の印加に必要なタイミング信号、ゲートオン電圧Ｖｇｈ及びゲートオフ電圧Ｖｇｌを生成している。
【０００７】
ゲート駆動モジュール２２は、ゲートドライバＩＣからなるゲート駆動回路２４が絶縁性フィルム２３上に形成されたＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）又はＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）と呼ばれる可撓性の薄型回路であり、ゲート制御基板２１からのタイミング信号、ゲートオン電圧Ｖｇｈ及びゲートオフ電圧Ｖｇｌに基づいて、各ゲートライン１１にゲート駆動電圧を印加している。すなわち、タイミング信号に基づいて、書込対象となるゲートライン１１に対してゲートオン電圧Ｖｇｈを印加し、その他のゲートライン１１に対してはゲートオフ電圧Ｖｇｌを印加している。
【０００８】
同様にして、図中のソース制御基板３１及びソース駆動モジュール３２が、図１１のソース制御回路３０に相当する。ソース制御基板３１は、タイミング信号や書込データを生成する回路（不図示）を形成したプリント基板３１０からなる。ソース駆動モジュール３２は、ソースドライバＩＣからなるソース駆動回路３４を絶縁性フィルム３３上に形成した可撓性の薄型回路であり、ソース制御基板３１からのタイミング信号及び書込データに基づいて、各ソースライン１２に書込電圧を印加している。
【０００９】
このＴＦＴ基板では、ゲート制御回路２０の一部が、可撓性のある薄型フィルムからなるゲート駆動モジュール２２として構成される。同様にして、ソース制御回路３０の一部が、可撓性のある薄型フィルムからなるソース駆動モジュール３２として構成されている。このため、当該ＴＦＴ基板を用いることにより、液晶表示装置を小型化することができるという利点がある。
【００１０】
図１３は、従来のＴＦＴ基板及びその制御回路の他の例を示した図である。図中の４０は表示制御基板、４１及び４２はＴＦＴ基板上の配線である。
【００１１】
表示制御基板４０は、図１２のゲート制御基板２１及びソース制御基板３１に相当し、ソース駆動モジュール３２の近傍に配置されたプリント基板４００からなる。すなわち、表示制御基板４０は、図１２ではゲート制御基板２１上に形成されていた回路２１１〜２１３を備えたソース制御基板３１である。
【００１２】
タイミング信号、ゲートオン電圧Ｖｇｈ及びゲートオフ電圧Ｖｇｌは、ＴＦＴ基板１０上の配線４１を介して、表示制御基板４０に最も近い１つのゲート駆動モジュール２２に伝達され、さらにＴＦＴ基板１０上の配線４２を介して、ゲート駆動モジュール２２間で順次に伝達される。つまり、配線４１，４２には、ＴＦＴ基板１０上において各ゲート駆動モジュール２２へゲート駆動電圧を供給するためのゲート電圧供給線が含まれている。
【００１３】
このＴＦＴ基板では、ゲート制御基板２１及びソース制御基板３１を１つの基板（表示制御基板４０）に集約しているため、当該ＴＦＴ基板を用いることにより、液晶表示装置を小型化、軽量化することができる。
【００１４】
図１３の配線４１及び４２としては、フォトリソグラフィ技術によってＴＦＴ基板１０上に形成された導電性薄膜が用いられる。また、製造コストを考慮すれば、ＴＦＴ基板１０の画像表示領域に使用される導電層、例えば、ゲートライン１１と同じ材質及び膜厚からなる層を利用することになる。このため、図１２の場合に比べ、ゲート電圧供給線における配線抵抗が大きくなり、ゲート駆動モジュール２２ごとのゲートライン１１への印加電圧にばらつきが生じる。
【００１５】
ゲートオフ電圧Ｖｇｌが変動すれば、画素容量１４に蓄積されている電荷量に変動がなくても、共通電極に対する画素電極の電位が変動し輝度が変化してしまう。このため、ゲートオフ電圧Ｖｇｌがゲート駆動モジュール２２ごとに異なる場合には、画面内の輝度がゲート駆動モジュール２２に対応する領域ごとに異なり、画面が分割されたように見えてしまうブロックムラと呼ばれる現象が生ずる。
【００１６】
この様な問題を解決するための提案が、例えば、特許文献１に開示されている。特許文献１に開示された提案は、ゲート駆動回路２４内に抵抗素子を設け、その抵抗値を各ゲート駆動回路２４ごとに、ゲート駆動電圧を線形的に変化させるように調整するというものである。
【００１７】
【特許文献１】
特開２００１−２２８８３４号公報
【００１８】
【発明が解決しようとする課題】
特許文献１では、ゲート駆動回路２４内の抵抗値を調整することにより、ゲート駆動電圧を線形的に変化させ、画面が分割されたように見えるという問題を解決しようとしている。このため、各ゲート駆動モジュール２２が、それぞれ異なる抵抗素子を内蔵している必要があり、部品を共通化することができず、製造コストを上昇させてしまうという問題が生ずる。
【００１９】
また、画面が分割されたように見える原因には、特許文献１において指摘されているゲート駆動電圧の静的なばらつき以外に、ゲート駆動電圧の動的なばらつき、つまり、電圧変動時における過渡的な電圧レベルばらつきもある。
【００２０】
一般に、ＴＦＴ１３はソース電極Ｓ及びゲート電極Ｇ間に結合容量が存在する。このため、ソースライン１２の電圧が変動すれば、その影響を受けてゲートライン１１の電圧も一時的に変動する。つまり、ソース駆動電圧が変動するごとに、ゲートオフ電圧Ｖｇｌが印加されている全てのゲートライン１１の電圧が一斉に変動するという動作を書込周期ごとに繰り返している。
【００２１】
この様なゲートラインの一時的な電圧変動は、その後、所定の時定数に従って減衰し、本来のゲートオフ電圧Ｖｇｌに近づいていく。ところが、各ゲート駆動モジュール２２ごとに時定数が異なっている場合には、減衰中における電圧値がゲート駆動モジュール２２間で異なり、ブロックムラが生じてしまう。
【００２２】
本発明は、上記の事情に鑑みてなされたものであり、均一な画面表示を行うことができるＴＦＴ表示装置を安価に提供することを目的とする。また、ゲート駆動電圧の動的なばらつきを抑制し、ブロックムラを抑制又は防止することこができるＴＦＴ表示装置を安価に提供することを目的とする。さらに、表示品質が高く、小型化及び軽量化可能なＴＦＴ表示装置を安価に提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明によるＴＦＴ表示装置は、絶縁性基板上に多数のゲートラインが形成され、各ゲートラインを周辺部に引き出して多数のゲートライン入力端子を形成したＴＦＴ基板と、複数のゲートライン入力端子に接続され、ゲートラインごとに電圧供給タイミングを制御する２以上のゲート駆動モジュールと、ゲート駆動モジュールに対しゲート駆動電圧を供給する表示制御基板とを備えて構成される。そして、上記ＴＦＴ基板の周辺部には、表示制御基板からゲート駆動モジュールへゲート駆動電圧を伝達するゲート電源供給線が設けられている。また、上記表示制御基板が、ゲート駆動電圧を生成するゲート電源回路と、表示制御基板に最も近いゲート駆動モジュールまでのゲート電源供給線の配線抵抗よりも高い抵抗値からなる抵抗素子とを有し、ゲート駆動電圧が上記抵抗素子を介してゲート電源供給線に供給される。
【００２４】
このような構成により、ゲート電源回路から各ゲート駆動モジュールまでの配線抵抗のばらつきを抑制し、ゲートラインの時定数がゲート駆動モジュールごとに大きくばらつくのを抑制することができる。従って、ゲート駆動モジュールごとのゲート駆動電圧の動的なばらつきによって、視認可能な輝度差が生じるのを抑制することができる。例えば、ＴＦＴのソース電極及びゲート電極間の結合容量に起因して、画像パターン及び交流駆動方式に応じてゲート駆動電圧が一時的に変動した場合に、当該変動量の減衰時にゲート駆動モジュールごとにゲート駆動電圧がばらつき、ブロックムラが発生するのを防止することができる。
【００２５】
また、本発明によるＴＦＴ表示装置は、上記表示制御基板が、表示制御基板に最も近いゲート駆動モジュールの入力容量及びこのゲート駆動モジュールまでのゲート電源供給線の配線容量の和よりも大きな容量からなる容量素子を有し、この容量素子が、上記抵抗素子よりもゲート電源供給線側において、上記ゲート電源供給線に対し並列接続される。
【００２６】
このような構成により、ゲート電源回路から各ゲート駆動モジュールまでの配線容量のばらつき及び各ゲート駆動モジュールの入力容量のばらつきを抑制し、ゲートラインの時定数がゲート駆動モジュールごとに大きくばらつくのを抑制することができる。従って、ゲート駆動モジュールごとのゲート駆動電圧の動的なばらつきによって、視認可能な輝度差が生じるのを抑制することができる。
【００２７】
また、本発明によるＴＦＴ表示装置は、上記ゲート電源供給線が、ＴＦＴ基板上に形成された導電性薄膜からなる。このような構成により、ＴＦＴ表示装置を小型化あるいは軽量化しつつ、ゲート駆動モジュールごとにゲートラインの時定数に大きな差が生じ、ブロックムラとして視認されるのを抑制又は防止することができる。すなわち、小型化又は軽量化と、表示品質とを両立させることができる。
【００２８】
また、本発明によるＴＦＴ表示装置は、上記ゲート駆動モジュールが、ゲート電源供給線を介して直列接続される。ゲート駆動モジュールを直列接続することによりＴＦＴ表示装置を小型軽量化しつつ、ゲート駆動モジュールごとにゲートラインの時定数に大きな差が生じてブロックムラとして視認されるのを抑制又は防止することができる。すなわち、小型軽量化と、表示品質とを両立させることができる。
【００２９】
また、本発明によるＴＦＴ表示装置は、上記ゲート電源供給線が、上記抵抗素子よりもゲート駆動モジュール側において分岐し、上記の各ゲート駆動モジュールは、分岐後のゲート電源供給線にそれぞれ接続され、互いに並列接続される。この様な構成により、ゲート駆動モジュールが並列接続されている場合であっても、ゲートラインの時定数がゲート駆動モジュールごとに大きくばらつくのを抑制することができる。
【００３０】
また、本発明によるＴＦＴ表示装置は、上記抵抗素子が、ＴＦＴをオフ状態に制御するゲートオフ電圧を供給するゲートオフ電源回路の出力端子に設けられている。このような構成により、ゲートオフ電圧の一時的な変動によるブロックムラの発生を抑制又は防止することができる。
【００３１】
また、本発明によるＴＦＴ表示装置は、上記ゲート駆動モジュールが、ゲート駆動回路の形成された絶縁性フィルムからなり、ゲート駆動電圧がゲート電源供給線を介して絶縁性フィルム上のゲート駆動回路に供給される。このような構成により、ＴＦＴ表示装置の小型軽量化と、表示品質とを両立させることができる。
【００３２】
また、本発明によるＴＦＴ表示装置は、上記絶縁性フィルムが、ゲート電源供給線を介して表示制御基板に直列接続される。このような構成により、ＴＦＴ表示装置を小型軽量化しつつ、ゲート駆動モジュールごとにゲートラインの時定数に大きな差が生じてブロックムラとして視認されるのを抑制又は防止することができる。
【００３３】
また、本発明によるＴＦＴ表示装置は、上記ゲート駆動モジュールが、ＴＦＴ基板上に設けられた半導体チップからなる。このような構成により、表示品質を低下させることなく、ＴＦＴ表示装置をさらに小型化及び軽量化することができる。
【００３４】
【発明の実施の形態】
実施の形態１．
図１は、本発明によるＴＦＴ表示装置の一例を示した斜視図であり、液晶表示装置の組立時の様子が示されている。図中の５０は前面筐体、５１は液晶パネル、５２はバックライト、５３は背面筐体、５４はカラーフィルタ基板である。
【００３５】
液晶パネル５１は、ＴＦＴ基板１０に対し、液晶を封入してカラーフィルタ基板５４を貼り合わせ、ＴＦＴ基板１０の一端辺に同一回路構成からなる２以上のゲート駆動モジュール２２を配列させるとともに、隣接する他の一端辺に２以上のソース駆動モジュール３２を配列させ、さらに、ソース駆動モジュール３２に表示制御基板４０を接続して構成される。
【００３６】
この液晶パネルの背面にバックライトを重ね合わせて、前面筐体５０及び背面筐体５３からなる筐体内に収納することにより、液晶表示装置が得られる。この液晶表示装置は、一般に液晶モジュールと呼ばれ、さらに種々の周辺回路などを取り付けて用いられる。
【００３７】
図２は、ＴＦＴ表示装置の断面図であり、図１の液晶表示装置を組み立てた状態におけるソースラインに平行な断面が示されている。可撓性を有する絶縁性フィルムからなるソース駆動モジュール３２は筐体内で折り曲げられて、表示制御基板４０は、バックライト５２の背面側に配置されている。また、図示しないゲート駆動モジュール２２も同様にして筐体内で折り曲げられている。このため、表示画面の面積に比べ、液晶表示装置全体を小型にすることができる。また、ゲート制御基板とソース制御基板を統合した表示制御基板４０を用いることにより、より小型化され、また、軽量化されている。
【００３８】
図３は、実施の形態１によるＴＦＴ表示装置の要部の一構成例を示した図であり、ＴＦＴ基板がその制御回路とともに示されている。図中の１６はＴＦＴ基板の表示領域、７０は抵抗である。この図を図１３（従来の技術）と比較すれば、表示制御基板４０上のゲートオフ電源回路２１３の出力段に抵抗素子７０が設けられている点で異なる。
【００３９】
表示制御基板４０には、ソース制御回路とともに、ゲート制御回路としてのタイミング信号発生器２１１、ゲートオン電源回路２１２及びゲートオフ電源回路２１３が設けられている。タイミング信号及びゲートオン電圧Ｖｇｈは、ソース駆動モジュール３２を構成する絶縁性フィルム３３上の配線を介してＴＦＴ基板１０に供給される。一方、ゲートオフ電圧Ｖｇｌは、表示制御基板４０上の抵抗素子７０を介して出力され、ソース駆動モジュール３２を構成する絶縁性フィルム３３上の配線を介してＴＦＴ基板１０に供給される。
【００４０】
これらの信号は、ＴＦＴ基板１０上に形成された薄膜配線４１及び４２を介して、ゲート駆動モジュール２２に入力され、ゲート駆動モジュール２２上のゲート駆動回路２４に供給される。すなわち、ゲート駆動モジュール２２は、ＴＦＴ基板１０上の薄膜配線４１，４２を介して、表示制御基板４０に直列接続され、表示制御基板４０からの出力信号は、薄膜配線４１を介して最も近いゲート駆動モジュール２２に伝達され、さらに、薄膜配線４２を介して隣接するゲート駆動モジュール２２間で順次に伝達される。
【００４１】
抵抗素子７０の抵抗値は、少なくとも表示制御基板４０に最も近いゲート駆動モジュール２２までのゲート電源供給線（薄膜配線４１）の配線抵抗よりも高い値に予め決定されている。なお、上記配線抵抗よりも十分に高い値に予め決定されることがより望ましい。
【００４２】
表示領域１６を形成するために使用される導電層の中では、通常、ゲートライン１１が最も導電率が高く、薄膜配線４１，４２に適している。薄膜配線４１，４２としてゲートラインと同じ層を利用する場合、ゲート駆動モジュール２２を直列接続することによって、ゲートラインと交差させず、かつ、ＴＦＴ基板１０の周辺部に広い領域を必要とすることなく配線４１，４２を形成することができる。
【００４３】
各ゲート駆動モジュール２２は、それぞれに複数のゲートライン１１が割り当てられ、割り当てられたゲートライン１１の電圧制御を行っている。各ゲートライン１１は、ＴＦＴ基板１０上のゲート駆動モジュール２２側の周辺部（表示領域１６の外側）に引き出され、ゲートライン入力端子１１ｉが形成されている。このゲートライン入力端子１１ｉには、対応するゲート駆動モジュール２２の出力端子が接続されている。なお、同様にして、ソースライン１２をＴＦＴ基板１０上のソース駆動モジュール３２側の周辺部に引き出したソースライン入力端子１２ｉにソース駆動モジュール３２の出力端子が接続されている。
【００４４】
図４は、図３のゲート駆動回路２４の回路構成の一例を示したブロック図である。このゲート駆動回路２４は、制御対象とする各ゲートライン１１に対応したタイミング制御回路２４０からなり、タイミング信号、ゲートオン電圧Ｖｇｈ及びゲートオフ電圧Ｖｇｌが、各タイミング制御回路２４０に入力されている。これらのタイミング制御回路２４０は、タイミング信号に基づいて、ゲートオン電圧Ｖｇｈ又はゲートオフ電圧Ｖｇｌのいずれかを選択的にゲートライン入力端子１１ｉへ出力している。
【００４５】
図５及び図６は、本発明の効果を確認するために行った実験について説明した図である。図５には、実験に用いられた液晶表示装置の表示状態が示されており、図６には、時定数の差によるゲートオフ電圧のばらつきの一例が示されている。
【００４６】
この実験に用いられた液晶表示装置は、縦方向には同一色からなる多数の画素が配置されるとともに、横方向にはＲＧＢの順に色の異なる多数の画素が配置され、ＲＧＢ縦ストライプを構成している。
【００４７】
また、画素単位で交流駆動されている。すなわち、任意の画素への書込電圧（ソース駆動電圧）に対し、当該画素の上下左右に隣接する各画素への書込電圧の極性を反転させて駆動し、さらに各画素への書込電圧の極性をフレームごとに反転させている。このような液晶表示装置の各縦ストライプを１列おきに黒表示とし、残りの縦ストライプを所定の中間調となるように点灯させて、各ゲート駆動モジュール２２におけるゲートオフ電圧Ｖｇｌの入力電圧値を計測した。
【００４８】
図６は、抵抗素子７０を設けない場合のゲートオフ電圧Ｖｇｌの測定値を示した図である。図中の６０は薄膜配線４１を経由した後のゲートオフ電源回路２１３に最も近いゲート駆動モジュール２２への入力電圧値、６１は薄膜配線４２を経由した後の次のゲート駆動モジュール２２への入力電圧値、６２は一つ手前のゲート駆動モジュール２２から出力され薄膜配線４２を経由した後の最も遠いゲート駆動モジュール２２への入力電圧値である。
【００４９】
この図では、本来一定であるべきゲートオフ電圧Ｖｇｌが書込周期ごとに一時的に変動し、その後、時定数に従って当該変動分が減衰している様子が示されている。その際、ゲートオフ電源回路２１３に近いほど時定数が小さいため早く減衰し、減衰中のゲートオフ電圧値Ｖｇｌにゲート駆動モジュール２２ごとのばらつきが出てブロックムラとなる。特に、最も近いゲート駆動モジュール２２と、その他のゲート駆動モジュール２２との差が顕著である。
【００５０】
これらの測定値のばらつきは、抵抗素子７０を１００Ωにした場合には顕著に改善され、抵抗素子を３００Ωにすればほとんど消滅する。また、２００Ωにすれば、画面上でブロックムラは視認できなくなった。このことから、表示制御基板４０から各ゲート駆動モジュール２２までの時定数の比が大きい場合にブロックムラが発生し、この時定数の比を低減することによってブロックムラの発生を抑制することができると考えられる。
【００５１】
表示制御基板４０から最も近いゲート駆動モジュール２２まで、あるいは、ゲート駆動モジュール２２間における配線抵抗は１０〜５０Ω程度であり、抵抗素子７０の抵抗値をこれらの値より大きな１００Ω以上とすることによって顕著な効果が得られた。特に、２００Ω以上とすることにより視認可能なブロックムラを消失させることができた。つまり、抵抗素子７０の抵抗値を、ＴＦＴ基板１０上に形成されたゲートオフ電圧Ｖｇｌ用の薄膜配線４１の抵抗値よりも大きな値、望ましくは、十分に大きな値とすることにより、ブロックムラが顕著に改善されることがわかる。
【００５２】
本発明の実施の形態によれば、表示制御基板４０上に薄膜配線４１の配線抵抗以上の抵抗素子７０を設け、ゲートオフ電源回路２１３からのゲートオフ電圧Ｖｇｌを抵抗素子を介してＴＦＴ基板１０に供給している。このため、ゲート駆動モジュール２２ごとのゲートオフ電圧Ｖｇｌがばらつくことによるブロックムラが発生するのを抑制し、あるいは、防止することができる。
【００５３】
実施の形態２．
実施の形態１では、抵抗素子を表示制御基板４０上に設け、ゲートオフ電源回路２１３の出力端子に接続する場合の例について説明したが、本実施の形態では、抵抗素子及び容量素子（コンデンサ）を表示制御基板４０上に設ける場合について説明する。
【００５４】
図７は、本発明の実施の形態２によるＴＦＴ表示装置の要部の一構成例を示した図であり、液晶表示装置のＴＦＴ基板及びその制御回路が示されている。図中の７０は抵抗素子、７１は容量素子である。
【００５５】
この表示制御基板４０には、抵抗素子７０及び容量素子７１が設けられ、ゲートオフ電源回路２１３の出力端子に接続されている。抵抗素子７０は、ゲート駆動モジュール２２に対し直列に接続され、容量素子７１はゲート駆動モジュール２２に対し並列に接続されている。また、抵抗素子７０は、容量素子７１よりもゲートオフ電源回路２１３側に接続されている。
【００５６】
また、容量素子７１は、表示制御基板４０に最も近いゲート駆動モジュール２２の入力容量及び当該ゲート駆動モジュール２２までのゲート電源供給線（薄膜配線４１）の配線容量の和よりも大きな容量からなる。より望ましくは、上記容量の和よりも十分に大きな容量からなる。
【００５７】
このため、ゲートオフ電圧Ｖｇｌが変動した場合、その後の減衰時におけるゲート駆動モジュール２２ごとの時定数の比を更に低減させることができる。従って、ゲートオフ電圧Ｖｇｌがゲート駆動モジュール２２ごとに動的にばらつくのを抑制し、ブロックムラをより効果的に抑制し、あるいは、防止することができる。
【００５８】
実施の形態３．
上記実施の形態１では、表示制御基板４０上に抵抗素子７０を設けた場合について説明した。また、実施の形態２では、抵抗素子７０及び容量素子７１を設けた場合について説明した。これに対し、本実施の形態では容量素子のみを設ける場合について説明する。
【００５９】
図８は、本発明の実施の形態３によるＴＦＴ表示装置の要部の一構成例を示した図であり、液晶表示装置のＴＦＴ基板及びその制御回路が示されている。この表示制御基板４０には、容量素子７１が設けられ、ゲートオフ電源回路２１３の出力端子に接続されている。容量素子７１はゲート駆動モジュール２２に対し並列に接続されている。
【００６０】
また、容量素子７１は、表示制御基板に最も近いゲート駆動モジュール２２の入力容量及び当該ゲート駆動モジュール２２までのゲート電源供給線（薄膜配線４１）の配線容量の和よりも大きな容量からなる。より望ましくは、上記容量の和よりも十分に大きな容量からなる。
【００６１】
ゲートオフ電源回路２１３内には出力抵抗が存在するため、その出力端子に容量素子７１を接続することによって、ゲートオフ電圧Ｖｇｌの変動後の減衰時におけるゲート駆動モジュール２２ごとの時定数の比を低減させることができ、ブロックムラを抑制することができる。
【００６２】
実施の形態４．
実施の形態１〜３では、絶縁性フィルム２３及びゲート駆動回路２４からなるＴＣＰ又はＣＯＦのゲート駆動モジュール２２が用いられる場合の例について説明した。これに対し、本実施の形態では、ＴＦＴ基板上にゲート駆動回路からなる半導体チップがマウントされ、この半導体チップがゲート駆動モジュールとして用いられる場合の例について説明する。
【００６３】
図９は、本発明の実施の形態４によるＴＦＴ表示装置の要部の一構成例を示した図であり、液晶表示装置のＴＦＴ基板及びその制御回路が示されている。図３の場合と比較すれば、ＴＦＴ基板１７の構成が異なっている。
【００６４】
ＴＦＴ基板１７は、ゲート駆動回路及びソース駆動回路がパッケージ化されていない半導体チップ２５，３５として、ガラス基板上の表示領域１６以外の周辺部に設けられており、このような構成はＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）と呼ばれている。例えば、ガラス基板の表面に粘着性のＡＣＦ（Ａｎｉｓｏｔｒｏｐｙ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：異方導電性フィルム）を貼付し、底面に金バンプが形成されたチップを取り付けることにより、ＴＦＴ基板１７上に半導体チップを機械的に取り付けるとともに、薄膜配線４１，４２、ゲートライン入力端子１１ｉ、ソースライン入力端子１２ｉに電気的に接続することができる。
【００６５】
つまり、半導体チップ２５は、ＴＦＴ基板１０上に形成された集積回路からなるゲート駆動モジュールであり、ＴＣＰからなるゲート駆動モジュールを用いる場合に比べ、ＴＦＴ表示装置をさらに小型化及び軽量化することができる。
【００６６】
半導体チップ２５には、ＴＦＴ基板１７上の薄膜配線４１，４２を介してゲート駆動電圧が供給されるため、各ゲートラインの時定数は、半導体チップ２５ごとに異なり、実施の形態１〜３と同様、ブロックムラが発生するという問題が生ずる。従って、表示制御基板４０上に抵抗素子７０を設け、あるいは、図示しない容量素子７１を設けることにより、ブロックムラを抑制することができる。
【００６７】
本実施の形態によれば、ガラス基板上にゲート駆動回路としての半導体チップ２５を直接取り付けたＣＯＧのＴＦＴ基板１７の場合にも、実施の形態１〜３の場合と同様にして、ブロックムラの発生を抑制することができる。
【００６８】
実施の形態５．
実施の形態１〜４では、各ゲート駆動モジュール２２，２５が表示制御基板４０に直列接続される場合の例について説明した。これに対し、本実施の形態では、ゲート駆動モジュールが互いに並列接続される場合について説明する。
【００６９】
図１０は、本発明の実施の形態５によるＴＦＴ表示装置の要部の一構成例を示した図であり、液晶表示装置のＴＦＴ基板及びその制御回路が示されている。図９の場合と比較すれば、ＴＦＴ基板１８上における半導体チップ２５間の配線が異なっている。
【００７０】
薄膜配線４３は、ＴＦＴ基板１８上で分岐し、各半導体チップ２５に接続されている。すなわち、ゲート駆動モジュールとしての半導体チップ２５は、薄膜配線４３によってＴＦＴ基板１８上で並列接続され、表示制御基板４０からゲート駆動電圧が供給されている。
【００７１】
各半導体チップ２５は、表示制御基板４０からの距離が異なるため、各ゲートライン１１の時定数も半導体チップ２５ごとに異なり、実施の形態１〜３と同様、ブロックムラが発生するという問題が生ずる。従って、表示制御基板４０上に抵抗素子７０を設け、あるいは、図示しない容量素子７１を設けることにより、ブロックムラを抑制することができる。
【００７２】
本実施の形態によれば、ゲート駆動モジュール２５が並列接続されているＴＦＴ基板１８の場合にも、実施の形態１〜４の場合と同様にして、ブロックムラの発生を抑制することができる。
【００７３】
なお、上記の各実施の形態では、一例として特定の構造及び形状を有する液晶表示装置について説明したが、本発明は、様々なＴＦＴ表示装置に適応することができる。例えば、ＴＦＴ基板を用いる表示装置であれば、液晶表示装置に限定されない。また、ＴＦＴ基板１０，１５は必ずしもガラス基板に限定されない。また、図９及び図１０では、ゲート側及びソース側ともにＣＯＧであるが、ゲート側はＣＯＧ、ソース側はＴＣＰ又はＣＯＦであってもよい。
【００７４】
【発明の効果】
本発明によれば、均一な画面表示を行うことができるＴＦＴ表示装置を安価に提供することができる。また、ゲート駆動電圧の変動に起因する輝度のばらつきを抑制し、ブロックムラを抑制又は防止することができるＴＦＴ表示装置を安価に提供することができる。さらに、表示品質が高く、小型化及び軽量化可能なＴＦＴ表示装置を安価に提供することができる。
【図面の簡単な説明】
【図１】本発明によるＴＦＴ表示装置の一例を示した斜視図であり、液晶表示装置の組立時の様子が示されている。
【図２】ＴＦＴ表示装置の断面図である。
【図３】実施の形態１によるＴＦＴ表示装置の要部の一構成例を示した図であり、ＴＦＴ基板がその制御回路とともに示されている
【図４】図３のゲート駆動回路２４の回路構成の一例を示したブロック図である。
【図５】本発明の効果を確認するための実験に用いられた液晶表示装置の表示状態を示した図である。
【図６】時定数の差によるゲートオフ電圧のばらつきの一例を示した図である。
【図７】本発明の実施の形態２によるＴＦＴ表示装置の要部の一構成例を示した図である。
【図８】本発明の実施の形態３によるＴＦＴ表示装置の要部の一構成例を示した図である。
【図９】本発明の実施の形態４によるＴＦＴ表示装置の要部の一構成例を示した図である。
【図１０】図１０は、本発明の実施の形態５によるＴＦＴ表示装置の要部の一構成例を示した図である。
【図１１】ＴＦＴ基板及びその制御回路の概略構成を示した説明図である。
【図１２】従来のＴＦＴ基板及びその制御回路の一構成例を示した図である。
【図１３】従来のＴＦＴ基板及びその制御回路の他の例を示した図である。
【符号の説明】
１０，１７，１８  ＴＦＴ基板
１１  ゲートライン
１１ｉ  ゲートライン入力端子
１２  ソースライン
１２ｉ  ソースライン入力端子
１４  画素容量
１６  画像表示領域
２１  ゲート制御基板
２１０  プリント基板
２１１  タイミング信号発生器
２１２  ゲートオン電源回路
２１３  ゲートオフ電源回路
２２  ゲート駆動モジュール
２３  絶縁性フィルム
２４  ゲート駆動回路
２４０  タイミング制御回路
４０  表示制御基板
４１〜４３  薄膜配線
５０  前面筐体
７０  抵抗素子
７１  容量素子
Ｖｇｈ  ゲートオン電圧
Ｖｇｌ  ゲートオフ電圧
【図１】
2005031332.tif 000003
【図２】
2005031332.tif 000004
【図３】
2005031332.tif 000005
【図４】
2005031332.tif 000006
【図５】
2005031332.tif 000007
【図６】
2005031332.tif 000008
【図７】
2005031332.tif 000009
【図８】
2005031332.tif 000010
【図９】
2005031332.tif 000011
【図１０】
2005031332.tif 000012
【図１１】
2005031332.tif 000013
【図１２】
2005031332.tif 000014
【図１３】
2005031332.tif 000015