(57)【要約】【課題】従来の映像信号処理装置では、映像の鮮鋭度を向上させる処理を行うとき、映像信号の変化の前後にオーバーシュート、アンダーシュートを生じ、映像の自然さが損なわれるので、これを回避できる映像信号処理装置を実現することを目的とする。【解決手段】映像信号入力の注目画素に対する一次微分信号と、注目画素に対する二次微分信号を作成し、一次微分信号と二次微分信号の極性の組み合わせに応じて、二次微分信号を時間軸において、注目画素を中心に所望の割合で圧縮して生成した高周波信号を、映像信号入力に加算するよう構成した事により、オーバーシュート、アンダーシュートなしに、映像の鮮鋭度を向上させる映像信号処理装置を実現する。【選択図】  図１
2005012640.tif 000002
【特許請求の範囲】
【請求項１】
入力された映像信号に、前記入力された映像信号から生成した高周波成分信号を加算して出力する映像信号処理装置において、
前記高周波成分信号を、前記入力された映像信号の注目画素に対する一次微分信号と、前記入力された映像信号の注目画素に対する二次微分信号との、極性の組み合わせに応じて、前記二次微分信号を、注目画素を中心に所望の割合で、時間軸において圧縮して生成するよう構成した映像信号処理装置。
【請求項２】
前記高周波成分信号の生成、及び入力された映像信号への加算を、前記入力された映像信号を、１クロック時間遅延させて出力する第一の１クロック遅延と、前記第一の１クロック遅延の出力を、１クロック時間遅延させて出力する第二の１クロック遅延と、前記第二の１クロック遅延の出力に、−１／２を乗算して出力する第一の乗算器と、前記入力された映像信号に、−１／２を乗算して出力する第二の乗算器と、前記第一の乗算器の出力と、前記第二の乗算器の出力と、前記第一の１クロック遅延の出力を入力とし、それらを加算して出力する第一の加算器と、前記第二の１クロック遅延の出力に、−１を乗算して出力する第三の乗算器と、前記入力された映像信号と、前記第三の乗算器の出力とを入力とし、加算して出力する第二の加算器と、前記第一の加算器の出力と、前記第二の加算器の出力を入力とし、それらの極性の組み合わせから判定して作成した遅延制御信号を出力する判定回路と、数値０と、前記第一の加算器の出力と、前記判定回路の出力を入力とし、前記判定回路に従って、数値０と、前記第一の加算器の出力とを切り替えて出力する第一のスイッチと、前記第一の加算器の出力と、数値０と、前記判定回路の出力を入力とし、前記判定回路に従って前記第一の加算器の出力と、数値０とを切り替えて出力する第二のスイッチと、前記第一のスイッチの出力を、２クロック時間遅延させて出力する２クロック遅延と、前記２クロック遅延の出力と、前記第二のスイッチの出力を入力とし、それらを加算して出力する第三の加算器と、前記第三の加算器の出力に、係数ａを乗算して出力する第四の乗算器と、前記第四の乗算器の出力と、前記第二の１クロック遅延の出力を入力とし、それらを加算して映像信号出力として出力する第四の加算器と、で構成した請求項１記載の映像信号処理装置。
【請求項３】
入力された映像信号に、前記入力された映像信号から生成した高周波成分信号と、前記入力された映像信号から生成した注目画素に対する二次微分成分とを加算して出力する、映像信号処理装置において、前記高周波成分信号を、前記入力された映像信号の注目画素に対する一次微分信号と、前記入力された映像信号の注目画素に対する二次微分信号を作成し、前記一次微分信号と前記二次微分信号の極性の組み合わせに応じて、前記二次微分信号を、注目画素を中心に所望の割合で時間軸において圧縮して生成するよう構成した映像信号処理装置。
【請求項４】
前記高周波成分信号の生成、前記二次微分信号の生成、及び入力された映像信号への加算を、前記入力された映像信号を、１ライン時間遅延させて出力する第一の１ライン遅延と、前記第一の１ライン遅延の出力を、１ライン時間遅延させて出力する第二の１ライン遅延と、前記第二の１ライン遅延の出力を、１ライン時間遅延させて出力する第三の１ライン遅延と、前記第一の１ライン遅延の出力を、１ライン時間遅延させて出力する第四の１ライン遅延と、前記第四の１ライン遅延の出力に、−１／２を乗算して出力する第一の乗算器と、前記第二の１ライン遅延の出力に、−１／２を乗算して出力する第二の乗算器と、前記第一の乗算器の出力と、前記第二の乗算器の出力と、前記第三の１ライン遅延の出力を入力とし、それらを加算して出力する第一の加算器と、前記第四の１ライン遅延の出力を、−１を乗算して出力する第三の乗算器と、前記第二の１ライン遅延の出力と、前記第三の乗算器の出力とを入力とし、加算して出力する第二の加算器と、前記第一の加算器の出力と、前記第二の加算器の出力を入力とし、それらの極性の組み合わせにより判定し、遅延制御信号を生成して出力する第一の判定回路と、数値０と、前記第一の加算器の出力と、前記第一の判定回路の出力を入力とし、前記第一の判定回路の出力に従って、数値０と、前記第一の加算器の出力と、を切り替えて出力する第一のスイッチと、前記第二の１ライン遅延の出力に、−１／２を乗算して出力する第五の乗算器と、前記映像信号入力に、−１／２を乗算して出力する第六の乗算器と、前記第五の乗算器の出力と、前記第六の乗算器の出力と、前記第一の１ライン遅延の出力を入力とし、それらを加算して出力する第五の加算器と、前記第二の１ライン遅延の出力に、−１を乗算して出力する第七の乗算器と、前記映像信号入力と、前記第七の乗算器の出力とを入力とし、加算して出力する第六の加算器と、前記第五の加算器の出力と、前記第六の加算器の出力を入力とし、それらの極性の組み合わせによって判定し、遅延制御信号を生成して出力する第二の判定回路と、前記第五の加算器の出力と、数値０と、前記第二の判定回路の出力を入力とし、前記判定回路の出力に従って前記第五の加算器の出力と、数値０とを切り替えて出力する第二のスイッチと、
前記第二のスイッチの出力と、前記第二のスイッチの出力を入力とし、それらを加算して出力する第三の加算器と、前記第三の加算器の出力に、係数ａを乗算して出力する第四の乗算器と、前記第四の１ライン遅延の出力に、−１／２を乗算して出力する第八の乗算器と、前記映像信号入力に、−１／２を乗算して出力する第九の乗算器と、前記第八の乗算器の出力と、前記第九の乗算器の出力と、前記第二の１ライン遅延の出力を入力とし、それらを加算して出力する第七の加算器と、前記第七の加算器の出力に、係数ｂを乗算して出力する第十の乗算器と、前記第四の乗算器の出力と、前記第十の乗算器の出力と、前記第二の１ライン遅延の出力を入力とし、それらを加算して映像信号出力として出力する第四の加算器と、で構成した請求項３記載の映像信号処理装置。
【請求項５】
入力された映像信号に、前記入力された映像信号から生成した高周波成分信号を加算して出力する、映像信号処理装置において、前記高周波成分信号を、前記入力された映像信号の注目画素に対する一次微分信号と、前記入力された映像信号の注目画素に対する二次微分信号を作成し、前記二次微分信号を、入力のレベルの絶対値が一定値よりも小さいとき０を、それ以上の時は入力の信号レベルに比例してその絶対値が増加する信号を出力するコアリング回路を通し、ノイズ成分を取り除いた二次微分信号を作成し、前記一次微分信号と前記二次微分信号の極性の組み合わせに応じて、前記ノイズ成分を取り除いた二次微分信号を、時間軸において、注目画素を中心に所望の割合で圧縮して生成するよう構成した映像信号処理装置。
【請求項６】
前記高周波成分信号の生成、及び入力された映像信号への加算を、前記第一の加算器の出力を入力とし、入力レベルの絶対値が一定値よりも小さいとき０を、それ以上の時は入力の信号レベル変化に比例してその絶対値が増加する信号を出力する、コアリング回路と、コアリング回路の出力と、前記第二の加算器の出力を入力とし、それらの極性の組み合わせから判定して作成した遅延制御信号を出力する判定回路と、前記コアリング回路の出力と、数値０と、前記判定回路の出力を入力とし、前記判定回路に従って、数値０と、前記コアリング回路の出力とを切り替えて出力する第一のスイッチと、前記コアリング回路の出力と、数値０と、前記判定回路の出力を入力とし、前記判定回路に従って前記コアリング回路の出力と、数値０とを切り替えて出力する第二のスイッチと、を設けるように構成した請求項１記載の映像信号処理装置。
【請求項７】
入力された映像信号に、前記入力された映像信号から生成した高周波成分信号を加算して出力する、映像信号処理装置において、
前記高周波成分信号を、前記入力された映像信号の注目画素に対する一次微分信号と、前記入力された映像信号の注目画素に対する二次微分信号を作成し、前記一次微分信号と前記二次微分信号の極性の組み合わせに応じて、前記二次微分信号を時間軸において、注目画素を中心に所望の割合で圧縮して生成し、この高周波成分信号を入力された映像信号に加算するとともに、この高周波成分信号の極性が正の時は、出力信号を、周辺の映像信号の最大値でクリップし、またこの高周波成分信号の極性が負の時は、周辺の映像信号の最小値でクリップして出力するよう構成した映像信号処理装置。
【請求項８】
前記高周波成分信号の生成、及び入力された映像信号への加算を、前記第二の１クロック遅延の出力を入力とし、１クロック時間遅延させて出力する第三の１クロック遅延と、前記第一の１クロック遅延の出力と、前記第三の１クロック遅延の出力を入力とし、これら二つの信号を比較し最小値を検出して出力する最小値検出回路と、前記第一の１クロック遅延の出力と、前記第三の１クロック遅延の出力を入力とし、これら二つの信号を比較し最大値を検出して出力する最大値検出回路と、前記第三の加算器の出力と、前記第四の加算器の出力と、前記最小値検出回路の出力と、最大値検出回路の出力とを入力とし、第三の加算器の出力の極性が正の時は最大値検出回路の出力値で、第三の加算器の出力の極性が負の時は最小値検出回路の出力値で前記第四の加算器の出力をクリップして出力するリミッタと、を設けるように構成した請求項１記載の映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力された映像信号に応じて映像を表示する、映像ディスプレイ装置において、入力された映像信号を処理することにより、表示される映像の鮮鋭感を向上させる、映像信号処理装置に関するものである。
【０００２】
【従来の技術】
近年、映像ディスプレイ装置は、表示デバイスの性能向上により、表示可能な解像度が年々向上している。
【０００３】
しかしながら、映像ディスプレイに入力される映像信号は、そのディスプレイが表示可能な解像度よりも解像度の低い、ＮＴＳＣ規格等の信号が多く用いられている。
【０００４】
このため解像度の低い入力信号を処理して、鮮鋭感の高い映像を表示するための、映像信号処理装置の性能改善が非常に重要である。
【０００５】
従来、この種の映像信号処理装置としては、（特許文献１）などに記載された「輪郭強調回路」が知られている。
【０００６】
この輪郭強調回路のブロック線図を図１１に示す。
【０００７】
図１１において、１ａは第一のクロック遅延、１ｂは第二のクロック遅延、１ｃは第三のクロック遅延、２ａは第一の乗算器、２ｂは第二の乗算器、２ｃは第三の乗算器、２ｄは第四の乗算器、３ａは第一の加算器、３ｂは第二の加算器、３ｃは第三の加算器、３ｄは第四の加算器、３ｅは第五の加算器、３ｆは第六の加算器、７ａは第一の１ライン遅延、７ｂは第二の１ライン遅延、１５は垂直輪郭量制御部、１６は水平輪郭量制御部、１７はレベル判定部である。
【０００８】
以上のように構成された従来の映像信号処理装置について、以下その動作について説明する。
【０００９】
映像信号入力は、第一の１ライン遅延７ａおよび第二の１ライン遅延７ｂ、を通って遅延し、１ライン及び２ライン時間遅延した映像信号となる。映像信号入力と２ライン時間遅延した映像信号は、第一の加算器３ａにより加算された後第一の乗算器２ａにより−１／４倍される。第一の１ライン遅延７ａの出力は、１ライン時間遅延した映像信号入力であり、第二の乗算器２ｂにより１／２倍される。第一の乗算器２ａの出力及び第二の乗算器２ｂの出力は第二の加算器３ｂにより加算される。このような構成により、第二の加算器３ｂの出力は、映像信号入力に−１／４、１ライン時間遅延した映像信号入力に１／２、２ライン時間遅延した映像信号入力に−１／４なる重み付けをして加算した信号となる。
【００１０】
映像信号入力として、図１４の映像信号入力に示すような、階段状に変化する信号が入力された場合、第二の加算器３ｂの出力には、図１２中の二次微分信号に示すような、映像信号入力が階段状に変化するタイミングの前後で、正及び負のピークを持つ信号が得られる。
【００１１】
映像信号は、２次元の映像を、水平垂直方向にスキャニングして得られた信号である。スキャニングは通常水平方向に、垂直方向に等間隔で行われる。このスキャニングで得られた映像信号を、走査線の垂直方向の間隔と等しい間隔となる時間間隔で、水平方法にサンプリングした場合に得られるデジタルデータは、図１２に示すように正方形に配列した位置関係の輝度を示す信号となる。これらは画素と呼ばれる。水平方向のサンプリングは、通常クロック信号なる一定周期の繰り返し信号を基準にして行われる。
【００１２】
図１１に示す本発明の、映像信号入力、第一の１ライン遅延７ａ、第二の１ライン遅延７ｂ、第一の１クロック遅延１ａ、及び第一の１クロック遅延１ｂの、各出力信号が示す画素の輝度は、お互いに図１２に示す位置関係にある。
【００１３】
図１２において、映像信号入力、１ライン遅延７ａ、及び１ライン遅延７ｂの出力は、第二の加算器３ｂが演算する範囲が示す、垂直方向に並んだ３つの画素の輝度を示す信号である。第二の加算器３ｂの出力は、垂直方向に並んだ画素の二次微分信号となる。
【００１４】
同様に第四の加算器３ｄの出力は、図１２の第四の加算器３ｄが演算する範囲が示す、水平方向に並んだ画素の二次微分信号になる。
【００１５】
上記二次微分信号の振幅は、図１４に示すように、階段状に変化する映像信号が入力された場合、その階段状に変化する信号の変化分に比例し、映像信号の絶対的な値には依存しない。
【００１６】
レベル判定部１７は、第一の１クロック遅延１ａの出力を入力とし、１クロック遅延１ａの出力のレベルを判定する。第一の１クロック遅延１ａの出力が示す画素の位置は、図１２第一の１クロック遅延１ａの出力が輝度を示す画素である、これは１ライン遅延７ａ、１クロック遅延１ｂの中点に位置するため、水平輪郭量制御部１６においてなされる制御は、二次微分信号の中心と同じ位置にある画素の輝度により制御されるようになる。
【００１７】
レベル判定部１７の位置は、また図１２に示すように、映像信号入力が輝度を示す画素と、１ライン遅延７ｂが輝度を示す画素の中点から、一画素遅れた場所に位置するが、第二の加算器３ｂの出力は、第三の１クロック遅延１ｃにより遅延されるため、垂直輪郭量制御部１５においてなされる制御は、二次微分信号の垂直方向の重心と同じ位置にある画素の輝度により制御されることとなる。
【００１８】
垂直輪郭量制御部１５及び水平輪郭量制御部１６は、レベル判定部１７が明るい映像と判定した場合、図１３映像の明るい部分に示す特性すなわち、二次微分信号の正のゲインを大きくし、負のゲインを小さくする特性となる。垂直輪郭量制御部１５及び水平輪郭量制御部１６により、補正した二次微分信号を入力映像信号に加算して、鮮鋭度を向上させた映像を得る。図１４Ａ映像が明るい部分に示すように、輝度がステップ状に変化する部分の、輝度が高い部分の二次微分成分を大きくして、映像の鮮鋭度を向上させる効果を大きくするとともに、輝度が低い部分の二次微分成分を小さくして、二次微分信号加算による映像の不自然さを緩和させる。
【００１９】
また垂直輪郭量制御部１５及び水平輪郭量制御部１６は、レベル判定部１７が暗い映像と判定した場合、図１３映像の暗い部分に示す特性すなわち二次微分信号の正のゲインを小さくし、負のゲインを大きくする特性となる。垂直輪郭量制御部１５及び水平輪郭量制御部１６により、補正した二次微分信号を入力映像信号に加算して、鮮鋭度を向上させた映像を得る。このような構成により、図１４のＡの映像が暗い部分に示すように、輝度がステップ状に変化する部分の、輝度が低い部分の二次微分成分を大きくして、映像の鮮鋭度を向上させる効果を大きくするとともに、輝度が低い部分の二次微分成分を小さくして、二次微分信号加算による映像の不自然さを緩和させる。
【００２０】
【特許文献１】
特開２０００−２０９４６３号公報
【００２１】
【発明が解決しようとする課題】
しかしながら、このような従来の構成では、階段状に輝度が変化する部分の前後に、輝度のピークが生じるため、加算する二次微分信号のレベルを大きくすると、この輝度ピークが視認され、映像が不自然になる問題点を有している。
【００２２】
本発明は、上記従来の問題点を解決するもので、鮮鋭度を向上させるための補正信号のレベルを大きくしても、映像が不自然になる問題が発生しない映像信号処理装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
この課題を解決するために、本発明の映像信号処理装置は、入力された映像信号の一次微分信号と、入力された映像信号の二次微分信号を作成し、一次微分信号と前記二次微分信号の極性の組み合わせに応じて、前記二次微分信号を時間軸において圧縮して補正信号を生成し、この補正信号を入力された映像信号に加算するよう構成したことを特徴とする。
【００２４】
この構成によって、鮮鋭度を向上させるための補正信号のレベルを大きくしても、映像が不自然になる問題が発生しない映像信号処理装置を実現できる。
【００２５】
【発明の実施の形態】
本発明の請求項１に記載の映像信号処理装置は、入力された映像信号に、前記入力された映像信号から生成した高周波成分信号を加算して出力する、映像信号処理装置において、前記高周波成分信号を、前記入力された映像信号の注目画素に対する一次微分信号と、前記入力された映像信号の注目画素に対する二次微分信号を作成し、前記一次微分信号と前記二次微分信号の極性の組み合わせに応じて、前記二次微分信号を時間軸において、注目画素を中心に所望の割合で圧縮して生成するよう構成したことを特徴とする。
【００２６】
本発明の請求項２に記載の映像信号処理装置は、請求項１に記載の映像信号処理装置において、記高周波成分信号の生成及び入力された映像信号への加算を、前記入力された映像信号を１クロック時間遅延させて出力する第一の１クロック遅延と、前記第一の１クロック遅延の出力を１クロック時間遅延させて出力する第二の１クロック遅延と、前記第二の１クロック遅延の出力に−１／２を乗算して出力する第一の乗算器と、前記入力された映像信号に−１／２を乗算して出力する第二の乗算器と、前記第一の乗算器の出力と、前記第二の乗算器の出力と、前記第一の１クロック遅延の出力を入力とし、それらを加算して出力する第一の加算器と、前記第二の１クロック遅延の出力に−１を乗算して出力する第三の乗算器と、前記入力された映像信号と、前記第三の乗算器の出力とを入力とし、加算して出力する第二の加算器と、前記第一の加算器の出力と、前記第二の加算器の出力を入力とし、それらの極性の組み合わせから判定して作成した遅延制御信号を出力する判定回路と、数値０と、前記第一の加算器の出力と、前記判定回路の出力を入力とし、前記判定回路に従って、数値０と、前記第一の加算器の出力と、を切り替えて出力する第一のスイッチと、前記第一の加算器の出力と、数値０と、前記判定回路の出力を入力とし、前記判定回路に従って前記第一の加算器の出力と、数値０とを切り替えて出力する第二のスイッチと、前記第一のスイッチの出力を２クロック時間遅延させて出力する２クロック遅延と、前記２クロック遅延の出力と、前記第二のスイッチの出力を入力とし、それらを加算して出力する第三の加算器と、前記第三の加算器の出力に係数ａを乗算して出力する第四の乗算器と、前記第四の乗算器の出力と、前記第二の１クロック遅延の出力を入力とし、それらを加算して映像信号出力として出力する第四の加算器と、で構成したことを特徴とする。
【００２７】
本発明の請求項３に記載の映像信号処理装置は、入力された映像信号に、前記入力された映像信号から生成した高周波成分信号と、前記入力された映像信号から生成した注目画素に対する二次微分成分とを加算して出力する、映像信号処理装置において、
前記高周波成分信号を、前記入力された映像信号の注目画素に対する一次微分信号と、前記入力された映像信号の注目画素に対する二次微分信号を作成し、前記一次微分信号と前記二次微分信号の極性の組み合わせに応じて、前記二次微分信号を時間軸において、注目画素を中心に所望の割合で圧縮して生成するよう構成したことを特徴とする。
【００２８】
本発明の請求項４に記載の映像信号処理装置は、請求項３に記載の映像信号処理装置において、前記高周波成分信号の生成、前記二次微分信号の生成、及び入力された映像信号への加算を、前記入力された映像信号を１ライン時間遅延させて出力する第一の１ライン遅延と、前記第一の１ライン遅延の出力を１ライン時間遅延させて出力する第二の１ライン遅延と、前記第二の１ライン遅延の出力を１ライン時間遅延させて出力する第三の１ライン遅延と、前記第一の１ライン遅延の出力を１ライン時間遅延させて出力する第四の１ライン遅延と、前記第四の１ライン遅延の出力に−１／２を乗算して出力する第一の乗算器と、前記第二の１ライン遅延の出力に−１／２を乗算して出力する第二の乗算器と、前記第一の乗算器の出力と、前記第二の乗算器の出力と、前記第三の１ライン遅延の出力を入力とし、それらを加算して出力する第一の加算器と、前記第四の１ライン遅延の出力に、−１を乗算して出力する第三の乗算器と、前記第二の１ライン遅延の出力と、前記第三の乗算器の出力とを入力とし、加算して出力する第二の加算器と、前記第一の加算器の出力と、前記第二の加算器の出力を入力とし、それらの極性の組み合わせにより判定して遅延制御信号を生成し出力する第一の判定回路と、数値０と、前記第一の加算器の出力と、前記第一の判定回路の出力を入力とし、前記第一の判定回路の出力に従って、数値０と、前記第一の加算器の出力と、を切り替えて出力する第一のスイッチと、前記第二の１ライン遅延の出力に−１／２を乗算して出力する第五の乗算器と、前記映像信号入力に−１／２を乗算して出力する第六の乗算器と、前記第五の乗算器の出力と、前記第六の乗算器の出力と、前記第一の１ライン遅延の出力を入力とし、それらを加算して出力する第五の加算器と、前記第二の１ライン遅延の出力に−１を乗算して出力する第七の乗算器と、前記映像信号入力と、前記第七の乗算器の出力とを入力とし、加算して出力する第六の加算器と、前記第五の加算器の出力と、前記第六の加算器の出力を入力とし、それらの極性の組み合わせにより判定して遅延制御信号を生成して出力する第二の判定回路と、前記第五の加算器の出力と、数値０と、前記第二の判定回路の出力を入力とし、前記判定回路の出力に従って前記第五の加算器の出力と、数値０と、を切り替えて出力する第二のスイッチと、前記第二のスイッチの出力と、前記第二のスイッチの出力を入力とし、それらを加算して出力する第三の加算器と、前記第三の加算器の出力に係数ａを乗算して出力する第四の乗算器と、前記第四の１ライン遅延の出力に−１／２を乗算して出力する第八の乗算器と、前記映像信号入力に−１／２を乗算して出力する第九の乗算器と、前記第八の乗算器の出力と、前記第九の乗算器の出力と、前記第二の１ライン遅延の出力を入力とし、それらを加算して出力する第七の加算器と、前記第七の加算器の出力に係数ｂを乗算して出力する第十の乗算器と、前記第四の乗算器の出力と、前記第十の乗算器の出力と、前記第二の１ライン遅延の出力を入力とし、それらを加算して映像信号出力として出力する第四の加算器とで構成されたことを特徴とする。
【００２９】
本発明の請求項５に記載の映像信号処理装置は、入力された映像信号に、前記入力された映像信号から生成した高周波成分信号を加算して出力する、映像信号処理装置において、前記高周波成分信号を、前記入力された映像信号の注目画素に対する一次微分信号と、前記入力された映像信号の注目画素に対する二次微分信号を作成し、前記二次微分信号を、入力のレベルの絶対値が一定値よりも小さいとき０を、それ以上の時は入力の信号レベルに比例してその絶対値が増加する信号を出力するコアリング回路を通して、ノイズ成分を取り除いた二次微分信号を作成し、前記一次微分信号と前記二次微分信号の極性の組み合わせに応じて、前記ノイズ成分を取り除いた二次微分信号を、時間軸において、注目画素を中心に所望の割合で圧縮して生成するよう構成したことを特徴とする。
【００３０】
本発明の請求項６に記載の映像信号処理装置は、請求項１に記載の映像信号処理装置において、前記第一の加算器の出力を入力とし、入力レベルの絶対値が一定値よりも小さいとき０を、それ以上の時は入力の信号レベル変化に比例してその絶対値が増加する信号を出力する、コアリング回路と、  コアリング回路の出力と、前記第二の加算器の出力を入力とし、それらの極性の組み合わせから判定して作成した遅延制御信号を出力する判定回路と、前記コアリング回路の出力と、数値０と、前記判定回路の出力を入力とし、前記判定回路に従って、数値０と、前記コアリング回路の出力と、を切り替えて出力する第一のスイッチと、前記コアリング回路の出力と、数値０と、前記判定回路の出力を入力とし、前記判定回路に従って前記コアリング回路の出力と、数値０とを切り替えて出力する第二のスイッチと、を設けるように構成したことを特徴とする。
【００３１】
本発明の請求項７に記載の映像信号処理装置は、入力された映像信号に、前記入力された映像信号から生成した高周波成分信号を加算して出力する、映像信号処理装置において、前記高周波成分信号を、前記入力された映像信号の注目画素に対する一次微分信号と、前記入力された映像信号の注目画素に対する二次微分信号を作成し、前記一次微分信号と前記二次微分信号の極性の組み合わせに応じて、前記二次微分信号を時間軸において、注目画素を中心に所望の割合で圧縮して生成し、この高周波成分信号を入力された映像信号に加算するとともに、この高周波成分信号の極性が正の時は、出力信号を、周辺の映像信号の最大値でクリップし、またこの高周波成分信号の極性が負の時は、周辺の映像信号の最小値でクリップして出力するよう構成したことを特徴とする。
【００３２】
本発明の請求項８に記載の映像信号処理装置は、請求項１に記載の映像信号処理装置において、前記高周波成分信号の生成、及び入力された映像信号への加算を、前記第二の１クロック遅延の出力を入力とし、１クロック時間遅延させて出力する第三の１クロック遅延と、前記第一の１クロック遅延の出力と、前記第三の１クロック遅延の出力を入力とし、これら二つの信号を比較し最小値を検出して出力する最小値検出回路と、前記第一の１クロック遅延の出力と、前記第三の１クロック遅延の出力を入力とし、これら二つの信号を比較し最大値を検出して出力する最大値検出回路と、前記第三の加算器の出力と、前記第四の加算器の出力と、前記最小値検出回路の出力と、最大値検出回路の出力とを入力とし、第三の加算器の出力の極性が正の時は最大値検出回路の出力値で、第三の加算器の出力の極性が負の時は最小値検出回路の出力値で、前記第四の加算器の出力をクリップして出力するリミッタと、を設けるように構成したことを特徴とする。
【００３３】
以下、本発明の映像信号処理装置を各実施の形態に基づいて説明する。
【００３４】
（実施の形態１）
図１と図５〜図７及び図１０は本発明の映像信号処理装置の（実施の形態１）を示す。
【００３５】
図１０において、１２は映像信号処理装置、１３は駆動装置、１４はＣＲＴである。
【００３６】
本発明の映像信号処理装置は、１例として、図１０に示すようなＣＲＴディスプレイにおいて使用される。入力された映像信号は、映像信号処理装置１２により、映像の鮮鋭度を向上させる処理がなされ、駆動装置１３により、表示デバイスであるＣＲＴ１４を駆動して映像を表示する。
【００３７】
図１において、１ａは第一の１クロック遅延、１ｂは第二の１クロック遅延、２ａは第一の乗算器、２ｂは第二の乗算器、２ｃは第三の乗算器、２ｄは第四の乗算器、３ａは第一の加算器、３ｂは第二の加算器、３ｃは第三の加算器、３ｄは第四の加算器、４ａは第一のスイッチ、４ｂは第二のスイッチ、５は２クロック遅延、６は判定回路である。
【００３８】
図５に本発明の映像信号処理装置の動作を説明する図を示す。図５に、スッテプ状にその値が変化する映像信号入力を示す。映像信号入力を二次微分及び、一次微分した信号波形をそれぞれ二次微分信号、一次微分信号にそれぞれ示す。二次微分信号の極性を正、又は０及び負で判定した結果を二次微分信号の極性に示す。一次微分信号の極性を正、又は０及び負で判定した結果を一次微分信号の極性に示す。これら極性判定の結果を基に図６に示す判定基準により判定して作成した遅延制御信号を、遅延制御信号に示す。この遅延制御信号に従って、二次微分信号を時間軸方向に移動させた信号を、高周波信号（実線）に示す。この高周波信号を２倍して映像信号入力に加算した結果を５映像信号出力（実線）に示す。このような構成によると、ステップ状の変化をする映像信号を、その変化の前後に輝度のピークを生ずることなく、信号の変化の割合を急峻にすることができ、映像を不自然にすることなく鮮鋭感を向上させることが可能となる。
【００３９】
図７に本発明の映像信号処理装置の各部の信号波形を示す。
【００４０】
図１１において、映像信号入力は、第一の１クロック遅延１ａ、及び第二の１クロック遅延１ｂにより、それぞれ１クロック時間遅延される。従来の技術の説明にて記載したように、これらの遅延された信号は、水平方向に隣り合った画素の輝度を示す信号となる。
【００４１】
映像信号入力及び、第二の１クロック遅延１ｂの出力は、第一の乗算器２ａ及び、第二の乗算器２ｂにより、それぞれ、−１／２が乗算され、第一の加算器３ａにより第一の１クロック遅延１ａと加算される。
【００４２】
第一の加算器３ａの出力は、図７の二次微分信号に示す波形となる。
【００４３】
第二の１クロック遅延１ｂの出力は、第三の乗算器２ｃにより−１倍され、映像信号入力と第二の加算器２ｂにより加算される。
【００４４】
第二の加算器２ｂの出力は、図７の一次微分信号に示す波形となる。
【００４５】
第一の加算器３ａ及び第二の加算器２ｂの出力の極性の組み合わせを基に、判定回路６が図６の判定基準に従って生成した遅延制御信号を図７に示す。
【００４６】
この遅延制御信号に従って、第一のスイッチ４ａ及び第二のスイッチ４ｂを制御して第一の加算器３ａの出力と０を切り替えて出力した結果を、図７の第一のスイッチ４ａの出力及び第二のスイッチ４ｂの出力に示す。遅延制御信号が遅れの場合第一のスイッチ４ａは二次微分信号を出力し、進みの場合０を出力する。遅延制御信号が進みの場合第二のスイッチ４ｂは二次微分信号を出力し、遅れの場合０を出力する。
【００４７】
第一のスイッチ４ａの出力は２クロック遅延５によって２クロック遅延して出力されるこれを図７の２クロック遅延５の出力に示す。１クロック遅延１ａの出力は映像信号入力より１クロック遅延しているため、２クロック遅延５の出力及び第二のスイッチ４ｂの出力は、１クロック遅延１ａに対して１クロック遅れた又は１クロック進んだ信号である。
【００４８】
２クロック遅延５の出力及び第二のスイッチ４ｂの出力を第三の加算器３ｃによって加算した結果を図７の第三の加算器３ｃの出力に示す。この信号は図５の高周波信号に示した信号と同等である。
【００４９】
第三の加算器３ｃの出力を第４の乗算器２ｄにて２倍し、１クロック遅延１ａの出力と加算した結果を図７の映像信号出力に示す。
【００５０】
このような構成によると、ステップ状の変化をする映像信号が入力された場合、その変化点の前後に輝度のピークを生ずることなく、信号の変化の割合を急峻にすることができ、映像を不自然にすることなく鮮鋭感を向上させる映像信号処理装置を実現できる。
【００５１】
（実施の形態２）
図２は本発明の映像信号処理装置の（実施の形態２）を示す。
【００５２】
図１において７ａは第一の１ライン遅延、７ｂは第二の１ライン遅延、７ｃは第三の１ライン遅延、７ｄは第四の１ライン遅延、２ａは第一の乗算器、２ｂは第二の乗算器、２ｃは第三の乗算器、２ｄは第四の乗算器、２ｅは第五の乗算器、２ｆは第六の乗算器、２ｇは第七の乗算器、２ｈは第八の乗算器、２ｉは第九の乗算器、２ｊは第十の乗算器、３ａは第一の加算器、３ｂは第二の加算器、３ｃは第三の加算器、３ｄは第四の加算器、３ｅは第五の加算器、３ｆは第六の加算器、３ｇは第七の加算器、４ａは第一のスイッチ、４ｂは第二のスイッチ、６ａは第一の判定回路、６ｂは第二の判定回路である。
【００５３】
図１に示した（実施の形態１）では、映像信号入力を、第一の１クロック遅延１ａ、第二の１クロック遅延１ｂにより遅延させ、図１２にて示した水平方向に等間隔に配列した信号を生成していたが、この図２では、映像信号入力を第一の１ライン遅延７ａ、第二の１ライン遅延７ｂ、第三の１ライン遅延７ｃ、第四の１ライン遅延７ｄ、によって遅延し、図１２にて示した垂直方向に等間隔に配列した信号を生成する。
【００５４】
図２の、第一の１ライン遅延７ａ、第二の１ライン遅延７ｂ、第五の乗算器２ｅ、第六の乗算器２ｆ、第七の乗算器２ｇ、第五の加算器３ｅ、第六の加算器３ｆ、第二のスイッチ４ｂ、第二の判定回路６ｂは、図１の第一の１クロック遅延１ａ、第二の１クロック遅延１ｂ、第一の乗算器２ａ、第二の乗算器２ｂ、第三の乗算器２ｃ、第一の加算器３ａ、第二の加算器３ｂ、第二のスイッチ４ｂ、判定回路６と等価であり、同様の動作により、図２のスイッチ４ｂの出力には、図７の第二のスイッチ４ｂの出力と同様な出力が得られる。図７の各波形の黒丸で示した信号は、実施の形態１では水平方向に配列した各画素の輝度を示す信号であるが、実施の形態２においては、垂直方向に配列した各画素の輝度を示す信号である。
【００５５】
図２の、第三の１ライン遅延７ｃ、第四の１ライン遅延７ｄ、第一の乗算器２ａ、第二の乗算器２ｂ、第三の乗算器２ｃ、第一の加算器３ａ、第二の加算器３ｂ、第一のスイッチ４ａ、第一の判定回路６ａは、図１の第一の１クロック遅延１ａ、第二の１クロック遅延１ｂ、第一の乗算器２ａ、第二の乗算器２ｂ、第三の乗算器２ｃ、第一の加算器３ａ、第二の加算器３ｂ、第一のスイッチ４ａ、判定回路６と等価であり、同様の動作により、図２のスイッチ４ａの出力には、図７の２クロック遅延５の出力と同様な出力が得られる。
【００５６】
実施の形態１と同様に、第一のスイッチ４ａと出力及び第二のスイッチ４ｂの出力を第三の加算器３ｃによって加算した結果は図７の第三の加算器３ｃの出力波形となる。第三の加算器３ｃの出力を第４の乗算器２ｄにて２倍し、１ライン遅延７ｃの出力と加算した結果は図７の映像信号出力の波形となる。このような構成によると、ステップ状の変化をする映像信号が入力された場合、その変化点の前後に輝度のピークを生ずることなく、信号の変化の割合を急峻にすることができ、映像を不自然にすることなく鮮鋭感を向上させる映像信号処理装置を実現できる。
【００５７】
第八の乗算器２ｈ、第九の乗算器２ｉ、の入力は映像信号入力及びそれを４ライン時間遅延した信号であり、それらの出力と、１ライン遅延７ｂの出力とを第七の加算器３ｇにより加算することで、２ライン時間間隔の２次微分波形を得ることができる。この２ライン時間間隔の２次微分信号を第十の乗算器２ｊにてゲイン調整し、第四の乗算器２ｄにて１ライン遅延７ｂの出力と加算する。このようにして、１ライン遅延の数を増やすことなく、２ライン時間間隔の２次微分波形を映像信号入力に付け加える事ができ、より鮮鋭感を向上させる効果が高い映像信号処理装置を実現できる。
【００５８】
（実施の形態３）
図３は本発明の映像信号処理装置の（実施の形態３）を示す。
【００５９】
図３において、１ａは第一の１クロック遅延、１ｂは第二の１クロック遅延、２ａは第一の乗算器、２ｂは第二の乗算器、２ｃは第三の乗算器、２ｄは第四の乗算器、３ａは第一の加算器、３ｂは第二の加算器、３ｃは第三の加算器、３ｄは第四の加算器、４ａは第一のスイッチ、４ｂは第二のスイッチ、５は２クロック遅延、６は判定回路、図８はコアリングである。
【００６０】
図１に示した（実施の形態１）では、第一のスイッチ４ａ、第二のスイッチ４ｂ、判定回路６の入力に、第一の加算器３ａの出力が直接入力されていたが、この図３では第一の加算器の出力にコアリング８が挿入され、その出力が第一のスイッチ４ａ、第二のスイッチ４ｂ、判定回路６に供給するように構成されている点だけが異なっている。
【００６１】
コアリング８の入出力特性は図８に示すように、入力信号が一定の値より小さいときは０を出力し、その値を超えたとき、入力信号の増分に比例してその出力が増加する特性である。  このような特性のコアリング８に二次微分信号を入力した場合、映像信号のノイズにより発生した二次微分信号は、そのレベルが小さいため減衰されて出力し、映像信号の輪郭成分による大きな二次微分出力は、ほぼそのまま出力されることとなる。
【００６２】
このような構成によると、ステップ状の変化をする映像信号が入力された場合、その変化点の前後に輝度のピークを生ずることなく、信号の変化の割合を急峻にすることができ、映像を不自然にすることなく鮮鋭感を向上させ、かつその処理によるノイズ増加が少ない、映像信号処理装置を実現できる。
【００６３】
（実施の形態４）
図４は本発明の映像信号処理装置の（実施の形態４）を示す。
【００６４】
図４において、１ａは第一の１クロック遅延、１ｂは第二の１クロック遅延、１ｃは第三の１クロック遅延、２ａは第一の乗算器、２ｂは第二の乗算器、２ｃは第三の乗算器、２ｄは第四の乗算器、３ａは第一の加算器、３ｂは第二の加算器、３ｃは第三の加算器、３ｄは第四の加算器、４ａは第一のスイッチ、４ｂは第二のスイッチ、５は２クロック遅延、６は判定回路、９は最小値検出回路、１０は最大値検出回路、１１はリミッタである。
【００６５】
図１に示した（実施の形態１）では、第四の加算器３ｄの出力を直接出力しているが、図４に示した（実施の形態４）では、１クロック遅延１ａの出力と、１クロック遅延１ｂの出力を１クロック遅延１ｃにより遅延させた信号を入力とし、それらの信号の最大値及び最小値を検出して出力する最小値検出回路９及び最大値検出回路１０を持ち、これらの最大値、最小値及び第三の加算器３ｃの出力から第四の加算器３ｄの出力を制限する値を検出し、第四の加算器３ｄの出力を制限して出力するリミッタ１１を挿入する点だけが（実施の形態１）とは異なっている。
【００６６】
図９に示す本発明の映像信号処理装置の（実施の形態４）における各部の波形を示す。図９の第四の加算器３ｄの出力は、第四の乗算器２ｄの入力ａに３を設定した場合の、第四の加算器３ｄの出力波形である。
【００６７】
図９に示す最大値検出回路９の出力は、１クロック遅延１ｂの出力の左右の画素の最大値である、また最小値検出回路１０の出力は、１クロック遅延１ｂの出力の左右の画素の最小値である。
【００６８】
第三の加算器３ｃの出力の極性が正の時、リミッタ１１は、第四の加算器３ｄの出力値と最大値検出回路１０の出力を比較し、その値が最大値検出回路１０の出力値を超えた場合、その出力を最大値検出回路１０の出力値にクリップする。このような動作により、第四の加算器３ｄの出力に乗算されるａの値を大きく設定した時に発生する、図９の第四の加算器３ｄの出力に示すような、正のピークを防止することができる。
【００６９】
第三の加算器３ｃの出力の極性が負又は０の時、リミッタ１１は第四の加算器３ｄの出力と最小値検出回路９の出力値を比較し、その値が最小値検出回路９の出力値よりも小さい場合、その出力を最小値検出回路９の出力値にクリップする、このような動作により、第四の加算器３ｄの出力に乗算されるａの値を大きく設定した時に発生する、図９の第四の加算器３ｄの出力に示すような、負のピークを防止することができる。
【００７０】
このような構成によると、ステップ状の変化をする映像信号が入力された場合、鮮鋭度を向上させるための信号のゲインを大きく設定した場合でも、映像信号の変化点の前後に輝度のピークを生ずることなく、映像を不自然にすることなく鮮鋭感を向上させる、映像信号処理装置を実現できる。
【００７１】
【発明の効果】
以上のように本発明の映像信号処理装置によれば、ステップ状の変化をする映像信号が入力された場合、その変化点の前後に輝度のピークを生ずることなく、映像を不自然にすることなく鮮鋭感を向上させる、映像信号処理装置を実現できる。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）における映像信号処理装置の構成図
【図２】本発明の（実施の形態２）における映像信号処理装置の構成図
【図３】本発明の（実施の形態３）における映像信号処理装置の構成図
【図４】本発明の（実施の形態４）における映像信号処理装置の構成図
【図５】本発明の（実施の形態１）における映像信号処理装置の動作を説明する図
【図６】本発明の（実施の形態１）における判定回路の入出力関係を示す図
【図７】本発明の（実施の形態１）における映像信号処理装置の各部の波形を示す図
【図８】本発明の（実施の形態３）におけるリミッタの入出力関係を示す図
【図９】本発明の（実施の形態４）における映像信号処理装置の各部の波形を示す図
【図１０】本発明の映像信号処理装置が使用されるＣＲＴモニターの構成を示す図
【図１１】従来の映像信号処理装置の構成を示す図
【図１２】ディスプレイ装置の画素の位置関係を示す図
【図１３】従来の映像信号処理装置の水平及び垂直輪郭量制御部の入出力関係を示す図
【図１４】従来の映像信号処理装置の動作を説明する図
【符号の説明】
１ａ  第一のクロック遅延
１ｂ  第二のクロック遅延
１ｃ  第三のクロック遅延
２ａ  第一の乗算器
２ｂ  第二の乗算器
２ｃ  第三の乗算器
２ｄ  第四の乗算器
２ｅ  第五の乗算器
２ｆ  第六の乗算器
２ｇ  第七の乗算器
２ｈ  第八の乗算器
２ｉ  第九の乗算器
２ｊ  第十の乗算器
３ａ  第一の加算器
３ｂ  第二の加算器
３ｃ  第三の加算器
３ｄ  第四の加算器
３ｅ  第五の加算器
３ｆ  第六の加算器
３ｇ  第七の加算器
４ａ  第一のスイッチ
４ｂ  第二のスイッチ
５  ２クロック遅延
６  判定回路
６ａ  第一の判定回路
６ｂ  第二の判定回路
７ａ  第一の１ライン遅延
７ｂ  第二の１ライン遅延
７ｃ  第三の１ライン遅延
７ｄ  第四の１ライン遅延
８  コアリング
９  最小値検出回路
１０  最大値検出回路
１１  リミッタ
１２  映像信号処理装置
１３  駆動装置
１４  ＣＲＴ
１５  垂直輪郭量制御部
１６  水平輪郭量制御部
１７  レベル判定部
【図１】
2005012640.tif 000003
【図２】
2005012640.tif 000004
【図３】
2005012640.tif 000005
【図４】
2005012640.tif 000006
【図５】
2005012640.tif 000007
【図６】
2005012640.tif 000008
【図７】
2005012640.tif 000009
【図８】
2005012640.tif 000010
【図９】
2005012640.tif 000011
【図１０】
2005012640.tif 000012
【図１１】
2005012640.tif 000013
【図１２】
2005012640.tif 000014
【図１３】
2005012640.tif 000015
【図１４】
2005012640.tif 000016