(57)【要約】【課題】  ＤＣオフセット電圧を校正した後にリンギングノイズが発生しない、ダイレクトコンバージョン方式の無線通信受信回路を提供する。【解決手段】  低域通過フィルタ１４に含まれる第１および第２の抵抗２１、２２は、差動信号を伝搬する２本の信号線上のそれぞれに設けられる。第１のスイッチ２４は、２本の信号線の一方と容量２３の一端に、第２のスイッチ２５は、２本の信号線の他方と容量２３の他端とに、第３のスイッチ２６は、容量２３の両端に接続するように設けられる。ＤＣオフセット電圧を校正していない期間では、第１および第２のスイッチ２４、２５は短絡され、第３のスイッチ２６は開放される。ＤＣオフセット電圧を校正している期間では、第１および第２のスイッチ２４、２５は開放され、第３のスイッチは、その期間中に開放から短絡に切り替えられ、さらに開放に切り替えられる。【選択図】  図１
2005136513.tif 000002
【特許請求の範囲】
【請求項１】
ダイレクトコンバージョン方式の無線通信受信回路であって、
差動入力されたＲＦ信号を増幅する初段増幅回路と、
前記初段増幅回路で増幅されたＲＦ信号に局部発振信号を合成するミキサと、
前記ミキサの後段に接続されたゲインコントロールアンプと、
前記ゲインコントロールアンプの後段に接続された低域通過フィルタと、
前記低域通過フィルタから出力されたベースバンド信号を前記ゲインコントロールアンプの入力にフィードバックすることにより、前記ベースバンド信号のＤＣオフセット電圧を校正するＤＣオフセット電圧校正回路と、
前記ＤＣオフセット電圧校正回路を動作させるか否かを切り替える起動制御回路とを備え、
前記低域通過フィルタは、
差動信号を伝搬する２本の信号線上にそれぞれ設けられた第１および第２の抵抗と、
容量と、
前記２本の信号線の一方と前記容量の一端とに接続された第１のスイッチと、
前記２本の信号線の他方と前記容量の他端とに接続された第２のスイッチと、
前記容量の両端に接続された第３のスイッチとを含み、
前記ＤＣオフセット電圧校正回路は、
前記ベースバンド信号のＤＣオフセット電圧を検出するＤＣオフセット電圧検出回路と、
前記ゲインコントロールアンプの入力信号を補正するＤＣ校正回路と、
前記ＤＣ校正回路と前記第１から第３のスイッチとを制御する制御回路とを含み、
前記制御回路は、ＤＣオフセット電圧を校正していない期間では、前記第１および第２のスイッチを短絡状態に、前記第３のスイッチを開放状態に制御し、ＤＣオフセット電圧を校正している期間では、前記第１および第２のスイッチを開放状態に制御するとともに、当該期間中に、前記第３のスイッチを開放状態から短絡状態に切り替え、さらに開放状態に切り替えることを特徴とする、無線通信受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信受信回路に関し、より特定的には、ダイレクトコンバージョン方式の無線通信受信回路に関する。
【背景技術】
【０００２】
無線通信機器に対する小型化および低コスト化の要求は、ますます高まっており、受信回路の部品点数を削減できる方式として、ダイレクトコンバージョン方式の無線通信受信回路が注目されている。ところが、ダイレクトコンバージョン方式にも、いくつかの欠点がある。このうち特に問題となる欠点の１つとして、出力ベースバンド信号にＤＣオフセット電圧が発生することが挙げられる。ダイレクトコンバージョン方式の受信回路において、出力ベースバンド信号に発生するＤＣオフセット電圧を校正する方法としては、従来から、例えば、特許文献１に記載された方法が知られている（図３および図４を参照）。
【０００３】
図３は、特許文献１に記載された受信回路の構成を示すブロック図である。この受信回路は、低雑音増幅器（Low Noise Amplifier：以下、ＬＮＡと略称する）１１１、ミキサ１１２、低域通過フィルタ１１３、１１６、ゲインコントロールアンプ１１４、１１７、ＤＣオフセット電圧校正回路１１５、１１８、および、デコーダ１１９を備えている。低域通過フィルタ１１６およびＤＣオフセット電圧校正回路１１８は、それぞれ、低域通過フィルタ１１３およびＤＣオフセット電圧校正回路１１５と同じ構成および同じ機能を有する。
【０００４】
図３に示す受信回路に対しては、ＲＦ入力端子１４１から、変調された差動ＲＦ信号が入力され、ローカル入力端子１４２から、差動ＲＦ信号の中心周波数と同じ周波数のローカル信号が入力される。入力された差動ＲＦ信号は、ＬＮＡ１１１で増幅され、増幅された差動ＲＦ信号は、ミキサ１１２の作用により、ベースバンド信号に直接変換される。ミキサ１１２から出力されたベースバンド信号は、低域通過フィルタ１１３、ゲインコントロールアンプ１１４、低域通過フィルタ１１６、および、ゲインコントロールアンプ１１７を通過して、ベースバンド出力端子１４３から出力される。
【０００５】
ＤＣオフセット電圧校正回路１１５は、アナログデジタル変換器１３１、制御回路１３２、および、デジタルアナログ変換器１３３を含んでいる。アナログデジタル変換器１３１は、ゲインコントロールアンプ１１４の出力信号におけるＤＣオフセット電圧（アナログ値）をデジタルデータに変換する。制御回路１３２は、アナログデジタル変換器１３１から出力されたデジタルデータに基づき、ゲインコントロールアンプ１１４の出力信号のＤＣオフセット電圧をゼロとするために、ゲインコントロールアンプ１１４に供給すべきデジタルデータを出力する。デジタルアナログ変換器１３３は、制御回路１３２から出力されたデジタルデータをアナログ信号に変換する。変換後のアナログ信号は、ＤＣオフセット調整用信号として、ゲインコントロールアンプ１１４に供給される。ＤＣオフセット電圧校正回路１１５は、このようにゲインコントロールアンプ１１４の出力をゲインコントロールアンプ１１４の入力にフィードバックすることにより、ゲインコントロールアンプ１１４の出力信号のＤＣオフセット電圧を校正する。
【０００６】
上記のようなＤＣオフセット電圧校正回路１１５を用いた場合、ゲインコントロールアンプ１１４およびＤＣオフセット電圧校正回路１１５からなるフィードバックループには、フィルタが存在しなくなる。したがって、フィルタにおける遅延時間が発生しないので、ＤＣオフセット電圧を高速に校正することができる。なお、ＤＣオフセット電圧校正回路１１８についても、これと同様である。
【０００７】
図４は、低域通過フィルタ１１６の詳細を示す回路図である。低域通過フィルタ１１６は、抵抗１２１、１２２、容量１２３、およびスイッチ１２４、１２５を含んでいる。スイッチ１２４は、抵抗１２１と容量１２３との間に挿入され、スイッチ１２５は、抵抗１２２と容量１２３との間に挿入される。スイッチ１２４、１２５は、ＤＣオフセット電圧を校正していない期間では短絡され、ＤＣオフセット電圧を校正している期間では開放される。これにより、ＤＣオフセット電圧を校正している間は、低域通過フィルタ１１６の時定数が小さくなり、低域通過フィルタ１１６における遅延時間が短縮されるので、ＤＣオフセット電圧の校正をさらに高速化することができる。
【特許文献１】特開２００１−２１１０９８号公報（図２、図１４）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の受信回路には、ＤＣオフセット電圧を校正した後に、スイッチ１２４、１２５を短絡して、低域通過フィルタ１１３、１１６の状態を元に戻したときに、低域通過フィルタ１１３、１１６の出力信号にリンギングノイズが発生し、出力ベースバンド信号が劣化するという問題がある。その理由は、以下のとおりである。
【０００９】
図５は、ＤＣオフセット電圧校正回路１１５がＤＣオフセット電圧を校正するときに、スイッチ制御信号１５１、および、図４に示す各点（点Ｃ１、点Ｘ、点Ｘ’、点Ｙ、点Ｙ’、点Ｚおよび点Ｚ’）の電圧が時間の経過とともに変化する様子を示す図である。
【００１０】
図５に示すように、ＤＣオフセット電圧を校正するときには、まず、スイッチ１２４、１２５が短絡から開放に切り替えられ（これにより、低域通過フィルタ１１６の時定数は小さくなる）、次に、ＤＣオフセット電圧の校正が実行され、その後に、スイッチ１２４、１２５が開放から短絡に切り替えられる（これにより、低域通過フィルタ１１６の時定数は元に戻る）。なお、図５では、スイッチ１２４、１２５が短絡から開放に切り替えられる時刻をｔ１、ＤＣオフセット電圧の校正が実行される時刻をｔ２、スイッチ１２４、１２５が開放から短絡に切り替えられる時刻をｔ３とし、スイッチ１２４、１２５は、スイッチ制御信号１５１がローレベルのときに開放され、ハイレベルのときに短絡されるものとする。
【００１１】
時刻ｔ１でスイッチ１２４、１２５が開放されても、時刻ｔ２でＤＣオフセット電圧の校正が実行されるまでは、点Ｘ、点Ｘ’、点Ｙ、点Ｙ’、点Ｚおよび点Ｚ’の電圧は変化しない。したがって、時刻ｔ２までは、低域通過フィルタ１１６の入力信号にはＤＣオフセット電圧（図５に示すα）が存在し続け、低域通過フィルタ１１６の出力信号にもＤＣオフセット電圧（図５に示すβ）が存在し続け、容量１２３の両端にもこれと同じ電位差が存在し続ける。
【００１２】
時刻ｔ２でＤＣオフセット電圧の校正が実行されると、点Ｘ、点Ｘ’、点Ｚおよび点Ｚ’の電圧は、直ちに、ＤＣオフセット電圧がゼロとなるレベルに変化する。言い換えると、時刻ｔ２以降、低域通過フィルタ１１６の入力信号および出力信号には、ＤＣオフセット電圧が存在しなくなる。一方、時刻ｔ２から時刻ｔ３までの期間、スイッチ１２４、１２５は開放されており、容量１２３は他の回路から電気的に切り離されている。このため、時刻ｔ２から時刻ｔ３までの期間、点Ｙおよび点Ｙ’の電圧は変化しないので、容量１２３の両端には、時刻ｔ２より前と同じ電位差が存在し続ける。
【００１３】
時刻ｔ３でスイッチ１２４、１２５が短絡されると、点Ｙおよび点Ｙ’の電圧は、それぞれ、点Ｚおよび点Ｚ’の電圧に一致するようになる。しかし、スイッチ１２４、１２５が短絡される直前では、低域通過フィルタ１１６の出力信号にＤＣオフセット電圧が存在しないのに、容量１２３の両端には電位差が存在する。このため、スイッチ１２４、１２５が短絡した直後では、低域通過フィルタ１１６の出力信号に、スイッチ１２４、１２５が短絡される直前に容量１２３の両端に存在していた電位差に等しいＤＣオフセット電圧が発生する。このようにして発生したＤＣオフセット電圧は、低域通過フィルタ１１６の時定数に応じた時間をかけて、やがてゼロになる。
【００１４】
このように、上記従来の受信回路では、ＤＣオフセット電圧を校正した後に、低域通過フィルタに含まれるスイッチを短絡して、低域通過フィルタの状態を元に戻したときに、低域通過フィルタの出力信号にリンギングノイズが発生し、出力ベースバンド信号が劣化してしまう。
【００１５】
それ故に、本発明は、上記のようなリンギングノイズが発生しない、ダイレクトコンバージョン方式の無線通信回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の無線通信受信回路は、初段増幅回路と、ミキサと、ミキサの後段に接続されたゲインコントロールアンプと、ゲインコントロールアンプの後段に接続された低域通過フィルタと、ＤＣオフセット電圧校正回路と、ＤＣオフセット電圧校正回路を動作させるか否かを切り替える起動制御回路とを備える。低域通過フィルタは、差動信号を伝搬する２本の信号線上にそれぞれ設けられた第１および第２の抵抗と、容量と、上記２本の信号線の一方と容量の一端とに接続された第１のスイッチと、上記２本の信号線の他方と容量の他端とに接続された第２のスイッチと、容量の両端に接続された第３のスイッチとを含む。ＤＣオフセット電圧校正回路は、低域通過フィルタから出力されたベースバンド信号をゲインコントロールアンプの入力にフィードバックすることにより、ベースバンド信号のＤＣオフセット電圧を校正する。ＤＣオフセット電圧校正回路は、ベースバンド信号のＤＣオフセット電圧を検出するＤＣオフセット電圧検出回路と、ゲインコントロールアンプの入力信号を補正するＤＣ校正回路と、ＤＣ校正回路と第１から第３のスイッチとを制御する制御回路とを含む。制御回路は、ＤＣオフセット電圧を校正していない期間では、第１および第２のスイッチを短絡状態に、第３のスイッチを開放状態に制御し、ＤＣオフセット電圧を校正している期間では、第１および第２のスイッチを開放状態に制御するとともに、当該期間中に、第３のスイッチを開放状態から短絡状態に切り替え、さらに開放状態に切り替える。
【発明の効果】
【００１７】
上記発明によれば、ＤＣオフセット電圧を校正している期間では、第１および第２のスイッチが開放されているので、ＤＣオフセット電圧を高速に校正することができる。また、低域通過フィルタの状態を元に戻す前に、第３のスイッチを用いて容量の両端を短絡することにより、低域通過フィルタの状態を元に戻した時点では、容量の両端の電位差がゼロとなる。これにより、低域通過フィルタの状態を元に戻したときに、低域通過フィルタの出力信号にリンギングノイズが発生することを防止することができる。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明の実施形態に係る無線通信受信回路の構成を示すブロック図である。この受信回路は、ＬＮＡ１１、ミキサ１２、ゲインコントロールアンプ１３、１６、低域通過フィルタ１４、１７、ＤＣオフセット電圧校正回路１５、１８、および、起動制御回路１９を備えている。低域通過フィルタ１７およびＤＣオフセット電圧校正回路１８は、それぞれ、低域通過フィルタ１４およびＤＣオフセット電圧校正回路１５と、同じ構成および同じ機能を有する。
【００１９】
図１に示す受信回路は、入力された差動ＲＦ信号と局部発振信号（以下、ローカル信号という）とを合成し、合成して得られたベースバンド信号をレベル調整して出力する。より詳細には、ＲＦ入力端子４１からは、アンテナ（図示せず）で受信した、変調された差動ＲＦ信号が入力され、ローカル入力端子４２からは、差動ＲＦ信号の中心周波数と同じ周波数のローカル信号が入力される。入力された差動ＲＦ信号は、初段増幅回路として機能するＬＮＡ１１で増幅され、ミキサ１２に入力される。増幅された差動ＲＦ信号は、ミキサ１２においてローカル信号と乗算されることにより、ベースバンド信号に直接変換される。ミキサ１２から出力されたベースバンド信号は、ゲインコントロールアンプ１３、低域通過フィルタ１４、ゲインコントロールアンプ１６、および、低域通過フィルタ１７を通過する。この間に、ベースバンド信号のレベルは、所望のレベルに調整される。レベル調整後のベースバンド信号は、ベースバンド出力端子４３から出力される。ベースバンド信号のレベル調整を行うために、起動制御回路１９は、ＤＣオフセット電圧校正回路１５、１８を動作させるか否かを切り替える。
【００２０】
低域通過フィルタ１４は、第１の抵抗２１、第２の抵抗２２、容量２３、第１のスイッチ２４、第２のスイッチ２５、および、第３のスイッチ２６を含んでいる。第１および第２の抵抗２１、２２は、差動信号を伝搬する２本の信号線上にそれぞれ設けられる。第１のスイッチ２４は、２本の信号線の一方と容量２３の一端とに接続される。第２のスイッチ２５は、２本の信号線の他方と容量２３の他端とに接続される。第３のスイッチ２６は、容量２３の両端に接続される。
【００２１】
第１および第２のスイッチ２４、２５は、いずれも、ＤＣオフセット電圧校正回路１５に含まれる制御回路３２（後述）から出力された第１のスイッチ制御信号５１に従い、接続状態を切り替える。第１のスイッチ制御信号５１がハイレベルであるときには、第１および第２のスイッチ２４、２５は、いずれも短絡される。このとき、容量２３は、低域通過フィルタ１４の出力に接続される。これに対して、第１のスイッチ制御信号５１がローレベルであるときには、第１および第２のスイッチ２４、２５は、いずれも開放される。このとき、容量２３は、低域通過フィルタ１４の出力から切り離される。
【００２２】
第３のスイッチ２６は、制御回路３２から出力された第２のスイッチ制御信号５２に従い、接続状態を切り替える。第２のスイッチ制御信号５２がハイレベルであるときには、第３のスイッチ２６は、短絡される。このとき、容量２３の両端は短絡される。これに対して、第２のスイッチ制御信号５２がローレベルであるときには、第３のスイッチ２６は、開放される。このとき、容量２３の両端は電気的に接続されない。
【００２３】
このように低域通過フィルタ１４は、第１のスイッチ制御信号５１を用いて第１および第２のスイッチ２４、２５を制御することにより、容量２３を低域通過フィルタ１４の出力に接続および開放する機能と、第２のスイッチ制御信号５２を用いて第３のスイッチ２６を制御することにより、容量２３の両端を短絡および開放する機能とを有する。
【００２４】
ＤＣオフセット電圧校正回路１５は、低域通過フィルタ１４の出力をゲインコントロールアンプ１３の入力にフィードバックすることにより、低域通過フィルタ１４の出力信号のＤＣオフセット電圧を校正する。より詳細には、ＤＣオフセット電圧校正回路１５は、ＤＣオフセット電圧検出回路３１、制御回路３２、および、ＤＣ校正回路３３を含んでいる。ＤＣオフセット電圧検出回路３１は、低域通過フィルタ１４の出力信号のＤＣオフセット電圧を検出する。制御回路３２は、ＤＣオフセット電圧検出回路３１で検出されたＤＣオフセット電圧に基づきＤＣ校正回路３３を制御するとともに、低域通過フィルタ１４に含まれる第１〜第３のスイッチ２４〜２６を制御する。ＤＣ校正回路３３は、ゲインコントロールアンプ１３の前段に設けられ、制御回路３２による制御に従って、ゲインコントロールアンプ１３の入力信号を補正する。
【００２５】
制御回路３２は、以下のように、第１〜第３のスイッチ２４〜２６を制御する。すなわち、制御回路３２は、ＤＣオフセット電圧を校正していない期間では、第１のスイッチ制御信号５１をハイレベルに、第２のスイッチ制御信号５２をローレベルに制御することにより、第１および第２のスイッチ２４、２５を短絡させ、第３のスイッチ２６を開放させる。また、制御回路３２は、ＤＣオフセット電圧を校正している期間では、第１のスイッチ制御信号５１をローレベルに制御することにより、第１および第２のスイッチ２４、２５を開放させる。これに加えて、制御回路３２は、ＤＣオフセット電圧を校正している期間中に、第２のスイッチ制御信号５２をローレベルからハイレベル、さらにローレベルに切り替えることにより、第３のスイッチ２６を最初は開放させ、次に短絡させ、さらに開放させる。
【００２６】
ＤＣオフセット電圧を校正している期間内に、第１および第２のスイッチ２４、２５が開放されると、低域通過フィルタ１４のカットオフ周波数が高くなるので、ＤＣオフセット電圧を高速に校正することができる。また、第３のスイッチ２６が短絡されると、容量２３の両端の電位差は、ほどなくゼロとなる。第３のスイッチ２６は、容量２３の両端の電位差がゼロとなった後に開放される。
【００２７】
図２は、ＤＣオフセット電圧校正回路１５がＤＣオフセット電圧を校正するときに、第１および第２のスイッチ制御信号５１、５２、並びに、図１に示す各点（点Ｘ、点Ｘ’、点Ｙ、点Ｙ’、点Ｚおよび点Ｚ’）の電圧が時間の経過とともに変化する様子を示す図である。
【００２８】
図２に示すように、ＤＣオフセット電圧を校正するときには、まず、第１および第２のスイッチ２４、２５が短絡から開放に切り替えられ（これにより、低域通過フィルタ１４の時定数は小さくなる）、次に、ＤＣオフセット電圧の校正が実行され、その後に、第１および第２のスイッチ２４、２５が開放から短絡に切り替えられる（これにより、低域通過フィルタ１４の時定数は元に戻る）。これに加えて、ＤＣオフセット電圧を校正している間に、第３のスイッチ２６は、開放から短絡に切り替えられ、さらに開放に切り替えられる。なお、図２では、第１および第２のスイッチ２４、２５が短絡から開放に切り替えられる時刻をｔ１、ＤＣオフセット電圧の校正が実行される時刻をｔ２、第３のスイッチ２６が開放から短絡に切り替えられる時刻をｔ２１、第３のスイッチ２６が短絡から開放に切り替えられる時刻をｔ２２、第１および第２のスイッチ２４、２５が開放から短絡に切り替えられる時刻をｔ３とする。
【００２９】
時刻ｔ１で第１および第２のスイッチ２４、２５が開放されても、時刻ｔ２でＤＣオフセット電圧の校正が実行されるまでは、点Ｘ、点Ｘ’、点Ｙ、点Ｙ’、点Ｚおよび点Ｚ’の電圧は変化しない。したがって、時刻ｔ２までは、低域通過フィルタ１４の入力信号にはＤＣオフセット電圧（図２に示すα）が存在し続け、低域通過フィルタ１４の出力信号にもＤＣオフセット電圧（図２に示すβ）が存在し続け、容量２３の両端にもこれと同じ電位差が存在し続ける。
【００３０】
時刻ｔ２でＤＣオフセット電圧の校正が実行されると、点Ｘ、点Ｘ’、点Ｚおよび点Ｚ’の電圧は、直ちに、ＤＣオフセット電圧がゼロとなるレベルに変化する。言い換えると、時刻ｔ２以降、低域通過フィルタ１４の入力信号および出力信号には、ＤＣオフセット電圧が存在しなくなる。一方、時刻ｔ２から時刻ｔ２１までの期間、第１および第２のスイッチ２４、２５は開放されており、容量２３は他の回路から電気的に切り離されている。このため、時刻ｔ２から時刻ｔ２１までの期間、点Ｙおよび点Ｙ’の電圧は変化しないので、容量２３の両端には、時刻ｔ２より前と同じ電位差が存在し続ける。
【００３１】
本実施形態に係る無線通信受信回路では、時刻ｔ２１で、第２のスイッチ制御信号５２がハイレベルに変化し、第３のスイッチ２６は短絡される。これにより、容量２３の両端は短絡されるので、容量２３の両端の電位差は、ほどなくゼロとなる。
【００３２】
このように容量２３の両端の電位差がゼロとなった後の時刻ｔ２２で、第２のスイッチ制御信号５２はローレベルに変化し、第３のスイッチ２６は開放される。このとき、容量２３の両端は接続されなくなるが、点Ｙおよび点Ｙ’の電圧は、この時点で既に、それぞれ、点Ｚおよび点Ｚ’の電圧と一致している。
【００３３】
その後、時刻ｔ３で、第１および第２のスイッチ２４、２５が短絡される。この時点では既に、点Ｙおよび点Ｙ’の電圧は、それぞれ、点Ｚおよび点Ｚ’の電圧に一致しているので、時刻ｔ３で第１および第２のスイッチ２４、２５が短絡されても、点Ｚおよび点Ｚ’の電圧は変化しない。したがって、時刻ｔ３以降に、低域通過フィルタ１４の出力信号にリンギングノイズが発生することがない。
【００３４】
なお、第３のスイッチ２６が開放から短絡に切り替わる時刻ｔ２１、および、第３のスイッチ２６が開放から短絡に切り替わる時刻ｔ２２は、第３のスイッチ２６が短絡されている間に容量２３の両端の電位差がゼロになる限り、第１および第２のスイッチ２４、２５が開放されている期間中で、任意に決定してよい。
【００３５】
以上に示すように、本実施形態に係る無線通信受信回路によれば、ＤＣオフセット電圧を校正している期間では、第１および第２のスイッチが開放されているので、ＤＣオフセット電圧を高速に校正することができる。これに加えて、低域通過フィルタの状態を元に戻す前に、第３のスイッチを用いて容量の両端を短絡することにより、低域通過フィルタの状態を元に戻した時点では、容量の両端の電位差がゼロとなる。これにより、低域通過フィルタの状態を元に戻したときに、低域通過フィルタの出力信号にリンギングノイズが発生することを防止することができる。
【産業上の利用可能性】
【００３６】
本発明の無線通信受信回路は、低域通過フィルタの状態を元に戻したときに、低域通過フィルタの出力信号にリンギングノイズが発生しないという特徴を有するので、各種のダイレクトコンバージョン方式の無線通信機器などに利用することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態に係る無線通信受信回路の構成を示すブロック図
【図２】本発明の実施形態に係る無線通信受信回路における各点の電圧変化を示す図
【図３】従来の無線通信受信回路の構成を示すブロック図
【図４】従来の無線通信受信回路に含まれる低域通過フィルタの詳細を示す回路図
【図５】従来の無線通信受信回路における各点の電圧変化を示す図
【符号の説明】
【００３８】
１１…ＬＮＡ
１２…ミキサ
１３、１６…ゲインコントロールアンプ
１４、１７…低域通過フィルタ
１５、１８…ＤＣオフセット電圧校正回路
１９…起動制御回路
２１…第１の抵抗
２２…第２の抵抗
２３…容量
２４…第１のスイッチ
２５…第２のスイッチ
２６…第３のスイッチ
３１…ＤＣオフセット電圧検出回路
３２…制御回路
３３…ＤＣ校正回路
４１…ＲＦ入力端子
４２…ローカル入力端子
４３…ベースバンド出力端子
５１…第１のスイッチ制御信号
５２…第２のスイッチ制御信号
【図１】
2005136513.tif 000003
【図２】
2005136513.tif 000004
【図３】
2005136513.tif 000005
【図４】
2005136513.tif 000006
【図５】
2005136513.tif 000007