(57)【要約】【課題】  高速性の優れたヘテロ接合バイポーラトランジスタの提供。【解決手段】  半絶縁性ＧａＡｓ基板の一面側にそれぞれ所定形状に順次重ねて形成されるサブコレクタ層，コレクタ層，ベース層，エミッタ層（ＩｎＧａＰ層）およびエミッタキャップ層を有するとともに、前記エミッタ層の周縁上にベース電極の内端部分が重なりかつ前記ベース電極はベース電極下の前記エミッタ層の合金処理による合金層によって前記ベース層に電気的に接続される構造のヘテロ接合バイポーラトランジスタを有する半導体装置であって、前記ベース層の縁は前記エミッタ層の縁よりも内側に位置するとともに前記ベース電極は前記ベース層に直接接触しない構造になっている。【選択図】        図１３
2005101636.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一面側にそれぞれ所定形状に順次重ねて形成されるサブコレクタ層，コレクタ層，ベース層，エミッタ層およびエミッタキャップ層を有するとともに、前記エミッタ層の周縁上にベース電極の内端部分が重なりかつ前記ベース電極はベース電極下の前記エミッタ層の合金処理による合金層によって前記ベース層に電気的に接続される構造のヘテロ接合バイポーラトランジスタを有する半導体装置であって、前記ベース層の縁は前記エミッタ層の縁よりも内側に位置するとともに前記ベース電極は前記ベース層に直接接触しない構造になっていることを特徴とする半導体装置。
【請求項２】
前記半導体基板は半絶縁性ＧａＡｓ基板で形成され、前記サブコレクタ層およびコレクタ層はｎ型のＧａＡｓ層で形成され、前記ベース層はｐ型のＧａＡｓ層で形成され、前記エミッタ層はｎ型のＩｎＧａＰ層で形成され、前記エミッタキャップ層はｎ型のＧａＡｓ層で形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項３】
前記ＩｎＧａＰからなるエミッタ層は１５〜３０ｎｍ程度の厚さになっていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記エミッタ電極の表層部分は前記ベース電極を構成する電極層で形成されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記ベース電極は最下層がＰｔとなるＰｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕとなっていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置。
【請求項６】
ＩｎＧａＰエミッタ層の厚さをｔＥ、ベース層厚さをｔＢ、ベース電極の最下層のＰｔの厚さをｔＰｔとしたとき、ｔＰｔ≧２ｔＥ、ｔＢ＞２ｔＰｔの関係を満たす構造になっていることを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置。
【請求項７】
半導体基板の一面にサブコレクタ層，コレクタ層，ベース層，エミッタ層およびエミッタキャップ層となる各半導体層を順次形成した後、前記各半導体層のうち所定の半導体層をエッチングして所定パターンに形成して前記サブコレクタ層，コレクタ層，ベース層，エミッタ層およびエミッタキャップ層を形成するとともに、前記エミッタ層上にエミッタ電極を形成し、前記エミッタ層の周縁上に内端部分が重なるベース電極を形成し、前記コレクタ層上にコレクタ電極を形成し、かつ前記ベース電極の下のエミッタ層を合金処理して合金層を介してベース電極をベース層に電気的に接続させることによってヘテロ接合バイポーラトランジスタを製造する半導体装置の製造方法であって、
前記半導体基板の一面にサブコレクタ層，コレクタ層，ベース層，エミッタ層およびエミッタキャップ層となる各半導体層を順次形成する工程と、
前記エミッタキャップ層となる半導体層上にエミッタ電極を構成する第１電極層を選択的に形成する工程と、
前記第１電極層をエッチング用マスクとして前記エミッタキャップ層となる半導体層をエッチングして周縁が前記エミッタ電極の縁よりも内側になるエミッタキャップ層を形成する工程と、
前記エミッタキャップ層および前記エミッタ電極を構成する第１電極層を覆うようにエッチング用マスクを形成した後前記エミッタ層となる半導体層をエッチングしてエミッタ層を形成する工程と、
前記エッチング用マスクを除去した後前記半導体基板の一面側全域にホトレジストマスクを形成し、さらに電極層を形成するとともに不要部分をリフトオフし、前記エミッタ層の周縁上から前記ベース層となる半導体層上に亘って延在する前記電極層によるベース電極と前記第１電極層と前記第１電極層上に一致して重なる前記電極層で構成される第２電極層とによってエミッタ電極とを形成する工程と、
前記ベース電極の外端部分を露出させかつ前記エミッタ層やエミッタ電極を覆うようにエッチング用マスクを形成するとともに前記ベース電極と前記ベース層が直接接触しないように前記ベース層およびコレクタ層の縁が前記エミッタ層の縁よりも内側に位置するようにアンダーカットエッチングを行う工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
半絶縁性ＧａＡｓ基板からなる半導体基板の一面にｎ型のＧａＡｓ層からなるサブコレクタ層，ｎ型のＧａＡｓ層からなるコレクタ層，ｐ型のＧａＡｓ層からなるベース層，ｎ型のＩｎＧａＰ層からなるエミッタ層，ｎ型のＧａＡｓ層からなるエミッタキャップ層を順次形成するとともに、前記エミッタ層は塩酸をエッチャントとするウエットエッチングによってエッチングし、前記コレクタ層およびサブコレクタ層はリン酸をエッチャントとするウエットエッチングによってエッチングすることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記ベース電極は最下層がＰｔとなるＰｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕで形成することを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
【請求項１０】
請求項１乃至請求項６に記載される半導体装置が組み込まれたことを特徴とする高周波電力増幅装置。
【請求項１１】
請求項１０に記載される高周波電力増幅装置を組み込んでなる無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置，その製造方法，高周波電力増幅装置および無線通信装置に係わり、特に超高速ＩＣ用の素子となるヘテロ接合バイポーラトランジスタに適用して有効な技術に関する。
【背景技術】
【０００２】
高速性能，低消費電力性能が優れた半導体デバイスとしてヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor:ＨＢＴ) が知られている。このようなＨＢＴは、たとえば携帯電話等の移動体通信端末の高周波電力増幅装置（ＲＦパワーアンプモジュール）に組み込まれて使用されている。
【０００３】
ＨＢＴは、半導体基板の一面（主面）上にサブコレクタ層およびコレクタ層を順次積層するとともに、このコレクタ層上に部分的にベース層を形成し、かつ前記ベース層上に部分的にワイドバンドギャップの半導体からなるエミッタ層を形成した構造になっている。
【０００４】
また、エミッタとベース間の少数キャリアの再結合による利得の低下を抑止するためにエミッタ層をＩｎＧａＰ層とした通電劣化が少なく信頼性が高いＩｎＧａＰ／ＧａＡｓＨＢＴが知られている。また、これらのＨＢＴにおいてｐ型となるベース層のドーパントとして、大電流動作でも動き難い炭素（Ｃ）が用いられている（例えば、非特許文献１）。  この非特許文献１には、信頼性向上のためベース層上に薄いエミッタ層を残し、その上にベース電極を形成し、前記薄いエミッタ層を介して（アロイ化）オーミック電極を形成するＨＢＴが開示されている。また、ベース部分のメサエッチングは、前記ベース電極をマスクとする反応性イオンエッチング（ＲＩＥ法）によって、エミッタ層，ベース層およびコレクタ層をエッチングして形成している。
【０００５】
一方、ベース層に接触するベース電極がエミッタ層を構成する最下層の半導体層の端部を被覆して接合破壊を起き難くしたＨＢＴ（エミッタ層がＩｎＧａＰとなるＧａＡｓ系ＨＢＴ）が開示されている（例えば、特許文献１）。この構造では、合金化によらずにベース電極とベース層とのオーミック接触を得る構造になっている。
【０００６】
他方、ベース・コレクタ間容量を低減するために、ベース層をエッチングする際、ウエットエッチングを長引かせてベース電極の下部までサイドエッチングしてベース・コレクタの接合面積を低減させる技術（エミッタをＡｌＧａＡｓとするＧａＡｓ系ＨＢＴ）が開示されている（例えば、特許文献２）。なお、ベース・コレクタ間容量を低減させる同様の技術も知られている（例えば、特許文献３）。
【０００７】
【非特許文献１】International Electron Devices Meeting Digest p.191,1994（High-Reliability InGaP/GaAs HBTs Fabricated Self Aligned Process）
【特許文献１】特開平９−１０２５０２号公報
【特許文献２】特開平９−３６１３１号公報
【特許文献３】特開平８−１９５４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前記文献にも示されているように、ＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴにおいて、高速性を図るためには、ベース・コレクタ接合面積を小さくしてベース・コレクタ間容量を低減させることが重要である。ベース・コレクタ間容量を低減させるため、従来はベース層（またはベース層およびコレクタ層）をエッチングする際、エッチング時間を多くとり、ベース電極の下部にまでサイドエッチングする技術（アンダーカット技術）が採用されている。
【０００９】
一方、本出願人においては、エミッタ層をＩｎＧａＰとするＩｎＧａＰ／ＧａＡｓ系ＨＢＴの開発を推進している。本ＨＢＴにおいてもＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴと同様に高速性が要請されている。
【００１０】
そこで、本発明者はベース・コレクタ間容量を低減させるため、ベース電極の下部側までベース層およびコレクタ層をエッチングしたが、このエッチングにおいて下記のような問題が派生することを知見した。
【００１１】
図１４〜図１９は本発明者が試みた本出願に先立って行った半導体装置の製造方法に係わる図である。図１４に示すように、半絶縁性ＧａＡｓからなる基板（半導体基板）１の一面（主面）上にはエピタキシャル成長によって順次半導体層を形成する。これら半導体層は基板上から上に向かってｎ＋型ＧａＡｓからなるサブコレクタ層２，ｎ型ＧａＡｓからなるコレクタ層３，ｐ＋型ＧａＡｓからなるベース層４，ｎ型ＩｎＧａＰからなるエミッタ層５，ｎ型ＧａＡｓからなるエミッタキャップ層６となる。なお、前記エミッタキャップ層６は複数の層からなる構造でもよい。
【００１２】
つぎに、図１４に示すように、エミッタキャップ層６となる半導体層上にエミッタ電極の下層を構成する第１電極層８ａを形成した後、この第１電極層８ａをエッチング用マスクとしてエッチングを行い、周縁が前記第１電極層８ａの縁よりも内側に位置するエミッタキャップ層６を形成する。前記第１電極層８ａはたとえばＷＳｉからなっている。
【００１３】
つぎに、半導体基板１の主面側全域にホトレジストマスクを形成し、さらに電極層を形成するとともに、前記電極層の不要部分をリフトオフ法により選択的に除去して、図１５に示すように、エミッタキャップ層６上に前記第１電極層８ａと一致して重なる第２電極層８ｂを形成して第１電極層８ａと第２電極層８ｂによってエミッタ電極７を形成するとともに、前記エミッタキャップ層６の周囲にベース電極９を形成する。電極層はエミッタ層５の表面と第１電極層８ａの表面との段差が大きいことからこの段差部分で千切れて分離するとともに、第１電極層８ａの縁がエミッタキャップ層６の縁よりも突出していることからベース電極９とエミッタキャップ層６とは一定の間隔を隔てて位置するようになる。前記電極層はＰｔ，Ｔｉ，Ｍｏ，Ａｕ等を多層に形成した構造になっている。
【００１４】
つぎに、図１６に示すように、絶縁膜からなるマスク（エッチング用マスク）１０を前記エミッタ電極７および外端部分を除くベース電極９を覆うように形成するとともに、塩酸をエッチャントとするウエットエッチングによってＩｎＧａＰエミッタ層５をアンダーカットエッチングする。この結果、ＩｎＧａＰエミッタ層５の縁はベース電極９の縁よりも内側に位置するようになる。
【００１５】
つぎに、図１７に示すように、前記エッチング用マスク１０，ベース電極９，エミッタ層５をエッチング用のマスクとしてベース層４やコレクタ層３となる半導体層をリン酸をエッチャントとするウエットエッチングによってアンダーカットエッチングしてベース層４およびコレクタ層３を形成する。このアンダーカットエッチングによってベース層とコレクタ層との間の接合面積は小さくなり、ベース・コレクタ間容量の低減を図ることができる。
【００１６】
しかし、前記塩酸によるエッチングにおいては、ベース電極の構成材料であるＴｉ，Ｍｏが浸食されて電極の劣化が発生したり、前記Ｔｉ，Ｍｏの浸食に起因して電極上のマスク１０の剥がれが起きてキャップ層６とベース電極９との間のＩｎＧａＰエミッタ層５がエッチングされたりする。これらはいずれも特性の劣化を引き起こす原因になる。
【００１７】
また、図１８に示すように、ベース電極９の周辺ではＩｎＧａＰ層が完全に除去されずＩｎＧａＰエッチング残り（残渣１１）が発生してしまうことがあることが分かった。
【００１８】
また、リン酸によるウエットエッチングでは、図１９に示すように、前記残渣１１が存在する部分は、その残渣１１がマスクとなってベース層がエッチングされず、かつその下のコレクタ層もエッチングされないというベース・コレクタエッチング不良１２が発生することが分かった。この結果、ベース・コレクタ間容量が増大したり、ベース・コレクタ間容量のばらつきが大きくなり、ヘテロ接合バイポーラトランジスタの特性の低下や再現性を低下させることになる。
【００１９】
本発明の目的は、高速特性の高いヘテロ接合バイポーラトランジスタおよびその製造方法を提供することにある。
【００２０】
本発明の他の目的は、ヘテロ接合バイポーラトランジスタのベース・コレクタ接合面積の縮小化のためのエッチングにおいて、ベース電極やエミッタ層の劣化を低減できる技術を提供することにある。
【００２１】
本発明の他の目的は、ヘテロ接合バイポーラトランジスタのベース・コレクタ接合面積の縮小化のためのエッチングを高精度にかつ再現性良く行える技術を提供することにある。
【００２２】
本発明の他の目的は、ＨＢＴを組み込んだ特性の良好な信頼性の高い高周波電力増幅装置を提供することにある。
【００２３】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【００２４】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２５】
（１）半導体基板の一面側にそれぞれ所定形状に順次重ねて形成されるサブコレクタ層，コレクタ層，ベース層，エミッタ層およびエミッタキャップ層を有するとともに、前記エミッタ層の周縁上にベース電極の内端部分が重なりかつ前記ベース電極はベース電極下の前記エミッタ層の合金処理による合金層によって前記ベース層に電気的に接続される構造のヘテロ接合バイポーラトランジスタを有する半導体装置であって、前記エミッタ層は前記ベース層上に選択的に形成され、前記ベース電極は前記エミッタ層の周縁部分から前記ベース層に掛けて延在し、前記合金層は前記ベース層の途中深さにまで延在している。前記ベース層の縁は前記ベース電極の外縁よりも内側に位置している。前記半導体基板は半絶縁性ＧａＡｓ基板で形成され、前記サブコレクタ層およびコレクタ層はｎ型のＧａＡｓ層で形成され、前記ベース層はｐ型のＧａＡｓ層で形成され、前記エミッタ層はｎ型のＩｎＧａＰ層で形成され、前記エミッタキャップ層はｎ型のＧａＡｓ層で形成されている。前記ＩｎＧａＰからなるエミッタ層は１５〜３０ｎｍ程度の厚さになっている。前記エミッタ電極の表層部分は前記ベース電極を構成する電極層で形成されている。前記ベース電極は最下層がＰｔとなるＰｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕとなっている。ＩｎＧａＰエミッタ層の厚さをｔＥ、ベース層厚さをｔＢ、ベース電極の最下層のＰｔの厚さをｔＰｔとしたとき、ｔＰｔ≧２ｔＥ、ｔＢ＞２ｔＰｔの関係を満たす構造になっている。
【００２６】
このような半導体装置は以下の方法によって製造される。
【００２７】
半導体基板の一面にサブコレクタ層，コレクタ層，ベース層，エミッタ層およびエミッタキャップ層となる各半導体層を順次形成した後、前記各半導体層のうち所定の半導体層をエッチングして所定パターンに形成して前記サブコレクタ層，コレクタ層，ベース層，エミッタ層およびエミッタキャップ層を形成するとともに、前記エミッタ層上にエミッタ電極を形成し、前記エミッタ層の周縁上に内端部分が重なるベース電極を形成し、前記コレクタ層上にコレクタ電極を形成し、かつ前記ベース電極の下のエミッタ層を合金処理して合金層を介してベース電極をベース層に電気的に接続させることによってヘテロ接合バイポーラトランジスタを製造する半導体装置の製造方法であって、
前記半導体基板の一面にサブコレクタ層，コレクタ層，ベース層，エミッタ層およびエミッタキャップ層となる各半導体層を順次形成する工程と、
前記エミッタキャップ層となる半導体層上にエミッタ電極を構成する第１電極層を選択的に形成する工程と、
前記第１電極層をエッチング用マスクとして前記エミッタキャップ層となる半導体層をエッチングして周縁が前記エミッタ電極の縁よりも内側になるエミッタキャップ層を形成する工程と、
前記エミッタキャップ層および前記エミッタ電極を構成する第１電極層を覆うようにエッチング用マスクを形成した後前記エミッタ層となる半導体層をエッチングしてエミッタ層を形成する工程と、
前記エッチング用マスクを除去した後前記半導体基板の一面側全域にホトレジストマスクを形成し、さらに電極層を形成するとともに不要部分をリフトオフ法により除去し、前記エミッタ層の周縁上から前記ベース層となる半導体層上に亘って延在する前記電極層によるベース電極と前記第１電極層と前記第１電極層上に一致して重なる前記電極層で構成される第２電極層とによってエミッタ電極とを形成する工程と、
前記ベース電極の外端部分を露出させかつ前記エミッタ層やエミッタ電極を覆うようにエッチング用マスクを形成するとともに前記ベース層およびコレクタ層となる半導体層をアンダーカットエッチングする工程とを有する。
【００２８】
半絶縁性ＧａＡｓ基板からなる半導体基板の一面にｎ型のＧａＡｓ層からなるサブコレクタ層，ｎ型のＧａＡｓ層からなるコレクタ層，ｐ型のＧａＡｓ層からなるベース層，ｎ型のＩｎＧａＰ層からなるエミッタ層，ｎ型のＧａＡｓ層からなるエミッタキャップ層を順次形成するとともに、前記エミッタ層は塩酸をエッチャントとするウエットエッチングによってエッチングし、前記コレクタ層およびサブコレクタ層はリン酸をエッチャントとするウエットエッチングによってエッチングする。前記ＩｎＧａＰからなるエミッタ層は１５〜３０ｎｍ程度の厚さに形成する。前記ベース電極は最下層がＰｔとなるＰｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕで形成する。ＩｎＧａＰエミッタ層の厚さをｔＥ、ベース層厚さをｔＢ、ベース電極の最下層のＰｔの厚さをｔＰｔとしたとき、ｔＰｔ≧２ｔＥ、ｔＢ＞２ｔＰｔの関係を満たすように前記各層を形成する。
【００２９】
（２）前記手段（１）の構成のヘテロ接合バイポーラトランジスタにおいて、前記ベース層の縁が前記エミッタ層の縁よりも内側に位置するように構成するとともに前記ベース電極は前記ベース層に直接接触しない構造になっている。
【００３０】
このような半導体装置は前記手段（１）の半導体装置の製造方法において、ベース層およびコレクタ層をアンダーカットエッチングする際、ベース層の縁が前記エミッタ層の縁よりも内側に位置しかつ前記ベース電極が前記ベース層に直接接触しないようになるまでアンダーカットエッチングを行うものである。
【００３１】
（３）前記手段（１）または手段（２）のヘテロ接合バイポーラトランジスタを組み込んだ高周波電力増幅装置である。
【００３２】
（４）前記手段（３）の高周波電力増幅装置を組み込んだ無線通信装置である。
【発明の効果】
【００３３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００３４】
前記（１）の手段によれば、（ａ）ベース電極を形成する前に塩酸でＩｎＧａＰエミッタ層のエッチングを行うことから、ベース電極を構成するＭｏやＴｉの浸食が起き難くなり電極の劣化が発生し難くなる。なお、その後に行われるリン酸系によるエッチングでは前記ベース電極の浸食は発生しない。
【００３５】
（ｂ）また、ＴｉやＭｏの浸食が起き難くなることから、ベース電極の表面劣化が発生し難くなり、電極上のマスクが剥がれ難くなり、エミッタキャップ層とベース電極との間のＩｎＧａＰエミッタ層がエッチングされ難くなり、ヘテロ接合バイポーラトランジスタの特性の低下を低減できる。
【００３６】
（ｃ）また、ＴｉやＭｏの浸食等によって発生する物質がエッチング効果を低減させることがないため、ＩｎＧａＰエミッタ層はエッチング用マスクに規定されて高精度にエッチングされ、ＩｎＧａＰの残渣の発生が起き難くなる。この結果、リン酸によるベース層およびコレクタ層のアンダーカットエッチング精度も良好になり、設計値通りにベース・コレクタ間容量を形成できるようになる。したがって、高速性に優れたヘテロ接合バイポーラトランジスタを提供することができる。
【００３７】
（ｄ）エッチング時にベース電極の浸食が発生し難くなるとともに、エッチング用マスクの剥離も発生し難くなることから、ＨＢＴ製造プロセスが安定し、歩留りの向上から半導体装置の製造コストの低減も達成できる。
【００３８】
（ｅ）ベース電極はｎ型ＩｎＧａＰエミッタ層の縁部分からベース層に亘って形成され、かつ前記ベース電極下のｎ型ＩｎＧａＰエミッタ層はベース電極を構成する最下層の金属との間で合金処理（アロイ化）が図られていて、ベース電極とベース層はオーミック接続される。また、その合金層（アロイ層）のベース・コレクタ接合面に近接する側の底はベース層中に深さが均一化されて形成していることからアロイ層のコレクタ層との接触はなく、素子のベース・コレクタ間耐圧を高く保つことができる。
【００３９】
（ｆ）前記アロイ化はｎ型ＩｎＧａＰエミッタ層の面方向にも進むため、エミッタキャップ層の真下のベース層部分の真性領域とアロイ層との間の距離がベース電極との距離に比較して短くなり、ベース抵抗ＲＢの低減が図れ、素子（ＨＢＴ）の高速性が図れる。
【００４０】
前記（２）の手段によれば、前記手段（１）の効果に加えて、ベース電極がベース層に直接接触しないようにベース層の縁はさらにエミッタ層の中心側に位置するようになり、ベース・コレクタ間容量の低減化をさらに大きくすることができる。
【００４１】
前記（３）の手段によれば、高速性等特性の良好な信頼性の高い高周波電力増幅装置を提供することができる。
【００４２】
前記（４）の手段によれば、高周波電力増幅装置が高速動作することから、送信情報の大容量化が達成できる。
【発明を実施するための最良の形態】
【００４３】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００４４】
図１乃至図９は本発明の実施例１であるヘテロ接合バイポーラトランジスタ（ＨＢＴ）に係わる図である。
【００４５】
図１はＨＢＴの一部を示す模式的断面図、図２はＨＢＴを有する半導体装置の模式的平面図、図３（ａ）は図２のＡ−Ａ線に沿う断面図、図３（ｂ）は図２のＢ−Ｂ線に沿う断面図である。
本実施例１のヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、図３に示すような構造になっている。
【００４６】
ＨＢＴは、図３に示すように、厚さ８０μｍ程度の基板（半導体基板：半絶縁性ＧａＡｓ基板）１の一面（主面）上に選択的にｎ＋型ＧａＡｓ層で形成されるサブコレクタ層（ｎ＋型ＧａＡｓサブコレクタ層）２が設けられている。サブコレクタ層２の厚さは６００ｎｍ程度になる。
【００４７】
前記サブコレクタ層２の上面中央にはｎ型ＧａＡｓ層で形成されるコレクタ層（ｎ型ＧａＡｓコレクタ層）３が設けられている。このコレクタ層３は８００ｎｍ程度の厚さになる。
【００４８】
前記コレクタ層３の上面にはｐ＋型ＧａＡｓ層で形成されるベース層（ｐ＋型ＧａＡｓベース層）４が重なるように設けられている。コレクタ層３とベース層４は同一のパターンになっている。前記ベース層４はその厚さが５０ｎｍ程度の厚さになる。
【００４９】
前記ベース層４の上にはｎ型ＩｎＧａＰ層で形成されるエミッタ層（ｎ型ＩｎＧａＰエミッタ層）５が設けられている。このエミッタ層５の厚さは１５〜３０ｎｍ程度の厚さ、たとえば３０ｎｍ程度の厚さになる。
【００５０】
エミッタ層５の周囲にはベース層４の縁部分が露出するようになっている。そして、エミッタ層５の縁部分からベース層４の縁部分にはベース電極９の内端部分が重なるように設けられている。
【００５１】
また、前記エミッタ層５の上面にはエミッタキャップ層６が形成されている。このエミッタキャップ層６はｎ型ＧａＡｓ層やｎ型ＧａＡｓ層とＩｎＧａＡｓ層（上層）等による多層半導体層であってもよい。たとえば、本実施例１では、特に図示はしないが、下層がｎ型ＧａＡｓ層となり、上層がｎ型ＩｎＧａＡｓ層となる２層構造になっている。さらに下層のｎ型ＧａＡｓ層を低濃度と高濃度の２層構造とし低濃度ｎ型ＧａＡｓ層を素子の熱暴走を防ぐバラスト抵抗として用いてもよい。２層構造のエミッタキャップ層６はその厚さが３００ｎｍ程度の厚さになる。
【００５２】
前記エミッタキャップ層６の上面にはエミッタ電極７が形成されている。このエミッタ電極７は下層が第１電極層８ａとなり、上層が第２電極層８ｂとなっている。
【００５３】
エミッタキャップ層６は、エミッタキャップ層６上に選択的に設けられた第１電極層８ａをマスクとするウエットエッチングによるサイドエッチングによって形成されるため、エミッタキャップ層６の縁が第１電極層８ａの縁よりも内側に位置するように形成される。この引っ込み長さａ（図１参照）は、たとえば０．２μｍ程度になる。
【００５４】
また、第２電極層８ｂおよびベース電極９は、半絶縁性ＧａＡｓ基板１の主面側にリフトオフ法によって形成された電極層である。すなわち、電極層はエミッタ層５の表面と第１電極層８ａの表面との段差が大きいことから、この段差部分で電極層は千切れ、第１電極層８ａ上に一致残留した電極層は第２電極層８ｂを構成する。また、千切れて落ちた電極層はエミッタ層５の縁部分からベース層４上に亘って延在する。また、不要な電極層はその後のリフトオフによってパターニングされ、図３に示すようなベース電極９になる。
【００５５】
また、第１電極層８ａの縁がエミッタキャップ層６の縁よりも突出していることからベース電極９とエミッタキャップ層６とは一定の間隔を隔てて位置するようになる。この間隔は前記引っ込み長さａと同程度になる。
【００５６】
前記第１電極層８ａおよびベース電極９は厚さ３００ｎｍのＷＳｉで形成され、第２電極層８ｂは最下層がＰｔとなるＰｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕによって形成される。第２電極層８ｂはその厚さが全体で３００ｎｍ程度になる。
【００５７】
第２電極層８ｂの各層の厚さの１例を挙げるならば、Ｐｔ（１５〜３０ｎｍ）／Ｔｉ（１〜３０ｎｍ）／Ｍｏ（１０〜５０ｎｍ）／Ｔｉ（３０〜６０ｎｍ）／Ｐｔ（３０〜６０ｎｍ）／Ａｕ（１００〜２００ｎｍ）となる。
【００５８】
また、本実施例１のＨＢＴは、その製造の途中において熱処理され、前記第２電極層８ｂの最下層のＰｔとｎ型ＩｎＧａＰエミッタ層５との合金処理（アロイ化）が図られる。アロイ化はｎ型ＩｎＧａＰエミッタ層５の全深さに亘って行われ、ｎ型ＩｎＧａＰエミッタ層５の下層のベース層４の表層部分にまで合金層（アロイ層）２１が広がる（図１参照）。
【００５９】
このアロイ層２１のベース・コレクタ接合面に近い底はベース層中に一定深さになることから、コレクタ層との接触はなく耐圧を高く保つことができる。
【００６０】
また、アロイ化はｎ型ＩｎＧａＰエミッタ層５の面方向にも進むため、エミッタキャップ層６の真下の真性領域とアロイ層２１との間の距離が短くなり、ベース抵抗ＲＢの低減が図れ、素子（ＨＢＴ）の高速性が図れる（図１参照）。
また、コレクタ層３から外れたサブコレクタ層２上にはコレクタ電極１３が設けられている。
【００６１】
前記第２電極層８ｂおよびベース電極９は最下層がＰｔとなるＰｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕとなっているが、最下層のＰｔとｎ型ＩｎＧａＰエミッタ層５およびｐ＋型ＧａＡｓベース層４の相互の厚さの関係はつぎのようになっている。すなわち、ＩｎＧａＰエミッタ層の厚さをｔＥ、ベース層厚さをｔＢ、ベース電極の最下層のＰｔの厚さをｔＰｔとしたとき、ｔＰｔ≧２ｔＥ、ｔＢ＞２ｔＰｔの関係を満たす構造になっている。この結果、アロイ層２１はエミッタ層５を貫通してベース層４との間でオーミック接合が可能になるとともに、アロイ層２１はベース層４内に留まり、コレクタ層３とは電気的に接触しなくなる。
【００６２】
第２電極層８ｂおよびベース電極９を構成する電極材料は最下層がＰｔとなるが前記Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔは、熱処理時その上の層を構成する金属が下の層に拡散するのを防止する役割を果たしている。したがって、アロイ処理時、ｎ型ＩｎＧａＰエミッタ層５やｐ＋型ＧａＡｓベース層４へのＴｉ，Ｍｏ，Ａｕの拡散を低減でき、素子特性を劣化させなくなる。
【００６３】
一方、半絶縁性ＧａＡｓ基板１の主面側は厚い絶縁膜１４で覆われている。この絶縁膜１４は、たとえば絶縁性のポリイミド樹脂で形成され、ポリイミド樹脂の塗布，硬化処理、その後のバックエッチ処理による平坦化、さらにはコンタクト孔形成が行われる。そして、コンタクト孔部分や露出したエミッタ電極７部分は、導電性材料（たとえばＡｕ）によって配線１５が設けられている。
【００６４】
図２は各配線１５と外部電極端子のレイアウトを示すＨＢＴが形成された半導体装置、すなわち半導体素子（半導体チップ）１６の模式的平面図である。
【００６５】
半導体チップ１６の中央の二点鎖線で示す部分がエミッタ電極７に接続される配線１５（エミッタ配線１５Ｅ）であり、その内側の実線で示す矩形枠部分が外部電極端子となるエミッタ用電極パッドＢＰＥである。
【００６６】
前記エミッタ配線１５Ｅを囲むように形成された実線で示される大きな矩形枠部分がベース電極９であり、これに交わるように二点鎖線で示された部分が配線１５（ベース配線１５Ｂ）であり、その内側の実線で示す矩形枠部分が外部電極端子となるベース用電極パッドＢＰＢである。
【００６７】
前記ベース配線１５Ｂの上部を取り囲むように延在する実線で示す逆コの字状のパターン部分がコレクタ電極１３であり、これに交わるように二点鎖線で示された部分が配線１５（コレクタ配線１５Ｃ）であり、その中央部分に位置する実線で示す矩形枠部分が外部電極端子となるコレクタ用電極パッドＢＰＣである。
【００６８】
つぎに、本実施例１によるＨＢＴを有する半導体装置の製造方法について説明する。図４乃至図９は本実施例１のＨＢＴの製造方法を示す各工程での半導体基板の模式的断面図である。なお、断面の方向は図２におけるＡ−Ａ線に沿う方向である。
【００６９】
図４に示すように、６００μｍ程度の厚さの半絶縁性ＧａＡｓ基板１の主面にＭＯＣＶＤ法やＭＢＥ法によって各半導体層、すなわちｎ＋型ＧａＡｓからなるサブコレクタ層２〔不純物（Ｓｉ）濃度が５×１０１８ｃｍ−３程度で厚さ６００ｎｍ程度〕，ｎ型ＧａＡｓからなるコレクタ層３〔不純物（Ｓｉ）濃度が１０１６ｃｍ−３程度で厚さ８００ｎｍ程度〕，ｐ＋型ＧａＡｓからなるベース層４〔不純物（Ｃ）濃度が４×１０１９〜１×１０２０ｃｍ−３程度で厚さ５０ｎｍ程度〕，ｎ型ＩｎＧａＰからなるエミッタ層５〔不純物（Ｓｉ）濃度が３×１０１７ｃｍ−３で厚さ３０ｎｍ程度〕，ｎ型ＧａＡｓからなるエミッタキャップ層６〔厚さは３００ｎｍ程度〕を順次形成する。
【００７０】
本実施例１は特に図示はしないがエミッタキャップ層６は下層のｎ型ＧａＡｓ層と上層のｎ型ＩｎＧａＡｓ層で形成する。さらに、下層のｎ型ＧａＡｓ層は低濃度層と高濃度層の２層構造になっている。
【００７１】
つぎに、図５に示すように、エミッタキャップ層６となる半導体層上にエミッタ電極の下層を構成する第１電極層８ａを、常用の電極層形成，ホトエッチング技術等の方法で形成した後、この第１電極層８ａをエッチング用マスクとしてエッチングを行い、周縁が前記第１電極層８ａの縁よりも内側に引っ込んだ（引っ込み長さａ）エミッタキャップ層６を形成する。引っ込み長さａは、たとえば０．２μｍ程度である。前記第１電極層８ａはたとえば３００ｎｍ程度の厚さのＷＳｉで形成される。
【００７２】
つぎに、図６に示すように、前記エミッタキャップ層６および第１電極層８ａを覆うようにＩｎＧａＰエミッタ層５上に絶縁膜からなるエッチング用マスク３０を形成するとともに、このエッチング用マスク３０を用いて塩酸によるウエットエッチングを行いｎ型ＩｎＧａＰエミッタ層５をエッチングし、ｐ＋型ＧａＡｓベース層４の表面を露出させる。本実施例１では、ベース電極がまだ形成されていないことから、ベース電極材料であるＴｉやＭｏの浸食が起きず、従って浸食によって発生する物質によってエッチングが妨げられることがなく、エッチング用マスク３０に規定されて高精度なエッチングが可能になる。したがって、図１８に示すような残渣の発生も起き難くなる。前記エッチング用マスク３０は、たとえば厚さ２００ｎｍ程度の厚さのＳｉＯ２膜で形成される。また、エッチング用マスク３０の中心にエミッタキャップ層６や第１電極層８ａが位置する。
【００７３】
つぎに、前記エッチング用マスク３０を除去した後、半絶縁性ＧａＡｓ基板１の主面側全域にホトレジストマスクを形成してから電極層を形成するとともに、前記電極層を所定のパターンにリフトオフする。電極層は、エミッタ層５の表面と第１電極層８ａの表面との段差が大きいことからこの段差部分で千切れて分離する結果、第１電極層８ａ上に載るものと、エミッタ層５およびベース層４上に亘って載るものとなる。そして、エミッタ層５およびベース層４上に延在する電極層がパターニングされる。この結果、図７に示すように、第１電極層８ａ上に一致して重なる第２電極層８ｂは、第１電極層８ａとともにエミッタ電極７を構成し、エミッタ層５およびベース層４上に重なる電極層はベース電極９を構成する。
【００７４】
第１電極層８ａの縁がエミッタキャップ層６の縁よりも突出することから、ベース電極９とエミッタキャップ層６とは一定の間隔を隔てて位置するようになる。この間隔は前記引っ込み長さａ程度となる。
【００７５】
前記電極層は、前述のように最下層がＰｔで形成されるＰｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕによって形成される。
【００７６】
図７に示すエミッタ電極７の幅は１．０μｍ程度であり、両側のベース電極９の長さはそれぞれ１．０μｍ程度である。したがって、ベース電極９の外端から外端までの長さは３．０μｍ程度となる。
【００７７】
つぎに、この半導体基板１を熱処理し、ベース電極９の下のＩｎＧａＰエミッタ層５をその全深さに亘ってアロイ化する。たとえば、熱処理は、窒素雰囲気中、３５０℃程度の温度で３０分程度行われる。この結果、図１に示すように、ベース電極９の真下部分のＩｎＧａＰエミッタ層５は完全にアロイ層２１に変わるとともに、その下のベース層４の表層部分もアロイ層２１になる。また、ベース電極９が直接接触するベース層４の表層部分もアロイ層２１となる。しかし、アロイ層２１はコレクタ層３にまで到達あるいは電気的に支障を来す距離までは到達しないように、前記アロイ化の条件や各層の厚さが設定されている。
【００７８】
すなわち、前記第２電極層８ｂおよびベース電極９は最下層がＰｔとなるＰｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕとなっているが、最下層のＰｔとｎ型ＩｎＧａＰエミッタ層５およびｐ＋型ＧａＡｓベース層４の相互の厚さの関係はつぎのようになっている。すなわち、ＩｎＧａＰエミッタ層の厚さをｔＥ、ベース層厚さをｔＢ、ベース電極の最下層のＰｔの厚さをｔＰｔとしたとき、ｔＰｔ≧２ｔＥ、ｔＢ＞２ｔＰｔの関係を満たす構造になっている。この結果、アロイ層２１はエミッタ層５を貫通してベース層４との間でオーミック接合が可能になるとともに、アロイ層２１はベース層４内に留まり、コレクタ層３とは電気的に接触しなくなる。
【００７９】
また、前記アロイ層２１のベース・コレクタ接合面に近い底は、前述のような熱処理条件の選択によって一定深さになることから、素子のベース・コレクタ間耐圧を高く保つことができる。
【００８０】
また、アロイ化はｎ型ＩｎＧａＰエミッタ層５の面方向にも進むため、エミッタキャップ層６の真下の真性領域とアロイ層２１との間の距離が短くなり、ベース抵抗ＲＢの低減が図れ、素子（ＨＢＴ）の高速性が図れる。
【００８１】
ベース抵抗ＲＢの低減は、後述する数式で示されるように最大有能電力（ＧＡｍａｘ）や最大発振周波数（ｆｍａｘ）の増大を図ることになる。
【００８２】
つぎに、図８に示すように、前記ベース電極９の外端を、たとえば０．５μｍ程度突出するようにエッチング用マスク３１を形成し、リン酸を用いたウエットエッチングによってｐ＋型ＧａＡｓベース層４およびｎ型ＧａＡｓコレクタ層３をエッチングする。ベース層４およびコレクタ層３は略同一パターンになる。このエッチング用マスク３１も前記エッチング用マスク３０と同様に厚さ２００ｎｍ程度の厚さのＳｉＯ２膜で形成される。
【００８３】
このエッチングによって、コレクタ層３およびベース層４はその縁がベース電極９の外端よりも内側に位置するアンダーカット構造になり、ベース・コレクタ接合面積の縮小によってベース・コレクタ間容量の低減が図れる。
【００８４】
ＨＢＴの性能指標は、最大有能電力（ＧＡｍａｘ：ある周波数ｆで得られる最大の電力）、電流利得遮断周波数（ｆＴ：電流利得が１となる周波数）、最大発振周波数（ｆｍａｘ：ＧＡｍａｘが１となる周波数）で表される。これらは次式で与えられる。
【００８５】
【数１】
2005101636.tif 000003
【００８６】
ここで、ＲＢはベース抵抗、ＣＢＣはベース・コレクタ間容量である。
【００８７】
【数２】
2005101636.tif 000004
【００８８】
ここで、τＥはエミッタ容量充電時間、τＢはベース走行時間、τＣはコレクタ容量充電時間、τＸはコレクタ空乏層走行時間である。
【００８９】
[数３]
ｆｍａｘ＝〔ｆＴ／（８πＲＢＣＢＣ）〕１／２
数３よりｆｍａｘが高いほどより高周波で使うことができる。
【００９０】
ｆＴ  はベース層，コレクタ層の構造やベース・コレクタ接合長によって変化するので、一概には言えないが、本実施例１によればアンダーカットによってベース・コレクタ接合面積を２／３程度縮小（シュリンク）できるので、ベース・コレクタ間容量を２／３程度には減少させることができる。
【００９１】
したがって、本実施例１では従来に比較して容量を２／３にすることができるので、前記数３からｆｍａｘを約１．２倍にすることができる。また、アンダーカット量をさらに増大させることによってｆｍａｘをさらに大きくすることができる。
【００９２】
つぎに、図９に示すように、図示はしないエッチング用マスクを形成した後、半絶縁性ＧａＡｓ基板１上のサブコレクタ層２の周囲をエッチングして素子分離（アイソレーション）を図るとともに、サブコレクタ層２上にコレクタ電極１３を形成する。
【００９３】
つぎに、半絶縁性ＧａＡｓ基板１の主面側を、たとえば絶縁性のポリイミド樹脂からなる絶縁膜１４で覆うとともに、この絶縁膜１４を硬化させ、かつバックエッチ処理による平坦化を行い、さらにコンタクト孔形成後、コンタクト孔部分や露出したエミッタ電極７部分を含む部分に、導電性材料（たとえばＡｕ）によって配線１５を設ける（図３参照）。
【００９４】
配線１５パターンは図２に示すように形成する。この部分の説明は先に説明してあるので省略する。
【００９５】
つぎに、半絶縁性ＧａＡｓ基板１の裏面をエッチングして、たとえば、半絶縁性ＧａＡｓ基板１の厚さを８０μｍ程度にした後、半絶縁性ＧａＡｓ基板１を分断して図２および図３に示すような半導体装置、すなわち半導体チップ１６を形成する。
【００９６】
図１０は本実施例１のＨＢＴを複数従属接続した高周波電力増幅装置（送信電力増幅器）を示す斜視図である。
【００９７】
本実施例１の高周波電力増幅装置４０は、図１０の斜視図に示すように、外観的には偏平な矩形体構造になっている。高周波電力増幅装置４０は、板状の配線基板４１と、この配線基板４１の一面側（主面側）に重ねて取り付けられたキャップ４２とによって偏平矩形体構造のパッケージ４３が構成された構造になっている。前記キャップ４２は電磁シールド効果の役割を果たす金属製になっている。
【００９８】
前記パッケージ４３からは電気的に独立した外部電極端子（電極端子）が突出している。すなわち、この例では、配線基板４１の側面から下面に亘って表面実装用の外部電極端子が設けられている。この外部電極端子は配線基板４１の表面に形成された配線とこの配線の表面に形成されたＰｂＳｎハンダ等により形成されている。
【００９９】
外部電極端子は、図１０に示すように、パッケージ４３の一縁では左から右に向かって入力端子（Ｐin），グランド端子（ＧＮＤ），制御端子（Ｖapc）となり、パッケージ４３の他縁では左から右に向かって出力端子（Ｐout ），ＧＮＤ，電源端子（Ｖcc）となっている。
【０１００】
高周波電力増幅装置４０は、図１１の等価回路に示すように、本実施例１によるヘテロ接合バイポーラトランジスタを複数順次従属接続した多段構成の増幅器を構成している。図示はしないが前記配線基板４１は多層構造の配線基板となり、配線基板４１の一面側（内面側）にはそれぞれヘテロ接合バイポーラトランジスタが形成された半導体チップ１６や、コンデンサや抵抗等が固定されている。図１１の等価回路において、各部には整合用または電位調整等の目的で、コンデンサ（Ｃ１〜Ｃ１０）、バイパスコンデンサ（ＣＢ）、抵抗（Ｒ１〜Ｒ４）が組み込まれている。また、Ｑ１，Ｑ２はヘテロ接合バイポーラトランジスタであり、白抜き枠はマイクロストリップラインを示すものである。
【０１０１】
本実施例１の高周波電力増幅装置４０は、たとえば、送信周波数が８００ＭＨｚ〜２ＧＨｚ用で電源電圧が２．７〜４．２Ｖ，出力が２８〜３２ｄＢｍ，効率が５５〜６０％である。
【０１０２】
図１２は本実施例１のＨＢＴが組み込まれた無線通信装置のシステム構成を示すブロック図である。具体的には、図１２は携帯電話機のシステム構成を示すものである。この携帯電話機に組み込まれる高周波電力増幅装置は、本実施例１のＨＢＴが組み込まれた前述の高周波電力増幅装置４０である。
【０１０３】
携帯電話機は、受話器５１および送話器５２を有する送受話器５０と、前記受話器５１に順次接続される受信信号処理部６１，復調器６２および前記送話器５２に順次接続される送信信号処理部６３，変調器６４を有するベースバンド部６０と、前記ベースバンド部６０に接続されるＲＦブロック部７０と、前記ＲＦブロック部７０に接続されるアンテナ８０と、前記ベースバンド部６０およびＲＦブロック部７０に接続され制御回路９１および表示キー９２を有する制御部９０とを有している。
【０１０４】
ＲＦブロック部７０にはアンテナスイッチ７１が設けられている。このアンテナスイッチ７１は、ＩＦ増幅器７２，受信ミキサ７３，高周波増幅器７４で構成される受信部７５の高周波増幅器７４と、送信ミキサ７６，送信電力増幅器（高周波電力増幅装置）７７で構成される送信部７８の送信電力増幅器７７と、前記アンテナ８０に接続されている。
また、受信ミキサ７３および送信ミキサ７６は周波数シンセサイザ７９に接続されている。
【０１０５】
送信系では、送話器５２に向かって話された音声（音響信号）は、送話器５２で電気信号に変換されるとともに、送信信号処理部６３で送信信号に変換され、かつ変調器６４でアナログからデジタルに変換される。その後、送信信号は送信部７８の送信ミキサ７６で周波数シンセサイザ７９により目的の周波数に変換され、さらに本実施例１の高周波電力増幅装置（送信電力増幅器）７７で増幅され、アンテナスイッチ７１の切り換えによってアンテナ８０から電波として送信される。
【０１０６】
受信系では、アンテナ８０によって捕捉された受信信号はアンテナスイッチ７１の切り換えによって受信部７５の高周波増幅器７４で増幅されるとともに、受信ミキサ７３で周波数シンセサイザ７９により目的の周波数に変換される。その後受信信号はＩＦ増幅器７２によって増幅されるとともに、ベースバンド部６０の復調器６２でデジタル信号からアナログ信号に変換され、かつ受信信号処理部６１で信号処理され、送話器５２で音響信号に変換される。
【０１０７】
本実施例１の携帯電話機では、高周波電力増幅装置７７が高速化されることから、送信  本実施例１によれば、以下の効果を有する。
【０１０８】
（１）ベース電極９を形成する前に塩酸でＩｎＧａＰエミッタ層５のエッチングを行うことから、ベース電極９を構成するＭｏやＴｉの浸食が起き難くなり電極の劣化が発生し難くなる。なお、その後に行われるリン酸系によるエッチングでは前記ベース電極９の浸食は発生しない。
【０１０９】
（２）また、ＴｉやＭｏの浸食が起き難くなることから、ベース電極９の表面劣化が発生し難くなり、電極上のマスクが剥がれ難くなり、エミッタキャップ層とベース電極９との間のＩｎＧａＰエミッタ層５がエッチングされ難くなり、ヘテロ接合バイポーラトランジスタの特性の低下を低減できる。
【０１１０】
（３）また、ＴｉやＭｏの浸食等によって発生する物質がエッチング効果を低減させることがないため、ＩｎＧａＰエミッタ層５はエッチング用マスクに規定されて高精度にエッチングされ、ＩｎＧａＰの残渣の発生が起き難くなる。この結果、リン酸によるベース層４およびコレクタ層３のアンダーカットエッチング精度も良好になり、設計値通りにベース・コレクタ間容量を形成できるようになる。したがって、高速性に優れたヘテロ接合バイポーラトランジスタを提供することができる。
【０１１１】
（４）エッチング時にベース電極９の浸食が発生し難くなるとともに、エッチング用マスクの剥離も発生し難くなることから、ＨＢＴ製造プロセスが安定し、歩留りの向上から半導体装置（ヘテロ接合バイポーラトランジスタ）の製造コストの低減も達成できる。
【０１１２】
（５）ベース電極９はｎ型ＩｎＧａＰエミッタ層５の縁部分からベース層４に亘って形成され、かつ前記ベース電極下のｎ型ＩｎＧａＰエミッタ層５はベース電極９を構成する最下層の金属との間で合金処理（アロイ化）が図られていて、その合金層（アロイ層）のベース・コレクタ接合面に近接する側の底の深さが均一化されていることから耐圧が高くなる。
【０１１３】
（６）前記アロイ化はｎ型ＩｎＧａＰエミッタ層５の面方向にも進むため、エミッタキャップ層６の真下のベース層部分の真性領域とアロイ層２１との間の距離がベース電極９との距離に比較して短くなり、ベース抵抗ＲＢの低減が図れ、素子（ＨＢＴ）の高速性が図れる。
【０１１４】
（７）本実施例１のヘテロ接合バイポーラトランジスタを組み込んだ高周波電力増幅装置４０は高速性等特性の良好な信頼性の高い高周波電力増幅装置となる。
【０１１５】
（８）本実施例１の高周波電力増幅装置４０を組み込んだ携帯電話機は、高周波電力増幅装置４０が高速動作することから、送信情報の大容量化が達成できる。
【実施例２】
【０１１６】
図１３は本発明の実施例２であるＨＢＴの要部を示す模式的断面図である。
本実施例２のヘテロ接合バイポーラトランジスタは、図１３に示すように、前記実施例１のヘテロ接合バイポーラトランジスタにおいて、その製造時、ベース電極９がベース層４に直接接触しないように、コレクタ層３およびベース層４をウエットエッチングする時間をさらに長くする。この結果、ベース層４の縁はさらにエミッタ層５の中心側に位置するようになり、ベース・コレクタ接合面積は前記実施例１の場合に比較してさらに小さくなり、ベース・コレクタ間容量もさらに低減されることになる。
したがって、ヘテロ接合バイポーラトランジスタの高速化をさらに増大させることができる。
【０１１７】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、たとえば、前記実施例では、半導体チップ内にＨＢＴのみを形成した例について説明したが、他の構造のトランジスタ等の能動素子や受動部品をモノリシックに形成してＩＣ（集積回路装置）化してよいことは勿論である。
【０１１８】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である無線通信装置に適用した場合について説明したが、それに限定されるものではなく、たとえば、ＩｎＧａＰ／ＧａＡｓヘテロ接合構造を用いた光デバイスやＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタを用いた光伝送装置等にも適用できる。
本発明は少なくともヘテロ接合構造の半導体デバイスには適用できる。
【０１１９】
本発明によれば、ＩｎＧａＰ層をエミッタ層とし、ベース電極をＩｎＧａＰエミッタ層のアロイ化によってベース層に電気的に接続するＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタにおいて、ＩｎＧａＰエミッタ層をエッチングする作業はベース電極を形成する前に行うことから、ベース電極のエッチング時の浸食が起きなくなり、ベース電極の表面劣化やベース電極とエミッタキャップ層との間のＩｎＧａＰエミッタ層の劣化が発生しなくなり、ヘテロ接合バイポーラトランジスタの特性の低下を低減できる。
【０１２０】
また、ベース電極下のベース層やコレクタ層のアンダーカットを行うことから、ベース・コレクタ接合面積の低減が達成でき、ベース・コレクタ間容量の低減が達成できる。これによりヘテロ接合バイポーラトランジスタの高速性を達成することができる。
【０１２１】
また、ベース電極とベース層を接触させない程度にアンダーカットを大きくすることにより、さらにベース・コレクタ間容量を低減させることができる。
【０１２２】
さらに、ベース電極の最下層のＰｔとＩｎＧａＰエミッタ層とのアロイ化を図るため、アロイ層の発生によってエミッタキャップ層の真下のベース層部分からなる真性領域とアロイ層との間隔が短くなり、ベース抵抗ＲＢの低減が図れヘテロ接合バイポーラトランジスタの高速性が図れる。
【図面の簡単な説明】
【０１２３】
【図１】本発明の実施例１であるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の一部を示す模式的断面図である。
【図２】本実施例１のＨＢＴを有する半導体装置の模式的平面図である。
【図３】図３（ａ）は図２のＡ−Ａ線に沿う断面図である。図３（ｂ）は図２のＢ−Ｂ線に沿う断面図である。
【図４】本実施例１のＨＢＴの製造において半導体基板の主面にコレクタ層，ベース層，エミッタ層等になる半導体層を順次形成した状態を示す模式的断面図である。
【図５】本実施例１のＨＢＴの製造においてエミッタ電極とエミッタキャップ層を形成した半導体基板の模式的断面図である。
【図６】本実施例１のＨＢＴの製造において塩酸によるエッチングによってエミッタ層を形成した半導体基板の模式的断面図である。
【図７】本実施例１のＨＢＴの製造においてベース電極を形成した半導体基板の模式的断面図である。
【図８】本実施例１のＨＢＴの製造においてリン酸によるエッチングによってアンダーカット構造のベースメサを形成した半導体基板の模式的断面図である。
【図９】本実施例１のＨＢＴの製造においてコレクタ電極が形成された半導体基板の模式的断面図である。
【図１０】本実施例１のＨＢＴが組み込まれた高周波電力増幅装置を示す斜視図である。
【図１１】本実施例１の高周波電力増幅装置の等価回路図である。
【図１２】本実施例１のＨＢＴが組み込まれた送信電力増幅器が組み込まれた携帯電話機のシステム構成を示すブロック図である。
【図１３】本発明の実施例２であるＨＢＴの要部を示す模式的断面図である。
【図１４】本発明者が試みたＨＢＴの製造におけるエミッタ電極とエミッタキャップ層を形成した半導体基板の模式的断面図である。
【図１５】本発明者が試みたＨＢＴの製造におけるベース電極を形成した半導体基板の模式的断面図である。
【図１６】本発明者が試みたＨＢＴの製造におけるエミッタ層をエッチングした半導体基板の模式的断面図である。
【図１７】本発明者が試みたＨＢＴの製造におけるベース層とコレクタ層をアンダーカットエッチングした半導体基板の模式的断面図である。
【図１８】本発明者が試みたＨＢＴの製造におけるＩｎＧａＰエミッタ層のウエットエッチングでの不良現象を示す模式図である。
【図１９】本発明者が試みたＨＢＴの製造におけるベース層およびコレクタ層のアンダーカットウエットエッチングでの不良現象を示す模式図である。
【符号の説明】
【０１２４】
１…基板（半導体基板：半絶縁性ＧａＡｓ基板）、２…サブコレクタ層（ｎ＋型ＧａＡｓサブコレクタ層）、３…コレクタ層（ｎ型ＧａＡｓコレクタ層）、４…ベース層（ｐ＋型ＧａＡｓベース層）、５…エミッタ層（ｎ型ＩｎＧａＰエミッタ層）、６…エミッタキャップ層、７…エミッタ電極、８ａ…第１電極層、８ｂ…第２電極層、９…ベース電極、１０…エッチング用マスク、１１…残渣、１２…ベース・コレクタエッチング不良、１３…コレクタ電極、１４…絶縁膜、１５…配線、１６…半導体チップ、２１…合金層（アロイ層）、３０，３１…エッチング用マスク、４０…高周波電力増幅装置（送信電力増幅器）、４１…配線基板、４２…キャップ、４３…パッケージ、５０…送受話器、５１…受話器、５２…送話器、６０…ベースバンド部、６１…受信信号処理部、６２…復調器、６３…送信信号処理部、６４…変調器、７０…ＲＦブロック部、７１…アンテナスイッチ、７２…ＩＦ増幅器、７３…受信ミキサ、７４…高周波増幅器、７５…受信部、７６…送信ミキサ、７７…高周波電力増幅装置（送信電力増幅器）、７８…送信部、７９…周波数シンセサイザ、８０…アンテナ、９０…制御部、９１…制御回路、９２…表示キー
【図１】
2005101636.tif 000005
【図２】
2005101636.tif 000006
【図３】
2005101636.tif 000007
【図４】
2005101636.tif 000008
【図５】
2005101636.tif 000009
【図６】
2005101636.tif 000010
【図７】
2005101636.tif 000011
【図８】
2005101636.tif 000012
【図９】
2005101636.tif 000013
【図１０】
2005101636.tif 000014
【図１１】
2005101636.tif 000015
【図１２】
2005101636.tif 000016
【図１３】
2005101636.tif 000017
【図１４】
2005101636.tif 000018
【図１５】
2005101636.tif 000019
【図１６】
2005101636.tif 000020
【図１７】
2005101636.tif 000021
【図１８】
2005101636.tif 000022
【図１９】
2005101636.tif 000023