(57)【要約】【課題】  後工程の組立て時などに力学的ストレスがかかっても電気的な特性異常が発生しないバンプ付き半導体装置を提供する。【解決手段】  半導体チップ１上の半導体電極３とバンプ６との間に層間膜たる緩衝材膜１１を有し、前記緩衝材膜１１を貫通して半導体電極３とバンプ６とを電気的に接続する柱状の接続部１２を有した構成とする。組立工程での力学的ストレスを緩衝材膜１１で吸収し分散させて、半導体電極３の下の半導体素子などに与えるダメージを低減させることができる。【選択図】  図１
2005209749.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ上の電極とバンプとの間に層間膜を有し、前記層間膜を貫通して前記電極とバンプとを電気的に接続する柱状の接続部を有したバンプ付き半導体装置。
【請求項２】
電極の下に半導体素子を有した請求項１記載のバンプ付き半導体装置。
【請求項３】
接続部が円柱状である請求項１または請求項２のいずれかに記載のバンプ付き半導体装置。
【請求項４】
接続部がＣｕで形成された請求項１から請求項３のいずれかに記載のバンプ付き半導体装置。
【請求項５】
層間膜がバンプよりも硬度の小さい材料で形成された請求項１記載のバンプ付き半導体装置。
【請求項６】
層間膜が非導電性材料で形成された請求項１または請求項５のいずれかに記載のバンプ付き半導体装置。
【請求項７】
層間膜が組立や加工の際にかかるストレスを吸収し分散させるのに十分な膜厚で形成された請求項１、５、６のいずれかに記載のバンプ付き半導体装置。
【請求項８】
層間膜がポリイミドで形成された請求項１、５、６、７のいずれかに記載のバンプ付き半導体装置。
【請求項９】
バンプ付き半導体装置の製造方法であって、チップ領域に電極を形成した半導体ウェハ上にバンプ材料よりも硬度の小さい非導電性材料からなる膜を所定の膜厚にて形成し、前記膜に前記電極に達する柱状の貫通穴を形成し、前記貫通穴内を導電性材料で埋めて柱状の接続部を形成し、その後に前記半導体ウェハを個々の半導体チップに分割し、各半導体チップの前記膜上に前記柱状の接続部を介して電極と接続するバンプを形成するバンプ付き半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバンプ付き半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来のバンプ付き半導体装置は、たとえば図３（ａ）に示すように、半導体チップ１に半導体素子２が形成され、その上に半導体電極３が形成され、半導体電極３の周縁部から半導体チップ１表面にわたって表面保護膜４が形成されるとともに、表面保護膜４で覆われていない半導体電極３の中央部上にバリアメタル５を介してバンプ６が形成されている。
【０００３】
このバンプ付き半導体装置は、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｃｌａｓｓ）実装の場合には、図３（ｂ）に示すようにガラス電極７を形成したガラス基板８にスタックする形で接続され、またＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）実装の場合には、図３（ｃ）に示すようにテープリード９に対してバンプ６が熱圧着されることで接続されている。
【特許文献１】特開平８−３３０３１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記したようにしてバンプ付き半導体装置をＣＯＧ実装する際には、ガラス基板８やガラス電極７によってバンプ６が加圧されるため、バンプ６に力学的ストレス１０が発生し、バンプ６の下にある半導体電極３や半導体素子２にバリアメタル５や表面保護膜４を通じて力学的ストレス１０がかかることになり、それによって、半導体素子２などに電気的な特性異常が発生する恐れがある。
【０００５】
ＴＣＰ実装する際も同様に、テープリード９によって加圧されるバンプ９に力学的ストレス１０が発生し、バンプ６の下にある半導体電極３や半導体素子２に力学的ストレス１２がかかることになり、それによって、半導体素子２などに電気的な特性異常が発生する恐れがある。
【０００６】
本発明は上記問題点に鑑み、後工程の組立時などに力学的ストレスがかかっても電気的な特性異常が発生しないバンプ付き半導体装置およびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のバンプ付き半導体装置は、半導体チップ上の電極とバンプとの間に層間膜を有し、前記層間膜を貫通して前記電極とバンプとを電気的に接続する柱状の接続部を有したことを特徴とする。電極の下に半導体素子を有したバンプ付き半導体装置であってよい。
【０００８】
接続部は円柱状であるのが好ましい。また接続部はＣｕで形成されるのが好ましい。
層間膜はバンプよりも硬度の小さい材料で形成することができる。また層間膜は非導電性材料で形成することができる。さらに層間膜は組立や加工の際にかかるストレス、つまりバンプを介して電極や半導体素子に伝えられるストレス、を吸収し分散させるのに十分な膜厚で形成することができる。層間膜の好ましい材料はポリイミドである。
【０００９】
本発明のバンプ付き半導体装置の製造方法は、チップ領域に電極を形成した半導体ウェハ上にバンプ材料よりも硬度の小さい非導電性材料からなる膜を所定の膜厚にて形成し、前記膜に前記電極に達する柱状の貫通穴を形成し、前記貫通穴内を導電性材料で埋めて柱状の接続部を形成し、その後に前記半導体ウェハを個々の半導体チップに分割し、各半導体チップの前記膜上に前記柱状の接続部を介して電極と接続するバンプを形成することを特徴とする。
【発明の効果】
【００１０】
本発明のバンプ付き半導体装置およびその製造方法は、電極とバンプとの間に層間膜とそれを貫通する柱状の接続部とを設ける構成を有することにより、ＣＯＧ実装やＴＣＰ実装の際の力学的ストレスを層間膜で吸収、分散させて、電極下に存在する内部回路や半導体素子に力学的ストレスがかかるのを防止し、電気的な特性異常を回避することができ、かつ、電極とバンプとの電気的コンタクトは接続部によって確実にとることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明の一実施形態におけるバンプ付き半導体装置およびその実装状態を示す断面図である。
【００１２】
図１（ａ）に示すバンプ付き半導体装置において、半導体チップ１に半導体素子２が形成され、その上に半導体電極３が形成され、半導体電極３の周縁部から半導体チップ１表面にわたって表面保護膜４が形成されるとともに、表面保護膜４で覆われていない半導体電極３の中央部上にバリアメタル５を介してバンプ６が形成されている。
【００１３】
また半導体電極３およびその周囲の表面保護膜４の上にバンプ６との間の層間膜として緩衝材膜１１が形成され、この緩衝材膜１１を貫通して半導体電極３の中央部表面に達するＣｕよりなる柱状の接続部１２が複数本、形成されている。上記したバンプ６（およびバリアメタル５）は接続部１２形成領域の緩衝材膜１１上に形成されていて、前記複数本の接続部１２によって半導体電極３との電気的コンタクトが確保されている。
【００１４】
このバンプ付き半導体装置をＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｃｌａｓｓ）実装する場合には、図１（ｂ）に示すように、ガラス電極７を形成したガラス基板８に半導体チップ１をスタックする形で接続を行う。その際に、ガラス８やガラス電極７によって加圧されるバンプ６に力学的ストレス１０が発生するが、発生した力学的ストレス１０はバンプ６の下にある緩衝材膜１１によって吸収、分散されてしまい、緩衝材膜１１の下にある半導体電極３や半導体素子２，内部回路に影響が及ぶことはない。よって、こうした力学的ストレス１０による半導体素子２などの電気的な特性異常を回避できる。
【００１５】
バンプ付き半導体装置をＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）実装する場合には、図１（ｃ）に示すように、テープリード９とバンプ６とを熱圧着する形で接続を行う。その際に、テープリード１３によって加圧されるバンプ９に力学的ストレス１０が発生するが、発生した力学的ストレス１０は上記と同様にバンプ６の下にある緩衝材膜１１によって吸収、分散されてしまい、緩衝材膜１１の下にある半導体電極３や半導体素子２，内部回路に影響が及ぶことはない。よって、こうした力学的ストレス１０による半導体素子２などの電気的な特性異常を回避できる。
【００１６】
上記したバンプ付き半導体装置の製造方法を図２を参照しながら説明する。
まず、図２（ａ）に示すように、拡散工程で、半導体ウェハの半導体チップ１領域に内部回路（図示せず）や半導体素子２を形成するとともに、半導体素子２の上などの半導体チップ１領域の表面に外部接続用電極パッドたる半導体電極３を形成する。半導体素子２と半導体電極３とを互いに上下に形成する技術は周知であり、それにより半導体チップ１の集積率が向上し、加えてそれによる採れ数向上、コストダウンなどが可能となる。半導体電極３は通常はアルミニウムで形成するが、マイグレーション対策の為にＣｕ等を混ぜる場合もある。
【００１７】
そして、半導体電極３の全体を覆うように半導体チップ１領域を含めた半導体ウェハ上（以下、単に半導体チップ１領域という）にＰｌ−ＳｉＮ等の表面保護膜４を形成し、エッチング等によって半導体電極３の中央部を露出させる開口４ａを形成する。
【００１８】
その後に、図２（ｂ）に示すように、半導体チップ１領域上に層間膜としての緩衝材膜１１を形成する。この緩衝材膜１１は、バンプ６よりも硬度が小さい材料を用いて、後工程での組立や加工の際にバンプ６にかかるストレスをダイレクトに下に伝えないように吸収、分散させる緩衝機能を果たすのに十分な膜厚にて形成する。また隣り合う半導体電極３同士の電気的なセパレートを確実にするために非導電性材料を用いる。好適な緩衝材膜１１材料としてはポリイミドが挙げられる。ポリイミドを液化させたうえで半導体チップ１領域上に塗布し、ホットプレートなどでベークして固化させればよい。
【００１９】
次に、図２（ｃ）に示すように、暗室工程で緩衝材膜１１にホール１１ａを貫通形成する。緩衝材膜１１の材料として感光性のポリイミドを使用する場合は、マスクを用いてホール部分を感光した後に現像して開口させる。感光性のポリイミドでなくレジストを用いてホール１１ａを形成してもよい。なお、ホール１１ａは、次工程においてＣｕで埋めることが可能であればできるだけ小さく開口させるのが好ましく、かつ、最小の抵抗が得られるようにできるだけ多数本形成することが必要である。またホール１１ａは円柱状に形成することが望ましい。四角柱状等の角張った形状であれば、角部に応力が集中してホール１１ａが破壊され、その中のＣｕ同士でショート等が発生する恐れがあるからである。
【００２０】
次に、図２（ｄ）に示すように、ホール１１ａ内をＣｕで埋め込む。Ｃｕ形成方法としてはダマシン法を用いる。それにはまず、スパッタや蒸着等によってホール１１ａ内や緩衝材膜１１上にめっき電極となるＣｕ配線用バリアメタルを形成する。スパッタを用いる場合は、ホール１１ａ内までＣｕ配線用バリアメタルが入るようにコリメート式のスパッタを用いる必要がある。そして、形成されたＣｕ配線用バリアメタル上にＣｕめっき方式によってＣｕ配線１３を形成する。Ｃｕめっき方式はＣｕ（めっき液）を用いるため他の材料と比較してホール埋め込み性が良好であるが、ウェット工程であるため気泡などには十分注意する必要がある。
【００２１】
次に、図２（ｅ）に示すように、不要なＣｕ配線１３部分を除去する。その際には、ＣＭＰ方式を用いて不要なＣｕ配線１３部分の削除および半導体ウェハの表面平坦化を行う。
【００２２】
次に、図２（ｆ）に示すように、半導体チップ１領域の全面にバリアメタル５をスパッタリング等で形成する。バリアメタル５は一般に上記バンプ６の材料に応じて選択され、バンプ６の材料がＡｕの場合はＡｕに近い金属であるＰｄ、Ｃｕ、またはＡｕが使用される。
【００２３】
次に、図２（ｇ）に示すように、マスク工程において、半導体チップ１領域の全面にバンプレジスト１４を塗布し、そのバンプ形成部分に開口１４ａを形成する。バンプレジスト１４の膜厚は、たとえばバンプ高さを１０μｍとする場合はバンプ高さより厚い１５μｍ程度とする。そのために、一般に使用するレジストよりも粘度の大きいレジスト材料を使用する。
【００２４】
次に、図２（ｈ）に示すように、金めっき工程においてバンプ６を形成する。この金めっき工程では通常、電解金めっきを行う。金めっき液にはシアン系金めっき液やノンシアン系の金めっき液などを使用できる。
【００２５】
そして、図２（ｉ）に示すように、不要なバンプレジスト１４を除去した後、図２（ｊ）に示すように、バンプ６の周囲の不要なバリアメタル５をエッチングで除去し、アニール等を加えることで、バンプ付き半導体装置が完成する。
【産業上の利用可能性】
【００２６】
本発明は、バンプを形成する電極の下にも半導体素子を設ける構造の半導体装置の製造に特に有用である。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態におけるバンプ付き半導体装置およびその実装状態を示す断面図
【図２】図１のバンプ付き半導体装置の製造方法を示す工程断面図
【図３】従来のバンプ付き半導体装置およびその実装状態を示す断面図
【符号の説明】
【００２８】
１  半導体チップ
２  半導体素子
３  半導体電極
４  表面保護膜
６  バンプ
11  緩衝材膜（層間膜）
12  接続部
【図１】
2005209749.tif 000003
【図２】
2005209749.tif 000004
【図３】
2005209749.tif 000005