(57)【要約】【課題】フリップフロップ回路の前段となるパルス出力回路の電源電圧が低い時にパルス出力回路の出力が不定となり、フリップフロップ回路の出力が不定となったり、貫通電流が流れたりしない構成を実現する。【解決手段】電源9の電圧が所定電圧以下で信号13、14が不定となり得る状態では、検出出力回路12からHIとなる信号15をフリップフロップ回路の１つの入力素子となるN-CHトランジスタ5と並列接続したN-CHトランジスタ6のゲートに、LOとなる信号16をもう1つの入力素子となるN-CHトランジスタ7と直列接続したN-CHトランジスタ8のゲートに入力する。【選択図】図１
2005176178.tif 000002
【特許請求の範囲】
【請求項１】
第１のパルス信号、前記第１のパルス信号と反転関係にある第２のパルス信号を出力する第１の電源による第１のパルス出力回路と  前記第１のパルス信号、前記第２のパルス信号を入力とする第２の電源によるフリップフロップ回路と、少なくとも前記第１のパルス信号、前記第２のパルス信号のいずれかが不定となり得る状態を検出する検出回路とで構成されるレベルシフト回路であって、
前記第１のパルス信号、前記第２のパルス信号が少なくとも１つ以上不定状態では、前記検出回路から出力される第１の検出出力信号と前記第１の検出出力信号を反転した第２の検出出力信号を、前記フリップフロップ回路の片方の入力素子となる第１のNチャネルトランジスタに並列に接続された第２のNチャネルトランジスタのゲートと前記フリップフロップ回路の別の入力素子となる第３のNチャネルトランジスタに直列接続された第４のNチャネルトランジスタのゲートに入力することにより、前記フリップフロップ回路の論理状態を確定することを特徴とするレベルシフト回路。
【請求項２】
前記第１のパルス信号、前記第１のパルス信号と反転関係にある前記第２のパルス信号、前記第１のパルス信号のHI期間は少なくともLO状態となる第3のパルス信号、前記第３のパルス信号と反転関係にある第４のパルス信号を出力する前記第１の電源による第２のパルス出力回路と  前記第１のパルス信号、前記第２のパルス信号、前記第３のパルス信号、前記第４のパルス信号を入力とする前記第２の電源による複数のフリップフロップ回路と  前記複数のフリップフロップ回路からの信号に基づき駆動される前記第１の電源あるいは前記第２の電源あるいは第３の電源と接地間に直列接続された複数のスイッチング素子と  前記第１のパルス信号、前記第２のパルス信号、前記第３のパルス信号、前記第４のパルス信号の少なくとも１つ以上が不定となり得る状態を検出する前記検出回路とで構成されるレベルシフト回路であって、
前記第１のパルス信号、前記第２のパルス信号、前記第３のパルス信号、前記第４のパルス信号が少なくとも１つ以上不定状態では、前記検出回路から出力される前記第１の検出出力信号と前記第１の検出出力信号を反転した前記第２の検出出力信号を、前記複数のフリップフロップ回路の片方の入力素子となる第１の複数のNチャネルトランジスタに並列に接続された第２の複数のNチャネルトランジスタのゲートと前記複数のフリップフロップ回路の別の入力素子となる第３の複数のNチャネルトランジスタに直列接続された第４の複数のNチャネルトランジスタのゲートに入力することにより、前記複数のスイッチング素子が同時に導通状態にならないように前記複数のフリップフロップ回路の論理状態を確定することを特徴とするレベルシフト回路。
【請求項３】
前記第１のパルス信号、前記第１のパルス信号と反転関係にある前記第２のパルス信号を出力する前記第１の電源による前記第１のパルス出力回路と、前記第１のパルス信号、前記第２のパルス信号を入力とする前記第２の電源によるフリップフロップ回路と、前記第１のパルス信号、前記第２のパルス信号の少なくとも１つ以上が不定となり得る状態を検出する前記検出回路とで構成されるレベルシフト回路であって、
前記第１のパルス信号、前記第２のパルス信号の少なくとも１つ以上が不定状態かつ前記フリップフロップ回路に電流を供給する前記第２の電源が印加された状態では前記検出回路からの検出出力信号により、前記フリップフロップ回路の前記第２の電源と接地間電流経路をスイッチング素子により遮断することを特徴とするレベルシフト回路。
【請求項４】
前記スイッチング素子が開放状態時、前記フリップフロップ回路の出力の論理状態を確定することを可能とする一端を前記フリップフロップ回路の出力にもう一端を定電位が印加された抵抗を具備する請求項３に記載のレベルシフト回路。
【請求項５】
前記第１のパルス信号、前記第１のパルス信号と反転関係にある前記第２のパルス信号を出力する前記第１の電源による前記第１のパルス出力回路と、前記第１のパルス信号、前記第２のパルス信号を入力とする前記第２の電源によるフリップフロップ回路と、前記第２の電源から前記第１の電源は電圧変換回路より構成されるレベルシフト回路であって、前記第２の電源が前記レベルシフト回路に印加された状態においては、前記第１の電源にも前記電圧変換回路により電圧印加され前記第１のパルス信号、前記第２のパルス信号が不定とならないことを特徴とするレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動装置の出力前段において小振幅信号を大振幅信号に変換するレベルシフト回路に関するものである。
【背景技術】
【０００２】
以下、従来のレベルシフト回路の第１の実施の形態について説明する。
【０００３】
図８は、従来のレベルシフト回路の第１の実施の形態であり、1はインバータ、3、4はP-CHトランジスタ、5、7はN-CHトランジスタ、9、10は電源、11はパルス出力回路、13、14、17は信号である。
【０００４】
以上のように構成された従来のレベルシフト回路の第１の実施の形態の動作を説明する。
【０００５】
電源9と電源10の電圧設定が、パルス出力回路11とP-CHトランジスタ3、4、N-CHトランジスタ5、7で構成されたフリップフロップ回路がともに動作可能となる状態では、信号13がLO、信号14がHI状態時、N-CHトランジスタ7は導通状態、N-CHトランジスタ5は遮断状態になり、N-CHトランジスタ7のドレインはLO状態となることによりP-CHトランジスタ3が導通状態となり、信号17はHI状態となる。
【０００６】
逆に電源9、10は前記と同一設定で信号13がHI、信号14がLO状態時、N-CHトランジスタ7は遮断状態、N-CHトランジスタ5は導通状態になり、N-CHトランジスタ7のドレインはHI状態、信号17はLO状態となる。
【０００７】
なお、通常、電源9は電源10よりも低い電圧設定で使用され、また、信号13、14のHI電圧は少なくともN-CHトランジスタ5、7を駆動できる電圧が必要となる。
【０００８】
以上のような動作により、HI電圧が電源9の電圧のパルスである信号14から電源10の電圧のパルスである信号17に変換される。
【０００９】
次に従来のレベルシフト回路の第２の実施の形態について説明する。
【００１０】
図９は、従来のレベルシフト回路の第２の実施の形態であり、1、18はインバータ、3、4、19、20はP-CHトランジスタ、5、7、21、23、25、26はN-CHトランジスタ、9、10、27は電源、28はパルス出力回路、13、14、29、30、31、32、33は信号である。なお、パルス出力回路28からの信号14と信号29のタイミング関係は、片方がHI期間は必ずもう片方はLO期間になるようにマージンをもつものとする。
【００１１】
以上のように構成された従来のレベルシフト回路の第２の実施の形態の動作を、図１０のタイミングチャートを用いて説明する。
【００１２】
電源9と電源10の電圧設定が、パルス出力回路28とP-CHトランジスタ3、4、19、20、N-CHトランジスタ5、7、21、23で構成された２組のフリップフロップ回路がともに動作可能となる状態では、従来のレベルシフト回路の第１の実施の形態と同様動作により、信号31には信号14をレベルシフトした信号が、信号32には信号29をレベルシフトした信号が出力される。信号31と信号32のタイミングで片方がHI期間は必ずもう片方はLO期間になるようにt1、t2のように両方LO期間を設定しているのは、信号31、32の前段回路でタイミング関係がずれたり、通常トランジスタサイズの大きいN-CHトランジスタ25、26を信号31、32で駆動する際にゲート容量により、N-CHトランジスタ25、26のスイッチングが遅れ、両方同時に導通状態になり、電源27と接地間で貫通電流が流れることを防止するためである。
【００１３】
以上のような動作により、HI電圧が電源9の電圧のパルスの信号14、29から電源10の電圧のパルスに変換された信号31、32に基づき、N-CHトランジスタ25、26のゲートが駆動される。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記従来のレベルシフト回路の第１の実施の形態では、パルス出力回路11に印加される電源9の電圧がパルス出力回路11が動作可能となる電圧以下あるいは開放状態で信号13、14が不定となるとP-CHトランジスタ3、4とN-CHトランジスタ5、7で構成されるフリップフロップの電源10と接地間で貫通電流が流れる可能性があり、また、信号17が不定となる。
【００１５】
また、上記従来のレベルシフト回路の第２の実施の形態では、パルス出力回路28に印加される電源9の電圧がパルス出力回路28が動作可能となる電圧以下あるいは開放状態で信号13、14、29、30が不定となるとP-CHトランジスタ3、4、19、20とN-CHトランジスタ5、7、21、23で構成される２組のフリップフロップの電源10と接地間で貫通電流が流れる可能性があり、また、信号31、32が不定となることによりN-CHトランジスタ25、26が両方導通状態となり、電源27と接地間で貫通電流が流れる可能性がある。
【００１６】
本発明は上記従来の問題点を解決するもので、１つ目としては、パルス出力回路11に印加される電源9の電圧がパルス出力回路11が動作可能となる電圧以下あるいは開放状態で、信号13、14が不定となり得る状態では、P-CHトランジスタ3、4、N-CHトランジスタ5、7で構成されるフリップフロップ回路での電源10と接地間に貫通電流が流れなくすることを目的としている。
【００１７】
２つ目としては、パルス出力回路28に印加される電源9の電圧がパルス出力回路28が動作可能となる電圧以下あるいは開放状態で、信号13、14、29、30が不定となり得る状態では、P-CHトランジスタ3、4、19、20、N-CHトランジスタ5、7、21、23で構成されるフリップフロップ回路での電源10と接地間あるいはN-CHトランジスタ25、26を通じ、電源27と接地間に貫通電流が流れなくすることを目的としている。
【００１８】
また、３つ目としては、パルス出力回路11あるいはパルス出力回路28に印加する電源9が高精度である必要があり、電源9が存在する場合は前記１つ目、２つ目に基づいた構成で良いが、半導体集積回路内で構成する際などピン数に制限があったり、電源9が存在しない場合、電源9を電圧変換回路により電源10から構成することを目的としている。
【課題を解決するための手段】
【００１９】
この目的を達成するために、本発明のレベルシフト回路は、1つ目には、パルス出力回路の電源電圧がパルス出力回路動作可能となる電圧以下あるいは開放状態でパルス出力回路の出力信号が不定となり得る状態を検出回路で検出し、前記該当する状態では検出出力回路信号によりフリップフロップ回路の論理状態を確定する構成にしていて、また別手段として、前記該当する状態においてフリップフロップ回路の電源と接地間の電流経路をスイッチング素子により遮断しフリップフロップ回路の出力に他方に定電圧が印加された抵抗を付け加えることによりフリップフロップ回路の出力状態を確定する構成にしている。
【００２０】
また、２つ目には、前記１つ目の前者構成に基づく２組のフリップフロップ回路の出力で直列接続された２つのN-CHトランジスタを駆動する構成においては、前記同様の理由によりパルス出力回路の出力信号が不定状態では検出出力信号により２つのN-CHトランジスタのゲートがLO状態になるように２組のフリップフロップ回路の論理状態を確定する構成にしている。
【００２１】
また、３つ目には、フリップフロップ回路に所定の電源が印加されると、同時にパルス出力回路にも所定の電源が印加されるようにフリップフロップ回路の電源から電圧変換回路によりパルス出力回路の電源が作られるように構成している。
【発明の効果】
【００２２】
本発明は、第１の電源によるパルス出力回路の出力を第２の電源によるフリップフロップ回路の入力とするレベルシフト回路の構成において、１つ目には、パルス出力回路の出力信号が不定となり得る状態を検出出力回路で検出し、パルス出力回路の出力信号が不定となり得る状態においては、検出出力回路からの信号によりフリップフロップ回路の論理状態を確定でき、あるいは、検出出力回路からの信号によりフリップフロップ回路の電源と接地間の電流経路を遮断し、かつ他方に電位が印加された抵抗を出力に具備することによりフリップフロップ回路の論理状態を確定でき、貫通電流が流れないレベルシフト回路を実現するものであり、２つ目には、パルス出力回路の出力信号が不定となり得る状態を検出出力回路で検出し、パルス出力回路の出力信号が不定となり得る状態においては、検出出力回路からの信号によりフリップフロップ回路の論理状態を確定でき、フリップフロップ回路あるいは数個のフリップフロップ回路で駆動される後段の直列接続されたスイッチング素子に基づく回路において貫通電流が流れないレベルシフト回路を実現するものであり、３つ目にはフリップフロップ回路の電源から電圧変換回路によりパルス出力回路の電源を作ることによりフリップフロップ回路に所定の電源が印加されると同時にパルス出力回路にも所定の電源が印加され、フリップフロップ回路の出力が不定にならないレベルシフト回路を実現するものである。
【００２３】
1つ目、2つ目の構成は、パルス出力回路に高精度な電源電圧を外部より印加する際に有効であり、3つ目の構成では半導体集積回路内で構成する際などに外部印加するためのピン数に制限があったり、電源自体が存在しない場合に有効となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の第１の実施の形態について説明する。
【００２５】
図１は、本発明のレベルシフト回路の第１の実施の形態であり、1、2はインバータ、3、4はP-CHトランジスタ、5、6、7、8はN-CHトランジスタ、9、10は電源、11はパルス出力回路、12は検出出力回路、13、14、15、16、17は信号である。
【００２６】
なお、検出出力回路12の電源は電源10で構成され、電源9の電圧に応じて検出出力回路12の出力となる信号15、16にLOあるいはHIの信号が出力されるものとする。
【００２７】
以上のように構成された本発明のレベルシフト回路の第１の実施の形態について説明する。
【００２８】
まず、電源9と電源10の電圧設定が、パルス出力回路11とP-CHトランジスタ3、4、N-CHトランジスタ5、6、7、8で構成されたフリップフロップ回路がともに動作可能となる状態では、検出出力回路12の出力である信号15はLO状態、信号16はHI状態となり、信号13がLO、信号14がHI状態時、N-CHトランジスタ7は導通状態、N-CHトランジスタ5は遮断状態になり、N-CHトランジスタ8は導通状態のため、N-CHトランジスタ7のドレインはLO状態となることによりP-CHトランジスタ3が導通状態となり、N-CHトランジスタ6が遮断状態であることから信号17はHI状態となる。
【００２９】
逆に電源9、10は前記と同一設定で信号13がHI状態、信号14がLO状態時、N-CHトランジスタ7は遮断状態、N-CHトランジスタ5は導通状態になり、N-CHトランジスタ7のドレインはHI状態、信号17はLO状態となる。
【００３０】
なお、通常、電源9は電源10よりも低い電圧設定で使用され、また、信号13、14のHI電圧は少なくともN-CHトランジスタ5、7を駆動できる電圧が必要となる。
【００３１】
次に、電源9の電圧設定が、パルス出力回路11が動作可能となる電圧以下あるいは開放状態で電源１０の電圧設定がP-CHトランジスタ3、4、N-CHトランジスタ5、6、7、8で構成されたフリップフロップ回路が動作可能となる状態では、検出出力回路12の出力である信号15はHI、信号16はLO状態となり、パルス出力回路11からの信号13、14の状態にかかわらず、N-CHトランジスタ7のドレインはHI状態、信号17はLO状態となる。
【００３２】
次に以上のような動作を実現する検出出力回路12の一実施の形態を図２に示す。
【００３３】
9は図１におけるパルス出力回路11に印加される電源、10は図１におけるフリップフロップ回路に印加される電源、34、35、36、37、38は抵抗、39、40、41はP-CHトランジスタ、42、43、44、45はN-CHトランジスタ、46、47はダイオード、15、16、48、49は信号である。
【００３４】
以上のように構成された検出出力回路の動作について説明する。
【００３５】
電源10が印加された状態での信号49の電圧を2×VFとし、抵抗34の抵抗値をR34、抵抗35の抵抗値をR35とし、電源9の電圧を0ｖから上昇させていき信号15がHIからLOに、信号16がLOからHIに切換る時の電源9の電圧VK9は、式（１）のようになる。
【００３６】
VK9＝２×VF×（R34＋R35）÷R35    ―――  （１）
そして、図１におけるパルス出力回路11が動作可能となる電源9のMIN電圧をVP9とすると、R34、R35は式（２）のように設定したものである。
【００３７】
VK9≧VP9                           ―――  （２）
以上のように本発明の第１の実施の形態によれば、電源10に所定電圧が印加され、かつ、電源9に所定電圧が印加された状態では、HI電圧が電源9の電圧のパルスである信号14から電源10の電圧のパルスである信号17に変換され、また、電源10に所定電圧が印加され、かつ、電源9に印加される電圧が所定電圧以下あるいは開放状態では、信号13、14にかかわらず信号17はLOと確定され、P-CHトランジスタ3、4、N-CHトランジスタ5、6、7、8で構成されたフリップフロップ回路において貫通電流は流れない。
【００３８】
以下、本発明の第２の実施の形態について説明する。
【００３９】
図３は、本発明のレベルシフト回路の第２の実施の形態であり、1、2、18はインバータ、3、4、19、20はP-CHトランジスタ、5、6、7、8、21、22、23、24、25、26はN-CHトランジスタ、9、10、27は電源、28はパルス出力回路、12は検出出力回路、13、14、15、16、29、30、31、32、33は信号である。
【００４０】
なお、検出出力回路12の電源は電源10で構成され、電源9の電圧に応じて検出出力回路12の出力となる信号16にLOあるいはHIの信号が出力されるものとし、検出出力回路12は本発明のレベルシフト回路の第１の実施の形態で説明した図２と同様のもので構成できる。
【００４１】
以上のように構成された本発明のレベルシフト回路の第２の実施の形態について説明する。なお、検出出力回路12は本発明のレベルシフト回路の第１の実施の形態で説明した図２と同様のもので構成でき、また、パルス出力回路28からの信号14と信号29のタイミング関係は、片方がHI期間は必ずもう片方がLO期間になるようにマージンをもつものとする。
【００４２】
電源9と電源10の電圧設定が、パルス出力回路28とP-CHトランジスタ3、4、19、20、N-CHトランジスタ5、6、7、8、21、22、23、24で構成された２組のフリップフロップ回路がともに動作可能となる状態では、図４のタイミングチャートに示すように、本発明のレベルシフト回路の第１の実施の形態と同様動作により、信号31には信号14をレベルシフトした信号が、信号32には信号29をレベルシフトした信号が出力される。信号31と信号32のタイミングで片方がHI期間は必ずもう片方はLO期間になるようにt1、t2のように両方LO期間を設定しているのは、信号31、32の前段回路でタイミング関係がずれたり、通常トランジスタサイズの大きいN-CHトランジスタ25、26を信号31、32で駆動する際にゲート容量により、N-CHトランジスタ25、26のスイッチングが遅れ、両方同時に導通状態になり、電源27と接地間で貫通電流が流れることを防止するためである。
【００４３】
以上のような動作により、HI電圧が電源9の電圧のパルスの信号14、29から電源10の電圧のパルスに変換された信号31、32によりN-CHトランジスタ25、26のゲートが駆動される。
【００４４】
次に、電源9の電圧設定が、パルス出力回路28が動作可能となる電圧以下あるいは開放状態で電源１０の電圧設定がP-CHトランジスタ3、4、19、20、N-CHトランジスタ5、6、7、8、21、22、23、24で構成された２組のフリップフロップ回路が動作可能となる状態では、図５のタイミングチャートに示すように検出出力回路12の出力である信号15はHI状態、信号16はLO状態となり、パルス出力回路28からの信号13、14、29、30の状態にかかわらず、N-CHトランジスタ7、23のドレインはHI、信号31、32はLOとなりN-CHトランジスタ25、26はともに遮断状態となる。  
【００４５】
以上のように本発明の第２の実施の形態によれば、電源10に所定電圧が印加され、かつ、電源9に所定電圧が印加された状態では、HI電圧が電源9の電圧のパルスである信号14、29から電源10の電圧のパルスである信号31、32に変換され、また、電源10に所定電圧が印加され、かつ、電源9に印加される電圧が所定電圧以下あるいは開放状態では、信号13、14、29、30にかかわらず信号31、32はLO状態と確定され、P-CHトランジスタ3、4、19、20、N-CHトランジスタ5、6、7、8、21、22、23、24で構成される２組のフリップフロップ回路においても、直列接続されるN-CHトランジスタ25、26においても貫通電流が流れない。
【００４６】
以下、本発明の第３の実施の形態について説明する。
【００４７】
図６は、本発明のレベルシフト回路の第３の実施の形態であり、1、2はインバータ、3、4はP-CHトランジスタ、5、7、8はN-CHトランジスタ、9、10は電源、11はパルス出力回路、12は検出出力回路、50は抵抗、13、14、16、17は信号である。
【００４８】
なお、検出出力回路12の電源は電源10で構成され、電源9の電圧に応じて検出出力回路12の出力となる信号16にLOあるいはHIの信号が出力されるものとし、検出出力回路12は本発明のレベルシフト回路の第１の実施の形態で説明した図２と同様のもので構成できる。
【００４９】
以上のように構成された本発明のレベルシフト回路の第３の実施の形態について説明する。
【００５０】
まず、電源9と電源10の電圧設定が、パルス出力回路11とP-CHトランジスタ3、4、N-CHトランジスタ5、7、8、抵抗50で構成されたフリップフロップ回路がともに動作可能となる状態では、検出出力回路12の出力である信号16はHI状態となり、信号13がLO状態、信号14がHI状態時、N-CHトランジスタ7は導通状態、N-CHトランジスタ5は遮断状態になり、N-CHトランジスタ8は導通状態のため、N-CHトランジスタ7のドレインはLO状態となることによりP-CHトランジスタ3が導通状態となり、信号17はHI状態となる。
【００５１】
逆に電源9、10は前記と同一設定で信号13がHI状態、信号14がLO状態時、N-CHトランジスタ7は遮断状態、N-CHトランジスタ5は導通状態になり、N-CHトランジスタ7のドレインはHI状態、信号17はLO状態となる。
【００５２】
なお、通常、電源9は電源10よりも低い電圧設定で使用され、また、信号13、14のHI電圧は少なくともN-CHトランジスタ5、7を駆動できる電圧が必要となる。
【００５３】
次に、電源9の電圧設定が、パルス出力回路11が動作可能となる電圧以下あるいは開放状態で電源１０の電圧設定がP-CHトランジスタ3、4、N-CHトランジスタ5、7、8、抵抗50で構成されたフリップフロップ回路が動作可能となる状態では、検出出力回路12の出力である信号16はLO状態となり、パルス出力回路11からの信号13、14の状態にかかわらず、抵抗50により信号17はLO状態になり、また、P-CHトランジスタ４が導通状態になることよりP-CHトランジスタ７のドレインはHI状態になる。
【００５４】
以上のように本発明の第３の実施の形態によれば、電源10に所定電圧が印加され、かつ、電源9に所定電圧が印加された状態では、HI電圧が電源9の電圧のパルスである信号14から電源10の電圧のパルスである信号17に変換され、また、電源10に所定電圧が印加され、かつ、電源9に印加される電圧が所定電圧以下あるいは開放状態では、信号13、14にかかわらず信号17はLO状態と確定され、P-CHトランジスタ3、4、N-CHトランジスタ5、7、8、抵抗50で構成されたフリップフロップ回路において貫通電流は流れない。
【００５５】
以下、本発明の第４の実施の形態について説明する。
【００５６】
図７は、本発明のレベルシフト回路の第４の実施の形態であり、1はインバータ、3、4はP-CHトランジスタ、5、7はN-CHトランジスタ、10は電源、11はパルス出力回路、51、52はPNPトランジスタ、53はNPNトランジスタ、54はツェナーダイオード、55、56は抵抗、13、14、17、57は信号である。
【００５７】
なお、信号57はパルス出力回路11の電源となり、電源10に所定の電圧が印加された場合、信号57はパルス出力回路11が動作可能になるような電圧を出力するものとする。
【００５８】
以上のように構成された本発明のレベルシフト回路の第４の実施の形態について、説明する。
【００５９】
電源10に所定の電圧であるV10が印加されると、PNPトランジスタ51のコレクタから定電流が流れ出し、ツェナーダイオード54のカソード・アノード間に発生する電圧をVZ、NPNトランジスタ53のベース・エミッタ間電圧をVBEとすると、信号57に発生する電圧V57は式（３）のようになる。
【００６０】
V57＝VZ−VBE      ―――  （３）
式（３）に示す電圧が信号57に出力されるとパルス出力回路11の出力となる信号13、14が不定となることがなくなる。
【００６１】
なお、P-CHトランジスタ3、4、N-CHトランジスタ5、7で構成されるフリップフロップの信号13、14による動作は、本発明のレベルシフト回路の第１の実施の形態で説明した動作と同様であり、また、信号13、14のHI電圧は少なくともN-CHトランジスタ5、7を駆動できる電圧であるものとする。
【００６２】
以上のように本発明の第４の実施の形態によれば、HI電圧が信号57の電圧のパルスである信号14から電源10の電圧のパルスである信号17に変換され、電源10に所定電圧が印加されるとパルス出力回路11の電源電圧となる信号57にもパルス出力回路11が動作可能となる所定電圧が同時に印加されるため、パルス出力回路11の出力となる信号13、14が電源立上げ順序により不定となるモードがなくなり、また、信号13と14は反転関係にあるため、P-CHトランジスタ3、4、N-CHトランジスタ5、7で構成されたフリップフロップ回路において貫通電流は流れない。
【産業上の利用可能性】
【００６３】
これらの構成によってパルス出力回路の電源電圧がパルス出力回路動作可能となる電圧以下あるいは開放状態となることをなくしたり、あるいはパルス出力回路の電源電圧がパルス出力回路動作可能となる電圧以下あるいは開放状態となりパルス出力回路の出力信号が不定となり得る状態でも、フリップフロップ回路において貫通電流が生じず、また、２組のフリップフロップの出力で直列接続された２つのN-CHトランジスタを駆動する構成においてもフリップフロップ回路、２つのN-CHトランジスタにおいて貫通電流が生じないようにすることができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施の形態におけるレベルシフト回路図
【図２】本発明の第１の実施の形態におけるレベルシフト回路の検出出力回路図
【図３】本発明の第２の実施の形態におけるレベルシフト回路図
【図４】本発明の第２の実施の形態におけるレベルシフト回路のパルス出力回路が正常動作可能時のタイミングチャート
【図５】本発明の第２の実施の形態におけるレベルシフト回路のパルス出力回路が正常動作不能時のタイミングチャート
【図６】本発明の第３の実施の形態におけるレベルシフト回路図
【図７】本発明の第４の実施の形態におけるレベルシフト回路図
【図８】従来の第１の実施の形態におけるレベルシフト回路図
【図９】従来の第２の実施の形態におけるレベルシフト回路図
【図１０】従来の第２の実施の形態におけるレベルシフト回路のタイミングチャート
【符号の説明】
【００６５】
1、2、18  インバータ
3、4、19、20、39、40、41  P-CHトランジスタ
5、6、7、8、21、22、23、24、25、26、42、43、44、45  N-CHトランジスタ
9、10、27  電源
11、28  パルス出力回路
12  検出出力回路
13、14、15、16、17、29、30、31、32、33、48、49、57  信号
34、35、36、37、38、50、55、56  抵抗
46、47  ダイオード
51、52  PNPトランジスタ
53  NPNトランジスタ
54  ツェナーダイオード
【図１】
2005176178.tif 000003
【図２】
2005176178.tif 000004
【図３】
2005176178.tif 000005
【図４】
2005176178.tif 000006
【図５】
2005176178.tif 000007
【図６】
2005176178.tif 000008
【図７】
2005176178.tif 000009
【図８】
2005176178.tif 000010
【図９】
2005176178.tif 000011
【図１０】
2005176178.tif 000012