(57)【要約】【課題】  電流透過率が大きく、ＭＲ比の高いスピントンネルトランジスタの提供。【解決手段】  本発明は、コレクタと、エミッタと、コレクタとエミッタ間に形成され、磁化が外部磁場を受けて変化する強磁性体金属層を備えるベースと、コレクタ及びエミッタの一方と強磁性体金属層間に形成された障壁層とを備え、コレクタ及びエミッタの他方が半導体結晶層を具備し、半導体結晶層とベースとの間に遷移金属シリサイド結晶層を備えることを特徴とするスピントンネルトランジスタを提供する。遷移金属シリサイド結晶層を、パナジウム層、遷移金属窒化物層、あるいは遷移金属炭化物層と替えてもよい。【選択図】  図１
2005101216.tif 000002
【特許請求の範囲】
【請求項１】
コレクタと、
エミッタと、
前記コレクタと前記エミッタ間に形成され、磁化が外部磁場を受けて変化する強磁性体金属層を備えるベースと、
前記コレクタ及びエミッタの一方と前記ベース間に形成された障壁層とを備え、
前記コレクタ及びエミッタの他方が半導体結晶層を具備し、前記半導体結晶層と前記ベースとの間に遷移金属シリサイド結晶層を備えることを特徴とするスピントンネルトランジスタ。
【請求項２】
コレクタと、
エミッタと、
前記コレクタと前記エミッタ間に形成され、磁化が外部磁場を受けて変化する強磁性体金属層を備えるベースと、
前記コレクタ及びエミッタの一方と前記ベース間に形成された障壁層とを備え、
前記コレクタ及びエミッタの他方が半導体結晶層を具備し、前記半導体結晶層と前記ベースとの間にパナジウム層を備えることを特徴とするスピントンネルトランジスタ。
【請求項３】
コレクタと、
エミッタと、
前記コレクタと前記エミッタ間に形成され、磁化が外部磁場を受けて変化する強磁性体金属層を備えるベースと、
前記コレクタ及びエミッタの一方と前記ベース間に形成された障壁層とを備え、
前記コレクタ及びエミッタの他方が半導体結晶層を具備し、前記半導体結晶層と前記ベースとの間に遷移金属窒化物層あるいは遷移金属炭化物層を具備することを特徴とするスピントンネルトランジスタ。
【請求項４】
前記ベースは、前記強磁性体金属層に隣接形成された非磁性体金属層、及び、前記非磁性体金属を介して前記強磁性体金属層と積層された、外部磁場を受けても磁化の変化しない強磁性体金属層を備えることを特徴とする請求項１乃至３のいずれかに記載のスピントンネルトランジスタ。
【請求項５】
前記コレクタ及びエミッタの一方は、前記障壁層に接して外部磁場を受けても磁化の変化しない強磁性体金属層を備えることを特徴とする請求項１乃至３のいずれかに記載のスピントンネルトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高密度磁気記録読み出し用磁気ヘッドなどに用いられるスピントンネルトランジスタに関する。
【背景技術】
【０００２】
巨大磁気抵抗効果（ＧＭＲ効果）を利用したＧＭＲヘッドの登場以来、磁気記録の記録密度は、年率１００％で向上している。ＧＭＲ素子は、強磁性体金属層／非磁性体金属層／強磁性体金属層のサンドイッチ構造の積層膜からなる。その一例として、強磁性体金属層の一方の磁化を固定し、他方の磁化を外部磁場に対応して自由に変化するものとし、両者の相対角度の余弦に関する変化を反映した抵抗値を検出するスピンバルブ型の磁気抵抗効果素子がある。
【０００３】
また、より高密度な磁気記録に対応するため、トンネル磁気抵抗効果（ＴＭＲ効果）を利用したＴＭＲ素子の開発が進められている。ＴＭＲ素子は強磁性体金属層／非磁性絶縁体／強磁性体金属層の積層膜からなり、強磁性体金属層間に電圧を印加して２つの強磁性体金属層間の磁化の相対的角度の変化をトンネル抵抗値の変化として検出する。
【０００４】
一方、スピントンネルトランジスタといわれる三端子素子の開発が行われている。その素子構造には、ＳＭＳ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ/Ｍｅｔａｌ/Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型、ＭＩＭＳ（Ｍｅｔａｌ/Ｉｎｓｕｌａｔｏｒ/Ｍｅｔａｌ/Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型、ＭＩＭＩＭ（Ｍｅｔａｌ/Ｉｎｓｕｌａｔｏｒ/Ｍｅｔａｌ/Ｉｎｓｕｌａｔｏｒ/Ｍｅｔａｌ）型があるが、いずれもエミッタとコレクタに挟まれたベースが金属（磁性積層膜）からなる二重接合三端子素子である（ＭＩＭＳ構造について、特許文献１参照）。
【特許文献１】特開平9-128719号公報（例えば、図１等）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のスピントンネルトランジスタは数１００％の極めて大きな抵抗変化（ＭＲ）を示すが、一方でコレクタ電流がエミッタ電流の１０-4と極めて小さく、コレクタ電流／エミッタ電流の比（電流透過率）が上がらない。過小な電流透過率は、消費電力、動作速度、ノイズなどの観点から好ましくない。
【０００６】
本発明はこの点を鑑みてなされたもので、電流透過率の高い、ＭＲ比の大きくスピントンネルトランジスタを提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、コレクタと、エミッタと、コレクタとエミッタ間に形成され、磁化が外部磁場を受けて変化する強磁性体金属層を備えるベースと、コレクタ及びエミッタの一方とベース間に形成された障壁層とを備え、コレクタ及びエミッタの他方が半導体結晶層を具備し、半導体結晶層とベースとの間に遷移金属シリサイド結晶層を備えることを特徴とするスピントンネルトランジスタを提供する。遷移金属シリサイド結晶層は、パナジウム層、遷移金属窒化物層、あるいは遷移金属炭化物層と替えてもよい。
【発明の効果】
【０００８】
磁性積層膜をベース部に用いたスピントンネルトランジスタにおいて、ベース／コレクタ界面に薄い遷移金属シリサイド結晶層、遷移金属窒化物層、遷移金属炭化物層、あるいはＰｄ層を介在させることにより、ＭＲ比が大きくかつ電流透過率の大きなスピントンネルトランジスタを得ることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
【００１０】
尚、実施の形態や実施例を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
【００１１】
（第１の実施の形態）
図１の断面模式図を参照しながら、本発明の第１の実施の形態に関わるスピントンネルトランジスタを説明する。
【００１２】
第１の実施の形態によるスピントンネルトランジスタは、シリコン等の結晶性半導体層（あるいは基板）１上に、エピタキシャル成長により形成された界面層３を介して順次積層された強磁性体金属層５、非磁性体金属層７、強磁性体金属層９、障壁層１１、及び非磁性体金属層１３を備える。
【００１３】
半導体層１がスピントンネルトランジスタのコレクタ、強磁性体金属層５、非強磁性体金属層７及び強磁性体金属層９がベース、非磁性体金属層１３がエミッタである。また、ベースとエミッタ間には誘電体材料の障壁層１１が形成され、強磁性体金属層９と非磁性体金属層１３間にトンネル障壁が形成されている。よって、このスピントンネルトランジスタは、ＭＩＭＳ構造を持つ。
【００１４】
ベースの強磁性体金属層５は、その磁化Ｍ１が固定された磁化固着層であり、強磁性体金属層９はその磁化Ｍ２が外部磁場Ｈ（ゼロ以外）の印加により変化する磁化自由層である。つまり、ベースに図１の紙面左から右方向の外部磁場Ｈが印加されると、強磁性体金属層９の磁化は磁化Ｍ１と平行なＭ２となり、図１の紙面右から左方向の外部磁場Ｈ'が印加されると、強磁性体金属層９の磁化は磁化Ｍ１と反平行なＭ２'となる。磁化固着層の磁化は、外部磁場Ｈが印加されて若干動くことはあるが、その変化は磁化自由層の磁化の動きからすると些少であって、スピントンネルトランジスタの抵抗変化に影響を与えない程度のものである。
【００１５】
ベースの積層膜を通過する電流量は磁化Ｍ１とＭ２の相対角度の余弦に比例するため、外部磁場Ｈの下ではベース抵抗が最小となり、外部磁場Ｈ'の下ではベース抵抗が最大となる（磁気抵抗効果）。この外部磁場に依存した抵抗変化は、スピントンネルトランジスタを流れる電流／電圧値を測定することにより検知する。
【００１６】
尚、いわゆるスピンバルブ型では、強磁性体金属層９は印加磁場がゼロの状態において磁化が強磁性体金属層５の固着磁化に対して９０°（図１の紙面垂直方向）をなすように設定される。また、反強磁性結合型のＧＭＲによるベースでは、強磁性体金属層５、９は、印加磁場のゼロの状態で、互いに反強磁性結合しており（抵抗は最大となり）、所定磁場の影響下では反強磁性結合がきれて印加磁場と等しい方向に磁化が揃う（抵抗は最小となる）。
【００１７】
抵抗変化の測定は、コレクタ電流の測定により行う。そのためコレクタは、半導体層１
の側面や、界面層３に接する表面と反対側の裏面等に形成された電極（コレクタ端子Ｃ）を介して外部回路に接続される。
【００１８】
また、スピントンネルトランジスタでは、エミッタ、ベース間に電圧を印加して電子（ホットエレクトロンＨＥ）を注入するため、これらも外部回路に接続される。つまり、ベースは層端部のベース端子Ｂを介して、エミッタは非磁性体金属層１３あるいは非磁性体金属層１３に接続した他の金属電極層等によるエミッタ端子Ｅを介して外部回路に接続される。
【００１９】
図２は、図１に示すスピントンネルトランジスタのエネルギーダイアグラムである。
【００２０】
エミッタとベース間にエミッタ電圧を印加して、エミッタからベースにホットエレクトロンＨＥを注入する。エミッタからベースに注入された電子（ホットエレクトロンＨＥ）は、ベース内でそのスピンに依存した散乱を受けて、注入されたホットエレクトロンＨＥの一部（図２ではＨＥ↑）が界面層３と半導体層１間のショットキー障壁を越えてコレクタに到達する。
【００２１】
このスピントンネルトランジスタの磁気抵抗効果比（ＭＲ比）は、強磁性体金属層５，９の磁化に平行なスピン磁気能率を持った電子（例えば、アップスピン電子ＨＥ↑）と反平行なスピン磁気能率を持った電子（ダウンスピン電子ＨＥ↓）の伝導度がベースの磁性積層膜中で等価でないことから生じる。そして、ショットキー障壁を越えてコレクタに到達したホットエレクトロンによって構成されるコレクタ電流が、端子を介して素子外に流れ出て検知される。
【００２２】
ここで、スピントンネルトランジスタの電流透過率が小さいことの主たる原因は、金属ベースと半導体コレクタの界面において、ホットエレクトロンが強い反射を受けるためと考えられる。この反射は、金属層／半導体層界面作成時に形成される界面バリアによる反射と、半導体層中と金属層中で電子の波長が異なるために生じる量子力学的反射とに分類されるが、特に界面バリアによる反射が大きく、これは、金属層と半導体層界面の材料に強く依存することがわかった。
【００２３】
まず、スピントランジスタのベース及びコレクタにおける電流透過率は近似的に（１）式の様に表すことができる。
【００２４】
【数１】
2005101216.tif 000003
【００２５】
ここで、ＩCはコレクタ電流値、ＩEはエミッタ電流値を示し、ＴM→Sは金属層／半導体層界面の電流透過率、ＴM→Mは磁性積層膜（ベース）中の金属層／金属層界面の透過率、Ｄは磁性積層膜の厚さ、λは金属中の電子のスピン減衰長である。この式からわかるように、電流透過率を大きくするには、界面透過率が高く、かつスピン減衰長の長い材料を用い、ベース膜厚を工夫する必要がある。
【００２６】
本発明者らは、後述するように、非磁性体金属層１３にＡｌを用い、障壁層１１にＡｌ2Ｏ3を用いて、種々のベース材料と厚さを持つホットエレクトロン・スピントンネルトランジスタを作製し、その電流／電圧特性から金属層／半導体層界面の電流透過率、金属層／金属層界面の電流透過率、及び金属中での電流減衰率を調べた。
【００２７】
表１に、金属層／半導体層界面の電流透過率に関する測定結果を示す。
【００２８】
【表１】
2005101216.tif 000004
【００２９】
電流透過率はエミッタ電圧Ｖに依存するものの、Ｓｉ単結晶上にエピタキシャル成長した結晶性金属シリサイドとＳｉ単結晶の界面において最も透過率が高く、約１０％以上が得られている。次いで、遷移金属窒化物及び遷移金属炭化物でＳｉ単結晶との界面を形成した場合に透過率が高かった。Ｓｉ単結晶と遷移金属窒化物や遷移金属炭化物界面では、Ｓｉ原子の拡散が起こりにくく急峻な界面を形成しやすいため、電子の散乱がやや減少して電流透過率が高くなると考えられる。
【００３０】
表２に、金属層／金属層界面の電流透過率に関する測定結果を示す。
【００３１】
【表２】
2005101216.tif 000005
【００３２】
表２かわらかるように、金属層／金属層界面の透過率は一般的に１０％以上と高い。  
【００３３】
表３に、非磁性体金属中の電子のスピン減衰長に関する測定結果を示す。表中のスピン減衰長λの単位はオングストロームである。
【００３４】
【表３】
2005101216.tif 000006
【００３５】
表３からわかるように、非磁性体金属中のスピン減衰長は、Ａｕ（金）やＣｕ（銅）などの貴金属中で長く、シリサイドや遷移金属窒化物、遷移金属炭化物、Ｐｄ（パナジウム），Ｐｔ（プラチナ）中では短いことがわかった。
【００３６】
表４に、強磁性体金属中のスピン減衰長に関する測定結果を示す。
【００３７】
【表４】
2005101216.tif 000007
【００３８】
表４に示すように、磁性体金属内の減衰長λは、スピンの向きに依存し、上向きスピン電子のスピン減衰長（λ↑）は５０Å程度であるが、下向きスピン電子の減衰長（λ↓）は僅か約１０Å（１ｎｍ）程度である。
【００３９】
以上のことから、次のことがわかる。
（１）金属層／金属層界面の透過率に比較して、金属層／半導体層界面の電流透過率が著しく低い。
（２）Ｓｉとの界面におけるスピン透過率の高い、コバルトシリサイド（Ｃｏシリサイド）、ニッケルシリサイド（Ｎｉシリサイド）、遷移金属炭化物、遷移金属窒化物、パナジウム（Ｐｄ）層などの金属中ではスピン減衰長が短い。
（３）高いＭＲ比を得るためには約１ｎｍ以上の強磁性体の平均膜厚が必要である。
【００４０】
従って、Ｓｉとの界面透過率の高い、Ｃｏシリサイド、Ｎｉシリサイド等の薄いシリサイド層や薄い遷移金属炭化物層、遷移金属窒化物層、Ｐｄ層をベース金属と半導体との界面に介在させることが、電流透過率の増大に極めて有効であることが分かった。
【００４１】
しかしながら、これらの薄膜中ではスピン減衰長λが短く、電流減衰率が大きいので、その膜厚は約１ｎｍ以下であることが好ましい。ここで、本明細書における平均膜厚とは、例えば膜断面の１０箇所についてその膜厚を測定した平均の値であり、約１ｎｍとは、１ｎｍの膜の作成誤差を含む趣旨である。
【００４２】
遷移金属シリサイド層は、結晶層、好ましくは単結晶半導体上のエピタキシャル層とすることが好ましい。アモルファスの遷移金属シリサイド層では、後述の比較例にあるように電流透過率は大きくならないからである。
【００４３】
また、Ｐｄ層はＡｕ層よりも電流透過率を改善する。さらに、遷移金属窒化物層、遷移金属炭化物層を用いると、界面でアモルファスシリサイドの形成を抑制できるため、電流透過率を改善できる。
【００４４】
尚、界面層３を用いる金属と半導体の界面は、金属ベース・半導体エミッタ間及びベース金属・半導体コレクタ間のいずれでもよい。ベース・半導体エミッタ間に界面層３を用いる場合には、ベース・金属コレクタ間の界面にホットエレクトロン生成用の障壁層を形成することができる。
【００４５】
スピントンネルトランジスタの各層の材料としては、次のものを使うことができる。
【００４６】
半導体層１には、Ｓｉ（シリコン）、ＳｉＧｅ、Ｇｅ（ゲルマニウム）、またはこれらのいずれかを備える半導体化合物等を用いることができる。また、半導体層１の膜厚は、
約３００以上約５００μｍ以下である。
【００４７】
ベース中の強磁性体金属層５及び強磁性体金属層９には、Ｎｉ、Ｆｅ、Ｃｏ、およびこれらのいずれかを含む強磁性体合金等を用いることができる。磁化固着層である強磁性体金属層５には、外部磁化の中でも磁化が動かないようにする必要がある。その一方法として、磁化固着層に保磁力の大きい材料を用いることができる。保磁力の小さい強磁性体材料を用いる際には、その磁化を固着するためのバイアス膜が必要になる。例えば、バイアス膜として硬質磁性体膜を用いて、その漏洩磁場によって磁化固着層の磁化を固定することができる。また、硬質磁性体層にかえて反強磁性体層を用い、磁化固着層と反強磁性体層との交換磁気結合によって磁化固着層の磁化を固定することもできる。磁化自由層である強磁性体金属層９には、保磁力の小さい材料を用い、外部磁場によって磁化が回転できるようにする必要がある。
【００４８】
強磁性体金属層５、９の平均厚さは、約０．３ｎｍ以上約５ｎｍ以下、ホットエレクトロンのスピン情報を良好に保ち、金属層の結晶性を良好に保つには約１ｎｍ以下とするのが好ましい。
【００４９】
ベース中の非磁性体金属層７には、Ｃｕ、Ａｕ、Ａｌ（アルミニウム）、あるいはこれらのいずれかを含み、非磁性体金属性を示す合金等を用いることができる。
【００５０】
ベース中の非磁性体金属層７の平均厚さは、約３ｎｍ以上約３０ｎｍ以下とし、高いＭＲ率を得るためには約５ｎｍ以上約２０ｎｍ以下である。
【００５１】
エミッタの非磁性体金属層１３には、Ｃｕ、Ａｌ、Ａｕ、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｐｔまたは、これらのいずれかを含み非磁性体金属性を示す合金、もしくはそれらの積層膜等を用いることができる。エミッタの非磁性体金属層１３の厚さは、
エミッタの非磁性体金属層１３の厚さは、約１０以上約２００ｎｍ以下とすることができる。
【００５２】
以上説明したように、半導体層と金属との界面に、透過率の高い、Ｃｏシリサイド、Ｎｉシリサイド等の薄いシリサイド層や薄い遷移金属炭化物層、遷移金属窒化物層、Ｐｄ層を介在させることにより、スピントンネルトランジスタの電流透過率を増大させることができる。
【００５３】
（第２の実施の形態）
図３は、本発明の第２の実施形態に関わるスピントンネルトランジスタを説明するための断面模式図である。
【００５４】
この実施の形態のスピントンネルトランジスタは、ベースにＣｕ等の非磁性体金属層、及び磁化自由層である強磁性体金属層９を備え、エミッタに磁化の固着された強磁性体金属層１７を備える。エミッタの強磁性体金属層１７とベース間には、障壁層１１を介して強磁性トンネル接合が形成されている。
【００５５】
本実施の形態では、第１の実施の形態に比べてベース内の合計膜厚を薄くすることができ、またベース内の金属層間の界面数を減らすことができる。そのため、電流透過率を増大させるのに有利であるが、一方、トンネル接合を透過する際のスピン反転現象などによりＭＲ比が延びない（１００％程度）であるという欠点も併せ持つ。
【００５６】
次に、本発明の各実施例について説明する。
【００５７】
（実施例１）
実施例１は、第１の実施の形態におけるスピントンネルトランジスタに関する。
【００５８】
まず、実施例１のスピントンネルトランジスタの各層材料とその作成方法について説明する。
【００５９】
まず、Ｓｉ基板１上に厚さ約１ｎｍのＣｏＳｉ2層３を形成して、その上にＣｏ84Ｆｅ16層５、Ｃｕ層７、Ｃｏ84Ｆｅ16層９からなるベースを成膜した。成膜には、マルチチャンバのＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）装置を用い、２×１０-10ｔｏｒｒにて作成した。
【００６０】
最初に、ＭＢＥ装置の第１のチャンバ内で、ｎ+Ｓｉウェファーの（１１１）基板面について、約５００℃、約２時間、続いて約７００℃、約０．５時間の条件で加熱し、吸着ガスの除去を行った。
【００６１】
引き続き、弱いＳｉフラックス中で約８４０℃に加熱し、表面酸化膜を除去した。この段階で、ＲＨＥＥＤ（Ｒｅｆｌｅｃｔｉｏｎ  Ｈｉｇｈ  Ｅｎｅｒｇｙ  Ｅｌｅｃｔｒｏｎ  Ｄｉｆｆｒａｃｔｉｏｎ）により、Ｓｉ基板１表面の７ｘ７構造を確認した。
【００６２】
このＳｉ基板１表面に、バッファー層としてノンドープＳｉを約７００℃で約１μｍの厚さに形成した。その後、ストイキオメトリック（化学量論）量のＣｏ及びＳｉを同時蒸着し、約６００℃において約１０分間アニールすることにより、厚さ約１ｎｍのＣｏＳｉ2層３を形成した。
【００６３】
ベースのＣｏ84Ｆｅ16層５（厚さ約２ｎｍ）、Ｃｕ層７（厚さ約５ｎｍ）、Ｃｏ84Ｆｅ16層９（厚さ約２ｎｍ）の形成は、第２のチャンバ内でイオンビーム・スパッタ法により、行った。２つの強磁性体金属層５，９の磁気的な一軸異方性を付与するために、Ｃｏ84Ｆｅ16層の成膜は約１０００Ｏｅの磁場を印加して行った。
【００６４】
続いて、第３のチャンバ内でＡｌ2Ｏ3トンネル障壁層１１（厚さ約１．５ｎｍ）を、Ｏ2分圧約１０-5ｔｏｒｒのもとで、Ａｌソースを用いて形成した。
【００６５】
その後、厚さ約２００ｎｍのＣａＦ2層間絶縁膜を形成し、フォトリソグラフィとエッチングにより、ベース／エミッタ間のトンネル接合の面積を５０×５０μｍ2とした後、Ａｌ層（厚さ約１０ｎｍ）とＡｕ層（厚さ約１００ｎｍ）の積層エミッタ（電極）を形成した。
【００６６】
このトランジスタの面内（図１では、紙面左右方向）に磁場を印加して、このスピントンネルトランジスタの電流／電圧特性を測定して、電流透過率及びＭＲ比を求めた。
【００６７】
その結果、エミッタ電圧約１．５Ｖにおける電流透過率及びＭＲ比はそれぞれ約５．０ｘ１０-2及び約３１４％、エミッタ電圧約２Ｖにおける電流透過率及びＭＲ比はそれぞれ約５．９ｘ１０-2及び約２８９％であった。
【００６８】
（比較例１）
実施例１の比較として、Ｓｉ基板上にアモルファスのＣｏＳｉ2層（約１ｎｍ）を形成し、その他の構造は実施例１と等しいスピントンネルトランジスタを作成し、電流透過率及びＭＲ比を測定した。アモルファスＣｏＳｉ2層の形成は、実施例１と同様にしてＣｏとｉを同時蒸着した後、アニールを行わずにアモルファス層のままとした。このスピント
ンネルトランジスタは、エミッタ電圧１．５Ｖにおいて電流透過率１×１０-4、ＭＲ比は約３００％だった。ＭＲ比は結晶のＣｏＳｉ2を用いたスピントンネルトランジスタと同程度であるが、電流透過率は著しく減少した。
【００６９】
（比較例２）
実施例１と同様な方法により、Ｓｉ基板上に厚さ１ｎｍのＡｕ層を介して、ベースのＣｏ84Ｆｅ16層（厚さ約２ｎｍ）、Ｃｕ層（厚さ約５ｎｍ）、Ｃｏ84Ｆｅ16層（厚さ約２ｎｍ）、Ａｌ2Ｏ3障壁層、Ａｌエミッタ層を備えるスピントンネルトランジスタを作製した。
【００７０】
このトランジスタのエミッタ電圧約１．５Ｖにおける電流透過率及びＭＲ比はそれぞれ約２．８ｘ１０-3及び約９９％であり、実施例１に比較して１桁以上低い電流透過率を示した。
【００７１】
（実施例２）
実施例２は、第１の実施の形態におけるスピントンネルトランジスタに関する。
【００７２】
Ｓｉ基板１上に、厚さ約１ｎｍのＴｉＮ層３を介して実施例１と同様のＣｏ84Ｆｅ16層５（厚さ約２ｎｍ）Ｃｕ層７（厚さ約５ｎｍ）、Ｃｏ84Ｆｅ16層９（厚さ約２ｎｍ）からなるベースを持つスピントンネルトランジスタを作製した。ＴｉＮ層３は、イオンビーム・スパッタにより作製した。その他の層の成膜は実施例１と同様とした。
【００７３】
このスピントンネルトランジスタのエミッタ電圧１．５Ｖにおける電流透過率及びＭＲ比はそれぞれ約２．５ｘ１０-2及び約２８０％であった。
【００７４】
ＴｉＮ層３をＴｉＣやＦｅＮに変えて同様な素子を作製したところ、ＴｉＣ層を用いたトランジスタのエミッタ電圧約１．５Ｖにおける電流透過率及びＭＲ比は、それぞれ約２．１ｘ１０-2及び約２６０％であった。ＦｅＮとした素子のトランジスタのエミッタ電圧約１．５Ｖにおける電流透過率及びＭＲ比は、それぞれ約１．３ｘ１０-2及び約２９０％であった。
【００７５】
（実施例３）
実施例３は、第２の実施の形態におけるスピントンネルトランジスタに関する。
【００７６】
実施例１と同様な方法により、Ｓｉ基板１上に厚さ約１ｎｍのＣｏＳｉ2層３を介してＣｕ層１５（厚さ約５ｎｍ）、Ｎｉ81Ｆｅ19層９（厚さ約４ｎｍ）、Ａｌ2Ｏ3層１１、Ｆｅ層１７（厚さ約１０ｎｍ）を備えるスピントンネルトランジスタを作製した。Ｆｅ層１７の上には、厚さ約１００ｎｍのＡｕ電極を形成した。
【００７７】
このトランジスタのエミッタ電圧約１．５Ｖにおける電流透過率及びＭＲ比はそれぞれ約４．１ｘ１０-2及び約１０１％、エミッタ電圧約２Ｖにおける電流透過率及びＭＲ比はそれぞれ約５．５ｘ１０-2及び約９６．６％であった。
【００７８】
（比較例３）
実施例３における厚さ約１ｎｍのＣｏＳｉ2層の替わりに、厚さ約１ｎｍのＡｕ層を用いたスピントンネルトランジスタを、実施例２と同様の方法により作製した。このトランジスタのエミッタ電圧約１．５Ｖにおける電流透過率及びＭＲ比はそれぞれ約３．９ｘ１０-3及び約９３％であり、実施例２に比較して１桁以上低い電流透過率を示した。
【００７９】
（実施例４）
実施例４は、第２の実施の形態におけるスピントンネルトランジスタに関する。
【００８０】
実施例２と同様な方法により、Ｓｉ基板１上に、厚さ約１ｎｍのＰｄ層３を介して、ベースのＣｕ層１５（厚さ約５ｎｍ）とＮｉ81Ｆｅ19層９（厚さ約４ｎｍ）、Ａｌ2Ｏ3障壁層１１、Ｃｏ84Ｆｅ16層１７（厚さ約１０ｎｍ）を備えるスピントンネルトランジスタを作製した。Ｃｏ84Ｆｅ16層１７上には、厚さ約１００ｎｍのＡｕ電極を形成した。
【００８１】
このトランジスタのエミッタ電圧約１．５Ｖにおける電流透過率及びＭＲ比はそれぞれ約３．２ｘ１０-2及び約６２％、エミッタ電圧約２Ｖにおける電流透過率及びＭＲ比はそれぞれ約４．４ｘ１０-2及び約６０．４％であった。
【００８２】
以上、本発明の実施の形態を説明したが、本発明はこれらに限られず、特許請求の範囲に記載された発明の要旨の範疇において様々に変更可能である。
【００８３】
また、本発明は、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
【００８４】
さらに、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１の実施形態に関わるスピントンネルトランジスタを説明するための断面模式図。
【図２】第１の実施形態によるスピントンネルトランジスタのエネルギー・ダイアグラム。
【図３】本発明の第２の実施形態に関わるスピントンネルトランジスタを説明するための断面模式図。
【符号の説明】
【００８６】
１・・・半導体層
３・・・界面層
５・・・非強磁性体金属層
７・・・強磁性体金属層
９・・・強磁性体金属層
１１・・・障壁層
１３・・・非磁性体金属層
１５・・・非磁性体金属層
１７・・・強磁性体金属層
【図１】
2005101216.tif 000008
【図２】
2005101216.tif 000009
【図３】
2005101216.tif 000010