(57)【要約】【課題】層間絶縁膜としてｌｏｗ−ｋ膜を含んだ多層配線構造を備えた半導体チップが封止樹脂層の応力に起因して膜剥がれを生じるのを抑制すること。【解決手段】本発明の半導体装置１は、半導体基板２１と、前記半導体基板２１上に形成されるとともにＳｉＯ2膜と比較して比誘電率がより小さい層間絶縁膜を含んだ多層配線構造２２とを備えた半導体チップ２と、前記半導体チップ２の前記多層配線構造２２側の主面と側面とを被覆した封止樹脂層７と、前記半導体チップ２と前記封止樹脂層７との間に介在するとともに、前記半導体チップ２の前記多層配線構造２２側のエッジ部の少なくとも一部を被覆し且つ前記封止樹脂層７と比較してヤング率がより小さい応力緩和樹脂層５とを具備したことを特徴とする。【選択図】      図１
2005259813.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に形成されるとともにＳｉＯ2膜と比較して比誘電率がより小さい層間絶縁膜を含んだ多層配線構造とを備えた半導体チップと、
前記半導体チップの前記多層配線構造側の主面と側面とを被覆した封止樹脂層と、
前記半導体チップと前記封止樹脂層との間に介在するとともに、前記半導体チップの前記多層配線構造側のエッジ部の少なくとも一部を被覆し且つ前記封止樹脂層と比較してヤング率がより小さい応力緩和樹脂層とを具備したことを特徴とする半導体装置。
【請求項２】
前記応力緩和樹脂層のうち前記半導体チップの側面を被覆した部分は、前記多層配線構造と前記半導体基板との境界を跨っていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体チップの前記多層配線構造側の主面に対して裏面と対向した配線基板と、
前記半導体チップと前記配線基板との間に介在して前記半導体チップを前記配線基板に固定したマウント材とをさらに具備し、
前記マウント材は、前記半導体チップの側面のうち前記配線基板側の部分を被覆し、
前記応力緩和樹脂層のうち前記半導体チップの側面を被覆した部分と、前記マウント材のうち前記半導体チップの側面を被覆した部分とは互いに接触していることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記応力緩和樹脂層は、前記半導体チップの前記多層配線構造側の主面のうち周縁部のみを被覆したことを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体装置。
【請求項５】
前記半導体チップは、前記多層配線構造の主面を被覆するとともに樹脂を含有したバッファコート層をさらに備えたことを特徴とする請求項１乃至請求項４の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特には、半導体チップを封止樹脂層で被覆した構造の半導体装置に関する。
【背景技術】
【０００２】
ＬＳＩ（Large-Scale Integrated circuit）などの半導体装置には、高速化が要求されている。この要求に応えるべく、近年、配線への低抵抗率材料の使用や、層間絶縁膜の低比誘電率化が検討されている。具体的には、配線材料は、ＡｌからＣｕへと移行しつつある。また、層間絶縁膜については、フッ素をドープしたＳｉＯ2膜や有機成分を含むＳｉＯ2膜などのように、緻密且つ純粋なＳｉＯ2膜と比較して比誘電率がより小さな絶縁膜，所謂「ｌｏｗ−ｋ膜」，の使用が考えられている。なお、本明細書及び特許請求の範囲で使用する用語「ＳｉＯ2膜と比較して比誘電率がより小さい層間絶縁膜」は、「ｌｏｗ−ｋ膜」を意味することとする。
【０００３】
層間絶縁膜の低比誘電率化は、膜の密度をその材料の本来の密度よりも小さくすることや、材料中の誘電分極性を排除することなどにより可能である。
【０００４】
例えば、低密度の絶縁膜は、一般的には、材料の多孔質化（ポーラス化）を行うことにより得る。このようにして得られる絶縁膜の比誘電率は、絶縁膜中の孔に起因して、その材料の本来の比誘電率よりも小さくなる。しかしながら、一般に、これら多孔質の絶縁膜は機械的強度が低い。
【０００５】
また、誘電分極性を排除した絶縁膜は、他の絶縁膜との密着性が低い。すなわち、低比誘電率の層間絶縁膜を含む複数の層間絶縁膜を積層した構造は、それら絶縁膜間の界面で剥離を生じ易い。
【０００６】
層間絶縁膜の機械的強度や密着性の低さは、多層配線構造を含んだ半導体チップのパッケージング、これにより得られる半導体パッケージのプリント配線板への実装、ＴＣＴ（Temperature Cycling Test）などの熱処理を伴う工程において膜剥がれなどの問題を生じさせる。これは、これら熱処理の際、半導体基板と封止樹脂層との線膨張係数の相違に起因した熱応力が多層配線構造に加わり、層間絶縁膜の破壊や剥離を生じるためである。
【０００７】
なお、以下の特許文献１には、絶縁性樹脂を介して半導体チップを配線基板にフリップチップボンディングし、これにより得られる構造を封止樹脂で封止した半導体パッケージが記載されている。この半導体パッケージにおいて、絶縁性樹脂は半導体チップの側面を被覆している。また、特許文献１には、先の絶縁性樹脂として、封止樹脂よりもヤング率が小さなものを使用することが記載されている。特許文献１に記載された発明では、このような構造を採用することにより、封止樹脂の熱応力などに起因して半導体チップと配線基板との接合部が破壊されるのを防止可能としている。
【特許文献１】特開平９−２４６４６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、層間絶縁膜としてｌｏｗ−ｋ膜を含んだ多層配線構造を備えた半導体チップが封止樹脂層の応力に起因して膜剥がれを生じるのを抑制することにある。
【課題を解決するための手段】
【０００９】
本発明の一側面によると、半導体基板と、前記半導体基板上に形成されるとともにＳｉＯ2膜と比較して比誘電率がより小さい層間絶縁膜を含んだ多層配線構造とを備えた半導体チップと、前記半導体チップの前記多層配線構造側の主面と側面とを被覆した封止樹脂層と、前記半導体チップと前記封止樹脂層との間に介在するとともに、前記半導体チップの前記多層配線構造側のエッジ部の少なくとも一部を被覆し且つ前記封止樹脂層と比較してヤング率がより小さい応力緩和樹脂層とを具備したことを特徴とする半導体装置が提供される。
【発明の効果】
【００１０】
本発明によると、層間絶縁膜としてｌｏｗ−ｋ膜を含んだ多層配線構造を備えた半導体チップが封止樹脂層の熱応力に起因して膜剥がれを生じるのを抑制可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の態様について、図面を参照しながら説明する。なお、各図において、同様または類似する機能を有する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１２】
図１は、本発明の第１態様に係る半導体装置を概略的に示す断面図である。図２は、図１の半導体装置で使用可能な半導体チップの一例を概略的に示す断面図である。
【００１３】
図１に示す半導体装置１は、ＥＢＧＡ（Enhanced Ball Grid Array）と呼ばれる半導体パッケージである。この半導体パッケージ１は、半導体チップ２と、配線基板３と、マウント材４と、応力緩和樹脂層５と、ボンディングワイヤ６と、封止樹脂層７と、金属バンプ８とを含んでいる。
【００１４】
半導体チップ２は、例えば、シリコン基板などの半導体基板２１を含んでいる。半導体基板２１の一主面には、トランジスタなどの各種素子が形成されている。  
半導体基板２１の上記主面上には、多層配線構造２２が形成されている。多層配線構造２２は、複数の層間絶縁膜２２１と複数の配線層２２２とを含んでいる。これら層間絶縁膜２２１及び配線層２２２は、半導体基板２１の上記主面上で交互に積層されている。隣り合う配線層２２２に含まれる配線同士の接続及び最下層の配線層２２２に含まれる配線と半導体基板２１の上記主面に形成された各種素子との接続は、層間絶縁膜２２１に設けられた貫通孔を埋め込んだプラグによって為されている。
【００１５】
層間絶縁膜２２１の少なくとも１つ，典型的には層間絶縁膜２２１の全て，は、ｌｏｗ−ｋ膜である。ｌｏｗ−ｋ膜は、緻密且つ純粋なＳｉＯ2膜と比較して比誘電率がより小さな絶縁膜であり、例えば、２．８未満の比誘電率を有している。層間絶縁膜２２１として使用可能なｌｏｗ−ｋ膜としては、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、及び多孔質シリカ膜、ポーラスメチルシロセスキオキサン膜（ポーラスＭＳＱ膜）、ポーラスポリアリーレンエーテル膜（ポーラスＰＡＥ膜）、ポーラスハイドロゲンシロセスキオキサン膜（ポーラスＨＳＱ膜）などのポーラス膜等を挙げることができる。また、配線層２２２の材料としては、例えばＣｕなどを挙げることができる。
【００１６】
なお、図２の半導体チップ２では、多層配線構造２２はデュアルダマシンにより形成されている。すなわち、各層間絶縁膜２２１に貫通孔と溝などの凹部とを設け、これらを配線層２２２で埋め込むことにより、配線とプラグとを形成している。また、図２の半導体チップ２では、層間絶縁膜２２１と配線層２２２との間にバリア層２２３を介在させるとともに、隣り合う層間絶縁膜２２１間に例えばＳｉＣＮなどからなるキャップ層２２４を介在させている。
【００１７】
多層配線構造２２上には、樹脂を含有したバッファコート層２３が形成されている。バッファコート層２３は、多層配線構造２２の主面を被覆している。バッファコート層２３には、最上層の配線層２２２のうちパッドとして利用する部分に対応した位置に貫通孔が設けられている。バッファコート層２３は、封止樹脂層７と比較して、ヤング率がより小さい。バッファコート層２３の室温でのヤング率は、例えば、２ＧＰａ以下であってもよく、１ＧＰａ以下であってもよい。バッファコート層２３の材料としては、例えば、ポリイミド樹脂、エラストマー、ノルボルネン系樹脂、シリコーン系樹脂、ノボラック系樹脂、エポキシ系樹脂などの有機重合体を使用することができる。バッファコート層２３の厚さは、例えば、２．５μｍ乃至３μｍ程度とすることができる。
【００１８】
配線基板３は、インターポーザと呼ばれ、支持体３１と、絶縁層３２と、配線及びパッドとして使用する導体パターン３３と、接続用導体３４とを含んでいる。絶縁層３２及び導体パターン３３は、支持体３１上で交互に積層されており、多層配線構造を形成している。絶縁層３２には貫通孔が設けられており、これら貫通孔は接続用導体３４で埋め込まれている。隣り合う導体パターン３３間の接続は、これら接続用導体３４によって為されている。
【００１９】
支持体３１の材料としては、例えば、金属材料のように熱伝導性に優れた材料を使用することができる。絶縁層３２としては、例えば、ポリイミド層などを使用することができ、導体パターン３３の材料としては、例えば、銅などを使用することができる。また、接続用導体３４の材料としては、例えば、銅や半田などを使用することができる。
【００２０】
絶縁層３２及び導体パターン３３の略中央部には、半導体チップ２よりも寸法が大きく且つ典型的には矩形状の開口が設けられている。半導体チップ２は、多層配線構造２２側の主面の裏面を支持体３１と対向させるとともに、この開口内で露出した支持体３１の表面にマウント材４によって固定されている。
【００２１】
なお、ここでは、一例として、多層配線構造を含んだ配線基板３を示したが、配線基板３は多層配線構造を含んでいなくてもよい。すなわち、支持体３１上に、１つの絶縁層３２と１つの導体パターン３３とを順次積層した構造を採用してもよい。
【００２２】
マウント材４は、半導体チップ２と配線基板３との間に介在するとともに、半導体チップ２の側面のうち配線基板３側の部分を被覆している。マウント材４は、例えば、エポキシ樹脂などの樹脂と、アミン系硬化剤などの硬化剤と、アルミナなどのフィラーとを含有したダイボンディングペーストを用いて形成することができる。
【００２３】
応力緩和樹脂層５は、半導体チップ２の多層配線構造２２側のエッジ部の少なくとも一部を被覆している。ここでは、一例として、応力緩和樹脂層５は、半導体チップ２の多層配線構造２２側のエッジ部全体を被覆している。すなわち、応力緩和樹脂層５は、半導体チップ２の多層配線構造２２側の主面のうち周縁部を被覆するとともに、半導体チップ２の側面のうち多層配線構造２２側の部分を被覆している。応力緩和樹脂層５のうち半導体チップ２の側面を被覆した部分は、多層配線構造２２と半導体基板２１との境界を跨っている。また、応力緩和樹脂層５のうち半導体チップ２の側面を被覆した部分と、マウント材４のうち半導体チップ２の側面を被覆した部分とは互いに接触している。
【００２４】
応力緩和樹脂層５は、封止樹脂層７と比較して、ヤング率がより小さい。応力緩和樹脂層５の室温でのヤング率は、例えば２ＧＰａ以下であり、典型的には１ＧＰａ以下である。応力緩和樹脂層５の材料としては、例えば、ポリイミド樹脂、エラストマー、ノルボルネン系樹脂、シリコーン系樹脂、ノボラック系樹脂、エポキシ系樹脂などの有機重合体を使用することができる。応力緩和樹脂層５の材料とバッファコート層２３の材料とは、同一であってもよく、或いは、異なっていてもよい。
【００２５】
ボンディングワイヤ６は、半導体チップ２のパッドと配線基板３のパッドとを互いに接続している。ボンディングワイヤ６の材料としては、例えば金などを使用することができる。
【００２６】
封止樹脂層７は、半導体チップ２の多層配線構造２２側の主面と側面とを被覆するとともに、ボンディングワイヤ６を埋め込んでいる。封止樹脂層７は、例えば、エポキシ樹脂などの樹脂と、アミン系や酸無水物系硬化剤などの硬化剤と、シリカなどのフィラーと、必要に応じてカップリング剤などの添加剤とを含有したチップコーティングペーストを用いて形成することができる。なお、典型的には、封止樹脂層７は、半導体基板２１よりも、線膨張係数が一桁以上大きい。
【００２７】
金属バンプ８は、最上層の導体パターン３３上に配置されている。これら金属バンプ８は、半導体パッケージ１と図示しないプリント配線板との接続に利用する。金属バンプ８としては、例えば、半田ボールなどを使用することができる。
【００２８】
ところで、封止樹脂層７の応力に起因した剥離は、主として、半導体チップ２の多層配線構造２２側のエッジ部から生じる。したがって、この剥離を防止するうえでは、封止樹脂層７の応力がエッジ部に作用するのを抑制することが重要である。
【００２９】
上記の通り、本態様では、半導体チップ２の多層配線構造２２側のエッジ部を、応力緩和樹脂層５で被覆する。また、本態様では、応力緩和樹脂層５として、封止樹脂層７と比較してヤング率がより小さなものを使用する。そのため、封止樹脂層７の応力が半導体チップ２の多層配線構造２２側のエッジ部に作用するのを抑制することができる。したがって、本態様によると、封止樹脂層７の応力に起因して膜剥がれを生じるのを抑制することが可能となる。
【００３０】
なお、封止樹脂層７の応力に起因した膜剥がれは、主として、半導体チップ２の四隅から生じる。したがって、半導体チップ２の多層配線構造２２側のエッジ部の一部のみを応力緩和樹脂層５で被覆する場合は、半導体チップ２の多層配線構造２２側の四隅を被覆するように応力緩和樹脂層５を設けてもよい。
【００３１】
上記の半導体パッケージ１は、例えば、以下の方法により製造することができる。  
図３乃至図８は、本発明の第１態様に係る半導体装置の製造方法の一例を概略的に示す断面図である。
【００３２】
この方法では、まず、図３に示すように、半導体ウエハＷの多層配線構造２２が形成された面に、バッファコート層２３を形成する。このバッファコート層２３には、各半導体チップ２のパッドに対応した位置に貫通孔を設ける。バッファコート層２３は、例えば、フォトリソグラフィを利用して形成することができる。
【００３３】
次に、半導体ウエハＷをダイシングする。これにより、図４に示すように、各々バッファコート層２３が設けられた複数の半導体チップ２を得る。
【００３４】
次いで、配線基板３の絶縁層３２及び導体パターン３３に設けた開口の位置で、支持体３１の表面に、例えばダイボンディングペーストをディスペンスする。続いて、ダイボンディングペースト上に、半導体チップ２を、その多層配線構造２２側の主面の裏面が支持体３１と対向するように載置する。さらに、ダイボンディングペーストを熱硬化させることにより、図５の構造を得る。
【００３５】
その後、図６に示すように、半導体チップ２の多層配線構造２２側のエッジ部を被覆した応力緩和樹脂層５を形成する。この応力緩和樹脂層５は、例えば、スクリーン印刷法によって応力緩和樹脂層５に対応した位置に樹脂ペーストを塗布し、得られた塗膜を熱硬化させることにより形成することができる。或いは、応力緩和樹脂層５は、ディスペンス法によって応力緩和樹脂層５に対応した位置に樹脂ペーストを塗布し、得られた塗膜を熱硬化させることにより形成することができる。
【００３６】
次に、図７に示すように、ボンディングワイヤ６で、半導体チップ２のパッドと配線基板３のパッドとを互いに接続する。
【００３７】
その後、半導体チップ２の上面及び側面を被覆し且つボンディングワイヤ６を埋め込むように、配線基板３上に例えばチップコーティングペーストをディスペンスする。これによって得られた塗膜を熱硬化させることにより、図８に示す封止樹脂層７を得る。
【００３８】
さらに、金属バンプ８を、最上層の導体パターン３３上に配置する。以上のようにして、図１に示す半導体パッケージ１が得られる。
【００３９】
次に、本発明の第２態様について説明する。  
図９は、本発明の第２態様に係る半導体装置を概略的に示す断面図である。この半導体装置１は、応力緩和樹脂層５が半導体チップ２の多層配線構造２２側のエッジ部と半導体チップ２の多層配線構造２２側の主面中央部とを被覆していること以外は、第１態様に係る半導体パッケージ１と同様の構造を有している。このような構造を採用すると、第１態様で説明したのと同様の効果を得ることができる。
【００４０】
また、図９の半導体パッケージ１では、応力緩和樹脂層５が半導体チップ２の多層配線構造２２側の主面中央部を被覆している。このような構造を採用した場合、応力緩和樹脂層５を形成するためにより多くの材料が必要であるが、第１態様の半導体パッケージ１と比較して、封止樹脂層７の応力が半導体チップ２の多層配線構造２２側の主面中央部に作用するのを抑制する効果がより大きくなる。
【００４１】
次に、本発明の第３態様について説明する。  
図１０は、本発明の第３態様に係る半導体装置を概略的に示す断面図である。この半導体装置１は、バッファコート層２３を省略していること以外は、第１態様に係る半導体パッケージ１と同様の構造を有している。このような構造を採用すると、第１態様で説明したのとほぼ同様の効果を得ることができる。
【００４２】
なお、図１０の半導体パッケージ１では、バッファコート層２３を省略しているので、半導体チップ２の多層配線構造２２側の主面中央部には、第１態様の半導体パッケージ１と比較してより大きな応力が作用する。しかしながら、図１０の半導体パッケージ１は、第１態様の半導体パッケージ１と比較して、製造コストの低減に有利である。
【００４３】
次に、本発明の第４態様について説明する。  
図１１は、本発明の第４態様に係る半導体装置を概略的に示す断面図である。この半導体装置１は、バッファコート層２３を省略していること以外は、第２態様に係る半導体パッケージ１と同様の構造を有している。このような構造を採用すると、第２態様で説明したのとほぼ同様の効果を得ることができる。
【００４４】
なお、図１１の半導体パッケージ１では、バッファコート層２３を省略しているので、半導体チップ２の多層配線構造２２側の主面中央部には、第２態様の半導体パッケージ１と比較してより大きな応力が作用する。しかしながら、図１１の半導体パッケージ１は、第２態様の半導体パッケージ１と比較して、製造コストの低減に有利である。
【００４５】
上記の各態様では、本発明をＥＢＧＡに適用したが、本発明は、例えば、ＰＢＧＡ（Plastic Ball Grid Array）、ＰＦＢＧＡ（Plastic Fine Pitch Ball Grid Array）、ＴＢＧＡ（Tape Ball Grid Array）、ＦＣＢＧＡ（Flip Chip Ball Grid Array）などのＥＢＧＡ以外のＢＧＡにも適用可能である。但し、半導体チップ２を配線基板３にフリップチップボンディングする場合などには、通常、それに先立ち、半導体チップ２の多層配線構造２２側のエッジ部を応力緩和樹脂層５で被覆しておく。
【００４６】
また、上記の各態様では、本発明をＢＧＡに適用したが、本発明は、ＱＦＰ（Quad Flat Package）やＣＳＰ（Chip Scale Package）などのＢＧＡ以外の半導体パッケージにも適用可能である。
【００４７】
さらに、上記の各態様では、配線基板３をインターポーザとして利用したが、配線基板３はプリント配線板であってもよい。すなわち、本発明は、ＣＯＢ（Chip On Board）実装などにも適用可能である。換言すれば、本発明の半導体装置は半導体モジュールであってもよい。
【実施例】
【００４８】
以下、本発明の実施例について説明する。  
まず、図１の半導体パッケージ１について、ＴＣＴを実施した。
【００４９】
ここでは、バッファコート層２３と応力緩和樹脂層５とに同一の材料を使用した。バッファコート層２３の厚さは５μｍとし、応力緩和樹脂層５の厚さは１０μｍとした。半導体基板２１としてはシリコン基板を使用し、層間絶縁膜２２１としては、Ｓｉ、Ｏ、Ｃ及びＨを含んだ、比誘電率が約２．２の低誘電率酸化膜を使用した。また、封止樹脂層７は、エポキシ樹脂を主成分としたチップコーティングペーストを用いて約１５０μｍの厚さに形成した。この封止樹脂層７の室温でのヤング率は、１０ＧＰａ以上であった。
【００５０】
ＴＣＴは、−５５℃から＋１２５℃への温度変化を１サイクルとするとともに、サイクル数を５００サイクルとして行った。また、比較のために、応力緩和樹脂層５を設けなかったこと以外は上記と同様の構造を有する半導体パッケージ１について、上記と同様の条件のもとでＴＣＴを行った。この結果を、以下の表１に示す。
【表１】
2005259813.tif 000003
【００５１】
表１に示すように、応力緩和樹脂層５を設けない場合、全てのサンプルで膜剥がれを生じた。具体的には、応力緩和樹脂層５を設けなかったサンプルは何れも、１００サイクルに達する前に膜剥がれを生じた。これに対し、応力緩和樹脂層５を設けた場合、全てのサンプルで膜剥がれの発生を防止することができた。
【００５２】
次に、バッファコート層２３や応力緩和樹脂層５のヤング率と膜剥がれの生じ易さとの関係を調べるべく、以下の方法により、ｍ−ＥＬＴ（modified Edge Lift-off Test）を行った。
【００５３】
図１２は、ｍ−ＥＬＴで使用したサンプルを概略的に示す断面図である。図１２に示すように、このｍ−ＥＬＴで使用したサンプルは、シリコン基板９１上に、多層配線構造９２、第１樹脂層９３、及び第２樹脂層９４を順次積層した構造を有している。多層配線構造９２は、先のＴＣＴで使用した半導体モジュール１の多層配線構造２２と同じ層構造とし、各層の材料もそれと同一とした。第１樹脂層９３は８μｍの厚さに形成した。また、第２樹脂層９４は、ＴＣＴで使用した半導体モジュール１の封止樹脂層７と同じ厚さに形成し、材料もそれと同一とした。
【００５４】
各サンプルを室温から徐々に冷却し、膜剥がれを生じた時の温度を記録した。この温度から、膜剥がれを生じた時点における応力Ｋappを算出した。なお、第１樹脂層９３にノルボルネン系樹脂を使用したサンプルについては、温度が使用した装置の限界（応力Ｋapp換算で０．５ＭＰａ）に達しても膜剥がれを生じなかった。ｍ−ＥＬＴの結果を以下の表２及び図１３に示す。
【表２】
2005259813.tif 000004
【００５５】
図１３は、ｍ−ＥＬＴの結果を示すグラフである。図中、横軸は、第１樹脂層９３の室温でのヤング率を示し、縦軸は膜剥がれを生じたときの応力Ｋappを示している。
【００５６】
表２及び図１３から明らかなように、第１樹脂層９３の室温でのヤング率が小さいほど、膜剥がれが生じ難くなる。この結果から、膜剥がれを防止する観点では、バッファコート層２３及び／または応力緩和樹脂層５としてヤング率の小さな樹脂層を使用することが有利であることが分かる。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１態様に係る半導体装置を概略的に示す断面図。
【図２】図１の半導体装置で使用可能な半導体チップの一例を概略的に示す断面図。
【図３】本発明の第１態様に係る半導体装置の製造方法の一例を概略的に示す断面図。
【図４】本発明の第１態様に係る半導体装置の製造方法の一例を概略的に示す断面図。
【図５】本発明の第１態様に係る半導体装置の製造方法の一例を概略的に示す断面図。
【図６】本発明の第１態様に係る半導体装置の製造方法の一例を概略的に示す断面図。
【図７】本発明の第１態様に係る半導体装置の製造方法の一例を概略的に示す断面図。
【図８】本発明の第１態様に係る半導体装置の製造方法の一例を概略的に示す断面図。
【図９】本発明の第２態様に係る半導体装置を概略的に示す断面図。
【図１０】本発明の第３態様に係る半導体装置を概略的に示す断面図。
【図１１】本発明の第４態様に係る半導体装置を概略的に示す断面図。
【図１２】ｍ−ＥＬＴで使用したサンプルを概略的に示す断面図。
【図１３】ｍ−ＥＬＴの結果を示すグラフ。
【符号の説明】
【００５８】
１…半導体装置、２…半導体チップ、３…配線基板、４…マウント材、５…応力緩和樹脂層、６…ボンディングワイヤ、７…封止樹脂層、８…金属バンプ、２１…半導体基板、２２…多層配線構造、２３…バッファコート層、３１…支持体、３２…絶縁層、３３…導体パターン、３４…接続用導体、９１…シリコン基板、９２…多層配線構造、９３…第１樹脂層、９４…第２樹脂層、２２１…層間絶縁膜、２２２…配線層、２２３…バリア層、２２４…キャップ層、Ｗ…半導体ウエハ。
【図１】
2005259813.tif 000005
【図２】
2005259813.tif 000006
【図３】
2005259813.tif 000007
【図４】
2005259813.tif 000008
【図５】
2005259813.tif 000009
【図６】
2005259813.tif 000010
【図７】
2005259813.tif 000011
【図８】
2005259813.tif 000012
【図９】
2005259813.tif 000013
【図１０】
2005259813.tif 000014
【図１１】
2005259813.tif 000015
【図１２】
2005259813.tif 000016
【図１３】
2005259813.tif 000017
【手続補正書】
【提出日】平成17年3月1日(2005.3.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
ＴＣＴは、−５５℃から＋１２５℃への温度変化を１サイクルとするとともに、サイクル数を５００サイクルとして行った。また、比較のために、応力緩和樹脂層５を設けなかったこと以外は上記と同様の構造を有する半導体パッケージ１について、上記と同様の条件のもとでＴＣＴを行った。この結果を、以下の表１に示す。
【表１】
2005259813.tif 000018