(57)【要約】【課題】  必要な供給電圧ＶＤＤが可能な限り低く、同時に、供給電圧の変動に対して可能な限り感度が鈍い、一定の基準電流を発生させるための電流源を提供する。  【解決手段】  一定の基準電流（ＩＢＩＡＳ）を発生する電流源は、  増幅出力電圧（ＶＡ）として反転増幅方式で、第１の抵抗器（６）を通って負帰還電圧（ＶＧ）を出力する増幅回路（５）；  増幅出力電圧（ＶＡ）に依存する方式で電流（Ｉ３）を発生する、第１の電圧／電流コンバータ（８）；  電圧／電流コンバータ（８）によって発生した電流（Ｉ３）をミラーしてミラー電流（Ｉ２）を形成し、そのミラー電流（Ｉ２）は第１の抵抗器（６）を通って負回帰電圧（ＶＧ）を発生する、第１の電流ミラー回路（１２−１）；および  電圧／電流コンバータ（８）によって発生した電流（Ｉ３）をミラーして基準電流（ＩＯＵＴ）を形成する、第２の電流ミラー回路（１２−２）；  を有する。【選択図】      図３
2005018783.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）増幅出力電圧（ＶＡ）として反転増幅方式で、第１の抵抗器（６）を通って負帰還電圧（ＶＧ）を出力する増幅器回路（５）と、
（ｂ）増幅器出力電圧（ＶＡ）に依存する方式で電流（Ｉ３）を発生する第１の電圧／電流コンバータ（８）と、
（ｃ）同電圧／電流コンバータ（８）によって発生した電流（Ｉ３）をミラーしてミラー電流（Ｉ２）を形成する第１の電流ミラー回路（１２−１）であって、該ミラー電流（Ｉ２）は第１の抵抗器（６）を通って、負帰還電圧（ＶＧ）を発生することと、
（ｄ）該電圧／電流コンバータ（８）によって発生した電流（Ｉ３）をミラーして基準電流（ＩＯＵＴ）を形成する第２の電流ミラー回路（１２−２）と、
を有する、一定の基準電流（ＩＢＩＡＳ）を発生させるための電流源。
【請求項２】
前記増幅器回路（５）は第１のＭＯＳＦＥＴ（Ｎ１）を備える反転増幅器であって、該ＭＯＳＦＥＴ（Ｎ１）のゲートには負帰還電圧（ＶＧ）があり、更に、該第１のＭＯＳＦＥＴ（Ｎ１）に相補的に構成された第２のＭＯＳＦＥＴ（Ｐ１）を有する請求項１に記載の電流源。
【請求項３】
前記増幅器回路（５）の第１のＭＯＳＦＥＴ（Ｎ１）は、電流源（１）の負供給電圧（ＶＳＳ）と接続するソース端末、及び増幅器回路（５）の出力端末（ＡＶ）と接続するドレイン端末を有する請求項２に記載の電流源。
【請求項４】
増幅器回路の第２のＭＯＳＦＥＴ（Ｐ１）は、電流源の正供給電圧（ＶＤＤ）と接続するソース端末、及び増幅器回路（５）の出力端末（ＡＶ）と接続するドレイン端末を有する請求項２に記載の電流源。
【請求項５】
第１の電流ミラー回路（１２−１）は、電圧／電流コンバータ（８）と接続するドレイン端末、及び電流源（１）の正供給電圧（ＶＤＤ）と接続するソース端末を備える、第１のＭＯＳＦＥＴ（Ｐ３）を有する請求項１に記載の電流源。  
【請求項６】
第１の電流ミラー回路は、第１の抵抗器（６）と接続するドレイン端末、及び電流源（１）の正供給電圧（ＶＤＤ）と接続するソース端末を備える、第２のＭＯＳＦＥＴ（Ｐ２）を有する請求項５に記載の電流源。
【請求項７】
第１の電流ミラー回路（１２−１）の第１のＭＯＳＦＥＴ（Ｐ３）のゲートは、第１の電流ミラー回路（１２−１）の第２のＭＯＳＦＥＴ（Ｐ２）のゲートと接続する請求項５に記載の電流源。  
【請求項８】
第１の電流ミラー回路（１２−１）の第１のＭＯＳＦＥＴ（Ｐ３）のゲートは、増幅器回路（５）の第２のＭＯＳＦＥＴ（Ｐ１）ゲートと接続して、第３の電流ミラー回路（１２−３）を形成する請求項１に記載の電流源。
【請求項９】
第１の電圧／電流コンバータ（８）は、増幅器回路（５）の出力（Ａｖ）と接続するゲート、第２の抵抗器（１０）を介して電流源（１）の負供給電圧（Ｖｓｓ）と接続するソース端末、及び、第１の電流ミラー回路（１２−１）の第１のＭＯＳＦＥＴ（Ｐ３）のソース端末と接続するドレイン端末、を備えるＭＯＳＦＥＴ（Ｎ２）を有する請求項１に記載の電流源。  
【請求項１０】
第１の抵抗器（６）の抵抗値（Ｒ６）は調整可能である請求項１に記載の電流源。
【請求項１１】
第２の抵抗器（１０）の抵抗値（Ｒ１０）は調整可能である請求項９に記載の電流源。
【請求項１２】
第２の抵抗器（１０）の抵抗値（Ｒ１０）は、第１の抵抗器（６）の抵抗値（Ｒ６）よりも低い請求項１１に記載の電流源。
【請求項１３】
第２の抵抗器（１０）の抵抗値はゼロ（Ｒ１０  ０）である請求項１２に記載の電流源。
【請求項１４】
第２の抵抗器（１０）の抵抗値（Ｒ１０）は、第１の抵抗器（６）の抵抗値（Ｒ６）の半分である請求項１２に記載の電流源。
【請求項１５】
第１の抵抗器（６）及び第２の抵抗器（１０）はポリシリコンで作製された請求項１乃至１４のうちの１つに記載の電流源。  
【請求項１６】
カスコード電流ミラー回路（１４−ｉ）はそれぞれ、各電流ミラー回路（１２−ｉ）と直列に接続する請求項１に記載の電流源。
【請求項１７】
第２の電圧／電流コンバータ（１５）は、増幅器回路（５）の出力（Ａｖ）と接続するゲート、第３の抵抗器（１６）を介して電流源（１）の負供給電圧（Ｖｓｓ）と接続するソース端末、及び、相補的方式で構築されたＭＯＳＦＥＴ（Ｐ４）と接続するドレイン端末、を備えるＭＯＳＦＥＴ（Ｎ３）を有し、カスコードミラー回路（１４−ｉ）のためのゲート電圧を発生する請求項１乃至１６のうちの１つに記載の電流源。
【請求項１８】
電流源（１）は集積回路で集積されている請求項１乃至１７のうちの１つに記載の電流源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一定の基準電流を発生させるための電流源、特には、ＣＭＯＳ技術において特定の集積回路の応用に関する。
【背景技術】
【０００２】
定電流源は、動作電圧の変化、動作温度の変化および長期間の変化に独立で、出力電圧にも独立した形で供給される。従って、定電流源は非常に高い内部抵抗を有する。
集積回路において、アナログの基準電流源は、バイアス電流を発生させるためにしばしば使用される。多様な設計の電流源が周知である。定電流源は、負電流帰還によって、Ｒ１＝∞、の内部抵抗を有する能動二端子ネットワークとして、又は、調節されたクランプ電流を有する能動二端子ネットワークとして、実現される。定電流源は、電流ミラー回路としても知られる。電流ミラーはトランジスタを有する電子回路であって、基準電流から定電流を発生させる役割をする。電流ミラー回路は、バイポーラ・トランジスタ、或いは、ＭＯＳ電界効果型トランジスタから構築され、２つのトランジスタのベース或いはゲート端子はそれぞれ、相互に接続される。
【０００３】
多くの技術的応用において、供給電圧の変動に独立なバイアス電流Ｉｂｉａｓを発生させることは重要である。従って、基準電流やバイアス電流を発生させるための電流源は、供給電圧ＶＤＤの変動に対して比較的に低感度である。基準電流源の供給電圧に対する低感度は、発生した基準電圧を受ける、増幅器、コンパレータ、振動子等の多くの用途において重要な必須条件である。位相同期ループＰＬＬの振動子は、供給電圧に可能な限り独立して、信号周波数を発生する。供給電圧の変動によってもたらされるＰＬＬの周波数変化は、出力信号に好ましくないジッタを引き起こす。
【０００４】
多くの場合、特定仕様の集積回路ＡＳＩＣは、デジタル回路部とアナログ回路部とからなる。この場合、基準電流源はアナログ回路内で集積されて、増幅器、コンパレータ、振動子等の、多様なアナログ回路部品に、基準電流や定電流を発生させる。ＡＳＩＣのデジタル回路部は、同期クロック信号でクロックされる。デジタル回路部とアナログ回路部とは共に、外部から電圧が供給され、共通の電力線を介して相互に接続される。更に、デジタル回路部とアナログ回路部とは共に、同一基板上で集積される。デジタル回路部においてスイッチング動作によってもたらされる供給電圧変動（スパイク）は、供給電圧線を介してアナログ回路部に伝送される。更に、デジタル回路部内でのスイッチング動作によってもたらされるノイズは、共通の基板を介してアナログ回路に、特に、アナログの定電流源に、伝送される。従って、定電流源の高ＰＳＲＲ（電力供給拒絶比）は、集積度の増大に応じて必要になる。
【０００５】
【数１】
2005018783.tif 000003
ここで、ＰＳＳは電力源の感度を示し、Ｉｏｕｔは電流源の出力電流を示し、ＶＤＤは電流源の供給電圧を示す。
【０００６】
供給電圧の変動に対する電流源の感度ＰＳＳは、電流源の回路構成によって決定
される。
図１は、ブートストラップ電流源でもある、電流源を示す。この電流源は、例えば、ＭｃＧｒａｗ−Ｈｉｌｌ、国際版、１９９０年の３６３〜３６５頁の、Ｒ. Ｌ. Ｇｅｉｇｅｒ、Ｐ. Ｅ. Ａｌｌｅｎ、Ｎ. Ｒ. Ｓｔｒａｄｅｒの「アナログとデジタル回路のＶＬＳＩ設計法」に記載されている。図１に示した従来技術のブートストラップ電流源ＢＳＱは、一定の基準電流（ＩＢＩＡＳ）を発生させる。この電流源は２つの供給電圧端末、ＶＤＤとＶＳＳを有する。例えば、負の供給電圧端末ＶＳＳは、グランドＧＮＤに接続される。電流源ＢＳＱは、２つの相補ＭＯＳＦＥＴトランジスタ（Ｐ１，Ｎ１）を有する増幅器回路ＡＭＰを含む。ＭＯＳＦＥＴトランジスタＮ１のゲートは、増幅器回路ＡＭＰの入力Ｅに接続される。増幅器回路ＡＭＰは出力Ａを有し、出力Ａは、ＭＯＳＦＥＴ電界効果型トランジスタＮ２のゲートに接続されている。ＭＯＳＦＥＴトランジスタＮ２は、電圧／電流変換機を形成して、増幅器の出力電圧に依存する電流Ｉ２を発生する。電流Ｉ２は、抵抗器Ｒ１を介して負の供給電圧端末Ｖｓｓに流れる。結果として、負帰還電圧ＶＲ１は抵抗器Ｒ１を通って降下する。この負の電圧ＶＧは増幅器回路ＡＭＰの入力Ｅに印加される。電圧／電流変換機Ｎ２を流れる電流Ｉ２は、相補ＦＥＴであるＰ２を通り、それは、一方ではＰＭＯＳトランジスタＰ１を経由して、他方ではＰＭＯＳトランジスタＰＯＵＴを経由して、電流Ｉ２をミラーする。このミラーリングは、電流Ｉ１，Ｉ２および発生する基準電流ＩＯＵＴを等しくする：
Ｉ１＝Ｉ２＝ＩＯＵＴ（２）
図１に示した電流源は、抵抗器Ｒ１を通る負帰還電圧ＶＧで動作する。電流源の動作点は調整可能である。負帰還電圧ＶＧの上昇は、反転増幅器回路ＡＭＰによる増幅法で、増幅器ＡＭＰの出力Ａにある出力電圧を降下させる。
ＶＡ＝−Ｋ＊ＶＧ（３）
ＦＥＴであるＮ２はソース・フォロワー（ＳＯＵＲＣＥ  ｆｏｌｌｏｗｅｒ）を形成するので、抵抗器Ｒ１を通った電圧は、増幅器ＡＭＰの出力電圧と同量の電圧降下をする。ＶＧ＝Ｋ’＊ＶＡ＝（Ｋ’≒１）（４）
２つのＭＯＳＦＥＴトランジスタＮ１, Ｎ２は、それぞれ飽和域で動作し、電流Ｉ１，Ｉ２は、電流のミラ−リングによって同じになる。
【０００７】
増幅器回路ＡＭＰの出力電圧は、ＭＯＳＦＥＴトランジスタＮ１，Ｎ２の２つのゲートーソース電圧の総量になる：
ＶＡ＝ＶＧＳ・Ｎ１＋ＶＧＳ・Ｎ２（５）
増幅器回路ＶＡの出力電圧は：
ＶＡ＝ＶＴ１＋ΔＶ１＋ＶＴ２＋ΔＶ２（６）
ここで、
ＶＴ１は、ＭＯＳトランジスタＮ１のしきい値電圧を示す、
ＶＴ２は、ＭＯＳトランジスタＮ２のしきい値電圧を示す、
ΔＶ１は、トランジスタＮ１のオーバードライブ電圧を示す、
ΔＶ２は、トランジスタＮ２のオーバードライブ電圧を示す。
【０００８】
飽和域では、
【０００９】
【数２】
2005018783.tif 000004
【００１０】
【数３】
2005018783.tif 000005
であって、Ｉ１，Ｉ２は、トランジスタＮ１，Ｎ２を通る電流を示す、
Ｋ１，Ｋ２は、トランジスタＮ１，Ｎ２の相互コンダクタンスを示す、
Ｗ１，Ｗ２は、トランジスタＮ１，Ｎ２のチャネル幅を示す、
Ｌ１，Ｌ２ｈａ，トランジスタＮ１，Ｎ２のチャネル長を示す。
【００１１】
ＰＭＯＳのＦＥＴＰ１でのドレイン−ソース電圧は、増幅器回路の出力Ａでの、供給電圧ＶＤＤと出力電圧との差異から得られる。
ＶＤＳ＝ＶＤＤ−ＶＡ（９）
図１に示す従来回路の場合、増幅器回路の出力Ａでの出力電圧は、約１. １Ｖである。十分に精密な電流ミラーリングのためには、電流ミラートランジスタＰ１でのドレイン−ソース電圧は、ある電圧、例えば、０. ４Ｖの電圧より下がってはならない。
【００１２】
図２は、図１に示した従来技術による、負帰還電圧手段によって接続された電流源の理論を示す。ミラー電流Ｉ１は、一方で、電流変換機Ｎ２を流れる電流Ｉ２の関数であって、抵抗器Ｒ１を通って電圧降下ＶＲ１を起し、ＭＯＳＦＥＴトランジスタＮ１を制御する。２つの電流Ｉ１，Ｉ２が同じ値になる条件は、２つのＰＭＯＳトランジスタＰ１，Ｐ２での電流ミラーリングによって維持される。２つの動作点ＡＲＢ１、ＡＲＢ２は、２つの特性曲線の交点である。動作点２は、２つの電流Ｉ１＝Ｉ２＝ゼロ、なので、好ましくない動作点である。好ましい動作点は、動作点ＡＲＢ１であって、その点は抵抗器Ｒ１によって調整可能である。
【００１３】
２つの電流Ｉ１，Ｉ２間の関係を次式で示す：
【００１４】
【数４】
2005018783.tif 000006
図１に示した従来の電流源ＢＳＱの問題点は、比較的高い出力電圧が増幅回路の出力Ａで必要なため、必要な供給電圧ＶＤＤも同様に、比較的高く、約１. ５Ｖのオーダーであることである。
図１に示した電流源の更なる問題点は、供給電圧の変動ΔＶＤＤに対する感度ＰＳＳが比較的高く、又、更に高い供給電圧ＶＤＤを得るために、電流ミラー回路Ｐ１，Ｐ２およびＰ３、Ｐｏｕｔをカスケードに付加しても増加しないことである。
【非特許文献１】ＭｃＧｒａｗ−Ｈｉｌｌ、国際版、１９９０年、３６３〜３６５頁、Ｒ. Ｌ. Ｇｅｉｇｅｒ、Ｐ. Ｅ.  Ａｌｌｅｎ、Ｎ. Ｒ. Ｓｔｒａｄｅｒ、題名「アナログとデジタル回路のＶＬＳＩ設計法」
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従って、本発明の目的は、必要な供給電圧ＶＤＤが可能な限り低く、同時に、供給電圧の変動に対して可能な限り感度が鈍い、一定の基準電流を発生させるための電流源を提供することである。
【課題を解決するための手段】
【００１６】
上記問題点を解決するために、請求項１に記載の発明は、増幅出力電圧として反転増幅方式で、第１の抵抗器を通って負帰還電圧を出力する増幅器回路と、増幅器出力電圧に依存する方式で電流を発生する第１の電圧／電流コンバータと、同電圧／電流コンバータによって発生した電流をミラーしてミラー電流を形成する第１の電流ミラー回路（１２−１）であって、該ミラー電流は第１の抵抗器を通って、負帰還電圧を発生することと、該電圧／電流コンバータによって発生した電流をミラーして基準電流を形成する第２の電流ミラー回路（１２−２）と、を有する、一定の基準電流を発生させることを要旨とする。
【００１７】
請求項２に記載の発明は、請求項１に記載の電流源において、前記増幅器回路は第１のＭＯＳＦＥＴを備える反転増幅器であって、該ＭＯＳＦＥＴのゲートには負帰還電圧があり、更に、該第１のＭＯＳＦＥＴに相補的に構成された第２のＭＯＳＦＥＴを有する、ことを要旨とする。
【００１８】
請求項３に記載の発明は、請求項２に記載の電流源において、前記増幅器回路の第１のＭＯＳＦＥＴは、電流源の負供給電圧と接続するソース端末、及び増幅器回路の出力端末と接続するドレイン端末を有することを要旨とする。
【００１９】
請求項４に記載の発明は、請求項２に記載の電流源において、増幅器回路の第２のＭＯＳＦＥＴは、電流源の正供給電圧と接続するソース端末、及び増幅器回路の出力端末と接続するドレイン端末を有することを要旨とする。
【００２０】
請求項５に記載の発明は、請求項１に記載の電流源において、第１の電流ミラー回路（１２−１）は、電圧／電流コンバータと接続するドレイン端末、及び電流源の正供給電圧と接続するソース端末を備える、第１のＭＯＳＦＥＴを有することを要旨とする。
【００２１】
請求項６に記載の発明は、請求項５に記載の電流源において、第１の電流ミラー回路は、第１の抵抗器と接続するドレイン端末、及び電流源の正供給電圧と接続するソース端末を備える、第２のＭＯＳＦＥＴを有することを要旨とする。
【００２２】
請求項７に記載の発明は、請求項５に記載の電流源において、第１の電流ミラー回路（１２−１）の第１のＭＯＳＦＥＴのゲートは、第１の電流ミラー回路（１２−１）の第２のＭＯＳＦＥＴのゲートと接続することを要旨とする。
【００２３】
請求項８に記載の発明は、請求項１に記載の電流源において、第１の電流ミラー回路（１２−１）の第１のＭＯＳＦＥＴのゲートは、増幅器回路の第２のＭＯＳＦＥＴゲートと接続して、第３の電流ミラー回路（１２−３）を形成することを要旨とする。
【００２４】
請求項９に記載の発明は、請求項１に記載の電流源において、第１の電圧／電流コンバータは、増幅器回路の出力と接続するゲート、第２の抵抗器を介して電流源の負供給電圧と接続するソース端末、及び、第１の電流ミラー回路（１２−１）の第１のＭＯＳＦＥＴのソース端末と接続するドレイン端末、を備えるＭＯＳＦＥＴを有することを要旨とする。
【００２５】
請求項１０に記載の発明は、請求項１に記載の電流源において、第１の抵抗器の抵抗値は調整可能であることを要旨とする。
請求項１１に記載の発明は、請求項９に記載の電流源において、第２の抵抗器の抵抗値は調整可能であることを要旨とする。
【００２６】
請求項１２に記載の発明は、請求項１１に記載の電流源において、第２の抵抗器の抵抗値は、第１の抵抗器の抵抗値よりも低いことを要旨とする。
請求項１３に記載の発明は、請求項１２に記載の電流源において、第２の抵抗器の抵抗値はゼロ（Ｒ１００）であることを要旨とする。
【００２７】
請求項１４に記載の発明は、請求項１２に記載の電流源において、第２の抵抗器の抵抗値は、第１の抵抗器の抵抗値の半分であることを要旨とする。
請求項１５に記載の発明は、請求項１乃至１４のうちの１つに記載の電流源において、第１の抵抗器及び第２の抵抗器はポリシリコンで作製されたことを要旨とする。
【００２８】
請求項１６に記載の発明は、請求項１に記載の電流源において、カスコード電流ミラー回路（１４−ｉ）はそれぞれ、各電流ミラー回路（１２−ｉ）と直列に接続することを要旨とする。
【００２９】
請求項１７に記載の発明は、請求項１乃至１６のうちの１つに記載の電流源において、
第２の電圧／電流コンバータは、増幅器回路の出力と接続するゲート、第３の抵抗器を介して電流源の負供給電圧と接続するソース端末、及び、相補的方式で構築されたＭＯＳＦＥＴと接続するドレイン端末、を備えるＭＯＳＦＥＴを有し、カスコードミラー回路（１４−ｉ）のためのゲート電圧を発生することを要旨とする。
【００３０】
請求項１８に記載の発明は、請求項１乃至１７のうちの１つに記載の電流源において、電流源は集積回路で集積されていることを要旨とする。
この目的は、特許の請求項１の特徴を有する電流源を用いた発明によって達成される。
【００３１】
この発明は一定の基準電流を発生する電流源を提供する。
この電流源は、第１の抵抗器を通って負帰還電圧（ＶＧ）を出力し、増幅器出力電圧（Ｖ７）のような反転増幅器回路方式の増幅回路、
増幅器の出力電圧に依存する電流を発生する第１の電圧／電流変換機、
電圧／電流変換機によって発生した電流をミラー電流にして、その電流が第１の抵抗器を通って負帰還電圧（ＶＧ）を発生するための第１の電流ミラー回路、および
電圧／電流変換機によって発生した電流を基準電流にするための第２の電流ミラー回路、
を有する。
【発明の効果】
【００３２】
本発明による電流源１は、低供給電圧ＶＤＤを管理することによって又は、追加の電流ミラーカスコード段階１４を備えることによって、設計され得る。電流源１の性能は、供給電圧ＶＤＤを変えずに大きく向上され得る。
【発明を実施するための最良の形態】
【００３３】
本発明による電流源の好ましい実施例において、増幅器回路は、第１のＭＯＳＦＥＴと、それのゲートにおいて負帰還電圧があり、第１のＭＯＳＦＥＴに関して相補的に構成されたＭＯＳＦＥＴと、を有する反転増幅器回路である。
【００３４】
増幅器回路の第１のＭＯＳＦＥＴは、電流源の正の供給電圧（ＶＤＤ）と接続したソース端末と、増幅器回路の出力端末（Ａ）と接続したドレイン端末と、を有するのが望ましい。
【００３５】
増幅器回路の第２のＭＯＳＦＥＴは、電流源の負の供給電圧（ＶＳＳ）と接続したソース端末と、増幅器回路の出力端末（Ａ）と接続したドレイン端末と、を有するのが望まし
い。
【００３６】
本発明による電流源の好ましい実施例においては、第１の電流ミラー回路は、電圧／電流変換機と接続したドレイン端末と、電流源の正の供給電圧（ＶＤＤ）と接続したソース端末と、を有する第１のＭＯＳＦＥＴを有する。
【００３７】
この場合、第１の電流ミラー回路は、第１の抵抗器と接続するドレイン端末と、電流源の正の供給電圧（ＶＤＤ）と接続したソース端末と、を有する第２のＭＯＳＦＥＴを有する。
【００３８】
第１の電流ミラー回路の第１のＭＯＳＦＥＴのゲートは、第１の電流ミラー回路の第２のＭＯＳＦＥＴのゲートと接続するのが望ましい。
本発明による電流源の好ましい実施例において、第１の電流ミラー回路の第１のＭＯＳＦＥＴのゲートは、第３の電流ミラー回路を形成するために、増幅器回路の第２のＭＯＳＦＥＴのゲートに接続される。
【００３９】
本発明による電流源の特に好ましい実施例において、第１の電圧／電流変換機は、増幅器回路の出力と接続したゲートと、第２の抵抗器を介して電流源の負の供給電圧（ＶＳＳ）と接続するソース端末と、第１の電流ミラー回路の第１のＭＯＳＦＥＴのソース端末と接続するドレイン端末と、を有するＭＯＳＦＥＴを有する。
【００４０】
特に好ましい実施例において、第１の抵抗体の抵抗値は調整可能である。
本発明による電流源の更に好ましい実施例において、第２の抵抗体の抵抗値は調整可能である。
【００４１】
この場合、第２の抵抗体の抵抗値は、第１の抵抗体の抵抗値よりも小さいことが望ましい。
本発明による電流源の特に好ましい実施例において、第２の抵抗体の抵抗値はゼロである。
【００４２】
好ましい実施例において、第２の抵抗体の抵抗値は第１の抵抗体の抵抗値の半分である。
第１と第２の抵抗体はポリシリコンで作製されることが好ましい。
【００４３】
本発明による電流源の好ましい実施例において、各カスケード電流ミラー回路は、各電流ミラー回路と直接に接続している。
本発明による電流源において、増幅器回路の出力（Ａ）に接続しているゲート、第３の抵抗器を介して電流源の負の供給電圧（ＶＳＳ）と接続しているソース端末、および、相補的に構成されているＭＯＳＦＥＴに接続しているドレイン端末、を有するＭＯＳＦＥＴを備え、カスケード電流ミラー回路のためのゲート電圧を発生する、第２の電圧／電流コンバータを備えることが望ましい。
【００４４】
本発明による電流源は、集積回路に集積されているのが望ましい。
本発明に必須の特徴を明らかにするために、付図を参照して、本発明による電流源の好ましい実施例を下記で説明する。
【００４５】
図３は、本発明による電流源１の第１の実施例を示す。本発明による電流源１は２つの供給電圧端末２，３を有する。第１の供給電圧端末２には正の供給電圧ＶＤＤがあり、第２の供給電圧端末３には負の供給電圧ＶＳＳがある。負の供給電圧ＶＳＳは、例えば、グランド端末ＧＮＤによって形成される。本発明による電流源１は、信号入力を有さず、出
力信号を有して、その出力信号を介して、発生した一定の基準電流ＩＯＵＴを出力する。
【００４６】
本発明による電流源１は増幅器回路５、好ましくは反転増幅回路を有する。反転増幅回路５は信号入力Ｅと信号出力Ａを有する。増幅器スイッチ５は、２つの供給電圧端末２，３を介して、供給電圧が提供される。増幅器回路５は、ＮＭＯＳトランジスタ１と、それと相補的に構成されているＰＭＯＳトランジスタＰ１とを備える。
Ｎ−ＭＯＳ（Ｎ１）のゲート端末は、増幅回路５の入力Ｅと接続する。増幅回路５のＭＯＳＦＥＴ（Ｎ１）は、負の供給電圧端末３と接続するソース端末、および、増幅器回路５の出力端末Ａと接続するドレイン端末を有する。増幅回路５の第２のＭＯＳＦＥＴ（Ｐ１）は、電流源１の正の供給電圧端末２と接続するソース端末、および、増幅器回路５の出力端末Ａと接続するドレイン端末を有する。増幅器回路５の入力端末Ｅには負帰還電圧ＶＧがあり、この電圧は、抵抗器６を通る電流１２の電圧降下によって発生する。
【００４７】
増幅器回路５の出力Ａは、線路７を介して、電圧／電流コンバータ８の入力ＥＷと接続する。回路の電圧／電流コンバータ８は出力ＡＷを有し、線路９を介して、電流源１の負の供給電圧端末３に接続される。電圧／電流コンバータ８は、増幅器回路５の出力端末ＡＶにある、増幅器出力電圧（ＶＡ）を、電流Ｉ３に交換する。図３に示す好ましい実施例において、電圧／電流コンバータ８はＭＯＳＦＥＴ（Ｎ１）を含み、ＭＯＳＦＥＴのゲートは、線路７を介して、増幅器回路５の出力端末ＡＶと接続する。ＭＯＳＦＥＴ（Ｎ２）は、電圧／電流コンバータ８内の第２の抵抗器１０を介して、電流源１の負の供給電圧ＶＳＳと接続するソース端末を有する。ＭＯＳＦＥＴ（Ｎ２）は更に、線路１１を介して、第２のＰＭＯＳ・ＦＥＴであるＰ２，Ｐ３からなる第１の電流ミラー回路１２−１、と接続するドレイン端末を有する。第１の電流ミラー回路１２−１は、電圧／電流コンバータ８によって発生した電流Ｉ３をミラーして、ミラー電流Ｉ２を形成する。ミラー電流Ｉ２は線路１３を介して、負帰還抵抗器６に流れ、それによって電圧降下した負帰還電圧ＶＧが発生する。本発明による電流源１は更に、２つのＰＭＯＳ・ＦＥＴであるＰ３，ＰＯＵＴからなる、第２の電流ミラー回路１２−２を含む。電圧／電流コンバータによって発生した電流は、ＰＭＯＳトランジスタＰ３からＰＭＯＳトランジスタＰＯＵＴにミラーされ、ＰＯＵＴは、電流出力４を介して、基準電流ＩＯＵＴを出力する。更に、電圧／電流コンバータ８によって発生した電流Ｉ３は、ＰＭＯＳトランジスタＰ１，Ｐ３によって形成された第３の電流ミラー回路を介して増幅器回路５にミラーされる。
【００４８】
従って、下記の式が成り立つ：
Ｉ１＝Ｉ２＝Ｉ３＝ＩＯＵＴ（１１）
ＰＭＯＳトランジスタＰ３のゲート端末は、残りのＰＭＯＳトランジスタＰ１，Ｐ２、ＰＯＵＴのゲート端末と接続している。本発明による電流源１のＰＭＯＳトランジスタＰ１は、一方では、増幅器回路５内で、他方では、第３の電流ミラー回路１２−３の部分として、二重の機能を果たす。
【００４９】
２つの抵抗器６、１０の抵抗値Ｒ６，Ｒ１０は、互いに独立に、外部で調整、制御可能なことが望ましい。この場合、抵抗器１０の抵抗値Ｒ１０は、抵抗器６の抵抗値Ｒ６よりも小さい。
Ｒ１０＜Ｒ６（１２）
この場合、第２の抵抗器Ｒ１０の抵抗値は、ゼロ以上であることが望ましい：
Ｒ１０≧０（１３）
第２の抵抗器１０の抵抗値Ｒ１０は、第１の抵抗器６の抵抗値Ｒ６の半分であることが望ましい。
【００５０】
抵抗値の代表的な値は、例えば、Ｒ６＝３００ｋΩ、Ｒ１０＝１５０ｋΩである。
２つの抵抗体６，１０はポリシリコンからなることが望ましい。２つの抵抗体６，１０
は互いに近接していることが望ましい。
【００５１】
図３に示した、本発明による電流源１の実施例の動作方法を下記で説明する。
抵抗器６を通った負帰還電圧が上昇した場合、反転増幅器５は、出力ＡＶでの出力電圧ＶＡは増幅によって下降する、ことを確認する。電圧／電流コンバータ８又はソース・フォロワーは、抵抗器１０を通った電圧は、増幅器回路５の出力ＡＶでの電圧と同程度に下降する、という効果を有する。抵抗器１０には電流Ｉ３が流れ、その場合、次式が成り立つ：
Ｉ３＝Ｖ１０／Ｒ１０      （１４）、
即ち、電圧Ｖ１０が下降すると、電圧／電流コンバータ８によって発生する電流Ｉ３も下降する。
【００５２】
下降した電流１３は、ＰＭＯＳトランジスタＰ２，Ｐ３からなる第１の電流ミラー回路によってミラーされ、従って、線路１３上の電流Ｉ２も同様に下降して、抵抗器６による電圧降下を少なくする。これは、増幅器回路５の入力ＥＶに印加される負帰還電圧ＶＧを発生する。この負帰還は電流源１の動作点を安定化する。
【００５３】
増幅器５の出力での電圧ＶＡは次式に従う：
ＶＡ＝Ｖ１０＋ＶＧＳＮ２    （１５）
トランジスタＮ２のゲートーソース電圧は、しきい値電圧ＶＴ２とオーバードライブ電圧ΔＶ２との合計なので、式１５は次式のように変換される：
【００５４】
【数５】
2005018783.tif 000007
増幅器回路５の入力での負帰還電圧ＶＧは、ＮＭＯＳトランジスタＮ１のソース電圧と等しいので、式（１６）は更に次式に変換される：
【００５５】
【数６】
2005018783.tif 000008
図１に示す従来の電流源のための式（６）を、図３に示す本発明による電流源１のための式（１７）と比較すると、本発明による電流源１中の増幅器回路５での出力電圧ＶＡは、２つの抵抗器６，１０の抵抗値の比によって調整可能であることが明らかになる。抵抗器１０の抵抗値Ｒ１０を抵抗値Ｒ６よりも低く選択することによって、増幅器スイッチ５の出力ＡＶでの出力電圧ＶＡを減らせる。
【００５６】
ＰＭＯＳトランジスタＰ１でのドレインーソース電圧ＶＤＳは変化がないので、電流源１の供給電圧端末２で必要な供給電圧ＶＤＤを減らすことも同様に可能である。
出力電圧ＶＡを０. ８５Ｖ程度に減らせることが望ましい。この出力電圧ＶＡは、ＰＭＯＳトランジスタを飽和状態に保持するのに十分である。図１に示す従来の電流源と比較して、供給電圧ＶＡの約０. ２Ｖの削減が達成された。これは、電圧供給ＶＤＤも、図１に示す従来の電流源に比べて０. ２Ｖ下げ得るという効果を有する。
【００５７】
図１に示した従来の電流源の回路構成を、図３に示した本発明による電流源１と比較すれば、電圧ＶＡの所望の下降が、ＰＭＯＳトランジスタ３、ＮＭＯＳトランジスタＮ２，および抵抗器１０によって形成された更なる電流枝を備えるという、本発明によって達成されることが明らかである。この追加の電流枝は、抵抗器１０の追加を含む。それによって、出力電圧ＶＡのセッティングの自由度が増加した。追加の自由度は、出力ＡＶで出力電圧ＶＡを減らすために使用される。図１の従来の電流源の場合には、負電圧帰還が直接発生するが、図３に示す本発明による電流源は、電流Ｉ３を先ず電流Ｉ２にミラーするという中間段階を有する。その結果、負帰還電圧ＶＧをもたらす。従来の電流源においては、負帰還電圧ＶＧはミラー電流からはもたらされない。
【００５８】
図４は、本発明による電流源１の第２の実施例を示す。第２の実施例は、第１の実施例の相補的実施例である。即ち、第２の実施例は、第１の実施例と完全に対称的に構成されており、図４のＰＭＯＳトランジスタＰ１は、図３のＭＯＳトランジスタＮ１の機能を行う。
【００５９】
図５は、本発明による電流源１の第３の実施例を示す．図３と関連させて述べるが、本発明は、追加の電流枝を備えることによって、増幅器段階５の出力で出力電圧ＶＡを減らす可能性をもたらす。供給電圧ＶＤＤが同時に一定に保持される場合、図３のＰＭＯＳトランジスタＰ１のドレイン端末とソース端末との間のドレインーソース電圧ＶＤＳは増大する。これによって、電流ミラー回路１２−ｉに加えて、それぞれに、追加のカスケード電流ミラー回路を備えることが可能になる。図５において、電流源１は、ＰＭＯＳトランジスタＰ３，Ｐ２からなる第１の電流ミラー回路を有する。ＰＭＯＳトランジスタＰ３Ｃ，Ｐ２Ｃからなる追加のカスケード電流ミラー回路が、第１の電流ミラー回路と直列に接続する。
【００６０】
電流源１は、ＰＭＯＳトランジスタＰ３，ＰＯＵＴからなる第２の電流ミラー回路１２−２を更に有する。ＰＭＯＳトランジスタＰ３Ｃ，ＰＯＵＴＣからなる更なるカスケード電流ミラー回路は、第２の電流ミラー回路と直列に接続する。
【００６１】
同様に、カスケード・トランジスタＰ１ＣはＰＭＯＳトランジスタＰ１と直列に接続し、ＰＭＯＳトランジスタＰ１Ｃと一緒に、更なるカスケード電流ミラー回路を形成する。
供給電圧ＶＤＤを同じに保持したままカスケード電流ミラー回路を備えることによって、電流源１の性能は向上する。即ち、電流源１の内部抵抗値Ｒ１は増加する。カスケード電流ミラー回路を備えることによって、供給電圧の変動ＶＤＤに対する電流源１の感度は減少し、従って、ＰＳＰＲ（電力供給拒絶割合）は増加する。図５に示す第３の実施例において、ＰＭＯＳトランジスタＰ１ｃ，Ｐ２ｃ，Ｐ３ｃ，ＰＯＵＴｃからなるカスケード段階１４の設置は、供給電圧ＶＤＤを同じに保持することによってのみ可能である。なぜならば、本発明は電圧ＶＡを減らすことができるからである。
【００６２】
図６は、本発明による電流源１の更なる実施例を示す。
図６に示す電流源１の場合、第１の電圧／電流コンバータ８に加えて、ＭＯＳＦＥＴ、Ｎ３と第３の抵抗器１６とを含む第２の電圧／電流コンバータ１５が備えられる。更なるＰＭＯＳトランジスタＰ４は、電圧／電流コンバータ１５と直列に接続している。ＰＭＯＳトランジスタＰ４と第２の電圧／電流コンバータ１５とは、電流源１内に更なる電流枝を形成する。ＭＯＳＦＥＴトランジスタＮ３のゲート端末は、増幅器回路５の出力ＡＶと接続してソース・フォロワーを形成する。ＰＭＯＳトランジスタＰ４は、ＭＯＳＦＥＴトランジスタＮ３に対して相補的に構成されており、ＰＭＯＳトランジスタＰ１ｃ，Ｐ２ｃ，Ｐ３ｃ，ＰＯＵＴｃからなるカスケード電流ミラー回路段階１４のためのゲート電圧を供給する。電流Ｉ４は更なる電流枝を流れる。電流源１内のこの第４の電流枝は、電流Ｉ３が流れる第３の電流枝と同様に構成されるのが望ましい。ＰＭＯＳトランジスタＰ４は
、トランジスタを飽和状態で保持するのに十分な電圧を発生すべく設計される。２つの電流枝を流れる電流Ｉ３，Ｉ４の大きさは、抵抗器１０，１６のセッティングのために決定される。
【００６３】
図７ａ、７ｂは、本発明による電流源１の動作の方法を明確にするための電流／電圧特性曲線を示す。図７ａは、簡単な電流ミラーでカスコード（ｃａｓｃｏｄｅ）されていない特性曲線を示す。図７ａに示されるように、電流／電圧特性曲線は、飽和電圧Ｖｄｓまでは、殆ど線形に降下する。特性曲線の傾斜は、電流源の出力抵抗値逆比例する。代表的な出力抵抗値は約５００ｋΩである。
【００６４】
図７ｂは、電流源のカスコードを有する特性曲線を示す。図７ｂに示されるように、電流／電圧特性曲線は、しきい値電圧まで殆ど平行に走る。即ち、電流源１の出力抵抗値は殆ど無限で、代表的には５０ＭΩである。カスコードによって、電流源１の非常に高い内部抵抗を達成できる。これは又、増幅器段階５の出力電圧ＶＡの下降によっても可能である。供給電圧ＶＤＤを変えずに、電流ミラー段階１２のドレイン−ソース電圧Ｖｄｓを大きくし得る。従って図６の例で示したように、電流源１内にカスコード段階を備えることが可能となる。
【図面の簡単な説明】
【００６５】
【図１】従来技術による電流源の図。
【図２】図１に示した従来技術による電流源の電流特性曲線。
【図３】本発明による電流源の第１の実施例。
【図４】本発明による電流源の第２の実施例。
【図５】本発明による電流源の第３の実施例。
【図６】本発明による電流源の第４の実施例。
【図７】本発明による電流源の動作法を説明するための電流／電圧特性曲線。
【図８】本発明による電流源の動作法を説明するための電流／電圧特性曲線。
【符号の説明】
【００６６】
１…電流源。２…正供給電圧端末。３…負供給電圧端末。４…電流源出力。５…増幅器回路。６…第１の抵抗器。７…線路。８…第１の電圧／電流コンバータ。９…線路。１０…第２の抵抗器。１１…線路。１２…電流ミラー回路。１３…線路。１４…カスコード電流ミラー回路。１５…第２の電圧／電流コンバータ。１６…第３の抵抗器。
【図１】
2005018783.tif 000009
【図２】
2005018783.tif 000010
【図３】
2005018783.tif 000011
【図４】
2005018783.tif 000012
【図５】
2005018783.tif 000013
【図６】
2005018783.tif 000014
【図７】
2005018783.tif 000015
【図８】
2005018783.tif 000016