(57)【要約】【課題】  簡単かつ信頼性の高いマーキングを行うことにある。【解決手段】  半導体装置の製造方法は、キャビティ３８に半導体チップ１０をセットし、成形材料４０によって半導体チップ１０を封止することを含む。表示内容を示す凸部５２が設けられた基材５０をキャビティ３８にセットし、成形材料４０で凸部５２を封止することによって、成形材料４０に表示内容を転写する。【選択図】      図１
2005101251.tif 000002
【特許請求の範囲】
【請求項１】
キャビティに半導体チップをセットし、成形材料によって前記半導体チップを封止することを含み、
表示内容を示す凸部が設けられた基材を前記キャビティにセットし、前記成形材料で前記凸部を封止することによって、前記成形材料に前記表示内容を転写する半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記凸部と前記基材は別体である半導体装置の製造方法。
【請求項３】
請求項１又は請求項２記載の半導体装置の製造方法において、
封止工程後に、前記凸部を前記成形材料から取り出すことをさらに含む半導体装置の製造方法。
【請求項４】
請求項１又は請求項２記載の半導体装置の製造方法において、
封止工程後に、前記凸部を前記成形材料に埋めたままで、前記基材を前記凸部から剥離することをさらに含む半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記基材は、長尺のフィルムテープであり、
リール・トゥ・リール搬送によって、前記フィルムテープを前記キャビティにセットする半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記凸部は、文字又は記号の領域に設けられている半導体装置の製造方法。
【請求項７】
請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記凸部は、文字又は記号の反転領域に設けられている半導体装置の製造方法。
【請求項８】
半導体チップと、
前記半導体チップを封止してなる成形材料と、
前記成形材料に形成され、表示内容を示す表示部と、
を含み、
前記表示部は、部材が前記成形材料に埋められることによって形成されてなる半導体装置。
【請求項９】
請求項８記載の半導体装置が実装された回路基板。
【請求項１０】
請求項８記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【背景技術】
【０００２】
従来、半導体パッケージのマーキング方法として、インクを使用する方法が適用されていたが、インクの管理や印字表面の品質調整が必要になるので手間であった。また、インクが消えて視認できなくなる場合があった。あるいは、レーザによるマーキングも考えられるが、レーザによる掘り込みには深さのばらつきがあるため、封止されているワイヤなどが露出する可能性があった。
【０００３】
本発明の目的は、簡単かつ信頼性の高いマーキングを行うことにある。
【特許文献１】特開平７−２６６６９５号公報
【発明の開示】
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置の製造方法は、
キャビティに半導体チップをセットし、成形材料によって前記半導体チップを封止することを含み、
表示内容を示す凸部が設けられた基材を前記キャビティにセットし、前記成形材料で前記凸部を封止することによって、前記成形材料に前記表示内容を転写する。本発明によれば、半導体チップを封止するときに凸部も封止することによって、半導体装置の表示内容を成形材料に転写する。これによって、マーキングを封止工程と同時に行うことができるので工程の簡略化を図ることができる。
（２）この半導体装置の製造方法において、
前記凸部と前記基材は別体であってもよい。これによれば、凸部と基材を分離しやすくすることができる。
（３）この半導体装置の製造方法において、
封止工程後に、前記凸部を前記成形材料から取り出すことをさらに含んでもよい。
（４）この半導体装置の製造方法において、
封止工程後に、前記凸部を前記成形材料に埋めたままで、前記基材を前記凸部から剥離することをさらに含んでもよい。
（５）この半導体装置の製造方法において、
前記基材は、長尺のフィルムテープであり、
リール・トゥ・リール搬送によって、前記フィルムテープを前記キャビティにセットしてもよい。これによれば、基材を容易にセットすることができる。
（６）この半導体装置の製造方法において、
前記凸部は、文字又は記号の領域に設けられていてもよい。
（７）この半導体装置の製造方法において、
前記凸部は、文字又は記号の反転領域に設けられていてもよい。
（８）本発明に係る半導体装置は、
半導体チップと、
前記半導体チップを封止してなる成形材料と、
前記成形材料に形成され、表示内容を示す表示部と、
を含み、
前記表示部は、部材が前記成形材料に埋められることによって形成されてなる。本発明によれば、部材が成形材料に埋められることによって表示部が形成されているので、確実に表示内容を認識することができる。
（９）本発明に係る回路基板は、上記半導体装置が実装されている。
（１０）本発明に係る電子機器は、上記半導体装置を有する。
【発明を実施するための最良の形態】
【０００５】
以下、本発明の実施の形態について図面を参照して説明する。
【０００６】
図１（Ａ）及び図１（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を示す図であり、図２（Ａ）及び図２（Ｂ）は、本発明の実施の形態に係る半導体装置を示す図である。
【０００７】
半導体チップ（例えばシリコンチップ）１０を用意する。半導体チップ１０には、集積回路が形成されている。半導体チップ１０には、複数の電極１２が形成されている。複数の電極１２は、半導体チップ１０における集積回路側の面に形成されていてもよい。複数の電極１２は、半導体チップ１０の表面の４辺に沿った領域に配列されていてもよいし、２辺に沿った領域に配列されていてもよい。電極１２は、薄く平らに形成されたパッド（例えばＡｌパッド）を含む。
【０００８】
本実施の形態では、半導体チップ１０は、基板２０に搭載されている。基板２０は、半導体装置のインターポーザであり、配線パターン２２が形成されている。配線パターン２２は、複数の配線と、各配線に接続されているランドと、を含む。基板２０の両面に配線パターン２２が形成されている場合、各面の配線パターン２２はスルーホールを介して電気的に接続されている。半導体チップ１０は、基板２０にフェースアップボンディングされてもよいし、フェースダウンボンディングされてもよい。半導体チップ１０と配線パターン２２との電気的接続は、例えばワイヤ１４によって達成してもよい。
【０００９】
変形例として、半導体チップ１０は、リードフレームに搭載されていてもよい。詳しくは、リードフレームのダイパッドに半導体チップ１０を搭載し、電極１２とインナーリードとをワイヤによって電気的に接続してもよい。
【００１０】
半導体チップ１０の封止工程を行う。詳しくは、型３０を用意し、基板２０に搭載された半導体チップ１０を型３０（詳しくは下型３４）にセットする。型３０は、上型３２及び下型３４を含み、少なくともいずれか一方（図１（Ａ）では上型３２）には凹部３６が形成されている。凹部３６は、成形材料４０を充填するキャビティ３８となる。凹部３６には、１つ又は複数の孔３３が形成されていてもよい。
【００１１】
本実施の形態では、半導体チップ１０とともに基材５０を型３０（詳しくは上型３２と下型３４の間）にセットする。図１（Ａ）に示す例では、基材５０は長尺のフィルムテープである。フィルムテープはフレキシブル性を有する。フィルムテープをリール５４，５６によって送り出す又は巻き取ることによって、リール・トゥ・リール搬送が可能になる。これによれば、基材５０を容易にセットすることができる。変形例として、基材５０は、樹脂、セラミック又は金属などのプレートであってもよい。基材５０は、型３０（例えば上型３２）に取り付け可能であってもよい。あるいは、基材５０は、型３０（例えば上型３２）の一部であってもよい。
【００１２】
基材５０には、半導体装置の表示内容（製品名称、社名、ロットナンバーなどの文字又は記号）を示す凸部５２が設けられている。凸部５２と基材５０は別体（例えば別の部材）であってもよい。例えば、フォトリソグラフィ技術を適用して凸部５２を形成してもよい。詳しくは、基材５０にマスクを形成し、マスクから開口する領域に材料を充填して凸部５２を形成してもよい。あるいは、凸部５２と基材５０は一体であってもよい。例えば、射出成形によって凸部５２と基材５０を一体形成してもよい。本実施の形態における表示内容は「Ｅ」の文字である。凸部５２は、文字又は記号の領域（例えば「Ｅ」の領域）に設けられていてもよい。すなわち、文字又は記号の領域が基材５０の表面よりも突起していてもよい。
【００１３】
図１（Ｂ）に示すように、上型３２及び下型３４を閉じてキャビティ３８を形成する。こうして、半導体チップ１０及び基材５０は、キャビティ３８にセットされる。上型３２の孔３３から吸引することによって、基材５０を上型３２の内面に吸着させてもよい。次に、成形材料４０をキャビティ３８に充填し、半導体チップ１０及び凸部５２を封止する。１つのキャビティ３８にセットした複数の半導体チップ１０を封止してもよいし、１つのキャビティ３８にセットした１つの半導体チップ１０を封止してもよい。
【００１４】
その後、上型３２及び下型３４を開いて半導体チップ１０を取り出す。半導体チップ１０は、基板２０上で成形材料４０によって封止されており、成形材料４０には、凸部５２が埋められている。凸部５２を成形材料４０から取り出してもよい。例えば、基材５０を成形材料４０から剥離するときに、同時に凸部５２を成形材料４０から剥離してもよい。必要があれば、成形材料４０にのうち、凸部５２が取り出された部分を含む領域を研磨してもよい。こうすることで、成形材料４０に転写された表示内容が読み取りやすくなる。
【００１５】
こうして、図２（Ａ）及び図２（Ｂ）に示すように、半導体装置の表示内容（例えば「Ｅ」の文字）を成形材料４０に転写することができる。この形態では、封止工程後に凸部５２を取り出すので、成形材料４０における文字又は記号の領域に凹部４２が形成されている。なお、必要があれば、配線パターン２２に外部端子（例えばハンダボール）５８を設けてもよい。複数の半導体チップ１０を封止した場合には、成形材料４０及び基板２０を切削切断することによって、複数の個片（半導体装置）を得ることができる。
【００１６】
本実施の形態に係る半導体装置の製造方法によれば、半導体チップ１０を封止するときに凸部５２も封止することによって、半導体装置の表示内容を成形材料４０に転写する。これによって、マーキングを封止工程と同時に行うことができるので工程の簡略化を図ることができる。さらに、インクが薄くなって認識できなくなるという問題や、レーザによる掘り込み深さのばらつきの問題もなく、マーキングの信頼性が高い。また、成形材料４０は、転写可能な品質であればよいので材料選択の幅が広がる。また、インクを使用しないため、インク管理の手間がかからない。
【００１７】
本実施の形態に係る半導体装置は、半導体チップ１０と、半導体チップ１０を封止してなる成形材料４０と、成形材料４０に形成され表示内容を示す表示部（図２（Ａ）では凹部４２）と、を含む。その他の詳細は、上述した半導体装置の製造方法の内容から導き出すことができる。
【００１８】
図３（Ａ）及び図３（Ｂ）の変形例に示すように、封止工程後、凸部５２を成形材料４０に埋めたままにしておいてもよい。詳しくは、凸部５２を成形材料４０に埋めたままで、基材５０を凸部５２から剥離してもよい。上述のように、凸部５２と基材５０が別体である場合には両者を分離しやすくすることができる。成形材料４０における文字又は記号の領域に部材６０（凸部５２）が埋められている。その場合、部材６０が表示部となる。これによれば、インクが薄くなって認識できなくなるという問題が解消され、確実に表示内容を認識することができる。部材６０は、成形材料４０とは異なる色（例えば成形材料４０の色よりも明るい色）であってもよい。部材６０の色は、白又は白に近い色であってもよい。これによれば、表示内容が読み取りやすい。
【００１９】
図４（Ａ）及び図４（Ｂ）の変形例に示すように、成形材料４０における文字又は記号の領域に凸部４４が形成されていてもよい。その場合、凸部４４が表示部となる。このような表示部は、凸部５２を基材５０における文字又は記号の反転領域（例えば「Ｅ」を除く領域）に設けることによって形成することができる。
【００２０】
図５（Ａ）及び図５（Ｂ）の変形例は、図３（Ａ）及び図３（Ｂ）に示す内容と、図４（Ａ）及び図４（Ｂ）に示す内容とを組み合わせたものである。すなわち、基材５０上の凸部５２は、文字又は記号の反転領域（例えば「Ｅ」を除く領域）に設けられ、かつ、その凸部を成形材料４０に埋めたままにしておく形態である。その場合、成形材料４０に埋められている部材６２（凸部５２）の内側において、成形材料４０が露出する部分が表示部となる。
【００２１】
なお、上述の変形例におけるその他の詳細はすでに説明した内容を適用することができる。図６には、本実施の形態に係る半導体装置が実装された回路基板１０００が示されている。本実施の形態に係る電子機器として、図７にはノート型パーソナルコンピュータ２０００が示され、図８には携帯電話３０００が示されている。
【００２２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００２３】
【図１】図１（Ａ）及び図１（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２（Ａ）及び図２（Ｂ）は、本発明の実施の形態に係る半導体装置を示す図である。
【図３】図３（Ａ）及び図３（Ｂ）は、本発明の実施の形態の変形例に係る半導体装置を示す図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明の実施の形態の変形例に係る半導体装置を示す図である。
【図５】図５（Ａ）及び図５（Ｂ）は、本発明の実施の形態の変形例に係る半導体装置を示す図である。
【図６】図６は、本発明の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図７】図７は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
【図８】図８は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
【００２４】
１０…半導体チップ  ２０…基板  ２２…配線パターン  ３２…上型  ３４…下型
３８…キャビティ  ４０…成形材料  ５０…基材  ５２…凸部  ６０…部材
６２…部材
【図１】
2005101251.tif 000003
【図２】
2005101251.tif 000004
【図３】
2005101251.tif 000005
【図４】
2005101251.tif 000006
【図５】
2005101251.tif 000007
【図６】
2005101251.tif 000008
【図７】
2005101251.tif 000009
【図８】
2005101251.tif 000010