(57)【要約】【課題】チャージポンプの負荷を構成するレギュレータのオン時にチャージポンプの出力電位が過渡的に降下するのを低減する。【解決手段】第１電源ラインＶＤＤ１からチャージポンプ１０に電源入力し、チャージポンプ１０から第２電源ラインＶＤＤ２に出力した昇圧電圧ＶＤＤ２をレギュレータ２０を構成するオペアンプ２１に電源入力し、オペアンプ２１からレギュレート電圧Ｖｏｕｔを出力する電源回路２００において、制御信号Ｖｃに同期してプルダウンスイッチ２５をオフ制御するとともにプルアップスイッチ３１をオン制御してオペアンプ２１の出力端電位を第１電源電圧ＶＤＤ１でプルアップさせ、オペアンプ２１の出力端電位がインバータ４１の閾値以上になったのを電圧検出回路４０で検出しその検出信号に同期してプルアップスイッチ３１をオフ制御するとともにオペアンプ２１をオン制御する。【選択図】  図１
2005018677.tif 000002
【特許請求の範囲】
【請求項１】
チャージポンプからの昇圧電圧をオペアンプに電源入力し平滑コンデンサが接続されたオペアンプの出力端にレギュレート電圧を出力する電源回路において、オペアンプのオン直前に前記平滑コンデンサをプリチャージすることを特徴とする電源回路。
【請求項２】
オペアンプの出力端電位をチャージポンプの電源でプルアップさせるプルアップスイッチ回路と、オペアンプの出力端電位が所定電位になったことを検出する電圧検出回路とを有し、
前記プリチャージはプルアップスイッチ回路により行い、
前記オペアンプのオンは電圧検出回路からの検出信号により行うことを特徴とする請求項１記載の電源回路。
【請求項３】
第１電源ラインから電源入力して昇圧電圧を第２電源ラインに出力するチャージポンプと、第２電源ラインから電源入力して出力端子にレギュレート電圧を出力するレギュレータとを具備し、
レギュレータが、制御信号入力端子と、前記第２電源ラインから電源入力され、前記レギュレート電圧を出力するオン／オフ制御端子付きオペアンプと、オペアンプの出力端と接地ライン間に接続されたコンデンサと、オペアンプの出力端と接地ライン間に接続されたプルダウンスイッチと、オペアンプ出力端の電位を分圧しその分圧電圧をオペアンプの反転入力端に供給する分圧回路と、オペアンプの非反転入力端に基準電圧を供給する基準電圧源とを有する電源回路において、
前記第１電源ラインと前記オペアンプの出力端間に接続されたプルアップスイッチと、オペアンプ出力端の電位を検出しその検出信号をプルアップスイッチの制御端およびオペアンプのオン／オフ制御端子に供給する電圧検出回路とが付設され、
前記制御信号入力端子への制御信号に同期して前記プルダウンスイッチをオフ制御するとともに前記プルアップスイッチをオン制御してオペアンプの出力端電位を第１電源ライン電位でプルアップさせ、オペアンプの出力端電位が所定の閾値になったのを前記電圧検出回路で検出しその検出信号に同期して前記プルアップスイッチをオフ制御するとともにオペアンプをオン制御することを特徴とする電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第１電源ラインから電源入力して昇圧電圧を第２電源ラインに出力するチャージポンプと、第２電源ラインから電源入力して出力端子にレギュレート電圧を出力するレギュレータとを具備した電源回路に関する。
【０００２】
【従来の技術】
従来のこの種の電源回路１００（例えば、特許文献１を参照）について図３を参照して説明する。電源回路１００は、クロック信号ＣＬＫに同期して充放電動作して昇圧電圧を出力するチャージポンプ１０と、チャージポンプ１０の出力電圧を電源入力してレギュレート電圧Ｖｏｕｔを出力するレギュレータ２０とで構成されている。
【０００３】
チャージポンプ１０は、図４に一例を示すように、２倍昇圧型で構成され、昇圧コンデンサ１１、平滑コンデンサ１２およびスイッチ１３，１４，１５，１６とを有している。第１電源ラインＶＤＤ１と接地ラインＧｎｄ間にスイッチ１３、昇圧コンデンサ１１およびスイッチ１４が直列接続されている。第１電源ラインＶＤＤ１と昇圧コンデンサ１１およびスイッチ１４の接続点間にスイッチ１５が接続されている。スイッチ１３および昇圧コンデンサ１１の接続点と接地ラインＧｎｄ間にスイッチ１６および平滑コンデンサ１２が直列接続され、その直列接続点がチャージポンプ１０の出力端として第２電源ラインＶＤＤ２に接続されている。スイッチ１３，１４とスイッチ１５，１６とは、クロック信号ＣＬＫ入力により相補的にオン／オフ制御される。スイッチ１３，１４，１５，１６は、例えば、ＭＯＳトランジスタで構成される。
【０００４】
チャージポンプ１０の昇圧動作について説明する。先ず、“Ｈ”レベルのクロック信号ＣＬＫ入力により、スイッチ１３，１４がオン、スイッチ１５，１６がオフになり、電源電圧ＶＤＤ１により昇圧コンデンサ１１が充電される。次に、“Ｌ”レベルのクロック信号ＣＬＫ入力により、スイッチ１３，１４がオフ、スイッチ１５，１６がオンになり、昇圧コンデンサ１１は放電し、昇圧コンデンサ１１に充電された電圧に電源電圧ＶＤＤ１が重畳された電圧で平滑コンデンサ１２が充電される。このオン／オフ制御が繰り返されて、チャージポンプ１０の出力端から第２電源ラインＶＤＤ２に昇圧電圧ＶＤＤ２が出力される。チャージポンプ１０は、クロック信号ＣＬＫ入力により、コンデンサ１１，１２の充電電圧が飽和するようにオン／オフ制御され、チャージポンプ１０の出力端に第１電源電圧ＶＤＤ１の２倍の昇圧電圧が出力される。
【０００５】
レギュレータ２０は、図３に示すように、第２電源ラインＶＤＤ２からの電源電圧ＶＤＤ２が電源入力され、レギュレート電圧Ｖｏｕｔを出力するオペアンプ２１と、オペアンプ２１の出力端電位を分圧しその分圧電圧をオペアンプ２１の反転入力端に供給する分圧抵抗Ｒ１，Ｒ２からなる分圧回路２２と、オペアンプ２１の非反転入力端に基準電圧Ｖｒｅｆを供給する基準電圧源２３と、オペアンプ２１の出力端と接地ラインＧｎｄ間に接続された平滑コンデンサ２４とを有している。オペアンプ２１は、チャージポンプ１０が完全に昇圧し終わった後にオンするとともに、出力不要時は低消費電力化のためオフするように、オン／オフ制御端子２１ａを有している。オン／オフ制御端子２１ａは制御信号入力端子Ｖｃに接続されている。さらに、レギュレータ２０は、オペアンプ２１がオフ時にオペアンプ２１の出力端電位を接地電位ＶＳＳにプルダウンさせるためにオペアンプ２１の出力端と接地ラインＧｎｄ間に接続されたプルダウンスイッチであるＮチャネルＭＯＳトランジスタ２５と、制御信号入力端子ＶｃとＭＯＳトランジスタ２５のゲート間に接続されたインバータ２６とを有している。この電源回路１００は、１チップの半導体集積回路で構成され、チャージポンプ１０を構成する昇圧コンデンサ１１および平滑コンデンサ１２とレギュレータ２０を構成する平滑コンデンサ２４とは、半導体集積回路に外付け素子として接続される。チャージポンプ１０へのクロック信号ＣＬＫ入力は、半導体集積回路の外部から供給されるか、または半導体集積回路内部に構成される発振回路から供給される。
【０００６】
上記構成の電源回路１００の動作を図５を併用して説明する。第１電源ラインＶＤＤ１に、バッテリー等の直流電源から、例えば、第１電源電圧ＶＤＤ１＝３ｖが供給され、時刻Ｔ１にチャージポンプ１０がオンし、チャージポンプ１０が完全に昇圧し終わった後の時刻Ｔ２には、チャージポンプ１０から第２電源ラインＶＤＤ２に、電源電圧ＶＤＤ１の２倍の昇圧電圧ＶＤＤ２＝２×ＶＤＤ１＝６ｖが出力されている。この時刻Ｔ２に制御信号入力端子Ｖｃに“Ｈ”レベルの制御信号Ｖｃが入力されるとレギュレータ２０はオンし、第２電源ラインＶＤＤ２から平滑コンデンサ２４に電源電圧ＶＤＤ２＝６ｖが充電される。そして、分圧回路２２の分圧抵抗Ｒ１，Ｒ２が、例えばＲ１／Ｒ２＝１に設定されて、分圧電圧が基準電圧Ｖｒｅｆ、例えば、Ｖｒｅｆ＝２．５ｖに等しくなるようにレギュレートされて、時刻Ｔ３に出力端子ＶｏｕｔからＶｏｕｔ＝Ｖｒｅｆ（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖのレギュレート電圧が出力される。
【０００７】
【特許文献１】
特開２０００−１００１８７号公報（図１）
【０００８】
【発明が解決しようとする課題】
ところで、従来の電源回路１００は、レギュレータ２０がチャージポンプ１０の負荷を構成しており、レギュレータ２０が時刻Ｔ２にオンしたとき、チャージポンプ１０からの昇圧電圧ＶＤＤ２が平滑コンデンサ２４へ充電されるが、このとき、図５に示すように、昇圧電圧ＶＤＤ２は過渡的に降下する。チャージポンプ１０は、立ち上がり時の負荷駆動能力が低いため、この降下電圧が大き過ぎると、チャージポンプ１０が立ち下がったままになったり、他の電圧との関係でラッチアップが発生したりする虞があり、これを防止するために、チャージポンプの負荷駆動能力を大きくする必要があり、この電源回路を構成する半導体集積回路のチップサイズが大きくなるという問題があった。
従って、本発明の目的は、レギュレータ立ち上がり時のチャージポンプの電圧降下を小さくした電源回路を提供することである。
【０００９】
【課題を解決するための手段】
本発明の電源回路は、チャージポンプからの昇圧電圧をオペアンプに電源入力し平滑コンデンサが接続されたオペアンプの出力端にレギュレート電圧を出力する電源回路において、オペアンプのオン直前に前記平滑コンデンサをプリチャージすることを特徴とする。
本発明の電源回路は、上記電源回路において、オペアンプの出力端電位をチャージポンプの電源でプルアップさせるプルアップスイッチ回路と、オペアンプの出力端電位が所定電位になったことを検出する電圧検出回路とを有し、プリチャージはプルアップスイッチ回路により行い、オペアンプのオンは電圧検出回路からの検出信号により行うことを特徴とする。
また、本発明の電源回路は、第１電源ラインから電源入力して昇圧電圧を第２電源ラインに出力するチャージポンプと、第２電源ラインから電源入力して出力端子にレギュレート電圧を出力するレギュレータとを具備し、レギュレータが、制御信号入力端子と、前記第２電源ラインから電源入力され、前記レギュレート電圧を出力するオン／オフ制御端子付きオペアンプと、オペアンプの出力端と接地ライン間に接続されたコンデンサと、オペアンプの出力端と接地ライン間に接続されたプルダウンスイッチと、オペアンプ出力端の電位を分圧しその分圧電圧をオペアンプの反転入力端に供給する分圧回路と、オペアンプの非反転入力端に基準電圧を供給する基準電圧源とを有する電源回路において、前記第１電源ラインと前記オペアンプの出力端間に接続されたプルアップスイッチと、オペアンプ出力端の電位を検出しその検出信号をプルアップスイッチの制御端およびオペアンプのイネーブル端子に供給する電圧検出回路とが付設され、前記制御端子への制御信号に同期して前記プルダウンスイッチをオフ制御するとともに前記プルアップスイッチをオン制御してオペアンプの出力端電位を第１電源ライン電位でプルアップさせ、オペアンプの出力端電位が所定の閾値になったのを前記電圧検出回路で検出しその検出信号に同期して前記プルアップスイッチをオフ制御するとともにオペアンプをオン制御することを特徴とする。
【００１０】
【発明の実施の形態】
以下に、本発明の一実施例の電源回路２００について図１を参照して説明する。尚、図３と同一のものについては同一符号を付して、その説明を省略する。図３に示す従来の電源回路１００と異なる点は、電源回路１００に、プルアップスイッチ回路３０と、電圧検出回路４０と、制御回路５０とが付設され、オペアンプ２１のオン／オフ制御端子２１ａが制御信号入力端子Ｖｃに直結されているのではなく、制御回路５０を介して接続されている点である。この電源回路２００は、１チップの半導体集積回路で構成され、チャージポンプ１０を構成する昇圧コンデンサ１１および平滑コンデンサ１２とレギュレータ２０を構成する平滑コンデンサ２４とは、半導体集積回路に外付け素子として接続される。チャージポンプ１０へのクロック信号ＣＬＫ入力は、半導体集積回路の外部から供給してもよいし、または半導体集積回路内部で発振回路により供給してもよい。
【００１１】
プルアップスイッチ回路３０は、プルアップスイッチであるＰチャネル型ＭＯＳトランジスタ３１と、ＭＯＳトランジスタ３１のバックゲートのソースまたはドレインへの接続を切換えるスイッチであるＰチャネル型ＭＯＳトランジスタ３２，３３とを有している。ＭＯＳトランジスタ３２，３３はソース同士で直列接続され、ＭＯＳトランジスタ３１とで並列接続されて、第１電源ラインＶＤＤ１とオペアンプ２１の出力端間に接続されている。ＭＯＳトランジスタ３１，３２，３３はバックゲートが共通接続され、ＭＯＳトランジスタ３２，３３のソースに接続されている。
【００１２】
電圧検出回路４０は、インバータ４１，４２およびレベルシフタ４３を有し、オペアンプ２１の出力端と制御回路５０の入力端間に縦接続されている。オペアンプ２１の出力端電位がインバータ４１の閾値電圧Ｖｔｈより高くなると、インバータ４２の出力は第１電源電圧ＶＤＤ１レベルの“Ｈ”レベルになり、レベルシフタ４３により第２電源電圧ＶＤＤ２レベルの“Ｈ”レベルに変換される。
【００１３】
制御回路５０は、ＸＮＯＲ回路５１、ＡＮＤ回路５２およびインバータ５３を有している。ＸＮＯＲ回路５１およびＡＮＤ回路５２は、一入力端に制御信号入力端子Ｖｃが接続され、他入力端にレベルシフタ４３の出力端が接続されている。ＸＮＯＲ回路５１の出力端はＭＯＳトランジスタ３１のゲートに接続され、ＡＮＤ回路５２の出力端はオペアンプ２１のオン／オフ制御端子２１ａに接続されているとともに、ＭＯＳトランジスタ３２のゲートに接続され、さらにＭＯＳトランジスタ３３のゲートにインバータ５３を介して接続されている。。
【００１４】
上記構成の電源回路２００の動作を図２を併用して説明する。第１電源ラインＶＤＤ１に、バッテリー等の直流電源から、例えば、第１電源電圧ＶＤＤ１＝３ｖが供給され、時刻Ｔ１にチャージポンプ１０がオンし、チャージポンプ１０が完全に昇圧し終わった後の時刻Ｔ２には、チャージポンプ１０から第２電源ラインＶＤＤ２に、電源電圧ＶＤＤ１の２倍の昇圧電圧ＶＤＤ２＝２×ＶＤＤ１＝６ｖが出力されている。この時刻Ｔ２になるまで、制御信号入力端子Ｖｃは“Ｌ”レベルであり、ＸＮＯＲ回路５１の出力は“Ｈ”レベルでＭＯＳトランジスタ３１はオフ状態、ＡＮＤ回路５２の出力は“Ｌ”レベルでオペアンプ２１はオフ状態、ＭＯＳトランジスタ２５はオン状態でオペアンプ２１の出力端電位は接地電位ＶＳＳにプルダウンされた状態である。また、このとき、ＭＯＳトランジスタ３２はオン状態、ＭＯＳトランジスタ３３はオフ状態であるため、ＭＯＳトランジスタ３１のバックゲートは第１電源ラインＶＤＤ１に接続された状態となっている。
【００１５】
時刻Ｔ２に制御信号入力端子Ｖｃに“Ｈ”レベルの制御信号Ｖｃが入力されると、このとき、ＭＯＳトランジスタ２５がオフし、また、ＸＮＯＲ回路５１の出力が“Ｌ”レベルになり、ＭＯＳトランジスタ３１がオンする。このとき、ＡＮＤ回路５２の出力は“Ｌ”レベルのままであり、ＭＯＳトランジスタ３２はオン状態のまま、ＭＯＳトランジスタ３３およびオペアンプはオフ状態のままである。ＭＯＳトランジスタ３１がオンすることにより第１電源ラインＶＤＤ１から平滑コンデンサ２４に充電が開始され、オペアンプ２１の出力端電位が接地電位ＶＳＳから第１電源ラインＶＤＤ１の電位の方向にプルアップされる。
【００１６】
このオペアンプ２１の出力端電位が時刻Ｔ４にインバータ４１の閾値電圧Ｖｔｈ、例えば、Ｖｔｈ＝２ｖより高くなると、このとき、電圧検出回路４０から検出信号として“Ｈ”レベルが出力される。この“Ｈ”レベルの検出信号により、ＸＮＯＲ回路５１およびＡＮＤ回路５２の出力が“Ｈ”レベルになり、プルアップスイッチ回路３０はＭＯＳトランジスタ３１，３２がオフし、ＭＯＳトランジスタ３３がオンし、ＭＯＳトランジスタ３１のバックゲートはオペアンプ２１の出力端に接続された状態となる。また、ＡＮＤ回路５２の出力が“Ｈ”レベルになることにより、オペアンプ２１がオンし、第２電源ラインＶＤＤ２から平滑コンデンサ２４に充電が開始される。また、時刻Ｔ４直後において、第２電源ラインＶＤＤ２の電位は平滑コンデンサ２４への充電により降下するが、時刻Ｔ２からＴ４の間に第１電源ラインＶＤＤ１により平滑コンデンサ２４はインバータ４１の閾値電圧＝２ｖまで予備充電されており、従来の電源回路１００の場合よりも、この電圧降下は少なくでき、この電源回路１００の時刻Ｔ３−Ｔ２より短い時間、時刻Ｔ５−Ｔ２で時刻Ｔ５に出力端子ＶｏｕｔからＶｏｕｔ＝Ｖｒｅｆ（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖのレギュレート電圧を出力する。
【００１７】
以上のように、第１電源ラインＶＤＤ１からチャージポンプ１０に電源入力しチャージポンプ１０から第２電源ラインＶＤＤ２に出力した昇圧電圧をレギュレータ２０を構成するオペアンプ２１に電源入力し、オペアンプ２１からレギュレート電圧を出力する電源回路２００において、オペアンプ２１をオンする直前に、オペアンプ２１の出力端電位がインバータ４１の閾値電圧Ｖｔｈになるまで、オペアンプ２１の出力端と接地ラインＧｎｄ間に接続された平滑コンデンサ２４を第１電源ラインＶＤＤ１によりプリチャージするようにしたので、オペアンプ２１の立ち上がり時における第２電源ラインＶＤＤ２の電圧降下を少なくできる。
【００１８】
尚、上記実施例では、チャージポンプを２倍昇圧型を例に説明したが、他の整数倍昇圧型のチャージポンプに適用することもできる。また、チャージポンプを正のチャージポンプを例に説明したが、負のチャージポンプに適用することもできる。
【００１９】
【発明の効果】
本発明によれば、従来の電源回路よりもレギュレータ立ち上がり時におけるチャージポンプ出力電位の降下を少なくでき、この電源回路を構成する半導体集積回路のチップサイズを小さくできる。
【図面の簡単な説明】
【図１】本発明の一実施例の電源回路２００の回路図
【図２】図１に示す電源回路２００の動作を示す電圧波形図。
【図３】従来の電源回路１００の回路図
【図４】図１および図３の電源回路１００に用いられるチャージポンプ１０の一例の回路図。
【図５】図３に示す電源回路１００の動作を示す電圧波形図。
【符号の説明】
ＶＤＤ１  第１電源ライン
ＶＤＤ２  第２電源ライン
１０  チャージポンプ
２０  レギュレータ
２１  オペアンプ
２２  分圧回路
２３  基準電圧源
２４  平滑コンデンサ
２５  ＮチャネルＭＯＳトランジスタ（プルダウンスイッチ）
２６  インバータ
３０  プルアップスイッチ回路
３１  ＰチャネルＭＯＳトランジスタ（プルアップスイッチ）
３２，３３  ＰチャネルＭＯＳトランジスタ（バックゲート接続切換えスイッチ）
４０  電圧検出回路
４１，４２  インバータ
４３  レベルシフタ
５０  制御回路
５１  ＸＮＯＲ回路
５２  ＡＮＤ回路
５３  インバータ
２００  電源回路
【図１】
2005018677.tif 000003
【図２】
2005018677.tif 000004
【図３】
2005018677.tif 000005
【図４】
2005018677.tif 000006
【図５】
2005018677.tif 000007