(57)【要約】      （修正有）【課題】遊技機が自ら、遊技機の処理手順を記憶するＲＯＭが不正に改ざんされた蓋然性の高いことを検出する。【解決手段】遊技プログラムを含む遊技用固定情報を収めたＲＯＭと、前記ＲＯＭと分離困難に結合されるバックアップ機能を有する第１のＲＡＭとを備える主制御部と、この主制御部からの制御指令に基づいて、各種表示手段などの出力制御を行うとともに、バックアップ機能を有する第２のＲＡＭを備えた副制御部とを備えた遊技機であって、前記主制御部は、照合用データを抽出する乱数発生手段を備え、抽出した照合用データを第１のＲＡＭに記憶させるとともに、副制御部に出力して第２のＲＡＭに記憶させ、副制御部は、第１のＲＡＭ及び第２のＲＡＭにそれぞれ記憶された照合用データとの一致を所定のタイミング毎に検出する判別手段を備え、両者が一致しない場合に主制御部のＲＯＭが正規のＲＯＭではないと判定し、不一致信号を出力するようにした。【選択図】図２
2005211517.tif 000002
【特許請求の範囲】
【請求項１】
遊技プログラムを含む遊技用固定情報を収めたＲＯＭと、前記ＲＯＭと分離困難に結合されるバックアップ機能を有する第１のＲＡＭとを有してなり、前記遊技プログラムに基づいて遊技の手順を順次処理する主制御部と、
この主制御部からの制御指令に基づいて、各種表示手段などの出力制御を行うとともに、バックアップ機能を有する第２のＲＡＭを有してなる副制御部とを備え、
前記主制御部は、所定の処理毎あるいは所定のタイミング毎に照合用データを抽出する照合用データ発生手段を備え、抽出した前記照合用データを前記第１のＲＡＭに記憶させるとともに、前記副制御部に出力して前記第２のＲＡＭに記憶させ、
前記副制御部は、前記第１のＲＡＭ及び前記第２のＲＡＭにそれぞれ記憶された前記照合用データの一致を所定のタイミング毎に検出する判別手段を備え、両者が一致しない場合に前記主制御部のＲＯＭが正規のＲＯＭではないと判定し、不一致信号を出力するようにしたことを特徴とする遊技機。
【請求項２】
前記主制御部において前記照合用データを抽出し、前記第１のＲＡＭ及び前記第２のＲＡＭに記憶させるタイミングと、前記副制御部において前記第１のＲＡＭ及び前記第２のＲＡＭにそれぞれ記憶された前記照合用データの一致を検出するタイミングとを、電源投入時としたことを特徴とする請求項１記載の遊技機。
【請求項３】
前記照合用データ発生手段は、乱数発生器であって、前記照合用データは前記乱数発生器から発生される照合用乱数値であることを特徴とする請求項１又は請求項２に記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機に関し、特に、遊技用固定情報を収めたＲＯＭが不正に改ざんされた蓋然性の高いことを検出することができる遊技機に関するものである。
【背景技術】
【０００２】
近年の遊技機、例えば、パチンコ、スロットマシン等の遊技機、はマイクロコンピュータによって遊技動作が制御されており、このマイクロコンピュータの機能は、演算処理を行う中央演算手段（ＣＰＵ）、データの読取りおよび書込みが可能な記憶手段（ＲＡＭ）、あらかじめ遊技機の動作に必要なプログラムやデータ等を蓄えて、読取りのみが可能な記憶手段（ＲＯＭ）等を備えており、このマイクロコンピュータにより遊技機の遊技の規則や手順の内容が決められるとともに、マイクロコンピュータにより遊技者の操作に応じた遊技機の制御全般を行っている。
【０００３】
ここで、ＲＯＭには、遊技機の機種に応じて、ＣＰＵで実行される遊技のルールに基づき所定の手順に従い、遊技機の可動部分を制御する制御プログラムの他に、遊技者が特別の利益を得ることができる、役物の発生確率を定めるデータ等の遊技用固定情報が記憶されており、遊技者と遊技提供者との利益の調和を図る大切な部分であるために特定の者以外は絶対にＲＯＭの着脱等が行えないようになされなければならない。
一方、変化に乏しく意外性が少ない遊技の内容しか提供できない遊技機は、遊技者の興味を引くことができず、遊技者を引き付けておくために遊技内容を頻度高く進化させる必要がある。そのために、遊技機の遊技内容を時代に応じて速やかに変更できるように、ＲＯＭは電子回路基板上に、交換可能になるように設けられており、ＲＯＭ交換によって、遊技機の動作を変更できるようになされていた。あるいは、近年のＲＯＭ機能を内蔵する１チップマイコンを用いた遊技機においてはマイコン全体あるいはマイコンを設けた回路基板全体をすばやく取り替えることができる構造を採用していた。
【０００４】
ここにおいて、ＲＯＭあるいは１チップマイコンがすばやく取り替えられるということと、弟三者による電子回路基板または電子部品の不正改ざんの機会をなくすということとの両立を図るために、従来は、ＲＯＭあるいは１チップマイコンが設けられる基板に施錠をする（特開平１１−４９４７号公報、特開２００１−６２１１４号公報参照）、ＲＯＭ、１チップマイコンまたはこれらを装着する基板部に、１回しか封印できない封印シールを施して改ざんされたことを発見可能とする（特開２００１−１３７４２８号公報、特開２００１−１３７４２８号公報参照）、ＣＰＵに組み込まれている外部通信回路の通信機能を用いてＲＯＭまたは１チップマイコンの記憶内容をチェックして改ざんの有無を検査する（特開２０００−２３３０５７号公報参照）等の手法が用いられていた。
【特許文献１】特開平１１−４９４７号
【特許文献２】特開２００１−６２１１４号
【特許文献３】特開２００１−１３７４２８号
【特許文献４】特開２００１−１３７４２８号
【特許文献５】特開２０００−２３３０５７号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、施錠をする方式では、破ることが困難な施錠は、ＲＯＭまたは１チップマイコンを交換して遊技内容を変更したり、バージョンアップに対応が容易ではない一方、遊技内容の変更やバージョンアップへの対応を容易となす構造にすると、施錠が容易に破られるという問題があった。また、封印シールを施す方式では、遊技内容を変更したり、バージョンアップに対応が容易ではあるものの、改ざんが目視により事後的にしか発見できず、このため早期の改ざんの発見が困難であった。更に、通信機能を用いる方式では、外部通信のための端子に信号を加え遊技機のＲＯＭまたは１チップマイコンの記憶内容を書き換えられる虞があった。
そこで、本発明は、遊技機が自ら、ＲＯＭと分離困難に結合されるバックアップ機能を有するＲＡＭの記憶内容をチェックして、早期に確実に、ＲＯＭが不正に改ざんされた蓋然性の高いことを検出する機能を有する遊技機を提供することを目的としている。
【課題を解決するための手段】
【０００６】
すなわち、請求項１に係る本発明の遊技機は、遊技プログラムを含む遊技用固定情報を収めたＲＯＭと、ＲＯＭと分離困難に結合されるバックアップ機能を有する第１のＲＡＭとを有してなり、遊技プログラムに基づいて遊技の手順を順次処理する主制御部と、この主制御部からの制御指令に基づいて、各種表示手段などの出力制御を行うとともに、バックアップ機能を有する第２のＲＡＭを有してなる副制御部とを備え、主制御部は、所定の処理毎あるいは所定のタイミング毎に照合用データを抽出する照合用データ発生手段を有し、抽出した照合用データを第１のＲＡＭに記憶させるとともに、副制御部に出力して第２のＲＡＭに記憶させ、副制御部は、第１のＲＡＭ及び第２のＲＡＭにそれぞれ記憶された照合用データとの一致を所定のタイミング毎に検出する判別手段を有し、両者が一致しない場合に主制御部のＲＯＭが正規のＲＯＭではないと判定し、不一致信号を出力するようにしたことを特徴とするものである。
また、請求項２に係る本発明の遊技機は、請求項１に記載の遊技機において、主制御部において照合用データを抽出し、第１のＲＡＭ及び第２のＲＡＭに記憶させるタイミングと、副制御部において前記第１のＲＡＭ及び第２のＲＡＭにそれぞれ記憶された照合用データとの一致を検出するタイミングとを、電源投入時としたことを特徴とするものである。
また、請求項３に係る本発明の遊技機は、請求項１に記載の遊技機において、前記照合用データ発生手段は、乱数発生器であって、前記照合用データは前記乱数発生器から発生される照合用乱数値であることを特徴とするものである。
【発明の効果】
【０００７】
本発明の遊技機では、ＲＯＭ交換をすると、ＲＯＭと、ＲＯＭと分離困難に結合されるバックアップ機能を有する第１のＲＡＭとを同時に交換することになるために、第１のＲＡＭの内容を調べることによりＲＯＭが改ざんされたことを即座に知ることができ、不正の早期発見及び対応が可能となる。特に、抽出した照合用データを第１のＲＡＭに記憶させるとともに、副制御部に出力して第２のＲＡＭに記憶させるので、両方のＲＡＭには同一の内容が記録される。記録される照合用データは第三者が知り得ないものが選択されるが、特に、乱数発生手段からの、照合用乱数値を照合用データとして採用すれば、その値を予測して、第１のＲＡＭに第２のＲＡＭと同じ値を事後的に書き込むことは、更に、困難であり改ざんを効果的に防止できる。
【発明を実施するための最良の形態】
【０００８】
以下に本発明の実施の形態を遊技機がパチスロ機であるとして説明するが、本発明は遊技機がパチスロ機には限られるものではない。図１は、パチスロ機１の外観を示す斜視図である。パチスロ機１は、パネル表示部１００に表示窓１０１ないし表示窓１０３が設けられ、各々の表示窓からその最外周部に、複数の図柄を配列した回転リール１０４ないし回転リール１０６が視認可能に設けられている。各々の図柄は、各々の表示窓の所定の領域と略同一の面積の範囲に描かれ、リールの回転停止時には一の図柄のみが各々の表示窓の所定の領域の範囲に収まるようにされている。回転リール１０４ないし回転リール１０６は同軸状に配列され、その同軸の線上を回転中心として回転駆動されるようになされており、この回転リール１０４ないし回転リール１０６の回転の停止は、各々の回転リールに対応するリール停止ボタン１０７ないし停止ボタン１０９を遊技者が操作することにより行える。更に、遊技機は、遊技媒体（メダルまたはコイン等）を投入する投入口１１４、ゲームをスタートさせるために遊技者によって操作されるスタートレバー１１５を備えている。
【０００９】
このようなパチスロ機１の遊技は以下のようにして行われる。まず、遊技は、投入口１１４への遊技媒体の投入によって開始され、遊技者によるスタートレバー１１５の操作に応じて、図示しない制御手段が回転リール１０４ないし回転リール１０６を回転させることにより表示窓１０１ないし表示窓１０３から視認できる図柄を順次変化させる。
【００１０】
回転リール１０４ないし回転リール１０６の回転は、一定時間後、自動的に、あるいは遊技者がリール停止ボタン１０７ないし停止ボタン１０９を押す事により、順次停止させられる。このとき、表示窓１０１ないし表示窓１０３の所定の範囲内の直下の位置で停止した回転リール１０４ないし回転リール１０６の図柄が特定の組合せ（入賞図柄）になった場合には、遊技媒体を払い出すことによって遊技者に興奮と何らかの利益を付与するのである。
【００１１】
このようなパチスロ機１の制御は遊技機の内部に設けられる図２のブロック図で示す回路部により行われ、回路部は、主制御部８１と、主制御部８１の通信ポートに接続される副制御部８２と、主制御部８１のＩ/Оポートまたは副制御部８２のＩ/Оポートに接続される周辺装置回路部とからなる。
【００１２】
主制御部８１は、回路基板上に配置されたマイクロコンピュータ４０を主たる構成要素とし、これに加えて、照合用データ発生手段および役物の発生確率を決める手段として機能する、乱数を発生する乱数発生回路４６と、所定の時間にその時点における、照合用データともなる、乱数の値をサンプリングするサンプリング回路４７、および、マイクロコンピュータ４０の処理を１ステップずつ進める基準信号となるクロックを発生するクロック発生回路４４とからなっている。
【００１３】
マイクロコンピュータ４０は、予め設定されたプログラムに従って制御動作を行うＣＰＵ４１と、記憶手段であるＲＯＭ４２、ＲＡＭ４３および不揮発性ＲＡＭ４５を含む。なお、ＲＯＭ４２は読み出し専用のメモリーであり、ＲＡＭ４３は書き込み読み出しが可能なメモリーであるが、電源を切断すると記憶内容が消失してしまうＤＲＡＭであり、不揮発性ＲＡＭ４５は書き込み読み出しが可能なメモリーであり、電源を切断しても記憶内容が保存されるバックアツプ機能を有するフラッシュＲＡＭである。
【００１４】
また、ＲＯＭ４２と不揮発性ＲＡＭ４５とは分離困難に結合されている。分離困難に結合されているとは、遊技機の製造者以外が、容易に分離できない程度に結合されていることを言い、例えば、主制御部８１が製造者以外には近づくことができないように遊技機本体に設けられていたり、主制御部８１全体が強固に封印されていたり、ＲＯＭ４２と不揮発性ＲＡＭ４５とが１チップICで構成されていたり、マイコン４０全体が１チップマイコンである場合等の種々の態様を含むものである。
【００１５】
ＲＯＭ４２には、ＣＰＵを動作させる手順であるプログラム、スタートレバー１１５が操作される毎に参照される確率抽選テーブル、停止ボタンの操作に応じてリールの停止態様を決定するための停止制御テーブル、副制御部８２と通信するための通信プロトコル等が格納されている。上述のプログラムは、遊技のルールを支配し、確率抽選テーブルは、遊技者に特別の利益を与える役物の発生頻度を定めるので、これらの遊技機を製造販売する業者は、遊技者の嗜好に合わせた遊技内容とすべく、また、バージョンアップのためにＲＯＭ４２の取り替えが容易にできることが望ましいものであるが、このことは反面、悪意で自己に有利となるようにＲＯＭ４２を差し替えてＲＯＭの内容を改ざんする第三者が活動する余地を生じさせるものである。
【００１６】
ＲＡＭ４３にはプログラム実行中に必要とされる一時的に保存すべきデータが記憶され、不揮発性ＲＡＭ４５にはＲＯＭ４２の内容が改ざんされていないことを特定するためのデータが記憶され、改ざんの発見を容易かつ確実なものにしているが、これについては、後に詳述する。
【００１７】
ＣＰＵ４１は複数のＩ/Оポートを有しており、そのＩ/Оポートには、乱数を発生する乱数発生器４６およびサンプリング回路４７が接続され、ＣＰＵ４１により乱数発生器の動作開始およびサンプリングのタイミングが制御される。なお、ＣＰＵ４１の処理手順の中で、乱数を発生してサンプリングを実行するように構成しても良く、その場合、乱数発生器４６およびサンプリング回路４７は省略可能である。
【００１８】
ＣＰＵ４１の他のＩ/Оポートには複数のアクチュエータが駆動回路を介して接続されており、モータ駆動回路４９を介して回転リール１０４ないし回転リール１０６を回転駆動するステッピングモータ５０ないしステッピングモータ５２が接続されている。
【００１９】
また、ＣＰＵ４１の更に他のＩ/Оポートには、スタートスイッチ２１、投入遊技媒体センサ２２、リール停止信号検出回路５６、リール位置検出回路６０、が接続されており、ＣＰＵ４１は、スタートスイッチ２１からの信号によりスタートレバー１１５が操作されたことを検知し、投入遊技媒体センサ２２からの信号により遊技媒体投入口１１４に遊技媒体が投入されたことを検知し、リール停止信号回路５６からの信号により停止ボタン１０７ないし停止ボタン１０９が操作されたことを検知し、リール位置検出回路６０からの信号により回転リール１０４ないし回転リール１０６の位置を検知する。
【００２０】
なお、これらの駆動回路や検出回路を含む周辺装置回路部は、個別の基板にマウントされてアクチュエータに近接して設けられても、個別の基板にマウントされて、それらの信号を発生するセンサーに近接して設けられても、主制御部８１の一部として設けられても、副制御部８２の一部として設けられていても良いものである。
【００２１】
また、ＣＰＵ４１は通信ポートを備えており、副制御部８２に設けられたＣＰＵ１１との間で所定の通信プロトコルに基づき通信を行う。
【００２２】
副制御部８２は、主制御部８１とは別の回路基板上に配置されたマイクロコンピュータ１０を主たる構成要素とし、これに加えて、クロック発生回路１４、所定枚数の遊技媒体を払い出すホッパー４８を駆動するホッパー駆動回路５４および遊技媒体払い出し完了を検知する払い出し検知回路６１からなっている。マイクロコンピュータ１０は、予め設定されたプログラムに従って制御動作を行うＣＰＵ１１と、記憶手段であるＲＯＭ１２とＲＡＭ１３と不揮発性ＲＡＭ１５とを含む。ＲＯＭ１２、ＲＡＭ１３および不揮発性ＲＡＭ１５の機能は、主制御部８１におけるＲＯＭ４２、ＲＡＭ４３および不揮発性ＲＡＭ４５の機能と同様であり、ＲＡＭ１３はDＲＡＭであり、不揮発性ＲＡＭ１５はフラッシュＲＡＭである。また、ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ13およびＲＡＭ１５の機能を一体化した１チップマイコンを用いて、副制御部８２の占有する面積の低減、部品コストおよび製造コストの低減を図ることもでき、クロック発生回路１４を省略してクロック発生回路４４からの信号をＣＰＵ１１のクロックとして用いることもできる。
【００２３】
ＣＰＵ１１のＩ/Оポートには、ランプ駆動回路５５を介してパネル表示部１００に設けられた各種ランプが接続され、スピーカ駆動回路５８を介してスピーカ２３およびスピーカ２４が接続されおり、ＲＯＭ１２に格納されているプログラムの手順に沿って複雑な効果音を出したり、各種ランプの明暗を制御しており、ランプ駆動回路５５およびスピーカ駆動回路５８の周辺回路部は、個別の基板にマウントされてアクチュエータに近接して設けられても、個別の基板にマウントされて、それらの信号を発生するセンサーに近接して設けられても、主制御部８１の一部として設けられても、副制御部８２の一部として設けられていても良いものである。
【００２４】
また、ＣＰＵ１１の他のＩ/Оポートには、ホッパー駆動回路５４および払い出し検知回路６１が接続されている。
【００２５】
更に、ＣＰＵ１１とＣＰＵ４１の通信ポートは相互に通信が可能となるように接続されており、通信ポートを介してＣＰＵ１１とＣＰＵ４１は御互いにデータのやり取りを行う。例えば、ＣＰＵ４１が音響をスピーカから出すように、通信ポートを通じてＣＰＵ１１に指示すると、ＣＰＵ１１はそれから先の処理は副制御部８２の内部だけで行い、プログラム手順に沿って所定の信号をＣＰＵ１１の内部で合成してスピーカ駆動回路５８が接続されるＩ/Оポートにその信号を送出する。このように主制御部８１と副制御部８２の各々がＣＰＵを有することにより主制御部８１の処理負担は減り、その分、より高度で複雑な遊技規則に基づく遊技を処理することが可能となり、遊技者の飽きがこないようにすることができ、一方、副制御部８２は一旦、主制御部からの制御指令を受けた後は、主制御部８１とは独立に各種表示手段などの出力制御を専念して行うので、高度でかつ複雑な出力表示が可能となり、聴覚、視覚の面から、遊技者の興奮と好奇心とを呼び起こす効果を生じさせることができる。
【００２６】
副制御部８２は、遊技のルールや役物の発生頻度のようなソフトウエアではなく、遊技機の有する音響的、視覚的効果のハードウエアを制御する部分であるので、バージョンアップの必要性は乏しく、製造業者を含め万人にとって、手を触れるのが困難な態様で遊技機に取り付けることができる。
【００２７】
また、副制御部８２を動作させるためのソフトウエアーのバージョンアップ等をしたいのであれば以下のようになし得る。すなわち、ＣＰＵ１１で行う処理はＲＯＭ１２に格納されているプログラムの内容で支配される構成とするのが一般的であるが、必ずしも、ＲＯＭ12にプログラムを入れておく必要はなく、ＲＯＭ１２には、変更の必要がない最低限の機能に関するプログラムである通信プログラム、セキュリティに関係するポッパー５０を制御するプログラム、後述する照合用データ不一致判別プログラム等、のみを記憶させておき、遊技機の電源が入れられＣＰＵ４１およびＣＰＵ11がリセットされた直後に、プログラムの大部分をＲＯＭ４２からＣＰＵ４１からＣＰＵ１１を介してＲＡＭ１３にダウンロードして、ＲＡＭ１３に格納されるプログラムでＣＰＵ１１を制御することができる。
【００２８】
このような構成を採用すれば、役物に当選したときにどのような効果音をスピーカ２３およびスピーカ２４から出すか、パネル表示部１００に設けられた各種ランプの点滅をどのようにするか等を、ＲＯＭ４２の交換により自由に選択できるので、故障のとき以外は製造業者は、副制御部８２には、手を触れる必要がなく、従って、副制御部８２を設けた回路基板は着脱困難な場所や着脱困難となる態様で遊技機に装着することができるものである。
【００２９】
このような、遊技機において、どの様に遊技機が動作するかを簡単に説明する。
【００３０】
まず、乱数発生器４６は、一定の数値範囲に属する乱数を発生し、サンプリング回路４７は、スタートレバー１１５が操作された後の適宜のタイミングで１個の乱数をサンプリングする。こうしてサンプリングされた乱数およびＲＯＭ４２内に格納されている確率抽選テーブルに基づいて、内部当選役が決定される。内部当選した場合には、ＣＰＵ４１は、遊技者が停止ボタン１０７ないし停止ボタン１０９を操作した時点において、リール停止信号回路５６から送られる操作信号および選択された停止制御テーブルに基づいて、遊技者に有利となるように、回転リール１０４ないし回転リール１０６を停止制御する信号をモータ駆動回路４９に送る。
【００３１】
内部当選した役の入賞成立に基づく停止態様となれば、ＣＰＵ４１は、払い出し指令信号を通信ポートを介してＣＰＵ１１に送り、ＣＰＵ１１はホッパー制御信号をＩ/Оポートを介してホッパー駆動回路５４に供給してホッパー４８から所定個数の遊技媒体の払い出しを行う。その際、払い出し検知回路６１は、ホッパー４８から払い出される遊技媒体の枚数を計数し、その計数値が指定された数に達したときに、遊技媒体払い出し完了信号をＣＰＵ１１に知らせる。これにより、ＣＰＵ１１は、ホッパー駆動回路５４を介してホッパー４８の駆動を停止し、遊技媒体の払い出し処理を終了し、払い出し処理を終了したことをＣＰＵ１１の通信ポートを介してＣＰＵ４２に通知する。この間、副制御部８２は主制御部８１からの指令に基づき、遊技の進行場面に応じたスピーカ２３およびスピーカ２４による音響効果と各種ランプの点滅による視覚効果を提供しつづける。
【００３２】
このように、ＣＰＵ４１はＲＯＭ４２に記憶された手順に基づき遊技処理を進め、ＲＯＭ４２に記憶された確率抽選テーブルに基づき遊技者が特別の利益を得る役物の発生を制御するので、ＲＯＭ４２を改ざんして、容易に役物に当選するようにしたり、役物に当選する確率を改ざんして通常よりも高い頻度で多量の遊技媒体を得ることを可能とされてしまうと、遊技提供者は大きな損失を受け、また、このような犯罪行為が簡単に行えるとなると、遊技機を利用する者も健全な娯楽としての興味を失ってしまい、社会的に大きな損失となる。よって、このようなＲＯＭの改ざんをどのようにして早期かつ確実に発見するかについて以下に具体的に説明する。
図３、図４に示すフローチャートを参照して具体的に説明する。
図３に示すフローチャートを参照して、マイコン４０のＣＰＵ４１の制御動作について説明する。
【００３３】
最初に、電源が投入される（ステップ[以下、ＳＴと表示する]１）。
次に、電源が所定の電圧に達すると、ＣＰＵ４１は、所謂ハードウエアリセットされる（ＳＴ２）。
【００３４】
次に、ＣＰＵ１１からの要求により、ＲＡＭ４５に記憶された照合用データをＣＰＵ１１に送る（ＳＴ３）。具体的な処理は、ＲＡＭ４５の内容をＣＰＵ４１の通信レジスタにロードして、通信ポートを介してＣＰＵ１１の通信レジスタに送る。
【００３５】
次に、ＣＰＵ１１に要求して、ＣＰＵ１１から一致・不一致の判断結果を受ける（ＳＴ４）。具体的な処理は、ＣＰＵ１１が判断した結果を、ＣＰＵ１１の通信レジスタにロードし、通信ポートを介してＣＰＵ４１の通信レジスタにロードする。
次に、処理は、一致・不一致の判断結果に従って分岐する（ＳＴ５）。
不一致の場合には、処理は、ＮＯＰ（何もしない命令）を無限にループし、それ以上進まない（ＳＴ６）。従って、遊技者が、遊技機をどの様に操作しても、遊技処理が行われることはない。
一致の場合には、新たな照合用データをＲＡＭ４５に書く（ＳＴ７）。
【００３６】
次に、ＣＰＵ１１からの要求により、新たな照合用データをＣＰＵ１１に送る（ＳＴ８）。具体的な処理は、ＲＡＭ４５の内容をＣＰＵ４１の通信レジスタにロードして、通信ポートを介してＣＰＵ１１の通信レジスタに送る。
【００３７】
最後に、通常の遊技プログラムの処理が開始される（ＳＴ９）。通常の遊技プログラムの処理の内容は、上述した、投入口１１４への遊技媒体の投入によって開始され、入賞図柄になった場合には、遊技媒体を払い出すことによって遊技者に興奮と何らかの利益を付与までのＣＰＵ４１における処理手順を、遊技者のリール停止ボタン１０７ないし停止ボタン１０９の操作との関係で記述するものである。
【００３８】
図４に示すフローチャートを参照して、マイコン１０のＣＰＵ１１の制御動作について説明する。
【００３９】
初めに、電源が投入される（ＳＴ２１）。
次に、電源が所定の電圧に達すると、ＣＰＵ１１は、所謂ハードウエアリセットされる（ＳＴ２２）。
次に、ＣＰＵ４１に要求して、ＲＡＭ４５に記憶された照合用データをＣＰＵ４１から受ける。（ＳＴ２３）。
次に、ＲＡＭ４５に記憶された照合用データとＲＡＭ１５に記憶された照合用データとの一致・不一致の判断を行い、その結果に従って分岐する（ＳＴ２４）。具体的な処理は、ＣＰＵ１１の通信レジスタの内容とＲＡＭ１５の内容とをＣＰＵ１１の比較レジスタにロードして一致フラグが１か０かでYesかＮoかが決まる。
【００４０】
不一致の場合には、ＣＰＵ４１からの要求により、一致・不一致の判断結果をＣＰＵ４１に送り（ＳＴ２５）、警告処理を行う（ＳＴ２６）。警告処理の具体的な内容は、不一致を知らせるための警告音や警告ランプの点滅の警告動作を行い、周囲に異常事態の発生を知らせるものである。
【００４１】
一致の場合にも、ＣＰＵ４１からの要求により、一致・不一致の判断結果をＣＰＵ４１に送る（ＳＴ２７）。
【００４２】
次に、ＣＰＵ４１に要求して、ＲＡＭ４５に記憶された新たな照合用データをＣＰＵ４１から受ける（ＳＴ２８）。
【００４３】
次に、新たな照合用データをＲＡＭ１５に書く（ＳＴ２９）。
最後に、通常の遊技プログラムの処理が開始される（ＳＴ３０）。通常の遊技プログラムの処理の内容は、上述した、投入口１１４への遊技媒体の投入によって開始され、入賞図柄になった場合には、遊技媒体を払い出すことによって遊技者に興奮と何らかの利益を付与までのＣＰＵ１１の処理手順を、遊技者のリール停止ボタン１０７ないし停止ボタン１０９の操作との関係で記述するものである。
【００４４】
なお、上述の具体例で用いる、照合用データは、主制御部８１に設けられた乱数発生回路４６と、ＣＰＵ４１からの指令により、乱数の値をサンプリングするサンプリング回路４７と、により構成される照合用データ発生手段から発生する、１の乱数値をＣＰＵ４１に取り込み用いるものであっても、ＣＰＵ４１が照合用データ発生手段として作用し、ＣＰＵ４１の内部で発生される刻々変化する時系列信号であっても、前の遊技でＣＰＵ４１が発行した指令のソースコードの累積和であっても、あるいは、ＣＰＵ４１の内部で発生される刻々変化する時系列信号をＲＡＭ４５およびＲＡＭ１５の複数のアドレスに複数個記録したものでも良く、適宜選択が可能である。特に、乱数発生回路４６が発生する乱数値は、その値の予測の困難性から照合用データとして用いるのに好適である。
【００４５】
また、電源を投入時の主制御部８１を制御するプログラムの初期設定、副制御部８２を制御するプログラムの初期設定として、ＲＡＭ４５とＲＡＭ１５の内容が一致するか不一致であるかを判断したが、図５に示すように、主制御部を制御するプログラムにおける割り込み処理、図６に示すように副制御部を制御するプログラムにおける割り込み処理として、電源の投入後において、所定条件が満たされる度に、一致・不一致判断の処理を行うようにしても良い。この所定条件としては、例えばホッパーからの払い出し命令出力時やコインの投入検出時等とすることができ、前記割り込み処理を主制御部と副制御部とで同時に行うものである。
【００４６】
図５に示す主制御部の一致・不一致判断割り込みルーチンのステップ番号が、上述したものと同番号のものは同じ処理内容である。一致・不一致判断の結果が、一致の場合には、割り込みが生じた先の番地に戻り処理を進めるが、不一致の場合には、無限ループとなり、電源を切る等して、リセットしない限り、ＣＰＵ４１の処理は、割り込みが生じた番地に戻ることなく、主制御部における処理は実質的に停止する。
【００４７】
また、同様に、図６に示す主制御部の一致・不一致判断割り込みルーチンのステップ番号が、上述したものと同番号のものは同じ処理内容であり、一致の場合には、割り込みが生じた先の番地に戻り処理を進めるが、不一致の場合には、警告動作処理を行う。
【００４８】
このような、割り込み処理を行えば、ＣＰＵ４１およびＣＰＵ１１のハードウエア割り込みポートに、遊技機のスタートレバー１１５が操作された場合に出力されるスタートスイッチ２１からの信号、投入遊技媒体センサ２２からの信号、図示しない料金支払機からの信号、図示しないハードウエアタイマーからの一定時間毎に出される信号等、を入力すれば、遊技機のスタートレバー１１５が操作される毎、遊技媒体が投入される毎、遊技機で遊ぶための料金を支払うための特別カードが図示しない料金支払い機に挿入される毎、あるいは所定の時間毎に、割り込み処理が行われ、ＣＰＵ４１およびＣＰＵ１１によってＲＡＭ４５とＲＡＭ１５の内容が一致するか不一致であるかを判断することができる。
【００４９】
また、特定の命令、例えば、ＣＰＵ４１がＣＰＵ１１に対してホッパーから遊技媒体を支払うよう命令し、ＣＰＵ１１がこの命令を受けた場合に各々のＣＰＵで、ソフトウエア割り込みが起きるようにしておけば、遊技媒体を支払うよう命令が発行される毎に、割り込み処理が行われ、ＣＰＵ４１およびＣＰＵ１１はＲＡＭ４５とＲＡＭ１５の内容が一致するか不一致であるかを判断することができる。
【００５０】
このように、照合用データは主制御部８１のＲＡＭ４５と副制御部８２のＲＡＭ１５の両方に書き込まれているが、副制御基盤８２のＲＡＭ１５は改ざんを困難とするために、第三者が手を触れる事ができない態様で取り付けられている一方、主制御部８１のＲＡＭ４５はＲＯＭ４２と分離困難に設けられているので、ＲＯＭ４２を改ざんするとＲＡＭ４５も改ざんすることになってしまう。しかしながら、悪意でＲＯＭを改ざんする者は、前もって、このような改ざんＲＯＭ４２およびＲＡＭ４５を用意するのが常道であるところ、ＲＡＭ４５の内容は刻々と変わるものであり、ＲＯＭ１５と内容が一致するＲＯＭ４５を予め用意することはほとんど不可能であり、両者の不一致を判別することにより、容易に改ざんを発見できる。
【００５１】
また、副制御部８２に設けられるＣＰＵ１１が一致か不一致かの判断をするが、判断をするプログラムを最初から副制御部８２に設けられるＲＯＭ１２に記憶しておけば、一致・不一致の判断機能を働かせないようにＲＯＭ４２を改ざんすることは、第三者が容易に副制御部８２に手を触れることが出来ない構造を採用しているので不可能である。
【００５２】
更に、主制御部８１がどのように改ざんされても、副制御部８２の機能により主回路８１の改ざんを早期に確実に発見できるので、主制御部８１のセキュリティに考慮を払う必要が無く、遊技規則の変更や、役物の当選確率の変更や、いわゆるソフトウエアバグ対策が迅速かつ容易にでき、遊技者を飽きさせることがない遊技機を迅速に提供することが可能となる。
【００５３】
更にまた、セキュリティに関する、ホッパー制御プログラムを副制御部８２のＲＯＭ１２に記憶しておけば、遊技者に最終的な利益を与える遊技媒体を払い出すホッパーを副制御部８２が制御しているので、主制御部８１のＲＯＭ４２をどのように改造してもＲＡＭ１５からの照合用データとＲＡＭ４５からの照合用データとが一致しない限り遊技媒体を払い出すことが無いセキュリティの高い遊技機を提供できる。なお、ＲＡＭ１５からの照合用データとＲＡＭ４５からの照合用データとが一致するか否かを判別する判別手段は、上述のＣＰＵとソフトウエアとで構成されるものに限らず、ハードウエアで構成して、不一致信号を出力するようにしても同様の効果を奏するものである。
【図面の簡単な説明】
【００５４】
【図１】実施の形態に係る遊技機の斜視図である。
【図２】実施の形態に係る遊技機の回路部のブロック図である。
【図３】主制御部の一致・不一致判断のフローチャートである。
【図４】副制御部の一致・不一致判断のフローチャートである。
【図５】主制御部の一致・不一致判断の割り込み制御のフローチャートである。
【図６】副制御部の一致・不一致判断の割り込み制御のフローチャートである。
【符号の説明】
【００５５】
１  パチスロ機
１０  マイコン
１１  ＣＰＵ
１２  ＲＯＭ
１３  ＲＡＭ
１５  不揮発性ＲＡＭ
４０  マイコン
４１  ＣＰＵ
４２  ＲＯＭ
４３  ＲＡＭ
４５  不揮発性ＲＡＭ
【図１】
2005211517.tif 000003
【図２】
2005211517.tif 000004
【図３】
2005211517.tif 000005
【図４】
2005211517.tif 000006
【図５】
2005211517.tif 000007
【図６】
2005211517.tif 000008