(57)【要約】【課題】  ディフェクト検出においてホワイトドットによる誤検出が発生するという問題があった。【解決手段】  レベルシフト回路１３１と積分回路１３２とコンパレータ１３３とモノマルチ回路１３４とを設け、低速エンベロープ検出回路１１３の出力をレベルシフト回路１３１で明側へレベルシフトして積分回路１３２を通した信号と、元の低速エンベロープ検出回路１１３の出力とをコンパレータ１３３で比較し、ホワイトドットによりエンベロープ回路１１３の出力の方が大きくなると、コンパレータ１３３出力に応答してモノマルチ回路１３４がパルスを発生し、それによりスイッチ１２３、１２４が閉じられてエンベロープ検出回路１１２、１１３の充放電用容量１２１、１２２の電荷を引き抜くことにより、エンベロープ検出回路１１２、１１３の出力の差がなくなるので誤検出が発生しない。【選択図】  図１
2005209242.tif 000002
【特許請求の範囲】
【請求項１】
光ディスク上に光ビームを収束照射して光ディスクから反射される反射信号の全加算信号の明側エンベロープを検出し、検波時定数をもつための第1の容量を有する第１のエンベロープ検出手段と、
前記反射信号の全加算信号の明側エンベロープを検出し、検波時定数をもつための第２の容量を有し、かつ前記第１のエンベロープ検出手段の検波時定数より大きな検波時定数を有する第２のエンベロープ検出手段と、
前記第１のエンベロープ検出手段より出力される信号と前記第２のエンベロープ検出手段より出力される信号との差信号を生成するための差動手段と、
前記差動手段より出力される前記差信号のレベルが所定のレベルを超えた期間にディフェクト検出信号を出力する第１のコンパレータ手段とを備えたディフェクト検出回路であって、
前記第２のエンベロープ検出手段の出力を明側へ第1の所定量レベルシフトするレベルシフト手段と、
前記レベルシフト手段の出力を積分する積分手段と、
前記第２のエンベロープ検出手段の出力レベルと前記積分手段の出力レベルとを比較して前記第２のエンベロープ検出手段の出力レベルが前記積分手段の出力レベルより大きいときに第1の検出信号を出力する第２のコンパレータ手段と、
前記第２のコンパレータ手段からの前記第1の検出信号の出力を起点に一定時間幅のパルスを出力する第１のモノマルチ手段と、
前記第１のモノマルチ手段から前記パルスが出力されている期間、前記第1の容量および前記第2の容量を強制的に放電させる強制放電手段とを設けたことを特徴とするディフェクト検出回路。
【請求項２】
前記第１のモノマルチ手段から前記パルスが出力されている期間および前記第１のコンパレータ手段から前記ディフェクト検出信号が出力されている期間には、前記レベルシフト手段の明側へレベルシフトする量を前記第1の所定量より大きくすることを特徴とする請求項１記載のディフェクト検出回路。
【請求項３】
記録状態を示す第1のレベルと再生状態を示す第2のレベルとを持つ制御信号の前記第1のレベルと第2のレベルとが切り替えられる時を起点にある一定時間幅のパルスを生成する第２のモノマルチ手段を設け、
前記強制放電手段は、前記第２のモノマルチ手段から前記パルスが出力されている期間にも、前記第1の容量および前記第2の容量を強制的に放電させるようにし、
前記第２のモノマルチ手段から前記パルスが出力されている期間、前記第１のモノマルチ手段から前記パルスが出力されている期間および前記第１のコンパレータ手段から前記ディフェクト検出信号が出力されている期間には、前記レベルシフト手段の明側へレベルシフトする量を前記第1の所定量より大きくすることを特徴とする請求項１記載のディフェクト検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクから反射される反射信号のエンベロープ変化を検出することで光ディスク上の欠落箇所を検出するディフェクト検出回路に関するものである。
【背景技術】
【０００２】
近年、コンピュータシステムにおいては、情報量の大幅な増加に伴って、情報データの記録再生装置として、記録媒体にＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ等の光ディスクを用い、大容量で高速且つランダムアクセスが可能な光ディスク装置が広く使用されるようになってきている。
【０００３】
このような光ディスク装置内においてディスク上の欠落箇所を検出するディフェクト検出は、一般的な構成として、記録媒体に光ビームを収束照射して、光ディスクから反射される反射信号の全加算信号のエンベロープ変化を検出することで検出しており、このディフェクト信号は記録媒体に対するトラッキング及びフォーカスサーボを制御するサーボ回路の前値ホールド用の信号として利用している。また、光ディスク装置に各種制御用として組み込まれたＣＰＵを介して、記録媒体の記録不可領域を判断するための抽出信号を得るために利用している。
【０００４】
以上のような光ディスク装置におけるディフェクト検出回路について、図面を用いて以下に説明する。
【０００５】
図７は従来のディフェクト検出回路の構成を示すブロック図、図８は図７の従来のディフェクト検出回路の検出動作を示す波形図である。
【０００６】
光ディスクに光ビームを収束照射して、光ディスクから反射される反射信号の全加算信号１０１Ｓは可変ゲインアンプ１１１に入る。この可変ゲインアンプ１１１はメディアや、あるいは記録対応装置の場合では記録状態と再生状態によってレベルの違う全加算信号１０１Ｓを所定のレベルにする目的がある。なお制御信号ＷＴＧＴは記録状態と再生状態の切換に用いる。可変ゲインアンプ１１１がない場合はメディアやあるいは記録状態と再生状態によって変化するディスクの反射光のレベル差をディフェクト信号として誤検出してしまう可能性がある。可変ゲインアンプ１１１を通った全加算信号１１１Ｓは次に高速エンベロープ検出回路１１２および低速エンベロープ検出回路１１３の２つに入力される。
【０００７】
図１０（ａ）に高速エンベロープ検出回路１１２や低速エンベロープ検出回路１１３のエンベロープ検出回路の内部構成を示し、図１０（ｂ）にその入出力波形を示す。図１０（ａ）において、１１は電流出力アンプ、１２はバッファ回路、１３は容量、１４はスイッチ、１５は基準電位Ｖ１を供給する電源である。高速エンベロープ検出回路１１２も低速エンベロープ検出回路１１３も図１０（ａ）に示すエンベロープ検出回路１０と同じ構成であり、高速エンベロープ検出回路１１２の場合、容量１３、スイッチ１４、電源１５がそれぞれ、容量１２１、スイッチ１２３、電源１２５に対応し、低速エンベロープ検出回路１１３の場合、容量１３、スイッチ１４、電源１５がそれぞれ、容量１２２、スイッチ１２４、電源１２６に対応する。高速エンベロープ検出回路１１２の場合と低速エンベロープ検出回路１１３の場合とでは、容量１３すなわち容量１２１と容量１２２の容量値が異なり、高速エンベロープ検出回路１１２の容量１２１の容量値Ｃ１よりも低速エンベロープ検出回路１１３の容量１２２の容量値Ｃ２の方を大きくしている（Ｃ１＜Ｃ２）。他の構成は両者同じである（電源１２５と電源１２６からの電位も同じＶ１）。図１０（ａ）に示すエンベロープ検出回路１０において、入力ＳＩが出力ＳＯが高くなると電流が容量１３に流れ込んで容量１３の電位が上がりフィードバックがかかるので、結果、出力ＳＯと入力ＳＩは図１０（ｂ）に示すようになる。図１０（ｂ）に示す出力ＳＯのドループと呼ばれる部分の傾きは、回路的に決めた放電電流が同じならば容量１３の値が大きいほどゆるやかになるので、前述のように高速エンベロープ検出回路１１２の容量値Ｃ１よりも低速エンベロープ検出回路１１３の容量値Ｃ２の方を大きくしている。また、スイッチ１４を閉じると容量１３の電位が電源１５からの基準電位Ｖ１となり、出力ＳＯが基準電位Ｖ１となる。この基準電位Ｖ１は回路の動作電圧範囲を基に設定されている。
【０００８】
以降、図８の動作波形図を参照して説明する。図８において横軸（時間軸）の区間［Ａ］では光ディスク上の欠落箇所などによるディフェクト信号が入力された場合の動作を示している。つまり図８（ａ）において可変ゲインアンプ通過後の全加算信号１１１Ｓが欠落して基準電位Ｖ１まで落ち込んでいる。高速エンベロープ検出回路出力１１２Ｓおよび低速エンベロープ検出回路出力１１３Ｓは通常は可変ゲインアンプ通過後の全加算信号１１１Ｓの波高値をほぼ出力している。そしてディフェクト信号になると高速エンベロープ検出回路出力１１２Ｓも可変ゲインアンプ出力１１１Ｓの落ち込みにほぼ従って下降する。一方、低速エンベロープ検出回路出力１１３Ｓは低速エンベロープ検出回路１１３が高速エンベロープ検出回路１１２より大きな時定数を持っているので、可変ゲインアンプ出力１１１Ｓの落ち込みに急激には追従しない。
【０００９】
高速エンベロープ検出回路出力１１２Ｓと低速エンベロープ検出回路出力１１３Ｓはそのまま次段の差動アンプ１１４に入力されて、（低速エンベロープ検出回路出力１１３Ｓ−高速エンベロープ検出回路出力１１２Ｓ）の演算が行われることで差動アンプ出力１１４Ｓは図８の（ｂ）のような波形となる。この差動アンプ出力１１４Ｓは次段のコンパレータ１１５に入力される。コンパレータ１１５ではＤＡ変換器１１６にて外部から可変できる検出レベル１１６Ｓと、差動アンプ出力１１４Ｓとを比較して２値化することによって、ディフェクト検出出力１１５Ｓを得る。これを図８の（ｂ）および（ｃ）に示す。
【００１０】
次に、記録対応装置の場合の記録状態と再生状態の切換時の動作について説明する。その場合は記録状態と再生状態を切換えるＷＴＧＴと呼ばれる制御信号が図８（ｄ）のように入力され、例えばＷＴＧＴがローレベルで再生状態、ハイレベルで記録状態である。図８の横軸の区間［Ｂ］はその時の動作波形を示しており、図９は図８の［Ｂ］の区間の拡大図である。可変ゲインアンプ１１１の目的は、メディアやあるいは記録状態と再生状態によって変化するディスクの反射光のレベル差を吸収して一定の入力信号レベルを得ることであったが、可変ゲインアンプ１１１のゲインばらつきやゲイン設定数の制約などの要因で、可変ゲインアンプ出力１１１Ｓにおける記録状態と再生状態での信号のレベル差を無くすことは現実には困難である。
【００１１】
今、光ディスクから反射される反射信号の全加算信号が可変ゲインアンプ１１１を通った後の出力１１１Ｓが図９（ａ）の上段の図のようであったとする。図９（ａ）の下段の図は簡単のために全加算信号の波高値のみを示したものに対して、その後の高速および低速エンベロープ検出回路出力１１２Ｓおよび１１３Ｓを示している。この高速および低速エンベロープ検出回路出力が次段の差動アンプ１１４に入力されるが、図９（ｂ）はその差動アンプの出力波形１１４Ｓを示している。前述のようにこのシステムにおけるディフェクト検出はこの差動アンプ出力１１４Ｓを次段のコンパレータ１１５に入力し、コンパレータ１１５ではＤＡ変換器１１６にて外部から可変できる検出レベル１１６Ｓと、差動アンプ出力１１４Ｓを比較して２値化することによって、ディフェクト検出出力１１５Ｓを得る。従って、図９（ｃ）に示すようにＷＴＧＴの立下り後にディフェクト信号検出の誤検出を行う可能性がある。図９ではＷＴＧＴの立下り後に誤検出が起こるが、再生時と記録時の振幅関係によってはＷＴＧＴの立上り後に誤検出が発生する可能性もある。
【００１２】
このような記録状態と再生状態の切換時における誤検出を防止するために、図７の従来のディフェクト検出回路にはＷＴＧＴパルスの立上りおよび立下りを起点としてある一定時間のパルスを出力するモノマルチ回路１１７を備えるとともに、モノマルチ回路１１７の出力がある（ハイレベルになる）とその期間、高速および低速エンベロープ検出回路の充放電容量１２１および１２２の電荷を強制的に引き抜いてある電位（基準電位Ｖ１）に落としてしまうためのスイッチ１２３および１２４を備えている。これらを備えることによる記録状態と再生状態の切換時における従来のディフェクト検出回路の動作を同じく図９を用いて説明する。図９（ｅ）はモノマルチ回路１１７の出力１１７Ｓである。前述のようにこのモノマルチ回路１１７の出力１１７Ｓがハイレベルの区間、スイッチ１２３および１２４は閉じることで高速および低速エンベロープ検出回路の充放電容量１２１および１２２の電荷を強制的に引き抜く。それによりこの区間では高速および低速エンベロープ検出回路の出力１１２Ｓおよび１１３Ｓは図９（ａ’）のように基準電位Ｖ１まで急激かつ強制的に下がる。モノマルチ回路１１７からのパルス出力はある一定時間後に再びローレベルに下がるがそうすると、スイッチ１２３および１２４は再び開き、高速および低速エンベロープ検出回路の充放電容量１２１および１２２に再び充電が開始されて、高速および低速エンベロープ検出回路の出力１１２Ｓおよび１１３Ｓは通常の動作へと復帰する。このようにＷＴＧＴの立上り、および立下りからある一定時間、高速および低速エンベロープ検出回路の充放電容量１２１および１２２の電荷を引き抜くことで、次段の差動アンプ１１４後の出力１１４Ｓは図９（ｂ’）のようになり、誤って検出レベル１１６Ｓを超えることが無くなり、従って図９（ｃ’）のごとくディフェクト検出出力１１５Ｓの誤検出がなくなる。
【特許文献１】特開２００３−１３２５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら上記従来のディフェクト検出回路では、光ディスク上の傷等が原因で発生するホワイトドットと呼ばれるレベルの高い信号に対して、ディフェクト検出信号の誤検出が起こるという課題があった。
【００１４】
光ディスク上の傷が光ディスクの基盤部分にまで達するようなものである場合、この部分は非常に光の反射率が高くなり、従って光ディスクからの反射信号の全加算信号１０１Ｓのレベルが非常に大きくなる。これをホワイトドットや明ドットと呼んでいる。このホワイトドットがあった場合の、従来のディフェクト検出回路の動作を図８の横軸の区間［Ｃ］に示す。ホワイトドットが到来するとその立上りに追従して高速および低速エンベロープ検出回路の出力１１２Ｓおよび１１３Ｓも上昇する。次にホワイトドットが立ち下がったときには高速エンベロープ検出回路の出力１１２Ｓと低速エンベロープ検出回路の出力１１３Ｓにそれらの時定数の違いによって発生する差が生じる。すなわち高速エンベロープ検出回路の出力１１２Ｓの下降速度に比べて低速エンベロープ検出回路の出力１１３Ｓの下降速度のほうが遅い。従って、次段の差動アンプ１１４の出力１１４Ｓは図８（ｂ）に示すように検出レベル１１６Ｓを超えて、ホワイトドット後にディフェクト信号検出の誤検出が起こることがわかる。
【００１５】
本発明は上記問題点を解決するためのもので、光ディスク上の傷などによって非常に反射率の高くなった部分から来るホワイトドット信号に対しても、誤検出のない安定したディフェクト検出回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の第1のディフェクト検出回路は、光ディスク上に光ビームを収束照射して光ディスクから反射される反射信号の全加算信号の明側エンベロープを検出し、検波時定数をもつための第1の容量を有する第１のエンベロープ検出手段と、反射信号の全加算信号の明側エンベロープを検出し、検波時定数をもつための第２の容量を有し、かつ第１のエンベロープ検出手段の検波時定数より大きな検波時定数を有する第２のエンベロープ検出手段と、第１のエンベロープ検出手段より出力される信号と第２のエンベロープ検出手段より出力される信号との差信号を生成するための差動手段と、差動手段より出力される差信号のレベルが所定のレベルを超えた期間にディフェクト検出信号を出力する第１のコンパレータ手段とを備えたディフェクト検出回路であって、第２のエンベロープ検出手段の出力を明側へ第1の所定量レベルシフトするレベルシフト手段と、レベルシフト手段の出力を積分する積分手段と、第２のエンベロープ検出手段の出力レベルと積分手段の出力レベルとを比較して第２のエンベロープ検出手段の出力レベルが積分手段の出力レベルより大きいときに第1の検出信号を出力する第２のコンパレータ手段と、第２のコンパレータ手段からの第1の検出信号の出力を起点に一定時間幅のパルスを出力する第１のモノマルチ手段と、第１のモノマルチ手段からパルスが出力されている期間、第1の容量および第2の容量を強制的に放電させる強制放電手段とを設けたことを特徴とする。
【００１７】
この構成によれば、光ディスク上の傷などが原因で発生するホワイトドット（明ドット）と呼ばれるレベルの高い信号が全加算信号として入力された時、第２のエンベロープ検出手段の出力レベルが、第２のエンベロープ検出手段の出力を明側へレベルシフトして積分した積分手段の出力レベルよりも大きくなってから一定時間の間、第1の容量および第2の容量を強制的に放電させることにより、第１のエンベロープ検出手段と第２のエンベロープ検出手段の出力の差がなくなり、ディフェクト検出信号を発生しないので、ホワイトドット信号に対する誤検出を防止できる。
【００１８】
また、第2のディフェクト検出回路は、第1のディフェクト検出回路において、第１のモノマルチ手段からパルスが出力されている期間および第１のコンパレータ手段からディフェクト検出信号が出力されている期間には、レベルシフト手段の明側へレベルシフトする量を第1の所定量より大きくすることを特徴とする。
【００１９】
この構成によれば、第1のディフェクト検出回路と同様にホワイトドット入力時の誤検出のない安定なディフェクト検出を可能にするとともに、さらにディフェクト区間の長さや回路のばらつきに左右されることなく安定に動作するディフェクト検出を可能にする。
【００２０】
また、第3のディフェクト検出回路は、第1のディフェクト検出回路において、記録状態を示す第1のレベルと再生状態を示す第2のレベルとを持つ制御信号の第1のレベルと第2のレベルとが切り替えられる時を起点にある一定時間幅のパルスを生成する第２のモノマルチ手段を設け、強制放電手段は、第２のモノマルチ手段からパルスが出力されている期間にも、第1の容量および第2の容量を強制的に放電させるようにし、第２のモノマルチ手段からパルスが出力されている期間、第１のモノマルチ手段からパルスが出力されている期間および第１のコンパレータ手段からディフェクト検出信号が出力されている期間には、レベルシフト手段の明側へレベルシフトする量を第1の所定量より大きくすることを特徴とする。
【００２１】
この構成によれば、記録対応型光ディスク装置においても、ホワイトドット入力時の誤検出のない安定なディフェクト検出を可能にするとともに、さらにディフェクト区間の長さや回路のばらつきに左右されることなく安定に動作するディフェクト検出を可能にする。
【発明の効果】
【００２２】
以上のように、本発明の第1のディフェクト検出回路によれば、光ディスク上の傷などが原因で発生するホワイトドット（明ドット）と呼ばれるレベルの高い信号が入力された時でも誤検出のないディフェクト検出を可能にするものである。
【００２３】
また本発明の第2のディフェクト検出回路によれば、ホワイトドット入力時の誤検出のない安定なディフェクト検出を可能にするとともに、さらにディフェクト区間の長さや回路のばらつきに左右されることなく安定に動作するディフェクト検出を可能にするものである。
【００２４】
また本発明の第3のディフェクト検出回路によれば、記録対応型光ディスク装置においても、ホワイトドット入力時の誤検出のない安定なディフェクト検出を可能にするとともに、さらにディフェクト区間の長さや回路のばらつきに左右されることなく安定に動作するディフェクト検出を可能にするものである。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２６】
（実施の形態１）
図１は、本発明の実施の形態１におけるディフェクト検出回路の構成図である。図１において図７と同じ構成要素については同じ符号を用い説明を省略する。図１において、１３１は低速エンベロープ検出回路１１３の出力１１３Ｓを明側にレベルシフトするためのレベルシフト回路、１３２は低速エンベロープ検出回路１１３の出力１１３Ｓを積分するための積分回路、１３３は積分回路１３２の出力１３２Ｓと低速エンベロープ検出回路１１３の出力１１３Ｓを比較して２値化出力を得るためのコンパレータ、１３４はコンパレータ１３３の出力１１３Ｓ（ハイレベル出力）を起点にある一定時間のパルスを発生するためのモノマルチ回路である。本例では、コンパレータ１３３は、低速エンベロープ検出回路出力１１３Ｓが積分回路出力１３２Ｓを超えた場合にハイレベルを出力し、それ以外すなわち低速エンベロープ検出回路出力１１３Ｓが積分回路出力１３２Ｓ以下の場合にはローレベルを出力するものとし、モノマルチ回路１３４は、コンパレータ１３３の出力１３３Ｓのローレベルからハイレベルへの立ち上がりを起点に一定時間のパルス（本例ではハイレベルのパルス）を発生するものとし、スイッチ１２３、１２４はモノマルチ回路１３４が上記パルスを発生している間だけ閉じ、それ以外は開いているものとする。
【００２７】
以上のように構成された本発明の実施の形態１の動作を以下、図面を用いて説明する。図４は本発明の実施の形態１の動作波形を示している。まず図４の横軸の区間［Ａ］は通常のディフェクト検出時の動作波形を示している。光ディスクからの反射信号の全加算信号１０１Ｓが可変ゲインアンプ１１１を通った後の出力波形１１１Ｓに対して、高速エンベロープ検出回路出力１１２Ｓおよび低速エンベロープ検出回路出力１１３Ｓは図４の（ａ）のようになる。これら高速および低速エンベロープ検出回路の出力１０３Ｓおよび１０４Ｓは次段の差動アンプ１１４に入力されその出力１１４Ｓが図４の（ｄ）のごとくなり、この差動アンプ出力１１４Ｓが後段のコンパレータ１１５に入力され、ＤＡ変換器１１６で決定される検出レベル１１６Ｓによって２値化されて図４（ｅ）に示すディフェクト検出出力１１５Ｓとなることは、前述の従来のディフェクト検出回路における動作と同じである。なお、従来例でも同じであるが、本例では、コンパレータ１１５は、差動アンプ出力１１４Ｓが検出レベル１１６Ｓを超えた場合にハイレベルを、差動アンプ出力１１４Ｓが検出レベル１１６Ｓ以下の場合にはローレベルを出力するものとしている。
【００２８】
一方、低速エンベロープ検出回路の出力１１３Ｓはレベルシフト回路１３１に入力されさらにその後、積分回路１３２に入力されることで、積分回路１３２の出力１３２Ｓは図４（ａ）に示すように、低速エンベロープ検出回路出力１１３Ｓに対して常に明側（上側）にレベルシフトした信号となる。コンパレータ１３３は、このレベルシフト信号１３２Ｓと低速エンベロープ検出回路出力１１３Ｓとを比較して、低速エンベロープ検出回路出力１１３Ｓの方が大きくなると出力する（コンパレータ出力１３３Ｓがハイレベルになる）。積分回路１３２によってこのレベルシフト信号１３２Ｓはディフェクト期間においても低速エンベロープ検出回路出力１１３Ｓを下回ることはないので、コンパレータ１３３には出力されず（コンパレータ出力１３３Ｓがローレベル）、従ってモノマルチ回路１３４の出力１３４Ｓも出力されない（モノマルチ出力１３４Ｓがローレベル）。モノマルチ回路１３４の出力１３４Ｓがない場合は、高速および低速エンベロープ検出回路の充放電容量１２１および１２２の電荷を引き抜くためのスイッチ１２３と１２４は開いたままである。従って、前述のような高速および低速エンベロープ検出回路の出力の差動出力を２値化することによるディフェクト検出が問題なく行われる。
【００２９】
次にホワイトドット到来時の動作について図４の区間［Ｃ］を用いて説明する。ホワイトドットによって可変ゲインアンプ後の全加算信号１１１Ｓのレベルが急激に上がると高速および低速エンベロープ検出回路の出力１１２Ｓおよび１１３Ｓもそれに追随して上昇する。一方、低速エンベロープ検出回路の出力１１３Ｓがレベルシフト回路１３１を通ってさらに積分回路１３２を通した後の出力１３２Ｓは、積分回路１３２の作用で低速エンベロープ検出回路の出力１１３Ｓに追随して上昇することはなく、ホワイトドット到来時もほぼ一定のレベルを保とうとする。従って、低速エンベロープ検出回路の出力１１３Ｓと積分回路の出力１３２Ｓはホワイトドットによる全加算信号レベルの上昇に伴ってやがて交差する。この交差が起こるとコンパレータ１３３がハイレベルを出力し、モノマルチ回路１３４はこのコンパレータ出力を起点としてある一定時間のパルスを発生し、そのパルスがモノマルチ出力１３４Ｓとなる。前述のようにスイッチ１２３および１２４はモノマルチ出力１３４Ｓの出力があると（出力１３４Ｓがハイレベルになると）その期間だけスイッチ１２３、１２４を閉じて、高速および低速エンベロープ検出回路の充放電容量１２１、１２２の電荷を引き抜く役目をする。従って、低速エンベロープ検出回路の出力１１３Ｓと積分回路の出力１３２Ｓが交差した直後からモノマルチ回路１３４によって決定されるある一定時間の間、低速および高速エンベロープ検出回路の出力１１２Ｓおよび１１３Ｓは基準電位Ｖ１まで引き下げられる。やがて、モノマルチ回路１３４によるパルスが終了すると高速および低速エンベロープ検出回路の出力１１２Ｓ、１１３Ｓは再び信号に追随して通常の動作に復帰する。以上のような動作を行うことで、ホワイトドット到来時も差動アンプ出力１１４Ｓが検出レベル１１６Ｓを超えることはなく、誤検出のない安定なディフェクト検出回路を実現することができる。
【００３０】
（実施の形態２）
図２は本発明の実施の形態２におけるディフェクト検出回路の構成図である。図２において図１および図７と同じ構成要素は同じ符号を用い説明を省略する。図２において、１３５はレベルシフト回路１３１のシフト量を切換える回路、１３６は論理和回路である。レベルシフト量切換回路１３５は論理和回路１３６の出力１３６Ｓにハイレベルが出力されるとレベルシフト回路１３１のシフト量を引き上げる動作を行う。上記のように構成された本発明の実施の形態２におけるディフェクト検出回路の動作を、図面を参照しながら説明する。
【００３１】
図５は本発明の実施の形態２におけるディフェクト検出回路の動作波形である。図５（ａ）は説明を簡易にするためまず、シフト量切換回路１３５および論理和回路１３６がない場合の動作を示している。区間［Ａ］の部分で示すようなディフェクト区間において、積分回路の出力１３２Ｓは低速エンベロープ回路の出力１１３Ｓを明側へある一定量シフトしたものであったが、積分回路１３２の作用で低速エンベロープ出力１１３Ｓにはすぐには追随しないことは前述の通りである。しかしディフェクト区間が長いなどの要因で、積分回路出力１３２Ｓがディフェクト区間内で本来の信号レベル付近まで落ちてきた場合を考える。そのような状態でディフェクト区間が終わると、低速エンベロープ検出回路出力１１３Ｓも信号レベルの上昇に伴って上昇してくる。積分回路出力１３２Ｓはこの動きにすぐには追従しないので、このような場合、低速エンベロープ検出回路の出力１１３Ｓと積分回路出力１３２Ｓが交差してしまう。するとコンパレータ１３３の出力１３３Ｓにハイレベルが出力され、それによってモノマルチ回路１３４からパルスが出力され、そのパルスによってスイッチ１２３および１２４が閉じて、高速および低速エンベロープ検出回路の充放電用容量１２１、１２２の電荷を引き抜く、という本来、ホワイトドット検出時に期待される動作を起こしてしまう。この時の動作は実施の形態１の動作説明にて詳述している。つまり、ディフェクト期間からの復帰時に誤動作を起こしてしまう。同様なことは図５の区間［Ｃ］で示すようなホワイトドット到来時にも発生しうる。前述のようにホワイトドットを検出するとモノマルチ回路１３４で決定される一定時間の間、低速および高速エンベロープ回路の充放電容量の電荷はスイッチ１２３および１２４が閉じることで強制的に引き抜かれて高速および低速エンベロープ回路の出力１１２Ｓ、１１３Ｓは基準電圧まで強制的に落とされる。積分回路１３２の作用で積分回路出力１３２Ｓはこの低速エンベロープ検出回路の出力１１３Ｓにすぐには追従しないが、積分回路１３２の時定数やモノマルチ時間やレベルシフト回路１３１のばらつきなどの要因で、積分回路出力１３２Ｓが信号レベルまで落ち込んでくることが発生しうる。そのような時に、モノマルチ回路１３４によって決定される時間が終了して低速エンベロープ回路の出力１１３Ｓが復帰してくると、低速エンベロープ検出回路の出力１１３Ｓと積分回路の出力１３２Ｓが交差してしまうことで、やはり誤動作が発生する可能性がある。
【００３２】
本発明の実施の形態２におけるディフェクト検出回路は、上記のようなディフェクト検出時やホワイトドット検出時に発生しうる誤動作を、シフト量切換回路１３５および論理和回路１３６によって防止している。この様子を図５の（ｂ）〜（ｆ）に示す。図５の横軸の区間［Ａ］はディフェクト信号検出時の動作を示している。ディフェクト信号によって図５（ｆ）に示すディフェクト検出パルスが立つと論理和回路１３６の出力１３６Ｓにハイレベルが出力される。するとシフト量切換回路１３５はレベルシフト回路１３１に作用して、レベルシフト量を明側へ最大にするような動作を行う。そのようにすることで図５（ｂ）に示すように積分回路１３２の出力１３２Ｓはディフェクト検出出力１１５Ｓがハイレベルの区間、明側へ最大限に引き上げられる。論理和回路１３６は２入力であり他方にはモノマルチ回路１３４の出力が接続されている。前述の様にホワイトドット到来時には第２のモノマルチ回路１３４から図５（ｄ）に示すようなパルスが出力されるがそのパルスが立っている区間、やはりレベルシフト量を明側へ最大限に引き上げる。この様子は同じく図５の区間［Ｃ］に示す。このようにすることで、低速エンベロープ回路の出力１１３Ｓと積分回路の出力１３２Ｓが交差するのを防止している。上記のような動作を行わせることで、ディフェクト信号検出時やホワイトドット到来時にも、誤動作することなく、より安定したディフェクト検出を可能にしている。
【００３３】
（実施の形態３）
図３は本発明の実施の形態３におけるディフェクト検出回路の構成図である。図３において、図１、図２および図７と同じ構成要素は同じ符号を用い説明を省略する。論理和回路１３７は、記録状態と再生状態を切換えるＷＴＧＴパルスの立上りおよび立下りからある一定時間のパルスを出力するモノマルチ回路１１７の出力１１７Ｓと、ホワイトドット検出時にある一定時間のパルスを出力するモノマルチ回路１３４の出力１３４Ｓとの２つを入力とし、その出力は高速および低速エンベロープ検出回路の充放電容量１２１、１２２の電荷を引き抜くためのスイッチ１２３、１２４に接続されている。また論理和回路１３６の入力には、実施の形態２と同様のディフェクト検出信号１１５Ｓ、モノマルチ回路１３４の出力１３４Ｓの他に、モノマルチ回路１１７の出力１１７Ｓも接続され、３入力の論理和回路となっており、その出力はシフト量切換回路１３５に接続されている。
【００３４】
実施の形態３におけるディフェクト検出回路は実施の形態２におけるディフェクト検出回路を記録対応装置にも適応させたものであり、以下その動作を図６の動作波形を用いて説明する。図６において横軸の区間［Ａ］および区間［Ｃ］における動作は実施の形態２における動作と同様であるのでその説明を省略し、区間［Ｂ］の部分の動作についてのみ説明する。
【００３５】
図６の区間［Ｂ］の部分は制御信号ＷＴＧＴにより記録状態と再生状態とが切換えられた時の動作である。制御信号ＷＴＧＴがローレベルの時は再生状態であり、ハイレベルの時は記録状態である。図６（ａ）は説明を簡易にするためまず、モノマルチ回路１１７から論理和回路１３６への接続がなく、論理和回路１３６が、実施の形態２のごとく２入力である場合の動作を示している。前述の従来回路における動作でも説明したように、ＷＴＧＴパルスが入力されるとその立上りと立下りからある一定時間のパルスがモノマルチ回路１１７によって生成され、そのパルスによって高速および低速エンベロープ検出回路の充放電容量１２１、１２２の電荷が強制的に引き抜かれる。これは記録状態と再生状態の切換時のディフェクト検出の誤検出を防止するためである。図６（ａ）において高速および低速エンベロープ検出回路の出力１１２Ｓ、１１３Ｓが、モノマルチの出力１１７Ｓがハイレベルの区間、基準電圧まで落ち込んでいることがわかる。積分回路の出力１３２Ｓは低速エンベロープ検出回路の出力１１３Ｓを明側へある一定量シフトしたものであったが、積分回路１３２の作用で低速エンベロープ検出回路出力１１３Ｓにはすぐには追随しない。やがてモノマルチ回路１１７のパルスが終了すると、低速エンベロープ検出回路の出力１１３Ｓは本来の動作に復帰するべく、信号レベルの明側に向かって急激に上昇する。そしてこのような場合、低速エンベロープ検出回路の出力１１３Ｓと積分回路の出力１３２Ｓが交差してしまう。するとコンパレータ１３３の出力にハイレベルが出力され、それによってモノマルチ回路１３４からパルスが出力され、そのパルスによってスイッチ１２３および１２４が閉じて、高速および低速エンベロープ検出回路の充放電用容量１２１、１２２の電荷を引き抜くという、本来、ホワイトドット検出時に期待される動作を起こしてしまう。この時の動作は実施の形態１の動作説明にも述べている。つまり記録状態と再生状態の切換時において誤動作を引き起こす可能性がある。
【００３６】
実施の形態３のディフェクト検出回路では、モノマルチ回路１１７の出力１１７Ｓを論理和回路１３６の入力とすることで、モノマルチの出力１１７Ｓがハイレベルの区間、積分回路出力１３２Ｓを明側に最大限までシフトさせるようにしている。つまりモノマルチの出力１１７Ｓ（ハイレベル）は論理和回路１３６に入力され論理和回路１３６の出力１３６Ｓがハイレベルになる。するとシフト量切換回路１３５はレベルシフト回路１３１に作用して低速エンベロープ検出回路出力１１３Ｓのシフト量を明側に最大限に引き上げる。この様子は図６（ｂ）に示しており、モノマルチ回路１１７の出力１１７Ｓがハイレベル出力の間、積分回路の出力１３２Ｓが明側へ引き上げられている。このような動作を行わせることで、記録状態と再生状態の切換時においても低速エンベロープ検出回路出力１１３Ｓと積分回路出力１３２Ｓが交差することがないので、切換時の誤動作を防ぐことができる。また論理和回路１３６はディフェクト検出信号１１５Ｓ、モノマルチの出力１３４Ｓ、モノマルチの出力１１７Ｓの３入力の論理和であるのでディフェクト信号検出時、ホワイトドット検出時、および記録状態と再生状態の切換時のいずれの場合においても安定したディフェクト検出を可能にしている。
【産業上の利用可能性】
【００３７】
本発明にかかるディフェクト検出回路は、ディスク上の傷などが原因で発生するホワイトドット（明ドット）と呼ばれるレベルの高い信号が入力された時でも誤検出のないディフェクト検出を可能にし、光ディスク装置等に有用である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態１におけるディフェクト検出回路の構成図。
【図２】本発明の実施の形態２におけるディフェクト検出回路の構成図。
【図３】本発明の実施の形態３におけるディフェクト検出回路の構成図。
【図４】本発明の実施の形態１における動作波形図。
【図５】本発明の実施の形態２における動作波形図。
【図６】本発明の実施の形態３における動作波形図。
【図７】従来のディフェクト検出回路の構成図。
【図８】従来のディフェクト検出回路の動作波形図。
【図９】従来のディフェクト検出回路の動作波形拡大図。
【図１０】従来および本発明の実施の形態１〜３におけるエンベロープ検出回路の内部構成図および入出力波形拡大図。
【符号の説明】
【００３９】
１１１  可変ゲインアンプ
１１２、１１３  エンベロープ検出回路
１１４  差動アンプ
１１５、１３３  コンパレータ
１１６  ＤＡ変換器
１１７、１３４  モノマルチ回路
１２１、１２２  容量
１２３、１２４  スイッチ
１３１  レベルシフト回路
１３２  積分回路
１３５  レベルシフト量切換回路
１３６、１３７  論理和回路
１１１Ｓ  可変ゲインアンプ後信号
１１２Ｓ  高速エンベロープ検出回路の出力
１１３Ｓ  低速エンベロープ検出回路の出力
１１４Ｓ  差動アンプ後出力
１１５Ｓ  ディフェクト検出信号出力
１１６Ｓ  ＤＡ変換器出力
１１７Ｓ、１３４Ｓ  モノマルチ出力
１３２Ｓ  積分回路出力
１３３Ｓ  コンパレータ出力
１３６Ｓ  論理和回路出力
【図１】
2005209242.tif 000003
【図２】
2005209242.tif 000004
【図３】
2005209242.tif 000005
【図４】
2005209242.tif 000006
【図５】
2005209242.tif 000007
【図６】
2005209242.tif 000008
【図７】
2005209242.tif 000009
【図８】
2005209242.tif 000010
【図９】
2005209242.tif 000011
【図１０】
2005209242.tif 000012