(57)【要約】【課題】  アナログ部、デジタル部それぞれに適した試験方法を採用することができ、故障箇所の特定も容易になる半導体装置を提供する。【解決手段】  セレクタ６１〜６４を設ける。セレクタ６１は、アナログ回路１０の出力およびセレクタ６４からのデジタル信号を選択入力とし、デジタル回路２０の入力またはセレクタ６３の入力へ選択して出力する。セレクタ６２は、デジタル回路３０の出力およびセレクタ６４からのデジタル信号を選択入力とし、アナログ回路４０の入力またはセレクタ６３の入力へ選択して出力する。セレクタ６３は、インターフェイス回路５０の出力、セレクタ６１の出力およびセレクタ６２の出力を選択入力とし、外部出力端子７２に選択して出力する。セレクタ６４は、外部入力端子７３からの信号を入力とし、インターフェイス回路５０の入力、セレクタ６１の入力またはセレクタ６２の入力へ選択して出力する。【選択図】        図１
2005109774.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器から構成される第１のアナログ回路と、前記第１のアナログ回路から出力される前記第１のビット信号列を入力とし前記アナログ入力信号に対応する第２のビット信号列を外部出力端子に出力する第１のデジタルフィルタを含んだ第１のデジタル回路とから構成されるＡＤコンバータ回路と、
外部入力端子から入力される入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタおよび前記第２のデジタルフィルタから出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器を含んだ第２のデジタル回路と、前記第２のデジタル回路で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路とから構成されるＤＡコンバータ回路と、
第１、第２、第３および第４のセレクタとを備え、
前記第１のセレクタは、前記第１のアナログ回路の出力および前記第４のセレクタからのデジタル信号を選択入力とし、第１の外部入力信号に応じて前記第１のデジタル回路の入力または前記第３のセレクタの入力へ選択して出力する機能を有し、
前記第２のセレクタは、前記第２のデジタル回路の出力および前記第４のセレクタからのデジタル信号を選択入力とし、第２の外部入力信号に応じて前記第２のアナログ回路の入力または前記第３のセレクタの入力へ選択して出力する機能を有し、
前記第３のセレクタは、前記第１のデジタル回路の出力、前記第１のセレクタの出力および前記第２のセレクタの出力を選択入力とし、第３の外部入力信号に応じて前記外部出力端子に選択して出力する機能を有し、
前記第４のセレクタは、前記外部入力端子からの信号を入力とし、第４の外部入力信号に応じて前記第２のデジタル回路の入力、前記第１のセレクタの入力または前記第２のセレクタの入力へ選択して出力する機能を有し、
前記第１、第２、第３および第４の外部入力信号で前記第１、第２、第３および第４のセレクタを切り替えることにより、前記外部入力端子からの信号が入力される回路を切り替え、前記外部出力端子で観測される信号を切り替えるようにした半導体装置。
【請求項２】
アナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器から構成される第１のアナログ回路と、前記第１のアナログ回路から出力される前記第１のビット信号列を入力とし前記アナログ入力信号に対応する第２のビット信号列を出力する第１のデジタルフィルタを含んだ第１のデジタル回路とから構成されるＡＤコンバータ回路と、
入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタおよび前記第２のデジタルフィルタから出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器を含んだ第２のデジタル回路と、前記第２のデジタル回路で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路とから構成されるＤＡコンバータ回路と、
前記ＡＤコンバータ回路から出力される前記第２のビット信号列を任意のフォーマットに変換して外部出力端子に出力し、外部入力端子から入力されるデジタル入力信号を任意のフォーマットに変換して前記ＤＡコンバータ回路へ入力するインターフェイス回路と、
第１、第２、第３および第４のセレクタとを備え、
前記第１のセレクタは、前記第１のアナログ回路の出力および前記第４のセレクタからのデジタル信号を選択入力とし、第１の外部入力信号に応じて前記第１のデジタル回路の入力または前記第３のセレクタの入力へ選択して出力する機能を有し、
前記第２のセレクタは、前記第２のデジタル回路の出力および前記第４のセレクタからのデジタル信号を選択入力とし、第２の外部入力信号に応じて前記第２のアナログ回路の入力または前記第３のセレクタの入力へ選択して出力する機能を有し、
前記第３のセレクタは、前記インターフェイス回路の出力、前記第１のセレクタの出力および前記第２のセレクタの出力を選択入力とし、第３の外部入力信号に応じて前記外部出力端子に選択して出力する機能を有し、
前記第４のセレクタは、前記外部入力端子からの信号を入力とし、第４の外部入力信号に応じて前記インターフェイス回路の入力、前記第１のセレクタの入力または前記第２のセレクタの入力へ選択して出力する機能を有し、
前記第１、第２、第３および第４の外部入力信号で前記第１、第２、第３および第４のセレクタを切り替えることにより、前記外部入力端子からの信号が入力される回路を切り替え、前記外部出力端子で観測される信号を切り替えるようにした半導体装置。
【請求項３】
アナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器から構成される第１のアナログ回路と、前記第１のアナログ回路から出力される前記第１のビット信号列を入力とし前記アナログ入力信号に対応する第２のビット信号列を出力する第１のデジタルフィルタを含んだ第１のデジタル回路とから構成されるＡＤコンバータ回路と、
入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタおよび前記第２のデジタルフィルタから出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器を含んだ第２のデジタル回路と、前記第２のデジタル回路で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路とから構成されるＤＡコンバータ回路と、
前記ＡＤコンバータ回路から出力される前記第２のビット信号列を任意のフォーマットに変換して外部出力端子に出力し、外部入力端子から入力されるデジタル入力信号を任意のフォーマットに変換して前記ＤＡコンバータ回路へ入力するインターフェイス回路と、
第１、第２、第３および第４のセレクタとを備え、
前記第１のセレクタは、前記第１のアナログ回路の出力および前記第４のセレクタからのデジタル信号を選択入力とし、第１の外部入力信号に応じて前記第１のデジタル回路の入力または前記第３のセレクタの入力へ選択して出力する機能を有し、
前記第２のセレクタは、前記第２のデジタル回路の出力および前記第４のセレクタからのデジタル信号を選択入力とし、第２の外部入力信号に応じて前記第２のアナログ回路の入力または前記第３のセレクタの入力へ選択して出力する機能を有し、
前記第３のセレクタは、前記第１のデジタル回路の出力、前記第１のセレクタの出力および前記第２のセレクタの出力を選択入力とし、第３の外部入力信号に応じて前記インターフェイス回路に選択して出力する機能を有し、
前記第４のセレクタは、前記インターフェイス回路からの信号を入力とし、第４の外部入力信号に応じて前記第２のデジタル回路の入力、前記第１のセレクタの入力または前記第２のセレクタの入力へ選択して出力する機能を有し、
前記第１、第２、第３および第４の外部入力信号で前記第１、第２、第３および第４のセレクタを切り替えることにより、前記外部入力端子からの信号が入力される回路を切り替え、前記外部出力端子で観測される信号を切り替えるようにした半導体装置。
【請求項４】
アナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器から構成される第１のアナログ回路と、前記第１のアナログ回路から出力される前記第１のビット信号列を入力とし前記アナログ入力信号に対応する第２のビット信号列を外部出力端子に出力する第１のデジタルフィルタを含んだ第１のデジタル回路とから構成されるＡＤコンバータ回路と、
外部入力端子から入力される入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタおよび前記第２のデジタルフィルタから出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器を含んだ第２のデジタル回路と、前記第２のデジタル回路で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路とから構成されるＤＡコンバータ回路と、
前記第１のアナログ回路の出力信号を前記第１のデジタル回路をバイパスして前記外部出力端子へ供給する評価試験用信号経路を形成する評価試験回路とを備えた半導体装置。
【請求項５】
アナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器から構成される第１のアナログ回路と、前記第１のアナログ回路から出力される前記第１のビット信号列を入力とし前記アナログ入力信号に対応する第２のビット信号列を外部出力端子に出力する第１のデジタルフィルタを含んだ第１のデジタル回路とから構成されるＡＤコンバータ回路と、
外部入力端子から入力される入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタおよび前記第２のデジタルフィルタから出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器を含んだ第２のデジタル回路と、前記第２のデジタル回路で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路とから構成されるＤＡコンバータ回路と、
前記第２のデジタル回路の出力信号を前記外部出力端子へ供給する評価試験用信号経路を形成する評価試験回路とを備えた半導体装置。
【請求項６】
アナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器から構成される第１のアナログ回路と、前記第１のアナログ回路から出力される前記第１のビット信号列を入力とし前記アナログ入力信号に対応する第２のビット信号列を外部出力端子に出力する第１のデジタルフィルタを含んだ第１のデジタル回路とから構成されるＡＤコンバータ回路と、
外部入力端子から入力される入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタおよび前記第２のデジタルフィルタから出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器を含んだ第２のデジタル回路と、前記第２のデジタル回路で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路とから構成されるＤＡコンバータ回路と、
前記外部入力端子から前記第２のデジタル回路をバイパスして前記第２のアナログ回路に試験信号を入力する評価試験用信号経路を形成する評価試験回路とを備えた半導体装置。
【請求項７】
アナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器から構成される第１のアナログ回路と、前記第１のアナログ回路から出力される前記第１のビット信号列を入力とし前記アナログ入力信号に対応する第２のビット信号列を外部出力端子に出力する第１のデジタルフィルタを含んだ第１のデジタル回路とから構成されるＡＤコンバータ回路と、
外部入力端子から入力される入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタおよび前記第２のデジタルフィルタから出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器を含んだ第２のデジタル回路と、前記第２のデジタル回路で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路とから構成されるＤＡコンバータ回路と、
前記外部入力端子から前記第１のデジタル回路に試験信号を入力する評価試験用信号経路を形成する評価試験回路とを備えた半導体装置。
【請求項８】
アナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器から構成される第１のアナログ回路と、前記第１のアナログ回路から出力される前記第１のビット信号列を入力とし前記アナログ入力信号に対応する第２のビット信号列を外部出力端子に出力する第１のデジタルフィルタを含んだ第１のデジタル回路とから構成されるＡＤコンバータ回路と、
外部入力端子から入力される入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタおよび前記第２のデジタルフィルタから出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器を含んだ第２のデジタル回路と、前記第２のデジタル回路で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路とから構成されるＤＡコンバータ回路と、
前記第１のアナログ回路の出力信号を前記第１のデジタル回路をバイパスして前記外部出力端子へ供給する第１の評価試験用信号経路、前記第２のデジタル回路の出力信号を前記外部出力端子へ供給する第２の評価試験用信号経路、前記外部入力端子から前記第２のデジタル回路をバイパスして前記第２のアナログ回路に試験信号を入力する第３の評価試験用信号経路、および前記外部入力端子から前記第１のデジタル回路に試験信号を入力する第４の評価試験用信号経路のうち、少なくとも２つの評価試験用信号経路を選択的に形成する評価試験回路とを備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤコンバータ回路およびＤＡコンバータ回路を内蔵した半導体装置に関し、特に評価試験を効率的に行うことを意図したＡＤコンバータ回路およびＤＡコンバータ回路を内蔵した半導体装置に関するものである。
【背景技術】
【０００２】
図３は、従来のデルタシグマ変調型ＡＤコンバータ回路／デルタシグマ変調型ＤＡコンバータ回路を内蔵した半導体装置の構成を示すブロック図である。
【０００３】
この半導体装置は、図３に示すように、ＡＤコンバータ回路８０、ＤＡコンバータ回路９０、インターフェイス回路５０から構成される。
【０００４】
ＡＤコンバータ回路８０は、アナログ入力端子７１から入力されるアナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器１１から構成される第１のアナログ回路１０と、第１のアナログ回路１０から出力される第１のビット信号列を入力とし上記アナログ入力信号に対応する第２のビット信号列を出力する第１のデジタルフィルタ２１を含んだ第１のデジタル回路２０とから構成される。
【０００５】
アナログデルタシグマ変調器１１は、アナログ入力信号および帰還参照電圧（ＶREF+またはＶREF-を入力とする積分回路１２と、この積分回路１２の出力をデジタル信号に量子化する量子化器１３と、この量子化器１３のデジタル出力から、上記帰還参照電圧を生成するＤＡ変換器１４とから構成される。アナログデルタシグマ変調器１１の出力信号は、デジタル符号としてデジタルフィルタ２１に入力されて、アナログ入力信号成分に相当される低周波成分が取り出され、かつ所定ビット数のデジタルデータに変換される。
【０００６】
ＤＡコンバータ回路９０は、入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタ３１および上記第２のデジタルフィルタ３１から出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器３２を含んだ第２のデジタル回路３０と、上記第２のデジタル回路３０で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路４０とから構成される。
【０００７】
第２のデジタルフィルタ３１は、入力デジタル信号をオーバーサンプリングする回路である。デジタルデルタシグマ変調器３２は、第２のデジタルフィルタ３１から出力されるデジタル信号を量子化する回路である。第２のアナログ回路４０は、スイッチドキャパシタ加算器４１とアナログローパスフィルタ４２とから構成される。
【０００８】
また、この半導体装置は、さらにＡＤコンバータ回路８０の第１のデジタル回路２０から出力される第２のビット信号列をフォーマット変換回路５１により任意のフォーマットに変換し外部出力端子７２に出力し、外部入力端子７３から入力するデジタル入力信号をフォーマット変換回路５２により任意のフォーマットに変換して上記ＤＡコンバータ回路９０の第２のデジタル回路３０へ入力するインターフェイス回路５０を有している。
【０００９】
図３の半導体装置における、ＡＤコンバータ回路／ＤＡコンバータ回路の評価試験方法は例えば以下のように実施される。まず、ＡＤコンバータ回路８０の評価試験時は、アナログ入力信号を第１のアナログ回路１０のアナログデルタシグマ変調器１１に入力し、第１のデジタル回路２０を通った後インターフェイス回路５０で任意のフォーマットに変換されたデジタル出力信号を測定する方法が用いられる。
【００１０】
また、ＤＡコンバータ回路９０の評価試験時は、デジタル入力信号をインターフェイス回路５２で任意のフォーマットに変換して第２のデジタル回路３０に入力し、第２のアナログ回路４０でアナログ信号に変換された出力信号を測定する方法が用いられる。
【特許文献１】特開平５−２６６２２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ＡＤコンバータおよびＤＡコンバータ回路を内蔵した従来の半導体装置では、ＡＤコンバータ回路８０のアナログ入力信号およびＤＡコンバータ回路９０のデジタル入力信号としては、既知の試験信号（例えばサイン波）を入力し、ＡＤコンバータ回路８０のデジタル出力信号およびＤＡコンバータ回路９０のアナログ出力信号を例えば高速フーリエ変換（ＦＦＴ）分析して歪率等を求め評価を行うことが一般的に行われる。
【００１２】
しかし、こうした試験の仕方は、ＡＤコンバータ回路８０およびＤＡコンバータ回路９０のアナログ回路部分とデジタル回路部分とをそれぞれ実働させながら行うことになるので、試験に時間がかかり効率的が悪い。これは、デルタシグマ変調された信号は、アナログ信号とデジタル信号が１対１で対応せず、特性を評価するにはデータの時間平均をとる必要があること、アナログ部とデジタル部のそれぞれに最適な試験方法を採用できないこと、故障箇所を特定するのが困難であるなどの理由による。
【００１３】
したがって、本発明の目的は、アナログ部、デジタル部それぞれに適した試験方法を採用することができ、故障箇所の特定も容易になる半導体装置を提供することである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、第１の発明の半導体装置は、ＡＤコンバータ回路と、ＤＡコンバータ回路と、第１、第２、第３および第４のセレクタとを備えている。
【００１５】
ＡＤコンバータ回路は、アナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器から構成される第１のアナログ回路と、第１のアナログ回路から出力される第１のビット信号列を入力としアナログ入力信号に対応する第２のビット信号列を外部出力端子に出力する第１のデジタルフィルタを含んだ第１のデジタル回路とから構成される。
【００１６】
ＤＡコンバータ回路は、外部入力端子から入力される入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタおよび第２のデジタルフィルタから出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器を含んだ第２のデジタル回路と、第２のデジタル回路で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路とから構成される。
【００１７】
第１のセレクタは、第１のアナログ回路の出力および第４のセレクタからのデジタル信号を選択入力とし、第１の外部入力信号に応じて第１のデジタル回路の入力または第３のセレクタの入力へ選択して出力する機能を有する。
【００１８】
第２のセレクタは、第２のデジタル回路の出力および第４のセレクタからのデジタル信号を選択入力とし、第２の外部入力信号に応じて第２のアナログ回路の入力または第３のセレクタの入力へ選択して出力する機能を有する。
【００１９】
第３のセレクタは、第１のデジタル回路の出力、第１のセレクタの出力および第２のセレクタの出力を選択入力とし、第３の外部入力信号に応じて外部出力端子に選択して出力する機能を有する。
【００２０】
第４のセレクタは、外部入力端子からの信号を入力とし、第４の外部入力信号に応じて第２のデジタル回路の入力、第１のセレクタの入力または第２のセレクタの入力へ選択して出力する機能を有する。
【００２１】
そして、第１、第２、第３および第４の外部入力信号で第１、第２、第３および第４のセレクタを切り替えることにより、外部入力端子からの信号が入力される回路を切り替え、外部出力端子で観測される信号を切り替えるようにしている。
【００２２】
また、第２の発明の半導体装置は、ＡＤコンバータ回路と、ＤＡコンバータ回路と、インターフェイス回路と、第１、第２、第３および第４のセレクタとを備えている。
【００２３】
ＡＤコンバータ回路は、アナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器から構成される第１のアナログ回路と、第１のアナログ回路から出力される第１のビット信号列を入力としアナログ入力信号に対応する第２のビット信号列を出力する第１のデジタルフィルタを含んだ第１のデジタル回路とから構成される。
【００２４】
ＤＡコンバータ回路は、入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタおよび第２のデジタルフィルタから出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器を含んだ第２のデジタル回路と、第２のデジタル回路で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路とから構成される。
【００２５】
インターフェイス回路は、ＡＤコンバータ回路から出力される第２のビット信号列を任意のフォーマットに変換して外部出力端子に出力し、外部入力端子から入力されるデジタル入力信号を任意のフォーマットに変換してＤＡコンバータ回路へ入力する。
【００２６】
第１のセレクタは、第１の発明の第１のセレクタと同じである。
【００２７】
第２のセレクタは、第１の発明の第２のセレクタと同じである。
【００２８】
第３のセレクタは、インターフェイス回路の出力、第１のセレクタの出力および第２のセレクタの出力を選択入力とし、第３の外部入力信号に応じて外部出力端子に選択して出力する機能を有する。
【００２９】
第４のセレクタは、外部入力端子からの信号を入力とし、第４の外部入力信号に応じてインターフェイス回路の入力、第１のセレクタの入力または第２のセレクタの入力へ選択して出力する機能を有する。
【００３０】
そして、第１、第２、第３および第４の外部入力信号で第１、第２、第３および第４のセレクタを切り替えることにより、外部入力端子からの信号が入力される回路を切り替え、外部出力端子で観測される信号を切り替えるようにしている。
【００３１】
さらに、第３の発明の半導体装置は、ＡＤコンバータ回路と、ＤＡコンバータ回路と、インターフェイス回路と、第１、第２、第３および第４のセレクタとを備えている。
【００３２】
ＡＤコンバータ回路は、第２の発明のＡＤコンバータ回路と同じである。
【００３３】
ＤＡコンバータ回路は、第２の発明のＤＡコンバータ回路と同じである。
【００３４】
インターフェイス回路は、第２の発明のインターフェイス回路と同じである。
【００３５】
第１のセレクタは、第１の発明の第１のセレクタと同じである。
【００３６】
第２のセレクタは、第１の発明の第２のセレクタと同じである。
【００３７】
第３のセレクタは、第１のデジタル回路の出力、第１のセレクタの出力および第２のセレクタの出力を選択入力とし、第３の外部入力信号に応じてインターフェイス回路に選択して出力する機能を有する。
【００３８】
第４のセレクタは、インターフェイス回路からの信号を入力とし、第４の外部入力信号に応じて第２のデジタル回路の入力、第１のセレクタの入力または第２のセレクタの入力へ選択して出力する機能を有する。
【００３９】
そして、第１、第２、第３および第４の外部入力信号で第１、第２、第３および第４のセレクタを切り替えることにより、外部入力端子からの信号が入力される回路を切り替え、外部出力端子で観測される信号を切り替えるようにしている。
【００４０】
第４の発明の半導体装置は、ＡＤコンバータ回路と、ＤＡコンバータ回路と、評価試験回路とを備えている。
【００４１】
ＡＤコンバータ回路は、第１の発明のＡＤコンバータ回路と同じである。
【００４２】
ＤＡコンバータ回路は、第１の発明のＤＡコンバータ回路と同じである。
【００４３】
評価試験回路は、第１のアナログ回路の出力信号を第１のデジタル回路をバイパスして外部出力端子へ供給する評価試験用信号経路を形成する。
【００４４】
第５の発明の半導体装置は、第４の発明の半導体装置とは評価試験回路の構成が異なる。すなわち、この評価試験回路は、第２のデジタル回路の出力信号を外部出力端子へ供給する評価試験用信号経路を形成する。
【００４５】
第６の発明の半導体装置は、第４の発明の半導体装置とは評価試験回路の構成が異なる。すなわち、この評価試験回路は、外部入力端子から前記第２のデジタル回路をバイパスして前記第２のアナログ回路に試験信号を入力する評価試験用信号経路を形成する。
【００４６】
第７の発明の半導体装置は、第４の発明の半導体装置とは評価試験回路の構成が異なる。すなわち、この評価試験回路は、外部入力端子から前記第１のデジタル回路に試験信号を入力する評価試験用信号経路を形成する。
【００４７】
第８の発明の半導体装置は、第４の発明の半導体装置とは評価試験回路の構成が異なる。すなわち、この評価試験回路は、第１のアナログ回路の出力信号を第１のデジタル回路をバイパスして外部出力端子へ供給する第１の評価試験用信号経路、第２のデジタル回路の出力信号を外部出力端子へ供給する第２の評価試験用信号経路、外部入力端子から第２のデジタル回路をバイパスして第２のアナログ回路に試験信号を入力する第３の評価試験用信号経路、および外部入力端子から第１のデジタル回路に試験信号を入力する第４の評価試験用信号経路のうち、少なくとも２つの評価試験用信号経路を選択的に形成する。
【発明の効果】
【００４８】
以上述べたように、本発明によれば、上記の構成を採用したので、ＡＤコンバータ回路／ＤＡコンバータ回路の評価試験時において、ＡＤコンバータ回路およびＤＡコンバータ回路の外部入出力端子を効果的に活用することにより、試験信号観測用の専用端子を追加することなく、ＡＤコンバータ回路およびＤＡコンバータ回路のそれぞれのアナログ部分とデジタル部分とを必要に応じて切り分けることができ、独立して試験を行うことができる。したがって、アナログ部、デジタル部それぞれに適した試験方法を採用することができ、故障箇所の特定も容易になる。また、比較的に回路規模の大きなデジタル部分を先に試験することも可能であり、試験効率を改善することができる。
【発明を実施するための最良の形態】
【００４９】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００５０】
（実施の形態１）
図１は、本発明の実施の形態１であるＡＤコンバータ回路／ＤＡコンバータ回路を内蔵した半導体装置の構成を示すブロック図である。
【００５１】
この半導体装置は、図１に示すように、大きく分けて、ＡＤコンバータ回路８０、Ｄ／Ａコンバータ回路９０、インターフェイス回路５０、第１、第２、第３、第４のセレクタ６１〜６４から構成される。
【００５２】
ＡＤコンバータ回路８０は、アナログ入力端子７１から入力されるアナログ入力信号をデルタシグマ変調された第１のビット信号列に変換するアナログデルタシグマ変調器１１から構成される第１のアナログ回路１０と、第１のアナログ回路１０から出力される第１のビット信号列を入力とし上記アナログ入力信号に対応する第２のビット信号列を出力する第１のデジタルフィルタ２１を含んだ第１のデジタル回路２０とから構成される。
【００５３】
アナログデルタシグマ変調器１１は、アナログ入力信号および帰還参照電圧（ＶREF+またはＶREF-を入力とする積分回路１２と、この積分回路１２の出力をデジタル信号に量子化する量子化器１３と、この量子化器１３のデジタル出力から、上記帰還参照電圧を生成するＤＡ変換器１４とから構成される。アナログデルタシグマ変調器１１の出力信号は、デジタル符号としてデジタルフィルタ２１に入力されて、アナログ入力信号成分に相当する低周波成分が取り出され、かつ所定ビット数のデジタルデータに変換される。
【００５４】
ＤＡコンバータ回路９０は、入力デジタル信号のサンプリング周波数をｋ倍(ｋ≧２)にする第２のデジタルフィルタ３１および上記第２のデジタルフィルタ３１から出力される信号をデルタシグマ変調された第３のビット信号列に変換するデジタルデルタシグマ変調器３２を含んだ第２のデジタル回路３０と、上記第２のデジタル回路３０で処理されたデジタル信号をアナログ信号に変換する第２のアナログ回路４０とから構成される。
【００５５】
第２のデジタルフィルタ３１は、入力デジタル信号をオーバーサンプリングする回路である。デジタルデルタシグマ変調器３２は、第２のデジタルフィルタ３１から出力されるデジタル信号を量子化する回路である。第２のアナログ回路４０は、スイッチドキャパシタ加算器４１とアナログローパスフィルタ４２とから構成される。
【００５６】
また、インターフェイス回路５０は、ＡＤコンバータ回路８０の第１のデジタル回路２０から出力される第２のビット信号列をフォーマット変換回路５１により任意のフォーマットに変換し外部出力端子７２に出力し、外部入力端子７３から入力するデジタル入力信号をフォーマット変換回路５２により任意のフォーマットに変換して上記ＤＡコンバータ回路９０の第２のデジタル回路３０へ入力する。
【００５７】
また、第１のセレクタ６１は、第１のアナログ回路１０と第１のデジタル回路２０との間に設けられ、第１のアナログ回路１０の出力および第４のセレクタ６４からのデジタル信号を選択入力とし、第１の外部入力信号１０１に応じて第１のデジタル回路２０の入力または第３のセレクタ６３の入力へ選択して出力する機能を有する。
【００５８】
第２のセレクタ６２は、第２のデジタル回路３０と第２のアナログ回路４０との間に設けられ、第２のデジタル回路３０の出力および第４のセレクタ６４からのデジタル信号を選択入力とし、第２の外部入力信号１０２に応じて第２のアナログ回路４０の入力または第３のセレクタ６３の入力へ選択して出力する機能を有する。
【００５９】
第３のセレクタ６３は、インターフェイス回路５０のフォーマット変換回路５１と外部出力端子７２との間に設けられ、インターフェイス回路５０のフォーマット変換回路５１の出力、第１のセレクタ６１の出力および第２のセレクタ６２の出力を選択入力とし、第３の外部入力信号１０３に応じて外部出力端子７２に選択して出力する機能を有する。
【００６０】
第４のセレクタ６４は、外部入力端子７３とインターフェイス回路５０のフォーマット変換回路５２との間に設けられ、外部入力端子７３からの信号を入力とし、第４の外部入力信号１０４に応じてインターフェイス回路５０のフォーマット変換回路５２の入力、第１のセレクタ６１の入力または第２のセレクタ６２の入力へ選択して出力する機能を有する。
【００６１】
そして、第１、第２、第３および第４の外部入力信号１０１〜１０４で第１、第２、第３および第４のセレクタ６１〜６４を切り替えることにより、外部入力端子７３からの信号が入力される回路を切り替え、外部出力端子７２で観測される信号を切り替えるようにしている。
【００６２】
この半導体装置によれば、具体的には、従来法によるＡＤコンバータ回路８０、ＤＡコンバータ回路９０の試験評価に加えて、専用の観測端子を設けることなく、以下の４つの条件で新たに評価試験を行うことが可能になる。
【００６３】
（ａ）  ＡＤコンバータ回路８０の第１のアナログ回路１０の出力信号を、セレクタ６１，６３を介して外部出力端子７２で観測することにより、ＡＤコンバータ回路８０の第１のアナログ回路１０を独立して評価試験することが可能になる。
【００６４】
（ｂ）  ＤＡコンバータ回路９０の第２のデジタル回路３０の出力信号を、セレクタ６２，６３を介して外部出力端子７２で観測することにより、ＤＡコンバータ回路９０の第２のデジタル回路３０を独立して評価試験することが可能になる。
【００６５】
（ｃ）  外部入力端子７３からセレクタ６４，６２を介してＤＡコンバータ回路９０の第２のアナログ回路４０に直接に試験信号を入力することにより、ＤＡコンバータ回路９０の第２のアナログ回路４０を独立して評価試験することが可能になる。
【００６６】
（ｄ）  外部入力端子７３からセレクタ６４，６１を介して第１のデジタル回路２０に直接に試験信号を入力することにより、ＡＤコンバータ回路８０の第１のデジタル回路２０を独立して評価試験することが可能になる。
【００６７】
この結果、ＡＤコンバータ回路／ＤＡコンバータ回路の評価試験時において、ＡＤコンバータ回路８０およびＤＡコンバータ回路９０の外部入力端子７２および外部出力端子７３を効果的に活用することにより、試験信号観測用の専用端子を追加することなく、ＡＤコンバータ回路８０およびＤＡコンバータ回路９０のそれぞれのアナログ部分とデジタル部分とを必要に応じて切り分けることができ、独立して試験を行うことができる。したがって、ＡＤコンバータ回路８０およびＤＡコンバータ回路９０のアナログ部、デジタル部それぞれに適した試験方法を採用することができ、故障箇所の特定も容易になる。また、比較的に回路規模の大きなデジタル部分を先に試験することも可能であり、試験効率を改善することができる。
【００６８】
（実施の形態２）
図２は、本発明の実施の形態２であるＡＤ／ＤＡコンバータ回路を内蔵した半導体装置の構成を示すブロック図である。
【００６９】
この半導体装置は、図２に示すように、大きく分けて、ＡＤコンバータ回路８０、Ｄ／Ａコンバータ回路９０、インターフェイス回路５０、第１、第２、第３、第４のセレクタ６１〜６４から構成され、基本的には、実施の形態１と同様の構成である。実施の形態１との違いは、第３のセレクタ６３がインターフェイス回路５０のフォーマット変換回路５１と外部出力端子７２との間ではなく、第１のデジタル回路２０とインターフェイス回路５０のフォーマット変換回路５１との間に設けられた点、セレクタ６４が外部入力端子７３とインターフェイス回路５０のフォーマット変換回路５２との間ではなく、インターフェイス回路５０のフォーマット変換回路５２と第２のデジタル回路３０との間に設けられた点である。
【００７０】
この場合、第３のセレクタ６３は、第１のデジタル回路２０の出力、第１のセレクタ６１の出力および第２のセレクタ６２の出力を選択入力とし、外部入力信号１０３に応じてインターフェイス回路５０のフォーマット変換回路５１に選択して出力する機能を有する。
【００７１】
第４のセレクタ６４は、インターフェイス回路５０のフォーマット変換回路５２からの信号を入力とし、外部入力信号１０４に応じて前記第２のデジタル回路３０の入力、第１のセレクタ６１の入力または第２のセレクタ６２の入力へ選択して出力する機能を有する。
【００７２】
この実施の形態においても、実施の形態１と同様に、第１、第２、第３および第４の外部入力信号１０１〜１０４で第１、第２、第３および第４のセレクタ６１〜６４を切り替えることにより、外部入力端子７３からの信号が入力される回路を切り替え、外部出力端子７２で観測される信号を切り替えるようにしている。
【００７３】
この半導体装置によれば、具体的には、従来法によるＡＤコンバータ回路８０、ＤＡコンバータ回路９０の試験評価に加えて、専用の観測端子を設けることなく、実施の形態１と同様に、以下の４つの条件で新たに評価試験を行うことが可能になる。
【００７４】
（ａ）  ＡＤコンバータ回路８０の第１のアナログ回路１０の出力信号を、セレクタ６１，６３を介して外部出力端子７２で観測することにより、ＡＤコンバータ回路８０の第１のアナログ回路１０を独立して評価試験することが可能になる。
【００７５】
（ｂ）  ＤＡコンバータ回路９０の第２のデジタル回路３０の出力信号を、セレクタ６２，６３を介して外部出力端子７２で観測することにより、ＤＡコンバータ回路９０の第２のデジタル回路３０を独立して評価試験することが可能になる。
【００７６】
（ｃ）  外部入力端子７３からセレクタ６４，６２を介してＤＡコンバータ回路９０の第２のアナログ回路４０に直接に試験信号を入力することにより、ＤＡコンバータ回路９０の第２のアナログ回路４０を独立して評価試験することが可能になる。
【００７７】
（ｄ）  外部入力端子７３からセレクタ６４，６１を介して第１のデジタル回路２０に直接に試験信号を入力することにより、ＡＤコンバータ回路８０の第１のデジタル回路２０を独立して評価試験することが可能になる。
【００７８】
この結果、実施の形態１と同様の効果を得ることができる。
【００７９】
なお、上記の実施の形態１，２では、インターフェイス回路５０を有するものを例としてあげたが、半導体装置としては、インターフェイス回路を省くことも可能である。
【００８０】
また、上記各実施の形態では、（ａ）〜（ｄ）の４種類の評価試験を選択的に実施できるように、セレクタ６１〜６４を構成していたが、４種類すべての評価試験を行えるように構成する必要はなく、いずれかひとつ、または２つ以上の評価試験を選択的に行うことができる構成でもよい。
【００８１】
この場合、上記セレクタ６１〜６４を含む回路が、評価試験時に第１のアナログ回路１０の出力信号を第１のデジタル回路２０をバイパスして外部出力端子７２へ供給する第１の評価試験用信号経路（ａ）、評価試験時に第２のデジタル回路３０の出力信号を外部出力端子７２へ供給する第２の評価試験用信号経路（ｂ）、評価試験時に外部入力端子７３から第２のデジタル回路３０をバイパスして第２のアナログ回路４０に直接に試験信号を入力する第３の評価試験用信号経路（ｃ）、および評価試験時に外部入力端子７３から第１のデジタル回路１０に直接に試験信号を入力する第４の評価試験用信号経路（ｄ）のうち、いずれか、ひとつまたは２つ以上の評価試験用信号経路を選択的に形成する評価試験回路を構成している。
【産業上の利用可能性】
【００８２】
本発明にかかる半導体装置は、ＡＤコンバータ回路／ＤＡコンバータ回路の評試験時において、ＡＤコンバータ回路およびＤＡコンバータ回路の外部入出力端子を効果的に活用することにより、試験信号観測用の専用端子を追加することなく、ＡＤコンバータ回路およびＤＡコンバータ回路のそれぞれのアナログ部分とデジタル部分とを必要に応じて切り分けることができ、独立して試験を行うことができるという効果を有し、ＡＤコンバータ回路およびＤＡコンバータ回路を内蔵した半導体装置等として有用である。
【図面の簡単な説明】
【００８３】
【図１】本発明に実施の形態１にもとづくＡＤコンバータ回路／ＤＡコンバータ回路を内蔵した半導体装置の構成を示すブロック図である。
【図２】本発明に実施の形態２にもとづくＡＤコンバータ回路／ＤＡコンバータ回路を内蔵した半導体装置の構成を示すブロック図である。
【図３】ＡＤコンバータ回路／ＤＡコンバータ回路を内蔵した半導体装置の先行技術の構成を示すブロック図である。
【符号の説明】
【００８４】
１０    第１のアナログ回路
１１    アナログデルタシグマ変調器
１２    積分回路
１３    量子化器
１４    ＤＡ変換器
２０    第２のデジタル回路
２１    第１のデジタルフィルタ
３０    第２のデジタル回路
３１    第２のデジタルフィルタ
３２    デジタルデルタシグマ変調器
４０    第２のアナログ回路
４１    スイッチドキャパシタ加算器
４２    アナログローパスフィルタ
５０    インターフェイス回路
５１    フォーマット変換回路
５２    フォーマット変換回路
６１    第１のセレクタ
６２    第２のセレクタ
６３    第３のセレクタ
６４    第４のセレクタ
７１    アナログ入力端子
７２    外部出力端子
７３    外部入力端子
７４    アナログ出力端子
８０    ＡＤ変換回路
９０    ＤＡ変換回路
１０１    第１の外部入力信号
１０２    第２の外部入力信号
１０３    第３の外部入力信号
１０４    第４の外部入力信号
【図１】
2005109774.tif 000003
【図２】
2005109774.tif 000004
【図３】
2005109774.tif 000005