(57)【要約】【課題】各アームが半導体素子の複数直列接続回路からなる電力変換装置の、各半導体素子への制御信号の伝達に光信号を用いずに済むようにし、装置の小型化，低コスト化を図りつつ素子破壊の防止を図る。【解決手段】図はＩＧＢＴＱ１〜Ｑ３を３素子直列接続した１アーム分の回路を示し、制御装置ＳＣからのスイッチング制御信号Ｖｉｎを低電位側素子Ｑ１から高電位側Ｑ３に順次伝達するレベルシフト回路ＬＳ１，ＬＳ２と、伝達される制御信号を一定時間遅延させる遅延回路ＴＤ１，ＴＤ２とを設け、複数素子間でオン，オフのタイミングを一致させることができるようにし、各素子電圧にアンバランスなどが生じないようにする。【選択図】図１
2005176447.tif 000002
【特許請求の範囲】
【請求項１】
直流主電源の正負極間に複数個直列に接続される自己消弧形半導体素子（半導体素子）をオン，オフ制御する半導体素子の駆動回路において、
負極側に位置する前記半導体素子の駆動回路には制御装置からのスイッチング制御信号を入力し、直列接続された各半導体素子には低電位側半導体素子から前記高電位側半導体素子へと前記スイッチング制御信号を伝達するレベルシフト回路と、伝達された制御信号を一定時間遅延させる遅延回路とを設けたことを特徴とする半導体素子の駆動回路。
【請求項２】
正極側に位置する前記半導体素子の遅延回路には、制御装置からのスイッチング制御信号をそれぞれ反転して入力することを特徴とする請求項１に記載の半導体素子の駆動回路。
【請求項３】
前記遅延回路は前記レベルシフト回路による信号伝達遅延時間を含む各半導体素子のスイッチング時間差を調整し、直列接続された複数の半導体素子を同時にオン，オフ制御することを特徴とする請求項１または２に記載の半導体素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換装置における自己消弧形半導体素子（単に、素子ともいう）の駆動回路、特に電力変換装置を高電圧化するために素子を直列接続した場合の駆動回路に関する。
【背景技術】
【０００２】
図５に電力変換装置を高電圧化するために素子をアームに複数個直列接続した従来例として、ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を直列接続したインバータ１相分の回路を示す。図示のように、この回路はＩＧＢＴＱ１，Ｑ２，Ｑ３（下アーム）とＱ４，Ｑ５，Ｑ６（上アーム）、Ｑ１〜Ｑ６のゲート駆動回路ＧＤＵ１〜ＧＤＵ６、制御装置ＳＣおよび直流電源Ｅｄなどから構成される。
【０００３】
素子Ｑ１〜Ｑ６を複数個直列接続する場合、各ゲート駆動回路ＧＤＵ１〜ＧＤＵ６は素子のスイッチング状態により異なる基準電位で動作を行なっており、制御装置ＳＣからのスイッチング制御信号は素子毎に絶縁して伝送する必要がある。また、各素子のスイッチングに時間差がある場合には、電圧分担にアンバランスが発生し、先にターンオフ（または、遅れてターンオフ）する素子に過電圧が印加されるという問題がある。
【０００４】
そこで、例えば非特許文献１，２では、光信号での伝送方式と制御装置により、各素子のスイッチングタイミング調整を行なう技術を開示している。図５に示すように、制御装置ＳＣおよびゲート駆動回路ＧＤＵ１〜ＧＤＵ６には電気−光変換器（Ｅ／Ｏ），光−電気変換器（Ｏ／Ｅ）を搭載し、それぞれ光ファイバーで信号伝送する。また、制御装置では各素子が同時にオン，オフ動作を行なうようにスイッチングタイミングを調整し、電圧分担のバランスを図っている。なお、光ファイバーケーブルの本数を減らす構成が、特許文献１に開示されている。
【非特許文献１】平成１４年電気学会全国大会発表の論文４−Ｓ１４−８「無効電力補償装置への平型ＩＧＢＴの適用と変換装置技術の動向」
【非特許文献２】平成１０年電気学会産業応用部門全国大会発表の論文３１「ＩＧＢＴ直列接続時の電流遮断試験」
【特許文献１】特開平０５−１６８２２５号公報（第２−３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
素子を複数個直列接続して用いる場合、上述のように光信号にて各素子へ信号伝送を行なうことで、異なる電位にある各ゲート駆動回路への信号伝送が可能となり、また、制御装置によりスイッチングタイミングを調整することで、各素子の電圧分担をバランス化させることが可能になるが、このような構成では比較的高価な光電変換素子が素子数分必要になるだけでなく、同数の光ファイバーを敷設するため回路が大型化し、コスト高になるという問題がある。
したがって、この発明の課題は、回路部品の増加により装置の大型化，コスト増加を招くことなく直列接続した各素子に制御装置から信号伝送を行ない、かつ各素子電圧のアンバランスを抑制し、素子の過電圧印加とそれに基づく素子破壊を防止することにある。
【課題を解決するための手段】
【０００６】
このような課題を解決するために、請求項１の発明では、直流主電源の正負極間に複数個直列接続される自己消弧形半導体素子（半導体素子）をオン，オフ制御する半導体素子の駆動回路において、負極側に位置する前記半導体素子の駆動回路には制御装置からのスイッチング制御信号を入力し、直列接続された各半導体素子には低電位側半導体素子から高電位側半導体素子へと前記スイッチング制御信号を伝達するレベルシフト回路と、伝達された制御信号を一定時間遅延させる遅延回路とを設けたことを特徴とする。
【０００７】
上記請求項１の発明においては、正電位側に位置する前記半導体素子の遅延回路には、制御装置からのスイッチング制御信号をそれぞれ反転して入力することができる（請求項２の発明）。これら請求項１または２の発明においては、前記遅延回路は前記レベルシフト回路による信号伝達遅延時間を含む各半導体素子のスイッチング時間差を調整し、直列接続された複数の半導体素子を同時にオン，オフ制御することができる（請求項３の発明）。
【発明の効果】
【０００８】
この発明によれば、半導体素子を直列接続する場合、直列接続された各段に制御信号を伝送するレベルシフト回路と、この制御信号を一定時間遅らせる遅延回路とを設け、遅延回路においてレベルシフト回路による信号伝達時間を含む各素子のスイッチング時間差を調整することにより、回路部品の増加による装置の大型化，コスト増加を招くことなく、各素子への信号伝送を行ない、かつ各素子電圧のアンバランスを抑制し、素子の過電圧印加とそれに基づく素子破壊を防止し得る利点が得られる。
【発明を実施するための最良の形態】
【０００９】
図１はこの発明の第１の実施の形態を示す構成図で、ＩＧＢＴを３素子直列接続した１アーム分の回路構成であり、図５に示した従来例に対し光電変換素子Ｅ／Ｏ，Ｏ／Ｅが省略され、レベルシフト回路ＬＳ１，ＬＳ２および遅延回路ＴＤ１，ＴＤ２が付加されている点で異なっている。また、レベルシフト回路ＬＳ１，ＬＳ２は図２に詳細に示すように、半導体素子（電界効果トランジスタ）Ｔｒ１，Ｔｒ２などから構成される。
【００１０】
図１,図２の動作に就いて、図３を参照して説明する。
まず、図３の時刻Ｔ０において、制御装置から出力されたスイッチング制御信号Ｖｉｎが“Ｈ”レベル（Ｑ１〜Ｑ３のオン指令）になると、この信号Ｖｉｎが遅延回路ＴＤ１およびベルシフト回路ＬＳ１の半導体素子Ｔｒ１に入力され、Ｔｒ１がオンする。
Ｔｒ１は抵抗Ｒ０により定電流スイッチとして作用し、ＩＧＢＴＱ２のエミッタを基準とする電源ＶｃｃからＲ１を介して電流が流れる。これにより、Ｔｒ２がオンとなり、レベルシフト回路ＬＳ１は、ＩＧＢＴＱ２のエミッタを基準電位とする“Ｈ”レベル信号を出力する。
【００１１】
次に、レベルシフト回路ＬＳ１の出力信号が、レベルシフト回路ＬＳ２のＴｒ１、および遅延回路ＴＤ２へ入力される。レベルシフト回路ＬＳ２の動作は回路ＬＳ１と同様であり、ＩＧＢＴＱ３のエミッタを基準電位とする“Ｈ”レベル信号を出力することになる。
レベルシフト回路ＬＳ１では、上記のように半導体素子Ｔｒ１，Ｔｒ２のスイッチングにより信号伝送を行なっているため、回路ＬＳ１の出力は時刻Ｔ０からΔｔ１だけ遅れて“Ｈ”レベルとなり、回路ＬＳ２の出力はさらにΔｔ２だけ遅れて“Ｈ”レベルとなるが、遅延回路ＴＤ１の設定時間Ｔ１＝Δｔ１＋Δｔ２、遅延回路ＴＤ２の設定時間Ｔ２＝Δｔ２とすることで、駆動手段ＤＵ１〜ＤＵ３の出力は同時刻で“Ｈ”レベルとなり、ＩＧＢＴＱ１〜Ｑ３を同時にオンさせることが可能となる。
【００１２】
また、スイッチング制御信号Ｖｉｎが“Ｌ”レベル（Ｑ１〜Ｑ３のオフ指令）の場合には、上記とは逆にレベルシフト回路ＬＳ１，ＬＳ２の半導体素子Ｔｒ１，Ｔｒ２が順次オフとなり、回路ＬＳ１ではＩＧＢＴＱ２のエミッタを基準電位とする“Ｌ”レベル信号を、回路ＬＳ２ではＩＧＢＴＱ３のエミッタを基準電位とする“Ｌ”レベル信号を出力し、信号伝達を行なうことができる。
【００１３】
なお、遅延回路ＴＤ１，ＴＤ２の設定時間Ｔ１，Ｔ２は、レベルシフト回路による信号伝達遅延時間だけでなく、駆動手段ＤＵ１〜ＤＵ３やＩＧＢＴの動作時間ばらつきを考慮し、Ｑ１〜Ｑ３のスイッチング時間差が０となるように、設定を行なうことも可能である。
以上、１アーム分（下アーム）の回路に就いて説明したが、直列接続される上アーム側に対しては、図４に示すように信号の論理反転を行なうインバータ素子を設けるだけで良く、遅延回路にて上下アームの短絡防止期間を確保することで、容易に信号伝達を行なうことができる。
【図面の簡単な説明】
【００１４】
【図１】この発明の第１の実施の形態を示す構成図
【図２】図１の詳細構成図
【図３】図１，図２の動作説明図
【図４】図１の変形例を示す構成図
【図５】電力変換装置の一般的な例を示す構成図
【符号の説明】
【００１５】
ＳＣ…制御装置、ＬＳ１，ＬＳ２…レベルシフト回路、ＴＤ１，ＴＤ２…遅延回路、ＧＤＵ１〜ＧＤＵ６…ゲート駆動回路、ＤＵ１〜ＤＵ６…駆動手段、Ｑ１〜Ｑ６…ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）、Ｖｃｃ…電源、Ｔｒ１，Ｔｒ２…半導体素子（電界効果トランジスタ）、Ｒ０，Ｒ１…抵抗。
【図１】
2005176447.tif 000003
【図２】
2005176447.tif 000004
【図３】
2005176447.tif 000005
【図４】
2005176447.tif 000006
【図５】
2005176447.tif 000007