(57)【要約】【課題】ＮＰＮ式のスイッチング素子とＰＮＰ式のスイッチング素子とを混在させて同時接続する。【解決手段】入力回路１０は、第１電流制限抵抗４２と、第２電流制限抵抗４４と、ＡＣ入力式のフォトカプラ４０とを有する。フォトカプラ４０の入力端子４０ａは、第１外部端子Ｔ１に接続され、フォトカプラ４０の入力端子４０ｂは、第１電流制限抵抗４２を介して電源Ｖに接続されるとともに、第２電流制限抵抗４４を介してグランドＧに接続される。第１外部端子Ｔ１は、ＰＮＰ式のトランジスタ３０、ＮＰＮ式のトランジスタ３２及び３４に接続される。【選択図】図２
2005143002.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子が接続可能な第１の外部端子と、
第１の抵抗及び第２の抵抗と、
第１の入力端子及び第２の入力端子に対してＡＣ入力が可能なフォトカプラと、
を有し、
前記第１の入力端子は、前記第１の外部端子に接続され、
前記第２の入力端子は、前記第１の抵抗を介して電源部の一方の極性部に接続されるとともに、前記第２の抵抗を介して前記電源部の他方の極性部に接続されることを特徴とする入力回路。
【請求項２】
請求項１記載の入力回路において、
前記スイッチング素子に接続可能な第２の外部端子及び第３の外部端子を有し、
前記電源部の一方の極性部は前記第２の外部端子に接続され、
前記電源部の他方の極性部は前記第３の外部端子に接続されていることを特徴とする入力回路。
【請求項３】
請求項１記載の入力回路において、
前記第１の抵抗と前記第２の抵抗は、抵抗値が等しいことを特徴とする入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＮＰＮ式のスイッチング素子及びＰＮＰ式のスイッチング素子が接続される入力回路に関する。
【背景技術】
【０００２】
例えば、近接スイッチ等のオン・オフ式のセンサはスイッチング素子としてトランジスタを用い、該トランジスタによるオープンコレクタ形式の出力回路を有する。ところで、トランジスタにはＮＰＮ式及びＰＮＰ式があることから、近接スイッチが接続される機器の入力回路には、これらのＮＰＮ式及びＰＮＰ式の両方式のトランジスタが接続可能であることが望ましく、例えば、図３Ａに示すような入力回路１００が提案されている。
【０００３】
この入力回路１００は、ＡＣ入力式のフォトカプラ１０２の一方の入力端子１０２ａが抵抗１０４を介して外部端子１０６ａに接続され、フォトカプラ１０２の他方の入力端子１０２ｂが外部端子１０６ｂに接続されている。入力端子１０２ａと入力端子１０２ｂの間には抵抗１０８が並列に接続されている。
【０００４】
入力回路１００にスイッチング素子としてＮＰＮ式のトランジスタ１１０を接続する際には、該トランジスタ１１０のコレクタを外部端子１０６ａに接続し、エミッタをグランドＧに接続し、さらに外部端子１０６ｂに電源Ｖを接続すればよい。
【０００５】
一方、図３Ｂに示すように、入力回路１００にスイッチング素子としてＰＮＰ式のトランジスタ１１２を接続する際には、該トランジスタ１１２のコレクタを外部端子１０６ａに接続し、エミッタを電源Ｖに接続し、さらに外部端子１０６ｂにグランドＧを接続すればよい。
【０００６】
また、入力のレンジを広くすることを目的として、ＮＰＮ式とＰＮＰ式のトランジスタを用いた入力回路が提案されている（例えば、特許文献１参照）。
【０００７】
【特許文献１】特開平１０−２４７８４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、図３Ａ及び図３Ｂに示す入力回路では、ＮＰＮ式のトランジスタ１１０又はＰＮＰ式のトランジスタ１１２のいずれか一方を接続することが可能であるが、双方を同時に接続することはできない。
【０００９】
また、外部端子１０６ｂは、ＮＰＮ式のトランジスタ１１０を接続する場合と、ＰＮＰ式のトランジスタ１１２を接続する場合とでは、電源Ｖ又はグランドＧに接続の切り換えが必要である。
【００１０】
前記特許文献１で提案されている入力回路は簡便な構成であるが、該回路中のＮＰＮ式のトランジスタとＰＮＰ式のトランジスタはエミッタフォロワとして作用するものであって、外部端子を介して接続されるスイッチング素子ではない。従って、該入力回路は、外部のスイッチング素子に対する入力用として用いることはできない。
【００１１】
本発明はこのような課題を考慮してなされたものであり、ＮＰＮ式のスイッチング素子とＰＮＰ式のスイッチング素子とを混在させて同時接続が可能で、簡便な構成の入力回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る入力回路は、スイッチング素子が接続可能な第１の外部端子と、第１の抵抗及び第２の抵抗と、第１の入力端子及び第２の入力端子に対してＡＣ入力が可能なフォトカプラと、を有し、前記第１の入力端子は、前記第１の外部端子に接続され、前記第２の入力端子は、前記第１の抵抗を介して電源部の一方の極性部に接続されるとともに、前記第２の抵抗を介して前記電源部の他方の極性部に接続されることを特徴とする。
【００１３】
入力回路をこのように構成することにより、第１の外部端子に接続されるスイッチング素子として、ＮＰＮ式のスイッチング素子とＰＮＰ式のスイッチング素子とを混在させて同時接続が可能である。また、入力回路を第１の外部端子、第１の抵抗、第２の抵抗及びＡＣ入力式のフォトカプラを基本素子とする簡便な構成とすることができる。
【００１４】
この場合、前記スイッチング素子に接続可能な第２の外部端子及び第３の外部端子を有し、前記電源部の一方の極性部は前記第２の外部端子に接続され、前記電源部の他方の極性部は前記第３の外部端子に接続されていてもよい。
【００１５】
前記第１の抵抗と前記第２の抵抗は、抵抗値が等しく設定されるとよい。
【発明の効果】
【００１６】
本発明に係る入力回路によれば、第１の外部端子に接続されるスイッチング素子として、ＮＰＮ式のスイッチング素子とＰＮＰ式のスイッチング素子とを混在させて同時接続が可能である。また、入力回路を第１の外部端子、第１の抵抗、第２の抵抗及びＡＣ入力式のフォトカプラとからなる簡便な構成とすることができる。
【００１７】
さらに、部品数が少ないことから入力回路を廉価に構成するとともに、実装面積を小さくすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係る入力回路について実施の形態を挙げ、添付の図１及び図２を参照しながら説明する。本実施の形態に係る入力回路１０（図２参照）は、例えば、図１に示すコントローラ１２の入力ユニット１４内に設けられる。
【００１９】
図１に示すように、コントローラ１２は、シリンダ１６によってテーブル１７上を移送されるワークＷの位置を検出するためのものであり、入力ユニット１４はコネクタ１８を介して３つの近接スイッチ２０、２２及び２４に接続されている。
【００２０】
ワークＷは、最初の位置Ｐａに載置された後、シリンダ１６のピストンロッド１６ａによって押し出され、途中の位置Ｐｂを通過して最終の位置Ｐｃに移送されるものとする。近接スイッチ２０、２２及び２４は、それぞれ位置Ｐａ、位置Ｐｂ及び位置Ｐｃに配置されており、正面を通過するワークＷを検出して入力ユニット１４に検出信号を伝達する。位置Ｐａ、Ｐｂ及びＰｃは、近接スイッチ２０、２２及び２４が同時に２つ以上オンすることがない位置に設定されている。
【００２１】
コントローラ１２のメインユニット２６は、入力ユニット１４から受ける信号に基づいて所定の処理を行う。該処理を行う上でメインユニット２６では位置Ｐａ、位置Ｐｂ及び位置Ｐｃのいずれかの位置にワークＷがあることを検出可能であればよく、近接スイッチ２０、２２及び２４のいずれかがオンであることを検出できればよいものとする。
【００２２】
図２に示すように、近接スイッチ２０は出力用のスイッチング素子としてＰＮＰ式のトランジスタ３０を有し、近接スイッチ２２及び２４は、出力用のスイッチング素子としてＮＰＮ式のトランジスタ３２及び３４を有する。各トランジスタ３０、３２及び３４は、対応する位置Ｐａ、Ｐｂ及びＰｃにワークＷがあるときにオンとなり、ワークＷがないときにオフとなる。
【００２３】
また、上記のとおり、近接スイッチ２０、２２及び２４は同時にオンとなることがないように設定されている。さらに、ＮＰＮ式のトランジスタ３２又は３４の少なくとも一方がオンであるときに、ＰＮＰ式のトランジスタ３０がオンになることがないように所定のインターロックを別途設けてもよい。つまり、インターロック等の手段により、ＮＰＮ式のスイッチング素子とＰＮＰ式のスイッチング素子が同時にオンとなることがないようにすればよい。また、ＮＰＮ式のスイッチング素子同士が同時にオンになること、及びＰＮＰ式のスイッチング素子同士が同時にオンになることは許容される。
【００２４】
入力ユニット１４は、前記コネクタ１８の第１外部端子Ｔ１を介して近接スイッチ２０、２２及び２４に接続され、近接スイッチ２０、２２及び２４の検出信号に対して入力回路１０によって入力処理を行い、内部回路３６で所定の信号変換を行いメインユニット２６に伝達する。また、入力ユニット１４は電源（一方の極性部）Ｖ及びグランド（他方の極性部）Ｇを備える電源部３８を有する。コネクタ１８における第２外部端子Ｔ２及び第３外部端子Ｔ３は、それぞれ電源Ｖ及びグランドＧに接続されている。電源Ｖは、例えば、グランドＧを基準として２４［Ｖ］に設定されている。グランドＧの電圧レベルは、この入力回路１０に関する限りにおいて基準となる電圧レベルであり、必ずしも０［Ｖ］でなくてもよい。
【００２５】
近接スイッチ２０、２２及び２４のトランジスタ３０、３２及び３４における各コレクタＣは、それぞれコネクタ１８の第１外部端子Ｔ１に接続されている。ＰＮＰ式のトランジスタ３０のエミッタＥは第２外部端子Ｔ２を介して電源Ｖに接続され、ＮＰＮ式のトランジスタ３２及びトランジスタ３４の各エミッタＥは第３外部端子Ｔ３を介してグランドＧに接続されている。このように、各トランジスタ３０、３２及び３４は、いわゆるエミッタ接地の回路となるように接続されている。
【００２６】
入力回路１０は、ＡＣ入力式のフォトカプラ４０と、第１電流制限抵抗（第１の抵抗）４２と、第２電流制限抵抗（第２の抵抗）４４と、バイパス抵抗４６とを有する。
【００２７】
フォトカプラ４０の内部には、特性の等しい２つのＬＥＤ５０及びＬＥＤ５２と、これらのＬＥＤ５０又はＬＥＤ５２が発光するときにオンとなるフォトトランジスタ５４が設けられている。ＬＥＤ５０及びＬＥＤ５２はアノードとカソードが逆向きに設定されており、それぞれフォトカプラ４０の２つの入力端子４０ａ及び４０ｂに接続されている。フォトトランジスタ５４の両端部はそれぞれフォトカプラ４０の２つの出力端子４０ｃ及び４０ｄに接続されている。
【００２８】
ＬＥＤ５０及びＬＥＤ５２に流れる電流は、第１電流制限抵抗４２及び第２電流制限抵抗４４によって適正値に制限される。ＬＥＤ５０とＬＥＤ５２の特性は等しいことから、第１電流制限抵抗４２の抵抗値と第２電流制限抵抗４４の抵抗値は等しく設定され、平衡な回路に構成されている。
【００２９】
このように、フォトカプラ４０の２つの入力端子４０ａ及び４０ｂには、ＬＥＤ５０及びＬＥＤ５２が逆向きに接続されていることから、入力端子４０ａ及び４０ｂに対していずれの方向にも通電可能である。この通電によりＬＥＤ５０又はＬＥＤ５２のいずれか一方が発光してフォトトランジスタ５４をオンにすることができ、フォトカプラ４０は両極性の入力、つまりＡＣ入力が可能である。
【００３０】
フォトカプラ４０の一方の入力端子４０ａは第１外部端子Ｔ１に直接的に接続されており、この間に抵抗はない。他方の入力端子４０ｂは、第１電流制限抵抗４２を介して電源Ｖに接続されるとともに、第２電流制限抵抗４４を介してグランドＧに接続されている。入力端子４０ａと入力端子４０ｂとの間には前記バイパス抵抗４６が並列に接続されている。
【００３１】
フォトカプラ４０の出力端子４０ｃ及び４０ｄは内部回路３６に接続されており、該内部回路３６では、フォトカプラ４０のフォトトランジスタ５４のオン・オフ信号を所定の二値の信号に変換してメインユニット２６に伝達する。
【００３２】
次に、このように構成される入力回路１０を備えるコントローラ１２によってワークＷの位置を検出する作用について、図１及び図２を参照しながら説明する。
【００３３】
先ず、テーブル１７上の位置ＰａにワークＷを載置する。このとき、近接スイッチ２０のＰＮＰ式のトランジスタ３０がオンとなり、電流は以下の経路を通って流れる。すなわち、電源部３８の電源Ｖ、コネクタ１８の第２外部端子Ｔ２、トランジスタ３０、コネクタ１８の第１外部端子Ｔ１、入力端子４０ａ、ＬＥＤ５２、入力端子４０ｂ、第２電流制限抵抗４４及びグランドＧの順の経路である。これにより、ＬＥＤ５２が発光してフォトトランジスタ５４がオンとなり、メインユニット２６では位置ＰａにワークＷが載置されていることを確認できる。
【００３４】
次に、メインユニット２６の制御下にシリンダ１６を駆動させ、ワークＷの移送を開始する。ワークＷはピストンロッド１６ａによって押し出されることにより位置Ｐａから離れ、近接スイッチ２０のトランジスタ３０はオフとなる。このとき、トランジスタ３２及び３４もオフであって、フォトカプラ４０のＬＥＤ５０及びＬＥＤ５２のいずれにも通電されない。従って、フォトトランジスタ５４はオフとなり、メインユニット２６ではワークＷの移送が開始されたことを確認することができる。
【００３５】
次いで、ワークＷがさらに押し出されて位置Ｐｂまで移送されたときには、近接スイッチ２２のＮＰＮ式のトランジスタ３２がオンとなり、電流は以下の経路を通って流れる。すなわち、電源部３８の電源Ｖ、第１電流制限抵抗４２、入力端子４０ｂ、ＬＥＤ５０、入力端子４０ａ、コネクタ１８の第１外部端子Ｔ１、トランジスタ３２、コネクタ１８の第３外部端子Ｔ３及びグランドＧの順の経路である。これにより、ＬＥＤ５０が発光してフォトトランジスタ５４がオンとなり、メインユニット２６では位置ＰｂまでワークＷが移送されたことを確認できる。
【００３６】
次に、ワークＷがさらに押し出されて位置Ｐｂから離れたときには、トランジスタ３０、３２及び３４がそれぞれオフとなり、フォトトランジスタ５４は再びオフとなる。
【００３７】
ワークＷがさらに押し出されて位置Ｐｃまで達したときには、近接スイッチ２４のＮＰＮ式のトランジスタ３４がオンとなる。このとき、電流は、電源部３８の電源Ｖ、第１電流制限抵抗４２、入力端子４０ｂ、ＬＥＤ５０、入力端子４０ａ、コネクタ１８の第１外部端子Ｔ１、トランジスタ３４、コネクタ１８の第３外部端子Ｔ３及びグランドＧの順の経路で流れる。これにより、ＬＥＤ５０が発光してフォトトランジスタ５４がオンとなり、メインユニット２６ではワークＷが位置Ｐｃに達したことを確認できる。
【００３８】
なお、第１外部端子Ｔ１から流れ込む（又は流れ出る）電流が極く微小値（例えば、１ｍＡ以下）である場合には、該電流はバイパス抵抗４６を流れ、ＬＥＤ５０又はＬＥＤ５２のいずれにも電流は流れないこととなる。従って、このような場合には、フォトトランジスタ５４を確実にオフさせることができる。
【００３９】
また、第１外部端子Ｔ１から流れ込む（又は流れ出る）電流が所定値以上（例えば、５ｍＡ以上）である場合には、該電流はバイパス抵抗４６とＬＥＤ５０又はＬＥＤ５２を流れフォトトランジスタ５４を確実にオンさせることができる。
【００４０】
上記したように、本実施の形態に係る入力回路１０によれば、スイッチング素子にＰＮＰ式のトランジスタ３０を用いた近接スイッチ２０と、スイッチング素子にＮＰＮ式のトランジスタ３２及び３４を用いた近接スイッチ２２及び２４とを混在した状態で同時に接続させ、作用させることができる。
【００４１】
また、入力回路１０にはより多くの近接スイッチが接続されていてもよい。この場合、各近接スイッチに用いられるスイッチング素子はＮＰＮ式のトランジスタとＰＮＰ式のトランジスタが混在していてもよいし、いずれか一方の方式のトランジスタだけであってもよい。
【００４２】
さらに、入力回路１０には、ＰＮＰ式かＮＰＮ式のいずれか一方のトランジスタが１つだけ接続されていてもよい。
【００４３】
さらにまた、接続される近接スイッチの数に拘わらず、各近接スイッチに用いられるトランジスタのコレクタＣは、まとめて第１外部端子Ｔ１に接続されるため、コネクタ１８の端子数をより多く設定したり、又はコネクタ１８の数を増やす必要がない。コネクタ１８には、電源Ｖと接続される第２外部端子Ｔ２及びグランドＧと接続される第３外部端子Ｔ３が設けられていることから、近接スイッチ２０、２２及び２４に対して別の電源用コネクタを設ける必要がない。
【００４４】
また、入力回路１０は、フォトカプラ４０、第１電流制限抵抗４２、第２電流制限抵抗４４及びバイパス抵抗４６から構成される簡便な回路であって、素子の数が少ないことから基板上の実装面積を小さくすることができる。これらの素子はいずれも汎用素子であり、入力回路１０を廉価に構成することができる。
【００４５】
さらにまた、電源部３８に絶縁式の電源を用いることにより、入力回路１０と内部回路３６とを絶縁することができる。つまり、フォトカプラ４０は、ＬＥＤ５０又はＬＥＤ５２の発光によりフォトトランジスタ５４を駆動するため、この部分で電気的に絶縁される。電源部３８はコントローラ１２とは別に、近接スイッチ２０、２２及び２４の電源仕様に適合するもの（例えば、１２［Ｖ］の電源）を外部に設けてもよい。この場合、第１電流制限抵抗４２及び第２電流制限抵抗４４を外部の電源部３８の電圧に対応する抵抗値のものに代えるとよい。
【００４６】
フォトカプラ４０、第１電流制限抵抗４２、第２電流制限抵抗４４及びバイパス抵抗４６はワンパッケージに構成されていてもよい。フォトカプラ４０は、トランジスタ出力形式のものに限らずダーリントン式、フォトダイオード式、ＩＣ出力式等でもよい。
【００４７】
近接スイッチ２０、２２及び２４に用いられるスイッチング素子は、ＰＮＰ式のトランジスタ３０及びＮＰＮ式のトランジスタ３２、３４であるものとして説明したが、これ以外に、例えば、ＰＮＰ式のＦＥＴ及びＮＰＮ式のＦＥＴを用いる場合であっても、入力回路１０に適用可能である。
【００４８】
入力回路１０に接続されるスイッチング素子は近接スイッチ２０、２２及び２４に限らず、圧力スイッチ、流量スイッチ等各種のセンサが適用可能である。
【００４９】
本発明に係る入力回路は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【００５０】
【図１】本実施の形態に係る入力回路が設けられたコントローラと、該コントローラにより位置検出されるワークと、該ワークを移送するシリンダの概略斜視図である。
【図２】本実施の形態に係る入力回路と、該入力回路に接続される近接スイッチの回路図である。
【図３】図３Ａは、従来の入力回路にＮＰＮ式のトランジスタが接続された状態を示す回路図であり、図３Ｂは、従来の入力回路にＰＮＰ式のトランジスタが接続された状態を示す回路図である。
【符号の説明】
【００５１】
１０…入力回路                        １４…入力ユニット
１８…コネクタ                        ２０、２２、２４…近接スイッチ
３０、３２、３４…トランジスタ        ３６…内部回路
３８…電源部                          ４０…フォトカプラ
４０ａ、４０ｂ…入力端子              ４０ｃ、４０ｄ…出力端子
４２、４４…電流制限抵抗              ４６…バイパス抵抗
５０、５２…ＬＥＤ                    ５４…フォトトランジスタ
Ｗ…ワーク
【図１】
2005143002.tif 000003
【図２】
2005143002.tif 000004
【図３】
2005143002.tif 000005