(57)【要約】  【課題】  所望する容量値を精度よく得ることができ、かつ高周波領域での応答性が良好なコンデンサを提供する。  【解決手段】  誘電体層３の下面は下部電極層２の上面よりも、上部電極層４の下面は誘電体層３の上面よりも、開口部６の下側の開口端は上部電極層４の上面よりもそれぞれ小さく、かつ引出し電極層は、上部電極層４と同じ材料から成る第１引出し電極層７と、第１引出し電極層７上に形成された、第１引出し電極層７よりも抵抗の低い材料から成る第２引出し電極層８とからなるコンデンサである。リーク特性が良好で、所望する容量値を精度良く有するコンデンサを得ることができ、また高周波領域であっても応答性の良好なコンデンサを得ることができる。【選択図】  図１
2005136074.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に形成された、下部電極層と、該下部電極層上の誘電体層と、該誘電体層上の上部電極層と、これら各層を覆うとともに前記上部電極層の上面を露出させる開口部が形成されている絶縁層と、前記開口部内の前記上部電極層の前記上面から前記絶縁層上にかけて形成された引出し電極層とからなるコンデンサであって、前記誘電体層の下面は前記下部電極層の上面よりも、前記上部電極層の下面は前記誘電体層の上面よりも、前記開口部の下側の開口端は前記上部電極層の前記上面よりもそれぞれ小さく、かつ前記引出し電極層は、前記上部電極層と同じ材料から成る第１引出し電極層と、該第１引出し電極層上に形成された、前記第１引出し電極層よりも抵抗の低い材料から成る第２引出し電極層とからなることを特徴とするコンデンサ。
【請求項２】
前記誘電体層はチタン酸バリウムストロンチウムから成り、前記上部電極層および前記第１引出し電極層は白金から成ることを特徴とする請求項１記載のコンデンサ。
【請求項３】
前記上部電極層の厚みは前記誘電体層の厚み以下であることを特徴とする請求項１または請求項２記載のコンデンサ。
【請求項４】
前記絶縁層は前記引出し電極層よりも熱膨張係数の小さい材料から成ることを特徴とする請求項１乃至請求項３のいずれかに記載のコンデンサ。
【請求項５】
２つの前記上部電極層が前記誘電体層上に離間して形成され、２つの前記開口部が各々の前記上部電極層上に形成され、２つの前記引出し電極層が各々の前記上部電極層に対して独立に形成されていることを特徴とする請求項１乃至請求項４のいずれかに記載のコンデンサ。
【請求項６】
請求項５記載のコンデンサが複数個、前記引出し電極層により直列に接続されていることを特徴とする直列コンデンサ。
【請求項７】
請求項６記載の直列コンデンサにおける前記コンデンサの列の一方端の前記引出し電極層が、１つの前記上部電極層が形成された請求項１記載のコンデンサの前記引出し電極層に接続されるとともに、この一方端に接続されたコンデンサの前記下部電極層および他方端の前記コンデンサの他方端側の前記引出し電極層がそれぞれ外部接続用端子とされており、前記直列コンデンサの各コンデンサおよび前記一方端に接続されたコンデンサの各誘電体層が電圧印加により誘電率が変化する誘電体材料から成り、前記外部接続用端子とされた前記引出し電極層から前記直列コンデンサの各コンデンサおよび前記一方端に接続されたコンデンサの各々の前記引出し電極層に、ならびに前記外部接続用端子とされた前記下部電極層から前記直列コンデンサの各コンデンサの前記下部電極層に、それぞれ抵抗成分およびインダクタンス成分の少なくとも一方を有するバイアスラインが接続されていることを特徴とする可変コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波領域においても誘電損失が小さく、良好に動作することができるコンデンサに関するものであり、特に所望する容量値を精度良く実現できる構造を有するコンデンサに関するものである。さらに、リーク特性が良好であり、また直流バイアス電圧の印加により容量を大きく変化できるが、高周波信号による容量の変化，ノイズ，非線形歪みは小さく抑えることができるコンデンサに関するものである。
【背景技術】
【０００２】
従来より、基板上に下部電極層，誘電体層および上部電極層を順次被着してなるコンデンサにおいては、コンデンサを外部回路と接続するために、下部電極層および上部電極層と外部回路との接続部との間に配線を設ける必要がある。この配線を設ける構成としては大別して２種類の構成がある。
【０００３】
第１の構成は、上部電極層をそのまま外部回路との接続部まで延ばす構成である。この構成の例としては、まず特許文献１に開示されているコンデンサを挙げることができる。この例においては、図８に断面図で示すように、基板81上に下部電極層82，誘電体層83を形成した後、絶縁膜84を形成し、この絶縁膜84に誘電体層83を露出する開口部85を設け、外部回路との接続部まで延びる上部電極層86を形成している。一方、下部電極層82はそのまま外部回路との接続部まで延ばされている。
【０００４】
また、特許文献２においては、図９に断面図で示すように、半導体基板上に形成された層間絶縁膜91上に第１の保護膜92と下部電極層93と誘電体層94とを順次被着形成した後、絶縁層95を形成し、この絶縁膜95に誘電体層94を露出する開口部96を設け、その絶縁膜95の上に絶縁膜95を覆う上部電極層97と第２の保護層98とを設けている。さらに、この第２の保護層98上に、第２の保護層98まで達する開口部を有する上層絶縁層99を第２の保護層98を覆うように形成し、第２の保護層98が露出した開口部から、外部接続部まで配線910を形成している。
【０００５】
以上の特許文献１の例では絶縁膜84に形成した開口部85の面積により、また、特許文献２の例では絶縁層95に形成した開口部96の面積により、それぞれコンデンサの容量が決定されることになる。
【０００６】
さらに、特許文献３に示されているコンデンサにおいては、図10に断面図で示すように、基板101上に配線102，絶縁層103およびパッシベーション層104が形成され、配線102が露出するように絶縁層103およびパッシベーション層104に設けられた開口部にプラグ105が形成されている。そして、このプラグ105上に下部電極層106，誘電体層107および上部電極層108を順次被着形成していくが、誘電体層107は下部電極層106を覆っており、上部電極層108は誘電体層107を覆っている。この上部電極層108は外部回路との接続部まで延びている。
【０００７】
この特許文献３の例では、下部電極層106の面積によりコンデンサの容量が決定されることになる。
【０００８】
次に、第２の構成は、下部電極層，誘電体層および上部電極層が順次被着形成されたコンデンサに対して、それらを覆うように絶縁膜を形成し、この絶縁膜に上部電極が露出するような開口部を設け、この開口部と外部接続回路との間に配線を設ける方法である。
【０００９】
この構成の例として、特許文献４では、図11に断面図で示すように、半導体基板111上の絶縁膜112上に、下部電極層113，誘電体層114，上部電極層115を順次被着形成した後に、これらを覆う層間絶縁膜116を形成している。なお、下部電極層113および上部電極層115の少なくとも一方は、金属置換層となっている。層間絶縁膜116に形成された開口部117にあるプラグ118により、下部電極層113および上部電極層114は外部回路との接続部と接続されている。
【００１０】
また、特許文献５では、図12に断面図で示すように、基板上の絶縁層121上に密着層122，下部電極層123，誘電体層124および上部電極層125を形成した後、第１の保護膜126，第２の保護膜127および層間絶縁膜128を、下部電極層123，誘電体層124および上部電極層125を覆うように形成している。その後、第１の保護膜126，第２の保護膜127および層間絶縁膜128に、容量形成部以外の下部電極層123の一部および上部電極層125の一部を露出する開口部129を形成し、外部回路との接続部への配線130を層間絶縁膜128上に形成している。
【００１１】
これら特許文献４および特許文献５に例示されるような第２の構成においては、上部電極層の面積によりコンデンサの容量が決定されることになる。
【００１２】
ところで、常誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ３）薄膜や、強誘電体であるチタン酸ストロンチウムバリウム（（Ｂａ，Ｓｒ）ＴｉＯ３）薄膜は、ＩＣ用誘電体薄膜キャパシタとして従来より使われているＳｉＯ２薄膜，Ｓｉ３Ｎ４薄膜，Ｔａ２Ｏ５薄膜に比べて誘電率が高く、ＩＣ用誘電体薄膜キャパシタの小面積化に好適な誘電体材料として期待されている。
【００１３】
そして、これらチタン酸ストロンチウム等の常誘電体酸化物薄膜あるいはチタン酸ストロンチウムバリウム等のペロブスカイト構造を有する強誘電体酸化物薄膜を誘電体層として用いた薄膜コンデンサが提案されている（例えば、特許文献６参照。）。
【００１４】
特許文献６に記載の薄膜コンデンサでは、図13に断面図で示すように、支持基板131上に、第１電極層132と薄膜誘電体層133と第２電極層134とを順次被着形成していた。
【００１５】
具体的には、支持基板131上の略全面に第１電極層132となる導体層を被着形成した後、第１電極層132の電極形状にパターン加工を行ない、所定形状の第１電極層132を形成する。次に、第１電極層132上に薄膜誘電体層133を形成する。この薄膜誘電体層133は、所定位置にマスクを載置して薄膜形成法により形成したり、あるいは、スピンコート法により形成し、その後、所定形状にパターニングしたりすることによって形成する。なお、必要に応じて薄膜誘電体層133について加熱硬化処理を行なう。次に、第２電極層134は、薄膜誘電体層133上の略全面に導体層を形成した後、第２電極134の電極形状にパターン加工を施して形成されていた。なお、ここで、薄膜誘電体層133のうち、実際に第１電極層132と第２の電極層134とで挟持される対向領域が容量発生領域となる。
【００１６】
このような図13に示す薄膜コンデンサにおいては、実際の使用時においては、薄膜誘電体層133に所定のバイアス信号（バイアス電圧）を印加することにより、薄膜誘電体層133の誘電率を所望の値に制御することができ、もって容量特性を制御することができ、可変コンデンサとして機能するものとなる。
【特許文献１】特開平11−111566号公報
【特許文献２】特許第3417167号公報
【特許文献３】特表平９−512964号公報
【特許文献４】特開2003−234410号公報
【特許文献５】特許第3339599号公報
【特許文献６】特開平11−260667号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
前記の第１の構成においては、絶縁層に誘電体層を露出する開口部を形成する際に誘電体層の表面が開口部の形成工程中に露出するため、誘電体層がダメージを受けてしまい、誘電体の特性が変化するおそれがあるという問題点がある。絶縁層に開口部を設けるには、通常ウェットエッチングもしくはドライエッチングを行なう。例えば、絶縁層として用いられることの多いＳｉＯ２膜に開口部を設ける場合は、一般にＣＦ４やＣ２Ｆ６等のフッ素を含むガスと酸素との混合ガスをエッチャントとしてＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）にて行なうことが多いが、第１の構成では、誘電体層が絶縁層の開口部においてＲＩＥにおけるプラズマに暴露されるため、層厚の低下や誘電体層上もしくは誘電体層内でのフッ化物の侵入等が起こりやすく、誘電体層の特性が変化することがあるという問題点がある。
【００１８】
さらに、特許文献１，特許文献２に示された構成では、コンデンサの容量が絶縁層に形成された開口部の面積によって決まることになるが、一般的に開口部の面積を常に一定に保つことは困難であり、特に高誘電率の誘電体層を用いた場合には、容量値のばらつきが大きくなるという問題点がある。
【００１９】
また、特許文献３においては、絶縁層がないため、上述のような絶縁層に開口部を設ける際の誘電体層へのダメージはないが、誘電体層が下部電極層を覆い、かつ上部電極層が誘電体層を覆う構造となっているため、下部電極層のエッジの部分で電界集中が起きやすく、リーク特性や絶縁破壊電圧の低下が起きることがあるという問題点がある。
【００２０】
また、第２の構成において、特許文献４では、絶縁層の開口部にプラグを設けていることから、コンデンサを作製するための工程数が増加してしまっている。また、特許文献５では、外部回路との接続部への配線には、絶縁層との間に密着層を設けているものの、上部電極層と同じ材料である白金のみを用いているので、配線の抵抗が大きくなり、高周波領域での使用に対して応答速度が低下するという問題点がある。
【００２１】
さらに、特許文献６に示されるような可変コンデンサを高周波用電子部品で用いる場合には、可変コンデンサには容量可変用の直流バイアス電圧と、高周波信号の電圧（高周波電圧）とが同時に印加されることになり、高周波電圧が高い場合は、高周波電圧によっても可変コンデンサの容量が変化するようになる。この様な可変コンデンサを高周波用電子部品に用いると、高周波電圧によるコンデンサの容量変化のため、波形歪みや相互変調歪みノイズが生じるようになる。波形歪みや相互変調歪みノイズを小さくするためには、高周波電界強度を下げて高周波電圧による容量変化を小さくする必要があり、そのためには、誘電体層の厚みを厚くすることが有効であるが、誘電体層の厚みを厚くすると直流電界強度も小さくなるため、容量変化率も下がってしまうという問題点がある。
【００２２】
また、高周波ではコンデンサには電流が流れやすくなるため、コンデンサを高周波で使用中にはコンデンサの損失抵抗によりコンデンサが発熱し、破壊してしまうという耐電力上の問題点がある。この様な耐電力の問題点に対しても、誘電体層の厚みを厚くして単位体積当たりの発熱量を小さくすることが有効であるが、前述のように単純に誘電体層の厚みを厚くすると、直流電界強度も小さくなるため、直流バイアスによる容量変化率も下がってしまうという問題点がある。
【００２３】
本発明は以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、作製工程における誘電体層へのダメージを低減し、かつ所望する容量値を精度よく得ることができるコンデンサを提供するとともに、リーク特性の良好なコンデンサを提供することにある。
【００２４】
また本発明の別の目的は、工程数を低減するとともに、高周波領域での応答性が良好なコンデンサを提供することにある。
【００２５】
さらに本発明の別の目的は、直流バイアス電圧の印加により容量値の変化する可変コンデンサにおいて、直流バイアス電圧による容量変化量を大きくしつつも、高周波信号による容量変化率は小さく、相互変調歪みが小さく、耐電力に優れた可変コンデンサを提供することにある。
【課題を解決するための手段】
【００２６】
本発明のコンデンサは、１）支持基板上に形成された、下部電極層と、この下部電極層上の誘電体層と、この誘電体層上の上部電極層と、これら各層を覆うとともに前記上部電極層の上面を露出させる開口部が形成されている絶縁層と、前記開口部内の前記上部電極層の前記上面から前記絶縁層上にかけて形成された引出し電極層とからなるコンデンサであって、前記誘電体層の下面は前記下部電極層の上面よりも、前記上部電極層の下面は前記誘電体層の上面よりも、前記開口部の下側の開口端は前記上部電極層の前記上面よりもそれぞれ小さく、かつ前記引出し電極層は、前記上部電極層と同じ材料から成る第１引出し電極層と、この第１引出し電極層上に形成された、前記第１引出し電極層よりも抵抗の低い材料から成る第２引出し電極層とからなることを特徴とするものである。
【００２７】
また、本発明のコンデンサは、２）上記１）において、前記誘電体層はチタン酸バリウムストロンチウムから成り、前記上部電極層および前記第１引出し電極層は白金から成ることを特徴とするものである。
【００２８】
また、本発明のコンデンサは、３）上記１）または２）において、前記上部電極層の厚みは前記誘電体層の厚み以下であることを特徴とするものである。
【００２９】
また、本発明のコンデンサは、４）上記１）〜３）のいずれかにおいて、前記絶縁層は前記引出し電極層よりも熱膨張係数の小さい材料から成ることを特徴とするものである。
【００３０】
また、本発明のコンデンサは、５）上記１）〜４）のいずれかにおいて、２つの前記上部電極層が前記誘電体層上に離間して形成され、２つの前記開口部が各々の前記上部電極層上に形成され、２つの前記引出し電極層が各々の前記上部電極層に対して独立に形成されていることを特徴とするものである。
【００３１】
また、本発明の直列コンデンサは、６）上記５）のコンデンサが複数個、前記引出し電極層により直列に接続されていることを特徴とするものである。
【００３２】
さらに、本発明の可変コンデンサは、７）上記６）の直列コンデンサにおける前記コンデンサの列の一方端の前記引出し電極層が、１つの前記上部電極層が形成された請求項１記載のコンデンサの前記引出し電極層に接続されるとともに、この一方端に接続されたコンデンサの前記下部電極層および他方端の前記コンデンサの他方端側の前記引出し電極層がそれぞれ外部接続用端子とされており、前記直列コンデンサの各コンデンサおよび前記一方端に接続されたコンデンサの各誘電体層が電圧印加により誘電率が変化する誘電体材料から成り、前記外部接続用端子とされた前記引出し電極層から前記直列コンデンサの各コンデンサおよび前記一方端に接続されたコンデンサの各々の前記引出し電極層に、ならびに前記外部接続用端子とされた前記下部電極層から前記直列コンデンサの各コンデンサの前記下部電極層に、それぞれ抵抗成分およびインダクタンス成分の少なくとも一方を有するバイアスラインが接続されていることを特徴とするものである。
【発明の効果】
【００３３】
本発明のコンデンサによれば、上記１）のように構成したことから、誘電体層において電界の集中する箇所がほとんどなく、またコンデンサの容量値は上部電極層の面積により決定されるので、リーク特性が良好で、所望する容量値を精度良く有するコンデンサを得ることができる。また、引出し電極層の抵抗を低く抑えられるので、高周波領域であっても応答性の良好なコンデンサを得ることができる。
【００３４】
また、本発明のコンデンサによれば、上記２）のように構成したときには、チタン酸バリウムストロンチウムから成る誘電体層に対して、密着性の高い材料である白金を上部電極層として用い、かつ上部電極層と第１引出し電極層とが同じ材料よりなっているので、誘電体層と上部電極層との密着性および上部電極層と引出し電極層との密着性が高くなり、特性の安定したコンデンサとなる。
【００３５】
また、本発明のコンデンサによれば、上記３）のように構成したときには、上部電極層をエッチングにより加工するときのエッチャントにより、誘電体層もエッチングされる場合でも、上部電極層のエッチング完了前に誘電体層は少なくとも消失することはないので、上部電極層をエッチングにより加工するときの誘電体層へのダメージを低減することができ、コンデンサの特性が安定する。また、このようにすることで、上部電極層のパターニングを精度良く行なうことができるようになる。その結果、所望する容量値を精度良く得ることができる。
【００３６】
また、本発明のコンデンサによれば、上記４）のように構成したときには、絶縁層の温度による体積変化は、引出し電極層の温度による体積変化よりも小さくなるので、絶縁層と引出し電極層との熱膨張差によって発生する上部電極層と誘電体層との剥離、および引出し電極層の断線を効果的に抑制することができる。
【００３７】
また、本発明のコンデンサによれば、上記５）のように構成したことときには、引出し電極層のみを外部接続用端子とすることができる。一方、引出し電極層は、上部電極層と同じ材料から成る第１引出し電極層と、この第１引出し電極層上に形成された、第１引出し電極層よりも抵抗の低い材料から成る第２引出し電極層とから成っているので、引出し電極層の抵抗を低く抑えることができる。従って、引出し電極層のみを外部接続用端子とすることができる上記５）の構成により、高周波領域での応答をより良好にすることができる。
【００３８】
また、本発明の直列コンデンサによれば、上記６）のように構成したことから、各容量形成部の容量値が等しい場合、直列コンデンサの容量値は、各コンデンサの容量形成部の容量値に容量形成部の個数を乗じた値となるので、同容量のコンデンサを得る場合に、１ヶ所で容量を形成するよりも電極面積を大きくすることができ、上部電極層の加工精度が向上するとともに、再現性も向上する。特に、誘電体層に高誘電率の誘電体材料を用いる場合に加工精度が向上し、精度良く、また再現性良く所望する容量値を得ることができる。また、耐電力性に関して、高周波電圧が各容量形成部に分圧されるため、耐電力の高い直列コンデンサとなる。
【００３９】
さらに、本発明の可変コンデンサによれば、上記７）のように構成したことから、バイアスラインには直流バイアス電圧が印加され、直流バイアス電圧はバイアスラインを介して各容量形成部に単独に印加されることになるため、直流的には各容量形成部が並列に接続された可変コンデンサとなり、バイアス信号による各容量形成部の容量変化率を最大限に利用することができる。一方、高周波信号はバイアスラインにより遮断されるため、高周波的には直列に接続された可変コンデンサとなる。従って、高周波電圧は各容量形成部に分圧されるため、高周波信号による容量変化を小さくでき、波形歪みや相互変調歪み等を効果的に抑制することができ、さらには耐電力を向上させることができる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明のコンデンサおよび直列コンデンサならびに可変コンデンサについて、実施の形態の例を模式的に示す図面を用いて詳細に説明する。
【００４１】
図１は、本発明のコンデンサの実施の形態の一例を示す断面図である。図１において、１は支持基板であり、２は下部電極層であり、３は誘電体層であり、４は上部電極層であり、５は絶縁層であり、６は絶縁層５に形成された開口部であり、７は第１引出し電極層であり、８は第２引出し電極層であり、91，92は外部回路との接続部である。
【００４２】
支持基板１は、耐熱性が高く、また上面が平坦なものであれば特に限定はなく、アルミナセラミックス等のセラミック基板やサファイア等の単結晶基板である。そして、支持基板１上に下部電極層２，誘電体層３および上部電極層４を、順次、支持基板１の上面のほぼ全面に成膜する。これら各層の成膜終了後、上部電極層４，誘電体層３および下部電極層２を、順次、所定の形状にエッチングする。
【００４３】
なお、下部電極層２，誘電体層３および上部電極層４の成膜に際しては、下部電極層２と誘電体層３との間、ならびに誘電体層３と上部電極層４との間に、パーティクル等のコンデンサの特性を劣化させる要因になりうる不純物の混入を最低限に抑制することが望ましい。従って、これら下部電極層２，誘電体層３および上部電極層４の成膜は、同じ成膜装置で、成膜室を大気開放せず、連続して行なうことが望ましい。以上のことより、具体的に成膜方法としては、スパッタが好適である。
【００４４】
下部電極層２は、誘電体層３の形成時に一般的には高温が必要となるため、高融点であることが望ましい。さらに、誘電体層３が金属酸化物より成る場合には、酸化されにくい金属であることが望ましい。以上のことから、下部電極層２に好適な材料として、白金，パラジウムを例示することができる。
【００４５】
さらに、下部電極層２は、スパッタによる成膜終了後、誘電体層３の形成温度まで加熱され、誘電体層３のスパッタ開始まで一定時間保持されることにより、平坦な膜となる。
【００４６】
下部電極層２の厚みは、外部回路との接続部91と容量形成部との間の抵抗成分、および下部電極層２の連続性を考慮した場合は、厚い方が望ましいが、支持基板１との密着性を考慮した場合は、相対的に薄いほうが望ましく、両方を考慮して決定される。具体的には、0.1μｍ〜10μｍである。これは、0.1μｍよりも薄くすると、下部電極層２自身の抵抗が大きくなるほか、電極の連続性が確保できなくなる可能性があるからであり、一方、10μｍより厚くすると、支持基板１との密着性が低下したり、支持基板11の反りを生じたりするおそれがあるからである。
【００４７】
ここで、誘電体層３および上部電極層４としては、それぞれチタン酸バリウムストロンチウムおよび白金を好適に用いることができる。チタン酸バリウムストロンチウムを用いることにより、低損失で高誘電率の誘電体層３とすることができる。また、チタン酸バリウムストロンチウムより成る誘電体層３に対して、白金より成る上部電極層４とすることにより、誘電体層３と上部電極層４との密着性を向上させることができる。また、反応性に乏しい白金を用いることにより、後述の開口部６の形成の際に、上部電極層４がエッチングされることを有効に防止することができる。
【００４８】
誘電体層３は、ペロブスカイト型酸化物結晶粒子が得られる誘電体材料をターゲットとして、下部電極層２のスパッタリング後、成膜室を大気開放することなく下部電極層２に引き続いて所望の厚みになる時間までスパッタリングを行なうことにより成膜される。その際、基板温度を高く、例えば800℃としてスパッタリングを行なうことにより、スパッタリング後の熱処理を行なうことなく、低損失で高誘電率の誘電体層３が得られる。
【００４９】
上部電極層４は、上述の誘電体層３のスパッタリング後、成膜室を大気開放することなく引き続いてスパッタリングにより成膜される。その際、上部電極層４の厚みを誘電体層３の厚み以下とすることにより、後の上部電極層４のエッチングの際の誘電体層３への影響を少なくすることができる。また、エッチングによるパターニング精度が向上するため、所望する容量値を精度良く得ることができる。
【００５０】
上述のように成膜した後、上部電極層４，誘電体層３および下部電極層２を、順次、所定の形状にエッチングする。エッチングは、レジストをスピンコーティング法等により全面に均一に塗布し、フォトリソグラフィ法によりレジストを所定の形状にパターニングした後、ウェットエッチングもしくはドライエッチングにより行なう。容量値は上部電極層４の面積により決定されるため、上部電極層４のエッチングでは、より精度の高いドライエッチングを用いることが望ましい。さらに、白金より成る上部電極層４をウェットエッチングによりエッチングする際に、一般的には王水が用いられるが、王水を用いると誘電体層３もエッチングされる。このことからも、上部電極層４のエッチングはドライエッチングにより行なうことが望ましい。
【００５１】
ドライエッチングは、例えば電子サイクロトロン共鳴装置（ＥＣＲ装置）を用い、アルゴンプラズマをエッチャントとして行なうことができる。
【００５２】
なお、誘電体層３のエッチングはウェットエッチングおよびドライエッチングのどちらにより行なってもよい。また、下部電極層２のエッチングは、ウェットエッチングおよびドライエッチングのどちらを用いてもよいが、下部電極層２の厚みが厚い場合には、パターニング精度の観点から、上部電極層４と同様にドライエッチングにより行なうことが望ましい。
【００５３】
以上のような上部電極層４，誘電体層３および下部電極層２のエッチングにおいては、誘電体層３の下面は下部電極層２の上面より小さく、上部電極層４の下面は誘電体層３の上面よりも小さくなるようにエッチングされる。これにより、誘電体層３において電界の集中する箇所がほとんどなくなるので、リーク特性が向上する。
【００５４】
次に、絶縁層５を形成する。絶縁層５は、引出し電極層７，８と下部電極層２との絶縁を確保するほか、誘電体層３を覆うことにより、コンデンサの耐湿性を向上させる目的で形成する。
【００５５】
さらに、絶縁層５は、その熱膨張係数が引出し電極層７，８よりも小さな材料から成ることが好ましい。これにより、熱膨張により上部電極層４と誘電体層３とが剥離するのを抑制することができる。一般的には、樹脂等から成る絶縁物よりも、無機物から成る絶縁物を用いることが好ましい。厚みは耐湿性を考慮すると厚い方が好ましいが、応力による割れを考慮した場合には薄い方が好ましく、両方を考慮して決定される。具体的には、0.3μｍ〜５μｍである。絶縁物材料の具体例としては、二酸化珪素や窒化ケイ素を挙げることができる。絶縁層５を比較的厚く形成する必要がある場合には、応力による割れが相対的に起こりにくい二酸化珪素が用いられる。また、絶縁層５は、段差部の被覆性を考慮して、化学気相堆積（ＣＶＤ）法等により成膜することが望ましい。例えば、ＣＶＤ法により成膜された二酸化ケイ素はアモルファス状態であることが多いため、熱膨張係数が低くなり、絶縁層５に好適である。
【００５６】
絶縁層５には、第１引出し電極層７および第２引出し電極層８より成る引出し電極層と上部電極層４との接続を確保するため、上部電極層４の上面の一部を露出させる開口部６が形成される。開口部６のエッチングによる形成は、寸法精度の観点からドライエッチングにより行なうことが望ましい。絶縁層５に二酸化ケイ素もしくは窒化ケイ素を用いた場合には、反応性イオンエッチング（ＲＩＥ）により簡便に形成することができる。
【００５７】
さらに、開口部６の下側の開口端は上部電極層４の上面よりも小さくなるように形成することにより、ドライエッチングの際に誘電体層３がエッチャント（例えば、ＣＦ４，Ｃ２Ｈ６，Ｏ２）に暴露されなくなるので、エッチングにより誘電体層３の特性に変化がほとんど起こることがなく、コンデンサの特性が安定する。
【００５８】
次に、第１引出し電極層７および第２引出し電極層８を順次成膜する。成膜方法としては、スパッタリングや蒸着が用いられ、成膜温度は特に限定はないが、コンデンサへの熱的なダメージを低減するためには、室温程度の温度がよい。一方、第１引出し電極層７と絶縁層５との密着性を考慮すると高温がよく、両方を考慮して決定される。例えばスパッタリング法による成膜では、150℃〜250℃にて成膜が行なわれる。
【００５９】
第１引出し電極層７には、上部電極層４と同じ材料が用いられる。すなわち、上部電極層４が白金より成る場合であれば、第１引出し電極層７には白金が用いられる。これにより、第１引出し電極層７と上部電極層４とが確実に接続されることになる。
【００６０】
第２引出し電極層８には、第１引出し電極層７よりも抵抗の低い材料が用いられる。具体例としては、金，銀，銅等であるが、酸化がされにくい等の理由から、金が好適に用いられる。
【００６１】
第１引出し電極層７および第２引出し電極層８のそれぞれの厚みは、外部回路との接続部92から上部電極層４までの抵抗を考慮すると各々厚い方が好ましく、さらに、第２引出し電極層８は、第１引出し電極層７よりも厚くすることが望ましい。一方、絶縁層５との密着性を考慮すると各々薄い方が好ましく、両者を考慮して決定する。具体的には、第１引出し電極層７は0.01μｍ〜0.5μｍ、第２引出し電極層８は0.5μｍ〜５μｍである。
【００６２】
以上のようにして作製されるコンデンサは、電界の集中しやすい下部電極層２の外縁部分に誘電体層３が存在しないので、誘電体層３において電界の集中する箇所がほとんどなく、またコンデンサの容量値は、精度良く加工することが可能な上部電極層４の面積により決定されるので、リーク特性が良好で、所望する容量値を精度良く有するコンデンサとなる。また、引出し電極層は第１引出し電極層７と、低抵抗かつ膜厚の厚い第２引出し電極層８とを含んで成るため、引出し電極層の抵抗を低く抑えることができ、特性の安定した、高周波領域であっても応答性の良好なコンデンサとなる。
【００６３】
また、以上のようにして得られたコンデンサにおいて、外部回路との接続部91，92に半田端子等を形成することにより、容易に外部回路と接続させることができる。
【００６４】
次に、本発明のコンデンサの実施の形態の他の例を示す断面図を図２に示す。図２において、図１同様の箇所には同じ符号を付してあり、それらについての説明は省略する。
【００６５】
図２に示す例のコンデンサにおいては、下部電極層２上に２つの上部電極層４ａ，４ｂが離間して形成されており、それぞれに対して、絶縁層５の開口部６と、第１引出し電極層７および第２引出し電極層８よりなる引出し電極層とが、独立に形成されている。２つの上部電極層４ａ，４ｂは、その間の絶縁層５上で分断されている。
【００６６】
図２に示す例のコンデンサは、図１に示した例のコンデンサの各層のエッチングに用いるパターンを変更することにより、まったく同様の方法で作製することができる。
【００６７】
図２に示すようなコンデンサとすることにより、外部回路とは引出し電極層のみによって接続されることとなる。一方、引出し電極層は、上部電極層４ａ，４ｂと同じ材料から成る第１引出し電極層７と、この第１引出し電極層７上に形成された、第１引出し電極層７よりも抵抗の低い材料から成る第２引出し電極層８とから成っているので、引出し電極層の抵抗を低く抑えることができる。従って、より高周波領域での応答が良好なコンデンサを得ることができる。
【００６８】
次に、図３は本発明の直列コンデンサの実施の形態の一例を示す断面図である。図３においても、図１と同様の箇所には同じ符号を付してあり、それらについての説明は省略する。
【００６９】
図３に示す例の直列コンデンサは、図２に示した例のコンデンサが３個、引出し電極層を介して接続された形態となっており、下部電極層２および上部電極層４と、これらに挟持された誘電体層３とより成る６個の容量形成部が直列に接続されている。図３に示す例の直列コンデンサも、図１もしくは図２に示したコンデンサの各層のエッチングに用いるパターンを変更することにより、まったく同様の方法で作製することができる。
【００７０】
図３に示す例の直列コンデンサでは、容量形成部が６つであるので、同じ容量値を得る場合に、容量形成部が１つの場合と比較して上部電極層４の面積を大きくすることができる。例えば、誘電体層３が、比誘電率600の高誘電率材料から成り、その膜厚を0.3μｍとするとき、容量形成部が１つの場合では、２ｐＦの容量値を得るための上部電極層４の面積は約113μｍ２となるが、図３に示すように直列に接続された６つの容量形成部から成る場合には、約678μｍ２と６倍の面積となり、パターニングの精度が向上する。また、上部電極層４の面積を大きくできることから、絶縁層５に形成される開口部６の面積も大きくできるので、絶縁層５の加工がより容易となる。さらには、高周波電圧を印加した場合に、高周波電圧が各容量形成部に分圧されるので、耐電力性が向上する。
【００７１】
以上のようにして得られる本発明の直列コンデンサによれば、所望する容量値を精度良く得ることができるとともに、耐電力性が向上した直列コンデンサとなる。
【００７２】
次に、図４乃至図７は本発明の可変コンデンサの実施の形態の一例を示している。図４は透視状態を示す平面図であり、図５は図４のＡ−Ａ’線における断面図であり、図６は図４のＢ−Ｂ’線における断面図であり、図７は図４のＣ−Ｃ’線における断面図である。
【００７３】
図４乃至図７において、41は支持基板であり、42は下部電極層であり、431，432，433，434はそれぞれ導体ラインであり、44は誘電体層であり、45は上部電極層であり、461，462，463，464はそれぞれ薄膜抵抗であり、47は絶縁層であり、48は開口部であり、49は第１引き出し電極層であり、410は第２引出し電極層であり、4111，4112はそれぞれ外部回路との接続用端子部であり、412は絶縁層47における貫通孔である。また図４および図５において、Ｃ１〜Ｃ５は、それぞれ直流バイアス電圧により容量が変化する容量形成部を示す。
【００７４】
支持基板41は、図１乃至図３における支持基板１と同様である。この支持基板41上に図１乃至図３と同様に下部電極層42，誘電体層44，上部電極層45を順次被着形成し、所望の形状に加工する。
【００７５】
ここで、誘電体層44は、電圧印加により誘電率が変化する材料から成っている。具体的には、少なくともＢａ，Ｓｒ，Ｔｉを含有するペロブスカイト型酸化物結晶粒子から成る高誘電率の誘電体材料から成るものであることが好ましい。この誘電体層44は、下部電極層42の表面（上面）に形成されている。例えば、ペロブスカイト型酸化物結晶粒子が得られる誘電体材料をターゲットとして、スパッタリングを所望の厚みになる時間まで行なう。基板温度を高く、例えば800℃としてスパッタリングを行なうことにより、スパッタ後の熱処理を行なうことなく、高誘電率で容量変化率の大きい、低損失の誘電体層44が得られる。
【００７６】
上部電極層45，誘電体層44および下部電極層42を順次、所望の形状に加工した後、導体ライン431，432，433，434と薄膜抵抗461，462，463，464とからなるバイアスラインを形成する。導体ライン432，433と薄膜抵抗461とから構成される第１バイアスラインは、外部接続用端子4111から、第２の容量形成部Ｃ２と第３の容量形成部Ｃ３との接続点、すなわち、第２の容量形成部Ｃ２の上部電極層45と第３の容量形成部Ｃ３の上部電極層45とを接続する引出し電極層（第１引出し電極層49および第２引出し電極層410よりなる。）の間に設けられている。同様に、導体ライン432，434と薄膜抵抗462とから構成される第２バイアスラインは、外部接続用端子4111から、第４の容量形成部Ｃ４と第５の容量形成部Ｃ５との接続点、すなわち、第４の容量形成部Ｃ４の上部電極層45と第５の容量形成部Ｃ５の上部電極層45とを接続する引出し電極層（第１引出し電極層49および第２引出し電極層410よりなる。）の間に設けられている。
【００７７】
導体ライン431と薄膜抵抗463とから構成される第３バイアスラインは、外部接続用端子4112から、第３の容量形成部Ｃ３と第４の容量形成部Ｃ４との接続点、すなわち、第３の容量形成部Ｃ３および第４の容量形成部Ｃ４の共通的な下部電極層42との間に設けられている。同様に、導体ライン431と薄膜抵抗464とから構成される第４バイアスラインは、外部接続用端子4112から、第１の容量形成部Ｃ１と第２の容量形成部Ｃ２との接続点、すなわち、第１の容量形成部Ｃ１および第２の容量形成部Ｃ３の共通的な下部電極層42との間に設けられている。
【００７８】
この導体ライン431，432，433，434は、上部電極層45，誘電体層44，下部電極層42を順次、所望の形状に加工した後、新たに成膜して得ることができる。その際には、先に形成した下部電極層42，誘電体層44および上部電極層45の形状を変化させないようにするために、リフトオフ法を用いることが望ましい。
【００７９】
なお、これに限らず、導体ライン431，432，433，434は、下部電極層42の加工の際に、この形状を有するように加工を行なうことで、下部電極層42と同一の材料および同一の工程で形成してもよい。
【００８０】
バイアスラインを構成する薄膜抵抗461，462，463，464の材料は、その比抵抗が１Ωｃｍ以上であることが望ましい。このような高抵抗の材料を用いることにより、アスペクト比を小さくすることが可能となるので、バイアスラインを付与しても各容量素子を形状を大きくすることなく作製することができ、小型集積化に有利となる。薄膜抵抗461〜464の具体的な材料としては、窒化タンタル，ＴａＳｉＮ，Ｔａ−Ｓｉ−Ｏを例示することができる。例えば、窒化タンタルの場合であれば、Ｔａ（タンタル）をターゲットとして窒素を加えてスパッタを行なうリアクティブスパッタ法により、所望する組成比，抵抗率の抵抗膜を成膜することができる。このスパッタの条件を適宜選択することにより、比抵抗１Ωｃｍ以上の膜を作製することができる。さらに、スパッタ終了後に、レジストを塗布し、所定の形状にした後、反応性イオンエッチング（ＲＩＥ）等のエッチングプロセスにより、簡便にパターニングすることができる。
【００８１】
第１〜第４のバイアスラインの抵抗値は、使用する周波数領域においてバイアスラインのインピーダンスが各容量形成部のインピーダンスよりも大きくなるように設定される。そして、図４乃至図７に示す例においては、導体ライン431，432，433，434の抵抗値は、薄膜抵抗461，462，463，464の抵抗値と比較して非常に小さくなるため、バイアスラインの抵抗値は、薄膜抵抗461，462，463，464とほぼ等しくなる。従って、薄膜抵抗461，462，463，464の抵抗値を、使用する周波数領域において、各容量形成部のインピーダンスよりも大きくなるように設定することになる。例えば、この可変コンデンサを周波数１ＧＨｚで使用し、各容量形成部Ｃ１〜Ｃ５の容量を５ｐＦとした場合には、この周波数の１／10の周波数（100ＭＨｚ）からインピーダンスに悪影響を与えないように、薄膜抵抗461，462，463，464の抵抗値を、各容量形成部Ｃ１〜Ｃ５の100ＭＨｚでのインピーダンスの10倍以上に設定するものとすると、必要な薄膜抵抗461，462，463，464の抵抗値は、約3.2ｋΩ以上となる。一方で、上述の比抵抗１Ωｃｍの材料を用いて薄膜抵抗461，462，463，464を形成することにより、例えば膜厚を50ｎｍとしアスペクト比を50としても10ｋΩの薄膜抵抗となるため、3.2ｋΩ以上の抵抗値を有する薄膜抵抗461，462，463，464は容易に実現できる。
【００８２】
次に、図１乃至図３に示した例と同様にして、絶縁層47を成膜し、開口部48を形成する。ただし、図７に示すように、絶縁層47には、薄膜抵抗461，462と引き出し電極層との接続を確保するために、導体ライン433，434の一部を露出させるような貫通孔412を設けている。この貫通孔412は、開口部48と同様の工程にて形成される。さらに、導体ライン433，434の上面のうち絶縁層47から露出させる部位としては、開口部48および貫通孔412ならびに外部回路との接続部4111，4112のみとしておくことが、耐湿性向上の観点から好ましい。
【００８３】
次に、第１引出し電極層49および第２引出し電極層410よりなる引出し電極層を図１乃至図３に示した例と同様にして形成する。この引き出し電極層は、第１の可変容量素子Ｃ１の上部電極層45と一方の外部接続用端子部4111とを、または上部電極層45同士を連結して、第１の可変容量素子Ｃ１を端子形成部4111に接続するとともに、第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３と、および第４の可変容量素子Ｃ４と第５の可変容量素子Ｃ５との各々を直列に接続するものである。さらには、Ｃ２とＣ３、およびＣ４とＣ５の各々にまたがる引き出し電極層は、上述の絶縁層47の貫通孔412を介してそれぞれ導体ライン433，434と接続されている。
【００８４】
以上のようにして作製される本発明の可変コンデンサによれば、直流バイアス電圧は各容量形成部に単独に印加されることになるため、直流的には各容量形成部が並列に接続された可変コンデンサとなり、バイアス信号による各容量形成部の容量変化率を最大限に利用することができる。一方、高周波信号はバイアスラインにより遮断されるため、高周波的には直列に接続された可変コンデンサとなる。従って、高周波電圧は各容量形成部に分圧されるため、高周波信号による容量変化を小さくでき、波形歪みや相互変調歪み等を抑制することができ、さらには耐電力を向上させることができる。
【００８５】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、上述の図４乃至図７に示した例においては、外部回路との接続部4111，4112から直接、導体ラインを形成しているが、この外部回路との接続部4111，4112と導体ラインとの間に新たに薄膜抵抗を形成しても構わない。
【図面の簡単な説明】
【００８６】
【図１】本発明のコンデンサの実施の形態の一例を示す断面図である。
【図２】本発明のコンデンサの実施の形態の他の例を示す断面図である。
【図３】本発明の直列コンデンサの実施の形態の一例を示す断面図である。
【図４】本発明の可変コンデンサの実施の形態の一例を示す透視状態の平面図である。
【図５】図４のＡ−Ａ’線断面図である。
【図６】図４のＢ−Ｂ’線断面図である。
【図７】図４のＣ−Ｃ’線断面図である。
【図８】特許文献１における従来例の形態の一例を示す断面図である。
【図９】特許文献２における従来例の形態の一例を示す断面図である。
【図１０】特許文献３における従来例の形態の一例を示す断面図である。
【図１１】特許文献４における従来例の形態の一例を示す断面図である。
【図１２】特許文献５における従来例の形態の一例を示す断面図である。
【図１３】特許文献６における従来例の形態の一例を示す断面図である。
【符号の説明】
【００８７】
１、41・・・支持基板
２、42・・・下部電極層
431、432、433、434・・・導体ライン
３、44・・・誘電体層
４、４ａ、４ｂ、45・・・上部電極層
461、462、463、464・・・薄膜抵抗
５、47・・・絶縁層
６、48・・・開口部
７、49・・・第１引出し電極層
８、410・・・第２引出し電極層
91、92、4111、4112・・・外部回路との接続部
412・・・貫通孔
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５・・・容量形成部
【図１】
2005136074.tif 000003
【図２】
2005136074.tif 000004
【図３】
2005136074.tif 000005
【図４】
2005136074.tif 000006
【図５】
2005136074.tif 000007
【図６】
2005136074.tif 000008
【図７】
2005136074.tif 000009
【図８】
2005136074.tif 000010
【図９】
2005136074.tif 000011
【図１０】
2005136074.tif 000012
【図１１】
2005136074.tif 000013
【図１２】
2005136074.tif 000014
【図１３】
2005136074.tif 000015