(57)【要約】【課題】  ガードリング及びパッシベーション膜にクラックを入りにくくする。【解決手段】  第1の層間絶縁膜１２０と、第1の層間絶縁膜１２０に形成された第1のコンタクト溝１２０ａと、第1のコンタクト溝１２０ａ内に形成された第1の導体壁１２２と、第1の層間絶縁膜１２０上に形成され、第1の導体壁１２２の上面と繋がるように配置された導体層１２５と、導体層１２５及び第1の層間絶縁膜１２０の上に形成された第２の層間絶縁膜１３０と、第２の層間絶縁膜１３０に形成され、導体層１２５の上面と繋がるように配置された第２のコンタクト溝１３０ａと、第２のコンタクト溝１３０ａ内に形成された第２の導体壁１３２とを具備する。第１の導体壁１２２の平面形状は屈曲又は湾曲を繰り返すものであり、第２の導体壁１３２の平面形状は、第１の導体壁１２２と繰り返し交差するように屈曲又は湾曲を繰り返すものである。【選択図】      図２
2005159214.tif 000002
【特許請求の範囲】
【請求項１】
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えた半導体装置であって、
第1の層間絶縁膜と、
前記第1の層間絶縁膜に形成された第1のコンタクト溝と、
前記第1のコンタクト溝内に形成された第1の導体壁と、
前記第1の層間絶縁膜上に形成され、前記第1の導体壁の上面と繋がるように配置された導体層と、
前記導体層及び前記第1の層間絶縁膜の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜に形成され、前記導体層の上面と繋がるように配置された第２のコンタクト溝と、
前記第２のコンタクト溝内に形成された第２の導体壁と
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである半導体装置。
【請求項２】
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えた半導体装置であって、
第1の層間絶縁膜と、
前記第1の層間絶縁膜に形成された第１の溝と、
前記第１の溝の底面に形成された第1のコンタクト溝と、
前記第1のコンタクト溝内に形成された第1の導体壁と、
前記第1の溝内に形成され、前記第1の導体壁の上面と繋がるように配置された導体層と、
前記導体層及び前記第1の層間絶縁膜の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜に形成され、前記導体層の上面と繋がるように配置された第２のコンタクト溝と、
前記第２のコンタクト溝内に形成された第２の導体壁と
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである半導体装置。
【請求項３】
前記第２の導体壁は、平面形状において前記第１の導体壁と略線対称になるように屈曲又は湾曲を繰り返している請求項１又は２に記載の半導体装置。
【請求項４】
前記第１及び第２の導体壁の少なくとも一方は、屈曲している部分の角度が９０°以上１５０°以下である請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記第１及び第２の導体壁の少なくとも一方は、平面形状において、前記導体層の縁に対して略平行である平行部と、前記導体層の縁に対して斜めである斜行部とを交互に繋げて形成されている請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記斜行部に対する前記平行部の長さの比率は３以下である請求項５に記載の半導体装置。
【請求項７】
半導体基板上に設けられた第３の層間絶縁膜をさらに備え、
前記第１の層間絶縁膜及び前記第２の層間絶縁膜は、前記第３の層間絶縁膜より上に形成されており、
前記ガードリングは、前記第３の層間絶縁膜中には形成されていない請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えた半導体装置であって、
半導体基板に形成された素子分離膜と、
前記素子分離膜上に形成された導電膜と、
前記導電膜、前記素子分離膜及び前記半導体基板の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜に形成され、前記導電膜上に位置する第1のコンタクト溝と、
前記第1のコンタクト溝内に形成された第1の導体壁と、
前記第1の層間絶縁膜上に形成され、前記第1の導体壁の上面と繋がるように配置された導体層と、
前記導体層及び前記第1の層間絶縁膜の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜に形成され、前記導体層の上面と繋がるように配置された第２のコンタクト溝と、
前記第２のコンタクト溝内に形成された第２の導体壁と
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである半導体装置。
【請求項９】
樹脂を用いてモールド封止されている請求項１〜８のいずれかに記載の半導体装置。
【請求項１０】
基板と、前記基板に接続するとともにモールド封止された半導体装置とを具備し、
前記半導体装置は、
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えており、
第1の層間絶縁膜と、
前記第1の層間絶縁膜に形成された第1のコンタクト溝と、
前記第1のコンタクト溝内に形成された前記第1の導体壁と、
前記第1の層間絶縁膜上に形成され、前記第1の導体壁の上面と繋がるように配置された前記導体層と、
前記導体層及び前記第1の層間絶縁膜の上に形成された前記第２の層間絶縁膜と、
前記第２の層間絶縁膜に形成され、前記導体層の上面と繋がるように配置された第２のコンタクト溝と、
前記第２のコンタクト溝内に形成された前記第２の導体壁と
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである電子回路装置。
【請求項１１】
基板と、前記基板に接続するとともにモールド封止された半導体装置とを具備し、
前記半導体装置は、
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えており、
第1の層間絶縁膜と、
前記第1の層間絶縁膜に形成された第1の溝と、
前記溝の底面に形成された第１のコンタクト溝と、
前記第1のコンタクト溝内に形成された前記第1の導体壁と、
前記第1の溝内に形成され、前記第1の導体壁の上面と繋がるように配置された前記導体層と、
前記導体層及び前記第1の層間絶縁膜の上に形成された前記第２の層間絶縁膜と、
前記第２の層間絶縁膜に形成され、前記導体層の上面と繋がるように配置された第２のコンタクト溝と、
前記第２のコンタクト溝内に形成された前記第２の導体壁と
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである電子回路装置。
【請求項１２】
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えた半導体装置の製造方法であって、
第１の層間絶縁膜に第１のコンタクト溝を形成する工程と、
前記第１のコンタクト溝内に第１の導体壁を形成するとともに、前記第１の層間絶縁膜上に前記第１の導体壁の上面に繋がる導体層を形成する工程と、
前記導体層及び前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に、前記導体層の上面に繋がる第２のコンタクト溝を形成する工程と、
前記第２のコンタクト溝内に第２の導体壁を形成する工程と、
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである半導体装置の製造方法。
【請求項１３】
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えた半導体装置の製造方法であって、
第１の層間絶縁膜に第１の溝を形成するとともに、前記第１の溝の底面に第１のコンタクト溝を形成する工程と、
前記第１のコンタクト溝内に第１の導体壁を形成するとともに、前記第１の溝内に、前記第１の導体壁の上面に繋がる導体層を形成する工程と、
前記導体層及び前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に、前記導体層の上面に繋がる第２のコンタクト溝を形成する工程と、
前記第２のコンタクト溝内に第２の導体壁を形成する工程と、
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電子回路装置及び半導体装置の製造方法に関する。特に本発明は、ガードリング及びパッシベーション膜にクラックを入りにくくした半導体装置、電子回路装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
図８（a）は、従来の半導体装置の一例を示す平面図であり、図８（ｂ）は図８（a）に示した半導体装置の隅部を拡大した図である。本図に示す半導体装置において、中央部３０１にはＭＯＳトランジスタ等の半導体素子（図示せず）が複数配置されており、中央部３０１の周縁部には半導体素子を外部に接続するための配線パッド３０２が配置されている。また半導体素子及び配線パッド３０２を互いに接続する配線は、半導体素子を覆うように複数積層された層間絶縁膜（図示せず）の間に形成されている。さらに半導体装置の表面は、内部を保護するために、シリコン窒化膜からなるパッシベーション膜（図示せず）で覆われている。
【０００３】
このような構造において、水分又は腐食性ガスが層間絶縁膜の界面に沿って中央部３０１に進入することがある。そこで水分又は腐食性ガスの進入を防ぐために、金属からなるガードリング３０４が中央部３０１を囲むように形成されている。ガードリング３０４は半導体装置の周縁部に沿って略直線状に形成されている。
【特許文献１】特開平７−２０１８５５号公報（図３（a）及び（ｂ））
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体装置をモールド封止する場合、モールド樹脂によって半導体装置に強い応力がかかる場合がある。この場合、ガードリングが略直線状であると、ガードリングやパッシベーション膜にクラックが入る可能性があった。ガードリングやパッシベーション膜にクラックが入ると半導体装置の内部に水分や腐食性ガスが入りやすくなり、半導体装置の性能及び信頼性に影響を与えることがある。
本発明は上記のような事情を考慮してなされたものであり、その目的は、強い応力がかかってもガードリング及びパッシベーション膜にクラックが入りにくい半導体装置、電子回路装置及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明にかかる半導体装置は、
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えた半導体装置であって、
第1の層間絶縁膜と、
前記第1の層間絶縁膜に形成された第1のコンタクト溝と、
前記第1のコンタクト溝内に形成された第1の導体壁と、
前記第1の層間絶縁膜上に形成され、前記第1の導体壁の上面と繋がるように配置された導体層と、
前記導体層及び前記第1の層間絶縁膜の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜に形成され、前記導体層の上面と繋がるように配置された第２のコンタクト溝と、
前記第２のコンタクト溝内に形成された第２の導体壁と
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである。
【０００６】
本発明にかかる他の半導体装置は、
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えた半導体装置であって、
第1の層間絶縁膜と、
前記第1の層間絶縁膜に形成された第１の溝と、
前記第１の溝の底面に形成された第1のコンタクト溝と、
前記第1のコンタクト溝内に形成された第1の導体壁と、
前記第1の溝内に形成され、前記第1の導体壁の上面と繋がるように配置された導体層と、
前記導体層及び前記第1の層間絶縁膜の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜に形成され、前記導体層の上面と繋がるように配置された第２のコンタクト溝と、
前記第２のコンタクト溝内に形成された第２の導体壁と
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである。
【０００７】
本発明にかかる他の半導体装置は、
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えた半導体装置であって、
半導体基板に形成された素子分離膜と、
前記素子分離膜上に形成された導電膜と、
前記導電膜、前記素子分離膜及び前記半導体基板の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜に形成され、前記導電膜上に位置する第1のコンタクト溝と、
前記第1のコンタクト溝内に形成された第1の導体壁と、
前記第1の層間絶縁膜上に形成され、前記第1の導体壁の上面と繋がるように配置された導体層と、
前記導体層及び前記第1の層間絶縁膜の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜に形成され、前記導体層の上面と繋がるように配置された第２のコンタクト溝と、
前記第２のコンタクト溝内に形成された第２の導体壁と
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである。
【０００８】
これらの半導体装置において、第１の導体壁は屈曲又は湾曲を繰り返している。また第２の導体壁は、第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返している。このため、ガードリングは、幅を広くしなくても層間絶縁膜の界面に平行な方向及び上方からの応力に対して強くなる。したがってガードリングにクラックは入りにくくなり、半導体装置の信頼性は向上する。
【０００９】
第２の導体壁は、平面形状において第１の導体壁と略線対称になるように屈曲又は湾曲を繰り返していてもよい。第１及び第２の導体壁の少なくとも一方は、屈曲している部分の角度が９０°以上１５０°以下であるのが好ましい。
第１及び第２の導体壁の少なくとも一方は、平面形状において、導体層の縁に対して略平行である平行部と、導体層の縁に対して斜めである斜行部とを交互に繋げて形成されていてもよい。この場合、ガードリングは特に水平方向及び上方からの応力に対して強くなる。ここで、斜行部に対する平行部の長さの比率は、３以下であるのが好ましい。
【００１０】
半導体基板上に設けられた第３の層間絶縁膜をさらに備え、第１の層間絶縁膜及び第２の層間絶縁膜は、第３の層間絶縁膜より上に形成されており、ガードリングは、第３の層間絶縁膜中には形成されていなくてもよい。
また半導体装置は、樹脂を用いてモールド封止されていてもよい。この場合、モールド樹脂を用いて半導体装置をモールド封止する際に、モールド樹脂から半導体装置に応力が加わっても、半導体装置のガードリングにクラックは入りにくい。したがって半導体装置の信頼性は向上する。
【００１１】
本発明にかかる電子回路装置は、基板と、前記基板に接続するとともにモールド封止された半導体装置とを具備し、
前記半導体装置は、
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えており、
第1の層間絶縁膜と、
前記第1の層間絶縁膜に形成された第1のコンタクト溝と、
前記第1のコンタクト溝内に形成された前記第1の導体壁と、
前記第1の層間絶縁膜上に形成され、前記第1の導体壁の上面と繋がるように配置された前記導体層と、
前記導体層及び前記第1の層間絶縁膜の上に形成された前記第２の層間絶縁膜と、
前記第２の層間絶縁膜に形成され、前記導体層の上面と繋がるように配置された第２のコンタクト溝と、
前記第２のコンタクト溝内に形成された前記第２の導体壁と
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである。
【００１２】
本発明にかかる他の電子回路装置は、基板と、前記基板に接続するとともにモールド封止された半導体装置とを具備し、
前記半導体装置は、
導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えており、
第1の層間絶縁膜と、
前記第1の層間絶縁膜に形成された第1の溝と、
前記溝の底面に形成された第１のコンタクト溝と、
前記第1のコンタクト溝内に形成された前記第1の導体壁と、
前記第1の溝内に形成され、前記第1の導体壁の上面と繋がるように配置された前記導体層と、
前記導体層及び前記第1の層間絶縁膜の上に形成された前記第２の層間絶縁膜と、
前記第２の層間絶縁膜に形成され、前記導体層の上面と繋がるように配置された第２のコンタクト溝と、
前記第２のコンタクト溝内に形成された前記第２の導体壁と
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである。
【００１３】
これらの電子回路装置において、モールド樹脂を用いて半導体装置をモールド封止する際に、モールド樹脂から半導体装置に応力が加わっても、半導体装置のガードリングにクラックは入りにくい。したがって電子回路装置の信頼性は向上する。
【００１４】
本発明にかかる半導体装置の製造方法は、導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えた半導体装置の製造方法であって、
第１の層間絶縁膜に第１のコンタクト溝を形成する工程と、
前記第１のコンタクト溝内に第１の導体壁を形成するとともに、前記第１の層間絶縁膜上に前記第１の導体壁の上面に繋がる導体層を形成する工程と、
前記導体層及び前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に、前記導体層の上面に繋がる第２のコンタクト溝を形成する工程と、
前記第２のコンタクト溝内に第２の導体壁を形成する工程と、
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである。
【００１５】
本発明にかかる他の半導体装置の製造方法は、導体層、第1の導体壁及び第２の導体壁を有するガードリングを備えた半導体装置の製造方法であって、
第１の層間絶縁膜に第１の溝を形成するとともに、前記第１の溝の底面に第１のコンタクト溝を形成する工程と、
前記第１のコンタクト溝内に第１の導体壁を形成するとともに、前記第１の溝内に前記第１の導体壁の上面に繋がる導体層を形成する工程と、
前記導体層及び前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に、前記導体層の上面に繋がる第２のコンタクト溝を形成する工程と、
前記第２のコンタクト溝内に第２の導体壁を形成する工程と、
を具備し、
前記第１の導体壁の平面形状は屈曲又は湾曲を繰り返すものであり、
前記第２の導体壁の平面形状は、前記第１の導体壁と繰り返し交差するように屈曲又は湾曲を繰り返すものである。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施の形態について説明する。図１は本発明の第１の実施形態にかかる電子回路装置の平面図である。この電子回路装置は、回路（図示せず）に接続する配線（図示せず）が形成された基板２００と、この基板２００に形成されている配線にフィンガー又はワイヤー（図示せず）を用いて接続された半導体装置１００を備える。半導体装置１００はモールド樹脂２１０によりモールド封止されている。基板２００は、例えば種々のパッケージ基板、プリント基板、ＴＡＢのフィルムキャリア等である。
【００１７】
また半導体装置１００の中央部１０１には、ＭＯＳトランジスタ等の半導体素子（図示せず）及びこの半導体素子を外部に接続するための配線パッド１０３が複数形成されている。配線パッド１０３は、中央部１０１の周縁に沿って複数配置されている。また、半導体素子を覆うように複数の層間絶縁膜（図示せず）が積層され、これら複数の層間絶縁膜中に配線（図示せず）が形成されることにより、配線パッド１０３及び半導体素子は互いに接続されている。そして半導体装置１００の周縁部には、水分又は腐食性ガスが複数の層間絶縁膜の界面に沿って中央部１０１に進入することを防ぐために、ガードリング１０２が中央部１０１を囲むように形成されている。
【００１８】
次に、図２及び図３を参照して半導体装置１００のガードリング１０２の構成を説明する。図２は図１において破線Ａで囲んだ領域すなわち半導体装置１００の周縁部を拡大した図であり、図３は図２のＡ−Ａ断面を示す断面図である。
【００１９】
図３に示すように半導体装置１００の周縁部において、半導体基板１１１の表面には、素子分離膜１１２及び素子分離膜１１２の相互間に位置する不純物領域１１３が形成されている。不純物領域１１３は、中央部１０１の半導体素子を形成するときのダミーセルである。そして中央部１０１（図示せず）の半導体素子及び配線パッド１０３、素子分離膜１１２、ならびに不純物領域１１３を覆うように、半導体基板１１１の上には層間絶縁膜１２０，１３０，１４０，１５０、及びパッシベーション膜１６０がこの順に積層されている。層間絶縁膜１２０，１３０，１４０，１５０は例えばＳｉＯ２であるが、ＰＳＧ（phosphosilicate glass）、ＢＰＳＧ（boro- phospho silicate glass）、プラズマＴＥＯＳ膜等の無機絶縁膜、又は有機ＳＯＧ（spin on glass）等の有機絶縁膜であってもよい。パッシベーション膜１６０は例えばＳｉＮからなる。
【００２０】
ガードリング１０２は、例えばＡｌ、Ａｌ合金など、半導体装置１００内の配線と同一の金属から形成されており、不純物領域１１３の上に位置している。詳細には、ガードリング１０２は、層間絶縁膜１２０，１３０，１４０，１５０それぞれの上に形成された導体層１２５，１３５，１４５，１５５（以下導体層１２５等と記載）と、層間絶縁膜１２０，１３０，１４０，１５０それぞれに形成されたコンタクト溝１２０ａ，１３０ａ，１４０ａ，１５０ａそれぞれの中に埋め込まれた導体壁１２２，１３２，１４２，１５２（以下、導体壁１２２等と記載）を備える。導体壁１２２等及び導体層１２５等は、半導体装置１００内の配線と同一の工程で形成されている。なお半導体装置１００内の配線がバリアメタル層を備えている場合、導体壁１２２等及び導体層１２５等もバリアメタル層を備える。
【００２１】
導体壁１２２は、下面が不純物領域１１３の上面に繋がっており、上面が導体層１２５の下面に繋がっている。導体壁１３２は、下面が導体層１２５の上面に繋がっており、上面が導体層１３５の下面に繋がっている。同様に導体壁１４２，１５２は、下面が導体層１３５，１４５の上面に繋がっており、上面が導体層１４５，１５５の下面に繋がっている。
【００２２】
また導体層１２５等は、平面形状において不純物領域１１３と重なるように形成されている。また導体壁１２２，１３２，１４２，１５２は互いに交互に重なっている。すなわち導体壁１２２，１４２は互いに重なっており、導体壁１３２，１５２は互いに重なっている。
【００２３】
また、図２の平面図に示すように、導体層１２５等は、半導体装置１００の縁に沿ったラインパターンを有する。導体壁１２２，１４２は、平面形状において導体層１２５等が形成するラインパターンの縁に対して略平行である平行部１２２ａ，１４２ａと、導体層１２５等が形成するラインパターンの縁に対して斜めである斜行部１２２ｂ，１４２ｂとを交互に繋げて形成されており、導体壁１２２，１４２は、導体層１２５等と重なる範囲内で屈曲を繰り返している。
【００２４】
また導体壁１３２，１５２は、平面形状において導体壁１２２，１４２と略線対称に形成されており、導体壁１２２，１４２と交差するように導体層１２５等と重なる範囲内で屈曲を繰り返している。詳細には、導体壁１３２，１５２は、導体層１２５等が形成するラインパターンの縁に対して略平行である平行部１３２ａ，１５２ａと、導体層１２５等が形成するラインパターンの縁に対して斜めである斜行部１３２ｂ，１５２ｂとを交互に繋げて形成されている。平行部１３２ａ，１５２ａの長さ及び幅、ならびに斜行部１３２ｂ，１５２ｂの長さ及び幅は、導体壁１２２，１４２の平行部１２２ａ，１４２ａの長さ及び幅、ならびに斜行部１２２ｂ，１４２ｂの長さ及び幅と概略等しい。
【００２５】
ここで平行部１２２ａ，１４２ａに対する斜行部１２２ｂ，１４２ｂの角度θ、及び平行部１３２ａ，１５２ａに対する斜行部１３２ｂ，１５２ｂの角度θは、９０°以上１５０°以下であるのが好ましい。角度θは、特に好ましくは略１３５°である。
また平行部１２２ａ，１４２ａに対する斜行部１２２ｂ，１４２ｂの長さの比率、及び平行部１３２ａ，１５２ａに対する斜行部１３２ｂ，１５２ｂの長さの比率それぞれは、３以下であるのが好ましい。
【００２６】
上記したガードリング１０２は、例えば以下のようにして形成される。まず、予め素子分離膜１１２及び不純物領域１１３が形成されている半導体基板１１１の表面全体に、層間絶縁膜１２０を例えばＣＶＤ法により形成する。
次いで、層間絶縁膜１２０の上にフォトレジスト膜（図示せず）を塗布し、露光及び現像することによりレジストパターン（図示せず）を形成する。そしてこのレジストパターンをマスクとして層間絶縁膜１２０をエッチングすることにより、不純物領域１１３上に位置するコンタクト溝１２０ａを形成する。
【００２７】
次いで、コンタクト溝１２０ａの中及び層間絶縁膜１２０の上にＡｌ膜、Ａｌ合金等からなる金属層を、例えばスパッタリング法により形成する。この際、金属層の下にＴｉＮ等からなるバリアメタル層を形成してもよい。次いでこの金属層の上にフォトレジスト膜（図示せず）を塗布し、露光及び現像することによりレジストパターン（図示せず）を形成する。そしてこのレジストパターンをマスクとして金属膜をエッチングすることにより、不純物領域１１３上に位置する導体壁１２２及び導体層１２５を、コンタクト溝１２０ａ内及び層間絶縁膜１２０の上に形成する。
【００２８】
そしてこれらの工程を順次繰り返す。これにより、層間絶縁膜１２０の上に、層間絶縁膜１３０，１４０，１５０を順次形成され、層間絶縁膜１３０，１４０，１５０それぞれには、コンタクト溝１３０ａ，１４０ａ，１５０ａ及びこれらコンタクト溝内に導体壁１３２，１４２，１５２が形成される。また層間絶縁膜１３０，１４０，１５０それぞれの上には導体層１３５，１４５，１５５が形成される。
そして層間絶縁膜１５０の上に、ＳｉＮからなるパッシベーション膜１６０をＣＶＤ法により形成する。
【００２９】
以上のように第１の実施形態によれば、半導体装置１００のガードリング１０２において、導体壁１２２，１４２及び導体壁１３２，１５２それぞれは、互いにずれた位置に形成されており、かつ互いに交わるように屈曲を繰り返している。このためガードリング１０２は、幅を広くしなくても、水平方向及び上方からの応力に対して強くなる。
したがって半導体装置１００をモールド封止する際にモールド樹脂から応力が加わっても、半導体装置１００のガードリング１０２及びパッシベーション膜１６０にはクラックが入りにくい。このため半導体装置１００及び電子回路装置の信頼性は高くなる。
【００３０】
次に、図４を参照して本発明の第２の実施形態について説明する。図４は第１の実施形態における図３に相当する図であり、図２のＡ−Ａ断面を示す断面図である。本実施形態にかかる電子回路装置の構成は、ガードリング１０２を構成する導体壁１２２，１３２，１４２，１５２及び導体層１２５，１３５，１４５，１５５の厚さ方向の位置を除き、第１の実施形態と同じである。また第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。なお本実施形態においてガードリング１０２はＣｕ又はＣｕ合金層等からなる。
【００３１】
本実施形態において導体層１２５，１３５，１４５，１５５それぞれは、層間絶縁膜１２０，１３０，１４０，１５０それぞれの表層１２４，１３４，１４４，１５４に形成された溝１２４ａ，１３４ａ，１４４ａ，１５４ａそれぞれに埋め込まれており、これら層間絶縁膜の界面に位置している。また導体壁１２２，１３２，１４２，１５２は、層間絶縁膜１２０，１３０，１４０，１５０の本体部分１２１，１３１，１４１，１５１に形成されたコンタクト溝１２１ａ，１３１ａ，１４１ａ，１５１ａそれぞれの中に埋め込まれている。
【００３２】
本実施形態にかかるガードリング１０２は、例えば以下のようにして形成される。まず、予め素子分離膜１１２及び不純物領域１１３が形成されている半導体基板１１１の表面全体に、層間絶縁膜１２０の本体部分１２１を例えばＣＶＤ法により形成する。本体部分１２１は、例えばＳｉＯ２であるが、ＰＳＧ、ＢＰＳＧ等の無機絶縁膜、又はフルオロカーボン、炭化水素、ポリイミド、有機ＳＯＧ等の有機絶縁膜であってもよい。次いで本体部分１２１の上に、ＳｉＮからなるエッチングストッパー膜１２３、及び層間絶縁膜１２０の表層１２４それぞれを例えばＣＶＤ法により形成する。表層１２４は本体部分１２１と同じ材料により形成される。
【００３３】
次いで表層１２４の上にフォトレジスト膜（図示せず）を塗布し、露光及び現像することによりレジストパターン（図示せず）を形成する。そしてこのレジストパターンをマスクとし、かつエッチングストッパー膜１２３をストッパーとして表層１２４をエッチングすることにより、不純物領域１１３上に、表層１２４を貫通する溝１２４ａを形成する。
次いで表層１２４の上、及び溝１２４ａの側面及び底面にフォトレジスト膜（図示せず）を塗布し、露光及び現像することによりレジストパターン（図示せず）を形成する。そしてこのレジストパターンをマスクとしてエッチングストッパー膜１２３及び本体部分１２１をエッチングすることにより、溝１２４ａの底面に、本体部分１２１を貫通するコンタクト溝１２１ａを形成する。
【００３４】
次いで表層１２４の上、溝１２４ａの中及びコンタクト溝１２１ａの中に、Ｃｕ層又はＣｕ合金層をスパッタリング又は電解メッキ法により形成し、表層１２４上に形成されたＣｕ層又はＣｕ合金層をＣＭＰ法により研磨削除する。これにより、コンタクト溝１２１ａの中には導体壁１２２が形成されるとともに、溝１２４ａの中には導体層１２５が形成される。なお、Ｃｕ層又はＣｕ合金層の下にＴｉ又はＴｉＮからなるバリアメタル層を形成してもよい。
【００３５】
そしてこれらの工程を順次繰り返し、層間絶縁膜１２０の上に、層間絶縁膜１３０，１４０，１５０を順次形成する。そして表層１３４，１４４，１５４には、溝１３４ａ，１４４ａ，１５４ａ及びこれら溝の中に埋め込まれた導体層１３５，１４５，１５５が形成される。なお溝１３４ａ，１４４ａ，１５４ａを形成するとき、エッチングストッパー膜１３３，１４３，１５３が用いられる。また本体部分１３１，１４１，１５１には、コンタクト溝１３１ａ，１４１ａ，１５１ａ及びこれらコンタクト溝の中に埋め込まれた導体壁１３２，１４２，１５２が形成される。
そして層間絶縁膜１５０の上に、ＳｉＮからなるパッシベーション膜１６０をＣＶＤ法により形成する。
【００３６】
このように本実施形態によれば、第１の実施形態と同様の効果を得ることができる。またダマシン法により、ガードリング１０２を形成することができる。
【００３７】
次に図５を参照して第３の実施形態について説明する。図５は第１の実施形態における図２に相当する平面図であり、図１の破線Ａで囲んだ領域を拡大した図に相当する。本実施形態にかかる電子回路装置の構成は、半導体装置１００に形成されたガードリング１０２の導体壁１２２，１３２，１４２，１５２の平面形状を除き、第１の実施形態と同じである。また第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３８】
本実施形態において導体壁１２２，１４２は、ガードリング１０２の導体層１２５等と重なる範囲内で湾曲を繰り返して蛇行している。導体壁１３２，１５２も、導体壁１２２，１４２と線対称になるように湾曲を繰り返して蛇行し、導体壁１２２，１４２と繰り返し交差している。導体壁１２２，１４２及び導体壁１３２，１５２は、例えば正弦波を描くように蛇行している。このような構成のガードリング１０２を形成する方法は、コンタクト溝１２１ａ，１３１ａ，１４１ａ，１５１ａを形成するときのレジストパターンを変更する以外は、第１の実施形態と同じである。
この第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００３９】
次に、図６を参照して本発明の第４の実施形態について説明する。図６は第１の実施形態における図２に相当する平面図であり、図１の破線Ａで囲んだ領域を拡大した図に相当する。本実施形態にかかる電子回路装置の構成は、半導体装置１００に形成されたガードリング１０２の導体壁１２２，１３２，１４２，１５２の平面形状を除き、第１の実施形態と同じである。また第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００４０】
本実施形態において導体壁１２２，１４２は、第１の実施形態と同様に、平行部１２２ａ，１４２ａ及び斜行部１２２ｂ，１４２ｂを交互に繋げた形状であり、屈曲を繰り返している。導体壁１３２，１５２も平行部１３２ａ，１５２ａ及び斜行部１３２ｂ，１５２ｂを交互に繋げた形状であり、屈曲を繰り返しているが、導体壁１２２，１４２と線対称ではなく、平行部１３２ａ，１５２ａの略半分が、導体壁１２２，１４２の平行部１２２ａ，１４２ａと重なっている。このような構成のガードリング１０２を形成する方法は、コンタクト溝１２１ａ，１３１ａ，１４１ａ，１５１ａを形成するときのレジストパターンを変更する以外は、第１の実施形態と同じである。
【００４１】
この第４の実施形態によれば、導体層１２５等のラインパターンに沿う方向において、斜行部１３２ｂ，１５２ｂと斜行部１２２ｂ，１４２ｂは交互に配置されているため、これら斜行部を短い間隔で配置することができる。このようにしても、第１の実施形態と同様の作用及び効果を得ることができる。
【００４２】
次に図７を参照して本発明の第５の実施形態について説明する。図７は第１の実施形態における図３に相当する図であり、図２のＡ−Ａ断面を示す断面図である。本実施形態にかかる電子回路装置の構成は、半導体装置１００の周縁部におけるガードリング１０２の位置を除き、第１の実施形態と同じである。また第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００４３】
本実施形態においてガードリング１０２は、不純物領域１１３の上ではなく素子分離膜１１２の上に形成されている。またガードリング１０２は、導体層１２５，１３５，１４５，１５５及び導体壁１２２，１３２，１４２，１５２の他に、素子分離膜１１２と導体壁１２２の間に形成されたポリシリコン膜１２６を有する。なおポリシリコン膜１２６は導電膜の一例である。
【００４４】
本実施形態にかかるガードリング１０２は、例えば以下のようにして形成される。まず、予め素子分離膜１１２及び不純物領域１１３が形成されている半導体基板１１１の表面全体にポリシリコン膜を形成する。次いでこのポリシリコン膜の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとしてポリシリコン膜をエッチングすることにより、素子分離膜１１２上の一部分にポリシリコン膜１２６を形成する。
【００４５】
次いでポリシリコン膜１２６、素子分離膜１１２及び不純物領域１１３を含む半導体基板１１１の表面全体に層間絶縁膜１２０を形成する。次いで層間絶縁膜１２０の上にフォトレジスト膜（図示せず）を塗布し、露光及び現像することによりレジストパターン（図示せず）を形成する。そしてこのレジストパターンをマスクとして層間絶縁膜１２０をエッチングすることにより、層間絶縁膜１２０に、ポリシリコン膜１２６上に位置するコンタクト溝１２０ａを形成する。これ以降の工程は、第１の実施形態と同じである。
この第５の実施形態によっても、第１の実施形態と同様の作用及び効果を得ることができる。
【００４６】
次に、図８を参照して本発明の第６の実施形態について説明する。図６は第２の実施形態における図４に相当する図である。本実施形態にかかる電子回路装置の構成は、半導体装置１００の周縁部におけるガードリング１０２の位置を除き、第２の実施形態と同じである。また第２の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００４７】
本実施形態においてガードリング１０２は、不純物領域１１３の上ではなく素子分離膜１１２の上に形成されている。またガードリング１０２は、素子分離膜１１２と導体壁１２２の間に形成されたポリシリコン膜１２６を有する。なおポリシリコン膜１２６は導電膜の一例である。
【００４８】
本実施形態にかかるガードリング１０２は、例えば以下のようにして形成される。まず、予め素子分離膜１１２及び不純物領域１１３が形成されている半導体基板１１１の表面全体にポリシリコン膜を形成する。次いでこのポリシリコン膜の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとしてポリシリコン膜をエッチングすることにより、素子分離膜１１２上の一部分にポリシリコン膜１２６を形成する。
【００４９】
次いでポリシリコン膜１２６、素子分離膜１１２及び不純物領域１１３を含む半導体基板１１１の表面全体に層間絶縁膜１２０の本体部分１２１、エッチングストッパー膜１２３、及び表層１２４をこの順に積層する。次いで表層１２４の上にフォトレジスト膜（図示せず）を塗布し、露光及び現像することによりレジストパターン（図示せず）を形成する。そしてこのレジストパターンをマスクとし、かつエッチングストッパー膜１２３をストッパーとして表層１２４をエッチングすることにより、ポリシリコン膜１２６上に、表層１２４を貫通する溝１２４ａを形成する。これ以降の工程は、第２の実施形態と同じである。
この第６の実施形態によっても、第２の実施形態と同様の作用及び効果を得ることができる。
【００５０】
次に、図９を参照して本発明の第７の実施形態について説明する。図９は第１の実施形態における図３に相当する図であり、図２のＡ−Ａ断面を示す断面図である。本実施形態にかかる電子回路装置の構成は、ガードリング１０２が導体壁１２２を備えない点を除いては、第１の実施形態と同じである。また第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００５１】
本実施形態にかかるガードリング１０２は、例えば以下のようにして形成される。まず、予め素子分離膜１１２及び不純物領域１１３が形成されている半導体基板１１１の表面全体に、層間絶縁膜１２０を形成する。次いで層間絶縁膜１２０の上に、例えばスパッタリング法により金属層を形成する。次いでこの金属層の上にレジストパターン（図示せず）を形成し、レジストパターンをマスクとして金属層をエッチングすることにより、導体層１２５を形成する。これ以降の工程は第１の実施形態と同じである。
この第７の実施形態によっても、第１の実施形態と同様の作用及び効果を得ることができる。
【００５２】
次に、図１０を参照して本発明の第８の実施形態について説明する。図９は第２の実施形態における図４に相当する図である。本実施形態にかかる電子回路装置の構成は、ガードリング１０２が導体壁１２２を備えない点を除いては、第２の実施形態と同じである。また第２の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００５３】
本実施形態にかかるガードリング１０２は、例えば以下のようにして形成される。まず、予め素子分離膜１１２及び不純物領域１１３が形成されている半導体基板１１１の表面全体に、層間絶縁膜１２０の本体部分１２１を形成する。次いでエッチングストッパー膜１２３及び層間絶縁膜１２０の表層１２４を形成する。
次いで表層１２４の上にレジストパターン（図示せず）を形成する。そしてこのレジストパターンをマスクとし、かつエッチングストッパー膜１２３をストッパーとして表層１２４をエッチングすることにより、表層１２４に溝１２４ａを形成する。
【００５４】
次いで、表層１２４の上、及び溝１２４ａの中にＡｌ層又はＡｌ合金層をスパッタリング又は電解メッキ法により形成し、表層１２４上に形成されたＡｌ層又はＡｌ合金層をＣＭＰ法により研磨削除する。これにより、溝１２４ａの中に導体層１２５が形成される。
次いで、表層１２４の上及び導体層１２５の上に、層間絶縁膜１３０の本体部分１３１を形成する。これ以降の工程は第２の実施形態と同じである。
この第８の実施形態によっても、第２の実施形態と同様の作用及び効果を得ることができる。
【００５５】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第４〜第８の実施形態において、導体壁１２２，１３２，１４２，１５２の平面形状を、第３の実施形態又は第４の実施形態のようにすることも可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施形態にかかる電子回路装置の平面図。
【図２】図１において破線Ａで囲んだ領域を拡大した図。
【図３】図２のＢ−Ｂ断面を示す断面図。
【図４】本発明の第２の実施形態を示す断面図。
【図５】本発明の第３の実施形態を示す平面拡大図。
【図６】本発明の第４の実施形態を示す平面拡大図。
【図７】本発明の第５の実施形態を示す断面図。
【図８】本発明の第６の実施形態を示す断面図。
【図９】本発明の第７の実施形態を示す断面図。
【図１０】本発明の第８の実施形態を示す断面図。
【図１１】（a）は、従来の半導体装置の一例を示す平面図、（ｂ）は（a）の半導体装置の隅部を拡大した図。
【符号の説明】
【００５７】
１００…半導体装置、１０１，３０１…中央部、１０２，３０４…ガードリング、１０３，３０２…配線パッド、１１１…半導体基板、１１２…素子分離膜、１１３…不純物領域、１２０，１３０，１４０，１５０…層間絶縁膜、１２１，１３１，１４１，１５１…本体部分、１２０ａ，１２１ａ，１３０ａ，１３１ａ，１４０ａ，１４１ａ，１５０ａ，１５１ａ…コンタクト溝、１２２，１３２，１４２，１５２…導体壁、１２２ａ，１３２ａ，１４２ａ，１５２ａ…平行部、１２２ｂ，１３２ｂ，１４２ｂ，１５２ｂ…斜行部、１２３，１３３，１４３，１５３…エッチングストッパー膜、１２４，１３４，１４４，１５４…表層、１２４ａ，１３４ａ，１４４ａ，１５４ａ…溝、１２５，１３５，１４５，１５５…導体層、１６０…パッシベーション膜、２００…基板、２１０…モールド樹脂
【図１】
2005159214.tif 000003
【図２】
2005159214.tif 000004
【図３】
2005159214.tif 000005
【図４】
2005159214.tif 000006
【図５】
2005159214.tif 000007
【図６】
2005159214.tif 000008
【図７】
2005159214.tif 000009
【図８】
2005159214.tif 000010
【図９】
2005159214.tif 000011
【図１０】
2005159214.tif 000012
【図１１】
2005159214.tif 000013