(57)【要約】【課題】  放射線撮像装置において、ＴＦＴ形成後に半導体変換素子を形成する時に、信号配線にかかる寄生容量を小さくする、もしくはショットキー接合部がある場合はショットキー接合部から大きな逆方向電流が発生する事を防止することである。【解決手段】  半導体変換素子は薄膜トランジスタ形成後、別に堆積してなる高抵抗半導体層を有しており、薄膜トランジスタのチャネル部やソース・ドレイン電極下部の高抵抗半導体層、オーミックコンタクト層は、ゲート電極の内側に配置されており、前記ソース電極，ドレイン電極へ引き回す配線で、ソース電極，ドレイン電極を構成する金属層と高抵抗半導体層が直接接触してなる放射線撮像装置において、前記段差部が、前記ゲート電極から離れた位置に形成することで、ゲート電極に電圧が印加されてもショットキー接合部に電界がかからずＴＦＴオフ時の逆方向リーク電流を防止し、高性能なＴＦＴ特性を得る事ができる。【選択図】  図１
2005136254.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に配設され放射線を電気信号に変換する半導体変換素子と、前記半導体変換素子に接続された薄膜トランジスタが対となる画素を複数個有し、
前記半導体変換素子は、前記薄膜トランジスタの高抵抗半導体層の形成後に別に堆積してなる高抵抗半導体層を有しており、
前記薄膜トランジスタは、絶縁層，高抵抗半導体層，オーミックコンタクト層を上部に配置したソース電極、ドレイン電極と、基板側に配置したゲート電極で挟み込む構造で、
前記薄膜トランジスタのチャネル部とソース電極、ドレイン電極の下部の前記高抵抗半導体層、オーミックコンタクト層は、前記ゲート電極の内側に配置されており、
前記画素内で、前記ソース電極，ドレイン電極を構成する金属層が少なくとも高抵抗半導体層，オーミックコンタクト層を乗り上げる段差部を有しており、
前記段差部では前記ソース電極，ドレイン電極の少なくとも一方と高抵抗半導体層が直接接触しており、
前記接触部全てが、前記ゲート電極から離れた位置にあることを特徴とする放射線撮像装置。
【請求項２】
前記ソース電極、ドレイン電極の、少なくとも一方が複数個集まり一つの薄膜トランジスタを構成していることを特徴とする請求項１に記載の放射線撮像装置。
【請求項３】
前記半導体変換素子の上部に放射線を可視光に変換する波長変換層を有することを特徴とする請求項１又は２に記載の放射線撮像装置。
【請求項４】
前記半導体変換素子が、絶縁層、高抵抗半導体層、オーミックコンタクト層と、上下に配置した電極層からなるＭＩＳ型半導体変換素子であることを特徴とする請求項１，２又は３に記載の放射線撮像装置。
【請求項５】
前記半導体変換素子の高抵抗半導体層とオーミックコンタクト層が、前記薄膜トランジスタを構成する層とは異なる事を特徴とする請求項１，２，３又は４に記載の放射線撮像装置。
【請求項６】
前記オーミックコンタクト層が、前記半導体変換素子の電極層の一方を兼ねる事を特徴とする請求項１，２，３，４又は５に記載の放射線撮像装置。
【請求項７】
前記半導体変換素子が、ｎ型半導体層、高抵抗半導体層、ｐ型半導体層と、上下に配置した電極層からなるＰＩＮ型半導体変換素子であることを特徴とする請求項１，２，又は３に記載の放射線撮像装置。
【請求項８】
前記半導体変換素子のｎ型半導体層、高抵抗半導体層、ｐ型半導体層全てが、前記薄膜トランジスタを構成する層とは異なる事を特徴とする請求項１，２，３又は７に記載の放射線撮像装置。
【請求項９】
前記半導体変換素子が、放射線を直接光電変換することを特徴とする請求項１又は２に記載の放射線撮像装置。
【請求項１０】
前記薄膜トランジスタの前記ソース電極もしくはドレイン電極の一方は、基板の外に設けられた信号処理回路部と信号配線により接続されており、前記薄膜トランジスタのチャネル部のチャネル幅方向が前記信号配線と垂直方向であることを特徴とする請求項１，２，３，４又は５に記載の放射線撮像装置。
【請求項１１】
前記薄膜トランジスタはギャップエッチ型薄膜トランジスタであることを特徴とする請求項１，２，３，４又は５に記載の放射線撮像装置。
【請求項１２】
基板と、前記基板上に配設され放射線を電気信号に変換する半導体変換素子と、前記半導体変換素子に接続された薄膜トランジスタが対となる画素を複数個有し、
前記半導体変換素子は、前記薄膜トランジスタの高抵抗半導体層の形成後、別に堆積してなる高抵抗半導体層を有しており、
前記薄膜トランジスタは、絶縁層，高抵抗半導体層，オーミックコンタクト層を上部に配置したソース電極、ドレイン電極と、基板側に配置したゲート電極で挟み込む構造で、
前記薄膜トランジスタのチャネル部とソース電極、ドレイン電極の下部の前記高抵抗半導体層、オーミックコンタクト層は、前記ゲート電極の内側に配置されており、
前記ソース電極，ドレイン電極へ引き回す配線が少なくとも高抵抗半導体層，オーミックコンタクト層を乗り上げる段差部を有しており、
前記段差部では前記ソース電極，ドレイン電極の少なくとも一方と前記高抵抗半導体層が直接接触しており、
前記接触部全てが、前記ゲート電極から離れた位置にあることを特徴とする放射線撮像装置の製造方法であって、
前記基板上に、前記薄膜トランジスタのゲート電極用の導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記薄膜トランジスタのゲート電極を形成する工程と、
前記ゲート電極の上方に、前記薄膜トランジスタの前記絶縁層，高抵抗半導体層，オーミックコンタクト層を形成する工程と、
前記高抵抗半導体層、オーミックコンタクト層をパターニングすることにより、前記薄膜トランジスタの高抵抗半導体層とオーミックコンタクト層を分離する工程と、
前記基板の上方に、前記薄膜トランジスタのソース電極及びドレイン電極用の導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記薄膜トランジスタのソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極を覆う絶縁膜の更に上方に、前記半導体変換素子の下部電極用の導電膜を形成する工程と、
前記半導体素子の上部電極用の導電膜を形成する工程と、
を有することを特徴とする放射線撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（ＴＦＴ）及び半導体変換素子を有する放射線撮像装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、絶縁基板上にＴＦＴを作りこむＴＦＴマトリックスパネルの大判化や駆動速度の高速化が急速に進められている。ＴＦＴを用いた液晶パネルの製造技術は、放射線を電気信号に変換する半導体変換素子を有するエリアセンサー（例えば、放射線撮像装置）へと利用されている。例えば、表面にＸ線（放射線）から可視光線への波長変換層（例えば蛍光体）を配置し、可視光を光電変換するものや、放射線を直接光電変換する半導体変換材料を用いるものなどがある。このような放射線照射量を読み取る基板では、液晶基板のような画像表示装置と異なり、各画素に照射された放射線もしくは放射線から変換された可視光の強度に見合った電荷を正確に読み取る事が重要である。それには、
（１）素子毎に照射された光量を正確にチャージとして蓄積する。
（２）素子毎に蓄積したチャージを正確に読み取る。
事が必要である。
【０００３】
このため、ＴＦＴのオフ時のリーク電流が大きくなると、一度蓄積した電荷が逃げ、正確な放射線照射量を読み取る事が難しくなり、高性能な放射線撮像装置を提供する事が出来なくなる。
【０００４】
このように放射線撮像装置においては、例えばチャージを転送するＴＦＴがリークを起こす事で、画像にアーチファクトが発生し、特に医療用の放射線撮像装置として利用することが出来なくなる。
【０００５】
従来ではＴＦＴアレーを形成した後、前述のアレー上に半導体変換素子を積層して、ＴＦＴによる開口率の損失を防ぎ感度を向上する提案がなされている。一例として、米国特許第5619033号の明細書には、ＴＦＴの上部に半導体変換素子を配置することが記載されている。本従来例の模式的断面図を図７に示す。下部にＴＦＴを配置し、絶縁層を介し上部には半導体変換素子を配置している。この結果、ＴＦＴや信号配線、ゲート配線の上部に半導体変換素子を配置することが可能で、半導体変換素子の開口率を向上することができ、高い感度の放射線撮像装置を提供する事ができる。米国特許第5498880号の明細書にも同様に、ＴＦＴの上部に半導体変換素子を配置することが記載されている。本従来例の模式的断面図を図８に示す。下部にＴＦＴを配置し上部に半導体変換素子を配置することで半導体検出素子の高い開口率を確保している。
【特許文献１】米国特許第5619033号公報
【特許文献２】米国特許第5498880号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前述のように、従来の半導体変換素子は、ＴＦＴの上部に半導体変換素子を配置、高い開口率を確保し、例えば高い感度を有する放射線撮像装置を提供する事ができた。
【０００７】
ＴＦＴに着目すると、例えば図７は、ギャップエッチ型を使用している。図７から分かるように、電極層25の下部全てオーミックコンタクト層20を配置することで、高抵抗半導体層と金属層が直接接触する箇所を設けていない。金属層25の下部に同じ位置にオーミックコンタクト層が形成されているが、微視的に見ると下部に配置されたオーミックコンタクト層は金属層から出っ張る構成になってしまう。この結果、金属層25からなる例えば信号配線は、オーミックコンタクト層が電極として寄与するため、配線の電極幅が増加し、信号配線にかかる寄生容量を増加させていた。また、オーミックコンタクト層は、その後で半導体変換素子を形成する際の加熱プロセスで、水素を主体としたガスを発生することが分かっており、このガスが原因で上部に配置した薄膜を剥離させてしまう。このため、電極層の下にオーミックコンタクト層を配置することは、放射線撮像装置の性能を低下させ、製造プロセスにおいてもトラブルを引き起こしてしまう。
【０００８】
また、図８に示す構造は、電極層23の下部にオーミックコンタクト層は配置していない。変わりに、この構造はＴＦＴのソース電極、ドレイン電極を構成する金属層とＴＦＴの高抵抗半導体層が直接接触する、ショットキー接合部が形成されてしまう。ショットキー接合部は、ショットキー障壁が大きい場合は問題にならない。しかし、ＴＦＴの上部に半導体変換素子を配置するような場合、ＴＦＴに半導体変換素子を形成する際の加熱プロセスでショットキー障壁が急激に小さくなる事が分かっている。特に、半導体変換素子や半導体変換素子と接触する、例えばブロッキング層10は、熱が長時間かかったり高温になったりする。ショットキー障壁が小さくなった接合部がＴＦＴの下部に配置されたゲート電極の直上もしくは直上近辺に配置されているために、ゲート電極に印加した例えばオフ電圧により、強い電界が生じ、ＴＦＴに大きな逆方向電流が発生してしまう。
【０００９】
本発明は、かかる問題点に鑑みてなされたものであって、放射線を電荷に変換し画像として表示させる放射線撮像装置において、ＴＦＴ形成後に半導体変換素子を形成する時に、信号配線にかかる寄生容量を小さくする、もしくは、ショットキー接合部がある場合は、加熱プロセスでショットキー障壁がちいさくなることから、ＴＦＴのゲート電極にかかる電界によりショットキー接合部から大きな逆方向電流が発生する事を防止することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の目的は、放射線を電荷に変換し画像として表示させる放射線撮像装置において、ＴＦＴ形成後に半導体変換素子を形成する時に、信号配線にかかる寄生容量を小さくする、もしくは、ショットキー接合部がある場合は、加熱プロセスでショットキー障壁がちいさくなることから、ＴＦＴのゲート電極にかかる電界によりショットキー接合部から大きな逆方向電流が発生する事を防止することである。
【００１１】
そのために、本発明の放射線撮像装置は、基板と、前記基板上に配設され放射線を電気信号に変換する半導体変換素子と、前記半導体変換素子に接続された薄膜トランジスタが対となる画素を複数個有し、前記半導体変換素子は、前記薄膜トランジスタの高抵抗半導体層の形成後、別に堆積してなる高抵抗半導体層を有しており、前記薄膜トランジスタは、絶縁層，高抵抗半導体層，オーミックコンタクト層を上部に配置したソース電極、ドレイン電極と、基板側に配置したゲート電極で挟み込む構造で、前記薄膜トランジスタのチャネル部、ソース電極、ドレイン電極の前記高抵抗半導体層、オーミックコンタクト層は、前記ゲート電極の内側に配置されており、前記ソース電極，ドレイン電極へ引き回す配線が少なくとも高抵抗半導体層，オーミックコンタクト層を乗り上げる段差部を有しており、前記段差部では前記ソース電極，ドレイン電極の金属層の少なくとも一方と高抵抗半導体層が直接接触してなる放射線撮像装置において、前記段差部が、前記ゲート電極から離れた位置に形成すること、により、ゲート電極に電圧が印加されてもショットキー接合部に電界がかからず、ＴＦＴオフ時の逆方向リーク電流を防止し、高性能なＴＦＴ特性を得る事ができる。
【発明の効果】
【００１２】
以上説明したように、本発明の放射線撮像装置は、基板と、前記基板上に配設され放射線を電気信号に変換する半導体変換素子と、前記半導体変換素子に接続された薄膜トランジスタが対となる画素を複数個有し、前記半導体変換素子は、前記薄膜トランジスタの高抵抗半導体層の形成後、別に堆積してなる高抵抗半導体層を有しており、前記薄膜トランジスタは、絶縁層，高抵抗半導体層，オーミックコンタクト層を上部に配置したソース電極、ドレイン電極と、基板側に配置したゲート電極で挟み込む構造で、前記薄膜トランジスタのチャネル部、ソース電極、ドレイン電極の前記高抵抗半導体層、オーミックコンタクト層は、前記ゲート電極の内側に配置されており、前記ソース電極，ドレイン電極へ引き回す配線が少なくとも高抵抗半導体層，オーミックコンタクト層を乗り上げる段差部を有しており、前記段差部では前記ソース電極，ドレイン電極の金属層の少なくとも一方と高抵抗半導体層が直接接触してなる放射線撮像装置において、前記段差部が、前記ゲート電極から離れた位置に形成すること、により、ゲート電極に電圧が印加されてもショットキー接合部に電界がかからず、ＴＦＴオフ時の逆方向リーク電流を防止し、高性能なＴＦＴ特性を得る事ができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態に係る放射線撮像装置、その駆動方法及びその製造方法について、添付の図面を参照して具体的に説明する。
【００１４】
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。
【００１５】
図１〜図５は、本発明に関わる第１の実施形態の、一画素の平面図と断面図を表したものである。
【００１６】
図１は、本発明の第１の実施形態に係る放射線撮像装置において、半導体変換素子とＴＦＴが対となる画素の平面構成を示すレイアウト図である。本実施例の半導体変換素子は可視光を電荷に変換する素子で、上部には放射線を可視光に変換する蛍光体層を配置している。
【００１７】
ＴＦＴは、ソース電極，ドレイン電極，ゲート電極３つの電極で構成されている。ソース電極とドレイン電極は信号配線に対し垂直に配置されており、結果、ＴＦＴのチャネル幅の方向が信号配線と垂直に配置されている。蓄積された電荷を読み取り処理をする信号処理回路部に接続されている信号配線は、ＴＦＴのソース電極と接続されている。また、ＴＦＴのＯＮ／ＯＦＦを制御するゲートドライバー回路部と接続されているゲート配線は、ＴＦＴのゲート電極に接続されている。更に、半導体変換素子は金属層・絶縁膜・高抵抗半導体層・オーミックコンタクト層からなるＭＩＳ型半導体変換素子である。この半導体変換素子を構成する２つの電極の内、一方の電極はＴＦＴのドレイン電極と、他方の電極は半導体変換素子に電圧を印加するバイアス配線と接続されている。この半導体変換素子は、ｎ型半導体層、高抵抗半導体層、ｐ型半導体層からなるＰＩＮ型半導体変換素子でもよいし、アモルファスセレンやヨウ化鉛のような放射線を直接光電変換する直接変換素子でも構わない。このような直接変換素子の場合は上部に蛍光体層を配置する必要はない。
【００１８】
ＴＦＴのオーミックコンタクト層と高抵抗半導体層はパターニングされており、信号配線の下部にはＴＦＴの絶縁層だけが配置されている。このとき、オーミックコンタクト層と高抵抗半導体層は、ソース電極、ドレイン電極に沿って凸型の形状になっている。これは、オーミックコンタクト層と高抵抗半導体層をパターニングした際、パターニング端部で高抵抗半導体層が露出し、後から金属層を形成、パターニングした際に、露出部において高抵抗半導体層と金属層が直接接触するショットキー接合箇所をゲート電極の外に配置するための形状である。
【００１９】
ショットキー接合部は、ショットキー障壁が大きい場合はリーク電流にはならないが、本発明のようにＴＦＴを形成した後で半導体変換素子を形成する場合、例えば半導体変換素子を構成している絶縁層、高抵抗半導体層、オーミックコンタクト層を形成する際に発生する熱履歴や、その後の熱アニールプロセスによる熱履歴などで、ショットキー障壁が小さくなることが分かっている。ショットキー接合部がゲート電極の内側にある場合、ゲート電極に例えばＴＦＴのオフ電圧を印加すると、障壁が小さくなったショットキー接合部に電界がかかり、オフバイアス時の逆方向のリーク電流が発生する。そこで、図１に示すように、オーミックコンタクト層と高抵抗半導体層のパターニング時、ショットキー接合部を二次元的に凸パターンとしゲート電極の外に形成することで、例えばＴＦＴのオフ電圧を印加した際にショットキー接合部にかかる電界を小さくし、発生する逆方向電流を防止することができる。
【００２０】
また、絶縁層まで全てエッチングしても構わない。この場合、信号配線とゲート配線の交差部には、少なくとも絶縁層を残すためのパターンが必要となる。
【００２１】
図２は、図１におけるＢ−Ｂ’断面図である。左部が半導体変換素子、右部がＴＦＴを示している。
【００２２】
図２−１では、左部の半導体変換素子は第３の絶縁膜、第２の高抵抗半導体層、オーミックコンタクト層である第２のｎ型半導体層からなるＭＩＳ型半導体変換素子で、可視光を光電変換することが可能である。オーミックコンタクト層の上部には、例えばＩＴＯなどからなる透明電極層を配置しているが、オーミックコンタクト層の抵抗が低い場合、オーミックコンタクト層が電極層を兼ねる事が可能である。
【００２３】
図２−２では、左部の半導体変換素子は、第２のｎ型半導体層、第２の高抵抗半導体層、ｐ型半導体層を含むＰＩＮ型半導体変換素子の断面図である。
ＰＩＮ型半導体変換素子の場合も同様で、ｐ型半導体層やｎ型半導体層の抵抗が低い場合、電極層を兼ねる事が可能である。
【００２４】
いずれの半導体変換素子の場合も、上部に蛍光体を配置することで放射線を可視光に変換し、変換された可視光を半導体変換素子により光電変換し画像化することができる。右部のＴＦＴは、第２の電極層からなるソース電極、ドレイン電極と、第１の電極層からなるゲート電極により、第１の絶縁層、第１の高抵抗半導体層、オーミックコンタクト層である第１のｎ型半導体層を挟み込むギャップエッチ型ＴＦＴである。第２の電極層と第１の高抵抗半導体層は、高抵抗半導体層パターニング端部において接触している。この箇所が、左部の半導体変換素子の、例えば第３の絶縁層、第２の高抵抗半導体層、第２のｎ型半導体層を形成する成膜装置内でかかる熱履歴によりショットキー障壁が小さくなる箇所である。しかし、図２に示すように、ショットキー接合部が、第１の電極層からなるゲート電極から離れた箇所に配置しているため、ゲート電極に電圧を印加しても強い電界がかからず、逆方向電流のようなリーク電流の発生を防止している。
【００２５】
図３は、本発明の第１の実施形態に係る放射線撮像装置において、半導体変換素子とＴＦＴが対となる画素の、特にソース電極、ドレイン電極の電極幅が小さい場合に有効な平面構成を示すレイアウト図である。図１と異なる点は、ＴＦＴの高抵抗半導体層とオーミックコンタクト層をパターニングする位置である。信号線に発生する容量を極端に小さくする場合、少なくともソース電極は線幅を小さくする必要がある。しかし、製造工程の特にリソグラフィープロセスやエッチングプロセスでは、パターンは段差部において断線しやすいことが分かっている。特に、金属配線形成プロセスでよく使われるウェットエッチングプロセスでは、段差部でエッチング液がしみ込み、配線が断線することがある。そこで、高抵抗半導体層とオーミックコンタクト層の段差部をＴＦＴのゲート電極から更に遠くに配置し信号線まで延ばすことで、細い線幅であるソース電極で段差乗り越えを行わず断線の防止を行う事ができる。この結果、半導体変換素子形成時の熱履歴により、ショットキー障壁が小さくなっても、ゲート電極に印加された電圧による電界強度が弱くなる事で、例えばＴＦＴのオフ電圧による逆方向リーク電流を防止することができる。
【００２６】
また、ドレイン電極部はスルーホール以外の箇所では、高抵抗半導体層とオーミックコンタクト層の段差を設けないだけでなく、ショットキー接合箇所も排除している。
【００２７】
図４は、図１とは異なる形状のＴＦＴを有する画素の平面図である。ソース電極、ドレイン電極は、製造工程のフォトリソグラフィー法における位置ズレ（アライメントズレ）が発生しても、ＴＦＴ部を含む信号配線の容量が極力変化しないよう、ゲート電極上に配置している。また、ＴＦＴのチャネル部は、完全にゲート電極で制御できるようゲート電極上に配置している。図１では、ＴＦＴのチャネル幅方向が信号配線方向と垂直に形成していたが、このような配置により平行に配置することも可能である。このような製造工程の位置ズレに強い構造にすることで、放射線撮像装置でアーチファクトがない良い画像を取り込むことが可能となる。また、ソース電極、ドレイン電極のゲート電極から引き出す箇所配線部は、高抵抗半導体層とオーミックコンタクト層のパターニング部を凸型とし、高抵抗半導体層と金属層が直接接触するショットキー接合部をゲート電極の外に配置している。
【００２８】
画素に欠陥が発生した時には、ＴＦＴのソース電極と信号配線の間、ドレイン電極とスルーホールの間で、例えばレーザーによるリペア（電極切断）が行いやすい構造になっている。
【００２９】
図５に、本発明の放射線撮像装置の、基板と周囲に配置した回路を含む簡易的な等価回路図である。基板内の信号配線は上部に配置された信号処理回路に接続されており、ゲート配線は左部に配置されたゲートドライバー回路部と接続されている。また、バイアス配線は、全て一つに束ねられ上部に配置された共通電極バイアス制御回路部により制御している。
【００３０】
ゲートドライバー回路部を制御する事で、ゲート配線を通じてゲート電極の電圧を制御しＴＦＴのＯＮ／ＯＦＦをコントロールしている。
【００３１】
また、信号処理回路部では、半導体変換素子で光電変換された電荷を、ゲートドライバー回路部を制御しＴＦＴを動作させ、信号配線を通じて読み取ることで画像化している。
【００３２】
共通電極バイアス制御回路部では、半導体変換素子に印加する電圧を制御し、半導体変換素子内の特に高抵抗半導体層に電圧を与える際、例えば空乏化バイアスや蓄積バイアスを選択することや、与える電圧の強さを変化させ電界強度をコントロールすることができる。特に、ＭＩＳ型半導体変換素子を用いる場合、電荷読み出し後、絶縁膜と高抵抗半導体層の界面に蓄積されたホールもしくはエレクトロンを除去するために、電圧を制御する必要があり、この共通電極バイアス回路部で行っている。
【００３３】
信号処理回路部は上下に、ゲートドライバー回路部は左右に、それぞれ２つずつ配置しても構わない。信号処理回路部を上下に配置する場合、信号配線は例えば中央で分割し、上半分の信号は上部の信号処理回路部で、下半分の信号は下部の信号処理回路部で制御しても構わない。ゲートドライバー回路部を左右に配置する場合、ゲート配線を中央で分割しても構わないし、接続したままでも構わない。
【００３４】
（第２の実施形態）
図６は、本発明の第２の実施形態に係る放射線撮像装置において、半導体変換素子とＴＦＴが対となる画素の、特にＴＦＴに高い転送効率が必要となった場合の平面構成を示すレイアウト図である。第１の実施形態における図１と異なる点は、ＴＦＴのドレイン電極が２本平行に配列されており、ＴＦＴのソース電極、ドレイン電極間のチャネル部が２つある点である。このような構成により、信号配線に発生する容量が大きくなることなくＴＦＴの転送効率を上げることができ、ノイズの小さな放射線撮像装置を提供する事が可能である。また、画素ピッチを大きくし、高感度な放射線撮像装置を提供する場合も同様で、画素の大面積化に伴い画素部の容量Ｃが増かすることで、ＴＦＴによる転送時のＲＣ時定数大きくなる。そこで、ＴＦＴの動作抵抗Ｒを小さくするためにもこのような構造のＴＦＴは必要となる。
【００３５】
ここで、図１同様に、ＴＦＴ部のオーミックコンタクト層、高抵抗半導体層をパターニングする際、１本のソース電極と２本のドレイン電極で形成される３箇所のショットキー接合部全てが、ゲート電極の外側に配置されている。この結果、半導体変換素子形成時の熱履歴により、ショットキー障壁が小さくなっても、ゲート電極に印加された電圧による電界強度が弱くなる事で、例えばＴＦＴのオフ電圧による逆方向リーク電流を防止することができる。この結果、転送効率を上げるためにゲート電極に大きな動作電圧を印加することも可能である。
【００３６】
ソース電極、ドレイン電極の本数は反対でも動作上は問題が無く、本数を双方とも複数本配置し動作抵抗を下げても構わない。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施例に関わる画素の平面図である。
【図２】図２−１は図１中のＢ−Ｂ'線に沿った断面図で、ＭＩＳ型半導体変換素子を用いた例である。図２−２は図１中のＢ−Ｂ'線に沿った断面図で、ＰＩＮ型半導体変換素子を用いた例である。
【図３】本発明の第１の実施例に関わる画素の平面図である。
【図４】本発明の第１の実施例に関わる画素の平面図である。
【図５】本発明の第１の実施例に関わる放射線撮像装置の簡易等価回路と周辺回路のイメージ図である。
【図６】本発明の第２の実施例に関わる画素の平面図である。
【図７】従来例に関わる画素の断面図である。
【図８】別の従来例に関わる画素の断面図である。
【図１】
2005136254.tif 000003
【図２】
2005136254.tif 000004
【図３】
2005136254.tif 000005
【図４】
2005136254.tif 000006
【図５】
2005136254.tif 000007
【図６】
2005136254.tif 000008
【図７】
2005136254.tif 000009
【図８】
2005136254.tif 000010