(57)【要約】【課題】小型でかつ広帯域で正確なバランス動作が可能なバランス型増幅回路を提供する。【解決手段】第１の単位アンプ１１１の半導体素子１０５の出力端子(ドレイン端子)と出力ポート１０３との間に−９０度位相回路１０９を接続し、第２の単位アンプ１１２の半導体素子１０６の出力端子(ドレイン端子)と出力ポート１０３との間に＋９０度位相回路１１０を接続する。第１,第２のポート１０１,１０２間に、略同じ大きさの第１,第２のインダクタンス成分Ｌ１０１,Ｌ１０２の直列回路を接続する。そして、第１,第２のインダクタンス成分Ｌ１０１,Ｌ１０２の中間点にバイアス供給端子１０４を接続し、その中間点とグランドとの間に抵抗成分Ｒ１０１とキャパシタンス成分Ｃ１０１の直列回路を接続する。【選択図】図１
2005143089.tif 000002
【特許請求の範囲】
【請求項１】
シングルエンド型の第１の単位アンプとシングルエンド型の第２の単位アンプとを並列に並べて略１８０度の位相差でかつ略等しい振幅で駆動するバランス型増幅回路であって、
前記第１の単位アンプ中の最終段の半導体素子の出力端子を第１ノードとし、前記第２の単位アンプ中の最終段の半導体素子の出力端子を第２ノードとし、増幅回路全体としての単一出力端子を第３ノードとして、
前記第１ノードと前記第３ノードとの間に接続された略−９０度の位相回路と、
前記第２ノードと前記第３ノードとの間に接続された略＋９０度の位相回路と、
前記第１ノードと前記第２ノードとの間に接続された略同じ大きさの第１のインダクタンス成分と第２のインダクタンス成分と、
前記第１のインダクタンス成分と前記第２のインダクタンス成分の中間点に接続され、前記第１の単位アンプ中の最終段の半導体素子および前記第２の単位アンプ中の最終段の半導体素子に直流バイアスを供給するためのバイアス供給端子とを備えたことを特徴とするバランス型増幅回路。
【請求項２】
シングルエンド型の第１の単位アンプとシングルエンド型の第２の単位アンプとを並列に並べて略１８０度の位相差でかつ略等しい振幅で駆動するバランス型増幅回路であって、
前記第１の単位アンプ中の最終段の半導体素子の出力端子を第１ノードとし、前記第２の単位アンプ中の最終段の半導体素子の出力端子を第２ノードとし、増幅回路全体としての単一出力端子を第３ノードとして、
前記第１ノードと前記第３ノードとの間に接続された略−９０度の位相回路と、
前記第２ノードと前記第３ノードとの間に接続された略＋９０度の位相回路と、
前記第１ノードと前記第２ノードとの間に直列に接続された略同じ大きさの第１のインダクタンス成分と第２のインダクタンス成分と、
前記第１のインダクタンス成分と前記第２のインダクタンス成分の中間点に接続され、前記第１の単位アンプ中の最終段の半導体素子および前記第２の単位アンプ中の最終段の半導体素子に直流バイアスを供給するためのバイアス供給端子と、
前記第１ノードと前記第２ノードとの間に直列に接続された略同じ大きさの第１のキャパシタンス成分と第２のキャパシタンス成分と、
前記第１のキャパシタンス成分と前記第２のキャパシタンス成分の中間点とグランドとの間に接続された抵抗成分とを備えたことを特徴とするバランス型増幅回路。
【請求項３】
請求項１または２に記載のバランス型増幅回路において、
前記略＋９０度の位相回路は、直列に接続された自然数個のインダクタンス成分とそのインダクタンス成分間の端点とグランドとの間に接続された整数個のキャパシタンス成分とを有することを特徴とするバランス型増幅回路。
【請求項４】
請求項１または２に記載のバランス型増幅回路において、
前記略＋９０度の位相回路は、動作周波数帯において略１／４波長となる長さの高周波伝送線路であることを特徴とするバランス型増幅回路。
【請求項５】
請求項１または２に記載のバランス型増幅回路において、
前記略−９０度の位相回路は、直列に接続された自然数個のキャパシタンス成分とそのキャパシタンス成分間の端点とグランドとの間に接続された整数個のインダクタンス成分とを有することを特徴とするバランス型増幅回路。
【請求項６】
請求項１または２に記載のバランス型増幅回路において、
前記略−９０度の位相回路は、動作周波数帯において略３／４波長となる長さの高周波伝送線路であることを特徴とするバランス型増幅回路。
【請求項７】
請求項１乃至６のいずれか１つに記載のバランス型増幅回路を、バランス出力型のＲＦＩＣにより生成された変調信号を増幅してシングルエンド入力型の高周波回路に送出するためのバラン機能兼アンプ機能として用いたことを特徴とする高周波通信装置。
【請求項８】
請求項７に記載の高周波通信装置において、
前記バランス型増幅回路が複数であって、
前記複数のバランス型増幅回路の比帯域幅を１００％未満になるように制限し、前記複数のバランス型増幅回路を互いの帯域が略重ならないように設計して、前記複数のバランス型増幅回路を送信用パワーアンプとして用いたことを特徴とする高周波通信装置。
【請求項９】
請求項１に記載のバランス型増幅回路において、
前記第１のインダクタンス成分と前記第２のインダクタンス成分の中間点とグランドとの間に直列に接続されたキャパシタンス成分と抵抗成分とを備えたことを特徴とするバランス型増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バランス型増幅回路および高周波通信装置に関し、携帯電話等の高周波通信装置におけるアンプ回路(増幅器)に関し、特に電力増幅器(パワーアンプ)に関する。
【背景技術】
【０００２】
増幅回路の設計法は、シングルエンド型とバランス型の２つに大別できることが広く知られている。シングルエンド型の増幅回路は、１つの入力ポートと１つの出力ポートを持つ２端子回路であり、ごく一般的に広く使われている回路である。それに対してバランス型増幅回路は、２系統のシングルエンド型増幅回路を並列に並べて逆相駆動した後に電力合成するものであり、プッシュプル動作によって高効率増幅をさせたい時や、偶数次の高調波を抑圧したい時などに使用される。
【０００３】
本発明は、マイクロ波やミリ波帯のような高周波帯におけるバランス型増幅回路を主眼に置いている。このような高周波帯に適した従来技術としては、例えば特開２００１-２６７８５７号公報(特許文献１)に、多数の回路方式が列記されている。列記された全ての回路方式を網羅して議論するのは困難なので、代表として、２つの例を取り上げて説明する。
【０００４】
第１の従来技術として取り上げた図１９は、前記特許文献１の[第６図]において開示された回路方式であり、分布定数回路型の１８０度ウィルキンソン型電力分配器を用いて電力分配,合成を行う例である。後に本発明との比較を容易にするために、本明細書の図１９においては、特許文献１の[第６図]だけでは不足している部分(例えばバイアス回路)を補って描いてある。
【０００５】
図１９において、２系統の単位アンプ１９１１,１９１２はそれぞれ、入力側の整合回路１９０７,１９０９と半導体素子１９０５,１９０６と出力側の整合回路１９０８,１９１０から成るシングルエンド型増幅回路である。この図１９では、簡単のためＦＥＴ(Field Effect Transistor：電界効果トランジスタ)１段増幅回路として描いたが、他の半導体素子(例えばバイポーラトランジスタ)を用いた多段増幅回路であっても構わない。半導体素子１９０５,１９０６のドレイン端子には、それぞれバイアス供給端子１９０３,１９０４が接続される。これらバイアス供給端子１９０３,１９０４の直前には、高周波信号の漏れを防ぐためのローパスフィルタ回路として、直列にインダクタンス成分Ｌ１９０１,Ｌ１９０２が夫々挿入され、バイアス供給端子１９０３,１９０４とグランドとの間にキャパシタンス成分Ｃ１９０１,Ｃ１９０２が接続されるのが一般的である。
【０００６】
入力ポート１９０１に与えられた電気信号は、逆相電力分配された後に２系統の単位アンプ１９１１,１９１２に入力される。逆相電力分配は、抵抗Ｒ１９０１と２本の１／４波長伝送線路Ｔ１９０３,Ｔ１９０４から構成される分布定数ウィルキンソン型電力分配器１９１３の２つの出力のうち、一方のみを１／２波長伝送線路Ｔ１９０１から構成される１８０度位相回路に通すことによって、実現される。
【０００７】
逆相駆動された２系統の単位アンプ１９１１,１９１２による２系統の出力電力は、逆相電力合成された後に、出力ポート１９０２から出力される。逆相電力合成は、２系統の電力のうち一方のみを１／２波長伝送線路Ｔ１９０２から構成される１８０度位相回路に通した後に、抵抗Ｒ１９０２と２本の１／４波長伝送線路Ｔ１９０５,Ｔ１９０６から構成される分布定数ウィルキンソン型電力合成器１９１４によって同相電力合成することで実現される。
【０００８】
また、第２の従来技術として取り上げる図２０は、前記特許文献１の[第２図]において開示された回路方式であり、集中定数回路型の１８０度ウィルキンソン型電力分配器を用いて電力分配,合成を行う例である。後に本発明との比較を容易にするために、本明細書の図２０においては、特許文献１の[第２図]だけでは不足している部分(例えばバイアス回路)を補って描いてある。
【０００９】
図２０の回路構造は、既に説明した図１９の一部を分布定数回路から集中定数回路に置き換えたものであり、その動作原理は全く同じものである。図２０において、２系統の単位アンプ２０１１,２０１２はそれぞれ、入力側の整合回路２００７,２００９と半導体素子２００５,２００６と出力側の整合回路２００８,２０１０から成るシングルエンド型増幅回路である。半導体素子２００５,２００６のドレイン端子には、それぞれバイアス供給端子２００３,２００４が接続される。これらバイアス供給端子２００３,２００４の直前には、高周波信号の漏れを防ぐためのローパスフィルタ回路として、直列にインダクタンス成分Ｌ２００１,Ｌ２００２が夫々挿入され、バイアス供給端子２００３,２００４とグランドとの間にキャパシタンス成分Ｃ２００１,２００２が接続される。
【００１０】
図１９における分布定数ウィルキンソン電力分配器１９１３は、図２０では抵抗Ｒ２００１と３個のキャパシタンス成分Ｃ２００３,Ｃ２０１１,Ｃ２００５と２個のインダクタンス成分Ｌ２００３,Ｌ２００４から成る集中定数ウィルキンソン電力分配器に置き換えられている。図１９における分布定数ウィルキンソン電力合成器１９１４は、図２０では抵抗Ｒ２００２と３個のキャパシタンス成分Ｃ２００４,Ｃ２００８,Ｃ２０１２と２個のインダクタンス成分Ｌ２００６,Ｌ２００５から成る集中定数ウィルキンソン電力分配器に置き換えられている。図１９における２本の分布定数位相回路Ｔ１９０１,Ｔ１９０２は、図２０では集中定数位相回路２０１３,２０１４に置き換えられている。集中定数位相回路２０１３は、キャパシタンス成分とインダクタンス成分が交互に配置された多段回路であり、直列に接続された２個のインダクタンス成分Ｌ２０１０,Ｌ２００９およびそのインダクタンス成分Ｌ２０１０,Ｌ２００９の入力端とグランドとの間に夫々接続された２個のキャパシタンス成分Ｃ２０１０,Ｃ２００９を有している。また、集中定数位相回路２０１４は、インダクタンス成分とキャパシタンス成分とが交互に配置された多段回路であり、直列に接続された２個のインダクタンス成分Ｌ２００７,Ｌ２００８およびそのインダクタンス成分Ｌ２００７,Ｌ２００８の出力端とグランドとの間に接続された２個のキャパシタンス成分Ｃ２００６,Ｃ２００７を有している。
【００１１】
ところで、本発明は、単体の増幅回路だけではなく、それを用いた高周波通信装置の送信系の構成にまで関わるものである。そこで、図１７において、従来技術による高周波通信装置の送信系についても説明しておく。図１７の高周波通信装置は、第４世代携帯電話のような、マルチモード,マルチバンドの携帯電話を想定した例である。マルチモード化,マルチバンド化の対象となる通信システムとしては、８００ＭＨz帯携帯電話、１.９ＧＨz帯携帯電話、２.４ＧＨz帯無線ＬＡＮ、５.２ＧＨz帯無線ＬＡＮの４つを想定した。
【００１２】
筐体１７２１の内部には、これら４つの通信システムに対応して、４系統の狭帯域送信回路が並列に配置されている。８００ＭＨz帯の送信信号は、送信信号源１７１３で生成され、送信バラン１７０９を通って送信アンプ１７０５で増幅され、アンテナ１７０１から放射される。１.９ＧＨz帯の送信信号は、送信信号源１７１４で生成され、送信バラン１７１０を通って送信アンプ１７０６で増幅され、アンテナ１７０２から放射される。２.４ＧＨz帯の送信信号は、送信信号源１７１５で生成され、送信バラン１７１１を通って送信アンプ１７０７で増幅され、アンテナ１７０３から放射される。５.２ＧＨz帯の送信信号は、送信信号源１７１６で生成され、送信バラン１７１２を通って送信アンプ１７０８で増幅され、アンテナ１７０４から放射される。
【００１３】
送信バラン１７０９〜１７１２が必要な理由は、近年の高周波回路技術の傾向として、送信信号源１７１３〜１７１６がＲＦＩＣ技術(Radio Frequency Integrated Circuit)を用いて実現される場合が多いためである。ＲＦＩＣの内部はバランス型差動回路によって構成されるのが一般的であり、そのためＲＦＩＣの出力部は、差動線路１７１７〜１７２０になっているのが一般的である。一方、高周波帯の増幅回路(特にパワーアンプ)はシングルエンド型である場合が多く、差動線路(バランス線路)からシングルエンド線路に変換するために、送信バラン１７０９〜１７１２が必要とされていた。
【００１４】
図１８は、図１７の回路の動作を、模式的な周波数スペクトルで表したものである。８００ＭＨz帯には送信アンプ１７０５の狭帯域な増幅帯域１８０１が存在し、１.９ＧＨz帯には送信アンプ１７０６の狭帯域な増幅帯域１８０２が存在し、２.４ＧＨz帯には送信アンプ１７０７の狭帯域な増幅帯域１８０３が存在し、５.２ＧＨz帯には送信アンプ１７０８の狭帯域な増幅帯域１８０４が存在する。
【００１５】
従来技術のバランス型増幅回路(図１９,図２０)においては、以下の２つの問題点があった。
【００１６】
従来技術の第１の問題点は、サイズが大きいという問題である。前記特許文献１が指摘する通り、図１９の従来技術に比べれば、コンパクトな集中定数素子を多用することによって、図２０の従来技術は一定の小型化に成功している。しかしながら、図２０の従来技術をもってしても、以下の２つの理由から、まだまだ十分に小型化が図られているとは言えない。第１の理由は、集中定数素子の数が多くなってしまうことである。この素子数の問題については、本明細書中では後に、本発明との具体的な比較例を示して議論している。第２の理由は、バイアス供給部における集中定数素子Ｌ２００１,Ｌ２００２,Ｃ２００１,Ｃ２００２が、十分なローパスフィルタ効果を得るためには、極めて大きな素子値になってしまうためである。例えばＭＭＩＣ(Monolithic Microwave Integrated Circuit:モノリシック・マイクロ波)形態を考える場合、大きなＬＣ素子値は、大面積のスパイラルインダクタやＭＩＭ(Metal Insulator Metal:メタル・インシュレータ・メタル)キャパシタンスを意味するため、チップ面積を著しく増大させてしまう。
【００１７】
従来技術の第２の問題点は、回路が正常なバランス動作をする周波数帯、即ち２個の半導体素子２００５,２００６がほぼ正確に１８０度逆相で駆動される周波数帯が、極めて狭帯域になってしまう問題である。これは、図２０(および図１９)の回路構造自体に起因する本質的な問題である。図２０および図１９の回路は１８０度位相回路Ｔ１９０１,Ｔ１９０２,２０１３,２０１４に依存しているのだが、このような単純な位相回路では、ごく狭帯域でしか正確に１８０度の位相特性を実現できないためである。
【００１８】
逆相駆動が正確に実現されるか否かは、多くの場合はバランス型アンプの本質に関わる問題であり、重要である。もし正確に逆相駆動させる必要が無いならば、そもそもバランス型アンプ構成を採用する必要はなく、普通のシングルエンド型アンプ構成にすれば良いためである。バランス型アンプが必要とされる典型的な事例は、第１にプッシュプル動作によって高効率増幅を行いたい場合であり、第２に２次歪みや２倍波を抑圧して高線形性増幅を行いたい場合である。これらの場合、逆相駆動が正確に実現されない場合は、第１の事例では増幅器としての効率が著しく低下する問題が発生し、また第２の事例では２次歪みや２倍波が抑圧し切れずに漏洩してしまう問題が発生してしまう。
【００１９】
前記の従来技術において狭帯域でしか正確なバランス動作が実現されない問題については、非常に分かり難い問題であるため、本明細書中では後に、本発明との具体的な比較例を示して議論している。
【００２０】
一方、従来技術の高周波通信装置(図１７)においては、バラン１７０９〜１７１２がどうしても必要不可欠であることに起因して、以下のような諸問題が起こっていた。まず、多くのバラン１７０９〜１７１２が必要なことによって、装置のサイズ,コストの増大を招いていた。また、バラン１７０９〜１７１２の挿入損失が、大電力信号を扱う送信系回路であるが故に、バッテリー消費を増大させてしまう一因になっていた。また、最大の問題点として、バラン１７０９〜１７１２が広帯域化しにくいことが、送信系を真の意味でマルチモード化,マルチバンド化できない一因にもなっていた。
【００２１】
マルチモード,マルチバンドの高周波無線通信装置を想定した図１７は、実際にはその筐体１７２１の内部に複数の送信系回路を単純に並べただけの装置であり、大型化,重量化,高コスト化が避けられない。回路を共用化して単純化するためには、あるバンドの送信系(例えば８００ＭＨz)が、他のバンドの送信信号(例えば５.２ＧＨz)をも通せるように、回路を広帯域化しなければならない。しかしながら、現状の回路部品の中には、８００ＭＨz〜５.２ＧＨzもの広帯域化が容易でない部品が少なくなく、小型,低コストに設計されたバラン部品(１７０９〜１７１２)もまた、その中の一つである。
【特許文献１】特開２００１-２６７８５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明は、以上説明した従来技術の問題を解決するために考案したものであり、その目的は、小型でかつ広帯域で正確なバランス動作が可能な高周波増幅回路を実現することにある。また、本発明は、高周波通信装置の部品数削減とマルチモード化,マルチバンド化を実現することを目的としている。
【課題を解決するための手段】
【００２３】
前記目的を達成するため、第１の発明のバランス型増幅回路は、シングルエンド型の第１の単位アンプとシングルエンド型の第２の単位アンプとを並列に並べて略１８０度の位相差でかつ略等しい振幅で駆動するバランス型増幅回路であって、前記第１の単位アンプ中の最終段の半導体素子の出力端子を第１ノードとし、前記第２の単位アンプ中の最終段の半導体素子の出力端子を第２ノードとし、増幅回路全体としての単一出力端子を第３ノードとして、前記第１ノードと前記第３ノードとの間に接続された略−９０度の位相回路と、前記第２ノードと前記第３ノードとの間に接続された略＋９０度の位相回路と、前記第１ノードと前記第２ノードとの間に接続された略同じ大きさの第１のインダクタンス成分と第２のインダクタンス成分と、前記第１のインダクタンス成分と前記第２のインダクタンス成分の中間点に接続され、前記第１の単位アンプ中の最終段の半導体素子および前記第２の単位アンプ中の最終段の半導体素子に直流バイアスを供給するためのバイアス供給端子とを備えたことを特徴とする。
好ましくは、前記第１のインダクタンス成分と前記第２のインダクタンス成分の中間点とグランドとの間に直列に接続されたキャパシタンス成分と抵抗成分とを備える。
【００２４】
前記構成のバランス型増幅回路によれば、供給された直流バイアスの電力は、キャパシタンス成分のためにグランドには漏れることなく、第１,第２のインダクタンス成分を通り、第１,第２の単位アンプ中の最終段の半導体素子に供給され、２個の半導体素子が逆相駆動される。このとき、２個の第１,第２インダクタンス成分が略同じ大きさであることから、中間点は高周波的には仮想グランド点となり、高周波信号の漏れが著しく抑圧される。したがって、小型でかつ広帯域で正確なバランス動作が可能なバランス型増幅回路を実現できる。
【００２５】
また、第２の発明の第２のバランス型増幅回路は、シングルエンド型の第１の単位アンプとシングルエンド型の第２の単位アンプとを並列に並べて略１８０度の位相差でかつ略等しい振幅で駆動するバランス型増幅回路であって、前記第１の単位アンプ中の最終段の半導体素子の出力端子を第１ノードとし、前記第２の単位アンプ中の最終段の半導体素子の出力端子を第２ノードとし、増幅回路全体としての単一出力端子を第３ノードとして、前記第１ノードと前記第３ノードとの間に接続された略−９０度の位相回路と、前記第２ノードと前記第３ノードとの間に接続された略＋９０度の位相回路と、前記第１ノードと前記第２ノードとの間に直列に接続された略同じ大きさの第１のインダクタンス成分と第２のインダクタンス成分と、前記第１のインダクタンス成分と前記第２のインダクタンス成分の中間点に接続され、前記第１の単位アンプ中の最終段の半導体素子および前記第２の単位アンプ中の最終段の半導体素子に直流バイアスを供給するためのバイアス供給端子と、前記第１ノードと前記第２ノードとの間に直列に接続された略同じ大きさの第１のキャパシタンス成分と第２のキャパシタンス成分と、前記第１のキャパシタンス成分と前記第２のキャパシタンス成分の中間点とグランドとの間に接続された抵抗成分とを備えたことを特徴とする。
【００２６】
前記構成のバランス型増幅回路によれば、供給された直流バイアスの電力は、第１,第２のキャパシタンス成分のためにグランドには漏れることなく、第１,第２のインダクタンス成分を通り、第１,第２の単位アンプ中の最終段の半導体素子に供給され、２個の半導体素子が逆相駆動される。このとき、２個の第１,第２インダクタンス成分が略同じ大きさであることから、中間点は高周波的には仮想グランド点となり、高周波信号の漏れが著しく抑圧される。したがって、小型でかつ広帯域で正確なバランス動作が可能なバランス型増幅回路を実現できる。
【００２７】
また、一実施形態のバランス型増幅回路は、前記略＋９０度の位相回路は、直列に接続された自然数個のインダクタンス成分とそのインダクタンス成分間の端点とグランドとの間に接続された整数個のキャパシタンス成分とを有することを特徴とする。
【００２８】
前記実施形態のバランス型増幅回路によれば、直列に接続された自然数個のインダクタンス成分とそのインダクタンス成分間の端点とグランドとの間に接続された整数個のキャパシタンス成分とを有する多段回路を前記略＋９０度の位相回路に用いることによって、広帯域化が容易にできる。
【００２９】
また、一実施形態のバランス型増幅回路は、前記略＋９０度の位相回路は、動作周波数帯において略１／４波長となる長さの高周波伝送線路であるものであっても良い。
【００３０】
前記実施形態のバランス型増幅回路によれば、前記略＋９０度の位相回路に動作周波数帯において略１／４波長となる長さの高周波伝送線路を用いることによって、マイクロ波帯(ミリ波帯を含む)に対応する位相回路を低コストで実現でき、さらに、集中定数位相回路よりも高周波伝送線路の方が、Ｑ値や加工精度の点で優れているため、性能を向上でき、製造バラツキを低減できる。
【００３１】
また、一実施形態のバランス型増幅回路は、前記略−９０度の位相回路は、直列に接続された自然数個のキャパシタンス成分とそのキャパシタンス成分間の端点とグランドとの間に接続された整数個のインダクタンス成分とを有するものであっても良い。
【００３２】
前記実施形態のバランス型増幅回路によれば、直列に接続された自然数個のキャパシタンス成分とそのキャパシタンス成分間の端点とグランドとの間に接続された整数個のインダクタンス成分とを有する多段回路を前記略−９０度の位相回路に用いることによって、広帯域化が容易にできる。
【００３３】
また、一実施形態のバランス型増幅回路は、前記略−９０度の位相回路は、動作周波数帯において略３／４波長となる長さの高周波伝送線路であるものであっても良い。
【００３４】
前記実施形態のバランス型増幅回路によれば、前記略−９０度の位相回路に動作周波数帯において略３／４波長となる長さの高周波伝送線路を用いることによって、マイクロ波帯(ミリ波帯を含む)に対応する位相回路を低コストで実現でき、さらに、集中定数位相回路よりも高周波伝送線路の方が、Ｑ値や加工精度の点で優れているため、性能を向上でき、製造バラツキを低減できる。
【００３５】
また、本発明による高周波通信装置は、前記いずれか１つのバランス型増幅回路を、バランス出力型のＲＦＩＣにより生成された変調信号を増幅してシングルエンド入力型の高周波回路に送出するためのバラン機能兼アンプ機能として用いたことを特徴とする。
【００３６】
以上説明した本発明のバラン機能兼アンプ機能を兼ね備えたバランス型増幅回路を、バランス出力型のＲＦＩＣにより生成された変調信号を増幅してシングルエンド入力型の高周波回路に送出する回路として用いることによって、高周波通信装置の小型化,軽量化および低コスト化が可能となる。
【００３７】
また、一実施形態の高周波通信装置は、前記バランス型増幅回路が複数であって、前記複数のバランス型増幅回路の比帯域幅(＝帯域幅／中心周波数)を１００％未満になるように制限し、前記複数のバランス型増幅回路を互いの帯域が略重ならないように設計して、前記複数のバランス型増幅回路を送信用パワーアンプとして用いたことを特徴とする。
【００３８】
前記実施形態の高周波通信装置によれば、高調波スプリアス放射の問題は完全に解決することができる。また、極端に広帯域な増幅回路は、設計が困難であるだけでなく、回路が大規模化して寄生損失が顕著になるなどの問題が生じ易いが、比帯域幅を１００％未満に制限することにより、このような問題が解消できる。
【発明の効果】
【００３９】
以上より明らかなように、この発明のバランス型増幅回路によれば、小型で、しかも広帯域でほぼ正確なバランス動作が可能な高周波増幅回路を実現できる。また、本発明の高周波通信装置においては、小型化,低コスト化,省電力化および広帯域化が実現できる。
【００４０】
また、本発明のバランス型増幅回路によれば、バラン機能一体型の増幅回路、特に高電力のパワーアンプを実現でき、それによって、高周波通信装置の部品数削減とマルチモード化,マルチバンド化を容易にすることができる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明の実施の形態のバランス型増幅回路および高周波通信装置を、図面を用いてさらに具体的に詳細に説明する。以下の全ての設計例において、半導体素子としては、ＮＥＣ社製のＧaＡsＦＥＴであるＮＥ８５００１００を用いた。その理由は、このデバイスのＳパラメータが広く一般に公開されており、以下で設計例を示すに当たって曖昧さを排除できるためである。ただし、本発明における半導体素子は、この特定のデバイスに限定されるわけではなく、更にはＧaＡsＦＥＴに限定されるものではない。例えば、バイポーラトランジスタ等を用いても、同様の設計が可能である。
【００４２】
(第１実施形態)
図１は本発明による第１実施形態のバランス型増幅回路の原理図であり、図２はその具体的実現例である。後の説明(図１３,図１４)で利用するために、図１と図２の回路は、故意に３端子回路として設計してある。即ち入力側はバランス型の２端子入力であり、出力側はシングルエンド型の１端子出力である。後に図７で説明するが、このような３端子回路の入力側にバラン回路を追加すれば、通常のシングルエンド入出力型の２端子回路に変えることができる。
【００４３】
図１において、バランス型端子を構成する第１のポート１０１から入力された電気信号はシングルエンド型の第１の単位アンプ１１１で増幅され、バランス型端子を構成する第２のポート１０２から入力された電気信号はシングルエンド型の第２の単位アンプ１１２で増幅され、これら増幅された２系統の信号は、最終的には第３ノードの一例としての共通の出力ポート１０３に合成されて出力される。
【００４４】
２つのシングルエンド型の第１,第２の単位アンプ１１１,１１２は、説明の簡略化のため、それぞれ入力側の整合回路１０７,１０８と半導体素子(ＦＥＴ)１０５,１０６から成るＦＥＴ１段アンプとして図示してある。しかし、本発明における第１,第２の単位アンプ１１１,１１２は１段アンプやＦＥＴアンプに限定されるものではない。
【００４５】
前記半導体素子１０５の第１ノードの一例としての出力端子(ドレイン端子)と出力ポート１０３との間に、−９０度位相回路１０９を接続し、半導体素子１０６の第２ノードの一例としての出力端子(ドレイン端子)と出力ポート１０３との間に、＋９０度位相回路１１０を接続している。これにより、逆相駆動された２個の半導体素子１０５,１０６の２系統の出力電力は、出力ポート１０３において無駄なく同相合成される。
【００４６】
２個の半導体素子１０５,１０６の出力端子(ドレイン端子)の間には、略同じ大きさの２個の第１,第２のインダクタンス成分Ｌ１０１,Ｌ１０２の直列回路を挿入している。前記２個の第１,第２のインダクタンス成分Ｌ１０１,Ｌ１０２の中間点(Ａ点)にバイアス供給端子１０４を接続し、その中間点とグランドとの間に抵抗成分Ｒ１０１とキャパシタンス成分Ｃ１０１の直列回路を接続している。なお、抵抗成分Ｒ１０１とキャパシタンス成分Ｃ１０１は、半導体素子１０５,１０６が出力する信号成分のうち、同相成分である２倍高調波を吸収減衰させる目的で付加したものである。もし２倍高調波が特に問題とならないようないような用途であれば、抵抗成分Ｒ１０１とキャパシタンス成分Ｃ１０１は省いても構わない。
【００４７】
前記バイアス供給端子１０４から供給された直流電力は、キャパシタンス成分Ｃ１０１のためにグランドに漏れることなく、第１,第２のインダクタンス成分Ｌ１０１,Ｌ１０２を通り、半導体素子１０５,１０６の出力端子(ドレイン端子)に夫々供給される。そして、２個の半導体素子１０５,１０６が逆相駆動され、２個の第１,第２のインダクタンス成分Ｌ１０１,Ｌ１０２が略同じ大きさであることから、Ａ点は高周波的には仮想グランド点となる。そのため、Ａ点に接続されたバイアス供給端子１０４には、特にローパスフィルタを設けなくても、高周波信号の漏れが著しく抑圧される。そのため、従来技術(図２０)では必要だった大きなＬＣ素子Ｃ２００１,Ｃ２００２,Ｌ２００１,Ｌ２００２が必要なくなり、大幅な小型化が実現されている。
【００４８】
図２は、図１の原理図の具体的実現例である。図２において、２０１はバランス型端子を構成する第１のポート、２０２はバランス型端子を構成する第２のポート、２０３は第３ノードの一例としての共通の出力ポート、２１１はシングルエンド型の第１の単位アンプ、２１２はシングルエンド型の第２の単位アンプである。また、２０４はバイアス供給端子、２０５,２０６は半導体素子(ＦＥＴ)、２０７,２０８は入力側の整合回路、２０９は−９０度位相回路、２１０は＋９０度位相回路、Ｌ２０１,Ｌ２０２は略同じ大きさの２個の第１,第２のインダクタンス成分、Ｃ２０１はキャパシタンス成分、Ｒ２０１は抵抗成分である。
【００４９】
図１における−９０度位相回路１０９に相当する−９０度位相回路２０９は、キャパシタンス成分とインダクタンス成分を交互に配置させた多段回路であり、直列に接続された２個のキャパシタンス成分Ｃ２０２,Ｃ２０３およびそのキャパシタンス成分間の接続点とグランドとの間に接続された１個のインダクタンス成分Ｌ２０３を有している。また、図１における＋９０度位相回路１１０に相当する＋９０度位相回路２１０は、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路であり、直列に接続された２個のインダクタンス成分Ｌ２０４,Ｌ２０５およびそのインダクタンス成分間の接続点とグランドとの間に接続された１個のキャパシタンス成分Ｃ２０４を有している。また、図１における整合回路１０７,１０８に相当する整合回路２０７,２０８は、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路であり、直列に接続された２個のキャパシタンス成分Ｃ２０６,Ｃ２０７と、その直列に接続されたキャパシタンス成分Ｃ２０６,Ｃ２０７の両端とグランドとの間およびキャパシタンス成分間の接続点とグランドとの間に接続された３個のインダクタンス成分Ｌ２０６,Ｌ２０７,Ｌ２０８とを有している。バイアス供給端子２０４からの直流電力が出力ポート２０３に漏れるのを防ぐため、−９０度位相回路１０９と＋９０度位相回路１１０との接続点と出力ポート２０３との間にキャパシタンス成分Ｃ２０５が挿入されている。
【００５０】
図３と図４は、図２の回路の特性例である。これら結果を得た時の回路素子値は、Ｒ２０１＝７.１１８１６Ω、Ｃ２０１＝１０ｐＦ、Ｃ２０２＝２.５０４２１ｐＦ、Ｃ２０３＝１.９７１２３ｐＦ、Ｃ２０４＝１.８０８９ｐＦ、Ｃ２０５＝１０ｐＦ、Ｃ２０６＝１.５１６６５ｐＦ、Ｃ２０７＝２.６９５４７ｐＦ、Ｌ２０１＝Ｌ２０２＝０.７３５９５ｎＨ、Ｌ２０３＝１.１６１２７ｎＨ、Ｌ２０４＝０.００１２６０９６ｎＨ、Ｌ２０５＝０.９８９９５２ｎＨ、Ｌ２０６＝１.３７６５４ｎＨ、Ｌ２０７＝０.４５９３３１ｎＨ、Ｌ２０８＝０.３７５８３２ｎＨであった。
【００５１】
図２の回路がバランス型入力であるが故に、その回路応答は、本来の入力モードである逆相(奇モード)入力時と、望ましくない寄生成分である同相(偶モード)入力時とに、分けて考える必要がある。特に、後に示す本発明(図１３,図１４)においては、同相(偶モード)寄生成分の抑圧性能が重要になる。
【００５２】
図５と図６は、図３の図４の結果を得た時の評価系である。図５は奇モード用の評価系であり、評価対象の回路５０４を、理想バラン５０３を通して観察している。出力ポート５０２は通常の５０Ω系だが、入力ポート５０１は、理想バラン５０３が寄生的にインピーダンス変換機能を持ってしまうことを考慮して、２倍の１００Ω系にしている。図６は偶モード用の評価系であり、評価対象の回路６０４を、理想分配回路６０３を通して観察している。出力ポート６０２は通常の５０Ω系だが、入力ポート６０１は、理想分配回路６０３が寄生的にインピーダンス変換機能を持ってしまうことを考慮して、半分の２５Ω系にしている。
【００５３】
図３は、反射特性と透過特性(ゲイン特性)である。小規模な回路ながら、２.５ＧＨz〜５ＧＨz以上の広帯域に渡って、本来の奇モード入力に対しては低い反射特性３０１と高いゲイン特性３０２が得られ、その一方で望ましくない偶モード入力に対してはゲイン特性３０３が著しく低く抑圧されている。この結果より、図２の増幅回路が、広帯域に渡ってほぼ正確なバランス動作を実現した増幅回路であることが分かる。
【００５４】
図４は、図２における２つの単位アンプ２０７,２０８の出力負荷回路特性である。即ち、図２のＢ点において矢印方向を見た反射係数４０１と、図２のＣ点において矢印方向を見た反射係数４０２とを、スミスチャート上に２.５ＧＨz〜５.５ＧＨzの範囲でプロットしたものである。図４を見ると、これら反射特性は、広帯域に渡って低インピーダンス側(反射係数０.７＜１８０度付近)に誘導されている。このような出力負荷回路特性は、大電力のマイクロ波パワーアンプを設計する際に狙って実現される典型的な特性である。即ち、図２の回路は、パワーアンプとしての用途にも適している。
【００５５】
ところで、比較対象の従来技術(図１９,図２０)が２端子のシングルエンド型回路であるため、図２の回路についてもシングルエンド型での実現例を図７に示しておく。図７において、図２の増幅回路７０５の入力側は、バラン用のトランス回路７０４を介して入力ポート７０１に接続されている。出力ポート７０２は５０Ω系だが、入力ポート７０１は、トランス７０４によるインピーダンス変換効果を補正するため、１００Ω系にしてある。図８は図７の特性例であり、広帯域に渡って、反射特性８０１は抑圧され、高いゲイン特性８０２が得られている。
【００５６】
(第２実施形態)
図９は、本発明による第２実施形態のバランス型増幅回路の原理図である。図１に示した第１のバランス型増幅回路と構造,動作はほぼ同じであり、バイアス供給端子付近の構造が多少異なるだけである。
【００５７】
図９において、９０１はバランス型端子を構成する第１のポート、９０２はバランス型端子を構成する第２のポート、９０３は第３ノードの一例としての共通の出力ポート、９１１はシングルエンド型の第１の単位アンプ、９１２はシングルエンド型の第２の単位アンプである。また、９０４はバイアス供給端子、９０５,９０６は半導体素子(ＦＥＴ)、９０７,９０８は入力側の整合回路、９０９は−９０度位相回路、９１０は＋９０度位相回路である。
【００５８】
２個の半導体素子(ＦＥＴ)９０５,９０６の第１,第２ノードの一例としての出力端子(ドレイン端子)の間には、略同じ大きさの２個の第１,第２のインダクタンス成分Ｌ９０１,Ｌ９０２の直列回路が挿入される。前記２個の第１,第２のインダクタンス成分Ｌ９０１,Ｌ９０２の中間点(Ｄ点)には、バイアス供給端子９０４が接続されている。Ｄ点は、図１におけるＡ点と同様、高周波信号に対する仮想グランドとなっている。２個のＦＥＴ９０５,９０６の出力端子(ドレイン端子)の間には、略同じ大きさの２個の第１,第２のキャパシタンス成分Ｃ９０１,Ｃ９０２の直列回路も挿入されている。前記２個の第１,第２のキャパシタンス成分Ｃ９０１,Ｃ９０２の中間点とグランドとの間に抵抗成分Ｒ９０１が接続されている。
【００５９】
図１０は、図９の原理図の具体的実現例である。図１０において、１００１はバランス型端子を構成する第１のポート、１００２はバランス型端子を構成する第２のポート、１００３は第３ノードの一例としての共通の出力ポート、１０１１はシングルエンド型の第１の単位アンプ、１０１２はシングルエンド型の第２の単位アンプである。また、１００４はバイアス供給端子、１００５,１００６は半導体素子(ＦＥＴ)、１００７,１００８は入力側の整合回路、１００９は−９０度位相回路、１０１０は＋９０度位相回路、Ｌ１００１,Ｌ１００２は略同じ大きさの２個の第１,第２のインダクタンス成分、Ｃ１００１,Ｃ１００２は略同じ大きさの２個の第１,第２のキャパシタンス成分、Ｒ１００１は抵抗成分である。バイアス供給端子１００４からの直流電力が出力ポート１００３に漏れるのを防ぐため、−９０度位相回路１００９と＋９０度位相回路１０１０の接続点と出力ポート１００３との間に第３のキャパシタンス成分Ｃ１００６が挿入されている。
【００６０】
図９における−９０度位相回路９０９に相当する−９０度位相回路１００９は、キャパシタンス成分とインダクタンス成分を交互に配置させた多段回路である。その多段回路は、直列に接続された２個のキャパシタンス成分Ｃ１００３,Ｃ１００４およびそのキャパシタンス成分間の接続点とグランドとの間に接続された１個のインダクタンス成分Ｌ１００３を有している。図９における＋９０度位相回路９１０に相当する＋９０度位相回路１０１０は、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路である。その多段回路は、直列に接続された２個のインダクタンス成分Ｌ１００４,Ｌ１００５およびそのインダクタンス成分間の接続点とグランドとの間に接続された１個の並列キャパシタンス成分Ｃ１００５を有している。図９における整合回路９０７,９０８に相当する整合回路１００７,１００８は、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路である。その多段回路は、直列に接続された２個のキャパシタンス成分Ｃ１００７,Ｃ１００８と、その直列に接続されたキャパシタンス成分Ｃ１００７,Ｃ１００８の両端とグランドとの間およびキャパシタンス成分間の接続点とグランドとの間に接続された３個のインダクタンス成分Ｌ１００６,Ｌ１００７,Ｌ１００８を有している。
【００６１】
図１０の回路において、例えば以下のような回路素子値にすれば、図２の回路と同様の特性が得られる。Ｒ１００１＝４.２２８８４Ω、Ｃ１００１＝Ｃ１００２＝４.７３０７ｐＦ、Ｃ１００３＝１.７２５７４ｐＦ、Ｃ１００４＝１.５６４７８ｐＦ、Ｃ１００５＝１.２８１２８ｐＦ、Ｃ１００６＝１０ｐＦ、Ｃ１００７＝１.５１３１８ｐＦ、Ｃ１００８＝２.４９０７７ｐＦ、Ｌ１００１＝Ｌ１００２＝０.４９４５７５ｎＨ、Ｌ１００３＝１.７７２４２ｎＨ、Ｌ１００４＝０.５６０２０４ｎＨ、Ｌ１００５＝１.４２８４ｎＨ、Ｌ１００６＝１.４４９３３ｎＨ、Ｌ１００７＝０.５３０９７７ｎＨ、Ｌ１００８＝０.４３２４８６ｎＨである。
【００６２】
上記第２実施形態のバランス型増幅回路は、第１実施形態のバランス型増幅回路と同様の効果を有している。
【００６３】
(第３実施形態)
本発明の原理図(図１,図９)における「−９０度位相回路１０９,９０９」と「＋９０度位相回路１１０,９１０」の実現方法は、具体的実現例(図２,図１０)で示したようなキャパシタンス素子とインダクタンス素子による集中定数多段回路に限定されるものではない。例えば、分布定数回路でも実現可能である。
【００６４】
図１１は、本発明による第３実施形態のバランス型増幅回路の回路図であり、図１０のバランス型増幅回路における位相回路を分布定数回路で置き換えた例である。「−９０度位相回路１００９」は、使用周波数帯において略３／４波長となる寸法の高周波伝送線路Ｔ１１０１によって置き換えられている。「＋９０度位相回路１０１０」は、使用周波数帯において略１／４波長となる寸法の高周波伝送線路Ｔ１１０２によって置き換えられている。
【００６５】
図１１において、１１０１はバランス型端子を構成する第１のポート、１１０２はバランス型端子を構成する第２のポート、１１０３は第３ノードの一例としての共通の出力ポート、１１１１はシングルエンド型の第１の単位アンプ、１１１２はシングルエンド型の第２の単位アンプである。また、１１０４はバイアス供給端子、１１０５,１１０６は半導体素子(ＦＥＴ)、１１０７,１１０８は入力側の整合回路、１１０９は−９０度位相回路、１１１０は＋９０度位相回路、Ｌ１１０１,Ｌ１１０２は略同じ大きさの２個の第１,第２のインダクタンス成分、Ｃ１１０１,Ｃ１１０２は略同じ大きさの２個の第１,第２のキャパシタンス成分、Ｒ１１０１は抵抗成分、Ｌ１１０３は第３のインダクタンス成分、Ｃ１１０６は第３のキャパシタンス成分である。
【００６６】
前記整合回路１１０７,１１０８は、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路である。その多段回路は、直列に接続された２個のキャパシタンス成分Ｃ１１０７,Ｃ１１０８と、その直列に接続されたキャパシタンス成分Ｃ１１０７,Ｃ１１０８の両端とグランドとの間およびキャパシタンス成分間の接続点とグランドとの間に接続された３個のインダクタンス成分Ｌ１１０６,Ｌ１１０７,Ｌ１１０８を有している。
【００６７】
図１２は、図１１のバランス型増幅回路の特性例であり、やはり図５と図６の評価方法によって求めたシミュレーション結果である。２.５〜５.０ＧＨz程度の広帯域に渡って、逆相入力成分(奇モード)に対しては高いゲイン特性１２０２が得られると共に反射特性１２０１は抑圧されており、同相入力成分(偶モード)に対してはゲイン特性１２０３が十分に抑圧されている。この結果を得た時の素子値は、Ｒ１１０１＝１０.６８８２Ω、Ｃ１１０１＝Ｃ１１０２＝３.９４９６２ｐＦ、Ｃ１１０６＝１０ｐＦ、Ｃ１１０７＝１.４８７９３ｐＦ、Ｃ１１０８＝２.５８０４１ｐＦ、Ｌ１１０１＝Ｌ１１０２＝０.６９０９３ｎＨ、Ｌ１１０３＝０.２６０７４４ｎＨ、Ｌ１１０６＝１.３３８８１ｎＨ、Ｌ１１０７＝０.４７１５９３ｎＨ、Ｌ１１０８＝０.３７１５１５ｎＨであり、高周波伝送線路Ｔ１１０１は特性インピーダンスが５１.４５８７Ωで４ＧＨzにおいて位相角度が２６１.３９４度となり、高周波伝送線路Ｔ１１０２は特性インピーダンスが７８.１３８４Ωで４ＧＨzにおいて位相角度が７８.１３８４度となる。
【００６８】
上記第３実施形態のバランス型増幅回路は、第１実施形態のバランス型増幅回路と同様の効果を有している。
【００６９】
(第４実施形態)
本発明は、増幅回路を中心として、高周波通信装置全体の小型化,低コスト化,高性能化をも目的とするものである。図１５は本発明による第５実施形態の高周波通信装置の送信系の模式的ブロック図の一例であり、図１７の従来技術に対比させたものである。
【００７０】
図１５において、筐体１５０５の内部では、ＲＦＩＣ形態のマルチバンド送信信号源１５０３が生成した送信信号は、差動線路１５０４を通り、本発明によるバランス型増幅回路(図１および図９)を用いた広帯域バランス型送信アンプ１５０２に入力される。増幅された信号は、広帯域アンテナ１５０１によって放射される。
【００７１】
図１５の高周波通信装置は、全ての回路を８００ＭＨz〜５.２ＧＨzに渡り広帯域化することで、従来技術の高周波通信装置(図１７)と比べて、著しい回路の簡略化,小型化,軽量化および低コスト化を実現している。図１５のような広帯域な高周波通信装置を実現するに当たって、広帯域アンテナ１５０１は既にＵＷＢ(Ultra Wide Band)システム向け等に製品化されており、広帯域信号源ＲＦＩＣ(１５０３)もダイレクトコンバージョン方式を用いれば実現可能であることが既に知られていた。即ち、従来技術(図１７)から本発明(図１５)に移行するに当たって、大きな障害となっていたのは、送信アンプ１７０５〜１７０８とバラン１７０９〜１７１２の広帯域化のみであった。
【００７２】
これに対して、本発明のバランス型増幅回路を用いることによって、バラン機能一体型の広帯域アンプが容易に実現できる。またその際、図４において具体的に示した通り、大電力パワーアンプ向けのアンプ設計が可能である。そのため、図１５における送信アンプ１５０２として必要な条件を全て満たしている。即ち、本発明のバランス型増幅回路により、図１５のような大幅簡略化されたマルチモード,マルチバンドの高周波通信装置を実現することができる。
【００７３】
(第５実施形態)
前記第４実施形態の図１５の高周波通信装置には一つ問題があり、あまりに回路を広帯域化し過ぎたために、高調波のスプリアス放射が発生し易い。この点を改良したものが、図１３に示す、本発明による第５実施形態の高周波通信装置である。
【００７４】
まず、前記第４実施形態の図１５の高周波通信装置における高調波スプリアスの発生の様子を、図１６の模式的スペクトル図を用いて説明する。図１５における送信アンプ１５０２は、前述のように、８００ＭＨz〜５.２ＧＨz程度をカバーする広い帯域１６０１を有する。このアンプに対し、例えば８００ＭＨzの基本波の信号１６０２を入力すると、図１６に示すように、２倍から６倍までの高調波の信号１６０３〜１６０７が帯域１６０１内で発生する。これら高調波の信号１６０３〜１６０７は、帯域内で発生するが故に、ほとんど除去されることなくアンテナ１５０１から放射されてしまう。２倍から６倍までの高調波１６０３〜１６０７のうち、偶数次の高調波の信号１６０３,１６０５,１６０７については、図１５においては送信アンプ１５０２が広帯域バランス回路であるが故に、内部でキャンセルされて外に漏れ出ない。しかし、奇数次の高調波の信号１６０４,１６０６については、送信アンプ１５０２の後ろに高価な可変フィルタ回路でも付加しないと、除去する方法が無い。
【００７５】
図１３に示す本発明による第５実施形態の高周波通信装置は、以上説明した高調波スプリアス放射を防ぐために考案したものである。筐体１３０８の内部では、ＲＦＩＣ形態のマルチバンド送信信号源１３０５が生成した送信信号は、低域側帯域Low Band(８００ＭＨz〜１.９ＧＨz)の信号と高域側帯域High Bandの信号(２.４ＧＨz〜５.２ＧＨz)とで、２系統に分けて処理される。低域側帯域Low Bandの場合の信号は、差動線路１３０６を通って本発明による広帯域バランス型送信アンプ１３０３に入力され、増幅された後にアンテナ共用器１３０２を通ってアンテナ１３０１から放射される。高域側帯域High Bandの場合の信号は、差動線路１３０７を通って本発明による広帯域バランス型送信アンプ１３０４に入力され、増幅された後にアンテナ共用器１３０２を通ってアンテナ１３０１から放射される。アンテナ共用器１３０２は、フィルタを組合せた無損失電力合成器(Diplexer)でも構わないし、スイッチ回路であっても構わない。
【００７６】
図１４は、図１３の回路の動作を表す模式的なスペクトル図である。図１４における２つの広帯域バランス型送信アンプ１３０３,１３０４はそれぞれ広帯域ではあるが、比帯域幅(＝帯域幅／中心周波数)が１００％よりは狭く制限された帯域１４０１,１４０２を有する。低域側帯域Low Band用の送信アンプ１３０３に例えば８００ＭＨzの基本波の信号１４０３が入力されたとすると、その２倍波の信号１４０４は帯域内１４０１に入るものの、３倍波はもはや帯域外であり、アンプの外に増幅されて漏れることが無い。同様に高域側帯域High Band用の送信アンプ１３０４に例えば１.９ＧＨzの基本波の信号１４０５が入力されたとすると、その２倍波の信号１４０６は帯域内１４０２に入るものの、３倍波はもはや帯域外であり、アンプの外に増幅されて漏れることが無い。また、送信アンプ１３０３,１３０４が本発明による広帯域バランス型増幅回路であるために、前記の２倍波１４０４,１４０６も実際にはアンプ内部でキャンセルされて、外に漏れ出て来ない。このようにして、図１３の高周波通信装置においては、図１５と比べて多少は回路が複雑化するものの、高調波スプリアス放射の問題は完全に解決される。
【００７７】
図１３の高周波通信装置において、送信アンプ１３０３,１３０４の比帯域幅を１００％未満に制限したことは、これら送信アンプを実現する上でも有利である。図１６のような極端に広帯域過ぎるアンプは、設計が困難であるだけでなく、回路が大規模化して寄生損失が顕著になるなど、様々な問題が生じ易い。比帯域幅を１００％未満に制限すれば、このような問題なく増幅回路を実現し易い。
【００７８】
(比較例１)
従来技術(図２０)における２つの問題点、回路素子数が多い問題と、広帯域で正確なバランス動作ができない問題を示すために、実際に設計を行った。本発明の特性(図３)と比較するために、本発明(図２)と同様に、図２１のようなバランス型入力の３端子回路に修正して設計を行った。
【００７９】
設計の手順としては、２つの単位アンプ２１１１,２１１２を５０Ω系で３.５ＧＨz〜４.５ＧＨz程度の帯域を目標に広帯域設計しておき、別途５０Ω系で設計しておいた残りの集中定数１８０度ウィルキンソン電力合成器と組み合わせる方法をとった。
【００８０】
図２１において、２系統の単位アンプ２１１１,２１１２はそれぞれ、入力側の整合回路２１０７,２１０９と半導体素子２１０６,２１０７と出力側の整合回路２１０８,２１１０から成るシングルエンド型増幅回路である。半導体素子２１０６,２１０７のドレイン端子には、それぞれバイアス供給端子２１０４,２１０５が接続される。これらバイアス供給端子２１０４,２１０５の直前には、高周波信号の漏れを防ぐためのローパスフィルタ回路として、直列にインダクタンス成分Ｌ２１０１,Ｌ２１０２が夫々挿入され、バイアス供給端子２１０４,２１０５とグランドとの間にキャパシタンス成分Ｃ２１０１,２１０２が接続される。また、図２１では抵抗Ｒ２００２と３個のキャパシタンス成分Ｃ２１０６,Ｃ２１０７,Ｃ２１０８と２個のインダクタンス成分Ｌ２１０６Ｌ２１０７で集中定数ウィルキンソン電力分配器を構成している。抵抗Ｒ２１０２と３個のキャパシタンス成分Ｃ２１０９,Ｃ２１１０,Ｃ２１１１と２個のインダクタンス成分Ｌ２１０８,Ｌ２１０９で集中定数ウィルキンソン電力分配器を形成している。
【００８１】
単位アンプ２１１１,２１１２の設計の際には、図２０における入力側の整合回路２００７,２００９に相当する整合回路２１０７,２１０９としては、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路を採用している。その多段回路は、直列に接続された２個のキャパシタンス成分Ｃ２１０２,Ｃ２１０３と、その直列に接続されたキャパシタンス成分Ｃ２１０２,Ｃ２１０３の両端とグランドとの間およびキャパシタンス成分間の接続点とグランドとの間に接続された３個のインダクタンス成分Ｌ２１０２,Ｌ２１０３,Ｌ２１０４を有している。
【００８２】
また、図２０における出力側の整合回路２００８,２０１０に相当する整合回路２１０８,２１１０としては、キャパシタンス成分とインダクタンス成分を交互に配置された多段回路を採用している。その多段回路は、入出力間に接続された１個のインダクタンス成分Ｌ２１０５と、そのインダクタンス成分Ｌ２１０５の両端とグランドとの間に夫々接続された２個のキャパシタンス成分Ｃ２１０４,Ｃ２１０５を有している。
【００８３】
図２１の回路を見ると、本発明の回路(図２,図１０)と比較して、一見して回路素子数が多いことが分かる。素子数が多いだけでなく、中でも特にバイアス部においては大きな素子値(Ｃ２１０１,Ｌ２１０１)が複数個使われるために、実際の回路のサイズとしては非常に大きくなってしまう問題があることが分かる。
【００８４】
図２２は、図２１の回路の特性の一例である。この結果を得た時の回路素子値は、Ｒ２１０１＝１.１３０６９Ω、Ｃ２１０１＝１０ｐＦ、Ｃ２１０２＝１.２８０５５ｐＦ、Ｃ２１０３＝２.５４８ｐＦ、Ｃ２１０４＝１.０１３４４ｐＦ、Ｃ２１０５＝１.８４６０７ｐＦ、Ｃ２１０６＝２.０４９３４ｐＦ、Ｃ２１０７＝２.９０６１９ｐＦ、Ｃ２１０８＝２.１５１３４ｐＦ、Ｃ２１０９＝０.０２００１３８ｐＦ、Ｃ２１１０＝１.０２３２ｐＦ、Ｌ２１０１＝１０ｎＨ、Ｌ２１０２＝１.５１７３９ｎＨ、Ｌ２１０３＝０.４３２７９２ｎＨ、Ｌ２１０４＝０.３２８０３２ｎＨ、Ｌ２１０５＝０.２５２８１６ｎＨ、Ｌ２１０６＝０.７８２２６６ｎＨ、Ｌ２１０７＝１.０９７０２ｎＨ、Ｌ２１０８＝２.４８８６３ｎＨであった。
【００８５】
図２２を見ると、３ＧＨz〜４.５ＧＨz程度に渡って、本来の奇モード入力に対しては低い反射特性２２０１と高いゲイン特性２２０２が得られており、正常に広帯域アンプが実現できているように見える。しかしながら問題は、望ましくない偶モードに対するゲイン特性２２０３であり、４.５ＧＨz近辺のごく狭い帯域を除けば、全く抑圧ができていないことが分かる。この現象は即ち、既に指摘した通り、図２２に従来技術によるバランス型増幅回路には、回路が正常なバランス動作をする周波数帯、即ち２個の半導体素子２１０６,２１０７(図２１に示す)がほぼ正確に１８０度逆相で駆動される周波数帯が、極めて狭帯域になってしまう問題があることが分かる。
【図面の簡単な説明】
【００８６】
【図１】図１は本発明による第１実施形態のバランス型増幅回路の原理図である。
【図２】図２は前記バランス型増幅回路の具体的な回路図である。
【図３】図３は前記バランス型増幅回路の特性を示す図である。
【図４】図４は前記バランス型増幅回路の特性を示す図である。
【図５】図５は前記バランス型増幅回路の奇モード用の評価系の模式図である。
【図６】図６は前記バランス型増幅回路の偶モード用の評価系の模式図である。
【図７】図７はバランを用いたシングルエンド型の増幅回路の実現例を示す図である。
【図８】図８は図７の増幅回路の特性を示す図である。
【図９】図９は本発明による第２実施形態のバランス型増幅回路の回路図である。
【図１０】図１０は前記バランス型増幅回路の具体的な回路図である。
【図１１】図１１は本発明による第３実施形態のバランス型増幅回路の回路図である。
【図１２】図１２は前記バランス型増幅回路の特性を示す図である。
【図１３】図１３は本発明による第５実施形態の高周波通信装置のブロック図である。
【図１４】図１４は前期高周波通信装置の回路動作を説明するための模式的スペクトル図である。
【図１５】図１５は本発明による第４実施形態の高周波通信装置のブロック図である。
【図１６】図１６は前期高周波通信装置の回路動作を説明するための模式的スペクトル図である。
【図１７】図１７は従来技術による高周波通信装置のブロック図である。
【図１８】図１８は前記高周波通信装置の回路動作を説明するための模式的スペクトル図である。
【図１９】図１９は第１の従来技術のバランス型増幅回路の回路図である。
【図２０】図２０は第２の従来技術のバランス型増幅回路の回路図である。
【図２１】図２１は従来技術の比較用の回路図である。
【図２２】図２２は図２１の回路の特性を示す図である。
【符号の説明】
【００８７】
１０１,１０２,２０１,２０２,５０１,６０１,７０１,９０１,９０２,１００１,１００２,１１０１,１１０２,１９０１,２００１,２１０１,２１０２…入力ポート
１０３,２０３,５０２,６０２,７０２,９０３,１００３,１１０３,１９０２,２００２,２１０３…出力ポート
１０４,２０４,７０３,９０４,１００４,１１０４,１９０３,１９０４,２００３,２００４,２１０４,２１０５…バイアス供給端子
１０５,１０６,２０５,２０６,９０５,９０６,１００５,１００６,１１０５,１１０６,１９０５,１９０６,２００５,２００６,２１０６,２１０７…半導体素子
１０７,１０８,９０７,９０８,１９０７〜１９１０,２００７〜２０１０…整合回路
１０９,１１０,２０９,２１０,９０９,９１０,１００９,１０１０,２０１３,２０１４…位相回路
１１１,１１２,２１１,２１２,９１１,９１２,１０１１,１０１２,１１１１,１１１２,１９１１,１９１２,２０１１,２０１２,２１１１,２１１２…単位アンプ
Ｒ１０１,Ｒ２０１,Ｒ９０１,Ｒ１００１,Ｒ１１０１,Ｒ１９０１,Ｒ１９０２,Ｒ２００１,Ｒ２００２,Ｒ２００２…抵抗成分
Ｃ１０１,Ｃ２０１〜Ｃ２０７,Ｃ９０１,Ｃ９０２,Ｃ１００１〜Ｃ１００８,Ｃ１１０１〜Ｃ１１０３,Ｃ１１０７,Ｃ１１０８,Ｃ２００１〜Ｃ２０１２,Ｃ２１０１〜Ｃ２１１０…キャパシタンス成分
Ｌ１０１,Ｌ１０２,Ｌ２０１〜Ｌ２０８,Ｌ９０１,Ｌ９０２,Ｌ１００１〜Ｌ１００８,Ｌ１１０１〜Ｌ１１０３,Ｌ１１０６〜Ｌ１１０８,Ｌ２００１〜Ｌ２０１０,Ｌ２１０１〜Ｌ２１０８…インダクタンス成分
Ｔ１１０１,Ｔ１１０２,Ｔ１９０１〜Ｔ１９０６…高周波伝送線路
３０１,８０１,１２０１,２２０１…反射特性
３０２,３０３,８０２,１２０２,１２０３,２２０２,２２０３…ゲイン特性
４０１,４０２…反射係数
５０３,１７０９〜１７１２…バラン
６０３,１９１３…分配器
１９１４…合成器
５０４,６０４…評価対象の回路
７０５…増幅回路
１３０３,１３０４,１５０２,１７０５〜１７０８…送信アンプ
７０４…トランス
１３０８,１５０５,１７２１…筐体
１３０１,１５０１,１７０１〜１７０４…アンテナ
１３０２…アンテナ共用器
１３０６,１３０７,１５０４,１７１７〜１７２０…差動線路
１３０５,１５０３,１７１３〜１７１６…送信信号源
１４０１,１４０２,１６０１…帯域
１４０３〜１４０６,１６０２〜１６０７…信号
１８０１〜１８０４…増幅帯域
【図１】
2005143089.tif 000003
【図２】
2005143089.tif 000004
【図３】
2005143089.tif 000005
【図４】
2005143089.tif 000006
【図５】
2005143089.tif 000007
【図６】
2005143089.tif 000008
【図７】
2005143089.tif 000009
【図８】
2005143089.tif 000010
【図９】
2005143089.tif 000011
【図１０】
2005143089.tif 000012
【図１１】
2005143089.tif 000013
【図１２】
2005143089.tif 000014
【図１３】
2005143089.tif 000015
【図１４】
2005143089.tif 000016
【図１５】
2005143089.tif 000017
【図１６】
2005143089.tif 000018
【図１７】
2005143089.tif 000019
【図１８】
2005143089.tif 000020
【図１９】
2005143089.tif 000021
【図２０】
2005143089.tif 000022
【図２１】
2005143089.tif 000023
【図２２】
2005143089.tif 000024