(57)【要約】      （修正有）【課題】めっきなどの手法により形成された硬質の突起電極を有する回路基板において、半導体素子との機械的接合不良の要因になる突起電極内部の金属膜の露出、半導体素子との電気的接続不良の要因になる突起電極表面のクラックの発生などを起こすことなく、簡易な方法によって、突起電極の高さを均一化する。【解決手段】回路基板１の表面に、突起電極の下地層になる金属層２，５を形成し次いで、該金属層に平坦化治具７を押圧することにより該金属層の高さを均一化し、さらに金属層の表面に金属膜１２を積層することにより突起電極１３を形成する。【選択図】図２
2005101068.tif 000002
【特許請求の範囲】
【請求項１】
回路基板に突起電極を形成する方法において、
回路基板の表面に第１のメッキレジストを形成する工程と、
回路基板の突起電極を形成しようとする位置の上層にあたる第１のメッキレジストに開口部を形成する工程と、
開口部に金属層を形成する工程と、
第１のメッキレジストを除去する工程と、
金属層の回路基板表面からの高さを均一化する工程と、
回路基板表面の金属層が形成された以外の部分に第２のメッキレジストを形成する工程と、
金属層の表面に金属膜を形成する工程と、
第２のメッキレジストを除去する工程とを含むことを特徴とする突起電極の形成方法。
【請求項２】
金属層の高さを均一化する工程は、
片面に凹部を有する平坦化用治具を準備し、
平坦化用治具の凹所が形成された面と回路基板の金属層が形成された面とを対向させ、
回路基板表面の金属層と平坦化用治具の凹所とが対応する位置になるように位置決めし、
平坦化用治具の凹所を回路基板の金属層に当接して加圧することにより行われることを特徴とする請求項１記載の突起電極の形成方法。
【請求項３】
平坦化用治具は、
凹所の深さを、回路基板に形成された金属層の高さよりも小さく形成したことを特徴とする請求項２記載の突起電極の形成方法。
【請求項４】
金属層の高さを均一化する工程は、
金属層を研磨して金属層の高さを均一化したのち、
研磨によって金属層縁部に生成するばりを除去することにより行われることを特徴とする請求項１記載の突起電極の形成方法。
【請求項５】
研磨によって金属層縁部に生成するばりの除去は、１以上の刃を有する治具を用いて行われることを特徴とする請求項４記載の突起電極の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、突起電極の形成方法に関する。
【背景技術】
【０００２】
複数の大規模集積回路で構成されたシステムおよび機能を、一つの半導体素子に平面的に集約するシステムオンチップ（以後「ＳＯＣ」と称す）の進歩は、半導体素子の飛躍的な小型化をもたらし、携帯電話、携帯情報端末などの携帯情報機器を急速に普及させる原動力のひとつになってきた。しかしながら、ＳＯＣでは、仮に一つの機能変更が生じた場合、半導体素子の設計から製造工程までのすべてに変更が必要であり、機能が変更された半導体素子の開発には膨大な費用と時間を要するという問題がある。
【０００３】
一方、最近では、携帯情報機器のさらなる高機能化が進み、それに伴って商品サイクルが短くなり、開発期間の短縮および開発費用の低減が望まれている。したがって、ＳＯＣは携帯情報機器の開発にはそぐわない手法になりつつある。
【０００４】
このＳＯＣに代わって注目を集めているのが、システムインパッケージ（以後「ＳＩＰ」と称す）である。ＳＩＰは、種々の機能を有する複数の半導体素子を一つの基板上に３次元的に搭載する手法であり、種々の利点を有する。たとえば、回路基板の小型化に有効である。また、ＳＩＰでは、一部の半導体素子の変更、追加、基板の変更などによって、種々の機能変更に容易に対応でき、ＳＯＣに比べて開発期間の大幅な短縮および開発コストの著しい低減を図ることができる。ＳＩＰにおいては、バンプなどの突起電極が設けられたベアチップ半導体素子を、その能動素子面を下に向けて電気的に接続するいわゆるフェースダウンに準じ、基板にフリップチップボンディング方式にて実装を行う手法が主流になっている。
【０００５】
しかしながら、ＳＩＰでは、仕様の異なる種々の半導体素子を組み合わせて１つのシステムを構成するので、場合によっては、突起電極が設けられていない半導体素子を用いることが必要になる。このような場合、フリップチップボンディング方式以外の他の実装手法が採用されるけれども、他の実装手法は、半導体素子と基板表面に形成された電極端子との距離を拡げるので、回路基板の小型化・高密度化を妨げるという問題がある。
【０００６】
したがって、フリップチップボンディング方式を実施するために、ベアチップ半導体素子の電極上または回路基板の導体配線の電極端子上に突起電極（バンプ）を設けることが行われる。
【０００７】
回路基板の電極端子上への突起電極の形成は、めっきなどによって行われる（たとえば、特許文献１参照）。特許文献１によれば、電極端子の上に無電解銅めっきによって銅からなる厚さ２０〜３０μｍ程度の下地金属層を形成し、その上に無電解ニッケルめっきによってニッケルを５μｍ積層し、さらにその上に無電解金めっきによって金を０．５μｍ積層することにより、突起電極を形成する。下地金属層は、半導体素子の電極との接合信頼性などを確保するために、２０〜３０μｍという他の金属のめっき厚に比べて非常に大きな範囲を持たせている。しかしながら、無電解銅めっきはめっき条件のわずかな変化などでもめっき厚が不均一になりやすいので、銅のめっき厚にこのような大きい許容範囲を持たせることによって、最終的に形成される突起電極の基板表面からの高さに、±１０μm程度の不揃いが生じる。突起電極の高さが不揃いであると、突起電極付き回路基板とベアチップ半導体素子の電極との接合バラツキが発生し、接合信頼性に支障をきたす。
【０００８】
また、フリップチップボンディング方式では、回路基板とベアチップ半導体素子との熱膨張の差によって生じる回路基板の熱変形を吸収しやすいこと、突起電極付き回路基板とベアチップ半導体素子との接合時に回路基板のうねりなどの高低差を吸収しやすいことなどの理由から、突起電極は高いことが望まれる。しかしながら、特許文献１の方法において、さらに高い突起電極を形成するには、銅のめっき厚をさらに大きくしなければならないけれども、前述のように無電解銅めっきではめっき厚がばらつきやすいので、突起電極の高さが一層不揃いになり、好ましくない。
【０００９】
このような問題に鑑み、ベアチップ半導体素子の電極上に形成された多数の突起電極を平坦化治具で加圧し、突起電極高さの不揃いを解消する平坦化処理方法が提案されている（たとえば、特許文献２参照）。図４は、従来技術における突起電極の平坦化処理方法の工程を模式的に示す断面図である。
【００１０】
図４（ａ）では、高さが不均一な突起電極１０２を有するベアチップ半導体素子１０１を、吸着ツール１０４に真空吸着させ、ベアチップ半導体素子１０１の突起電極１０２が形成された面１０３を、平坦化用ツール１０５に対向させる。そして、図示しない、レーザ光を利用した計測手段により、ベアチップ半導体素子１０１の突起電極１０２の高さを計測し、吸着ツール１０４を平坦化用ツール１０５に対して下降させるストロークを決定する。図４（ｂ）では、吸着ツール１０４を、図示しない下降上昇手段によって、予め定められたストロークに従って下降させ、ベアチップ半導体素子１０１の突起電極１０２を平坦化用ツール１０５の上面１０６に押しつける。これにより、図４（ｃ）に示すように、ベアチップ半導体素子１０１の突起電極１０２の高さが均一に揃えられる。
【００１１】
特許文献２に開示の方法は、突起電極が、はんだボール、金ボールなどの硬度が１００Ｈｖ程度（荷重５０ｇ）と低くかつ変形しやすい材料から構成される場合には有効である。一方、回路基板上にめっき法で形成した多層金属突起電極は硬度が２００Ｈｖ前後と高いので、特許文献２の方法で平坦化するには加圧を高くする必要がある。特許文献２の方法では、突起電極を平坦化用ツールの平らな面に押しつけるだけなので、押しつける圧力を高くすると、突起電極の金属膜の変形などにより、ニッケルなどの金属膜の一部が突起電極の接合面に露出し、半導体素子と回路基板との接合阻害の要因になり、接合に支障をきたすという問題がある。また、ニッケルなどの金属膜に亀裂が生じ、突起電極自体にクラックが発生し、接続信頼性に不具合が起こるという問題もある。
【００１２】
【特許文献１】特開２０００−２０８９１０号公報
【特許文献２】特開平１１−８７４３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、回路基板の表面に突起電極を形成する方法であって、複数の金属層を積層して構成され、高さが均一化され、接合不良、接続信頼性に不具合が起こり難い突起電極を容易に形成する突起電極の形成方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明は、回路基板に突起電極を形成する方法において、
回路基板の表面に第１のメッキレジストを形成する工程と、
回路基板の突起電極を形成しようとする位置の上層にあたる第１のメッキレジストに開口部を形成する工程と、
開口部に金属層を形成する工程と、
第１のメッキレジストを除去する工程と、
金属層の回路基板表面からの高さを均一化する工程と、
回路基板表面の金属層が形成された以外の部分に第２のメッキレジストを形成する工程と、
金属層の表面に金属膜を形成する工程と、
第２のメッキレジストを除去する工程とを含むことを特徴とする突起電極の形成方法である。
【００１５】
また本発明の突起電極の形成方法は、金属層の高さを均一化する工程は、
片面に凹部を有する平坦化用治具を準備し、
平坦化用治具の凹所が形成された面と回路基板の金属層が形成された面とを対向させ、
回路基板表面の金属層と平坦化用治具の凹所とが対応する位置になるように位置決めし、
平坦化用治具の凹所を回路基板の金属層に当接して加圧することにより行われることを特徴とする。
【００１６】
さらに本発明の突起電極の形成方法は、前述の平坦化用治具が、
凹所の深さを、回路基板に形成された金属層の高さよりも小さく形成したことを特徴とする。
【００１７】
さらに本発明の突起電極の形成方法は、前述の金属層の高さを均一化する工程が、
金属層を研磨して金属層の高さを均一化したのち、
研磨によって金属層縁部に生成するばりを除去することにより行われることを特徴とする。
【００１８】
さらに本発明の突起電極の形成方法は、研磨によって金属層縁部に生成するばりの除去は、１以上の刃を有する治具を用いて行われることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、回路基板の表面に第１のメッキレジストを形成し、回路基板の突起電極を形成しようとする位置の上層にあたる第１のメッキレジストに開口部を形成し、開口部に金属層を形成し、第１のメッキレジストを除去し、金属層の回路基板表面からの高さを均一化し、回路基板表面の金属層が形成された以外の部分に第２のメッキレジストを形成し、金属層の表面に金属膜を形成し、第２のメッキレジストを除去することによって、回路基板の表面に、複数の金属層を積層して構成され、高さが均一化され、接合不良、接続信頼性に不具合が起こり難い突起電極を形成することができる。
【００２０】
本発明の方法は、従来のように突起電極を形成した後に突起電極の高さを均一化するのではなく、突起電極のコアになる金属層を形成した時点で該金属層の高さを均一化し、その後金属層の上に所望の金属膜を被覆して突起電極を形成することを特徴とする。したがって、本発明の方法は、めっきにより形成される、複数の金属膜からなりかつ硬度の高い突起電極を形成する場合にも有利である。また、従来法において突起電極の高さを均一化する際に起こる、ニッケルめっき膜などの金属膜の露出による回路基板と半導体素子との接合不良、ニッケルめっき膜などの金属膜に亀裂が生じ、ひいては突起電極にクラックが発生することによる接続信頼性の不具合などが防止されるので、回路基板に突起電極を形成する工程の歩留りが著しく向上し、コストの低減が可能になる。さらに、回路基板に突起電極を形成した後に突起電極の高さを均一化する場合のように、均一化のための設備が不要になる。
【００２１】
本発明の方法によって突起電極を形成した回路基板は、突起電極の回路基板表面からの高さが均一化されているので、半導体素子の電極との接合ばらつきがない均一な接合強度を確保することが可能になり、良好な接続信頼性を得ることができ、システムインパッケージの小型化および高密度化を図る上で非常に有用である。
【００２２】
本発明によれば、片面に凹部を有する平坦化用治具を準備し、この平坦化用治具の凹所が形成された面と回路基板の金属層が形成された面とを対向させ、回路基板表面の金属層と平坦化用治具の凹所とが対応する位置になるように位置決めし、平坦化用治具の凹所を回路基板の金属層に当接して加圧することによって、回路基板表面に形成された金属層の回路基板表面からの高さを容易に均一化することができる。また、均一化処理に用いられる平坦化用治具は、その片面に凹所が形成されただけの簡単な構造であり、均一化処理自体も該平坦化用治具を金属層に加圧するという簡単な操作により行われるので、突起電極の形成工程に大きな負荷およびコストアップを与えることなく、前述のような優れた効果を有する突起電極を形成することができる。
【００２３】
本発明によれば、前述の平坦化用治具において、凹所の深さを回路基板に形成された金属層の高さよりも小さく形成することによって、金属層の高さの均一化を一層確実に行うことができる。
【００２４】
本発明によれば、高さが不揃いな状態の金属層を研磨して均一化した後、研磨により金属層縁部に生成するばりを除去することによって、金属層の高さの均一化とともに、横方向の形状の不揃いもなくなり、狭ピッチ幅の突起電極の形成にも対応が可能になる。これらに示すように、突起電極を形成する前に高さの均一化を行うことにより、種々の方法を採用でき、それに伴って種々の長所が得られる。
【００２５】
本発明によれば、金属層を研磨した後の金属層縁部に生成するばりの除去を、１以上の刃を有する治具を用いて行うことによって、ばりを効率良く正確に除去することができ、回路基板と半導体素子との接続信頼性がさらに向上する。
【発明を実施するための最良の形態】
【００２６】
図１は、本発明の実施の第１形態である突起電極の形成方法を説明するフローチャートである。以下、図１に示すフローチャートを用いて、本発明の突起電極の形成方法について説明する。
【００２７】
本発明の突起電極の形成方法は、突起電極を形成するための回路基板の導体配線および電極端子が形成された面に第１のメッキレジスト膜を形成する工程と、回路基板表面の突起電極を形成しようとする位置の上層に相当する部分の第１のメッキレジスト膜に開口部を形成する工程と、さらに該開口部に突起電極の下地層になる金属層を形成する工程とを有する工程と、第１のメッキレジスト膜を除去する工程と、回路基板表面に形成された金属層の回路基板表面からの高さを均一化する工程と、回路基板表面の金属層が形成された以外の部分に第２のメッキレジスト膜を形成する工程と、金属層の表面にめっきにより金属膜を被覆して突起電極を形成する工程と、第２のメッキレジスト膜を除去する工程とを含む。
【００２８】
スタートのステップｓ０では、突起電極を形成するための回路基板が準備される。回路基板の表面には、導体配線および電極端子が形成される。回路基板としては、この分野で常用されるものをいずれも使用でき、たとえば、ガラス繊維布にエポキシ樹脂を含浸させたガラエポ基板、アラミド繊維不織布にエポキシ樹脂を含浸させた基板、液晶ポリマー、ポリエーテルイミドなどの絶縁性材料などから構成される基板などの有機基板、アルミナセラミックスなどの無機材料から構成される無機基板などが挙げられる。その厚さは、０．１〜１．６ｍｍ程度である。導体配線および電極端子は、銅その他の導電性金属からなる金属薄膜を含んで構成され、その厚さは、たとえば５〜４０μｍ程度、好ましくは１２μｍ程度である。
【００２９】
ステップｓ１では、回路基板の表面、すなわち導体配線および電極端子が形成された面に第１のメッキレジスト膜を形成する。第１のメッキレジスト膜は、たとえば、スピンコート法などによって形成される。メッキレジスト膜は、導体配線および電極端子を含む回路基板表面の全面を覆うポジティブタイプのレジスト膜であり、その回路基板の厚み方向の厚さはレジストコータの回転数などによって適宜調整され、たとえば、２０〜３０μｍ程度、好ましくは２５μｍである。
【００３０】
ステップｓ２では、回路基板表面に形成された第１のメッキレジスト膜に、開口部を形成する。開口部は、回路基板表面の突起電極を形成しようとする位置の上層に相当する部分に形成される。開口部は、たとえば、回路基板に接合される半導体素子の電極位置に対応するマスク（突起電極形成用マスク）を第１のメッキレジスト膜上に配置し、露光処理および現像処理を行うことにより形成される。
【００３１】
ステップｓ３では、ステップｓ２において形成された開口部に、突起電極の下地層に相当する金属層を形成する。金属層は、たとえば、銅、銅合金などからなる。金属層はめっき法、たとえば無電解めっき、電解めっきなどによって形成される。金属層の回路基板表面に直交する方向の厚さ（すなわち高さ）は、半導体素子の電極との接続信頼性、突起電極の形成後に回路基板表面に形成されるソルダーレジスト膜の膜厚などを考慮すると、２０μｍ以上、好ましくは２０〜３０μｍである。なお、既に述べたように、銅めっき層である金属層の高さは、メッキレジスト膜の開口部寸法のバラツキ、めっき条件などにより、不揃いになりやすい。一般的には、厚さ（高さ）が３０μmになるように条件を選択してめっきを行うと、±１０μm程度の不揃いが生じる。
【００３２】
ステップｓ４では、回路基板表面の第１のメッキレジスト膜を除去する。メッキレジスト膜の除去は公知の方法に従って実施できる。メッキレジスト膜の除去方法としては、たとえば、水酸化カリウム、水酸化ナトリウムなどのアルカリ金属水酸化物の水溶液を用いる方法が挙げられる。第１のメッキレジスト膜の除去により、回路基板表面に金属層が露出する。なお、第１のメッキレジスト膜の除去は、後述の方法によって金属層の高さを均一化したのちに行うこともできるけれども、金属層の高さを均一化する前に行うのが好ましい。
【００３３】
ステップｓ５では、回路基板表面に形成された金属層の高さを均一化する。金属層の高さの均一化は、平坦化用治具、研磨装置などを用いて行われる。平坦化用治具を用いる方法によれば、まず金属層が形成された回路基板を基板吸着ステージに固定する。そして、金属層のうちの最も低い金属層の高さをたとえばレーザ光などを利用して計測する。一方、平坦化用治具を準備する。平坦化用治具は、金属層の高さを均一化するための治具であり、たとえば、加圧用ツールと、加圧用ツールの片面に形成される１または複数、好ましくは複数の凹部とを含んで構成される。平坦化用治具の凹所が形成された面と、回路基板の金属層が形成された面とを対向させ、平坦化用治具の凹所の底面と回路基板表面の金属層とが対応する位置になるように位置決めを行う。その後、平坦化用治具を、予め計測された最も低い金属層の高さに基づいて、回路基板に向かって下降させ、平坦化用治具の凹所を回路基板表面の金属層に当接して加圧し、金属層を変形させることにより、金属層の高さの均一化が行われる。このとき、平坦化用治具は、その凹所の深さが、回路基板に形成された金属層の高さ、好ましくは金属層のうちの最も低い金属層の高さよりも小さくなるように形成するのがよい。また加圧時の圧力は金属層の材質に応じて適宜選択できるけれども、たとえば５８８３ＫＰａ（６０ｋｇｆ／ｍｍ２）以上にすればよい。金属層を平坦化用治具によって加圧する際に、平坦化用治具および基板吸着ステージを、回路基板のガラス転移温度以下の温度範囲で加熱することもできる。これによって、金属層の高さの均一化が一層円滑に進行する。平坦化用治具および基板吸着ステージの加熱は、たとえば、図示しない電気ヒータなどを用いて行うことができる。
【００３４】
一方、研磨装置を用いる方法によれば、金属層が形成された回路基板を定盤に固定し、回路基板と定盤との距離をフィードバックしながら定盤を下降させ、この定盤を加圧しながら回転盤に押し付け、回路基板表面の金属層を研磨しかつ変形させて高さを均一化する。研磨後に生じる突起電極の下層金属ばりを１以上の刃を有する治具を用いて除去するのが好ましい。
【００３５】
ステップｓ６では、回路基板の導体配線およびステップｓ５において高さが均一化された金属層以外の露出表面に第２のメッキレジスト膜を形成する。第２のメッキレジスト膜は第１のメッキレジスト膜と同様にして形成できる。第２のメッキレジスト膜に代えて、ソルダーレジスト膜を形成してもよい。ソルダーレジスト膜を形成することによって、後のめっき処理工程においてめっき面積を減少させることができる。ソルダーレジスト膜は公知の方法に従い、たとえば、エポキシ樹脂などの熱硬化性樹脂、ＵＶ硬化性樹脂、ＵＶおよび熱併用硬化性樹脂などを含んで構成されるソルダーレジストをスクリーン印刷で印刷し、熱硬化させることによって形成することができる。
【００３６】
ステップｓ７では、高さが均一化された金属層の表面に、所望の金属種を含む金属膜を、めっき法によって積層し、突起電極を形成する。金属膜としては、まずニッケル膜を形成し、さらに半導体素子の電極（たとえばアルミニウム電極）と接合させるためのボンディング用金属膜である金膜を積層するのが好ましい。ニッケル膜の厚みは特に制限はないけれども、一般には５μｍ程度とすればよい。金膜の厚みも特に制限されないけれども、半導体素子の電極との接合性などを考慮すると、０．１〜１μｍ程度、好ましくは０．５μｍ程度とすればよい。金属膜は、たとえば、金、錫などを含んで構成される一層の金属膜でもよく、また銅、金、ニッケル、パラジウム、銀、それらの２種以上の合金などから選ばれる金属種を含んで構成される金属膜が２種以上積層された金属膜でもよい。これらの金属膜は、無電解めっき、電解めっきなどのめっき法によって形成される。この際、金属層の頂面部が平坦化されていること、金属膜のめっき厚が薄いことなどの理由から、突起電極の高さは概ね±１μm以内の範囲に収まるので、突起電極の高さに不揃いがなく、半導体素子との接合に適した突起電極群が得られる。
【００３７】
ステップｓ８では、金属層の表面に金属膜を形成するために施した第２のメッキレジスト膜を除去し、ステップｓ９のエンドへ進み、形成された突起電極ならびに外部接続端子以外の部分を、ソルダーレジスト膜で覆い、一連の突起電極の形成を完了する。第２のメッキレジスト膜の除去は、前述の方法と同様にして行うことができる。以上により、高さの不揃いがなく、半導体素子との接合に適した突起電極をその表面に有する回路基板を得ることができる。
【実施例】
【００３８】
以下に実施例を挙げ、本発明をさらに具体的に説明する。
実施例１
図２は、本発明の実施例である突起電極の形成方法を模式的に示す断面図である。
【００３９】
図２（ａ）では、回路基板１の表面１ａには、図示しない導体配線および電極端子２が形成される。回路基板１は、約３００ｍｍ×約３００ｍｍ、厚さ０．５ｍｍのガラエポ基板である。導体配線および電極端子２は、銅からなる薄膜からなり、その厚さは１２μｍである。この回路基板１の表面１ａに、メッキレジストを塗布し、メッキレジスト膜３を形成する。メッキレジスト膜の厚みは２５μｍである。次に、メッキレジスト膜３の上に図示しない突起電極形成用マスクを配置し、露光処理および現像処理を行うことにより、メッキレジスト膜３に開口部４が形成される。開口部４は、図示しないベアチップ半導体素子の電極と対応する位置に形成され、その開口径は５０μｍである。さらに、この回路基板１に、回路基板１の表面１ａから立ち上がる方向の厚み（すなわち高さ）が理論上３０μｍになるように、無電解銅めっきを行い、開口部４に金属層５を形成する。形成された金属層５の高さは、３０±１０μm程度の範囲で不揃いが生じる。なお、メッキレジスト膜３の厚さよりも高く形成された金属層５ａは、その頂上部の中央部が盛り上がったドーム形状になる。
【００４０】
図２（ｂ）では、まず、回路基板１の表面１ａのメッキレジスト膜３を除去し、回路基板１を基板吸着ステージ６に固定化する。一方、平坦化用治具７を準備する。平坦化用治具７は、加圧用ツール８と、加圧用ツール８の表面８ａに設けられ金属層整形用凹所９が形成される押圧部材１０とを含んで構成される。金属層整形用凹所９は、回路基板１の表面１ａの金属層５が形成された位置に対応するように、かつその深さが金属層５の高さよりも小さくなるように形成される。平坦化用治具７は、金属層整形用凹所９の形成された押圧部材１０が、回路基板１の表面１ａを臨むように設置され、平坦化用治具７と回路基板１とを当接させる際に、金属層整形用凹所９内に回路基板１の表面１ａに形成された金属層５が収容されるように位置決めされる。
【００４１】
次に、平坦化用治具７を図示しない昇降手段によって、平坦化用治具７の金属層整形用凹所９の底部９ａが、回路基板１の表面１ａの金属層５に当接するように矢符１１の方向（鉛直方向）に下降させ、回路基板１を平坦化用治具７と基板吸着ステージ６とで挟み込み、平坦化用治具７によって矢符１１の方向に加圧する。加圧の際の圧力は５８８３ＫＰａ（６０ｋｇｆ／ｍｍ２）である。
【００４２】
以上のように、加圧用ツール８を下降させ、金属層整形用凹所９内に収容される金属層５を加圧することにより、金属層５の高さが均一化され、図２（ｃ）に示すような、高さが均一化された金属層５を有する回路基板１が得られる。
【００４３】
図２（ｄ）では、まず、図２（ｃ）に示す回路基板１の表面１ａの、高さが均一化された金属層５以外の部分に、メッキレジスト膜を形成する（図示せず）。その後、金属層５の表面に金属膜１２がめっきにより積層され、突起電極１３が形成される。金属膜１２は、金属層５の表面に形成される図示しないニッケル膜とニッケル膜の表面に積層される図示しない金膜とを含んで構成される。ニッケル膜は無電解ニッケルめっきによって形成され、その厚さは５μｍである。金膜は無電解金めっきによって形成され、その厚さは０．５μｍである。この際、金属膜１２を構成するニッケル膜および金膜はいずれも厚さが薄く、かつ既に高さが均一化された金属層５の上に金属膜１２が形成されるので、形成される突起電極１３の高さは概ね均一であり、図示しないベアチップ半導体素子の電極との接合に支障をきたし、接続信頼性などを損なうような大きなばらつきはない。さらに、図示しないメッキレジスト膜が除去される。
【００４４】
図２（ｅ）では、回路基板１の表面１ａの、突起電極１３および図示しない外部接続端子（導体回路）以外の部分をソルダーレジスト１４で被覆することによって、本発明の方法による、突起電極１３を有する回路基板１が得られる。
【００４５】
実施例２
図３は、本発明のもう一つの実施例である突起電極の形成方法を模式的に示す断面図である。
【００４６】
図３（ａ）では、表面１ａに銅からなる金属層５が形成された回路基板１を得る。この工程は、図２（ａ）に示す工程と同様に実施できる。
【００４７】
図３（ｂ）では、まず、回路基板１を、その金属層５が形成された表面１ａに対向する面１ｂが定盤１５に密着するように定盤１５に固定する。回路基板１の定盤１５への固定は、たとえば、回路基板１の面１ｂに低温で溶融固化する図示しない接着剤を塗布することにより行われる。そして、回路基板１の表面１ａと研磨装置１６に取り付けられた研磨治具１７の表面１７ａとが略平行に対向するように、定盤１５を配置する。定盤１５を図示しない昇降手段によって矢符１８の方向（鉛直方向）に下降させ、回路基板１の表面１ａ上に形成された金属層５を研磨用治具１７の表面１７ａに接触させる。この際、金属層５の高さを予め測定し、測定された長さに応じて、研磨しながら定盤１５ひいては回路基板１を下降させる。金属層５の研磨は、研磨用治具１７を研磨装置１６に取り付けられた図示しない回転手段によって矢符１９の方向に３０ｒｐｍで回転させ、かつ研磨用治具１７の表面１７ａに研磨剤を供給しながら、加圧下に、研磨用治具１７の表面１７ａが金属層５の中でも最も高さが小さい金属層５ｂの頂上部に接する程度までまたは金属層５ｂの上部をわずかに研磨する程度まで行われる。加圧圧力は１０ＫＰａ程度である。研磨所要時間は通常は５分程度であるけれども、金属層５の材質、金属層５の高さおよびそのばらつき具合、研磨用治具１７の材質、回転速度、加圧圧力などによって適宜変更することができる。研磨終了後、研磨により生じる金属層５の図示しない金属ばりを、図示しない１以上の刃を有する治具を用いて除去する。なお、１以上の刃を有する治具は、加圧用ツールと加圧用ツールの表面に設けられた刃とを含んで構成される。刃は、回路基板１の表面１ａの金属層５が形成された金属層周囲の位置に対応するように、かつその深さが金属層５の高さよりも小さくなるように設けられる。刃を有する治具が、回路基板１の表面１ａを臨むように設置され、刃を有する治具と回路基板１の表面１ａに形成された金属層５の周囲に対応するように位置決めされる。また１つの刃のみで構成される場合は、あらかじめ金属層５の外形データを処理演算機能に記憶させ、個別に動作させてもよい。次いで、回路基板１の表面１ａから図示しない研磨くずを除去するために、洗浄を行う。
【００４８】
以上のようにして、図３（ｃ）に示すように、回路基板１の表面１ａに、高さが均一化された金属層５が形成される。
【００４９】
図３（ｄ）では、金属層５の表面に金属膜１２が積層され、突起電極２０が形成される。この工程は、図２（ｄ）に示す工程と同様に実施できる。
【００５０】
図３（ｅ）では、回路基板１の表面１ａの、突起電極２０および図示しない外部接続端子（導体回路）以外の部分をソルダーレジスト２１で被覆することによって、本発明の方法による、突起電極２０を有する回路基板１が得られる。この工程は、図２（ｅ）に示す工程と同様に実施できる。
【００５１】
本実施の形態において、図３（ｂ）に示す工程では、研磨により金属層５の高さの均一化を実施しているけれども、図２（ｂ）に示す工程で用いた平坦化用治具７を併用してもよい。すなわち、図２に示す工程と同様にして、金属層５の高さをある程度均一化した後、研磨を行ってもよいし、または研磨後に図２（ｂ）に示す工程を実施してもよい。これによって、金属層５の高さを均一化する時間が削減されるとともに、得られる突起電極２０の回路基板１の表面１ａに平行な横方向の形状の不揃いを減少させることができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の第１形態である突起電極の形成方法を説明するフローチャートである。
【図２】本発明の実施例である突起電極の形成方法を模式的に示す断面図である。
【図３】本発明のもう一つの実施例である突起電極の形成方法を模式的に示す断面図である。
【図４】従来技術における突起電極の平坦化処理の工程を模式的に示す断面図である。
【符号の説明】
【００５３】
１  回路基板
１ａ  回路基板の表面
２  電極端子
３  メッキレジスト膜
４  開口部
５，５ａ，５ｂ  金属層
６  基板吸着ステージ
７  平坦化用治具
８  加圧用ツール
８ａ  加圧用ツールの表面
９  金属整形用凹所
９ａ  金属整形用凹所の底部
１０  押圧部材
１１，１８，１９  矢符
１２  金属膜
１３，２０  突起電極
１４，２１  ソルダーレジスト
１５  定盤
１６  研磨装置
１７  研磨用治具
１７ａ  研磨用治具の表面
【図１】
2005101068.tif 000003
【図２】
2005101068.tif 000004
【図３】
2005101068.tif 000005
【図４】
2005101068.tif 000006