(57)【要約】【課題】  ビア電極の新たな用途の提供を通してコンデンサ実装の多様化を図る。【解決手段】  コンデンサ表面側からのビア電極１５ａ（第１、第２のビア電極）は、対向する内部電極１３ａ（第１、第２の電極層）に対してはそれぞれ通電を図ることができるので、コンデンサとしての機能確保を図る。その一方、内部電極１３ａの第１繰り返しパターンの第１繰り返しピッチで存在するビア電極１５ａは、第２繰り返しパターンで形成された内部電極１３ｂ（第１、第２の通電用電極層）を介してピッチ変換され、コンデンサ裏面において点在するような第２繰り返しピッチで形成されたビア電極１５ｂ（第１、第２の通電用ビア電極）と導通されている。よって、ビア電極１５ａとビア電極１５ｂは、コンデンサの表裏を貫いた導電線として機能する。【選択図】  図１
2005101389.tif 000002
【特許請求の範囲】
【請求項１】
内部電極層と誘電体層とを交互に複数積層させたコンデンサであって、
前記内部電極を、コンデンサ表面側において、第１電極層と、該電極層に対向する第２電極層として交互に備え、
前記コンデンサ表面側から前記第１電極層に共通して導通するよう形成された複数の第１ビア電極と、前記コンデンサ表面側から前記第２電極層に共通して導通するよう形成された複数の第２ビア電極とを、第１の繰り返しピッチで備えると共に、
コンデンサ裏面側において、前記誘電体層を介して積層形成された第１通電電極層と第２通電電極層とを備え、
更に、
前記コンデンサ裏面側からは、前記第１通電電極層に導通する複数の第１通電用ビア電極と、前記第２通電電極層に導通する複数の第２通電用ビア電極とを、該通電用ビア電極が前記コンデンサ裏面において点在するような第２繰り返しピッチで、繰り返し形成して備え、
前記第１ビア電極と前記第１通電用ビア電極とは、少なくとも一部が前記第１通電電極層を介して導通されており、
前記第２ビア電極と前記第２通電用ビア電極とは、少なくとも一部が前記第２通電電極層を介して導通されている
コンデンサ。
【請求項２】
請求項１記載のコンデンサであって、
前記第１通電電極層と前記第２通電電極層の形成領域に存在する前記通電用ビア電極の前記第２繰り返しピッチが前記第１ビア電極、第２ビア電極の前記第１繰り返しピッチ以上とされた
コンデンサ。
【請求項３】
請求項１または請求項２記載のコンデンサであって、
前記第１ビア電極、および前記第２ビア電極の端子となるようビア電極ごとにコンデンサ表面に形成された表面側端子と、
前記第１、第２の通電用の各ビア電極の端子となるようビア電極ごとにコンデンサ裏面に形成された裏面側端子とを備える
コンデンサ。
【請求項４】
請求項１ないし請求項３いずれか記載のコンデンサの前記第１ビア電極、および前記第２ビア電極に半導体素子を接続して備える半導体素子付きコンデンサ。
【請求項５】
請求項１ないし請求項４のいずれか記載のコンデンサの前記第１、第２の通電用の各ビア電極に、電源線およびグランド線を含む配線を備えた基板が接続された基板一体型コンデンサ。
【請求項６】
内部電極層と誘電体層とが交互に複数積層させたコンデンサの製造方法であって、
前記内部電極をコンデンサ表面側において形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料を、前記誘電体層となる誘電材料を挟んで交互に積層し、第１の積層体を形成する工程（１）と、
前記第１の積層体において積層状の前記第１電極層同士と前記第２電極層同士をそれぞれ貫通する貫通孔を、第１繰り返しピッチで形成し、各貫通孔に導電性ペーストを充填する工程（２）と、
第１通電電極層と第２通電電極層の電極層形成材料が前記誘電材料を挟んで積層された第２の積層体であって、該第２の積層体は、前記第１通電電極層と前記第２通電電極層に達する孔を前記第２の積層体表面から前記孔が点在するような第２繰り返しピッチで備え、前記孔には導電性ペーストを充填した前記第２の積層体を形成する工程（３）と、
前記第１の積層体における前記第１電極層同士の充填済みペーストと前記第２電極層同士の充填済みペーストの少なくとも一部が、前記第２の積層体における前記第１、第２の通電電極層に接合するよう前記ペースト充填済みの前記第１、第２の積層体を重ね合わせる工程（４）とを有する
コンデンサの製造方法。
【請求項７】
内部電極層と誘電体層とが交互に複数積層させたコンデンサの製造方法であって、
前記内部電極をコンデンサ表面側において形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料を、前記誘電体層となる誘電材料を挟んで交互に積層し、積層体を形成する工程（１）と、
前記積層体において積層状の前記第１電極層同士と前記第２電極層同士をそれぞれ貫通する貫通孔を、第１繰り返しピッチで形成し、各貫通孔に導電性ペーストを充填する工程（２）と、
前記誘電体となる誘電材料を用いた第１シートであって、前記積層体における前記貫通孔の少なくとも一部と重なる位置に貫通孔を備え、該貫通孔に導電性ペーストを充填した前記第１シートを前記積層体に重ねる工程（３）と、
前記誘電体となる誘電材料を用いた第２シートであって、該第２シートは、第１通電電極層の電極層形成材料をシート表面に備え、前記第１シートの前記貫通孔の少なくとも一部と重なる位置に備えた貫通孔と、シートにおいて点在するような第２繰り返しピッチで形成され前記第１通電電極層に達する電極層到達孔とに導電性ペーストを充填したシートであり、前記第２シートを前記第１シートに重ねる工程（４）とを有する
コンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電極層と誘電体層とを交互に複数積層させたコンデンサ、特に、内部電極層の導通にビア電極が用いられている積層コンデンサとその製造方法に関する。
【背景技術】
【０００２】
上記のような積層コンデンサでは、内部電極層を誘電体層を挟んで対向する第１電極層と第２電極層とし、これら電極層に導通するビア電極が積層方向に多数設けられている。こうしたビア電極には、第１電極層に接続されるもの（第１ビア電極）と、第２電極層に接続されるもの（第２ビア電極）とがある。これらのビア電極は、それぞれの内部電極層に導通させれば十分であることから、従来、コンデンサ表面の側から最深部の内部電極層に達しているに過ぎなかった（例えば、特許文献１を参照）。
【０００３】
【特許文献１】特開２００２−３５９１４１号公報
【特許文献２】特開２００３−１５８０３０号公報
【０００４】
こうしたコンデンサを種々の集積回路に実装するに当たっては、ビア電極が露出しているコンデンサ表面に他の電子デバイスを装着したり、コンデンサ表面のビア電極に配線をすれば足りていた。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、集積回路を用いた電子機器の小型化が強く求められる近年では、例えばプリント基板の表裏面への電子デバイス実装に見られるように、デバイスの表裏面を利用することが広く普及している。しかしながら、上記公報で提案されたコンデンサでは、コンデンサの実装態様への技術的着眼がなされていないことが実状である。
【０００６】
本発明は、上記した問題点を解決するためになされ、ビア電極の新たな用途の提供を通してコンデンサ実装の多様化を図ることをその目的とする。
【課題を解決するための手段】
【０００７】
上記した課題の少なくとも一部を解決するため、本発明のコンデンサは、
内部電極層と誘電体層とを交互に複数積層させたコンデンサであって、
前記内部電極を、コンデンサ表面側において、第１電極層と、該電極層に対向する第２電極層として交互に備え、
前記コンデンサ表面側から前記第１電極層に共通して導通するよう形成された複数の第１ビア電極と、前記コンデンサ表面側から前記第２電極層に共通して導通するよう形成された複数の第２ビア電極とを、第１の繰り返しピッチで備えると共に、
コンデンサ裏面側において、前記誘電体層を介して積層形成された第１通電電極層と第２通電電極層とを備え、
更に、
前記コンデンサ裏面側からは、前記第１通電電極層に導通する複数の第１通電用ビア電極と、前記第２通電電極層に導通する複数の第２通電用ビア電極とを、該通電用ビア電極が前記コンデンサ裏面において点在するような第２繰り返しピッチで、繰り返し形成して備え、
前記第１ビア電極と前記第１通電用ビア電極とは、少なくとも一部が前記第１通電電極層を介して導通されており、
前記第２ビア電極と前記第２通電用ビア電極とは、少なくとも一部が前記第２通電電極層を介して導通されていることをその要旨とする。
【０００８】
こうすれば、コンデンサ表面側から内部電極に達する第１ビア電極と第２ビア電極は、それぞれ第１電極層と第２電極層に対して導通し、各電極層での帯電を可能としコンデンサとしての機能確保を図る。その一方、第１繰り返しピッチで存在する上記の第１ビア電極と第２ビア電極は、第１通電電極層と第２通電用電極層を介してピッチ変換され、コンデンサ裏面側から第２繰り返しピッチで形成された第１通電用ビア電極と第２通電用ビア電極と導通されている。よって、コンデンサの表裏を貫いて第１ビア電極と第１通電用ビア電極が導電線として機能し、第２ビア電極についても同様である。この結果、本発明のコンデンサによれば、従来は電荷帯電の用途しか想定しなかったビア電極を、コンデンサ表裏を貫く導電線として新たに利用できるようにするので、コンデンサ表裏への電子デバイス等の実装が可能となりその多様化を図ることができる。この場合、第１、第２の通電電極層並びに第１、第２の通電用ビア電極のピッチ（第２繰り返しピッチ）を、或いは第１、第２の電極層と第１、第２のビア電極のピッチ（第１繰り返しピッチ）を種々調整することで、コンデンサ表裏へのデバイス実装の自由度をより高めることができる。
【０００９】
上記構成の本発明のコンデンサは、種々の態様を採ることができ、例えば、第１通電電極層と第２通電電極層の形成領域に存在する通電用ビア電極の第２繰り返しピッチが第１ビア電極、第２ビア電極の第１繰り返しピッチ以上とすることができる。
【００１０】
こうすれば、第１通電電極層と第２通電電極層の形成領域において、極性が異なるビア電極同士が近づきすぎることがない、即ち、異極間で短絡する心配がないので、コンデンサとしての機能低下を抑制できる。
【００１１】
また、コンデンサ表面に、第１、第２の各ビア電極の端子となる表面側端子をビア電極ごとに形成し、コンデンサ裏面には、第１、第２の通電用の各ビア電極の端子となる裏面側端子をビア電極ごとに形成するようにすることもできる。こうすれば、端子を介してのビア電極へのリード接続、実装品との間の接続が容易となる。
【００１２】
上記した本発明のコンデンサは、単独で形態の他、電子デバイス等を実装済みの形態を採ることもできる、例えば、上記のコンデンサの第１ビア電極、および第２ビア電極（表面側端子）に半導体素子を接続して備える半導体素子付きコンデンサとしての形態や、コンデンサの第１、第２の通電用の各ビア電極（裏面側端子）に、電源線およびグランド線を含む配線を備えた基板が接続された基板一体型コンデンサとしての形態を採ることができる。半導体と基板をコンデンサ表裏に備えた形態も可能である。
【００１３】
また、上記したコンデンサを製造するために採用した手順は、
内部電極層と誘電体層とが交互に複数積層させたコンデンサの製造方法であって、
前記内部電極をコンデンサ表面側において形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料を、前記誘電体層となる誘電材料を挟んで交互に積層し、前記第１電極層と前記第２電極層が第１繰り返しピッチで前記誘電材料表面で繰り返されるような第１の積層体を形成する工程（１）と、
前記第１の積層体において積層状の前記第１電極層同士と前記第２電極層同士をそれぞれ貫通する貫通孔を、前記第１繰り返しピッチで形成し、各貫通孔に導電性ペーストを充填する工程（２）と、
第１通電電極層と第２通電電極層の電極層形成材料が前記誘電材料を挟んで積層された第２の積層体であって、該第２の積層体は、前記第１通電電極層と前記第２通電電極層に達する孔を前記第２の積層体表面から前記孔が点在するような第２繰り返しピッチで備え、前記孔には導電性ペーストを充填した前記第２の積層体を形成する工程（３）と、
前記第１の積層体における前記第１電極層同士の充填済みペーストと前記第２電極層同士の充填済みペーストの少なくとも一部が、前記第２の積層体における前記第１、第２の通電電極層に接合するよう前記ペースト充填済みの前記第１、第２の積層体を重ね合わせる工程（４）とを有することをその要旨とする。
【００１４】
また、上記したコンデンサを製造するために採用した別の手順は、
内部電極層と誘電体層とが交互に複数積層させたコンデンサの製造方法であって、
前記内部電極をコンデンサ表面側において形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料を、前記誘電体層となる誘電材料を挟んで交互に積層し、積層体を形成する工程（１）と、
前記積層体において積層状の前記第１電極層同士と前記第２電極層同士をそれぞれ貫通する貫通孔を、第１繰り返しピッチで形成し、各貫通孔に導電性ペーストを充填する工程（２）と、
前記誘電体となる誘電材料を用いた第１シートであって、前記積層体における前記貫通孔の少なくとも一部と重なる位置に貫通孔を備え、該貫通孔に導電性ペーストを充填した前記第１シートを前記前記積層体に重ねる工程（３）と、
前記誘電体となる誘電材料を用いた第２シートであって、該第２シートは、第１通電電極層の電極層形成材料をシート表面に備え、前記第１シートの前記貫通孔の少なくとも一部と重なる位置に備えた貫通孔と、シートにおいて点在するような第２繰り返しピッチで形成され前記第１通電電極層に達する電極層到達孔とに導電性ペーストを充填したシートであり、前記第２シートを前記第１シートに重ねる工程（４）とを有することをその要旨とする。
【００１５】
こうした工程を経てコンデンサを製造すれば、第１電極層と第２電極層に対してはそれぞれ電荷の帯電を起こすコンデンサ表面側からの第１ビア電極・第２ビア電極を、第１通電電極層を介して、或いはこの第１通電電極層と第２通電用電極層とを介してピッチ変換され、コンデンサ裏面側から第２繰り返しピッチで形成された第１通電用ビア電極に、或いはこの第１通電電極層と第２通電用ビア電極に導通させたコンデンサを容易に製造することができる。
【発明を実施するための最良の形態】
【００１６】
以上説明した本発明の構成および作用を一層明らかにするために、以下、本発明の実施の形態を、以下の順序で説明する。
Ａ．実施例：
Ａ−１．積層セラミックコンデンサ１０の構成：
Ａ−２．積層セラミックコンデンサ１０の製造工程：
Ａ−３．作用効果：
Ｂ．変形例：
【００１７】
Ａ．実施例：
Ａ−１．積層セラミックコンデンサ１０の構成：
図１は本発明の実施例である積層セラミックコンデンサ１０の設置例を縦断面で示す説明図である。図１に示す設置例では、ＩＣチップ３０が装着されたパッケージ５０とマザーボード等の配線基板６０とが積層セラミックコンデンサ１０を介して接続されている。
【００１８】
ＩＣチップ３０は、１枚のシリコン基板（ウェハ）上に、トランジスタや抵抗等の多数の回路素子が形成された細片である。形成された回路素子間は多数のアルミ配線で接続されている。回路素子に接続されたアルミ配線は、ＩＣチップ３０の下側表面に引き出され、パンプ状のパッド３２に接続されている。パッド３２は、アルミ配線の引き出し位置に対応するＩＣチップ３０の下側表面に、格子状に多数個配列されている。
【００１９】
パッケージ５０は、ＩＣチップ３０を装着する容器であり、ＩＣチップ３０が配置される絶縁層として下部層５４を備える。本実施例では、下部層５４をエポキシ樹脂を用いて成形している。勿論、他の絶縁材（例えば、エポキシ樹脂以外の樹脂材料やセラミック）で下部層５４を成形することも可能である。なお、こうした下部層５４に加えて、下部層５４に配置されたＩＣチップ３０を被覆する絶縁層として上部層５２を設ける構成を採ってもよい（図１における二点鎖線を参照）。こうすれば、ＩＣチップ３０が絶縁層内に封入されるので、ＩＣチップ３０を外部から有効に保護することができる。
【００２０】
下部層５４は、矩形形状を有するエポキシ樹脂製の板状体を、多数積層することによって形成されている。下部層５４の各層間は、銅めっき層や銅箔によって形成されたリード５６によって導通されている。リード５６は、下部層５４の上面（図１における上方向の面）に露出したバンプ５７と、下部層５４の下面（図１における下方向の面）に露出した端子５８とを備える。バンプ５７は、ＩＣチップ３０に接続される端子であり、下部層５４の上面に、格子状に多数個配列されている。また、端子５８は、積層セラミックコンデンサ１０の表面側端子１６に、半田を用いて接続される。なお、図１では、電源線として用いられるリード５６，バンプ５７，端子５８（以下、リード５６＋，バンプ５７＋，端子５８＋という）を黒色の塗りつぶしを用いて示し、グランド線として用いられるリード５６（以下、リード５６−，バンプ５７−，端子５８−という）を斜線ハッチングを用いて示しており、信号線として用いられるリードの記載を省略している。
【００２１】
配線基板６０は、制御用の配線や部品が実装されたエポキシ樹脂製の多層基板である。こうした配線基板６０としては、マザーボード等のプリント基板を考えることができる。配線基板６０の各層間は、銅めっき層や銅箔によって形成されたリード６６によって導通されている。リード６６は、配線基板６０の上面（図１における上方向の面）に露出した端子６７を備える。この端子６７は、積層セラミックコンデンサ１０の裏面側端子１７に、半田を用いて接続される。なお、図１では、電源ラインに接続されたリード６６，端子６７（以下、リード６６＋，端子６７＋という）を黒色の塗りつぶしを用いて示し、グランドラインに接続されたリード６６，端子６７（以下、リード６６−，端子６７−という）を斜線ハッチングを用いて示しており、信号線としてのリードの記載を省略している。
【００２２】
積層セラミックコンデンサ１０は、図示するコンデンサ上面側（コンデンサ表面側）において、内部電極１３ａを多層に積層し、各電極間に誘電体としてのセラミック層１４を備え、このセラミック層１４と内部電極１３ａとが交互に多数積層された構造（以下、多層構造という）を有する。また、コンデンサ下面側（コンデンサ裏面側）にあっては、他の内部電極１３ｂをセラミック層１４を挟んで積層・対向させている。つまり、各セラミック層１４は対向する内部電極１３ａ、或いは内部電極１３ｂの間に挟まれた状態とされている。
【００２３】
各内部電極１３ａは、一層おきに、正の電荷に帯電する図中黒塗りの正電荷電極層（例えば第１電極）と負の電荷に帯電する斜線ハッチングの負電荷電極層（例えば第２電極）として所定の繰り返しパターン（第１の繰り返しパターン）で交互に形成されて対向する。この内部電極１３ａは、上記の正電荷電極層と負電荷電極層のそれぞれについて、共通にビア電極１５ａに導通し、このビア電極１５ａは、表面側端子１６を介して、外部の電源や回路等に接続される。ビア電極１５ａは、積層セラミックコンデンサ１０の表面１０ａから裏面１０ｂに向けて最下層の正電荷電極層（例えば第１通電用電極）と負電荷電極層（例えば第２通電用電極）に達するまで形成され、その形成ピッチは、内部電極１３ａの第１の繰り返しパターンの繰り返しピッチ（第１繰り返しピッチ）とされている。
【００２４】
内部電極１３ｂは、図中黒塗りの第１通電用電極層と斜線ハッチングの第２通電用電極層として、内部電極１３ａの第１の繰り返しパターンと異なる第２の繰り返しパターンで交互に形成されて対向する。この内部電極１３ｂは、上記の第１、第２の通電用電極層のそれぞれについて、共通にビア電極１５ｂに導通し、このビア電極１５ｂは、裏面側端子１７を介して、外部の電源や回路等に接続される。ビア電極１５ｂは、積層セラミックコンデンサ１０の裏面１０ｂから最深部の第１、第２の通電用電極層に達するまで形成され、その形成ピッチは、積層セラミックコンデンサ１０を裏面１０ｂから平面視した場合、ビア電極１５ｂが積層セラミックコンデンサ１０の裏面１０ｂにおいて点在するような繰り返しピッチ（第２繰り返しピッチＰ２）とされている。
【００２５】
このように本実施例の積層セラミックコンデンサ１０は、誘電体中に内部電極１３ａと内部電極１３ｂを有するが、電極間距離が短く多層の内部電極１３ａにて電荷帯電を起こし、コンデンサとして機能する。つまり、内部電極１３ａがビア電極１５ａに接続されることにより、対向する正電荷電極層と負電荷電極層のそれぞれで正・負の電荷の帯電を起こし多層のコンデンサとして機能する。このような多層構造の積層セラミックコンデンサ１０では、電荷が蓄積される部位が階層的に多数形成されるので、小型で大きな静電容量を実現することができる。
【００２６】
図示するように、ビア電極１５ａおよびビア電極１５ｂは、それぞれコンデンサ表面側・裏面側に表面側端子１６と裏面側端子１７を有する。
【００２７】
本実施例の積層セラミックコンデンサ１０では、上記したようにコンデンサの表裏面の側からそれぞれにビア電極１５ａとビア電極１５ｂを備えるほか、この両ビア電極を、内部電極１３ｂでのピッチ変換を経て、導通させている。しかも、こうした導通を図る上では、図中黒塗りの内部電極１３ａ（第１電極層）と導通したビア電極１５ａについては、少なくともその一部を、内部電極１３ｂの内の黒塗りの第１通電用電極層と導通したビア電極１５ｂと導通させ、図中斜線ハッチングの内部電極１３ａ（第２電極層）と導通したビア電極１５ａについても、少なくともその一部を、内部電極１３ｂの内の斜線ハッチングの第２通電用電極層と導通したビア電極１５ｂと導通させている。
【００２８】
これにより、積層セラミックコンデンサ１０の表裏を貫いてビア電極１５ａとビア電極１５ｂを導電線として機能させることができるので、従来は電荷帯電の用途しか想定しなかったビア電極を、コンデンサ表裏を貫く導電線として新たに利用できるようになる。
【００２９】
Ａ−２．積層セラミックコンデンサ１０の製造工程：
上記した構成の積層セラミックコンデンサ１０は次の製造方法により製造可能である。図２は積層セラミックコンデンサ１０の製造の概要を説明する説明図、図３は実施例で採用した製造方法の手順を説明するための説明図、図４は製造方法の詳細な内容を説明するための説明図である。
【００３０】
図２に示すように、積層セラミックコンデンサ１０は、内部電極１３ａを含む部分の第１積層体１１と、内部電極１３ｂを含む部分の第２積層体１２に分けて製造される。図中に記す符号Ｐ１は完成後における積層セラミックコンデンサ１０でのビア電極１５ａのビッチを、符号Ｐ２は同じくビア電極１５ｂのピッチを、符号ｄは同じくビア電極１５ａ、１５ｂのビア電極径を示している。
【００３１】
図３に示すように、本実施例の製造方法では、それぞれの積層体について次の工程を経る。まず、第１積層体１１について説明する。
【００３２】
第１積層体１１の形成に際しては、まず、ＰＥＴ（ポリエチレンテレフタレート）フィルム等の長尺状のキャリアフィルムにチタン酸バリウムなどから成るセラミックスラリを均一に薄く塗布して乾燥させる。これにより、キャリアフィルム上にセラミック層が形成される（ステップＳ１１０）。次に、乾燥後のセラミックスラリ上に、Ａｇ製の電極パターンのスクリーン印刷などによって、配線層を形成する（ステップＳ１２０）。この配線層が既述した内部電極１３ａとして機能する。次に、上記のセラミック層が形成された長尺状のキャリアフィルムを搬送させながら、一定形状に、セラミック層およびキャリアフィルムを切り出し、キャリアフィルムを剥離する（ステップＳ１３０，ステップＳ１４０）。こうした切り出しおよび剥離により、配線層の形成位置が異なる２種類のセラミックシートが形成される。次に、予め敷設されたＰＥＴ（ポリエチレンテレフタレート）製のベースシートに２種類のセラミックシートを交互に積層することにより第１積層体１１を形成する（ステップＳ１５０）。こうして得られた第１積層体１１では、内部電極１３ａが既述したように第１の繰り返しパターンで交互に積層され、それぞれの電極はセラミックシートを挟んで対向することになる。
【００３３】
次に、上記の第１積層体１１に形成すべき導電性ペーストの充填孔をレーザ加工機を用いて形成する（ステップＳ１６０）。第１積層体１１における充填孔形成に際しては、図２に示すように、第２積層体１２におけるビア電極１５ｂと内部電極１３ｂを介して導通するビア電極１５ａについての充填孔は、第１積層体１１を貫通するよう形成する。その一方、ビア電極１５ｂとの導通の要しないビア電極１５ａについての充填孔は、最下層の内部電極１３ａに達する孔であればよいが、本実施例では、これを貫通孔とした。
【００３４】
こうした第１積層体１１における充填孔形成に際しては、内部電極１３ａの形成に用いた第１の繰り返しパターンの第１繰り返しピッチ（図２におけるＰ１）で各充填孔が形成される。以下、この孔形成について説明する。
【００３５】
まず、焼成後のビア電極の径，数，範囲や隣り合うビア電極間のピッチ等を決定する。本実施例では、それぞれのビア電極の径を、後述する焼成工程後に所定の径ｄとなるような値とし、隣り合うビア電極間のピッチを、後述する焼成工程後に上述した第１繰り返しピッチＰ１となるような値としている。その後、上記決定された仕様となるように、レーザ加工機を用いて、貫通孔を形成するのである。
【００３６】
その後、加圧容器内に第１積層体１１を入れ込み、充填孔に導電性ペーストを加圧充填し（ステップＳ１７０）、図２のステップＳ２００に移行する。充填された導電性ペーストは既述したビア電極１５ａとして機能する。なお、本実施例では、適度に粘度の高いペースト状のＡｇを導電性ペーストとして用いている。また、ペースト充填に際して、ベースシートは剥離される。
【００３７】
第２積層体１２についても上記した第１積層体１１とほぼ同様であり、ステップＳ１１０〜１７０を経て、第２の繰り返しパターンで内部電極１３ｂがセラミックシートを挟んで対向し、充填孔に導電性ペーストを充填した第２積層体１２とされる。この第２積層体１２は、図２に示すように、上面側に位置する誘電体層だけの上部積層部分１２ａと、その下側の中間積層部分１２ｂと、最下段の下部積層部分１２ｃを積層して形成される。そして、中間積層部分１２ｂと下部積層部分１２ｃについては、内部電極１３ｂが第２の繰り返しパターンで形成される。ペースト充填のための充填孔については、上部積層部分１２ａでは、第１積層体１１から第２積層体１２の内部電極１３ｂまで達するビア電極１５ａについての充填孔が貫通形成され、中間積層部分１２ｂでは、第２積層体１２を貫通するビア電極１５ａと下部積層部分１２ｃの内部電極１３ｂまで達するビア電極１５ａについての充填孔が貫通形成される。下部積層部分１２ｃでは、第２積層体１２を貫通するビア電極１５ａとコンデンサ裏面側から中間積層部分１２ｂや下部積層部分１２ｃの内部電極１３ｂまで達するビア電極１５ａについての充填孔が貫通形成される。加圧容器内に各積層部分を入れ込んで充填孔に導電性ペーストを加圧充填する。こうして予め充填孔が貫通形成され、充填孔に導電性ペーストが充填されている上部積層部分１２ａ、中間積層部分１２ｂおよび下部積層部分１２ｃが積層されて第２積層体１２とされる。なお、充填孔が貫通形成済みの各積層部分を予め積層し、この積層状態のものを加圧容器内に入れ込んで充填孔に導電性ペーストを加圧充填し、これを第２積層体１２とすることもできる。
【００３８】
完成後の積層セラミックコンデンサ１０において、図２に示す第２積層体１２では、ビア電極１５ａとビア電極１５ｂとが、前者は第１の繰り返しピッチＰ１で、後者は第２の繰り返しピッチＰ２で混在し、それぞれ図では斜線ハッチと黒塗りで表されている。斜線ハッチと黒塗りのビア電極１５ａおよびビア電極１５ｂは、斜線ハッチ同士の電極がコンデンサとして使用の際に極性が同じで、黒塗り同士の電極についても極性が同じであり、斜線ハッチの電極と黒塗りの電極では極性が異なる。本実施例では、図２に示す極性が異なるビア電極１５ａとビア電極１５ｂとのビア電極間ピッチＰ３が、内部電極１３ａについてのビア電極１５ａの繰り返しピッチＰ１以上となるようにした。図２では、Ｐ３がＰ１の約１．６倍とされている。
【００３９】
なお、第１積層体１１と第２積層体１２の形成（ステップＳ１１０〜１７０）は、同時並行的に進めることができるほか、各積層体を順次形成するようにすることもできる。
【００４０】
こうして第１積層体１１と第２積層体１２が形成されると、両積層体を接合する（ステップＳ２００）。この積層体接合に際しては、第１積層体１１において積層体を貫通する充填孔の導電性ペーストを、第２積層体１２の図示上面の充填孔充填済みの導電性ペーストを介して内部電極１３ｂに接合するようにして、両積層体を積層する。
【００４１】
次に、こうして接合させた積層体を高温・高圧プレスによって圧着した後（ステップＳ２１０）、コンデンサ表裏面に表面側端子１６と裏面側端子１７を形成する（ステップＳ２２０）。形成する表面側端子１６や裏面側端子１７の端子間ピッチは、概ね既述したＰ１、Ｐ２の繰り返しピッチとされ、それぞれの端子は、接合済み積層体上下面（コンデンサ表裏面）から導電性ペーストが露出した部位（既述したビア電極１５ａ、ビア電極１５ｂの上端に相当する部位）に形成される。こうした表面側端子１６や裏面側端子１７の形成は、導電材料の表装印刷などの手法によって行なうことができる。こうした端子形成に際しても、そのサイズや端子間ピッチは、後述する焼成による導電性ペーストの収縮率を加味して決定される。次に、積層体に、使用される積層セラミックコンデンサ１０の大きさに合わせて溝を入れ、溝入れ後の積層体を脱脂した後に焼成する（ステップＳ２３０）。こうした焼成の後、溝に沿ったブレークによる個片化により、図１に示したような積層セラミックコンデンサ１０が完成する。
【００４２】
なお、この積層コンデンサの製造方法は、上述した工程に限定されるものではなく、任意の適切な工程を用いて実施することができる。例えば、上記したステップＳ１６０までの工程において、ステップ１４０のキャリアフィルム剥離とステップ１５０のシート積層を逆に行ったり、ステップＳ１３０のシート切り出しをステップＳ１２０の配線層の形成に先だって行うこともできる。また、上記した実施例では、ビア電極１５ａ、１５ｂを構成する導電材料として、Ａｇを用いたが、本発明はこれに限定されるものではなく、例えば、Ｐｔ，Ｐｄ，Ａｇ−Ｐｔ，Ａｇ−Ｐｄ，Ｃｕ，Ａｕ，Ｎｉなどを用いるようにしてもよい。何れの材料を用いるかは、セラミック層の材質等との適合性を考慮して決定すればよい。また、必要に応じて無機材料を含有させるようにしてもよい。
【００４３】
Ａ−３．作用効果：
以上説明したように、本実施例の積層セラミックコンデンサ１０では、図１に示すように、誘電体中に電極間距離が短く多層の内部電極１３ａを備え、この内部電極１３ａにはビア電極１５ａからの電圧印可を経て、正・負の電荷の帯電を起こし、多層のコンデンサとしての機能を実現する。しかも、こうしたコンデンサ機能を実現しつつ、コンデンサの表面１０ａの側からのビア電極１５ａを、内部電極１３ｂでのピッチ変換を経て、コンデンサの裏面１０ｂの側からのビア電極１５ｂに導通させている。より詳しくは、図中黒塗りの内部電極１３ａ（第１電極層）と導通したビア電極１５ａについては、少なくともその一部を、内部電極１３ｂの内の黒塗りの第１通電用電極層と導通したビア電極１５ｂと導通させ、図中斜線ハッチングの内部電極１３ａ（第２電極層）と導通したビア電極１５ａについても、少なくともその一部を、内部電極１３ｂの内の斜線ハッチングの第２通電用電極層と導通したビア電極１５ｂと導通させている。
【００４４】
これにより、積層セラミックコンデンサ１０の表裏を貫いてビア電極１５ａとビア電極１５ｂを導電線として機能させることができるので、従来は内部電極層への通電の用途しか想定しなかったビア電極を、コンデンサ表裏を貫く導電線として新たに利用できるようになる。このため、積層セラミックコンデンサ１０によれば、図１に示すように、コンデンサ表裏への電子デバイス（ＩＣチップ３０やパッケージ５０、延いては配線基板６０等）の実装が可能となり実装の多様化を図ることができる。この場合、表面１０ａにおける表面側端子１６のピッチ（ビア電極１５ａピッチ）を定める第１の繰り返しピッチをＩＣチップ３０やパッケージ５０の端子ピッチに適合させたり、裏面１０ｂにおける裏面側端子１７（ビア電極１５ｂピッチ）を定める第２の繰り返しピッチを配線基板６０の端子ピッチに適合させることができるので、コンデンサ表裏へのデバイス実装の自由度をより高めることができる。
【００４５】
また、本実施例では、積層セラミックコンデンサ１０を製造する際の第２積層体１２において、上記したようにビア電極１５ａとビア電極１５ｂの導通を図った場合、極性が異なるビア電極間ピッチＰ３を、ビア電極１５ａの繰り返しパターンによる繰り返しピッチＰ１以上、具体的には約１．６倍とした。このため、極性が異なるビア電極同士が近づきすぎることがない、即ち異極間で短絡することがないので、コンデンサとしての機能低下を抑制できる。
【００４６】
また、コンデンサの表裏面に、ビア電極１５ａとビア電極１５ｂの端子となる表面側端子１６と裏面側端子１７を各ビア電極ごとに形成した。このため、端子を介してのビア電極へのリード接続、実装品との間の接続が容易となる。具体的には、パッケージ５０の端子５８を積層セラミックコンデンサ１０の表面側端子１６に容易、かつ確実に接続できる。
【００４７】
Ｂ．変形例：
上記実施例では、パッケージ５０とマザーボード等の配線基板６０との間に積層セラミックコンデンサ１０を介装したが、他の電子デバイス間に積層セラミックコンデンサ１０を介装してもよい。図５は積層セラミックコンデンサ１０の変形例を示す説明図である。なお、この図５に示す積層セラミックコンデンサ１０は、既述した実施例において図１に示した構成と主要な部分で共通し、図５では、この共通の各部につき、符号の十の位以下を図１と同じ数字ないし英字を用いて表わしている。
【００４８】
この図５に示す変形例では、ＩＣチップ１３０とパッケージ１５０とを積層セラミックコンデンサ１１０を介して接続する構成を採った形態のものである。そして、この形態では、積層セラミックコンデンサ１１０のビア電極１１５ｂに対応する裏面側端子１１７に、リード１５６を電源線およびグランド線として含む配線を備えたパッケージ１５０が接続されている。また、積層セラミックコンデンサ１１０のビア電極１１５ａに対応する表面側端子１１６に、ＩＣチップ１３０をそのパッド１３２で直接接続している。
【００４９】
また、上記実施例や各変形例の積層セラミックコンデンサに予めＩＣチップやパッケージ，配線基板を装着しておく形態を採ることもできる。こうした形態としては、積層セラミックコンデンサのビア電極にＩＣチップが接続されたＩＣチップ付きコンデンサ、積層セラミックコンデンサのビア電極が有する端子もしくは端子にパッケージが接続されたコンデンサ付きパッケージ、積層セラミックコンデンサのビア電極が有する端子に配線基板が接続されたコンデンサ付き配線基板、上記の積層セラミックコンデンサを介してＩＣチップとパッケージとを接続してなる構造体等を考えることができる。
【００５０】
また、ビア電極１５ａとビア電極１５ｂのピッチＰ１、Ｐ２を定める第１、第２の繰り返しピッチ並びに内部電極１３ａと内部電極１３ｂのパターンを定める第１、第２の繰り返しパターンは、種々の態様で規定することができる。例えば、ビア電極１５ａのピッチＰ１に対してビア電極１５ｂのピッチＰ２がＰ１の１以上の正数倍比のピッチとしたり、正の奇数倍比としたりすることができる。或いは、ピッチＰ２をピッチＰ１の（１／ｎ．５）倍比（ここで、ｎは自然数）としたりすることもできる。こうした関係を採ったとしても、図２に示す極性が異なるビア電極間ピッチＰ３を上記のピッチＰ１以上とすることが、コンデンサ機能確保の上から好ましい。
【００５１】
特に、ビア電極１５ｂのピッチについては、定間隔に限られるものではなく、それぞれのビア電極１５ｂが、コンデンサ裏面から見て点在するよう繰り返されていればよく、例えば、ビア電極ピッチが不等分となっているものでもよい。具体的には、あるビア電極１５ｂからその隣のビア電極１５ｂまでの電極間距離（ピッチ）はＰ０であるが、その次のビア電極１５ｂまでの電極間距離Ｐ１がＰ０の２．１倍となるように、広がっていくようなものであってもよい。
【００５２】
また、積層セラミックコンデンサ１０を製造する際に、図２に示した第２積層体１２を、上部積層部分１２ａ、中間積層部分１２ｂおよび下部積層部分１２ｃの順に重ねていくようにすることもできる。この場合には、まず、上部積層部分１２ａを第１積層体１１に重ねる。この積層に先立ち、上部積層部分１２ａを予め形成する。つまり、誘電体となる誘電材料を用いてシートを形成し、当該シートにおいて、第１積層体１１におけるビア電極１５ａ形成用の貫通孔の少なくとも一部と重なる位置に貫通孔をあけ、その貫通孔に導電性ペーストを充填しておく。そして、ペースト充填済みの上部積層部分１２ａを、第１積層体１１における充填済みペースト（ビア電極１５ａ）に上部積層部分１２ａの充填済みペーストが接合するよう第１積層体１１に重ねる。
【００５３】
中間積層部分１２ｂの積層では、誘電体となる誘電材料を用いてシートを形成し、当該シートの表面に内部電極１３ｂをスクリーン印刷手法等で形成する。このシートにおいて、上部積層部分１２ａの貫通孔の少なくとも一部と重なる位置に貫通孔をあけると共に、シートにおいて点在するようなピッチで内部電極１３ｂに達する電極層到達孔をあけ、この両孔に導電性ペーストを充填しておく。そして、ペースト充填済みの中間積層部分１２ｂを、上部積層部分１２ａにおける充填済みペースト（ビア電極１５ａ）に中間積層部分１２ｂの充填済みペーストが接合するよう上部積層部分１２ａに重ねる。
【００５４】
下部積層部分１２ｃの積層では、誘電体となる誘電材料を用いてシートを形成し、当該シートの表面に内部電極１３ｂをスクリーン印刷手法等で形成する。このシートにおいて、上部積層部分１２ａのビア電極１５ａおよびビア電極１５ｂの貫通孔・電極層到達孔の少なくとも一部と重なる位置に貫通孔をあけると共に、シートにおいて点在するようなピッチで内部電極１３ｂに達する電極層到達孔をあけ、この両孔に導電性ペーストを充填しておく。そして、ペースト充填済みの下部積層部分１２ｃを、中間積層部分１２ｂにおける充填済みペースト（ビア電極１５ａおよびビア電極１５ｂ）に下部積層部分１２ｃの充填済みペーストが接合するよう中間積層部分１２ｂに重ねる。その後は、既述したようにステップＳ２１０以降の処理を行うことで、積層セラミックコンデンサ１０を製造することができる。なお、中間積層部分１２ｂおよび下部積層部分１２ｃにおける電極層到達孔は、シートを貫通する貫通孔でもよい。
【００５５】
このように各積層部分を順次積層するに際しては、下部積層部分１２ｃを省略することができる。つまり、図２において、下部積層部分１２ｃを有しないものとすることもできる。こうしても、第１積層体１１における図中黒塗りのビア電極１５ａは、内部電極１３ｂでピッチ変換された上で、上部積層部分１２ａと中間積層部分１２ｂにおけるビア電極１５ｂと導通する。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施例である積層セラミックコンデンサ１０の設置例を縦断面で示す説明図である。
【図２】積層セラミックコンデンサ１０の製造の概要を説明する説明図である。
【図３】実施例で採用した製造方法の手順を説明するための説明図である。
【図４】製造方法の詳細な内容を説明するための説明図である。
【図５】積層セラミックコンデンサ１０の変形例を示す説明図である。
【符号の説明】
【００５７】
１０...積層セラミックコンデンサ
１０ａ...表面
１０ｂ...裏面
１１...第１積層体
１２...第２積層体
１２ａ...上部積層部分
１２ｂ...中間積層部分
１２ｃ...下部積層部分
１３ａ...内部電極
１３ｂ...内部電極
１４...セラミック層
１５ａ...ビア電極
１５ｂ...ビア電極
１６...表面側端子
１７...裏面側端子
３０...ＩＣチップ
３２...パッド
５０...パッケージ
５２...上部層
５４...下部層
５６...リード
５７...バンプ
５８...端子
６０...配線基板
６６...リード
６７...端子
１１０...積層セラミックコンデンサ
１１５ａ...ビア電極
１１５ｂ...ビア電極
１１６...表面側端子
１１７...裏面側端子
１３２...パッド
１５０...パッケージ
１５６...リード
【図１】
2005101389.tif 000003
【図２】
2005101389.tif 000004
【図３】
2005101389.tif 000005
【図４】
2005101389.tif 000006
【図５】
2005101389.tif 000007