(57)【要約】  【課題】量子コンピュータを実現するための新規なＣＮＯＴゲートなどを提供する。  【解決手段】  第1の層（２）、第2の層（３）、及び第3の層（４）を具備し、第1の層は、第1の量子ドット（Ｑ1：５）、第1の入力ライン（a0：６）、第2の量子ドット（Ｑ2：７）、及び第1の出力ライン（a'0：８）を有し、第2の層は、第3の量子ドット（Ｑ3：９）、第2の入力ライン（a1：１０）、第4の量子ドット（Ｑ4：１１）、及び第2の出力ライン（a'1：１２）を有し、第3の層は、第5〜第8の量子ドット（Ｑ5：１３；Ｑ6：１４；Ｑ7：１５；Ｑ8：１６）、第3の入力ライン（b0：１７）、第3の出力ライン（b'0：１８）、出力ライン（b'1：１９）、及び第4の入力ライン（b1：２０）とを有し、量子ドットにおけるクーロン反発を利用して、電子の流れを制御するＣＮＯＴゲートなど。  【選択図】  図１
2005159159.tif 000002
【特許請求の範囲】
【請求項１】
複数の量子ドットを有するＣＮＯＴゲートであって、量子ドットにおけるクーロン反発を利用して、電子の流れを制御することを特徴とするＣＮＯＴゲート。
【請求項２】
第1の層、第2の層、及び第1の層と第2の層の間に設けられた第3の層の平行な3つの層からなるＣＮＯＴゲートであって、
前記第1の層は、第1の量子ドット（Ｑ1）、前記第1の量子ドットに電子を入力する第1の入力ライン（a0）と、前記第1の量子ドットと隣接して設けられる第2の量子ドット（Ｑ2）と、前記第2の量子ドットから電子が出力する第1の出力ライン（a'0）とを有し、
前記第2の層は、第3の量子ドット（Ｑ3）、前記第3の量子ドットに電子を入力する第2の入力ライン（a1）と、前記第3の量子ドットと隣接して設けられる第4の量子ドット（Ｑ4）と、前記第4の量子ドットから電子が出力する第2の出力ライン（a'1）とを有し、
前記第3の層は、第5の量子ドット（Ｑ5）、第6の量子ドット（Ｑ6）、第7の量子ドット（Ｑ7）、第8の量子ドット（Ｑ8）、前記第5の量子ドットに電子を入力する第3の入力ライン（b0）と、前記第6の量子ドットから電子が出力する第3の出力ライン（b'0）と、前記第7の量子ドットから電子が出力する第4の出力ライン（b'1）と前記第8の量子ドットに電子を入力する第4の入力ライン（b1）とを有し、
各量子ドットは、a、b、及びcを正の数として、前記第1の量子ドットの位置を（-a，０，ｃ）とした時に、前記第2の量子ドットの位置が（a，０，ｃ）であり、前記第3の量子ドットの位置が（０，-a，-ｃ）であり、前記第4の量子ドットの位置が（０，a，-ｃ）であり、前記第5の量子ドットの位置が（-ｂ，ｂ，０）であり、前記第6の量子ドットの位置が（ｂ，ｂ，０）であり、前記第7の量子ドットの位置が（-ｂ，-ｂ，０）であり、及び前記第8の量子ドットの位置が（ｂ，-ｂ，０）となるように設けられる、
ＣＮＯＴゲート。
【請求項３】
請求項２に記載のＣＮＯＴゲートを用いた量子コンピュータ。
【請求項４】
請求項３に記載の量子コンピュータと、デジタルコンピュータとを組み合わせたコンピュータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、新規ＣＮＯＴゲート、及びＣＮＯＴゲートを用いたコンピュータに関する。
【背景技術】
【０００２】
最近、量子コンピュータが注目されている。量子コンピュータ（例えば、特開２００３−８６７８８号公報参照。）は、因数分解など特定の処理を、従来のデジタルコンピュータに比べ高速に行うことができる。そこで、量子コンピュータは、デジタルコンピュータと相補的な役割を担うことにより、優れた能力を発揮すると考えられている。
【０００３】
量子コンピュータでは、量子ビットとよばれる量子情報が最小の情報単位である。量子ビットは、従来のデジタルコンピュータにおける「０」、「１」という１ビット情報だけではなく、例えば「０」が５０％、「１」が５０％といった確率情報をも有する情報である。なお、このような情報を「０」と「１」との「重ね合わせ」とよぶ。
【０００４】
量子コンピュータでは、各々の量子ビットに対する回転ゲートと、量子ビット間のＣＮＯＴ（Controlled NOT）ゲートが、ユニバーサルゲートとよばれる。すなわち、それら２つのゲートを組み合わせることによって、全ての量子ロジックを実現できる。ＣＮＯＴゲートは、２つの量子ビット、制御信号、およびターゲット信号で動作する量子ゲートである（例えば、下記非特許文献１、及び非特許文献２参照。）。
【０００５】
これまで説明したとおり、ＣＮＯＴゲートが量子コンピュータの基本ゲートなので、ＣＮＯＴゲートを実現することが期待されている。なお、ＣＮＯＴゲートを構成する量子ドットについては、例えば実際に製造されている（例えば、下記特許文献１参照。）。
【０００６】
【特許文献１】特開２０００−３１５６５４公報
【非特許文献１】A. Barenco, et al., Phys. Rev. A 52, 3457 (1995).
【非特許文献２】J. Gruska, Quantum Computing (McGraw-Hill, 1999).
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、量子コンピュータを実現するための新規なＣＮＯＴゲートを提供することを目的とする。
【０００８】
本発明は、新規なＣＮＯＴゲートを用いた量子コンピュータを提供することを別の目的とする。
【０００９】
本発明は、新規なＣＮＯＴゲートを用いた量子コンピュータ、及び従来のデジタルコンピュータとを組み合わせたコンピュータシステムを提供することを別の目的とする。
【課題を解決するための手段】
【００１０】
（１）上記の課題のうち少なくとも一つ以上を解決するため、本発明のＣＮＯＴゲートは、複数の量子ドットを有するＣＮＯＴゲートであって、量子ドットにおけるクーロン反発を利用して、電子の流れを制御することを特徴とするＣＮＯＴゲートである。量子ドットに蓄積された電子と、各ラインを通過する電子との間のクーロン反発を利用して、電子が出力されるラインを選択できるので、ＣＮＯＴゲートを達成できる。
【００１１】
（２）上記の課題のうち少なくとも一つ以上を解決するため、本発明のＣＮＯＴゲートは、第1の層、第2の層、及び第1の層と第2の層の間に設けられた第3の層の平行な3つの層からなるＣＮＯＴゲートであって、前記第1の層は、第1の量子ドット（Ｑ1）、前記第1の量子ドットに電子を入力する第1の入力ライン（a0）と、前記第1の量子ドットと隣接して設けられる第2の量子ドット（Ｑ2）と、前記第2の量子ドットから電子が出力する第1の出力ライン（a'0）とを有し、前記第2の層は、第3の量子ドット（Ｑ3）、前記第3の量子ドットに電子を入力する第2の入力ライン（a1）と、前記第3の量子ドットと隣接して設けられる第4の量子ドット（Ｑ4）と、前記第4の量子ドットから電子が出力する第2の出力ライン（a'1）とを有し、前記第3の層は、第5の量子ドット（Ｑ5）、第6の量子ドット（Ｑ6）、第7の量子ドット（Ｑ7）、第8の量子ドット（Ｑ8）、前記第5の量子ドットに電子を入力する第3の入力ライン（b0）と、前記第6の量子ドットから電子が出力する第3の出力ライン（b'0）と、前記第7の量子ドットから電子が出力する第4の出力ライン（b'1）と前記第8の量子ドットに電子を入力する第4の入力ライン（b1）とを有し、a、b、及びcを正の数として、前記第1の量子ドットの位置を（-a，０，ｃ）とした時に、前記第2の量子ドットの位置を（a，０，ｃ）であり、前記第3の量子ドットの位置は（０，-a，-ｃ）であり、前記第4の量子ドットの位置は（０，a，-ｃ）であり、前記第5の量子ドットの位置は（-ｂ，ｂ，０）であり、前記第6の量子ドットの位置は（ｂ，ｂ，０）であり、前記第7の量子ドットの位置は（-ｂ，-ｂ，０）であり、及び前記第8の量子ドットの位置は（ｂ，-ｂ，０）である。
【００１２】
ここで、上記の座標は、第１の層をｚ＝ｃ平面、第２の層をｚ＝−ｃ平面、第３の層をｚ＝０平面としたものである。ａ，ｂ，ｃの大きさは、量子ドットの種類や、クーロン反発の大きさなどを考慮して決めればよい。なお、a’、ｃ’をそれぞれａ、ｃとは異なる数として、第3の量子ドットの位置を（０，-a’，-ｃ’）とし、第4の量子ドットの位置を（０，a’，-ｃ’）のようにすることは、本発明の別の実施態様である。
【００１３】
本発明は、上記のような構成を採用し、量子ドットに蓄積された電子と、各ラインを通過する電子との間のクーロン反発を利用して、電子が出力されるラインを選択できるので、ＣＮＯＴゲートを達成できる。
【００１４】
（３）本発明は、上記のようなＣＮＯＴゲートを用いるので、もうひとつのユニバーサルゲートである公知の回転ゲートと組み合わせて量子ロジックを実現し、量子コンピュータを得ることができる。
【００１５】
（４）本発明は、上記のとおり量子コンピュータが得られるので、量子コンピュータとデジタルコンピュータとを組み合わせたコンピュータシステムを得ることができる。
【発明の効果】
【００１６】
本発明によれば、量子コンピュータの基本ゲートであるＣＮＯＴゲート、量子コンピュータ、及びコンピュータシステムを提供できる。
【発明を実施するための最良の形態】
【００１７】
（１．ＣＮＯＴゲート）
以下では、本発明のＣＮＯＴゲートについて説明する。図１は、本発明のＣＮＯＴゲートの基本構造を表す概略図である。図１（ａ）は、各層の構成を表す図であり、図１（ｂ）は、上方（ｚ軸方向）からみた、各量子ビットと各ラインの配置を表す図である。本発明のＣＮＯＴゲートは、複数の量子ドットを有するＣＮＯＴゲートであって、量子ドットにおけるクーロン反発を利用して、電子の流れを制御することを特徴とするＣＮＯＴゲートである。
【００１８】
（１．１．層構成）
本発明のＣＮＯＴゲート（１）は、図１（ａ）に示されるように、第1の層（２）、第2の層（３）、及び第1の層と第2の層の間に設けられた第3の層（４）の平行な3つの層を具備する。本発明のＣＮＯＴゲートは、3層に分割されているので、異なる層へ電子が移動することを阻止できる。
【００１９】
図１（ａ）に示されるように、前記第1の層は、第1の量子ドット（Ｑ1：５）、前記第1の量子ドットに電子を入力する第1の入力ライン（a0：６）と、前記第1の量子ドットと隣接して設けられる第2の量子ドット（Ｑ2：７）と、前記第2の量子ドットから電子が出力する第1の出力ライン（a'0：８）とを有する。ここで「隣接」とは、量子ドット間で電子の移動が可能となるように設けられていることを意味する。
【００２０】
図１（ａ）に示されるように、前記第2の層は、第3の量子ドット（Ｑ3：９）、前記第3の量子ドットに電子を入力する第2の入力ライン（a1：１０）と、前記第3の量子ドットと隣接して設けられる第4の量子ドット（Ｑ4：１１）と、前記第4の量子ドットから電子が出力する第2の出力ライン（a'1：１２）とを有する。
【００２１】
図１（ａ）に示されるように、前記第3の層は、第5の量子ドット（Ｑ5：１３）、第6の量子ドット（Ｑ6：１４）、第7の量子ドット（Ｑ7：１５）、第8の量子ドット（Ｑ8：１６）、前記第5の量子ドットに電子を入力する第3の入力ライン（b0：１７）と、前記第6の量子ドットから電子が出力する第3の出力ライン（b'0：１８）と、前記第7の量子ドットから電子が出力する第4の出力ライン（b'1：１９）と前記第8の量子ドットに電子を入力する第4の入力ライン（b1：２０）とを有する。
【００２２】
（１．２．量子ドット）
そして、各量子ドットは、a、b、及びcを正の数（ｂ＞ａ）として、前記第1の量子ドットの位置を（-a，０，ｃ）とした時に、前記第2の量子ドットの位置あ（a，０，ｃ）であり、前記第3の量子ドットの位置が（０，-a，-ｃ）であり、前記第4の量子ドットの位置が（０，a，-ｃ）であり、前記第5の量子ドットの位置が（-ｂ，ｂ，０）であり、前記第6の量子ドットの位置が（ｂ，ｂ，０）であり、前記第7の量子ドットの位置が（-ｂ，-ｂ，０）であり、及び前記第8の量子ドットの位置が（ｂ，-ｂ，０）となるように設置される。ここで、a、b、及びcは、量子ドットの種類などに応じて適宜設定すればよい。
【００２３】
本発明のＣＮＯＴゲートにおいて、第1の量子ドット（Ｑ1）及び第2の量子ドット（Ｑ2）は、2つの量子ドット間で電子のやりとりが可能な結合量子ドットを構成する。また、本発明のＣＮＯＴゲートにおいて、第3の量子ドット（Ｑ3）及び第4の量子ドット（Ｑ4）は、結合量子ドットを構成する。
【００２４】
本発明のＣＮＯＴゲートにおいて、第5の量子ドット（Ｑ5）及び第6の量子ドット（Ｑ6）、第7の量子ドット（Ｑ7）及び第8の量子ドット（Ｑ8）は、４つの結合量ドットを構成する。
【００２５】
量子ドットとしては、公知の量子ドットを採用できる。このような量子ドットとしては、上記の特許文献１（特開２０００−３１５６５４号公報（特許第3415068号公報））、特開２００３−２４３６４７号公報、特開２００３−８６７８８号公報、特開２００２−２１７４００号公報、特開２００１−２３７４１３号公報、及び特開２００１−１４４２８３号公報に記載の量子ドットが挙げられる。
【００２６】
（１．３．入出力ライン）
なお、入出力ラインは、電子が通過するものであれば良く、例えば上記の特許文献１に記載のような量子ドットへ電子が出入りする部位であれば良い。したがって、ラインは電極や電線である必要はなく、例えば、上記の文献に記載された量子ドットに電子を入力するためのものなどを適宜用いることができる。
【００２７】
（２．ＣＮＯＴゲートの動作）
以下、本発明のＣＮＯＴゲートの動作を説明する。本発明のＣＮＯＴゲートは、従来の２線式符号化（C. J. Myers, Asynchronous circuit design (Wiley, 2001)、R. Ionicioiu, P. Zanirdi, F. Rossi, Phys. Rev. A 63, 050101 (2001)、及びI. Chuang, Y. Yamamoto, Phys. Rev. A 52, 3489 (1995).）と同様に、２つのラインを利用して量子ビットを表わすものである。
【００２８】
すなわち、ラベル０のライン上の信号を|０＞とし、ラベル１のライン上の信号を|１＞とする。両方のライン上に信号のないことは、情報が伝送されていないことを示す。従来のコンピュータでは、同時に両方のライン上に信号が存在することは禁止されている。しかし、量子コンピュータでは、両方のライン上に信号が存在してもよい。この場合、|０＞および|１＞の重ね合わせ状態であると考えられる。
【００２９】
（２．１．本発明のＣＮＯＴゲートの動作）
図１（ｂ）において、a0、a1、ｂ0、およびｂ1は入力ラインであり、a'0、a'1、ｂ'0、およびｂ'1は出力ラインである。本発明のＣＮＯＴゲートにおいても、添え字０を持つラインは状態|０＞を表し、添え字１を持つラインは状態|１＞を表す。
【００３０】
本発明のＣＮＯＴゲートでは、２線式符号化を採用するので、表１に示すように、非保存的動作を保存的動作に変換できる。すなわち、この系では、１という数が保存されているので、本発明のＣＮＯＴゲートは保存的であるといえる。
【００３１】
【表１】
2005159159.tif 000003
【００３２】
すなわち、「００」→「００」、「０１」→「０１」、「１０」→「１１」、及び「１１」→「１０」となる。以下、本発明のＣＮＯＴゲートが、上記のとおり機能することを説明する。図２は、２線式ＣＮＯＴゲートの動作原理を表す図である。図２（ａ）、（ｂ）、（ｃ）は、ｘ軸方向の重ね合わせを表す図であり、図２（ｄ）、（ｅ）、（ｆ）はｙ軸方向の重ね合わせを表す図である。
【００３３】
電子が制御信号としてa0から供給されると、電子は、図２（ａ）のa0からa'0へ伸びる矢印で示されるようにバリヤおよび量子ドット（Ｑ1およびＱ2上）を通過して移動する。これにより、量子ドットＱ1およびＱ2上の重ね合わせが維持される。この状態で、電子（ｖ信号）がｂ0から量子ドットＱ5へ供給されると、図２（ｂ）に示すように、クーロン反発力によりこの電子はドットＱ5及びＱ6を通過し、ｂ'0に流れる。一方、ターゲット電子がｂ1から供給されると、図２（ｃ）に示すように、この電子は量子ドットＱ8及びＱ7を通過し、ｂ'1に流れる。
【００３４】
同様に、図２（ｄ）に示すように電子が制御信号としてa1から供給されると、ターゲット信号である電子は、図２（ｅ）に示すようにｂ0からｂ'1に流れるか、または図２（ｆ）に示すようにｂ1からｂ'0に流れる。したがって、提案されたモデルは表１に与えられるＣＮＯＴゲートの動作を満たす。
【００３５】
（２．２．忠実度）
以下、本発明のＣＮＯＴゲートの忠実度について検討する。本発明のＣＮＯＴゲートは、例えば入力電子のエネルギーを、量子ドットの特定のレベル以上に設定することにより機能する。電子が量子ゲートに入ると、第1層、及び第3層上の２つの量子ドットと３つのバリヤからなるエネルギー構造を通過する単一電子共鳴トンネリングが発生する。異なる層間の電子トンネリングは発生しないと仮定すると、この際のハミルトニアンは次式（１）で表わすことができる。
【００３６】
【数１】
2005159159.tif 000004
【００３７】
ここで、Ｈjは第ｊ層のハミルトニアンであり、Ｖj,j+1は第ｊと第ｊ＋１層との間のクーロン相互作用項である。層間の距離が増加すると、異なる層間の電子トンネリングは発生しないとする仮定に近づくが、ゲートの忠実度は低下する。
【００３８】
２線式ＣＮＯＴゲートを機能させるために、好ましくは入力ｂ0またはｂ1が供給されている間は、Ｑ1−Ｑ2（またはＱ3−Ｑ4）上で重ね合わせが維持される。この条件が満たされない場合、予期しない出力信号が発生する可能性があるからである。したがって、入力信号a0（またはa1）とｂ0（またはｂ1）とで、好ましくはバリヤを通過するトンネリング時間で決定される適正な時間差を維持する。また、好ましくは制御信号a0（またはa1）が十分に安定化した後に、ターゲット信号ｂ0（またはｂ1）を量子ゲートに入力するようにする。
【００３９】
量子ゆらぎは、ｂ0またはｂ1からの電子のトンネリング挙動に影響を与えることがある。これは、漏れ電流が予測しない方向に流れ込むことを引き起こす。例えば、図２（ｂ）に示すように、電子がa0およびｂ0から入力されると、漏れ電流がＱ5からＱ7にも流れる。
【００４０】
詳細に漏れ率を定量化するために、電子がｂ0−ｂ'0およびｂ0−ｂ'1を通過する透過係数を計算する。図３（ａ）、および図３（ｂ）に示されるように、ターゲット・ライン上の２量子ドット−３バリヤ対称構造を、簡単のため１粒子−１次元システムと仮定する。図３は、a0からの電子が入力され量子ドットＱ1およびＱ2が量子重ね合わせ状態を維持する場合の１次元における量子ドットのポテンシャルを表す概念図である。図３（ａ）、および図３（ｂ）は、電子がそれぞれｂ0−ｂ'0およびｂ0−ｂ'1を通過する際のポテンシャルを表す概念図である。
【００４１】
図３（ａ）において、領域３および５はそれぞれ、量子ドットＱ5およびＱ6に相当する。図３（ｂ）において、領域３および５はそれぞれ、量子ドットＱ5およびＱ7に相当する。図３（ａ）および図３（ｂ）において、領域１および７はラインに相当し、２、４、および６はそれぞれのドット間のバリヤに相当する。図３（ａ）の領域４のポテンシャルにくらべ、図３（ｂ）の領域４におけるポテンシャルが大きいのは、図３（ｂ）の方が電子の通路と量子ドットが近いため、より強いクーロン反発を受けるからである。
【００４２】
図３（ｃ）は、入力電子のエネルギーをＥとした場合の２つの量子ドットと３つのバリヤ構造における透過係数を表すグラフである。実線はＵ1＝４、破線はＵ1＝８、点線はＵ1＝１２をそれぞれ表わす。その他のパラメータは、以下のとおりとした。
【００４３】
【数２】
2005159159.tif 000005
【００４４】
Ｕ1＝４の場合、低い方の共鳴レベルはＥ0〜１．２８Ｅである。このレベルでは、透過係数はそれぞれ、Ｔ（Ｅ0）＝１（Ｕ1＝４）、Ｔ（Ｅ0）〜１．０×１０-2（Ｕ1＝８）、およびＴ（Ｅ0）〜１．３×１０-3（Ｕ1＝１２）である。
【００４５】
量子ドットＱ1およびＱ2が重ね合わせを安定して維持する場合、Ｑ1およびＱ2からのクーロン反発力により、図３（ａ）に示すように、量子ドットＱ5とＱ6との間のバリヤの実効ポテンシャルはＵ0であり、一方、図３（ｂ）に示すように、量子ドットＱ5とＱ7との間はＵ1であると仮定する。なお、量子ドットとライン間のバリヤのポテンシャルはＵ0である。また、量子ドットＱ8はＱ5、Ｑ6およびＱ7からの距離が相対的に大きいことにより無視する。さらに、入力電圧によるポテンシャル傾斜も、簡単のために無視する。このように仮定すると、各領域における波動関数は以下の式で表わすことができる。
【００４６】
【数３】
2005159159.tif 000006
【００４７】
簡単のために、ここでは、奇数添え字のｋを、ｋ1とし、偶数添え字のｋを、ｋ2とする。ａおよびｄをそれぞれ、量子ドットの幅、およびバリヤの幅とすると、係数ＡiおよびＢiは境界条件、ならびにＡ1＝１およびＢ7＝０の条件で、正確に解くことができ、その結果、以下の式で与えられる透過係数Ｔ（Ｅ）＝｜Ａ7｜2を得る。
【００４８】
【数４】
2005159159.tif 000007
【００４９】
式（４）から、θ＝０であれば、透過係数は１であることがわかる。図３（ｂ）に示される透過係数の例では、領域４における波動関数の波数ベクトルはｋ2からｋ4に変化し以下の値となる。
【００５０】
【数５】
2005159159.tif 000008
【００５１】
透過係数は複雑になるため、数値シミュレーション（図３（ｃ））を使用して、Ｕ1＝４（＝Ｕ0）（実線）、Ｕ1＝８（破線）、Ｕ1＝１２（点線）の例を解析する。２つのピークは分裂した縮退レベルに相当する。Ｕ1が増加すると共鳴レベルも高くなるが、Ｕ1＞９の場合、１つのピークだけが発生し、その最大値は小さくなる。Ｕ1＝４で第１ピークに相当するエネルギーＥ0は、ドットの基底状態レベルを示し、この場合に共鳴トンネリングが発生する。このシミュレーションと同様にピークが分裂することは実験的に観測されている（L. D. Macks, et al., Phys. Rev. B 54, 4857 (1996).）。
【００５２】
このように共鳴レベルにおいて、同一ポテンシャルＵ0を有する３つのバリヤを通過するという、所定方向へのトンネリングが起こる。しかし、予測しない方向へのトンネリングは中間バリヤのポテンシャルＵ1が他より大きい場合に起こりにくい。したがって、本発明の２線式ＣＮＯＴの忠実度は、Ｕ1の増加と共に増加することがわかる。すなわち、ＣＮＯＴゲートを設計する上では、Ｕ1を増加させるように設計すればよい。
【００５３】
（３．量子ドットの構成）
図４は、量子ドットの基本構成例を示す概略図である。図４（ａ）は、高移動度トランジスタ（ＨＥＭＴ）型量子ドットの例を示す。図４（ｂ）は、金属酸化膜半導体（ＭＯＳ）型量子ドットの例を示す。図４中、Ｓはソース電極、Ｇは量子ドット、Ｄはドレイン電極を表す。また、Insulatorは、絶縁層を表す。図中の化学組成は、各層を構成する物質の例を示すものである。なお、この例ではひとつの量子ドット部分が二つの量子ドットとして機能している。
【００５４】
（３．１．量子ドットの構成）
基板としては、ガリウム砒素（GaAs）、酸化アルミニウム、炭化珪素、二酸化珪素、窒化ガリウム（GaN）、フッ化カルシウムなど基板に用いられる公知の材質を採用できる。
量子ドットとしては、ガリウム砒素（GaAs）、アルミニウムガリウム砒素（AlGaAs）、インジウムガリウム砒素（InGaAs）、インジウムガリウム（InGa）、窒化ガリウム（GaN）、窒化インジウム（InN）、窒化アルミニウム（AlN）、シリカ、炭化珪素の単晶、及びこれらの混晶などを用いることができる。
電極としては、ガリウム、アルミニウム、インジウムなどの金属や、ガリウム砒素（GaAs）、アルミニウムガリウム砒素（AlGaAs）、インジウムガリウム砒素（InGaAs）、インジウムガリウム（InGa）、窒化ガリウム（GaN）、窒化インジウム（InN）、窒化アルミニウム（AlN）の単晶、及びこれらの混晶などを用いることができる。
量子ドットが設けられる層の厚さとしては、２ｎｍ〜１０ｎｍが挙げられ、好ましくは５ｎｍである。
絶縁層を構成する絶縁材料は、公知の絶縁材料を採用できる。絶縁層があるので、各層から別の層へ電子が移動する事態を効果的に防止できる。
【００５５】
（３．２．量子ドットの製造方法）
量子ドットの製造方法としては、例えば、Applied Physics Letters 68 (1996) 1811に記載されるように、化合物半導体基板上のエピタキシャル成長層の表面に、量子ドットサイズに対応する微小パターンが開口されたマスクを、電子ビーム、イオンビーム、ＳＴＭなどのリソグラフィー技術で形成し、その後ガスソース分子線結晶成長法（ＭＢＥ）等により、開口部のみに選択的に量子ドットを形成する方法が挙げられる。この手法は形成した量子ドットの位置およびサイズを、開口した領域により限定できる。
【００５６】
別の量子ドットの製造方法としては、例えば、Applied Physics Letters 63 (1993) 3202に記載されている、Stransky-Krastanov (S-K) モード成長と呼ばれる製造方法が挙げられる。これは、基板のエピタキシャル成長膜に、当該成長膜とは格子定数が異なる、いわゆる格子不整合系材料を、材料に依存して決まる臨界膜圧と呼ばれる所望の厚みだけエピタキシャル成長する方法である。この結果として、ウェッティングレアーと呼ばれる薄い薄膜層の上に、島状の量子ドットが自己組織的に形成される。この方法は、リソグラフィーを必要とせず結晶成長のみによるため、良質な結晶ドットが出来る。
【００５７】
別の量子ドットの製造方法としては、例えば、Japanese Journal of Applied Physics 32 (1993) 2052に記載されるVolmer-Wever(V-W)モード成長と呼ばれる自己組織的形成方法が挙げられる。基板のエピタキシャル成長膜の表面を、成長膜とは異なる物質の原子膜で終端しておく。その後に成長膜と同一材料を供給することで、表面に島状の量子ドットが形成できる。基板がGaAs（ガリウム砒素）の場合、終端用原子膜としては、通常硫黄（Ｓ）が用いられる。この方法では、表面物質と同一物質のドットが自己組織的に形成される。
【００５８】
別の量子ドットの製造方法としては、例えば、Abstracts of 1997 Materials Research Society FallMeeting, Boston, USA, 1997, p.90、あるいは Abstracts of the Fifth International Workshop on Femtosecond Technology, Tsukuba, Japan 1998, p.88に記載されるような自己組織的な結晶成長法と、収束電子ビーム（ＥＢ）によるナノメータ精度を持つ加工法との組み合わせにより、量子ドットの位置とサイズを精密に制御した方法が挙げられる。この方法では、半導体基板、およびそのバッファー層としてのエピタキシャル層の表面上において、量子ドットの形成を意図する位置に予めＥＢによるリソグラフィーとガスエッチングにより微細穴を形成しておく。その後、結晶層とは格子定数が１％以上異なる別の半導体材料をＭＢＥ法で供給する。これにより、加工穴にのみ量子ドット構造を形成するというものである。この方法では、全工程を真空連続工程で行う。したがって、量子ドットを形成する加工表面が、大気による表面酸化を伴わないので高品質であるという利点を有する。
【００５９】
図４（ｂ）に示される金属酸化膜半導体（ＭＯＳ）型量子ドットの製造方法としては、公知のＭＯＳ型量子ドットの製造方法を採用できる。より具体的なＭＯＳ型量子ドットの製造方法としては、例えばE. Leobandung, L. Guo and S. Y. Chou, "Silicon Single Hole Quantum Dot Transistor for Complementary Digital Circuits" IEDH 95, pp 367-370.に記載の製造方法に従って製造することが挙げられる。,
【００６０】
（４．概念の応用）
本発明の２線式ＣＮＯＴは、容易に製造できる量子ゲートである。さらに、本発明のＣＮＯＴゲートを形成した概念は、ゲートを実現するために用いることができる。すなわち、量子ドットにおけるクーロン反発を利用して、電子の流れを制御することにより、量子ゲートを得るという概念は高い拡張性を有する。
【００６１】
（４．１．ＡＮＤゲート）
図５（ａ）に本発明の概念を用いた、２線式ＡＮＤゲートの基本構成を示す概略図を示す。これは、ＣＮＯＴゲートのＱ1−Ｑ2ラインを右側に移動することにより実現する。図５（ａ）の例では、各量子ドットは、a、b、及びcを正の数（ｂ＞ａ）として、第1の量子ドットの位置を（-a，a，ｃ）とした時に、前記第2の量子ドットの位置が（a，a，ｃ）であり、前記第3の量子ドットの位置が（０，-a，-ｃ）であり、前記第4の量子ドットの位置が（０，a，-ｃ）であり、前記第5の量子ドットの位置が（-ｂ，ｂ，０）であり、前記第6の量子ドットの位置が（ｂ，ｂ，０）であり、前記第7の量子ドットの位置が（-ｂ，-ｂ，０）であり、及び前記第8の量子ドットの位置が（ｂ，-ｂ，０）となるように設けられている。
【００６２】
（４．２．ＡＮＤゲートの動作）
図５（ｂ）〜図５（ｅ）は、ＡＮＤゲートの動作を示す図である。入力電子（制御信号）がa0に入力されると、図５（ｂ）、及び図５（ｃ）に示されるように、量子ドットＱ1−Ｑ2上に重ね合わせが生ずる。ｂ0（またはｂ1）から次の電子（ターゲット信号）が入力されれば、それぞれ図５（ｂ）、及び図５（ｃ）に示されるとおり、クーロン反発により電子がｂ'0から出力される。
【００６３】
一方、入力電子（制御信号）がa1に入力されると、図５（ｄ）、及び図５（ｅ）に示されるように、量子ドットＱ3−Ｑ4上に重ね合わせが生ずる。図５（ｄ）に示されるように、ｂ0から次の電子（ターゲット信号）が入力されれば、クーロン反発により電子がｂ'0から出力される。一方、図５（ｅ）に示されるように、ｂ1から次の電子（ターゲット信号）が入力されれば、クーロン反発により電子がｂ'1から出力される。
【００６４】
上記の動作から、本発明の２線式ＡＮＤは、従来のＡＮＤゲートの論理動作を満たすことがわかる。２線式ＮＡＮＤゲートは、２つの出力ｂ'0およびｂ'1を相互に交換することにより実現できる。ＮＡＮＤゲートを実現できれば、デジタルコンピュータにおける全ての論理回路を作成できる。したがって、本発明の概念を用いれば、量子コンピュータのみならず、デジタルコンピュータをも設計できる。
【実施例１】
【００６５】
（実施例１：図４（ａ）に記載の量子ドットの製造方法）
以下では、図４（ａ）に示される高移動度トランジスタ（ＨＥＭＴ）型量子ドットの製造例を説明する。
本実施例の各工程は、真空チャンバー内で、連続的に実施できるような複合的な装置内で連続的に行われる。
【００６６】
まず、ＭＢＥ室において、GaAs基板上にAl、GaおよびAs分子線を供給し、AlGaAsエピタキシャル層を形成する。その後、AlGaAsエピタキシャル層上にGaおよびAs分子線を供給し、GaAsエピタキシャル層を形成する。
【００６７】
次に、試料を先のＭＢＥ室と真空を保ちつつ連結されているＳＴＭ加工室へ搬送する。その後、ＳＴＭのタングステンチップを試料表面の所望の場所に近接させ、所望の電気的パルスを印加する。すると、GaAsエピタキシャル層上に微細突起物が形成される。この工程では、例えば、ピエゾ素子を具備する位置機構により、前記ＳＴＭのタングステンチップの位置を制御すればよい。
【００６８】
次に、試料を再びＭＢＥ室に運搬する。その後、ＭＢＥ室内に、GaおよびAs分子線を供給する。すると、GaAsエピタキシャル超薄膜層が形成される。このとき、先の工程で製造された微細突起の直上ではGaAsの成長速度が遅いので、微細な窪みが形成される。
【００６９】
次に、ＭＢＥ室内に、As分子線とIn分子線を供給する。すると、前記の、微細な窪み部分にInAsの量子ドットが形成される。この工程においては、試料の温度を例えば４５０℃程度に下げることが好ましい。また、この工程では、As分子線の照射圧力を、高めることが好ましい。
【００７０】
次に、ＭＢＥ室内に、GaおよびAs分子線を供給する。すると、GaAsキャップ層が形成され、InAsからなる量子ドットを覆う。
【００７１】
次に、ＭＢＥ室内に、絶縁物からなる分子線を供給する。すると、先のGaAsキャップ層上に、絶縁物層が形成される。これらの工程を適宜繰り返すことで、図４（ａ）に示されたｃＮＯＴゲートを製造できる。
【産業上の利用可能性】
【００７２】
本発明のＣＮＯＴゲートは、量子コンピュータのユニバーサルゲートであり、量子コンピュータのロジック形成に用いることができる。
【００７３】
本発明の量子コンピュータは、従来のデジタルコンピュータと相補的な役割を果たすと考えられるので、従来のデジタルコンピュータとともに用いられ得る。
【００７４】
本発明のコンピュータシステムは、従来のデジタルコンピュータに比べ、ある分野において高速な処理が可能である。したがって、本発明によれば、従来のコンピュータに比べて、高速処理が可能なコンピュータシステムを提供できる。
【図面の簡単な説明】
【００７５】
【図１】図１は、本発明のＣＮＯＴゲートの基本構造を表す概略図である。図１（ａ）は、各層の構成を表す図であり、図１（ｂ）は、上方（ｚ軸方向）からみた、各量子ビットと各ラインの配置を表す図である。
【図２】図２は、２線式ＣＮＯＴゲートの動作原理を表す図である。図２（ａ）、（ｂ）、（ｃ）は、ｘ軸方向の重ね合わせを表す図であり、図２（ｄ）、（ｅ）、（ｆ）はｙ軸方向の重ね合わせを表す図である。
【図３】図３は、a0からの電子が入力され量子ドットＱ1およびＱ2が量子重ね合わせ状態を維持する場合の１次元における量子ドットのポテンシャルを表す概念図である。図３（ａ）、および図３（ｂ）は、電子がそれぞれｂ0−ｂ'0およびｂ0−ｂ'1を通過する際のポテンシャルを表す概念図である。図３（ｃ）は、入力電子のエネルギーをＥとした場合の２つの量子ドットと３つのバリヤ構造における透過係数を表すグラフである。
【図４】図４は、量子ドットの基本構成例を示す概略図である。図４（ａ）は、高移動度トランジスタ（ＨＥＭＴ）型量子ドットの例を示す。図４（ｂ）は、金属酸化膜半導体（ＭＯＳ）型量子ドットの例を示す。
【図５】図５は、２線式ＡＮＤゲートを説明するための図である。図５（ａ）に本発明の概念を用いた、２線式ＡＮＤゲートの基本構成を示す概略図を示す。図５（ｂ）〜図５（ｅ）は、ＡＮＤゲートの動作を示す図である。
【符号の説明】
【００７６】
１  ＣＮＯＴゲート
２  第1の層
３  第2の層
４  第3の層
５  第1の量子ドット（Ｑ1）
６  第1の入力ライン（a0）
７  第2の量子ドット（Ｑ2）
８  第1の出力ライン（a'0）
９  第3の量子ドット（Ｑ3）
１０  第2の入力ライン（a1）
１１  第4の量子ドット（Ｑ4）
１２  第2の出力ライン（a'1）
１３  第5の量子ドット（Ｑ5）
１４  第6の量子ドット（Ｑ6）
１５  第7の量子ドット（Ｑ7）
１６  第8の量子ドット（Ｑ8）
１７  第3の入力ライン（b0）
１８  第3の出力ライン（b'0）
１９  第4の出力ライン（b'1）
２０  第4の入力ライン（b1）
【図１】
2005159159.tif 000009
【図２】
2005159159.tif 000010
【図３】
2005159159.tif 000011
【図４】
2005159159.tif 000012
【図５】
2005159159.tif 000013