(57)【要約】【課題】強誘電体膜形成時に半導体基板の裏面に付着する汚染成分が半導体基板中に拡散し、半導体デバイスの特性変動を起こすことを防止する半導体装置の製造方法を提供する。【解決手段】半導体基板上にＣＶＤ法等を用いて強誘電体膜を形成した後、半導体基板の裏面を、硝酸とフッ酸の混合液を用いて所定の深さまで基板エッチングして、半導体基板の裏面に含まれる汚染成分を除去する。それにより、強誘電体膜形成時に半導体基板の裏面に付着する汚染成分が半導体基板裏面中に拡散しても、その拡散領域が除去されるため、半導体デバイスの特性変動が発生することを防止できる。【選択図】  図１
2005012113.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に強誘電体膜を形成する工程を有する半導体装置の製造方法であって、前記強誘電体膜を形成した後に、前記半導体基板の裏面を所定の深さまで基板エッチングして、前記半導体基板の裏面に含まれる汚染成分を除去することを特徴とする半導体装置の製造方法。
【請求項２】
前記強誘電体膜をＣＶＤ法により形成する請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体基板の裏面をエッチングする溶液が、硝酸とフッ酸の混合液である請求項１記載の半導体装置の製造方法。
【請求項４】
前記半導体基板の裏面をエッチングする溶液におけるフッ酸に対する硝酸の混合比が１２．６以上である請求項３記載の半導体装置の製造方法。
【請求項５】
半導体基板上に強誘電体膜を形成する工程を有する半導体装置の製造方法であって、前記強誘電体膜を形成する前に、前記半導体基板の裏面にのみシリコン絶縁膜を形成し、前記強誘電体膜を形成した後に、前記シリコン絶縁膜を除去して、前記シリコン絶縁膜に含まれる汚染成分を除去することを特徴とする半導体装置の製造方法。
【請求項６】
前記強誘電体膜をＣＶＤ法により形成する請求項５記載の半導体装置の製造方法。
【請求項７】
前記シリコン絶縁膜をエッチングする溶液がフッ酸である請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体膜を備えた半導体装置の製造方法、特に、半導体基板上に強誘電体膜を形成した際の、強誘電体膜の成分による半導体基板裏面の汚染を除去する方法に関する。
【０００２】
【従来の技術】
近年、強誘電体メモリ分野においても、ますます微細化を実現することが求められている。しかし、従来一般的であった塗布法により強誘電体膜を形成する方法では、平坦部にのみ強誘電体膜を形成可能であるため、メモリセルの縮小化には限界があった。この問題を解決するため、段差上でも形成可能なＣＶＤ法による強誘電体膜の形成方法が研究され、メモリセルの立体化によるセル面積の縮小化について様々な検討がなされるようになってきている。
【０００３】
これに伴い、半導体基板上に強誘電体膜を容量絶縁膜とするメモリセルを形成する際の、半導体基板裏面の汚染を除去することが、半導体装置の特性を安定化させる上で重要な課題となってきた。
【０００４】
ここで、強誘電体の電極となる白金族金属による半導体基板裏面の汚染を除去する方法は、例えば特許文献１に具体的に開示されている。しかし、強誘電体膜そのもの、特にＣＶＤ法により形成される強誘電体膜による半導体基板裏面の汚染を除去する特別な方法は知られておらず、半導体基板裏面に付着した汚染物質を除去する一般的な手法が用いられていた。以下に、従来例における半導体装置の製造方法について、図６を用いて説明する。図６は従来の製造工程の例を示すプロセスフローチャートである。
【０００５】
まず、所望のパターンの形成された半導体基板上に強誘電膜として、ＳＢＴ膜（ＳｒＢｉ２Ｔａ２Ｏ９膜）をＣＶＤ法により約６０ｎｍ形成する（工程Ｓ３０）。次に、（フッ酸＋水）の混合液と、（オゾン＋水）の混合液とを用いて、半導体基板裏面上に付着した汚染物質を除去する（工程Ｓ３１）。次に、仮焼きしめのため、酸素雰囲気中で６５０℃６０秒間アニールを行う（工程Ｓ３２）。
【０００６】
【特許文献１】
特許第３１７７９７３号公報
【０００７】
【発明が解決しようとする課題】
本発明者の研究によれば、半導体基板に付着した汚染成分は、裏面に付着しているだけでなく、裏面から半導体基板中に拡散していることが判明した。
【０００８】
上述した従来例の半導体装置の製造方法では、半導体基板裏面に付着する汚染成分が１×１０１０ａｔｏｍｓ／ｃｍ２程度残留していると、これ以降の半導体装置の製造工程における熱処理等により、半導体の基板裏面から表面のトランジスタ形成領域に拡散移動し、半導体デバイスの電気特性やライフタイムに影響を及ぼしてしまう。又、裏面に付着した汚染成分が、次工程の設備に付着してしまうと、別の半導体基板にも二次的に影響を及ぼすという問題が発生する。
【０００９】
しかしながら、上述の従来例において使用していた、（フッ酸＋水）の混合液と（オゾン＋水）の混合液により繰り返し洗浄する方法では、半導体基板はエッチングされないため、半導体基板中に拡散した汚染成分を除去することは困難であった。
【００１０】
本発明は上記問題を解決するもので、強誘電体膜形成時に半導体基板の裏面に付着する汚染成分が半導体基板中に拡散し、半導体デバイスの特性変動を起こすことを防止する半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明における半導体装置の製造方法は、半導体基板上に強誘電体膜を形成する工程を有する。
【００１２】
上記課題を解決するために、本発明における第１の半導体装置の製造方法は、前記強誘電体膜を形成した後に、前記半導体基板の裏面を所定の深さまで基板エッチングして、前記半導体基板の裏面に含まれる汚染成分を除去することを特徴とする。
【００１３】
本発明における第２の半導体装置の製造方法は、前記強誘電体膜を形成する前に、前記半導体基板の裏面にのみシリコン絶縁膜を形成し、前記強誘電体膜を形成した後に、前記シリコン絶縁膜を除去して、前記シリコン絶縁膜に含まれる汚染成分を除去することを特徴とする。
【００１４】
【発明の実施の形態】
本発明の第１の半導体装置の製造方法によれば、半導体基板の裏面を基板エッチングすることにより、強誘電体膜形成時に裏面に付着した汚染成分の拡散領域を除去するため、汚染成分が後の工程における熱処理で基板中を拡散して、半導体デバイスの特性変動を起こすことが抑制される。
【００１５】
第１の半導体装置の製造方法において、強誘電体膜をＣＶＤ法により形成することができる。半導体基板の裏面をエッチングする溶液は、硝酸とフッ酸の混合液であることが好ましい。また、半導体基板の裏面をエッチングする溶液のフッ酸に対する硝酸の混合比は、１２．６以上であることが好ましい。
【００１６】
本発明の第２の半導体装置の製造方法によれば、強誘電体膜の形成前にあらかじめ半導体基板の裏面にシリコン酸化膜を形成しておくことにより、汚染成分はシリコン酸化膜中に入り込むが、裏面シリコン基板にまで直ちに拡散してしまうことはない。したがって、強誘電体膜の形成後、シリコン酸化膜を除去することにより、汚染成分も同時に除去され、汚染成分が後の工程における熱処理で基板中を拡散して、半導体デバイスの特性変動を起こすことが抑制される。
【００１７】
第２の半導体装置の製造方法において、強誘電体膜をＣＶＤ法により形成することができる。シリコン絶縁膜をエッチングする溶液は、フッ酸であることが好ましい。
【００１８】
以下、本発明の実施の形態について、図面を参照しながら具体的に説明する。
【００１９】
（第１の実施形態）
図１は、本発明の第１の実施形態における半導体装置の製造方法を示すプロセスフローチャートである。
【００２０】
まず、所望のパターンの形成された半導体基板上に強誘電膜として、ＳＢＴ膜（ＳｒＢｉ２Ｔａ２Ｏ９膜）をＣＶＤ法により約６０ｎｍ形成する（工程Ｓ１０）。次に、硝酸とフッ酸混合液（混合比６３：５、すなわちフッ酸に対する硝酸の混合比１２．６）を用いて、半導体基板の裏面シリコンを約２００ｎｍ程度エッチングする（工程Ｓ１１）。次に、仮焼きしめのため、酸素雰囲気中で６５０℃６０秒間のアニールを行う（工程Ｓ１２）。
【００２１】
本発明者の研究によれば、強誘電体膜形成時に裏面に付着した汚染成分は単に裏面に付着しているだけでなく、強誘電体膜に含まれるＳｒ、Ｂｉ、Ｔａの各成分が、半導体基板中に約５０〜９０ｎｍ拡散していることが判明した。これに対して、本実施形態のように、硝酸とフッ酸の混合液を用いて半導体基板のシリコンをエッチングすれば、半導体基板中に拡散した汚染成分まで除去することが可能となる。
【００２２】
図２に、従来例および第１の実施形態の製造方法に従って半導体基板の洗浄を行った場合の、汚染分析の結果をそれぞれ示す。（ａ）、（ｂ）、（ｃ）はそれぞれ、Ｓｒ、Ｂｉ、Ｔａについての残存濃度を示す。本実施形態においては、Ｓｒ、Ｂｉ、Ｔａのすべてについて、残存濃度が１×１０１０ａｔｏｍｓ／ｃｍ２以下に低減されていることが判る。
【００２３】
次に、エッチングのための条件について説明する。図３は、（フッ酸／硝酸）混合比と結晶シリコンのエッチング速度との関係を示す。エッチング速度は（硝酸／フッ酸）混合比に大きく依存し、混合比が１２．６以下ではエッチング速度が非常に大きくなる。また、エッチングの後に実施されるパターン形成工程における状況を調査したところ、混合比が１２．６より小さくエッチング速度が非常に大きい領域では、エッチング後の裏面の凹凸が大きくなりすぎているため、パターン形成工程でフォーカスが取れないという別の課題が生じることが判明した。従って、汚染成分を除去し、かつ、良好なパターンを形成するためには、（硝酸／フッ酸）の混合比を１２．６以上とする必要がある。
【００２４】
また、強誘電体膜の形成方法として塗布法を用いた場合の汚染除去についても検討したところ、塗布法の場合は、半導体基板中には汚染成分は拡散していなかった。したがって、従来使用していた（フッ酸＋水）の混合液と（オゾン＋水）の混合液を用いて繰り返し洗浄する方法により、汚染成分は除去可能であった。これは、塗布法の場合は強誘電体材料の塗布と同時に熱が加わることはなく、汚染成分は裏面に付着しているだけであって、半導体基板中には拡散していないためと考えられる。これに対して、ＣＶＤ法による強誘電体膜の形成では、約３００〜４００℃の温度で熱が加わることにより、半導体基板中に汚染成分が拡散してしまい、従来例の洗浄方法では、汚染成分は除去できなくなってしまうものと考えられる。
【００２５】
なお、塗布法により強誘電体膜を形成した場合に本実施形態における半導体装置の製造方法を適用しても、なんら問題は発生せず、汚染が除去されることを確認した。したがって、塗布法により強誘電体膜を形成する場合にも、本実施形態の半導体装置の製造方法を適用することが可能である。
【００２６】
また、本実施形態では、強誘電体膜としてＳＢＴ膜を形成する場合を例として説明したが、ＰＺＴ膜（Ｐｂ（ＺｒＴｉ）Ｏ３）等をＣＶＤ法で形成した場合も、本実施形態の製造方法を適用して同様の効果を得ることが可能である。
【００２７】
（第２の実施形態）
図４は、本発明の第２の実施形態における半導体装置の製造方法を示すプロセスフローチャートである。
【００２８】
まず、所望のパターンの形成された半導体基板裏面に、シリコン酸化膜を約２００ｎｍ形成する（工程Ｓ２０）。次に、強誘電膜として、ＳＢＴ膜（ＳｒＢｉ２Ｔａ２Ｏ９膜）をＣＶＤ法により、約６０ｎｍ形成する（工程Ｓ２１）。次に、フッ酸を用いて、半導体基板に先に形成したシリコン酸化膜を全てエッチングする（工程Ｓ２２）。次に、仮焼きしめのため、酸素雰囲気中で６５０℃６０秒間アニールを行う（工程Ｓ２３）。
【００２９】
第１の実施形態において述べたように、裏面に付着した汚染成分は単に裏面に付着しているだけでなく、一部は半導体基板中にまで拡散する。そこで、本実施形態の工程Ｓ２０ように、強誘電体膜の形成前にあらかじめ半導体基板の裏面にシリコン酸化膜を形成しておけば、汚染成分はシリコン酸化膜中に入り込むが、裏面シリコン基板にまで直ちに拡散してしまうことはない。したがって、強誘電体膜の形成後、すぐにシリコン酸化膜を除去すれば、汚染成分も同時に除去可能である。
【００３０】
図５に、従来例および第２の実施形態の製造方法に従って半導体基板の洗浄を行った場合の、汚染分析の結果を示す。本実施形態においても、Ｓｒ、Ｂｉ、Ｔａのすべてについて、残存濃度を１×１０１０ａｔｏｍｓ／ｃｍ２以下に低減できている。
【００３１】
本実施形態において裏面に形成したシリコン酸化膜を除去するために用いるフッ酸によれば、裏面に形成したシリコン酸化膜のみを選択的にエッチング可能である。したがって、第１の実施形態のように半導体基板裏面をエッチングすることがないため、半導体基板裏面の平坦性が確保される。
【００３２】
しかし、強誘電体膜形成前に形成するシリコン絶縁膜は、半導体基板裏面にのみ形成することが望ましい。これは、半導体基板表面にもシリコン絶縁膜を形成すると、必要以外のシリコン絶縁膜が半導体素子上に形成され、所望の構成素子を形成することが困難になるためである。また、半導体基板表面の半導体素子形成時に同時に、裏面にシリコン絶縁膜をあらかじめ形成しておくことも可能であるが、強誘電体膜形成時まで、そのシリコン絶縁膜を維持しておかなくてはならず、それまでの工程で用いる洗浄方法に制限が生じるため実用的ではない。
【００３３】
本実施形態では、裏面に形成するシリコン絶縁膜としてシリコン酸化膜を用いる例を示したが、他にシリコン窒化膜やシリコン酸窒化膜等の、フッ酸により除去できる絶縁膜であれば、同様の効果を得ることが可能である。
【００３４】
また、第１の実施形態の場合と同様に、塗布法により強誘電体膜を形成する場合にも、本実施形態の半導体装置の製造方法を適用することが可能である。
【００３５】
上述の各実施形態においては、強誘電体膜としてＳＢＴ膜を形成する場合について説明したが、ＰＺＴ膜（Ｐｂ（ＺｒＴｉ）Ｏ３）等をＣＶＤ法で形成する場合でも、本発明の製造方法を適用して同様の効果が得られる。
【００３６】
【発明の効果】
本発明の半導体装置に製造方法によれば、強誘電体膜形成時に裏面に付着した汚染成分が、後の工程における熱処理で基板中を拡散して、半導体デバイスの特性変動を起こすことが抑制される。このため、半導体デバイスの特性変動をさせない半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体装置の製造方法を示すフローチャート
【図２】本発明の第１の実施形態における汚染分析結果を示す図
【図３】（硝酸／フッ酸）混合比とエッチング速度の関係を示す図
【図４】本発明の第２の実施形態における半導体装置の製造方法を示すフローチャート
【図５】本発明の第２の実施形態における汚染分析結果を示す図
【図６】従来例における半導体装置の製造方法を示すフローチャート
【図１】
2005012113.tif 000003
【図２】
2005012113.tif 000004
【図３】
2005012113.tif 000005
【図４】
2005012113.tif 000006
【図５】
2005012113.tif 000007
【図６】
2005012113.tif 000008