(57)【要約】【課題】素子を封止する構造を備えた素子形成基板において、接合部分の信頼性の低下を抑制することができる素子形成基板、及びその製造方法を提供する。【解決手段】半導体装置１は、装置本体２を備え、該装置本体２は、素子４が形成された半導体基板３と、素子４とパッド５ａ〜５ｃとを接続する配線６ａ〜６ｃと、ダミー配線７とを備えている。また、半導体装置１は、素子４を被って封止するキャップ８を備えている。ダミー配線７は、半導体基板３上において、キャップ８が接合される接合部分に形成されており、配線６ａ〜６ｃによって接合部分に形成される段差を減少させている。【選択図】      図１
2005310936.tif 000002
【特許請求の範囲】
【請求項１】
素子が形成された基板と、
前記素子と外部接続用端子とを接続する配線と、
前記基板との間に前記配線を挟んで、前記素子の少なくとも一部分を被って封止するキャップと
を備え、
前記基板と前記キャップとの接合部分に、前記基板と前記配線との段差を減少させる段差減少部が形成されている素子形成基板。
【請求項２】
請求項１に記載の素子形成基板において、
前記段差減少部は、ダミー配線であることを特徴とする素子形成基板。
【請求項３】
請求項２に記載の素子形成基板において、
前記ダミー配線は、前記配線と厚さが等しく形成されていることを特徴とする素子形成基板。
【請求項４】
請求項２又は請求項３に記載の素子形成基板において、
前記ダミー配線は、前記配線と同じ材料よりなることを特徴とする素子形成基板。
【請求項５】
素子が形成された基板に、前記素子と外部接続用端子とを接続する配線を形成する配線形成工程と、
前記基板とキャップとの間に前記配線を挟みつつ、前記素子の少なくとも一部に前記キャップを被せて、前記基板に対して前記キャップを接合することにより前記素子の少なくとも一部を封止する封止接合工程と
を備え、
前記封止接合工程よりも前に、前記基板と前記キャップとの接合部分にダミー配線を形成するダミー配線形成工程が行われる素子形成基板の製造方法。
【請求項６】
請求項５に記載の素子形成基板の製造方法において、
前記ダミー配線形成工程は、前記配線形成工程と同時に行われることを特徴とする素子形成基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子を封止する構造を備えた素子形成基板及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置においては、半導体基板上に形成された素子をキャップ基板により封止する構造を備えたものが知られている。例えば、特許文献１にて開示されている装置は赤外線センサである。この装置は、素子が形成された半導体基板（文献中では第１基板としている）と、素子を封止するためのキャップ基板（文献中では第２基板としている）とからなる。半導体基板には、素子の周囲の一部分に、素子と外部の接続用端子とを接続するための配線が形成されている。また、半導体基板の上面において、素子の周囲は、該半導体基板に対してキャップ基板が接合される際の接合面となる。キャップ基板には、該キャップ基板と前記半導体基板とを貼り合わせた際に、素子が収容される大きさの封止用凹部が形成されている。また、キャップ基板には、前記配線が露出するような電極取り出し穴が形成されている。このキャップ基板には、半導体基板と接合される接合面に、陽極接合のためのガラス膜が形成されている。
【０００３】
このような半導体基板とキャップ基板とを互いに位置決めして陽極接合を行い、両基板における接合面のガラス膜とシリコンとを接合させることにより両基板を接合する。その結果、両基板によって素子が封止される。この時、配線は、封止構造の内部の素子と外部の接続用端子とを接続するために両基板の接合面が接合された接合部分を横切っており、半導体基板とキャップ基板との間に挟まれている。
【０００４】
しかしながら、接合面に窒化シリコン（ＳｉＮ）やポリイミド等のパッシベーション膜が形成されている場合には、陽極接合により両基板を接合することができない。そのため、このような場合には、半導体基板とキャップ基板との接合面に半田やＡｕＳｎ等の金属膜を形成して両基板を接合する金属間接合などが行われる。
【特許文献１】実開平５−８１６６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、封止された素子と外部の接続用端子とを接続する配線は、素子の周囲の一部分、即ち接合面の一部分に形成される。そのため、接合面には配線によって段差が生じてしまう。特許文献１にて開示されているように、陽極接合によって半導体基板とキャップ基板とを接合させる場合には、低融点ガラスによってある程度の段差は吸収されるため、接合面に段差が生じていても問題はない。しかしながら、金属接合によって半導体基板とキャップ基板とを接合させる場合、特に金属膜厚が段差より小さい場合、段差によって半導体基板に対してキャップ基板が傾いた状態で接合されることになってしまう。その結果、半導体基板とキャップ基板との接合強度が小さくなるという問題があった。接合強度が小さいと、接合部分の信頼性が低下したり、真空封止をする場合には真空度の劣化が生じたりする。
【０００６】
本発明は、こうした実情に鑑みてなされたものであって、その目的は、素子を封止する構造を備えた素子形成基板において、接合部分の信頼性の低下を抑制することができる素子形成基板、及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
以下、上記目的を達成するための手段及びその作用効果について記載する。
【０００８】
まず、請求項１に記載の発明では、素子が形成された基板と、前記素子と外部接続用端子とを接続する配線と、前記基板との間に前記配線を挟んで、前記素子の少なくとも一部分を被って封止するキャップとを備え、前記基板と前記キャップとの封止接合部分に、前記基板と前記配線との段差を減少させる段差減少部が形成されている素子形成基板としている。
【０００９】
素子形成基板としての上記構造によれば、基板とキャップとの接合部分に、段差減少部が形成されているため、配線による段差を段差減少部が減少させる。従って、基板に対するキャップの傾きが減少され、基板とキャップとの接合強度が小さくなることが防止される。その結果、素子を封止する構造を備えた素子形成基板において、接合部分の信頼性の低下を抑制することができる。
【００１０】
また、請求項２に記載の発明では、請求項１に記載の素子形成基板において、前記段差部は、ダミー配線であるとしている。
【００１１】
素子形成基板としての上記構造によれば、段差減少部は、ダミー配線であるため、容易に形成することができる。
【００１２】
また、請求項３に記載の発明では、請求項２に記載の素子形成基板において、前記ダミー配線は、前記配線と厚さが等しく形成されているとしている。
【００１３】
素子形成基板としての上記構造によれば、配線とダミー配線との厚さが等しいため、配線によって形成される基板とキャップとの接合部分の段差がなくなる。従って、基板に対してキャップが傾いた状態で接合されることが防止され、基板とキャップとの接合強度が小さくなることをより防ぐことができる。
【００１４】
また、請求項４に記載の発明では、請求項２又は請求項３に記載の素子形成基板において、前記ダミー配線は、前記配線と同じ材料よりなるとしている。
【００１５】
素子形成基板としての上記構造によれば、配線とダミー配線とは同じ材料により形成されるため、該配線と該ダミー配線とを同時に形成することができる。従って、ダミー配線を形成するために製造工程を追加する必要がなく、従来通りに配線を形成する工程を行うだけで同時にダミー配線を形成することができる。
【００１６】
一方、請求項５に記載の発明では、素子が形成された基板に、前記素子と外部接続用端子とを接続する配線を形成する配線形成工程と、前記基板とキャップとの間に前記配線を挟みつつ、前記素子の少なくとも一部に前記キャップを被せて、前記基板に対して前記キャップを接合することにより前記素子の少なくとも一部を封止する封止接合工程とを備え、前記封止接合工程よりも前に、前記基板と前記キャップとの接合部分にダミー配線を形成するダミー配線形成工程が行われる素子形成基板の製造方法としている。
【００１７】
このような製造方法によれば、ダミー配線形成工程によって、基板とキャップとの接合部分にダミー配線が形成される。従って、基板上において、配線による段差がダミー配線によって減少される。その結果、封止接合工程において、基板に対するキャップの傾きが減少され、接合強度が小さくなることを防ぐことができる。即ち、素子を封止する構造を備えた素子形成基板において、接合部分の信頼性の低下を抑制することができる。
【００１８】
また、請求項６に記載の発明では、請求項５に記載の素子形成基板の製造方法において、前記ダミー配線形成工程は、前記配線形成工程と同時に行われるとしている。
【００１９】
このような製造方法によれば、ダミー配線の形成と、配線の形成とが同時に行われるため、加工工程が増加しない。また、エッチングにより配線及びダミー配線を形成する場合には、一度マスクパターンを変更して配線及びダミー配線の形成を可能にしておけば、そ
の後はそのマスクパターンを利用して容易に、且つ加工工程を増加させることなくダミー配線を形成することができる。
【００２０】
尚、この発明は、以下のような技術的思想も含む。
【００２１】
（１）請求項１乃至請求項４のいずれか１項に記載の素子形成基板において、前記基板と前記キャップとは、金属間接合により接合されていることを特徴とする素子形成基板。
【００２２】
一般的に、陽極接合にて基板に対してキャップを接合させる場合には、素子形成基板を４００℃程度に加熱することがある。素子形成基板に、合成樹脂等耐熱性が低い材料が使用されている場合には、素子形成基板を４００℃の高温に加熱することは望ましくない。また、素子形成基板に備えられる素子によっては、耐熱性が低く、２００℃程度までしか耐えられないものもある。素子形成基板としての上記構造によれば、金属間接合により基板とキャップとを接合させるため、合成樹脂等の材料が使用されていたり、耐熱性の低い素子が備えられていたりしても、これらの材料や素子に熱による影響を与えることなく両基板の接合を行うことができる。
【発明の効果】
【００２３】
本発明によれば、素子を封止する構造を備えた素子形成基板において、接合部分の信頼性の低下が抑制される素子形成基板、及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を具体化した一実施形態を図面に従って説明する。
【００２５】
まず、本発明にかかる半導体装置１の構成について説明する。図１（ｂ）に示すように、素子形成基板としての半導体装置１は、装置本体２を備え、該装置本体２は基板としての半導体基板３と、素子４と、複数のパッド５ａ〜５ｃとを接続する配線６ａ〜６ｃと、段差減少部としてのダミー配線７とを備えている。また、半導体装置１は、素子４を封止するためのキャップ８を備えている。
【００２６】
図１（ａ）に示すように、半導体基板３はシリコンよりなる。半導体基板３の上面には、素子４が形成されている。素子４は、半導体基板３の上面の一部の領域に形成されている。この素子４は、例えば赤外線受光素子である。
【００２７】
半導体基板３の上面には、素子４と外部接続用端子であるパッド５ａ〜５ｃとを接続する複数の配線６ａ〜６ｃ（本実施形態では３つ）が形成されている。パッド５ａ〜５ｃ及び配線６ａ〜６ｃは、アルミニウム、アルミニウム合金、及び銅等のうちのいずれかより成る。パッド５ａ〜５ｃは素子４の側部に形成され、配線６ａ〜６ｃは、前記パッド５ａ〜５ｃから素子４に向かって帯状に延びている。尚、図１（ａ）では、パッド５ａ〜５ｃと配線６ａ〜６ｃとはそれぞれ一体に形成されているが、別々に形成されてもよい。配線６ａ〜６ｃの先端部は、素子４に接続されている。パッド５ａ〜５ｃには、半導体装置１と外部とを接続するためのボンディングワイヤ１３の端部が固着される。
【００２８】
素子４の周囲には、ダミー配線７が形成されている。ダミー配線７は帯状を成し、前記配線６ａ〜６ｃが形成されている部分を除いて、素子４の周囲を囲うように形成されている。即ち、ダミー配線７は、半導体基板３に対して後述するキャップ８が接合される接合部分に形成されている。このダミー配線７は、前記配線６ａ〜６ｃと同様にアルミニウム、アルミニウム合金、及び銅等のうちのいずれかより成る。ダミー配線７は、キャップ８が接合される接合部分において、半導体基板３と配線６ａ〜６ｃとの段差を減少させるために設けられている。従って、図１（ｂ）に示すように、本実施形態では、ダミー配線７は、前記配線６ａ〜６ｃと厚さが等しく形成されている。
【００２９】
配線６ａ〜６ｃ及びダミー配線７が形成された半導体基板３の上面には、パッシベーション膜２１が形成されている。パッシベーション膜２１は、ＳｉＮ、及びポリイミド等のいずれかより成る。尚、半導体基板３上において、パッド５ａ〜５ｃが形成されている部分にはパッシベーション膜２１は形成されず、露出孔２１ａが形成されている。露出孔２１ａは、パッド５ａ〜５ｃそれぞれに対して１つずつ設けてもよい。また、素子４が形成されている部分には、パッシベーション膜２１が形成されていてもよいし、図示したように露出孔２１ｂが形成されていてもよい。
【００３０】
パッシベーション膜２１が形成された半導体基板３の上面には、Ａｕ／Ｃｒ膜２２が形成されている。Ａｕ／Ｃｒ膜２２は帯状を成し、パッシベーション膜２１を介したダミー配線７及び配線６ａ〜６ｃの上部において、素子４を囲うように形成されている。即ち、半導体基板３に対してキャップ８が接合される部分に形成されている。
【００３１】
キャップ８はシリコン若しくはガラスより成る。そして、図１（ｂ）に示すように、キャップ８の半導体基板３と対向する面には、封止用凹部８ａが形成されている。封止用凹部８ａの開口部は、素子４が形成された領域よりも大きく形成されている。封止用凹部８ａの開口端８ｂには、Ｓｎ膜２３が形成されている。このようなキャップ８は、開口端８ｂに形成されたＳｎ膜２３と、前記半導体基板３に形成されたＡｕ／Ｃｒ膜２２とを金属間接合させることによって半導体基板３に対して接合されている。この時、配線６ａ〜６ｃは、半導体基板３と封止用凹部８ａ（キャップ８）の開口端８ｂとの間に挟まれている。キャップ８は、半導体基板３に対して接合されることにより、素子４を被って封止する。
【００３２】
次に、上記のように構成された半導体装置１の製造方法について説明する。
【００３３】
半導体装置１は、図２（ａ）に示すウエハ３１と、図２（ｃ）に示すキャップウエハ３３とから形成される。ウエハ３１とキャップウエハ３３とが互いに接合され、該ウエハ３１及びキャップウエハ３３が切断されて個片化された半導体装置１が得られる。
【００３４】
まず、ウエハ３１について説明する。
【００３５】
ウエハ３１には、図２（ｂ）に示すように、素子４及び半導体基板３等がマトリクス状に形成されている。尚、図３乃至図５、及び図７乃至図９では、ウエハ３１に形成される複数の半導体基板３（装置本体２）のうち１つのみを図示している。
【００３６】
まず、図３（ａ）に示すように、半導体基板３の上面には、素子４が形成されている。そして、図３（ｂ）に示すように、素子４が形成された半導体基板３の上面に、パッド５ａ〜５ｃ及び配線６ａ〜６ｃが形成される（配線形成工程）。この時、同時に半導体基板３の上面にはダミー配線７が形成される（ダミー配線形成工程）。パッド５ａ〜５ｃ、配線６ａ〜６ｃ、及びダミー配線７は、ドライエッチング、若しくはウエットエッチングにより形成される。パッド５ａ〜５ｃ、配線６ａ〜６ｃ、及びダミー配線７の形成に使用される図示しないマスクパターンには、パッド５ａ〜５ｃ、配線６ａ〜６ｃ及びダミー配線７を形成するための形状が設定されている。従って、ダミー配線７は、パッド５ａ〜５ｃ及び配線６ａ〜６ｃと同時に形成される。
【００３７】
次に、図４（ｂ）に示すように、半導体基板３の上面にパッシベーション膜２１が形成される。図４（ａ）に示すように、パッシベーション膜２１は、半導体基板３の上面の全面に形成された後、半導体基板３上において、パッド５ａ〜５ｃが形成されている部分と、素子４が形成されている部分とのパッシベーション膜２１がエッチングにより除去される。その結果、露出孔２１ａ，２１ｂが形成され、パッド５ａ〜５ｃ及び素子４が露出する。尚、パッド５ａ〜５ｃそれぞれに対して１つずつ露出孔２１ａが形成されるようにエッチングを行ってもよい。また、素子４が形成されている部分は、パッシベーション膜２
１が形成されたままとしてもよい。
【００３８】
次に、図５（ｂ）に示すように、半導体基板３上において、パッシベーション膜２１の上部にＡｕ／Ｃｒ膜２２が形成される。Ａｕ／Ｃｒ膜２２は、例えばスパッタ法、真空蒸着法等により形成される。図５（ａ）に示すように、Ａｕ／Ｃｒ膜２２は、半導体基板３の上面の全面に形成された後、不必要な部分がエッチングにより除去され、ダミー配線７及び配線６ａ〜６ｃの上部のみに形成される。
【００３９】
次に、キャップウエハ３３について説明する。
【００４０】
図２（ｄ）に示すように、キャップウエハ３３には、半導体基板３と同じ大きさのキャップ部材３２が複数形成されている。図６乃至図９に示されるキャップ部材３２（キャップ８）は、キャップウエハ３３に形成された複数のキャップ部材３２のうち、１つのみを図示している。図２（ｅ）は、キャップ部材３２を図２（ｄ）のＢ−Ｂ方向に沿って切った断面図である。図２（ｅ）に示すように、キャップ部材３２には、封止用凹部８ａが形成されている。そして、キャップウエハ３３において、隣接する封止用凹部８ａ間には、切断溝３２ａが形成されている。
【００４１】
上記のようなキャップウエハ３３に形成されたキャップ部材３２において、図６（ｂ）に示すように、封止用凹部８ａの開口端８ｂに、Ｓｎ膜２３が形成される。Ｓｎ膜２３は、例えばスパッタ法、真空蒸着法等により形成される。
【００４２】
上記のように形成されたウエハ３１とキャップウエハ３３とを、図７（ａ）に示すように位置決めして重ね合わせる。具体的には、図７（ｂ）に示すように、半導体基板３に形成されたＡｕ／Ｃｒ膜２２と、キャップ部材３２に形成されたＳｎ膜２３とが重なるように位置決めされる。この時、配線６ａ〜６ｃは半導体基板３とキャップ部材３２との間に挟まれた状態となる。重ね合わされた半導体基板３とキャップ部材３２とは、半導体基板３に対してキャップ部材３２が若干押しつけられた状態で、約２３０℃で１０分間程度加熱される。すると、Ａｕ／Ｃｒ膜２２とＳｎ膜２３とが金属間接合をして、半導体基板３に対してキャップ部材３２が接合される（封止接合工程）。その結果、素子４が、キャップ８となるキャップ部材３２によって封止される。尚、素子４を真空封止する場合には、この工程は減圧したチャンバー内で行われる。
【００４３】
次に、図８（ｂ）に示すように、ハーフカットのダイシングによって、キャップウエハ３３に形成された切断溝３２ａの底部が切り落とされる。その結果、図８（ａ）に示すように、キャップ部材３２がキャップ８となる。その後、更にダイシングが行われ、ウエハ状であった半導体装置１が個片化される。
【００４４】
次に、図９（ａ）（ｂ）に示すように、半導体装置１は、プリント基板等の図示しない実装基板に配置される。そして、パッド５ａ〜５ｃと、前記実装基板の図示しない接続用端子とがボンディングワイヤ１３によって接続される。
【００４５】
上記したように、本実施形態によれば、以下の効果を有する。
【００４６】
（１）半導体基板３とキャップ８との接合部分に、ダミー配線７が形成されているため、半導体基板上における配線６ａ〜６ｃによる段差をダミー配線７が減少させる。従って、半導体基板３に対するキャップ８の傾きが減少され、半導体基板３とキャップ８との接合強度が小さくなることが防止される。その結果、素子４を封止する構造を備えた半導体装置１において、接合部分の信頼性の低下を抑制することができる。また、素子４が真空封止される場合には、真空度の劣化を抑制することができる。
【００４７】
（２）ダミー配線７は、配線６ａ〜６ｃと厚さが等しく形成されているため、半導体基
板３とキャップ８との接合部分の段差がなくなる。言い換えると、半導体基板３において、キャップ８が当接する部分が平坦になる。従って、半導体装置１に対してキャップ８が傾いた状態で接合されることが防止され、半導体基板３とキャップ８との接合強度が小さくなることをより防ぐことができる。また、一般的に、金属間接合においては、配線６ａ〜６ｃによって半導体基板３上に形成される段差に比べて、Ａｕ／Ｃｒ膜２２及びＳｎ膜２３の厚さが薄い場合に、接合強度が小さくなり易い。しかしながら、本実施形態の半導体装置１においては、ダミー配線７は配線６ａ〜６ｃと厚さが等しく形成されているため、キャップ８が当接する接合部分は、配線６ａ〜６ｃによる段差がない。従って、Ａｕ／Ｃｒ膜２２及びＳｎ膜２３が薄く形成されていても、半導体基板３とキャップ８とを確実に接合することができる。
【００４８】
（３）ダミー配線７は、配線６ａ〜６ｃと同じ材料により形成されるため、配線６ａ〜６ｃとダミー配線７とを同時に形成することができる。配線６ａ〜６ｃとダミー配線７とを同時に形成するには、従来の配線のみを形成するマスクパターンを変更して、配線６ａ〜６ｃとダミー配線７との両方を形成するためのマスクパターンにすればよい。従って、ダミー配線を形成するために製造工程を追加する必要がなく、従来通りに、配線６ａ〜６ｃを形成する工程を行うだけで同時にダミー配線７を形成することができる。また、ダミー配線７形成のために、複雑な装置を導入する必要がない。
【００４９】
（４）半導体基板３とキャップ８とは、半導体基板３上に形成されたＡｕ／Ｃｒ膜２２と、キャップ８の開口端に形成されたＳｎ膜２３とを金属間接合させることにより接合されている。半導体装置１は、接合の際、２３０℃程度に加熱されるだけで、陽極接合により接合する場合のように４００℃程度に加熱されるわけではない。従って、素子４の耐熱性が低い場合でも、熱による影響を素子４に与えることなく半導体基板３とキャップ８との接合を行うことができる。
【００５０】
（５）半導体装置１は、ウエハ３１とキャップウエハ３３とを位置決めして接合した後、ダイシングにより個片化して形成される。従って、半導体基板３に対してキャップ８を接合する工程を一括して行うことができるために製造時間が短縮されて、低コスト化を実現することができる。
【００５１】
（他の実施形態）
尚、本発明の実施形態は、以下のように変更してもよい。
【００５２】
・上記実施形態では、ウエハ３１とキャップウエハ３３とを位置決めして接合した後に、該ウエハ３１及びキャップウエハ３３を切断して個片化することにより半導体装置１を得たが、これに限らない。例えば、ウエハ３１に個片化したキャップ８を個々に接合した後に、ウエハ３１を切断して個片化してもよい。また、キャップウエハ３３に個片化した装置本体２を個々に接合した後に、キャップウエハ３３を個片化してもよい。更に、個片化した装置本体２に、個片化したキャップ８をそれぞれ接合してもよい。
【００５３】
・上記実施形態では、キャップ部材３２に形成された切断溝３２ａを切断することにより、パッド５ａ〜５ｃを露出させるキャップ８を形成しているが、これに限らない。例えば、図１０に示すようなキャップ３４としてもよい。図１０（ａ）（ｂ）に示すキャップ３４には、封止用凹部８ａの側部に、開口３４ａが形成されている。この開口３４ａからパッド５ａ〜５ｃが露出され、ボンディングワイヤ１３が接続される。このように構成すると、切断溝３２ａが不要となる。そして、ウエハ３１とキャップウエハ３３とを接合して個片化する場合には、ハーフカットのダイシングにより切断溝３２ａの底部を切断する工程が省かれ、一回のダイシングによりウエハ３１及びキャップウエハ３３を個片化して半導体装置１を得ることができる。
【００５４】
・上記実施形態では、半導体基板３とキャップ８とを金属間接合により接合させているが、その他の接合方法によって半導体基板３とキャップ８とを接合させてもよい。
【００５５】
・上記実施形態では、ダミー配線７の形成（ダミー配線形成工程）は、配線６ａ〜６ｃの形成（配線形成工程）と同時に行われているが、同時に行われなくてもよい。
【００５６】
・上記実施形態では、ダミー配線７は、配線６ａ〜６ｃと同じ材料により形成されているが、配線６ａ〜６ｃと異なる材料により形成されていてもよい。
【００５７】
・上記実施形態では、ダミー配線７は、配線６ａ〜６ｃと厚さが等しく形成されているが、これに限らない。ダミー配線７の厚さは、半導体基板３上でキャップ８が接合される接合部分において、配線６ａ〜６ｃが形成する段差を減少させる厚さであればよい。例えば、ダミー配線７の厚さは、配線６ａ〜６ｃの厚さより若干厚く形成されていてもよいし、配線６ａ〜６ｃの厚さより若干薄く形成されていてもよい。
【００５８】
・上記実施形態では、配線６ａ〜６ｃとダミー配線７とは、別部材として形成されているが、図１１に示すように、配線６ａ〜６ｃと一体に形成されていてもよい。図１１に示す半導体装置４０は、３つの配線４１〜４３を備えている。各配線４１〜４３は、素子４の側部に備えられるパッド４４ａ〜４４ｃから素子４へ向かって延びている。配線４１は、該配線４１と一体に形成された段差減少部としての平坦部４１ａを備えている。平坦部４１ａは、素子４の周囲の半分を囲うように略コの字状を成している。また、配線４３は、該配線４３と一体に形成された段差減少部としての平坦部４３ａを備えている。平坦部４３ａは、平坦部４１ａと逆側の素子４の周囲の半分を囲うように略コの字状を成している。配線４２は、該配線４２と一体に形成された平坦部４２ａ，４２ｂを備えている。平坦部４２ａ，４２ｂは、配線４２から、両側の配線４１、４３に向かって該配線４１，４３の手前まで延びている。このように構成しても、上記実施形態と同様の効果を得ることができる。
【００５９】
・上記実施形態では、半導体装置１は、キャップ８によって半導体基板３に形成された素子４の全てが封止された構成となっているが、これに限らない。半導体基板３に形成された素子４の少なくとも一部分を、キャップ８によって被い封止する構成であってもよい。この場合、半導体基板３上において、キャップ８によって封止された素子４以外の部分には、別の素子を形成したり、信号処理回路等を設けたりすることができる。また、半導体基板３上において、キャップ８によって封止される素子４が複数箇所に形成されていてもよい。
【図面の簡単な説明】
【００６０】
【図１】（ａ）は本発明にかかる半導体装置の平面図、（ｂ）は（ａ）におけるＡ−Ａ端面図。
【図２】（ａ）は複数の半導体基板が形成されたウエハの模式図、（ｂ）は複数の半導体基板が形成されたウエハの部分拡大図、（ｃ）はキャップとなる複数のキャップ部材が形成されたキャップウエハの模式図、（ｄ）はキャップとなる複数のキャップ部材が形成されたキャップウエハの部分拡大図、（ｅ）は（ｄ）におけるＢ−Ｂ断面図。
【図３】（ａ）は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、（ｂ）は（ａ）におけるＣ−Ｃ端面図。
【図４】（ａ）は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、（ｂ）は（ａ）におけるＤ−Ｄ端面図。
【図５】（ａ）は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、（ｂ）は（ａ）におけるＥ−Ｅ端面図。
【図６】（ａ）は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、（ｂ）は（ａ）におけるＦ−Ｆ端面図。
【図７】（ａ）は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、（ｂ）は（ａ）におけるＧ−Ｇ端面図。
【図８】（ａ）は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、（ｂ）は（ａ）におけるＨ−Ｈ端面図。
【図９】（ａ）は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、（ｂ）は（ａ）におけるＪ−Ｊ端面図。
【図１０】（ａ）は変形例のキャップを示す平面図、（ｂ）は（ａ）におけるＫ−Ｋ端面図。
【図１１】変形例の配線を示す半導体基板の平面図。
【符号の説明】
【００６１】
３…基板としての半導体基板、４…素子、５ａ〜５ｃ，４４ａ〜４４ｃ…外部接続用端子としてのパッド、６ａ〜６ｃ，４１〜４３…配線、７…段差減少部としてのダミー配線、８，３４…キャップ、４１ａ，４２ａ，４２ｂ，４３ａ…段差減少部としての平坦部。
【図１】
2005310936.tif 000003
【図２】
2005310936.tif 000004
【図３】
2005310936.tif 000005
【図４】
2005310936.tif 000006
【図５】
2005310936.tif 000007
【図６】
2005310936.tif 000008
【図７】
2005310936.tif 000009
【図８】
2005310936.tif 000010
【図９】
2005310936.tif 000011
【図１０】
2005310936.tif 000012
【図１１】
2005310936.tif 000013