(57)【要約】【課題】  出力毎の効率の最適化を図ることができるとともに、各出力間で同時シャットダウン、同期発振等が可能な多出力電源装置を提供する。【解決手段】  電源に接続される各種電源回路（２００−１〜２００−４）をそれぞれ設け、各種電源回路は、自回路の異常発生時に他の各種電源回路へ異常信号を出力するとともに、他の各種電源回路からの異常信号により自回路の動作を停止する機能および自回路の制御に用いるスイッチング発振周波数に同期した同期発振信号を他の各種電源回路に出力して他の電源回路制御に用いるスイッチング周波数を同期制御させる機能を設ける。【選択図】  図１
2005176558.tif 000002
【特許請求の範囲】
【請求項１】
独立した出力制御回路を備えた複数の電源回路を有する多出力電源装置において、
前記独立した出力制御回路を備えた電源回路は、
自回路の異常発生時に自回路の動作停止を行うとともに、他の電源回路への異常信号を出力する異常信号出力手段をそれぞれ具備することを特徴とする多出力電源装置。
【請求項２】
前記独立した出力制御回路を備えた複数の電源回路は、
他の電源回路から出力された異常信号を入力する異常信号入力手段と、
前記異常信号入力手段による前記異常信号の入力により自回路の動作停止を行う動作停止手段と
を更に具備することを特徴とする請求項１記載の多出力電源装置。
【請求項３】
前記異常信号出力手段および前記異常信号入力手段は、
単一の端子を用いて前記異常信号を入力出力することを特徴とする請求項２記載の多出力電源装置。
【請求項４】
前記独立した出力制御回路を備えた複数の電源回路のうちの選択された電源回路は、
前記他の電源回路から前記異常信号が出力されたときであっても、前記独立した出力制御回路により動作が継続されることを特徴とする請求項２記載の多出力電源装置。
【請求項５】
独立した出力制御回路を備えた複数の電源回路を有する多出力電源装置において、
前記独立した出力制御回路を備えた電源回路は、
自回路のスイッチング発振周波数に同期した同期発振信号を他の電源回路の出力制御回路に出力する同期発振信号出力手段をそれぞれ具備することを特徴とする多出力電源装置。
【請求項６】
前記独立した出力制御回路を備えた複数の電源回路は、
他の電源回路から出力された同期発振信号を入力する同期発振信号入力手段と、
前記同期発振信号入力手段による前記同期発振信号の入力により自回路の出力制御に用いるスイッチング発振周波数を同期制御する制御手段と
を更に具備することを特徴とする請求項５記載の多出力電源装置。
【請求項７】
前記同期発振信号出力手段および前記同期発振信号入力手段は、
単一の端子を用いて入力出力することを特徴とする請求項６記載の多出力電源装置。
【請求項８】
前記独立した出力制御回路を備えた複数の電源回路のうちの選択された電源回路は、
前記他の電源回路から前記同期発振信号が出力されたときであっても、前記独立した出力制御回路により動作が継続されることを特徴とする請求項６記載の多出力電源装置。
【請求項９】
前記独立した出力制御回路を備えた複数の電源回路は、
前記同期発振信号入力手段による前記同期発振信号のスイッチング位相により自回路の出力制御に用いるスイッチング位相を同期制御する制御手段
を具備することを特徴とする請求項６記載の多出力電源装置。
【請求項１０】
複数の電源回路で構成された多出力電源装置において、
前記複数の電源回路のうちの少なくとも２つが同期ラインで接続され、
前記同期ラインで接続された第１および第２の電源回路は、それぞれ独立した制御回路を具備し、
前記第１の電源回路に設けられた制御回路は、
自回路のスイッチング周波数に同期した同期信号を前記同期ラインに出力する同期信号出力手段と、
自回路の異常発生を示す異常信号を前記同期ラインに出力する異常信号出力手段とを具備し、
前記第２の電源回路に設けられた制御回路は、
前記同期ラインに出力された同期信号を自回路に入力する同期信号入力手段と、
前記同期ラインに出力された異常信号を自回路に入力する異常信号入力手段と
を具備することを特徴とする多出力電源装置。
【請求項１１】
前記第１の電源回路に設けられた制御回路は、前記同期ラインに出力された異常信号を自回路に入力する異常信号入力手段をさらに具備し、
前記第２の電源回路に設けられた制御回路は、自回路の異常発生を示す異常信号を前記同期ラインに出力する異常信号出力手段をさらに具備し、
前記第１および第２の電源回路は、前記同期ラインから異常信号の入力があった場合、自回路を停止させることを特徴とする請求項１０記載の多出力電源装置。
【請求項１２】
複数の電源回路で構成された多出力電源装置において、
前記複数の電源回路のうちの少なくとも２つが同期ラインで接続され、
前記同期ラインで接続された第１および第２の電源回路には、それぞれ独立した制御回路が設けられ、
前記第１および第２の電源回路に設けられた各制御回路は、
前記同期ラインに出力された同期信号を利用して自回路のスイッチング周波数を制御する周波数同期手段と、
前記同期ラインに出力された異常信号を検出して自回路を停止させる異常信号検出手段と
を具備することを特徴とする多出力電源装置。
【請求項１３】
前記同期信号は、所定周波数のクロック信号で構成され、
前記異常信号は、前記クロック信号を変化させることで生成され、
前記異常信号検出手段は、前記クロック信号の変化を検出することを特徴とする請求項１２記載の多出力電源装置。
【請求項１４】
前記クロック信号の変化は、前記第１の電源回路および／または第２の電源回路で生成されることを特徴とする請求項１３記載の多出力電源装置。
【請求項１５】
前記クロック信号の変化は、該クロック信号の停止で行われ、
前記異常信号検出手段は、前記クロック信号が停止した時間を計測し、所定時間以上の停止状態を検出したときに自回路を停止させることを特徴とする請求項１３記載の多出力電源装置。
【請求項１６】
前記クロック信号の変化は、該クロック信号の電圧レベルの変化で行われ、
前記異常信号検出手段は、前記クロック信号の電圧レベルを測定し、所定の電圧レベルを検出したときに自回路を停止させることを特徴とする請求項１３記載の多出力電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の電圧を出力する多出力電源回路に関し、特に、複数の電源回路の少なくとも２つに独立した制御回路を設けることにより、多出力電源の分散化および高効率化を図った多出力電源回路に関する。
【背景技術】
【０００２】
従来、複数の電圧を出力する多出力電源回路においては、
１）複数の出力を一つの制御回路で集中制御する（集中制御型）
２）出力毎に独立動作する各種電源回路を複数備える(分散制御型)
等の構成が知られている。
【０００３】
しかし、上記１）の集中制御型の構成では、
１）各種電源に用いるスイッチング周波数が全て同じ周波数に制御されるため、出力電圧毎の最適発振周波数を設定することができず、これにより効率の最適化が図れない
２）１つの制御回路により複数の出力電圧が共通に制御されるため、異常発生時に、全ての出力電圧をともにシャットダウンするか、全ての出力電圧をともにシャットダウンさせないかのいずれかの設定しかできず、この結果、どちらの設定にも適さないアプリケーションに対しては対応できないことになり、これに対応するためには、このための回路、部品の追加が必要となり、装置全体のコストアップが生じる
３）各種電源回路に用いるスイッチング位相は、各出力電圧に対応して固定されており、その結果、各出力電圧に対応した最適位相設定ができない
４）１つの制御回路により各出力電圧に対応した複数のスイッチング回路を制御するため、この１つの制御回路から各出力電圧に対応した複数のスイッチング回路へのそれぞれの配線が長くなり、その結果、その配線への外部ノイズの影響による不安定動作、誤動作および該配線から出るノイズの外部回路への影響が生じる
等の問題があった。
【０００４】
また、上記２）の分散制御型においては、
１）各出力電圧に対応する電源回路がそれぞれ独立に動作するため、全ての出力電圧をともにシャットダウンする場合に対応できず、これに対応するためには、このための回路、部品の追加が必要となり、装置全体のコストアップが生じる
２）各出力電圧に対応する電源回路がそれぞれ独立に動作するため、特定の出力電圧間で同期発振をさせることができず、この結果、ビートノイズが発生する等の問題があった。
【０００５】
また、従来、特許文献１に示すように、複数のＤＣＤＣコンバータを接続して、多出力電源を構成した電源装置が開示されており、この特許文献１に記載された手法では、共通のリレー回路を用いて各ＤＣＤＣコンバータの連動起動と連動停止を実現させている。
【０００６】
しかし、この特許文献１に記載された手法では、ＤＣＤＣコンバータの外部に複雑なリレー回路を設ける必要があるため、装置の小型化には不適切であった。
【特許文献１】特開平０８−２５６４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、出力電圧毎の効率の最適化を図ることができるとともに、任意の出力電圧間で同時シャットダウン、同期発振等が可能でかつ小型化可能な多出力電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１記載の発明は、独立した出力制御回路を備えた複数の電源回路を有する多出力電源装置において、前記独立した出力制御回路を備えた電源回路は、自回路の異常発生時に自回路の動作停止を行うとともに、他の電源回路への異常信号を出力する異常信号出力手段をそれぞれ具備することを特徴とする。
【０００９】
また、請求項２記載の発明は、請求項１記載の発明において、前記独立した出力制御回路を備えた複数の電源回路は、他の電源回路から出力された異常信号を入力する異常信号入力手段と、前記異常信号入力手段による前記異常信号の入力により自回路の動作停止を行う動作停止手段とを更に具備することを特徴とする。
【００１０】
また、請求項３記載の発明は、請求項２記載の発明において、前記異常信号出力手段および前記異常信号入力手段は、単一の端子を用いて前記異常信号を入力出力することを特徴とする。
【００１１】
また、請求項４記載の発明は、請求項２記載の発明において、前記独立した出力制御回路を備えた複数の電源回路のうちの選択された電源回路は、前記他の電源回路から前記異常信号が出力されたときであっても、前記独立した出力制御回路により動作が継続されることを特徴とする。
【００１２】
また、請求項５記載の発明は、独立した出力制御回路を備えた複数の電源回路を有する多出力電源装置において、前記独立した出力制御回路を備えた電源回路は、自回路のスイッチング発振周波数に同期した同期発振信号を他の電源回路の出力制御回路に出力する同期発振信号出力手段をそれぞれ具備することを特徴とする。
【００１３】
また、請求項６記載の発明は、請求項５記載の発明において、前記独立した出力制御回路を備えた複数の電源回路は、他の電源回路から出力された同期発振信号を入力する同期発振信号入力手段と、前記同期発振信号入力手段による前記同期発振信号の入力により自回路の出力制御に用いるスイッチング発振周波数を同期制御する制御手段とを更に具備することを特徴とする。
【００１４】
また、請求項７記載の発明は、請求項６記載の発明において、前記同期発振信号出力手段および前記同期発振信号入力手段は、単一の端子を用いて入力出力することを特徴とする。
【００１５】
また、請求項８記載の発明は、請求項６記載の発明において、前記独立した出力制御回路を備えた複数の電源回路のうちの選択された電源回路は、前記他の電源回路から前記同期発振信号が出力されたときであっても、前記独立した出力制御回路により動作が継続されることを特徴とする。
【００１６】
また、請求項９記載の発明は、請求項６記載の発明において、前記独立した出力制御回路を備えた複数の電源回路は、前記同期発振信号入力手段による前記同期発振信号のスイッチング位相により自回路の出力制御に用いるスイッチング位相を同期制御する制御手段を具備することを特徴とする。
【００１７】
また、請求項１０記載の発明は、複数の電源回路で構成された多出力電源装置において、前記複数の電源回路のうちの少なくとも２つが同期ラインで接続され、前記同期ラインで接続された第１および第２の電源回路は、それぞれ独立した制御回路を具備し、前記第１の電源回路に設けられた制御回路は、自回路のスイッチング周波数に同期した同期信号を前記同期ラインに出力する同期信号出力手段と、自回路の異常発生を示す異常信号を前記同期ラインに出力する異常信号出力手段とを具備し、前記第２の電源回路に設けられた制御回路は、前記同期ラインに出力された同期信号を自回路に入力する同期信号入力手段と、前記同期ラインに出力された異常信号を自回路に入力する異常信号入力手段とを具備することを特徴とする。
【００１８】
また、請求項１１記載の発明は、請求項１０記載の発明において、前記第１の電源回路に設けられた制御回路は、前記同期ラインに出力された異常信号を自回路に入力する異常信号入力手段をさらに具備し、前記第２の電源回路に設けられた制御回路は、自回路の異常発生を示す異常信号を前記同期ラインに出力する異常信号出力手段をさらに具備し、前記第１および第２の電源回路は、前記同期ラインから異常信号の入力があった場合、自回路を停止させることを特徴とする。
【００１９】
また、請求項１２記載の発明は、複数の電源回路で構成された多出力電源装置において、前記複数の電源回路のうちの少なくとも２つが同期ラインで接続され、前記同期ラインで接続された第１および第２の電源回路には、それぞれ独立した制御回路が設けられ、前記第１および第２の電源回路に設けられた各制御回路は、前記同期ラインに出力された同期信号を利用して自回路のスイッチング周波数を制御する周波数同期手段と、前記同期ラインに出力された異常信号を検出して自回路を停止させる異常信号検出手段とを具備することを特徴とする。
【００２０】
また、請求項１３記載の発明は、請求項１２記載の発明において、前記同期信号は、所定周波数のクロック信号で構成され、前記異常信号は、前記クロック信号を変化させることで生成され、前記異常信号検出手段は、前記クロック信号の変化を検出することを特徴とする。
【００２１】
また、請求項１４記載の発明は、請求項１３記載の発明において、前記クロック信号の変化は、前記第１の電源回路および／または第２の電源回路で生成されることを特徴とする。
【００２２】
また、請求項１５記載の発明は、請求項１３記載の発明において、前記クロック信号の変化は、該クロック信号の停止で行われ、前記異常信号検出手段は、前記クロック信号が停止した時間を計測し、所定時間以上の停止状態を検出したときに自回路を停止させることを特徴とする。
【００２３】
また、請求項１６記載の発明は、請求項１３記載の発明において、前記クロック信号の変化は、該クロック信号の電圧レベルの変化で行われ、前記異常信号検出手段は、前記クロック信号の電圧レベルを測定し、所定の電圧レベルを検出したときに自回路を停止させることを特徴とする。
【発明の効果】
【００２４】
以上説明したように、本発明によれば、独立した制御回路を有する２つ以上の電源回路を連携させて多出力電源装置を構成したため、出力電圧毎の効率の最適化を図ることができるとともに、任意の出力電圧間で同時シャットダウン、同期発振等が可能になる。
【発明を実施するための最良の形態】
【００２５】
以下、この発明に係わる多出力電源装置の実施の形態を、添付図面を参照して詳細に説明する。図１は、この発明に係わる多出力電源装置の一実施の形態を示すブロック図である。
【００２６】
図１において、この多出力電源装置は、例えば、３．０Ｖ〜５．５Ｖの電圧を発生する電源１０に、昇降圧電源回路（マスタ）２０−１、昇圧電源回路２０−２、降圧電源回路（スレーブ）２０−３、降圧電源回路２０−４をパラレルに接続して構成され、昇降圧電源回路２０−１から５．０Ｖの電圧を出力し、昇圧電源回路２０−２から１０Ｖの電圧を出力し、降圧電源回路２０−３から２．５Ｖの電源電圧を出力し、降圧電源回路２０−４から１．８Ｖの電圧を出力する。
【００２７】
ここで、昇降圧電源回路２０−１、昇圧電源回路２０−２、降圧電源回路２０−３、降圧電源回路２０−４には、それぞれ集積回路から構成される昇降圧用制御回路２００−１、昇圧用制御回路２００−２、降圧用制御回路２００−３、降圧用制御回路２００−４が設けられており、これら昇降圧用制御回路２００−１、昇圧用制御回路２００−２、降圧用制御回路２００−３、降圧用制御回路２００−４は、昇降圧電源回路２０−１、昇圧電源回路２０−２、降圧電源回路２０−３、降圧電源回路２０−４内の図示しないコンバータ回路のスイッチングを制御して、それぞれ、５．０Ｖ、１０Ｖ、２．５Ｖ、１．８Ｖの電圧を発生する。
【００２８】
また、昇降圧用制御回路２００−１には、自回路で異常が発生した場合に異常信号を出力するとともに、他回路からの異常信号を入力して自電源回路をシャットダウンするためのフォールト端子ＨＬＴ（「ＨＬＴ」は「Ｈａｌｔ」または「Ｆａｕｌｔ」の略。以下同様）および他の電源回路に対して上記コンバータ回路のスイッチングを同期するための同期発振信号を出力する同期発振出力端子ＣＬＫが設けられ、また、昇圧用制御回路２００−２、降圧用制御回路２００−３、降圧用制御回路２００−４には、それぞれ自回路で異常が発生した場合に異常信号を出力するとともに、他回路からの異常信号を入力して自電源回路をシャットダウンするフォールト端子ＨＬＴおよび上記昇降圧用制御回路２００−１の同期発振出力端子から出力された同期発振信号を入力して自装置の上記コンバータ回路のスイッチングを同期させる同期発振入力端子ＣＬＫが設けられている。
【００２９】
ここで、フォールト端子ＨＬＴは、いずれかの回路に異常が発生したことを知らせる異常信号だけでなく、強制的に回路を停止させたい場合に出力される強制停止信号の入出力端として使用することも可能である。
【００３０】
さて、この実施の形態の多出力電源装置においては、昇降圧電源回路２０−１の昇降圧用制御回路２００−１のフォールト端子および昇圧電源回路２０−２の昇圧用制御回路２００−２のフォールト端子および降圧電源回路２０−３の降圧用制御回路２００−３のフォールト端子が相互に接続されており、これら昇降圧用制御回路２００−１、昇圧用制御回路２００−２、降圧用制御回路２００−３のうちの１つで異常が検出されると、他の電源回路をシャットダウンするように構成されている。
【００３１】
なお、上記構成において、図１に示した降圧電源回路２０−４の降圧用制御回路２００−４のフォールト端子は、他の電源回路のフォールト端子に接続されていないので、他の電源回路で異常が検出されても、この降圧電源回路２０−４がシャットダウンされることはない。
【００３２】
また、昇降圧電源回路２０−１の昇降圧用制御回路２００−１の同期発振出力端子は降圧電源回路２０−３の降圧用制御回路２００−３の同期発振入力端子に接続されており、降圧電源回路２０−３のコンバータのスイッチングは昇降圧電源回路２０−１のコンバータのスイッチングに同期するように構成されており、これにより昇降圧電源回路２０−１と降圧電源回路２０−３との間にはマスタ−スレーブの関係が構築されるようになっている。
【００３３】
また、上記構成において、昇圧電源回路２０−２の昇圧用制御回路２００−２の同期発振入力端子および降圧電源回路２０−４の降圧用制御回路２００−４の同期発振入力端子は、昇降圧電源回路２０−１の昇降圧用制御回路２００−１の同期発振出力端子に接続されていないので、昇圧電源回路２０−２および降圧電源回路２０−４は、降圧電源回路２０−１のコンバータのスイッチングに同期せずに独立して動作する。
【００３４】
なお、各電源回路のフォール端子間の接続および同期発振出力端子との接続は任意であり、この接続形態により共通してシャットダウンする電源回路およびコンバータのスイッチングに関してマスタ―スレーブの関係を持つ電源回路をユーザの所望の利用形態に合わせて任意に設定することができる。
【００３５】
また、図１においては、電源１０に対して昇降圧電源回路２０−１、昇圧電源回路２０−２、降圧電源回路２０−３、降圧電源回路２０−４をそれぞれパラレルに接続したが、一部の電源回路をシリアルの関係に接続してもよい。
【００３６】
図２は、図１に示した昇降圧電源回路２０−１に設けられる昇降圧用制御回路２００−１の詳細構成を昇降圧用制御回路２００として示したブロック図である。
【００３７】
図２において、この昇降圧用制御回路２００の端子Ｔ１は、図１に示した昇降圧用制御回路２００−１の同期発振出力端子に対応し、端子Ｔ３は、図１に示した昇降圧用制御回路２００−１のフォールト端子に対応する。
【００３８】
なお、図１に示した昇圧用制御回路２００−２、降圧用制御回路２００−３、降圧用制御回路２００−４も図２に示した昇降圧用制御回路２００と同一に構成することができ、この場合、図１に示す昇圧用制御回路２００−２、降圧用制御回路２００−３、降圧用制御回路２００−４の同期発振入力端子は、図２に示した昇降圧用制御回路２００の端子Ｔ２に対応する。
【００３９】
さて、図２に示す昇降圧用制御回路２００は、発振器２０１、基準電圧発生回路２０２、出力電圧監視回路２０３、駆動回路２０４、出力電圧異常検出回路２０５を具備して構成される。
【００４０】
この昇降圧用制御回路２００の基本的動作は、発振器２０１から発生される発振信号に応じて駆動回路２０４を制御し、端子Ｔｓｗからこの昇降圧用制御回路２００が設けられた電源回路内のコンバータのスイッチングを制御するスイッチング信号を出力する。
【００４１】
端子Ｖｃｃには、この昇降圧用制御回路２００を制御する電源電圧Ｖｃｃが印加され、この電源電圧Ｖｃｃは基準電圧発生回路２０２に加えられるとともに駆動回路２０４に加えられる。
【００４２】
基準電圧発生回路２０２は、この昇降圧用制御回路２００を動作させるための基準電圧を発生するもので、この基準電圧発生回路２０２から発生された基準電圧は、発振器２０１、出力監視回路２０３、出力電圧異常検出回路２０５に加えられる。
【００４３】
出力電圧監視回路２０３は、端子Ｔｍから入力されるこの昇降圧用制御回路２００が設けられた電源回路の出力電圧を監視し、この出力電圧が所望の値に安定出力されるように駆動回路２０４を制御する。
【００４４】
駆動回路２０４は、発振器２０１から出力される発振信号および出力電圧監視回路２０３の出力に基づきこの昇降圧用制御回路２００が設けられた電源回路内のコンバータのスイッチング信号を形成する。なお、このコンバータ回路の詳細は後に図３を参照して説明する。
【００４５】
出力電圧異常検出回路２０５は、端子Ｔｍから入力されるこの昇降圧用制御回路２００が設けられた電源回路の出力電圧に基づきこの電源回路の異常を検出する。また、この出力電圧異常検出回路２０５は、端子Ｔ３から入力された異常信号に基づき他の電源回路での異常を検出する。そしてこれらの異常の検出に際しては、異常信号を端子Ｔ３から出力して他の電源回路に通知するとともに、発振器２０１にこの異常信号を出力して、発振器２０１の発振を停止させ、この昇降圧電源回路２０−１をシャットダウンする。
【００４６】
なお、図１に示した他の電源回路に設けられた昇圧用制御回路２００−２、降圧用制御回路２００−３、降圧用制御回路２００−４の動作も上記図２に示した昇降圧用制御回路２００−１の動作と基本的には同様である。
【００４７】
図３は、図１に示した各電源回路に設けられるコンバータ回路の一例を示す回路図である。
【００４８】
図３において、図３（ａ）の回路は、昇圧および降圧が可能なコンバータ回路の一例を示すもので、例えば、図１に示した昇降圧電源回路２０−１内に設けられる。このコンバータ回路は、入力端子Ｔｉｎに接続されたコンデンサＣ１１、図２に示した昇降圧用制御回路２００の端子Ｔｓｗから出力されるスイッチング信号によりスイッチングされるスイッチ素子ＳＷ１、コイルＬ１１およびコイルＬ１２を含むトランスＴＦ、ダイオードＤ１、出力端子Ｔｏｕｔに接続されるコンデンサＣ１２から構成される。
【００４９】
この図３（ａ）の回路は、入力端子Ｔｉｎに図１に示した電源１０からの例えば、３．０〜５．５Ｖの直流電圧を入力し、スイッチＳＷ１のスイッチングによりダウンコンバートした５．０Ｖの直流電圧を出力端子Ｔｏｕｔから出力する。
【００５０】
また、図３（ｂ）は、昇圧が可能なコンバータ回路の一例を示すもので、例えば、図１に示した昇圧電源回路２０−２内に設けられる。このコンバータ回路は、入力端子Ｔｉｎに接続されたコンデンサＣ２１、コイルＬ２、図２に示した昇降圧用制御回路２００と同様の昇圧用制御回路２００−２の端子Ｔｓｗに対応する端子から出力されるスイッチング信号によりスイッチングされるスイッチ素子ＳＷ２、ダイオードＤ２、出力端子Ｔｏｕｔに接続されるコンデンサＣ２２から構成される。
【００５１】
この図３（ｂ）の回路は、入力端子Ｔｉｎに図１に示した電源１０からの例えば、３．０〜５．５Ｖの直流電圧を入力し、スイッチＳＷ２のスイッチングによりアップコンバートした１０Ｖの直流電圧を出力端子Ｔｏｕｔから出力する。
【００５２】
また、図３（ｃ）は、降圧が可能なコンバータ回路の一例を示すもので、例えば、図１に示した降圧電源回路２０−３および降圧電源回路２０−４内に設けられる。このコンバータ回路は、入力端子Ｔｉｎに接続されたコンデンサＣ３１、図２に示した昇降圧用制御回路２００と同様の降圧用制御回路２００−３若しくは降圧用制御回路２００−４の端子Ｔｓｗに対応する端子から出力されるスイッチング信号によりスイッチングされるスイッチ素子ＳＷ３、ダイオードＤ３、コイルＬ３、出力端子Ｔｏｕｔに接続されるコンデンサＣ３２から構成される。
【００５３】
この図３（ｃ）の回路は、入力端子Ｔｉｎに図１に示した電源１０からの例えば、３．０〜５．５Ｖの直流電圧を入力し、スイッチＳＷ３のスイッチングによりダウンコンバートした２．５Ｖ若しくは１．８Ｖの直流電圧を出力端子Ｔｏｕｔから出力する。
【００５４】
また、図３（ｄ）は、負の電圧を出力可能なコンバータ回路の一例を示すものである。このコンバータ回路は、入力端子Ｔｉｎに接続されたコンデンサＣ４１、図２に示した昇降圧用制御回路２００と同様の制御回路の端子Ｔｓｗに対応する端子から出力されるスイッチング信号によりスイッチングされるスイッチ素子ＳＷ４、コイルＬ４、ダイオードＤ４、出力端子Ｔｏｕｔに接続されるコンデンサＣ４２から構成される。
【００５５】
この図３（ｄ）の回路は、入力端子Ｔｉｎに図１に示した電源１０からの例えば、３．０〜５．５Ｖの直流電圧を入力し、スイッチＳＷ４のスイッチングにより負の直流電圧を出力端子Ｔｏｕｔから出力する。この図３（ｄ）の回路は、負の直流電圧が必要な場合に採用することができる。
【００５６】
なお、図３（ａ）〜（ｄ）の回路において、スイッチ素子ＳＷ１〜ＳＷ４は、それぞれ、例えば、電界効果トランジスタ（ＦＥＴ）を用いて構成することができる。
【００５７】
図４は、この発明に係わる多出力電源装置の他の実施の形態を示すブロック回路図である。
【００５８】
この実施の形態の多出力電源装置は、図１に示した実施の形態で示した異常信号を入出力するフォールト端子と、同期発振信号を出入力する同期発振出力端子および同期発振入力端子と共通の端子から構成できるようにしたもので、その他の基本的構成および動作は図１に示したものと同様である。なお、図４において図１に示した多出力電源装置と同一の機能を果たす部分には説明の便宜上同一の符号を付する。
【００５９】
すなわち、図４において、この多出力電源装置は、図１に示した多出力電源装置と同様に、例えば、３．０Ｖ〜５．５Ｖの電圧を発生する電源１０に、昇降圧電源回路（マスタ）３０−１、昇圧電源回路（スレーブ）３０−２、降圧電源回路（スレーブ）３０−３、降圧電源回路２０−４をパラレルに接続して構成され、昇降圧電源回路３０−１から５．０Ｖの電圧を出力し、昇圧電源回路３０−２から１０Ｖの電圧を出力し、降圧電源回路３０−３から２．５Ｖの電源電圧を出力し、降圧電源回路３０−４から１．８Ｖの電圧を出力する。
【００６０】
ここで、昇降圧電源回路３０−１、昇圧電源回路３０−２、降圧電源回路３０−３、降圧電源回路３０−４には、それぞれ集積回路から構成される昇降圧用制御回路３００−１、昇圧用制御回路３００−２、降圧用制御回路３００−３、降圧用制御回路３００−４が設けられており、これら昇降圧用制御回路３００−１、昇圧用制御回路３００−２、降圧用制御回路３００−３、降圧用制御回路３００−４は、昇降圧電源回路３０−１、昇圧電源回路３０−２、降圧電源回路３０−３、降圧電源回路３０−４内のコンバータ回路のスイッチングを制御して、それぞれ、５．０Ｖ、１０Ｖ、２．５Ｖ、１．８Ｖの電圧を発生する。なお、昇降圧電源回路３０−１、昇圧電源回路３０−２、降圧電源回路３０−３、降圧電源回路３０−４内に設けられるコンバータ回路は、図３で説明したコンバータ回路と同様のものを用いることができる。
【００６１】
さて、この実施の形態の多出力電源装置においては、昇降圧用制御回路３００−１には、他の電源回路に対して上記コンバータ回路のスイッチングを同期するための同期発振信号を出力するとともに、自回路で異常が発生した場合に異常信号を出力し、また、他回路からの異常信号を入力して自電源回路をシャットダウンするための同期発振出力兼フォールト端子ＣＬＫ＆ＨＬＴが設けられ、昇圧用制御回路３００−２、降圧用制御回路３００−３、降圧用制御回路３００−４には、上記昇降圧用制御回路３００−１の同期発振出力兼フォールト出力端子から出力された同期発振信号および異常信号を入力するとともに、自回路で異常が発生した場合に異常信号を出力するための同期発振入力兼フォールト端子ＣＬＫ＆ＨＬＴが設けられている。ここで使用する「ＨＬＴ」もＨａｌｔとＦａｕｌｔの両方を含むものとする。
【００６２】
そして、この実施の形態の多出力電源装置においては、昇降圧電源回路３０−１の昇降圧用制御回路３００−１の同期発振出力兼フォールト端子と昇圧電源回路３０−２の昇圧用制御回路３００−２および降圧電源回路３０−３の降圧用制御回路３００−３の同期発振入力兼フォールト端子とをそれぞれ接続している。
【００６３】
このような構成によると、昇降圧用制御回路２００−１、昇圧用制御回路２００−２、降圧用制御回路２００−３のうちの１つで異常が検出されると、他の電源回路をシャットダウンするように制御され、また、昇降圧電源回路３０−１と昇圧電源回路３０−２および降圧電源回路３０−３との間はマスタ−スレーブの関係が構築されることになり、昇圧電源回路３０−２および降圧電源回路３０−３のコンバータのスイッチングは昇降圧電源回路３０−１のコンバータのスイッチングに同期して制御される。
【００６４】
なお、上記構成においては、降圧電源回路３０−４の降圧用制御回路３００−４の同期発振入力兼フォールト端子は、他の電源回路に接続されていないので、他の電源回路で異常が検出されても、この降圧電源回路３０−４がシャットダウンされず、また、降圧電源回路３０−４は、昇降圧電源回路３０−１のコンバータのスイッチングに同期せずに独立して動作する。
【００６５】
なお、昇降圧電源回路３０−１の昇降圧用制御回路３００−１の同期発振出力兼フォールト端子と他の電源回路の同期発振入力兼フォールト端子との接続は任意であり、この接続形態により共通してシャットダウンする電源回路およびコンバータのスイッチングに関してマスタ―スレーブの関係を持つ電源回路をユーザの所望の利用形態に合わせて任意に設定することができる。
【００６６】
また、図４においても、図１の構成と同様に、電源１０に対して昇降圧電源回路３０−１、昇圧電源回路３０−２、降圧電源回路３０−３、降圧電源回路３０−４をそれぞれパラレルに接続したが、一部の電源回路をシリアルの関係に接続してもよい。
【００６７】
図５は、図４に示した昇降圧電源回路３０−１に設けられる昇降圧用制御回路３００−１の詳細構成を昇降圧用制御回路３００として示したブロック図である。
【００６８】
図５において、端子Ｔ２１およびＴ２２は、図４に示した昇降圧用制御回路３００−１の同期発振出力兼フォールト端子ＣＬＫ＆ＨＬＴに対応する。
【００６９】
なお、図４に示した昇圧用制御回路３００−２、降圧用制御回路３００−３、降圧用制御回路３００−４も図５に示した昇降圧用制御回路３００と同一に構成することができ、この場合、図４に示す昇圧用制御回路３００−２、降圧用制御回路３００−３、降圧用制御回路３００−４の同期発振入力兼フォールト端子は、図５に示した回路の端子Ｔ２２に対応する。
【００７０】
図５に示す昇降圧用制御回路３００は、図２に示した昇降圧用制御回路２００と基本構成は同一であるが、図２において、端子Ｔ３で示したフォールト端子を同期発振出力端子Ｔ１および同期発振入力端子Ｔ２と共用した点が異なる。
【００７１】
すなわち、図５に示す昇降圧用制御回路３００は、発振器３０１、基準電圧発生回路３０２、出力電圧監視回路３０３、駆動回路３０４、出力電圧異常検出回路３０５、異常信号出力スイッチ３０６および３０７を具備して構成される。
【００７２】
ここで、この昇降圧用制御回路３００は、発振器３０１から発生される発振信号に応じて駆動回路３０４を制御し、端子Ｔｓｗからこの昇降圧用制御回路３００が設けられた電源回路内のコンバータのスイッチングを制御するスイッチング信号を出力する。
【００７３】
端子Ｖｃｃには、この昇降圧用制御回路３００を制御する電源電圧Ｖｃｃが印加され、この電源電圧Ｖｃｃは基準電圧発生回路３０２に加えられるとともに駆動回路３０４に加えられる。
【００７４】
基準電圧発生回路３０２は、この昇降圧用制御回路３００を動作させるための基準電圧を発生するもので、この基準電圧発生回路３０２から発生された基準電圧は、発振器３０１、出力監視回路３０３、出力電圧異常検出回路３０５に加えられる。
【００７５】
出力電圧監視回路３０３は、端子Ｔｍから入力されるこの昇降圧用制御回路３００が設けられた電源回路の出力電圧を監視し、この出力電圧が所望の値に安定出力されるように駆動回路２０４を制御する。
【００７６】
駆動回路３０４は、発振器３０１から出力される発振信号および出力電圧監視回路３０３の出力に基づきこの昇降圧用制御回路３００が設けられた電源回路内のコンバータのスイッチング信号を形成する。なお、このコンバータ回路は図３に示した回路と同様の回路を用いることができる。
【００７７】
出力電圧異常検出回路３０５は、端子Ｔｍから入力されるこの昇降圧用制御回路３００が設けられた電源回路の出力電圧に基づきこの電源回路の異常を検出し、異常か検出された際には異常信号出力スイッチ３０６および３０７をオンにする。これにより、端子Ｔ２１および端子Ｔ２２はともに接地レベルとなる。
【００７８】
したがって、図４に示した昇圧用制御回路３００−２、降圧用制御回路３００−３、降圧用制御回路３００−４においては、同期発振入力兼フォールト端子の電圧レベルが接地レベルになることになり、これにより昇圧用制御回路３００−２、降圧用制御回路３００−３、降圧用制御回路３００−４では昇降圧電源回路３０−１の異常を知ることができる。
【００７９】
具体的には、同期発振入力兼フォールト端子の電圧レベルが接地レベルになると、図５の端子Ｔ２２が接地レベルになり、これにより発振器３０１の発振が停止し、昇圧電源回路３０−２、降圧電源回路３０−３がシャットダウンする。
【００８０】
同様に、図４に示した昇降圧電源回路３０−１においては、昇圧用制御回路３００−２、降圧用制御回路３００−３、降圧用制御回路３００−４のいずれかの同期発振入力兼フォールト端子の電圧レベルが接地レベルになることにより図５の端子Ｔ２１が接地レベルになり、これにより発振器３０１の発振が停止し、昇降圧電源回路３０−１がシャットダウンする。
【００８１】
図６は、図４に示した昇降圧電源回路に設けられる昇降圧用制御回路の他の構成例を示したブロック図である。同図に示す昇降圧用制御回路３０−１は、符号Ｃ１１、ＳＷ１、Ｌ１１、ＴＦ、Ｌ１２、Ｄ１、Ｃ１２で示した要素を含む電力変換ブロックと、この電力変換ブロックを制御する制御回路３００−１とで構成される。尚、この電力変換ブロックは、図３（ａ）に示したものと同じ回路で構成される。
【００８２】
また、この昇降圧用制御回路３０−１には、図４に示した電源１０に接続するための入力端子Ｔｉｎと、図示しない負荷に接続するための出力端子Ｔｏｕｔと、図４に示した同期ライン３２０に接続するための同期兼フォールト端子ＣＬＫ＆ＨＬＴ端子とが設けられる。尚、本発明においては、マスタと接続されるスレーブは１つでも良いし、２つ以上であっても良い。
【００８３】
図６に示した制御回路３００−１は、図４に示した同期ライン３２０の状態を検出する同期ラインモニタ３５０と、電力変換ブロックの異常を検出する電源モニタ３５２とを具備し、ＯＲ素子３５４を介してモード切替スイッチ３６０、３６２、３６４を制御する。この制御回路３００−１は、ＩＣで構成することが望ましく、電力変換ブロックとの接続は、駆動回路３０４と電源モニタ３５２とを介して行われる。ここで、駆動回路３０４は、前述の実施形態で説明したように、発振器３０１の出力を利用して電力変換ブロックのスイッチング動作を制御し、所望のレギュレーション電圧を生成する。
【００８４】
同期ラインモニタ３５０は、図４の同期ライン３２０に出力された同期信号を検出して自回路のスイッチング周波数を制御するとともに、異常信号を検出して自回路の動作停止を制御する。
【００８５】
電源モニタ３５２は、電力変換ブロックの出力電圧および出力電流を検出し、レギュレーション電圧の変動や過電流状態を判定する。この判定の結果、電力変換ブロックまたは図示しない負荷に異常があると判断した場合は、自回路の動作を停止させる。
【００８６】
同期ラインモニタ３５０および電源モニタ３５２の出力は、ＯＲ素子３５４に接続され、該ＯＲ素子３５４の出力は、モード切替スイッチ３６０、３６２、３６４に接続される。このような構成により、同期ラインモニタ３５０または電源モニタ３５２のいずれかで異常が検出されると、モード切替スイッチ３６０、３６２、３６４のモードが切り替えられる。
【００８７】
ここで、各モード切替スイッチは、正常時に図中「０」で示した接点側に接続され、異常時に図中「１」で示した接点側に接続される。即ち、この電源回路（マスタ）３０−１の正常モードでは、スイッチ３６０がオープンとなり、かつ、スイッチ３６２が発振器３０１を同期ライン３２０に接続することで、この電源回路（マスタ）３０−１の発振器３０１で生成されたクロック信号が同期ライン３２０に出力される。また、スイッチ３６４により、電力変換ブロックが図示しない負荷に接続される。
【００８８】
一方、電源回路（マスタ）３０−１の異常モードでは、スイッチ３６０が同期ライン３２０をＧＮＤに接地するとともに、スイッチ３６２が発振器３０１を同期ライン３２０および駆動回路３０４から切り離すことで、自回路の動作を停止させるとともに、スレーブとなる電源回路へのクロック信号の出力を停止させる。同時に、スイッチ３６４により、電力変換ブロックと図示しない負荷とが切り離され、負荷への電力供給が停止する。
【００８９】
図７は、図４に示した電源回路に設けられる昇圧用制御回路の他の構成例を示したブロック図である。同図に示す昇圧用制御回路３０−２は、符号Ｃ２１、Ｌ２、ＳＷ２、Ｄ２、Ｃ２２で示した要素を含む電力変換ブロックと、この電力変換ブロックを制御する制御回路３００−２とで構成される。尚、この電力変換ブロックは、図３（ｂ）に示したものと同じ回路で構成される。
【００９０】
また、この昇降圧用制御回路３０−２には、図４に示した電源１０に接続するための入力端子Ｔｉｎと、図示しない負荷に接続するための出力端子Ｔｏｕｔと、図４に示した同期ライン３２０に接続するための同期兼フォールト端子ＣＬＫ＆ＨＬＴ端子とが設けられる。
【００９１】
図７に示した制御回路３００−２は、モード切替スイッチ３６２の設定以外は、図６に示した制御回路３００−１と同様に構成される。即ち、この電源回路（スレーブ）３０−２では、モード切替スイッチ３６２を端子「１」側に固定することで、正常、異常のいずれに拘わらず発振器３０１を同期ライン３２０と駆動回路３０４から切り離し、電源回路（マスタ）３０−１で生成されたクロック信号を自回路に取り込む形で構成される。このような構成により、電源回路（マスタ）３０−１のスイッチング周波数に同期した形で、電源回路（スレーブ）３０−２のスイッチング制御が行われる。
【００９２】
ここで、モード切替スイッチ３６０、３６４については、電源回路（マスタ）３０−１と同様に制御され、自回路に異常があった場合には、このスイッチ３６０により同期ライン３２０をＧＮＤに接地し、他の電源回路に自回路の異常を通知するとともに、スイッチ３６４により、電力変換ブロックと図示しない負荷とが切り離され、負荷への電力供給が停止する。
【００９３】
尚、図４に示した電源回路（スレーブ）３０−３についても、電力変換ブロック以外は、この電源回路（スレーブ）３０−２と同様に構成し、電源回路（マスタ）３０−１との同期が取られ、かつ、同期ライン３２０で接続された電源回路３０−１、３０−２、３０ー３の異常が検出できる構成としておく。
【００９４】
図８は、図４に示した降圧電源回路に設けられる降圧用制御回路の他の構成例を示したブロック図である。同図に示す降圧用制御回路３０−４は、モード切替スイッチ３６０、３６２、３６６の設定以外は、図７に示した制御回路３００−２と同様に構成される。即ち、この電源回路３０−４では、モード切替スイッチ３６０を常に端子「０」側に固定するとともに、モード切替スイッチ３６６をオープンにすることで、同期ライン３２０とは分離し、モード切替スイッチ３６２を常に端子「０」側に固定することで、自己の発振器３０１で動作させる。
【００９５】
図９は、図６、図７、図８に示した同期ラインモニタ３５０の構成例を示すブロック図である。この図に示す同期ラインモニタは、反転素子３７０と、カウンタ３７２と、デコーダ３７４と、ＯＲ素子３７６とで構成され、同期兼フォールト端子ＣＬＫ＆ＨＬＴからの信号を反転素子３７０を介してカウンタ３７２のセット端子に入力するとともに、同期兼フォールト端子ＣＬＫ＆ＨＬＴからの信号をカウンタ３７２のリセット端子に入力する。
【００９６】
図１０は、図９に示した同期ラインモニタの動作を示すタイミングチャートである。図中、「ＣＬＫ」で示した信号は、電源回路（マスタ）３０−１の発振器３０１が生成するクロック信号の状態を示し、「ＣＬＫ＆ＨＬＴ」で示した信号は、同期ライン３２０に流れるクロック信号の状態を示し、「ａ］で示した信号は、図９のカウンタ３７２がカウントしている期間を示し、「ｂ］で示した信号は、図９に示したデコーダ３７４が出力する信号の状態を示す。
【００９７】
図１０の「ＣＬＫ」に示すように、電源回路（マスタ）３０−１の発振器３０１は、所定周波数のクロック信号を生成し、同期ライン３２０に接続された電源回路が正常である場合には、この信号が該各電源回路のスイッチング周波数として使用される。
【００９８】
ここで、図中の「ＣＬＫ＆ＨＬＴ」に示すように、あるタイミングでいずれかの電源回路に異常が発生すると、異常発生があった電源回路内のスイッチ３６０が同期ライン３２０をＧＮＤに接地し、同期ライン３２０のＣＬＫ＆ＨＬＴ信号をＧＮＤレベルに固定する。
【００９９】
同期ライン３２０のクロック信号に上記のような変化があると、各電源回路に設けられた同期ラインモニタ３５０には、常にＧＮＤレベルの信号が入力される。その結果、同期ラインモニタ３５０内のカウンタ３７２には、常にセット信号が入力され、カウンタ３７２がカウント動作を継続して行う（図中、Ｈｉレベルで示した期間）。
【０１００】
図９に示したデコーダ３７４は、カウンタ３７２がインクリメントした値を所定の値Ｔ１と比較することで、カウンタの計数時間を計測し、この計測時間がＴ１に達したときにＨｉレベルの信号を出力する。デコーダ３７４がＨｉレベルの信号を出力すると、ＯＲ素子３７６を介してカウンタ３７２がリセットされる。その結果、図６、図７、図８に示したＯＲ素子３５４を介して、各モード切替スイッチが異常モードに切り替えられる。
【０１０１】
図１１は、図６、図７、図８に示した同期ラインモニタ３５０の別の構成例を示すブロック図である。この図に示す同期ラインモニタは、比較器３８０で構成され、同期兼フォールト端子ＣＬＫ＆ＨＬＴからのクロック信号の電圧レベルが基準電圧Ｖｒｅｆとなったときに異常と判断する例である。
【０１０２】
図１２は、図１１に示した同期ラインモニタの動作を示すタイミングチャートである。図中、「ＣＬＫ」で示した信号は、電源回路（マスタ）３０−１の発振器３０１が生成するクロック信号の状態を示し、「ＣＬＫ＆ＨＬＴ」で示した信号は、同期ライン３２０に流れるクロック信号の状態を示し、「ｂ］で示した信号は、図１１に示した比較器３８０が出力する信号の状態を示す。
【０１０３】
図１２の「ＣＬＫ」に示すように、電源回路（マスタ）３０−１の発振器３０１は、所定周波数のクロック信号を生成し、同期ライン３２０に接続された電源回路が正常である場合には、この信号が該各電源回路のスイッチング周波数として使用される。
【０１０４】
ここで、図中の「ＣＬＫ＆ＨＬＴ」に示すように、あるタイミングでいずれかの電源回路に異常が発生すると、異常発生があった電源回路内の制御回路が同期ライン３２０の電圧レベルをＶｒｅｆに固定する。具体的には、図６および図７に示したモード切替スイッチ３６０を用いて、Ｖｒｅｆの値を有する参照電圧を同期ライン３２０に接続すれば良い。尚、Ｖｒｅｆの値は、図１２に示すように、Ｖ１およびＶ０より低くても良いし、Ｖ０およびＶ１より高くても良く、Ｖ１、Ｖ０と区別できる電圧値であれば良い。
【０１０５】
同期ライン３２０のクロック信号に上記のような変化があると、各電源回路に設けられた同期ラインモニタ３５０には、常にＶｒｅｆレベルの信号が入力される。その結果、各電源回路の比較器３８０はＨｉレベルの信号を出力し、図６、図７、図８に示した各モード切替スイッチが異常モードに切り替えられる。
【産業上の利用可能性】
【０１０６】
本発明によれば、出力電圧毎の効率の最適化を図ることができるとともに、任意の出力電圧間で同時シャットダウンや同期発振等が可能になるため、より高度な制御が要求される電源システムへの適用が期待される。
【図面の簡単な説明】
【０１０７】
【図１】この発明に係わる多出力電源装置の一実施の形態を示すブロック図である。
【図２】図１に示した電源回路３０−１に設けられる昇降圧用制御回路の詳細構成を示したブロック図である。
【図３】図１に示した各電源回路に設けられるコンバータ回路の一例を示す回路図である。
【図４】この発明に係わる多出力電源装置の他の実施形態を示すブロック回路図である。
【図５】図４に示した電源回路３０−１に設けられる昇降圧用制御回路の詳細構成を示したブロック図である。
【図６】図４に示した電源回路３０−１に設けられる昇降圧用制御回路の他の構成例を示したブロック図である。
【図７】図４に示した電源回路３０−２に設けられる昇圧用制御回路の他の構成例を示したブロック図である。
【図８】図４に示した電源回路３０−４に設けられる降圧用制御回路の他の構成例を示したブロック図である。
【図９】図６、図７、図８に示した同期ラインモニタ３５０の構成例を示すブロック図である。
【図１０】図９に示した同期ラインモニタの動作を示すタイミングチャートである。
【図１１】図６、図７、図８に示した同期ラインモニタ３５０の別の構成例を示すブロック図である。
【図１２】図１１に示した同期ラインモニタの動作を示すタイミングチャートである。
【符号の説明】
【０１０８】
１０    電源
２０−１    昇降圧電源回路（マスタ）
２０−２    昇圧電源回路
２０−３    降圧電源回路（スレーブ）
２０−４    降圧電源回路
３０−１    昇降圧電源回路（マスタ）
３０−２    昇圧電源回路（スレーブ）
３０−３    降圧電源回路（スレーブ）
３０−４    降圧電源回路
２００    昇降圧用制御回路
２００−１    昇降圧用制御回路
２００−２    昇圧用制御回路
２００−３    降圧用制御回路
２００−４    降圧用制御回路
２０１    発振器
２０２    基準電圧発生回路
２０３    出力電圧監視回路
２０４    駆動回路
２０５    出力電圧異常検出回路
３００    昇降圧用制御回路
３００−１    昇降圧用制御回路
３００−２    昇圧用制御回路
３００−３    降圧用制御回路
３００−４    降圧用制御回路
３０１    発振器
３０２    基準電圧発生回路
３０３    出力電圧監視回路
３０４    駆動回路
３０５    出力電圧異常検出回路
３０６、３０７    異常信号出力スイッチ
３２０    同期ライン
３５０    同期ラインモニタ
３５２    電源モニタ
３５４    ＯＲ素子
３６０、３６２、３６４、３６６  モード切替スイッチ
３７０    反転素子３７０
３７２    カウンタ
３７４    デコーダ
３７６    ＯＲ素子
３８０    比較器
【図１】
2005176558.tif 000003
【図２】
2005176558.tif 000004
【図３】
2005176558.tif 000005
【図４】
2005176558.tif 000006
【図５】
2005176558.tif 000007
【図６】
2005176558.tif 000008
【図７】
2005176558.tif 000009
【図８】
2005176558.tif 000010
【図９】
2005176558.tif 000011
【図１０】
2005176558.tif 000012
【図１１】
2005176558.tif 000013
【図１２】
2005176558.tif 000014