(57)【要約】【課題】  電流ループの利得を最適化するスイッチング電源装置用制御装置及びスイッチング電源装置を提供することを課題とする。【解決手段】  スイッチング電源装置１の制御装置６であって、スイッチング周期毎にインダクタ４に流れる電流を検出する電流検出手段１４と、スイッチング周波数のｎ分の１の周波数を有する矩形波信号ＲＳを発生する矩形波信号発生手段１６と、検出した電流に電流制御利得ｋａｍｐを乗算する乗算手段１５と、検出した出力電圧に応じた信号ＶＳに矩形波信号ＲＳを加算するとともに利得乗算電流信号ＰＩＳを減算する演算手段１１と、利得乗算電流信号ＰＩＳにおけるｎ分の１のスイッチング周波数に応じた電流差を検出する電流差検出手段１８と、矩形波信号ＲＳの振幅に応じた値と電流差検出手段１８で検出した電流差とが一致するように電流制御利得ｋａｍｐを調整する電流制御利得調整手段６ｃとを備えることを特徴とする。【選択図】  図１
2005176547.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電源装置の出力電圧を検出する電圧検出手段と、
スイッチング周期毎にスイッチング電源装置の平滑回路のインダクタに流れる電流を検出する電流検出手段と、
スイッチング周波数のｎ（ｎは２以上の整数）分の１の周波数を有する矩形波信号を発生する矩形波信号発生手段と、
前記電流検出手段で検出した電流に電流制御利得を乗算し、利得乗算電流信号を出力する乗算手段と、
前記電圧検出手段で検出した出力電圧に応じた信号に対して前記矩形波信号を加算するとともに前記利得乗算電流信号を減算し、制御信号を出力する演算手段と、
前記制御信号に基づいてスイッチング電源装置のスイッチング素子をスイッチング制御するための駆動信号を生成する駆動信号生成手段と、
前記利得乗算電流信号における前記スイッチング周波数のｎ分の１の周波数に応じた電流差を検出する電流差検出手段と、
前記矩形波信号の振幅に応じた値と前記電流差検出手段で検出した電流差とが一致するように前記電流制御利得を調整する電流制御利得調整手段と
を備えることを特徴とするスイッチング電源装置用制御装置。
【請求項２】
前記矩形波信号の振幅に応じた値と前記電流差検出手段からの電流差とが入力され、前記振幅に応じた値と前記電流差とを差動増幅する差動増幅手段を備え、
前記電流制御利得調整手段では、前記乗算手段、前記電流差検出手段及び前記差動増幅手段によってループを構成し、前記差動増幅手段の出力を電流制御利得とすることを特徴とする請求項１に記載するスイッチング電源装置用制御装置。
【請求項３】
前記矩形波発生手段は、スイッチング周波数の２分の１の周波数を有する矩形波信号を発生し、
前記電流制御利得調整手段は、前記矩形波信号の振幅と前記電流差検出手段で検出した電流差とが一致するように前記電流制御利得を調整することを特徴とする請求項１又は請求項２に記載するスイッチング電源装置用制御装置。
【請求項４】
スイッチング素子をスイッチング制御するための駆動信号を生成する制御装置と、
前記制御装置で生成した駆動信号に基づいてオン／オフするスイッチング素子と
を含み、
前記制御装置は、請求項１〜請求項３のいずれか１項に記載する制御装置であることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流モード制御により位相進み補償を行うスイッチング電源装置用制御装置及びスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているマイコンやパソコン等の電源として幅広く利用されている。これらパソコン等では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、パソコン等における処理負荷に応じて、負荷電流が急減に増大したりあるいは減少したりする。また、スイッチング電源装置は、広い入力電圧範囲に対応が容易という特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。
【０００３】
特に、ＶＲＭ[Voltage Regulator Module]やＰＯＬ[Point Of Load]等のマイクロプロセッサやＤＳＰ[Digital Signal Processor]等のクロック周波数が高く、低電圧のＬＳＩ[Large Scale Integration]を駆動するスイッチング電源は、負荷電流の急激な変動に対応するために、高速応答性が要求される。しかし、スイッチング電源装置は、出力回路としてＬＣフィルタ回路を備えているので、ＬＣフィルタ回路の影響により位相遅れが発生する。
【０００４】
スイッチング電源装置は、コントローラＩＣ[Integrated Circuit]等の制御装置を備えており、この制御装置によりＦＥＴ[Field Effect Transistor]等のスイッチング素子をオン／オフする。制御装置では、スイッチング電源装置の出力電圧をフィードバックして電圧ループを構成し、出力電圧に基づいてスイッチング素子をオン／オフするためのＰＷＭ[Pulse Width Modulation]信号を生成している。さらに、制御装置では、ＬＣフィルタ回路のインダクタに流れる電流をフィードバックして電流ループを構成し、インダクタに流れる電流を用いた電流モード制御により位相進み補償を行っている（非特許文献１参照）。インダクタに流れる電流は、スイッチング素子がオンしたときのオン抵抗の両端電圧から検出される。また、電流ループでは、検出した電流に一定の電流制御利得を乗算した値をフィードバックしている。
【非特許文献１】R.B.Ridley,“A new,continuous-time model for current-mode control,”IEEE Trans. On Power Electronics,Ｖｏl.6,no.2,pp.271-280,1991.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、スイッチング素子のオン抵抗により電流を検出する場合、このオン抵抗の抵抗値が電流ループの利得に影響する。そのため、オン抵抗の抵抗値に素子としてのバラツキや温度変化等があると、電流ループの利得が変動し、制御系が不安定となる。その結果、出力電圧の変動が大きくなり、出力電圧が発振する恐れがある。電流ループの利得が大きくなると、高周波領域においてゲイン余裕が不足し、制御が不安定になる。一方、電流ループの利得が小さくなると、高周波領域において位相余裕が不足し、位相進み効果が低下して制御が不安定となる。
【０００６】
そこで、本発明は、電流ループの利得を最適化するスイッチング電源装置用制御装置及びスイッチング電源装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係るスイッチング電源装置用制御装置は、スイッチング電源装置の出力電圧を検出する電圧検出手段と、スイッチング周期毎にスイッチング電源装置の平滑回路のインダクタに流れる電流を検出する電流検出手段と、スイッチング周波数のｎ（ｎは２以上の整数）分の１の周波数を有する矩形波信号を発生する矩形波信号発生手段と、電流検出手段で検出した電流に電流制御利得を乗算し、利得乗算電流信号を出力する乗算手段と、電圧検出手段で検出した出力電圧に応じた信号に対して矩形波信号を加算するとともに利得乗算電流信号を減算し、制御信号を出力する演算手段と、制御信号に基づいてスイッチング電源装置のスイッチング素子をスイッチング制御するための駆動信号を生成する駆動信号生成手段と、利得乗算電流信号におけるスイッチング周波数のｎ分の１の周波数に応じた電流差を検出する電流差検出手段と、矩形波信号の振幅に応じた値と電流差検出手段で検出した電流差とが一致するように電流制御利得を調整する電流制御利得調整手段とを備えることを特徴とする。
【０００８】
このスイッチング電源装置用制御装置では、スイッチング電流装置の出力電圧をフィードバックさせてスイッチング素子を駆動するための駆動信号を生成するために、電圧検出手段により出力電圧を検出する。また、この制御装置では、スイッチング電源装置の平滑回路のインダクタに流れる電流をフィードバックさせて電流モード制御を行うために、電流検出手段によりインダクタに流れる電流を検出する。さらに、制御装置では、乗算手段により検出電流に電流制御利得を乗算する。また、制御装置では、矩形波信号発生手段によりスイッチング周波数のｎ分の１の周波数を有する矩形波信号を発生する。そして、この制御装置では、演算手段により検出した出力電圧に応じた信号に対して矩形波信号を加算するとともに利得乗算電流信号を減算し、駆動信号生成手段によりこの演算手段からの制御信号に基づいて駆動信号を生成する。このように、制御装置には、検出した出力電圧に基づいて駆動信号を生成するための電圧ループと、検出した電流により位相進み補償を行うための電流ループが構成されている。さらに、制御装置では、電流差検出手段により利得乗算電流信号におけるスイッチング周波数のｎ分の１の周波数に応じた電流差を検出する。つまり、出力電圧に応じた信号に矩形波信号を注入した制御信号に基づいて駆動信号を生成しているので、矩形波信号のハイ期間と矩形波信号のロー期間とで駆動信号のパルス幅が変動する。この駆動信号に応じて平滑回路のインダクタに流れる電流が変動し、この電流変動に応じて利得乗算電流信号にスイッチング周波数のｎ分の１の周波数に応じた脈動が発生するので、この利得乗算電流信号における脈動を検出している。そして、制御装置では、電流ループの利得を最適の値（位相進み効果が得られかつ制御系が安定化するような値）に収束させるために、電流制御利得調整手段により矩形波信号の振幅に応じた値と電流差検出手段で検出した電流差とが一致するように電流制御利得を調整する。このように、スイッチング周波数のｎ分の１の周波数において、矩形波信号の振幅に応じた値と利得乗算電流信号における電流差とが同じ値になるように電流制御利得を調整することによって、電流を検出するためのスイッチング素子のオン抵抗の抵抗値の逆数になるように電流制御利得が自動調整される。その結果、そのオン抵抗値が素子のバラツキや温度変化等によって変わっても、電流ループの利得が最適な値になる。電流ループの利得が最適化されることによって、制御装置における電流ループ制御による位相進み効果が十分に得られ、高いスイッチング周波数に対する制御に対応できる。したがって、スイッチング電源装置において、制御系が安定化し、出力電圧の変動が大きくなることなく、高速応答にも対応可能となる。また、スイッチング電源装置における過電流検出において、スイッチング素子のオン抵抗の抵抗値に関係なく、過電流検出が可能となる。
【０００９】
なお、駆動信号は、スイッチング電源装置のスイッチング素子をオン／オフするための信号であり、例えば、ＰＷＭ信号である。出力電圧に応じた信号は、出力電圧に基づいてフィードバック制御を行うための信号であり、例えば、検出した出力電圧と目標電圧とを差分増幅した信号である。矩形波信号の振幅に応じた値は、矩形波信号の振幅を基準とした様々な値であり、例えば、矩形波信号の振幅自体、振幅の２倍の値である。
【００１０】
本発明の上記スイッチング電源装置用制御装置では、矩形波信号の振幅に応じた値と電流差検出手段からの電流差とが入力され、振幅に応じた値と電流差とを差動増幅する差動増幅手段を備え、電流制御利得調整手段では、乗算手段、電流差検出手段及び差動増幅手段によってループを構成し、差動増幅手段の出力を電流制御利得とする構成としてもよい。
【００１１】
このスイッチング電源装置用制御装置では、差動増幅手段により矩形波信号の振幅に応じた値と利得乗算電流信号における電流差とを差動増幅し、その差動増幅信号を電流制御利得として乗算手段に出力する。これによって、電流制御利得調整手段では、乗算手段、電流差検出手段及び差動増幅手段によるループが構成され、差動増幅手段に入力する矩形波信号の振幅に応じた値と利得乗算電流信号における電流差とが一致するように電流制御利得に制御がかかる。
【００１２】
本発明の上記スイッチング電源装置用制御装置では、矩形波発生手段は、スイッチング周波数の２分の１の周波数を有する矩形波信号を発生し、電流制御利得調整手段は、矩形波信号の振幅と電流差検出手段で検出した電流差とが一致するように電流制御利得を調整するように構成すると好適である。
【００１３】
このスイッチング電源装置用制御装置では、矩形波発生手段によりスイッチング周波数の２分の１の周波数を有する矩形波信号を発生させた場合、電流制御利得調整手段により矩形波信号の振幅自体と利得乗算電流信号における電流差とが一致するように電流制御利得を調整することによって、電流ループの利得が最適な１に収束する。このように、矩形波信号をスイッチング周波数の２分の１の周波数とした場合、構成を最も簡素化できる。
【００１４】
本発明に係るスイッチング電源装置は、スイッチング素子をスイッチング制御するための駆動信号を生成する制御装置と、制御装置で生成した駆動信号に基づいてオン／オフするスイッチング素子とを含み、制御装置は、上記のいずれかの制御装置であることを特徴とする。
【００１５】
このスイッチング電源装置では、制御装置を上記制御装置の構成とし、電流制御利得を自動調整して電流ループの利得を最適化することによって、位相進み補償された駆動信号によりスイッチング素子をオン／オフすることができる。そして、このスイッチング電源装置では、目標電圧となるように、スイッチング素子のオン／オフにより入力電圧を出力電圧に変換する。上記制御装置によって制御されることにより、このスイッチング電源装置では、位相進み補償によって高速応答が可能となり、制御系も安定化する。
【発明の効果】
【００１６】
本発明によれば、電流モード制御により位相進み補償を行うスイッチング電源装置用制御装置において、電流制御利得を自動調整することによって、電流ループの利得を最適化でき、十分な位相進み効果が得られるとともに制御系も安定化する。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明に係るスイッチング電源装置用制御装置及びスイッチング電源装置の実施の形態を説明する。
【００１８】
本実施の形態では、本発明に係るスイッチング電源装置を降圧型のＤＣ／ＤＣコンバータに適用し、本発明に係るスイッチング電源装置用制御装置をＤＣ／ＤＣコンバータのスイッチング素子を制御するためのＰＷＭ信号を生成するコントローラＩＣに適用する。本実施の形態に係るコントローラＩＣは、電流モード制御により位相進み補償を行う。
【００１９】
図１を参照して、ＤＣ／ＤＣコンバータ１の構成について説明する。図１は、ＤＣ／ＤＣコンバータの構成図である。
【００２０】
ＤＣ／ＤＣコンバータ１は、直流の入力電圧Ｖｉを直流の出力電圧Ｖｏ（＜Ｖｉ）に変換する電源回路であり、様々な用途で使用でき、例えば、ＶＲＭやＰＯＬとして使用される。また、ＤＣ／ＤＣコンバータ１は、ＰＷＭ制御によりスイッチング素子をオン／オフするスイッチングレギュレータである。入力電圧Ｖｉは、可変であり、入力電圧範囲（例えば、５〜１２Ｖ）が設定されている。出力電圧Ｖｏは、負荷Ｌに応じて一定の目標電圧（例えば、１Ｖ）が設定されている。負荷Ｌは、例えば、コンピュータやルータ等の通信機器などのＣＰＵ、ＭＰＵ、ＤＳＰが相当し、クロック周波数（例えば、数ＧＨｚ）が高く、処理負荷に応じて負荷電流が大きく変動する負荷である。
【００２１】
ＤＣ／ＤＣコンバータ１は、主な構成として、スイッチング素子であるハイサイドＦＥＴ２とローサイドＦＥＴ３、インダクタ４、コンデンサ５及びコントローラＩＣ６を備えている。ハイサイドＦＥＴ２は、コントローラＩＣ６からのＰＷＭ信号ＰＳがハイ信号のときにオンする。ローサイドＦＥＴ３は、ＰＷＭ信号ＰＳのロー信号が反転してハイ信号になったときにオンする。インダクタ４及びコンデンサ５は、ＬＣフィルタ回路であり、平滑回路を構成する。ＦＥＴ２，３のスイッチング動作によって振幅が入力電圧Ｖｉに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。コントローラＩＣ６は、出力電圧Ｖｏが目標電圧となるように、デジタルの出力電圧Ｖｏ及びインダクタ４に流れる電流Ｉに基づいて電流モード制御によりＰＷＭ信号を生成し、ＦＥＴ２，３のオン／オフを制御する。
【００２２】
図１〜図７を参照して、コントローラＩＣ６の構成について説明する。図２は、図１のＤＣ／ＤＣコンバータにおける電流ループのブロック図である。図３は、図２の電流ループにおいて利得ａ・ｋｉ・ｋ＝１の場合の伝達関数の特性であり、（ａ）がゲイン特性を示す図であり、（ｂ）が位相特性を示す図である。図４は、図２の電流ループにおいて利得ａ・ｋｉ・ｋ＝０．５の場合の伝達関数の特性であり、（ａ）がゲイン特性を示す図であり、（ｂ）が位相特性を示す図である。図５は、図２の電流ループにおいて利得ａ・ｋｉ・ｋ＝１．５の場合の伝達関数の特性であり、（ａ）がゲイン特性を示す図であり、（ｂ）が位相特性を示す図である。図６は、図２の電流ループの利得ａ・ｋｉ・ｋと伝達関数Ｇとの関係を示すグラフである。図７は、図１の脈動検出回路におけるタイミングチャートであり、（ａ）が利得乗算電流信号であり、（ｂ）が矩形波信号であり、（ｃ）がＰＷＭ信号である。
【００２３】
コントローラＩＣ６では、出力電圧Ｖｏをフィードバックし、出力電圧Ｖｏに基づいてＰＷＭ信号ＰＳを生成するための電圧ループ回路６ａが構成されている。また、コントローラＩＣ６では、インダクタ４に流れる電流Ｉをフィードバックし、この電流Ｉを用いて位相進み補償を行う電流ループ回路６ｂが構成されている。さらに、コントローラＩＣ６では、電流ループの利得を最適値（＝１）とするために、電流制御利得を自動調整する電流制御利得調整回路６ｃが構成されている。そのために、コントローラＩＣ６は、主に、電圧検出用差動増幅回路１０、加算器１１、ランプ信号発生回路１２、コンパレータ１３、電流検出回路１４、乗算器１５、矩形波信号発生回路１６、矩形波信号振幅検出回路１７、脈動検出回路１８、利得調整用差動増幅回路１９、リミッタ回路２０を備えている。
【００２４】
なお、本実施の形態では、電流制御利得調整回路６ｃが特許請求の範囲に記載する電流制御利得調整手段に相当し、電圧検出用差動増幅回路１０が特許請求の範囲に記載する電圧検出手段に相当し、加算器１１が特許請求の範囲に記載する演算手段に相当し、コンパレータ１３が特許請求の範囲に記載する駆動信号生成手段に相当し、電流検出回路１４が特許請求の範囲に記載する電流検出手段に相当し、乗算器１５が特許請求の範囲に記載する乗算手段に相当し、矩形波信号発生回路１６が特許請求の範囲に記載する矩形波信号発生手段に相当し、脈動検出回路１８が特許請求の範囲に記載する電流差検出手段に相当し、利得調整用差動増幅回路１９が特許請求の範囲に記載する差動増幅手段に相当する。
【００２５】
電圧検出用差動増幅回路１０は、差動増幅器１０ａ、直流電圧源１０ｂ、抵抗１０ｃ〜１０ｅ、コンデンサ１０ｆを備える。差動増幅器１０ａの非反転入力端子には、直流電圧源１０ｂが接続され、目標電圧Ｖｒｅｆが入力される。抵抗１０ｃは、一端に出力電圧Ｖｏが入力され、他端に抵抗１０ｄの一端が接続される。抵抗１０ｄは、他端にグランドが接続される。差動増幅器１０ａの反転入力端子には、抵抗１０ｃと抵抗１０ｄとの接続端が接続され、抵抗１０ｃと抵抗１０ｄとで分圧した出力電圧Ｖｏが入力される。差動増幅器１０ａの出力端子は、直列に接続された抵抗１０ｅとコンデンサ１０ｆを介して反転入力端子に接続される。電圧検出用差動増幅回路１０では、出力電圧Ｖｏと目標電圧Ｖｒｅｆとの差分電圧を所定の増幅度で増幅し、電圧信号ＶＳを出力する（図８（ａ）参照）。電圧検出用差動増幅回路１０の増幅度は、高周波領域では（抵抗１０ｅの抵抗値／抵抗１０ｃの抵抗値）を増幅度とした比例増幅度であり、低周波領域では（１／［ｊω×コンデンサ１０ｆの容量×抵抗１０ｃの抵抗値］）を増幅度とした積分増幅度である。
【００２６】
加算器１１は、電圧検出用差動増幅回路１０からの電圧信号ＶＳ、矩形波信号発生回路１６からの矩形波信号ＲＳ及び乗算器１５からの利得乗算電流信号ＰＩＳが入力される。加算器１１では、電圧信号ＶＳに矩形波信号ＲＳと利得乗算電流信号ＰＩＳの反転信号とを加算し、制御信号ＣＳを出力する。
【００２７】
ランプ信号発生回路１２は、ＰＷＭ信号ＰＳのオン信号の立ち上がりで０Ｖにリセットし、０Ｖから所定の増加率で電圧が増加するランプ信号ＲＰＳを発生する。このランプ信号ＲＰＳの振幅は、例えば、１Ｖである。
【００２８】
コンパレータ１３は、非反転入力端子に加算器１１からの制御信号ＣＳが入力され、反転入力端子にランプ信号発生回路１２からのランプ信号ＲＰＳが入力される。コンパレータ１３では、ランプ信号ＲＰＳと制御信号ＣＳとを比較し、ランプ信号ＲＰＳが制御信号ＣＳを超えるまではハイ信号を出力し、ランプ信号ＲＰＳが制御信号ＣＳを超えるとロー信号を出力する。このハイ信号とロー信号からなる信号が、ＦＥＴ２，３をスイッチング制御するためのＰＷＭ信号ＰＳであり（図８（ｃ）参照）、ハイ信号の立ち上がり時期が一定時間毎に固定であり、ハイ信号の立ち下がり時期が制御信号ＣＳに応じて変化する。このＰＷＭ信号ＰＳの周波数が、スイッチング周波数（例えば、数１００ｋ〜１ＭＨｚ）となる。
【００２９】
電圧ループ回路６ａは、この電圧検出用差動増幅回路１０、加算器１１、ランプ信号発生回路１２及びコンパレータ１３によって構成され、出力電圧Ｖｏに基づいて、出力電圧Ｖｏが目標電圧ＶｒｅｆになるようにＰＷＭ信号ＰＳを生成する。ちなみに、出力電圧Ｖｏに応じた信号である電圧信号ＶＳには、電流ループ回路６ｂによる利得乗算電流信号ＰＩＳが加味されるとともに電流制御利得調整回路６ｃによる矩形波信号ＲＳが注入される。
【００３０】
電流検出回路１４は、ローサイドＦＥＴ３がオンしている期間の終了直前毎（スイッチング周期毎）に、インダクタ４に流れる電流Ｉを検出する。電流検出回路１４では、ローサイドＦＥＴ３のオン期間の終了直前においてローサイドＦＥＴ３のオン抵抗（ドレイン電極とソース電流間の抵抗）の電圧（ドレイン電圧）に比例した電流をコンデンサに一定期間充電（積分）し、その充電した電流を平均化した値を電流信号ＩＳとして出力する。この電流信号ＩＳの値は、ローサイドＦＥＴ３の次のオン期間の終了直前まで保持され、ＰＷＭ信号ＰＳの次のハイ信号の立ち下がり時期（つまり、ＰＷＭ信号ＰＳのパルス幅）を決定する際に利用される。ちなみに、ローサイドＦＥＴ３のオン期間の終了直前で検出するのは、ハイサイドＦＥＴ２のオン期間が可変なので、ハイサイドＦＥＴ２のオン期間が長くなった場合でも確実に電流検出を可能とするためにオン期間の終了直前としている。
【００３１】
乗算器１５は、電流検出回路１４からの電流信号ＩＳとリミッタ回路２０からの電流制御利得ｋａｍｐとが入力され、電流信号ＩＳに電流制御利得ｋａｍｐを乗算した利得乗算電流信号ＰＩＳを出力する。
【００３２】
電流ループ回路６ｂは、この電流検出回路１４、乗算器１５、加算器１１、ランプ信号発生回路１２及びコンパレータ１３によって構成され、インダクタＬに流れる電流Ｉにより位相進み補償を行う。この電流ループ回路６ｂに用いられる電流制御利得ｋａｍｐは、電流ループ回路６ｂの利得が１になるように、電流制御利得調整回路６ｃにおいて自動調整される。
【００３３】
ここで、図２〜図６を参照して、電流ループ回路６ｂの利得及び電流制御利得ｋａｍｐについて説明する。電流ループ回路６ｂは、図２に示すブロック図で表すことができる。図２において、ΔＶａｍｐは電圧検出用差動増幅回路１０の出力の変化量に相当し、ΔＤはコンパレータ１３の出力の変化量に相当し、ΔＩはインダクタ４を流れる電流Ｉの変化量に相当し、ｋｉ・ΔＩは乗算器１５の出力の変化量に相当する。ΔＤは時比率Ｄの変化量を示しており、時比率はＰＷＭ信号ＰＳの一周期に占めるハイサイドＦＥＴ２をオンさせる期間の割合であり、例えば、ＰＷＭ信号ＰＳの一周期毎のパルス幅やデューティ比が時比率に相当する。電流検出回路１４でスイッチング周期毎に電流Ｉを検出するので、１スイッチング周期前のインダクタ４を流れる電流Ｉがスイッチング周期の時比率Ｄ（ＰＷＭ信号ＰＳのパルス幅）に反映され、電流ループ回路６ｂでは時比率Ｄの１スイッチング周期遅れの累積を帰還している。電流ループ回路６ｂの伝達関数Ｐｃｌは、以下に示す式（１）によって表され、式（１）を展開すると式（２）となる。
【数１】
2005176547.tif 000003
【００３４】
Ａはランプ信号ＲＰＳの振幅であり、ｋａｍｐは電流制御利得であり、ＲｏｎはローサイドＦＥＴ３のオン抵抗の抵抗値であり、ＶｉはＤＣ／ＤＣコンバータ１の入力電圧であり、Ｌはインダクタ４のインダクタンスであり、ＦｓｗはＤＣ／ＤＣコンバータ１のスイッチング周波数である。ａ・ｋｉ・ｋは、電流ループ回路６ｂの利得である。式（２）は、１次のＩＩＲ[Infinite Impulse Response]ハイパスフィルタを示す式であり、位相進みとなっている。このＩＩＲハイパスフィルタの発振条件は、以下に示す式（３）で表される。
【数２】
2005176547.tif 000004
【００３５】
式（３）から、ａ・ｋｉ・ｋが２より大きくなると発振することが判る。また、ａ・ｋｉ・ｋが０になると、式（２）からＰｃｌはａ（一定値）となり、このＩＩＲハイパスフィルタによる位相進みがなくなる。ここで、ａ・ｋｉ・ｋの値を１、０．５、１．５とした場合の電流ループ回路６ｂの伝達関数Ｐｃｌのゲイン特性と位相特性を図３〜図５に示す。なお、ゲイン特性を示す図では、縦軸がゲイン［ｄＢ］であり、横軸は周波数［Ｈｚ］である。また、位相特性を示す図では、縦軸が位相［°］であり、横軸は周波数［Ｈｚ］である。
【００３６】
図３から判るように、ａ・ｋｉ・ｋが１の場合、高周波領域では、ゲイン特性及び位相特性共に余裕があり、十分な位相進み効果が得られかつ制御系も安定化する。しかし、図４から判るように、ａ・ｋｉ・ｋが０．５の場合、高周波領域では、位相余裕が不足し（図４（ｂ）の一点鎖線の円内の位相特性参照）、位相進み効果が低下する。また、図５から判るように、ａ・ｋｉ・ｋが１．５の場合、高周波領域では、ゲイン余裕が不足し（図５（ａ）の一点鎖線の円内のゲイン特性参照）、出力電圧の変動が大きくなり、制御系が不安定となる。そこで、電流ループ回路６ｂで位相進み効果を発揮しかつ制御系を安定化させる（ひいては、発振を防止する）ためには、電流ループ回路６ｂの利得ａ・ｋｉ・ｋが、式（４）の条件を満たすことが最低条件となる。
【数３】
2005176547.tif 000005
【００３７】
式（４）の条件を満たすことが最低条件であるが、十分な位相進み効果と制御の安定化とが得られる最適な利得ａ・ｋｉ・ｋは１である。そこで、電流制御利得調整回路６ｃでは、電流ループ回路６ｂの利得ａ・ｋｉ・ｋを１に最適化する制御を行う。そのために、電流制御利得調整回路６ｃでは、ΔＶａｍｐにスイッチング周波数Ｆｓｗの１／２の周波数を有する矩形波を注入する。ΔＶａｍｐに矩形波を注入すると、ＰＷＭ信号ＰＳのパルス幅が変動（時比率Ｄが変動）し、１／２スイッチング周波数においてインダクタ４に流れる電流（ひいては、ｋｉ・ΔＩ）に脈動が発生する。電流制御利得調整回路６ｃでは、この脈動を利用し、電流ループ回路６ｂの利得ａ・ｋｉ・ｋを最適化している。
【００３８】
ΔＶａｍｐからｋｉ・ΔＩまでの伝達関数Ｇは、以下に示す式（５）で表される。ΔＶａｍｐにはスイッチング周波数Ｆｓｗの１／２の周波数を有する矩形波を注入しているので、式（５）におけるｚ−１は、式（６）から判るように、−１となる。したがって、ΔＶａｍｐに１／２スイッチング周波数の矩形波を注入した場合、伝達関数Ｇは、式（７）となり、ΔＶａｍｐに１／２スイッチング周波数の矩形波を注入したことによってｋｉ・ΔＩがどのように変化するかを表す。ちなみに、ΔＶａｍｐに１／２スイッチング周波数以外の１／３スイッチング周波数、１／４スイッチング周波数・・・を有する矩形波を注入した場合、ｚ−１が虚数を持ったりするため、伝達関数Ｇも式（７）のような簡単な式ではなく、複雑化する。
【数４】
2005176547.tif 000006
【００３９】
図６に、式（７）における電流ループ回路６ｂの利得ａ・ｋｉ・ｋと伝達関数Ｇとの関係をグラフ化している。図６からも判るように、利得ａ・ｋｉ・ｋを１とするためには、伝達関数Ｇを−１にする必要がある。伝達関数Ｇが−１の場合、ｋｉ・ΔＩは、ΔＶａｍｐに対して位相が１８０°ずれ、絶対値が同じ値となる。したがって、１／２スイッチング周波数において、ｋｉ・ΔＩの脈動とΔＶａｍｐに注入した矩形波の振幅とが同じ値になると、伝達関数Ｇが−１となり、電流ループ回路６ｂの利得ａ・ｋｉ・ｋが１になることになる。
【００４０】
そこで、電流制御利得調整回路６ｃでは、電圧検出用差動増幅回路１０の電圧信号ＶＳに１／２スイッチング周波数の矩形波信号ＲＳを注入し、１／２スイッチング周波数において乗算器１５の利得乗算電流信号ＰＩＳの脈動と注入した矩形波信号ＲＳの振幅とが一致するように電流制御利得ｋａｍｐを調整する。そのために、電流制御利得調整回路６ｃは、乗算器１５、矩形波信号発生回路１６、矩形波信号振幅検出回路１７、脈動検出回路１８、利得調整用差動増幅回路１９及びリミッタ回路２０を備えている。
【００４１】
矩形波信号発生回路１６は、スイッチング周波数の１／２の周波数を有する矩形波信号ＲＳを発生する（図７（ｂ）参照）。この矩形波信号ＲＳは、ハイ期間とロー期間とはディーティ比が５０％であり、極小さい振幅電圧を有する（例えば、１０ｍＶの振幅）。この矩形波信号ＲＳは、加算器１１によって電圧検出用差動増幅回路１０の出力である電圧信号ＶＳに注入されるので、ＰＷＭ信号ＰＳのオン期間の立ち下がり時期に影響を与える。矩形波信号ＲＳのハイ期間ではＰＷＭ信号ＰＳのオン期間が長くなり、矩形波信号ＲＳのロー期間ではＰＷＭ信号ＰＳのオン期間が短くなる（図７（ｂ）、（ｃ）参照）。したがって、矩形波信号ＲＳによるＰＷＭ信号ＰＳのパルス幅の変動によって、１／２スイッチング周波数において、インダクタＬに流れる電流Ｉが変動し、利得乗算電流信号ＰＩＳが脈動する。つまり、矩形波信号ＲＳのハイ期間のときの利得乗算電流信号ＰＩＳの電圧値と矩形波信号ＲＳのロー期間のときの利得乗算電流信号ＰＩＳの電圧値とに差が生じる（図７（ａ）、（ｂ）参照）。
【００４２】
矩形波信号振幅検出回路１７は、矩形波信号ＲＳが入力される。そして、矩形波信号振幅検出回路１７では、矩形波信号ＲＳのロー信号電圧とハイ信号電圧との差を検出し、その差を振幅電圧ＡＶとして出力する。
【００４３】
脈動検出回路１８は、乗算器１５からの利得乗算電流信号ＰＩＳと矩形波信号発生回路１６からの矩形波信号ＲＳが入力される。脈動検出回路１８では、矩形波信号ＲＳにおいてロー信号からハイ信号に立ち上がったときに利得乗算電流信号ＰＩＳの電圧値（図７（ａ）の○印の電圧値）を順次ホールドするとともに、ハイ信号からロー信号に立ち下がったときに利得乗算電流信号ＰＩＳの電圧値（図７（ａ）の□印の電圧値）を順次ホールドする。そして、脈動検出回路１８では、スイッチング周期毎に、このホールドしている２つの電圧値の差を検出し、この電圧差を脈動電圧ＰＶとして出力する。このように、脈動検出回路１８では、１／２スイッチング周波数における利得乗算電流信号ＰＩＳの脈動を検出する。
【００４４】
利得調整用差動増幅回路１９は、差動増幅器１９ａ、抵抗１９ｂ〜１９ｄ、コンデンサ１９ｅを備える。差動増幅器１９ａの非反転入力端子には、抵抗１９ｂが接続され、抵抗１９ｂを介して振幅電圧ＡＶが入力される。差動増幅器１９ａの反転入力端子には、抵抗１９ｃが接続され、抵抗１９ｃを介して脈動電圧ＰＶが入力される。差動増幅器１９ａの出力端子は、直列に接続された抵抗１９ｄとコンデンサ１９ｅを介して反転入力端子に接続される。利得調整用差動増幅回路１９では、振幅電圧ＡＶと脈動電圧ＰＶとの差分電圧を所定の増幅度で増幅し、その増幅値を電流制御利得ｋａｍｐとして出力する（図８（ｆ）参照）。利得調整用差動増幅回路１９における増幅度は、大きな値とする（例えば、１０００程度）。利得調整用差動増幅回路１９では、抵抗１９ｄとコンデンサ１９ｅとによって積分機能を持たせることにより、脈動電圧ＰＶを検出する毎（スイッチング周期毎）に電流制御利得ｋａｍｐが変化するのを防止するとともに、振幅電圧ＡＶと脈動電圧ＰＶとを一致させる精度を向上させる。
【００４５】
リミッタ回路２０は、利得調整用差動増幅回路１９からの電流制御利得ｋａｍｐが入力される。リミッタ回路２０では、電流制御利得ｋａｍｐが上限値より大きい場合には電流制御利得ｋａｍｐを上限値に設定し、電流制御利得ｋａｍｐが下限値より小さい場合には電流制御利得ｋａｍｐを下限値に設定する。上限値、下限値は、正値であり、電流ループ回路６ｂの利得ａ・ｋｉ・ｋが式（４）の条件を満たすために必要な電流制御利得ｋａｍｐの上限値、下限値である。
【００４６】
このように、電流制御利得調整回路６ｃでは、乗算器１５、脈動検出回路１８、利得調整用差動増幅回路１９及びリミッタ回路２０によってループを形成しており、脈動電圧ＰＶが振幅電圧ＡＶに一致するように電流制御利得ｋａｍｐを自動調整する。脈動電圧ＰＶが振幅電圧ＡＶに一致すると、伝達関数Ｇが−１になり、電流ループ回路６ｂの利得ａ・ｋｉ・ｋが１に収束する。また、電流制御利得調整回路６ｃは、矩形波信号ＲＳの周波数を１／２スイッチング周波数とすることによって、非常に簡単回路構成となっている。ちなみに、電圧信号ＶＳに注入する矩形波信号ＲＳの周波数を１／２スイッチング周波数でなく、１／３スイッチング周波数、１／４スイッチング周波数、・・・とした場合、上記したように伝達関数Ｇが複雑化するので、電流制御利得調整回路６ｃの構成も複雑化する。
【００４７】
図１を参照して、ＤＣ／ＤＣコンバータ１及びコントローラＩＣ６の動作を説明する。特に、コントローラＩＣ６における動作説明では、図８のタイミングチャートを参照する。図８は、図１のコントローラＩＣにおけるタイミングチャートであり、（ａ）が電圧検出用差動増幅回路からの電圧信号であり、（ｂ）が乗算器からの利得乗算電流信号であり、（ｃ）がコンパレータからのＰＷＭ信号であり、（ｄ）が矩形波信号発生回路からの矩形波信号であり、（ｅ）が脈動検出回路からの脈動電圧と矩形波信号振幅検出回路からの振幅電圧であり、（ｆ）が利得調整用差動増幅回路からの電流制御利得であり、（ｇ）が電流ループの利得である。
【００４８】
ＤＣ／ＤＣコンバータ１には、入力電圧Ｖｉが入力される。すると、ＤＣ／ＤＣコンバータ１では、コントローラＩＣ６からのＰＷＭ信号ＰＳに基づいてＦＥＴ２，３が交互にオン／オフする。さらに、ＤＣ／ＤＣコンバータ１では、インダクタ４及びコンデンサ５でハイサイドＦＥＴ２のオン期間にパルスとなって出力する入力電圧Ｖｉを平均化し、電圧Ｖｏを出力する。また、ＤＣ／ＤＣコンバータ１では、この出力電圧ＶｏをコントローラＩＣ６にフィードバックする。さらに、ＤＣ／ＤＣコンバータ１では、インダクタ４に流れる電流ＩをコントローラＩＣ６にフィードバックする。
【００４９】
コントローラＩＣ６では、出力電圧Ｖｏがフィードバックされると、その出力電圧Ｖｏと目標電圧Ｖｒｅｆとを差動増幅する。また、コントローラＩＣ６では、ローサイドＦＥＴ３がオンからオフに切り換わる直前毎に、ローサイドＦＥＴ３がオンしたときのオン抵抗によりインダクタ４に流れる電流Ｉを検出し、その検出した電流信号ＩＳに電流制御利得ｋａｍｐを乗算する。そして、コントローラＩＣ６では、差動増幅した電圧信号ＶＳに矩形波信号ＲＳを加算するとともに利得乗算電流信号ＰＩＳを減算し（図８（ａ）、（ｂ）、（ｄ）参照）、制御信号ＣＳを生成する。さらに、コントローラＩＣ６では、制御信号ＣＳとランプ信号ＲＰＳとを比較し、制御信号ＣＳがランプ信号ＲＰＳを超えるまでの期間をハイ信号とし、制御信号ＣＳがランプ信号ＲＰＳを超えた期間をロー信号とするＰＷＭ信号ＰＳを生成する（図８（ｃ）参照）。このように、コントローラＩＣ６では、電流ループ制御により利得乗算電流信号ＰＩＳを加味してＰＷＭ信号ＰＳを生成しているので、位相進み効果が得られ、高速応答が可能である。
【００５０】
コントローラＩＣ６では、電圧信号ＶＳに矩形波信号ＲＳを注入しているので、ＰＷＭ信号ＰＳのパルス幅が変動する。そのため、１／２スイッチング周波数において、インダクタ４に流れる電流Ｉも変動し、矩形波信号ＲＳがハイ信号の期間と矩形波信号ＲＳがロー信号の期間とで電流信号ＩＳが脈動し、利得乗算電流信号ＰＩＳも脈動する（図８（ｂ）参照）。脈動検出回路１８では、この利得乗算電流信号ＰＩＳにおける矩形波信号ＲＳのハイ信号期間とロー信号期間との差（脈動）を検出し、脈動電圧ＰＶとして利得調整用差動増幅回路１９に出力する（図８（ｂ）、（ｅ）参照）。また、矩形波信号振幅検出回路１７では、矩形波信号発生回路１６で発生させた矩形波信号ＲＳの振幅を検出し、振幅電圧ＡＶとして利得調整用差動増幅回路１９に出力する（図８（ｄ）、（ｅ）参照）。
【００５１】
利得調整用差動増幅回路１９では、脈動電圧ＰＶと振幅電圧ＡＶとの差分を所定の増幅度で増幅し、電流制御利得ｋａｍｐとして出力する（図８（ｅ）、（ｆ）参照）。さらに、リミッタ回路２０において、この電流制御利得ｋａｍｐの上限と下限とを制限し、乗算器１５に出力する。そして、乗算器１５では、電流制御利得ｋａｍｐと電流信号ＩＳとを乗算し、利得乗算電流信号ＰＩＳとして脈動検出回路１８及び加算器１１に出力する。利得乗算電流信号ＰＩＳは電流制御利得ｋａｍｐに比例するので、利得乗算電流信号ＰＩＳにおける矩形波信号ＲＳのハイ信号期間とロー信号期間との差（すなわち、脈動電圧ＰＶ）も電流制御利得ｋａｍｐに比例する（図８（ｅ）、（ｆ）参照）。
【００５２】
電流制御利得調整回路６ｃでは、脈動電圧ＰＶが振幅電圧ＡＶに一致するように電流制御利得ｋａｍｐに制御がかかる。そのため、電流制御利得ｋａｍｐが徐々に調整され（図８（ｆ）参照）、脈動電圧ＰＶが徐々に増加し、振幅電圧ＡＶに徐々に近い値になる（図８（ｅ）参照）。脈動電圧ＰＶが振幅電圧ＡＶに近い値になるにつれて、矩形波信号ＲＳが注入された電圧信号ＶＳから利得乗算電流信号ＰＩＳまでの伝達関数Ｇが−１に近づく。伝達関数Ｇが−１に近づくにつれて、図６のグラフから判るように、電流ループ６ｃの利得ａ・ｋｉ・ｋが１に近づく（図８（ｇ）参照）。
【００５３】
やがて、電流制御利得ｋａｍｐが所定の値になり（図８（ｆ）参照）、脈動電圧ＰＶが振幅電圧ＡＶにほぼ同じ値になると（図８（ｅ）参照）、電流ループ６ｃの利得ａ・ｋｉ・ｋが１に収束する（図８（ｇ）参照）。この際、伝達関数Ｇは−１に収束しており、利得乗算電流信号ＰＩＳは、矩形波信号ＲＳが注入された電圧信号ＶＳに対して１８０°位相をずらした信号となっている。その結果、電流ループ回路６ｂによる位相進み効果が十分に発揮され、制御系としても安定する。また、ローサイドＦＥＴ３のオン抵抗の抵抗値Ｒｏｎに素子としてのバラツキや温度変化があっても、電流制御利得ｋａｍｐが抵抗値Ｒｏｎの逆数になるように調整されるので、電流ループ６ｃの利得ａ・ｋｉ・ｋが変動することはなく、制御系が不安定になることはない。
【００５４】
コントローラＩＣ６によれば、１／２スイッチング周波数の矩形波信号ＲＳを電圧信号ＶＳに注入し、利得乗算電流信号ＰＩＳの脈動が矩形波信号ＲＳの振幅に一致するように電流制御利得ｋａｍｐを自動調整することによって、電流ループ回路６ｂの利得ａ・ｋｉ・ｋを１に最適化することができる。そのため、ローサイドＦＥＴ３のオン抵抗値Ｒｏｎが変動した場合でも、制御系が安定し、十分な位相進み効果が得られ、高速応答に対応可能である。制御系が安定しているので、出力電圧Ｖｏの変動も抑えられ、勿論、出力電圧Ｖｏが発振するようなこともない。特に、コントローラＩＣ６では、電流制御利得ｋａｍｐを自動調整するためにスイッチング周波数の１／２の周波数の矩形波信号ＲＳを用いているので、電流制御利得調整回路６ｃの回路構成を簡素化することができる。
【００５５】
以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。
【００５６】
例えば、デジタル回路（ハードウエア）によって制御装置を構成した場合、マイクロコンピュータ等に組み込まれるプログラム（ソフトウエア）により制御装置における各手段を実現するように構成してもよい。この各手段を実現するプログラムは、ＣＤ−ＲＯＭ等の記憶媒体やインターネット等による配信によって流通する場合あるいはコンピュータに組み込まれた状態で制御装置として流通する場合もある。
【００５７】
また、本実施の形態ではＤＣ／ＤＣコンバータに適用したが、ＡＣ／ＤＣコンバータやＤＣ／ＡＣコンバータにも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータに適用したが、トランスを有する絶縁型のコンバータにも適用可能であり、昇圧型又は昇降圧型のコンバータにも適用可能である。
【００５８】
また、本実施の形態ではハイサイドＦＥＴのオン信号の立ち上がり時期が固定なので、ローサイドＦＥＴのオン期間の終了直前毎に電流を検出する構成としたが、ローサイドＦＥＴのオン信号の立ち上がり時期が固定の場合にはローサイドＦＥＴのオン期間の開始直後毎に電流を検出するなど電流の検出時期を変える必要がある。
【００５９】
また、本実施の形態では矩形波信号をスイッチング周波数の１／２の周波数を有する信号としたが、スイッチング周波数の１／３、１／４・・・の周波数を有する信号としてもよい。この場合、利得乗算電流信号におけるスイッチング周波数の１／２の周波数に応じた脈動を検出するのではなく、スイッチング周波数の１／３、１／４・・・の周波数に応じた脈動を検出する。さらに、その脈動と矩形波信号の振幅自体とが一致するように電流制御利得を自動制御するのはなく、脈動と矩形波信号の振幅に応じた値（例えば、振幅の２倍の値）が一致するように自動調整する。
【００６０】
また、本実施の形態では利得調整用差動増幅回路の代わりにチャージポンプ回路を用いてもよい。また、矩形波発生回路において非常に精度の高い（振幅電圧の変動が非常に少ない）矩形波信号を発生できる場合、矩形波信号振幅検出回路を設けない構成としてもよい。また、リミッタ回路を設けない構成としてもよい。
【図面の簡単な説明】
【００６１】
【図１】本実施の形態に係るＤＣ／ＤＣコンバータの構成図である。
【図２】図１のＤＣ／ＤＣコンバータにおける電流ループのブロック図である。
【図３】図２の電流ループにおいて利得ａ・ｋｉ・ｋ＝１の場合の伝達関数の特性であり、（ａ）がゲイン特性を示す図であり、（ｂ）が位相特性を示す図である。
【図４】図２の電流ループにおいて利得ａ・ｋｉ・ｋ＝０．５の場合の伝達関数の特性であり、（ａ）がゲイン特性を示す図であり、（ｂ）が位相特性を示す図である。
【図５】図２の電流ループにおいて利得ａ・ｋｉ・ｋ＝１．５の場合の伝達関数の特性であり、（ａ）がゲイン特性を示す図であり、（ｂ）が位相特性を示す図である。
【図６】図２の電流ループの利得ａ・ｋｉ・ｋと伝達関数Ｇとの関係を示すグラフである。
【図７】図１の脈動検出回路におけるタイミングチャートであり、（ａ）が利得乗算電流信号であり、（ｂ）が矩形波信号であり、（ｃ）がＰＷＭ信号である。
【図８】図１のコントローラＩＣにおけるタイミングチャートであり、（ａ）が電圧検出用差動増幅回路からの電圧信号であり、（ｂ）が乗算器からの利得乗算電流信号であり、（ｃ）がコンパレータからのＰＷＭ信号であり、（ｄ）が矩形波信号発生回路からの矩形波信号であり、（ｅ）が脈動検出回路からの脈動電圧と矩形波信号振幅検出回路からの振幅電圧であり、（ｆ）が利得調整用差動増幅回路からの電流制御利得であり、（ｇ）が電流ループの利得である。
【符号の説明】
【００６２】
１…ＤＣ／ＤＣコンバータ、２…ハイサイドＦＥＴ、３…ローサイドＦＥＴ、４…インダクタ、５…コンデンサ、６…コントローラＩＣ、６ａ…電圧ループ回路、６ｂ…電流ループ回路、６ｃ…電流制御利得調整回路、１０…電圧検出用差動増幅回路、１０ａ…差動増幅器、１０ｂ…直流電圧源、１０ｃ〜１０ｅ…抵抗、１０ｆ…コンデンサ、１１…加算器、１２…ランプ信号発生回路、１３…コンパレータ、１４…電流検出回路、１５…乗算器、１６…矩形波信号発生回路、１７…矩形波信号振幅検出回路、１８…脈動検出回路、１９…利得調整用差動増幅回路、１９ａ…差動増幅器、１９ｂ〜１９ｄ…抵抗、１９ｅ…コンデンサ、２０…リミッタ回路
【図１】
2005176547.tif 000007
【図２】
2005176547.tif 000008
【図３】
2005176547.tif 000009
【図４】
2005176547.tif 000010
【図５】
2005176547.tif 000011
【図６】
2005176547.tif 000012
【図７】
2005176547.tif 000013
【図８】
2005176547.tif 000014