(57)【要約】【課題】フリップチップ実装において、半導体素子の素子側電極バンプと基板側電極との間で十分な接続を得て、安定した電気的接続を可能にするフリップチップ実装構造及びその実装用基板及び製造方法を提供する。【解決手段】半導体素子と、一面内に集約され、山形接点を形成するフリップチップの半導体素子に設けた複数の素子側電極が、該素子側電極と接合用金属を介して電気的且つ機械的に接合される複数の基板側電極を有する実装用基板とを用いて実装されたフリップチップ実装構造において、フリップチップ実装時に接合用金属を流し込むための凹部を基板側電極に設けたことを特徴とするフリップチップ実装構造。【選択図】図１
2005101165.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、一面内に集約され、山形接点を形成するフリップチップの半導体素子に設けた複数の素子側電極が、該素子側電極と接合用金属を介して電気的且つ機械的に接合される複数の基板側電極を有する実装用基板とを用いて実装されたフリップチップ実装構造において、フリップチップ実装時に接合用金属を流し込むための凹部を基板側電極に設けたことを特徴とするフリップチップ実装構造。
【請求項２】
前記凹部は、レーザー、又はドリル、又はエッチングのいずれか１つの穴開け加工により基板側電極の表面近傍に形成された一個又は複数個の穴からなることを特徴とする請求項１記載のフリップチップ実装構造。
【請求項３】
前記凹部は、大きさがφ５〜５０μｍ、深さ５〜１０μｍの穴からなることを特徴とする請求項１記載のフリップチップ実装構造。
【請求項４】
前記凹部は、基板側電極の部位に設けられた接合用金属と同一な金属からなることを特徴とする請求項１乃至３のいずれか１項記載のフリップチップ実装構造。
【請求項５】
半導体素子と、一面内に集められ、山形接点の形で形成するフリップチップの半導体素子に設けた複数の素子側電極が、該素子側電極と接合用金属を介して電気的且つ機械的に溶着される複数の基板側電極を有する実装用基板において、基板側電極が、その表面近傍に凹部を穿設したことを特徴とする実装用基板。
【請求項６】
前記実装用基板を製造する製造方法において、少なくとも、基板側電極の表面近傍に凹部を穿設する工程を含むこと特徴とする請求項５記載の実装用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を実装用基板にフリップチップ実装するフリップチップ実装構造及びその実装用基板及び製造方法に関する。
【背景技術】
【０００２】
半導体素子と実装用基板を電気的に接続する方法としては、ワイヤボンディングが一般的である。近年、より高密度に半導体素子の実装ができ、且つ、電気信号の高速処理が可能となるフリップチップボンディング（以下ＦＣＢと記す）などの技術が注目されている。ＦＣＢに関した従来技術では、半導体素子の電極と実装用基板上の電極との接続は、実装用基板の平面状の基板側電極と、素子側電極の突起状又は半球状の電極接点（以下バンプと記す）とを、押しつけることによって両電極が接合され、半導体素子（以下チップと記す）を実装用基板に搭載する。（例えば、特許文献１、特許文献２参照）。
【０００３】
また、ＦＣＢには、めっき法などによるウェハプロセスを応用しためっきバンプと、ワイヤボンディングを応用したスタッドバンプの２種類があるが、少量多品種の半導体素子を製造する際には、マスクを製作する必要のあるめっきバンプに比べて、スタッドバンプの方が有利である。
【０００４】
ここで、スタッドバンプの製造方法について以下に説明する。まず半田ワイヤの先端を、Ａｒ＋Ｈ２ガスの雰囲気下でアーク放電により加熱溶融してボールを形成した後、半導体素子に形成されたアルミニウム等からなる素子側電極に、そのボールを超音波併用熱圧着し、ボールの根元の再結晶脆弱部で破断させることにより、スタッドバンプを形成する。
【０００５】
上記のように、フリップチップ実装工程では、半導体素子の電極にスタッドバンプを形成した後、半導体素子を裏返し反転させて素子側電極が形成された面を下向きにし、スタッドバンプにフラックスを転写し、素子側電極と実装用基板の基板側電極の位置を合わせして、実装用基板の実装位置に半導体素子を搭載する。この時、フラックスの粘性によって半導体素子が実装用基板に仮止めされる。次に、リフロー工程では、酸素又は窒素の雰囲気下で半田溶融温度以上になるよう加熱すると、半田バンプが溶融して、半導体素子の素子側電極と基板側電極とが電気的且つ機械的に接続される。この時に、窒素雰囲気下では半田の酸化防止効果により、半田濡れ性が向上する。さらに、フラックス洗浄工程にて、超音波洗浄法やジェット洗浄法によりフラックスを除去した後、半導体素子と実装用基板の保護や接着強度を向上させるために、半導体素子と実装用基板との間隙に絶縁樹脂等を流し込んで硬化させる。
【０００６】
以下公知文献を記す。
【特許文献１】特開平１１−２８４０２２号公報
【特許文献２】特開平１１−３４５３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のようなフリップチップ実装方法では、環境問題への対応のため、鉛フリー半田が採用されるようになり、それにより半田自身の機械的強度が上がり、物理的応力が電極の界面に集中しやすくなる。さらに、実装時の半導体素子と実装用基板との熱膨張係数の差
により発生する繰り返し熱応力がバンプ部に加わる。熱膨張に対する抗力は半田バンプ３と基板側電極５との平面的な接触抵抗のみであるため、この熱膨張に抗し切れずに、半田バンプ３と基板側電極２との間で電気的接続の信頼性を確保するのが難しく界面剥がれとなる問題があった（図５参照）。図５にフリップチップ実装方法により、半導体素子１を実装用基板２に半田バンプ３を用いて接合した実装構造を示す断面図である。
【０００８】
本発明は上記問題点に鑑みて為されたものであり、その目的は、フリップチップ実装において、半導体素子の素子側電極バンプと基板側電極との間で十分な接続を得て、安定した電気的接続を可能にするフリップチップ実装構造及びその実装用基板及び製造方法を提供する。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の請求項１に係る発明では、半導体素子と、一面内に集約され、山形接点を形成するフリップチップの半導体素子に設けた複数の素子側電極が、該素子側電極と接合用金属を介して電気的且つ機械的に接合される複数の基板側電極を有する実装用基板とを用いて実装されたフリップチップ実装構造において、フリップチップ実装時に接合用金属を流し込むための凹部を基板側電極に設けたことを特徴とするフリップチップ実装構造である。
【００１０】
半導体素子と、半導体素子に設けた複数の素子側電極がそれぞれ接合用金属を介して電気的且つ機械的に接合される基板側電極を複数有する実装用基板とで構成され、素子実装時に接合用金属を流し込むための凹部を基板側電極に設けたことにより、実装する際に、接合用金属を凹部に流し込むことが出来るので、半導体素子側と基板側との電極の間に接触面積が多くなり、半導体素子を実装用基板に実装した後の接合強度を強くすることができる。
【００１１】
本発明の請求項２に係る発明では、前記凹部は、レーザー、又はドリル、又はエッチングのいずれか１つの穴開け加工により基板側電極の表面近傍に形成された一個又は複数個の穴からなることを特徴とする請求項１記載のフリップチップ実装構造である。
【００１２】
本発明の請求項３に係る発明では、前記凹部は、大きさがφ５〜５０μｍ、深さ５〜１０μｍの穴からなることを特徴とする請求項１記載のフリップチップ実装構造である。
【００１３】
本発明の請求項４に係る発明では、前記凹部は、基板側電極の部位に設けられた接合用金属と同一な金属からなることを特徴とする請求項１乃至３のいずれか１項記載のフリップチップ実装構造である。
【００１４】
上記凹部は、基板側電極に設けられた接合用金属と同一な金属からなる電極部としたことにより、基板側電極及びその凹部は、接合用金属と同じ材料となり素子実装時に余分な接合用金属は基板側電極に設けた穴の内部に流れ込み、接合面で強度の向上の効果を奏する。
【００１５】
本発明の請求項５に係る発明は、半導体素子と、一面内に集められ、山形接点の形で形成するフリップチップの半導体素子に設けた複数の素子側電極が、該素子側電極と接合用金属を介して電気的且つ機械的に溶着される複数の基板側電極を有する実装用基板において、基板側電極が、その表面近傍に凹部を穿設したことを特徴とする実装用基板である。
【００１６】
本発明の請求項５に係る発明は、前記実装用基板を製造する製造方法において、少なくとも、基板側電極の表面近傍に凹部を穿設する工程を含むこと特徴とする請求項５記載の実装用基板の製造方法である。
【発明の効果】
【００１７】
上述のように、本発明の半導体素子を実装用基板に実装するフリップチップ実装において、接合用金属を凹部に流し込むことが出来るので、半導体素子を実装用基板に実装したフリップチップ実装構造では、半導体素子と基板側電極との間の接触面積が多くなるため十分な接続を得て、素子側端子と基板側電極との接合強度を強くすることができ安定した電気的接続を可能となる。さらにその実装用基板及び製造方法を提供することが出来る効果がある。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態を図面にて説明する。図１（ａ）は、半導体素子１をフリップチップ実装用基板（以下、実装用基板と略す）２に接合する前の状態を示す断面図である。半導体素子（チップ）１の下面には例えばアルミニウムからなる素子側電極（チップ電極）４が複数設けられ、各素子側電極４には接合用金属としての半田バンプ３が形成されている。この半田バンプ３は、半田ワイヤの先端を、Ａｒ＋Ｈ２ガスの雰囲気下でアーク放電により加熱溶融してボール３ａを形成した後、半導体素子１に設けた素子側電極４に、そのボール３ａの先端部を超音波併用で熱圧着し、ボール３ａの根元の再結晶脆弱部で破断させることにより、ボール３ａの根元部分にネック３ｂが残った状態で形成される。一方、各半田バンプ３（すなわち、素子側電極４）に対応する実装用基板２の部位には基板側電極５がそれぞれ形成されており、各基板側電極５には穴あけ加工にて複数の凹部６が形成されている。
【００１９】
ここで、図１（ｂ）に示すように、素子側電極４が設けられた半導体素子１の面を実装用基板２に対向させ、素子側電極４と実装用基板２に形成された基板側電極５の位置を合わせて、実装用基板２上に半導体素子１を搭載する。次に、酸素又は窒素の雰囲気下で半田溶融温度以上になるよう加熱すると、半田バンプ３が溶融して、半導体素子１の素子側電極４と実装用基板２の基板側電極５とが電気的且つ機械的に接合される。この時、半田は基板側電極５に形成された凹部６内に流れ込むため、半導体素子と基板側電極との間の接触面積が多くなり、半導体素子を実装用基板に実装した後の、繰り返しの熱応力によって半田バンプ３に発生する塑性ひずみが低減され、熱膨張に抗し切れずに半田バンプ３と基板側電極５との間で界面剥がれとなる問題がなくなり、半田バンプ３の疲労寿命を延ばすことが出来る。
【００２０】
尚、本実施形態では基板側電極５に凹部６を形成しているが、凹部６を形成する方法として、図２（ａ）（ｂ）に示すように、基板側電極５の表面にレーザーで穴開け加工を行うことにより複数個の凹部１６を形成し、この凹部１６内に半田を流れ込むようにした。また、図３（ａ）（ｂ）に示すように、基板側電極５の表面にドリル等の冶具を用いて穴開け加工を行うことにより複数個の凹部２６を形成し、この凹部２６内に半田を流れ込むようにしてもよい。
【００２１】
また更に、図４（ａ）（ｂ）に示すように、基板側電極５の表面をエッチングすることによって、基板側電極５の表面を腐食して凹部３６を設け、この凹部３６に半田を流し込むようにしても良い。
【実施例】
【００２２】
以下、実施例について説明する。
〈実施例１〉
図２（ａ）は、半導体素子１を実装用基板２に接合する前の状態を示す。半導体素子１の下面にはアルミニウムからなる素子側電極４が複数設けられ、各素子側電極４には接合
用金属としての半田バンプ３が形成した。この半田バンプ３は、半田ワイヤの先端を、Ａｒ＋１０％Ｈ２ガスの雰囲気下でアーク放電により加熱溶融してボール３ａを形成した後、半導体素子１に設けた素子側電極４に、そのボール３ａを超音波併用で熱圧着し、ボール３ａの根元部分にネック３ｂが残った状態で形成した。一方、各半田バンプ３（すなわち、素子側電極４）に対応する実装用基板２の部位には基板側電極５がそれぞれ形成されており、各基板側電極５には穴あけ加工にて複数の凹部６が形成した。
【００２３】
ここで、図２（ｂ）に示すように、素子側電極４が設けられた半導体素子１の面を実装用基板２に対向させ、素子側電極４と実装用基板２に形成された基板側電極５の位置を合わせて、実装用基板２上に半導体素子１を載置した。次に、酸素又は窒素の雰囲気下で半田溶融温度以上になるよう加熱すると、半田バンプ３が溶融して、半導体素子１の素子側電極４と実装用基板２の基板側電極５とが電気的且つ機械的に接合した。この時、半田は基板側電極５に形成された凹部１６内に流れ込むため、素子側電極と基板側電極との間の接触面積が多くなり、半導体素子を実装用基板に実装した後の、耐湿性試験等の結果、繰り返しの熱応力によって半田バンプ３に発生する塑性ひずみが低減され、熱膨張に抗し切れずに半田バンプ３と基板側電極５との間で界面剥がれといった問題がなくなった。すなわち、素子側電極と基板側電極２との間で電気的接続の信頼性が大幅に向上した。
【００２４】
基板側電極５に凹部６を形成する方法として、基板側電極５の表面には、ＹＡＧレーザーで穴開け加工を行うことにより大きさがφ５μｍ、深さ５μｍの穴を３０μｍの格子上の位置に９個の穴凹部６を形成した。穴開け加工時のＹＡＧレーザーの加工条件を下記の表１に記す。
【００２５】
【表１】
2005101165.tif 000003
〈実施例２〉
また、実施例２では、図４（ａ）（ｂ）に示すように、基板側電極５に凹部３６を形成する方法としては、基板側電極５の表面をエッチングすることによって、基板側電極５の表面を腐食して大きさがφ２０μｍ、深さ５μｍの穴を６０μｍの格子上の位置に４個の凹部３６を形成した。素子側電極４が設けられた半導体素子１の面を実装用基板２に対向させ、素子側電極４と実装用基板２に形成された基板側電極５の位置を合わせて、実装用基板２上に半導体素子１を載置した。次に、酸素又は窒素の雰囲気下で半田溶融温度以上になるよう加熱より半田バンプ３が溶融して、素子側電極４と基板側電極５とが電気的且つ機械的に接合した。この時、半田は基板側電極５に形成された凹部３６内に流れ込むため、素子側電極と基板側電極との間の接触面積が多くなり、半導体素子を実装用基板に実装した後の、耐湿性試験等の結果、繰り返しの熱応力によって半田バンプ３に発生する塑性ひずみが低減され、熱膨張に抗し切れずに半田バンプ３と基板側電極５との間で界面剥がれといった問題がなくなった。すなわち、素子側電極と基板側電極２との間で電気的接続の信頼性が大幅に向上した。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態のフリップチップ実装構造を説明する側断面図で、（ａ）は、実装する前であり、（ｂ）は、実装後である。
【図２】本発明の一実施形態のフリップチップ実装構造を説明する側断面図で、（ａ）は、実装する前であり、（ｂ）は、実装後である。
【図３】本発明の一実施形態のフリップチップ実装構造を説明する側断面図で、（ａ）は、実装する前であり、（ｂ）は、実装後である。
【図４】本発明の一実施形態のフリップチップ実装構造を説明する側断面図で、（ａ）は、実装する前であり、（ｂ）は、実装後である。
【図５】従来の一実施形態のフリップチップ実装構造を説明する側断面図である。
【符号の説明】
【００２７】
１…半導体素子
２…実装用基板
３…半田バンプ
３ａ…（半田よりなる）ボール
３ｂ…（半田よりなる）ネック
４…素子側電極
５…基板側電極
１６…（レーザー加工による）凹部
２６…（ドリル加工による）凹部
３６…（エッチング加工による）凹部
【図１】
2005101165.tif 000004
【図２】
2005101165.tif 000005
【図３】
2005101165.tif 000006
【図４】
2005101165.tif 000007
【図５】
2005101165.tif 000008