(57)【要約】【課題】インターポレータにＤＣオフセット成分を除去することができる機能を持たせる。【解決手段】  インターポレータ１００は、タップ１２０を有するシフトレジスタ１４０、乗算器１６０および加算器１８０で構成される。シフトレジスタ１４０は非同期サンプリングされたデータサンプルＸを逐次取り込み、各乗算器１６０はシフトレジスタ１４０の各タップ１２０からの出力に、係数テーブル２００から出力されたタップ係数を掛ける。加算器１８０は各乗算器１６０から得られた全ての積を加算し、出力データサンプルＹを得る。ここで、インターポレータ１００をバンドパスフィルタの特性にするようにタップ係数を設定する。【選択図】図２
2005136910.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をデジタルサンプリングしたデジタル信号の補間処理を行うインターポレータであって、
複数のタップにより前記デジタル信号を受け取り、前記複数のタップからタップ出力を生成する手段と、
前記タップ出力のそれぞれに所定の係数を乗算する乗算手段と、
前記乗算手段の出力を加算する加算手段と、
を含み、特定の範囲の周波数の信号だけを通すバンドパスフィルタの特性を示すように前記所定の係数を設定することを特徴とするインターポレータ。
【請求項２】
請求項１に記載のインターポレータであって、
前記所定の係数が可変であることを特徴とするインターポレータ。
【請求項３】
請求項１または２に記載のインターポレータであって、
前記デジタル信号が直流成分を有さないことを特徴とするインターポレータ。
【請求項４】
アナログ信号をデジタルサンプリングしたデジタル信号の補間処理を行うインターポレート方法であって、
複数のタップにより前記デジタル信号を受け取り、前記複数のタップからタップ出力を生成するステップと、
前記タップ出力のそれぞれに所定の係数を乗算するステップと、
前記乗算手段の出力を加算するステップと、
を含み、特定の範囲の周波数の信号だけを通すバンドパスフィルタの特性を示すように前記所定の係数を設定することを特徴とするインターポレート方法。
【請求項５】
信号処理回路であって、
請求項１乃至３のいずれか１に記載のインターポレータを含むことを特徴とする信号処理回路。
【請求項６】
請求項５に記載の信号処理回路であって、
前記インターポレータにおいてビット点補間を行う位置を制御する手段をさらに有することを特徴とする信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号処理において、サンプリングした入力信号のビット点の補間を行うインターポレータ（補間器）、インターポレート（補間）方法および信号処理回路に関するものである。
【背景技術】
【０００２】
デジタルデータ受信システムにおいて、通常、受信信号をそのシンボルと同期したクロックを用いて、アナログ／デジタル（Ａ／Ｄ）コンバータでサンプリングを行いデジタルデータの復調を行う。一方、非同期のクロックでサンプリングを行う非同期サンプリングが知られている。非同期サンプリングではインターポレータによって、サンプル点データからサンプル間にあるシンボル点のデータを推定し、計算する。このインターポレータの考え方は、ある周波数でサンプリングした信号をより高い周波数で０補間アップサンプリングを行い、次に、それによって生じる不要なイメージ信号をローパスフィルタ（ＬＰＦ）により除去し、その後、間引きダウンサンプリングの一連の動作により再サンプリングを行うというものである。
【０００３】
【特許文献１】特開２００３−２４４２５８号公報
【特許文献２】特開平７−２９７６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、例えば、デジタルビデオカメラ（ＤＶＣ）のようなデジタルシステムの再生チャンネルではヘッドで読み取った信号をヘッドアンプにて増幅した後、その出力を再生信号の波形歪みを除くために、ＰＲ４（Partial Response Class4）等化等の特性に波形等化する。ＰＲ４特性では必要信号成分に直流（ＤＣ）成分がないが、実際のシステムではヘッドアンプやＡ／Ｄコンバータ等で信号にＤＣオフセット成分が付加されてしまう。このようなＤＣオフセット成分を除去するために、Ａ／Ｄコンバータの前にカップリングコンデンサを接続したり、Ａ／Ｄコンバータの後にＤＣオフセットキャンセラ回路を挿入する必要があるが、外付け部品点数が増えたり、回路が複雑になるために、回路規模が増大するという問題点があった。また、上記ローパスフィルタではＤＣオフセット成分を除去できない。
【０００５】
本発明の目的は、ＤＣオフセット成分を除去することができる機能を有するインターポレータを提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、アナログ信号をデジタルサンプリングしたデジタル信号の補間処理を行うインターポレータであって、複数のタップにより前記デジタル信号を受け取り、前記複数のタップからタップ出力を生成する手段と、前記タップ出力のそれぞれに所定の係数を乗算する乗算手段と、前記乗算手段の出力を加算する加算手段と、を含み、特定の範囲の周波数の信号だけを通すバンドパスフィルタの特性を示すように前記所定の係数を設定する。
【０００７】
また、前記インターポレータにおいて、前記所定の係数が可変であることが好ましい。
【０００８】
また、前記インターポレータにおいて、前記デジタル信号が直流成分を有さないことが好ましい。
【０００９】
また、本発明は、アナログ信号をデジタルサンプリングしたデジタル信号の補間処理を行うインターポレート方法であって、複数のタップにより前記デジタル信号を受け取り、前記複数のタップからタップ出力を生成するステップと、前記タップ出力のそれぞれに所定の係数を乗算するステップと、前記乗算手段の出力を加算するステップと、を含み、特定の範囲の周波数の信号だけを通すバンドパスフィルタの特性を示すように前記所定の係数を設定する。
【００１０】
また、本発明は、信号処理回路であって、前記インターポレータを含む。
【００１１】
また、前記信号処理回路において、前記インターポレータにおいてビット点補間を行う位置を制御する手段をさらに有することが好ましい。
【発明の効果】
【００１２】
本発明により、カップリングコンデンサ、ＤＣオフセットキャンセラ回路等の回路を設けることなく、インターポレータによりＤＣオフセット成分を除去することができる。
【発明を実施するための最良の形態】
【００１３】
本発明について以下詳細に説明する。図１に本発明のインターポレータを含む信号処理回路の構成の一例を示す。例えば、ＤＶＣ等のヘッドにより読み取られたアナログ信号は、ヘッドアンプ２２０により増幅され、Ａ／Ｄコンバータ２４０においてサンプリング周波数ｆｓでデジタルサンプリングされ、データサンプルＸが出力される。サンプリング周波数ｆｓのクロックは位相同期ループ（ＰＬＬ）／電圧制御発信器（ＶＣＯ）２６０から発せられる。
【００１４】
インターポレータ１００は、デジタル信号処理により、非同期サンプリングされたデータからビット点を推定補間する。インターポレータ１００は、例えば、図２に示すようにタップ１２０を有するシフトレジスタ１４０、乗算器１６０および加算器１８０からなる。シフトレジスタ１４０はデータサンプルＸを逐次取り込み、各乗算器１６０はシフトレジスタ１４０の各タップ１２０からの出力に、係数テーブル２００から出力されたタップ係数を掛ける。加算器１８０は各乗算器１６０から得られた全ての積を加算し、出力データサンプルＹを得る。ここでタップ係数は可変であり、様々な信号の特性に応じて任意に設定してもよい。特にＤＶＣの場合、ヘッドアンプからの出力をＰＲ４等化特性等に波形等化するため、必要信号成分に直流（ＤＣ）成分を有さない。したがって、インターポレータ１００の特性として、従来のようなローパスフィルタ（ＬＰＦ）の特性ではなく、直流振幅ゲインをなくす、あるいは小さくして例えば特定の範囲の周波数の信号だけを通すバンドパスフィルタ（ＢＰＦ）の特性にすることができる。これにより、インターポレータ１００によりＤＣ成分を除去することができる。
【００１５】
本実施形態では、インターポレータ１００をＢＰＦの特性を示すように、タップ係数を設定する。例えば、タップ数１０個、補間３２点の場合のタップ係数の設定例を表１、表２および表３に示す。表１、表２および表３において、横の列はタップの番号（この場合、タップ数は１０個）、縦の行は補間の位置（この場合、４番のタップと５番のタップの間に補間位置を３２点取り、５番のタップに一番近い点を０で、４番のタップに一番近い点を３１で示す。）を表す。
【００１６】
【表１】
2005136910.tif 000003
【表２】
2005136910.tif 000004
【表３】
2005136910.tif 000005
【００１７】
また、表１、表２および表３のそれぞれのタップ係数によって処理された信号の周波数特性をそれぞれ図３、図４、および図５に示す。
【００１８】
また、従来のＬＰＦの特性を示すインターポレータのタップ係数の設定例を表４に、表４のタップ係数によって処理された信号の周波数特性を図６に示す。
【００１９】
【表４】
2005136910.tif 000006
【００２０】
再び、図１を参照して説明する。インターポレータ１００から出力された出力データサンプルＹは、固定フィルタ、ＢＰＦ／ハイパスフィルタ（ＨＰＦ）、オールパスフィルタ等から選ばれる1つ以上からなるフィルタ２８２およびＦＩＲフィルタ２８４等を含むイコライザ２８０を通してフィルタリング処理され、データＺが出力される。
【００２１】
なお、インターポレータ１００にて推定補間される位置は、例えば、ビット推定点誤差検出器３２０、ループフィルタ３４０、および制御部（ＮＣＯ）３６０からなるフィードバックループ３００でインターポレータ１００を制御することにより決められる。ビット推定点誤差検出器３２０は出力データＺからタイミングエラーを検出し、ループフィルタ３４０は検出したタイミングエラーからノイズ成分を取り除き、積分処理、微分処理を行う。制御部３６０はループフィルタ３４０で処理されたタイミングエラーをフィードバックしてインターポレータ１００の動作を制御する。これらビット点同期のＰＬＬに相当するループ動作は全てデジタル処理にて行われることが好ましい。ここで、フィードバックループ３００においては、例えば、サンプリングしたデータの絶対値から対称性のずれを検出し誤差が０になるようにフィードバックを行う。
【００２２】
本発明のインターポレータで処理される信号はデジタル信号であれば特に制限はないが、特にデジタルビデオカメラ（ＤＶＣ）のようなデジタルシステムで使用されるＰＲ４特性信号、ＰＲ５特性信号、ダイコード符号、ミラースクエアド（Ｍ2）符号、フェイズエンコーディング（ＰＥ）符号等、必要信号成分に直流（ＤＣ）成分が含まれない信号の処理に特に効果を発揮する。
【００２３】
本発明のインターポレータは、例えば、ＣＭＯＳ−ＬＳＩ等のデジタル集積回路、デジタル／アナログ集積回路化してデジタル信号処理回路とし、地上波デジタル放送、衛星デジタル放送、デジタルビデオ、デジタル通信、ＣＤシステム、ＭＤシステム、ＤＶＤシステム等に使用されるデジタル信号を処理するための装置に好適に使用することができる。
【産業上の利用可能性】
【００２４】
本発明により、カップリングコンデンサ、ＤＣオフセットキャンセラ回路等の回路を設けることなく、ＤＣオフセット成分を除去することができるインターポレータ、インターポレート方法、信号処理回路を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の信号処理回路の構成の一例を示す図である。
【図２】本発明のインターポレータの構成の一例を示す図である。
【図３】本発明のインターポレータにおいて表１に示すタップ係数によって処理された信号の周波数特性を示す図である。
【図４】本発明のインターポレータにおいて表２に示すタップ係数によって処理された信号の周波数特性を示す図である。
【図５】本発明のインターポレータにおいて表３に示すタップ係数によって処理された信号の周波数特性を示す図である。
【図６】従来のＬＰＦの特性を示すインターポレータによって処理された信号の周波数特性を示す図である。
【符号の説明】
【００２６】
１００  インターポレータ、１２０  タップ、１４０  シフトレジスタ、１６０  乗算器、１８０  加算器、２００  係数テーブル。
【図１】
2005136910.tif 000007
【図２】
2005136910.tif 000008
【図３】
2005136910.tif 000009
【図４】
2005136910.tif 000010
【図５】
2005136910.tif 000011
【図６】
2005136910.tif 000012