(57)【要約】  【課題】  複雑な構造を有する複数の素子を含む素子アレイを容易に製造できる製造方法を提供する。  【解決手段】  複数の素子が充填材の間に配置されている素子アレイの製造方法であって、複数の素子を作製する工程Ｓ１１と、複数の素子の各々に、充填材となる材料によって所定の厚さ及び／又は形状を有するコーティング層を形成する工程Ｓ１２と、コーティング層が形成された複数の素子を、所定の配列となるように配置する工程Ｓ１３と、複数の素子にそれぞれ形成されている複数のコーティング層を一体化させる工程Ｓ１４とを含む。【選択図】  図３
2005101748.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子が充填材の間に配置されている素子アレイの製造方法であって、
前記複数の素子の各々に、前記充填材となる材料によって所定の厚さ及び／又は形状を有するコーティング層を形成する工程（ａ）と、
コーティング層が形成された複数の素子を、所定の配列となるように配置する工程（ｂ）と、
前記複数の素子にそれぞれ形成されている複数のコーティング層を一体化させる工程（ｃ）と、
を具備する素子アレイの製造方法。
【請求項２】
工程（ａ）が、前記複数の素子の各々に第１の材料によって第１のコーティング層を形成した後に、第１の材料とは異なる第２の材料によって第２のコーティング層を形成することを含み、
工程（ｃ）が、前記第２のコーティング層を一体化させることを含む、
請求項１記載の素子アレイの製造方法。
【請求項３】
複数の素子が充填材の間に配置されている素子アレイの製造方法であって、
前記複数の素子の各々に、物理的又は化学的作用によって除去可能な材料によって所定の厚さ及び／又は形状を有するコーティング層を形成する工程（ａ）と、
コーティング層が形成された複数の素子を、所定の配列となるように基板上に配置して固定する工程（ｂ）と、
前記複数の素子にそれぞれ形成されている複数のコーティング層を、前記物理的又は化学的作用によって除去する工程（ｃ）と、
前記基板上に配置された複数の素子の間に充填材を配置する工程（ｄ）と、
を具備する素子アレイの製造方法。
【請求項４】
工程（ａ）の前に、前記複数の素子の各々に第１の材料によって第１のコーティング層を形成する工程をさらに具備し、
工程（ａ）が、前記第１のコーティング層の周囲に、物理的又は化学的作用によって除去可能な材料によって第２のコーティング層を形成することを含み、
工程（ｃ）が、前記第２のコーティング層を前記物理的又は化学的作用によって除去することを含む、
請求項３記載の素子アレイの製造方法。
【請求項５】
工程（ａ）が、前記素子アレイにおける前記複数の素子の配置間隔及び／又は配列に応じて、前記複数の素子の各々に形成されるコーティング層の厚さ及び／又は形状を制御することを含む、請求項１〜４のいずれか１項記載の素子アレイの製造方法。
【請求項６】
前記複数の素子の各々が、少なくとも、２つの誘電体層と、前記２つの誘電体層の間に配置されている電極層と、前記２つの誘電体層の側面に配置されている側面電極とを含む積層構造体素子であり、
工程（ｂ）が、前記複数の素子を、１次元、１．５次元、２次元、又は、３次元に配列することを含む、
請求項１〜５のいずれか１項記載の素子アレイの製造方法。
【請求項７】
前記複数の素子の各々が、少なくとも、誘電体層と、前記誘電体層の上面及び下面にそれぞれ配置されている複数の電極層とを含む積層構造体素子であり、
工程（ｂ）が、前記複数の素子を３次元に配置することを含む、
請求項１〜５のいずれか１項記載の素子アレイの製造方法。
【請求項８】
前記複数の素子の各々が、音響センサ、赤外線センサを含むセンサ素子であり、
工程（ｂ）が、前記複数の素子を１．５次元、２次元、又は３次元に配置することを含む、
請求項１〜５のいずれか１項記載の素子アレイの製造方法。
【請求項９】
各々が少なくとも圧電材料層と電極層とを含む複数の圧電振動子を有する超音波トランスデューサアレイの製造方法であって、
前記複数の圧電振動子の各々に、充填材となる材料によって所定の厚さ及び／又は形状を有するコーティング層を形成する工程（ａ）と、
コーティング層が形成された複数の圧電振動子を、所定の配列となるように配置する工程（ｂ）と、
前記複数の圧電振動子にそれぞれ形成されている複数のコーティング層を一体化させることにより、圧電振動子アレイを作製する工程（ｃ）と、
前記圧電振動子アレイの一方の底面において、前記複数の圧電振動子の各々の端面に電極を形成すると共に、配線を設ける工程（ｄ）と、
前記圧電振動子アレイの他方の底面に、共通電極を形成する工程（ｅ）と、
を具備する超音波トランスデューサアレイの製造方法。
【請求項１０】
前記圧電振動子の各々が、少なくとも、２つの圧電材料層と、前記２つの圧電材料層の間に配置されている電極層と、前記２つの圧電材料層の側面に設けられている側面電極とを含む、請求項９記載の超音波トランスデューサアレイの製造方法。
【請求項１１】
工程（ａ）が、前記複数の素子の各々に吸音層となる第１の材料によって第１のコーティング層を形成した後に、接着層となる第２の材料によって第２のコーティング層を形成することを含み、
工程（ｃ）が、前記第２のコーティング層を一体化させることを含む、
請求項９又は１０記載の超音波トランスデューサアレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の素子が配列されている素子アレイの製造方法に関する。特に、本発明は、圧電材料層と電極とが積層されている複数の超音波トランスデューサを含む超音波トランスデューサアレイの製造方法に関する。
【背景技術】
【０００２】
誘電体（絶縁体）と電極とが積層されている積層構造体は、積層コンデンサや、圧電ポンプ、圧電アクチュエータ、超音波トランスデューサ等の様々な用途に利用されている。近年、ＭＥＭＳ（マイクロエレクトロメカニカルシステム）関連の機器の開発に伴い、このような積層構造を有する素子の微細化及び集積化がますます進んでいる。
【０００３】
従来、このような積層構造を有する素子や圧電振動子の素子が２次元に配列された素子アレイを、面プロセスによって一括して作製することが主流であった。しかしながら、このような素子アレイの製造方法によると、複雑な積層構造を有する素子が配列された素子アレイの作製や、２次元アレイの内側に配置された素子の側面に対する加工や電極形成等の処理が困難であった。また、素子の微細化に伴い、精密な位置合わせが必要となるので、製造工程が煩雑になるという問題もあった。
【０００４】
そのため、面プロセスを使用しないで複数の素子（微粒子）を２次元に配置する方法として、特許文献１には、微粒子をフィルムに形成された微細穴に配置する方法であって、少なくともフィルムの微細穴の数より多数の微粒子を並べた面に、微細穴が形成されたフィルムを押し付けることにより、フィルムの微細穴に微粒子を配置する微細穴への微粒子の配置方法が開示されている。また、特許文献２には、種々のプローブを固定化した微粒子をプローブの種類に従って決められた配列でキャピラリーあるいは光学セル内に並べる方法において、微粒子よりも大きな穴をもつシートと、該シートに接触し、キャピラリーを保持するか、または溝を有する基板とを相対的に移動可能とし、シートの穴にトラップした微粒子の位置を制御移動し、キャピラリーまたは溝に上記微粒子を順次移送するプローブアレーの作製方法が開示されている。しかしながら、これらの方法においては、静電気の影響等により、作製条件の見極めが困難である。また、微粒子（素子）の配置方向を制御することができない。
【０００５】
また、特許文献３には、微小構造体の断面形状を有する複数の薄膜を順次積層して微小構造体を製造する方法において、基板上に複数の薄膜を所定のピッチで形成する第１の工程と、基板と複数の薄膜が積層されるステージとを相対的に所定のピッチで移動させつつ、基板から薄膜を剥離し、この剥離した薄膜をステージ上に積層して接合させ、ステージ上に微小構造体を形成する第２の工程とを含む微小構造体の製造方法が開示されている。この方法によれば、従来用いられている積層造形法と比較して、効率良く微小構造体を作製することができる。しかしながら、微小構造体がその側面に複雑な形状や構造を有している場合には、やはりアレイの作製は困難である。
【０００６】
さらに、特許文献４には、基板上に設けた紫外線硬化型樹脂からなる粘着層の一部に紫外線を照射し、該照射部分の粘着層を硬化させて粘着力を低下させる工程と、粘着層の全面に微小物体を接触させ、紫外線の非照射部分に微小物体を粘着させて配列する工程と、照射部分に付着した不要な微小物体を除去する工程とを有する微小物体の配列方法が開示されている。しかしながら、この方法によると、微小物体（素子）の配置方向性を制御することができない。
【特許文献１】特開２００２−３７３７５１号公報
【特許文献２】特開２０００−３４６８４２号公報
【特許文献３】特開平１１−１５１７５４号公報
【特許文献４】特開平１０−８４１７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、従来用いられている面プロセス（積層造形法）や空間充填造形法によっては、複雑な立体構造を有する複数の素子をアレイ化することが困難であった。
そこで、上記の点に鑑み、本発明は、複雑な構造を有する複数の素子を含む素子アレイを容易に製造できる製造方法を提供することを目的とする。また、本発明は、性能の良い複数の超音波トランスデューサを含む超音波トランスデューサアレイを容易に製造できる製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の第１の観点に係る素子アレイの製造方法は、複数の素子が充填材の間に配置されている素子アレイの製造方法であって、複数の素子の各々に、充填材となる材料によって所定の厚さ及び／又は形状を有するコーティング層を形成する工程（ａ）と、コーティング層が形成された複数の素子を、所定の配列となるように配置する工程（ｂ）と、複数の素子にそれぞれ形成されている複数のコーティング層を一体化させる工程（ｃ）とを具備する。
【０００９】
また、本発明の第２の観点に係る素子アレイの製造方法は、複数の素子が充填材の間に配置されている素子アレイの製造方法であって、複数の素子の各々に、物理的又は化学的作用によって除去可能な材料によって所定の厚さ及び／又は形状を有するコーティング層を形成する工程（ａ）と、コーティング層が形成された複数の素子を、所定の配列となるように基板上に配置して固定する工程（ｂ）と、複数の素子にそれぞれ形成されている複数のコーティング層を、上記物理的又は化学的作用によって除去する工程（ｃ）と、基板上に配置された複数の素子の間に充填材を配置する工程（ｄ）とを具備する。
【００１０】
さらに、本発明に係る超音波トランスデューサアレイの製造方法は、各々が少なくとも圧電材料層と電極層とを含む複数の圧電振動子を有する超音波トランスデューサアレイの製造方法であって、複数の圧電振動子の各々に、充填材となる材料によって所定の厚さ及び／又は形状を有するコーティング層を形成する工程（ａ）と、コーティング層が形成された複数の圧電振動子を、所定の配列となるように配置する工程（ｂ）と、複数の圧電振動子にそれぞれ形成されている複数のコーティング層を一体化させることにより、圧電振動子アレイを作製する工程（ｃ）と、圧電振動子アレイの一方の底面において、複数の圧電振動子の各々の端面に電極を形成すると共に、配線を設ける工程（ｄ）と、圧電振動子アレイの他方の底面に、共通電極を形成する工程（ｅ）とを具備する。
【発明の効果】
【００１１】
本発明によれば、予めコーティング層が形成された素子をアレイ化するので、複雑な構造を有する複数の素子を含み、配列精度の良い素子アレイを、容易且つ効率良く製造することができる。従って、高機能又は高性能を有する素子アレイを、低コストで実現することができる。また、本発明によれば、効率良く超音波を送受信できる超音波トランスデューサアレイを容易に製造することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る素子アレイを示す模式図である。この素子アレイは、２次元に配列された複数の積層構造体素子１０を含んでいる。これらの積層構造体素子１０の間には、充填材１７が配置されている。
【００１３】
図２は、図１に示す積層構造体素子１０を示す断面図である。積層構造体素子１０は、例えば、底面の一辺が０．２〜１．０ｍｍ程度、高さが１．０ｍｍ程度の微小な柱状の構造体である。積層構造体素子１０は、下部電極１１と、複数の誘電体層１２と、複数の内部電極１３と、上部電極１４と、２つの側面電極１５とを含んでいる。
【００１４】
本実施形態においては、誘電体層１２としてＰＺＴ（チタン酸ジルコン酸鉛：Pb(lead) zirconate titanate）を含む圧電材料を用いている。この誘電体層１２に、下部電極１１や、内部電極１３や、上部電極１４を介して電圧を印加することにより、誘電体層１２は圧電効果によって伸縮する。このようなＰＺＴ等の圧電材料を絶縁層（誘電体層）として用いる積層構造体は、圧電ポンプや、圧電アクチュエータや、超音波用探触子において超音波を送受信する超音波トランスデューサ等に用いられる。
【００１５】
複数の誘電体層１２と複数の内部電極１３とは、交互に積層されている。また、積層構造体１０の向かい合う２つの側面には、複数の内部電極１３の１つの端面を互い違いに覆うように、絶縁材料１６が設けられている。これにより、内部電極１３の一方の端面が側面電極１５と接続され、他方の端面が側面電極１５と絶縁されるので、複数の誘電体層１２の各々を挟む電極が並列に接続される。このような積層構造を有する構造体は、単層の構造体と比較して、向かい合う電極の面積を増加させることが可能であるので、電気的インピーダンスを下げることができる。従って、単層の構造体と比較して、印加される電圧に対して効率良く動作すると共に、素子を微細化して高集積することも可能になる。
【００１６】
下部電極１１、内部電極１３、上部電極１４、及び、側面電極１５は、ニッケル（Ｎｉ）、クロム（Ｃｒ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）等の金属又はそれらの合金や、ＳＲＯ（ストロンチウムルテニウムオキサイド：ＳｒＲｕＯ３）等の導電性酸化物を含む電極材料によって形成されている。これらの電極１１、１３、１４、１５は、１種類の電極材料によって形成された単層電極であっても良いし、複数種類の電極材料が積層された積層電極であっても良い。
【００１７】
充填材１７は、積層構造体素子１０を支持すると共に保護している。充填材１７の材料としては、例えば、シリコンゴムや、エポキシ系樹脂や、ウレタン系樹脂や、ポリイミド系樹脂等の材料や、それらの材料を基材とする複合材料が用いられる。この充填材１７として適当な材料を選択することにより、充填材１７に所望の機能を付加することができる。例えば、エポキシ系の接着剤にフェライト等の金属やＰＺＴの粉末を混入した複合樹脂材料を用いることにより、積層構造体素子１０を強固に固定する機能を充填材１７に付加することができる。或いは、シリコンゴム等のクッション性を有する材料を用いることにより、積層構造体素子において発生した振動を吸収する吸音機能や防音機能を充填材１７に付加することができる。
【００１８】
次に本発明の第１の実施形態に係る素子アレイの製造方法について、図３〜図５を参照しながら説明する。図３は、本実施形態に係る素子アレイの製造方法を示すフローチャートである。
図３の工程Ｓ１１において、素子アレイに配列される積層構造体素子を作製する。図４は、積層構造体素子の作製方法を説明するための図である。まず、図４の（ａ）に示すように、下部電極層２１と、複数の誘電体層２２と、複数の内部電極層２３と、上部電極層２４とが積層された積層構造体の連続体を作製する。そのためには、例えば、内部電極材料の薄膜が形成されたＰＺＴ板材を積層し、その上面及び下面に、上部電極材料及び下部電極材料の薄膜を形成すればよい。電極層を形成する場合には、スパッタ法や真空蒸着法等を用いることができる。或いは、基板上に材料の粉体を高速で吹き付けることによって材料を積層させる噴射堆積法（エアロゾルデポジション法、又は、ガスデポジション法とも呼ばれる）を用いて、基板上にＰＺＴ層と内部電極層とを交互に積層し、基板を除去した後に上部電極及び下部電極を形成しても良い。この場合には、ＰＺＴのグレインサイズを大きくするために、積層構造体の連続体を焼成することが望ましい。
【００１９】
次に、図４の（ｂ）に示すように、積層構造体の連続体の側面２０ａ及び２０ｂにおいて、複数の内部電極層２３の１つの端面を互い違いに覆うように、絶縁材料２６を形成する。そのためには、例えば、電気泳動法を用いて、ガラス等の絶縁材料を内部電極層２３の端面に付着させる。次に、図４の（ｃ）に示すように、絶縁材料２６が形成された積層構造体の連続体の側面２０ａ及び２０ｂに、側面電極２５を形成する。さらに、図４の（ｄ）に示すように、ダイサーを用いて積層構造体の連続体を素子サイズに切断する。これにより、図２に示す積層構造体素子１０が作製される。
【００２０】
図３の工程Ｓ１２において、積層構造体素子１０を、充填材１７（図１）の材料によってコーティングする。コーティング層の厚さは、素子アレイに配置される積層構造体素子の配置間隔に応じて決定される。コーティングする方法としては、例えば、以下の（１）〜（３）に示す方法が考えられる。
【００２１】
（１）フィルム状の樹脂材料によって包む方法
図５に示すように、フィルム状に成形された樹脂材料（樹脂フィルム）３１を用いて積層構造体素子１０を包むことにより、コーティング済み素子３０ａが作製される。コーティング層を所望の厚さにするためには、樹脂フィルム３１の厚さや枚数を調節すればよい。
【００２２】
（２）液状のコーティング材に浸す方法
図６に示すように、容器に入った液状のコーティング材３３に積層構造体素子１０を浸し、それを引き上げてコーティング材を硬化させる。これにより、表面にコーティング層が形成されたコーティング済み素子３０ｂが作製される。コーティング層の厚さは、液状のコーティング材３３の粘度や、積層構造体素子１０を引き上げるまでに時間や、積層構造体素子１０の形状、表面物性、表面構造等の性状や、コーティング回数等によって制御することができる。
【００２３】
（３）コーティング材を型取りする方法
図７の（ａ）に示すように、成形型３５に積層構造体素子１０を配置し、図７の（ｂ）に示すように、成形型３５に液状のコーティング材３６を注いで満たす。液状のコーティング材３６が硬化した後に、成形型３５から中身を取り出すことにより、図７の（ｃ）に示すコーティング済み素子３０ｃが作製される。コーティング層の厚さは、成形型３５の大きさや、成形型３５における素子の配置によって制御することができる。なお、図７においては、１つの成形型を用いて１つの素子をコーティングしているが、複数の素子を所定の間隔で成形型に配置することにより、複数の素子を一度にコーティングしても良い。これにより、作製効率を上げることができる。
【００２４】
ここで、上記の（１）〜（３）に示す方法においては、積層構造体素子１０の側面だけでなく、上面及び下面にもコーティング層が形成されてしまうことがある。その場合には、研磨等によってコーティング層を除去することにより、積層構造体素子１０の上面及び下面を露出させれば良い。或いは、図８の（ａ）に示すように、方法（３）によって作製されたコーティング済み素子３０ｃを所定の容積を有する成形型３７に配置し、加熱することによってコーティング層を溶解させる。これにより、図８の（ｂ）に示すように、積層構造体素子１０の上面を被っているコーティング層が流出して、積層構造体素子１０の上面が露出する。再びコーティング材を硬化させた後に、成形型３６から中身を取り出すことにより、図８の（ｃ）に示すコーティング済み素子３０ｄが作製される。
【００２５】
図３の工程Ｓ１２においては、上記の（１）〜（３）の方法の他にも、積層構造体素子に、刷毛を用いてコーティング材を塗布したり、コーティング材をスプレーする等、様々な方法を用いることができる。或いは、軟化した充填材に積層構造体素子を埋め込んだり、ロール状に成形された充填材に積層構造体を巻き込んでも良い。
【００２６】
ここで、工程Ｓ１３に進む前に、コーティング済み素子を検品する工程を設けても良い。
次に、工程Ｓ１３において、図９に示すように、複数のコーティング済み素子を配列する。その際には、例えば、複数のコーティング済み素子を束ねたり、ジグに寄せたり、ボンダーを用いて、コーティング済み素子を吸引して所定の位置に配置する方法等が用いられる。
さらに、工程Ｓ１４において、例えば、加熱することにより、積層構造体素子１０のコーティング層を一体化させる。これにより、図１に示すように、複数の積層構造体素子１０が２次元に配置された素子アレイが作製される。
【００２７】
本実施形態においては、予め上部電極及び下部電極が形成された積層構造体素子を用いて素子アレイを製造した。しかしながら、積層構造体素子の段階ではこれらの電極を設けないで、アレイ化した後で設けても良い。即ち、図３の工程Ｓ１４においてコーティング層を一体化させた後に、素子アレイの表面に露出した誘電体層に電極を形成する。その際には、例えば、メタルマスクを用いて電極材料をスパッタリングする方法や、真空蒸着等によって形成された電極材料層にレジストを用いてマスキングし、エッチングする方法等が用いられる。なお、素子アレイの上面と下面とのいずれか一方については、共通電極にしても良い。
【００２８】
また、本実施形態においては、１種類の積層構造体素子のみを使用したが、本実施形態に係る素子アレイの製造方法によれば、異なる複数種類の積層構造体素子を用いて１つの素子アレイを製造することも可能である。
【００２９】
さらに、本実施形態においては、複数の積層構造体素子を２次元マトリクス状に配置したが、これ以外の配列を用いることもできる。ここで、図１０〜図１３を参照しながら、素子アレイの配列バリエーションについて説明する。
図１０の（ａ）に示すように、例えば、円柱状の成形型を用いて、直径の異なる複数種類のコーティング済み素子４１ａ及び４１ｂを作製する。次に、図１０の（ｂ）に示すように、これらのコーティング済み素子４１ａ及び４１ｂを、直径に応じて所定の円周上に同心円状に配置する。さらに、これらのコーティング層を一体化させることにより、図１０の（ｃ）に示すように、複数の積層構造体素子１０が同心円状に配置されたアニュラアレイが作製される。
【００３０】
また、図１１の（ａ）に示すように、コーティング層の厚さが異なる複数種類のコーティング済み素子４２ａ、４２ｂ、…を作製する。次に、図１１の（ｂ）に示すように、これらのコーティング済み素子４２ａ、４２ｂ、…を、所定の位置に配置する。その際に、積層構造体素子の配置間隔を調節するために、素子を含まないコーティング材のみのブロックを適宜配置しても良い。さらに、これらのコーティング層を一体化させることにより、図１１の（ｃ）に示すように、複数の積層構造体素子１０がランダムに配置されたスパースアレイが作製される。
【００３１】
さらに、積層構造体素子の側面の一部のみにコーティング層を形成しても良い。即ち、例えば、図１２の（ａ）に示すように、積層構造体素子１０の１つの側面のみを覆うようにコーティング層４３を形成することにより、複数の素子を１次元に配列することができる。また、図１２の（ｂ）に示すように、積層構造体素子１０の２つの側面のみを覆うようにコーティング層４４を形成することにより、複数の素子を１次元又は２次元に配列することができる。或いは、図１２の（ｃ）に示すように、積層構造体素子１０の辺に対して非平行な端面を有するコーティング層４５を形成しても良い。これにより、複数の積層構造体素子１０を非直線的に配置することも可能である。
【００３２】
また、図１３の（ａ）に示すように、積層構造体素子１０と同様の積層構造を有し、底面が長方形である積層構造体素子１００を用いることにより、図１３の（ｂ）に示す１次元の素子アレイや、図１３の（ｃ）に示す１．５次元の素子アレイを作製しても良い。
【００３３】
以上説明したように、本実施形態によれば、複数の素子が２次元に配置された素子アレイを容易に作製することができる。従って、従来においてはアレイ化することが困難又は不可能であった複雑な構造を有する素子や高機能素子を用いて、性能の高い素子アレイを実現することができる。また、複数の素子をアレイ化した後の工程が少ないので、製造工程において、精密に精度合わせを行う作業を減らすことができる。従って、製造工程を簡単にして、製造コストを削減することが可能になる。さらに、コーティング済み素子を配列する前に、積層構造体素子を検査する工程を設けることにより、素子アレイの製造歩留まりを向上させることができる。
【００３４】
さらに、本実施形態によれば、所望の配列を有する素子アレイを容易に設計することができる。そのため、素子の間隔が周期的に変化する素子アレイや、素子がまばらに配置されたスパースアレイ等を容易に作製することができる。このようなスパースアレイを、例えば、超音波を送受信する超音波用探触子に適用することにより、超音波を送信することによって発生するサイドローブやグレーティングローブを低減することが可能になる。
【００３５】
次に、本発明の第２の実施形態に係る素子アレイの製造方法について、図１４及び図１５を参照しながら説明する。図１４は、本実施形態に係る素子アレイの製造方法を示すフローチャートである。
図１４の工程Ｓ２１において、積層構造体素子を作製する。積層構造体素子の作製方法については、図３に示す工程Ｓ１１において説明したものと同様である。
【００３６】
次に、工程Ｓ２２において、積層構造体素子をコーティングする。本実施形態においては、コーティング材として、薬品や、加熱や、冷却や、風化等の物理的又は化学的作用により、後の工程において除去することができる材料が用いられる。そのような材料として、例えば、エポキシ系や、ポリイミド系や、ＰＭＭＡ（poly methyl methacrylate）系のレジスト材料が挙げられる。また、コーティング層の厚さは、素子アレイに配置される積層構造体素子の配置間隔に応じて決定される。コーティングする方法については、図３に示す工程Ｓ１２において説明したものと同様である。
【００３７】
次に、工程Ｓ２３において、図１５の（ａ）に示すように、基板５０の上に複数のコーティング済みの素子３０を配列して固定する。次に、工程Ｓ２４において、コーティング層の材料に応じた物理的又は化学的作用により、積層構造体素子１０のコーティング層を除去する。これにより、図１５の（ｂ）に示すように、基板５０の上に配置された積層構造体素子１０が露出する。さらに、工程Ｓ２５において、複数の積層構造体素子１０の間に、付加する機能に応じて適当に選択された充填材１７を配置する。これにより、図１５の（ｃ）に示すような素子アレイが作製される。この後で、さらに基板５０を除去しても良い。
本実施形態によれば、溶解や硬化といった変化を可逆的に繰り返すことができない材料であっても、充填材として素子アレイに配置することができる。
【００３８】
次に、本発明の第３の実施形態に係る素子アレイについて説明する。図１６は、本実施形態に係る素子アレイを示す斜視図である。
図１に示すように、本実施形態に係る素子アレイは、２次元に配置された複数の積層構造体素子１０と、それらの間に配置されている２種類の充填材１８及び１９とを含んでいる。充填材１８は、シリコンゴムを含んでおり、積層構造体素子１０において発生した振動を吸収する。また、充填材１９は、充填材１８によってコーティングされた積層構造体素子１０を互いに接着している。
【００３９】
本実施形態に係る素子アレイの製造方法について、図１７を参照しながら説明する。まず、図１７の（ａ）に示すように、積層構造体素子１０に、２種類のコーティング材によってコーティング層１８ａ及び１９ａを順次形成する。コーティング方法については、図３の工程Ｓ１２において説明したものと同様である。次に、図１７の（ｂ）に示すように、２重にコーティングされた複数の素子を配列する。さらに、加熱等により、外側のコーティング層１９ａを一体化させることにより、図１６に示す素子アレイが作製される。
【００４０】
本実施形態によれば、異なる複数の機能を有する充填材を容易に設けることができる。
ここで、本実施形態に係る素子アレイの製造方法は、本発明の第２の実施形態に係る素子アレイの製造方法と組み合わせて用いることも可能である。即ち、図１７の（ａ）に示す外側のコーティング層１９ａとして、後の工程において物理的又は化学的作用によって除去可能な材料を用いる。そして、図１７の（ｂ）に示すように、２重にコーティングされた複数の素子を配列した後で外側のコーティング層１９ａを除去し、残ったコーティング層の間に充填材を配置する。
【００４１】
次に、本発明の第４の実施形態に係る素子アレイの製造方法について、図１８及び図１９を参照しながら説明する。本実施形態においては、圧電材料の両端に電極が形成された単層の積層構造体素子を含む素子アレイを製造する方法について説明する。図１８は、本実施形態に係る素子アレイの製造方法を示すフローチャートである。
【００４２】
まず、図１８の工程Ｓ３１〜Ｓ３３において、コーティング済み圧電素子を作製する。即ち、工程Ｓ３１において、図１９の（ａ）に示すように、圧電材料を柱状に成形する。本実施形態においては、柱状の圧電材料５１の断面５１ａが、素子アレイに配置される圧電素子の底面となる。次に、工程Ｓ３２において、図１９の（ｂ）に示すように、柱状の圧電材料に、充填材の材料によってコーティング層５２を形成する。コーティングする方法としては、図３の工程Ｓ１２において説明したものと同様である。次に、工程Ｓ３３において、コーティングされた柱状の圧電材料を切断する。これにより、コーティング済み圧電素子５３が作製される。
【００４３】
図１８の工程Ｓ３４において、図１９の（ｄ）に示すように、複数のコーティング済み圧電素子５３を、束ねたり、ジグに寄せたり、吸引することにより、所望の配列に配置する。その際に、工程Ｓ３３において切断された切り口、即ち、圧電素子５４が剥き出しになっている面が上下を向くようにする。
【００４４】
次に、工程Ｓ３５において、図２２の（ｅ）に示すように、例えば、加熱することにより、コーティング済み圧電材料５３のコーティング層を一体化させる。さらに工程Ｓ３６において、図２２の（ｆ）に示すように、表面に露出した圧電素子５４の端面に電極５５及び５６を形成する。その際には、例えば、メタルマスクを用いて電極材料をスパッタリングする方法や、真空蒸着等によって形成された電極材料層にレジストを用いてマスキングし、エッチングする方法等が用いられる。また、素子アレイの上面と下面とのいずれか一方については、共通電極（電極５６）にしても良い。これにより、複数の圧電振動子が２次元に配列された素子アレイが作製される。
【００４５】
本実施形態においては、単層の圧電振動子の素子アレイを作製した。しかしながら、図１９の（ａ）に示す柱状の圧電材料の替わりに、圧電材料と電極層とを交互に積層して側面電極を形成したものを用いることにより、複数の圧電材料層を有する圧電振動子の素子アレイを作製することができる。
また、図１８の工程Ｓ３２において、柱状の圧電材料に、異なる複数種類のコーティング層を形成しても良い。これにより、本発明の第３の実施形態において説明したものと同様に、異なる複数の機能を有する充填材を設けることができる。
【００４６】
本実施形態によれば、コーティング済みの連続体を切断することによってコーティング済み素子を作製するので、大量のコーティング済み素子を高速に作製できる。また、その際に、素子の端面を露出させる工程を省くことができるので、素子アレイの製造効率を向上させることができる。
【００４７】
次に、本発明の第５の実施形態に係る素子アレイについて説明する。図２０は、本実施形態に係る素子アレイを示す斜視図である。
先に説明した第１〜第４の実施形態に係る素子アレイにおいては、複数の積層構造体素子が２次元平面上に任意に配置されている。しかしながら、図２０に示すように、充填材６０の間に複数の積層構造体素子１０を３次元的に配置することも可能である。
【００４８】
図２１は、図２０に示す素子アレイの製造方法を説明するための図である。
まず、図２１の（ａ）に示すように、積層構造体素子１０を、充填材によってコーティングすることにより、コーティング済み素子６２ａ〜６２ｃを作製する。その際に、積層構造体素子１０の側面だけでなく、上面及び／又は下面もコーティングする。また、コーティング層６１の厚さは、素子アレイにおける素子の配置に応じて、上面や下面や側面の領域ごとに所定の厚さになるように調節する。
【００４９】
次に、図２１の（ｂ）に示すように、コーティング済み素子６２ａ〜６２ｃを配列する。さらに、加熱等によってコーティング層６１を一体化させることにより、図２０に示す素子アレイが作製される。
【００５０】
図２２は、本実施形態に係る素子アレイの変形例を示す斜視図である。図２２に示す素子アレイは、３次元的に配置された複数の球状の素子７０を含んでいる。複数の球状の素子７０の間には、充填材７１が配置されている。
図２３は、図２１に示す素子アレイの製造方法を説明するための図である。まず、図２３の（ａ）に示すように、球状の素子７０を充填材によってコーティングすることにより、コーティング済み素子７３を作製する。その際に、素子アレイにおける素子の配置に応じて、コーティング層７２の厚さを変更しても良い。
次に、図２３の（ｂ）に示すように、コーティング済み素子７３を配列する。さらに、加熱等によってコーティング層７２を一体化させることにより、図２２に示す素子アレイが作製される。
【００５１】
以上説明したように、本発明の第１〜第５の実施形態によれば、従来アレイ化することが困難であった複雑な構造を有する素子や、高機能を有する素子であっても、容易にアレイ化することができる。従って、それらの素子を用いて、性能の高い素子アレイを実現することができる。本発明の第１〜第５の実施形態においては、そのような素子として、複数の誘電体層と内部電極とが交互に積層された積層構造体素子を用いたが、誘電体の単層の誘電体層を有する積層構造体素子や、それ以外のセンサ素子を用いても良い。そのような素子として、例えば、音響センサや、圧電アクチュエータや、赤外線センサ（焦電センサ）や、収差補正等の光ビームの調整を行うデフォーマブルミラーや、可変焦点レンズや、光素子等が挙げられる。
【００５２】
以上説明した本発明の第１〜第５の実施形態に係る素子アレイを用いて、超音波トランスデューサアレイを作製することができる。図２４は、本発明の一実施形態に係る超音波トランスデューサアレイを示す一部断面斜視図である。この超音波トランスデューサアレイは、複数の超音波トランスデューサ８１を含む素子アレイ（１−３コンポジット）と、配線基板８４と、バッキング層８５、音響整合層８６とを含んでいる。
【００５３】
素子アレイ８０において、複数の超音波トランスデューサ８１は２次元マトリクス状に配置されており、それらの間には充填材８２が配置されている。超音波トランスデューサ８１は、交互に積層された複数の圧電材料層８１ａ及び複数の内部電極８１ｂと、内部電極８１ｂの一端に設けられた絶縁材料８１ｃと、側面電極８１ｄと、上部電極８１ｅとを含んでいる。また、素子アレイ８０の下面には、共通電極８３が形成されている。これらの電極を介して、複数の超音波トランスデューサ８１に電圧を印加することにより、複数の超音波トランスデューサ８１の各々から超音波が発生する。その際に、複数の超音波トランスデューサ８１に所定の遅延時間をそれぞれ与えながら駆動することにより、所望の方向及び深さにフォーカスされた超音波ビームを送信することができる。
【００５４】
配線基板８４には、複数の超音波トランスデューサ８１の配置に対応して、配線が形成されている。また、配線基板８４の後方（図の上側）には、バッキング層８５が配置されている。バッキング層８５は、金属粉入りのエポキシ樹脂や、フェライト粉入りのゴム等によって形成されており、超音波トランスデューサ８１から発生した不要な振動を早く減衰させる。また、共通電極８３の前方（図の下側）には、音響整合層８６が配置されている。音響整合層８６は、超音波を伝え易いパイレックス（登録商標）ガラスや金属粉入りエポキシ樹脂等によって形成されており、超音波トランスデューサ８１から発生した超音波を、効率良く被検体に伝播する。
【００５５】
本実施形態に係る超音波トランスデューサアレイの製造方法について説明する。図２５は、本実施形態に係る超音波トランスデューサアレイの製造方法を示すフローチャートである。
まず、工程Ｓ４１において、複数の超音波トランスデューサを含む素子アレイ（１−３コンポジット）を作製する。素子アレイの作製方法としては、本発明の第１〜第４の実施形態に係る素子アレイの製造方法の内のいずれを用いても良い。本実施形態においては、誘電体層の材料としてＰＺＴを用いるものとし、各超音波トランスデューサの上部電極８１ｄ及び下部電極（共通電極８３）は、素子をアレイ化した後に形成する。
【００５６】
次に、工程Ｓ４２において、上部電極８１ｄが形成された素子アレイの上面に、配線が形成された配線基板８１を配置する。
次に、工程Ｓ４３において、バッキング層８５及び音響整合層８６を配置する。これにより、図２４に示す超音波トランスデューサアレイが作製される。
【００５７】
本実施形態によれば、複数の誘電体層や側面電極を含む複雑な構造を有する超音波トランスデューサを用いた２次元超音波トランスデューサアレイを、容易に製造することができる。従って、そのような超音波トランスデューサアレイを用いて、低い電圧でも効率良く動作する超音波用探触子を製造することができる。
【００５８】
本実施形態においては、１種類の超音波トランスデューサを用いて超音波トランスデューサアレイを製造したが、異なる複数種類の超音波トランスデューサを用いても良い。例えば、周波数帯域に応じて感度の異なる超音波送信素子と超音波受信素子とを用いて１つの超音波トランスデューサアレイを構成することも可能である。このように、それぞれの機能に最適な素子を用いることにより、効率良く超音波を送信できると共に、超音波の受信感度を上げることができる。また、超音波送信素子と超音波受信素子とをそれぞれ最適な配列となるように配置することにより、サイドローブが抑制された超音波ビームを送信できると共に、複数の超音波受信素子間におけるクロストークを低減して、検出信号のＳＮ比を向上させることができる。これにより、超音波撮像装置において生成される超音波画像の画質を向上させることが可能になる。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施形態に係る素子アレイを示す模式図である。
【図２】図１に示す積層構造体素子を示す断面図である。
【図３】本発明の第１の実施形態に係る素子アレイの製造方法を示すフローチャートである。
【図４】本発明の第１の実施形態に係る素子アレイの製造方法を説明するための図である。
【図５】樹脂フィルムを用いた積層構造体素子のコーティング方法を説明するための図である。
【図６】液状のコーティング材を用いた積層構造体素子のコーティング方法を説明するための図である。
【図７】成形型を用いた積層構造体素子のコーティング方法を説明するための図である。
【図８】コーティング済み素子の端面を露出させる方法を説明するための図である。
【図９】配列された複数のコーティング済み素子を示す斜視図である。
【図１０】素子アレイの配列バリエーションを示す図である。
【図１１】素子アレイの配列バリエーションを示す図である。
【図１２】素子アレイの配列バリエーションを示す図である。
【図１３】底面が長方形である積層構造体素子を用いた素子アレイを示す図である。
【図１４】本発明の第２に実施形態に係る素子アレイの製造方法を示す図である。
【図１５】本発明の第２の実施形態に係る素子アレイの製造方法を説明するための図である。
【図１６】本発明の第３の実施形態に係る素子アレイを示す斜視図である。
【図１７】本発明の第３の実施形態に係る素子アレイの製造方法を説明するための図である。
【図１８】本発明の第４の実施形態に係る素子アレイの製造方法を示すフローチャートである。
【図１９】本発明の第４の実施形態に係る素子アレイの製造方法を説明するための図である。
【図２０】本発明の第５の実施形態に係る素子アレイを示す斜視図である。
【図２１】本発明の第５の実施形態に係る素子アレイの製造方法を説明するための図である。
【図２２】本発明の第５の実施形態に係る素子アレイの変形例を示す斜視図である。
【図２３】図２２に示す素子アレイの製造方法を説明するための図である。
【図２４】本発明の一実施形態に係る超音波トランスデューサアレイを示す一部断面斜視図である。
【図２５】本発明の一実施形態に係る超音波トランスデューサの製造方法を示すフローチャートである。
【符号の説明】
【００６０】
１０、１００  積層構造体素子
１１、２１  下部電極（下部電極層）
１２、２２、８１ａ  誘電体層（圧電材料層）
１３、２３、８１ｂ  内部電極（内部電極層）
１４、２４、８１ｄ  上部電極（上部電極層）
１５、２５、８０ｅ  側面電極
１６、２６、８１ｃ  絶縁材料
１７、１８、１９、７１、８２  充填材
１９ａ、４３〜４５、５２、６１、７２  コーティング層
２０ａ、２０ｂ  側面
３０、４１ａ、４１ｂ、４２ａ、４２ｂ、…、
６２ａ〜６２ｃ、７３  コーティング済み素子
３１  樹脂フィルム
３３、３６  液状のコーティング材
３５、３７  成形型
５０  基板
５１  柱状の圧電材料
５１ａ  断面
５３  コーティング済み圧電材料
５４  圧電素子
５５、５６  電極
７０  球状の素子
８０  素子アレイ（１−３コンポジット）
８１  超音波トランスデューサ
８３  共通電極
８４  配線基板
８５  バッキング層
８６  音響整合層
【図１】
2005101748.tif 000003
【図２】
2005101748.tif 000004
【図３】
2005101748.tif 000005
【図４】
2005101748.tif 000006
【図５】
2005101748.tif 000007
【図６】
2005101748.tif 000008
【図７】
2005101748.tif 000009
【図８】
2005101748.tif 000010
【図９】
2005101748.tif 000011
【図１０】
2005101748.tif 000012
【図１１】
2005101748.tif 000013
【図１２】
2005101748.tif 000014
【図１３】
2005101748.tif 000015
【図１４】
2005101748.tif 000016
【図１５】
2005101748.tif 000017
【図１６】
2005101748.tif 000018
【図１７】
2005101748.tif 000019
【図１８】
2005101748.tif 000020
【図１９】
2005101748.tif 000021
【図２０】
2005101748.tif 000022
【図２１】
2005101748.tif 000023
【図２２】
2005101748.tif 000024
【図２３】
2005101748.tif 000025
【図２４】
2005101748.tif 000026
【図２５】
2005101748.tif 000027