(57)【要約】【課題】新たな部品や端子を付加することなく、高周波増幅器等の能動素子の特性を自動的に調整する。【解決手段】高周波増幅器１０の動作情報を検出する動作情報検出手段と、該動作情報検出手段で検出した動作情報に基づいてＦＥＴ１のバイアス補正値を演算する補正値演算手段と、前記動作情報検出手段で検出した動作情報に基づいて予測した前記高周波増幅器の入出力特性が設定入出力特性と異なるとき、前記補正値演算手段で演算したバイアス補正値に基づいて、前記ＦＥＴ１のバイアス電圧を調整するバイアス電圧調整手段とを備える。【選択図】      図３
2005109860.tif 000002
【特許請求の範囲】
【請求項１】
能動素子を用いた高周波増幅器の入出力特性を設定入出力特性と一致するように調整する回路特性調整装置において、
前記高周波増幅器の動作情報を検出する動作情報検出手段と、該動作情報検出手段で検出した動作情報に基づいて前記能動素子のバイアス補正値を演算する補正値演算手段と、前記動作情報検出手段で検出した動作情報に基づいて予測した前記高周波増幅器の入出力特性が設定入出力特性と異なるとき、前記補正値演算手段で演算したバイアス補正値に基づいて、前記能動素子のバイアス電圧を調整するバイアス電圧調整手段とを備えていることを特徴とする回路特性調整装置。
【請求項２】
能動素子を用いた高周波増幅器の入出力特性を設定入出力特性と一致するように調整する回路特性調整装置において、
前記高周波増幅器の動作情報を検出する動作情報検出手段と、該動作情報検出手段で検出した動作情報に基づいて前記能動素子のバイアス補正値を演算する補正値演算手段と、前記動作情報検出手段で検出した動作情報と前記補正値演算手段で演算したバイアス補正値とを格納するパラメータ格納手段と、前記動作情報検出手段で検出した動作情報に基づいて前記パラメータ格納手段で格納したバイアス補正値を参照する補正値参照手段と、前記動作情報検出手段で検出した動作情報に基づいて予測した前記高周波増幅器の入出力特性が設定入出力特性と異なり、且つ前記動作情報検出手段で検出した動作情報が前記パラメータ格納手段で格納した動作情報と一致するとき、前記補正値参照手段で参照したバイアス補正値に基づいて前記能動素子のバイアス電圧を調整し、前記動作情報検出手段で検出した動作情報に基づいて予測した前記高周波増幅器の入出力特性が設定入出力特性と異なり、且つ前記動作情報検出手段で検出した動作情報が前記パラメータ格納手段で格納した動作情報と異なるとき、前記補正値演算手段で演算したバイアス補正値に基づいて前記能動素子のバイアス電圧を調整するバイアス電圧調整手段とを備えていることを特徴とする回路特性調整装置。
【請求項３】
前記能動素子が電界効果トランジスタであり、前記補正値演算手段は、前記能動素子のゲート及びドレインに接続されたバイアス調整用可変抵抗の補正値を演算するように構成されていることを特徴とする請求項１又は２に記載の回路特性調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波増幅器等の能動素子の特性を自動的に調整するようにした回路特性調整装置に関する。
【背景技術】
【０００２】
従来の回路特性調整装置としては、半導体基板上に、高周波トランジスタの入出力インピーダンスであるところのインダクタを所定の特性インピーダンスに整合させるために、インピーダンス整合回路と可変容量素子とを設け、この可変容量素子に印加される電圧を調整することによりインピーダンス整合を可変できるようにして、所望の高周波特性を得るというものが知られている（例えば、特許文献１参照）。
【０００３】
また、ＧａＡｓ基板上に形成されたＦＥＴの特性値を測定し、この測定値と予めテストエレメントグループのＦＥＴ（ＴＥＧＦＥＴ）より求めた基準データとを比較して、ＦＥＴのキャリア濃度と所望のキャリア濃度との変動量を求め、求めた変動量に基づいて基板にイオン注入を行ってＦＥＴ特性を調整した後、配線形成等の後処理を行うというものが知られている（例えば、特許文献２参照）。
【特許文献１】特開平７−８６８５１号公報（第４頁、図１）
【特許文献２】特開平８−７８４３９号公報（第４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載の従来例にあっては、可変容量素子を設けてインピーダンス整合の調整を行うので、調整用の新たな可変容量素子や可変容量素子の電圧供給端子が必要となるという未解決の課題がある。
また、上記特許文献２に記載の従来例にあっては、パッケージング前の基板上でイオン注入を行うことによりＦＥＴの特性改善を試みているので、パッケージング後の微調整が行えないという未解決の課題がある。
【０００５】
さらに、ＦＥＴ特性の調整方法として、イオン注入というプロセスを適用しているので、簡易性に欠けると共に、工数及びコストがかかるという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、新たな部品や端子を付加することなく、パッケージング後やモジュール化後の能動素子の特性も容易に自動調整することができる回路特性調整装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、第１の技術手段は、前記高周波増幅器の動作情報を検出する動作情報検出手段と、該動作情報検出手段で検出した動作情報に基づいて前記能動素子のバイアス補正値を演算する補正値演算手段と、前記動作情報検出手段で検出した動作情報に基づいて予測した前記高周波増幅器の入出力特性が設定入出力特性と異なるとき、前記補正値演算手段で演算したバイアス補正値に基づいて、前記能動素子のバイアス電圧を調整するバイアス電圧調整手段とを備えていることを特徴としている。
【０００７】
これにより、検出した高周波増幅器の動作情報に基づいてバイアス電圧を変更するので、バイアス電圧を変化させることにより高周波増幅器の利得特性を変更して、入力電力に対する出力電力の大きさを増減することができるので、被検査物である高周波増幅器の入出力特性を理想的な入出力特性に一致させることができる。
また、第２の技術手段は、前記高周波増幅器の動作情報を検出する動作情報検出手段と、該動作情報検出手段で検出した動作情報に基づいて前記能動素子のバイアス補正値を演算する補正値演算手段と、前記動作情報検出手段で検出した動作情報と前記補正値演算手段で演算したバイアス補正値とを格納するパラメータ格納手段と、前記動作情報検出手段で検出した動作情報に基づいて前記パラメータ格納手段で格納したバイアス補正値を参照する補正値参照手段と、前記動作情報検出手段で検出した動作情報に基づいて予測した前記高周波増幅器の入出力特性が設定入出力特性と異なり、且つ前記動作情報検出手段で検出した動作情報が前記パラメータ格納手段で格納した動作情報と一致するとき、前記補正値参照手段で参照したバイアス補正値に基づいて前記能動素子のバイアス電圧を調整し、前記動作情報検出手段で検出した動作情報に基づいて予測した前記高周波増幅器の入出力特性が設定入出力特性と異なり、且つ前記動作情報検出手段で検出した動作情報が前記パラメータ格納手段で格納した動作情報と異なるとき、前記補正値演算手段で演算したバイアス補正値に基づいて前記能動素子のバイアス電圧を調整するバイアス電圧調整手段とを備えていることを特徴としている。
【０００８】
これにより、調整済み高周波増幅器の調整前の動作情報とバイアス補正値を蓄積していき、調整済み高周波増幅器の調整前の特性と類似した特性を持つ被検査物に対しては、蓄積されたバイアス補正値を参照し、このバイアス補正値を用いてバイアス電圧を調整するので、特性調整処理の時間を短縮して効率良く回路特性の調整を行うことができる。
また、第３の技術手段は、前記能動素子が電界効果トランジスタであり、前記補正値演算手段は、前記能動素子のゲート及びドレインに接続されたバイアス調整用可変抵抗の補正値を演算するように構成されていることを特徴としている。
【０００９】
これにより、電界効果トランジスタのゲート及びドレインに接続されたバイアス調整用可変抵抗値を変化させてドレイン電流値及びゲート電圧値を変化させることにより、バイアス電圧を変化させることができるので、高周波増幅器の利得特性を変更して、被検査物である高周波増幅器の入出力特性を理想的な入出力特性に一致させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態を図面に基づいて説明する。
【実施例１】
【００１１】
図１は本発明の一実施形態を示す概略構成図であって、図中１０は高周波増幅器、２０は高周波増幅器１０の入出力特性を調整する特性調整コントローラである。
図２は、電界効果トランジスタ（以下、ＦＥＴと称す）を用いた高周波増幅器１０の構成を示す図であり、図中１は増幅素子であるＦＥＴ、２ａは入力信号端子４とＦＥＴ１のゲートとの間に接続されたインピーダンス整合回路、２ｂはＦＥＴ１のドレインと出力信号端子５との間に接続されたインピーダンス整合回路である。
【００１２】
これらのインピーダンス整合回路２ａ及び２ｂにおいて、増幅素子の入出力インピーダンスを最大利得特性となるインピーダンスあるいは最小ノイズ特性となるインピーダンスに変換する。また、インピーダンス整合回路とは別に、増幅素子を最適なバイアス条件に保つためのバイアス回路３が設置されている。
図３は、ＦＥＴ１のバイアス方法を示す図である。ＦＥＴ１のドレインは、ドレインバイアス調整用抵抗６（抵抗値Ｒd）を介してドレインバイアス電源７（電圧値Ｖdd）に接続されており、ソースは接地されている。また、ゲートはゲートバイアス調整用抵抗８（抵抗値ＲG）を介してゲートバイアス電源９（電圧値ＶG）に接続されている。なお、ドレインバイアス調整用抵抗６及びゲートバイアス調整用抵抗８は可変抵抗として示してあるが、実際上は、基板上に形成された抵抗部の線路幅又は長さをレーザビームで短くカットしたり、新たに抵抗部をインクジェットプリンタで塗布して長くしたりすることにより抵抗値を調整する。
【００１３】
そして、入力信号端子４から入力された信号がゲートに入力され、ＦＥＴ１で増幅された信号がドレインに接続された出力信号端子５から出力されるように構成されている。
ドレイン電流ＩDとバイアス電圧ＶGSとの関係は、図４の実線に示すＦＥＴの伝達特性で表され、ゲートソース間電圧ＶGSの絶対値が大きくなるにつれ、ドレイン電流ＩDが減少していくようになっている。ドレイン電流ＩDとゲートソース間電圧ＶGSとの関係式は下記（１）式で表される。
【００１４】
ＩD＝ＩDSS（１−ＶGS／ＶP）2  ………（１）
ここで、ＩDSSはＶGS＝０のときに流れるドレイン電流、ＶPはピンチオフ電圧でありＩD＝０のときのゲート電圧である。このように、ゲートソース間電圧ＶGSによってドレイン電流ＩDを制御することができる。
また、ＩD1、ＩD2はそれぞれ異なった個体での同じバイアス電圧（電圧値ＶG）でのドレイン電流値であり、ＦＥＴの伝達特性は、図４の破線に示すように増幅素子によってばらつきがある。
【００１５】
電源電圧ＶCCに対する入力電力Ｐinと出力電力Ｐoutとの関係は図５で示され、同一個体において、電源電圧ＶCCを変化させることによって入力電力Ｐinと出力電力Ｐoutとの関係は入出力特性ａ〜ｃのように変化する。なお、実線で示す入出力特性ｂは、高周波増幅器１０が満たすべき理想的な入出力特性であるとする。
また、同一の高周波増幅器１０における周波数−利得特性は、図６に示すように、バイアス電圧の違いにより異なる特性を示す。図６において、実線と破線では印加しているバイアス電圧が異なる。
【００１６】
特性調整コントローラ２０では、このように増幅素子であるＦＥＴ１の動作情報を収集し、高周波増幅器１０が最大効率で動作するバイアス条件を求め、バイアス電圧を調整することにより、入出力特性を設定入出力特性と一致させるように制御する。
すなわち、被検査物である高周波増幅器１０のドレイン電流ＩDとバイアス電圧値ＶGSとの値から図４に示すような伝達特性を予測し、さらに入出力電力Ｐin及びＰoutから図５に示すような入出力特性を予測する。
【００１７】
そして、予測した入出力特性が、高周波増幅器１０が満たすべき理想的な入出力特性と一致しているか否かを判断し、一致していない場合には、ドレイン電流ＩD、バイアス電圧値ＶGS、入出力電力Ｐin及びＰoutに基づいてシミュレーションを行い、図６に示す周波数−利得特性に基づいて、入出力特性を理想的な入出力特性とするためのバイアス電圧を算出する。さらに、算出したバイアス電圧と予測した伝達特性とからバイアス調整用抵抗ＲG及びＲDの補正値ΔＲG及びΔＲDを算出する。
【００１８】
このように算出したバイアス抵抗補正値ΔＲG及びΔＲDを用いて、抵抗部の線路幅又は長さを減少又は増加することによりバイアス抵抗値を調整し、これによりバイアス電圧を変化させて高周波増幅器１０の利得を補正し、被検査物である高周波増幅器１０の入出力特性を設定入出力特性に一致させるように制御する。
このような特性調整処理を複数個の高周波増幅器１０に対して順次行い、各高周波増幅器１０の特性を迅速に調整する。
【００１９】
図７は、特性調整コントローラ２０で実行される回路特性調整処理を示すフローチャートであって、先ず、ステップＳ１でドレイン電流値ＩD、バイアス電圧値ＶGS、高周波増幅器１０の入出力電力Ｐin及びＰoutを測定し、ステップＳ２に移行してＦＥＴ１の動作確認を行う。この動作確認は、電源電圧ＶCC印加時のアイドル電流Ｉを測定することにより行い、増幅素子であるＦＥＴ１が良品であるか不良品であるかを判定する。
【００２０】
次にステップＳ３に移行して、前記ステップＳ２でアイドル電流Ｉが流れておらず完全な不良品であると判断された場合には、ステップＳ４に移行して被検査物である素子を除外してから回路特性調整処理を終了し、良品であると判断された場合には、ステップＳ５に移行する。
ステップＳ５では、前記ステップＳ１で測定したドレイン電流値ＩDとバイアス電圧値ＶGSとから、図４に示す測定点Ａを得る。そして、この測定点Ａから図４の破線に示す被検査物であるＦＥＴ１の伝達特性を予測する。
【００２１】
次いでステップＳ６に移行して、前記ステップＳ１で測定した高周波増幅器１０の入出力電力Ｐin及びＰoutの値から図５に示す測定点Ｂを得る。そして、この測定点Ｂから図５の破線に示すような被検査物である高周波増幅器１０の入出力特性ａを予測して、ステップＳ７に移行する。
ステップＳ７では、前記ステップＳ６で予測した入出力特性が、図５の実線に示す高周波増幅器が満たすべき理想的な入出力特性ｂと一致しているか否かを判定する。理想入出力特性ｂと一致している場合には、そのまま回路特性調整処理を終了し、理想入出力特性ｂと一致していない場合にはステップＳ８に移行して、バイアス調整用抵抗ＲG及びＲDの補正値ΔＲG及びΔＲDを算出する。
【００２２】
ステップＳ８では、先ず、前記ステップＳ６で予測した入出力特性ａと、ドレイン電流値ＩD、ゲート電圧値ＶGとに基づいてシミュレーションを行って、高周波増幅器１０が最大効率で動作するバイアス条件を求める。即ち、理想入出力特性ｂとの差を求め、この差に基づいて、予測した入出力特性が理想入出力特性ｂと一致するために必要な利得を求める。
【００２３】
したがって、予測した入出力特性が、図５の特性ａのように理想入出力特性ｂを下回っている場合には、入力電力Ｐinに対する出力電力Ｐoutが不足しているため、利得を上げる必要があると判断する。一方、予測した入出力特性が、図５の特性ｃのように理想入出力特性ｂを上回っている場合には、入力電力Ｐinに対する出力電力Ｐoutが多いため、利得を下げる必要があると判断する。
【００２４】
上述したように、印加するバイアス電圧によって周波数−利得特性は変化するので、図６に示す周波数−利得特性から、入出力特性ａが理想入出力特性ｂと一致するために必要な利得を得るためのバイアス条件を求める。
そして、前記ステップＳ５で予測したＦＥＴ１の伝達特性を考慮して、高周波増幅器が最大効率で動作するバイアス条件を満足させるためのバイアス調整用抵抗ＲG及びＲDの抵抗値を算出することにより、バイアス抵抗補正値ΔＲG及びΔＲDを算出する。
【００２５】
次に、ステップＳ９に移行して、算出したバイアス抵抗補正値ΔＲG及びΔＲDに基づいて、バイアス調整用抵抗ＲG及びＲDの抵抗値を変化させることにより、高周波増幅器１０の回路特性の最適化を行って、回路特性調整処理を終了する。
図７において、ステップＳ５及びＳ６の処理が動作情報検出手段に対応し、ステップＳ８の処理が補正値演算手段に対応し、ステップＳ９の処理がバイアス電圧調整手段に対応している。
【００２６】
したがって、今、入出力特性が理想的な入出力特性となっていない高周波増幅器１０に対して、回路特性の調整を行うものとする。この場合には、図７の回路特性調整処理において、ステップＳ３からステップＳ５に移行して、ドレイン電流値ＩDとバイアス電圧値ＶGSとの値からＦＥＴ１の伝達特性を予測し、次にステップＳ６で、入出力電力ＰinとＰoutとの値から入出力特性を予測する。
【００２７】
予測した入出力特性は、理想入出力特性と一致していないため、ステップＳ７からステップＳ８に移行して、前記ステップＳ６で予測した入出力特性と理想入出力特性との差を算出する。予測した入出力特性が、図５の特性ａに示すように、理想入出力特性を下回っている場合には、予測した入出力特性が理想入出力特性と一致するためには、利得を上げる必要がある。
【００２８】
そこで、図６に示す周波数−利得特性から、入出力特性が理想入出力特性と一致するために必要な利得を得るためのバイアス条件を求め、前記ステップＳ５で予測したＦＥＴ１の伝達特性によるドレイン電流値ＩDとバイアス電圧値ＶGSとの関係を考慮して、高周波増幅器が最大効率で動作するバイアス条件を満足させるためのバイアス調整用抵抗ＲG及びＲDの抵抗値を算出することにより、バイアス抵抗補正値ΔＲG及びΔＲDを算出する。
【００２９】
次にステップＳ９に移行して、前記ステップＳ８で算出したバイアス抵抗補正値ΔＲG及びΔＲDに基づいて、バイアス調整用抵抗ＲG及びＲDの抵抗値を変化させることにより、ドレイン電流値ＩDとゲート電圧値ＶGを変化させてバイアス電圧を調整し、高周波増幅器１０の回路特性を最適化するように調整する。
このように、バイアス調整用抵抗ＲG及びＲDの抵抗値を変化させて、バイアス電圧を変化させることにより高周波増幅器１０の利得特性を変化させることができ、入出力特性を理想的な入出力特性に一致させることができると共に、ＦＥＴのゲート及びドレインに接続されたバイアス抵抗値を変化させるので、新たな部品や端子を付加することなく素子の調整を行うことができる。
【００３０】
また、得られた動作情報に基づいて高周波増幅器が最大効率で動作するバイアス条件を求めるので、ゲート及びドレインに接続された２つのバイアス抵抗の最適抵抗値を、回路特性調整処理を一度通すだけで決定することができると共に、２つのバイアス抵抗値を同時に調整することができ、調整時間を短縮することができる。
さらに、バイアス電圧を変化させて回路特性の調整を行うので、素子の内部構造を変更することなく素子を最適動作状態とすることができる。
【００３１】
また、パッケージング後やモジュール化後のＦＥＴの特性も比較的容易に改善することができるので、実装後のチップやモジュール状態等、素子の状態によらない特性改善を行うことができる。
さらにまた、能動素子であるＦＥＴひとつひとつについて特性の最適化を行うことができるので、製品の歩留まりを向上することができる。
【００３２】
また、高周波増幅器が最大効率で動作するバイアス条件を求め、それに合わせて特性を調整するので、このように調整された高周波増幅器を備えた通信機器においては、高周波増幅器の動作時に省電力化効果を得ることができ、性能の良い通信機器を構成することができる。
【実施例２】
【００３３】
次に、第２の実施形態について説明する。
この第２の実施形態は、調整済み高周波増幅器の調整前の特性と同一特性を有する被検査物に対しては、過去に蓄積したバイアス抵抗補正値を用いて回路特性を調整するようにしたものである。
図８は、第２の実施形態における特性調整コントローラ２０で実行される回路特性調整処理を示すフローチャートであって、図７に示す第１の実施形態における回路特性調整処理において、ステップＳ８の前に、前回以前に被検査物と同一特性を持った高周波増幅器の回路特性調整処理を行っているか否かを判定するステップＳ２１と、ステップＳ８の後にステップＳ５及びＳ６で予測した各特性とステップＳ８で算出したバイアス抵抗補正値とをメモリに格納するステップＳ２２と、前記ステップＳ２１で被検査物と同一特性を持った高周波増幅器の回路特性調整処理を行っていると判断されたときに、調整済みの高周波増幅器のバイアス抵抗補正値を参照して被検査物のバイアス抵抗補正値として設定するステップＳ２３とが追加されていることを除いては、図７と同様の構成を有するため、図７との対応部分には同一符号を付し、その詳細な説明は省略する。
【００３４】
図８において、ステップＳ２２の処理がパラメータ格納手段に対応し、ステップＳ２３の処理が補正値参照手段に対応している。
この第２の実施形態によると、入出力特性が理想的な入出力特性と異なり、且つ前回以前に同一特性を持つ高周波増幅器の特性調整を行っていない被検査物Ａの特性を調整する場合には、図８の回路特性調整処理において、ステップＳ３の判定によりステップＳ５に移行して、ＦＥＴ１の伝達特性を予測し、次にステップＳ６に移行して高周波増幅器の入出力特性を予測する。
【００３５】
そして、ステップＳ７を経てステップＳ２１に移行するが、前回までに被検査物Ａと同一特性を持つ高周波増幅器の回路特性調整処理を行っておらず、前記ステップＳ５で予測した伝達特性と同一の特性はメモリに格納されていないので、ステップＳ８に移行して、前記ステップＳ５及びＳ６で予測した各動作情報に基づいてバイアス抵抗補正値ΔＲG及びΔＲDを算出する。
【００３６】
次にステップＳ２２に移行して前記ステップＳ５及びＳ６で予測した各特性と、前記ステップＳ８で算出したバイアス抵抗補正値ΔＲG及びΔＲDをメモリに格納してからステップＳ９に移行し、バイアス調整用抵抗ＲG及びＲDを変化させることにより被検査物Ａの回路特性を調整して、回路特性処理を終了する。
次に、被検査物Ａと同一の特性を持つ被検査物Ｂの回路特性を調整する場合には、ステップＳ５及びＳ６で、被検査物Ａと同一の伝達特性及び入出力特性が予測される。そして、ステップＳ７を経てステップＳ２１に移行して、メモリに被検査物Ｂと同一の特性が格納されているので、前回以前に被検査物Ｂと同一特性を持つ高周波増幅器の回路特性調整処理を行っていると判断されてステップＳ２３に移行する。ステップＳ２３では、メモリに格納された被検査物Ａのバイアス抵抗補正値ΔＲG及びΔＲDを参照して、これを被検査物Ｂのバイアス抵抗補正値ΔＲG及びΔＲDとして設定し、ステップＳ９でバイアス調整用抵抗ＲG及びＲDを変化させることにより被検査物Ａの回路特性を調整して、回路特性処理を終了する。
【００３７】
このように、同一特性を持つ被検査物に対しては、調整済みの高周波増幅器のバイアス抵抗補正値を参照し、このバイアス抵抗補正値を用いてバイアス抵抗値を調整することで、調整処理工程を迅速且つ効率良く行うことができるので、同一特性の高周波増幅器を効果的に大量生産することができる。
なお、上記第２の実施形態においては、前回以前に被検査物と同一特性の高周波増幅器の調整が行われているときに、メモリに格納したバイアス抵抗補正値を参照して回路特性を調整する場合について説明したが、これに限定されるものではなく、許容誤差を設けて、被検査物と類似した特性をもつ高周波増幅器の調整が行われているときに、メモリに格納したバイアス抵抗補正値を参照するようにしてもよい。
【００３８】
なお、上記各実施形態においては、能動素子としてＦＥＴを適用する場合について説明したが、これに限定されるものではなく、バイポーラトランジスタ等の他の能動素子を適用してもよい。この場合にも、そのバイアス電圧を調整することにより、回路特性を調整することができる。
また、上記各実施形態においては、回路特性調整処理におけるステップＳ１で、ステップＳ５の伝達特性予測及びステップＳ６の入出力特性予測に必要なパラメータであるドレイン電流値ＩD、バイアス電圧値ＶGS、高周波増幅器の入出力電力Ｐin及びＰoutを測定する場合について説明したが、これに限定されるものではなく、動作確認並びに各特性予測の直前に必要なパラメータを測定するようにしてもよい。この場合、図９に示すように、図７のステップＳ１を電源電圧ＶCC印加時のアイドル電流Ｉを測定するステップＳ３１に置換し、ステップＳ５の前にドレイン電流値ＩD及びバイアス電圧値ＶGSを測定するステップＳ３２を追加し、ステップＳ６の前に高周波増幅器の入出力電力Ｐin及びＰoutを測定するステップＳ３３を追加することを除いては、図７と同様の構成を有する。なお、図８の回路特性調整処理においても、同様の処理を行うことができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態を示す概略構成図である。
【図２】ＦＥＴを用いた高周波増幅器の構成図である。
【図３】ＦＥＴのバイアス方法を示す図である。
【図４】ＦＥＴの伝達特性を示す図である。
【図５】高周波増幅器の入出力特性を示す図である。
【図６】バイアス電圧の違いによる周波数−利得特性を示す図である。
【図７】本発明の第１の実施形態における図１の特性調整コントローラ２０の回路特性調整処理を示すフローチャートである。
【図８】本発明の第２の実施形態における図１の特性調整コントローラ２０の回路特性調整処理を示すフローチャートである。
【図９】本発明の第１、第２の実施形態における別の例を示すフローチャートである。
【符号の説明】
【００４０】
１  ＦＥＴ、２  インピーダンス整合回路、３  バイアス回路、４  入力信号端子、５  出力信号端子、６  ドレインバイアス調整用抵抗、７  ドレインバイアス電源、８  ゲートバイアス調整用抵抗、９  ゲートバイアス電源、１０  高周波増幅器、２０  特性調整コントローラ
【図１】
2005109860.tif 000003
【図２】
2005109860.tif 000004
【図３】
2005109860.tif 000005
【図４】
2005109860.tif 000006
【図５】
2005109860.tif 000007
【図６】
2005109860.tif 000008
【図７】
2005109860.tif 000009
【図８】
2005109860.tif 000010
【図９】
2005109860.tif 000011