(57)【要約】【課題】溝形の素子分離領域に膨脹、収縮による歪みやボイドを発生させることなく高品質の酸化膜を埋め込む半導体装置の製造方法を提供する。【解決手段】半導体基板の溝部を覆うように、酸化する環境における熱処理により体積が膨張するシリコン過剰な第１のシリコン酸化膜14を堆積し、第１のシリコン酸化膜14上に熱処理により体積が収縮するとともに、雰囲気中の酸素が高速に拡散する粗な膜質の２酸化シリコン膜からなる第２のシリコン酸化膜15を堆積する工程により、又はこの工程を複数回繰り返すことにより第１、第２のシリコン酸化膜からなる積層膜を堆積し、ＣＭＰ法を用いて溝部以外に堆積した積層膜を除去することにより溝部の上面に積層膜の水平断面を露出させ、溝部に堆積した積層膜を酸化する環境において熱処理し、積層膜の体積変化率を１％以下に抑える半導体装置の製造方法。【選択図】      図５
2005101648.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に溝部を形成する工程と、
前記溝部を覆うようにシリコン原子／酸素原子の組成比が１／１．８以上、１／０．８以下の範囲内に設定され、酸化する環境における熱処理により体積が膨張するシリコン過剰な第１のシリコン酸化膜を堆積する工程と、
前記第１のシリコン酸化膜上に熱処理により体積が収縮するとともに、雰囲気中の酸素が高速に拡散する粗な膜質の２酸化シリコン膜（ＳｉＯ2膜）からなる第２のシリコン酸化膜を引き続き堆積する工程により、又は前記第１のシリコン酸化膜を堆積する工程と、前記第１のシリコン酸化膜上に第２のシリコン酸化膜を引き続き堆積する工程を交互に複数回繰り返す工程により、前記溝部を覆うように前記第１、第２のシリコン酸化膜からなる積層膜を堆積する工程と、
ＣＭＰ法を用いて前記溝部以外に堆積した前記積層膜を除去することにより前記溝部の上面に前記積層膜の水平断面を露出させる工程と、
前記露出させる工程の後、前記溝部に堆積した前記積層膜を酸化する環境において熱処理し、前記積層膜の体積変化率を１％以下に抑える工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板に溝部を形成する工程と、
前記溝部を覆うように、シリコン原子／酸素原子の組成比が１／１．８以上、１／０．８以下の範囲内に設定され、且つ酸化する環境における熱処理により体積が膨張するシリコン過剰な第１のシリコン酸化膜に比べて、熱処理により体積が収縮するとともに、雰囲気中の酸素が高速に拡散する粗な膜質の２酸化シリコン膜（ＳｉＯ2膜）からなる第２のシリコン酸化膜を堆積する工程と、
前記第２のシリコン酸化膜上にシリコン原子／酸素原子の組成比が１／１．８以上、１／０．８以下の範囲内に設定され、酸化する環境における熱処理により体積が膨張するシリコン過剰な前記第１のシリコン酸化膜を引き続き堆積する工程により、又は前記第２、第１のシリコン酸化膜を堆積する工程を交互に複数回繰り返す工程により、前記溝部を覆うように前記第２、第１のシリコン酸化膜からなる積層膜を堆積する工程と、
ＣＭＰ法を用いて前記溝部以外に堆積した前記積層膜を除去することにより前記溝部の上面に前記積層膜の水平断面を露出させる工程と、
前記露出させる工程の後、前記溝部に堆積した前記積層膜を酸化する環境において熱処理し、前記積層膜の体積変化率を１％以下に抑える工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板に溝部を形成する工程と、
前記溝部を覆うようにシリコン原子／酸素原子の組成比が１／１．８以上、１／０．８以下の範囲内に設定され、水分によって酸化する環境の熱処理により体積が膨張するシリコン過剰な第１のシリコン酸化膜を堆積する工程と、
前記第１のシリコン酸化膜上に熱処理により体積が収縮し、酸素が高速に拡散する粗な膜質の含水した２酸化シリコン膜（ＳｉＯ2膜）からなる第２のシリコン酸化膜を引き続き堆積する工程により、又は前記第１のシリコン酸化膜を堆積する工程と、前記第１のシリコン酸化膜上に第２のシリコン酸化膜を引き続き堆積する工程を交互に複数回繰り返す工程により前記溝部を覆うように前記第１、第２のシリコン酸化膜からなる積層膜を堆積する工程と、
前記溝部以外に堆積した前記積層膜を除去する工程と、
前記除去する工程の後、酸素雰囲気なしで前記溝部に堆積した前記積層膜を前記熱処理し、前記積層膜の体積変化率を１％以下に抑える工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板に溝部を形成する工程と、
前記溝部を覆うように熱処理により体積が収縮し、酸素が高速に拡散する粗な膜質の含水した２酸化シリコン膜（ＳｉＯ2膜）からなる第２のシリコン酸化膜を堆積する工程と、
前記第２のシリコン酸化膜上に引き続きシリコン原子／酸素原子の組成比が１／１．８以上、１／０．８以下の範囲内に設定され、水分によって酸化する環境の熱処理により体積が膨張するシリコン過剰な第１のシリコン酸化膜を堆積する工程により、又は前記第２のシリコン酸化膜を堆積する工程と、前記第２のシリコン酸化膜上に第１のシリコン酸化膜を引き続き堆積する工程を交互に複数回繰り返す工程により前記溝部を覆うように前記第２、第１のシリコン酸化膜からなる積層膜を堆積する工程と、
前記溝部以外に堆積した前記積層膜を除去する工程と、
前記除去する工程の後、酸素雰囲気なしで前記溝部に堆積した前記積層膜を前記熱処理し、前記積層膜の体積変化率を１％以下に抑える工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の素子分離法に係り、特に半導体基板上に絶縁物を含む溝を設けて素子間の絶縁分離に用いるに際し、前記溝部に加わるストレスを低減することにより高信頼性の半導体装置を得ることができる製造方法を提供しようとするものである。
【背景技術】
【０００２】
従来半導体装置の素子間の絶縁分離は、通常選択酸化法により形成された厚い酸化膜を用いて行われてきた。しかしこの方法では厚い酸化膜の形成に際して、いわゆるバーズビークと呼ばれる素子形成領域への酸化膜の食い込みを生じ、絶縁分離領域の幅が広くなるため、半導体装置の高集積化の妨げとなっていた。このため、近年シリコン基板に溝を形成し、その溝部に特にＳｉＯ2 等の絶縁材料を埋め込む方法が用いられるようになった。
【０００３】
導体装置の高集積化の要求に対して、溝幅に対する深さの比が数倍にも及ぶ深い溝を酸化膜で埋め込む必要があるため、前記酸化膜の形成方法として被覆形状のよい減圧気相成長法（ＬＰ−ＣＶＤ）や、例えばテトラエチルオルソシリケートとオゾン（ＴＥＯＳ／Ｏ3 ）等の有機シランを原料ガスとするＣＶＤ法の使用が検討されている。
【０００４】
しかしＣＶＤ法では成膜温度が比較的低いので、成膜ののち酸化膜の緻密化を図るため１０００℃近傍で高温熱処理をしなければならない。このとき前記溝に埋め込まれた酸化膜が収縮するので、素子を形成するシリコン基板にストレスが加わり、半導体装置の特性に悪影響を及ぼす。溝埋め込み形絶縁分離を用いた製造方法の上記の問題点を解決するために、埋め込み特性と絶縁性が良好で、かつ埋め込まれた酸化膜の高温熱処理において、体積変化率の小さい酸化膜を用いた素子分離工程の実現が望まれていた。
【０００５】
尚、反応性イオン絵チン具により形成された溝に埋め込まれたシリコン酸化膜の密度変化による応力を緩和すし、シリコンの基板内に結晶欠陥が発生することを抑制し、素子の特性向上を可能とした半導体装置の製造方法が開発されている（例えば特許文献１参照）。
【０００６】
また、シリコン基板の表面に形成した溝の内部に酸素添加シリコン薄膜を形成し、この酸素添加シリコン薄膜を熱酸化することにより、酸素添加シリコン薄膜の形成時に生じた溝中央部の空隙や不良膜質部分を除去可能な半導体装置の製造方法が開発されている（例えば特許文献２参照）。
【０００７】
さらに、分離溝に埋めた多結晶半導体を熱処理により絶縁体とするとき膨張し、溝中央部の絶縁体が圧縮されて溝中央部の密度が大きくなることにより、ウエットエッチングの際に生じた凹部を平坦化することが可能な技術が開発されている（例えば特許文献３参照）。
【特許文献１】特開昭６３−９２０４５号公報
【特許文献２】特開昭５８−１６８２５９号公報
【特許文献３】特開昭６２−２５２９５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記したように従来溝埋め込みにＣＶＤ法で成膜した酸化膜を用いるとき、膜質向上のために行う高温熱処理において、埋め込まれた酸化膜が緻密化することにより収縮し、シリコン基板にストレスを生ずる問題があった。
【０００９】
本発明は、溝埋め込みによる絶縁分離を用いた半導体装置の製造方法において、埋め込まれたシリコン酸化膜が高温熱処理時に示す体積変化率を低減する半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１０】
本発明の半導体装置の製造方法の第１の態様は、半導体基板に溝部を形成する工程と、前記溝部を覆うようにシリコン原子／酸素原子の組成比が１／１．８以上、１／０．８以下の範囲内に設定され、酸化する環境における熱処理により体積が膨張するシリコン過剰な第１のシリコン酸化膜を堆積する工程と、前記第１のシリコン酸化膜上に熱処理により体積が収縮するとともに、雰囲気中の酸素が高速に拡散する粗な膜質の２酸化シリコン膜（ＳｉＯ2膜）からなる第２のシリコン酸化膜を引き続き堆積する工程により、又は前記第１のシリコン酸化膜を堆積する工程と、前記第１のシリコン酸化膜上に第２のシリコン酸化膜を引き続き堆積する工程を交互に複数回繰り返す工程により、前記溝部を覆うように前記第１、第２のシリコン酸化膜からなる積層膜を堆積する工程と、ＣＭＰ法を用いて前記溝部以外に堆積した前記積層膜を除去することにより前記溝部の上面に前記積層膜の水平断面を露出させる工程と、前記露出させる工程の後、前記溝部に堆積した前記積層膜を酸化する環境において熱処理し、前記積層膜の体積変化率を１％以下に抑える工程とを有することを特徴とする。
【００１１】
本発明の半導体装置の製造方法の第２の態様は、半導体基板に溝部を形成する工程と、前記溝部を覆うように、シリコン原子／酸素原子の組成比が１／１．８以上、１／０．８以下の範囲内に設定され、且つ酸化する環境における熱処理により体積が膨張するシリコン過剰な第１のシリコン酸化膜に比べて、熱処理により体積が収縮するとともに、雰囲気中の酸素が高速に拡散する粗な膜質の２酸化シリコン膜（ＳｉＯ2膜）からなる第２のシリコン酸化膜を堆積する工程と、前記第２のシリコン酸化膜上にシリコン原子／酸素原子の組成比が１／１．８以上、１／０．８以下の範囲内に設定され、酸化する環境における熱処理により体積が膨張するシリコン過剰な前記第１のシリコン酸化膜を引き続き堆積する工程により、又は前記第２、第１のシリコン酸化膜を堆積する工程を交互に複数回繰り返す工程により、前記溝部を覆うように前記第２、第１のシリコン酸化膜からなる積層膜を堆積する工程と、ＣＭＰ法を用いて前記溝部以外に堆積した前記積層膜を除去することにより前記溝部の上面に前記積層膜の水平断面を露出させる工程と、前記露出させる工程の後、前記溝部に堆積した前記積層膜を酸化する環境において熱処理し、前記積層膜の体積変化率を１％以下に抑える工程とを有することを特徴とする。
【００１２】
本発明の半導体装置の製造方法の第３の態様は、半導体基板に溝部を形成する工程と、前記溝部を覆うようにシリコン原子／酸素原子の組成比が１／１．８以上、１／０．８以下の範囲内に設定され、水分によって酸化する環境の熱処理により体積が膨張するシリコン過剰な第１のシリコン酸化膜を堆積する工程と、前記第１のシリコン酸化膜上に熱処理により体積が収縮し、酸素が高速に拡散する粗な膜質の含水した２酸化シリコン膜（ＳｉＯ2膜）からなる第２のシリコン酸化膜を引き続き堆積する工程により、又は前記第１のシリコン酸化膜を堆積する工程と、前記第１のシリコン酸化膜上に第２のシリコン酸化膜を引き続き堆積する工程を交互に複数回繰り返す工程により前記溝部を覆うように前記第１、第２のシリコン酸化膜からなる積層膜を堆積する工程と、前記溝部以外に堆積した前記積層膜を除去する工程と、前記除去する工程の後、酸素雰囲気なしで前記溝部に堆積した前記積層膜を前記熱処理し、前記積層膜の体積変化率を１％以下に抑える工程とを有することを特徴とする。
【００１３】
本発明の半導体装置の製造方法の第４の態様は、半導体基板に溝部を形成する工程と、前記溝部を覆うように熱処理により体積が収縮し、酸素が高速に拡散する粗な膜質の含水した２酸化シリコン膜（ＳｉＯ2膜）からなる第２のシリコン酸化膜を堆積する工程と、前記第２のシリコン酸化膜上に引き続きシリコン原子／酸素原子の組成比が１／１．８以上、１／０．８以下の範囲内に設定され、水分によって酸化する環境の熱処理により体積が膨張するシリコン過剰な第１のシリコン酸化膜を堆積する工程により、又は前記第２のシリコン酸化膜を堆積する工程と、前記第２のシリコン酸化膜上に第１のシリコン酸化膜を引き続き堆積する工程を交互に複数回繰り返す工程により前記溝部を覆うように前記第２、第１のシリコン酸化膜からなる積層膜を堆積する工程と、前記溝部以外に堆積した前記積層膜を除去する工程と、前記除去する工程の後、酸素雰囲気なしで前記溝部に堆積した前記積層膜を前記熱処理し、前記積層膜の体積変化率を１％以下に抑える工程とを有することを特徴とする。
【００１４】
本発明の半導体装置の製造方法において、ＳｉＯX 膜は、酸化雰囲気中において高温熱処理することにより酸化が進行して酸素を吸収し、平衡組成であるＳｉＯ2 に変化する課程で体積が膨脹する性質を持っている。また平衡組成のＳｉＯ2 を高温の酸化雰囲気中で熱処理すれば、酸素吸収による体積膨脹がないため、膜の緻密化による体積の収縮のみを生ずる。このようＳｉＯX とＳｉＯ2 には、高温熱処理における体積変化につき相反する傾向があるので、高温熱処理温度と時間、ＳｉＯX の組成、並びに雰囲気中の酸素の供給量を制御することにより、前記ＳｉＯX が平衡組成のＳｉＯ2 に変化する課程で、体積変化率を１％以下に抑え、実質的に歪の影響をなくすることができる。
【００１５】
また前記溝部に埋め込まれたＳｉＯX 膜への酸素供給の方法として、この溝部にＣＶＤ法でＳｉＯX 膜を堆積した後、このＳｉＯX 膜上に含水させたＳｉＯ2膜を引き続き堆積するか、前記ＳｉＯX 膜と前記含水させたＳｉＯ2 膜を溝部の上に堆積する工程を交互に複数回繰り返した後、前記溝部以外のＳｉＯX とＳｉＯ2 多層膜を除去し、高温熱処理することによってもストレスを生ずることなく前記溝部に緻密なＳｉＯ2 膜を埋め込むことができる。含水率は１％未満とする。
【００１６】
このときＳｉＯX 膜への酸素の供給は、含水したＳｉＯ2 の水分を通じて行われる。水分の放出によりＳｉＯ2 は収縮し、水分を通じた酸化によりＳｉＯX が膨脹するので、熱処理過程でストレスの原因となる体積変化が生じない。従ってこの時の熱処理では酸化雰囲気を必要とせず、ＳｉＯ2 に含まれる水分がＳｉＯX を酸化する環境を提供することになる。
【００１７】
上記の溝部に埋め込まれたＳｉＯX とＳｉＯ2 の多層膜の構成においては、必ずしも前記ＳｉＯ2 膜を含水させなくても、酸素雰囲気中で熱処理を行うことにより、ＳｉＯ2 を通じてＳｉＯX に酸素を供給することができる。ＣＶＤ法を用いて比較的低温で成長したＳｉＯ2 膜は粗な膜質を有するので、前記ＳｉＯ2 膜を通じて雰囲気中の酸素が高速に拡散し、ＳｉＯX に酸素が供給されるためである。
【発明の効果】
【００１８】
本発明によれば、溝埋め込みによる絶縁分離を用いた半導体装置の製造方法において、埋め込まれたシリコン酸化膜が高温熱処理時に示す体積変化率を低減する半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１９】
以下図面を参照して本発明の実施の形態を詳細に説明する。
【００２０】
図１（ａ）、（ｂ）、（ｃ）は本発明の参考例の製造工程を示す断面図である。図１（ａ）に示すように、例えばＰ形シリコン基板１１の表面をシリコン熱酸化膜、又はシリコン窒化膜、又はこれらの膜とポリシリコンとの積層膜から成るマスク材１２で覆い、素子分離領域に相当する部分を選択的にエッチング除去する。
【００２１】
前記１２をマスクとして例えばフッ素系のガスＳｉＦ4 を用いたリアクティブイオンエッチング（以下ＲＩＥと略称）を行い、前記素子分離領域に溝１３を形成する。素子分離領域のリーク電流を低減するために、溝の底にＢ（ボロン）イオンを注入する。次に図１（ｂ）に示すように、シリコン過剰のシリコン酸化膜ＳｉＯX １４を、プラズマＣＶＤ法により厚さ約１．５μｍ堆積する。
【００２２】
この時のプラズマＣＶＤの条件は、原料ガスであるＳｉＨ4 とＯ2 の流量がそれぞれ１０ｃｃ／ｍｉｎと１００ｃｃ／ｍｉｎ、プラズマチャンバー内の圧力が１Ｔｏｒｒ以下、成長温度は３００℃であった。ここで得られたＳｉＯX 膜は、組成がＸ＝１．２のものであった。ここで原料ガスはＳｉＨ4 のような無機シランのほか例えばＴＥＯＳの様な有機シランでも良く、酸化性のガスとしてはＯ2、Ｏ3 、又はＮ2 Ｏ等何れでも良いが、Ｃ、Ｎ等のように、シリコン基板に結晶欠陥発生の原因となり易い元素を含まない組成とするには、前記ＳｉＨ4 ／Ｏ2系が最適である。
【００２３】
素子分離に用いる溝部１３は、溝幅が狭く深さが大となることにより、ＣＶＤにより堆積中のＳｉＯX 膜１４が、溝の開口部で次第にオーバーハング形状となり、図２に示すように、ＳｉＯX の膜厚が増加すれば、溝の上部が膜で塞がれるため、溝の内部にボイド１６が形成される。このボイドはその後の製造工程の進捗に対して障害となるばかりでなく、製品となった後も信頼性に悪影響を及ぼすため、ボイドの発生は抑えなければならない。
【００２４】
前記ボイドの発生は、プラズマＣＶＤ法で溝部にＳｉＯX を形成する際、シリコン基板にバイアスを印加する方法を用いて抑制することができる。この時エッチング効率を向上させるため、ＳｉＨ4 とＯ2 よりなるプラズマＣＶＤのガス種に、流量１００ｃｃ／ｍｉｎのＡｒガスを追加し、１０００Ｗのバイアス電力を印加した。この様にＳｉＯX の成膜とバイアスエッチングを併用することにより、溝の開口部に生ずるオーバーハング形状を削り落としつつＳｉＯX 膜が溝の内壁に成長するので、図２の１６に示すようなボイドが、溝の内部に取り込まれるのを防止することができる。
【００２５】
上記のＳｉＯX の成膜とバイアスエッチングは、同時進行させることができるが、プラズマ条件を交互に変化する方法によって最適化することもできる。このとき成膜とエッチングの切り替えは、例えば、バイアス条件を交互に切り替える方法等により行うことができる。特に溝の深さが溝幅の２倍以上となるとき、図１（ｂ）に示すように、溝部へのＳｉＯX 膜の良好な埋め込み形状を実現するには、バイアスエッチングの併用によるプラズマＣＶＤ法の適用が効果的である。
【００２６】
次にＰ形シリコン基板表面の素子形成領域を露出させるため、図１（ｃ）に示すように、素子分離領域となる溝部にＳｉＯX 膜１４を残留させた状態で、前記シリコン基板上のＳｉＯX 膜を除去する。ＳｉＯX 膜の除去は、ＲＩＥによるエッチバックでも、通常のウエットエッチングでも可能であるが、図１（ｃ）に示すように、素子形成領域と、溝部に残留したＳｉＯX 膜１４との平坦性を確保し、良好な埋め込み形状を形成するためには、ＣＭＰ（ケミカルメカニカルポリッシング）法を用いる方が優れている。
【００２７】
ＣＭＰ法により研磨する場合、図３に示すように例えばシリコン窒化膜ＳｉＮから成る、溝形成に用いたマスク材（図１（ａ）の１２参照）をそのまま残してＳｉＯX を研磨し、ＳｉＮ膜の硬さを利用して、マスク材１２を研磨の終了時点の検出に役立てることができる。またこの様に、素子形成領域が硬いＳｉＮ膜で覆われていれば、研磨に際して素子特性に重要な影響を及ぼす表面のキズの発生を防止することができる。
【００２８】
上記の工程ののち、溝部に残留したＳｉＯX 膜１４を絶縁性に優れたＳｉＯ2膜に変化すること、及びリーク電流低減のため溝の底部に注入したＢを活性化することを目的として、酸化雰囲気中で１０００℃近傍の高温熱処理を行う。通常１回の熱処理工程で、上記ＳｉＯ2 膜への変化とイオン注入されたＢの活性化を行うことができる。
【００２９】
素子分離領域に埋め込まれたＳｉＯX １４はＳｉ過剰なＳｉ酸化膜であるため、１０００℃近傍の熱処理を酸化雰囲気中で行うことにより、過剰なＳｉが酸化され、溝の中で体積膨脹する。一方酸化が進んだＳｉＯ2 膜は熱処理により膜中の欠陥がはきだされ、体積が収縮することにより緻密化する。
【００３０】
高温熱処理におけるＳｉ過剰なシリコン酸化膜の組成比Ｓｉ／Ｏ（１／Ｘに相当する）と、その体積変化率との関係を図４に示す。Ｓｉ過剰なシリコン酸化膜の組成比Ｓｉ／Ｏを１／１．８以上１／０．８以下の範囲にすることにより、その体積変化率は１％以下に抑えられる。
【００３１】
この様に、素子分離領域に埋め込まれたＳｉＯX 膜は、高温熱処理において膨脹と収縮の効果が相殺し、良好な絶縁分離特性を示す緻密なＳｉＯ2 膜に変化する。このときの体積変化率は、上記のプロセス条件を最適化することにより、１％以下の小さな値にすることができる。溝部に埋め込まれた絶縁膜の体積変化率が１％をこえる場合には、シリコン基板に格子欠陥を生じたり界面準位が変化するなどの不都合を生じて素子特性を劣化させる。従って溝に埋め込まれた絶縁膜の体積変化率を１％以下に抑えることは良好な素子特性を得るための必須の要件である。
【００３２】
図５は本発明の第１の実施の形態における製造工程を示す断面図である。図５の１４は、シリコン基板の素子分離領域となる溝部と、素子領域となる面上に形成されたＳｉ過剰なＳｉＯX 膜、１５は１４の上に引き続き形成された平衡組成のＳｉＯ2 膜である。図５ではその上に更に前記ＳｉＯX 膜とＳｉＯ2 膜を交互に形成し、溝部がＳｉＯX とＳｉＯ2 の多層膜で完全に埋め込まれる状況が示されている。最後のＳｉＯ2 膜１５は、溝の内部に堆積する場所がなく、絶縁分離領域とシリコン基板の素子領域上にほぼ平坦に堆積されている。
【００３３】
図５に示すように、シリコン基板上の溝部をＳｉＯX とＳｉＯ2 の多層膜で完全に埋め込んだ後、シリコン基板表面の素子形成領域を露出させるため、溝部にＳｉＯX とＳｉＯ2 の多層膜を残留させた状態で、前記ＣＭＰ法を用いて素子形成領域上の多層膜を除去する。このように形成された絶縁分離領域の上面には、溝部を埋め込んだ前記多層膜の水平断面が外気に露出するようになる。
【００３４】
次に前記除去工程後の、溝部に埋め込まれたＳｉＯX とＳｉＯ2 の多層膜を、温度１０００℃近傍において、酸化雰囲気中で高温熱処理を行う。ＣＶＤ法によるＳｉＯ2 膜は粗な膜質を有するので、絶縁分離領域の上面に露出した多層膜の水平断面を通じて、雰囲気中の酸素がＳｉＯ2 に沿って高速に拡散する。一方、酸素はＳｉＯX にも導入されるが、導入された酸素は過剰Ｓｉと反応するために、ＳｉＯX 膜に沿った酸素の拡散は反応を伴うものとなり、その拡散速度は粗なＳｉＯ2 膜に比べて遅い。
【００３５】
この様に、粗なＳｉＯ2 膜を通じて雰囲気中の酸素をＳｉＯX 膜に導入することにより、溝部に埋め込まれたＳｉＯX とＳｉＯ2 の多層膜を、均一でかつ体積変化が最小に抑えられた、絶縁分離領域中の緻密なＳｉＯ2 膜に変化することができる。
【００３６】
前記ＳｉＯX とＳｉＯ2 の多層膜の堆積は、ＳｉＨ4 とＯ2 との混合ガスを原料とするＣＶＤ法において、酸素分圧、温度等のプラズマＣＶＤの条件を、前記ＳｉＯX 膜の堆積条件と、平衡組成のＳｉＯ2 膜の堆積条件との間で、交互に切り替えることにより行うことができる。また、Ｎ2 Ｏ等の他の酸素供給源を用いて通常のＣＶＤ法によりＳｉＯ2 膜を堆積し、ＳｉＯX 膜の形成は他のプラズマＣＶＤ装置で堆積するというように、交互にＣＶＤ装置を換えて形成しても良い。このときの堆積の順序はＳｉＯX 膜から始めても良いし、ＳｉＯ2 膜から始めても良い。また多層膜の積層数は２層以上であれば良い。
【００３７】
また前記ＳｉＯX とＳｉＯ2 の多層膜の形成において、ＳｉＯ2 を含水させると、前記多層膜中において、ＳｉＯ2 膜中の水分を通じて隣接するＳｉＯX に酸素が供給されるので、前記高温熱処理は単に熱処理するのみで十分であり、酸素雰囲気が不要となる。
【００３８】
このとき、含水したＳｉＯ2 膜の膜面に沿って水分が均一に分布するので、水分を通じたＳｉＯX 膜への酸素の供給は、溝部に埋め込まれた多層膜の深さ方向に完全に均一化される。ＳｉＯ2 膜からの水分の放出によりＳｉＯ2 膜が収縮し、ＳｉＯX 膜への酸素の供給によりＳｉＯX 膜が膨脹するので、この方法により溝に埋め込まれた多層膜の体積変化率を１％以下に抑えることができ、最終的には、多層膜を緻密で絶縁性に優れた均一なＳｉＯ2 膜に変化することができる。
【００３９】
平衡組成のＳｉＯ2 膜に水分を含ませるには、例えばＳｉＯ2 膜を堆積するとき、例えばＴＥＯＳのような有機シランを同時に添加しても良い。この方法によれば、堆積温度を調節することにより、１％以下の範囲で自由にＳｉＯ2 膜中の含水率を変化することができる。またこの含水率の範囲であれば、ＳｉＯX とＳｉＯ2 の多層膜が均一で緻密なＳｉＯ2 膜に変化するとき、体積変化率を１％以下にすることができる。
【００４０】
前記体積変化率は高温熱処理の処理時間、酸化雰囲気中のガスの組成や濃度によっても変化するが、とく前記高温熱処理と溝の底に注入したＢの活性化熱処理とを兼用しようとするときには、熱処理条件の自由度は小さくなる。上記のように、ＳｉＯX 膜とＳｉＯ2 膜の多層化を図ることにより、熱処理条件の自由度が大幅に向上するので、素子分離絶縁膜の均一化、高品質化の熱処理と、溝の分離特性向上のためのイオン注入不純物の活性化を、唯一回の高温熱処理により行うことも可能となる。
【００４１】
前記１０００℃近傍（８００℃〜１３００℃）の高温熱処理は、具体的には次のような方法で行われる。熱処理炉の温度を約８００℃に設定し、シリコン基板を炉に挿入する。この様に比較的低い温度でシリコン基板を挿入するのは、室温から熱処理温度への急激な温度上昇により、前記シリコン基板に結晶欠陥が導入されるのを防止するためである。引き続き熱処理炉を温度８００℃〜１３００℃の範囲で、処理対象に対して最適な温度に設定する。このとき最適温度は、溝部の形状、溝に埋め込まれたＳｉＯX 膜の組成Ｘの値、前記平衡組成のＳｉＯ2 との多層膜構成の有無等、種々の条件で変化する。
【００４２】
熱処理炉には、予めＯ2 又はＨ2 Ｏ等の酸化性のガスが一定の流量で流され、シリコン基板熱処理のための酸化雰囲気を形成している。Ｏ2 を用いる場合には、Ｎ2 で１０％〜５０％に希釈したものを用いる。Ｈ2 Ｏの場合は水素燃焼酸化を用い、またこれと前記Ｏ2 酸化と併用することも可能である。高温熱処理はこの様にＯ2 またはＨ2 Ｏの分圧が制御された酸化性の雰囲気中で、前記最適設定温度において３０分乃至３時間程度行う。
【００４３】
先に図１（ａ）のマスク材１２を、ＣＭＰ研磨における素子領域の保護に用いることを述べたが、前記酸化雰囲気中における高温熱処理においても、例えばＳｉＮから成るマスク材１２をそのまま残存させれば、素子領域が酸化されることを完全に防止することができる。
【００４４】
高温熱処理が終了し、シリコン基板を大気中に取り出すときには、再び熱処理炉を最適設定温度から８００℃に下げ、シリコン基板中に格子欠陥が導入されるのを防止する。前述の通り、含水したＳｉＯ2 膜とＳｉＯX 膜との多層膜を高温熱処理するときには、酸化性雰囲気中のＯ2 又はＨ2 Ｏの分圧制御が不要となるため、熱処理炉の構成は大幅に簡略化される。またＳｉＯ2 膜に含水させる方法として、ＳｉＯ2 膜を成長した段階で、膜を大気中で一定時間水蒸気に触れさせても良い。
【００４５】
尚、上記実施形態の概要は、次の通りである。
【００４６】
半導体基板に溝部を形成し、この溝部にシリコン過剰な第１のシリコン酸化膜を堆積する工程と、この第１のシリコン酸化膜上にシリコンが平衡状態の第２のシリコン酸化膜を引き続き堆積する工程を行った後、又は前記第１、第２シリコン酸化膜を堆積する工程を交互に複数回繰り返した後、前記溝部以外の第１、第２シリコン酸化膜を除去し、前記溝部に埋め込まれた第１、第２のシリコン酸化膜を熱処理することを特徴とする半導体装置の製造方法。
【００４７】
前記シリコンが平衡状態の第２のシリコン酸化膜は含水したものであることを特徴とする半導体装置の製造方法。
【００４８】
前記含水率は１％未満であることを特徴とする半導体装置の製造方法。
【００４９】
前記シリコンが平衡状態の第２のシリコン酸化膜は、粗な膜質を有するものであり、前記熱処理は酸素雰囲気中で行うことを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【００５０】
【図１】本発明の参考例に係る半導体装置の製造工程を示す断面図。
【図２】素子分離領域に埋め込まれた酸化膜中にボイドが発生する状況を示す断面図。
【図３】溝形成に用いたマスク材を残して酸化膜を埋め込む方法を示す断面図。
【図４】シリコン過剰のシリコン酸化膜の組成比と、１０００℃における体積変化率との関係を示す図。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。
【符号の説明】
【００５１】
１１ 半導体基板
１２ マスク材
１３ 素子分離用溝
１４ シリコン過剰のシリコン酸化膜
１５ 平衡組成のシリコン酸化膜
１６ 埋め込み酸化膜中のボイド
【図１】
2005101648.tif 000003
【図２】
2005101648.tif 000004
【図３】
2005101648.tif 000005
【図４】
2005101648.tif 000006
【図５】
2005101648.tif 000007