(57)【要約】      （修正有）【課題】双方向ブロック型高耐圧プレーナデバイスにおいては、主接合及び逆方向ＰＮ接合が主表面酸化膜と接するところのブレークダウン電圧を高めるための構造が必要となる。すなわち、主ＰＮ接合、及び逆方向ＰＮ接合のＰ層が表面に現れるところから電極を取り出し、それぞれ酸化膜上にＰＮ接合を跨いで張り出す方法が採用される。更に信頼性確保のために、表面にチャンネルストップ層を両ＰＮ接合端の中間に構成する。このためチップサイズが増大し、有効面積比率が減少する。本発明の課題はこのチップ面積の増大を抑え、有効面積率を増大することである。【解決手段】主カソード電極及び表面から取り出した逆方向電極をＰＮ接合を跨いで酸化膜上に張り出すと共に、チャンネルストップ層を形成しないで、両張り出し電極に反対側からの空乏層に対し、チャンネルストップ効果を持たせる構造により、上記課題を解決する。【選択図】図２ｂ
2005159279.tif 000002
【特許請求の範囲】
【請求項１】
双方向ブロック型高耐圧プレーナデバイスにおいて、シリコンウェーハの主表面に接して存在する主ＰＮ接合及び周辺ＰＮ接合のＰ型領域からそれぞれ電極を引き出し、ＰＮ接合上の酸化膜の上を、ＰＮ接合と表面が接する線からＮ型基板表面に沿って一定距離の間、その上の酸化膜すべてを覆って張り出し、更にそれぞれのＰＮ接合の表面酸化膜と接する部分からＮ型基板表面に沿って伸びる空乏層がそのブレークダウン電圧において反対側の張り出し電極下の領域、或いはその端部から１００μｍ以内まで伸びるように構成した双方向ブロック型高耐圧プレーナデバイス。
【請求項２】
請求項１において、シリコンウェーハの主表面に接して存在する主ＰＮ接合及び周辺ＰＮ接合の間のＮ型シリコン基板の表面に両ＰＮ接合の電界緩和のためのＰ型半導体リング領域を設けてなる双方向ブロック型高耐圧プレーナデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】本発明は半導体デバイスの中でサイリスタなどのように双方向ブロック型のプレーナデバイスにおいて、その構造と製法を改善する技術に関する。
【背景技術】
【０００２】従来高耐圧プレーナデバイスの実現方法については様々な技術が提案され実用化されている。基本的には図１に示すように主面に作るＰＮ接合の端部の表面に接する部分の電界を緩和し、そこでのブレークダウン電圧を高め、そのＰＮ接合底部のブレークダウン電圧に近づけようとするものである。代表的な方法はすでに本発明者の一人が１９６３年に出願したガードリング法がある。また別の方法としては同年に出願された主電極から酸化膜上にＰＮ接合が表面に接する線を越えて一定距離の間酸化膜全面をその電極で覆う方法がある。
一方、デバイスの信頼性を確保するためには、主表面に沿ってＰＮ接合から伸びる空乏層が表面チャンネルに連結してチップ端部からの漏洩電流を引き起こさないために、チャンネルストップを設ける必要がある。更にチャンネルストップ領域で電界強度が強くなってその部分での局部的なブレークダウンの発生を防止するために、チャンネルストップ領域から電極を取り出し、その電極を空乏層が伸びてくる方向に酸化膜上に張り出し、その酸化膜下の電界を改善することが行われる（図１、図２）。
【特許文献１】  特許「高耐圧プレーナ  トランジスタまたはダイオード」特許出願公告：昭４０−１２７３９、出願者：川名喜之、岩田三郎
【特許文献２】  特許「高耐圧プレーナ  トランジスタまたはダイオード」特許出願公告：昭和４０−１５１３９、出願者：若宮欽次、矢木肇、朝比奈秀郎
【発明の開示】
【発明が解決しようとする課題】
【０００３】双方向ブロック型高耐圧プレーナデバイスにおいては、主接合の表面に接する境界部に上に述べた構造を構築すると同時に、図１に示すように、チップ周辺の逆方向ブロックのためのＰＮ接合から表面に伸びる空乏層の電界を緩和し、同時にチャンネルストップ効果を発揮させるような主接合に対すると同様な構造が作られなければならない。そのために図１に示すようにチップ周辺部に多大の面積が必要となる。これはチップ面積に対する有効能動領域の面積比を低下させ、チップ原価を上昇させる。
本発明はこの課題を解決しようとするものである。
【課題を解決するための手段】
【０００４】本発明は上に述べた課題を解決するための新規な手段を提供するものである。図２に示すように、図１に示したようなチャンネルストップ３は構成されていない。その代わり、チップ周辺のＰＮ接合のＰ側から電極を取り出し、その電極をチップ主面上の酸化膜上にそのＰＮ接合を跨いで内側に張り出して、張り出し電極４を形成している。この構成は先に述べた従来のプレーナＰＮ接合高耐圧化の手段の一つである。同時に本発明はこの構成、すなわち張り出し電極４が主ＰＮ接合からの空乏層に対してチャンネルストップとしての効果を持つことを見出したものであり、そのために従来必要とされた図１に示すチャンネルストップ３を除外できたものである。従って図２に示すように主ＰＮ接合に対してもチップ周辺からのチャンネルストップ効果を持たせるために、ゲート電極２を酸化膜上に張り出す構成を対称的に構成するものである。それにより、チップ周辺からのＰＮ接合逆方向空乏層の伸びに対してもチャンネルストップ効果をもたせることが出来る。
【発明の効果】
【０００５】本発明により、双方向ブロック型高耐圧プレーナデバイスのチップサイズを大きく減少させ、有効能動領域のチップ面積に占める比率を向上し、原価の低減に大きく貢献するものである。
実現した０．８Ａ用、耐圧６００Ｖのサイリスタでは従来の方法によるものがチップサイズ１．４ｍｍ角であるのに対し、本発明を適用することによって、チップサイズが１．１ｍｍ角で同等製品を実現した。図１ｂと図２ｂを比較すると、図１ｂの従来例では主接合端から表面アノード領域境界線までの距離が２７５μｍであるのに対し、図２の本発明では同上距離が１２５μｍですんでいる。チップ４辺に同様な構造が必要であることから、１辺の大きさはその差の倍、すなわち１５０μｍ×２＝３００μｍの差が生じる。それが上に述べたチップサイズの差になっている。この場合カソード面積は同等である。これにより、チップ面積を３８％減少させることが出来た。
【発明を実施するための最良の形態】
【０００６】本発明を実施する最良の形態は図２ａ、図２ｂ及び図３ｂに示したとおりであるが、詳細は実施例によって説明する。
【実施例１】
【０００７】実施例としてこの場合は０．８Ａ、６００Ｖの双方向ブロック型サイリスタに本発明を適用する場合の構造及び工程について図２ａ、図２ｂに基づいて説明する。
使用するシリコンウェーハ（Ｎ型基板８）はＮ型（１１１）ＦＺ結晶で５０オームｃｍ、シリコンウェーハの厚さは２３０μｍとする。チップサイズは１．１ｍｍである。厚さ約３，０００オングストロームの第一酸化膜を熱酸化によって設け、次にチップ端部から４０μｍの４辺の領域の両面の酸化膜をフォトリソグラフィー工程によって除去する。この際両面マスク合わせ工程によって裏表の酸化膜剥離の位置を合わせる。その後１１００℃の温度に加熱したシリコンウェーハに室温のＢＢｒ３液体を窒素ガスでバブルさせることによって気化させてシリコンウェーハを加熱している拡散炉に流入させ、同時に酸素ガスを別系統から拡散炉に流入させて３０分間ボロンのプレデポジションを行う。
第一酸化膜上に形成された硼珪酸ガラスをバッファード弗酸で除去し、１２５０℃で２４０時間の拡散を行ってシリコンの両面からの合わせ拡散を行う。これによって周辺部が全部Ｐ領域となる分離拡散領域９が完成する。
次に裏面の酸化膜をすべてエッチングして取り除く。表面の酸化膜はゲート拡散マスクを用いてゲート領域となる酸化膜を取り除く。
次に９５０℃に加熱された拡散炉にシリコンウェーハを挿入し、先の方法と同じくＢＢｒ３の液体を窒素ガスでバブルし、別系統から酸素ガスを炉に流入させてボロンのプレデポジションを行う。時間は３０分である。その後表面に出来た硼珪酸ガラスをエッチングで取り除き、１２５０℃で２０時間拡散を行う。これで裏表からのＰ拡散が完成し主ＰＮ接合が出来る。Ｐ型ゲート拡散領域１０の深さは約３０μｍとなる。
次に表面の酸化膜のうちカソード拡散を行う領域の酸化膜をカソード拡散用マスクを用いてエッチングで取り除く。
次に、このシリコンウェーハを１１００℃の拡散炉に挿入し、５℃のオキシ塩化燐（ＰＯＣｌ３）液体をバブルして気化させたガスを拡散炉に流し、別系統からの酸素ガスも炉に流入させて燐のシリコン中への拡散を行う。ＰＯＣｌ３ガスの流入は３０分、シリコンウェーハの同温度保持時間は総計で６時間である。これによりカソード拡散層６が形成される。この拡散深さは約８μｍである。
その後電極窓明けをフォトリソグラフィーを用いて行い、その領域に電極金属（Ａｌ，Ｍｏ，Ｎｉ）を積層し、ゲート電極、カソード電極をエッチングによって形成する。裏面も同様な金属を堆積し、エッチングすることなく最後はチップに切断して完成する。
この際本発明の重要な要点はフォトマスクの設計にある。図２ａ、図２ｂで示したように、図１と違って主表面にＮ＋型のチャンネルストップがない。また最初の分離拡散のＰＮ接合が表面を切るところからと表面の主ＰＮ接合端からそれぞれ２５μｍの範囲にアノード及びゲートからの張り出し電極（２，４）を設けた。同時に両張り出し電極間の距離は７５μｍとした。これは５０オームｃｍの結晶が６００Ｖで空乏層がどれだけ広がるかを計算した結果である。なお、拡散の横方向の拡散距離は縦方向の拡散距離の９０％で設計した。従ってこの設計値はシリコンウェーハの厚さ、ゲートの拡散深さによって異なるのは当然である。
この際、主ＰＮ接合及び周辺ＰＮ接合からＮ型基板８の表面に伸びる空乏層がそのブレークダウン電圧において反対側の張り出し電極２，４の下まで達するように構成すれば、両張り出し電極２，４間の距離（図２ｂでは７５μｍ）を小さく取れるので、チップサイズを最小に出来る。ただし、上記空乏層のＮ型基板８表面に沿って伸びている先端が反対側張り出し電極の端部から離れていても、その張り出し電極はチャンネルストップの効果を持つことが出来る。これは従来の図１ｂ，１１のチャンネルストップと同等の効果だからである。しかし、上記空乏層の先端と反対側張り出し電極の距離が大きくては本発明の効果が削減される。図１ｂと図２ｂの表面の接合部９，１０間の距離、それぞれ２７５μｍと１２５μｍの比較より、上記空乏層先端と張り出し電極端の距離は１００μｍ以下であることが望ましい。
このようにして当設計で６００Ｖ耐圧のプレーナトランジスタを良い信頼性で実現できた。
【実施例２】
【０００８】次にシリコンウェーハ表面の電界緩和のためにガードリング（図３ａ、図３ｂの１３）を有する構造に本発明を適用する実施例について図３ａ、図３ｂの比較において説明する。達成しようとするサイリスタはこの際は９００Ｖ、０．８アンペア用である。使用するシリコンウェーハ（Ｎ型基板８）はＮ型（１１１）ＦＺ結晶で５０オームｃｍ、シリコンウェーハの厚さは実施例１と同じく２３０μｍとする。
図３ａは従来の構成法によるものであり、図３ｂは本発明によるものである。両者とも表面電界緩和のためのガードリング１３がそれぞれ２本構成されている。図３ｂには図３ａにあるチャンネルストップ１１が存在しない。ガードリングがそれぞれ２本存在するのは主ＰＮ接合（ゲート１０とＮ基板，８間）とチップ周辺の分離拡散領域９とＮ基板８間のＰＮ接合から伸びる空乏層にそれぞれ対応するために設けられる。それぞれの寸法は図３ａ、図３ｂに示したとおりである。
製法は実施例１とまったく同様であるが、ガードリング１３の拡散はゲート拡散と同時に行う。すなわちゲート拡散の酸化膜窓明け工程の際にガードリング拡散窓明けを同時に行う。また図３ａのチャンネルストップ領域１１の拡散はカソード領域６の拡散と同時に行う。すべての拡散終了後電極窓明け工程を経てすべての電極、カソード電極１、アノード電極５、ゲート張り出し電極２、チャンネルストップ電極３、アノード張り出し電極４、ガードリング電極１２が形成される。この際注意すべきことはチャンネルストップ電極３、ガードリング電極１２はそれぞれ酸化膜上にチップ内側と周辺側に向かって張り出していることである。図３ａのチャンネルストップ電極３の張り出し部分は伸びてくる空乏層のチャンネルストップ効果を増大するものである。一方図３ｂの構成では実施例１の図２ｂで示したアノード及びゲートからの張り出し電極（２、４）がチャンネルストップ効果を持ったと同様に、ガードリング電極１２そのものにチャンネルストップ効果を持たせている。このためにそれぞれのガードリング電極はもう一つのガードリングを越えて反対側から伸びてくる空乏層に対して張り出している。これによってチャンネルストップ領域１１及び同電極３を廃止することが出来、チップサイズを大きく減少させることが出来た。すなわち図３ａでは主接合１０の表面端から表面アノード領域９の境界線までの距離が６０５μｍであるのに対し、図３ｂの本発明では４０５μｍとなり、チップサイズでは（６０５−４０５）×２＝４００（μｍ）の縮小になっている。すなわち従来例ではチップサイズが一辺２．０６ｍｍに対し、本発明では一辺１．６６ｍｍとなり、３５％の縮小となった。
【比較例】
【０００９】上記実施例１に於いてチップ周辺の裏表合わせ分離拡散を過度に行い、その横方向拡散距離を大きくし、その表面接合端からゲートの主ＰＮ接合端までの距離を９０μｍにしたものは、設計値の１２５μｍよりはるかに小さく、アノードからの張り出し電極が下のＰＮ接合の境界外になってしまったために、張り出し電極（４）のチャンネルストップ効果が発揮できず、主ＰＮ接合の耐圧が４５０Ｖ程度にしか達しなかった。
【図面の簡単な説明】
【００１０】
【図１ａ】  従来の双方向ブロック型高耐圧プレーナデバイスの平面略図
【図１ｂ】  従来の双方向ブロック型高耐圧プレーナデバイスの断面略図
【図２ａ】  本発明による双方向ブロック型プレーナデバイスの平面略図
【図２ｂ】  本発明による双方向ブロック型プレーナデバイスの断面略図
【図３ａ】  従来のガードリングを構成する断面略図
【図３ｂ】  本発明によるガードリング構成を示す断面略図
【符号の説明】
【００１１】１．  カソード電極
２．  ゲート張り出し電極
３．  チャンネルストップ電極
４．  アノード張り出し電極
５．  アノード電極
６．  Ｎ＋型カソード拡散層
７．  ＳｉＯ２
８．  Ｎ型基板
９．  Ｐ型周辺分離拡散領域
１０．Ｐ型ゲート拡散領域
１１．Ｎ＋型チャンネルストップ拡散層
１２．ガードリング電極
１３．Ｐ型ガードリング拡散層
Ａ−Ａ’断面図の位置を示す線
Ｂ−Ｂ’チップ断面の中心線（右側半分は省略）
Ｃ−Ｃ’チップ平面図の中心線
【図１ａ】
2005159279.tif 000003
【図１ｂ】
2005159279.tif 000004
【図２ａ】
2005159279.tif 000005
【図２ｂ】
2005159279.tif 000006
【図３ａ】
2005159279.tif 000007
【図３ｂ】
2005159279.tif 000008