(57)【要約】【課題】装置本体にヒートシンクを装着して装置内部の回路動作に起因して発生する熱を放熱する構造を採ると、ヒートシンクを装着する分だけ半導体集積回路装置のコストアップになる。【解決手段】マスタＬＳＩ１１および複数のスレーブＬＳＩ１２−１〜１２−ｎで構成し、マスタＬＳＩ１１からのコントロール信号Ｃ１〜ＣｎによってスレーブＬＳＩ１２−１〜１２−ｎを排他的にアクティブにする回路システムにおいて、マスタＬＳＩ１１がスレーブＬＳＩ１２−ｉをアクセスする場合、他のスレーブＬＳＩ１２−１〜１２ｉ−１，１２ｉ＋１〜１２ｎについては非アクティブのコントロール信号Ｃ１〜Ｃｉ−１，Ｃｉ＋１〜Ｃｎによる制御によって周辺ブロック２２−１〜２２ｉ−１，２２ｉ＋１〜２２ｎでの無意味なスイッチング動作を阻止して非動作状態にし、消費電力で低減する。【選択図】        図１
2005012067.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路本体と、
前記半導体集積回路本体が非アクティブのとき、当該半導体集積回路内の周辺ブロックを非動作状態にする制御手段と
を備えることを特徴とする半導体集積回路装置。
【請求項２】
前記半導体集積回路本体が複数存在し、これら複数の半導体集積回路本体が排他的にアクティブとなる回路システムにおいて、
前記複数の半導体集積回路本体のうちのアクティブとなる半導体集積回路本体以外の半導体集積回路本体は、当該半導体集積回路内の周辺ブロックが前記制御手段による制御によって非動作状態となる
ことを特徴とする請求項１記載の半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、特にマスタ回路と複数のスレーブ回路からなり、これら複数のスレーブ回路を排他的にアクティブにする回路システムにおける半導体集積回路装置に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置では、搭載規模や搭載ゲート数の増大、あるいは動作スピードの高速化によって消費電力が増加し、それに伴って発熱量が増える傾向にある。したがって、発熱によって性能が低下しないようにするために、装置本体（ＩＣチップ）上にヒートシンクを装着し、当該ヒートシンクを通して装置内部の回路動作に起因して発生する熱を放熱して性能を維持するようにしている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−２５９３２３号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、装置本体にヒートシンクを装着して装置内部の回路動作に起因して発生する熱を放熱する構造を採る従来技術では、ヒートシンクを装着する分だけ半導体集積回路装置のコストアップになるという課題がある。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、装置内部の周辺ブロックでの無駄な発熱を抑制することにより、ヒートシンク等による放熱構造を不要にした半導体集積回路装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明による半導体集積回路装置は、半導体集積回路本体と、前記半導体集積回路本体が非アクティブのとき、当該半導体集積回路内の周辺ブロックを非動作状態にする制御手段とを備える構成となっている。
【０００７】
上記構成の半導体集積回路装置において、半導体集積回路本体が非アクティブのときには、当該半導体集積回路本体は回路動作を無意味に行う必要がない。したがって、半導体集積回路内の特に消費電力が大きい周辺ブロックを非動作状態にすることで、当該半導体集積回路での消費電力を低減できる。その結果、半導体集積回路での無駄な発熱を抑えることができるため、熱抵抗の小さい高価なパッケージやヒートシンクを用いた放電構造を採らなくて済む。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【０００９】
図１は、本発明が適用される回路システムの構成例を示すブロック図である。本回路システムは、マスタＬＳＩ１１と複数のスレーブＬＳＩ１２−１〜１２−ｎとによって構成されており、スレーブＬＳＩ１２−１〜１２−ｎが消費電力の抑制対象のＬＳＩ、即ち本発明の半導体集積回路装置となる。
【００１０】
図１において、マスタＬＳＩ１１は、アドレス情報やデータ情報等を含む多ビット信号群Ｓと、当該多ビット信号群Ｓと関連するコントロール信号Ｃ１〜Ｃｎとを出力する。スレーブＬＳＩ１２−１〜１２−ｎは、マスタＬＳＩ１１から出力される多ビット信号群Ｓおよびコントロール信号Ｃ１〜Ｃｎを受信する。ここで、多ビット信号群Ｓは、スレーブＬＳＩ１２−１〜１２−ｎの各々に対して共用されるシステムバス信号である。コントロール信号Ｃ１〜Ｃｎは、スレーブＬＳＩ１２−１〜１２−ｎの各々に対して排他的にアクティブとなる信号である。
【００１１】
スレーブＬＳＩ１２−１〜１２−ｎは各々、内部セル２１−１〜２１−ｎと、イネーブル制御付周辺ブロック２２−１〜２２−ｎと、周辺ブロック２３−１〜２３−ｎとを少なくとも有する構成となっている。内部セル２１−１〜２１−ｎは、トランジスタ等の回路素子によってロジックが組まれた構成となっている。この内部セル２１−１〜２１−ｎでは、近年、回路素子の微細化が進んでいることで、当該内部セル２１−１〜２１−ｎでの消費電力は少なくなってきている。
【００１２】
イネーブル制御付周辺ブロック２２−１〜２２−ｎは、マスタＬＳＩ１１から供給される多ビット信号群Ｓをパッド（図示せず）を介して取り込んで、内部セル２１−１〜２１−ｎに供給する入力バッファである。この周辺ブロック２２−１〜２２−ｎは、例えば、内部セル２１−１〜２１−ｎの回路素子を静電気から保護したり、入力される多ビット信号群Ｓの第１の論理振幅をそれよりも低い第２の論理振幅に変換して内部セル２１−１〜２１−ｎに供給するなどの機能を持っている。
【００１３】
上記の各機能を実現するために、周辺ブロック２２−１〜２２−ｎは、サイズの大きいトランジスタによって構成されたり、電源・グランドの各ラインが太いパターンで配線されたりする。したがって、周辺ブロック２２−１〜２２−ｎでの消費電力は内部セル２１−１〜２１−ｎでの消費電力に比べて非常に大きなものとなる。一例として、１ＭＨｚの周波数当たりの消費電力は、内部セル２１−１〜２１−ｎではμＷオーダーであるのに対して、周辺ブロック２２−１〜２２−ｎではｍＷオーダーとなる。
【００１４】
周辺ブロック２２−１〜２２−ｎはさらに、自身が属するスレーブＬＳＩ１２−１〜１２−ｎをアクティブにするためのコントロール信号Ｃ１〜Ｃｎが、バッド（図示せず）を介して周辺ブロック２３−１〜２３−ｎに入力されたときにおいてのみ、これら周辺ブロック２３−１〜２３−ｎを経たコントロール信号Ｃ１〜Ｃｎに応答して多ビット信号群Ｓを受け入れて内部セル２１−１〜２１−ｎに供給するためのイネーブル制御機能を有している。
【００１５】
具体的には、イネーブル制御機能付周辺ブロック２２−１〜２２−ｎは、図２に示すように、システムバス３１の各バスライン３２−１〜３２−ｍによってそれぞれ伝送される多ビット信号群Ｓの各信号をそれぞれ一方の入力とし、周辺ブロック２３−１〜２３−ｎを経たコントロール信号Ｃ１〜Ｃｎを他方の入力とするＮＡＮＤゲート３３−１〜３３−ｍをその入力段として有している。ただし、この回路構成は一例に過ぎず、これに限られるものではない。なお、周辺ブロック２３−１〜２３−ｎはバッファである。
【００１６】
このイネーブル制御機能付周辺ブロック２２−１〜２２−ｎにおいて、コントロール信号Ｃ１〜Ｃｎがアクティブ（論理“１”）のときは、ＮＡＮＤゲート３３−１〜３３−ｍはゲート開状態となり、マスタＬＳＩ１１から供給される多ビット信号群Ｓを受け入れて後段の回路を通して内部セル２１−１〜２１−ｎへ供給する。ここで言う、後段の回路とは、先述した機能、即ち静電保護機能や論理振幅の変換機能などを実現するための回路などを言う。
【００１７】
一方、コントロール信号Ｃ１〜Ｃｎが非アクティブ（論理“０”）のときは、ＮＡＮＤゲート３３−１〜３３−ｍはゲート閉状態となり、多ビット信号群Ｓを受け入れを拒否して後段の回路および内部セル２１−１〜２１−ｎへの多ビット信号群Ｓの供給を停止する。これにより、周辺ブロック２２−１〜２２−ｎは、自身が属するスレーブＬＳＩ１２−１〜１２−ｎが非アクティブのときには、ＮＡＮＤゲート３３−１〜３３−ｍからなる入力段を除く回路部分での回路動作は全く行われなくなる。当然のことながら、内部セル２１−１〜２１−ｎにも多ビット信号群Ｓが供給されないため、内部セル２１−１〜２１−ｎでも回路動作は行われないことになる。
【００１８】
続いて、上記構成の回路システムの回路動作について説明する。マスタＬＳＩ１１は、スレーブＬＳＩ１２−１〜１２−ｎに対してコントロール信号Ｃ１〜Ｃｎによって排他的に制御を行う。消費電力抑制対象のスレーブＬＳＩ１２−１〜１２−ｎは、マスタＬＳＩ１１から供給される多ビット信号群Ｓおよびコントロール信号Ｃ１〜Ｃｎによって種々のシステム動作を行うように制御される。
【００１９】
具体的には、コントロール信号Ｃ１〜Ｃｎのいずれか１つのコントロール信号Ｃｉがアクティブになると、そのアクティブのコントロール信号Ｃｉが周辺ブロック２３−ｉ（２３−１〜２３−ｎ）を経由してイネーブル制御機能付周辺ブロック２２−ｉ（２２−１〜２２−ｎ）に与えられる。すると、図２において、アクティブのコントロール信号Ｃｉが与えられることで、ＮＡＮＤゲート３３−１〜３３−ｍがゲート開となり、多ビット信号群Ｓを受け入れて後段の回路を通して内部セル２１−ｉ（２１−１〜２１−ｎ）に供給する。
【００２０】
このとき、コントロール信号Ｃｉ以外のコントロール信号、即ちコントロール信号Ｃ１〜Ｃｉ−１，Ｃｉ＋１〜Ｃｎは非アクティブの状態にある。これらのコントロール信号Ｃ１〜Ｃｉ−１，Ｃｉ＋１〜Ｃｎは、周辺ブロック２３１〜２３ｉ−１，２３ｉ＋１〜２３ｎを経由してイネーブル制御機能付周辺ブロック２２−１〜２２ｉ−１，２２ｉ＋１〜２２ｎに与えられる。そして、非アクティブのコントロール信号Ｃ１〜Ｃｉ−１，Ｃｉ＋１〜Ｃｎが与えられることで、ＮＡＮＤゲート３３−１〜３３−ｍがゲート閉となり、多ビット信号群Ｓの受け入れを拒否する。
【００２１】
イネーブル制御機能付周辺ブロック２２−１〜２２ｉ−１，２２ｉ＋１〜２２ｎの各々において、ＮＡＮＤゲート３３−１〜３３−ｍによって多ビット信号群Ｓの受け入れが拒否されることにより、多ビット信号群Ｓが後段の回路以降に供給されないため、後段の回路ではその回路動作（例えば、スイッチング動作）が行われず非動作状態となる。これにより、非アクティブのコントロール信号Ｃ１〜Ｃｉ−１，Ｃｉ＋１〜Ｃｎが与えられる周辺ブロック２２−１〜２２ｉ−１，２２ｉ＋１〜２２ｎでは、無駄なエネルギーの消費が行われないため、余分な熱の発生を抑えることができる。
【００２２】
上述したように、複数のＬＳＩチップ、即ちマスタＬＳＩ１１およびスレーブＬＳＩ１２−１〜１２−ｎで構成し、マスタＬＳＩ１１からのコントロール信号Ｃ１〜ＣｎによってスレーブＬＳＩ１２−１〜１２−ｎを排他的にアクティブにする回路システムにおいて、マスタＬＳＩ１１がスレーブＬＳＩ１２−ｉをアクセスする場合、他のスレーブＬＳＩ１２−１〜１２ｉ−１，１２ｉ＋１〜１２ｎについては非アクティブのコントロール信号Ｃ１〜Ｃｉ−１，Ｃｉ＋１〜Ｃｎによる制御によって多ビット信号群Ｓの受け入れを拒否することで、次のような作用効果を得ることができる。
【００２３】
すなわち、非アクティブのスレーブＬＳＩ１２−１〜１２ｉ−１，１２ｉ＋１〜１２ｎでは、多ビット信号群Ｓの受け入れを拒否することにより、多ビット信号群Ｓの信号変化による周辺ブロック２２−１〜２２ｉ−１，２２ｉ＋１〜２２ｎの後段の回路部分での無意味なスイッチング動作を阻止して非動作状態とすることができるため、多ビット信号群Ｓの受信不要なタイミングにおいて、周辺ブロック２２−１〜２２ｉ−１，２２ｉ＋１〜２２ｎでの消費電力の低減が可能になり、それに伴って余分な（無駄な）熱の発生を抑えることができる。これにより、熱抵抗の小さな高価なパッケージやヒートシンクを用いた放電構造を採らなくて済むため、半導体集積回路装置のコストを低減できる。
【００２４】
また、ＮＡＮＤゲート３３−１〜３３−ｍによって多ビット信号群Ｓの受け入れが拒否することで、内部セル２１−１〜２１ｉ−１，２１ｉ＋１〜２１ｎに対しても多ビット信号群Ｓが供給されず、内部セル２１−１〜２１ｉ−１，２１ｉ＋１〜２１ｎでも回路動作が行われないことになるため、周辺ブロック２２−１〜２２ｉ−１，２２ｉ＋１〜２２ｎの後段の回路部分での消費電力の低減のみならず、内部セル２１−１〜２１ｉ−１，２１ｉ＋１〜２１ｎでも消費電力を低減できることになる。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、半導体集積回路本体が非アクティブのとき、半導体集積回路内の周辺ブロックを非動作状態にすることにより、当該半導体集積回路での消費電力を低減でき、それによって半導体集積回路での無駄な発熱を抑えることができるため、特別な放電構造を採らなくて済む分だけ半導体集積回路装置の低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明が適用される回路システムの構成例を示すブロック図である。
【図２】周辺ブロックの入力段の構成の一例を示すブロック図である。
【符号の説明】
１１…マスタＬＳＩ、１２−１〜１２−ｎ…スレーブＬＳＩ、２１−１〜２１−ｎ…内部セル、２２−１〜２２−ｎ…イネーブル制御機能付周辺ブロック、２３−１〜２３−ｎ…周辺ブロック、Ｃ１〜Ｃｎ…コントロール信号、Ｓ…多ビット信号群
【図１】
2005012067.tif 000003
【図２】
2005012067.tif 000004