(57)【要約】【課題】  プロセス変動はもとより、電源電圧の変動に対しても、安定した基準電圧を発生させることができる基準電圧発生回路を得る。【解決手段】  電源電圧調整回路２は、外部からの電源電圧Ｖｃｃを一定の電圧ＶＡ及びＶＢに調整して出力し、第１の電圧源回路３は、該電圧ＶＡを電源として負の温度係数を有する電圧Ｖｐｎを生成する。第２の電圧源回路４は、電圧ＶＢを電源として正の温度係数を有する電圧Ｖｐｔａｔを生成すると共に第１の電圧源回路３で生成された電圧Ｖｐｎの負の温度係数を、生成した電圧Ｖｐｔａｔの正の温度係数で打ち消すようにして温度係数を持たない基準電圧Ｖｒｅｆを生成して出力するようにした。【選択図】  図１
2005071172.tif 000002
【特許請求の範囲】
【請求項１】
所定の基準電圧を生成して出力する基準電圧発生回路において、
電源電圧を所定値で一定になるように調整して出力する電源電圧調整回路部と、
該電源電圧調整回路部で調整された電源電圧から負の温度係数を有する電圧Ｖｐｎを生成して出力する第１の電圧源回路部と、
前記電源電圧調整回路部で調整された電源電圧から正の温度係数を有する電圧Ｖｐｔａｔを生成し、該生成した電圧Ｖｐｔａｔと前記第１の電圧源回路部からの電圧Ｖｐｎを加算して前記基準電圧を生成し出力する第２の電圧源回路部と、
を備え、
前記第２の電圧源回路部は、電圧Ｖｐｎの負の温度係数を電圧Ｖｐｔａｔの正の温度係数で打ち消すように、電圧Ｖｐｎに電圧Ｖｐｔａｔを加算して前記基準電圧を生成することを特徴とする基準電圧発生回路。
【請求項２】
前記電源電圧調整回路部は、電源電圧を所定の電圧ＶＡ及びＶＢで一定になるようにそれぞれ調整して出力し、前記第１の電圧源回路部は、該電圧ＶＡから前記電圧Ｖｐｎを生成して出力し、前記第２の電圧源回路部は、該電圧ＶＢから前記電圧Ｖｐｔａｔを生成して出力することを特徴とする請求項１記載の基準電圧発生回路。
【請求項３】
前記電源電圧調整回路部は、デプレッション型のｎチャネル型電界効果トランジスタからなる第１及び第２の各電界効果トランジスタで構成され、該第１の電界効果トランジスタは、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＡを供給し、前記第２の電界効果トランジスタは、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＢを供給することを特徴とする請求項２記載の基準電圧発生回路。
【請求項４】
前記第１の電圧源回路部は、生成した電圧Ｖｐｎに比例した電圧Ｖ２を生成して出力し、前記第２の電圧源回路部は、第１の電圧源回路部からの該電圧Ｖ２に生成した前記電圧Ｖｐｔａｔを加算して前記基準電圧を生成することを特徴とする請求項１、２又は３記載の基準電圧発生回路。
【請求項５】
前記第１の電圧源回路部は、
前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第３及び第４の各電界効果トランジスタと、
サブストレートゲートがソースに接続され、電源電圧と前記第４の電界効果トランジスタのゲートとの間に接続された第５の電界効果トランジスタと、
前記第４の電界効果トランジスタのゲート電圧を分圧して前記電圧Ｖ２を生成して出力する分圧回路と、
を備え、
電圧ＶＡ側に接続された第３の電界効果トランジスタは、ソースとゲートが接続されて定電流源をなし、前記第５の電界効果トランジスタは、ゲートが第３の電界効果トランジスタのゲートに接続されることを特徴とする請求項４記載の基準電圧発生回路。
【請求項６】
前記第２の電圧源回路部は、
前記電圧ＶＢと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第６及び第７の各電界効果トランジスタと、
を備え、
電圧ＶＢ側に接続された第６の電界効果トランジスタは、サブストレートゲートがソースに接続され、ゲートに前記電圧Ｖ２が入力され、前記第７の電界効果トランジスタは、ゲート及びサブストレートゲートがそれぞれソースに接続されて定電流源をなし、第６及び第７の各電界効果トランジスタの接続部から前記基準電圧が出力されることを特徴とする請求項４又は５記載の基準電圧発生回路。
【請求項７】
前記電源電圧調整回路部は、電源電圧を所定の電圧ＶＡで一定になるように調整して出力し、前記第１の電圧源回路部は、該電圧ＶＡから前記電圧Ｖｐｎを生成して出力し、前記第２の電圧源回路部は、該電圧ＶＡから前記電圧Ｖｐｔａｔを生成して出力することを特徴とする請求項１記載の基準電圧発生回路。
【請求項８】
前記電源電圧調整回路部は、デプレッション型のｎチャネル型電界効果トランジスタからなる第１の電界効果トランジスタで構成され、該第１の電界効果トランジスタは、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＡを供給することを特徴とする請求項７記載の基準電圧発生回路。
【請求項９】
前記第１の電圧源回路部は、生成した電圧Ｖｐｎに比例した電圧Ｖ２を生成して出力し、前記第２の電圧源回路部は、第１の電圧源回路部からの該電圧Ｖ２に、生成した前記電圧Ｖｐｔａｔを加算して前記基準電圧を生成することを特徴とする請求項１、７又は８記載の基準電圧発生回路。
【請求項１０】
前記第１の電圧源回路部は、
前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第３及び第４の各電界効果トランジスタと、
サブストレートゲートがソースに接続され、電圧ＶＡと前記第４の電界効果トランジスタのゲートとの間に接続された第５の電界効果トランジスタと、
前記第４の電界効果トランジスタのゲート電圧を分圧して前記電圧Ｖ２を生成して出力する分圧回路と、
を備え、
電圧ＶＡ側に接続された第３の電界効果トランジスタは、ソースとゲートが接続されて定電流源をなし、前記第５の電界効果トランジスタは、ゲートが第３の電界効果トランジスタのゲートに接続されることを特徴とする請求項９記載の基準電圧発生回路。
【請求項１１】
前記第２の電圧源回路部は、
前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第６及び第７の各電界効果トランジスタと、
を備え、
電圧ＶＡ側に接続された第６の電界効果トランジスタは、サブストレートゲートがソースに接続され、ゲートに前記電圧Ｖ２が入力され、前記第７の電界効果トランジスタは、ゲート及びサブストレートゲートがそれぞれソースに接続されて定電流源をなし、第６及び第７の各電界効果トランジスタの接続部から前記基準電圧が出力されることを特徴とする請求項９又は１０記載の基準電圧発生回路。
【請求項１２】
前記電源電圧調整回路部、並びに第１及び第２の各電圧源回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０又は１１記載の基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路に関し、特に温度検出回路や温度計に使用される基準電圧発生回路に関する。
【背景技術】
【０００２】
近年、ゲートの仕事関数差の原理を用いて、正の温度係数を有する電圧Ｖｐｔａｔと負の温度係数を有する電圧Ｖｐｎを加算して基準電圧を発生させる基準電圧発生回路があった（例えば、特許文献１参照。）。このようなゲートの仕事関数差の原理を用いた基準電圧発生回路は、正の温度係数を有する電圧Ｖｐｔａｔと負の温度係数を有する電圧Ｖｐｎを加算して所定の基準電圧Ｖｒｅｆを発生させている。
【０００３】
図１０は、従来の基準電圧発生回路の例を示した回路図である。
図１０の基準電圧発生回路において、ｎチャネル型電界効果トランジスタ（以下、ｎ型トランジスタと呼ぶ）Ｍ１〜Ｍ４は、基板やチャネルドープの不純物濃度が等しく、ｎ型基板のｐウェル内に形成され、各ｎ型トランジスタＭ１〜Ｍ４の基板電位はソース電位と等しい。また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は高濃度ｐ型ゲートを持ち、ｎ型トランジスタＭ１及びＭ２のチャネル幅Ｗとチャネル長Ｌとの比Ｓ（＝Ｗ／Ｌ）は互いに等しい。
【０００４】
また、ｎ型トランジスタＭ３は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ４は低濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ３及びＭ４のチャネル幅Ｗとチャネル長Ｌとの比Ｓ（＝Ｗ／Ｌ）は互いに等しい。ｎ型トランジスタＭ１は定電流源をなし、ｎ型トランジスタＭ１とＭ２に同一の電流が流れる。このため、ｎ型トランジスタＭ２のソース−ゲート間電圧をＶｐｎとし、抵抗Ｒ１とＲ２の抵抗値をそれぞれＲ１及びＲ２で示すと、
Ｖ１＝Ｖｐｎ
Ｖ２＝Ｒ２×Ｖｐｎ／（Ｒ１＋Ｒ２）
となる。
【０００５】
また、ｎ型トランジスタＭ４は定電流源をなし、同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ３とＭ４に、同一の電流が流れるため、ｎ型トランジスタＭ３のソース−ゲート間電圧は（−Ｖｐｔａｔ）となる。ｎ型トランジスタＭ３のゲートには電圧Ｖ２が入力されていることから、ｎ型トランジスタＭ３のソース電圧Ｖ３は、
Ｖ３＝Ｖ２−（−Ｖｐｔａｔ）
＝Ｒ２×Ｖｐｎ／（Ｒ１＋Ｒ２）＋Ｖｐｔａｔ（＝Ｖｒｅｆ）
となる。
【０００６】
図１１に、ｎ型トランジスタＭ１〜Ｍ４のゲート電圧Ｖｇとドレイン電流ＩｄにおけるＶｇ−Ｉｄ特性の例を示す。ｎ型トランジスタＭ１は、ソースとゲートが接続されているため、電流値Ｉｄ１のドレイン電流が流れる。ｎ型トランジスタＭ２は、ｎ型トランジスタＭ１と直列に接続されていることから、同様に電流値Ｉｄ１の電流が流れ、ｎ型トランジスタＭ１及びＭ２のゲート電圧Ｖｇの電圧差が電圧Ｖｐｎとなる。また、ｎ型トランジスタＭ４は、ソースとゲートが接続されているため、電流値Ｉｄ４のドレイン電流が流れる。ｎ型トランジスタＭ３は、ｎ型トランジスタＭ４と直列に接続されているため、同様に電流値Ｉｄ４の電流が流れ、ｎ型トランジスタＭ３及びＭ４のゲート電圧Ｖｇの電圧差が電圧Ｖｐｔａｔとなる。電圧Ｖｐｎと電圧Ｖｐｔａｔの和が基準電圧Ｖｒｅｆとなる。
【０００７】
一方、各ｎ型トランジスタＭ１〜Ｍ４のドレイン−ソース間電圧Ｖｄｓ１〜Ｖｄｓ４は、ｎ型トランジスタＭ１とＭ２との接続部の電圧が（Ｖ１＋Ｖｇｓ５）、ｎ型トランジスタＭ３とＭ４との接続部の電圧がＶ３になることから、下記のようになる。
Ｖｄｓ１＝Ｖｃｃ−（Ｖ１＋Ｖｇｓ５）＝Ｖｃｃ−（Ｖｐｎ＋Ｖｇｓ５）
Ｖｄｓ２＝Ｖ１＋Ｖｇｓ５＝Ｖｐｎ＋Ｖｇｓ５
Ｖｄｓ３＝Ｖｃｃ−Ｖ３＝Ｖｃｃ−Ｖｒｅｆ
Ｖｄｓ４＝Ｖ３＝Ｖｆｅｆ
【特許文献１】特開２００１−２８４４６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
電圧Ｖｐｎ又は基準電圧Ｖｒｅｆは安定して発生し、回路が正常動作していれば、電圧値Ｖｇｓ５も安定しているため、電圧値Ｖｄｓ２及びＶｄｓ４は安定している。しかし、電源電圧Ｖｃｃが変動すると、電圧値Ｖｄｓ１及びＶｄｓ３は電源電圧Ｖｃｃに伴って変動するという問題があった。
図１１に示すように、電源電圧Ｖｃｃが高くなると、実線で示したｎ型トランジスタＭ１，Ｍ３のＶｄ−Ｉｄ特性が点線で示した特性にずれてしまい、本来の電圧Ｖｐｎ及びＶｐｔａｔから、それぞれ電圧ΔＶｐｎ及び電圧ΔＶｐｔａｔ分大きくなり基準電圧Ｖｒｅｆが大きくなってしまうという問題があった。
【０００９】
本発明は、上記のような問題を解決するためになされたものであり、プロセス変動はもとより、電源電圧の変動に対しても、安定した基準電圧を発生させることができる基準電圧発生回路を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る基準電圧発生回路は、所定の基準電圧を生成して出力する基準電圧発生回路において、
電源電圧を所定値で一定になるように調整して出力する電源電圧調整回路部と、
該電源電圧調整回路部で調整された電源電圧から負の温度係数を有する電圧Ｖｐｎを生成して出力する第１の電圧源回路部と、
前記電源電圧調整回路部で調整された電源電圧から正の温度係数を有する電圧Ｖｐｔａｔを生成し、該生成した電圧Ｖｐｔａｔと前記第１の電圧源回路部からの電圧Ｖｐｎを加算して前記基準電圧を生成し出力する第２の電圧源回路部と、
を備え、
前記第２の電圧源回路部は、電圧Ｖｐｎの負の温度係数を電圧Ｖｐｔａｔの正の温度係数で打ち消すように、電圧Ｖｐｎに電圧Ｖｐｔａｔを加算して前記基準電圧を生成するものである。
【００１１】
また、前記電源電圧調整回路部は、電源電圧を所定の電圧ＶＡ及びＶＢで一定になるようにそれぞれ調整して出力し、前記第１の電圧源回路部は、該電圧ＶＡから前記電圧Ｖｐｎを生成して出力し、前記第２の電圧源回路部は、該電圧ＶＢから前記電圧Ｖｐｔａｔを生成して出力するようにした。
【００１２】
具体的には、前記電源電圧調整回路部は、デプレッション型のｎチャネル型電界効果トランジスタからなる第１及び第２の各電界効果トランジスタで構成され、該第１の電界効果トランジスタは、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＡを供給し、前記第２の電界効果トランジスタは、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＢを供給するようにした。
【００１３】
また、前記第１の電圧源回路部は、生成した電圧Ｖｐｎに比例した電圧Ｖ２を生成して出力し、前記第２の電圧源回路部は、第１の電圧源回路部からの該電圧Ｖ２に、生成した前記電圧Ｖｐｔａｔを加算して前記基準電圧を生成するようにした。
【００１４】
具体的には、前記第１の電圧源回路部は、
前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第３及び第４の各電界効果トランジスタと、
サブストレートゲートがソースに接続され、電源電圧と前記第４の電界効果トランジスタのゲートとの間に接続された第５の電界効果トランジスタと、
前記第４の電界効果トランジスタのゲート電圧を分圧して前記電圧Ｖ２を生成して出力する分圧回路と、
を備え、
電圧ＶＡ側に接続された第３の電界効果トランジスタは、ソースとゲートが接続されて定電流源をなし、前記第５の電界効果トランジスタは、ゲートが第３の電界効果トランジスタのゲートに接続されるようにした。
【００１５】
また、具体的には、前記第２の電圧源回路部は、
前記電圧ＶＢと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第６及び第７の各電界効果トランジスタと、
を備え、
電圧ＶＢ側に接続された第６の電界効果トランジスタは、サブストレートゲートがソースに接続され、ゲートに前記電圧Ｖ２が入力され、前記第７の電界効果トランジスタは、ゲート及びサブストレートゲートがそれぞれソースに接続されて定電流源をなし、第６及び第７の各電界効果トランジスタの接続部から前記基準電圧が出力されるようにした。
【００１６】
一方、前記電源電圧調整回路部は、電源電圧を所定の電圧ＶＡで一定になるように調整して出力し、前記第１の電圧源回路部は、該電圧ＶＡから前記電圧Ｖｐｎを生成して出力し、前記第２の電圧源回路部は、該電圧ＶＡから前記電圧Ｖｐｔａｔを生成して出力するようにしてもよい。
【００１７】
この場合、前記電源電圧調整回路部は、デプレッション型のｎチャネル型電界効果トランジスタからなる第１の電界効果トランジスタで構成され、該第１の電界効果トランジスタは、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＡを供給するようにした。
【００１８】
また、前記第１の電圧源回路部は、生成した電圧Ｖｐｎに比例した電圧Ｖ２を生成して出力し、前記第２の電圧源回路部は、第１の電圧源回路部からの該電圧Ｖ２に、生成した前記電圧Ｖｐｔａｔを加算して前記基準電圧を生成するようにした。
【００１９】
具体的には、前記第１の電圧源回路部は、
前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第３及び第４の各電界効果トランジスタと、
サブストレートゲートがソースに接続され、電圧ＶＡと前記第４の電界効果トランジスタのゲートとの間に接続された第５の電界効果トランジスタと、
前記第４の電界効果トランジスタのゲート電圧を分圧して前記電圧Ｖ２を生成して出力する分圧回路と、
を備え、
電圧ＶＡ側に接続された第３の電界効果トランジスタは、ソースとゲートが接続されて定電流源をなし、前記第５の電界効果トランジスタは、ゲートが第３の電界効果トランジスタのゲートに接続されるようにした。
【００２０】
また、具体的には、前記第２の電圧源回路部は、
前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第６及び第７の各電界効果トランジスタと、
を備え、
電圧ＶＡ側に接続された第６の電界効果トランジスタは、サブストレートゲートがソースに接続され、ゲートに前記電圧Ｖ２が入力され、前記第７の電界効果トランジスタは、ゲート及びサブストレートゲートがそれぞれソースに接続されて定電流源をなし、第６及び第７の各電界効果トランジスタの接続部から前記基準電圧が出力されるようにした。
【００２１】
また、前記電源電圧調整回路部、並びに第１及び第２の各電圧源回路部は、１つのＩＣに集積されるようにしてもよい。
【発明の効果】
【００２２】
本発明の基準電圧発生回路によれば、電源電圧を所定値で一定になるように調整して第１及び第２の各電圧源回路部に供給するようにしたことから、プロセス変動はもとより、電源電圧の変動に対しても、安定した基準電圧を発生させることができる。
【発明を実施するための最良の形態】
【００２３】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における基準電圧発生回路の構成例を示したブロック図である。
図１において、基準電圧発生回路１は、電源電圧調整回路２と、第１の電圧源回路３と、第２の電圧源回路４とで構成されている。なお、電源電圧調整回路２は電源電圧調整回路部を、第１の電圧源回路３は第１の電圧源回路部を、第２の電圧源回路４は第２の電圧源回路部をそれぞれなす。また、電源電圧調整回路２、第１の電圧源回路３及び第２の電圧源回路４は、１つのＩＣに集積されるようにしてもよい。
【００２４】
電源電圧調整回路２は、外部からの電源電圧Ｖｃｃを一定の電圧ＶＡ及びＶＢに調整して出力し、第１の電圧源回路３は、該電圧ＶＡを電源として負の温度係数を有する電圧Ｖｐｎを生成する。第２の電圧源回路４は、電圧ＶＢを電源として正の温度係数を有する電圧Ｖｐｔａｔを生成すると共に第１の電圧源回路３で生成された電圧Ｖｐｎの負の温度係数を、生成した電圧Ｖｐｔａｔの正の温度係数で打ち消すようにして温度係数を持たない基準電圧Ｖｒｅｆを生成して出力する。
【００２５】
図２は、図１の基準電圧発生回路の内部回路例を示した図であり、図２では、第１の電圧源回路３は、電圧Ｖｐｎに比例した電圧Ｖ２を生成して出力し、第２の電圧源回路４は、第１の電圧源回路３から入力された電圧Ｖ２に、生成した電圧Ｖｐｔａｔを加算して温度係数を持たない基準電圧Ｖｒｅｆを生成して出力する場合を例にして示している。
図２において、電源電圧調整回路２は、ｎチャネル型電界効果トランジスタ（以下、ｎ型トランジスタと呼ぶ）Ｍ６及びＭ７で構成されており、第１の電圧源回路３は、ｎ型トランジスタＭ１，Ｍ２，Ｍ５及び抵抗Ｒ１，Ｒ２で構成され、第２の電圧源回路４は、ｎ型トランジスタＭ３，Ｍ４で構成されている。
【００２６】
なお、ｎ型トランジスタＭ１は第３の電界効果トランジスタを、ｎ型トランジスタＭ２は第４の電界効果トランジスタを、ｎ型トランジスタＭ５は第５の電界効果トランジスタをそれぞれなし、抵抗Ｒ１及びＲ２は分圧回路をなす。また、ｎ型トランジスタＭ３は第６の電界効果トランジスタを、ｎ型トランジスタＭ４は第７の電界効果トランジスタを、ｎ型トランジスタＭ６は第１の電界効果トランジスタを、ｎ型トランジスタＭ７は第２の電界効果トランジスタをそれぞれなす。
【００２７】
ｎ型トランジスタＭ１〜Ｍ４は、基板やチャネルドープの不純物濃度が等しく、ｎ型基板のｐウェル内に形成され、各ｎ型トランジスタＭ１〜Ｍ４の基板電位はソース電位と等しい。また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は高濃度ｐ型ゲートを持ち、ｎ型トランジスタＭ１及びＭ２のチャネル幅Ｗとチャネル長Ｌとの比Ｓ（＝Ｗ／Ｌ）は互いに等しい。また、ｎ型トランジスタＭ３は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ４は低濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ３及びＭ４のチャネル幅Ｗとチャネル長Ｌとの比Ｓ（＝Ｗ／Ｌ）は互いに等しい。
【００２８】
電源電圧Ｖｃｃと接地電圧との間には、ｎ型トランジスタＭ５と抵抗Ｒ１，Ｒ２が直列に接続され、ｎ型トランジスタＭ５と抵抗Ｒ１との接続部の電圧Ｖ１は抵抗Ｒ１とＲ２で分圧され、該分圧電圧が電圧Ｖ２となる。ｎ型トランジスタＭ５及びＭ１のゲートは接続され、ｎ型トランジスタＭ２のゲートには電圧Ｖ１が入力されている。ｎ型トランジスタＭ１は、ソースとゲートが接続されて定電流源をなし、電圧ＶＡと接地電圧との間には、ｎ型トランジスタＭ１及びＭ２が直列に接続され、異種導電型を持つｎ型トランジスタＭ１とＭ２に同一の電流が流れる。
【００２９】
また、ｎ型トランジスタＭ３のゲートには電圧Ｖ２が入力され、ｎ型トランジスタＭ４は、ソースとゲートが接続されて定電流源をなしている。電圧ＶＢと接地電圧との間には、ｎ型トランジスタＭ３及びＭ４が直列に接続され、同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ３とＭ４に、同一の電流が流れる。
【００３０】
次に、電源電圧調整回路２において、ｎ型トランジスタＭ６及びＭ７は、ｎ型基板のｐウェル内に形成されたデプレッション型トランジスタであり、それぞれのゲートとソースは接続され、サブストレートゲートはそれぞれ接地電圧に接続されている。また、ｎ型トランジスタＭ６のソースはｎ型トランジスタＭ１のドレインに、ｎ型トランジスタＭ７のソースはｎ型トランジスタＭ３のドレインにそれぞれ接続され、ｎ型トランジスタＭ６及びＭ７の各ドレインは電源電圧Ｖｃｃに接続されている。
【００３１】
このような構成において、ｎ型トランジスタＭ１は、ソースとゲートが接続されて定電流源をなし、ｎ型トランジスタＭ１とＭ２を直列に接続していることから、これらの異種導電型を持つｎ型トランジスタＭ１とＭ２に同一の電流が流れる。このため、ｎ型トランジスタＭ２のソース−ゲート間電圧をＶｐｎとし、抵抗Ｒ１とＲ２の抵抗値をそれぞれＲ１及びＲ２で示すと、
Ｖ１＝Ｖｐｎ
Ｖ２＝Ｒ２×Ｖｐｎ／（Ｒ１＋Ｒ２）
となる。
【００３２】
また、ｎ型トランジスタＭ４は、ソースとゲートが接続されて定電流源をなし、ｎ型トランジスタＭ３とＭ４を直列に接続している。このことから、これらの同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ３とＭ４に、同一の電流が流れるため、ｎ型トランジスタＭ３のソース−ゲート間電圧は（−Ｖｐｔａｔ）となる。ｎ型トランジスタＭ３のゲートには電圧Ｖ２が入力されていることから、ｎ型トランジスタＭ３のソース電圧Ｖ３は、
Ｖ３＝Ｖ２−（−Ｖｐｔａｔ）
＝Ｒ２×Ｖｐｎ／（Ｒ１＋Ｒ２）＋Ｖｐｔａｔ（＝Ｖｒｅｆ）
となる。
【００３３】
図３は、ｎ型トランジスタＭ１〜Ｍ４のゲート電圧Ｖｇとドレイン電流ＩｄとのＶｇ−Ｉｄ特性を示している。ｎ型トランジスタＭ１は、ソースとゲートが接続されているため、電流値Ｉｄ１のドレイン電流が流れる。ｎ型トランジスタＭ２は、ｎ型トランジスタＭ１と直列に接続されていることから、同様に電流値Ｉｄ１の電流が流れ、ｎ型トランジスタＭ１及びＭ２のゲート電圧Ｖｇの電圧差が電圧Ｖｐｎとなる。また、ｎ型トランジスタＭ４は、ソースとゲートが接続されているため、電流値Ｉｄ４のドレイン電流が流れる。ｎ型トランジスタＭ３は、ｎ型トランジスタＭ４と直列に接続されているため、同様に電流値Ｉｄ４の電流が流れ、ｎ型トランジスタＭ３及びＭ４のゲート電圧Ｖｇの電圧差が電圧Ｖｐｔａｔとなる。電圧Ｖｐｎと電圧Ｖｐｔａｔの和が基準電圧Ｖｒｅｆになる。
【００３４】
プロセスの変動によって基板やチャネルドープの不純物濃度がばらついても、すべてのトランジスタの各濃度も同様にばらつく。このため、ｎ型トランジスタＭ１〜Ｍ４のドレイン電圧Ｖｄとドレイン電流ＩｄとのＶｄ−Ｉｄ特性が図３の関係を保ったまま、左右にずれるだけであり、電圧Ｖｐｎや電圧Ｖｐｔａｔの絶対値にはほとんど影響を与えずに、安定した基準電圧Ｖｒｅｆを発生させることができる。
【００３５】
一方、このときの各ｎ型トランジスタＭ１〜Ｍ４のドレイン−ソース間電圧Ｖｄｓ１〜Ｖｄｓ４は、ｎ型トランジスタＭ１とＭ２との接続部の電圧が（Ｖ１＋Ｖｇｓ５）、ｎ型トランジスタＭ３とＭ４との接続部の電圧がＶ３になることから、下記のようになる。
Ｖｄｓ１＝Ｖｃｃ−（Ｖ１＋Ｖｇｓ５）＝Ｖｃｃ−（Ｖｐｎ＋Ｖｇｓ５）
Ｖｄｓ２＝Ｖ１＋Ｖｇｓ５＝Ｖｐｎ＋Ｖｇｓ５
Ｖｄｓ３＝Ｖｃｃ−Ｖ３＝Ｖｃｃ−Ｖｒｅｆ
Ｖｄｓ４＝Ｖ３＝Ｖｆｅｆ
【００３６】
次に、図４は、ｎ型トランジスタＭ６のドレイン電流Ｉｄと電圧ＶＡとのＶＡ−Ｉｄ特性の例を示した図である。
図４では、電源電圧Ｖｃｃを電圧値ＶｃｃＡ、ＶｃｃＢ、ＶｃｃＣと変化させ、電圧ＶＡを上昇させたときのｎ型トランジスタＭ６に流れるドレイン電流の変化を示している。例えば、Ｖｃｃ＝ＶｃｃＡのときは、電圧ＶＡが電圧値ＶｃｃＡに近づくとドレイン電流Ｉｄが急激に減少し、ＶＡ＝ＶｃｃＡでドレイン電流Ｉｄは０になる。図３から、定電流源のｎ型トランジスタＭ１には電流値Ｉｄ１の電流が流れるので、同じ電流パス上にあるｎ型トランジスタＭ６にも同じ電流値Ｉｄ１の電流が流れる。
【００３７】
したがって、電圧ＶＡは、電源電圧Ｖｃｃに関係なく電圧値Ｖｃｃ１に固定される。ただし、電流値Ｉｄ１が小さすぎて、電流値Ｉｄ１ａになったときの電圧ＶＡの電圧値はＶｃｃ１ａになる。このため、Ｖｃｃ＝ＶｃｃＢのときはＶｃｃ１ａ＜ＶｃｃＢ、Ｖｃｃ＝ＶｃｃＣのときはＶｃｃ１ａ＜ＶｃｃＣなので、電圧ＶＡの電圧値はＶｃｃ１ａに固定されるが、Ｖｃｃ＝ＶｃｃＡのときは、Ｖｃｃ１ａ＞ＶｃｃＡなので、電圧ＶＡは電圧値ＶｃｃＡにしかならない。これらのことを図５に示す。
【００３８】
ドレイン電流がＩｄ１のときは、Ｖｃｃ＝ＶｃｃＡでも電圧ＶＡは、電圧値Ｖｃｃ１で一定になるが、ドレイン電流がＩｄ１ａのときは、電源電圧Ｖｃｃは電圧値ＶｃｃＢよりも大きくないと一定電圧値Ｖｃｃ１ａにならない。したがって、回路の最低動作電圧によって、必要なドレイン電流、又は電圧値Ｖｃｃ１を検討しなければならないが、これらの値は、ｎ型トランジスタＭ６のチャネル幅Ｗ又はチャネル長Ｌを調整することで、簡単に得ることができる。
【００３９】
次に、図６は、ｎ型トランジスタＭ７における電圧ＶＢとドレイン電流ＩｄとのＶＢ−Ｉｄ特性の例を示している。図６では、電源電圧ＶｃｃをＶｃｃＡ、ＶｃｃＢ、ＶｃｃＣと変化させ、電圧ＶＢを上昇させたときのｎ型トランジスタＭ７に流れるドレイン電流の変化を示している。例えば、Ｖｃｃ＝ＶｃｃＡのときは、電圧ＶＢが電圧値ＶｃｃＡに近づくとドレイン電流Ｉｄが急激に減少し、ＶＢ＝ＶｃｃＡでドレイン電流Ｉｄは０になる。図３から、定電流源のｎ型トランジスタＭ４には電流値Ｉｄ４の電流が流れるので、同じ電流パス上にあるｎ型トランジスタＭ７にも同じ電流値Ｉｄ４の電流が流れる。
【００４０】
したがって、電圧ＶＢは、電源電圧Ｖｃｃに関係なく電圧値Ｖｃｃ４に固定される。ただし、電流値Ｉｄ４が小さすぎて、電流値Ｉｄ４ａになったときの電圧ＶＢの電圧値はＶｃｃ４ａになる。このため、Ｖｃｃ＝ＶｃｃＢのときはＶｃｃ４ａ＜ＶｃｃＢ、Ｖｃｃ＝ＶｃｃＣのときはＶｃｃ４ａ＜ＶｃｃＣなので、電圧ＶＢの電圧値はＶｃｃ４ａに固定されるが、Ｖｃｃ＝ＶｃｃＡのときは、Ｖｃｃ４ａ＞ＶｃｃＡなので、電圧ＶＢは電圧値ＶｃｃＡにしかならない。これらのことを図７に示す。
【００４１】
ドレイン電流がＩｄ４のときは、Ｖｃｃ＝ＶｃｃＡでも電圧ＶＢは、電圧値Ｖｃｃ４で一定になるが、ドレイン電流がＩｄ４ａのときは、電源電圧Ｖｃｃは電圧値ＶｃｃＢより大きくないと一定電圧値Ｖｃｃ４ａにならない。したがって、回路の最低動作電圧によって、必要なドレイン電流、又は電圧値Ｖｃｃ４を検討しなければならないが、これらの値は、ｎ型トランジスタＭ７のチャネル幅Ｗ又はチャネル長Ｌを調整することで、簡単に得ることができる。
【００４２】
このように、ｎ型トランジスタＭ６、Ｍ７を設けることによって、電源電圧Ｖｃｃが変動しても、電圧ＶＡ及びＶＢはそれぞれ一定電圧Ｖｃｃ１とＶｃｃ４に固定される。したがって、各トランジスタのＶｄｓは、ｎ型トランジスタＭ１とＭ２との間の電圧が（Ｖ１＋Ｖｇｓ５）、ｎ型トランジスタＭ３とＭ４の間の電圧がＶ３になるので、
Ｖｄｓ１＝ＶＡ−（Ｖ１＋Ｖｇｓ５）＝Ｖｃｃ１−（Ｖｐｎ＋Ｖｇｓ５）
Ｖｄｓ２＝Ｖ１＋Ｖｇｓ５＝Ｖｐｎ＋Ｖｇｓ５
Ｖｄｓ３＝ＶＢ−Ｖ３＝Ｖｃｃ４−Ｖｒｅｆ
Ｖｄｓ４＝Ｖ３＝Ｖｆｅｆ
となる。
【００４３】
Ｖｐｎ、Ｖｒｅｆ、Ｖｇｓは、安定して発生し、Ｖｃｃ１、Ｖｃｃ４も電源電圧Ｖｃｃの変動が生じても一定電圧であり、ｎ型トランジスタＭ１〜Ｍ４の各ドレイン−ソース間電圧値Ｖｄｓ１〜Ｖｄｓ４は、電源電圧Ｖｃｃの変動に無関係になり、常に一定の値となる。したがって、電源電圧Ｖｃｃの変動によるＶｇ−Ｉｄ特性のずれは生じなくなり、基準電圧Ｖｒｅｆの変動をなくすことができる。また、ゲートの仕事関数差の原理を応用しているので、プロセス変動に対しても基準電圧Ｖｒｅｆの変動をなくすことができる。
【００４４】
第２の実施の形態．
前記第１の実施の形態では、電源電圧調整回路２は、２つのｎ型トランジスタＭ６及びＭ７で構成されていたが、ｎ型トランジスタＭ６のみで構成するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図８は、本発明の第２の実施の形態における基準電圧発生回路の構成例を示したブロック図である。なお、図８では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００４５】
図８における図１との相違点は、図１の電源電圧調整回路２が外部からの電源電圧Ｖｃｃを一定の電圧ＶＡに調整して第１及び第２の各電圧源回路３，４にそれぞれ出力するようにしたことにあり、これに伴って、図１の電源電圧調整回路２を電源電圧調整回路２ａに、図１の基準電圧発生回路１を基準電圧発生回路１ａにした。
図８において、基準電圧発生回路１ａは、電源電圧調整回路２ａと、第１の電圧源回路３と、第２の電圧源回路４とで構成されている。なお、電源電圧調整回路２ａ、第１の電圧源回路３及び第２の電圧源回路３は、１つのＩＣに集積されるようにしてもよい。
【００４６】
電源電圧調整回路２ａは、外部からの電源電圧Ｖｃｃを一定の電圧ＶＡに調整して出力し、第１の電圧源回路３は、該電圧ＶＡを電源として負の温度係数を有する電圧Ｖｐｎを生成する。第２の電圧源回路４は、電圧ＶＡを電源として正の温度係数を有する電圧Ｖｐｔａｔを生成すると共に第１の電圧源回路３で生成された電圧Ｖｐｎの負の温度係数を、生成した電圧Ｖｐｔａｔの正の温度係数で打ち消すようにして温度係数を持たない基準電圧Ｖｒｅｆを生成して出力する。
【００４７】
図９は、本発明の第２の実施の形態における基準電圧発生回路の内部回路例を示した図である。なお、図９では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。また、図９では図２と同様に、第１の電圧源回路３は、電圧Ｖｐｎに比例した電圧Ｖ２を生成して出力し、第２の電圧源回路４は、第１の電圧源回路３から入力された電圧Ｖ２に、生成した電圧Ｖｐｔａｔを加算して温度係数を持たない基準電圧Ｖｒｅｆを生成して出力する場合を例にして示している。
【００４８】
図９における図２との相違点は、図２の電源電圧調整回路２におけるｎ型トランジスタＭ７をなくし、ｎ型トランジスタＭ１，Ｍ３，Ｍ５の各ドレインにＮＭＯＳトランジスタＭ６からの電圧ＶＡをそれぞれ印加するようにしたことにある。すなわち、図２ではｎ型トランジスタＭ５のドレインに電源電圧Ｖｃｃが入力されていたが、図９ではｎ型トランジスタＭ５のドレインに電源電圧調整回路２で調整された電圧ＶＡを入力するようにした。
【００４９】
図９において、電源電圧調整回路２ａは、ｎ型トランジスタＭ６で構成されており、第１の電圧源回路３は、ｎ型トランジスタＭ１，Ｍ２，Ｍ５及び抵抗Ｒ１，Ｒ２で構成され、第２の電圧源回路４は、ｎ型トランジスタＭ３，Ｍ４で構成されている。
電圧ＶＡと接地電圧との間には、ｎ型トランジスタＭ５と抵抗Ｒ１，Ｒ２が直列に接続され、ｎ型トランジスタＭ５と抵抗Ｒ１との接続部の電圧Ｖ１は抵抗Ｒ１とＲ２で分圧され、該分圧電圧が電圧Ｖ２となる。なお、電源電圧調整回路２ａのｎ型トランジスタＭ６、第１の電圧源回路３及び第２の電圧源回路４の動作は、図２と同様であるのでその説明を省略する。
このようにすることにより、前記第１の実施の形態と同様の効果を得ることができると共に電源電圧調整回路２ａの回路構成を簡単にすることができる。
【００５０】
また、図２の前記第１の実施の形態の場合、ｎ型トランジスタＭ５のドレインには電源電圧Ｖｃｃが入力されている。このため、電源電圧Ｖｃｃの電圧が上昇するとｎ型トランジスタＭ５のゲート電圧が低下する。ｎ型トランジスタＭ５のゲート電圧が低下すると、ｎ型トランジスタＭ２のドレイン電圧が低下し、ｎ型トランジスタＭ２のドレイン−ソース間電圧が低下する。このため、ｎ型トランジスタＭ２のドレイン電圧−ドレイン電流特性において、飽和領域から線形領域に遷移し、ｎ型トランジスタＭ２のドレイン電流が低下する。ｎ型トランジスタＭ２のドレイン電流が低下すると、ｎ型トランジスタＭ１が定電流源をなしていることから、ｎ型トランジスタＭ２のゲート電圧が上昇し、電圧Ｖｐｎが上昇する場合がある。本第２の実施の形態の基準電圧発生回路では、このような電源電圧Ｖｃｃの上昇に伴う電圧Ｖｐｎの上昇を防止することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施の形態における基準電圧発生回路の構成例を示したブロック図である。
【図２】図１の基準電圧発生回路の内部回路例を示した図である。
【図３】図２のｎ型トランジスタＭ１〜Ｍ４におけるＶｇ−Ｉｄ特性の例を示している。
【図４】図２のｎ型トランジスタＭ６におけるＶＡ−Ｉｄ特性の例を示した図である。
【図５】電源電圧Ｖｃｃと電圧ＶＡの特性の例を示した図である。
【図６】図２のｎ型トランジスタＭ７におけるＶＢ−Ｉｄ特性の例を示した図である。
【図７】電源電圧Ｖｃｃと電圧ＶＢの特性例を示した図である。
【図８】本発明の第２の実施の形態における基準電圧発生回路の構成例を示したブロック図である。
【図９】本発明の第２の実施の形態における基準電圧発生回路の内部回路例を示した図である。
【図１０】従来の基準電圧発生回路の例を示した回路図である。
【図１１】ｎ型トランジスタＭ１〜Ｍ４のＶｇ−Ｉｄ特性の例を示した図である。
【符号の説明】
【００５２】
１，１ａ  基準電圧発生回路
２，２ａ  電源電圧調整回路
３  第１の電圧源回路
４  第２の電圧源回路
Ｍ１〜Ｍ７  ｎ型トランジスタ
Ｒ１，Ｒ２  抵抗
【図１】
2005071172.tif 000003
【図２】
2005071172.tif 000004
【図３】
2005071172.tif 000005
【図４】
2005071172.tif 000006
【図５】
2005071172.tif 000007
【図６】
2005071172.tif 000008
【図７】
2005071172.tif 000009
【図８】
2005071172.tif 000010
【図９】
2005071172.tif 000011
【図１０】
2005071172.tif 000012
【図１１】
2005071172.tif 000013