(57)【要約】【課題】  フューズ上の層間絶縁膜の膜厚の制御とメタルパッド部の開孔を同時に行うことができる半導体装置の製造方法及び半導体装置を提供する。【解決手段】  半導体基板上に形成された第１の層間絶縁膜１の所定領域に第１の金属配線２を形成する工程と、第１の層間絶縁膜１及び第１の金属配線２上に第２の層間絶縁膜３を形成する工程と、第２の層間絶縁膜３上に所定パターンの第２の金属配線４を形成する工程と、第２の層間絶縁膜３及び第１の金属配線４上に、第1の絶縁保護膜５、第２の絶縁保護膜６を順次形成する工程と、第２の絶縁保護膜６の、第１の金属配線上２及び第２の金属配線４上の所定領域に、第1の絶縁保護膜３に到達する開孔部を形成する工程と、開孔部底部の第1の絶縁保護膜５を除去する工程を備える。【選択図】  図１
2005101287.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の層間絶縁膜の所定領域に第１の金属配線を形成する工程と、
前記第１の層間絶縁膜及び前記第１の金属配線上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に所定パターンの第２の金属配線を形成する工程と、
前記第２の層間絶縁膜及び前記第２の金属配線上に、第1の絶縁保護膜、第２の絶縁保護膜を順次形成する工程と、
前記第２の絶縁保護膜の、前記第１の金属配線上及び前記第２の金属配線上の所定領域に、前記第1の絶縁保護膜に到達する開孔部を形成する工程と、
前記開孔部底部の前記第1の絶縁保護膜を除去する工程を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記開孔部を形成する工程は、前記第２の絶縁保護膜の所定領域を選択的に第１のエッチング条件でエッチングし、前記第1の絶縁保護膜に到達して自己制御的にエッチングを止める工程を備え、
前記第1の絶縁保護膜を除去する工程は、前記第１のエッチング条件と異なる第２のエッチング条件で前記第1の絶縁保護膜をエッチング除去する工程を備えることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１の金属配線は、フューズであり、前記第２の金属配線はメタルパッドであることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記第1の絶縁保護膜は、シリコン窒化膜、シリコンオキシカーバイド膜のいずれかであることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。  
【請求項５】
半導体基板上に形成された第１の層間絶縁膜の所定領域に形成されたフューズと、
前記第１の層間絶縁膜及び前記フューズ上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上の所定領域に形成されたメタルパッドと、
前記第２の層間絶縁膜及び前記メタルパッド上に形成された第1の絶縁保護膜と、
前記第１の絶縁保護膜上に形成され、前記フューズ及び前記メタルパッド上に開孔部を有し、所定条件下における前記第１の絶縁保護膜に対するエッチング選択比が１０以上である第２の絶縁保護膜を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不良回路切断を目的としたフューズを有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
一般に高集積化された半導体装置においては、不良回路が発生した際に代替する冗長回路が設けられている。不良回路にはフューズが接続されており、フューズにレーザーを照射して切断（フューズブロー）することにより、不良回路が切断される。このようなフューズの構造を図８に示す。図に示すように、層間絶縁膜１１、１３、絶縁保護膜１６が順次積層されており、層間絶縁膜１３の下にフューズが形成されている。そして、フューズ１２上の絶縁保護膜１６には、層間絶縁膜１３に到達する開孔部が設けられている。すなわち、フューズ１２上には層間絶縁膜１３が形成されており、確実にフューズブローするためには、この層間絶縁膜１３の膜厚ｄをレーザー装置能力により制限される膜厚規格内に制御する必要がある。
【０００３】
図９、１０にこのようなフューズを有する半導体装置の製造工程を示す。先ず、図９に示すように、素子領域の形成された半導体基板（図示せず）上に形成された層間絶縁膜１１の所定領域に、フューズとなるメタル配線層を形成する溝を形成する。そして、スパッタ法によりＴａＮ膜１２ａ、Ｃｕ膜１２ｂを順次堆積し、さらにメッキ法によりＣｕ膜１２ｃを堆積した後、溝部分以外の金属膜を除去し、フューズ１２を形成する。
【０００４】
次いで、図１０に示すように、層間絶縁膜１３を形成し、所定領域に外部リードと接続するメタルパッド１４を形成した後、全面にパッシベーション膜となる絶縁保護膜１６を形成する。そして、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法によりフューズ１２上のパッシベーション膜１６を除去し、層間絶縁膜１３を、所定の膜厚となるように加工するとともに、メタルパッド１４上のパッシベーション膜１６を除去し、メタルパッド１４を露出させる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように、フューズを有する半導体装置において、フューズ上のパッシベーション膜／層間絶縁膜のＲＩＥ加工と、メタルパッド上のパッシベーション膜のＲＩＥ除去は、一括加工され、工程数削減が図られている。
【０００６】
一方、フューズ上のパッシベーション膜／層間絶縁膜のＲＩＥ加工において、層間絶縁膜成膜時の膜厚やＲＩＥ加工時のウエーハ面内でのばらつき、エッチングレートの変動などにより、全てのフューズ上の層間絶縁膜の膜厚にはばらつきがあり、エッチング量としても、メタルパッド上のパッシベーション膜のＲＩＥ除去におけるそれとは異なっている。
【０００７】
これまでは、加工時のばらつき、エッチング量の差異があっても、プロセスマージンが比較的大きく、通常の工程管理でも対応可能であったが、微細化が進み、プロセスマージンが小さくなると、双方の規格を満たすように一括加工行うことは困難となってきた。例えば、メタルパッド１４上のパッシベーション膜１６を除去する条件でＲＩＥを行うと、フューズ１２上の層間絶縁膜厚ｄ’が規格を外れてしまい、フューズブロー時のエネルギが強くなりすぎるなど、歩留り低下の要因となる。
【０００８】
そこで、本発明は、従来の問題を取り除き、フューズ上の層間絶縁膜の膜厚の制御とメタルパッド部の開孔を同時に行うことができる半導体装置の製造方法及び半導体装置を提供することを目的とするものである。  
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、半導体基板上に形成された第１の層間絶縁膜の所定領域に第１の金属配線を形成する工程と、前記第１の層間絶縁膜及び前記第１の金属配線上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜上に所定パターンの第２の金属配線を形成する工程と、前記第２の層間絶縁膜及び前記第２の金属配線上に、第1の絶縁保護膜、第２の絶縁保護膜を順次形成する工程と、前記第２の絶縁保護膜の、前記第１の金属配線上及び前記第２の金属配線上の所定領域に、前記第1の絶縁保護膜に到達する開孔部を形成する工程と、前記開孔部底部の前記第1の絶縁保護膜を除去する工程を備えることを特徴とする半導体装置の製造方法が提供される。
【００１０】
また、本発明の一態様によれば、半導体基板上に形成された第１の層間絶縁膜の所定領域に形成されたフューズと、前記第１の層間絶縁膜及び前記フューズ上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜上の所定領域に形成されたメタルパッドと、前記第２の層間絶縁膜及び前記メタルパッド上に形成された第1の絶縁保護膜と、前記第１の絶縁保護膜上に形成され、前記フューズ及び前記メタルパッド上に開孔部を有し、所定条件下における前記第１の絶縁保護膜に対するエッチング選択比が１０以上である第２の絶縁保護膜を備えることを特徴とする半導体装置が提供される。
【発明の効果】
【００１１】
本発明の一実施態様によれば、フューズ上の層間絶縁膜の膜厚の制御とメタルパッド部の開孔を同時に行うことができる半導体装置の製造方法及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下本発明の実施形態について、図を参照して説明する。
【００１３】
図１に本発明の半導体装置を示す。素子領域の形成された半導体基板（図示せず）上に形成された層間絶縁膜１の表面領域にＴａＮ膜２ａ／Ｃｕ膜２ｂ／Ｃｕ膜２ｃからなるフューズ２が形成されており、これらの上に層間絶縁膜３が形成されている。この層間絶縁膜３上には、メタルパッド４が形成されており、フューズ２上とメタルパッド４上を除く領域にストッパー膜となる絶縁保護膜５、パッシベーション膜となるＴＥＯＳ膜６ａ／ＳｉＮ膜６ｂからなる絶縁保護膜６が形成されている。
【００１４】
このような半導体装置は以下のように形成される。先ず、図2に示すように、半導体基板上に形成された層間絶縁膜１上に、フューズとなる金属配線用の溝２’を通常のリソグラフィ法、ＲＩＥ法を用いて形成する。溝内部を含む全面に、スパッタ法によりＴａＮ膜２ａを１０ｎｍ、Ｃｕ膜２ｂを５０ｎｍ順次堆積し、さらにメッキ法によりＣｕ膜２ｃを７００ｎｍ堆積する。そして、図3に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、溝以外の部分に堆積された金属膜（ＴａＮ膜／Ｃｕ膜／Ｃｕ膜）を除去し、ＴａＮ膜２ａ／Ｃｕ膜２ｂ／Ｃｕ膜２ｃからなる金属配線（フューズ２）を形成する。
【００１５】
次いで、図4に示すように、層間絶縁膜３として例えばＴＥＯＳ膜をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔ）法により６００ｎｍ堆積した後、例えばＡｌをスパッタ法により１．０μｍ堆積し、通常のリソグラフィ、ＲＩＥ法によりパターニングしてメタルパッド４を形成する。
【００１６】
そして、図5に示すように、それぞれＣＶＤ法により、ストッパー膜となるＳｉＮ膜（絶縁保護膜５）を７０ｎｍ形成する。次いで、図６に示すように、パッシベーション膜となるＴＥＯＳ膜６ａ／ＳｉＮ膜６ｂ（絶縁保護膜６）を、順次３００ｎｍ／６００ｎｍ形成する。尚、ＳｉＮ膜に対するＴＥＯＳ膜のエッチング選択比は所定条件下で１０以上が得られる。そして、レジスト７を塗布し、通常のリソグラフィによりフューズ２上及びメタルパッド４上のそれぞれ開孔部を形成する領域をパターニングする。
【００１７】
次いで、図７に示すように、ＲＩＥ法により同時に、フューズ２上及びメタルパッド４上の絶縁保護膜６に開孔部を形成する。このとき、先ず、例えば、Ｃ４Ｆ８／ＣＯ／Ｏ２／Ａｒのガス種を用いて、圧力５５ｍｔｏｒｒにてＲＩＥによりＳｉＮ膜６ｂを除去しておく。次いで、第１のエッチングの条件として、ＣＨＦ３／ＣＯ／Ｏ２のガス種を用いて、圧力５５ｍｔｏｒｒにてＲＩＥを行うことにより、ＳｉＮ膜に対するＴＥＯＳ膜のエッチング選択比を１０以上とすることができるため、図６に示すように、確実にＳｉＮ膜（絶縁保護膜５）中でエッチングを止めることができる。そして引き続き、第１のエッチング条件とは異なる第２のエッチング条件として、例えば、ガス種をＣ４Ｆ８／ＣＯ／Ｏ２／Ａｒに切り替え、圧力５５ｍｔｏｒｒにてＲＩＥを行うことにより、露出したメタルパッド４上、フューズ２上のＳｉＮ膜（絶縁保護膜５）を除去するとともに、フューズ２上の層間絶縁膜３の膜厚が２００〜４００ｎｍとなるように加工して、図１に示すような半導体装置を形成する。
【００１８】
このように、一旦ストッパー膜となる絶縁保護膜５中でエッチングを止めることにより、層間絶縁膜の膜厚やＲＩＥ加工時のばらつき、エッチングレートの変動などが生じていても、全ての開孔部を絶縁保護膜５中で一旦ほぼ同じ高さに揃えることができ、その後、絶縁保護膜５を除去することにより、メタルパッド４上には確実に開孔部を形成することができるとともに、さらにオーバーエッチングすることにより、フューズ２上の層間絶縁膜３の膜厚を所定の範囲に制御することが可能になる。
【００１９】
このとき、絶縁保護膜５中でエッチングを止めるためには、絶縁保護膜５に対する直上層保護絶縁膜（本実施形態においてはＴＥＯＳ膜６ａ）のエッチング選択比が１０以上であれば良い。この絶縁保護膜５には例えばＳｉＮ、ＳｉＯＣなどの膜を用いることが可能であり、その膜厚は、４ｎｍ以上１００ｎｍ以下とすることが好ましい。
【００２０】
本実施形態において、絶縁保護膜６を２層としたが、特に限定されるものではなく、１層又は３層以上でも可能である。また、フューズ２上に形成された絶縁保護膜５は、必ずしも完全に除去されている必要はなく、フューズブローが可能な程度であれば、残存していても良い。
【００２１】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。    
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施態様による半導体装置を示す図。
【図２】本発明の一実施態様による半導体装置の製造工程を示す図。
【図３】本発明の一実施態様による半導体装置の製造工程を示す図。
【図４】本発明の一実施態様による半導体装置の製造工程を示す図。
【図５】本発明の一実施態様による半導体装置の製造工程を示す図。
【図６】本発明の一実施態様による半導体装置の製造工程を示す図。
【図７】本発明の一実施態様による半導体装置の製造工程を示す図。
【図８】従来のフューズを示す図。
【図９】従来の半導体装置の製造工程を示す図。
【図１０】従来の半導体装置の製造工程を示す図。
【符号の説明】
【００２３】
１、３、１１、１３  層間絶縁膜
２、１２  フューズ
２’  溝
２ａ、１２ａ  ＴａＮ膜
２ｂ、１２ｂ  Ｃｕ膜
２ｃ、１２ｃ  Ｃｕ膜
４、１４  メタルパッド
５  絶縁保護膜（ＳｉＮ膜）
６、１６  絶縁保護膜（パッシベーション膜）
６ａ  ＴＥＯＳ膜
６ｂ  ＳｉＮ膜
７  レジスト
【図１】
2005101287.tif 000003
【図２】
2005101287.tif 000004
【図３】
2005101287.tif 000005
【図４】
2005101287.tif 000006
【図５】
2005101287.tif 000007
【図６】
2005101287.tif 000008
【図７】
2005101287.tif 000009
【図８】
2005101287.tif 000010
【図９】
2005101287.tif 000011
【図１０】
2005101287.tif 000012