(57)【要約】【課題】  狭ギャップ化が可能で接続信頼性の高い突起電極を製造することができ、さらに端子間の接続については高価な異方性導電膜を用いることなく行うことができ、しかも接続信頼性の検査も容易に行えるようにした、半導体装置の製造方法とこれによって得られる半導体装置、及び回路基板、電気光学装置、電子機器を提供する。【解決手段】  樹脂として感光性絶縁樹脂からなる層を形成する工程と、感光性絶縁樹脂層に露光処理、現像処理を施してパターニングするとともに、感光性絶縁樹脂層の上面が凸形状の曲面となるパターンの突起体４に形成する工程と、電極２上から突起体４の頂部にまで延びるパターンを有した配線部５を形成する工程と、を有する半導体装置の製造方法である。【選択図】    図１ 
2005136402.tif 000002
【特許請求の範囲】
【請求項１】
電極と、前記電極よりも突出し、かつ樹脂により所定のパターンで形成された突起体と、前記電極に電気的に接続し、かつ前記突起体の上面に至る配線部と、を有する半導体装置の製造方法であって、
前記樹脂として感光性絶縁樹脂層を形成する工程と、
前記感光性絶縁樹脂層に露光処理、現像処理を施してパターニングするとともに、前記感光性絶縁樹脂層の上面が凸形状の曲面となるパターンの突起体に形成する工程と、
前記電極上から前記突起体の頂部にまで延びるパターンを有した配線部を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記樹脂として、アクリル樹脂を用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記配線部を形成する工程が、前記電極及び前記突起体を覆って第１の導電層を形成する工程と、前記第１の導電層上に第２の導電層を、前記電極上から前記突起体の頂部にまで延びる配線部のパターンに形成する工程と、前記第２の導電層に覆われていない部分の前記第１の導電層を除去する工程と、を有してなることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記第１の導電層をスパッタ法によって形成し、第２の導電層をメッキ法によって形成することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記突起体を略半球状とすることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記電極を複数設け、前記突起体を略半円柱状とし、前記電極に接続する複数の配線部を前記突起体の頂部に載せることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれか一項に記載の半導体装置の製造方法を用いて製造されたことを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置が実装されたことを特徴とする回路基板。
【請求項９】
請求項７記載の半導体装置、又は請求項８記載の回路基板が実装されたことを特徴とする電気光学装置。
【請求項１０】
請求項８記載の回路基板、又は請求項９記載の電気光学装置を有することを特徴とする電子機器。
【請求項１１】
前記配線部を形成した後、前記配線部の非形成領域に露出する突起体の一部又は全部を除去する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器に関す。
【背景技術】
【０００２】
表示体装置の基板上に駆動用ＩＣを実装するための接続方法としては、例えばＣＯＧ（Chip On Glass）接続が知られている。このＣＯＧ接続では、例えばＡｕメッキバンプを駆動用ＩＣに形成し、異方性導電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）を用いて駆動用ＩＣを実装するといった方法が採られている。このような方法において、Ａｕメッキバンプの形成については、半導体素子上にＴｉＷ／Ａｕなどのシード層をスパッタし、レジストをパターニングした後に、高さ２０μｍ程度の電解Ａｕメッキを施すことで行っている。
ところが、近年では前記駆動用ＩＣの電極が狭ギャップ化（狭ピッチ化）するのに伴い、高アスペクトのレジスト形成、あるいはシード層のエッチングなど、安定したバンプ形成が困難になってきている。また、電極ギャップ寸法が異方性導電膜（ＡＣＦ）中の導電性微粒子の寸法に近くなり、したがってこの導電性微粒子によってショートが起こる可能性も生じている。
【０００３】
このような背景のもとで、特許文献１には、電極と離れた位置に樹脂製の突起部を設け、突起部の表面を覆って電極に接続する接続パターンを導電層として設けることにより、突起電極を形成する技術が開示されている。この技術によれば、Ａｕメッキバンプに比べて薄い金属膜のパターニングを行えばよく、したがってエッチング用のレジストについてはアスペクト比を低くすることができることから、狭ギャップ化（狭ピッチ化）が可能になる。
また、導電性微粒子によるショートの危険性についても、導電性微粒子が存在しない熱硬化性封止樹脂などを用いることで対応が可能になる。
【特許文献１】特開平２−２７２７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来ではガラス基板への駆動用ＩＣ等の実装に際し、端子間の接続信頼性を評価する検査方法として、前記の導電性微粒子を利用する方法が採られている。
すなわち、異方性導電膜（ＡＣＦ）による接続は、合金を形成する接合とは異なり、接着材料の硬化により生じる力と、導電性微粒子がつぶれることにより生じる反力とによってなされる。したがって、長期的な接続信頼性を接合後に評価する方法として、導電性微粒子の変形（つぶれ）を光学顕微鏡などによって測定する検査方法が採用されているのである。
【０００５】
しかしながら、前述したように特許文献１の技術を用いて樹脂を芯部とする突起電極を形成し、さらに熱硬化性封止樹脂を用いて対応した場合、この熱硬化性封止樹脂中に導電性微粒子が存在しないことから前記の検査方法を採ることができないといった問題がある。
一方、異方性導電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）は高価であり、これを用いることで端子間接続のためのコストが高くなってしまうといった問題もある。
【０００６】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、狭ギャップ化（狭ピッチ化）が可能で接続信頼性の高い突起電極を製造することができ、さらに端子間の接続については高価な異方性導電膜を用いることなく行うことができ、しかも接続信頼性の検査も容易に行えるようにした、半導体装置の製造方法とこれによって得られる半導体装置、及び回路基板、電気光学装置、電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
前記の目的を達成するために本発明の半導体装置の製造方法は、電極と、前記電極よりも突出し、かつ樹脂により所定のパターンで形成された突起体と、前記電極に電気的に接続し、かつ前記突起体の上面に至る配線部と、を有する半導体装置の製造方法であって、前記樹脂として感光性絶縁樹脂層を形成する工程と、前記感光性絶縁樹脂層に露光処理、現像処理を施してパターニングするとともに、前記感光性絶縁樹脂層の上面が凸形状の曲面となるパターンの突起体に形成する工程と、前記電極上から前記突起体の頂部にまで延びるパターンを有した配線部を形成する工程と、を有することを特徴としている。
【０００８】
この半導体装置の製造方法によれば、突起体を形成してこれの上に配線部を設け、突起電極を形成しているので、配線部として薄い金属膜のパターニングを行えばよいことなどから、狭ギャップ化（狭ピッチ化）が可能になる。
また、突起体を、その上面が凸形状の曲面となるパターンに形成するので、これを例えばガラス基板上の端子に接合させた際に、無荷重であれば端子に接触する突起体上の配線部の接触部分が、例えば点や線になるなどその接触面積が十分に小となる。したがって、接続時の加熱加圧によってこの接触部分が面となり、接触面積が大きくなることから、この接触面積の変化を測定することで端子間の接続信頼性の検査が容易に行えるようになる。
さらに、このように導電性微粒子の変形を測定することなく検査が容易に行えることから、端子間の接続に異方性導電膜や異方性導電ペーストを用いる必要がなくなり、端子間接続のためのコストの低減化が可能になる。
【０００９】
また、前記半導体装置の製造方法においては、前記樹脂として、特に露光条件により形状制御が可能であるアクリル樹脂を用いるのが好ましい。
このようにすれば、露光条件の調整により、感光性絶縁樹脂を所望形状の突起体にパターニングすることが容易になる。
【００１０】
また、前記半導体装置の製造方法においては、前記配線部を形成する工程が、前記電極及び前記突起体を覆って第１の導電層を形成する工程と、前記第１の導電層上に第２の導電層を、前記電極上から前記突起体の頂部にまで延びる配線部のパターンに形成する工程と、前記第２の導電層に覆われていない部分の前記第１の導電層を除去する工程と、を有しているのが好ましい。
このようにすれば、第１の導電層、第２の導電層をそれぞれ薄い金属膜で形成することにより、例えばこれら導電膜のパターニングやエッチングに用いるレジストについてそのアスペクト比を低くすることができ、したがって狭ギャップ化（狭ピッチ化）が可能になる。
【００１１】
なお、この半導体装置の製造方法においては、前記第１の導電層をスパッタ法によって形成し、第２の導電層をメッキ法によって形成するのが好ましい。
このようにすれば、メッキ法による第２の導電層に対するシード層として機能する第１の導電層を、必要最小限の薄い厚さに形成することが可能となり、また、実質的に配線部として機能する第２の導電層を、断線等のおそれがない十分な厚さに容易に形成することが可能となる。
【００１２】
また、前記半導体装置の製造方法においては、前記突起体を略半球状とするのが好ましい。
このようにすれば、この突起体を例えばガラス基板上の端子に接合させた際に、無荷重のときの配線部の接触部分がほぼ点になり、したがって、接続時の加熱加圧による接触面積の変化が大となり、その測定が容易になる。
【００１３】
また、前記半導体装置の製造方法においては、前記電極を複数設け、前記突起体を略半円柱状とし、前記電極に接続する複数の配線部を前記突起体の頂部に載せるのが好ましい。
このようにすれば、この突起体を例えばガラス基板上の端子に接合させた際に、無荷重のときの配線部の接触部分がほぼ線になり、したがって、接続時の加熱加圧による接触面積の変化が大となり、その測定が容易になる。
また、前記半導体装置の製造方法においては、前記配線部を形成した後、前記配線部の非形成領域に露出する突起体の一部又は全部を除去する工程を有していてもよい。
【００１４】
本発明の半導体装置は、前記の製造方法を用いて製造されたことを特徴としている。
この半導体装置によれば、前述したように狭ギャップ化（狭ピッチ化）が可能になり、接続信頼性の検査が容易に行えるようになり、さらに端子間接続のためのコストの低減化が図られたものとなる。
【００１５】
本発明の回路基板は、前記の半導体装置が実装されたことを特徴としている。
この回路基板によれば、前述したように狭ギャップ化（狭ピッチ化）が可能な半導体装置を実装しているので、高密度実装が可能になる。また、接続信頼性の検査が容易なことから接続信頼性が高いものとなり、さらにコストの低減化が図られたものとなる。
【００１６】
本発明の電気光学装置は、前記の半導体装置、又は前記の回路基板が実装されたことを特徴としている。
この電気光学装置によれば、前述したように高密度実装が可能になり、また接続信頼性が高いものとなり、さらにコストの低減化が図られたものとなる。
【００１７】
本発明の電子機器は、前記の回路基板、又は前記の電気光学装置を有することを特徴としている。
この電子機器によれば、前述したように高密度実装が可能になり、また接続信頼性が高いものとなり、さらにコストの低減化が図られたものとなる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を詳しく説明する。 
まず、本発明の半導体装置の製造方法の第１の実施形態によって得られる、半導体装置の構造の一例について説明する。
【００１９】
図１（ａ）は、本発明に係る半導体装置としての、半導体素子を形成した基板（半導体基板）の部分平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線矢視断面図、図１（ｃ）は図１（ａ）におけるＢ−Ｂ線矢視断面図である。なお、本実施形態における基板としては、多数の半導体チップを形成した状態のシリコンウエハ等の半導体基板であってもよく、また、個々の半導体チップからなるものであってもよい。また、半導体チップの場合には、一般的には直方体（立方体を含む）であるが、その形状は限定されず、球状であってもよい。
【００２０】
図１（ａ）〜（ｃ）中、符号１は半導体素子（図示せず）を形成した基板（半導体装置としての半導体基板）、符号２は基板１上に電気信号の入出力を行うために設けられた電極、符号３は基板１の能動面を保護するために設けられた保護膜（パッシベーション膜）、符号４は感光性絶縁樹脂で形成され電極２とほぼ同一ピッチに配置された突起体、符号５は電極２及び突起体４の表面（頂面）を覆うように形成された配線部である。
【００２１】
電極２は、例えばスパッタリングによって成膜され、さらにレジスト等を用いて所定の形状（例えば、矩形形状）にパターニングされたものである。このような電極２は、基板１の端縁近傍に所定のピッチで複数形成されている。なお、この電極２は、本実施形態ではＡｌで形成されているものとするが、Ａｌ以外にも、例えばＴｉ（チタン）層、ＴｉＮ（窒化チタン）層、ＡｌＣｕ（アルミニウム／銅）層、及びＴｉＮ層（キャップ層）を順に積層した構造であってもよい。さらに、電極２は、前記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更してもよい。
【００２２】
保護膜３は、電極２の周辺部を覆い、その開口内に電極２を露出させたもので、ＳｉＯ２（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等によって形成されたものであり、厚みが例えば１μｍ程度に形成されたものである。ここで、電極２を露出させる開口については、従来の半導体装置における開口より十分小さくしてもよく、具体的には１辺を５〜１０μｍ程度とする正方形（または矩形）とすることができる。このように開口を小さくすることにより、通常の電極形成部分の面積に後述する突起電極８を十分な大きさで形成することができるようになる。なお、その場合に電極２の大きさについては、従来通りの大きさにしておいてもよく、また保護膜３の開口に合わせて小さくしてもよい。
【００２３】
突起体４は、基板１の能動面側に、電極２より例えば１０〜２０μｍ程度突出する高さに形成されたもので、図１（ａ）に示すように平面視したときの直径が２０〜５０μｍ程度の半球状のものである。このような突起体４は、電極２と同じ方向に複数配列されて形成されたもので、電極２とほぼ同一ピッチに配置されたものである。また、これら突起体４は、感光性絶縁樹脂によって形成されたもので、具体的にはアクリル樹脂やフェノール樹脂、シリコーン樹脂、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂などによって形成されたものである。なお、これら感光性絶縁樹脂の中では、特に露光条件によって形状制御が可能であるアクリル樹脂が、露光条件の調整によって所望形状へのパターニングが容易になることから好適とされ、したがって本実施形態では、感光性絶縁樹脂として特に露光条件によって形状制御が可能であるアクリル樹脂を用いている。
【００２４】
配線部５は、本実施形態では図１（ｃ）に示すように第１の導電層６と第２の導電層７とから形成されている。第１の導電層６は、後述するように電解メッキによって形成される第２の導電層７の下地（シード層）となるもので、例えばＴｉＷとこれの上に形成するＡｕとの積層構造、あるいはＣｒとこれの上に形成するＡｕとの積層構造が好適とされている。ただし、このような構造以外にも、例えばＡｕ、ＴｉＷ、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、ＮｉＶ、鉛フリーはんだ等の金属を単独で用いた構造、または、これらの金属のいくつかを積層した構造を採用することができる。
【００２５】
第２の導電層７は、第１の導電層６上に電解メッキによって選択的に形成されたもので、電極２よりも耐腐食性の高い材料、例えばＡｕによって厚さ０．５μｍ〜１０μｍ程度、好ましくは２μｍ程度に形成されたものである。このような構成により、第２の導電層７は電極２の腐食を防止し、電気的不良の発生を防止する機能をも備えたものとなっている。
そして、これら第１の導電層６と第２の導電層７とからなる積層パターンにより、電極２に接続し、かつ突起部４の頂部にまで延びる本発明の配線部５が形成され、特に突起体４とこれの上に形成された配線部５とにより、突起電極８が形成されている。
【００２６】
次に、本発明の半導体装置の製造方法の第１の実施形態について、特に前記構成の基板１に突起体４を形成する工程を中心にして、図２〜図９を参照して説明する。なお、図２〜図９は、図１（ｃ）に対応した断面図、すなわち図１（ａ）におけるＢ−Ｂ線矢視断面図に対応する断面図である。
【００２７】
まず、図２に示すように、基板１の能動面上の所定位置に複数の電極２を配列した状態に形成し、さらにこれら電極２を露出させた状態に保護膜３を形成する。この保護膜３の形成については、まず、ＳｉＯ２（酸化珪素）やＳｉＮ（窒化珪素）等による成膜を行い、続いてこれの上にスピンコート法、ディッピング法、スプレーコート法等によってレジスト層を形成し、さらに所定のパターンが形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、所定形状のレジストパターン（図示せず）を形成する。その後、このレジストパターンをマスクにして前記膜のエッチングを行い、電極２を露出させる開口を形成し、保護膜３を得る。ここで、エッチングにはドライエッチングを用いるのが好ましく、ドライエッチングとしては反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）が好適に用いられる。ただし、エッチングとしてウェットエッチングを用いることもできる。なお、このようにして開口を形成した後には、剥離液等を用いてレジストパターンを除去する。
【００２８】
次に、図３に示すように保護膜３上に突起体４を構成する既述の樹脂、すなわちポジ型レジストとなるアクリル樹脂を、例えば１０〜２０μｍ程度に塗布し、さらにプリベークすることによって樹脂層４ａを形成する。
そして、図４に示すように樹脂層４ａ上に、マスク９を所定位置に位置決めしてこれを配置する。マスク９としては、例えばＣｒ等の遮光膜を形成したガラス板からなるもので、形成する半球状の突起体４の、平面形状に対応した円形の開口９ａを有したものが用いられる。なお、マスク９の位置決めについては、その開口９ａが前記突起体４の形成箇所に位置するように行う。
【００２９】
次いで、このマスク９上に紫外光を照射し、開口９ａ内に露出する前記樹脂層４ａを露光する。ただし、この露光に際しては、その露光条件を調整することにより、現像後に得られる樹脂層４ａからなるパターンを、その上面が凸形状の曲面となるパターンにする。具体的には、樹脂層４ａの材質や厚さに対して、標準的な露光量より十分に少ない量で露光する、いわゆるアンダー露光を行う。なお、実際に行う露光（アンダー露光）としては、例えば標準的な露光量の半分程度で行う。
【００３０】
このようにして露光を行うと、マスク９の開口９ａ内に露出する樹脂層４ａでは、開口９ａの中心から周辺部に行くに連れて漸次露光量が少なくなる。したがって、このようにして露光処理を行った後、現像処理を行うと、開口９ａ内に露出した樹脂層４ａにおいても、露光量が少なくなったことで生じた未露光部分が現像され、除去される。すなわち、樹脂層４ａは開口９ａの中心から周辺部に行くに連れてその表層側の露光の度合いが漸次少なくなることから、この露光の度合いが少なくなって未露光部分となった樹脂が現像・除去される。その結果、樹脂層４ａは図５に示すように上面が凸形状の曲面となるパターン、つまり半球状の突起体４となるのである。
【００３１】
このようにして樹脂層４ａから突起体４を形成し、他の部分の樹脂層４ａを除去したら、図６に示すように、電極２及び突起体４の上面を含む基板１の表面全面に、スパッタリング（スパッタ法）によってＣｒ、Ａｕをこの順に積層し、第１の導電層６を形成する。この第１の導電層６の厚さとしては、例えばＣｒが３０ｎｍ程度、Ａｕが２００ｎｍ程度とされる。
【００３２】
次いで、第１の導電層６上の全面にレジストをスピンコート法、ディッピング法、スプレーコート法等によって塗布し、レジスト層を形成する。そして、第２の導電層７の平面形状（平面パターン）に対応したマスクを用いてレジスト層に露光処理及び現像処理を施し、これを所定形状にパターニングすることにより、図７に示すように形成する第２の導電層７のパターン、すなわち配線部５のパターン形状に対応する開口形状を有したレジストパターン１０を形成する。
【００３３】
次いで、前記第１の導電層６のレジストパターン１０に覆われない部分、すなわち露出した第１の導電層６をシード層として、電解メッキ処理を施し、図８に示すようにこのメッキ層によって所望パターン、すなわち電極２上から突起体４の頂部にまで延びる配線部５のパターンの第２の導電層６を形成する。ここで、電解メッキ処理としては、第１の導電層６より厚いＡｕメッキ層を形成する処理、例えば厚さ２μｍ程度の厚さのＡｕメッキ層を形成する処理が採用される。続いて、図９に示すように第１の導電層６上に残留したレジストパターン７を除去する。
【００３４】
その後、前記第２の導電層７に覆われていない部分、すなわち非配線部となる部分の第１の導電層６をエッチングによって除去し、図１（ｃ）に示したように第１の導電層６と第２の導電層７とからなる積層パターンを形成する。そして、これによって電極２上から突起体４の頂部にまで延びて形成された、積層パターンからなる配線部５を形成するとともに、特に突起体４とこれの上に形成された配線部５とから突起電極８を形成する。
その後、必要に応じてダイシングによって個片化することにより、本発明の半導体装置を得る。
【００３５】
なお、第１の導電層６のエッチングについては、第２の導電層７をマスクにしてこれに覆われない部分の第１の導電層６を選択的にエッチングするのが望ましく、その場合のエッチングとしては、ドライエッチング、ウエットエッチングのいずれも採用可能である。また、レジストパターンによるマスクを形成し、これを用いてエッチングを行うようにしてもよい。
【００３６】
このようにして得られた半導体装置にあっては、例えばこれを表示体装置のガラス基板上に実装する場合、その接続方法としてＣＯＧ（Chip On Glass）接続が好適に用いられる。その際、本発明に係る半導体装置では、端子間の接続信頼性を評価する検査方法として、以下のような方法を採用することができる。
まず、図１０（ａ）、（ｂ）に示すように突起体４と配線部５とからなる突起電極８上に、前記ガラス基板１１をその透明電極（端子）１２が突起電極８上に当接するようにして載せる。すると、この状態では、突起電極８に対してほとんど荷重がかからないほぼ無荷重の状態となるので、透明電極１２に接触する突起電極８の接触部分Ｃ１は、図１０（ｂ）に示したようにほとんど点となり、その接触面積が十分に小となる。
【００３７】
次いで、この状態から熱硬化性封止樹脂を用いて基板１とガラス基板１１との間に熱硬化性封止樹脂を充填し、その状態で図１１（ａ）、（ｂ）に示すように接続のための加熱加圧を行う。すると、突起電極８はその芯部が比較的軟質な樹脂による突起体４によって形成されていることから、この加熱加圧によって突起電極８はその接触部分Ｃ２が潰れるようにして広がり、図１１（ｂ）に示したように面となって接触面積が大きくなる。
したがって、例えば光学顕微鏡を用いて透明基板１２側から突起電極８の接触部分Ｃ１、Ｃ２をそれぞれ観察し、その接触面積の変化を測定することにより、端子間、すなわち透明電極１２と突起電極８との間の接続状態が分かるようになる。よって、このように接続信頼性の検査を容易に行うことができることから、この検査工程を経て得られた端子間接続構造は、高い接続信頼性を有するものとなる。
【００３８】
このような半導体装置の製造方法にあっては、突起体４を形成してこれの上に配線部５を設け、突起電極８を形成しているので、配線部５として薄い金属膜のパターニングを行えばよいことなどから、狭ギャップ化（狭ピッチ化）を可能にすることができる。
また、突起体４を、その上面が凸形状の曲面となる半球状に形成するので、前述したような端子間の接続信頼性を評価する検査方法を好適に採用することができ、したがってこの検査工程を経て得られた端子間接続構造の接続信頼性を高めることができる。
さらに、従来のような導電性微粒子の変形を測定する必要なく、前記検査を行うことができることから、端子間の接続に異方性導電膜や異方性導電ペーストを用いる必要がなくなり、したがって端子間接続のためのコストを低減することができる。
【００３９】
次に、本発明の半導体装置の製造方法の第２の実施形態について説明する。
この第２の実施形態が第１の実施形態と異なるところは、配線部を、異なる成膜法による第１の導電層６と第２の導電層７との積層パターンによって形成することなく、単一の成膜法による導電層で形成する点にある。
すなわち、この第２の実施形態では、図５に示したように突起体４を形成した後、図１２に示すように例えばスパッタ法で基板１の全面にＣｒ、Ａｕをこの順に成膜・積層し、導電層１３を形成する。
【００４０】
次いで、導電層１３上の全面にレジストをスピンコート法、ディッピング法、スプレーコート法等によって塗布し、レジスト層を形成する。そして、形成する配線部１３ａの平面形状（平面パターン）に対応したマスクを用いてレジスト層に露光処理及び現像処理を施し、これを所定形状にパターニングすることにより、図１３に示すように形成する配線部１３ａのパターン形状に対応したレジストパターン１４を形成する。
【００４１】
次いで、前記導電層１３のレジストパターン１４に覆われない部分、すなわち非配線部となる部分の導電層１３をエッチングによって除去し、図１４に示すように導電層１３からなる配線部１３ａを形成するとともに、特に突起体４とこれの上に形成された配線部１３ａとから突起電極８を形成する。なお、ここでのエッチングとしては、例えばプラズマを用いたドライエッチングや、薬液を用いるウエットエッチングなど、任意の手法を採用することができる。
その後、図１５に示すようにレジストパターン１４を除去し、さらに必要に応じてダイシングによって個片化することにより、本発明の半導体装置を得る。
【００４２】
このような製造方法にあっても、前記第１の実施形態と同様に、狭ギャップ化（狭ピッチ化）を可能にし、端子間接続構造の接続信頼性を高めることができ、さらに端子間接続のためのコストを低減することができる。
なお、本発明においては、第１の導電層６、第２の導電層７、導電層１３の形成材料として、前記の金属材料、すなわちＡｕ、ＴｉＷ、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、ＮｉＶ、鉛フリーはんだ等に限定されることなく、導電性樹脂を用いることもできる。その場合に、この導電性樹脂からなる導電層のパターニング法としては、前記のフォトリソグラフィー法に加え、印刷法等を採用することができる。
【００４３】
次に、本発明の半導体装置の製造方法の第３の実施形態について説明する。
この第３の実施形態が第１の実施形態と異なるところは、形成する突起体の形状を、半球状でなく半円柱状とした点にある。
すなわち、この第３の実施形態では、図１６（ａ）〜（ｃ）に示すように、感光性絶縁樹脂からなる突起体１５として、半円柱状のものを形成する。この半円柱状の突起体１５については、その長さ方向が電極２の配列方向に平行となるようにして形成する。そして、配線部１６については、複数の電極２に対して接続する複数の配線部１６が、それぞれ突起体１５の頂部に載るようにして形成している。
【００４４】
このような半円柱状の突起体１５を形成するには、特に感光性絶縁樹脂からなる層を露光する際、マスクとして、その開口が長方形のものを用意する。ここで、この長方形の開口の長辺と短辺と比は、３：１以上、すなわち短辺の長さを１とすると、長辺の長さが３以上の長さとなるような開口とする。
そして、第１の実施形態と同様にして、樹脂層上にマスクをする。なお、マスクの位置決めについて、その開口が突起体の形成箇所に位置するようにして行うのは、前記実施形態と同様である。
【００４５】
次いで、このマスク上に紫外光を照射し、開口内に露出する前記樹脂層を露光する。この露光に際しても、第１の実施形態と同様に、その露光条件を調整することにより、現像後に得られる樹脂層からなるパターンを、その上面が凸形状の曲面となるパターンにする。具体的には、前述したようなアンダー露光を行う。
このようにして露光を行うと、マスクの開口内に露出する樹脂層では、特に開口が細長い長方形となっているため、長辺と平行となる中心線から長辺側に行くに連れて漸次露光量が少なくなる。したがって、このようにして露光処理を行った後、現像処理を行うと、開口内に露出した樹脂層においても、露光量が少なくなったことで生じた未露光部分が現像され、除去される。すなわち、樹脂層は開口の中心線から長辺側に行くに連れてその表層側の露光の度合いが漸次少なくなることから、この露光の度合いが少なくなって未露光部分となった樹脂が現像・除去される。その結果、樹脂層は図１６（ａ）〜（ｃ）に示したように上面が凸形状の曲面となるパターン、つまり細長い半円柱状の突起体１５となるのである。
【００４６】
このようにして突起体１５を形成したら、以下、第１の実施形態と同様にして配線部１６を形成し、これによって突起体１５とこれの上に形成された配線部１６とからなる突起電極１７を形成する。なお、配線部１６の形成については、前記第２の実施形態で行った方法を採用してもよく、さらには、前述した導電性樹脂を用いた方法を採用してもよい。
また、突起電極１７を形成した後、前記配線部１６の非形成領域における突起体１５の一部又は全部を除去することにより、各突起電極１７を分離してもよい。具体的には、Ｏ２ガスを処理ガスとするプラズマエッチングを行うことにより、配線部１６が存在しない部分の突起体１５を除去する。金属材料からなる配線部１６は樹脂材料に比べてドライエッチングされにくいため、配線部１６の非形成領域における突起体１５のみを選択的に除去することができる。
その後、必要に応じてダイシングによって個片化することにより、本発明の半導体装置を得る。
【００４７】
このような製造方法にあっても、前記第１の実施形態と同様に、狭ギャップ化（狭ピッチ化）を可能にし、端子間接続構造の接続信頼性を高めることができ、さらに端子間接続のためのコストを低減することができる。
また、特に突起体１５を半円柱状とし、電極２に接続する複数の配線部１６を突起体１５の頂部に載せているので、前述した端子間の接続信頼性を評価する検査時において、この突起体１５を例えばガラス基板上の端子に接合させた際に、無荷重のときの配線部１６の接触部分がほぼ線になる。したがって、突起体を半球状にした第１の実施形態と同様に、接続時の加熱加圧による接触面積の変化を大きくすることができ、これによりその測定を容易にすることができる。
【００４８】
図１７は、本発明の回路基板及び電気光学装置の一実施形態としての、液晶表示装置の概略構成を示す斜視図である。図１７に示す液晶表示装置は、電気光学パネルとしてのカラーの液晶パネル５１と、この液晶パネル５１に接続されたＣＯＦ（Chip On Film）式の回路基板１００とを備えて構成されたものであり、回路基板１００は、前記半導体装置の製造方法によって製造された半導体装置１０１を備えて構成されたものである。このような構成のもとに、回路基板１００は本発明の回路基板の一実施形態となっており、また液晶表示装置は本発明の電気光学装置の一実施形態となっている。なお、前記液晶表示装置においては、バックライト等の照明装置やその他の付帯機器が、必要に応じて液晶パネル５１に付設されるようになっている。また、回路基板１００としては、ＣＯＦ式のものに限定されることなく、ＣＯＢ（Chip On Board）のものを用いることもできる。
【００４９】
また、本発明は、前記ＣＯＦ式のものやＣＯＢ式のもの以外にも、表示体パネル（液晶パネル）上に直接ドライバーＩＣ等を実装するＣＯＧ（Chip On Glass）式の電気光学装置にも適用可能である。図１８に、ＣＯＧ式液晶表示装置の一例を示す。
この図において、電気光学装置としての液晶表示装置５０は、金属板から成る枠状のシールドケース６８と、電気光学パネルとしての液晶パネル５２と、液晶駆動用ＬＳＩ５８と、液晶パネル５２と液晶駆動用ＬＳＩ５８の能動面に形成されたバンプとをＣＯＧ実装方式によって互いに電気的に接続するための図示しないＡＣＦ（Anisotropic Conductive Film ：異方性導電膜）と、全体の強度を保つための保持部材１７２とを有して構成されている。
【００５０】
この液晶パネル５２は、一方の面に第１透明電極層を設けた０．７ｍｍ厚のソーダガラスからなる第１基板５３と、一方の面に第２の透明電極層を設けた０．７ｍｍ厚のソーダガラスからなる第２基板５４とが、第１透明電極層と第２透明電極層とが相対向するようにして貼り合わされ、さらに、これらの基板間に液晶組成物が封入されたことにより、形成されている。そして、ＣＯＧ用ＡＣＦによって液晶駆動用ＬＳＩ５８が一方の基板５４上に直接、電気的に接続されており、このようにして、ＣＯＧ型の液晶パネル５２が形成されている。ここで、前記液晶駆動用ＬＳＩ５８は、前記半導体装置の製造方法によって製造されている。
【００５１】
なお、電気光学装置としては、液晶表示装置以外にも例えば有機ＥＬ表示装置に用いることができる。図１９は、本発明による電気光学装置としての有機ＥＬ表示装置に設けられる有機ＥＬパネルの断面図である。有機ＥＬパネル（電気光学パネル）３０は、基板３１上にマトリクス状にＴＦＴ（Thin Film Transistor）３２を形成し、さらにその上に複数の積層体３３を形成して概略構成されたものである。ＴＦＴ３２は、ソース電極、ゲート電極、及びドレイン電極を有したもので、ゲート電極及びソース電極は、例えば図１に示した突起電極８の何れかと電気的に接続されている。前記積層体３３は、陽極層３４、正孔注入層３５、発光層３６、及び陰極層３７を含んで構成されたものである。前記陽極層３４は、ＴＦＴ３２のドレイン電極と接続されており、ＴＦＴ３２がオン状態にあるときに電流が、ＴＦＴ３２のソース電極及びドレイン電極を介して陽極層３４に供給されるようになっている。
【００５２】
以上の構成の有機ＥＬパネル３０において、陽極層３４から正孔注入層３５を介して発光層３６に注入された正孔（ホール）と、陰極層３７から発光層３６に注入された電子とが発光層３６内において再結合して生ずる光は、基板３１側から射出される。
【００５３】
次に、本実施形態の電気光学装置が搭載される電子機器について説明する。以上に説明した電気光学装置としての液晶表示装置、ＣＰＵ（中央処理装置）等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図２０に示すノート型のパーソナルコンピュータ６０（電子機器）が製造される。
【００５４】
図２０は、本発明の一実施形態による電子機器としてのノート型コンピュータを示す外観図である。図２０において６１は筐体であり、６２は液晶表示装置（電気光学装置）であり、６３はキーボードである。なお、図２０においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機ＥＬ表示装置を備えていても良い。
【００５５】
また、前記実施形態では、電子機器としてノート型コンピュータを例に挙げて説明したが、これらに限らず、携帯電話、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【００５６】
以上、本発明の実施形態による半導体装置及びその製造方法、電気光学装置、並びに電子機器について説明したが、本発明は前記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。
例えば前述した実施の形態の「半導体チップ」や「半導体素子」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【００５７】
【図１】（ａ）〜（ｃ）は本発明に係る半導体装置の概略構成図である。
【図２】図１に示した半導体装置の製造工程図である。
【図３】図１に示した半導体装置の製造工程図である。
【図４】図１に示した半導体装置の製造工程図である。
【図５】図１に示した半導体装置の製造工程図である。
【図６】図１に示した半導体装置の製造工程図である。
【図７】図１に示した半導体装置の製造工程図である。
【図８】図１に示した半導体装置の製造工程図である。
【図９】図１に示した半導体装置の製造工程図である。
【図１０】検査方法説明図であり、（ａ）は側面図、（ｂ）は平面図である。
【図１１】検査方法説明図であり、（ａ）は側面図、（ｂ）は平面図である。
【図１２】第２の実施形態に係る半導体装置の製造工程図である。
【図１３】第２の実施形態に係る半導体装置の製造工程図である。
【図１４】第２の実施形態に係る半導体装置の製造工程図である。
【図１５】第２の実施形態に係る半導体装置の製造工程図である。
【図１６】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の概略構成図である。
【図１７】本発明に係る液晶表示装置の概略構成を示す斜視図である。
【図１８】ＣＯＧ式液晶表示装置の一例を示す分解斜視図である。
【図１９】本発明に係る有機ＥＬパネルの断面図である。
【図２０】本発明の電子機器を示す外観図である。
【符号の説明】
【００５８】
１…基板（半導体基板）、２…電極、４、１５…突起体、
４ａ、…樹脂層、５、１６…配線部、６…第１の導電層、７…第２の導電層、
８、１７…突起電極、３０…有機ＥＬパネル（電気光学パネル）、
６０…パーソナルコンピュータ（電子機器）、６２…液晶表示装置（電気光学装置）、
１００…回路基板、１０１…半導体装置
【図１】
2005136402.tif 000003
【図２】
2005136402.tif 000004
【図３】
2005136402.tif 000005
【図４】
2005136402.tif 000006
【図５】
2005136402.tif 000007
【図６】
2005136402.tif 000008
【図７】
2005136402.tif 000009
【図８】
2005136402.tif 000010
【図９】
2005136402.tif 000011
【図１０】
2005136402.tif 000012
【図１１】
2005136402.tif 000013
【図１２】
2005136402.tif 000014
【図１３】
2005136402.tif 000015
【図１４】
2005136402.tif 000016
【図１５】
2005136402.tif 000017
【図１６】
2005136402.tif 000018
【図１７】
2005136402.tif 000019
【図１８】
2005136402.tif 000020
【図１９】
2005136402.tif 000021
【図２０】
2005136402.tif 000022