(57)【要約】【課題】  製造された後においても出力端子間が導通・開放されるまでの時間を所望の値に調整することができる半導体装置を、簡易な構成にて提供すること。【解決手段】  本発明の半導体装置１は、入力端子１ａ，１ｂ間に接続される発光素子２と、フォトダイオードアレイ３と、与えられる磁力の大きさにより抵抗値が変化する磁気抵抗素子４０を備えたインピーダンス変化回路４と、磁気抵抗素子４０と磁気的に結合させた磁力発生手段５と、出力端子１ｃ，１ｄ間に接続される出力用ＭＯＳＦＥＴ（出力用素子）６１，６２と、を有してなるものにおいて、磁力発生手段５により発生させた磁力の大きさによりインピーダンス変化回路４のインピーダンスの変化時間が可変とされて、半導体装置１の出力端子１ｃ，１ｄが導通・開放されるまでの時間を所望の値に調整することが可能にされたことを特徴としている。【選択図】  図１
2005310930.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じて光を発生させる発光素子と、発光素子からの光を受光して光起電力を発生させるフォトダイオードアレイと、フォトダイオードアレイと接続されて、フォトダイオードアレイによる光起電力の発生時にその出力端子間が高インピーダンス状態となり光起電力の消失時にその出力端子間が低インピーダンス状態となるインピーダンス変化回路と、を有してなり、入力信号に応じて出力端子間に所定の電圧が出力される半導体装置において、
前記インピーダンス変化回路には、与えられる磁力の大きさにより抵抗値が変化する磁気抵抗素子が備えられたことを特徴とする半導体装置。
【請求項２】
磁力を発生させる磁力発生手段が設けられ、前記磁気抵抗素子と磁気的に結合させたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
出力用素子が設けられ、前記インピーダンス変化回路は、その出力端子が前記出力用素子の駆動電極に接続されて前記出力用素子の出力端子間の導通・開放の制御を行なわせたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記インピーダンス変化回路は、ドレインとゲートとの間が接続されたＮチャネル・エンハンスメント型のＭＯＳＦＥＴと、ゲートが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースに接続されると共にソースが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインに接続されるＮチャネル・ディプレッション型のＭＯＳＦＥＴと、前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとソースとの間に接続される抵抗と、一端が前記Ｎチャネル・ディプレッション型のＭＯＳＦＥＴのドレインに接続される磁気抵抗素子と、を有し、前記磁気抵抗素子の他端と前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとを出力端子とされたものであって、前記フォトダイオードアレイのアノードと前記磁気抵抗素子の他端とが接続されると共に、前記フォトダイオードアレイのカソードと前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースとが接続されるものにしたことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記インピーダンス変化回路は、ドレインとゲートとの間が接続されたＮチャネル・エンハンスメント型のＭＯＳＦＥＴと、ゲートが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースに接続されると共にソースが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインに接続されるＮチャネル・ディプレッション型のＭＯＳＦＥＴと、前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとソースとの間に接続される磁気抵抗素子と、を有し、前記Ｎチャネル・ディプレッション型のＭＯＳＦＥＴのドレインと前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとを出力端子とされたものであって、前記フォトダイオードアレイのアノードと前記Ｎチャネル・ディプレッション型のＭＯＳＦＥＴのドレインとが接続されると共に、前記フォトダイオードアレイのカソードと前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースとが接続されるものにしたことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項６】
前記インピーダンス変化回路は、ドレインとゲートとの間が接続されたＮチャネル・エンハンスメント型のＭＯＳＦＥＴと、ゲートが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースに接続されると共にソースが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインに接続されるＮチャネル・ディプレッション型のＭＯＳＦＥＴと、前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとソースとの間に接続される抵抗と、一端が前記Ｎチャネル・ディプレッション型のＭＯＳＦＥＴのドレインに接続される磁気抵抗素子と、を有し、前記磁気抵抗素子の他端と前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとを出力端子とされたものであって、前記フォトダイオードアレイのアノードと前記Ｎチャネル・ディプレッション型のＭＯＳＦＥＴのドレインとが接続されると共に、前記フォトダイオードアレイのカソードと前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースとが接続されるものにしたことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入出力間が電気的に絶縁されると共に、磁気抵抗素子が備えられた半導体装置に関するものである。
【背景技術】
【０００２】
従来、この種の半導体装置として、例えば図４に示すようなものがある（例えば、特許文献１参照。）。同図は、従来の半導体装置１００の回路図である。
【０００３】
この半導体装置１００は、入出力間が電気的に絶縁されており、入力端子１００ａ，１００ｂ間に入力される入力信号に応じて出力端子１００ｃ，１００ｄ間が導通・開放されるものであって、以下のように構成されている。
【０００４】
半導体装置１００は、入力端子１００ａ，１００ｂ間に接続される発光素子２と、発光素子２と光学的に結合されてこの発光素子２からの光を受光して光起電力を発生させるフォトダイオードアレイ３と、フォトダイオードアレイ３と接続されて、フォトダイオードアレイ３による光起電力の発生時にその出力端子４ａ，４ｂ間が高インピーダンス状態となり光起電力の消失時にその出力端子４ａ，４ｂ間が低インピーダンス状態となるインピーダンス変化回路４と、ソースが相互に接続されると共にドレインがそれぞれ出力端子１００ｃ，１００ｄ間に接続されるＮチャネル・エンハンスメント型の第１、第２の出力用ＭＯＳＦＥＴ６１，６２と、を備えている。なお、インピーダンス変化回路４の出力端子４ａは、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲートに接続され、インピーダンス変化回路４の出力端子４ｂは、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のソースに接続されている。
【０００５】
インピーダンス変化回路４は、ドレインとゲートとの間が接続されたＮチャネル・エンハンスメント型のＭＯＳＦＥＴ４１と、ゲートがＭＯＳＦＥＴ４１のソースに接続されると共にソースがＭＯＳＦＥＴ４１のドレインに接続されるＮチャネル・ディプレッション型のＭＯＳＦＥＴ４２と、ＭＯＳＦＥＴ４１のドレインとソースとの間に接続される抵抗４３と、一端がＭＯＳＦＥＴ４２のドレインに接続される抵抗４４と、を有し、抵抗４４の他端とＭＯＳＦＥＴ４１のドレインとをそれぞれ出力端子４ａ，４ｂに接続したものであって、フォトダイオードアレイ３のアノードと抵抗４４の他端とが接続されると共に、フォトダイオードアレイ３のカソードとＭＯＳＦＥＴ４１のソースとが接続されている。なお、Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴ４１のしきい値は、Ｎチャネル・ディプレッション型のＭＯＳＦＥＴ４２のしきい値の絶対値より大きい値に設定されている。
【０００６】
次に、この半導体装置１００が入力端子１００ａ，１００ｂ間に入力される入力信号によって出力端子１００ｃ，１００ｄ間が導通・開放される動作について説明する。
【０００７】
半導体装置１００の出力端子１００ｃ，１００ｄ間を導通させるには、入力端子１００ａ，１００ｂ間に入力信号を入力する。すると、発光素子２が光を発生させ、この光を受光したフォトダイオードアレイ３が光起電力を発生させる。そして、抵抗４４及びＭＯＳＦＥＴ４２を介して抵抗４３に電流が流れて、ＭＯＳＦＥＴ４２のゲート・ソース間電圧が負に増大し、やがてそのしきい値を超えるので、ＭＯＳＦＥＴ４２のドレイン・ソース間が低インピーダンス状態から高インピーダンス状態となって、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲートが充電される。そして、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲート電圧がそれらのしきい値を超えると、出力端子１００ｃ，１００ｄ間が高インピーダンス状態から低インピーダンス状態になって導通する。
【０００８】
半導体装置１００の出力端子１００ｃ，１００ｄ間を開放させるには、入力端子１００ａ，１００ｂ間に入力する入力信号を停止させる。すると、発光素子２の発光が止んでフォトダイオードアレイ３の光起電力がなくなるので、抵抗４３の両端の電圧が低下してＭＯＳＦＥＴ４２が高インピーダンス状態から低インピーダンス状態になる。これにより、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲート電荷が抵抗４４等を介して放電されて、出力端子１００ｃ，１００ｄ間が低インピーダンス状態から高インピーダンス状態になって開放する。
【特許文献１】特公平４−８１８９４号公報（第３頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述のとおり、半導体装置１００は、抵抗４３，４４の抵抗値などの回路定数により出力端子１００ｃ，１００ｄ間が導通・開放されるまでの時間が決定されるものとなっており、半導体装置１００を製造した後には、出力端子１００ｃ，１００ｄ間が導通・開放されるまでの時間を変更させることができないという課題があった。
【００１０】
本発明は、上記事由に鑑みてなしたもので、その目的とするところは、半導体装置が製造された後においても出力端子間が導通・開放されるまでの時間を所望の値に調整することができる半導体装置を、簡易な構成にて提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、請求項１に係る発明の半導体装置は、入力信号に応じて光を発生させる発光素子と、発光素子からの光を受光して光起電力を発生させるフォトダイオードアレイと、フォトダイオードアレイと接続されて、フォトダイオードアレイによる光起電力の発生時にその出力端子間が高インピーダンス状態となり光起電力の消失時にその出力端子間が低インピーダンス状態となるインピーダンス変化回路と、を有してなり、入力信号に応じて出力端子間に所定の電圧が出力される半導体装置において、前記インピーダンス変化回路には、与えられる磁力の大きさにより抵抗値が変化する磁気抵抗素子が備えられたことを特徴としている。
【００１２】
請求項２に係る発明の半導体装置は、請求項１に記載の構成において、磁力を発生させる磁力発生手段が設けられ、前記磁気抵抗素子と磁気的に結合させたことを特徴としている。
【００１３】
請求項３に係る発明の半導体装置は、請求項１又は２に記載の構成において、出力用素子が設けられ、前記インピーダンス変化回路は、その出力端子が前記出力用素子の駆動電極に接続されて前記出力用素子の出力端子間の導通・開放の制御を行なわせたことを特徴としている。
【００１４】
請求項４に係る発明の半導体装置は、請求項１乃至３のいずれかに記載の構成において、前記インピーダンス変化回路は、ドレインとゲートとの間が接続されたＮチャネル・エンハンスメント型のＭＯＳＦＥＴと、ゲートが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースに接続されると共にソースが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインに接続されるＮチャネル・ディプレッション型のＭＯＳＦＥＴと、前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとソースとの間に接続される抵抗と、一端が前記Ｎチャネル・ディプレッション型のＭＯＳＦＥＴのドレインに接続される磁気抵抗素子と、を有し、前記磁気抵抗素子の他端と前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとを出力端子とされたものであって、前記フォトダイオードアレイのアノードと前記磁気抵抗素子の他端とが接続されると共に、前記フォトダイオードアレイのカソードと前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースとが接続されるものにしたことを特徴としている。
【００１５】
請求項５に係る発明の半導体装置は、請求項１乃至３のいずれかに記載の構成において、前記インピーダンス変化回路は、ドレインとゲートとの間が接続されたＮチャネル・エンハンスメント型のＭＯＳＦＥＴと、ゲートが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースに接続されると共にソースが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインに接続されるＮチャネル・ディプレッション型のＭＯＳＦＥＴと、前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとソースとの間に接続される磁気抵抗素子と、を有し、前記Ｎチャネル・ディプレッション型のＭＯＳＦＥＴのドレインと前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとを出力端子とされたものであって、前記フォトダイオードアレイのアノードと前記Ｎチャネル・ディプレッション型のＭＯＳＦＥＴのドレインとが接続されると共に、前記フォトダイオードアレイのカソードと前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースとが接続されるものにしたことを特徴としている。
【００１６】
請求項６に係る発明の半導体装置は、請求項１乃至３のいずれかに記載の構成において、前記インピーダンス変化回路は、ドレインとゲートとの間が接続されたＮチャネル・エンハンスメント型のＭＯＳＦＥＴと、ゲートが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースに接続されると共にソースが前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインに接続されるＮチャネル・ディプレッション型のＭＯＳＦＥＴと、前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとソースとの間に接続される抵抗と、一端が前記Ｎチャネル・ディプレッション型のＭＯＳＦＥＴのドレインに接続される磁気抵抗素子と、を有し、前記磁気抵抗素子の他端と前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのドレインとを出力端子とされたものであって、前記フォトダイオードアレイのアノードと前記Ｎチャネル・ディプレッション型のＭＯＳＦＥＴのドレインとが接続されると共に、前記フォトダイオードアレイのカソードと前記Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴのソースとが接続されるものにしたことを特徴としている。
【発明の効果】
【００１７】
本発明の半導体装置は、与えられる磁力の大きさにより抵抗値が変化する磁気抵抗素子が備えられているので、半導体装置が成形樹脂材料等により封止された後においても出力端子間が導通・開放されるまでの時間を所望の値に調整することが可能である。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を実施するための最良の形態について、図面を用いて詳細に説明する。なお、以下に示す実施の形態では、ソースが相互に接続されると共にドレインがそれぞれ出力端子間に接続されるＮチャネル・エンハンスメント型の出力用ＭＯＳＦＥＴを出力用素子として構成したものに、本発明の技術思想を適用したものについて説明するが、これに限られず、両出力用ＭＯＳＦＥＴのうち、いずれか一方のみを出力用素子として構成したものや、サイリスタ等の出力用素子などにも本発明の技術思想が適用可能であることは言うまでもない。
【００１９】
図１は、本発明の第１の実施の形態に係る半導体装置の回路図である。この半導体装置１は、入出力間が電気的に絶縁されており、入力端子１ａ，１ｂ間に入力される入力信号に応じて出力端子１ｃ，１ｄ間が導通・開放されるものであって、次のように構成してある。
【００２０】
半導体装置１は、入力端子１ａ，１ｂ間に接続され、入力信号に応じて光を発生させる発光素子２と、発光素子２と光学的に結合されてこの発光素子２からの光を受光して光起電力を発生させるフォトダイオードアレイ３と、フォトダイオードアレイ３と接続されて、フォトダイオードアレイ３による光起電力の発生時にその出力端子４ａ，４ｂ間が高インピーダンス状態となり光起電力の消失時にその出力端子４ａ，４ｂ間が低インピーダンス状態となるインピーダンス変化回路４と、ソースが相互に接続されると共にドレインがそれぞれ出力端子１ｃ，１ｄ間に接続されるＮチャネル・エンハンスメント型の第１、第２の出力用ＭＯＳＦＥＴ（出力用素子）６１，６２と、を備えている。ここで、インピーダンス変化回路４の出力端子４ａは、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲート（駆動電極）に接続すると共に、インピーダンス変化回路４の出力端子４ｂは、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のソース（駆動電極）に接続してある。
【００２１】
インピーダンス変化回路４は、ドレインとゲートとの間が接続されたＮチャネル・エンハンスメント型のＭＯＳＦＥＴ４１と、ゲートがＭＯＳＦＥＴ４１のソースに接続されると共にソースがＭＯＳＦＥＴ４１のドレインに接続されるＮチャネル・ディプレッション型のＭＯＳＦＥＴ４２と、ＭＯＳＦＥＴ４１のドレインとソースとの間に接続される抵抗４３と、一端がＭＯＳＦＥＴ４２のドレインに接続される磁気抵抗素子４０と、を有し、磁気抵抗素子４０の他端を出力端子４ａに接続すると共に、ＭＯＳＦＥＴ４１のドレインを出力端子４ｂに接続してある。ここで、Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴ４１のしきい値は、Ｎチャネル・ディプレッション型のＭＯＳＦＥＴ４２のしきい値の絶対値より大きい値に設定してある。さらに、フォトダイオードアレイ３のアノードと磁気抵抗素子４の他端とを接続すると共に、フォトダイオードアレイ３のカソードとＭＯＳＦＥＴ４１のソースとを接続してある。
【００２２】
磁気抵抗素子４０は、与えられる磁力の大きさによりその抵抗値が変化するものであって、ｎ−ＩｎＳｂ素子や、ペロブスカイト構造を有するＬａ（Ｓｒ）ＭｎＯ系素子（いわゆる超巨大磁気抵抗効果素子）や、薄膜構造を有するトンネル磁気抵抗素子などが良く知られているが、これらに限られるものではない。
【００２３】
さらに、半導体装置１には、磁気抵抗素子４０と磁気的に結合させた磁力発生手段５を設け、その制御端子５ａ，５ｂ間に入力される磁力発生信号に応じて所定の磁力を発生させることにより、磁気抵抗素子４０に磁力を与え得るよう構成してある。磁力発生手段５は、例えばコイルなどにより構成することができるが、これに限られるものではない。
【００２４】
次に、上記構成による半導体装置１が入力端子１ａ，１ｂ間に入力される入力信号によって出力端子１ｃ，１ｄ間が導通・開放される動作について説明する。
【００２５】
半導体装置１の出力端子１ｃ，１ｄ間を導通させるには、入力端子１ａ，１ｂ間に入力信号を入力する。すると、発光素子２が光を発生させ、この光を受光したフォトダイオードアレイ３が光起電力を発生させる。そして、磁気抵抗素子４０及びＭＯＳＦＥＴ４２を介して抵抗４３に電流が流れて、ＭＯＳＦＥＴ４２のゲート・ソース間電圧が負に増大し、やがてそのしきい値を超えるので、ＭＯＳＦＥＴ４２のドレイン・ソース間が低インピーダンス状態から高インピーダンス状態となって、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲートが充電される。そして、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲート電圧がそれらのしきい値を超えると、出力端子１ｃ，１ｄ間が高インピーダンス状態から低インピーダンス状態になって導通する。
【００２６】
半導体装置１の出力端子１ｃ，１ｄ間を開放させるには、入力端子１ａ，１ｂ間に入力する入力信号を停止させる。すると、発光素子２の発光が止んでフォトダイオードアレイ３の光起電力がなくなるので、抵抗４３の両端の電圧が低下してＭＯＳＦＥＴ４２が高インピーダンス状態から低インピーダンス状態になる。これにより、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲート電荷が主に磁気抵抗素子４０を介して放電されて、出力端子１ｃ，１ｄ間が低インピーダンス状態から高インピーダンス状態になって開放する。
【００２７】
（イ）磁気抵抗素子４０を、磁力が与えられたときにその抵抗値が増大するものにて構成した場合
入力端子１ａ，１ｂ間に入力信号を入力した後、出力端子１ｃ，１ｄ間が導通するまでの時間を長くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を増大させればよい。こうすると、フォトダイオードアレイ３が光起電力を発生させたときに、ＭＯＳＦＥＴ４２のゲート・ソース間電圧が負に増大してそのしきい値を超えるまでの時間が長くなるので、インピーダンス変化回路４が低インピーダンス状態から高インピーダンス状態となるまでの時間が長くなり、その結果、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲートが緩やかに充電されるので、出力端子１ｃ，１ｄ間が高インピーダンス状態から低インピーダンス状態になって導通するまでの時間を長くさせることができる。
【００２８】
入力端子１ａ，１ｂ間に入力する入力信号を停止させた後、出力端子１ｃ，１ｄ間が開放するまでの時間を長くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を増大させればよい。こうすると、フォトダイオードアレイ３の光起電力がなくなり、ＭＯＳＦＥＴ４２が高インピーダンス状態から低インピーダンス状態になったときに、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲート電荷が主に磁気抵抗素子４０を介して緩やかに放電されるので、出力端子１ｃ，１ｄ間が低インピーダンス状態から高インピーダンス状態になって開放するまでの時間を長くさせることができる。
【００２９】
（ロ）磁気抵抗素子４０を、磁力が与えられたときにその抵抗値が低下するものにて構成した場合
入力端子１ａ，１ｂ間に入力信号を入力した後、出力端子１ｃ，１ｄ間が導通するまでの時間を短くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を低下させればよい。こうすると、フォトダイオードアレイ３が光起電力を発生させたときに、ＭＯＳＦＥＴ４２のゲート・ソース間電圧が負に増大してそのしきい値を超えるまでの時間が短くなるので、インピーダンス変化回路４が低インピーダンス状態から高インピーダンス状態となるまでの時間が短くなり、その結果、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲートが速やかに充電されるので、出力端子１ｃ，１ｄ間が高インピーダンス状態から低インピーダンス状態になって導通するまでの時間を短くさせることができる。
【００３０】
入力端子１ａ，１ｂ間に入力する入力信号を停止させた後、出力端子１ｃ，１ｄ間が開放するまでの時間を短くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を低下させればよい。こうすると、フォトダイオードアレイ３の光起電力がなくなり、ＭＯＳＦＥＴ４２が高インピーダンス状態から低インピーダンス状態になったときに、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲート電荷が主に磁気抵抗素子４０を介して速やかに放電されるので、出力端子１ｃ，１ｄ間が低インピーダンス状態から高インピーダンス状態になって開放するまでの時間を短くさせることができる。
【００３１】
したがって、上記構成によれば、半導体装置１は、与えられる磁力の大きさにより抵抗値が変化する磁気抵抗素子４０が備えられているので、半導体装置１が遮光性の成形樹脂材料等により封止された後においても出力端子１ｃ，１ｄ間が導通・開放されるまでの時間を所望の値に調整することが可能である。
【００３２】
なお、半導体装置１は、磁力が与えられたときにその抵抗値が増大する磁気抵抗素子と磁力が与えられたときにその抵抗値が低下する磁気抵抗素子とを設けると共に、それぞれの磁気抵抗素子と磁気的に結合させた磁力発生手段を設けることも好ましく、かかる構成によれば、出力端子１ｃ，１ｄ間が導通・開放されるまでの時間を所望の値に調整することが一層容易なものとなる。以下に述べる実施の形態においても同様である。
【００３３】
また、半導体装置１は、磁力発生手段５をインピーダンス変化回路４等と同一パッケージ内に内蔵させることも好ましく、かかる構成によれば、半導体装置１の小型化が一層容易になる。以下に述べる実施の形態においても同様である。
【００３４】
また、半導体装置１は、磁力発生手段５及びその制御端子５ａ，５ｂを設けない構成にすることも好ましく、半導体装置１の外部の磁力発生手段や半導体装置１周辺の磁場によって半導体装置１（磁気抵抗素子４０）に与えられる磁力によって、出力端子１ｃ，１ｄ間が導通・開放されるまでの時間を変化させることもできる。以下に述べる実施の形態においても同様である。
【００３５】
また、半導体装置１は、出力用素子を設けない構成にすることも好ましく、その構成によれば、入力端子１ａ，１ｂ間に入力される入力信号に応じて出力端子４ａ，４ｂ間に所定の電圧が出力されるものとなるので、ドライバ等として使用することが可能である。以下に述べる実施の形態においても同様である。
【００３６】
なお、半導体装置１は、この半導体装置１（磁気抵抗素子４０）に与えられる磁力によって、出力端子１ｃ，１ｄ間が導通・開放されるまでの時間が変化させられるので、その半導体装置１を一種の磁気センサ等として使用することも可能である。また、同様に、出力用素子を設けない構成においても、半導体装置１（磁気抵抗素子４０）に与えられる磁力によって、出力端子４ａ，４ｂ間に出力される電圧が変化させられるので、その半導体装置１を一種の磁気センサ等として使用することも可能である。かかる技術思想を達成させる場合、磁力発生手段５及びその制御端子５ａ，５ｂは、必須の構成要素とはならないことは言うまでもない。以下に述べる実施の形態においても同様である。
【００３７】
以上、本発明に係る半導体装置の第１の実施の形態を説明したが、本発明の構成は種々の変形が可能であり、以下に示す構成にしてもよい。
【００３８】
図２は、本発明の第２の実施の形態に係る半導体装置の回路図である。この半導体装置１は、インピーダンス変化回路４を次のように構成したことを特徴とするものである。
【００３９】
すなわち、インピーダンス変化回路４は、ドレインとゲートとの間が接続されたＮチャネル・エンハンスメント型のＭＯＳＦＥＴ４１と、ゲートがＭＯＳＦＥＴ４１のソースに接続されると共にソースがＭＯＳＦＥＴ４１のドレインに接続されるＮチャネル・ディプレッション型のＭＯＳＦＥＴ４２と、ＭＯＳＦＥＴ４１のドレインとソースとの間に接続される磁気抵抗素子４０と、を有し、ＭＯＳＦＥＴ４２のドレインを出力端子４ａに接続すると共に、ＭＯＳＦＥＴ４１のドレインを出力端子４ｂに接続したものである。そして、フォトダイオードアレイ３のアノードとＭＯＳＦＥＴ４２のドレインとの間を接続すると共に、フォトダイオードアレイ３のカソードとＭＯＳＦＥＴ４１のソースとの間を接続してある。
【００４０】
なお、Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴ４１のしきい値は、Ｎチャネル・ディプレッション型のＭＯＳＦＥＴ４２のしきい値の絶対値より大きい値に設定してあり、また、磁気抵抗素子４０と磁気的に結合させた磁力発生手段５を設けてある点などは、上述した実施の形態に係るものと同様である。
【００４１】
（イ）磁気抵抗素子４０を、磁力が与えられたときにその抵抗値が増大するものにて構成した場合
入力端子１ａ，１ｂ間に入力信号を入力した後、出力端子１ｃ，１ｄ間が導通するまでの時間を短くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を増大させればよい。こうすると、フォトダイオードアレイ３が光起電力を発生させたときに、ＭＯＳＦＥＴ４２のゲート・ソース間電圧が負に増大してそのしきい値を超えるまでの時間が短くなるので、インピーダンス変化回路４が低インピーダンス状態から高インピーダンス状態となるまでの時間が短くなり、その結果、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲートが速やかに充電されるので、出力端子１ｃ，１ｄ間が高インピーダンス状態から低インピーダンス状態になって導通するまでの時間を短くさせることができる。
【００４２】
入力端子１ａ，１ｂ間に入力する入力信号を停止させた後、出力端子１ｃ，１ｄ間が開放するまでの時間を長くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を増大させればよい。こうすると、フォトダイオードアレイ３の光起電力がなくったときにＭＯＳＦＥＴ４２が高インピーダンス状態から低インピーダンス状態になるまでの時間が長くなるので、その結果、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲート電荷の放電が開始されるまでの時間が長くなるので、出力端子１ｃ，１ｄ間が低インピーダンス状態から高インピーダンス状態になって開放するまでの時間を長くさせることができる。
【００４３】
（ロ）磁気抵抗素子４０を、磁力が与えられたときにその抵抗値が低下するものにて構成した場合
入力端子１ａ，１ｂ間に入力信号を入力した後、出力端子１ｃ，１ｄ間が導通するまでの時間を長くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を低下させればよい。こうすると、フォトダイオードアレイ３が光起電力を発生させたときに、ＭＯＳＦＥＴ４２のゲート・ソース間電圧が負に増大してそのしきい値を超えるまでの時間が長くなるので、インピーダンス変化回路４が低インピーダンス状態から高インピーダンス状態となるまでの時間が長くなり、その結果、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲートが緩やかに充電されるので、出力端子１ｃ，１ｄ間が高インピーダンス状態から低インピーダンス状態になって導通するまでの時間を長くさせることができる。
【００４４】
入力端子１ａ，１ｂ間に入力する入力信号を停止させた後、出力端子１ｃ，１ｄ間が開放するまでの時間を短くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を低下させればよい。こうすると、フォトダイオードアレイ３の光起電力がなくったときにＭＯＳＦＥＴ４２が高インピーダンス状態から低インピーダンス状態になるまでの時間が短くなるので、その結果、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲート電荷の放電が開始されるまでの時間が長くなるので、出力端子１ｃ，１ｄ間が低インピーダンス状態から高インピーダンス状態になって開放するまでの時間を短くさせることができる。
【００４５】
次に、本発明に係る半導体装置の第３の実施の形態に係る回路図を図３に示す。この半導体装置１は、インピーダンス変化回路４を次のように構成したことを特徴とするものである。
【００４６】
すなわち、インピーダンス変化回路４は、ドレインとゲートとの間が接続されたＮチャネル・エンハンスメント型のＭＯＳＦＥＴ４１と、ゲートがＭＯＳＦＥＴ４１のソースに接続されると共にソースがＭＯＳＦＥＴ４１のドレインに接続されるＮチャネル・ディプレッション型のＭＯＳＦＥＴ４２と、ＭＯＳＦＥＴ４１のドレインとソースとの間に接続される抵抗４３と、一端がＭＯＳＦＥＴ４２のドレインに接続される磁気抵抗素子４０と、を有し、磁気抵抗素子４０の他端を出力端子４ａに接続すると共に、ＭＯＳＦＥＴ４１のドレインを出力端子４ｂに接続したものである。そして、フォトダイオードアレイ３のアノードとＭＯＳＦＥＴ４２のドレインとを接続すると共に、フォトダイオードアレイ３のカソードとＭＯＳＦＥＴ４１のソースとを接続してある。
【００４７】
なお、Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴ４１のしきい値は、Ｎチャネル・ディプレッション型のＭＯＳＦＥＴ４２のしきい値の絶対値より大きい値に設定してあり、また、磁気抵抗素子４０と磁気的に結合させた磁力発生手段５を設けてある点などは、上述した実施の形態に係るものと同様である。
【００４８】
（イ）磁気抵抗素子４０を、磁力が与えられたときにその抵抗値が増大するものにて構成した場合
入力端子１ａ，１ｂ間に入力信号を入力した後、出力端子１ｃ，１ｄ間が導通するまでの時間を長くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を増大させればよい。こうすると、フォトダイオードアレイ３が光起電力を発生させて、ＭＯＳＦＥＴ４２のドレイン・ソース間が低インピーダンス状態から高インピーダンス状態となった後、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲートが緩やかに充電されるので、出力端子１ｃ，１ｄ間が高インピーダンス状態から低インピーダンス状態になって導通するまでの時間を長くさせることができる。
【００４９】
入力端子１ａ，１ｂ間に入力する入力信号を停止させた後、出力端子１ｃ，１ｄ間が開放するまでの時間を長くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を増大させればよい。こうすると、フォトダイオードアレイ３の光起電力がなくなり、ＭＯＳＦＥＴ４２が高インピーダンス状態から低インピーダンス状態になった後、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲート電荷が主に磁気抵抗素子４０などを介して緩やかに放電されるので、出力端子１ｃ，１ｄ間が低インピーダンス状態から高インピーダンス状態になって開放するまでの時間を長くさせることができる。
【００５０】
（ロ）磁気抵抗素子４０を、磁力が与えられたときにその抵抗値が低下するものにて構成した場合
入力端子１ａ，１ｂ間に入力信号を入力した後、出力端子１ｃ，１ｄ間が導通するまでの時間を短くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を低下させればよい。こうすると、フォトダイオードアレイ３が光起電力を発生させて、ＭＯＳＦＥＴ４２のドレイン・ソース間が低インピーダンス状態から高インピーダンス状態となった後、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲートが速やかに充電されるので、出力端子１ｃ，１ｄ間が高インピーダンス状態から低インピーダンス状態になって導通するまでの時間を短くさせることができる。
【００５１】
入力端子１ａ，１ｂ間に入力する入力信号を停止させた後、出力端子１ｃ，１ｄ間が開放するまでの時間を短くさせたい要求があれば、磁力発生手段５の制御端子５ａ，５ｂ間に磁力発生信号を入力して磁気抵抗素子４０に磁力を与えて、その抵抗値を低下させればよい。こうすると、フォトダイオードアレイ３の光起電力がなくなり、ＭＯＳＦＥＴ４２が高インピーダンス状態から低インピーダンス状態になった後、第１、第２の出力用ＭＯＳＦＥＴ６１，６２のゲート電荷が主に磁気抵抗素子４０などを介して速やかに放電されるので、出力端子１ｃ，１ｄ間が低インピーダンス状態から高インピーダンス状態になって開放するまでの時間を短くさせることができる。
【００５２】
なお、上述した第１乃至第３の実施の形態に係る構成を適宜、組み合せることも好ましく、その構成によれば、製造された後においても出力端子間１ｃ，１ｄが導通・開放されるまでの時間を所望の値に調整することが一層容易な半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施の形態に係る半導体装置の回路図である。
【図２】同上の第２の実施の形態に係る半導体装置の回路図である。
【図３】同上の第３の実施の形態に係る半導体装置の回路図である。
【図４】従来の半導体装置を示す回路図である。
【符号の説明】
【００５４】
１            半導体装置
２            発光素子
３            フォトダイオードアレイ
４            インピーダンス変化回路
４ａ，４ｂ    インピーダンス変化回路の出力端子（出力用素子の駆動電極）
４０          磁気抵抗素子
４１          Ｎチャネル・エンハンスメント型のＭＯＳＦＥＴ
４２          Ｎチャネル・ディプレッション型のＭＯＳＦＥＴ
４３          抵抗
５            磁力発生手段
６１，６２    出力用素子（第１、第２の出力用ＭＯＳＦＥＴ）
【図１】
2005310930.tif 000003
【図２】
2005310930.tif 000004
【図３】
2005310930.tif 000005
【図４】
2005310930.tif 000006