(57)【要約】【課題】ＣＤ−Ｒなどの光ディスクへのデータ記録におけるエンコード処理において、サブコードデータの生成時のバッファメモリであるＤＲＡＭの効率的使用及びサブコード生成回路の規模削減を図る。【解決手段】サブコードＰデータ、サブコードＱデータ及びサブコードＲ−Ｗデータの各々の保持用バッファ１０１，１０２，１０３を設け、ＤＲＡＭ１０５に格納されたメインデータ及びサブコードデータをＥＦＭ変調するとき、ＤＲＡＭ１０５から読み出したサブコードデータの全部又は一部をセレクタ１０８で保持用バッファ１０１〜１０３からのデータに置き換える。また、ＣＰＵ１０９により、光ディスクの記録速度に依存しない独立した動作でサブコードＰデータとサブコードＱデータとを予め生成して生成用バッファ３０１，３０２に保持させ、これらのデータを保持用バッファ１０１，１０２へ一括転送する。【選択図】        図４
2005018896.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクにデータを記録するための装置において、前記光ディスクに書き込むデータを処理する際に用いられるサブコード生成回路であって、
前記光ディスクのセクタ単位で与えられたメインデータとサブコードデータとを一時格納するためのメモリと、
サブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の保持用バッファと、
サブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の保持用バッファと、
サブコードＲ−Ｗデータ用の１セクタ分の６ビットデータを保持するための第３の保持用バッファと、
前記サブコードＱデータ用のカウンタと、
前記カウンタに従って前記第２の保持用バッファのデータを順に転送するための手段と、
前記光ディスクへのデータ記録に際し、前記メモリと前記第１〜第３の保持用バッファとのいずれからＥＦＭ変調回路にサブコードデータを転送するかを切り替えるための手段とを備えたことを特徴とするサブコード生成回路。
【請求項２】
請求項１記載のサブコード生成回路において、
サブコードＰデータとサブコードＱデータとを別途生成し、かつサブコードＲ−Ｗデータを固定値とするとき、前記メモリのアクセスを行わず、前記第１〜第３の保持用バッファから前記ＥＦＭ変調回路にサブコードデータを転送することを特徴とするサブコード生成回路。
【請求項３】
請求項１記載のサブコード生成回路において、
前記メモリからサブコードデータを転送しながら、該サブコードデータを前記第１〜第３の保持用バッファからのデータに置き換えることにより、前記ＥＦＭ変調回路にサブコードデータを転送することを特徴とするサブコード生成回路。
【請求項４】
請求項１記載のサブコード生成回路において、
前記光ディスクの記録速度に依存しない独立した動作で少なくともサブコードＰデータとサブコードＱデータとを予め生成しておくためのサブコードデータ生成手段と、
生成されたサブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の生成用バッファと、
生成されたサブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の生成用バッファと、
前記第２の生成用バッファにデータを書き込むのと同時にＣＲＣ演算を行うＣＲＣ演算回路と、
前記ＣＲＣ演算の結果を前記メモリに書き戻す、又は、書き戻さないを選択するための手段と、
前記第１及び第２の生成用バッファから前記第１及び第２の保持用バッファへデータを一括転送するための手段とを更に備えたことを特徴とするサブコード生成回路。
【請求項５】
請求項４記載のサブコード生成回路において、
前記サブコードデータ生成手段で生成したサブコードＰデータとサブコードＱデータとを、前記光ディスクのセクタ単位で前記メモリに一時格納しておき、前記光ディスクの記録動作に応じて前記メモリから前記第１及び第２の生成用バッファへ転送することを特徴とするサブコード生成回路。
【請求項６】
請求項４記載のサブコード生成回路において、
前記メモリのサブコードＰデータとサブコードＱデータとを前記第１及び第２の生成用バッファに転送し、次のセクタの記録用に、転送した前記サブコードＱデータをもとにアドレス情報を取得し、前記サブコードデータ生成手段でインクリメント、デクリメント処理を行い、前記メモリに一時格納しないで、前記サブコードＰデータと前記サブコードＱデータとを、前記光ディスクの記録動作に応じて再び前記第１及び第２の生成用バッファに転送することを特徴とするサブコード生成回路。
【請求項７】
請求項４記載のサブコード生成回路において、
前記光ディスクの記録動作に応じて、前記サブコードデータ生成手段で生成したサブコードＰデータとサブコードＱデータとを、前記メモリに一時格納しないで前記第１及び第２の生成用バッファに転送することを特徴とするサブコード生成回路。
【請求項８】
請求項４記載のサブコード生成回路において、
前記光ディスクの記録動作に応じて、サブコードＰデータ及びサブコードＱデータとして連続して同一データを前記光ディスクに記録する場合、前記第１及び第２の生成用バッファのデータを再利用することを特徴とするサブコード生成回路。
【請求項９】
請求項４記載のサブコード生成回路において、
前記光ディスクのセクタ単位で連続して与えられるメインデータとサブコードデータとについて、与えられたメインデータを前記メモリの所定アドレスに格納し、かつ与えられたサブコードデータの全部又は一部を前記メモリに格納しないでダミー転送するための手段を更に備えたことを特徴とするサブコード生成回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＤＡ、ＣＤ−ＲＷなどの光ディスクにデータを記録するための装置に関し、特に光ディスクに書き込むデータを処理する際のサブコード生成に係る回路技術に関するものである。
【０００２】
【従来の技術】
光ディスクの各セクタには、メインデータとともにサブコードデータが記録される。サブコードデータは９６バイトを使用し、Ｐ、Ｑ、Ｒ、Ｓ、Ｔ、Ｕ、Ｖ、Ｗといった記号で表されるデータからなる。サブコードＰデータは、例えば音楽の曲間（ポーズ又はギャップ）に関する情報であって、１又は０のいずれかとされる。サブコードＱデータは、時間情報、アドレス情報、ＭＣＮなどを含む。
【０００３】
光ディスクにデータを書き込む際には、データの一時格納のための大容量メモリであるＤＲＡＭ中の記憶場所を複数のページに分割し、各ページに光ディスクの１セクタ分のメインデータとサブコードデータとを１対１に対応させて格納するのが便利である。
【０００４】
従来のあるサブコード生成回路は、時間情報を示している場合と時間情報以外の情報を示している場合とがあるサブコードＱデータを含んでなるサブコードデータを生成するときでも、時間情報を示している場合のサブコードＱデータの自動生成サイクルが途切れるのを回避するものであった（特許文献１参照）。
【０００５】
【特許文献１】
特開２０００−１０００７４号公報
【０００６】
【発明が解決しようとする課題】
上記従来のサブコード生成回路は、複数のサブコードＱデータ生成部を備えている。そして、リアルタイム性を保つために全ての生成部が同時に動作しているので、回路規模が増大するとともに、消費電力が大きくなりやすいという欠点を有していた。
【０００７】
また、上記従来のサブコード生成回路は、目的に応じた処理をＤＲＡＭ中のデータに対して行い、データが揃ったところで順次光ディスクに記録していく手順をとっている。したがって、上記従来のサブコード生成回路は、１対１になっているメインデータとサブコードデータとを生成するための制御データを予めＤＲＡＭに保持している。つまり、光ディスクの１セクタごとにＤＲＡＭへのアクセスが発生するので、ＤＲＡＭへのアクセスが頻繁に発生するという欠点を有していた。
【０００８】
サブコード生成の形態として、オレンジブックで規定されているホストＰＣからの転送形態により、ホストＰＣで生成したデータをＣＤ記録装置（ドライブ）が受け取り、そのまま光ディスクに記録する形態と、ドライブ自身でサブコードデータを生成して光ディスクに記録する形態とがある。ドライブ自身でサブコードデータを生成して光ディスクに記録する場合、ホストＰＣから受け取ったデータの全部又は一部を書き換えて光ディスクに記録する必要がある。上記従来のサブコード生成回路では、サブコードＲ−Ｗデータを固定値にして光ディスクに記録する場合でもＤＲＡＭにデータ書き込みのアクセスや、データ読み出しのアクセスを行っている。つまり、ドライブ自身でデータ生成して光ディスクに記録する場合、ホストＰＣからのデータはＤＲＡＭに保持しておく必要はないが、メインデータと１対１で管理しているため、必要のないデータに対してＤＲＡＭへのアクセスが発生するのである。
【０００９】
本発明の目的は、サブコード生成回路の規模削減、ＤＲＡＭアクセスの低減、消費電力の低減を達成することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るサブコード生成回路は、光ディスクのセクタ単位で与えられたメインデータとサブコードデータとを一時格納するためのメモリと、サブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の保持用バッファと、サブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の保持用バッファと、サブコードＲ−Ｗデータ用の１セクタ分の６ビットデータを保持するための第３の保持用バッファと、サブコードＱデータ用のカウンタと、該カウンタに従って前記第２の保持用バッファのデータを順に転送するための手段と、光ディスクへのデータ記録に際し前記メモリと前記第１〜第３の保持用バッファとのいずれからＥＦＭ変調回路にサブコードデータを転送するかを切り替えるための手段とを備えることとしたものである。
【００１１】
更に、光ディスクの記録速度に依存しない独立した動作で少なくともサブコードＰデータとサブコードＱデータとを予め生成しておくためのサブコードデータ生成手段と、生成されたサブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の生成用バッファと、生成されたサブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の生成用バッファと、第２の生成用バッファにデータを書き込むのと同時にＣＲＣ演算を行うＣＲＣ演算回路と、当該ＣＲＣ演算の結果を前記メモリに書き戻す又は書き戻さないを選択するための手段と、前記第１及び第２の生成用バッファから前記第１及び第２の保持用バッファへデータを一括転送するための手段とをサブコード生成回路に備えることもできる。
【００１２】
更に、光ディスクのセクタ単位で連続して与えられるメインデータとサブコードデータとについて、与えられたメインデータを前記メモリの所定アドレスに格納し、かつ与えられたサブコードデータの全部又は一部を前記メモリに格納しないでダミー転送するための手段をサブコード生成回路に備えることもできる。
【００１３】
【発明の実施の形態】
以下、図面を参照しながら、ＣＤ記録装置中の本発明の実施形態に係るサブコード生成回路について説明する。
【００１４】
図１は、本発明に係るサブコード生成回路の構成例を示している。図１において、１０１はサブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の保持用バッファ、１０２はサブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の保持用バッファ、１０３はサブコードＲ−Ｗデータ用の１セクタ分の６ビットデータを保持するための第３の保持用バッファ、１０４はサブコードＱデータ用のカウンタ、１０５は光ディスクのセクタ単位で与えられたメインデータとサブコードデータとを一時格納するための大容量メモリであるＤＲＡＭ、１０６はセクタ単位でのデータ転送のためのＤＭＡ／ＢＣＵ、１０７はメインデータとサブコードデータとを転送先に応じて切り替えるためのセレクタ、１０８はサブコードデータの置き換えのためのセレクタ、１０９はサブコードデータを生成したり保持用バッファ１０１，１０２，１０３に格納したりするためのＣＰＵ、１１０はメインデータのスクランブル回路、１１１はＣＩＲＣエンコード回路、１１２はメインデータとサブコードデータとを受け取りＥＦＭ変調処理するＥＦＭ変調回路である。ＥＦＭ変調回路１１２の出力は、ＣＤ−ＲやＣＤ−ＲＷといったメディアに応じた波形生成のための回路を介して、不図示のデータ記録用レーザ駆動回路に与えられる。ＣＰＵ１０９は、ＤＳＰ、マイクロコントローラなどである。
【００１５】
図２は、図１中のＤＲＡＭ１０５におけるリング構造のメモリマッピングを示している。ＤＲＡＭ１０５には、図２に示すような各ページにおいて、所定のアドレスにメインデータ（２３５２バイト）及びサブコードＰ−Ｗデータ（９６バイト）などに加えて、エンコード方法などの制御情報が格納されている。その他はワーク領域である。なお、図２中の「Ｂ」はバイトを意味する。
【００１６】
図１のサブコード生成回路によれば、まず、ＤＲＡＭ１０５の所定のアドレスに格納されているメインデータとサブコードＰ−Ｗデータとを、ＤＭＡ／ＢＣＵ１０６がメインデータを２４Ｂ読み出すごとにサブコードＰ−Ｗデータを１Ｂ読み出す割合でデータ読み出しを順次行う。転送先は、セレクタ１０７により、メインデータとサブコードデータとを示す制御信号を付加することで、メインデータとサブコードデータとを切り替えるようにしておく。
【００１７】
第１〜第３の保持用バッファ１０１，１０２，１０３は、ＣＰＵ１０９により生成されたデータを各々保持する。ＣＰＵ１０９は、ＤＲＡＭ１０５において図２のようなメモリマッピングのとき、格納されているＳｕｂＱ１０Ｂを読み出して転送したり、読み出したデータを初期値として、ＣＰＵ１０９自身でデータのインクリメント、デクリメント計算を行ってもよい。サブコードデータの転送に合わせて、カウンタ１０４は、インクリメントを行い、カウンタ１０４の値に相当するポインタのデータをセレクタ１０８に出力する。第２の保持用バッファ１０２は９６ビットのデータを持っており、カウンタ１０４が０ならば０ビット目のデータ、カウンタ１０４が１ならば１ビット目のデータ、カウンタ１０４がｎならばｎビット目のデータを出力する（ｎ＝０〜９５）。このカウンタ１０４は、０から９５の範囲で動作している。第１及び第３の保持用バッファ１０１，１０３は、光ディスクの１セクタの記録中は同じデータであるため、カウンタは持っておらず、同一セクタ内ではセレクタ１０８に固定値を出力する。
【００１８】
セレクタ１０８は、第１〜第３の保持用バッファ１０１，１０２，１０３からの出力データ、又は、ＤＭＡ／ＢＣＵ１０６からセレクタ１０７で切り替えられたサブコードデータを選択して、ＥＦＭ変調回路１１２に転送する。このセレクタ１０８は、サブコードＰデータ、サブコードＱデータ、サブコードＲ−Ｗデータのいずれでも独立して選択動作することができる。これにより、例えば、セレクタ１０８においてサブコードＱデータだけ第２の保持用バッファ１０２からの出力を選択するとした場合、サブコードＰデータとサブコードＲ−Ｗデータとは、ＤＲＡＭ１０５に格納されているデータを光ディスクに記録し、サブコードＱデータだけはＣＰＵ１０９が生成して第２の保持用バッファ１０２に保持されているデータを光ディスクに記録することができる。全てのサブコードデータをＣＰＵ１０９が生成して光ディスクに記録する場合には、ＤＭＡ／ＢＣＵ１０６はＤＲＡＭ１０５からサブコードＰ−Ｗデータの読み出しを行う必要はない。
【００１９】
メインデータは、セレクタ１０７で転送先が切り替えられ、必要に応じてスクランブル回路１１０によりスクランブルされ、ＣＩＲＣエンコード回路１１１でエンコードされ、ＥＦＭ変調回路１１２に転送される。
【００２０】
なお、動作速度や転送レートに合わせて、バス幅を拡張して、セレクタ１０８をバスを拡張した分増やして、並列にすることも可能である。例えば、転送バス幅を４ビット単位に順に転送する方法の場合、セレクタ１０８を４つ用意し、カウンタ１０４を４単位で増加させることも可能である。
【００２１】
図３は、図１のサブコード生成回路におけるデータ転送のタイミングチャートである。図３において、メインページポインタとサブコードページポインタとは、図２のリング構造メモリマッピングのページを示す。サブコードのＳＹＮＣデータＳ０，Ｓ１をＥＦＭ変調回路１１２が生成するときに、ＣＰＵ１０９が第１〜第３の保持用バッファ１０１，１０２，１０３にデータをセットする。
【００２２】
ＤＲＡＭ１０５の所定のアドレスに格納されているメインデータとサブコードＰ−ＷデータとをＤＭＡ／ＢＣＵ１０６がメインデータを２４バイト読み出すごとにサブコードデータを１Ｂバイト読み出す割合でデータ読み出しを順次行う場合、サブコードデータを基準にすると、サブコードデータが転送されるごとに、カウンタ１０４が９５までカウントアップされる。例えば、サブコードＰデータ及びサブコードＱデータとしてＣＰＵ１０９が生成したデータを光ディスクに記録する場合、セレクタ１０８によりサブコードＰ−Ｗデータの一部が置き換えられ、記録される。次のページの記録時、同様にデータをセットする。
【００２３】
以上のように、図１のサブコード生成回路によれば、サブコードＰデータとサブコードＱデータとをＣＰＵ１０９で別途生成し、かつサブコードＲ−Ｗデータを固定値とするとき、ＤＲＡＭ１０５のアクセスを行わず、第１〜第３の保持用バッファ１０１，１０２，１０３からセレクタ１０８を介してＥＦＭ変調回路１１２へサブコードデータを転送することができる。これにより、ＤＲＡＭ１０５の読み出しアクセス回数を減らすことができる。
【００２４】
また、ＤＲＡＭ１０５からサブコードデータを転送しながら、該サブコードデータをセレクタ１０８で第１〜第３の保持用バッファ１０１，１０２，１０３からのデータに置き換えることにより、ＥＦＭ変調回路１１２にサブコードデータを転送することも可能である。これにより、あらゆる形式のサブコード生成に対応できるため、回路規模の削減をすることができる。
【００２５】
図４は、本発明に係るサブコード生成回路の他の構成例を示している。図１の構成と異なる点は、第１の保持用バッファ１０１の前段にサブコードＰデータ用の１セクタ分の１ビットデータを保持するための第１の生成用バッファ３０１を、第２の保持用バッファ１０２の前段にサブコードＱデータ用の１セクタ分の９６ビットデータを保持するための第２の生成用バッファ３０２をそれぞれ設け、かつ第２の生成用バッファ３０２にデータを書き込むのと同時にＣＲＣ演算を行うＣＲＣ演算回路３０３を設けた点である。ＣＰＵ１０９は、光ディスクの記録速度に依存しない独立した動作で少なくともサブコードＰデータとサブコードＱデータとを予め生成しておき、これらのデータを第１及び第２の生成用バッファ３０１，３０２に保持させることができる。これら第１及び第２の生成用バッファ３０１，３０２から第１及び第２の保持用バッファ１０１，１０２へは、データを一括転送することができる。また、セレクタ３０４により、第１及び第２の生成用バッファ３０１，３０２への転送をＣＰＵ１０９で生成したデータ、又は、ＤＭＡ／ＢＣＵ１０６のデータのうちで選択できるようにしている。更に、セレクタ３０５により、ＣＲＣ演算の結果をＤＲＡＭ１０５に書き戻す、又は、書き戻さないを選択できるようにしている。
【００２６】
前述の図３のデータ転送のタイミングチャートでは、サブコードのＳＹＮＣデータＳ０，Ｓ１をＥＦＭ変調回路１１２が生成するときに、ＣＰＵ１０９が第１〜第３の保持用バッファ１０１，１０２，１０３にデータをセットするものとしたが、記録速度に依存しない独立した動作でサブコードデータを生成したい場合、ＣＰＵ１０９で予めデータ生成して第１及び第２の生成用バッファ３０１，３０２にセットしておく。必要に応じて、サブコードＱデータのＣＲＣ演算回路３０３を動作させ、その結果を第２の生成用バッファ３０２に書き戻しておく。また、セレクタ３０４により、ＤＲＡＭ１０５に格納されているサブコードＰデータやサブコードＱデータを第１及び第２の生成用バッファ３０１，３０２に格納してもよい。このときも、必要に応じて、サブコードＱデータのＣＲＣ演算回路３０３を動作させ、その結果を第２の生成用バッファ３０２に書き戻しておく。ＣＲＣ演算回路３０３を動作させた後に、セレクタ３０５により、生成結果やＣＲＣ演算結果をＤＲＡＭ１０５の所定のアドレスに書き戻してもよい。
【００２７】
図５は、図４のサブコード生成回路におけるデータ転送のタイミングチャートである。図５によれば、ＣＰＵ１０９で予めデータ生成して第１及び第２の生成用バッファ３０１，３０２にセットする。そして、ＣＲＣ演算回路３０３によりＣＲＣ計算され、第２の生成用バッファ３０２に書き戻される。メインデータとサブコードデータとの転送が開始されると、その最初のタイミングで、第１及び第２の生成用バッファ３０１，３０２にセットされたデータが第１及び第２の保持用バッファ１０１，１０２に一括で転送される。第１及び第２の保持用バッファ１０１，１０２に転送された後は、光ディスクの記録動作に応じてリアルタイムに所定のデータが光ディスクに記録されていく。
【００２８】
ＣＰＵ１０９で生成したデータは、セレクタ３０５により、ＤＲＡＭ１０５に書き戻す、又は、書き戻さないを選択することができる。その間に、ＣＰＵ１０９は、次のセクタ用のサブコードＰデータとサブコードＱデータとを生成して、第１及び第２の生成用バッファ３０１，３０２に転送しておく。ここで、第１及び第２の生成用バッファ３０１，３０２に転送するデータは、セレクタ３０４により、ＤＭＡ／ＢＣＵ１０６から転送されるデータを設定してもよい。この場合、ＣＰＵ１０９にてデータ生成する処理は必要ない。
【００２９】
以上のように、図４のサブコード生成回路によれば、予めＣＰＵ１０９で生成したサブコードＰデータとサブコードＱデータとを、光ディスクのセクタ単位でＤＲＡＭ１０５に一時格納しておき、光ディスクの記録動作に応じてＤＲＡＭ１０５からＤＭＡ／ＢＣＵ１０６を介して第１及び第２の生成用バッファ３０１，３０２へ転送することができる。これにより、回路動作の簡略化ができ、回路規模の削減をすることができる。
【００３０】
また、ＤＲＡＭ１０５のサブコードＰデータとサブコードＱデータとをＤＭＡ／ＢＣＵ１０６からセレクタ３０４で第１及び第２の生成用バッファ３０１，３０２に転送し、次のセクタの記録用に、転送した前記サブコードＱデータをもとにアドレス情報を取得し、ＣＰＵ１０９でインクリメント、デクリメント処理を行い、ＤＲＡＭ１０５に一時格納しないで、前記サブコードＰデータと前記サブコードＱデータとを、光ディスクの記録動作に応じて再び第１及び第２の生成用バッファ３０１，３０２に転送することも可能である。これにより、ＤＲＡＭ１０５からの読み出しアクセスを低減することができる。
【００３１】
また、光ディスクの記録動作に応じて、ＣＰＵ１０９で生成したサブコードＰデータとサブコードＱデータとを、ＤＲＡＭ１０５に一時格納しないで第１及び第２の生成用バッファ３０１，３０２に転送することも可能である。これにより、ＤＲＡＭ１０５からの読み出しアクセスを低減することができ、サブコード生成を高速化できる。
【００３２】
また、光ディスクの記録動作に応じて、サブコードＰデータ及びサブコードＱデータとして連続して同一データを光ディスクに記録する場合、第１及び第２の生成用バッファ３０１，３０２のデータを再利用することも可能である。これにより、回路規模を削減し、ＤＲＡＭ１０５からの読み出しアクセスを低減することができ、サブコード生成を高速化できる。
【００３３】
図６は、図４中のＤＲＡＭ１０５へのデータ書き込みを説明するためのブロック図である。図６において、５０１はＣＤ記録装置を制御するホストＰＣ、５０２はＡＴＡ（ＡＴ  Ａｔｔａｃｈｍｅｎｔ）又はＡＴＡＰＩ（ＡＴ  Ａｔｔａｃｈｍｅｎｔ  ｗｉｔｈ  Ｐａｃｋｅｔ  Ｉｎｔｅｒｆａｃｅ）プロトコルに従ってデータ送受信を行うホストＩＦである。ＤＭＡ／ＢＣＵ１０６において、５０５はメインデータに関するデータ転送量をカウントするための第１転送カウンタ、５０６はサブコードＰ−Ｗデータ又はサブコードＰ−Ｑデータに関するデータ転送量をカウントするための第２転送カウンタ、５０７は所定のアドレスにデータ格納するためのアドレス制御部、５０８はデータを転送するかしないかを制御するためのデータ転送許可制御部である。
【００３４】
図６の構成によれば、ホストＰＣ５０１から所定のデータ転送が開始され、ＤＲＡＭ１０５に格納する動作を開始する。このとき、ホストＰＣ５０１からはメインデータ２３５２Ｂや２０４８Ｂ、サブコードデータは、サブコードＰ−Ｗデータの９６Ｂや、サブコードＰ−Ｑデータ１６Ｂなどが転送されてくる。ホストＩＦ５０２で受け取ったデータは、ＤＭＡ／ＢＣＵ１０６に渡される。ＤＭＡ／ＢＣＵ１０６が、図２のようなメモリマップにおいて、ＤＲＡＭ１０５の所定アドレスにメインデータとサブコードデータとを第１転送と第２転送とに分けて格納していく。このとき、各カウンタ５０５，５０６のカウントに応じてアドレス制御５０７を行い、ＤＲＡＭ１０５に対して、所望のアドレス、データを設定する。
【００３５】
通常時、データ転送許可制御部５０８は、ＤＲＡＭ１０５に対して、メインデータとサブコードデータとの双方を格納するために動作している。
【００３６】
ここで、前述のようにサブコードデータをＣＰＵ１０９で生成したり、第１及び第２の生成用バッファ３０１，３０２のデータ、又は、第１及び第２の保持用バッファ１０１，１０２のデータを再利用したりする場合、ＤＲＡＭ１０５のデータは、読み出しはされるが格納する必要はない。そこで、サブコードデータをＤＲＡＭ１０５に格納しないように、データ転送許可制御部５０８が、第２転送カウンタ５０６を用いる時だけＤＲＡＭ１０５に対して、アドレス、データを設定しないようにする。このとき、ＤＭＡ／ＢＣＵ１０６は、ホストＩＦ５０２との間のデータ転送を実施しており、ホストＩＦ５０２は、ホストＰＣ５０１との間の転送を継続しておくことができる。つまり、ホストＰＣ５０１との間では正常にデータ転送を行っているが、ＤＲＡＭ１０５にはデータを格納しないダミー転送とすることができる。
【００３７】
以上のように、図６の構成によれば、ホストＰＣ５０１から光ディスクのセクタ単位で連続して与えられるメインデータとサブコードデータとについて、与えられたメインデータをＤＲＡＭ１０５の所定アドレスに格納し、かつ与えられたサブコードデータの全部又は一部をＤＲＡＭ１０５に格納しないでダミー転送することができる。これにより、ＤＲＡＭ１０５への書き込みアクセスを低減することができる。
【００３８】
【発明の効果】
以上のように本発明によれば、保持用バッファ、生成用バッファ、ダミー転送手段を設けることにより、サブコード生成回路の規模削減、ＤＲＡＭアクセスの低減、消費電力の低減を達成することができる。
【図面の簡単な説明】
【図１】本発明に係るサブコード生成回路の構成例を示すブロック図である。
【図２】図１中のＤＲＡＭにおけるリング構造メモリマッピング図である。
【図３】図１のサブコード生成回路におけるデータ転送のタイミングチャートである。
【図４】本発明に係るサブコード生成回路の他の構成例を示すブロック図である。
【図５】図４のサブコード生成回路におけるデータ転送のタイミングチャートである。
【図６】図４中のＤＲＡＭへのデータ書き込みを説明するためのブロック図である。
【符号の説明】
１０１  サブコードＰデータのための保持用バッファ（１ビット）
１０２  サブコードＱデータのための保持用バッファ（９６ビット）
１０３  サブコードＲ−Ｗデータのための保持用バッファ（６ビット）
１０４  カウンタ
１０５  ＤＲＡＭ
１０６  ＤＭＡ／ＢＣＵ
１０７，１０８  セレクタ
１０９  ＣＰＵ
１１０  スクランブル回路
１１１  ＣＩＲＣエンコード回路
１１２  ＥＦＭ変調回路
３０１  サブコードＰデータのための生成用バッファ（１ビット）
３０２  サブコードＱデータのための生成用バッファ（９６ビット）
３０３  サブコードＱデータのためのＣＲＣ演算回路
３０４，３０５  セレクタ
５０１  ホストＰＣ
５０２  ホストＩＦ
５０５，５０６  転送カウンタ
５０７  アドレス制御部
５０８  データ転送許可制御部
【図１】
2005018896.tif 000003
【図２】
2005018896.tif 000004
【図３】
2005018896.tif 000005
【図４】
2005018896.tif 000006
【図５】
2005018896.tif 000007
【図６】
2005018896.tif 000008