(57)【要約】【目的】  ＧＨｚ帯で動作する高速電子回路に用いられるトグルフリップフロップ回路の動作可能周波数を容易に変更可能にする。【構成】マスター側のエミッタフォロワの２個のトランジスタＴ１１とＴ１２の一方のトランジスタＴ１１のコレクタ端子を接地し、他方のトランジスタＴ１２のコレクタ端子を各２個のトランジスタＴ１１とＴ１２のエミッタ端子を接続しているスレーブ側の上段差動対トランジスタＳ３のコレクタ端子と負荷抵抗Ｒ３、Ｒ４の間に接続した。スレーブ側のエミッタフォロワの２個のトランジスタＴ４１とＴ４２の一方のトランジスタＴ４１のコレクタ端子を接地し、他方のトランジスタＴ４２のコレクタ端子を各２個のトランジスタＴ４１とＴ４２のエミッタ端子を接続しているマスター側の上段差動対トランジスタＳ１のコレクタ端子と負荷抵抗Ｒ１、Ｒ２の間に接続した。【選択図】  図２
2005101721.tif 000002
【特許請求の範囲】
【請求項１】
マスターおよびスレーブの２つフリップフロップ回路とマスターおよびスレーブの２つのエミッタフォロワ回路とを有するトグルフリップフロップ回路において、
マスター側のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のトランジスタのコレクタ端子をこの２個のトランジスタのエミッタ端子を接続しているスレーブ側の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続し、
スレーブ側のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のコレクタ端子をこの２個のトランジスタのエミッタ端子を接続しているマスター側の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続したことを特徴とするトグルフリップフロップ回路。
【請求項２】
マスタースレーブ型トグルフリップフロップ回路においてエミッタフォロワ回路の過渡電流をスイッチングに利用して高速化するトグルフリップフロップ回路であって、
マスター側のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のトランジスタのコレクタ端子をこの２個のトランジスタのエミッタ端子を接続しているスレーブ側の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続し、
スレーブ側のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のコレクタ端子をこの２個のトランジスタのエミッタ端子を接続しているマスター側の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続し、
前記マスター側およびスレーブ側の各負荷抵抗を直列接続された２個の負荷抵抗で構成し、マスター側およびスレーブ側のそれぞれにおいて各２個の負荷抵抗の間を、保持側上段差動対トランジスタのコレクタ端子と接続したことを特徴とするトグルフリップフロップ回路。
【請求項３】
２つのクロック制御付き差動型インバータ回路と４つのエミッタフォロワ回路からなるトグルフリップフロップ回路において、
べース端子がこのトグルフリップフロップ回路の出力端子に接続されている差動型インバータ回路およびこの差動型インバータ回路を構成する差動対トランジスタのコレクタ端子と接続されているべース端子を有する２つのエミッタフォロワ回路を有する前段と、
差動型インバータ回路および２つのエミッタフォロワ回路とを有する後段とを備え、
前記前段のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のトランジスタのコレクタ端子をこの２個のトランジスタのエミッタ端子を接続しているスレーブ側の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続し、
前記後段のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のトランジスタのコレクタ端子をこの２個のトランジスタのエミッタ端子を接続している前記前段の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続したことを特徴とするトグルフリップフロップ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧＨｚ帯で動作する高速電子回路に用いられるトグルフリップフロップ回路に関するものである。
【背景技術】
【０００２】
トグルフリップフロップ回路の高速化にマスタースレーブ型トグルフリップフロップ回路にエミッタフォロワ回路の過渡電流をスイッチングに利用するという回路構成（非特許文献１）がある。
【０００３】
この従来回路の構成を図１に示す。この従来回路は、マスター側のエミッタフォロワ回路を構成するトランジスタＴ１、Ｔ２のコレクタ端子が、このトランジスタＴ１、Ｔ２のエミッタ端子を接続しているスレーブ側の上段差動対トランジスタＳ３、Ｓ４のコレクタ端子と負荷抵抗の間に接続してある。そのため、トランジスタＴ１、Ｔ２がオンすると、上段差動対トランジスタＳ３Ｓ４がオンするよりも前にトランジスタＴ１、Ｔ２に電流が流れ込むため、上段差動対トランジスタＳ３、Ｓ４の電圧レベルが下がる。そのために上段差動対トランジスタＳ３、Ｓ４のスイッチングに必要な電圧レベルが少なくてすむので、読み込み時間が短縮され回路動作が高速化される。
【０００４】
しかし回路動作としては、低周波数領域ではダイナミック動作となる。
【０００５】
なお、図において、符号ａ、ｂは入力端子、符号ｃ、ｄは電源端子、符号ｅ、ｆは出力端子である。
【非特許文献１】Ｋ．Ｉｓｈｉｉ，Ｈ．Ｉｃｈｉｎｏ，Ｍ．Ｔｏｇａｓｈｉ，Ｙ．Ｋｏｂａｙａｓｈｉ  ａｎｄ  Ｃ．Ｙａｍａｇｕｃｈｉ，“Ｖｅｒｙ−ｈｉｇｈ−ｓｐｅｅｄ  Ｓｉｂｉｐｏｌａｒ  ｓｔａｔｉｃ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｄｅｒｓ  ｗｉｔｈ  ｎｅｗ  Ｔ−ｔｙｐｅ  ｆｌｉｐ−ｆｌｏｐｓ，”ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，３０，Ｎｏ．１，ｐｐ．１９−２４，１９９５．
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来の回路構成では、デバイスパラメータ、バイアスポイントが決まってしまうと回路の動作可能な周波数範囲は決められてしまうという問題があった。
【０００７】
本発明は、かかる従来のＧＨｚ帯で動作する高速電子回路に用いられるトグルフリップフロップ回路の問題に鑑みてなされたもので、回路の動作可能周波数を容易に変更できるトグルフリップフロップ回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この目的を達成する本発明は、トグルフリップフロップ回路にエミッタフォロワ回路の過渡電流をスイッチングに利用して高速化する回路構成において、各エミッタフォロワ回路の２個のトランジスタにより次段の差動回路の電圧レベル変化を引き起こす電流量を調整することで、フリップフロップ回路の動作可能な周波数範囲を変化させるものである。
【０００９】
請求項１記載発明は、マスターおよびスレーブの２つフリップフロップ回路とマスターおよびスレーブの２つのエミッタフォロワ回路とを有するトグルフリップフロップ回路において、マスター側のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のトランジスタのコレクタ端子をこの２個のトランジスタのエミッタ端子を接続しているスレーブ側の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続し、スレーブ側のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のコレクタ端子をこの２個のトランジスタのエミッタ端子を接続しているマスター側の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続したことに特徴を有する。
【００１０】
請求項２に記載の発明は、マスタースレーブ型トグルフリップフロップ回路においてエミッタフォロワ回路の過渡電流をスイッチングに利用して高速化するトグルフリップフロップ回路であって、マスター側のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のトランジスタのコレクタ端子をこの２個のトランジスタのエミッタ端子を接続しているスレーブ側の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続し、スレーブ側のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のコレクタ端子をこの２個のトランジスタのエミッタ端子を接続しているマスター側の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続し、前記マスター側およびスレーブ側の各負荷抵抗を直列接続された２個の負荷抵抗で構成し、マスター側およびスレーブ側のそれぞれにおいて各２個の負荷抵抗の間を、保持側上段差動対トランジスタのコレクタ端子と接続したことに特徴を有する。
【００１１】
請求項３に記載の発明は、２つのクロック制御付き差動型インバータ回路と４つのエミッタフォロワ回路からなるトグルフリップフロップ回路において、べース端子がこのトグルフリップフロップ回路の出力端子に接続されている差動型インバータ回路およびこの差動型インバータ回路を構成する差動対トランジスタのコレクタ端子と接続されているべース端子を有する２つのエミッタフォロワ回路を有する前段と、差動型インバータ回路および２つのエミッタフォロワ回路とを有する後段とを備え、前記前段のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のトランジスタのコレクタ端子をこの２個のトランジスタのエミッタ端子を接続しているスレーブ側の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続し、前記後段のエミッタフォロワ回路を構成する２個のトランジスタの一方のトランジスタのコレクタ端子を接地し、他方のトランジスタのコレクタ端子をこの２個のトランジスタのエミッタ端子を接続している前記前段の上段差動対トランジスタのコレクタ端子と負荷抵抗の間に接続したことに特徴を有する。
【発明の効果】
【００１２】
本発明によりトグルフリップフロップ回路の動作可能な周波数範囲を任意に変えることができるという大きな効果を奏する。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して本発明のトグルフリップフロップ回路の実施形態について説明する。なお、図２、図４、図５において、符号ａ、ｂは入力端子、符号ｃ、ｄは電源端子、符号ｅ、ｆは出力端子である。
【実施例１】
【００１４】
本発明の実施例１の構成を図２に示す。実施例１は、本発明をマスタースレーブ型トグルフリップフロップ回路にエミッタフォロワ回路の過渡電流をスイッチングに利用して高速化するトグルフリップフロップ回路に適用したものである。
【００１５】
実施例１は、マスターおよびスレーブの２つフリップフロップ回路とマスターおよびスレーブの２つのエミッタフォロワ回路とを有するトグルフリップフロップ回路を備えている。マスター側のエミッタフォロワ回路を構成する２個のトランジスタＴ１１とＴ１２（Ｔ２１とＴ２２）の一方のトランジスタＴ１１（Ｔ２１）のコレクタ端子を接地し、他方のトランジスタＴ１２（Ｔ２２）のコレクタ端子を各２個のトランジスタＴ１１とＴ１２（Ｔ２１とＴ２２）のエミッタ端子を接続しているスレーブ側の上段差動対トランジスタＳ３（Ｓ４）のコレクタ端子と負荷抵抗Ｒ３、Ｒ４の間に接続した。スレーブ側のエミッタフォロワ回路を構成する２個のトランジスタＴ４１とＴ４２（Ｔ３１、Ｔ３２）の一方のトランジスタＴ４１（Ｔ３１）のコレクタ端子を接地し、他方のトランジスタＴ４２（Ｔ３２）のコレクタ端子を各２個のトランジスタＴ４１とＴ４２（Ｔ３１、Ｔ３２）のエミッタ端子を接続しているマスター側の上段差動対トランジスタＳ１（Ｓ２）のコレクタ端子と負荷抵抗Ｒ１、Ｒ２の間に接続した。
【００１６】
つまり４個の各エミッタフォロワを２個のトランジスタＴ１１とＴ１２、トランジスタＴ２１とＴ２２、トランジスタＴ３１とＴ３２、およびトランジスタＴ４１とＴ４２で構成した。そうして、各エミッタフォロワの一方のトランジスタ（接地用エミッタフォロワトランジスタ）Ｔ１１（Ｔ２１、Ｔ３１、Ｔ４１）のコレクタ端子を接地し、他方のトランジスタ（差動対電圧シフト用エミッタフォロワトランジスタ）Ｔ１２（Ｔ２２、Ｔ３２、Ｔ４２）のコレクタ端子を、各２個のトランジスタＴ１１とＴ１２（Ｔ２１とＴ２２、Ｔ３１とＴ３２、Ｔ４１とＴ４２）のエミッタ端子を接続している次段の上段差動対トランジスタＳ３（Ｓ４、Ｓ１、Ｓ２）のコレクタ端子と負荷抵抗Ｒ３（Ｒ４、Ｒ１、Ｒ２）の間に接続している。
【００１７】
実施例１ではこの回路構成により、各エミッタフォロワ回路は２個のトランジスタＴ１１とＴ１２（Ｔ２１とＴ２２、Ｔ３１とＴ３２、Ｔ４１とＴ４２）のトランジスタサイズの比率を変えることで次段差動対トランジスタＳ３（Ｓ４、Ｓ１、Ｓ２）に与える電圧レベル変動の割合が変わり、回路の動作可能な周波数範囲を変えることができる。
【００１８】
図３に、従来例の入力感度特性と、実施例１における各エミッタフォロワ回路の２個のトランジスタサイズ（例えばエミッタサイズ）の比率を１：１つまり５０％−５０％にした場合の入力感度特性を示す。この実施例１は、動作可能な周波数範囲が従来例に比べて２０ＧＨｚ低周波数側にシフトする。
【実施例２】
【００１９】
本発明の実施例２の構成を図４に示す。実施例２は、マスタースレーブ型トグルフリップフロップ回路においてエミッタフォロワ回路の過渡電流をスイッチングに利用して高速化するトグルフリップフロップ回路に適用したものである。
【００２０】
この実施例２では、マスター側、スレーブ側のそれぞれの負荷抵抗を直列接続された負荷抵抗（分割抵抗）Ｒ１１とＲ１２（Ｒ２１とＲ２２、Ｒ３１とＲ３２、Ｒ４１とＲ４２）で構成し、マスター側、スレーブ側のそれぞれにおいて、各２個の負荷抵抗Ｒ１１とＲ１２（Ｒ２１とＲ２２、Ｒ３１とＲ３２、Ｒ４１とＲ４２）間を、保持側差動対トランジスタＳ５（Ｓ６、Ｓ７、Ｓ８）のコレクタ端子と接続し、各負荷抵抗Ｒ１２（Ｒ２２、Ｒ３２、Ｒ４２）を読み出し側差動対トランジスタＳ１（Ｓ２、Ｓ３、Ｓ４）のコレクタ端子と接続していることに特徴を有する。
【００２１】
マスター側、スレーブ側の各エミッタフォロワを２個のトランジスタＴ１１とＴ１２（Ｔ２１とＴ２２、Ｔ３１とＴ３２、Ｔ４１とＴ４２）で構成し、一方のトランジスタ（接地用エミッタフォロワトランジスタ）Ｔ１１（Ｔ２１、Ｔ３１、Ｔ４１）のコレクタ端子を接地し、他方のトランジスタ（差動対電圧シフト用エミッタフォロワトランジスタ）Ｔ１２（Ｔ２２、Ｔ３２、Ｔ４２）のコレクタ端子を各２個のトランジスタＴ１１とＴ１２（Ｔ２１とＴ２２、Ｔ３１とＴ３２、Ｔ４１とＴ４２）のエミッタ端子を接続している次段の上段差動対トランジスタＳ３（Ｓ４、Ｓ１、Ｓ２）のコレクタ端子と負荷抵抗Ｒ３２（Ｒ４２、Ｒ１２、Ｒ２２）の間に接続している。
【００２２】
実施例２ではこの回路構成により、負荷抵抗を構成する２つの抵抗Ｒ１１とＲ１２（Ｒ２１とＲ２２、Ｒ３１とＲ３２、Ｒ４１とＲ４２）の比率と、各エミッタフォロワ回路の２個のトランジスタＴ１１とＴ１２（Ｔ２１とＴ２２、Ｔ３１とＴ３２、Ｔ４１とＴ４２）のトランジスタサイズの比率の一方または双方を変えることで次段差動対に与える電圧レベル変動の割合が変わり、実施例１よりも柔軟に回路の動作可能な周波数範囲を変えることができる。
【実施例３】
【００２３】
本発明の実施例３の構成を図５に示す。実施例３は、エミッタフォロワ回路の過渡電流をスイッチングに利用して高速化する２つのクロック制御付き差動型インバータ回路と４つのエミッタフォロワ回路を備えたトグルフリップフロップ回路に適用したものである。この実施例３は、べース端子がこのフリップフロップ回路の出力端子ｅ、ｆに接続されている差動型インバータ回路およびこの差動型インバータ回路を構成する差動対トランジスタのコレクタ端子と接続されているべース端子を有する２つのエミッタフォロワ回路を有する前段と、差動型インバータ回路および２つのエミッタフォロワ回路とを有する後段を備えている。
【００２４】
前段の２つのエミッタフォロワ回路を構成する２個のトランジスタＴ１１とＴ１２（Ｔ４１とＴ４２）の一方のトランジスタＴ１１（Ｔ４１）のコレクタ端子を接地し、他方のトランジスタＴ１２（Ｔ４２）のコレクタ端子を、各２個のトランジスタＴ１１とＴ１２（Ｔ４１とＴ４２）のエミッタ端子を接続しているスレーブ側の上段差動対トランジスタＳ３（Ｓ２）のコレクタ端子と負荷抵抗Ｒ４（Ｒ２）の間に接続し、前記後段のエミッタフォロワ回路を構成する２個のトランジスタＴ２１とＴ２２（Ｔ３１とＴ３２）の一方のトランジスタＴ２１（Ｔ３１）のコレクタ端子を接地し、他方のトランジスタＴ２２（Ｔ３２）のコレクタ端子をこの２個のトランジスタＴ２１とＴ２２（Ｔ３１とＴ３２）のエミッタ端子を接続している前記前段の上段差動対トランジスタＳ４（Ｓ１）のコレクタ端子と負荷抵抗Ｒ３（Ｒ１）の間に接続している。
【００２５】
つまり、前段および後段の各２つのエミッタフォロワ回路をそれぞれ２個のトランジスタＴ１１とＴ１２（Ｔ２１とＴ２２、Ｔ３１とＴ３２、Ｔ４１とＴ４２）で構成し、一方のトランジスタＴ１１（Ｔ２１、Ｔ３１、Ｔ４１）のコレクタ端子を接地し、他方のトランジスタＴ１２（Ｔ２２、Ｔ３２、Ｔ４２）のコレクタ端子を、各２個のトランジスタＴ１１とＴ１２（Ｔ２１とＴ２２、Ｔ３１とＴ３２、Ｔ４１とＴ４２）のエミッタ端子を接続している次段の上段差動対トランジスタＳ３（Ｓ４、Ｓ１、Ｓ２）のコレクタ端子と負荷抵抗Ｒ３（Ｒ４、Ｒ１、Ｒ２）の間に接続した。
【００２６】
実施例３ではこの回路構成により、実施例１と同様の機能に加え、保持用差動対がないため速度性能に障害とされる寄生容量が軽減することでさらに高速化することができる。
【図面の簡単な説明】
【００２７】
【図１】エミッタフォロワ回路の過渡電流をスイッチングに利用し高速化する回路手法を適用したマスタースレーブ型トグルフリップフロップ回路の従来例を示す図である。
【図２】本発明のトグルフリップフロップ回路の実施例１の回路構成を示す図である。
【図３】従来例と実施例１の入力感度特性を示す図である。
【図４】本発明のトグルフリップフロップ回路の実施例２の構成を示す図である。
【図５】本発明のトグルフリップフロップ回路の実施例３の構成を示す図である。
【符号の説明】
【００２８】
Ｔ１１，Ｔ２１，Ｔ３１，Ｔ４１  接地用エミッタフォロワトランジスタ
Ｔ１２，Ｔ２２，Ｔ３２，Ｔ４２  次段の差動対電圧シフト用エミッタフォロワトランジスタ
Ｓ１，Ｓ２，Ｓ３，Ｓ４  次段の上段差動対トランジスタ（読み出し側上段差動対トランジスタ）
Ｓ５，Ｓ６，Ｓ７，Ｓ８    保持側上段差動対トランジスタ
Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２，Ｒ４１，Ｒ４２  負荷抵抗
ａ，ｂ  入力電圧
ｃ，ｄ  電源端子
ｅ，ｆ  出力端子
【図１】
2005101721.tif 000003
【図２】
2005101721.tif 000004
【図３】
2005101721.tif 000005
【図４】
2005101721.tif 000006
【図５】
2005101721.tif 000007