(57)【要約】【課題】レイアウト面積を縮小したトランジスタ、及び半導体集積回路を提供する。【解決手段】コンタクトをより密に配置することによりトランジスタの面積縮小を実現する。具体的には、ゲート電極６０４と、その両側に一対に不純物領域を有し、各不純物領域はそれぞれコンタクトホール（第１コンタクトホール６０１、第２コンタクトホール６０２）、他方の不純物領域に１つのコンタクトホール（第３コンタクトホール６０３）を有するトランジスタにおいて、コンタクトホール６０１〜６０３、あるいはコンタクトのマージンを含む領域６０５〜６０７の配置が、ゲート電極を除けば三角格子状の配置となるようなコンタクト配置とする。【選択図】図６
2005159319.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極及び前記ゲート電極を挟むように設けられた第１不純物領域と第２不純物領域を有し、
前記第１不純物領域は少なくとも第１コンタクトホール及び第２コンタクトホールを介して第１の配線に接続され、
前記第２不純物領域は少なくとも第３コンタクトホールを介して第２の配線に接続され、
前記第１コンタクトホールの中心と前記第３コンタクトホールの中心とを結ぶ第１の線分の長さは、前記第１コンタクトホールの中心と前記第２コンタクトホールの中心とを結ぶ線分の中点と、前記第３コンタクトホールの中心とを結ぶ第２の線分の長さより長いことを特徴とするトランジスタ。
【請求項２】
ゲート電極及び前記ゲート電極を挟むように設けられた第１不純物領域と第２不純物領域を有し、
前記第１不純物領域は少なくとも第１コンタクトホール及び第２コンタクトホールを介して第１の配線に接続され、
前記第２不純物領域は少なくとも第３コンタクトホールを介して第２の配線に接続され、
前記第１コンタクトホールの中心と前記第３コンタクトホールの中心とを結ぶ第１の線分の長さは、前記第１コンタクトホールの中心と前記第２コンタクトホールの中心とを結ぶ線分の中点と、前記第３のコンタクトホールの中心とを結ぶ第２の線分の長さより大きく、
前記ゲート電極は、前記第１の線分の中点において、前記第１の線分と垂直に交わり、かつ、前記第２のコンタクトホールの中心と前記第３のコンタクトホールの中心とを結ぶ第３の線分の中点において、前記第３の線分と垂直に交わることを特徴とするトランジスタ。
【請求項３】
請求項１または請求項２において、前記第１コンタクトホールの中心と前記第３コンタクトホールの中心との距離は、前記第２コンタクトホールの中心と前記第３コンタクトホールの中心との距離と等しいことを特徴とするトランジスタ。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記第１コンタクトホールの直径、前記第２コンタクトホールの直径、及び前記第３コンタクトホールの直径は、前記トランジスタのゲート長よりも大きいことを特徴とするトランジスタ。
【請求項５】
請求項１乃至請求項３のいずれか一項において、前記第１コンタクトホールと前記ゲート電極の間の距離、前記第２コンタクトホールと前記ゲート電極の間の距離、及び前記第３コンタクトホールと前記ゲート電極の間の距離は、前記トランジスタのゲート長よりも大きいことを特徴とするトランジスタ。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載のトランジスタによって構成される半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は面積縮小を実現するトランジスタに関する。
【背景技術】
【０００２】
近年、ゲート電極の微細化が、露光装置を用いたパターン形成後に線幅を細らせるスリミングの手法等によって進められている。一方、コンタクト径あるいはコンタクトホール−ゲート電極間距離の微細化は、露光精度以上に微細化することが難しく、単結晶シリコン基板上のＬＳＩ（Large Scale Integration）では、セルフアラインコンタクトの手法等によって微細化を実現している。しかしながら、プロセス上の理由で、セルフアラインコンタクト技術を使用できない場合には、コンタクト径がゲート長よりもかなり大きいデザインルールを採用しなければならない。そのような場合には、例えば、ゲート長０．０６５μｍであっても、コンタクト径は０．２μｍ程度といったデザインルールになる。
【０００３】
一方、ガラス基板上にもＬＳＩを形成する技術が近年開発されている。ガラス基板上のプロセス技術による加工限界寸法は、ガラス基板の面積が単結晶シリコン基板と比較して大きいこと、熱によるシュリンクが生じることなどから、単結晶シリコン基板上のプロセス技術と比較してかなり大きい。特に、ディスプレイ向けに平坦化が要求される場合に使用される有機層間膜では、コンタクトの微細化は難しく、コンタクト径やコンタクトホール−ゲート電極間距離のデザインルールはゲート長と比してかなり大きくなる。例えば、ゲート長１μｍ、コンタクト径３μｍ、コンタクトホール−ゲート電極間距離３μｍといったデザインルールになる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したデザインルールを用いてトランジスタをレイアウトする場合、コンタクトに起因する領域の占める割合が大きくなり、ゲート長や他のデザインルールを微細化してもレイアウト面積の縮小には殆んど寄与しなくなる。そのような場合には、コンタクトに起因する領域の面積を低減することが、レイアウト面積を縮小する際に最も効果的である。
【０００５】
本発明は、このような問題点を鑑観てなされたものである。本発明は、特にコンタクトに関わるデザインルールがゲート長のデザインルールと比して大きい場合に、トランジスタのレイアウト面積を効果的に縮小し、面積を縮小したトランジスタ、および面積を縮小した半導体チップを提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、レイアウト面積を縮小する手段として、コンタクトの配置を最適化することを発想としている。本発明はコンタクト径あるいはコンタクトホール−ゲート電極間距離がゲート長より大きいデザインルールにおいて特に有効である。
【０００７】
トランジスタは通常、ゲート電極の両側にコンタクトホールが対称に配置される。また、コンタクトホールは、ホール形成時のエッチングレートのばらつきを抑えるために通常同じサイズが用いられ、形成後にはほぼ円状になる。その結果、従来のトランジスタでは、ゲート電極の両側に円状のコンタクトホールが対称に配置される。
【０００８】
ところで、平面上に円を密に並べた配置として、代表的には、正方格子と三角格子があげられる。このうち、最密な配置は三角格子であり、同じ円の数を含む面積は、三角格子が正方格子の（√３）／２倍程度と、約１５％小さい。従来のトランジスタにおけるコンタクトホールは正方格子状に配置したものと類似しており、最密に配置した構成ではないことがわかる。従って、コンタクトホールを三角格子状に配置することで、トランジスタ面積の縮小を図ることが可能となる。
【０００９】
本発明の主旨は、上記のように、コンタクトホール、より正確には、コンタクトのマージンを含む領域を同じ大きさの円であるとみなして、コンタクトを最密に配置したトランジスタのレイアウトである。実際にはゲート電極があり、三角格子状にコンタクトホールが並ぶわけではないが、その特徴を表すと以下のようになる。説明には図６を用いる。
【００１０】
トランジスタは通常、ゲート電極６０４と、その両側に一対の不純物領域を有し、各不純物領域はそれぞれコンタクトホールを介して配線と電気的に接続される。本発明のトランジスタは、少なくとも一方の不純物領域に２つのコンタクトホール（第１コンタクトホール６０１、第２コンタクトホール６０２）、および他方の不純物領域に１つのコンタクトホール（第３コンタクトホール６０３）を有する。本発明のトランジスタは、コンタクトホール６０１〜６０３、あるいはコンタクトのマージンを含む領域６０５〜６０７の配置が、ゲート電極１０４を除けば三角格子状の配置となるから、例えば、第１−第３コンタクトホール間距離ｄ（１３）が、第２−第３コンタクトホール間距離ｄ（２３）と等しいということができる。もちろん厳密に等しい必要はなく、このような配置によって、従来の正方格子状の配置より面積が小さくなることが重要である。
【００１１】
また言い替えると、第１−第３コンタクトホール間距離ｄ（１３）を第１コンタクトホール６０１と第２コンタクトホール６０２を結ぶ線分の垂直方向に射影した長さｄｐが、従来の正方格子状のゲート電極を挟むコンタクトホール間距離である、ゲート電極を挟む２つのコンタクトホール間の最小距離（Ｌ＋２ｄ）よりも短いことということができる。
【００１２】
なお、距離ｄはゲート電極とコンタクトホール間距離のデザインルールを表す。また、コンタクトのマージンを含む領域６０５〜６０７は、コンタクトホール直径をｒとすると、直径（ｒ＋２ｄ）の円状の領域とみなすことができる。
【００１３】
また、図６において、第１コンタクトホール６０１の中心をＡ、第２コンタクトホール６０２の中心をＢ、第３コンタクトホール６０３の中心をＣ、点Ａと点Ｂを結ぶ線分の中点をＤとすると、ＡＣ＞ＣＤであると言える。
【００１４】
このような配置では、ゲート電極６０４をまっすぐに形成することはできず、ゲート電極６０４は、第１−第３コンタクトホール間、及び第２−第３コンタクトホールの間をぬうように形成される。このうち、面積的に効率が良いのは、第１コンタクトホール６０１の中心Ａと第３コンタクトホール６０３の中心Ｃとを結ぶ線分ＡＣの中点でこの線分ＡＣと垂直にゲート電極が交わり、かつ、第２コンタクトホール６０２の中心Ｂと第３コンタクトホール６０３の中心Ｃとを結ぶ線分ＢＣの中心でこの線分ＢＣと垂直にゲート電極が交わるように形成した場合となる。
【００１５】
以上のようなレイアウトによって、特にコンタクト径あるいはコンタクトホール−ゲート電極間距離がゲート長より大きい場合に、従来よりも面積の小さいトランジスタを実現することができる。
【発明の効果】
【００１６】
本発明により、コンタクトを最適に配置することで、従来よりも面積の小さいトランジスタを実現することができ、その結果、チップ面積を縮小した半導体集積回路を実現することが可能となる。
【００１７】
本発明は、コンタクト径あるいはコンタクトホール−ゲート電極間距離がゲート長より大きい場合に、トランジスタ面積の縮小率が大きく、特に有効である。
【発明を実施するための最良の形態】
【００１８】
以下に本発明の実施の形態を図面を用いて説明する。但し、本発明は多くの異なる様態で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解できる。従って、以下に記載する本発明の実施の形態および実施例の記載内容に限定して解釈するものではない。
【００１９】
本発明のトランジスタのレイアウトを従来のトランジスタのレイアウトと比較して説明する。図１には本発明のトランジスタの典型的なレイアウトを、図２には従来のトランジスタの典型的なレイアウトを、それぞれ示す。
【００２０】
図２に示すトランジスタは、活性領域２０２上にコンタクト２０１が４つと、ゲート電極２０３が配置されたトランジスタである。また、コンタクトのマージンを含む領域２０４を直径Ｒの円とみなし、点線で示してある。図２に示すように、従来のトランジスタのレイアウトでは、ゲート電極の大きさを無視すると、コンタクトのマージンを含む領域２０４が正方格子状に並べられている。この場合、活性領域２０２の面積は約２Ｒ×（２Ｒ＋Ｌ）となる。
【００２１】
一方、図１に示すトランジスタは、本発明の典型的な例であって、活性領域１０２上にコンタクト１０１が４つと、ゲート電極１０３が配置されたトランジスタである。また、コンタクトのマージンを含む領域１０４を直径Ｒの円とみなし、点線で示してある。図１に示すように、本発明のトランジスタのレイアウトでは、ゲート電極の大きさを無視すると、コンタクトのマージンを含む領域１０４が三角格子状に並べられている。この場合、活性領域１０２の面積は約２Ｒ×（（√３）Ｒ＋Ｌ）となる。
【００２２】
両方のトランジスタの面積を比較すると、ゲート長によらず、本発明のトランジスタの面積が小さいことがわかる。また、ゲート長Ｌが小さい程、面積縮小率は大きくなることから、本発明は、特にコンタクトまわりのデザインルールがゲート長Ｌと比して大きい場合に有効である。
【００２３】
なお、コンタクトのマージンを含む領域は、主にコンタクトホール（直径ｒ）、およびコンタクトホール−ゲート電極間距離ｄによって決まり、円とみなした場合の直径は、おおむねＲ＝ｒ＋２ｄとなる。
【００２４】
以下に本発明の実施例を示す。
【実施例１】
【００２５】
本発明は、ダブルゲート構造のトランジスタに対しても有効である。
【００２６】
図７に示すトランジスタは、活性領域３０２上にコンタクト３０１が６つと、ゲート電極３０３が２本配置された従来型のダブルゲート構造トランジスタである。コンタクトのマージンを含む領域３０４を直径Ｒの円とみなし、点線で示してある。図７に示すトランジスタでは、ゲート長Ｌおよびゲート電極間距離ｄの大きさを無視すると、コンタクトのマージンを含む領域３０４が正方格子状に並べられており、活性領域３０２の面積は約３Ｒ×（２Ｒ＋２Ｌ＋ｄ）となる。
【００２７】
図３に示すトランジスタは、活性領域３１２上にコンタクト３１１が６つと、ゲート電極３１３が２本配置された本発明のダブルゲート構造トランジスタである。コンタクトのマージンを含む領域３１４を直径Ｒの円とみなし、点線で示してある。図３に示すトランジスタでは、ゲート長Ｌおよびゲート電極間距離ｄの大きさを無視すると、コンタクトのマージンを含む領域３１４が三角格子状に並べられており、活性領域３１２の面積は約３Ｒ×（（√３）Ｒ＋２Ｌ＋ｄ）となる。
【００２８】
両方のトランジスタの面積を比較すると、ゲート長Ｌとゲート電極間距離ｄによらず、本発明のトランジスタの面積が小さいことがわかる。また、ゲート長Ｌ及びゲート電極間距離ｄが小さい程、面積縮小率は大きくなることから、本発明は、特にコンタクトまわりのデザインルールがゲート長Ｌ及びゲート電極間距離ｄと比して大きい場合に有効である。
【００２９】
なお、本発明は、ダブルゲート構造のトランジスタに限らず、トリプルゲート構造や、さらに多くのゲート線を有するマルチゲート構造のトランジスタに対しても有効である。
【実施例２】
【００３０】
本発明のトランジスタを用いて、実際に論理ゲートの面積が縮小される例を示す。
【００３１】
図４（Ａ）に示すのは、従来の２入力ＮＡＮＤゲートのレイアウトの一例であり、活性領域４０２、コンタクト４０１、及び入力信号線４０４、４０５に接続されるゲート電極によって構成される２つのＰチャネル型ＴＦＴと、活性領域４０３、コンタクト４１０、及び入力信号線４０４、４０５に接続されるゲート電極によって構成される２つのＮチャネル型ＴＦＴと、によって構成されている。
【００３２】
２つのＰチャネル型ＴＦＴはそれぞれ一対の不純物領域の一方が電源線４０７に接続され、２つのＮチャネル型ＴＦＴは、互いに直列に接続され、かつ両端の不純物領域の一方が接地線４０８に接続される。Ｐチャネル型ＴＦＴそれぞれが有する不純物領域の残る一方と、直列するＮチャネル型ＴＦＴの両端の不純物領域の残る一方とは出力信号線４０６に接続される。また、コンタクトのマージンを含む領域４０９を直径Ｒの円とみなし、点線で示してある。
【００３３】
図４（Ｂ）に示すのは、論理ゲートの面積を評価しやすいように、図４（Ａ）から一部の配線を省略したレイアウトであり、電源線４１７、接地線４１６とＰチャネル型ＴＦＴを構成する活性領域４１２、ゲート電極４１４、コンタクト４１１、及びＮチャネル型ＴＦＴを構成する活性領域４１３、ゲート電極４１５、コンタクト４１９を示してある。また、コンタクトのマージンを含む領域４１８を直径Ｒの円とみなし、点線で示してある。
【００３４】
同図より、２つのＰチャネル型ＴＦＴを形成する活性領域４１２の面積は、ゲート長をＬとすると、約３Ｒ×（３Ｒ＋２Ｌ）であり、２つのＮチャネル型ＴＦＴを形成する活性領域４１３の面積は、ゲート長をＬ、ゲート電極間距離をｄとすると、約３Ｒ×（２Ｒ＋２Ｌ＋ｄ）である。
【００３５】
従って、本論理ゲートの幅（チャネル長方向）は約（３Ｒ＋２Ｌ）となる。また、本論理ゲートの高さ（チャネル幅方向）は、活性領域４１２、４１３以外の距離を、電源線４１７側をｒ１、活性領域４１２、４１３間の距離をｒ２、接地線４１６側の距離をｒ３とすると、約（６Ｒ＋ｒ１＋ｒ２＋ｒ３）となる。
【００３６】
また、図５（Ａ）に示すのは、本発明の２入力ＮＡＮＤゲートのレイアウトの一例であり、活性領域５０２、コンタクト５０１、及び入力信号線５０４、５０５に接続されるゲート電極によって構成される２つのＰチャネル型ＴＦＴと、活性領域５０３、コンタクト５１０、及び入力信号線５０４、５０５に接続されるゲート電極によって構成される２つのＮチャネル型ＴＦＴと、によって構成されている。
【００３７】
２つのＰチャネル型ＴＦＴはそれぞれ一対の不純物領域の一方が電源線５０７に接続され、２つのＮチャネル型ＴＦＴは、互いに直列に接続され、かつ両端の不純物領域の一方が接地線５０８に接続される。Ｐチャネル型ＴＦＴそれぞれが有する不純物領域の残る一方と、直列するＮチャネル型ＴＦＴの両端の不純物領域の残る一方とは出力信号線５０６に接続される。また、コンタクトのマージンを含む領域５０９を直径Ｒの円とみなし、点線で示してある。
【００３８】
図５（Ｂ）に示すのは、論理ゲートの面積を評価しやすいように、図５（Ａ）から一部の配線を省略したレイアウトであり、電源線５１７、接地線５１６とＰチャネル型ＴＦＴを構成する活性領域５１２、ゲート電極５１４、コンタクト５１１、及びＮチャネル型ＴＦＴを構成する活性領域５１３、ゲート電極５１５、コンタクト５１９を示してある。また、コンタクトのマージンを含む領域５１８を直径Ｒの円とみなし、点線で示してある。
【００３９】
同図より、２つのＰチャネル型ＴＦＴを形成する活性領域５１２の面積は、ゲート長をＬとすると、約３Ｒ×（３（√３）Ｒ／２＋２Ｌ）であり、２つのＮチャネル型ＴＦＴを形成する活性領域５１３の面積は、ゲート長をＬ、ゲート電極間距離をｄとすると、約３Ｒ×（（√３）Ｒ＋２Ｌ＋ｄ）である。
【００４０】
従って、本論理ゲートの幅（チャネル長方向）は約（３（√３）Ｒ／２＋２Ｌ）となる。また、本論理ゲートの高さ（チャネル幅方向）は、活性領域５１２、５１３以外の距離を、電源線５１７側をｒ１、活性領域５１２、５１３間の距離をｒ２、接地線５１６側をｒ３とすると、約（６Ｒ＋ｒ１＋ｒ２＋ｒ３）となる。
【００４１】
その結果、本実施例の論理ゲートのレイアウト面積を比較すると、従来のレイウアト面積（図４）は、約（３Ｒ＋２Ｌ）×（６Ｒ＋ｒ１＋ｒ２＋ｒ３）であり、本発明のレイウアト面積（図５）は、約（３（√３）Ｒ／２＋２Ｌ）×（６Ｒ＋ｒ１＋ｒ２＋ｒ３）であるから、本発明において面積の小さいレイウアトが実現されていることがわかる。
【００４２】
なお、本発明のトランジスタのレイアウトは、活性領域の面積を縮小するが、ゲート電極を挟むコンタクトの位置は、ゲート幅方向にずれている。このため、本発明のトランジスタのゲート幅方向の長さは、従来のレイアウトよりも大きくなる場合がある。しかしながら、本実施例に示すように、そのような場合はほとんど問題にはならない。
【００４３】
例えばＰチャネル型トランジスタの活性領域５１２では、電源線５１７に接続されるコンタクトの数を一つ少なくすることで、従来と同じゲート幅方向の長さを実現している。特にコンタクトが大きい場合に有効なレイアウトであるから、コンタクト抵抗が回路特性に影響することはほとんどない。また、Ｎチャネル型トランジスタの活性領域５１３は、従来のゲート幅方向の長さより大きくなっているが、従来のレイアウトで使用しない領域を使用しているため、論理ゲートの高さ（チャネル幅方向）には影響しない。
【００４４】
なお、本発明のトランジスタを用いることで、本実施例の２入力ＮＡＮＤゲートに限らず、ＴＦＴで構成されるあらゆる回路の面積が縮小される。従って、３入力以上のＮＡＮＤゲート、ＮＯＲゲート、排他論理和、これらの複合ゲートといった様々な論理ゲート、あるいは、カレントミラー回路やセンスアンプといった様々なアナログ回路に対しても、レイアウト面積が縮小され、小面積の回路を実現することができる。
【００４５】
その結果、論理ゲートやアナログ回路を用いた半導体集積回路のチップ面積を縮小することができ、面積の小さい半導体集積回路を実現することが可能となる。
【実施例３】
【００４６】
本発明のトランジスタを用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報機器（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図８に示す。
【００４７】
図８（Ａ）は携帯情報端末であり、本体２００１、表示部２００２、操作キー２００３、モデム２００４等を含む。図８（Ａ）ではモデム２００４が取り外し可能な形態の携帯情報端末を示しているが、モデムが本体２００１に内蔵されていても良い。本発明のトランジスタを用いることで、携帯情報端末を構成する半導体チップ面積を縮小することができるため、小型、あるいは低コストの携帯情報端末を実現することができる。
【００４８】
図８（Ｂ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５、外部接続ポート２１０６、アンテナ２１０７等を含む。なお、表示部２１０２は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明のトランジスタを用いることで、携帯電話を構成する半導体チップ面積を縮小することができるため、小型、あるいは低コストの携帯電話を実現することができる。
【００４９】
図８（Ｃ）は電子カードであり、本体２２０１、表示部２２０２、接続端子２２０３等を含む。本発明のトランジスタを用いることで、電子カードを構成する半導体チップ面積を縮小することができ、小型、あるいは低コストの電子カードを実現することができる。なお図８（Ｃ）では接触型の電子カードを示しているが、非接触型の電子カードや、接触型と非接触型の機能を持ち合わせた電子カードにも、本発明のトランジスタを用いることができる。
【００５０】
図８（Ｄ）は電子ブックであり、本体２３０１、表示部２３０２、操作キー２３０３等を含む。またモデムが本体２３０１に内蔵されていても良い。本発明のトランジスタを用いることで、電子ブックを構成する半導体チップ面積を縮小することができるため、小型、あるいは低コストの電子ブックを実現することができる。
【００５１】
図８（Ｅ）はシート型のコンピュータであり、本体２４０１、表示部２４０２、キーボード２４０３、タッチパッド２４０４、外部接続ポート２４０５、電源プラグ２４０６等を含む。本発明のトランジスタを用いることで、コンピュータを構成する半導体チップ面積を縮小することができるため、小型、あるいは低コストのコンピュータを実現することができる。
【００５２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施例の電子機器は実施例１〜２に示したいずれの構成とも組み合わせて実施することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明のトランジスタの上面図。
【図２】従来のトランジスタの上面図。
【図３】本発明のダブルゲート構造トランジスタの上面図。
【図４】従来の２入力ＮＡＮＤゲートの上面図。
【図５】本発明の２入力ＮＡＮＤゲートの上面図。
【図６】本発明のトランジスタの一部分を表す上面図。
【図７】従来のダブルゲート構造トランジスタの上面図。
【図８】本発明のトランジスタの応用例。
【図１】
2005159319.tif 000003
【図２】
2005159319.tif 000004
【図３】
2005159319.tif 000005
【図４】
2005159319.tif 000006
【図５】
2005159319.tif 000007
【図６】
2005159319.tif 000008
【図７】
2005159319.tif 000009
【図８】
2005159319.tif 000010