(57)【要約】【課題】信号処理用に検出されるアナログ形式の検出値をデジタル化する際に生じる分解能の低下を防止する。【解決手段】検出値変換回路は信号処理用に検出されるアナログ形式の検出値をレベル調整するレベル調整部５０Ｂ，５０Ｃと、このレベル調整部５０Ｂ，５０Ｃから出力された検出値をデジタル形式に変換するアナログ−デジタル変換部５０Ｄとを備える。【選択図】図３
2005176166.tif 000002
【特許請求の範囲】
【請求項１】
信号処理用に検出されるアナログ形式の検出値をレベル調整するレベル調整部と、このレベル調整部から出力された検出値をデジタル形式に変換するアナログ−デジタル変換部とを備えることを特徴とする検出値変換回路。
【請求項２】
前記レベル調整部はアナログ形式の検出値の最大レベルを規定する増幅率調整部を含むことを特徴とする請求項１に記載の検出値変換回路。
【請求項３】
前記レベル調整部はアナログ形式の検出値の最小レベルを規定するＤＣ調整部を含むことを特徴とする請求項１に記載の検出値変換回路。
【請求項４】
前記レベル調整部はアナログ形式の検出値の最大レベルを規定する増幅率調整部およびアナログ形式の検出値の最小レベルを規定するＤＣ調整部を含むことを特徴とする請求項１に記載の検出値変換回路。
【請求項５】
映像信号の平均レベルをアナログ形式の検出値として検出する検出部と、この検出部から出力された検出値をレベル調整するレベル調整部と、このレベル調整部から出力された検出値をデジタル形式に変換するアナログ−デジタル変換部と、このアナログ−デジタル変換部の変換結果に基づいて映像信号を輝度制限する処理を行う輝度制御回路とを備えることを特徴とする映像信号処理ユニット。
【請求項６】
前記レベル調整部はアナログ形式の検出値の最大レベルを規定する増幅率調整部を含むことを特徴とする請求項５に記載の映像信号処理ユニット。
【請求項７】
前記レベル調整部はアナログ形式の検出値の最小レベルを規定するＤＣ調整部を含むことを特徴とする請求項５に記載の映像信号処理ユニット。
【請求項８】
前記レベル調整部はアナログ形式の検出値の最大レベルを規定する増幅率調整部およびアナログ形式の検出値の最小レベルを規定するＤＣ調整部を含むことを特徴とする請求項５に記載の映像信号処理ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＦＥＤ（フィールド・エミッション・ディスプレイ）のような表示装置に入力される映像信号を処理する映像信号処理ユニット、および信号処理用に検出されたアナログ形式の検出値をデジタル形式に変換する検出値変換回路に関する。
【背景技術】
【０００２】
ＦＥＤは、一般に表示パネルとこの表示パネルを駆動する駆動回路とを備える。表示パネルは、横（水平）方向に伸びる複数の走査線、これら走査線に交差して縦（垂直）方向に伸びる複数の信号線、並びにこれら走査線および信号線の交差位置に配置される複数の表示画素を含む（例えば、特許文献１参照）。カラー表示用の表示パネルでは、例えば水平方向において隣接する３個の表示画素がカラー表示画素として用いられる。各表示画素は表面伝導型電子放出素子およびこの電子放出素子から放出される電子ビームにより発光する赤（Ｒ）、緑（Ｇ）または青（Ｂ）の蛍光体で構成される。
【０００３】
駆動回路は複数の走査線の一端に接続されるＹドライバと、複数の信号線の一端に接続されるＸドライバを含む。Ｙドライバは走査信号を用いて複数の走査線を順次駆動し、Ｘドライバは各走査線が駆動される間に映像信号の階調レベルに対応したパルス幅の駆動信号により複数の信号線を駆動する。各表示画素は対応信号線および対応走査線間の画素電圧に対応した輝度で発光する。
【特許文献１】特開２００２−２２１９３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般的なＦＥＤの映像信号処理ユニットは入力ＲＧＢ映像信号の平均レベルを検出するＡＰＬ検出回路、および高輝度部分の面積が多い画像パターンについて輝度を一律に低下させるようにＡＰＬ検出回路からの検出結果に基づいてＲＧＢ映像信号を輝度制限する制御を行うＡＢＬ回路を有する。図５は従来のＡＰＬ検出回路の構成を示す。図５に示すＡＰＬ検出回路では、平均検出部がＲＧＢ映像信号の平均電圧レベル（あるいは、平均電流レベル）をアナログ形式の検出値として検出する。Ａ／Ｄ（アナログ−デジタル）変換部は平均検出部から出力されるアナログ形式の検出値をデジタル形式の検出データに変換する。比較部はＡ／Ｄ変換部から出力される検出データを設定データと比較し、これらの差分を表す差分データを出力する。増幅率調整部は比較部から出力される差分データを所望レベルに調整した増幅率で増幅し、ＡＢＬ回路に供給する。ＡＢＬ回路は増幅率調整部で増幅された差分データに基づいてＲＧＢ映像信号を輝度制限する処理を行う。具体的には、差分データが高輝度部分の面積が多い画像パターンの基準値を越えた場合に、ＲＧＢ映像信号がこの基準値を超えないように輝度制限される。
【０００５】
しかし、上述のＡＰＬ検出回路では、増幅率調整部の出力がＡ／Ｄ変換部のダイナミックレンジの上限を越えないように検出部の出力を制限する必要がある。このため、検出部の出力はＡ／Ｄ変換部のダイナミックレンジの上限に一致させることができない。さらに、Ａ／Ｄ変換部がダイナミックレンジの下限に一致するような検出データを出力しても、この検出データが比較部の設定データよりも小さい値である場合には、これらの差分データがＡＢＬ回路において無視される結果になる。いいかえれば、検出データは設定データよりも大きな値でないとＡＢＬ回路で使用されない。このように、Ａ／Ｄ変換部のダイナミックレンジは、事実上図６に示すように部分的にしか使用されず、この結果として検出値のデジタル化において分解能の低下が生じる。この分解能の低下は検出値の微小変化を確実に変換結果に反映させることを困難にする。ＡＢＬ回路では、ＲＧＢ映像信号がこのような変換結果を用いて輝度制限されることから、輝度制限が不適切であった場合に階調補正によりＲＧＢ映像信号を元に戻すことができない。
【０００６】
本発明の目的は信号処理用に検出されるアナログ形式の検出値をデジタル化する際に生じる分解能の低下を防止できる検出値変換回路および映像信号処理ユニットを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１観点によれば、信号処理用に検出されるアナログ形式の検出値をレベル調整するレベル調整部と、このレベル調整部から出力された検出値をデジタル形式に変換するアナログ−デジタル変換部とを備える検出値変換回路が提供される。
【０００８】
本発明の第２観点によれば、映像信号の平均レベルをアナログ形式の検出値として検出する検出部と、この検出部から出力された検出値をレベル調整するレベル調整部と、このレベル調整部から出力された検出値をデジタル形式に変換するアナログ−デジタル変換部と、このアナログ−デジタル変換部の変換結果に基づいて映像信号を輝度制限する処理を行う輝度制御回路とを備える映像信号処理ユニットが提供される。
【発明の効果】
【０００９】
これら検出値変換回路および映像信号処理ユニットによれば、アナログ形式の検出値がアナログ−デジタル変換前にレベル調整される。これにより、アナログ−デジタル変換後に検出値を調整する必要が無くなるため、この調整に伴う制約を受けずにアナログ−デジタル変換のダイナミックレンジの全てを利用することができる。すなわち、検出値をデジタル化する際に生じる分解能の低下を防止することができる。この場合、検出値の微小変化も確実に変換結果に反映されるため、この変換結果に基づいて行った信号処理が不適切であった場合でも、信号を元に戻す補正を行うことが可能である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施形態に係る平面表示装置について図面を参照して説明する。この平面表示装置は例えばカラー表示画素数が横：縦＝１２８０：７２０という７２０ＰハイビジョンＸＧＡ解像度を持つフィールド・エミッション・ディスプレイ（ＦＥＤ）である。
【００１１】
図１はこの平面表示装置の回路構成を概略的に示す。平面表示装置は表示パネル１、Ｘドライバ２、Ｙドライバ３、および映像信号処理ユニット５を備える。表示パネルは横（水平）方向に伸びるｍ（＝７２０）本の走査線Ｙ（Ｙ１〜Ｙｍ）、これら走査線Ｙ１〜Ｙｍに交差して縦（垂直）方向に伸びるｎ（＝１２８０×３）本の信号線Ｘ（Ｘ１〜Ｘｎ）、並びにこれら走査線Ｙ１〜Ｙｍおよび信号線Ｘ１〜Ｘｎの交差位置に配置されるｍ×ｎ（＝約２７６万）個の表示画素ＰＸを含む。各カラー表示画素は水平方向において隣接する３個の表示画素ＰＸにより構成される。このカラー表示画素では、３個表示画素ＰＸがそれぞれ表面伝導型電子放出素子１１およびこれら電子放出素子１１から放出される電子ビームにより発光する赤（Ｒ）、緑（Ｇ）、および青（Ｂ）の蛍光体１２により構成される。各走査線Ｙは対応水平ラインの表示画素ＰＸの電子放出素子１１に接続される走査電極として用いられ、各信号線Ｘは対応列の表示画素ＰＸの電子放出素子１１に接続される信号電極として用いられる。
【００１２】
Ｘドライバ２、Ｙドライバ３、および映像信号処理ユニット５は表示パネル１の周囲に配置される。映像信号処理ユニット５は表示制御回路を構成する。Ｘドライバ２は信号線Ｘ１〜Ｘｎの一端に接続される信号線ドライバであり、Ｙドライバ３は走査線Ｙ１〜Ｙｍの一端に接続される走査線ドライバである。映像信号処理ユニット５は外部の信号源から供給されるＲＧＢ映像信号をデジタル形式で処理する。Ｙドライバ３は走査信号を用いて走査線Ｙ１〜Ｙｍを順次駆動し、Ｘドライバ２は走査線Ｙ１〜Ｙｍの各々がＹドライバ３によって駆動される間に映像信号処理ユニット５から供給される映像信号の階調レベルに対応したパルス幅の駆動信号により信号線Ｘ１〜Ｘｎを駆動する。
【００１３】
映像信号処理ユニット５は例えば１フレーム分のＲＧＢ映像信号の電圧レベルを合計して平均レベルを検出するＡＰＬ検出回路（平均検出回路）５０、高輝度部分の面積が多い画像パターンについて輝度を一律に低下させるためにＡＰＬ検出回路５０によって検出された平均レベルに基づいてＲＧＢ映像信号を輝度制限する処理を行うＡＢＬ回路（輝度制御回路）５１、ＡＢＬ回路５１から出力されるＲＧＢ映像信号を階調補正する処理を行う補正回路５２を含む。尚、ＡＰＬ検出回路５０は１または複数フレーム分のＲＧＢ映像信号の平均レベルおよび１または複数水平ライン分のＲＧＢ映像信号の平均レベルの少なくとも一方を検出するように構成されても良い。また、ＡＰＬ検出回路５０は１または複数フレーム分の映像信号、あるいは１または複数水平ライン分の映像信号の平均レベルを複数の表示画素ＰＸに実際に流れる発光電流あるいは放電電流から検出するように構成されても良い。
【００１４】
Ｘドライバ２は映像信号処理ユニット５から供給される１水平ライン分の映像信号を水平同期信号ＨＤに同期してサンプリングし保持するラインメモリ２０、およびこのラインメモリ２０から並列的に出力される１水平ライン分の映像信号にそれぞれ対応するｎ個のＰＷＭ駆動信号を発生する駆動信号発生部２１を含む。駆動信号発生部２１は各々対応画素の映像信号の階調レベルに比例するパルス幅のパルス信号を発生するｎ個のパルス幅変調回路２２、および各々対応パルス幅変調回路２２からのパルス信号のパルス幅に等しい期間だけ駆動用基準電圧端子からの電圧Ｖrefを信号線Ｘ１〜Ｘｎに図２に示すＰＷＭ駆動信号として出力するｎ個の出力バッファ２３を含む。
【００１５】
パルス幅変調回路２２が映像信号の最小レベルに対応する第０階調から映像信号の最大レベルに対応する第１０２３階調までの１０２４階調分のパルス幅を設定する場合には、図２に示すように駆動信号のパルス幅は第０階調のときに０に設定され、第１階調のときにＴに設定され、第ｊ階調のときにＴのｊ倍に設定される。ここで、Ｔは映像信号の階調レベルが最大となる第１０２３階調のときでも、ＰＷＭ駆動信号のパルス幅が１水平走査期間を超えないように例えば１水平走査期間のうちの有効映像期間の１／１０２３に等しい期間に予め設定される。
【００１６】
Ｙドライバ３は垂直同期信号ＶＤを１水平走査期間毎にシフトしてｍ個の出力端の１つから出力するシフトレジスタ３１、およびこれらｍ個の出力端から走査信号として出力されるパルスにそれぞれ応答して走査信号を１水平走査期間ずつ走査線Ｙ１〜Ｙｍに出力するｍ個の出力バッファ３２を含む。この走査信号は走査電圧端子から供給される負の電圧Ｖyonであり、図２に示すように１水平走査期間だけ出力される。各電子放出素子１１では、信号電極の電圧Ｖx(＝Ｖref)と走査電極の電圧Ｖyとの和がスレッショルドを越えたときに放電が起き、これにより放出される電子ビームが蛍光体１２を励起する。
【００１７】
図３はＡＰＬ検出回路５０の詳細な構成を示す。ＡＰＬ検出回路５０は平均検出部５０Ａ、増幅率調整部５０Ｂ、ＤＣ調整部５０Ｃ、Ａ／Ｄ（アナログ−デジタル）変換部５０Ｄを有する。平均検出部５０Ａは映像信号の平均レベルをアナログ形式の検出値として検出する。増幅率調整部５０ＢおよびＤＣ調整部５０Ｃはこの平均検出部５０Ａによって検出された検出値をレベル調整するレベル調整部を構成する。増幅率調整部５０Ｂは平均検出部５０Ａから出力される検出値をＡ／Ｄ変換部５０Ｄのダイナミックレンジを最大限使用できるように調整した増幅率で増幅するアナログ回路であり、ＤＣ調整部５０Ｃは増幅率調整部５０Ｂから出力される検出値が最小となる基準値に対してＡ／Ｄ変換部５０Ｄの出力を０にするように検出値のＤＣレベルを調整するアナログ回路である。Ａ／Ｄ変換部５０Ｄはレベル調整部、具体的にはＤＣ調整部５０Ｃから出力された検出値をデジタル形式に変換する。ＡＢＬ回路５１では、ＲＧＢ映像信号がこのＡ／Ｄ変換部５０Ｄの変換結果に基づいて輝度制限される。
【００１８】
ここで、アナログ形式の検出値の最大レベルおよび最小レベルは増幅率調整部５０ＢおよびＤＣ調整部５０Ｃにより規定され、これにより図４に示すＡ／Ｄ変換出力の使用範囲をＡ／Ｄ変換部５０Ｄのダイナミックレンジに一致させるように使用上限および使用下限を設定する。この場合、アナログ形式の検出値をデジタル化する際の分解能が最大になる。このようにして、検出値の範囲を大きくとり、かつ１ビットの分解能を上げたことによりＡＢＬ回路５１の精密な制御が実現する。
【００１９】
本実施形態では、アナログ形式の検出値がＡ／Ｄ変換部５０Ｄの前段でレベル調整される。これにより、Ａ／Ｄ変換部５０Ｄの後段で検出値を調整する必要が無くなるため、この調整に伴う制約を受けずにアナログ−デジタル変換のダイナミックレンジの全てを利用することができる。すなわち、検出値をデジタル化する際に生じる分解能の低下を防止することができる。この場合、検出値の微小変化も確実に変換結果に反映されるため、この変換結果に基づいて行った信号処理が不適切であった場合でも、ＲＧＢ映像信号を元に戻す階調補正を行うことが可能である。上述のＡ／Ｄ変換部５０Ｄがその変換能力を十分発揮できるようになることの工業的な効果は大きい。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係る平面表示装置の回路構成を概略的に示す図である。
【図２】図１に示す平面表示装置の動作を説明するためのタイムチャートである。
【図３】図１に示すＡＰＬ検出回路の詳細な構成を示す図である。
【図４】図３に示すＡ／Ｄ変換部のダイナミックレンジと変換出力の使用範囲との関係を示す図である。
【図５】従来のＡＰＬ検出回路の構成を示す図である。
【図６】図５にＡ／Ｄ変換部のダイナミックレンジと変換出力の使用範囲との関係を示す図である。
【符号の説明】
【００２１】
１…表示パネル、２…Ｘドライバ、３…Ｙドライバ、５…映像信号処理ユニット、５０…ＡＰＬ検出回路、５０Ａ…平均検出部、５０Ｂ…増幅率調整部、５０Ｃ…ＤＣ調整部、５０Ｄ…Ａ／Ｄ変換部５０Ｄ、５１…ＡＢＬ回路、Ｘ…信号線、  Ｙ…走査線、ＰＸ…表示画素。
【図１】
2005176166.tif 000003
【図２】
2005176166.tif 000004
【図３】
2005176166.tif 000005
【図４】
2005176166.tif 000006
【図５】
2005176166.tif 000007
【図６】
2005176166.tif 000008