(57)【要約】【課題】  回路電源の低電圧化、回路駆動の高速化をしても安定な動作が可能な信号伝送回路を提供する。【解決手段】  複数段回路で構成され、各段回路から駆動パルスに従ったパルス電圧が順次出力される信号伝送回路であって、各段回路は、駆動パルスをパルス電圧としてソースに出力する出力トランジスタＴ１２と、出力トランジスタのゲートとソースとの間に接続されたブートストラップ用容量Ｃ１と、ブートストラップ用容量を充電するための第１の充電トランジスタＴ１１と、ブートストラップ容量の電荷を放電させる第１および第２の放電トランジスタＴ１３およびＴ１４と、論理回路とを備え、論理回路は、他段の各段回路のための駆動パルスに基づいて、第１および第２の放電トランジスタをＯＮさせ、充電トランジスタのゲート信号に基づいて、第１および第２の放電トランジスタをＯＦＦさせるように構成される。【選択図】      図１
2005078718.tif 000002
【特許請求の範囲】
【請求項１】
複数段回路で構成され、各段回路から駆動パルスに従ったパルス電圧が順次出力される信号伝送回路であって、
前記各段回路は、
前記駆動パルスを前記パルス電圧としてソースに出力する出力トランジスタと、
前記出力トランジスタのゲートとソースとの間に接続されたブートストラップ用容量と、
前記ブートストラップ用容量を充電するために、ドレインが電源または接地線に接続され、ソースが前記出力トランジスタのゲートに接続され、初段の場合はゲートにスタートパルスが供給され、２段目以降の場合はゲートが前段の出力トランジスタのゲートに接続された第１の充電トランジスタと、
ドレインが前記ブートストラップ用容量の一端に接続された第１の放電トランジスタと、
ドレインが前記ブートストラップ用容量の他端に接続された第２の放電トランジスタと、
論理回路とを備え、
前記論理回路は、他段の各段回路のための駆動パルスに基づいて、前記第１および第２の放電トランジスタをＯＮさせ、前記充電トランジスタのゲート信号に基づいて、前記第１および第２の放電トランジスタをＯＦＦさせるように構成される
ことを特徴とする信号伝送回路。
【請求項２】
前記論理回路は、
電圧保持用容量と、
ドレインを電源に、ゲートを他段の各段回路のための駆動パルスに、ソースを電圧保持用容量に接続した第２の充電トランジスタと、
ドレインを前記第２の充電トランジスタのソースに、ゲートを前記第１の充電トランジスタのゲートに、ソースを接地線に接続した第３の放電トランジスタとを備え、
前記電圧保持用容量は、電極の一端が前記第２の充電トランジスタのソースおよび第３の放電トランジスタのドレインに接続され、多端が接地線に接続されており、第２の充電トランジスタのソースおよび第３の放電トランジスタのドレインが前記第１の放電トランジスタおよび第２の放電トランジスタのゲートに接続されている
ことを特徴とする請求項１に記載の信号伝送回路。
【請求項３】
前記信号伝送回路は、トランジスタにＮＭＯＳのみを使用し、容量にＮＭＯＳ容量を使い、すべての素子をＮＭＯＳで構成している
ことを特徴とする請求項１または２に記載の信号伝送回路。
【請求項４】
前記信号伝送回路は、前記出力トランジスタの閾値電圧が各段回路中で最も低く設定されていることを特徴とする請求項１〜３のいずれか１項に記載の信号伝送回路。
【請求項５】
前記信号伝送回路は、前記第３の放電トランジスタのソースの電位が第１の放電トランジスタと第２の放電トランジスタの閾値電圧よりも低い電圧に設定されている
ことを特徴とする請求項２に記載の信号伝送回路。
【請求項６】
前記トランジスタは全てＮＭＯＳトランジスタであり、前記第１から３の放電トランジスタのソースには、接地電位が供給されている
ことを特徴とする請求項１〜３のいずれか１項に記載の信号伝送回路。
【請求項７】
前記トランジスタは全てＮＭＯＳトランジスタであり、前記第１の放電トランジスタのソースには、前記出力トランジスタの閾値電圧よりも低い電圧が供給されている
ことを特徴とする請求項１〜３のいずれか１項に記載の信号伝送回路。
【請求項８】
請求項１〜７のいずれか１項に記載の信号伝送回路を搭載した固体撮像装置。
【請求項９】
請求項１〜７のいずれか１項に記載の信号伝送回路を搭載した液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送回路、いわゆるシフトレジスタに関し、特に、液晶ディスプレイ、ＭＯＳ型撮像装置等を駆動するためのシフトレジスタに関する。
【背景技術】
【０００２】
図５は従来の信号伝送回路の一構成例を示す回路図であり、多数段からなる回路のうちの４段部分を示している。この信号伝送回路は、次段への出力トランジスタＴ１２、Ｔ２２、Ｔ３２、Ｔ４２と、ブートストラップ用容量Ｃ１、Ｃ２、Ｃ３、Ｃ４と、ブートストラップ用容量充電トランジスタＴ１１、Ｔ２１、Ｔ３１、Ｔ４１と、第１の放電トランジスタＴ１３、Ｔ２３、Ｔ３３、Ｔ４３と、第２の放電トランジスタＴ１４、Ｔ２４、Ｔ３４、Ｔ４４とを備えている。
この信号伝送回路の各素子には、電源電圧ＶＤＤ、駆動パルスＶ１、Ｖ２、およびスタートパルスＶＳＴが供給される。
【０００３】
次に、このように構成された従来の信号伝送回路の動作について説明する。スタートパルスＶＳＴが論理「Ｈｉｇｈ」レベルになると、初段のブートストラップ用容量充電トランジスタＴ１１がＯＮになる。このため、ブートストラップ用容量Ｃ１が、（電源電圧ＶＤＤ−トランジスタＴ１１の閾値電圧Ｖｔ１）へと充電される。
【０００４】
ブートストラップ用容量Ｃ１の充電電圧が出力トランジスタＴ１２の閾値電圧を超えると、初段の出力トランジスタＴ１２がＯＮする。その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ１が出力トランジスタＴ１２のドレインに入力されると、出力トランジスタＴ１２のゲートには、駆動パルスＶ１の電圧とブートストラップ用容量Ｃ１の両端の電位差とが足されて印加されることとなる。出力トランジスタＴ１２のゲート電位（ノードＮ１１）が駆動パルスＶ１の電位よりも上昇すると、駆動パルスＶ１がノードＮ１２から出力パルスＯＵＴ１として出力され、利用される。
【０００５】
また、同時にノードＮ１２の電圧が、２段目のブートストラップ用容量充電トランジスタＴ２１のゲートに印加されることで、トランジスタＴ２１がＯＮになり、ブートストラップ用容量Ｃ２がトランジスタＴ２１の閾値電圧Ｖｔ２分の降下のない電源電圧ＶＤＤへと充電される。
【０００６】
ブートストラップ用容量Ｃ２の充電電圧が出力トランジスタＴ２２の閾値電圧を超えると、２段目の出力トランジスタＴ２２がＯＮする。その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ２が出力トランジスタＴ２２のドレインに入力されると、出力トランジスタＴ２２のゲートには、駆動パルスＶ２の電位とブートストラップ容量Ｃ２の両端の電位差とが足されて印加されることとなる。出力トランジスタＴ２２のゲート電圧（ノードＮ２１）が駆動パルスＶ２の電位よりも上昇すると、駆動パルスＶ２がノードＮ２２から出力パルスＯＵＴ２として出力され、利用される。
【０００７】
また、同時にノードＮ２２の電圧が、３段目のブートストラップ用容量充電トランジスタＴ３１のゲートに印加されることで、トランジスタＴ３１がＯＮになり、ブートストラップ用容量Ｃ３がトランジスタＴ３１の閾値電圧分Ｖｔ３の降下のない電源電圧ＶＤＤへと充電される。
ブートストラップ用容量Ｃ３の充電電圧が出力トランジスタＴ３２の閾値電圧を超えると、３段目の出力トランジスタＴ３２がＯＮする。
【０００８】
このような動作が繰り返されることで、信号伝送回路は、さらに出力パルスＯＵＴ３、ＯＵＴ４を順次出力することになる。
【０００９】
図６は、従来の誤動作防止付信号伝送回路図の一構成例を示す回路図である。この誤動作防止付信号伝送回路は、図５に示した従来の信号伝送回路では、ブートストラップ用容量充電トランジスタのゲートに電源電圧ＶＤＤより低い電圧しか印加できなかった充電電圧を、確実に電源電圧を印加できるようにした改良型信号伝送回路である。この誤動作防止付信号伝送回路によって、ノードＮ１１、Ｎ２１、Ｎ３１、Ｎ４１の電圧が次第に降下して、何段か先で出力パルスが出なくなることを防止している。
【００１０】
図６に示す誤動作防止付信号伝送回路は、図５に示す信号伝送回路と異なり、３段目および４段目の回路にそれぞれ第１の誤動作防止用トランジスタＴ３５およびＴ４５がさらに設けられている。トランジスタＴ３５は、ゲートが出力トランジスタＴ１２のソース（ノードＮ１２）に接続され、ドレインがブートストラップ用容量充電トランジスタＴ３１のソース（ノードＮ３１）に接続され、ソースが接地されている。トランジスタＴ４５は、ゲートが出力トランジスタＴ２２のソース（ノードＮ２２）に接続され、ドレインがブートストラップ用容量充電トランジスタＴ４１のソース（ノードＮ４１）に接続され、ソースが接地されている。
【００１１】
また、各段の第２の放電トランジスタのゲートは、次段の出力トランジスタのソースに接続されている点が、図５に示す信号伝送回路と異なる。例えば、初段の第２の放電トランジスタＴ１４のゲートは、２段目の出力トランジスタＴ２２のソースに接続されている。
【００１２】
次に、この誤動作防止回路付信号伝送回路の動作説明を行なう。
図７は、ＮＭＯＳのみを用いた従来の信号伝送回路における各部のパルス電圧を示すタイミングチャートである。この回路は３Ｖ系の回路であり、駆動パルスＶ１、Ｖ２の電圧振幅、および電源電圧ＶＤＤが３Ｖの場合を示す。
【００１３】
ただし、スタートパルスＶＳＴの電圧振幅は５Ｖとする。ここでスタートパルスＶＳＴの電圧振幅のみ５Ｖとするのは、スタートパルスＶＳＴが入力される初段のブートストラップ用容量充電トランジスタＴ１１の場合のみ、前段からの高い電圧が供給できないためである。このため、スタートパルスＶＳＴのみ駆動パルスＶ１、Ｖ２の電圧振幅である３Ｖよりも高い５ＶでトランジスタＴ１１を駆動することにより、トランジスタＴ１１による電圧降下を防止し、ブートストラップ容量Ｃ１を電源電圧ＶＤＤである３Ｖに充電可能にするためである。
【００１４】
図７において、時刻Ｔ０にて、スタートパルスＶＳＴが５Ｖに立ち上がると、初段のブートストラップ用容量充電トランジスタＴ１１がＯＮになり、ブートストラップ用容量Ｃ１が電源電圧ＶＤＤに向かって充電されていく。ここでブートストラップ用容量充電トランジスタＴ１１がエンハンスメント型のＮＭＯＳの場合でも、トランジスタＴ１１の閾値電圧Ｖｔ１の影響を受けずに、出力トランジスタＴ１２のゲートが接続されたノードＮ１１の電圧ＶＮ１１は、電源電圧ＶＤＤである３Ｖに充電され、出力トランジスタＴ１２がＯＮする。
【００１５】
次に時刻Ｔ１にて、３Ｖの駆動パルスＶ１が出力トランジスタＴ１２のドレインに入力されると、出力トランジスタＴ１２のゲート（ノードＮ１１）には、駆動パルスＶ１の電圧３Ｖとブートストラップ用容量Ｃ１の両端の電位差（３Ｖ−Ｖｔ１）とが加算された電圧ＨＢ１が印加され、ノードＮ１２から振幅Ｈ１のパルスが出力されることになる。
【００１６】
また、同時にノードＮ１１の電圧ＨＢ１が、２段目のブートストラップ用容量充電トランジスタＴ２１のゲートに印加されて、トランジスタＴ２１がＯＮになり、ブートストラップ用容量Ｃ２がトランジスタＴ２１の閾値電圧分の降下のない電源電圧ＶＤＤへと充電されていく。ブートストラップ用容量Ｃ２の充電電圧（ノードＮ２１）が出力トランジスタＴ２２の閾値電圧を超えると、２段目の出力トランジスタＴ２２がＯＮする。
【００１７】
このとき同時にノードＮ２１の電圧は、３段目のブートストラップ用容量充電トランジスタＴ３１のゲートにも印加される。このため、トランジスタＴ３１がＯＮになり、ブートストラップ用容量Ｃ３には、トランジスタＴ３１の閾値電圧Ｖｔ３分だけ低い電圧（３Ｖ−Ｖｔ３）に充電される。この状態では、駆動パルスＶ１が論理「Ｈｉｇｈ」レベルである３Ｖの場合、初段の出力ノードＮ１２に駆動パルスＶ１が出力されている時に、同時に３段目の出力ノードＮ３２にも駆動パルスＶ１以下の振幅のパルスが出力されてしまう。そのためにブートストラップ用容量Ｃ３のプラス端子側を接地電位側に近づけて、３段目の出力トランジスタＴ３２がＯＦＦするように、ブートストラップ用容量Ｃ３のプラス端子側と接地電位との間に、誤動作防止用トランジスタＴ３５を接続している。すなわち、誤動作防止用トランジスタＴ３５のドレインをブートストラップ用容量Ｃ３のプラス側に、ソースを接地電位に、ゲートを初段の出力ノードＮ１２に接続する。また、初段の出力ノードＮ１２に駆動パルスＶ１が出ているときに誤動作防止用トランジスタＴ３５をＯＮして、ノードＮ３１を接地電位側に近づけて、３段目の出力ノードＮ３２に駆動パルスＶ１が出ないようにしている。
【００１８】
同様に、後段のブートストラップ用容量Ｃ４のプラス端子側と接地電位との間にも、それぞれ、誤動作防止用トランジスタＴ４５のドレインとソースを接続し、ゲートには２段前の出力ノードＮ２２を接続することで、全段に渡って誤動作を防止するようにしている。
【特許文献１】特公平３−７５９６０号公報（第３図）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、回路の低電圧駆動化や高速動作化の過程においては、出力トランジスタＴ３２等の出力トランジスタの閾値電圧を低く設定する必要がある。このため、ブートストラップ用容量Ｃ３等のプラス端子側だけを接地電位側に近づけるだけの誤動作防止方法では、出力トランジスタＴ３２等の出力トランジスタはＯＮしてしまい、ノードＮ３２やこのノードに相当する後段の全ノードで、駆動パルス電圧Ｖ１およびＶ２以下の振幅の電圧が出力されてしまう。このため所定のパルス出力位置以外にもパルス出力が発生し、信号伝送回路として正常動作しなくなる。たとえば、時刻Ｔ１に着目すると、第１の誤動作防止用トランジスタＴ３５がＯＮ抵抗を有するため、ノードＮ３１の電位が完全に０にはならず、出力トランジスタＴ３２がＯＮしてしまうためである。
【００２０】
将来の回路の低電圧駆動化や高速動作化の流れの中では、この誤動作が顕著に表れる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、回路電源の低電圧化、回路駆動の高速化をしても安定な動作が可能な信号伝送回路を提供することである。
【課題を解決するための手段】
【００２１】
上記目的を達成するために、本発明に係る信号伝送回路は、複数段回路で構成され、各段回路から駆動パルスに従ったパルス電圧が順次出力される信号伝送回路であって、前記各段回路は、前記駆動パルスを前記パルス電圧としてソースに出力する出力トランジスタと、前記出力トランジスタのゲートとソースとの間に接続されたブートストラップ用容量と、前記ブートストラップ用容量を充電するために、ドレインが電源または接地線に接続され、ソースが前記出力トランジスタのゲートに接続され、初段の場合はゲートにスタートパルスが供給され、２段目以降の場合はゲートが前段の出力トランジスタのゲートに接続された第１の充電トランジスタと、ドレインが前記ブートストラップ用容量の一端に接続された第１の放電トランジスタと、ドレインが前記ブートストラップ用容量の他端に接続された第２の放電トランジスタと、論理回路とを備え、前記論理回路は、他段の各段回路のための駆動パルスに基づいて、前記第１および第２の放電トランジスタをＯＮさせ、前記充電トランジスタのゲート信号に基づいて、前記第１および第２の放電トランジスタをＯＦＦさせるように構成される。
【００２２】
他段の各段回路のための駆動パルスに基づいて、前記第１および第２の放電トランジスタをＯＮさせている。このため、自身の各段回路からパルス電圧が出力されていない場合には、確実に出力トランジスタのソースを接地電圧にすることができる。その一方、自身の各段回路からパルス電圧が出力される場合には、前記第１および第２の放電トランジスタをＯＦＦさせている。このため、出力トランジスタのソースよりパルス電力を出力させることができる。
【発明の効果】
【００２３】
本発明によると、所望の段の回路のみよりパルス電圧が出力され、それ以外の段の回路からは出力されない。このため、電源の低電圧化や回路駆動の高速化を行なっても、信号伝送回路を安定に動作させることができる。特に、ＭＯＳ型固体撮像装置や液晶ディスプレイ装置に搭載して、効果を発揮することが期待でき、本発明は極めて有用である。
【発明を実施するための最良の形態】
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る信号伝送回路の概略図である。
本実施形態に係る信号伝送回路は、複数段回路で構成され、各段回路から駆動パルスに従ったパルス電圧が順次出力される回路である。ここでは、５段の回路を示している。本実施形態に係る信号伝送回路は、図５に示した従来の信号伝送回路と比較して、各段ごとに新たに論理回路を備えている点が異なる。また、第１の放電トランジスタおよび第２の放電トランジスタのゲートが論理回路に接続されている点が異なる。
【００２５】
奇数段回路の論理回路は、偶数段回路のための駆動パルスＶ２に基づいて、第１の放電トランジスタＴ１３（Ｔ３３、Ｔ５３）および第２の放電トランジスタＴ１４（Ｔ３４、Ｔ５４）をＯＮさせ、ブートストラップ用容量充電トランジスタＴ１１（Ｔ３１、Ｔ５１）のゲート信号に基づいて、第１の放電トランジスタＴ１３（Ｔ３３、Ｔ５３）および第２の放電トランジスタＴ１４（Ｔ３４、Ｔ５４）をＯＦＦさせるように構成されている。
【００２６】
偶数段回路の論理回路は、奇数段回路のための駆動パルスＶ１に基づいて、第１の放電トランジスタＴ２３（Ｔ４３）および第２の放電トランジスタＴ２４（Ｔ４４）をＯＮさせ、ブートストラップ用容量充電トランジスタＴ２１（Ｔ４１）のゲート信号に基づいて、第１の放電トランジスタＴ２３（Ｔ４３）および第２の放電トランジスタＴ２４（Ｔ４４）をＯＦＦさせるように構成されている。
【００２７】
この構成によれば、本来のパルス出力を発生する段の回路のみ、通常通りにＯＵＴ端子にパルスが出力され、それ以外の段の回路については、誤動作によるパルス出力は発生しない。
【００２８】
図２を参照して詳細な動作を説明する。図２は、本発明の第１の実施形態に基づく信号伝送回路における各部のパルス電圧を示す動作タイミングチャートである。この回路は３Ｖ系の回路であり、駆動パルスＶ１、Ｖ２の電圧振幅、および電源電圧ＶＤＤが３Ｖの場合を示す。ただし、スタートパルスＶＳＴの電圧振幅は５Ｖとする。ここでスタートパルスＶＳＴの電圧振幅のみ５Ｖとするのは、スタートパルスＶＳＴが入力される初段のブートストラップ用容量充電トランジスタＴ１１の場合のみ、前段からの高い電圧が供給できないため、スタートパルスＶＳＴのみ駆動パルスＶ１、Ｖ２の電圧振幅である３Ｖよりも高い５ＶでトランジスタＴ１１を駆動することにより、トランジスタＴ１１による電圧降下を防止し、ブートストラップ容量Ｃ１を電源電圧ＶＤＤである３Ｖに充電可能にするためである。
【００２９】
図２において、時刻Ｔ１にて、スタートパルスＶＳＴが５Ｖに立ち上がると、初段のブートストラップ用容量充電トランジスタＴ１１がＯＮになり、ブートストラップ用容量Ｃ１が電源電圧ＶＤＤに向かって充電されていくが、ここでブートストラップ用容量充電トランジスタＴ１１がエンハンスメント型のＮＭＯＳの場合でも、トランジスタＴ１１の閾値電圧Ｖｔ１の影響を受けずに、出力トランジスタＴ１２のゲートが接続されたノードＮ１１の電圧ＶＮ１１は、電源電圧ＶＤＤである３Ｖに充電され、出力トランジスタＴ１２がＯＮする。
【００３０】
次に時刻Ｔ２にて、３Ｖの駆動パルスＶ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲート（ノードＮ１１）には、駆動パルスＶ１の電圧３Ｖとブートストラップ用容量Ｃ１の両端の電位差３Ｖが加算された高い電圧ＨＢ１が印加され、ノードＮ１２から３Ｖ振幅の駆動パルスＶ１が出力パルスＯＵＴ１として確実に出力されることになる。また、同時にノードＮ１１の電圧ＨＢ１が、２段目のブートストラップ用容量充電トランジスタＴ２１のゲートに印加されて、トランジスタＴ２１がＯＮになり、ブートストラップ用容量Ｃ２がトランジスタＴ２１の閾値電圧分の降下のない電源電圧ＶＤＤへと充電され、ブートストラップ用容量Ｃ２の充電電圧（ノードＮ２１）が出力トランジスタＴ２２の閾値電圧を超えると、２段目の出力トランジスタＴ２２がＯＮする。このとき同時にノードＮ２１の電圧は、３段目のブートストラップ用容量充電トランジスタＴ３１のゲートにも印加されるため、トランジスタＴ３１がＯＮになり、ブートストラップ用容量Ｃ３には、トランジスタＴ３１の閾値電圧Ｖｔ３分だけ低い電圧（３Ｖ−Ｖｔ３）に充電される。この状態では、駆動パルスＶ１が論理「Ｈｉｇｈ」レベルである３Ｖの場合、初段の出力ノードＮ１２に駆動パルスＶ１が出力されている時に、同時に３段目の出力ノードＮ３２にも駆動パルスＶ１以下の振幅のパルスが出力されてしまう。この場合でも、本実施形態では、初段の出力ノードＮ１２の駆動パルスＶ１のみをＯＵＴ１端子に出力し、３段目の出力ノードＮ３２に発生した駆動パルスＶ１以下の振幅のパルスをＯＵＴ３端子には発生させない。
【００３１】
すなわち、時刻Ｔ０において、駆動パルスＶ２にて論理回路内部ノードＮ１３およびノードＮ３３およびノードＮ５３の電位を「Ｈｉｇｈ」に充電する。すると、第１の放電トランジスタと第２の放電トランジスタがＯＮし、以後、駆動パルスＶ２が「Ｈｉｇｈ」になるたびに充電が繰り返されるため、出力ノードＮ１２やノードＮ３２やノードＮ５３は接地されることになり、ＯＵＴ端子にパルス出力は出てこない。ただし、時刻Ｔ１においては、スタートパルスＶＳＴが「Ｈｉｇｈ」になることで、初段の論理回路内部ノードＮ１３の電位は「Ｌｏｗ」に放電され、第１の放電トランジスタと第２の放電トランジスタがＯＦＦし、時刻Ｔ２において、駆動パルスＶ１が「Ｈｉｇｈ」の状態になると、出力ノードＮ１２は接地されることなく、ＯＵＴ端子にパルス出力が出てくる。つぎに時刻Ｔ３において、再び駆動パルスＶ２にて論理回路内部ノードＮ１３の電位を「Ｈｉｇｈ」に充電し、以後、駆動パルスＶ２が「Ｈｉｇｈ」になるたびに充電が繰り返されるため、出力ノードＮ１２は接地され続ける。このとき同時に論理回路内部ノードＮ３３やノードＮ５３においても、駆動パルスＶ２が「Ｈｉｇｈ」になるたびに充電が繰り返されるため、接地され続ける。つぎに時刻Ｔ４において、駆動パルスＶ１が「Ｈｉｇｈ」になることで、３段目の論理回路内部ノードＮ３３
の電位は「Ｌｏｗ」に放電され、第１の放電トランジスタと第２の放電トランジスタがＯＦＦし、出力ノードＮ３２は接地されることなく、ＯＵＴ端子にパルス出力が出てくる。
【００３２】
つぎに時刻Ｔ５において、再び駆動パルスＶ２にて論理回路内部ノードＮ３３の電位を「Ｈｉｇｈ」に充電し、以後、駆動パルスＶ２が「Ｈｉｇｈ」になるたびに充電が繰り返されるため、出力ノードＮ３２は接地され続ける。以後、出力ノードＮ５３等も同様に動作が繰り返される。出力ノードＮ２２やノードＮ４２等の偶数段の回路については、駆動パルスＶ１が「Ｈｉｇｈ」になるたびに、論理回路内部ノードＮ２３やノードＮ４３等を充電することにより接地され続けるが、各段回路の第１の充電トランジスタがＯＮになる時刻でのみ、論理回路内部ノードＮ２３やノードＮ４３等は放電されるため、各々ＯＵＴ端子にパルス出力が出てくる。以上説明したように、各段回路の第１の充電トランジスタがＯＮしている時のみ、各段回路の出力ノードからパルスが出力され、それ以外のタイミングでは、パルス出力がでないしくみになっている。
【００３３】
よって、回路電源の低電圧化、回路駆動の高速化をしても安定な動作が可能な信号伝送回路を提供することが可能である。
（第２の実施形態）
図３は、本発明の第２の実施形態に係る信号伝送回路の一構成例である。本実施形態に係る信号伝送回路は、第１の実施形態のうちの論理回路部分をさらに具体的に示したものである。
【００３４】
奇数段回路の論理回路は、電圧保持用容量Ｃ１００（Ｃ３００、Ｃ５００）と、ドレインを電源に、ゲートを偶数段の各段回路のための駆動パルスＶ２に、ソースを電圧保持用容量Ｃ１００（Ｃ３００、Ｃ５００）に接続した第２の充電トランジスタＴ１０１（Ｔ３０１、Ｔ５０１）と、ドレインを前記第２の充電トランジスタＴ１０１（Ｔ３０１、Ｔ５０１）のソースに、ゲートをブートストラップ用容量充電トランジスタＴ１１（Ｔ３１、Ｔ５１）のゲートに、ソースを接地線に接続した第３の放電トランジスタＴ１０２（Ｔ３０２、Ｔ５０２）とを備えている。
【００３５】
偶数段回路の論理回路は、電圧保持用容量Ｃ２００（Ｃ４００）と、ドレインを電源に、ゲートを奇数段の各段回路のための駆動パルスＶ１に、ソースを電圧保持用容量Ｃ２００（Ｃ４００）に接続した第２の充電トランジスタＴ２０１（Ｔ４０１）と、ドレインを前記第２の充電トランジスタＴ２０１（Ｔ４０１）のソースに、ゲートをブートストラップ用容量充電トランジスタＴ２１（Ｔ４１）のゲートに、ソースを接地線に接続した第３の放電トランジスタＴ２０２（Ｔ４０２）とを備えている。
【００３６】
偶数段回路および奇数段回路ともに、論理回路に含まれる電圧保持用容量Ｃ１００〜Ｃ５００は、電極の一端が前記第２の充電トランジスタＴ１０１〜Ｔ５０１のソースおよび第３の放電トランジスタＴ１０２〜Ｔ５０２のドレインに接続され、多端が接地線に接続されており、第２の充電トランジスタＴ１０１〜Ｔ５０１のソースおよび第３の放電トランジスタＴ１０２〜Ｔ５０２のドレインが前記第１の放電トランジスタＴ１３〜Ｔ５３および第２の放電トランジスタＴ１０１〜Ｔ５０１のゲートに接続されている。
【００３７】
この信号伝送回路の動作について説明する。
初段は第２の充電トランジスタＴ１０１によって駆動パルスＶ２が「Ｈｉｇｈ」になれば、電圧保持用容量Ｃ１００に充電を開始し、第１の放電トランジスタＴ１３と第２の放電トランジスタＴ１４をＯＮし、出力ノードＮ１２を接地する。スタートパルスＶＳＴが「Ｈｉｇｈ」になれば、電圧保持用容量Ｃ１００の放電を開始し、第１の放電トランジスタＴ１３と第２の放電トランジスタＴ１４をＯＦＦし、出力ノードＮ１２の電位をＯＵＴ端子に出力することができる。以後、奇数段の回路については、駆動パルスＶ２が「Ｈｉｇｈ」になれば、電圧保持用容量に充電を開始し、第１の放電トランジスタと第２の放電トランジスタをＯＮし、出力ノードを接地する。第１の充電トランジスタのゲートが「Ｈｉｇｈ」になれば、電圧保持用容量の放電を開始し、第１の放電トランジスタと第２の放電トランジスタをＯＦＦし、出力ノードの電位をＯＵＴ端子に出力することができる。
【００３８】
偶数段の回路については、駆動パルスＶ１が「Ｈｉｇｈ」になれば、電圧保持用容量に充電を開始し、第１の放電トランジスタと第２の放電トランジスタをＯＮし、出力ノードを接地する。第１の充電トランジスタのゲートが「Ｈｉｇｈ」になれば、電圧保持用容量の放電を開始し、第１の放電トランジスタと第２の放電トランジスタをＯＦＦし、出力ノードの電位をＯＵＴ端子に出力することができる。
【００３９】
以上説明したように本実施の形態によると、各段回路の第１の充電トランジスタがＯＮしている時のみ、各段回路の出力ノードからパルスが出力され、それ以外のタイミングでは、パルス出力がでない。
【００４０】
よって、回路電源の低電圧化、回路駆動の高速化をしても安定な動作が可能な信号伝送回路を提供することが可能である。
【００４１】
以上説明したような信号伝送回路は、固体撮像装置や液晶表示装置のシフトレジスタとして利用可能である。図４は、そのような固体撮像装置の一例を示した図である。
固体撮像装置は、光を集光するレンズ１０２と、集光された光を蓄積する画素群１０８と、画素群１０８に行ごとにアクセスするための垂直シフトレジスタ１０６および１１０と、画素群１０８から読み出された画素値のノイズ成分を除去するためのノイズ除去部１１４と、画素値を列ごとにアクセスし、１画素ごと画素値を出力するための水平シフトレジスタ１１６と、読み出された画素値を増幅するアンプ１１８と、読み出された画素値をＡ／Ｄ変換するＡ／Ｄ変換部１２０と、各画素から画素値の読み出しのためのタイミングを発生させるタイミング発生器１１２とを備えている。
【００４２】
このような固体撮像装置に本実施の形態に係る信号伝送回路を利用することにより、画素値の正確な読み出しを行なうことができる。なお、信号伝送回路は、液晶ディスプレイ装置等にも適用可能である。
【００４３】
以上、本発明に係る信号伝送回路について実施の形態に基づいて説明を行なったが、本発明はこれらの実施の形態に限定されるものではない。
【００４４】
例えば、第１、第２の実施形態では、トランジスタにＮＭＯＳのみを使用し、容量にＮＭＯＳ容量を使い、すべての素子をＮＭＯＳで構成してもよい。
また、第１、第２の実施形態では、前記出力トランジスタの閾値電圧が各段回路中で最も低く設定されていることが望ましい。
【００４５】
また、第１、第２の実施形態では、前記第３の放電トランジスタのソースの電位が第１の放電トランジスタと第２の放電トランジスタの閾値電圧よりも低い電圧に設定されていても同様の効果が得られる。
また、第１、第２の実施形態では、前記第１の放電トランジスタのソースには、前記出力トランジスタの閾値電圧よりも低い電圧が供給されていても同様の効果が得られる。
【産業上の利用可能性】
【００４６】
本発明に係る信号伝送回路は、低消費電力や高速処理が必要なＭＯＳ型固体撮像装置や液晶ディスプレイ装置等に適用できる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態に係る誤動作防止回路付信号伝送回路の回路図である。
【図２】本発明の第１の実施形態に係る動作タイミング図である。
【図３】本発明の第２の実施形態に係る誤動作防止回路付信号伝送回路の回路図である。
【図４】本発明の実施の形態に係る誤動作防止回路付信号伝送回路を利用した固体撮像装置のブロック図である。
【図５】従来の信号伝送回路の回路図である。
【図６】従来の誤動作防止回路付信号伝送回路の回路図である。
【図７】従来の誤動作防止回路付信号伝送回路の動作タイミング図である。
【符号の説明】
【００４８】
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５  ブートストラップ用容量
Ｃ１００、Ｃ２００、Ｃ３００、Ｃ４００、Ｃ５００  電圧保持用容量
ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４、ＯＵＴ５  出力パルス（走査パルス）
Ｔ１１、Ｔ２１、Ｔ３１、Ｔ４１、Ｔ５１  ブートストラップ用容量充電トランジスタ（第１の充電トランジスタ）
Ｔ１２、Ｔ２２、Ｔ３２、Ｔ４２、Ｔ５２  出力トランジスタ
Ｔ１３、Ｔ２３、Ｔ３３、Ｔ４３、Ｔ５３  第１の放電トランジスタ
Ｔ１４、Ｔ２４、Ｔ３４、Ｔ４４、Ｔ５４  弟２の放電トランジスタ
Ｔ１０１、Ｔ２０１、Ｔ３０１、Ｔ４０１、Ｔ５０１  第２の充電トランジスタ
Ｔ１０２、Ｔ２０２、Ｔ３０２、Ｔ４０２、Ｔ５０２  第３の放電トランジスタ
Ｖｔ１、Ｖｔ２、Ｖｔ３、Ｖｔ４、Ｖｔ５  ブートストラップ用容量充電トランジスタの閾値電圧
Ｖ１、Ｖ２  駆動パルス
ＶＤＤ      電源電圧
ＶＳＴ      スタートパルス
【図１】
2005078718.tif 000003
【図２】
2005078718.tif 000004
【図３】
2005078718.tif 000005
【図４】
2005078718.tif 000006
【図５】
2005078718.tif 000007
【図６】
2005078718.tif 000008
【図７】
2005078718.tif 000009