(57)【要約】【課題】  電子放出に必要な閾電界が低い電子放出素子からの意図しない電子放出の低減すること。【解決手段】  電子放出素子の製造方法であって、第１導電膜と、第２導電膜と、少なくとも前記第１導電膜に接続するように配置された、電子放出部を構成する材料と、を用意する第１工程と、前記第１工程の後に、前記第２導電膜に印加する電位よりも高い電位を前記第１導電膜に印加した際に電子が放出され始める閾電界強度を、前記第１導電膜に印加する電位よりも高い電位を前記第２導電膜に印加した際に電子が放出され始める閾電界強度よりも高くする第２工程と、を有する。【選択図】  図１
2005259579.tif 000002
【特許請求の範囲】
【請求項１】
電子放出部を有する第１導電膜と、該第１導電膜と離れて配置された第２導電膜と、を有し、前記第２導電膜に前記第１導電膜の電位よりも高い電位を印加することで駆動する電子放出素子の製造方法であって、
（Ａ）第１導電膜と、第２導電膜と、少なくとも前記第１導電膜に接続するように配置された、電子放出部を構成する材料と、を用意する第１工程と、
（Ｂ）前記第１工程の後に、前記第２導電膜に印加する電位よりも高い電位を前記第１導電膜に印加した際に電子が放出され始める閾電界強度を、前記第１導電膜に印加する電位よりも高い電位を前記第２導電膜に印加した際に電子が放出され始める閾電界強度よりも高くする第２工程と、
を有することを特徴とする電子放出素子の製造方法。
【請求項２】
前記第２工程は、前記第１導電膜に前記第２導電膜の電位よりも高い電位を印加することで電子を放出させる工程を含むことを特徴とする請求項１に記載の電子放出素子の製造方法。
【請求項３】
前記第２工程は、前記第１導電膜と前記第２導電膜との間に、第１および第２電圧を印加する工程と、を有しており、
前記第１電圧は、前記第１導電膜の電位が前記第２導電膜の電位よりも高く、前記第２電圧が前記第２導電膜の電位が前記第１導電膜の電位よりも高く、
前記第１電圧の絶対値は前記第２電圧の絶対値よりも高いことを特徴とする請求項１に記載の電子放出素子の製造方法。
【請求項４】
１×１０６Ｖ／ｃｍ以下の電界を前記電子放出部に印加することで電子が放出されることを特徴とする請求項１乃至３に記載の電子放出素子の製造方法。
【請求項５】
前記第１導電膜と第２導電膜との距離が０．１μｍ以上であることを特徴とする請求項１乃至４に記載の電子放出素子の製造方法。
【請求項６】
前記電子放出部を構成する材料が、カーボンファイバー、絶縁層表面にダイポール層を配置した膜、カーボンを主体として金属粒子を含有した膜、アモルファスカーボン層のいずれかであることを特徴とする請求項１乃至５に記載の電子放出素子の製造方法。
【請求項７】
複数の電子放出素子を有する電子源の製造方法であって、前記電子放出素子が請求項１乃至６に記載の製造方法により製造されることを特徴とする電子源の製造方法。
【請求項８】
電子源と発光体とを有する画像表示装置の製造方法であって、前記電子源が請求項７に記載の製造方法により製造されることを特徴とする画像表示装置の製造方法。
【請求項９】
複数の行方向配線および複数の列方向配線と、電子放出部を有する第１導電膜と該第１導電膜と離れて配置された第２導電膜とを各々が含む複数の電子放出素子とを有する電子源の製造方法であって、
（Ａ）基体上に、各々が複数の第１導電膜と接続された複数の行方向配線と、各々が複数の第２導電膜と接続された複数の列方向配線と、前記第１導電膜の各々に接続するように配置された電子放出部を構成する材料と、を配置する第１工程と、
（Ｂ）前記第１工程の後に、前記第２導電膜に印加する電位よりも高い電位を前記第１導電膜に印加した際に電子が放出され始める閾電界強度を、前記第１導電膜に印加する電位よりも高い電位を前記第２導電膜に印加した際に電子が放出され始める閾電界強度よりも高くするように、前記第２導電膜の各々に前記第１導電膜の電位よりも高い電位を印加する第２工程と、
を有しており、
前記第２工程において、前記第２導電膜の各々に印加する電位は、前記電子源の駆動時において、非選択の電子放出素子を構成する第２導電膜に印加される電位よりも高いことを特徴とする電子源の製造方法。
【請求項１０】
１×１０６Ｖ／ｃｍ以下の電界を前記電子放出部に印加することで電子が放出されることを特徴とする請求項９に記載の電子源の製造方法。
【請求項１１】
前記第１導電膜と第２導電膜との距離が０．１μｍ以上であることを特徴とする請求項９または１０に記載の電子源の製造方法。
【請求項１２】
前記電子放出部を構成する材料が、カーボンファイバー、絶縁層表面にダイポール層を配置した膜、カーボンを主体として金属粒子を含有した膜、アモルファスカーボン層のいずれかであることを特徴とする請求項９乃至１１に記載の電子源の製造方法。
【請求項１３】
電子源と発光体とを有する画像表示装置の製造方法であって、前記電子源が請求項９乃至１２に記載の製造方法により製造されることを特徴とする画像表示装置の製造方法。
【請求項１４】
請求項３に記載の製造方法により製造した電子放出素子の駆動方法であって、電子放出素子の駆動時の電圧が、前記第２電圧よりも低いことを特徴とする電子放出素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出膜を用いた電子放出素子、該電子放出素子を多数有する画像表示装置の製造方法に関するものである。
【背景技術】
【０００２】
電子放出素子には、電界放出型（ＦＥ型）や、ＭＩＭ型、表面伝導型の電子放出素子等がある。これらの電子放出素子は、基本的に、電子放出部を有するカソード電極と、電子放出部から電子を引き出す役割あるいは電子放出部から放出された電子を制御する役割を担う制御電極とを有する。
【０００３】
ＦＥ型には、制御電極に開口を設け、その開口内に金属を先鋭化させた（コーン状に形成した）カソード電極を配置する形態（所謂「スピント型」）や、制御電極の開口内に比較的平坦なダイアモンド薄膜（電子放出膜）を有するカソード電極を配置する形態などがある。スピント型の電子放出素子は、例えば特許文献１などに開示されている。また、最近では、スピント型電子放出素子のコーン状のカソード電極の代わりに、カーボンナノチューブなどのカーボンファイバーを用いたＦＥ型電子放出素子もある。また、表面伝導型電子放出素子については、特許文献２〜５などに開示されている。
【０００４】
これら電子放出素子の応用装置としては、例えば、同一基板上に上記電子放出素子を多数配列して構成したフラットパネルディスプレイが挙げられる。特に、電子放出素子を使用したフラットパネルディスプレイでは、自発光型であるために、周囲が明るい場合にも、十分明るくコントラストに優れた表示が可能である特徴が期待されている。
【特許文献１】特許第３０９４４５９号公報
【特許文献２】特許第３０６２９８７号公報
【特許文献３】特開２００２−３６７５０８公報
【特許文献４】特開平８−１６２０１５公報
【特許文献５】特開２０００−３１１５９６公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、フラットパネルディスプレイにおいては、より高精細の画像表示が求められている。そのため、放出される電子のビーム径の小さな電子放出素子が望まれている。一般に、ビーム径の縮小化には、電子放出素子の駆動時（電子放出時）において発生する電界を低く設定することが有利である。したがって、より低電界で電子放出可能な電子放出部を有する電子放出素子の開発が望まれている。
【０００６】
また、フラットパネルディスプレイにおいては、高輝度な表示に加え、高品位な階調表示も必要とされている。高品位な階調表示の実現には、より大きな電子放出量の実現とともに、電子放出を十分に制御することができることも必須となる。そのためには、電子放出素子は、電子放出特性において、明確なしきい特性を有していることが望まれる。すなわち、特定の電界（しきい電界Ｅｔｈｒｅｓｈｏｌｄ：Ｅｔｈあるいはしきい電圧Ｖｔｈｒｅｓｈｏｌｄ：Ｖｔｈ）で電子が放出されはじめるが、それ未満の電界（電圧）では電子がほとんど放出されない特性である。そのため、このような電子放出素子を用いたディスプレイでは、Ｅｔｈ未満（Ｖｔｈ未満）ではＯＦＦ状態（暗状態）となり、Ｅｔｈ以上（Ｖｔｈ以上）ではＯＮ状態（明状態）となる。このＯＦＦ状態（暗状態）とＯＮ状態（明状態）との差で、ディスプレイのコントラストが決定される。コントラストが高い程、階調表示に有利となり、ディスプレイの表示品位を高くすることが可能となる。
【０００７】
また、Ｅｔｈ未満の電界範囲（Ｖｔｈ未満の電圧範囲）においては、電子が放出されないことに加え、放出電流に寄与しない電流：すなわち無効電流が少ないことも望まれる。すなわち、電子放出効率（＝放出電流／（放出電流＋無効電流））が高い電子放出素子が望まれている。高効率とすることで、消費電力を減らすことができるとともに、駆動用のドライバにかかる負担を軽くすることもできるなどの利点がある。
【０００８】
さらに、これらの条件を備えた電子放出素子を、安定して再現よく作製することが重要である。
【０００９】
しかしながら、低電界で電子放出可能な電子放出材（あるいは電子放出膜）は、作製工程において、製造環境の影響を受けやすく、その結果、特性変動などにより期待された電子放出特性を十分に発現できない場合があった。特に、電子放出膜の表面は、電子放出特性への影響が大きいため、表面を汚すことなく素子を作製することが重要である。
【００１０】
また、電子放出素子においては、基板上に多数配列形成する際に、各電子放出素子の電子放出特性が不安定であり、個々の特性がばらついてしまう場合が多かった。したがって、なんらかの手法で、特性をそろえる工夫も必要とされる。
【００１１】
また、これらの電子放出素子を安価に作製することも重要である。そのためには、電子放出素子の構造はできるだけ簡易で、かつ工程数が少ないものが望まれる。特に、制御電極とカソード電極とを、同一基板上に、同じ構造で作製することは、電子放出素子構造の簡素化には有効である。さらに、例えば導電膜と導電膜を被覆する電子放出膜とから形成される場合の様な、複数の部材からカソード電極が構成される場合は、カソード電極と制御電極とを対称な構造にすることは、パターニング工程を簡略化できると共に、最も単純な構成となるので好ましい。すなわち、このような対象な構造においては、制御電極とカソード電極のそれぞれに電子放出可能な領域（電子放出部）が配置されることになる。
【００１２】
しかしながら、低電界で電子放出可能な電子放出部を有する電子放出素子においては、以下の問題点が挙げられる。
【００１３】
１）制御電極側からの電子放出
上述のように、制御電極とカソード電極とが対称な構造を採用すると、制御電極側からの電子放出を生じてしまう場合がある。これは、例えば、複数の電子放出素子を配線で接続し、所望の電子放出素子だけから電子を放出させようとした場合などにおいて、駆動電圧とは逆の電圧が印加されてしまう（カソード電極側の電位が制御電極側の電位よりも高くなる）電子放出素子が存在してしまう場合がある。このような場合には、制御電極とカソード電極との間の電圧値によっては、制御電極側に存在する電子放出可能な部分からの電子放出が起こることになる。
【００１４】
制御電極側から放出された電子は無効電流となる他、多数の電子放出素子を並べた電子源では、特に問題となる。そのため、制御電極側にはカソード電極における電子放出部に相当する部分を設けないことが考えられるが、そのような製造工程ではパターニング工程などの工数が多くなってしまう。また、さらには、そのような工程を採用しても、制御電極側に電子放出材が残留あるいは付着してしまうなどの理由から、制御電極側からの電子放出を完全に排除するのが困難な場合がある。
【００１５】
また、前述のように、製造過程でおこる特性変動を避けるために、放出材の堆積する工程は、作製工程の後段に置かれる場合がある。この場合も、ゲート電極側に電子放出材が堆積し、望まない電子放出部がゲート電極側に形成される恐れがある。
【００１６】
２）アノード電界の寄与による電子放出
また、低電界で電子放出可能な電子放出部を有する電子放出素子を、フラットパネルディスプレイなどに用いる場合には、蛍光体に電子を照射するため、さらに、もう一つの電極（アノード電極）を用いる。このアノード電極は、電子放出素子から放出された電子を引き付け、例えばアノード電極近傍にある蛍光体などの発光体に電子を照射／注入するための役割を主に担う電極である。ディスプレイにおいては、蛍光体などの発光体に照射する電子のエネルギーが大きいことが発光輝度などにおいて重要なので、アノード電極に印加する電位は大きいことが好ましい。また、アノード電極の電位は、常時アノード電極に印加され、その電位自体は一定とすることが好ましい。従って、電子放出量の制御／変調は、制御電極が担う。しかしながら、低電界で電子放出可能な電子放出素子におけるカソード電極および制御電極の電位に対して、アノード電極の電位があまりに大きい（電界が大きい）と、電子放出素子におけるしきい電界Ｅｔｈ（或いは、しきい電圧Ｖｔｈ）が不明瞭になる、あるいは、制御電極の電位による電子放出に必要なしきい電界Ｅｔｈ（或いは、しきい電圧Ｖｔｈ）が低くなってしまう場合がある。すなわち、非選択状態（ＯＦＦ状態）の電子放出素子から電子が放出されてしまう場合や、選択状態（ＯＮ状態）の電子放出素子からの意図しない量の電子放出が続いてしまう場合がある。
【００１７】
したがって、低電界で電子放出可能な電子放出素子を使用する場合には、上記１）、２）の意図しない電子放出を抑制することが必要がある。
【００１８】
本発明は、駆動電圧が低く、ビーム径の制御性がよく、高効率な電子放出素子において、簡易な構成、製造方法でありながら、ＯＦＦ時（非選択時）の電子放出量を抑え、良好な階調制御が可能な電子放出素子の製造方法を提供することを目的とするものである。さらにそのような製造方法により、明瞭な選択／非選択特性を有する電子源を提供し、コントラストに優れた高精細な表示を行える画像表示装置を提供することをも目的とする。
【課題を解決するための手段】
【００１９】
本発明における第１の発明は、電子放出部を有する第１導電膜と、該第１導電膜と離れて配置された第２導電膜と、を有し、前記第２導電膜に前記第１導電膜の電位よりも高い電位を印加することで駆動する電子放出素子の製造方法であって、（Ａ）第１導電膜と、第２導電膜と、少なくとも前記第１導電膜に接続するように配置された、電子放出部を構成する材料と、を用意する第１工程と、（Ｂ）前記第１工程の後に、前記第２導電膜に印加する電位よりも高い電位を前記第１導電膜に印加した際に電子が放出され始める閾電界強度を、前記第１導電膜に印加する電位よりも高い電位を前記第２導電膜に印加した際に電子が放出され始める閾電界強度よりも高くする第２工程と、を有することを特徴とする。
【００２０】
また、前記第２工程が、前記第１導電膜に前記第２導電膜の電位よりも高い電位を印加することで電子を放出させる工程を含む、ことが好ましい。
【００２１】
また、前記第２工程が、前記第１導電膜と前記第２導電膜との間に、第１および第２電圧を印加する工程と、を有しており、前記第１電圧が、前記第１導電膜の電位が前記第２導電膜の電位よりも高く、前記第２電圧が前記第２導電膜の電位が前記第１導電膜の電位よりも高く、前記第１電圧の絶対値は前記第２電圧の絶対値よりも高い、ことが好ましい。
【００２２】
また、複数の電子放出素子を有する電子源の製造方法、あるいは、該電子源と発光体とを有する画像表示装置の製造方法においては、前記電子放出素子の製造方法が適用されることが好ましい。
【００２３】
また、本発明における第２の発明は、複数の行方向配線および複数の列方向配線と、電子放出部を有する第１導電膜と該第１導電膜と離れて配置された第２導電膜とを各々が含む複数の電子放出素子とを有する電子源の製造方法であって、（Ａ）基体上に、各々が複数の第１導電膜と接続された複数の行方向配線と、各々が複数の第２導電膜と接続された複数の列方向配線と、前記第１導電膜の各々に接続するように配置された電子放出部を構成する材料と、を配置する第１工程と、（Ｂ）前記第１工程の後に、前記第２導電膜に印加する電位よりも高い電位を前記第１導電膜に印加した際に電子が放出され始める閾電界強度を、前記第１導電膜に印加する電位よりも高い電位を前記第２導電膜に印加した際に電子が放出され始める閾電界強度よりも高くするように、前記第２導電膜の各々に前記第１導電膜の電位よりも高い電位を印加する第２工程と、を有しており、前記第２工程において、前記第２導電膜の各々に印加する電位は、前記電子源の駆動時において、非選択の電子放出素子を構成する第２導電膜に印加される電位よりも高い、ことを特徴とする。
【００２４】
また、前記第１及び第２の発明においては、前記電子放出素子は、１×１０６Ｖ／ｃｍ以下の電界を前記電子放出部に印加することで電子が放出される、ことが好ましい。
【００２５】
また、前記第１及び第２の発明においては、前記第１導電膜と第２導電膜との距離が０．１μｍ以上である、ことが好ましい。
【００２６】
また、前記第１及び第２の発明においては、前記電子放出部を構成する材料が、カーボンファイバー、絶縁層表面にダイポール層を配置した膜、カーボンを主体として金属粒子を含有した膜、アモルファスカーボン層のいずれかである、ことが好ましい。
【００２７】
また、電子源と発光体とを有する画像表示装置の製造方法においては、前記本発明第２の製造方法が適用される、ことが好ましい。
【００２８】
また、本発明は、上記第１の製造方法により製造された電子放出素子、電子源あるいは画像表示装置の駆動方法であって、前記電子放出素子の駆動時の電圧が、前記第２電圧よりも低いことを特徴とする。
【発明の効果】
【００２９】
以上説明したように、本発明の製造方法によれば、低電界で安定な電子放出特性を有する電子放出素子を作製することができ、駆動電圧が低く、ビーム径の制御性がよく、高効率な電子放出素子を作製することができる。また、そのような電子放出素子を、簡易な構成、製造方法で作製した場合でも、ＯＦＦ時の電子放出量を抑え、良好な階調表示が可能な電子放出素子とすることが可能となる。さらにそのような製造方法により、良好な駆動特性を有する電子源を提供し、画像形成装置を形成することができる。
【発明を実施するための最良の形態】
【００３０】
以下に図面を参照して、本発明を詳細に説明する。但し、下記の例における、各部材の寸法、材質、形状、その相対配置、及びそれらに伴う駆動手法、駆動電圧などは、本発明の範囲をそれらにのみに限定する趣旨のものではない。
【００３１】
図１は本発明が適用可能な電子放出素子の形態例の１つ（第１形態例）を示す模式図である。図１（ａ）は当該電子放出素子に、さらにアノード電極を加えた電子放出装置の駆動状態の断面模式図であり、図１（ｂ）は電子放出素子の平面模式図である。図中、１は基板、２はカソード電極、３は制御電極であるところのゲート電極、４はアノード電極、５は電子放出膜、６は駆動電源、７はアノード電源である。この電子放出装置は、カソード電極２とゲート電極３の間に、ゲート電極の電位がカソード電極の電位よりも高くなるように駆動電圧Ｖｇ［Ｖ］を印加すると同時に、アノード電極４に対して、カソード電極の電位を基準にし、且つＶｇよりも高い電圧Ｖａ［Ｖ］を印加することにより、電子放出膜５から電子が放出され、電子放出電流Ｉｅ［Ａ］がアノードに流れる。
【００３２】
本発明においては、カソード電極２と電子放出膜５とを含めて単に“第１導電膜”あるいは“電子放出部を有する第１導電膜”と呼ぶことができ、また、制御電極（ゲート電極）３と電子放出膜５とを含めて“第２導電膜”あるいは“電子放出部を有する第２導電膜”と呼ぶことができる。
【００３３】
また、上記第１形態例においては、第１導電膜の構造と第２導電膜の構造が同一に形成されるものである。また、ここでは、電子放出膜５とカソード電極とを別々の部材で構成したが、例えば、電子放出膜５に電子を供給しさえすれば電子を放出可能であるならば、カソード電極を省く構成を採用することもできる。この様な形態においては、第１導電膜が電子放出膜のみで構成されることになる。
【００３４】
また、電子放出膜５は、それ自身に電子が供給されさえすれば電子を放出可能であるものを含むだけでなく、後述する図２や図６に示す形態のように、カソード電極の表面に接続されることで電子放出膜としての機能を発現するものであっても良い。その様な場合は、電子放出膜とカソード電極とを機能の観点から明確に区別することに格段の意味はなく、単に第１導電膜が組成の異なる複数の層（膜）から構成され、第１導電膜が電子放出部を有していると理解すべきである。
【００３５】
第１導電膜（電子放出膜５）は、低電界で電子放出可能な電子放出膜であり、電子放出に必要なしきい電界が１×１０６Ｖ／ｃｍ以下（１００Ｖ／μｍ以下）であることが望ましい。その一例としては、カーボン層が上げられる。
【００３６】
該カーボン層は、金属膜に比べ駆動電界（電子放出に必要な電界強度）を下げることができる。特に、カーボン層としては、図２に模式的に示すように、多数の導電性粒子８をカーボン母材１０中に含んでなるカーボン層５が好ましい。該カーボン母材１０の比抵抗は、導電性粒子８の比抵抗よりも高く設定される。そのため、基本的には、カーボン母材１０は誘電体で構成され、導電性粒子８は導電体で構成される。望ましくは、カーボン母材１０の比抵抗を導電性粒子８の比抵抗の１００倍以上に設定することで、より低電界で電子放出を行うことができる。
【００３７】
図２の構成において用いられる導電性粒子８としては、金属粒子が好ましく用いられ、金属種としてはＶＩＩＩ族元素が好ましい。さらに好ましくは、炭素に対し触媒性を有する金属が好ましく、具体的には、Ｃｏ、Ｎｉ、Ｆｅの中から選択された少なくとも１つの金属を含むことが好ましい。特には、Ｃｏが好ましい。Ｎｉ、Ｆｅ、Ｃｏと炭素ではバンド障壁が少ないため、電子注入における障害が少ない。また、導電性粒子８は、上記金属の単結晶を主成分とすることがより大きな放出電流密度を実現する上で好ましい。
【００３８】
また、図２に模式的に示す形態の場合における、カーボン母材１０の抵抗率としては、１×１０１〜１×１０１４Ωｃｍの範囲が好ましく、１×１０７〜１０１４Ωｃｍ以下の範囲がさらに好ましい。また、カーボン母材１０中にはｓｐ２結合とｓｐ３結合の双方を有することが好ましい。特にグラファイトのミクロな構造（グラフェン）と、ｓｐ３結合を含有するバンド構造とを持つカーボン層５であれば、電界集中が少なくても電子放出特性は良好である。そのため、上記カーボン母材１０の中に導電性粒子８を後述する構成に配置することで、さらなる電界集中の効果を付加することができ、特に好ましい電子放出特性を実現できる。ただし、前述したように、カーボン層５自体の抵抗は高く、実質的に絶縁体として機能することは重要である。そのため、上記カーボン母材１０の主成分が、例えばダイアモンドライクカーボン（ＤＬＣ）等のアモルファスカーボンであると、１×１０１〜１×１０１４Ωｃｍ程度の抵抗率を得ることができ、誘電体として機能することができるので好ましい。
【００３９】
図２の構成において、複数の導電性粒子８は、カーボン母材１０中に必ずしも均一に分散しているわけではなく、図２に示したように、ある程度の個数からなる集合体（粒子群）９になっており、その集合体９がカーボン母材１０中において離散的に配置されている。各集合体９間の間隔は、カーボン層５の平均膜厚以上離れていることが好ましい。尚、カーボン層５の平均膜厚は、カソード電極２の表面もしくは基板１の表面を基準として定義される。離れる間隔（各集合体９間の間隔）としては、具体的には、カーボン層５の平均膜厚の１倍以上であり、好ましくは１．５倍〜１０００倍である。これを超える範囲になると、カーボン層５中の電子放出点密度（ＥＳＤ）が、画像表示装置に要求される電子放出素子の特性を満たすことが難しくなる。
【００４０】
このように、各集合体９が十分に離れることにより、電子放出のためのしきい値（しきい電圧）を下げることができる。これは、集合体９同士が離れることで、各々の集合体９への電界集中を増大させる効果があるためである。尚、本発明においては、図２に示すように、各集合体９間に、集合体９を形成していない導電性粒子８が存在する場合もある。
【００４１】
そして、各々の集合体９を構成する複数の導電性粒子８は、カーボン層５の膜厚方向（カソード電極２側からカーボン層５の表面側に向かう方向）に、実質的に並ぶように配置していることにより、各集合体９に電界を集中させることができる。
【００４２】
カーボン層５の膜厚方向に並ぶ導電性粒子８の数に制限はなく、少なくとも２個以上であればよい。例えば、カーボン層５の膜厚方向に隣り合う２つの粒子が並んでいれば、この隣り合う２つの粒子の一方が他方よりもカソード電極２の表面（或いはカーボン層５の表面）に近い位置に配置されていれば良い。しかし、電子放出のためのしきい値をより低くする上で、好ましくは、カーボン層５の膜厚方向に３個以上が配置されることが好ましく、特に、カソード電極２の表面（カーボン層５の表面）に対して垂直に並んでいることが好ましい。
【００４３】
また、１つの集合体９内において隣り合う導電性粒子８同士は、５ｎｍ以下の範囲内に配置されることが好ましい。この範囲を超えると、電子放出のためのしきい電界（Ｅｔｈ）が極端に上がり始め、十分な放出電流を得ることも難しくなる。また、各集合体９において、隣り合う粒子同士は接触していても良い。粒子の平均粒径を超えて間隔があくと電界集中は起こりにくくなるため好ましくない。また、本発明のように、カーボン層５中において、例え隣り合う粒子同士が接触したとしても点接触であるので、隣り合う粒子間の抵抗は高くなる。そのため、カーボン層５の各電子放出点における、放出電流の極端な上昇を抑制することができ、電子放出を安定に行えると推測される。
【００４４】
また、導電性粒子８は実質的にカーボン層５中に完全に埋め込まれていることが好ましいが、一部カーボン層５の表面から露出していても良い。そのため、カーボン層５の表面凹凸は、ｒｍｓ（ＪＩＳ規格）で、カーボン層５の平均膜厚の１／１０以下であることが好ましい。この構成であればカーボン層５の表面粗さに起因する電子ビームの発散を極力抑えることができる。また、上記構成によれば、導電性粒子８の表面が真空中に存在するガスの影響を受けづらいので、安定な電子放出にも寄与していると推測される。
【００４５】
上記した構成の電子放出素子においては、誘電体のカーボン母材１０中に、導電性粒子８による伝導経路が離散的に形成されていると推測される。そのため、部分的破壊やダメージを受けることなく良好な電子放出を実現することができる。但し、カーボン層５の全体に渡って均一に導電性粒子８が分散されると、電子放出のためのしきい電界（Ｅｔｈ）の値が高くなってしまう。また、各集合体９の間隔が開き過ぎるとディスプレイに用いる電子放出素子として必要な電子放出電流並びにその電子放出電流を安定に行うために必要な電子放出点密度を得ることができない。結果、安定な電子放出及び安定な表示画像を得ることができなくなってしまう。このため、カーボン層５中の導電性粒子８の密度は、１×１０１４〜５×１０１８個／ｃｍ３であることが好ましく、さらには、１×１０１５〜５×１０１７個／ｃｍ３であるとより低い電界での電子放出を実現することができる。また、同様の理由で、カーボン母材１０の主元素に対する導電性粒子８の主元素の濃度が、０．００１〜１．５ａｔｍ％以下の範囲が実用範囲であるが、さらには０．０５〜１ａｔｍ％以下であるとより低い電界での電子放出を実現することができる。上記範囲を超えると、上述したように、電子放出のためのしきい値が高くなってしまう。また、印加する駆動電圧が高くなり、結果、放電破壊を引き起こす場合も生じてしまったり、或いは十分な電子放出点密度が得られなくなる。そのため、画像表示装置に必要な放出電流密度を確保できなくなってしまう。
【００４６】
ここで、上記数値範囲について説明する。集合体９がカーボン層５中に存在する数を、導電性粒子８の密度の関数として図３、図４に示す。尚、図中のＸは１つの集合体９を構成する導電性粒子８の数である。
【００４７】
カーボン層５中の導電性粒子８の密度をＰ個／ｃｍ３、カーボン層５の膜厚をｈ、導電性粒子８の平均半径をｒとすると、複数の導電性粒子８から構成される領域（集合体９）のカーボン層５中における個数Ｅは、２ｒＰ（８ｒ３Ｐ）（ｈ／２ｒ−１）／ｃｍ２である。図３はｒ＝２ｎｍの時のグラフであり、図４はｒ＝５ｎｍの時のグラフである。尚、ここで、ｒは導電性粒子８の平均粒径の半分の値を示しており、詳しくは後述するが、該平均粒径は１〜１０ｎｍが好ましい。
【００４８】
集合体９に電界集中が起こりうる密度で、且つ、Ｅを多く設定するのが好ましい。電界集中のために導電性粒子８がカーボン層５の膜厚方向に２個以上重なり、且つその個数Ｅが１×１０２個／ｃｍ２以上、好ましくは１×１０４個／ｃｍ２以上となるには、ｒ＝２ｎｍの場合、Ｐ＝１×１０１４個／ｃｍ３を満たせば良い。また、Ｅが１×１０４個／ｃｍ以上となるには、ｒ＝５ｎｍの場合、最低でもＰ＝１×１０１４個／ｃｍ３を満たせば良い。一方で、Ｐが５×１０１８個／ｃｍ３を超えると、導電性粒子８が多すぎて、カーボン層５が単なる導電体となったり、集合体９への電界集中が起こりにくくなる。そのため、ＥＳＤが少なくなり電流密度も減少し、電子放出特性には好ましくない。
【００４９】
カーボン層５の膜厚や導電性粒子８の大きさにもよるが、導電性粒子８の大きさを数ｎｍで制御し、カーボン層５の膜厚を数十ｎｍとすると、おおむねＰの範囲としては、１×１０１４個／ｃｍ３≦Ｐ≦５×１０１８個／ｃｍ３が好ましい。導電性粒子８の平均粒径（２ｒ）が１〜１０ｎｍであり、該導電性粒子８の主元素がＣｏである場合、上記条件を満たすカーボン層５中のＣｏ濃度は０．００１〜１．５ａｔｍ％となる。理想的にはＰの範囲は、１×１０１５個／ｃｍ３≦Ｐ≦５×１０１７個／ｃｍ３が好ましい。例えば図３の例では、各集合体９が導電性粒子８が２個以上重なることで形成される場合、集合体９の個数Ｅは、１×１０４〜１×１０１０個／ｃｍ３以下である。
【００５０】
ここで、電界集中に関して図５を用いて説明する。伝導経路の高さをｈ、電子放出部の半径をｒとすると（２＋ｈ／ｒ）倍となる電界集中が生じ、さらにその先のミクロな形状により、同様な電界集中因子βの電界集中が生じ、総合的にはその掛け算（２＋ｈ／ｒ）βなる電界集中がおきる。従って、上述した形態を採用することにより、本発明の電子放出素子においては、より電子放出のしやすい電子放出膜を構成することができると考えられる。
【００５１】
一方、放出されるビームの形状は、カーボン層５の膜厚、導電性粒子８の大きさや形状、電界等の設計にもよるが、カーボン層５の膜厚が１００ｎｍ以下の薄い膜厚の場合、非発散ビームを形成する点において好ましい範囲である。さらにこの範囲では構造的なストレスも少なく、薄膜プロセスに適している。導電性粒子８の大きさを大きくして同じ割合で膜厚が厚くなると、集合体９のお互いの距離も遠くなり、単位面積あたりの電子放出点の数が少なくなってしまう。１００ｎｍ以下の薄い膜厚に対する、導電性粒子８の大きさは数ｎｍ（１〜１０ｎｍ）が理想であり、カソード電極２側からカーボン層５の表面に向けて数個の導電性粒子８が配列する形態が好ましい。
【００５２】
さらに、カーボン層５の応力を緩和するには水素を混入させて、その応力を緩和するのがよい。例えばＤＬＣのような炭素を主成分とした膜は硬度が硬く、応力も強い。従って、熱処理を含むプロセス適合性は必ずしも良くない。電子放出膜としては良質でも電子放出素子として、さらには電子源としてはプロセス的に不安定な場合には使用できないという課題も有り、水素による応力緩和によりプロセス製造上で安定な膜が形成できる事も重要である。このため、カーボン層５の炭素元素に対して、０．１ａｔｍ％以上の水素元素を含ませることで応力緩和を起こすことができ、特に１ａｔｍ％以上含ませた際にはこの緩和が強く、硬度及びヤング率を小さくすることができる。但し、炭素元素に対する水素元素の比率が２０ａｔｍ％を超えると電子放出特性が悪くなり始めるので、実質的な上限は２０ａｔｍ％である。
【００５３】
また、本発明に好ましく適用できる別のカーボン層５としては、図６に示すように、カソード電極２の表面にカーボン層５を配し、さらに該カーボン層５の表面にダイポール層１１を形成したものが挙げられる。尚、図６において、符号１は基板を表し、符号１１はダイポール層を表す。また、この形態の場合における、カーボン層５の抵抗率としては、１×１０１〜１×１０１４Ωｃｍの範囲が好ましく、１×１０７〜１×１０１４Ωｃｍ以下の範囲がさらに好ましい。
【００５４】
尚、ここでは、ダイポール層１１として、カーボン層５の表面（真空との界面）が水素で終端された形態例を示すが、本発明におけるダイポール層１１を形成する材料は水素に限定されるものではない。カーボン層５の表面を終端する材料は、カソード電極２と引き出し電極（ゲート電極及び／またはアノード電極）との間に電圧を印加していない状態下において、カーボン層５の表面準位を下げるものであればよいが、好ましくは水素が用いられる。一般に水素原子１３はわずかながら正に分極（δ＋）する。これにより、カーボン層５表面の原子（この場合は炭素原子１２）はわずかながら負に分極（δ−）され、ダイポール層（電気二重層）１１が形成される。
【００５５】
上記したダイポール層１１を有する第１導電膜からの電子放出原理を図７のバンド図を使用して説明する。図７（ａ）は、引き出し電極２３に電圧を印加していない場合、図７（ｂ）は、引出し電極２３に電圧を印加した場合である。引き出し電極２３とは、ゲート電極やアノード電極、または、その両者を合わせたものである。図中、２はカソード電極、５はカーボン層、２３は引き出し電極、２４は真空障壁、２５は電子、２６はダイポール層がその表面に形成された絶縁層と真空の界面である。
【００５６】
前述のダイポール層により、図７（ａ）のように、カソード電極２と引き出し電極２３との間に駆動電圧が印加されていないにもかかわらず、前記絶縁層の表面には、電気二重層の電位δ［Ｖ］が印加されているのと等価の状態が形成される。
【００５７】
図７（ｂ）に示すように、カソード電極２と引き出し電極２３との間に駆動電圧Ｖ［Ｖ］を印加すると、カーボン層５の電位降下は進行し、これと連動して、真空障壁２４も引き下げられる。駆動電圧Ｖ［Ｖ］によって、カーボン層５をトンネルできる膜厚に適宜設定する（好ましくは１０ｎｍ以下）と、カソード電極２から供給された電子２５の、前記カーボン層５を通りぬける空間的な距離も縮めることができ、結果、トンネル可能な状態となり、真空への電子放出が実現される。
【００５８】
また、カーボン層５の表面を終端する材料は、カーボン層５の表面準位を、カソード電極２と引出し電極２３との間に電圧を印加していない状態下において、０．５ｅＶ以上好ましくは１ｅＶ以上引き下げるものであることが好ましい。但し、本発明の電子放出素子においては、カソード電極２と引出し電極２３との間に駆動電圧を印加している時及び駆動電圧を印加していない時の両方において、カーボン層５の表面の準位は正の電子親和力を示す必要がある。
【００５９】
また、カーボン層５の膜厚は、駆動電圧によって決めることができるが、好ましくは２０ｎｍ以下、さらに好ましくは１０ｎｍ以下に設定される。また、カーボン層５の膜厚の下限としては、駆動時に、カソード電極２から供給された電子が、トンネルすべき障壁（カーボン層５と真空障壁２４）を形成していれば良いが、成膜再現性などの観点から好ましくは１ｎｍ以上に設定される。
【００６０】
このように、本発明の電子放出素子においては、カーボン層５が常に正の電子親和力を示すことで、電子放出素子の選択時（ＯＮ時）と非選択時（ＯＦＦ時）での明確な電子放出量のオン・オフの比を確保することができる。
【００６１】
また、さらに、図６に示す形態のカーボン層５が、図２で説明したように、導電性粒子８を配置したものであっても良い。即ち、図２に示したカーボン層５の表面に図６に示すダイポール層１１形成した形態であっても良い。
【００６２】
次に、図８を用いて、本発明の製造工程の一例を示す。尚、本発明の製造工程の特徴の一つは、特性調整工程を含むことにある。
【００６３】
ここで説明する電子放出素子の作製工程では、基板上にカソード電極と制御電極を作製する工程および電子放出膜を堆積する工程を含む。工程の順番は前者と後者で逆となる場合も含む。
【００６４】
（工程１）
先ず予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、基板表面にＳｉＯ２を積層した積層体からなる基板、セラミックスなどの絶縁性基板のうち、いずれか一つを基板１として用い、基板１上に導電性膜３１（カソード電極２及び制御電極３となるべき部材）を積層する。（図８（ａ））
導電性膜３１は、蒸着法、スパッタ法等の一般的真空成膜技術により形成される。導電性膜３１の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料等から適宜選択される。導電性膜３１の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【００６５】
（工程２）
次いで、図８（ｂ）に示すように導電性膜３１上にカーボン層５を堆積する。
【００６６】
カーボン層５は、平坦性のよいことが好ましい。具体的には、表面粗さが、ｒｍｓで、カーボン層５の平均膜厚の１／１０以下であることが好ましい。また、ｒｍｓの値では１０ｎｍ以下、さらに望ましくは、１ｎｍ以下であることが好ましい。平坦性がいいと、先鋭化による電界増強効果がないため、一般には、しきい電界が高くなる傾向にある。そのために、既に図２や図６を用いて詳述したカーボン層５のように、放出機構を工夫した電子放出膜が有効になる。平坦性がいいと、先鋭化による電界増強効果がないため、一般には、しきい電界が高くなる傾向にある。尚、ｒｍｓは、平均線から測定曲線までの偏差の二乗を平均した値の平方根で表す、ＪＩＳ規格である。
【００６７】
（工程３）
フォトリソグラフィー法によりカソード電極２と制御電極３を分離するため、フォトレジストマスク３３にてパターニングを行う（図８（ｃ））。
【００６８】
（工程４）
次いで、エッチング処理を行いカソード電極２と制御電極３を分離する（図８（ｄ））。導電性膜３１及びカーボン層５のエッチング工程は平滑であるようなエッチング面が望ましく、それぞれの材料に応じて、エッチング方法を選択すれば良い。ドライエッチングでもウエットエッチングでも構わない。
【００６９】
（工程５）
マスク３３の除去により、図８（ｅ）に示す形態（図１に示した形態）を形成することができる。
【００７０】
通常、カソード電極２と制御電極３との間の距離ｗ（図１参照）は素子を構成する材料や抵抗値、カーボン層５の電気的特性、必要とする電子放出ビームの形状により適宜設定される。通常、ｗは数十ｎｍ以上、１００μｍ以下に好ましくは設定される。
【００７１】
ただし、距離ｗを小さくすることは、素子の駆動電圧の低減に最も有効であり、数μｍ以下にすることが望まれる。しかしながら、距離ｗを小さくすると、素子の効率が低下する場合がある。これは、放出された電子の一部が、アノード電極に到達する前に、対向するゲート電極側に衝突、吸収されることによるものと考えられる。
【００７２】
効率の低下が顕著になるのは、駆動電圧、電極および放出材の厚さなどの形状によっても変化するが、おおむね、数百ｎｍ程度以下である。
【００７３】
したがって、本実施形態における好適なｗは１００ｎｍ以上、１０μｍ以下である。
【００７４】
次に各種の後処理により、電子を出やすくする工程が付加することもできる。この処理の一例としては、アニール処理、プラズマ処理などがある。このような後処理は、図６に示したような表面終端（ダイポール層形成）を形成する場合には、特にこの段階で好ましく行われる。
【００７５】
（工程６）
次に、本発明の特徴である、特性調整工程を行う。
【００７６】
特性調整工程は、ここで示す例においては、順方向の電界を形成した際に第１導電膜側（カソード電極側）からの電子放出に必要なしきい電界（Ｅｔｈ＿ｆｏｒｗａｒｄ）が、逆方向の電界を形成した際に第２導電膜側（制御電極側）からの電子放出に必要なしきい電界（Ｅｔｈ＿ｒｅｖｅｒｓｅ）が、Ｅｔｈ＿ｒｅｖｅｒｓｅ＞Ｅｔｈ＿ｆｏｒｗａｒｄの関係を満たす状態にする工程である。
【００７７】
尚、「順方向」とは、カソード電極（第１導電膜）の電位が、駆動時においてカソード電極側（第１導電膜側）から電子を引き出すための電界を作り出す電極（制御電極（第２導電膜）及び／またはアノード電極）の電位よりも低い状態を指す。また、「逆方向」とはカソード電極（第１導電膜）の電位が、駆動時においてカソード電極側（第１導電膜側）から電子を引き出すための電界を作り出す電極（制御電極（第２導電膜）及び／またはアノード電極）の電位よりも高い状態を指す。
【００７８】
典型的な特性調整工程の手法としては、（１）逆方向にのみ電界（電圧）を印加することで、逆方向におけるしきい電界（しきい電圧）を上昇させることにより、Ｅｔｈ＿ｒｅｖｅｒｓｅ＞Ｅｔｈ＿ｆｏｒｗａｒｄを実現する方法と、（２）順方向および逆方向（の双方におけるしきい電界Ｅｔｈ（しきい電圧Ｖｔｈ）を上昇させると共に、Ｅｔｈ＿ｒｅｖｅｒｓｅ＞Ｅｔｈ＿ｆｏｒｗａｒｄを実現する方法のどちらかを選択することができる。
【００７９】
上記（２）の手法を用いれば、駆動時における電子放出特性（電子放出させるために印加する電圧Ｖとその印加電圧Ｖに応じて放出される電流Ｉの相関：Ｉ−Ｖ特性）を制御することになるので、例えば、電子放出素子を多数配列した電子源や画像表示装置における、各電子放出素子の特性の均一化に応用することができる。このような均一化においては、（Ａ）多数の電子放出素子の中で最もしきい電界の高い電子放出素子のしきい電界に、他の電子放出素子のしきい電界を合わせるようにする方法や、（Ｂ）所望のしきい電界になる様に全ての電子放出素子のしきい電界を上昇させる方法などを採用することができる。製造コストなどの点からは上記（Ｂ）の手法が簡便で好ましい。尚、上記均一化は、しきい電界を完全に合わせることを意味するものではないため、Ｉ−Ｖ特性が、駆動時において実用的に印加する電圧領域において略等しいものになればよい。
【００８０】
尚、本発明において、Ｅｔｈ＿ｒｅｖｅｒｓｅ＞Ｅｔｈ＿ｆｏｒｗａｒｄを実現する方法は、このような電圧を印加する方法に限定されるものではない。
【００８１】
そして、しきい電界を上昇させるための、より具体的な方法の一例としては、電子放出膜５（第１導電膜及び／または第２導電膜）に最大印加電界Ｅｍａｘを与える方法が挙げられる。尚、ここで言う「最大印加電界」とは、この特性調整工程以前に電子放出膜５（第１導電膜及び／または第２導電膜）に印加された電界よりも高い電界強度を意味するが、本発明においては、この特性調整工程以前に電子放出膜５（第１導電膜及び／または第２導電膜）に電界が印加されることを前提とする趣旨のものではない。また、本発明の特性調整工程は、電子放出膜５（第１導電膜及び／または第２導電膜）からの電子放出を伴うものである。
【００８２】
ここで、電子放出素子および電子放出装置の駆動時において、電子放出膜（第１導電膜及び／または第２導電膜）に印加される電界（順方向の電界）は、電子放出素子および電子放出装置の構造と、その駆動状態及び駆動電圧によって決定され、また、電子放出膜の位置によっても異なる。
【００８３】
３端子構造（カソード電極、制御電極、アノード電極を有する構造）の電子放出装置の駆動時において、電子放出膜（第１導電膜及び／または第２導電膜）に印加される電界（順方向の電界）は、大まかにはＥａとＥｇとが指針となる。電子放出素子とアノード電極４との間に印加される平均的な電界（Ｅａａｖ［Ｖ／μｍ］）は、アノード電圧をＶａ［Ｖ］（典型的にはカソード電極２の電位とアノード電極４の電位との差で定義される）とし、カソード電極２（或いは電子放出膜５）とアノード電極４との間の距離をＨ［μｍ］とすると、Ｅａａｖ＝Ｖａ／Ｈ［Ｖ／μｍ］と定義することができる。
【００８４】
また、カソード電極２と制御電極３との間に印加される平均的な電界（Ｅｇａｖ［Ｖ／μｍ］）は、カソード電極２と制御電極３との間に印加される電圧をＶｇ［Ｖ］とし、カソード電極２（或いはカーボン層５）と制御電極３との間の距離をｗとすると、Ｅｇａｖ＝Ｖｇ／ｗ［Ｖ／μｍ］と定義することができる。
【００８５】
さらに電子放出素子（電子放出膜）の構造や位置によっても上記Ｅａ及びＥｇは異なり、Ｅａ＝βａ×Ｅａａｖ、Ｅｇ＝βｇ×Ｅｇａｖとなる。βａ、βｇは、電界増強定数であり、１以上の数値である。アノード電極４が、電子放出素子が配置されている基板と平行に配置される場合、βａ≒１である。一方、βｇは素子の構造によって大きく異なり、電子放出部が先鋭化されるとβｇは数千倍になる場合もある。ここで説明する例のように比較的平坦な電子放出膜を使用した場合では、βｇは小さくなるが、構造によっては数倍に増強される。
【００８６】
スピント型や表面伝導型のような電子放出素子の場合、制御電極は電子を引き出すための電極として機能するため、電子放出素子および電子放出装置の駆動時における電界強度は通常、Ｅｇａｖ＞＞Ｅａａｖとなる。そして、電子放出部に印加される電界は、制御電極３とカソード電極２との間に印加される電圧で形成される電界（Ｅｇ）が支配的であり、Ｅａの関与はほとんどないか小さい。
【００８７】
電子放出素子或いは電子放出装置において、カソード電極側（第１導電膜側）から電子を引き出すために必要な電界は、３端子構造の場合（カソード電極、制御電極、アノード電極を有する電子放出装置の場合）においては、（１）カソード電極２（第１導電膜）の電位と制御電極３（第２導電膜）の電位との間で決定される場合（カソード電極側（第１導電膜側）からの電子放出が制御電極（第２導電膜）の電位で制御される場合）と、（２）カソード電極２（第１導電膜）の電位とアノード電極４の電位との間で決定される場合（カソード電極側（第１導電膜側）からの電子放出がアノード電極の電位で制御され、制御電極（第２導電膜）は電子放出量を抑制するあるいは止めるためのものである場合）と、（３）カソード電極２（第１導電膜）の電位と制御電極３（第２導電膜）の電位とアノード電極４の電位との間で決定される場合（カソード電極側（第１導電膜側）からの電子放出がアノード電極の電位及び制御電極（第２導電膜）の電位の相互作用で制御される場合）とがある。尚、本発明は３端子構造に限定されるものではない。
【００８８】
そのため、本発明の特性調整工程においては、前述した逆方向の電界は、上記（１）の場合においては、カソード電極の電位が制御電極の電位よりも高い状態において形成される電界を指す。また、上記（２）の場合においては、上記逆方向の電界は、カソード電極の電位がアノード電極の電位よりも高い状態において形成される電界を指す。また、上記（３）の場合においては、上記逆方向の電界は、カソード電極の電位が、アノード電極の電位および制御電極の電位よりも高い状態において形成される電界を指す。
【００８９】
即ち、本発明の特性調整工程においては、少なくとも、上記逆方向の電界を制御電極側（第２導電膜）に印加するものである。そして、また、制御電極に電子放出膜が配置されている、あるいは、製造工程において配置される可能性がある場合に、制御電極側（第２導電膜）に上記逆方向の電界を印加するものである。尚、逆方向の電界は、最も単純な場合は、駆動時において制御電極側に印加されうる最大の電界強度下において形成される電界と、相似形の電界を指す。尚、相似形とは完全な相似な状態を指すものではない。多少電界ベクトルが異なっていても良い。
【００９０】
この工程により、制御電極側（第２導電膜側）からの電子放出に必要な電界強度（Ｅｔｈ＿ｒｅｖｅｒｓｅ）を上昇させることができ、結果、駆動時における、電圧の印加方法の選択肢を広げることができる。また、電子源や画像表示装置においては、非選択の電子放出素子からの電子放出を抑制でき、また、選択した電子放出素子からの電子放出量の精度の高い制御が行えるので、クロストークや表示品位の低下を抑制することができる。
【００９１】
そのため、駆動時において形成される可能性のある逆方向の電界下において、制御電極側（第２導電膜側）から電子が放出されないようにすることが好ましい。つまり、上記逆方向の電界を印加するに際しては、第２導電膜（制御電極側）からの電子放出に必要なしきい電界（Ｅｔｈ＿ｒｅｖｅｒｓｅ）を、駆動時に印加されてしまう程度の逆方向の電界よりも高い状態に、シフトさせることが好ましい。このようにすることで、駆動時に制御電極側からの意図しない電子放出を無くすことができる。
【００９２】
また、この特性調整工程においては、上記Ｅｔｈ＿ｒｅｖｅｒｓｅを上昇させることに加えて、順方向の電界を、第１導電膜（カソード電極側の電子放出膜）に印加することで、駆動時において第１導電膜側からの電子放出に必要なしきい電界（Ｅｔｈ＿ｆｏｒｗａｒｄ）を調整することが好ましい。この様にすれば、電子放出素子（電子源）作成時において電子放出素子毎に生じる第１導電膜側からの電子放出に必要なしきい電界のばらつきを低減することができる。尚、順方向の電界は、最も単純な場合は、駆動時においてカソード電極側（第１導電膜側）から電子を引き出すために形成される電界と、相似形の電界を指す。また、駆動時の電子放出特性の安定性および再現性を確保するためにも、上記Ｅｔｈ＿ｆｏｒｗａｒｄの調整において印加される順方向の電界は、前記相似形の電界であって、且つ、駆動時の電界強度よりも高い電界強度であることが好ましい。尚、相似形とは完全な相似な状態を指すものではない。多少電界ベクトルが異なっていても良い。
【００９３】
また、上記特性調整工程は、実効的には、第２導電膜（制御電極側）からの電子放出（及び第１導電膜（カソード電極側）からの電子放出）を伴うので、第２導電膜（及び第１導電膜）に電流を放出させる工程（最大電流Ｉｍａｘを放出させる工程）と換言することもできる。
【００９４】
またさらに、上記特性調整工程は、実効的には、第２導電膜（制御電極側）からの電子放出（及び第１導電膜（カソード電極側）からの電子放出）をさせるために、電子放出素子または電子放出装置を構成する電極間に電圧を印加する工程（最大電圧Ｖｍａｘを印加する工程）と見なすことができる。制御性の観点からは、電圧を基準にして上記特性調整工程を行う場合が、最も簡易なので最も好ましい。尚、上記特性調整工程を電圧値で制御する場合には、駆動時におけるカソード電極と、第１導電側から電子を引き出すための電界を作り出す電極（制御電極および／またはアノード電極）との相対配置と同じ状態で行うことが好ましい。そのため、少なくとも、カソード電極と制御電極の相対配置を、駆動時の相対配置と同様の状態で行うことが好ましい。また、駆動時における各電極の相対配置と違う配置で、上記特性調整工程を電圧値で制御する場合には、前述した駆動時における順方向電界および／或いは逆方向電界に相似な電界をつくり出すような電圧を、電極間（カソード電極と制御電極（及びアノード電極））に印加することが好ましい。
【００９５】
上記した工程（１）〜（５）を経た段階では構造上対称性であっても、上記特性調整工程により、簡便に、実効的な非対称構造とすることができる。また、上記した工程（１）〜（５）に、さらに、なんらかのパターニング工程など（電子放出膜をカソード電極側だけに形成するようにするなど）を付加することで構造上すでに非対称性のあるものに対しては、本工程により、残渣などによる意図しない電子放出材の制御電極への付着などが起こっても、非対称性を確実に実現することができる。非対称性は、電気特性に現れるものであり、外見上は微視的にも検知できない程の微小な変化である場合もあると考えられる。
【００９６】
次に、図９、図１０を用いて、本発明の特徴である、電圧値を基準として「特性調整工程」を行う場合の具体例を説明する。
【００９７】
図９（ａ）、（ｂ）は最大電圧Ｖｍａｘを、カソード電極と制御電極間に印加する場合における、本発明の特性調整工程の一例である。
【００９８】
また図９（ｃ）は、特性調整工程を終えた後の電子放出装置の駆動方法の一例である。
【００９９】
図９（ａ）、図９（ｂ）では、一定のアノード電圧Ｖａ［Ｖ］をアノード電極４に与えた状況下で、カソード電極２と制御電極３との間に、順方向の電圧Ｖｇ［Ｖ］を、Ｖｇ２まで徐々に上昇させ、さらに逆方向の電圧を、−Ｖｇ［Ｖ］を、−Ｖｇ２を超え−Ｖｇ３まで徐々に上昇させる。
【０１００】
図９（ａ）は工程をＤＣ電圧で行う例であり、図９（ｂ）はパルス電圧で行う例である。また、図９（ａ）は、順方向を印加後に逆方向を印加する例であり、図９（ｂ）は、順方向と逆方向を交互に印加する例でもある。
【０１０１】
図９（ｃ）は、上記特性調整を終えた電子放出素子をパルス幅変調により駆動する例であり、一定のアノード電圧Ｖａをアノード電極４に与えた状態下で、カソード電極２と制御電極３間にパルス電圧Ｖｇ２を変調電圧として駆動する例である。
【０１０２】
パルス電圧を印加して駆動する場合は、好ましくは、Ｖｍａｘを与える工程で用いたパルス条件より、短いパルス幅或いは、小さいデューティー（パルス幅／パルス周期）とすることが望ましい。特性調整工程に要する時間は、数ｍｓｅｃ〜数分であって、カーボン層５の種類により幅があり、適宜決定される。
【０１０３】
このように、特性調整工程を終えた電子放出素子あるいは電子放出装置においては、特性調整工程において印加した最大電圧以下の電圧で駆動することが好ましい。特性調整工程で印加した電圧以下で駆動することにより、特性調整工程で調整した電子放出特性（Ｉ−Ｖ特性）を維持することができる。上記具体例のように、特性調整工程で印加したパルス条件より、短いパルス幅或いは、小さいデューティー（パルス幅／パルス周期）とすることが望ましい。
【０１０４】
図１０は、上記した本発明の特性調整工程の過程および、特性調整工程を経た電子放出素子の電気特性を示すグラフである。
【０１０５】
最大電圧Ｖｍａｘを与える工程における、アノード電圧Ｖａを印加した状態での、カソード電極２と制御電極３間の電圧Ｖｇに対する放出電流Ｉｅの特性の変化を示す図である。
【０１０６】
なお、制御電極側に正電位を与えるのが順方向であり、カソード電極側に正電位を与えるのが逆方向である。電気特性の図においては、カソード電極の電位を固定し、制御電極に正電位を与えるのが順方向（ｆｏｒｗａｒｄ）、負電位を与えるのが逆方向（ｒｅｖｅｒｓｅ）として示している。
【０１０７】
まず、順方向の電気特性の変化について説明する。
【０１０８】
実線３６はカソード電極２と制御電極３間の印加電圧をＶｇ１まで上昇させた後に一度０［Ｖ］まで下げた後に再びＶｇ１まで上昇させた際の電気特性である。実線３７は駆動電圧をＶｇ２まで上昇させた後に一度０［Ｖ］まで下げた後に再びＶｇ２まで上昇させた際の電気特性である。電子放出のために必要なしきい電圧Ｖｔｈ＿ｆ１は、Ｖｔｈ＿ｆ２に上昇し、そのＩｅの量は異なっている。尚、破線は０［Ｖ］からＶｇ２まで一度も電圧を下げずに上昇させた場合における、印加電圧に対する放出電流値をプロットしたものである。
【０１０９】
また、図１０において、一度Ｖｇ２を印加した後に、０［Ｖ］まで下げた後（特性調整工程を終えた後）に、駆動電圧をＶｇ２まで印加した後のＶｇ２までの電気特性は、図１０の実線３７と実質的に同じ曲線をたどる。また、以後、０［Ｖ］からＶｇ２まで電圧を変化させても当該電気特性は実質的に変化しない。
【０１１０】
このような特性調整で、電子放出素子の電気特性が安定し、しきい電界が高くなる理由は、製造工程直後に存在していた、低電界で電子放出し得るような不安定な電子放出点が本工程により消滅し、放出電流が安定化することによるものと推定される。それを裏づけることとしては、電気特性測定中に放出点の観察を行うと、実線３６と実線３７とでは、放出点像が異なり、一旦実線３７の工程を経た後は、放出点像は変化しない。
【０１１１】
このような電気特性を安定化する工程を、特性調整機能と考えることができる。すなわち、所望の放出電流が得られるように、電子放出膜の電気特性を調整し、いったん調整した後は、その状態で安定させる工程である。
【０１１２】
次に、逆方向の電気特性の変化について説明する。
【０１１３】
第１形態例においては、第２導電膜側（制御電極側）と第１導電膜側（カソード電極側）が対称な構造であることから、初期の電気特性および、同様の電圧を印加した場合の変化は、前述の順方向の場合とまったく同様の変化を伴うものと考えられる。
【０１１４】
ただし、電子電流Ｉｅが観測されるのは、制御電極側からの電子放出である。したがって、順方向でのＩｅと逆方向でのＩｅに寄与している放出点はまったく異なったものである。
【０１１５】
したがって、電子がアノード電極に向かうのは同じであるが、その到達点はまったく異なっている。
【０１１６】
図１０に示すように、実線３８はカソード電極２と制御電極３間の印加電圧を−Ｖｇ１まで上昇させた後に一度０［Ｖ］まで下げた後に再び−Ｖｇ１まで上昇させた際の電気特性であり、実線３９は駆動電圧を−Ｖｇ２まで上昇させた後に一度０［Ｖ］まで下げた後に再び−Ｖｇ２まで上昇させた際の電気特性である。電子放出のために必要なしきい電圧ＶｔｈはＶｔｈ＿ｒ１からＶｔｈ＿ｒ２まで上昇し、そのＩｅの量も異なっている。尚、破線は０［Ｖ］から−Ｖｇ２まで一度も電圧を下げずに上昇させた場合における、印加電圧に対する放出電流値をプロットしたものである。
【０１１７】
また、図１０において、一度−Ｖｇ２を印加した後に、０［Ｖ］まで下げた後（特性調整工程を終えた後）に、駆動電圧を−Ｖｇ２まで印加した後のＶｇ２までの電気特性は、図１０の実線３９と実質的に同じ曲線をたどる。
【０１１８】
さらに、同様の手順で、さらに逆方向電圧を上昇させる。−Ｖｇ３まで上げたときには、しきい電圧はＶｔｈ＿ｒ３となる、電気特性は、実線４０になる。
【０１１９】
このように、逆方向にも、駆動前に最大印加電圧Ｖｍａｘであって、且つ順方向より大きい電圧を印加することにより、第２導電膜側の電子放出に必要なしきい電界Ｅｔｈ＿ｒを、第１導電膜側の電子放出に必要なしきい電界Ｅｔｈ＿ｆよりも大きく上昇させることができ、その結果、電気特性を非対称とすることができる。
【０１２０】
以上説明したように、本発明によれば、作製時に対称構造として工程を簡素化した場合に、特性調整工程により電子放出特性の非対称性を発現できる。ここで説明した特性調整工程は、電気的な手法であり、電子放出部への本工程の悪影響はない、もしくは小さく、したがって、安定な電気特性が得られる。
【０１２１】
そして、本発明においては、この特性調整工程を行った後で、電子放出素子を駆動する（電子を放出させる）際には、上記順方向での特性調整工程における放出電流の最大値（実効的には、上記特性調整工程において電子を放出させる際に順方向に印加した最大の電界強度、または、特性調整工程において電子を放出させる際に順方向に印加した最大の電圧）を超えないようにして駆動するのが望ましい。この様に駆動することにより、上記特性調整工程で得たＩ−Ｖ特性を維持することができる。但し、ここで言う「特性調整工程で得たＩ−Ｖ特性の維持」とは、経時的な電子放出素子のＩ−Ｖ特性の劣化を起こさないことを意味するものではない。
【０１２２】
次に、逆方向の最大印加電圧と駆動電圧との関係について説明する。
【０１２３】
また、図１０に、さらに、逆方向の最大印加電圧を増大し、−Ｖｇ４まで大きくした場合についてあわせて示した。逆方向のしきい電圧はＶｔｈ＿ｒ４までさらに上昇している。
【０１２４】
図１１は本工程での製造方法を示す。
【０１２５】
図１１（ａ）に特性調整時、図１１（ｂ）に駆動時の一例を示す。
【０１２６】
図１１（ａ）の特性調整工程後においては、しきい電圧はＶｔｈ＿ｒ４は、順方向の駆動電圧Ｖｇ２よりも大きくなっている。したがって、絶対値の同じで逆方向の電圧である−Ｖｇ２では電子放出は十分に抑制されている。
【０１２７】
したがって、図１１（ｂ）に示すような駆動が可能となる。これは、ＯＦＦ時の電圧を駆動電圧と同じ絶対値であり符号が異なるだけの駆動である。本駆動方法は、駆動回路を簡易にすることができる可能性がある。
【０１２８】
また、本方法でも、図９（ｃ）の駆動方法が可能なのはいうまでもない。そして、図９（ｃ）の駆動においても、特性調整において逆方向の最大印加電界を大きく、逆方向のしきい電界Ｅｔｈ＿ｒを大きくしておくことは、駆動時におけるスパイク状のノイズなどに対しても安定させることができるために好ましい。
【０１２９】
また、本方法の好ましい最大印加電界の印加手法について説明する。
【０１３０】
本発明での特性調整工程においては、電圧印加の際には引き出し電極（制御電極又は／及びアノード電極）によって、電子が放出される。特に、逆方向には、順方向より高い電圧が印加されるため、特性調整工程中には、駆動時よりも大きな電流が、制御電極側から放出されることになる。したがって、特性調整工程においては、当該工程中に流れる電流により、電子放出素子が破壊されないことが必要となる。
【０１３１】
そのためには、特性調整工程においても、電子線励起によるアノード材からの放出ガスで放電等が起きないことが重要である。そのためには、適当な真空度を維持することは重要である。
【０１３２】
また、特性調整工程において、パルス波高値を所望の値にして一定時間固定する方法も考えられるが、印加電圧は、徐々に波高値を上昇することが望まれる。また、場合によっては、真空度、その他をモニタリングしながら、電圧値の上昇を帰還するなどの考慮も必要である。
【０１３３】
したがって、むやみに、逆方向電圧を大きくすることも好ましくない。
【０１３４】
前述で示したように、駆動時に必要となるオン・オフ比を保てる程度の電圧を印加すること望ましい。
【０１３５】
また、特性調整工程において、アノード電極の電圧印加は必ずしも必要ではないが、アノード電極と制御電極の両者へ電圧を印加することがより望ましい。これは、特にアノード電極による電界の影響が大きい場合に顕著である。
【０１３６】
アノード電極に電圧を印加しない場合、（カソード電極と制御電極だけに電圧を印加する場合）、放出された電子は駆動時とは異なる電界分布を受ける。放出電子の一部はそれぞれ対極した電極側にむかうと考えられる。
【０１３７】
逆方向に電圧を印加した場合は、制御電極側から放出された電子は、カソード電極側に向かうことになる。カソード電極側に衝突した電子の一部は、吸収されると熱に変換されると考えられる。この電子の衝突や、発生する熱は、カソード電極側の電子放出膜に悪影響を及ぼす可能性がある。これは、電子放出特性の変化につながる可能性がある。
【０１３８】
したがって、特性調整工程においては、駆動時と同様の電界分布とすることが望ましい。
【０１３９】
したがって、電子放出素子を適用する電子放出装置が、３端子構造（アノード電極とカソード電極とゲート電極の３つの電極を有する）の場合には、実際に当該装置を駆動する際における、上記３つの電極の互いの相対配置と同じ相対配置下で、上記特性調整を行うことが好ましい。このことは、４端子構造の電子放出装置においても同様である。
【０１４０】
次に本発明を適用した電子放出素子の応用例について以下に述べる。本発明の電子放出素子の複数個を基体上に配列し、例えば電子源、或いは画像表示装置などの電子放出装置が構成できる。
【０１４１】
電子放出素子の配列については、種々のものを採用することができる。一例として、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子を構成するカソード電極２或いは制御電極３の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子を構成するカソード電極２或いは制御電極３の他方を、Ｙ方向の配線に共通に接続する、いわゆるマトリクス配置がある。
【０１４２】
以下、本発明を適用可能な電子放出素子を複数配して得られるマトリクス配置の電子源について、図１２を用いて説明する。図１２において、４１は電子源基体、４２はＸ方向配線、４３はＹ方向配線である。４４は本発明による電子放出素子である。
【０１４３】
ｍ本のＸ方向配線４２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線４３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線４２と同様に形成される。これらｍ本のＸ方向配線４２とｎ本のＹ方向配線４３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【０１４４】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ２等で構成される。例えば、Ｘ方向配線４２を形成した基体４１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線４２とＹ方向配線４３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。Ｘ方向配線４２とＹ方向配線４３は、それぞれ外部端子として引き出されている。
【０１４５】
電子放出素子４４を構成するカソード電極２、制御電極３は、ｍ本のＸ方向配線４２とｎ本のＹ方向配線７３とによって電気的に接続されている。
【０１４６】
カソード電極２、制御電極３を構成する材料と配線材料が同一である場合には、配線４２，４３はそれぞれカソード電極配線、制御電極配線ということもできる。
【０１４７】
Ｘ方向配線４２には、Ｘ方向に配列した電子放出素子４４の行を選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線４３には、Ｙ方向に配列した電子放出素子４４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子４４に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。尚、ここでは、制御電極３に走査信号を印加し、カソード電極２に変調信号を印加した例を示したが、制御電極３に変調信号を、カソード電極２に走査信号を印加する形態であってもよい。
【０１４８】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図１３を用いて説明する。図１３は、本発明の画像表示装置の表示パネルの一例を示す模式図である。
【０１４９】
図１３において、４１は電子放出素子を複数配した電子源基体、５１は電子源基体４１を固定したリアプレート、５６はガラス基体５３の内面に画像形成部材である蛍光体としての蛍光膜５４とメタルバック５５等が形成されたフェースプレートである。５２は支持枠であり、支持枠５２には、リアプレート５１、フェースプレート５６がフリットガラス等を用いて接続されている。５７は外囲器であり、例えば大気中或いは、窒素中で、４００〜５００℃の温度範囲で１０分以上焼成することで、封着して構成される。
【０１５０】
外囲器５７は、上述の如く、フェースプレート５６、支持枠５２、リアプレート５１で構成される。リアプレート５１は主に基体４１の強度を補強する目的で設けられるため、基体４１自体で十分な強度を持つ場合は別体のリアプレート５１は不要とすることができる。即ち、基体４１に直接支持枠５２を封着し、フェースプレート５６、支持枠５２及び基体４１で外囲器５７を構成しても良い。一方、フェースプレート４６、リアプレート５１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器５７を構成することもできる。
【０１５１】
次に、封着工程を施した外囲器（パネル）を封止する。
【０１５２】
封止工程は、外囲器（パネル）５７を加熱しながら、排気装置により排気管（不図示）を通じて排気し、外囲器内部を排気した後、排気管を封じきることによって行われる。外囲器５７の封止後の圧力を維持するために、ゲッター処理を行うこともできる。ゲッターはＢａ等の蒸発型や、非蒸発型を用いることできる。また、ここでは、封着後に排気管を封止する方法を示したが、真空チャンバー中で封着工程を行えば、上記封止工程を封着工程後に別途設ける必要がなくなる。
【０１５３】
以上の工程によって製造されたマトリクス配置の電子源を用いて構成した画像表示装置は、各電子放出素子に、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを介して電圧を印加することにより、所望の電子放出素子から電子を放出させることができる。また、高圧端子５８を介してメタルバック５５、或いは透明電極（不図示）に高圧Ｖａを印加して、電子ビームを加速する。加速された電子は、蛍光膜５４に衝突し、発光が生じて画像が形成される。
【０１５４】
本発明による画像表示装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像表示装置等としても用いることができる。
【０１５５】
本発明による画像表示装置でも、実際の駆動の前に、前述した特性調整工程を行うことにより、安定した駆動ができる。特性調整工程は、電子源基板作製後に、該基板と特性調整工程専用のアノード基板を介して電界を印加してもよいし、封着工程を施した後の外囲器（パネル）の状態で行ってもよい。しかしながら、好ましくは、封着工程後に特性調整工程を行う。
【０１５６】
また、電子放出装置を構成する各電極の相対位置と同じ相対位置において、特性調整工程を行う例を示したが、本発明は上記相対位置に限定されるものではない。即ち、例えば、電子放出装置を構成する各電極の相対位置を考慮した上で、実際に当該装置を駆動する際に、カソード電極側（制御電極側）に印加される電界強度よりも高い電界強度を該カソード電極側（制御電極側）に印加すればよい。そのため、パネルの封着工程の前に上記特性調整工程を行う場合において、例えばアノード電極４を、封着工程後のアノード電極４の位置よりも、リアプレートから遠ざける代わりに、アノード電極４の電圧を上げることでＥｍａｘの印加を実現することもできる。
【０１５７】
さらに、上記した特性調整工程を利用して、作成工程時などにおいて生じた個々の電子放出素子のＩ−Ｖ特性のばらつきの低減に適用することもできる。
【０１５８】
即ち、特性調整工程において、個々の電子放出素子が、実質的に同一のＩｅ（電子放出電流）及びまたはＩｆ（カソード電極とゲート電極間を流れる電流）となるように、個々の電子放出素子の特性を変化させることができる。この方法により、個々の電子放出特性をそろえることができ、作製時のばらつきがあっても、ディスプレイなどの表示画像の均一性を向上させることができる。
【０１５９】
図１４に単純マトリクス構造での電子源の駆動方法の一例について説明する。
【０１６０】
線順次走査でパルス幅変調を行う場合の駆動方法として説明する。説明を簡略にするために、走査側配線は、ＯＮ状態とＯＦＦ状態の２状態とし、信号側配線も、ＯＮ状態とＯＦＦ状態の２状態とし、代表となる４状態を示した。
【０１６１】
走査側がＯＮ状態では、Ｖｓを印加し、ＯＦＦ状態ではＶｎｓを印加する。一方、信号側は、ＯＮ状態では、Ｖｍを印加し、ＯＦＦ状態ではＶｎｍを印加する。
【０１６２】
走査側、信号側が、両方ＯＮ状態が、選択時（ＯＮ時）であり、各電子放出素子には、（Ｖｍ−Ｖｓ）の電圧が印加される。これが駆動電圧となる。また、両方がＯＦＦ状態では、非選択時（ＯＦＦ時）、であり、各電子放出素子には、（Ｖｎｍ−Ｖｎｓ）の電圧となる。走査側、信号側のどちらか片側がＯＦＦ状態である場合は、各電子放出素子には、（Ｖｍ−Ｖｎｓ）もしくは、（Ｖｎｍ―Ｖｓ）の電圧となる。この場合も、非選択時（ＯＦＦ時）になる必要がある。ただし、片側がＯＦＦ状態である場合は、半選択時と呼び、非選択である場合と区別する。
【０１６３】
図１４（ａ）、図１４（ｂ）は、駆動方法の一例である。
【０１６４】
図１４（ａ）は、半選択電圧を、順方向の駆動電圧の約半分とする例である。この駆動方式は、駆動状態において、非選択時にも、半選択時にも、逆方向電界が各電子放出素子にかからないため、本発明における製造工程をとらなくても駆動可能である。ただし、半選択時にもＯＦＦ時とするためには、順方向のしきい電圧はＶｔｈ＿ｆ＞半選択電圧となる必要がある。
【０１６５】
一方、図１４（ｂ）は、別の駆動方法である。半選択時は、電位０（電圧０）であり、通常の場合は、容易にＯＦＦとなる。一方、非選択時は、駆動電圧と同じ量の電圧が逆方向に印加される。したがって、本発明の作製方法をとらない対称構造の電子放出素子では実現できない駆動方法である。本発明における作製方法で本駆動を可能とするためには、すなわち、非選択時にＯＦＦとするためには、逆方向のしきい電圧をＶｔｈ＿ｒ＞駆動電圧とする必要がある。
【０１６６】
このような駆動は、前述の図１１で説明したような、逆方向の特性調整工程を施した製造方法を利用すれば可能となる。
【０１６７】
電子源をマトリクス駆動する場合のオン・オフ比と、画像表示装置の階調表示について説明する。
【０１６８】
階調表示は、電子源の駆動のパルス波形の電圧振幅を変調するか、パルス幅を変調するか、あるいは、両者を組み合わせることによって行われる。すなわち、パルス波形によって投入される、電荷の総量を変化させることによって行われる。
【０１６９】
オン・オフ比とは、単純には、最大電荷量を与えた場合（オン時）の電荷量と、半選択あるいは非選択時（オフ時）に与えられるパルスにおける電荷量の比で与えられる。
【０１７０】
画像表示装置を考えた場合は、さらにオン状態とオフ状態で駆動した場合に、それぞれ発光される蛍光体の輝度の比が、オン・オフ比に応じた輝度の比（コントラスト）となる。当然オン・オフ比が大きい程、コントラストの高い画像形成装置となる。
【０１７１】
さらに階調表示を考えると、コントラストが高い程、その分割数は大きくでき、階調表示に有利となる。
【０１７２】
画像形成装置のコントラストは、１００：１以上、望ましくは、１０００：１以上であり、その際に必要な電子源のオン・オフ比は、１０００：１以上、望ましくは、１００００：１以上となる。
【０１７３】
図１５に本発明が好ましく適用可能な電子放出素子の第２形態例を示す。
【０１７４】
図１５（ａ）は駆動状態の電子放出素子の断面模式図、図１５（ｂ）は電子放出素子の平面模式図である。図中、１は基板、２はカソード電極、３は制御電極、４はアノード電極、５は電子放出膜、６は駆動電源、７はアノード電源、６１は絶縁層、６５は開口である。電子放出素子としては、カソード電極２と制御電極３の間に駆動電圧Ｖｇ［Ｖ］を印加すると同時に、アノード電極４にＶｇよりも高い電圧Ｖａ［Ｖ］を印加することにより、第１導電膜側（電子放出膜５）から電子が放出され、電子放出電流Ｉｅ［Ａ］が流れる。
【０１７５】
本発明における第２形態例は、電子放出素子のゲート電極と制御電極とは非対称に形成されるものである。しかしながら、電子放出膜５を構成する材料がゲート電極にも形成されるもの、あるいは、不容易に電子放出材がゲ制御電極にも形成されてしなう場合がある。
【０１７６】
本発明における第２形態例の製造工程も、第１形態例と同様に電子放出素子を作製する工程と、特性調整工程とを含む。
【０１７７】
第２形態例においては、特性調整工程は、非対称性の拡大を行うものである。
【０１７８】
図１６に、本発明に好適な図２の形態の電子放出素子を例に挙げて電子放出素子を作製する工程の一例を示す。
【０１７９】
（工程１）
先ず予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、基板表面にＳｉＯ２を積層した積層体からなる基板、セラミックスの絶縁性基板のうち、いずれか一つを基板１として用い、基板１上にカソード電極２、絶縁層６１、制御電極３を積層する（図１６（ａ））。
【０１８０】
カソード電極２、および制御電極３は、蒸着法、スパッタ法等の一般的真空成膜技術により形成することができる。カソード電極２、および制御電極３の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料等から適宜選択される。カソード電極２、および制御電極３の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【０１８１】
絶縁層６１は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。その厚さとしては、カソード電極２―ゲート電極３間距離が電子放出特性の電気特性を決定するしきい電界と関連するため、必要な電子放出特性に適した厚さが選ばれる。通常、数ｎｍから数百μｍの範囲で設定されるが、好ましくは数百ｎｍから数μｍの範囲から選択される。望ましい材料としてはＳｉＯ２，ＳｉＮ，Ａｌ２Ｏ３，ＣａＦなどの高電界に絶えられる耐圧の高い材料が望ましい。
【０１８２】
（工程２）
フォトリソグラフィー法によりフォトレジストマスク６３にてパターニングを行う（図１６（ｂ））。
【０１８３】
（工程３）
次いで、エッチング処理を行い開口６５を形成する（図１６（ｃ））。制御電極３、絶縁層６１、カソード電極２のエッチング工程は平滑であるようなエッチング面が望ましく、それぞれの材料に応じて、エッチング方法を選択すれば良い。ドライエッチングでもウエットエッチングでも構わない。
【０１８４】
（工程４）
マスク３３の除去により、図１６（ｅ）に示す形態（図１５に示した形態）の電子放出素子を形成することができる。
【０１８５】
通常、開口幅ｗは素子を構成する材料や抵抗値、必要とする電子放出ビームの形状により適宜設定される。通常、ｗは数百ｎｍ以上、１００μｍ以下に好ましくは設定される。
【０１８６】
（工程５）
次いで、カーボン層５を堆積する。
【０１８７】
カーボン層５は、図１６（ｅ）のように、堆積したい領域に開口を有するマスク６４を介して、図１６（ｆ）で示すように堆積される。
【０１８８】
カーボン層５は、第１形態例で説明したものと同様に低電界で電子放出する材料、構成が好ましい。
【０１８９】
最後に各種の後処理により、電子を出やすくする工程が付加することもできる。後処理の一例としては、アニール処理、プラズマ処理などがある。このような後処理は、図６に示したような表面終端（ダイポール層形成）を形成する場合には、特にこの段階で好ましく行われる。
【０１９０】
（工程６）
次に、本発明の特徴である、特性調整工程を行う。
【０１９１】
本工程では、第１形態例で説明した特性調整工程における、逆方向の電界を印加し、それにより図１７で示すような電気特性の変化が起こる。
【０１９２】
第２形態例では、構造上の非対称性により、初期状態ですでに、順方向に比べ、逆方向のしきい電界は初期において高くなっている（図１７中破線で示す）。しかしながら、逆方向のしきい電界は、順方向の駆動電界に比べ、その絶対値がまだ小さい。したがって、前述の図１１（ｂ）で示す駆動を行うと、非選択状態（ＯＦＦ状態）で電子が放出される構成になっている。
【０１９３】
本発明における特性調整工程を行うことで、逆方向のしきい電界は、さらに上昇して、絶対値で駆動電界を越え図１７に実線で示す曲線とすることができる。それにより図１１（ｂ）の駆動も可能となる。
【０１９４】
本発明において、逆方向で観測される電流Ｉｅは、ゲート電極上に堆積された電子放出材からの電子放出である。しかしながら、特性調整工程を行うことによって、ゲート電極に引き続いた電子放出材があっても、その電子放出材からの電子放出は、駆動状態においては、抑制された状態をとることができる。
【０１９５】
以上説明したように、本発明における第２形態例においては、電子放出膜の形成工程を後にしても、かつ、レジストマスクの剥離工程のような溶液内に電子放出膜を接触させることがない工程をとることができる。その際、ゲート電極付近に堆積された電子放出膜を構成する材料があっても、良好な電子放出特性が得られる。
【０１９６】
尚、上記第２形態態例の電子放出素子においても、第１形態例において説明した順方向の特性調整工程を行うことで、電子放出素子の電子放出特性を制御できる。また、電子源や画像表示装置において、各電子放出素子のＩ−Ｖ特性のばらつきを低減することもできる。また、電子源や画像表示装置などの構成についても、第１形態例で説明した構成における電子放出素子の形態を置換するだけで転用することができる。
【実施例】
【０１９７】
以下、本発明の実施例を詳細に説明する。
【０１９８】
［実施例１］
図８、図９で示す作製方法による実施例を示す。
【０１９９】
なお、電子放出材は、図６に示したダイポール層１１を有するカーボン層５を有する電子放出素子を作製した。
【０２００】
（工程１）
先ず、基板１に石英ガラスを用い、十分洗浄を行った後、スパッタ法によりカソード電極２及びゲート電極３となる導電性膜３１として厚さ１００ｎｍのＴｉＮを成膜した（図８（ａ））。
【０２０１】
（工程２）
スパッタ法により、カーボン層５を膜厚４ｎｍ程度堆積した。ターゲットとしては、グラファイトを用い、アルゴン雰囲気中で成膜を行った。本カーボン層５は、抵抗率が１×１０１１Ω・ｃｍであった。（図８（ｂ））。
【０２０２】
（工程３）
レジストマスク３３をフォトリソグラフィー法を用いて膜厚１μｍで作製した。（図８（ｃ））ｗは１μｍとした。
【０２０３】
（工程４）
次に、カーボン層とＴｉＮ電極とを連続してドライエッチングした。尚、ＴｉＮ電極を完全にエッチングするために石英ガラス基板も多少エッチングされる条件を選択した（図８（ｄ））。
【０２０４】
（工程５）
次に、レジストマスク３３を剥離液を用いて除去した。（図８（ｆ））。
【０２０５】
さらに、カーボン層５を、熱処理炉３４の中で、下記に示す条件により、メタンと水素の混合ガス雰囲気で熱処理した。
熱処理温度：６００℃
加熱方式：ランプ加熱
処理時間：６０分
混合ガス比：メタン／水素＝１５／６
熱処理時圧力：６ＫＰａ
この工程により、カーボン層５表面に、ダイポール層１１を形成した。この状態でのカーボン層５の表面は、非常に平坦であり、ｒｍｓ＝０．２ｎｍ（膜のみをＳｉ基板に堆積させ、熱処理行った場合に測定）であった。
【０２０６】
（工程６）
本構成の電子放出素子を、真空チャンバ内に配置した。このときアノード電極４はＩＴＯ電極上に蛍光体を配置したものとし、Ｈは３ｍｍに配置した。
【０２０７】
続いて、図９（ｂ）の工程により順方向および逆方向に素子に最大印加電圧を印加した。
【０２０８】
本実施例においては同様に最大印加電界を与える工程ではＶａ、Ｖｇの両者ともにかけて行った。
【０２０９】
Ｖａは５ｋＶとし、Ｖｇのパルスは、パルス幅１ｍｓｅｃ、繰り返し５００Ｈｚ、デューティー５０％とし、Ｖｇ１は１８Ｖ、Ｖｇ２は２５Ｖ、Ｖｇ３は３２Ｖとした。
【０２１０】
これにより、電子放出に必要なしきい値は、Ｖｔｈ＿ｆ１＝−Ｖｔｈ＿ｒ１＝８Ｖ、Ｖｔｈ＿ｆ２＝―Ｖｔｈ＿ｒ２＝１３Ｖに上昇した。また、Ｖｔｈ＿ｒ３＝−１６Ｖになった。
【０２１１】
すなわち、特性調整工程終了後には、Ｖｔｈ＿ｆ＝１３Ｖに、Ｖｔｈ＿ｒ＝−１６Ｖになっている。
【０２１２】
さらに、真空チャンバ内で同様の配置で、本素子をＶ＝１３Ｖ〜２５Ｖでアナログ電圧変調したが、パルス波高値に応じた輝度が得られた。また、２５Ｖ／１３Ｖでのオン・オフ比は５００：１以上となり、良好なコントラストが得られた。
【０２１３】
本素子では、平坦性が高いが、低しきい電界で放出する素子となっており、本実施例のカーボン層５の駆動時（電子放出時）に必要な電界は、１５Ｖ／μｍである。
【０２１４】
本実施例に示すように、素子形状が対称で簡易な構成であるにもかかわらず、低電界で電子放出可能で、安定な駆動が可能な電子放出素子が作製可能であった。
【０２１５】
［実施例２］
次に、実施例２として、図２で示すカーボン膜を利用した例を示す。
【０２１６】
（工程１）
実施例１と同様とした。
【０２１７】
（工程２）
次いでＨＦＣＶＤ法によりカーボン層５としてＤＬＣ膜を３０ｎｍ程度堆積した。ＤＬＣ膜は、抵抗率が１×１０１２Ω・ｃｍと高い膜であった。成長条件を以下に示す。
ガス：ＣＨ４
基板バイアス：−５０Ｖ
ガス圧：２６７ｍＰａ
基板温度：室温
フィラメント：タングステン
フィラメント温度：２１００℃
次いでイオン注入法でコバルトを２５ｋｅＶ、ドーズ量３×１０１６個／ｃｍ２でカーボン層５内に注入した。
【０２１８】
（工程３）〜（工程５）
実施例１と同じとした。ただし、ドライエッチング条件は、カーボン膜の膜厚にあわせて調整した。
【０２１９】
次に、アセチレン０．１％雰囲気（９９．９％水素）中で５５０℃、６０分間ランプ加熱で熱処理を行った。これにより、本実施例の電子放出素子を完成させた。
【０２２０】
本例のカーボン層５の表面も、非常に平坦であり、ｒｍｓ＝０．５ｎｍ（膜のみをＳｉ基板に堆積させ処理行った場合に測定）であった。
【０２２１】
（工程６）
本構成の電子放出素子を、実施例１と同様に、真空チャンバ内に配置した。このとき実施例１と同様にアノード電極４はＩＴＯ電極上に蛍光体を配置したものとし、Ｈは２ｍｍに配置した。
【０２２２】
続いて、図９（ｂ）の工程により素子に最大印加電圧を印加した。Ｖａは１０ｋＶとし、Ｖｇのパルスは、パルス幅５ｍｓｅｃ、繰り返し４０Ｈｚ、デューティー２０％とした。Ｖｇ１は２０Ｖ、Ｖｇ２は３０Ｖ、Ｖｇ３は４５Ｖとした。
【０２２３】
これにより、電子放出に必要なしきい値は、Ｖｔｈ＿ｆ１＝−Ｖｔｈ＿ｒ１＝１０Ｖ、Ｖｔｈ＿ｆ２＝―Ｖｔｈ＿ｒ２＝１８Ｖに上昇した。また、Ｖｔｈ＿ｒ３＝−２５Ｖになった。
【０２２４】
すなわち、特性調整工程終了後には、Ｖｔｈ＿ｆ＝１８Ｖに、Ｖｔｈ＿ｒ＝−２５Ｖになっている。
【０２２５】
さらに、真空チャンバ内で同様の配置で、駆動電圧３５Ｖで図１１（ｃ）で示すパルス幅変調を行った。このとき、アノード電極４である蛍光体は、パルス幅に応じた輝度が得られた。また、３５Ｖ／０Ｖでのオン・オフ比は１０００：１以上となり、良好なコントラストが得られた。
【０２２６】
本実施例の電子放出素子は、カーボン層５の平坦性が高いが、低しきい電界で放出する素子となっており、駆動時に必要な電界は、２０Ｖ／μｍであった。
【０２２７】
本実施例においても、実施例１と同様の良好な電子放出素子が駆動できた。
【０２２８】
本実施例において、ＤＬＣ膜中に注入したコバルト粒子は、（工程５）のガス中でのアニール処理によって凝集し、カーボン層５内に結晶構造のコバルトが部分的に形成されている。その結果、コバルト粒子の集合体９がカーボン層５中に部分的に形成される。尚、ＤＬＣ膜もアニール処理によって、成膜時のＤＬＣ膜とは、状態が変化している。ＴＥＭで観察すると、部分的にはグラファイト化している部分もある。
【０２２９】
このコバルト粒子の集合体は、部分的に導電性を高めている。従って、コバルト粒子周辺では、その他の部分に比べて、電子が表面に到達しやすい。また、このコバルト粒子の集合体は、ＤＬＣ膜との誘電率の差で、その頂点に電界が集中しやすい構造となっており、全体的は電子放出しやすい構造になっている。
【０２３０】
本実施例においても、実施例１と同様に、平坦性のよい電子放出膜からの安定した電子放出が行われた。
【０２３１】
また、本実施例のカーボン層では、離散的な電子放出点が得られる。しかし、放出点密度は注入されるコバルトの濃度、形成されたコバルト粒子のサイズに依存して決定できる。
【０２３２】
本実施例では、導電性粒子をコバルトで示したが、他の金属粒子を用いることができ、また、母材もＤＬＣ膜に限定されるものではない。
【０２３３】
［実施例３］
図１５に模式的に示した構成の電子放出素子を作製した。
【０２３４】
（工程１）
まず、基板１に石英ガラスを用い、十分洗浄を行った後スパッタ法によりカソード電極２として厚さ５００ｎｍのＴａを形成した。
【０２３５】
（工程２）
次に、絶縁層６１として厚さ（ｈ）＝１μｍのＳｉＯ２、ゲート電極３として厚さ１００ｎｍのＴａをこの順で堆積した。
【０２３６】
（工程３）
フォトリソグラフィー法で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターンを形成した。
【０２３７】
（工程４）
マスクパターンをマスクとして、Ｔａのゲート電極３をＣＦ４ガスを用いてドライエッチングし、次いでＳｉＯ２膜１７をバッファードフッ酸でエッチングして、開口ｗ＝５μｍを形成した。
【０２３８】
（工程５）
マスクパターンを完全に除去した。
【０２３９】
（工程６）
次いで、金属１００μｍの開口を有したデポマスクを使用し、図１６（ｅ）で示すようにカーボン層５としてアモルファスカーボン層をホットフィラメントＣＶＤ（ＨＦ−ＣＶＤ）法により、膜厚１００ｎｍで堆積した。
【０２４０】
ＨＦ−ＣＶＤ法は、以下の条件であり、膜厚は成膜時間で調整した。
フィラメント：タングステン
フィラメント温度：１８００℃
基板温度：室温
ガス：メタン
ガス圧：０．１Ｐａ
基板−フィラメント間距離：５０ｍｍ
基板バイアス：３５０Ｖ（導電性膜３１に電圧を印加）
基板には、フィラメントからの電子が照射され、室温であっても極表面では活性化しており、ガスが分解されてアモルファスカーボン層が堆積できる条件となっている。作製したアモルファスカーボン層は、ＴＥＭ観察では、不完全ではあるが部分的にグラファイト構造のある膜であった。表面は微細な凹凸が存在したが、その表面粗さは、Ｒｍｓ＝６ｎｍ（膜のみをｎ＋−Ｓｉ基板に堆積させた場合に測定）であった。
【０２４１】
本構成の電子放出素子を、実施例１、２と同様に、真空チャンバ内に配置した。このとき実施例１と同様にアノード電極４はＩＴＯ電極上に蛍光体を配置したものとし、Ｈは２ｍｍに配置した。
【０２４２】
続いて、図１７の電気特性となるように、素子に逆方向のみ最大印加電圧を印加した。Ｖａは１０ＫＶとし、Ｖｇのパルスは、パルス幅１ｍｓｅｃ、繰り返し５００Ｈｚ、デューティー５０％とした、Ｖｇ２は、−８５Ｖとした。
【０２４３】
これにより、逆方向のしきい値が、当初は５０Ｖだったが、６５Ｖに上昇した。
【０２４４】
さらに、真空チャンバ内で同様の配置で、図１１（ｂ）で示すパルス幅変調の駆動を行った。尚、このときＶｇ３＝６０Ｖにした。本工程により、アノード電極４である蛍光体は、パルス幅に応じた輝度が得られた。また、６０Ｖ／０Ｖでのオン・オフ比は１０００：１以上となり、良好なコントラストが得られた。
【０２４５】
本実施例の電子放出素子は、駆動時に必要な電界は、５０Ｖ／μｍであった。
【０２４６】
また、本実施例の電子放出構造では、Ｅｇは絶縁層６１の厚さｈによって決定されるため、実施例１の構造より、狭い距離に設定できる可能性があり、駆動電圧をさらに小さくできる可能性がある。また、電子ビーム径は、開口径ｗに依存しており、開口径ｗを小さくすることで、ビームサイズを小さくできる。
【０２４７】
また、開口の数は１素子に多数設けてもいいし、開口の形も円形に限らず、矩形等他の形状を選択することが可能である。
【０２４８】
本実施例で作製した電子放出素子においては、低電界で電子放出可能であるにも関わらず、長期に渡り安定な電子放出特性を得ることができた。
【０２４９】
また、本実施例で示した電子放出素子においては、電子放出材を堆積した後、エッチング工程や剥離工程を行わなくてすむため、特性の劣化を防ぐことができる。また、開口径ｗを５μｍからをさらに小さくした場合にも、同様の工程が利用できる。
【０２５０】
［実施例４］
本実施例では実施例１で作成した電子放出素子を行方向に１０００個×列方向に１０００個、マトリクス状に配置した電子源基板８０を用いて画像表示装置を作製した。
【０２５１】
配線４２、４３は、図１２のように、Ｘ方向配線４２をカソード電極２に接続し、Ｙ方向配線４３をゲート電極３に接続した。各素子４４は、横３００μｍ、縦３００μｍのピッチで配置した。
【０２５２】
電子源基板４１を作製し、リアプレート５１に固定した後、アノード電極４であるメタルバック５５と蛍光体膜５４とを有するフェースプレート５６と対向し外枠５２を介して封着して、図１３で示すパネルを形成した。
【０２５３】
電子源基板４１とリアプレート５１間距離Ｈは、３ｍｍになるように構成した。
【０２５４】
この状態で、特性調整工程を行った。尚、このとき、各素子の順方向での最大電圧において放出電流量Ｉｅが全ての素子でほぼ一定になるようにした。
【０２５５】
すなわち、予め全ての素子４４のカソード電極２とゲート電極３間にＶｇ２［Ｖ］＝２５Ｖを印加し、その際に各素子４４の放出電流Ｉｅの値をメモリを使用して、記憶した。そして、放出電流が大きい素子は、順方向の電圧印加工程をさらに微量増加させて調節し、駆動電圧時の電圧（この場合、２５Ｖ）において、電子放出量がそろうように調整した。
【０２５６】
本方法により、電極間距離の違いによる、駆動電圧の違いが補正され、ほぼ均一な電流が可能となった。
【０２５７】
さらに、順方向の最大印加電圧の１．５倍の逆電圧を４０Ｖを印加するようにした。
【０２５８】
この画像形成装置を、図１４（ａ）で示す駆動を行った。
【０２５９】
Ｖｓ＝０Ｖ、Ｖｎｓ＝１２．５Ｖ、Ｖｍ＝２５Ｖ、Ｖｎｍ＝１２．５Ｖ、Ｖａ＝５ｋＶとした。
【０２６０】
実施例１で示したように、本素子では、Ｅｔｈ＿ｒ＝１３Ｖとなり、半選択時の電圧１２．５Ｖより大きい。したがって、半選択時のオフ特性も非選択時と同様に良好であり、画像形成装置としてマトリックス駆動が可能であり、良好な表示特性となった。
【０２６１】
また、特性調整時に、特性調整機能を利用してＩｅを均一にしているため、均一性の優れた画像表示装置が形成できた。また、長時間の駆動にも安定であった。
【０２６２】
［実施例５］
実施例４と同様の電子源基板４１を作製し、電子源基板４１とリアプレート５１間距離Ｈを１．５ｍｍになるように図１３で示すパネルを形成した。
【０２６３】
また、Ｖａ＝１０ｋＶで駆動するものとした。
【０２６４】
次に特性調整を行った。
【０２６５】
まず、順方向、逆方向にＶｇ１＝２２Ｖを印加した状態で、電子放出に必要な電流量に達した。
【０２６６】
その時の電気特性を、図１８（ａ）に示した。Ｖｇ１＝２２Ｖで、Ｖｔｈ＿ｆ１＝１０Ｖとなっている。
【０２６７】
実施例４と同じ電子源基板を使用しているのに、電気特性が異なるのは、本構成では、Ｅａの寄与が大きくなったことによるものである。
【０２６８】
実施例４では、Ｅａ＿ａｖ＝５ｋＶ／３ｍｍ＝１．６７Ｖ／μｍに対し、本実施例では、Ｅａ＿ａｖ＝１０ｋＶ／１．５ｍｍ＝６．７Ｖ／μｍと４倍になっている。
しかしながら、図１１（ａ）の駆動を行うための半選択電圧は１１Ｖであるが、これは、Ｖｔｈ＿ｒ１＝１０Ｖより大きく、半選択電圧で完全にはＯＦＦできない。
【０２６９】
次に、逆方向にＶｇ２＝−３０Ｖを印加したところ、図１８（ａ）で示す実線となり、Ｖｔｈ＿ｒ２＝２４Ｖになった。
【０２７０】
本電子源をこの画像形成装置を、図１８（ｂ）で示す駆動を行った。
Ｖｓ＝−１１Ｖ、Ｖｎｓ＝１１Ｖ、Ｖｍ＝１１Ｖ、Ｖｎｍ＝−１１Ｖとした。
【０２７１】
半選択時は、０Ｖであり、非選択時は−２２Ｖとなり、半選択、非選択時の両者ともＯＦＦ特性を確保できた。したがって、画像形成装置としてマトリックス駆動が可能であり、良好な表示特性となった。
【０２７２】
本実施例では、実施例４に比べ、駆動電圧を低減することが可能であった。
【０２７３】
また、本実施例では、実施例４よりビームサイズは小さくなっていることが確認できた。これは、Ｅａが大きいことと、駆動電圧が小さいことによるものである。したがって、同実施例の構成（横３００μｍ、縦３００μｍのピッチ）より小さくすることが可能であることがわかった。
【図面の簡単な説明】
【０２７４】
【図１】本発明による電子放出素子の一例の模式図である。
【図２】本発明による電子放出素子のカーボン層の好ましい一例の断面模式図である。
【図３】本発明による電子放出素子のカーボン層中の導電性粒子の密度と該粒子の集合体の個数との関係を示すグラフである。
【図４】本発明による電子放出素子のカーボン層中の導電性粒子の密度と該粒子の集合体の個数との関係を示すグラフである。
【図５】本発明による電子放出素子のカーボン層におけるｈ／ｒ比と電界増強因子βとの関係を示す図である。
【図６】本発明に用いうる、ダイポール層を有するカーボン層の構成を模式的に示す図である。
【図７】図６のカーボン層における電子放出原理を示す図である。
【図８】本発明における電子放出素子の製造工程の一例を示す工程図である。
【図９】本発明の特性調整工程とその後の駆動における印加電圧の説明図である。
【図１０】本発明の特性調整工程を経た電子放出素子の電気特性を示す図である。
【図１１】本発明の特性調整工程とその後の駆動における印加電圧の説明図である。
【図１２】本発明の電子放出素子を用いた電子源の一例を示す平面模式図である。
【図１３】本発明の電子放出素子を用いた画像表示装置の一例を示す斜視図である。
【図１４】本発明による画像表示装置の駆動の一例を示す説明図である。
【図１５】本発明による電子放出素子の別の一例の模式図である。
【図１６】本発明における電子放出素子の製造工程の一例を示す工程図である。
【図１７】本発明の特性調整工程を経た電子放出素子の電気特性を示す図である。
【図１８】本発明の特性調整工程を経た電子放出素子の電気特性と駆動方法を示す図である。
【符号の説明】
【０２７５】
１  基板
２  カソード電極
３  ゲート電極
４  アノード電極
５  カーボン層
６  駆動電源
７  アノード電源
８  導電性粒子
９  集合体
１０  母材
１１  ダイポール層
１２  炭素
１３  水素
２３  引き出し電極
２４  真空障壁
２５  電子
３１  導電性膜
３２  マスク
３３  レジストマスク
４１  電子源基体
４２  Ｘ方向配線
４３  Ｙ方向配線
４４  電子放出素子
５１  リアプレート
５２  支持枠
５３  ガラス基体
５４  蛍光膜
５５  メタルバック
５６  フェースプレート
５７  外囲器
５８  高圧端子
６１  絶縁層
【図１】
2005259579.tif 000003
【図２】
2005259579.tif 000004
【図３】
2005259579.tif 000005
【図４】
2005259579.tif 000006
【図５】
2005259579.tif 000007
【図６】
2005259579.tif 000008
【図７】
2005259579.tif 000009
【図８】
2005259579.tif 000010
【図９】
2005259579.tif 000011
【図１０】
2005259579.tif 000012
【図１１】
2005259579.tif 000013
【図１２】
2005259579.tif 000014
【図１３】
2005259579.tif 000015
【図１４】
2005259579.tif 000016
【図１５】
2005259579.tif 000017
【図１６】
2005259579.tif 000018
【図１７】
2005259579.tif 000019
【図１８】
2005259579.tif 000020