(57)【要約】【課題】  樹脂封止層で封止された半導体チップの低比誘電率絶縁膜の剥離および破壊を防止した高信頼性の半導体装置を提供する。【解決手段】  シリコン基板上に低比誘電率の層間絶縁膜を有する多層配線構造が形成された半導体チップと、この半導体チップを覆う封止樹脂層とを備えた半導体装置において、前記封止樹脂層は、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が下記（１）式の関係を満たすことを特徴とする半導体装置。        Ｅ＜０．８９１／｛（α−αs）2×ｈ｝        …（１）  ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、          αは封止樹脂の室温での線膨張係数（ｐｐｍ）          αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、          ｈは封止樹脂の膜厚（ｍ）である。【選択図】    図１
2005136087.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に低比誘電率の層間絶縁膜を有する多層配線構造が形成された半導体チップと、この半導体チップを覆う封止樹脂層とを備えた半導体装置において、
前記封止樹脂層は、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が下記（１）式の関係を満たすことを特徴とする半導体装置。
Ｅ＜０．８９１／｛（α−αs）2×ｈ｝        …（１）
ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、
αは封止樹脂の室温での線膨張係数（ｐｐｍ）
αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、
ｈは封止樹脂の膜厚（ｍ）、
である。
【請求項２】
前記低比誘電率の層間絶縁膜は、密度が２．０ｇ／ｃｍ3以下であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記封止樹脂層は、膜厚が１０〜６００μｍであることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記封止樹脂は、可撓性エポキシ樹脂およびビスフェノール型エポキシ樹脂を含有する組成を有することを特徴とする請求項１ないし３いずれか記載の半導体装置。
【請求項５】
前記封止樹脂は、シリコーンゴム系樹脂に破砕状フィラーを配合した組成を有することを特徴とする請求項１ないし３いずれか記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを封止樹脂層で覆った構造の半導体装置に関する。
【背景技術】
【０００２】
近年、ＬＳＩをはじめとする半導体装置の高速化のため、配線抵抗の低抵抗化や、層間絶縁膜の低比誘電率化などが進められている。具体的には、配線材料はアルミニウム（Ａｌ）から銅（Ｃｕ）へ移行されている。また、層間絶縁膜も単純なＳｉＯ2膜からフッ素をドープしたＳｉＯ2膜や有機成分を含むＳｉＯ2膜をはじめとする低比誘電率絶縁膜（low−ｋ膜）の採用が図られている。
【０００３】
低比誘電率の層間絶縁膜は、その材料の密度を低下させたり、または材料中の誘電分極性を排除したりすることなどにより形成する。例えば、材料密度の低下を図るために、一般的に材料の多孔質化（ポーラス化）が行われる。このように低比誘電率の層間絶縁膜は膜密度が低いために、一般的にヤング率などの機械的物性値が低い。すなわち、低比誘電率の層間絶縁膜はその材料自体の強度が弱い。その上、低比誘電率の層間絶縁膜は膜中の誘電率を下げるために極性の低い膜構造を有している。このため、低比誘電率の層間絶縁膜同士、またはこの層間絶縁膜と他の層間絶縁膜とを積層した場合、それらの積層界面における密着強度が弱い。
【０００４】
このような低比誘電率の層間絶縁膜における膜強度の弱さや低比誘電率の層間絶縁膜を含む積層構造の層間絶縁膜の界面における密着強度の弱さは、特に半導体装置の配線を多層構造に形成する多層化プロセスにおいて大きな障害となる上、その後のパッケージング工程で剥がれなどの大きな問題となる。特に、大きなダメージを及ぼす要因は環境保護膜である封止樹脂層による熱応力である。封止樹脂層は、一般的に基板のシリコンに比べ、ヤング率が一桁以上低く、線膨張係数が一桁以上大きいため、樹脂封止工程での樹脂キュア時、半導体装置を印刷配線板などに実装する際の半田リフロー時、熱応力加速試験（ＴＣＴ：Temperature Cycling Test）時等の各種の熱影響を伴う処理において層間絶縁膜に大きな熱応力が加わる。その結果、分極率が低く、機械強度の低いＬｏｗ−ｋ膜のような低比誘電率の層間絶縁膜は前記熱応力によって膜自体が破壊したり、界面での剥離を生じたりするため、早急な対策が求められている。
【０００５】
一方、特許文献１にはＬＳＩチップの側面またはボンディングパッドを除く表面全体を絶縁性樹脂で覆い、封止樹脂層で封止することにより封止樹脂の硬化収縮力や封止樹脂の熱応力に伴う前記ＬＳＩチップの側面または表面に直接的に加わる外力を低減した半導体装置が記載されている。この絶縁性樹脂は、加熱硬化、紫外線硬化、常温硬化等により硬化するエポキシ、アクリル、ポリイミド、ウレタン等の樹脂からなることが記載されている。また、前記絶縁性樹脂のヤング率は封止樹脂のヤング率より小さいものを使用することが記載されている。
【０００６】
しかしながら、特許文献１では封止樹脂以外の絶縁性樹脂を別途用いる必要があるため、半導体装置の構造が複雑になるばかりか、新たに剥がれの要因になる界面が増加し、かつコストが高くなる。
【特許文献１】特開平９−２４６４６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、封止樹脂以外の絶縁性樹脂を別途用いることなく低比誘電率の層間絶縁膜の剥離および破壊を防止した高信頼性の半導体装置を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の一態様によると、シリコン基板上に低比誘電率の層間絶縁膜を有する多層配線構造が形成された半導体チップと、この半導体チップを覆う封止樹脂層とを備えた半導体装置において、
前記封止樹脂層は、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が下記（１）式の関係を満たすことを特徴とする半導体装置が提供される。
【０００９】
Ｅ＜０．８９１／｛（α−αs）2×ｈ｝        …（１）
ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、
αは封止樹脂の室温での線膨張係数（ｐｐｍ）
αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、
ｈは封止樹脂の膜厚（ｍ）、
である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を詳細に説明する。
【００１１】
この実施形態の半導体装置は、シリコン基板上に低比誘電率の層間絶縁膜（ｌｏｗ−ｋ膜）を有する多層配線構造を形成した半導体チップと、この半導体チップを覆う封止樹脂層とを備えている。この封止樹脂層は、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が下記（１）式の関係を満たす。
【００１２】
Ｅ＜０．８９１／｛（α−αs）2×ｈ｝        …（１）
ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、
αは封止樹脂の室温での線膨張係数（ｐｐｍ）
αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、
ｈは封止樹脂の膜厚（ｍ）、
である。
【００１３】
なお、前記封止樹脂のヤング率は例えばナノインデンテータにより算出することができる。前記封止樹脂の線膨張係数は、例えばヤング率、線膨張係数値の明確なシリコン基板にこの封止樹脂を塗布し、フレクサスにより算出することができる。
【００１４】
前記（１）式は、次のような方法により導き出した。
【００１５】
すなわち、シリコン基板上に低比誘電率の層間絶縁膜を有する多層配線構造を形成した半導体チップを封止樹脂層で封止し、この封止樹脂層に対して各種の熱影響を与える処理、例えば熱応力加速試験（ＴＣＴ：Temperature Cycling Test）において、樹脂内エネルギー（Ｇ）は下記数１の（２）式で表される。
【数１】
2005136087.tif 000003
【００１６】
前記（２）式および多層配線構造の低比誘電率絶縁膜における膜剥がれのメカニズムに基づいて、膜剥がれの生じない封止樹脂の物性値（室温でのヤング率、封止樹脂の室温での線膨張係数および封止樹脂の厚さ）と多層配線構造における低比誘電率の層間絶縁膜界面の密着力との関係は、破壊現象のエネルギー論の見地から下記（３）式を満たす。
【００１７】
Ｅ＜ｃ／（Δα2・ΔＴ2・ｈ）        …（３）
ここで、Ｅは封止樹脂のヤング率（ＧＰａ）、
ｃは定数、
Δαは封止樹脂の線膨張係数［室温］（α）−シリコンの線膨張係数［室温］（αs；３．５ｐｐｍ）、
ΔＴは封止樹脂の硬化温度−ＴＣＴの冷却下限温度、
ｈは封止樹脂層の厚さ（ｍ）、
である。
【００１８】
次いで、実際の封止樹脂で半導体チップを封止した半導体装置におけるＴＣＴでの低比誘電率絶縁膜の膜剥がれ現象を前記（３）式にフィッティングすることによって、前述した（１）式の関係を導き出した。ここで、前記（３）式のΔＴ2は一定値として前記（１）式のように右辺の定数である０．８９１に組み込むことができる。
【００１９】
前記封止樹脂層は、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が下記（４）式の関係を満たすことがより好ましい。
【００２０】
Ｅ＜０．７９２／｛（α−αs）2×ｈ｝        …（４）
ここで、Ｅは封止樹脂の室温でのヤング率(ＧＰａ)、
αは封止樹脂の室温での線膨張係数（ｐｐｍ）
αsはシリコン基板の線膨張係数（３．５ｐｐｍ）、
ｈは封止樹脂の膜厚（ｍ）、
である。
【００２１】
前記封止樹脂としては、例えば可撓性エポキシ樹脂およびビスフェノール型エポキシ樹脂を含有した低線膨張係数を有する樹脂組成物、またはシリコーンゴム系樹脂を主材とした比較的大きな線膨張係数を有する樹脂組成物を用いることができる。ここで、前記可撓性エポキシ樹脂は、封止樹脂層に対して各種の熱影響を与える処理、例えば熱応力加速試験（ＴＣＴ）の１６５℃の加熱温度下でオルソクレゾールノボラック型エポキシ樹脂よりヤング率が低いエポキシ樹脂である。また、前記シリコーンゴム系樹脂に対しては封止樹脂の高粘度化と線膨張係数の調整の観点から、所定量の破砕状フィラーを配合した上で用いられる。
【００２２】
前記封止樹脂層は、膜厚が１０〜６００μｍ、より好ましくは１００〜５００μｍであることが望ましい。これは、封止樹脂層の膜厚が薄過ぎると、封止樹脂層を均一な膜厚で形成することが困難になり、厚過ぎると、封止樹脂層による熱応力が過大になる恐れがあることによる。
【００２３】
前記低比誘電率の層間絶縁膜としては、例えば比誘電率２．５未満のものを挙げることができる。具体的には、ポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、または多孔質シリカ膜、ポーラスメチルシロセスキオキサン膜（ポーラスＭＳＱ膜）、ポーラスポリアリーレンエーテル膜（ポーラスＰＡＥ膜）、ポーラスハイドロゲンシロセスキオキサン膜（ポーラスＨＳＱ膜）などのポーラス膜等を挙げることができる。特に、本発明の半導体装置においては密度が２．０ｇ／ｃｍ3以下のポーラス膜を低比誘電率の層間絶縁膜として有する多層配線構造において、その層間絶縁膜の剥がれ、破損を有効に防止することが可能である。
【００２４】
本発明の実施形態における半導体装置を図１および図２を参照して具体的に説明する。
【００２５】
図１は、Ｅ−ＢＧＡ（Enhanced Ball Grid Array）パッケージを示す断面図、図２は図１の半導体チップを示す断面図である。
【００２６】
中央に矩形穴１を有する高密度多層配線板２は、放熱用金属キャップ３に固定されている。半導体チップ４は、前記高密度多層配線板２の矩形穴１から露出した前記放熱用金属キャップ３にその半導体チップ４のシリコン基板側がマウント樹脂層５を介してダイボンディングされている。前記半導体チップ４は、前記高密度多層配線板２にワイヤ６により接続されている。封止樹脂層７は、前記高密度多層配線板２の矩形穴１およびその周辺に形成され、前記半導体チップ４およびワイヤ６を覆っている。この封止樹脂層７は、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が前述した（１）式の関係を満たす。複数のソルダーボール８は、前記高密度多層配線板２にその表面の配線層と接続するように形成されている。
【００２７】
前記半導体チップ４は、例えば図２に示す構造を有する。すなわち、シリコン基板１１上には第１〜第５の低比誘電率の層間絶縁膜１２1〜１２5が積層され、かつそれらの層間絶縁膜１２1〜１２5間に例えばＳｉＣＮからなるキャップ膜１３がそれぞれ介在されている。底面と側面がバリア膜１４で覆われた例えば銅からなる配線１５は、前記各低比誘電率の層間絶縁膜１２1〜１２5にそれぞれ埋め込まれている。底面と側面がバリア膜１４で覆われた銅からなるデュアルダマシン配線１６は、前記各低比誘電率の層間絶縁膜１２1〜１２5にそれぞれ相互に接続して埋め込まれている。なお、前記第１の層間絶縁膜１２1に埋め込まれた銅からなるデュアルダマシン配線１６は前記シリコン基板１１の図示しない拡散層に接続されている。底面と側面がバリア膜１４で覆われた銅からなるビアフィル１７は、第２〜第５の層間絶縁膜１２2〜１２5にそれぞれ相互に接続して埋め込まれている。なお、前記第２の層間絶縁膜１２2に埋め込まれたビアフィル１７は、前記第１の層間絶縁膜１２1に埋め込まれた配線（図２の左端の配線）１５に接続されている。パッシベーション膜１８は、前記配線１５、デュアルダマシン配線１６およびビアフィル１７を含む前記第５の層間絶縁膜１２5上に形成されている。
【００２８】
なお、本発明に係る半導体装置はＥ−ＢＧＡパッケージに限らず、例えばＱＦＰ（Quad Flat Package）、ＬＱＦＰ（Low Profile Quad Flat Package），ＰＦＢＧＡ（Plastic Fine pitch Ball Grid Array）、Stacked ＰＦＢＧＡ、ＰＢＧＡ（Plastic Ball Grid Array）、ＦＣＢＧＡ（Flip Chip Ball Grid Array）、ＴＢＧＡ（Tape Ball Grid Array）等に適用可能である。
【００２９】
以上説明したように本発明の実施形態によれば、封止樹脂以外の絶縁性樹脂を別途用いることなく低比誘電率の層間絶縁膜の剥離および破壊を防止した高信頼性の半導体装置を提供できる。
【００３０】
すなわち、シリコン基板上に低比誘電率の層間絶縁膜を有する多層配線構造が形成された半導体チップを封止樹脂層で封止した半導体装置において、前記低比誘電率の層間絶縁膜同士、または低比誘電率の層間絶縁膜と他の層間絶縁膜との間での剥離、および比誘電率の層間絶縁膜の破壊は、ある温度環境下（例えば熱応力加速試験）に置かれた封止樹脂層のヤング率、線膨張係数および厚さに起因して生じることが明らかになった。このようなことから封止樹脂層の室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）の関係を示す前述した（１）式を指標とし、この関係式を満たす物性を有する封止樹脂、つまり半導体チップに対して熱応力を低減することが可能な封止樹脂、を選択して半導体チップの封止を行うことによって、封止樹脂以外の絶縁性樹脂を別途用いることなく前記低比誘電率の層間絶縁膜の剥離および破壊を防止した高信頼性の半導体装置を提供することができる。
【００３１】
以下、本発明の実施例を説明する。
【００３２】
（例１〜例１０）
前述した図２に示す第１〜第５の低比誘電率の層間絶縁膜１２1〜１２5として厚さ４００ｎｍ、密度１．３ｇ／ｃｍ3のＳｉＯＣ膜（ｌｏｗ−ｋ膜）を用い、それらの層間絶縁膜１２1〜１２5に銅からなる配線１５、デュアルダマシン配線１６およびビアフィル１７を形成した半導体チップ４を用意した。この半導体チップ４を用いて前述した図１に示すＥ−ＢＧＡパッケージを製造した。
【００３３】
このＥ−ＢＧＡパッケージの製造において、可撓性エポキシ樹脂およびビスフェノール型エポキシ樹脂の配合比が重量換算でそれぞれ６０：４０、３０：７０、７０：３０および２０：８０で、フィラーとしてのシリカを７５重量％配合した封止樹脂（例１〜例４）を用いて厚さ４００μｍの封止樹脂層をそれぞれ形成した。これら封止樹脂（例１〜例４）の室温でのヤング率（Ｅ）および室温での線膨張係数（α）を下記表１に示す。なお、封止樹脂のヤング率はナノインデンテータを用いて算出し、線膨張係数はフレクサスで算出した。
【００３４】
また、前記Ｅ−ＢＧＡパッケージの製造において高純度シリコーンゴム系樹脂にフィラーとしての破砕状シリカをそれぞれ６５重量％、６０重量％配合した封止樹脂（例５〜例６）を用いて厚さ４００μｍの封止樹脂層をそれぞれ形成した。これら封止樹脂（例５〜例６）の室温でのヤング率（Ｅ）および室温での線膨張係数（α）を下記表１に示す。
【００３５】
さらに、前記Ｅ−ＢＧＡパッケージの製造において封止樹脂として住友ベークライト社製フェノールノボラック型エポキシ樹脂（例７〜例８）およびＨｅｎｋｅｌ社製ビスフェノール型エポキシ樹脂（例９）を用いて厚さ４００μｍの封止樹脂層をそれぞれ形成した。なお、例７および例８の封止樹脂では封止樹脂中に異なる成分の硬化剤が含有されている。これら封止樹脂（例７〜例９）の室温でのヤング率（Ｅ）および室温での線膨張係数（α）を下記表１に示す。
【００３６】
さらに、前記Ｅ−ＢＧＡパッケージの製造において高純度シリコーンゴム系樹脂に破砕状シリカを２０重量％配合した封止樹脂（例１０）を用いて厚さ４００μｍの封止樹脂層を形成した。この封止樹脂（例１０）の室温でのヤング率（Ｅ）および室温での線膨張係数（α）を下記表１に示す。
【００３７】
なお、下記表１には封止樹脂の硬化温度を併記する。
【表１】
2005136087.tif 000004
【００３８】
得られた例１〜例１０のＥ−ＢＧＡパッケージについて、１６５℃／−５５℃間の熱応力加速試験（ＴＣＴ）を３００サイクル行った。この試験後に各パッケージから半導体チップを取り出し、ｌｏｗ−ｋ膜（層間絶縁膜）の面に対して垂直方向に切断し、ｌｏｗ−ｋ膜の剥離の有無を超音波顕微鏡にて確認した。その結果を図３に示す。図３の黒丸はｌｏｗ−ｋ膜の剥離なし、白丸はｌｏｗ−ｋ膜の剥離有りを示す。
【００３９】
図３から明らかなように４００μｍ膜厚（ｈ）の封止樹脂層において室温での線膨張係数（α）、室温でのヤング率（Ｅ）が本発明の（１）式、Ｅ＜０．８９１／｛（α−αs）2×ｈ｝…（１）にｈ［４００μｍ＝０．４×１０-3（ｍ）］およびαs［シリコン基板の線膨張係数（３．５ｐｐｍ）］を代入したＥ＜０．８９１／｛（α−３．５）2×０．４×１０-3｝…（５）の関係を満たす例１〜例６のＥ−ＢＧＡパッケージはＴＣＴを３００サイクル行なった後でも半導体チップのｌｏｗ−ｋ膜の剥離を防止できることがわかる。
【００４０】
これに対し、室温での線膨張係数（α）、室温でのヤング率（Ｅ）が前記（５）式を満たさない封止樹脂層を有する例７〜例１０のＥ−ＢＧＡパッケージは、図３に示すようにＴＣＴを３００サイクル行った後に半導体チップのｌｏｗ−ｋ膜の剥離が生じることがわかる。
【００４１】
すなわち、図３に示す前記（５）式から導かれたＥ、αを変数とする二次関数：Ｅ＝２２２８／（α）2の曲線を境（曲線は含まず）にして左側の領域の線膨張係数（α）、ヤング率（Ｅ）の値を有する封止樹脂層で封止された例１〜例６のＥ−ＢＧＡパッケージでは半導体チップのｌｏｗ−ｋ膜の剥離を防止できる。
【００４２】
また、Ｅ＜０．７９２／｛（α−αs）2×ｈ｝…（４）の式にｈ［４００μｍ＝０．４×１０-3（ｍ）］およびαs［シリコン基板の線膨張係数（３．５ｐｐｍ）］を代入して算出したＥ＜０．７９２／｛（α−３．５）2×０．４×１０-3｝…（６）の式から導き出した図４に示すＥ、αを変数とする二次関数：Ｅ＝１９８０／（α）2の曲線を境（曲線は含まず）にして左側の領域の線膨張係数（α）、ヤング率（Ｅ）の値を有する封止樹脂層を用いることによって、この封止樹脂層で封止されたＥ−ＢＧＡパッケージに搭載された半導体チップのｌｏｗ−ｋ膜の剥離をより確実に防止できた。
【００４３】
（例１１〜例２０）
前述した図１に示すＥ−ＢＧＡパッケージの製造において、前記表１に示す室温でのヤング率（Ｅ）および室温での線膨張係数（α）を有する１０種の封止樹脂を用いて厚さ６００μｍの封止樹脂層をそれぞれ形成した。
【００４４】
得られた例１１〜例２０のＥ−ＢＧＡパッケージについて、１６５℃／−５５℃間の熱応力加速試験（ＴＣＴ）を５００サイクル行った。この試験後に各パッケージから半導体チップを取り出し、ｌｏｗ−ｋ膜の面に対して垂直方向に切断し、ｌｏｗ−ｋ膜の剥離の有無を超音波顕微鏡にて確認した。その結果を図５に示す。図５の黒丸はｌｏｗ−ｋ膜の剥離なし、白丸はｌｏｗ−ｋ膜の剥離有りを示す。
【００４５】
図５から明らかなように６００μｍ膜厚（ｈ）の封止樹脂層において室温での線膨張係数（α）、室温でのヤング率（Ｅ）が本発明の（１）式、Ｅ＜０．８９１／｛（α−αs）2×ｈ｝にｈ［６００μｍ＝０．６×１０-3（ｍ）］、αs［シリコン基板の線膨張係数（３．５ｐｐｍ）］を代入したＥ＜０．８９１／｛（α−３．５）2×０．６×１０-3｝…（７）の関係を満たす例１１〜例１３、例１５のＥ−ＢＧＡパッケージはＴＣＴを５００サイクル行った後でも半導体チップのｌｏｗ−ｋ膜の剥離を防止できることがわかる。すなわち、図５に示す前記（７）式から導かれたＥ、αを変数とする二次関数：Ｅ＝１４８５／（α）2の曲線を境（曲線は含まず）にして左側の領域の線膨張係数（α）、ヤング率（Ｅ）の値を有する封止樹脂層で封止されたＥ−ＢＧＡパッケージでは半導体チップのｌｏｗ−ｋ膜の剥離を防止できる。また、封止樹脂層の膜厚を６００μｍと増大させると、膜厚４００μｍの場合ではｌｏｗ−ｋ膜の剥離が観察されなかったＥ−ＢＧＡパッケージ（図３の例４および例６）は剥離が見られ、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が前記（１）式［または（７）式］を満たす封止樹脂層で半導体チップを封止することによって、ｌｏｗ−ｋ膜の剥離防止を達成できることが明らかである。
【００４６】
（例２１〜例２４）
前述した図１に示すＥ−ＢＧＡパッケージの製造において、前記表１の例８に示す室温でのヤング率（Ｅ）および室温での線膨張係数（α）を有する封止樹脂を用いて厚さ１０μｍ，１００μｍ，４００μｍおよび６００μｍの封止樹脂層をそれぞれ形成した。
【００４７】
得られた例２１〜例２４のＥ−ＢＧＡパッケージについて、例１１〜例２０と同様な方法によりｌｏｗ−ｋ膜の剥離の有無を超音波顕微鏡にて確認した。その結果を下記表２に示す。
【表２】
2005136087.tif 000005
【００４８】
前記表２から明らかなように封止樹脂層の膜厚を１０μｍ，１００μｍと薄くした例２１、例２２のＥ−ＢＧＡパッケージは、ＴＣＴを５００サイクル行った後でも半導体チップのｌｏｗ−ｋ膜の剥離を防止できることがわかる。すなわち、膜厚が４００μｍ、６００μｍの封止樹脂層を有する例２３、例２４のＥ−ＢＧＡパッケージではｌｏｗ−ｋ膜の剥離が生じたが、膜厚を１００μｍ以下に薄くした封止樹脂層を有する例２１、例２２のＥ−ＢＧＡパッケージではｌｏｗ−ｋ膜の剥離が防止され、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が前記（１）式を満たす封止樹脂層で半導体チップを封止することによって、ｌｏｗ−ｋ膜の剥離防止を達成できることが明らかである。
【産業上の利用可能性】
【００４９】
以上詳述したように本発明によれば、ヤング率、線膨張係数および厚さが一定の関係式を満たす、つまり熱応力を低減できる封止樹脂を選択して半導体チップの封止を行うことによって、半導体チップを構成する低比誘電率絶縁膜の剥離および破壊を防止して信頼性の高い半導体装置を提供できる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態におけるＥ−ＢＧＡパッケージを示す断面図。
【図２】図１の半導体チップを示す断面図。
【図３】例１〜例１０のＥ−ＢＧＡパッケージにおけるＴＣＴ後のｌｏｗ−ｋ膜剥離の有無を示す特性図。
【図４】封止樹脂層が室温での線膨張係数（α）、室温でのヤング率（Ｅ）がより好ましい式を満たす条件の下での例１〜例１０のＥ−ＢＧＡパッケージにおけるＴＣＴ後のｌｏｗ−ｋ膜剥離の有無を示す特性図。
【図５】例１１〜例２０のＥ−ＢＧＡパッケージにおけるＴＣＴ後のｌｏｗ−ｋ膜剥離の有無を示す特性図。
【符号の説明】
【００５１】
２…高密度多層配線板、３…放熱用金属キャップ、４…半導体チップ、７…封止樹脂層、１１…シリコン基板、１２1〜１２5…低比誘電率の層間絶縁膜、１５、１６…配線、１７…ビアフィル。
【図１】
2005136087.tif 000006
【図２】
2005136087.tif 000007
【図３】
2005136087.tif 000008
【図４】
2005136087.tif 000009
【図５】
2005136087.tif 000010
【手続補正書】
【提出日】平成16年11月9日(2004.11.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
すなわち、図３に示す前記（５）式から導かれたＥ、αを変数とする二次関数：Ｅ＝２２２８／（α−３．５）2の曲線を境（曲線は含まず）にして左側の領域の線膨張係数（α）、ヤング率（Ｅ）の値を有する封止樹脂層で封止された例１〜例６のＥ−ＢＧＡパッケージでは半導体チップのｌｏｗ−ｋ膜の剥離を防止できる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
また、Ｅ＜０．７９２／｛（α−αs）2×ｈ｝…（４）の式にｈ［４００μｍ＝０．４×１０-3（ｍ）］およびαs［シリコン基板の線膨張係数（３．５ｐｐｍ）］を代入して算出したＥ＜０．７９２／｛（α−３．５）2×０．４×１０-3｝…（６）の式から導き出した図４に示すＥ、αを変数とする二次関数：Ｅ＝１９８０／（α−３．５）2の曲線を境（曲線は含まず）にして左側の領域の線膨張係数（α）、ヤング率（Ｅ）の値を有する封止樹脂層を用いることによって、この封止樹脂層で封止されたＥ−ＢＧＡパッケージに搭載された半導体チップのｌｏｗ−ｋ膜の剥離をより確実に防止できた。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
図５から明らかなように６００μｍ膜厚（ｈ）の封止樹脂層において室温での線膨張係数（α）、室温でのヤング率（Ｅ）が本発明の（１）式、Ｅ＜０．８９１／｛（α−αs）2×ｈ｝にｈ［６００μｍ＝０．６×１０-3（ｍ）］、αs［シリコン基板の線膨張係数（３．５ｐｐｍ）］を代入したＥ＜０．８９１／｛（α−３．５）2×０．６×１０-3｝…（７）の関係を満たす例１１〜例１３、例１５のＥ−ＢＧＡパッケージはＴＣＴを５００サイクル行った後でも半導体チップのｌｏｗ−ｋ膜の剥離を防止できることがわかる。すなわち、図５に示す前記（７）式から導かれたＥ、αを変数とする二次関数：Ｅ＝１４８５／（α−３．５）2の曲線を境（曲線は含まず）にして左側の領域の線膨張係数（α）、ヤング率（Ｅ）の値を有する封止樹脂層で封止されたＥ−ＢＧＡパッケージでは半導体チップのｌｏｗ−ｋ膜の剥離を防止できる。また、封止樹脂層の膜厚を６００μｍと増大させると、膜厚４００μｍの場合ではｌｏｗ−ｋ膜の剥離が観察されなかったＥ−ＢＧＡパッケージ（図３の例４および例６）は剥離が見られ、室温での線膨張係数（α）、室温でのヤング率（Ｅ）および膜厚（ｈ）が前記（１）式［または（７）式］を満たす封止樹脂層で半導体チップを封止することによって、ｌｏｗ−ｋ膜の剥離防止を達成できることが明らかである。