(57)【要約】【課題】  パターン精度を高めつつ、高精度のパターン評価を行なうことのできる半導体装置を提供する。【解決手段】  半導体基板表面に導電性膜を形成する工程と、前記導電性膜をパターニングして導電性膜の機能パターンを形成するパターニング工程とを含む半導体装置の製造方法において、前記パターニング工程で用いられるマスクパターンが、前記導電性膜の機能パターンのパターン精度を維持できるように形成されたダミーパターンと、前記ダミーパターンのうち機能パターンに近接した位置に設けられたダミーパターンの少なくとも一つに接続されたパッドとを含み、前記パターニング工程で形成された前記パッドを用いて前記パッドに接続されたダミーパターンの抵抗値を測定する工程と、前記抵抗値が所定の範囲内であるか否かを判断するパターン評価工程とを含む。【選択図】図１
2005209713.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面に導電性膜を形成する工程と、
前記導電性膜の機能パターンと、パターン精度を維持できるように付加されたダミーパターンと、前記ダミーパターンの少なくとも一つに接続されたパッドとを含むマスクパターンを用いて、前記導電性膜をパターニングして導電性膜のパターンを形成するパターニング工程と、
前記パターニング工程で形成された前記パッドを用いて前記パッドに接続されたダミーパターンの抵抗値を測定する工程と、
前記抵抗値が所定の範囲内であるか否かを判断するパターン評価工程とを含む半導体装置の製造方法。
【請求項２】
前記ダミーパターンのうち機能パターンに近接した位置に設けられたダミーパターンにパッドを設けるようにした請求項１に記載の半導体装置の製造方法。
【請求項３】
前記パッドは機能パターンと類似したパターン形状をなすように形成されたダミーパターンに設けられるようにした請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記ダミーパターンは、前記機能パターンとの総面積との和がパターン精度を維持できる程度となるように形成される請求項1乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記測定する工程は、前記パターニング工程後、絶縁膜を形成し、前記絶縁膜を平坦化する工程を実行した後に、実行される請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記平坦化する工程は、化学機械研磨（ＣＭＰ：Chemical  Mechanical  Polishing）工程を含む請求項５に記載の半導体装置の製造方法。
【請求項７】
光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、
前記電荷転送電極の形成工程が、
ゲート酸化膜の形成された半導体基板表面に、第１層導電性膜のパターンを形成することにより、第１の電極および前記周辺回路部の配線を形成する第１層配線形成工程と、
前記第１の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、
前記第１の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２の電極を構成する第２層導電性膜を形成する工程と、
前記第２層導電性膜をＣＭＰ法により、平坦化する工程とを含む単層電極構造の電荷転送電極を形成する工程とを含み、
前記第1層導電性膜のパターンは、電荷転送電極を構成する機能パターンに近接して、パッドを備えたダミーパターンをもつように形成されており、
前記エッチングする工程の後、前記パッドを用いて前記ダミーパターンの抵抗値を測定する工程と、
前記抵抗値が所定の範囲内であるか否かを判断するパターン評価工程とを含む請求項1に記載の半導体装置の製造方法。
【請求項８】
さらに前記電荷転送部に接続される周辺回路部を含み、
前記第１層導電性膜形成工程は、前記第１の電極と前記周辺回路部の配線との間に、前記固体撮像素子の動作に寄与しないダミーパターンを含むように形成する工程である請求項７記載の半導体装置の製造方法。
【請求項９】
前記第1層導電性膜形成工程は、CMP工程において膜厚の局所的微細化を生じないように、あらかじめ、パターンの設置密度の範囲を決定する工程と、
前記決定された設置密度範囲となるように、前記固体撮像素子の動作に寄与しないダミーパターンを追加してレイアウト設計を行うようにした請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
半導体装置表面に形成された導電性膜からなる機能パターンと、前記機能パターンに近接して設けられ、両端にパッドを有するダミーパターンとを含む半導体装置であって、
前記ダミーパターンは、前記機能パターンに電気的に接続されていない浮遊パターンで構成された半導体装置。
【請求項１１】
光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子において、前記電荷転送電極が、第１層導電性膜からなる第１の電極と、この第１の電極の側壁を覆う電極間絶縁膜を介して形成される第２層導電性膜からなる第２の電極との単層電極構造を有しており、
前記機能パターンは前記第１の電極と、第１層導電性膜で形成された前記周辺回路部とを含み、
前記第１の電極と、前記周辺回路部との間に、前記第1層導電性膜で構成され、パッドを含むダミーパターンを具備した請求項１０に記載の半導体装置。
【請求項１２】
前記周辺回路部の配線は、前記固体撮像素子の動作に寄与しないダミーパターンを含む請求項１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法にかかり、特にパターン評価機能を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
エリアセンサ等に用いられるＣＣＤを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでいる。
固体撮像素子の製造に際しては、固体撮像素子の作りこまれた基板（シリコン基板）は、フィルタやレンズを積層して、実装される。このため、レンズと光電変換部との位置合わせが重要となり、またその距離すなわち高さ方向の距離も、製造工程における位置精度と、使用時における感度（光電変換効率）とを高めるために、極めて重要な課題となっている。
さらにまた、このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。一方光電変換部を構成するフォトダイオードの面積を小さくすると感度が低下するため、フォトダイオード部の面積は確保しなければならない。
そこで、電荷転送部および周辺回路の配線の微細化をはかり、配線の面積比率を低減することにより、フォトダイオード部の占有面積を確保しつつチップの微細化をはかるべく種々の研究がなされている。
【０００４】
このような状況の中で配線の微細化による高集積化のためには配線層間の層間絶縁膜の平坦性を保つことは重要な技術となる。そこで化学機械研磨（ＣＭＰ：Chemical  Mechanical  Polishing）により層間絶縁膜の平坦化を行うに際し、平坦性の向上のために、図１０（ａ）に示すように、周辺回路１１０２、ダミー回路１１０３もしくはパッドが画素領域１１０１に対して対称位置に配置されるように構成したり、また図１０（ｂ）に示すように、画素領域１１０１の周辺に配置する周辺回路１１０２の一部を配線密度の異なるダミー回路１１０３に置き換える方法が提案されている（特許文献１、［００２３］，図３参照）。
図１０（ａ）では、１辺の全てがダミー回路である場合、図１０（ｂ）では、一辺の一部がダミー回路である場合である。
【０００５】
また画素の中心と基板の中心とを一致させたり、周辺回路にダミー回路を設けたりすることにより、層間絶縁膜の平坦化をはかる方法も提案されている（特許文献２）。
【０００６】
このように従来、画素領域（光電変換部と電荷転送部）と周辺回路との平坦化をはかるために層間絶縁膜の平坦化を行う方法が提案されている。
【０００７】
ところで、従来の単層構造の電荷転送電極を用いた固体撮像素子では、電荷転送電極として多結晶シリコン層を用い、第１層配線を形成した後に、この第１層配線のパターン表面を酸化し、第２層目の転送電極となる多結晶シリコン層を堆積し、ＣＭＰにより全面エッチングを行うことにより電極の単層化を実施している。このＣＭＰ工程において例えば、回路本体を構成する機能パターンの周辺では、下地パターンがなく、エッチング開始時に段差が生じていることが多く、この段差の近傍で過研磨が生じてパターン精度が低下することがある。
【０００８】
また従来の２層電極構造の電荷転送電極をもつ固体撮像素子では、隣接する電極とオーバラップした構造となっているため、高さが高くなる。
通常電荷転送電極を形成した後、電荷転送電極の重なりにより、高さが高くなると、電荷転送電極とフォトダイオードなどの光電変換部との段差が大きくなるため、フォトリソ時の焦点深度の低下による露光精度の低下により、このような残渣により開口が狭められてしまい、開口から光源を見込む角度を広くとることができず、感度を十分にとることができない。
【０００９】
このようにプロセスにおけるいろいろな場面でパターンのばらつきが生じることがある。
【００１０】
例えば、従来の方法では、図１１（ａ）に示すように、ｎ型シリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
【００１１】
続いて、このゲート酸化膜２上に、第１層多結晶シリコン膜３を形成し、酸化シリコン膜４と、窒化シリコン膜５とを形成する。
続いて、そしてこの上層にレジストを塗布する。
【００１２】
そして、図１１（ｂ）に示すように、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、パターン幅０．３から数μｍのレジストパターンＲ１を形成する。ここでこのパターン幅は０．３μｍ以下でもよい。
【００１３】
この後、図１１（ｃ）に示すように、このレジストパターンＲ１をマスクとし、酸化シリコン膜４と、窒化シリコン膜５とをエッチングし、第１の電極のパターニング用のマスクパターンを形成する。
そしてアッシングによりレジストパターンを剥離除去し（図１１（ｄ））、このマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層多結晶シリコン膜３を選択的にエッチング除去し、第１の電極を形成する（図１２（ａ））。
【００１４】
続いて、減圧ＣＶＤ法により第１の電極のパターンの表面に電極間絶縁膜６を形成し（図１２（ｂ））、この上層に第２層多結晶シリコン膜７を形成し（図１２（ｃ））、ＣＭＰにより第２層多結晶シリコン膜７の平坦化を行う（図１２（ｄ））。
【００１５】
そして、図１３（ａ）に示すように、所望のレジストパターンＲ２で被覆する。
この後、図１３（ｂ）に示すように、このレジストパターンＲ２をマスクとして、フォトダイオード３０上の第２層多結晶シリコン膜７を選択的にエッチング除去する。
【００１６】
そして、図１３（ｃ）に示すように、アッシングによりレジストパターンＲ２を除去する。
このようにして、第２層多結晶シリコン膜７からなる第２の電極を形成し、表面の平坦な固体撮像素子電極が形成される。
しかしながらこの方法の場合、第２層多結晶シリコン膜をポリッシングして単層構造の電荷転送電極を製造する際、フォトダイオード領域の周辺回路部に隣接した領域で、電極に過研磨が生じるという問題があった。
また、周辺回路部でのＣＭＰ法特有のパターン依存性（下地パターンの形状依存性）により、増幅回路等を構成すべき領域の過研磨による増幅回路の特性ばらつきが生じるという問題があった。
【００１７】
また、平坦性の悪化により、電荷転送電極より上層の平坦化膜、マイクロレンズ、カラーフィルタなどの各種の膜の膜厚の不均一や形状ばらつきの増大を招くことになり、シェーディング、感度ばらつき、迷光によるスミアの悪化などが発生する。
【００１８】
このため、上述したような方法では、さらなる感度の向上に対応するのは困難であるという問題があった。
【００１９】
このように、従来の固体撮像素子では、単層電極構造の電荷転送電極の平坦化は困難であり、微細化、高集積化に伴い、歩留まりが低下するという問題があった。
また、固体撮像素子の場合、電荷１個の挙動が素子の動作特性を大きく左右することになる。このため電荷転送電極の膜厚のばらつきは配線抵抗のばらつきとなりひいては転送効率低下の原因となる。
【００２０】
一方、従来より、パターン評価のためにＴＥＧ（TEST  ELEMENT  GROUP）パターンを設け、この評価パターンを目視観察することで、パターン精度を評価するという方法が用いられている。
しかしながら、TEGパターンを設けてはいるものの、空き領域に設けることが多いため、パターン領域から離間した位置に、テストパターンを設けていることが多く、必ずしも評価として適切であるとはいえず、転送効率を低下させない程度のパターンのばらつきであっても、不良と判断されてしまったりすることがあった。
また高精度のパターン評価をしようとすると特別な評価パターンを形成しなければならず、占有面積の増大を招くことになっていた。
【特許文献１】特開２００１−３５２０４９号公報
【特許文献２】特開２００２−２５２３３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
このように、従来の方法では、占有面積の増大を招くことなく、高精度にパターン評価を行なうことは困難であった。
これは固体撮像素子だけでなく、他の半導体装置においても同様の問題があった。
本発明は前記実情に鑑みてなされたもので、パターン精度を高めつつ、高精度のパターン評価を行なうことのできる半導体装置を提供することを目的とする。
また本発明は、平坦化工程を含む半導体装置の製造方法において、導電性パターンのパターン精度を高めつつ高精度のパターン評価を行なうことのできる半導体装置を提供することを目的とする。
また本発明は、固体撮像素子において、微細化、多画素化、大型化に際しても、工程の自由度を確保したままで歩留まり低下を生じることなく、表面の平坦化をはかり、加工精度の向上をはかるとともに、過研磨を防止し、高感度で信頼性の高い固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００２２】
そこで本発明では、半導体基板表面に導電性膜を形成する工程と、前記導電性膜の機能パターンと、パターン精度を維持できるように付加されたダミーパターンと、前記ダミーパターンの少なくとも一つに接続されたパッドとを含むマスクパターンを用いて、前記導電性膜をパターニングして導電性膜のパターンを形成するパターニング工程と、前記パターニング工程で形成された前記パッドを用いて前記パッドに接続されたダミーパターンの抵抗値を測定する工程と、前記抵抗値が所定の範囲内であるか否かを判断するパターン評価工程とを含む。
【００２３】
この方法によれば、パターン精度を維持できるように、機能パターンに加えて形成されるダミーパターンにパッドを設け、ダミーパターンの抵抗値を測定することにより、この抵抗値をパターン精度の評価指標としたもので、パターン精度向上のために設けるダミーパターンを評価指標として用いるため、占有面積の増大を招くことがないのみならず工数も増大もなく、高精度の評価を行なうことができる。
【００２４】
また本発明の方法は、前記ダミーパターンのうち機能パターンに近接した位置に設けられたダミーパターンにパッドを設けるようにしたものを含む。
また、機能パターンに近接した位置にダミーパターンを形成しているため、その内側にある機能パターンについては、（ＣＭＰの場合にはダミーパターンの存在によって過研磨を防止することができるなど）、パターン精度の向上をはかることができる。そして、機能パターンに近接した位置にあるダミーパターンの電気的特性（抵抗値）を測定しているため、より実際に近いパターンの状態を測定することができ、高精度のパターン評価をすることができる。
【００２５】
また本発明の方法は、前記パッドは機能パターンと類似したパターン形状をなすように形成されたダミーパターンに設けられるようにしたものを含む。
この構成により、マスクパターンの形成が容易であるとともに、機能パターンに近接してダミーパターンを配置することにより機能パターンの過研磨を抑制することができるのみならず、より機能パターンに近い測定パターンを形成することができ、評価精度の向上をはかることができる。
【００２６】
本発明の方法は、前記ダミーパターンが、前記機能パターンとの総面積との和がパターン精度を維持できる程度となるように形成されるものを含む。
この構成により、パターン密度を所望の値にそろえることによってエッチング精度などのパターニング精度の低下を防ぐことができる。
【００２７】
本発明の方法は、前記測定する工程は、前記パターニング工程後、絶縁膜を形成し、前記絶縁膜を平坦化する工程を実行した後に、実行される。
エッチバックや、ＣＭＰなどの平坦化工程においては、導電性パターンの過研磨や過エッチングを生じ易いが、この方法では、パターン異常の検出が容易となる。
【００２８】
本発明の方法は、前記平坦化する工程は、化学機械研磨（ＣＭＰ：Chemical  Mechanical  Polishing）工程を含む。
特に、ＣＭＰでは過研磨が生じ易いのに対し、機能パターン近傍でパターン精度を検出できるため容易に高精度のパターン評価が可能となる。
【００２９】
本発明の方法は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、前記電荷転送電極の形成工程が、ゲート酸化膜の形成された半導体基板表面に、第１層導電性膜のパターンを形成することにより、第１の電極および前記周辺回路部の配線を形成する第１層配線形成工程と、前記第１の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、前記第１の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２の電極を構成する第２層導電性膜を形成する工程と、前記第２層導電性膜をＣＭＰ法により、平坦化する工程とを含む単層電極構造の電荷転送電極を形成する工程とを含み、前記第1層導電性膜のパターンは、電荷転送電極を構成する機能パターンに近接して、パッドを備えたダミーパターンをもつように形成されており、前記エッチングする工程の後、前記パッドを用いて前記ダミーパターンの抵抗値を測定する工程と、前記抵抗値が所定の範囲内であるか否かを判断するパターン評価工程とを含む。
【００３０】
かかる構成によれば、ダミーパターンを形成しているためパターン精度の向上をはかることができ、さらに電荷転送部に近接して設けられたダミーパターンの抵抗値を測定し、パターン精度の評価を行なうようにしているため、第２の電極をパターニングすることにより平坦かつ膜厚のばらつきのない、高精度のパターン形成が可能となる。
【００３１】
また本発明の方法は、さらに前記電荷転送部に接続される周辺回路部を含み、前記第１層導電性膜形成工程は、前記第１の電極と前記周辺回路部の配線との間に、前記固体撮像素子の動作に寄与しないダミーパターンを含むように形成する工程であるものを含む。
【００３２】
かかる構成によれば、電荷転送部および周辺回路部の配線があらかじめ設定された所定の間隔以上離間しないように、ダミーパターンを形成しているため、ＣＭＰなどの方法により第２の電極をパターニングすることにより平坦かつ膜厚のばらつきのない、高精度のパターン形成が可能となる。そして膜厚のばらつきは抵抗値の測定により簡単かつ高精度に検出可能である。
【００３３】
また、本発明の方法は、前記第1層導電性膜形成工程は、ＣＭＰ工程において膜厚の局所的微細化を生じないように、あらかじめ、パターンの設置密度の範囲を決定する工程と、前記決定された設置密度範囲となるように、前記固体撮像素子の動作に寄与しないダミーパターンを追加してレイアウト設計を行うようにしたものを含む。
ダミーパターンの形成により、パターン密度が調整されるため、本来パターン密度が小さいために、パターン間隔が大きく離間している領域で、膜厚が局所的に小さくなるのを防止することができる。
【００３４】
また本発明の方法は、ダミーパターンの設置間隔が、隣接パターンとの間隔が、前記光電変換部のフォトダイオード開口サイズの０．５倍以上となるように構成されたものを含む。
【００３５】
０．５倍に満たないと、第１の電極上での研磨面積が大となり、相対的な研磨速度が低下するという不都合がある。
【００３６】
また、本発明の方法は、前記ダミーパターンは、その設置間隔が、隣接パターンとの間隔が、前記光電変換部のフォトダイオード開口サイズと同程度以下となるように構成されたものを含む。
【００３７】
望ましくは、前記ダミーパターンは、互いに同電位となるように電気的に接続されていることを特徴とする。
これにより、ダミーパターン間で寄生容量を生じるおそれをなくすことができる。
【００３８】
また望ましくは、前記ダミーパターンは、接地電位に接続されていることを特徴とする。
これによりダミーパターンのチャージアップを防止し、動作特性の向上をはかることができる。
【００３９】
また、前記ダミーパターンは、隣接パターンと同電位となるように接続されていることを特徴とする。隣接パターンとの間に寄生容量を生じることがない。
【００４０】
また本発明の半導体装置は、半導体装置表面に形成された導電性膜からなる機能パターンと、前記機能パターンに近接して設けられ、両端にパッドを有するダミーパターンとを含む半導体装置であって、前記ダミーパターンは、前記機能パターンに電気的に接続されていない浮遊パターンで構成される。
この構成により、ダミーパターンの抵抗を測定することによりパターン精度を評価することができるため、特別の工程を付加することなく容易に高精度のパターン評価を行なうことができ、半導体装置の検査も高精度となる。
【００４１】
また本発明の半導体装置は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子において、前記電荷転送電極が、第１層導電性膜からなる第１の電極と、この第１の電極の側壁を覆う電極間絶縁膜を介して形成される第２層導電性膜からなる第２の電極との単層電極構造を有しており、前記機能パターンは前記第１の電極と、第１層導電性膜で形成された前記周辺回路部とを含み、前記第１の電極と、前記周辺回路部との間に、前記第1層導電性膜で構成され、パッドを含むダミーパターンを具備したものを含む。
【００４２】
また本発明の半導体装置は、前記周辺回路部の配線が、前記固体撮像素子の動作に寄与しないダミーパターンを含む。
【００４３】
また本発明の半導体装置は、前記ダミーパターンは、その設置間隔は、隣接パターンとの間隔が、前記光電変換部のフォトダイオード開口サイズの０．５倍以上であるものを含む。
【発明の効果】
【００４４】
以上説明してきたように、本発明によれば、パターン精度を維持できるように形成されたダミーパターンにパッドを設け、ダミーパターンの抵抗値を測定することにより、この抵抗値をパターン精度の評価指標としたもので、パターン精度向上のために設けるダミーパターンを評価指標として用いるため、占有面積の増大を招くことがないのみならず工数の増大もない。また、機能パターンに近接した位置でパターン精度を測定することができるため、パターン精度の向上をはかるとともに、高精度のパターン評価をすることができる。
また単層電極構造の固体撮像素子の形成に際しても、第１層導電性膜が所定の間隔以上とならないようにテスト用ダミーパターンを含むようにレイアウトしておくことにより、膜減りもなく、平坦な基板表面を得ることができ、また評価に際してもパッド間の抵抗を測定するのみで的確な評価を行うことができる。従って容易に、高感度の単層電極構造の固体撮像素子を提供することが可能となる。
【発明を実施するための最良の形態】
【００４５】
以下本発明の実施の形態について図面を参照しつ説明する。
（第１の実施の形態）
図１乃至図３に、本発明の第１の実施の形態の固体撮像素子の製造方法を示す。
【００４６】
この固体撮像素子は、図１乃至図４に示すように、配線を含む周辺回路部１００と電荷転送部を含む本体部２００とが、あらかじめ設定された所定の間隔以上配線同士が離間しないように、ダミーパターンＤを具備すると共に、このダミーパターンのうち第1の電極に近い位置に配置されたテスト用ダミーパターンＤＴの両端にパッドＰ１〜Ｐ４をもつようにレイアウトされていることを特徴とする。図１は固体撮像素子チップの平面図、図2はそのテスト用ダミーパターンＤＴ周辺を示す図、図３は、テスト用ダミーパターンＤＴの拡大図、図４および図５は素子領域を示す図である。いずれも模式的に示す図である。
この固体撮像素子は、ｎ型シリコン基板１表面に、第１層多結晶シリコン膜からなる第１の電極のパターン間に電極間絶縁膜を介して第２層多結晶シリコン膜からなる第２の電極を形成した単層構造の電荷転送電極を形成するに際し、第２の電極を形成すべく第２層導電性膜をＣＭＰにより平坦化して分離することによって形成される。そこでこの平坦化に先立ち、周辺回路部および電荷転送部の第１層多結晶シリコン膜が、あらかじめ設定された所定の間隔以上互いに離間しないように、ダミーパターンＤを具備すると共に、このダミーパターンのうち第1の電極に近い位置に配置されたテスト用ダミーパターンＤＴの両端にパッドＰ１〜Ｐ４を具備したものである。
このテスト用ダミーパターンＤＴは実際の電荷転送部の第２層多結晶シリコン層と同一パターンをなすように形成されている。
製造に際しては、第1層多結晶シリコン膜のパターニングに用いられるレイアウトパターンにこのパッドとダミーパターンを付加するようにレイアウトされたマスクパターンを用いる点が異なるのみで、他の工程については通常の工程と同様に形成すればよい。
これにより、製造に際し、光電変換部を構成するフォトダイオード３０、電荷転送部４０を含む本体部２００および周辺回路部１００において、膜減りもなく、良好に平坦化できる。
また、このパッドに測定針を接続し、テスト用ダミーパターンＤＴの抵抗値を測定することにより、パターンの膜厚、幅が精度よく形成されているか否か測定することができる。
この抵抗値によってパターン精度を評価することができ、確実で信頼性の高い評価が可能となる。
【００４７】
なおこのゲート酸化膜は、酸化シリコン膜２ａと窒化シリコン膜２ｂと酸化シリコン膜２ｃとの３層構造膜で構成される。
【００４８】
なお、図４および図５に素子領域の概要説明図を示す。なお、シリコン基板１には、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード３０の間に形成される。
【００４９】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネルは、図４では図示していないが、電荷転送部４０が延在する方向と交差する方向に、形成される。
【００５０】
なお、図４においては、電極間絶縁膜３のうち、フォトダイオード３０と電荷転送部４０との境界近傍に形成されるものの記載を省略してある。
【００５１】
図５に示すように、シリコン基板１内には、フォトダイオード３０、電荷転送チャネル３１、チャネルストップ領域３２、電荷読み出し領域３３が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜６と電荷転送電極（第１の電極３、第２の電極７）が形成される。
【００５２】
電荷転送部４０は、上述したとおりであるが、図５に示すように、電荷転送部４０の電荷転送電極上面には絶縁膜７０が形成される。７１は遮光膜、７２はＢＰＳＧからなる絶縁膜、７３はＰ−ＳｉＮからなる絶縁膜（パッシベーション膜）、７４は透明樹脂膜からなる平坦化層である。
【００５３】
固体撮像素子の上方には、フォトダイオード３０部分を除いて遮光膜７１が設けられ、さらにカラーフィルタ５０、マイクロレンズ６０が設けられる。また、カラーフィルタ５０とマイクロレンズ６０との間は、絶縁性の透明樹脂等からなる平坦化層６１が充填される。電荷転送部４０および電極間絶縁膜４を除いて通例のものと同様であるので説明を省略する。
また、図５では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【００５４】
次にこの固体撮像素子の製造工程について詳細に説明する。
方法としての特徴は、第1の電極を形成するためのマスクパターンにダミーパターンとパッドを備えたテスト用ダミーパターンを周辺回路と素子領域との間に形成し、ＣＭＰ後にこのパッド（例えば図３のＰ１またはＰ３とＰ２またはＰ４）間の抵抗値を測定し、所望の範囲にあるか否かを評価する工程を含むことにある。
【００５５】
まず、不純物濃度１．０×１０１６ｃｍ−３程度のｎ型のシリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
【００５６】
続いて、このゲート酸化膜２上に、ＳｉＨ４を反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．４μｍの第１層多結晶シリコン膜を形成する。このときの基板温度は６００〜７００℃とする。この後ＰＯＣｌ３とＮ２とＯ２との混合ガス雰囲気中で９００℃の熱処理を行い第１層多結晶シリコン膜３をドーピングする（リン酸処理）。
【００５７】
この後、減圧ＣＶＤ法により膜厚１５ｎｍの酸化シリコン膜と、膜厚５０ｎｍの窒化シリコン膜とを形成する（図６（ａ））。
続いて、そしてこの上層にポジレジストを厚さ０．５〜１．４μｍとなるように塗布する。
【００５８】
そして、フォトリソグラフィにより第1の電極を形成するためのマスクパターンにダミーパターンとパッドを備えたテスト用ダミーパターンを備えた所望のマスクを用いて露光し、現像、水洗を行い、レジストパターンＲ１を形成する（図６（ｂ））。このレジストパターンＲ１は、周辺回路部用レジストパターンＲ１Ｐと固体撮像素子部形成用レジストパターンＲ１Ｃとの間にテスト用ダミーパターンＲ１Ｔを備えている。
【００５９】
この後、ＣＨＦ３とＣ２Ｆ６とＯ２とＨｅとの混合ガスを用いた反応性イオンエッチングにより、酸化シリコン膜と、窒化シリコン膜とをエッチングし、第１の電極のパターニング用のマスクパターンを形成する（図６（ｃ））。
そしてアッシングによりレジストパターンを剥離除去する（図６（ｄ））。
【００６０】
この後、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりこのマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層多結晶シリコン膜３を選択的にエッチング除去し、第１の電極および周辺回路の配線を形成する（図７（ａ））。ここではＥＣＲあるいはＩＣＰなどのエッチング装置を用いるのが望ましい。ここではテスト用ダミーパターンＤ１Ｔ、ダミーパターンＤ（図示せず）が形成されている。
【００６１】
続いて、表面酸化後、減圧ＣＶＤ法により第１の電極のパターンの表面に膜厚８０ｎｍの酸化シリコン膜からなる電極間絶縁膜６を形成する（図７（ｂ））。
【００６２】
次に、ＳｉＨ４ガスを用いた減圧ＣＶＤ法により膜厚０．４〜０．７μｍの第２層多結晶シリコン膜７を形成する（図７（ｃ））。このとき第２層多結晶シリコン膜７の膜厚は第１層多結晶シリコン膜およびその上層の酸化シリコン膜および窒化シリコン膜の膜厚の合計膜厚と同程度かそれよりも厚くなるように形成する必要がある。これにより完全な平坦化が可能となる。ここでも第１層多結晶シリコン膜と同様にリン酸処理を行う。
【００６３】
そして、図７（ｄ）に示すように、ＣＭＰにより第２層多結晶シリコン膜７の平坦化を行う。ＣＭＰは、研磨荷重が３．０ｐｓｉ、定盤の回転速度が１００ｒｐｍとなるようにして実行する。
この工程により膜減りもなく平坦な表面を得ることができる。
【００６４】
この後、図８（ａ）に示すように、固体撮像素子形成部および周辺回路部の一部を覆うようにレジストパターンＲ２を形成し、このレジストパターンＲ２をマスクとして、フォトダイオード３０上およびテスト用ダミーパターン間に形成された第２層多結晶シリコン膜７をエッチング除去する（図８（ｂ））。
【００６５】
そして、図８（ｃ）に示すように、アッシングによりレジストパターンＲ２を除去する。
【００６６】
このようにして、第２層多結晶シリコン膜７からなる第２の電極を形成し、表面の平坦な固体撮像素子電極が形成される。
【００６７】
この後テスト用ダミーパターンＤ１ＴのパッドＰ１，Ｐ２に測定針を接続し抵抗値を測定する。続いてパッドＰ１，Ｐ４、パッドＰ２，Ｐ３に測定針を接続し抵抗値を測定する。このようにして得られた測定値の平均をとりこの平均値があらかじめ測定された所望の抵抗値の範囲にあるか否かでこの固体撮像素子電極のパターンの良否を判定する。
【００６８】
そしてこの上層に遮光膜としてのタングステン膜７１、膜厚１００ｎｍのＢＰＳＧ膜７２、Ｐ−ＳｉＮ膜７３を形成した後、膜厚７００ｎｍの透明樹脂膜７４を形成し、８５０℃でリフローし平坦化する。このようにして絶縁膜７０を得る。この後、カラーフィルタ５０、平坦化層６１、マイクロレンズ６０などを形成して、図４および図５に示すような固体撮像素子を得る。
【００６９】
かかる構成によれば、テスト用ダミーパターンＤ１ＴおよびダミーパターンＤを形成しておき、第２層多結晶シリコン膜のＣＭＰを行うようにしているため、パターン密度の小さい領域がなく、従って膜減りもなく平坦化をはかることができる。また、固体撮像素子部に近接して設けられたテスト用ダミーパターンのパッドに測定針を接続するのみで容易にテスト用ダミーパターンの抵抗値を測定することができる。従ってテスト用ダミーパターンの膜厚あるいはパターン幅が所定の範囲にあるか否かを的確に評価することができ、不良品の検出も適切に行なうことができ、信頼性の高い固体撮像素子を提供することが可能となる。
【００７０】
（第２の実施の形態）
次に、パターン精度を維持できるダミーパターン配置を測定するため、第１層多結晶シリコン膜で形成する第１の電極３の間隔を変化させて平坦性の達成度を測定した。図９（ａ）乃至（ｄ）に、第１の電極３同士の間隔をフォトダイオードの開口幅ＰＤの１／２（図９（ａ））、第１の電極３同士の間隔をフォトダイオードの開口幅ＰＤの２／３（図９（ｂ））、第１の電極３同士の間隔をフォトダイオードの開口幅ＰＤ（図９（ｃ））、第１の電極３同士の間隔をフォトダイオードの開口幅ＰＤの３／４（図９（ｄ））とした場合の第２層導電性膜７を形成した状態を示す。
その結果図９（ａ）に示すように第１の電極３同士の間隔をフォトダイオードの開口幅ＰＤの１／２よりも近接させた場合、ＣＭＰすべきパターン面積が増加し、この部分の研磨速度が低下するため、平坦化が困難となる場合があった。
以上の結果から、第１の電極３の間にダミーパターンを配して、パターン間隔をフォトダイオードの開口幅ＰＤの１／２以上となるように、レイアウトするようにする。
これにより、パターン精度の向上が可能となる。
【００７１】
なお、前記実施の形態では、導電性膜として、多結晶シリコン膜を用いたが、多結晶シリコン膜に限定されることなく、アモルファスシリコン、マイクロクリスタルシリコンなど他の導電性膜を用いてもよい。また、これら導電性膜の低抵抗化のためのドーピングに際しては、成膜と同時にドーピングを行うようにしてもよい。
【００７２】
（第３の実施の形態）
また、前記実施の形態では固体撮像素子について説明したが、半導体装置の配線パターンの形成あるいはエッチバックあるいはＣＭＰ工程を用いた平坦化処理工程を伴う半導体装置の形成にも同様に適用可能である。
例えば層間絶縁膜の平坦化に際し、配線パターン密度を調整しダミーパターンを形成するとともにパッドを形成し、ＴＥＧパターンを形成しておくようにしてもよい。これにより、この抵抗値を測定するのみで過研磨の検出が高精度かつ容易に可能となる。
【産業上の利用可能性】
【００７３】
以上説明してきたように、本発明によれば、パターン精度の向上と評価の容易化を同時に実現できることから高精度の半導体装置を形成することができる。
また、パターン精度の向上をはかり第２層導電性膜を平坦化して単層電極構造の電荷転送電極を形成するに際し、第１層導電性膜が所定の間隔以上とならないようにダミー用テストパターンを含むように、レイアウトしておくだけで、パターン精度の評価が容易となり、膜減りもなく、平坦な基板表面を得ることができ、高感度の単層電極構造の固体撮像素子を提供することが可能となる。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図２】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図３】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図４】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図５】本発明の第１の実施の形態の固体撮像素子を示す断面図である。
【図６】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図７】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図８】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図９】本発明の固体撮像素子における第１の電極の間隔と平坦度達成との関係を示す説明図である。
【図１０】従来例の固体撮像素子を示す図である。
【図１１】従来例の固体撮像素子の製造工程を示す図である。
【図１２】従来例の固体撮像素子の製造工程を示す図である。
【図１３】従来例の固体撮像素子の製造工程を示す図である。
【符号の説明】
【００７５】
１  シリコン基板
２  ゲート酸化膜
３  第１の電極（第１層多結晶シリコン膜）
６  電極間絶縁膜
７  第２の電極（第２層多結晶シリコン膜）
３０  フォトダイオード部
４０  電荷転送部
５０  カラーフィルタ
６０  マイクロレンズ
７０  絶縁膜
【図１】
2005209713.tif 000003
【図２】
2005209713.tif 000004
【図３】
2005209713.tif 000005
【図４】
2005209713.tif 000006
【図５】
2005209713.tif 000007
【図６】
2005209713.tif 000008
【図７】
2005209713.tif 000009
【図８】
2005209713.tif 000010
【図９】
2005209713.tif 000011
【図１０】
2005209713.tif 000012
【図１１】
2005209713.tif 000013
【図１２】
2005209713.tif 000014
【図１３】
2005209713.tif 000015