(57)【要約】  【課題】   半導体のウエハにバーンインを実施するための半導体装置において、バーンイン装置の小型化、実施時間の短縮を目的とする。  【解決手段】   電源１０４から供給された電源により、電磁波発生器１００は電磁波を発生し、ウエハ１０１内のゲート電極に誘導電位が発生する。半導体素子１０１の基板電位はサブストレートプレート１０２により０Ｖに固定されているため、半導体ウエハ内のゲート電極と基板との間には電圧ストレスがかかるため、半導体素子１０１にバーンインテストを行うことができる。【選択図】  図１   
2005101634.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハに、電磁波を照射する電磁波発生手段と、
電磁波の照射によって半導体ウエハにかかるストレスを検出するストレス検出手段と、
検出されたストレスにより、前記電磁場の強度を調整する手段と、
を有する半導体検査装置。
【請求項２】
前記電磁波は、電界強度が一定の範囲内で正弦関数で変化する電磁波である請求項１に記載の半導体検査装置。
【請求項３】
前記電磁波は、電界強度が、第1の期間には第1の強度で第1の方向に、
また第２の期間（第1の期間より長い）には第１の方向と逆方向に第２の強度（第１の強度より小さい）と変化する電磁波である請求項１に記載の半導体検査装置。
【請求項４】
半導体ウエハに、電磁波を照射する工程と、
電磁波の照射によって半導体ウエハにかかるストレスを検出する工程と、
検出されたストレスにより、前記電磁場の強度を調整する工程と、
を有する半導体検査方法。
【請求項５】
前記電磁波は、電界強度が一定の範囲内で正弦関数で変化する電磁波である請求項４に記載の半導体検査方法。
【請求項６】
前記電磁波は、電界強度が、第1の期間には第1の強度で第1の方向に、
また第２の期間（第1の期間より長い）には第１の方向と逆方向に第２の強度（第１の強
度より小さい）と変化する電磁波である請求項４に記載の半導体検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バーンインを半導体ウエハに非接触に行なう半導体検査装置に関するものである。
【背景技術】
【０００２】
近年、半導体素子の生産数の増大に伴い、半導体素子に負荷をかけて負荷に耐えたもののみを製品として出荷するバーンインによる半導体スクリーニングの技術はますますその小型化、実施時間の短縮化が求められている。
【０００３】
バーンインを行う方法として、半導体素子のウエハの段階でプローブピンを当てて電圧をかけ、バーンインを実施することが行なわれている。
【０００４】
図４は、従来の実施の形態に係わる半導体検査装置の構成図を示すものである。図４における各構成要件を説明する。
【０００５】
４０１は、バーンインを受けるウエハ状態の半導体素子である。
【０００６】
４０２は、ウエハ状態の半導体素子４０１を支持するサブストレートプレートである。
【０００７】
４０３は、半導体素子４０１にプローブピンを当てるプローブカードである。
【０００８】
４０４は、プローブカード４０３のプローブピンを通して、半導体素子４０１に信号を与えるテスターである。
【０００９】
次に、以上のように構成された半導体検査装置において、その動作を説明する。
【００１０】
サブストレートプレート４０２は接地されており、その電位は０Ｖに固定されている。半導体素子４０１は、サブストレートプレート４０２と電気的に接触しているため、半導体素子４０１の基盤電位はやはり０Ｖに固定されている。次にテスター４０４から信号が発生される。この信号はプローブカード４０３のプローブピンを通して半導体素子４０１に与えられる。プローブカード４０３のプローブピンが接触している半導体素子４０１内のチップは、テスター４０４が発生した信号により動作するため、チップ内のゲート電極に電圧がかかる。従って、半導体素子４０１内のゲート電極と半導体素子４０１の基板との間には電圧ストレスがかかることになる。つまり、半導体素子４０１はバーンインが実施されたことになる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記従来の構成では、ウエハ上の検査端子毎にプローブピンが必要であり、多数のプローブピンを持つプローブカードを品種毎に用意しなければならないという課題を有していた。
【００１２】
本発明は上記課題を解決するためのもので、プローブピンを用いず非接触で半導体のバーンインを用いた検査を行なう半導体検査装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の半導体検査装置は、
バーンインテストを行う半導体ウエハと、
前記半導体ウエハに電流に対応した電磁波を照射することによりバーンインテストを行う電磁波発生手段と、
電磁波の照射によって半導体ウエハにかかるストレスを検出するストレス検出手段と、を備えるものである。
【００１４】
上記構成により、半導体ウエハのバーンイン検査を非接触で行うことができ、例えばプローブカードを半導体製品毎に用意する必要がなくなり、検査コストの低減を実現できるという効果がある。
【００１５】
上記電磁波照射の具体例として、電界強度が一定の範囲内で正弦関数で変化する電磁波を照射する手段がある。
【００１６】
このように比較的発生が容易な正弦波関数で変化する電磁波を用いることにより、簡単な回路で実現することができるという効果がある。
【００１７】
電磁波照射の別の例として、電界強度が、第1の期間には第1の強度で第1の方向に、また第２の期間（第1の期間より長い）には第１の方向と逆方向に第２の強度（第１の強度より小さい）と変化する電磁波を照射する手段がある。
【００１８】
このような電磁波により、逆方向の電界が印加されるのを押さえることができ、デバイスを破壊することなくバーンインテストを行うことができるという効果がある。
【発明の効果】
【００１９】
本発明は、電磁波発生手段と半導体ウエハとを用いることにより、多数必要であったプローブが不要になり、また上記構成により、半導体をウエハの段階で非接触にバーンイン検査することが可能となり、プローブを用いた場合に比べ、多数のプローブを小型の電磁波発生器で置き換えることが可能となり、また位置合わせや接触強度の調整が不要となるので、検査装置の小型化、検査時間の短縮化が可能となる。
【発明を実施するための最良の形態】
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１に係わる半導体検査装置の構成図を示すものである。まず、図１における各構成要件を説明する。
【００２１】
１００は、半導体素子に電磁波を照射し、バーンインを行なうための電磁波を発生する電磁波発生器である。
【００２２】
１０１は、バーンインを受けるウエハ状態の半導体素子である。
【００２３】
１０２は、ウエハ状態の半導体素子１０１を支持するサブストレートプレートである。
【００２４】
１０３は、電磁波発生器１００を制御する制御部である。
【００２５】
１０４は、電磁波発生器１００を動作させるための電源である。
【００２６】
１０５は、電源１０４を制御する電源制御部である。
【００２７】
１０６は、サブストレートプレートから接地電位へ流れる電流を測定する検査部である。
【００２８】
Ｓ１００は、電磁波発生器１００から発生される電磁波である。
【００２９】
Ｉ１０１は、サブストレートプレートから接地電位へ流れる電流である。
【００３０】
Ｓ１０５は、電源制御部１０５の出力信号である。
【００３１】
Ｓ１０５ａは、電源制御部１０５への基準電流信号である。
【００３２】
Ｓ１０６は、検査部１０６の出力信号である。
【００３３】
電磁波発生器１００は、電源１０４から供給された電流に比例した強度の電磁波を発生する。
【００３４】
電源１０４は、Ｓ１０５に比例した電流を電磁波発生器１００に供給する。
【００３５】
制御部１０５は、Ｓ１０６の値がＳ１０５ａで設定された電流値より小さい場合はＳ１０５の出力値を上げ、Ｓ１０５の値がＳ１０５ａで設定された電流値より大きい場合はＳ１０５の出力値を下げ、Ｓ１０５の値がＳ１０５ａで設定された電流値と等しい場合はＳ１０５の出力値を保持する。また初期状態においては、０を出力するものとする。
【００３６】
検査部１０６は、Ｉ１０１を測定して、その交流電流の振幅をＳ１０６に出力する。
【００３７】
次に、以上のように構成された半導体検査装置において、その動作を説明する。図２にＳ１０５ａとＩ１０１とＳ１０６とＳ１０５とＳ１００のタイミング図である。
【００３８】
サブストレートプレート１０２は接地されており、その電位は０Ｖに固定されている。半導体素子１０１は、サブストレートプレート１０２と電気的に接触しているため、半導体素子１０１の基盤電位はやはり０Ｖに固定されている。また、半導体素子１０１のゲート電極は、配線やリーク成分の存在により初期状態では０Vに固定されている。バーンインが実施されると、半導体素子１０１内で電磁波が照射される部分のゲート電極の総面積に比例した交流電流がサブストレートプレートと接地電位との間で流れることになる。以下に定量的な考察を行なう。
【００３９】
電磁波発生器１００から発生される電磁波の周波数をｆ(Hz)、電磁波の電界の強さをE0(V/m)、電磁波の照射面積をS(m2)とする。半導体素子１０１の平均ゲート酸化膜厚をd(m)、平均ゲート密度をDとする。時間t(s)において、電磁波発生器１００から発生される電磁波の電界E(V/m)は複素数表示を使えば、
E = E0 exp(j2πft)
と表される。但し、jは虚数単位である。半導体素子１０１に電磁波発生器１００から電磁波が照射されるとき、その照射範囲にふくまれる総ゲート面積はD×S(m2)であるので、ゲートに電場Eがかかることによりサブストレートプレートから接地電位に流れる電流Ｉ１０１は次式で表される。
【００４０】
Ｉ１０１= ε・D・S/d × d・E0 j2πfexp(j2πft)
=  2πf・ε・D・S・E0exp(j(2πft+π/2))  - - - - -  (1)
但し、εは透磁率である。上式からＩ１０１は、半導体素子１０１内で電磁波が照射される範囲の総ゲート面積に比例し、また電磁波の電界の強さE0(V/m)に比例することが示された。バーンインはゲート酸化膜に定められた電界の強さをかける試験である。従って、基準の電界の強さをE1(V/m)とすれば、(1)式から交流電流Ｉ１０１の振幅が次式で表されるI1(A)となったとき、バーンインが実施されたことになる。
【００４１】
I1 = 2πf・ε・D・S・E1(A)
まず、Ｓ１０５ａにI1(A)を設定する。初期状態においては、電流Ｉ１０１は0(A)であるので、Ｓ１０６は0(A)である。１０５はＳ１０５ａとＳ１０６を比較して、出力値Ｓ１０５を初期状態の０から上げていく。この時の状態は図２において、０(秒）のときである。Ｓ１０５の電圧が上昇するにつれて、電源１０４が電磁波発生器１００に供給する電流が多くなり、電磁波発生器１００が発生する電磁波の強度も強くなるので、電流Ｉ１０１は大きくなる。この時の状態は、図２において、０（秒）からＳ１０６がI1(A)に等しくなるｔ１（秒）の間である。時間ｔ１（秒）の時に、Ｓ１０６がI1(A)と等しくなるため、Ｓ１０５はその値を保持する。従って、ｔ１（秒）以降は１０４から一定電流が供給されるため、一定強度の電磁波が１０１に照射される。次に時間がｔ２（秒）の時にＳ１０５ａに０（Ａ）を設定する。１０５はＳ１０６とＳ１０５ａを比較して、出力値Ｓ１０５を下げていく。Ｓ１０５が下降するにつれて、電源１０４が電磁波発生器１００に供給する電流が少なくなり、電磁波発生器１００が発生する電磁波の強度も弱くなるので、Ｉ１０１は小さくなる。この時の状態は図２において、ｔ２（秒）からＳ１０６が０（Ａ）となるｔ３(秒）の間である。時間ｔ３（秒）の時に、Ｓ１０６が０（Ａ）となり、Ｓ１０５ａと等しくなるので、Ｓ１０６は０の値を保持することになる。従って、図２において、ｔ１（秒）からｔ２(秒）の間は１０１に所定のストレスをかけることになるので、
ｔ２（秒）−ｔ１(秒）
の時間だけバーインが実施されたことになる。但し、半導体素子１０１内のゲート酸化膜にはE1(V/m)がかかるだけでなく、-E1(V/m)もかかることになる。ゲート酸化膜には逆電界をかけた場合、キャリアの移動により特性劣化することがあるため許容される以上の逆電界をかけない工夫が必要である。
【００４２】
（実施の形態２）
図３は電磁波発生器から発生される電磁波を電磁パルスにした場合のタイミング図である。構成は図１と同じであるとする。
【００４３】
ゲート酸化膜に許容される逆電界をE2(V/m)とする。電磁パルスのデューティー比Dutyを、
Duty=E2/(E1+E2)
に設定する。あとの動作は実施の形態１と同じである。ここで注目すべきは、図３において電磁パルスの電界が順方向である正の値はE1(V/m)であるのに対し、逆方向である負の値は-E2(V/m)となることである。よって、この構成によればゲート酸化膜には許容される以上の逆電界をかけないことが実現できる。
【００４４】
なお、バーンインを効率よく実施するために、半導体素子１０１においては、ゲート酸化膜の上方にはメタル配線を配置しないほうがよい。
【００４５】
上記構成により、半導体をスライスの段階で非接触にバーンインを実施することが可能となり、プローブを用いた場合に比べ、多数のプローブを小型の電磁波発生器で置き換えることが可能となり、また位置合わせや接触強度の調整が不要となるので、検査装置の小型化、検査時間の短縮化が可能となる。
【産業上の利用可能性】
【００４６】
本発明にかかる半導体検査方法は、非接触でのバーンイン検査に有効である。
【図面の簡単な説明】
【００４７】
【図１】本発明の半導体検査装置の構成図
【図２】本発明の実施の形態１に係わる動作を示すタイミング図
【図３】本発明の実施の形態２に係わる動作を示すタイミング図
【図４】従来の半導体検査装置の構成図
【符号の説明】
【００４８】
１００  電磁波発生器
１０１  半導体ウエハ
１０２  サブストレートプレート
１０３  制御部
１０４  電源
１０５  電源制御部
１０６  検査部
Ｓ１００  電磁波
Ｉ１０１  電流
【図１】
2005101634.tif 000003
【図２】
2005101634.tif 000004
【図３】
2005101634.tif 000005
【図４】
2005101634.tif 000006