(57)【要約】【課題】  高い特性と信頼性と耐久性を持つＳｉ基板上のＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）の半導体デバイスおよびその製造方法および光伝送システムを提供する。【解決手段】  Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長による化合物半導体層が設けられている第１の基体上に、ＧａＡｓ単結晶基板上にエピタキシャル成長により形成されたＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体が直接接合されていることを特徴としている。【選択図】      図４
2005159071.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長による化合物半導体層が設けられている第１の基体上に、ＧａＡｓ単結晶基板上にエピタキシャル成長により形成されたＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体が直接接合されていることを特徴とする半導体デバイス。
【請求項２】
請求項１記載の半導体デバイスにおいて、前記第１の基体の接合面と前記ＧａＡｓ系面発光レーザ構造体の接合面とが、同一材料の化合物半導体層からなっていることを特徴とする半導体デバイス。
【請求項３】
Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長により化合物半導体層を設けて第１の基体を形成する工程と、ＧａＡｓ単結晶基板上にエピタキシャル成長した犠牲層とエピタキシャル成長したＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体積層膜とを順次積層して第２の基体を形成する工程と、前記第１の基体と第２の基体とを直接接合する工程と、前記犠牲層自体をエッチングしてＧａＡｓ単結晶基板をリフトオフにより除去する工程とを有していることを特徴とする半導体デバイスの製造方法。
【請求項４】
Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長により化合物半導体層を設けて第１の基体を形成する工程と、ＧａＡｓ単結晶基板上にエピタキシャル成長した犠牲層とエピタキシャル成長したＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体積層膜とを順次積層した後、前記犠牲層自体をエッチングしてＧａＡｓ単結晶基板をリフトオフにより除去し第２の基体を形成する工程と、前記第１の基体と第２の基体とを直接接合する工程とを有していることを特徴とする半導体デバイスの製造方法。
【請求項５】
請求項１または請求項２記載の半導体デバイスにおいて、前記ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体中には、ＧａＩｎＮＡｓ系材料を含む活性層が設けられていることを特徴とする半導体デバイス。
【請求項６】
請求項１，請求項２，請求項５のいずれか一項に記載の半導体デバイスにおいて、Ｓｉ系単結晶基板の表面、裏面、又は内部において、前記ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体が出力する光の光路上に、光学素子が設けられていることを特徴とする半導体デバイス。
【請求項７】
請求項１，請求項２，請求項５，請求項６のいずれか一項に記載の半導体デバイスにおいて、前記Ｓｉ系単結晶基板中、又は該Ｓｉ系単結晶基板上に、電子回路が設けられていることを特徴とする半導体デバイス。
【請求項８】
請求項１，請求項２，請求項５，請求項６，請求項７のいずれか一項に記載の半導体デバイスを備えていることを特徴とする光伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスおよびその製造方法および光伝送システムに関する。
【背景技術】
【０００２】
高度情報化社会の急激な進展とともに、情報伝送の高速・大容量化と情報処理の高速化が益々必要とされている。
【０００３】
Ｓｉ−ＬＳＩと化合物半導体からなる電子デバイスや光デバイスを同一基板上に集積する光電子集積回路や光電子融合集積回路は、これらのニーズに応える有望なデバイスとして、精力的に研究開発されてきている。
【０００４】
従来、Ｓｉ上に化合物半導体デバイスを設ける方法が、いくつかの方向で検討されてきている。
【０００５】
第１の方向は、非特許文献１に示されているような、Ｓｉ上に化合物半導体膜をヘテロエピタキシャル成長させる検討である。
【０００６】
しかし、Ｓｉ上に直接化合物半導体膜を成長させる場合、次のような問題が顕在化する。すなわち、Ｓｉの格子定数は０．５４３ｎｍであり、ＧａＡｓでは０．５６５ｎｍである。両者で約４％の格子不整合があるため、多くのミスフィット転位が発生する。また、Ｓｉが非極性結晶であり、ＧａＡｓが有極性結晶であるため、アンチフェーズバンダリーが生成される。
【０００７】
これらの問題への対策として、Ｓｉのオフ基板を用いて、Ｓｉ基板上に、低温ＧａＡｓ層やＧａＰ層やＩｎＧａＡｓ／ＧａＡｓ，ＧａＡｓＰ／ＧａＡｓ歪超格子などの化合物半導体中間層を設けるなどの方法があり、これらの対策を行った上で、ＧａＡｓ層の厚さを数μｍ以上成長させるとＧａＡｓ表面での転位密度を低減させることができる。
【０００８】
しかし、このような対策を行っても次の問題が起こる場合が多い。すなわち、Ｓｉの熱膨張係数は２．６×１０−６℃−１で、ＧａＡｓの熱膨張係数は５．９×１０−６℃−１であり、その差は大きく、ＧａＡｓ層を５５０〜７５０℃で成長させた後に室温まで降温させると、大きな熱歪が発生して、Ｓｉとの界面付近の転位が増殖し貫通転位となりＧａＡｓ層の表面の欠陥密度を高める。さらに、膜にクラックが発生したり、剥離したりする場合もある。
【０００９】
よって、Ｓｉ上に直接エピタキシャル成長させる方法では、機能デバイスを形成できるほどの品質の良いＧａＡｓ膜を得るのは容易ではない。よって、Ｓｉ上に直接エピタキシャル成長させた化合物半導体層で面発光レーザ（ＶＣＳＥＬ）を形成することは課題が非常に多い。
【００１０】
Ｓｉ上に結晶品質のよい化合物半導体デバイスを安定したプロセスで設ける第２の方向は、ＧａＡｓやＩｎＰなどの化合物半導体基板上に化合物半導体デバイス構成積層膜をエピタキシャル成長させ、この積層膜の表面とＳｉ基板の表面を接着させる方法である。
【００１１】
接着の方式は、高温で圧力をかけ溶着させる溶着法、表面を親水化し大気中で接着したのち熱処理し接合する直接接合法、Ａｕ−Ｓｎなどを用いたバンプによる接着、樹脂接着剤による接着などがある。
【００１２】
これらの方法によれば、格子不整合とアンチフェーズバンダリーに起因する問題はなくなる。
【００１３】
これらの方法のうち、集積化に向く方法は、高さも含む位置の精度を高くして接着でき、接着後の加工が可能であるため、溶着法と直接接合法である。
【００１４】
接合面をまったく乾燥させてから密着し加圧下熱処理する溶着法の場合は、ＩｎＰ基板同士やＧａＡｓ基板同士の接合で熱処理温度は８３０℃と高温である。
【００１５】
直接接合法は、接合される両基板の表面をＨＦ水溶液などで処理し、直後に両表面を大気中で密着させ、次に多少の圧力をかけながら、Ｈ２ガス等の還元性ガス中、又はＮ２ガスやＡｒガス等の不活性なガス中で、熱処理し接合するものである。この方法で、Ｓｉ−ＩｎＰ，Ｓｉ−ＧａＡｓ，ＧａＡｓ−ＩｎＰ，ＧａＡｓ−ＧａＡｓ，ＩｎＰ−ＩｎＰなどの少なくとも一方の基板が化合物半導体である基板同士を、室温から６５０℃で接合した例は数多く報告されている。代表的には、非特許文献２，非特許文献３があげられる。
【００１６】
大気中で密着させた時点では、両基板表面は、ファンデルワールス力又は表面に残っているＯＨ基間の水素結合力によって密着しており、その後の熱処理により、酸素，水素の密着面からの離脱又は基板中への拡散がおこり、同時に基板構成原子が再配列し強固な接合がなされると考えられている。熱処理温度が３５０〜５００℃程度でも相当な接合強度が得られる場合が多い。
【００１７】
よって、欠陥の増殖の防止のため熱歪を低減する必要があるので、光電子融合集積回路を作製するには、溶着法よりプロセス温度を低くできる直接接合法が好ましい。
【００１８】
Ｓｉ基板上に化合物半導体発光素子を直接接合法で形成した報告には、非特許文献４のようなものがある。
【００１９】
また、Ｓｉ基板上に化合物半導体からなる面発光レーザ（ＶＣＳＥＬ）を直接接合法で形成したものには、特許文献１のようなものがある。
【００２０】
すなわち、特許文献１には、Ｓｉ基板上にアモルファスＳｉを設けた第１の基体と、ＧａＡｓ基板の上にＧａＩｎＡｓ量子井戸を有する面発光レーザ（ＶＣＳＥＬ）を設けた基体とを、直接接合で接着する例が示されている。
【００２１】
また、特許文献２には、Ｓｉ等の電子デバイス基板、ＧａＩｎＮＡｓ／ＧａＡｓ多重量子井戸活性層をもつ面発光レーザ（ＶＣＳＥＬ）などの化合物半導体からなる光デバイス基板、Ｓｉ等からなり光学デバイス基板を積層してなる光電子融合デバイスで、各基板の接着方法の１つとして直接接合法を用いる例が示されている。
【００２２】
上記従来技術では、化合物半導体基板面と、単結晶Ｓｉ面、又は、アモルファスＳｉ面とが直接接合される。このため、異種材料間で熱膨張係数に差があり、直接接合は直接ヘテロエピタキシャル成長させるよりもプロセス温度を低くできるので、比較的小さいとはいえ、熱歪が生起し、接合面付近で転移を発生・増殖させ接合の強度を低下させる。接合強度を上げるため、接合時のプロセス温度を高めると、直接ヘテロエピタキシャル成長させた場合と同様に、貫通転位が発生しデバイスを劣化させる場合が多くなる。
【００２３】
この問題の解決のため、ヘテロ界面と接合界面とを別にする方法が考えられ、特許文献３，特許文献４には、Ｓｉ基板上に化合物半導体からなる接合層をヘテロエピタキシャル成長させ、この基板と化合物半導体デバイス基板を直接接合することを基本とする接合方法が示されている。
【００２４】
しかし、特許文献３はＩｎＰ系デバイスを前提にした構成である。また、特許文献４に示されている構成例は、Ｓｉ系基板上に成長させた化合物半導体層同士の接合例だけであり、Ｓｉ系基板上の化合物半導体デバイスは特性が低く、劣化も大きい。
【非特許文献１】梅野，神保，江川，応用物理，７２巻，ｐｐ．２７３−２８３（２００３）
【非特許文献２】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５６，  ２４１９（１９９０）
【非特許文献３】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５８，  １９６１（１９９１）
【非特許文献４】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６２，１０３８（１９９３）
【特許文献１】特開平７−２８３４８８号公報
【特許文献２】特開２０００−２２２８５号公報
【特許文献３】特開平７−３０７２５９号公報
【特許文献４】特許第２６４２６４５号
【発明の開示】
【発明が解決しようとする課題】
【００２５】
本発明は、高い特性と信頼性と耐久性を持つＳｉ基板上のＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）の半導体デバイスおよびその製造方法および光伝送システムを提供することを目的としている。
【課題を解決するための手段】
【００２６】
上記目的を達成するために、請求項１記載の発明は、Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長による化合物半導体層が設けられている第１の基体上に、ＧａＡｓ単結晶基板上にエピタキシャル成長により形成されたＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体が直接接合されていることを特徴としている。
【００２７】
また、請求項２記載の発明は、請求項１記載の半導体デバイスにおいて、前記第１の基体の接合面と前記ＧａＡｓ系面発光レーザ構造体の接合面とが、同一材料の化合物半導体層からなっていることを特徴としている。
【００２８】
また、請求項３記載の発明は、Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長により化合物半導体層を設けて第１の基体を形成する工程と、ＧａＡｓ単結晶基板上にエピタキシャル成長した犠牲層とエピタキシャル成長したＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体積層膜とを順次積層して第２の基体を形成する工程と、前記第１の基体と第２の基体とを直接接合する工程と、前記犠牲層自体をエッチングしてＧａＡｓ単結晶基板をリフトオフにより除去する工程とを有していることを特徴としている。
【００２９】
また、請求項４記載の発明は、Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長により化合物半導体層を設けて第１の基体を形成する工程と、ＧａＡｓ単結晶基板上にエピタキシャル成長した犠牲層とエピタキシャル成長したＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体積層膜とを順次積層した後、前記犠牲層自体をエッチングしてＧａＡｓ単結晶基板をリフトオフにより除去し第２の基体を形成する工程と、前記第１の基体と第２の基体とを直接接合する工程とを有していることを特徴としている。
【００３０】
また、請求項５記載の発明は、請求項１または請求項２記載の半導体デバイスにおいて、前記ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体中には、ＧａＩｎＮＡｓ系材料を含む活性層が設けられていることを特徴としている。
【００３１】
また、請求項６記載の発明は、請求項１，請求項２，請求項５のいずれか一項に記載の半導体デバイスにおいて、Ｓｉ系単結晶基板の表面、裏面、又は内部において、前記ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体が出力する光の光路上に、光学素子が設けられていることを特徴としている。
【００３２】
また、請求項７記載の発明は、請求項１，請求項２，請求項５，請求項６のいずれか一項に記載の半導体デバイスにおいて、前記Ｓｉ系単結晶基板中、又は該Ｓｉ系単結晶基板上に、電子回路が設けられていることを特徴としている。
【００３３】
また、請求項８記載の発明は、請求項１，請求項２，請求項５，請求項６，請求項７のいずれか一項に記載の半導体デバイスを備えていることを特徴とする光伝送システムである。
【発明の効果】
【００３４】
請求項１記載の発明によれば、Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長による化合物半導体層が設けられている第１の基体上に、ＧａＡｓ単結晶基板上にエピタキシャル成長により形成されたＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体が直接接合されているので、十分な接合強度をもち、高い特性と信頼性と耐久性をもつＳｉ系単結晶基板上のＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）を提供することができ、また、高い実装密度のＳｉ系単結晶基板上のＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）を提供することができ、また、高い光出力のＳｉ系単結晶基板上の面発光レーザ（ＶＣＳＥＬ）を提供することができる。
【００３５】
すなわち、請求項１の発明では、接合される層の材料が化合物半導体同士なので、接合面での熱歪が少ない。また、Ｓｉ系単結晶−化合物半導体へテロ界面の熱歪による転位が上部に上昇したとしても増殖は接合界面で生成の非晶質層よりブロックされる。よって、ＧａＡｓ単結晶上に作製した面発光レーザ（ＶＣＳＥＬ）に近い特性と信頼性と耐久性をもつＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）が得られる。
【００３６】
また、請求項１の発明では、直接接合で接着するので、はんだバンプによる接着、樹脂接着剤による接着と比較し、接合後にも高密度の配線形成などの加工が可能になり、高い実装密度のＳｉ系単結晶基板上のＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）が得られる。
【００３７】
また、請求項１の発明では、Ｓｉ系基板を用いているため、ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）を駆動した際に発生する熱は主に熱伝導率が高いＳｉ系基板に流れる。よって、ＧａＡｓ基板上に形成した面発光レーザ（ＶＣＳＥＬ）よりも高い光出力のＳｉ系単結晶基板上の面発光レーザ（ＶＣＳＥＬ）が得られる。
【００３８】
また、請求項２記載の発明によれば、請求項１記載の半導体デバイスにおいて、前記第１の基体の接合面と前記ＧａＡｓ系面発光レーザ構造体の接合面とが、同一材料の化合物半導体層からなっているので、より高い特性と信頼性と耐久性をもつＳｉ系単結晶基板上のＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）を提供することができる。
【００３９】
すなわち、請求項２の発明では、接合面の材料が同じなので、接合面で熱膨張係数差による熱歪がなくなり、また、接合時に構成原子が相互拡散しやすくなり、接合プロセス温度を低くできる。このため、転位の発生，増殖がより少なくなり、より強い接合強度が得られ、転位のデバイス部への上昇も少なくなる。つまり、下地基板としてＳｉ系基板を用いるために生起する不具合をさらに大きく減少させることができ、ＧａＡｓ単結晶上に作製した面発光レーザ（ＶＣＳＥＬ）と同等の特性と信頼性と耐久性をもつＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）が得られる。
【００４０】
また、請求項３記載の発明によれば、Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長により化合物半導体層を設けて第１の基体を形成する工程と、ＧａＡｓ単結晶基板上にエピタキシャル成長した犠牲層とエピタキシャル成長したＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体積層膜とを順次積層して第２の基体を形成する工程と、前記第１の基体と第２の基体とを直接接合する工程と、前記犠牲層自体をエッチングしてＧａＡｓ単結晶基板をリフトオフにより除去する工程とを有しているので、素子の劣化が小さいＳｉ系単結晶基板上のＧａＡｓ系ＶＣＳＥＬを低いコストで製造することができる。
【００４１】
すなわち、請求項３の発明は、ＧａＡｓ単結晶基板とＧａＡｓ系ＶＣＳＥＬ構造体との間に犠牲層を設け、直接接合後に、この犠牲層をエッチングすることによりＧａＡｓ単結晶基板を除去する製造方法であり、接合した後にＧａＡｓ単結晶基板を研磨，エッチングして除去する方法に比べて、簡便で、試料に機械的ストレスをかけない方法なので、素子の劣化が小さいＳｉ系単結晶基板上のＧａＡｓ系ＶＣＳＥＬを低いコストで製造することが可能になる。
【００４２】
また、請求項４記載の発明によれば、Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長により化合物半導体層を設けて第１の基体を形成する工程と、ＧａＡｓ単結晶基板上にエピタキシャル成長した犠牲層とエピタキシャル成長したＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体積層膜とを順次積層した後、前記犠牲層自体をエッチングしてＧａＡｓ単結晶基板をリフトオフにより除去し第２の基体を形成する工程と、前記第１の基体と第２の基体とを直接接合する工程とを有しているので、素子の劣化が小さいＳｉ系単結晶基板上のＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）を低いコストで製造することができ、また、より高い機械的強度をもつＳｉ系単結晶基板上のＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）を製造することができる。
【００４３】
すなわち、請求項４の発明は、ＧａＡｓ単結晶基板とＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体との間に犠牲層を設け、この犠牲層をエッチングしＧａＡｓ単結晶基板を除去した後に、第１の基体と直接接合する製造方法であり、ＧａＡｓ単結晶基板を研磨，エッチングして除去する方法に比べて、簡便で、試料に機械的ストレスをかけない方法なので、素子の劣化が小さいＳｉ系単結晶基板上のＧａＡｓ系ＶＣＳＥＬを低いコストで製造することが可能になる。
【００４４】
また、接合される第２の基体が比較的薄い（８〜１５μｍ）面発光レーザ（ＶＣＳＥＬ）構造体積層膜だけになるので、この積層膜は第１の基体の反りなどの試料表面の凹凸にならいやすくなり、接合時の密着が良好になる。よって、より強い接合強度が得られる。
【００４５】
また、請求項５記載の発明によれば、請求項１または請求項２記載の半導体デバイスにおいて、前記ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体中には、ＧａＩｎＮＡｓ系材料を含む活性層が設けられており、この場合、ＧａＩｎＮＡｓ系長波長帯面発光レーザをＳｉ基板上に、位置精度良く、高密度で形成できる。よって、光伝送への適用性の高い、冷却装置が不要な、製造が簡便な光電子融合回路用光源を得ることができる。
【００４６】
つまり、Ｓｉ−ＬＳＩのチップ間、ボード間、ボード内、ＬＡＮ内の光接続が容易になる。特に、それらの基板を通した光接続が容易になる。よって、それらのデバイス、ボード、ＬＡＮの高速化、高集積化、高性能化を図ることができる。
【００４７】
また、ＧａＩｎＮＡｓ系長波長帯面発光レーザを熱伝導性の良いＳｉ基板上に密着して形成できるので、高い光出力の長波長帯面発光レーザを得ることができる。
【００４８】
また、請求項６記載の発明によれば、請求項１，請求項２，請求項５のいずれか一項に記載の半導体デバイスにおいて、Ｓｉ系単結晶基板の表面、裏面、又は内部において、前記ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体が出力する光の光路上に、光学素子が設けられているので、チップ間、チップ内、ボード間、ボード内の光接続がさらに容易になり、それらのデバイスをさらに高集積化、高性能化、高機能化、多機能化することができる。
【００４９】
また、請求項７記載の発明によれば、請求項１，請求項２，請求項５，請求項６のいずれか一項に記載の半導体デバイスにおいて、前記Ｓｉ系単結晶基板中、又は該Ｓｉ系単結晶基板上に、電子回路が設けられているので、光電子融合集積回路が作製でき、高速，大容量のデータ処理・データ通信能力をもつデバイスが実現できるようになる。
【００５０】
また、請求項８記載の発明によれば、請求項１，請求項２，請求項５，請求項６，請求項８のいずれか一項に記載の半導体デバイスを備えていることを特徴とする光伝送システムであるので、より低コストで、高機能，高性能なデータ伝送システムを得ることができる。
【発明を実施するための最良の形態】
【００５１】
以下、本発明を実施するための最良の形態を説明する。
【００５２】
前述のように、Ｓｉ−ＬＳＩと化合物半導体からなる電子デバイスや光デバイスを同一基板上に集積する光電子集積回路や光電子融合集積回路は、情報伝送の高速・大容量化と情報処理の高速化のニーズに応える有望なデバイスとして、精力的に研究開発されてきている。
【００５３】
この光電子融合集積回路に搭載が最も期待される光デバイスは、面発光レーザ（面発光型半導体レーザ（垂直共振器型面発光レーザ（ＶＣＳＥＬ）））である。
【００５４】
図１には、一般的な面発光レーザの構成が示されている。図１を参照すると、面発光レーザは、半導体基板と垂直方向にレーザ共振器を構成し、光を基板と垂直に出射する構成をとる。すなわち、面発光レーザは、半導体基板側と表面側とに一対の高反射率の反射鏡（上部半導体ＤＢＲ，下部半導体ＤＢＲ）が設けられ、これらの反射鏡の間に活性層が設けられ、活性層と２つの反射鏡の間に、上下２つのスペーサ層（上部スペーサ層，下部スペーサ層）が設けられて構成されている。
【００５５】
面発光レーザの活性層と半導体基板としては、ＧａＡｓ基板上のＧａＩｎＮＡｓ系活性層（１．３μｍ帯，１．５５μｍ帯）、ＧａＩｎＡｓ系活性層（０．９８μｍ帯）、ＧａＡｌＡｓ系活性層（０．８５μｍ帯）、ＡｌＧａＩｎＰ系活性層（０．６５μｍ帯）、ＩｎＰ基板上のＩｎＧａＡｓ系活性層（１．５５μｍ帯）などが挙げられる。
【００５６】
このうち、ＩｎＰ基板上のＩｎＧａＡｓ系面発光レーザは、発光部の材料限界により素子の温度特性が低い点と反射率の高いＤＢＲ構造が得にくい点の問題があり、ＧａＡｓ基板上のＧａＩｎＮＡｓ系面発光レーザの方が好ましい。
【００５７】
面発光レーザの一般的素子形状は次のようになる。すなわち、活性層近傍に電流と光を閉じ込める必要があるため、及び高速変調では寄生容量を低減する必要があるため、レーザ構造としては半導体柱構造をとり、且つ、活性層近傍に電流狭窄する構造を設ける場合が一般的である。
【００５８】
以上のような構成をもつ面発光レーザは、次のような利点をもつ。すなわち、発光波長がファイバーによる光伝送や空間光伝送に必要な発光波長をカバーしている。また、活性層体積を小さくできることから、低いしきい値電流，低い消費電力で駆動できる。また、共振器のモード体積が小さいため、数十ＧＨｚの変調が可能であり高速伝送に向く。また、出射光の広がり角が小さく、光ファイバへの結合が容易である。また、面発光レーザは、作製にへき開を必要とせず素子面積も小さいので、並列化及び２次元高密度アレイ化が可能である。
【００５９】
光電子融合集積回路を実現するための大きな課題は、Ｓｉ上に高性能で高寿命の面発光レーザ（ＶＣＳＥＬ）を設ける安定したプロセスを確立することである。
【００６０】
また、この場合、搭載する面発光レーザ（ＶＣＳＥＬ）は、ＧａＡｓ単結晶基板上に形成したＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）が適切であると考えられる。
【００６１】
なお、面発光レーザの構成膜は、高パワー密度で動作させるので劣化を防ぐため発光部は高い結晶品質が要求され、また、高い反射率の多層膜反射鏡（ＤＢＲ）が必要とされるので構成膜は高い平坦性が要求される。しかも、面発光レーザをアレイ化して搭載することを想定しているので、大面積でこれらの品質が保たれていることが必要である。このように、面発光レーザの構成膜に要求される結晶品質のレベルは、ＭＥＳＦＥＴなど電子デバイスのレベルはもとより端面発光型半導体レーザのレベルよりも高い。
【００６２】
（第１の形態）
本発明の第１の形態は、Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長による化合物半導体層が設けられている第１の基体上に、ＧａＡｓ単結晶基板上にエピタキシャル成長により形成されたＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体が直接接合されていることを特徴としている。
【００６３】
図２には、第１の基体の構成例が示されている。図２の例では、第１の基体は次のように作製される。すなわち、Ｓｉ系単結晶基板を、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ中でｄｉｐ処理し、次に、ＨＦ水溶液中でｄｉｐ処理するなどにより、表面を清浄化した後、ＭＢＥ法，ＭＯＣＶＤ法等により化合物半導体層をエピタキシャル成長させる。化合物半導体層は、実績のあるＧａＡｓ層を主体にするのが望ましい。このとき、中間層として、低温ＧａＡｓ層やＩｎＧａＡｓ／ＧａＡｓ，ＩｎＧａＡｓ／ＧａＡｓＰなどの歪超格子層やＧａＳｂ層などを設けることが好ましい。また、文献［Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，  ２７，  Ｌ９６４（１９８８）］に示されているＥＬＯ法などの選択成長法を用いても良い。
【００６４】
また、前記化合物半導体層は、複数の層からなっていても良い。なお、この場合、化合物半導体層の最上層は接合層となる。
【００６５】
また、本発明において、基体とは、接合時点での構造体を意味する。
【００６６】
図３には、第２の基体の構成例が示されている。
【００６７】
本発明において、ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体とは、ＧａＡｓ単結晶上にエピタキシャル成長する化合物半導体層で構成した面発光レーザ（ＶＣＳＥＬ）積層膜のうち、面発光レーザ（ＶＣＳＥＬ）を動作させるのに必要な部分であり、接合後に面発光レーザ（ＶＣＳＥＬ）の一部となる構造体を意味する。
【００６８】
このＶＣＳＥＬ構造体を含む積層体の構成は以下のようになる。この積層体はＭＢＥ法，ＭＯＣＶＤ法等により形成できる。
【００６９】
すなわち、図３の例では、まず、ＧａＡｓ単結晶基板上にＧａＩｎＰなどのエッチストップ層を設ける。
【００７０】
次に、ＡｌＡｓ／ＧａＡｓ，ＡｌＡｓ／ＡｌＧａＡｓ，ＡｌＧａＡｓ／ＧａＡｓ，ＧａＩｎＰ／ＧａＡｓなどの多層膜からなる下部ミラー層（下部半導体分布ブラッグ反射鏡（下部半導体ＤＢＲ層））を設ける。
【００７１】
次に、ＧａＡｓ，ＧａＩｎＡｓＰ，ＡｌＧａＩｎＰ，ＧａＩｎＰなどから選択して、下部スペーサ層を設ける。スペーサ層は、キャリアを活性層まで輸送し共振器長を調節する働きをし、発光する光に透明である必要がある。
【００７２】
次に、ＧａＩｎＮＡｓ系（１．３μｍ帯，１．５５μｍ帯）、ＧａＩｎＡｓ系（０．９８μｍ帯）、ＧａＡｌＡｓ系（０．８５μｍ帯）、ＡｌＧａＩｎＰ系（０．６５μｍ帯）などからなる活性層を設ける。
【００７３】
次に、上部スペーサ層を設ける。
【００７４】
次に、ＡｌＡｓ選択酸化層を設ける。
【００７５】
次に、下部ミラー層と同様の材料からなる半導体ＤＢＲからなる上部ミラー層（上部半導体ＤＢＲ層）を設ける。
【００７６】
以上の工程で、第２の基体を作製することができる。
【００７７】
図４には、第１の形態における直接接合過程が示されている。
【００７８】
直接接合過程では、第１の基体の接合層表面と第２の基体の上部半導体ＤＢＲ最上層のＧａＡｓ層表面とを有機洗浄し、ＨＦ水溶液にｄｉｐした後、室温下大気中で貼り合わせる。次に、この試料に軽い荷重をかけながら、Ｈ２ガス雰囲気中、１５０〜５５０℃、好ましくは２５０〜５００℃で熱処理する。
【００７９】
すなわち、２００℃以下では、十分な接合強度が得られない場合がある。
【００８０】
また、５５０℃以上では、熱処理の冷却過程時や素子を完成させた後に長時間を駆動させた場合に、Ｓｉ／化合物半導体界面付近の転移が上昇して面発光レーザ部まで達し、素子を劣化させる場合がある。
【００８１】
この劣化の経緯を次にのべる。文献［Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，  ５６，  ２４１９（１９９０）］に示されているとおり、化合物半導体同士を直接接合させた場合は、接合界面に非晶質の中間層が厚さ１〜４ｎｍで生成する。この中間層がＳｉ系単結晶−化合物半導体へテロ界面の熱歪による転位の上昇をブロックする。しかし、直接接合の熱処理温度が５５０℃以上では、Ｓｉ系単結晶−化合物半導体へテロ界面に再度ヒートサイクルを経させることになり転位の増殖が顕著になり貫通転位も増加するため、この中間層でブロックできない貫通転位が多発するためと考えられる。
【００８２】
従って、直接接合過程の熱処理の温度は、１５０〜５５０℃、好ましくは２５０〜５００℃が良い。
【００８３】
次に、この接合した試料のＧａＡｓ単結晶基板の裏面を研磨した後、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ中でｄｉｐ処理し、ＧａＡｓ単結晶基板を全てエッチング除去する。この場合、前記ＧａＩｎＰエッチストップ層でエッチングが停止する。続いて、前記ＧａＩｎＰエッチストップ層をＨＣｌ水溶液で除去する。これにより、図５のようになる。
【００８４】
次に、図６に示すように、ドライエッチング法により下部半導体ＤＢＲ裏面からエッチングし半導体柱構造を形成する。このときエッチング領域では上部半導体ＤＢＲ中までエッチングする。次に、Ｈ２Ｏ蒸気により４００℃で、上記ＡｌＡｓ選択酸化層を２５μｍ２程度のＡｌＡｓ層を残して酸化し、電流狭窄構造を作製する。
【００８５】
次に、ポリイミド膜，ＳｉＯ２膜等の絶縁膜で、電極取り出し部と光出力部を除いた領域を被覆する。
【００８６】
次に、所定の個所にｐ側電極及びｎ側電極，すなわち上部電極と下部電極を形成する。
【００８７】
以上のようにして、ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）を作製することができる。
【００８８】
なお、電流狭窄構造の作製方法としては、Ｈ＋やＯ＋のイオンインプランテーションで絶縁領域を形成する方法や、狭窄部を形成する層を狭窄部を残してエッチング除去する方法などがあり、その方法は限定されるものではない。
【００８９】
また、素子形状も限定されるものではなく、例えば、第１の基体のＧａＡｓ層の表面と第２の基体のＧａＡｓ単結晶基板の裏面を研磨して直接接合し、ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）を作製する場合もある。
【００９０】
この第１の形態の面発光レーザでは、ｐ側電極及びｎ側電極、すなわち上部電極と下部電極から、それぞれ正キャリア，負キャリアを注入して、活性層で発光させ、基板に垂直方向にレーザ発振させることができる。
【００９１】
［第１の形態の作用効果］
１）Ｓｉ系単結晶−化合物半導体へテロ界面は、直接へテロエピタキシャル成長により形成されているため、密着強度が高い。
【００９２】
Ｓｉ系単結晶基板を含む第１の基体の化合物半導体接合層表面とＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体の化合物半導体層表面を直接接合しているので、接合面の熱膨張係数差による熱歪が無いか極僅かである。このため、転位の発生，増殖が少なくなり、接合面の強度が劣化することが少ない。
【００９３】
また、Ｓｉ系単結晶−化合物半導体へテロ界面の熱歪により転位が上部に上昇したとしても増殖は接合界面で生成の非晶質層によりブロックされるので、ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体の劣化はない。
【００９４】
つまり、下地基板としてＳｉ系基板を用いるための不具合が大きく減少するため、ＧａＡｓ単結晶上に作製した面発光レーザ（ＶＣＳＥＬ）に近い特性と信頼性と耐久性をもつＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）が得られる。
【００９５】
２）はんだバンプや樹脂接着剤により接合する方法は、これらの接合材の耐熱性と耐食性が低いため、接合後は、熱処理，エッチング等のプロセスを行うことができない。よって、これらの場合は接合前にデバイス構成がほとんど完成している必要があり、デバイス構成と作製プロセスが限定される。また、位置精度と集積度に限界がある。
【００９６】
これに対し、本発明では、第１の基体上に直接接合でＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）を接合する構成なので、位置精度良く、密着性よく、より高い接合強度で接着できる。さらに、接合後にも高密度の配線形成などＳｉ基板部の回路形成プロセスとレーザ部の加工プロセスを実施できるので、ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）の集積度を高めることができる。
【００９７】
３）  ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）を駆動した際に発生する熱は、主にＳｉ系基板に流れる。ＧａＡｓよりもＳｉの方が熱伝導率が高いので（熱伝導率；Ｓｉ  １．４Ｗ／ｃｍＫ、ＧａＡｓ  ０．５４Ｗ／ｃｍＫ）、ＧａＡｓ基板上に形成した面発光レーザ（ＶＣＳＥＬ）よりも高い光出力が得られる。
【００９８】
（第２の形態）
本発明の第２の形態は、第１の形態の半導体デバイスにおいて、前記第１の基体の接合面と前記ＧａＡｓ系面発光レーザ構造体の接合面とが、同一材料の化合物半導体層からなっていることを特徴としている。
【００９９】
同一材料の組み合わせとしては、ＧａＡｓ−ＧａＡｓ，ＩｎＧａＡｓ−ＩｎＧａＡｓ，ＩｎＧａＡｓＰ−ＩｎＧａＡｓＰ，ＧａＩｎＰ−ＧａＩｎＰ，ＡｌＧａＡｓ−ＡｌＧａＡｓ，ＡｌＧａＡｓＰ−ＡｌＧａＡｓＰ，ＩｎＰ−ＩｎＰ，ＧａＡｓＳｂ−ＧａＡｓＳｂなどがある。
【０１００】
これらの層は、エピタキシャル成長した膜であることが、転位等の欠陥が少ないので好ましい。
【０１０１】
前述のように、第１の基体の化合物半導体層は一旦ＧａＡｓ層にするのが望ましく、ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体もＧａＡｓ上にエピタキシャル成長させている層なので、ＧａＡｓと格子整合するＧａＡｓ−ＧａＡｓ，ＩｎＧａＡｓＰ−ＩｎＧａＡｓＰ，ＧａＩｎＰ−ＧａＩｎＰ，ＡｌＧａＡｓ−ＡｌＧａＡｓなどが望ましい。
【０１０２】
ただし、接合の熱処理温度を下げることを優先する場合は、界面で移動しやすいＩｎを含むＩｎＰ−ＩｎＰ，ＧａＩｎＰ−ＧａＩｎＰの組み合わせが望ましい。
【０１０３】
この第２の形態の面発光レーザは、第１の形態の面発光レーザと同様に、図６において、ｐ側電極及びｎ側電極、すなわち上部電極と下部電極から、それぞれ正キャリア，負キャリアを注入して、活性層で発光させ、基板に垂直方向にレーザ発振させることができる。
【０１０４】
［第２の形態の作用効果］
第２の形態では、接合面の材料が同じなので、熱膨張係数差による熱歪が無い。また、接合時に接合面で構成原子の相互拡散しやすくなり、接合プロセス温度を低くできる。
【０１０５】
このため、転位の発生，増殖が少なくなり、より強い接合強度が得られ、転位のデバイス部への上昇も少なくなる。
【０１０６】
つまり、下地基板としてＳｉ系基板を用いるための不具合をさらに大きく減少させるため、ＧａＡｓ単結晶上に作製した面発光レーザ（ＶＣＳＥＬ）と同等の特性と信頼性と耐久性をもつＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）が得られる。
【０１０７】
（第３の形態）
本発明の第３の形態は、Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長により化合物半導体層を設けて第１の基体を形成する工程と、
ＧａＡｓ単結晶基板上にエピタキシャル成長した犠牲層とエピタキシャル成長したＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体積層膜とを順次積層して第２の基体を形成する工程と、前記第１の基体と第２の基体とを直接接合する工程と、前記犠牲層自体をエッチングしてＧａＡｓ単結晶基板をリフトオフにより除去する工程とを有していることを特徴としている。
【０１０８】
ここで、犠牲層としては、ＡｌＡｓ層、ＡｌｘＧａ１−ｘＡｓ層、ＧａＩｎＰ層などがあげられる。このＡｌｘＧａ１−ｘＡｓ層の組成は、面発光レーザ（ＶＣＳＥＬ）構成膜とのエッチング速度差を大きくとれるような組成に適宜に選択され、ｘは０．９以上であることが多い。
【０１０９】
また、エッチング液としては、これらの犠牲層をすばやくエッチングしＶＣＳＥＬ構成膜をエッチングしにくいものが選択され、犠牲層がＡｌＡｓ層，ＡｌｘＧａ１−ｘＡｓ層の場合は、ＨＦ水溶液が望ましく、また、犠牲層がＧａＩｎＰ層の場合は、ＨＣｌ水溶液が望ましい。
【０１１０】
また、第１の基体の構成および作成過程は、例えば、図２に示したと同様のもの（第１の形態と同様のもの）にすることができる。
【０１１１】
また、第２の基体の構成および作成過程は、例えば、図７に示すようなものにすることができる。
【０１１２】
すなわち、まず、ＧａＡｓ単結晶基板上にＧａＩｎＰ犠牲層を設ける。次に、ＡｌＧａＡｓ／ＧａＡｓ，ＧａＩｎＰ／ＧａＡｓ多層膜からなる半導体分布ブラッグ反射鏡（半導体ＤＢＲ）の下部ミラー層（下部半導体ＤＢＲ）を設ける。次に、ＧａＡｓ，ＧａＩｎＡｓＰ，ＡｌＧａＩｎＰ，ＧａＩｎＰなどから選択して、下部スペーサ層を設ける。次に、ＧａＩｎＮＡｓ系（１．３μｍ帯，１．５５μｍ帯）、ＧａＩｎＡｓ系（０．９８μｍ帯）などからなる活性層を設ける。次に、上部スペーサ層を設ける。次に、ＡｌＡｓ選択酸化層を設ける。次に、下部ミラー層（下部半導体ＤＢＲ）と同様の材料からなる上部ミラー層（上部半導体ＤＢＲ）を設ける。
【０１１３】
以上の工程で、図７に示すような第２の基体を作製することができる。
【０１１４】
そして、図２に示した第１の基板と図７に示すような第２の基体との直接接合過程は、図４に示したと同様に実施することができる。
【０１１５】
直接接合をした後、試料をＨＣｌ水溶液にｄｉｐしＧａＩｎＰ犠牲層を試料端面からのエッチングにより除去し、ＧａＡｓ単結晶基板を分離することができる。
【０１１６】
そして、ドライエッチング法により下部半導体ＤＢＲ裏面からエッチングし半導体柱構造を形成する。以降のプロセスは、第１の形態で説明したものと同じである。
【０１１７】
この第３の形態の製造方法によって、第１または第２の形態のデバイスを作製することができる。
【０１１８】
［第３の形態の作用効果］
上述のように第１の基板と第２の基板とを直接接合した試料のＧａＡｓ単結晶基板を研磨，エッチングして除去する方法でデバイスを作製するので、簡便で、且つ試料に機械的ストレスをかけずに、低コストで、素子の劣化が小さいデバイスの製造が可能になる。
【０１１９】
（第４の形態）
本発明の第４の形態は、Ｓｉ、又は、ＳｉＧｅ、又は、ＧｅからなるＳｉ系単結晶基板の上にエピタキシャル成長により化合物半導体層を設けて第１の基体を形成する工程と、ＧａＡｓ単結晶基板上にエピタキシャル成長した犠牲層とエピタキシャル成長したＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体積層膜とを順次積層した後、前記犠牲層自体をエッチングしてＧａＡｓ単結晶基板をリフトオフにより除去し第２の基体を形成する工程と、前記第１の基体と第２の基体とを直接接合する工程とを有していることを特徴としている。
【０１２０】
ここで、犠牲層材料とエッチング液には、第３の形態と同じ犠牲層材料とエッチング液を用いることができる。
【０１２１】
すなわち、犠牲層としては、ＡｌＡｓ層、ＡｌｘＧａ１−ｘＡｓ層、ＧａＩｎＰ層などを用いることができ、また、エッチング液としては、犠牲層がＡｌＡｓ層，ＡｌｘＧａ１−ｘＡｓ層の場合は、ＨＦ水溶液が望ましく、犠牲層がＧａＩｎＰ層の場合は、ＨＣｌ水溶液が望ましい。
【０１２２】
また、第１の基体の構成および作成過程は、例えば、図２に示したと同様のもの（第１の形態と同様のもの）にすることができる。
【０１２３】
また、第２の基体の構成および作成過程は、例えば、次のようなものにすることができる。
【０１２４】
すなわち、第２の基体の作成過程として、まず、ＧａＡｓ単結晶基板上にＧａＩｎＰ犠牲層を設ける。次に、ＡｌＧａＡｓ／ＧａＡｓ多層膜からなる半導体分布ブラッグ反射鏡（半導体ＤＢＲ）の下部ミラー層（下部半導体ＤＢＲ）を設ける。次に、ＧａＡｓ，ＧａＩｎＡｓＰ，ＧａＩｎＰなどから選択して、下部スペーサ層を設ける。次に、ＧａＩｎＮＡｓ系（１．３μｍ帯，１．５５μｍ帯）、ＧａＩｎＡｓ系（０．９８μｍ帯）などからなる活性層を設ける。次に、下部スペーサ層と同様の材料からなる上部スペーサ層を設ける。次に、ＡｌＡｓ選択酸化層を設ける。次に、下部ミラー層（下部半導体ＤＢＲ）と同様の材料からなる上部ミラー層（上部半導体ＤＢＲ）を設ける。
【０１２５】
以上の工程で、積層構造体を形成することができる。
【０１２６】
次いで、このように形成された積層構造体の側面を、ＡｌＡｓ選択酸化層，ＧａＩｎＰスペーサ層のエッチングを防止するため、レジスト等で被覆する。次に、この積層構造体の積層膜最上層の表面をワックス，真空吸着などで樹脂やセラミックなどからなる支持板に接着する。
【０１２７】
次に、試料をＨＣｌ水溶液にｄｉｐしてＧａＩｎＰ犠牲層をエッチング除去し、ＧａＡｓ単結晶基板を分離して、第２の基体を形成する。図８には、この状態での第２の基体が示されている。
【０１２８】
そして、第２の基体（前記支持板に保持されている積層膜裏面）と第１の基体とを直接接合する。次いで、２００℃以下で接合した試料から支持板を分離し、洗浄する。次いで、荷重をかけながら、Ｈ２ガス雰囲気中において、１５０〜５５０℃、好ましくは２５０〜５００℃で熱処理する。
【０１２９】
そして、ドライエッチング法により下部半導体ＤＢＲ裏面からエッチングし半導体柱構造を形成する。以降のプロセスは、第１の形態で説明したものと同じである。
【０１３０】
この第４の形態の製造方法によって、第１または第２の形態のデバイスを作製することができる。
【０１３１】
［第４の形態の作用効果］
上述のように第１の基板と第２の基板とを直接接合した試料のＧａＡｓ単結晶基板を研磨，エッチングして除去する方法でデバイスを作製するので、簡便で、且つ試料に機械的ストレスをかけずに、低いコストで、素子の劣化が小さいデバイスの製造が可能になる。
【０１３２】
また、第４の形態では、直接接合される第２の基体が比較的薄い（厚さ８〜１５μｍ）ＶＣＳＥＬ構造体積層膜だけになるので、この積層膜は第１の基体の反りなどの試料表面の凹凸にならいやすくなり、接合時の密着が良好になる。よって、より強い接合強度が得られる。
【０１３３】
（第５の形態）
本発明の第５の形態は、第１または第２の形態の半導体デバイスにおいて、前記ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体中には、ＧａＩｎＮＡｓ系材料を含む活性層が設けられていることを特徴としている。
【０１３４】
ここで、ＧａＩｎＮＡｓ系材料は、ＮとＡｓを含むＩＩＩ−Ｖ族混晶半導体で構成されている。具体的には、ＧａＮＡｓ、ＧａＩｎＮＡｓ、ＧａＩｎＡｓＳｂ、ＧａＩｎＮＰ、ＧａＮＰ、ＧａＮＡｓＳｂ、ＧａＩｎＮＡｓＳｂ、ＩｎＮＡｓ、ＩｎＮＰＡｓなどで構成されている。
【０１３５】
［第５の形態の作用効果］
発振波長が１．１〜１．６μｍ程度の長波長帯面発光レーザは、発振光が石英系ファイバ中を損失少なく伝播し、Ｓｉ基板中を吸収少なく透過し、さらに、前述の面発光レーザの特長を備えているので、チップ間、ボード間、ＬＡＮ内の光配線用光源、光電子融合回路用光源として適用性が特に高い。
【０１３６】
従来、この長波長帯面発光レーザは、端面発光型レーザとして実績のあるＩｎＰ基板上に形成するＧａＩｎＡｓＰ活性層で試みられていた。しかし、端面発光型レーザと同様にこの活性層周辺構成では温度特性が低い。また、ＩｎＰ基板上の半導体ＤＢＲは屈折率差の小さいＧａＩｎＡｓＰ／ＩｎＰを選択せざるをえないので、反射率を高めるのは困難である。このため、冷却装置が必要な上、実用化には多くの問題がある。
【０１３７】
これに対し、本発明の構成によれば、ＧａＩｎＮＡｓ系長波長帯面発光レーザをＳｉ基板上に位置精度良く、高密度で形成できるので、光伝送への適用性が高く、冷却装置が不要な、製造が簡便な光電子融合回路用光源を得ることができる。
【０１３８】
つまり、Ｓｉ−ＬＳＩのチップ間、ボード間、ボード内、ＬＡＮ内の光接続が容易になる。特に、それらの基板を通した光接続が容易になる。それらのデバイス、ボード、ＬＡＮの高速化、高集積化、高性能化できる。
【０１３９】
このように、第５の形態では、ＧａＩｎＮＡｓ系長波長帯面発光レーザを熱伝導性のよいＳｉ基板上に密着して形成できるので、高出力の長波長帯面発光レーザを得ることができる。
【０１４０】
（第６の形態）
本発明の第６の形態は、第１，第２，第５のいずれかの形態の半導体デバイスにおいて、Ｓｉ系単結晶基板の表面、裏面、又は内部において、前記ＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）構造体が出力する光の光路上に、光学素子が設けられていることを特徴としている。
【０１４１】
ここで、光学素子とは、マイクロレンズ，回折レンズ，ミラー，導波路等である。
【０１４２】
第６の形態の半導体デバイスは、以下の各例のような形成方法によって、図１０（ａ），（ｂ）または（ｃ）のように形成される。
【０１４３】
第１の形成例としては、面発光レーザと接合されるＳｉ基板を加工し光学素子を形成することができる。
【０１４４】
また、第２の形成例としては、面発光レーザと接合されるＳｉ基板に半導体膜，酸化物誘電体膜，樹脂膜などを形成した後、これらを加工して、光学素子を形成することができる。
【０１４５】
また、第３の形成例としては、別のＳｉ基板や石英基板や樹脂基板やセラミック基板を加工して光学素子を形成した後、これを面発光レーザと接合されるＳｉ基板に接着する。この接着の方法としては、樹脂接着剤やはんだバンプによる接着，直接接合，溶着等を用いることができる。
【０１４６】
上述の各例において、光学素子は現状のマイクロマシニング技術等により容易に作製できる（図１０（ａ），（ｂ）または（ｃ）を参照）。
【０１４７】
［第６の形態の作用効果］
Ｓｉ系基板に上記のような光学素子を設けることにより、Ｓｉ−ＬＳＩのチップ間、チップ内、ボード間、ボード内の光接続がさらに容易になり、それらのデバイスをさらに高集積化、高性能化、高機能化、多機能化することができる。
【０１４８】
（第７の形態）
本発明の第７の形態は、第１，第２，第５，第６のいずれかの形態の半導体デバイスにおいて、前記Ｓｉ系単結晶基板中、又は該Ｓｉ系単結晶基板上に、電子回路が設けられていることを特徴としている。
【０１４９】
ここで、電子回路は、集積回路であることが望ましく、ＧａＡｓデバイスを駆動する回路、論理演算回路、メモリー回路、信号処理回路、受光素子などからなり、従来のＳｉ−ＬＳＩ製造技術を主体にした技術で作製される。
【０１５０】
またＳｉ系単結晶基板上には、例えば図１１に示すように、ＧａＡｓ系面発光ＶＣＳＥＬ構造体の他に、ＧａＡｓ系端面発光レーザ構造体、ＬＥＤ構造体、化合物半導体受光素子、光スイッチ、光変調器、導波路などが設けられても良い。
【０１５１】
［第７の形態の作用効果］
第７の形態では、Ｓｉ系単結晶基板に電子回路を設けているので、光電子融合集積回路が作製でき、高速，大容量のデータ処理・データ通信能力をもつデバイスが実現できるようになる。
【０１５２】
（第８の形態）
本発明の第８の形態は、第１，第２，第５，第６，第８のいずれかの形態の半導体デバイスを備えていることを特徴とする光伝送システムである。
【０１５３】
図１２，図１３には、本発明（本願）のＧａＡｓ系ＶＣＳＥＬまたは光電子融合デバイスを光源として搭載した光伝送システムの構成例が示されている。
【０１５４】
すなわち、図１２の例は、本発明のＧａＡｓ系ＶＣＳＥＬまたは光電子融合デバイスを用いたチップ間の並列光伝送システムの一例であって、ＧａＡｓ系ＶＣＳＥＬからの信号を複数のファイバを用いて同時に伝送可能になっている。
【０１５５】
また、図１３の例は、本発明のＧａＡｓ系ＶＣＳＥＬまたは光電子融合デバイスを用いたチップ間の並列空間光伝送システムの一例である。この例の場合、信号光がＳｉ基板を透過しているので、ＧａＩｎＮＡｓ系材料を活性層にもつＧａＡｓ系ＶＣＳＥＬであることが必要である。
【０１５６】
［第８の形態の作用効果］
第８の形態では、本発明（本願）のＧａＡｓ系ＶＣＳＥＬ、又は光電子融合デバイスを搭載して光伝送システムを構成しているので、より低コストで、高機能，高性能なデータ伝送システムを得ることができる。
【実施例１】
【０１５７】
実施例１では、先ず、次のようにして第１の基体を作製する。すなわち、Ｓｉ単結晶基板（１００）を、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ中でｄｉｐ処理し、次に、ＨＦ水溶液中でｄｉｐ処理し、表面を清浄化する。次に、ＭＢＥ法により基板温度４００℃で厚さ５０ｎｍの低温ＧａＡｓ層を成長させる。続いて、基板温度６００℃で厚さ５００ｎｍのＧａＡｓ層を成長させ、図１４に示すような第１の基体を作製する。
【０１５８】
次に、第２の基体を作製する。すなわち、ｎ−ＧａＡｓ単結晶基板（１００）をＨＣｌ水溶液で処理した後、ＭＯＣＶＤ法により以下の積層膜を設ける。すなわち、厚さ１００ｎｍのＧａＡｓバッファ層、続いて厚さ１００ｎｍのＧａＩｎＰエッチストップ層を成長させる。次に、ｎ−ＡｌＧａＡｓ／ｎ−ＧａＡｓ  ２４．５ペアからなる下部半導体ＤＢＲ、下部ＧａＡｓスペーサ層、ＧａＩｎＡｓ／ＧａＡｓ  ＴＱＷ活性層、上部ＧａＡｓスペーサ層，ＡｌＡｓ選択酸化層，ｐ−ＡｌＧａＡｓ／ｐ−ＧａＡｓ  ３２．５ペアからなる上部半導体ＤＢＲを順次積層して、図１５に示すような第２の基体を作製する。
【０１５９】
次に、第１の基体と第２の基体とを直接接合する。すなわち、第１の基体のＧａＡｓ層表面と第２の基体の上部半導体ＤＢＲ最上層のＧａＡｓ層表面とを有機洗浄し、ＨＦ水溶液にｄｉｐした後、室温下大気中で貼り合わせる。次に、この試料に２０ｇ／ｃｍ２の荷重をかけながらＨ２ガス雰囲気中で４８０℃で熱処理する。
【０１６０】
次に素子加工を行なう。すなわち、上記のように直接接合した試料のＧａＡｓ単結晶基板の裏面を研磨した後、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ中でｄｉｐ処理しＧａＡｓ単結晶基板を全てエッチング除去する。この場合、前記ＧａＩｎＰエッチストップ層でエッチングが停止する。次に、ＨＣｌ水溶液中にｄｉｐしてＧａＩｎＰエッチストップ層を除去する。
【０１６１】
次に、Ｃｌ２ガスを用いるドライエッチング法により下部半導体ＤＢＲ裏面からエッチングして半導体柱構造を形成する。このとき半導体柱構造の以外のエッチング領域ではエッチング面が下部半導体ＤＢＲ中に達するまでエッチングする。
【０１６２】
次に、Ｈ２Ｏ蒸気により４００℃で、上記ＡｌＡｓ選択酸化層を２５μｍ２程度のＡｌＡｓ層を残して酸化し、電流狭窄構造を作製する。
【０１６３】
次に、ポリイミド膜でｎ側，ｐ側電極コンタクト部と光出力部を除いた領域を被覆する。半導体柱上面の中央に電極膜のない光出力口を設け、また、光出力口以外の面にｎ側電極を設ける。また、上部半導体ＤＢＲ中のエッチング底面の一部にｐ側電極を形成する。
【０１６４】
以上のようにして図１６に示すようなＧａＡｓ系面発光レーザ（ＶＣＳＥＬ）を作製することができる。
【０１６５】
図１６に示す実施例１の面発光レーザでは、ｐ側電極及びｎ側電極から、それぞれ正キャリア，負キャリアを注入して、活性層で発光させ、レーザ発振させる。レーザ光はＳｉ基板と垂直で表面方向に出力される。
【０１６６】
この実施例１では、接合面の材料がＧａＡｓ同士を直接接合しているので、熱歪がないため大きな接合強度が得られる。また、接合面にできる非晶質層により下部のヘテロ界面からの転位の増殖をブロックできＶＣＳＥＬの劣化がなくなることにより長寿命のデバイスが得られる。
【０１６７】
また、基板がＳｉなので、レーザ発振部からの熱は主にＳｉ基板に流れる。ＧａＡｓよりＳｉの方が熱伝導率が高いので、ＧａＡｓ基板上に形成したレーザよりも高いレーザ特性が得られる。
【実施例２】
【０１６８】
実施例２では、先ず、次のようにして第１の基体を作製する。すなわち、Ｓｉ単結晶基板（１００）を、Ｈ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ中でｄｉｐ処理し、次に、ＨＦ水溶液中でｄｉｐ処理し、表面を清浄化する。次に、ＭＢＥ法により基板温度４００℃で厚さ５０ｎｍの低温ＧａＡｓ層を成長させる。続いて、基板温度６００℃で厚さ５００ｎｍのＧａＡｓ層を成長させる。続いて、基板温度６００℃で厚さ７ｎｍのＩｎＰ層を成長させ、図１７に示すような第１の基体を作製する。
【０１６９】
次に、第２の基体を作製する。すなわち、ｎ−ＧａＡｓ単結晶基板（１００）をＨＣｌ水溶液で処理した後、ＭＯＣＶＤ法により以下の積層膜を設ける。すなわち、厚さ１００ｎｍのＧａＡｓバッファ層、続いて厚さ１００ｎｍのＡｌＡｓ犠牲層を成長させる。次に、ｎ−ＡｌＧａＡｓ／ｎ−ＧａＡｓ  ２４．５ペアからなる下部半導体ＤＢＲ、下部ＧａＡｓスペーサ層、ＧａＩｎＮＡｓ／ＧａＡｓ  ＴＱＷ活性層、上部ＧａＡｓスペーサ層，ＡｌＡｓ選択酸化層，ｐ−ＡｌＧａＡｓ／ｐ−ＧａＡｓ  ３２．５ペアからなる上部半導体ＤＢＲ、厚さ７ｎｍのＩｎＰ層を順次積層成長させ、図１８に示すような第２の基体を作製する。
【０１７０】
なお、第１の基体，第２の基体のＩｎＰ層は薄いので、ＧａＡｓ上にエピタキシャル成長している。
【０１７１】
次に、第１の基体と第２の基体とを直接接合する。この直接接合は、熱処理温度が４５０℃である他は、実施例１と同様に実施する。
【０１７２】
次に、基板分離を行なう。すなわち、上記のように直接接合した試料の側面を、ＡｌＡｓ選択酸化層とＩｎＰ接合面のエッチングを防止するため、レジスト等で被覆する。次に、試料をＨＦ水溶液にｄｉｐして、ＡｌＡｓ犠牲層をエッチング除去し、ＧａＡｓ単結晶基板を分離する。
【０１７３】
次に、素子加工を行なう。この素子加工では、ドライエッチング法により下部半導体ＤＢＲ裏面からエッチングして半導体柱構造を形成する。以降のプロセスは実施例１と同じである。
【０１７４】
以上のようにして図１９に示すような面発光レーザを作製することができる。
【０１７５】
図１９に示す実施例２の面発光レーザも、実施例１の面発光レーザと同じ動作をする。
【０１７６】
この実施例２では、実施例１の作用効果に次の点が加わる。すなわち、実施例２では、犠牲層を設け、直接接合後にこの犠牲層をエッチングすることによりＧａＡｓ単結晶基板を除去する製造方法であり、試料に機械的ストレスをかけないので、素子の劣化が小さいＳｉ系単結晶基板上のＧａＡｓ系ＶＣＳＥＬを低いコストで製造することが可能になる。
【０１７７】
また、ＧａＡｓ系ＶＣＳＥＬがＧａＩｎＮＡｓ系材料を含む活性層からなるので、光伝送への適用性の高い、冷却装置が不要な、製造が簡便な光電子融合回路用光源を得ることができる。
【実施例３】
【０１７８】
実施例３では、先ず、実施例１と同様にして、図１４に示したような第１の基体を作製する。
【０１７９】
次に、第２の基体を作製する。すなわち、ｎ−ＧａＡｓ単結晶基板（１００）をＨＣｌ水溶液で処理した後、ＭＯＣＶＤ法により以下の積層膜を設ける。すなわち、厚さ１００ｎｍのＧａＡｓバッファ層、続いて厚さ１００ｎｍのＡｌＡｓ犠牲層を成長させる。次に、ｎ−ＡｌＧａＡｓ／ｎ−ＧａＡｓ３２．５ペアからなる下部半導体ＤＢＲ、下部ＧａＡｓスペーサ層、ＧａＩｎＮＡｓ／ＧａＡｓ  ＴＱＷ活性層、上部ＧａＡｓスペーサ層，ＡｌＡｓ選択酸化層，ｐ−ＡｌＧａＡｓ／ｐ−ＧａＡｓ２４．５ペアからなる上部半導体ＤＢＲを順次積層成長させ、図２０に示すような第２の基体を作製する。
【０１８０】
次に、第２の基体の側面を、ＡｌＡｓ選択酸化層のエッチングを防止するため、レジスト等で被覆する。次に、第２の基体の積層膜最上層の表面をワックスでガラス支持板に接着する。次に、試料をＨＦ水溶液にｄｉｐしてＡｌＡｓ犠牲層をエッチング除去し、第２の基体からＧａＡｓ単結晶基板を分離する。次に、第１の基体と第２の基体とを直接接合する。すなわち、第２の基体の前記支持板に保持されている積層膜の裏面のＧａＡｓ層と第１の基体のＧａＡｓ層とを実施例１と同様に直接接合する。次いで、１５０℃以下で接合した試料から支持体を分離し、洗浄する。
【０１８１】
次に、素子加工を行なう。この素子加工では、ドライエッチング法により下部半導体ＤＢＲ裏面からエッチングして半導体柱構造を形成する。以降のプロセスは実施例１と同様である。
【０１８２】
以上のようにして図２１に示すような面発光レーザを作製することができる。
【０１８３】
図２１に示す実施例３の面発光レーザも、実施例１の面発光レーザと同様の動作をする。
【０１８４】
この実施例３では、実施例２の作用効果に次の点が加わる。すなわち、実施例３では、接合される第２の基体が比較的薄いＶＣＳＥＬ構造体積層膜だけになるので、この積層膜は第１の基体の反りなどの試料表面の凹凸にならいやすくなり、接合時の密着が良好になる。よって、より強い接合強度が得られる。
【実施例４】
【０１８５】
実施例４では、先ず、次のようにして第１の基体を作製する。すなわち、両面研磨Ｓｉウェハ（１００）の一方の面に、レジストを塗布し、マイクロレンズを形成する領域に、遮光度が異なるフォトマスクを用いて露光，現像しエッチング用レジストマスクを作製する。そして、ＣＦ４を導入したドライエッチング法でマイクロレンズを形成する。マイクロレンズを設ける位置は、その光軸が以後作製する要素デバイスのレーザ光の光軸と同一になる位置にする。
【０１８６】
次いで、このウェハの他方の面に、実施例１の第１の基体と同様に低温ＧａＡｓバッファ層，ＧａＡｓ接合層を成長させる。
【０１８７】
次いで、第２の基体を作製する。すなわち、ｎ−ＧａＡｓ単結晶基板（１００）をＨＣｌ水溶液で処理した後、ＭＯＣＶＤ法により以下の積層膜を設ける。すなわち、厚さ１００ｎｍのＧａＡｓバッファ層、続いて厚さ１００ｎｍのＡｌＡｓ犠牲層を成長させる。次に、ｎ−ＡｌＧａＡｓ／ｎ−ＧａＡｓ３２．５ペアからなる下部半導体ＤＢＲ、下部ＧａＡｓスペーサ層、ＧａＩｎＮＡｓ／ＧａＡｓ  ＴＱＷ活性層、上部ＧａＡｓスペーサ層，ＡｌＡｓ選択酸化層，ｐ−ＡｌＧａＡｓ／ｐ−ＧａＡｓ２４．５ペアからなる上部半導体ＤＢＲを順次成長させ、図２０に示すような第２の基体を作製する。
【０１８８】
次に、第１の基体と第２の基体とを直接接合する。すなわち、マイクロレンズの光軸とレーザ光の光軸を一致させ、ＧａＡｓ面同士で実施例１と同様に接合する。
【０１８９】
次に、上記のように接合した試料の側面を、ＡｌＡｓ選択酸化層のエッチングを防止するため、レジスト等で被覆する。次に、試料をＨＦ水溶液にｄｉｐしてＡｌＡｓ犠牲層をエッチング除去し、ＧａＡｓ単結晶基板を分離する。
【０１９０】
次に、素子加工を行なう。この素子加工では、ドライエッチング法により下部半導体ＤＢＲ裏面からエッチングして半導体柱構造を形成する。以降のプロセスは実施例１と同じである。半導体柱上面のｎ側電極の形は、光出力用の開口を設けない形状である。以上のようにして図２２に示すような面発光レーザを作製することができる。
【０１９１】
図２２に示す実施例４の面発光レーザでは、ｐ側電極及びｎ側電極から、それぞれ正キャリア，負キャリアを注入して、活性層で発光させ、レーザ発振させる。レーザ光はＳｉ基板と垂直に出力されマイクロレンズを通過するとビームが収束する。
【０１９２】
この実施例４では、実施例２の作用効果に、次の点が加わる。すなわち、実施例４では、Ｓｉ単結晶基板裏面にマイクロレンズが設けられているので、レーザ光が収束する。よって、チップ間、ボード間の空間伝送用の光源に利用した場合は、有効な空間伝送距離が大きくなり、チップ間、ボード間の距離を大きく配置できる。また、ファイバとの結合を想定した場合は、より結合しやすくなる。
【図面の簡単な説明】
【０１９３】
【図１】一般的な面発光レーザの構成例を示す図である。
【図２】第１の基体の構成例を示す図である。
【図３】第２の基体の構成例を示す図である。
【図４】直接接合過程の一例を説明するための図である。
【図５】基板分離過程後の試料を示す図である。
【図６】本発明の面発光レーザ（ＶＣＳＥＬ）の構成例を示す図である。
【図７】第２の基体の他の構成例を示す図である。
【図８】第２の基体での基板分離後の状態を示す図である。
【図９】本発明の面発光レーザ（ＶＣＳＥＬ）の他の構成例を示す図である。
【図１０】光学素子を有する本発明の面発光レーザ（ＶＣＳＥＬ）の各構成例を示す図である。
【図１１】光電子融合デバイスの構成例を示す図である。
【図１２】本発明の光電子融合融合デバイス，面発光レーザ（ＶＣＳＥＬ）を用いたファイバー伝送システムの構成例を示す図である。
【図１３】本発明の光電子融合融合デバイス，面発光レーザ（ＶＣＳＥＬ）を用いた空間伝送システムの構成例を示す図である。
【図１４】実施例１，実施例３の第１の基体を示す図である。
【図１５】実施例１のＧａＡｓ上積層膜を示す図である。
【図１６】実施例１のＳｉ単結晶上ＧａＩｎＡｓ  ＶＣＳＥＬを示す図である。
【図１７】実施例２の第１の基体を示す図である。
【図１８】実施例２のＧａＡｓ上積層膜を示す図である。
【図１９】実施例２のＳｉ単結晶上ＧａＩｎＮＡｓ  ＶＣＳＥＬを示す図である。
【図２０】実施例３，実施例４のＧａＡｓ上積層膜を示す図である。
【図２１】実施例３のＳｉ単結晶上ＧａＩｎＮＡｓ  ＶＣＳＥＬを示す図である。
【図２２】実施例４のＳｉ単結晶上マイクロレンズ付ＧａＩｎＮＡｓ  ＶＣＳＥＬを示す図である。
【図１】
2005159071.tif 000003
【図２】
2005159071.tif 000004
【図３】
2005159071.tif 000005
【図４】
2005159071.tif 000006
【図５】
2005159071.tif 000007
【図６】
2005159071.tif 000008
【図７】
2005159071.tif 000009
【図８】
2005159071.tif 000010
【図９】
2005159071.tif 000011
【図１０】
2005159071.tif 000012
【図１１】
2005159071.tif 000013
【図１２】
2005159071.tif 000014
【図１３】
2005159071.tif 000015
【図１４】
2005159071.tif 000016
【図１５】
2005159071.tif 000017
【図１６】
2005159071.tif 000018
【図１７】
2005159071.tif 000019
【図１８】
2005159071.tif 000020
【図１９】
2005159071.tif 000021
【図２０】
2005159071.tif 000022
【図２１】
2005159071.tif 000023
【図２２】
2005159071.tif 000024