(57)【要約】【課題】  マルチファンクション高速（ＭＦＨＳ）バスを装備した携帯型電子装置及び関連する方法を提供する。【解決手段】  携帯型電子装置は、拡張パックを介して拡張装置に接続するための主電子装置を含む。主電子装置のＣＰＵは、第１のシステムバスによってホストコントローラに接続される。ホストコントローラは、ＭＦＨＳバスによって拡張パックに接続される。第１のシステムバスは、ＣＰＵに対して電気的に接続され、Ｐ本の信号ラインを含み、ＭＦＨＳバスは、Ｑ＜ＰであるＱ本の信号ラインを含む。ホストコントローラは、第１のシステムバスのＰ本の信号ラインからの信号及びＭＦＨＳバスのＱ本信号ラインからの信号を受け渡す。ホストコントローラは、Ｍクロックサイクルで第１のシステムバスからの信号を受信し、この信号をＮ＞ＭであるＮクロックサイクルでＭＦＨＳバスに対して出力する。【選択図】  図１
2005078625.tif 000002
【特許請求の範囲】
【請求項１】
拡張パックに対して接続する携帯型電子装置の主電子装置であって、
ＣＰＵ（central processing unit）と、
上記ＣＰＵに対して電気的に接続され、正の整数Ｐ本の信号ラインを含む第１のシステムバスと、
Ｑ＜Ｐである正の整数Ｑ本の信号ラインを備えたマルチファンクション高速（multi-function high speed；ＭＦＨＳ）バスと、
上記第１のシステムバスを介して上記ＣＰＵと通信を行うとともに、上記ＭＦＨＳバスを介して上記拡張パックと通信を行うために設けられ、上記第１のシステムバスのＰ本の信号ライン上及び上記ＭＦＨＳバスのＱ本信号ライン上の信号を受け渡すホストコントローラとを備え、
上記ホストコントローラは、上記第１のシステムバスのＭ個のクロック信号を、Ｎ＞Ｍである正の整数Ｎクロックサイクルで上記ＭＦＨＳバスに対して転送すること
を特徴とする主電子装置。
【請求項２】
上記ＭＦＨＳバスの信号ラインは、クロック信号ライン（clock signal line）、ステータス信号ライン（status signal line）、準備信号ライン（ready signal line）、及び複数本のコンテンツ信号ライン（content signal line）を含み、
上記コンテンツ信号ラインの本数は８本であり、
上記コンテンツ信号ラインは、制御信号、アドレス信号、及びデータ信号を伝送すること
を特徴とする請求項１記載の主電子装置。
【請求項３】
上記ＭＦＨＳバスの信号ラインは、クロック信号ライン（clock signal line）、ステータス信号ライン（status signal line）、準備信号ライン（ready signal line）、及び複数本のコンテンツ信号ライン（content signal line）を含み、
上記拡張パックは、上記ＭＦＨＳバスに接続されるクライアントコントローラを含み、当該携帯型電子装置の拡張機能用の拡張装置に接続され、
上記ホストコントローラは、上記クライアントコントローラに対して、制御信号及びアドレス信号を含むコマンドアドレスサイクルを転送する場合には、上記ＭＦＨＳバスの上記ステータス信号ラインをイネーブルとし、
上記制御信号は、少なくともバイトをイネーブルとするモード（a byte-enabling mode）、及び書き込みモード又は読み出しモードであるアクセスモードを含むこと
を特徴とする請求項１記載の主電子装置。
【請求項４】
上記ＭＦＨＳバスの信号ラインは、クロック信号ライン（clock signal line）、ステータス信号ライン（status signal line）、準備信号ライン（ready signal line）、及び複数本のコンテンツ信号ライン（content signal line）を含み、
上記拡張パックは、上記ＭＦＨＳバスに接続されるクライアントコントローラを含み、
上記ホストコントローラは、上記クライアントコントローラに対して、制御信号及びアドレス信号を含むコマンドアドレスサイクルを転送する場合には、上記ＭＦＨＳバスの上記ステータス信号ラインをイネーブルとし、
上記クライアントコントローラは、上記コマンドアドレスサイクルの上記制御信号のアクセスモードが読み出しモードである場合には、拡張装置からのデータ出力にしたがって上記ホストコントローラに対してデータ書き込みサイクルを転送し、上記準備信号ラインは、イネーブルとされること
を特徴とする請求項１記載の主電子装置。
【請求項５】
上記ＭＦＨＳバスの信号ラインは、クロック信号ライン（clock signal line）、ステータス信号ライン（status signal line）、準備信号ライン（ready signal line）、及び複数本のコンテンツ信号ライン（content signal line）を含み、
上記拡張パックは、上記ＭＦＨＳバスに接続されるクライアントコントローラを含み、
上記ホストコントローラは、上記クライアントコントローラに対して、制御信号及びアドレス信号を含むコマンドアドレスサイクルを転送する場合には、上記ＭＦＨＳバスの上記ステータス信号ラインをイネーブルとし、
上記クライアントコントローラは、上記コマンドアドレスサイクルの上記制御信号のアクセスモードが書き込みモードである場合には、書き込みモードが完了する旨を示すために、拡張装置にしたがって上記準備信号ラインをイネーブルとすること
を特徴とする請求項１記載の主電子装置。
【請求項６】
上記ＭＦＨＳバスの信号ラインは、クロック信号ライン（clock signal line）、ステータス信号ライン（status signal line）、準備信号ライン（ready signal line）、及び複数本のコンテンツ信号ライン（content signal line）を含み、
上記拡張パックは、上記ＭＦＨＳバスに接続されるクライアントコントローラを含み、当該携帯型電子装置の拡張機能用の拡張装置に接続され、
上記クライアントコントローラは、Ｒ＞Ｑである正の整数Ｒ本の信号ラインを含む第２のシステムバスを介して上記拡張装置と通信を行うこと
を特徴とする請求項１記載の主電子装置。
【請求項７】
上記クライアントコントローラは、上記第２のシステムバスの上記Ｒ本の信号ラインからの信号、及び上記ＭＦＨＳバスの上記Ｑ本の信号ラインからの信号を受け渡すこと
を特徴とする請求項６記載の主電子装置。
【請求項８】
上記第１のシステムバス及び上記第２のシステムバスは、同じ規格であること
を特徴とする請求項６記載の主電子装置。
【請求項９】
ＭＦＨＳバスを介して主電子装置に接続されるとともに拡張装置に接続される携帯型電子システムの拡張パックであって、
上記ＭＦＨＳバスに接続され、上記主電子装置からコマンドアドレスサイクルを受信し、上記コマンドアドレスサイクルにしたがって上記拡張装置と通信を行うクライアントコントローラを備え、
上記ＭＦＨＳバスは、正の整数Ｑ本の信号ラインを含み、
上記Ｑ本の信号ラインは、さらに、クロック信号ライン（clock signal line）、ステータス信号ライン（status signal line）、準備信号ライン（ready signal line）、及び複数本のコンテンツ信号ライン（content signal line）を含むこと
を特徴とする拡張パック。
【請求項１０】
上記コンテンツ信号ラインの本数は８本であり、
上記コンテンツ信号ラインは、制御信号、アドレス信号、及びデータ信号を伝送すること
を特徴とする請求項９記載の拡張パック。
【請求項１１】
上記主電子装置は、
ＣＰＵ（central processing unit）と、
上記ＣＰＵに対して電気的に接続され、Ｐ＞Ｑである正の整数Ｐ本の信号ラインを含む第１のシステムバスと、
上記第１のシステムバスを介して上記ＣＰＵと通信を行うとともに、上記ＭＦＨＳバスを介して当該拡張パックと通信を行うために設けられ、上記第１のシステムバスのＰ本の信号ライン上及び上記ＭＦＨＳバスのＱ本信号ライン上の信号を受け渡すホストコントローラとを備えること
を特徴とする請求項９記載の拡張パック。
【請求項１２】
上記ホストコントローラは、上記クライアントコントローラに対して、制御信号及びアドレス信号を含むコマンドアドレスサイクルを転送する場合には、上記ＭＦＨＳバスの上記ステータス信号ラインをイネーブルとし、
上記コマンドアドレスサイクルは、制御信号及びアドレス信号を送信し、
上記制御信号は、少なくともバイトをイネーブルとするモード（a byte-enabling mode）、及び書き込みモード又は読み出しモードであるアクセスモードを含むこと
を特徴とする請求項１１記載の拡張パック。
【請求項１３】
上記クライアントコントローラは、上記アクセスモードが読み出しモードである場合には、上記拡張装置にしたがって上記ホストコントローラに対してデータ読み出しサイクルを転送し、上記準備信号ラインは、イネーブルとされること
を特徴とする請求項１２記載の拡張パック。
【請求項１４】
上記クライアントコントローラは、上記アクセスモードが書き込みモードである場合には、書き込みモードが完了する旨を示すために、上記拡張装置にしたがって上記準備信号ラインをイネーブルとすること
を特徴とする請求項１２記載の拡張パック。
【請求項１５】
ＭＦＨＳバスを備えた携帯型電子システムの読み出し方法であって、
上記携帯型電子システムは、主電子装置、拡張パック、及び拡張装置を含み、
上記主電子装置は、上記ＭＦＨＳバスによって上記拡張パックに接続され、ＣＰＵ（central processing unit）、及び第１のシステムバスによって上記ＣＰＵに接続されるホストコントローラを含み、
上記拡張パックは、上記ＭＦＨＳバスによって上記ホストコントローラに接続されるとともに第２のシステムバスによって上記拡張装置に接続されるクライアントコントローラを含み、
上記ＭＦＨＳバスは、クロック信号ライン（clock signal line）、ステータス信号ライン（status signal line）、準備信号ライン（ready signal line）、及び複数本のコンテンツ信号ライン（content signal line）を含み、
当該読み出し方法は、
上記ＣＰＵから上記第１のシステムバスへと第１のコマンドアドレスサイクルを出力する工程と、
上記ホストコントローラによって正の整数Ｍクロックサイクルで上記第１のシステムバスから出力された上記第１のコマンドアドレスサイクルを受信する工程と、
上記ホストコントローラによって上記第１のコマンドアドレスサイクルを第２のコマンドアドレスサイクルに変換し、Ｎ＞Ｍである正の整数Ｎクロックサイクルで上記ＭＦＨＳバスを介して上記第２のコマンドアドレスサイクルを転送し、これにより、上記ＭＦＨＳバスの上記ステータス信号ラインをイネーブルとする工程と、
上記ステータス信号ラインがイネーブルとされた場合に、上記クライアントコントローラによって上記第２のコマンドアドレスサイクルを受信する工程と、
上記クライアントコントローラによって上記第２のコマンドアドレスサイクルを第３のコマンドアドレスサイクルに変換し、正の整数Ｋクロックサイクルで正の整数Ｐ本のクライアント信号ラインの第１のセットを介して上記第３のコマンドアドレスサイクルを転送する工程と、
上記第２のシステムバスによって上記拡張装置に対して上記第３のコマンドアドレスサイクルを転送する工程とを備えること
を特徴とする読み出し方法。
【請求項１６】
上記第１のコマンドアドレスサイクルは、制御信号及びアドレス信号を含み、
上記制御信号のアクセスモードは、読み出しモードであること
を特徴とする請求項１５記載の読み出し方法。
【請求項１７】
上記ホストコントローラは、上記第１のコマンドアドレスサイクルを受信し、上記ＣＰＵに対して休止信号を送信すること
を特徴とする請求項１５記載の読み出し方法。
【請求項１８】
さらに、
上記拡張装置によって上記第３のコマンドアドレスサイクルにしたがって上記第２のシステムバスに対してデータを出力する工程と、
上記データを受信し、上記クライアントコントローラによって当該データを第１のデータ読み出しサイクルに変換する工程と、
上記ＭＦＨＳバスによって上記第１のデータ読み出しサイクルを転送し、これにより、上記ＭＦＨＳバスの上記準備信号ラインがイネーブルとなる工程と、
上記ホストコントローラによって上記ＭＦＨＳバスのイネーブルとされた上記準備信号ラインにしたがって上記第１のデータ読み出しサイクルを受信する工程と、
上記ホストコントローラによって上記第１のデータ読み出しサイクルを第２の読み出しサイクルに変換する工程と、
上記第１のシステムバスによって上記ＣＰＵに対して上記第２のデータ読み出しサイクルを転送する工程とを備えること
を特徴とする請求項１５記載の読み出し方法。
【請求項１９】
上記ホストコントローラは、上記第１のデータ読み出しサイクルを受信した場合には、上記ＣＰＵをイネーブルとすること
を特徴とする請求項１５記載の読み出し方法。
【請求項２０】
ＭＦＨＳバスを備えた携帯型電子システムの書き込み方法であって、
上記携帯型電子システムは、主電子装置、拡張パック、及び拡張装置を含み、
上記主電子装置は、上記ＭＦＨＳバスによって上記拡張パックに接続され、ＣＰＵ（central processing unit）、及び第１のシステムバスによって上記ＣＰＵに接続されるホストコントローラを含み、
上記拡張パックは、上記ＭＦＨＳバスによって上記ホストコントローラに接続されるとともに第２のシステムバスによって上記拡張装置に接続されるクライアントコントローラを含み、
上記ＭＦＨＳバスは、クロック信号ライン（clock signal line）、ステータス信号ライン（status signal line）、準備信号ライン（ready signal line）、及び複数本のコンテンツ信号ライン（content signal line）を含み、
当該書き込み方法は、
上記ＣＰＵから上記第１のシステムバスへと第１のコマンドアドレスサイクル及び第１のデータ書き込みサイクルを出力する工程と、
上記ホストコントローラによって正の整数Ｍクロックサイクルで上記第１のコマンドアドレスサイクル及び上記第１のデータ書き込みサイクルを受信する工程と、
上記ホストコントローラによって上記第１のコマンドアドレスサイクルを第２のコマンドアドレスサイクルに変換するとともに上記第１のデータ書き込みサイクルを第２のデータ書き込みサイクルに変換し、Ｎ＞Ｍである正の整数Ｎクロックサイクルで上記ＭＦＨＳバスに対して上記第２のコマンドアドレスサイクル及び上記第２のデータ書き込みサイクルを転送する工程と、
上記ステータス信号ラインがイネーブルとされた場合に、上記クライアントコントローラによって上記第２のコマンドアドレスサイクル及び上記第２のデータ書き込みサイクルを受信する工程と、
上記クライアントコントローラによって上記第２のコマンドアドレスサイクルを第３のコマンドアドレスサイクルに変換するとともに上記第２のデータ書き込みサイクルを第３のデータ書き込みサイクルに変換し、正の整数Ｋクロックサイクルで上記第２のシステムバスを介して上記第３のコマンドアドレスサイクル及び上記第３のデータ書き込みサイクルを転送する工程とを備えること
を特徴とする書き込み方法。
【請求項２１】
さらに、
上記拡張装置によって上記第３のコマンドアドレスサイクルにしたがって上記第３のデータ書き込みサイクルのデータを書き込み、上記クライアントコントローラに対して書き込み完了信号を応答する工程と、
上記クライアントコントローラによって上記書き込み完了信号にしたがって上記ＭＦＨＳバスの上記準備信号ラインをイネーブルとする工程とを備えること
を特徴とする請求項２０記載の書き込み方法。
【請求項２２】
さらに、上記ホストコントローラによってイネーブルとされた上記準備信号ラインにしたがって上記ＣＰＵに対して書き込みサイクル完了信号を転送する工程を備えること
を特徴とする請求項２１記載の書き込み方法。
【請求項２３】
上記ホストコントローラは、上記第１のコマンドアドレスサイクル及び上記第１のデータ書き込みサイクルを受信した場合には、上記ＣＰＵに対して休止信号を送信すること
を特徴とする請求項２１記載の書き込み方法。
【請求項２４】
上記ホストコントローラは、上記準備信号ラインがイネーブルとされた後に、上記ＣＰＵをイネーブルとすること
を特徴とする請求項２３記載の書き込み方法。
【請求項２５】
上記ホストコントローラは、上記第１のコマンドアドレスサイクル及び上記第１のデータ書き込みサイクルを受信した場合には、当該第１のコマンドアドレスサイクル及び当該第１のデータ書き込みサイクルがバースト書き込みについてのものであるか否かを検査し、
当該書き込み方法は、当該第１のコマンドアドレスサイクル及び当該第１のデータ書き込みサイクルがバースト書き込みについてのものであった場合には、上記拡張装置にバースト書き込みのデータを書き込むために繰り返されること
を特徴とする請求項２２記載の書き込み方法。
【請求項２６】
ＭＦＨＳバスを備えた携帯型電子システムの書き込み方法であって、
上記携帯型電子システムは、主電子装置、拡張パック、及び拡張装置を含み、
上記主電子装置は、上記ＭＦＨＳバスによって上記拡張パックに接続され、ＣＰＵ（central processing unit）、及び第１のシステムバスによって上記ＣＰＵに接続されるホストコントローラを含み、
上記拡張パックは、上記ＭＦＨＳバスによって上記ホストコントローラに接続されるとともに第２のシステムバスによって上記拡張装置に接続されるクライアントコントローラを含み、
上記ＭＦＨＳバスは、クロック信号ライン（clock signal line）、ステータス信号ライン（status signal line）、準備信号ライン（ready signal line）、及び複数本のコンテンツ信号ライン（content signal line）を含み、
当該書き込み方法は、
上記ＣＰＵから上記第１のシステムバスへと、バースト書き込みサイクルである第１のコマンドアドレスサイクル、及び第１のデータ書き込みサイクルを出力する工程と、
上記ホストコントローラによって正の整数であるＭクロックサイクルで上記第１のシステムバスから出力された上記第１のコマンドアドレスサイクル及び上記第１のデータ書き込みサイクルを受信する工程と、
上記ホストコントローラによって書き込みアドレスを決定する工程と、
上記ホストコントローラによって上記書き込みアドレスにしたがって上記第１のコマンドアドレスサイクルを第２のコマンドアドレスサイクルに変換するとともに上記第１のデータ書き込みサイクルを第２のデータ書き込みサイクルに変換し、Ｎ＞Ｍである正の整数Ｎクロックサイクルで上記ＭＦＨＳバスを介して上記第２のコマンドアドレスサイクル及び上記第２のデータ書き込みサイクルを出力する工程と、
上記ステータス信号ラインがイネーブルとされた場合に、上記クライアントコントローラによって上記第２のコマンドアドレスサイクル及び上記第２のデータ書き込みサイクルを受信する工程と、
上記クライアントコントローラによって上記第２のコマンドアドレスサイクルを第３のコマンドアドレスサイクルに変換するとともに上記第２のデータ書き込みサイクルを第３のデータ書き込みサイクルに変換し、正の整数Ｋクロックサイクルで上記第２のシステムバスを介して上記第３のコマンドアドレスサイクル及び上記第３のデータ書き込みサイクルを転送する工程と、
上記拡張装置によって上記第３のコマンドアドレスサイクルにしたがって上記第３のデータ書き込みサイクルのデータを書き込み、上記クライアントコントローラに対して書き込み完了信号を応答する工程と、
上記クライアントコントローラによって上記書き込み完了信号にしたがって上記ＭＦＨＳバスの上記準備信号ラインをイネーブルとする工程と、
上記ホストコントローラによるイネーブルとされた上記準備信号ラインの検査によって上記バースト書き込みサイクルが完了したか否かを決定し、上記バースト書き込みサイクルが完了していない場合には、上記書き込みアドレスを決定する工程へと戻り、上記バースト書き込みサイクルが完了した場合には、上記ホストコントローラが上記ＣＰＵに対して書き込みサイクル完了信号を転送する工程とを備えること
を特徴とする書き込み方法。
【請求項２７】
上記ホストコントローラは、上記第１のコマンドアドレスサイクル及び上記第１のデータ書き込みサイクルを受信した場合には、上記ＣＰＵに対して休止信号を送信すること
を特徴とする請求項２６記載の書き込み方法。
【請求項２８】
上記ホストコントローラは、上記バースト書き込みが完了した後に、上記ＣＰＵをイネーブルとすること
を特徴とする請求項２７記載の書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、携帯型電子システム及びこの携帯型電子システムのアクセス方法に関し、特に、より少ないピン数を備えたマルチファンクション高速バスに関するものである。この特許出願は、２００３年８月２８日に出願された台湾特許出願（出願番号０９２１２３８４１）の利益を享受するものであり、その主題は、参照することによってここに組み込まれる。
【背景技術】
【０００２】
技術進歩は、携帯型電子装置の開発を成熟させている。例えば、携帯型電子装置は、サイズの削減及び機能の増加をともなって設計されている。携帯電話機、携帯情報端末機（personal digital assistants；ＰＤＡ）、又はＰＤＡ携帯電話機のような携帯型電子装置は、コミュニケーション、情報閲覧、及び娯楽を提供する役目を果たしている。忙しい現代人は、ますます、情報に容易にアクセス可能であることを要求する。したがって、携帯型電子装置は、現代人の生活に不可欠な必需品となっている。
【０００３】
例えばＰＤＡのような携帯型電子装置は、通常、容易に可搬できるように小さくて軽く設計される。また、メモリカード、ネットワークカード、又はデータカードのような他の拡張装置が要求される場合には、拡張パック（expanded pack）が用いられる。電子装置と拡張パックとの間のインターフェースは、例えばＰＣＭＣＩＡ／ＣＦ又はＶＬＩＯ（variable latency I/O）であり得る。ＰＤＡの広範囲な使用法に起因して、製造業者は、ユーザに対して拡張可能な機能を供給するために、ＰＣＭＣＩＡ／ＣＦインターフェース又はＶＬＩＯインターフェースを採用する異なる種類の拡張装置を開発しようとしている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＶＬＩＯインターフェース及びＰＣＭＣＩＡ／ＣＦインターフェースの両方を要求するコネクタのサイズは大きすぎ、小型化及び軽量化の傾向が進む携帯型電子装置には良好に適合しない。インテル社製Ｘｓｃａｌｅプロセッサによって用いられるインターフェースであるＶＬＩＯインターフェースは、８本の制御ライン、３２本のデータライン、及び２６本のアドレスラインを含み、ＶＬＩＯインターフェースによって要求されるラインは、全部で６６本存在する。したがって、電子装置と拡張パックとの間のコネクタのサイズは、非常に大きい。ＰＣＭＣＩＡ／ＣＦインターフェースもまた、多くの伝送ラインを要求し、そのコネクタもまた、非常に大きい。
【０００５】
本発明は、このような実情に鑑みてなされたものであり、マルチファンクション高速バス及びより少ないピン数を装備した携帯型電子装置における方法及び装置を提供することを目的とする。システムは、既存の拡張装置と互換性を有する。
【課題を解決するための手段】
【０００６】
本発明は、マルチファンクション高速バスを備えた携帯型電子装置を提供することにより、上述した目的のうちの１つを達成する。携帯型電子装置は、拡張パックを介して拡張装置に接続される主電子装置を含む。主電子装置は、ＣＰＵ（central processing unit）と、第１のシステムバスと、ホストコントローラと、マルチファンクション高速（multi-function high speed；ＭＦＨＳ）バスとを含む。第１のシステムバスは、ＣＰＵに対して電気的に接続され、正の整数Ｐ本の信号ラインを有する。ＭＦＨＳバスは、Ｑ＜Ｐである正の整数Ｑ本の信号ラインを含む。ホストコントローラは、第１のシステムバスを介してＣＰＵと通信を行うとともに、ＭＦＨＳバスを介して拡張パックと通信を行う。ホストコントローラは、第１のシステムバス上のＰ本の信号及びＭＦＨＳバス上のＱ本の信号を受け渡す。ホストコントローラは、第１のシステムバスのＭ個のクロック信号を、Ｎ（Ｎは正の整数、Ｎ＞Ｍ）クロックサイクルでＭＦＨＳバスに対して送信する。
【０００７】
本発明は、上述した携帯型電子装置に適用される方法を提供することにより、上述した他の目的を達成する。まず、ＣＰＵは、第１のシステムバスに対して第１のコマンドアドレスサイクルを送信する。そして、ホストコントローラは、Ｍクロックサイクルで第１のシステムバスから第１のコマンドアドレスサイクルを受信する。これに応じて、ホストコントローラは、第１のコマンドアドレスサイクルを第２のコマンドアドレスサイクルに変換し、Ｎ＞ＭであるＮクロックサイクルでマルチファンクション高速バスを介して第２のコマンドアドレスサイクルを転送する。これにより、ステータス信号ラインは、イネーブルとなる。したがって、クライアントコントローラは、第２のコマンドアドレスサイクルを受信することが可能となる。そして、クライアントコントローラは、第２のコマンドアドレスサイクルを第３のコマンドアドレスサイクルに変換する。第３のコマンドアドレスサイクルは、Ｋクロックサイクルで第２のシステムバスに対して転送される。最後に、第２のシステムバスは、拡張装置に対して第３のコマンドアドレスサイクルを転送する。
【発明の効果】
【０００８】
本発明は、携帯型電子装置のＭＦＨＳバスにおけるピン数をより少なくすることができ、これにより、コネクタのサイズを削減することができることから、結果としてより小さい拡張パックをもたらし、小型化及び軽量化が進む携帯型電子装置の傾向に良好に適合する。また、本発明は、既存の拡張装置と互換性を有する携帯型電子装置を実現することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。本発明の他の目的、特徴、及び利点は、望ましいものの限定されることはない具体例についての以下の詳細な記述から明らかとなるであろう。以下の記述は、添付した図面を参照してなされる。
【００１０】
ＶＬＩＯ又はＰＣＭＣＩＡ／ＣＦのような広く用いられているインターフェースには、多くの伝送ラインがあることから、コネクタのサイズは大きい。従来のインターフェース及びコネクタは、小型化及び軽量化の傾向が進む携帯型電子装置には良好に適合しない。より少ないピン数を備えるとともに既存の拡張パックと互換性を有するバスが、コネクタのサイズを削減するために要求される。
【００１１】
本発明の望ましい具体例にしたがう携帯型電子装置を示す図１を参照する。携帯型電子装置１０は、電子装置１１と、拡張パック１５と、拡張装置１７とを含む。電子装置１１は、例えば携帯情報端末機（personal digital assistant；ＰＤＡ）である。拡張パック１５と拡張装置１７とを接続することにより、当該拡張装置１７の機能を電子装置１１に付加することができる。拡張装置１７は、例えば、メモリカード、データカード、又はネットワークカードである。電子装置１１が拡張機能を必要としない場合には、拡張パック１５は、サイズ及び重量を削減するために取り外すことができる。
【００１２】
電子装置１１と拡張パック１５との間のインターフェースは、マルチファンクション高速（multi-function high speed；ＭＦＨＳ）バス１２である。ＭＦＨＳバス１２の実装により、ピン数が削減され、また、コネクタ及び携帯型電子装置１０のサイズは、小さくなる。拡張パック１５は、ＶＬＩＯインターフェース又はＰＣＭＣＩＡ／ＣＦインターフェースのようなシステムバスインターフェース１４によって拡張装置１７に対して電気的に接続される。拡張パック１５は、既存の拡張装置と互換性を有する。
【００１３】
電子装置１１は、ＣＰＵ（central process unit）２１と、システムバス２２と、ホストコントローラ２３とを含む。ＣＰＵ２１は、システムバス２２を介してホストコントローラ２３に接続する。ホストコントローラ２３は、ＣＰＵ２１と拡張パック１５との間で通信を行うために、システムバス２２とＭＦＨＳバス１２との間で信号を受け渡す。
【００１４】
拡張パック１５は、クライアントコントローラ２５を含む。クライアントコントローラ２５は、システムバス１４の信号に対してＭＦＨＳバス１２の信号を送信したり、又はＭＦＨＳバス１２の信号に対してシステムバス１４の信号を送信したりする。ＣＰＵ２１は、ホストコントローラ２３及びクライアントコントローラ２５を介して拡張装置１７との通信を行う。この具体例において、システムバス１４，２２は、同じ規格であり、例えばＶＬＩＯ又はＰＣＭＣＩＡ／ＣＦである。
【００１５】
ＭＦＨＳバス１２は、クロック信号ライン（clock signal line）ＣＬＫ、ステータス信号ライン（status signal line）ＢＳＴ、準備信号ライン（ready signal line）ＢＲＤＹ、及び８本のコンテンツ信号ライン（content signal line）ＣＡＤ［７．．．０］を含む。コンテンツ信号ラインＣＡＤ［７．．．０］は、制御信号、アドレス信号、及びデータ信号を伝送する。
【００１６】
ＣＰＵ２１は、拡張装置１７に対する読み出し又は書き込みを実行するために、読み出しサイクル（read cycle）又は書き込みサイクル（write cycle）を転送する。読み出しサイクルは、コマンドアドレスサイクル（command address cycle）及びデータ読み出しサイクル（data reading cycle）を含み、書き込みサイクルは、コマンドアドレスサイクル及びデータ書き込みサイクル（data writing cycle）を含む。ＣＰＵ２１の書き込みサイクル中には、ホストコントローラ２３は、コマンドアドレスサイクルを転送し、次に、データ書き込みサイクルを転送する。書き込みサイクルは、データが成功裡に書き込まれた旨を拡張装置１７が確認した後に完了する。ＣＰＵ２１の読み出しサイクル中には、ホストコントローラ２３は、コマンドアドレスサイクルを転送する。読み出しサイクルは、拡張装置１７が要求されたデータを送信した後に完了する。伝送ラインの本数が異なることに起因する異なる方法によって上述した読み出しサイクル／書き込みサイクルの信号を送信するために、異なるバスが用いられる。
【００１７】
コマンドアドレスサイクルは、制御信号及びアドレス信号を含む。制御信号は、少なくともアクセスモード信号（access mode signal）及びバイトイネーブル信号（byte-enabling signal）を含む。アクセスモード信号は、このオペレーションが読み出しであるか書き込みであるかを表す。バイトイネーブル信号は、現在の読み出しサイクル／書き込みサイクルのバイト数を制御するために用いられ、それは、例えば、バイト（byte）、ワード（word）、トリプルバイト（tri-byte）、又はダブルワード（double-word）であり得る。データ読み出しサイクルは、コマンドアドレスサイクルからの要求に対する応答として拡張装置１７によって送られたデータであるデータ信号を含む。データ書き込みサイクルは、ＣＰＵ２１によって拡張装置１７に書き込まれているデータ信号を含む。
【００１８】
既存のＶＬＩＯバス又はＰＣＭＣＩＡ／ＣＦバスは、制御信号、アドレス信号、及びデータ信号を送信するために、より多くの伝送ラインを含む。これら既存のバスにおいては、１つのコマンドアドレス信号の制御信号及びアドレス信号が、１クロックサイクルで送信される。しかしながら、ピン数は、本発明によって削減される。また、１つのコマンドアドレスサイクルは、複数のクロックサイクルで完了する。同様に、既存のバスにおいては、データ読み出しサイクル及びデータ書き込みサイクルは、例えば２４ビットデータをともなって１クロックサイクルで転送され、本発明のデータ読み出しサイクル及びデータ書き込みサイクルを完了するために複数のクロックサイクルを必要とするであろう。
【００１９】
図２(ａ)は、ＭＦＨＳバス１２のコマンドアドレスサイクルの内容を示している。ホストコントローラ２３がクライアントコントローラ２５に対してＭＦＨＳバス１２の信号を送信する場合には、ステータス信号ラインＢＳＴは、イネーブルとなる。これにより、クライアントコントローラ２５は、ＭＦＨＳバス１２から信号を受信する。この具体例において、コマンドアドレスサイクルは、制御信号及びアドレス信号の送信のために５クロックサイクルを用いる。クロックサイクル０では、送信は開始されず、コンテンツ信号ラインＣＡＤ［７．．．０］は、トリプルステート（tri-stated；ＴＳ）である。クロックサイクル１では、コンテンツ信号ラインＣＡＤ［７．．．０］は、コマンド信号である一般コマンド信号Ｍ［７．．．０］である。クロックサイクル２では、コンテンツ信号ラインＣＡＤ［７．．．０］は、バイトイネーブル信号ＢＥ［３．．．０］、リザーブ信号（reserve signal）ＲＳ［１．．．０］、及びアドレス信号Ａ［２５．．．２４］である。クロックサイクル３では、コンテンツ信号ラインＣＡＤ［７．．．０］は、アドレス信号Ａ［２３．．．１６］である。クロックサイクル４では、コンテンツ信号ラインＣＡＤ［７．．．０］は、アドレス信号Ａ［１５．．．８］である。クロックサイクル５では、コンテンツ信号ラインＣＡＤ［７．．．０］は、アドレス信号Ａ［７．．．０］である。このコマンドアドレスサイクルは、書き込みサイクル及び読み出しサイクル内で用いられる。
【００２０】
図２(ｂ)は、ＭＦＨＳバス１２のデータ読み出しサイクルの内容を示している。ホストコントローラ２３がクライアントコントローラ２５に対して読み出しサイクルのコマンドアドレスサイクルを転送する場合には、待機ステータスである。クライアントコントローラ２５は、コマンドアドレスサイクルを変換し、拡張装置１７に対してコマンドアドレスサイクルを出力する。その後、拡張装置１７は、クライアントコントローラ２５に対して要求されたデータを返す。クライアントコントローラ２５は、ＭＦＨＳバス１２の規格によって受信データからデータ読み出しサイクルを出力する。クライアントコントローラ２５は、データ読み出しサイクルを出力し、伝送ラインにおけるデータが受信された旨をホストコントローラ２３が認めるために、準備信号をイネーブルとする。コマンドアドレスサイクルを転送するホストコントローラと、クライアントコントローラ２５からデータを受信するホストコントローラ２３との間のデュレーションは、拡張装置１７に依存する。例えば、それは、この具体例においては、３クロックサイクル（クロックサイクル６，７，８）である。クロックサイクル９では、コンテンツ信号ラインＣＡＤ［７．．．０］は、データ信号Ｄ［７．．．０］である。クロックサイクル１０では、コンテンツ信号ラインＣＡＤ［７．．．０］は、データ信号Ｄ［１５．．．８］である。クロックサイクル１１では、コンテンツ信号ラインＣＡＤ［７．．．０］は、データ信号Ｄ［２３．．．１６］である。クロックサイクル１２では、コンテンツ信号ラインＣＡＤ［７．．．０］は、データ信号Ｄ［３１．．．２４］である。クロックサイクル１３では、データＤの送信は完了し、準備信号ラインＢＲＤＹは、ディセーブルとなり、コンテンツ信号ラインＣＡＤ［７．．．０］は、トリプルステート（tri-stated；ＴＳ）である。
【００２１】
図２(ｃ)は、ＭＦＨＳバス１２のデータ書き込みサイクルの内容を示している。クロックサイクル１〜５においてホストコントローラ２３がクライアントコントローラ２５に対して書き込みサイクルのコマンドアドレスサイクルを出力する場合には、データ書き込みサイクルを転送する。クロックサイクル６では、コンテンツ信号ラインＣＡＤ［７．．．０］は、データ信号Ｄ［７．．．０］である。クロックサイクル７では、コンテンツ信号ラインＣＡＤ［７．．．０］は、データ信号Ｄ［１５．．．８］である。クロックサイクル８では、コンテンツ信号ラインＣＡＤ［７．．．０］は、データ信号Ｄ［２３．．．１６］である。クロックサイクル９では、コンテンツ信号ラインＣＡＤ［７．．．０］は、データ信号Ｄ［３１．．．２４］である。クライアントコントローラ２５は、当該クライアントコントローラ２５が受信データを変換した後に、拡張装置１７に対してデータを出力し、当該拡張装置１７からの応答を待機する。待機のデュレーションは、例えば２クロックサイクル（クロックサイクル１０，１１）である。書き込みが完了した旨を拡張装置１７が確認した場合には、当該拡張装置１７は、クライアントコントローラ２５に対して応答を転送する。クライアントコントローラ２５は、データ書き込みサイクルが完了した旨をホストコントローラ２３が認めるために、クロックサイクル１２でＭＦＨＳバス１２の準備信号ラインＢＲＤＹをイネーブルとする。
【００２２】
図３は、ＭＦＨＳバス１２が用いられる場合の読み出しサイクルについてのフローチャートである。ステップＳ３１において、ホストコントローラ２３は、システムバス２２を介してＣＰＵ２１からコマンドアドレスサイクルＣＲ１を受信する。続いて、ホストコントローラ２３は、コマンドアドレスサイクルＣＲ１をＭＦＨＳバス１２のコマンドアドレスサイクルＣＲ２に変換し、当該コマンドアドレスサイクルＣＲ２をクライアントコントローラ２５に対して出力する（ステップＳ３３）。これに応じて、イネーブルとされたステータス信号ラインＢＳＴによって認められたクライアントコントローラ２５は、コマンドアドレスサイクルＣＲ２の受信を開始する（ステップＳ３４）。そして、クライアントコントローラ２５は、コマンドアドレスサイクルＣＲ２をシステムバス１４のコマンドアドレスサイクルＣＲ３に変換し、当該コマンドアドレスサイクルＣＲ３を拡張装置１７に対して出力する（ステップＳ３６）。その後、クライアントコントローラ２５は、コマンドアドレスサイクルＣＲ３にしたがって、拡張装置１７からデータを受信する（ステップＳ３８）。クライアントコントローラ２５は、ＭＦＨＳバス１２のデータ読み出しサイクルＲ２において受信データを出力する（ステップＳ３９）。そして、準備信号ラインＢＲＤＹは、イネーブルとなる。ホストコントローラ２３は、ＭＦＨＳバス１２のイネーブルとされた準備信号ラインＢＲＤＹにしたがってデータを受信する（ステップＳ３５）。これに応じて、ホストコントローラ２３は、データ読み出しサイクルＲ１においてＣＰＵ２１に対して受信データを出力し、読み出しサイクルを完了する（ステップＳ３７）。
【００２３】
ステップＳ３３を完了した後に、ホストコントローラ２３は、現在の読み出しサイクルが完了する前に任意の読み出しサイクル又は書き込みサイクルが転送されるのを防ぐために、ＣＰＵ２１に対して休止コマンドを転送する。要求されたデータが受信された旨をホストコントローラ２３が確認した後、休止コマンドは、破棄される。
【００２４】
図４は、ＭＦＨＳバス１２が用いられる場合の書き込みサイクルについてのフローチャートである。まず、ホストコントローラ２３は、システムバス２２を介してＣＰＵ２１によって送られた書き込みサイクルのコマンドアドレスサイクルＣＷ１及びデータ書き込みサイクルＷ１を受信する（ステップＳ４０）。続いて、ホストコントローラ２３は、コマンドアドレスサイクルＣＷ１がバースト書き込みであるか否かを検査する（ステップＳ４１）。ここで、コマンドアドレスサイクルＣＷ１がバースト書き込みである場合には、次のステップは、ノードＡであり、そうでない場合には、次のステップは、ステップＳ４２である。ステップＳ４２において、ホストコントローラ２３は、バッファにデータ書き込みサイクルＷ１のデータを保存する。これに応じて、ホストコントローラ２３は、コマンドアドレスサイクルＣＷ１及びデータ書き込みサイクルＷ１の両方を、ＭＦＨＳバス１２のコマンドアドレスサイクルＣＷ２及びデータ書き込みサイクルＷ２にそれぞれ変換し、コマンドアドレスサイクルＣＷ２及びデータ書き込みサイクルＷ２を出力する（ステップＳ４３）。クライアントコントローラ２５は、ＭＦＨＳバス１２のイネーブルとされたステータス信号ラインにしたがって、コマンドアドレスサイクルＣＷ２及びデータ書き込みサイクルＷ２を受信する（ステップＳ４４）。その後、クライアントコントローラ２５は、コマンドアドレスサイクルＣＷ２及びデータ書き込みサイクルＷ２を、システムバス１４のコマンドアドレスサイクルＣＷ３及びデータ書き込みサイクルＷ３にそれぞれ変換し、コマンドアドレスサイクルＣＷ３及びデータ書き込みサイクルＷ３を拡張装置１７に対して出力する（ステップＳ４５）。これに応じて、所定期間の待機後に、クライアントコントローラ２５は、拡張装置１７が書き込みステータスを完了した後に応答信号を受信する（ステップＳ４６）。そして、ＭＦＨＳバス１２の準備信号ラインＢＲＤＹは、イネーブルとなる（ステップＳ４７）。受信信号ラインＢＲＤＹがイネーブルとなった旨をホストコントローラ２３が検出した後に（ステップＳ４８）、書き込みサイクルは、完了する（ステップＳ４９）。
【００２５】
ステップＳ４２が完了した場合には、ホストコントローラ２３は、準備信号ラインＢＲＤＹがイネーブルとなった旨を当該ホストコントローラ２３が検出するまでに他の読み出しサイクル又は書き込みサイクルが転送されるのを防ぐために、ＣＰＵ２１に対して休止信号を送信する。
【００２６】
図５は、ＭＦＨＳバス１２が用いられる場合のバースト書き込みサイクルのフローチャートである。ＶＬＩＯインターフェースについては、１回のバースト書き込みは、４回のバッチにおいてデータを書き込み、本発明のＭＦＨＳバス１２についての４回の送信を要求する。まず、ホストコントローラ２３は、書き込みアドレスを決定する（ステップＳ５０）。ホストコントローラ２３は、バースト書き込みが完了するまで、毎時間書き込みアドレスを増加させる。続いて、書き込まれるデータは、バッファに保存される（ステップＳ５１）。その後、ホストコントローラ２３は、クライアントコントローラ２５に対してＭＦＨＳバス１２のコマンドアドレスサイクルＣＷ２及びデータ書き込みサイクルＷ２を出力する（ステップＳ５２）。クライアントコントローラ２５は、ＭＦＨＳバス１２のイネーブルとされたステータス信号ラインＢＳＴにしたがって、コマンドアドレスサイクルＣＷ２及びデータ書き込みサイクルＷ２を受信する（ステップＳ５３）。クライアントコントローラ２５は、コマンドアドレスサイクルＣＷ２及びデータ書き込みサイクルＷ２を、システムバス１４のコマンドアドレスサイクルＣＷ３及びデータ書き込みサイクルＷ３に変換し、そして、コマンドアドレスサイクルＣＷ３及びデータ書き込みサイクルＷ３を拡張装置１７に対して出力する（ステップＳ５４）。所定期間の待機後に、クライアントコントローラ２５は、拡張装置１７から書き込みステータスの完了についての応答信号を受信する（ステップＳ５５）。クライアントコントローラ２５は、ＭＦＨＳバス１２の準備信号ラインＢＲＤＹをイネーブルとする（ステップＳ５６）。ホストコントローラ２３は、受信信号ラインＢＲＤＹがイネーブルである旨を検出する（ステップＳ５７）。そして、ホストコントローラ２３は、バースト書き込みが完了するか否かを検査する。バースト書き込みが完了した場合には、バースト書き込みサイクルは完了し、そうでない場合には、ステップＳ５０へと戻り、書き込みアドレスを増加させ、書き込みサイクルの実行を継続する。
【００２７】
ホストコントローラ２３がステップＳ５１を完了した後に、当該ホストコントローラ２３は、バースト書き込みサイクルが完了するまでに他の書き込みサイクル又は読み出しサイクルが転送されるのを防ぐために、ＣＰＵ２１に対して休止信号を送信する。
【００２８】
上述した携帯型電子装置の具体例は、少なくとも以下の利点を含む。
・携帯型電子装置のＭＦＨＳバスにおけるピン数は、より少ない。したがって、コネクタのサイズを削減することができることから、結果としてより小さい拡張パックをもたらし、小型化及び軽量化が進む携帯型電子装置の傾向に良好に適合する。
・携帯型電子装置は互換性を有し、したがって、既存の拡張装置とともに用いることができる。
【００２９】
本発明が、一例を介して、また望ましい具体例として記述されていた一方で、本発明は、これに限定されるものではないことは理解されるべきである。これに対して、様々な変形例並びに同様の配置及び処理を包含するように意図されるべきである。したがって、添付した特許請求の範囲は、そのような変形例並びに同様の配置及び処理を全て包含するために、最も広い解釈として与えられるべきである。
【図面の簡単な説明】
【００３０】
【図１】本発明の望ましい具体例にしたがう携帯型電子装置の構成を示すブロック図である。
【図２（ａ）】マルチファンクション高速バスのコマンドアドレスサイクルの内容を示す図である。
【図２（ｂ）】マルチファンクション高速バスのデータ読み出しサイクルの内容を示す図である。
【図２（ｃ）】マルチファンクション高速バスのデータ書き込みサイクルの内容を示す図である。
【図３】マルチファンクション高速バスが用いられる場合の読み出しサイクルについてのフローチャートである。
【図４】マルチファンクション高速バスが用いられる場合の書き込みサイクルについてのフローチャートである。
【図５】マルチファンクション高速バスが用いられる場合のバースト書き込みサイクルについてのフローチャートである。
【符号の説明】
【００３１】
１０  携帯型電子装置
１１  電子装置
１２  ＭＦＨＳバス
１４，２２  システムバス
１５  拡張パック
１７  拡張装置
２１  ＣＰＵ
２３  ホストコントローラ
２５  クライアントコントローラ
【図１】
2005078625.tif 000003
【図２（ａ）】
2005078625.tif 000004
【図２（ｂ）】
2005078625.tif 000005
【図２（ｃ）】
2005078625.tif 000006
【図３】
2005078625.tif 000007
【図４】
2005078625.tif 000008
【図５】
2005078625.tif 000009