(57)【要約】      （修正有）【課題】強誘電体メモリ装置において、HとLの設定割合をきめ細かく所望の値に設定でき、リファレンスセルの特性のばらつきを小さくできる安定したリファレンス電位を得る。【解決手段】複数のメモリアレイは、強誘電体キャパシタで構成された本体セル１およびリファレンスセル２と、第１、第２のビット線群７と、本体セルを選択する第１、第２の本体ワード線とリファレンスセルを選択する第１、第２のリファレンスワード線を有する。第１の本体ワード線は第１のビット線群に、第２の本体ワード線は第２のビット線群に接続されている。第１のリファレンスワード線は第１のビット線群に、第２のリファレンスワード線は第２のビット線群に接続されている。ここで、複数のメモリアレイのうちの第１のメモリアレイの第１の本体ワード線選択時に、第１のメモリアレイ以外の他のメモリアレイのリファレンスワード線も選択される。【選択図】  図１
2005018928.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリアレイで構成された強誘電体メモリ装置であって、
前記メモリアレイはそれぞれ、強誘電体キャパシタで構成された本体メモリセルと強誘電体キャパシタで構成されたリファレンスセルと第１のビット線群と第２のビット線群と、本体メモリセルを選択する第１の本体ワード線と第２の本体ワード線とリファレンスセルを選択する第１のリファレンスワード線と第２のリファレンスワード線を有し、
前記第１の本体ワード線は前記第１のビット線群に接続され、前記第２の本体ワード線は前記第２のビット線群に接続され、前記第１のリファレンスワード線は前記第１のビット線群に接続され、前記第２のリファレンスワード線は前記第２のビット線群に接続される構成であって、
前記複数のメモリアレイのうちの第１のメモリアレイの第１の本体ワード線選択時に、第１のメモリアレイ以外の他のメモリアレイのリファレンスワード線が選択されることを特徴とする強誘電体メモリ装置。
【請求項２】
前記複数のメモリアレイのうちの第１のメモリアレイの第１の本体ワード線選択時に、前記第１のメモリアレイの第２のリファレンスワード線が選択されるとともに、前記第１のメモリアレイ以外の他のメモリアレイの少なくとも１つのメモリアレイの第２のリファレンスワード線が選択され、
これらのリファレンスワード線で選択されたリファレンスセルから読み出された電荷を平均化することによってリファレンス電位を生成するリファレンス回路を有したことを特徴とする請求項１記載の強誘電体メモリ装置。
【請求項３】
前記複数のメモリアレイのうちの第１のメモリアレイの第１の本体ワード線選択時に、前記第１のメモリアレイの第２のリファレンスワード線が選択されるとともに、前記第１のメモリアレイ以外の他のメモリアレイの少なくとも１つのメモリアレイの第１のリファレンスワード線と第２のリファレンスワード線が選択され、
これらのリファレンスワード線で選択されたリファレンスセルから読み出された電荷を平均化することによってリファレンス電位を生成するリファレンス回路を有したことを特徴とする請求項１記載の強誘電体メモリ装置。
【請求項４】
第１の動作センスアンプ群と第２の動作センスアンプ群を有し、
前記第１の動作センスアンプ群には、第１選択スイッチ回路を介して前記複数のメモリアレイのうちの第１のメモリアレイが接続されると共に、第２選択スイッチ回路を介して前記複数のメモリアレイのうちの第２のメモリアレイが接続され、
前記第２の動作センスアンプ群には、第３選択スイッチ回路を介して前記複数のメモリアレイのうちの第３のメモリアレイが接続されると共に、第４選択スイッチ回路を介して前記複数のメモリアレイのうちの第４のメモリアレイが接続された構成であり、
第１のメモリアレイの第１の本体ワード線選択時に、前記第１のメモリアレイの第２のリファレンスワード線が選択されると共に、前記第２、第３および第４のメモリアレイのそれぞれの第１のリファレンスワード線と第２のリファレンスワード線が選択され、
これらのリファレンスワード線で選択されたファレンスメモリセルから読み出された電荷を平均化することによってリファレンス電位を生成するリファレンス回路を有したことを特徴とする請求項１記載の強誘電体メモリ装置。
【請求項５】
前記複数のメモリアレイは通常メモリアレイと冗長メモリアレイで構成されたことを特徴とする請求項１記載の強誘電体メモリ装置。
【請求項６】
前記通常メモリアレイは第１の通常メモリアレイ群と第２の通常メモリアレイ群を含み、前記冗長メモリアレイは第１の冗長メモリアレイ群を含み、
前記第１の通常メモリアレイ群が選択状態のとき前記第１の冗長メモリアレイ群が選択状態であって、前記第２の通常メモリアレイ群が選択状態のとき前記第１の冗長メモリアレイ群が選択状態であることを特徴とする請求項５記載の強誘電体メモリ装置。
【請求項７】
前記通常メモリアレイは第１の通常メモリアレイ群と第２の通常メモリアレイ群を含み、前記冗長メモリアレイは第１の冗長メモリアレイ群を含み、
前記第１の冗長メモリアレイ群の配置は、前記第１の通常メモリアレイ群と第２の通常メモリアレイ群との間に配置されたことを特徴とする請求項５記載の強誘電体メモリ装置。
【請求項８】
前記通常メモリアレイは第１の通常メモリアレイ群と第２の通常メモリアレイ群を含み、前記冗長メモリアレイは第１の冗長メモリアレイ群と第２の冗長メモリアレイ群を含み、
さらに、第１の動作センスアンプ群を有し、
第１の動作センスアンプ群には、第１選択スイッチ回路を介して前記第１の通常メモリアレイ群と前記第１の冗長メモリアレイ群が接続されると共に、第２選択スイッチ回路を介して前記第２の通常メモリアレイ群と第２の冗長メモリアレイ群が接続され、
前記第１の通常メモリアレイ群に含まれる第１のメモリアレイの第１の本体ワード線選択時に、前記第１のメモリアレイの第２のリファレンスワード線が選択されると共に、前記第１の通常メモリアレイ群に含まれる第１のメモリアレイ以外のメモリアレイおよび前記第１の冗長メモリアレイの第２のリファレンスワード線が選択され、
これらのリファレンスワード線で選択されたリファレンスセルから読み出された電荷を平均化することによってリファレンス電位を生成するリファレンス回路を有したことを特徴とする請求項５記載の強誘電体メモリ装置。
【請求項９】
前記複数のメモリアレイのうちの第１のメモリアレイの第１の本体ワード線選択時に、前記第１のメモリアレイの第２のリファレンスワード線が非選択であると共に、前記第１のメモリアレイ以外の他のメモリアレイの少なくとも１つのメモリアレイの第２のリファレンスワード線が選択され、
これらのリファレンスワード線で選択されたリファレンスセルから読み出された電荷を平均化することによってリファレンス電位を生成するリファレンス回路を有したことを特徴とする請求項１記載の強誘電体メモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体メモリ装置のリファレンス回路に関する。
【０００２】
【従来の技術】
１Ｔ１Ｃ型強誘電体メモリを実現するための重要な技術としてリファレンス電位発生回路がある。従来から各種リファレンス回路が提案されているが、本体メモリセルと同じ強誘電体キャパシタを用いて、ＨとＬのデータの平均化でリファレンス電位を設定するリファレンス回路が開示されている（例えば特許文献１、２）。
【０００３】
ここでは、ＨとＬのデータの平均化では、単純にＨとＬのデータを平均化した電位を発生している。また、従来では図７に示されるように、選択された本体セルのメモリアレイ中のリファレンスセルの平均化を行っている。
【０００４】
【特許文献１】
特開平７−２６２７６８号公報
【特許文献２】
ＷＯ９７／３６３００号公報
【０００５】
【発明が解決しようとする課題】
近年、リファレンス電位の設定では、より多くのＨとＬのメモリセルを平均化しさらにＨとＬの個数を任意設定し任意のリファレンス電位を設定することが重要になってきている。
【０００６】
しかしながら、上記のような従来のリファレンス回路では、選択された本体セル３が属するメモリアレイ中のリファレンスセル４を選択して平均化を行うため、リファレンスセルの個数が多くなく、そのため、ＨとＬの設定割合もきめ細かく設定することができない。
【０００７】
例えば図７の実施例では４個のリファレンスセルの平均化で設定するため１／４単位でしか設定することができない。また、４個の平均であるので、リファレンスセルに特性のばらつきがあった場合１／４に平均化されるに過ぎないという課題があった。
【０００８】
本発明の目的は上記課題を解決することにあり、ＨとＬの設定割合をきめ細かく所望の値に設定することができ、さらに、リファレンスセルに特性のばらつきについても多数個で平均化し平均化した個数分ばらつきを小さくすることができ、安定したリファレンス電位を得ることができる強誘電体メモリ装置を提供することにある。
【０００９】
【課題を解決するための手段】
この課題を解決するために、本発明の強誘電体メモリ装置は、複数のメモリアレイで構成された強誘電体メモリ装置であって、前記メモリアレイはそれぞれ、強誘電体キャパシタで構成された本体メモリセルと強誘電体キャパシタで構成されたリファレンスセルと第１のビット線群と第２のビット線群と、本体メモリセルを選択する第１の本体ワード線と第２の本体ワード線とリファレンスセルを選択する第１のリファレンスワード線と第２のリファレンスワード線を有し、前記第１の本体ワード線は前記第１のビット線群に接続され、前記第２の本体ワード線は前記第２のビット線群に接続され、前記第１のリファレンスワード線は前記第１のビット線群に接続され、前記第２のリファレンスワード線は前記第２のビット線群に接続される構成であって、前記複数のメモリアレイのうちの第１のメモリアレイの第１の本体ワード線選択時に、第１のメモリアレイ以外の他のメモリアレイのリファレンスワード線が選択される。
【００１０】
また、本発明の強誘電体メモリ装置において、前記複数のメモリアレイのうちの第１のメモリアレイの第１の本体ワード線選択時に、前記第１のメモリアレイの第２のリファレンスワード線が選択されるとともに、前記第１のメモリアレイ以外の他のメモリアレイの少なくとも１つのメモリアレイの第２のリファレンスワード線が選択され、これらのリファレンスワード線で選択されたリファレンスセルから読み出された電荷を平均化することによってリファレンス電位を生成するリファレンス回路を有していることが好ましい。
【００１１】
また、本発明の強誘電体メモリ装置において、前記複数のメモリアレイのうちの第１のメモリアレイの第１の本体ワード線選択時に、前記第１のメモリアレイの第２のリファレンスワード線が選択されるとともに、前記第１のメモリアレイ以外の他のメモリアレイの少なくとも１つのメモリアレイの第１のリファレンスワード線と第２のリファレンスワード線が選択され、これらのリファレンスワード線で選択されたリファレンスセルから読み出された電荷を平均化することによってリファレンス電位を生成するリファレンス回路を有していることが好ましい。
【００１２】
また、本発明の強誘電体メモリ装置において、第１の動作センスアンプ群と第２の動作センスアンプ群を有し、前記第１の動作センスアンプ群には、第１選択スイッチ回路を介して前記複数のメモリアレイのうちの第１のメモリアレイが接続されると共に、第２選択スイッチ回路を介して前記複数のメモリアレイのうちの第２のメモリアレイが接続され、前記第２の動作センスアンプ群には、第３選択スイッチ回路を介して前記複数のメモリアレイのうちの第３のメモリアレイが接続されると共に、第４選択スイッチ回路を介して前記複数のメモリアレイのうちの第４のメモリアレイが接続された構成であり、第１のメモリアレイの第１の本体ワード線選択時に、前記第１のメモリアレイの第２のリファレンスワード線が選択されると共に、前記第２、第３および第４のメモリアレイのそれぞれの第１のリファレンスワード線と第２のリファレンスワード線が選択され、これらのリファレンスワード線で選択されたリファレンスセルから読み出された電荷を平均化することによってリファレンス電位を生成するリファレンス回路を有していることが好ましい。
【００１３】
また、本発明の強誘電体メモリ装置において、前記複数のメモリアレイは通常メモリアレイと冗長メモリアレイで構成されていることが好ましい。
【００１４】
また、前記複数のメモリアレイは通常メモリアレイと冗長メモリアレイで構成された本発明の強誘電体メモリ装置において、前記通常メモリアレイは第１の通常メモリアレイ群と第２の通常メモリアレイ群を含み、前記冗長メモリアレイは第１の冗長メモリアレイ群を含み、前記第１の通常メモリアレイ群が選択状態のとき前記第１の冗長メモリアレイ群が選択状態であって、前記第２の通常メモリアレイ群が選択状態のとき前記第１の冗長メモリアレイ群が選択状態であることが好ましい。
【００１５】
また、前記複数のメモリアレイは通常メモリアレイと冗長メモリアレイで構成された本発明の強誘電体メモリ装置において、前記通常メモリアレイは第１の通常メモリアレイ群と第２の通常メモリアレイ群を含み、前記冗長メモリアレイは第１の冗長メモリアレイ群を含み、前記第１の冗長メモリアレイ群の配置は、前記第１の通常メモリアレイ群と第２の通常メモリアレイ群との間に配置されていることが好ましい。
【００１６】
また、前記複数のメモリアレイは通常メモリアレイと冗長メモリアレイで構成された本発明の強誘電体メモリ装置において、前記通常メモリアレイは第１の通常メモリアレイ群と第２の通常メモリアレイ群を含み、前記冗長メモリアレイは第１の冗長メモリアレイ群と第２の冗長メモリアレイ群を含み、さらに、第１の動作センスアンプ群を有し、第１の動作センスアンプ群には、第１選択スイッチ回路を介して前記第１の通常メモリアレイ群と前記第１の冗長メモリアレイ群が接続されると共に、第２選択スイッチ回路を介して前記第２の通常メモリアレイ群と第２の冗長メモリアレイ群が接続され、前記第１の通常メモリアレイ群に含まれる第１のメモリアレイの第１の本体ワード線選択時に、前記第１のメモリアレイの第２のリファレンスワード線が選択されると共に、前記第１の通常メモリアレイ群に含まれる第１のメモリアレイ以外のメモリアレイおよび前記第１の冗長メモリアレイの第２のリファレンスワード線が選択され、これらのリファレンスワード線で選択されたリファレンスセルから読み出された電荷を平均化することによってリファレンス電位を生成するリファレンス回路を有していることが好ましい。
【００１７】
また、本発明の強誘電体メモリ装置において、前記複数のメモリアレイのうちの第１のメモリアレイの第１の本体ワード線選択時に、前記第１のメモリアレイの第２のリファレンスワード線が非選択であると共に、前記第１のメモリアレイ以外の他のメモリアレイの少なくとも１つのメモリアレイの第２のリファレンスワード線が選択され、これらのリファレンスワード線で選択されたリファレンスセルから読み出された電荷を平均化することによってリファレンス電位を生成するリファレンス回路を有していることが好ましい。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１９】
（実施形態１）
本発明の実施形態１について、図面を用いて説明する。図１が、実施形態１のリファレンス回路を有する強誘電体メモリ装置の一例である。
【００２０】
本実施形態の構成を簡単に説明する。本実施形態では、大きく４つのメモリアレイで構成され、ここでは、１つのメモリアレイはコラム選択の単位としている。動作センスアンプ６には第１のビット線７およびその相補信号を得る第２のビット線７が接続され、選択本体セル３を選択するワード線によって選択されるメモリセル８は第１のビット線に接続され、第２のビット線にはリファレンスセル２が選択される構成である。
【００２１】
このとき、本体セル１は、あるメモリアレイ（本実施形態では上から２番目のメモリアレイ）が選択され、リファレンスセルは、全４メモリアレイの第２のビット線に接続された選択リファレンスセル４が全て選択され、平均化については図示されていないが、これら（ここでは１６個）が平均化される構成である。
【００２２】
具体的にはトランジスタを介して平均化する構成とすることができる。実際には１６個の選択リファレンスセルには、ＨデータとＬデータがある比率で書き込まれており、平均化によって得られる電位がリファレンス電位として設定される。
【００２３】
例えばＨデータの書き込みリファレンスセルを６個、Ｌデータの書き込みリファレンスセルを１０個などの設定を行う。この設定数については、ＨデータとＬデータの読み出し電位のばらつきを考慮して設定することができる。
【００２４】
本実施形態では、もしＬデータ読み出しの１つのリファレンスセルの特性がばらついた場合でも１０個の平均化を行っているためばらつきは１／１０になるという効果がある。また、本実施形態では、動作させる動作センスアンプは選択コラム５の４個であるため消費電力は少なくできるという効果がある。
【００２５】
なお、本実施形態では説明図を簡単にするために１６個のリファレンスセルの平均化を行う構成を示しているが、実際にはばらつきを充分低減できる個数のリファレンスセルの平均化を行うことが好ましい。具体的には、ばらつきレベルが飽和し、飽和値の９０％程度に設定される１００個程度のリファレンスセルを平均化する構成とすることが好ましい。
【００２６】
また、本実施形態では、１つのメモリアレイが１つの選択コラムとした構成であるが、実際には、１つのメモリアレイに複数の選択コラムを設けた構成も可能である。このとき動作センスアンプの動作については、選択コラムのみまたはそのメモリアレイの動作センスアンプ全てを動作させるかについては回路構成によって設定できる。
【００２７】
また、本実施形態では、メモリセルのプレート電極の動作については記載していないが、選択メモリセル部分を動作させることや例えば電源電圧の１／２に固定する方法等、必要に応じて設定することはもちろん可能である。
【００２８】
（実施形態２）
本発明の実施形態２について、図面を用いて説明する。図２が、実施形態２のリファレンス回路を有する強誘電体メモリ装置の一例である。
【００２９】
本実施形態の実施形態１との違いは、選択本体セル３が存在するメモリアレイ（図２では上から２番目のメモリアレイ）以外のリファレンスセル２は、第２のビット線７に接続されたリファレンスセル以外に第１のビット線に接続されたビット線７に接続されるリファレンスセルも選択し平均化する構成であることである。選択本体セルの存在するメモリアレイ以外のメモリアレイでは、本体セル１が選択されないため、第１のビット線と第２のビット線の両方のビット線にリファレンスセルのデータを読み出す構成が可能である。
【００３０】
本構成によって、同じメモリアレイの個数で構成された強誘電体メモリ装置では、リファレンスセルの平均化する個数を多くすることができるという効果がある。具体的には、実施形態１では１６個の選択リファレンスセルを平均化したが、本実施形態では２８個の選択リファレンスセル４を平均化することが可能で、１．７５倍の平均化とすることができ、それだけばらつきを低減できることになる。実際の平均化個数等については、実施形態１で記載したことと同様のこと、すなわち、ばらつきを充分低減できる個数のリファレンスセルの平均化を行うことが好ましい。具体的には、ばらつきレベルが飽和し、飽和値の９０％程度に設定される１００個程度のリファレンスセルを平均化する構成とすることが好ましい。
【００３１】
（実施形態３）
本発明の実施形態３について、図面を用いて説明する。図３が、実施形態３のリファレンス回路を有する強誘電体メモリ装置の一例である。
【００３２】
本実施形態の選択するリファレンスセル４の構成については、実施形態２と同様であるが、メモリアレイの構成が、動作センスアンプ６の両側に選択スイッチ９を介してメモリアレイを構成したものであって、動作センスアンプ両側に配置されたメモリアレイに対しても、選択本体セル３の存在するメモリアレイ以外のメモリアレイのリファレンスセルを選択し平均化するものである。
【００３３】
本実施形態では、選択本体セルの存在するメモリアレイ以外のメモリアレイのリファレンスセルについては、第１のビット線と第２のビット線のそれぞれに接続される全てのリファレンスセルを選択する構成であるが、第２のビット線に接続されるリファレンスセルのみを選択し平均化する構成ももちろん可能である。
【００３４】
また、本実施形態のように動作センスアンプの両側に選択スイッチを介してメモリアレイを構成において、リファレンスセルの平均化を行う構成とすることにより、リファレンスセルの配置の絶対的距離の最大が実施形態２よりも小さくすることができるため、リファレンスセルから読み出したデータの平均化をするときの速度を高速にすることができるという効果がある。
【００３５】
（実施形態４）
本発明の実施形態４について、図面を用いて説明する。図４が、実施形態４のリファレンス回路を有する強誘電体メモリ装置の一例である。
【００３６】
一般にメモリデバイスを作る場合、冗長メモリセルを設け、通常メモリセルの不良を冗長メモリセルに置き換えることにより良品とする冗長回路を形成することが多い。本実施形態は、強誘電体メモリ装置において冗長メモリセルを設けリファレンスセル２を平均化する構成のものに関するものである。
【００３７】
単純に、通常メモリアレイと冗長メモリアレイを含み、選択本体セル３が存在するメモリアレイ以外のメモリアレイ（冗長メモリアレイも含む）のリファレンスセル２の平均化を行う構成についても実施形態１〜３の構成と同様の構成として設定することが可能である。
【００３８】
本実施形態ではその特徴として、通常メモリアレイと冗長メモリアレイを有し、通常メモリアレイが第１の通常メモリアレイ群（第２ブロック）と第２の通常メモリアレイ群（第１、第３または第４ブロック）を含み、冗長メモリアレイは第１の冗長メモリアレイ群（冗長ブロック）を含み、第１の通常メモリアレイ群が選択状態のとき第１の冗長メモリアレイ群が選択状態であって、第２の通常メモリアレイ群が選択状態のとき第１の冗長メモリアレイ群が選択状態である構成としていることである。
【００３９】
もし、冗長メモリアレイのリファレンスセルの選択を第１の通常メモリアレイ群または第２の通常メモリアレイ群のどちらかの選択時のみという構成とした場合ＨデータとＬデータの個数および平均化する個数が選択する通常メモリアレイ群によって異なることとなり、リファレンス電位を一定に設定することが困難となる。
【００４０】
本実施形態の構成である第１の通常メモリアレイ群の選択時と第２の通常メモリアレイ群の選択時のどちらの場合にも冗長メモリアレイのリファレンスセルを選択する構成にすることにより、リファレンスセルのＨデータとＬデータの個数を含め平均化する個数を常に同じに保った構成とすることができるという効果がある。
【００４１】
また、実際の構成としては、冗長メモリアレイを第１の通常メモリアレイ群と第２の通常メモリアレイ群の間に配置することにより、平均化するリファレンスセルの物理的配置上の距離を小さくすることができ、リファレンスセルの読み出しデータの平均化の速度を高速化することができ、平均化のための配線も少なく構成できるという効果がある。
【００４２】
（実施形態５）
本発明の実施形態５について、図面を用いて説明する。図５が、実施形態５のリファレンス回路を有する強誘電体メモリ装置の一例である。
【００４３】
本実施形態は実施形態３と実施形態４とを組み合わせた構成であり、冗長メモリアレイを有し、平均化するリファレンスセル２の個数を多く、さらにリファレンスセルの物理的配置位置の距離を小さくできるという効果がある。
【００４４】
（実施形態６）
本発明の実施形態６について、図面を用いて説明する。図６が、実施形態６のリファレンス回路を有する強誘電体メモリ装置の一例である。
【００４５】
本実施形態の実施形態１との違いは、選択本体セル３が存在するメモリアレイ（図２では上から２番目のメモリアレイ）以外のリファレンスセル２は選択状態とはせずに、選択本体セルの存在するメモリアレイ以外のメモリアレイで、リファレンスセルを選択するものである。
【００４６】
本実施形態では、選択本体セルが存在するメモリアレイのリファレンスセルは選択しないため、そのリファレンスセルが接続されるビット線は例えば接地電圧にプリチャージしておくことが可能である。このリファレンスセルが接続されるビット線を、物理的に選択本体セルが接続されるビット線との間に配置した構成とすると、リファレンスセルが接続されるビット線をプリチャージ状態とすることができるため、選択本体セルが接続されるビット線に対するシールド線としての効果があり、ノイズを低減できるという効果がある。
【００４７】
本実施形態では選択本体セルが存在するメモリアレイ以外のメモリアレイのビット線としては、第２のビット線に接続されたリファレンスセルのみを選択としているが、第１のビット線と第２のビット線の両方のビット線にリファレンスセルを選択し平均化する構成とすることも可能である。
【００４８】
本発明において実施形態１〜６を示したが、本発明のポイントは選択された本体セルのメモリアレイ以外のリファレンスセルも含む多数のメモリセルの平均化を行う構成であり、この考え方を含むメモリアレイ構成およびリファレンスセルの選択構成についての組み合わせ構成についても本発明に含むものである。
【００４９】
【発明の効果】
本発明のリファレンス回路を有する強誘電体メモリ装置では、選択された本体セルのメモリアレイ以外のリファレンスセルも含む多数のメモリセルの平均化を行うため、ＨとＬの設定割合をきめ細かく所望の値に設定することができ、さらに、リファレンスセルに特性のばらつきについても多数個で平均化し平均化した個数分ばらつきを小さくすることができ、安定したリファレンス電位を得ることができるという効果があり、１Ｔ１Ｃの強誘電体メモリの歩留まり向上や特性向上に大きな効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るリファレンス回路を有する強誘電体メモリ装置を示す図
【図２】本発明の第２の実施形態に係るリファレンス回路を有する強誘電体メモリ装置を示す図
【図３】本発明の第３の実施形態に係るリファレンス回路を有する強誘電体メモリ装置を示す図
【図４】本発明の第４の実施形態に係るリファレンス回路を有する強誘電体メモリ装置を示す図
【図５】本発明の第５の実施形態に係るリファレンス回路を有する強誘電体メモリ装置を示す図
【図６】本発明の第６の実施形態に係るリファレンス回路を有する強誘電体メモリ装置を示す図
【図７】従来のリファレンス回路を有する強誘電体メモリ装置を示す図
【符号の説明】
１  本体セル
２  リファレンスセル
３  選択本体セル
４  選択リファレンスセル
５  選択コラム
６  動作動作センスアンプ
７  ビット線
８  メモリセル
９  選択選択スイッチ
【図１】
2005018928.tif 000003
【図２】
2005018928.tif 000004
【図３】
2005018928.tif 000005
【図４】
2005018928.tif 000006
【図５】
2005018928.tif 000007
【図６】
2005018928.tif 000008
【図７】
2005018928.tif 000009