(57)【要約】      （修正有）【課題】ＢＧＡと実装基板との間にチップ抵抗等の半導体部品を配置することができる半導体部品の実装構造を提供する。【解決手段】ＢＧＡ２２とそれを実装する実装基板２１との間にインターポーザー１０を配置する。インターポーザー１０は、実装基板２１とＢＧＡ２２との間の距離を半導体部品２３の厚さと同じかそれ以上にするとともに、ＢＧＡ２２のソルダーボールと実装基板２１の導電パターンとの間を電気的に接続する。電子部品２３は、ＢＧＡ２２をインターポーザー１０に固定する前に、実装基板に搭載される。【選択図】図２
2005136380.tif 000002
【特許請求の範囲】
【請求項１】
ＢＧＡとそれを実装する実装基板との間にインターポーザーを配置したことを特徴とする半導体部品の実装構造。
【請求項２】
請求項１に記載の半導体部品の実装構造において、前記インターポーザーが前記ＢＧＡの下面に形成されたボールと前記実装基板の上面に形成された導電パターンとの間を電気的に接続するための実装パッドを備えていることを特徴とする半導体部品の実装構造。
【請求項３】
請求項１に記載の半導体部品の実装構造において、前記インターポーザーが多層配線板であることを特徴とする半導体部品の実装構造。
【請求項４】
請求項１、２又は３に記載の半導体部品の実装構造において、前記ＢＧＡと前記実装基板との間に、半導体部品の一部又は全部が配置されていることを特徴とする半導体部品の実装構造。
【請求項５】
ＢＧＡとそれを実装する実装基板との間にインターポーザーを備えることを特徴とする半導体装置。
【請求項６】
前記ＢＧＡの下面に形成されたボールと前記実装基板の上面に形成された導電パターンとが前記インターポーザーに形成された実装パッドを介して互いに電気的に接続されていることを特徴とする半導体装置。
【請求項７】
前記インターポーザーが多層配線板であることを特徴とする半導体装置。
【請求項８】
請求項５、６又は７に記載の半導体装置において、前記ＢＧＡと前記実装基板との間に、半導体部品の一部又は全部が配置されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板上に複数の半導体部品を実装してなる半導体装置に関し、特に、その半導体部品の実装構造に関する。
【背景技術】
【０００２】
近年の半導体装置の小型化の要求に応えるため、複数の半導体部品を相互に重ねて実装基板に実装し、半導体部品の実装面積を小さくした半導体装置がある。
【０００３】
従来の半導体装置は、図３に示すように、実装基板３１と、それに実装される半導体集積回路基板３２との間に、スペーサー３３を配置して空間を形成し、そこにチップ部品３４を配置している。ここで、スペーサー３３を導電体で構成し、実装基板３１との間及び半導体集積回路基板３２との間に夫々半田又は導電性接着剤を用いることにより、半導体集積回路基板３２の裏面を実装基板３１上の導電パターンに電気的に接続することが可能である（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開平４−６２８６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の半導体装置では、実装基板と半導体集積回路基板とがボンディングワイヤーにより電気的に接続されているため、実装基板と半導体集積回路と間の距離を比較的自由に設計することができる。これに対し、ＢＧＡ（Ball Grid Array）は、パッケージの下面に配列形成された複数のボールを用いて実装基板に電気的に接続されるため、実装基板との距離を自由に設計することができない。通常、ＢＧＡのボールの直径は０．４〜０．５ｍｍであって、ＢＧＡを実装基板に実装したときのこれらの間の距離は、０．３〜０．４ｍｍである。これに対してチップ部品は、現在主流の１００５タイプのもので最大０．５５ｍｍ、小型の０６０３タイプのもので最大０．３３ｍｍである。それゆえ、ほとんどの場合において、ＢＧＡと実装基板との間の距離がチップ部品の厚みより小さくなり、図４に示すように、ＢＧＡ４１と実装基板４２との間にチップ部品（半導体部品）４３を配置することができないという問題点がある。
【０００６】
そこで、本発明は、ＢＧＡと実装基板との間にチップ抵抗等の半導体部品を配置することができる半導体部品の実装構造及びそれを備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明によれば、ＢＧＡとそれを実装する実装基板との間にインターポーザーを配置したことを特徴とする半導体部品の実装構造が得られる。そして、インターポーザーの存在により、前記ＢＧＡと前記実装基板との間に、半導体部品の一部又は全部を配置することができる。
【０００８】
前記インターポーザーは、前記ＢＧＡの下面に形成されたボールと前記実装基板の上面に形成された導電パターンとの間を電気的に接続するための実装パッドを備えている。
【０００９】
前記インターポーザーは多層配線板により構成されてよい。
【００１０】
また、本発明によれば、ＢＧＡとそれを実装する実装基板との間にインターポーザーを備えることを特徴とする半導体装置が得られる。
【発明の効果】
【００１１】
本発明によれば、ＢＧＡと実装基板との間にインターポーザーを配置したことにより、ＢＧＡと実装基板との間に半導体部品の一部又は全部を配置することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１３】
図１に本発明の半導体装置に使用されるインターポーザー１０の（ａ）平面図及び（ｂ）ＢＢ線断面図を示す。
【００１４】
このインターポーザー１０は、ガラスエポキシ等からなる四角枠形状の基材１１を用いた、厚み０．２〜０．３ｍｍ程度の多層薄型基板又は多層テープである。インターポーザー１０の表裏面には、それぞれ複数のＢＧＡ実装パッド１２及びソルダーレジスト１３が形成されている。
【００１５】
インターポーザー１０のＢＧＡ実装パッド１２は、後述するＢＧＡ（Ball Grid Array）の下面に形成されたソルダーボール（以下、単にボールという。）にそれぞれ対応する位置に形成されている。また、表面側のＢＧＡ実装パッド１２と裏面側のＢＧＡ実装パッド１２とは、互いに対応する位置のもの同士で電気的に接続されている。
【００１６】
一方、ソルダーレジスト１３は、ＢＧＡ実装パッドが形成された領域及びその周辺を除く領域に形成されている。ソルダーレジスト１３は、ＢＧＡを搭載する際にボール間が電気的に接続されるのを防止する。
【００１７】
次に、図２を参照して、図１のインターポーザー１０を用いた半導体部品の実装構造を持つ半導体装置について説明する。
【００１８】
図２に示す半導体装置は、実装基板２１と、その上面に実装されたＢＧＡ２２及び半導体部品２３を有している。また、実装基板２１とＢＧＡ２２との間には、インターポーザー１０が設けられている。
【００１９】
この半導体装置は、実装基板２１上に、インターポーザー１０を接続固定し、半導体部品を搭載した後、ＢＧＡ２２を接続固定して製造される。
【００２０】
インターポーザー１０の下面のＢＧＡ実装パッドは、実装基板２１の表面に形成された導電パターンであって、ＢＧＡ２２の下面に形成されたボールに電気的に接続されるべき導電パターンに、それぞれ半田あるいは導電性接着剤を用いて接続固定される。また、インターポーザー１０の上面のＢＧＡ実装パッドには、ＢＧＡの下面に形成されたボールが接続固定される。
【００２１】
インターポーザー１０は、実装基板２１とＢＧＡ２２との間のスペーサーとして働き、これらの間の距離を半導体部品２３の厚みと同じかそれ以上にする。インターポーザー１０の厚みは、ＢＧＡ２２を実装する際のボールの変形等を考慮して決定される。例えば、ＢＧＡのボールの直径が０．４ｍｍのとき、インターポーザー１０の厚みが０．２ｍｍであっても、その合計は０．４＋０．２＝０．６ｍｍとなり、１００５タイプのチップ部品の高さ（０．５５ｍｍ）よりも高くなるが、ボールとＢＧＡ接続パッドとの電気的接続を確実にするためには、０．３ｍｍ程度の厚みが必要である。インターポーザー１０は、多層構造なので、その層数を変えることでその厚み容易に変更することができる。
【００２２】
実装基板２１に搭載される半導体部品２３としては、チップコンデンサやチップ抵抗（終端抵抗）のほか、薄型のＩＣパッケージなどがある。
【００２３】
本実施の形態によれば、ＢＧＡと実装基板との間に半導体部品を配置できるので、実装基板の実装密度を向上させることができる。特に、半導体部品が電源デカップリングコンデンサの場合は、ＢＧＡの電源ピンの近くに配置することが可能になり電気特性上有利となる。
【００２４】
なお、上記実施の形態では、半導体部品全体がＢＧＡの真下に位置しているが、その一部がＢＧＡの真下に位置し残りの一部がＢＧＡの真下の領域からはみ出していても、ある程度の実装密度向上が実現できる。この場合、図５に示す様にインターポーザーの厚みを厚くすることにより、ＢＧＡの実装密度を向上できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施の形態に係る半導体部品の実装構造に用いられるインターポーザーの（ａ）は平面図及び（ｂ）は（ａ）のＢ−Ｂ線断面図である。
【図２】本発明の一実施の形態に係る半導体部品の実装構造を採用した半導体装置の縦断面図である。
【図３】従来の半導体装置の縦断面図である。
【図４】従来のＢＧＡを含む半導体装置の問題点を説明するための図である。
【図５】本発明の半導体部品の実装構造を採用した半導体装置の他の例を示す縦断面図である。
【符号の説明】
【００２６】
１０    インターポーザー
１１    基材
１２    ＢＧＡ実装パッド
１３    ソルダーレジスト
２１    実装基板
２２    ＢＧＡ
２３    半導体部品
３１    実装基板
３２    半導体集積回路基板
３３    スペーサー
３４    チップ部品
４１    ＢＧＡ
４２    実装基板
４３    チップ部品
【図１】
2005136380.tif 000003
【図２】
2005136380.tif 000004
【図３】
2005136380.tif 000005
【図４】
2005136380.tif 000006
【図５】
2005136380.tif 000007