(57)【要約】【課題】  半導体集積回路上の相対的な消費電力分布を簡易に求め、適切な電源配線の配置を短時間に求められるようにする。【解決手段】  半導体集積回路を格子状に区切り、各格子状の領域ごとに消費電力の指標となる数値を算出し、半導体集積回路を１つ以上の上記格子領域を含むブロック領域に分割し、各ブロック領域を囲むように電源配線の配置を決定する。上記消費電力の指標となる数値としては、例えば各格子領域内のスタンダードセルの数、各スタンダードセルが占める面積の合計値、各スタンダードセルが他の基本セルを駆動する駆動能力の合計値、各スタンダードセルを構成するトランジスタの数の合計値、または各スタンダードセルの入力端子、出力端子、もしくは入力端子と出力端子との数の合計値、また、これらを合成した値が用いられる。【選択図】図２
2005136178.tif 000002
【特許請求の範囲】
【請求項１】
記憶手段に記憶された、半導体集積回路上の基本セルの配置を示す情報と、上記基本セルの特性を示す情報とに基づいて、電源配線のレイアウトを決定する半導体集積回路の電源配線レイアウト方法であって、
半導体集積回路を格子状に区切る格子化ステップと、
各格子状の領域ごとに、上記基本セルの配置を示す情報および基本セルの特性を示す情報に基づいて、消費電力の指標となる指標値を算出する指標値算出ステップと、
半導体集積回路を１つ以上の上記格子領域を含むブロック領域に分割した場合に、各ブロック領域ごとの上記指標値の合計値または上記合計値の差が、所定の目標値の範囲内または他の分割をした場合よりも小さくなるように、上記ブロック領域を決定するブロック化ステップと、
各ブロック領域に電力が供給されるように、電源配線の配置を決定する電源配線配置ステップと、
を有することを特徴とする半導体集積回路の電源配線レイアウト方法。
【請求項２】
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記電源配線配置ステップは、少なくとも各ブロック領域を囲むように電源配線を配置することを特徴とする半導体集積回路の電源配線レイアウト方法。
【請求項３】
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記消費電力の指標値は、
各格子状の領域内に配置されている基本セルの数、
各格子状の領域内に配置されている各基本セルの面積の合計値、
各格子状の領域内に配置されている各基本セルが他の基本セルを駆動する駆動能力の合計値、
各格子状の領域内に配置されている各基本セルに含まれるトランジスタの数の合計値、
および
各格子状の領域内に配置されている各基本セルの入力端子もしくは出力端子もしくは入出力端子の数の合計値
のうちの少なくとも何れかであることを特徴とする半導体集積回路の電源配線レイアウト方法。
【請求項４】
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記消費電力の指標値は、
各格子状の領域内に配置されている基本セルの数、
各格子状の領域内に配置されている各基本セルの面積の合計値、
各格子状の領域内に配置されている各基本セルが他の基本セルを駆動する駆動能力の合計値、
各格子状の領域内に配置されている各基本セルに含まれるトランジスタの数の合計値、および
各格子状の領域内に配置されている各基本セルの入力端子もしくは出力端子もしくは入出力端子の数の合計値
のうちの少なくとも２つ以上を所定の重み付けで合計した合計値であることを特徴とする半導体集積回路の電源配線レイアウト方法。
【請求項５】
請求項４の半導体集積回路の電源配線レイアウト方法であって、
上記各基本セルの入力端子もしくは出力端子もしくは入出力端子の数の合計値の重み付けが負の値であることを特徴とする半導体集積回路の電源配線レイアウト方法。
【請求項６】
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記ブロック化ステップは、上記ブロック領域が半導体集積回路全体を縦方向および横方向のうちの何れか一方の方向に複数に分割された領域になるように、上記ブロック領域を決定することを特徴とする半導体集積回路の電源配線レイアウト方法。
【請求項７】
請求項６の半導体集積回路の電源配線レイアウト方法であって、
上記ブロック化ステップは、さらに、直前に分割された領域の、上記直前の分割とは異なる方向への分割を少なくとも１回以上行って、上記ブロック領域を決定することを特徴とする半導体集積回路の電源配線レイアウト方法。
【請求項８】
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記ブロック化ステップは、半導体集積回路全体または直前に分割された領域を、縦方向および横方向のうちの何れか一方の方向に格子状の領域の数または消費電力の指標値の合計値が複数等分、または縦横に４等分される分割を、上記消費電力の指標値の合計値が所定の目標値以下になるまで行って、上記ブロック領域を決定することを特徴とする半導体集積回路の電源配線レイアウト方法。
【請求項９】
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記ブロック化ステップは、半導体集積回路全体または直前に分割された領域を、上記消費電力の指標値の合計値における重心位置を中心として、縦方向および横方向のうちの何れか一方の方向に２分、または縦横に４分される分割を、上記消費電力の指標値が所定の目標値以下になるまで行って、上記ブロック領域を決定することを特徴とする半導体集積回路の電源配線レイアウト方法。
【請求項１０】
記憶手段に記憶された、半導体集積回路上の基本セルの配置を示す情報と、上記基本セルの特性を示す情報とに基づいて、電源配線のレイアウトを決定する半導体集積回路の電源配線レイアウトプログラムであって、
半導体集積回路を格子状に区切る格子化ステップと、
各格子状の領域ごとに、上記基本セルの配置を示す情報および基本セルの特性を示す情報に基づいて、消費電力の指標値を算出する指標値算出ステップと、
半導体集積回路を１つ以上の上記格子領域を含むブロック領域に分割した場合に、各ブロック領域ごとの上記消費電力の指標値の合計値または上記合計値の差が、所定の目標値の範囲内または他の分割をした場合よりも小さくなるように、上記ブロック領域を決定するブロック化ステップと、
各ブロック領域に電力が供給されるように、電源配線を配置する電源配線配置ステップと、
をコンピュータに実行させることを特徴とする半導体集積回路の電源配線レイアウトプログラム。
【請求項１１】
半導体集積回路上の基本セルの配置を示す情報、および上記基本セルの特性を示す情報を記憶する記憶手段と、
半導体集積回路を格子状に区切る格子化手段と、
各格子状の領域ごとに、上記基本セルの配置を示す情報および基本セルの特性を示す情報に基づいて、消費電力の指標値を算出する指標値算出手段と、
半導体集積回路を１つ以上の上記格子領域を含むブロック領域に分割した場合に、各ブロック領域ごとの上記消費電力の指標値の合計値または上記合計値の差が、所定の目標値の範囲内または他の分割をした場合よりも小さくなるように、上記ブロック領域を決定するブロック化手段と、
各ブロック領域に電力が供給されるように、電源配線を配置する電源配線配置手段と、
を備えたことを特徴とする半導体集積回路の電源配線レイアウト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計に際して、電源配線のレイアウトを決定する半導体集積回路の電源配線レイアウト方法に関するものである。
【背景技術】
【０００２】
以前の微細化や大規模化の程度が低かった頃の半導体集積回路では、回路を構成する各基本セルへの電力の供給は、半導体集積回路の周囲に設けたリング上の電源配線（幹線）と、上記電源配線と各基本セルとを接続する個々の電源配線（支線）とを介して行われるようになっていた。ところが、半導体集積回路の大規模化や微細化に伴い、電源配線による電圧降下（ＩＲドロップ）の問題が大きくなり、何らかの方法で電源供給を補う必要がある（例えば、非特許文献１参照）。
【０００３】
このため、近年の半導体集積回路では、ストラップ状の電源配線やメッシュ状の電源配線（幹線）を各基本セルの近傍を通るように配置することが一般的となっている。しかし、上記のような電源配線を半導体集積回路の全面に渡って一様に配置したりすると、冗長な電源配線領域の占める面積が大きくなり、半導体集積回路全体の面積増加、すなわち製造コストの増加を招くことになる。
【０００４】
そこで、回路を解析して半導体集積回路内の部分的な領域ごとの消費電力を算出し、消費電力分布に応じて電源配線を決定することにより、冗長な電源配線を少なく抑えつつ、電源配線による電圧降下量を小さく抑える手法が知られている。より詳しくは、上記各領域の消費電力の算出は、例えば回路動作のシミュレーションや、電源配線による電圧降下量と、基本セルへの印加電圧と、電流量との関係を収束させるための繰り返し計算をすることによって行われる。このようにして算出された消費電力と所定の配線配設ルールとに基づいて、各領域に必要な電源配線の配置（電源配線の間隔や幅）を修正（試行）し、以下、上記消費電力の算出と電源配線の配置の修正とを繰り返すことによって、概ね必要最小限な電源配線の配置が決定される（例えば、特許文献１参照）。
【特許文献１】特開平３−２０４９５８号公報
【非特許文献１】「ＶＬＳＩシステム設計・回路と実装の基礎」、Ｈ．Ｂ．Ｂａｋｏｇｌｕ著、中澤喜三郎・中村宏監訳、丸善株式会社、平成７年、初版、ｐｐ．２３３−２３５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の手法では、比較的適切な電源配線が決定できるものの、精度良く解析を行うために消費電力の算出に要する時間が長くかかり、さらに、そのような消費電力の算出が電源配線配置の試行ごとに繰り返されるため、設計、開発期間が長くなる。しかも、配線の配置は比較的自由度が高いため、既存の設計事例などに基づいた配線配設ルールによって必ずしも最適な配置が行われるとは限らず、より適切な配置を得るためには、配線配設ルールや諸条件を変更しながら上記のような動作がさらに繰り返されることになる。そのため、かえって製造コストが高くつくことがあるという問題点があった。
【０００６】
本発明は、上記の点に鑑み、半導体集積回路上の相対的な消費電力分布を簡易に求め、これに基づいて適切な電源配線の配置を短時間に求められるようにすることを目的としている。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、請求項１の発明は、
記憶手段に記憶された、半導体集積回路上の基本セルの配置を示す情報と、上記基本セルの特性を示す情報とに基づいて、電源配線のレイアウトを決定する半導体集積回路の電源配線レイアウト方法であって、
半導体集積回路を格子状に区切る格子化ステップと、
各格子状の領域ごとに、上記基本セルの配置を示す情報および基本セルの特性を示す情報に基づいて、消費電力の指標となる指標値を算出する指標値算出ステップと、
半導体集積回路を１つ以上の上記格子領域を含むブロック領域に分割した場合に、各ブロック領域ごとの上記指標値の合計値または上記合計値の差が、所定の目標値の範囲内または他の分割をした場合よりも小さくなるように、上記ブロック領域を決定するブロック化ステップと、
各ブロック領域に電力が供給されるように、電源配線の配置を決定する電源配線配置ステップと、
を有することを特徴とする。
【０００８】
また、請求項２の発明は、
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記電源配線配置ステップは、少なくとも各ブロック領域を囲むように電源配線を配置することを特徴とする。
【０００９】
また、請求項３の発明は、
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記消費電力の指標値は、
各格子状の領域内に配置されている基本セルの数、
各格子状の領域内に配置されている各基本セルの面積の合計値、
各格子状の領域内に配置されている各基本セルが他の基本セルを駆動する駆動能力の合計値、
各格子状の領域内に配置されている各基本セルに含まれるトランジスタの数の合計値、
および
各格子状の領域内に配置されている各基本セルの入力端子もしくは出力端子もしくは入出力端子の数の合計値
のうちの少なくとも何れかであることを特徴とする。
【００１０】
また、請求項４の発明は、
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記消費電力の指標値は、
各格子状の領域内に配置されている基本セルの数、
各格子状の領域内に配置されている各基本セルの面積の合計値、
各格子状の領域内に配置されている各基本セルが他の基本セルを駆動する駆動能力の合計値、
各格子状の領域内に配置されている各基本セルに含まれるトランジスタの数の合計値、および
各格子状の領域内に配置されている各基本セルの入力端子もしくは出力端子もしくは入出力端子の数の合計値
のうちの少なくとも２つ以上を所定の重み付けで合計した合計値であることを特徴とする。
【００１１】
これらにより、基本セルの配置を示す情報、および回路ライブラリなどとして通常記憶されている、各基本セルの面積や駆動能力などの各基本セルの特性を示す情報に基づいて、単純な四則演算により、格子領域単位での相対的な消費電力の分布を把握することができる。そこで、半導体集積回路を消費電力がほぼ均等なブロック領域に分割して、各ブロック領域に適切に電力が供給されるような電源配線の配置を決定することが容易かつ短時間にできる。
【００１２】
また、請求項５の発明は、
請求項４の半導体集積回路の電源配線レイアウト方法であって、
上記各基本セルの入力端子もしくは出力端子もしくは入出力端子の数の合計値の重み付けが負の値であることを特徴とする。
【００１３】
これにより、入出力端子数が多いほど、ブロック領域への分割が粗く行われるようになる。それゆえ、信号配線の配線混雑度が高いような場合に、電源電圧の降下量が許容できる範囲で、または多少増加することを許容するようにして、信号配線の配置の可能性や配置しやすさを増大させるようにすることができる。
【００１４】
また、請求項６の発明は、
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記ブロック化ステップは、上記ブロック領域が半導体集積回路全体を縦方向および横方向のうちの何れか一方の方向に複数に分割された領域になるように、上記ブロック領域を決定することを特徴とする。
【００１５】
また、請求項７の発明は、
請求項６の半導体集積回路の電源配線レイアウト方法であって、
上記ブロック化ステップは、さらに、直前に分割された領域の、上記直前の分割とは異なる方向への分割を少なくとも１回以上行って、上記ブロック領域を決定することを特徴とする。
【００１６】
また、請求項８の発明は、
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記ブロック化ステップは、半導体集積回路全体または直前に分割された領域を、縦方向および横方向のうちの何れか一方の方向に格子状の領域の数または消費電力の指標値の合計値が複数等分、または縦横に４等分される分割を、上記消費電力の指標値の合計値が所定の目標値以下になるまで行って、上記ブロック領域を決定することを特徴とする。
【００１７】
また、請求項９の発明は、
請求項１の半導体集積回路の電源配線レイアウト方法であって、
上記ブロック化ステップは、半導体集積回路全体または直前に分割された領域を、上記消費電力の指標値の合計値における重心位置を中心として、縦方向および横方向のうちの何れか一方の方向に２分、または縦横に４分される分割を、上記消費電力の指標値が所定の目標値以下になるまで行って、上記ブロック領域を決定することを特徴とする。
【００１８】
これらにより、再帰アルゴリズムを適用するなどして、半導体集積回路をブロック領域に分割し、各ブロック領域についての消費電力の指標値がほぼ均等になるようにすることが容易にできる。
【発明の効果】
【００１９】
本発明によれば、半導体集積回路上の相対的な消費電力分布を簡易に求め、これに基づいて適切な電源配線の配置を短時間に求めることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００２１】
（半導体集積回路の設計フローについて）
まず、電源配線の配置を決定する電源配線レイアウト処理を含む設計フローについて図１に基づいて簡単に説明すると、
（Ｓ１０１）  回路設計が完了した後に、まず、マクロセルなどの配置位置を決めるなどのフロアプランが行われる。
（Ｓ１０２）  次に、スタンダードセル（基本セル）の配置が決定される。このスタンダードセルの配置は、スタンダードセル同士の接続関係などを考慮して決定される。
（Ｓ１０３）  以下に詳述するように、スタンダードセルの配置を示す情報と、スタンダードセルの特性を示す情報とに基づいて、冗長な電源配線を抑えつつ、電圧降下を低減し得る電源配線の配置が決定される。ここで、上記電源配線は、高圧側（例えば、ＶＤＤ）の電源配線、接地側（例えば、ＶＳＳ）の電源配線、また両方の電源配線の少なくとも何れか１つを意味している。
（Ｓ１０４）  最後に、信号配線の配置を決定する信号配線処理が行われる。
【００２２】
（電源配線レイアウト装置の構成と動作）
上記（Ｓ１０３）の処理を行う電源配線レイアウト装置は、例えば一般的なコンピュータに電源配線レイアウトプログラムが組み込まれることによって構成される。また、コンピュータの記憶装置には、上記（Ｓ１０２）のステップが完了した時点では、スタンダードセルの配置や接続関係を示す情報、および各スタンダードセルの特性を示す情報、例えば各スタンダードセルの面積や駆動能力などが回路ライブラリなどとして記憶されている。
【００２３】
上記電源配線レイアウト装置により、図２および以下に示すような処理が行われることによって、電源配線の配置が決定される。
【００２４】
（Ｓ２０１）  まず、図３に破線で示すように、半導体集積回路１０１を所定の大きさの格子状の格子領域１０２（仮想格子）に分割する。各格子領域１０２内には、通常、複数の種々のスタンダードセルが配置されていることになる。
【００２５】
（Ｓ２０２）  各格子領域１０２ごとに、各スタンダードセルの配置を示す情報、および各スタンダードセルの特性を示す情報に基づいて、消費電力の指標となる数値（指標値）を算出する。具体的には、例えば次のような値が指標値として求められる。
【００２６】
（１）  各格子領域１０２内に配置されているスタンダードセルの数：  格子領域１０２に複数の種々のスタンダードセルが含まれている場合や、各スタンダードセルの消費電力にあまり差がない場合、それらのスタンダードセルの消費電力の平均値は、通常、ほぼ一定になる。それゆえ、各格子領域１０２ごとの消費電力は、概ね、スタンダードセルの数に比例したものとなるので、上記スタンダードセルの数を消費電力の指標値として用いることができる。そして、上記スタンダードセルの数は、スタンダードセルの配置を示す情報に基づいて容易に得ることができるので、格子領域１０２単位での相対的な消費電力の分布を容易に把握することができる。
【００２７】
（２）  各格子領域１０２内に配置されている各スタンダードセルが占める面積の合計値：  一般に、スタンダードセルの消費電力は、そのスタンダードセルに含まれるトランジスタのサイズ（ゲート幅やゲート面積）と数との積にほぼ比例する。そこで、上記積がスタンダードセルの占める面積にほぼ比例する場合には、その面積の合計を消費電力の指標値として用いることができる。そして、各スタンダードセルが占める面積は、回路ライブラリを参照することなどによって容易に得ることができるので、やはり、格子領域１０２単位での相対的な消費電力の分布を容易に把握することができる。このようなスタンダードセルが占める面積の合計は、特に、大きさの異なる（消費電力の異なる）スタンダードセルが半導体集積回路１０１上に多く偏在している場合などには、前記スタンダードセルの数に比べて、より消費電力との相関が高い指標値になる。
【００２８】
（３）  各格子領域１０２内に配置されている各スタンダードセルが他の基本セルを駆動する駆動能力の合計値：  大きな駆動能力を必要とされるスタンダードセルの出力段には、サイズの大きな（したがって消費電力も大きい）トランジスタが用いられる。また、スタンダードセルの駆動能力は、通常、駆動される被駆動素子の数に見合うように設計されるので、実際上、被駆動素子を駆動する際の消費電力と相関することになる。それゆえ、前記のように各スタンダードセルの消費電力と面積とが相関しない場合であっても、各スタンダードセル全体の消費電力（セルに含まれるトランジスタの数等）と出力段の駆動能力とが相関するような場合には、駆動能力の合計をを消費電力の指標値として用いることができる。ここで、各スタンダードセルの駆動能力も、回路ライブラリを参照することなどによって容易に得ることができる
（４）  各格子領域１０２内に配置されている各スタンダードセルを構成するトランジスタの数の合計値：  各トランジスタの特性がほぼ等しい場合などには、消費電力は概ねトランジスタの数に比例したものとなるので、各格子領域１０２内の全トランジスタの数も消費電力の指標値として用いることができる。また、上記各スタンダードセルを構成するトランジスタの数も、回路ライブラリを参照することなどによって容易に得ることができる。
【００２９】
（５）  各格子領域１０２内に配置されている各スタンダードセルの入力端子、出力端子、または入力端子と出力端子との数の合計値：  各スタンダードセルの入出力端子数は、信号の入出力に関わるトランジスタの数に対応する。そこで、その入出力に関わるトランジスタの数がスタンダードセル全体のトランジスタ数と相関し、かつ、それらのトランジスタの特性がほぼ等しい場合などには、各スタンダードセルの入出力端子数は消費電力に相関するので、その合計値を消費電力の指標値として用いることができる。また、このような入出力端子数も、通常、回路ライブラリを参照することによって容易に得ることができる。
【００３０】
（６）  上記各数値の組み合わせ：  上記何れかの数値が正確に消費電力に比例する場合には、その数値を消費電力の指標値として用いれば、各格子領域１０２単位での相対的な消費電力の分布を正確に求められることになるが、実際には、必ずしも全てのスタンダードセルについて何れかの数値が正確に消費電力に比例するとは限らない。そのような場合に、これらの数値を所定の重み付けをして合計することによって、平均的に消費電力との相関が高い指標値を得られる場合がある。具体的には、上記各数値をＦ１〜Ｆ５、各数値に対応する換算および重み付けの係数をｗ１〜ｗ５（正の値または０）とすると、
Ｆ＝ｗ１×Ｆ１＋ｗ２×Ｆ２＋ｗ３×Ｆ３＋ｗ４×Ｆ４＋ｗ５×Ｆ５
を消費電力の指標値とすればよい。
【００３１】
ここで、各スタンダードセルの入出力端子数は、前記のように消費電力の指標値として用いることができるので、その値が大きいほど、後述するブロック領域１０３への分割が細かく行われるようにして電源配線が多く配置されるようにすることが好ましいが、一方、一般に入出力端子数が多いほど信号配線の配置の困難性が増加する。すなわち、信号配線の配線混雑度が高くなり、信号配線を配置できなかったり配置決定処理が収束しにくかったりすることがあるが、そのような場合には、電源電圧の降下量が許容できる範囲で、または多少増加することを許容するようにして、信号配線の配置の可能性や配置しやすさを増大させるようにしてもよい。そのような調整は、入出力端子数の合計値Ｆ５についての係数ｗ５を負の値にすることによって行うことができる。
【００３２】
（Ｓ２０３）  上記のような指標値が求められた後、半導体集積回路１０１を１つ以上の格子領域１０２を含むブロック領域に分割する。この分割は、各ブロック領域ごとの上記消費電力の指標値の合計値がほぼ均等になるように行われる。具体的には、例えば図４に示すように、太線（後述する電源配線１０４）で囲まれた各ブロック領域１０３について、各ブロック領域１０３に含まれる格子領域１０２の指標値の合計を算出し、その合計値、または合計値の差が、あらかじめ設定された所定の目標値の範囲内になるようにする。ここで、理論的には、例えば極端な例として１つの格子領域１０２に全ての消費電力が集中していて、他の格子領域１０２の消費電力は０であるような場合には、どのような分割をしても合計値または合計値の差が目標値の範囲内にならないことがあり得るが、実際上は、通常、消費電力の分布はある程度一様になっているので、上記のような分割が可能である。なお、合計値または合計値の差が目標値の範囲内になるように分割するのに代えて、複数種類の分割パターンのうち、合計値の均一性が最も高い（合計値の差の平均値や最大値が最も小さい）分割パターンが選択されるようにしてもよい。
【００３３】
上記のような分割は、試行錯誤的に行われるようにしてもよいが、例えば以下のように規則的に行われるようにしてもよい。
【００３４】
（１）  例えば図５または図６に示すように、半導体集積回路１０１の縦または横方向の端から端までの１列の格子領域１０２から成る領域１０５について指標値を合計し、さらに、その合計値の和が所定の目標値を超えない範囲で、横または縦方向に隣り合う領域１０５をグループ化して、１つのブロック領域１０３とする。これによって、半導体集積回路１０１が横または縦方向だけに分割されたブロック領域１０３を設定することができる。（したがって、後述するように縦または横方向の電源配線１０４だけで、各ブロック領域１０３に適切に電力が供給されるようにすることができる。）なお、各領域１０５についての指標値の合計値が所定の値よりも小さい場合にだけ、上記のようなグループ化が行われるようにしてもよい。上記のようなブロック領域１０３の周囲に後述するように電源配線が配置される場合には、電源配線と同じ層に縦方向または横方向の信号配線を設けやすくなる。
【００３５】
（２）  また、図５または図６のような各ブロック領域１０３を図７または図８に示すように縦または横方向に分割して（分割線が横または縦方向）、ブロック領域１０３’とするようにしてもよい。この場合、各ブロック領域１０３ごとに、指標値の合計の大きさに応じた分割数で分割するようにすれば、各ブロック領域１０３’についての指標値の合計が均一になるようにしやすいが、例えば格子領域１０２単位での消費電力の分布がある程度一様である場合などには、一律に同じ分割数で分割するようにして、処理が簡単になるようにしてもよい。また、分割位置についても、各ブロック領域１０３’についての指標値の合計が均一になる位置で分割するようにしてもよいし、一律に格子領域１０２の数が等分になるように分割するなどしてもよい。また、さらに、同様の分割が縦横に交互に繰り返されるようにしてもよい。
【００３６】
ここで、上記のような分割をする場合、例えば最初のブロック領域１０３等についての指標値の合計の目標値は、最終的な目標値よりも大きく（具体的には例えば最終的な分割数や分割回数に応じただけ大きく）設定しておけばよい。
【００３７】
（３）  また、ブロック領域の指標値の合計が目標値以下になるまで、均等な形状への分割が繰り返されるようにしてもよい。具体的には、例えば図９に示すように、まず、半導体集積回路１０１を分割線２０１で４分割し、分割された領域のうち、指標値の合計が目標値を超える領域があれば、さらに分割線２０２で分割するような操作を繰り返すことにより、通常は、指標値の合計や各合計の差が所定の範囲になるようにすることができる。なお、形状が均等になるような分割に限らず、指標値の合計が均等になるように（均等になる位置で）分割されるようにしてもよい。また、４分割に限らず、縦または横方向に２等分以上に分割されるようにしてもよい。
【００３８】
さらに、例えば図１０に示すように、指標値の重心位置を通る分割線２０１・２０２…で４等分（または２等分）されるような分割が繰り返されるようにしてもよい。
【００３９】
（Ｓ２０４）  上記のように分割された各ブロック領域１０３（ブロック領域１０３’）に電力が供給されるように、電源配線の配置を決定する。具体的には、例えば各ブロック領域１０３を囲むように（または少なくともブロック領域１０３に至るまでの電源配線が設けられるように）、各ブロック領域１０３の境界に沿って電源配線１０４が配置される。これによって、電源配線１０４で囲まれた全てのブロック領域１０３について、そのブロック領域１０３の消費電力に応じた電源配線１０４が配置されることになる。すなわち、単純な四則演算と再帰アルゴリズムとを組み合わせることによって、短時間に上記のような電源配線１０４の配置を決定することができる。
【００４０】
なお、上記のように配置された電源配線１０４の幅は、各ブロック領域１０３の４辺で等幅になるようにしてもよいが、電源配線１０４自体による消費電力や信号配線との関係で異ならせるようにしてもよい。
【００４１】
すなわち、例えば説明の簡単化のために１本の電源配線の両端に一定の電圧が印加された場合を考えると、電源配線の抵抗値Ｒは電源配線の幅Ｗに反比例し、電源配線に流れる電流Ｉは、電源配線の幅Ｗに比例し、その電源配線自体による消費電力ＰはＰ＝Ｉ×Ｉ×Ｒとなるので、結局、上記消費電力Ｐは電源配線の幅Ｗに比例することになる。それゆえ、電源配線の幅を調節すれば、電源配線自体による消費電力を調整することができる。
【００４２】
また、ブロック領域１０３内の信号配線の配線混雑度が高い場合、信号配線を配置できなかったり配置決定処理が収束しにくかったりすることがあるが、そのような場合には、電源配線の幅を調節すれば、信号配線の配置の可否や配置しやすさを調整することができる。
【００４３】
つまり、電源配線自体の消費電力や信号配線の配線混雑度によっては、電源電圧の降下量が多少増加することを許容するようにして、ブロック領域１０３の各辺の電源配線１０４の幅を多少細くすることも考えられる。
【産業上の利用可能性】
【００４４】
本発明にかかる半導体集積回路の電源配線レイアウト方法は、半導体集積回路上の相対的な消費電力分布を簡易に求め、これに基づいて適切な電源配線の配置を短時間に求めることができるという効果を有し、半導体集積回路の設計に際して、電源配線のレイアウトを決定する半導体集積回路の電源配線レイアウト方法等として有用である。
【図面の簡単な説明】
【００４５】
【図１】電源配線レイアウト処理を含む設計フローを示すフローチャートである。
【図２】電源配線レイアウト処理を示すフローチャートである。
【図３】半導体集積回路１０１の格子領域１０２への分割を示す平面図である。
【図４】半導体集積回路１０１のブロック領域１０３への分割を示す平面図である。
【図５】半導体集積回路１０１のブロック領域１０３への分割を示す平面図である。
【図６】半導体集積回路１０１のブロック領域１０３への分割を示す平面図である。
【図７】半導体集積回路１０１のブロック領域１０３への分割を示す平面図である。
【図８】半導体集積回路１０１のブロック領域１０３への分割を示す平面図である。
【図９】半導体集積回路１０１のブロック領域１０３への分割を示す平面図である。
【図１０】半導体集積回路１０１のブロック領域１０３への分割を示す平面図である。
【符号の説明】
【００４６】
１０１      半導体集積回路
１０２      格子領域
１０３      ブロック領域
１０３’    ブロック領域
１０４      電源配線
１０５      領域
２０１      分割線
２０２      分割線
【図１】
2005136178.tif 000003
【図２】
2005136178.tif 000004
【図３】
2005136178.tif 000005
【図４】
2005136178.tif 000006
【図５】
2005136178.tif 000007
【図６】
2005136178.tif 000008
【図７】
2005136178.tif 000009
【図８】
2005136178.tif 000010
【図９】
2005136178.tif 000011
【図１０】
2005136178.tif 000012