(57)【要約】【課題】  フレーム転送型ＣＣＤイメージセンサにおいて、一部領域の画像を利用する場合に、スミアを抑制しつつフレームレートを向上させる。【解決手段】  画像を抽出するセンターエリア４２ａと、当該領域と蓄積部４０ｓとに挟まれる先行読み出し領域４２ｃとを、別々に駆動可能とする。フレーム転送前に先行読み出し領域４２ｃのゲート電極の電圧を制御して、当該領域に蓄積された信号電荷を基板裏面に除去する。フレーム転送後、先行読み出し領域４２ｃに対応する第１〜ｍ行のうち、第１〜（ｍ−１）行を水平転送部４０ｈにて合成して１回の転送で読み出すことにより、水平転送部４０ｈの駆動回数を減らしフレームレートを向上させる。また第ｍ行にフレーム転送時に蓄積された信号電荷を用いて、センターエリア４２ａの各セルからの信号電荷に含まれるスミア成分を求める。【選択図】        図１
2005136806.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷の蓄積及び列方向転送が可能な複数の画素が行列配置された撮像部と、前記複数の画素に蓄積される信号電荷を前記撮像部から列方向に取り込んで一時蓄積する蓄積部と、前記蓄積部から１行ずつ転送される前記信号電荷を行方向に転送可能な水平転送部とを含むフレーム転送型の固体撮像素子において、
前記撮像部は、撮像領域内に設定される所定の画像抽出対象領域に蓄積された前記信号電荷を保持しつつ、前記画像抽出対象領域と前記蓄積部との間に配される複数の電荷除去対象行に蓄積された前記信号電荷を除去する電荷除去手段を有することを特徴とする固体撮像素子。
【請求項２】
信号電荷の蓄積及び列方向転送が可能な複数の画素が行列配置された撮像部と、前記複数の画素に蓄積される信号電荷を前記撮像部から列方向に取り込んで一時蓄積する蓄積部と、前記蓄積部から１行ずつ転送される前記信号電荷を行方向に転送可能な水平転送部とを含むフレーム転送型の固体撮像素子において、
前記撮像部は、
撮像領域内に設定される所定の画像抽出対象領域での前記信号電荷の蓄積及び列方向転送を制御する第１垂直転送電極群と、
前記第１垂直転送電極群とは独立して駆動可能であり、前記画像抽出対象領域と前記蓄積部との間に配される複数の電荷除去対象行での前記信号電荷の蓄積及び列方向転送を制御する第２垂直転送電極群と、
前記第２垂直転送電極群に印加される電圧に応じて、前記電荷除去対象行に蓄積された前記信号電荷を除去する電荷除去手段と、
を有することを特徴とする固体撮像素子。
【請求項３】
請求項２に記載の固体撮像素子において、
前記電荷除去手段は、前記第２垂直転送電極群に印加される電圧と、半導体基板裏面に印加される電圧とに応じて、前記第２垂直転送電極群の下に蓄積された前記信号電荷を前記半導体基板裏面に排出する縦型ドレインであることを特徴とする固体撮像素子。
【請求項４】
請求項１から請求項３のいずれか１つに記載の固体撮像素子において、
前記複数の電荷除去対象行は、前記画像抽出対象領域に隣接する抽出対象領域隣接行を含むことを特徴とする固体撮像素子。
【請求項５】
請求項１から請求項４のいずれか１つに記載の固体撮像素子において、
前記複数の電荷除去対象行は、前記画像抽出対象領域と前記蓄積部との間に連続して配置されることを特徴とする固体撮像素子。
【請求項６】
請求項４に記載の固体撮像素子を駆動する方法であって、
前記撮像部に蓄積された前記信号電荷のうち、前記電荷除去対象行に蓄積されたものを前記電荷除去手段によって選択的に除去する除去ステップと、
前記除去ステップに引き続いて、前記撮像部から前記蓄積部へフレーム転送するフレーム転送ステップと、
フレーム転送された前記信号電荷を前記蓄積部から前記水平転送部へ１行ずつ順次、垂直転送し、前記水平転送部に蓄積された信号電荷を水平転送して固体撮像素子からの信号出力を得る信号出力ステップと、
を有し、
前記信号出力ステップは、
前記抽出対象領域隣接行を除く前記電荷除去対象行からの前記信号電荷を前記水平転送部上にて合成するステップと、
前記抽出対象領域隣接行からの前記信号電荷を、他の行からの前記信号電荷から独立して前記水平転送部に取り出して水平転送するステップと、
を含むことを特徴とする固体撮像素子の駆動方法。
【請求項７】
請求項５に記載の固体撮像素子を駆動する方法であって、
前記撮像部に蓄積された前記信号電荷のうち、前記電荷除去対象行に蓄積されたものを前記電荷除去手段によって選択的に除去する除去ステップと、
前記除去ステップに引き続いて、前記撮像部から前記蓄積部へフレーム転送するフレーム転送ステップと、
フレーム転送された前記信号電荷を前記蓄積部から前記水平転送部へ１行ずつ順次、垂直転送し、前記水平転送部に蓄積された信号電荷を水平転送して固体撮像素子からの信号出力を得る信号出力ステップと、
を有し、
前記信号出力ステップは、
連続配置された前記複数の電荷除去対象行からの前記信号電荷を前記水平転送部上にて合成するステップと、
当該合成された前記電荷除去対象行の信号電荷を水平転送するステップと、
を含むことを特徴とする固体撮像素子の駆動方法。
【請求項８】
請求項４に記載の固体撮像素子にて、前記撮像部での所定の撮像期間の露光及び当該露光において前記電荷除去対象行に蓄積した前記信号電荷の除去を行い、前記蓄積部へのフレーム転送及び前記水平転送部での行方向転送を介して、前記抽出対象領域隣接行に対応する画像信号及び前記画像抽出対象領域の各行に対応する前記画像信号をそれぞれ取り出し、当該固体撮像素子から得られた画像信号に基づいて、前記フレーム転送において前記画像抽出対象領域の前記信号電荷に混入するスミア量を求めるスミア演算回路であって、
前記画像信号における前記画像抽出対象領域の各画素に対応する画像データ及び前記撮像期間と前記フレーム転送の１行当たりの前記転送周期との比に基づいて、当該画素で発生するスミア成分を推定し、前記画像抽出対象領域において前記列方向に並ぶ前記各画素について得られる前記スミア成分を前記画像信号の出力順序に従って順次累積加算し、各列について得られた現在の累積加算データを、当該列の次の画素に対応する画像データに含まれるスミア量として出力する累積加算部と、
前記抽出対象領域隣接行に対応する画像信号に基づいて、各列毎にスミア成分初期値を定め、前記画像抽出対象領域における列毎の前記累積加算の初期値として前記累積加算部に供給する初期値設定部と、
を有することを特徴とするスミア演算回路。
【請求項９】
請求項５に記載の固体撮像素子にて、前記撮像部での所定の撮像期間の露光及び当該露光において前記電荷除去対象行に蓄積した前記信号電荷の除去を行い、前記蓄積部へのフレーム転送及び前記水平転送部での行方向転送を介して、連続配置された前記複数の電荷除去対象行の信号電荷を各列毎に合成した画像信号及び前記画像抽出対象領域の各行に対応する前記画像信号をそれぞれ取り出し、当該固体撮像素子から得られた画像信号に基づいて、前記フレーム転送において前記画像抽出対象領域の前記信号電荷に混入するスミア量を求めるスミア演算回路であって、
前記画像信号における前記画像抽出対象領域の各画素に対応する画像データ及び前記撮像期間と前記フレーム転送の１行当たりの前記転送周期との比に基づいて、当該画素で発生するスミア成分を推定し、前記画像抽出対象領域において前記列方向に並ぶ前記各画素について得られる前記スミア成分を前記画像信号の出力順序に従って順次累積加算し、各列について得られた現在の累積加算データを、当該列の次の画素に対応する画像データに含まれるスミア量として出力する累積加算部と、
前記複数の電荷除去対象行を合成した画像信号に基づいて、各列毎にスミア成分初期値を定め、前記画像抽出対象領域における列毎の前記累積加算の初期値として前記累積加算部に供給する初期値設定部と、
を有することを特徴とするスミア演算回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像可能範囲のうちの一部の画像を利用する用途に対応した固体撮像素子とその駆動方法、及び当該固体撮像素子に用いるスミア演算回路に関する。
【背景技術】
【０００２】
固体撮像素子等を用いて画像信号を生成する撮像装置においては、画像の拡大はレンズを用いた光学的なズーム（光学ズーム）だけでなく、信号処理によるズーム（デジタルズーム）によっても行うことができる。特に、固体撮像素子を用いた撮像装置では、固体撮像素子の画素数の増大に伴い、デジタルズームを行っても十分な解像度が得られるようになった。
【０００３】
従来は、固体撮像素子の撮像部の全画素の信号電荷を画像信号として読み出し、その画像信号のうちの拡大対象領域に対応する部分を信号処理することによりデジタルズームが実現されている。
【０００４】
さて、フレーム転送型のＣＣＤ（Charge Coupled Device：電荷結合素子）イメージセンサでは、その構造上、素子から読み出される画像信号にスミア成分が混入するという問題がある。これはフレーム転送型のＣＣＤイメージセンサでは、撮像部自体が垂直ＣＣＤシフトレジスタとして構成され、撮像部の各セル（画素）に蓄積された信号電荷を一旦、遮光された蓄積部に移送（フレーム転送）する際に、信号電荷が遮光されていない撮像部を列方向（画像上での垂直方向）に転送されるからである。すなわち、信号電荷は蓄積部までの途中の各セルに、フレーム転送の転送クロックの周期だけ位置する。そして、転送中の当該信号電荷には、その別の位置での受光に応じた信号電荷が重畳され、これがスミア成分となる。特に、強い光を受けスミア成分を多く発生するセルが存在すると、出力画像において、当該セルに端を発して下向きに延びる高輝度の線状のノイズが現れ、画質劣化が顕著となる。以下、撮像部及び蓄積部での垂直転送の仕組みと、フレーム転送に伴う上述のスミアの発生について図を用いて説明する。
【０００５】
図８は、フレーム転送型ＣＣＤイメージセンサの模式的な平面図である。このイメージセンサ２は撮像部２ｉ、蓄積部２ｓ、水平転送部２ｈ及び出力部２ｄより構成される。撮像部２ｉ及び蓄積部２ｓは互いに列方向に互いのチャネルが連続した垂直ＣＣＤシフトレジスタからなり、撮像部２ｉ及び蓄積部２ｓにはそれら垂直ＣＣＤシフトレジスタが行方向（画像上の水平方向）に複数配列される。撮像部２ｉの垂直ＣＣＤシフトレジスタの各ビットを構成するセルは入射光に応じて信号電荷を発生し蓄積する。設定された露光時間が経過すると、撮像部２ｉから蓄積部２ｓへのフレーム転送が行われる。蓄積部２ｓは遮光膜で覆われ、光の入射による電荷発生を防止されるので、フレーム転送された撮像部２ｉからの信号電荷をそのまま保持することができる。水平転送部２ｈはＣＣＤシフトレジスタからなり、その各ビットは蓄積部２ｓの複数の垂直ＣＣＤシフトレジスタの各出力に接続される。蓄積部２ｓに保持された１画面分の信号電荷は、１行単位で水平転送部２ｈに転送される。水平転送部２ｈは１行分の信号電荷を順次、出力部２ｄに転送する。出力部２ｄは、電気的に独立した容量及びその電位変化を取り出すアンプからなり、水平転送部２ｈから出力される信号電荷を１ビット単位で容量に受けて電圧値に変換し、時系列の画像信号として出力する。
【０００６】
図９は、フレーム転送型ＣＣＤイメージセンサの撮像部２ｉ及び蓄積部２ｓを構成する垂直ＣＣＤシフトレジスタの構造を示す模式的な部分断面図である。基板には、ｎ型半導体基板４と、その上にｐ型不純物を拡散して形成されたｐウェル６と、さらに基板表面からｐウェル６より浅くｎ型不純物を拡散して形成されたｎ型領域８とからなる、基板の深さ方向に関するｎｐｎ型の構造が形成される。基板表面にはシリコン酸化膜（図示せず）を介して、列方向に複数のゲート電極１０が配列される。ゲート電極１０には３相クロックが印加され、このクロック電圧に応じて、シリコン酸化膜下の半導体基板内のチャネル電位が制御される。撮像部ではゲート電極１０−１〜１０−３それぞれに３相クロックφｉ１〜φｉ３が印加され、蓄積部では３相クロックφｓ１〜φｓ３が印加される。蓄積部にはゲート電極１０の上に遮光膜（図示せず）が設けられる。
【０００７】
図１０は、ｎｐｎ型ＣＣＤシフトレジスタの基板方向のポテンシャルプロファイルを示す模式図である。図において横軸が基板表面からの深さを表す。また、縦軸は電位を表し、下が正電位側、上が負電位側となる。曲線１２（ＡＢＣ）は、ゲート電極１０に転送クロックのオン電圧（所定の正電圧）を印加したときのポテンシャルプロファイル、曲線１４（Ａ’ＢＣ）は、ゲート電極１０に転送クロックのオフ電圧（オン電圧より低い所定電圧）を印加したときのポテンシャルプロファイルを表す。基板表面寄りの領域１６には、ゲート電極にオン電圧を印加すると電位の井戸が形成され、ここに電子を蓄積することができる。一方、オフ電圧を印加すると、その電位井戸は消滅する。例えば、露光時には撮像部のゲート電極１０−２に印加される転送クロックφｉ２をオン電圧とし、ゲート電極１０−２に隣接するゲート電極１０−１，１０−３にそれぞれ印加される転送クロックφｉ１，φｉ３をオフ電圧とすれば、ゲート電極１０−２の下に電位の井戸が形成され、入射光に応じて発生した信号電荷がここに蓄積される。次にこの信号電荷を蓄積部に向けて転送する際には、クロックφｉ３をオンとし、次いでクロックφｉ２をオフとすることで、信号電荷はゲート電極１０−２の下からゲート電極１０−３の下に移動する。同様にして、ゲート電極１０−３の下からゲート電極１０−１の下への信号電荷の移動、及びゲート電極１０−１の下からゲート電極１０−２の下への信号電荷の移動が行われる。フレーム転送ではこれら電極間での信号電荷の移動が高速に繰り返され、信号電荷が撮像部から蓄積部へ移動される。
【０００８】
図１１は、スミアの発生を説明する模式図であり、ここでは簡略化して撮像部２ｉ及び蓄積部２ｓがそれぞれ列方向に関して４セルしかない場合を図示している。図には露光期間Ｅが終了したｔ０及びｔ０以降の転送クロック周期Ｔ毎の各時刻ｔ１〜ｔ４での撮像部２ｉの４セルＩ（１）〜Ｉ（４）及び蓄積部２ｓの４セルＳ（１）〜Ｓ（４）が列上での並び順に従って横方向に配列されている状態が示されている。ここで個々の箱形状がセルに対応し、その箱形状の中に示される網線は露光期間Ｅに発生した信号電荷Ｑimageを、また斜線はスミア成分Ｑsmearを表す。露光が終了すると、転送クロック周期Ｔでフレーム転送が開始され、撮像部２ｉの各セルに蓄積された信号電荷が周期Ｔ毎に蓄積部２ｓに向けて列方向に１セルずつ移動する。ちなみに各セルにはそれぞれ１セットのゲート電極１０−１〜１０−３が割り当てられ、信号電荷は期間Ｔの間にこれら３つのゲート電極下を順次転送される。
【０００９】
図１１において、時刻ｔ０は各セルでの露光が終わるタイミングである。また時刻ｔｉ（ｉ＝１〜４）に対応して図示される状態は列方向にｉセル移動された信号電荷の様子を表している。時刻ｔ１（＝ｔ０＋Ｔ）では、蓄積部に隣接するセルＩ（１）で発生した信号電荷Ｑimage（１）はスミア成分が加わることなく蓄積部のセルＳ（４）に転送されるが、残りのセルＩ（２）〜Ｉ（４）で発生した信号電荷Ｑimage（２）〜Ｑimage（４）はそれぞれセルＩ（１）〜Ｉ（３）に転送され、それぞれ転送先のセルにてスミア成分の電荷Ｑsmear（１）〜Ｑsmear（３）が重畳される。時刻ｔ２〜ｔ４においても同様に、撮像部に蓄積される信号電荷のうち蓄積部に隣接するセルＩ（１）に移動している信号電荷以外のものには、それぞれ転送先のセルにてスミア成分が重畳される。時刻ｔ４はフレーム転送が完了した状態を示しており、セルＩ(ｊ)で発生した信号電荷Ｑimage（ｊ）にはフレーム転送で通過した撮像部のセル毎にスミア成分が累積加算されている。このスミア成分を含んだセルＩ（ｊ）に対応する信号電荷量をＱ（ｊ）で表す。蓄積部にフレーム転送された信号電荷は順次、水平転送部により出力部に転送され、出力部は撮像部の各セルについて信号電荷Ｑ（ｊ）に応じた画像信号Ｖ（ｊ）を生成し出力する。
【００１０】
この固体撮像素子から出力された画像信号に対する信号処理により、スミア成分を求め、除去する方法がある。図１１に示す例について説明したところから理解されるように、一般に、露光期間Ｅ終了後、フレーム転送クロックの第ｎ周期にて撮像部から蓄積部に移動するセルＩ(ｊ)の信号電荷量Ｑ（ｊ）に対応する画像信号Ｖ（ｊ）は次式で表される。ここで、Ｖimage（ｊ），Ｖsmear（ｎ）はそれぞれ出力部にて信号電荷Ｑimage（ｊ）、スミア成分の電荷Ｑsmear（ｎ）に対応して得られる電圧値を表す。
【００１１】
【数１】
2005136806.tif 000003
【００１２】
ここで、露光期間Ｅとフレーム転送期間（転送クロック周期Ｔ）とでの撮像部の各セルに対する入射光強度が時間的に一定であるとみなせる場合には、Ｖsmear（ｎ）はＶimage（ｎ）に比例し、次式で求めることができる。
【００１３】
（数２）
Ｖsmear(n)＝Ｖimage(n)・Ｔ／Ｅ  …（２）
【００１４】
これら（１），（２）式に基づいて、先行して出力される画像信号Ｖ（ｎ）（ｎ＝１〜ｊ−１）からスミア成分を含まない画像信号Ｖimage（ｊ）を求めることができる。具体的には、例えば、Ｖ（１）＝Ｖimage（１）より、Ｖimage（２）が次式で得られる。
【００１５】
（数３）
Ｖimage(2)＝Ｖ(2)−Ｖimage(1)・Ｔ／Ｅ  …（３）
【００１６】
このように既に出力部から出力された画像信号Ｖ（ｎ）に基づいて得られたＶimage（ｎ）（ｎ＝１〜ｊ−１）と、新たに出力部から出力された画像信号Ｖ（ｊ)とから、次式に基づき、スミア成分を含まない画像信号Ｖimage（ｊ）を求めることができる。
【００１７】
【数４】
2005136806.tif 000004
【００１８】
図１２は、上述の信号処理を行いスミア成分を除去するスミア除去回路のブロック構成図である。この回路は、出力部から出力された画像信号Ｖ（ｊ）が入力され、スミア成分Ｖsmear（ｊ）を除去して、Ｖimage（ｊ）を出力する。当該スミア除去回路は、Ｖ（ｊ）に含まれるスミア成分を求めるスミア演算回路２０と、当該スミア成分をＶ（ｊ）から除去してＶimage（ｊ）を求める減算回路２２とから構成される。スミア演算回路２０は、（４）式の右辺第２項を演算する回路であり、減算回路２２は（４）式第１項から第２項を減算する回路である。
【００１９】
スミア演算回路２０は加算回路２４、ラインメモリ２６及び乗算回路２８を含んで構成される。ラインメモリ２６は固体撮像素子の１行分の信号を記憶することができ、固体撮像素子から第ｊ行の画像信号Ｖ（ｊ）が出力されるタイミングでは、第１行から第（ｊ−１）行までのＶimageを列毎に累積加算した値が格納されている。ラインメモリ２６の記憶内容は、行の先頭から順番に読み出される。乗算回路２８は、ラインメモリ２６から読み出された値に係数（Ｔ／Ｅ）を乗じて、第ｊ行の画像信号Ｖ（ｊ）に含まれるスミア成分値を求め、減算回路２２に入力する。減算回路２２では固体撮像素子の第ｋ列（ｋは任意の列番号）に対応する画像信号値から当該第ｋ列に対応するスミア成分値が減算されるように、乗算回路２８にて得られるスミア成分値を減算回路２４へ入力するタイミングが調整される。このようにして減算回路２２からはスミア成分が除去された第ｊ行の画像信号Ｖimage（ｊ）が出力され、図示しない後段の信号処理に供せられる。一方、このＶimage（ｊ）はスミア演算回路２０の加算回路２４にも入力される。加算回路２４は第１行から第（ｊ−１）行までのＶimageの加算値をラインメモリ２６から読み出し、この値と減算回路２２から出力されたＶimage(ｊ)とを加算し、この加算値はラインメモリ２６に格納される。これにより、ラインメモリ２６に格納されるＶimageの累積加算値が、第１行から第ｊ行までの合計値に更新される。
【特許文献１】特許第３１５７４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
固体撮像素子の撮像部のうちの一部分の画像を抽出する処理は、上述のようにデジタルズームに利用することができる。
【００２１】
ここで、デジタルカメラやその他のカメラ機能付きの携帯端末等において、固体撮像素子の画素数の向上は、プレビュー用のモニタの画素数の向上に比べて著しい。そのため、メモリ等の記録媒体に画像を記録する際には、固体撮像素子の画素数に応じた高解像度の画像を撮影するが、プレビュー時にはプレビューモニタの画素数に応じた少ない画素数での撮影で十分である場合がある。また、人間の視覚特性上、動画像は静止画ほどの解像度を必要とせず、むしろ記録データ量を抑制する意味でも静止画に比べて少ない画素数での撮影が選択される場合もある。これらの場合にも、固体撮像素子の撮像部の一部分の画像を取り出し利用する処理が行われ得る。
【００２２】
これら撮像部の一部分である画像抽出対象領域の画像だけを利用する用途に対して、第１に従来のＣＣＤイメージセンサは、撮像部２ｉのうち拡大される画像抽出対象領域のセルだけを読み出すことができない構造である。すなわち、撮像部２ｉのうち蓄積部２ｓと画像抽出対象領域との間に配置されたセルに蓄積された信号電荷を水平転送部２ｈを駆動して１行ずつ読み出した後でなければ、画像抽出対象領域のセルに蓄積された信号電荷を出力部から取り出すことができなかった。
【００２３】
また第２に、固体撮像素子から出力された第ｊ行の画像信号Ｖ(ｊ)に含まれるスミア成分を、上述した信号処理によって除去する場合には、先行して読み出される各行のＶimageが用いられる。すなわち、画像抽出対象領域のセルから得られる画像信号からスミア成分を除去するためにも、蓄積部２ｓと画像抽出対象領域との間に配置されたセルに露光期間Ｅに蓄積された信号電荷Ｑimageを水平転送部２ｈを介して出力部２ｄに転送する必要があった。
【００２４】
このように従来は、一部領域の画像抽出に際して、不要な行も水平転送部を介して逐次読み出さなければならず、例えばプレビューや動画撮影を行う場合に十分なフレームレートを確保することが難しいという問題があった。また、画像抽出対象領域以外の不要なセルを読み出すために水平転送部を駆動しなければならず、不要に電力が消費されるという問題もあった。ここで水平転送部の転送クロック周波数を上げれば、原理的にはフレームレートの向上が可能であるが、実際には水平転送部での転送効率の劣化等の問題が生じるため限界がある。
【００２５】
なお、スミア低減には、メカニカルシャッターやＮＤフィルタを用いる方法もあるが、外部パーツを必要とし、コスト増加、組み立て工数の増加、撮像装置のサイズが大きくなるといった欠点がある。また、プレビューや動画撮影時には、静止画撮影時と異なり、メカニカルシャッターを頻繁に開閉動作させる必要があるため、消費電力が増加するという問題もある。
【００２６】
以上のように、従来は、固体撮像素子の撮像部の一部に設定された画像抽出対象領域の画像だけを利用する際に、フレームレートを上げ、かつ簡易にスミアを抑制することが難しいという問題があった。
【００２７】
本発明は上記問題点を解決することを目的とし、フレームレートを上げることを可能としつつ、信号処理で簡易にスミアを求め除去することを可能とする固体撮像素子及びその駆動方法を提供し、またその固体撮像素子に適用されるスミア演算回路を提供することを目的とする。
【課題を解決するための手段】
【００２８】
本発明に係るフレーム転送型の固体撮像素子は、撮像部が、撮像領域内に設定される所定の画像抽出対象領域に蓄積された信号電荷を保持しつつ、前記画像抽出対象領域と蓄積部との間に配される複数の電荷除去対象行に蓄積された前記信号電荷を除去する電荷除去手段を有する。
【００２９】
本発明において、電荷除去手段は、画像抽出対象領域に蓄積される信号電荷は除去せずに、電荷除去対象行として設定された行に蓄積される信号電荷だけを選択的に除去できる。例えば、電荷除去手段は、横型オーバーフロードレインとして知られる構造を電荷除去対象行に選択的に設けることにより実現される。電荷除去対象行として、画像抽出対象領域より先に水平転送部に転送される全部又は一部の行が設定される。電荷除去対象行に蓄積された信号電荷は、フレーム転送に先立って、電荷除去手段により信号電荷を転送チャネル上から除去することができる。フレーム転送により蓄積部に移される電荷除去対象行からの電荷はスミア成分のみであり、その量は露光期間に得られる信号電荷に比べて少ない。そのため、蓄積部から水平転送部を介して信号電荷を読み出す動作時において、電荷除去対象行からの電荷を水平転送部にて、当該水平転送部の電荷蓄積容量の範囲内で合成することができる。これにより、画像抽出対象領域に先行する行の信号電荷を出力部へ排出する際に、水平転送部の駆動回数を減らすことができ、フレームレートを上げることができる。よって、電荷除去対象行からの信号電荷を水平転送部及び出力部を介して読み出すことにより、画像抽出対象領域に先行する電荷除去対象行で発生するスミア量の情報が得られる。このスミア量情報は画像抽出対象領域でのスミア量を演算するために用いることができる。
【００３０】
他の本発明に係るフレーム転送型の固体撮像素子においては、撮像部が、撮像領域内に設定される所定の画像抽出対象領域での信号電荷の蓄積及び列方向転送を制御する第１垂直転送電極群と、前記第１垂直転送電極群とは独立して駆動可能であり、前記画像抽出対象領域と蓄積部との間に配される複数の電荷除去対象行での前記信号電荷の蓄積及び列方向転送を制御する第２垂直転送電極群と、前記第２垂直転送電極群に印加される電圧に応じて、前記電荷除去対象行に蓄積された前記信号電荷を除去する電荷除去手段とを有する。
【００３１】
本発明において、電荷除去手段は、撮像部上に設けられた垂直転送電極に印加される電圧に応じて信号電荷を除去する。ここで、電荷除去対象行を駆動する垂直転送電極は、画像抽出対象領域の垂直転送電極とは別個に駆動できるように構成され、これにより、画像抽出対象領域に蓄積された信号電荷を保持しつつ、電荷除去対象行に蓄積された信号電荷が選択的に除去される。本発明においても、電荷除去対象行の合成を水平転送部にて行うことが可能となり、水平転送部の駆動回数の減少によるフレームレートの向上が可能となる。また、電荷除去対象行に対応して水平転送部に読み出される信号電荷に基づいて、画像抽出対象領域に先行する行で発生するスミア量の情報が得られ、当該情報を画像抽出対象領域でのスミア量の演算に用いることができる。
【００３２】
本発明の好適な態様は、前記電荷除去手段が、前記第２垂直転送電極群に印加される電圧と、半導体基板裏面に印加される電圧とに応じて、前記第２垂直転送電極群の下に蓄積された前記信号電荷を前記半導体基板裏面に排出する縦型ドレインであることを特徴とする固体撮像素子である。例えば、第１垂直転送電極及び第２垂直転送電極に印加する電圧を制御して、画像抽出対象領域の各画素には電位井戸を形成して信号電荷の蓄積を可能としつつ、電荷除去対象行の各画素の電位井戸を消滅させ、そこに蓄積されていた信号電荷を基板裏面に排出させることができる。
【００３３】
別の本発明に係るフレーム転送型の固体撮像素子においては、前記複数の電荷除去対象行が、前記画像抽出対象領域に隣接する抽出対象領域隣接行を含む。
【００３４】
本発明によれば、抽出対象領域隣接行に形成された電位井戸は電荷除去手段により信号電荷を除去された後、蓄積部に移動するまでの撮像部の通過画素で発生するスミア電荷を累積的に蓄積する。よって、抽出対象領域隣接行に対応して水平転送部に読み出される信号電荷に基づいて、抽出対象領域隣接行の次に読み出される画像抽出対象領域の先頭行の信号電荷に含まれるスミア成分を良好な精度で定めることができる。抽出対象領域隣接行以外の電荷除去対象行については、隣接行との信号電荷の合成が水平転送部にて行われ、フレームレートの向上が実現される。
【００３５】
また、このフレーム転送型の固体撮像素子を駆動する本発明に係る駆動方法は、前記撮像部に蓄積された前記信号電荷のうち、前記電荷除去対象行に蓄積されたものを前記電荷除去手段によって選択的に除去する除去ステップと、前記除去ステップに引き続いて、前記撮像部から前記蓄積部へフレーム転送するフレーム転送ステップと、フレーム転送された前記信号電荷を前記蓄積部から前記水平転送部へ１行ずつ順次、垂直転送し、前記水平転送部に蓄積された信号電荷を水平転送して固体撮像素子からの信号出力を得る信号出力ステップとを有し、前記信号出力ステップが、前記抽出対象領域隣接行を除く前記電荷除去対象行からの前記信号電荷を前記水平転送部上にて合成するステップと、前記抽出対象領域隣接行からの前記信号電荷を、他の行からの前記信号電荷と合成せず、独立して前記水平転送部に取り出して水平転送するステップとを含む。
【００３６】
また、このフレーム転送型の固体撮像素子に適用される本発明に係るスミア演算回路であって、当該固体撮像素子にて、前記撮像部での所定の撮像期間の露光及び当該露光において前記電荷除去対象行に蓄積した前記信号電荷の除去を行い、前記蓄積部へのフレーム転送及び前記水平転送部での行方向転送を介して、前記抽出対象領域隣接行に対応する画像信号及び前記画像抽出対象領域の各行に対応する前記画像信号をそれぞれ取り出し、当該固体撮像素子から得られた画像信号に基づいて、前記フレーム転送において前記画像抽出対象領域の前記信号電荷に混入するスミア量を求める回路は、前記画像信号における前記画像抽出対象領域の各画素に対応する画像データ及び前記撮像期間と前記フレーム転送の１行当たりの前記転送周期との比に基づいて、当該画素で発生するスミア成分を推定し、前記画像抽出対象領域において前記列方向に並ぶ前記各画素について得られる前記スミア成分を前記画像信号の出力順序に従って順次累積加算し、各列について得られた現在の累積加算データを、当該列の次の画素に対応する画像データに含まれるスミア量として出力する累積加算部と、前記抽出対象領域隣接行に対応する画像信号に基づいて、各列毎にスミア成分初期値を定め、前記画像抽出対象領域における列毎の前記累積加算の初期値として前記累積加算部に供給する初期値設定部とを有する。
【００３７】
さらに別の本発明に係るフレーム転送型の固体撮像素子においては、前記複数の電荷除去対象行が、前記画像抽出対象領域と前記蓄積部との間に連続して配置される。
【００３８】
本発明によれば、電荷除去対象行に形成された電位井戸は電荷除去手段により信号電荷を除去された後、蓄積部に移動するまでの撮像部の通過画素で発生するスミア電荷を累積的に蓄積する。連続配置された電荷除去対象行に蓄積されたスミア電荷を水平転送部で合成することにより、出力部には比較的大きな信号を得ることができる。つまり、各通過画素にて重畳されるスミア電荷量が少ない場合でも、信号電荷の検出誤差の小さいスミア情報を得ることができる。このスミア情報は、電荷除去対象行が配置された領域で発生する平均的なスミア量を表す。また複数の電荷除去対象行の合成が水平転送部にて行われ、フレームレートの向上が実現される。
【００３９】
また、このフレーム転送型の固体撮像素子を駆動する本発明に係る駆動方法は、前記撮像部に蓄積された前記信号電荷のうち、前記電荷除去対象行に蓄積されたものを前記電荷除去手段によって選択的に除去する除去ステップと、前記除去ステップに引き続いて、前記撮像部から前記蓄積部へフレーム転送するフレーム転送ステップと、フレーム転送された前記信号電荷を前記蓄積部から前記水平転送部へ１行ずつ順次、垂直転送し、前記水平転送部に蓄積された信号電荷を水平転送して固体撮像素子からの信号出力を得る信号出力ステップとを有し、前記信号出力ステップが、連続配置された前記複数の電荷除去対象行からの前記信号電荷を前記水平転送部上にて合成するステップと、当該合成された前記電荷除去対象行の信号電荷を水平転送するステップとを含む。
【００４０】
また、このフレーム転送型の固体撮像素子に適用される本発明に係るスミア演算回路であって、当該固体撮像素子にて、前記撮像部での所定の撮像期間の露光及び当該露光において前記電荷除去対象行に蓄積した前記信号電荷の除去を行い、前記蓄積部へのフレーム転送及び前記水平転送部での行方向転送を介して、連続配置された前記複数の電荷除去対象行の信号電荷を各列毎に合成した画像信号及び前記画像抽出対象領域の各行に対応する前記画像信号をそれぞれ取り出し、当該固体撮像素子から得られた画像信号に基づいて、前記フレーム転送において前記画像抽出対象領域の前記信号電荷に混入するスミア量を求める回路は、前記画像信号における前記画像抽出対象領域の各画素に対応する画像データ及び前記撮像期間と前記フレーム転送の１行当たりの前記転送周期との比に基づいて、当該画素で発生するスミア成分を推定し、前記画像抽出対象領域において前記列方向に並ぶ前記各画素について得られる前記スミア成分を前記画像信号の出力順序に従って順次累積加算し、各列について得られた現在の累積加算データを、当該列の次の画素に対応する画像データに含まれるスミア量として出力する累積加算部と、前記複数の電荷除去対象行を合成した画像信号に基づいて、各列毎にスミア成分初期値を定め、前記画像抽出対象領域における列毎の前記累積加算の初期値として前記累積加算部に供給する初期値設定部とを有する。
【発明を実施するための最良の形態】
【００４１】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００４２】
図１は、本発明の実施形態であるフレーム転送型のＣＣＤイメージセンサの模式的な平面図である。このイメージセンサ４０は、半導体基板表面に形成された撮像部４０ｉ、蓄積部４０ｓ、水平転送部４０ｈ及び出力部４０ｄを備える。イメージセンサ４０は、例えば、撮像部４０ｉの全セルを用いて高解像度の静止画を撮影する用途に用いられる。一方、それほど解像度を要しない場合に、撮像部４０ｉにて撮影される画像のうち中央部を拡大表示する用途にも用いることができる。なお、撮像部４０ｉの中央部の画像のみの撮影は、プレビュー画面への表示や動画像撮影等にも好適である。
【００４３】
撮像部４０ｉには入射光量に応じた信号電荷を発生するセルが複数、行列配置される。本実施形態では、例えば撮像部４０ｉを縦横それぞれ３分割して得られる９つの領域のうちの中央の領域（センターエリア４２ａ）が、拡大表示のために抽出される画像抽出対象領域とされる場合を説明する。すなわち、撮像部４０ｉが３ｍ行を含むとすれば、先行読み出し領域４２ｃが蓄積部４０ｓ側から数えて第１〜ｍ行を占め、残りの第（ｍ＋１）〜３ｍ行が領域４２ｂに対応し、また領域４２ｂのうち第（ｍ＋１）〜２ｍ行にセンターエリア４２ａが設定される。
【００４４】
撮像部４０ｉに行列配置されたセルの各列は垂直ＣＣＤシフトレジスタを構成する。この撮像部４０ｉの垂直ＣＣＤシフトレジスタは基板上に行方向に複数本渡されたゲート電極を備え、これらゲート電極を３相駆動することで垂直ＣＣＤシフトレジスタ内を各セルの信号電荷が垂直転送される。本イメージセンサ４０は、撮像部４０ｉに２組の３相クロックが供給される。撮像部４０ｉ上にてセンターエリア４２ａを含む上側２／３の領域４２ｂのゲート電極は素子内の配線により、第１のクロックの組φｉ１〜φｉ３が入力される端子に接続される。一方、センターエリア４２ａと蓄積部４０ｓとに挟まれる撮像部４０ｉの下側１／３の領域（先行読み出し領域４２ｃ）のゲート電極は配線により、第２のクロックの組φｉ１'〜φｉ３'が入力される端子に接続される。すなわち、撮像部４０ｉの垂直ＣＣＤシフトレジスタは、２組のクロック端子に同じ３相クロックを供給することにより、従来と同様に撮像部４０ｉから蓄積部４０ｓへのフレーム転送を行うことができる。その一方で、領域４２ｂ及び先行読み出し領域４２ｃに別々のクロックを印加して、これら２つの領域４２ｂ，４２ｃでの信号電荷の蓄積及び列方向転送を互いに異ならせることもできる。
【００４５】
蓄積部４０ｓは、行方向に複数配列された垂直ＣＣＤシフトレジスタを備える。蓄積部４０ｓの垂直ＣＣＤシフトレジスタは、撮像部４０ｉの垂直ＣＣＤシフトレジスタそれぞれに対応して設けられる。撮像部４０ｉと蓄積部４０ｓとの互いに対応する垂直ＣＣＤシフトレジスタはチャネルが連続し、両シフトレジスタを同期させて駆動することにより、撮像部４０ｉで蓄積された信号電荷を蓄積部４０ｓへ転送することができる。ちなみに、蓄積部４０ｓの垂直ＣＣＤシフトレジスタは、撮像部４０ｉの行数に応じたビット数を有する。蓄積部４０ｓの垂直ＣＣＤシフトレジスタは撮像部４０ｉと同様、行方向に渡されたゲート電極を複数本備え、これらゲート電極に印加される３相クロックφｓ１〜φｓ３によって、蓄積部４０ｓでの信号電荷の蓄積及び列方向転送が制御される。
【００４６】
図２は、フレーム転送型ＣＣＤイメージセンサの撮像部４０ｉ及び蓄積部４０ｓを構成する垂直ＣＣＤシフトレジスタの構造を示す模式的な部分断面図である。基板には、ｎ型半導体基板５０と、その上にｐ型不純物を拡散して形成されたｐウェル５２と、さらに基板表面からｐウェル５２より浅くｎ型不純物を拡散して形成されたｎ型領域５４とからなる、基板の深さ方向に関するｎｐｎ型の構造が形成される。基板表面にはシリコン酸化膜（図示せず）を介して、列方向に複数のゲート電極５６が配列される。ゲート電極５６には３相クロックが印加され、このクロック電圧に応じて、シリコン酸化膜下の半導体基板内のチャネル電位が制御される。撮像部では上述のようにセンターエリア４２ａを含む領域４２ｂのゲート電極５６−１〜５６−３それぞれに３相クロックφｉ１〜φｉ３が印加され、一方、先行読み出し領域４２ｃのゲート電極５６−１〜５６−３それぞれに３相クロックφｉ１’〜φｉ３’が印加され、これら領域４２ｂ，４２ｃにおいて垂直ＣＣＤシフトレジスタは別々に駆動可能である。蓄積部４０ｓのゲート電極５６−１〜５６−３それぞれには３相クロックφｓ１〜φｓ３が印加される。なお、蓄積部４０ｓにはゲート電極５６の上に遮光膜が設けられるが、図２には示されていない。
【００４７】
基板方向にｎｐｎ型構造を有する場合の基板深さ方向のポテンシャルプロファイルは図１０に示すようになる。ここでゲート電極５６−１〜５６−３のいずれか１つ又は２つを適当な順番でオン状態とすることで、電位井戸を垂直ＣＣＤシフトレジスタのチャネルの一定方向に移動させることができ、それにより電位井戸に蓄積された信号電荷も移動させることができる。一方、ゲート電極５６−１〜５６−３を全てオフ状態とすると、電位井戸は消滅し、そこに蓄積されていた信号電荷はｐウェル５２を超えて正電圧を印加される基板裏面に流れる。電子シャッタとして知られる技術はこれを利用したものである。当該技術では、撮像開始タイミングにて一旦、撮像部４０ｉ全体のゲート電極をオフ状態として、全面の信号電荷を基板裏面へ除去し、その後、いずれかのゲート電極下に電位井戸を形成して露光により生じる信号電荷の蓄積を開始する。
【００４８】
図３は、イメージセンサ４０を用いた撮像装置の概略の構成を示すブロック図である。イメージセンサ４０に供給される各種クロックは、タイミング制御回路６０及びクロック発生回路６２により生成される。タイミング制御回路６０は垂直同期信号ＶＤ及び水平同期信号ＨＤに基づいて、クロック発生回路６２に対する各種のトリガ信号を生成する。クロック発生回路６２は、タイミング制御回路６０からのトリガ信号に応じて撮像部４０ｉに対する垂直転送クロック信号φｉ（φｉ１〜φｉ３）及びφｉ'（φｉ１'〜φｉ３'）、蓄積部４０ｓに対する垂直転送クロック信号φs（φｓ１〜φｓ３）、水平転送部４０ｈに対する水平転送クロック信号φｈ、出力部４０ｄの容量のリセットパルス信号φｒ等を生成して各部へ出力する。
【００４９】
また、タイミング制御回路６０は、撮影される画像サイズが撮像部４０ｉ全面である通常モードか、撮影される画像サイズがセンターエリア４２ａである画像抽出モードかを示す撮影モード信号Ｍを入力され、それに応じて動作を切り換える。信号Ｍが通常モードを指定する場合には、タイミング制御回路６０は、撮像部４０ｉの各行に対応する画像信号を出力する通常の動作を行うようにクロック発生回路６２を制御する。一方、信号Ｍが画像抽出モードを指定する場合には、タイミング制御回路６０は後述する動作が行われるようにクロック発生回路６２を制御する。
【００５０】
出力部４０ｄから出力される画像信号Ｙ０（ｔ）は、アナログ信号処理回路６４に入力される。アナログ信号処理回路６４は、サンプルホールド、自動利得制御（ＡＧＣ：Auto Gain Control）等の処理を画像信号Ｙ０（ｔ）に施し、所定のフォーマットに従う画像信号Ｙ１（ｔ）を生成する。Ａ／Ｄ変換回路６６はアナログ信号処理回路６４から出力される画像信号Ｙ１（ｔ）をデジタルデータに変換して、画像データＤ１（ｎ）を出力する。デジタル信号処理回路６８はＡ／Ｄ変換回路６６から画像データＤ１（ｎ）を取り込み、後述するスミア除去処理のほか、輪郭補正や１画面単位での積分処理、さらにカラー画像の場合には、色バランスの制御やフィルタリング等の処理を施し、新たな画像データＤ２（ｎ）を生成する。この画像データＤ２（ｎ）は記録媒体に記録されたり、Ｄ／Ａ変換回路によりアナログ信号に変換されて表示装置での画像表示に利用される。
【００５１】
図４は、画像抽出モードでのイメージセンサ４０の駆動方法を説明するフロー図であり、図５は、当該駆動方法を説明する模式的なタイミング図である。図５には領域４２ｂのゲート電極５６を駆動する転送クロック信号φｉ、先行読み出し領域４２ｃのゲート電極５６を駆動する転送クロック信号φｉ'、蓄積部４０ｓのゲート電極５６を駆動する転送クロック信号φｓ、水平転送部４０ｈを駆動する転送クロック信号φｈのクロック動作のタイミングが示されている。なお、図５において時間は横軸右方向に経過する。
【００５２】
まず、露光期間Ｅの開始に際して電子シャッタ動作が行われる（Ｓ８０）。電子シャッタ動作では、転送クロックφｉ１〜φｉ３及びφｉ１’〜φｉ３’が全てオフされ、所定期間、撮像部４０ｉの各セルの電位井戸を全て消滅させる（タイミングξ１）。これにより、電位井戸に蓄積されていた信号電荷は、ｐウェル５２を超えて基板裏面へ排出される。
【００５３】
電子シャッタ動作が完了すると、φｉ及びφｉ’それぞれの所定位相のクロック信号、例えばφｉ２及びφｉ２’がオン状態とされ、領域４２ｂ及び先行読み出し領域４２ｃの対応するゲート電極５６下に電位井戸が形成される（タイミングξ１）。このタイミングから露光期間Ｅが始まる（Ｓ８２）。設定された露光期間Ｅが終了直前となると、露光期間Ｅ開始時にオン状態としたφｉ２’をオフ状態にする（ξ２）。これにより、転送クロックφｉ’は全てオフされ、それまでに先行読み出し領域４２ｃの各セルに蓄積された信号電荷が基板裏面へ排出される（Ｓ８４）。このとき、φｉ２はオンに保たれ、それまでにセンターエリア４２ａを含む領域４２ｂの各セルに蓄積された信号電荷は、当該各セルに保持される。なお、先行読み出し領域４２ｃに対する選択的な電子シャッタ動作が完了するまで、領域４２ｂには露光による信号電荷発生が継続している。よって、この先行読み出し領域４２ｃに対する電荷除去が完了する時点を露光期間Ｅの終了タイミングと定める。
【００５４】
先行読み出し領域４２ｃに対しての選択的な電子シャッタ動作が完了すると直ちに、撮像部４０ｉから蓄積部４０ｓへのフレーム転送が開始される（ξ３、Ｓ８６）。フレーム転送では、クロック発生回路６２はφｉ，φｉ’，φｓとして互いに同期した高速なクロックＣ1（周期Ｔ）を、撮像部４０ｉの列方向のセル数に応じたサイクルだけ発生させる。これにより、撮像部４０ｉの全セルの信号電荷が、遮光膜を備えた蓄積部４０ｓへ移送される。
【００５５】
蓄積部４０ｓにフレーム転送された信号電荷はクロックφｓにより１行ずつ垂直転送され、このライン転送により、水平転送部４０ｈに１行ずつ信号電荷が転送される。ここで説明している画像抽出モードでは、先行読み出し領域４２ｃのうちセンターエリア４２ａに隣接する抽出対象領域隣接行（第ｍ行）を除く第１〜（ｍ−１）行が、駆動停止された水平転送部４０ｈに、例えばフレーム転送と同じ周期ＴのクロックＣ２で転送される（Ｓ８８）。水平転送部４０ｈは電荷蓄積可能な状態で停止されているので、これら第１〜（ｍ−１）行の信号電荷は、水平転送部４０ｈにて各列毎に合成される。第（ｍ−１）行が水平転送部４０ｈへライン転送されると（ξ４）、水平転送部４０ｈが駆動され（クロックＣ３）、合成された信号電荷が出力部４０ｄへ転送され、出力部４０ｄは合成された信号電荷量に応じた１行分の信号を出力する。ちなみに、後述するように第１〜（ｍ−１）行によって水平転送部４０ｈへ運ばれる信号電荷は、それらの行がフレーム転送時に通過した撮像部４０ｉの各セルにて発生したスミア電荷であり、クロックＣ３と共に出力部４０ｄから出力される信号はそれらスミア電荷を列毎の合計量の情報を有している。
【００５６】
次に第ｍ行の信号電荷が水平転送部４０ｈにライン転送され（ξ５）、水平転送部４０ｈが駆動され出力部４０ｄから読み出される（クロックＣ４，Ｓ９０）。この第ｍ行に対応した出力部４０ｄからの出力信号は、後述するように撮像部４０ｉの第１〜ｍ行の各セルで発生するスミア電荷の累積加算量の情報を有している。
【００５７】
第ｍ行のライン転送及び水平転送に続いて、第（ｍ＋１）〜第２ｍ行の信号電荷も、１Ｈ周期（水平走査期間）で順次、水平転送部４０ｈへライン転送され、水平転送部４０ｈを駆動して出力部４０ｄから読み出される（画像読み出し期間ＲＤ，Ｓ９２）。
【００５８】
さて、センターエリア４２ａは第２ｍ行までであるので、この時点で蓄積部４０ｓに残っている第（２ｍ＋１）〜３ｍ行の信号電荷は読み出す必要がない。そこで、それら信号電荷を蓄積している蓄積部４０ｓのゲート電極５６に対応するφｓをオフ状態にする。これにより、転送クロックφｓは全てオフされ、蓄積部４０ｓに残った信号電荷が基板裏面へ排出される（ξ６，Ｓ９４）。
【００５９】
以上の画像抽出モードの動作では、露光期間Ｅにおいて撮像部４０ｉにて撮像された１画面の電荷排出がξ３〜ξ６までの期間で完了する。この期間は、第１〜（ｍ−２）行及び第（２ｍ＋１）〜３ｍ行の水平転送を省略した分、３ｍ行全て水平転送して読み出す通常モードでの電荷排出動作の期間に比べて短縮されるので、フレームレートを上げることができる。例えば、次のフレームの露光は、そのフレーム転送がタイミングξ６に続いて行われるように、蓄積部４０ｓでのライン転送に並行して行うことができる。
【００６０】
上述の説明では、蓄積部４０ｓに残った信号電荷の排出動作Ｓ９４は、第２ｍ行の読み出しが完了するとすぐに行っている。しかし、蓄積部４０ｓに残った信号電荷は次のフレーム転送前に排出されていればよい。例えば、次のフレームのフレーム転送直前に行われる先行読み出し領域４２ｃから基板裏面への信号電荷排出動作Ｓ８４と、先行フレームの蓄積部４０ｓから基板裏面への信号電荷排出動作Ｓ９４とは同時に行うことができる。
【００６１】
次に本発明におけるスミア演算及びそれに基づくスミア除去について説明する。図６は、フレーム転送における各セルの電荷量を示す模式図であり、ここでは簡略化して撮像部４０ｉ及び蓄積部４０ｓがそれぞれ列方向に関して６セルしかなく、また撮像部４０ｉの先行読み出し領域４２ｃが３セルである場合を図示している。図には露光期間Ｅの終了直前のタイミングｔ０'、先行読み出し領域４２ｃからの信号電荷排出動作Ｓ８４の完了時（すなわち露光期間Ｅの終了時）ｔ０、フレーム転送開始後のタイミングｔ１，ｔ３，ｔ６での撮像部４０ｉの６セルＩ（１）〜Ｉ（６）及び蓄積部４０ｓの６セルＳ（１）〜Ｓ（６）が列上での並び順に従って横方向に配列されている。なお、ｔｉの状態は信号電荷がｔ０での位置から列方向にｉセル移動された状態を表している。図において、個々の箱形状がセルに対応し、その箱形状の中に示される網線は露光期間Ｅに発生した信号電荷Ｑimageを、また斜線はスミア成分Ｑsmearを表す。以下、Ｑ（ｊ）は露光期間Ｅ終了時にセルＩ（ｊ）に存在した電荷パケットの各時刻又は各転送先での信号電荷量を表すものとする。また露光期間Ｅに各セルＩ（ｊ）に蓄積された信号電荷をＱimage（ｊ）、Ｑ（ｊ）の転送先のセルＩ（ｎ）にて重畳されるスミア成分の電荷をＱsmear（ｎ）と表す。
【００６２】
時刻ｔ０ではセルＩ（１）〜Ｉ(３)から信号電荷が排出されるため、Ｑ（１）〜Ｑ（３）は０となる。時刻ｔ１では、Ｑ（ｊ）（ｊ＝２〜６）には転送先のセルＩ（ｊ−１）で発生するスミア成分Ｑsmear（ｊ−１）が重畳される。なお、Ｑ（１）は蓄積部のセルＳ（６）に転送されるため、スミア成分は重畳されない。その意味で図ではＱ（１）の転送先の電荷量を０と表示している。以後、１セル転送される毎に撮像部４０ｉでは順次、スミア成分が重畳される。
【００６３】
図６に示すｔ６の状態図から、先行読み出し領域４２ｃがｍ行であるイメージセンサ４０におけるフレーム転送が完了した時点でのＱ（ｊ）の表現式は容易に推察される。さて、詳細に検討すると、先行読み出し領域４２ｃのセルから電荷除去が完了したタイミングと各セルの信号電荷がフレーム転送により当該セルから完全に出るタイミングとの間にはタイムラグΔＥが存在し、領域４２ｂのセルに対してはその分が実質的に露光期間Ｅの延長となる。一方、電荷除去した先行読み出し領域４２ｃのセルにはΔＥに応じた信号電荷が蓄積される。ここではこれを考慮に入れた検討を行う。以下の式において、電圧信号Ｖ（ｊ）は、フレーム転送が完了した時点での電荷量Ｑ（ｊ）に応じて出力部４０ｄから出力される電圧値を表し、またＶimage（ｊ），Ｖsmear（ｎ）はそれぞれＱimage（ｊ），Ｑsmear(ｎ)に対応して出力部４０ｄで得られる電圧値を表す。
【００６４】
【数５】
2005136806.tif 000005
【００６５】
撮像部４０ｉの各セルで発生するスミア成分については従来技術にて記載した（２）式が成り立ち、それを用いて（５），（６）式を書き換えると、次式が得られる。
【００６６】
【数６】
2005136806.tif 000006
【００６７】
ここで（８）式は従来技術にて示した（４）式と同じである。この式はスミア成分が除去された第ｊ行の画像信号Ｖimage（ｊ）は、それに先行する第１〜（ｊ−１）行でのＶimage（ｊ）を用いて求められることを示している。従来技術として上述した構成によれば、先行読み出し領域４２ｃの各行に対応するＶimage（ｊ）も取り出すため、（４）式のみに基づいて任意の行に対応するＶimage（ｊ）を求めることができた。しかし、イメージセンサ４０は、画像抽出モードにてフレームレートを上げる目的で、先行読み出し領域４２ｃに蓄積したＱimage（ｊ）を基板裏面に除去する。そのため、第１〜ｍ行に対応するＶimage（ｊ）の情報を直接得ることができない。（８）式を書き直すと、
【００６８】
【数７】
2005136806.tif 000007
となる。従来技術では、Ｖ（ｊ）に含まれるスミア成分の合計量Ｇ（ｊ）のうち、第１〜ｍ行に起因する右辺第２項のスミア成分が除去できずに誤差となる。本発明では、この誤差を低減するために、先行読み出し領域４２ｃに対応して得られる情報を利用する。上記駆動方法では、先行読み出し領域４２ｃの第１〜（ｍ−１）行はフレームレート向上のために合成する一方、先行読み出し領域４２ｃに隣接する第ｍ行は他の行と合成せず、他の行から独立して、それに蓄積されるＱ（ｍ）を水平転送して読み出す。すなわち（７）式に従い次式で表される信号Ｖ（ｍ）が出力部４０ｄから取り出される。
【００６９】
【数８】
2005136806.tif 000008
【００７０】
（１１）式で表されるＶ（ｍ）を用いて（１０）式右辺第２項を書き直すと、
【数９】
2005136806.tif 000009
となる。本駆動方法では、電荷除去Ｓ８４を行ったためＶimage（ｍ）が分からない。そのため、デジタル信号処理回路６８は、センターエリア４２ａに対応する画像信号Ｖ（ｊ）に含まれるスミア成分の近似値Ｇ(ｊ)として（１２）式のδを除く右辺を演算する。
【００７１】
なお、その近似値の誤差δは（１３）式に示されるように、係数（Ｔ−ΔＥ）／Ｅに比例する。この係数をκで表すと、通常Ｔ≪Ｅであることから、ΔＥが０であってもκ≪１である。また実際には上述のようにΔＥは０ではないので、さらにκは小さくなる。よって、（１２）式において誤差δを無視する近似により、十分に良好な精度でスミア量を演算することができる。より好適にはΔＥがＴに等しくなるように設定すれば、理論的な誤差を０とすることができる。
【００７２】
図７は、上述の信号処理を行いスミア成分を除去するスミア除去回路のブロック構成図である。この回路は、Ａ／Ｄ変換回路６６から出力された画像データＤ１(ｎ)について各行毎の画像信号Ｖ（ｊ）を入力され、スミア成分が好適に除去されたＶimage(ｊ)を生成する。当該スミア除去回路は、Ｖ（ｊ）に含まれるスミア成分Ｇ（ｊ）を求めるスミア演算回路１００と、当該スミア成分をＶ(ｊ)から除去する減算回路１０２とから構成される。スミア演算回路１００は、（１２）式右辺に関する上記近似演算を行う回路であり、減算回路１０２は（９）式右辺の演算を行う回路である。
【００７３】
スミア演算回路１００は加算回路１０４、ラインメモリ１０６、乗算回路１０８及び初期値設定回路１１０を含んで構成される。ラインメモリ１０６はイメージセンサ４０の１行分の信号を記憶することができ、各ビットには初期値設定回路１１０により初期値が設定される。初期値設定回路１１０は、Ａ／Ｄ変換回路６６からの画像データＤ（ｎ）を入力され、Ｖ（ｍ）に対応する１行分のデータを取り出して、これに係数（Ｅ／Ｔ）を乗じた値を初期値としてラインメモリ１０６に設定する。ラインメモリ１０６にはイメージセンサ４０から第ｊ行（ｊ≧ｍ＋１）の画像信号Ｖ（ｊ）が出力されるタイミングでは、第（ｍ＋１）行から第（ｊ−１）行までのＶimageを初期値に列毎に累積加算した値（Ｅ／Ｔ）・Ｇ（ｊ）が格納されている。ラインメモリ１０６の記憶内容は、行の先頭から順番に読み出される。乗算回路１０８は、ラインメモリ１０６から読み出された値に係数（Ｔ／Ｅ）を乗じて、第ｊ行の画像信号Ｖ（ｊ）に含まれるスミア成分値Ｇ（ｊ）を求め、減算回路１０２に入力する。減算回路１０２ではイメージセンサ４０の第ｋ列（ｋは任意の列番号）に対応する画像信号値から当該第ｋ列に対応するスミア成分値が減算されるように、乗算回路１０８にて得られるスミア成分値を減算回路１０４へ入力するタイミングが調整される。このようにして減算回路１０２からはスミア成分が好適に除去された第ｊ行の画像信号Ｖimage（ｊ）が出力され、図示しない後段の信号処理に供せられる。一方、このＶimage（ｊ）はスミア演算回路１００の加算回路１０４にも入力される。加算回路１０４は第１行から第（ｊ−１）行までのＶimageの加算値をラインメモリ１０６から読み出して、その値と減算回路１０２から出力されたＶimage（ｊ）とを加算し、この加算値はラインメモリ１０６に格納される。これにより、ラインメモリ１０６に格納されるＶimageの累積加算値が、第ｊ行までの合計値に更新される。
【００７４】
上述の構成では、イメージセンサ４０の第ｍ行の信号を読み出して、スミア演算の初期値に利用した。一方、被写体によってはスミア電荷量が小さい場合があり、そのような場合には、電荷除去動作Ｓ８４を行った先行読み出し領域４２ｃの複数行に蓄積されるスミア電荷を水平転送部４０ｈにて合成した後、出力部４０ｄに転送することにより、スミア成分の検出を容易とすることができる。例えば、上述の構成にて第ｍ行の出力に先行して行われる第１〜（ｍ−１）行の出力に基づいてラインメモリ１０６に設定する初期値を求めるように初期値設定回路１１０を構成することができる。この合成では、合成した複数行での所定の平均化が行われたスミア情報が得られる。
【００７５】
先行読み出し領域４２ｃの信号電荷を選択的に除去する手段として、縦型ドレイン構造を上に述べたが、横型ドレイン構造を採用することもできる。また、横型ドレイン構造を先行読み出し領域４２ｃの垂直ＣＣＤシフトレジスタのチャネル脇にだけ設け、そのドレインとチャネルとの間の電位を制御するゲート電極を垂直転送電極とは別個に設けることにより、撮像部４０ｉの垂直転送電極は共通に駆動できる構成とすることもできる。
【図面の簡単な説明】
【００７６】
【図１】本発明の実施形態であるフレーム転送型のＣＣＤイメージセンサの模式的な平面図である。
【図２】本発明の実施形態であるフレーム転送型ＣＣＤイメージセンサの撮像部及び蓄積部を構成する垂直ＣＣＤシフトレジスタの構造を示す模式的な部分断面図である。
【図３】本発明の実施形態に係る撮像装置の概略の構成を示すブロック図である。
【図４】画像抽出モードでのイメージセンサの駆動方法を説明するフロー図である。
【図５】画像抽出モードでのイメージセンサの駆動方法を説明する模式的なタイミング図である。
【図６】画像抽出モードにおけるフレーム転送での各セルの電荷量を示す模式図である。
【図７】本発明の実施形態であるスミア除去回路のブロック構成図である。
【図８】従来のフレーム転送型ＣＣＤイメージセンサの模式的な平面図である。
【図９】従来のフレーム転送型ＣＣＤイメージセンサの撮像部及び蓄積部を構成する垂直ＣＣＤシフトレジスタの構造を示す模式的な部分断面図である。
【図１０】縦方向ｎｐｎ構造のＣＣＤシフトレジスタにおける基板方向のポテンシャルプロファイルを示す模式図である。
【図１１】スミアの発生を説明する模式図である。
【図１２】従来のスミア除去回路のブロック構成図である。
【符号の説明】
【００７７】
４０  イメージセンサ、４０ｉ  撮像部、４０ｓ  蓄積部、４０ｈ  水平転送部、４０ｄ  出力部、５０  ｎ型半導体基板、５２  ｐウェル、５４  ｎ型領域、５６  ゲート電極、６０  タイミング制御回路、６２  クロック発生回路、６４  アナログ信号処理回路、６６  Ａ／Ｄ変換回路、６８  デジタル信号処理回路、１００  スミア演算回路、１０２  減算回路、１０４  加算回路、１０６  ラインメモリ、１０８  乗算回路、１１０  初期値設定回路。
【図１】
2005136806.tif 000010
【図２】
2005136806.tif 000011
【図３】
2005136806.tif 000012
【図４】
2005136806.tif 000013
【図５】
2005136806.tif 000014
【図６】
2005136806.tif 000015
【図７】
2005136806.tif 000016
【図８】
2005136806.tif 000017
【図９】
2005136806.tif 000018
【図１０】
2005136806.tif 000019
【図１１】
2005136806.tif 000020
【図１２】
2005136806.tif 000021