(57)【要約】【課題】  従来は乗算器のロジック量の大きさが課題であり、フィルタ全体のロジック量はタップ長と係数ビット幅に比例する。多相フィルタをたとえ工夫したとしても、ロジック量の減少には限界があり、変換品質を犠牲にしない限り、大幅な減少は期待できない。【解決手段】  前置サンプラ１２は、入力信号をクロック生成部２０により生成された入力信号の最高周波数の２倍以上の繰り返し周波数の第１のサンプリングクロック２７により標本化する。ＬＰＦ１３は、前置サンプラ１２から出力される標本化信号を、出力サンプラ１４での出力クロック２８を用いたサンプリング時に発生する折り返し歪み除去のための帯域制限を行う。このため、フィルタ回路１３は、変換位相と無関係な単相ＦＩＲフィルタで構成でき、多相フィルタを使用する従来回路に比べて構成が簡単で、ロジック量を大幅に削減できる。【選択図】            図１
2005159601.tif 000002
【特許請求の範囲】
【請求項１】
第１のサンプリングレートの入力信号を、クロック生成部により生成されたサンプリングクロックに基づき、所望の第２のサンプリングレートの信号に変換するサンプリングレート変換装置において、
前記第１のサンプリングレートの入力信号を、前記クロック生成部により生成された該入力信号の最高周波数の２倍以上の繰り返し周波数の第１のサンプリングクロックにより標本化する前置サンプラと、
前記前置サンプラから出力される標本化信号を、折り返し歪み除去のための帯域制限を行うフィルタ回路と、
前記フィルタ回路から出力される帯域制限標本化信号を、前記クロック生成部により生成された、該帯域制限標本化信号の最高周波数の２倍以上で、かつ、変換しようとする所望の繰り返し周波数の第２のサンプリングクロックにより標本化して出力する出力サンプラと
を有し、前記フィルタ回路は、前記出力サンプラにおいて前記第２のサンプリングクロックにより前記帯域制限標本化信号を標本化したときに折り返し歪みを発生させない周波数帯域の信号を周波数選択するように設定されていることを特徴とするサンプリングレート変換装置。
【請求項２】
前記前置サンプラは、前記第１のサンプリングレートの入力信号を、前記第１のサンプリングクロックにより標本化して得た連続する３個以上の標本化データにより、該標本化データが有効か無効かを判定する判定機能を備えたことを特徴とする請求項１記載のサンプリングレート変換装置。
【請求項３】
前記前置サンプラは、前記判定機能により無効データであると判定した前記標本化データの前後に最も近いサンプリング位置の有効な２つの標本化データの平均値を補間データとして生成し、該補間データを前記無効であると判定した標本化データに替えて出力する補間データ生成機能を有することを特徴とする請求項２記載のサンプリングレート変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はサンプリングレート変換装置に係り、特に或るサンプリング周波数によりサンプリングされた標本化信号のサンプリングレートを、別のサンプリングレートに変換するサンプリングレート変換装置に関する。
【背景技術】
【０００２】
従来より、例えば、ＮＴＳＣ方式カラー映像信号を、その色副搬送波周波数ｆｓの４倍の周波数のサンプリング周波数でサンプリングして得た標本化信号を、コンポーネント信号系の異なるサンプリングレートに変換したり、或いはその逆のサンプリングレート変換を行うために、サンプリングレート変換装置が用いられる。なお、上記のサンプリング周波数４ｆｓを用いるサンプリング系では、１水平走査期間当り９１０サンプルであるのに対し、上記のコンポーネント信号のサンプリング系では、例えば１水平走査期間当り８５８サンプルである。
【０００３】
ここで、画素数等のレート変換には簡易的なニアレスト・ナイバー（Nearest NeighbＮＯＲ）法や直線補間（Bi-Linear）法や信号の質を重視する多相フィルタを用いる方法等多くの手法がある。しかし、これらの従来のレート変換方法では、変換後の質を重視すれば回路規模が大きくなり、回路規模を優先すると質を犠牲にせざるを得なかった。
【０００４】
変換品質を重視するフィルタによる補間・間引き方法は、図７に示す固定係数多相フィルタと図８に示す可変係数多相フィルタとに大別される。図７に示す固定係数多相フィルタを用いた従来のサンプリングレート変換装置は、第１のサンプリング周波数でサンプリングされた第１の標本化信号を各々所定の単位時間Ｔ遅延する、縦続接続された（ｎ＋１）個の遅延器５１０〜５１ｎからなる遅延回路部と、遅延器５１０〜５１ｎからそれぞれ出力された遅延標本化信号が共通に供給される、全部でｍ個の演算回路部５２１〜５２ｍと、演算回路部５２１〜５２ｍからそれぞれ出力された信号のうち、端子５６を介して入力される相切り替え信号により何れか一の信号を選択して端子５７へ出力するスイッチ回路５５とから構成されている。
【０００５】
演算回路部５２１〜５２ｍはそれぞれ基本的構成は同一であるので、演算回路部５２１について代表して説明するに、演算回路部５２１は遅延器５１０〜５１ｎからそれぞれ出力された遅延入力信号を乗算係数ｃ０〜ｃｎと個別に乗算する（ｎ＋１）個の乗算器５３０〜５３ｎと、乗算器５３０〜５３ｎの各出力信号を加算合成する加算器５４とよりなり、加算器５４から出力された乗算結果の合成信号をスイッチ回路５５に供給する。なお、演算回路部５２１〜５２ｍは、全体として所望の特性が得られるように各々乗算係数が互いに異なる所定の係数とされている。図７に示す固定係数多相フィルタを用いた従来のサンプリングレート変換装置は、非巡回型ディジタルフィルタ（ＦＩＲフィルタ）を構成しており、レート変換された第２の標本化信号を出力する。
【０００６】
また、図８に示す可変係数多相フィルタを用いた従来のサンプリングレート変換装置は、乗算係数を（ｎ＋１）個ずつ発生する乗算係数発生回路６１０〜６１ｋと、これら乗算係数発生回路６１０〜６１ｋから出力される乗算係数を端子６５を介して入力される係数切り替え信号に従って、サンプリングクロックに同期して順次切り替え出力するスイッチ回路６２と、第１のサンプリング周波数でサンプリングされた第１の標本化信号を各々所定の単位時間Ｔ遅延する、縦続接続された（ｎ＋１）個の遅延器６３０〜６３ｎからなる遅延回路部と、遅延器６３０〜６３ｎからそれぞれ出力された遅延標本化信号と、スイッチ回路６２により選択された（ｎ＋１）の乗算係数とを互いに独立して乗算する全部で（ｎ＋１）個の乗算器６４０〜６４ｎと、乗算器６４０〜６４ｎからそれぞれ出力された乗算信号をそれぞれ加算合成して、出力端子６７へ出力する加算器６６とから構成されている。
【０００７】
図８に示す可変係数多相フィルタを用いた従来のサンプリングレート変換装置は、非巡回型ディジタルフィルタ（ＦＩＲフィルタ）を構成しており、レート変換された第２の標本化信号を出力端子６７へ出力する。
【０００８】
固定係数型と可変係数型どちらを使用するかは必要とする相数やタップ長などからどちらが適しているか判断する事になる。一般的に相数の多い場合、ロジック量的に可変係数型が適している。
【０００９】
また、従来のサンプリングレート変換装置として、入力信号の保持と所定シーケンスによる読み出しを行い、また、フィルタ係数と各フィルタタップ間に構成するレジスタに特徴を持たせ、乗算器と加算器の数をフィルタタップと同じ数で構成することにより、全体の回路規模を小さくしたサンプリングレート変換装置が知られている（例えば、特許文献１参照）。
【００１０】
この特許文献１記載の従来のサンプリングレート変換装置では、入力信号を保持する複数のバッファメモリ手段と、複数の所定の乗算係数を各々記憶しておく複数のフィルタ係数メモリ手段と、複数のフィルタ係数メモリ手段の各々からの出力信号に複数のバッファメモリ手段のうちのいずれか１つからの出力信号を乗算する複数の乗算手段と、複数の乗算手段の出力信号に応答し、複数のフィルタタップを構成する複数の加算器と、複数の加算器の間に設けられた複数の可変長パイプラインレジスタとから構成されている。
【００１１】
【特許文献１】特開平３−１１３９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図７及び図８に示した従来のサンプリングレート変換装置は乗算器のロジック量の大きさが課題であり、フィルタ全体のロジック量はタップ長と係数ビット幅に比例する。変換品質もタップ長と係数ビット幅と密接に関連し、かつ、ロジック量も大きく変わる。多相フィルタをたとえ工夫したとしても、ロジック量の減少には限界があり、変換品質を犠牲にしない限り、大幅な減少は期待できない。
【００１３】
また、特許文献１記載の従来のサンプリングレート変換装置は、可変係数多相フィルタの改善発明であり、基本的な構成は図８の従来装置と同様であるため、ロジック量が大きく、このため、安定な高速動作に問題がある。このような多相フィルタの場合、コストを無視して係数ビット幅を大きくしない限り、ロジック量を少なく設計するには、それなりのノウハウがないと構成できず、また、効率的な開発支援装置も無く、自作のツールを使うのが一般的である。
【００１４】
本発明は以上の点に鑑みなされたもので、多くのロジック量を必要とせず、かつ、変換後の信号品質を劣化させることのない、単相フィルタの構成のサンプリングレート変換装置を提供することを目的とする。
【００１５】
また、本発明の他の目的は、簡単でロジック量も大幅に削減でき、全体として大幅なロジック圧縮が実現できるサンプリングレート変換装置を提供することにある。
【課題を解決するための手段】
【００１６】
上記の目的を達成するため、第１の発明のサンプリングレート変換装置は、第１のサンプリングレートの入力信号を、クロック生成部により生成されたサンプリングクロックに基づき、所望の第２のサンプリングレートの信号に変換するサンプリングレート変換装置において、第１のサンプリングレートの入力信号を、クロック生成部により生成された入力信号の最高周波数の２倍以上の繰り返し周波数の第１のサンプリングクロックにより標本化する前置サンプラと、前置サンプラから出力される標本化信号を、折り返し歪み除去のための帯域制限を行うフィルタ回路と、フィルタ回路から出力される帯域制限標本化信号を、クロック生成部により生成された、帯域制限標本化信号の最高周波数の２倍以上で、かつ、変換しようとする所望の繰り返し周波数の第２のサンプリングクロックにより標本化して出力する出力サンプラとを有し、フィルタ回路は、出力サンプラにおいて第２のサンプリングクロックにより帯域制限標本化信号を標本化したときに折り返し歪みを発生させない周波数帯域の信号を周波数選択するように設定されていることを特徴とする。
【００１７】
この発明では、前置サンプラから出力される標本化信号の帯域制限を行うフィルタ回路は、出力サンプラにおいて第２のサンプリングクロックにより帯域制限標本化信号を標本化したときに折り返し歪みを発生させない周波数帯域の信号を周波数選択するように設定されるため、変換位相と無関係な単相ＦＩＲフィルタ(非巡回型ディジタルフィルタ)で構成できる。
【００１８】
また、上記の目的を達成するため、第２の発明は、第１の発明における前置サンプラを、第１のサンプリングレートの入力信号を、第１のサンプリングクロックにより標本化して得た連続する３個以上の標本化データにより、標本化データが有効か無効かを判定する判定機能を備えた構成としたことを特徴とする。この発明では、第１のサンプリングクロックの周波数と入力信号のサンプリングクロックの周波数とが異なる場合に発生する誤サンプリングを無効の標本化データとして判定することができる。
【００１９】
また、上記の目的を達成するため、第３の発明は、第２の発明における前置サンプラが、判定機能により無効データであると判定した標本化データの前後に最も近いサンプリング位置の有効な２つの標本化データの平均値を補間データとして生成し、補間データを無効であると判定した標本化データに替えて出力する補間データ生成機能を有することを特徴とする。この発明では、誤サンプリングによる無効の標本化データに替えて補間データを出力することができる。
【発明の効果】
【００２０】
本発明によれば、前置サンプラから出力される標本化信号の帯域制限を行うフィルタ回路を、変換位相と無関係な単相ＦＩＲフィルタ(非巡回型ディジタルフィルタ)で構成できるため、従来装置のような多相フィルタに比べて構成が簡単で、しかもロジック量を大幅に削減でき、全体として大幅なロジック圧縮が実現できる。
【００２１】
また、本発明によれば、誤サンプリングによる無効の標本化データに替えて補間データを出力するようにしたため、誤サンプリングによる変換後品質の劣化を防止することができる。
【発明を実施するための最良の形態】
【００２２】
次に、本発明を実施するための最良の形態について図面と共に説明する。図１は本発明になるサンプリングレート変換装置の一実施の形態のブロック図を示す。同図に示すように、本実施の形態は、信号リサンプル部１０とクロック生成部２０とより構成される。信号リサンプル部１０は、第１のサンプリングレートの入力信号（標本化信号）１１を、その最高周波数の２倍以上の繰り返し周波数の第１の出力クロック２７(oclk1)でリサンプリングする前置サンプラ１２と、所定の上限遮断周波数以下の周波数成分を濾波する低域フィルタ（ＬＰＦ）１３と、第２の出力クロック２８(oclk2)でリサンプリングする出力サンプラ１４とより構成されている。
【００２３】
一方、クロック生成部２０は、入力クロック２１（iclk）の繰り返し周波数を１／Ｌ倍に分周する分周器２２と、分周器２２の出力信号と分周器２５の出力信号とを位相比較する位相検波器２３と、位相検波器２３の出力信号により出力発振周波数が制御される電圧制御発振器（ＶＣＯ）２４と、ＶＣＯ２４の出力信号の繰り返し周波数を１／Ｍ倍に分周して位相検波器２３に入力する分周器２５と、ＶＣＯ２４の出力信号の繰り返し周波数を１／Ｎ倍に分周して第２の出力クロック２８(oclk2)を出力する分周器２６とより構成されている。
【００２４】
上記の位相検波器２３、ＶＣＯ２４及び分周器２５からなる一巡するフィードバックループ回路は、位相同期ループ（ＰＬＬ）回路を構成しており、分周器２２から出力される信号に位相同期してＶＣＯ２４から所定周波数の信号を発振出力し、そのＶＣＯ２４の出力信号を分周器２５及び２６にそれぞれ供給する一方、第１の出力クロック２７(oclk1)として前置サンプラ１２及びＬＰＦ１３にそれぞれ供給する。
【００２５】
次に、本実施の形態の動作について説明する。入力クロック２１(iclk)は、分周器２２により繰り返し周波数が１／Ｌ倍に分周された後、位相検波器２３に供給され、ここで分周器２５からの同じ繰り返し周波数の信号と位相比較されて、それらの位相誤差に応じた誤差電圧とされてＶＣＯ２４に制御電圧として供給され、その出力発振周波数を可変制御する。ここで、ＶＣＯ２４の出力発振周波数の中心周波数は、iclkの繰り返し周波数のＭ／Ｌ倍の周波数であり、このＶＣＯ２４の出力信号が、第１の出力クロック２７(oclk1)として分周器２５及び２６に供給される一方、前置サンプラ１２及びＬＰＦ１３にそれぞれ供給される。
【００２６】
前置サンプラ１２は入力クロック２１（iclk）でサンプリングして得られた第１のサンプリングレートの標本化信号である入力信号１１を上記の第１の出力クロック２７(oclk1)をサンプリング周波数としてリサンプリングする。ここで、oclk1の繰り返し周波数は、iclkのそれの２倍以上(倍率が大きいほど、ＬＰＦ１３の設計は容易となる)の値になるように、前記分周比ＬとＭが設定されている。前置サンプラ１２におけるリサンプリングにより、出力クロック２８(oclk2)に同期したクロックoclk1で正規化された入力信号は、ＬＰＦ１３に供給され、ここで後述する出力サンプラ１４でのサンプリングにより折り返し歪み（エリアシング）が発生しないよう、所定の上限遮断周波数以下の周波数に帯域制限された後、出力サンプラ１４に供給される。
【００２７】
出力サンプラ１４は、ＶＣＯ２４から出力されるclk1の繰り返し周波数を１／Ｎ倍に分周する分周器２６から出力される第２の出力クロック２８(oclk2)をサンプリング周波数として、ＬＰＦ１３により帯域制限された信号をリサンプリングし、得られた信号を出力信号１５として出力する。この出力信号１５は、所望のサンプリングレートに変換された信号である。ここで、上記の分周器２６の分周比Ｎは、oclk2の繰り返し周波数がＬＰＦ１３の出力信号の最高周波数の２倍以上の周波数となるように設定されている。
【００２８】
換言すると、ＬＰＦ１３は、前置サンプラ１２で正規化した信号を出力サンプラ１４において、所望のサンプリング周波数に等しい繰り返し周波数のoclk2でリサンプリングしたときに、折り返し歪み（エリアシング）が発生しない周波数特性となるように帯域制限を行う。従って、ＬＰＦ１３は、折り返し歪みを防止することを目的とするＬＰＦであるので、変換位相と無関係な単相ＦＩＲフィルタ(非巡回型ディジタルフィルタ)で構成できるので、従来装置のような多相フィルタに比べてロジック量が少なくて済む。
【００２９】
図２は本発明になるサンプリングレート変換装置の他の実施の形態の要部のブロック図を示す。本実施の形態は、放送用ディジタルＶＴＲ規格のうち、規格Ｄ２を規格Ｄ１に変換する場合の例で、図２は信号リサンプル部のみ示している。ここで、上記の規格Ｄ２はコンポジット映像信号を色副搬送波周波数ｆｓの４倍の周波数１４.３１８ＭＨｚ（ＮＴＳＣの場合）でサンプリングして得た、１水平走査期間当り９１０サンプルの標本化信号を磁気テープに記録再生する規格である。一方、上記の規格Ｄ１は、コンポーネント映像信号をサンプリング周波数１３.５ＭＨｚでサンプリングして得た、１水平走査期間当り８５８サンプル（ＮＴＳＣの場合）の標本化信号を磁気テープに記録再生する規格である。
【００３０】
通常、上記のＤ２→Ｄ１変換はクロック周波数比である３５：３３（＝９１０：８５８）変換又は画素数比である１６：１５（＝７６８：７２０）変換のいずれかが採用され、いずれの場合も相数の多い多相フィルタが用いられ、多量のロジックが必要となる。民生品のように機器を大量生産する場合は、上記のサンプリングレート変換装置を専用集積回路（ＩＣ：Integrated Circuit）化すれば多少のコストアップで可能であるが、少量生産の場合、ＦＰＧＡ（Field Programable Gate Array）で実現する必要があり、大きなコストアップ要因となる。しかしながら、本実施の形態では、以下説明するように、色信号に関しては、大幅に簡易なＦＩＲフィルタを用いることができ、全体として大幅なロジック圧縮が実現できるものである。
【００３１】
図２において、ＮＴＳＣ方式のコンポジット映像信号を１４.３１８ＭＨｚのサンプリングクロックでサンプリングして得られた規格Ｄ２の標本化信号のうち、輝度信号Ｄ２−Ｙは、前置サンプラ１２ａに供給され、２種類の色信号Ｄ２−Ｃｂ及びＤ２−Ｃｒはそれぞれ前置サンプラ１２ｂ及び１２ｃに供給される。
【００３２】
前置サンプラ１２ａ、１２ｂ及び１２ｃは、図示しないクロック生成部から規格Ｄ１のサンプリングクロック（１３.５ＭＨｚ）の４倍の繰り返し周波数である５４ＭＨｚのサンプリングクロックOCLK1が共通に供給されて入力信号を互いに独立してリサンプルし、５４ＭＨｚで正規化された輝度信号や色信号を次段のＬＰＦ１３ａ、１３ｂ及び１３ｃに供給する。
【００３３】
ＬＰＦ１３ａ、１３ｂ及び１３ｃは入力輝度信号、入力色信号の所定上限周波数以下の低周波数成分を周波数選択して出力サンプラ１４ａ、１４ｂ及び１４ｃに供給する。出力サンプラ１４ａ、１４ｂ及び１４ｃは、入力信号を図示しないクロック生成部から規格Ｄ１のサンプリングクロックの繰り返し周波数である１３.５ＭＨｚのサンプリングクロックOCLK2が共通に供給されて入力信号を互いに独立してリサンプルし、規格Ｄ１の輝度信号Ｄ１−Ｙ、規格Ｄ１の色信号ＣｂであるＤ１−Ｃｂ、規格Ｄ１の色信号ＣｒであるＤ１−Ｃｒをそれぞれ出力する。
【００３４】
ここで、上記のＬＰＦ１３ａ、１３ｂ及び１３ｃでは入力信号の周波数帯域を考慮し、出力サンプラ１４ａ、１４ｂ及び１４ｃで入力信号を１３.５ＭＨでリサンプリングした時、折り返し歪が画質に影響を与えぬよう、出力サンプラ１４ａ、１４ｂ及び１４ｃに供給される信号の周波数帯域を例えば６.７５ＭＨｚ（＝１３.５／２ＭＨｚ）以下に帯域制限を行うフィルタ回路であり、変換位相と無関係な単相ＦＩＲフィルタ(非巡回型ディジタルフィルタ)で構成できるので、多相フィルタによる構成に比べてロジック量が少なくて済む。
【００３５】
しかし、輝度信号Ｙ用の低域フィルタであるＬＰＦ１３ａは、信号の帯域が広く周波数特性を高域まで伸ばし、かつ、折り返し歪を発生させない様にするには、輝度信号が広帯域であるため、タップ長が長くなり多相フィルタによる構成と比較してロジック量は、大幅には削減されない。
【００３６】
これに対し、色信号はＣｂ及びＣｒの２系統あり、かつ、周波数帯域も輝度信号の半分以下であるため、その周波数帯域は図３の周波数スペクトラム中にＩで示すように、規格Ｄ１のサンプリング周波数１３.５ＭＨｚとしたときの折り返し歪が発生しない信号の上限周波数（ヌルポイント）である６.７５（＝１３.５／２）ＭＨｚの半分の周波数である。
【００３７】
この周波数６.７５／２ＭＨｚは、前置サンプラ１２ａ〜１２ｃ、ＬＰＦ１３ａ〜１３ｃのクロック周波数の５４ＭＨｚの１／１６倍であるため、サンプリング理論により折り返し歪が発生しない信号の上限周波数（ヌルポイント）は、等価的に５４ＭＨｚの１／８以下となる。従って、色信号Ｃｂ用のＬＰＦ１３ｂ及び色信号Ｃｒ用のＬＰＦ１３ｃは、構成が極めて簡単でロジック量も多相フィルタの１／３以下と大幅に削減できる。このため、サンプリングレート変換装置全体としても大幅なロジック圧縮が実現できる。
【００３８】
ところで、大幅なロジック圧縮をし、かつ、多相フィルタ方式と同等以上の変換後品質を確保するには前置サンプラが重要である。その理由は入力信号のサンプリングクロック周波数と前置サンプラのサンプリングクロック周波数とが必ずしも単純な整数比にない場合があり、前置サンプラで誤サンプリングする危険性があるからである。
【００３９】
図２の実施の形態の場合、入力信号のサンプリングクロック周波数は１４.３１８ＭＨｚであり、前置サンプラ１２ａ〜１２ｃのサンプリングクロックoclk1の周波数は５４ＭＨｚであるから、それらの比率は３.７７１５（＝５４／１４.３１８）となり、前置サンプラ１２ａ〜１２ｃが図４に示すようなＤ型フリップフロップからなる単純サンプラでは、周期的に誤サンプリングが発生する。
【００４０】
すなわち、図４に示すＤ型フリップフロップ４５のデータ入力端子Ｄｎに図５（Ａ）に模式的に示す入力信号が入力され、Ｄ型フリップフロップ４５のクロック端子に図５（Ｂ）に示す５４ＭＨｚのサンプリングクロックが入力された場合、前置サンプラであるＤ型フリップフロップ４５の出力端子Ｑｎからは図５（Ｃ）に模式的に示す出力信号が出力されるが、この前置サンプラ出力信号にはｘ印で示す誤サンプリングが発生する。サンプリングクロック比が一定の条件を満たさない限り、周期的に図５（ｃ）にｘ印で示すような不確定なリサンプリング出力が発生し、変換後品質を劣化させる。
【００４１】
このような信号の変換後品質の劣化を防ぐには、正しいリサンプリングデータか誤ったリサンプリングデータかを判定し、誤ったリサンプリングデータの場合、前後の正しいデータから補間データを生成し、誤ったデータに替えてこの補間データを使うことで変換後の品質を保つことが可能となる。
【００４２】
図６は上記の補間を行う本発明の要部の前置サンプラの一例の回路図を示す。同図において、サンプリングされている入力信号は３段縦続接続されたＤ型フリップフロップ３１、３２及び３３に供給され、ここで、５４ＭＨｚのクロックで順次リサンプリングされる。３段縦続接続されたＤ型フリップフロップ３１、３２及び３３のうち、１段目のＤ型フリップフロップ３１のＱ出力信号をｕ、２段目のＤ型フリップフロップ３２のＱ出力信号をｖ、３段目のＤ型フリップフロップ３３のＱ出力信号をｗとすると、ｕ，ｖ，ｗの関係でｖが不確定リサンプリングデータか否かを判定し、通常はｖを出力として不確定サンプリング時のみ補間データを出力すればよい。
【００４３】
それぞれのサンプリングクロックが大きなジッタを持っていない限り、５４ＭＨｚの１クロック周期の期間ずつ異なるリサンプリング信号である３出力信号ｕ，ｖ，ｗの中、２つの出力信号以上は正しいデータであり、クロック比が２より大きいのでｖはｕ又はｗと同じ値の時は正しいリサンプリング結果である。
【００４４】
また、上記の出力信号ｕ，ｖ，ｗは、連続した信号であるため、それらの値がｕ≦ｖ≦ｗ又はｕ≧ｖ≧ｗなる単調増加関係又は単調現象関係を満足する場合も、正しいサンプリング結果と見なすことができ、これらの条件を満たさない時が不確定リサンプリング結果である。そして、不確定リサンプリング結果が得られる時には、出力信号ｖより１クロック周期前の出力信号ｕと１クロック周期後の出力信号ｗとの平均値である（ｕ＋ｗ）／２を、線形補間データとして挿入することにより、不確定リサンプリングデータを含まない前置サンプル出力を得ることができる。
【００４５】
そこで、図６の実施の形態では、上記の出力信号ｕ及びｗは、加算器３４において加算された後、除算器３５により１／２に除算されて、（ｕ＋ｗ）／２の値の線形補間データとされた後、セレクタ３７のデータ入力端子１に入力される。また、上記の出力信号ｕは、ディジタルコンパレータ３８の入力端子ｘに供給され、出力信号ｖはディジタルコンパレータ３８の入力端子ｙとディジタルコンパレータ３９の入力端子ｘにそれぞれ供給され、出力信号ｗはディジタルコンパレータ３９の入力端子ｙに供給される。
【００４６】
ディジタルコンパレータ３８及び３９は、それぞれ入力端子ｘの入力信号と入力端子ｙの入力信号とを大小比較し、それらの比較結果に応じて３つの出力端子のいずれか一の出力端子から比較結果を示す論理値”１”の信号を出力する。２入力ＡＮＤ回路４０は、ディジタルコンパレータ３８からのｕ＞ｖであることを示す比較結果と、ディジタルコンパレータ３９からのｖ＞ｗであることを示す比較結果の両方が入力されたときにのみ、論理値”１”の信号、すなわち、ｕ＞ｖ＞ｗであることを示す信号を４入力ＮＯＲ回路３６に供給する。
【００４７】
また、２入力ＡＮＤ回路４１は、ディジタルコンパレータ３８からのｕ＜ｖであることを示す比較結果と、ディジタルコンパレータ３９からのｖ＜ｗであることを示す比較結果の両方が入力されたときにのみ、論理値”１”の信号、すなわち、ｕ＜ｖ＜ｗであることを示す信号を４入力ＮＯＲ回路３６に供給する。更に、４入力ＮＯＲ回路３６には、ディジタルコンパレータ３８からのｕ＝ｖであることを示す比較結果と、ディジタルコンパレータ３９からのｖ＝ｗであることを示す比較結果も供給される。
【００４８】
これにより、ＮＯＲ回路３６からは、ｕ＞ｖ＞ｗ、ｗ＞ｖ＞ｕ、ｕ＝ｖ及びｖ＝ｗのうちのいずれか一の比較結果が得られたとき、すなわち、出力信号ｖは正しいリサンプリングデータであると判断できるときには論理値”０”のセレクト信号をセレクタ３７に出力し、上記の以外の比較結果が得られたとき、すなわち、出力信号ｖは誤ったリサンプリングデータであると判断されるときには、論理値”１”のセレクト信号をセレクタ３７に出力する。
【００４９】
セレクタ３７は、セレクト信号が論理値”１”のときには入力端子１に入力される信号を出力端子ｙから出力し、セレクト信号が論理値”０”のときには入力端子０に入力される信号を出力端子ｙから出力するよう構成されているため、出力信号ｖが正しいリサンプリングデータであると判断できるときには入力端子０に供給される出力信号ｖを選択し、出力信号ｖが誤ったリサンプリングデータであると判断されるときには入力端子１に供給される除算器３５からの出力信号である（ｕ＋ｗ）／２の値の線形補間データを選択する。
【００５０】
図６に示した本発明の要部の前置サンプラから出力される補間データは、２７ＭＨｚが零となる余弦特性の周波数特性を有するが、規格Ｄ１で通過させる周波数帯域と比較して充分な特性を持つため、他のリサンプルデータと同等に扱うことができ、その結果、前置サンプラの出力側に設けられるＬＰＦ（１３ａ〜１３ｃ等）は単相で構成充分な特性を得ることが可能となる。
【００５１】
なお、本発明は上記の実施の形態に限定されるものではなく、例えば、４個以上のリサンプリングデータ（標本化データ）に基づいて、その中のリサンプリングデータ（標本化データ）が有効か無効かを判定することも可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明サンプリングレート変換装置の一実施の形態のブロック図である。
【図２】本発明サンプリングレート変換装置の要部である信号リサンプル部の他の例のブロック図である。
【図３】サンプリング周波数と色信号の周波数帯域などの一例を示す周波数スペクトラムである。
【図４】単純サンプラの一例の回路図である。
【図５】誤サンプリングが発生する場合を模式的に示す図である。
【図６】本発明の要部の前置サンプラの一実施の形態の回路図である。
【図７】固定係数多相フィルタを用いた従来装置の一例のブロック図である。
【図８】可変係数多相フィルタを用いた従来装置の一例のブロック図である。
【符号の説明】
【００５３】
１０  信号リサンプル部
１１  入力信号
１２、１２ａ、１２ｂ、１２ｃ  前置サンプラ
１３、１３ａ、１３ｂ、１３ｃ  低域フィルタ（ＬＰＦ）
１４、１４ａ、１４ｂ、１４ｃ  出力サンプラ
１５  出力信号
２０  クロック生成部
２１  入力クロック(iclk)
２２、２５、２６  分周器
２３  位相検波器
２４  電圧制御発振器（ＶＣＯ）
２７  出力クロック(oclk1)
２８  出力クロック(oclk2)
３１〜３３  Ｄ型フリップフロップ
３４  加算器
３５  除算器
３６  ４入力ＮＯＲ回路
３７  セレクタ
３８、３９  ディジタルコンパレータ
４０、４１  ２入力ＡＮＤ回路
【図１】
2005159601.tif 000003
【図２】
2005159601.tif 000004
【図３】
2005159601.tif 000005
【図４】
2005159601.tif 000006
【図５】
2005159601.tif 000007
【図６】
2005159601.tif 000008
【図７】
2005159601.tif 000009
【図８】
2005159601.tif 000010