(57)【要約】【課題】簡単な回路で実現され、消費電力が小さく、かつ、高速動作を行うカオス生成回路によって信号生成回路を構成する。【解決手段】入力部１には、周期的な信号が入力される。カオス生成回路２は、一端が入力部１に接続されたインダクタ６と、一端がインダクタ６の他端に接続されるとともに他端が接地された共鳴トンネルダイオード７と、一端がインダクタ６の他端及び共鳴トンネルダイオード７の一端に接続されるとともに他端が接地されたキャパシタ８とを有する。リセット回路３のトランジスタ９のソースには、図示しない電圧源又は電流源が接続され、トランジスタ９を所定の周期ごとにオンオフすることによって、カオス生成回路２を所望の初期条件にリセットして、カオス生成回路２の出力を安定化する。【選択図】図１
2005176196.tif 000002
【特許請求の範囲】
【請求項１】
周期的な信号が入力され、非線形素子を用いてカオス的振る舞いを生じるカオス生成回路と、
このカオス生成回路を所定の期間ごとに初期条件にリセットして、前記カオス生成回路の出力を安定化するリセット回路とを具えることを特徴とする信号生成回路。
【請求項２】
前記所定の期間を、リセット時における初期条件に含まれる誤差によって決定することを特徴とする請求項１記載の信号生成回路。
【請求項３】
前記リセット回路の出力側に設けられた識別器を更に具えることを特徴とする請求項１又は２記載の信号生成回路。
【請求項４】
前記カオス生成回路が、前記周期的な信号によって駆動される非自律系であり、前記識別器に供給されるクロックを、前記周期的な信号又はそれを分周したものとしたことを特徴とする請求項３記載の信号生成回路。
【請求項５】
前記リセット回路に供給されるクロックを、前記周期的な信号又はそれを分周したものとしたことを特徴とする請求項１から４のうちのいずれか１項に記載の信号生成回路。
【請求項６】
前記カオス生成回路が、共鳴トンネル素子、トランジスタ又はダイオードと、インダクタと、キャパシタとを有し、前記共鳴トンネル素子、トランジスタ又はダイオードに前記インダクタの一方の端子を接続して直列回路を構成し、この直列回路に前記キャパシタを並列に接続し、前記共鳴トンネル素子の他方の端子を、前記周期的な信号が入力される入力部とし、前記他方の端子から前記出力が生成されることを特徴とする請求項１から５のうちのいずれか１項に記載の信号生成回路。
【請求項７】
前記リセット回路が、トランジスタと、そのトランジスタに接続した電圧源又は電流源を有することを特徴とする請求項１から６のうちのいずれか１項に記載の信号生成回路。
【請求項８】
前記周期的な信号の入力を遮断する入力遮断手段を更に具えることを特徴とする請求項１から７のうちのいずれか１項に記載の信号生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３００MHｚから数百GHｚに至る超高周波で動作する信号発生回路に関する。
【背景技術】
【０００２】
このような信号発生回路としては、デジタル信号を生成するもの（パルス信号生成器）と、アナログ信号を生成するもの（アナログ信号発生器）とが従来提案されている。
【０００３】
パルス信号生成器は、通常、高速のシフトレジスタと、データをセットするとともに動作を制御する制御回路と、信号を出力する出力回路とを有する。これらシフトレジスタ、制御回路及び出力回路は、いずれも高速で動作するデジタル回路であり、その動作周波数を高くするのが容易でないという不都合がある。また、回路規模の縮小及び消費電力の低減も困難である。
【０００４】
アナログ信号発生器としては、アナログ方式のものとデジタル方式のものとが提案されている。アナログ方式は、従来のほとんどのアナログ信号発生器（ファンクションジェネレータ）で用いられている方式であり、基本的な回路は、積分器とコンパレータの組合せによって構成される。この回路からは三角波及び方形波が発生するが、正弦波は、ダイオードと抵抗による折れ線近似回路により三角波から形成される。アナログ方式の利点は、回路が単純であることであるが、周波数及び電圧の確度及び安定性が悪いこと並びに任意の波形の生成が困難であるという不都合がある。
【０００５】
また、デジタル方式の信号発生器は、一般にシンセサイズド・ファンクション・ジェネレータと呼ばれ、主にＤＤＳ(Direct Digital Synthesizer)方式を採用し、波形メモリに蓄積された波形データをＤ／Ａコンバータに供給し、波形を発生するものである。デジタル方式は、高い周波数確度及び広い周波数範囲を有するという利点があるが、回路が複雑かつ大規模となり、高速動作が困難となるという不都合がある。
【０００６】
近年、非線形素子を用いてカオス現象を生じるカオス生成回路についての研究が進んでいる（例えば、非特許文献１参照）。かかるカオス生成回路を用いて信号生成回路を構成した場合、簡単な回路で実現され、消費電力が小さく、かつ、高速動作を行うことが期待される。
【非特許文献１】川野等  「共鳴トンネル素子を用いたカオス生成回路とその分周器への応用」  電子情報通信学会２００３年ソサイエティ大会講演論文集  ＴＣ−１−５
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、カオス生成回路では、カオスの振る舞いを予測するのが困難であるため、その出力の制御が困難であり、カオス生成回路を用いて信号生成回路を構成できないのが現状である。
【０００８】
本発明の目的は、簡単な回路で実現され、消費電力が小さく、かつ、高速動作を行うカオス生成回路によって信号生成回路を構成することである。
【課題を解決するための手段】
【０００９】
本発明による信号生成回路は、
周期的な信号が入力され、非線形素子を用いてカオス的振る舞いを生じるカオス生成回路と、
このカオス生成回路を所定の期間ごとに初期条件にリセットして、前記カオス生成回路の出力を安定化するリセット回路とを具えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、カオス生成回路を所定の期間ごとに初期条件にリセットして、カオス生成回路の出力を安定化する。従来、カオスはランダムで制御不可能な現象とみなされてきたが、その振る舞いは、方程式に従う決定論である。カオスが予測不可能であるというのは、初期条件の微少な違いが時間とともに指数関数的に発散することによる。本発明のようにカオス生成回路を所定の期間ごとに初期条件にリセットして時間を制限することによって、カオスの振る舞いを予測することができる。その結果、簡単な回路で実現され、消費電力が小さく、かつ、高速動作を行うカオス生成回路によって信号生成回路を構成することができる。また、カオスを無限の波形・信号パターンを含む信号源とみなすことができるので、これを制御することにより様々な信号を取得することができる。
【００１１】
初期条件に含まれる誤差が出力に影響を与えないようにするために、好適には、前記所定の期間を、リセット時における初期条件に含まれる誤差によって決定する。また、前記リセット回路の出力側に設けられた識別器を更に具えることによって、出力をデジタル化することができる。
【００１２】
好適には、前記カオス生成回路が、前記周期的な信号によって駆動される非自律系であり、前記識別器に供給されるクロックを、前記周期的な信号又はそれを分周したものとし、更に好適には、前記リセット回路に供給されるクロックを、前記周期的な信号又はそれを分周したものとする。
【００１３】
前記カオス生成回路は、例えば、共鳴トンネル素子、トランジスタ又はダイオードと、インダクタと、キャパシタとを有し、前記共鳴トンネル素子、トランジスタ又はダイオードに前記インダクタの一方の端子を接続して直列回路を構成し、この直列回路に前記キャパシタを並列に接続し、前記共鳴トンネル素子の他方の端子を、前記周期的な信号が入力される入力部とし、前記他方の端子から前記出力が生成されるようにする。また、前記リセット回路は、例えば、トランジスタと、そのトランジスタに接続した電圧源又は電流源を有する。
【００１４】
さらに正確なリセットを行うのに好適な信号生成回路は、前記周期的な信号の入力を遮断する入力遮断手段を更に具える。なお、本発明による信号生成回路を直列接続し又はリング状に接続することによって、初期条件の数が増え、設定を更に容易にすることができる。
【発明を実施するための最良の形態】
【００１５】
本発明による信号生成回路の実施の形態を、図面を参照して詳細に説明する。図面中、同一素子には同一符号を付すものとする。
図１は、本発明による信号生成回路の第１の実施の形態を示す図である。この信号生成装置は、入力部１と、カオス生成回路２と、リセット回路３と、増幅器４と、出力部５とを具える。
【００１６】
入力部１には、振動型のすなわち周期的な信号が入力される。カオス生成回路２は、一端が入力部１に接続されたインダクタ６と、一端がインダクタ６の他端に接続されるとともに他端が接地された共鳴トンネルダイオード７と、一端がインダクタ６の他端及び共鳴トンネルダイオード７の一端に接続されるとともに他端が接地されたキャパシタ８とを有する。カオス生成回路２は、van del Pol発振器の一種であり、インダクタ６を通じて周期的な信号を入力することによって、カオスを含む複雑な振る舞いをすることが知られている。また、カオス生成回路２は、周期的な信号によって駆動される非自律系であり、リセット回路３に供給されるクロックを、周期的な信号又はそれを分周したものとする。
【００１７】
リセット回路３は、トランジスタ９と、図示しない電圧源又は電流源とを有し、トランジスタ９のソースには、図示しない電圧源又は電流源が接続され、トランジスタ９を所定の周期ごとにオンオフすることによって、カオス生成回路２を所望の初期条件にリセットして、カオス生成回路２の出力を安定化する。リセット回路３のリセット間隔は、リセット時における初期条件に含まれる誤差によって決定される。すなわち、初期条件に含まれる誤差が出力に影響を及ぼさない程度に短い時間とする。例えば、本実施の形態において、最大の雑音源がリセット回路３に供給されるクロックのジッタである場合、ジッタが入力信号クロックの５％以下であれば、その間隔は入力周期の１０倍程度である。
【００１８】
本実施の形態によれば、カオス生成回路２を所定の周期ごとに初期条件にリセットして時間を制限することによって、カオスの振る舞いを予測することができる。その結果、簡単な回路で実現され、消費電力が小さく、かつ、高速動作を行うカオス生成回路２によって信号生成回路を構成することができる。また、カオスを無限の波形・信号パターンを含む信号源とみなすことができるので、これを制御することにより様々な信号を取得することができる。
【００１９】
図２Ａは、図１の信号生成回路においてリセット回路３を省略した場合の入力信号及び出力信号の波形図であり、図２Ｂは、リセット間隔をＴ０とした場合の図１の信号生成回路の入力信号及び出力信号の波形図である。入力信号の周期をいずれも２５０ｐｓとした。
【００２０】
周期的なリセットがない場合、出力信号は、種々のカオス波形を重畳したものとなるので、個別の波形が不明瞭になる（図２Ａ参照）。それに対して、周期的なリセットが行われた場合、明瞭なカオス波形が観察される（図２Ｂ参照）。
【００２１】
図３は、本発明による信号生成回路の第２の実施の形態を示す図である。この信号生成回路は、入力部１と、カオス生成回路２と、リセット回路３と、識別器１０と、出力部５とを具える。なお、識別器１０に供給されるクロックＣＬＫを、周期的な信号又はそれを分周したものとする。
【００２２】
本実施の形態は、リセット回路３の出力側に識別器１０を設け、出力をデジタル化したものである。これによって、信号生成回路はパルスパターン生成器として動作する。パルスパターンは、リセット回路３に供給される電圧又は電流によって選択される。また、リセット回路３を作動させない場合、信号生成回路はランダムパルスを出力する。
【００２３】
図４は、本発明による信号生成回路を直列接続した回路を示す図である。この回路は、入力部１と、直列接続されたｎ個の信号生成回路１１−１、１１−２，．．．，１１−ｎと、識別器１０と、出力部５とを具える。ｎ個の信号生成回路１１−１、１１−２，．．．，１１−ｎはそれぞれ、図１，２に示したカオス生成回路２及びリセット回路３を有する。
【００２４】
ｎ個の信号生成回路１１−１、１１−２，．．．，１１−ｎの各々の主要部分は、二階の微分方程式からなっており、これは、カオスを生じる系としては最も簡単な系の一つである。図４に示す回路では、複数の信号生成回路を組み合わせることによって系の次数を大きくしたものである。これによって、初期条件の数が増え、設定が更に容易になる。
【００２５】
図５は、本発明による信号生成回路をリング状に接続した回路を示す図である。この回路は、入力部１と、リング状に接続されたｎ個の信号生成回路１２−１，１２−２，．．．，１２−ｎと、出力部５とを具える。ｎ個の信号生成回路１２−１、１２−２，．．．，１２−ｎはそれぞれ、図１，２に示したカオス生成回路２及びリセット回路３を有する。
【００２６】
ｎ個の信号生成回路１２−１、１２−２，．．．，１２−ｎの端子１３−１，１３−２，．．．，１３−ｎにはリセット信号が入力され、端子１４−１，１４−２，．．．１４−ｎには電圧又は電流が供給される。図５に示した回路においても、図４に示す回路と同様な効果を有する。
【００２７】
本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。
例えば、カオス生成回路として、非線形素子を用いた他の任意の構成の回路を用いることができる。また、非線形素子として共鳴トンネルトランジスタを用いた場合について説明したが、トランジスタやダイオードのような他の非線形素子を用いることもできる。さらに、リセット回路として他の任意の構成の回路を用いることができる。
【００２８】
図６に示すように、入力部１とカオス生成回路２との間に入力遮断回路１５を配置して、入力オフセット電圧と外部電圧との電位差によって流れる低周波電流を遮断することにより、出力電圧を更に正確に外部電圧にリセットすることができる。このような入力遮断回路１５は、トランジスタ１６を有し、そのゲートにはリセット信号の否定（クロック信号の否定）が供給されるようにする。なお、入力遮断回路１５を、図３〜５の信号生成回路に適用することもできる。
【図面の簡単な説明】
【００２９】
【図１】本発明による信号生成回路の第１の実施の形態を示す図である。
【図２】図２Ａは、図１の信号生成回路においてリセット回路３を省略した場合の入力信号及び出力信号の波形図であり、図２Ｂは、リセット間隔をＴ０とした場合の図１の信号生成回路の入力信号及び出力信号の波形図である。
【図３】本発明による信号生成回路の第２の実施の形態を示す図である。
【図４】本発明による信号生成回路を直列接続した回路を示す図である。
【図５】本発明による信号生成回路をリング状に接続した回路を示す図である。
【図６】本発明による信号生成回路の第３の実施の形態を示す図である。
【符号の説明】
【００３０】
１  入力部
２  カオス生成回路
３  リセット回路
４  増幅器
５  出力部
６  インダクタ
７  共鳴トンネルダイオード
８  キャパシタ
９，１６  トランジスタ
１０  識別器
１１−１，１１−２，．．．，１１−ｎ，１２−１，１２−２，．．．，１２−ｎ  信号生成回路
１３−１，１３−２，．．．，１３−ｎ，１４−１，１４−２，．．．，１４−ｎ  端子
１５  入力遮断回路
ＣＬＫ  クロック
Ｔ０  リセット周期
【図１】
2005176196.tif 000003
【図２】
2005176196.tif 000004
【図３】
2005176196.tif 000005
【図４】
2005176196.tif 000006
【図５】
2005176196.tif 000007
【図６】
2005176196.tif 000008