(57)【要約】【課題】パッケージ化集積回路の下面の高速リード線から出た高速信号の引き回しが可能なプリント配線板（ＰＷＢ）または他のタイプの回路実装構造上の設置のためのパッケージ化集積回路を提供すること。【解決手段】パッケージ化集積回路は、ダイと、ダイを少なくとも部分的に包囲するカプセル材料から形成されるパッケージ本体とを備える。リードフレームもダイに接続され、パッケージ本体内に部分的に包囲される。リード線がパッケージ本体から出て延び、これらのリード線のサブセットがリード線間ピッチによって分離される。リードフレームの少なくとも２つの隣接するリード線がピッチよりも大きい空間によって分離される。追加のリード線もダイに接続され、パッケージの下面に配設される。追加のリード線は、ピッチよりも大きい空間によって分離された隣接するリード線間を通る回路実装構造トレースに接続可能である。【選択図】図１
2005109476.tif 000002
【特許請求の範囲】
【請求項１】
ダイと、
カプセル材料から形成され、前記ダイを少なくとも部分的に包囲するパッケージ本体と、
前記ダイに接続され、前記パッケージ本体内に少なくとも部分的に包囲され、前記パッケージ本体から延びるリード線を有するリードフレームであって、前記リードフレームの前記リード線のサブセットがリード線間ピッチによって分離され、前記リードフレームの少なくとも２つの隣接するリード線が、前記ピッチよりも大きい空間によって分離されるリードフレームと、
前記ダイに接続され、前記パッケージ本体の下面に配設された少なくとも１つの追加のリード線であって、前記ピッチよりも大きい前記空間によって分離された前記隣接するリード線間を通過する回路実装構造トレースに接続可能である少なくとも１つの追加のリード線と
を備えるパッケージ化集積回路。
【請求項２】
少なくとも１つの追加のリード線が前記パッケージ本体の前記下面の前記ダイの各面に配設される請求項１に記載のパッケージ化集積回路。
【請求項３】
前記ピッチよりも大きい空間が前記パッケージ本体の各面の２つの隣接するリード線間に配設される請求項２に記載のパッケージ化集積回路。
【請求項４】
前記ピッチよりも大きい前記空間が式ＬＰ＝ｗｘ＋ｐ（ｘ＋ｌ）によって決定され、上式で、ＬＰがピッチよりも大きい前記空間を表わし、ｗがリードフレーム・リード線の幅を表わし、ｐがリード線間ピッチを表わし、ｘがピッチよりも大きい空間を形成するために除去されるリードフレーム・リード線の数を表わす請求項１に記載のパッケージ化集積回路。
【請求項５】
前記ダイが集積回路デバイスを備える請求項１に記載のパッケージ化集積回路。
【請求項６】
複数のリード線を備える、パッケージ化集積回路で使用するリードフレームであって、
前記リード線のサブセットがリード線間ピッチによって分離され、少なくとも２つの隣接するリード線が前記ピッチよりも大きい空間によって分離され、前記リードフレームが、前記リードフレームを少なくとも部分的に包囲するパッケージ本体を有するパッケージ化集積回路で使用されているときに回路実装構造トレースが前記ピッチよりも大きい前記空間を通過することが可能であり、前記トレースが前記パッケージ本体の下面の追加のリード線に接続可能であるリードフレーム。
【請求項７】
前記隣接するリード線間の前記ピッチよりも大きい前記空間を有する前記隣接するリード線間に結合された少なくとも１つのロッキング機構をさらに備え、前記ロッキング機構が前記ピッチよりも大きい前記空間を維持するように構成される請求項６に記載のリードフレーム。
【請求項８】
前記ロッキング機構が前記パッケージ本体内に少なくとも部分的に包囲される請求項７に記載のリードフレーム。
【請求項９】
前記ロッキング機構が、前記パッケージ本体内に配置された中央部分と、前記リードフレームが前記パッケージ化集積回路中で使用されているときに各々が前記パッケージ本体の周辺部に向って延び第１および第２の脚部とを有するＵ字形である請求項７に記載のリードフレーム。
【請求項１０】
その上に実装された、少なくとも１つの電気コネクタ、複数のトレース、および少なくとも１つのパッケージ化集積回路を備える回路実装構造であって、
ダイと、
カプセル材料から形成され、前記ダイを少なくとも部分的に包囲するパッケージ本体と、
前記ダイに接続され、前記パッケージ本体内に少なくとも部分的に包囲され、前記パッケージ本体から延びるリード線を有するリードフレームであって、前記リードフレームの前記リード線のサブセットがリード線間ピッチによって分離され、前記リードフレームの少なくとも２つの隣接するリード線が、前記ピッチよりも大きい空間によって分離されるリードフレームと、
前記ダイに接続され、前記パッケージ本体の下面に配設された少なくとも１つの追加のリード線であって、前記少なくとも１つの追加のリード線から引き回され、前記ピッチよりも大きい前記空間によって分離された前記隣接するリード線間を通る前記回路実装構造のトレースに接続可能である少なくとも１つの追加のリード線と
を備える回路実装構造。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明は、一般に集積回路に関し、より詳細には、集積回路パッケージおよびパッケージング技術に関する。
【技術分野】
【０００２】
コンピュータ・ハード・ドライブ業界での高速化要件の継続的な予想と共に、パラレル高度技術アタッチメント（ＰＡＴＡ）インターフェースからシリアル高度技術アタッチメント（ＳＡＴＡ）インターフェースへの移行が現在進行中である。例えば、Ｊ．Ｄｏｎｏｖａｎ、「Ｈｅｒｅ  Ｃｏｍｅｓ  Ｓｅｒｉａｌ  ＡＴＡ」、Ｅ．Ｅ．Ｔｉｍｅｓ、Ａｐｒｉｌ２００３およびＬ．Ｗｏｏｄ、「ＳＡＴＡ：Ｅｖｏｌｕｔｉｏｎａｒｙ  ｏｒ  Ｒｅｖｏｌｕｔｉｏｎａｒｙ  Ｄｉｓｋ  Ｔｅｃｈｎｏｌｏｇｙ」、ＥｎｔｅｒｐｒｉｓｅＳｔｏｒａｇｅＦｏｒｕｍ．ｃｏｍ、Ｍａｒｃｈ２００３を参照されたい。ＳＡＴＡは、価格の著しい増大なしに高まりつつあるハード・ドライブ性能要件を満足する。さらに、ＳＡＴＡは空気流を改善し、ＰＡＴＡリボン・ケーブルを低電圧シリアル・ケーブルと交換することによって電力消費を切り詰める。ＳＡＴＡインターフェースは一般にシステムオンチップ（ＳＯＣ）構成で集積される。そのようなＳＯＣはデスクトップ・コンピュータでしばしば利用される。当業界の極端なコスト圧迫のために、最低コストを有しながら、正しいレベルの性能を提供するＳＯＣのパッケージ解決策がより高速のシステムでの使用に求められることになる。したがって、システムの高まった性能要求は生産および旧来のリードフレームベースのパッケージングの使用を停止させていない。最近の革新は、より多くの旧来のパッケージ構造がより要求の多い用途の市場に参入することを可能にした。例えば、Ｓ．Ｊｅｗｌｅｒ、「Ｃｕｒｒｅｎｔ  Ｃｈａｌｌｅｎｇｅｓ  Ｄｉｃｔａｔｅｄ  ｂｙ  Ｔｏｄａｙ’ｓ  ＩＣ  Ｐａｃｋａｇｉｎｇ  Ｔｒｅｎｄｓ」、Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｔｅｃｈｎｏｌｏｇｙ．Ａｐｒｉｌ２００３を参照されたい。
【０００３】
標準のＳＯＣは、空間効率の高いパッケージング解決策を提供し、より小さいＰＷＢ空間要件をもたらすＴｈｉｎ  Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ（ＴＱＦＰ）である。ＴＱＦＰは、集積回路デバイスが配設される中央ダイを含む。中央ダイは、ダイから外方へ、そしてパッケージングの先に延びる複数のリード線に、またはダイおよびリード線をカプセル化する材料に、電気的に接続される。その場合、リード線の端部はＰＷＢ上のトレースにはんだ付けすることができる。ＴＱＦＰの減少した高さおよび本体寸法は、ラップトップＰＣ、ビデオ／オーディオ・デバイス、データ取得デバイス、オフィス装置、ディスク・ドライブ、および通信ボードなどの空間制約のある用途に理想的である。
【０００４】
好ましいＳＯＣパッケージはＥｘｐｏｓｅｄ  Ｐａｄ  Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ（ＥＴＱＦＰ）である。そのようなパッケージのより具体的の例は、米国ペンシルバニア州ウエスト・チェスタのＡｍｋｏｒ  Ｔｅｃｈｎｏｌｏｇｙから販売されているＥｘｐｏｓｅｄＰａｄ  Ｌ／ＴＱＦＰである。パッケージのこのタイプでは、集積回路ダイは下方にシフトされ、関連するダイ・パッドはパッケージの下面に露出する。露出したダイ・パッドはパッケージの熱効率を著しく高める。ＥＴＱＦＰは標準のＴＱＦＰよりも熱放散を１１０％も高めることができ、それによって動作パラメータ・マージンを拡大する。加えて、露出したパッドを接地に接続し、それによって高周波用途のためにループ・インダクタンスを低減することができる。露出したパッドは熱的および電気的利点を実現するために直接ＰＷＢにはんだ付けされる。
【０００５】
同じくＡｍｋｏｒ  Ｔｅｃｈｎｏｌｏｇｙから販売されている追加の製品は、集積回路パッケージの周辺部のすべての旧来のリードフレーム・リード線をパッケージの下面のランドと交換するＭｉｃｒｏＬｅａｄＦｒａｍｅである。ランドはＰＷＢへの集積回路パッケージの電気的接続を提供するために使用される。この変更によりパッケージ・サイズを縮小し、また高周波用途のためにリード線インダクタンスを低減することが可能になる。この技術はまた、効率的な熱経路を提供するためにパッケージの底面に露出したパッドを組み込む。
【非特許文献１】Ｊ．Ｄｏｎｏｖａｎ、「Ｈｅｒｅ  Ｃｏｍｅｓ  Ｓｅｒｉａｌ  ＡＴＡ」、Ｅ．Ｅ．Ｔｉｍｅｓ、Ａｐｒｉｌ２００３
【非特許文献２】Ｌ．Ｗｏｏｄ、「ＳＡＴＡ：Ｅｖｏｌｕｔｉｏｎａｒｙ  ｏｒ  Ｒｅｖｏｌｕｔｉｏｎａｒｙ  Ｄｉｓｋ  Ｔｅｃｈｎｏｌｏｇｙ」、ＥｎｔｅｒｐｒｉｓｅＳｔｏｒａｇｅＦｏｒｕｍ．ｃｏｍ、Ｍａｒｃｈ２００３
【非特許文献３】Ｓ．Ｊｅｗｌｅｒ、「Ｃｕｒｒｅｎｔ  Ｃｈａｌｌｅｎｇｅｓ  Ｄｉｃｔａｔｅｄ  ｂｙ  Ｔｏｄａｙ’ｓ  ＩＣ  Ｐａｃｋａｇｉｎｇ  Ｔｒｅｎｄｓ」、Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｔｅｃｈｎｏｌｏｇｙ．Ａｐｒｉｌ２００３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
これらのパッケージの適用は、廉価でありながら、システムの予想される高速化要件に適合することができるように、低コストＴＱＦＰの有効寿命を延長するように意図される。しかしながら、リードフレーム・リード線など、ＴＱＦＰの旧来の特性を維持しながら、ＰＷＢの上面の集積回路に引き回すことができる高速リード線を有する回路板構成をユーザは一般に好むので問題が生じる。上記のＥＴＱＦＰを含む従来のＴＱＦＰは一般に高速リード線を含まず、代わりにＰＷＢの上面からのパッケージ化集積回路の下面へのトレース・アクセスを防止する緊密なピッチをもつリードフレーム・リード線を有する。ＭｉｃｒｏＬｅａｄＦｒａｍｅは旧来のＴＱＦＰよりもサイズが小さく、リードフレーム・リード線を与えない。したがって、従来の構成の欠点に対処する改善されたパッケージが必要である。
【課題を解決するための手段】
【０００７】
本発明は、その一態様によれば、パッケージ化集積回路の下面の高速リード線から出て、ＰＷＢまたは他のタイプの回路実装構造の上面を通り、回路実装構造の高速コネクタに至る高速信号の引き回しが可能なパッケージ化集積回路を提供する。
【０００８】
例えば、本発明の一態様は、ダイを備えるパッケージ化集積回路である。パッケージ本体はカプセル材料から形成され、ダイを少なくとも部分的に包囲する。リードフレームもダイに接続され、パッケージ本体に部分的に包囲される。リード線がパッケージ本体から延び、これらのリード線のサブセットがリード線間ピッチによって分離される。リードフレームの少なくとも２つの隣接するリード線がピッチよりも大きい空間によって分離される。リードフレームの一部分ではない追加のリード線もダイに接続され、パッケージの下面に配設される。追加のリード線は、ピッチよりも大きい空間によって分離された隣接するリード線間を通るＰＷＢトレースまたは他の回路実装構造トレースに接続可能である。
【０００９】
本発明は、上述のように、その上に実装された、少なくとも１つの電気コネクタ、複数のトレース、および少なくとも１つのパッケージ化集積回路を有するＰＷＢまたは他のタイプの回路実装構造をさらに備えることができる。少なくとも１つのトレースが、ピッチよりも大きい空間によって分離された隣接するリード線間を通る回路実装構造の上面で電気コネクタから回路実装構造の下面の追加のリード線まで引き回される。
【００１０】
本発明は、複数のリード線を有するパッケージ化集積回路に使用するリードフレームも備えることができる。リードフレームがパッケージ化集積回路で使用されるときに回路実装構造上のトレースがパッケージ本体の下面の追加のリード線に接続可能なように、リードフレームの少なくとも２つの隣接するリード線はピッチよりも大きい空間によって分離される。
【００１１】
有利には、パッケージ化集積回路は、ピッチよりも大きい空間を介して、追加のリード線の露出した表面に、回路実装構造の上面で高速トレースを引き回すことが可能である。さらに、そのような構成は、高速化要件を有するシステムに組み込むことを可能にすることによって低コスト・パッケージ解決策の有効寿命を延長することができる。
【００１２】
本発明のこれらおよび他の目的、特徴、および利点は添付の図面に関して読むべき本発明の例示的な実施形態についての以下の詳細な説明から明らかになるであろう。
以下で詳細に説明するように、本発明は例示的な実施形態では、パッケージ化集積回路の下面の高速リード線から出る高速信号の引き回しが可能なパッケージ化集積回路を提供する。その場合、高速信号はＰＷＢまたは他のタイプの回路実装構造の上面で高速コネクタに引き回すことができる。
【発明を実施するための最良の形態】
【００１３】
最初に図１を参照すると、線図が本発明の実施形態によるパッケージ化集積回路１００の下面図を示す。
パッケージ化集積回路１００はＰＷＢまたは他のタイプの回路実装構造に実装するのに適する。残りの説明では例示的な実施形態の回路実装構造がＰＷＢであると仮定する。
【００１４】
パッケージ化集積回路１００の中心にはダイ１０２がある。ダイ１０２は全体的に少なくとも１つの集積回路デバイスを含む。パッケージ化集積回路１００はカプセル材料から形成されるパッケージ本体１０４を備える。ダイ１０２はパッケージ本体１０４によってほぼ包囲されるが、その底面の一部分はパッケージ本体１０４の底面から露出される。追加のリード線１０６もパッケージ本体１０４によってほぼ包囲され、追加のリード線１０６の一部分はパッケージ本体１０４の底面から露出される。追加のリード線１０６はパッケージ本体１０４内の集積回路デバイスに電気的に接続される。ダイ１０２はパッケージ化集積回路１００の熱効率を著しく高め、接地に接続して高周波用途に対してループ・インダクタンスを低減することができる。そのような場合、ダイ１０２は、熱的および電気的な利益を実現するために直接ＰＷＢにはんだ付けされる。本発明は熱的な目的で底面に露出されたダイ１０２を示しているが、露出されたダイ１０２なしでパッケージ化集積回路を有することも可能である。そのような場合、ダイ１０２はパッケージ本体１０４によって完全に包囲され、パッケージ化集積回路１００を見たときに見えなくなるであろう。
【００１５】
追加のリード線１０６は好ましくは、集積回路デバイスからの最短トレース長を有するようにダイ１０２から短い距離にパッケージ化集積回路１００の下面に配設される。追加のリード線１０６は、好ましくはワイヤ・ボンディングによって従来の様式でダイ１０２に接続される。トレース長が短ければ短いほど、リード・インダクタンスは低くなり、追加のリード線１０２で達成することができる速度は速くなる。本実施形態では、４つの追加のリード線１０６をダイ１０２の単一の面に配置する。しかしながら、任意の数の追加のリード線をダイ１０２の面のいずれかまたはすべての上に配置することができる。さらに、追加のリード線１０６はダイ１０２に隣接して配置することが好ましいが、それらはパッケージ化集積回路１００の下面のどこにでも配置することができる。しかしながら、上記の理由のためにダイ１０２からの最短距離が最も好ましい。
【００１６】
図１の例示的な実施形態では、リードフレーム・リード線１０８は集積回路１００の周辺部に沿ってパッケージ本体１０４を通って延び、そこから突出する。これは旧来のＴＱＦＰ較正と同様である。しかしながら、本発明は様々な他のパッケージング構成を使用して実装することができる。リードフレーム・リード線１０８は、その例が図２Ａに示されているリードフレームから形成され、整形される。リードフレーム・リード線１０８はまた、パッケージ本体１０４内のダイ１０２に実装された集積回路デバイスに電気的に接続される。この電気的接続は好ましくはワイヤ・ボンディング技法を使用して実装される。
【００１７】
パッケージ化集積回路１００の周辺部のリードフレーム・リード線１０８間の間隔はピッチと定義される。例えば、例示的な実施形態のリードフレーム・リード線１０８のピッチは約０．４ｍｍ〜０．５ｍｍである。他のリードピッチを代替実施形態で使用することができる。例示的な実施形態のリードフレーム・リード線１０８は、例として幅が約０．１３〜０．２７ｍｍである。また、本発明によれば、大きいピッチ１１０が隣接するリードフレーム・リード線１０８の対の間に存在する。大きいピッチ１１０の幅はリード幅とピッチの組合せを追加することによって決定される。パッケージ化集積回路１００をＰＷＢ上に実装すると、大きいピッチ１１０により、隣接するリードフレーム１０８のこの対の間に高速リード線を引き回すことが可能になり、パッケージ化集積回路１００の下面の追加のリード線１０６にアクセスできるようになる。
【００１８】
本実施形態では単一の大きいピッチ１１０が示されている。しかしながら、多数の大きいピッチ１１０がパッケージ化集積回路１００の周辺部に沿って存在することができる。パッケージ化集積回路１００の周辺部に沿った大きいピッチ１１０の数および構成はパッケージ本体１０４の下面のダイ１０２を包囲する追加のリード線１０６の数および構成に対応することができる。
【００１９】
大きいピッチ１１０は好ましくは、追加のリード線１０６からパッケージ化集積回路１００の周辺部に沿って最も近い点に配設される。したがって、大きいピッチ１１０はパッケージ化集積回路１００の任意の面に沿って配設することができる。
【００２０】
次に図２Ａを参照すると、線図が本発明によるパッケージ化集積回路１００用のリードフレーム２００の部分図を示す。リードフレーム２００は、それらがトリミングされ、形成される前、ダイ１０２への接続前、およびカプセル化材料が適用される前のリードフレーム・リード線２０８を示す。ロッキング機構２１２がリードフレーム２００の周辺部に沿った特定の点に、少なくとも１つのリードフレーム・リード線２０８の代わりに配設される。例示的な実施形態のロッキング機構２１２は２つの隣り合うリードフレーム・リード線２０８間に大きいピッチをつくる。大きいピッチ２１０はリードフレーム・リード線２０８の残りの対の間のピッチよりも大きい。大きいピッチ２１０の幅はロッキング機構２１２によって置き換えられるリードフレーム・リード線２０８の数によって決定される。本実施形態は２つのリードフレーム・リード線２０８に置き換わるロッキング機構２１２を示す。したがって、大きいピッチ２１０の幅は式
ＬＰ＝ｗｘ＋ｐ（ｘ＋ｌ）
によって決定することができる。上式で、ＬＰは大きいピッチを表わし、ｗはリードフレーム・リード線２０８の幅を表わし、ｐはリードフレーム・リード線２０８間のピッチを表わし、ｘはロッキング機構２１２によって置き換えられるリードフレーム・リード線２０８の数を表わす。
【００２１】
次に図２Ｂを参照すると、線図が本発明の実施形態によるロッキング機構２１２を示す図２Ａのリードフレーム２００の拡大図を示す。ロッキング機構２１２はダンパ２１４によってリードフレーム２００およびリードフレーム・リード線２０８Ａおよび２０８Ｂに接続される。ダンパ２１４はリードフレーム・リード線２０８とロッキング機構２１２の間のリードフレームの個々のセクションを表わす。ロッキング機構２１２およびダンパ２１４はロッキング機構２１２によって置き換えられる減分布されたリードフレーム・リード線の代わりに製造中にリードフレーム２００を安定に保つ。したがって、リードフレーム２００の製造プロセスでは既存の製造機器を変更する必要がない。
【００２２】
製造中、リードフレーム２００がダイにワイヤ・ボンディングされた後、パッケージ本体１０４を形成するためにカプセル材料がリードフレーム２００上に形成される。ダンパ２１４はリードフレーム２００の一部分であり、これはカプセル化材料がリードフレーム２００の端部に流れるのを防ぎ、したがってパッケージ本体１０４の周辺部２１６を形成し、リードフレーム・リード線２０８の一部分を露出したままにさせる。ロッキング機構２１２はカプセル化材料で部分的に覆われ、その脚部の小さい延長部のみを周辺部２１６の先に露出させる。ロッキング機構２１２の脚部のこの小さい露出は図示されていないが、各露出した脚部は、どこでリードフレーム・リード線がパッケージ本体１０４から垂直に突出するかを表わす。次いでリードフレーム・リード線２０８はトリミングされ、形成され、各リードフレーム・リード線２０８とロッキング機構２１２の脚部との間のダンパ２１４の一部分が穿孔される。ロッキング機構２１２の馬蹄形はそれがリードフレーム・リード線２０８のトリミングおよび形成ならびにダンパ２１４の除去中に引き出されるのを防ぐ。ロッキング機構２１２を引き出そうとすると、パッケージ化集積回路の周辺部２１６上のパッケージ本体１０４にホールが生じることになる。
【００２３】
ロッキング機構２１２は他の形状を取ることができる。例えば、本実施形態によれば、ロッキング機構２１２が追加のリードフレーム・リード線２０８と置き換わろうとすると、ロッキング機構２１２はＭ字形を形成する３つの突起を備えることになる。本実施形態は、突起をもつ形状を有するロッキング機構２１２を示すが、同じ結果を達成する異なる形態も可能である。
【００２４】
次に図３を参照すると、線図が本発明の一実施形態によるパッケージ化集積回路３００がその上に実装されたＰＷＢ３１８の平面図を示す。パッケージ化集積回路３００のリードフレーム・リード線３０８はＰＷＢ３１８上の対応するトレース３２０にはんだ付けされる。トレース３２０はＰＷＢ３１８の上面でコネクタ３２４からリードフレーム・リード線３０８に引き回される。高速トレース３２２はＰＷＢ３１８の上面でコネクタ３２４からパッケージ化集積回路３００の下の大きいピッチを通り、パッケージ化集積回路３００の下面の追加のリード線３０６に引き回すことができる。重要な信号はＰＷＢ３１８の上面の高速トレース３２２を介して引き回すことができ、一方、あまり重要でない信号はリードフレーム・リード線３０８を介してまたはＰＷＢ３１８の下層で引き回すことができる。例えば、低速データおよび制御信号はリードフレーム・リード線３０８およびトレース３２０によって搬送することができ、一方、追加のリード線３０６および高速トレース３２２は少なくとも２ＧＨｚの周波数を有する信号など、高速信号を搬送することができる。
【００２５】
パッケージ化集積回路３００はＰＷＢ３１８上のどこにでも配設することができる。本実施形態はＰＷＢ３１８上の単一のパッケージ化集積回路３００を示すが、複数のパッケージ化集積回路３００をその上に配設することができる。さらに、本実施形態は単一のＰＷＢ３１８上のコネクタ３２４を示すが、複数のコネクタ３２４をその上に配設することができる。コネクタ３２４もＰＷＢ３１８上の多数の位置に配設することができる。本実施形態はコネクタ３２４からパッケージ化集積回路３００までの特定の経路をとるトレース３２０および３２２を示すが、トレース３２０および３２２はそれらの目的地に到達するためにＰＷＢ３１８上の任意の経路をとることができる。トレース３２０および３２２は高速トレース３２２に好ましいＰＷＢ３１８の上面で引き回されるように示されている。しかしながら、トレース３２０および３２２はＰＷＢ３１８の異なる層上に引き回すこともできる。図３は複数の追加のリード線３０６およびリードフレーム・リード線３０８を有するパッケージ化集積回路３００を示す。上述のように、追加のリード線３０６およびリードフレーム・リード線３０８は個数およびパッケージ化集積回路３００での配置を変更することができる。最後に、図３はＰＷＢの上の本発明の実施形態を示すが、他の回路実装構造上に本発明を実装することも可能である。
【００２６】
したがって、本明細書で説明したように、本発明は例示的な実施形態では、ＰＷＢまたは他のタイプの回路実装構造上の設置のための高速パッケージ化集積回路を提供する。より詳細には、本発明は、高速リード線から高速コネクタへのＰＷＢの上面の高速トレースの引き回しが可能な改善されたパッケージ化集積回路を提供する。
【００２７】
本発明の例示的な実施形態について添付の図面を参照しながら本明細書で説明したが、本発明はこれらの正確な実施形態に限定されないこと、ならびに様々な他の変更および修正が本発明の範囲または精神から逸脱せずに当業者が行うことができることを理解されたい。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態によるパッケージ化集積回路の下面図を示す線図である。
【図２Ａ】本発明の実施形態による集積回路に対するリードフレームの部分図を示す線図である。
【図２Ｂ】本発明の実施形態によるロッキング機構を示す図２Ａのリードフレームの拡大図を示す線図である。
【図３】本発明の実施形態によるパッケージ化集積回路実装をその上に有するＰＷＢの平面図を示す線図である。
【図１】
2005109476.tif 000003
【図２Ａ】
2005109476.tif 000004
【図２Ｂ】
2005109476.tif 000005
【図３】
2005109476.tif 000006