(57)【要約】【課題】  ＳＲＡＭメモリセルを構成するトランジスタ動作の非対称性の評価を、スタティックノイズマージンを算出することなく、短時間でかつ容易に行う。【解決手段】  第１および第２のインバータで構成されるフリップフロップ回路によりデータを記憶するＳＲＡＭメモリセルの評価方法において、まず、第１のインバータの入力に０Ｖから定格電源電圧の電圧をスイープしながら与え、出力電圧をモニターして第１の入出力特性を得る。次に、第２のインバータの入力に０Ｖから定格電源電圧の電圧をスイープしながら与え、出力電圧をモニターして第２の入出力特性を得る。次に、第１および第２の入出力特性において、所定の入力電圧における第１および第２の出力電圧の差（Ａ，Ｂ）を読み出し、ＳＲＡＭメモリセルを構成するＳＲＡＭトランジスタの安定性と非対称性を判断する。【選択図】  図２
2005310242.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２のインバータで構成されるフリップフロップ回路によりデータを記憶するＳＲＡＭメモリセルの評価方法であって、
前記第１のインバータの入力電圧を所定の電圧範囲内で連続的に変化させたときの前記第１のインバータの出力電圧をモニターして第１の入出力特性を得る工程と、
前記第２のインバータの入力電圧を前記所定の電圧範囲内で連続的に変化させたときの前記第２のインバータの出力電圧をモニターして第２の入出力特性を得る工程と、
前記第１および第２の入出力特性を用いて、所定の入力電圧における前記第１と第２のインバータの出力電圧の差を求め、この差に基づいて前記ＳＲＡＭメモリセルを構成するトランジスタの動作の安定性と非対称性を判断する工程とを有することを特徴とするＳＲＡＭメモリセルの評価方法。
【請求項２】
第１および第２のインバータで構成されるフリップフロップ回路によりデータを記憶するＳＲＡＭメモリセルの評価方法であって、
前記第１のインバータの入力電圧として所定の電圧範囲内で互いに異なる複数の電圧をそれぞれ入力したときの前記第１のインバータの出力電圧をモニターして第１の入出力特性を得る工程と、
前記第２のインバータの入力電圧として前記所定の電圧範囲内で互いに異なる前記複数の電圧をそれぞれ入力したときの前記第２のインバータの出力電圧をモニターして第２の入出力特性を得る工程と、
前記第１および第２の入出力特性を用いて、所定の入力電圧における前記第１と第２のインバータの出力電圧の差を求め、この差に基づいて前記ＳＲＡＭメモリセルを構成するトランジスタの動作の安定性と非対称性を判断する工程とを有することを特徴とするＳＲＡＭメモリセルの評価方法。
【請求項３】
前記第１の入出力特性を得る工程および前記第２の入出力特性を得る工程において、前記入力電圧が設定される前記所定の電圧範囲は、ＳＲＡＭメモリセルを構成するトランジスタの定格電源電圧以上の電圧範囲、または前記定格電源電圧以下の電圧範囲、または前記定格電源電圧未満の電圧から前記定格電源電圧を超えた電圧までの電圧範囲であることを特徴とする請求項１または２に記載のＳＲＡＭメモリセルの評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＲＡＭ回路、特にＳＲＡＭメモリセルの評価方法に関する。
【背景技術】
【０００２】
従来、ＳＲＡＭの安定性及び対称性の評価基準として、スタティックノイズマージンを評価算出して用いている（例えば、非特許文献１）。
【０００３】
スタティックノイズマージンとは、まず、ワード線とビット線に定格電源電圧（例えばＶＤＤ）を印加して、ＳＲＡＭの一方（第１）の内部ノードに０Ｖから定格電源電圧の電圧を与えたときの他方（第２）の内部ノードに出力される出力電圧を測定して第１のデータとする。次に、第２の内部ノードに０Ｖから定格電源電圧の電圧を与えたときの第１の内部ノードに出力される出力電圧を測定して第２のデータとする。次に、第１のデータをＸ−Ｙ軸変換して第２のデータに重ねたグラフを描き、図３に示すように、２つのカーブに内接する最大の正方形を２つ描く。ここで、正方形の一辺の長さが小さい方の一辺の長さの値を算出する。
【０００４】
この一辺の長さが小さい方の値がＳＲＡＭの動作マージンを意味しており、これをスタティックノイズマージンという。これにより、ＳＲＡＭの安定性及び対称性を評価することができる。
【非特許文献１】Ultra-Low Power and High Speed SRAM for Mobile Applications Using Single Poly-Si Gate 90nm CMOS Technology (2003 Symposium on VLSI Technology Digest of Technical Papers)
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のスタティックノイズマージンによるＳＲＡＭの安定性及び対称性の評価では、まず、スタティックノイズマージンを算出する場合、入力電圧をスイープして出力電圧をモニターするという手順を、ＳＲＡＭメモリセルの第一のインバータと第二のインバータで２度行ない、片側のデータを反転して算出しなければならず、測定時間が長くなるという課題がある。今後、デバイスの低電圧化に伴い、仕様で定められた動作電源電圧範囲に対するＳＲＡＭの動作マージンは小さくなってきているため、定格電源電圧だけでなく、定格電源電圧以上もしくはそれ以下の電源電圧でスタティックノイズマージンの測定を行う必要があり、測定がさらに長時間化する懸念があるためこの課題は大きな問題となる。
【０００６】
また、スタティックノイズマージンを算出するためには一般的なＰＣＭテスターでは対応できず、ワークステーションやパソコンなどを用いて算出しなければならないという課題も有している。
【０００７】
さらに、ＳＲＡＭのトランジスタの非対称性はスタティックノイズマージンの値だけでなく、グラフを見なければどのトランジスタ動作で非対称性が起きているのかわからないという課題もある。
【０００８】
本発明は上記課題に鑑みて、ＳＲＡＭの非対称性をスタティックノイズマージンを算出することなく、短時間でかつ容易にトランジスタ動作の非対称性を評価することが可能なＳＲＡＭメモリセルの評価手法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の第１のＳＲＡＭメモリセルの評価方法は、第１および第２のインバータで構成されるフリップフロップ回路によりデータを記憶するＳＲＡＭメモリセルの評価方法であって、第１のインバータの入力電圧を所定の電圧範囲内で連続的に変化させたときの第１のインバータの出力電圧をモニターして第１の入出力特性を得る工程と、第２のインバータの入力電圧を所定の電圧範囲内で連続的に変化させたときの第２のインバータの出力電圧をモニターして第２の入出力特性を得る工程と、第１および第２の入出力特性を用いて、所定の入力電圧における第１と第２のインバータの出力電圧の差を求め、この差に基づいてＳＲＡＭメモリセルを構成するトランジスタの動作の安定性と非対称性を判断する工程とを有することを特徴とする。
【００１０】
また、本発明の第２のＳＲＡＭメモリセルの評価方法は、第１および第２のインバータで構成されるフリップフロップ回路によりデータを記憶するＳＲＡＭメモリセルの評価方法であって、第１のインバータの入力電圧として所定の電圧範囲内で互いに異なる複数の電圧をそれぞれ入力したときの第１のインバータの出力電圧をモニターして第１の入出力特性を得る工程と、第２のインバータの入力電圧として所定の電圧範囲内で互いに異なる複数の電圧をそれぞれ入力したときの第２のインバータの出力電圧をモニターして第２の入出力特性を得る工程と、第１および第２の入出力特性を用いて、所定の入力電圧における第１と第２のインバータの出力電圧の差を求め、この差に基づいてＳＲＡＭメモリセルを構成するトランジスタの動作の安定性と非対称性を判断する工程とを有することを特徴とする。
【００１１】
本発明の第１および第２のＳＲＡＭメモリセルの評価方法において、第１の入出力特性を得る工程および第２の入出力特性を得る工程において、入力電圧が設定される所定の電圧範囲は、ＳＲＡＭメモリセルを構成するトランジスタの定格電源電圧以上の電圧範囲、または定格電源電圧以下の電圧範囲、または定格電源電圧未満の電圧から定格電源電圧を超えた電圧までの電圧範囲であるようにしても構わない。
【発明の効果】
【００１２】
本発明の評価方法によると、各インバータの入出力特性を求めれば、所定の入力電圧における第１と第２のインバータの出力電圧の差に基づいてＳＲＡＭメモリセルを構成するトランジスタの動作の安定性と非対称性を判断することができるため、ＳＲＡＭ内のトランジスタ動作の非対称性を容易にかつ短時間で評価することができる。また、様々な電圧でのＳＲＡＭの動作を容易に評価することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態に係るＳＲＡＭメモリセルの評価方法について、図面を参照しながら説明する。
【００１４】
（第１の実施形態）
図１は、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のメモリセル回路図である。図１において、Ｑ１・Ｑ４はＮチャネルＭＯＳトランジスタからなるアクセストランジスタ、Ｑ２・Ｑ５はＮチャネルＭＯＳトランジスタからなるドライバートランジスタ、Ｑ３・Ｑ６はＰチャネルＭＯＳトランジスタからなるロードトランジスタ、ＢＬ・ＢＬＣはビット線、ＷＬはワード線、ＳＮ・ＳＮＣはＳＲＡＭメモリセルの内部ノードである。
【００１５】
まずノードＳＮに入力電圧として０Ｖから定格電源電圧（ＶＤＤ）の電圧をスイープしながら与え、ノードＳＮＣの電圧を出力電圧としてモニターする。このときビット線ＢＬＣとワード線ＷＬをＶＤＤ電位に設定し、ビット線ＢＬをオープン状態にする。
【００１６】
次にノードＳＮＣに入力電圧として０Ｖから定格電源電圧（ＶＤＤ）の電圧をスイープしながら与え、ノードＳＮの電圧を出力電圧としてモニターする。このときビット線ＢＬとワード線ＷＬをＶＤＤ電位に設定し、ビット線ＢＬＣをオープン状態にする。
【００１７】
これらの場合の入力電圧と出力電圧の関係を図２に示す。
【００１８】
図２において、ある入力電圧における出力電圧の差Ａを求める。この出力電圧の差Ａによってインバータの非対称性を評価できる。具体的には、出力電圧の差Ａが０の時にインバータは対称であり、そこから出力電圧の差Ａが大きくなるほど直線的にインバータの非対称性が増加することを発明者らは見出した。続いて入力電圧がＶＤＤのときの出力電圧の差Ｂを求める。この出力電圧の差Ｂによって、ＳＲＡＭのフリップフロップ回路に用いられるインバータのＮＭＯＳ（Ｑ２，Ｑ５）とスイッチングトランジスタに用いられるＮＭＯＳ（Ｑ１，Ｑ４）の電流能力比の非対称性を評価できる。ここでも、具体的には、出力電圧の差Ｂが０の時にインバータは対称であり、そこから出力電圧の差Ｂが大きくなるほど直線的にインバータの非対称性が増加することを発明者らは見出した。
【００１９】
従来、動作マージンを評価する指標であるノイズマージンを算出して、図形評価に基づいて非対称性を評価していたため、評価に時間がかかり、全ＳＲＡＭ評価が極めて困難であった。しかしながら、第１の実施形態によると、あらかじめ入力電圧をスイープして各インバータの入出力特性を測定しておくことによって、所定入力に対する出力電圧差を電圧値として読み出すだけでＳＲＡＭ内のトランジスタの非対称性を評価することが容易かつ短時間にできる。
【００２０】
（第２の実施形態）
第１の実施形態と同様に、図１を用いて説明する。
【００２１】
まずノードＳＮに入力電圧として０Ｖから定格電源電圧（ＶＤＤ）の中の互いに異なる複数の電圧を与え、各入力電圧におけるノードＳＮＣの電圧を出力電圧としてモニターする。このときビット線ＢＬＣとワード線ＷＬにＶＤＤ電位を与え、ビット線ＢＬをオープン状態にする。
【００２２】
次にノードＳＮＣに入力電圧として０Ｖから定格電源電圧の中の任意の複数の電圧を与え、各入力電圧におけるノードＳＮの電圧を出力電圧としてモニターする。このときビット線ＢＬとワード線ＷＬにＶＤＤ電位を与え、ビット線ＢＬＣをオープン状態にする。
【００２３】
これらの場合の入力電圧と出力電圧の関係は、入力電圧として与える複数の電圧を多くすれば図２と同様になる。
【００２４】
ある入力電圧における出力電圧の差Ａを求め、インバータの非対称性を評価できる。具体的には、出力電圧の差Ａが０の時にインバータは対称であり、そこから出力電圧の差Ａが大きくなるほど直線的にインバータの非対称性が増加することを発明者らは見出した。続いて入力電圧がＶＤＤのときの出力電圧の差Ｂを求め、ＳＲＡＭのフリップフロップ回路に用いられるインバータのＮＭＯＳ（Ｑ２，Ｑ５）とスイッチングトランジスタに用いられるＮＭＯＳ（Ｑ１，Ｑ４）の電流能力比の非対称性を評価できる。具体的には、出力電圧の差Ｂが０の時にインバータは対称であり、そこから出力電圧の差Ｂが大きくなるほど直線的にインバータの非対称性が増加することを発明者らは見出した。
【００２５】
従来、動作マージンを評価する指標であるノイズマージンを算出して、図形評価に基づいて非対称性を評価していたため、評価に時間がかかり、全ＳＲＡＭ評価が極めて困難であった。しかしながら、第２の実施形態によると、あらかじめ互いに異なる複数の入力電圧を与えて各インバータの入出力特性を測定しておくことによって、所定入力に対する出力電圧差を電圧値として読み出すだけでＳＲＡＭ内のトランジスタの非対称性を評価することが容易かつ短時間にできる。
【００２６】
なお、上記第１および第２の実施形態において、入力電圧を０Ｖから定格電源電圧（ＶＤＤ）の範囲内で設定したが、電源電圧（ＶＤＤ）レベル以上に設定しても構わない。入力電圧を定格電源電圧レベルのＶＤＤ電位だけでなく、電源電圧（ＶＤＤ）レベル以上もしくはそれ以下の電位とすることで、電源電圧レベルのＶＤＤ電位だけでなく、多種の電圧におけるＳＲＡＭの電圧依存性における非対称性を容易に評価することができる。
【産業上の利用可能性】
【００２７】
本発明のＳＲＡＭメモリセルの評価方法は、ＳＲＡＭ内のトランジスタの非対称性を容易に評価することができるものであり、ＳＲＡＭメモリセルの評価方法に有用である。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態で用いるＳＲＡＭ回路を示す図
【図２】本発明の第１および第２の実施形態に係る評価方法を示す図
【図３】従来のスタティックノイズマージン評価算出を示す図
【符号の説明】
【００２９】
Ｑ１・Ｑ４  アクセストランジスタ（ＮＭＯＳ）
Ｑ２・Ｑ５  ドライバートランジスタ（ＮＭＯＳ）
Ｑ３・Ｑ６  ロードトランジスタ（ＰＭＯＳ）
ＢＬ・ＢＬＣ  ビット線
ＷＬ  ワード線
ＳＮ・ＳＮＣ  ＳＲＡＭの内部ノード
【図１】
2005310242.tif 000003
【図２】
2005310242.tif 000004
【図３】
2005310242.tif 000005