(57)【要約】【課題】  電子放出部形成工程に要する時間を短縮する電子放出素子、電子源、画像表示装置の製造方法を提供する。【解決手段】  第２電極の端部を覆い且つ第１電極と第２電極を繋ぐ導電膜と、を有する基体を用意する第１工程と、第１電極と第２電極との間に電流を流すことで、導電膜の一部に間隙を形成する第２工程とを有しており、第１工程における導電膜が、少なくとも第２電極の端部から第１電極から離れる方向に向かって５００ｎｍを超える領域までを覆っており、第２電極の端部から第１電極から離れる方向に向かって５００ｎｍの範囲内の領域における導電膜の膜厚が１０ｎｍよりも少なく、５００ｎｍを超える領域における膜厚が１０ｎｍ以上とする。【選択図】  図１
2005259551.tif 000002
【特許請求の範囲】
【請求項１】
電子放出素子の製造方法であって、
それぞれの端部が対向するように配置された第１電極及び第２電極と、該第２電極の端部を覆い且つ該第１電極と該第２電極を繋ぐ導電性膜と、を有する基体を用意する第１の工程と、
前記第１電極と前記第２電極との間に電流を流すことで、前記導電性膜の一部に間隙を形成する第２の工程とを有しており、
前記第１の工程において、前記導電性膜は、少なくとも前記第２電極の端部から前記第１電極から離れる方向に向かって５００ｎｍを超える領域までを覆っており、前記第２電極の端部から前記第１電極から離れる方向に向かって５００ｎｍの範囲内の領域における前記導電性膜の膜厚が１０ｎｍよりも少なく、５００ｎｍを超える領域における前記導電性膜の膜厚が１０ｎｍ以上である、ことを特徴とする電子放出素子の製造方法。
【請求項２】
前記第１の工程において、前記導電性膜は、炭素を主体とする膜であることを特徴とする請求項１に記載の電子放出素子の製造方法。
【請求項３】
前記第１の工程において、前記導電性膜の活性化エネルギーが１００ｍｅＶ以下であることを特徴とする請求項１または２に記載の電子放出素子の製造方法。
【請求項４】
前記第１の工程において、前記導電性膜は、高分子膜にエネルギーを加えることで形成した膜であることを特徴とする請求項１乃至３に記載の電子放出素子の製造方法。
【請求項５】
前記エネルギーは、光、電子、イオンのいずれかを主体とするビームであることを特徴とする請求項４に記載の電子放出素子の製造方法。
【請求項６】
複数の電子放出素子と、発光体とを有する画像表示装置の製造方法であって、前記電子放出素子が請求項１乃至５のいずれかに記載の製造方法により製造されることを特徴とする画像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出素子の製造方法、および電子放出素子を多数配置してなる電子源の製造方法、並びに、電子源を用いて構成した表示装置などの画像形成装置の製造方法に関する。
【背景技術】
【０００２】
従来より、電子放出素子として表面伝導型電子放出素子が知られている。
【０００３】
表面伝導型電子放出素子の構成、製造方法などは、例えば特許文献１などに開示されている。上記特許文献１などに開示されている一般的な表面伝導型電子放出素子の構成を図１９に模式的に示す。図１９（Ａ）および図１９（Ｂ）はそれぞれ、上記公報などに開示されている上記電子放出素子の平面図および断面図である。
【０００４】
図１９において、４６１は基体であり、４６２、４６３は対向する一対の電極、４６４は導電性膜、４６５は第２の間隙、４６６はカーボン膜、４６７は第１の間隙である。
【０００５】
図１９に示した構造の電子放出素子の作成工程の一例を図２０に模式的に示す。
【０００６】
先ず、基板４６１上に一対の電極４６２、４６３を形成する（図２０（Ａ））。
【０００７】
続いて、電極４６２、４６３間を接続する導電性膜４６４を形成する（図２０（Ｂ））。
【０００８】
そして、電極４６２、４６３間に電流を流し、導電性膜４６４の一部に第２の間隙４６５を形成する“フォーミング工程”を行う（図２０（Ｃ））。
【０００９】
さらに、炭素化合物雰囲気中にて、前記電極４６２、４６３間に電圧を印加して、第２の間隙４６５内の基板４６１上、およびその近傍の導電性膜４６４上にカーボン膜４６６を形成する“活性化工程”を行い、電子放出素子が形成される（図２０（Ｄ））。
【００１０】
一方、特許文献２〜４には、表面伝導型電子放出素子の別の製造方法が開示されている。特許文献１に開示される製造方法においては、“フォーミング工程”に加えて、“活性化工程”などを行う必要があったが、特許文献２では、一対の電極間を高分子膜で接続し、この高分子膜を低抵抗化した後に、この高分子膜を低抵抗化することによって得た膜に通電する工程が提案されている。この手法によれば、従来の活性化工程を省くことができる。
【００１１】
以上のような製造方法で作成された複数の電子放出素子からなる電子源と、蛍光体などからなる画像形成部材とを組み合わせることで、フラットディスプレイパネルなどの画像形成装置を構成できる。
【特許文献１】特開平８−３２１２５４号公報
【特許文献２】特開２００３−２５７３０３号公報
【特許文献３】特開２００３−３２３８４４号公報
【特許文献４】特開２００３−１２３６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献２〜４に提案される方法を用いて電子放出素子、該電子放出素子を多数配置してなる電子源、および該電子源を用いて構成した表示装置などの画像形成装置を作成する場合において、該高分子膜に通電する工程は、電子放出素子の電子放出特性を得るため、通電する際の電圧を低い電圧から徐々にスィープさせることが望ましく、多数の電子放出素子を配置させた電子源を製造するために長時間を必要としていた。
【００１３】
そこで、本発明は、上記課題を解決するものであって、特に電子放出素子の製造工程を簡略、時間短縮でき、かつ、電子放出特性の良好な電子放出素子の製造方法、電子源の製造方法、並びに画像形成装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１４】
本発明は上述する課題を解決するために鋭意検討を行ってなされたものであり、下述する構成のものである。
【００１５】
すなわち、本発明の第一は、
電子放出素子の製造方法であって、
それぞれの端部が対向するように配置された第１電極及び第２電極と、該第２電極の端部を覆い且つ該第１電極と該第２電極を繋ぐ導電性膜と、を有する基体を用意する第１の工程と、
前記第１電極と前記第２電極との間に電流を流すことで、前記導電性膜の一部に間隙を形成する第２の工程とを有しており、
前記第１の工程において、前記導電性膜は、少なくとも前記第２電極の端部から前記第１電極から離れる方向に向かって５００ｎｍを超える領域までを覆っており、前記第２電極の端部から前記第１電極から離れる方向に向かって５００ｎｍの範囲内の領域における前記導電性膜の膜厚が１０ｎｍよりも少なく、５００ｎｍを超える領域における前記導電性膜の膜厚が１０ｎｍ以上である、ことを特徴とする電子放出素子の製造方法を提供するものである。
【００１６】
また、前記導電性膜は、炭素を主体とする膜であることを特徴とする電子放出素子の製造方法を提供するものである。
【００１７】
また、前記導電性膜の活性化エネルギーが１００ｍｅＶ以下であることを特徴とする電子放出素子の製造方法を提供するものである。
【００１８】
また、前記導電性膜は、高分子膜にエネルギーを加えることで形成した膜であることを特徴とする電子放出素子の製造方法を提供するものである。
【００１９】
さらに、前記エネルギーは、光、電子、イオンのいずれかを主体とするビームであることを特徴とする電子放出素子の製造方法を提供するものである。
【００２０】
また本発明は、複数の電子放出素子を有する電子源の製造方法において、該電子放出素子が上記本発明の電子放出素子の製造方法により製造されることを特徴とする電子源の製造方法を提供するものである。
【００２１】
さらに本発明は、複数の電子放出素子を有する電子源と、該電子源から放出される電子の照射により画像を形成する画像形成部材とを有する画像形成装置の製造方法において、該電子源が上記本発明の電子源の製造方法により製造されることを特徴とする画像形成装置の製造方法を提供するものである。
【００２２】
本発明によれば、導電性膜を形成する工程、該導電性膜に間隙を形成する工程、有機化合物を含む雰囲気を形成する工程（あるいは、導電性膜上に高分子膜を形成する工程）、導電性膜に通電することでカーボン膜を形成すると同時に、該カーボン膜に間隙を形成する工程、を必要としていた従来の製造方法に比べて、その工程を大幅に簡素化することができる。加えて本発明では、後述する導電性膜の一部に間隙を形成する工程において、工程を効果的に、短時間で、完結することができ、かつ電子放出特性の良好な電子放出素子とそれを複数有する電子源と該電子源を用いた画像形成装置を提供するものである。
【発明の効果】
【００２３】
本発明の製造方法によれば、電子放出素子の作成プロセスを短時間化できるとともに、長期に渡り表示品位に優れた画像形成装置を安価に製造することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態例を説明するが、本発明はこれらの形態例に限定されるものではない。
【００２５】
本発明を適用し得る電子放出素子は、先述したような冷陰極型の電子放出素子に分類されるもので、それらの中でも電子放出特性等の観点から特に表面伝導型の電子放出素子が好適である。このため、以下では表面伝導型電子放出素子を例に挙げて説明する。
【００２６】
以下、本発明の表面伝導型電子放出素子の製造方法について説明する。
【００２７】
図４は、本発明を適用可能な平面型表面伝導型電子放出素子の構成を示す模式図であり、図４（ａ）は平面図、図４（ｂ）は断面図である。
【００２８】
図４において、１は基板、２と３は電極（素子電極）、６は導電性膜、５は間隙である。
【００２９】
基板１としては、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラスにスパッタ法等によりＳｉＯ２やＳｉＮ等の絶縁層を積層した積層体、アルミナ等のセラミックス及びＳｉ基板等を用いることができる。
【００３０】
対向する素子電極２、３の材料としては、一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属あるいは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ２、Ｐｄ−Ａｇ等の金属あるいは金属酸化物とガラス等から構成される印刷導体、Ｉｎ２  Ｏ３  −ＳｎＯ２等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択することができる。
【００３１】
素子電極間隔Ｌ、素子電極長さＷ１、導電性膜６の幅Ｗ２などは、応用される形態等を考慮して設計される。
【００３２】
素子電極間隔Ｌは、好ましくは数百ｎｍ〜数百μｍであり、より好ましくは数μｍ〜数十μｍの範囲である。
【００３３】
素子電極長さＷ１は、電極の抵抗値や電子放出特性を考慮して、数μｍ〜数百μｍの範囲とすることができる。素子電極２、３の膜厚ｄは、数十ｎｍ〜数μｍの範囲とすることができる。
【００３４】
導電性膜６は、少なくとも炭素原子同士の結合を有するものであり、高分子膜を熱分解させて得られたカーボン膜が好ましい。「カーボン膜」は、「炭素を主成分とする導電性膜」、あるいは「一部に間隙を有し、一対の電極間を電気的に繋ぐ炭素を主成分とする導電性膜」、あるいは「一対の炭素を主成分とする導電性膜」ということもできる。また、単に「導電性膜」ということもある。また、「高分子膜が低抵抗化された膜」、あるいは「低抵抗化された高分子膜」、あるいは「熱分解高分子膜」と呼ぶ場合もある。
【００３５】
本発明におけるカーボン膜とは、上記、熱を加えられて導電性を帯びた熱分解高分子を指すが、熱以外の要因、例えば電子線による分解再結合、光子による分解再結合が、熱による分解再結合に加味されて形成された場合も熱分解高分子と表記する。
【００３６】
また、炭素原子間の結合の解離、再結合によって導電性が発現しやすい、すなわち炭素原子間の二重結合が生成しやすい高分子としては、芳香族系高分子が知られている。特に芳香族ポリイミドは、比較的低温で高い導電性を有する熱分解高分子が得られる高分子である。
【００３７】
一般に芳香族ポリイミドは、それ自身絶縁体であるが、ポリフェニレンオキサジアゾール、ポリフェニレンビニレンなど、熱分解を行う前から導電性を有する高分子もある。これらの導電性高分子も、熱分解により更なる導電性が発現するため、本発明において好ましく用いることができる。
【００３８】
間隙５は、導電性膜６の一部に形成された亀裂により構成する。
【００３９】
本例の電子放出素子においては、間隙５が一方の電極の近傍に偏って配置される図４に示したとおり、Ｗ１＜Ｗ２で、Ｗ１側に配置される）。そして、間隙５内の少なくともその一部において、電極２の表面が露出（存在）している場合もある。
【００４０】
間隙５が、一方の電極近傍に形成されると、電子放出素子の電気伝導特性（電子放出特性）が、電極２、３間に印加する印加電圧の極性に対して著しく非対称にすることができる。ある極性（順極性：電極２の電位を電極３の電位よりも高くする）で電圧を印加した場合と、その逆の極性（逆極性）で電圧を印加した場合で比べると、例えばそれぞれ２０Ｖの電圧で比較した場合、電流値に１０倍以上の差が生じる。この時、本発明の電子放出素子の電圧−電流特性は高電界下でのトンネル伝導型であることを示している。
【００４１】
また、上記本発明の電子放出素子では、非常に高い電子放出効率が得られる。この電子放出効率の測定に際しては、素子上にアノード電極を配置し、間隙５に近接する側の電極２が電極３に対して高電位になるように駆動する。このようにすると、非常に高い電子放出効率が得られる。電極２、３間に流れる素子電流Ｉｆと、アノード電極に捕捉される放出電流Ｉｅの比（Ｉｅ／Ｉｆ）を電子放出効率と定義すれば、この値は、従来の表面伝導型電子放出素子の数倍の値である。間隙５は、詳しくは後述するが、一対の電極２、３間を繋ぐように高分子膜６‘を配置し、該高分子膜を低抵抗化処理し、該低抵抗化処理を施して得られた導電性膜６に電圧を印加する（電流を流す）「電圧印加工程」を行うことで形成される。この時、低抵抗化処理を行して得られた導電性膜６と一対の電極２、３との接続形態を非対称とすることにより、間隙５を、一方の電極の端部（エッジ）近傍に選択的に配置することができる。
【００４２】
これは、「電圧印加工程」により間隙５を形成する際に、一方の電極の端部（エッジ）近傍で発生するジュール熱を、他方の電極の端部（エッジ）近傍で発生するジュール熱よりも高くなるように制御することにより成しえる。
【００４３】
「電圧印加工程」において電極２近傍で発生するジュール熱と電極３近傍で発生するジュール熱を、非対称にすることができる理由の幾つかを以下に示す。
【００４４】
１．低抵抗化処理を施して得られた導電性膜６と電極２との接続抵抗またはステップカバレージと、低抵抗化処理を施して得られた導電性膜６と電極３との接続抵抗またはステップカバレージとが非対称である。
【００４５】
２．低抵抗化処理を施して得られた導電性膜６と電極２とが接続する領域の近傍と、低抵抗化処理を施して得られた導電性膜６と電極３とが接続する領域の近傍とで、熱の拡散の度合いが異なる。
【００４６】
３．電極の形状が非対称であるとき、高分子膜６’の成膜方法によっては、高分子膜６’の形成時に膜厚分布に偏りが生じることがある。このような場合、高分子膜６’に低抵抗化処理を行っても、抵抗値が偏った分布を持つ。
【００４７】
４．電極と低抵抗化処理を施して得られた導電性膜６の接続長が非対称である時には、通電時に接続長の短い方の電流密度が大きくなる。
【００４８】
図１、図２を用いて、本発明における電子放出素子の製造方法の一例を説明する。
【００４９】
（１）基体１を洗剤、純水および有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基体１上に素子電極２、３を形成する（図２（ａ））。ここで、素子電極材料としては、白金等の貴金属が好ましく用いられるが、後述のように、レーザー照射プロセスを行う場合など、必要に応じて、透明導体である酸化物導電体、すなわち、酸化スズ、酸化インジウム（ＩＴＯ）等の膜を用いることができる。
【００５０】
（２）素子電極２、３を設けた基板１上に、素子電極２、３間に渡って高分子膜６’を形成する（図２（ｂ））。
【００５１】
高分子膜６’の形成方法は、公知の種々の方法、すなわち、回転塗布法、印刷法、ディッピング法等を用いることができる。
【００５２】
特に、印刷法によれば、所望の高分子膜６’の形状をパターニング手段を用いずに形成できるため、好ましい手法である。
【００５３】
中でも、インクジェット方式の印刷法を用いれば、直接、数百μｍ以下の微細形成も可能であるため、フラットディスプレイパネルに適用されるような、高密度に電子放出素子を配置した電子源の製造に対しても有効である。
【００５４】
インクジェット方式によって高分子膜６’を形成する場合、高分子材料の溶液を液滴付与し、乾燥させればよいが、必要に応じて、所望の高分子の前駆体溶液を液滴付与し、加熱等により高分子化させることもできる。また、前述したように間隙５をどちらか一方の素子電極端部に形成させるためには、図１（ａ）で示した形態のように電極間の中央でなく一方の電極に偏って液滴を付与する方法が好ましい。
【００５５】
本発明においては、芳香族系の高分子が好ましく用いられるが、これらの多くは溶媒に溶けにくいため、その前駆体溶液を塗布する手法が有効である。
【００５６】
一例をあげれば、インクジェット方式により芳香族ポリイミドの前駆体であるポリアミック酸溶液を塗布（液滴付与）して、加熱等によりポリイミド膜を形成することができる。
【００５７】
なお、高分子の前駆体を溶かす溶媒としては、例えば、Ｎ−メチルピロリドン、Ｎ、Ｎ−ジメチルアセトアミド、Ｎ、Ｎ−ジメチルホルムアミド、ジメチルスルホキシドなどが使用でき、また、ｎ−ブチルセロソルブ、トリエタノールアミンなどと併用することもできるが、本発明が適用できれば特に制限は無く、これらの溶媒に限定されるわけではない。
【００５８】
（３）次に、素子電極端部の高分子膜６’の薄膜化処理を行う。
【００５９】
薄膜化処理とは、工程（２）によって形成された高分子膜の素子電極端部のみの膜厚を薄くする処理である。薄膜化処理を行う方法としてこれに限定されるものではないが、液晶表示装置の製造で使用されるラビング工程を利用できる。
【００６０】
薄膜化処理の概略を図２（ｃ）で説明する。図２（ｃ）において、１は基板、２と３は電極（素子電極）、６’は高分子膜、７はラビング軸、８はラビング布である。回転方向、軸送り方向は任意でかまわないが、効果的に素子電極端部のみの膜厚を薄くするのに、回転方向は軸送り方向に対して逆回転、軸送り方向は素子電極間に対して垂直方向にすることが好ましい。ラビング布の回転摩擦により、主に素子電極端部の凸部のみ高分子膜４’を削ることができる。削った部分の高分子膜６’の膜厚は、ラビングの回転数、押し込み量、送りスピード、回数で制御できる。
【００６１】
（４）次に、高分子膜６’に低抵抗化処理を行う。図２（ｄ）
低抵抗化処理とは、熱により高分子内の炭素原子間の結合の解離、再結合を行って導電性を発現させる処理である。最も広く知られた、導電性の熱分解高分子を形成する方法は、不活性ガス雰囲気中や真空中といった酸化しない環境下において、特定の高分子を分解温度以上の温度で加熱することである。
【００６２】
前述のように、芳香族高分子、特に芳香族ポリイミドは、高分子として高い熱分解温度を有するが、その熱分解温度を超えた温度、典型的には、７００℃から８００℃以上で加熱することにより、高い導電性を有する熱分解高分子が得られることが知られている。低抵抗化処理の手段として、電子ビーム照射、レーザービーム照射、イオンビーム照射等のエネルギー照射により、高分子膜６’に局所的な加熱を行い、耐熱性の高い高価な基板を用いることなく、熱分解高分子とする方法がある。
【００６３】
以下に電子線照射、レーザービーム照射、イオンビーム照射により低抵抗化処理を行なう過程を説明する。
【００６４】
（電子線照射法）
図６は、電子放出素子の高分子膜６’に電子線を照射する際の装置を模式的に示した図である。図６において、６１は電子放出手段である。電子放出素子と、該電子放出手段６１は、同一の真空容器６５中に設置されるのが好ましいが、必要に応じて基板１が設置されている真空容器６５と別の真空容器（図不示）に設置され、差動排気されていても良い。
【００６５】
差動排気が施されている場合は、電子線透過用のピンホール（図６の６２）が施され、ピンホールのコンダクタンスが低いために基板１１が設置された真空容器内圧力と電子放出手段６１が設置された真空容器内圧力を分離することが可能となる。電子放出手段６１には熱陰極を電子線源として使用し、加速電圧を与えることによって加速する構造を用いれば良い。電子線を正確にスキャンさせる場合は、電界・磁界を利用した電子線収束・偏向機能６４を付随することもできる。また、電子線の照射領域を微細に制御するために、電子線遮断手段６３を設けることもある。
【００６６】
電子照射は、高分子膜６‘にパルス照射が好ましいが、ＤＣ的に照射してもよい。また、基板１の配線は、各素子を駆動できるよう駆動ドライバー（不図示）に接続されている。
【００６７】
電子線の照射条件は、例えば、加速電圧Ｖａｃ＝０．５〜１０ｋＶ、電流密度ρ＝０．０１〜１ｍＡ／ｍｍ２の範囲で適宜選択できる。
【００６８】
（レーザ光照射法）
図７は、電子放出素子の高分子膜６’にレーザ光線を照射する際の装置を模式的に示した図である。図７において、７１はレーザ光源である。電子放出素子を配する基板１は、大気中あるいは不活性ガス中で照射されてもよく、真空容器（図不示）内に設置され、真空下で照射をされても良い。
【００６９】
光量を制御する場合は、直接レーザ光源のパワーを制御しても良く、図７に示したＮＤフィルター７２を設置して制御しても良い。
【００７０】
レーザ光照射は、高分子膜６’にパルス照射が好ましいが、ＤＣ的に照射してもよい。また、基板１の配線は、各素子を駆動できるよう駆動ドライバー（不図示）に接続され、ＸＹ方向可動の基板テーブル７３で照射素子の選択が可能である。
【００７１】
また、図７（ｂ）に示すような装置を用いることもできる。図７（ｂ）のようにポリゴンミラー７４、レンズ７５を設置してレーザ光をスキャン（図のＹ方向）させることもできる（その場合、Ｘ方向スキャンはは、基板テーブル７３で行う）。
【００７２】
レーザー光源は特に限定しないが、高出力が得られる炭酸ガスレーザーもしくはＮｄ：ＹＡＧ第２高調波が望ましい。出力は、０．１〜５ｋＷの範囲で適宜選択できる。
【００７３】
（イオンビーム照射法）
図９は、電子放出素子の高分子膜６’にイオンビームを照射する際の装置を模式的に示した図である。図９において、９１はイオンビーム放出手段である。
【００７４】
イオンビーム放出手段９１には電子衝撃型等のイオン源があり、不活性ガス（望ましくはＡｒ）が１×１０−２Ｐａ以下で流入される。
【００７５】
イオンビームを正確にスキャンさせる場合は、電界・磁界を利用したイオンビーム収束・偏向機能９４を付随することもできる。また、イオンビームの照射領域を微細に制御するために、イオンビーム遮断手段９３を設けることもある。
【００７６】
イオンビームは、高分子膜６’にパルス照射が好ましいが、ＤＣ的に照射してもよい。また、基板１の配線は、各素子を駆動できるよう駆動ドライバー（不図示）に接続されている。
【００７７】
イオンビームの照射条件は、例えば、加速電圧Ｖａｃ＝０．５〜１０ｋＶ、電流密度ρ＝０．５〜１０μＡ／ｍｍ２の範囲で適宜選択できる。
【００７８】
上述した低抵抗化処理は、導電性膜６（高分子膜６’が低抵抗化された膜）体積抵抗率が１０Ωｃｍ以下（電気伝導に関する活性化エネルギー（Ｅａ）が０．３ｅＶ以下）に下がるまで低抵抗化処理を行うことが好ましい。本実施例において、体積抵抗率が１０−１Ωｃｍ以下（Ｅａが０．１ｅＶ以下）に下がるまで低抵抗化処理を行うことがさらに好ましい。
【００７９】
また（２）で得られた高分子膜に上述した『低抵抗化処理』を施した後の導電性膜に対して、（３）で述べた『素子電極端部の高分子膜（この場合導電性膜）薄膜化処理』を施してもかまわない。
【００８０】
（５）次に、前記工程により得られた導電性膜６に、間隙５の形成を行う（図２（ｅ））。この間隙５の形成は、電極２、３間に電圧を印加する（電流を流す）ことによって行なわれる。尚、印加する電圧としてはパルス電圧を用いることができる。この電圧印加工程により、導電性膜６の一部に間隙５が形成される。この電圧印加工程は、前述の熱分解処理と同時に、電極２、３間に電圧パルスを連続的に印加することによっても行うことができる。いずれの場合においても、電圧印加工程は、減圧雰囲気下、好ましくは１．３×１０−３Ｐａ以下の圧力の雰囲気中で行うのが望ましい。また、不活性ガス雰囲気下であってもかまわない。
【００８１】
上記電圧印加工程によって導電性膜６の一部に間隙５が形成される過程を以下に述べる。
【００８２】
１、電圧印加により導電性膜６に電流が流れるとその電圧と電流に応じたジュール熱により導電性膜の温度が上昇する。このときの温度分布を図５（ａ）に示す。
【００８３】
２、熱分解がさらに進み素子電極端部上の導電性膜の膜厚が相対的に薄くなる。（素子電極で最も温度が高いのは端部）図５（ｂ）
３、素子電極端部の温度が電極材料の再結晶化温度に到達すると素子電極端部が体積収縮し、電極間から遠ざかる方向へ後退する。図５（Ｃ）
４、素子電極端部の後退による引張り力で、薄膜化した導電性膜が破断し間隙５が形成される。図５（ｄ）
５、間隙５が形成されると電流が流れなくなるので温度が低下し、素子電極端部の後退がそこで終了する。
【００８４】
上記電圧印加工程によって導電性膜６の一部に間隙５が形成された電子放出素子では、間隙５に十分な電界が印加されたときに電子が間隙５をトンネルして、電極２、３間に電流が流れる。このトンネル電子の一部が散乱し、図２（ｅ）の上方向に印加された高圧により引き出されて放出電子となる。
【００８５】
従来の電圧印加工程においては、素子電極端部の急激な温度上昇を抑制するため印加電圧を間隙５が形成される電圧よりも低い電圧から徐々にスィープさせていく方法が好ましく用いられていた。素子電極端部に急激な温度上昇が生じると、素子電極端部上の導電性膜の薄膜化が起きる前に電極端部が異常後退し、電子放出特性が得られなくなることが理由である。
【００８６】
しかしながら、電圧を徐々にスィープさせる方法では、電子放出素子を多数配置した電子源を製造する場合、全ての素子に間隙５を形成するのに長時間かかり、大画面・多走査線数に対応した画像形成装置を簡便に製造するという点において、課題が残されている。
【００８７】
かかる課題を解決するべく、本発明は、素子電極端部に急激な温度上昇を生じさせることなく、電圧印加を従来より短時間に終了させるものである。
【００８８】
すなわち、（３）で述べた『素子電極端部の高分子膜（或いは導電性膜）の薄膜化処理』によって、あらかじめ素子電極端部上の導電性膜の膜厚のみ薄膜にすることで、素子電極端部に急激な温度上昇が生じる前に導電性膜を破断させる（すでに薄膜化された部分）ものである。
【００８９】
尚、前述の「低抵抗化処理」を経て得られた導電性膜６は、上記した電圧印加工程において更に抵抗を下げる場合がある。そのため、「低抵抗化処理」を行うことで得られた導電性膜６と、上記電圧印加工程を経て間隙５が形成された後の導電性膜６とでは、その電気的特性や、膜質などに若干の差が生じている場合がある。しかし、その差は若干であるため、本発明においては、特に断りがない限り、高分子膜に「低抵抗化処理」を行った結果として得られたカーボン膜（導電性膜）６と、上記電圧印加工程を経て間隙５が形成された後のカーボン膜（導電性膜）６との区別をしない。
【００９０】
以上の工程を経て得られた電子放出素子を図８に示した測定装置によってその電圧−電流特性を計測したところ、その特性は、図１８に示したようなものである。
【００９１】
図８において、図４などで用いた符合と同じ符号を用いた部材は、同じ部材を指す。５４はアノードであり、５３は高圧電源、５２は電子放出素子から放出された放出電流Ｉｅを測定するための電流計、５１は電子放出素子に駆動電圧Ｖｆを印加するための電源、５０は電極２、３間を流れる素子電流を測定するための電流計である。
【００９２】
上記電子放出素子は、図１８に示すようにしきい値電圧Ｖｔｈを持っており、この電圧より低い電圧を電極２、３間に印加しても、電子は実質的に放出されないが、この電圧より高い電圧を印加することによって、素子からの放出電流（Ｉｅ）、電極２、３間を流れる素子電流（Ｉｆ）が生じはじめる。この特性のため、同一基板上にマトリックス状に上記電子放出素子を複数配した電子源を構成し、所望の素子を選択して駆動する単純マトリックス駆動が可能である。
【００９３】
図２１は、本発明の製造方法により製造される電子放出素子１０２を用いた画像形成装置の一例を示す模式図である。尚、図２１では画像形成装置（気密容器１００）内を説明するために、後述する支持枠７２およびフェースプレート７１の一部を取り除いた図である。
【００９４】
図２１において、１は電子放出素子１０２が多数配置されたリアプレートである。７１は、画像形成部材７５が配置されたフェースプレートである。７２は、フェースプレート７１とリアプレート１間を減圧状態に保持するための支持枠である。１０１はフェースプレート７１とリアプレート１間の間隔を保持するために、配置されたスペーサである。
【００９５】
画像形成装置１００がディスプレイの場合には、画像形成部材７５は蛍光体膜７４とメタルバックなどの導電性膜７３から構成される。６２および６３はそれぞれ電子放出素子１０２に電圧を印加するために接続された配線である。Ｄｏｙ１〜ＤｏｙｎおよびＤｏｘ１〜Ｄｏｘｍは、画像形成装置１００の外部に配置される駆動回路などと、画像形成装置の減圧空間（フェースプレートとリアプレートと支持枠とで囲まれる空間）から外部に導出された配線６２および６３の端部とを接続するための取り出し配線である。
【００９６】
次に、図２１に示した、上記電子放出素子を用いた本発明の電子源（電子放出素子１０２が多数配置されたリアプレート）、および画像形成装置の製造方法の一例を図１０〜図１６などを用いて以下に示す。
【００９７】
（Ａ１）まず、電子源を形成するリアプレート１を用意する。リアプレート１としては、絶縁性材料からなるものを用い、特には、ガラスが好ましく用いられる。
【００９８】
（Ｂ１）次に、リアプレート１上に、図１で説明した一対の電極２、３を複数組形成する（図１０）。電極材料は、導電性材料であれば良いが後述する電子線照射によりダメージを受けない材料が好ましい。電極２、３は、スパッタ法、ＣＶＤ法、印刷法など種々の方法を用いて形成することができる。なお、図１０では、説明を簡略化するために、Ｘ方向に３組、Ｙ方向に３組、合計９組の電極対を形成した例を用いているが、この電極対の数は、画像形成装置の解像度に応じて適宜設定される。
【００９９】
（Ｃ１）次に、電極３の一部を覆うように、下配線６２を形成する（図１１）。下配線６２の形成方法は、様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１００】
（Ｄ１）下配線６２と、次工程で形成する上配線６３との交差部に絶縁層６４を形成する（図１２）。絶縁層６４の形成方法も様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１０１】
（Ｅ１）下配線６２と実質的に直交する上配線６３を形成する（図１３）。上配線６３の形成方法も様々な手法を用いることができるが、下配線６２と同様、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１０２】
（Ｆ１）次に、各電極対２、３間を接続するように、高分子膜６’を形成する（図１４）。高分子膜６’は、前述のように様々な方法で作成することができるが、大面積に簡易に形成するには、高分子膜の前駆体を含む溶液をインクジェット法にて塗布することが好ましい。なお、高分子膜としてポリイミドを使用する場合には、先記したようにその前駆体溶液を塗布し、引き続いて３５０℃焼成してイミド化（「キュア」と称する）を行いポリイミドとするのが通常であるが、キュアは行わず、後工程の「低抵抗化処理」によりキュアを兼ねることもできる。
【０１０３】
（Ｇ１）続いて、前述した様に、各高分子膜６’を低抵抗化する「低抵抗化処理」を行う。「低抵抗化処理」については、前記した電子ビームを照射することにより次々に行われる。この「低抵抗化処理」は好ましくは減圧雰囲気中で行われる。この工程により、高分子膜６’に導電性が付与され、導電性膜６に変化する（図１５）。具体的には、導電性膜６の体積抵抗率が１０Ωｃｍ以下（Ｅａが０．３ｅＶ以下）に下がるまで低抵抗化処理を行うことが好ましい。本実施例において、体積抵抗率が１０−１Ωｃｍ以下（Ｅａが０．１ｅＶ以下）に下がるまで低抵抗化処理を行うことがさらに好ましい。
【０１０４】
（Ｈ１）つぎに、前記工程（Ｇ１）により得られた導電性膜６（低抵抗化された高分子膜６’）に、間隙５の形成を行う。この間隙５の形成は、各配線６２および配線６３に電圧を印加することによって一度に行うことができる。すなわち、各電極対２、３間に電圧がスィープ印加され、各導電性膜６中に間隙５が形成される。尚、印加する電圧としてはパルス電圧であることが好ましい（図１６）。
【０１０５】
なお、この電圧印加工程は、前述の低抵抗化処理と同時に、すなわち、電子ビーム照射を行っている最中に、電極２、３間に電圧パルスを連続的に印加することによっても行うことができる。いずれの場合においても、電圧印加工程は、減圧雰囲気下で行うのが望ましい。
【０１０６】
以上の工程により、基体上に複数の電子放出素子を備えた電子源を作製することができる。
【０１０７】
以上の工程で作製した電子源基板を用いた画像形成装置の製造方法を、図１７を用いて引き続き説明する。
【０１０８】
（Ｉ）予め用意した、アルミニウム膜からなるメタルバック７３と蛍光体膜７４等の画像形成部材を擁したフェースプレート７１と、上記工程（Ａ１）〜（Ｈ１）を経たリアプレート１とを、メタルバックと電子放出素子が対向するように、位置合わせする（図１７（ａ））。支持枠７２とフェースプレート７１との当接面（当接領域）には接合部材が配置される。同様に、リアプレート１と支持枠７２との当接面（当接領域）にも接合部材が配置される。上記接合部材には、真空を保持する機能と接着機能とを有するものが用いられ、具体的にはフリットガラスやインジウム、インジウム合金などが用いられる。
【０１０９】
図１７においては、支持枠７２が、予め上記工程（Ａ１）〜（Ｈ１）を経たリアプレート１上に接合部材によって固定（接着）された例を図示しているが、必ずしも本工程（Ｉ）時に接合されている必要はない。また、同様に、図１７においてはスペーサ１０１がリアプレート１上に固定された例を示しているが、スペーサ１０１も、本工程（Ｉ）時にリアプレート１に必ずしも固定されている必要はない。
【０１１０】
また、図１７では、便宜上、リアプレート１を下方に配置し、フェースプレート７１をリアプレート１の上方に配置した例を示したが、どちらが上であっても構わない。
【０１１１】
さらには、図１７では、支持枠７２およびスペーサ１０１は、予めリアプレート１上に固定（接着）しておいた例を示したが、次の「封着工程」時に固定（接着）されるよう、リアプレート上またはフェースプレート上に載置するだけでもよい。
【０１１２】
（Ｊ）次に、封着工程を行う。上記工程（Ｉ）で対向して配置されたフェースプレート７１とリアプレート１とを、その対向方向に加圧しながら、少なくとも前記接合部材を加熱する。（図１７（ｂ））上記加熱は、熱的な歪を低減するために、フェースプレートおよびリアプレートの全面を加熱することが好ましい。
【０１１３】
尚、本発明においては、上記「封着工程」は、減圧（真空）雰囲気中あるいは非酸化雰囲気中にて行うことが好ましい。具体的な減圧（真空）雰囲気としては、１０−５Ｐａ以下、好ましくは１０−６Ｐａ以下の圧力が好ましい。
【０１１４】
この封着工程により、フェースプレート７１と支持枠７２とリアプレート１との当接部が気密に接合され、同時に、内部が高真空に維持された、図２１に示した気密容器（画像形成装置）１００が得られる。
【０１１５】
ここでは、減圧（真空）雰囲気中あるいは非酸化雰囲気中にて「封着工程」を行う例を示した。しかしながら、大気中で上記「封着工程」を行っても良い。この場合は、別途、フェースプレートとリアプレート間の空間を排気するための排気管を、気密容器１００に設けておき、上記「封着工程」後に、気密容器内部を１０−５Ｐａ以下に排気する。その後、排気管を封止することで内部が高真空に維持された気密容器（画像形成装置）１００が得ることができる。
【０１１６】
上記「封着工程」を真空中にて行う場合には、画像形成装置（気密容器）１００内部を高真空に維持するために、上記工程（Ｉ）と工程（Ｊ）との間に、前記メタルバック７３上（メタルバックのリアプレート１と対向する面上）に残留ガスを排気するゲッター材を被覆する工程を設けることが好ましい。この時用いるゲッター材としては、被覆を簡易にする理由から蒸発型のゲッターであることが好ましい。したがって、バリウムをゲッター膜としてメタルバック７３上に被覆することが好ましい。また、このゲッターの被覆工程は、上記工程（Ｊ）と同様に、減圧（真空）雰囲気中で行われる。
【０１１７】
また、ここで説明した画像形成装置の例では、フェースプレート７１とリアプレート１との間には、スペーサ１０１を配置した。しかしながら、画像形成装置の大きさが小さい場合には、スペーサ１０１は必ずしも必要としない。また、リアプレート１とフェースプレート７１との間隔が数百μｍ程度であれば支持枠７２を用いずに、接合部材によって直接リアプレート１とフェースプレート７１とを接合することも可能である。そのような場合には、接合部材が支持枠７２の代替部材を兼ねる。
【０１１８】
また、本発明においては、電子放出素子１０２の間隙５を形成する工程（工程（Ｈ１））の後に、位置合わせ工程（工程（Ｉ））および封着工程（工程（Ｊ））を行った。しかしながら、工程（Ｈ１）を、封着工程（工程Ｊ）の後に行うこともできる。
【０１１９】
（実施例）
以下に、実施例を挙げて本発明をより詳細に説明する。
【実施例１】
【０１２０】
本実施例では、図１、２で示した製造方法で作製した電子放出素子を用いた。
【０１２１】
以下に作製工程の詳細を説明する。
【０１２２】
（工程１）
ガラス基板１上に、スパッタリング法により、厚さ５０ｎｍのＰｔ膜を堆積し、フォトリソグラフィ技術を用いてＰｔ膜からなる電極２、３を形成した。なお、電極２、３の電極間距離は１０μｍとした。
【０１２３】
（工程２）
基板１に、素子電極２、３間に跨る位置に、インクジェット法により、ポリイミドの前駆体であるポリアミック酸の３％Ｎ−メチルピロリドン／トリエタノールアミン溶液を素子電極間の中央から電極３側に片寄らせて塗布した。
【０１２４】
これを、真空条件下に３５０℃でベークし、直径約１００μｍ、膜厚４０ｎｍの円形のポリイミド膜からなる高分子膜６’を形成した。
【０１２５】
（工程３）
工程２で高分子膜が形成された基板１に、ラビングによって素子電極端部の高分子膜薄膜化処理を施した。押し込み量０．４ｍｍ、軸送り速度５０ｍｍ／ｓｅｃで、回転数を５００ｒｐｍ、７５０ｒｐｍ、１０００ｒｐｍ、１５００ｒｐｍの４条件のもと、ラビング処理をそれぞれ２回ずつ行った。軸送り方向は素子電極間に対して垂直方向で行い、回転方向は送り方向と逆方向で行った。比較としてラビング未処理のものも用意した。
【０１２６】
（工程４）
ポリイミド膜６’を図６で説明した装置で電子線照射により低抵抗化処理した。
【０１２７】
１×１０−３Ｐａ以下の真空下で、加速電圧  １０ｋＶ  電流密度０．２ｍＡ／ｍｍ２の条件で４５分間電子ビームを照射した。低抵抗化後のカーボン膜のＥａを測定したところ３０ｍｅＶであった。また、低抵抗化後に断面ＴＥＭでカーボン膜の膜厚を観察したところ、素子電極端部（電極端から５００ｎｍ以内）で最も薄い膜厚が  処理無し、５００ｒｐｍ、７５０ｒｐｍ、１０００ｒｐｍ、１５００ｒｐｍそれぞれ、２０ｎｍ、１５ｎｍ、１０ｎｍ、８ｎｍ、５ｎｍであった。素子電極端部以外のカーボン膜厚は全ての条件で２０ｎｍであった。
【０１２８】
本工程は電子線照射に限らず、前述したようなレーザー光照射、イオンビーム照射であっても同様の結果を得ることができる。
【０１２９】
以上のようにして作製した電子放出素子に通電フォーミングを施し、カーボン膜中に間隙を形成させた。印加する電圧として、１ｍｓの両極パルスを１００Ｈｚで印加し、電圧は４Ｖから間隙を形成されるまで１０ｍＶ／ｓｅｃ、１００ｍＶ／ｓｅｃ、１Ｖ／ｓｅｃのスィープレートでそれぞれ印加した。その後各素子の電子放出特性の測定を行った。アノード電極と電子放出素子の間隔は５ｍｍ、電位差を１ｋＶ、真空装置内の圧力を１．３×１０−４Ｐａとし、波高値＋２０Ｖのパルス電圧を電極２側に印加して測定を行った。結果を以下の表に示す。
【０１３０】
【表１】
2005259551.tif 000003
【０１３１】
以上のように、従来（ラビング処理なし）でフォーミングスィープレートを上げるとＩｅが低下するのに対し、素子電極端部のカーボン膜厚が１０ｎｍ未満の場合には、１０ｍＶ／ｓｅｃ〜１Ｖ／ｓｅｃまで十分なＩｅが保持できた。
【実施例２】
【０１３２】
実施例１の工程１、２によって作製された同様の低抵抗化されていない高分子膜付の基板に対し、続く作製工程を以下のように行い実施例１と同様の電子放出素子評価を行った。
【０１３３】
（工程３）
工程２で高分子膜が形成された基板１に、ラビングによって素子電極端部の高分子膜薄膜化処理を施した。回転数を１０００ｒｐｍ、ラビング処理２回の条件を固定し、以下の５条件の素子を作製した。
【０１３４】
１、押し込み量０．４ｍｍ、軸送り速度５０ｍｍ／ｓｅｃ
２、押し込み量０．６ｍｍ、軸送り速度５０ｍｍ／ｓｅｃ
３、押し込み量０．８ｍｍ、軸送り速度５０ｍｍ／ｓｅｃ
４、押し込み量０．８ｍｍ、軸送り速度２０ｍｍ／ｓｅｃ
５、押し込み量１．０ｍｍ、軸送り速度２０ｍｍ／ｓｅｃ
軸送り方向は素子電極間に対して垂直方向で行い、回転方向は送り方向と逆方向で行った。
【０１３５】
（工程４）
ポリイミド膜６’を電子ビーム照射により低抵抗化処理した。
【０１３６】
１×１０−３Ｐａ以下の真空下で、加速電圧１０ｋＶ  電流密度０．２ｍＡ／ｍｍ２の条件で４５分間電子ビームを照射した。低抵抗化後のカーボン膜のＥａを測定したところ３０ｍｅＶであった。また、低抵抗化後に断面ＴＥＭでカーボン膜の膜厚を観察したところ、（工程３）１〜５の素子それぞれ、素子電極端部で最も薄いカーボン膜厚が８ｎｍ、７ｎｍ、５ｎｍ、５ｎｍ、５ｎｍであった。素子電極端部以外のカーボン膜厚は全ての条件で２０ｎｍであった。（工程１）〜（工程４）で作製された素子の素子電極端部の断面概略を図３で説明する。ラビング処理で素子電極端部の高分子膜が削られたことによって電極端部のカーボン膜が薄くなる。
【０１３７】
最も薄い膜厚部分はおおよそ電極端に近く、電極間から離れる方向に厚くなる膜厚勾配がみられる。本実施例２において、カーボン膜厚が１０ｎｍになる部分の電極端からの距離（図３のＸ）を測定したところそれぞれ、９０ｎｍ、２８０ｎｍ、５００ｎｍ、６００ｎｍ、７５０ｎｍであった。
【０１３８】
本工程は電子線照射に限らず、前述したようなレーザー光照射、イオンビーム照射であっても同様の結果を得ることができる。
【０１３９】
以上のようにして作製した電子放出素子に通電フォーミングを施し、カーボン膜中に間隙を形成させた。印加する電圧として、１ｍｓの両極パルスを１００Ｈｚで印加し、電圧は４Ｖから間隙を形成されるまで１０ｍＶ／ｓｅｃ、１００ｍＶ／ｓｅｃ、１Ｖ／ｓｅｃのスィープレートでそれぞれ印加した。その後各素子の電子放出特性の測定を行った。アノード電極と電子放出素子の間隔は５ｍｍ、電位差を１ｋＶ、真空装置内の圧力を１．３×１０−４Ｐａとし、波高値＋２０Ｖのパルス電圧を電極２側に印加して測定を行った。結果を以下の表に示す。
【０１４０】
【表２】
2005259551.tif 000004
【０１４１】
このように、素子電極端部のカーボン膜の最低膜厚が１０ｎｍ未満であっても、カーボン膜厚が１０ｎｍになる部分の電極端からの距離（図３のＸ）が５００ｎｍより大きくなるとフォーミングスィープレートが速くなるに従いＩｅが保持できなくなった。
【実施例３】
【０１４２】
実施例１の工程１、２によって作製された同様の低抵抗化されていない高分子膜付の基板に対し、続く作製工程を以下のように行い実施例１と同様の電子放出素子評価を行った。
【０１４３】
（工程３）
工程２で高分子膜が形成された基板１に、ラビングによって素子電極端部の高分子膜薄膜化処理を施した。押し込み量０．４ｍｍ、軸送り速度５０ｍｍ／ｓｅｃ、回転数１０００ｒｐｍの条件で、ラビング処理を２回行った。軸送り方向は素子電極間に対して垂直方向で行い、回転方向は送り方向と逆方向で行った。比較としてラビング未処理のものも用意した。
【０１４４】
（工程４）
ポリイミド膜６’を電子線照射により低抵抗化処理した。
【０１４５】
１×１０−３Ｐａ以下の真空下で、加速電圧  １０ｋＶ  電流密度０．２ｍＡ／ｍｍ２の条件で３分、１５分、２５分、３５分、４５分間電子ビームを照射した素子を作製した。低抵抗化後のカーボン膜のＥａを測定したところそれぞれ３００ｍｅＶ、２００ｍｅＶ、１００ｍｅＶ、５０ｍｅＶ、３０ｍｅＶであった。また、低抵抗化後に断面ＴＥＭでカーボン膜の膜厚を観察したところ、素子電極端部（電極端から５００ｎｍ以内）で最も薄い膜厚は全ての条件で８ｎｍであった。素子電極端部以外のカーボン膜厚は全ての条件で２０ｎｍであった。
【０１４６】
本工程は電子線照射に限らず、前述したようなレーザー光照射、イオンビーム照射であっても同様の結果を得ることができる。
【０１４７】
以上のようにして作製した電子放出素子に通電フォーミングを施し、カーボン膜中に間隙を形成させた。印加する電圧として、１ｍｓの両極パルスを１００Ｈｚで印加し、電圧は４Ｖから間隙を形成されるまで１０ｍＶ／ｓｅｃ、１００ｍＶ／ｓｅｃ、１Ｖ／ｓｅｃのスィープレートでそれぞれ印加した。その後各素子の電子放出特性の測定を行った。アノード電極と電子放出素子の間隔は５ｍｍ、電位差を１ｋＶ、真空装置内の圧力を１．３×１０−４Ｐａとし、波高値＋２０Ｖのパルス電圧を電極２側に印加して測定を行った。結果を以下の表に示す。
【０１４８】
【表３】
2005259551.tif 000005
【０１４９】
このように、素子電極端部のカーボン膜の最低膜厚が１０ｎｍ未満で、カーボン膜厚が１０ｎｍになる部分の電極端からの距離（図３のＸ）が５００ｎｍ以内の条件においてもカーボン膜の電気伝導に関する活性化エネルギーＥａが１００ｍｅＶより大きいと、
フォーミングスィープレートが速くなるに従いＩｅが保持できなくなった。よって好ましいＥａは１００ｍｅＶ以下である。
【実施例４】
【０１５０】
本実施例では、図１、２で示した製造方法で作製した電子放出素子を用いた。
以下に作製工程の詳細を説明する。
【０１５１】
（工程１）
ガラス基板１上に、スパッタリング法により、厚さ５０ｎｍのＰｔ膜を堆積し、フォトリソグラフィ技術を用いてＰｔ膜からなる電極２、３を形成した。なお、電極２、３の電極間距離は１０μｍとした。
【０１５２】
（工程２）
基板１に、素子電極２、３間に跨る位置に、インクジェット法により、ポリイミドの前駆体であるポリアミック酸のＮ−メチルピロリドン／トリエタノールアミン溶液を素子電極間の中央から電極３側に片寄らせて塗布した。その際ポリアミック酸の濃度を変えて高分子膜の膜厚を変えたものを作製した。
【０１５３】
これを、真空条件下に３５０℃でベークし、直径約１００μｍ、膜厚１０ｎｍ、１６ｎｍ、２０ｎｍ、４０ｎｍの円形のポリイミド膜からなる高分子膜６’を形成した。
【０１５４】
（工程３）
工程２で得られた高分子膜厚２０ｎｍと４０ｎｍの基板１に、ラビングによって素子電極端部の高分子膜薄膜化処理を施した。押し込み量０．４ｍｍ、軸送り速度０ｍｍ／ｓｅｃ、回転数１０００ｒｐｍ  の条件で、ラビング処理を２回行った。軸送り方向は素子電極間に対して垂直方向で行い、回転方向は送り方向と逆方向で行った。比較としてラビング未処理のものも用意した。
【０１５５】
工程２で得られた高分子膜厚１０ｎｍと１６ｎｍの基板に対してはラビング処理を行わなかった。
【０１５６】
（工程４）
ポリイミド膜６’を電子ビーム照射により低抵抗化処理した。
【０１５７】
１×１０−３Ｐａ以下の真空下で、加速電圧  １０ｋＶ  電流密度０．２ｍＡ／ｍｍ２の条件で４５分間電子ビームを照射した。低抵抗化後のカーボン膜のＥａを測定したところ３０ｍｅＶであった。また、低抵抗化後に断面ＴＥＭでカーボン膜の膜厚を観察したところ、５ｎｍ、８ｎｍ、１０ｎｍ、２０ｎｍであった（素子電極端部除く）。また、素子電極端部（電極端から５００ｎｍ以内）で最も薄い膜厚は、全ての条件で１０ｎｍ未満であった。
【０１５８】
本工程は電子線照射に限らず、前述したようなレーザー光照射、イオンビーム照射であっても同様の結果を得ることができる。
【０１５９】
以上のようにして作製した電子放出素子に通電フォーミングを施し、カーボン膜中に間隙を形成させた。印加する電圧として、１ｍｓの両極パルスを１００Ｈｚで印加し、電圧は４Ｖから間隙を形成されるまで１０ｍＶ／ｓｅｃ、１００ｍＶ／ｓｅｃ、１Ｖ／ｓｅｃのスィープレートでそれぞれ印加した。その後各素子の電子放出特性の測定を行った。アノード電極と電子放出素子の間隔は５ｍｍ、電位差を１ｋＶ、真空装置内の圧力を１．３×１０−４Ｐａとし、波高値＋２０Ｖのパルス電圧を電極２側に印加して測定を行った。結果を以下の表に示す。
【０１６０】
【表４】
2005259551.tif 000006
【０１６１】
このように、素子電極端部から５００ｎｍ以内にカーボン膜の最低膜厚が１０ｎｍ未満の部分が存在していても、電極端部から５００ｎｍ以上離れた素子電極上のカーボン膜厚が１０ｎｍ未満の場合、フォーミングスィープレートが速くなるに従いＩｅが保持できなくなった。また、全ての素子の間隙５付近の断面ＴＥＭを観察したところ、カーボン膜厚が５ｎｍ、８ｎｍの場合に素子電極端の異常後退（後退量大）が生じてＩｅ低下が激しくなっていることが分かった。よって、電極端部から５００ｎｍ以上離れた素子電極上のカーボン膜厚は１０ｎｍ以上必要であることが分かった。
【実施例５】
【０１６２】
本実施例では、図４に示したような電子放出素子を多数配置した電子源を用いて図２１に模式的に示した画像形成装置１００を作製した例を説明する。
【０１６３】
図１６は、本実施例で作製した電子源の一部を拡大して模式的に示しており、リアプレートと、その上に形成された複数の電子放出素子と、複数の電子放出素子に信号を印加するための配線とから構成されている。尚、１はリアプレート（基板）、２、３は電極、５は間隙、６は炭素を主成分とする導電性膜、６２はＸ方向配線、６３はＹ方向配線、６４は層間絶縁層である。
【０１６４】
図２１において、図１６と同じ符号のものは、同じ部材を示している。７１はガラス基板上に、蛍光体膜７４とＡｌからなるメタルバック７３とが積層されたフェースプレートである。７２は支持枠であり、リアプレート１、フェースプレート７１、支持枠７２で真空密閉容器１００（画像形成装置）が形成される。
【０１６５】
以下、本実施例の画像形成装置の作製方法を図１０〜図１６、図１７、図２１を用いて説明する。
【０１６６】
（工程１）
ガラス基板１上に、スパッタリング法により、厚さ５０ｎｍのＰｔ膜を堆積し、フォトリソグラフィ技術を用いてＰｔ膜からなる電極２、３を形成した（図１０）。なお、電極２、３の電極間距離は１０μｍとした。
【０１６７】
（工程２）
次に、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、Ｘ方向配線６２を形成した（図１１）。
【０１６８】
（工程３）
続いて、Ｘ方向配線６２と後工程で形成するＹ方向配線６３の交差部となる位置に、スクリーン印刷法により絶縁性ペーストを印刷し、加熱焼成して絶縁層６４を形成した（図１２）。
【０１６９】
（工程４）
さらに、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、Ｙ方向配線６３を形成し、基体１上にマトリックス配線を形成した（図１３）。
【０１７０】
（工程５）
以上のようにしてマトリックス配線を形成した基体１の電極２、３間に跨る位置に、インクジェット法により、高分子膜６’となる原料の溶液を電極間中央から電極３側に片寄らせて塗布した。本実施例では、ポリイミドの前駆体であるポリアミド酸３％Ｎ−メチルピロリドン／２−ブトキシエタノール溶液をインクジェット法により液滴塗布した。これを、１３０℃でベークして溶媒を除去し、直径約１００μｍ、膜厚３０ｎｍの円形の高分子膜６’を得た（図１４）。
【０１７１】
（工程６）
工程５で高分子膜が形成されたリアプレート１に、ラビングによって素子電極端部の高分子膜薄膜化処理を施した。押し込み量０．４ｍｍ、軸送り速度５０ｍｍ／ｓｅｃ、回転数１０００ｒｐｍの条件でラビング処理を２回行った。軸送り方向は素子電極間に対して垂直方向で行い、回転方向は送り方向と逆方向で行った。
【０１７２】
（工程７）
次に、（工程６）までの工程で作製したリアプレート１を真空容器内に設置したステージ上に配置し、全ての素子の高分子膜６’を電子線照射により低抵抗化処理した。（図１６）加速電圧  １０ｋＶ    電流密度  ０．２ｍＡ／ｍｍ２  の条件で４５分間電子線を照射した。低抵抗化後のカーボン膜のＥａを測定したところ３０ｍｅＶであった。低抵抗化後に断面ＴＥＭでカーボン膜の膜厚を観察したところ、素子電極端部（電極端から５００ｎｍ以内）で最も薄い膜厚が８ｎｍであった。素子電極端部以外のカーボン膜厚は全ての条件で２０ｎｍであった。
【０１７３】
（工程８）
以上のようにして作製したリアプレート１上に、支持枠７２とスペーサ１０１とを接合部材（フリットガラス）により接着した。そしてスペーサと支持枠が接着されたリアプレート１と、フェースプレート７１とを対向させて（蛍光体膜７４とメタルバック７３が形成された面と、配線６２、６３等が形成された面とを対向させて）、配置した（図１７（ａ））。尚、フェースプレート７１上の支持枠７２との当接部には、予めフリットガラスを塗付しておいた。
【０１７４】
（工程９）
次に、対向させたフェースプレート７１とリアプレート１とを１０−６Ｐａの真空雰囲気中で、４００℃に加熱および加圧して封着を行った（図１７（ｂ））。この工程により内部が高真空に維持された気密容器が得られた。なお、蛍光体膜７４には３原色（ＲＧＢ）の各色蛍光体がストライプ形状に配置されたものを用いた。
【０１７５】
最後に、Ｘ方向配線、Ｙ方向配線を通じて、各々の電極２、３間に５Ｖから１Ｖ／ｓｅｃのスィープレートでパルス幅１ｍｓｅｃの両極性の矩形パルスを１００Ｈｚで印加させ、炭素を主成分とする導電性膜６に間隙５を形成し（図１６参照）、本実施例の画像形成装置１００（図２１）を作製した。
【０１７６】
以上のようにして完成した画像形成装置において、Ｘ方向配線、Ｙ方向配線を通じて、所望の電子放出素子を選択して＋２２Ｖのパルス電圧を電極２側に印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加したところ、長時間にわたって明るい良好な画像を形成することができた。
【図面の簡単な説明】
【０１７７】
【図１】本発明による電子放出素子の通電フォーミング前における一構成例を模式的に示す平面図及び断面図である。
【図２】本発明の電子放出素子の製造方法の一例を模式的に示す断面図である。
【図３】実施例２における電子放出素子の通電フォーミング前における一構成例を説明するための模式的に示す平面図及び断面図である。
【図４】本発明による電子放出素子の一構成例を模式的に示す平面図及び断面図である。
【図５】本発明による電子放出素子の通電フォーミングにおけるメカニズムを説明する模式図である。
【図６】本発明の実施例における電子線照射装置の概要を示す模式図である。
【図７】本発明の実施例において、レーザ光照射装置の概要を示す模式図である。
【図８】電子放出素子の測定評価機能を備えた真空装置の一例を示す模式図である。
【図９】本発明の実施例におけるイオンビーム照射装置の概要を示す模式図である。
【図１０】実施例５における電子源の製造工程を説明するための模式図である。
【図１１】実施例５における電子源の製造工程を説明するための模式図である。
【図１２】実施例５における電子源の製造工程を説明するための模式図である。
【図１３】実施例１における電子源の製造工程を説明するための模式図である。
【図１４】実施例１における電子源の製造工程を説明するための模式図である。
【図１５】実施例１における電子源の製造工程を説明するための模式図である。
【図１６】実施例１における電子源の製造工程を説明するための模式図である。
【図１７】本発明による画像形成装置の製造工程の一例を示す模式図である。
【図１８】本発明による電子放出素子の電子放出特性を示す模式図である。
【図１９】従来の電子放出素子の模式図である。
【図２０】従来の電子放出素子の製造工程を説明するための模式図である。
【図２１】本発明による画像形成装置の一構成例を模式的に示す一部切り欠き斜視図である。
【符号の説明】
【０１７８】
１、１’、１”  基体（リアプレート）
２、３  素子電極
５  間隙
６  カーボン膜（炭素を主成分とする導電性膜）
６’  高分子膜
７  ラビング軸
８  ラビング布
５０  電極２、３間を流れる素子電流を測定するための電流計
５１  電子放出素子に駆動電圧Ｖｆを印加するための電源
５２  電子放出素子から放出された放出電流Ｉｅを測定するための電流計
５３  高圧電源
５４  アノード
６２  下配線
６３  上配線
６４  絶縁層
７１  フェースプレート
７２  支持枠
７３  メタルバック
７４  蛍光体膜
１００  画像形成装置
１０１  スペーサ
１０２  電子放出素子
【図１】
2005259551.tif 000007
【図２】
2005259551.tif 000008
【図３】
2005259551.tif 000009
【図４】
2005259551.tif 000010
【図５】
2005259551.tif 000011
【図６】
2005259551.tif 000012
【図７】
2005259551.tif 000013
【図８】
2005259551.tif 000014
【図９】
2005259551.tif 000015
【図１０】
2005259551.tif 000016
【図１１】
2005259551.tif 000017
【図１２】
2005259551.tif 000018
【図１３】
2005259551.tif 000019
【図１４】
2005259551.tif 000020
【図１５】
2005259551.tif 000021
【図１６】
2005259551.tif 000022
【図１７】
2005259551.tif 000023
【図１８】
2005259551.tif 000024
【図１９】
2005259551.tif 000025
【図２０】
2005259551.tif 000026
【図２１】
2005259551.tif 000027