(57)【要約】【課題】  複数の画像形成動作を実現できる画像処理手段を有する画像処理装置において、このうちの画像処理を複数のデータに対して同時に演算を実行できるＳＩＭＤ型のデータ演算手段を設けることにより、高速な処理を可能とすると共に、きめ細かくメモリの使用を可能とした画像処理装置を提供する。【解決手段】  この画像処理装置１００は、読取ユニット１と、センサボードユニット２と、画像データ制御部３と、画像処理プロセッサ４と、ビデオデータ制御部５と、作像ユニット（エンジン）６とを備える。さらに、シリアルバス７を介してプロセスコントローラ８と、ＲＯＭ９と、ＲＡＭ１０とを備える。またパラレルバス１１を介して画像メモリアクセス制御部１２とファクシミリ制御ユニット１３とを備え、さらに、画像メモリアクセス制御部１２に接続されるメモリモジュール１４と、システムコントローラ１５と、ＲＯＭ１６と、ＲＡＭ１７と、操作パネル１８とを備える。【選択図】  図２
2005078344.tif 000002
【特許請求の範囲】
【請求項１】
画像読み取り部より読み取られた画像データをディジタル変換して得られた画像信号、若しくはディジタル的に生成された画像情報を変換して得られた画像信号に対して、複数の画像形成動作を行うプログラマブルな画像処理手段を有する画像処理装置において、
前記画像処理手段は、同一の演算命令を複数のプロセッサに分配し、前記各プロセッサが持つ異なるデータに対して同時に演算を実行するＳＩＭＤ型のデータ演算手段と、画像処理に関する処理プログラムを格納するプログラム格納手段と、前記データ演算手段の画像処理に使用される複数のメモリと、該複数のメモリの接続を制御するメモリスイッチと、前記複数のメモリを個別に制御する複数のメモリコントローラと、前記プロセッサに画像データを入出力する複数のデータ入出力用バスと、前記複数のデータ入出力用バスと前記データ演算手段との接続を制御するバススイッチと、特定の演算を受け持って前記データ演算手段を補助する補助演算手段とを備えたことを特徴とする画像処理装置。
【請求項２】
前記メモリコントローラは、前記画像形成動作に応じて前記メモリ領域の読み出しおよび書き込みポインタの変更を行うことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記データ演算手段を補助する補助演算手段は、前記メモリからの画像データを転送する際、該画像データの重複または間引きを可能としたことを特徴とする請求項１および２に記載の画像処理装置。
【請求項４】
前記データ演算手段を補助する補助演算手段は、所定の階調数を有するルックアップテーブルのテーブル変換処理を実現可能としたことを特徴とする請求項１乃至３の何れか一項に記載の画像処理装置。
【請求項５】
前記データ演算手段を補助する補助演算手段は、時分割処理により異なるモードを並行に動作可能としたことを特徴とする請求項１乃至４の何れか一項に記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置に関し、さらに詳しくは、ディジタル複写機、ファクシミリ、プリンタ、スキャナ、または、それらの機能を統合したディジタル複合機等として適用される画像処理装置のメモリを有効利用する技術に関するものである。
【背景技術】
【０００２】
従来からディジタル複合機等の画像処理装置において、データ演算処理部にＳＩＭＤ（Single Instruction stream Multiple Data stream）型の演算処理方法を用い、高速且つプログラマブルに画像処理が可能な技術がある。尚、同一出願人による特開２００１−１６９０６８公報には、複数の画像形成動作を実現できるプログラマブルな画像処理プロセッサに、ＳＩＭＤ型のデータ演算処理部、複数のＲＡＭおよびメモリコントローラ、メモリスイッチを備え、メモリコントローラおよびメモリスイッチが、複数のＲＡＭをデータ演算処理部に対して選択的に接続し、複数の画像形成動作のうちの各画像形成動作にあてられるメモリ容量を変更する技術について開示されている。
【特許文献１】特開２００１−１６９０６８公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に開示されている従来技術では、メモリ容量の変更は基準となる容量を複数接続させることにより２倍、３倍といった定量的な変更のみであり、例えば、８Ｋバイトのメモリ２つを使って１２Ｋバイトと４Ｋバイトのメモリとして使用する方法については考慮されておらず、８Ｋバイトとして２つあるいは１６Ｋバイトとして１つのメモリとしてのみでしか動作させることが出来ないといった問題がある。
本発明は、かかる課題に鑑み、複数の画像形成動作を実現できる画像処理手段を有する画像処理装置において、このうちの画像処理を複数のデータに対して同時に演算を実行できるＳＩＭＤ型のデータ演算手段を設けることにより、高速な処理を可能とすると共に、きめ細かくメモリの使用を可能とした画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明はかかる課題を解決するために、請求項１は、画像読み取り部より読み取られた画像データをディジタル変換して得られた画像信号、若しくはディジタル的に生成された画像情報を変換して得られた画像信号に対して、複数の画像形成動作を行うプログラマブルな画像処理手段を有する画像処理装置において、前記画像処理手段は、同一の演算命令を複数のプロセッサに分配し、前記各プロセッサが持つ異なるデータに対して同時に演算を実行するＳＩＭＤ型のデータ演算手段と、画像処理に関する処理プログラムを格納するプログラム格納手段と、前記データ演算手段の画像処理に使用される複数のメモリと、該複数のメモリの接続を制御するメモリスイッチと、前記複数のメモリを個別に制御する複数のメモリコントローラと、前記プロセッサに画像データを入出力する複数のデータ入出力用バスと、前記複数のデータ入出力用バスと前記データ演算手段との接続を制御するバススイッチと、特定の演算を受け持って前記データ演算手段を補助する補助演算手段とを備えたことを特徴とする。
ＳＩＭＤ型のプロセッサは同一の演算命令を複数のプロセッサに分配し、各プロセッサが持つ異なるデータに対して同時に演算を実行するように構成されている。即ち異なるデータを並列に処理することにより高速なデータ処理が可能となる。本発明はこのようなＳＩＭＤ型のプロセッサを備え、且つ、ＳＩＭＤ型のプロセッサと複数のメモリ間にメモリスイッチを設けて、このメモリスイッチの接続モードをプログラマブルに設定することにより、ＳＩＭＤ型のプロセッサがメモリを有効に効率良く使用することができる。また、ＳＩＭＤ型のプロセッサには、このようなデータ演算手段を補助する補助演算手段を備えていて、逐次演算処理を実行する非ＳＩＭＤ型の構成を有している。非ＳＩＭＤ型の補助演算手段は、ＳＩＭＤ型のデータ演算手段では処理時間や工程数にとって不利な画像処理演算、たとえば、注目画素に対する周囲画素パターンを複数照らし合わせてマッチングさせる処理をおこなうように設けられた構成である。
かかる発明によれば、複数の画像形成動作を実現できる画像処理手段を有する画像処理装置において、このうちの画像処理を複数のデータに対して同時に演算を実行できるＳＩＭＤ型のデータ演算手段を設けることにより、高速な処理を可能とすると共に、補助演算手段により補助するので更に効率良く演算処理を行うことができる。
【０００５】
請求項２は、前記メモリコントローラは、前記画像形成動作に応じて前記メモリ領域の読み出しおよび書き込みポインタの変更を行うことを特徴とする。
たとえば接続モードとして複数のメモリを１つのメモリとして接続したとき、時分割で複数のメモリ領域を利用するために、それぞれの領域に応じて読み出しあるいは書き込みのポインタを切り替えれば、メモリの数および容量を仮想的に分割することが可能となり、メモリを有効に利用することが可能となる。
かかる発明によれば、複数の画像形成動作を実現できる画像処理手段を有する画像処理装置において、メモリの読み出しおよび書き込みポインタを画像形成動作に応じて変更するので、１つのメモリを複数の画像形成手段で共有し限られたリソースを有効に利用することができる。
請求項３は、前記データ演算手段を補助する補助演算手段は、前記メモリからの画像データを転送する際、該画像データの重複または間引きを可能としたことを特徴とする。
メモリコントローラの種類によって画像データ転送時に間引きあるいは重複を実施することも可能である。この動作の選択はメモリコントローラ制御用の間引き／重複動作指定ビットに所定の値を設定することによって利用可能となり、複数のメモリを使用して行われる。
かかる発明によれば、メモリの動作機能として画像データ転送の重複または間引きを実施することができるので、より高機能な画像形成動作を可能とし、より高画質な画像出力を可能とすることができる。
【０００６】
請求項４は、前記データ演算手段を補助する補助演算手段は、所定の階調数を有するルックアップテーブルのテーブル変換処理を実現可能としたことを特徴とする。
ルックアップテーブルをメモリ内に記憶しておき、入力画像データに応じてそのルックアップテーブルを参照して出力画像を生成する場合、メモリコントローラの種類によってテーブル変換を実施することも可能である。この動作の選択はメモリコントローラ制御用のテーブル変換動作指定ビットに所定の値を設定することによって利用可能となり、複数のメモリを使用して行われる。
かかる発明によれば、メモリの動作機能としてテーブル変換処理を実施することによって、より高機能な画像形成動作を可能とし、より高画質な画像出力を簡易な方法により出力することができる。
請求項５は、前記データ演算手段を補助する補助演算手段は、時分割処理により異なるモードを並行に動作可能としたことを特徴とする。
請求項４ではルックアップテーブルデータの格納領域以外を未使用領域となる。しかし、このように多くの領域を未使用領域とするのは効率的ではない。そこで、時分割処理により制御信号による選択や一定量の処理毎にモードを切り替えることにより、ＳＩＭＤ型演算処理を有効に行うことができる。
かかる発明によれば、時分割処理による並行動作を実施することにより、メモリを共有化することが可能となり、より効率的なシステムを構築可能な画像処理装置を提供することができる。
【発明の効果】
【０００７】
請求項１の発明によれば、複数の画像形成動作を実現できる画像処理手段を有する画像処理装置において、このうちの画像処理を複数のデータに対して同時に演算を実行できるＳＩＭＤ型のデータ演算手段を設けることにより、高速な処理を可能とすると共に、補助演算手段により補助するので更に効率良く演算処理を行うことができる。
また請求項２では、複数の画像形成動作を実現できる画像処理手段を有する画像処理装置において、メモリの読み出しおよび書き込みポインタを画像形成動作に応じて変更するので、１つのメモリを複数の画像形成手段で共有し限られたリソースを有効に利用することができる。
また請求項３では、メモリの動作機能として画像データ転送の重複または間引きを実施することができるので、より高機能な画像形成動作を可能とし、より高画質な画像出力を可能とすることができる。
また請求項４では、メモリの動作機能としてテーブル変換処理を実施することによって、より高機能な画像形成動作を可能とし、より高画質な画像出力を簡易な方法により出力することができる。
また請求項５では、時分割処理による並行動作を実施することにより、メモリを共有化することが可能となり、より効率的なシステムを構築可能な画像処理装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の一実施形態にかかる画像処理装置の構成を機能的に示すブロック図である。この画像処理装置１００は、画像データ制御ユニット１１０と、画像データを読み取る画像読取ユニット１２０と、画像を蓄積する画像メモリを制御して画像データの書き込み／読み出しを行う画像メモリ制御ユニット１３０と、画像データに対し加工・編集等の画像処理を施す画像処理ユニット１４０と、画像データを転写紙等に書き込む画像書込ユニット１５０を備えて構成される。
前記各ユニットは、画像データ制御ユニット１１０を中心に構成されており、画像読取ユニット１２０、画像メモリ制御ユニット１３０、画像処理ユニット１４０、及び画像書込ユニット１５０はいずれも画像データ制御ユニット１１０に接続されている。また画像データ制御ユニット１１０により行われる処理としては、データのバス転送効率を向上させるためのデータ圧縮処理（一次圧縮）、一次圧縮データの画像データへの転送処理、画像合成処理（複数ユニットからの画像データを合成する）、画像シフト処理（主走査および副走査方向への画像のシフト）、画像領域拡張処理（主走査および副走査方向への任意量の画像追加）、パラレルバス・インターフェース処理、シリアルバス・インターフェース処理、パラレルデータとシリアルデータのフォーマット変換処理、画像読取ユニットとのインターフェース処理、及び画像処理ユニットのインターフェース処理等である。
【０００９】
また画像読取ユニット１２０により行われる処理としては、光学系による原稿反射光の読み取り処理、ＣＣＤ（Charge Coupled Device：電荷結合素子）での電気信号への変換処理、Ａ／Ｄ変換器でのディジタル化処理、シェーディング補正処理（光源の照度分布ムラを補正する処理）、及びスキャナγ補正処理（読み取り系の濃度特性を補正する処理）等である。
また画像メモリ制御ユニット１３０により行われる処理としては、システムコントローラとのインターフェース制御処理、パラレルバス制御処理、ゼットワーク制御処理、シリアルバス制御処理（複数の外部シリアルポートの制御処理）、内部バスインターフェース制御処理（操作部とのコマンド制御処理）、ローカルバス制御処理（システムコントローラを起動させるためのＲＯＭ／ＲＡＭフォントデーあのアクセス制御）、メモリモジュールの動作制御処理（メモリモジュールの書き込み／読み出し制御処理等）メモリモジュールへの動作制御処理（複数のユニットからのメモリアクセス要求の調停を行う処理）、データ圧縮／伸張処理、及び画像編集処理（画像データの回転、メモリ上での画像合成処理等）等である。
また画像処理ユニット１４０により行われる処理としては、シェーディング補正処理（光源の照度分布ムラを補正する処理）、スキャナγ補正処理（読み取り系の濃度特性を補正する処理）、ＭＴＦ補正処理、平滑化処理、主走査方向への任意変倍処理、濃度変換（γ変換処理）、単純多値化処理、単純二値化処理、誤差拡散処理、ディザ処理、ドット配置位相制御処理、孤立点除去処理、像域分離処理（色判定、属性判定、適応処理）、及び密度変換処理等である。
また画像書込ユニット１５０により行われる処理としては、エッジ平滑処理（ジャギー補正処理）、ドット再配置のための補正処理、画像信号のパルス制御処理、及びパラレルデータとシリアルデータのフォーマット変換処理等である。
【００１０】
次に本実施形態にかかる画像処理装置１００がディジタル複写機を構成する場合のハードウェア構成について説明する。図２は本実施形態にかかる画像処理装置１００のハードウェア構成の一例を示すブロック図である。この画像処理装置１００は、読取ユニット１と、センサボードユニット２と、画像データ制御部３と、画像処理プロセッサ４と、ビデオデータ制御部５と、作像ユニット（エンジン）６とを備える。さらに、シリアルバス７を介してプロセスコントローラ８と、ＲＯＭ９と、ＲＡＭ１０とを備える。この構成のうち、画像処理プロセッサ４は、画像に基づいて作成されたディジタル信号である画像データを顕像として出力できるように処理し、複数の画像形成動作を実現できるプログラマブルな画像処理手段である。また、画像データ制御部３は、画像データを伝送するデータバスと画像処理プロセッサ４による画像処理に用いられる処理ユニットとの間の画像データの伝送を一括して管理する画像データ伝送管理手段である。また、パラレルバス１１を介して画像メモリアクセス制御部１２とファクシミリ制御ユニット１３とを備え、さらに、画像メモリアクセス制御部１２に接続されるメモリモジュール１４と、システムコントローラ１５と、ＲＯＭ１６と、ＲＡＭ１７と、操作パネル１８とを備える。このような構成のうち、画像メモリアクセス制御部１２とメモリモジュール１４がＲＯＭ１６、ＲＡＭ１７に対する画像データのアクセスを一括して管理する画像データ記憶管理手段である。
ここで、図２の各構成部と図１に示した各ユニットとの関係について説明する。読取ユニット１およびセンサボードユニット２により、図１に示した画像読取ユニット１２０の機能を実現する。また同様に、画像データ制御部３により、画像データ制御ユニット１１０の機能を実現する。また同様に、画像処理プロセッサ４により画像処理ユニット１４０の機能を実現する。また同様に、ビデオデータ制御部５および作像ユニット（エンジン）６により画像書込ユニット１５０の機能を実現する。また同様に、画像メモリアクセス制御部１２およびメモリモジュール１４により画像メモリ制御ユニット１３０の機能を実現する。
【００１１】
次に、図２の各構成部の機能について説明する。原稿を光学的に読み取る読取ユニット１は、図示しないランプとミラーとレンズから構成され、原稿に対するランプ照射の反射光をミラーおよびレンズにより受光素子に集光する。受光素子、たとえばＣＣＤはセンサボードユニット２に搭載され、ＣＣＤにおいて電気信号に変換された画像データはディジタル信号に変換された後、センサボードユニット２から出力される。センサボードユニット２から出力された画像データは画像データ制御部３に入力される。機能デバイス（処理ユニット）およびデータバス間における画像データの伝送は画像データ制御部３がすべて制御する。
また画像データ制御部３は、画像データに関し、センサボードユニット２、パラレルバス１１、画像処理プロセッサ４間のデータ転送、画像データに対するプロセスコントローラ８と画像処理装置１００の全体制御を司るシステムコントローラ１５との間の通信を行う。また、ＲＡＭ１０は、プロセスコントローラ８のワークエリアとして使用され、ＲＯＭ９はプロセスコントローラ８のブートプログラム等を記憶している。そしてセンサボードユニット２から出力された画像データは、画像データ制御部３を経由して画像処理プロセッサ４に転送され、光学系およびディジタル信号への量子化にともなう信号劣化（スキャナ系の信号劣化とする）を補正し、再度、画像データ制御部３へ出力される。
また画像メモリアクセス制御部１２は、メモリモジュール１４に対する画像データの書き込み／読み出しを制御する。また、パラレルバス１１に接続される各構成部の動作を制御する。また、ＲＡＭ１７はシステムコントローラ１５のブートプログラム等を記憶している。
また操作パネル１８は、画像処理装置１００が行うべき処理を入力する。たとえば、処理の種類（複写、ファクシミリ送信、画像読込、プリント等）および処理の枚数等を入力する。これにより、画像データ制御情報の入力を行うことができる。なお、ファクシミリ制御ユニット１３の内容については後述する。
【００１２】
次に、読み取った画像データにはメモリモジュール１４に蓄積して再利用するジョブと、メモリモジュール１４に蓄積しないジョブとがあり、それぞれの場合について説明する。メモリモジュール１４に蓄積する例としては、１枚の原稿について複数枚を複写する場合に、読取ユニット１を１回だけ動作させ、読取ユニット１により読み取った画像データをメモリモジュール１４に蓄積し、蓄積された画像データを複数回読み出すという方法がある。またメモリモジュール１４を使用しない例としては、１枚の原稿を１枚だけ複写する場合に、読み取り画像データをそのまま再生すれば良いので、画像メモリアクセス制御部１２によるメモリモジュールへ１４のアクセスを行う必要はない。
またメモリモジュール１４を使用しない場合、画像処理プロセッサ４から画像データ制御部３へ転送されたデータは、再度画像データ制御部３から画像処理プロセッサ４へ戻される。画像処理プロセッサ４においては、センサボードユニット２におけるＣＣＤによる輝度データを面積階調に変換するための画質処理を行う。画質処理後の画像データは画像処理プロセッサ４からビデオデータ制御部５に転送される。面積階調に変化された信号に対しドット配置に関する後処理、およびドットを再現するためのパルス制御を行い、その後、作像ユニット６において転写紙上に再生画像を形成する。
【００１３】
次に、メモリモジュール１４に蓄積し画像読み出し時に付加的な処理、たとえば、画像方向の回転、画像の合成等を行う場合の画像データの流れについて説明する。画像処理プロセッサ４から画像データ制御部３へ転送された画像データは、画像データ制御部３からパラレルバス１１を経由して画像メモリアクセス制御部１２に送られる。ここでは、システムコントローラ１５の制御に基づいて画像データとメモリモジュール１４のアクセス制御、外部ＰＣ（パーソナル／コンピュータ）１９のプリント用データの展開、メモリモジュール１４の有効活用のための画像データの圧縮／伸張を行う。
また画像メモリアクセス制御部１２へ送られた画像データは、データ圧縮後、メモリモジュール１４へ蓄積され、蓄積された画像データは必要に応じて読み出される。読み出された画像データは伸張され、本来の画像データに戻し、画像メモリアクセス制御部１２からパラレルバス１１を経由して画像データ制御部３へ戻される。そして画像データ制御部３から画像処理プロセッサ４への転送後は、画質処理およびビデオデータ制御部５でのパルス制御を行い、作像ユニット６において転写紙上に再生画像を形成する。このような画像データの流れにおいて、パラレルバス１１および画像データ制御部３でのバス制御によりディジタル複写機の機能を実現する。ファクシミリ送信機能は読み取られた画像データを画像処理プロセッサ４によって画像処理を施し、画像データ制御部３およびパラレルバス１１を経由してファクシミリ制御ユニット１３へ転送する。そしてファクシミリ制御ユニット１３にて通信網へのデータ変換を行い、公衆回線（ＰＮ）２０へファクシミリデータとして送信する。一方、受信されたファクシミリデータは、公衆回線（ＰＮ）２０から回線データをファクシミリ制御ユニット１３にて画像データに変換され、パラレルバス１１および画像データ制御部３を経由して画像処理プロセッサ４へ転送される。この場合、特別な画像処理は行わず、ビデオデータ制御部５においてドット再配置およびパルス制御を行い、作像ユニットにおいて転写紙上に再生画像を形成する。
【００１４】
また複数ジョブ、たとえば、コピー機能、ファクシミリ送受信機能、プリンタ出力機能が並行に動作する状況において、読取ユニット１、作像ユニット６およびパラレルバス使用権のジョブへの割り振りをシステムコントローラ１５およびプロセスコントローラ８において制御する。プロセスコントローラ８は画像データの流れを制御し、システムコントローラ１５はシステム全体を制御し、各リソースの起動を管理する。また、ディジタル複合機の機能選択は操作パネル（操作部）１８において選択入力し、コピー機能、ファクシミリ機能等の処理内容を設定する。
またシステムコントローラ１５とプロセスコントローラ８は、パラレルバス１１、画像データ制御部３およびシリアルバス７を介して相互に通信を行う。具体的には、画像データ制御部３内においてパラレルバス１１とシリアルバス７とのデータインターフェースのためのデータフォーマット変換を行うことにより、システムコントローラ１５とプロセスコントローラ８間の通信を行う。
【００１５】
図３は、本発明の画像処理プロセッサの構成を説明するための図である。この画像処理プロセッサは、ＳＩＭＤ型のデータ演算処理部３０を有している。なおＳＩＭＤとは、複数のデータに対し単一の命令を並列に実行させるもので、複数のＰＥ（Processor Element）により構成される。
図４はＳＩＭＤ型プロセッサの概略構成を示す図である。ＳＩＭＤ型プロセッサは、図４に示したように、それぞれのＰＥがデータを格納するレジスタ（Ｒｅｇ）３１、他のＰＥレジスタをアクセスするためのマルチプレクサ（ＭＵＸ）３２、バレルシフタ（Ｓｈｉｆｔ  Ｅｘｐａｎｄ）３３、論理演算器（ＡＬＵ）３４、論理結果を格納するアキュムレータ（Ａ）３５、アキュムレータ３５の内容を一時的に退避させるテンポラリレジスタ（Ｆ）３６から構成される。各レジスタはアドレスバスおよびデータバス（リード線およびワード線）に接続されており、処理を規定する命令コード、処理の対象となるデータを格納する。レジスタ３１の内容は論理演算器３４に入力され、演算処理結果はアキュムレータ３５に格納される。結果をＰＥ外部に取り出すために、テンポラリレジスタ３６にいったん退避させる。テンポラリレジスタ３６の内容を取り出すためことにより、対象データに対する処理結果が得られる。命令コードは各ＰＥに同一内容で与え、処理の対象データをＰＥ毎に異なる状態で与え、隣接ＰＥのレジスタの内容をマルチプレクサ３２において参照することで演算結果は並列処理され、各アキュムレータ３５に出力される。
【００１６】
図３において、画像処理プロセッサ４は、さらに、このようなＳＩＭＤ型のデータ演算処理部３０の画像処理に使用される複数のメモリであるＲＡＭ４０と、このＲＡＭ４０のそれぞれを制御するメモリコントローラＡ（メモコンＡ）４１、またはメモリコントローラＢ（メモコンＢ）４２、またはメモリコントローラＣ（メモコンＣ）４３と、ＲＡＭの接続を制御するメモリスイッチ４４と、画像処理プロセッサ４に画像データを入出力するデータ入出力用バス４５、４６と、データ入出力用バス４５、４６とデータ演算処理部３０との接続を制御するバススイッチ４７とを備えている。なお、データ入出力用バス４５、４６には、画像データ４８とともに画像データ制御部３と授受される制御信号４９も入出力している。また、画像処理プロセッサ４は、このようなデータ演算処理部３０を補助する補助演算処理部３０ａを備えていて、逐次演算処理を実行する非ＳＩＭＤ型の構成を有している。非ＳＩＭＤ型の補助演算処理部３０ａは、ＳＩＭＤ型のデータ演算処理部３０では処理時間や工程数にとって不利な画像処理演算、たとえば、注目画素に対する周囲画素パターンを複数照らし合わせてマッチングさせる処理をおこなうように設けられた構成である。さらに、データ演算処理部３０には演算処理を実行する図示しないＣＰＵやＣＰＵの演算処理に用いられるプログラム等を記憶するＲＯＭ、演算結果を記憶するＲＡＭを備えたメモリ部が設けられている。データ演算処理部３０はこのＣＰＵのＰＥと外部とのデータインターフェースであるレジスタＲ０〜Ｒ７を有している。
このように構成された画像処理プロセッサ４はＳＩＭＤ型のデータ演算処理部３０に記憶されたプログラムに従い動作する。即ち、本実施形態の画像処理プロセッサ４は、データ入出力用バス４５、４６を介して画像データ制御部３から画像データ４８とともに制御信号４９を入力する。この制御信号４９および画像データ４８は、バススイッチ４７を通じてメモリスイッチ４４に入力する。そして、メモコンＢ４２からレジスタを介してデータ演算処理部３０のＣＰＵに入力する。
【００１７】
次に、上述したＲＡＭの接続モード、バススイッチの接続モード、メモリスイッチの接続モードについて具体的に説明する。図５はＲＡＭ４０の接続モードを示した図である。本実施形態におけるメモリスイッチ４４はモードＡ〜モードＯの合計１５個の接続モードを有する。
「モードＡ」は、レジスタＲ０〜Ｒ７に接続された８個のメモコン４１、４３が２個ずつの３組に分けて使用される。各組（Ｒ２とＲ３、Ｒ４とＲ５、Ｒ６とＲ７）のレジスタに接続されるＲＡＭを１個のＲＡＭに対してノーマルアクセス（ＲＡＭ１個ノーマル）する動作、２個のＲＡＭに対してノーマルアクセス（ＲＡＭ２個ノーマル）する動作のいずれかで使用できる。レジスタＲ２とＲ３についてはさらに２個のＲＡＭに対して交互にアクセス（ＲＡＭ２個トグル）する動作としても使用できる。
「モードＢ」は、レジスタＲ０およびＲ５をそれぞれＲＡＭ１個ノーマル、レジスタＲ２とＲ３をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルまたはＲＡＭ２個トグル、レジスタＲ６とＲ７をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルのいずれかで使用できる。
「モードＣ」は、レジスタＲ２をＲＡＭ１個ノーマル、レジスタＲ４を３個のＲＡＭに対してノーマルアクセス（ＲＡＭ３個ノーマル）する動作、レジスタＲ６とＲ７をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルのいずれかで使用できる。
「モードＣ」は、レジスタＲ２をＲＡＭ１個ノーマル、レジスタＲ４を３個のＲＡＭに対してノーマルアクセス（ＲＡＭ３個ノーマル）する動作、レジスタＲ６とＲ７をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルのいずれかで使用できる。
「モードＤ」は、レジスタＲ２を４個のＲＡＭを２個ずつ２組に分け、各組に対してトグルアクセス（ＲＡＭ２個トグル）する動作、レジスタＲ６とＲ７をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルのいずれかで使用できる。
「モードＥ」は、レジスタＲ２をＲＡＭ３個ノーマル、レジスタＲ３をＲＡＭ２個ノーマル、レジスタＲ４とＲ５をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルのいずれかで使用できる。
「モードＦ」は、レジスタＲ２およびＲ４をそれぞれＲＡＭ３個ノーマルとして使用できる。
「モードＧ」は、レジスタＲ２を６個のＲＡＭを３個ずつ２組に分け、各組に対してトグルアクセスする（ＲＡＭ３個トグル）する動作として使用できる。
【００１８】
「モードＨ」は、レジスタＲ１およびＲ７をＲＡＭ１個ノーマル、レジスタＲ２とＲ３をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルまたはＲＡＭ１個トグル、レジスタＲ４とＲ５をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルのいずれかで使用できる。
「モードＩ」は、レジスタＲ０、Ｒ１、Ｒ５およびＲ７をＲＡＭ１個ノーマル、レジスタＲ２とＲ３をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルまたはＲＡＭ１個トグルのいずれかで使用できる。
「モードＪ」は、レジスタＲ１、Ｒ２およびＲ７をそれぞれＲＡＭ１個ノーマル、レジスタＲ４をＲＡＭ３個ノーマルとして使用できる。
「モードＫ」は、レジスタＲ１およびＲ７をそれぞれＲＡＭ１個ノーマル、レジスタＲ２をＲＡＭ１個トグルとして使用できる。
「モードＬ」は、レジスタＲ０およびＲ３をそれぞれＲＡＭ１個ノーマル、レジスタＲ４とＲ５およびＲ６とＲ７をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルのいずれかで使用できる。
「モードＭ」は、レジスタＲ０、Ｒ１、Ｒ３およびＲ７をそれぞれＲＡＭ１個ノーマル、レジスタＲ４とＲ５をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルのいずれかで使用できる。
「モードＮ」は、レジスタＲ０をＲＡＭ１個ノーマル、レジスタＲ４をＲＡＭ３個ノーマル、レジスタＲ６とＲ７をＲＡＭ１個ノーマルまたはＲＡＭ２個ノーマルのいずれかで使用できる。
「モードＯ」は、レジスタＲ０、Ｒ１およびＲ７をＲＡＭ１個ノーマル、レジスタＲ４をＲＡＭ３個ノーマルとして使用できる。
【００１９】
なお、ノーマル動作かトグル動作かの指定は、メモリコントローラ制御用のＲＡＭトグル指定ビットに所定の値を設定することによって行われる。またメモコンの種類によって画像データ転送時に間引きあるいは重複を実施することも可能で、この動作の選択はメモリコントローラ制御用の間引き／重複動作指定ビットに所定の値を設定することによって利用可能となり、２つのＲＡＭ１個ノーマルあるいはＲＡＭ１個ノーマルとＲＡＭ２個トグルの複数のメモリを使用して行われる。この機能が利用できるメモコンをメモコンＡとする。そしてこれらの処理は補助演算処理部３０ａにより行われる。上記「モードＡ」で全てＲＡＭ１個ノーマルとし、レジスタＲ２およびＲ３とメモコンＡによる重複動作を行う場合、レジスタＲ２およびＲ３において、メモリコントローラ制御用の重複動作指定ビットにて重複動作モードとし、Ｒ２には画像データ転送時の重複を制御する制御ビットが用意されている。この制御ビットに従ってデータ演算処理部３０とＲ３間でのデータ転送時に重複処理を行う。
ここで、上記２つの動作モードを時分割で切り替えることによって必要に応じて異なる画像処理機能を並行に実行でき、かつ、より効率的にメモリを利用することができる。たとえば、図６のように制御信号により２つのモードを選択することとし、メモリコントローラ制御用の間引き／重複指定ビットを制御信号１がＬｏｗのときＦＩＦＯモードに設定し、制御信号２がＬｏｗのとき間引きまたは重複モードに設定するようなプログラムを格納しておけば、制御信号に従った時分割処理が可能となり、１組のメモリで２通りの使用方法が並行に実行でき、また、効率的にメモリを利用できる。
また、メモコンの種類によってテーブル変換を実施することも可能で、この動作の選択はメモリコントローラ制御用のテーブル変換動作指定ビットに所定の値を設定することによって利用可能となり、ＲＡＭ１個ノーマルの２つのメモリを使用して行われる。この機能が利用できるメモコンをメモコンＣ４３とする。
【００２０】
図７は前記「モードＡ」で全てＲＡＭ１個ノーマルとし、レジスタＲ７とメモコンＣによる２５６階調テーブル変換処理を行う場合のメモリの状態であり、８Ｋ［ｂｙｔｅ］のメモリ容量を持つレジスタＲ７の先頭から２５６［ｂｙｔｅ］分をルックアップテーブルデータの格納領域とし、以降未使用領域となる。
しかし、このように多くの領域を未使用領域となるのは効率的ではない。そこで、時分割処理によりモードを切り替えることとする。図６のように制御信号による選択や図８のようにＦＩＦＯモード５０とテーブル変換モード５１を一定量の処理毎に切り替えてもよい。このように一定量の処理毎に切り替えることはＳＩＭＤ型演算処理には有効な手段である。
また図９のようにテーブルデータ５２とテンポラリ（画像データ）５３になるように接続を変えれば図８の時分割処理が可能となる。
また、たとえば図５のモードＡのレジスタＲ２とＲ３をＲＡＭ２個ノーマルとして複数のメモリを１つのメモリとして接続したとき、図１０のように時分割でメモリ領域１、メモリ領域２、メモリ領域３を利用するために、それぞれの領域に応じて読み出しあるいは書き込みのポインタ（ポインタ１、ポインタ２、ポインタ３）を切り替えれば、メモリの数および容量を仮想的に分割することが可能となり、メモリを有効に利用することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態における画像処理装置の構成の一例を示すブロック図である。
【図２】本発明の実施形態における画像処理装置のハードウェア構成の一例を示す図である。
【図３】本発明の実施形態における画像処理プロセッサの構成の一例を示す図である。
【図４】一般的なＳＩＭＤ型画像処理プロセッサの構成を示す図である。
【図５】図３に示したメモリスイッチにおけるＲＡＭの接続モードを示す図である。
【図６】本発明の実施形態における制御信号によるモード切替を示す説明図である。
【図７】本発明の実施形態におけるテーブル変換時のメモリの状態を示す説明図である。
【図８】本発明の実施形態における時分割処理を示す説明図である。
【図９】本発明の実施形態における時分割処理時のメモリの状態を示す説明図である。
【図１０】本発明の実施形態における時分割処理時のメモリの状態を示す説明図である。
【符号の説明】
【００２２】
１  読取ユニット、２  センサボードユニット、３  画像データ制御部、４  画像処理プロセッサ、５  ビデオデータ制御部、６  作像ユニット（エンジン）、７  シリアルバス、８  プロセスコントローラ、９  ＲＯＭ、１０  ＲＡＭ、１１  パラレルバス、１２  画像メモリアクセス制御部、１３  ファクシミリ制御ユニット、１４  メモリモジュール、１５  システムコントローラ、１６  ＲＯＭ、１７  ＲＡＭ、１８  操作パネル
【図１】
2005078344.tif 000003
【図２】
2005078344.tif 000004
【図３】
2005078344.tif 000005
【図４】
2005078344.tif 000006
【図５】
2005078344.tif 000007
【図６】
2005078344.tif 000008
【図７】
2005078344.tif 000009
【図８】
2005078344.tif 000010
【図９】
2005078344.tif 000011
【図１０】
2005078344.tif 000012