(57)【要約】【課題】  オーディオ入力信号に対して広いダイナミックレンジを確保できるとともに、線形性が良く、かつ、ＣＭＯＳトランジスタで構成し得るオートレベルコントロール（ＡＬＣ）システムの提供。【解決手段】  ＡＬＣシステムにおいて減衰用抵抗とともに減衰器を構成する可変インピーダンス回路２は、出力が減衰用抵抗と接続されるＣＭＯＳトランジスタを用いたトランスコンダクタンスアンプ８と、その接続点の電圧を分割してトランスコンダクタンスアンプ８に入力する電圧分割手段９と、を備える。【選択図】  図１
2005159757.tif 000002
【特許請求の範囲】
【請求項１】
減衰用抵抗と可変インピーダンス回路を有しオーディオ入力信号を減衰させる減衰器と、減衰器の出力信号を増幅してオーディオ出力信号を出力する増幅器と、オーディオ出力信号を検波して可変インピーダンス回路のインピーダンスを制御する検波器と、を備えるオートレベルコントロールシステムにおいて、
前記可変インピーダンス回路は、出力端が前記減衰用抵抗に接続されるＣＭＯＳトランジスタを用いたトランスコンダクタンスアンプと、その接続部の電圧を分割してトランスコンダクタンスアンプの制御端に入力する電圧分割手段と、を備えることを特徴とするオートレベルコントロールシステム。
【請求項２】
請求項１に記載のオートレベルコントロールシステムにおいて、
前記電圧分割手段は複数の抵抗で構成されることを特徴とするオートレベルコントロールシステム。
【請求項３】
請求項１又は２に記載のオートレベルコントロールシステムを備えるデジタル電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オートレベルコントロール（以下ＡＬＣ）システムに関し、詳しくは、録音又は再生するオーディオ入力信号レベルに対して、広いダイナミックレンジが確保できるとともに良好な線形性が得られ、かつＣＭＯＳ構成が可能となるようなＡＬＣシステムに関する。また、それを備えるデジタルビデオカメラ（ＤＶＣ）、デジタルスチールカメラ（ＤＳＣ）等のデジタル電子機器に関する。
【背景技術】
【０００２】
一般に、ＤＶＣ，ＤＳＣ等のデジタル電子機器に搭載されるオーディオ装置は、ＡＬＣシステム（例えば特許文献１）を備える。このＡＬＣシステムの基本構成を図５に示す。このＡＬＣシステム５０は、減衰用抵抗６１と可変インピーダンス回路６２を有して入力端子ＩＮの入力信号、すなわちオーディオ入力信号を減衰させる減衰器５４と、減衰器５４の出力信号を増幅して出力端子ＯＵＴに出力信号、すなわちオーディオ出力信号を出力する増幅器５１と、出力端子ＯＵＴの出力信号（オーディオ出力信号）を検波して可変インピーダンス回路６２のインピーダンスを制御する検波器５２と、から構成される。減衰器５４は、入力端子ＩＮと基準電圧ＢＩＡＳとの間に、抵抗値Ｒ１の減衰用抵抗６１及びインピーダンス（抵抗値）ＶＲの可変インピーダンス回路６２が直列接続され、減衰用抵抗６１及び可変インピーダンス回路６２の接続部（Ａ点）からオーディオ入力信号を減衰させた信号を出力する。具体的には、オーディオ入力信号の電圧を、ＶＲ／（ＶＲ+Ｒ１）の比率で減衰させてＡ点から出力する。増幅器５１は、オペアンプ６６とオペアンプ６６の出力端と基準電圧ＢＩＡＳとの間に直列接続される抵抗値Ｒ２の抵抗６３と抵抗値Ｒ３の抵抗６４で構成される非反転増幅器であり、オペアンプ６６の非反転入力端子に減衰器５４の出力信号が入力され、オペアンプ６６の反転入力端子に抵抗６３及び抵抗６４の接続点の電圧を入力する。従って、増幅器５１は、減衰器５４の出力信号、すなわち、Ａ点における信号を、１＋（Ｒ２／Ｒ３）の増幅率でもって増幅し、オーディオ出力信号として出力端子ＯＵＴに出力する。検波器５２は、その入力端がＢ点、すなわち出力端子ＯＵＴに接続され、出力端が減衰器５４の可変インピーダンス回路６２、詳しくはその制御入力端子ＡＤＪに接続される。従って、検波器５２は、オーディオ出力信号を検波して直流電圧に変換し、この出力電圧を可変インピーダンス回路６２の制御入力端子ＡＤＪに入力することにより、そのインピーダンスを制御する。
【０００３】
次に、ＡＬＣシステム５０の基本動作を説明する。ＡＬＣシステム５０では、出力端子ＯＵＴから外部に出力されるオーディオ出力信号（すなわちＢ点の電圧）の最大電圧（例えば３００ｍＶ）が設定される。Ｂ点の電圧がこの最大電圧に至らなければ、可変インピーダンス回路６２のインピーダンスは初期設定値から変化しない。Ｂ点の電圧が最大電圧を超えるようなオーディオ入力信号の電圧が入力端子ＩＮに与えられると、検波器５２の出力電圧を受けて可変インピーダンス回路６２のインピーダンスは減少し、Ａ点（すなわち増幅器５１の入力）の信号レベルは下がり、Ｂ点の電圧も下がる。このように、ＡＬＣシステム５０は、Ｂ点の最大電圧を常に例えば３００ｍVにするように動作する。
【０００４】
次に、ＡＬＣシステム５０の可変インピーダンス回路６２に適用可能な従来の可変インピーダンス回路１０２を図６に示す。この可変インピーダンス回路１０２は、具体的にはバイポーラトランジスタを用いたトランスコンダクタンスアンプにより構成される。図５における検波器５２の出力電圧は制御入力端子ＡＤＪに入力され、その出力電圧に応じた電流が可変電流源１１６に流れる。この電流と定電流源１１５の電流の合計（トータル電流Ｉ０）により可変インピーダンス回路１０２のインピーダンスが決定される。
【０００５】
図５におけるＡ点に相当する端子Ａの電圧は、基準電圧ＢＩＡＳを中心として変化する。この電圧変化（差動電圧）に従った電流Ｉ１及びＩ２が入力差動トランジスタ１１１及び１１２を流れ、トータル電流Ｉ０となり可変電流源１１６と定電流源１１５に流れ込む。入力差動トランジスタ１１１を流れる電流Ｉ１は能動負荷トランジスタ１１３に流れ、能動負荷トランジスタ１１３とカレントミラー回路を構成する能動負荷トランジスタ１１４には電流Ｉ１が流れる。従って、端子Ａには電流Ｉ１とＩ２の差が入力電流Ｉ３として流れる。
【０００６】
図７（ａ）は端子Ａの差動電圧に対する電流Ｉ１及びＩ２を示している。曲線ａはトータル電流Ｉ０が例えば１００μＡの場合を、曲線ｂはトータル電流Ｉ０が例えば２００μＡの場合を示している。差動電圧が０のとき、電流Ｉ１とＩ２は等しい。この状態から差動電圧が増えた場合、ΔＶＬになるまでは線形性を保って電流Ｉ１は減り、電流Ｉ２は増える。逆に、差動電圧が減った場合、−ΔＶＬになるまでは線形性を保って電流Ｉ１は増え、電流Ｉ２は減る。従って、差動電圧が−ΔＶＬからΔＶＬまでの範囲では良好な線形性を有するダイナミックレンジとなる。ここで重要なことは、トータル電流Ｉ０が増減しても良好な線形性を有するダイナミックレンジ（−ΔＶＬからΔＶＬまで）は一定であることである。
【０００７】
図７（ｂ）は端子Ａの差動電圧に対する入力電流Ｉ３を示している。可変インピーダンス回路１０２のインピーダンスは、差動電圧に対する入力電流Ｉ３の増加率の逆数となる。すなわち、入力電流Ｉ３の差動電圧に対する増加率が高ければインピーダンスは小さく、増加率が低ければインピーダンスは大きい。そして、トータル電流Ｉ０が２００μＡの場合（曲線ｂ）、トータル電流Ｉ０が１００μＡの場合（曲線ａ）よりインピーダンスは小さい。従って、可変インピーダンス回路１０２は、トータル電流Ｉ０を増減することによってインピーダンスを変化させることができるのである。
【０００８】
【特許文献１】特開平１−１１４２０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このように、図５における減衰器５４の可変インピーダンス回路６２として、上述したトランスコンダクタンスアンプを用いた可変インピーダンス回路１０２は、トータル電流Ｉ０が増減しても広いダイナミックレンジと良好な線形性を保持するバイポーラトランジスタが使用されている。従って、ＤＶＣ，ＤＳＣ等のデジタル電子機器に搭載されるオーディオ装置は、通常、ＡＬＣシステムを実現する部分をバイポーラプロセスの１個のＩＣとし、その他の信号処理部をＣＭＯＳプロセスの１個のＩＣとする２チップ構成か、ＡＬＣシステムを実現する部分にバイポーラトランジスタを、その他の信号処理部にＣＭＯＳトランジスタを使用したＢｉＣＭＯＳプロセスの１チップ構成とされている。
【００１０】
ところで、ＤＶＣ，ＤＳＣ等のデジタル電子機器に搭載されるオーディオ装置は、近年ますますコスト低減かつ小型化の要求が高まっている。上述した従来のものにあっては、バイポーラプロセスのＩＣとＣＭＯＳプロセスのＩＣから成る２チップ構成やＢｉＣＭＯＳプロセスの１チップ構成であるため、さらなるコスト低減かつ小型化には限界がある。そこで、本願発明者は、ＡＬＣシステムを実現する部分とその他の信号処理部を、ＣＭＯＳトランジスタのみを用いた１チップ構成、すなわちフルＣＭＯＳ１チップ構成で実現することに着目した。
【００１１】
そこでまず、図６のバイポーラトランジスタを用いた可変インピーダンス回路１０２を、図８に示すように、ＣＭＯＳに置き換えることを検討した。この可変インピーダンス回路２０２は、Ｎ型ＭＯＳトランジスタの入力差動トランジスタ２１１及び２１２と、Ｐ型ＭＯＳトランジスタの能動負荷トランジスタ２１３及び２１４と、定電流源２１５と、可変電流源２１６と、から構成される。この可変インピーダンス回路２０２は、端子Ａの差動電圧に対する入力差動トランジスタ２１１及び２１２に流れる電流Ｉ１及びＩ２の特性は図９（ａ）に、その差である入力電流Ｉ３の特性は図９（ｂ）に、それぞれ示すものであった。これら特性図において、トータル電流Ｉ０が例えば１００μＡの場合の曲線ａでは−ΔＶＬaからΔＶＬaまでが、トータル電流Ｉ０が例えば２００μＡの場合の曲線ｂでは−ΔＶＬbからΔＶＬbまでが、それぞれ良好な線形性を有するダイナミックレンジとなる。従って、この可変インピーダンス回路２０２は、良好な線形性を有するダイナミックレンジが狭くなり、しかもトータル電流Ｉ０が増減すると変動し、特にトータル電流Ｉ０が少なくなるほどダイナミックレンジが狭くなるものであった。
【００１２】
本発明は、係る事由に鑑みてなされたものであり、その目的は、オーディオ入力信号に対して広いダイナミックレンジを確保できるとともに、線形性が良く、かつ、ＣＭＯＳトランジスタで構成し得るＡＬＣシステムを提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、請求項１に係るオートレベルコントロールシステムは、減衰用抵抗と可変インピーダンス回路を有しオーディオ入力信号を減衰させる減衰器と、減衰器の出力信号を増幅してオーディオ出力信号を出力する増幅器と、オーディオ出力信号を検波して可変インピーダンス回路のインピーダンスを制御する検波器と、を備えるオートレベルコントロールシステムにおいて、前記可変インピーダンス回路は、出力端が前記減衰用抵抗に接続されるＣＭＯＳトランジスタを用いたトランスコンダクタンスアンプと、その接続部の電圧を分割してトランスコンダクタンスアンプの制御端に入力する電圧分割手段と、を備えることを特徴とする。
【００１４】
請求項２に係るオートレベルコントロールシステムは、請求項１に記載のオートレベルコントロールシステムにおいて、前記電圧分割手段は複数の抵抗で構成されることを特徴とする。
【００１５】
請求項３に係るデジタル電子機器は、請求項１又は２に記載のオートレベルコントロールシステムを備えることを特徴とする。
【発明の効果】
【００１６】
本発明のオートレベルコントロール（ＡＬＣ）システムは、ＣＭＯＳトランジスタによる構成でも、電圧分割手段にて差動電圧を調整することにより、広いダイナミックレンジと良好な線形性を得ることができ、ＤＶＣ，ＤＳＣ等のデジタル電子機器に搭載されるオーディオ装置をフルＣＭＯＳ１チップ構成にすることが実現可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態であるＡＬＣシステムについて説明する。このＡＬＣシステムは、全体の構成は基本的には前述した図５と同様であり、減衰器５４、増幅器５１、検波器５２を有し、減衰器５４の可変インピーダンス回路６２のみが異なる。すなわち、この実施形態の可変インピーダンス回路２は、図１に示すように、ＣＭＯＳトランジスタを用いたトランスコンダクタンスアンプ８と、複数の抵抗で構成される電圧分割手段９と、を備える。このトランスコンダクタンスアンプ８は、Ｎ型ＭＯＳトランジスタの入力差動トランジスタ１１、１２と、Ｐ型ＭＯＳトランジスタの能動負荷トランジスタ１３と、それとカレントミラー回路を構成するＰ型ＭＯＳトランジスタの能動負荷トランジスタ１４と、定電流源１５と、可変電流源１６と、から構成される。電圧分割手段９は、図５におけるＡ点に相当する端子Ａに接続される抵抗値Ｒ４の抵抗１７と、図１におけるＣ点でこの抵抗１７と接続される抵抗値Ｒ５の抵抗１８と、から構成される。抵抗１８の他端は基準電圧ＢＩＡＳに接続される。また、Ｃ点はトランスコンダクタンスアンプ８の制御端である入力差動トランジスタ１２のゲートに接続される。
【００１８】
トランスコンダクタンスアンプ８の可変電流源１６及び定電流源１５は接地電位に電流を流し込む電流源であり、それらの出力端は互いに接続される。また、可変電流源１６の制御端は制御入力端子ＡＤＪに接続される。可変電流源１６及び定電流源１５の出力端は、入力差動トランジスタ１１及び１２のソースに接続される。入力差動トランジスタ１１のゲートは基準電圧ＢＩＡＳに接続され、ドレインは能動負荷トランジスタ１３のドレインに接続されるとともに能動負荷トランジスタ１３及び１４のゲートに接続される。能動負荷トランジスタ１３及び１４のソースは電源に接続される。また、能動負荷トランジスタ１４のドレインは端子Ａに接続されるとともに入力差動トランジスタ１２のドレインに接続される。
【００１９】
トランスコンダクタンスアンプ８は、検波器５２の出力電圧が制御入力端子ＡＤＪに入力され、その電圧に応じた電流が可変電流源１６に流れる。この電流と定電流源１５の電流の合計（トータル電流Ｉ０）が後述の電流Ｉ１及びＩ２の和となる。なお、定電流源１５の電流はトータル電流Ｉ０の初期設定値である。一方、図５におけるＡ点に相当する端子Ａの電圧は，基準電圧ＢＩＡＳを中心として変化する。この電圧変化（差動電圧）に従った電流Ｉ１及びＩ２が入力差動トランジスタ１１、１２を流れ、トータル電流Ｉ０となり可変電流源１６と定電流源１５に流れ込む。入力差動トランジスタ１１を流れる電流Ｉ１は能動負荷トランジスタ１３に流れ、これと等しい電流が能動負荷トランジスタ１４にも流れる。従って、端子Ａには電流Ｉ１とＩ２の差が入力電流Ｉ３として流れることになる。
【００２０】
図２（ａ）は端子Ａの差動電圧に対する電流Ｉ１及びＩ２を示している。曲線ａはトータル電流Ｉ０が例えば１００μＡの場合を、曲線ｂはトータル電流Ｉ０が例えば２００μＡの場合を示している。差動電圧が０のときは、電流Ｉ１とＩ２は等しい。この状態から差動電圧が増えた場合、ΔＶＬa（曲線ａ）又はΔＶＬb（曲線ｂ）になるまで、線形性を保って電流Ｉ１は減り、電流Ｉ２は増える。逆に、差動電圧が減った場合、−ΔＶＬa（曲線ａ）又は−ΔＶＬb（曲線ｂ）になるまで、線形性を保って電流Ｉ１は増え、電流Ｉ２は減る。従って、差動電圧が−ΔＶＬa（曲線ａ）又は−ΔＶＬb（曲線ｂ）からΔＶＬa（曲線ａ）又はΔＶＬb（曲線ｂ）までの範囲では良好な線形性を有するダイナミックレンジとなる。
【００２１】
図２（ｂ）は端子Ａの差動電圧に対する入力電流Ｉ３を示している。可変インピーダンス回路２のインピーダンスは、差動電圧に対する入力電流Ｉ３の増加率の逆数となる。すなわち、入力電流Ｉ３の差動電圧に対する増加率が高ければインピーダンスは小さく、増加率が低ければインピーダンスは大きい。そして、トータル電流Ｉ０が２００μＡの場合（曲線ｂ）、トータル電流Ｉ０が１００μＡの場合（曲線ａ）よりインピーダンスは小さい。従って、可変インピーダンス回路２は、トータル電流Ｉ０を増減することによってインピーダンスを変化させることができる。
【００２２】
そして、端子Ａの差動電圧は、電圧分割手段９を構成する抵抗１７と抵抗１８により分割されて入力差動トランジスタ１２のゲートに入力される。例えば抵抗１７の抵抗値Ｒ４を１ＭΩとし、抵抗１８の抵抗値Ｒ５を５００ＫΩとすると、入力差動トランジスタ１２に入力される電圧レベルは端子Ａの差動電圧の１／３となる。こうすることで、図２（ａ）、（ｂ）に示す特性において、前述の図９（ａ）、（ｂ）に示す特性（電圧分割手段９を有していない図８に示す回路の特性）と比較して分かるように、−ΔＶＬa（曲線ａ）又は−ΔＶＬb（曲線ｂ）からΔＶＬa（曲線ａ）又はΔＶＬb（曲線ｂ）までの範囲を広げる（例えば３倍にする）ことができる。すなわち、良好な線形性を有するダイナミックレンジを拡大することが可能になる。
【００２３】
次に、本発明の実施形態であるＡＬＣシステムに用いることができる別の可変インピーダンス回路を図３に基づいて説明する。この可変インピーダンス回路３は、ＣＭＯＳトランジスタを用いたトランスコンダクタンスアンプ２８と、複数の抵抗で構成される電圧分割手段２９と、を備える。このトランスコンダクタンスアンプ２８は、Ｐ型ＭＯＳトランジスタ３１乃至３６と、Ｎ型ＭＯＳトランジスタ３７乃至４０と、定電流源４１と、可変電流源４２と、から構成される。電圧分割手段２９は、端子Ａに接続される抵抗値Ｒ６の抵抗４３と、抵抗４３と図３におけるＣ点で接続される抵抗値Ｒ７の抵抗４４と、から構成される。抵抗４４の他端は基準電圧ＢＩＡＳに接続される。また、Ｃ点はトランスコンダクタンスアンプ２８の制御端であるＰ型ＭＯＳトランジスタ３２のゲートに接続される。
【００２４】
トランスコンダクタンスアンプ２８の可変電流源４２及び定電流源４１は接地電位に電流を流し込む電流源であり、それらの出力端は互いに接続される。また、可変電流源４２の制御端は制御入力端子ＡＤＪに接続される。可変電流源４２及び定電流源４１の出力端は、Ｐ型ＭＯＳトランジスタ３６のドレインとゲートに接続され、さらにＰ型ＭＯＳトランジスタ３５のゲートに接続される。Ｐ型ＭＯＳトランジスタ３６、３５のソースは電源に接続される。Ｐ型ＭＯＳトランジスタ３５のドレインは、Ｐ型ＭＯＳトランジスタ３１及び３２のソースに接続される。Ｐ型ＭＯＳトランジスタ３１のゲートは基準電圧ＢＩＡＳに接続され、ドレインはＰ型ＭＯＳトランジスタ３３のソースに接続される。また、Ｐ型ＭＯＳトランジスタ３２のゲートは電圧分割手段２９の出力である図３におけるＣ点に接続され、ドレインは端子Ａに接続されるとともにＰ型ＭＯＳトランジスタ３４のソースに接続される。Ｐ型ＭＯＳトランジスタ３３及び３４のゲートは互いに接続され、かつＰ型ＭＯＳトランジスタ３４のドレインに接続される。Ｐ型ＭＯＳトランジスタ３３のドレインはＮ型ＭＯＳトランジスタ３９及び４０のゲートに接続されるとともにＮ型ＭＯＳトランジスタ３７のドレインに接続される。Ｎ型ＭＯＳトランジスタ３７及び３８のゲートはともに基準電圧ＢＩＡＳ０に接続される。Ｎ型ＭＯＳトランジスタ３７のソースはＮ型ＭＯＳトランジスタ３９のドレインに、Ｎ型ＭＯＳトランジスタ３８のソースはＮ型ＭＯＳトランジスタ４０のドレインにそれぞれ接続される。そして、Ｎ型ＭＯＳトランジスタ３９及び４０のソースはともに接地される。
【００２５】
Ｐ型ＭＯＳトランジスタ３１及び３２は入力差動トランジスタであり、Ｎ型ＭＯＳトランジスタ３９及び４０は能動負荷トランジスタである。Ｐ型ＭＯＳトランジスタ３３及び３４は、ゲート電圧を共通にすることによりそれぞれのソース電圧（すなわち入力差動トランジスタ３１及び３２のドレイン電圧）をクランプする（一定電圧に維持する）ようにし、入力差動トランジスタ３１及び３２を流れる電流Ｉ１及びＩ２が正確に得られるようにしている。Ｎ型ＭＯＳトランジスタ３７及び３８は、ゲート電圧を共通にすることによりそれぞれのソース電圧（すなわち能動負荷トランジスタ３９及び４０のドレイン電圧）をクランプする（一定電圧に維持する）ようにし、能動負荷トランジスタ３９及び４０の電流反転比が正確に得られるようにしている。また、Ｐ型ＭＯＳトランジスタ３５及び３６はカレントミラー回路を形成し、可変電流源４２及び定電流源４１のトータル電流Ｉ０と等しい電流をＰ型ＭＯＳトランジスタ３５から供給するようにしている。
【００２６】
この可変インピーダンス回路３の特性の詳細な説明は省略するが、抵抗４３の抵抗値Ｒ６と抵抗４４の抵抗値Ｒ７を設定することで、前述の可変インピーダンス回路２と同様にダイナミックレンジを拡大することができ、さらに良好な線形性を有するようにすることが可能になる。
【００２７】
次に、ＡＬＣシステムにおける線形性について図４に基づいて説明する。同図の横軸は入力端子ＩＮでのオーディオ入力信号レベルであり、縦軸は出力端子ＯＵＴでのオーディオ出力信号の歪率である。歪率は線形性の良否を示すものであり、良好な線形性であれば歪率は低くなる。曲線ｃは可変インピーダンス回路２（又は３）を備えるＡＬＣシステムの特性である。横軸のＶ１からＶ２まではＡＬＣシステムが動作し始める（すなわちトランスコンダクタンスアンプ８（又は２８）のトータル電流Ｉ０が初期設定値から増加し始める）領域であり、Ｖ２以上は完全にＡＬＣシステムが動作する領域である。また、Ｖ３はトランスコンダクタンスアンプ８（又は２８）が動作する限界、すなわちＡＬＣシステムが動作する限界である。オーディオ入力信号レベルがＶ１になるまではＡＬＣシステムが動作しない状態（すなわちトランスコンダクタンスアンプ８（又は２８）のトータル電流Ｉ０が初期設定値の状態）でトランスコンダクタンスアンプ８（又は２８）のダイナミックレンジを使用しているため、歪率は低い。オーディオ入力信号レベルがＶ１に超えると歪率は上昇する。そして、Ｖ２を超えると歪率は再び低下する。これは、トランスコンダクタンスアンプ８（又は２８）のトータル電流Ｉ０が増え、ダイナミックレンジが拡大した作用として線形性が良くなったためである。そして、オーディオ入力信号レベルがＶ３を超えると歪率は急激に上昇する。
【００２８】
なお、曲線ｄは図６に示した従来のバイポーラトランジスタを用いた可変インピーダンス回路１０２を備えるＡＬＣシステムの特性である。オーディオ入力信号レベルが大きくなるにつれ、曲線ｃと類似の特性を示している。曲線ｃが曲線ｄよりも全体的に歪率が低いのは、電圧分割手段９（又は２９）の抵抗を設定することで可変インピーダンス回路２（又は３）のダイナミックレンジを可変インピーダンス回路１０２よりも広くしている作用として線形性が良くなったためである。また、曲線ｄのオーディオ入力信号レベルがＶ２を越えると歪率がほぼ一定になるのは、可変インピーダンス回路１０２はトータル電流Ｉ０が増えてもダイナミックレンジはほぼ変化しないからである。また、曲線ｅは可変インピーダンス回路１０２を単にＣＭＯＳトランジスタに置き換えた可変インピーダンス回路２０２の特性を示す。可変インピーダンス回路２０２のダイナミックレンジが狭いため、オーディオ入力信号レベルがＶ１に至る前に歪率は急激に上昇し、ＡＬＣシステムが動作し始めると歪率は高いところで保たれる。
【００２９】
以上説明したように、ＣＭＯＳトランジスタを用いた可変インピーダンス回路２又は３を備えるＡＬＣシステムは、広いダイナミックレンジと良好な線形性を得ることができる。そして、このＡＬＣシステムによりＤＶＣ，ＤＳＣ等のデジタル電子機器に搭載されるオーディオ装置をフルＣＭＯＳ１チップ構成にすることが可能になる。
【００３０】
なお、可変インピーダンス回路２又は３の電圧分割手段９又は２９は、簡単な構成、すなわち２つの抵抗によって端子Ａの差動電圧を分割しているが、トランジスタ等で減衰器を構成して同様の機能を実現することも可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態に係るＡＬＣシステムの可変インピーダンス回路を示す回路図。
【図２】同上の可変インピーダンス回路の差動電圧に対する特性を示すもので、（ａ）は電流Ｉ１及びＩ２の特性図。（ｂ）は入力電流Ｉ３の特性図。
【図３】同上の別の可変インピーダンス回路を示す回路図。
【図４】ＡＬＣシステムにおけるオーディオ出力信号レベル対その歪率を示す特性図。
【図５】ＡＬＣシステムのブロック図。
【図６】背景技術におけるＡＬＣシステムの可変インピーダンス回路を示す回路図。
【図７】同上の可変インピーダンス回路の差動電圧に対する特性を示すもので、（ａ）は電流Ｉ１及びＩ２の特性図。（ｂ）は入力電流Ｉ３の特性図。
【図８】同上の可変インピーダンス回路をＣＭＯＳトランジスタに置き換えた回路図。
【図９】図８の回路の差動電圧に対する特性を示すもので、（ａ）は電流Ｉ１及びＩ２の特性図。（ｂ）は入力電流Ｉ３の特性図。
【符号の説明】
【００３２】
２  可変インピーダンス回路
ＡＤＪ  可変インピーダンス回路の制御入力端子
８  トランスコンダクタンスアンプ
９  電圧分割手段
１１、１２  入力差動トランジスタ
１３、１４  能動負荷トランジスタ
１５  定電流源
１６  可変電流源
１７、１８  電圧分割手段の抵抗
Ｉ０    トータル電流
Ｉ１    入力差動トランジスタ１１に流れる電流
Ｉ２    入力差動トランジスタ１２に流れる電流
Ｉ３    入力電流
５０  オートレベルコントロール（ＡＬＣ）システム
５１  増幅器
５２  検波器
５４  減衰器
６１  減衰用抵抗
ＩＮ  ＡＬＣシステムの入力端子
ＯＵＴ  ＡＬＣシステムの出力端子
Ａ点  減衰用抵抗及び可変インピーダンス回路の接続部
Ｂ点  増幅器の出力端
【図１】
2005159757.tif 000003
【図２】
2005159757.tif 000004
【図３】
2005159757.tif 000005
【図４】
2005159757.tif 000006
【図５】
2005159757.tif 000007
【図６】
2005159757.tif 000008
【図７】
2005159757.tif 000009
【図８】
2005159757.tif 000010
【図９】
2005159757.tif 000011