(57)【要約】【課題】  ＣＣＤ制御信号の補正を行うことができ、好ましくはＣＣＤ制御信号を発生するタイミングを柔軟に変更することができる撮像装置及びその制御方法を提供する。【解決手段】  水平転送信号Ｈ１が、水晶発振器１３０及び１６０の周波数差刻みで、Ｄフリップフロップ１６１により等価サンプリングされる。そして、Ｄフリップフロップ１６１により等価サンプリングされた出力波形のパルス期間の時間がパルス時間検出部１６３により検出され、レジスタ１１２を介してマイコン１４０に出力される。同様に、リセットゲート信号ＲＧが、水晶発振器１３０及び水晶発振器１６０の周波数差刻みで、Ｄフリップフロップ１６２により等価サンプリングされる。そして、Ｄフリップフロップ１６２により等価サンプリングされた出力波形のパルス期間の時間がパルス時間検出部１６４により検出され、レジスタ１１２を介してマイコン１４０に出力される。【選択図】  図２
2005159993.tif 000002
【特許請求の範囲】
【請求項１】
エリア撮像素子と、
前記エリア撮像素子の駆動パルスを発生する駆動パルス発生手段と、
を有する撮像装置において、
前記駆動パルス発生手段は、
基準クロックを発生する基準クロック発生手段と、
前記基準クロックに基づいて第１の駆動パルスを生成する第１のパルス生成手段と、
前記基準クロックに基づいて前記第１の駆動パルスとは異なる第２の駆動パルスを生成する第２のパルス生成手段と、
前記第１のパルス生成手段の出力を前記エリア撮像素子にドライブするドライバと、
周波数が前記基準クロックからずれたサンプリングクロックを発生するサンプリングクロック発生手段と、
前記ドライバの出力を前記サンプリングクロックでサンプリングする第１のサンプリング手段と、
前記第２のパルス生成手段の出力を前記サンプリングクロックでサンプリングする第２のサンプリング手段と、
前記第１のサンプリング手段の出力波形の波形時間を測定する第１の波形時間測定手段と、
前記第２のサンプリング手段の出力波形の波形時間を測定する第２の波形時間測定手段と、
を有し、
前記第１の波形時間測定手段による測定の結果と前記第２の波形時間測定手段による測定の結果とを比較し、この比較結果に基づいて前記第１のパルス生成手段の設定を補正することを特徴とする撮像装置。
【請求項２】
前記サンプリングクロックの周波数は、前記基準クロックの周波数と実質的に同一であることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記駆動パルス発生手段は、
複数の前記第１のパルス発生手段と、
前記複数の第１のパルス発生手段に対応して設けられた複数の前記ドライバと、
前記複数のドライバの出力信号のうちから１つを選択して前記第１のサンプリング手段に出力するセレクタと、
を有することを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
エリア撮像素子と、
前記エリア撮像素子の駆動パルスを発生する駆動パルス発生手段と、
を有する撮像装置において、
前記駆動パルス発生手段は、
基準クロックを発生する基準クロック発生手段と、
前記基準クロックに基づいて第１の駆動パルスを生成する第１のパルス生成手段と、
前記基準クロックに基づいて前記第１の駆動パルスとは異なる第２の駆動パルスを生成する第２のパルス生成手段と、
前記第１のパルス生成手段の出力を前記エリア撮像素子にドライブするドライバと、
前記ドライバの出力を平滑化する第１の平滑化手段と、
前記第２のパルス生成手段の出力を平滑化する第２の平滑化手段と、
を有し、
前記第１の平滑化手段による平滑化の結果と前記第２の平滑化手段による平滑化の結果とを比較し、この比較結果に基づいて前記第１のパルス生成手段の設定を補正することを特徴とする撮像装置。
【請求項５】
前記駆動パルス発生手段は、
複数の前記第１のパルス発生手段と、
前記複数の第１のパルス発生手段に対応して設けられた複数の前記ドライバと、
前記複数のドライバの出力信号のうちから１つを選択して前記第１の平滑化手段に出力するセレクタと、
を有することを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記セレクタにより前記複数のドライバの出力信号のうちから１つを順次選択し、前記第１のパルス生成手段の設定を補正することを特徴とする請求項３又は５に記載の撮像装置。
【請求項７】
エリア撮像素子と、
前記エリア撮像素子の駆動パルスを発生する駆動パルス発生手段と、
を有し、
前記駆動パルス発生手段は、
基準クロックを発生する基準クロック発生手段と、
前記基準クロックに基づいて第１の駆動パルスを生成する第１のパルス生成手段と、
前記基準クロックに基づいて前記第１の駆動パルスとは異なる第２の駆動パルスを生成する第２のパルス生成手段と、
前記第１のパルス生成手段の出力を前記エリア撮像素子にドライブするドライバと、
を有する撮像装置を制御する方法において、
周波数が前記基準クロックからずれたサンプリングクロックを発生するサンプリングクロック発生ステップと、
前記ドライバの出力を前記サンプリングクロックでサンプリングする第１のサンプリングステップと、
前記第２のパルス生成手段の出力を前記サンプリングクロックでサンプリングする第２のサンプリングステップと、
前記第１のサンプリングステップにおいて得られた出力波形の波形時間を測定する第１の波形時間測定ステップと、
前記第２のサンプリングステップにおいて得られた出力波形の波形時間を測定する第２の波形時間測定ステップと、
前記第１の波形時間測定ステップにおける測定の結果と前記第２の波形時間測定ステップにおける測定の結果とを比較し、この比較結果に基づいて前記第１のパルス生成手段の設定を補正する補正ステップと、
を有することを特徴とする撮像装置の制御方法。
【請求項８】
エリア撮像素子と、
前記エリア撮像素子の駆動パルスを発生する駆動パルス発生手段と、
を有し、
前記駆動パルス発生手段は、
基準クロックを発生する基準クロック発生手段と、
前記基準クロックに基づいて第１の駆動パルスを生成する第１のパルス生成手段と、
前記基準クロックに基づいて前記第１の駆動パルスとは異なる第２の駆動パルスを生成する第２のパルス生成手段と、
前記第１のパルス生成手段の出力を前記エリア撮像素子にドライブするドライバと、
を有する撮像装置を制御する方法において、
前記ドライバの出力を平滑化する第１の平滑化ステップと、
前記第２のパルス生成手段の出力を平滑化する第２の平滑化ステップと、
前記第１の平滑化ステップにおける平滑化の結果と前記第２の平滑化ステップにおける平滑化の結果とを比較し、この比較結果に基づいて前記第１のパルス生成手段の設定を補正するステップと、
を有することを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エリア撮像素子を用いた撮像装置及びその制御方法に関する。
【背景技術】
【０００２】
従来、エリア型撮像素子を用いた撮像装置は、図５のように構成されている。図５において、レンズ９００を介して光が入射されるエリア撮像素子（ＣＣＤ）１２２には、タイミングジェネレータ（ＴＧ）９０９からリセットゲート信号ＲＧが入力され、水平転送パルスＨ１及びＨ２がＨドライバ（ＨＤＲ）９０６を介して入力され、またＶドライバ（ＶＤＲ）９０５を介して垂直転送パルスＶ１、Ｖ２、Ｖ３及びＶ４が入力される。この結果、エリア撮像素子ＣＣＤ１２２から撮像された信号が読み出され、アナログフロントエンド１２３に入力される。アナログフロントエンド１２３は、入力された信号に対して相関２重サンプリング（ＣＤＳ）、ゲイン調整（ＡＧＣ）、Ａ／Ｄ変換（Ａ/Ｄ）を順次施し、この結果をデジタル信号としてデジタル処理部９０８に出力する。デジタル処理部９０８は、入力されたデジタル信号を用いて、輝度及び色差信号からなる画像信号を生成し、端子９０７に出力する。デジタル処理部（ＤＳＰ）９０８はタイミングジェネレータ９０９が発生するクロックＤＣＬＫに基づいて動作し、ＮＴＳＣ又はＰＡＬのＨＤ・ＶＤパルスを発生してタイミングジェネレータ９０９に返す。タイミングジェネレータ９０９は当該ＨＤ・ＶＤパルスに基づいてエリア撮像素子（ＣＣＤ）１２２の各種読み出しパルスを生成することで、フレーム同期をとる。
【０００３】
しかしながら、従来のタイミングジェネレータ９０９はエリア撮像素子ＣＣＤ１２２に合わせて専用に作製されており、その汎用性は低い。また、外付けＨドライバ９０６等の遅延量や、立ち上がり／立ち下り特性のアンバランス、エリア撮像素子ＣＣＤ１２２の入力容量のばらつき、温度等の環境変化になどによる水平転送パルスＨ１及びＨ２等のＣＣＤ制御信号のずれを補正することはできない。
【０００４】
【特許文献１】特開２００１−００８１０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、ＣＣＤ制御信号の補正を行うことができ、好ましくはＣＣＤ制御信号を発生するタイミングを柔軟に変更することができる撮像装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【０００７】
本発明に係る第１の撮像装置は、エリア撮像素子と、前記エリア撮像素子の駆動パルスを発生する駆動パルス発生手段と、を有する撮像装置において、前記駆動パルス発生手段は、基準クロックを発生する基準クロック発生手段と、前記基準クロックに基づいて第１の駆動パルスを生成する第１のパルス生成手段と、前記基準クロックに基づいて前記第１の駆動パルスとは異なる第２の駆動パルスを生成する第２のパルス生成手段と、前記第１のパルス生成手段の出力を前記エリア撮像素子にドライブするドライバと、周波数が前記基準クロックからずれたサンプリングクロックを発生するサンプリングクロック発生手段と、前記ドライバの出力を前記サンプリングクロックでサンプリングする第１のサンプリング手段と、前記第２のパルス生成手段の出力を前記サンプリングクロックでサンプリングする第２のサンプリング手段と、前記第１のサンプリング手段の出力波形の波形時間を測定する第１の波形時間測定手段と、前記第２のサンプリング手段の出力波形の波形時間を測定する第２の波形時間測定手段と、を有し、前記第１の波形時間測定手段による測定の結果と前記第２の波形時間測定手段による測定の結果とを比較し、この比較結果に基づいて前記第１のパルス生成手段の設定を補正することを特徴とする。
【０００８】
本発明に係る第２の撮像装置は、エリア撮像素子と、前記エリア撮像素子の駆動パルスを発生する駆動パルス発生手段と、を有する撮像装置において、前記駆動パルス発生手段は、基準クロックを発生する基準クロック発生手段と、前記基準クロックに基づいて第１の駆動パルスを生成する第１のパルス生成手段と、前記基準クロックに基づいて前記第１の駆動パルスとは異なる第２の駆動パルスを生成する第２のパルス生成手段と、前記第１のパルス生成手段の出力を前記エリア撮像素子にドライブするドライバと、前記ドライバの出力を平滑化する第１の平滑化手段と、前記第２のパルス生成手段の出力を平滑化する第２の平滑化手段と、を有し、前記第１の平滑化手段による平滑化の結果と前記第２の平滑化手段による平滑化の結果とを比較し、この比較結果に基づいて前記第１のパルス生成手段の設定を補正することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、正確に補正されたエリア撮像素子の駆動パルスを発生することができる。従って、温度等の環境変化によらず良好な画像を得ることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。
【００１１】
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る撮像装置の構成を示すブロック図である。
【００１２】
本実施形態には、エリア撮像素子（ＣＣＤ）１２２、アナログフロントエンド（ＡＦＥ）１２３、ＣＣＤ制御タイミング信号を生成するタイミングジェネレータ（ＴＧ）１０１、バッファアンプ１２０（ドライバ）、バッファアンプ１２１、水晶発振器（X'stl A）１３０（基準クロック発生手段）、水晶発振器（X'stl B）１６０（サンプリングクロック発生手段）、マイクロコンピュータ（マイコン）１４０、及び、工場調整値を記憶するＥＥＲＯＭ１４１が設けられている。本実施形態において、駆動パルス発生手段は、タイミングジェネレータ１０１、バッファアンプ１２０及び１２１、水晶発振器１３０及び１６０、マイコン１４０並びにＥＥＲＯＭ１４１から構成されている。
【００１３】
タイミングジェネレータ１０１には、ＤＬＬブロック１０２、タップセレクタ（tap selector）１０６〜１０９、ＳＲフリップフロップ（Ｆ／Ｆ）１１０及び１１１、レジスタ１１２、セレクタ１１３及び波形測定部１５０が設けられている。ＤＬＬブロックには、位相比較器１０３、遅延量制御部１０４、遅延素子群１０５が設けられている。遅延素子群１０５は、例えば総計で５０個の遅延素子から構成されている。
【００１４】
水晶発振器１３０で発振した７６ＭＨｚクロックＣＬＫは、全部で５０個の遅延素子からなる遅延素子群１０５により遅延したクロックＤＣＬＫとの位相差を位相比較器１０３により検出され、これらが同位相となるように、遅延量制御部１０４により、遅延素子群１０５の５０個の遅延素子の遅延量が均等に設定される。つまり、ＤＬＬブロック１０２により、５０ステップ（タップ）ずつ位相のずれた５０個の信号ＴＡＰ［０．．４９］が生成される。従って、周波数が７６ＭＨｚであれば、１タップあたり、２６０ｐｓｅｃずつ位相のずれたタップ信号［０．．４９］が生成されることになる。
【００１５】
本実施形態では、このＴＡＰ信号［０．．４９］を用いて高精度なパルスが生成される。例えば、水平転送信号Ｈ１の生成は、次のようにして行われる。水平転送信号Ｈ１の波形設定値（タップセレクタ１０６及び１０７での選択値）は、標準値として工場調整時にＥＥＰＲＯＭ１４１に書き込まれており、マイコン１４０は、ＥＥＰＲＯＭ１４１の値を読み取ってレジスタ１１２に書き込む。そして、タップセレクタ１０６は、レジスタ１１２の内容に基づいて、生成すべき水平転送信号Ｈ１の立ち上がりエッジ位置に相当するＴＡＰ［０．．４９］信号を選択し、タップセレクタ１０７は、レジスタ１１２の内容に基づいて、生成すべき水平転送信号Ｈ２の立ち下りエッジ位置に相当するＴＡＰ［０．．４９］信号を選択する。タップセレクタ１０６の出力信号はＳＲフリップフロップ１１０のＳ端子に入力され、タップセレクタ１０７の出力信号はＳＲフリップフロップ１１０のＲ端子に入力され、これらの結果、ＳＲフリップフロップ１１０から高精度の水平転送信号Ｈ１が生成され、発生させられる。
【００１６】
また、リセットゲート信号ＲＧの生成は、タップセレクタ１０８及び１０９並びにＳＲフリップフロップ１１１を用いて、同様に行われる。更に、水平転送信号Ｈ２、信号ＳＨＰ、信号ＳＨＤ及びＡＦＥ１２３の基準クロックＡＤＣＬＫも図示しないタップセレクタ及びＳＲフリップフロップを用いて同様に行われる。なお、水平転送信号Ｈ１及びＨ２は、ＣＣＤ１２２の水平転送用の制御信号であり、信号ＳＨＰ及びＳＨＤは、アナログフロントエンド（ＡＦＥ）１２３でＣＣＤ１２２のＲＡＷ出力データをサンプリングするタイミングを示す信号である。
【００１７】
なお、ＣＣＤ１２２の水平転送信号Ｈ１の入力端子内部の容量負荷が大きいため、水平転送信号Ｈ１は外部バッファ１２０を経由してＣＣＤ１２２に供給される。同様に、水平転送信号Ｈ２は外部バッファ１２１を経由してＣＣＤ１２２に供給される。一方、リセットゲート電極の容量負荷は小さいので、リセットゲート信号ＲＧは外部バッファを経由することなくＴＧ１０１により直接駆動されてＣＣＤ１２２に供給される。
【００１８】
このように構成された本実施形態では、ＴＧ１０１は、信号Ｈ１、Ｈ２、ＲＧ、ＳＨＰ、ＳＨＤ及びＡＤＣＬＫを生成し、２６０ｐｓｅｃ単位で高精度に相互に相関のとれた信号を生成することができる。但し、外部バッファ１２０又は１２１での単純な遅延や、ＣＣＤ１２２での大きな容量性負荷による立ち上がり／立ち下り特性のアンバランスにより、ＣＣＤ１２２の入力端子において、信号Ｈ１及びＨ２は理想の波形から微妙にずれることがある。
【００１９】
しかし、本実施形態では、このような場合であっても、以下のように、ＴＧ１０１の柔軟な波形設定機能を用いて実際の制御波形を測定し補正することができる。次に、この補正方法について説明する。図２は、波形測定部１５０の内部及び周辺の構成を示すブロック図である。
【００２０】
波形測定部１５０には、Ｄフリップフロップ１６１及び１６２並びにパルス時間検出部１６３及び１６４が設けられている。Ｄフリップフロップ１６１（第１のサンプリング手段）のＤ端子にはバッファアンプ（ドライバ）１２０から出力された水平転送信号Ｈ１がセレクタ１１３（図２に図示せず）を介して入力され、Ｄフリップフロップ１６２（第２のサンプリング手段）のＤ端子にはＳＲフリップフロップ１１１から出力されたリセットゲート信号ＲＧが入力される。また、Ｄフリップフロップ１６１及び１６２のクロック端子には、基準クロックＣＬＫと周波数が異なるサンプリングクロックが水晶発振器１６０から入力される。Ｄフリップフロップ１６１及び１６２の各出力信号は、夫々パルス時間検出部１６３、１６４に入力される。なお、基準クロックとサンプリングクロックとの間の周波数の相違は、例えば数十ｐｐｍオーダーである。また、セレクタ１３１には、図１に示すように、水平転送信号Ｈ１だけでなく水平転送信号Ｈ２も入力され、セレクタ１３１は、これらの信号を順番に選択して波形測定部１５０に出力する。
【００２１】
このように構成された波形測定部１５０では、図３に示すように、繰り返し波形である水平転送信号Ｈ１が、水晶発振器１３０及び１６０の周波数差刻みで、Ｄフリップフロップ１６１により等価サンプリングされる。そして、Ｄフリップフロップ１６１により等価サンプリングされた出力波形のパルス期間の時間がパルス時間検出部１６３（第１の波形時間測定手段）により検出され、レジスタ１１２を介してマイコン１４０に出力される。同様に、繰り返し波形であるリセットゲート信号ＲＧが、水晶発振器１３０及び水晶発振器１６０の周波数差刻みで、Ｄフリップフロップ１６２により等価サンプリングされる。そして、Ｄフリップフロップ１６２により等価サンプリングされた出力波形のパルス期間の時間がパルス時間検出部１６４（第２の波形時間測定手段）により検出され、レジスタ１１２を介してマイコン１４０に出力される。このようにして、７６ＭＨｚレートの高速な波形の測定が、２つの水晶発振器１３０及び１６０の周波数差の精度で行われる。
【００２２】
マイコン１４０は、リセットゲート信号ＲＧを基準信号として用い、リセットゲート信号ＲＧの生成にあたり、リセットゲート信号ＲＧにも水平転送信号Ｈ１の波形設定値を設定する。そして、マイコン１４０は、パルス時間検出部１６３及び１６４からの信号を入力されると、水平転送信号Ｈ１に関するレジスタ１１２の設定値を、計測した水平転送信号Ｈ１の波形（パルス時間検出部１６３の出力）が、基準信号としているリセットゲート信号ＲＧの波形（パルス時間検出部１６４の出力）と同様になるように補正する。水平転送信号Ｈ２がセレクタ１１３から出力された場合も同様である。
【００２３】
このように、本実施形態では、水平転送信号Ｈ１及びＨ２に関するレジスタ１１２の設定値を補正するに当たり、タイミングジェネレータ１０１からバッファアンプを介さずに直接出力されたリセットゲート信号ＲＧを基準信号として用いているため、入力容量のばらつきや温度等の環境変化がある場合であっても、適切に水平転送信号Ｈ１及びＨ２の波形を所望のものに補正することができる。
【００２４】
なお、パルス時間検出部１６３により検出された時間と実際の水平転送信号Ｈ１の波形での時間との相関関係は、２つの水晶発振器１３０及び１６０の周波数差に依存している。しかしながら、数十ｐｐｍオーダーである２つの水晶発振器１３０及び１６０の周波数差を測定する回路構成を採用すると、回路規模が大きくなってしまう。これに対し、本実施形態では、測定モードにおいて、水平転送信号Ｈ１及びＨ２に関するレジスタ１１２の設定値を補正するに当たり、リセットゲート信号ＲＧを基準信号として用いるので、回路規模が大きくなることを回避することができる。
【００２５】
また、パルス時間検出部１６３及び１６４による時間の計測は、電源がＯＮになっている時に行ってもよいし、電源がＯＮになってから所定の時間が経過した後に行うようにしてもよい。また、大きな温度変化が生じた場合に強制的に行うようにしてもよい。
【００２６】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第１の実施形態では波形を直接測定しているのに対し、第２の実施形態では、回路構成を簡単にするため、対象波形のパルスデューティー比のみを計測する構成を採用している。図４は、本発明の第２の実施形態に係る撮像装置の構成を示すブロック図である。なお、図４に示す第２の実施形態では、図１等に示す第１の実施形態と同一の構成要素には同一の符号を付している。
【００２７】
第２の実施形態では、第１の実施形態に設けられている波形測定部１５０及び水晶発振器１６０の代わりに、電圧比較部１７０並びに平滑化回路１７１及び１７２が設けられており、その他は第１の実施形態と同様である。
【００２８】
このように構成された第２の実施形態では、水平転送信号Ｈ１の計測時に、セレクタ１１３を経由した水平転送信号Ｈ１は平滑化回路１７２によりパルスデューティー比に応じた直流電圧に変換され、その電圧値が電圧比較回路１７０に入力される。また、リセットゲート信号ＲＧの設定レジスタ１１２における設定値に関し、測定モードにおいては、本来のＲＧ用の設定ではなく、水平転送信号Ｈ１と同じ波形設定値を設定レジスタ１１２で設定する。そして、水平転送信号Ｈ１と同じ波形設定値をレジスタ１１２により付与されたリセットゲート信号ＲＧは、平滑化回路１７１により直流電圧に変換され、その電圧値が電圧比較回路１７２に入力される。
【００２９】
電圧比較回路１７２は、平滑化回路１７１及び１７２から２つの電圧値が入力されると、この２つの電圧値を比較し、外部バッファ１２０を経由した水平転送信号Ｈ１の波形のパルスデューティー比と、基準波形に設定されたリセットゲート信号ＲＧの波形のパルスデューティー比との相違を計測する。そして、マイコン１４０は、これらの相違に基づいて、水平転送信号Ｈ１に関するレジスタ１１２の設定値を、両パルスデューティー比が一致するように補正する。水平転送信号Ｈ２がセレクタ１１３から出力された場合も同様である。
【００３０】
なお、このような調整モードが終了した後には、レジスタ１１２におけるリセットゲート信号ＲＧの設定を所定のＲＧ用の設定に戻す。
【００３１】
このような第２の実施形態によれば、外部バッファの１２０及び１２１での立ち上がり／立ち下り特性のアンバランスにより生じるパルスデューティー比の計測及び補正が可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態に係る撮像装置の構成を示すブロック図である。
【図２】波形測定部１５０の内部及び周辺の構成を示すブロック図である。
【図３】波形測定部１５０における波形の測定方法を示すタイミングチャートである。
【図４】本発明の第２の実施形態に係る撮像装置の構成を示すブロック図である。
【図５】従来の撮像装置の構成を示すブロック図である。
【符号の説明】
【００３３】
１０１：タイミングジェネレータ
１０２：ＤＬＬブロック
１０３：位相比較器
１０４：遅延量制御部
１０５：遅延素子群
１０６〜１０９：タップセレクタ
１１０、１１１：ＳＲフリップフロップ
１１２：レジスタ
１１３：セレクタ
１２０、１２１：バッファアンプ
１２２：ＣＣＤ
１２３：アナログフロントエンド
１３０、１６０：水晶発振器
１４０：マイコン
１４１：ＥＥＲＯＭ
１６１、１６２：Ｄフリップフロップ
１６３、１６４：パルス時間検出部
１７０：電圧比較器
１７１、１７２：平滑化回路
【図１】
2005159993.tif 000003
【図２】
2005159993.tif 000004
【図３】
2005159993.tif 000005
【図４】
2005159993.tif 000006
【図５】
2005159993.tif 000007