(57)【要約】【課題】バリアメタル層間の間隔が小さく、且つ半田バンプの高さが高い半導体素子及びその製造方法を提供すること。【解決手段】半導体基板１上に点在させるように設けられた複数のバリアメタル層３上に下層バンプ５ａを形成する第１の工程と、前記下層バンプ５ａの存在しない領域にレジスト層６を形成し、該レジスト層６で下層バンプ５ａを囲繞する第２の工程と、前記下層バンプ表面に導電ペースト５”を配するとともに、該導電ペースト５”を加熱して下層バンプ５ａ上に上層バンプを形成する第３の工程と、を備えた製造方法にて半導体素子を製作する。【選択図】図３
2005159050.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に点在させるように設けられた複数のバリアメタル層上に下層バンプを形成する第１の工程と、
前記下層バンプの存在しない領域にレジスト層を形成し、該レジスト層で下層バンプを囲繞する第２の工程と、
前記下層バンプ表面に導電ペーストを供給するとともに、該導電ペーストを加熱して下層バンプ上に上層バンプを形成する第３の工程と、を備えたことを特徴とする半導体素子の製造方法。
【請求項２】
前記レジスト層と前記下層バンプとが互いに接触していることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第３の工程において下層バンプ表面に供給された導電ペーストは前記レジスト層の表面にも供給されることを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。
【請求項４】
前記上層バンプの形成前に前記下層バンプの表面を平坦に成すことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体素子の製造方法。
【請求項５】
前記レジスト層をスクリーン印刷法により形成する際に、レジスト層の構成材料であるレジスト材料を基板上に塗布するための印刷マスクの非開口部を下層バンプの表面に押圧することにより、下層バンプの表面を平坦化することを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
前記レジスト層の厚みが前記下層バンプの高さと略等しいことを特徴とする請求項１乃至請求項５のいずれかに記載の半導体素子の製造方法。
【請求項７】
半導体基板上に点在させるように設けられた複数のバリアメタル層上にバンプを有する半導体素子において、
前記バンプの存在しない領域に、バンプの下部を囲繞するレジスト層を形成し、該レジスト層と前記バンプとを互いに接触させたことを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板上にフェースダウンボンディングにて実装されるフリップチップ型ＩＣ等の半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
従来より、回路パターンを有した回路基板の上面に、ＩＣをフェースダウンボンディングすること、すなわち、ＩＣの集積回路形成面を回路基板と対面させた状態でＩＣを回路基板上に実装することが行われている。
【０００３】
かかるフェースダウンボンディングに用いられるＩＣはフリップチップ型ＩＣと呼ばれ、その端子を回路基板上の回路パターンに対し半田等の導電材料を介して接続させるようにしたものが一般的であった。
【０００４】
このようなフリップチップ型ＩＣ等の半導体素子としては、集積回路が設けられている基板の一主面に被着されたニッケル等から成る複数のバリアメタル層上に半田バンプを選択的に形成した構造のものが知られている。かかる半導体素子を回路基板上に実装する場合、半田バンプが回路基板上の対応する回路パターンと対向するようにして半導体素子を回路基板上に載置させた状態で、これらをリフロー炉に入れて加熱処理し、半田バンプを溶融させることによって半導体素子のバリアメタル層が回路基板上の回路パターンに半田接合される。
【０００５】
以上のような半導体素子は、通常、次のような手法により製作されている。すなわち、
（１）上面に複数のバリアメタル層２３を有する基板２１と、バリアメタル層２３に１対１に対応する複数の開口２７を有した印刷マスク２６とを準備し、該印刷マスク２６を、その開口２７がバリアメタル層２３上に位置するように基板２１上に配設し（図５（ａ））、
（２）続いて、印刷マスク２６上に半田ペースト２５’を供給するとともに、スキージ２９を印刷マスク２６に対して押し付けながら所定の方向に移動させることにより、半田ペースト２５’を開口２７内に充填し（図５（ｂ））、
（３）次に、印刷マスク２６を基板２１から引き離すことにより、開口２７内に充填された半田ペースト２５’をバリアメタル層２３上に印刷・塗布し（図５（ｃ））、
（４）最後に、バリアメタル層２３上に塗布した半田ペースト２５’を加熱することによってバリアメタル層２３上に球状の半田バンプ２５を形成し、基板２１を所定形状に加工することによって半導体素子が完成する（図５（ｄ））。
【０００６】
ところで、上述した半導体素子を回路基板上に搭載した場合の半田接合の信頼性は半田バンプの高さに依存するところが大きく、一般的に、半田バンプの高さが高い方が好ましいとされている。半田バンプの高さを高くする場合、半田ペースト２５’をバリアメタル層２３上に多く塗布すれば良い。
【０００７】
しかしながら、上述した従来の半導体素子の製造方法において、多量の半田ペースト２５’を一度に塗布しようとすると、半田ペースト２５’の一部がバリアメタル層２３より大きくはみ出し、隣接する半田ペースト２５’と接触するおそれがあるため、バリアメタル層同士の間隔を小さくすることが困難であるという課題があった。
【０００８】
そのため、特許文献１に示すように、半田ペースト２５’を複数回に分けて塗布することにより、１回の半田ペースト２５’の塗布量を小さくすることで半田ペースと２５’のはみ出しを小さくし、バリアメタル層２３間の間隔を小さくすることが提案されている。
【０００９】
このような方法により製作される半導体素子は、半田ペースト２５’を２回に分けて塗布する場合、図６に示すような順序を経て製作される。すなわち、
（１）まず、バリアメタル層２３上に半田ペースト２５’を塗布し、これを加熱して下層バンプ２５ａを形成し（図６（ａ））、
（２）次に、印刷マスク２６を、開口２７が下層バンプ２５ａ上に位置するように基板２１上に配設し（図６（ｂ））、
（３）続いて、印刷マスク２６上に供給された半田ペースト２５’を開口２７を介して下層バンプ２５ａ上に塗布し（図６（ｃ））、
（４）最後に、下層バンプ２５ａ上に塗布した半田ペースト２５’を加熱することによって上層バンプ２５ｂを形成し、これによって下層バンプ２５ａ及び上層バンプ２５ｂからなる半田バンプ２５が完成する（図６（ｄ））。
【特許文献１】特開２００２−１３４５３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、このような製造方法により半田バンプ２５を形成する場合、２回目に塗布した半田ペースト２５’を加熱して上層バンプ２５ｂを形成する際に、熱によって下層バンプ２５ａが一旦溶融することから、下層バンプ２５ａが横に広がって潰れ、その分高さが低くなり、トータルの半田バンプ２５の高さを十分に高くできないという課題があった。
【００１１】
本発明は上記課題に鑑み案出されたものであり、その目的はバリアメタル層間の間隔が小さく、且つ半田バンプの高さが高い半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の半導体素子の製造方法は、半導体基板上に点在させるように設けられた複数のバリアメタル層上に下層バンプを形成する第１の工程と、前記下層バンプの存在しない領域にレジスト層を形成し、該レジスト層で下層バンプを囲繞する第２の工程と、前記下層バンプ表面に導電ペーストを供給するとともに、該導電ペーストを加熱して下層バンプ上に上層バンプを形成する第３の工程と、を備えたことを特徴とする。
【００１３】
また本発明の半導体素子の製造方法は、前記レジスト層と前記下層バンプとが互いに接触していることを特徴とする。
【００１４】
更に本発明の半導体素子の製造方法は、前記第３の工程において供給される導電ペーストが前記レジスト層の表面にも供給されることを特徴とする。
【００１５】
また更に本発明の半導体素子の製造方法は、前記上層バンプの形成前に前記下層バンプの表面を平坦に成すことを特徴とする。
【００１６】
更にまた本発明の半導体素子の製造方法は、前記レジスト層をスクリーン印刷法により形成する際に、レジスト層の構成材料であるレジスト材料を基板上に塗布するための印刷マスクの非開口部を下層バンプの表面に押圧することにより、下層バンプの表面を平坦化することを特徴とする。
【００１７】
また本発明の半導体素子の製造方法は、前記レジスト層の厚みが前記下層バンプの高さと略等しいことを特徴とする。
【００１８】
一方、本発明の半導体素子は、半導体基板上に点在させるように設けられた複数のバリアメタル層上にバンプを有する半導体素子において、前記バンプの存在しない領域に、バンプの下部を囲繞するレジスト層を形成し、該レジスト層と前記バンプとを互いに接触させたことを特徴とする。
【発明の効果】
【００１９】
本発明によれば、下層バンプを形成した後、該下層バンプ上に形成される上層バンプを形成する前に、前記下層バンプを囲繞するレジスト層を形成し、しかる後、前記下層バンプ表面に導電ペーストを供給し、これを加熱して上層バンプを形成するようにしたことから、上層バンプを形成する際に導電ペーストに加える熱によって下層バンプが溶融しても、該溶融した下層バンプが横に大きく広がって潰れることが良好に抑制される。従って、下層バンプと上層バンプとで構成されるバンプのトータルの高さを十分に高くすることができ、接合信頼性の高い半導体素子を実現することができる。
【００２０】
しかも、導電ペーストを複数回に分けて供給するようにしたことから、１回の導電ペーストの供給量が少なくなる。従って、バリアメタル層同士の間隔を小さくする場合、隣接するバリアメタル層上の導電ペースト同士の接触を良好に防止できる。
【００２１】
また本発明によれば、前記レジスト層と前記下層バンプとを互いに接触させることにより、上層バンプを形成する際に溶融した下層バンプの横方向への広がりをより一層防止することができ、更に高さの高いバンプを形成することが可能となる。
【００２２】
更に本発明によれば、前記レジスト層の形成後に供給される導電ペーストを前記レジスト層の表面にも供給することにより、より多くの導電ペーストを下層バンプ上に供給することができ、トータルのバンプの高さを更に高くすることが可能となる。
【００２３】
また更に本発明によれば、上層バンプの形成前に前記下層バンプの表面を平坦に成すことにより、上層バンプの形成前の下層バンプの高さを揃えることができることから、上層バンプ形成後のバンプ全体の高さのバラツキを小さくすることができるという利点がある。
【００２４】
かかる下層バンプの平坦化は、前記レジスト層をスクリーン印刷法により形成する場合、該スクリーン印刷法にて使用される印刷マスクを、のそ開口部が下層バンプの存在しない領域に、非開口部が下層バンプ上に、それぞれ位置するように配置し、この状態で印刷マスク上に供給されるレジスト材料を前記開口部を介して基板上に塗布する際に、前記印刷マスクの非開口部を下層バンプの表面に対して押圧させるようにすれば、非開口部の押圧力によって下層バンプの表面が平坦化されるため、レジスト材料の塗布と下層バンプの平坦化を同時進行的に行うことができ、下層バンプの平坦化の手間を軽減することが可能となる。
【００２５】
また本発明によれば、半導体基板上に点在させるように設けられた複数のバリアメタル層上にバンプを有する半導体素子において、前記バンプの存在しない領域に、バンプの下部を囲繞するレジスト層を形成し、該レジスト層と前記バンプとを互いに接触させたことから、かかる半導体素子を回路基板上に実装して構成される実装構造体に対して力が印加されたとき、バンプのみならず、その周囲に配されるレジスト層でもって力が良好に吸収されることとなる。従って、接続信頼性の高い半導体素子の実現に供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明を添付図面に基づいて詳細に説明する。
【００２７】
半導体素子の説明
まず本発明の半導体素子について図１，図２を用いて詳細に説明する。
【００２８】
図１は本発明の半導体素子の一実施形態に係る断面図、図２は図１の半導体素子を回路基板上に実装して構成される実装構造体の断面図であり、図１に示す半導体素子は、大略的に半導体基板１上に回路配線２やバリアメタル層３，パッシベーション層４，バンプ５等が設けられた構成となっている。
【００２９】
半導体基板１は、単結晶シリコン等の半導体材料から成り、その上面にトランジスタ等の機能素子（図示せず）や回路配線２、バリアメタル層３、パッシベーション層４、バンプ５、レジスト層６等が被着され、これらを支持する支持母材として機能する。
【００３０】
このような半導体基板１は、例えば従来周知のチョコラルスキー法（引き上げ法）等によって形成された単結晶シリコンのインゴット（塊）を所定厚みにスライスして板体を得るとともに、その表面を研磨し、しかる後、従来周知の熱酸化法によって板体表面全体に絶縁膜を形成することによって製作される。
【００３１】
また半導体基板１上に形成される回路配線２は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属材料により０．５μｍ〜１．５μｍの厚みに被着されており、図示しないトランジスタ等の機能素子に外部からの電源電力や電気信号等を供給するための給電配線として機能する。
【００３２】
このような回路配線２の一部上面には複数のバリアメタル層３が半導体基板１の端部に沿って直線状に配列されるように点在している。
【００３３】
バリアメタル層３は、半導体素子を回路基板９上に実装する際、バリアメタル層３上に設けられるバンプ５の溶融に伴って回路配線２を形成するアルミニウム等が浸蝕されるのを有効に防止するためのものであり、バンプ５を構成する材料に対して濡れ性が良好となるような構造、例えば、半導体基板１側から亜鉛（Ｚｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）を順次積層させた３層構造、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）の２層構造、もしくは、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、金（Ａｕ）の３層構造、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）の２層構造等の構造が考えられる。
【００３４】
尚、回路配線２は、従来周知のスパッタリング、フォトリソグラフィー技術、エッチング技術を採用することにより半導体基板１の上面に所定パターンに形成される。またバリアメタル層３は、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）の３層構造である場合、例えば、後述するパッシベーション層４を形成した後、該パッシベーション層４より露出した回路配線２の一部上面に、従来周知の無電解メッキ法等を採用することにより、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）を基板側より順次積層して円柱状を成すように形成される。
【００３５】
一方、バリアメタル層３の非形成領域には、窒化珪素（Ｓｉ３Ｎ４）や酸化珪素（ＳｉＯ２）、ポリイミド等の電気絶縁材料から成るパッシベーション層４が回路配線２や図示しない機能素子を被覆するように被着されている。
【００３６】
かかるパッシベーション層４は、機能素子や回路配線２を大気と良好に遮断することで、機能素子や回路配線２が大気中に含まれている水分等の接触により腐食するのを有効に防止するためのものであり、その一部はバリアメタル層３の外周上面を被覆していることが好ましい。
【００３７】
尚、パッシベーション層４は、従来周知のスパッタリング、フォトリソグラフィー技術、エッチング技術等を採用することによって半導体基板１の上面に０．５μｍ〜３．０μｍの厚みに形成される。
【００３８】
そして、先に述べたバリアメタル層３の上面にはバンプ５が形成されている。
【００３９】
このバンプ５は、半導体素子を回路基板９上に実装する際、加熱されることによって溶融し、半導体素子のバリアメタル層３と回路基板９上の回路パターン１０とを電気的・機械的に接続するためのものであり、例えば錫（Ｓｎ）と銀（Ａｇ）と銅（Ｃｕ）とを９６．５：３．０：０．５の比率で溶融・固化させた半田等の導電材料により２０μｍ〜１００μｍの高さに形成される。なお、このようなバンプ５は、後述の製造方法により製作される。
【００４０】
一方、上述のバンプ５の非形成領域には、該バンプ５の下部を囲繞するレジスト層６が被着されており、該レジスト層６とバンプ５とが互いに接触した状態となっている。
【００４１】
レジスト層６は、半導体素子を回路基板９上に実装して実装構造体を構成した場合に、該実装構造体に印加された外力を吸収することでバンプ５にかかる負荷を小さくするためのものであり、これによって半導体素子の接合信頼性を高く維持することができる。それ故、レジスト層６はバンプ５よりもヤング率の大きな材料により形成することが好ましく、例えば、エポキシ樹脂やポリイミド樹脂等のソルダーレジスト材料により形成する。
【００４２】
半導体素子の製造方法の説明
次に本発明の半導体素子の製造方法について、上述の半導体素子を製造する場合を例に図３を用いて説明する。図３の（ａ）〜（ｆ）は半導体素子の製造方法を説明するための各工程の断面図である。
【００４３】
（１）まず、上面に回路配線２やバリアメタル層３、パッシベーション層４を被着した半導体基板１を準備し、バリアメタル層３上に導電ペースト５’を塗布する（図３（ａ））。
【００４４】
導電ペースト５’の塗布には、例えば、従来周知のスクリーン印刷法が採用される。すなわち、半導体基板１上にバリアメタル層３に対応する開口を有した印刷マスクを配置させるとともに、該印刷マスク上に載置させた導電ペースト５’を印刷マスクの開口を介してバリアメタル層３上に塗布する。
【００４５】
また導電ペースト５’としては、多数の半田粒子にフラックス等を添加・混合して所定の粘度に調整した半田ペーストが好適に用いられる。
【００４６】
なお、印刷マスクの材料としては、アルミニウム合金、ステンレス鋼、Ｎｉ合金、Ｃｒ合金等の金属材料、ポリイミド、ポリエステル、エポキシ、ポリカーボネート、ポリエチレン、ポリエチレンテレフタレート（ＰＥＴ）、ポリプロピレン等の樹脂材料、あるいはこれらの材料を組み合わせたものが挙げられ、例えば印刷マスクがＮｉ合金からなる場合、従来周知のアディティブ法により形成される。
【００４７】
（２）次に、バリアメタル層３上に塗布した導電ペースト５’を、該導電ペースト５’の融点以上の温度で例えば４０秒〜６０秒間、加熱することによりバリアメタル層３上に下層バンプ５ａを形成する（図３（ｂ））。
【００４８】
導電ペースト５’の加熱は、例えば、導電ペースト５’が塗布された半導体基板１をリフロー炉内に導入し、該リフロー炉内に設けられるヒーターからの熱によって行われる。
【００４９】
（３）続いて、下層バンプ５ａの存在しない領域に、レジスト層を構成するレジスト材料６’を塗布する（図３（ｃ））。
【００５０】
レジスト材料６’の塗布には、例えば従来周知のスクリーン印刷法やディスペンサー法が採用される。本実施形態においては、スクリーン印刷法を採用している。すなわち、スクリーン印刷に使用される印刷マスクを、その開口部が下層バンプ５ａの存在しない領域に、非開口部が下層バンプ５ａ上に、それぞれ位置するように基板上に配置するとともに、レジスト材料を印刷マスク上に載置し、しかる後、スキージ等の押圧手段を移動させることにより、レジスト材料を開口部を介して半導体基板１上に塗布する。なお、本実施形態においては、レジスト材料６’として熱硬化性エポキシ樹脂を用いている。
【００５１】
（４）次に、塗布したレジスト材料６’を例えば５０℃〜９０℃の温度で加熱することでレジスト材料６’を流動させ、しかる後、これを９０℃〜１６０℃の高温で熱硬化させることにより、レジスト層６を形成する（図３（ｄ））。
【００５２】
このとき、流動化したレジスト材料６’は半導体基板１上で広がって下層バンプ５ａを囲繞する。さらに流動化が大きければ、本実施形態のようにレジスト材料６’が下層バンプ５ａに対して接触するようになる。
【００５３】
なお、レジスト層６の厚みが下層バンプ５ａの高さよりも高いと、下層バンプ５ａ上に上層バンプ５ｂを形成するために、下層バンプ５ａ上のレジスト層を除去する必要が生じ、製造工程が複雑化することから、レジスト層６の厚みを下層バンプ５ａと等しくするか、もしくは、下層バンプ５ａよりも低く設定することが好ましい。
【００５４】
またレジスト層６表面とバンプ５の表面との差は４μｍ以下に設定することが好ましい。その理由はレジスト層６とバンプの表面との段差が４μｍよりも大きいと、後の工程でスクリーン印刷によって導電ペーストを塗布する際、スキージからの押圧力によって印刷マスクがダメージを受けやすくなり、印刷マスクの寿命を短くしてしまうという問題を誘発するからである。
【００５５】
（５）続いて、下層バンプ上に導電ペースト５”を塗布する（図３（ｅ））。
【００５６】
このとき、図３（ｅ）に示すように、下層バンプ５ａの表面のみならずレジスト層６の表面にも導電ペースト５”を塗布するようにすれば、より多くの導電ペースト５”を下層バンプ５ａ上に塗布することができ、トータルのバンプの高さを高くすることが可能となる。
【００５７】
なお、導電ペースト５”の塗布には、例えば、従来周知のスクリーン印刷法が採用される。すなわち、半導体基板１上にバリアメタル層３に対応する開口を有した印刷マスクを配置させるとともに、該印刷マスク上に載置させた導電ペースト５”を印刷マスクの開口を介してバリアメタル層３上に塗布する。
【００５８】
（６）最後に、工程（５）で塗布した導電ペースト５”を、該導電ペースト５”の融点以上の温度で４０秒〜６０秒間、加熱することにより上層バンプを形成し、下層バンプと上層バンプとでバンプ５を形成する（図３（ｆ））。
【００５９】
このとき、上層バンプを形成する際に導電ペースト５”に加える熱によって下層バンプ５ａが溶融するものの、該溶融した下層バンプ５ａがレジスト層６によって囲繞されていることから、下層バンプ５ａが横に大きく広がって潰れることを良好に抑制できる。従って、下層バンプと上層バンプとで構成されるバンプ全体の高さを十分に高くすることができ、接合信頼性の高い半導体素子を実現することが可能となる。しかも、本実施形態においては、レジスト層６と下層バンプ５ａとを互いに接触させるようにしたことから、溶融した下層バンプ５ａの横方向への広がりをより一層防止することができ、更に高さの高いバンプを形成することが可能となる。
【００６０】
また本発明の製造方法によれば、導電ペースト５’，５”を複数回に分けて塗布するため、１回の導電ペーストの塗布量が少なくなり、バリアメタル層同士の間隔が小さい場合であっても、隣接するバリアメタル層上の導電ペースト同士の接触を良好に防止できる。
【００６１】
尚、上層バンプの形成時に導電ペースト５”が下層バンプ５ａ内に流れ込むため、バンプ５の形成後においては上層バンプと下層バンプとを明確に区別できないことがあるが、このような場合でも本発明は適用可能であることは言うまでもない。
【００６２】
本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。
【００６３】
例えば、上述の実施形態の工程（３）において、レジスト材料６’をスクリーン印刷法により塗布する際に、印刷マスク７の非開口部をスキージ等の押圧手段８でもって下層バンプの表面に対して押圧すれば（図４（ａ））、下層バンプ５ａの表面が平坦化されるため（図４（ｂ））、上層バンプ形成前の下層バンプ５ａの高さを揃えることができる。従って、上層バンプ形成後のバンプ全体の高さのバラツキを小さくすることが可能となる。なお、この場合、スキージ等の押圧手段の印刷マスク７に対する押圧力を略一定に保持した状態で押圧手段を移動させることが好ましい。
【００６４】
また、下層バンプ５ａを平坦化した後に形成されるレジスト層６の高さを、図４（ｃ）に示すように下層バンプ５ａの高さと略等しくすれば（高さの差が４μｍ以内）、下層バンプ５とレジスト層６とを同一平面とすることができるため、図４（ｄ）に示すように、上層バンプ形成のためにスクリーン印刷にて導電ペースト５”を塗布する際、印刷マスクのダメージを更に小さくすることができるとともに、その作業性を良好となすことが可能となる。
【図面の簡単な説明】
【００６５】
【図１】本発明の一実施形態に係る半導体素子の断面図である。
【図２】図１の半導体素子を回路基板上に実装して構成される実装構造体の断面図である。
【図３】（ａ）〜（ｆ）は図１の半導体素子の製造方法を説明するための各工程の断面図である。
【図４】（ａ）〜（ｄ）は図３の製造方法の他の実施形態を説明するための断面図である。
【図５】（ａ）〜（ｄ）は第１の従来の半導体素子の製造方法を説明するための各工程の断面図である。
【図６】（ａ）〜（ｄ）は第２の従来の半導体素子の製造方法を説明するための各工程の断面図である。
【符号の説明】
【００６６】
１・・・半導体基板
２・・・回路配線
３・・・バリアメタル層
４・・・パッシベーション層
５・・・バンプ
５’，５”・・・導電ペースト
６・・・レジスト層
６’・・・レジスト材料
７・・・印刷マスク
８・・・押圧手段（スキージ）
９・・・回路基板
１０・・・回路パターン
【図１】
2005159050.tif 000003
【図２】
2005159050.tif 000004
【図３】
2005159050.tif 000005
【図４】
2005159050.tif 000006
【図５】
2005159050.tif 000007
【図６】
2005159050.tif 000008