(57)【要約】【課題】  配線間・配線層間の容量が低い多層配線を形成する。【解決手段】  基板２上に、空孔を含まない有機膜としてのフッ素化アリレン膜６，１６，２６と無機膜としてのＳｉＣ膜８，１４，１８，２４，２８とを積層してなる層間絶縁膜と、この層間絶縁膜内に形成された配線１２，３２とを有する多層配線構造を形成する。配線１２，３２の周辺に、フッ素化アリレン膜６，１６，２６とＳｉＣ膜８，１４，１８，２４，２８とを貫通する貫通孔３６を形成する。基板２全面に電子線を照射して、フッ素化アリレン膜６，１６，２６を除去する。【選択図】      図２
2005109343.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、空孔を含まない有機膜と無機膜とを積層してなる層間絶縁膜と、該層間絶縁膜内に形成された配線層とを有する多層配線構造を形成する工程と、
前記有機膜と前記無機膜とを貫通する貫通孔を形成する工程と、
前記貫通孔を形成した後、前記基板の全面に電子線を照射して、前記有機膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記基板を２００℃以上の温度に加熱して、前記電子線を照射することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法において、
前記配線層の周辺に前記貫通孔を複数形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１から３の何れかに記載の半導体装置の製造方法において、
前記有機膜がフッ素化アリレン膜であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１から４の何れかに記載の半導体装置の製造方法において、
前記無機膜が、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣ膜、ＳｉＯＣ膜又はＳｉＣＮ膜であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１から５の何れかに記載の半導体装置の製造方法において、
前記有機膜を除去した後、前記貫通孔を閉孔する工程を更に含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特に中空構造多層配線の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴い、配線抵抗の上昇や、配線間・配線層間の寄生容量の上昇が発生する。この改善策として、配線材料として銅を用いるとともに、層間絶縁膜として低誘電率膜を用いて、配線抵抗や配線間・配線層間の寄生容量を低下させる方法が提案されている。
近年、低誘電率膜として、例えばＳｉＯ２膜中にメチル基を導入したＳｉＯＣ膜等の無機膜や、ポリアリルエーテル誘導体等の有機膜の開発が行われている。これらの膜の比誘電率は、２．６〜２．９程度である。
次世代の半導体装置で必要な更なる低誘電率化に向けて、薄膜に空孔を導入することで膜の密度を下げて、比誘電率が２．０〜２．４の膜を実現するための開発が進められている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平９−２９８２４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、かかる空孔が導入された薄膜は機械的強度が低下するため、製造工程中に薄膜が割れやすくなってしまうという問題があった。
また、空孔にガスや薬剤が吸着してしまうため、膜特性が劣化してしまう問題や、この劣化対策として後処理を行う必要があり製造コストが増大するという問題があった。このため、空孔を有する低誘電率膜を半導体装置の製造に適用することは困難であった。
【０００５】
本発明は、上記従来の課題を解決するためになされたもので、配線間・配線層間の容量が低い多層配線を形成することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置の製造方法は、基板上に、空孔を含まない有機膜と無機膜とを積層してなる層間絶縁膜と、該層間絶縁膜内に形成された配線層とを有する多層配線構造を形成する工程と、
前記有機膜と前記無機膜とを貫通する貫通孔を形成する工程と、
前記貫通孔を形成した後、前記基板の全面に電子線を照射して、前記有機膜を除去する工程と、
を含むことを特徴とするものである。
【０００７】
本発明に係る半導体装置の製造方法において、前記基板を２００℃以上の温度に加熱して、前記電子線を照射することが好適である。
【０００８】
本発明に係る半導体装置の製造方法において、前記配線層の周辺に前記貫通孔を複数形成することが好適である。
【０００９】
本発明に係る半導体装置の製造方法において、前記有機膜がフッ素化アリレン膜であることが好適である。
【００１０】
本発明に係る半導体装置の製造方法において、前記無機膜が、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣ膜、ＳｉＯＣ膜又はＳｉＣＮ膜であることが好適である。
【００１１】
本発明に係る半導体装置の製造方法において、前記有機膜を除去した後、前記貫通孔を閉孔する工程を更に含むことが好適である。
【発明の効果】
【００１２】
本発明では、以上説明したように、空孔を含まない有機膜を有する層間絶縁膜を用いて多層配線構造を形成した後、有機膜を除去することにより、配線間・配線層間の容量が低い多層配線構造を形成することができる。
【発明を実施するための最良の形態】
【００１３】
図１〜図２は、本発明の実施の形態による半導体装置の製造方法を説明するための工程断面図である。
なお、本実施の形態では、主要工程である多層配線構造の形成方法のみを説明し、該多層配線構造よりも下層の半導体素子や配線等の下層構造の形成方法については説明を省略する。
【００１４】
先ず、図１（ａ）に示すように、基板２上に、無機膜４としてのＳｉＣ膜をプラズマＣＶＤ法により、例えば、１００ｎｍの膜厚で形成する。次に、ＳｉＣ膜４上に、空孔を含まない有機膜６としてのフッ素化アリレン膜をＣＶＤ法により、例えば、２００ｎｍの膜厚で形成する。そして、フッ素化アリレン膜６上に、ハードマスク８としてのＳｉＣ膜をプラズマＣＶＤ法により、例えば、１００ｎｍの膜厚で形成する。
なお、無機膜４としては、ＳｉＣ膜以外に、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯＣ膜又はＳｉＣＮ膜を用いることができる（後述する無機膜についても同様）。
また、フッ素化アリレン膜６の具体例として、例えば、フッ素化ポリキシリレン膜を挙げることができる。フッ素化ポリシキシリレン膜は、フッ素が結合されたキシリレン化合物の原料ガスを活性化させて得られた前駆体（ラジカル）を基板表面に供給して、この前駆体を重合させることにより形成される。
【００１５】
次に、図１（ｂ）に示すように、リソグラフィ技術及びドライエッチングによりＳｉＣ膜８をパターニングする。そして、このパターニングされたＳｉＣ膜８をマスクとしてフッ素化アリレン膜６をドライエッチングする。これにより、ＳｉＣ膜８及びフッ素化アリレン膜６内に配線用溝１０が形成される。
【００１６】
続いて、図１（ｃ）に示すように、配線用溝１０の内面を含む基板２全面にバリアメタル膜を形成した後、その上に金属膜としての銅膜を形成する。そして、ＳｉＣ膜８をストッパ膜として、不要な銅膜及びバリアメタル膜をＣＭＰにより除去する。これにより、配線用溝１０内に、バリアメタル膜と銅膜とからなる金属配線１２が埋め込まれる。
なお、バリアメタル膜としては、例えば、Ｔａ膜、ＴａＮ膜、Ｔｉ膜若しくはＴｉＮ膜、或いはそれらの積層膜を用いることができる。また、金属膜としては、銅膜以外に、タングステン膜やアルミニウム膜等を用いることができる（後述するヴィアコンタクト２２及び金属配線３２についても同様）。
【００１７】
次に、図１（ｄ）に示すように、ＳｉＣ膜８及び金属配線１２上に、無機膜１４としてのＳｉＣ膜をプラズマＣＶＤ法により、例えば、１００ｎｍの膜厚で形成する。そして、ＳｉＣ膜１４上に、有機膜１６としてのフッ素化アリレン膜をＣＶＤ法により、例えば、２００ｎｍの膜厚で形成する。さらに、フッ素化アリレン膜１６上に、ハードマスク１８としてのＳｉＣ膜をプラズマＣＶＤ法により、例えば、１００ｎｍの膜厚で形成する。
【００１８】
次に、図１（ｅ）に示すように、リソグラフィ技術及びドライエッチングによりＳｉＣ膜１８をパターニングする。そして、このパターニングされたＳｉＣ膜１８をマスクとしてフッ素化アリレン膜１６をドライエッチングする。これにより、ＳｉＣ膜１８及びフッ素化アリレン膜６内に、金属配線１２上面に達するヴィアホール２０が形成される。
【００１９】
続いて、図２（ａ）に示すように、ヴィアホール２０の内面を含む基板全面にバリアメタル膜を形成した後、その上に金属膜としての銅膜を形成する。そして、ＳｉＣ膜１８をストッパ膜として、不要な銅膜及びバリアメタル膜をＣＭＰにより除去する。これにより、ヴィアホール２０内に、下層の金属配線１２に接続され、バリアメタル膜と銅膜とからなるヴィアコンタクト２２が形成される。
【００２０】
次に、図２（ｂ）に示すように、ＳｉＣ膜１８及びヴィアコンタクト２２上に、無機膜２４としてのＳｉＣ膜をプラズマＣＶＤ法により、例えば、１００ｎｍの膜厚で形成する。そして、ＳｉＣ膜２４上に、有機膜２６としてのフッ素化アリレン膜をＣＶＤ法により、例えば、２００ｎｍの膜厚で形成する。さらに、フッ素化アリレン膜２６上に、ハードマスク２８としてのＳｉＣ膜をプラズマＣＶＤ法により、例えば、１００ｎｍの膜厚で形成する。
【００２１】
次に、図２（ｃ）に示すように、リソグラフィ技術及びドライエッチングによりＳｉＣ膜２８をパターニングする。そして、このパターニングされたＳｉＣ膜２８をマスクとしてフッ素化アリレン膜２６をドライエッチングする。これにより、ＳｉＣ膜２８及びフッ素化アリレン膜２６内に、ヴィアコンタクト２２上面に達する配線用溝３０が形成される。
【００２２】
続いて、図２（ｄ）に示すように、配線用溝３０の内面を含む基板全面にバリアメタル膜を形成した後、その上に金属膜としての銅膜を形成する。そして、ＳｉＣ膜２８をストッパ膜として、不要な銅膜及びバリアメタル膜をＣＭＰにより除去する。これにより、配線用溝３０内に、ヴィアコンタクト２２に接続され、バリアメタル膜と銅膜とからなる上層の金属配線３２が形成される。
【００２３】
次に、図２（ｅ）に示すように、ＳｉＣ膜２８及び金属配線３２上に、ハードマスク３４としてのＳｉＣ膜をプラズマＣＶＤ法により、例えば、１００ｎｍの膜厚で形成する。
【００２４】
そして、図２（ｆ）に示すように、リソグラフィ技術及びドライエッチングによりＳｉＣ膜３４をパターニングする。そして、このパターニングされたＳｉＣ膜３４をマスクとして、配線層１２，２２，３２周辺のＳｉＣ膜２８、フッ素化アリレン膜２６、ＳｉＣ膜２４，１８、フッ素化アリレン膜１６、ＳｉＣ膜１４，８、フッ素化アリレン膜６を順次ドライエッチングする。これにより、ＳｉＣ膜２８表面からＳｉＣ膜４表面に達する有機膜除去用の貫通孔３６が形成される。
なお、貫通孔３６の開孔密度や直径は、配線パターンに応じて、適宜設定すればよい。貫通孔３６の開孔密度が低いと、フッ素化アリレン膜が分解する際（後述）に生じるガスによって、ＳｉＣ膜や金属配線に変形が生じる場合がある。例えば、５００μｍ２の領域に、金属配線１２，３２として０．１６μｍのＬ＆Ｓパターンが形成されている場合には、このＬ＆Ｓパターンの外側に、直径０．５μｍの貫通孔を２０μｍ間隔で形成すればよい。
【００２５】
次に、上記処理が施された基板２を、図示しない電子線照射装置内に移載する。この電子線照射装置のチャンバ内において、基板２を４００℃に加熱すると共に、複数の電子線照射管（ウシオ電機製のＭｉｎ−ＥＢ）が複数設置された電子照射ユニットを用いて、圧力：１００ｍＴｏｒｒ、加速電圧：６０ｋＶ、照射レート：５μＣ／ｃｍ２・ｓｅｃ、照射時間：１０ｍｉｎの条件で、電子線を基板全面に照射する。図２（ｇ）に示すように、電子線照射（図中矢印で示す）により、フッ素化アリレン膜２６，１６が分解し、ガスとして排気されることにより、フッ素化アリレン膜２６，１６，６が除去される。
また、照射レートや照射時間等の条件は、除去するフッ素化アリレン膜の膜厚及び貫通孔の開孔密度に応じて適宜設定すればよい。
【００２６】
図３は、本実施の形態において、電子線照射による有機膜除去量と基板温度との関係を示す図である。詳細には、図３は、照射時間を除いた上記条件で電子線を照射した場合において、フッ素化アリレン膜の除去速度と基板温度との関係を示す図である。
図３に示すように、基板温度が高くなるにつれて、膜除去速度を高くなる。これより、電子照射時の基板温度は２００℃以上にすることが好適であり、３００℃以上にすることが更に好適である。
【００２７】
その後、パッシベーション膜として用いられているシリコン窒化膜（ＳｉＮ膜）をプラズマＣＶＤ法により基板全面に形成することにより、貫通孔３６を閉孔する。なお、ＳｉＮ膜の形成に代えて、後工程のパッケージングによって貫通孔３６を閉孔してもよい。
【００２８】
以上説明したように、本実施の形態では、空孔を含まないフッ素化アリレン膜６，１６，２６を主とした層間絶縁膜と、多層の配線１２，３２とを有する多層配線構造を形成した後、電子線を照射することによりフッ素化アリレン膜６，１６，２６を選択的に除去した。これにより、配線間・配線層間の容量が低い中空構造多層配線を形成することができる。
本実施の形態では、空孔が導入された低誘電率膜を層間絶縁膜として用いていないため、従来起こっていたような低誘電率膜の膜特性劣化を防止することができる。
【００２９】
なお、本実施の形態では、ＳｉＣ膜４表面にまで達する貫通孔３６を形成し、全てのフッ素化アリレン膜６，１６，２６を除去しているが、所望のフッ素化アリレン膜のみを除去するようにしてもよい。すなわち、貫通孔３６は、除去する必要のあるフッ素化アリレン膜を貫通するように形成すればよい。
また、本実施の形態では、シングルダマシン法を用いて有機膜除去前の多層配線構造を形成したが、デュアルダマシン法を用いて多層配線構造を形成してもよい。
また、本実施の形態では、２層の配線層１２，３２からなる２層配線構造について説明したが、これに限らず、１層若しくは３層以上の多層の配線構造に対しても適用することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態による半導体装置の製造方法を説明するための工程断面図である（その１）。
【図２】本発明の実施の形態による半導体装置の製造方法を説明するための工程断面図である（その２）。
【図３】本発明の実施の形態において、電子線照射による有機膜除去量と基板温度との関係を示す図である。
【符号の説明】
【００３１】
２  基板
４，１４，２４  無機膜（ＳｉＣ膜）
６，１６，２６  有機膜（フッ素化アリレン膜）
８，１８，２８，３４  ハードマスク（ＳｉＣ膜）
１０，３０  配線用溝
１２，３２  金属配線
２０  ヴィアホール
２２  ヴィアコンタクト
３６  貫通孔
【図１】
2005109343.tif 000003
【図２】
2005109343.tif 000004
【図３】
2005109343.tif 000005