(57)【要約】 【課題】  配線層から発生する不要電磁輻射、および配線層による信号の反射を低減することができる基板の配線構造および配線形成方法を提供することである。【解決手段】  導電性を有する配線層３３は、第２絶縁膜４１の一表面４３上から第２貫通孔４２および第１貫通孔３８にわたって配設される。第２絶縁膜４１の一表面４３上に配設される配線層３３は、半導体基板３１の一表面３６に沿い、第１貫通孔３８内に配設される配線層３３は半導体基板３３の厚み方向Ｔに延びるので、これらの配線層３３は互いに直行する方向に延びている。第２貫通孔４２に臨む内周面４５の少なくとも一部は、第２絶縁膜４１の一表面４３に対して傾斜する。この傾斜する内周面４５に沿う第２配線部３７は、配線層３３のうち半導体基板３１の一表面３６に沿う第１配線部３６の延びる方向Ｂ１、半導体基板３１の厚み方向Ｔに沿って第３配線部３８の延びる方向Ｂ３に対して鈍角に連なる。【選択図】      図１
2005101067.tif 000002
【特許請求の範囲】
【請求項１】
一表面および他表面間を厚み方向に連通し、第１絶縁膜によって被覆された第１貫通孔が形成される基板と、
第１貫通孔に連通し、少なくとも１面が一表面から前記基板と接触する他表面に向かって傾斜する内周面によって形成される第２貫通孔が形成され、かつ前記基板の一表面上に形成される第２絶縁膜と、
導電性を有し、第２絶縁膜の一表面上から、第１貫通孔および第２貫通孔にわたって配設され、所定の信号を伝送する配線層とを含み、
前記配線層は、
基板の一表面に沿って第２絶縁膜上に配設される第１配線部と、
第１配線部の一端部に連なり、第２貫通孔に臨む前記傾斜面に沿って配設される第２配線部と、
第２配線部の一端部に連なり、基板の厚み方向に平行に延びて第１貫通孔の内周面に沿って配設される第３配線部とを有し、
第２配線部は、第１配線部の延びる方向および第３配線部の延びる方向に対してそれぞれ鈍角を成して、第１配線部および第３配線部にそれぞれ連なることを特徴とする基板の配線構造。
【請求項２】
第２貫通孔に臨む前記傾斜する内周面の法線と、基板の一表面の法線とがなす角度が９０度よりも小さい領域を含むことを特徴とする請求項１記載の基板の配線構造。
【請求項３】
第２絶縁膜の他表面から一表面に向かうに連れて、第２貫通孔に臨む前記傾斜する内周面の法線と、基板の一表面の法線とがなす角度が減少することを特徴とする請求項２記載の基板の配線構造。
【請求項４】
前記配線層は、複数設けられ、
配線層のうち少なくとも２本は、互いに平行に設けられることを特徴とする請求項１〜３のいずれかに記載の基板の配線構造。
【請求項５】
請求項４記載の基板の配線構造の配線層によって、所定の信号を伝送する信号伝送方法であって、
複数の配線層のうち平行に設けられる２本が相互に差動ペアを構成して、所定の信号を伝送することを特徴とする信号伝送方法。
【請求項６】
請求項１〜４のいずれかに記載の基板の配線構造を有することを特徴とする半導体装置。
【請求項７】
基板の一表面または他表面に、前記配線層に接続される突起電極を有する請求項６記載の半導体装置を積層して構成されることを特徴とする積層半導体モジュール。
【請求項８】
基板の一表面部で開口し、基板の他表面に向かって延びる未貫通孔を形成する工程と、
基板の未貫通孔に臨む内周面を、電気絶縁性を有する第１絶縁膜によって被覆する工程と、
未貫通孔に導電性を有する第１導電性部材を充填する工程と、
基板の一表面に、前記未貫通孔に連通し、一表面から他表面に向かうにつれて近接する内周面によって形成される貫通孔が形成される第２絶縁膜を形成する工程と、
第１導電性部材と、基板の一表面に設けられる接続対象とする所定の配線とを相互に接続する第２導電性部材を第２絶縁膜の表面に沿って形成する工程と、
基板の他表面を一表面側に後退させて第１導電性部材を基板の他表面側に露出させる工程とを含むことを特徴とする基板の配線形成方法。
【請求項９】
前記基板の一表面に、前記未貫通孔に連通し、一表面から他表面に向かうにつれて近接する内周面によって形成される貫通孔が形成される第２絶縁膜を形成する工程は、
基板の一表面にポジ型の感光性樹脂材料を塗布する塗布工程と、
第１貫通孔に臨む領域およびその近傍に塗布された感光性樹脂材料に、この感光性樹脂材料の感応波長の光を照射する露光工程とを含み、
照射工程では、第１貫通孔に臨む位置から離反するにつれて、光の照射量を減少させることを特徴とする請求項８記載の基板の配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板を貫通する配線を有し、前記配線を用いて高速な信号伝送を行うときに前記配線の近傍で生じる不要電磁輻射の発生を低減させることができる基板の配線構造および配線形成方法に関する。
【背景技術】
【０００２】
携帯電話機および携帯情報機器に代表される電子機器および電子装置の小型化および軽量化の要求に伴い、半導体装置の小型化および半導体装置の回路基板への実装の高密度化が図られている。大規模集積回路（Large Scale Integration：略称ＬＳＩ）チップなどの半導体装置を高密度に回路基板に実装するために、半導体装置をこの半導体装置の基板の厚み方向に積み重ねて積層半導体モジュールを構成する構造が提案されている（たとえば、特許文献１参照）。このような半導体装置の積層構造を可能にするために、半導体基板を貫通する配線によって、基板の一表面に形成した電極と接続される配線を、基板の他表面に引き出している。
【０００３】
図１９は、従来の技術の基板の配線構造を有する半導体装置１を積層して構成される積層半導体モジュール２を模式的に示す断面図である。半導体装置１が有する半導体基板３には、この半導体基板３の一表面４および他表面５間を厚み方向に貫通する貫通孔６が形成される。貫通孔６に臨む半導体基板３の内周面７は、絶縁性部材８によって被覆される。絶縁性部材８によって囲まれる領域には、導電性部材が充填され、前記内周面７に沿う貫通配線層９が形成される。
【０００４】
半導体基板３の一表面部には、たとえばＭＯＳ（Metal Oxide Semiconductor）トランジスタなどの電子素子を含む集積回路部１１と、前記集積回路部１１の端子である表面電極１２、半導体基板３の一表面４に沿って配設され、表面電極１２および貫通配線層９を相互に接続する表面配線層１３とが形成される。また、半導体基板３の一表面４には、半導体基板３の他表面部には、前記貫通配線層９に接続される突起電極１４が形成される。また、半導体装置３の一表面部は、保護膜１５によって覆われる。
【０００５】
積層される各半導体装置１の表面電極１２は、表面配線層１３および貫通配線層９とを含む配線層１６および突起電極１４を介して、電気的に接続される。したがって、積層された各半導体装置１の電気素子間で、電気信号の伝送が可能になる。これによって、それぞれの半導体装置１を回路基板１７に実装し、回路基板１７上に形成される配線を介して電気信号を送受信する場合と比較して、各半導体装置１間の配線の距離がはるかに短くなるので、信号伝送を高速化することができる。さらにはこのような半導体装置１を回路基板１７に実装するための実装面積は、最下層の半導体装置１を実装する面積だけでよいので、回路基板１７への半導体装置１の実装の高密度化を達成することができる。
【０００６】
【特許文献１】特開平１０−２２３８３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
携帯電話機および携帯情報機器などの電子機器に対しては、機器の小型化や軽量化と共に、処理速度の向上に対する要求も大きい。処理速度を向上させるためには、半導体装置の集積回路内の処理速度を上げるだけでなく、半導体装置間の信号伝送を高速化する必要がある。しかしながら、配線に高速の電気信号を伝送する場合、配線の形状に起因する不要電磁輻射や信号の反射が生じるおそれがある。
【０００８】
図２０は、半導体装置１の貫通配線層９と表面配線層１３との連結部を拡大して示す斜視図であり、図２１は、図２０の切断面線Ａ−Ａから見た前記連結部の断面図である。図２０に示すように、配線層１６は、半導体装置１の半導体基板３の一表面４に沿って形成される表面配線層１３と、貫通孔６内に形成される貫通配線層９とを含んで構成される。貫通配線層９および表面配線層１３は、それぞれの配線層の延びる方向に垂直な仮想一平面における断面が、略矩形状に形成される。前記配線層１６においては、図２１に示すように、表面配線層１３と貫通配線層９とが直角に接続される。したがって、配線層１６は、表面配線層１３の延びる方向、すなわち図２１に左右方向に垂直な第１外周面１６ａと、貫通配線層９の延びる方向、すなわち図２１の上下方向に垂直な第２外周面１６ｂとを含む。前記第１階周面１６ａと、第２外周面１６ｂとは、直角に連なり、これによって角度が９０度（°）のコーナー部１９が形成される。このような配線層１６を用いて、高速な電気信号の伝送を行った場合、コーナー部１９のように配線層１６の形状が急激に変化するに領域では、不要電磁輻射および信号の反射が生じるという問題がある。
【０００９】
不要電磁輻射が発生すると、近接する配線層においてクロストークが生じ、半導体装置の誤動作が発生するおそれがある。また信号の反射が生じると、信号伝送の精度が低下し、半導体装置の誤動作が発生してしまうおそれがある。したがって、不要電磁輻射の発生および信号の反射を低減することができる基板の配線構造が望まれている。
【００１０】
本発明の目的は、配線層から発生する不要電磁輻射、および配線層による信号の反射を低減することができる基板の配線構造および配線形成方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、一表面および他表面間を厚み方向に連通し、第１絶縁膜によって被覆された第１貫通孔が形成される基板と、
第１貫通孔に連通し、少なくとも１面が一表面から前記基板と接触する他表面に向かって傾斜する内周面によって形成される第２貫通孔が形成され、かつ前記基板の一表面上に形成される第２絶縁膜と、
導電性を有し、第２絶縁膜の一表面上から、第１貫通孔および第２貫通孔にわたって配設され、所定の信号を伝送する配線層とを含み、
前記配線層は、
基板の一表面に沿って第２絶縁膜上に配設される第１配線部と、
第１配線部の一端部に連なり、第２貫通孔に臨む前記傾斜面に沿って配設される第２配線部と、
第２配線部の一端部に連なり、基板の厚み方向に平行に延びて第１貫通孔の内周面に沿って配設される第３配線部とを有し、
第２配線部は、第１配線部の延びる方向および第３配線部の延びる方向に対してそれぞれ鈍角を成して、第１配線部および第３配線部にそれぞれ連なることを特徴とする基板の配線構造である。
【００１２】
また本発明は、第２貫通孔に臨む前記傾斜する内周面の法線と、基板の一表面の法線とがなす角度が９０度よりも小さい領域を含むことを特徴とする。
【００１３】
また本発明は、第２絶縁膜の他表面から一表面に向かうに連れて、第２貫通孔に臨む前記傾斜する内周面の法線と、基板の一表面の法線とがなす角度が減少することを特徴とする。
【００１４】
また本発明は、前記配線層は、複数設けられ、
配線層のうち少なくとも２本は、互いに平行に設けられることを特徴とする。
【００１５】
また本発明は、前記基板の配線構造の配線層によって、所定の信号を伝送する信号伝送方法であって、
複数の配線層のうち平行に設けられる２本が相互に差動ペアを構成して、所定の信号を伝送することを特徴とする信号伝送方法である。
【００１６】
また本発明は、前記基板の配線構造を有することを特徴とする半導体装置である。
また本発明は、基板の一表面または他表面に、前記配線層に接続される突起電極を有する前記半導体装置を積層して構成されることを特徴とする積層半導体モジュールである。
【００１７】
また本発明は、基板の一表面部で開口し、基板の他表面に向かって延びる未貫通孔を形成する工程と、
基板の未貫通孔に臨む内周面を、電気絶縁性を有する第１絶縁膜によって被覆する工程と、
未貫通孔に導電性を有する第１導電性部材を充填する工程と、
基板の一表面に、前記未貫通孔に連通し、一表面から他表面に向かうにつれて近接する内周面によって形成される貫通孔が形成される第２絶縁膜を形成する工程と、
導電性部材と、基板の一表面に設けられる接続対象とする所定の配線とを相互に接続する第２導電性部材を第２絶縁膜の表面に沿って形成する工程と、
基板の他表面を一表面側に後退させて第２導電性部材を基板の他表面側に露出させる工程とを含むことを特徴とする基板の配線形成方法である。
【００１８】
また本発明は、前記基板の一表面に、前記未貫通孔に連通し、一表面から他表面に向かうにつれて近接する内周面によって形成される貫通孔が形成される第２絶縁膜を形成する工程は、
基板の一表面にポジ型の感光性樹脂材料を塗布する塗布工程と、
第１貫通孔に臨む領域およびその近傍に塗布された感光性樹脂材料に、この感光性樹脂材料の感応波長の光を照射する露光工程とを含み、
照射工程では、第１貫通孔に臨む位置から離反するにつれて、光の照射量を減少させることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、導電性を有する配線層は、第２絶縁膜の一表面上から第２貫通孔および第１貫通孔にわたって配設される。第２絶縁膜の一表面上に配設される配線層は、基板の一表面に沿い、第１貫通孔内に配設される配線層は基板の厚み方向に延びるので、これらの配線層は互いに直行する方向に延びている。また第２貫通孔に臨む内周面の少なくとも一部は、第２絶縁膜の一表面から他表面に向かうに連れて、対向する内周面に対して近接する方向に傾斜するので、前記内周面の一部は、第２絶縁膜の一表面に対して傾斜している。この傾斜している内周面に沿う第２配線部は、配線層のうち基板の一表面に沿う第１配線部の延びる方向、基板の厚み方向に沿う第３配線部の延びる方向に鈍角に連なる。前記第１貫通孔に配設される配線層は、電気絶縁性を有する第１絶縁膜によって、また第２貫通孔内および第２絶縁膜の一表面上に配設される配線層は、電気絶縁性を有する第２絶縁膜によって、基板と絶縁される。
【００２０】
基板の一表面側から他表面側に所定の信号を伝送する場合、所定の信号は、第１配線部から、第２配線部が第１配線部の延びる方向に鈍角を成して連なる領域を通過して第２配線部に伝送される。さらに所定の信号は、第２配線部から第２配線部が第３配線部の延びる方向に鈍角を成して連なる領域を通過して、第３配線部に伝送されることによって、基板の他表面側に達する。基板の他表面側から一表面側に所定の信号を伝送する場合には、第３配線部、第２配線部および第１配線部の順番に信号が伝送される。
【００２１】
前記第２配線部が第１配線部の延びる方向および第３配線部の延びる方向に鈍角に連なるとは、第１配線部の延びる方向に沿う第１軸線および第３配線部の延びる方向に沿う第３軸線を含む仮想一平面上で、前記第１軸線と第２配線部の延びる方向に沿う第２軸線とが成す角度、および前記第３軸線と第２軸線とが成す角度が鈍角となるということである。言い換えれば、第１配線部の延びる方向および第２配線部の延びる方向とが成す角度は、信号を伝送したときに第１配線部で電流が流れる第１の流れ方向と、第２配線部で電流が流れる第２の流れ方向とが成す角度である。また第２配線部の延びる方向と第３配線部の延びる方向とが成す角度とは、第２配線部と第３配線部とが交わる領域の近傍で、信号を伝送したときに前記第２の流れ方向と、第３配線部で電流が流れる第３の流れ方向とが成す角度である。
【００２２】
本発明では、互いに直交する方向に延びる第１配線部および第３配線部を、これらの配線の延びる方向に鈍角を成す第２配線部を介して電気的に接続することによって、インピーダンスの不整合を可及的抑制することができる。これによって、信号を伝送するときに、各配線部が連結する領域での信号の反射を低減することができる。また、前記配線層が急激に折れ曲がることが防止されるので、表皮効果によって配線の表面に流れる電流の流れ方向の急激な変化を抑制され、従来の技術と比較して、配線層が折れ曲がる領域において発生する不要電磁輻射、および信号の反射を低減することができる。
【００２３】
このように基板に形成される配線層に起因する不要電磁輻射および信号の反射を低減することができるので、配線層によって伝送される信号の伝送速度を高速化しても、配線層に伝送される信号のノイズの発生を抑制することができ、また複数の配線層を基板に設ける場合にクロストークを抑制することができる。
【００２４】
また第２配線部が沿う第２貫通孔は、第２絶縁膜に形成される。したがって、基板そのものに第２配線部を形成するための傾斜面を形成する場合と比較して、前記傾斜面を容易に形成することができ、前述した形状の配線層を形成しやすい。
【００２５】
また本発明によれば、第２貫通孔の内周面の法線と、基板の一表面の法線とが成す角度が９０度よりも小さい領域を含んでいる。配線層は、第２絶縁膜の表面上に形成されるので、配線層の形状は、第２絶縁膜の表面の形状に従う。前記構成とすることによって、第２配線部が第１配線部の延びる方向および第３配線部の延びる方向に鈍角に連なる配線層を実現することができる。
【００２６】
また本発明によれば、第２絶縁膜の他表面から一表面に向かうに連れて、第２貫通孔に臨む内周面の法線と、基板の一表面の法線とが成す角度が減少する。前記角度を、段階的または連続的に減少させることによって、この第２貫通孔の内周面に沿って形成される配線層が急激に折れ曲がることが防止される。たとえば前記角度を連続的に変化させると、配線層が緩やかに曲がるので、さらに不要電磁輻射および信号の反射を低減することができる。
【００２７】
また本発明によれば、配線層は複数本形成され、複数本の配線層のうち少なくとも２本が平行に設けられる。このような平行に設けられる配線層を、たとえば差動ペアとして所定の信号を伝送することによって、各配線層から発生する電磁界を相殺することができる。
【００２８】
また本発明によれば、複数の配線層のうち平行に設けられる２本を差動ペアとして所定の信号を伝送する。つまり２本の配線層のうち、一方の配線層では、一方から他方に信号を伝送し、他方の配線層では、他方から一方に信号を伝送する。これらの一方および他方の信号線では、同じ信号が伝送される。これによって、配線層から発生する電磁界が相殺され、配線層から放射される放射ノイズ、つまり不要電磁輻射をさらに低減させることができる。
【００２９】
また本発明によれば、半導体装置に前記基板の配線構造を用いるので、たとえば大規模集積回路（ＬＳＩ）チップなどの高速で信号処理を行う半導体装置において、配線からの不要電磁輻射の発生および配線を伝送される信号の反射を低減させることができる。したがって、信号を確実に伝送することができ、かつ不要輻射によるクロストークの発生を抑制することができるので、半導体装置の動作の信頼性が向上する。さらに、配線を伝送する信号の伝送速度を高めることができるので、半導体装置をより高速に動作させることができる。
【００３０】
また本発明によれば、半導体装置を積層して、たとえばシステムインパッケージなどの半導体積層モジュールを実現する場合、各半導体装置間で伝送される信号による不要電磁波の発生および信号の反射を抑制することができるので、装置間の信号の伝送をより高速化することができる。積層半導体モジュールは、半導体装置を回路基板の同一平面に実装する場合と比較して、回路基板への実装面積が小さく、さらに半導体装置間の配線長が短くなるので、高速な演算処理が可能となる。
【００３１】
また本発明によれば、前記工程によって、前述した基板の配線構造を作成することできる。少なくとも一部が一表面から他表面に向かって傾斜する内周面によって形成される第２貫通孔は、基板ではなく、第２絶縁膜に形成される。第２絶縁膜を、たとえば樹脂材料などによって形成することによって、前述したような形状の孔であっても容易に加工することができる。
【００３２】
また前記工程によって配線層を形成するので、配線層を作成するまでの工程では、基板が厚いままでも構わない。したがって、基板の厚みを大きくすることによって、基板のハンドリング性を向上させることができるので、各工程における処理を精度よく行うことができる。この後の工程によって、配線層が形成された基板の厚み方向の寸法を小さくすることができる。
【００３３】
基板の一表面と他表面との間を厚み方向に連通する第１貫通孔を作成する場合、第１貫通孔を作成する方法によっては、形成される孔のアスペクト比によって、直径が小さな貫通孔を形成するのは困難となる場合がある。本発明では、基板を薄くする工程で未貫通孔を貫通させて貫通孔が形成されるので、得られる穴のアスペクト比が比較的小さい穿孔方法であっても採用することができ、配線層を形成する工程の自由度が向上する。
【００３４】
本発明によれば、感光性樹脂材料がポジ型であるので、この感光性樹脂材料への光の照射量を、たとえばグレーレベルのマスクを用いて、第１貫通孔に対応する領域から離反するほど減少させると、現像したときに、少なくとも一部が一表面から他表面に向かうにつれて近接する内周面によって形成される貫通孔を容易に形成することができる。
【発明を実施するための最良の形態】
【００３５】
図１は、本発明の実施の一形態の基板の配線構造を有する半導体装置３０を模式的に示す断面図であり、図２は半導体装置３０の一部を拡大して示す断面図である。半導体装置３０は、たとえば大規模集積回路（略称ＬＳＩ）チップなどの高速で信号処理を行う電子装置である。半導体装置３０は、半導体基板３１と、この半導体基板３１に形成される所定の電子素子を含む集積回路部３２と、半導体基板３１に形成され、前記集積回路部３２に信号を伝送し、集積回路部３２からの信号を伝送する配線層３３とを少なくとも含む。前記所定の電子素子は、たとえばトランジスタおよびコンデンサなどを含む。
【００３６】
半導体基板３１は、たとえばシリコン（Ｓｉ）を含むシリコン基板によって実現される。半導体基板３１の一表面部３４には、所定の電子素子を含む集積回路部３２が形成される。集積回路部３２は、たとえば大規模集積回路（Large Scale Integration：略称ＬＳＩ）を含む。半導体基板３１の一表面部３４には、前記集積回路部３２の接続端子であり、集積回路部３２の所定の配線に接続される表面電極３５が形成される。半導体基板３１には、一表面３６および他表面３７間を半導体基板３１の厚み方向Ｔに連通する第１貫通孔３８が形成される。半導体基板３１の一表面３６および他表面３７は、ほぼ平行である。前記第１貫通孔３８は、半導体基板３１の素子形成面である一表面３６に関して、垂直に延びる。第１貫通孔３８は、略直方体形状に形成される。厚み方向Ｔに垂直な第１貫通孔３８の断面における一辺の長さｔ１は、たとえば１０〜３０マイクロメートル（μｍ）に選ばれる。
【００３７】
半導体基板３１の第１貫通孔３８に臨む第１内周面３９は、第１絶縁膜４０によって被覆される。第１絶縁膜４０は、電気絶縁性を有し、たとえば合成樹脂によって形成される。第１絶縁膜４０の膜厚ｔ２は、たとえば１〜５マイクロメートル（μｍ）に選ばれる。前記第１絶縁膜４０の膜厚ｔ２とは、厚み方向Ｔに垂直な断面における第１絶縁膜４０の厚みである。第１貫通孔３８には、第１絶縁膜４０の内周面４０ａによって外囲される空間が形成される。
【００３８】
半導体基板３１の一表面３６上には、第２絶縁膜４１が形成される。本実施の形態において半導体基板３１の一表面３６は、集積回路部３２の一表面を含む。第２絶縁膜４１には、第２貫通孔４２が形成される。第２貫通孔４２は、第１貫通孔３８に連通する。第２貫通孔４２は、少なくとも一部が第２絶縁膜４１の厚み方向Ｔの一表面４３から他表面４４に向かうに連れて近接する方向に傾斜する第２内周面４５によって形成される。具体的には第２内周面４５の一部が、第２絶縁膜４１の一表面４３に対して傾斜し、第２絶縁膜４１の一表面４３から他表面４４に向かうに連れて、第２貫通孔４２の厚み方向に垂直な断面積が小さくなる。第２絶縁膜４１の一表面４３および他表面４４は、ほぼ平行に形成される。第２絶縁膜４１の厚みｔ３は、たとえば５〜１０マイクロメートル（μｍ）に選ばれる。
【００３９】
本実施の形態では、第２絶縁膜４１の第２貫通孔４２に臨む第２内周面４５は、少なくとも半導体基板３１の一表面３６に所定の第１角度θ１で傾斜する第１平面４５ａを有し、この第１平面４５ａは、第１絶縁膜４０の内周面４０ａに連なる。第２内周面４５の第１平面４５ａの法線と、半導体基板３１の一表面３６の法線とが成す角度は、９０度（°）以下に選ばれる。さらに具体的に述べると第２内周面４５は４つの平面を含んで形成され、対向する一対の平面は、厚み方向Ｔに平行に延び、対向するもう１対の平面は、厚み方向Ｔの一表面４３から他表面４４に向かうにつれて互いに近接する方向に傾斜する。前記所定の第１角度θ１は、たとえば４５°±１５°の範囲、つまり３０°以上６０°以下に選ばれ、さらに好ましくは４５°に選ばれる。
【００４０】
また第２絶縁膜４１には、表面電極３５に臨む領域に第２絶縁膜４１を貫通する第３貫通孔１０１が形成される。第３貫通孔１０１は、少なくとも一部が第２絶縁膜４１の厚み方向Ｔの一表面４３から他表面４４に向かうに連れて近接する方向に傾斜する第３内周面１０２によって形成される。具体的には、第３内周面１０２の一部が、第２絶縁膜４１の一表面４３に対して傾斜し、第２絶縁膜４１の一表面４３から他表面４４に向かうに連れて、第２貫通孔４２の厚み方向に垂直な断面積が小さくなる。本実施の形態では、第２絶縁膜４１の第３貫通孔１０１に臨む第３内周面１０２は、半導体基板３１の一表面３６に所定の第２角度θ２で傾斜する第２平面１０２ａを有する。さらに具体的に述べると第３内周面１０２は４つの平面を含んで形成され、対向する一対の平面は、厚み方向Ｔに平行に延び、対向するもう１対の平面は、厚み方向Ｔの一表面４３から他表面４４に向かうにつれて互いに近接する方向に傾斜する。前記所定の第２角度θ２は、たとえば４５°±１５°に選ばれ、つまり３０°以上６０°以下に選ばれ、さらに好ましくは４５°に選ばれる。
【００４１】
配線層３３は、第２絶縁膜４１の一表面４３上から、第２貫通孔４２および第１貫通孔３８にわたって配設される。配線層３３の一端部は、前記第３貫通孔１０１を経て前述した表面電極３５と電気的に接続され、他端部は、半導体基板３１の他表面３７側に露出する。配線層３３は、導電性を有し、半導体基板３１の他表面３７側から与えられる所定の信号を伝送して表面電極４３に与え、また表面電極４３からの所定の信号を半導体基板３１の他表面３５側へと伝送する。つまり配線層３３は、双方向の信号伝送路である。配線層３３は、表面電極３５に接続される一端部から、第２絶縁膜４１の第３貫通孔１０１に臨む第３内周面１０３に沿って延び、屈曲して第２絶縁膜４１の一表面４３に沿って延び、さらに屈曲して第２絶縁膜４１の第２貫通孔４２に臨む第２内周面４５に沿って延び、さらに半導体基板３１の第１貫通孔３８に臨む第１内周面３９を被覆する第１絶縁膜４０に沿って厚み方向Ｔに延びて半導体基板３１の他表面３７に達する。
【００４２】
配線層３３は、第２絶縁膜４１の一表面４３に沿って配設される第１配線部４６と、第１配線部４６の一端部に連なり、第２内周面４５の第１平面４５ａに沿って延びる第２配線部４７と、第２配線部４７の一端部に連なり、第１貫通孔３８内で厚み方向Ｔに沿って延びる第３配線部４８とを少なくとも含み、さらに第１配線部４６の他端部に連なり第３内周面１０２の第２平面１０２ａに沿って延び、他端部が表面電極３５に接続される第４配線部１０３とを含む。
【００４３】
第１配線部４６の延びる方向Ｂ１である第１配線部４６の長手方向、すなわち図２の左右方向に沿う第１軸線Ｌ１、および第３配線部４８の延びる方向Ｂ３である第３配線部４８の長手方向、すなわち図２の上下方向に沿う第２軸線Ｌ２とは直交する。前記第３配線部４８の延びる方向Ｂ３と、厚み方向Ｔとは平行である。前記第１軸線Ｌ１および第２軸線Ｌ２を含む仮想一平面上において、第１配線部４６と第２配線部４７との接続部では、第１軸線Ｌ１の延びる方向Ｂ１と第２配線部４７の延びる方向Ｂ２、具体的には第１配線部４６の外周４６ａと第２配線部４７の外周４７ａとが成す所定の第３角度θ３が鈍角に形成される。また前記第１軸線Ｌ１および第２軸線Ｌ２を含む仮想一平面において、第２配線部４７と第３配線部４８との接続部では、第３軸線Ｌ３の延びる方向Ｂ３と第２配線部４７の延びる方向Ｂ２、具体的には第３配線部４８の外周４８ａと第２配線部４７の外周４７ａとが成す所定の第４角度θ４が鈍角に形成される。このような配線層３３は、言い換えれば従来の技術の配線層の直角に折れ曲がる部分において、折れ曲がる部分の外側に突出する角部を切り欠いた形状を有し、また折れ曲がる部分の内側の部分に配線材料を継ぎ足した形状である。また第４配線部１０３の延びる方向Ｂ４である第４配線部の長手方向に沿う第４軸線Ｌ４と、第１軸線Ｌ１の延びる方向Ｂ１とを含む仮想一平面上において、第４配線部１０３と第１配線部４６との接続部では、第１軸線Ｌ１の延びる方向Ｂ１と第４軸線Ｌ４の延びる方向Ｂ４、具体的には第４配線部１０３の外周１０３ａと第１配線部４６の外周４６ａとが成す所定の第５角度θ５が鈍角に形成される。
【００４４】
また言い換えると前記所定の第３角度θ３は、第１配線部４６と第２配線部４７とが交わる領域の近傍で、所定の信号を伝送したときに第１配線部４６で電流が流れる第１の流れ方向と、第２配線部４７で電流が流れる第２の流れ方向とが成す角度である。また前記所定の第４角度θ４とは、第２配線部４７と第３配線部４８とが交わる領域の近傍で、所定の信号を伝送したときに、前記第２の流れ方向と、第３配線部４８で電流が流れる第３の流れ方向とが成す角度である。また前記所定の第５角度θ５は、第１配線部４６と第４配線部１０３とが交わる領域の近傍で、所定の信号を伝送したときに第４配線部１０３で電流が流れる第４の流れ方向と、前記第１の流れ方向とが成す角度である。
【００４５】
前記所定の第３角度θ３、第４角度θ４および第５角度θ５は、１２５°±１０°以上１４５°±１０°以下に選ばれ、好ましくは１３５°に選ばれる。これによって所定の第３、第４および第５角度θ３，θ４，θ５が小さくなりすぎることを防止する。第１〜第３配線部４６，４７，４８および第４配線部１０３の、それぞれの配線層３３が延びる方向に垂直な仮想一平面による断面は、１辺が５〜１３マイクロメートル（μｍ）の矩形状に形成される。なお、第１〜第３配線部４６，４７，４８および第４配線部１０３の、それぞれの配線層３３が延びる方向に垂直な仮想一平面による断面形状は一様であることが望ましい。
【００４６】
配線層３３を伝送される所定の信号の伝送速度が高速化するにつれて、伝送される所定の信号は、波の性質が強くなり、直進性が強くなる。これによって配線層３３の壁面、つまり配線層３３の外周面での所定の信号の反射が発生しやすく、また前記外周面から外方に向けて電磁波の放射が発生しやすくなる。本発明では、２つの互いに直交する方向に延びる第１配線部４６および第３配線部４８を、これらの第１および第３配線部４６，４７の延びる方向に鈍角を成す第２配線部４７を介して電気的に接続することによって、配線層３３の急激な形状の変化を抑制する。これによって、前記配線層３３に伝送される所定の信号の反射および放射の発生を可及的防止することができる。したがって配線層３３に伝送される所定の信号に含まれるノイズ成分を抑制することができ、さらに前記配線層３３から発生する不要電磁輻射を低減することができる。
【００４７】
このように半導体基板３１に形成される配線層３３に起因する不要電磁輻射および信号の反射を抑制することができるので、配線層３３を伝送する信号の伝送速度を高速化しても、配線層３３に伝送される所定の信号に含まれるノイズの発生を抑制することができ、また半導体装置３０が複数の配線層３３を備える場合に、配線層間のクロストークを抑制することができる。前記配線層３３によって伝送される所定の信号の周波数は、たとえば数十ＧＨｚ〜１００ＧＨｚ程度の範囲である。
【００４８】
前述したように、たとえば大規模集積回路（Large Scale Integration：略称ＬＳＩ）チップなどであり、高速で信号処理を行う半導体装置３０において、配線層３３からの不要電磁輻射の発生および配線層３３を伝送される所定の信号の反射を低減させることができる。したがって、配線層３３によって所定の信号を確実に伝送することができ、かつ不要電磁輻射によるクロストークの発生を抑制することができるので、半導体装置３０の動作の信頼性が向上する。さらに、配線層３３を伝送する所定の信号の伝送速度を高めることができるので、半導体装置３０をより高速に動作させることができる。
【００４９】
半導体基板３１の他表面３７上には、この他表面３７を被覆する第３の絶縁膜である裏面絶縁膜５２と、他表面３７から外方に突出する突起電極４９が形成される。裏面絶縁膜５２には、第４貫通孔５３が形成される。第４貫通孔５３は、第１貫通孔３８に連通する。第４貫通孔５３は、少なくとも一部が裏面絶縁膜５２の厚み方向Ｔの一表面５４から他表面５５に向かうにつれて離反する方向に傾斜する第４内周面５６によって形成される。具体的には第４内周面５６の一部が裏面絶縁膜５２の一表面５４に対して傾斜し、裏面絶縁膜５２の一表面５４から他表面５５に向かうに連れて、第４貫通孔５３の厚み方向Ｔに垂直な断面積が大きくなる。裏面絶縁膜５２の一表面５４および他表面５５は、ほぼ平行に形成される。本実施の形態では、裏面絶縁膜５２の第４貫通孔５３に臨む第４内周面５６は、少なくとも半導体基板３１の他表面３７に所定の角度で傾斜する平面を有し、これらの平面は、第１絶縁膜４０の内周面４０に連なる。さらに具体的に述べると、第４内周面５６は４つの平面を含んで形成され、対向する一対の平面、および対向するもう一対の平面は、厚み方向Ｔの一表面５４から他表面５５に向かうにつれて互いにそれぞれ離反する方向に傾斜する。言い換えると第４貫通孔５３は、角錐台形状に形成される。
【００５０】
突起電極４９は、導電性を有し、第４貫通孔５３に少なくともその一部が配設されて、半導体基板３１の他表面３７側から配線層３３と電気的に接続される。突起電極４９は、裏面絶縁膜５２の他表面５５から外方に突出する。突起電極４９と配線層３３との接続部において、突起電極４９の外周面４９ａと、この厚み方向Ｔで前記外周面４９ａに連なる配線層３３の第３配線部４８の外周面４８ａとは、それぞれが鈍角で連なる。したがって、この配線層３３と突起電極４９との接続部においても、所定の信号の反射および不要電磁輻射の発生を抑制することができる。
【００５１】
半導体基板３１の一表面３６側に露出する配線層３３は、電気絶縁性を有する保護膜５７によって被覆される。保護膜５７は、半導体基板３１の厚み方向Ｔの一表面部３４を被覆する。保護膜５７は予め定める第１誘電率ε１を有する。保護膜５７を形成することによって、配線層３３の一部、つまり半導体基板３１の一表面３６側に露出する部分が保護膜５７と第２絶縁膜４１によって外囲される。前述した第２絶縁膜４１は、予め定める第２誘電率ε２を有する。特に、第１誘電率ε１と第２誘電率ε２とがほぼ均しい場合、絶縁性を有する保護膜５７中を伝搬する電磁波の伝搬速度と、第２絶縁膜４１中を伝搬する電磁波の伝搬速度との差をほぼ均しくすることができる。これによって、配線層３３を伝送される所定の信号によって配線層３３から放射される電磁波の伝搬速度は、配線層３３の延びる方向に垂直な仮想一平面内でほぼ等しくなる。これによって、配線層３３を複数形成して、たとえば差動ペアで動作させる場合に、配線層３３から発生する不要電磁輻射を効果的に打ち消すことができる。
【００５２】
図３および図４は、前述した半導体装置３０の製造手順を示すフローチャートであり、具体的には、半導体装置３０における配線形成方法および突起電極４９の形成方法を説明するフローチャートである。また図５〜図７は、前記製造手順を説明するための図である。ここでは一表面部６２に集積回路部３２および表面電極３５が形成されている基板６１に、配線層３３を形成し、突起電極４９を形成して、半導体装置３０が作製されるまでの製造処理について述べる。なお図５〜図７では、図面が煩雑となることを防ぐため、基板６１の一部を拡大して示し、また集積回路部３２を省略して示している。また本実施の形態においては、２本の配線層３３を形成する場合について説明する。
【００５３】
図３のフローチャートにおいて、ステップａ０からステップａ１に移り、製造処理を開始する。ステップａ１では、基板６１に、この基板６１の厚み方向Ｔの一表面部６２で開口し、他表面６３に向かって延びる未貫通孔６４を形成する。基板６１は、半導体から成り、ここではシリコンウエハによって実現される。未貫通孔６４を形成する工程では、まず集積回路部３２および表面電極３５が形成された基板６１の、前記集積回路部３２の一表面に絶縁層を形成する。前記絶縁層は、たとえばシリコン酸化膜およびシリコン窒化膜などによって実現される。そして、前記絶縁層の一表面および表面電極３５の一表面３５ａを含む基板６１の一表面６５にエッチングマスク６６を形成する。
【００５４】
図５（１）は、エッチングマスク６６が形成された基板６１の切断端面図である。ただし、集積回路部３２およびこの集積回路部３２の一表面を覆う絶縁層は、図示しない。エッチングマスク６６の材料は、たとえばフォトレジストである。エッチングマスク６６は、基板６１の一表面６５上に、フォトレジストをスピンコート法によって塗布し、露光および現像を行って、基板６１に穿孔する領域、つまり未貫通孔６４を形成する領域のフォトレジストを除去して形成される。未貫通孔６４が形成される領域に臨むエッチングマスク６６には、基板６１の一表面６５が露出する開口６７が形成される。たとえば基板６１の厚み方向Ｔに垂直な仮想一平面における開口６７の断面形状は、ほぼ矩形状であり、その各辺は１０〜３０マイクロメートル（μｍ）程度に選ばれる。本実施の形態では、配線層３３を２本形成するために、前記開口６７は図５（１）の紙面に垂直な方向に所定の間隔を空けて２つ形成される。
【００５５】
次にリアクティブイオンエッチング（Reactive Ion Etching：略称ＲＩＥ）によって、基板６１に穿孔して、未貫通孔６４を形成する。
【００５６】
図５（２）は、未貫通孔６４が形成された基板６１の切断端面図である。基板６１がシリコン（Ｓｉ）ウェハであるとき、ＲＩＥでは、たとえば６フッ化硫黄（ＳＦ６）などのフッ素を含むガスを用いて、プラズマによって基板６１に穿孔する。このとき、シリコンエッチング用のプラズマを発生するガスと共に、４フッ化炭素（ＣＦ４）、オクタフルオロシクロブタン（Ｃ４Ｆ８）などのガスを用いてＲＩＥを行うことが望ましい。ＲＩＥにおいてＣＦ４およびＣ４Ｆ８などのガスを用いると、化学式ＣｘＦｙ（ｘおよびｙは変数）で表されるテトラフルオロエチレンのようなポリマーが、未貫通孔６４に臨む内周面６８を被覆して、この内周面６８を保護するので、エッチングの異方性が高くなり、アスペクト比が高い未貫通孔６４を形成することができる。ＲＩＥによって、深さ、言い換えれば厚み方向Ｔの予め定める寸法ｔ４が、たとえば５０〜１００マイクロメートル（μｍ）程度の直方体形状の未貫通孔６４を形成する。
【００５７】
次にステップａ２に移り、基板６１の未貫通孔６４に臨む内周面６８を第１絶縁膜４０によって被覆する。
【００５８】
図５（３）は、未貫通孔６４に臨む内周面６８を第１絶縁膜４０によって被覆した基板６１を示す切断端面図である。第１絶縁膜４０は、たとえばスプレーコーティング法によって、未貫通孔６４に臨む内周面６８にポリイミドなどの電気絶縁性を有する樹脂材料を付着して形成される。第１絶縁膜４０は、化学蒸着法によってポリパラキシリレンを未貫通孔６４に臨む内周面６８にコーティングして形成してもよい。また、未貫通孔６４に絶縁材料を充填し、充填した絶縁材料の中央部分をたとえばレーザおよびＲＩＥなどのドライプロセスで穿孔してもよい。前記第１絶縁膜４０を形成するための樹脂材料は、基板６１の一表面６５および未貫通孔６４の底部にも形成されるが、これら基板６１の一表面６５および未貫通孔６４の底部に付着した樹脂材料は、後述する工程によって除去される。
【００５９】
次にステップａ３に移り、未貫通孔６４内に配線層３３の一部を形成する第１導電性部材６９を充填し、この後、エッチングマスク６６を除去する。第１導電性部材６９は、未貫通孔６４内に形成された第１絶縁膜４０に囲まれる領域に、充填される。
【００６０】
図５（４）は、未貫通孔６４内に第１導電性部材６９を充填した基板６１を示す切断端面図である。第１導電性部材６９は、導電性を有し、たとえば銅（Ｃｕ）によって形成される。第１導電性部材６９は、たとえば第１絶縁膜４０の表面に導電性を有する導電膜を形成しておき、この導電膜を電極として、電解めっき法を用いて充填される。第１導電性部材６９は、未貫通孔６４の開口面つまり基板６１の一表面６５よりも上方に予め定める距離ｔ５だけ突出して形成される。前記予め定める距離ｔ５は、たとえば１〜５マイクロメートル（μｍ）に選ばれる。
【００６１】
図５（５）は、エッチングマスク６６を除去した基板６１を示す断面図である。エッチングマスク６６を除去する手法としては、たとえば酸素プラズマを用いたアッシングが用いられる。これによってエッチングマスク６６を除去し、表面電極３５を露出させる。本発明の実施の他の形態においては、剥離液を用いてエッチングマスク６６を剥離してもよい。この場合も、最後に酸素プラズマを用いたアッシングを行い、厚み方向Ｔにおける表面電極３５の一表面３５ａから有機成分を確実に除去することが望ましい。
【００６２】
次にステップａ５に移り、基板６１の一表面部６２に第２絶縁膜４１を形成する。
図４は、図３のステップａ４における処理手順を示すサブフローである。第２絶縁膜４１を形成する処理では、ステップｂ０からステップｂ１に移り、ステップｂ１において、基板６１の一表面６２上の全領域に電気絶縁性を有するポジ型の感光性樹脂材料を塗布してプリベークし、表面絶縁膜７０を形成する。
【００６３】
図６（１）は、表面絶縁膜７０が形成された基板６１を示す断面図である。感光性樹脂材料は、スピンコート法によって塗布される。厚み方向Ｔにおいて、表面絶縁膜７０の一表面および他表面は、ほぼ平行に形成される。
【００６４】
次にステップｂ２に移り、基板６１に形成された表面絶縁膜７０のうち所定の部分にこの感光性樹脂材料の感応波長の光を照射して、露光する。前記所定の部分とは、第２貫通孔４２が形成される部分、および第３貫通孔１０１が形成される部分である。
【００６５】
図８は、表面絶縁膜７０の一表面側から見た基板６１の一部を示す平面図であり、図９はステップｂ２において、第２貫通孔４２を形成するために、表面絶縁膜７０を露光する露光パターンを説明する図である。露光工程では、第１貫通孔３８を形成するための未貫通孔６４に臨む位置から離反するにつれて、光の照射量を減少させて表面絶縁膜７０を露光する。具体的には露光パターンは、第１露光領域７４ａと、第２露光領域７４ｂと含む。第1露光領域７４ａの表面絶縁膜７０は、完全に除去され、第２露光領域７４ｂの表面絶縁膜７０は、その一部が除去され、これによって第２内周面４５の第１平面４５ａが形成される。
【００６６】
基板６１の一表面側から見て、第１露光領域７４ａは矩形状に形成される。第１露光領域７４ａは、各第１導電性材料６９に対向する領域を含む。基板６１の一表面側から見て、第２露光領域７４ｂは、第１露光領域７４ａの周囲、具体的には矩形状の対向する一辺１０８ａ，１０８ｂに連なって設けられる。第２露光領域７４ｂは、基板６１の一表面側から見て矩形状に形成される。第２露光領域７４ｂでは、半透過型のグレーレベルマスクを用いて、前記第１導電性部材６９の厚み方向Ｔの一表面部６９ａにおける外周の一辺から離反するに連れて露光量を少なくする。第３貫通孔１０１を形成する領域についても同様な露光を行う。
【００６７】
次にステップｂ３に移り、エッチング液を用いて表面絶縁膜７０を現像する。表面絶縁膜７０を現像すると、前記第１露光領域７４ａの表面絶縁膜７０は完全に除去され、第２露光領域７４ｂの表面絶縁膜７０は、その一部が除去されることによって、上述した第２貫通孔４２が形成される。また第３貫通孔１０１についても同様に形成される。
【００６８】
次にステップｂ４に移り、感光性樹脂材料を硬化させる。感光性樹脂材料を硬化させた後、ステップｂ５に移り処理を終了する。これによって、第２貫通孔４２が形成された第２の絶縁体４１が形成される。
【００６９】
図６（２）は、第２の絶縁体４１が形成された基板６１を示す断面図である。第２貫通孔４２は、未貫通孔６４に連通し、これによって未貫通孔６４内に充填された第１導電性部材６９が外部に露出する。
【００７０】
次にステップａ５に移り、基板６１の一表面部６２に配線層３３の残余の部分を形成するための第２導電性部材７１を形成する。図６（３）〜図６（５）は、第２導電性部材７１を形成する工程を説明する図である。
【００７１】
図６（３）は、めっき電極およびめっき用マスクを形成した基板６１の切断端面図である。まず第２絶縁膜４１の厚み方向Ｔにおける一表面４３、表面電極３５の厚み方向Ｔにおける一表面３５ａ、および第１導電性部材６９の厚み方向Ｔにおける一表面６９ａを連続して覆うめっき用の電極であるバリアメタル（図示しない）を形成する。バリアメタルは、薄膜であり、まずチタンタングステン（ＴｉＷ）をスパッタリングした後に、銅（Ｃｕ）をスパッタリングして形成される。次にフォトレジストを用いてめっき用マスク７２を形成する。めっき用マスク７２は、第１導電性部材６９と表面電極とを接続する配線層３３を形成する領域を露出させ、残余の領域を覆うように形成される。前記配線層３３を形成する領域には、前述した第２貫通孔４２の第２内周面４５の第１平面４５ａ、および第３貫通孔１０１の内周面１０２の第２平面１０２ａが含まれる。次に前述したバリアメタルを電極として、電解めっきを行い、めっき用マスク７２に覆われていないバリアメタル上に銅（Ｃｕ）をめっきする。
【００７２】
図６（４）は、電解めっきを行った後の基板６１を示す断面図である。電解めっきによって、表面電極３５と第１導電性部材６９とを電気的に接続する第２導電性部材７１が形成される。第２導電性部材７１は、第２絶縁膜４１の表面に沿って、つまり第２絶縁膜の一表面４３、第２貫通孔４２に臨む第２内周面４５の第１平面４５ａ、および第３貫通孔１０１に臨む第３内周面１０２の第２平面１０２ａに沿って形成される。
【００７３】
次にめっき用マスク７１およびバリアメタルを除去する。
図６（５）は、めっき用マスク７１およびバリアメタルが除去された基板６１を示す切断端面図である。めっき用マスク７１は、剥離液によって除去される。またバリアメタルは、ウェットエッチングによって除去される。このとき同時に、第２導電性部材７１の表面部をエッチングすることによって除去して、第１導電性部材６９と第２導電性部材７１との接続部の表面を滑らかにする。このためエッチング時間は、バリアメタルの除去に必要な時間よりも長くすることが望ましい。また前述しためっき用マスク７２は、エッチングによって第１導電性部材６９の表面の一部を除去することを考慮して形成する。これについては、図１１についての説明で述べる。ステップａ５の処理を行うことによって、残余の配線層３３が形成される。
【００７４】
図１０は、ステップａ５終了段階における配線層３３の形状を説明するための斜視図であり、図１０では、第２導電性部材７１によって形成される残余の配線層３３を示す。以後、複数の配線層３３を区別するために、参照符号にアルファベットの添え字を付す場合がある。表面電極３５に接続される残余の配線層３３ａ，３３ｂが、第２絶縁膜４１上および第２貫通孔４２に臨む第２内周面４５の第１平面４５ａ上を通り、未貫通孔６４内の第１導電性部材６９によって形成される配線層３３の一部に接続される。本実施の形態では、２つの配線層３３ａ，３３ｂが平行に形成される。これらが相互に差動ペアをなすように信号を伝送させると、半導体装置３０が動作したときにそれぞれの配線層３３から発生する電磁界を相殺し、不要電磁輻射を低減することができる。
【００７５】
図１１は、ステップａ５の処理における基板６１の一部を拡大した断面図である。前述した図５（ｃ）に示しためっき用マスク７２を形成する工程においては、このめっき用マスク７２が、未貫通孔６４に充填した第１導電性部材６９の厚み方向Ｔの一表面６９ａを覆わないように形成することが望ましい。図１１を参照してこの理由を説明する。
【００７６】
図１１（１）は、図６（４）に示す基板６１の一部を拡大して示す切断端面図である。図１１（１）に示すように、厚み方向Ｔにおける第１導電性部材６９の一表面６９ａを覆わないように、めっき用マスク７２を形成し、電解めっきによって第２導電性部材７１を形成すると、前記一表面６９ａの全体が、第２導電性部材７１によって覆われる。
【００７７】
図１１（２）は、めっき用マスク７２を除去した後の基板６１の一部を拡大して示す切断端面図である。図１１（２）に示すように、めっき用マスク７２を除去すると、第１導電性部材６９と第２導電性部材７１との連結部７３では、それぞれの断面積が異なるので、表面に段差が生じてしまう。
【００７８】
図１１（３）は、ウェットエッチングによって、第２絶縁膜４１上に形成したバリアメタルとともに、第２導電性部材７１の表面部を除去した後の基板６１の一部を拡大して示す切断端面図である。図１１（３）に示すように、ウェットエッチングによって、第２絶縁膜７１上に形成したバリアメタルと共に、第２導電性部材７１の表面部を除去すると、第２導電性部材７１の第１導電性部材６９に連結される部分の断面積は、第１導電性部材６９の厚み方向Ｔに垂直な仮想一平面での断面積に近づく。そして、第２導電性部材７１と第１導電性部材６９との連結部７３における表面の段差が無くなり、連結部７３の表面が滑らかになる。エッチング時間がさらに長い場合には、第２導電性部材７１の前記断面積が、第１導電性部材６９の前記断面積よりも小さくなるが、図１１（４）に示すように、第１導電性部材６９の表面部もエッチャントにさらされ、同時にエッチングされる。これによって、第２導電性部材７１と第１導電性部材６９の連結部７３の表面において再度、段差が生じることはない。上述した処理を行うことによって、連結部７３において段差の無い配線層３３を実現することができる。配線層３３の表面に段差が生じないことによって、配線の容量の急激な変化が防止され、配線層３３に信号を伝送するときに、連結部７３において信号が反射されることが防止され、信頼性の高い信号伝送を実現することができる。
【００７９】
次にステップａ６に移り、基板６１の一表面部６２に形成された配線層３３を保護膜５７によって被覆する。
【００８０】
図７（１）は、保護膜５７を形成した基板６１を示す断面図である。保護膜５７は、たとえばポリイミドなどの電気絶縁性を有する樹脂材料によって実現される。保護膜５７は、前記樹脂材料を、たとえばスピンコート法などによって基板６１の一表面部６２に塗布して形成される。保護膜５７は、配線層３３とともに、第２の絶縁体４１の一表面４３を覆う。
【００８１】
次にステップａ７に移り、基板６１を支持基板７５に固定して、ステップａ８に移る。ステップａ８では、基板６１の他表面部７６を研磨して、基板６１の他表面側に配線層３３を露出する。
【００８２】
図７（２）は、支持基板７５に固定され、他表面部７６が研磨された基板６１の切断端面図である。ステップａ７では、ステップａ６において形成した保護膜５７の一表面７７上に接着剤７８を塗布して、この接着剤７８によって基板６１を支持基板７５に接着して固定する。支持基板７５は、たとえば石英ガラス基板によって実現される。基板６１は、支持基板７５に固定された状態で、その他表面部７６が研磨される。基板６１の厚み方向Ｔの寸法が予め定める厚みｔ６となるように研磨すると、未貫通孔６４が貫通することによって第１貫通孔３８が形成され、この第１貫通孔３８から第１の導電性部材６９が基板６１の表面側に露出する。前記予め定める厚みｔ６は、未貫通孔６４の深さに応じて設定され、たとえば５０〜１００μｍに選ばれる。
【００８３】
次にステップａ９に移り、基板６１の他表面６３に電気絶縁性を有する裏面絶縁膜５２を形成する。
【００８４】
図７（３）は、裏面絶縁膜５２が形成された基板６１を示す切断端面図である。裏面絶縁膜５２は、たとえばポリイミドなどを塗布して形成される。裏面絶縁膜５２には、第４貫通孔５３が形成され、第４貫通孔５３に配線層３３が露出する。前記第４貫通孔５３は、たとえば第２貫通孔４２および第３貫通孔１０１を形成する場合と同様に、フォトリソグラフィと、ウェットエッチングによって形成される。
【００８５】
次にステップａ１０に移り、突起電極４９を形成してから、ステップａ１１に移り、配線層３３および突起電極４９を形成する処理動作を終了する。
【００８６】
図７（４）は、突起電極４９を形成した基板６１を示す切断端面図である。前記第３貫通孔５３を含む領域に、前記配線層３３と接続されるように銀（Ａｇ）およびはんだ合金などによって形成される金属粒子を含んだ導電ペーストを塗布してリフローする。これによって、図７（４）に示すような裏面絶縁膜５２の他表面５５から突出する突起電極４９が形成される。突起電極４９が形成された後、スクライブライン７９に沿って、基板６１を個片化してから接着剤７８を取り外すと、前述した図１に示す半導体装置３０を作製することができる。
【００８７】
前述した手順によって配線層３３を形成することによって、配線層３３を作成するまでの工程では、基板６１が厚いままでも構わない。これによって基板６１の厚みを大きくして、基板６１のハンドリング性を向上させることができるので、各工程における処理を精度よく行うことができる。またステップａ８の工程によって、配線層３３が形成された基板６１の厚み方向Ｔの寸法を小さくすることができ、半導体装置３０の厚みを薄くすることができる。
【００８８】
半導体基板３１の一表面３６と他表面３７との間を厚み方向に連通する第１貫通孔３８を作成する場合、第１貫通孔３８を作成する方法によっては、形成される孔のアスペクト比によって、直径が小さな貫通孔を形成するのは困難となる場合がある。本発明では、基板６１を薄くするステップａ８で、未貫通孔６４を貫通させて第１貫通孔３８が形成されるので、得られる穴のアスペクト比が比較的小さい穿孔方法であっても採用することができ、配線層３３を形成する工程の自由度が向上する。
【００８９】
図１２は、半導体装置３０を有する積層半導体モジュール８０の実装構造を説明する断面図である。以下、積層される半導体装置３０を区別するために、各半導体装置３０の参照符号にアルファベットの添え字を添えて示す場合がある。積層半導体モジュール８０は、前述した基板の配線構造を有する半導体装置３０を複数積層して形成される。各半導体装置３０には、前記配線層３３の他に、たとえば積層される半導体装置３０の表面電極３５同士を電気的に接続するための素子接続配線８２、および積層される上下の半導体装置３０の配線層３３を接続するための装置接続配線８３などが形成される。前記素子接続配線８２および装置接続配線８３にも、突起電極４９が接続される。
【００９０】
各半導体装置３０に形成した接続すべき突起電極４９同士を対向させてリフローすることによって、半導体装置３０が半導体基板３１の厚み方向に積層されて、固定される。積層半導体モジュール８０は、はんだバンプ８４によって回路基板８５に実装され、前記はんだバンプ８４は回路基板８５に形成される回路基板電極８６に接続される。各積層される半導体装置３０の間には、各半導体装置３０の接続強度を確保するため、アンダーフィル材８７が充填される。
【００９１】
たとえば最上段に位置する半導体装置３０ａの表面電極３５ａに接続される配線層３３ａは、９０°以下で屈折する部分を有さず、突起電極４９に連通する。半導体装置３０ｂの配線層３３ｂも同様である。したがって、半導体装置３０ａの表面電極５３ａおよび半導体装置３０ｂの表面電極３５ｂ間で、信号を伝送する場合に、配線層３３に９０°以下の角度で屈曲する部分を含む場合と比較して、不要電磁輻射および信号の反射を低減することができる。
【００９２】
前述したような構造によって半導体積層モジュール８０を構成することによって、隣接する半導体装置３０を連絡する各配線の長さを短くすることができる。つまり半導体装置３０を回路基板８５の同一平面に実装する場合と比較して、回路基板８５への実装面積が小さく、さらに半導体装置３０間の配線長が短くなるので、たとえば集積回路部３２において高速な演算処理が可能となる。また各半導体装置３０間で伝送される信号による不要電磁波の発生および信号の反射を抑制することができるので、半導体装置３０間の信号の伝送をより高速化することができる。
【００９３】
なお、半導体装置３０のサイズは全てを等しく形成してもよいし、図１２に示すように一部を異ならせて形成してもよい。さらに、半導体装置３０は、同一種類の半導体装置３０でもよいし、異なる種類の半導体装置３０であってもよい。また図１２に示す積層半導体モジュール８０では、半導体装置３０の集積回路部３２側を対向させて積層する、または半導体装置３０の集積回路部３２とは反対側を対向させて積層しているが、半導体装置３０の集積回路部３２側と、半導体装置３０の集積回路部３２とは反対側を対向させて積層してもよい。このような構成であっても、同様な効果を達成することができる。
【００９４】
以上のように構成される積層半導体モジュール８０として、たとえばメモリセルのみを積層した半導体メモリモジュール、複数の異種半導体装置３０を積層したマルチチップモジュール、受光素子を含む半導体装置３０を最上層に積層したＣＣＤ（Charge Coupled
Device）イメージセンサモジュールおよびＣＭＯＳ（Contemporary Metal Oxide
Semiconductor）イメージセンサモジュールなどを構成することができる。
【００９５】
図１３は、本発明の他の実施の形態における基板の配線構造を有する半導体装置９０の一部を拡大して示す断面図である。半導体装置９０の構成は、前述した図１に示す半導体装置３０の構成と同様であって、第２絶縁膜４１に形成される第２貫通孔４２の形状および配線層３３の形状のみが異なる。したがって、図１に示す半導体装置３０と同様な部分には同様な参照符号を付して、その説明を省略する。
【００９６】
本実施の形態では第２絶縁膜４１に、この第２絶縁膜４１の他表面４４から一表面４３に向かうに連れて、半導体基板３１の一表面４６の法線ｎ１と成す所定の第６角度θ６が減少するような法線ｎ２を有する曲面１４５ａを含む第２内周面１４５によって形成される第２貫通孔１４２が形成される。本実施の形態では、前記所定の第６角度θ６は、第２絶縁膜４１の他表面４４から一表面４３に向かうに連れて連続的に小さくなる。
【００９７】
配線層３３は、前記第２貫通孔１４２に臨む第２内周面１４５の前述した曲面１４５ａに沿って形成される。第１配線部４６の延びる方向Ｂ１に沿う第１軸線Ｌ１、および第３配線部４８が延びる方向Ｂ３に沿う第２軸線Ｌ２を含む仮想一平面上で、第２配線部４７の外周は予め定める局率Ｒを有し、第１配線部４６の外周および第３配線部４８の外周にそれぞれ接続される。前記予め定める曲率Ｒは、たとえば０〜１０５に選ばれる。したがって、配線層３３の形状が急激に変化することが防止され、これによって配線層３３が折れ曲がる部分での、信号の反射および不要電磁輻射の発生をさらに低減することができる。本発明の他の実施の形態において、前記所定の第６角度θ６を、第２絶縁膜４１の他表面４４から一表面４３に向かうに連れて段階的に分けて小さくしてもよい。この場合においても、同様な効果を達成することができる。前述した半導体装置９０における配線形成方法は、前述した半導体装置３０における配線作成方法と同様であるので、その説明は省略する。
【００９８】
図１４は、本発明の他の実施の形態における基板の配線構造を有する半導体装置１００の一部を拡大して示す断面図である。半導体装置１００の構成は、前述した図１に示す半導体装置３０の構成と同様であって、第２絶縁膜４１に形成される第２貫通孔４２の形状および配線層３３の形状のみが異なる。したがって、図１に示す半導体装置３０と同様な部分には同様な参照符号を付して、その説明を省略する。
【００９９】
本実施の形態では第２絶縁膜４１に、少なくとも一部が、この第２絶縁膜４１の一表面４３から他表面４４に向かうに連れて近接する方向に傾斜する第５内周面２４６と、この第５内周面２４６の下方、つまり第１貫通孔３８側に連なり、厚み方向Ｔに延びる第６内周面２４７とを含む第２内周面２４５によって形成される第２貫通孔２４２が形成される。
【０１００】
第２絶縁膜４１の第２貫通孔２４２に臨む第５内周面２４６は、少なくとも半導体基板３１の一表面３６に所定の第７角度θ７で傾斜する第３平面２４６ａを有し、この第３平面２４５ａは、第６内周面２４７に連なる。具体的には第５内周面２４６の一部が、第２絶縁膜４１の一表面４３に対して傾斜し、第２絶縁膜４１の一表面４３から他表面４４に向かうに連れて、第２貫通孔２４２の厚み方向に垂直な断面積が小さくなる。第２絶縁膜４１の一表面４３および他表面４４は、ほぼ平行に形成される。第５内周面２４６の第３平面２４６ａの法線ｎ３と、半導体基板３１の一表面３６の法線ｎ２とが成す所定の第８角度θ８は、９０°以下に選ばれる。さらに具体的に述べると第５内周面２４６は４つの平面を含んで形成され、対向する一対の平面は、厚み方向Ｔに平行に延び、対向するもう１対の平面は、厚み方向Ｔの一表面４３から他表面４４に向かうにつれて互いに近接する方向に傾斜する。前記所定の第７角度θ７は、たとえば４５°±１５°の範囲、つまり３０°以上６０°以下に選ばれ、さらに好ましくは４５°に選ばれる。第２絶縁膜４１の第２貫通孔２４２に臨む第６内周面２４７は、前記第５内周面２４６に連なり厚み方向Ｔに延びて、第１絶縁膜４０の内周面４０ａに連なる。
【０１０１】
配線層３３は、第２絶縁膜２４２に臨む第２内周面２４５の前述した第５内周面２４６の第３平面２４６ａおよび第６内周面２４７に沿って形成される。配線層３３は、第２絶縁膜４１の一表面４３に沿って配設される第１配線部４６と、第１配線部４６の一端部に連なり、第２内周面２４５に含まれる第５内周面２４６の第３平面２４６ａに沿って延びる第２配線部４７と、第２配線部の一端部に連なり、第２内周面２４５に含まれる第６内周面２４７および第１貫通孔３８内で厚み方向に沿って延びる第３配線部４８とを含む。このような構成によって半導体装置１００の配線層３３を実現することによって、前述した半導体装置３０と同様な効果を達成することができる。
【０１０２】
次に、本発明の他の実施の形態の配線形成方法を説明する。本実施の形態の配線形成方法では、前述した図３および図４に示す配線形成工程と同様に、配線層３３を形成する。
【０１０３】
図１５は、本発明の他の実施の形態の配線形成方法における処理手順を示すフローチャートである。本実施の形態の配線形成手順と、前述した実施の形態の配線形成手順とは、図３に示すフローチャートの一部の工程のみが異なるだけである。具体的には、本実施の形態の配線形成方法を用いる半導体装置の製造手順は、図３に示す配線形成方法による製造手順を示すフローチャートのステップａ４を、ステップａ０およびステップａ１の間に移動させたものと同様であるので、重複する内容については、その説明を省略する。また前述した実施の形態の半導体装置３０と同様な構成には、同様な参照符号を付す。また本実施の形態の配線形成方法を用いて配線層３３が作成される半導体装置３０は、前述の実施の形態の半導体装置３０と同様の効果を有する。
【０１０４】
本実施の形態の配線形成方法では、ステップｃ０からステップｃ１に移り、ステップｃ１で、集積回路部３２に形成される絶縁層の一表面を含む基板６１の一表面６５上にエッチングマスク１６０である第２絶縁膜４１の一部を形成する。
【０１０５】
図１６は、第２絶縁膜４１を形成した基板６１を示す切断端面図である。ただし集積回路部３２の一表面を覆う絶縁層は、図示しない。エッチングマスク１６０の材料は、たとえばフォトレジストである。エッチングマスク１６０は、基板６１の一表面部に塗布されるフォトレジストのうち、基板６１の一表面６５に穿孔する領域、つまり未貫通孔１６４を形成する領域と、表面電極３５の上部のフォトレジストを除去して形成される。第２絶縁膜４１の一部であるエッチングマスク１６０には、未貫通孔６４が形成される領域の基板６１の一表面６５が露出する第１開口１６１と、表面電極３５が露出する第２開口１６２とが形成される。第１開口１６１は、少なくとも一部が、厚み方向Ｔの一表面４３から他表面４４に向かうにつれて近接する方向に傾斜する内周面１６３によって形成される。前記内周面１６３は、第２内周面４５の一部を含む。第２開口１６２は、前述した第３貫通孔１０１である。第１開口１６１および第２開口１６２の作製方法は、それぞれを第２貫通孔４２および第３貫通孔１０１に対応させ、図４に示すフローチャートの手順と同様にして形成される。
【０１０６】
図１７は、前述した第１開口１６１を形成するための露光パターンを説明する図である。露光工程では、基板６１の一表面部に塗布されたポジ型の感光性樹脂材料であるフォトレジスト１６８をプリベークした状態で、第１開口１６１を形成する領域に感応波長の光を照射し、未貫通孔６４を形成する位置に臨む領域から離反するにつれて、光の照射量を減少させてフォトレジスト１６８を露光する。具体的には露光パターンは、第１露光領域１７４ａと、第２露光領域１７４ｂとを含む。第１露光領域１７４ａは、矩形状に形成される。第２露光領域１７４ｂは、矩形状に形成され、また第１露光領域１７４に隣接して形成される。第２露光領域１７４ｂでは、グレーレベルマスクを用いて、第１露光領域１７４ａよりも少ない露光量で露光し、かつ第１露光領域１７４ａから離反するにつれて、光の照射量を減少させて露光する。第１露光領域１７４ａのフォトレジスト１６８は、完全に除去され、第２露光領域１７４ｂのフォトレジスト１６８は、その一部が除去され、これによって第１開口１６１に臨む内周面１６３が形成される。
【０１０７】
次にステップｃ２に移り、ＲＩＥによって、基板６１に未貫通孔６４を形成する。
図１６（２）は、未貫通孔６４が形成された基板６１の切断端面図である。ＲＩＥによって未貫通孔６４を形成する前に、厚み方向Ｔの表面電極３５の一表面３５ａには、ＲＩＥによってエッチングされない、あるいは基板６１に比較して、エッチングレートが遥かに低い材料によって保護膜を形成しておく。この状態でＲＩＥを行って、未貫通孔６４を形成する。
【０１０８】
次にステップｃ３に移り、基板６１の未貫通孔６４に臨む内周面６８を第１絶縁膜４０によって被覆する。
【０１０９】
図１６（３）は、未貫通孔６４に臨む内周面６８を第１絶縁膜４０によって被覆した基板６１を示す切断端面図である。第１絶縁膜４０は、たとえばスプレーコーティング法によって、未貫通孔６４に臨む内周面６８にポリイミドなどの電気絶縁性を有する樹脂を付着して形成される。第１絶縁膜４０は、化学蒸着法によってポリパラキシリレンを未貫通孔６４に臨む内周面６８にコーティングして形成してもよい。第１絶縁膜４０を形成する樹脂は、エッチングマスク１６０の内周面１６３、第２絶縁膜４１の一表面４３、表面電極３５の一表面３５ａ、および未貫通孔６４の底部にも付着する。
【０１１０】
次にステップｃ４に移り、未貫通孔６４に配線層３３の一部を形成する第１導電性部材６９を充填する。
【０１１１】
図１６（４）は、未貫通孔６４に第１導電性部材６９を充填した基板６１を示す切断図である。第１導電性部材６９は、第１開口１６１の下端部にも充填される。
【０１１２】
次にステップｃ５に移り、基板６１の一表面部に配線層３３の残余の部分を形成するための第２導電性部材７１を形成する。まず、酸素プラズマを用いたアッシングなどによって、表面電極３５の一表面３５ａ上およびエッチングマスク１６０の一表面４３上に付着している樹脂、およびエッチングマスク１６０の第１開口１６１に臨む内周面１６３に付着している樹脂のうちの一部を除去し、めっき用マスク７２を形成する。前記第１開口１６１に臨む内周面１６３に付着している樹脂のうちの一部とは、第１開口１６１の一表面４３寄りの領域に付着している樹脂である。第１開口１６１に臨む内周面１６３に付着している樹脂のうち残りの部分、言い換えれば他表面４４寄りの領域に付着している樹脂１６４と、前述したエッチングマスク１６０とによって、第２絶縁膜４１が形成される。つまりエッチングマスク１６０の第１開口１６１に臨む内周面１６３の一部と、この内周面１６３の他表面４４寄りの領域に付着している樹脂の内周面とによって第２内周面４５が形成される。
【０１１３】
図１６（５）は、めっき用マスク７２を形成した基板６１の切断端面図であり、図１８は、ステップｃ４終了後の基板６１の一部を拡大して示す平面図である。まず第２絶縁膜４１の厚み方向Ｔの一表面４３、表面電極３５の厚み方向Ｔの一表面、および第１導電性部材６９の厚み方向Ｔの一表面に、めっき用の電極であるバリアメタル（図示しない）を形成する。次にフォトレジストを用いてめっき用マスク７２を形成する。めっき用マスク７２は、表面電極３５と、未貫通孔６４内の第１導電性部材６９と表面電極とを接続する配線層３３を形成する領域を露出させ、残余の領域を覆うように形成される。
【０１１４】
以後のステップｃ５〜ステップｃ１１までの各処理は、図３に示すステップａ５〜ステップａ１１までの各処理にそれぞれ対応し、同様の処理であるので説明を省略する。前述したような配線形成方法では、未貫通孔６４を形成するためのエッチングマスク７２を、第２絶縁膜４１の一部として用いるので、前述の実施の形態の配線形成方法と比較して、配線層３３を形成するための処理の数が減少する。したがって、より短時間で配線層３３を形成することができるので、これによって半導体装置を作製するための処理時間を減少させることができ、半導体装置の生産性を向上させることができる。
【０１１５】
本発明の実施の他の形態において、第１絶縁膜４０は、電気絶縁性を有する感光性樹脂材料をパターニングして形成されてもよい。この場合は、表面電極３５上が感光性樹脂材料によって覆われないように露光パターンを形成する。このような処理を行うことによって、アッシングによる表面電極３５の開口処理が不要となり、処理をより簡単にすることができる。
【０１１６】
本実施の形態では半導体基板３１に配線層３３を形成しているが、本発明の他の実施の形態において、たとえば樹脂基板に前述した配線構造を形成してもよい。この場合においても同様な効果を達成することができる。
【図面の簡単な説明】
【０１１７】
【図１】本発明の実施の一形態の基板の配線構造を有する半導体装置３０を模式的に示す断面図である。
【図２】半導体装置３０の一部を拡大して示す断面図である。
【図３】半導体装置３０の製造手順を示すフローチャートである。
【図４】図３に示すステップａ４の処理手順を示すフローチャートである。
【図５】半導体装置３０の製造手順を説明するための図である。
【図６】半導体装置３０の製造手順を説明するための図である。
【図７】半導体装置３０の製造手順を説明するための図である。
【図８】表面絶縁膜７０の一表面側から見た基板６１の一部を示す平面図である。
【図９】第２貫通孔４２を形成するために、表面絶縁膜７０を露光する露光パターンを説明する図である。
【図１０】ステップａ５終了段階における配線層３３の形状を説明するための斜視図である。
【図１１】ステップａ５の処理における基板６１の一部を拡大した断面図である。
【図１２】半導体装置３０を有する積層半導体モジュール８０の実装構造を説明する断面図である。
【図１３】本発明の他の実施の形態における基板の配線構造を有する半導体装置９０の一部を拡大して示す断面図である。
【図１４】本発明の他の実施の形態における基板の配線構造を有する半導体装置１００の一部を拡大して示す断面図である。
【図１５】本発明の他の実施の形態の配線形成方法における処理手順を示すフローチャートである。
【図１６】第２絶縁膜４１を形成した基板６１を示す切断端面図である。
【図１７】第１開口１６１を形成するための露光パターンを説明する図である。
【図１８】ステップｃ４終了後の基板６１の一部を拡大して示す平面図である。
【図１９】従来の技術の基板の配線構造を有する半導体装置１を積層して構成される積層半導体モジュール２を模式的に示す断面図である。
【図２０】半導体装置１の貫通配線層９と表面配線層１３との連結部を拡大して示す斜視図である。
【０１１８】
【図２１】図２０の切断面線Ａ−Ａから見た連結部の断面図である。
【符号の説明】
【０１１９】
３０，９０，１００  半導体装置
３１  半導体基板
３３  配線層
３８  第１貫通孔
３９  第１内周面
４０  第１絶縁膜
４１  第２絶縁膜
４２  第２貫通孔
４５  第２内周面
４６  第１配線部
４７  第２配線部
４８  第３配線部
６１  基板
８０  積層半導体モジュール
【図１】
2005101067.tif 000003
【図２】
2005101067.tif 000004
【図３】
2005101067.tif 000005
【図４】
2005101067.tif 000006
【図５】
2005101067.tif 000007
【図６】
2005101067.tif 000008
【図７】
2005101067.tif 000009
【図８】
2005101067.tif 000010
【図９】
2005101067.tif 000011
【図１０】
2005101067.tif 000012
【図１１】
2005101067.tif 000013
【図１２】
2005101067.tif 000014
【図１３】
2005101067.tif 000015
【図１４】
2005101067.tif 000016
【図１５】
2005101067.tif 000017
【図１６】
2005101067.tif 000018
【図１７】
2005101067.tif 000019
【図１８】
2005101067.tif 000020
【図１９】
2005101067.tif 000021
【図２０】
2005101067.tif 000022
【図２１】
2005101067.tif 000023