(57)【要約】【課題】  良好な形状を有する配線層を形成することで、配線層間に良好に層間絶縁層が埋め込むことができる、半導体装置の製造方法を提供する。【解決手段】  本発明の半導体装置の製造方法は、半導体層１０の上方に層間絶縁層２０を形成する工程と、前記層間絶縁層２０の上方に導電層３４ａを形成する工程と、前記導電層３４ａの上方にキャップ層３６ａを形成する工程と、前記キャップ層３６ａの上方に第１マスク層Ｍ１を形成する工程と、前記第１マスク層Ｍ１をマスクとして、前記キャップ層３６ａをエッチングする工程と、前記第１マスク層Ｍ１の側面にサイドウォール層からなる第２マスク層Ｍ２を形成する工程と、前記第１マスク層Ｍ１および第２マスク層Ｍ２を用いて、導電層３４ａをエッチングする工程と、前記第２マスク層Ｍ２を除去する工程と、を含む。【選択図】      図５
2005101169.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の上方に層間絶縁層を形成する工程と、
前記層間絶縁層の上方に導電層を形成する工程と、
前記導電層の上方にキャップ層を形成する工程と、
前記キャップ層の上方に第１マスク層を形成する工程と、
前記第１マスク層をマスクとして、前記キャップ層をエッチングする工程と、
前記第１マスク層の側面にサイドウォール層からなる第２マスク層を形成する工程と、
前記第１マスク層および前記第２マスク層を用いて、導電層をエッチングする工程と、
前記サイドウォール層を除去する工程と、を含む、半導体装置の製造方法。
【請求項２】
請求項１において、
前記第２マスク層の材質は、前記第１マスク層とエッチングレートが異なる材質である、半導体装置の製造方法。
【請求項３】
請求項１または２において、
前記第１マスク層は、ハードマスクである、半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれかにおいて、
前記導電層は、アルミニウム層もしくはアルミニウム合金層である、半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれかにおいて、
前記導電層を形成する前に、前記層間絶縁層の上にバリア層を形成する工程を含む、半導体装置の製造方法。
【請求項６】
請求項１において、
前記第１マスク層は、レジスト層である、半導体装置の製造方法。
【請求項７】
請求項６において、
前記第２マスク層は、レジスト層である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に配線層の形成に特徴を有し、配線層間に良好に絶縁層を埋め込むことができる半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置の微細化に伴ない、配線層間の層間絶縁層の埋め込み性についてもより精度の高い埋め込みが必要となっている。
【０００３】
中でも、導電層の上にキャップ層が積層された配線層を採用した半導体装置の場合には、次のような問題が起こることがある。この問題点について、図８，９を参照しながら説明する。まず、図８に示すように、半導体層１００上に形成された層間絶縁層１２０の上に、下地層１３２ａ、導電層１３４ａおよびキャップ層１３６ａを積層する。ついで、所定のパターンを有するマスク層Ｍ１を形成する。次に、図９に示すように、このマスク層Ｍ１をマスクとして、下地層１３２ａ、導電層１３４ａおよびキャップ層１３６ａをパターニングし、配線層１３０を形成する。このパターニングの際に導電層１３４とキャップ層１３６の材質が異なるためにエッチングレートが異なり、図９に示すように、導電層１３４は、所望のパターンより多くエッチングされてしまうことがある。これにより、導電層１３４がアンダーカットされた配線層１３０が形成されてしまうことがある。このようにエッチングされた配線層１３０間に層間絶縁層１５０を埋め込む場合、導電層１３４部分のスペースがキャップ層１３６のスペースと比べて大きいため、層間絶縁層１５０が良好に埋めこまれずに、空孔（以下、「ボイド」という）１６０が生じてしまうことがある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したように、層間絶縁層１５０中にボイド１６０が生じると、半導体装置の信頼性を損ねることとなる。本発明の目的は、良好な形状を有する配線層を形成することで、配線層間に良好に層間絶縁層を埋め込むことができる、半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の半導体装置の製造方法は、
半導体層の上方に層間絶縁層を形成する工程と、
前記層間絶縁層の上方に導電層を形成する工程と、
前記導電層の上方にキャップ層を形成する工程と、
前記キャップ層の上方に第１マスク層を形成する工程と、
前記第１マスク層をマスクとして、前記キャップ層をエッチングする工程と、
前記第１マスク層の側面にサイドウォール層からなる第２マスク層を形成する工程と、
前記第１マスク層および前記第２マスク層を用いて、導電層をパターニングする工程と、
前記第２マスク層を除去する工程と、を含む。
【０００６】
本発明の半導体装置の製造方法によれば、導電層のパターニングは、第１マスク層と、該第１マスク層の側面に形成されたサイドウォール層からなる第２マスク層とを用いたエッチングにより行なわれる。すなわち、キャップ層の形成と比して大きいパターンのマスクを用いて導電層がエッチングされる。そのため、導電層がキャップ層と比してエッチングされやすい材質である場合においても、導電層が所望のパターンを有するようにエッチングすることができる。その結果、導電層とキャップ層との側面が連続した面を構成する配線層を形成することができ、後の工程で配線層間に層間絶縁層を良好に埋め込むことができる。その結果、配線層間が良好に絶縁された信頼性の高い半導体装置を製造することができる。
【０００７】
本発明は、さらに、下記の態様をとることができる。
【０００８】
（Ａ）本発明の半導体装置の製造方法において、前記第２マスク層の材質は、前記第１マスク層とエッチングレートが異なる材質であることができる。
【０００９】
（Ｂ）本発明の半導体装置の製造方法において、前記第１マスク層は、ハードマスクであることができる。
【００１０】
（Ｃ）本発明の半導体装置の製造方法において、前記導電層は、アルミニウム層もしくはアルミニウム合金層であることができる。
【００１１】
（Ｄ）本発明の半導体装置の製造方法において、前記導電層を形成する前に、前記層間絶縁層の上にバリア層を形成する工程を含むことができる。
【００１２】
（Ｅ）本発明の半導体装置の製造方法において、前記第１マスク層は、レジスト層であることができる。
【００１３】
（Ｆ）本発明の半導体装置の製造方法において、前記第２マスク層は、レジスト層であることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図１〜７を参照しながら説明する。図１〜７は、本実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。
【００１５】
（１）まず、半導体層１０の上に、たとえば、ＭＯＳＦＥＴなどの半導体素子、配線層および素子分離領域（図示せず）を一般的な公知技術により形成する。次に、半導体素子などが形成された半導体層１０の上方に、第１層間絶縁層２０を形成する。第１層間絶縁層２０は、たとえば、酸化シリコン層などを用いることができ、プラズマＣＶＤ法や塗布法などにより形成される。
【００１６】
そして、第１層間絶縁層２０に、コンタクトホール（図示せず）を形成する。コンタクトホールは、たとえば、異方性の反応性イオンエッチングにより形成される。コンタクトホール内に、公知の方法により、コンタクト層（図示せず）を形成する。コンタクト層は、たとえば、タングステンプラグ，アルミニウム合金層からなる。
【００１７】
ついで、第１層間絶縁層２０の上に、配線層３０を形成する。
【００１８】
まず、第１層間絶縁層２０の上に、下地層３２ａを形成する。下地層３２ａは、後の工程で形成する導電層３４ａと第１層間絶縁層２０およびコンタクト層（図示せず）との濡れ性を向上させる役割を果す。下地層３２ａの材質としては、高融点金属、高融点金属の窒化物、高融点金属からなる合金を挙げることができる。高融点金属としては、たとえばチタン（Ｔｉ），タンタル（Ｔａ），ニオブ（Ｎｂ），バナジウム（Ｖ），クロム（Ｃｒ），モリブデン（Ｍｏ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ），タングステン（Ｗ）を挙げることができる。高融点金属の窒化物としては、たとえば窒化チタン（ＴｉＮ）を挙げることができる。高融点金属からなる合金としては、たとえばチタンタングステン（ＴｉＷ）を挙げることができる。下地層３２ａの形成方法としては、たとえばスパッタリング法，ＣＶＤ法，イオンプレーティング法、蒸着法を挙げることができる。
【００１９】
次に、下地層３２ａの上に、導電層３４ａを形成する。導電層３４ａの材質としては、特に限定されず、たとえば銅、銀、アルミニウム、およびそれらの合金などを挙げることができる。導電層３４ａの形成方法としては、たとえばスパッタリング法（たとえば反応性スパッタリング法）を挙げることができる。導電層３４ａとして、アルミニウムの合金などを形成するときは、前述の下地層３２ａとしては、窒化チタンを用いると、より濡れ性が向上した条件で行なうことができる。
【００２０】
次に、導電層３４ａの上にキャップ層３６ａを形成する。キャップ層３６ａは、反射防止膜として用いられる。キャップ層３６ａの材質としては、たとえば、窒化チタンを挙げることができる。キャップ層３６ａの形成方法としては、たとえば、スパッタリング法、ＣＶＤ法を挙げることができる。
【００２１】
（２）次に、下地層３２ａ、導電層３４ａおよびキャップ層３６ａのパターニングを行ない配線層３０を形成する。このパターニングでは、まず、図２に示すように、キャップ層３６ａの上に、所定のパターンの第１マスク層Ｍ１を形成する。第１マスク層Ｍ１としては、たとえば、酸化シリコンなどのハードマスクを用いる。第１マスク層Ｍ１の形成は、キャップ層３６ａの上に絶縁層（図示せず）を形成し、公知のリソグラフィおよびエッチング技術を用いて行なうことができる。
【００２２】
（３）次に、図３に示すように、この第１マスク層Ｍ１をマスクとして、キャップ層３６ａのエッチングを行なう。これにより、所定のパターンを有するキャップ層３６が形成される。ついで、導電層３４ａおよびキャップ層３６の上方に絶縁層４０を形成する。この絶縁層４０は、後述する工程で、導電層３４ａをパターニングする際のマスクの一部となる。絶縁層４０の材質としては、第１マスク層Ｍ１の材質と、エッチングの選択比がとれる材質であればよく、第１マスク層Ｍ１として酸化シリコン層を用いる場合には、絶縁層４０としては、窒化シリコン層を用いることができる。
【００２３】
（４）次に、絶縁層４０に異方性エッチングを施すことにより、図４に示すように、第１マスク層Ｍ１の側面にサイドウォール層からなる第２マスク層Ｍ２を形成する。このとき、第２マスク層Ｍ２の底面の幅Ａは、導電層３４ａの材質に合わせて適した幅となるようにする。導電層３４ａがキャップ層３６と比してエッチングされやすい材質である場合において、導電層３４ａは、キャップ層３６のパターンと比して小さいパターンにエッチングされてしまう。つまり、アンダーカットされた導電層３４が生じてしまう。そのため、第２マスク層Ｍ２の底面の幅Ａは、導電層３４ａがアンダーカットされる量を考慮して決定され、最終的に、導電層３４ａのエッチングが終了したときに所望のパターン（キャップ層３６とほぼ同一のパターン）の導電層３４ａが形成されるようにする。
【００２４】
（５）次に、図５に示すように、第１マスク層Ｍ１と第２マスク層Ｍ２をマスクとして、導電層３４ａおよび下地層３２ａをエッチングする。導電層３４ａおよび下地層３２ａのエッチングは、公知のエッチング技術により行なうことができる。
【００２５】
（６）次に、図６に示すように、第２マスク層Ｍ２を除去する。第２マスク層Ｍ２の除去は、たとえば、熱燐酸により行なうことができる。ついで、配線層３０間を埋め込むように第２層間絶縁層５０の形成を行なう。全面に絶縁層（図示せず）を堆積した後、ＣＭＰ法などにより平坦化することで、図６に示すように、第２層間絶縁層５０を形成することができる。第２層間絶縁層５０の材質としては、酸化シリコン層、ＴＥＯＳ層などの公知の材質を用いることができる。第２層間絶縁層５０の形成方法としては、たとえば、ＣＶＤ法や塗布法などを挙げることができる。
【００２６】
次に、第２層間絶縁層５０に、コンタクトホール５２を形成し、このコンタクトホール５２に導電材を埋め込み、コンタクト層５４を形成する。ついで、コンタクト層５４の上に配線層６０を形成する。配線層６０の形成は、配線層３０と同様にして形成することができる。
【００２７】
このようにして、本実施の形態の製造方法により得られる半導体装置が形成される。本実施の形態の半導体装置の製造方法によれば、導電層３４ａのパターニングは、第１マスク層Ｍ１と、この第１マスク層Ｍ１の側面に形成されたサイドウォール層４２とからなる第２マスク層Ｍ２とを用いてエッチングを行なうことで行なわれる。すなわち、キャップ層３６の形成のパターンと比して大きいパターンのマスクを用いて導電層３４ａがエッチングされる。そのため、導電層３４ａがキャップ層３６ａと比してエッチングされやすい材質である場合においても、導電層３４ａを所望のパターンを有するようにエッチングすることができる。その結果、導電層３４とキャップ層３６の側面が連続した面を有する配線層３０を形成することができ、後の工程で配線層３０間に第２層間絶縁層５０を良好に埋め込むことができる。その結果、配線層３０間が良好に絶縁された信頼性の高い半導体装置を製造することができる。
【００２８】
なお、本発明は、上述の実施の形態に制限されず、本発明の要旨の範囲内で変形が可能である。たとえば、上述の実施の形態では、サイドウォール層４２は、全面に形成された絶縁層４０を異方性エッチングにより形成する場合について説明したが、これに限定されない。たとえば、通常のリソグラフィおよびエッチングによりサイドウォール層４２を形成してもよい。また、第１マスク層Ｍ１として、ハードマスクを用いたが、レジスト層からなるマスク層でもよい。このように、第１マスク層Ｍ１としてレジスト層を用いる場合は、第２マスク層Ｍ２としてレジスト層を用いることが好ましい。
【図面の簡単な説明】
【００２９】
【図１】本実施の形態の半導体装置の製造方法の一工程を模式的に示す図。
【図２】本実施の形態の半導体装置の製造方法の一工程を模式的に示す図。
【図３】本実施の形態の半導体装置の製造方法の一工程を模式的に示す図。
【図４】本実施の形態の半導体装置の製造方法の一工程を模式的に示す図。
【図５】本実施の形態の半導体装置の製造方法の一工程を模式的に示す図。
【図６】本実施の形態の半導体装置の製造方法の一工程を模式的に示す図。
【図７】本実施の形態の半導体装置の製造方法の一工程を模式的に示す図。
【図８】従来例にかかる半導体装置の製造方法の一工程を模式的に示す図。
【図９】従来例にかかる半導体装置の製造方法の一工程を模式的に示す図。
【符号の説明】
【００３０】
１０  半導体層、  ２０  第１層間絶縁層、  ３０  配線層、  ３２  下地層、  ３４  導電層、  ３６  キャップ層、  ４０  絶縁層、  ５０  第２層間絶縁層、  ５２  コンタクトホール、  ５４  コンタクト層、  ６０  配線層、  Ｍ１  第１マスク層、  Ｍ２  第２マスク層
【図１】
2005101169.tif 000003
【図２】
2005101169.tif 000004
【図３】
2005101169.tif 000005
【図４】
2005101169.tif 000006
【図５】
2005101169.tif 000007
【図６】
2005101169.tif 000008
【図７】
2005101169.tif 000009
【図８】
2005101169.tif 000010
【図９】
2005101169.tif 000011