(57)【要約】【課題】  省電力時の省電力化と省電力モードからの復帰時間の短縮を安価な構成で達成することができる省電力制御装置を提供する。【解決手段】  低速メモリ４に格納されたプログラムを揮発性の高速メモリ６にダウンロードして実行する省電力制御装置において、省電力モード時、ＣＰＵ１の電源をオフし高速メモリ６に対して電源バックアップしダウンロードしたプログラムを保持すると共に、バックアップ電圧の電位検出を行ない、不揮発性ＲＡＭ５に格納した省電力モード情報に基いて省電力モードからの復帰方法を変更する。【選択図】  図１
2005078197.tif 000002
【特許請求の範囲】
【請求項１】
低速メモリに格納されたプログラムを揮発性の高速メモリにダウンロードして実行する省電力制御装置において、省電力モード時、ＣＰＵの電源をオフし前記高速メモリに対して電源バックアップしダウンロードしたプログラムを保持すると共に、バックアップ電圧の電位検出を行ない、不揮発性ＲＡＭに格納した省電力モード情報に基いて省電力モードからの復帰方法を変更することを特徴とする省電力制御装置。
【請求項２】
ネットワークからプログラムを揮発性の高速メモリにダウンロードして実行する省電力制御装置において、省電力モード時、ＣＰＵの電源をオフし前記高速メモリに対して電源バックアップしてダウンロードしたプログラムを保持すると共に、バックアップ電圧の電位検出を行ない不揮発性ＲＡＭに格納した省電力モード情報から省電力モードからの復帰方法を変更することを特徴とする省電力制御装置。
【請求項３】
請求項１、２記載の省電力制御装置において、前記高速メモリのバックアップ電源がコンデンサであることを特徴とする省電力制御装置。
【請求項４】
請求項１、２記載の省電力制御装置において、揮発性の高速メモリデバイスが複数個実装され、該デバイスの一部分のみをバックアップすることを特徴とする省電力制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低速メモリあるいはネットワークからプログラムを揮発性の高速メモリにダウンロードして実行する省電力制御装置に関するものである。
【背景技術】
【０００２】
低速メモリあるいはネットワークからプログラムを揮発性の高速メモリにダウンロードして実行する省電力制御装置に関連して以下の技術が公知である。
【特許文献１】特開１１−０５３２７１号公報
【特許文献２】特開０８−０３３２１７号公報
【特許文献３】特開０５−３０３５５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来、性能向上のためにプログラムを低速メモリ（ＨＤＤやＲＯＭ）から高速メモリ（一般的には揮発性のＤＲＡＭを指す）にロードして実行する装置において、省電力時、省電力化のために高速メモリまでも電源をオフすると、省電力モードからの復帰に時間がかかり、逆に、復帰時間を速くするために高速メモリに電源を供給すると省電力化ができないといった課題があった。
本発明は、省電力時の省電力化と省電力モードからの復帰時間の短縮を安価な構成で達成することができる省電力制御装置を提供することを目的としている。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、請求項１記載の発明は、低速メモリに格納されたプログラムを揮発性の高速メモリにダウンロードして実行する省電力制御装置において、省電力モード時、ＣＰＵの電源をオフし高速メモリに対して電源バックアップしダウンロードしたプログラムを保持すると共に、バックアップ電圧の電位検出を行ない、不揮発性ＲＡＭに格納した省電力モード情報に基いて省電力モードからの復帰方法を変更する省電力制御装置を最も主要な特徴とする。
請求項２記載の発明は、ネットワークからプログラムを揮発性の高速メモリにダウンロードして実行する省電力制御装置において、省電力モード時、ＣＰＵの電源をオフし高速メモリに対して電源バックアップしてダウンロードしたプログラムを保持すると共に、バックアップ電圧の電位検出を行ないと不揮発性ＲＡＭに格納した省電力モード情報から省電力モードからの復帰方法を変更する省電力制御装置を最も主要な特徴とする。
請求項３記載の発明は、請求項１、２記載の省電力制御装置において、高速メモリのバックアップ電源がコンデンサである省電力制御装置を主要な特徴とする。
請求項４記載の発明は、請求項１、２記載の省電力制御装置において、揮発性の高速メモリデバイスが複数個実装され、該デバイスの一部分のみをバックアップする省電力制御装置を主要な特徴とする。
【発明の効果】
【０００５】
請求項１、２の装置においては、省電力モード時システムの大部分の電源を遮断可能でかつそのモードにおいても高速メモリ上にデータを保持可能であるため、省電力化と高速復帰の両立が可能となる。また、電源オンと省電力モードからの復帰の区別がつくので初期化ルーチンによりプログラム格納メモリの初期化を防ぐことができる。あるいは、省電力モードからの復帰であってもバックアップ電圧が閾値に満たない場合は初期化が必要であり、その判断も可能となる。また、プログラムのロードやメモリ初期化のスキップなど復帰時間の高速化も図ることが可能となる。
請求項３の装置では、揮発性の高速メモリのバックアップをコンデンサで行なうことで非常に安価な構成でバックアップできる。本発明ではバックアップ電圧の電位を検出することで揮発性メモリの内容が保証できない場合は再ロード可能な構成としているため、コンデンサのような安価な部品での構成を可能としている。但し、バックアップ時間とコストがトレードオフの関係となる。
請求項４の装置では、一般的に揮発性の高速メモリは増設可能な仕様になっているものが多いが電源バックアップの領域を該メモリの最小構成部分のみにすることでバックアップ時間を長くすることが可能となる。
【発明を実施するための最良の形態】
【０００６】
以下、図面により本発明の実施の形態を詳細に説明する。
図１は本発明の実施の形態に係る省電力制御装置の全体ブロック図である。本省電力制御装置は、ＣＰＵ１、ＭＣＨ(Memory Controller Hub)２、ＩＣＨ(IO Controller Hub)３のチップセットから構成されている。
ＭＣＨ２は主にメモリの制御を行なっており、プログラムが格納されている比較的低速のＲＯＭ４と不揮発性メモリであるＮＶＲＡＭ５、そして高速大容量の揮発性メモリＲＡＭ６が接続されている。ＮＶＲＡＭ５は電源オフ時もデータ保持する不揮発性メモリであり、省電力モードかどうかの状態を表す情報等システムコンフィギュレーションが格納される。
ＩＣＨ３は、省エネのための電源制御を行なうI／O制御チップである。省電力モード時、ホストからＩ／Ｏ部７を介してデータを受信すると復帰のための信号（Ｒｅｔｕｒｎ）をアサートし外部ＰＯＷＥＲがオンされる。
電源制御部は、外部ＰＯＷＥＲを供給する電源部８、バックアップ電源９、供給電源切替部１０、ＲＡＭ供給電圧電位検出部(電位検出部)１１からなる。供給電源切替部１０では、ＲＡＭ６への供給電圧を外部ＰＯＷＥＲとバックアップ電源９の間で切り替えている。
すなわち電源オフ時は（オフ時はメインスイッチオフ時と省電力モード移行時が考えられる）バックアップ電源９から、電源オン時は外部ＰＯＷＥＲから供給を行なう。ＲＡＭ供給電圧電位検出部１１ではＲＡＭ６への供給電圧の電位を検出し、閾値よりも低い場合には、ＩＣＨ３に対して通知を行なう。
【０００７】
図２は本発明の省電力制御装置における制御動作を示すフローチャート、図３は各状態における処理内容を示す図表である。図２のフローに沿って本発明の詳細を説明する。
ＰＯＷＥＲオンあるいは、省電力モードから復帰すると電源が供給され、まず最低限のハードの初期化が行なわれる。その後の処理は「省電力モード復帰？」で、バックアップ時の電源の電位とＮＶＲＡＭ５に格納された電源オン直前のモードを読み出し、図３の例に従って処理が変わる。
図３は、フローチャート上の、「省電力モード復帰？」で行なわれる判定の一例である。この例では、ＲＡＭ供給電圧の電位がＬｏｗかつ省電力モードからの復帰時のみ、他の状態と異なりプログラムのＲＡＭダウンロードを行なわない。初期化は省電力復帰に最適化して実施などの高速化のための処理が行なわれている。
省電力モードからの復帰では、フローチャートのとおり高速にレディとなる。その他のケースでは通常のシステム起動時間をかけてレディとなる。レディの期間が一定時間以上経つと省電力モードの突入し、その際、ＮＶＲＡＭ５に省電力モード移行情報を格納し、電源をオフする。一部ホスト装置からの受信検知に必要な電源は供給され、受信を検知すると、電源復帰の信号「Ｒｅｔｕｒｎ」をアサートし、ＰＯＷＥＲオンのシーケンスに戻る。
図１において、バックアップ電源９がコンデンサであっても、本発明ではバックアップ電源９が放電し低電位になることを前提としているため有効である。但し、コストとバックアップ時間はトレードオフの関係である。
図１の増設ＲＡＭ部６−２はバックアップされていないことを示す。一般的に主なプログラム（ＯＳ他）のダウンロードは常駐のＲＡＭ部６−１にダウンロードされるため、システムを起動する際に増設ＲＡＭ部６−２のバックアップは不要である。本システムでは、低コストで長時間のバックアップを可能とする。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態に係る省電力制御装置の全体ブロック図である。
【図２】本発明の省電力制御装置における制御動作を示すフローチャートである。
【図３】各状態における処理内容を示す図である。
【符号の説明】
【０００９】
１  ＣＰＵ
４  ＲＯＭ(低速メモリ)
５  ＮＶＲＡＭ
６  ＲＡＭ(高速メモリ)
【図１】
2005078197.tif 000003
【図２】
2005078197.tif 000004
【図３】
2005078197.tif 000005