(57)【要約】【課題】構成素子層列の光学的および電気的な品質への基板品質の影響を低減することができ、また経年変化安定性を向上できる方法を提供する。【解決手段】基板ないしバッファ層には、エピタキシャル構成素子層列の被着前に、１つの第１のＩＩＩ−Ｖ族化合物半導体材料層と１つの第２のＩＩＩ−Ｖ族化合物半導体材料層とを有する少なくとも１つの連続層を被着し、第１のＩＩＩ−Ｖ族化合物半導体材料層と第２のＩＩＩ−Ｖ族化合物半導体材料層とは相互に異なる組成を有し、Ｖ族元素の第１のグループもＶ族元素の第２のグループも包含する。【選択図】図１
2005109507.tif 000002
【特許請求の範囲】
【請求項１】
Ｖ族元素の第１のグループとは異なるＶ族元素の第２のグループを有する第２のＩＩＩ−Ｖ族化合物半導体材料系ベースの材料を包含する基板またはバッファ層に、Ｖ族元素の第１のグループを有する第１のＩＩＩ−Ｖ族化合物半導体材料系ベースのエピタキシャル構成素子層列を製造する方法において、
前記基板ないし前記バッファ層には、エピタキシャル構成素子層列の被着前に、１つの第１のＩＩＩ−Ｖ族化合物半導体材料層と１つの第２のＩＩＩ−Ｖ族化合物半導体材料層とを有する少なくとも１つの連続層を被着し、前記第１のＩＩＩ−Ｖ族化合物半導体材料層と前記第２のＩＩＩ−Ｖ族化合物半導体材料層は相互に異なる組成を有し、前記Ｖ族元素の第１のグループも前記Ｖ族元素の第２のグループも包含することを特徴とする、エピタキシャル構成素子列を製造する方法。
【請求項２】
前記基板ないし前記バッファ層には、前記エピタキシャル構成素子層列の被着前に、第１のＩＩＩ−Ｖ族化合物半導体材料層と第２のＩＩＩ−Ｖ族化合物半導体材料層とをそれぞれ１つ有する複数の連続層を被着する、請求項１記載の方法。
【請求項３】
前記複数の連続層における前記Ｖ族元素の第２のグループの含有量は、前記基板ないし前記バッファ層からエピタキシャル構成素子層列の方向に向かって平均的に減少する、請求項２記載の方法。
【請求項４】
１つまたは複数の前記第１のＩＩＩ−Ｖ族化合物半導体材料層および１つまたは複数の前記第２のＩＩＩ−Ｖ族化合物半導体材料層は５元の組成を有する、請求項１から３までのいずれか１項記載の方法。
【請求項５】
１つまたは複数の前記第１のＩＩＩ−Ｖ族化合物半導体材料層は１つの５元の組成を有し、ないし複数の５元の組成を有し、１つまたは複数の前記第２のＩＩＩ−Ｖ族化合物半導体材料層は１つの４元の組成を有する、ないし複数の４元の組成を有する、請求項１から３までのいずれか１項記載の方法。
【請求項６】
１つまたは複数の前記第１のＩＩＩ−Ｖ族化合物半導体材料層は１つの５元の組成を有し、ないし複数の５元の組成を有し、１つまたは複数の前記第２のＩＩＩ−Ｖ族化合物半導体材料層は１つの３元の組成を有する、ないし複数の３元の組成を有する、請求項１から３までのいずれか１項記載の方法。
【請求項７】
前記基板はＧａＡｓ基板またはＧａＡｓベースの基板であり、前記構成素子層列はＩｎｘＧａｙＡｌ１−ｘ−ｙＰ（式中：０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１）ベースのＩＩＩ−Ｖ族化合物半導体材料層列であり、１つまたは複数の前記第１のＩＩＩ−Ｖ族化合物半導体材料層および前記第２のＩＩＩ−Ｖ族化合物半導体材料層はＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０≦ｘ≦１、０≦ｙ≦１；ｘ＋ｙ≦１および０＜ｚ＜１）である、請求項１から６までのいずれか１項記載の方法。
【請求項８】
前記基板はＧａＡｓ基板またはＧａＡｓベースの基板であり、前記構成素子層列はＩｎｘＧａｙＡｌ１−ｘ−ｙＰ（式中：０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１）ベースのＩＩＩ−Ｖ族化合物半導体層列であり、１つまたは複数の第１のＩＩＩ−Ｖ族化合物半導体材料層は５元のＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０＜ｘ≦１、０＜ｙ≦１；ｘ＋ｙ≦１および０＜ｚ＜１）であり、１つまたは複数の第２のＩＩＩ−Ｖ族化合物半導体材料層は４元のＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０≦ｘ≦１、０≦ｙ≦１；ｘ＋ｙ≦１および０＜ｚ＜１）である、請求項５記載の方法。
【請求項９】
複数の連続層が設けられており、各連続層はＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０＜ｘ＜１、０＜ｙ＜１；ｘ＋ｙ≦１および０＜ｚ＜１）とＧａＡｓｚＰ１−ｚ層（式中：０＜ｚ＜１）とを包含するか、ＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０＜ｘ＜１、０＜ｙ＜１；ｘ＋ｙ≦１および０＜ｚ＜１）とＧａＡｓｚＰ１−ｚ層（式中：０＜ｚ＜１）からなる、請求項６記載の方法。
【請求項１０】
１つまたは複数の連続層の成長により、Ａｓ安定化された成長からＰ安定化された成長へのランプ状の接合を形成する、請求項８または９記載の方法。
【請求項１１】
１つまたは複数の前記第１および第２のＩＩＩ−Ｖ族化合物半導体材料層の層厚は１ｎｍおよび５０ｎｍも含めた１ｎｍから５０ｎｍの厚さである、請求項１から１０までのいずれか１項記載の方法。
【請求項１２】
Ｖ族元素の第１のグループとは異なるＶ族元素の第２のグループを有する第２のＩＩＩ−Ｖ族化合物半導体材料系ベースの材料を包含する基板ないしバッファ層上にＶ族元素の第１のグループを有する第１のＩＩＩ−Ｖ族化合物半導体材料系ベースのエピタキシャル構成素子層列を備えた光電半導体チップにおいて、
前記基板ないし前記バッファ層とエピタキシャル構成素子層列との間には、１つの第１のＩＩＩ−Ｖ族化合物半導体材料層と１つの第２のＩＩＩ−Ｖ族化合物半導体材料層とを有する少なくとも１つの連続層が配置されており、前記第１のＩＩＩ−Ｖ族化合物半導体材料層と前記第２のＩＩＩ−Ｖ族化合物半導体材料層とは相互に異なる組成を有し、前記Ｖ族元素の第１のグループも前記Ｖ族元素の前記第２のグループも包含することを特徴とする、光電半導体チップ。
【請求項１３】
１つの第１のＩＩＩ−Ｖ族化合物半導体材料層と１つの第２のＩＩＩ−Ｖ族化合物半導体材料層とをそれぞれ１つ有する複数の連続層が設けられている、請求項１２記載の光電半導体チップ。
【請求項１４】
複数の連続層における前記Ｖ族元素の第２のグループの含有量は、前記基板ないし前記バッファ層からエピタキシャル構成素子層列の方向に向かって平均的に減少する、請求項１３記載の光電半導体チップ。
【請求項１５】
１つまたは複数の前記第１のＩＩＩ−Ｖ族化合物半導体材料層および１つまたは複数の前記第２のＩＩＩ−Ｖ族化合物半導体材料層は５元の組成を有する、請求項１２から１４までのいずれか１項記載の光電半導体チップ。
【請求項１６】
１つまたは複数の前記第１のＩＩＩ−Ｖ族化合物半導体材料層は１つの５元の組成または複数の５元の組成を有し、１つまたは複数の前記第２のＩＩＩ−Ｖ族化合物半導体材料層は１つの４元の組成を有する、ないし複数の４元の組成を有する、請求項１２から１４までのいずれか１項記載の光電半導体チップ。
【請求項１７】
１つまたは複数の前記第１のＩＩＩ−Ｖ族化合物半導体材料層は１つの５元の組成を有し、ないし複数の５元の組成を有し、１つまたは複数の前記第２のＩＩＩ−Ｖ族化合物半導体材料層は１つの３元の組成ないし複数の３元の組成を有する、請求項１２から１４までのいずれか１項記載の光電半導体チップ。
【請求項１８】
前記基板はＧａＡｓ基板またはＧａＡｓベースの基板であり、前記構成素子層列はＩｎｘＧａｙＡｌ１−ｘ−ｙＰ（式中：０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１）ベースのＩＩＩ−Ｖ族化合物半導体層列であり、１つまたは複数の前記第１のＩＩＩ−Ｖ族化合物半導体材料層および第２のＩＩＩ−Ｖ族化合物半導体材料層はＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０≦ｘ≦１、０≦ｙ≦１；ｘ＋ｙ≦１および０＜ｚ＜１）である、請求項１１から１７までのいずれか１項記載の光電半導体チップ。
【請求項１９】
複数の連続層が設けられており、各連続層は１つのＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０＜ｘ＜１、０＜ｙ＜１；ｘ＋ｙ≦１および０＜ｚ＜１）と１つのＧａＡｓｚＰ１−ｚ層（式中：０＜ｚ＜１）とを包含するか、１つのＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０＜ｘ＜１、０＜ｙ＜１；ｘ＋ｙ≦１および０＜ｚ＜１）と１つのＧａＡｓｚＰ１−ｚ層（式中：０＜ｚ＜１）とからなる、請求項１７記載の光電半導体チップ。
【請求項２０】
１つまたは複数の前記第１のＩＩＩ−Ｖ族化合物半導体材料層および前記第２のＩＩＩ−Ｖ族化合物半導体材料層の層厚は、１ｎｍおよび５０ｎｍも含めた１ｎｍから５０ｎｍの厚さである、請求項１２から１９までのいずれか１項記載の光電半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＶ族元素の第１のグループとは異なるＶ族元素の第２のグループを有する第２のＩＩＩ−Ｖ族化合物半導体材料系ベースの材料を包含する基板またはバッファ層に、Ｖ族元素の第１のグループを有する第１のＩＩＩ−Ｖ族化合物半導体材料系ベースのエピタキシャル構成素子層列を製造する方法ならびにＶ族元素の第１のグループとは異なるＶ族元素の第２のグループを有する第２のＩＩＩ−Ｖ族化合物半導体材料系ベースの材料を包含する基板ないしバッファ層上にＶ族元素の第１のグループを有する第１のＩＩＩ−Ｖ族化合物半導体材料系ベースのエピタキシャル構成素子層列を備えた光電半導体チップに関する。
【背景技術】
【０００２】
構成素子層列の材料系とは異なる材料系の基板上に通常はエピタキシャル成長されるそのような化合物半導体材料をベースとする光電半導体チップにおいては、構成素子層列のいわゆるアクティブ層への基板品質の影響を低減することが必要とされる。このことは殊に相応の半導体レーザダイオードチップにとって、またここではやはり殊に、頻繁にＧａＡｓ基板に成長されるＩｎＧａＡｌＰベースのレーザダイオード構造を備えたそのような半導体レーザダイオードチップにとって重要である。しかしながら同様のことは例えばＩｎＧａＡｌＰベースの他の光電半導体チップにも該当する。
【０００３】
ＩｎＧａＡｌＰベースの光電半導体チップ、俗にビーム放出型半導体チップおよび／またはビーム検出型半導体チップのグループには、ここでは殊に、通常種々の単一層からなる層列を有するエピタキシャルに製造されたビーム形成型半導体層列が、ＩＩＩ−Ｖ族化合物半導体材料系ＩｎｘＡｌｙＧａ１−ｘ−ｙＰ（式中０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１）からなる材料を有する少なくとも１つの単一層を包含するチップが属する。半導体層列は例えば従来のｐｎ接合、ダブルへテロ構造、単一量子井戸構造（ＳＱＷ構造）または多重量子井戸構造（ＭＱＷ構造）を有することができる。そのような構造は当業者には公知であり、したがってここでは詳細には説明しない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、例えば構成素子層列の光学的および電気的な品質への基板品質の影響を低減することができ、また経年変化安定性を向上できる、冒頭で述べたような方法を提供することである。さらには相応の光電半導体チップが提供されるべきである。
【課題を解決するための手段】
【０００５】
方法に関する課題は、基板ないしバッファ層には、エピタキシャル構成素子層列の被着前に、１つの第１のＩＩＩ−Ｖ族化合物半導体材料層と１つの第２のＩＩＩ−Ｖ族化合物半導体材料層とを有する少なくとも１つの連続層を被着し、第１のＩＩＩ−Ｖ族化合物半導体材料層と第２のＩＩＩ−Ｖ族化合物半導体材料層とは相互に異なる組成を有し、Ｖ族元素の第１のグループもＶ族元素の第２のグループも包含することによって解決される。
【０００６】
光電半導体チップに関する課題は、基板ないしバッファ層とエピタキシャル構成素子層列との間には、１つの第１のＩＩＩ−Ｖ族化合物半導体材料層と１つの第２のＩＩＩ−Ｖ族化合物半導体材料層とを有する少なくとも１つの連続層が配置されており、第１のＩＩＩ−Ｖ族化合物半導体材料層と第２のＩＩＩ−Ｖ族化合物半導体材料層とは相互に異なる組成を有し、Ｖ族元素の第１のグループもＶ族元素の前記第２のグループも包含することによって解決される。
【０００７】
本発明による方法および半導体チップの有利な実施形態および構成は従属請求項２から１１ないし１３から２０に記載されている。
【発明を実施するための最良の形態】
【０００８】
本方法においては、基板ないしバッファ層にはエピタキシャル構成素子層列の被着前に、１つの第１のＩＩＩ−Ｖ族化合物半導体材料層と１つの第２のＩＩＩ−Ｖ族化合物半導体材料層とを有する少なくとも１つの連続層が被着される。第１のＩＩＩ−Ｖ族化合物半導体材料層と第２のＩＩＩ−Ｖ族化合物半導体材料層とは相互に異なる組成を有し、Ｖ族元素の第１のグループもＶ族元素の第２のグループも包含する。したがって有利には、Ｖ族元素の第２のグループによって安定されている成長からＶ族元素の第１のグループによって安定されている成長へのランプ状の接合が形成される。
【０００９】
この関係において「ランプ状の接合」とは、第１の層および第２の層内のＶ族元素の第２のグループの濃度が基板からアクティブ層列の方向に向かって連続的に減少し、Ｖ族元素の第１のグループの濃度が連続的に上昇することを意味する。Ｖ族元素の第１のグループおよびＶ族元素の第２のグループの濃度変化は恒常的または段階的に経過することができる。さらには、Ｖ族元素の第１のグループの濃度が基板からアクティブ層列の方向に向かって上昇することは、Ｖ族元素の第２のグループの濃度がこの方向において低減することのように必ずしも必要ではない。
【００１０】
有利には、基板ないしバッファ層にはエピタキシャル構成素子層列の被着前に、第１のＩＩＩ−Ｖ族化合物半導体材料層と第２のＩＩＩ−Ｖ族化合物半導体材料層とをそれぞれ１つ備えた複数の連続層が被着される。有利な実施形態では、複数の連続層におけるＶ族元素の第２のグループの含有量は基板ないしバッファ層からエピタキシャル構成素子層列の方向に向かって平均的に低減する。
【００１１】
有利には、１つまたは複数の第１のＩＩＩ−Ｖ族化合物半導体層は５元の組成を有し（第１のＩＩＩ−Ｖ族化合物半導体材料層が複数ある場合には異なってもよい）、また１つまたは複数の第２のＩＩＩ−Ｖ族化合物半導体材料層は４元または３元の組成を有する（第１のＩＩＩ−Ｖ族化合物半導体材料層が複数ある場合には異なってもよい）。
有利には、１つまたは複数の第１のＩＩＩ−Ｖ族化合物半導体層および１つまたは複数の第２のＩＩＩ−Ｖ族化合物半導体材料層は５元の組成を有する。
【００１２】
本方法は有利には半導体チップの製造に適しており、この半導体チップにおいては基板はＧａＡｓ基板またはＧａＡｓベースの基板であり、構成素子層列はＩｎｘＧａｙＡｌ１−ｘ−ｙＰベースのＩＩＩ−Ｖ族化合物半導体層列（式中：０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１）であり、１つまたは複数の第１のＩＩＩ−Ｖ族化合物半導体材料層および１つまたは複数の第２のＩＩＩ−Ｖ族化合物半導体材料層はＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０≦ｘ≦１、０≦ｙ≦１；ｘ＋ｙ≦１および０＜ｚ＜１）である。
【００１３】
この場合殊に有利には複数の連続層が設けられており、各連続層はＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０＜ｘ＜１、０＜ｙ＜１；ｘ＋ｙ≦１および０＜ｚ＜１）およびＧａＡｓｚＰ１−ｚ層（式中：０＜ｚ＜１）を包含するか、ＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０＜ｘ＜１、０＜ｙ＜１；ｘ＋ｙ≦１および０＜ｚ＜１）およびＧａＡｓｚＰ１−ｚ層（式中：０＜ｚ＜１）から構成されている。
【００１４】
本方法はさらに有利には半導体チップの製造に適しており、この半導体チップでは基板はＧａＡｓ基板またはＧａＡｓベースの基板であり、構成素子層列はＩｎｘＧａｙＡｌ１−ｘ−ｙＰ（式中：０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１）ベースのＩＩＩ−Ｖ族化合物半導体層列であり、１つまたは複数の第１のＩＩＩ−Ｖ族化合物半導体材料層は５元のＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０＜ｘ≦１、０＜ｙ≦１；ｘ＋ｙ≦１および０＜ｚ＜１）であり、１つまたは複数の第２のＩＩＩ−Ｖ族化合物半導体材料層は４元のＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓｚＰ１−ｚ層（式中：０≦ｘ≦１、０≦ｙ≦１；ｘ＋ｙ≦１および０＜ｚ＜１）である。
【００１５】
第１のＩＩＩ−Ｖ族化合物半導体材料層および第２のＩＩＩ−Ｖ族化合物半導体材料層の層厚は有利には１ｎｍおよび５０ｎｍを含めた１ｎｍから５０ｎｍの層厚である。
【００１６】
本方法および半導体チップのさらなる利点、有利な実施形態および構成は、以下において図面と関連させて説明する実施例から生じる。図面は本発明の方法により製造される半導体チップの概略的な断面図を示す。
【実施例】
【００１７】
実施例において示されている層厚は縮尺通りではない。むしろこの層厚はより良く理解するために誇大させて厚めに図示されており、またこれらの層相互の実際の厚さ比率では示していない。
【００１８】
図１による半導体チップは、ＩｎＧａＡｌＰベースのレーザアクティブ構成素子層列２を有するレーザダイオードチップ１であり、この構成素子層列はＧａＡｓ基板３にエピタキシャル成長されている。
【００１９】
このためにまず基板３にｎドープされたＧａＡｓバッファ層４がエピタキシャルに成長され、続けてこのＧａＡｓバッファ層４上にはｎドープされたＩｎＧａＡｌＡｓＰ層５１、６１、７１、８１（例えばそれぞれが２０ｎｍの厚さ）とｎドープされたＧａＡｓＰ層５２、６２、７２、８２（例えばそれぞれ４ｎｍの厚さ）とをそれぞれ１つずつ備えた４つの層ペア（連続層）５、６、７、８がエピタキシャルに成長され、しかもこの成長は層の順番においてＩｎＧａＡｌＡｓＰ層とＧａＡｓＰ層とが互い違いに成長されるように行われる。Ｐ含有量は層ペアにおいて基板から構成素子層列に向かう方向においてＡｓ含有量に比べ少なくとも平均的に増加して良い。
【００２０】
択一的にｎドープされたＧａＡｓバッファ層４には続けて、ｎドープされたＩｎＧａＡｌＡｓＰ層５１、６１、７１、８１とｎドープされたＧａＡｌＡｓＰ層５２、６２、７２、８２とをそれぞれ１つずつ備えた４つの層ペア（連続層）をエピタキシャルに成長させることができる。
【００２１】
４つの層ペア５、６、７、８には続いて従来の多重量子井戸レーザダイオード構造が構成素子層列２として成長される。エピタキシャルな成長は例えば有機金属気相成長（ＭＯＶＰＥ）でもって行われる。
【００２２】
実施例では、ヘテロ境界面における（成長前線において一緒に浮遊している）外部原子の所期の封入の他に、Ｉｎ含有量により転位欠陥が回避され、Ｖ族元素の２つのグループの所期の混合により結晶品質および境界面品質が向上される。層ペア５、６、７、８に蛍光体を混ぜることによって、Ｉｎ含有量に起因するバンドエッジの低下を補償することができ、層ペアの導電性が向上され、吸収が阻止される。層ペアの所期のひずみ（超格子）によって、構成素子全体の構造の所望のひずみを調整することができる。Ｖ族元素の２つのグループを混合することによって、ここではＡｓ安定化された成長からＰ安定化された成長へのランプ状接合が行われる。
【００２３】
勿論本発明は具体的に説明した実施例に制限されるものではなく、本発明の原則的な特徴を有する全ての方法および半導体チップに拡張される。例えば本発明は基本的に、全てのＩＩＩ−Ｖ族化合物半導体材料系に適用できるが、しかしながらまたＩＩ−ＶＩ族化合物半導体材料系にも適用できる。
【図面の簡単な説明】
【００２４】
【図１】本発明による方法に応じて製造されている半導体チップの概略的な断面図である。
【符号の説明】
【００２５】
１  レーザダイオードチップ、  ２  構成素子層列、  ３  基板、  ４  バッファ層、  ５、６、７、８  層ペア、  ５１、６１、７１、８１  第１の化合物半導体材料層、  ５２、６２、７２、８２  第２の化合物半導体材料層
【図１】
2005109507.tif 000003